<audio_structure set="Audio Structure Profile Select" upload="Audio Structure Profile Update" time="2023-05-05 11:13:21" num_mode="0x4a" struct_size="0x2da">
    <Audio>
        <Handset>
            <NB1 mode="0">
                <SampleRate offset="0" bits="16" t="u16" id="0x0" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x2" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x4" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x6" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x8" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xa" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc" visible="true" val="0x3789" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xe" visible="true" val="0x3f6d" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x10" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x12" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x14" visible="true" val="0x2738" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x16" visible="true" val="0xe78a" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x18" visible="true" val="0x034c" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1a" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x1c" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x1e" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x20" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x22" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x24" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x26" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x28" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x2a" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x2c" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x2e" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x30" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x32" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x34" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x36" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x38" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x3a" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x3c" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x3e" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x40" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x42" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x44" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x46" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x48" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x4a" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x4c" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x4e" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x50" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x52" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x54" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x56" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x58" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x5a" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x5c" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x5e" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x60" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x62" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x64" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x66" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x68" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6a" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6c" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x6e" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x70" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x72" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x74" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x76" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x78" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x7a" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x7c" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x7e" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x80" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x82" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x84" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x86" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x88" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x8a" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x8c" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x8e" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x90" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x92" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x94" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x96" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x98" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x9a" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x9c" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x9e" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xa0" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xa2" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xa4" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xa6" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xa8" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xaa" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xac" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xae" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xb0" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xb2" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xb4" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xb6" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xb8" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xba" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xbc" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xbe" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xc0" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xc2" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xc4" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xc6" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xc8" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xca" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xcc" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xce" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xd0" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xd2" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xd4" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xd6" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xd8" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xda" visible="true" val="0x02" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xdc" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xde" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xe0" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xe2" visible="true" val="0x1c74" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xe4" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xe6" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xe8" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xea" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xec" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xee" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xf0" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xf2" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xf4" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xf6" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xf8" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xfa" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xfc" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xfe" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x100" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x102" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x104" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x106" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x108" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x10a" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x10c" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x10e" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x110" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x112" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x114" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x116" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x118" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x11a" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x11c" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x11e" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x120" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x122" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x124" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x126" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x128" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x12a" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x12c" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x12e" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x130" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x132" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x134" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x136" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x138" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x13a" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x13c" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x13e" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x140" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x142" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x144" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x146" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x148" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x14a" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x14c" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x14e" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x150" visible="true" val="0xffe2" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x152" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x154" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x156" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x158" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x15a" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x15c" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x15e" visible="true" val="0xffe2" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x160" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x162" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x164" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x166" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x168" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x16a" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x16c" visible="true" val="0xffe2" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x16e" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x170" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x172" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x174" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x176" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x178" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x17a" visible="true" val="0xffe2" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x17c" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x17e" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x180" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x182" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x184" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x186" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x188" visible="true" val="0xffe2" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x18a" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x18c" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x18e" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x190" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x192" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x194" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x196" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x198" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x19a" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x19c" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x19e" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x1a0" visible="true" val="0x01f4" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x1a2" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x1a4" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x1a6" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x1a8" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x1aa" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x1ac" visible="true" val="0x0101" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x1ae" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x1b0" visible="true" val="0x3b29" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x1b2" visible="true" val="0x2d41" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x1b4" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x1b6" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x1b8" visible="true" val="0x2ac0" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x1ba" visible="true" val="0xc4f3" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x1bc" visible="true" val="0xfdac" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x1be" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1c0" visible="true" val="0x2738" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x1c2" visible="true" val="0xda76" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1c4" visible="true" val="0xfdc9" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1c6" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x1c8" visible="true" val="0xfffffeb3" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x1ca" visible="true" val="0xffffff78" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x1cc" visible="true" val="0xffffffa9" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x1ce" visible="true" val="0xffffff15" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x1d0" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x1d2" visible="true" val="0x1c" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x1d4" visible="true" val="0x0167" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x1d6" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x1d8" visible="true" val="0x0284" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x1da" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x1dc" visible="true" val="0x02a0" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x1de" visible="true" val="0xb7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x1e0" visible="true" val="0x01bb" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x1e2" visible="true" val="0x54" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x1e4" visible="true" val="0x023b" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x1e6" visible="true" val="0x8e" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x1e8" visible="true" val="0xffffef04" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x1ea" visible="true" val="0x8e" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x1ec" visible="true" val="0x023b" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x1ee" visible="true" val="0x54" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x1f0" visible="true" val="0x01bb" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x1f2" visible="true" val="0xb7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x1f4" visible="true" val="0x02a0" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x1f6" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x1f8" visible="true" val="0x0284" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x1fa" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x1fc" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x1fe" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x200" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x202" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x204" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x206" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x208" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x20a" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x20c" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x20e" visible="true" val="0x1111" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x210" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x212" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x214" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x216" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x218" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x21a" visible="true" val="0x012c" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x21c" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x21e" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x220" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x222" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x224" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x226" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x228" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x22a" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x22c" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x22e" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x230" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x232" visible="true" val="0xfffffff6" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x234" visible="true" val="0x64cb" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x236" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x238" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x23a" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x23c" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x23e" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x240" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x242" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x244" visible="true" val="0xb7" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x246" visible="true" val="0x0145" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x248" visible="true" val="0x0243" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x24a" visible="true" val="0x0405" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x24c" visible="true" val="0x056c" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x24e" visible="true" val="0x0766" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x250" visible="true" val="0x0a18" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x252" visible="true" val="0x11f4" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x254" visible="true" val="0x169a" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x256" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x258" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x25a" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x25c" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x25e" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x260" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x262" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x264" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x266" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x268" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x26a" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x26c" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x26e" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x270" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x272" visible="true" val="0x1425" />
                <mode_index offset="0" bits="16" t="u16" id="0x274" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x276" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x278" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="1">
                <SampleRate offset="0" bits="16" t="u16" id="0x2da" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x2dc" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x2de" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x2e0" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x2e2" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x2e4" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x2e6" visible="true" val="0x3274" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2e8" visible="true" val="0x13c6" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2ea" visible="true" val="0xfc05" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x2ec" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x2ee" visible="true" val="0x209b" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x2f0" visible="true" val="0xcf57" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x2f2" visible="true" val="0x07ec" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2f4" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x2f6" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x2f8" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x2fa" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x2fc" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x2fe" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x300" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x302" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x304" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x306" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x308" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x30a" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x30c" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x30e" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x310" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x312" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x314" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x316" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x318" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x31a" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x31c" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x31e" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x320" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x322" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x324" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x326" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x328" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x32a" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x32c" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x32e" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x330" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x332" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x334" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x336" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x338" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x33a" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x33c" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x33e" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x340" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x342" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x344" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x346" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x348" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x34a" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x34c" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x34e" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x350" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x352" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x354" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x356" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x358" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x35a" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x35c" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x35e" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x360" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x362" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x364" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x366" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x368" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x36a" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x36c" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x36e" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x370" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x372" visible="true" val="0x01" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x374" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x376" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x378" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x37a" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x37c" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x37e" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x380" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x382" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x384" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x386" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x388" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x38a" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x38c" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x38e" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x390" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x392" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x394" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x396" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x398" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x39a" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x39c" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x39e" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x3a0" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x3a2" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x3a4" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x3a6" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x3a8" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x3aa" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x3ac" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x3ae" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x3b0" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x3b2" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x3b4" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x3b6" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x3b8" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x3ba" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x3bc" visible="true" val="0x4778" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x3be" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x3c0" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x3c2" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x3c4" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x3c6" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x3c8" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x3ca" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x3cc" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3ce" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3d0" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3d2" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x3d4" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x3d6" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3d8" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x3da" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x3dc" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x3de" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x3e0" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x3e2" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x3e4" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x3e6" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x3e8" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x3ea" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3ec" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x3ee" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3f0" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3f2" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3f4" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x3f6" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x3f8" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x3fa" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x3fc" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x3fe" visible="false" val="0x1000" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x400" visible="false" val="0x1000" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x402" visible="false" val="0x1000" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x404" visible="false" val="0x1000" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x406" visible="false" val="0x1000" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x408" visible="false" val="0x1000" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x40a" visible="false" val="0x1000" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x40c" visible="false" val="0x1000" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x40e" visible="false" val="0x1000" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x410" visible="false" val="0x1000" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x412" visible="false" val="0x1000" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x414" visible="false" val="0x1000" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x416" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x418" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x41a" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x41c" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x41e" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x420" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x422" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x424" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x426" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x428" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x42a" visible="true" val="0xffe2" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x42c" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x42e" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x430" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x432" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x434" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x436" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x438" visible="true" val="0xffe2" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x43a" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x43c" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x43e" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x440" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x442" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x444" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x446" visible="true" val="0xffe2" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x448" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x44a" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x44c" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x44e" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x450" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x452" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x454" visible="true" val="0xffe2" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x456" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x458" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x45a" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x45c" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x45e" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x460" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x462" visible="true" val="0xffe2" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x464" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x466" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x468" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x46a" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x46c" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x46e" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x470" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x472" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x474" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x476" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x478" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x47a" visible="true" val="0x01f4" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x47c" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x47e" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x480" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x482" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x484" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x486" visible="true" val="0x0101" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x488" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x48a" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x48c" visible="true" val="0x3e3b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x48e" visible="true" val="0x048c" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x490" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x492" visible="true" val="0x2ac0" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x494" visible="true" val="0xff96" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x496" visible="true" val="0xfb95" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x498" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x49a" visible="true" val="0x3271" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x49c" visible="true" val="0x30a5" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x49e" visible="true" val="0xdf" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4a0" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x4a2" visible="true" val="0xfffffeb3" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x4a4" visible="true" val="0xffffff78" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x4a6" visible="true" val="0xffffffa9" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x4a8" visible="true" val="0xffffff15" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x4aa" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x4ac" visible="true" val="0x1c" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x4ae" visible="true" val="0x0167" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x4b0" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x4b2" visible="true" val="0x0284" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x4b4" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x4b6" visible="true" val="0x02a0" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x4b8" visible="true" val="0xb7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x4ba" visible="true" val="0x01bb" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x4bc" visible="true" val="0x54" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x4be" visible="true" val="0x023b" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x4c0" visible="true" val="0x8e" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x4c2" visible="true" val="0xffffef04" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x4c4" visible="true" val="0x8e" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x4c6" visible="true" val="0x023b" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x4c8" visible="true" val="0x54" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x4ca" visible="true" val="0x01bb" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x4cc" visible="true" val="0xb7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x4ce" visible="true" val="0x02a0" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x4d0" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x4d2" visible="true" val="0x0284" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x4d4" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x4d6" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x4d8" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x4da" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x4dc" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x4de" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x4e0" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x4e2" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x4e4" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x4e6" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x4e8" visible="true" val="0x2111" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x4ea" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x4ec" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x4ee" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x4f0" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x4f2" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x4f4" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x4f6" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x4f8" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x4fa" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x4fc" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x4fe" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x500" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x502" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x504" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x506" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x508" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x50a" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x50c" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x50e" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x510" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x512" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x514" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x516" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x518" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x51a" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x51c" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x51e" visible="true" val="0x0405" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x520" visible="true" val="0x05ad" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x522" visible="true" val="0x0805" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x524" visible="true" val="0x0b54" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x526" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x528" visible="true" val="0x169a" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x52a" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x52c" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x52e" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x530" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x532" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x534" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x536" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x538" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x53a" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x53c" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x53e" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x540" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x542" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x544" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x546" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x548" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x54a" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x54c" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x54e" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x550" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x552" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="2">
                <SampleRate offset="0" bits="16" t="u16" id="0x5b4" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x5b6" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x5b8" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x5ba" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x5bc" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x5be" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x5c0" visible="true" val="0x3b29" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x5c2" visible="true" val="0x238e" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x5c4" visible="true" val="0x0639" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5c6" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x5c8" visible="true" val="0x3274" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x5ca" visible="true" val="0xdc76" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x5cc" visible="true" val="0xfe63" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x5ce" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x5d0" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x5d2" visible="true" val="0xffffffe8" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x5d4" visible="true" val="0x42" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x5d6" visible="true" val="0x46" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x5d8" visible="true" val="0x39" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x5da" visible="true" val="0xe2" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x5dc" visible="true" val="0x63" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x5de" visible="true" val="0x016e" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x5e0" visible="true" val="0xffffff8a" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x5e2" visible="true" val="0x01bf" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x5e4" visible="true" val="0xffffff45" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x5e6" visible="true" val="0x01e6" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x5e8" visible="true" val="0x9f" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x5ea" visible="true" val="0x025a" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x5ec" visible="true" val="0xfffffe01" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x5ee" visible="true" val="0x01a7" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x5f0" visible="true" val="0x0155" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x5f2" visible="true" val="0xffffee59" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x5f4" visible="true" val="0x0155" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x5f6" visible="true" val="0x01a7" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x5f8" visible="true" val="0xfffffe01" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x5fa" visible="true" val="0x025a" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x5fc" visible="true" val="0x9f" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x5fe" visible="true" val="0x01e6" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x600" visible="true" val="0xffffff45" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x602" visible="true" val="0x01bf" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x604" visible="true" val="0xffffff8a" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x606" visible="true" val="0x016e" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x608" visible="true" val="0x63" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x60a" visible="true" val="0xe2" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x60c" visible="true" val="0x39" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x60e" visible="true" val="0x46" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x610" visible="true" val="0x42" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x612" visible="true" val="0xffffffe8" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x614" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x616" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x618" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x61a" visible="true" val="0x6666" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x61c" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x61e" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x620" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x622" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x624" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x626" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x628" visible="true" val="0x6666" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x62a" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x62c" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x62e" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x630" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x632" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x634" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x636" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x638" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x63a" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x63c" visible="true" val="0x2000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x63e" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x640" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x642" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x644" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x646" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x648" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x64a" visible="true" val="0x2000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x64c" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x64e" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x650" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x652" visible="true" val="0x7011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x654" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x656" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x658" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x65a" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x65c" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x65e" visible="true" val="0x00" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x660" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x662" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x664" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x666" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x668" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x66a" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x66c" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x66e" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x670" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x672" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x674" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x676" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x678" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x67a" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x67c" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x67e" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x680" visible="true" val="0x195c" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x682" visible="true" val="0xfffffff6" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x684" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x686" visible="true" val="0x58de" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x688" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x68a" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x68c" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x68e" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x690" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x692" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x694" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x696" visible="true" val="0x11f4" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x698" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x69a" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x69c" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x69e" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x6a0" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x6a2" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x6a4" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x6a6" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x6a8" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x6aa" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x6ac" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x6ae" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x6b0" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x6b2" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x6b4" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x6b6" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x6b8" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x6ba" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x6bc" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x6be" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x6c0" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x6c2" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x6c4" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x6c6" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x6c8" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x6ca" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x6cc" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x6ce" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x6d0" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x6d2" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x6d4" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x6d6" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x6d8" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x6da" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x6dc" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x6de" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x6e0" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x6e2" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x6e4" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x6e6" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x6e8" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x6ea" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x6ec" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x6ee" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x6f0" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x6f2" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x6f4" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x6f6" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x6f8" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x6fa" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x6fc" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x6fe" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x700" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x702" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x704" visible="true" val="0xffe2" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x706" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x708" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x70a" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x70c" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x70e" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x710" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x712" visible="true" val="0xffe2" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x714" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x716" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x718" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x71a" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x71c" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x71e" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x720" visible="true" val="0xffe2" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x722" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x724" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x726" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x728" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x72a" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x72c" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x72e" visible="true" val="0xffe2" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x730" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x732" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x734" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x736" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x738" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x73a" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x73c" visible="true" val="0xffe2" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x73e" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x740" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x742" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x744" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x746" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x748" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x74a" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x74c" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x74e" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x750" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x752" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x754" visible="true" val="0x01f4" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x756" visible="true" val="0x05" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x758" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x75a" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x75c" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x75e" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x760" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x762" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x764" visible="true" val="0x3d88" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x766" visible="true" val="0x3b20" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x768" visible="true" val="0xfe65" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x76a" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x76c" visible="true" val="0x38df" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x76e" visible="true" val="0x3ec5" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x770" visible="true" val="0xff26" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x772" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x774" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x776" visible="true" val="0x0505" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x778" visible="true" val="0xfb93" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x77a" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x77c" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x77e" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x780" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x782" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x784" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x786" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x788" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x78a" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x78c" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x78e" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x790" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x792" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x794" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x796" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x798" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x79a" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x79c" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x79e" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x7a0" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x7a2" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x7a4" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x7a6" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x7a8" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x7aa" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x7ac" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x7ae" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x7b0" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x7b2" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x7b4" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x7b6" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x7b8" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x7ba" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x7bc" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x7be" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x7c0" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x7c2" visible="true" val="0x2011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x7c4" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x7c6" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x7c8" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x7ca" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x7cc" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x7ce" visible="true" val="0x00" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x7d0" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x7d2" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x7d4" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x7d6" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x7d8" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x7da" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x7dc" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x7de" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x7e0" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x7e2" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x7e4" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x7e6" visible="true" val="0xfffffff6" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x7e8" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x7ea" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x7ec" visible="true" val="0xfffffce0" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x7ee" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x7f0" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x7f2" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x7f4" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x7f6" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x7f8" visible="true" val="0xcd" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x7fa" visible="true" val="0x016d" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x7fc" visible="true" val="0x0289" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x7fe" visible="true" val="0x0482" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x800" visible="true" val="0x0615" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x802" visible="true" val="0x084d" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x804" visible="true" val="0x0b54" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x806" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x808" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x80a" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x80c" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x80e" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x810" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x812" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x814" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x816" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x818" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x81a" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x81c" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x81e" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x820" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x822" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x824" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x826" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x828" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x82a" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x82c" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="3">
                <SampleRate offset="0" bits="16" t="u16" id="0x88e" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x890" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x892" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x894" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x896" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x898" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x89a" visible="true" val="0x2ac3" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x89c" visible="true" val="0xe788" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x89e" visible="true" val="0xfdae" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x8a0" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8a2" visible="true" val="0x2e7f" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8a4" visible="true" val="0x187d" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x8a6" visible="true" val="0x0349" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8a8" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x8aa" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x8ac" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x8ae" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x8b0" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x8b2" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x8b4" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x8b6" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x8b8" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x8ba" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x8bc" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x8be" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x8c0" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x8c2" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x8c4" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x8c6" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x8c8" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x8ca" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x8cc" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x8ce" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x8d0" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x8d2" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x8d4" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x8d6" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x8d8" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x8da" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x8dc" visible="true" val="0x04" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x8de" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x8e0" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x8e2" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x8e4" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x8e6" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x8e8" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x8ea" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x8ec" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x8ee" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x8f0" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x8f2" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x8f4" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x8f6" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x8f8" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x8fa" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x8fc" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x8fe" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x900" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x902" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x904" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x906" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x908" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x90a" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x90c" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x90e" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x910" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x912" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x914" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x916" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x918" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x91a" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x91c" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x91e" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x920" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x922" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x924" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x926" visible="true" val="0x01" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x928" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x92a" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x92c" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x92e" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x930" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x932" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x934" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x936" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x938" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x93a" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x93c" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x93e" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x940" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x942" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x944" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x946" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x948" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x94a" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x94c" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x94e" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x950" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x952" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x954" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x956" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x958" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x95a" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x95c" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x95e" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x960" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x962" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x964" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x966" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x968" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x96a" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x96c" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x96e" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x970" visible="true" val="0x5031" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x972" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x974" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x976" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x978" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x97a" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x97c" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x97e" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x980" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x982" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x984" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x986" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x988" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x98a" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x98c" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x98e" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x990" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x992" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x994" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x996" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x998" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x99a" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x99c" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x99e" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9a0" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x9a2" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x9a4" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9a6" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9a8" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x9aa" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x9ac" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x9ae" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x9b0" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x9b2" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x9b4" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x9b6" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x9b8" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x9ba" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x9bc" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x9be" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x9c0" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x9c2" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x9c4" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x9c6" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x9c8" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x9ca" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x9cc" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x9ce" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x9d0" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9d2" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x9d4" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x9d6" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x9d8" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x9da" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x9dc" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9de" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9e0" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x9e2" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9e4" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9e6" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x9e8" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x9ea" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9ec" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9ee" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x9f0" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9f2" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9f4" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x9f6" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x9f8" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9fa" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9fc" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x9fe" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa00" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa02" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xa04" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xa06" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa08" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa0a" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xa0c" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa0e" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa10" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xa12" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xa14" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa16" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa18" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xa1a" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa1c" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa1e" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xa20" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa22" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa24" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xa26" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa28" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa2a" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa2c" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xa2e" visible="true" val="0x01f4" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xa30" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xa32" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xa34" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xa36" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xa38" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xa3a" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xa3c" val="0x07" visible="true" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xa3e" visible="true" val="0x3ec1" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xa40" visible="true" val="0x3aef" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xa42" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa44" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xa46" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xa48" visible="true" val="0x2b71" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xa4a" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xa4c" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xa4e" visible="true" val="0x2738" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xa50" visible="true" val="0xe2f9" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xa52" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xa54" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xa56" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xa58" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xa5a" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xa5c" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xa5e" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xa60" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xa62" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xa64" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xa66" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xa68" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xa6a" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xa6c" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xa6e" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xa70" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xa72" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xa74" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xa76" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xa78" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xa7a" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xa7c" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xa7e" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xa80" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xa82" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xa84" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xa86" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xa88" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xa8a" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xa8c" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xa8e" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xa90" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xa92" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xa94" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xa96" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xa98" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xa9a" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xa9c" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xa9e" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xaa0" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xaa2" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xaa4" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xaa6" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xaa8" visible="true" val="0x0190" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xaaa" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xaac" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xaae" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xab0" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xab2" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xab4" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xab6" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xab8" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xaba" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xabc" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xabe" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xac0" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xac2" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xac4" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xac6" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xac8" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xaca" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xacc" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xace" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xad0" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xad2" visible="true" val="0x0405" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xad4" visible="true" val="0x05ad" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xad6" visible="true" val="0x0805" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xad8" visible="true" val="0x0b54" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xada" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xadc" visible="true" val="0x1425" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xade" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xae0" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xae2" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xae4" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xae6" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xae8" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xaea" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xaec" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xaee" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xaf0" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xaf2" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xaf4" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xaf6" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xaf8" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xafa" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xafc" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xafe" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xb00" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xb02" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xb04" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xb06" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="4">
                <SampleRate offset="0" bits="16" t="u16" id="0xb68" visible="true" val="0x20" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xb6a" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xb6c" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xb6e" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xb70" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xb72" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xb74" visible="true" val="0x3ec1" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xb76" visible="true" val="0x3fe3" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xb78" visible="true" val="0x0346" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xb7a" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xb7c" visible="true" val="0x3486" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xb7e" visible="true" val="0x3871" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xb80" visible="true" val="0x0349" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xb82" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xb84" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xb86" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xb88" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xb8a" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xb8c" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xb8e" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xb90" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xb92" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xb94" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xb96" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xb98" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xb9a" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xb9c" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xb9e" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xba0" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xba2" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xba4" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xba6" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xba8" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xbaa" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xbac" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xbae" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xbb0" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xbb2" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xbb4" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xbb6" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xbb8" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xbba" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xbbc" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xbbe" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xbc0" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xbc2" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xbc4" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xbc6" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xbc8" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xbca" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xbcc" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xbce" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xbd0" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xbd2" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xbd4" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xbd6" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xbd8" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xbda" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xbdc" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xbde" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xbe0" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xbe2" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xbe4" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xbe6" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xbe8" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xbea" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xbec" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xbee" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xbf0" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xbf2" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xbf4" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xbf6" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xbf8" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xbfa" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xbfc" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xbfe" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xc00" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xc02" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xc04" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xc06" visible="true" val="0xf011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xc08" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xc0a" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xc0c" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xc0e" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xc10" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xc12" visible="true" val="0x00" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xc14" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xc16" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xc18" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xc1a" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xc1c" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xc1e" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xc20" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xc22" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xc24" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xc26" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xc28" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xc2a" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xc2c" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xc2e" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xc30" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xc32" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xc34" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xc36" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xc38" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xc3a" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xc3c" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xc3e" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xc40" visible="true" val="0x27cc" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xc42" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xc44" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xc46" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xc48" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xc4a" visible="true" val="0x195c" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xc4c" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xc4e" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xc50" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xc52" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xc54" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xc56" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xc58" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xc5a" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc5c" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xc5e" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xc60" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xc62" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xc64" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xc66" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xc68" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xc6a" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xc6c" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xc6e" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xc70" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xc72" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xc74" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xc76" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xc78" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xc7a" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xc7c" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc7e" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xc80" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xc82" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xc84" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xc86" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xc88" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xc8a" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xc8c" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xc8e" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xc90" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xc92" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xc94" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xc96" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xc98" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xc9a" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xc9c" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xc9e" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xca0" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xca2" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xca4" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xca6" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xca8" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xcaa" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xcac" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xcae" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xcb0" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xcb2" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xcb4" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xcb6" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcb8" visible="true" val="0xffe2" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcba" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xcbc" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xcbe" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcc0" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xcc2" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xcc4" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcc6" visible="true" val="0xffe2" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcc8" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xcca" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xccc" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcce" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xcd0" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xcd2" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcd4" visible="true" val="0xffe2" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcd6" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xcd8" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xcda" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcdc" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xcde" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xce0" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xce2" visible="true" val="0xffe2" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xce4" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xce6" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xce8" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcea" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xcec" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xcee" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcf0" visible="true" val="0xffe2" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcf2" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xcf4" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xcf6" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcf8" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xcfa" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcfc" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcfe" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xd00" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xd02" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xd04" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xd06" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xd08" visible="true" val="0x01f4" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xd0a" visible="true" val="0x05" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xd0c" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xd0e" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xd10" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xd12" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xd14" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xd16" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xd18" visible="true" val="0x3d86" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xd1a" visible="true" val="0x3ff3" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xd1c" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xd1e" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xd20" visible="true" val="0x3ec1" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xd22" visible="true" val="0x3ec5" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xd24" visible="true" val="0xfe5d" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xd26" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xd28" visible="true" val="0x2235" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xd2a" visible="true" val="0x259d" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xd2c" visible="true" val="0xfb93" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xd2e" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xd30" visible="true" val="0xfffffeb3" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xd32" visible="true" val="0xffffff78" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xd34" visible="true" val="0xffffffa9" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xd36" visible="true" val="0xffffff15" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xd38" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xd3a" visible="true" val="0x1c" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xd3c" visible="true" val="0x0167" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xd3e" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xd40" visible="true" val="0x0284" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xd42" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xd44" visible="true" val="0x02a0" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xd46" visible="true" val="0xb7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xd48" visible="true" val="0x01bb" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xd4a" visible="true" val="0x54" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xd4c" visible="true" val="0x023b" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xd4e" visible="true" val="0x8e" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xd50" visible="true" val="0xffffef04" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xd52" visible="true" val="0x8e" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xd54" visible="true" val="0x023b" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xd56" visible="true" val="0x54" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xd58" visible="true" val="0x01bb" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xd5a" visible="true" val="0xb7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xd5c" visible="true" val="0x02a0" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xd5e" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xd60" visible="true" val="0x0284" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xd62" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xd64" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xd66" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xd68" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xd6a" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xd6c" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xd6e" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xd70" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xd72" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xd74" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xd76" visible="true" val="0xf011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xd78" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xd7a" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xd7c" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xd7e" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xd80" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xd82" visible="true" val="0x00" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xd84" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xd86" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xd88" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xd8a" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xd8c" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xd8e" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xd90" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xd92" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xd94" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xd96" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xd98" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xd9a" visible="true" val="0xfffffff6" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xd9c" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xd9e" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xda0" visible="true" val="0xfffffce0" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xda2" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xda4" visible="true" val="0x0a" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xda6" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xda8" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xdaa" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xdac" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xdae" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xdb0" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xdb2" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xdb4" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xdb6" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xdb8" visible="true" val="0x1000" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xdba" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xdbc" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xdbe" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xdc0" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xdc2" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xdc4" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xdc6" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xdc8" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xdca" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xdcc" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xdce" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xdd0" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xdd2" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xdd4" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xdd6" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xdd8" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xdda" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xddc" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xdde" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xde0" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="5">
                <SampleRate offset="0" bits="16" t="u16" id="0xe42" visible="true" val="0x30" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xe44" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xe46" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xe48" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xe4a" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xe4c" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xe4e" visible="true" val="0x2234" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xe50" visible="true" val="0xe788" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xe52" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xe54" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xe56" visible="true" val="0x2e7f" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xe58" visible="true" val="0x33c5" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xe5a" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xe5c" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xe5e" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xe60" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xe62" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xe64" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xe66" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xe68" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xe6a" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xe6c" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xe6e" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xe70" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xe72" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xe74" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xe76" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xe78" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xe7a" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xe7c" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xe7e" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xe80" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xe82" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xe84" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xe86" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xe88" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xe8a" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xe8c" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xe8e" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xe90" visible="true" val="0x04" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xe92" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xe94" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xe96" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xe98" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xe9a" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xe9c" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xe9e" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xea0" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xea2" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xea4" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xea6" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xea8" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xeaa" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xeac" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xeae" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xeb0" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xeb2" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xeb4" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xeb6" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xeb8" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xeba" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xebc" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xebe" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xec0" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xec2" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xec4" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xec6" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xec8" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xeca" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xecc" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xece" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xed0" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xed2" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xed4" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xed6" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xed8" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xeda" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xedc" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xede" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xee0" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xee2" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xee4" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xee6" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xee8" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xeea" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xeec" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xeee" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xef0" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xef2" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xef4" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xef6" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xef8" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xefa" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xefc" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xefe" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xf00" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xf02" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xf04" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xf06" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xf08" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xf0a" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xf0c" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xf0e" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xf10" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xf12" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xf14" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xf16" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xf18" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xf1a" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xf1c" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xf1e" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xf20" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xf22" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xf24" visible="true" val="0x1fed" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xf26" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xf28" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xf2a" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xf2c" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xf2e" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xf30" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xf32" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xf34" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xf36" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xf38" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xf3a" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xf3c" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xf3e" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xf40" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xf42" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xf44" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xf46" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xf48" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xf4a" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xf4c" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xf4e" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xf50" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xf52" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xf54" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xf56" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xf58" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xf5a" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xf5c" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xf5e" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xf60" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xf62" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xf64" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xf66" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xf68" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xf6a" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xf6c" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xf6e" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xf70" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xf72" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xf74" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xf76" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xf78" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xf7a" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xf7c" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xf7e" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xf80" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xf82" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xf84" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xf86" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xf88" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xf8a" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xf8c" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xf8e" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xf90" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xf92" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xf94" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xf96" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xf98" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xf9a" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xf9c" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xf9e" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xfa0" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xfa2" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xfa4" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xfa6" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xfa8" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xfaa" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xfac" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xfae" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xfb0" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xfb2" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xfb4" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xfb6" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xfb8" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xfba" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xfbc" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xfbe" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xfc0" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xfc2" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xfc4" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xfc6" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xfc8" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xfca" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xfcc" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xfce" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xfd0" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xfd2" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xfd4" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xfd6" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xfd8" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xfda" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xfdc" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xfde" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xfe0" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xfe2" visible="true" val="0x01f4" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xfe4" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xfe6" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xfe8" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xfea" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xfec" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xfee" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xff0" val="0x07" visible="true" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xff2" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xff4" visible="true" val="0x2bfe" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xff6" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xff8" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xffa" visible="true" val="0x3ec1" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xffc" visible="true" val="0x3aef" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xffe" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x1000" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1002" visible="true" val="0x2235" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x1004" visible="true" val="0xcacc" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1006" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1008" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x100a" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x100c" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x100e" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x1010" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x1012" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x1014" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x1016" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x1018" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x101a" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x101c" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x101e" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x1020" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x1022" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x1024" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x1026" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x1028" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x102a" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x102c" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x102e" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x1030" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x1032" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x1034" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x1036" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x1038" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x103a" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x103c" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x103e" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x1040" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x1042" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x1044" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x1046" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x1048" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x104a" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x104c" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x104e" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x1050" visible="true" val="0x11" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x1052" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x1054" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x1056" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x1058" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x105a" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x105c" visible="true" val="0x012c" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x105e" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x1060" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x1062" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x1064" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x1066" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x1068" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x106a" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x106c" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x106e" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x1070" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x1072" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x1074" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x1076" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x1078" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x107a" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x107c" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x107e" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x1080" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x1082" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x1084" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x1086" visible="true" val="0x065f" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x1088" visible="true" val="0x0805" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x108a" visible="true" val="0x0a18" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x108c" visible="true" val="0x0cb6" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x108e" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x1090" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x1092" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x1094" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x1096" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x1098" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x109a" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x109c" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x109e" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x10a0" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x10a2" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x10a4" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x10a6" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x10a8" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x10aa" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x10ac" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x10ae" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x10b0" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x10b2" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x10b4" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x10b6" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x10b8" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x10ba" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="6">
                <SampleRate offset="0" bits="16" t="u16" id="0x111c" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x111e" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x1120" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x1122" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x1124" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x1126" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x1128" visible="true" val="0x2235" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x112a" visible="true" val="0xd2c8" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x112c" visible="true" val="0xfb9c" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x112e" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1130" visible="true" val="0x2235" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x1132" visible="true" val="0xc4e7" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1134" visible="true" val="0xfb9b" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1136" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x1138" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x113a" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x113c" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x113e" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x1140" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x1142" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x1144" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x1146" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x1148" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x114a" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x114c" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x114e" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x1150" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x1152" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x1154" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x1156" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x1158" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x115a" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x115c" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x115e" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x1160" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x1162" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x1164" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x1166" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x1168" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x116a" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x116c" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x116e" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x1170" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x1172" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x1174" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x1176" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x1178" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x117a" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x117c" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x117e" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1180" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1182" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x1184" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1186" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1188" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x118a" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x118c" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x118e" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1190" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x1192" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1194" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1196" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x1198" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x119a" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x119c" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x119e" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x11a0" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x11a2" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x11a4" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x11a6" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x11a8" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x11aa" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x11ac" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x11ae" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x11b0" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x11b2" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x11b4" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x11b6" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x11b8" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x11ba" visible="true" val="0x7011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x11bc" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x11be" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x11c0" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x11c2" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x11c4" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x11c6" visible="true" val="0x00" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x11c8" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x11ca" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x11cc" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x11ce" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x11d0" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x11d2" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x11d4" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x11d6" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x11d8" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x11da" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x11dc" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x11de" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x11e0" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x11e2" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x11e4" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x11e6" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x11e8" visible="true" val="0x1fed" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x11ea" visible="true" val="0xfffffff6" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x11ec" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x11ee" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x11f0" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x11f2" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x11f4" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x11f6" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x11f8" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x11fa" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x11fc" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x11fe" visible="true" val="0x2831" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x1200" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x1202" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x1204" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x1206" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x1208" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x120a" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x120c" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x120e" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x1210" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x1212" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x1214" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x1216" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1218" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x121a" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x121c" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x121e" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x1220" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x1222" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x1224" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x1226" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x1228" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x122a" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x122c" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x122e" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1230" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x1232" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x1234" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x1236" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x1238" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x123a" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x123c" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x123e" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x1240" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x1242" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x1244" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x1246" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x1248" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x124a" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x124c" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x124e" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x1250" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x1252" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x1254" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x1256" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x1258" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x125a" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x125c" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x125e" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1260" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1262" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x1264" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x1266" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x1268" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x126a" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x126c" visible="true" val="0xffe2" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x126e" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x1270" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1272" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1274" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x1276" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x1278" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x127a" visible="true" val="0xffe2" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x127c" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x127e" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1280" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1282" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x1284" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x1286" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1288" visible="true" val="0xffe2" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x128a" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x128c" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x128e" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1290" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x1292" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x1294" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1296" visible="true" val="0xffe2" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1298" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x129a" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x129c" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x129e" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x12a0" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x12a2" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x12a4" visible="true" val="0xffe2" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x12a6" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x12a8" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x12aa" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x12ac" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x12ae" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x12b0" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x12b2" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x12b4" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x12b6" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x12b8" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x12ba" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x12bc" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x12be" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x12c0" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x12c2" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x12c4" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x12c6" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x12c8" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x12ca" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x12cc" visible="true" val="0x3274" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x12ce" visible="true" val="0x3e3b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x12d0" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x12d2" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x12d4" visible="true" val="0x1a82" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x12d6" visible="true" val="0x0505" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x12d8" visible="true" val="0xfdac" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x12da" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x12dc" visible="true" val="0x3d88" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x12de" visible="true" val="0xd2c7" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x12e0" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x12e2" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x12e4" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x12e6" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x12e8" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x12ea" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x12ec" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x12ee" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x12f0" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x12f2" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x12f4" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x12f6" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x12f8" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x12fa" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x12fc" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x12fe" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x1300" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x1302" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x1304" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x1306" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x1308" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x130a" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x130c" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x130e" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x1310" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x1312" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x1314" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x1316" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x1318" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x131a" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x131c" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x131e" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x1320" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x1322" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x1324" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x1326" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x1328" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x132a" visible="true" val="0x7011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x132c" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x132e" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x1330" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x1332" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x1334" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x1336" visible="true" val="0x00" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x1338" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x133a" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x133c" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x133e" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x1340" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x1342" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x1344" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x1346" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x1348" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x134a" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x134c" visible="true" val="0xfffffff6" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x134e" visible="true" val="0xfffffff6" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x1350" visible="true" val="0x5db4" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x1352" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x1354" visible="true" val="0xfffffce0" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x1356" visible="true" val="0x00" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x1358" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x135a" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x135c" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x135e" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x1360" visible="true" val="0x67" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x1362" visible="true" val="0xcd" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x1364" visible="true" val="0x016d" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x1366" visible="true" val="0x0289" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x1368" visible="true" val="0x0482" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x136a" visible="true" val="0x0805" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x136c" visible="true" val="0x0e43" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x136e" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x1370" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x1372" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x1374" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x1376" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x1378" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x137a" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x137c" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x137e" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x1380" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x1382" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x1384" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x1386" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x1388" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x138a" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x138c" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x138e" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x1390" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x1392" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x1394" visible="false" val="0x0" />
            </VOIP1>
        </Handset>
        <Handsfree>
            <NB1 mode="7">
                <SampleRate offset="0" bits="16" t="u16" id="0x13f6" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x13f8" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x13fa" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x13fc" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x13fe" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x1400" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x1402" visible="true" val="0x3274" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x1404" visible="true" val="0x3c0b" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x1406" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x1408" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x140a" visible="true" val="0x14cb" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x140c" visible="true" val="0x259e" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x140e" visible="true" val="0x0349" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1410" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x1412" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x1414" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x1416" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x1418" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x141a" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x141c" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x141e" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x1420" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x1422" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x1424" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x1426" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x1428" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x142a" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x142c" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x142e" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x1430" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x1432" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x1434" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x1436" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x1438" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x143a" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x143c" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x143e" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x1440" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x1442" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x1444" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x1446" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x1448" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x144a" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x144c" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x144e" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x1450" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x1452" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x1454" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x1456" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x1458" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x145a" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x145c" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x145e" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1460" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1462" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x1464" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x1466" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1468" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x146a" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x146c" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x146e" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1470" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x1472" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x1474" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1476" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1478" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x147a" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x147c" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x147e" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x1480" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x1482" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1484" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1486" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x1488" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x148a" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x148c" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x148e" visible="true" val="0x01" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x1490" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x1492" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x1494" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x1496" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x1498" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x149a" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x149c" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x149e" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x14a0" visible="true" val="0x00" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x14a2" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x14a4" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x14a6" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x14a8" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x14aa" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x14ac" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x14ae" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x14b0" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x14b2" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x14b4" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x14b6" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x14b8" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x14ba" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x14bc" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x14be" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x14c0" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x14c2" visible="true" val="0x59fa" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x14c4" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x14c6" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x14c8" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x14ca" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x14cc" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x14ce" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x14d0" visible="true" val="0x03" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x14d2" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x14d4" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x14d6" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x14d8" visible="true" val="0x1fed" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x14da" visible="true" val="0x7f18" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x14dc" visible="true" val="0x7f18" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x14de" visible="true" val="0x7f18" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x14e0" visible="true" val="0x7f18" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x14e2" visible="true" val="0x7f18" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x14e4" visible="true" val="0x7f18" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x14e6" visible="true" val="0x7f18" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x14e8" visible="true" val="0x7f18" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x14ea" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x14ec" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x14ee" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x14f0" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x14f2" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x14f4" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x14f6" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x14f8" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x14fa" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x14fc" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x14fe" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x1500" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x1502" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x1504" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x1506" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1508" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x150a" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x150c" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x150e" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x1510" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x1512" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x1514" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x1516" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x1518" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x151a" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x151c" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x151e" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x1520" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x1522" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x1524" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x1526" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x1528" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x152a" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x152c" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x152e" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x1530" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x1532" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x1534" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1536" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x1538" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x153a" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x153c" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x153e" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x1540" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x1542" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x1544" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1546" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1548" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x154a" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x154c" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x154e" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x1550" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x1552" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1554" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1556" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x1558" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x155a" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x155c" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x155e" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x1560" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1562" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1564" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x1566" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1568" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x156a" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x156c" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x156e" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1570" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1572" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x1574" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1576" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1578" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x157a" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x157c" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x157e" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1580" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x1582" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1584" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1586" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x1588" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x158a" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x158c" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x158e" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1590" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1592" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x1594" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x1596" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x1598" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x159a" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x159c" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x159e" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x15a0" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x15a2" visible="true" val="0x0101" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x15a4" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x15a6" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x15a8" visible="true" val="0x2d41" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x15aa" visible="true" val="0xfffffdaa" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x15ac" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x15ae" visible="true" val="0x36a9" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x15b0" visible="true" val="0x3a1f" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x15b2" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x15b4" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x15b6" visible="true" val="0x2735" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x15b8" visible="true" val="0xffffc0d1" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x15ba" visible="true" val="0xfffffdb4" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x15bc" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x15be" visible="true" val="0xfffffeea" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x15c0" visible="true" val="0xffffff85" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x15c2" visible="true" val="0xffffffb7" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x15c4" visible="true" val="0xffffff41" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x15c6" visible="true" val="0x0d" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x15c8" visible="true" val="0x18" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x15ca" visible="true" val="0x014c" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x15cc" visible="true" val="0xffffffbb" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x15ce" visible="true" val="0x0236" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x15d0" visible="true" val="0xffffff58" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x15d2" visible="true" val="0x026a" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x15d4" visible="true" val="0x99" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x15d6" visible="true" val="0x01c5" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x15d8" visible="true" val="0x37" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x15da" visible="true" val="0x0244" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x15dc" visible="true" val="0x6b" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x15de" visible="true" val="0xffffef98" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x15e0" visible="true" val="0x6b" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x15e2" visible="true" val="0x0244" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x15e4" visible="true" val="0x37" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x15e6" visible="true" val="0x01c5" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x15e8" visible="true" val="0x99" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x15ea" visible="true" val="0x026a" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x15ec" visible="true" val="0xffffff58" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x15ee" visible="true" val="0x0236" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x15f0" visible="true" val="0xffffffbb" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x15f2" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x15f4" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x15f6" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x15f8" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x15fa" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x15fc" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x15fe" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x1600" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x1602" visible="true" val="0x02" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x1604" visible="true" val="0x2011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x1606" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x1608" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x160a" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x160c" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x160e" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x1610" visible="true" val="0x00" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x1612" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x1614" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x1616" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x1618" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x161a" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x161c" visible="true" val="0x012c" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x161e" visible="true" val="0x0258" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x1620" visible="true" val="0x0258" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x1622" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x1624" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x1626" visible="true" val="0xfffffff6" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x1628" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x162a" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x162c" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x162e" visible="true" val="0xfffffce0" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x1630" visible="true" val="0x00" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x1632" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x1634" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x1636" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x1638" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x163a" visible="true" val="0xe6" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x163c" visible="true" val="0x016d" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x163e" visible="true" val="0x0243" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x1640" visible="true" val="0x0331" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x1642" visible="true" val="0x0482" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x1644" visible="true" val="0x065f" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x1646" visible="true" val="0x08ff" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x1648" visible="true" val="0x0cb6" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x164a" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x164c" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x164e" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x1650" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x1652" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x1654" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x1656" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x1658" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x165a" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x165c" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x165e" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x1660" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x1662" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x1664" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x1666" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x1668" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x166a" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x166c" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x166e" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="8">
                <SampleRate offset="0" bits="16" t="u16" id="0x16d0" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x16d2" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x16d4" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x16d6" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x16d8" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x16da" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x16dc" visible="true" val="0x3274" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x16de" visible="true" val="0x13c6" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x16e0" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x16e2" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x16e4" visible="true" val="0x209b" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x16e6" visible="true" val="0xcf58" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x16e8" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x16ea" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x16ec" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x16ee" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x16f0" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x16f2" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x16f4" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x16f6" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x16f8" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x16fa" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x16fc" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x16fe" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x1700" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x1702" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x1704" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x1706" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x1708" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x170a" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x170c" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x170e" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x1710" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x1712" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x1714" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x1716" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x1718" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x171a" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x171c" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x171e" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x1720" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x1722" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x1724" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x1726" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x1728" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x172a" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x172c" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x172e" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x1730" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x1732" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1734" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1736" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x1738" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x173a" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x173c" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x173e" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x1740" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1742" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1744" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x1746" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1748" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x174a" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x174c" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x174e" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1750" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1752" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x1754" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1756" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1758" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x175a" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x175c" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x175e" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1760" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x1762" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1764" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1766" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x1768" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x176a" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x176c" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x176e" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x1770" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x1772" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x1774" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x1776" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x1778" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x177a" visible="true" val="0x03e8" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x177c" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x177e" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x1780" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x1782" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x1784" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x1786" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x1788" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x178a" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x178c" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x178e" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x1790" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x1792" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x1794" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x1796" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x1798" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x179a" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x179c" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x179e" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x17a0" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x17a2" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x17a4" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x17a6" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x17a8" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x17aa" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x17ac" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x17ae" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x17b0" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x17b2" visible="true" val="0x7f18" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x17b4" visible="true" val="0x7f18" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x17b6" visible="true" val="0x7f18" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x17b8" visible="true" val="0x7f18" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x17ba" visible="true" val="0x7f18" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x17bc" visible="true" val="0x7f18" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x17be" visible="true" val="0x7f18" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x17c0" visible="true" val="0x7f18" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x17c2" visible="true" val="0x7f18" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x17c4" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x17c6" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x17c8" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x17ca" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x17cc" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x17ce" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x17d0" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x17d2" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x17d4" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x17d6" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x17d8" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x17da" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x17dc" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x17de" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x17e0" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x17e2" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x17e4" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x17e6" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x17e8" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x17ea" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x17ec" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x17ee" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x17f0" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x17f2" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x17f4" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x17f6" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x17f8" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x17fa" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x17fc" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x17fe" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x1800" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x1802" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x1804" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x1806" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x1808" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x180a" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x180c" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x180e" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1810" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x1812" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1814" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1816" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x1818" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x181a" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x181c" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x181e" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1820" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1822" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x1824" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1826" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1828" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x182a" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x182c" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x182e" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1830" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x1832" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1834" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1836" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x1838" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x183a" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x183c" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x183e" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x1840" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1842" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1844" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x1846" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x1848" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x184a" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x184c" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x184e" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1850" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1852" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x1854" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x1856" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1858" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x185a" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x185c" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x185e" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1860" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x1862" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1864" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1866" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x1868" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x186a" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x186c" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x186e" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x1870" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x1872" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x1874" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x1876" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x1878" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x187a" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x187c" visible="true" val="0x0101" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x187e" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x1880" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x1882" visible="true" val="0x238d" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x1884" visible="true" val="0x17b3" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x1886" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x1888" visible="true" val="0x36a8" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x188a" visible="true" val="0x3b1f" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x188c" visible="true" val="0x09e8" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x188e" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1890" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x1892" visible="true" val="0xcc47" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1894" visible="true" val="0xfa8c" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1896" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x1898" visible="true" val="0xfffffeea" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x189a" visible="true" val="0xffffff85" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x189c" visible="true" val="0xffffffb7" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x189e" visible="true" val="0xffffff41" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x18a0" visible="true" val="0x0d" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x18a2" visible="true" val="0x18" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x18a4" visible="true" val="0x014c" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x18a6" visible="true" val="0xffffffbb" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x18a8" visible="true" val="0x0236" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x18aa" visible="true" val="0xffffff58" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x18ac" visible="true" val="0x026a" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x18ae" visible="true" val="0x99" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x18b0" visible="true" val="0x01c5" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x18b2" visible="true" val="0x37" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x18b4" visible="true" val="0x0244" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x18b6" visible="true" val="0x6b" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x18b8" visible="true" val="0xffffef98" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x18ba" visible="true" val="0x6b" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x18bc" visible="true" val="0x0244" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x18be" visible="true" val="0x37" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x18c0" visible="true" val="0x01c5" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x18c2" visible="true" val="0x99" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x18c4" visible="true" val="0x026a" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x18c6" visible="true" val="0xffffff58" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x18c8" visible="true" val="0x0236" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x18ca" visible="true" val="0xffffffbb" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x18cc" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x18ce" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x18d0" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x18d2" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x18d4" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x18d6" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x18d8" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x18da" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x18dc" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x18de" visible="true" val="0x2211" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x18e0" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x18e2" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x18e4" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x18e6" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x18e8" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x18ea" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x18ec" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x18ee" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x18f0" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x18f2" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x18f4" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x18f6" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x18f8" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x18fa" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x18fc" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x18fe" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x1900" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x1902" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x1904" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x1906" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x1908" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x190a" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x190c" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x190e" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x1910" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x1912" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x1914" visible="true" val="0x169a" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x1916" visible="true" val="0x1fed" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x1918" visible="true" val="0x2d18" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x191a" visible="true" val="0x38c5" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x191c" visible="true" val="0x4778" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x191e" visible="true" val="0x59fa" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x1920" visible="true" val="0x7f18" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x1922" visible="true" val="0x7f18" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x1924" visible="true" val="0x7f18" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x1926" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x1928" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x192a" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x192c" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x192e" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x1930" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x1932" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x1934" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x1936" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x1938" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x193a" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x193c" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x193e" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x1940" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x1942" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x1944" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x1946" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x1948" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="9">
                <SampleRate offset="0" bits="16" t="u16" id="0x19aa" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x19ac" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x19ae" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x19b0" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x19b2" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x19b4" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x19b6" visible="true" val="0x2ac3" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x19b8" visible="true" val="0x3880" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x19ba" visible="true" val="0x07e3" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x19bc" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x19be" visible="true" val="0xe587" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x19c0" visible="true" val="0xfec8" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x19c2" visible="true" val="0xfdaa" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x19c4" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x19c6" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x19c8" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x19ca" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x19cc" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x19ce" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x19d0" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x19d2" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x19d4" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x19d6" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x19d8" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x19da" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x19dc" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x19de" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x19e0" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x19e2" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x19e4" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x19e6" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x19e8" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x19ea" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x19ec" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x19ee" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x19f0" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x19f2" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x19f4" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x19f6" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x19f8" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x19fa" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x19fc" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x19fe" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x1a00" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x1a02" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x1a04" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x1a06" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x1a08" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x1a0a" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x1a0c" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1a0e" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1a10" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x1a12" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1a14" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1a16" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x1a18" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x1a1a" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1a1c" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1a1e" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x1a20" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1a22" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1a24" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x1a26" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x1a28" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1a2a" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1a2c" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x1a2e" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1a30" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1a32" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x1a34" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x1a36" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1a38" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1a3a" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x1a3c" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1a3e" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1a40" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x1a42" visible="true" val="0x01" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x1a44" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x1a46" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x1a48" visible="true" val="0x2011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x1a4a" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x1a4c" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x1a4e" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x1a50" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x1a52" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x1a54" visible="true" val="0x00" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x1a56" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x1a58" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x1a5a" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x1a5c" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x1a5e" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x1a60" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x1a62" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x1a64" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x1a66" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x1a68" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x1a6a" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x1a6c" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x1a6e" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x1a70" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x1a72" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x1a74" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x1a76" visible="true" val="0x59fa" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x1a78" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x1a7a" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x1a7c" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x1a7e" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x1a80" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x1a82" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x1a84" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x1a86" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x1a88" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x1a8a" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x1a8c" visible="true" val="0x1fed" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x1a8e" visible="true" val="0x7f18" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x1a90" visible="true" val="0x7f18" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x1a92" visible="true" val="0x7f18" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x1a94" visible="true" val="0x7f18" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x1a96" visible="true" val="0x7f18" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x1a98" visible="true" val="0x7f18" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x1a9a" visible="true" val="0x7f18" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x1a9c" visible="true" val="0x7f18" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x1a9e" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x1aa0" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x1aa2" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x1aa4" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1aa6" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x1aa8" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x1aaa" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x1aac" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x1aae" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x1ab0" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x1ab2" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x1ab4" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x1ab6" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x1ab8" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x1aba" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1abc" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1abe" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x1ac0" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x1ac2" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x1ac4" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x1ac6" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x1ac8" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x1aca" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x1acc" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x1ace" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x1ad0" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x1ad2" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x1ad4" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x1ad6" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x1ad8" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x1ada" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x1adc" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x1ade" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x1ae0" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x1ae2" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x1ae4" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x1ae6" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x1ae8" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1aea" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x1aec" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1aee" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1af0" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x1af2" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x1af4" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x1af6" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x1af8" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1afa" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1afc" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x1afe" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1b00" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1b02" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x1b04" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x1b06" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1b08" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1b0a" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x1b0c" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1b0e" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1b10" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x1b12" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x1b14" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1b16" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1b18" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x1b1a" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1b1c" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1b1e" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x1b20" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x1b22" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1b24" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1b26" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x1b28" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1b2a" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1b2c" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x1b2e" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x1b30" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1b32" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1b34" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x1b36" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1b38" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1b3a" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x1b3c" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1b3e" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1b40" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x1b42" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1b44" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1b46" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x1b48" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x1b4a" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x1b4c" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x1b4e" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x1b50" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x1b52" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x1b54" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x1b56" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x1b58" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x1b5a" visible="true" val="0x3b29" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x1b5c" visible="true" val="0x3b20" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x1b5e" visible="true" val="0xfd0d" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x1b60" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x1b62" visible="true" val="0x1a82" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x1b64" visible="true" val="0x00" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x1b66" visible="true" val="0xfdaf" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x1b68" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1b6a" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x1b6c" visible="true" val="0xe784" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1b6e" visible="true" val="0xfdac" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1b70" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x1b72" visible="true" val="0xfffffeea" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x1b74" visible="true" val="0xffffff85" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x1b76" visible="true" val="0xffffffb7" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x1b78" visible="true" val="0xffffff41" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x1b7a" visible="true" val="0x0d" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x1b7c" visible="true" val="0x18" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x1b7e" visible="true" val="0x014c" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x1b80" visible="true" val="0xffffffbb" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x1b82" visible="true" val="0x0236" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x1b84" visible="true" val="0xffffff58" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x1b86" visible="true" val="0x026a" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x1b88" visible="true" val="0x99" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x1b8a" visible="true" val="0x01c5" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x1b8c" visible="true" val="0x37" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x1b8e" visible="true" val="0x0244" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x1b90" visible="true" val="0x6b" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x1b92" visible="true" val="0xffffef98" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x1b94" visible="true" val="0x6b" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x1b96" visible="true" val="0x0244" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x1b98" visible="true" val="0x37" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x1b9a" visible="true" val="0x01c5" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x1b9c" visible="true" val="0x99" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x1b9e" visible="true" val="0x026a" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x1ba0" visible="true" val="0xffffff58" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x1ba2" visible="true" val="0x0236" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x1ba4" visible="true" val="0xffffffbb" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x1ba6" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x1ba8" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x1baa" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x1bac" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x1bae" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x1bb0" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x1bb2" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x1bb4" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x1bb6" visible="true" val="0x02" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x1bb8" visible="true" val="0x5011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x1bba" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x1bbc" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x1bbe" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x1bc0" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x1bc2" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x1bc4" visible="true" val="0x00" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x1bc6" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x1bc8" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x1bca" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x1bcc" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x1bce" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x1bd0" visible="true" val="0x012c" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x1bd2" visible="true" val="0x0258" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x1bd4" visible="true" val="0x0258" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x1bd6" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x1bd8" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x1bda" visible="true" val="0xfffffff6" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x1bdc" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x1bde" visible="true" val="0x5db4" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x1be0" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x1be2" visible="true" val="0xfffffce0" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x1be4" visible="true" val="0x00" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x1be6" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x1be8" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x1bea" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x1bec" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x1bee" visible="true" val="0xe6" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x1bf0" visible="true" val="0x0155" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x1bf2" visible="true" val="0x01f2" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x1bf4" visible="true" val="0x02d8" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x1bf6" visible="true" val="0x0435" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x1bf8" visible="true" val="0x0627" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x1bfa" visible="true" val="0x08ff" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x1bfc" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x1bfe" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x1c00" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x1c02" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x1c04" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x1c06" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x1c08" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x1c0a" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x1c0c" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x1c0e" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x1c10" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x1c12" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x1c14" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x1c16" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x1c18" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x1c1a" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x1c1c" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x1c1e" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x1c20" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x1c22" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="10">
                <SampleRate offset="0" bits="16" t="u16" id="0x1c84" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x1c86" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x1c88" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x1c8a" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x1c8c" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x1c8e" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x1c90" visible="true" val="0x3c56" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x1c92" visible="true" val="0x3fcd" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x1c94" visible="true" val="0x04a6" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x1c96" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1c98" visible="true" val="0x38de" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x1c9a" visible="true" val="0x3c0b" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1c9c" visible="true" val="0x04aa" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1c9e" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x1ca0" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x1ca2" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x1ca4" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x1ca6" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x1ca8" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x1caa" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x1cac" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x1cae" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x1cb0" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x1cb2" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x1cb4" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x1cb6" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x1cb8" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x1cba" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x1cbc" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x1cbe" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x1cc0" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x1cc2" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x1cc4" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x1cc6" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x1cc8" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x1cca" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x1ccc" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x1cce" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x1cd0" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x1cd2" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x1cd4" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x1cd6" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x1cd8" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x1cda" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x1cdc" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x1cde" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x1ce0" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x1ce2" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x1ce4" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x1ce6" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1ce8" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1cea" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x1cec" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1cee" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1cf0" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x1cf2" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x1cf4" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1cf6" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1cf8" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x1cfa" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1cfc" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1cfe" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x1d00" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x1d02" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1d04" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1d06" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x1d08" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1d0a" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1d0c" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x1d0e" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x1d10" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1d12" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1d14" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x1d16" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1d18" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1d1a" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x1d1c" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x1d1e" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x1d20" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x1d22" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x1d24" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x1d26" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x1d28" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x1d2a" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x1d2c" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x1d2e" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x1d30" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x1d32" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x1d34" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x1d36" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x1d38" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x1d3a" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x1d3c" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x1d3e" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x1d40" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x1d42" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x1d44" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x1d46" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x1d48" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x1d4a" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x1d4c" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x1d4e" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x1d50" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x1d52" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x1d54" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x1d56" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x1d58" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x1d5a" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x1d5c" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x1d5e" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x1d60" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x1d62" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x1d64" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x1d66" visible="true" val="0x7145" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x1d68" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x1d6a" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x1d6c" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x1d6e" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x1d70" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x1d72" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x1d74" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x1d76" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x1d78" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x1d7a" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x1d7c" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x1d7e" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1d80" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x1d82" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x1d84" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x1d86" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x1d88" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x1d8a" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x1d8c" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x1d8e" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x1d90" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x1d92" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x1d94" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1d96" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1d98" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x1d9a" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x1d9c" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x1d9e" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x1da0" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x1da2" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x1da4" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x1da6" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x1da8" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x1daa" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x1dac" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x1dae" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x1db0" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x1db2" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x1db4" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x1db6" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x1db8" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x1dba" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x1dbc" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x1dbe" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x1dc0" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x1dc2" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1dc4" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x1dc6" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1dc8" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1dca" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x1dcc" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x1dce" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x1dd0" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x1dd2" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1dd4" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1dd6" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x1dd8" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1dda" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1ddc" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x1dde" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x1de0" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1de2" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1de4" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x1de6" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1de8" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1dea" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x1dec" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x1dee" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1df0" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1df2" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x1df4" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1df6" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1df8" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x1dfa" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x1dfc" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1dfe" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1e00" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x1e02" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1e04" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1e06" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x1e08" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x1e0a" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1e0c" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1e0e" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x1e10" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1e12" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1e14" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x1e16" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1e18" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1e1a" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x1e1c" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1e1e" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1e20" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x1e22" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x1e24" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x1e26" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x1e28" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x1e2a" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x1e2c" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x1e2e" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x1e30" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x1e32" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x1e34" visible="true" val="0x3b29" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x1e36" visible="true" val="0x3d98" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x1e38" visible="true" val="0x114c" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x1e3a" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x1e3c" visible="true" val="0x3486" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x1e3e" visible="true" val="0x3691" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x1e40" visible="true" val="0x114c" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x1e42" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1e44" visible="true" val="0x2ac3" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x1e46" visible="true" val="0xe785" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1e48" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1e4a" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x1e4c" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x1e4e" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x1e50" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x1e52" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x1e54" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x1e56" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x1e58" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x1e5a" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x1e5c" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x1e5e" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x1e60" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x1e62" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x1e64" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x1e66" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x1e68" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x1e6a" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x1e6c" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x1e6e" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x1e70" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x1e72" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x1e74" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x1e76" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x1e78" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x1e7a" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x1e7c" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x1e7e" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x1e80" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x1e82" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x1e84" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x1e86" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x1e88" visible="true" val="0xfffffffc" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x1e8a" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x1e8c" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x1e8e" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x1e90" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x1e92" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x1e94" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x1e96" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x1e98" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x1e9a" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x1e9c" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x1e9e" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x1ea0" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x1ea2" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x1ea4" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x1ea6" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x1ea8" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x1eaa" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x1eac" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x1eae" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x1eb0" visible="true" val="0x00" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x1eb2" visible="true" val="0x195c" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x1eb4" visible="true" val="0xfffffff6" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x1eb6" visible="true" val="0xffffffec" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x1eb8" visible="true" val="0x3619" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x1eba" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x1ebc" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x1ebe" visible="true" val="0x0bb6" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x1ec0" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x1ec2" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x1ec4" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x1ec6" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x1ec8" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x1eca" visible="true" val="0x169a" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x1ecc" visible="true" val="0x195c" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x1ece" visible="true" val="0x1fed" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x1ed0" visible="true" val="0x2831" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x1ed2" visible="true" val="0x3299" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x1ed4" visible="true" val="0x7f18" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x1ed6" visible="true" val="0x7f18" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x1ed8" visible="true" val="0x7f18" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x1eda" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x1edc" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x1ede" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x1ee0" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x1ee2" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x1ee4" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x1ee6" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x1ee8" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x1eea" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x1eec" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x1eee" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x1ef0" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x1ef2" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x1ef4" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x1ef6" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x1ef8" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x1efa" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x1efc" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="11">
                <SampleRate offset="0" bits="16" t="u16" id="0x1f5e" visible="true" val="0x20" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x1f60" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x1f62" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x1f64" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x1f66" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x1f68" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x1f6a" visible="true" val="0x3486" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x1f6c" visible="true" val="0x3ec4" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x1f6e" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x1f70" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1f72" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x1f74" visible="true" val="0xe784" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1f76" visible="true" val="0x0625" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1f78" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x1f7a" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x1f7c" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x1f7e" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x1f80" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x1f82" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x1f84" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x1f86" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x1f88" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x1f8a" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x1f8c" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x1f8e" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x1f90" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x1f92" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x1f94" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x1f96" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x1f98" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x1f9a" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x1f9c" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x1f9e" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x1fa0" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x1fa2" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x1fa4" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x1fa6" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x1fa8" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x1faa" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x1fac" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x1fae" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x1fb0" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x1fb2" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x1fb4" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x1fb6" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x1fb8" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x1fba" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x1fbc" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x1fbe" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x1fc0" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1fc2" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1fc4" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x1fc6" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1fc8" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1fca" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x1fcc" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x1fce" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1fd0" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1fd2" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x1fd4" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1fd6" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1fd8" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x1fda" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x1fdc" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1fde" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1fe0" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x1fe2" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1fe4" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1fe6" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x1fe8" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x1fea" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x1fec" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x1fee" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x1ff0" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x1ff2" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x1ff4" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x1ff6" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x1ff8" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x1ffa" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x1ffc" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x1ffe" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x2000" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x2002" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x2004" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x2006" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x2008" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x200a" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x200c" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x200e" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x2010" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x2012" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x2014" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x2016" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x2018" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x201a" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x201c" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x201e" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x2020" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x2022" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x2024" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x2026" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x2028" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x202a" visible="true" val="0x3299" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x202c" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x202e" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x2030" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x2032" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x2034" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x2036" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x2038" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x203a" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x203c" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x203e" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x2040" visible="true" val="0x3c22" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x2042" visible="true" val="0x7f18" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x2044" visible="true" val="0x7f18" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x2046" visible="true" val="0x7f18" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x2048" visible="true" val="0x7f18" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x204a" visible="true" val="0x7f18" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x204c" visible="true" val="0x7f18" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x204e" visible="true" val="0x7f18" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x2050" visible="true" val="0x7f18" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x2052" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2054" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2056" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x2058" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x205a" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x205c" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x205e" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x2060" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x2062" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x2064" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x2066" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x2068" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x206a" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x206c" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x206e" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x2070" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2072" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x2074" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2076" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2078" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x207a" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x207c" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x207e" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x2080" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x2082" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x2084" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x2086" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x2088" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x208a" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x208c" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x208e" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x2090" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x2092" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x2094" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x2096" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x2098" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x209a" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x209c" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x209e" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x20a0" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x20a2" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x20a4" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x20a6" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x20a8" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x20aa" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x20ac" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x20ae" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x20b0" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x20b2" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x20b4" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x20b6" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x20b8" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x20ba" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x20bc" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x20be" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x20c0" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x20c2" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x20c4" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x20c6" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x20c8" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x20ca" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x20cc" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x20ce" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x20d0" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x20d2" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x20d4" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x20d6" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x20d8" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x20da" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x20dc" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x20de" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x20e0" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x20e2" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x20e4" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x20e6" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x20e8" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x20ea" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x20ec" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x20ee" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x20f0" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x20f2" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x20f4" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x20f6" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x20f8" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x20fa" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x20fc" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x20fe" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x2100" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x2102" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x2104" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x2106" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x2108" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x210a" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x210c" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x210e" visible="true" val="0x3c56" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2110" visible="true" val="0x3fb1" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2112" visible="true" val="0xfdb8" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x2114" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x2116" visible="true" val="0x3c56" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x2118" visible="true" val="0x3ec5" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x211a" visible="true" val="0xfdae" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x211c" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x211e" visible="true" val="0x265c" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x2120" visible="true" val="0x2d41" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x2122" visible="true" val="0xfb33" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2124" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x2126" visible="true" val="0xfffffeea" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x2128" visible="true" val="0xffffff85" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x212a" visible="true" val="0xffffffb7" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x212c" visible="true" val="0xffffff41" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x212e" visible="true" val="0x0d" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x2130" visible="true" val="0x18" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x2132" visible="true" val="0x014c" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x2134" visible="true" val="0xffffffbb" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x2136" visible="true" val="0x0236" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x2138" visible="true" val="0xffffff58" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x213a" visible="true" val="0x026a" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x213c" visible="true" val="0x99" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x213e" visible="true" val="0x01c5" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x2140" visible="true" val="0x37" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x2142" visible="true" val="0x0244" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x2144" visible="true" val="0x6b" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x2146" visible="true" val="0xffffef98" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x2148" visible="true" val="0x6b" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x214a" visible="true" val="0x0244" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x214c" visible="true" val="0x37" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x214e" visible="true" val="0x01c5" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x2150" visible="true" val="0x99" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x2152" visible="true" val="0x026a" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x2154" visible="true" val="0xffffff58" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x2156" visible="true" val="0x0236" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x2158" visible="true" val="0xffffffbb" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x215a" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x215c" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x215e" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x2160" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x2162" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x2164" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x2166" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x2168" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x216a" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x216c" visible="true" val="0x0211" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x216e" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x2170" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x2172" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x2174" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x2176" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x2178" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x217a" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x217c" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x217e" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x2180" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x2182" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x2184" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x2186" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x2188" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x218a" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x218c" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x218e" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x2190" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x2192" visible="true" val="0x5db4" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x2194" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x2196" visible="true" val="0xfffffce0" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x2198" visible="true" val="0x00" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x219a" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x219c" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x219e" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x21a0" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x21a2" visible="true" val="0xe6" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x21a4" visible="true" val="0x0155" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x21a6" visible="true" val="0x01f2" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x21a8" visible="true" val="0x02d9" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x21aa" visible="true" val="0x0435" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x21ac" visible="true" val="0x0627" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x21ae" visible="true" val="0x08ff" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x21b0" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x21b2" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x21b4" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x21b6" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x21b8" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x21ba" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x21bc" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x21be" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x21c0" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x21c2" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x21c4" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x21c6" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x21c8" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x21ca" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x21cc" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x21ce" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x21d0" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x21d2" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x21d4" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x21d6" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="12">
                <SampleRate offset="0" bits="16" t="u16" id="0x2238" visible="true" val="0x30" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x223a" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x223c" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x223e" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x2240" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x2242" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x2244" visible="true" val="0x36a9" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2246" visible="true" val="0x3b20" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2248" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x224a" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x224c" visible="true" val="0x3b28" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x224e" visible="true" val="0x3fcd" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x2250" visible="true" val="0x034c" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2252" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x2254" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x2256" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x2258" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x225a" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x225c" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x225e" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x2260" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x2262" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x2264" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x2266" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x2268" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x226a" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x226c" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x226e" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x2270" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x2272" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x2274" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x2276" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x2278" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x227a" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x227c" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x227e" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x2280" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x2282" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x2284" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x2286" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x2288" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x228a" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x228c" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x228e" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x2290" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x2292" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x2294" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x2296" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x2298" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x229a" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x229c" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x229e" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x22a0" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x22a2" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x22a4" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x22a6" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x22a8" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x22aa" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x22ac" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x22ae" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x22b0" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x22b2" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x22b4" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x22b6" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x22b8" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x22ba" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x22bc" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x22be" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x22c0" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x22c2" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x22c4" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x22c6" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x22c8" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x22ca" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x22cc" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x22ce" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x22d0" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x22d2" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x22d4" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x22d6" visible="true" val="0x11" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x22d8" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x22da" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x22dc" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x22de" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x22e0" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x22e2" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x22e4" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x22e6" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x22e8" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x22ea" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x22ec" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x22ee" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x22f0" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x22f2" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x22f4" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x22f6" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x22f8" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x22fa" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x22fc" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x22fe" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x2300" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x2302" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x2304" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x2306" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x2308" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x230a" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x230c" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x230e" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x2310" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x2312" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x2314" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x2316" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x2318" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x231a" visible="true" val="0x1000" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x231c" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x231e" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x2320" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x2322" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x2324" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x2326" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x2328" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x232a" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x232c" visible="false" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x232e" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2330" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x2332" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x2334" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x2336" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x2338" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x233a" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x233c" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x233e" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x2340" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x2342" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x2344" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x2346" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x2348" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x234a" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x234c" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x234e" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2350" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2352" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x2354" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x2356" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x2358" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x235a" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x235c" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x235e" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x2360" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x2362" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x2364" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x2366" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x2368" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x236a" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x236c" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x236e" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x2370" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x2372" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x2374" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x2376" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x2378" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x237a" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x237c" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x237e" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x2380" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x2382" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x2384" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x2386" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2388" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x238a" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x238c" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x238e" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2390" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x2392" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x2394" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2396" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2398" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x239a" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x239c" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x239e" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x23a0" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x23a2" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x23a4" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x23a6" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x23a8" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x23aa" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x23ac" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x23ae" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x23b0" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x23b2" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x23b4" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x23b6" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x23b8" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x23ba" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x23bc" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x23be" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x23c0" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x23c2" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x23c4" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x23c6" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x23c8" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x23ca" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x23cc" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x23ce" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x23d0" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x23d2" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x23d4" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x23d6" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x23d8" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x23da" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x23dc" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x23de" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x23e0" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x23e2" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x23e4" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x23e6" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x23e8" visible="true" val="0x3b29" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x23ea" visible="true" val="0x3d98" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x23ec" visible="true" val="0x114c" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x23ee" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x23f0" visible="true" val="0x3486" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x23f2" visible="true" val="0x3691" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x23f4" visible="true" val="0x114c" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x23f6" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x23f8" visible="true" val="0x3273" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x23fa" visible="true" val="0x2d41" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x23fc" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x23fe" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x2400" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x2402" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x2404" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x2406" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x2408" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x240a" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x240c" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x240e" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x2410" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x2412" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x2414" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x2416" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x2418" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x241a" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x241c" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x241e" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x2420" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x2422" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x2424" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x2426" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x2428" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x242a" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x242c" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x242e" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x2430" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x2432" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x2434" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x2436" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x2438" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x243a" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x243c" visible="true" val="0xfffffffc" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x243e" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x2440" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x2442" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x2444" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x2446" visible="true" val="0x11" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x2448" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x244a" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x244c" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x244e" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x2450" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x2452" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x2454" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x2456" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x2458" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x245a" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x245c" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x245e" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x2460" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x2462" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x2464" visible="true" val="0x00" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x2466" visible="true" val="0x195c" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x2468" visible="true" val="0xfffffff6" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x246a" visible="true" val="0xffffffec" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x246c" visible="true" val="0x3619" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x246e" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x2470" visible="true" val="0xfffffd76" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x2472" visible="true" val="0x0bb6" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x2474" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x2476" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x2478" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x247a" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x247c" visible="true" val="0x195c" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x247e" visible="true" val="0x1fed" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x2480" visible="true" val="0x2831" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x2482" visible="true" val="0x3299" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x2484" visible="true" val="0x3fb2" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x2486" visible="true" val="0x5031" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x2488" visible="true" val="0x7f18" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x248a" visible="true" val="0x7f18" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x248c" visible="true" val="0x7f18" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x248e" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x2490" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x2492" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x2494" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x2496" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x2498" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x249a" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x249c" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x249e" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x24a0" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x24a2" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x24a4" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x24a6" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x24a8" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x24aa" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x24ac" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x24ae" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x24b0" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="13">
                <SampleRate offset="0" bits="16" t="u16" id="0x2512" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x2514" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x2516" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x2518" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x251a" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x251c" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x251e" visible="true" val="0x36a9" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2520" visible="true" val="0x3fcd" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2522" visible="true" val="0x09e3" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x2524" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x2526" visible="true" val="0x3b29" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x2528" visible="true" val="0x3b20" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x252a" visible="true" val="0x0212" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x252c" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x252e" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x2530" visible="true" val="0xfffffce2" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x2532" visible="true" val="0xffffff67" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x2534" visible="true" val="0x02d2" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x2536" visible="true" val="0x93" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x2538" visible="true" val="0xfffffe1f" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x253a" visible="true" val="0xffffff5a" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x253c" visible="true" val="0x038c" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x253e" visible="true" val="0xfffffe3e" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x2540" visible="true" val="0xfffffde4" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x2542" visible="true" val="0xffffff33" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x2544" visible="true" val="0x05fd" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x2546" visible="true" val="0xfffffc7c" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x2548" visible="true" val="0xfffffe4a" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x254a" visible="true" val="0x01ad" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x254c" visible="true" val="0x02c8" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x254e" visible="true" val="0x0393" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x2550" visible="true" val="0xfffff2a4" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x2552" visible="true" val="0x0393" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x2554" visible="true" val="0x02c8" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x2556" visible="true" val="0x01ad" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x2558" visible="true" val="0xfffffe4a" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x255a" visible="true" val="0xfffffc7c" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x255c" visible="true" val="0x05fd" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x255e" visible="true" val="0xffffff33" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x2560" visible="true" val="0xfffffde4" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x2562" visible="true" val="0xfffffe3e" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x2564" visible="true" val="0x038c" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x2566" visible="true" val="0xffffff5a" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x2568" visible="true" val="0xfffffe1f" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x256a" visible="true" val="0x93" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x256c" visible="true" val="0x02d2" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x256e" visible="true" val="0xffffff67" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x2570" visible="true" val="0xfffffce2" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x2572" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x2574" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x2576" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x2578" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x257a" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x257c" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x257e" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x2580" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x2582" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x2584" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x2586" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x2588" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x258a" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x258c" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x258e" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x2590" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x2592" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x2594" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x2596" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x2598" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x259a" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x259c" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x259e" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x25a0" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x25a2" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x25a4" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x25a6" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x25a8" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x25aa" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x25ac" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x25ae" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x25b0" visible="true" val="0x7011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x25b2" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x25b4" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x25b6" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x25b8" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x25ba" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x25bc" visible="true" val="0x00" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x25be" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x25c0" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x25c2" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x25c4" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x25c6" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x25c8" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x25ca" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x25cc" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x25ce" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x25d0" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x25d2" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x25d4" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x25d6" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x25d8" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x25da" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x25dc" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x25de" visible="true" val="0x59fa" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x25e0" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x25e2" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x25e4" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x25e6" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x25e8" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x25ea" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x25ec" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x25ee" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x25f0" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x25f2" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x25f4" visible="true" val="0x169a" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x25f6" visible="true" val="0x7f18" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x25f8" visible="true" val="0x7f18" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x25fa" visible="true" val="0x7f18" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x25fc" visible="true" val="0x7f18" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x25fe" visible="true" val="0x7f18" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x2600" visible="true" val="0x7f18" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x2602" visible="true" val="0x7f18" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x2604" visible="true" val="0x7f18" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x2606" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2608" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x260a" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x260c" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x260e" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x2610" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x2612" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x2614" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x2616" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x2618" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x261a" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x261c" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x261e" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x2620" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x2622" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x2624" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2626" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x2628" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x262a" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x262c" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x262e" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x2630" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x2632" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x2634" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x2636" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x2638" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x263a" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x263c" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x263e" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x2640" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x2642" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x2644" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x2646" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x2648" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x264a" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x264c" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x264e" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x2650" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x2652" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x2654" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x2656" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2658" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x265a" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x265c" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x265e" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x2660" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2662" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2664" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x2666" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2668" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x266a" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x266c" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x266e" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2670" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2672" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x2674" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2676" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2678" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x267a" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x267c" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x267e" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2680" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x2682" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2684" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2686" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x2688" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x268a" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x268c" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x268e" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x2690" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2692" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2694" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x2696" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x2698" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x269a" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x269c" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x269e" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x26a0" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x26a2" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x26a4" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x26a6" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x26a8" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x26aa" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x26ac" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x26ae" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x26b0" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x26b2" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x26b4" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x26b6" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x26b8" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x26ba" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x26bc" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x26be" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x26c0" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x26c2" visible="true" val="0x3b27" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x26c4" visible="true" val="0x3ec5" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x26c6" visible="true" val="0xfc06" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x26c8" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x26ca" visible="true" val="0x2235" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x26cc" visible="true" val="0x00" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x26ce" visible="true" val="0xfdc7" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x26d0" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x26d2" visible="true" val="0x3b29" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x26d4" visible="true" val="0x3c77" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x26d6" visible="true" val="0xfb93" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x26d8" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x26da" visible="true" val="0x09" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x26dc" visible="true" val="0x0a" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x26de" visible="true" val="0x09" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x26e0" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x26e2" visible="true" val="0xfffffff8" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x26e4" visible="true" val="0xfffffff7" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x26e6" visible="true" val="0xfffffff7" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x26e8" visible="true" val="0xffffffee" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x26ea" visible="true" val="0xffffffe6" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x26ec" visible="true" val="0xffffffe8" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x26ee" visible="true" val="0xffffffef" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x26f0" visible="true" val="0xffffffef" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x26f2" visible="true" val="0xfffffff2" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x26f4" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x26f6" visible="true" val="0x10" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x26f8" visible="true" val="0x13" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x26fa" visible="true" val="0x18" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x26fc" visible="true" val="0x30" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x26fe" visible="true" val="0x40" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x2700" visible="true" val="0x2a" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x2702" visible="true" val="0x0d" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x2704" visible="true" val="0x1a" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x2706" visible="true" val="0x35" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x2708" visible="true" val="0xfffffffe" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x270a" visible="true" val="0xffffff95" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x270c" visible="true" val="0xffffff7f" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x270e" visible="true" val="0xffffffd7" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x2710" visible="true" val="0xffffffcf" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x2712" visible="true" val="0xfffffeeb" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x2714" visible="true" val="0xfffffe4e" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x2716" visible="true" val="0xffffff7c" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x2718" visible="true" val="0x01fe" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x271a" visible="true" val="0x1343" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x271c" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x271e" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x2720" visible="true" val="0x5011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x2722" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x2724" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x2726" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x2728" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x272a" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x272c" visible="true" val="0x00" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x272e" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x2730" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x2732" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x2734" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x2736" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x2738" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x273a" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x273c" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x273e" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x2740" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x2742" visible="true" val="0xffffffd8" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x2744" visible="true" val="0xffffffce" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x2746" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x2748" visible="true" val="0xfffffce0" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x274a" visible="true" val="0xfffffd44" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x274c" visible="true" val="0x00" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x274e" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x2750" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x2752" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x2754" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x2756" visible="true" val="0xd9" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x2758" visible="true" val="0x0190" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x275a" visible="true" val="0x0265" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x275c" visible="true" val="0x03cb" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x275e" visible="true" val="0x05ad" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x2760" visible="true" val="0x0988" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x2762" visible="true" val="0x0f1b" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x2764" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x2766" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x2768" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x276a" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x276c" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x276e" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x2770" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x2772" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x2774" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x2776" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x2778" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x277a" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x277c" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x277e" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x2780" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x2782" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x2784" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x2786" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x2788" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x278a" visible="false" val="0x0" />
            </VOIP1>
        </Handsfree>
        <Headset4P>
            <NB1 mode="14">
                <SampleRate offset="0" bits="16" t="u16" id="0x27ec" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x27ee" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x27f0" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x27f2" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x27f4" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x27f6" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x27f8" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x27fa" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x27fc" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x27fe" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x2800" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x2802" visible="true" val="0xc4e2" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x2804" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2806" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x2808" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x280a" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x280c" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x280e" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x2810" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x2812" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x2814" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x2816" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x2818" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x281a" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x281c" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x281e" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x2820" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x2822" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x2824" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x2826" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x2828" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x282a" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x282c" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x282e" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x2830" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x2832" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x2834" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x2836" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x2838" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x283a" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x283c" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x283e" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x2840" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x2842" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x2844" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x2846" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x2848" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x284a" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x284c" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x284e" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x2850" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x2852" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x2854" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x2856" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x2858" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x285a" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x285c" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x285e" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x2860" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x2862" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x2864" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x2866" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x2868" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x286a" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x286c" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x286e" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x2870" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x2872" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x2874" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x2876" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x2878" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x287a" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x287c" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x287e" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x2880" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x2882" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x2884" visible="true" val="0x01" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x2886" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x2888" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x288a" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x288c" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x288e" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x2890" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x2892" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x2894" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x2896" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x2898" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x289a" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x289c" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x289e" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x28a0" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x28a2" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x28a4" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x28a6" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x28a8" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x28aa" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x28ac" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x28ae" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x28b0" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x28b2" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x28b4" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x28b6" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x28b8" visible="true" val="0x1fed" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x28ba" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x28bc" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x28be" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x28c0" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x28c2" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x28c4" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x28c6" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x28c8" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x28ca" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x28cc" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x28ce" visible="true" val="0x3fb2" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x28d0" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x28d2" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x28d4" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x28d6" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x28d8" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x28da" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x28dc" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x28de" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x28e0" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x28e2" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x28e4" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x28e6" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x28e8" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x28ea" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x28ec" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x28ee" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x28f0" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x28f2" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x28f4" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x28f6" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x28f8" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x28fa" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x28fc" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x28fe" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2900" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x2902" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2904" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2906" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x2908" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x290a" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x290c" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x290e" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x2910" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x2912" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x2914" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x2916" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x2918" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x291a" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x291c" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x291e" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x2920" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x2922" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x2924" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x2926" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x2928" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x292a" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x292c" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x292e" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x2930" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2932" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x2934" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x2936" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x2938" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x293a" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x293c" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x293e" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x2940" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2942" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2944" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x2946" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x2948" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x294a" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x294c" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x294e" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2950" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2952" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x2954" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x2956" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2958" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x295a" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x295c" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x295e" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2960" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x2962" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x2964" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2966" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2968" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x296a" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x296c" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x296e" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x2970" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x2972" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2974" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2976" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x2978" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x297a" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x297c" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x297e" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2980" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2982" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x2984" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2986" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2988" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x298a" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x298c" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x298e" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x2990" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x2992" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x2994" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x2996" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x2998" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x299a" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x299c" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x299e" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x29a0" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x29a2" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x29a4" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x29a6" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x29a8" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x29aa" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x29ac" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x29ae" visible="true" val="0xec3e" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x29b0" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x29b2" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x29b4" visible="true" val="0xfffffdf1" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x29b6" visible="true" val="0xffffff76" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x29b8" visible="true" val="0xffffff9e" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x29ba" visible="true" val="0xfffffea1" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x29bc" visible="true" val="0xfffffff5" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x29be" visible="true" val="0x2a" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x29c0" visible="true" val="0x01ce" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x29c2" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x29c4" visible="true" val="0x03bf" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x29c6" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x29c8" visible="true" val="0x0358" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x29ca" visible="true" val="0xf7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x29cc" visible="true" val="0x017c" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x29ce" visible="true" val="0xc8" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x29d0" visible="true" val="0x01f5" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x29d2" visible="true" val="0x0103" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x29d4" visible="true" val="0xffffeccc" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x29d6" visible="true" val="0x0103" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x29d8" visible="true" val="0x01f5" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x29da" visible="true" val="0xc8" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x29dc" visible="true" val="0x017c" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x29de" visible="true" val="0xf7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x29e0" visible="true" val="0x0358" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x29e2" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x29e4" visible="true" val="0x03bf" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x29e6" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x29e8" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x29ea" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x29ec" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x29ee" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x29f0" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x29f2" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x29f4" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x29f6" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x29f8" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x29fa" visible="true" val="0x2011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x29fc" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x29fe" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x2a00" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x2a02" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x2a04" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x2a06" visible="true" val="0x00" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x2a08" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x2a0a" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x2a0c" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x2a0e" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x2a10" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x2a12" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x2a14" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x2a16" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x2a18" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x2a1a" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x2a1c" visible="true" val="0xfffffff6" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x2a1e" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x2a20" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x2a22" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x2a24" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x2a26" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x2a28" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x2a2a" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x2a2c" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x2a2e" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x2a30" visible="true" val="0xd9" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x2a32" visible="true" val="0x019a" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x2a34" visible="true" val="0x02e9" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x2a36" visible="true" val="0x055c" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x2a38" visible="true" val="0x0726" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x2a3a" visible="true" val="0x0935" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x2a3c" visible="true" val="0x0c00" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x2a3e" visible="true" val="0x1425" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x2a40" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x2a42" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x2a44" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x2a46" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x2a48" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x2a4a" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x2a4c" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x2a4e" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x2a50" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x2a52" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x2a54" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x2a56" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x2a58" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x2a5a" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x2a5c" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x2a5e" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x2a60" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x2a62" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x2a64" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="15">
                <SampleRate offset="0" bits="16" t="u16" id="0x2ac6" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x2ac8" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x2aca" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x2acc" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x2ace" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x2ad0" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x2ad2" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2ad4" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2ad6" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x2ad8" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x2ada" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x2adc" visible="true" val="0xc4e2" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x2ade" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2ae0" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x2ae2" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x2ae4" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x2ae6" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x2ae8" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x2aea" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x2aec" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x2aee" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x2af0" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x2af2" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x2af4" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x2af6" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x2af8" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x2afa" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x2afc" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x2afe" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x2b00" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x2b02" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x2b04" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x2b06" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x2b08" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x2b0a" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x2b0c" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x2b0e" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x2b10" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x2b12" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x2b14" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x2b16" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x2b18" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x2b1a" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x2b1c" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x2b1e" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x2b20" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x2b22" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x2b24" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x2b26" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x2b28" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x2b2a" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x2b2c" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x2b2e" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x2b30" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x2b32" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x2b34" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x2b36" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x2b38" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x2b3a" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x2b3c" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x2b3e" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x2b40" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x2b42" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x2b44" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x2b46" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x2b48" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x2b4a" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x2b4c" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x2b4e" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x2b50" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x2b52" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x2b54" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x2b56" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x2b58" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x2b5a" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x2b5c" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x2b5e" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x2b60" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x2b62" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x2b64" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x2b66" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x2b68" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x2b6a" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x2b6c" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x2b6e" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x2b70" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x2b72" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x2b74" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x2b76" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x2b78" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x2b7a" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x2b7c" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x2b7e" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x2b80" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x2b82" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x2b84" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x2b86" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x2b88" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x2b8a" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x2b8c" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x2b8e" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x2b90" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x2b92" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x2b94" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x2b96" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x2b98" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x2b9a" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x2b9c" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x2b9e" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x2ba0" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x2ba2" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x2ba4" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x2ba6" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x2ba8" visible="true" val="0x3fb2" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x2baa" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x2bac" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x2bae" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x2bb0" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x2bb2" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x2bb4" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x2bb6" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x2bb8" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x2bba" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2bbc" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2bbe" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x2bc0" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x2bc2" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x2bc4" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x2bc6" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x2bc8" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x2bca" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x2bcc" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x2bce" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x2bd0" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x2bd2" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x2bd4" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x2bd6" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x2bd8" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2bda" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x2bdc" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2bde" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2be0" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x2be2" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x2be4" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x2be6" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x2be8" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x2bea" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x2bec" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x2bee" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x2bf0" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x2bf2" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x2bf4" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x2bf6" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x2bf8" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x2bfa" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x2bfc" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x2bfe" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x2c00" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x2c02" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x2c04" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x2c06" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x2c08" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x2c0a" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2c0c" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x2c0e" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x2c10" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x2c12" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x2c14" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2c16" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2c18" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x2c1a" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2c1c" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2c1e" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x2c20" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x2c22" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2c24" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2c26" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x2c28" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2c2a" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2c2c" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x2c2e" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x2c30" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2c32" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2c34" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x2c36" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2c38" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2c3a" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x2c3c" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x2c3e" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2c40" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2c42" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x2c44" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2c46" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2c48" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x2c4a" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x2c4c" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2c4e" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2c50" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x2c52" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2c54" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2c56" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x2c58" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2c5a" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2c5c" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x2c5e" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2c60" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2c62" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x2c64" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x2c66" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x2c68" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x2c6a" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x2c6c" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x2c6e" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x2c70" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x2c72" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x2c74" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x2c76" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2c78" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2c7a" visible="true" val="0xfdaf" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x2c7c" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x2c7e" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x2c80" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x2c82" visible="true" val="0x07c7" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x2c84" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x2c86" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x2c88" visible="true" val="0xec3d" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x2c8a" visible="true" val="0xfd11" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2c8c" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x2c8e" visible="true" val="0xfffffdf1" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x2c90" visible="true" val="0xffffff76" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x2c92" visible="true" val="0xffffff9e" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x2c94" visible="true" val="0xfffffea1" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x2c96" visible="true" val="0xfffffff5" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x2c98" visible="true" val="0x2a" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x2c9a" visible="true" val="0x01ce" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x2c9c" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x2c9e" visible="true" val="0x03bf" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x2ca0" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x2ca2" visible="true" val="0x0358" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x2ca4" visible="true" val="0xf7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x2ca6" visible="true" val="0x017c" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x2ca8" visible="true" val="0xc8" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x2caa" visible="true" val="0x01f5" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x2cac" visible="true" val="0x0103" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x2cae" visible="true" val="0xffffeccc" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x2cb0" visible="true" val="0x0103" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x2cb2" visible="true" val="0x01f5" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x2cb4" visible="true" val="0xc8" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x2cb6" visible="true" val="0x017c" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x2cb8" visible="true" val="0xf7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x2cba" visible="true" val="0x0358" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x2cbc" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x2cbe" visible="true" val="0x03bf" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x2cc0" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x2cc2" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x2cc4" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x2cc6" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x2cc8" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x2cca" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x2ccc" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x2cce" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x2cd0" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x2cd2" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x2cd4" visible="true" val="0x2211" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x2cd6" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x2cd8" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x2cda" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x2cdc" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x2cde" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x2ce0" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x2ce2" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x2ce4" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x2ce6" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x2ce8" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x2cea" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x2cec" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x2cee" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x2cf0" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x2cf2" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x2cf4" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x2cf6" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x2cf8" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x2cfa" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x2cfc" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x2cfe" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x2d00" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x2d02" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x2d04" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x2d06" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x2d08" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x2d0a" visible="true" val="0x02d8" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x2d0c" visible="true" val="0x0405" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x2d0e" visible="true" val="0x05ad" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x2d10" visible="true" val="0x0805" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x2d12" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x2d14" visible="true" val="0x1fed" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x2d16" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x2d18" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x2d1a" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x2d1c" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x2d1e" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x2d20" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x2d22" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x2d24" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x2d26" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x2d28" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x2d2a" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x2d2c" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x2d2e" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x2d30" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x2d32" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x2d34" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x2d36" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x2d38" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x2d3a" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x2d3c" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x2d3e" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="16">
                <SampleRate offset="0" bits="16" t="u16" id="0x2da0" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x2da2" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x2da4" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x2da6" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x2da8" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x2daa" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x2dac" visible="true" val="0x3486" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2dae" visible="true" val="0x3f8e" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2db0" visible="true" val="0x0e8c" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x2db2" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x2db4" visible="true" val="0x00" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x2db6" visible="true" val="0xe787" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x2db8" visible="true" val="0x0e85" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2dba" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x2dbc" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x2dbe" visible="true" val="0xfffffffe" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x2dc0" visible="true" val="0xfffffffc" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x2dc2" visible="true" val="0xfffffffc" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x2dc4" visible="true" val="0xfffffffc" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x2dc6" visible="true" val="0xfffffffd" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x2dc8" visible="true" val="0xfffffffe" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x2dca" visible="true" val="0x01" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x2dcc" visible="true" val="0x03" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x2dce" visible="true" val="0x06" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x2dd0" visible="true" val="0x07" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x2dd2" visible="true" val="0x09" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x2dd4" visible="true" val="0x07" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x2dd6" visible="true" val="0x05" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x2dd8" visible="true" val="0xffffffff" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x2dda" visible="true" val="0xfffffff7" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x2ddc" visible="true" val="0xffffffee" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x2dde" visible="true" val="0xffffffe5" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x2de0" visible="true" val="0xffffffdc" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x2de2" visible="true" val="0xffffffd8" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x2de4" visible="true" val="0xffffffd8" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x2de6" visible="true" val="0xffffffe1" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x2de8" visible="true" val="0xfffffff2" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x2dea" visible="true" val="0x0e" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x2dec" visible="true" val="0x34" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x2dee" visible="true" val="0x63" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x2df0" visible="true" val="0x99" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x2df2" visible="true" val="0xd4" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x2df4" visible="true" val="0x010f" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x2df6" visible="true" val="0x0148" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x2df8" visible="true" val="0x0179" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x2dfa" visible="true" val="0x019f" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x2dfc" visible="true" val="0x01b7" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x2dfe" visible="true" val="0x11c0" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x2e00" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x2e02" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x2e04" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x2e06" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x2e08" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x2e0a" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x2e0c" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x2e0e" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x2e10" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x2e12" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x2e14" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x2e16" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x2e18" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x2e1a" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x2e1c" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x2e1e" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x2e20" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x2e22" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x2e24" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x2e26" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x2e28" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x2e2a" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x2e2c" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x2e2e" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x2e30" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x2e32" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x2e34" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x2e36" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x2e38" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x2e3a" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x2e3c" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x2e3e" visible="true" val="0xa011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x2e40" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x2e42" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x2e44" visible="true" val="0xc8" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x2e46" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x2e48" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x2e4a" visible="true" val="0x00" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x2e4c" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x2e4e" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x2e50" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x2e52" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x2e54" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x2e56" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x2e58" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x2e5a" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x2e5c" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x2e5e" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x2e60" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x2e62" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x2e64" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x2e66" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x2e68" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x2e6a" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x2e6c" visible="true" val="0x1c74" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x2e6e" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x2e70" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x2e72" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x2e74" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x2e76" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x2e78" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x2e7a" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x2e7c" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x2e7e" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x2e80" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x2e82" visible="true" val="0x3fb2" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x2e84" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x2e86" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x2e88" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x2e8a" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x2e8c" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x2e8e" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x2e90" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x2e92" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x2e94" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2e96" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2e98" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x2e9a" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x2e9c" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x2e9e" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x2ea0" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x2ea2" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x2ea4" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x2ea6" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x2ea8" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x2eaa" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x2eac" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x2eae" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x2eb0" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x2eb2" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2eb4" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x2eb6" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2eb8" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2eba" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x2ebc" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x2ebe" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x2ec0" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x2ec2" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x2ec4" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x2ec6" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x2ec8" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x2eca" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x2ecc" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x2ece" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x2ed0" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x2ed2" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x2ed4" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x2ed6" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x2ed8" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x2eda" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x2edc" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x2ede" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x2ee0" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x2ee2" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x2ee4" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2ee6" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x2ee8" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x2eea" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x2eec" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x2eee" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2ef0" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2ef2" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x2ef4" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2ef6" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2ef8" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x2efa" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x2efc" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2efe" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2f00" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x2f02" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2f04" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2f06" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x2f08" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x2f0a" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2f0c" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2f0e" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x2f10" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2f12" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2f14" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x2f16" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x2f18" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2f1a" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2f1c" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x2f1e" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2f20" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2f22" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x2f24" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x2f26" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2f28" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2f2a" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x2f2c" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2f2e" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2f30" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x2f32" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x2f34" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x2f36" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x2f38" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x2f3a" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x2f3c" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x2f3e" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x2f40" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x2f42" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x2f44" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x2f46" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x2f48" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x2f4a" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x2f4c" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x2f4e" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x2f50" visible="true" val="0x3274" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2f52" visible="true" val="0x3b20" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2f54" visible="true" val="0x034c" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x2f56" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x2f58" visible="true" val="0x3d88" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x2f5a" visible="true" val="0x3ff3" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x2f5c" visible="true" val="0xfffffd19" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x2f5e" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x2f60" visible="true" val="0x2ac3" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x2f62" visible="true" val="0xffffe78b" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x2f64" visible="true" val="0xfffffc8b" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2f66" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x2f68" visible="true" val="0xfffffffb" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x2f6a" visible="true" val="0xfffffff8" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x2f6c" visible="true" val="0xfffffff6" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x2f6e" visible="true" val="0xfffffff3" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x2f70" visible="true" val="0xfffffff0" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x2f72" visible="true" val="0xffffffed" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x2f74" visible="true" val="0xffffffeb" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x2f76" visible="true" val="0xffffffe9" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x2f78" visible="true" val="0xffffffe9" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x2f7a" visible="true" val="0xffffffe8" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x2f7c" visible="true" val="0xffffffea" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x2f7e" visible="true" val="0xffffffec" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x2f80" visible="true" val="0xfffffff1" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x2f82" visible="true" val="0xfffffff6" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x2f84" visible="true" val="0xffffffff" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x2f86" visible="true" val="0x09" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x2f88" visible="true" val="0x16" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x2f8a" visible="true" val="0x23" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x2f8c" visible="true" val="0x33" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x2f8e" visible="true" val="0x44" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x2f90" visible="true" val="0x58" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x2f92" visible="true" val="0x6b" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x2f94" visible="true" val="0x80" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x2f96" visible="true" val="0x93" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x2f98" visible="true" val="0xa9" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x2f9a" visible="true" val="0xbb" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x2f9c" visible="true" val="0xcd" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x2f9e" visible="true" val="0xde" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x2fa0" visible="true" val="0xeb" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x2fa2" visible="true" val="0xf6" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x2fa4" visible="true" val="0xff" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x2fa6" visible="true" val="0x0106" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x2fa8" visible="true" val="0x1103" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x2faa" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x2fac" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x2fae" visible="true" val="0x2011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x2fb0" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x2fb2" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x2fb4" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x2fb6" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x2fb8" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x2fba" visible="true" val="0x00" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x2fbc" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x2fbe" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x2fc0" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x2fc2" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x2fc4" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x2fc6" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x2fc8" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x2fca" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x2fcc" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x2fce" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x2fd0" visible="true" val="0xfffffff6" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x2fd2" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x2fd4" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x2fd6" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x2fd8" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x2fda" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x2fdc" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x2fde" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x2fe0" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x2fe2" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x2fe4" visible="true" val="0xe6" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x2fe6" visible="true" val="0x01a3" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x2fe8" visible="true" val="0x02f2" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x2fea" visible="true" val="0x055c" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x2fec" visible="true" val="0x0726" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x2fee" visible="true" val="0x0988" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x2ff0" visible="true" val="0x0cb6" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x2ff2" visible="true" val="0x1425" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x2ff4" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x2ff6" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x2ff8" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x2ffa" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x2ffc" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x2ffe" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x3000" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x3002" visible="true" val="0x0902" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x3004" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x3006" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x3008" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x300a" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x300c" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x300e" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x3010" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x3012" visible="true" val="0x11f4" />
                <mode_index offset="0" bits="16" t="u16" id="0x3014" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x3016" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x3018" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="17">
                <SampleRate offset="0" bits="16" t="u16" id="0x307a" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x307c" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x307e" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x3080" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x3082" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x3084" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3086" visible="true" val="0x1a82" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3088" visible="true" val="0x00" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x308a" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x308c" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x308e" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3090" visible="true" val="0x115f" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3092" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x3094" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x3096" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x3098" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x309a" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x309c" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x309e" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x30a0" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x30a2" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x30a4" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x30a6" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x30a8" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x30aa" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x30ac" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x30ae" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x30b0" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x30b2" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x30b4" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x30b6" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x30b8" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x30ba" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x30bc" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x30be" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x30c0" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x30c2" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x30c4" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x30c6" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x30c8" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x30ca" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x30cc" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x30ce" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x30d0" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x30d2" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x30d4" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x30d6" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x30d8" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x30da" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x30dc" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x30de" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x30e0" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x30e2" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x30e4" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x30e6" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x30e8" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x30ea" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x30ec" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x30ee" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x30f0" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x30f2" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x30f4" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x30f6" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x30f8" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x30fa" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x30fc" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x30fe" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x3100" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x3102" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x3104" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x3106" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x3108" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x310a" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x310c" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x310e" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x3110" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x3112" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x3114" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x3116" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x3118" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x311a" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x311c" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x311e" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x3120" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x3122" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x3124" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x3126" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x3128" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x312a" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x312c" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x312e" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x3130" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x3132" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x3134" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x3136" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x3138" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x313a" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x313c" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x313e" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x3140" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x3142" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x3144" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x3146" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x3148" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x314a" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x314c" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x314e" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x3150" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x3152" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x3154" visible="true" val="0x07" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x3156" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x3158" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x315a" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x315c" visible="true" val="0x195c" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x315e" visible="true" val="0x38c5" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x3160" visible="true" val="0x38c5" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x3162" visible="true" val="0x38c5" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x3164" visible="true" val="0x38c5" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x3166" visible="true" val="0x38c5" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x3168" visible="true" val="0x38c5" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x316a" visible="true" val="0x38c5" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x316c" visible="true" val="0x38c5" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x316e" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3170" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3172" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x3174" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x3176" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3178" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x317a" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x317c" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x317e" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x3180" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x3182" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x3184" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x3186" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x3188" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x318a" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x318c" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x318e" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3190" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3192" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3194" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x3196" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x3198" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x319a" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x319c" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x319e" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x31a0" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x31a2" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x31a4" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x31a6" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x31a8" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x31aa" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x31ac" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x31ae" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x31b0" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x31b2" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x31b4" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x31b6" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x31b8" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x31ba" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x31bc" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x31be" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x31c0" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x31c2" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x31c4" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x31c6" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x31c8" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x31ca" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x31cc" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x31ce" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x31d0" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x31d2" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x31d4" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x31d6" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x31d8" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x31da" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x31dc" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x31de" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x31e0" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x31e2" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x31e4" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x31e6" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x31e8" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x31ea" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x31ec" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x31ee" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x31f0" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x31f2" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x31f4" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x31f6" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x31f8" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x31fa" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x31fc" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x31fe" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x3200" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x3202" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x3204" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x3206" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x3208" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x320a" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x320c" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x320e" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x3210" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x3212" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x3214" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x3216" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x3218" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x321a" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x321c" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x321e" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x3220" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x3222" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x3224" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x3226" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x3228" val="0x07" visible="true" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x322a" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x322c" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x322e" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x3230" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x3232" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x3234" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x3236" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x3238" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x323a" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x323c" visible="true" val="0xd675" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x323e" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x3240" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x3242" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x3244" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x3246" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x3248" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x324a" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x324c" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x324e" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x3250" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x3252" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x3254" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x3256" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x3258" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x325a" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x325c" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x325e" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x3260" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x3262" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x3264" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x3266" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x3268" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x326a" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x326c" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x326e" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x3270" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x3272" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x3274" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x3276" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x3278" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x327a" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x327c" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x327e" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x3280" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x3282" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x3284" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x3286" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x3288" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x328a" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x328c" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x328e" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x3290" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x3292" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x3294" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x3296" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x3298" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x329a" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x329c" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x329e" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x32a0" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x32a2" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x32a4" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x32a6" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x32a8" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x32aa" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x32ac" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x32ae" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x32b0" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x32b2" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x32b4" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x32b6" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x32b8" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x32ba" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x32bc" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x32be" visible="true" val="0x02d8" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x32c0" visible="true" val="0x0405" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x32c2" visible="true" val="0x05ad" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x32c4" visible="true" val="0x0805" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x32c6" visible="true" val="0x0a18" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x32c8" visible="true" val="0x0e43" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x32ca" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x32cc" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x32ce" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x32d0" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x32d2" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x32d4" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x32d6" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x32d8" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x32da" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x32dc" visible="true" val="0x0902" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x32de" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x32e0" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x32e2" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x32e4" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x32e6" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x32e8" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x32ea" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x32ec" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x32ee" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x32f0" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x32f2" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="18">
                <SampleRate offset="0" bits="16" t="u16" id="0x3354" visible="true" val="0x20" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x3356" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x3358" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x335a" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x335c" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x335e" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3360" visible="true" val="0x2235" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3362" visible="true" val="0x2d41" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3364" visible="true" val="0x07f6" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x3366" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x3368" visible="true" val="0x2ac1" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x336a" visible="true" val="0x0c7a" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x336c" visible="true" val="0x0c12" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x336e" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x3370" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x3372" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x3374" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x3376" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x3378" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x337a" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x337c" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x337e" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x3380" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x3382" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x3384" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x3386" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x3388" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x338a" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x338c" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x338e" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x3390" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x3392" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x3394" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x3396" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x3398" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x339a" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x339c" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x339e" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x33a0" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x33a2" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x33a4" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x33a6" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x33a8" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x33aa" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x33ac" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x33ae" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x33b0" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x33b2" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x33b4" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x33b6" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x33b8" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x33ba" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x33bc" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x33be" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x33c0" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x33c2" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x33c4" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x33c6" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x33c8" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x33ca" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x33cc" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x33ce" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x33d0" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x33d2" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x33d4" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x33d6" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x33d8" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x33da" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x33dc" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x33de" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x33e0" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x33e2" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x33e4" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x33e6" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x33e8" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x33ea" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x33ec" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x33ee" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x33f0" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x33f2" visible="true" val="0xf011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x33f4" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x33f6" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x33f8" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x33fa" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x33fc" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x33fe" visible="true" val="0x00" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x3400" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x3402" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x3404" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x3406" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x3408" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x340a" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x340c" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x340e" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x3410" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x3412" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x3414" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x3416" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x3418" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x341a" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x341c" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x341e" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x3420" visible="true" val="0x2d18" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x3422" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x3424" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x3426" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x3428" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x342a" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x342c" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x342e" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x3430" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x3432" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x3434" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x3436" visible="true" val="0x23d2" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x3438" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x343a" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x343c" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x343e" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x3440" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x3442" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x3444" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x3446" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3448" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x344a" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x344c" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x344e" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x3450" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3452" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x3454" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x3456" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x3458" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x345a" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x345c" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x345e" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x3460" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x3462" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x3464" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3466" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x3468" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x346a" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x346c" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x346e" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x3470" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x3472" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x3474" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x3476" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x3478" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x347a" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x347c" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x347e" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x3480" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x3482" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x3484" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x3486" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x3488" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x348a" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x348c" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x348e" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x3490" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x3492" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x3494" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3496" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3498" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x349a" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x349c" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x349e" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x34a0" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x34a2" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x34a4" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x34a6" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x34a8" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x34aa" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x34ac" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x34ae" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x34b0" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x34b2" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x34b4" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x34b6" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x34b8" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x34ba" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x34bc" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x34be" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x34c0" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x34c2" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x34c4" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x34c6" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x34c8" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x34ca" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x34cc" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x34ce" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x34d0" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x34d2" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x34d4" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x34d6" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x34d8" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x34da" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x34dc" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x34de" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x34e0" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x34e2" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x34e4" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x34e6" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x34e8" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x34ea" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x34ec" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x34ee" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x34f0" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x34f2" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x34f4" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x34f6" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x34f8" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x34fa" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x34fc" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x34fe" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x3500" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x3502" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3504" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3506" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3508" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x350a" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x350c" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x350e" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x3510" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x3512" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x3514" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3516" visible="true" val="0xec3e" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3518" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x351a" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x351c" visible="true" val="0xfffffdf1" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x351e" visible="true" val="0xffffff76" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x3520" visible="true" val="0xffffff9e" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x3522" visible="true" val="0xfffffea1" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x3524" visible="true" val="0xfffffff5" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x3526" visible="true" val="0x2a" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x3528" visible="true" val="0x01ce" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x352a" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x352c" visible="true" val="0x03bf" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x352e" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x3530" visible="true" val="0x0358" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x3532" visible="true" val="0xf7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x3534" visible="true" val="0x017c" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x3536" visible="true" val="0xc8" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x3538" visible="true" val="0x01f5" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x353a" visible="true" val="0x0103" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x353c" visible="true" val="0xffffeccc" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x353e" visible="true" val="0x0103" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x3540" visible="true" val="0x01f5" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x3542" visible="true" val="0xc8" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x3544" visible="true" val="0x017c" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x3546" visible="true" val="0xf7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x3548" visible="true" val="0x0358" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x354a" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x354c" visible="true" val="0x03bf" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x354e" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x3550" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x3552" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x3554" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x3556" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x3558" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x355a" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x355c" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x355e" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x3560" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x3562" visible="true" val="0xf011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x3564" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x3566" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x3568" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x356a" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x356c" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x356e" visible="true" val="0x00" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x3570" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x3572" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x3574" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x3576" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x3578" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x357a" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x357c" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x357e" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x3580" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x3582" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x3584" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x3586" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x3588" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x358a" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x358c" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x358e" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x3590" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x3592" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x3594" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x3596" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x3598" visible="true" val="0x0122" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x359a" visible="true" val="0x0204" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x359c" visible="true" val="0x0395" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x359e" visible="true" val="0x065f" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x35a0" visible="true" val="0x08ff" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x35a2" visible="true" val="0x0cb6" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x35a4" visible="true" val="0x1000" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x35a6" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x35a8" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x35aa" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x35ac" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x35ae" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x35b0" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x35b2" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x35b4" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x35b6" visible="true" val="0x0902" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x35b8" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x35ba" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x35bc" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x35be" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x35c0" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x35c2" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x35c4" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x35c6" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x35c8" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x35ca" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x35cc" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="19">
                <SampleRate offset="0" bits="16" t="u16" id="0x362e" visible="true" val="0x30" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x3630" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x3632" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x3634" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x3636" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x3638" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x363a" visible="true" val="0x1a82" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x363c" visible="true" val="0x00" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x363e" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x3640" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x3642" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3644" visible="true" val="0x115f" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3646" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x3648" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x364a" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x364c" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x364e" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x3650" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x3652" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x3654" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x3656" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x3658" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x365a" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x365c" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x365e" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x3660" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x3662" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x3664" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x3666" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x3668" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x366a" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x366c" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x366e" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x3670" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x3672" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x3674" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x3676" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x3678" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x367a" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x367c" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x367e" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x3680" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x3682" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x3684" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x3686" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x3688" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x368a" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x368c" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x368e" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x3690" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x3692" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x3694" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x3696" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x3698" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x369a" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x369c" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x369e" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x36a0" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x36a2" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x36a4" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x36a6" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x36a8" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x36aa" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x36ac" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x36ae" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x36b0" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x36b2" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x36b4" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x36b6" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x36b8" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x36ba" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x36bc" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x36be" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x36c0" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x36c2" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x36c4" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x36c6" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x36c8" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x36ca" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x36cc" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x36ce" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x36d0" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x36d2" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x36d4" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x36d6" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x36d8" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x36da" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x36dc" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x36de" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x36e0" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x36e2" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x36e4" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x36e6" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x36e8" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x36ea" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x36ec" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x36ee" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x36f0" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x36f2" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x36f4" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x36f6" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x36f8" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x36fa" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x36fc" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x36fe" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x3700" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x3702" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x3704" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x3706" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x3708" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x370a" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x370c" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x370e" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x3710" visible="true" val="0x1000" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x3712" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x3714" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x3716" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x3718" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x371a" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x371c" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x371e" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x3720" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3722" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3724" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3726" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x3728" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x372a" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x372c" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x372e" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x3730" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x3732" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x3734" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x3736" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x3738" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x373a" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x373c" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x373e" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3740" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x3742" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3744" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3746" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3748" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x374a" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x374c" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x374e" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x3750" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x3752" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x3754" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x3756" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x3758" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x375a" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x375c" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x375e" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x3760" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x3762" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x3764" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x3766" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x3768" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x376a" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x376c" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x376e" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3770" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3772" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x3774" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x3776" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x3778" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x377a" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x377c" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x377e" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x3780" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x3782" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x3784" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x3786" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x3788" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x378a" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x378c" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x378e" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x3790" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x3792" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x3794" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x3796" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x3798" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x379a" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x379c" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x379e" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x37a0" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x37a2" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x37a4" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x37a6" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x37a8" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x37aa" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x37ac" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x37ae" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x37b0" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x37b2" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x37b4" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x37b6" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x37b8" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x37ba" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x37bc" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x37be" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x37c0" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x37c2" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x37c4" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x37c6" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x37c8" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x37ca" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x37cc" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x37ce" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x37d0" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x37d2" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x37d4" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x37d6" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x37d8" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x37da" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x37dc" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x37de" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x37e0" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x37e2" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x37e4" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x37e6" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x37e8" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x37ea" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x37ec" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x37ee" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x37f0" visible="true" val="0xd675" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x37f2" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x37f4" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x37f6" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x37f8" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x37fa" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x37fc" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x37fe" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x3800" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x3802" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x3804" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x3806" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x3808" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x380a" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x380c" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x380e" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x3810" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x3812" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x3814" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x3816" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x3818" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x381a" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x381c" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x381e" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x3820" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x3822" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x3824" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x3826" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x3828" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x382a" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x382c" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x382e" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x3830" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x3832" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x3834" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x3836" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x3838" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x383a" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x383c" visible="true" val="0x11" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x383e" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x3840" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x3842" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x3844" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x3846" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x3848" visible="true" val="0x0190" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x384a" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x384c" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x384e" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x3850" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x3852" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x3854" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x3856" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x3858" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x385a" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x385c" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x385e" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x3860" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x3862" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x3864" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x3866" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x3868" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x386a" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x386c" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x386e" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x3870" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x3872" visible="true" val="0x019a" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x3874" visible="true" val="0x0289" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x3876" visible="true" val="0x0405" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x3878" visible="true" val="0x065f" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x387a" visible="true" val="0x0a18" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x387c" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x387e" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x3880" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x3882" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x3884" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x3886" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x3888" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x388a" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x388c" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x388e" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x3890" visible="true" val="0x0902" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x3892" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x3894" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x3896" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x3898" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x389a" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x389c" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x389e" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x38a0" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x38a2" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x38a4" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x38a6" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="20">
                <SampleRate offset="0" bits="16" t="u16" id="0x3908" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x390a" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x390c" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x390e" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x3910" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x3912" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3914" visible="true" val="0x1a82" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3916" visible="true" val="0x00" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3918" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x391a" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x391c" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x391e" visible="true" val="0x115f" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3920" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x3922" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x3924" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x3926" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x3928" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x392a" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x392c" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x392e" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x3930" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x3932" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x3934" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x3936" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x3938" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x393a" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x393c" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x393e" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x3940" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x3942" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x3944" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x3946" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x3948" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x394a" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x394c" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x394e" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x3950" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x3952" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x3954" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x3956" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x3958" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x395a" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x395c" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x395e" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x3960" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x3962" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x3964" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x3966" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x3968" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x396a" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x396c" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x396e" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x3970" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x3972" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x3974" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x3976" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x3978" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x397a" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x397c" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x397e" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x3980" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x3982" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x3984" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x3986" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x3988" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x398a" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x398c" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x398e" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x3990" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x3992" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x3994" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x3996" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x3998" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x399a" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x399c" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x399e" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x39a0" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x39a2" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x39a4" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x39a6" visible="true" val="0x7011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x39a8" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x39aa" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x39ac" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x39ae" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x39b0" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x39b2" visible="true" val="0x00" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x39b4" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x39b6" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x39b8" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x39ba" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x39bc" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x39be" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x39c0" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x39c2" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x39c4" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x39c6" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x39c8" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x39ca" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x39cc" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x39ce" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x39d0" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x39d2" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x39d4" visible="true" val="0x1c74" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x39d6" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x39d8" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x39da" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x39dc" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x39de" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x39e0" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x39e2" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x39e4" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x39e6" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x39e8" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x39ea" visible="true" val="0x1fed" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x39ec" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x39ee" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x39f0" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x39f2" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x39f4" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x39f6" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x39f8" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x39fa" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x39fc" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x39fe" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3a00" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x3a02" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x3a04" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3a06" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x3a08" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x3a0a" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x3a0c" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x3a0e" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x3a10" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x3a12" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x3a14" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x3a16" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x3a18" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3a1a" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x3a1c" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3a1e" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3a20" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3a22" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x3a24" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x3a26" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x3a28" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x3a2a" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x3a2c" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x3a2e" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x3a30" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x3a32" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x3a34" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x3a36" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x3a38" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x3a3a" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x3a3c" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x3a3e" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x3a40" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x3a42" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x3a44" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x3a46" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x3a48" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3a4a" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3a4c" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x3a4e" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x3a50" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x3a52" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x3a54" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x3a56" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x3a58" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x3a5a" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x3a5c" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x3a5e" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x3a60" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x3a62" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x3a64" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x3a66" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x3a68" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x3a6a" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x3a6c" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x3a6e" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x3a70" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x3a72" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x3a74" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x3a76" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x3a78" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x3a7a" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x3a7c" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x3a7e" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x3a80" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x3a82" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x3a84" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x3a86" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x3a88" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x3a8a" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x3a8c" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x3a8e" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x3a90" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x3a92" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x3a94" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x3a96" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x3a98" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x3a9a" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x3a9c" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x3a9e" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x3aa0" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x3aa2" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x3aa4" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x3aa6" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x3aa8" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x3aaa" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x3aac" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x3aae" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x3ab0" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x3ab2" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x3ab4" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x3ab6" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3ab8" visible="true" val="0x2738" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3aba" visible="true" val="0xdc73" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3abc" visible="true" val="0xfc04" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x3abe" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x3ac0" visible="true" val="0x2738" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x3ac2" visible="true" val="0xcacb" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x3ac4" visible="true" val="0xfc04" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x3ac6" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x3ac8" visible="true" val="0x2738" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3aca" visible="true" val="0xc0cb" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3acc" visible="true" val="0xfc04" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x3ace" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x3ad0" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x3ad2" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x3ad4" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x3ad6" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x3ad8" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x3ada" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x3adc" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x3ade" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x3ae0" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x3ae2" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x3ae4" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x3ae6" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x3ae8" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x3aea" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x3aec" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x3aee" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x3af0" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x3af2" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x3af4" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x3af6" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x3af8" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x3afa" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x3afc" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x3afe" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x3b00" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x3b02" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x3b04" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x3b06" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x3b08" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x3b0a" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x3b0c" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x3b0e" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x3b10" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x3b12" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x3b14" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x3b16" visible="true" val="0x7011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x3b18" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x3b1a" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x3b1c" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x3b1e" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x3b20" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x3b22" visible="true" val="0x00" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x3b24" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x3b26" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x3b28" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x3b2a" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x3b2c" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x3b2e" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x3b30" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x3b32" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x3b34" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x3b36" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x3b38" visible="true" val="0xfffffff6" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x3b3a" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x3b3c" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x3b3e" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x3b40" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x3b42" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x3b44" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x3b46" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x3b48" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x3b4a" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x3b4c" visible="true" val="0x67" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x3b4e" visible="true" val="0xb7" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x3b50" visible="true" val="0x0145" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x3b52" visible="true" val="0x0243" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x3b54" visible="true" val="0x0405" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x3b56" visible="true" val="0x065f" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x3b58" visible="true" val="0x0a18" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x3b5a" visible="true" val="0x0e43" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x3b5c" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x3b5e" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x3b60" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x3b62" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x3b64" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x3b66" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x3b68" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x3b6a" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x3b6c" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x3b6e" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x3b70" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x3b72" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x3b74" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x3b76" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x3b78" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x3b7a" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x3b7c" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x3b7e" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x3b80" visible="false" val="0x0" />
            </VOIP1>
        </Headset4P>
        <Headset3P>
            <NB1 mode="21">
                <SampleRate offset="0" bits="16" t="u16" id="0x3be2" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x3be4" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x3be6" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x3be8" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x3bea" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x3bec" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3bee" visible="true" val="0x3274" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3bf0" visible="true" val="0x13c6" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3bf2" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x3bf4" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x3bf6" visible="true" val="0x209b" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3bf8" visible="true" val="0xcf59" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3bfa" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x3bfc" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x3bfe" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x3c00" visible="true" val="0xfffffeea" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x3c02" visible="true" val="0xffffff85" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x3c04" visible="true" val="0xffffffb7" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x3c06" visible="true" val="0xffffff41" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x3c08" visible="true" val="0x0d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x3c0a" visible="true" val="0x18" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x3c0c" visible="true" val="0x014c" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x3c0e" visible="true" val="0xffffffbb" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x3c10" visible="true" val="0x0236" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x3c12" visible="true" val="0xffffff58" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x3c14" visible="true" val="0x026a" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x3c16" visible="true" val="0x99" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x3c18" visible="true" val="0x01c5" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x3c1a" visible="true" val="0x37" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x3c1c" visible="true" val="0x0244" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x3c1e" visible="true" val="0x6b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x3c20" visible="true" val="0xffffef98" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x3c22" visible="true" val="0x6b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x3c24" visible="true" val="0x0244" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x3c26" visible="true" val="0x37" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x3c28" visible="true" val="0x01c5" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x3c2a" visible="true" val="0x99" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x3c2c" visible="true" val="0x026a" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x3c2e" visible="true" val="0xffffff58" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x3c30" visible="true" val="0x0236" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x3c32" visible="true" val="0xffffffbb" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x3c34" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x3c36" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x3c38" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x3c3a" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x3c3c" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x3c3e" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x3c40" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x3c42" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x3c44" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x3c46" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x3c48" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x3c4a" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x3c4c" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x3c4e" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x3c50" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x3c52" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x3c54" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x3c56" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x3c58" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x3c5a" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x3c5c" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x3c5e" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x3c60" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x3c62" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x3c64" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x3c66" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x3c68" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x3c6a" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x3c6c" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x3c6e" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x3c70" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x3c72" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x3c74" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x3c76" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x3c78" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x3c7a" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x3c7c" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x3c7e" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x3c80" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x3c82" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x3c84" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x3c86" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x3c88" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x3c8a" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x3c8c" visible="true" val="0x03e8" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x3c8e" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x3c90" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x3c92" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x3c94" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x3c96" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x3c98" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x3c9a" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x3c9c" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x3c9e" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x3ca0" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x3ca2" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x3ca4" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x3ca6" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x3ca8" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x3caa" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x3cac" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x3cae" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x3cb0" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x3cb2" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x3cb4" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x3cb6" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x3cb8" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x3cba" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x3cbc" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x3cbe" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x3cc0" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x3cc2" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x3cc4" visible="true" val="0x59fa" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x3cc6" visible="true" val="0x7f18" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x3cc8" visible="true" val="0x7f18" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x3cca" visible="true" val="0x7f18" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x3ccc" visible="true" val="0x7f18" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x3cce" visible="true" val="0x7f18" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x3cd0" visible="true" val="0x7f18" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x3cd2" visible="true" val="0x7f18" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x3cd4" visible="true" val="0x7f18" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3cd6" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3cd8" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3cda" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x3cdc" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x3cde" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3ce0" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x3ce2" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x3ce4" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x3ce6" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x3ce8" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x3cea" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x3cec" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x3cee" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x3cf0" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x3cf2" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3cf4" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x3cf6" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3cf8" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3cfa" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3cfc" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x3cfe" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x3d00" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x3d02" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x3d04" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x3d06" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x3d08" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x3d0a" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x3d0c" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x3d0e" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x3d10" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x3d12" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x3d14" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x3d16" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x3d18" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x3d1a" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x3d1c" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x3d1e" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x3d20" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x3d22" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3d24" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3d26" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x3d28" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x3d2a" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x3d2c" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x3d2e" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x3d30" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x3d32" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x3d34" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x3d36" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x3d38" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x3d3a" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x3d3c" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x3d3e" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x3d40" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x3d42" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x3d44" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x3d46" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x3d48" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x3d4a" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x3d4c" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x3d4e" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x3d50" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x3d52" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x3d54" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x3d56" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x3d58" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x3d5a" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x3d5c" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x3d5e" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x3d60" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x3d62" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x3d64" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x3d66" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x3d68" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x3d6a" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x3d6c" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x3d6e" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x3d70" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x3d72" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x3d74" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x3d76" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x3d78" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x3d7a" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x3d7c" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x3d7e" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x3d80" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x3d82" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x3d84" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x3d86" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x3d88" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x3d8a" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x3d8c" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x3d8e" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x3d90" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3d92" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3d94" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3d96" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x3d98" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x3d9a" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x3d9c" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x3d9e" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x3da0" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x3da2" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3da4" visible="true" val="0xec3d" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3da6" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x3da8" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x3daa" visible="true" val="0xfffffeb3" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x3dac" visible="true" val="0xffffff78" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x3dae" visible="true" val="0xffffffa9" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x3db0" visible="true" val="0xffffff15" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x3db2" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x3db4" visible="true" val="0x1c" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x3db6" visible="true" val="0x0167" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x3db8" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x3dba" visible="true" val="0x0284" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x3dbc" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x3dbe" visible="true" val="0x02a0" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x3dc0" visible="true" val="0xb7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x3dc2" visible="true" val="0x01bb" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x3dc4" visible="true" val="0x54" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x3dc6" visible="true" val="0x023b" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x3dc8" visible="true" val="0x8e" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x3dca" visible="true" val="0xffffef04" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x3dcc" visible="true" val="0x8e" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x3dce" visible="true" val="0x023b" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x3dd0" visible="true" val="0x54" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x3dd2" visible="true" val="0x01bb" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x3dd4" visible="true" val="0xb7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x3dd6" visible="true" val="0x02a0" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x3dd8" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x3dda" visible="true" val="0x0284" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x3ddc" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x3dde" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x3de0" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x3de2" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x3de4" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x3de6" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x3de8" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x3dea" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x3dec" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x3dee" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x3df0" visible="true" val="0x2211" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x3df2" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x3df4" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x3df6" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x3df8" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x3dfa" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x3dfc" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x3dfe" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x3e00" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x3e02" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x3e04" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x3e06" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x3e08" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x3e0a" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x3e0c" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x3e0e" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x3e10" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x3e12" visible="true" val="0xfffffff6" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x3e14" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x3e16" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x3e18" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x3e1a" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x3e1c" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x3e1e" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x3e20" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x3e22" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x3e24" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x3e26" visible="true" val="0x02d8" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x3e28" visible="true" val="0x0395" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x3e2a" visible="true" val="0x0482" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x3e2c" visible="true" val="0x05ad" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x3e2e" visible="true" val="0x0726" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x3e30" visible="true" val="0x08ff" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x3e32" visible="true" val="0x0b54" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x3e34" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x3e36" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x3e38" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x3e3a" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x3e3c" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x3e3e" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x3e40" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x3e42" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x3e44" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x3e46" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x3e48" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x3e4a" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x3e4c" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x3e4e" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x3e50" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x3e52" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x3e54" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x3e56" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x3e58" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x3e5a" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="22">
                <SampleRate offset="0" bits="16" t="u16" id="0x3ebc" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x3ebe" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x3ec0" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x3ec2" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x3ec4" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x3ec6" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3ec8" visible="true" val="0x3274" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3eca" visible="true" val="0x13c6" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3ecc" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x3ece" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x3ed0" visible="true" val="0x209b" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3ed2" visible="true" val="0xcf58" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3ed4" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x3ed6" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x3ed8" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x3eda" visible="true" val="0xfffffeea" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x3edc" visible="true" val="0xffffff85" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x3ede" visible="true" val="0xffffffb7" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x3ee0" visible="true" val="0xffffff41" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x3ee2" visible="true" val="0x0d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x3ee4" visible="true" val="0x18" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x3ee6" visible="true" val="0x014c" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x3ee8" visible="true" val="0xffffffbb" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x3eea" visible="true" val="0x0236" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x3eec" visible="true" val="0xffffff58" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x3eee" visible="true" val="0x026a" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x3ef0" visible="true" val="0x99" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x3ef2" visible="true" val="0x01c5" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x3ef4" visible="true" val="0x37" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x3ef6" visible="true" val="0x0244" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x3ef8" visible="true" val="0x6b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x3efa" visible="true" val="0xffffef98" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x3efc" visible="true" val="0x6b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x3efe" visible="true" val="0x0244" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x3f00" visible="true" val="0x37" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x3f02" visible="true" val="0x01c5" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x3f04" visible="true" val="0x99" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x3f06" visible="true" val="0x026a" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x3f08" visible="true" val="0xffffff58" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x3f0a" visible="true" val="0x0236" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x3f0c" visible="true" val="0xffffffbb" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x3f0e" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x3f10" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x3f12" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x3f14" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x3f16" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x3f18" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x3f1a" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x3f1c" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x3f1e" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x3f20" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x3f22" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x3f24" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x3f26" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x3f28" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x3f2a" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x3f2c" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x3f2e" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x3f30" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x3f32" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x3f34" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x3f36" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x3f38" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x3f3a" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x3f3c" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x3f3e" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x3f40" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x3f42" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x3f44" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x3f46" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x3f48" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x3f4a" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x3f4c" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x3f4e" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x3f50" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x3f52" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x3f54" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x3f56" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x3f58" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x3f5a" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x3f5c" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x3f5e" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x3f60" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x3f62" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x3f64" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x3f66" visible="true" val="0x03e8" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x3f68" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x3f6a" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x3f6c" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x3f6e" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x3f70" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x3f72" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x3f74" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x3f76" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x3f78" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x3f7a" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x3f7c" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x3f7e" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x3f80" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x3f82" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x3f84" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x3f86" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x3f88" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x3f8a" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x3f8c" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x3f8e" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x3f90" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x3f92" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x3f94" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x3f96" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x3f98" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x3f9a" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x3f9c" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x3f9e" visible="true" val="0x7f18" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x3fa0" visible="true" val="0x7f18" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x3fa2" visible="true" val="0x7f18" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x3fa4" visible="true" val="0x7f18" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x3fa6" visible="true" val="0x7f18" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x3fa8" visible="true" val="0x7f18" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x3faa" visible="true" val="0x7f18" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x3fac" visible="true" val="0x7f18" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x3fae" visible="true" val="0x7f18" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3fb0" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3fb2" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3fb4" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x3fb6" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x3fb8" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3fba" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x3fbc" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x3fbe" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x3fc0" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x3fc2" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x3fc4" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x3fc6" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x3fc8" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x3fca" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x3fcc" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x3fce" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x3fd0" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x3fd2" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x3fd4" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x3fd6" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x3fd8" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x3fda" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x3fdc" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x3fde" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x3fe0" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x3fe2" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x3fe4" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x3fe6" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x3fe8" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x3fea" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x3fec" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x3fee" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x3ff0" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x3ff2" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x3ff4" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x3ff6" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x3ff8" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x3ffa" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x3ffc" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x3ffe" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x4000" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4002" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x4004" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x4006" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x4008" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x400a" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x400c" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x400e" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x4010" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4012" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4014" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x4016" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x4018" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x401a" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x401c" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x401e" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4020" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4022" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x4024" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x4026" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4028" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x402a" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x402c" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x402e" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4030" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x4032" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x4034" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4036" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4038" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x403a" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x403c" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x403e" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x4040" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x4042" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4044" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4046" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x4048" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x404a" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x404c" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x404e" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4050" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4052" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x4054" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4056" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4058" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x405a" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x405c" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x405e" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x4060" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x4062" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x4064" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x4066" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x4068" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x406a" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x406c" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x406e" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x4070" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x4072" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x4074" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x4076" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x4078" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x407a" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x407c" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x407e" visible="true" val="0xec3b" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x4080" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4082" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x4084" visible="true" val="0xfffffeb3" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x4086" visible="true" val="0xffffff78" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x4088" visible="true" val="0xffffffa9" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x408a" visible="true" val="0xffffff15" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x408c" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x408e" visible="true" val="0x1c" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x4090" visible="true" val="0x0167" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x4092" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x4094" visible="true" val="0x0284" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x4096" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x4098" visible="true" val="0x02a0" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x409a" visible="true" val="0xb7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x409c" visible="true" val="0x01bb" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x409e" visible="true" val="0x54" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x40a0" visible="true" val="0x023b" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x40a2" visible="true" val="0x8e" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x40a4" visible="true" val="0xffffef04" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x40a6" visible="true" val="0x8e" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x40a8" visible="true" val="0x023b" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x40aa" visible="true" val="0x54" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x40ac" visible="true" val="0x01bb" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x40ae" visible="true" val="0xb7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x40b0" visible="true" val="0x02a0" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x40b2" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x40b4" visible="true" val="0x0284" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x40b6" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x40b8" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x40ba" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x40bc" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x40be" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x40c0" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x40c2" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x40c4" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x40c6" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x40c8" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x40ca" visible="true" val="0x2211" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x40cc" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x40ce" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x40d0" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x40d2" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x40d4" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x40d6" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x40d8" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x40da" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x40dc" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x40de" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x40e0" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x40e2" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x40e4" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x40e6" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x40e8" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x40ea" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x40ec" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x40ee" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x40f0" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x40f2" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x40f4" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x40f6" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x40f8" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x40fa" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x40fc" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x40fe" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x4100" visible="true" val="0x02d8" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x4102" visible="true" val="0x0405" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x4104" visible="true" val="0x05ad" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x4106" visible="true" val="0x0805" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x4108" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x410a" visible="true" val="0x1fed" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x410c" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x410e" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x4110" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x4112" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x4114" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x4116" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x4118" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x411a" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x411c" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x411e" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x4120" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x4122" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x4124" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x4126" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x4128" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x412a" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x412c" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x412e" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x4130" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x4132" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x4134" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="23">
                <SampleRate offset="0" bits="16" t="u16" id="0x4196" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x4198" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x419a" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x419c" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x419e" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x41a0" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x41a2" visible="true" val="0x3274" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x41a4" visible="true" val="0x13c6" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x41a6" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x41a8" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x41aa" visible="true" val="0x209b" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x41ac" visible="true" val="0xcf58" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x41ae" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x41b0" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x41b2" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x41b4" visible="true" val="0xfffffeea" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x41b6" visible="true" val="0xffffff85" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x41b8" visible="true" val="0xffffffb7" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x41ba" visible="true" val="0xffffff41" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x41bc" visible="true" val="0x0d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x41be" visible="true" val="0x18" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x41c0" visible="true" val="0x014c" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x41c2" visible="true" val="0xffffffbb" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x41c4" visible="true" val="0x0236" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x41c6" visible="true" val="0xffffff58" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x41c8" visible="true" val="0x026a" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x41ca" visible="true" val="0x99" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x41cc" visible="true" val="0x01c5" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x41ce" visible="true" val="0x37" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x41d0" visible="true" val="0x0244" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x41d2" visible="true" val="0x6b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x41d4" visible="true" val="0xffffef98" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x41d6" visible="true" val="0x6b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x41d8" visible="true" val="0x0244" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x41da" visible="true" val="0x37" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x41dc" visible="true" val="0x01c5" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x41de" visible="true" val="0x99" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x41e0" visible="true" val="0x026a" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x41e2" visible="true" val="0xffffff58" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x41e4" visible="true" val="0x0236" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x41e6" visible="true" val="0xffffffbb" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x41e8" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x41ea" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x41ec" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x41ee" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x41f0" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x41f2" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x41f4" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x41f6" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x41f8" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x41fa" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x41fc" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x41fe" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x4200" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x4202" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x4204" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x4206" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x4208" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x420a" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x420c" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x420e" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x4210" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x4212" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x4214" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x4216" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x4218" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x421a" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x421c" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x421e" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x4220" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x4222" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x4224" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x4226" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x4228" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x422a" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x422c" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x422e" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x4230" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x4232" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x4234" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x4236" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x4238" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x423a" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x423c" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x423e" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x4240" visible="true" val="0x03e8" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x4242" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x4244" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x4246" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x4248" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x424a" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x424c" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x424e" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x4250" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x4252" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x4254" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x4256" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x4258" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x425a" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x425c" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x425e" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x4260" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x4262" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x4264" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x4266" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x4268" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x426a" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x426c" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x426e" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x4270" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x4272" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x4274" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x4276" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x4278" visible="true" val="0x59fa" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x427a" visible="true" val="0x7f18" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x427c" visible="true" val="0x7f18" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x427e" visible="true" val="0x7f18" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x4280" visible="true" val="0x7f18" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x4282" visible="true" val="0x7f18" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x4284" visible="true" val="0x7f18" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x4286" visible="true" val="0x7f18" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x4288" visible="true" val="0x7f18" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x428a" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x428c" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x428e" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x4290" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x4292" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x4294" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x4296" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x4298" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x429a" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x429c" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x429e" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x42a0" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x42a2" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x42a4" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x42a6" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x42a8" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x42aa" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x42ac" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x42ae" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x42b0" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x42b2" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x42b4" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x42b6" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x42b8" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x42ba" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x42bc" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x42be" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x42c0" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x42c2" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x42c4" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x42c6" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x42c8" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x42ca" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x42cc" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x42ce" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x42d0" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x42d2" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x42d4" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x42d6" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x42d8" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x42da" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x42dc" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x42de" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x42e0" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x42e2" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x42e4" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x42e6" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x42e8" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x42ea" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x42ec" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x42ee" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x42f0" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x42f2" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x42f4" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x42f6" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x42f8" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x42fa" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x42fc" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x42fe" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x4300" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4302" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4304" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x4306" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4308" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x430a" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x430c" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x430e" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4310" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4312" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x4314" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4316" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4318" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x431a" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x431c" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x431e" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4320" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x4322" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4324" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4326" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x4328" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x432a" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x432c" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x432e" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4330" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4332" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x4334" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x4336" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x4338" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x433a" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x433c" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x433e" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x4340" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x4342" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x4344" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x4346" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x4348" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x434a" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x434c" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x434e" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x4350" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x4352" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x4354" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x4356" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x4358" visible="true" val="0xec3b" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x435a" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x435c" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x435e" visible="true" val="0xfffffeb3" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x4360" visible="true" val="0xffffff78" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x4362" visible="true" val="0xffffffa9" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x4364" visible="true" val="0xffffff15" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x4366" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x4368" visible="true" val="0x1c" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x436a" visible="true" val="0x0167" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x436c" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x436e" visible="true" val="0x0284" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x4370" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x4372" visible="true" val="0x02a0" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x4374" visible="true" val="0xb7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x4376" visible="true" val="0x01bb" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x4378" visible="true" val="0x54" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x437a" visible="true" val="0x023b" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x437c" visible="true" val="0x8e" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x437e" visible="true" val="0xffffef04" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x4380" visible="true" val="0x8e" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x4382" visible="true" val="0x023b" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x4384" visible="true" val="0x54" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x4386" visible="true" val="0x01bb" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x4388" visible="true" val="0xb7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x438a" visible="true" val="0x02a0" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x438c" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x438e" visible="true" val="0x0284" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x4390" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x4392" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x4394" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x4396" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x4398" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x439a" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x439c" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x439e" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x43a0" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x43a2" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x43a4" visible="true" val="0x2211" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x43a6" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x43a8" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x43aa" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x43ac" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x43ae" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x43b0" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x43b2" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x43b4" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x43b6" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x43b8" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x43ba" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x43bc" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x43be" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x43c0" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x43c2" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x43c4" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x43c6" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x43c8" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x43ca" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x43cc" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x43ce" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x43d0" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x43d2" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x43d4" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x43d6" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x43d8" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x43da" visible="true" val="0x02d8" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x43dc" visible="true" val="0x0395" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x43de" visible="true" val="0x0482" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x43e0" visible="true" val="0x05ad" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x43e2" visible="true" val="0x0726" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x43e4" visible="true" val="0x08ff" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x43e6" visible="true" val="0x0b54" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x43e8" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x43ea" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x43ec" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x43ee" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x43f0" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x43f2" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x43f4" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x43f6" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x43f8" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x43fa" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x43fc" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x43fe" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x4400" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x4402" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x4404" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x4406" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x4408" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x440a" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x440c" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x440e" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="24">
                <SampleRate offset="0" bits="16" t="u16" id="0x4470" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x4472" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x4474" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x4476" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x4478" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x447a" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x447c" visible="true" val="0x36a9" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x447e" visible="true" val="0x3b20" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x4480" visible="true" val="0x07f6" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x4482" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x4484" visible="true" val="0x3d88" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x4486" visible="true" val="0x3fcd" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x4488" visible="true" val="0x034c" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x448a" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x448c" val="0x01" visible="true" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x448e" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x4490" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x4492" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x4494" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x4496" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x4498" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x449a" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x449c" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x449e" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x44a0" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x44a2" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x44a4" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x44a6" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x44a8" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x44aa" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x44ac" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x44ae" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x44b0" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x44b2" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x44b4" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x44b6" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x44b8" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x44ba" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x44bc" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x44be" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x44c0" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x44c2" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x44c4" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x44c6" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x44c8" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x44ca" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x44cc" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x44ce" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x44d0" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x44d2" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x44d4" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x44d6" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x44d8" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x44da" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x44dc" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x44de" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x44e0" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x44e2" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x44e4" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x44e6" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x44e8" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x44ea" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x44ec" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x44ee" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x44f0" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x44f2" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x44f4" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x44f6" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x44f8" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x44fa" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x44fc" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x44fe" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x4500" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x4502" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x4504" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x4506" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x4508" visible="true" val="0x01" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x450a" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x450c" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x450e" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x4510" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x4512" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x4514" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x4516" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x4518" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x451a" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x451c" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x451e" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x4520" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x4522" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x4524" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x4526" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x4528" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x452a" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x452c" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x452e" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x4530" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x4532" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x4534" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x4536" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x4538" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x453a" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x453c" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x453e" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x4540" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x4542" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x4544" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x4546" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x4548" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x454a" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x454c" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x454e" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x4550" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x4552" visible="true" val="0x2831" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x4554" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x4556" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x4558" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x455a" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x455c" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x455e" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x4560" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x4562" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x4564" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x4566" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x4568" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x456a" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x456c" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x456e" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x4570" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x4572" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x4574" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x4576" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x4578" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x457a" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x457c" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x457e" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x4580" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x4582" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4584" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x4586" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x4588" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x458a" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x458c" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x458e" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x4590" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x4592" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x4594" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x4596" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x4598" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x459a" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x459c" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x459e" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x45a0" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x45a2" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x45a4" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x45a6" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x45a8" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x45aa" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x45ac" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x45ae" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x45b0" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x45b2" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x45b4" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x45b6" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x45b8" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x45ba" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x45bc" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x45be" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x45c0" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x45c2" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x45c4" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x45c6" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x45c8" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x45ca" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x45cc" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x45ce" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x45d0" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x45d2" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x45d4" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x45d6" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x45d8" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x45da" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x45dc" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x45de" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x45e0" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x45e2" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x45e4" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x45e6" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x45e8" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x45ea" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x45ec" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x45ee" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x45f0" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x45f2" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x45f4" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x45f6" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x45f8" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x45fa" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x45fc" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x45fe" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4600" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x4602" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4604" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4606" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x4608" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x460a" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x460c" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x460e" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x4610" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x4612" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x4614" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x4616" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x4618" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x461a" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x461c" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x461e" val="0x07" visible="true" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x4620" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x4622" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x4624" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x4626" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x4628" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x462a" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x462c" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x462e" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x4630" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x4632" visible="true" val="0xd671" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x4634" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4636" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x4638" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x463a" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x463c" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x463e" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x4640" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x4642" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x4644" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x4646" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x4648" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x464a" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x464c" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x464e" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x4650" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x4652" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x4654" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x4656" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x4658" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x465a" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x465c" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x465e" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x4660" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x4662" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x4664" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x4666" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x4668" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x466a" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x466c" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x466e" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x4670" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x4672" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x4674" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x4676" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x4678" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x467a" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x467c" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x467e" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x4680" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x4682" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x4684" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x4686" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x4688" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x468a" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x468c" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x468e" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x4690" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x4692" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x4694" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x4696" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x4698" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x469a" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x469c" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x469e" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x46a0" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x46a2" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x46a4" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x46a6" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x46a8" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x46aa" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x46ac" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x46ae" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x46b0" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x46b2" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x46b4" visible="true" val="0x05ad" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x46b6" visible="true" val="0x0805" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x46b8" visible="true" val="0x0b54" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x46ba" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x46bc" visible="true" val="0x169a" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x46be" visible="true" val="0x1fed" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x46c0" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x46c2" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x46c4" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x46c6" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x46c8" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x46ca" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x46cc" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x46ce" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x46d0" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x46d2" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x46d4" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x46d6" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x46d8" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x46da" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x46dc" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x46de" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x46e0" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x46e2" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x46e4" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x46e6" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x46e8" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="25">
                <SampleRate offset="0" bits="16" t="u16" id="0x474a" visible="true" val="0x20" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x474c" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x474e" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x4750" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x4752" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x4754" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x4756" visible="true" val="0x3274" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x4758" visible="true" val="0x13c6" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x475a" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x475c" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x475e" visible="true" val="0x209b" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x4760" visible="true" val="0xcf58" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x4762" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4764" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x4766" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x4768" visible="true" val="0xfffffeea" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x476a" visible="true" val="0xffffff85" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x476c" visible="true" val="0xffffffb7" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x476e" visible="true" val="0xffffff41" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x4770" visible="true" val="0x0d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x4772" visible="true" val="0x18" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x4774" visible="true" val="0x014c" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x4776" visible="true" val="0xffffffbb" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x4778" visible="true" val="0x0236" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x477a" visible="true" val="0xffffff58" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x477c" visible="true" val="0x026a" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x477e" visible="true" val="0x99" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x4780" visible="true" val="0x01c5" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x4782" visible="true" val="0x37" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x4784" visible="true" val="0x0244" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x4786" visible="true" val="0x6b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x4788" visible="true" val="0xffffef98" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x478a" visible="true" val="0x6b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x478c" visible="true" val="0x0244" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x478e" visible="true" val="0x37" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x4790" visible="true" val="0x01c5" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x4792" visible="true" val="0x99" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x4794" visible="true" val="0x026a" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x4796" visible="true" val="0xffffff58" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x4798" visible="true" val="0x0236" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x479a" visible="true" val="0xffffffbb" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x479c" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x479e" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x47a0" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x47a2" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x47a4" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x47a6" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x47a8" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x47aa" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x47ac" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x47ae" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x47b0" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x47b2" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x47b4" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x47b6" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x47b8" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x47ba" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x47bc" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x47be" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x47c0" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x47c2" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x47c4" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x47c6" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x47c8" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x47ca" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x47cc" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x47ce" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x47d0" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x47d2" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x47d4" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x47d6" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x47d8" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x47da" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x47dc" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x47de" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x47e0" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x47e2" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x47e4" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x47e6" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x47e8" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x47ea" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x47ec" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x47ee" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x47f0" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x47f2" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x47f4" visible="true" val="0x03e8" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x47f6" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x47f8" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x47fa" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x47fc" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x47fe" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x4800" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x4802" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x4804" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x4806" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x4808" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x480a" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x480c" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x480e" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x4810" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x4812" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x4814" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x4816" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x4818" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x481a" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x481c" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x481e" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x4820" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x4822" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x4824" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x4826" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x4828" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x482a" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x482c" visible="true" val="0x59fa" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x482e" visible="true" val="0x7f18" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x4830" visible="true" val="0x7f18" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x4832" visible="true" val="0x7f18" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x4834" visible="true" val="0x7f18" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x4836" visible="true" val="0x7f18" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x4838" visible="true" val="0x7f18" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x483a" visible="true" val="0x7f18" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x483c" visible="true" val="0x7f18" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x483e" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x4840" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x4842" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x4844" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x4846" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x4848" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x484a" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x484c" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x484e" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x4850" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x4852" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x4854" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x4856" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x4858" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x485a" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x485c" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x485e" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x4860" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x4862" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x4864" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x4866" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x4868" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x486a" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x486c" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x486e" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x4870" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x4872" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x4874" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x4876" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x4878" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x487a" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x487c" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x487e" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x4880" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x4882" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x4884" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x4886" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x4888" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x488a" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x488c" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x488e" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4890" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x4892" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x4894" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x4896" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x4898" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x489a" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x489c" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x489e" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x48a0" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x48a2" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x48a4" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x48a6" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x48a8" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x48aa" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x48ac" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x48ae" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x48b0" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x48b2" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x48b4" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x48b6" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x48b8" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x48ba" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x48bc" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x48be" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x48c0" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x48c2" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x48c4" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x48c6" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x48c8" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x48ca" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x48cc" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x48ce" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x48d0" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x48d2" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x48d4" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x48d6" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x48d8" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x48da" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x48dc" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x48de" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x48e0" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x48e2" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x48e4" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x48e6" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x48e8" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x48ea" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x48ec" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x48ee" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x48f0" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x48f2" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x48f4" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x48f6" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x48f8" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x48fa" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x48fc" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x48fe" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x4900" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x4902" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x4904" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x4906" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x4908" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x490a" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x490c" visible="true" val="0xec3b" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x490e" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4910" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x4912" visible="true" val="0xfffffeb3" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x4914" visible="true" val="0xffffff78" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x4916" visible="true" val="0xffffffa9" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x4918" visible="true" val="0xffffff15" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x491a" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x491c" visible="true" val="0x1c" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x491e" visible="true" val="0x0167" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x4920" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x4922" visible="true" val="0x0284" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x4924" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x4926" visible="true" val="0x02a0" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x4928" visible="true" val="0xb7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x492a" visible="true" val="0x01bb" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x492c" visible="true" val="0x54" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x492e" visible="true" val="0x023b" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x4930" visible="true" val="0x8e" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x4932" visible="true" val="0xffffef04" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x4934" visible="true" val="0x8e" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x4936" visible="true" val="0x023b" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x4938" visible="true" val="0x54" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x493a" visible="true" val="0x01bb" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x493c" visible="true" val="0xb7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x493e" visible="true" val="0x02a0" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x4940" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x4942" visible="true" val="0x0284" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x4944" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x4946" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x4948" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x494a" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x494c" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x494e" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x4950" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x4952" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x4954" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x4956" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x4958" visible="true" val="0x2211" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x495a" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x495c" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x495e" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x4960" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x4962" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x4964" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x4966" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x4968" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x496a" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x496c" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x496e" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x4970" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x4972" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x4974" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x4976" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x4978" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x497a" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x497c" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x497e" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x4980" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x4982" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x4984" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x4986" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x4988" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x498a" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x498c" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x498e" visible="true" val="0x02d8" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x4990" visible="true" val="0x0395" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x4992" visible="true" val="0x0482" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x4994" visible="true" val="0x05ad" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x4996" visible="true" val="0x0726" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x4998" visible="true" val="0x08ff" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x499a" visible="true" val="0x0b54" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x499c" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x499e" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x49a0" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x49a2" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x49a4" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x49a6" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x49a8" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x49aa" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x49ac" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x49ae" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x49b0" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x49b2" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x49b4" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x49b6" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x49b8" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x49ba" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x49bc" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x49be" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x49c0" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x49c2" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="26">
                <SampleRate offset="0" bits="16" t="u16" id="0x4a24" visible="true" val="0x30" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x4a26" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x4a28" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x4a2a" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x4a2c" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x4a2e" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x4a30" visible="true" val="0x36a9" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x4a32" visible="true" val="0x3b20" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x4a34" visible="true" val="0x07f6" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x4a36" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x4a38" visible="true" val="0x3d88" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x4a3a" visible="true" val="0x3fcd" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x4a3c" visible="true" val="0x034c" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4a3e" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x4a40" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x4a42" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x4a44" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x4a46" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x4a48" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x4a4a" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x4a4c" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x4a4e" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x4a50" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x4a52" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x4a54" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x4a56" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x4a58" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x4a5a" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x4a5c" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x4a5e" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x4a60" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x4a62" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x4a64" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x4a66" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x4a68" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x4a6a" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x4a6c" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x4a6e" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x4a70" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x4a72" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x4a74" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x4a76" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x4a78" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x4a7a" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x4a7c" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x4a7e" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x4a80" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x4a82" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x4a84" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x4a86" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x4a88" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x4a8a" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x4a8c" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x4a8e" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x4a90" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x4a92" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x4a94" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x4a96" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x4a98" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x4a9a" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x4a9c" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x4a9e" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x4aa0" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x4aa2" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x4aa4" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x4aa6" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x4aa8" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x4aaa" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x4aac" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x4aae" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x4ab0" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x4ab2" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x4ab4" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x4ab6" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x4ab8" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x4aba" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x4abc" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x4abe" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x4ac0" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x4ac2" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x4ac4" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x4ac6" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x4ac8" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x4aca" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x4acc" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x4ace" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x4ad0" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x4ad2" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x4ad4" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x4ad6" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x4ad8" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x4ada" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x4adc" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x4ade" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x4ae0" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x4ae2" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x4ae4" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x4ae6" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x4ae8" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x4aea" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x4aec" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x4aee" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x4af0" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x4af2" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x4af4" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x4af6" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x4af8" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x4afa" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x4afc" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x4afe" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x4b00" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x4b02" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x4b04" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x4b06" visible="true" val="0x1000" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x4b08" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x4b0a" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x4b0c" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x4b0e" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x4b10" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x4b12" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x4b14" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x4b16" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x4b18" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x4b1a" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x4b1c" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x4b1e" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x4b20" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x4b22" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x4b24" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x4b26" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x4b28" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x4b2a" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x4b2c" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x4b2e" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x4b30" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x4b32" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x4b34" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x4b36" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4b38" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x4b3a" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x4b3c" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x4b3e" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x4b40" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x4b42" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x4b44" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x4b46" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x4b48" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x4b4a" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x4b4c" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x4b4e" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x4b50" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x4b52" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x4b54" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x4b56" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x4b58" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x4b5a" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x4b5c" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x4b5e" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x4b60" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x4b62" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x4b64" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x4b66" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x4b68" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4b6a" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x4b6c" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x4b6e" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x4b70" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x4b72" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4b74" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4b76" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x4b78" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4b7a" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4b7c" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x4b7e" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x4b80" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4b82" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4b84" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x4b86" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4b88" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4b8a" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x4b8c" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x4b8e" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4b90" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4b92" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x4b94" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4b96" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4b98" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x4b9a" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x4b9c" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4b9e" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4ba0" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x4ba2" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4ba4" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4ba6" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x4ba8" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x4baa" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4bac" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4bae" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x4bb0" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4bb2" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4bb4" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x4bb6" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4bb8" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4bba" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x4bbc" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4bbe" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4bc0" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x4bc2" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x4bc4" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x4bc6" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x4bc8" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x4bca" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x4bcc" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x4bce" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x4bd0" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x4bd2" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x4bd4" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x4bd6" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x4bd8" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x4bda" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x4bdc" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x4bde" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x4be0" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x4be2" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x4be4" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x4be6" visible="true" val="0xd671" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x4be8" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4bea" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x4bec" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x4bee" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x4bf0" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x4bf2" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x4bf4" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x4bf6" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x4bf8" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x4bfa" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x4bfc" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x4bfe" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x4c00" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x4c02" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x4c04" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x4c06" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x4c08" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x4c0a" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x4c0c" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x4c0e" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x4c10" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x4c12" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x4c14" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x4c16" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x4c18" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x4c1a" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x4c1c" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x4c1e" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x4c20" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x4c22" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x4c24" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x4c26" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x4c28" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x4c2a" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x4c2c" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x4c2e" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x4c30" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x4c32" visible="true" val="0x0111" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x4c34" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x4c36" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x4c38" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x4c3a" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x4c3c" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x4c3e" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x4c40" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x4c42" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x4c44" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x4c46" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x4c48" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x4c4a" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x4c4c" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x4c4e" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x4c50" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x4c52" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x4c54" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x4c56" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x4c58" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x4c5a" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x4c5c" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x4c5e" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x4c60" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x4c62" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x4c64" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x4c66" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x4c68" visible="true" val="0x019a" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x4c6a" visible="true" val="0x0289" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x4c6c" visible="true" val="0x0405" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x4c6e" visible="true" val="0x065f" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x4c70" visible="true" val="0x0a18" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x4c72" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x4c74" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x4c76" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x4c78" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x4c7a" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x4c7c" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x4c7e" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x4c80" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x4c82" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x4c84" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x4c86" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x4c88" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x4c8a" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x4c8c" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x4c8e" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x4c90" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x4c92" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x4c94" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x4c96" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x4c98" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x4c9a" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x4c9c" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="27">
                <SampleRate offset="0" bits="16" t="u16" id="0x4cfe" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x4d00" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x4d02" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x4d04" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x4d06" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x4d08" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x4d0a" visible="true" val="0x36a9" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x4d0c" visible="true" val="0x3b20" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x4d0e" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x4d10" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x4d12" visible="true" val="0x3d88" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x4d14" visible="true" val="0x3fcd" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x4d16" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4d18" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x4d1a" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x4d1c" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x4d1e" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x4d20" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x4d22" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x4d24" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x4d26" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x4d28" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x4d2a" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x4d2c" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x4d2e" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x4d30" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x4d32" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x4d34" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x4d36" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x4d38" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x4d3a" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x4d3c" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x4d3e" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x4d40" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x4d42" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x4d44" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x4d46" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x4d48" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x4d4a" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x4d4c" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x4d4e" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x4d50" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x4d52" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x4d54" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x4d56" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x4d58" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x4d5a" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x4d5c" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x4d5e" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x4d60" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x4d62" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x4d64" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x4d66" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x4d68" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x4d6a" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x4d6c" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x4d6e" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x4d70" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x4d72" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x4d74" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x4d76" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x4d78" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x4d7a" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x4d7c" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x4d7e" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x4d80" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x4d82" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x4d84" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x4d86" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x4d88" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x4d8a" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x4d8c" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x4d8e" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x4d90" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x4d92" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x4d94" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x4d96" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x4d98" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x4d9a" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x4d9c" visible="true" val="0x7011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x4d9e" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x4da0" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x4da2" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x4da4" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x4da6" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x4da8" visible="true" val="0x00" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x4daa" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x4dac" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x4dae" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x4db0" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x4db2" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x4db4" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x4db6" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x4db8" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x4dba" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x4dbc" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x4dbe" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x4dc0" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x4dc2" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x4dc4" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x4dc6" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x4dc8" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x4dca" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x4dcc" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x4dce" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x4dd0" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x4dd2" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x4dd4" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x4dd6" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x4dd8" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x4dda" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x4ddc" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x4dde" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x4de0" visible="true" val="0x59fa" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x4de2" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x4de4" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x4de6" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x4de8" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x4dea" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x4dec" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x4dee" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x4df0" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x4df2" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x4df4" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x4df6" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x4df8" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x4dfa" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x4dfc" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x4dfe" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x4e00" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x4e02" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x4e04" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x4e06" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x4e08" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x4e0a" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x4e0c" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x4e0e" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x4e10" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4e12" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x4e14" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x4e16" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x4e18" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x4e1a" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x4e1c" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x4e1e" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x4e20" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x4e22" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x4e24" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x4e26" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x4e28" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x4e2a" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x4e2c" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x4e2e" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x4e30" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x4e32" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x4e34" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x4e36" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x4e38" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x4e3a" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x4e3c" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x4e3e" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x4e40" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x4e42" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4e44" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x4e46" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x4e48" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x4e4a" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x4e4c" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4e4e" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4e50" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x4e52" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4e54" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4e56" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x4e58" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x4e5a" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4e5c" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4e5e" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x4e60" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4e62" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4e64" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x4e66" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x4e68" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4e6a" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4e6c" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x4e6e" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4e70" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4e72" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x4e74" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x4e76" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4e78" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4e7a" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x4e7c" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4e7e" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4e80" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x4e82" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x4e84" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4e86" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4e88" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x4e8a" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4e8c" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4e8e" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x4e90" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x4e92" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x4e94" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x4e96" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x4e98" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x4e9a" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x4e9c" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x4e9e" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x4ea0" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x4ea2" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x4ea4" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x4ea6" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x4ea8" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x4eaa" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x4eac" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x4eae" visible="true" val="0x2738" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x4eb0" visible="true" val="0xdc72" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x4eb2" visible="true" val="0xfc03" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x4eb4" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x4eb6" visible="true" val="0x2738" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x4eb8" visible="true" val="0xcaca" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x4eba" visible="true" val="0xfc03" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x4ebc" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x4ebe" visible="true" val="0x2738" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x4ec0" visible="true" val="0xc0ca" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x4ec2" visible="true" val="0xfc03" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4ec4" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x4ec6" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x4ec8" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x4eca" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x4ecc" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x4ece" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x4ed0" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x4ed2" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x4ed4" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x4ed6" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x4ed8" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x4eda" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x4edc" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x4ede" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x4ee0" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x4ee2" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x4ee4" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x4ee6" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x4ee8" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x4eea" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x4eec" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x4eee" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x4ef0" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x4ef2" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x4ef4" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x4ef6" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x4ef8" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x4efa" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x4efc" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x4efe" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x4f00" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x4f02" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x4f04" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x4f06" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x4f08" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x4f0a" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x4f0c" visible="true" val="0x7011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x4f0e" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x4f10" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x4f12" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x4f14" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x4f16" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x4f18" visible="true" val="0x00" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x4f1a" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x4f1c" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x4f1e" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x4f20" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x4f22" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x4f24" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x4f26" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x4f28" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x4f2a" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x4f2c" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x4f2e" visible="true" val="0xfffffff6" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x4f30" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x4f32" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x4f34" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x4f36" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x4f38" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x4f3a" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x4f3c" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x4f3e" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x4f40" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x4f42" visible="true" val="0x67" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x4f44" visible="true" val="0xb7" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x4f46" visible="true" val="0x0145" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x4f48" visible="true" val="0x0243" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x4f4a" visible="true" val="0x0405" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x4f4c" visible="true" val="0x065f" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x4f4e" visible="true" val="0x0a18" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x4f50" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x4f52" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x4f54" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x4f56" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x4f58" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x4f5a" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x4f5c" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x4f5e" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x4f60" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x4f62" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x4f64" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x4f66" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x4f68" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x4f6a" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x4f6c" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x4f6e" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x4f70" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x4f72" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x4f74" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x4f76" visible="false" val="0x0" />
            </VOIP1>
        </Headset3P>
        <BTHS>
            <NB1 mode="28">
                <SampleRate offset="0" bits="16" t="u16" id="0x4fd8" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x4fda" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x4fdc" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x4fde" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x4fe0" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x4fe2" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x4fe4" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x4fe6" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x4fe8" visible="true" val="0x04ad" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x4fea" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x4fec" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x4fee" visible="true" val="0xc4e0" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x4ff0" visible="true" val="0x07f6" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4ff2" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x4ff4" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x4ff6" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x4ff8" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x4ffa" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x4ffc" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x4ffe" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x5000" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x5002" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x5004" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x5006" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x5008" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x500a" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x500c" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x500e" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x5010" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x5012" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x5014" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x5016" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x5018" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x501a" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x501c" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x501e" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x5020" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x5022" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x5024" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x5026" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x5028" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x502a" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x502c" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x502e" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x5030" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x5032" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x5034" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x5036" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x5038" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x503a" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x503c" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x503e" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x5040" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x5042" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x5044" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x5046" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x5048" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x504a" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x504c" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x504e" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x5050" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x5052" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x5054" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x5056" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x5058" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x505a" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x505c" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x505e" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x5060" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x5062" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x5064" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x5066" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x5068" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x506a" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x506c" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x506e" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x5070" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x5072" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x5074" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x5076" visible="true" val="0x11" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x5078" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x507a" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x507c" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x507e" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x5080" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x5082" visible="true" val="0x32" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x5084" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x5086" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x5088" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x508a" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x508c" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x508e" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x5090" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x5092" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x5094" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x5096" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x5098" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x509a" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x509c" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x509e" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x50a0" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x50a2" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x50a4" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x50a6" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x50a8" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x50aa" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x50ac" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x50ae" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x50b0" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x50b2" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x50b4" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x50b6" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x50b8" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x50ba" visible="true" val="0x1000" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x50bc" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x50be" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x50c0" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x50c2" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x50c4" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x50c6" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x50c8" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x50ca" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x50cc" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x50ce" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x50d0" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x50d2" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x50d4" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x50d6" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x50d8" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x50da" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x50dc" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x50de" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x50e0" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x50e2" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x50e4" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x50e6" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x50e8" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x50ea" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x50ec" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x50ee" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x50f0" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x50f2" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x50f4" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x50f6" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x50f8" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x50fa" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x50fc" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x50fe" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x5100" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x5102" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x5104" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x5106" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x5108" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x510a" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x510c" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x510e" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x5110" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x5112" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x5114" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x5116" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x5118" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x511a" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x511c" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x511e" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x5120" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x5122" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x5124" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x5126" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5128" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x512a" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x512c" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x512e" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5130" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x5132" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x5134" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5136" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5138" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x513a" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x513c" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x513e" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x5140" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x5142" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5144" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5146" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x5148" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x514a" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x514c" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x514e" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x5150" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5152" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5154" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x5156" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5158" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x515a" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x515c" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x515e" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5160" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5162" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x5164" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5166" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5168" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x516a" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x516c" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x516e" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x5170" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5172" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5174" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5176" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x5178" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x517a" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x517c" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x517e" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x5180" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x5182" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x5184" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x5186" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x5188" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x518a" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x518c" visible="true" val="0xfdaa" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x518e" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x5190" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x5192" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x5194" visible="true" val="0x07f6" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x5196" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x5198" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x519a" visible="true" val="0xec3a" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x519c" visible="true" val="0xfd0d" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x519e" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x51a0" visible="true" val="0xfffffe79" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x51a2" visible="true" val="0xffffff6f" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x51a4" visible="true" val="0xffffff9f" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x51a6" visible="true" val="0xfffffee9" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x51a8" visible="true" val="0xfffffff6" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x51aa" visible="true" val="0x21" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x51ac" visible="true" val="0x0187" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x51ae" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x51b0" visible="true" val="0x02dc" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x51b2" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x51b4" visible="true" val="0x02da" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x51b6" visible="true" val="0xd4" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x51b8" visible="true" val="0x01ac" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x51ba" visible="true" val="0x73" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x51bc" visible="true" val="0x022a" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x51be" visible="true" val="0xb4" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x51c0" visible="true" val="0xffffee5f" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x51c2" visible="true" val="0xb4" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x51c4" visible="true" val="0x022a" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x51c6" visible="true" val="0x73" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x51c8" visible="true" val="0x01ac" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x51ca" visible="true" val="0xd4" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x51cc" visible="true" val="0x02da" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x51ce" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x51d0" visible="true" val="0x02dc" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x51d2" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x51d4" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x51d6" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x51d8" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x51da" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x51dc" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x51de" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x51e0" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x51e2" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x51e4" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x51e6" visible="true" val="0x2011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x51e8" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x51ea" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x51ec" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x51ee" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x51f0" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x51f2" visible="true" val="0x0384" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x51f4" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x51f6" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x51f8" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x51fa" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x51fc" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x51fe" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x5200" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x5202" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x5204" visible="true" val="0x00" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x5206" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x5208" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x520a" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x520c" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x520e" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x5210" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x5212" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x5214" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x5216" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x5218" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x521a" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x521c" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x521e" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x5220" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x5222" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x5224" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x5226" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x5228" visible="true" val="0x1000" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x522a" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x522c" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x522e" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x5230" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x5232" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x5234" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x5236" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x5238" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x523a" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x523c" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x523e" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x5240" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x5242" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x5244" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x5246" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x5248" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x524a" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x524c" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x524e" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x5250" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="29">
                <SampleRate offset="0" bits="16" t="u16" id="0x52b2" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x52b4" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x52b6" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x52b8" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x52ba" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x52bc" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x52be" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x52c0" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x52c2" visible="true" val="0x04ad" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x52c4" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x52c6" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x52c8" visible="true" val="0xc4e0" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x52ca" visible="true" val="0x07f6" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x52cc" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x52ce" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x52d0" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x52d2" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x52d4" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x52d6" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x52d8" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x52da" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x52dc" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x52de" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x52e0" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x52e2" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x52e4" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x52e6" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x52e8" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x52ea" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x52ec" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x52ee" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x52f0" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x52f2" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x52f4" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x52f6" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x52f8" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x52fa" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x52fc" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x52fe" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x5300" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x5302" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x5304" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x5306" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x5308" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x530a" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x530c" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x530e" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x5310" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x5312" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x5314" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x5316" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x5318" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x531a" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x531c" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x531e" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x5320" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x5322" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x5324" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x5326" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x5328" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x532a" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x532c" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x532e" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x5330" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x5332" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x5334" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x5336" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x5338" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x533a" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x533c" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x533e" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x5340" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x5342" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x5344" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x5346" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x5348" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x534a" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x534c" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x534e" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x5350" visible="true" val="0x11" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x5352" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x5354" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x5356" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x5358" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x535a" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x535c" visible="true" val="0x32" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x535e" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x5360" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x5362" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x5364" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x5366" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x5368" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x536a" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x536c" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x536e" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x5370" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x5372" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x5374" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x5376" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x5378" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x537a" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x537c" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x537e" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x5380" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x5382" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x5384" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x5386" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x5388" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x538a" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x538c" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x538e" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x5390" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x5392" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x5394" visible="true" val="0x0e43" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x5396" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x5398" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x539a" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x539c" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x539e" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x53a0" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x53a2" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x53a4" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x53a6" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x53a8" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x53aa" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x53ac" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x53ae" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x53b0" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x53b2" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x53b4" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x53b6" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x53b8" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x53ba" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x53bc" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x53be" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x53c0" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x53c2" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x53c4" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x53c6" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x53c8" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x53ca" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x53cc" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x53ce" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x53d0" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x53d2" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x53d4" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x53d6" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x53d8" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x53da" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x53dc" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x53de" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x53e0" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x53e2" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x53e4" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x53e6" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x53e8" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x53ea" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x53ec" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x53ee" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x53f0" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x53f2" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x53f4" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x53f6" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x53f8" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x53fa" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x53fc" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x53fe" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x5400" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5402" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5404" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x5406" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5408" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x540a" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x540c" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x540e" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5410" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5412" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x5414" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5416" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5418" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x541a" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x541c" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x541e" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5420" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x5422" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5424" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5426" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x5428" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x542a" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x542c" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x542e" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x5430" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5432" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5434" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x5436" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x5438" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x543a" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x543c" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x543e" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5440" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5442" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x5444" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5446" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5448" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x544a" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x544c" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x544e" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5450" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x5452" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x5454" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x5456" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x5458" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x545a" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x545c" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x545e" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x5460" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x5462" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x5464" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x5466" visible="true" val="0xfdaa" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5468" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x546a" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x546c" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x546e" visible="true" val="0x07f6" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x5470" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x5472" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x5474" visible="true" val="0xec3a" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x5476" visible="true" val="0xfd0d" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x5478" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x547a" visible="true" val="0xfffffe79" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x547c" visible="true" val="0xffffff6f" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x547e" visible="true" val="0xffffff9f" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x5480" visible="true" val="0xfffffee9" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x5482" visible="true" val="0xfffffff6" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x5484" visible="true" val="0x21" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x5486" visible="true" val="0x0187" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x5488" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x548a" visible="true" val="0x02dc" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x548c" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x548e" visible="true" val="0x02da" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x5490" visible="true" val="0xd4" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x5492" visible="true" val="0x01ac" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x5494" visible="true" val="0x73" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x5496" visible="true" val="0x022a" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x5498" visible="true" val="0xb4" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x549a" visible="true" val="0xffffee5f" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x549c" visible="true" val="0xb4" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x549e" visible="true" val="0x022a" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x54a0" visible="true" val="0x73" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x54a2" visible="true" val="0x01ac" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x54a4" visible="true" val="0xd4" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x54a6" visible="true" val="0x02da" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x54a8" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x54aa" visible="true" val="0x02dc" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x54ac" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x54ae" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x54b0" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x54b2" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x54b4" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x54b6" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x54b8" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x54ba" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x54bc" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x54be" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x54c0" visible="true" val="0x2011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x54c2" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x54c4" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x54c6" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x54c8" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x54ca" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x54cc" visible="true" val="0x0384" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x54ce" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x54d0" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x54d2" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x54d4" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x54d6" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x54d8" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x54da" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x54dc" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x54de" visible="true" val="0x00" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x54e0" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x54e2" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x54e4" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x54e6" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x54e8" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x54ea" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x54ec" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x54ee" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x54f0" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x54f2" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x54f4" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x54f6" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x54f8" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x54fa" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x54fc" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x54fe" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x5500" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x5502" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x5504" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x5506" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x5508" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x550a" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x550c" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x550e" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x5510" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x5512" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x5514" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x5516" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x5518" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x551a" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x551c" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x551e" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x5520" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x5522" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x5524" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x5526" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x5528" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x552a" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="30">
                <SampleRate offset="0" bits="16" t="u16" id="0x558c" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x558e" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x5590" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x5592" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x5594" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x5596" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x5598" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x559a" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x559c" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x559e" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x55a0" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x55a2" visible="true" val="0xcdbf" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x55a4" visible="true" val="0x020f" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x55a6" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x55a8" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x55aa" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x55ac" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x55ae" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x55b0" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x55b2" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x55b4" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x55b6" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x55b8" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x55ba" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x55bc" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x55be" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x55c0" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x55c2" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x55c4" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x55c6" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x55c8" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x55ca" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x55cc" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x55ce" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x55d0" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x55d2" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x55d4" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x55d6" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x55d8" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x55da" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x55dc" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x55de" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x55e0" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x55e2" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x55e4" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x55e6" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x55e8" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x55ea" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x55ec" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x55ee" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x55f0" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x55f2" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x55f4" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x55f6" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x55f8" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x55fa" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x55fc" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x55fe" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x5600" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x5602" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x5604" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x5606" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x5608" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x560a" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x560c" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x560e" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x5610" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x5612" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x5614" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x5616" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x5618" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x561a" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x561c" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x561e" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x5620" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x5622" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x5624" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x5626" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x5628" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x562a" visible="true" val="0x11" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x562c" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x562e" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x5630" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x5632" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x5634" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x5636" visible="true" val="0x32" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x5638" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x563a" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x563c" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x563e" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x5640" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x5642" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x5644" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x5646" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x5648" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x564a" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x564c" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x564e" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x5650" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x5652" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x5654" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x5656" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x5658" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x565a" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x565c" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x565e" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x5660" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x5662" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x5664" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x5666" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x5668" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x566a" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x566c" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x566e" visible="true" val="0x1000" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x5670" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x5672" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x5674" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x5676" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x5678" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x567a" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x567c" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x567e" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x5680" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x5682" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x5684" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5686" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x5688" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x568a" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x568c" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x568e" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x5690" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x5692" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x5694" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x5696" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x5698" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x569a" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x569c" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x569e" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x56a0" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x56a2" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x56a4" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x56a6" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x56a8" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x56aa" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x56ac" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x56ae" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x56b0" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x56b2" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x56b4" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x56b6" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x56b8" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x56ba" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x56bc" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x56be" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x56c0" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x56c2" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x56c4" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x56c6" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x56c8" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x56ca" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x56cc" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x56ce" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x56d0" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x56d2" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x56d4" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x56d6" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x56d8" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x56da" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x56dc" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x56de" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x56e0" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x56e2" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x56e4" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x56e6" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x56e8" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x56ea" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x56ec" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x56ee" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x56f0" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x56f2" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x56f4" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x56f6" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x56f8" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x56fa" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x56fc" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x56fe" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5700" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x5702" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x5704" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5706" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5708" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x570a" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x570c" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x570e" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x5710" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x5712" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5714" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5716" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x5718" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x571a" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x571c" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x571e" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5720" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5722" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x5724" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5726" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5728" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x572a" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x572c" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x572e" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x5730" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x5732" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x5734" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x5736" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x5738" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x573a" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x573c" visible="true" val="0x3d88" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x573e" visible="true" val="0x3feb" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x5740" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5742" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x5744" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x5746" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x5748" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x574a" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x574c" visible="true" val="0x2e7f" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x574e" visible="true" val="0xd678" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x5750" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x5752" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x5754" visible="true" val="0xfffffe79" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x5756" visible="true" val="0xffffff6f" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x5758" visible="true" val="0xffffff9f" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x575a" visible="true" val="0xfffffee9" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x575c" visible="true" val="0xfffffff6" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x575e" visible="true" val="0x21" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x5760" visible="true" val="0x0187" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x5762" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x5764" visible="true" val="0x02dc" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x5766" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x5768" visible="true" val="0x02da" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x576a" visible="true" val="0xd4" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x576c" visible="true" val="0x01ac" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x576e" visible="true" val="0x73" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x5770" visible="true" val="0x022a" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x5772" visible="true" val="0xb4" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x5774" visible="true" val="0xffffee5f" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x5776" visible="true" val="0xb4" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x5778" visible="true" val="0x022a" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x577a" visible="true" val="0x73" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x577c" visible="true" val="0x01ac" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x577e" visible="true" val="0xd4" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x5780" visible="true" val="0x02da" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x5782" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x5784" visible="true" val="0x02dc" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x5786" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x5788" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x578a" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x578c" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x578e" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x5790" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x5792" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x5794" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x5796" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x5798" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x579a" visible="true" val="0x11" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x579c" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x579e" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x57a0" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x57a2" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x57a4" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x57a6" visible="true" val="0x012c" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x57a8" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x57aa" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x57ac" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x57ae" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x57b0" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x57b2" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x57b4" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x57b6" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x57b8" visible="true" val="0x00" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x57ba" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x57bc" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x57be" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x57c0" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x57c2" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x57c4" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x57c6" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x57c8" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x57ca" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x57cc" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x57ce" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x57d0" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x57d2" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x57d4" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x57d6" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x57d8" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x57da" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x57dc" visible="true" val="0x1000" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x57de" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x57e0" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x57e2" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x57e4" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x57e6" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x57e8" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x57ea" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x57ec" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x57ee" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x57f0" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x57f2" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x57f4" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x57f6" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x57f8" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x57fa" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x57fc" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x57fe" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x5800" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x5802" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x5804" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="31">
                <SampleRate offset="0" bits="16" t="u16" id="0x5866" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x5868" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x586a" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x586c" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x586e" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x5870" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x5872" visible="true" val="0x1d81" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x5874" visible="true" val="0x3d98" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x5876" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5878" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x587a" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x587c" visible="true" val="0x13c6" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x587e" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x5880" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x5882" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x5884" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x5886" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x5888" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x588a" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x588c" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x588e" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x5890" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x5892" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x5894" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x5896" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x5898" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x589a" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x589c" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x589e" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x58a0" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x58a2" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x58a4" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x58a6" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x58a8" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x58aa" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x58ac" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x58ae" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x58b0" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x58b2" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x58b4" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x58b6" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x58b8" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x58ba" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x58bc" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x58be" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x58c0" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x58c2" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x58c4" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x58c6" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x58c8" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x58ca" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x58cc" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x58ce" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x58d0" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x58d2" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x58d4" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x58d6" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x58d8" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x58da" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x58dc" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x58de" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x58e0" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x58e2" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x58e4" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x58e6" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x58e8" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x58ea" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x58ec" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x58ee" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x58f0" visible="false" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x58f2" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x58f4" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x58f6" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x58f8" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x58fa" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x58fc" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x58fe" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x5900" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x5902" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x5904" visible="true" val="0x1311" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x5906" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x5908" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x590a" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x590c" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x590e" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x5910" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x5912" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x5914" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x5916" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x5918" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x591a" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x591c" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x591e" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x5920" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x5922" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x5924" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x5926" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x5928" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x592a" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x592c" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x592e" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x5930" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x5932" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x5934" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x5936" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x5938" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x593a" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x593c" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x593e" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x5940" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x5942" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x5944" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x5946" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x5948" visible="true" val="0x1425" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x594a" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x594c" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x594e" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x5950" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x5952" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x5954" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x5956" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x5958" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x595a" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x595c" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x595e" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5960" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x5962" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x5964" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x5966" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x5968" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x596a" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x596c" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x596e" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x5970" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x5972" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x5974" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x5976" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x5978" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x597a" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x597c" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x597e" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x5980" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x5982" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x5984" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x5986" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x5988" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x598a" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x598c" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x598e" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x5990" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x5992" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x5994" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x5996" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x5998" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x599a" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x599c" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x599e" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x59a0" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x59a2" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x59a4" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x59a6" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x59a8" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x59aa" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x59ac" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x59ae" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x59b0" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x59b2" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x59b4" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x59b6" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x59b8" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x59ba" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x59bc" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x59be" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x59c0" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x59c2" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x59c4" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x59c6" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x59c8" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x59ca" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x59cc" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x59ce" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x59d0" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x59d2" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x59d4" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x59d6" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x59d8" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x59da" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x59dc" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x59de" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x59e0" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x59e2" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x59e4" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x59e6" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x59e8" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x59ea" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x59ec" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x59ee" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x59f0" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x59f2" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x59f4" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x59f6" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x59f8" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x59fa" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x59fc" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x59fe" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5a00" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5a02" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5a04" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x5a06" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x5a08" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x5a0a" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x5a0c" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x5a0e" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x5a10" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x5a12" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x5a14" val="0x07" visible="true" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x5a16" visible="true" val="0x2ac3" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x5a18" visible="true" val="0x13c6" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x5a1a" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5a1c" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x5a1e" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x5a20" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x5a22" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x5a24" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x5a26" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x5a28" visible="true" val="0xd678" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x5a2a" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x5a2c" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x5a2e" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x5a30" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x5a32" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x5a34" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x5a36" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x5a38" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x5a3a" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x5a3c" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x5a3e" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x5a40" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x5a42" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x5a44" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x5a46" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x5a48" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x5a4a" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x5a4c" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x5a4e" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x5a50" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x5a52" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x5a54" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x5a56" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x5a58" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x5a5a" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x5a5c" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x5a5e" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x5a60" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x5a62" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x5a64" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x5a66" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x5a68" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x5a6a" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x5a6c" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x5a6e" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x5a70" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x5a72" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x5a74" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x5a76" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x5a78" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x5a7a" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x5a7c" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x5a7e" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x5a80" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x5a82" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x5a84" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x5a86" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x5a88" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x5a8a" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x5a8c" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x5a8e" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x5a90" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x5a92" visible="true" val="0x00" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x5a94" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x5a96" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x5a98" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x5a9a" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x5a9c" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x5a9e" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x5aa0" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x5aa2" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x5aa4" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x5aa6" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x5aa8" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x5aaa" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x5aac" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x5aae" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x5ab0" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x5ab2" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x5ab4" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x5ab6" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x5ab8" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x5aba" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x5abc" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x5abe" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x5ac0" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x5ac2" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x5ac4" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x5ac6" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x5ac8" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x5aca" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x5acc" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x5ace" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x5ad0" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x5ad2" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x5ad4" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x5ad6" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x5ad8" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x5ada" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x5adc" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x5ade" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="32">
                <SampleRate offset="0" bits="16" t="u16" id="0x5b40" visible="true" val="0x20" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x5b42" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x5b44" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x5b46" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x5b48" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x5b4a" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x5b4c" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x5b4e" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x5b50" visible="true" val="0x04ad" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5b52" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x5b54" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x5b56" visible="true" val="0xc4e0" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x5b58" visible="true" val="0x07f6" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x5b5a" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x5b5c" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x5b5e" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x5b60" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x5b62" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x5b64" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x5b66" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x5b68" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x5b6a" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x5b6c" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x5b6e" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x5b70" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x5b72" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x5b74" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x5b76" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x5b78" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x5b7a" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x5b7c" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x5b7e" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x5b80" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x5b82" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x5b84" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x5b86" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x5b88" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x5b8a" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x5b8c" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x5b8e" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x5b90" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x5b92" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x5b94" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x5b96" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x5b98" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x5b9a" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x5b9c" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x5b9e" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x5ba0" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x5ba2" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x5ba4" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x5ba6" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x5ba8" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x5baa" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x5bac" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x5bae" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x5bb0" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x5bb2" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x5bb4" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x5bb6" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x5bb8" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x5bba" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x5bbc" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x5bbe" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x5bc0" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x5bc2" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x5bc4" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x5bc6" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x5bc8" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x5bca" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x5bcc" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x5bce" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x5bd0" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x5bd2" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x5bd4" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x5bd6" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x5bd8" visible="true" val="0x01" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x5bda" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x5bdc" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x5bde" visible="true" val="0xf011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x5be0" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x5be2" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x5be4" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x5be6" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x5be8" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x5bea" visible="true" val="0x32" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x5bec" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x5bee" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x5bf0" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x5bf2" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x5bf4" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x5bf6" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x5bf8" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x5bfa" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x5bfc" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x5bfe" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x5c00" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x5c02" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x5c04" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x5c06" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x5c08" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x5c0a" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x5c0c" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x5c0e" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x5c10" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x5c12" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x5c14" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x5c16" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x5c18" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x5c1a" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x5c1c" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x5c1e" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x5c20" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x5c22" visible="true" val="0x1000" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x5c24" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x5c26" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x5c28" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x5c2a" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x5c2c" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x5c2e" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x5c30" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x5c32" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x5c34" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x5c36" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x5c38" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5c3a" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x5c3c" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x5c3e" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x5c40" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x5c42" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x5c44" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x5c46" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x5c48" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x5c4a" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x5c4c" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x5c4e" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x5c50" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x5c52" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x5c54" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x5c56" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x5c58" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x5c5a" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x5c5c" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x5c5e" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x5c60" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x5c62" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x5c64" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x5c66" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x5c68" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x5c6a" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x5c6c" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x5c6e" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x5c70" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x5c72" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x5c74" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x5c76" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x5c78" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x5c7a" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x5c7c" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x5c7e" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x5c80" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x5c82" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x5c84" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x5c86" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x5c88" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x5c8a" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x5c8c" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x5c8e" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5c90" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5c92" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x5c94" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5c96" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5c98" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x5c9a" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x5c9c" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5c9e" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5ca0" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x5ca2" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5ca4" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5ca6" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x5ca8" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x5caa" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5cac" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5cae" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x5cb0" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5cb2" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5cb4" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x5cb6" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x5cb8" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5cba" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5cbc" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x5cbe" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5cc0" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5cc2" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x5cc4" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x5cc6" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5cc8" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5cca" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x5ccc" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5cce" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5cd0" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x5cd2" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5cd4" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5cd6" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x5cd8" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5cda" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5cdc" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5cde" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x5ce0" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x5ce2" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x5ce4" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x5ce6" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x5ce8" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x5cea" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x5cec" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x5cee" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x5cf0" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x5cf2" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x5cf4" visible="true" val="0xfdaa" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5cf6" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x5cf8" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x5cfa" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x5cfc" visible="true" val="0x07f6" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x5cfe" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x5d00" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x5d02" visible="true" val="0xec3a" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x5d04" visible="true" val="0xfd0d" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x5d06" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x5d08" visible="true" val="0xfffffe79" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x5d0a" visible="true" val="0xffffff6f" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x5d0c" visible="true" val="0xffffff9f" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x5d0e" visible="true" val="0xfffffee9" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x5d10" visible="true" val="0xfffffff6" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x5d12" visible="true" val="0x21" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x5d14" visible="true" val="0x0187" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x5d16" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x5d18" visible="true" val="0x02dc" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x5d1a" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x5d1c" visible="true" val="0x02da" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x5d1e" visible="true" val="0xd4" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x5d20" visible="true" val="0x01ac" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x5d22" visible="true" val="0x73" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x5d24" visible="true" val="0x022a" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x5d26" visible="true" val="0xb4" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x5d28" visible="true" val="0xffffee5f" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x5d2a" visible="true" val="0xb4" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x5d2c" visible="true" val="0x022a" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x5d2e" visible="true" val="0x73" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x5d30" visible="true" val="0x01ac" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x5d32" visible="true" val="0xd4" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x5d34" visible="true" val="0x02da" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x5d36" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x5d38" visible="true" val="0x02dc" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x5d3a" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x5d3c" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x5d3e" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x5d40" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x5d42" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x5d44" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x5d46" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x5d48" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x5d4a" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x5d4c" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x5d4e" visible="true" val="0xf011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x5d50" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x5d52" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x5d54" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x5d56" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x5d58" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x5d5a" visible="true" val="0x64" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x5d5c" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x5d5e" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x5d60" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x5d62" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x5d64" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x5d66" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x5d68" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x5d6a" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x5d6c" visible="true" val="0x00" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x5d6e" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x5d70" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x5d72" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x5d74" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x5d76" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x5d78" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x5d7a" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x5d7c" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x5d7e" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x5d80" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x5d82" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x5d84" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x5d86" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x5d88" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x5d8a" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x5d8c" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x5d8e" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x5d90" visible="true" val="0x1000" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x5d92" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x5d94" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x5d96" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x5d98" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x5d9a" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x5d9c" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x5d9e" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x5da0" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x5da2" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x5da4" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x5da6" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x5da8" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x5daa" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x5dac" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x5dae" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x5db0" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x5db2" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x5db4" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x5db6" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x5db8" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="33">
                <SampleRate offset="0" bits="16" t="u16" id="0x5e1a" visible="true" val="0x30" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x5e1c" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x5e1e" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x5e20" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x5e22" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x5e24" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x5e26" visible="true" val="0x1d81" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x5e28" visible="true" val="0x3d98" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x5e2a" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5e2c" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x5e2e" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x5e30" visible="true" val="0x13c6" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x5e32" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x5e34" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x5e36" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x5e38" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x5e3a" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x5e3c" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x5e3e" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x5e40" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x5e42" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x5e44" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x5e46" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x5e48" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x5e4a" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x5e4c" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x5e4e" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x5e50" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x5e52" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x5e54" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x5e56" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x5e58" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x5e5a" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x5e5c" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x5e5e" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x5e60" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x5e62" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x5e64" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x5e66" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x5e68" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x5e6a" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x5e6c" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x5e6e" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x5e70" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x5e72" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x5e74" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x5e76" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x5e78" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x5e7a" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x5e7c" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x5e7e" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x5e80" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x5e82" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x5e84" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x5e86" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x5e88" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x5e8a" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x5e8c" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x5e8e" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x5e90" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x5e92" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x5e94" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x5e96" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x5e98" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x5e9a" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x5e9c" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x5e9e" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x5ea0" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x5ea2" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x5ea4" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x5ea6" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x5ea8" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x5eaa" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x5eac" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x5eae" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x5eb0" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x5eb2" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x5eb4" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x5eb6" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x5eb8" visible="true" val="0x1311" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x5eba" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x5ebc" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x5ebe" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x5ec0" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x5ec2" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x5ec4" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x5ec6" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x5ec8" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x5eca" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x5ecc" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x5ece" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x5ed0" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x5ed2" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x5ed4" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x5ed6" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x5ed8" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x5eda" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x5edc" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x5ede" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x5ee0" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x5ee2" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x5ee4" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x5ee6" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x5ee8" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x5eea" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x5eec" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x5eee" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x5ef0" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x5ef2" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x5ef4" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x5ef6" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x5ef8" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x5efa" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x5efc" visible="true" val="0x1000" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x5efe" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x5f00" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x5f02" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x5f04" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x5f06" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x5f08" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x5f0a" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x5f0c" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x5f0e" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x5f10" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x5f12" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5f14" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x5f16" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x5f18" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x5f1a" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x5f1c" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x5f1e" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x5f20" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x5f22" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x5f24" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x5f26" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x5f28" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x5f2a" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x5f2c" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x5f2e" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x5f30" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x5f32" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x5f34" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x5f36" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x5f38" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x5f3a" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x5f3c" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x5f3e" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x5f40" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x5f42" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x5f44" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x5f46" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x5f48" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x5f4a" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x5f4c" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x5f4e" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x5f50" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x5f52" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x5f54" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x5f56" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x5f58" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x5f5a" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x5f5c" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x5f5e" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x5f60" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x5f62" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x5f64" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x5f66" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x5f68" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5f6a" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5f6c" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x5f6e" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5f70" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5f72" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x5f74" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x5f76" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5f78" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5f7a" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x5f7c" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5f7e" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5f80" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x5f82" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x5f84" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5f86" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5f88" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x5f8a" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5f8c" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5f8e" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x5f90" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x5f92" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5f94" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5f96" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x5f98" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5f9a" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5f9c" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x5f9e" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x5fa0" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5fa2" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5fa4" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x5fa6" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5fa8" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5faa" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x5fac" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x5fae" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x5fb0" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x5fb2" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x5fb4" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x5fb6" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5fb8" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x5fba" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x5fbc" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x5fbe" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x5fc0" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x5fc2" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x5fc4" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x5fc6" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x5fc8" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x5fca" visible="true" val="0x2ac3" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x5fcc" visible="true" val="0x13c6" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x5fce" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5fd0" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x5fd2" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x5fd4" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x5fd6" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x5fd8" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x5fda" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x5fdc" visible="true" val="0xd678" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x5fde" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x5fe0" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x5fe2" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x5fe4" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x5fe6" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x5fe8" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x5fea" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x5fec" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x5fee" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x5ff0" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x5ff2" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x5ff4" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x5ff6" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x5ff8" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x5ffa" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x5ffc" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x5ffe" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x6000" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x6002" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x6004" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x6006" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x6008" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x600a" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x600c" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x600e" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x6010" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x6012" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x6014" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x6016" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x6018" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x601a" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x601c" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x601e" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x6020" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x6022" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x6024" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x6026" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x6028" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x602a" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x602c" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x602e" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x6030" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x6032" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x6034" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x6036" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x6038" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x603a" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x603c" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x603e" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x6040" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x6042" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x6044" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x6046" visible="true" val="0x00" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x6048" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x604a" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x604c" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x604e" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x6050" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x6052" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x6054" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x6056" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x6058" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x605a" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x605c" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x605e" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x6060" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x6062" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x6064" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x6066" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x6068" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x606a" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x606c" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x606e" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x6070" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x6072" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x6074" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x6076" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x6078" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x607a" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x607c" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x607e" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x6080" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x6082" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x6084" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x6086" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x6088" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x608a" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x608c" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x608e" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x6090" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x6092" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="34">
                <SampleRate offset="0" bits="16" t="u16" id="0x60f4" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x60f6" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x60f8" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x60fa" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x60fc" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x60fe" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x6100" visible="true" val="0x1d81" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x6102" visible="true" val="0x3d98" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x6104" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x6106" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x6108" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x610a" visible="true" val="0x13c6" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x610c" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x610e" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x6110" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x6112" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x6114" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x6116" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x6118" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x611a" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x611c" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x611e" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x6120" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x6122" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x6124" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x6126" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x6128" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x612a" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x612c" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x612e" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x6130" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x6132" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x6134" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x6136" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x6138" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x613a" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x613c" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x613e" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x6140" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x6142" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x6144" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x6146" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x6148" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x614a" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x614c" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x614e" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x6150" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x6152" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x6154" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x6156" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6158" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x615a" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x615c" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x615e" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6160" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x6162" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x6164" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6166" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x6168" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x616a" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x616c" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x616e" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x6170" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x6172" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6174" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x6176" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x6178" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x617a" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x617c" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x617e" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x6180" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6182" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x6184" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x6186" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6188" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x618a" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x618c" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x618e" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x6190" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x6192" visible="true" val="0x7011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x6194" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x6196" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x6198" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x619a" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x619c" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x619e" visible="true" val="0x00" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x61a0" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x61a2" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x61a4" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x61a6" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x61a8" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x61aa" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x61ac" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x61ae" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x61b0" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x61b2" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x61b4" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x61b6" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x61b8" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x61ba" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x61bc" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x61be" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x61c0" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x61c2" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x61c4" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x61c6" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x61c8" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x61ca" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x61cc" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x61ce" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x61d0" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x61d2" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x61d4" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x61d6" visible="true" val="0x1000" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x61d8" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x61da" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x61dc" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x61de" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x61e0" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x61e2" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x61e4" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x61e6" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x61e8" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x61ea" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x61ec" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x61ee" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x61f0" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x61f2" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x61f4" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x61f6" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x61f8" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x61fa" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x61fc" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x61fe" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x6200" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x6202" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x6204" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x6206" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x6208" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x620a" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x620c" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x620e" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x6210" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x6212" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x6214" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x6216" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x6218" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x621a" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x621c" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x621e" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x6220" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x6222" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x6224" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x6226" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x6228" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x622a" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x622c" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x622e" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x6230" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x6232" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x6234" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x6236" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x6238" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x623a" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x623c" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x623e" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x6240" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x6242" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6244" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6246" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x6248" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x624a" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x624c" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x624e" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x6250" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6252" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6254" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x6256" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6258" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x625a" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x625c" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x625e" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6260" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6262" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x6264" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6266" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6268" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x626a" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x626c" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x626e" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6270" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x6272" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6274" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6276" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x6278" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x627a" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x627c" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x627e" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x6280" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6282" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6284" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x6286" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6288" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x628a" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x628c" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x628e" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6290" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x6292" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x6294" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x6296" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x6298" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x629a" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x629c" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x629e" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x62a0" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x62a2" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x62a4" visible="true" val="0x2ac3" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x62a6" visible="true" val="0x13c6" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x62a8" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x62aa" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x62ac" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x62ae" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x62b0" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x62b2" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x62b4" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x62b6" visible="true" val="0xd678" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x62b8" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x62ba" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x62bc" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x62be" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x62c0" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x62c2" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x62c4" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x62c6" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x62c8" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x62ca" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x62cc" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x62ce" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x62d0" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x62d2" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x62d4" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x62d6" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x62d8" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x62da" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x62dc" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x62de" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x62e0" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x62e2" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x62e4" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x62e6" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x62e8" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x62ea" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x62ec" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x62ee" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x62f0" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x62f2" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x62f4" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x62f6" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x62f8" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x62fa" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x62fc" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x62fe" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x6300" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x6302" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x6304" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x6306" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x6308" visible="true" val="0xfffffe70" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x630a" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x630c" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x630e" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x6310" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x6312" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x6314" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x6316" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x6318" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x631a" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x631c" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x631e" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x6320" visible="true" val="0x00" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x6322" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x6324" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x6326" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x6328" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x632a" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x632c" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x632e" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x6330" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x6332" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x6334" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x6336" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x6338" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x633a" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x633c" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x633e" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x6340" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x6342" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x6344" visible="true" val="0x1000" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x6346" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x6348" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x634a" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x634c" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x634e" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x6350" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x6352" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x6354" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x6356" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x6358" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x635a" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x635c" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x635e" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x6360" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x6362" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x6364" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x6366" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x6368" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x636a" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x636c" visible="false" val="0x0" />
            </VOIP1>
        </BTHS>
        <CARKIT>
            <NB1 mode="35">
                <SampleRate offset="0" bits="16" t="u16" id="0x63ce" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x63d0" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x63d2" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x63d4" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x63d6" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x63d8" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x63da" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x63dc" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x63de" visible="true" val="0x04ad" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x63e0" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x63e2" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x63e4" visible="true" val="0xc4e0" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x63e6" visible="true" val="0x07f6" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x63e8" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x63ea" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x63ec" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x63ee" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x63f0" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x63f2" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x63f4" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x63f6" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x63f8" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x63fa" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x63fc" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x63fe" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x6400" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x6402" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x6404" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x6406" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x6408" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x640a" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x640c" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x640e" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x6410" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x6412" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x6414" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x6416" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x6418" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x641a" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x641c" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x641e" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x6420" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x6422" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x6424" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x6426" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x6428" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x642a" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x642c" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x642e" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x6430" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6432" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x6434" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x6436" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6438" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x643a" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x643c" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x643e" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6440" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x6442" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x6444" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6446" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6448" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x644a" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x644c" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x644e" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x6450" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x6452" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6454" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6456" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x6458" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x645a" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x645c" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x645e" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x6460" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6462" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6464" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x6466" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x6468" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x646a" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x646c" visible="true" val="0x11" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x646e" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x6470" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x6472" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x6474" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x6476" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x6478" visible="true" val="0x32" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x647a" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x647c" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x647e" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x6480" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x6482" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x6484" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x6486" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x6488" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x648a" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x648c" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x648e" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x6490" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x6492" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x6494" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x6496" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x6498" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x649a" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x649c" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x649e" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x64a0" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x64a2" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x64a4" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x64a6" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x64a8" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x64aa" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x64ac" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x64ae" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x64b0" visible="true" val="0x11f4" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x64b2" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x64b4" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x64b6" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x64b8" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x64ba" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x64bc" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x64be" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x64c0" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x64c2" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x64c4" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x64c6" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x64c8" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x64ca" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x64cc" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x64ce" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x64d0" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x64d2" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x64d4" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x64d6" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x64d8" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x64da" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x64dc" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x64de" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x64e0" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x64e2" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x64e4" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x64e6" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x64e8" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x64ea" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x64ec" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x64ee" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x64f0" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x64f2" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x64f4" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x64f6" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x64f8" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x64fa" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x64fc" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x64fe" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x6500" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x6502" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x6504" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x6506" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x6508" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x650a" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x650c" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x650e" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x6510" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x6512" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x6514" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x6516" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x6518" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x651a" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x651c" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x651e" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6520" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x6522" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6524" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6526" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x6528" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x652a" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x652c" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x652e" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x6530" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6532" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6534" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x6536" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x6538" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x653a" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x653c" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x653e" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6540" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6542" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x6544" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x6546" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6548" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x654a" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x654c" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x654e" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6550" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x6552" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x6554" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6556" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6558" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x655a" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x655c" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x655e" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x6560" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6562" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6564" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x6566" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6568" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x656a" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x656c" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x656e" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x6570" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x6572" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x6574" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x6576" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x6578" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x657a" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x657c" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x657e" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x6580" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x6582" visible="true" val="0xfdaa" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x6584" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x6586" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x6588" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x658a" visible="true" val="0x07f6" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x658c" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x658e" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x6590" visible="true" val="0xec3a" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x6592" visible="true" val="0xfd0d" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x6594" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x6596" visible="true" val="0xfffffe79" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x6598" visible="true" val="0xffffff6f" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x659a" visible="true" val="0xffffff9f" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x659c" visible="true" val="0xfffffee9" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x659e" visible="true" val="0xfffffff6" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x65a0" visible="true" val="0x21" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x65a2" visible="true" val="0x0187" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x65a4" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x65a6" visible="true" val="0x02dc" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x65a8" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x65aa" visible="true" val="0x02da" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x65ac" visible="true" val="0xd4" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x65ae" visible="true" val="0x01ac" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x65b0" visible="true" val="0x73" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x65b2" visible="true" val="0x022a" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x65b4" visible="true" val="0xb4" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x65b6" visible="true" val="0xffffee5f" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x65b8" visible="true" val="0xb4" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x65ba" visible="true" val="0x022a" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x65bc" visible="true" val="0x73" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x65be" visible="true" val="0x01ac" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x65c0" visible="true" val="0xd4" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x65c2" visible="true" val="0x02da" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x65c4" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x65c6" visible="true" val="0x02dc" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x65c8" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x65ca" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x65cc" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x65ce" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x65d0" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x65d2" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x65d4" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x65d6" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x65d8" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x65da" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x65dc" visible="true" val="0x2011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x65de" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x65e0" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x65e2" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x65e4" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x65e6" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x65e8" visible="true" val="0x0384" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x65ea" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x65ec" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x65ee" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x65f0" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x65f2" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x65f4" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x65f6" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x65f8" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x65fa" visible="true" val="0x00" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x65fc" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x65fe" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x6600" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x6602" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x6604" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x6606" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x6608" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x660a" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x660c" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x660e" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x6610" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x6612" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x6614" visible="true" val="0x11f4" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x6616" visible="true" val="0x1425" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x6618" visible="true" val="0x169a" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x661a" visible="true" val="0x195c" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x661c" visible="true" val="0x1c74" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x661e" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x6620" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x6622" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x6624" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x6626" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x6628" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x662a" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x662c" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x662e" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x6630" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x6632" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x6634" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x6636" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x6638" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x663a" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x663c" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x663e" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x6640" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x6642" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x6644" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x6646" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="36">
                <SampleRate offset="0" bits="16" t="u16" id="0x66a8" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x66aa" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x66ac" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x66ae" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x66b0" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x66b2" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x66b4" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x66b6" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x66b8" visible="true" val="0x04ad" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x66ba" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x66bc" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x66be" visible="true" val="0xc4e0" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x66c0" visible="true" val="0x07f6" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x66c2" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x66c4" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x66c6" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x66c8" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x66ca" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x66cc" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x66ce" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x66d0" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x66d2" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x66d4" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x66d6" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x66d8" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x66da" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x66dc" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x66de" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x66e0" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x66e2" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x66e4" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x66e6" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x66e8" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x66ea" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x66ec" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x66ee" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x66f0" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x66f2" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x66f4" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x66f6" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x66f8" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x66fa" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x66fc" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x66fe" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x6700" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x6702" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x6704" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x6706" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x6708" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x670a" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x670c" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x670e" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x6710" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6712" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6714" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x6716" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x6718" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x671a" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x671c" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x671e" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6720" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6722" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x6724" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x6726" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6728" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x672a" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x672c" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x672e" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6730" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x6732" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x6734" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6736" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x6738" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x673a" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x673c" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x673e" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x6740" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x6742" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x6744" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x6746" visible="true" val="0x11" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x6748" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x674a" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x674c" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x674e" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x6750" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x6752" visible="true" val="0x32" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x6754" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x6756" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x6758" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x675a" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x675c" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x675e" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x6760" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x6762" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x6764" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x6766" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x6768" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x676a" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x676c" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x676e" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x6770" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x6772" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x6774" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x6776" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x6778" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x677a" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x677c" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x677e" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x6780" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x6782" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x6784" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x6786" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x6788" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x678a" visible="true" val="0x0e43" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x678c" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x678e" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x6790" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x6792" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x6794" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x6796" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x6798" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x679a" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x679c" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x679e" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x67a0" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x67a2" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x67a4" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x67a6" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x67a8" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x67aa" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x67ac" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x67ae" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x67b0" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x67b2" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x67b4" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x67b6" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x67b8" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x67ba" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x67bc" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x67be" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x67c0" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x67c2" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x67c4" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x67c6" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x67c8" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x67ca" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x67cc" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x67ce" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x67d0" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x67d2" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x67d4" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x67d6" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x67d8" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x67da" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x67dc" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x67de" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x67e0" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x67e2" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x67e4" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x67e6" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x67e8" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x67ea" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x67ec" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x67ee" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x67f0" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x67f2" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x67f4" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x67f6" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x67f8" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x67fa" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x67fc" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x67fe" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6800" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x6802" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x6804" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6806" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6808" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x680a" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x680c" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x680e" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x6810" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x6812" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6814" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6816" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x6818" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x681a" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x681c" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x681e" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x6820" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6822" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6824" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x6826" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6828" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x682a" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x682c" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x682e" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6830" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6832" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x6834" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6836" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6838" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x683a" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x683c" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x683e" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x6840" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6842" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6844" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x6846" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x6848" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x684a" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x684c" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x684e" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x6850" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x6852" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x6854" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x6856" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x6858" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x685a" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x685c" visible="true" val="0xfdaa" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x685e" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x6860" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x6862" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x6864" visible="true" val="0x07f6" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x6866" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x6868" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x686a" visible="true" val="0xec3a" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x686c" visible="true" val="0xfd0d" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x686e" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x6870" visible="true" val="0xfffffe79" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x6872" visible="true" val="0xffffff6f" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x6874" visible="true" val="0xffffff9f" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x6876" visible="true" val="0xfffffee9" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x6878" visible="true" val="0xfffffff6" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x687a" visible="true" val="0x21" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x687c" visible="true" val="0x0187" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x687e" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x6880" visible="true" val="0x02dc" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x6882" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x6884" visible="true" val="0x02da" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x6886" visible="true" val="0xd4" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x6888" visible="true" val="0x01ac" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x688a" visible="true" val="0x73" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x688c" visible="true" val="0x022a" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x688e" visible="true" val="0xb4" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x6890" visible="true" val="0xffffee5f" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x6892" visible="true" val="0xb4" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x6894" visible="true" val="0x022a" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x6896" visible="true" val="0x73" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x6898" visible="true" val="0x01ac" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x689a" visible="true" val="0xd4" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x689c" visible="true" val="0x02da" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x689e" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x68a0" visible="true" val="0x02dc" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x68a2" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x68a4" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x68a6" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x68a8" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x68aa" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x68ac" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x68ae" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x68b0" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x68b2" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x68b4" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x68b6" visible="true" val="0x2011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x68b8" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x68ba" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x68bc" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x68be" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x68c0" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x68c2" visible="true" val="0x0384" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x68c4" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x68c6" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x68c8" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x68ca" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x68cc" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x68ce" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x68d0" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x68d2" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x68d4" visible="true" val="0x00" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x68d6" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x68d8" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x68da" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x68dc" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x68de" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x68e0" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x68e2" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x68e4" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x68e6" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x68e8" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x68ea" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x68ec" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x68ee" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x68f0" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x68f2" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x68f4" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x68f6" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x68f8" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x68fa" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x68fc" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x68fe" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x6900" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x6902" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x6904" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x6906" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x6908" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x690a" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x690c" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x690e" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x6910" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x6912" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x6914" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x6916" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x6918" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x691a" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x691c" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x691e" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x6920" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="37">
                <SampleRate offset="0" bits="16" t="u16" id="0x6982" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x6984" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x6986" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x6988" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x698a" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x698c" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x698e" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x6990" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x6992" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x6994" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x6996" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x6998" visible="true" val="0xcdbf" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x699a" visible="true" val="0x020f" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x699c" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x699e" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x69a0" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x69a2" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x69a4" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x69a6" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x69a8" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x69aa" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x69ac" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x69ae" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x69b0" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x69b2" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x69b4" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x69b6" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x69b8" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x69ba" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x69bc" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x69be" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x69c0" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x69c2" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x69c4" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x69c6" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x69c8" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x69ca" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x69cc" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x69ce" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x69d0" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x69d2" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x69d4" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x69d6" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x69d8" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x69da" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x69dc" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x69de" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x69e0" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x69e2" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x69e4" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x69e6" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x69e8" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x69ea" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x69ec" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x69ee" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x69f0" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x69f2" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x69f4" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x69f6" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x69f8" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x69fa" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x69fc" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x69fe" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x6a00" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6a02" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x6a04" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x6a06" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6a08" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6a0a" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x6a0c" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x6a0e" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6a10" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x6a12" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x6a14" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6a16" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6a18" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x6a1a" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x6a1c" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x6a1e" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x6a20" visible="true" val="0x11" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x6a22" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x6a24" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x6a26" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x6a28" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x6a2a" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x6a2c" visible="true" val="0x32" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x6a2e" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x6a30" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x6a32" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x6a34" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x6a36" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x6a38" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x6a3a" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x6a3c" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x6a3e" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x6a40" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x6a42" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x6a44" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x6a46" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x6a48" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x6a4a" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x6a4c" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x6a4e" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x6a50" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x6a52" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x6a54" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x6a56" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x6a58" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x6a5a" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x6a5c" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x6a5e" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x6a60" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x6a62" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x6a64" visible="true" val="0x1425" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x6a66" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x6a68" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x6a6a" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x6a6c" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x6a6e" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x6a70" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x6a72" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x6a74" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x6a76" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x6a78" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x6a7a" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x6a7c" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x6a7e" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x6a80" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x6a82" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x6a84" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x6a86" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x6a88" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x6a8a" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x6a8c" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x6a8e" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x6a90" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x6a92" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x6a94" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x6a96" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x6a98" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x6a9a" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x6a9c" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x6a9e" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x6aa0" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x6aa2" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x6aa4" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x6aa6" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x6aa8" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x6aaa" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x6aac" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x6aae" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x6ab0" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x6ab2" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x6ab4" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x6ab6" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x6ab8" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x6aba" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x6abc" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x6abe" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x6ac0" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x6ac2" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x6ac4" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x6ac6" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x6ac8" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x6aca" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x6acc" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x6ace" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x6ad0" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6ad2" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6ad4" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x6ad6" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6ad8" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6ada" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x6adc" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x6ade" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6ae0" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6ae2" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x6ae4" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6ae6" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6ae8" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x6aea" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x6aec" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6aee" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6af0" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x6af2" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6af4" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6af6" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x6af8" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x6afa" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6afc" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6afe" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x6b00" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6b02" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6b04" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x6b06" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x6b08" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6b0a" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6b0c" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x6b0e" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6b10" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6b12" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x6b14" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6b16" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6b18" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x6b1a" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6b1c" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6b1e" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x6b20" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x6b22" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x6b24" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x6b26" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x6b28" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x6b2a" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x6b2c" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x6b2e" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x6b30" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x6b32" visible="true" val="0x3d88" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x6b34" visible="true" val="0x3feb" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x6b36" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x6b38" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x6b3a" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x6b3c" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x6b3e" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x6b40" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x6b42" visible="true" val="0x2e7f" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x6b44" visible="true" val="0xd678" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x6b46" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x6b48" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x6b4a" visible="true" val="0xfffffe79" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x6b4c" visible="true" val="0xffffff6f" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x6b4e" visible="true" val="0xffffff9f" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x6b50" visible="true" val="0xfffffee9" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x6b52" visible="true" val="0xfffffff6" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x6b54" visible="true" val="0x21" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x6b56" visible="true" val="0x0187" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x6b58" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x6b5a" visible="true" val="0x02dc" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x6b5c" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x6b5e" visible="true" val="0x02da" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x6b60" visible="true" val="0xd4" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x6b62" visible="true" val="0x01ac" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x6b64" visible="true" val="0x73" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x6b66" visible="true" val="0x022a" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x6b68" visible="true" val="0xb4" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x6b6a" visible="true" val="0xffffee5f" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x6b6c" visible="true" val="0xb4" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x6b6e" visible="true" val="0x022a" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x6b70" visible="true" val="0x73" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x6b72" visible="true" val="0x01ac" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x6b74" visible="true" val="0xd4" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x6b76" visible="true" val="0x02da" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x6b78" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x6b7a" visible="true" val="0x02dc" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x6b7c" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x6b7e" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x6b80" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x6b82" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x6b84" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x6b86" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x6b88" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x6b8a" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x6b8c" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x6b8e" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x6b90" visible="true" val="0x11" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x6b92" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x6b94" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x6b96" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x6b98" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x6b9a" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x6b9c" visible="true" val="0x012c" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x6b9e" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x6ba0" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x6ba2" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x6ba4" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x6ba6" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x6ba8" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x6baa" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x6bac" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x6bae" visible="true" val="0x00" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x6bb0" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x6bb2" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x6bb4" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x6bb6" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x6bb8" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x6bba" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x6bbc" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x6bbe" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x6bc0" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x6bc2" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x6bc4" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x6bc6" visible="true" val="0x0e43" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x6bc8" visible="true" val="0x11f4" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x6bca" visible="true" val="0x1425" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x6bcc" visible="true" val="0x169a" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x6bce" visible="true" val="0x195c" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x6bd0" visible="true" val="0x1c74" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x6bd2" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x6bd4" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x6bd6" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x6bd8" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x6bda" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x6bdc" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x6bde" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x6be0" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x6be2" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x6be4" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x6be6" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x6be8" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x6bea" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x6bec" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x6bee" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x6bf0" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x6bf2" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x6bf4" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x6bf6" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x6bf8" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x6bfa" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="38">
                <SampleRate offset="0" bits="16" t="u16" id="0x6c5c" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x6c5e" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x6c60" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x6c62" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x6c64" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x6c66" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x6c68" visible="true" val="0x1d81" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x6c6a" visible="true" val="0x3d98" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x6c6c" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x6c6e" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x6c70" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x6c72" visible="true" val="0x13c6" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x6c74" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x6c76" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x6c78" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x6c7a" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x6c7c" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x6c7e" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x6c80" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x6c82" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x6c84" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x6c86" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x6c88" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x6c8a" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x6c8c" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x6c8e" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x6c90" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x6c92" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x6c94" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x6c96" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x6c98" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x6c9a" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x6c9c" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x6c9e" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x6ca0" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x6ca2" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x6ca4" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x6ca6" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x6ca8" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x6caa" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x6cac" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x6cae" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x6cb0" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x6cb2" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x6cb4" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x6cb6" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x6cb8" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x6cba" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x6cbc" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x6cbe" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6cc0" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x6cc2" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x6cc4" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6cc6" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6cc8" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x6cca" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x6ccc" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6cce" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x6cd0" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x6cd2" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6cd4" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6cd6" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x6cd8" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x6cda" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6cdc" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x6cde" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x6ce0" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6ce2" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6ce4" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x6ce6" visible="false" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x6ce8" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6cea" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x6cec" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x6cee" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6cf0" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6cf2" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x6cf4" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x6cf6" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x6cf8" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x6cfa" visible="true" val="0x1311" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x6cfc" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x6cfe" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x6d00" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x6d02" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x6d04" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x6d06" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x6d08" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x6d0a" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x6d0c" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x6d0e" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x6d10" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x6d12" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x6d14" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x6d16" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x6d18" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x6d1a" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x6d1c" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x6d1e" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x6d20" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x6d22" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x6d24" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x6d26" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x6d28" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x6d2a" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x6d2c" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x6d2e" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x6d30" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x6d32" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x6d34" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x6d36" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x6d38" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x6d3a" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x6d3c" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x6d3e" visible="true" val="0x1425" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x6d40" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x6d42" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x6d44" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x6d46" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x6d48" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x6d4a" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x6d4c" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x6d4e" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x6d50" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x6d52" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x6d54" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x6d56" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x6d58" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x6d5a" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x6d5c" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x6d5e" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x6d60" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x6d62" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x6d64" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x6d66" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x6d68" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x6d6a" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x6d6c" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x6d6e" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x6d70" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x6d72" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x6d74" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x6d76" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x6d78" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x6d7a" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x6d7c" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x6d7e" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x6d80" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x6d82" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x6d84" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x6d86" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x6d88" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x6d8a" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x6d8c" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x6d8e" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x6d90" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x6d92" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x6d94" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x6d96" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x6d98" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x6d9a" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x6d9c" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x6d9e" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x6da0" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x6da2" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x6da4" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x6da6" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x6da8" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x6daa" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6dac" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6dae" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x6db0" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6db2" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6db4" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x6db6" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x6db8" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6dba" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6dbc" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x6dbe" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6dc0" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6dc2" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x6dc4" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x6dc6" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6dc8" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6dca" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x6dcc" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6dce" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6dd0" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x6dd2" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x6dd4" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6dd6" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6dd8" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x6dda" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6ddc" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6dde" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x6de0" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x6de2" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6de4" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6de6" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x6de8" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6dea" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6dec" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x6dee" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6df0" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6df2" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x6df4" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6df6" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6df8" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x6dfa" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x6dfc" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x6dfe" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x6e00" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x6e02" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x6e04" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x6e06" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x6e08" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x6e0a" val="0x07" visible="true" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x6e0c" visible="true" val="0x2ac3" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x6e0e" visible="true" val="0x13c6" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x6e10" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x6e12" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x6e14" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x6e16" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x6e18" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x6e1a" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x6e1c" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x6e1e" visible="true" val="0xd678" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x6e20" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x6e22" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x6e24" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x6e26" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x6e28" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x6e2a" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x6e2c" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x6e2e" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x6e30" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x6e32" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x6e34" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x6e36" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x6e38" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x6e3a" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x6e3c" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x6e3e" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x6e40" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x6e42" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x6e44" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x6e46" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x6e48" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x6e4a" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x6e4c" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x6e4e" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x6e50" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x6e52" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x6e54" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x6e56" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x6e58" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x6e5a" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x6e5c" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x6e5e" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x6e60" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x6e62" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x6e64" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x6e66" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x6e68" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x6e6a" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x6e6c" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x6e6e" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x6e70" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x6e72" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x6e74" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x6e76" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x6e78" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x6e7a" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x6e7c" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x6e7e" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x6e80" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x6e82" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x6e84" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x6e86" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x6e88" visible="true" val="0x00" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x6e8a" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x6e8c" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x6e8e" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x6e90" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x6e92" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x6e94" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x6e96" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x6e98" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x6e9a" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x6e9c" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x6e9e" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x6ea0" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x6ea2" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x6ea4" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x6ea6" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x6ea8" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x6eaa" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x6eac" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x6eae" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x6eb0" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x6eb2" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x6eb4" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x6eb6" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x6eb8" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x6eba" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x6ebc" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x6ebe" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x6ec0" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x6ec2" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x6ec4" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x6ec6" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x6ec8" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x6eca" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x6ecc" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x6ece" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x6ed0" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x6ed2" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x6ed4" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="39">
                <SampleRate offset="0" bits="16" t="u16" id="0x6f36" visible="true" val="0x20" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x6f38" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x6f3a" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x6f3c" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x6f3e" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x6f40" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x6f42" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x6f44" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x6f46" visible="true" val="0x04ad" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x6f48" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x6f4a" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x6f4c" visible="true" val="0xc4e0" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x6f4e" visible="true" val="0x07f6" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x6f50" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x6f52" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x6f54" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x6f56" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x6f58" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x6f5a" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x6f5c" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x6f5e" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x6f60" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x6f62" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x6f64" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x6f66" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x6f68" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x6f6a" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x6f6c" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x6f6e" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x6f70" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x6f72" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x6f74" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x6f76" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x6f78" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x6f7a" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x6f7c" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x6f7e" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x6f80" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x6f82" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x6f84" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x6f86" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x6f88" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x6f8a" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x6f8c" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x6f8e" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x6f90" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x6f92" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x6f94" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x6f96" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x6f98" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6f9a" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x6f9c" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x6f9e" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6fa0" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6fa2" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x6fa4" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x6fa6" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6fa8" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x6faa" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x6fac" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6fae" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6fb0" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x6fb2" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x6fb4" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6fb6" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x6fb8" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x6fba" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6fbc" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6fbe" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x6fc0" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x6fc2" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x6fc4" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x6fc6" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x6fc8" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x6fca" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x6fcc" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x6fce" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x6fd0" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x6fd2" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x6fd4" visible="true" val="0x11" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x6fd6" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x6fd8" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x6fda" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x6fdc" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x6fde" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x6fe0" visible="true" val="0x32" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x6fe2" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x6fe4" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x6fe6" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x6fe8" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x6fea" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x6fec" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x6fee" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x6ff0" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x6ff2" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x6ff4" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x6ff6" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x6ff8" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x6ffa" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x6ffc" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x6ffe" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x7000" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x7002" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x7004" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x7006" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x7008" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x700a" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x700c" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x700e" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x7010" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x7012" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x7014" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x7016" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x7018" visible="true" val="0x1000" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x701a" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x701c" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x701e" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x7020" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x7022" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x7024" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x7026" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x7028" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x702a" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x702c" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x702e" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x7030" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x7032" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x7034" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x7036" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x7038" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x703a" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x703c" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x703e" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x7040" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x7042" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x7044" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x7046" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x7048" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x704a" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x704c" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x704e" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x7050" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x7052" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x7054" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x7056" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x7058" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x705a" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x705c" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x705e" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x7060" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x7062" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x7064" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x7066" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x7068" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x706a" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x706c" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x706e" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x7070" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x7072" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x7074" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x7076" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x7078" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x707a" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x707c" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x707e" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x7080" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x7082" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x7084" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7086" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7088" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x708a" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x708c" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x708e" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x7090" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x7092" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7094" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7096" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x7098" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x709a" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x709c" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x709e" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x70a0" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x70a2" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x70a4" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x70a6" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x70a8" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x70aa" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x70ac" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x70ae" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x70b0" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x70b2" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x70b4" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x70b6" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x70b8" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x70ba" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x70bc" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x70be" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x70c0" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x70c2" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x70c4" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x70c6" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x70c8" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x70ca" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x70cc" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x70ce" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x70d0" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x70d2" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x70d4" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x70d6" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x70d8" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x70da" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x70dc" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x70de" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x70e0" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x70e2" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x70e4" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x70e6" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x70e8" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x70ea" visible="true" val="0xfdaa" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x70ec" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x70ee" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x70f0" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x70f2" visible="true" val="0x07f6" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x70f4" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x70f6" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x70f8" visible="true" val="0xec3a" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x70fa" visible="true" val="0xfd0d" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x70fc" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x70fe" visible="true" val="0xfffffe79" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x7100" visible="true" val="0xffffff6f" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x7102" visible="true" val="0xffffff9f" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x7104" visible="true" val="0xfffffee9" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x7106" visible="true" val="0xfffffff6" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x7108" visible="true" val="0x21" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x710a" visible="true" val="0x0187" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x710c" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x710e" visible="true" val="0x02dc" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x7110" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x7112" visible="true" val="0x02da" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x7114" visible="true" val="0xd4" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x7116" visible="true" val="0x01ac" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x7118" visible="true" val="0x73" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x711a" visible="true" val="0x022a" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x711c" visible="true" val="0xb4" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x711e" visible="true" val="0xffffee5f" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x7120" visible="true" val="0xb4" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x7122" visible="true" val="0x022a" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x7124" visible="true" val="0x73" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x7126" visible="true" val="0x01ac" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x7128" visible="true" val="0xd4" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x712a" visible="true" val="0x02da" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x712c" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x712e" visible="true" val="0x02dc" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x7130" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x7132" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x7134" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x7136" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x7138" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x713a" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x713c" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x713e" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x7140" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x7142" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x7144" visible="true" val="0x2011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x7146" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x7148" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x714a" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x714c" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x714e" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x7150" visible="true" val="0x0384" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x7152" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x7154" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x7156" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x7158" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x715a" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x715c" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x715e" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x7160" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x7162" visible="true" val="0x00" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x7164" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x7166" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x7168" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x716a" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x716c" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x716e" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x7170" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x7172" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x7174" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x7176" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x7178" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x717a" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x717c" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x717e" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x7180" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x7182" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x7184" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x7186" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x7188" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x718a" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x718c" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x718e" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x7190" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x7192" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x7194" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x7196" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x7198" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x719a" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x719c" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x719e" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x71a0" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x71a2" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x71a4" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x71a6" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x71a8" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x71aa" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x71ac" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x71ae" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="40">
                <SampleRate offset="0" bits="16" t="u16" id="0x7210" visible="true" val="0x30" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x7212" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x7214" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x7216" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x7218" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x721a" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x721c" visible="true" val="0x1d81" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x721e" visible="true" val="0x3d98" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x7220" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x7222" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x7224" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x7226" visible="true" val="0x13c6" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x7228" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x722a" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x722c" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x722e" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x7230" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x7232" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x7234" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x7236" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x7238" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x723a" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x723c" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x723e" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x7240" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x7242" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x7244" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x7246" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x7248" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x724a" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x724c" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x724e" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x7250" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x7252" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x7254" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x7256" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x7258" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x725a" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x725c" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x725e" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x7260" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x7262" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x7264" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x7266" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x7268" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x726a" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x726c" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x726e" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x7270" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x7272" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x7274" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x7276" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x7278" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x727a" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x727c" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x727e" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x7280" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x7282" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x7284" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x7286" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x7288" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x728a" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x728c" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x728e" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x7290" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x7292" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x7294" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x7296" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x7298" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x729a" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x729c" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x729e" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x72a0" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x72a2" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x72a4" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x72a6" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x72a8" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x72aa" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x72ac" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x72ae" visible="true" val="0x1311" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x72b0" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x72b2" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x72b4" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x72b6" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x72b8" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x72ba" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x72bc" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x72be" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x72c0" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x72c2" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x72c4" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x72c6" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x72c8" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x72ca" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x72cc" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x72ce" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x72d0" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x72d2" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x72d4" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x72d6" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x72d8" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x72da" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x72dc" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x72de" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x72e0" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x72e2" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x72e4" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x72e6" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x72e8" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x72ea" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x72ec" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x72ee" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x72f0" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x72f2" visible="true" val="0x1000" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x72f4" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x72f6" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x72f8" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x72fa" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x72fc" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x72fe" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x7300" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x7302" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x7304" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x7306" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x7308" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x730a" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x730c" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x730e" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x7310" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x7312" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x7314" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x7316" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x7318" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x731a" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x731c" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x731e" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x7320" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x7322" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x7324" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x7326" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x7328" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x732a" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x732c" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x732e" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x7330" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x7332" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x7334" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x7336" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x7338" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x733a" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x733c" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x733e" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x7340" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x7342" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x7344" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x7346" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x7348" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x734a" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x734c" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x734e" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x7350" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x7352" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x7354" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x7356" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x7358" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x735a" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x735c" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x735e" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7360" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7362" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x7364" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7366" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7368" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x736a" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x736c" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x736e" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7370" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x7372" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7374" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7376" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x7378" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x737a" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x737c" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x737e" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x7380" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7382" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7384" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x7386" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x7388" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x738a" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x738c" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x738e" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7390" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7392" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x7394" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x7396" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7398" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x739a" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x739c" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x739e" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x73a0" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x73a2" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x73a4" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x73a6" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x73a8" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x73aa" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x73ac" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x73ae" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x73b0" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x73b2" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x73b4" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x73b6" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x73b8" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x73ba" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x73bc" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x73be" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x73c0" visible="true" val="0x2ac3" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x73c2" visible="true" val="0x13c6" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x73c4" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x73c6" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x73c8" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x73ca" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x73cc" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x73ce" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x73d0" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x73d2" visible="true" val="0xd678" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x73d4" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x73d6" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x73d8" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x73da" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x73dc" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x73de" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x73e0" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x73e2" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x73e4" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x73e6" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x73e8" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x73ea" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x73ec" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x73ee" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x73f0" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x73f2" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x73f4" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x73f6" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x73f8" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x73fa" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x73fc" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x73fe" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x7400" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x7402" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x7404" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x7406" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x7408" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x740a" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x740c" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x740e" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x7410" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x7412" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x7414" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x7416" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x7418" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x741a" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x741c" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x741e" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x7420" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x7422" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x7424" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x7426" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x7428" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x742a" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x742c" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x742e" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x7430" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x7432" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x7434" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x7436" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x7438" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x743a" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x743c" visible="true" val="0x00" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x743e" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x7440" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x7442" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x7444" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x7446" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x7448" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x744a" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x744c" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x744e" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x7450" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x7452" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x7454" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x7456" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x7458" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x745a" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x745c" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x745e" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x7460" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x7462" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x7464" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x7466" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x7468" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x746a" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x746c" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x746e" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x7470" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x7472" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x7474" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x7476" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x7478" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x747a" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x747c" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x747e" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x7480" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x7482" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x7484" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x7486" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x7488" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="41">
                <SampleRate offset="0" bits="16" t="u16" id="0x74ea" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x74ec" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x74ee" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x74f0" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x74f2" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x74f4" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x74f6" visible="true" val="0x1d81" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x74f8" visible="true" val="0x3d98" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x74fa" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x74fc" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x74fe" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x7500" visible="true" val="0x13c6" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x7502" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x7504" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x7506" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x7508" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x750a" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x750c" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x750e" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x7510" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x7512" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x7514" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x7516" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x7518" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x751a" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x751c" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x751e" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x7520" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x7522" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x7524" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x7526" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x7528" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x752a" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x752c" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x752e" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x7530" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x7532" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x7534" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x7536" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x7538" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x753a" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x753c" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x753e" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x7540" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x7542" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x7544" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x7546" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x7548" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x754a" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x754c" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x754e" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x7550" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x7552" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x7554" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x7556" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x7558" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x755a" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x755c" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x755e" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x7560" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x7562" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x7564" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x7566" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x7568" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x756a" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x756c" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x756e" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x7570" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x7572" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x7574" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x7576" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x7578" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x757a" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x757c" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x757e" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x7580" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x7582" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x7584" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x7586" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x7588" visible="true" val="0x1311" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x758a" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x758c" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x758e" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x7590" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x7592" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x7594" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x7596" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x7598" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x759a" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x759c" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x759e" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x75a0" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x75a2" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x75a4" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x75a6" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x75a8" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x75aa" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x75ac" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x75ae" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x75b0" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x75b2" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x75b4" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x75b6" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x75b8" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x75ba" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x75bc" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x75be" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x75c0" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x75c2" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x75c4" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x75c6" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x75c8" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x75ca" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x75cc" visible="true" val="0x1fed" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x75ce" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x75d0" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x75d2" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x75d4" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x75d6" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x75d8" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x75da" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x75dc" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x75de" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x75e0" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x75e2" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x75e4" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x75e6" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x75e8" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x75ea" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x75ec" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x75ee" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x75f0" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x75f2" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x75f4" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x75f6" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x75f8" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x75fa" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x75fc" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x75fe" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x7600" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x7602" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x7604" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x7606" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x7608" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x760a" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x760c" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x760e" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x7610" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x7612" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x7614" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x7616" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x7618" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x761a" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x761c" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x761e" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x7620" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x7622" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x7624" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x7626" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x7628" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x762a" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x762c" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x762e" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x7630" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x7632" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x7634" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x7636" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x7638" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x763a" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x763c" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x763e" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7640" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7642" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x7644" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x7646" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7648" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x764a" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x764c" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x764e" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7650" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x7652" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x7654" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7656" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7658" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x765a" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x765c" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x765e" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x7660" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x7662" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7664" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7666" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x7668" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x766a" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x766c" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x766e" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x7670" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7672" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7674" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x7676" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7678" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x767a" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x767c" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x767e" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7680" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x7682" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7684" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7686" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x7688" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x768a" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x768c" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x768e" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x7690" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x7692" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x7694" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x7696" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x7698" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x769a" visible="true" val="0x2ac3" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x769c" visible="true" val="0x13c6" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x769e" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x76a0" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x76a2" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x76a4" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x76a6" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x76a8" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x76aa" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x76ac" visible="true" val="0xd678" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x76ae" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x76b0" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x76b2" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x76b4" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x76b6" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x76b8" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x76ba" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x76bc" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x76be" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x76c0" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x76c2" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x76c4" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x76c6" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x76c8" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x76ca" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x76cc" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x76ce" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x76d0" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x76d2" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x76d4" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x76d6" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x76d8" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x76da" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x76dc" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x76de" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x76e0" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x76e2" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x76e4" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x76e6" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x76e8" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x76ea" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x76ec" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x76ee" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x76f0" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x76f2" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x76f4" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x76f6" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x76f8" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x76fa" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x76fc" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x76fe" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x7700" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x7702" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x7704" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x7706" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x7708" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x770a" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x770c" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x770e" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x7710" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x7712" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x7714" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x7716" visible="true" val="0x00" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x7718" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x771a" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x771c" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x771e" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x7720" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x7722" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x7724" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x7726" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x7728" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x772a" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x772c" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x772e" visible="true" val="0x1fed" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x7730" visible="true" val="0x1fed" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x7732" visible="true" val="0x1fed" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x7734" visible="true" val="0x1fed" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x7736" visible="true" val="0x1fed" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x7738" visible="true" val="0x1fed" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x773a" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x773c" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x773e" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x7740" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x7742" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x7744" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x7746" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x7748" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x774a" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x774c" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x774e" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x7750" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x7752" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x7754" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x7756" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x7758" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x775a" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x775c" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x775e" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x7760" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x7762" visible="false" val="0x0" />
            </VOIP1>
        </CARKIT>
        <BTHSNREC>
            <NB1 mode="42">
                <SampleRate offset="0" bits="16" t="u16" id="0x77c4" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x77c6" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x77c8" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x77ca" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x77cc" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x77ce" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x77d0" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x77d2" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x77d4" visible="true" val="0x020f" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x77d6" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x77d8" visible="true" val="0x209c" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x77da" visible="true" val="0xe79d" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x77dc" visible="true" val="0x04aa" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x77de" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x77e0" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x77e2" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x77e4" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x77e6" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x77e8" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x77ea" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x77ec" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x77ee" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x77f0" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x77f2" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x77f4" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x77f6" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x77f8" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x77fa" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x77fc" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x77fe" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x7800" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x7802" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x7804" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x7806" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x7808" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x780a" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x780c" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x780e" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x7810" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x7812" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x7814" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x7816" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x7818" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x781a" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x781c" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x781e" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x7820" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x7822" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x7824" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x7826" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x7828" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x782a" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x782c" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x782e" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x7830" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x7832" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x7834" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x7836" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x7838" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x783a" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x783c" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x783e" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x7840" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x7842" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x7844" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x7846" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x7848" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x784a" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x784c" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x784e" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x7850" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x7852" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x7854" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x7856" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x7858" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x785a" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x785c" visible="true" val="0x01" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x785e" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x7860" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x7862" visible="true" val="0x11" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x7864" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x7866" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x7868" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x786a" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x786c" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x786e" visible="true" val="0x64" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x7870" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x7872" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x7874" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x7876" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x7878" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x787a" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x787c" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x787e" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x7880" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x7882" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x7884" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x7886" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x7888" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x788a" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x788c" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x788e" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x7890" visible="true" val="0x1c74" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x7892" visible="true" val="0xfffffff6" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x7894" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x7896" visible="true" val="0x5db4" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x7898" visible="true" val="0xfffffce0" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x789a" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x789c" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x789e" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x78a0" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x78a2" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x78a4" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x78a6" visible="true" val="0x169a" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x78a8" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x78aa" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x78ac" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x78ae" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x78b0" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x78b2" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x78b4" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x78b6" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x78b8" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x78ba" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x78bc" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x78be" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x78c0" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x78c2" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x78c4" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x78c6" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x78c8" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x78ca" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x78cc" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x78ce" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x78d0" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x78d2" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x78d4" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x78d6" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x78d8" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x78da" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x78dc" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x78de" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x78e0" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x78e2" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x78e4" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x78e6" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x78e8" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x78ea" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x78ec" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x78ee" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x78f0" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x78f2" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x78f4" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x78f6" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x78f8" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x78fa" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x78fc" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x78fe" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x7900" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x7902" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x7904" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x7906" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x7908" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x790a" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x790c" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x790e" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x7910" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x7912" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7914" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7916" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x7918" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x791a" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x791c" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x791e" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x7920" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7922" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7924" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x7926" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7928" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x792a" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x792c" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x792e" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7930" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7932" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x7934" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7936" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7938" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x793a" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x793c" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x793e" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7940" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x7942" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7944" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7946" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x7948" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x794a" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x794c" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x794e" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x7950" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7952" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7954" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x7956" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7958" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x795a" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x795c" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x795e" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7960" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x7962" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x7964" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x7966" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x7968" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x796a" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x796c" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x796e" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x7970" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x7972" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x7974" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x7976" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x7978" visible="true" val="0xfdaa" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x797a" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x797c" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x797e" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x7980" visible="true" val="0x07f6" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x7982" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x7984" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x7986" visible="true" val="0xec3a" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x7988" visible="true" val="0xfd0d" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x798a" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x798c" visible="true" val="0xfffffe79" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x798e" visible="true" val="0xffffff6f" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x7990" visible="true" val="0xffffff9f" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x7992" visible="true" val="0xfffffee9" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x7994" visible="true" val="0xfffffff6" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x7996" visible="true" val="0x21" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x7998" visible="true" val="0x0187" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x799a" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x799c" visible="true" val="0x02dc" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x799e" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x79a0" visible="true" val="0x02da" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x79a2" visible="true" val="0xd4" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x79a4" visible="true" val="0x01ac" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x79a6" visible="true" val="0x73" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x79a8" visible="true" val="0x022a" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x79aa" visible="true" val="0xb4" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x79ac" visible="true" val="0xffffee5f" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x79ae" visible="true" val="0xb4" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x79b0" visible="true" val="0x022a" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x79b2" visible="true" val="0x73" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x79b4" visible="true" val="0x01ac" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x79b6" visible="true" val="0xd4" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x79b8" visible="true" val="0x02da" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x79ba" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x79bc" visible="true" val="0x02dc" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x79be" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x79c0" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x79c2" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x79c4" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x79c6" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x79c8" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x79ca" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x79cc" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x79ce" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x79d0" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x79d2" visible="true" val="0x0111" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x79d4" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x79d6" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x79d8" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x79da" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x79dc" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x79de" visible="true" val="0x00" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x79e0" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x79e2" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x79e4" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x79e6" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x79e8" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x79ea" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x79ec" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x79ee" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x79f0" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x79f2" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x79f4" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x79f6" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x79f8" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x79fa" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x79fc" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x79fe" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x7a00" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x7a02" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x7a04" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x7a06" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x7a08" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x7a0a" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x7a0c" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x7a0e" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x7a10" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x7a12" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x7a14" visible="true" val="0x1000" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x7a16" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x7a18" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x7a1a" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x7a1c" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x7a1e" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x7a20" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x7a22" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x7a24" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x7a26" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x7a28" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x7a2a" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x7a2c" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x7a2e" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x7a30" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x7a32" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x7a34" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x7a36" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x7a38" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x7a3a" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x7a3c" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="43">
                <SampleRate offset="0" bits="16" t="u16" id="0x7a9e" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x7aa0" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x7aa2" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x7aa4" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x7aa6" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x7aa8" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x7aaa" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x7aac" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x7aae" visible="true" val="0x04ad" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x7ab0" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x7ab2" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x7ab4" visible="true" val="0xc4e0" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x7ab6" visible="true" val="0x07f6" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x7ab8" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x7aba" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x7abc" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x7abe" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x7ac0" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x7ac2" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x7ac4" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x7ac6" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x7ac8" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x7aca" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x7acc" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x7ace" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x7ad0" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x7ad2" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x7ad4" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x7ad6" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x7ad8" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x7ada" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x7adc" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x7ade" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x7ae0" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x7ae2" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x7ae4" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x7ae6" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x7ae8" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x7aea" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x7aec" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x7aee" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x7af0" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x7af2" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x7af4" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x7af6" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x7af8" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x7afa" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x7afc" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x7afe" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x7b00" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x7b02" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x7b04" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x7b06" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x7b08" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x7b0a" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x7b0c" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x7b0e" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x7b10" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x7b12" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x7b14" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x7b16" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x7b18" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x7b1a" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x7b1c" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x7b1e" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x7b20" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x7b22" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x7b24" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x7b26" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x7b28" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x7b2a" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x7b2c" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x7b2e" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x7b30" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x7b32" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x7b34" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x7b36" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x7b38" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x7b3a" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x7b3c" visible="true" val="0x11" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x7b3e" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x7b40" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x7b42" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x7b44" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x7b46" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x7b48" visible="true" val="0x64" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x7b4a" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x7b4c" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x7b4e" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x7b50" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x7b52" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x7b54" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x7b56" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x7b58" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x7b5a" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x7b5c" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x7b5e" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x7b60" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x7b62" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x7b64" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x7b66" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x7b68" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x7b6a" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x7b6c" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x7b6e" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x7b70" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x7b72" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x7b74" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x7b76" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x7b78" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x7b7a" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x7b7c" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x7b7e" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x7b80" visible="true" val="0x1000" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x7b82" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x7b84" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x7b86" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x7b88" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x7b8a" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x7b8c" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x7b8e" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x7b90" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x7b92" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x7b94" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x7b96" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x7b98" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x7b9a" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x7b9c" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x7b9e" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x7ba0" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x7ba2" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x7ba4" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x7ba6" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x7ba8" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x7baa" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x7bac" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x7bae" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x7bb0" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x7bb2" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x7bb4" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x7bb6" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x7bb8" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x7bba" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x7bbc" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x7bbe" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x7bc0" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x7bc2" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x7bc4" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x7bc6" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x7bc8" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x7bca" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x7bcc" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x7bce" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x7bd0" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x7bd2" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x7bd4" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x7bd6" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x7bd8" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x7bda" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x7bdc" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x7bde" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x7be0" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x7be2" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x7be4" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x7be6" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x7be8" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x7bea" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x7bec" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7bee" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7bf0" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x7bf2" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7bf4" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7bf6" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x7bf8" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x7bfa" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7bfc" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7bfe" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x7c00" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7c02" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7c04" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x7c06" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x7c08" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7c0a" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7c0c" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x7c0e" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7c10" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7c12" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x7c14" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x7c16" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7c18" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7c1a" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x7c1c" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7c1e" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7c20" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x7c22" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x7c24" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7c26" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7c28" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x7c2a" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7c2c" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7c2e" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x7c30" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7c32" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7c34" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x7c36" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7c38" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7c3a" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x7c3c" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x7c3e" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x7c40" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x7c42" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x7c44" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x7c46" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x7c48" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x7c4a" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x7c4c" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x7c4e" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x7c50" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x7c52" visible="true" val="0xfdaa" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x7c54" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x7c56" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x7c58" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x7c5a" visible="true" val="0x07f6" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x7c5c" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x7c5e" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x7c60" visible="true" val="0xec3a" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x7c62" visible="true" val="0xfd0d" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x7c64" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x7c66" visible="true" val="0xfffffe79" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x7c68" visible="true" val="0xffffff6f" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x7c6a" visible="true" val="0xffffff9f" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x7c6c" visible="true" val="0xfffffee9" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x7c6e" visible="true" val="0xfffffff6" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x7c70" visible="true" val="0x21" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x7c72" visible="true" val="0x0187" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x7c74" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x7c76" visible="true" val="0x02dc" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x7c78" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x7c7a" visible="true" val="0x02da" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x7c7c" visible="true" val="0xd4" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x7c7e" visible="true" val="0x01ac" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x7c80" visible="true" val="0x73" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x7c82" visible="true" val="0x022a" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x7c84" visible="true" val="0xb4" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x7c86" visible="true" val="0xffffee5f" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x7c88" visible="true" val="0xb4" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x7c8a" visible="true" val="0x022a" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x7c8c" visible="true" val="0x73" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x7c8e" visible="true" val="0x01ac" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x7c90" visible="true" val="0xd4" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x7c92" visible="true" val="0x02da" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x7c94" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x7c96" visible="true" val="0x02dc" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x7c98" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x7c9a" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x7c9c" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x7c9e" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x7ca0" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x7ca2" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x7ca4" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x7ca6" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x7ca8" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x7caa" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x7cac" visible="true" val="0x2011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x7cae" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x7cb0" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x7cb2" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x7cb4" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x7cb6" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x7cb8" visible="true" val="0x0384" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x7cba" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x7cbc" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x7cbe" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x7cc0" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x7cc2" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x7cc4" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x7cc6" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x7cc8" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x7cca" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x7ccc" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x7cce" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x7cd0" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x7cd2" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x7cd4" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x7cd6" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x7cd8" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x7cda" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x7cdc" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x7cde" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x7ce0" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x7ce2" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x7ce4" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x7ce6" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x7ce8" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x7cea" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x7cec" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x7cee" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x7cf0" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x7cf2" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x7cf4" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x7cf6" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x7cf8" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x7cfa" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x7cfc" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x7cfe" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x7d00" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x7d02" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x7d04" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x7d06" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x7d08" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x7d0a" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x7d0c" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x7d0e" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x7d10" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x7d12" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x7d14" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x7d16" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="44">
                <SampleRate offset="0" bits="16" t="u16" id="0x7d78" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x7d7a" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x7d7c" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x7d7e" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x7d80" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x7d82" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x7d84" visible="true" val="0x38df" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x7d86" visible="true" val="0x2d40" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x7d88" visible="true" val="0x0635" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x7d8a" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x7d8c" visible="true" val="0x3274" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x7d8e" visible="true" val="0xffffdc7e" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x7d90" visible="true" val="0xfffffd11" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x7d92" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x7d94" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x7d96" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x7d98" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x7d9a" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x7d9c" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x7d9e" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x7da0" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x7da2" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x7da4" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x7da6" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x7da8" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x7daa" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x7dac" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x7dae" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x7db0" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x7db2" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x7db4" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x7db6" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x7db8" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x7dba" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x7dbc" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x7dbe" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x7dc0" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x7dc2" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x7dc4" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x7dc6" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x7dc8" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x7dca" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x7dcc" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x7dce" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x7dd0" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x7dd2" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x7dd4" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x7dd6" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x7dd8" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x7dda" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x7ddc" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x7dde" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x7de0" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x7de2" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x7de4" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x7de6" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x7de8" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x7dea" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x7dec" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x7dee" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x7df0" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x7df2" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x7df4" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x7df6" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x7df8" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x7dfa" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x7dfc" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x7dfe" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x7e00" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x7e02" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x7e04" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x7e06" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x7e08" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x7e0a" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x7e0c" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x7e0e" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x7e10" visible="true" val="0x01" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x7e12" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x7e14" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x7e16" visible="true" val="0x11" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x7e18" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x7e1a" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x7e1c" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x7e1e" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x7e20" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x7e22" visible="true" val="0x64" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x7e24" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x7e26" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x7e28" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x7e2a" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x7e2c" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x7e2e" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x7e30" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x7e32" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x7e34" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x7e36" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x7e38" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x7e3a" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x7e3c" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x7e3e" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x7e40" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x7e42" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x7e44" visible="true" val="0x1c74" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x7e46" visible="true" val="0xfffffff6" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x7e48" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x7e4a" visible="true" val="0x5db4" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x7e4c" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x7e4e" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x7e50" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x7e52" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x7e54" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x7e56" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x7e58" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x7e5a" visible="true" val="0x0e43" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x7e5c" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x7e5e" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x7e60" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x7e62" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x7e64" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x7e66" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x7e68" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x7e6a" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x7e6c" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x7e6e" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x7e70" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x7e72" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x7e74" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x7e76" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x7e78" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x7e7a" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x7e7c" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x7e7e" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x7e80" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x7e82" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x7e84" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x7e86" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x7e88" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x7e8a" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x7e8c" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x7e8e" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x7e90" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x7e92" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x7e94" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x7e96" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x7e98" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x7e9a" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x7e9c" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x7e9e" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x7ea0" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x7ea2" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x7ea4" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x7ea6" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x7ea8" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x7eaa" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x7eac" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x7eae" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x7eb0" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x7eb2" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x7eb4" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x7eb6" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x7eb8" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x7eba" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x7ebc" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x7ebe" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x7ec0" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x7ec2" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x7ec4" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x7ec6" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7ec8" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7eca" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x7ecc" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7ece" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7ed0" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x7ed2" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x7ed4" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7ed6" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7ed8" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x7eda" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7edc" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7ede" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x7ee0" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x7ee2" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7ee4" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7ee6" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x7ee8" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7eea" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7eec" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x7eee" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x7ef0" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7ef2" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7ef4" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x7ef6" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7ef8" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7efa" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x7efc" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x7efe" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7f00" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7f02" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x7f04" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7f06" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7f08" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x7f0a" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x7f0c" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x7f0e" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x7f10" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x7f12" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x7f14" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x7f16" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x7f18" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x7f1a" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x7f1c" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x7f1e" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x7f20" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x7f22" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x7f24" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x7f26" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x7f28" visible="true" val="0x3d88" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x7f2a" visible="true" val="0x3feb" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x7f2c" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x7f2e" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x7f30" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x7f32" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x7f34" visible="true" val="0x0212" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x7f36" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x7f38" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x7f3a" visible="true" val="0xec3f" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x7f3c" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x7f3e" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x7f40" visible="true" val="0xfffffe79" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x7f42" visible="true" val="0xffffff6f" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x7f44" visible="true" val="0xffffff9f" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x7f46" visible="true" val="0xfffffee9" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x7f48" visible="true" val="0xfffffff6" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x7f4a" visible="true" val="0x21" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x7f4c" visible="true" val="0x0187" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x7f4e" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x7f50" visible="true" val="0x02dc" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x7f52" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x7f54" visible="true" val="0x02da" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x7f56" visible="true" val="0xd4" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x7f58" visible="true" val="0x01ac" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x7f5a" visible="true" val="0x73" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x7f5c" visible="true" val="0x022a" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x7f5e" visible="true" val="0xb4" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x7f60" visible="true" val="0xffffee5f" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x7f62" visible="true" val="0xb4" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x7f64" visible="true" val="0x022a" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x7f66" visible="true" val="0x73" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x7f68" visible="true" val="0x01ac" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x7f6a" visible="true" val="0xd4" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x7f6c" visible="true" val="0x02da" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x7f6e" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x7f70" visible="true" val="0x02dc" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x7f72" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x7f74" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x7f76" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x7f78" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x7f7a" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x7f7c" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x7f7e" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x7f80" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x7f82" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x7f84" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x7f86" visible="true" val="0x5111" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x7f88" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x7f8a" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x7f8c" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x7f8e" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x7f90" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x7f92" visible="true" val="0x00" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x7f94" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x7f96" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x7f98" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x7f9a" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x7f9c" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x7f9e" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x7fa0" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x7fa2" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x7fa4" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x7fa6" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x7fa8" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x7faa" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x7fac" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x7fae" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x7fb0" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x7fb2" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x7fb4" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x7fb6" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x7fb8" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x7fba" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x7fbc" visible="true" val="0x0b54" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x7fbe" visible="true" val="0x0b54" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x7fc0" visible="true" val="0x0b54" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x7fc2" visible="true" val="0x0b54" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x7fc4" visible="true" val="0x0b54" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x7fc6" visible="true" val="0x0b54" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x7fc8" visible="true" val="0x0b54" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x7fca" visible="true" val="0x0b54" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x7fcc" visible="true" val="0x0b54" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x7fce" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x7fd0" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x7fd2" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x7fd4" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x7fd6" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x7fd8" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x7fda" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x7fdc" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x7fde" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x7fe0" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x7fe2" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x7fe4" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x7fe6" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x7fe8" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x7fea" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x7fec" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x7fee" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x7ff0" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="45">
                <SampleRate offset="0" bits="16" t="u16" id="0x8052" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x8054" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x8056" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x8058" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x805a" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x805c" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x805e" visible="true" val="0x3e82" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x8060" visible="true" val="0x3fed" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x8062" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x8064" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8066" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8068" visible="true" val="0x13c6" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x806a" visible="true" val="0x0212" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x806c" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x806e" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x8070" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x8072" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x8074" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x8076" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x8078" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x807a" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x807c" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x807e" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x8080" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x8082" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x8084" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x8086" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x8088" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x808a" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x808c" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x808e" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x8090" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x8092" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x8094" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x8096" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x8098" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x809a" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x809c" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x809e" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x80a0" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x80a2" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x80a4" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x80a6" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x80a8" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x80aa" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x80ac" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x80ae" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x80b0" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x80b2" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x80b4" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x80b6" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x80b8" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x80ba" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x80bc" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x80be" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x80c0" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x80c2" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x80c4" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x80c6" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x80c8" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x80ca" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x80cc" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x80ce" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x80d0" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x80d2" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x80d4" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x80d6" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x80d8" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x80da" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x80dc" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x80de" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x80e0" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x80e2" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x80e4" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x80e6" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x80e8" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x80ea" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x80ec" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x80ee" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x80f0" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x80f2" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x80f4" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x80f6" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x80f8" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x80fa" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x80fc" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x80fe" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x8100" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x8102" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x8104" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x8106" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x8108" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x810a" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x810c" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x810e" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x8110" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x8112" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x8114" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x8116" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x8118" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x811a" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x811c" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x811e" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x8120" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x8122" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x8124" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x8126" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x8128" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x812a" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x812c" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x812e" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x8130" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x8132" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x8134" visible="true" val="0x11f4" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x8136" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x8138" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x813a" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x813c" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x813e" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x8140" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x8142" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x8144" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x8146" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x8148" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x814a" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x814c" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x814e" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8150" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x8152" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x8154" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x8156" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x8158" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x815a" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x815c" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x815e" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x8160" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x8162" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x8164" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8166" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x8168" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x816a" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x816c" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x816e" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x8170" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x8172" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x8174" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x8176" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x8178" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x817a" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x817c" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x817e" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x8180" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x8182" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x8184" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x8186" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x8188" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x818a" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x818c" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x818e" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x8190" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8192" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8194" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x8196" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8198" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x819a" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x819c" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x819e" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x81a0" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x81a2" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x81a4" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x81a6" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x81a8" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x81aa" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x81ac" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x81ae" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x81b0" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x81b2" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x81b4" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x81b6" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x81b8" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x81ba" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x81bc" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x81be" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x81c0" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x81c2" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x81c4" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x81c6" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x81c8" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x81ca" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x81cc" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x81ce" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x81d0" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x81d2" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x81d4" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x81d6" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x81d8" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x81da" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x81dc" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x81de" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x81e0" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x81e2" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x81e4" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x81e6" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x81e8" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x81ea" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x81ec" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x81ee" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x81f0" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x81f2" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x81f4" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x81f6" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x81f8" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x81fa" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x81fc" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x81fe" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x8200" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x8202" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x8204" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x8206" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x8208" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x820a" visible="true" val="0x2ac3" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x820c" visible="true" val="0x13c6" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x820e" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x8210" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8212" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8214" visible="true" val="0xd678" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x8216" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8218" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x821a" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x821c" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x821e" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x8220" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x8222" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x8224" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x8226" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x8228" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x822a" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x822c" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x822e" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x8230" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x8232" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x8234" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x8236" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x8238" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x823a" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x823c" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x823e" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x8240" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x8242" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x8244" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x8246" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x8248" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x824a" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x824c" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x824e" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x8250" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x8252" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x8254" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x8256" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x8258" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x825a" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x825c" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x825e" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x8260" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x8262" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x8264" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x8266" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x8268" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x826a" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x826c" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x826e" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x8270" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x8272" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x8274" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x8276" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x8278" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x827a" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x827c" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x827e" visible="true" val="0x0100" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x8280" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x8282" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x8284" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x8286" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x8288" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x828a" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x828c" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x828e" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x8290" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x8292" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x8294" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x8296" visible="true" val="0x1425" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x8298" visible="true" val="0x1425" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x829a" visible="true" val="0x1425" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x829c" visible="true" val="0x1425" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x829e" visible="true" val="0x1425" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x82a0" visible="true" val="0x1425" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x82a2" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x82a4" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x82a6" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x82a8" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x82aa" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x82ac" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x82ae" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x82b0" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x82b2" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x82b4" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x82b6" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x82b8" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x82ba" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x82bc" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x82be" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x82c0" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x82c2" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x82c4" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x82c6" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x82c8" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x82ca" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="46">
                <SampleRate offset="0" bits="16" t="u16" id="0x832c" visible="true" val="0x20" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x832e" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x8330" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x8332" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x8334" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x8336" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x8338" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x833a" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x833c" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x833e" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8340" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8342" visible="true" val="0xc4e1" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x8344" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8346" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x8348" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x834a" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x834c" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x834e" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x8350" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x8352" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x8354" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x8356" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x8358" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x835a" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x835c" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x835e" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x8360" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x8362" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x8364" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x8366" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x8368" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x836a" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x836c" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x836e" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x8370" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x8372" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x8374" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x8376" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x8378" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x837a" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x837c" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x837e" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x8380" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x8382" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x8384" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x8386" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x8388" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x838a" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x838c" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x838e" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x8390" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x8392" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x8394" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x8396" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x8398" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x839a" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x839c" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x839e" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x83a0" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x83a2" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x83a4" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x83a6" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x83a8" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x83aa" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x83ac" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x83ae" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x83b0" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x83b2" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x83b4" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x83b6" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x83b8" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x83ba" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x83bc" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x83be" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x83c0" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x83c2" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x83c4" visible="true" val="0x01" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x83c6" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x83c8" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x83ca" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x83cc" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x83ce" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x83d0" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x83d2" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x83d4" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x83d6" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x83d8" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x83da" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x83dc" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x83de" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x83e0" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x83e2" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x83e4" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x83e6" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x83e8" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x83ea" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x83ec" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x83ee" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x83f0" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x83f2" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x83f4" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x83f6" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x83f8" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x83fa" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x83fc" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x83fe" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x8400" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x8402" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x8404" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x8406" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x8408" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x840a" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x840c" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x840e" visible="true" val="0x1000" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x8410" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x8412" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x8414" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x8416" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x8418" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x841a" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x841c" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x841e" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x8420" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x8422" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x8424" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x8426" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8428" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x842a" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x842c" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x842e" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x8430" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x8432" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x8434" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x8436" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x8438" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x843a" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x843c" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x843e" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8440" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x8442" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x8444" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x8446" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x8448" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x844a" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x844c" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x844e" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x8450" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x8452" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x8454" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x8456" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x8458" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x845a" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x845c" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x845e" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x8460" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x8462" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x8464" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x8466" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x8468" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x846a" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x846c" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x846e" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x8470" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8472" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x8474" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x8476" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x8478" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x847a" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x847c" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x847e" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x8480" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8482" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8484" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x8486" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x8488" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x848a" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x848c" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x848e" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8490" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8492" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x8494" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x8496" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8498" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x849a" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x849c" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x849e" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x84a0" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x84a2" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x84a4" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x84a6" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x84a8" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x84aa" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x84ac" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x84ae" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x84b0" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x84b2" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x84b4" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x84b6" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x84b8" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x84ba" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x84bc" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x84be" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x84c0" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x84c2" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x84c4" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x84c6" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x84c8" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x84ca" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x84cc" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x84ce" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x84d0" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x84d2" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x84d4" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x84d6" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x84d8" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x84da" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x84dc" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x84de" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x84e0" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x84e2" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x84e4" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x84e6" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x84e8" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x84ea" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x84ec" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x84ee" visible="true" val="0xec3b" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x84f0" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x84f2" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x84f4" visible="true" val="0xfffffe79" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x84f6" visible="true" val="0xffffff6f" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x84f8" visible="true" val="0xffffff9f" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x84fa" visible="true" val="0xfffffee9" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x84fc" visible="true" val="0xfffffff6" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x84fe" visible="true" val="0x21" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x8500" visible="true" val="0x0187" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x8502" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x8504" visible="true" val="0x02dc" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x8506" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x8508" visible="true" val="0x02da" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x850a" visible="true" val="0xd4" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x850c" visible="true" val="0x01ac" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x850e" visible="true" val="0x73" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x8510" visible="true" val="0x022a" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x8512" visible="true" val="0xb4" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x8514" visible="true" val="0xffffee5f" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x8516" visible="true" val="0xb4" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x8518" visible="true" val="0x022a" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x851a" visible="true" val="0x73" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x851c" visible="true" val="0x01ac" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x851e" visible="true" val="0xd4" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x8520" visible="true" val="0x02da" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x8522" visible="true" val="0xfffffeed" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x8524" visible="true" val="0x02dc" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x8526" visible="true" val="0xffffff79" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x8528" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x852a" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x852c" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x852e" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x8530" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x8532" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x8534" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x8536" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x8538" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x853a" visible="true" val="0xf011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x853c" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x853e" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x8540" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x8542" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x8544" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x8546" visible="true" val="0x00" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x8548" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x854a" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x854c" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x854e" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x8550" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x8552" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x8554" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x8556" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x8558" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x855a" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x855c" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x855e" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x8560" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x8562" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x8564" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x8566" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x8568" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x856a" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x856c" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x856e" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x8570" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x8572" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x8574" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x8576" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x8578" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x857a" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x857c" visible="true" val="0x1000" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x857e" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x8580" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x8582" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x8584" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x8586" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x8588" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x858a" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x858c" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x858e" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x8590" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x8592" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x8594" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x8596" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x8598" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x859a" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x859c" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x859e" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x85a0" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x85a2" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x85a4" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="47">
                <SampleRate offset="0" bits="16" t="u16" id="0x8606" visible="true" val="0x30" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x8608" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x860a" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x860c" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x860e" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x8610" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x8612" visible="true" val="0x1a82" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x8614" visible="true" val="0x00" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x8616" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x8618" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x861a" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x861c" visible="true" val="0x115f" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x861e" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8620" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x8622" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x8624" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x8626" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x8628" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x862a" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x862c" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x862e" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x8630" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x8632" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x8634" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x8636" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x8638" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x863a" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x863c" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x863e" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x8640" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x8642" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x8644" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x8646" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x8648" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x864a" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x864c" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x864e" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x8650" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x8652" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x8654" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x8656" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x8658" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x865a" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x865c" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x865e" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x8660" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x8662" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x8664" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x8666" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x8668" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x866a" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x866c" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x866e" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x8670" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x8672" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x8674" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x8676" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x8678" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x867a" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x867c" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x867e" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x8680" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x8682" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x8684" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x8686" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x8688" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x868a" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x868c" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x868e" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x8690" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x8692" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x8694" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x8696" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x8698" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x869a" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x869c" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x869e" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x86a0" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x86a2" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x86a4" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x86a6" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x86a8" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x86aa" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x86ac" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x86ae" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x86b0" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x86b2" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x86b4" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x86b6" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x86b8" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x86ba" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x86bc" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x86be" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x86c0" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x86c2" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x86c4" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x86c6" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x86c8" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x86ca" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x86cc" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x86ce" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x86d0" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x86d2" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x86d4" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x86d6" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x86d8" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x86da" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x86dc" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x86de" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x86e0" visible="true" val="0x05" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x86e2" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x86e4" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x86e6" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x86e8" visible="true" val="0x1000" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x86ea" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x86ec" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x86ee" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x86f0" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x86f2" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x86f4" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x86f6" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x86f8" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x86fa" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x86fc" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x86fe" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x8700" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8702" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8704" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x8706" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x8708" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x870a" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x870c" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x870e" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x8710" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x8712" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x8714" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x8716" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x8718" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x871a" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x871c" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x871e" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x8720" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x8722" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x8724" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x8726" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x8728" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x872a" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x872c" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x872e" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x8730" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x8732" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x8734" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x8736" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x8738" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x873a" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x873c" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x873e" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x8740" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x8742" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x8744" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8746" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8748" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x874a" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x874c" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x874e" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x8750" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x8752" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x8754" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8756" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8758" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x875a" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x875c" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x875e" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x8760" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x8762" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8764" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8766" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x8768" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x876a" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x876c" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x876e" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x8770" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8772" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8774" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x8776" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8778" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x877a" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x877c" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x877e" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8780" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8782" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x8784" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8786" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8788" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x878a" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x878c" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x878e" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8790" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x8792" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8794" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8796" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x8798" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x879a" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x879c" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x879e" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x87a0" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x87a2" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x87a4" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x87a6" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x87a8" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x87aa" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x87ac" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x87ae" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x87b0" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x87b2" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x87b4" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x87b6" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x87b8" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x87ba" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x87bc" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x87be" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x87c0" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x87c2" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x87c4" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x87c6" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x87c8" visible="true" val="0xd675" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x87ca" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x87cc" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x87ce" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x87d0" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x87d2" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x87d4" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x87d6" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x87d8" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x87da" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x87dc" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x87de" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x87e0" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x87e2" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x87e4" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x87e6" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x87e8" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x87ea" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x87ec" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x87ee" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x87f0" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x87f2" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x87f4" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x87f6" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x87f8" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x87fa" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x87fc" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x87fe" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x8800" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x8802" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x8804" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x8806" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x8808" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x880a" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x880c" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x880e" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x8810" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x8812" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x8814" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x8816" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x8818" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x881a" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x881c" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x881e" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x8820" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x8822" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x8824" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x8826" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x8828" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x882a" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x882c" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x882e" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x8830" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x8832" visible="true" val="0x00" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x8834" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x8836" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x8838" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x883a" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x883c" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x883e" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x8840" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x8842" visible="true" val="0x05" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x8844" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x8846" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x8848" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x884a" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x884c" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x884e" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x8850" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x8852" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x8854" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x8856" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x8858" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x885a" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x885c" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x885e" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x8860" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x8862" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x8864" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x8866" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x8868" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x886a" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x886c" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x886e" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x8870" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x8872" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x8874" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x8876" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x8878" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x887a" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x887c" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x887e" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="48">
                <SampleRate offset="0" bits="16" t="u16" id="0x88e0" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x88e2" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x88e4" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x88e6" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x88e8" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x88ea" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x88ec" visible="true" val="0x1a82" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x88ee" visible="true" val="0x00" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x88f0" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x88f2" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x88f4" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x88f6" visible="true" val="0x115f" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x88f8" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x88fa" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x88fc" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x88fe" visible="true" val="0xfffffff8" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x8900" visible="true" val="0xfffffff8" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x8902" visible="true" val="0xfffffffe" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x8904" visible="true" val="0x08" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x8906" visible="true" val="0x0f" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x8908" visible="true" val="0x0c" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x890a" visible="true" val="0x06" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x890c" visible="true" val="0x04" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x890e" visible="true" val="0x09" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x8910" visible="true" val="0x0b" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x8912" visible="true" val="0x02" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x8914" visible="true" val="0xfffffff0" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x8916" visible="true" val="0xffffffe5" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x8918" visible="true" val="0xffffffeb" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x891a" visible="true" val="0xfffffffb" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x891c" visible="true" val="0xffffffff" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x891e" visible="true" val="0xfffffff6" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x8920" visible="true" val="0xffffffee" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x8922" visible="true" val="0xfffffffe" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x8924" visible="true" val="0x1e" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x8926" visible="true" val="0x34" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x8928" visible="true" val="0x26" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x892a" visible="true" val="0x05" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x892c" visible="true" val="0xfffffff5" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x892e" visible="true" val="0x0b" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x8930" visible="true" val="0x20" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x8932" visible="true" val="0x03" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x8934" visible="true" val="0xffffffa9" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x8936" visible="true" val="0xffffff59" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x8938" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x893a" visible="true" val="0xfffffffc" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x893c" visible="true" val="0xae" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x893e" visible="true" val="0x10fe" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x8940" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x8942" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x8944" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x8946" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x8948" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x894a" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x894c" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x894e" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x8950" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x8952" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x8954" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x8956" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x8958" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x895a" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x895c" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x895e" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x8960" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x8962" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x8964" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x8966" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x8968" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x896a" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x896c" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x896e" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x8970" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x8972" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x8974" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x8976" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x8978" visible="true" val="0x0100" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x897a" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x897c" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x897e" visible="true" val="0x7011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x8980" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x8982" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x8984" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x8986" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x8988" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x898a" visible="true" val="0x00" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x898c" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x898e" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x8990" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x8992" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x8994" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x8996" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x8998" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x899a" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x899c" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x899e" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x89a0" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x89a2" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x89a4" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x89a6" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x89a8" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x89aa" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x89ac" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x89ae" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x89b0" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x89b2" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x89b4" visible="true" val="0xfffffce0" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x89b6" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x89b8" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x89ba" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x89bc" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x89be" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x89c0" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x89c2" visible="true" val="0x1425" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x89c4" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x89c6" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x89c8" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x89ca" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x89cc" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x89ce" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x89d0" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x89d2" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x89d4" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x89d6" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x89d8" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x89da" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x89dc" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x89de" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x89e0" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x89e2" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x89e4" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x89e6" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x89e8" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x89ea" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x89ec" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x89ee" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x89f0" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x89f2" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x89f4" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x89f6" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x89f8" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x89fa" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x89fc" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x89fe" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x8a00" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x8a02" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x8a04" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x8a06" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x8a08" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x8a0a" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x8a0c" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x8a0e" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x8a10" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x8a12" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x8a14" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x8a16" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x8a18" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x8a1a" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x8a1c" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x8a1e" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8a20" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8a22" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x8a24" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8a26" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x8a28" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x8a2a" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x8a2c" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x8a2e" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8a30" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8a32" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x8a34" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8a36" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8a38" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x8a3a" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x8a3c" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8a3e" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8a40" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x8a42" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8a44" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8a46" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x8a48" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x8a4a" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8a4c" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8a4e" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x8a50" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8a52" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8a54" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x8a56" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x8a58" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8a5a" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8a5c" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x8a5e" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8a60" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8a62" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x8a64" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x8a66" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8a68" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8a6a" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x8a6c" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8a6e" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8a70" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x8a72" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8a74" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8a76" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x8a78" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8a7a" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8a7c" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x8a7e" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x8a80" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x8a82" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x8a84" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x8a86" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x8a88" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x8a8a" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x8a8c" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x8a8e" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x8a90" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x8a92" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x8a94" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x8a96" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x8a98" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x8a9a" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x8a9c" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x8a9e" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8aa0" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8aa2" visible="true" val="0xd675" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x8aa4" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8aa6" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x8aa8" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x8aaa" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x8aac" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x8aae" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x8ab0" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x8ab2" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x8ab4" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x8ab6" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x8ab8" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x8aba" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x8abc" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x8abe" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x8ac0" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x8ac2" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x8ac4" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x8ac6" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x8ac8" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x8aca" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x8acc" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x8ace" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x8ad0" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x8ad2" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x8ad4" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x8ad6" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x8ad8" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x8ada" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x8adc" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x8ade" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x8ae0" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x8ae2" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x8ae4" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x8ae6" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x8ae8" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x8aea" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x8aec" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x8aee" visible="true" val="0x7011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x8af0" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x8af2" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x8af4" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x8af6" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x8af8" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x8afa" visible="true" val="0x00" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x8afc" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x8afe" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x8b00" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x8b02" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x8b04" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x8b06" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x8b08" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x8b0a" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x8b0c" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x8b0e" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x8b10" visible="true" val="0xfffffff6" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x8b12" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x8b14" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x8b16" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x8b18" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x8b1a" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x8b1c" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x8b1e" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x8b20" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x8b22" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x8b24" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x8b26" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x8b28" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x8b2a" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x8b2c" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x8b2e" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x8b30" visible="true" val="0x1000" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x8b32" visible="true" val="0x1000" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x8b34" visible="true" val="0x1000" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x8b36" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x8b38" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x8b3a" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x8b3c" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x8b3e" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x8b40" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x8b42" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x8b44" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x8b46" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x8b48" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x8b4a" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x8b4c" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x8b4e" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x8b50" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x8b52" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x8b54" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x8b56" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x8b58" visible="false" val="0x0" />
            </VOIP1>
        </BTHSNREC>
        <TypeC_Digital>
            <NB1 mode="49">
                <SampleRate offset="0" bits="16" t="u16" id="0x8bba" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x8bbc" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x8bbe" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x8bc0" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x8bc2" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x8bc4" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x8bc6" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x8bc8" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x8bca" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x8bcc" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8bce" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8bd0" visible="true" val="0xc4e2" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x8bd2" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8bd4" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x8bd6" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x8bd8" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x8bda" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x8bdc" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x8bde" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x8be0" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x8be2" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x8be4" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x8be6" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x8be8" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x8bea" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x8bec" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x8bee" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x8bf0" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x8bf2" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x8bf4" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x8bf6" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x8bf8" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x8bfa" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x8bfc" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x8bfe" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x8c00" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x8c02" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x8c04" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x8c06" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x8c08" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x8c0a" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x8c0c" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x8c0e" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x8c10" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x8c12" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x8c14" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x8c16" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x8c18" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x8c1a" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x8c1c" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x8c1e" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x8c20" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x8c22" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x8c24" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x8c26" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x8c28" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x8c2a" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x8c2c" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x8c2e" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x8c30" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x8c32" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x8c34" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x8c36" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x8c38" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x8c3a" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x8c3c" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x8c3e" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x8c40" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x8c42" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x8c44" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x8c46" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x8c48" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x8c4a" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x8c4c" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x8c4e" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x8c50" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x8c52" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x8c54" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x8c56" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x8c58" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x8c5a" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x8c5c" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x8c5e" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x8c60" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x8c62" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x8c64" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x8c66" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x8c68" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x8c6a" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x8c6c" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x8c6e" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x8c70" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x8c72" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x8c74" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x8c76" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x8c78" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x8c7a" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x8c7c" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x8c7e" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x8c80" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x8c82" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x8c84" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x8c86" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x8c88" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x8c8a" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x8c8c" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x8c8e" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x8c90" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x8c92" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x8c94" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x8c96" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x8c98" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x8c9a" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x8c9c" visible="true" val="0x2d18" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x8c9e" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x8ca0" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x8ca2" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x8ca4" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x8ca6" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x8ca8" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x8caa" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x8cac" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x8cae" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x8cb0" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x8cb2" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x8cb4" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8cb6" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8cb8" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x8cba" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x8cbc" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x8cbe" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x8cc0" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x8cc2" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x8cc4" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x8cc6" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x8cc8" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x8cca" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x8ccc" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8cce" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x8cd0" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x8cd2" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x8cd4" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x8cd6" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x8cd8" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x8cda" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x8cdc" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x8cde" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x8ce0" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x8ce2" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x8ce4" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x8ce6" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x8ce8" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x8cea" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x8cec" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x8cee" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x8cf0" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x8cf2" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x8cf4" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x8cf6" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x8cf8" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8cfa" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8cfc" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x8cfe" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8d00" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x8d02" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x8d04" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x8d06" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x8d08" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8d0a" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8d0c" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x8d0e" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8d10" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8d12" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x8d14" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x8d16" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8d18" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8d1a" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x8d1c" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8d1e" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8d20" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x8d22" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x8d24" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8d26" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8d28" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x8d2a" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8d2c" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8d2e" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x8d30" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x8d32" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8d34" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8d36" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x8d38" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8d3a" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8d3c" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x8d3e" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x8d40" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8d42" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8d44" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x8d46" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8d48" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8d4a" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x8d4c" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8d4e" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8d50" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x8d52" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8d54" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8d56" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x8d58" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x8d5a" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x8d5c" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x8d5e" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x8d60" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x8d62" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x8d64" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x8d66" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x8d68" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x8d6a" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x8d6c" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x8d6e" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x8d70" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x8d72" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x8d74" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x8d76" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x8d78" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8d7a" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8d7c" visible="true" val="0xec3e" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x8d7e" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8d80" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x8d82" visible="true" val="0xfffffdf1" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x8d84" visible="true" val="0xffffff76" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x8d86" visible="true" val="0xffffff9e" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x8d88" visible="true" val="0xfffffea1" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x8d8a" visible="true" val="0xfffffff5" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x8d8c" visible="true" val="0x2a" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x8d8e" visible="true" val="0x01ce" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x8d90" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x8d92" visible="true" val="0x03bf" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x8d94" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x8d96" visible="true" val="0x0358" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x8d98" visible="true" val="0xf7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x8d9a" visible="true" val="0x017c" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x8d9c" visible="true" val="0xc8" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x8d9e" visible="true" val="0x01f5" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x8da0" visible="true" val="0x0103" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x8da2" visible="true" val="0xffffeccc" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x8da4" visible="true" val="0x0103" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x8da6" visible="true" val="0x01f5" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x8da8" visible="true" val="0xc8" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x8daa" visible="true" val="0x017c" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x8dac" visible="true" val="0xf7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x8dae" visible="true" val="0x0358" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x8db0" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x8db2" visible="true" val="0x03bf" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x8db4" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x8db6" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x8db8" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x8dba" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x8dbc" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x8dbe" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x8dc0" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x8dc2" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x8dc4" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x8dc6" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x8dc8" visible="true" val="0x2211" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x8dca" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x8dcc" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x8dce" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x8dd0" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x8dd2" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x8dd4" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x8dd6" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x8dd8" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x8dda" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x8ddc" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x8dde" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x8de0" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x8de2" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x8de4" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x8de6" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x8de8" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x8dea" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x8dec" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x8dee" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x8df0" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x8df2" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x8df4" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x8df6" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x8df8" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x8dfa" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x8dfc" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x8dfe" visible="true" val="0x02d8" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x8e00" visible="true" val="0x016d" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x8e02" visible="true" val="0x0204" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x8e04" visible="true" val="0x02d8" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x8e06" visible="true" val="0x0405" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x8e08" visible="true" val="0x05ad" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x8e0a" visible="true" val="0x0805" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x8e0c" visible="true" val="0x0b54" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x8e0e" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x8e10" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x8e12" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x8e14" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x8e16" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x8e18" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x8e1a" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x8e1c" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x8e1e" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x8e20" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x8e22" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x8e24" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x8e26" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x8e28" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x8e2a" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x8e2c" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x8e2e" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x8e30" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x8e32" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="50">
                <SampleRate offset="0" bits="16" t="u16" id="0x8e94" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x8e96" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x8e98" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x8e9a" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x8e9c" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x8e9e" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x8ea0" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x8ea2" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x8ea4" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x8ea6" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8ea8" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8eaa" visible="true" val="0xc4e2" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x8eac" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8eae" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x8eb0" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x8eb2" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x8eb4" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x8eb6" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x8eb8" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x8eba" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x8ebc" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x8ebe" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x8ec0" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x8ec2" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x8ec4" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x8ec6" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x8ec8" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x8eca" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x8ecc" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x8ece" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x8ed0" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x8ed2" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x8ed4" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x8ed6" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x8ed8" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x8eda" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x8edc" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x8ede" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x8ee0" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x8ee2" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x8ee4" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x8ee6" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x8ee8" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x8eea" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x8eec" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x8eee" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x8ef0" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x8ef2" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x8ef4" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x8ef6" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x8ef8" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x8efa" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x8efc" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x8efe" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x8f00" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x8f02" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x8f04" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x8f06" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x8f08" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x8f0a" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x8f0c" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x8f0e" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x8f10" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x8f12" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x8f14" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x8f16" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x8f18" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x8f1a" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x8f1c" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x8f1e" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x8f20" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x8f22" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x8f24" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x8f26" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x8f28" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x8f2a" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x8f2c" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x8f2e" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x8f30" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x8f32" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x8f34" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x8f36" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x8f38" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x8f3a" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x8f3c" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x8f3e" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x8f40" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x8f42" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x8f44" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x8f46" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x8f48" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x8f4a" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x8f4c" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x8f4e" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x8f50" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x8f52" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x8f54" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x8f56" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x8f58" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x8f5a" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x8f5c" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x8f5e" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x8f60" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x8f62" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x8f64" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x8f66" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x8f68" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x8f6a" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x8f6c" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x8f6e" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x8f70" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x8f72" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x8f74" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x8f76" visible="true" val="0x3fb2" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x8f78" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x8f7a" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x8f7c" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x8f7e" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x8f80" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x8f82" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x8f84" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x8f86" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x8f88" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x8f8a" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x8f8c" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x8f8e" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8f90" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8f92" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x8f94" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x8f96" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x8f98" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x8f9a" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x8f9c" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x8f9e" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x8fa0" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x8fa2" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x8fa4" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x8fa6" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8fa8" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x8faa" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x8fac" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x8fae" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x8fb0" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x8fb2" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x8fb4" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x8fb6" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x8fb8" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x8fba" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x8fbc" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x8fbe" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x8fc0" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x8fc2" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x8fc4" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x8fc6" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x8fc8" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x8fca" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x8fcc" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x8fce" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x8fd0" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x8fd2" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8fd4" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8fd6" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x8fd8" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8fda" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x8fdc" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x8fde" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x8fe0" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x8fe2" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8fe4" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8fe6" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x8fe8" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8fea" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8fec" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x8fee" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x8ff0" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x8ff2" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x8ff4" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x8ff6" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x8ff8" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x8ffa" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x8ffc" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x8ffe" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9000" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9002" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x9004" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9006" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9008" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x900a" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x900c" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x900e" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9010" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x9012" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9014" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9016" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x9018" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x901a" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x901c" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x901e" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x9020" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9022" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9024" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x9026" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9028" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x902a" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x902c" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x902e" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9030" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x9032" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x9034" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x9036" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x9038" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x903a" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x903c" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x903e" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x9040" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x9042" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x9044" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9046" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9048" visible="true" val="0xfdaf" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x904a" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x904c" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x904e" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x9050" visible="true" val="0x07c7" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x9052" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x9054" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x9056" visible="true" val="0xec3d" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9058" visible="true" val="0xfd11" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x905a" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x905c" visible="true" val="0xfffffdf1" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x905e" visible="true" val="0xffffff76" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x9060" visible="true" val="0xffffff9e" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x9062" visible="true" val="0xfffffea1" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x9064" visible="true" val="0xfffffff5" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x9066" visible="true" val="0x2a" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x9068" visible="true" val="0x01ce" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x906a" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x906c" visible="true" val="0x03bf" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x906e" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x9070" visible="true" val="0x0358" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x9072" visible="true" val="0xf7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x9074" visible="true" val="0x017c" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x9076" visible="true" val="0xc8" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x9078" visible="true" val="0x01f5" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x907a" visible="true" val="0x0103" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x907c" visible="true" val="0xffffeccc" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x907e" visible="true" val="0x0103" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x9080" visible="true" val="0x01f5" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x9082" visible="true" val="0xc8" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x9084" visible="true" val="0x017c" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x9086" visible="true" val="0xf7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x9088" visible="true" val="0x0358" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x908a" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x908c" visible="true" val="0x03bf" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x908e" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x9090" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x9092" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x9094" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x9096" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x9098" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x909a" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x909c" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x909e" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x90a0" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x90a2" visible="true" val="0x2211" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x90a4" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x90a6" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x90a8" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x90aa" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x90ac" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x90ae" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x90b0" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x90b2" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x90b4" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x90b6" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x90b8" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x90ba" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x90bc" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x90be" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x90c0" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x90c2" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x90c4" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x90c6" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x90c8" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x90ca" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x90cc" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x90ce" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x90d0" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x90d2" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x90d4" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x90d6" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x90d8" visible="true" val="0x02d8" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x90da" visible="true" val="0x0405" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x90dc" visible="true" val="0x05ad" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x90de" visible="true" val="0x0805" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x90e0" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x90e2" visible="true" val="0x1fed" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x90e4" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x90e6" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x90e8" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x90ea" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x90ec" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x90ee" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x90f0" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x90f2" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x90f4" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x90f6" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x90f8" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x90fa" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x90fc" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x90fe" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x9100" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x9102" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x9104" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x9106" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x9108" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x910a" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x910c" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="51">
                <SampleRate offset="0" bits="16" t="u16" id="0x916e" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x9170" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x9172" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x9174" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x9176" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x9178" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x917a" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x917c" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x917e" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x9180" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x9182" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x9184" visible="true" val="0xc4e2" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9186" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x9188" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x918a" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x918c" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x918e" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x9190" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x9192" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x9194" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x9196" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x9198" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x919a" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x919c" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x919e" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x91a0" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x91a2" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x91a4" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x91a6" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x91a8" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x91aa" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x91ac" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x91ae" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x91b0" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x91b2" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x91b4" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x91b6" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x91b8" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x91ba" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x91bc" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x91be" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x91c0" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x91c2" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x91c4" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x91c6" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x91c8" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x91ca" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x91cc" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x91ce" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x91d0" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x91d2" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x91d4" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x91d6" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x91d8" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x91da" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x91dc" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x91de" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x91e0" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x91e2" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x91e4" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x91e6" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x91e8" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x91ea" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x91ec" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x91ee" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x91f0" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x91f2" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x91f4" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x91f6" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x91f8" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x91fa" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x91fc" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x91fe" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x9200" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x9202" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x9204" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x9206" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x9208" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x920a" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x920c" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x920e" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x9210" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x9212" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x9214" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x9216" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x9218" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x921a" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x921c" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x921e" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x9220" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x9222" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x9224" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x9226" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x9228" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x922a" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x922c" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x922e" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x9230" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x9232" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x9234" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x9236" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x9238" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x923a" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x923c" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x923e" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x9240" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x9242" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x9244" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x9246" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x9248" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x924a" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x924c" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x924e" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x9250" visible="true" val="0x2d18" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x9252" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x9254" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x9256" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x9258" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x925a" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x925c" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x925e" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x9260" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x9262" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9264" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9266" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x9268" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x926a" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x926c" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x926e" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x9270" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x9272" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x9274" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x9276" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x9278" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x927a" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x927c" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x927e" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9280" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x9282" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x9284" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9286" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9288" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x928a" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x928c" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x928e" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x9290" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x9292" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x9294" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x9296" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x9298" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x929a" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x929c" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x929e" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x92a0" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x92a2" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x92a4" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x92a6" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x92a8" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x92aa" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x92ac" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x92ae" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x92b0" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x92b2" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x92b4" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x92b6" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x92b8" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x92ba" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x92bc" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x92be" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x92c0" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x92c2" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x92c4" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x92c6" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x92c8" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x92ca" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x92cc" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x92ce" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x92d0" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x92d2" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x92d4" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x92d6" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x92d8" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x92da" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x92dc" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x92de" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x92e0" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x92e2" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x92e4" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x92e6" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x92e8" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x92ea" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x92ec" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x92ee" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x92f0" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x92f2" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x92f4" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x92f6" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x92f8" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x92fa" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x92fc" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x92fe" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x9300" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9302" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9304" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x9306" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9308" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x930a" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x930c" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x930e" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x9310" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x9312" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x9314" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x9316" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x9318" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x931a" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x931c" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x931e" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9320" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9322" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x9324" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x9326" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x9328" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x932a" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x932c" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x932e" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x9330" visible="true" val="0xec3e" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9332" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x9334" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x9336" visible="true" val="0xfffffdf1" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x9338" visible="true" val="0xffffff76" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x933a" visible="true" val="0xffffff9e" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x933c" visible="true" val="0xfffffea1" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x933e" visible="true" val="0xfffffff5" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x9340" visible="true" val="0x2a" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x9342" visible="true" val="0x01ce" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x9344" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x9346" visible="true" val="0x03bf" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x9348" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x934a" visible="true" val="0x0358" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x934c" visible="true" val="0xf7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x934e" visible="true" val="0x017c" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x9350" visible="true" val="0xc8" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x9352" visible="true" val="0x01f5" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x9354" visible="true" val="0x0103" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x9356" visible="true" val="0xffffeccc" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x9358" visible="true" val="0x0103" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x935a" visible="true" val="0x01f5" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x935c" visible="true" val="0xc8" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x935e" visible="true" val="0x017c" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x9360" visible="true" val="0xf7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x9362" visible="true" val="0x0358" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x9364" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x9366" visible="true" val="0x03bf" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x9368" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x936a" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x936c" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x936e" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x9370" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x9372" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x9374" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x9376" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x9378" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x937a" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x937c" visible="true" val="0x2211" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x937e" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x9380" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x9382" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x9384" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x9386" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x9388" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x938a" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x938c" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x938e" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x9390" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x9392" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x9394" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x9396" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x9398" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x939a" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x939c" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x939e" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x93a0" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x93a2" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x93a4" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x93a6" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x93a8" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x93aa" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x93ac" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x93ae" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x93b0" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x93b2" visible="true" val="0x02d8" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x93b4" visible="true" val="0x016d" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x93b6" visible="true" val="0x0204" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x93b8" visible="true" val="0x02d8" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x93ba" visible="true" val="0x0405" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x93bc" visible="true" val="0x05ad" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x93be" visible="true" val="0x0805" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x93c0" visible="true" val="0x0b54" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x93c2" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x93c4" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x93c6" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x93c8" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x93ca" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x93cc" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x93ce" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x93d0" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x93d2" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x93d4" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x93d6" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x93d8" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x93da" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x93dc" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x93de" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x93e0" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x93e2" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x93e4" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x93e6" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="52">
                <SampleRate offset="0" bits="16" t="u16" id="0x9448" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x944a" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x944c" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x944e" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x9450" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x9452" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x9454" visible="true" val="0x1a82" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9456" visible="true" val="0x00" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9458" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x945a" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x945c" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x945e" visible="true" val="0x115f" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9460" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x9462" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x9464" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x9466" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x9468" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x946a" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x946c" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x946e" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x9470" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x9472" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x9474" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x9476" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x9478" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x947a" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x947c" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x947e" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x9480" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x9482" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x9484" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x9486" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x9488" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x948a" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x948c" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x948e" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x9490" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x9492" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x9494" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x9496" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x9498" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x949a" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x949c" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x949e" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x94a0" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x94a2" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x94a4" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x94a6" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x94a8" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x94aa" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x94ac" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x94ae" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x94b0" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x94b2" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x94b4" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x94b6" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x94b8" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x94ba" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x94bc" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x94be" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x94c0" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x94c2" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x94c4" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x94c6" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x94c8" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x94ca" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x94cc" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x94ce" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x94d0" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x94d2" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x94d4" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x94d6" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x94d8" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x94da" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x94dc" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x94de" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x94e0" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x94e2" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x94e4" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x94e6" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x94e8" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x94ea" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x94ec" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x94ee" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x94f0" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x94f2" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x94f4" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x94f6" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x94f8" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x94fa" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x94fc" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x94fe" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x9500" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x9502" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x9504" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x9506" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x9508" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x950a" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x950c" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x950e" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x9510" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x9512" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x9514" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x9516" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x9518" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x951a" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x951c" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x951e" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x9520" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x9522" visible="true" val="0x07" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x9524" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x9526" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x9528" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x952a" visible="true" val="0x2d18" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x952c" visible="true" val="0x38c5" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x952e" visible="true" val="0x38c5" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x9530" visible="true" val="0x38c5" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x9532" visible="true" val="0x38c5" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x9534" visible="true" val="0x38c5" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x9536" visible="true" val="0x38c5" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x9538" visible="true" val="0x38c5" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x953a" visible="true" val="0x38c5" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x953c" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x953e" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9540" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x9542" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x9544" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x9546" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x9548" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x954a" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x954c" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x954e" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x9550" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x9552" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x9554" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x9556" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x9558" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x955a" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x955c" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x955e" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9560" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9562" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x9564" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x9566" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x9568" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x956a" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x956c" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x956e" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x9570" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x9572" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x9574" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x9576" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x9578" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x957a" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x957c" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x957e" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x9580" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x9582" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x9584" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x9586" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x9588" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x958a" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x958c" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x958e" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x9590" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x9592" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x9594" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x9596" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9598" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x959a" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x959c" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x959e" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x95a0" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x95a2" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x95a4" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x95a6" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x95a8" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x95aa" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x95ac" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x95ae" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x95b0" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x95b2" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x95b4" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x95b6" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x95b8" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x95ba" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x95bc" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x95be" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x95c0" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x95c2" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x95c4" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x95c6" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x95c8" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x95ca" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x95cc" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x95ce" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x95d0" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x95d2" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x95d4" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x95d6" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x95d8" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x95da" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x95dc" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x95de" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x95e0" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x95e2" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x95e4" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x95e6" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x95e8" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x95ea" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x95ec" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x95ee" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x95f0" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x95f2" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x95f4" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x95f6" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x95f8" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x95fa" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x95fc" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x95fe" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x9600" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x9602" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x9604" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x9606" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x9608" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x960a" visible="true" val="0xd675" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x960c" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x960e" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x9610" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x9612" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x9614" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x9616" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x9618" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x961a" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x961c" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x961e" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x9620" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x9622" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x9624" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x9626" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x9628" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x962a" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x962c" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x962e" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x9630" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x9632" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x9634" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x9636" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x9638" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x963a" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x963c" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x963e" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x9640" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x9642" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x9644" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x9646" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x9648" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x964a" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x964c" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x964e" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x9650" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x9652" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x9654" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x9656" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x9658" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x965a" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x965c" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x965e" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x9660" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x9662" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x9664" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x9666" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x9668" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x966a" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x966c" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x966e" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x9670" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x9672" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x9674" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x9676" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x9678" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x967a" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x967c" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x967e" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x9680" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x9682" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x9684" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x9686" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x9688" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x968a" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x968c" visible="true" val="0x02d8" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x968e" visible="true" val="0x0405" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x9690" visible="true" val="0x05ad" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x9692" visible="true" val="0x0805" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x9694" visible="true" val="0x0a18" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x9696" visible="true" val="0x0e43" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x9698" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x969a" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x969c" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x969e" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x96a0" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x96a2" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x96a4" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x96a6" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x96a8" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x96aa" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x96ac" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x96ae" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x96b0" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x96b2" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x96b4" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x96b6" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x96b8" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x96ba" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x96bc" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x96be" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x96c0" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="53">
                <SampleRate offset="0" bits="16" t="u16" id="0x9722" visible="true" val="0x20" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x9724" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x9726" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x9728" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x972a" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x972c" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x972e" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9730" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9732" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x9734" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x9736" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x9738" visible="true" val="0xc4e2" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x973a" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x973c" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x973e" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x9740" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x9742" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x9744" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x9746" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x9748" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x974a" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x974c" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x974e" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x9750" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x9752" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x9754" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x9756" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x9758" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x975a" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x975c" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x975e" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x9760" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x9762" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x9764" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x9766" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x9768" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x976a" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x976c" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x976e" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x9770" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x9772" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x9774" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x9776" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x9778" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x977a" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x977c" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x977e" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x9780" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x9782" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x9784" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x9786" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x9788" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x978a" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x978c" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x978e" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x9790" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x9792" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x9794" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x9796" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x9798" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x979a" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x979c" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x979e" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x97a0" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x97a2" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x97a4" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x97a6" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x97a8" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x97aa" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x97ac" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x97ae" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x97b0" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x97b2" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x97b4" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x97b6" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x97b8" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x97ba" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x97bc" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x97be" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x97c0" visible="true" val="0x11" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x97c2" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x97c4" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x97c6" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x97c8" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x97ca" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x97cc" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x97ce" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x97d0" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x97d2" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x97d4" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x97d6" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x97d8" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x97da" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x97dc" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x97de" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x97e0" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x97e2" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x97e4" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x97e6" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x97e8" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x97ea" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x97ec" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x97ee" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x97f0" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x97f2" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x97f4" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x97f6" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x97f8" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x97fa" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x97fc" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x97fe" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x9800" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x9802" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x9804" visible="true" val="0x59fa" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x9806" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x9808" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x980a" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x980c" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x980e" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x9810" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x9812" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x9814" visible="true" val="0x3fb2" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x9816" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9818" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x981a" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x981c" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x981e" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x9820" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x9822" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x9824" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x9826" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x9828" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x982a" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x982c" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x982e" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x9830" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x9832" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9834" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x9836" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x9838" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x983a" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x983c" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x983e" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x9840" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x9842" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x9844" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x9846" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x9848" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x984a" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x984c" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x984e" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x9850" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x9852" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x9854" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x9856" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x9858" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x985a" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x985c" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x985e" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x9860" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x9862" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x9864" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9866" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x9868" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x986a" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x986c" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x986e" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x9870" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9872" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9874" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x9876" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9878" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x987a" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x987c" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x987e" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9880" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9882" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x9884" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9886" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9888" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x988a" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x988c" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x988e" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9890" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x9892" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9894" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9896" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x9898" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x989a" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x989c" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x989e" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x98a0" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x98a2" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x98a4" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x98a6" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x98a8" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x98aa" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x98ac" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x98ae" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x98b0" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x98b2" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x98b4" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x98b6" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x98b8" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x98ba" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x98bc" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x98be" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x98c0" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x98c2" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x98c4" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x98c6" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x98c8" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x98ca" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x98cc" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x98ce" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x98d0" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x98d2" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x98d4" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x98d6" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x98d8" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x98da" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x98dc" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x98de" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x98e0" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x98e2" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x98e4" visible="true" val="0xec3e" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x98e6" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x98e8" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x98ea" visible="true" val="0xfffffdf1" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x98ec" visible="true" val="0xffffff76" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x98ee" visible="true" val="0xffffff9e" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x98f0" visible="true" val="0xfffffea1" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x98f2" visible="true" val="0xfffffff5" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x98f4" visible="true" val="0x2a" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x98f6" visible="true" val="0x01ce" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x98f8" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x98fa" visible="true" val="0x03bf" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x98fc" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x98fe" visible="true" val="0x0358" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x9900" visible="true" val="0xf7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x9902" visible="true" val="0x017c" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x9904" visible="true" val="0xc8" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x9906" visible="true" val="0x01f5" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x9908" visible="true" val="0x0103" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x990a" visible="true" val="0xffffeccc" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x990c" visible="true" val="0x0103" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x990e" visible="true" val="0x01f5" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x9910" visible="true" val="0xc8" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x9912" visible="true" val="0x017c" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x9914" visible="true" val="0xf7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x9916" visible="true" val="0x0358" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x9918" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x991a" visible="true" val="0x03bf" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x991c" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x991e" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x9920" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x9922" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x9924" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x9926" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x9928" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x992a" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x992c" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x992e" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x9930" visible="true" val="0x2211" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x9932" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x9934" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x9936" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x9938" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x993a" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x993c" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x993e" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x9940" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x9942" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x9944" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x9946" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x9948" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x994a" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x994c" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x994e" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x9950" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x9952" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x9954" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x9956" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x9958" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x995a" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x995c" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x995e" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x9960" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x9962" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x9964" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x9966" visible="true" val="0x02d8" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x9968" visible="true" val="0x016d" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x996a" visible="true" val="0x0204" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x996c" visible="true" val="0x02d8" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x996e" visible="true" val="0x0405" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x9970" visible="true" val="0x05ad" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x9972" visible="true" val="0x0805" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x9974" visible="true" val="0x0b54" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x9976" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x9978" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x997a" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x997c" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x997e" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x9980" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x9982" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x9984" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x9986" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x9988" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x998a" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x998c" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x998e" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x9990" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x9992" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x9994" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x9996" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x9998" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x999a" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="54">
                <SampleRate offset="0" bits="16" t="u16" id="0x99fc" visible="true" val="0x30" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x99fe" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x9a00" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x9a02" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x9a04" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x9a06" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x9a08" visible="true" val="0x1a82" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9a0a" visible="true" val="0x00" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9a0c" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x9a0e" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x9a10" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x9a12" visible="true" val="0x115f" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9a14" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x9a16" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x9a18" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x9a1a" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x9a1c" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x9a1e" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x9a20" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x9a22" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x9a24" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x9a26" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x9a28" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x9a2a" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x9a2c" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x9a2e" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x9a30" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x9a32" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x9a34" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x9a36" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x9a38" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x9a3a" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x9a3c" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x9a3e" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x9a40" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x9a42" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x9a44" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x9a46" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x9a48" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x9a4a" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x9a4c" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x9a4e" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x9a50" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x9a52" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x9a54" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x9a56" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x9a58" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x9a5a" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x9a5c" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x9a5e" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x9a60" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x9a62" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x9a64" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x9a66" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x9a68" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x9a6a" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x9a6c" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x9a6e" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x9a70" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x9a72" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x9a74" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x9a76" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x9a78" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x9a7a" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x9a7c" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x9a7e" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x9a80" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x9a82" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x9a84" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x9a86" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x9a88" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x9a8a" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x9a8c" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x9a8e" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x9a90" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x9a92" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x9a94" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x9a96" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x9a98" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x9a9a" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x9a9c" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x9a9e" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x9aa0" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x9aa2" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x9aa4" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x9aa6" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x9aa8" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x9aaa" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x9aac" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x9aae" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x9ab0" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x9ab2" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x9ab4" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x9ab6" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x9ab8" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x9aba" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x9abc" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x9abe" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x9ac0" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x9ac2" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x9ac4" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x9ac6" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x9ac8" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x9aca" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x9acc" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x9ace" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x9ad0" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x9ad2" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x9ad4" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x9ad6" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x9ad8" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x9ada" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x9adc" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x9ade" visible="true" val="0x2d18" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x9ae0" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x9ae2" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x9ae4" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x9ae6" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x9ae8" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x9aea" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x9aec" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x9aee" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x9af0" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9af2" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9af4" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x9af6" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x9af8" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x9afa" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x9afc" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x9afe" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x9b00" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x9b02" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x9b04" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x9b06" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x9b08" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x9b0a" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x9b0c" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9b0e" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x9b10" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x9b12" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9b14" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9b16" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x9b18" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x9b1a" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x9b1c" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x9b1e" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x9b20" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x9b22" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x9b24" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x9b26" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x9b28" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x9b2a" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x9b2c" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x9b2e" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x9b30" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x9b32" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x9b34" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x9b36" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x9b38" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x9b3a" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x9b3c" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x9b3e" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9b40" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x9b42" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x9b44" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x9b46" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x9b48" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x9b4a" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9b4c" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9b4e" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x9b50" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9b52" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9b54" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x9b56" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x9b58" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9b5a" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9b5c" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x9b5e" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9b60" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9b62" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x9b64" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x9b66" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9b68" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9b6a" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x9b6c" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9b6e" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9b70" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x9b72" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x9b74" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9b76" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9b78" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x9b7a" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9b7c" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9b7e" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x9b80" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x9b82" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9b84" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9b86" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x9b88" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9b8a" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9b8c" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x9b8e" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9b90" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9b92" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x9b94" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9b96" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9b98" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x9b9a" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x9b9c" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x9b9e" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x9ba0" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x9ba2" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x9ba4" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x9ba6" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x9ba8" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x9baa" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x9bac" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9bae" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9bb0" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x9bb2" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x9bb4" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x9bb6" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x9bb8" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x9bba" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x9bbc" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x9bbe" visible="true" val="0xd675" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9bc0" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x9bc2" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x9bc4" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x9bc6" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x9bc8" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x9bca" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x9bcc" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x9bce" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x9bd0" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x9bd2" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x9bd4" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x9bd6" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x9bd8" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x9bda" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x9bdc" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x9bde" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x9be0" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x9be2" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x9be4" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x9be6" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x9be8" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x9bea" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x9bec" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x9bee" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x9bf0" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x9bf2" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x9bf4" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x9bf6" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x9bf8" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x9bfa" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x9bfc" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x9bfe" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x9c00" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x9c02" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x9c04" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x9c06" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x9c08" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x9c0a" visible="true" val="0x11" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x9c0c" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x9c0e" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x9c10" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x9c12" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x9c14" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x9c16" visible="true" val="0x0190" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x9c18" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x9c1a" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x9c1c" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x9c1e" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x9c20" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x9c22" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x9c24" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x9c26" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x9c28" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x9c2a" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x9c2c" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x9c2e" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x9c30" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x9c32" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x9c34" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x9c36" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x9c38" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x9c3a" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x9c3c" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x9c3e" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x9c40" visible="true" val="0x0405" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x9c42" visible="true" val="0x05ad" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x9c44" visible="true" val="0x0805" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x9c46" visible="true" val="0x0cb6" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x9c48" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x9c4a" visible="true" val="0x169a" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x9c4c" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x9c4e" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x9c50" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x9c52" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x9c54" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x9c56" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x9c58" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x9c5a" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x9c5c" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x9c5e" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x9c60" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x9c62" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x9c64" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x9c66" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x9c68" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x9c6a" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x9c6c" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x9c6e" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x9c70" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x9c72" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x9c74" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="55">
                <SampleRate offset="0" bits="16" t="u16" id="0x9cd6" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x9cd8" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x9cda" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x9cdc" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x9cde" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x9ce0" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x9ce2" visible="true" val="0x1a82" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9ce4" visible="true" val="0x00" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9ce6" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x9ce8" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x9cea" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x9cec" visible="true" val="0x115f" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9cee" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x9cf0" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x9cf2" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x9cf4" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x9cf6" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x9cf8" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x9cfa" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x9cfc" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x9cfe" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x9d00" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x9d02" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x9d04" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x9d06" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x9d08" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x9d0a" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x9d0c" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x9d0e" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x9d10" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x9d12" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x9d14" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x9d16" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x9d18" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x9d1a" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x9d1c" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x9d1e" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x9d20" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x9d22" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x9d24" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x9d26" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x9d28" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x9d2a" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x9d2c" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x9d2e" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x9d30" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x9d32" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x9d34" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0x9d36" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x9d38" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x9d3a" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x9d3c" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x9d3e" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x9d40" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x9d42" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0x9d44" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x9d46" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x9d48" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x9d4a" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x9d4c" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x9d4e" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x9d50" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0x9d52" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0x9d54" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0x9d56" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0x9d58" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0x9d5a" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0x9d5c" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0x9d5e" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0x9d60" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0x9d62" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0x9d64" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0x9d66" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0x9d68" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0x9d6a" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0x9d6c" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x9d6e" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x9d70" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x9d72" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x9d74" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x9d76" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x9d78" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x9d7a" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x9d7c" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x9d7e" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x9d80" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x9d82" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x9d84" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x9d86" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x9d88" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x9d8a" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x9d8c" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x9d8e" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x9d90" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x9d92" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x9d94" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x9d96" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x9d98" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x9d9a" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x9d9c" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x9d9e" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x9da0" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x9da2" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x9da4" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x9da6" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x9da8" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x9daa" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x9dac" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x9dae" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x9db0" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x9db2" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x9db4" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x9db6" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x9db8" visible="true" val="0x59fa" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x9dba" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x9dbc" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x9dbe" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x9dc0" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x9dc2" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x9dc4" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x9dc6" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x9dc8" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x9dca" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9dcc" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9dce" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0x9dd0" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x9dd2" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0x9dd4" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0x9dd6" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0x9dd8" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0x9dda" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0x9ddc" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0x9dde" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0x9de0" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0x9de2" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0x9de4" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0x9de6" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9de8" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0x9dea" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x9dec" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9dee" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9df0" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0x9df2" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0x9df4" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x9df6" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x9df8" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0x9dfa" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0x9dfc" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0x9dfe" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0x9e00" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0x9e02" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0x9e04" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0x9e06" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0x9e08" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0x9e0a" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0x9e0c" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0x9e0e" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0x9e10" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x9e12" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x9e14" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x9e16" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0x9e18" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9e1a" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0x9e1c" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0x9e1e" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0x9e20" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x9e22" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x9e24" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9e26" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9e28" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x9e2a" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9e2c" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9e2e" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x9e30" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x9e32" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9e34" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9e36" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x9e38" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9e3a" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9e3c" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x9e3e" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x9e40" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9e42" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9e44" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x9e46" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9e48" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9e4a" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x9e4c" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x9e4e" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9e50" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9e52" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x9e54" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9e56" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9e58" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x9e5a" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x9e5c" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9e5e" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9e60" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x9e62" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9e64" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9e66" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x9e68" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9e6a" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9e6c" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x9e6e" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9e70" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9e72" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0x9e74" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0x9e76" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0x9e78" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0x9e7a" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0x9e7c" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0x9e7e" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0x9e80" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x9e82" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x9e84" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x9e86" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9e88" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9e8a" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x9e8c" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x9e8e" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x9e90" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x9e92" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x9e94" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x9e96" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x9e98" visible="true" val="0xd675" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9e9a" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x9e9c" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x9e9e" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x9ea0" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x9ea2" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x9ea4" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x9ea6" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x9ea8" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x9eaa" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x9eac" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x9eae" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x9eb0" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x9eb2" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x9eb4" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x9eb6" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x9eb8" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x9eba" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x9ebc" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x9ebe" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x9ec0" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x9ec2" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x9ec4" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x9ec6" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x9ec8" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x9eca" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x9ecc" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x9ece" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x9ed0" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x9ed2" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x9ed4" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x9ed6" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x9ed8" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x9eda" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x9edc" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x9ede" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x9ee0" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x9ee2" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x9ee4" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x9ee6" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x9ee8" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x9eea" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x9eec" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x9eee" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x9ef0" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x9ef2" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x9ef4" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x9ef6" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x9ef8" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x9efa" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x9efc" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x9efe" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x9f00" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x9f02" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x9f04" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x9f06" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x9f08" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x9f0a" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x9f0c" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x9f0e" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x9f10" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x9f12" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x9f14" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x9f16" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x9f18" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x9f1a" visible="true" val="0x02d8" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x9f1c" visible="true" val="0x0405" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x9f1e" visible="true" val="0x05ad" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x9f20" visible="true" val="0x0805" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x9f22" visible="true" val="0x0b54" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x9f24" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x9f26" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x9f28" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x9f2a" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x9f2c" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x9f2e" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x9f30" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x9f32" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x9f34" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x9f36" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x9f38" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x9f3a" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x9f3c" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x9f3e" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x9f40" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x9f42" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x9f44" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x9f46" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0x9f48" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x9f4a" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x9f4c" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0x9f4e" visible="false" val="0x0" />
            </VOIP1>
        </TypeC_Digital>
        <HighVolume>
            <NB1 mode="56">
                <SampleRate offset="0" bits="16" t="u16" id="0x9fb0" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x9fb2" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x9fb4" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x9fb6" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x9fb8" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x9fba" visible="true" val="0x13" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x9fbc" visible="true" val="0x3274" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x9fbe" visible="true" val="0x13c6" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x9fc0" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x9fc2" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x9fc4" visible="true" val="0x209b" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x9fc6" visible="true" val="0xcf59" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x9fc8" visible="true" val="0x034c" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x9fca" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x9fcc" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x9fce" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x9fd0" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x9fd2" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x9fd4" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x9fd6" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x9fd8" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x9fda" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x9fdc" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x9fde" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x9fe0" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x9fe2" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x9fe4" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x9fe6" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x9fe8" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x9fea" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x9fec" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x9fee" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x9ff0" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x9ff2" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x9ff4" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x9ff6" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x9ff8" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x9ffa" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x9ffc" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x9ffe" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xa000" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xa002" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xa004" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xa006" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xa008" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xa00a" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xa00c" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xa00e" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xa010" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xa012" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xa014" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xa016" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xa018" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xa01a" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xa01c" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xa01e" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xa020" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xa022" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xa024" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xa026" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xa028" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xa02a" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xa02c" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xa02e" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xa030" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xa032" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xa034" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xa036" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xa038" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xa03a" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xa03c" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xa03e" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xa040" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xa042" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xa044" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xa046" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xa048" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xa04a" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xa04c" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xa04e" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xa050" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xa052" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xa054" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xa056" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xa058" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xa05a" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xa05c" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xa05e" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xa060" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xa062" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xa064" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xa066" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xa068" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xa06a" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xa06c" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xa06e" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xa070" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xa072" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xa074" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xa076" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xa078" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xa07a" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xa07c" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xa07e" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xa080" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xa082" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xa084" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xa086" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xa088" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xa08a" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xa08c" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xa08e" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xa090" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xa092" visible="true" val="0x1fed" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xa094" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xa096" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xa098" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xa09a" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xa09c" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xa09e" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xa0a0" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xa0a2" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xa0a4" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xa0a6" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xa0a8" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa0aa" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xa0ac" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xa0ae" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xa0b0" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xa0b2" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xa0b4" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xa0b6" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xa0b8" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xa0ba" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xa0bc" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xa0be" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xa0c0" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xa0c2" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xa0c4" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xa0c6" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xa0c8" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xa0ca" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xa0cc" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xa0ce" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xa0d0" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xa0d2" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xa0d4" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xa0d6" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xa0d8" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xa0da" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xa0dc" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xa0de" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xa0e0" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xa0e2" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xa0e4" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xa0e6" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xa0e8" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xa0ea" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xa0ec" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xa0ee" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xa0f0" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xa0f2" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xa0f4" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xa0f6" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xa0f8" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xa0fa" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xa0fc" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xa0fe" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa100" visible="true" val="0xffe2" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa102" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xa104" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa106" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa108" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xa10a" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xa10c" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa10e" visible="true" val="0xffe2" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa110" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xa112" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa114" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa116" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xa118" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xa11a" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa11c" visible="true" val="0xffe2" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa11e" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xa120" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa122" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa124" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xa126" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xa128" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa12a" visible="true" val="0xffe2" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa12c" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xa12e" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa130" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa132" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xa134" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xa136" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa138" visible="true" val="0xffe2" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa13a" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xa13c" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa13e" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa140" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xa142" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa144" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa146" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xa148" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa14a" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa14c" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa14e" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xa150" visible="true" val="0x01f4" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xa152" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xa154" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xa156" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xa158" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xa15a" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xa15c" visible="true" val="0x0101" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xa15e" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xa160" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xa162" visible="true" val="0x3dfc" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xa164" visible="true" val="0x0812" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa166" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xa168" visible="true" val="0x2ac0" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xa16a" visible="true" val="0x38d9" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xa16c" visible="true" val="0xff26" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xa16e" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xa170" visible="true" val="0x3271" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xa172" visible="true" val="0x30a5" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xa174" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xa176" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xa178" visible="true" val="0xfffffeb3" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xa17a" visible="true" val="0xffffff78" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xa17c" visible="true" val="0xffffffa9" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xa17e" visible="true" val="0xffffff15" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xa180" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xa182" visible="true" val="0x1c" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xa184" visible="true" val="0x0167" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xa186" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xa188" visible="true" val="0x0284" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xa18a" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xa18c" visible="true" val="0x02a0" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xa18e" visible="true" val="0xb7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xa190" visible="true" val="0x01bb" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xa192" visible="true" val="0x54" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xa194" visible="true" val="0x023b" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xa196" visible="true" val="0x8e" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xa198" visible="true" val="0xffffef04" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xa19a" visible="true" val="0x8e" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xa19c" visible="true" val="0x023b" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xa19e" visible="true" val="0x54" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xa1a0" visible="true" val="0x01bb" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xa1a2" visible="true" val="0xb7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xa1a4" visible="true" val="0x02a0" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xa1a6" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xa1a8" visible="true" val="0x0284" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xa1aa" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xa1ac" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xa1ae" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xa1b0" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xa1b2" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xa1b4" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xa1b6" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xa1b8" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xa1ba" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xa1bc" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xa1be" visible="true" val="0x2111" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xa1c0" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xa1c2" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xa1c4" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xa1c6" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xa1c8" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xa1ca" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xa1cc" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xa1ce" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xa1d0" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xa1d2" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xa1d4" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xa1d6" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xa1d8" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xa1da" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xa1dc" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xa1de" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xa1e0" visible="true" val="0xffffffec" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xa1e2" visible="true" val="0xffffffce" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xa1e4" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xa1e6" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xa1e8" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xa1ea" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xa1ec" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xa1ee" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xa1f0" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xa1f2" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xa1f4" visible="true" val="0x08ff" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xa1f6" visible="true" val="0x02d8" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xa1f8" visible="true" val="0x0482" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xa1fa" visible="true" val="0x0726" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xa1fc" visible="true" val="0x0b54" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xa1fe" visible="true" val="0x169a" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xa200" visible="true" val="0x23d2" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xa202" visible="true" val="0x4778" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xa204" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xa206" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xa208" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xa20a" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xa20c" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xa20e" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xa210" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xa212" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xa214" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xa216" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xa218" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xa21a" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xa21c" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xa21e" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xa220" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xa222" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xa224" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xa226" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xa228" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="57">
                <SampleRate offset="0" bits="16" t="u16" id="0xa28a" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xa28c" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xa28e" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xa290" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xa292" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xa294" visible="true" val="0x13" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xa296" visible="true" val="0x3274" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xa298" visible="true" val="0x13c6" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xa29a" visible="true" val="0xfc05" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa29c" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xa29e" visible="true" val="0x209b" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xa2a0" visible="true" val="0xcf57" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xa2a2" visible="true" val="0x07ec" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xa2a4" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xa2a6" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xa2a8" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xa2aa" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xa2ac" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xa2ae" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xa2b0" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xa2b2" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xa2b4" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xa2b6" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xa2b8" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xa2ba" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xa2bc" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xa2be" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xa2c0" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xa2c2" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xa2c4" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xa2c6" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xa2c8" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xa2ca" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xa2cc" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xa2ce" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xa2d0" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xa2d2" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xa2d4" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xa2d6" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xa2d8" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xa2da" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xa2dc" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xa2de" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xa2e0" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xa2e2" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xa2e4" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xa2e6" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xa2e8" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xa2ea" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xa2ec" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xa2ee" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xa2f0" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xa2f2" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xa2f4" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xa2f6" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xa2f8" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xa2fa" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xa2fc" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xa2fe" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xa300" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xa302" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xa304" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xa306" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xa308" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xa30a" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xa30c" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xa30e" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xa310" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xa312" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xa314" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xa316" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xa318" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xa31a" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xa31c" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xa31e" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xa320" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xa322" visible="true" val="0x01" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xa324" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xa326" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xa328" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xa32a" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xa32c" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xa32e" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xa330" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xa332" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xa334" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xa336" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xa338" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xa33a" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xa33c" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xa33e" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xa340" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xa342" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xa344" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xa346" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xa348" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xa34a" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xa34c" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xa34e" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xa350" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xa352" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xa354" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xa356" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xa358" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xa35a" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xa35c" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xa35e" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xa360" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xa362" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xa364" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xa366" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xa368" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xa36a" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xa36c" visible="true" val="0x4778" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xa36e" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xa370" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xa372" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xa374" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xa376" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xa378" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xa37a" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xa37c" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xa37e" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xa380" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xa382" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa384" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xa386" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xa388" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xa38a" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xa38c" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xa38e" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xa390" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xa392" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xa394" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xa396" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xa398" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xa39a" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xa39c" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xa39e" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xa3a0" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xa3a2" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xa3a4" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xa3a6" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xa3a8" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xa3aa" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xa3ac" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xa3ae" visible="false" val="0x1000" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xa3b0" visible="false" val="0x1000" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xa3b2" visible="false" val="0x1000" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xa3b4" visible="false" val="0x1000" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xa3b6" visible="false" val="0x1000" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xa3b8" visible="false" val="0x1000" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xa3ba" visible="false" val="0x1000" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xa3bc" visible="false" val="0x1000" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xa3be" visible="false" val="0x1000" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xa3c0" visible="false" val="0x1000" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xa3c2" visible="false" val="0x1000" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xa3c4" visible="false" val="0x1000" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xa3c6" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xa3c8" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xa3ca" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xa3cc" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xa3ce" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xa3d0" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xa3d2" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xa3d4" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xa3d6" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xa3d8" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa3da" visible="true" val="0xffe2" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa3dc" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xa3de" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa3e0" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa3e2" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xa3e4" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xa3e6" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa3e8" visible="true" val="0xffe2" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa3ea" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xa3ec" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa3ee" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa3f0" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xa3f2" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xa3f4" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa3f6" visible="true" val="0xffe2" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa3f8" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xa3fa" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa3fc" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa3fe" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xa400" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xa402" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa404" visible="true" val="0xffe2" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa406" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xa408" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa40a" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa40c" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xa40e" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xa410" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa412" visible="true" val="0xffe2" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa414" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xa416" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa418" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa41a" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xa41c" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa41e" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa420" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xa422" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa424" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa426" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa428" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xa42a" visible="true" val="0x01f4" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xa42c" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xa42e" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xa430" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xa432" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xa434" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xa436" visible="true" val="0x0101" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xa438" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xa43a" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xa43c" visible="true" val="0x3e3b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xa43e" visible="true" val="0x048c" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa440" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xa442" visible="true" val="0x2ac0" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xa444" visible="true" val="0xff96" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xa446" visible="true" val="0xfb95" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xa448" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xa44a" visible="true" val="0x3271" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xa44c" visible="true" val="0x30a5" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xa44e" visible="true" val="0xdf" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xa450" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xa452" visible="true" val="0xfffffeb3" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xa454" visible="true" val="0xffffff78" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xa456" visible="true" val="0xffffffa9" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xa458" visible="true" val="0xffffff15" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xa45a" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xa45c" visible="true" val="0x1c" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xa45e" visible="true" val="0x0167" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xa460" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xa462" visible="true" val="0x0284" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xa464" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xa466" visible="true" val="0x02a0" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xa468" visible="true" val="0xb7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xa46a" visible="true" val="0x01bb" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xa46c" visible="true" val="0x54" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xa46e" visible="true" val="0x023b" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xa470" visible="true" val="0x8e" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xa472" visible="true" val="0xffffef04" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xa474" visible="true" val="0x8e" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xa476" visible="true" val="0x023b" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xa478" visible="true" val="0x54" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xa47a" visible="true" val="0x01bb" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xa47c" visible="true" val="0xb7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xa47e" visible="true" val="0x02a0" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xa480" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xa482" visible="true" val="0x0284" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xa484" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xa486" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xa488" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xa48a" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xa48c" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xa48e" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xa490" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xa492" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xa494" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xa496" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xa498" visible="true" val="0x2111" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xa49a" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xa49c" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xa49e" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xa4a0" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xa4a2" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xa4a4" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xa4a6" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xa4a8" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xa4aa" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xa4ac" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xa4ae" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xa4b0" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xa4b2" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xa4b4" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xa4b6" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xa4b8" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xa4ba" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xa4bc" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xa4be" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xa4c0" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xa4c2" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xa4c4" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xa4c6" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xa4c8" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xa4ca" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xa4cc" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xa4ce" visible="true" val="0x0405" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xa4d0" visible="true" val="0x05ad" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xa4d2" visible="true" val="0x0805" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xa4d4" visible="true" val="0x0b54" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xa4d6" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xa4d8" visible="true" val="0x169a" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xa4da" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xa4dc" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xa4de" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xa4e0" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xa4e2" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xa4e4" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xa4e6" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xa4e8" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xa4ea" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xa4ec" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xa4ee" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xa4f0" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xa4f2" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xa4f4" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xa4f6" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xa4f8" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xa4fa" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xa4fc" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xa4fe" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xa500" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xa502" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="58">
                <SampleRate offset="0" bits="16" t="u16" id="0xa564" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xa566" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xa568" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xa56a" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xa56c" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xa56e" visible="true" val="0x13" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xa570" visible="true" val="0x3b29" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xa572" visible="true" val="0x3fd7" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xa574" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa576" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xa578" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xa57a" visible="true" val="0x187d" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xa57c" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xa57e" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xa580" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xa582" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xa584" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xa586" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xa588" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xa58a" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xa58c" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xa58e" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xa590" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xa592" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xa594" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xa596" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xa598" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xa59a" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xa59c" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xa59e" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xa5a0" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xa5a2" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xa5a4" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xa5a6" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xa5a8" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xa5aa" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xa5ac" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xa5ae" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xa5b0" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xa5b2" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xa5b4" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xa5b6" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xa5b8" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xa5ba" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xa5bc" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xa5be" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xa5c0" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xa5c2" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xa5c4" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xa5c6" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xa5c8" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xa5ca" visible="true" val="0x6666" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xa5cc" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xa5ce" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xa5d0" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xa5d2" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xa5d4" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xa5d6" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xa5d8" visible="true" val="0x6666" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xa5da" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xa5dc" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xa5de" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xa5e0" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xa5e2" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xa5e4" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xa5e6" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xa5e8" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xa5ea" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xa5ec" visible="true" val="0x2000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xa5ee" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xa5f0" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xa5f2" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xa5f4" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xa5f6" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xa5f8" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xa5fa" visible="true" val="0x2000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xa5fc" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xa5fe" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xa600" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xa602" visible="true" val="0x11" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xa604" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xa606" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xa608" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xa60a" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xa60c" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xa60e" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xa610" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xa612" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xa614" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xa616" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xa618" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xa61a" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xa61c" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xa61e" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xa620" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xa622" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xa624" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xa626" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xa628" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xa62a" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xa62c" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xa62e" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xa630" visible="true" val="0x1fed" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xa632" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xa634" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xa636" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xa638" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xa63a" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xa63c" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xa63e" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xa640" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xa642" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xa644" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xa646" visible="true" val="0x1000" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xa648" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xa64a" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xa64c" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xa64e" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xa650" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xa652" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xa654" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xa656" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xa658" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xa65a" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xa65c" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa65e" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xa660" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xa662" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xa664" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xa666" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xa668" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xa66a" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xa66c" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xa66e" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xa670" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xa672" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xa674" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xa676" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xa678" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xa67a" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xa67c" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xa67e" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xa680" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xa682" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xa684" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xa686" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xa688" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xa68a" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xa68c" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xa68e" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xa690" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xa692" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xa694" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xa696" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xa698" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xa69a" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xa69c" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xa69e" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xa6a0" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xa6a2" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xa6a4" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xa6a6" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xa6a8" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xa6aa" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xa6ac" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xa6ae" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xa6b0" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xa6b2" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa6b4" visible="true" val="0xffe2" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa6b6" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xa6b8" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa6ba" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa6bc" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xa6be" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xa6c0" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa6c2" visible="true" val="0xffe2" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa6c4" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xa6c6" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa6c8" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa6ca" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xa6cc" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xa6ce" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa6d0" visible="true" val="0xffe2" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa6d2" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xa6d4" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa6d6" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa6d8" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xa6da" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xa6dc" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa6de" visible="true" val="0xffe2" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa6e0" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xa6e2" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa6e4" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa6e6" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xa6e8" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xa6ea" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa6ec" visible="true" val="0xffe2" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa6ee" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xa6f0" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa6f2" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa6f4" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xa6f6" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa6f8" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa6fa" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xa6fc" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa6fe" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa700" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa702" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xa704" visible="true" val="0x01f4" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xa706" visible="true" val="0x05" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xa708" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xa70a" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xa70c" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xa70e" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xa710" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xa712" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xa714" visible="true" val="0x3b28" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xa716" visible="true" val="0x3fcd" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xa718" visible="true" val="0x0635" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa71a" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xa71c" visible="true" val="0x2ac0" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xa71e" visible="true" val="0xffab" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xa720" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xa722" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xa724" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xa726" visible="true" val="0xf38e" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xa728" visible="true" val="0x049b" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xa72a" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xa72c" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xa72e" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xa730" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xa732" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xa734" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xa736" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xa738" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xa73a" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xa73c" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xa73e" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xa740" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xa742" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xa744" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xa746" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xa748" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xa74a" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xa74c" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xa74e" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xa750" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xa752" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xa754" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xa756" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xa758" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xa75a" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xa75c" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xa75e" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xa760" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xa762" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xa764" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xa766" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xa768" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xa76a" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xa76c" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xa76e" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xa770" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xa772" visible="true" val="0x11" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xa774" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xa776" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xa778" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xa77a" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xa77c" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xa77e" visible="true" val="0x012c" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xa780" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xa782" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xa784" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xa786" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xa788" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xa78a" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xa78c" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xa78e" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xa790" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xa792" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xa794" visible="true" val="0xffffffce" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xa796" visible="true" val="0xffffffba" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xa798" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xa79a" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xa79c" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xa79e" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xa7a0" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xa7a2" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xa7a4" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xa7a6" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xa7a8" visible="true" val="0x169a" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xa7aa" visible="true" val="0x0204" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xa7ac" visible="true" val="0x0331" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xa7ae" visible="true" val="0x050f" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xa7b0" visible="true" val="0x0805" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xa7b2" visible="true" val="0x0e43" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xa7b4" visible="true" val="0x1c74" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xa7b6" visible="true" val="0x3fb2" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xa7b8" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xa7ba" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xa7bc" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xa7be" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xa7c0" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xa7c2" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xa7c4" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xa7c6" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xa7c8" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xa7ca" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xa7cc" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xa7ce" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xa7d0" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xa7d2" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xa7d4" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xa7d6" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xa7d8" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xa7da" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xa7dc" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="59">
                <SampleRate offset="0" bits="16" t="u16" id="0xa83e" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xa840" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xa842" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xa844" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xa846" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xa848" visible="true" val="0x13" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xa84a" visible="true" val="0x2ac3" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xa84c" visible="true" val="0xe788" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xa84e" visible="true" val="0xfdae" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa850" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xa852" visible="true" val="0x2e7f" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xa854" visible="true" val="0x187d" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xa856" visible="true" val="0x0349" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xa858" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xa85a" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xa85c" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xa85e" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xa860" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xa862" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xa864" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xa866" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xa868" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xa86a" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xa86c" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xa86e" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xa870" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xa872" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xa874" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xa876" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xa878" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xa87a" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xa87c" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xa87e" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xa880" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xa882" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xa884" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xa886" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xa888" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xa88a" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xa88c" visible="true" val="0x04" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xa88e" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xa890" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xa892" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xa894" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xa896" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xa898" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xa89a" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xa89c" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xa89e" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xa8a0" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xa8a2" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xa8a4" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xa8a6" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xa8a8" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xa8aa" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xa8ac" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xa8ae" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xa8b0" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xa8b2" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xa8b4" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xa8b6" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xa8b8" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xa8ba" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xa8bc" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xa8be" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xa8c0" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xa8c2" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xa8c4" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xa8c6" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xa8c8" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xa8ca" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xa8cc" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xa8ce" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xa8d0" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xa8d2" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xa8d4" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xa8d6" visible="true" val="0x01" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xa8d8" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xa8da" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xa8dc" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xa8de" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xa8e0" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xa8e2" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xa8e4" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xa8e6" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xa8e8" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xa8ea" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xa8ec" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xa8ee" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xa8f0" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xa8f2" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xa8f4" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xa8f6" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xa8f8" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xa8fa" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xa8fc" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xa8fe" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xa900" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xa902" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xa904" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xa906" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xa908" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xa90a" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xa90c" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xa90e" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xa910" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xa912" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xa914" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xa916" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xa918" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xa91a" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xa91c" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xa91e" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xa920" visible="true" val="0x5031" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xa922" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xa924" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xa926" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xa928" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xa92a" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xa92c" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xa92e" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xa930" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xa932" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xa934" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xa936" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa938" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xa93a" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xa93c" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xa93e" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xa940" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xa942" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xa944" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xa946" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xa948" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xa94a" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xa94c" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xa94e" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xa950" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xa952" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xa954" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xa956" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xa958" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xa95a" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xa95c" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xa95e" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xa960" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xa962" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xa964" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xa966" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xa968" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xa96a" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xa96c" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xa96e" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xa970" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xa972" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xa974" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xa976" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xa978" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xa97a" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xa97c" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xa97e" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xa980" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xa982" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xa984" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xa986" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xa988" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xa98a" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xa98c" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa98e" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa990" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xa992" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa994" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa996" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xa998" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xa99a" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa99c" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa99e" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xa9a0" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa9a2" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa9a4" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xa9a6" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xa9a8" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa9aa" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa9ac" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xa9ae" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa9b0" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa9b2" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xa9b4" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xa9b6" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa9b8" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa9ba" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xa9bc" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa9be" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa9c0" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xa9c2" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xa9c4" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa9c6" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa9c8" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xa9ca" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa9cc" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa9ce" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xa9d0" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa9d2" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa9d4" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xa9d6" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa9d8" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa9da" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa9dc" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xa9de" visible="true" val="0x01f4" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xa9e0" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xa9e2" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xa9e4" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xa9e6" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xa9e8" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xa9ea" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xa9ec" val="0x07" visible="true" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xa9ee" visible="true" val="0x3ec1" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xa9f0" visible="true" val="0x3aef" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xa9f2" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa9f4" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xa9f6" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xa9f8" visible="true" val="0x2b71" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xa9fa" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xa9fc" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xa9fe" visible="true" val="0x2738" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xaa00" visible="true" val="0xe2f9" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xaa02" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xaa04" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xaa06" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xaa08" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xaa0a" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xaa0c" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xaa0e" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xaa10" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xaa12" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xaa14" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xaa16" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xaa18" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xaa1a" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xaa1c" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xaa1e" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xaa20" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xaa22" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xaa24" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xaa26" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xaa28" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xaa2a" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xaa2c" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xaa2e" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xaa30" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xaa32" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xaa34" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xaa36" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xaa38" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xaa3a" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xaa3c" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xaa3e" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xaa40" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xaa42" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xaa44" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xaa46" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xaa48" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xaa4a" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xaa4c" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xaa4e" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xaa50" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xaa52" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xaa54" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xaa56" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xaa58" visible="true" val="0x0190" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xaa5a" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xaa5c" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xaa5e" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xaa60" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xaa62" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xaa64" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xaa66" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xaa68" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xaa6a" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xaa6c" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xaa6e" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xaa70" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xaa72" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xaa74" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xaa76" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xaa78" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xaa7a" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xaa7c" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xaa7e" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xaa80" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xaa82" visible="true" val="0x0405" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xaa84" visible="true" val="0x05ad" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xaa86" visible="true" val="0x0805" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xaa88" visible="true" val="0x0b54" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xaa8a" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xaa8c" visible="true" val="0x1425" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xaa8e" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xaa90" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xaa92" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xaa94" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xaa96" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xaa98" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xaa9a" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xaa9c" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xaa9e" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xaaa0" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xaaa2" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xaaa4" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xaaa6" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xaaa8" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xaaaa" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xaaac" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xaaae" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xaab0" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xaab2" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xaab4" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xaab6" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="60">
                <SampleRate offset="0" bits="16" t="u16" id="0xab18" visible="true" val="0x20" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xab1a" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xab1c" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xab1e" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xab20" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xab22" visible="true" val="0x13" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xab24" visible="true" val="0x3274" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xab26" visible="true" val="0x13c6" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xab28" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xab2a" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xab2c" visible="true" val="0x209b" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xab2e" visible="true" val="0xc6fb" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xab30" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xab32" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xab34" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xab36" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xab38" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xab3a" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xab3c" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xab3e" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xab40" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xab42" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xab44" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xab46" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xab48" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xab4a" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xab4c" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xab4e" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xab50" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xab52" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xab54" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xab56" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xab58" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xab5a" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xab5c" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xab5e" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xab60" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xab62" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xab64" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xab66" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xab68" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xab6a" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xab6c" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xab6e" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xab70" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xab72" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xab74" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xab76" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xab78" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xab7a" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xab7c" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xab7e" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xab80" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xab82" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xab84" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xab86" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xab88" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xab8a" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xab8c" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xab8e" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xab90" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xab92" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xab94" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xab96" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xab98" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xab9a" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xab9c" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xab9e" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xaba0" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xaba2" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xaba4" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xaba6" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xaba8" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xabaa" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xabac" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xabae" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xabb0" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xabb2" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xabb4" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xabb6" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xabb8" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xabba" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xabbc" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xabbe" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xabc0" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xabc2" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xabc4" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xabc6" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xabc8" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xabca" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xabcc" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xabce" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xabd0" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xabd2" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xabd4" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xabd6" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xabd8" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xabda" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xabdc" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xabde" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xabe0" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xabe2" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xabe4" visible="true" val="0x1fed" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xabe6" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xabe8" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xabea" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xabec" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xabee" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xabf0" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xabf2" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xabf4" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xabf6" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xabf8" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xabfa" visible="true" val="0x1425" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xabfc" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xabfe" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xac00" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xac02" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xac04" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xac06" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xac08" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xac0a" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xac0c" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xac0e" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xac10" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xac12" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xac14" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xac16" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xac18" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xac1a" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xac1c" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xac1e" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xac20" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xac22" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xac24" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xac26" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xac28" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xac2a" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xac2c" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xac2e" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xac30" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xac32" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xac34" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xac36" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xac38" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xac3a" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xac3c" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xac3e" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xac40" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xac42" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xac44" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xac46" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xac48" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xac4a" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xac4c" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xac4e" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xac50" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xac52" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xac54" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xac56" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xac58" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xac5a" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xac5c" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xac5e" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xac60" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xac62" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xac64" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xac66" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xac68" visible="true" val="0xffe2" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xac6a" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xac6c" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xac6e" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xac70" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xac72" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xac74" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xac76" visible="true" val="0xffe2" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xac78" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xac7a" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xac7c" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xac7e" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xac80" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xac82" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xac84" visible="true" val="0xffe2" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xac86" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xac88" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xac8a" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xac8c" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xac8e" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xac90" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xac92" visible="true" val="0xffe2" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xac94" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xac96" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xac98" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xac9a" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xac9c" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xac9e" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xaca0" visible="true" val="0xffe2" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xaca2" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xaca4" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xaca6" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xaca8" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xacaa" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xacac" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xacae" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xacb0" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xacb2" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xacb4" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xacb6" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xacb8" visible="true" val="0x01f4" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xacba" visible="true" val="0x05" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xacbc" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xacbe" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xacc0" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xacc2" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xacc4" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xacc6" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xacc8" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xacca" visible="true" val="0x3e3b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xaccc" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xacce" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xacd0" visible="true" val="0x3a01" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xacd2" visible="true" val="0x238e" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xacd4" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xacd6" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xacd8" visible="true" val="0x4000" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xacda" visible="true" val="0xce89" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xacdc" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xacde" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xace0" visible="true" val="0xfffffeb3" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xace2" visible="true" val="0xffffff78" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xace4" visible="true" val="0xffffffa9" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xace6" visible="true" val="0xffffff15" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xace8" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xacea" visible="true" val="0x1c" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xacec" visible="true" val="0x0167" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xacee" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xacf0" visible="true" val="0x0284" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xacf2" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xacf4" visible="true" val="0x02a0" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xacf6" visible="true" val="0xb7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xacf8" visible="true" val="0x01bb" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xacfa" visible="true" val="0x54" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xacfc" visible="true" val="0x023b" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xacfe" visible="true" val="0x8e" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xad00" visible="true" val="0xffffef04" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xad02" visible="true" val="0x8e" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xad04" visible="true" val="0x023b" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xad06" visible="true" val="0x54" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xad08" visible="true" val="0x01bb" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xad0a" visible="true" val="0xb7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xad0c" visible="true" val="0x02a0" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xad0e" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xad10" visible="true" val="0x0284" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xad12" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xad14" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xad16" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xad18" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xad1a" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xad1c" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xad1e" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xad20" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xad22" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xad24" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xad26" visible="true" val="0x11" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xad28" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xad2a" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xad2c" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xad2e" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xad30" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xad32" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xad34" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xad36" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xad38" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xad3a" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xad3c" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xad3e" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xad40" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xad42" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xad44" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xad46" visible="true" val="0x1fed" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xad48" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xad4a" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xad4c" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xad4e" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xad50" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xad52" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xad54" visible="true" val="0x0a" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xad56" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xad58" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xad5a" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xad5c" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xad5e" visible="true" val="0x0102" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xad60" visible="true" val="0x0331" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xad62" visible="true" val="0x050f" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xad64" visible="true" val="0x0805" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xad66" visible="true" val="0x0e43" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xad68" visible="true" val="0x195c" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xad6a" visible="true" val="0x3fb2" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xad6c" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xad6e" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xad70" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xad72" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xad74" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xad76" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xad78" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xad7a" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xad7c" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xad7e" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xad80" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xad82" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xad84" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xad86" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xad88" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xad8a" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xad8c" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xad8e" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xad90" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="61">
                <SampleRate offset="0" bits="16" t="u16" id="0xadf2" visible="true" val="0x30" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xadf4" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xadf6" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xadf8" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xadfa" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xadfc" visible="true" val="0x13" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xadfe" visible="true" val="0x2234" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xae00" visible="true" val="0xe788" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xae02" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xae04" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xae06" visible="true" val="0x2e7f" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xae08" visible="true" val="0x33c5" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xae0a" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xae0c" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xae0e" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xae10" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xae12" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xae14" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xae16" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xae18" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xae1a" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xae1c" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xae1e" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xae20" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xae22" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xae24" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xae26" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xae28" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xae2a" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xae2c" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xae2e" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xae30" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xae32" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xae34" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xae36" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xae38" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xae3a" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xae3c" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xae3e" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xae40" visible="true" val="0x04" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xae42" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xae44" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xae46" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xae48" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xae4a" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xae4c" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xae4e" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xae50" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xae52" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xae54" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xae56" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xae58" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xae5a" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xae5c" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xae5e" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xae60" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xae62" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xae64" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xae66" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xae68" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xae6a" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xae6c" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xae6e" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xae70" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xae72" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xae74" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xae76" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xae78" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xae7a" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xae7c" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xae7e" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xae80" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xae82" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xae84" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xae86" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xae88" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xae8a" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xae8c" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xae8e" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xae90" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xae92" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xae94" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xae96" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xae98" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xae9a" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xae9c" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xae9e" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xaea0" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xaea2" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xaea4" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xaea6" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xaea8" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xaeaa" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xaeac" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xaeae" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xaeb0" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xaeb2" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xaeb4" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xaeb6" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xaeb8" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xaeba" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xaebc" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xaebe" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xaec0" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xaec2" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xaec4" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xaec6" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xaec8" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xaeca" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xaecc" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xaece" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xaed0" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xaed2" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xaed4" visible="true" val="0x1fed" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xaed6" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xaed8" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xaeda" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xaedc" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xaede" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xaee0" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xaee2" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xaee4" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xaee6" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xaee8" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xaeea" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xaeec" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xaeee" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xaef0" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xaef2" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xaef4" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xaef6" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xaef8" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xaefa" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xaefc" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xaefe" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xaf00" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xaf02" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xaf04" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xaf06" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xaf08" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xaf0a" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xaf0c" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xaf0e" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xaf10" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xaf12" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xaf14" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xaf16" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xaf18" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xaf1a" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xaf1c" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xaf1e" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xaf20" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xaf22" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xaf24" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xaf26" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xaf28" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xaf2a" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xaf2c" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xaf2e" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xaf30" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xaf32" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xaf34" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xaf36" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xaf38" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xaf3a" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xaf3c" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xaf3e" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xaf40" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xaf42" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xaf44" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xaf46" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xaf48" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xaf4a" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xaf4c" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xaf4e" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xaf50" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xaf52" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xaf54" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xaf56" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xaf58" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xaf5a" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xaf5c" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xaf5e" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xaf60" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xaf62" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xaf64" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xaf66" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xaf68" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xaf6a" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xaf6c" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xaf6e" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xaf70" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xaf72" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xaf74" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xaf76" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xaf78" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xaf7a" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xaf7c" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xaf7e" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xaf80" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xaf82" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xaf84" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xaf86" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xaf88" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xaf8a" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xaf8c" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xaf8e" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xaf90" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xaf92" visible="true" val="0x01f4" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xaf94" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xaf96" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xaf98" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xaf9a" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xaf9c" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xaf9e" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xafa0" val="0x07" visible="true" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xafa2" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xafa4" visible="true" val="0x2bfe" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xafa6" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xafa8" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xafaa" visible="true" val="0x3ec1" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xafac" visible="true" val="0x3aef" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xafae" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xafb0" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xafb2" visible="true" val="0x2235" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xafb4" visible="true" val="0xcacc" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xafb6" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xafb8" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xafba" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xafbc" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xafbe" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xafc0" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xafc2" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xafc4" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xafc6" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xafc8" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xafca" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xafcc" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xafce" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xafd0" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xafd2" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xafd4" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xafd6" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xafd8" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xafda" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xafdc" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xafde" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xafe0" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xafe2" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xafe4" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xafe6" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xafe8" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xafea" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xafec" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xafee" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xaff0" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xaff2" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xaff4" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xaff6" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xaff8" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xaffa" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xaffc" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xaffe" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xb000" visible="true" val="0x11" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xb002" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xb004" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xb006" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xb008" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xb00a" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xb00c" visible="true" val="0x012c" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xb00e" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xb010" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xb012" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xb014" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xb016" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xb018" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xb01a" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xb01c" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xb01e" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xb020" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xb022" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xb024" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xb026" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xb028" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xb02a" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xb02c" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xb02e" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xb030" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xb032" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xb034" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xb036" visible="true" val="0x065f" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xb038" visible="true" val="0x0805" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xb03a" visible="true" val="0x0a18" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xb03c" visible="true" val="0x0cb6" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xb03e" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xb040" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xb042" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xb044" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xb046" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xb048" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xb04a" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xb04c" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xb04e" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xb050" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xb052" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xb054" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xb056" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xb058" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xb05a" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xb05c" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xb05e" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xb060" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xb062" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xb064" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xb066" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xb068" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xb06a" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="62">
                <SampleRate offset="0" bits="16" t="u16" id="0xb0cc" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xb0ce" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xb0d0" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xb0d2" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xb0d4" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xb0d6" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xb0d8" visible="true" val="0x2234" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xb0da" visible="true" val="0xe785" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xb0dc" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xb0de" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xb0e0" visible="true" val="0x2e7f" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xb0e2" visible="true" val="0x33c5" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xb0e4" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xb0e6" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xb0e8" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xb0ea" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xb0ec" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xb0ee" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xb0f0" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xb0f2" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xb0f4" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xb0f6" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xb0f8" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xb0fa" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xb0fc" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xb0fe" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xb100" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xb102" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xb104" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xb106" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xb108" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xb10a" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xb10c" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xb10e" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xb110" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xb112" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xb114" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xb116" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xb118" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xb11a" visible="true" val="0x04" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xb11c" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xb11e" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xb120" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xb122" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xb124" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xb126" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xb128" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xb12a" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xb12c" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xb12e" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xb130" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xb132" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xb134" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xb136" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xb138" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xb13a" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xb13c" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xb13e" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xb140" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xb142" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xb144" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xb146" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xb148" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xb14a" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xb14c" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xb14e" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xb150" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xb152" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xb154" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xb156" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xb158" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xb15a" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xb15c" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xb15e" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xb160" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xb162" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xb164" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xb166" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xb168" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xb16a" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xb16c" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xb16e" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xb170" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xb172" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xb174" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xb176" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xb178" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xb17a" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xb17c" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xb17e" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xb180" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xb182" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xb184" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xb186" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xb188" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xb18a" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xb18c" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xb18e" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xb190" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xb192" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xb194" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xb196" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xb198" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xb19a" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xb19c" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xb19e" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xb1a0" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xb1a2" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xb1a4" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xb1a6" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xb1a8" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xb1aa" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xb1ac" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xb1ae" visible="true" val="0x4778" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xb1b0" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xb1b2" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xb1b4" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xb1b6" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xb1b8" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xb1ba" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xb1bc" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xb1be" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xb1c0" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xb1c2" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xb1c4" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xb1c6" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xb1c8" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xb1ca" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xb1cc" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xb1ce" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xb1d0" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xb1d2" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xb1d4" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xb1d6" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xb1d8" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xb1da" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xb1dc" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xb1de" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xb1e0" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xb1e2" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xb1e4" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xb1e6" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xb1e8" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xb1ea" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xb1ec" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xb1ee" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xb1f0" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xb1f2" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xb1f4" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xb1f6" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xb1f8" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xb1fa" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xb1fc" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xb1fe" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xb200" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xb202" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xb204" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xb206" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xb208" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xb20a" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xb20c" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xb20e" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xb210" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xb212" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xb214" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xb216" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xb218" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xb21a" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb21c" visible="true" val="0xffe2" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb21e" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xb220" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb222" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb224" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xb226" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xb228" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb22a" visible="true" val="0xffe2" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb22c" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xb22e" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb230" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb232" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xb234" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xb236" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb238" visible="true" val="0xffe2" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb23a" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xb23c" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb23e" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb240" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xb242" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xb244" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb246" visible="true" val="0xffe2" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb248" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xb24a" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb24c" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb24e" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xb250" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xb252" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb254" visible="true" val="0xffe2" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb256" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xb258" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb25a" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb25c" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xb25e" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb260" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb262" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xb264" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb266" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb268" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xb26a" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xb26c" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xb26e" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xb270" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xb272" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xb274" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xb276" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xb278" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xb27a" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xb27c" visible="true" val="0x3d88" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xb27e" visible="true" val="0x3fcc" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xb280" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xb282" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xb284" visible="true" val="0x36a9" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xb286" visible="true" val="0x2b71" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xb288" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xb28a" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xb28c" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xb28e" visible="true" val="0xe784" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xb290" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xb292" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xb294" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xb296" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xb298" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xb29a" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xb29c" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xb29e" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xb2a0" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xb2a2" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xb2a4" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xb2a6" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xb2a8" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xb2aa" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xb2ac" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xb2ae" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xb2b0" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xb2b2" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xb2b4" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xb2b6" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xb2b8" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xb2ba" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xb2bc" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xb2be" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xb2c0" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xb2c2" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xb2c4" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xb2c6" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xb2c8" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xb2ca" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xb2cc" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xb2ce" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xb2d0" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xb2d2" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xb2d4" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xb2d6" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xb2d8" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xb2da" visible="true" val="0x11" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xb2dc" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xb2de" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xb2e0" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xb2e2" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xb2e4" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xb2e6" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xb2e8" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xb2ea" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xb2ec" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xb2ee" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xb2f0" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xb2f2" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xb2f4" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xb2f6" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xb2f8" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xb2fa" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xb2fc" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xb2fe" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xb300" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xb302" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xb304" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xb306" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xb308" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xb30a" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xb30c" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xb30e" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xb310" visible="true" val="0x169a" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xb312" visible="true" val="0x2831" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xb314" visible="true" val="0x2831" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xb316" visible="true" val="0x2831" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xb318" visible="true" val="0x2831" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xb31a" visible="true" val="0x2831" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xb31c" visible="true" val="0x2831" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xb31e" visible="true" val="0x3fb2" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xb320" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xb322" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xb324" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xb326" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xb328" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xb32a" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xb32c" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xb32e" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xb330" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xb332" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xb334" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xb336" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xb338" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xb33a" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xb33c" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xb33e" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xb340" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xb342" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xb344" visible="false" val="0x0" />
            </VOIP1>
        </HighVolume>
        <Hac>
            <NB1 mode="63">
                <SampleRate offset="0" bits="16" t="u16" id="0xb3a6" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xb3a8" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xb3aa" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xb3ac" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xb3ae" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xb3b0" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xb3b2" visible="true" val="0x3789" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xb3b4" visible="true" val="0x3f6d" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xb3b6" visible="true" val="0x0174" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xb3b8" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xb3ba" visible="true" val="0x0a21" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xb3bc" visible="true" val="0xe788" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xb3be" visible="true" val="0x5e" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xb3c0" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xb3c2" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xb3c4" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xb3c6" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xb3c8" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xb3ca" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xb3cc" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xb3ce" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xb3d0" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xb3d2" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xb3d4" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xb3d6" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xb3d8" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xb3da" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xb3dc" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xb3de" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xb3e0" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xb3e2" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xb3e4" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xb3e6" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xb3e8" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xb3ea" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xb3ec" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xb3ee" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xb3f0" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xb3f2" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xb3f4" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xb3f6" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xb3f8" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xb3fa" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xb3fc" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xb3fe" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xb400" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xb402" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xb404" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xb406" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xb408" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xb40a" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xb40c" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xb40e" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xb410" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xb412" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xb414" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xb416" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xb418" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xb41a" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xb41c" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xb41e" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xb420" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xb422" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xb424" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xb426" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xb428" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xb42a" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xb42c" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xb42e" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xb430" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xb432" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xb434" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xb436" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xb438" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xb43a" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xb43c" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xb43e" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xb440" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xb442" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xb444" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xb446" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xb448" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xb44a" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xb44c" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xb44e" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xb450" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xb452" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xb454" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xb456" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xb458" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xb45a" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xb45c" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xb45e" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xb460" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xb462" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xb464" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xb466" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xb468" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xb46a" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xb46c" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xb46e" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xb470" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xb472" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xb474" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xb476" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xb478" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xb47a" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xb47c" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xb47e" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xb480" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xb482" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xb484" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xb486" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xb488" visible="true" val="0x23d2" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xb48a" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xb48c" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xb48e" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xb490" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xb492" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xb494" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xb496" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xb498" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xb49a" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xb49c" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xb49e" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xb4a0" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xb4a2" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xb4a4" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xb4a6" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xb4a8" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xb4aa" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xb4ac" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xb4ae" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xb4b0" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xb4b2" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xb4b4" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xb4b6" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xb4b8" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xb4ba" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xb4bc" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xb4be" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xb4c0" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xb4c2" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xb4c4" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xb4c6" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xb4c8" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xb4ca" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xb4cc" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xb4ce" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xb4d0" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xb4d2" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xb4d4" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xb4d6" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xb4d8" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xb4da" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xb4dc" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xb4de" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xb4e0" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xb4e2" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xb4e4" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xb4e6" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xb4e8" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xb4ea" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xb4ec" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xb4ee" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xb4f0" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xb4f2" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xb4f4" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb4f6" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb4f8" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xb4fa" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb4fc" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb4fe" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xb500" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xb502" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb504" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb506" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xb508" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb50a" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb50c" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xb50e" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xb510" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb512" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb514" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xb516" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb518" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb51a" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xb51c" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xb51e" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb520" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb522" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xb524" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb526" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb528" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xb52a" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xb52c" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb52e" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb530" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xb532" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb534" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb536" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xb538" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb53a" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb53c" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xb53e" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb540" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb542" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xb544" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xb546" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xb548" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xb54a" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xb54c" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xb54e" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xb550" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xb552" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xb554" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xb556" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xb558" visible="true" val="0x3dfc" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xb55a" visible="true" val="0x0812" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xb55c" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xb55e" visible="true" val="0x2ac0" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xb560" visible="true" val="0x38d9" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xb562" visible="true" val="0xff26" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xb564" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xb566" visible="true" val="0x3271" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xb568" visible="true" val="0x30a5" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xb56a" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xb56c" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xb56e" visible="true" val="0xfffffeb3" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xb570" visible="true" val="0xffffff78" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xb572" visible="true" val="0xffffffa9" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xb574" visible="true" val="0xffffff15" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xb576" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xb578" visible="true" val="0x1c" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xb57a" visible="true" val="0x0167" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xb57c" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xb57e" visible="true" val="0x0284" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xb580" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xb582" visible="true" val="0x02a0" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xb584" visible="true" val="0xb7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xb586" visible="true" val="0x01bb" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xb588" visible="true" val="0x54" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xb58a" visible="true" val="0x023b" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xb58c" visible="true" val="0x8e" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xb58e" visible="true" val="0xffffef04" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xb590" visible="true" val="0x8e" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xb592" visible="true" val="0x023b" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xb594" visible="true" val="0x54" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xb596" visible="true" val="0x01bb" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xb598" visible="true" val="0xb7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xb59a" visible="true" val="0x02a0" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xb59c" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xb59e" visible="true" val="0x0284" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xb5a0" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xb5a2" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xb5a4" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xb5a6" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xb5a8" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xb5aa" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xb5ac" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xb5ae" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xb5b0" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xb5b2" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xb5b4" visible="true" val="0x2111" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xb5b6" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xb5b8" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xb5ba" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xb5bc" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xb5be" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xb5c0" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xb5c2" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xb5c4" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xb5c6" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xb5c8" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xb5ca" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xb5cc" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xb5ce" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xb5d0" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xb5d2" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xb5d4" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xb5d6" visible="true" val="0xffffffec" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xb5d8" visible="true" val="0xffffffce" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xb5da" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xb5dc" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xb5de" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xb5e0" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xb5e2" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xb5e4" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xb5e6" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xb5e8" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xb5ea" visible="true" val="0x08ff" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xb5ec" visible="true" val="0x02d8" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xb5ee" visible="true" val="0x0482" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xb5f0" visible="true" val="0x0726" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xb5f2" visible="true" val="0x0b54" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xb5f4" visible="true" val="0x169a" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xb5f6" visible="true" val="0x2831" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xb5f8" visible="true" val="0x3fb2" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xb5fa" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xb5fc" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xb5fe" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xb600" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xb602" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xb604" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xb606" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xb608" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xb60a" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xb60c" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xb60e" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xb610" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xb612" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xb614" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xb616" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xb618" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xb61a" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xb61c" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xb61e" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="64">
                <SampleRate offset="0" bits="16" t="u16" id="0xb680" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xb682" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xb684" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xb686" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xb688" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xb68a" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xb68c" visible="true" val="0x3274" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xb68e" visible="true" val="0x13c6" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xb690" visible="true" val="0xfc05" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xb692" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xb694" visible="true" val="0x209b" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xb696" visible="true" val="0xcf57" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xb698" visible="true" val="0x07ec" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xb69a" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xb69c" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xb69e" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xb6a0" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xb6a2" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xb6a4" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xb6a6" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xb6a8" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xb6aa" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xb6ac" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xb6ae" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xb6b0" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xb6b2" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xb6b4" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xb6b6" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xb6b8" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xb6ba" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xb6bc" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xb6be" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xb6c0" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xb6c2" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xb6c4" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xb6c6" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xb6c8" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xb6ca" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xb6cc" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xb6ce" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xb6d0" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xb6d2" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xb6d4" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xb6d6" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xb6d8" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xb6da" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xb6dc" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xb6de" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xb6e0" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xb6e2" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xb6e4" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xb6e6" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xb6e8" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xb6ea" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xb6ec" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xb6ee" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xb6f0" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xb6f2" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xb6f4" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xb6f6" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xb6f8" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xb6fa" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xb6fc" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xb6fe" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xb700" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xb702" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xb704" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xb706" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xb708" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xb70a" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xb70c" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xb70e" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xb710" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xb712" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xb714" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xb716" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xb718" visible="true" val="0x01" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xb71a" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xb71c" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xb71e" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xb720" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xb722" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xb724" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xb726" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xb728" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xb72a" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xb72c" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xb72e" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xb730" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xb732" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xb734" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xb736" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xb738" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xb73a" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xb73c" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xb73e" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xb740" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xb742" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xb744" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xb746" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xb748" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xb74a" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xb74c" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xb74e" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xb750" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xb752" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xb754" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xb756" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xb758" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xb75a" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xb75c" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xb75e" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xb760" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xb762" visible="true" val="0x4778" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xb764" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xb766" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xb768" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xb76a" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xb76c" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xb76e" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xb770" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xb772" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xb774" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xb776" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xb778" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xb77a" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xb77c" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xb77e" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xb780" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xb782" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xb784" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xb786" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xb788" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xb78a" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xb78c" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xb78e" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xb790" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xb792" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xb794" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xb796" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xb798" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xb79a" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xb79c" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xb79e" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xb7a0" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xb7a2" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xb7a4" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xb7a6" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xb7a8" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xb7aa" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xb7ac" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xb7ae" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xb7b0" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xb7b2" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xb7b4" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xb7b6" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xb7b8" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xb7ba" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xb7bc" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xb7be" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xb7c0" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xb7c2" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xb7c4" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xb7c6" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xb7c8" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xb7ca" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xb7cc" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xb7ce" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb7d0" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb7d2" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xb7d4" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb7d6" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb7d8" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xb7da" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xb7dc" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb7de" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb7e0" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xb7e2" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb7e4" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb7e6" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xb7e8" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xb7ea" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb7ec" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb7ee" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xb7f0" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb7f2" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb7f4" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xb7f6" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xb7f8" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb7fa" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb7fc" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xb7fe" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb800" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb802" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xb804" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xb806" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb808" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb80a" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xb80c" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb80e" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb810" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xb812" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xb814" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xb816" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xb818" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xb81a" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xb81c" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xb81e" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xb820" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xb822" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xb824" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xb826" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xb828" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xb82a" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xb82c" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xb82e" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xb830" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xb832" visible="true" val="0x3e3b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xb834" visible="true" val="0x048c" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xb836" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xb838" visible="true" val="0x2ac0" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xb83a" visible="true" val="0xff96" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xb83c" visible="true" val="0xfb95" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xb83e" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xb840" visible="true" val="0x3271" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xb842" visible="true" val="0x30a5" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xb844" visible="true" val="0xdf" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xb846" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xb848" visible="true" val="0xfffffeb3" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xb84a" visible="true" val="0xffffff78" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xb84c" visible="true" val="0xffffffa9" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xb84e" visible="true" val="0xffffff15" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xb850" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xb852" visible="true" val="0x1c" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xb854" visible="true" val="0x0167" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xb856" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xb858" visible="true" val="0x0284" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xb85a" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xb85c" visible="true" val="0x02a0" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xb85e" visible="true" val="0xb7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xb860" visible="true" val="0x01bb" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xb862" visible="true" val="0x54" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xb864" visible="true" val="0x023b" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xb866" visible="true" val="0x8e" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xb868" visible="true" val="0xffffef04" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xb86a" visible="true" val="0x8e" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xb86c" visible="true" val="0x023b" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xb86e" visible="true" val="0x54" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xb870" visible="true" val="0x01bb" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xb872" visible="true" val="0xb7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xb874" visible="true" val="0x02a0" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xb876" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xb878" visible="true" val="0x0284" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xb87a" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xb87c" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xb87e" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xb880" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xb882" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xb884" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xb886" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xb888" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xb88a" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xb88c" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xb88e" visible="true" val="0x2111" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xb890" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xb892" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xb894" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xb896" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xb898" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xb89a" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xb89c" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xb89e" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xb8a0" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xb8a2" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xb8a4" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xb8a6" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xb8a8" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xb8aa" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xb8ac" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xb8ae" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xb8b0" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xb8b2" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xb8b4" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xb8b6" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xb8b8" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xb8ba" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xb8bc" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xb8be" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xb8c0" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xb8c2" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xb8c4" visible="true" val="0x0405" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xb8c6" visible="true" val="0x05ad" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xb8c8" visible="true" val="0x0805" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xb8ca" visible="true" val="0x0b54" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xb8cc" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xb8ce" visible="true" val="0x169a" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xb8d0" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xb8d2" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xb8d4" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xb8d6" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xb8d8" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xb8da" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xb8dc" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xb8de" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xb8e0" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xb8e2" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xb8e4" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xb8e6" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xb8e8" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xb8ea" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xb8ec" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xb8ee" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xb8f0" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xb8f2" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xb8f4" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xb8f6" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xb8f8" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="65">
                <SampleRate offset="0" bits="16" t="u16" id="0xb95a" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xb95c" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xb95e" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xb960" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xb962" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xb964" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xb966" visible="true" val="0x3b29" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xb968" visible="true" val="0x3fd7" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xb96a" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xb96c" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xb96e" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xb970" visible="true" val="0x187d" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xb972" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xb974" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xb976" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xb978" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xb97a" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xb97c" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xb97e" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xb980" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xb982" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xb984" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xb986" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xb988" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xb98a" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xb98c" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xb98e" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xb990" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xb992" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xb994" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xb996" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xb998" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xb99a" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xb99c" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xb99e" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xb9a0" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xb9a2" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xb9a4" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xb9a6" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xb9a8" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xb9aa" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xb9ac" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xb9ae" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xb9b0" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xb9b2" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xb9b4" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xb9b6" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xb9b8" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xb9ba" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xb9bc" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xb9be" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xb9c0" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xb9c2" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xb9c4" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xb9c6" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xb9c8" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xb9ca" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xb9cc" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xb9ce" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xb9d0" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xb9d2" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xb9d4" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xb9d6" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xb9d8" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xb9da" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xb9dc" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xb9de" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xb9e0" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xb9e2" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xb9e4" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xb9e6" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xb9e8" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xb9ea" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xb9ec" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xb9ee" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xb9f0" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xb9f2" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xb9f4" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xb9f6" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xb9f8" visible="true" val="0x11" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xb9fa" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xb9fc" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xb9fe" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xba00" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xba02" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xba04" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xba06" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xba08" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xba0a" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xba0c" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xba0e" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xba10" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xba12" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xba14" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xba16" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xba18" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xba1a" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xba1c" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xba1e" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xba20" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xba22" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xba24" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xba26" visible="true" val="0x1fed" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xba28" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xba2a" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xba2c" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xba2e" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xba30" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xba32" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xba34" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xba36" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xba38" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xba3a" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xba3c" visible="true" val="0x0b54" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xba3e" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xba40" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xba42" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xba44" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xba46" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xba48" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xba4a" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xba4c" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xba4e" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xba50" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xba52" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xba54" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xba56" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xba58" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xba5a" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xba5c" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xba5e" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xba60" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xba62" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xba64" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xba66" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xba68" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xba6a" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xba6c" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xba6e" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xba70" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xba72" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xba74" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xba76" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xba78" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xba7a" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xba7c" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xba7e" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xba80" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xba82" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xba84" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xba86" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xba88" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xba8a" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xba8c" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xba8e" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xba90" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xba92" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xba94" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xba96" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xba98" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xba9a" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xba9c" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xba9e" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xbaa0" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xbaa2" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xbaa4" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xbaa6" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xbaa8" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xbaaa" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xbaac" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xbaae" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xbab0" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xbab2" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xbab4" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xbab6" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xbab8" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xbaba" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xbabc" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xbabe" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xbac0" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xbac2" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xbac4" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xbac6" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xbac8" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xbaca" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xbacc" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xbace" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xbad0" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xbad2" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xbad4" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xbad6" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xbad8" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xbada" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xbadc" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xbade" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xbae0" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xbae2" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xbae4" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xbae6" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xbae8" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xbaea" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xbaec" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xbaee" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xbaf0" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xbaf2" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xbaf4" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xbaf6" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xbaf8" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xbafa" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xbafc" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xbafe" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xbb00" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xbb02" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xbb04" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xbb06" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xbb08" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xbb0a" visible="true" val="0x3b28" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xbb0c" visible="true" val="0x3fcd" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xbb0e" visible="true" val="0x0635" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xbb10" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xbb12" visible="true" val="0x2ac0" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xbb14" visible="true" val="0xffab" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xbb16" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xbb18" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xbb1a" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xbb1c" visible="true" val="0xf38e" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xbb1e" visible="true" val="0x049b" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xbb20" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xbb22" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xbb24" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xbb26" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xbb28" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xbb2a" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xbb2c" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xbb2e" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xbb30" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xbb32" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xbb34" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xbb36" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xbb38" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xbb3a" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xbb3c" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xbb3e" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xbb40" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xbb42" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xbb44" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xbb46" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xbb48" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xbb4a" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xbb4c" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xbb4e" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xbb50" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xbb52" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xbb54" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xbb56" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xbb58" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xbb5a" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xbb5c" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xbb5e" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xbb60" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xbb62" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xbb64" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xbb66" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xbb68" visible="true" val="0x11" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xbb6a" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xbb6c" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xbb6e" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xbb70" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xbb72" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xbb74" visible="true" val="0x012c" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xbb76" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xbb78" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xbb7a" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xbb7c" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xbb7e" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xbb80" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xbb82" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xbb84" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xbb86" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xbb88" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xbb8a" visible="true" val="0xffffffce" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xbb8c" visible="true" val="0xffffffba" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xbb8e" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xbb90" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xbb92" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xbb94" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xbb96" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xbb98" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xbb9a" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xbb9c" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xbb9e" visible="true" val="0x169a" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xbba0" visible="true" val="0x0204" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xbba2" visible="true" val="0x0331" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xbba4" visible="true" val="0x050f" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xbba6" visible="true" val="0x0805" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xbba8" visible="true" val="0x0e43" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xbbaa" visible="true" val="0x195c" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xbbac" visible="true" val="0x2831" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xbbae" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xbbb0" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xbbb2" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xbbb4" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xbbb6" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xbbb8" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xbbba" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xbbbc" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xbbbe" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xbbc0" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xbbc2" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xbbc4" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xbbc6" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xbbc8" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xbbca" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xbbcc" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xbbce" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xbbd0" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xbbd2" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="66">
                <SampleRate offset="0" bits="16" t="u16" id="0xbc34" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xbc36" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xbc38" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xbc3a" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xbc3c" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xbc3e" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xbc40" visible="true" val="0x2ac3" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xbc42" visible="true" val="0xe788" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xbc44" visible="true" val="0xfdae" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xbc46" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xbc48" visible="true" val="0x2e7f" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xbc4a" visible="true" val="0x187d" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xbc4c" visible="true" val="0x0349" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xbc4e" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xbc50" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xbc52" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xbc54" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xbc56" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xbc58" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xbc5a" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xbc5c" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xbc5e" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xbc60" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xbc62" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xbc64" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xbc66" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xbc68" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xbc6a" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xbc6c" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xbc6e" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xbc70" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xbc72" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xbc74" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xbc76" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xbc78" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xbc7a" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xbc7c" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xbc7e" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xbc80" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xbc82" visible="true" val="0x04" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xbc84" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xbc86" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xbc88" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xbc8a" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xbc8c" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xbc8e" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xbc90" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xbc92" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xbc94" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xbc96" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xbc98" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xbc9a" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xbc9c" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xbc9e" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xbca0" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xbca2" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xbca4" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xbca6" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xbca8" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xbcaa" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xbcac" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xbcae" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xbcb0" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xbcb2" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xbcb4" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xbcb6" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xbcb8" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xbcba" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xbcbc" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xbcbe" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xbcc0" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xbcc2" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xbcc4" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xbcc6" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xbcc8" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xbcca" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xbccc" visible="true" val="0x01" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xbcce" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xbcd0" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xbcd2" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xbcd4" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xbcd6" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xbcd8" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xbcda" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xbcdc" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xbcde" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xbce0" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xbce2" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xbce4" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xbce6" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xbce8" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xbcea" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xbcec" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xbcee" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xbcf0" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xbcf2" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xbcf4" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xbcf6" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xbcf8" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xbcfa" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xbcfc" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xbcfe" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xbd00" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xbd02" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xbd04" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xbd06" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xbd08" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xbd0a" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xbd0c" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xbd0e" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xbd10" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xbd12" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xbd14" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xbd16" visible="true" val="0x5031" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xbd18" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xbd1a" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xbd1c" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xbd1e" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xbd20" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xbd22" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xbd24" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xbd26" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xbd28" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xbd2a" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xbd2c" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xbd2e" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xbd30" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xbd32" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xbd34" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xbd36" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xbd38" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xbd3a" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xbd3c" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xbd3e" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xbd40" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xbd42" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xbd44" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xbd46" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xbd48" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xbd4a" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xbd4c" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xbd4e" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xbd50" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xbd52" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xbd54" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xbd56" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xbd58" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xbd5a" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xbd5c" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xbd5e" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xbd60" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xbd62" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xbd64" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xbd66" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xbd68" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xbd6a" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xbd6c" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xbd6e" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xbd70" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xbd72" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xbd74" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xbd76" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xbd78" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xbd7a" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xbd7c" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xbd7e" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xbd80" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xbd82" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xbd84" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xbd86" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xbd88" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xbd8a" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xbd8c" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xbd8e" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xbd90" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xbd92" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xbd94" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xbd96" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xbd98" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xbd9a" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xbd9c" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xbd9e" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xbda0" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xbda2" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xbda4" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xbda6" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xbda8" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xbdaa" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xbdac" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xbdae" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xbdb0" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xbdb2" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xbdb4" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xbdb6" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xbdb8" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xbdba" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xbdbc" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xbdbe" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xbdc0" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xbdc2" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xbdc4" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xbdc6" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xbdc8" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xbdca" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xbdcc" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xbdce" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xbdd0" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xbdd2" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xbdd4" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xbdd6" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xbdd8" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xbdda" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xbddc" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xbdde" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xbde0" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xbde2" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xbde4" visible="true" val="0x3ec1" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xbde6" visible="true" val="0x3aef" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xbde8" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xbdea" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xbdec" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xbdee" visible="true" val="0x2b71" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xbdf0" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xbdf2" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xbdf4" visible="true" val="0x2738" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xbdf6" visible="true" val="0xe2f9" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xbdf8" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xbdfa" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xbdfc" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xbdfe" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xbe00" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xbe02" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xbe04" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xbe06" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xbe08" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xbe0a" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xbe0c" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xbe0e" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xbe10" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xbe12" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xbe14" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xbe16" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xbe18" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xbe1a" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xbe1c" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xbe1e" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xbe20" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xbe22" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xbe24" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xbe26" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xbe28" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xbe2a" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xbe2c" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xbe2e" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xbe30" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xbe32" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xbe34" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xbe36" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xbe38" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xbe3a" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xbe3c" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xbe3e" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xbe40" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xbe42" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xbe44" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xbe46" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xbe48" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xbe4a" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xbe4c" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xbe4e" visible="true" val="0x0190" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xbe50" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xbe52" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xbe54" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xbe56" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xbe58" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xbe5a" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xbe5c" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xbe5e" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xbe60" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xbe62" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xbe64" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xbe66" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xbe68" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xbe6a" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xbe6c" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xbe6e" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xbe70" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xbe72" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xbe74" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xbe76" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xbe78" visible="true" val="0x0405" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xbe7a" visible="true" val="0x05ad" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xbe7c" visible="true" val="0x0805" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xbe7e" visible="true" val="0x0b54" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xbe80" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xbe82" visible="true" val="0x1425" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xbe84" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xbe86" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xbe88" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xbe8a" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xbe8c" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xbe8e" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xbe90" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xbe92" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xbe94" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xbe96" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xbe98" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xbe9a" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xbe9c" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xbe9e" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xbea0" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xbea2" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xbea4" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xbea6" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xbea8" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xbeaa" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xbeac" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="67">
                <SampleRate offset="0" bits="16" t="u16" id="0xbf0e" visible="true" val="0x20" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xbf10" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xbf12" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xbf14" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xbf16" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xbf18" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xbf1a" visible="true" val="0x3274" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xbf1c" visible="true" val="0x13c6" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xbf1e" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xbf20" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xbf22" visible="true" val="0x209b" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xbf24" visible="true" val="0xc6fb" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xbf26" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xbf28" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xbf2a" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xbf2c" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xbf2e" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xbf30" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xbf32" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xbf34" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xbf36" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xbf38" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xbf3a" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xbf3c" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xbf3e" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xbf40" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xbf42" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xbf44" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xbf46" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xbf48" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xbf4a" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xbf4c" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xbf4e" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xbf50" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xbf52" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xbf54" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xbf56" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xbf58" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xbf5a" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xbf5c" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xbf5e" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xbf60" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xbf62" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xbf64" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xbf66" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xbf68" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xbf6a" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xbf6c" visible="true" val="0x00" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xbf6e" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xbf70" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xbf72" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xbf74" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xbf76" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xbf78" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xbf7a" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xbf7c" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xbf7e" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xbf80" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xbf82" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xbf84" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xbf86" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xbf88" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xbf8a" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xbf8c" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xbf8e" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xbf90" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xbf92" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xbf94" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xbf96" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xbf98" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xbf9a" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xbf9c" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xbf9e" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xbfa0" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xbfa2" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xbfa4" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xbfa6" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xbfa8" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xbfaa" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xbfac" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xbfae" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xbfb0" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xbfb2" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xbfb4" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xbfb6" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xbfb8" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xbfba" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xbfbc" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xbfbe" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xbfc0" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xbfc2" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xbfc4" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xbfc6" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xbfc8" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xbfca" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xbfcc" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xbfce" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xbfd0" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xbfd2" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xbfd4" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xbfd6" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xbfd8" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xbfda" visible="true" val="0x1fed" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xbfdc" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xbfde" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xbfe0" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xbfe2" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xbfe4" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xbfe6" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xbfe8" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xbfea" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xbfec" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xbfee" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xbff0" visible="true" val="0x1425" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xbff2" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xbff4" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xbff6" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xbff8" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xbffa" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xbffc" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xbffe" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xc000" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc002" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xc004" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xc006" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xc008" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xc00a" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xc00c" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xc00e" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xc010" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xc012" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xc014" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xc016" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xc018" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xc01a" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xc01c" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xc01e" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xc020" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xc022" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc024" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xc026" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xc028" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xc02a" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xc02c" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xc02e" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xc030" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xc032" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xc034" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xc036" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xc038" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xc03a" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xc03c" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xc03e" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xc040" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xc042" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xc044" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xc046" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xc048" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xc04a" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xc04c" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xc04e" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xc050" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xc052" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xc054" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xc056" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xc058" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xc05a" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xc05c" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc05e" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc060" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xc062" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc064" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc066" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xc068" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xc06a" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc06c" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc06e" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xc070" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc072" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc074" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xc076" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xc078" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc07a" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc07c" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xc07e" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc080" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc082" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xc084" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xc086" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc088" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc08a" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xc08c" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc08e" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc090" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xc092" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xc094" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc096" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc098" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xc09a" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc09c" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc09e" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xc0a0" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc0a2" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc0a4" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xc0a6" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc0a8" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc0aa" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xc0ac" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xc0ae" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xc0b0" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xc0b2" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xc0b4" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xc0b6" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xc0b8" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xc0ba" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xc0bc" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc0be" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xc0c0" visible="true" val="0x3e3b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xc0c2" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xc0c4" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xc0c6" visible="true" val="0x3a01" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xc0c8" visible="true" val="0x238e" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xc0ca" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xc0cc" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xc0ce" visible="true" val="0x4000" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xc0d0" visible="true" val="0xce89" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xc0d2" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xc0d4" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xc0d6" visible="true" val="0xfffffeb3" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xc0d8" visible="true" val="0xffffff78" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xc0da" visible="true" val="0xffffffa9" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xc0dc" visible="true" val="0xffffff15" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xc0de" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xc0e0" visible="true" val="0x1c" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xc0e2" visible="true" val="0x0167" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xc0e4" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xc0e6" visible="true" val="0x0284" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xc0e8" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xc0ea" visible="true" val="0x02a0" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xc0ec" visible="true" val="0xb7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xc0ee" visible="true" val="0x01bb" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xc0f0" visible="true" val="0x54" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xc0f2" visible="true" val="0x023b" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xc0f4" visible="true" val="0x8e" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xc0f6" visible="true" val="0xffffef04" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xc0f8" visible="true" val="0x8e" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xc0fa" visible="true" val="0x023b" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xc0fc" visible="true" val="0x54" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xc0fe" visible="true" val="0x01bb" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xc100" visible="true" val="0xb7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xc102" visible="true" val="0x02a0" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xc104" visible="true" val="0xffffff26" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xc106" visible="true" val="0x0284" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xc108" visible="true" val="0xffffff9d" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xc10a" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xc10c" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xc10e" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xc110" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xc112" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xc114" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xc116" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xc118" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xc11a" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xc11c" visible="true" val="0x11" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xc11e" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xc120" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xc122" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xc124" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xc126" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xc128" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xc12a" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xc12c" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xc12e" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xc130" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xc132" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xc134" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xc136" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xc138" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xc13a" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xc13c" visible="true" val="0x1fed" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xc13e" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xc140" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xc142" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xc144" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xc146" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xc148" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xc14a" visible="true" val="0x0a" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xc14c" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xc14e" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xc150" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xc152" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xc154" visible="true" val="0x1000" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xc156" visible="true" val="0x1000" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xc158" visible="true" val="0x1000" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xc15a" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xc15c" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xc15e" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xc160" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xc162" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xc164" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xc166" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xc168" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xc16a" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xc16c" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xc16e" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xc170" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xc172" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xc174" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xc176" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xc178" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xc17a" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xc17c" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xc17e" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xc180" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xc182" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xc184" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xc186" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="68">
                <SampleRate offset="0" bits="16" t="u16" id="0xc1e8" visible="true" val="0x30" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xc1ea" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xc1ec" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xc1ee" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xc1f0" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xc1f2" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc1f4" visible="true" val="0x2234" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xc1f6" visible="true" val="0xe788" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xc1f8" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xc1fa" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xc1fc" visible="true" val="0x2e7f" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xc1fe" visible="true" val="0x33c5" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xc200" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xc202" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xc204" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xc206" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xc208" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xc20a" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xc20c" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xc20e" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xc210" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xc212" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xc214" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xc216" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xc218" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xc21a" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xc21c" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xc21e" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xc220" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xc222" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xc224" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xc226" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xc228" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xc22a" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xc22c" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xc22e" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xc230" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xc232" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xc234" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xc236" visible="true" val="0x04" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xc238" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xc23a" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xc23c" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xc23e" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xc240" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xc242" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xc244" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xc246" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xc248" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xc24a" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xc24c" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xc24e" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xc250" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xc252" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xc254" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xc256" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xc258" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xc25a" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xc25c" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xc25e" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xc260" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xc262" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xc264" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xc266" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xc268" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xc26a" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xc26c" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xc26e" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xc270" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xc272" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xc274" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xc276" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xc278" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xc27a" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xc27c" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xc27e" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xc280" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xc282" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xc284" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xc286" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xc288" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xc28a" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xc28c" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xc28e" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xc290" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xc292" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xc294" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xc296" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xc298" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xc29a" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xc29c" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xc29e" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xc2a0" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xc2a2" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xc2a4" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xc2a6" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xc2a8" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xc2aa" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xc2ac" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xc2ae" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xc2b0" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xc2b2" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xc2b4" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xc2b6" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xc2b8" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xc2ba" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xc2bc" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xc2be" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xc2c0" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xc2c2" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xc2c4" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xc2c6" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xc2c8" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xc2ca" visible="true" val="0x1fed" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xc2cc" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xc2ce" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xc2d0" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xc2d2" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xc2d4" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xc2d6" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xc2d8" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xc2da" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc2dc" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xc2de" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xc2e0" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xc2e2" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xc2e4" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xc2e6" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xc2e8" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xc2ea" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xc2ec" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xc2ee" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xc2f0" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xc2f2" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xc2f4" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xc2f6" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xc2f8" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xc2fa" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xc2fc" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc2fe" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xc300" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xc302" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xc304" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xc306" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xc308" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xc30a" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xc30c" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xc30e" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xc310" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xc312" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xc314" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xc316" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xc318" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xc31a" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xc31c" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xc31e" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xc320" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xc322" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xc324" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xc326" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xc328" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xc32a" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xc32c" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xc32e" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xc330" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xc332" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xc334" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xc336" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc338" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc33a" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xc33c" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc33e" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc340" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xc342" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xc344" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc346" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc348" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xc34a" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc34c" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc34e" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xc350" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xc352" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc354" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc356" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xc358" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc35a" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc35c" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xc35e" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xc360" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc362" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc364" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xc366" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc368" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc36a" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xc36c" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xc36e" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc370" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc372" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xc374" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc376" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc378" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xc37a" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc37c" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc37e" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xc380" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc382" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc384" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xc386" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xc388" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xc38a" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xc38c" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xc38e" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xc390" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xc392" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xc394" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xc396" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc398" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xc39a" visible="true" val="0x2bfe" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xc39c" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xc39e" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xc3a0" visible="true" val="0x3ec1" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xc3a2" visible="true" val="0x3aef" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xc3a4" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xc3a6" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xc3a8" visible="true" val="0x2235" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xc3aa" visible="true" val="0xcacc" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xc3ac" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xc3ae" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xc3b0" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xc3b2" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xc3b4" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xc3b6" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xc3b8" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xc3ba" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xc3bc" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xc3be" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xc3c0" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xc3c2" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xc3c4" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xc3c6" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xc3c8" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xc3ca" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xc3cc" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xc3ce" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xc3d0" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xc3d2" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xc3d4" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xc3d6" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xc3d8" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xc3da" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xc3dc" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xc3de" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xc3e0" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xc3e2" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xc3e4" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xc3e6" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xc3e8" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xc3ea" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xc3ec" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xc3ee" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xc3f0" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xc3f2" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xc3f4" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xc3f6" visible="true" val="0x11" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xc3f8" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xc3fa" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xc3fc" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xc3fe" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xc400" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xc402" visible="true" val="0x012c" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xc404" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xc406" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xc408" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xc40a" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xc40c" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xc40e" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xc410" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xc412" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xc414" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xc416" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xc418" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xc41a" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xc41c" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xc41e" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xc420" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xc422" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xc424" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xc426" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xc428" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xc42a" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xc42c" visible="true" val="0x065f" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xc42e" visible="true" val="0x0805" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xc430" visible="true" val="0x0a18" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xc432" visible="true" val="0x0cb6" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xc434" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xc436" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xc438" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xc43a" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xc43c" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xc43e" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xc440" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xc442" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xc444" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xc446" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xc448" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xc44a" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xc44c" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xc44e" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xc450" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xc452" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xc454" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xc456" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xc458" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xc45a" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xc45c" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xc45e" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xc460" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="69">
                <SampleRate offset="0" bits="16" t="u16" id="0xc4c2" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xc4c4" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xc4c6" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xc4c8" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xc4ca" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xc4cc" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc4ce" visible="true" val="0x3b29" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xc4d0" visible="true" val="0x3fd7" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xc4d2" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xc4d4" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xc4d6" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xc4d8" visible="true" val="0x187d" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xc4da" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xc4dc" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xc4de" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xc4e0" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xc4e2" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xc4e4" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xc4e6" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xc4e8" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xc4ea" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xc4ec" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xc4ee" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xc4f0" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xc4f2" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xc4f4" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xc4f6" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xc4f8" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xc4fa" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xc4fc" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xc4fe" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xc500" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xc502" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xc504" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xc506" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xc508" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xc50a" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xc50c" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xc50e" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xc510" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xc512" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xc514" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xc516" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xc518" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xc51a" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xc51c" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xc51e" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xc520" visible="true" val="0x1000" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xc522" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xc524" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xc526" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xc528" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xc52a" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xc52c" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xc52e" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xc530" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xc532" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xc534" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xc536" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xc538" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xc53a" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xc53c" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xc53e" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xc540" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xc542" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xc544" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xc546" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xc548" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xc54a" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xc54c" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xc54e" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xc550" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xc552" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xc554" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xc556" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xc558" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xc55a" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xc55c" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xc55e" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xc560" visible="true" val="0x11" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xc562" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xc564" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xc566" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xc568" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xc56a" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xc56c" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xc56e" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xc570" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xc572" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xc574" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xc576" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xc578" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xc57a" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xc57c" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xc57e" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xc580" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xc582" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xc584" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xc586" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xc588" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xc58a" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xc58c" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xc58e" visible="true" val="0x1fed" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xc590" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xc592" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xc594" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xc596" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xc598" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xc59a" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xc59c" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xc59e" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xc5a0" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xc5a2" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xc5a4" visible="true" val="0x0b54" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xc5a6" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xc5a8" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xc5aa" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xc5ac" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xc5ae" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xc5b0" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xc5b2" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xc5b4" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc5b6" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xc5b8" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xc5ba" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xc5bc" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xc5be" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xc5c0" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xc5c2" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xc5c4" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xc5c6" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xc5c8" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xc5ca" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xc5cc" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xc5ce" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xc5d0" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xc5d2" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xc5d4" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xc5d6" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc5d8" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xc5da" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xc5dc" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xc5de" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xc5e0" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xc5e2" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xc5e4" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xc5e6" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xc5e8" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xc5ea" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xc5ec" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xc5ee" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xc5f0" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xc5f2" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xc5f4" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xc5f6" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xc5f8" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xc5fa" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xc5fc" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xc5fe" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xc600" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xc602" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xc604" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xc606" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xc608" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xc60a" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xc60c" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xc60e" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xc610" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc612" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc614" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xc616" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc618" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc61a" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xc61c" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xc61e" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc620" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc622" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xc624" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc626" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc628" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xc62a" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xc62c" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc62e" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc630" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xc632" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc634" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc636" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xc638" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xc63a" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc63c" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc63e" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xc640" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc642" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc644" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xc646" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xc648" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc64a" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc64c" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xc64e" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc650" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc652" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xc654" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc656" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc658" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xc65a" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc65c" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc65e" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xc660" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xc662" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xc664" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xc666" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xc668" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xc66a" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xc66c" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xc66e" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xc670" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc672" visible="true" val="0x3b28" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xc674" visible="true" val="0x3fcd" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xc676" visible="true" val="0x0635" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xc678" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xc67a" visible="true" val="0x2ac0" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xc67c" visible="true" val="0xffab" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xc67e" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xc680" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xc682" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xc684" visible="true" val="0xf38e" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xc686" visible="true" val="0x049b" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xc688" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xc68a" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xc68c" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xc68e" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xc690" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xc692" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xc694" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xc696" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xc698" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xc69a" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xc69c" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xc69e" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xc6a0" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xc6a2" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xc6a4" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xc6a6" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xc6a8" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xc6aa" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xc6ac" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xc6ae" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xc6b0" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xc6b2" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xc6b4" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xc6b6" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xc6b8" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xc6ba" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xc6bc" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xc6be" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xc6c0" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xc6c2" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xc6c4" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xc6c6" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xc6c8" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xc6ca" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xc6cc" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xc6ce" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xc6d0" visible="true" val="0x11" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xc6d2" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xc6d4" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xc6d6" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xc6d8" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xc6da" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xc6dc" visible="true" val="0x012c" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xc6de" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xc6e0" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xc6e2" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xc6e4" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xc6e6" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xc6e8" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xc6ea" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xc6ec" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xc6ee" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xc6f0" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xc6f2" visible="true" val="0xffffffce" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xc6f4" visible="true" val="0xffffffba" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xc6f6" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xc6f8" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xc6fa" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xc6fc" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xc6fe" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xc700" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xc702" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xc704" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xc706" visible="true" val="0x169a" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xc708" visible="true" val="0x0204" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xc70a" visible="true" val="0x0331" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xc70c" visible="true" val="0x050f" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xc70e" visible="true" val="0x0805" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xc710" visible="true" val="0x0e43" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xc712" visible="true" val="0x195c" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xc714" visible="true" val="0x2831" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xc716" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xc718" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xc71a" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xc71c" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xc71e" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xc720" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xc722" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xc724" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xc726" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xc728" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xc72a" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xc72c" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xc72e" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xc730" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xc732" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xc734" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xc736" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xc738" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xc73a" visible="false" val="0x0" />
            </VOIP1>
        </Hac>
    </Audio>
    <Loopback>
        <Handset>
            <Loop1 mode="70">
                <SampleRate offset="0" bits="16" t="u16" id="0xc79c" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xc79e" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xc7a0" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xc7a2" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xc7a4" visible="true" val="0x01" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xc7a6" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc7a8" visible="true" val="0x1a82" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xc7aa" visible="true" val="0x00" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xc7ac" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xc7ae" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xc7b0" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xc7b2" visible="true" val="0x115f" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xc7b4" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xc7b6" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xc7b8" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xc7ba" visible="true" val="0x02" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xc7bc" visible="true" val="0x1d" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xc7be" visible="true" val="0x3f" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xc7c0" visible="true" val="0x1a" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xc7c2" visible="true" val="0x7a" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xc7c4" visible="true" val="0x27" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xc7c6" visible="true" val="0xeb" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xc7c8" visible="true" val="0x0c" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xc7ca" visible="true" val="0x0141" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xc7cc" visible="true" val="0xffffffdf" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xc7ce" visible="true" val="0x0195" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xc7d0" visible="true" val="0xffffffeb" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xc7d2" visible="true" val="0x01b9" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xc7d4" visible="true" val="0xffffffc2" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xc7d6" visible="true" val="0x01f0" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xc7d8" visible="true" val="0xffffffc6" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xc7da" visible="true" val="0xfffff194" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xc7dc" visible="true" val="0xffffffc6" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xc7de" visible="true" val="0x01f0" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xc7e0" visible="true" val="0xffffffc2" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xc7e2" visible="true" val="0x01b9" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xc7e4" visible="true" val="0xffffffeb" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xc7e6" visible="true" val="0x0195" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xc7e8" visible="true" val="0xffffffdf" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xc7ea" visible="true" val="0x0141" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xc7ec" visible="true" val="0x0c" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xc7ee" visible="true" val="0xeb" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xc7f0" visible="true" val="0x27" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xc7f2" visible="true" val="0x7a" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xc7f4" visible="true" val="0x1a" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xc7f6" visible="true" val="0x3f" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xc7f8" visible="true" val="0x1d" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xc7fa" visible="true" val="0x02" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xc7fc" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xc7fe" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xc800" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xc802" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xc804" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xc806" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xc808" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xc80a" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xc80c" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xc80e" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xc810" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xc812" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xc814" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xc816" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xc818" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xc81a" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xc81c" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xc81e" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xc820" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xc822" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xc824" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xc826" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xc828" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xc82a" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xc82c" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xc82e" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xc830" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xc832" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xc834" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xc836" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xc838" visible="true" val="0x0300" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xc83a" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xc83c" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xc83e" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xc840" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xc842" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xc844" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xc846" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xc848" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xc84a" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xc84c" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xc84e" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xc850" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xc852" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xc854" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xc856" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xc858" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xc85a" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xc85c" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xc85e" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xc860" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xc862" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xc864" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xc866" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xc868" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xc86a" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xc86c" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xc86e" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xc870" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xc872" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xc874" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xc876" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xc878" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xc87a" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xc87c" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xc87e" visible="true" val="0x59fa" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xc880" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xc882" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xc884" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xc886" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xc888" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xc88a" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xc88c" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xc88e" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc890" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xc892" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xc894" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xc896" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xc898" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xc89a" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xc89c" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xc89e" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xc8a0" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xc8a2" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xc8a4" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xc8a6" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xc8a8" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xc8aa" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xc8ac" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xc8ae" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xc8b0" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc8b2" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xc8b4" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xc8b6" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xc8b8" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xc8ba" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xc8bc" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xc8be" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xc8c0" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xc8c2" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xc8c4" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xc8c6" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xc8c8" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xc8ca" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xc8cc" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xc8ce" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xc8d0" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xc8d2" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xc8d4" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xc8d6" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xc8d8" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xc8da" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xc8dc" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xc8de" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xc8e0" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xc8e2" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xc8e4" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xc8e6" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xc8e8" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xc8ea" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc8ec" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc8ee" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xc8f0" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc8f2" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc8f4" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xc8f6" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xc8f8" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc8fa" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc8fc" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xc8fe" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc900" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc902" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xc904" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xc906" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc908" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc90a" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xc90c" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc90e" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc910" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xc912" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xc914" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc916" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc918" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xc91a" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc91c" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc91e" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xc920" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xc922" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc924" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc926" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xc928" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc92a" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc92c" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xc92e" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xc930" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xc932" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xc934" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xc936" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xc938" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xc93a" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xc93c" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xc93e" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xc940" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xc942" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xc944" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xc946" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xc948" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xc94a" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc94c" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xc94e" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xc950" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xc952" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xc954" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xc956" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xc958" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xc95a" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xc95c" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xc95e" visible="true" val="0xd675" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xc960" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xc962" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xc964" visible="true" val="0x02" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xc966" visible="true" val="0x1d" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xc968" visible="true" val="0x3f" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xc96a" visible="true" val="0x1a" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xc96c" visible="true" val="0x7a" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xc96e" visible="true" val="0x27" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xc970" visible="true" val="0xeb" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xc972" visible="true" val="0x0c" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xc974" visible="true" val="0x0141" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xc976" visible="true" val="0xffffffdf" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xc978" visible="true" val="0x0195" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xc97a" visible="true" val="0xffffffeb" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xc97c" visible="true" val="0x01b9" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xc97e" visible="true" val="0xffffffc2" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xc980" visible="true" val="0x01f0" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xc982" visible="true" val="0xffffffc6" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xc984" visible="true" val="0xfffff194" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xc986" visible="true" val="0xffffffc6" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xc988" visible="true" val="0x01f0" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xc98a" visible="true" val="0xffffffc2" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xc98c" visible="true" val="0x01b9" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xc98e" visible="true" val="0xffffffeb" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xc990" visible="true" val="0x0195" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xc992" visible="true" val="0xffffffdf" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xc994" visible="true" val="0x0141" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xc996" visible="true" val="0x0c" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xc998" visible="true" val="0xeb" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xc99a" visible="true" val="0x27" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xc99c" visible="true" val="0x7a" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xc99e" visible="true" val="0x1a" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xc9a0" visible="true" val="0x3f" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xc9a2" visible="true" val="0x1d" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xc9a4" visible="true" val="0x02" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xc9a6" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xc9a8" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xc9aa" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xc9ac" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xc9ae" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xc9b0" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xc9b2" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xc9b4" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xc9b6" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xc9b8" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xc9ba" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xc9bc" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xc9be" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xc9c0" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xc9c2" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xc9c4" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xc9c6" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xc9c8" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xc9ca" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xc9cc" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xc9ce" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xc9d0" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xc9d2" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xc9d4" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xc9d6" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xc9d8" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xc9da" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xc9dc" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xc9de" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xc9e0" visible="true" val="0x3299" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xc9e2" visible="true" val="0x0405" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xc9e4" visible="true" val="0x05ad" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xc9e6" visible="true" val="0x0805" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xc9e8" visible="true" val="0x0b54" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xc9ea" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xc9ec" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xc9ee" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xc9f0" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xc9f2" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xc9f4" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xc9f6" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xc9f8" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xc9fa" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xc9fc" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xc9fe" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xca00" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xca02" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xca04" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xca06" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xca08" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xca0a" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xca0c" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xca0e" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xca10" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xca12" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xca14" visible="false" val="0x0" />
            </Loop1>
        </Handset>
        <Handsfree>
            <Loop1 mode="71">
                <SampleRate offset="0" bits="16" t="u16" id="0xca76" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xca78" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xca7a" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xca7c" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xca7e" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xca80" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xca82" visible="true" val="0x1a82" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xca84" visible="true" val="0x00" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xca86" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xca88" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xca8a" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xca8c" visible="true" val="0x115f" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xca8e" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xca90" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xca92" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xca94" visible="true" val="0x02" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xca96" visible="true" val="0x1d" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xca98" visible="true" val="0x3f" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xca9a" visible="true" val="0x1a" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xca9c" visible="true" val="0x7a" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xca9e" visible="true" val="0x27" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xcaa0" visible="true" val="0xeb" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xcaa2" visible="true" val="0x0c" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xcaa4" visible="true" val="0x0141" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xcaa6" visible="true" val="0xffffffdf" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xcaa8" visible="true" val="0x0195" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xcaaa" visible="true" val="0xffffffeb" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xcaac" visible="true" val="0x01b9" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xcaae" visible="true" val="0xffffffc2" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xcab0" visible="true" val="0x01f0" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xcab2" visible="true" val="0xffffffc6" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xcab4" visible="true" val="0xfffff194" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xcab6" visible="true" val="0xffffffc6" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xcab8" visible="true" val="0x01f0" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xcaba" visible="true" val="0xffffffc2" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xcabc" visible="true" val="0x01b9" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xcabe" visible="true" val="0xffffffeb" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xcac0" visible="true" val="0x0195" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xcac2" visible="true" val="0xffffffdf" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xcac4" visible="true" val="0x0141" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xcac6" visible="true" val="0x0c" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xcac8" visible="true" val="0xeb" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xcaca" visible="true" val="0x27" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xcacc" visible="true" val="0x7a" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xcace" visible="true" val="0x1a" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xcad0" visible="true" val="0x3f" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xcad2" visible="true" val="0x1d" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xcad4" visible="true" val="0x02" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xcad6" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xcad8" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xcada" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xcadc" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xcade" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xcae0" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xcae2" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xcae4" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xcae6" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xcae8" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xcaea" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xcaec" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xcaee" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xcaf0" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xcaf2" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xcaf4" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xcaf6" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xcaf8" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xcafa" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xcafc" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xcafe" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xcb00" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xcb02" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xcb04" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xcb06" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xcb08" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xcb0a" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xcb0c" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xcb0e" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xcb10" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xcb12" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xcb14" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xcb16" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xcb18" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xcb1a" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xcb1c" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xcb1e" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xcb20" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xcb22" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xcb24" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xcb26" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xcb28" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xcb2a" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xcb2c" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xcb2e" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xcb30" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xcb32" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xcb34" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xcb36" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xcb38" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xcb3a" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xcb3c" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xcb3e" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xcb40" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xcb42" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xcb44" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xcb46" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xcb48" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xcb4a" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xcb4c" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xcb4e" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xcb50" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xcb52" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xcb54" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xcb56" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xcb58" visible="true" val="0x59fa" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xcb5a" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xcb5c" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xcb5e" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xcb60" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xcb62" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xcb64" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xcb66" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xcb68" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xcb6a" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xcb6c" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xcb6e" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xcb70" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xcb72" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xcb74" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xcb76" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xcb78" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xcb7a" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xcb7c" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xcb7e" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xcb80" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xcb82" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xcb84" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xcb86" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xcb88" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xcb8a" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xcb8c" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xcb8e" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xcb90" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xcb92" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xcb94" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xcb96" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xcb98" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xcb9a" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xcb9c" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xcb9e" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xcba0" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xcba2" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xcba4" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xcba6" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xcba8" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xcbaa" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xcbac" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xcbae" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xcbb0" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xcbb2" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xcbb4" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xcbb6" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xcbb8" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xcbba" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xcbbc" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xcbbe" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xcbc0" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xcbc2" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xcbc4" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcbc6" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcbc8" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xcbca" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xcbcc" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcbce" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xcbd0" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xcbd2" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcbd4" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcbd6" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xcbd8" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xcbda" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcbdc" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xcbde" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xcbe0" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcbe2" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcbe4" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xcbe6" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xcbe8" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcbea" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xcbec" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xcbee" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcbf0" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcbf2" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xcbf4" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xcbf6" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcbf8" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xcbfa" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xcbfc" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcbfe" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcc00" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xcc02" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xcc04" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcc06" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xcc08" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcc0a" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcc0c" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xcc0e" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xcc10" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcc12" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xcc14" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xcc16" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xcc18" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xcc1a" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xcc1c" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xcc1e" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xcc20" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xcc22" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xcc24" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xcc26" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xcc28" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xcc2a" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xcc2c" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xcc2e" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xcc30" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xcc32" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xcc34" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xcc36" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xcc38" visible="true" val="0xd675" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xcc3a" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xcc3c" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xcc3e" visible="true" val="0x02" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xcc40" visible="true" val="0x1d" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xcc42" visible="true" val="0x3f" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xcc44" visible="true" val="0x1a" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xcc46" visible="true" val="0x7a" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xcc48" visible="true" val="0x27" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xcc4a" visible="true" val="0xeb" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xcc4c" visible="true" val="0x0c" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xcc4e" visible="true" val="0x0141" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xcc50" visible="true" val="0xffffffdf" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xcc52" visible="true" val="0x0195" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xcc54" visible="true" val="0xffffffeb" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xcc56" visible="true" val="0x01b9" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xcc58" visible="true" val="0xffffffc2" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xcc5a" visible="true" val="0x01f0" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xcc5c" visible="true" val="0xffffffc6" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xcc5e" visible="true" val="0xfffff194" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xcc60" visible="true" val="0xffffffc6" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xcc62" visible="true" val="0x01f0" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xcc64" visible="true" val="0xffffffc2" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xcc66" visible="true" val="0x01b9" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xcc68" visible="true" val="0xffffffeb" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xcc6a" visible="true" val="0x0195" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xcc6c" visible="true" val="0xffffffdf" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xcc6e" visible="true" val="0x0141" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xcc70" visible="true" val="0x0c" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xcc72" visible="true" val="0xeb" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xcc74" visible="true" val="0x27" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xcc76" visible="true" val="0x7a" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xcc78" visible="true" val="0x1a" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xcc7a" visible="true" val="0x3f" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xcc7c" visible="true" val="0x1d" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xcc7e" visible="true" val="0x02" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xcc80" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xcc82" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xcc84" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xcc86" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xcc88" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xcc8a" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xcc8c" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xcc8e" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xcc90" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xcc92" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xcc94" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xcc96" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xcc98" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xcc9a" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xcc9c" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xcc9e" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xcca0" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xcca2" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xcca4" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xcca6" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xcca8" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xccaa" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xccac" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xccae" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xccb0" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xccb2" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xccb4" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xccb6" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xccb8" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xccba" visible="true" val="0x3299" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xccbc" visible="true" val="0x0405" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xccbe" visible="true" val="0x05ad" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xccc0" visible="true" val="0x0805" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xccc2" visible="true" val="0x0b54" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xccc4" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xccc6" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xccc8" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xccca" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xcccc" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xccce" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xccd0" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xccd2" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xccd4" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xccd6" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xccd8" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xccda" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xccdc" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xccde" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xcce0" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xcce2" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xcce4" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xcce6" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xcce8" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xccea" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xccec" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xccee" visible="false" val="0x0" />
            </Loop1>
        </Handsfree>
        <Headset4P>
            <Loop1 mode="72">
                <SampleRate offset="0" bits="16" t="u16" id="0xcd50" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xcd52" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xcd54" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xcd56" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xcd58" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xcd5a" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xcd5c" visible="true" val="0x1a82" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xcd5e" visible="true" val="0x00" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xcd60" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xcd62" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xcd64" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xcd66" visible="true" val="0x115f" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xcd68" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xcd6a" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xcd6c" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xcd6e" visible="true" val="0x02" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xcd70" visible="true" val="0x1d" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xcd72" visible="true" val="0x3f" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xcd74" visible="true" val="0x1a" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xcd76" visible="true" val="0x7a" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xcd78" visible="true" val="0x27" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xcd7a" visible="true" val="0xeb" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xcd7c" visible="true" val="0x0c" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xcd7e" visible="true" val="0x0141" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xcd80" visible="true" val="0xffffffdf" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xcd82" visible="true" val="0x0195" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xcd84" visible="true" val="0xffffffeb" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xcd86" visible="true" val="0x01b9" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xcd88" visible="true" val="0xffffffc2" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xcd8a" visible="true" val="0x01f0" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xcd8c" visible="true" val="0xffffffc6" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xcd8e" visible="true" val="0xfffff194" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xcd90" visible="true" val="0xffffffc6" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xcd92" visible="true" val="0x01f0" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xcd94" visible="true" val="0xffffffc2" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xcd96" visible="true" val="0x01b9" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xcd98" visible="true" val="0xffffffeb" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xcd9a" visible="true" val="0x0195" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xcd9c" visible="true" val="0xffffffdf" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xcd9e" visible="true" val="0x0141" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xcda0" visible="true" val="0x0c" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xcda2" visible="true" val="0xeb" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xcda4" visible="true" val="0x27" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xcda6" visible="true" val="0x7a" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xcda8" visible="true" val="0x1a" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xcdaa" visible="true" val="0x3f" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xcdac" visible="true" val="0x1d" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xcdae" visible="true" val="0x02" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xcdb0" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xcdb2" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xcdb4" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xcdb6" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xcdb8" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xcdba" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xcdbc" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xcdbe" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xcdc0" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xcdc2" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xcdc4" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xcdc6" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xcdc8" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xcdca" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xcdcc" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xcdce" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xcdd0" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xcdd2" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xcdd4" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xcdd6" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xcdd8" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xcdda" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xcddc" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xcdde" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xcde0" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xcde2" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xcde4" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xcde6" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xcde8" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xcdea" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xcdec" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xcdee" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xcdf0" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xcdf2" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xcdf4" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xcdf6" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xcdf8" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xcdfa" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xcdfc" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xcdfe" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xce00" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xce02" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xce04" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xce06" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xce08" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xce0a" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xce0c" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xce0e" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xce10" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xce12" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xce14" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xce16" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xce18" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xce1a" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xce1c" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xce1e" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xce20" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xce22" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xce24" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xce26" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xce28" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xce2a" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xce2c" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xce2e" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xce30" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xce32" visible="true" val="0x59fa" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xce34" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xce36" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xce38" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xce3a" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xce3c" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xce3e" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xce40" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xce42" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xce44" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xce46" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xce48" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xce4a" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xce4c" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xce4e" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xce50" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xce52" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xce54" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xce56" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xce58" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xce5a" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xce5c" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xce5e" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xce60" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xce62" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xce64" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xce66" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xce68" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xce6a" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xce6c" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xce6e" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xce70" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xce72" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xce74" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xce76" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xce78" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xce7a" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xce7c" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xce7e" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xce80" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xce82" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xce84" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xce86" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xce88" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xce8a" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xce8c" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xce8e" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xce90" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xce92" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xce94" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xce96" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xce98" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xce9a" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xce9c" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xce9e" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcea0" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcea2" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xcea4" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xcea6" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcea8" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xceaa" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xceac" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xceae" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xceb0" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xceb2" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xceb4" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xceb6" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xceb8" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xceba" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcebc" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcebe" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xcec0" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xcec2" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcec4" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xcec6" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xcec8" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xceca" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcecc" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xcece" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xced0" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xced2" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xced4" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xced6" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xced8" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xceda" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xcedc" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xcede" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcee0" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xcee2" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcee4" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcee6" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xcee8" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xceea" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xceec" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xceee" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xcef0" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xcef2" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xcef4" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xcef6" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xcef8" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xcefa" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xcefc" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xcefe" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xcf00" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xcf02" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xcf04" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xcf06" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xcf08" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xcf0a" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xcf0c" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xcf0e" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xcf10" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xcf12" visible="true" val="0xd675" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xcf14" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xcf16" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xcf18" visible="true" val="0xfffffff4" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xcf1a" visible="true" val="0x24" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xcf1c" visible="true" val="0x46" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xcf1e" visible="true" val="0x14" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xcf20" visible="true" val="0x78" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xcf22" visible="true" val="0x2a" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xcf24" visible="true" val="0xfd" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xcf26" visible="true" val="0xfffffffc" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xcf28" visible="true" val="0x014c" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xcf2a" visible="true" val="0xffffffbf" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xcf2c" visible="true" val="0x01a0" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xcf2e" visible="true" val="0xfffffff8" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xcf30" visible="true" val="0x01b0" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xcf32" visible="true" val="0xffffffc3" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xcf34" visible="true" val="0x0206" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xcf36" visible="true" val="0xffffffdd" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xcf38" visible="true" val="0xfffff143" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xcf3a" visible="true" val="0xffffffdd" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xcf3c" visible="true" val="0x0206" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xcf3e" visible="true" val="0xffffffc3" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xcf40" visible="true" val="0x01b0" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xcf42" visible="true" val="0xfffffff8" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xcf44" visible="true" val="0x01a0" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xcf46" visible="true" val="0xffffffbf" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xcf48" visible="true" val="0x014c" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xcf4a" visible="true" val="0xfffffffc" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xcf4c" visible="true" val="0xfd" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xcf4e" visible="true" val="0x2a" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xcf50" visible="true" val="0x78" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xcf52" visible="true" val="0x14" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xcf54" visible="true" val="0x46" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xcf56" visible="true" val="0x24" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xcf58" visible="true" val="0xfffffff4" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xcf5a" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xcf5c" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xcf5e" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xcf60" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xcf62" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xcf64" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xcf66" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xcf68" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xcf6a" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xcf6c" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xcf6e" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xcf70" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xcf72" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xcf74" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xcf76" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xcf78" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xcf7a" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xcf7c" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xcf7e" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xcf80" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xcf82" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xcf84" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xcf86" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xcf88" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xcf8a" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xcf8c" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xcf8e" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xcf90" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xcf92" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xcf94" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xcf96" visible="true" val="0x0405" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xcf98" visible="true" val="0x05ad" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xcf9a" visible="true" val="0x0805" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xcf9c" visible="true" val="0x0b54" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xcf9e" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xcfa0" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xcfa2" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xcfa4" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xcfa6" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xcfa8" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xcfaa" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xcfac" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xcfae" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xcfb0" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xcfb2" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xcfb4" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xcfb6" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xcfb8" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xcfba" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xcfbc" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xcfbe" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xcfc0" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xcfc2" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xcfc4" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xcfc6" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xcfc8" visible="false" val="0x0" />
            </Loop1>
        </Headset4P>
        <Headset3P>
            <Loop1 mode="73">
                <SampleRate offset="0" bits="16" t="u16" id="0xd02a" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xd02c" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xd02e" visible="false" val="0x15" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xd030" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xd032" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xd034" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xd036" visible="true" val="0x1a82" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xd038" visible="true" val="0x00" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xd03a" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xd03c" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xd03e" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xd040" visible="true" val="0x115f" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xd042" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xd044" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xd046" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xd048" visible="true" val="0x02" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xd04a" visible="true" val="0x1d" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xd04c" visible="true" val="0x3f" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xd04e" visible="true" val="0x1a" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xd050" visible="true" val="0x7a" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xd052" visible="true" val="0x27" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xd054" visible="true" val="0xeb" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xd056" visible="true" val="0x0c" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xd058" visible="true" val="0x0141" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xd05a" visible="true" val="0xffffffdf" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xd05c" visible="true" val="0x0195" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xd05e" visible="true" val="0xffffffeb" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xd060" visible="true" val="0x01b9" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xd062" visible="true" val="0xffffffc2" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xd064" visible="true" val="0x01f0" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xd066" visible="true" val="0xffffffc6" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xd068" visible="true" val="0xfffff194" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xd06a" visible="true" val="0xffffffc6" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xd06c" visible="true" val="0x01f0" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xd06e" visible="true" val="0xffffffc2" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xd070" visible="true" val="0x01b9" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xd072" visible="true" val="0xffffffeb" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xd074" visible="true" val="0x0195" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xd076" visible="true" val="0xffffffdf" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xd078" visible="true" val="0x0141" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xd07a" visible="true" val="0x0c" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xd07c" visible="true" val="0xeb" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xd07e" visible="true" val="0x27" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xd080" visible="true" val="0x7a" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xd082" visible="true" val="0x1a" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xd084" visible="true" val="0x3f" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xd086" visible="true" val="0x1d" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xd088" visible="true" val="0x02" />
                <dl_low_band_pre_gain offset="0" bits="16" t="u16" id="0xd08a" visible="true" val="0x1000" />
                <dl_low_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xd08c" visible="true" val="0x00" />
                <dl_low_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xd08e" visible="true" val="0xffe2" />
                <dl_low_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xd090" visible="true" val="0x4000" />
                <dl_low_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xd092" visible="true" val="0xfdda" />
                <dl_low_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xd094" visible="true" val="0xfe3e" />
                <dl_low_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xd096" visible="true" val="0x1000" />
                <dl_mid_band_pre_gain offset="0" bits="16" t="u16" id="0xd098" visible="true" val="0x1000" />
                <dl_mid_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xd09a" visible="true" val="0x00" />
                <dl_mid_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xd09c" visible="true" val="0xffe2" />
                <dl_mid_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xd09e" visible="true" val="0x4000" />
                <dl_mid_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xd0a0" visible="true" val="0xfda8" />
                <dl_mid_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xd0a2" visible="true" val="0xfdda" />
                <dl_mid_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xd0a4" visible="true" val="0x2000" />
                <dl_high_band_pre_gain offset="0" bits="16" t="u16" id="0xd0a6" visible="true" val="0x2000" />
                <dl_high_band_DP_compress_limit offset="0" bits="16" t="u16" id="0xd0a8" visible="true" val="0x00" />
                <dl_high_band_DP_compress_threshold offset="0" bits="16" t="u16" id="0xd0aa" visible="true" val="0xffe2" />
                <dl_high_band_DP_compress_ratio offset="0" bits="16" t="u16" id="0xd0ac" visible="true" val="0x4000" />
                <dl_high_band_DP_expand_limit offset="0" bits="16" t="u16" id="0xd0ae" visible="true" val="0xfda8" />
                <dl_high_band_DP_expand_threshold offset="0" bits="16" t="u16" id="0xd0b0" visible="true" val="0xfdda" />
                <dl_high_band_DP_expand_ratio offset="0" bits="16" t="u16" id="0xd0b2" visible="true" val="0x1000" />
                <dl_post_DRC_pre_gain offset="0" bits="16" t="u16" id="0xd0b4" visible="true" val="0x1000" />
                <dl_post_DRC_DP_compress_limit offset="0" bits="16" t="u16" id="0xd0b6" visible="true" val="0x00" />
                <dl_post_DRC_DP_compress_threshold offset="0" bits="16" t="u16" id="0xd0b8" visible="true" val="0xffe2" />
                <dl_post_DRC_DP_compress_ratio offset="0" bits="16" t="u16" id="0xd0ba" visible="true" val="0x6666" />
                <dl_post_DRC_DP_expand_limit offset="0" bits="16" t="u16" id="0xd0bc" visible="true" val="0xfda8" />
                <dl_post_DRC_DP_expand_threshold offset="0" bits="16" t="u16" id="0xd0be" visible="true" val="0xfdda" />
                <dl_post_DRC_DP_expand_ratio offset="0" bits="16" t="u16" id="0xd0c0" visible="true" val="0x1000" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xd0c2" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xd0c4" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xd0c6" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xd0c8" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xd0ca" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xd0cc" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xd0ce" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xd0d0" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xd0d2" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xd0d4" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xd0d6" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xd0d8" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xd0da" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xd0dc" visible="true" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xd0de" visible="true" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xd0e0" visible="true" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xd0e2" visible="true" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xd0e4" visible="true" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xd0e6" visible="true" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xd0e8" visible="true" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xd0ea" visible="true" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xd0ec" visible="true" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xd0ee" visible="true" val="0x0bbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xd0f0" visible="true" val="0x04b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xd0f2" visible="true" val="0x012c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xd0f4" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xd0f6" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xd0f8" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xd0fa" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xd0fc" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xd0fe" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xd100" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xd102" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xd104" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xd106" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xd108" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xd10a" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xd10c" visible="true" val="0x59fa" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xd10e" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xd110" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xd112" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xd114" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xd116" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xd118" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xd11a" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xd11c" visible="true" val="0x4778" />
                <ul_mic0_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xd11e" visible="true" val="0x3274" />
                <ul_mic0_EQ_bass_beta offset="0" bits="16" t="u16" id="0xd120" visible="true" val="0x13c6" />
                <ul_mic0_EQ_bass_gama offset="0" bits="16" t="u16" id="0xd122" visible="true" val="0x00" />
                <ul_mic0_EQ_bass_gain offset="0" bits="16" t="u16" id="0xd124" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xd126" visible="true" val="0x209b" />
                <ul_mic0_EQ_treble_beta offset="0" bits="16" t="u16" id="0xd128" visible="true" val="0xcf59" />
                <dtmf_dgain_volume1 offset="0" bits="16" t="u16" id="0xd12a" visible="true" val="0x1000" />
                <dtmf_dgain_volume2 offset="0" bits="16" t="u16" id="0xd12c" visible="true" val="0x1000" />
                <dtmf_dgain_volume3 offset="0" bits="16" t="u16" id="0xd12e" visible="true" val="0x1000" />
                <dtmf_dgain_volume4 offset="0" bits="16" t="u16" id="0xd130" visible="true" val="0x1000" />
                <dtmf_dgain_volume5 offset="0" bits="16" t="u16" id="0xd132" visible="true" val="0x1000" />
                <dtmf_dgain_volume6 offset="0" bits="16" t="u16" id="0xd134" visible="true" val="0x1000" />
                <dtmf_dgain_volume7 offset="0" bits="16" t="u16" id="0xd136" visible="true" val="0x1000" />
                <dtmf_dgain_volume8 offset="0" bits="16" t="u16" id="0xd138" visible="true" val="0x1000" />
                <dtmf_dgain_volume9 offset="0" bits="16" t="u16" id="0xd13a" visible="true" val="0x1000" />
                <ul_mic0_EQ_treble_gama offset="0" bits="16" t="u16" id="0xd13c" visible="true" val="0x00" />
                <ul_mic0_EQ_treble_gain offset="0" bits="16" t="u16" id="0xd13e" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xd140" visible="true" val="0x3274" />
                <ul_mic1_EQ_bass_beta offset="0" bits="16" t="u16" id="0xd142" visible="true" val="0x13c6" />
                <ul_mic1_EQ_bass_gama offset="0" bits="16" t="u16" id="0xd144" visible="true" val="0x00" />
                <dtmf_dgain_enable offset="0" bits="16" t="u16" id="0xd146" visible="false" val="0x0" />
                <dl_MBDRC_band_num offset="0" bits="16" t="u16" id="0xd148" visible="true" val="0x02" />
                <dl_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xd14a" visible="true" val="0x01f4" />
                <dl_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xd14c" visible="true" val="0x07d0" />
                <dl_ALC_DP_mode offset="0" bits="16" t="u16" id="0xd14e" visible="false" val="0x00" />
                <dl_ALC_compress_hold offset="0" bits="16" t="u16" id="0xd150" visible="false" val="0x190" />
                <dl_ALC_expand_hold offset="0" bits="16" t="u16" id="0xd152" visible="false" val="0xfed4" />
                <dl_ALC_DP_rise offset="0" bits="16" t="u16" id="0xd154" visible="false" val="0x1200" />
                <dl_ALC_DP_fall offset="0" bits="16" t="u16" id="0xd156" visible="false" val="0x400" />
                <dl_ALC_DP_limit offset="0" bits="16" t="u16" id="0xd158" visible="false" val="0x7fff" />
                <ul_ALC_DP_mode offset="0" bits="16" t="u16" id="0xd15a" visible="false" val="0x00" />
                <ul_ALC_compress_hold offset="0" bits="16" t="u16" id="0xd15c" visible="false" val="0x190" />
                <ul_ALC_expand_hold offset="0" bits="16" t="u16" id="0xd15e" visible="false" val="0xfed4" />
                <ul_ALC_DP_rise offset="0" bits="16" t="u16" id="0xd160" visible="false" val="0x1200" />
                <ul_ALC_DP_fall offset="0" bits="16" t="u16" id="0xd162" visible="false" val="0x400" />
                <ul_ALC_DP_limit offset="0" bits="16" t="u16" id="0xd164" visible="false" val="0x7fff" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xd166" visible="true" val="0x00" />
                <ul_MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xd168" visible="true" val="0x2000" />
                <ul_mic1_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xd16a" visible="true" val="0x209b" />
                <ul_mic1_EQ_treble_beta offset="0" bits="16" t="u16" id="0xd16c" visible="true" val="0xcf59" />
                <ul_mic1_EQ_treble_gama offset="0" bits="16" t="u16" id="0xd16e" visible="true" val="0x00" />
                <ul_mic1_EQ_treble_gain offset="0" bits="16" t="u16" id="0xd170" visible="true" val="0x1000" />
                <ul_mic0_compensate_gain offset="0" bits="16" t="u16" id="0xd172" visible="true" val="0x1000" />
                <ul_mic1_compensate_gain offset="0" bits="16" t="u16" id="0xd174" visible="true" val="0x1000" />
                <ul_SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xd176" visible="true" val="0x1000" />
                <ul_SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xd178" visible="true" val="0x00" />
                <ul_SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xd17a" visible="true" val="0x1e" />
                <ul_SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xd17c" visible="true" val="0x6666" />
                <ul_SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xd17e" visible="true" val="0xfda8" />
                <ul_SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xd180" visible="true" val="0xfe70" />
                <ul_SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xd182" visible="true" val="0x1000" />
                <ul_LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xd184" visible="true" val="0x1000" />
                <ul_LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xd186" visible="true" val="0x00" />
                <ul_LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xd188" visible="true" val="0x1e" />
                <ul_LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xd18a" visible="true" val="0x6666" />
                <ul_LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xd18c" visible="true" val="0xfda8" />
                <ul_LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xd18e" visible="true" val="0xfe70" />
                <ul_LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xd190" visible="true" val="0x1000" />
                <ul_MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xd192" visible="true" val="0x1000" />
                <ul_MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xd194" visible="true" val="0x00" />
                <ul_MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xd196" visible="true" val="0x1e" />
                <ul_MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xd198" visible="true" val="0x6666" />
                <ul_MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xd19a" visible="true" val="0xfda8" />
                <ul_MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xd19c" visible="true" val="0xfe70" />
                <ul_MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xd19e" visible="true" val="0x1000" />
                <ul_HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xd1a0" visible="true" val="0x1000" />
                <ul_HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xd1a2" visible="true" val="0x00" />
                <ul_HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xd1a4" visible="true" val="0x1e" />
                <ul_HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xd1a6" visible="true" val="0x6666" />
                <ul_HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xd1a8" visible="true" val="0xfda8" />
                <ul_HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xd1aa" visible="true" val="0xfe70" />
                <ul_HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xd1ac" visible="true" val="0x1000" />
                <ul_ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xd1ae" visible="true" val="0x1000" />
                <ul_ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xd1b0" visible="true" val="0x00" />
                <ul_ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xd1b2" visible="true" val="0x1e" />
                <ul_ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xd1b4" visible="true" val="0x6666" />
                <ul_ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xd1b6" visible="true" val="0xfda8" />
                <ul_ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xd1b8" visible="true" val="0xfe70" />
                <ul_ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xd1ba" visible="true" val="0x1000" />
                <ul_PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xd1bc" visible="true" val="0x00" />
                <ul_PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xd1be" visible="true" val="0xffe2" />
                <ul_PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xd1c0" visible="true" val="0x6666" />
                <ul_PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xd1c2" visible="true" val="0xfda8" />
                <ul_PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xd1c4" visible="true" val="0xfe70" />
                <ul_PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xd1c6" visible="true" val="0x1000" />
                <ul_mic1_EQ_bass_gain offset="0" bits="16" t="u16" id="0xd1c8" visible="true" val="0x1000" />
                <ul_BL_filter_bw offset="0" bits="16" t="u16" id="0xd1ca" visible="true" val="0x64" />
                <ul_MBDRC_band_num offset="0" bits="16" t="u16" id="0xd1cc" visible="true" val="0x04" />
                <ul_MBDRC_fx0 offset="0" bits="16" t="u16" id="0xd1ce" visible="true" val="0xb4" />
                <ul_MBDRC_fx1 offset="0" bits="16" t="u16" id="0xd1d0" visible="true" val="0x0230" />
                <ul_MBDRC_fx2 offset="0" bits="16" t="u16" id="0xd1d2" visible="true" val="0x09c4" />
                <ul_MBDRC_fx3 offset="0" bits="16" t="u16" id="0xd1d4" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xd1d6" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xd1d8" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xd1da" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xd1dc" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xd1de" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xd1e0" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xd1e2" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xd1e4" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xd1e6" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xd1e8" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xd1ea" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xd1ec" visible="true" val="0xd675" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xd1ee" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xd1f0" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xd1f2" visible="true" val="0x02" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xd1f4" visible="true" val="0x1d" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xd1f6" visible="true" val="0x3f" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xd1f8" visible="true" val="0x1a" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xd1fa" visible="true" val="0x7a" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xd1fc" visible="true" val="0x27" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xd1fe" visible="true" val="0xeb" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xd200" visible="true" val="0x0c" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xd202" visible="true" val="0x0141" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xd204" visible="true" val="0xffffffdf" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xd206" visible="true" val="0x0195" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xd208" visible="true" val="0xffffffeb" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xd20a" visible="true" val="0x01b9" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xd20c" visible="true" val="0xffffffc2" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xd20e" visible="true" val="0x01f0" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xd210" visible="true" val="0xffffffc6" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xd212" visible="true" val="0xfffff194" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xd214" visible="true" val="0xffffffc6" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xd216" visible="true" val="0x01f0" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xd218" visible="true" val="0xffffffc2" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xd21a" visible="true" val="0x01b9" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xd21c" visible="true" val="0xffffffeb" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xd21e" visible="true" val="0x0195" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xd220" visible="true" val="0xffffffdf" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xd222" visible="true" val="0x0141" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xd224" visible="true" val="0x0c" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xd226" visible="true" val="0xeb" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xd228" visible="true" val="0x27" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xd22a" visible="true" val="0x7a" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xd22c" visible="true" val="0x1a" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xd22e" visible="true" val="0x3f" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xd230" visible="true" val="0x1d" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xd232" visible="true" val="0x02" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xd234" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xd236" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xd238" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xd23a" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xd23c" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xd23e" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xd240" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xd242" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xd244" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xd246" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xd248" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xd24a" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xd24c" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xd24e" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xd250" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xd252" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xd254" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xd256" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xd258" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xd25a" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xd25c" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xd25e" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xd260" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xd262" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xd264" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xd266" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xd268" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xd26a" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xd26c" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xd26e" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xd270" visible="true" val="0x0405" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xd272" visible="true" val="0x05ad" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xd274" visible="true" val="0x0805" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xd276" visible="true" val="0x0b54" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xd278" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xd27a" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xd27c" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xd27e" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xd280" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xd282" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xd284" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xd286" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xd288" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xd28a" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xd28c" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xd28e" visible="false" val="0x0" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xd290" visible="false" val="0x0" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xd292" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xd294" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xd296" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xd298" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xd29a" visible="true" val="0x00" />
                <dl_gain_before_cng_after_MBDRC offset="0" bits="16" t="u16" id="0xd29c" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xd29e" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xd2a0" visible="true" val="0x01" />
                <reserve0 offset="0" bits="784" t="u784" id="0xd2a2" visible="false" val="0x0" />
            </Loop1>
        </Headset3P>
    </Loopback>
</audio_structure>
