--- verilog_synth
+++ uhdm_synth
@@ -1,6 +1,6 @@
 /* Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC) */
-(* top =  1  *)
 (* src = "dut.sv:1.1-5.10" *)
+(* top =  1  *)
 module wreduce_test0(a, b, x, y, z);
 (* src = "dut.sv:1.34-1.35" *)
 input [7:0] a;
@@ -119,7 +119,7 @@
 );
 \$_NOT_  _072_ (
 .A(_030_),
-.Y(x[15])
+.Y(x[8])
 );
 \$_XNOR_  _073_ (
 .A(b[0]),
@@ -519,10 +519,10 @@
 );
 \$_XOR_  _155_ (
 .A(y[8]),
-.B(x[15]),
+.B(x[8]),
 .Y(z[8])
 );
-assign { x[14:8], x[0] } = { x[15], x[15], x[15], x[15], x[15], x[15], x[15], a[0] };
+assign { x[15:9], x[0] } = { 7'h00, a[0] };
 assign y[15:9] = 7'h00;
-assign z[15:9] = { x[15], x[15], x[15], x[15], x[15], x[15], x[15] };
+assign z[15:9] = 7'h00;
 endmodule
