Classic Timing Analyzer report for q2b
Tue Mar 23 16:41:11 2010
Quartus II Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                   ;
+------------------------------+-------+---------------+-------------+------+--------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To     ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+--------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 13.283 ns   ; b[3] ; seg[6] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;        ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+--------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C20F484C7       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------+
; tpd                                                         ;
+-------+-------------------+-----------------+------+--------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To     ;
+-------+-------------------+-----------------+------+--------+
; N/A   ; None              ; 13.283 ns       ; b[3] ; seg[6] ;
; N/A   ; None              ; 13.115 ns       ; s    ; seg[6] ;
; N/A   ; None              ; 12.948 ns       ; b[1] ; seg[6] ;
; N/A   ; None              ; 12.656 ns       ; b[0] ; seg[6] ;
; N/A   ; None              ; 12.603 ns       ; b[3] ; seg[2] ;
; N/A   ; None              ; 12.493 ns       ; b[3] ; seg[1] ;
; N/A   ; None              ; 12.440 ns       ; a[0] ; seg[6] ;
; N/A   ; None              ; 12.394 ns       ; s    ; seg[2] ;
; N/A   ; None              ; 12.322 ns       ; s    ; seg[1] ;
; N/A   ; None              ; 12.319 ns       ; b[3] ; seg[5] ;
; N/A   ; None              ; 12.259 ns       ; s    ; seg[4] ;
; N/A   ; None              ; 12.227 ns       ; b[1] ; seg[2] ;
; N/A   ; None              ; 12.155 ns       ; b[1] ; seg[1] ;
; N/A   ; None              ; 12.147 ns       ; s    ; seg[5] ;
; N/A   ; None              ; 12.092 ns       ; b[1] ; seg[4] ;
; N/A   ; None              ; 12.087 ns       ; b[2] ; seg[6] ;
; N/A   ; None              ; 12.015 ns       ; s    ; ovf    ;
; N/A   ; None              ; 11.980 ns       ; b[1] ; seg[5] ;
; N/A   ; None              ; 11.976 ns       ; b[0] ; seg[2] ;
; N/A   ; None              ; 11.966 ns       ; s    ; seg[3] ;
; N/A   ; None              ; 11.947 ns       ; a[1] ; seg[6] ;
; N/A   ; None              ; 11.885 ns       ; b[3] ; z[3]   ;
; N/A   ; None              ; 11.866 ns       ; b[0] ; seg[1] ;
; N/A   ; None              ; 11.848 ns       ; b[1] ; ovf    ;
; N/A   ; None              ; 11.799 ns       ; b[1] ; seg[3] ;
; N/A   ; None              ; 11.719 ns       ; a[0] ; seg[2] ;
; N/A   ; None              ; 11.692 ns       ; b[0] ; seg[5] ;
; N/A   ; None              ; 11.647 ns       ; a[0] ; seg[1] ;
; N/A   ; None              ; 11.584 ns       ; a[0] ; seg[4] ;
; N/A   ; None              ; 11.512 ns       ; b[3] ; seg[0] ;
; N/A   ; None              ; 11.472 ns       ; a[0] ; seg[5] ;
; N/A   ; None              ; 11.430 ns       ; b[3] ; seg[7] ;
; N/A   ; None              ; 11.407 ns       ; b[2] ; seg[2] ;
; N/A   ; None              ; 11.349 ns       ; s    ; z[3]   ;
; N/A   ; None              ; 11.340 ns       ; a[0] ; ovf    ;
; N/A   ; None              ; 11.336 ns       ; s    ; seg[0] ;
; N/A   ; None              ; 11.297 ns       ; b[2] ; seg[1] ;
; N/A   ; None              ; 11.291 ns       ; a[0] ; seg[3] ;
; N/A   ; None              ; 11.265 ns       ; b[0] ; seg[4] ;
; N/A   ; None              ; 11.258 ns       ; b[0] ; z[3]   ;
; N/A   ; None              ; 11.226 ns       ; a[1] ; seg[2] ;
; N/A   ; None              ; 11.182 ns       ; b[1] ; z[3]   ;
; N/A   ; None              ; 11.169 ns       ; b[1] ; seg[0] ;
; N/A   ; None              ; 11.166 ns       ; a[2] ; seg[6] ;
; N/A   ; None              ; 11.154 ns       ; a[1] ; seg[1] ;
; N/A   ; None              ; 11.123 ns       ; b[2] ; seg[5] ;
; N/A   ; None              ; 11.091 ns       ; a[1] ; seg[4] ;
; N/A   ; None              ; 11.078 ns       ; a[3] ; seg[6] ;
; N/A   ; None              ; 11.021 ns       ; b[0] ; ovf    ;
; N/A   ; None              ; 10.979 ns       ; a[1] ; seg[5] ;
; N/A   ; None              ; 10.972 ns       ; b[0] ; seg[3] ;
; N/A   ; None              ; 10.894 ns       ; s    ; seg[7] ;
; N/A   ; None              ; 10.885 ns       ; b[0] ; seg[0] ;
; N/A   ; None              ; 10.849 ns       ; s    ; z[2]   ;
; N/A   ; None              ; 10.847 ns       ; a[1] ; ovf    ;
; N/A   ; None              ; 10.803 ns       ; b[0] ; seg[7] ;
; N/A   ; None              ; 10.798 ns       ; a[1] ; seg[3] ;
; N/A   ; None              ; 10.727 ns       ; b[1] ; seg[7] ;
; N/A   ; None              ; 10.689 ns       ; b[2] ; z[3]   ;
; N/A   ; None              ; 10.682 ns       ; b[1] ; z[2]   ;
; N/A   ; None              ; 10.674 ns       ; a[0] ; z[3]   ;
; N/A   ; None              ; 10.661 ns       ; a[0] ; seg[0] ;
; N/A   ; None              ; 10.445 ns       ; a[2] ; seg[2] ;
; N/A   ; None              ; 10.398 ns       ; a[3] ; seg[2] ;
; N/A   ; None              ; 10.373 ns       ; a[2] ; seg[1] ;
; N/A   ; None              ; 10.316 ns       ; b[2] ; seg[0] ;
; N/A   ; None              ; 10.310 ns       ; a[2] ; seg[4] ;
; N/A   ; None              ; 10.289 ns       ; b[2] ; seg[4] ;
; N/A   ; None              ; 10.288 ns       ; a[3] ; seg[1] ;
; N/A   ; None              ; 10.234 ns       ; b[2] ; seg[7] ;
; N/A   ; None              ; 10.219 ns       ; a[0] ; seg[7] ;
; N/A   ; None              ; 10.198 ns       ; a[2] ; seg[5] ;
; N/A   ; None              ; 10.181 ns       ; a[1] ; z[3]   ;
; N/A   ; None              ; 10.174 ns       ; a[0] ; z[2]   ;
; N/A   ; None              ; 10.168 ns       ; a[1] ; seg[0] ;
; N/A   ; None              ; 10.114 ns       ; a[3] ; seg[5] ;
; N/A   ; None              ; 10.064 ns       ; a[2] ; ovf    ;
; N/A   ; None              ; 10.037 ns       ; b[2] ; ovf    ;
; N/A   ; None              ; 10.017 ns       ; a[2] ; seg[3] ;
; N/A   ; None              ; 9.996 ns        ; b[2] ; seg[3] ;
; N/A   ; None              ; 9.855 ns        ; b[0] ; z[2]   ;
; N/A   ; None              ; 9.773 ns        ; b[3] ; ovf    ;
; N/A   ; None              ; 9.728 ns        ; s    ; z[1]   ;
; N/A   ; None              ; 9.726 ns        ; a[1] ; seg[7] ;
; N/A   ; None              ; 9.681 ns        ; a[1] ; z[2]   ;
; N/A   ; None              ; 9.680 ns        ; a[3] ; z[3]   ;
; N/A   ; None              ; 9.561 ns        ; b[1] ; z[1]   ;
; N/A   ; None              ; 9.395 ns        ; a[2] ; z[3]   ;
; N/A   ; None              ; 9.387 ns        ; a[2] ; seg[0] ;
; N/A   ; None              ; 9.307 ns        ; a[3] ; seg[0] ;
; N/A   ; None              ; 9.225 ns        ; a[3] ; seg[7] ;
; N/A   ; None              ; 9.053 ns        ; a[0] ; z[1]   ;
; N/A   ; None              ; 9.013 ns        ; a[0] ; z[0]   ;
; N/A   ; None              ; 8.940 ns        ; a[2] ; seg[7] ;
; N/A   ; None              ; 8.900 ns        ; a[2] ; z[2]   ;
; N/A   ; None              ; 8.879 ns        ; b[2] ; z[2]   ;
; N/A   ; None              ; 8.734 ns        ; b[0] ; z[1]   ;
; N/A   ; None              ; 8.565 ns        ; a[1] ; z[1]   ;
; N/A   ; None              ; 8.240 ns        ; b[0] ; z[0]   ;
; N/A   ; None              ; 7.878 ns        ; a[3] ; ovf    ;
+-------+-------------------+-----------------+------+--------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 23 16:41:11 2010
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off q2b -c q2b --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Longest tpd from source pin "b[3]" to destination pin "seg[6]" is 13.283 ns
    Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M2; Fanout = 3; PIN Node = 'b[3]'
    Info: 2: + IC(1.935 ns) + CELL(0.542 ns) = 3.503 ns; Loc. = LCCOMB_X24_Y6_N0; Fanout = 2; COMB Node = 'q2a:sum|b~2'
    Info: 3: + IC(0.896 ns) + CELL(0.544 ns) = 4.943 ns; Loc. = LCCOMB_X23_Y8_N24; Fanout = 1; COMB Node = 'q2a:sum|somador:s3|b0~0'
    Info: 4: + IC(0.328 ns) + CELL(0.545 ns) = 5.816 ns; Loc. = LCCOMB_X23_Y8_N18; Fanout = 7; COMB Node = 'q2a:sum|somador:s3|b0'
    Info: 5: + IC(0.333 ns) + CELL(0.178 ns) = 6.327 ns; Loc. = LCCOMB_X23_Y8_N26; Fanout = 1; COMB Node = 'conv_7seg:disp|inst1~0'
    Info: 6: + IC(4.106 ns) + CELL(2.850 ns) = 13.283 ns; Loc. = PIN_E2; Fanout = 0; PIN Node = 'seg[6]'
    Info: Total cell delay = 5.685 ns ( 42.80 % )
    Info: Total interconnect delay = 7.598 ns ( 57.20 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 139 megabytes
    Info: Processing ended: Tue Mar 23 16:41:11 2010
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


