<!doctype html>
<html lang="ja">
  <head>
    <meta charset="utf-8">
    <meta name="viewport" content="width=device-width">
    <title>RV64Iの実装 | Verylで作るRISC-V CPU</title>
    <link rel="stylesheet" type="text/css" href="css/normalize.css" />
    <link rel="stylesheet" type="text/css" href="css/webstyle.css" />
    <link rel="next" title="CPUのパイプライン処理化" href="05a-pipeline.html">
    <link rel="prev" title="riscv-testsによるテスト" href="04b-riscvtests.html">
    <meta name="generator" content="Re:VIEW Starter">
  </head>
  <body>
    <div class="page-outer">
      <div class="side-content">
                <a class="nav-title" href="index.html">Verylで作るRISC-V CPU</a>
<ul class="toc toc-1">
    <li class="toc-chapter"><a href="./00-preface.html">まえがき / はじめに</a></li>
    <li class="toc-chapter"><a href="./01-intro.html">Intro</a></li>
<li class="toc-part">第I部 RV32I/RV64Iの実装
  <ul class="toc toc-2">
    <li class="toc-chapter"><a href="./02-setup.html">1 環境構築</a></li>
    <li class="toc-chapter"><a href="./03-veryl.html">2 ハードウェア記述言語 Veryl</a></li>
    <li class="toc-chapter"><a href="./04-impl-rv32i.html">3 RV32Iの実装</a></li>
    <li class="toc-chapter"><a href="./04a-zicsr.html">4 Zicsr拡張の実装</a></li>
    <li class="toc-chapter"><a href="./04b-riscvtests.html">5 riscv-testsによるテスト</a></li>
    <li class="toc-chapter"><a href="./05-impl-rv64i.html">6 RV64Iの実装</a>
      <ul class="toc toc-3">
        <li class="toc-section"><a href="#h6-1">6.1 XLENを変更する</a></li>
        <li class="toc-section"><a href="#h6-2">6.2 ADDW, ADDIW, SUBW命令の実装</a></li>
        <li class="toc-section"><a href="#h6-3">6.3 SLL[I]W, SRL[I]W, SRA[I]W命令の実装</a></li>
        <li class="toc-section"><a href="#h6-4">6.4 LWU, LD, SD命令の実装</a></li>
      </ul>
    </li>
    <li class="toc-chapter"><a href="./05a-pipeline.html">7 CPUのパイプライン処理化</a></li>
    <li class="toc-chapter"><a href="./05b-synth.html">8 CPUを合成する</a></li>
  </ul>
</li>
    <li class="toc-chapter"><a href="./99-postface.html">あとがき / おわりに</a></li>
</ul>
      </div>
      <div class="page-inner">
        <header class="page-header">
        </header>
        <main class="page-main">
<h1 class="boldlines center twolines"><a id="h6"></a><span class="secno">第6章</span> <br/>RV64Iの実装</h1>
<p>これまでに、RISC-Vの32ビットの基本整数命令セットであるRV32IのCPUを実装しました。RISC-Vには64ビットの基本整数命令セットとしてRV64Iが定義されています。本章では、RV32IのCPUをRV64Iにアップグレードします。</p>
<p>では、具体的にRV32IとRV64Iは何が違うのでしょうか?</p>
<p>まず、RV64IではXLENが32ビットから64ビットに変更され、レジスタの幅や各種演算命令の演算の幅が64ビットになります。それに伴い、32ビット幅での演算を行う命令、64ビット幅でロードストアを行う命令が追加されます(<span class="tableref"><a href="./05-impl-rv64i.html#rv64i.new_insts">表6.1</a></span>)。また、演算の幅が64ビットに広がるだけではなく、動作が少し変わる命令が存在します(<span class="tableref"><a href="./05-impl-rv64i.html#rv64i.change">表6.2</a></span>)。</p>
<div id="rv64i.new_insts" class="table">
<p class="caption">表6.1: RV64Iで追加される命令</p>
<table>
<tr class="hline"><th>命令</th><th>動作</th></tr>
<tr class="hline"><td>ADD[I]W</td><td>32ビット単位で加算を行う。結果は符号拡張する</td></tr>
<tr class="hline"><td>SUBW</td><td>32ビット単位で減算を行う。結果は符号拡張する</td></tr>
<tr class="hline"><td>SLL[I]W</td><td>0 ~ 31ビット左論理シフトする</td></tr>
<tr class="hline"><td>SRL[I]W</td><td>0 ~ 31ビット右論理シフトする</td></tr>
<tr class="hline"><td>SRA[I]W</td><td>0 ~ 31ビット右算術シフトする</td></tr>
<tr class="hline"><td>LWU</td><td>メモリから32ビット読み込む。結果はゼロで拡張する</td></tr>
<tr class="hline"><td>LD</td><td>メモリから64ビット読み込む</td></tr>
<tr class="hline"><td>SD</td><td>メモリに64ビット書き込む</td></tr>
</table>
</div>
<div id="rv64i.change" class="table">
<p class="caption">表6.2: RV64Iで変更される命令</p>
<table>
<tr class="hline"><th>命令</th><th>動作</th></tr>
<tr class="hline"><td>SLL[I]</td><td>0 ~ 63ビット左論理シフトする</td></tr>
<tr class="hline"><td>SRL[I]</td><td>0 ~ 63ビット右論理シフトする</td></tr>
<tr class="hline"><td>SRA[I]</td><td>0 ~ 63ビット右算術シフトする</td></tr>
<tr class="hline"><td>LUI</td><td>32ビットの即値を生成する。結果は符号拡張する</td></tr>
<tr class="hline"><td>AUIPC</td><td>32ビットの即値を符号拡張したものにpcを足し合わせる</td></tr>
<tr class="hline"><td>LW</td><td>メモリから32ビット読み込む。結果は符号拡張する</td></tr>
</table>
</div>
<p>実装のテストにはriscv-testsを利用します。RV64I向けのテストは<code class="inline-code">rv64i-p-</code>から始まるテストです。命令を実装するたびにテストを実行することで、命令が正しく実行できていることを確認します。</p>

<h2 class="numbox"><a id="h6-1"></a><span class="secno">6.1</span> XLENを変更する</h2>

<h3 class="none"><a id="h6-1-1"></a><span class="secno">6.1.1</span> SLL[I], SRL[I], SRA[I]命令の対応</h3>

<h3 class="none"><a id="h6-1-2"></a><span class="secno">6.1.2</span> LUI, AUIPC命令の対応</h3>

<h3 class="none"><a id="h6-1-3"></a><span class="secno">6.1.3</span> メモリの幅を広げる</h3>
<p>ロードストア命令を実装するにあたって、メモリの幅を広げます。現在のメモリの幅は32ビットですが、このままだと64ビットでロードストアを行う場合に最低2回のメモリアクセスが必要になってしまいます。これを1回のメモリアクセスで済ませるために、メモリ幅を32ビットから64ビットに広げます。</p>
<p>プログラム</p>
<p>命令フェッチ部では、64ビットの読み出しデータの上位32ビット, 下位32ビットをPCの下位3ビットで選択します。PC[2:0]が0のときは下位32ビット、4のときは上位32ビットになります。</p>
<p>プログラム</p>
<p>メモリ命令を処理する部分では、LW命令に新たにrdataの選択処理を追加します。LB[U], LH[U]については上位32ビットの場合について追加します。ストア命令では、マスクを変更し、アドレスに合わせてwdataを変更します。</p>
<p>プログラム</p>

<h3 class="none"><a id="h6-1-4"></a><span class="secno">6.1.4</span> LW命令の対応</h3>
<p>LW命令は、符号拡張する</p>

<h3 class="none"><a id="h6-1-5"></a><span class="secno">6.1.5</span> CSRの対応</h3>

<h2 class="numbox"><a id="h6-2"></a><span class="secno">6.2</span> ADDW, ADDIW, SUBW命令の実装</h2>
<p>32ビット単位で足し算、引き算をする命令が追加されています。これに対応するためにALUを変更します。</p>
<p>結果は符号拡張する必要があります。</p>

<h2 class="numbox"><a id="h6-3"></a><span class="secno">6.3</span> SLL[I]W, SRL[I]W, SRA[I]W命令の実装</h2>
<p>32ビット単位に対してシフトする命令が追加されています。これに対応するためにALUを変更します。</p>

<h2 class="numbox"><a id="h6-4"></a><span class="secno">6.4</span> LWU, LD, SD命令の実装</h2>
<p>LWU命令は、LHU, LBU命令と同様に0拡張すればよいです。LD命令は、メモリのrdataをそのまま結果に格納します。SD命令は、マスクをすべて1で埋めて、wdataをレジスタの値をそのままにします。</p>

        </main>
        <nav class="page-navi">
          <a href="04b-riscvtests.html" class="page-prev">&#9664;</a>
          <a href="05a-pipeline.html" class="page-next">&#9654;</a>
        </nav>
        <footer>
        </footer>
      </div>
    </div>
  </body>
</html>
<!-- layout.html5.erb -->
