/* _LWRM_COPYRIGHT_BEGIN_
 *
 * Copyright 2003-2008 by LWPU Corporation.  All rights reserved.  All
 * information contained herein is proprietary and confidential to LWPU
 * Corporation.  Any use, reproduction, or disclosure without the written
 * permission of LWPU Corporation is prohibited.
 *
 * _LWRM_COPYRIGHT_END_
 */

#ifndef __gf117_dev_lw_xp_h__
#define __gf117_dev_lw_xp_h__
/* This file is autogenerated.  Do not edit */
#define LW_XP3G                                            0x0008EFFF:0x0008B000 /* RW--D */
#define LW_XP3G_DL_MGR_TIMING_1(i)                            (0x0008B000+(i)*4) /* RW-4A */
#define LW_XP3G_DL_MGR_TIMING_1__SIZE_1                                      256 /*       */
#define LW_XP3G_DL_MGR_TIMING_1_UPDATE_FC_THRESHOLD                         10:0 /* RWXVF */
#define LW_XP3G_DL_MGR_TIMING_1_ACK_TIMER_LIMIT                            26:16 /* RWXVF */
#define LW_XP3G_DL_MGR_TIMING_2(i)                            (0x0008B400+(i)*4) /* RW-4A */
#define LW_XP3G_DL_MGR_TIMING_2__SIZE_1                                      256 /*       */
#define LW_XP3G_DL_MGR_TIMING_2_REPLAY_TIMER_LIMIT                          12:0 /* RWXVF */
#define LW_XP3G_DL_TX_0(i)                                    (0x0008B800+(i)*4) /* RW-4A */
#define LW_XP3G_DL_TX_0__SIZE_1                         1 /*       */
#define LW_XP3G_DL_TX_0_TXBUF_BEGIN_PTR                                      7:0 /* RWIVF */
#define LW_XP3G_DL_TX_0_TXBUF_BEGIN_PTR_INIT                          0x00000000 /* RWI-V */
#define LW_XP3G_DL_TX_0_TXBUF_END_PTR                                       15:8 /* RWIVF */
#define LW_XP3G_DL_TX_0_TXBUF_END_PTR_INIT                            0x000000FF /* RWI-V */
#define LW_XP3G_DL_TX_0_TXBUF_NUM_ENTRIES                                  25:16 /* R--VF */
#define LW_XP3G_DL_TX_0_TXBUF_MODE                                         26:26 /* RWIVF */
#define LW_XP3G_DL_TX_0_TXBUF_MODE_STORE_AND_FORWARD                  0x00000001 /* RW--V */
#define LW_XP3G_DL_TX_0_TXBUF_MODE_LWT_THROUGH                        0x00000000 /* RW--V */
#define LW_XP3G_DL_TX_0_TXBUF_MODE_INIT                               0x00000000 /* RWI-V */
#define LW_XP3G_DL_TX_1(i)                                    (0x0008B840+(i)*4) /* RW-4A */
#define LW_XP3G_DL_TX_1__SIZE_1                         1 /*       */
#define LW_XP3G_DL_TX_1_BANK_OVERFLOW_ERR                                    1:0 /* RWIVF */
#define LW_XP3G_DL_TX_1_BANK_OVERFLOW_ERR_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_DL_TX_1_BANK_OVERFLOW_ERR_BANK0_OK                    0x00000000 /* RW--V */
#define LW_XP3G_DL_TX_1_BANK_OVERFLOW_ERR_BANK0_ERROR                 0x00000001 /* RW--V */
#define LW_XP3G_DL_TX_1_BANK_OVERFLOW_ERR_BANK1_OK                    0x00000000 /* RW--V */
#define LW_XP3G_DL_TX_1_BANK_OVERFLOW_ERR_BANK1_ERROR                 0x00000002 /* RW--V */
#define LW_XP3G_DL_TX_1_BANK_PARITY_ERR                                      3:2 /* RWIVF */
#define LW_XP3G_DL_TX_1_BANK_PARITY_ERR_INIT                          0x00000000 /* RWI-V */
#define LW_XP3G_DL_TX_1_BANK_PARITY_ERR_INIT_BANK0_OK                 0x00000000 /* RW--V */
#define LW_XP3G_DL_TX_1_BANK_PARITY_ERR_INIT_BANK0_ERROR              0x00000001 /* RW--V */
#define LW_XP3G_DL_TX_1_BANK_PARITY_ERR_INIT_BANK1_OK                 0x00000000 /* RW--V */
#define LW_XP3G_DL_TX_1_BANK_PARITY_ERR_INIT_BANK1_ERROR              0x00000002 /* RW--V */
#define LW_XP3G_DL_TX_1_SUBCH_ILLEGAL_COMB_ERR                               4:4 /* RWIVF */
#define LW_XP3G_DL_TX_1_SUBCH_ILLEGAL_COMB_ERR_INIT                   0x00000000 /* RWI-V */
#define LW_XP3G_DL_TX_1_SUBCH_ILLEGAL_COMB_ERR_OK                     0x00000000 /* RW--V */
#define LW_XP3G_DL_TX_1_SUBCH_ILLEGAL_COMB_ERR_ERROR                  0x00000001 /* RW--V */
#define LW_XP3G_DL_TX_1_SUBCH_PROTOCOL_ERR                                   5:5 /* RWIVF */
#define LW_XP3G_DL_TX_1_SUBCH_PROTOCOL_ERR_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_DL_TX_1_SUBCH_PROTOCOL_ERR_OK                         0x00000000 /* RW--V */
#define LW_XP3G_DL_TX_1_SUBCH_PROTOCOL_ERR_ERROR                      0x00000001 /* RW--V */
#define LW_XP3G_DL_RX_0(i)                                    (0x0008B880+(i)*4) /* RW-4A */
#define LW_XP3G_DL_RX_0__SIZE_1                         1 /*       */
#define LW_XP3G_DL_RX_0_EXAMPLE_MODE                                         3:0 /* RWIVF */
#define LW_XP3G_DL_RX_0_EXAMPLE_MODE_INIT                             0x00000000 /* RWI-V */
#define LW_XP3G_DL_RX_0_EXAMPLE_STATUS                                      11:8 /* R--VF */
#define LW_XP3G_DL_MGR_0(i)                                   (0x0008B8C0+(i)*4) /* RW-4A */
#define LW_XP3G_DL_MGR_0__SIZE_1                        1 /*       */
#define LW_XP3G_DL_MGR_0_OPPORTUNISTIC_ACK                                   0:0 /* RWIVF */
#define LW_XP3G_DL_MGR_0_OPPORTUNISTIC_ACK_INIT                       0x00000001 /* RWI-V */
#define LW_XP3G_DL_MGR_0_OPPORTUNISTIC_ACK_DISABLE                    0x00000000 /* RW--V */
#define LW_XP3G_DL_MGR_0_OPPORTUNISTIC_ACK_ENABLE                     0x00000001 /* RW--V */
#define LW_XP3G_DL_MGR_0_OPPORTUNISTIC_UPDATE_FC                             1:1 /* RWIVF */
#define LW_XP3G_DL_MGR_0_OPPORTUNISTIC_UPDATE_FC_INIT                 0x00000001 /* RWI-V */
#define LW_XP3G_DL_MGR_0_OPPORTUNISTIC_UPDATE_FC_DISABLE              0x00000000 /* RW--V */
#define LW_XP3G_DL_MGR_0_OPPORTUNISTIC_UPDATE_FC_ENABLE               0x00000001 /* RW--V */
#define LW_XP3G_DL_MGR_0_SAFE_TIMING                                         2:2 /* RWIVF */
#define LW_XP3G_DL_MGR_0_SAFE_TIMING_INIT                             0x00000001 /* RWI-V */
#define LW_XP3G_DL_MGR_0_SAFE_TIMING__PROD                            0x00000000 /* RW--V */
#define LW_XP3G_DL_MGR_0_SAFE_TIMING_DISABLE                          0x00000000 /* RW--V */
#define LW_XP3G_DL_MGR_0_SAFE_TIMING_ENABLE                           0x00000001 /* RW--V */
#define LW_XP3G_DL_MGR_0_UNUSED                                             15:3 /* RWIVF */
#define LW_XP3G_DL_MGR_0_UNUSED_INIT                                  0x00000000 /* RWI-V */
#define LW_XP3G_DL_MGR_0_L1_HOLDOFF_LIMIT                                  25:16 /* RWIVF */
#define LW_XP3G_DL_MGR_0_L1_HOLDOFF_LIMIT_INIT                        0x00000064 /* RWI-V */
#define LW_XP3G_DL_MGR_1(i)                                   (0x0008B900+(i)*4) /* RW-4A */
#define LW_XP3G_DL_MGR_1__SIZE_1                        1 /*       */
#define LW_XP3G_DL_MGR_1_L0S_ACK_WAKE                                        7:0 /* RWIVF */
#define LW_XP3G_DL_MGR_1_L0S_ACK_WAKE_INIT                            0x00000000 /* RWI-V */
#define LW_XP3G_DL_MGR_1_L0S_UPDATE_WAKE                                    15:8 /* RWIVF */
#define LW_XP3G_DL_MGR_1_L0S_UPDATE_WAKE_INIT                         0x00000000 /* RWI-V */
#define LW_XP3G_DL_MGR_1_L0S_THRESHOLD                                     25:16 /* RWIVF */
#define LW_XP3G_DL_MGR_1_L0S_THRESHOLD_INIT                           0x000003FF /* RWI-V */
#define LW_XP3G_DL_MGR_1_L0S_THRESHOLD_REMOTE_NFTS                    0x000003FF /* RW--V */
#define LW_XP3G_DL_MGR_1_L1_THRESHOLD                                      31:28 /* RWIVF */
#define LW_XP3G_DL_MGR_1_L1_THRESHOLD_INIT                            0x00000003 /* RWI-V */
#define LW_XP3G_DL_CYA_0(i)                                   (0x0008B940+(i)*4) /* RW-4A */
#define LW_XP3G_DL_CYA_0__SIZE_1                        1 /*       */
#define LW_XP3G_DL_CYA_0_RETIMING_STAGES                                     4:0 /* RWIUF */
#define LW_XP3G_DL_CYA_0_RETIMING_STAGES_INIT                         0x00000006 /* RWI-V */
#define LW_XP3G_DL_CYA_0_RETIMING_STAGES__PROD                        0x00000002 /* RW--V */
#define LW_XP3G_DL_CYA_0_REPLAY_TIMEOUT_BEFORE_ACK_N_NAK                   13:13 /* RWIVF */
#define LW_XP3G_DL_CYA_0_REPLAY_TIMEOUT_BEFORE_ACK_N_NAK_INIT         0x00000000 /* RWI-V */
#define LW_XP3G_DL_CYA_0_REPLAY_TIMEOUT_BEFORE_ACK_N_NAK_DISABLE      0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_0_REPLAY_TIMEOUT_BEFORE_ACK_N_NAK_ENABLE       0x00000001 /* RW--V */
#define LW_XP3G_DL_CYA_0_X16_DLLP_PACKING                                  14:14 /* RWIVF */
#define LW_XP3G_DL_CYA_0_X16_DLLP_PACKING_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_DL_CYA_0_X16_DLLP_PACKING_DISABLE                     0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_0_X16_DLLP_PACKING_ENABLE                      0x00000001 /* RW--V */
#define LW_XP3G_DL_CYA_0_PM_DLLP_FILTER                                    19:16 /* RWIVF */
#define LW_XP3G_DL_CYA_0_PM_DLLP_FILTER_INIT                          0x0000000F /* RWI-V */
#define LW_XP3G_DL_CYA_0_PM_DLLP_FILTER_ENTER_L1_DISABLE              0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_0_PM_DLLP_FILTER_ENTER_L1_ENABLE               0x00000001 /* RW--V */
#define LW_XP3G_DL_CYA_0_PM_DLLP_FILTER_ENTER_L23_DISABLE             0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_0_PM_DLLP_FILTER_ENTER_L23_ENABLE              0x00000002 /* RW--V */
#define LW_XP3G_DL_CYA_0_PM_DLLP_FILTER_AS_REQ_L1_DISABLE             0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_0_PM_DLLP_FILTER_AS_REQ_L1_ENABLE              0x00000004 /* RW--V */
#define LW_XP3G_DL_CYA_0_PM_DLLP_FILTER_REQ_ACK_DISABLE               0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_0_PM_DLLP_FILTER_REQ_ACK_ENABLE                0x00000008 /* RW--V */
#define LW_XP3G_DL_CYA_1(i)                                   (0x0008B980+(i)*4) /* RW-4A */
#define LW_XP3G_DL_CYA_1__SIZE_1                        1 /*       */
#define LW_XP3G_DL_CYA_1_ACK_L1_NO_WAIT                                      0:0 /* RWIVF */
#define LW_XP3G_DL_CYA_1_ACK_L1_NO_WAIT_INIT                          0x00000001 /* RWI-V */
#define LW_XP3G_DL_CYA_1_ACK_L1_NO_WAIT_DISABLE                       0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_1_ACK_L1_NO_WAIT_ENABLE                        0x00000001 /* RW--V */
#define LW_XP3G_DL_CYA_1_L2_L3_READY_STATE                                   1:1 /* RWIVF */
#define LW_XP3G_DL_CYA_1_L2_L3_READY_STATE_INIT                       0x00000001 /* RWI-V */
#define LW_XP3G_DL_CYA_1_L2_L3_READY_STATE_DISABLE                    0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_1_L2_L3_READY_STATE_ENABLE                     0x00000001 /* RW--V */
#define LW_XP3G_DL_CYA_1_L1_ASPM_SUPPORT                                     2:2 /* RWIVF */
#define LW_XP3G_DL_CYA_1_L1_ASPM_SUPPORT_INIT                         0x00000000 /* RWI-V */
#define LW_XP3G_DL_CYA_1_L1_ASPM_SUPPORT_DISABLE                      0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_1_L1_ASPM_SUPPORT_ENABLE                       0x00000001 /* RW--V */
#define LW_XP3G_DL_CYA_1_NAK_EACH_ASL1_REQ                                   3:3 /* RWIVF */
#define LW_XP3G_DL_CYA_1_NAK_EACH_ASL1_REQ_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_DL_CYA_1_NAK_EACH_ASL1_REQ_DISABLE                    0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_1_NAK_EACH_ASL1_REQ_ENABLE                     0x00000001 /* RW--V */
#define LW_XP3G_DL_CYA_1_ACK_BEFORE_L0S                                      4:4 /* RWIVF */
#define LW_XP3G_DL_CYA_1_ACK_BEFORE_L0S_INIT                          0x00000000 /* RWI-V */
#define LW_XP3G_DL_CYA_1_ACK_BEFORE_L0S_DISABLE                       0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_1_ACK_BEFORE_L0S_ENABLE                        0x00000001 /* RW--V */
#define LW_XP3G_DL_CYA_1_L0S_ASPM_SUPPORT                                    5:5 /* RWIVF */
#define LW_XP3G_DL_CYA_1_L0S_ASPM_SUPPORT_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_DL_CYA_1_L0S_ASPM_SUPPORT_DISABLE                     0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_1_L0S_ASPM_SUPPORT_ENABLE                      0x00000001 /* RW--V */
#define LW_XP3G_DL_CYA_1_UNUSED_7_TO_10                                     10:7 /* RWIVF */
#define LW_XP3G_DL_CYA_1_UNUSED_7_TO_10_INIT                          0x00000000 /* RWI-V */
#define LW_XP3G_DL_CYA_1_ASPM_TEST                                         12:11 /* RWIVF */
#define LW_XP3G_DL_CYA_1_ASPM_TEST_INIT                               0x00000000 /* RWI-V */
#define LW_XP3G_DL_CYA_1_ASPM_TEST_NORMAL                             0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_TEST_L0S_ONCE                           0x00000001 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_TEST_L1_ONCE                            0x00000002 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_TEST_DONE                               0x00000003 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE                                      23:16 /* RWIVF */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE_INIT                            0x00000000 /* RWI-V */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE_L0S_GEN1_DISABLE                0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE_L0S_GEN1_ENABLE                 0x00000001 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE_L1_GEN1_DISABLE                 0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE_L1_GEN1_ENABLE                  0x00000002 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE_L0S_GEN2_DISABLE                0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE_L0S_GEN2_ENABLE                 0x00000004 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE_L1_GEN2_DISABLE                 0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE_L1_GEN2_ENABLE                  0x00000008 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE_L0S_GEN3_DISABLE                0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE_L0S_GEN3_ENABLE                 0x00000010 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE_L1_GEN3_DISABLE                 0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE_L1_GEN3_ENABLE                  0x00000020 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE_L0S_GEN4_DISABLE                0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE_L0S_GEN4_ENABLE                 0x00000040 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE_L1_GEN4_DISABLE                 0x00000000 /* RW--V */
#define LW_XP3G_DL_CYA_1_ASPM_WINIDLE_L1_GEN4_ENABLE                  0x00000080 /* RW--V */
#define LW_XP3G_DL_CYA_1_UNUSED                                            31:24 /* RWIVF */
#define LW_XP3G_DL_CYA_1_UNUSED_INIT                                  0x00000000 /* RWI-V */
#define LW_XP3G_DL_CYA_2(i)                                   (0x0008B9C0+(i)*4) /* RW-4A */
#define LW_XP3G_DL_CYA_2__SIZE_1                        1 /*       */
#define LW_XP3G_DL_CYA_2_FORCE_SM_STATE_VAL                                  4:0 /* RWIVF */
#define LW_XP3G_DL_CYA_2_FORCE_SM_STATE_VAL_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_DL_CYA_2_FORCE_SM_STATE_LD                                   5:5 /* RWIVF */
#define LW_XP3G_DL_CYA_2_FORCE_SM_STATE_LD_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_DL_CYA_2_RSVD_0                                              6:6 /* RWIVF */
#define LW_XP3G_DL_CYA_2_RSVD_0_INIT                                  0x00000000 /* RWI-V */
#define LW_XP3G_DL_CYA_2_RSVD_1                                              7:7 /* RWIVF */
#define LW_XP3G_DL_CYA_2_RSVD_1_INIT                                  0x00000000 /* RWI-V */
#define LW_XP3G_DL_CYA_2_RSVD_2                                              8:8 /* RWIVF */
#define LW_XP3G_DL_CYA_2_RSVD_2_INIT                                  0x00000000 /* RWI-V */
#define LW_XP3G_DL_CYA_2_RSVD_3                                              9:9 /* RWIVF */
#define LW_XP3G_DL_CYA_2_RSVD_3_INIT                                  0x00000000 /* RWI-V */
#define LW_XP3G_DL_CYA_2_RSVD_4                                            10:10 /* RWIVF */
#define LW_XP3G_DL_CYA_2_RSVD_4_INIT                                  0x00000000 /* RWI-V */
#define LW_XP3G_DL_CYA_2_RSVD_5                                            31:11 /* RWIVF */
#define LW_XP3G_DL_CYA_2_RSVD_5_INIT                                  0x00000000 /* RWI-V */
#define LW_XP3G_PL_LINK_PRESENT                                       0x0008C000 /* R--4R */
#define LW_XP3G_PL_LINK_PRESENT_15                                         15:15 /* R--VF */
#define LW_XP3G_PL_LINK_PRESENT_14                                         14:14 /* R--VF */
#define LW_XP3G_PL_LINK_PRESENT_13                                         13:13 /* R--VF */
#define LW_XP3G_PL_LINK_PRESENT_12                                         12:12 /* R--VF */
#define LW_XP3G_PL_LINK_PRESENT_11                                         11:11 /* R--VF */
#define LW_XP3G_PL_LINK_PRESENT_10                                         10:10 /* R--VF */
#define LW_XP3G_PL_LINK_PRESENT_09                                           9:9 /* R--VF */
#define LW_XP3G_PL_LINK_PRESENT_08                                           8:8 /* R--VF */
#define LW_XP3G_PL_LINK_PRESENT_07                                           7:7 /* R--VF */
#define LW_XP3G_PL_LINK_PRESENT_06                                           6:6 /* R--VF */
#define LW_XP3G_PL_LINK_PRESENT_05                                           5:5 /* R--VF */
#define LW_XP3G_PL_LINK_PRESENT_04                                           4:4 /* R--VF */
#define LW_XP3G_PL_LINK_PRESENT_03                                           3:3 /* R--VF */
#define LW_XP3G_PL_LINK_PRESENT_02                                           2:2 /* R--VF */
#define LW_XP3G_PL_LINK_PRESENT_01                                           1:1 /* R--VF */
#define LW_XP3G_PL_LINK_PRESENT_00                                           0:0 /* R--VF */
#define LW_XP3G_PL_LANE_PRESENT                                       0x0008C004 /* R--4R */
#define LW_XP3G_PL_LANE_PRESENT_15                                         15:15 /* R--VF */
#define LW_XP3G_PL_LANE_PRESENT_14                                         14:14 /* R--VF */
#define LW_XP3G_PL_LANE_PRESENT_13                                         13:13 /* R--VF */
#define LW_XP3G_PL_LANE_PRESENT_12                                         12:12 /* R--VF */
#define LW_XP3G_PL_LANE_PRESENT_11                                         11:11 /* R--VF */
#define LW_XP3G_PL_LANE_PRESENT_10                                         10:10 /* R--VF */
#define LW_XP3G_PL_LANE_PRESENT_09                                           9:9 /* R--VF */
#define LW_XP3G_PL_LANE_PRESENT_08                                           8:8 /* R--VF */
#define LW_XP3G_PL_LANE_PRESENT_07                                           7:7 /* R--VF */
#define LW_XP3G_PL_LANE_PRESENT_06                                           6:6 /* R--VF */
#define LW_XP3G_PL_LANE_PRESENT_05                                           5:5 /* R--VF */
#define LW_XP3G_PL_LANE_PRESENT_04                                           4:4 /* R--VF */
#define LW_XP3G_PL_LANE_PRESENT_03                                           3:3 /* R--VF */
#define LW_XP3G_PL_LANE_PRESENT_02                                           2:2 /* R--VF */
#define LW_XP3G_PL_LANE_PRESENT_01                                           1:1 /* R--VF */
#define LW_XP3G_PL_LANE_PRESENT_00                                           0:0 /* R--VF */
#define LW_XP3G_PL_LINK_CONFIG_0(i)                           (0x0008C040+(i)*4) /* RW-4A */
#define LW_XP3G_PL_LINK_CONFIG_0__SIZE_1                1 /*       */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER                            31:27 /* RWIVF */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_INIT                  0x00000008 /* RWI-V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_NULL                  0x00000000 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_00_00                 0x00000001 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_01_01                 0x00000003 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_02_02                 0x00000005 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_03_03                 0x00000007 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_04_04                 0x00000009 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_05_05                 0x0000000B /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_06_06                 0x0000000D /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_07_07                 0x0000000F /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_08_08                 0x00000011 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_09_09                 0x00000013 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_10_10                 0x00000015 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_11_11                 0x00000017 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_12_12                 0x00000019 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_13_13                 0x0000001B /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_14_14                 0x0000001D /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_15_15                 0x0000001F /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_01_00                 0x00000002 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_03_02                 0x00000006 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_05_04                 0x0000000A /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_07_06                 0x0000000E /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_09_08                 0x00000012 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_11_10                 0x00000016 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_13_12                 0x0000001A /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_15_14                 0x0000001E /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_03_00                 0x00000004 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_07_04                 0x0000000C /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_11_08                 0x00000014 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_15_12                 0x0000001C /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_07_00                 0x00000008 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_15_08                 0x00000018 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_SPECIFIER_15_00                 0x00000010 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_ENCODING_OVERRIDE                    26:25 /* RWIVF */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_ENCODING_OVERRIDE_INIT          0x00000000 /* RWI-V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_ENCODING_OVERRIDE_OFF           0x00000000 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_ENCODING_OVERRIDE_GEN2          0x00000002 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LINK_ENCODING_OVERRIDE_GEN3          0x00000003 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_EXTENDED_CONFIG_ENBL                      24:24 /* RWIVF */
#define LW_XP3G_PL_LINK_CONFIG_0_EXTENDED_CONFIG_ENBL_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_PL_LINK_CONFIG_0_EXTENDED_CONFIG_ENBL_OFF             0x00000000 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_EXTENDED_CONFIG_ENBL_ON              0x00000001 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_ASYM_LINK_WIDTH_ENBL                      23:23 /* RWIVF */
#define LW_XP3G_PL_LINK_CONFIG_0_ASYM_LINK_WIDTH_ENBL_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_PL_LINK_CONFIG_0_ASYM_LINK_WIDTH_ENBL_OFF             0x00000000 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_ASYM_LINK_WIDTH_ENBL_ON              0x00000001 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_TARGET_TX_WIDTH                           22:20 /* RWIVF */
#define LW_XP3G_PL_LINK_CONFIG_0_TARGET_TX_WIDTH_INIT                 0x00000000 /* RWI-V */
#define LW_XP3G_PL_LINK_CONFIG_0_TARGET_TX_WIDTH_x16                  0x00000000 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_TARGET_TX_WIDTH_x8                   0x00000004 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_TARGET_TX_WIDTH_x4                   0x00000005 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_TARGET_TX_WIDTH_x2                   0x00000006 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_TARGET_TX_WIDTH_x1                   0x00000007 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_MAX_LINK_RATE                             19:18 /* RWIVF */
#define LW_XP3G_PL_LINK_CONFIG_0_MAX_LINK_RATE_INIT                   0x00000000 /* RWI-V */
#define LW_XP3G_PL_LINK_CONFIG_0_MAX_LINK_RATE_8000_MTPS              0x00000000 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_MAX_LINK_RATE_5000_MTPS              0x00000001 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_MAX_LINK_RATE_2500_MTPS              0x00000002 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_SLEEP_LEVEL                               17:16 /* RWIVF */
#define LW_XP3G_PL_LINK_CONFIG_0_SLEEP_LEVEL_INIT                     0x00000000 /* RWI-V */
#define LW_XP3G_PL_LINK_CONFIG_0_SLEEP_LEVEL_L0s                      0x00000000 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_SLEEP_LEVEL_L1                       0x00000001 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_SLEEP_LEVEL_L1P                      0x00000002 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_SLEEP_LEVEL_L1PP                     0x00000003 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN2_XCLK_FREQ_SLCT                       15:14 /* RWIVF */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN2_XCLK_FREQ_SLCT_INIT             0x00000002 /* RWI-V */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN2_XCLK_FREQ_SLCT_RSVD_0           0x00000000 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN2_XCLK_FREQ_SLCT_250_MHZ          0x00000001 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN2_XCLK_FREQ_SLCT_500_MHZ          0x00000002 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN2_XCLK_FREQ_SLCT_RSVD_1           0x00000003 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN1_XCLK_FREQ_SLCT                       13:12 /* RWIVF */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN1_XCLK_FREQ_SLCT_INIT             0x00000001 /* RWI-V */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN1_XCLK_FREQ_SLCT_125_MHZ          0x00000000 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN1_XCLK_FREQ_SLCT_250_MHZ          0x00000001 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN1_XCLK_FREQ_SLCT_500_MHZ          0x00000002 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN1_XCLK_FREQ_SLCT_RSVD             0x00000003 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN2_SERDES_INTERFACE_MODE                11:11 /* RWIVF */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN2_SERDES_INTERFACE_MODE_INIT      0x00000000 /* RWI-V */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN2_SERDES_INTERFACE_MODE_FAST      0x00000000 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN2_SERDES_INTERFACE_MODE_WIDE      0x00000001 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN1_SERDES_INTERFACE_MODE                10:10 /* RWIVF */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN1_SERDES_INTERFACE_MODE_INIT      0x00000000 /* RWI-V */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN1_SERDES_INTERFACE_MODE_FAST      0x00000000 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_GEN1_SERDES_INTERFACE_MODE_WIDE      0x00000001 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_SKIP_TX_RCVR_DETECT                         9:9 /* RWIVF */
#define LW_XP3G_PL_LINK_CONFIG_0_SKIP_TX_RCVR_DETECT_INIT             0x00000000 /* RWI-V */
#define LW_XP3G_PL_LINK_CONFIG_0_SKIP_TX_RCVR_DETECT_OFF              0x00000000 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_SKIP_TX_RCVR_DETECT_ON               0x00000001 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_POLLING_THRESHOLD                           8:8 /* RWIVF */
#define LW_XP3G_PL_LINK_CONFIG_0_POLLING_THRESHOLD_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_PL_LINK_CONFIG_0_POLLING_THRESHOLD_ONE_LANE           0x00000000 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_POLLING_THRESHOLD_ALL_LANES          0x00000001 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_DISABLE_SCRAMBLING                          7:7 /* RWIVF */
#define LW_XP3G_PL_LINK_CONFIG_0_DISABLE_SCRAMBLING_INIT              0x00000000 /* RWI-V */
#define LW_XP3G_PL_LINK_CONFIG_0_DISABLE_SCRAMBLING_OFF               0x00000000 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_DISABLE_SCRAMBLING_ON                0x00000001 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LTSSM_STATUS                                4:4 /* R--VF */
#define LW_XP3G_PL_LINK_CONFIG_0_LTSSM_STATUS_IDLE                    0x00000000 /* R---V */
#define LW_XP3G_PL_LINK_CONFIG_0_LTSSM_STATUS_BUSY                    0x00000001 /* R---V */
#define LW_XP3G_PL_LINK_CONFIG_0_LTSSM_DIRECTIVE                             3:0 /* RWIVF */
#define LW_XP3G_PL_LINK_CONFIG_0_LTSSM_DIRECTIVE_INIT                 0x00000000 /* RWI-V */
#define LW_XP3G_PL_LINK_CONFIG_0_LTSSM_DIRECTIVE_NORMAL_OPERATIONS    0x00000000 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LTSSM_DIRECTIVE_CHANGE_SPEED         0x00000001 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LTSSM_DIRECTIVE_CHANGE_WIDTH         0x00000002 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LTSSM_DIRECTIVE_CHANGE_SPEED_WIDTH   0x00000003 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LTSSM_DIRECTIVE_GOTO_DETECT          0x00000004 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LTSSM_DIRECTIVE_LOOPBACK_IDLE_DATA   0x00000005 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LTSSM_DIRECTIVE_LOOPBACK_COMPLIANCE  0x00000006 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LTSSM_DIRECTIVE_LOOPBACK_MOD_COMPLI  0x00000007 /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LTSSM_DIRECTIVE_GOTO_RECOVERY        0x0000000C /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LTSSM_DIRECTIVE_HOT_RESET_AND_DETECT 0x0000000E /* RW--V */
#define LW_XP3G_PL_LINK_CONFIG_0_LTSSM_DIRECTIVE_HOT_RESET_AND_HOLD   0x0000000F /* RW--V */
#define LW_XP3G_PL_LINK_STATUS_0(i)                           (0x0008C080+(i)*4) /* R--4A */
#define LW_XP3G_PL_LINK_STATUS_0__SIZE_1                1 /*       */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES                            12:8 /* R--VF */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_NULL                 0x00000000 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_00_00                0x00000001 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_01_01                0x00000003 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_02_02                0x00000005 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_03_03                0x00000007 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_04_04                0x00000009 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_05_05                0x0000000B /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_06_06                0x0000000D /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_07_07                0x0000000F /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_08_08                0x00000011 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_09_09                0x00000013 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_10_10                0x00000015 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_11_11                0x00000017 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_12_12                0x00000019 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_13_13                0x0000001B /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_14_14                0x0000001D /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_15_15                0x0000001F /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_01_00                0x00000002 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_03_02                0x00000006 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_05_04                0x0000000A /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_07_06                0x0000000D /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_09_08                0x00000012 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_11_10                0x00000016 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_13_12                0x0000001A /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_15_14                0x0000001D /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_03_00                0x00000004 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_07_04                0x0000000C /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_11_08                0x00000014 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_15_12                0x0000001C /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_07_00                0x00000008 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_15_08                0x00000018 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_TX_LANES_15_00                0x00000010 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES                             4:0 /* R--VF */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_NULL                 0x00000000 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_00_00                0x00000001 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_01_01                0x00000003 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_02_02                0x00000005 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_03_03                0x00000007 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_04_04                0x00000009 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_05_05                0x0000000B /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_06_06                0x0000000D /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_07_07                0x0000000F /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_08_08                0x00000011 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_09_09                0x00000013 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_10_10                0x00000015 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_11_11                0x00000017 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_12_12                0x00000019 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_13_13                0x0000001B /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_14_14                0x0000001D /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_15_15                0x0000001F /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_01_00                0x00000002 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_03_02                0x00000006 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_05_04                0x0000000A /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_07_06                0x0000000D /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_09_08                0x00000012 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_11_10                0x00000016 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_13_12                0x0000001A /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_15_14                0x0000001D /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_03_00                0x00000004 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_07_04                0x0000000C /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_11_08                0x00000014 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_15_12                0x0000001C /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_07_00                0x00000008 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_15_08                0x00000018 /* R---V */
#define LW_XP3G_PL_LINK_STATUS_0_ACTIVE_RX_LANES_15_00                0x00000010 /* R---V */
#define LW_XP3G_PL_N_FTS_LOCAL(i)                             (0x0008C100+(i)*4) /* RW-4A */
#define LW_XP3G_PL_N_FTS_LOCAL__SIZE_1                  1 /*       */
#define LW_XP3G_PL_N_FTS_LOCAL_GEN1                                          7:0 /* RWIVF */
#define LW_XP3G_PL_N_FTS_LOCAL_GEN1_INIT                              0x00000018 /* RWI-V */
#define LW_XP3G_PL_N_FTS_LOCAL_GEN2                                         15:8 /* RWIVF */
#define LW_XP3G_PL_N_FTS_LOCAL_GEN2_INIT                              0x0000002C /* RWI-V */
#define LW_XP3G_PL_N_FTS_LOCAL_GEN3                                        23:16 /* RWIVF */
#define LW_XP3G_PL_N_FTS_LOCAL_GEN3_INIT                              0x00000018 /* RWI-V */
#define LW_XP3G_PL_N_FTS_REMOTE(i)                            (0x0008C140+(i)*4) /* RW-4A */
#define LW_XP3G_PL_N_FTS_REMOTE__SIZE_1                 1 /*       */
#define LW_XP3G_PL_N_FTS_REMOTE_GEN1                                         7:0 /* R--VF */
#define LW_XP3G_PL_N_FTS_REMOTE_GEN2                                        15:8 /* R--VF */
#define LW_XP3G_PL_N_FTS_REMOTE_GEN3                                       23:16 /* R--VF */
#define LW_XP3G_PL_FTS_DETECT_START(i)                        (0x0008C180+(i)*4) /* RW-4A */
#define LW_XP3G_PL_FTS_DETECT_START__SIZE_1             1 /*       */
#define LW_XP3G_PL_FTS_DETECT_START_GEN1                                     7:0 /* RWIVF */
#define LW_XP3G_PL_FTS_DETECT_START_GEN1_INIT                         0x00000050 /* RWI-V */
#define LW_XP3G_PL_FTS_DETECT_START_GEN2                                    15:8 /* RWIVF */
#define LW_XP3G_PL_FTS_DETECT_START_GEN2_INIT                         0x00000040 /* RWI-V */
#define LW_XP3G_PL_FTS_DETECT_START_GEN3                                   23:16 /* RWIVF */
#define LW_XP3G_PL_FTS_DETECT_START_GEN3_INIT                         0x00000040 /* RWI-V */
#define LW_XP3G_PL_LCTRL_2(i)                                 (0x0008C1C0+(i)*4) /* RW-4A */
#define LW_XP3G_PL_LCTRL_2__SIZE_1                      1 /*       */
#define LW_XP3G_PL_LCTRL_2_LTSSM_TIMER_OVERRIDE                              0:0 /* RWIVF */
#define LW_XP3G_PL_LCTRL_2_LTSSM_TIMER_OVERRIDE_INIT                  0x00000000 /* RWI-V */
#define LW_XP3G_PL_LCTRL_2_AUTONOMOUS_CHANGE                                 1:1 /* RWIVF */
#define LW_XP3G_PL_LCTRL_2_AUTONOMOUS_CHANGE_INIT                     0x00000001 /* RWI-V */
#define LW_XP3G_PL_LCTRL_2_UPCONFIGURE_CAPABLE                               2:2 /* R--VF */
#define LW_XP3G_PL_LCTRL_2_N_EIE_SYMBOLS                                     6:3 /* RWIVF */
#define LW_XP3G_PL_LCTRL_2_N_EIE_SYMBOLS_INIT                         0x00000006 /* RWI-V */
#define LW_XP3G_PL_LCTRL_2_CYA_TX_MARGIN_OVERRIDE                            8:8 /* RWIVF */
#define LW_XP3G_PL_LCTRL_2_CYA_TX_MARGIN_OVERRIDE_DISABLED            0x00000000 /* RWI-V */
#define LW_XP3G_PL_LCTRL_2_CYA_TX_MARGIN_OVERRIDE_ENABLED             0x00000001 /* RW--V */
#define LW_XP3G_PL_LCTRL_2_DATA_RATE_SUPPORTED                             19:16 /* RWIVF */
#define LW_XP3G_PL_LCTRL_2_DATA_RATE_SUPPORTED_2P5                    0x00000001 /* RW--V */
#define LW_XP3G_PL_LCTRL_2_DATA_RATE_SUPPORTED_5P0_2P5                0x00000002 /* RW--V */
#define LW_XP3G_PL_LCTRL_2_DATA_RATE_SUPPORTED_8P0_5P0_2P5            0x00000003 /* RWI-V */
#define LW_XP3G_PL_LCTRL_2_DATA_RATE_SUPPORTED_REMOTE                      23:20 /* R-IVF */
#define LW_XP3G_PL_LCTRL_2_DATA_RATE_SUPPORTED_REMOTE_2P5             0x00000002 /* R---V */
#define LW_XP3G_PL_LCTRL_2_DATA_RATE_SUPPORTED_REMOTE_5P0_2P5         0x00000001 /* R-I-V */
#define LW_XP3G_PL_LCTRL_2_DATA_RATE_SUPPORTED_REMOTE_8P0_5P0_2P5     0x00000000 /* R---V */
#define LW_XP3G_PL_LCTRL_2_RECOVERY_SPEED_TIMEOUT_ADJ                      26:24 /* RWIVF */
#define LW_XP3G_PL_LCTRL_2_RECOVERY_SPEED_TIMEOUT_ADJ_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_PL_INIT_RECOVERY(i)                           (0x0008C200+(i)*4) /* RW-4A */
#define LW_XP3G_PL_INIT_RECOVERY__SIZE_1                1 /*       */
#define LW_XP3G_PL_INIT_RECOVERY_8B10B_ERROR_THRESHOLD                      19:0 /* RWIVF */
#define LW_XP3G_PL_INIT_RECOVERY_8B10B_ERROR_THRESHOLD_2500           0x000009C4 /* RWI-V */
#define LW_XP3G_PL_INIT_RECOVERY_8B10B_ERROR_WINDOW                        30:20 /* RWIVF */
#define LW_XP3G_PL_INIT_RECOVERY_8B10B_ERROR_WINDOW_100US             0x00000064 /* RWI-V */
#define LW_XP3G_PL_INIT_RECOVERY_8B10B_ERROR_ENABLE                        31:31 /* RWIVF */
#define LW_XP3G_PL_INIT_RECOVERY_8B10B_ERROR_ENABLE_INIT              0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_0                                              0x0008C2C0 /* RW-4R */
#define LW_XP3G_PL_CYA_0_AUTO_DISABLE_GEN3_SPEED                             0:0 /* RWIVF */
#define LW_XP3G_PL_CYA_0_AUTO_DISABLE_GEN3_SPEED_INIT                 0x00000001 /* RWI-V */
#define LW_XP3G_PL_CYA_0_AUTO_DISABLE_GEN3_SPEED_DISABLED             0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_AUTO_DISABLE_GEN3_SPEED_ENABLED              0x00000001 /* RW--V */
#define LW_XP3G_PL_CYA_0_REUSE_EQ_TS2_PRESETS                                1:1 /* RWIVF */
#define LW_XP3G_PL_CYA_0_REUSE_EQ_TS2_PRESETS_INIT                    0x00000001 /* RWI-V */
#define LW_XP3G_PL_CYA_0_REUSE_EQ_TS2_PRESETS_DISABLED                0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_REUSE_EQ_TS2_PRESETS_ENABLED                 0x00000001 /* RW--V */
#define LW_XP3G_PL_CYA_0_COMPLIANCE_EQZN                                     2:2 /* RWIVF */
#define LW_XP3G_PL_CYA_0_COMPLIANCE_EQZN_INIT                         0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_0_COMPLIANCE_EQZN_DISABLED                     0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_COMPLIANCE_EQZN_ENABLED                      0x00000001 /* RW--V */
#define LW_XP3G_PL_CYA_0_IGNORE_EQZN_TIMEOUTS                                3:3 /* RWIVF */
#define LW_XP3G_PL_CYA_0_IGNORE_EQZN_TIMEOUTS_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_0_IGNORE_EQZN_TIMEOUTS_DISABLED                0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_IGNORE_EQZN_TIMEOUTS_ENABLED                 0x00000001 /* RW--V */
#define LW_XP3G_PL_CYA_0_PHASE0_DFE_TRAINING                                 4:4 /* RWIVF */
#define LW_XP3G_PL_CYA_0_PHASE0_DFE_TRAINING_INIT                     0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_0_PHASE0_DFE_TRAINING_DISABLED                 0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_PHASE0_DFE_TRAINING_ENABLED                  0x00000001 /* RW--V */
#define LW_XP3G_PL_CYA_0_PHASE2_DFE_TRAINING                                 5:5 /* RWIVF */
#define LW_XP3G_PL_CYA_0_PHASE2_DFE_TRAINING_INIT                     0x00000001 /* RWI-V */
#define LW_XP3G_PL_CYA_0_PHASE2_DFE_TRAINING_DISABLED                 0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_PHASE2_DFE_TRAINING_ENABLED                  0x00000001 /* RW--V */
#define LW_XP3G_PL_CYA_0_PHASE2_DFE_TRAIN_DLY                                7:6 /* RWIVF */
#define LW_XP3G_PL_CYA_0_PHASE2_DFE_TRAIN_DLY_INIT                    0x00000002 /* RWI-V */
#define LW_XP3G_PL_CYA_0_PHASE2_DFE_TRAIN_DLY_001_US                  0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_PHASE2_DFE_TRAIN_DLY_006_US                  0x00000001 /* RW--V */
#define LW_XP3G_PL_CYA_0_PHASE2_DFE_TRAIN_DLY_010_US                  0x00000002 /* RW--V */
#define LW_XP3G_PL_CYA_0_PHASE2_DFE_TRAIN_DLY_020_US                  0x00000003 /* RW--V */
#define LW_XP3G_PL_CYA_0_NUM_PHASE2_TUNING_ATTEMPTS                         11:8 /* RWIVF */
#define LW_XP3G_PL_CYA_0_NUM_PHASE2_TUNING_ATTEMPTS_INIT              0x00000001 /* RWI-V */
#define LW_XP3G_PL_CYA_0_NUM_PHASE2_TUNING_ATTEMPTS_NORMAL            0x0000000A /* RW--V */
#define LW_XP3G_PL_CYA_0_NUM_PHASE2_TUNING_ATTEMPTS_MAX               0x0000000F /* RW--V */
#define LW_XP3G_PL_CYA_0_EOM_TRAINING                                      12:12 /* RWIVF */
#define LW_XP3G_PL_CYA_0_EOM_TRAINING_INIT                            0x00000001 /* RWI-V */
#define LW_XP3G_PL_CYA_0_EOM_TRAINING_DISABLED                        0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_EOM_TRAINING_ENABLED                         0x00000001 /* RW--V */
#define LW_XP3G_PL_CYA_0_REMEMBER_EQZN_SETTINGS                            13:13 /* RWIVF */
#define LW_XP3G_PL_CYA_0_REMEMBER_EQZN_SETTINGS_INIT                  0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_0_REMEMBER_EQZN_SETTINGS_DISABLED              0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_REMEMBER_EQZN_SETTINGS_ENABLED               0x00000001 /* RW--V */
#define LW_XP3G_PL_CYA_0_REMOTE_TX_PRESET_OVERRIDE                         15:15 /* RWIVF */
#define LW_XP3G_PL_CYA_0_REMOTE_TX_PRESET_OVERRIDE_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_0_REMOTE_TX_PRESET_OVERRIDE_DISABLED           0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_REMOTE_TX_PRESET_OVERRIDE_ENABLED            0x00000001 /* RW--V */
#define LW_XP3G_PL_CYA_0_REMOTE_TX_PRELWR_OVERRIDE                         16:16 /* RWIVF */
#define LW_XP3G_PL_CYA_0_REMOTE_TX_PRELWR_OVERRIDE_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_0_REMOTE_TX_PRELWR_OVERRIDE_DISABLED           0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_REMOTE_TX_PRELWR_OVERRIDE_ENABLED            0x00000001 /* RW--V */
#define LW_XP3G_PL_CYA_0_REMOTE_TX_MAINLWR_OVERRIDE                        17:17 /* RWIVF */
#define LW_XP3G_PL_CYA_0_REMOTE_TX_MAINLWR_OVERRIDE_INIT              0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_0_REMOTE_TX_MAINLWR_OVERRIDE_DISABLED          0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_REMOTE_TX_MAINLWR_OVERRIDE_ENABLED           0x00000001 /* RW--V */
#define LW_XP3G_PL_CYA_0_REMOTE_TX_POSTLWR_OVERRIDE                        18:18 /* RWIVF */
#define LW_XP3G_PL_CYA_0_REMOTE_TX_POSTLWR_OVERRIDE_INIT              0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_0_REMOTE_TX_POSTLWR_OVERRIDE_DISABLED          0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_REMOTE_TX_POSTLWR_OVERRIDE_ENABLED           0x00000001 /* RW--V */
#define LW_XP3G_PL_CYA_0_QUIESCE_GUARANTEE                                 19:19 /* RWIVF */
#define LW_XP3G_PL_CYA_0_QUIESCE_GUARANTEE_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_0_QUIESCE_GUARANTEE_FALSE                      0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_QUIESCE_GUARANTEE_TRUE                       0x00000001 /* RW--V */
#define LW_XP3G_PL_CYA_0_REQUEST_EQUALIZATION                              20:20 /* RWIVF */
#define LW_XP3G_PL_CYA_0_REQUEST_EQUALIZATION_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_0_REQUEST_EQUALIZATION_DONE                    0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_REQUEST_EQUALIZATION_PENDING                 0x00000001 /* -W--T */
#define LW_XP3G_PL_CYA_0_POST_EQZN_LINK_SPEED                              22:21 /* RWIVF */
#define LW_XP3G_PL_CYA_0_POST_EQZN_LINK_SPEED_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_0_POST_EQZN_LINK_SPEED_NOCHANGE                0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_POST_EQZN_LINK_SPEED_GEN1                    0x00000001 /* RW--V */
#define LW_XP3G_PL_CYA_0_POST_EQZN_LINK_SPEED_GEN2                    0x00000002 /* RW--V */
#define LW_XP3G_PL_CYA_0_POST_EQZN_LINK_SPEED_GEN3                    0x00000003 /* RW--V */
#define LW_XP3G_PL_CYA_0_DISABLE_GEN3_SPEED                                23:23 /* RWIVF */
#define LW_XP3G_PL_CYA_0_DISABLE_GEN3_SPEED_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_0_DISABLE_GEN3_SPEED_FALSE                     0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_DISABLE_GEN3_SPEED_TRUE                      0x00000001 /* RW--V */
#define LW_XP3G_PL_CYA_0_LTSSM_COUNT_ONLY_7_TSX                            24:24 /* RWIVF */
#define LW_XP3G_PL_CYA_0_LTSSM_COUNT_ONLY_7_TSX_INIT                  0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_0_LTSSM_COUNT_ONLY_7_TSX_DISABLE               0x00000000 /* RW--V */
#define LW_XP3G_PL_CYA_0_LTSSM_COUNT_ONLY_7_TSX_ENABLE                0x00000001 /* RW--V */
#define LW_XP3G_PL_CYA_0_EXTRA_TX_FTS                                      31:27 /* RWIVF */
#define LW_XP3G_PL_CYA_0_EXTRA_TX_FTS_INIT                            0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_0_EXTRA_TX_FTS_10                              0x0000000a /* RW--V */
#define LW_XP3G_PL_CYA_0_EXTRA_TX_FTS_20                              0x00000014 /* RW--V */
#define LW_XP3G_PL_CYA_1(i)                                   (0x0008C300+(i)*4) /* RW-4A */
#define LW_XP3G_PL_CYA_1__SIZE_1                        1 /*       */
#define LW_XP3G_PL_CYA_1_IDLE_TO_L0_DELAY                                    3:0 /* RWIVF */
#define LW_XP3G_PL_CYA_1_IDLE_TO_L0_DELAY_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_1_BLOCK_HOST2XP_HOLD_LTSSM                            4:4 /* RWIVF */
#define LW_XP3G_PL_CYA_1_BLOCK_HOST2XP_HOLD_LTSSM_INIT                0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_1_LOOPBACK_EXIT_THRESHOLD                            15:8 /* RWIVF */
#define LW_XP3G_PL_CYA_1_LOOPBACK_EXIT_THRESHOLD_INIT                 0x00000040 /* RWI-V */
#define LW_XP3G_PL_CYA_1_SPARE                                             31:16 /* RWIVF */
#define LW_XP3G_PL_CYA_1_SPARE_INIT                                   0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_2(i)                                   (0x0008C340+(i)*4) /* RW-4A */
#define LW_XP3G_PL_CYA_2__SIZE_1                        1 /*       */
#define LW_XP3G_PL_CYA_2_SPARE                                              31:0 /* RWIVF */
#define LW_XP3G_PL_CYA_2_SPARE_INIT                                   0x00000000 /* RWI-V */
#define LW_XP3G_PL_CYA_3                                              0x0008C380 /* RW-4R */
#define LW_XP3G_PL_CYA_3_LTSSM_ESCAPE_TO_INT_EVNT                           15:0 /* RWIVF */
#define LW_XP3G_PL_CYA_3_LTSSM_ESCAPE_TO_INT_EVNT_INIT                0x00000014 /* RWI-V */
#define LW_XP3G_PL_CYA_3_LTSSM_ESCAPE_TO_EXT_EVNT                          31:16 /* RWIVF */
#define LW_XP3G_PL_CYA_3_LTSSM_ESCAPE_TO_EXT_EVNT_INIT                0x000003E8 /* RWI-V */
#define LW_XP3G_PL_PAD_PWRDN                              0x0008C384 /* RW-4R */
#define LW_XP3G_PL_PAD_PWRDN_L1                                  0:0 /* RWIVF */
#define LW_XP3G_PL_PAD_PWRDN_L1_EN                        0x00000001 /* RW--V */
#define LW_XP3G_PL_PAD_PWRDN_L1_DIS                       0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_PWRDN_DISABLED                            2:2 /* RWIVF */
#define LW_XP3G_PL_PAD_PWRDN_DISABLED_L0                  0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_PWRDN_DISABLED_L1                  0x00000001 /* RW--V */
#define LW_XP3G_PL_PAD_PWRDN_DISABLED__PROD               0x00000001 /* RW--V */
#define LW_XP3G_PL_PAD_PWRDN_DEEP_L1_NON_LANE0                   4:4 /* RWIVF */
#define LW_XP3G_PL_PAD_PWRDN_DEEP_L1_NON_LANE0_L1         0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_PWRDN_DEEP_L1_NON_LANE0_DYNAMIC    0x00000001 /* RW--V */
#define LW_XP3G_PL_PAD_PWRDN_SLEEP_MODE_L1                     29:28 /* RWIVF */
#define LW_XP3G_PL_PAD_PWRDN_SLEEP_MODE_L1_L0             0x00000000 /* RW--V */
#define LW_XP3G_PL_PAD_PWRDN_SLEEP_MODE_L1_L1             0x00000001 /* RW--V */
#define LW_XP3G_PL_PAD_PWRDN_SLEEP_MODE_L1_L1P            0x00000002 /* RWI-V */
#define LW_XP3G_PL_PAD_PWRDN_SLEEP_MODE_L1_L1PP           0x00000003 /* RW--V */
#define LW_XP3G_PL_PAD_PWRDN_SLEEP_MODE_DYNAMIC                31:30 /* RWIVF */
#define LW_XP3G_PL_PAD_PWRDN_SLEEP_MODE_DYNAMIC_L0        0x00000000 /* RW--V */
#define LW_XP3G_PL_PAD_PWRDN_SLEEP_MODE_DYNAMIC_L1        0x00000001 /* RW--V */
#define LW_XP3G_PL_PAD_PWRDN_SLEEP_MODE_DYNAMIC_L1P       0x00000002 /* RWI-V */
#define LW_XP3G_PL_PAD_PWRDN_SLEEP_MODE_DYNAMIC_L1PP      0x00000003 /* RW--V */
#define LW_XP3G_PL_PAD_PWRDN_SLEEP_MODE_DYNAMIC__PROD     0x00000003 /* RW--V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE(i)     (0x0008C3C0+(i)*4) /* RW-4A */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE__SIZE_1   16 /*       */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL                   8:0 /* RWIVF */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL_DUMMY_INIT 0x00000000 /* RWI-V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL_0_INIT     0x00000000 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL_1_INIT     0x00000004 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL_2_INIT     0x00000008 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL_3_INIT     0x0000000C /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL_4_INIT     0x00000010 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL_5_INIT     0x00000014 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL_6_INIT     0x00000018 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL_7_INIT     0x0000001C /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL_8_INIT     0x00000020 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL_9_INIT     0x00000024 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL_10_INIT    0x00000028 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL_11_INIT    0x0000002C /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL_12_INIT    0x00000030 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL_13_INIT    0x00000034 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL_14_INIT    0x00000038 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_SLEEP_STAGGER_VALUE_LANE_VAL_15_INIT    0x0000003C /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE(i) (0x0008C400+(i)*4) /* RW-4A */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE__SIZE_1 16 /*       */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL                   5:0 /* RWIVF */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL_DUMMY_INIT 0x00000000 /* RWI-V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL_0_INIT     0x00000004 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL_1_INIT     0x00000005 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL_2_INIT     0x00000006 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL_3_INIT     0x00000007 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL_4_INIT     0x00000008 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL_5_INIT     0x00000009 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL_6_INIT     0x0000000A /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL_7_INIT     0x0000000B /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL_8_INIT     0x0000000C /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL_9_INIT     0x0000000D /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL_10_INIT    0x0000000E /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL_11_INIT    0x0000000F /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL_12_INIT    0x00000010 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL_13_INIT    0x00000011 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL_14_INIT    0x00000012 /* R---V */
#define LW_XP3G_PL_LANE_STAGGER_TIMER_DATA_RDY_STAGGER_VALUE_LANE_VAL_15_INIT    0x00000013 /* R---V */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_IDDQ_STATE_BEFORE_SLEEP     0x0008C440 /* RW-4R */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_IDDQ_STATE_BEFORE_SLEEP_VAL             7:0 /* RWIVF */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_IDDQ_STATE_BEFORE_SLEEP_VAL_INIT 0x0000001E /* RWI-V */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_SLEEP_STATE_BEFORE_IDDQ     0x0008C444 /* RW-4R */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_SLEEP_STATE_BEFORE_IDDQ_VAL             7:0 /* RWIVF */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_SLEEP_STATE_BEFORE_IDDQ_VAL_INIT 0x0000000A /* RWI-V */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_SLEEP_STATE_BEFORE_SLEEP_STAGGER 0x0008C448 /* RW-4R */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_SLEEP_STATE_BEFORE_SLEEP_STAGGER_VAL             7:0 /* RWIVF */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_SLEEP_STATE_BEFORE_SLEEP_STAGGER_VAL_INIT 0x0000001E /* RWI-V */
#define LW_XP3G_PL_PAD_CTL_TIMER_SLEEP_STAGGER_TIME                   0x0008C44C /* RW-4R */
#define LW_XP3G_PL_PAD_CTL_TIMER_SLEEP_STAGGER_TIME_VAL                     8:0 /* RWIVF */
#define LW_XP3G_PL_PAD_CTL_TIMER_SLEEP_STAGGER_TIME_VAL_INIT         0x00000040 /* RWI-V */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_DATA_DIS_STATE_AFTER_SLEEP_BEFORE_DATA_EN          0x0008C450 /* RW-4R */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_DATA_DIS_STATE_AFTER_SLEEP_BEFORE_DATA_EN_VAL            15:0 /* RWIVF */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_DATA_DIS_STATE_AFTER_SLEEP_BEFORE_DATA_EN_VAL_INIT 0x00000096 /* RWI-V */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_DATA_DIS_STATE_AFTER_DATA_EN_BEFORE_DATA_EN          0x0008C454 /* RW-4R */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_DATA_DIS_STATE_AFTER_DATA_EN_BEFORE_DATA_EN_VAL             7:0 /* RWIVF */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_DATA_DIS_STATE_AFTER_DATA_EN_BEFORE_DATA_EN_VAL_INIT 0x0000000A /* RWI-V */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_DATA_DIS_STATE_BEFORE_SLEEP          0x0008C458 /* RW-4R */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_DATA_DIS_STATE_BEFORE_SLEEP_VAL             7:0 /* RWIVF */
#define LW_XP3G_PL_PAD_CTL_TIMER_MIN_TIME_DATA_DIS_STATE_BEFORE_SLEEP_VAL_INIT 0x0000003C /* RWI-V */
#define LW_XP3G_PL_PAD_CTL_TIMER_DATA_RDY_STAGGER_TIME                0x0008C45C /* RW-4R */
#define LW_XP3G_PL_PAD_CTL_TIMER_DATA_RDY_STAGGER_TIME_VAL                   5:0 /* RWIVF */
#define LW_XP3G_PL_PAD_CTL_TIMER_DATA_RDY_STAGGER_TIME_VAL_INIT       0x00000018 /* RWI-V */
#define LW_XP3G_PL_EQUALIZATION_0                                     0x0008C498 /* RW-4R */
#define LW_XP3G_PL_EQUALIZATION_0_LANE_NUM_SEL                                3:0 /* RWIVF */
#define LW_XP3G_PL_EQUALIZATION_0_LANE_NUM_SEL_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PL_EQUALIZATION_0_LOCAL_PRESET                                7:4 /* R--VF */
#define LW_XP3G_PL_EQUALIZATION_0_LOCAL_PRELWR                               13:8 /* R--VF */
#define LW_XP3G_PL_EQUALIZATION_0_LOCAL_MAINLWR                             19:14 /* R--VF */
#define LW_XP3G_PL_EQUALIZATION_0_LOCAL_POSTLWR                             25:20 /* R--VF */
#define LW_XP3G_PL_EQUALIZATION_0_LOCAL_USE_PRESET                          26:26 /* R--VF */
#define LW_XP3G_PL_EQUALIZATION_1                                     0x0008C49C /* R--4R */
#define LW_XP3G_PL_EQUALIZATION_1_REMOTE_PRESET                               3:0 /* R--VF */
#define LW_XP3G_PL_EQUALIZATION_1_REMOTE_PRELWR                               9:4 /* R--VF */
#define LW_XP3G_PL_EQUALIZATION_1_REMOTE_MAINLWR                            15:10 /* R--VF */
#define LW_XP3G_PL_EQUALIZATION_1_REMOTE_POSTLWR                            21:16 /* R--VF */
#define LW_XP3G_PL_EQUALIZATION_1_REMOTE_USE_PRESET                         22:22 /* R--VF */
#define LW_XP3G_PL_EQUALIZATION_2                                     0x0008C4A0 /* R--4R */
#define LW_XP3G_PL_EQUALIZATION_2_REMOTE_FS                                   5:0 /* R--VF */
#define LW_XP3G_PL_EQUALIZATION_2_REMOTE_LF                                  11:6 /* R--VF */
#define LW_XP3G_PL_EQUALIZATION_2_LOCAL_FS                                  17:12 /* R--VF */
#define LW_XP3G_PL_EQUALIZATION_2_LOCAL_LF                                  23:18 /* R--VF */
#define LW_XP3G_PL_EQUALIZATION_3                                     0x0008C4A4 /* RW-4R */
#define LW_XP3G_PL_EQUALIZATION_3_REMOTE_TX_PRELWR_VALUE                      5:0 /* RWIVF */
#define LW_XP3G_PL_EQUALIZATION_3_REMOTE_TX_PRELWR_VALUE_INIT          0x00000000 /* RWI-V */
#define LW_XP3G_PL_EQUALIZATION_3_REMOTE_TX_MAINLWR_VALUE                    13:8 /* RWIVF */
#define LW_XP3G_PL_EQUALIZATION_3_REMOTE_TX_MAINLWR_VALUE_INIT         0x00000000 /* RWI-V */
#define LW_XP3G_PL_EQUALIZATION_3_REMOTE_TX_POSTLWR_VALUE                   21:16 /* RWIVF */
#define LW_XP3G_PL_EQUALIZATION_3_REMOTE_TX_POSTLWR_VALUE_INIT         0x00000000 /* RWI-V */
#define LW_XP3G_PL_EQUALIZATION_3_REMOTE_TX_PRESET_VALUE                    27:24 /* RWIVF */
#define LW_XP3G_PL_EQUALIZATION_3_REMOTE_TX_PRESET_VALUE_INIT          0x00000000 /* RWI-V */
#define LW_XP3G_PL_EQUALIZATION_3_REMOTE_FORCE_PRESETS                      28:28 /* RWIVF */
#define LW_XP3G_PL_EQUALIZATION_3_REMOTE_FORCE_PRESETS_VALUE_INIT      0x00000001 /* RWI-V */
#define LW_XP3G_PL_CLOCKS                                              0x0008C4A8 /* R--4R */
#define LW_XP3G_PL_CLOCKS_HOSTCLK                                             2:0 /* R-IVF */
#define LW_XP3G_PL_CLOCKS_HOSTCLK_NONE                                 0x00000000 /* R---V */
#define LW_XP3G_PL_CLOCKS_HOSTCLK_ALT                                  0x00000001 /* R---V */
#define LW_XP3G_PL_CLOCKS_HOSTCLK_REFCLK                               0x00000002 /* R---V */
#define LW_XP3G_PL_CLOCKS_HOSTCLK_277                                  0x00000003 /* R-I-V */
#define LW_XP3G_PL_CLOCKS_HOSTCLK_417                                  0x00000004 /* R---V */
#define LW_XP3G_PL_CLOCKS_HOSTCLK_500                                  0x00000005 /* R---V */
#define LW_XP3G_PL_CLOCKS_HOSTCLK_444                                  0x00000006 /* R---V */
#define LW_XP3G_PL_CLOCKS_XCLK                                                6:4 /* R-IVF */
#define LW_XP3G_PL_CLOCKS_XCLK_NONE                                    0x00000000 /* R---V */
#define LW_XP3G_PL_CLOCKS_XCLK_ALT                                     0x00000001 /* R---V */
#define LW_XP3G_PL_CLOCKS_XCLK_REFCLK                                  0x00000002 /* R---V */
#define LW_XP3G_PL_CLOCKS_XCLK_125                                     0x00000003 /* R---V */
#define LW_XP3G_PL_CLOCKS_XCLK_250                                     0x00000004 /* R-I-V */
#define LW_XP3G_PL_CLOCKS_XCLK_500                                     0x00000005 /* R---V */
#define LW_XP3G_PL_CLOCKS_TXCLK                                              10:8 /* R-IVF */
#define LW_XP3G_PL_CLOCKS_TXCLK_NONE                                   0x00000000 /* R---V */
#define LW_XP3G_PL_CLOCKS_TXCLK_ALT                                    0x00000001 /* R---V */
#define LW_XP3G_PL_CLOCKS_TXCLK_REFCLK                                 0x00000002 /* R---V */
#define LW_XP3G_PL_CLOCKS_TXCLK_125                                    0x00000003 /* R---V */
#define LW_XP3G_PL_CLOCKS_TXCLK_250                                    0x00000004 /* R-I-V */
#define LW_XP3G_PL_CLOCKS_TXCLK_500                                    0x00000005 /* R---V */
#define LW_XP3G_PL_IDLE_TIMER_RX_L0S_DLY(i)                   (0x0008C4C0+(i)*4) /* RW-4A */
#define LW_XP3G_PL_IDLE_TIMER_RX_L0S_DLY__SIZE_1        1 /*       */
#define LW_XP3G_PL_IDLE_TIMER_RX_L0S_DLY_GEN1                                7:0 /* RWIVF */
#define LW_XP3G_PL_IDLE_TIMER_RX_L0S_DLY_GEN1_INIT                    0x0000001E /* RWI-V */
#define LW_XP3G_PL_IDLE_TIMER_RX_L0S_DLY_GEN2                               15:8 /* RWIVF */
#define LW_XP3G_PL_IDLE_TIMER_RX_L0S_DLY_GEN2_INIT                    0x0000001E /* RWI-V */
#define LW_XP3G_PL_IDLE_TIMER_RX_L0S_DLY_GEN3                              23:16 /* RWIVF */
#define LW_XP3G_PL_IDLE_TIMER_RX_L0S_DLY_GEN3_INIT                    0x0000001E /* RWI-V */
#define LW_XP3G_PL_IDLE_TIMER_TX_L0S_MIN(i)                   (0x0008C500+(i)*4) /* RW-4A */
#define LW_XP3G_PL_IDLE_TIMER_TX_L0S_MIN__SIZE_1        1 /*       */
#define LW_XP3G_PL_IDLE_TIMER_TX_L0S_MIN_GEN1                                7:0 /* RWIVF */
#define LW_XP3G_PL_IDLE_TIMER_TX_L0S_MIN_GEN1_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PL_IDLE_TIMER_TX_L0S_MIN_GEN2                               15:8 /* RWIVF */
#define LW_XP3G_PL_IDLE_TIMER_TX_L0S_MIN_GEN2_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PL_IDLE_TIMER_TX_L0S_MIN_GEN3                              23:16 /* RWIVF */
#define LW_XP3G_PL_IDLE_TIMER_TX_L0S_MIN_GEN3_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PL_IDLE_TIMER_L1_MIN(i)                       (0x0008C540+(i)*4) /* RW-4A */
#define LW_XP3G_PL_IDLE_TIMER_L1_MIN__SIZE_1            1 /*       */
#define LW_XP3G_PL_IDLE_TIMER_L1_MIN_GEN1                                    7:0 /* RWIVF */
#define LW_XP3G_PL_IDLE_TIMER_L1_MIN_GEN1_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_PL_IDLE_TIMER_L1_MIN_GEN2                                   15:8 /* RWIVF */
#define LW_XP3G_PL_IDLE_TIMER_L1_MIN_GEN2_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_PL_IDLE_TIMER_L1_MIN_GEN3                                  23:16 /* RWIVF */
#define LW_XP3G_PL_IDLE_TIMER_L1_MIN_GEN3_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_PL_SKP_TIMEOUT_GEN1(i)                        (0x0008C5C0+(i)*4) /* RW-4A */
#define LW_XP3G_PL_SKP_TIMEOUT_GEN1__SIZE_1             1 /*       */
#define LW_XP3G_PL_SKP_TIMEOUT_GEN1_THRESHOLD                               12:0 /* RWIVF */
#define LW_XP3G_PL_SKP_TIMEOUT_GEN1_THRESHOLD_INIT                    0x00000569 /* RWI-V */
#define LW_XP3G_PL_SKP_TIMEOUT_GEN2(i)                        (0x0008C600+(i)*4) /* RW-4A */
#define LW_XP3G_PL_SKP_TIMEOUT_GEN2__SIZE_1             1 /*       */
#define LW_XP3G_PL_SKP_TIMEOUT_GEN2_THRESHOLD                               12:0 /* RWIVF */
#define LW_XP3G_PL_SKP_TIMEOUT_GEN2_THRESHOLD_INIT                    0x00000569 /* RWI-V */
#define LW_XP3G_PL_SKP_TIMEOUT_GEN3(i)                        (0x0008C640+(i)*4) /* RW-4A */
#define LW_XP3G_PL_SKP_TIMEOUT_GEN3__SIZE_1             1 /*       */
#define LW_XP3G_PL_SKP_TIMEOUT_GEN3_THRESHOLD                               12:0 /* RWIVF */
#define LW_XP3G_PL_SKP_TIMEOUT_GEN3_THRESHOLD_INIT                    0x00001720 /* RWI-V */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_SUC_GEN1(i)      (0x0008C680+(i)*4) /* RW-4A */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_SUC_GEN1__SIZE_1 1 /*       */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_SUC_GEN1_THRESHOLD             12:0 /* RWIVF */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_SUC_GEN1_THRESHOLD_INIT  0x00000100 /* RWI-V */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_SUC_GEN2(i)      (0x0008C6C0+(i)*4) /* RW-4A */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_SUC_GEN2__SIZE_1 1 /*       */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_SUC_GEN2_THRESHOLD             12:0 /* RWIVF */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_SUC_GEN2_THRESHOLD_INIT  0x00000080 /* RWI-V */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_SUC_GEN3(i)      (0x0008C700+(i)*4) /* RW-4A */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_SUC_GEN3__SIZE_1 1 /*       */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_SUC_GEN3_THRESHOLD             12:0 /* RWIVF */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_SUC_GEN3_THRESHOLD_INIT  0x00000125 /* RWI-V */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_UNSUC_GEN1(i)      (0x0008C740+(i)*4) /* RW-4A */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_UNSUC_GEN1__SIZE_1 1 /*       */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_UNSUC_GEN1_THRESHOLD             12:0 /* RWIVF */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_UNSUC_GEN1_THRESHOLD_INIT  0x00000190 /* RWI-V */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_UNSUC_GEN2(i)      (0x0008C780+(i)*4) /* RW-4A */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_UNSUC_GEN2__SIZE_1 1 /*       */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_UNSUC_GEN2_THRESHOLD             12:0 /* RWIVF */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_UNSUC_GEN2_THRESHOLD_INIT  0x00000640 /* RWI-V */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_UNSUC_GEN3(i)      (0x0008C7C0+(i)*4) /* RW-4A */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_UNSUC_GEN3__SIZE_1 1 /*       */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_UNSUC_GEN3_THRESHOLD             12:0 /* RWIVF */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_SPEED_UNSUC_GEN3_THRESHOLD_INIT  0x000003E8 /* RWI-V */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_RCVRCFG_GEN1(i)          (0x0008C800+(i)*4) /* RW-4A */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_RCVRCFG_GEN1__SIZE_1 1 /*       */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_RCVRCFG_GEN1_THRESHOLD                 12:0 /* RWIVF */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_RCVRCFG_GEN1_THRESHOLD_INIT      0x00000100 /* RWI-V */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_RCVRCFG_GEN2(i)          (0x0008C840+(i)*4) /* RW-4A */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_RCVRCFG_GEN2__SIZE_1 1 /*       */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_RCVRCFG_GEN2_THRESHOLD                 12:0 /* RWIVF */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_RCVRCFG_GEN2_THRESHOLD_INIT      0x00000080 /* RWI-V */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_RCVRCFG_GEN3(i)          (0x0008C880+(i)*4) /* RW-4A */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_RCVRCFG_GEN3__SIZE_1 1 /*       */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_RCVRCFG_GEN3_THRESHOLD                 12:0 /* RWIVF */
#define LW_XP3G_PL_EIDLE_INFER_TO_RCVRY_RCVRCFG_GEN3_THRESHOLD_INIT      0x00000800 /* RWI-V */
#define LW_XP3G_PEX_PAD_DUMMY(i)                           (0x0008D100+(i)*4) /* RW-4A */
#define LW_XP3G_PEX_PAD_DUMMY__SIZE_1                                      64 /*       */
#define LW_XP3G_PEX_PAD_DUMMY_DATA                                       31:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_DUMMY_DATA_INIT                            0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_SEL                                    0x0008D100 /* RW-4P */
#define LW_XP3G_PEX_PAD_CTL_SEL_LANE_SELECT                              15:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_SEL_LANE_SELECT_INIT                   0x0000FFFF /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_SEL_LANE_SELECT_NO_LANES               0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_SEL_LANE_SELECT_LANES_15_0             0x0000FFFF /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_SEL_FORCE_RATE_UPDATE                       31:31 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_SEL_FORCE_RATE_UPDATE_INIT             0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_SEL_FORCE_RATE_UPDATE_DISABLE          0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_SEL_FORCE_RATE_UPDATE_ENABLE           0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1                                      0x0008D104 /* RW-4P */
#define LW_XP3G_PEX_PAD_CTL_1_IDDQ                                        0:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_IDDQ_INIT                            0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_IDDQ_DISABLE                         0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_IDDQ_ENABLE                          0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_IDDQ_OVRD                                   1:1 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_IDDQ_OVRD_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_IDDQ_OVRD_DISABLE                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_IDDQ_OVRD_ENABLE                     0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_CKBUFPD                                     2:2 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_CKBUFPD_INIT                         0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_CKBUFPD_DISABLE                      0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_CKBUFPD_ENABLE                       0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_CKBUFPD_OVRD                                3:3 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_CKBUFPD_OVRD_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_CKBUFPD_OVRD_DISABLE                 0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_CKBUFPD_OVRD_ENABLE                  0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_SLEEP                                    5:4 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_TX_SLEEP_INIT                        0x00000003 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_SLEEP_ACTIVE                      0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_SLEEP_L1                          0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_SLEEP_L1P                         0x00000002 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_SLEEP_L1PP                        0x00000003 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_DATA_READY                               6:6 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_TX_DATA_READY_INIT                   0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_DATA_READY_NOT_READY              0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_DATA_READY_READY                  0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_DATA_EN                                  7:7 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_TX_DATA_EN_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_DATA_EN_ENABLED                   0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_DATA_EN_DISABLED                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_SLEEP                                    9:8 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_RX_SLEEP_INIT                        0x00000003 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_SLEEP_ACTIVE                      0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_SLEEP_L1                          0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_SLEEP_L1P                         0x00000002 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_SLEEP_L1PP                        0x00000003 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_DATA_READY                             10:10 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_RX_DATA_READY_INIT                   0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_DATA_READY_ENABLED                0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_DATA_READY_DISABLED               0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_DATA_EN                                11:11 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_RX_DATA_EN_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_DATA_EN_ENABLED                   0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_DATA_EN_DISABLED                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_STAT_IDLE                              12:12 /* R--VF */
#define LW_XP3G_PEX_PAD_CTL_1_RX_STAT_IDLE_IDLE                    0x00000001 /* R---V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_STAT_IDLE_DATA_PRESENT            0x00000000 /* R---V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_STAT_PRESENT                           13:13 /* R--VF */
#define LW_XP3G_PEX_PAD_CTL_1_TX_STAT_PRESENT_RX_PRESENT           0x00000001 /* R---V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_STAT_PRESENT_RX_ABSENT            0x00000000 /* R---V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_RDET                                   15:15 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_TX_RDET_INIT                         0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_RDET_ENABLE                       0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_RDET_DISABLE                      0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_RATE                                   17:16 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_TX_RATE_INIT                         0x00000001 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_RATE_PLL_05X                      0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_RATE_PLL_1X                       0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_RATE_PLL_2X                       0x00000003 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_RATE                                   19:18 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_RX_RATE_INIT                         0x00000001 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_RATE_PLL_05X                      0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_RATE_PLL_1X                       0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_RATE_PLL_2X                       0x00000003 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_DIV                                    21:20 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_TX_DIV_INIT                          0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_DIV_10_BIT                        0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_DIV_20_BIT                        0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_DIV_08_BIT                        0x00000002 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_DIV_16_BIT                        0x00000003 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_DIV                                    23:22 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_RX_DIV_INIT                          0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_DIV_10_BIT                        0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_DIV_20_BIT                        0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_DIV_08_BIT                        0x00000002 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_DIV_16_BIT                        0x00000003 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RATE_MODE                                 24:24 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_RATE_MODE_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_RATE_MODE_PLL0                       0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RATE_MODE_PLL1                       0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RATE_MODE_OVRD                            25:25 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_RATE_MODE_OVRD_INIT                  0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_RATE_MODE_OVRD_DISABLED              0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RATE_MODE_OVRD_ENABLED               0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_PWR_OVRD                               26:26 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_TX_PWR_OVRD_INIT                     0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_PWR_OVRD_ENABLE                   0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_TX_PWR_OVRD_DISABLE                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_PWR_OVRD                               27:27 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_1_RX_PWR_OVRD_INIT                     0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_PWR_OVRD_ENABLE                   0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_1_RX_PWR_OVRD_DISABLE                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2                                      0x0008D108 /* RW-4P */
#define LW_XP3G_PEX_PAD_CTL_2_NED_MODE                                    1:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_2_NED_MODE_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_2_NED_MODE_WR2RXOUT                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_NED_MODE_RD2REGOUT                   0x00000002 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_NED_LOOP                                    2:2 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_2_NED_LOOP_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_2_NED_LOOP_ENABLE                      0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_NED_LOOP_DISABLE                     0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_NEA_LOOP                                    3:3 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_2_NEA_LOOP_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_2_NEA_LOOP_DISABLE                     0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_NEA_LOOP_ENABLE                      0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_FEA_MODE                                    6:4 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_2_FEA_MODE_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_2_FEA_MODE_RX_AMP                      0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_FEA_MODE_IDLE_DET                    0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_FEA_MODE_CDR_DATA                    0x00000002 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_FEA_MODE_CDR_HCLK                    0x00000003 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_FEA_LOOP                                    7:7 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_2_FEA_LOOP_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_2_FEA_LOOP_DISABLE                     0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_FEA_LOOP_ENABLE                      0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_TX_DATA_MODE                               10:8 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_2_TX_DATA_MODE_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_2_TX_DATA_MODE_NORMAL                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_TX_DATA_MODE_PRBS_27_1               0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_TX_DATA_MODE_STATIC_155              0x00000002 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_TX_DATA_MODE_ILWERTING_333           0x00000003 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_TX_DATA_MODE_STATIC_01F              0x00000004 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_TX_DATA_MODE_ILWERTING_17C           0x00000005 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_FED_LOOP                                  11:11 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_2_FED_LOOP_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_2_FED_LOOP_DISABLE                     0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_FED_LOOP_ENABLE                      0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_TX_SYNC                                   12:12 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_2_TX_SYNC_INIT                         0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_2_TX_SYNC_DISABLE                      0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_TX_SYNC_ENABLE                       0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_RX_CDR_RESET                              13:13 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_2_RX_CDR_RESET_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_2_RX_CDR_RESET_DISABLE                 0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_RX_CDR_RESET_ENABLE                  0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_LOOP_OVRD                                 16:16 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_2_LOOP_OVRD_INIT                       0x00000001 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_2_LOOP_OVRD_DISABLE                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_LOOP_OVRD_ENABLE                     0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_PRBS_ERROR                                24:24 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_2_PRBS_ERROR_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_2_PRBS_ERROR_ERROR                     0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_PRBS_ERROR_NO_ERROR                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_PRBS_CHK_EN                               25:25 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_2_PRBS_CHK_EN_INIT                     0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_2_PRBS_CHK_EN_DISABLE                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_PRBS_CHK_EN_ENABLE                   0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_TEST_EN                                   27:27 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_2_TEST_EN_INIT                         0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_2_TEST_EN_DISABLE                      0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_TEST_EN_ENABLE                       0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_2_SPARE_IN                                  29:28 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_2_SPARE_IN_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_2_SPARE_OUT                                 31:30 /* R--VF */
#define LW_XP3G_PEX_PAD_CTL_3                                      0x0008D10C /* RW-4P */
#define LW_XP3G_PEX_PAD_CTL_3_MISC_CNTL                                   3:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_3_MISC_CNTL_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_3_TX_SEL_LOAD                                11:8 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_3_TX_SEL_LOAD_INIT                     0x00000002 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_3_TX_SEL_LOAD_MIN                      0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_3_TX_SEL_LOAD_CENTERED                 0x00000002 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_3_TX_SEL_LOAD_MAX                      0x00000004 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_3_TX_RDET_T                                 13:12 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_3_TX_RDET_T_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_3_RX_IDLE_T                                 15:14 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_3_RX_IDLE_T_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_3_RX_IDLE_T__70_MVPPD                  0x00000002 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_3_RX_IDLE_T_120_MVPPD                  0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_3_RX_IDLE_T_100_MVPPD                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_3_RX_IDLE_T_STRAP_LUT0                 0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_3_RX_IDLE_T_STRAP_LUT1                 0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_3_TX_RDET_BYP                               16:16 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_3_TX_RDET_BYP_INIT                     0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_3_TX_RDET_BYP_BYPASS                   0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_3_TX_RDET_BYP_NORMAL                   0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_3_RX_IDLE_BYP                               17:17 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_3_RX_IDLE_BYP_INIT                     0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_3_RX_IDLE_BYP_BYPASS                   0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_3_RX_IDLE_BYP_NORMAL                   0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_3_RX_IDLE_MODE                              18:18 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_3_RX_IDLE_MODE_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_3_RX_IDLE_MODE_OVRD                         19:19 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_3_RX_IDLE_MODE_OVRD_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_3_CDR_TEST                                  31:20 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_3_CDR_TEST_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4                                      0x0008D110 /* RW-4P */
#define LW_XP3G_PEX_PAD_CTL_4_TX_BYP_OUT                                  4:4 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_4_TX_BYP_OUT_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4_TX_BYP_OUT_DISABLE                   0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_TX_BYP_OUT_ENABLE                    0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_TX_BYP_IN                                   5:5 /* R--VF */
#define LW_XP3G_PEX_PAD_CTL_4_TX_BYP_DIR                                  6:6 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_4_TX_BYP_DIR_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4_TX_BYP_DIR_DISABLE                   0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_TX_BYP_DIR_ENABLE                    0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_TX_BYP_EN                                   7:7 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_4_TX_BYP_EN_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4_TX_BYP_EN_DISABLE                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_TX_BYP_EN_ENABLE                     0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_RX_BYP_OUT                                  8:8 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_4_RX_BYP_OUT_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4_RX_BYP_OUT_DISABLE                   0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_RX_BYP_OUT_ENABLE                    0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_RX_BYP_IN                                   9:9 /* R--VF */
#define LW_XP3G_PEX_PAD_CTL_4_RX_BYP_DIR                                10:10 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_4_RX_BYP_DIR_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4_RX_BYP_DIR_DISABLE                   0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_RX_BYP_DIR_ENABLE                    0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_RX_BYP_EN                                 11:11 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_4_RX_BYP_EN_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4_RX_BYP_EN_DISABLE                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_RX_BYP_EN_ENABLE                     0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_RX_BYP_MODE                               12:12 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_4_RX_BYP_MODE_INIT                     0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4_RX_BYP_MODE_DISABLE                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_RX_BYP_MODE_ENABLE                   0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_TX_BYP_OVRD                               13:13 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_4_TX_BYP_OVRD_INIT                     0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4_TX_BYP_OVRD_DISABLE                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_TX_BYP_OVRD_ENABLE                   0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_IDDQ                                  20:20 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_IDDQ_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_IDDQ_DISABLE                     0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_IDDQ_ENABLE                      0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_IDDQ_OVRD                             21:21 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_IDDQ_OVRD_INIT                   0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_IDDQ_OVRD_DISABLE                0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_IDDQ_OVRD_ENABLE                 0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_HOLD_EN                               22:22 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_HOLD_EN_INIT                     0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_HOLD_EN_DISABLE                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_HOLD_EN_ENABLE                   0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_TX_TERM_EN                            24:24 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_TX_TERM_EN_INIT                  0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_TX_TERM_EN_DISABLE               0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_TX_TERM_EN_ENABLE                0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_TX_RDET_EN                            25:25 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_TX_RDET_EN_INIT                  0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_TX_RDET_EN_DISABLE               0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_TX_RDET_EN_ENABLE                0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_TX_RDET_CLK_EN                        26:26 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_TX_RDET_CLK_EN_INIT              0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_TX_RDET_CLK_EN_DISABLE           0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_TX_RDET_CLK_EN_ENABLE            0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_TX_STAT_PRESENT                       27:27 /* R--VF */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_RX_TERM_EN                            28:28 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_RX_TERM_EN_INIT                  0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_RX_TERM_EN_DISABLE               0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_RX_TERM_EN_ENABLE                0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_RX_IDLE_EN                            29:29 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_RX_IDLE_EN_INIT                  0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_RX_IDLE_EN_DISABLE               0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_RX_IDLE_EN_ENABLE                0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_RX_IDLE_MODE                          30:30 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_RX_IDLE_MODE_INIT                0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_RX_IDLE_MODE_DISABLE             0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_RX_IDLE_MODE_ENABLE              0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_4_AUX_RX_STAT_IDLE                          31:31 /* R--VF */
#define LW_XP3G_PEX_PAD_CTL_5                                      0x0008D114 /* RW-4P */
#define LW_XP3G_PEX_PAD_CTL_5_DFE_TRAIN_EN                                0:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_5_DFE_TRAIN_EN_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_5_DFE_TRAIN_EN_DISABLE                 0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_5_DFE_TRAIN_EN_ENABLE                  0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_5_DFE_TRAIN_DONE                              1:1 /* R--VF */
#define LW_XP3G_PEX_PAD_CTL_5_DFE_RESET                                   3:3 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_5_DFE_RESET_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_5_DFE_RESET_DISABLE                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_5_DFE_RESET_ENABLE                     0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_5_EOM_TRAIN_EN                                4:4 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_5_EOM_TRAIN_EN_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_5_EOM_TRAIN_EN_DISABLE                 0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_5_EOM_TRAIN_EN_ENABLE                  0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_5_EOM_TRAIN_DONE                              5:5 /* R--VF */
#define LW_XP3G_PEX_PAD_CTL_5_EOM_EN                                      7:7 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_5_EOM_EN_INIT                          0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_5_EOM_EN_DISABLE                       0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_5_EOM_EN_ENABLE                        0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_5_QEYE_EN                                     8:8 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_5_QEYE_EN_INIT                         0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_5_QEYE_EN_DISABLE                      0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_5_QEYE_EN_ENABLE                       0x00000001 /* RW--V */
#define LW_XP3G_PEX_PAD_CTL_5_QEYE_OUT                                  15:12 /* R--VF */
#define LW_XP3G_PEX_PAD_CTL_6                                      0x0008D118 /* RW-4P */
#define LW_XP3G_PEX_PAD_CTL_6_MISC_TEST                                  15:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_6_MISC_TEST_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_6_MISC_OUT_SEL                              23:16 /* RWIVF */
#define LW_XP3G_PEX_PAD_CTL_6_MISC_OUT_SEL_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_CTL_6_MISC_OUT                                  31:24 /* R--VF */
#define LW_XP3G_PEX_PAD_ECTL_1_R1                                  0x0008D11C /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_AMP                                  5:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_AMP_INIT                      0x00000020 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_AMP_1150_MVPPD                0x00000026 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_AMP_1000_MVPPD                0x00000020 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_AMP__500_MVPPD                0x0000000C /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_AMP__200_MVPPD                0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_AMP_LUT0                      0x00000020 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_AMP_LUT1                      0x0000000C /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_AMP_LUT2                      0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_AMP_LUT3                      0x0000000C /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_AMP_LUT4                      0x0000000C /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_AMP_LUT5                      0x0000000C /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_AMP_LUT6                      0x0000000C /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_AMP_LUT7                      0x00000018 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_CMADJ                               11:8 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_CMADJ_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_CMADJ_LUT0                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_CMADJ_LUT1                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_CMADJ_LUT2                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_CMADJ_LUT3                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_CMADJ_LUT4                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_CMADJ_LUT5                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_CMADJ_LUT6                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_CMADJ_LUT7                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_DRV_CNTL                           15:12 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_DRV_CNTL_INIT                 0x00000001 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_TERM_CNTL                          17:16 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_TX_TERM_CNTL_INIT                0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_RX_TERM_CNTL                          19:18 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_RX_TERM_CNTL_INIT                0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_RX_WANDER                             23:20 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_RX_WANDER_INIT                   0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_CDR_CNTL                              31:24 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R1_CDR_CNTL_INIT                    0x00000088 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_2_R1                                  0x0008D120 /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_2_R1_RX_EQ                                  15:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_2_R1_RX_EQ_INIT                       0x00000002 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_2_R1_RX_EQ_NO_EQ                      0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_2_R1_RX_EQ_MAX_EQ                     0x00000007 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_2_R1_RX_EOM_CNTL                           31:16 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_2_R1_RX_EOM_CNTL_INIT                 0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_3_R1                                  0x0008D124 /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_3_R1_RX_DFE_CNTL                           31:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_3_R1_RX_DFE_CNTL_INIT                 0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R1                                  0x0008D128 /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_4_R1_TX_PEAK                                 4:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R1_TX_PEAK_INIT                     0x0000000A /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R1_TX_PEAK_DISABLE                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R1_TX_PEAK_37DB                     0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R1_TX_PEAK_60DB                     0x00000014 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R1_TX_PEAK_LUT0                     0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R1_TX_PEAK_LUT1                     0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R1_TX_PEAK_LUT2                     0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R1_TX_PEAK_LUT3                     0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R1_TX_PEAK_LUT4                     0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R1_TX_PEAK_LUT5                     0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R1_TX_PEAK_LUT6                     0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R1_TX_PEAK_LUT7                     0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R1_TX_PEAK_PRE                            11:8 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R1_TX_PEAK_PRE_INIT                 0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2                                  0x0008D12C /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_AMP                                  5:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_AMP_INIT                      0x00000020 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_AMP_1150_MVPPD                0x00000026 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_AMP_1000_MVPPD                0x00000020 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_AMP__500_MVPPD                0x0000000C /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_AMP__200_MVPPD                0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_AMP_LUT0                      0x00000020 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_AMP_LUT1                      0x0000000C /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_AMP_LUT2                      0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_AMP_LUT3                      0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_AMP_LUT4                      0x00000010 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_AMP_LUT5                      0x00000012 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_AMP_LUT6                      0x00000014 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_AMP_LUT7                      0x00000018 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_CMADJ                               11:8 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_CMADJ_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_CMADJ_LUT0                    0x0000000D /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_CMADJ_LUT1                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_CMADJ_LUT2                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_CMADJ_LUT3                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_CMADJ_LUT4                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_CMADJ_LUT5                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_CMADJ_LUT6                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_CMADJ_LUT7                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_DRV_CNTL                           15:12 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_DRV_CNTL_INIT                 0x00000001 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_TERM_CNTL                          17:16 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_TX_TERM_CNTL_INIT                0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_RX_TERM_CNTL                          19:18 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_RX_TERM_CNTL_INIT                0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_RX_WANDER                             23:20 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_RX_WANDER_INIT                   0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_CDR_CNTL                              31:24 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R2_CDR_CNTL_INIT                    0x00000088 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_2_R2                                  0x0008D130 /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_2_R2_RX_EQ                                  15:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_2_R2_RX_EQ_INIT                       0x00000002 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_2_R2_RX_EQ_NO_EQ                      0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_2_R2_RX_EQ_MAX_EQ                     0x00000007 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_2_R2_RX_EOM_CNTL                           31:16 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_2_R2_RX_EOM_CNTL_INIT                 0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_3_R2                                  0x0008D134 /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_3_R2_RX_DFE_CNTL                            31:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_3_R2_RX_DFE_CNTL_INIT                 0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2                                  0x0008D138 /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL0                            4:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL0_INIT                0x0000000E /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL0_DISABLE             0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL0_37DB                0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL0_60DB                0x00000014 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL0_LUT0                0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL0_LUT1                0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL0_LUT2                0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL0_LUT3                0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL0_LUT4                0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL0_LUT5                0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL0_LUT6                0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL0_LUT7                0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_PRE_SEL0                       11:8 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_PRE_SEL0_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL1                          20:16 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL1_INIT                0x0000000A /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL1_DISABLE             0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL1_37DB                0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL1_60DB                0x00000014 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL1_LUT0                0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL1_LUT1                0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL1_LUT2                0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL1_LUT3                0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL1_LUT4                0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL1_LUT5                0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL1_LUT6                0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_SEL1_LUT7                0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_PRE_SEL1                      27:24 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R2_TX_PEAK_PRE_SEL1_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3                                  0x0008D13C /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_AMP                                  5:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_AMP_INIT                      0x00000020 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_AMP_1150_MVPPD                0x00000026 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_AMP_1000_MVPPD                0x00000020 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_AMP__500_MVPPD                0x0000000C /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_AMP__200_MVPPD                0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_AMP_LUT0                      0x00000020 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_AMP_LUT1                      0x0000000C /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_AMP_LUT2                      0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_AMP_LUT3                      0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_AMP_LUT4                      0x00000010 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_AMP_LUT5                      0x00000012 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_AMP_LUT6                      0x00000014 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_AMP_LUT7                      0x00000018 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_CMADJ                               11:8 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_CMADJ_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_CMADJ_LUT0                    0x0000000D /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_CMADJ_LUT1                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_CMADJ_LUT2                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_CMADJ_LUT3                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_CMADJ_LUT4                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_CMADJ_LUT5                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_CMADJ_LUT6                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_CMADJ_LUT7                    0x0000000D /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_DRV_CNTL                           15:12 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_DRV_CNTL_INIT                 0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_TERM_CNTL                          17:16 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_TX_TERM_CNTL_INIT                0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_RX_TERM_CNTL                          19:18 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_RX_TERM_CNTL_INIT                0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_RX_WANDER                             23:20 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_RX_WANDER_INIT                   0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_CDR_CNTL                              31:24 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_1_R3_CDR_CNTL_INIT                    0x00000088 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_2_R3                                  0x0008D140 /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_2_R3_RX_EQ                                  15:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_2_R3_RX_EQ_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_2_R3_RX_EQ_NO_EQ                      0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_2_R3_RX_EQ_MAX_EQ                     0x00000007 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_2_R3_RX_EOM_CNTL                           31:16 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_2_R3_RX_EOM_CNTL_INIT                 0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_3_R3                                  0x0008D144 /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_3_R3_RX_DFE_CNTL                            31:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_3_R3_RX_DFE_CNTL_INIT                 0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_0                                0x0008D148 /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_0_TX_PEAK_SEL0                          4:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_0_TX_PEAK_SEL0_INIT              0x0000000E /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_0_TX_PEAK_SEL0_DISABLE           0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_0_TX_PEAK_SEL0_37DB              0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_0_TX_PEAK_SEL0_60DB              0x00000014 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_0_TX_PEAK_PRE_SEL0                     11:8 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_0_TX_PEAK_PRE_SEL0_INIT          0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_0_TX_PEAK_SEL1                        20:16 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_0_TX_PEAK_SEL1_INIT              0x00000014 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_0_TX_PEAK_SEL1_DISABLE           0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_0_TX_PEAK_SEL1_37DB              0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_0_TX_PEAK_SEL1_60DB              0x00000014 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_0_TX_PEAK_PRE_SEL1                    27:24 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_0_TX_PEAK_PRE_SEL1_INIT          0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_1                                0x0008D14C /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_1_TX_PEAK_SEL2                          4:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_1_TX_PEAK_SEL2_INIT              0x0000000E /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_1_TX_PEAK_SEL2_DISABLE           0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_1_TX_PEAK_SEL2_37DB              0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_1_TX_PEAK_SEL2_60DB              0x00000014 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_1_TX_PEAK_PRE_SEL2                     11:8 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_1_TX_PEAK_PRE_SEL2_INIT          0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_1_TX_PEAK_SEL3                        20:16 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_1_TX_PEAK_SEL3_INIT              0x00000014 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_1_TX_PEAK_SEL3_DISABLE           0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_1_TX_PEAK_SEL3_37DB              0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_1_TX_PEAK_SEL3_60DB              0x00000014 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_1_TX_PEAK_PRE_SEL3                    27:24 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_1_TX_PEAK_PRE_SEL3_INIT          0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_2                                0x0008D150 /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_2_TX_PEAK_SEL4                          4:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_2_TX_PEAK_SEL4_INIT              0x0000000E /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_2_TX_PEAK_SEL4_DISABLE           0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_2_TX_PEAK_SEL4_37DB              0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_2_TX_PEAK_SEL4_60DB              0x00000014 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_2_TX_PEAK_PRE_SEL4                     11:8 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_2_TX_PEAK_PRE_SEL4_INIT          0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_2_TX_PEAK_SEL5                        20:16 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_2_TX_PEAK_SEL5_INIT              0x00000014 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_2_TX_PEAK_SEL5_DISABLE           0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_2_TX_PEAK_SEL5_37DB              0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_2_TX_PEAK_SEL5_60DB              0x00000014 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_2_TX_PEAK_PRE_SEL5                    27:24 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_2_TX_PEAK_PRE_SEL5_INIT          0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_3                                0x0008D154 /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_3_TX_PEAK_SEL6                          4:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_3_TX_PEAK_SEL6_INIT              0x0000000E /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_3_TX_PEAK_SEL6_DISABLE           0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_3_TX_PEAK_SEL6_37DB              0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_3_TX_PEAK_SEL6_60DB              0x00000014 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_3_TX_PEAK_PRE_SEL6                     11:8 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_3_TX_PEAK_PRE_SEL6_INIT          0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_3_TX_PEAK_SEL7                        20:16 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_3_TX_PEAK_SEL7_INIT              0x0000000E /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_3_TX_PEAK_SEL7_DISABLE           0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_3_TX_PEAK_SEL7_37DB              0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_3_TX_PEAK_SEL7_60DB              0x00000014 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_3_TX_PEAK_PRE_SEL7                    27:24 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_3_TX_PEAK_PRE_SEL7_INIT          0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_4                                0x0008D158 /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_4_TX_PEAK_SEL8                          4:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_4_TX_PEAK_SEL8_INIT              0x0000000E /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_4_TX_PEAK_SEL8_DISABLE           0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_4_TX_PEAK_SEL8_37DB              0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_4_TX_PEAK_SEL8_60DB              0x00000014 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_4_TX_PEAK_PRE_SEL8                     11:8 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_4_TX_PEAK_PRE_SEL8_INIT          0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_4_TX_PEAK_SEL9                        20:16 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_4_TX_PEAK_SEL9_INIT              0x00000014 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_4_TX_PEAK_SEL9_DISABLE           0x00000000 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_4_TX_PEAK_SEL9_37DB              0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_4_TX_PEAK_SEL9_60DB              0x00000014 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_4_TX_PEAK_PRE_SEL9                    27:24 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_4_TX_PEAK_PRE_SEL9_INIT          0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_5                                0x0008D15C /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_5_TX_PEAK_SEL10                         4:0 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_5_TX_PEAK_SEL10_INIT             0x0000000E /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_5_TX_PEAK_SEL10_LUT0             0x00000014 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_5_TX_PEAK_SEL10_LUT1             0x0000000C /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_5_TX_PEAK_SEL10_LUT2             0x0000000A /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_5_TX_PEAK_SEL10_LUT3             0x0000000E /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_5_TX_PEAK_SEL10_LUT4             0x00000010 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_5_TX_PEAK_SEL10_LUT5             0x00000011 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_5_TX_PEAK_SEL10_LUT6             0x00000012 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_5_TX_PEAK_SEL10_LUT7             0x00000013 /* RW--V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_5_TX_PEAK_PRE_SEL10                    11:8 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_5_TX_PEAK_PRE_SEL10_INIT         0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_6                                0x0008D160 /* RW-4P */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_6_TX_PEAK_FS                            5:0 /* R--VF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_6_TX_PEAK_FS_INIT                0x0000003C /* R---V */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_6_TX_PEAK_LF                           13:8 /* R--VF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_6_TX_PEAK_PRE_LIMIT                   19:16 /* RWIVF */
#define LW_XP3G_PEX_PAD_ECTL_4_R3_6_TX_PEAK_PRE_LIMIT_INIT         0x0000000F /* RWI-V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP0                                 0x0008D164 /* RW-4P */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP0_CODE0                                  5:0 /* RWIVF */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP0_CODE0_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP0_CODE0_DESKTOP                   0x00000020 /* RW--V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP0_CODE0_MOBILE                    0x0000000C /* RW--V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP0_CODE1                                 13:8 /* RWIVF */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP0_CODE1_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP0_CODE1_DESKTOP                   0x0000001C /* RW--V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP0_CODE1_MOBILE                    0x0000000C /* RW--V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP0_CODE2                                21:16 /* RWIVF */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP0_CODE2_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP0_CODE2_DESKTOP                   0x00000018 /* RW--V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP0_CODE2_MOBILE                    0x0000000A /* RW--V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP0_CODE3                                29:24 /* RWIVF */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP0_CODE3_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP0_CODE3_DESKTOP                   0x00000014 /* RW--V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP0_CODE3_MOBILE                    0x00000008 /* RW--V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP1                                 0x0008D168 /* RW-4P */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP1_CODE4                                  5:0 /* RWIVF */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP1_CODE4_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP1_CODE4_DESKTOP                   0x00000010 /* RW--V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP1_CODE4_MOBILE                    0x00000006 /* RW--V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP1_CODE5                                 13:8 /* RWIVF */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP1_CODE5_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP1_CODE5_DESKTOP                   0x0000000C /* RW--V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP1_CODE5_MOBILE                    0x00000004 /* RW--V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP1_CODE6                                21:16 /* RWIVF */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP1_CODE6_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP1_CODE6_DESKTOP                   0x00000008 /* RW--V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP1_CODE6_MOBILE                    0x00000002 /* RW--V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP1_CODE7                                29:24 /* RWIVF */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP1_CODE7_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP1_CODE7_DESKTOP                   0x00000004 /* RW--V */
#define LW_XP3G_PL_PAD_TX_MARGIN_MAP1_CODE7_MOBILE                    0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1                                          0x0008D200 /* RW-4R */
#define LW_XP3G_PEX_PLL_CTL1_PLL_IDDQ                                        0:0 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL1_PLL_IDDQ_INIT                            0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_IDDQ_DISABLE                         0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_IDDQ_ENABLE                          0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_RSTN                                        1:1 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL1_PLL_RSTN_INIT                            0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_RSTN_ENABLE                          0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_RSTN_DISABLE                         0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_EMULATION_RSTN                              2:2 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL1_PLL_EMULATION_RSTN_INIT                  0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_EMULATION_RSTN_ENABLE                0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_EMULATION_RSTN_DISABLE               0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_PWR_OVRD                                    3:3 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL1_PLL_PWR_OVRD_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_PWR_OVRD_DISABLE                     0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_PWR_OVRD_ENABLE                      0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_TR                                  4:4 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_TR_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_TR_DISABLED                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_TR_ENABLED                   0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_TL                                  5:5 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_TL_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_TL_DISABLED                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_TL_ENABLED                   0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_BR                                  6:6 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_BR_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_BR_DISABLED                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_BR_ENABLED                   0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_BL                                  7:7 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_BL_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_BL_DISABLED                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_BL_ENABLED                   0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_M                                   8:8 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_M_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_M_INDEPENDENT                0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_M_SHARED                     0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_OVRD                                9:9 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_OVRD_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_OVRD_DISABLED                0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_CKBUFPD_OVRD_ENABLED                 0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_REFCLK_TERM100                            11:11 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL1_PLL_REFCLK_TERM100_INIT                  0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_REFCLK_TERM100_DISABLED              0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_REFCLK_TERM100_ENABLED               0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_REFCLK_SEL                                15:12 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL1_PLL_REFCLK_SEL_INIT                      0x00000002 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_REFCLK_SEL_INTERNAL_CML              0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_REFCLK_SEL_INTERNAL_CMOS             0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_REFCLK_SEL_EXTERNAL                  0x00000002 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL_REFCLK_SEL_RECEIVER                  0x00000003 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL0_MODE                                     16:16 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL1_PLL0_MODE_INIT                           0x00000001 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL1_PLL0_MODE_DISABLE                        0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL0_MODE_ENABLE                         0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL0_LOCKDET                                  19:19 /* R--VF */
#define LW_XP3G_PEX_PLL_CTL1_PLL0_LOCKDET_NOT_LOCKED                  0x00000000 /* R---V */
#define LW_XP3G_PEX_PLL_CTL1_PLL0_LOCKDET_LOCKED                      0x00000001 /* R---V */
#define LW_XP3G_PEX_PLL_CTL1_PLL0_REFCLK_NDIV                              21:20 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL1_PLL0_REFCLK_NDIV_INIT                    0x00000002 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL1_PLL0_REFCLK_NDIV_10X                     0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL0_REFCLK_NDIV_20X                     0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL0_REFCLK_NDIV_25X                     0x00000002 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL0_REFCLK_NDIV_30X                     0x00000003 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL1_MODE                                     24:24 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL1_PLL1_MODE_INIT                           0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL1_PLL1_MODE_DISABLE                        0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL1_MODE_ENABLE                         0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL1_PLL1_LOCKDET                                  27:27 /* R--VF */
#define LW_XP3G_PEX_PLL_CTL1_PLL1_LOCKDET_NOT_LOCKED                  0x00000000 /* R---V */
#define LW_XP3G_PEX_PLL_CTL1_PLL1_LOCKDET_LOCKED                      0x00000001 /* R---V */
#define LW_XP3G_PEX_PLL_CTL1_PLL1_REFCLK_NDIV                              29:28 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL1_PLL1_REFCLK_NDIV_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL2                                          0x0008D204 /* RW-4R */
#define LW_XP3G_PEX_PLL_CTL2_PLL_XDIGCLK_EN                                  3:3 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL2_PLL_XDIGCLK_EN_INIT                      0x00000001 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_XDIGCLK_EN_DISABLED                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_XDIGCLK_EN_ENABLED                   0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TXCLKREF_SEL                                4:4 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TXCLKREF_SEL_INIT                    0x00000001 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TXCLKREF_SEL_DIV10                   0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TXCLKREF_SEL_DIV5                    0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TXCLKREF_EN                                 5:5 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TXCLKREF_EN_INIT                     0x00000001 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TXCLKREF_EN_DISABLED                 0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TXCLKREF_EN_ENABLED                  0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_REFCLKBUF_EN                                6:6 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL2_PLL_REFCLKBUF_EN_INIT                    0x00000001 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_REFCLKBUF_EN_DISABLED                0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_REFCLKBUF_EN_ENABLED                 0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_XDIGCLK4P5_EN                               7:7 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL2_PLL_XDIGCLK4P5_EN_INIT                   0x00000001 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_XDIGCLK4P5_EN_DISABLED               0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_XDIGCLK4P5_EN_ENABLED                0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TCLKOUT_SEL                                11:8 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TCLKOUT_SEL_INIT                     0x00000001 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TCLKOUT_SEL_DIV5                     0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TCLKOUT_SEL_DIV10                    0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TCLKOUT_SEL_REFCLK                   0x00000002 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TCLKOUT_SEL_LFBCLK                   0x00000003 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TCLKOUT_SEL_XDIGCLK                  0x00000004 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TCLKOUT_SEL_XDIGCLK4P5               0x00000005 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TCLKOUT_SEL_TXCLKREF                 0x00000006 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TCLKOUT_SEL_TCLKOUT_IN               0x0000000F /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TCLKOUT_EN                                12:12 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TCLKOUT_EN_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TCLKOUT_EN_DISABLED                  0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_TCLKOUT_EN_ENABLED                   0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_EMULATION_ON                              13:13 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL2_PLL_EMULATION_ON_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_EMULATION_ON_DISABLED                0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_EMULATION_ON_ENABLED                 0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_BYPASS_EN                                 15:15 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL2_PLL_BYPASS_EN_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_BYPASS_EN_DISABLED                   0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_BYPASS_EN_ENABLED                    0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL2_PLL0_CP_CNTL                                  19:16 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL2_PLL0_CP_CNTL_INIT                        0x00000008 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL2_PLL1_CP_CNTL                                  23:20 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL2_PLL1_CP_CNTL_INIT                        0x00000008 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL2_PLL_MISC_OUT                                  31:24 /* R--VF */
#define LW_XP3G_PEX_PLL_CTL3                                          0x0008D208 /* RW-4R */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_CODE                                   4:0 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_CODE_INIT                       0x0000000E /* RW--V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_CODE_MAX_R                      0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_CODE_NOMINAL_R                  0x0000000E /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_CODE_MIN_R                      0x0000001F /* RW--V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_BYPASS                                 7:7 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_BYPASS_INIT                     0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_BYPASS_DISABLED                 0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_BYPASS_ENABLED                  0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_VAL                                   12:8 /* R--VF */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_VAL_MAX_R                       0x00000000 /* R---V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_VAL_MIN_R                       0x0000001F /* R---V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_RESET                                14:14 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_RESET_INIT                      0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_RESET_DISABLED                  0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_RESET_ENABLED                   0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_DONE                                 15:15 /* R--VF */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_DONE_FALSE                      0x00000000 /* R---V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_RCAL_DONE_TRUE                       0x00000001 /* R---V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_BGAP_CNTL                                 17:16 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL3_PLL_BGAP_CNTL_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_BGAP_CNTL_NORMAL                     0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_BGAP_CNTL_NORMAL_PLUS_5              0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_BGAP_CNTL_NORMAL_PLUS_10             0x00000002 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_BGAP_CNTL_NORMAL_LESS_5              0x00000003 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_BW_CNTL                                   25:20 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL3_PLL_BW_CNTL_INIT                         0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL3_PLL_TEMP_CNTL                                 31:28 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL3_PLL_TEMP_CNTL_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL4_PLL                                          0x0008D20C /* RW-4R */
#define LW_XP3G_PEX_PLL_CTL4_PLL_MISC_CNTL                                      11:0 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL4_PLL_MISC_CNTL_INIT                           0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL0                              18:16 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL0_INIT                    0x00000007 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL0_DIV10                   0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL0_DIV9                    0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL0_DIV8                    0x00000002 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL0_DIV7                    0x00000003 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL0_DIV6                    0x00000004 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL0_DIV5                    0x00000005 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL0_DIV4                    0x00000006 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL0_DIV3                    0x00000007 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL1                              22:20 /* RWIVF */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL1_INIT                    0x00000001 /* RWI-V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL1_DIV10                   0x00000000 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL1_DIV9                    0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL1_DIV8                    0x00000002 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL1_DIV7                    0x00000003 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL1_DIV6                    0x00000004 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL1_DIV5                    0x00000005 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL1_DIV4                    0x00000006 /* RW--V */
#define LW_XP3G_PEX_PLL_CTL4_PLL_XDIGCLK_SEL_PLL1_DIV3                    0x00000007 /* RW--V */
#define LW_XP3G_PL_PAD_CFG                                            0x0008D210 /* RW-4R */
#define LW_XP3G_PL_PAD_CFG_DFE_RESET_DETECT                                  0:0 /* RWIVF */
#define LW_XP3G_PL_PAD_CFG_DFE_RESET_DETECT_INIT                      0x00000001 /* RWI-V */
#define LW_XP3G_PL_PAD_CFG_DFE_RESET_DETECT_DISABLE                   0x00000000 /* RW--V */
#define LW_XP3G_PL_PAD_CFG_DFE_RESET_DETECT_ENABLE                    0x00000001 /* RW--V */
#define LW_XP3G_PL_PAD_CFG_TRAIN_GEN1                                      16:16 /* RWIVF */
#define LW_XP3G_PL_PAD_CFG_TRAIN_GEN1_INIT                            0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_CFG_TRAIN_GEN1_DISABLE                         0x00000000 /* RW--V */
#define LW_XP3G_PL_PAD_CFG_TRAIN_GEN1_ENABLE                          0x00000001 /* RW--V */
#define LW_XP3G_PL_PAD_CFG_TRAIN_GEN2                                      17:17 /* RWIVF */
#define LW_XP3G_PL_PAD_CFG_TRAIN_GEN2_INIT                            0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_CFG_TRAIN_GEN2_DISABLE                         0x00000000 /* RW--V */
#define LW_XP3G_PL_PAD_CFG_TRAIN_GEN2_ENABLE                          0x00000001 /* RW--V */
#define LW_XP3G_PL_PAD_CFG_TRAIN_GEN3                                      18:18 /* RWIVF */
#define LW_XP3G_PL_PAD_CFG_TRAIN_GEN3_INIT                            0x00000001 /* RWI-V */
#define LW_XP3G_PL_PAD_CFG_TRAIN_GEN3_DISABLE                         0x00000000 /* RW--V */
#define LW_XP3G_PL_PAD_CFG_TRAIN_GEN3_ENABLE                          0x00000001 /* RW--V */
#define LW_XP3G_PL_PAD_CFG_TRAIN_EVERYTIME                                 19:19 /* RWIVF */
#define LW_XP3G_PL_PAD_CFG_TRAIN_EVERYTIME_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_CFG_TRAIN_EVERYTIME_DISABLE                    0x00000000 /* RW--V */
#define LW_XP3G_PL_PAD_CFG_TRAIN_EVERYTIME_ENABLE                     0x00000001 /* RW--V */
#define LW_XP3G_PL_PAD_CFG_RECOVERY_EOM_TRAIN                              20:20 /* RWIVF */
#define LW_XP3G_PL_PAD_CFG_RECOVERY_EOM_TRAIN_DONE                    0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_CFG_RECOVERY_EOM_TRAIN_PENDING                 0x00000001 /* -W--T */
#define LW_XP3G_PL_PAD_CFG_RECOVERY_DFE_TRAIN                              21:21 /* RWIVF */
#define LW_XP3G_PL_PAD_CFG_RECOVERY_DFE_TRAIN_DONE                    0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_CFG_RECOVERY_DFE_TRAIN_PENDING                 0x00000001 /* -W--T */
#define LW_XP3G_PL_PAD_CFG_TRAIN_PCOMPLIANCE                               22:22 /* RWIVF */
#define LW_XP3G_PL_PAD_CFG_TRAIN_PCOMPLIANCE_INIT                     0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_CFG_TRAIN_PCOMPLIANCE_DISABLE                  0x00000000 /* RW--V */
#define LW_XP3G_PL_PAD_CFG_TRAIN_PCOMPLIANCE_ENABLE                   0x00000001 /* RW--V */
#define LW_XP3G_PL_PAD_CFG_TRAIN_LOOPBACK                                  23:23 /* RWIVF */
#define LW_XP3G_PL_PAD_CFG_TRAIN_LOOPBACK_INIT                        0x00000000 /* RWI-V */
#define LW_XP3G_PL_PAD_CFG_TRAIN_LOOPBACK_DISABLE                     0x00000000 /* RW--V */
#define LW_XP3G_PL_PAD_CFG_TRAIN_LOOPBACK_ENABLE                      0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL                                               0x0008D324 /* RW-4R */
#define LW_XP3G_PEX_PLL_PWRDN_D0_EN                                          0:0 /* RWIVF */
#define LW_XP3G_PEX_PLL_PWRDN_D0_EN_DISBLED                           0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_PWRDN_D0_EN_ENABLED                           0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_PWRDN_D1_EN                                          1:1 /* RWIVF */
#define LW_XP3G_PEX_PLL_PWRDN_D1_EN_DISBLED                           0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_PWRDN_D1_EN_ENABLED                           0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_PWRDN_D2_EN                                          2:2 /* RWIVF */
#define LW_XP3G_PEX_PLL_PWRDN_D2_EN_DISBLED                           0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_PWRDN_D2_EN_ENABLED                           0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_PWRDN_D3_EN                                          3:3 /* RWIVF */
#define LW_XP3G_PEX_PLL_PWRDN_D3_EN_DISBLED                           0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_PWRDN_D3_EN_ENABLED                           0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_CLK_REQ_EN                                           6:6 /* RWIVF */
#define LW_XP3G_PEX_PLL_CLK_REQ_EN_DISBLED                            0x00000000 /* RWI-V */
#define LW_XP3G_PEX_PLL_CLK_REQ_EN_ENABLED                            0x00000001 /* RW--V */
#define LW_XP3G_PEX_PLL_PWRDN_SEQ_START_XCLK_DLY                            31:8 /* RWIVF */
#define LW_XP3G_PEX_PLL_PWRDN_SEQ_START_XCLK_DLY_DEFAULT              0x00004000 /* RWI-V */
#define LW_XP3G_PEX_PLL2                                              0x0008D328 /* RW-4R */
#define LW_XP3G_PEX_PLL2_PWRDN_MIN_INACTIVE_DLY                            23:16 /* RWIVF */
#define LW_XP3G_PEX_PLL2_PWRDN_MIN_INACTIVE_DLY_DEFAULT               0x00000004 /* RWI-V */
#define LW_XP3G_PEX_PLL2_PWRUP_CLKREQ_TO_SWITCH_REFCLK_DLY                 31:24 /* RWIVF */
#define LW_XP3G_PEX_PLL2_PWRUP_CLKREQ_TO_SWITCH_REFCLK_DLY_DEFAULT    0x00000003 /* RWI-V */
#define LW_XP3G_LANE_ERROR_STATUS                                     0x0008D400 /* RW-4R */
#define LW_XP3G_LANE_ERROR_STATUS_SYNC_HDR_CODING_ERR                    0:0 /* RWIVF */
#define LW_XP3G_LANE_ERROR_STATUS_SYNC_HDR_CODING_ERR_NOT_ACTIVE  0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERROR_STATUS_SYNC_HDR_CODING_ERR_ACTIVE      0x00000001 /* R---V */
#define LW_XP3G_LANE_ERROR_STATUS_SYNC_HDR_ORDER_ERR                     1:1 /* RWIVF */
#define LW_XP3G_LANE_ERROR_STATUS_SYNC_HDR_ORDER_ERR_NOT_ACTIVE   0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERROR_STATUS_SYNC_HDR_ORDER_ERR_ACTIVE       0x00000001 /* R---V */
#define LW_XP3G_LANE_ERROR_STATUS_OS_DATA_SEQ_ERR                        2:2 /* RWIVF */
#define LW_XP3G_LANE_ERROR_STATUS_OS_DATA_SEQ_ERR_NOT_ACTIVE      0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERROR_STATUS_OS_DATA_SEQ_ERR_ACTIVE          0x00000001 /* R---V */
#define LW_XP3G_LANE_ERROR_STATUS_TSX_DATA_SEQ_ERR                       3:3 /* RWIVF */
#define LW_XP3G_LANE_ERROR_STATUS_TSX_DATA_SEQ_ERR_NOT_ACTIVE     0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERROR_STATUS_TSX_DATA_SEQ_ERR_ACTIVE         0x00000001 /* R---V */
#define LW_XP3G_LANE_ERROR_STATUS_SKPOS_LFSR_ERR                         4:4 /* RWIVF */
#define LW_XP3G_LANE_ERROR_STATUS_SKPOS_LFSR_ERR_NOT_ACTIVE       0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERROR_STATUS_SKPOS_LFSR_ERR_ACTIVE           0x00000001 /* R---V */
#define LW_XP3G_LANE_ERROR_STATUS_RX_CLK_FIFO_OVERFLOW                   5:5 /* RWIVF */
#define LW_XP3G_LANE_ERROR_STATUS_RX_CLK_FIFO_OVERFLOW_NOT_ACTIVE 0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERROR_STATUS_RX_CLK_FIFO_OVERFLOW_ACTIVE     0x00000001 /* R---V */
#define LW_XP3G_LANE_ERROR_STATUS_ELASTIC_FIFO_OVERFLOW                 6:6 /* RWIVF */
#define LW_XP3G_LANE_ERROR_STATUS_ELASTIC_FIFO_OVERFLOW_NOT_ACTIVE 0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERROR_STATUS_ELASTIC_FIFO_OVERFLOW_ACTIVE     0x00000001 /* R---V */
#define LW_XP3G_LANE_ERROR_STATUS_RCVD_LINK_NUM_ERR                      7:7 /* RWIVF */
#define LW_XP3G_LANE_ERROR_STATUS_RCVD_LINK_NUM_ERR_NOT_ACTIVE    0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERROR_STATUS_RCVD_LINK_NUM_ERR_ACTIVE        0x00000000 /* R---V */
#define LW_XP3G_LANE_ERROR_STATUS_RCVD_LANE_NUM_ERR                      8:8 /* RWIVF */
#define LW_XP3G_LANE_ERROR_STATUS_RCVD_LANE_NUM_ERR_NOT_ACTIVE    0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERROR_STATUS_RCVD_LANE_NUM_ERR_ACTIVE        0x00000000 /* R---V */
#define LW_XP3G__8B10B_ERRORS_COUNT                                   0x0008D404 /* R--4R */
#define LW_XP3G__8B10B_ERRORS_COUNT_VALUE                                    15:0 /* R-IVF */
#define LW_XP3G__8B10B_ERRORS_COUNT_VALUE_INIT                         0x00000000 /* R-I-V */
#define LW_XP3G_SYNC_HEADER_ERRORS_COUNT                              0x0008D408 /* R--4R */
#define LW_XP3G_SYNC_HEADER_ERRORS_COUNT_VALUE                              15:0 /* R-IVF */
#define LW_XP3G_SYNC_HEADER_ERRORS_COUNT_VALUE_INIT                   0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERRORS_COUNT_0                                   0x0008D40C /* R--4R */
#define LW_XP3G_LANE_ERRORS_COUNT_0_LANE_0_VALUE                             7:0 /* R-IVF */
#define LW_XP3G_LANE_ERRORS_COUNT_0_LANE_0_VALUE_INIT                 0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERRORS_COUNT_0_LANE_1_VALUE                            15:8 /* R-IVF */
#define LW_XP3G_LANE_ERRORS_COUNT_0_LANE_1_VALUE_INIT                 0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERRORS_COUNT_0_LANE_2_VALUE                           23:16 /* R-IVF */
#define LW_XP3G_LANE_ERRORS_COUNT_0_LANE_2_VALUE_INIT                 0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERRORS_COUNT_0_LANE_3_VALUE                           31:24 /* R-IVF */
#define LW_XP3G_LANE_ERRORS_COUNT_0_LANE_3_VALUE_INIT                 0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERRORS_COUNT_1                                   0x0008D410 /* R--4R */
#define LW_XP3G_LANE_ERRORS_COUNT_1_LANE_4_VALUE                             7:0 /* R-IVF */
#define LW_XP3G_LANE_ERRORS_COUNT_1_LANE_4_VALUE_INIT                 0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERRORS_COUNT_1_LANE_5_VALUE                            15:8 /* R-IVF */
#define LW_XP3G_LANE_ERRORS_COUNT_1_LANE_5_VALUE_INIT                 0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERRORS_COUNT_1_LANE_6_VALUE                           23:16 /* R-IVF */
#define LW_XP3G_LANE_ERRORS_COUNT_1_LANE_6_VALUE_INIT                 0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERRORS_COUNT_1_LANE_7_VALUE                           31:24 /* R-IVF */
#define LW_XP3G_LANE_ERRORS_COUNT_1_LANE_7_VALUE_INIT                 0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERRORS_COUNT_2                                   0x0008D414 /* R--4R */
#define LW_XP3G_LANE_ERRORS_COUNT_2_LANE_8_VALUE                             7:0 /* R-IVF */
#define LW_XP3G_LANE_ERRORS_COUNT_2_LANE_8_VALUE_INIT                 0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERRORS_COUNT_2_LANE_9_VALUE                            15:8 /* R-IVF */
#define LW_XP3G_LANE_ERRORS_COUNT_2_LANE_9_VALUE_INIT                 0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERRORS_COUNT_2_LANE_10_VALUE                          23:16 /* R-IVF */
#define LW_XP3G_LANE_ERRORS_COUNT_2_LANE_10_VALUE_INIT                0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERRORS_COUNT_2_LANE_11_VALUE                          31:24 /* R-IVF */
#define LW_XP3G_LANE_ERRORS_COUNT_2_LANE_11_VALUE_INIT                0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERRORS_COUNT_3                                   0x0008D418 /* R--4R */
#define LW_XP3G_LANE_ERRORS_COUNT_3_LANE_12_VALUE                            7:0 /* R-IVF */
#define LW_XP3G_LANE_ERRORS_COUNT_3_LANE_12_VALUE_INIT                0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERRORS_COUNT_3_LANE_13_VALUE                           15:8 /* R-IVF */
#define LW_XP3G_LANE_ERRORS_COUNT_3_LANE_13_VALUE_INIT                0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERRORS_COUNT_3_LANE_14_VALUE                          23:16 /* R-IVF */
#define LW_XP3G_LANE_ERRORS_COUNT_3_LANE_14_VALUE_INIT                0x00000000 /* R-I-V */
#define LW_XP3G_LANE_ERRORS_COUNT_3_LANE_15_VALUE                          31:24 /* R-IVF */
#define LW_XP3G_LANE_ERRORS_COUNT_3_LANE_15_VALUE_INIT                0x00000000 /* R-I-V */
#define LW_XP3G_RECEIVER_ERRORS_COUNT(i)                      (0x0008D440+(i)*4) /* R--4A */
#define LW_XP3G_RECEIVER_ERRORS_COUNT__SIZE_1           1 /*       */
#define LW_XP3G_RECEIVER_ERRORS_COUNT_VALUE                                 15:0 /* R-IVF */
#define LW_XP3G_RECEIVER_ERRORS_COUNT_VALUE_INIT                      0x00000000 /* R-I-V */
#define LW_XP3G_LCRC_ERRORS_COUNT(i)                          (0x0008D480+(i)*4) /* R--4A */
#define LW_XP3G_LCRC_ERRORS_COUNT__SIZE_1               1 /*       */
#define LW_XP3G_LCRC_ERRORS_COUNT_VALUE                                     15:0 /* R-IVF */
#define LW_XP3G_LCRC_ERRORS_COUNT_VALUE_INIT                          0x00000000 /* R-I-V */
#define LW_XP3G_FAILED_L0S_EXITS_COUNT(i)                     (0x0008D4C0+(i)*4) /* R--4A */
#define LW_XP3G_FAILED_L0S_EXITS_COUNT__SIZE_1          1 /*       */
#define LW_XP3G_FAILED_L0S_EXITS_COUNT_VALUE                                15:0 /* R-IVF */
#define LW_XP3G_FAILED_L0S_EXITS_COUNT_VALUE_INIT                     0x00000000 /* R-I-V */
#define LW_XP3G_NAKS_SENT_COUNT(i)                            (0x0008D500+(i)*4) /* R--4A */
#define LW_XP3G_NAKS_SENT_COUNT__SIZE_1                 1 /*       */
#define LW_XP3G_NAKS_SENT_COUNT_VALUE                                       15:0 /* R-IVF */
#define LW_XP3G_NAKS_SENT_COUNT_VALUE_INIT                            0x00000000 /* R-I-V */
#define LW_XP3G_NAKS_RCVD_COUNT(i)                            (0x0008D540+(i)*4) /* R--4A */
#define LW_XP3G_NAKS_RCVD_COUNT__SIZE_1                 1 /*       */
#define LW_XP3G_NAKS_RCVD_COUNT_VALUE                                       15:0 /* R-IVF */
#define LW_XP3G_NAKS_RCVD_COUNT_VALUE_INIT                            0x00000000 /* R-I-V */
#define LW_XP3G_REPLAY_COUNT(i)                               (0x0008D580+(i)*4) /* R--4A */
#define LW_XP3G_REPLAY_COUNT__SIZE_1                    1 /*       */
#define LW_XP3G_REPLAY_COUNT_VALUE                                          15:0 /* R-IVF */
#define LW_XP3G_REPLAY_COUNT_VALUE_INIT                               0x00000000 /* R-I-V */
#define LW_XP3G_REPLAY_ROLLOVER_COUNT(i)                      (0x0008D5C0+(i)*4) /* R--4A */
#define LW_XP3G_REPLAY_ROLLOVER_COUNT__SIZE_1           1 /*       */
#define LW_XP3G_REPLAY_ROLLOVER_COUNT_VALUE                                 15:0 /* R-IVF */
#define LW_XP3G_REPLAY_ROLLOVER_COUNT_VALUE_INIT                      0x00000000 /* R-I-V */
#define LW_XP3G_L1_TO_RECOVERY_COUNT(i)                       (0x0008D600+(i)*4) /* R--4A */
#define LW_XP3G_L1_TO_RECOVERY_COUNT__SIZE_1            1 /*       */
#define LW_XP3G_L1_TO_RECOVERY_COUNT_VALUE                                  15:0 /* R-IVF */
#define LW_XP3G_L1_TO_RECOVERY_COUNT_VALUE_INIT                       0x00000000 /* R-I-V */
#define LW_XP3G_L0_TO_RECOVERY_COUNT(i)                      (0x0008D640+(i)*4) /* R--4A */
#define LW_XP3G_L0_TO_RECOVERY_COUNT__SIZE_1           1 /*       */
#define LW_XP3G_L0_TO_RECOVERY_COUNT_VALUE                                15:0 /* R-IVF */
#define LW_XP3G_L0_TO_RECOVERY_COUNT_VALUE_INIT                     0x00000000 /* R-I-V */
#define LW_XP3G_RECOVERY_COUNT(i)                            (0x0008D680+(i)*4) /* R--4A */
#define LW_XP3G_RECOVERY_COUNT__SIZE_1                 1 /*       */
#define LW_XP3G_RECOVERY_COUNT_VALUE                                       15:0 /* R-IVF */
#define LW_XP3G_RECOVERY_COUNT_VALUE_INIT                            0x00000000 /* R-I-V */
#define LW_XP3G_BAD_DLLP_COUNT(i)                            (0x0008D6C0+(i)*4) /* R--4A */
#define LW_XP3G_BAD_DLLP_COUNT__SIZE_1                 1 /*       */
#define LW_XP3G_BAD_DLLP_COUNT_VALUE                                       15:0 /* R-IVF */
#define LW_XP3G_BAD_DLLP_COUNT_VALUE_INIT                            0x00000000 /* R-I-V */
#define LW_XP3G_BAD_TLP_COUNT(i)                             (0x0008D700+(i)*4) /* R--4A */
#define LW_XP3G_BAD_TLP_COUNT__SIZE_1                  1 /*       */
#define LW_XP3G_BAD_TLP_COUNT_VALUE                                        15:0 /* R-IVF */
#define LW_XP3G_BAD_TLP_COUNT_VALUE_INIT                             0x00000000 /* R-I-V */
#define LW_XP3G_CHIPSET_XMIT_L0S_ENTRY_COUNT(i)              (0x0008D740+(i)*4) /* R--4A */
#define LW_XP3G_CHIPSET_XMIT_L0S_ENTRY_COUNT__SIZE_1   1 /*       */
#define LW_XP3G_CHIPSET_XMIT_L0S_ENTRY_COUNT_VALUE                         15:0 /* R-IVF */
#define LW_XP3G_CHIPSET_XMIT_L0S_ENTRY_COUNT_VALUE_INIT              0x00000000 /* R-I-V */
#define LW_XP3G_GPU_XMIT_L0S_ENTRY_COUNT(i)                  (0x0008D780+(i)*4) /* R--4A */
#define LW_XP3G_GPU_XMIT_L0S_ENTRY_COUNT__SIZE_1       1 /*       */
#define LW_XP3G_GPU_XMIT_L0S_ENTRY_COUNT_VALUE                             15:0 /* R-IVF */
#define LW_XP3G_GPU_XMIT_L0S_ENTRY_COUNT_VALUE_INIT                  0x00000000 /* R-I-V */
#define LW_XP3G_L1_ENTRY_COUNT(i)                           (0x0008D7C0+(i)*4) /* R--4A */
#define LW_XP3G_L1_ENTRY_COUNT__SIZE_1                1 /*       */
#define LW_XP3G_L1_ENTRY_COUNT_VALUE                                      15:0 /* R-IVF */
#define LW_XP3G_L1_ENTRY_COUNT_VALUE_INIT                           0x00000000 /* R-I-V */
#define LW_XP3G_L1P_ENTRY_COUNT(i)                          (0x0008D800+(i)*4) /* R--4A */
#define LW_XP3G_L1P_ENTRY_COUNT__SIZE_1               1 /*       */
#define LW_XP3G_L1P_ENTRY_COUNT_VALUE                                     15:0 /* R-IVF */
#define LW_XP3G_L1P_ENTRY_COUNT_VALUE_INIT                          0x00000000 /* R-I-V */
#define LW_XP3G_DEEP_L1_ENTRY_COUNT(i)                       (0x0008D840+(i)*4) /* R--4A */
#define LW_XP3G_DEEP_L1_ENTRY_COUNT__SIZE_1            1 /*       */
#define LW_XP3G_DEEP_L1_ENTRY_COUNT_VALUE                                 15:0 /* R-IVF */
#define LW_XP3G_DEEP_L1_ENTRY_COUNT_VALUE_INIT                      0x00000000 /* R-I-V */
#define LW_XP3G_ASLM_COUNT(i)                               (0x0008D880+(i)*4) /* R--4A */
#define LW_XP3G_ASLM_COUNT__SIZE_1                    1 /*       */
#define LW_XP3G_ASLM_COUNT_VALUE                                          15:0 /* R-IVF */
#define LW_XP3G_ASLM_COUNT_VALUE_INIT                               0x00000000 /* R-I-V */
#define LW_XP3G_ERROR_COUNTER_RESET                                        0x0008D900 /* RWI4R */
#define LW_XP3G_ERROR_COUNTER_RESET_8B10B_ERRORS_COUNT                            0:0 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_8B10B_ERRORS_COUNT_DONE                0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_8B10B_ERRORS_COUNT_PENDING             0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_SYNC_HEADER_ERRORS_COUNT                       1:1 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_SYNC_HEADER_ERRORS_COUNT_DONE           0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_SYNC_HEADER_ERRORS_COUNT_PENDING        0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_LANE_ERRORS_COUNT                              2:2 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_LANE_ERRORS_COUNT_DONE                  0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_LANE_ERRORS_COUNT_PENDING               0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_RECEIVER_ERRORS_COUNT                          3:3 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_RECEIVER_ERRORS_COUNT_DONE              0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_RECEIVER_ERRORS_COUNT_PENDING           0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_LCRC_ERRORS_COUNT                              4:4 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_LCRC_ERRORS_COUNT_DONE                  0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_LCRC_ERRORS_COUNT_PENDING               0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_FAILED_L0S_EXITS_COUNT                         5:5 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_FAILED_L0S_EXITS_COUNT_DONE             0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_FAILED_L0S_EXITS_COUNT_PENDING          0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_NAKS_SENT_COUNT                                6:6 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_NAKS_SENT_COUNT_DONE                    0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_NAKS_SENT_COUNT_PENDING                 0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_NAKS_RCVD_COUNT                                7:7 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_NAKS_RCVD_COUNT_DONE                    0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_NAKS_RCVD_COUNT_PENDING                 0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_REPLAY_COUNT                                   8:8 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_REPLAY_COUNT_DONE                       0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_REPLAY_COUNT_PENDING                    0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_REPLAY_ROLLOVER_COUNT                          9:9 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_REPLAY_ROLLOVER_COUNT_DONE              0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_REPLAY_ROLLOVER_COUNT_PENDING           0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_L1_TO_RECOVERY_COUNT                         10:10 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_L1_TO_RECOVERY_COUNT_DONE               0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_L1_TO_RECOVERY_COUNT_PENDING            0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_L0_TO_RECOVERY_COUNT                         11:11 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_L0_TO_RECOVERY_COUNT_DONE               0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_L0_TO_RECOVERY_COUNT_PENDING            0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_RECOVERY_COUNT                               12:12 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_RECOVERY_COUNT_DONE                     0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_RECOVERY_COUNT_PENDING                  0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_BAD_DLLP_COUNT                               13:13 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_BAD_DLLP_COUNT_DONE                     0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_BAD_DLLP_COUNT_PENDING                  0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_BAD_TLP_COUNT                                14:14 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_BAD_TLP_COUNT_DONE                      0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_BAD_TLP_COUNT_PENDING                   0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_CHIPSET_XMIT_L0S_ENTRY_COUNT                 15:15 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_CHIPSET_XMIT_L0S_ENTRY_COUNT_DONE       0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_CHIPSET_XMIT_L0S_ENTRY_COUNT_PENDING    0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_GPU_XMIT_L0S_ENTRY_COUNT                     16:16 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_GPU_XMIT_L0S_ENTRY_COUNT_DONE           0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_GPU_XMIT_L0S_ENTRY_COUNT_PENDING        0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_L1_ENTRY_COUNT                               17:17 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_L1_ENTRY_COUNT_DONE                     0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_L1_ENTRY_COUNT_PENDING                  0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_L1P_ENTRY_COUNT                              18:18 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_L1P_ENTRY_COUNT_DONE                    0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_L1P_ENTRY_COUNT_PENDING                 0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_DEEP_L1_ENTRY_COUNT                          19:19 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_DEEP_L1_ENTRY_COUNT_DONE                0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_DEEP_L1_ENTRY_COUNT_PENDING             0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_RESET_ASLM_COUNT                                   20:20 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_RESET_ASLM_COUNT_DONE                         0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_RESET_ASLM_COUNT_PENDING                      0x00000001 /* -W--T */
#define LW_XP3G_ERROR_COUNTER_FREEZE                                        0x0008D904 /* RWI4R */
#define LW_XP3G_ERROR_COUNTER_FREEZE_8B10B_ERRORS_COUNT                            0:0 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_8B10B_ERRORS_COUNT_DISABLED            0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_8B10B_ERRORS_COUNT_ENABLED             0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_SYNC_HEADER_ERRORS_COUNT                       1:1 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_SYNC_HEADER_ERRORS_COUNT_DISABLED       0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_SYNC_HEADER_ERRORS_COUNT_ENABLED        0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_LANE_ERRORS_COUNT                              2:2 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_LANE_ERRORS_COUNT_DISABLED              0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_LANE_ERRORS_COUNT_ENABLED               0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_RECEIVER_ERRORS_COUNT                          3:3 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_RECEIVER_ERRORS_COUNT_DISABLED          0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_RECEIVER_ERRORS_COUNT_ENABLED           0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_LCRC_ERRORS_COUNT                              4:4 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_LCRC_ERRORS_COUNT_DISABLED              0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_LCRC_ERRORS_COUNT_ENABLED               0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_FAILED_L0S_EXITS_COUNT                         5:5 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_FAILED_L0S_EXITS_COUNT_DISABLED         0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_FAILED_L0S_EXITS_COUNT_ENABLED          0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_NAKS_SENT_COUNT                                6:6 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_NAKS_SENT_COUNT_DISABLED                0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_NAKS_SENT_COUNT_ENABLED                 0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_NAKS_RCVD_COUNT                                7:7 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_NAKS_RCVD_COUNT_DISABLED                0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_NAKS_RCVD_COUNT_ENABLED                 0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_REPLAY_COUNT                                   8:8 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_REPLAY_COUNT_DISABLED                   0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_REPLAY_COUNT_ENABLED                    0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_REPLAY_ROLLOVER_COUNT                          9:9 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_REPLAY_ROLLOVER_COUNT_DISABLED          0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_REPLAY_ROLLOVER_COUNT_ENABLED           0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_L1_TO_RECOVERY_COUNT                         10:10 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_L1_TO_RECOVERY_COUNT_DISABLED           0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_L1_TO_RECOVERY_COUNT_ENABLED            0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_L0_TO_RECOVERY_COUNT                         11:11 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_L0_TO_RECOVERY_COUNT_DISABLED           0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_L0_TO_RECOVERY_COUNT_ENABLED            0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_RECOVERY_COUNT                               12:12 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_RECOVERY_COUNT_DISABLED                 0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_RECOVERY_COUNT_ENABLED                  0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_BAD_DLLP_COUNT                               13:13 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_BAD_DLLP_COUNT_DISABLED                 0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_BAD_DLLP_COUNT_ENABLED                  0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_BAD_TLP_COUNT                                14:14 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_BAD_TLP_COUNT_DISABLED                  0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_BAD_TLP_COUNT_ENABLED                   0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_CHIPSET_XMIT_L0S_ENTRY_COUNT                 15:15 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_CHIPSET_XMIT_L0S_ENTRY_COUNT_DISABLED   0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_CHIPSET_XMIT_L0S_ENTRY_COUNT_ENABLED    0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_GPU_XMIT_L0S_ENTRY_COUNT                     16:16 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_GPU_XMIT_L0S_ENTRY_COUNT_DISABLED       0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_GPU_XMIT_L0S_ENTRY_COUNT_ENABLED        0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_L1_ENTRY_COUNT                               17:17 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_L1_ENTRY_COUNT_DISABLED                 0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_L1_ENTRY_COUNT_ENABLED                  0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_L1P_ENTRY_COUNT                              18:18 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_L1P_ENTRY_COUNT_DISABLED                0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_L1P_ENTRY_COUNT_ENABLED                 0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_DEEP_L1_ENTRY_COUNT                          19:19 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_DEEP_L1_ENTRY_COUNT_DISABLED            0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_DEEP_L1_ENTRY_COUNT_ENABLED             0x00000001 /* RW--V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_ASLM_COUNT                                   20:20 /* RWIVF */
#define LW_XP3G_ERROR_COUNTER_FREEZE_ASLM_COUNT_DISABLED                     0x00000000 /* RWI-V */
#define LW_XP3G_ERROR_COUNTER_FREEZE_ASLM_COUNT_ENABLED                      0x00000001 /* RW--V */
#define LW_XP3G_LA_CR_1                                             0x0008DA00 /* RW-4R */
#define LW_XP3G_LA_CR_1_MASTER_EN                                          0:0 /* RWIVF */
#define LW_XP3G_LA_CR_1_MASTER_EN_INIT                              0x00000000 /* RWI-V */
#define LW_XP3G_LA_CR_1_MASTER_EN_DISABLED                          0x00000000 /* RW--V */
#define LW_XP3G_LA_CR_1_MASTER_EN_ENABLED                           0x00000001 /* RW--V */
#define LW_XP3G_LA_CR_1_RELATIVE_TIMESTAMP_SIZE                            4:1 /* RWIVF */
#define LW_XP3G_LA_CR_1_RELATIVE_TIMESTAMP_SIZE_INIT                0x00000000 /* RWI-V */
#define LW_XP3G_LA_CR_1_ABSOLUTE_TIMESTAMPS_EN                             5:5 /* RWIVF */
#define LW_XP3G_LA_CR_1_ABSOLUTE_TIMESTAMPS_EN_INIT                 0x00000001 /* RWI-V */
#define LW_XP3G_LA_CR_1_ABSOLUTE_TIMESTAMPS_EN_DISABLED             0x00000000 /* RW--V */
#define LW_XP3G_LA_CR_1_ABSOLUTE_TIMESTAMPS_EN_ENABLED              0x00000001 /* RW--V */
#define LW_XP3G_LA_CR_1_ABSOLUTE_TIME_COUNT_RESET                          6:6 /* RWIVF */
#define LW_XP3G_LA_CR_1_ABSOLUTE_TIME_COUNT_RESET_INIT              0x00000000 /* RWI-V */
#define LW_XP3G_LA_CR_1_START_LOGGING                                      7:7 /* RWIVF */
#define LW_XP3G_LA_CR_1_START_LOGGING_DONE                          0x00000000 /* RWI-V */
#define LW_XP3G_LA_CR_1_START_LOGGING_PENDING                       0x00000001 /* -W--T */
#define LW_XP3G_LA_CR_1_STOP_LOGGING                                       8:8 /* RWIVF */
#define LW_XP3G_LA_CR_1_STOP_LOGGING_DONE                           0x00000000 /* RWI-V */
#define LW_XP3G_LA_CR_1_STOP_LOGGING_PENDING                        0x00000001 /* -W--T */
#define LW_XP3G_LA_CR_1_PROLOGUE_MAX_SIZE                                 18:9 /* RWIVF */
#define LW_XP3G_LA_CR_1_PROLOGUE_MAX_SIZE_INIT                      0x00000000 /* RWI-V */
#define LW_XP3G_LA_CR_2                                             0x0008DA04 /* RW-4R */
#define LW_XP3G_LA_CR_2_RAM_WRAP_AROUND_MODE                               0:0 /* RWIVF */
#define LW_XP3G_LA_CR_2_RAM_WRAP_AROUND_MODE_INIT                   0x00000000 /* RWI-V */
#define LW_XP3G_LA_CR_2_RAM_WRAP_AROUND_MODE_DISABLED               0x00000000 /* RW--V */
#define LW_XP3G_LA_CR_2_RAM_WRAP_AROUND_MODE_ENABLED                0x00000001 /* RW--V */
#define LW_XP3G_LA_CR_2_RAM_FULL                                           1:1 /* R--VF */
#define LW_XP3G_LA_CR_2_RAM_READ_ADDRESS                                  11:2 /* RWIVF */
#define LW_XP3G_LA_CR_2_RAM_READ_ADDRESS_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_CR_2_RAM_WRITE_POINTER                                21:12 /* R--VF */
#define LW_XP3G_LA_CR_2_RAM_READ_MODE                                    22:22 /* RWIVF */
#define LW_XP3G_LA_CR_2_RAM_READ_MODE_TRACE                         0x00000000 /* RWI-V */
#define LW_XP3G_LA_CR_2_RAM_READ_MODE_SAMPLE_INTERVALS              0x00000001 /* RW--V */
#define LW_XP3G_LA_CR_2_LA_STATUS                                        24:24 /* R-IVF */
#define LW_XP3G_LA_CR_2_LA_STATUS_STOPPED                           0x00000000 /* R-I-V */
#define LW_XP3G_LA_CR_2_LA_STATUS_RUNNING                           0x00000001 /* R---V */
#define LW_XP3G_LA_EVENT_LOG_DW0                                       0x0008DA10 /* R--4R */
#define LW_XP3G_LA_EVENT_LOG_DW0_0                                           31:0 /* R--VF */
#define LW_XP3G_LA_EVENT_LOG_DW1                                       0x0008DA14 /* R--4R */
#define LW_XP3G_LA_EVENT_LOG_DW1_1                                           31:0 /* R--VF */
#define LW_XP3G_LA_EVENT_LOG_DW2                                       0x0008DA18 /* R--4R */
#define LW_XP3G_LA_EVENT_LOG_DW2_2                                           15:0 /* R--VF */
#define LW_XP3G_LA_LTSSM_DET_CTRL                                       0x0008DA20 /* RW-4R */
#define LW_XP3G_LA_LTSSM_DET_CTRL_EN                                           0:0 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_EN_INIT                               0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_EN_DISABLED                           0x00000000 /* RW--V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_EN_ENABLED                            0x00000001 /* RW--V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_CONFIG_SETTINGS                             11:1 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_CONFIG_SETTINGS_INIT                  0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_SMP_INT_RPT_EN                             15:12 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_SMP_INT_RPT_EN_INIT                   0x00000003 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_SMP_INT_EXIT_TRIG_EN                       19:16 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_SMP_INT_EXIT_TRIG_EN_INIT             0x00000003 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_SMP_INT_0_EVENT_PRIORITY                   22:20 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_SMP_INT_0_EVENT_PRIORITY_INIT         0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_SMP_INT_1_EVENT_PRIORITY                   25:23 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_SMP_INT_1_EVENT_PRIORITY_INIT         0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_SMP_INT_2_EVENT_PRIORITY                   28:26 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_SMP_INT_2_EVENT_PRIORITY_INIT         0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_SMP_INT_3_EVENT_PRIORITY                   31:29 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_SMP_INT_3_EVENT_PRIORITY_INIT         0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2                                     0x0008DA24 /* RW-4R */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_0_DET_STYLE                        1:0 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_0_DET_STYLE_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_1_DET_STYLE                        3:2 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_1_DET_STYLE_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_2_DET_STYLE                        5:4 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_2_DET_STYLE_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_3_DET_STYLE                        7:6 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_3_DET_STYLE_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_0_TRIG_STYLE                       9:8 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_0_TRIG_STYLE_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_1_TRIG_STYLE                     11:10 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_1_TRIG_STYLE_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_2_TRIG_STYLE                     13:12 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_2_TRIG_STYLE_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_3_TRIG_STYLE                     15:14 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_3_TRIG_STYLE_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_0_REPORT_FORMAT                  17:16 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_0_REPORT_FORMAT_INIT        0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_1_REPORT_FORMAT                  19:18 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_1_REPORT_FORMAT_INIT        0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_2_REPORT_FORMAT                  21:20 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_2_REPORT_FORMAT_INIT        0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_3_REPORT_FORMAT                  23:22 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_CTRL_2_SMP_INT_3_REPORT_FORMAT_INIT        0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_MATCH_0                                 0x0008DA28 /* RW-4R */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_MATCH_0_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_MATCH_0_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_DONTCARE_MASK_0                         0x0008DA2C /* RW-4R */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_DONTCARE_MASK_0_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_DONTCARE_MASK_0_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_MATCH_1                                 0x0008DA30 /* RW-4R */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_MATCH_1_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_MATCH_1_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_DONTCARE_MASK_1                         0x0008DA34 /* RW-4R */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_DONTCARE_MASK_1_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_DONTCARE_MASK_1_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_MATCH_2                                 0x0008DA38 /* RW-4R */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_MATCH_2_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_MATCH_2_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_DONTCARE_MASK_2                         0x0008DA3C /* RW-4R */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_DONTCARE_MASK_2_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_DONTCARE_MASK_2_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_MATCH_3                                 0x0008DA40 /* RW-4R */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_MATCH_3_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_MATCH_3_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_DONTCARE_MASK_3                         0x0008DA44 /* RW-4R */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_DONTCARE_MASK_3_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_STYLE0_DONTCARE_MASK_3_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_STYLE1_MATCH_0                                 0x0008DA48 /* RW-4R */
#define LW_XP3G_LA_LTSSM_DET_STYLE1_MATCH_0_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_STYLE1_MATCH_0_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_STYLE1_DONTCARE_MASK_0                         0x0008DA4C /* RW-4R */
#define LW_XP3G_LA_LTSSM_DET_STYLE1_DONTCARE_MASK_0_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_STYLE1_DONTCARE_MASK_0_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_STYLE2_MATCH_0                                 0x0008Da50 /* RW-4R */
#define LW_XP3G_LA_LTSSM_DET_STYLE2_MATCH_0_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_STYLE2_MATCH_0_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_LTSSM_DET_STYLE2_DONTCARE_MASK_0                         0x0008Da54 /* RW-4R */
#define LW_XP3G_LA_LTSSM_DET_STYLE2_DONTCARE_MASK_0_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_LTSSM_DET_STYLE2_DONTCARE_MASK_0_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL                                       0x0008Da60 /* RW-4R */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_EN                                           0:0 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_EN_INIT                               0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_EN_DISABLED                           0x00000000 /* RW--V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_EN_ENABLED                            0x00000001 /* RW--V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_CONFIG_SETTINGS                             11:1 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_CONFIG_SETTINGS_INIT                  0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_SMP_INT_RPT_EN                             15:12 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_SMP_INT_RPT_EN_INIT                   0x00000003 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_SMP_INT_EXIT_TRIG_EN                       19:16 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_SMP_INT_EXIT_TRIG_EN_INIT             0x00000003 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_SMP_INT_0_EVENT_PRIORITY                   22:20 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_SMP_INT_0_EVENT_PRIORITY_INIT         0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_SMP_INT_1_EVENT_PRIORITY                   25:23 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_SMP_INT_1_EVENT_PRIORITY_INIT         0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_SMP_INT_2_EVENT_PRIORITY                   28:26 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_SMP_INT_2_EVENT_PRIORITY_INIT         0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_SMP_INT_3_EVENT_PRIORITY                   31:29 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_SMP_INT_3_EVENT_PRIORITY_INIT         0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2                                     0x0008Da64 /* RW-4R */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_0_DET_STYLE                        1:0 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_0_DET_STYLE_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_1_DET_STYLE                        3:2 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_1_DET_STYLE_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_2_DET_STYLE                        5:4 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_2_DET_STYLE_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_3_DET_STYLE                        7:6 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_3_DET_STYLE_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_0_TRIG_STYLE                       9:8 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_0_TRIG_STYLE_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_1_TRIG_STYLE                     11:10 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_1_TRIG_STYLE_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_2_TRIG_STYLE                     13:12 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_2_TRIG_STYLE_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_3_TRIG_STYLE                     15:14 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_3_TRIG_STYLE_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_0_REPORT_FORMAT                  17:16 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_0_REPORT_FORMAT_INIT        0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_1_REPORT_FORMAT                  19:18 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_1_REPORT_FORMAT_INIT        0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_2_REPORT_FORMAT                  21:20 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_2_REPORT_FORMAT_INIT        0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_3_REPORT_FORMAT                  23:22 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_CTRL_2_SMP_INT_3_REPORT_FORMAT_INIT        0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_MATCH_0                                 0x0008Da68 /* RW-4R */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_MATCH_0_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_MATCH_0_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_DONTCARE_MASK_0                         0x0008Da6c /* RW-4R */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_DONTCARE_MASK_0_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_DONTCARE_MASK_0_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_MATCH_1                                 0x0008Da70 /* RW-4R */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_MATCH_1_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_MATCH_1_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_DONTCARE_MASK_1                         0x0008Da74 /* RW-4R */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_DONTCARE_MASK_1_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_DONTCARE_MASK_1_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_MATCH_2                                 0x0008Da78 /* RW-4R */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_MATCH_2_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_MATCH_2_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_DONTCARE_MASK_2                         0x0008Da7c /* RW-4R */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_DONTCARE_MASK_2_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_STYLE0_DONTCARE_MASK_2_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_STYLE1_MATCH_0                                 0x0008Da80 /* RW-4R */
#define LW_XP3G_LA_PL_LANE_DET_STYLE1_MATCH_0_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_STYLE1_MATCH_0_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_STYLE1_DONTCARE_MASK_0                         0x0008Da84 /* RW-4R */
#define LW_XP3G_LA_PL_LANE_DET_STYLE1_DONTCARE_MASK_0_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_STYLE1_DONTCARE_MASK_0_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_STYLE1_MATCH_1                                 0x0008Da88 /* RW-4R */
#define LW_XP3G_LA_PL_LANE_DET_STYLE1_MATCH_1_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_STYLE1_MATCH_1_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_STYLE1_DONTCARE_MASK_1                         0x0008Da8c /* RW-4R */
#define LW_XP3G_LA_PL_LANE_DET_STYLE1_DONTCARE_MASK_1_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_STYLE1_DONTCARE_MASK_1_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_STYLE2_MATCH_0                                 0x0008Da90 /* RW-4R */
#define LW_XP3G_LA_PL_LANE_DET_STYLE2_MATCH_0_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_STYLE2_MATCH_0_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_STYLE2_DONTCARE_MASK_0                         0x0008Da94 /* RW-4R */
#define LW_XP3G_LA_PL_LANE_DET_STYLE2_DONTCARE_MASK_0_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_STYLE2_DONTCARE_MASK_0_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_STYLE3_MATCH_0                                 0x0008Da98 /* RW-4R */
#define LW_XP3G_LA_PL_LANE_DET_STYLE3_MATCH_0_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_STYLE3_MATCH_0_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_PL_LANE_DET_STYLE3_DONTCARE_MASK_0                         0x0008Da9c /* RW-4R */
#define LW_XP3G_LA_PL_LANE_DET_STYLE3_DONTCARE_MASK_0_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_PL_LANE_DET_STYLE3_DONTCARE_MASK_0_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL                                         0x0008Daa0 /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_EN                                             0:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_EN_INIT                                 0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_EN_DISABLED                             0x00000000 /* RW--V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_EN_ENABLED                              0x00000001 /* RW--V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_CONFIG_SETTINGS                               11:1 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_CONFIG_SETTINGS_INIT                    0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_SMP_INT_RPT_EN                               15:12 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_SMP_INT_RPT_EN_INIT                     0x00000003 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_SMP_INT_EXIT_TRIG_EN                         19:16 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_SMP_INT_EXIT_TRIG_EN_INIT               0x00000003 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_SMP_INT_0_EVENT_PRIORITY                     22:20 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_SMP_INT_0_EVENT_PRIORITY_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_SMP_INT_1_EVENT_PRIORITY                     25:23 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_SMP_INT_1_EVENT_PRIORITY_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_SMP_INT_2_EVENT_PRIORITY                     28:26 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_SMP_INT_2_EVENT_PRIORITY_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_SMP_INT_3_EVENT_PRIORITY                     31:29 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_SMP_INT_3_EVENT_PRIORITY_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2                                     0x0008Daa4 /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_0_DET_STYLE                        1:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_0_DET_STYLE_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_1_DET_STYLE                        3:2 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_1_DET_STYLE_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_2_DET_STYLE                        5:4 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_2_DET_STYLE_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_3_DET_STYLE                        7:6 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_3_DET_STYLE_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_0_TRIG_STYLE                       9:8 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_0_TRIG_STYLE_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_1_TRIG_STYLE                     11:10 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_1_TRIG_STYLE_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_2_TRIG_STYLE                     13:12 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_2_TRIG_STYLE_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_3_TRIG_STYLE                     15:14 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_3_TRIG_STYLE_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_0_REPORT_FORMAT                  17:16 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_0_REPORT_FORMAT_INIT        0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_1_REPORT_FORMAT                  19:18 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_1_REPORT_FORMAT_INIT        0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_2_REPORT_FORMAT                  21:20 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_2_REPORT_FORMAT_INIT        0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_3_REPORT_FORMAT                  23:22 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_CTRL_2_SMP_INT_3_REPORT_FORMAT_INIT        0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_MATCH_0                                 0x0008Daa8 /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_MATCH_0_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_MATCH_0_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_DONTCARE_MASK_0                         0x0008Daac /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_DONTCARE_MASK_0_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_DONTCARE_MASK_0_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_MATCH_1                                 0x0008Dab0 /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_MATCH_1_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_MATCH_1_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_DONTCARE_MASK_1                         0x0008Dab4 /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_DONTCARE_MASK_1_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_DONTCARE_MASK_1_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_MATCH_2                                 0x0008Dab8 /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_MATCH_2_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_MATCH_2_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_DONTCARE_MASK_2                         0x0008Dabc /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_DONTCARE_MASK_2_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE0_DONTCARE_MASK_2_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE1_MATCH_0                                 0x0008Dac0 /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE1_MATCH_0_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE1_MATCH_0_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE1_DONTCARE_MASK_0                         0x0008Dac4 /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE1_DONTCARE_MASK_0_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE1_DONTCARE_MASK_0_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE1_MATCH_1                                 0x0008Dac8 /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE1_MATCH_1_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE1_MATCH_1_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE1_DONTCARE_MASK_1                         0x0008Dacc /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE1_DONTCARE_MASK_1_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE1_DONTCARE_MASK_1_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE2_MATCH_0                                 0x0008Dad0 /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE2_MATCH_0_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE2_MATCH_0_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE2_DONTCARE_MASK_0                         0x0008Dad4 /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE2_DONTCARE_MASK_0_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE2_DONTCARE_MASK_0_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE2_MATCH_1                                 0x0008Dad8 /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE2_MATCH_1_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE2_MATCH_1_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE2_DONTCARE_MASK_1                         0x0008Dadc /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE2_DONTCARE_MASK_1_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE2_DONTCARE_MASK_1_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE3_MATCH_0                                 0x0008Dae0 /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE3_MATCH_0_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE3_MATCH_0_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE3_DONTCARE_MASK_0                         0x0008Dae4 /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE3_DONTCARE_MASK_0_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE3_DONTCARE_MASK_0_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE3_MATCH_1                                 0x0008Dae8 /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE3_MATCH_1_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE3_MATCH_1_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_MGR_DET_STYLE3_DONTCARE_MASK_1                         0x0008Daec /* RW-4R */
#define LW_XP3G_LA_DL_MGR_DET_STYLE3_DONTCARE_MASK_1_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_DL_MGR_DET_STYLE3_DONTCARE_MASK_1_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL                                       0x0008Daf0 /* RW-4R */
#define LW_XP3G_LA_DL_DET_CTRL_EN                                           0:0 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_EN_INIT                               0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_EN_DISABLED                           0x00000000 /* RW--V */
#define LW_XP3G_LA_DL_DET_CTRL_EN_ENABLED                            0x00000001 /* RW--V */
#define LW_XP3G_LA_DL_DET_CTRL_CONFIG_SETTINGS                             11:1 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_CONFIG_SETTINGS_INIT                  0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_SMP_INT_RPT_EN                             15:12 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_SMP_INT_RPT_EN_INIT                   0x00000003 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_SMP_INT_EXIT_TRIG_EN                       19:16 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_SMP_INT_EXIT_TRIG_EN_INIT             0x00000003 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_SMP_INT_0_EVENT_PRIORITY                   22:20 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_SMP_INT_0_EVENT_PRIORITY_INIT         0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_SMP_INT_1_EVENT_PRIORITY                   25:23 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_SMP_INT_1_EVENT_PRIORITY_INIT         0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_SMP_INT_2_EVENT_PRIORITY                   28:26 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_SMP_INT_2_EVENT_PRIORITY_INIT         0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_SMP_INT_3_EVENT_PRIORITY                   31:29 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_SMP_INT_3_EVENT_PRIORITY_INIT         0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_2                                     0x0008Daf4 /* RW-4R */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_0_DET_STYLE                        1:0 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_0_DET_STYLE_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_1_DET_STYLE                        3:2 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_1_DET_STYLE_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_2_DET_STYLE                        5:4 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_2_DET_STYLE_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_3_DET_STYLE                        7:6 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_3_DET_STYLE_INIT            0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_0_TRIG_STYLE                       9:8 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_0_TRIG_STYLE_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_1_TRIG_STYLE                     11:10 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_1_TRIG_STYLE_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_2_TRIG_STYLE                     13:12 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_2_TRIG_STYLE_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_3_TRIG_STYLE                     15:14 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_3_TRIG_STYLE_INIT           0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_0_REPORT_FORMAT                  17:16 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_0_REPORT_FORMAT_INIT        0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_1_REPORT_FORMAT                  19:18 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_1_REPORT_FORMAT_INIT        0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_2_REPORT_FORMAT                  21:20 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_2_REPORT_FORMAT_INIT        0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_3_REPORT_FORMAT                  23:22 /* RWIVF */
#define LW_XP3G_LA_DL_DET_CTRL_2_SMP_INT_3_REPORT_FORMAT_INIT        0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_STYLE0_MATCH_0                                 0x0008Daf8 /* RW-4R */
#define LW_XP3G_LA_DL_DET_STYLE0_MATCH_0_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_DL_DET_STYLE0_MATCH_0_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_STYLE0_DONTCARE_MASK_0                         0x0008Dafc /* RW-4R */
#define LW_XP3G_LA_DL_DET_STYLE0_DONTCARE_MASK_0_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_DL_DET_STYLE0_DONTCARE_MASK_0_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_STYLE1_MATCH_0                                 0x0008Db10 /* RW-4R */
#define LW_XP3G_LA_DL_DET_STYLE1_MATCH_0_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_DL_DET_STYLE1_MATCH_0_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_STYLE1_DONTCARE_MASK_0                         0x0008Db14 /* RW-4R */
#define LW_XP3G_LA_DL_DET_STYLE1_DONTCARE_MASK_0_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_DL_DET_STYLE1_DONTCARE_MASK_0_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_STYLE2_MATCH_0                                 0x0008Db20 /* RW-4R */
#define LW_XP3G_LA_DL_DET_STYLE2_MATCH_0_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_DL_DET_STYLE2_MATCH_0_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_STYLE2_DONTCARE_MASK_0                         0x0008Db24 /* RW-4R */
#define LW_XP3G_LA_DL_DET_STYLE2_DONTCARE_MASK_0_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_DL_DET_STYLE2_DONTCARE_MASK_0_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_STYLE2_MATCH_1                                 0x0008Db28 /* RW-4R */
#define LW_XP3G_LA_DL_DET_STYLE2_MATCH_1_DATA                                  31:0 /* RWIVF */
#define LW_XP3G_LA_DL_DET_STYLE2_MATCH_1_DATA_INIT                       0x00000000 /* RWI-V */
#define LW_XP3G_LA_DL_DET_STYLE2_DONTCARE_MASK_1                         0x0008Db2c /* RW-4R */
#define LW_XP3G_LA_DL_DET_STYLE2_DONTCARE_MASK_1_DATA                          31:0 /* RWIVF */
#define LW_XP3G_LA_DL_DET_STYLE2_DONTCARE_MASK_1_DATA_INIT               0x00000000 /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG_CG                          0x0008E000 /* RW-4R */
#define LW_XP3G_CLKCTRL_BLKCG_CG_IDLE_CG_DLY_CNT                 5:0 /* RWIVF */
#define LW_XP3G_CLKCTRL_BLKCG_CG_IDLE_CG_DLY_CNT_HWINIT   0x00000000 /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_IDLE_CG_DLY_CNT__PROD    0x00000002 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_IDLE_CG_EN                      6:6 /* RWIVF */
#define LW_XP3G_CLKCTRL_BLKCG_CG_IDLE_CG_EN_ENABLED       0x00000001 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_IDLE_CG_EN_DISABLED      0x00000000 /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_IDLE_CG_EN__PROD         0x00000001 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_STATE_CG_EN                     7:7 /* RWIVF */
#define LW_XP3G_CLKCTRL_BLKCG_CG_STATE_CG_EN_ENABLED      0x00000001 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_STATE_CG_EN_DISABLED     0x00000000 /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_STATE_CG_EN__PROD        0x00000000 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_STALL_CG_DLY_CNT               13:8 /* RWIVF */
#define LW_XP3G_CLKCTRL_BLKCG_CG_STALL_CG_DLY_CNT_HWINIT  0x00000000 /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_STALL_CG_DLY_CNT__PROD   0x00000001 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_STALL_CG_EN                   14:14 /* RWIVF */
#define LW_XP3G_CLKCTRL_BLKCG_CG_STALL_CG_EN_ENABLED      0x00000001 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_STALL_CG_EN_DISABLED     0x00000000 /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_STALL_CG_EN__PROD        0x00000001 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_QUIESCENT_CG_EN               15:15 /* RWIVF */
#define LW_XP3G_CLKCTRL_BLKCG_CG_QUIESCENT_CG_EN_ENABLED  0x00000001 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_QUIESCENT_CG_EN_DISABLED 0x00000000 /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_QUIESCENT_CG_EN__PROD    0x00000000 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_WAKEUP_DLY_CNT                19:16 /* RWIVF */
#define LW_XP3G_CLKCTRL_BLKCG_CG_WAKEUP_DLY_CNT_HWINIT    0x00000000 /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_WAKEUP_DLY_CNT__PROD     0x00000000 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_THROT_CLK_CNT                 23:20 /* RWIVF */
#define LW_XP3G_CLKCTRL_BLKCG_CG_THROT_CLK_CNT_FULLSPEED  0x0000000f /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_THROT_CLK_CNT__PROD      0x00000000 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_DI_DT_SKEW_VAL                27:24 /* RWIVF */
#define LW_XP3G_CLKCTRL_BLKCG_CG_DI_DT_SKEW_VAL_HWINIT    0x00000000 /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_DI_DT_SKEW_VAL__PROD     0x00000000 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_THROT_CLK_EN                  28:28 /* RWIVF */
#define LW_XP3G_CLKCTRL_BLKCG_CG_THROT_CLK_EN_ENABLED     0x00000001 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_THROT_CLK_EN_DISABLED    0x00000000 /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_THROT_CLK_EN__PROD       0x00000000 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_THROT_CLK_SW_OVER             29:29 /* RWIVF */
#define LW_XP3G_CLKCTRL_BLKCG_CG_THROT_CLK_SW_OVER_EN     0x00000001 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_THROT_CLK_SW_OVER_DIS    0x00000000 /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_THROT_CLK_SW_OVER__PROD  0x00000000 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_PAUSE_CG_EN                   30:30 /* RWIVF */
#define LW_XP3G_CLKCTRL_BLKCG_CG_PAUSE_CG_EN_ENABLED      0x00000001 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_PAUSE_CG_EN_DISABLED     0x00000000 /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_PAUSE_CG_EN__PROD        0x00000000 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_HALT_CG_EN                    31:31 /* RWIVF */
#define LW_XP3G_CLKCTRL_BLKCG_CG_HALT_CG_EN_ENABLED       0x00000001 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_HALT_CG_EN_DISABLED      0x00000000 /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG_CG_HALT_CG_EN__PROD         0x00000000 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG1                             0x0008E004 /* RW-4R */
#define LW_XP3G_CLKCTRL_BLKCG_CG1_MONITOR_CG_EN                      0:0 /* RWIVF */
#define LW_XP3G_CLKCTRL_BLKCG_CG1_MONITOR_CG_EN_ENABLED       0x00000001 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG_CG1_MONITOR_CG_EN_DISABLED      0x00000000 /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG_CG1_MONITOR_CG_EN__PROD         0x00000000 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG2                                        0x0008E008 /* RW-4R */
#define LW_XP3G_CLKCTRL_BLKCG2_XV2XP_XVE3G_IDLE_WAKE_EN                      0:0 /* RWIVF */
#define LW_XP3G_CLKCTRL_BLKCG2_XV2XP_XVE3G_IDLE_WAKE_EN_DISABLED      0x00000000 /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG2_XV2XP_XVE3G_IDLE_WAKE_EN_ENABLED       0x00000001 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG2_XP_PAD_IDLE_WAKE_EN                           3:3 /* RWIVF */
#define LW_XP3G_CLKCTRL_BLKCG2_XP_PAD_IDLE_WAKE_EN_ENABLED            0x00000001 /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG2_XP_PAD_IDLE_WAKE_EN_DISABLED           0x00000000 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG2_HOST2XV_FORCE_CLK_ON_WAKE_EN                  4:4 /* RWIVF */
#define LW_XP3G_CLKCTRL_BLKCG2_HOST2XV_FORCE_CLK_ON_WAKE_EN_INIT      0x00000001 /* RWI-V */
#define LW_XP3G_CLKCTRL_BLKCG2_HOST2XV_FORCE_CLK_ON_WAKE_EN_ENABLED   0x00000001 /* RW--V */
#define LW_XP3G_CLKCTRL_BLKCG2_HOST2XV_FORCE_CLK_ON_WAKE_EN_DISALED   0x00000000 /* RW--V */
#define LW_XP3G_PM_CTRL                                          0x0008E00C /* RW-4R */
#define LW_XP3G_PM_CTRL_SEL0                                            7:0 /* RWIVF */
#define LW_XP3G_PM_CTRL_SEL0_INIT                                0x00000000 /* RWI-V */
#define LW_XP3G_PM_CTRL_SEL0_GRP0                                0x00000000 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP1                                0x00000001 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP2                                0x00000002 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP3                                0x00000003 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP4                                0x00000004 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP5                                0x00000005 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP6                                0x00000006 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP7                                0x00000007 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP8                                0x00000008 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP9                                0x00000009 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP10                               0x0000000a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP11                               0x0000000b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP12                               0x0000000c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP13                               0x0000000d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP14                               0x0000000e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP15                               0x0000000f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP16                               0x00000010 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP17                               0x00000011 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP18                               0x00000012 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP19                               0x00000013 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP20                               0x00000014 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP21                               0x00000015 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP22                               0x00000016 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP23                               0x00000017 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP24                               0x00000018 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP25                               0x00000019 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP26                               0x0000001a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP27                               0x0000001b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP28                               0x0000001c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP29                               0x0000001d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP30                               0x0000001e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP31                               0x0000001f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP32                               0x00000020 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP33                               0x00000021 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP34                               0x00000022 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP35                               0x00000023 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP36                               0x00000024 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP37                               0x00000025 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP38                               0x00000026 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP39                               0x00000027 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP40                               0x00000028 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP41                               0x00000029 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP42                               0x0000002a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP43                               0x0000002b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP44                               0x0000002c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP45                               0x0000002d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP46                               0x0000002e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP47                               0x0000002f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP48                               0x00000030 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP49                               0x00000031 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP50                               0x00000032 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP51                               0x00000033 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP52                               0x00000034 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP53                               0x00000035 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP54                               0x00000036 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP55                               0x00000037 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP56                               0x00000038 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP57                               0x00000039 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP58                               0x0000003a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP59                               0x0000003b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP60                               0x0000003c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP61                               0x0000003d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP62                               0x0000003e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP63                               0x0000003f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP64                               0x00000040 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP65                               0x00000041 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP66                               0x00000042 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP67                               0x00000043 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP68                               0x00000044 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP69                               0x00000045 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP70                               0x00000046 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP71                               0x00000047 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP72                               0x00000048 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP73                               0x00000049 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP74                               0x0000004a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP75                               0x0000004b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP76                               0x0000004c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP77                               0x0000004d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP78                               0x0000004e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP79                               0x0000004f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP80                               0x00000050 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP81                               0x00000051 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP82                               0x00000052 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP83                               0x00000053 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP84                               0x00000054 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP85                               0x00000055 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP86                               0x00000056 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP87                               0x00000057 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP88                               0x00000058 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP89                               0x00000059 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP90                               0x0000005a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP91                               0x0000005b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP92                               0x0000005c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP93                               0x0000005d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP94                               0x0000005e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP95                               0x0000005f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP96                               0x00000060 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP97                               0x00000061 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP98                               0x00000062 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP99                               0x00000063 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP100                              0x00000064 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP101                              0x00000065 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP102                              0x00000066 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP103                              0x00000067 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP104                              0x00000068 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP105                              0x00000069 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP106                              0x0000006a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP107                              0x0000006b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP108                              0x0000006c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP109                              0x0000006d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP110                              0x0000006e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP111                              0x0000006f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP112                              0x00000070 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP113                              0x00000071 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP114                              0x00000072 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP115                              0x00000073 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP116                              0x00000074 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP117                              0x00000075 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP118                              0x00000076 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP119                              0x00000077 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP120                              0x00000078 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP121                              0x00000079 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP122                              0x0000007a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP123                              0x0000007b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP124                              0x0000007c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP125                              0x0000007d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP126                              0x0000007e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP127                              0x0000007f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP128                              0x00000080 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP129                              0x00000081 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP130                              0x00000082 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP131                              0x00000083 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP132                              0x00000084 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP133                              0x00000085 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP134                              0x00000086 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP135                              0x00000087 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP136                              0x00000088 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP137                              0x00000089 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP138                              0x0000008a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP139                              0x0000008b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP140                              0x0000008c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP141                              0x0000008d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP142                              0x0000008e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP143                              0x0000008f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP144                              0x00000090 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP145                              0x00000091 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP146                              0x00000092 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP147                              0x00000093 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP148                              0x00000094 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP149                              0x00000095 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP150                              0x00000096 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP151                              0x00000097 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP152                              0x00000098 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP153                              0x00000099 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP154                              0x0000009a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP155                              0x0000009b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP156                              0x0000009c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP157                              0x0000009d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP158                              0x0000009e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP159                              0x0000009f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP160                              0x000000a0 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP161                              0x000000a1 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP162                              0x000000a2 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP163                              0x000000a3 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP164                              0x000000a4 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP165                              0x000000a5 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP166                              0x000000a6 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP167                              0x000000a7 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP168                              0x000000a8 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP169                              0x000000a9 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP170                              0x000000aa /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP171                              0x000000ab /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP172                              0x000000ac /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP173                              0x000000ad /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP174                              0x000000ae /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP175                              0x000000af /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP176                              0x000000b0 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP177                              0x000000b1 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP178                              0x000000b2 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP179                              0x000000b3 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP180                              0x000000b4 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP181                              0x000000b5 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP182                              0x000000b6 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP183                              0x000000b7 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP184                              0x000000b8 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP185                              0x000000b9 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP186                              0x000000ba /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP187                              0x000000bb /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP188                              0x000000bc /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP189                              0x000000bd /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP190                              0x000000be /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP191                              0x000000bf /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP192                              0x000000c0 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP193                              0x000000c1 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP194                              0x000000c2 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP195                              0x000000c3 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP196                              0x000000c4 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP197                              0x000000c5 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP198                              0x000000c6 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP199                              0x000000c7 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP200                              0x000000c8 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP201                              0x000000c9 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP202                              0x000000ca /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP203                              0x000000cb /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP204                              0x000000cc /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP205                              0x000000cd /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP206                              0x000000ce /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP207                              0x000000cf /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP208                              0x000000d0 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP209                              0x000000d1 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP210                              0x000000d2 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP211                              0x000000d3 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP212                              0x000000d4 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP213                              0x000000d5 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP214                              0x000000d6 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP215                              0x000000d7 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP216                              0x000000d8 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP217                              0x000000d9 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP218                              0x000000da /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP219                              0x000000db /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP220                              0x000000dc /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP221                              0x000000dd /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP222                              0x000000de /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP223                              0x000000df /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP224                              0x000000e0 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP225                              0x000000e1 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP226                              0x000000e2 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP227                              0x000000e3 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP228                              0x000000e4 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP229                              0x000000e5 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP230                              0x000000e6 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP231                              0x000000e7 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP232                              0x000000e8 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP233                              0x000000e9 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP234                              0x000000ea /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP235                              0x000000eb /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP236                              0x000000ec /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP237                              0x000000ed /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP238                              0x000000ee /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP239                              0x000000ef /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP240                              0x000000f0 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP241                              0x000000f1 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP242                              0x000000f2 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP243                              0x000000f3 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP244                              0x000000f4 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP245                              0x000000f5 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP246                              0x000000f6 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP247                              0x000000f7 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP248                              0x000000f8 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP249                              0x000000f9 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP250                              0x000000fa /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP251                              0x000000fb /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP252                              0x000000fc /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP253                              0x000000fd /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP254                              0x000000fe /* RW--V */
#define LW_XP3G_PM_CTRL_SEL0_GRP255                              0x000000ff /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1                                           15:8 /* RWIVF */
#define LW_XP3G_PM_CTRL_SEL1_INIT                                0x00000000 /* RWI-V */
#define LW_XP3G_PM_CTRL_SEL1_GRP0                                0x00000000 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP1                                0x00000001 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP2                                0x00000002 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP3                                0x00000003 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP4                                0x00000004 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP5                                0x00000005 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP6                                0x00000006 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP7                                0x00000007 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP8                                0x00000008 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP9                                0x00000009 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP10                               0x0000000a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP11                               0x0000000b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP12                               0x0000000c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP13                               0x0000000d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP14                               0x0000000e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP15                               0x0000000f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP16                               0x00000010 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP17                               0x00000011 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP18                               0x00000012 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP19                               0x00000013 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP20                               0x00000014 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP21                               0x00000015 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP22                               0x00000016 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP23                               0x00000017 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP24                               0x00000018 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP25                               0x00000019 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP26                               0x0000001a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP27                               0x0000001b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP28                               0x0000001c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP29                               0x0000001d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP30                               0x0000001e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP31                               0x0000001f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP32                               0x00000020 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP33                               0x00000021 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP34                               0x00000022 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP35                               0x00000023 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP36                               0x00000024 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP37                               0x00000025 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP38                               0x00000026 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP39                               0x00000027 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP40                               0x00000028 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP41                               0x00000029 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP42                               0x0000002a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP43                               0x0000002b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP44                               0x0000002c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP45                               0x0000002d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP46                               0x0000002e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP47                               0x0000002f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP48                               0x00000030 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP49                               0x00000031 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP50                               0x00000032 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP51                               0x00000033 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP52                               0x00000034 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP53                               0x00000035 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP54                               0x00000036 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP55                               0x00000037 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP56                               0x00000038 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP57                               0x00000039 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP58                               0x0000003a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP59                               0x0000003b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP60                               0x0000003c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP61                               0x0000003d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP62                               0x0000003e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP63                               0x0000003f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP64                               0x00000040 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP65                               0x00000041 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP66                               0x00000042 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP67                               0x00000043 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP68                               0x00000044 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP69                               0x00000045 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP70                               0x00000046 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP71                               0x00000047 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP72                               0x00000048 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP73                               0x00000049 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP74                               0x0000004a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP75                               0x0000004b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP76                               0x0000004c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP77                               0x0000004d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP78                               0x0000004e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP79                               0x0000004f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP80                               0x00000050 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP81                               0x00000051 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP82                               0x00000052 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP83                               0x00000053 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP84                               0x00000054 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP85                               0x00000055 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP86                               0x00000056 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP87                               0x00000057 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP88                               0x00000058 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP89                               0x00000059 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP90                               0x0000005a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP91                               0x0000005b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP92                               0x0000005c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP93                               0x0000005d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP94                               0x0000005e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP95                               0x0000005f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP96                               0x00000060 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP97                               0x00000061 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP98                               0x00000062 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP99                               0x00000063 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP100                              0x00000064 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP101                              0x00000065 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP102                              0x00000066 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP103                              0x00000067 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP104                              0x00000068 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP105                              0x00000069 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP106                              0x0000006a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP107                              0x0000006b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP108                              0x0000006c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP109                              0x0000006d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP110                              0x0000006e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP111                              0x0000006f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP112                              0x00000070 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP113                              0x00000071 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP114                              0x00000072 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP115                              0x00000073 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP116                              0x00000074 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP117                              0x00000075 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP118                              0x00000076 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP119                              0x00000077 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP120                              0x00000078 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP121                              0x00000079 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP122                              0x0000007a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP123                              0x0000007b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP124                              0x0000007c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP125                              0x0000007d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP126                              0x0000007e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP127                              0x0000007f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP128                              0x00000080 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP129                              0x00000081 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP130                              0x00000082 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP131                              0x00000083 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP132                              0x00000084 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP133                              0x00000085 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP134                              0x00000086 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP135                              0x00000087 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP136                              0x00000088 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP137                              0x00000089 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP138                              0x0000008a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP139                              0x0000008b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP140                              0x0000008c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP141                              0x0000008d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP142                              0x0000008e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP143                              0x0000008f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP144                              0x00000090 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP145                              0x00000091 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP146                              0x00000092 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP147                              0x00000093 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP148                              0x00000094 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP149                              0x00000095 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP150                              0x00000096 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP151                              0x00000097 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP152                              0x00000098 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP153                              0x00000099 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP154                              0x0000009a /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP155                              0x0000009b /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP156                              0x0000009c /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP157                              0x0000009d /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP158                              0x0000009e /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP159                              0x0000009f /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP160                              0x000000a0 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP161                              0x000000a1 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP162                              0x000000a2 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP163                              0x000000a3 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP164                              0x000000a4 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP165                              0x000000a5 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP166                              0x000000a6 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP167                              0x000000a7 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP168                              0x000000a8 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP169                              0x000000a9 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP170                              0x000000aa /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP171                              0x000000ab /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP172                              0x000000ac /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP173                              0x000000ad /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP174                              0x000000ae /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP175                              0x000000af /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP176                              0x000000b0 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP177                              0x000000b1 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP178                              0x000000b2 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP179                              0x000000b3 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP180                              0x000000b4 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP181                              0x000000b5 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP182                              0x000000b6 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP183                              0x000000b7 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP184                              0x000000b8 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP185                              0x000000b9 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP186                              0x000000ba /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP187                              0x000000bb /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP188                              0x000000bc /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP189                              0x000000bd /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP190                              0x000000be /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP191                              0x000000bf /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP192                              0x000000c0 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP193                              0x000000c1 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP194                              0x000000c2 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP195                              0x000000c3 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP196                              0x000000c4 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP197                              0x000000c5 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP198                              0x000000c6 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP199                              0x000000c7 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP200                              0x000000c8 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP201                              0x000000c9 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP202                              0x000000ca /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP203                              0x000000cb /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP204                              0x000000cc /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP205                              0x000000cd /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP206                              0x000000ce /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP207                              0x000000cf /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP208                              0x000000d0 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP209                              0x000000d1 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP210                              0x000000d2 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP211                              0x000000d3 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP212                              0x000000d4 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP213                              0x000000d5 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP214                              0x000000d6 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP215                              0x000000d7 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP216                              0x000000d8 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP217                              0x000000d9 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP218                              0x000000da /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP219                              0x000000db /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP220                              0x000000dc /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP221                              0x000000dd /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP222                              0x000000de /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP223                              0x000000df /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP224                              0x000000e0 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP225                              0x000000e1 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP226                              0x000000e2 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP227                              0x000000e3 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP228                              0x000000e4 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP229                              0x000000e5 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP230                              0x000000e6 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP231                              0x000000e7 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP232                              0x000000e8 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP233                              0x000000e9 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP234                              0x000000ea /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP235                              0x000000eb /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP236                              0x000000ec /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP237                              0x000000ed /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP238                              0x000000ee /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP239                              0x000000ef /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP240                              0x000000f0 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP241                              0x000000f1 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP242                              0x000000f2 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP243                              0x000000f3 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP244                              0x000000f4 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP245                              0x000000f5 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP246                              0x000000f6 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP247                              0x000000f7 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP248                              0x000000f8 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP249                              0x000000f9 /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP250                              0x000000fa /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP251                              0x000000fb /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP252                              0x000000fc /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP253                              0x000000fd /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP254                              0x000000fe /* RW--V */
#define LW_XP3G_PM_CTRL_SEL1_GRP255                              0x000000ff /* RW--V */
#endif // __gf117_dev_lw_xp_h__
