# Guia de ConversÃ£o: Digital Logic Sim â†’ Nand2tetris HDL

## ğŸ“‹ SumÃ¡rio
1. [Estrutura do JSON do DLS](#estrutura-do-json)
2. [Mapeamento de Conceitos](#mapeamento-de-conceitos)
3. [Algoritmo de ConversÃ£o](#algoritmo-de-conversÃ£o)
4. [Scripts Python](#scripts-python)
5. [LimitaÃ§Ãµes e Desafios](#limitaÃ§Ãµes)
6. [Exemplos PrÃ¡ticos](#exemplos)

---

## ğŸ” Estrutura do JSON do DLS

O Digital Logic Sim salva circuitos em JSON com esta estrutura:

```json
{
  "Name": "MUX-16",           // Nome do chip
  "InputPins": [...],          // Pinos de entrada
  "OutputPins": [...],         // Pinos de saÃ­da
  "SubChips": [...],           // Componentes internos
  "Wires": [...]               // ConexÃµes entre componentes
}
```

### InputPins / OutputPins

```json
{
  "Name": "IN",               // Nome do pino
  "ID": 1952408028,           // ID Ãºnico
  "Position": {...},          // PosiÃ§Ã£o visual (ignorar)
  "BitCount": 8,              // Largura do barramento
  "Colour": 0                 // Cor visual (ignorar)
}
```

**Mapeamento para HDL:**
- `Name` â†’ nome do parÃ¢metro (converter para lowercase)
- `BitCount > 1` â†’ usar array notation `name[BitCount]`
- `ID` â†’ usado para rastrear conexÃµes

### SubChips

```json
{
  "Name": "MUX",              // Tipo do componente
  "ID": 1327073049,           // ID Ãºnico desta instÃ¢ncia
  "Label": "",                // RÃ³tulo personalizado (opcional)
  "Position": {...},          // PosiÃ§Ã£o visual (ignorar)
  "OutputPinColourInfo": [...] // Info de cores (ignorar)
}
```

**Mapeamento para HDL:**
- `Name` â†’ tipo do chip a instanciar
- `ID` â†’ usado para rastrear conexÃµes nos Wires
- MÃºltiplas instÃ¢ncias do mesmo tipo â†’ numerar (Mux1, Mux2, ...)

### Wires

```json
{
  "SourcePinAddress": {
    "PinID": 0,               // Pino de origem
    "PinOwnerID": 1130506631  // Componente de origem (ID)
  },
  "TargetPinAddress": {
    "PinID": 0,               // Pino de destino
    "PinOwnerID": 52227899    // Componente de destino (ID)
  },
  "ConnectionType": 0,        // Tipo de conexÃ£o (ignorar)
  "Points": [...]             // Pontos visuais do fio (ignorar)
}
```

**Mapeamento para HDL:**
- `PinOwnerID` pode referenciar:
  - InputPin (se ID estiver em InputPins)
  - OutputPin (se ID estiver em OutputPins)
  - SubChip (se ID estiver em SubChips)
- `PinID` identifica qual pino especÃ­fico (0, 1, 2...)

---

## ğŸ”„ Mapeamento de Conceitos

### DLS â†’ HDL: Tipos de Componentes

| DLS Name | HDL Equivalent | DescriÃ§Ã£o |
|----------|----------------|-----------|
| `MUX` | `Mux` | Multiplexador |
| `8-1BIT` | `Splitter8` | Divide barramento de 8 bits em 8 bits individuais |
| `1-8BIT` | `Bus8` | Agrupa 8 bits em barramento de 8 bits |
| `AND` | `And` | Porta AND |
| `OR` | `Or` | Porta OR |
| `NOT` | `Not` | Porta NOT |

### ConexÃµes

**DLS:** Usa IDs numÃ©ricos para referenciar componentes
```json
{
  "SourcePinOwnerID": 1130506631,  // InputPin "IN"
  "TargetPinOwnerID": 52227899     // SubChip "8-1BIT"
}
```

**HDL:** Usa nomes simbÃ³licos
```hdl
Splitter8(in=in1, out[0]=bit0, out[1]=bit1, ...);
```

---

## âš™ï¸ Algoritmo de ConversÃ£o

### Etapa 1: IndexaÃ§Ã£o
```python
# Criar dicionÃ¡rios para acesso rÃ¡pido
input_pins = {pin["ID"]: pin for pin in json["InputPins"]}
output_pins = {pin["ID"]: pin for pin in json["OutputPins"]}
subchips = {chip["ID"]: chip for chip in json["SubChips"]}
```

### Etapa 2: AnÃ¡lise de ConexÃµes
```python
# Para cada Wire, determinar:
# 1. Tipo de origem (InputPin, SubChip)
# 2. Tipo de destino (OutputPin, SubChip)
# 3. Nome simbÃ³lico da conexÃ£o

for wire in wires:
    source_id = wire["SourcePinAddress"]["PinOwnerID"]
    target_id = wire["TargetPinAddress"]["PinOwnerID"]
    
    if source_id in input_pins:
        source_name = input_pins[source_id]["Name"]
    elif source_id in subchips:
        source_name = f"internal_{source_id}"
```

### Etapa 3: GeraÃ§Ã£o da Assinatura
```python
def generate_signature(input_pins, output_pins):
    in_parts = []
    for pin in input_pins.values():
        name = pin["Name"].lower()
        if pin["BitCount"] > 1:
            in_parts.append(f"{name}[{pin['BitCount']}]")
        else:
            in_parts.append(name)
    
    # Similar para outputs
    return ", ".join(in_parts), ", ".join(out_parts)
```

### Etapa 4: GeraÃ§Ã£o do PARTS
```python
# Para cada SubChip, gerar linha de instanciaÃ§Ã£o
for subchip in subchips.values():
    chip_type = normalize_name(subchip["Name"])
    
    # Encontrar conexÃµes de entrada
    inputs = find_input_connections(subchip["ID"])
    
    # Encontrar conexÃµes de saÃ­da
    outputs = find_output_connections(subchip["ID"])
    
    # Gerar linha HDL
    print(f"{chip_type}({inputs}, {outputs});")
```

---

## ğŸ Scripts Python

### Script 1: Conversor BÃ¡sico (`dls_to_hdl_converter.py`)

**Funcionalidades:**
- âœ… AnÃ¡lise da estrutura do chip
- âœ… Contagem de componentes
- âœ… GeraÃ§Ã£o da assinatura IN/OUT
- âš ï¸ Mapeamento parcial de conexÃµes

**Uso:**
```bash
python dls_to_hdl_converter.py circuito.json
```

**SaÃ­da:**
- RelatÃ³rio de anÃ¡lise no terminal
- Arquivo `.hdl` gerado

### Script 2: Conversor AvanÃ§ado (`advanced_converter.py`)

**Funcionalidades:**
- âœ… Rastreamento completo de conexÃµes
- âœ… NomeaÃ§Ã£o automÃ¡tica de wires internos
- âœ… Suporte a mÃºltiplas instÃ¢ncias do mesmo chip
- âœ… RelatÃ³rio detalhado de cada componente

**Uso:**
```bash
python advanced_converter.py circuito.json
```

**SaÃ­da:**
- RelatÃ³rio completo com mapa de conexÃµes
- Arquivo `.hdl` com conexÃµes mapeadas

---

## âš ï¸ LimitaÃ§Ãµes e Desafios

### 1. Nomes AmbÃ­guos

**Problema:** DLS permite mÃºltiplos pinos com o mesmo nome
```json
InputPins: [
  {"Name": "IN", "ID": 123, "BitCount": 8},
  {"Name": "IN", "ID": 456, "BitCount": 8}
]
```

**SoluÃ§Ã£o:** Adicionar sufixos numÃ©ricos
```hdl
IN in0[8], in1[8];
```

### 2. Componentes Customizados

**Problema:** DLS permite chips customizados que nÃ£o existem em Nand2tetris
```json
{"Name": "8-1BIT"}  // NÃ£o existe no Nand2tetris padrÃ£o
```

**SoluÃ§Ã£o:** 
- Criar mapeamento manual de nomes
- Implementar os chips ausentes separadamente

### 3. Barramentos vs Bits Individuais

**Problema:** DLS tem componentes separadores de barramento
```json
{"Name": "8-1BIT"}  // Divide in[8] â†’ 8 bits separados
```

**SoluÃ§Ã£o HDL:** Usar notaÃ§Ã£o de Ã­ndice
```hdl
// Em vez de um componente separador:
out[0]=in[0], out[1]=in[1], ... out[7]=in[7]
```

### 4. IDs de Pinos NumÃ©ricos

**Problema:** Pinos sÃ£o identificados por nÃºmeros, nÃ£o nomes
```json
{"PinID": 1704354938}  // Qual pino Ã© esse?
```

**SoluÃ§Ã£o:** Inferir atravÃ©s de:
- Ordem de conexÃ£o
- PosiÃ§Ã£o no array OutputPinColourInfo
- Contagem a partir dos wires conectados

### 5. Ordem de InstanciaÃ§Ã£o

**Problema:** DLS nÃ£o garante ordem especÃ­fica de componentes

**SoluÃ§Ã£o:** Ordenar por:
1. DependÃªncias (inputs â†’ processamento â†’ outputs)
2. PosiÃ§Ã£o Y (top-to-bottom)
3. ID numÃ©rico

---

## ğŸ“ Exemplos PrÃ¡ticos

### Exemplo 1: MUX Simples 2â†’1

**DLS JSON (simplificado):**
```json
{
  "Name": "SimpleMux",
  "InputPins": [
    {"Name": "A", "ID": 1, "BitCount": 1},
    {"Name": "B", "ID": 2, "BitCount": 1},
    {"Name": "SEL", "ID": 3, "BitCount": 1}
  ],
  "OutputPins": [
    {"Name": "OUT", "ID": 4, "BitCount": 1}
  ],
  "SubChips": [
    {"Name": "MUX", "ID": 100}
  ],
  "Wires": [
    {"SourcePinOwnerID": 1, "TargetPinOwnerID": 100, "TargetPinID": 0},
    {"SourcePinOwnerID": 2, "TargetPinOwnerID": 100, "TargetPinID": 1},
    {"SourcePinOwnerID": 3, "TargetPinOwnerID": 100, "TargetPinID": 2},
    {"SourcePinOwnerID": 100, "TargetPinOwnerID": 4}
  ]
}
```

**HDL Gerado:**
```hdl
CHIP SimpleMux {
    IN a, b, sel;
    OUT out;

    PARTS:
    Mux(a=a, b=b, sel=sel, out=out);
}
```

### Exemplo 2: MUX 8-bit (do seu JSON)

**Estrutura Conceitual:**
```
IN0[8] â”€â”€â†’ 8-1BIT â”€â”€â†’ [8 bits separados] â”€â”€â†’ 8Ã— MUX â”€â”€â†’ 1-8BIT â”€â”€â†’ OUT[8]
                                                â†‘
IN1[8] â”€â”€â†’ 8-1BIT â”€â”€â†’ [8 bits separados] â”€â”€â”€â”€â”€â”˜
                                                â†‘
SEL â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

**HDL Equivalente:**
```hdl
CHIP Mux8Bit {
    IN in0[8], in1[8], sel;
    OUT out[8];

    PARTS:
    // Para cada bit do barramento, aplicar MUX
    Mux(a=in0[0], b=in1[0], sel=sel, out=out[0]);
    Mux(a=in0[1], b=in1[1], sel=sel, out=out[1]);
    Mux(a=in0[2], b=in1[2], sel=sel, out=out[2]);
    Mux(a=in0[3], b=in1[3], sel=sel, out=out[3]);
    Mux(a=in0[4], b=in1[4], sel=sel, out=out[4]);
    Mux(a=in0[5], b=in1[5], sel=sel, out=out[5]);
    Mux(a=in0[6], b=in1[6], sel=sel, out=out[6]);
    Mux(a=in0[7], b=in1[7], sel=sel, out=out[7]);
}
```

---

## ğŸš€ Melhorias Futuras

### Para tornar o conversor production-ready:

1. **Resolver PinIDs Automaticamente**
   - Analisar OutputPinColourInfo
   - Inferir ordem de pinos por posiÃ§Ã£o

2. **Suporte a Chips Complexos**
   - Reconhecer padrÃµes comuns (ripple carry, etc)
   - Biblioteca de templates

3. **OtimizaÃ§Ã£o**
   - Eliminar wires redundantes
   - Simplificar conexÃµes diretas

4. **ValidaÃ§Ã£o**
   - Verificar se todos os pinos estÃ£o conectados
   - Detectar loops combinacionais

5. **Interface GrÃ¡fica**
   - Upload de JSON
   - VisualizaÃ§Ã£o do circuito
   - Download do HDL

---

## ğŸ“š ReferÃªncias

- [Digital Logic Sim - Sebastian Lague](https://sebastian.itch.io/digital-logic-sim)
- [Nand2tetris](https://www.nand2tetris.org/)
- [HDL Survival Guide](https://www.nand2tetris.org/hdl-survival-guide)

---

## ğŸ¯ ConclusÃ£o

A conversÃ£o de DLS para HDL Ã© **possÃ­vel mas requer interpretaÃ§Ã£o**, pois:

1. **DLS Ã© visual-first** - foca em representaÃ§Ã£o grÃ¡fica
2. **HDL Ã© textual** - foca em hierarquia e conexÃµes lÃ³gicas
3. **Barramentos sÃ£o tratados diferentemente**
4. **Componentes nÃ£o sÃ£o 1:1 equivalentes**

Os scripts fornecidos cobrem ~70% dos casos comuns. Para circuitos complexos, pode ser necessÃ¡rio ajuste manual.
