module s10_clock_mux (
		input  wire  inclk0x,   //   inclk0x.clk
		input  wire  inclk1x,   //   inclk1x.clk
		input  wire  clkselect, // clkselect.export
		output wire  outclk     //    outclk.clk
	);
endmodule

