# 8085

Der Intel 8085 ist ein 8-Bit __CISC__ Mikroprozessor, eingefuehrt im Jahre 1976.

Adressgroessen sind alle 16-Bit und Datengroessen 8-Bit.

Ein Mikroprozessor ist nur der *Prozessor* in der Von-Neumann Architektur,
enthaelt also nur das Leitwerk und das Rechenwerk sowie Busse bzw. Verbindungen
zu *externen* Speichern und E/A-Werken.

## Aufbau

Der Intel 8085 hat einen internen 8-Bit Datenbus, ueber welchen alle Daten und
Informationen uebertragen werden. An diesen Datenbus angebunden sind:

* 8-Bit Register:
	+ Das Akkumulator-Register (genau nach Von-Neumann Architektur).
	+ Das Befehlsregister.
	+ Acht Allzweckregister (abweichend von der Von-Neumann Architektur).


* Drei 16-Bit Register:
	+ Stack-Pointer
	+ Befehlszaehler
	+ Auf-und-Abwaertszaehler zum Verarbeiten von Strings/Datenbloecken. Mit diesen
	kann man leicht Adressen hoch-/runterzaehlen.


* Ein 5-Bit Register: Das Statusregister. Mit den Flags:
	+ Zero ($Z$)
	+ Sign ($S$)
	+ Overflow ($P$)
	+ Carry beim 8-ten Bit ($CY$)
	+ Carry beim 4-ten Bit ($AC$)

Weiters hat der Mikroprozessor zwei Eingaenge fuer Taktsignale sowie zwei fuer
serielle Ein- und Ausgabe. Diese zwei Seriellen Schnittstellen heissen $SID$
(serial-in-data) und $SOD$ (serial-out-data) und sind jeweils einen Bit breit.

Das Leitwerk ist hauptsaechlich der Befehlsdekodierer und die
Maschinenzyklussteuerung.

### Interrupts

Es gibt noch ein Unterbrechungswerk ("interrupt control register"; ICR). Dieses
hat einen Eingang um einen Interrupt anzufordern (interrupt request; INTR), einen
Ausgang, ueber welchen der Prozessor antwortet, ob es den Interrupt zulaesst
(interrupt acknowledge; INTA), und schliesslich noch mehrere Eingaenge um die
Prioritaet des Interrupts festzulegen. Dies ist notwendig, da es mehrere
Interrupts zur selben Zeit geben kann, wobei manche wichtiger sein koennen als
andere (Stromausfall > I/O Device ready).

Weiters gibt es noch ein sogenanntes "Interrupt-Enable Flip-Flop"
(INTE-FF). Dieses speichert intern, ob Interrupts gerade zugelassen sind, oder
nicht. Behandelt der Prozessor beispielsweise gerade einen Interrupt, sind keine
weiteren mehr zugelassen, also geht dieses FF LOW.

Eine Interrupt Routine waere also:

1. Ein externes Geraet sendet einen interrupt-request ueber den INTR Eingang.
2. Wenn das INTE-FF gerade HIGH ist, der Prozessor also Interrupts erlaubt,
   sendet der Prozessor danach ein Signal ueber den INTA Ausgang (interrupt
   acknowledge). Der INTA ist dabei default HIGH, also steht LOW fuer ein
   acknowledge. Bevor die Unterbrechung behandelt wird, wird noch die
   Ruecksprungadresse, also die Adresse des momentan laufenden und nun
   unterbrochenen Programms auf den Stack gelegt, zusammen mit etwas
   Programm-Statusinformation.
3. Der INTE-FF geht dann sofort LOW, um keine weiteren Interrupts bei den
   Vorbereitungen fuer die Interrupt Behandlung zuzulassen.
4. Nach den Vorbereitungen zur Interrupt Behandlung geht das INTE-FF schon
   moeglicherweise vor der Beendigung der Behandlung wieder HIGH, um Interrupts
   hoeherer Prioritaet zuzulassen.
4. Ist der Prozessor mit dem Interrupt fertig, wird der alte Programmstatus des
   unterbrochenen Programms vom Stack genommen und der alte Befehlszaehler
   wiederhergestellt.

Theoretisch kann eine Interrupt Routine von einem weiteren Interrupt mit
groesserer Prioritaet wieder unterbrochen werden.

Es wird aber immer der momentane Maschinenbefehl zu Ende gefuehrt, und immer
__erst am Ende der kompletten Ausfuehrung eines Maschinenbefehls werden
Interrupts behandelt__. Das kann problematisch sein, wenn die Ausfuehrung eines
Maschinenbefehls sehr lange dauert.

### Adressbus

Der 8085 hat einen unidirektionalen 8-Bit Adressbus sowie einen bidirektionalen
8-Bit Daten- und Adressbus als Anbindung an den Hauptspeicher sowie das
Ein-/Ausgabewerk. Somit kann der Prozessor im Hauptspeicher eine 16-Bit Adresse
adressieren und sich ein 8-Bit Datum holen. Die oberen 8 Bit der Adressen gehen
dabei ueber den unidirektionalen Bus und die unteren ueber den
bidirektionalen. Der 8-Bit Adressbus und 8-Bit Datenbus werden in einem 16-Bit
Hauptadressbus vereint.

An den Enden der Adress- und Datenbusse gibt es noch 8-Bit Puffer fuer Daten
oder Adressteile.

Weil Adressen im ersten Takt des Maschinenbefehlszyklus immer angesprochen
werden und erst im dritten Takt die Daten eingelesen werden, kann man diese
Busse teilen. Sie werden nie gleichzeitig benoetigt werden. Im zweiten Takt wird
der Bus umgeschalten, also werden zuvor im ersten Takt die unteren acht Bit der
Adresse, die auf dem Datenbus uebergeben wurden, in ein temporaeres Register
gespeichert. Dieses nennt man "Adress-Latch". Es speichert bis zum Ende des
Takts diesen Adressteil, sodass im zweiten Takt die Adresse stabil ueber den
16-Bit breiten Hauptadressbus an den Hauptspeicher oder das E/A Werk uebergeben
werden kann.

Um dieses Latch ein- und auszuschalten, gibt es noch ein *Adress-Latch-Enable*
(ALE) Signal vom Prozessor zu diesem Baustein. Dieser Baustein hat uebrigens die
Baunummer 8212.

### Hauptspeicher

Man koennte zwar 16-Bit ueber den Adress-/Datenbus adressieren, aber die
Hersteller meinten, dass $2^{16}\, B = 64\, KiB$ zu viel sei, also hat man die
oberen zwei Bit sogar entfernt. Somit kann man im 8085 also nur $16\, KiB$
adressieren.

Es gibt vom Prozessor aus ein $\overline{WR}$ (Write) sowie ein $\overline{RD}$
(Read) Signal, das bestimmt, ob geschrieben oder gelesen werden soll (es sind
zwei separate Signale). Diese Redundanz (eine Bit wuerde ja genuegen) ist zum
besseren Hardware Debuggen von aussen.

Vom Prozessor geht auch ein RESET Signal aus. Wird der Prozessor resettet, muss
dieses Signal auch weiter an den Hauptspeicher geleitet werden.

Der Prozessor hat auch einen READY (RDY) Eingang, der dem Prozessor sagen soll,
ob das angeforderte Datum vom Hauptspeicher schon da ist. Aber der Hauptspeicher
schafft es immer in einem Takt, also wird dieses Signal meistens direkt an Vcc
verbunden.

Der 8085 hat einen ROM und einen RAM.

## Maschinenbefehlszyklus

Der Maschinenbefehlszyklus des 8085 besteht in vereinfachter Form aus den
folgenden vier Phasen:

1. Befehl im Speicher adressieren (Adresse auf den Adressbus); 1 Takt.
2. Lesezyklus im Speicher (Speicherzugriff); 1 Takt.
3. Befehl ins Instruktionsregister laden (vom Datenbus); 1 Takt.
4. Befehl dekodieren und ausfuehren (im Leitwerk); min 1 Takt.

Es gibt jedoch zusaetzliche Zeitabhaengigkeiten vom Speicher, dem
Ein-/Ausgabewerk oder Interrupts. Es kann beispielsweise sein, dass der Speicher
gerade beschaeftigt ist, und der Prozessor daher zur Ausfuehrung eines
Maschinenbefehls warten muss (dann muss der Prozessor NOPs ausfuehren). Bei
bedingten Spruengen haengt die Ausfuehrungszeit natuerlich auch vom
Statusregister ab.

Schreibbefehle sind nur drei Takte, weil die vierte Phase entfaellt (1. Takt:
adressieren; 2. Takt: Schreibzyklus starten; 3. Takt: Datum auf den Datenbus).

Unterprogrammspruenge sind besonders teuer (18 Grundtakte), weil man noch die
Ruecksprungadresse auf den Stack speichern muss.

Wegen den unterschiedlichen Befehlsformaten (siehe unten) und den
unterschiedlichen Zeitbedingungen (siehe oben) besteht der
Maschinenbefehlszyklus des 8085 aus einer variablen Anzahl von Maschinenzyklen.

Allgemein sind es jedoch:

* __$1$ bis $5$ Maschinenbefehlszyklen__
* __$3$ bis $6$ Taktzyklen__.

Hierbei ist die Maschinenbefehlszykluszeit die Ausfuehrungsdauer eines
Maschinenbefehls und die Taktzykluszeit der Reziprokwert der Prozessorfrequenz
(also sozusagen die Prozessorperiode).

Man kann den 8085 sogar als endlichen Automaten mit den Zustandsmenge $Q =
\{T_1, T_2, T_3, T_4, T_5, T_6, T_{WAIT}, T_{HOLD}, T_{RESET}, T_{HALT}\}$
modellieren.

__Am Ende eines Maschinenbefehlszyklus wird nach Interrupts gesehen.__

## Befehlsformat

Der 8085 hat ein variables Befehlsformat. Instruktionen koenen einen, zwei oder
drei Bytes lang sein, je nach Groesse des Adressteils. Der OpCode ist immer acht
Bits lang:

```
   8B           8B            8B
[ OpCode | AdressTeil1 | AdressTeil2 ]
```

Ein solches variables Format nennt man "heterogen". Deswegen nennt man den 8085
einen CISC Prozessor.

__Instruktionen zu fetchen dauert je nach Instruktionslaenge $3$ bis $6$
Takte.__ (Mehr wenn man noch eine Konstante/Adresse holen muss).

## Befehle

Der 8085 konnte nur addieren, subtrahieren und logische Operationen
durchfueheren. Multiplikation musste man in Software durch vielfache Addition
implementieren, und Division durch vielfache Subtraktion.

Arithmetische Befehle lassen auch einen Speicheroperanden zu.

Es gibt noch einen NOP Befehls (No Operation), der einfach vier Takte lang
nichts macht. Er ist nuetzlich, da man bei anderen "rein verzoegernden"
Befehlen, die man sich ausdenken koennte, Flags oder anderes verandern koennte,
aber beim NOP Befehl sicher nicht.

Eine weiterer besonderer ist `HLT`, dieser haelt den ganzen Prozessor einfach
an.

## Ein-/Ausgabe

Der 8085 Prozessor benutzt das Konzept der memory-mapped I/O, also eine auf
Speicheradressen abgebildete Adressierung der Ein-/Ausgabegeraete. Generell gibt
es zwischen dem Ein-/Ausgabewerk und dem Prozessor einen Puffer,
in welchem Daten vom Prozessor abgeholt (fuer input) oder eingeschrieben (fuer
output) werden koennen. Anstelle nun separate Adressen fuer diesen Puffer zu
haben, verwendet man einfach den selben 16-Bit Adressbus wie fuer den
Hauptspeicher. Es gibt dann einfach noch ein zusaetzliches Signal das besagt, ob
die vom Prozessor gerade auf den Adressbus gelegte Adresse fuer den
Hauptspeicher ist, oder den I/O Puffer. Dieses Signal ist das $IO/\overline{M}$,
also HIGH = IO, LOW = M.

Somit kann man also entweder $64\, KiB$ Daten im Hauptspeicher adressieren, oder
$64\, KiB$ bzw. $64 000$ 8-Bit Register im I/O Puffer (entsprechen $64 000$ E/A
Geraeten). Weil man sich aber gedacht hat, dass $256$ Geraete wohl reichen
werden, benutzt man fuer den E/A Puffer nur $8$ der moeglichen $16$ Bit. Diese $8$ Bits nennt man dann die *Portnummer* des E/A-Werkes.

Dieselben $\overline{WR}$/$\overline{RD}$ (Write/Read) Signale, die dem Speicher
sagen, ob die ankommende Adresse zum schreiben oder zum Lesen ist, sind auch an
das E/A Werk angeschlossen.

Das E/A Werk ist auch direkt mit dem Taktsignal vom Prozessor angeschlossen,
also es hat den selben Takt wie der Prozessor.

Vom Prozessor geht auch ein RESET Signal an das E/A Werk. Wenn der Prozessor
resettet wird, muss dieses Signal auch an das E/A Werk so weitergeleitet werden.

## Ausgabebefehl OUT

Der Ausgabebefehl OUT der 8085 ISA uebertraegt den Wert des Akkumulators an
einen adressierten Ausgabeport. Dieser Befehl ist also ein 16-Bit/2-Byte Befehl,
bestehend aus dem 8-Bit OpCode und der 8-Bit Portnummer.

`OUT 6 ; RA -> Port 6`

Er dauert drei Maschinenzyklen und zehn Taktzyklen, falls der Speicher nicht
warten muss (wenn der die Instruktion fetched).

1. Maschinenzyklus: Instruction-Fetch (Adresse auf den Adressbus, Instruktion
   dann auf den Datenbus); 4 Takte.
2. Maschinenzyklus: Ausgabeport aus dem Hauptspeicher laden (ist eine
   Konstante); 3 Takte.
3. Maschinenzyklen: $IO/\overline{M}$ geht nun auf $IO$ und die Ausgabeportadresse geht an das
   E/A Werk (dessen Puffer) und das Datum des Akkumulators wird dann ueber den
   Datenbus zu diesem Port geschickt; 3 Takte.

## Adressierungmodi

Es gibt im 8085 die folgenden Adressierungmodi:

1. Unmittelbar (Immediate): Konstante in der Instruktion, welche dann aus dem
   Speicher geholt werden muss (`push 5`)

2. Implizit: Fuer Befehle, bei welchen die Adressen implizit    (Nulladressformbefehle) sind. Z.B. XCHG,
   welches automatisch auf den oberen zwei Adressen des Stacks arbeitet (`clc`)

3. Registerdirekt: Der Operand des Befehls ist ein Register, dass den Wert
   enthaelt (`inc eax`).

4. Direkt: Der Operand des Befehls ist eine Speicheradresse, an welcher der
   eigentliche Operand steht (`inc [0x0]`).

5. Registerindirekt: Der Operand des Befehls ist ein Register, das die
   Speicheradresse des eigentlichen Operanden enthaelt (`inc [eax]`)
