/**
 * \file IfxLmu_bf.h
 * \brief
 * \copyright Copyright (c) 2015 Infineon Technologies AG. All rights reserved.
 *
 * Version: lmu_aurixplus_its_MCSFR.xml dated 29.04.2015
 * Specification: TBD
 * MAY BE CHANGED BY USER [yes/no]: No
 *
 *                                 IMPORTANT NOTICE
 *
 * Infineon Technologies AG (Infineon) is supplying this file for use
 * exclusively with Infineon's microcontroller products. This file can be freely
 * distributed within development tools that are supporting such microcontroller
 * products.
 *
 * THIS SOFTWARE IS PROVIDED "AS IS".  NO WARRANTIES, WHETHER EXPRESS, IMPLIED
 * OR STATUTORY, INCLUDING, BUT NOT LIMITED TO, IMPLIED WARRANTIES OF
 * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE APPLY TO THIS SOFTWARE.
 * INFINEON SHALL NOT, IN ANY CIRCUMSTANCES, BE LIABLE FOR SPECIAL, INCIDENTAL,
 * OR CONSEQUENTIAL DAMAGES, FOR ANY REASON WHATSOEVER.
 *
 * \defgroup IfxLld_Lmu_BitfieldsMask Bitfields mask and offset
 * \ingroup IfxLld_Lmu
 *
 */
#ifndef IFXLMU_BF_H
#define IFXLMU_BF_H                  1
/******************************************************************************/
/******************************************************************************/
/** \addtogroup IfxLld_Lmu_BitfieldsMask
 * \{  */

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN0 */
#define IFX_LMU_ACCEN0_EN0_LEN       (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN0 */
#define IFX_LMU_ACCEN0_EN0_MSK       (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN0 */
#define IFX_LMU_ACCEN0_EN0_OFF       (0)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN10 */
#define IFX_LMU_ACCEN0_EN10_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN10 */
#define IFX_LMU_ACCEN0_EN10_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN10 */
#define IFX_LMU_ACCEN0_EN10_OFF      (10)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN11 */
#define IFX_LMU_ACCEN0_EN11_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN11 */
#define IFX_LMU_ACCEN0_EN11_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN11 */
#define IFX_LMU_ACCEN0_EN11_OFF      (11)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN12 */
#define IFX_LMU_ACCEN0_EN12_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN12 */
#define IFX_LMU_ACCEN0_EN12_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN12 */
#define IFX_LMU_ACCEN0_EN12_OFF      (12)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN13 */
#define IFX_LMU_ACCEN0_EN13_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN13 */
#define IFX_LMU_ACCEN0_EN13_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN13 */
#define IFX_LMU_ACCEN0_EN13_OFF      (13)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN14 */
#define IFX_LMU_ACCEN0_EN14_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN14 */
#define IFX_LMU_ACCEN0_EN14_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN14 */
#define IFX_LMU_ACCEN0_EN14_OFF      (14)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN15 */
#define IFX_LMU_ACCEN0_EN15_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN15 */
#define IFX_LMU_ACCEN0_EN15_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN15 */
#define IFX_LMU_ACCEN0_EN15_OFF      (15)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN16 */
#define IFX_LMU_ACCEN0_EN16_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN16 */
#define IFX_LMU_ACCEN0_EN16_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN16 */
#define IFX_LMU_ACCEN0_EN16_OFF      (16)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN17 */
#define IFX_LMU_ACCEN0_EN17_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN17 */
#define IFX_LMU_ACCEN0_EN17_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN17 */
#define IFX_LMU_ACCEN0_EN17_OFF      (17)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN18 */
#define IFX_LMU_ACCEN0_EN18_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN18 */
#define IFX_LMU_ACCEN0_EN18_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN18 */
#define IFX_LMU_ACCEN0_EN18_OFF      (18)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN19 */
#define IFX_LMU_ACCEN0_EN19_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN19 */
#define IFX_LMU_ACCEN0_EN19_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN19 */
#define IFX_LMU_ACCEN0_EN19_OFF      (19)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN1 */
#define IFX_LMU_ACCEN0_EN1_LEN       (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN1 */
#define IFX_LMU_ACCEN0_EN1_MSK       (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN1 */
#define IFX_LMU_ACCEN0_EN1_OFF       (1)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN20 */
#define IFX_LMU_ACCEN0_EN20_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN20 */
#define IFX_LMU_ACCEN0_EN20_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN20 */
#define IFX_LMU_ACCEN0_EN20_OFF      (20)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN21 */
#define IFX_LMU_ACCEN0_EN21_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN21 */
#define IFX_LMU_ACCEN0_EN21_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN21 */
#define IFX_LMU_ACCEN0_EN21_OFF      (21)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN22 */
#define IFX_LMU_ACCEN0_EN22_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN22 */
#define IFX_LMU_ACCEN0_EN22_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN22 */
#define IFX_LMU_ACCEN0_EN22_OFF      (22)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN23 */
#define IFX_LMU_ACCEN0_EN23_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN23 */
#define IFX_LMU_ACCEN0_EN23_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN23 */
#define IFX_LMU_ACCEN0_EN23_OFF      (23)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN24 */
#define IFX_LMU_ACCEN0_EN24_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN24 */
#define IFX_LMU_ACCEN0_EN24_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN24 */
#define IFX_LMU_ACCEN0_EN24_OFF      (24)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN25 */
#define IFX_LMU_ACCEN0_EN25_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN25 */
#define IFX_LMU_ACCEN0_EN25_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN25 */
#define IFX_LMU_ACCEN0_EN25_OFF      (25)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN26 */
#define IFX_LMU_ACCEN0_EN26_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN26 */
#define IFX_LMU_ACCEN0_EN26_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN26 */
#define IFX_LMU_ACCEN0_EN26_OFF      (26)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN27 */
#define IFX_LMU_ACCEN0_EN27_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN27 */
#define IFX_LMU_ACCEN0_EN27_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN27 */
#define IFX_LMU_ACCEN0_EN27_OFF      (27)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN28 */
#define IFX_LMU_ACCEN0_EN28_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN28 */
#define IFX_LMU_ACCEN0_EN28_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN28 */
#define IFX_LMU_ACCEN0_EN28_OFF      (28)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN29 */
#define IFX_LMU_ACCEN0_EN29_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN29 */
#define IFX_LMU_ACCEN0_EN29_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN29 */
#define IFX_LMU_ACCEN0_EN29_OFF      (29)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN2 */
#define IFX_LMU_ACCEN0_EN2_LEN       (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN2 */
#define IFX_LMU_ACCEN0_EN2_MSK       (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN2 */
#define IFX_LMU_ACCEN0_EN2_OFF       (2)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN30 */
#define IFX_LMU_ACCEN0_EN30_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN30 */
#define IFX_LMU_ACCEN0_EN30_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN30 */
#define IFX_LMU_ACCEN0_EN30_OFF      (30)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN31 */
#define IFX_LMU_ACCEN0_EN31_LEN      (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN31 */
#define IFX_LMU_ACCEN0_EN31_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN31 */
#define IFX_LMU_ACCEN0_EN31_OFF      (31)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN3 */
#define IFX_LMU_ACCEN0_EN3_LEN       (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN3 */
#define IFX_LMU_ACCEN0_EN3_MSK       (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN3 */
#define IFX_LMU_ACCEN0_EN3_OFF       (3)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN4 */
#define IFX_LMU_ACCEN0_EN4_LEN       (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN4 */
#define IFX_LMU_ACCEN0_EN4_MSK       (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN4 */
#define IFX_LMU_ACCEN0_EN4_OFF       (4)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN5 */
#define IFX_LMU_ACCEN0_EN5_LEN       (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN5 */
#define IFX_LMU_ACCEN0_EN5_MSK       (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN5 */
#define IFX_LMU_ACCEN0_EN5_OFF       (5)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN6 */
#define IFX_LMU_ACCEN0_EN6_LEN       (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN6 */
#define IFX_LMU_ACCEN0_EN6_MSK       (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN6 */
#define IFX_LMU_ACCEN0_EN6_OFF       (6)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN7 */
#define IFX_LMU_ACCEN0_EN7_LEN       (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN7 */
#define IFX_LMU_ACCEN0_EN7_MSK       (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN7 */
#define IFX_LMU_ACCEN0_EN7_OFF       (7)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN8 */
#define IFX_LMU_ACCEN0_EN8_LEN       (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN8 */
#define IFX_LMU_ACCEN0_EN8_MSK       (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN8 */
#define IFX_LMU_ACCEN0_EN8_OFF       (8)

/** \\brief  Length for Ifx_LMU_ACCEN0_Bits.EN9 */
#define IFX_LMU_ACCEN0_EN9_LEN       (1)

/** \\brief  Mask for Ifx_LMU_ACCEN0_Bits.EN9 */
#define IFX_LMU_ACCEN0_EN9_MSK       (0x1)

/** \\brief  Offset for Ifx_LMU_ACCEN0_Bits.EN9 */
#define IFX_LMU_ACCEN0_EN9_OFF       (9)

/** \\brief  Length for Ifx_LMU_CLC_Bits.DISR */
#define IFX_LMU_CLC_DISR_LEN         (1)

/** \\brief  Mask for Ifx_LMU_CLC_Bits.DISR */
#define IFX_LMU_CLC_DISR_MSK         (0x1)

/** \\brief  Offset for Ifx_LMU_CLC_Bits.DISR */
#define IFX_LMU_CLC_DISR_OFF         (0)

/** \\brief  Length for Ifx_LMU_CLC_Bits.DISS */
#define IFX_LMU_CLC_DISS_LEN         (1)

/** \\brief  Mask for Ifx_LMU_CLC_Bits.DISS */
#define IFX_LMU_CLC_DISS_MSK         (0x1)

/** \\brief  Offset for Ifx_LMU_CLC_Bits.DISS */
#define IFX_LMU_CLC_DISS_OFF         (1)

/** \\brief  Length for Ifx_LMU_MEMCON_Bits.ADDERR */
#define IFX_LMU_MEMCON_ADDERR_LEN    (1)

/** \\brief  Mask for Ifx_LMU_MEMCON_Bits.ADDERR */
#define IFX_LMU_MEMCON_ADDERR_MSK    (0x1)

/** \\brief  Offset for Ifx_LMU_MEMCON_Bits.ADDERR */
#define IFX_LMU_MEMCON_ADDERR_OFF    (7)

/** \\brief  Length for Ifx_LMU_MEMCON_Bits.DATAERR */
#define IFX_LMU_MEMCON_DATAERR_LEN   (1)

/** \\brief  Mask for Ifx_LMU_MEMCON_Bits.DATAERR */
#define IFX_LMU_MEMCON_DATAERR_MSK   (0x1)

/** \\brief  Offset for Ifx_LMU_MEMCON_Bits.DATAERR */
#define IFX_LMU_MEMCON_DATAERR_OFF   (6)

/** \\brief  Length for Ifx_LMU_MEMCON_Bits.ERRDIS */
#define IFX_LMU_MEMCON_ERRDIS_LEN    (1)

/** \\brief  Mask for Ifx_LMU_MEMCON_Bits.ERRDIS */
#define IFX_LMU_MEMCON_ERRDIS_MSK    (0x1)

/** \\brief  Offset for Ifx_LMU_MEMCON_Bits.ERRDIS */
#define IFX_LMU_MEMCON_ERRDIS_OFF    (9)

/** \\brief  Length for Ifx_LMU_MEMCON_Bits.INTERR */
#define IFX_LMU_MEMCON_INTERR_LEN    (1)

/** \\brief  Mask for Ifx_LMU_MEMCON_Bits.INTERR */
#define IFX_LMU_MEMCON_INTERR_MSK    (0x1)

/** \\brief  Offset for Ifx_LMU_MEMCON_Bits.INTERR */
#define IFX_LMU_MEMCON_INTERR_OFF    (2)

/** \\brief  Length for Ifx_LMU_MEMCON_Bits.PMIC */
#define IFX_LMU_MEMCON_PMIC_LEN      (1)

/** \\brief  Mask for Ifx_LMU_MEMCON_Bits.PMIC */
#define IFX_LMU_MEMCON_PMIC_MSK      (0x1)

/** \\brief  Offset for Ifx_LMU_MEMCON_Bits.PMIC */
#define IFX_LMU_MEMCON_PMIC_OFF      (8)

/** \\brief  Length for Ifx_LMU_MEMCON_Bits.RMWERR */
#define IFX_LMU_MEMCON_RMWERR_LEN    (1)

/** \\brief  Mask for Ifx_LMU_MEMCON_Bits.RMWERR */
#define IFX_LMU_MEMCON_RMWERR_MSK    (0x1)

/** \\brief  Offset for Ifx_LMU_MEMCON_Bits.RMWERR */
#define IFX_LMU_MEMCON_RMWERR_OFF    (4)

/** \\brief  Length for Ifx_LMU_MODID_Bits.ID_VALUE */
#define IFX_LMU_MODID_ID_VALUE_LEN   (32)

/** \\brief  Mask for Ifx_LMU_MODID_Bits.ID_VALUE */
#define IFX_LMU_MODID_ID_VALUE_MSK   (0xffffffff)

/** \\brief  Offset for Ifx_LMU_MODID_Bits.ID_VALUE */
#define IFX_LMU_MODID_ID_VALUE_OFF   (0)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN0 */
#define IFX_LMU_RGN_ACCENWA_EN0_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN0 */
#define IFX_LMU_RGN_ACCENWA_EN0_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN0 */
#define IFX_LMU_RGN_ACCENWA_EN0_OFF  (0)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN10 */
#define IFX_LMU_RGN_ACCENWA_EN10_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN10 */
#define IFX_LMU_RGN_ACCENWA_EN10_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN10 */
#define IFX_LMU_RGN_ACCENWA_EN10_OFF (10)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN11 */
#define IFX_LMU_RGN_ACCENWA_EN11_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN11 */
#define IFX_LMU_RGN_ACCENWA_EN11_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN11 */
#define IFX_LMU_RGN_ACCENWA_EN11_OFF (11)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN12 */
#define IFX_LMU_RGN_ACCENWA_EN12_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN12 */
#define IFX_LMU_RGN_ACCENWA_EN12_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN12 */
#define IFX_LMU_RGN_ACCENWA_EN12_OFF (12)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN13 */
#define IFX_LMU_RGN_ACCENWA_EN13_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN13 */
#define IFX_LMU_RGN_ACCENWA_EN13_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN13 */
#define IFX_LMU_RGN_ACCENWA_EN13_OFF (13)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN14 */
#define IFX_LMU_RGN_ACCENWA_EN14_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN14 */
#define IFX_LMU_RGN_ACCENWA_EN14_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN14 */
#define IFX_LMU_RGN_ACCENWA_EN14_OFF (14)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN15 */
#define IFX_LMU_RGN_ACCENWA_EN15_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN15 */
#define IFX_LMU_RGN_ACCENWA_EN15_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN15 */
#define IFX_LMU_RGN_ACCENWA_EN15_OFF (15)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN16 */
#define IFX_LMU_RGN_ACCENWA_EN16_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN16 */
#define IFX_LMU_RGN_ACCENWA_EN16_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN16 */
#define IFX_LMU_RGN_ACCENWA_EN16_OFF (16)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN17 */
#define IFX_LMU_RGN_ACCENWA_EN17_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN17 */
#define IFX_LMU_RGN_ACCENWA_EN17_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN17 */
#define IFX_LMU_RGN_ACCENWA_EN17_OFF (17)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN18 */
#define IFX_LMU_RGN_ACCENWA_EN18_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN18 */
#define IFX_LMU_RGN_ACCENWA_EN18_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN18 */
#define IFX_LMU_RGN_ACCENWA_EN18_OFF (18)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN19 */
#define IFX_LMU_RGN_ACCENWA_EN19_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN19 */
#define IFX_LMU_RGN_ACCENWA_EN19_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN19 */
#define IFX_LMU_RGN_ACCENWA_EN19_OFF (19)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN1 */
#define IFX_LMU_RGN_ACCENWA_EN1_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN1 */
#define IFX_LMU_RGN_ACCENWA_EN1_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN1 */
#define IFX_LMU_RGN_ACCENWA_EN1_OFF  (1)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN20 */
#define IFX_LMU_RGN_ACCENWA_EN20_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN20 */
#define IFX_LMU_RGN_ACCENWA_EN20_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN20 */
#define IFX_LMU_RGN_ACCENWA_EN20_OFF (20)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN21 */
#define IFX_LMU_RGN_ACCENWA_EN21_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN21 */
#define IFX_LMU_RGN_ACCENWA_EN21_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN21 */
#define IFX_LMU_RGN_ACCENWA_EN21_OFF (21)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN22 */
#define IFX_LMU_RGN_ACCENWA_EN22_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN22 */
#define IFX_LMU_RGN_ACCENWA_EN22_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN22 */
#define IFX_LMU_RGN_ACCENWA_EN22_OFF (22)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN23 */
#define IFX_LMU_RGN_ACCENWA_EN23_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN23 */
#define IFX_LMU_RGN_ACCENWA_EN23_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN23 */
#define IFX_LMU_RGN_ACCENWA_EN23_OFF (23)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN24 */
#define IFX_LMU_RGN_ACCENWA_EN24_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN24 */
#define IFX_LMU_RGN_ACCENWA_EN24_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN24 */
#define IFX_LMU_RGN_ACCENWA_EN24_OFF (24)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN25 */
#define IFX_LMU_RGN_ACCENWA_EN25_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN25 */
#define IFX_LMU_RGN_ACCENWA_EN25_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN25 */
#define IFX_LMU_RGN_ACCENWA_EN25_OFF (25)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN26 */
#define IFX_LMU_RGN_ACCENWA_EN26_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN26 */
#define IFX_LMU_RGN_ACCENWA_EN26_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN26 */
#define IFX_LMU_RGN_ACCENWA_EN26_OFF (26)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN27 */
#define IFX_LMU_RGN_ACCENWA_EN27_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN27 */
#define IFX_LMU_RGN_ACCENWA_EN27_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN27 */
#define IFX_LMU_RGN_ACCENWA_EN27_OFF (27)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN28 */
#define IFX_LMU_RGN_ACCENWA_EN28_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN28 */
#define IFX_LMU_RGN_ACCENWA_EN28_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN28 */
#define IFX_LMU_RGN_ACCENWA_EN28_OFF (28)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN29 */
#define IFX_LMU_RGN_ACCENWA_EN29_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN29 */
#define IFX_LMU_RGN_ACCENWA_EN29_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN29 */
#define IFX_LMU_RGN_ACCENWA_EN29_OFF (29)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN2 */
#define IFX_LMU_RGN_ACCENWA_EN2_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN2 */
#define IFX_LMU_RGN_ACCENWA_EN2_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN2 */
#define IFX_LMU_RGN_ACCENWA_EN2_OFF  (2)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN30 */
#define IFX_LMU_RGN_ACCENWA_EN30_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN30 */
#define IFX_LMU_RGN_ACCENWA_EN30_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN30 */
#define IFX_LMU_RGN_ACCENWA_EN30_OFF (30)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN31 */
#define IFX_LMU_RGN_ACCENWA_EN31_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN31 */
#define IFX_LMU_RGN_ACCENWA_EN31_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN31 */
#define IFX_LMU_RGN_ACCENWA_EN31_OFF (31)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN3 */
#define IFX_LMU_RGN_ACCENWA_EN3_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN3 */
#define IFX_LMU_RGN_ACCENWA_EN3_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN3 */
#define IFX_LMU_RGN_ACCENWA_EN3_OFF  (3)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN4 */
#define IFX_LMU_RGN_ACCENWA_EN4_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN4 */
#define IFX_LMU_RGN_ACCENWA_EN4_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN4 */
#define IFX_LMU_RGN_ACCENWA_EN4_OFF  (4)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN5 */
#define IFX_LMU_RGN_ACCENWA_EN5_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN5 */
#define IFX_LMU_RGN_ACCENWA_EN5_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN5 */
#define IFX_LMU_RGN_ACCENWA_EN5_OFF  (5)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN6 */
#define IFX_LMU_RGN_ACCENWA_EN6_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN6 */
#define IFX_LMU_RGN_ACCENWA_EN6_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN6 */
#define IFX_LMU_RGN_ACCENWA_EN6_OFF  (6)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN7 */
#define IFX_LMU_RGN_ACCENWA_EN7_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN7 */
#define IFX_LMU_RGN_ACCENWA_EN7_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN7 */
#define IFX_LMU_RGN_ACCENWA_EN7_OFF  (7)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN8 */
#define IFX_LMU_RGN_ACCENWA_EN8_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN8 */
#define IFX_LMU_RGN_ACCENWA_EN8_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN8 */
#define IFX_LMU_RGN_ACCENWA_EN8_OFF  (8)

/** \\brief  Length for Ifx_LMU_RGN_ACCENWA_Bits.EN9 */
#define IFX_LMU_RGN_ACCENWA_EN9_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGN_ACCENWA_Bits.EN9 */
#define IFX_LMU_RGN_ACCENWA_EN9_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGN_ACCENWA_Bits.EN9 */
#define IFX_LMU_RGN_ACCENWA_EN9_OFF  (9)

/** \\brief  Length for Ifx_LMU_RGN_LA_Bits.ADDR */
#define IFX_LMU_RGN_LA_ADDR_LEN      (23)

/** \\brief  Mask for Ifx_LMU_RGN_LA_Bits.ADDR */
#define IFX_LMU_RGN_LA_ADDR_MSK      (0x7fffff)

/** \\brief  Offset for Ifx_LMU_RGN_LA_Bits.ADDR */
#define IFX_LMU_RGN_LA_ADDR_OFF      (5)

/** \\brief  Length for Ifx_LMU_RGN_UA_Bits.ADDR */
#define IFX_LMU_RGN_UA_ADDR_LEN      (24)

/** \\brief  Mask for Ifx_LMU_RGN_UA_Bits.ADDR */
#define IFX_LMU_RGN_UA_ADDR_MSK      (0xffffff)

/** \\brief  Offset for Ifx_LMU_RGN_UA_Bits.ADDR */
#define IFX_LMU_RGN_UA_ADDR_OFF      (5)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN0 */
#define IFX_LMU_RGNACCENRA0_EN0_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN0 */
#define IFX_LMU_RGNACCENRA0_EN0_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN0 */
#define IFX_LMU_RGNACCENRA0_EN0_OFF  (0)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN10 */
#define IFX_LMU_RGNACCENRA0_EN10_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN10 */
#define IFX_LMU_RGNACCENRA0_EN10_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN10 */
#define IFX_LMU_RGNACCENRA0_EN10_OFF (10)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN11 */
#define IFX_LMU_RGNACCENRA0_EN11_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN11 */
#define IFX_LMU_RGNACCENRA0_EN11_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN11 */
#define IFX_LMU_RGNACCENRA0_EN11_OFF (11)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN12 */
#define IFX_LMU_RGNACCENRA0_EN12_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN12 */
#define IFX_LMU_RGNACCENRA0_EN12_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN12 */
#define IFX_LMU_RGNACCENRA0_EN12_OFF (12)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN13 */
#define IFX_LMU_RGNACCENRA0_EN13_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN13 */
#define IFX_LMU_RGNACCENRA0_EN13_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN13 */
#define IFX_LMU_RGNACCENRA0_EN13_OFF (13)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN14 */
#define IFX_LMU_RGNACCENRA0_EN14_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN14 */
#define IFX_LMU_RGNACCENRA0_EN14_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN14 */
#define IFX_LMU_RGNACCENRA0_EN14_OFF (14)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN15 */
#define IFX_LMU_RGNACCENRA0_EN15_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN15 */
#define IFX_LMU_RGNACCENRA0_EN15_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN15 */
#define IFX_LMU_RGNACCENRA0_EN15_OFF (15)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN16 */
#define IFX_LMU_RGNACCENRA0_EN16_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN16 */
#define IFX_LMU_RGNACCENRA0_EN16_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN16 */
#define IFX_LMU_RGNACCENRA0_EN16_OFF (16)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN17 */
#define IFX_LMU_RGNACCENRA0_EN17_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN17 */
#define IFX_LMU_RGNACCENRA0_EN17_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN17 */
#define IFX_LMU_RGNACCENRA0_EN17_OFF (17)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN18 */
#define IFX_LMU_RGNACCENRA0_EN18_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN18 */
#define IFX_LMU_RGNACCENRA0_EN18_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN18 */
#define IFX_LMU_RGNACCENRA0_EN18_OFF (18)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN19 */
#define IFX_LMU_RGNACCENRA0_EN19_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN19 */
#define IFX_LMU_RGNACCENRA0_EN19_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN19 */
#define IFX_LMU_RGNACCENRA0_EN19_OFF (19)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN1 */
#define IFX_LMU_RGNACCENRA0_EN1_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN1 */
#define IFX_LMU_RGNACCENRA0_EN1_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN1 */
#define IFX_LMU_RGNACCENRA0_EN1_OFF  (1)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN20 */
#define IFX_LMU_RGNACCENRA0_EN20_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN20 */
#define IFX_LMU_RGNACCENRA0_EN20_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN20 */
#define IFX_LMU_RGNACCENRA0_EN20_OFF (20)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN21 */
#define IFX_LMU_RGNACCENRA0_EN21_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN21 */
#define IFX_LMU_RGNACCENRA0_EN21_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN21 */
#define IFX_LMU_RGNACCENRA0_EN21_OFF (21)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN22 */
#define IFX_LMU_RGNACCENRA0_EN22_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN22 */
#define IFX_LMU_RGNACCENRA0_EN22_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN22 */
#define IFX_LMU_RGNACCENRA0_EN22_OFF (22)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN23 */
#define IFX_LMU_RGNACCENRA0_EN23_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN23 */
#define IFX_LMU_RGNACCENRA0_EN23_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN23 */
#define IFX_LMU_RGNACCENRA0_EN23_OFF (23)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN24 */
#define IFX_LMU_RGNACCENRA0_EN24_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN24 */
#define IFX_LMU_RGNACCENRA0_EN24_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN24 */
#define IFX_LMU_RGNACCENRA0_EN24_OFF (24)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN25 */
#define IFX_LMU_RGNACCENRA0_EN25_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN25 */
#define IFX_LMU_RGNACCENRA0_EN25_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN25 */
#define IFX_LMU_RGNACCENRA0_EN25_OFF (25)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN26 */
#define IFX_LMU_RGNACCENRA0_EN26_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN26 */
#define IFX_LMU_RGNACCENRA0_EN26_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN26 */
#define IFX_LMU_RGNACCENRA0_EN26_OFF (26)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN27 */
#define IFX_LMU_RGNACCENRA0_EN27_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN27 */
#define IFX_LMU_RGNACCENRA0_EN27_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN27 */
#define IFX_LMU_RGNACCENRA0_EN27_OFF (27)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN28 */
#define IFX_LMU_RGNACCENRA0_EN28_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN28 */
#define IFX_LMU_RGNACCENRA0_EN28_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN28 */
#define IFX_LMU_RGNACCENRA0_EN28_OFF (28)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN29 */
#define IFX_LMU_RGNACCENRA0_EN29_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN29 */
#define IFX_LMU_RGNACCENRA0_EN29_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN29 */
#define IFX_LMU_RGNACCENRA0_EN29_OFF (29)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN2 */
#define IFX_LMU_RGNACCENRA0_EN2_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN2 */
#define IFX_LMU_RGNACCENRA0_EN2_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN2 */
#define IFX_LMU_RGNACCENRA0_EN2_OFF  (2)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN30 */
#define IFX_LMU_RGNACCENRA0_EN30_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN30 */
#define IFX_LMU_RGNACCENRA0_EN30_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN30 */
#define IFX_LMU_RGNACCENRA0_EN30_OFF (30)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN31 */
#define IFX_LMU_RGNACCENRA0_EN31_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN31 */
#define IFX_LMU_RGNACCENRA0_EN31_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN31 */
#define IFX_LMU_RGNACCENRA0_EN31_OFF (31)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN3 */
#define IFX_LMU_RGNACCENRA0_EN3_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN3 */
#define IFX_LMU_RGNACCENRA0_EN3_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN3 */
#define IFX_LMU_RGNACCENRA0_EN3_OFF  (3)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN4 */
#define IFX_LMU_RGNACCENRA0_EN4_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN4 */
#define IFX_LMU_RGNACCENRA0_EN4_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN4 */
#define IFX_LMU_RGNACCENRA0_EN4_OFF  (4)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN5 */
#define IFX_LMU_RGNACCENRA0_EN5_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN5 */
#define IFX_LMU_RGNACCENRA0_EN5_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN5 */
#define IFX_LMU_RGNACCENRA0_EN5_OFF  (5)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN6 */
#define IFX_LMU_RGNACCENRA0_EN6_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN6 */
#define IFX_LMU_RGNACCENRA0_EN6_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN6 */
#define IFX_LMU_RGNACCENRA0_EN6_OFF  (6)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN7 */
#define IFX_LMU_RGNACCENRA0_EN7_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN7 */
#define IFX_LMU_RGNACCENRA0_EN7_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN7 */
#define IFX_LMU_RGNACCENRA0_EN7_OFF  (7)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN8 */
#define IFX_LMU_RGNACCENRA0_EN8_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN8 */
#define IFX_LMU_RGNACCENRA0_EN8_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN8 */
#define IFX_LMU_RGNACCENRA0_EN8_OFF  (8)

/** \\brief  Length for Ifx_LMU_RGNACCENRA0_Bits.EN9 */
#define IFX_LMU_RGNACCENRA0_EN9_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA0_Bits.EN9 */
#define IFX_LMU_RGNACCENRA0_EN9_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA0_Bits.EN9 */
#define IFX_LMU_RGNACCENRA0_EN9_OFF  (9)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN0 */
#define IFX_LMU_RGNACCENRA1_EN0_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN0 */
#define IFX_LMU_RGNACCENRA1_EN0_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN0 */
#define IFX_LMU_RGNACCENRA1_EN0_OFF  (0)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN10 */
#define IFX_LMU_RGNACCENRA1_EN10_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN10 */
#define IFX_LMU_RGNACCENRA1_EN10_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN10 */
#define IFX_LMU_RGNACCENRA1_EN10_OFF (10)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN11 */
#define IFX_LMU_RGNACCENRA1_EN11_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN11 */
#define IFX_LMU_RGNACCENRA1_EN11_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN11 */
#define IFX_LMU_RGNACCENRA1_EN11_OFF (11)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN12 */
#define IFX_LMU_RGNACCENRA1_EN12_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN12 */
#define IFX_LMU_RGNACCENRA1_EN12_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN12 */
#define IFX_LMU_RGNACCENRA1_EN12_OFF (12)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN13 */
#define IFX_LMU_RGNACCENRA1_EN13_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN13 */
#define IFX_LMU_RGNACCENRA1_EN13_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN13 */
#define IFX_LMU_RGNACCENRA1_EN13_OFF (13)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN14 */
#define IFX_LMU_RGNACCENRA1_EN14_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN14 */
#define IFX_LMU_RGNACCENRA1_EN14_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN14 */
#define IFX_LMU_RGNACCENRA1_EN14_OFF (14)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN15 */
#define IFX_LMU_RGNACCENRA1_EN15_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN15 */
#define IFX_LMU_RGNACCENRA1_EN15_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN15 */
#define IFX_LMU_RGNACCENRA1_EN15_OFF (15)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN16 */
#define IFX_LMU_RGNACCENRA1_EN16_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN16 */
#define IFX_LMU_RGNACCENRA1_EN16_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN16 */
#define IFX_LMU_RGNACCENRA1_EN16_OFF (16)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN17 */
#define IFX_LMU_RGNACCENRA1_EN17_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN17 */
#define IFX_LMU_RGNACCENRA1_EN17_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN17 */
#define IFX_LMU_RGNACCENRA1_EN17_OFF (17)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN18 */
#define IFX_LMU_RGNACCENRA1_EN18_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN18 */
#define IFX_LMU_RGNACCENRA1_EN18_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN18 */
#define IFX_LMU_RGNACCENRA1_EN18_OFF (18)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN19 */
#define IFX_LMU_RGNACCENRA1_EN19_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN19 */
#define IFX_LMU_RGNACCENRA1_EN19_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN19 */
#define IFX_LMU_RGNACCENRA1_EN19_OFF (19)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN1 */
#define IFX_LMU_RGNACCENRA1_EN1_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN1 */
#define IFX_LMU_RGNACCENRA1_EN1_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN1 */
#define IFX_LMU_RGNACCENRA1_EN1_OFF  (1)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN20 */
#define IFX_LMU_RGNACCENRA1_EN20_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN20 */
#define IFX_LMU_RGNACCENRA1_EN20_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN20 */
#define IFX_LMU_RGNACCENRA1_EN20_OFF (20)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN21 */
#define IFX_LMU_RGNACCENRA1_EN21_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN21 */
#define IFX_LMU_RGNACCENRA1_EN21_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN21 */
#define IFX_LMU_RGNACCENRA1_EN21_OFF (21)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN22 */
#define IFX_LMU_RGNACCENRA1_EN22_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN22 */
#define IFX_LMU_RGNACCENRA1_EN22_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN22 */
#define IFX_LMU_RGNACCENRA1_EN22_OFF (22)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN23 */
#define IFX_LMU_RGNACCENRA1_EN23_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN23 */
#define IFX_LMU_RGNACCENRA1_EN23_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN23 */
#define IFX_LMU_RGNACCENRA1_EN23_OFF (23)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN24 */
#define IFX_LMU_RGNACCENRA1_EN24_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN24 */
#define IFX_LMU_RGNACCENRA1_EN24_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN24 */
#define IFX_LMU_RGNACCENRA1_EN24_OFF (24)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN25 */
#define IFX_LMU_RGNACCENRA1_EN25_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN25 */
#define IFX_LMU_RGNACCENRA1_EN25_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN25 */
#define IFX_LMU_RGNACCENRA1_EN25_OFF (25)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN26 */
#define IFX_LMU_RGNACCENRA1_EN26_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN26 */
#define IFX_LMU_RGNACCENRA1_EN26_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN26 */
#define IFX_LMU_RGNACCENRA1_EN26_OFF (26)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN27 */
#define IFX_LMU_RGNACCENRA1_EN27_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN27 */
#define IFX_LMU_RGNACCENRA1_EN27_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN27 */
#define IFX_LMU_RGNACCENRA1_EN27_OFF (27)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN28 */
#define IFX_LMU_RGNACCENRA1_EN28_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN28 */
#define IFX_LMU_RGNACCENRA1_EN28_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN28 */
#define IFX_LMU_RGNACCENRA1_EN28_OFF (28)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN29 */
#define IFX_LMU_RGNACCENRA1_EN29_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN29 */
#define IFX_LMU_RGNACCENRA1_EN29_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN29 */
#define IFX_LMU_RGNACCENRA1_EN29_OFF (29)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN2 */
#define IFX_LMU_RGNACCENRA1_EN2_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN2 */
#define IFX_LMU_RGNACCENRA1_EN2_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN2 */
#define IFX_LMU_RGNACCENRA1_EN2_OFF  (2)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN30 */
#define IFX_LMU_RGNACCENRA1_EN30_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN30 */
#define IFX_LMU_RGNACCENRA1_EN30_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN30 */
#define IFX_LMU_RGNACCENRA1_EN30_OFF (30)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN31 */
#define IFX_LMU_RGNACCENRA1_EN31_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN31 */
#define IFX_LMU_RGNACCENRA1_EN31_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN31 */
#define IFX_LMU_RGNACCENRA1_EN31_OFF (31)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN3 */
#define IFX_LMU_RGNACCENRA1_EN3_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN3 */
#define IFX_LMU_RGNACCENRA1_EN3_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN3 */
#define IFX_LMU_RGNACCENRA1_EN3_OFF  (3)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN4 */
#define IFX_LMU_RGNACCENRA1_EN4_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN4 */
#define IFX_LMU_RGNACCENRA1_EN4_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN4 */
#define IFX_LMU_RGNACCENRA1_EN4_OFF  (4)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN5 */
#define IFX_LMU_RGNACCENRA1_EN5_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN5 */
#define IFX_LMU_RGNACCENRA1_EN5_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN5 */
#define IFX_LMU_RGNACCENRA1_EN5_OFF  (5)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN6 */
#define IFX_LMU_RGNACCENRA1_EN6_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN6 */
#define IFX_LMU_RGNACCENRA1_EN6_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN6 */
#define IFX_LMU_RGNACCENRA1_EN6_OFF  (6)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN7 */
#define IFX_LMU_RGNACCENRA1_EN7_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN7 */
#define IFX_LMU_RGNACCENRA1_EN7_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN7 */
#define IFX_LMU_RGNACCENRA1_EN7_OFF  (7)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN8 */
#define IFX_LMU_RGNACCENRA1_EN8_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN8 */
#define IFX_LMU_RGNACCENRA1_EN8_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN8 */
#define IFX_LMU_RGNACCENRA1_EN8_OFF  (8)

/** \\brief  Length for Ifx_LMU_RGNACCENRA1_Bits.EN9 */
#define IFX_LMU_RGNACCENRA1_EN9_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA1_Bits.EN9 */
#define IFX_LMU_RGNACCENRA1_EN9_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA1_Bits.EN9 */
#define IFX_LMU_RGNACCENRA1_EN9_OFF  (9)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN0 */
#define IFX_LMU_RGNACCENRA2_EN0_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN0 */
#define IFX_LMU_RGNACCENRA2_EN0_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN0 */
#define IFX_LMU_RGNACCENRA2_EN0_OFF  (0)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN10 */
#define IFX_LMU_RGNACCENRA2_EN10_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN10 */
#define IFX_LMU_RGNACCENRA2_EN10_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN10 */
#define IFX_LMU_RGNACCENRA2_EN10_OFF (10)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN11 */
#define IFX_LMU_RGNACCENRA2_EN11_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN11 */
#define IFX_LMU_RGNACCENRA2_EN11_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN11 */
#define IFX_LMU_RGNACCENRA2_EN11_OFF (11)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN12 */
#define IFX_LMU_RGNACCENRA2_EN12_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN12 */
#define IFX_LMU_RGNACCENRA2_EN12_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN12 */
#define IFX_LMU_RGNACCENRA2_EN12_OFF (12)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN13 */
#define IFX_LMU_RGNACCENRA2_EN13_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN13 */
#define IFX_LMU_RGNACCENRA2_EN13_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN13 */
#define IFX_LMU_RGNACCENRA2_EN13_OFF (13)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN14 */
#define IFX_LMU_RGNACCENRA2_EN14_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN14 */
#define IFX_LMU_RGNACCENRA2_EN14_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN14 */
#define IFX_LMU_RGNACCENRA2_EN14_OFF (14)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN15 */
#define IFX_LMU_RGNACCENRA2_EN15_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN15 */
#define IFX_LMU_RGNACCENRA2_EN15_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN15 */
#define IFX_LMU_RGNACCENRA2_EN15_OFF (15)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN16 */
#define IFX_LMU_RGNACCENRA2_EN16_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN16 */
#define IFX_LMU_RGNACCENRA2_EN16_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN16 */
#define IFX_LMU_RGNACCENRA2_EN16_OFF (16)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN17 */
#define IFX_LMU_RGNACCENRA2_EN17_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN17 */
#define IFX_LMU_RGNACCENRA2_EN17_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN17 */
#define IFX_LMU_RGNACCENRA2_EN17_OFF (17)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN18 */
#define IFX_LMU_RGNACCENRA2_EN18_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN18 */
#define IFX_LMU_RGNACCENRA2_EN18_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN18 */
#define IFX_LMU_RGNACCENRA2_EN18_OFF (18)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN19 */
#define IFX_LMU_RGNACCENRA2_EN19_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN19 */
#define IFX_LMU_RGNACCENRA2_EN19_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN19 */
#define IFX_LMU_RGNACCENRA2_EN19_OFF (19)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN1 */
#define IFX_LMU_RGNACCENRA2_EN1_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN1 */
#define IFX_LMU_RGNACCENRA2_EN1_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN1 */
#define IFX_LMU_RGNACCENRA2_EN1_OFF  (1)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN20 */
#define IFX_LMU_RGNACCENRA2_EN20_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN20 */
#define IFX_LMU_RGNACCENRA2_EN20_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN20 */
#define IFX_LMU_RGNACCENRA2_EN20_OFF (20)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN21 */
#define IFX_LMU_RGNACCENRA2_EN21_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN21 */
#define IFX_LMU_RGNACCENRA2_EN21_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN21 */
#define IFX_LMU_RGNACCENRA2_EN21_OFF (21)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN22 */
#define IFX_LMU_RGNACCENRA2_EN22_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN22 */
#define IFX_LMU_RGNACCENRA2_EN22_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN22 */
#define IFX_LMU_RGNACCENRA2_EN22_OFF (22)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN23 */
#define IFX_LMU_RGNACCENRA2_EN23_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN23 */
#define IFX_LMU_RGNACCENRA2_EN23_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN23 */
#define IFX_LMU_RGNACCENRA2_EN23_OFF (23)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN24 */
#define IFX_LMU_RGNACCENRA2_EN24_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN24 */
#define IFX_LMU_RGNACCENRA2_EN24_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN24 */
#define IFX_LMU_RGNACCENRA2_EN24_OFF (24)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN25 */
#define IFX_LMU_RGNACCENRA2_EN25_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN25 */
#define IFX_LMU_RGNACCENRA2_EN25_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN25 */
#define IFX_LMU_RGNACCENRA2_EN25_OFF (25)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN26 */
#define IFX_LMU_RGNACCENRA2_EN26_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN26 */
#define IFX_LMU_RGNACCENRA2_EN26_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN26 */
#define IFX_LMU_RGNACCENRA2_EN26_OFF (26)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN27 */
#define IFX_LMU_RGNACCENRA2_EN27_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN27 */
#define IFX_LMU_RGNACCENRA2_EN27_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN27 */
#define IFX_LMU_RGNACCENRA2_EN27_OFF (27)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN28 */
#define IFX_LMU_RGNACCENRA2_EN28_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN28 */
#define IFX_LMU_RGNACCENRA2_EN28_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN28 */
#define IFX_LMU_RGNACCENRA2_EN28_OFF (28)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN29 */
#define IFX_LMU_RGNACCENRA2_EN29_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN29 */
#define IFX_LMU_RGNACCENRA2_EN29_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN29 */
#define IFX_LMU_RGNACCENRA2_EN29_OFF (29)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN2 */
#define IFX_LMU_RGNACCENRA2_EN2_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN2 */
#define IFX_LMU_RGNACCENRA2_EN2_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN2 */
#define IFX_LMU_RGNACCENRA2_EN2_OFF  (2)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN30 */
#define IFX_LMU_RGNACCENRA2_EN30_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN30 */
#define IFX_LMU_RGNACCENRA2_EN30_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN30 */
#define IFX_LMU_RGNACCENRA2_EN30_OFF (30)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN31 */
#define IFX_LMU_RGNACCENRA2_EN31_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN31 */
#define IFX_LMU_RGNACCENRA2_EN31_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN31 */
#define IFX_LMU_RGNACCENRA2_EN31_OFF (31)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN3 */
#define IFX_LMU_RGNACCENRA2_EN3_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN3 */
#define IFX_LMU_RGNACCENRA2_EN3_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN3 */
#define IFX_LMU_RGNACCENRA2_EN3_OFF  (3)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN4 */
#define IFX_LMU_RGNACCENRA2_EN4_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN4 */
#define IFX_LMU_RGNACCENRA2_EN4_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN4 */
#define IFX_LMU_RGNACCENRA2_EN4_OFF  (4)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN5 */
#define IFX_LMU_RGNACCENRA2_EN5_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN5 */
#define IFX_LMU_RGNACCENRA2_EN5_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN5 */
#define IFX_LMU_RGNACCENRA2_EN5_OFF  (5)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN6 */
#define IFX_LMU_RGNACCENRA2_EN6_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN6 */
#define IFX_LMU_RGNACCENRA2_EN6_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN6 */
#define IFX_LMU_RGNACCENRA2_EN6_OFF  (6)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN7 */
#define IFX_LMU_RGNACCENRA2_EN7_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN7 */
#define IFX_LMU_RGNACCENRA2_EN7_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN7 */
#define IFX_LMU_RGNACCENRA2_EN7_OFF  (7)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN8 */
#define IFX_LMU_RGNACCENRA2_EN8_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN8 */
#define IFX_LMU_RGNACCENRA2_EN8_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN8 */
#define IFX_LMU_RGNACCENRA2_EN8_OFF  (8)

/** \\brief  Length for Ifx_LMU_RGNACCENRA2_Bits.EN9 */
#define IFX_LMU_RGNACCENRA2_EN9_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA2_Bits.EN9 */
#define IFX_LMU_RGNACCENRA2_EN9_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA2_Bits.EN9 */
#define IFX_LMU_RGNACCENRA2_EN9_OFF  (9)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN0 */
#define IFX_LMU_RGNACCENRA3_EN0_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN0 */
#define IFX_LMU_RGNACCENRA3_EN0_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN0 */
#define IFX_LMU_RGNACCENRA3_EN0_OFF  (0)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN10 */
#define IFX_LMU_RGNACCENRA3_EN10_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN10 */
#define IFX_LMU_RGNACCENRA3_EN10_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN10 */
#define IFX_LMU_RGNACCENRA3_EN10_OFF (10)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN11 */
#define IFX_LMU_RGNACCENRA3_EN11_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN11 */
#define IFX_LMU_RGNACCENRA3_EN11_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN11 */
#define IFX_LMU_RGNACCENRA3_EN11_OFF (11)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN12 */
#define IFX_LMU_RGNACCENRA3_EN12_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN12 */
#define IFX_LMU_RGNACCENRA3_EN12_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN12 */
#define IFX_LMU_RGNACCENRA3_EN12_OFF (12)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN13 */
#define IFX_LMU_RGNACCENRA3_EN13_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN13 */
#define IFX_LMU_RGNACCENRA3_EN13_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN13 */
#define IFX_LMU_RGNACCENRA3_EN13_OFF (13)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN14 */
#define IFX_LMU_RGNACCENRA3_EN14_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN14 */
#define IFX_LMU_RGNACCENRA3_EN14_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN14 */
#define IFX_LMU_RGNACCENRA3_EN14_OFF (14)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN15 */
#define IFX_LMU_RGNACCENRA3_EN15_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN15 */
#define IFX_LMU_RGNACCENRA3_EN15_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN15 */
#define IFX_LMU_RGNACCENRA3_EN15_OFF (15)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN16 */
#define IFX_LMU_RGNACCENRA3_EN16_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN16 */
#define IFX_LMU_RGNACCENRA3_EN16_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN16 */
#define IFX_LMU_RGNACCENRA3_EN16_OFF (16)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN17 */
#define IFX_LMU_RGNACCENRA3_EN17_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN17 */
#define IFX_LMU_RGNACCENRA3_EN17_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN17 */
#define IFX_LMU_RGNACCENRA3_EN17_OFF (17)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN18 */
#define IFX_LMU_RGNACCENRA3_EN18_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN18 */
#define IFX_LMU_RGNACCENRA3_EN18_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN18 */
#define IFX_LMU_RGNACCENRA3_EN18_OFF (18)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN19 */
#define IFX_LMU_RGNACCENRA3_EN19_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN19 */
#define IFX_LMU_RGNACCENRA3_EN19_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN19 */
#define IFX_LMU_RGNACCENRA3_EN19_OFF (19)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN1 */
#define IFX_LMU_RGNACCENRA3_EN1_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN1 */
#define IFX_LMU_RGNACCENRA3_EN1_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN1 */
#define IFX_LMU_RGNACCENRA3_EN1_OFF  (1)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN20 */
#define IFX_LMU_RGNACCENRA3_EN20_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN20 */
#define IFX_LMU_RGNACCENRA3_EN20_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN20 */
#define IFX_LMU_RGNACCENRA3_EN20_OFF (20)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN21 */
#define IFX_LMU_RGNACCENRA3_EN21_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN21 */
#define IFX_LMU_RGNACCENRA3_EN21_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN21 */
#define IFX_LMU_RGNACCENRA3_EN21_OFF (21)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN22 */
#define IFX_LMU_RGNACCENRA3_EN22_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN22 */
#define IFX_LMU_RGNACCENRA3_EN22_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN22 */
#define IFX_LMU_RGNACCENRA3_EN22_OFF (22)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN23 */
#define IFX_LMU_RGNACCENRA3_EN23_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN23 */
#define IFX_LMU_RGNACCENRA3_EN23_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN23 */
#define IFX_LMU_RGNACCENRA3_EN23_OFF (23)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN24 */
#define IFX_LMU_RGNACCENRA3_EN24_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN24 */
#define IFX_LMU_RGNACCENRA3_EN24_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN24 */
#define IFX_LMU_RGNACCENRA3_EN24_OFF (24)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN25 */
#define IFX_LMU_RGNACCENRA3_EN25_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN25 */
#define IFX_LMU_RGNACCENRA3_EN25_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN25 */
#define IFX_LMU_RGNACCENRA3_EN25_OFF (25)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN26 */
#define IFX_LMU_RGNACCENRA3_EN26_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN26 */
#define IFX_LMU_RGNACCENRA3_EN26_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN26 */
#define IFX_LMU_RGNACCENRA3_EN26_OFF (26)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN27 */
#define IFX_LMU_RGNACCENRA3_EN27_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN27 */
#define IFX_LMU_RGNACCENRA3_EN27_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN27 */
#define IFX_LMU_RGNACCENRA3_EN27_OFF (27)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN28 */
#define IFX_LMU_RGNACCENRA3_EN28_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN28 */
#define IFX_LMU_RGNACCENRA3_EN28_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN28 */
#define IFX_LMU_RGNACCENRA3_EN28_OFF (28)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN29 */
#define IFX_LMU_RGNACCENRA3_EN29_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN29 */
#define IFX_LMU_RGNACCENRA3_EN29_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN29 */
#define IFX_LMU_RGNACCENRA3_EN29_OFF (29)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN2 */
#define IFX_LMU_RGNACCENRA3_EN2_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN2 */
#define IFX_LMU_RGNACCENRA3_EN2_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN2 */
#define IFX_LMU_RGNACCENRA3_EN2_OFF  (2)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN30 */
#define IFX_LMU_RGNACCENRA3_EN30_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN30 */
#define IFX_LMU_RGNACCENRA3_EN30_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN30 */
#define IFX_LMU_RGNACCENRA3_EN30_OFF (30)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN31 */
#define IFX_LMU_RGNACCENRA3_EN31_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN31 */
#define IFX_LMU_RGNACCENRA3_EN31_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN31 */
#define IFX_LMU_RGNACCENRA3_EN31_OFF (31)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN3 */
#define IFX_LMU_RGNACCENRA3_EN3_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN3 */
#define IFX_LMU_RGNACCENRA3_EN3_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN3 */
#define IFX_LMU_RGNACCENRA3_EN3_OFF  (3)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN4 */
#define IFX_LMU_RGNACCENRA3_EN4_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN4 */
#define IFX_LMU_RGNACCENRA3_EN4_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN4 */
#define IFX_LMU_RGNACCENRA3_EN4_OFF  (4)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN5 */
#define IFX_LMU_RGNACCENRA3_EN5_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN5 */
#define IFX_LMU_RGNACCENRA3_EN5_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN5 */
#define IFX_LMU_RGNACCENRA3_EN5_OFF  (5)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN6 */
#define IFX_LMU_RGNACCENRA3_EN6_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN6 */
#define IFX_LMU_RGNACCENRA3_EN6_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN6 */
#define IFX_LMU_RGNACCENRA3_EN6_OFF  (6)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN7 */
#define IFX_LMU_RGNACCENRA3_EN7_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN7 */
#define IFX_LMU_RGNACCENRA3_EN7_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN7 */
#define IFX_LMU_RGNACCENRA3_EN7_OFF  (7)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN8 */
#define IFX_LMU_RGNACCENRA3_EN8_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN8 */
#define IFX_LMU_RGNACCENRA3_EN8_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN8 */
#define IFX_LMU_RGNACCENRA3_EN8_OFF  (8)

/** \\brief  Length for Ifx_LMU_RGNACCENRA3_Bits.EN9 */
#define IFX_LMU_RGNACCENRA3_EN9_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA3_Bits.EN9 */
#define IFX_LMU_RGNACCENRA3_EN9_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA3_Bits.EN9 */
#define IFX_LMU_RGNACCENRA3_EN9_OFF  (9)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN0 */
#define IFX_LMU_RGNACCENRA4_EN0_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN0 */
#define IFX_LMU_RGNACCENRA4_EN0_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN0 */
#define IFX_LMU_RGNACCENRA4_EN0_OFF  (0)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN10 */
#define IFX_LMU_RGNACCENRA4_EN10_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN10 */
#define IFX_LMU_RGNACCENRA4_EN10_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN10 */
#define IFX_LMU_RGNACCENRA4_EN10_OFF (10)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN11 */
#define IFX_LMU_RGNACCENRA4_EN11_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN11 */
#define IFX_LMU_RGNACCENRA4_EN11_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN11 */
#define IFX_LMU_RGNACCENRA4_EN11_OFF (11)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN12 */
#define IFX_LMU_RGNACCENRA4_EN12_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN12 */
#define IFX_LMU_RGNACCENRA4_EN12_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN12 */
#define IFX_LMU_RGNACCENRA4_EN12_OFF (12)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN13 */
#define IFX_LMU_RGNACCENRA4_EN13_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN13 */
#define IFX_LMU_RGNACCENRA4_EN13_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN13 */
#define IFX_LMU_RGNACCENRA4_EN13_OFF (13)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN14 */
#define IFX_LMU_RGNACCENRA4_EN14_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN14 */
#define IFX_LMU_RGNACCENRA4_EN14_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN14 */
#define IFX_LMU_RGNACCENRA4_EN14_OFF (14)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN15 */
#define IFX_LMU_RGNACCENRA4_EN15_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN15 */
#define IFX_LMU_RGNACCENRA4_EN15_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN15 */
#define IFX_LMU_RGNACCENRA4_EN15_OFF (15)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN16 */
#define IFX_LMU_RGNACCENRA4_EN16_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN16 */
#define IFX_LMU_RGNACCENRA4_EN16_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN16 */
#define IFX_LMU_RGNACCENRA4_EN16_OFF (16)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN17 */
#define IFX_LMU_RGNACCENRA4_EN17_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN17 */
#define IFX_LMU_RGNACCENRA4_EN17_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN17 */
#define IFX_LMU_RGNACCENRA4_EN17_OFF (17)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN18 */
#define IFX_LMU_RGNACCENRA4_EN18_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN18 */
#define IFX_LMU_RGNACCENRA4_EN18_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN18 */
#define IFX_LMU_RGNACCENRA4_EN18_OFF (18)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN19 */
#define IFX_LMU_RGNACCENRA4_EN19_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN19 */
#define IFX_LMU_RGNACCENRA4_EN19_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN19 */
#define IFX_LMU_RGNACCENRA4_EN19_OFF (19)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN1 */
#define IFX_LMU_RGNACCENRA4_EN1_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN1 */
#define IFX_LMU_RGNACCENRA4_EN1_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN1 */
#define IFX_LMU_RGNACCENRA4_EN1_OFF  (1)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN20 */
#define IFX_LMU_RGNACCENRA4_EN20_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN20 */
#define IFX_LMU_RGNACCENRA4_EN20_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN20 */
#define IFX_LMU_RGNACCENRA4_EN20_OFF (20)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN21 */
#define IFX_LMU_RGNACCENRA4_EN21_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN21 */
#define IFX_LMU_RGNACCENRA4_EN21_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN21 */
#define IFX_LMU_RGNACCENRA4_EN21_OFF (21)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN22 */
#define IFX_LMU_RGNACCENRA4_EN22_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN22 */
#define IFX_LMU_RGNACCENRA4_EN22_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN22 */
#define IFX_LMU_RGNACCENRA4_EN22_OFF (22)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN23 */
#define IFX_LMU_RGNACCENRA4_EN23_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN23 */
#define IFX_LMU_RGNACCENRA4_EN23_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN23 */
#define IFX_LMU_RGNACCENRA4_EN23_OFF (23)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN24 */
#define IFX_LMU_RGNACCENRA4_EN24_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN24 */
#define IFX_LMU_RGNACCENRA4_EN24_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN24 */
#define IFX_LMU_RGNACCENRA4_EN24_OFF (24)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN25 */
#define IFX_LMU_RGNACCENRA4_EN25_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN25 */
#define IFX_LMU_RGNACCENRA4_EN25_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN25 */
#define IFX_LMU_RGNACCENRA4_EN25_OFF (25)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN26 */
#define IFX_LMU_RGNACCENRA4_EN26_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN26 */
#define IFX_LMU_RGNACCENRA4_EN26_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN26 */
#define IFX_LMU_RGNACCENRA4_EN26_OFF (26)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN27 */
#define IFX_LMU_RGNACCENRA4_EN27_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN27 */
#define IFX_LMU_RGNACCENRA4_EN27_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN27 */
#define IFX_LMU_RGNACCENRA4_EN27_OFF (27)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN28 */
#define IFX_LMU_RGNACCENRA4_EN28_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN28 */
#define IFX_LMU_RGNACCENRA4_EN28_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN28 */
#define IFX_LMU_RGNACCENRA4_EN28_OFF (28)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN29 */
#define IFX_LMU_RGNACCENRA4_EN29_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN29 */
#define IFX_LMU_RGNACCENRA4_EN29_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN29 */
#define IFX_LMU_RGNACCENRA4_EN29_OFF (29)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN2 */
#define IFX_LMU_RGNACCENRA4_EN2_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN2 */
#define IFX_LMU_RGNACCENRA4_EN2_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN2 */
#define IFX_LMU_RGNACCENRA4_EN2_OFF  (2)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN30 */
#define IFX_LMU_RGNACCENRA4_EN30_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN30 */
#define IFX_LMU_RGNACCENRA4_EN30_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN30 */
#define IFX_LMU_RGNACCENRA4_EN30_OFF (30)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN31 */
#define IFX_LMU_RGNACCENRA4_EN31_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN31 */
#define IFX_LMU_RGNACCENRA4_EN31_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN31 */
#define IFX_LMU_RGNACCENRA4_EN31_OFF (31)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN3 */
#define IFX_LMU_RGNACCENRA4_EN3_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN3 */
#define IFX_LMU_RGNACCENRA4_EN3_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN3 */
#define IFX_LMU_RGNACCENRA4_EN3_OFF  (3)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN4 */
#define IFX_LMU_RGNACCENRA4_EN4_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN4 */
#define IFX_LMU_RGNACCENRA4_EN4_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN4 */
#define IFX_LMU_RGNACCENRA4_EN4_OFF  (4)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN5 */
#define IFX_LMU_RGNACCENRA4_EN5_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN5 */
#define IFX_LMU_RGNACCENRA4_EN5_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN5 */
#define IFX_LMU_RGNACCENRA4_EN5_OFF  (5)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN6 */
#define IFX_LMU_RGNACCENRA4_EN6_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN6 */
#define IFX_LMU_RGNACCENRA4_EN6_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN6 */
#define IFX_LMU_RGNACCENRA4_EN6_OFF  (6)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN7 */
#define IFX_LMU_RGNACCENRA4_EN7_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN7 */
#define IFX_LMU_RGNACCENRA4_EN7_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN7 */
#define IFX_LMU_RGNACCENRA4_EN7_OFF  (7)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN8 */
#define IFX_LMU_RGNACCENRA4_EN8_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN8 */
#define IFX_LMU_RGNACCENRA4_EN8_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN8 */
#define IFX_LMU_RGNACCENRA4_EN8_OFF  (8)

/** \\brief  Length for Ifx_LMU_RGNACCENRA4_Bits.EN9 */
#define IFX_LMU_RGNACCENRA4_EN9_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA4_Bits.EN9 */
#define IFX_LMU_RGNACCENRA4_EN9_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA4_Bits.EN9 */
#define IFX_LMU_RGNACCENRA4_EN9_OFF  (9)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN0 */
#define IFX_LMU_RGNACCENRA5_EN0_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN0 */
#define IFX_LMU_RGNACCENRA5_EN0_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN0 */
#define IFX_LMU_RGNACCENRA5_EN0_OFF  (0)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN10 */
#define IFX_LMU_RGNACCENRA5_EN10_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN10 */
#define IFX_LMU_RGNACCENRA5_EN10_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN10 */
#define IFX_LMU_RGNACCENRA5_EN10_OFF (10)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN11 */
#define IFX_LMU_RGNACCENRA5_EN11_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN11 */
#define IFX_LMU_RGNACCENRA5_EN11_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN11 */
#define IFX_LMU_RGNACCENRA5_EN11_OFF (11)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN12 */
#define IFX_LMU_RGNACCENRA5_EN12_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN12 */
#define IFX_LMU_RGNACCENRA5_EN12_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN12 */
#define IFX_LMU_RGNACCENRA5_EN12_OFF (12)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN13 */
#define IFX_LMU_RGNACCENRA5_EN13_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN13 */
#define IFX_LMU_RGNACCENRA5_EN13_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN13 */
#define IFX_LMU_RGNACCENRA5_EN13_OFF (13)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN14 */
#define IFX_LMU_RGNACCENRA5_EN14_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN14 */
#define IFX_LMU_RGNACCENRA5_EN14_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN14 */
#define IFX_LMU_RGNACCENRA5_EN14_OFF (14)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN15 */
#define IFX_LMU_RGNACCENRA5_EN15_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN15 */
#define IFX_LMU_RGNACCENRA5_EN15_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN15 */
#define IFX_LMU_RGNACCENRA5_EN15_OFF (15)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN16 */
#define IFX_LMU_RGNACCENRA5_EN16_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN16 */
#define IFX_LMU_RGNACCENRA5_EN16_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN16 */
#define IFX_LMU_RGNACCENRA5_EN16_OFF (16)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN17 */
#define IFX_LMU_RGNACCENRA5_EN17_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN17 */
#define IFX_LMU_RGNACCENRA5_EN17_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN17 */
#define IFX_LMU_RGNACCENRA5_EN17_OFF (17)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN18 */
#define IFX_LMU_RGNACCENRA5_EN18_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN18 */
#define IFX_LMU_RGNACCENRA5_EN18_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN18 */
#define IFX_LMU_RGNACCENRA5_EN18_OFF (18)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN19 */
#define IFX_LMU_RGNACCENRA5_EN19_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN19 */
#define IFX_LMU_RGNACCENRA5_EN19_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN19 */
#define IFX_LMU_RGNACCENRA5_EN19_OFF (19)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN1 */
#define IFX_LMU_RGNACCENRA5_EN1_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN1 */
#define IFX_LMU_RGNACCENRA5_EN1_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN1 */
#define IFX_LMU_RGNACCENRA5_EN1_OFF  (1)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN20 */
#define IFX_LMU_RGNACCENRA5_EN20_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN20 */
#define IFX_LMU_RGNACCENRA5_EN20_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN20 */
#define IFX_LMU_RGNACCENRA5_EN20_OFF (20)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN21 */
#define IFX_LMU_RGNACCENRA5_EN21_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN21 */
#define IFX_LMU_RGNACCENRA5_EN21_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN21 */
#define IFX_LMU_RGNACCENRA5_EN21_OFF (21)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN22 */
#define IFX_LMU_RGNACCENRA5_EN22_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN22 */
#define IFX_LMU_RGNACCENRA5_EN22_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN22 */
#define IFX_LMU_RGNACCENRA5_EN22_OFF (22)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN23 */
#define IFX_LMU_RGNACCENRA5_EN23_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN23 */
#define IFX_LMU_RGNACCENRA5_EN23_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN23 */
#define IFX_LMU_RGNACCENRA5_EN23_OFF (23)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN24 */
#define IFX_LMU_RGNACCENRA5_EN24_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN24 */
#define IFX_LMU_RGNACCENRA5_EN24_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN24 */
#define IFX_LMU_RGNACCENRA5_EN24_OFF (24)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN25 */
#define IFX_LMU_RGNACCENRA5_EN25_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN25 */
#define IFX_LMU_RGNACCENRA5_EN25_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN25 */
#define IFX_LMU_RGNACCENRA5_EN25_OFF (25)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN26 */
#define IFX_LMU_RGNACCENRA5_EN26_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN26 */
#define IFX_LMU_RGNACCENRA5_EN26_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN26 */
#define IFX_LMU_RGNACCENRA5_EN26_OFF (26)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN27 */
#define IFX_LMU_RGNACCENRA5_EN27_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN27 */
#define IFX_LMU_RGNACCENRA5_EN27_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN27 */
#define IFX_LMU_RGNACCENRA5_EN27_OFF (27)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN28 */
#define IFX_LMU_RGNACCENRA5_EN28_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN28 */
#define IFX_LMU_RGNACCENRA5_EN28_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN28 */
#define IFX_LMU_RGNACCENRA5_EN28_OFF (28)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN29 */
#define IFX_LMU_RGNACCENRA5_EN29_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN29 */
#define IFX_LMU_RGNACCENRA5_EN29_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN29 */
#define IFX_LMU_RGNACCENRA5_EN29_OFF (29)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN2 */
#define IFX_LMU_RGNACCENRA5_EN2_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN2 */
#define IFX_LMU_RGNACCENRA5_EN2_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN2 */
#define IFX_LMU_RGNACCENRA5_EN2_OFF  (2)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN30 */
#define IFX_LMU_RGNACCENRA5_EN30_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN30 */
#define IFX_LMU_RGNACCENRA5_EN30_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN30 */
#define IFX_LMU_RGNACCENRA5_EN30_OFF (30)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN31 */
#define IFX_LMU_RGNACCENRA5_EN31_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN31 */
#define IFX_LMU_RGNACCENRA5_EN31_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN31 */
#define IFX_LMU_RGNACCENRA5_EN31_OFF (31)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN3 */
#define IFX_LMU_RGNACCENRA5_EN3_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN3 */
#define IFX_LMU_RGNACCENRA5_EN3_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN3 */
#define IFX_LMU_RGNACCENRA5_EN3_OFF  (3)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN4 */
#define IFX_LMU_RGNACCENRA5_EN4_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN4 */
#define IFX_LMU_RGNACCENRA5_EN4_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN4 */
#define IFX_LMU_RGNACCENRA5_EN4_OFF  (4)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN5 */
#define IFX_LMU_RGNACCENRA5_EN5_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN5 */
#define IFX_LMU_RGNACCENRA5_EN5_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN5 */
#define IFX_LMU_RGNACCENRA5_EN5_OFF  (5)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN6 */
#define IFX_LMU_RGNACCENRA5_EN6_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN6 */
#define IFX_LMU_RGNACCENRA5_EN6_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN6 */
#define IFX_LMU_RGNACCENRA5_EN6_OFF  (6)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN7 */
#define IFX_LMU_RGNACCENRA5_EN7_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN7 */
#define IFX_LMU_RGNACCENRA5_EN7_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN7 */
#define IFX_LMU_RGNACCENRA5_EN7_OFF  (7)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN8 */
#define IFX_LMU_RGNACCENRA5_EN8_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN8 */
#define IFX_LMU_RGNACCENRA5_EN8_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN8 */
#define IFX_LMU_RGNACCENRA5_EN8_OFF  (8)

/** \\brief  Length for Ifx_LMU_RGNACCENRA5_Bits.EN9 */
#define IFX_LMU_RGNACCENRA5_EN9_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA5_Bits.EN9 */
#define IFX_LMU_RGNACCENRA5_EN9_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA5_Bits.EN9 */
#define IFX_LMU_RGNACCENRA5_EN9_OFF  (9)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN0 */
#define IFX_LMU_RGNACCENRA6_EN0_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN0 */
#define IFX_LMU_RGNACCENRA6_EN0_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN0 */
#define IFX_LMU_RGNACCENRA6_EN0_OFF  (0)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN10 */
#define IFX_LMU_RGNACCENRA6_EN10_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN10 */
#define IFX_LMU_RGNACCENRA6_EN10_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN10 */
#define IFX_LMU_RGNACCENRA6_EN10_OFF (10)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN11 */
#define IFX_LMU_RGNACCENRA6_EN11_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN11 */
#define IFX_LMU_RGNACCENRA6_EN11_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN11 */
#define IFX_LMU_RGNACCENRA6_EN11_OFF (11)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN12 */
#define IFX_LMU_RGNACCENRA6_EN12_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN12 */
#define IFX_LMU_RGNACCENRA6_EN12_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN12 */
#define IFX_LMU_RGNACCENRA6_EN12_OFF (12)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN13 */
#define IFX_LMU_RGNACCENRA6_EN13_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN13 */
#define IFX_LMU_RGNACCENRA6_EN13_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN13 */
#define IFX_LMU_RGNACCENRA6_EN13_OFF (13)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN14 */
#define IFX_LMU_RGNACCENRA6_EN14_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN14 */
#define IFX_LMU_RGNACCENRA6_EN14_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN14 */
#define IFX_LMU_RGNACCENRA6_EN14_OFF (14)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN15 */
#define IFX_LMU_RGNACCENRA6_EN15_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN15 */
#define IFX_LMU_RGNACCENRA6_EN15_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN15 */
#define IFX_LMU_RGNACCENRA6_EN15_OFF (15)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN16 */
#define IFX_LMU_RGNACCENRA6_EN16_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN16 */
#define IFX_LMU_RGNACCENRA6_EN16_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN16 */
#define IFX_LMU_RGNACCENRA6_EN16_OFF (16)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN17 */
#define IFX_LMU_RGNACCENRA6_EN17_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN17 */
#define IFX_LMU_RGNACCENRA6_EN17_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN17 */
#define IFX_LMU_RGNACCENRA6_EN17_OFF (17)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN18 */
#define IFX_LMU_RGNACCENRA6_EN18_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN18 */
#define IFX_LMU_RGNACCENRA6_EN18_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN18 */
#define IFX_LMU_RGNACCENRA6_EN18_OFF (18)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN19 */
#define IFX_LMU_RGNACCENRA6_EN19_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN19 */
#define IFX_LMU_RGNACCENRA6_EN19_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN19 */
#define IFX_LMU_RGNACCENRA6_EN19_OFF (19)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN1 */
#define IFX_LMU_RGNACCENRA6_EN1_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN1 */
#define IFX_LMU_RGNACCENRA6_EN1_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN1 */
#define IFX_LMU_RGNACCENRA6_EN1_OFF  (1)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN20 */
#define IFX_LMU_RGNACCENRA6_EN20_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN20 */
#define IFX_LMU_RGNACCENRA6_EN20_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN20 */
#define IFX_LMU_RGNACCENRA6_EN20_OFF (20)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN21 */
#define IFX_LMU_RGNACCENRA6_EN21_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN21 */
#define IFX_LMU_RGNACCENRA6_EN21_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN21 */
#define IFX_LMU_RGNACCENRA6_EN21_OFF (21)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN22 */
#define IFX_LMU_RGNACCENRA6_EN22_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN22 */
#define IFX_LMU_RGNACCENRA6_EN22_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN22 */
#define IFX_LMU_RGNACCENRA6_EN22_OFF (22)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN23 */
#define IFX_LMU_RGNACCENRA6_EN23_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN23 */
#define IFX_LMU_RGNACCENRA6_EN23_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN23 */
#define IFX_LMU_RGNACCENRA6_EN23_OFF (23)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN24 */
#define IFX_LMU_RGNACCENRA6_EN24_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN24 */
#define IFX_LMU_RGNACCENRA6_EN24_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN24 */
#define IFX_LMU_RGNACCENRA6_EN24_OFF (24)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN25 */
#define IFX_LMU_RGNACCENRA6_EN25_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN25 */
#define IFX_LMU_RGNACCENRA6_EN25_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN25 */
#define IFX_LMU_RGNACCENRA6_EN25_OFF (25)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN26 */
#define IFX_LMU_RGNACCENRA6_EN26_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN26 */
#define IFX_LMU_RGNACCENRA6_EN26_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN26 */
#define IFX_LMU_RGNACCENRA6_EN26_OFF (26)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN27 */
#define IFX_LMU_RGNACCENRA6_EN27_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN27 */
#define IFX_LMU_RGNACCENRA6_EN27_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN27 */
#define IFX_LMU_RGNACCENRA6_EN27_OFF (27)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN28 */
#define IFX_LMU_RGNACCENRA6_EN28_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN28 */
#define IFX_LMU_RGNACCENRA6_EN28_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN28 */
#define IFX_LMU_RGNACCENRA6_EN28_OFF (28)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN29 */
#define IFX_LMU_RGNACCENRA6_EN29_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN29 */
#define IFX_LMU_RGNACCENRA6_EN29_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN29 */
#define IFX_LMU_RGNACCENRA6_EN29_OFF (29)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN2 */
#define IFX_LMU_RGNACCENRA6_EN2_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN2 */
#define IFX_LMU_RGNACCENRA6_EN2_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN2 */
#define IFX_LMU_RGNACCENRA6_EN2_OFF  (2)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN30 */
#define IFX_LMU_RGNACCENRA6_EN30_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN30 */
#define IFX_LMU_RGNACCENRA6_EN30_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN30 */
#define IFX_LMU_RGNACCENRA6_EN30_OFF (30)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN31 */
#define IFX_LMU_RGNACCENRA6_EN31_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN31 */
#define IFX_LMU_RGNACCENRA6_EN31_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN31 */
#define IFX_LMU_RGNACCENRA6_EN31_OFF (31)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN3 */
#define IFX_LMU_RGNACCENRA6_EN3_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN3 */
#define IFX_LMU_RGNACCENRA6_EN3_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN3 */
#define IFX_LMU_RGNACCENRA6_EN3_OFF  (3)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN4 */
#define IFX_LMU_RGNACCENRA6_EN4_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN4 */
#define IFX_LMU_RGNACCENRA6_EN4_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN4 */
#define IFX_LMU_RGNACCENRA6_EN4_OFF  (4)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN5 */
#define IFX_LMU_RGNACCENRA6_EN5_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN5 */
#define IFX_LMU_RGNACCENRA6_EN5_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN5 */
#define IFX_LMU_RGNACCENRA6_EN5_OFF  (5)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN6 */
#define IFX_LMU_RGNACCENRA6_EN6_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN6 */
#define IFX_LMU_RGNACCENRA6_EN6_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN6 */
#define IFX_LMU_RGNACCENRA6_EN6_OFF  (6)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN7 */
#define IFX_LMU_RGNACCENRA6_EN7_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN7 */
#define IFX_LMU_RGNACCENRA6_EN7_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN7 */
#define IFX_LMU_RGNACCENRA6_EN7_OFF  (7)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN8 */
#define IFX_LMU_RGNACCENRA6_EN8_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN8 */
#define IFX_LMU_RGNACCENRA6_EN8_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN8 */
#define IFX_LMU_RGNACCENRA6_EN8_OFF  (8)

/** \\brief  Length for Ifx_LMU_RGNACCENRA6_Bits.EN9 */
#define IFX_LMU_RGNACCENRA6_EN9_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA6_Bits.EN9 */
#define IFX_LMU_RGNACCENRA6_EN9_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA6_Bits.EN9 */
#define IFX_LMU_RGNACCENRA6_EN9_OFF  (9)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN0 */
#define IFX_LMU_RGNACCENRA7_EN0_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN0 */
#define IFX_LMU_RGNACCENRA7_EN0_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN0 */
#define IFX_LMU_RGNACCENRA7_EN0_OFF  (0)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN10 */
#define IFX_LMU_RGNACCENRA7_EN10_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN10 */
#define IFX_LMU_RGNACCENRA7_EN10_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN10 */
#define IFX_LMU_RGNACCENRA7_EN10_OFF (10)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN11 */
#define IFX_LMU_RGNACCENRA7_EN11_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN11 */
#define IFX_LMU_RGNACCENRA7_EN11_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN11 */
#define IFX_LMU_RGNACCENRA7_EN11_OFF (11)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN12 */
#define IFX_LMU_RGNACCENRA7_EN12_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN12 */
#define IFX_LMU_RGNACCENRA7_EN12_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN12 */
#define IFX_LMU_RGNACCENRA7_EN12_OFF (12)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN13 */
#define IFX_LMU_RGNACCENRA7_EN13_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN13 */
#define IFX_LMU_RGNACCENRA7_EN13_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN13 */
#define IFX_LMU_RGNACCENRA7_EN13_OFF (13)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN14 */
#define IFX_LMU_RGNACCENRA7_EN14_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN14 */
#define IFX_LMU_RGNACCENRA7_EN14_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN14 */
#define IFX_LMU_RGNACCENRA7_EN14_OFF (14)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN15 */
#define IFX_LMU_RGNACCENRA7_EN15_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN15 */
#define IFX_LMU_RGNACCENRA7_EN15_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN15 */
#define IFX_LMU_RGNACCENRA7_EN15_OFF (15)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN16 */
#define IFX_LMU_RGNACCENRA7_EN16_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN16 */
#define IFX_LMU_RGNACCENRA7_EN16_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN16 */
#define IFX_LMU_RGNACCENRA7_EN16_OFF (16)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN17 */
#define IFX_LMU_RGNACCENRA7_EN17_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN17 */
#define IFX_LMU_RGNACCENRA7_EN17_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN17 */
#define IFX_LMU_RGNACCENRA7_EN17_OFF (17)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN18 */
#define IFX_LMU_RGNACCENRA7_EN18_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN18 */
#define IFX_LMU_RGNACCENRA7_EN18_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN18 */
#define IFX_LMU_RGNACCENRA7_EN18_OFF (18)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN19 */
#define IFX_LMU_RGNACCENRA7_EN19_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN19 */
#define IFX_LMU_RGNACCENRA7_EN19_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN19 */
#define IFX_LMU_RGNACCENRA7_EN19_OFF (19)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN1 */
#define IFX_LMU_RGNACCENRA7_EN1_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN1 */
#define IFX_LMU_RGNACCENRA7_EN1_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN1 */
#define IFX_LMU_RGNACCENRA7_EN1_OFF  (1)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN20 */
#define IFX_LMU_RGNACCENRA7_EN20_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN20 */
#define IFX_LMU_RGNACCENRA7_EN20_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN20 */
#define IFX_LMU_RGNACCENRA7_EN20_OFF (20)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN21 */
#define IFX_LMU_RGNACCENRA7_EN21_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN21 */
#define IFX_LMU_RGNACCENRA7_EN21_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN21 */
#define IFX_LMU_RGNACCENRA7_EN21_OFF (21)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN22 */
#define IFX_LMU_RGNACCENRA7_EN22_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN22 */
#define IFX_LMU_RGNACCENRA7_EN22_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN22 */
#define IFX_LMU_RGNACCENRA7_EN22_OFF (22)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN23 */
#define IFX_LMU_RGNACCENRA7_EN23_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN23 */
#define IFX_LMU_RGNACCENRA7_EN23_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN23 */
#define IFX_LMU_RGNACCENRA7_EN23_OFF (23)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN24 */
#define IFX_LMU_RGNACCENRA7_EN24_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN24 */
#define IFX_LMU_RGNACCENRA7_EN24_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN24 */
#define IFX_LMU_RGNACCENRA7_EN24_OFF (24)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN25 */
#define IFX_LMU_RGNACCENRA7_EN25_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN25 */
#define IFX_LMU_RGNACCENRA7_EN25_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN25 */
#define IFX_LMU_RGNACCENRA7_EN25_OFF (25)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN26 */
#define IFX_LMU_RGNACCENRA7_EN26_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN26 */
#define IFX_LMU_RGNACCENRA7_EN26_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN26 */
#define IFX_LMU_RGNACCENRA7_EN26_OFF (26)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN27 */
#define IFX_LMU_RGNACCENRA7_EN27_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN27 */
#define IFX_LMU_RGNACCENRA7_EN27_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN27 */
#define IFX_LMU_RGNACCENRA7_EN27_OFF (27)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN28 */
#define IFX_LMU_RGNACCENRA7_EN28_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN28 */
#define IFX_LMU_RGNACCENRA7_EN28_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN28 */
#define IFX_LMU_RGNACCENRA7_EN28_OFF (28)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN29 */
#define IFX_LMU_RGNACCENRA7_EN29_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN29 */
#define IFX_LMU_RGNACCENRA7_EN29_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN29 */
#define IFX_LMU_RGNACCENRA7_EN29_OFF (29)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN2 */
#define IFX_LMU_RGNACCENRA7_EN2_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN2 */
#define IFX_LMU_RGNACCENRA7_EN2_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN2 */
#define IFX_LMU_RGNACCENRA7_EN2_OFF  (2)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN30 */
#define IFX_LMU_RGNACCENRA7_EN30_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN30 */
#define IFX_LMU_RGNACCENRA7_EN30_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN30 */
#define IFX_LMU_RGNACCENRA7_EN30_OFF (30)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN31 */
#define IFX_LMU_RGNACCENRA7_EN31_LEN (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN31 */
#define IFX_LMU_RGNACCENRA7_EN31_MSK (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN31 */
#define IFX_LMU_RGNACCENRA7_EN31_OFF (31)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN3 */
#define IFX_LMU_RGNACCENRA7_EN3_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN3 */
#define IFX_LMU_RGNACCENRA7_EN3_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN3 */
#define IFX_LMU_RGNACCENRA7_EN3_OFF  (3)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN4 */
#define IFX_LMU_RGNACCENRA7_EN4_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN4 */
#define IFX_LMU_RGNACCENRA7_EN4_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN4 */
#define IFX_LMU_RGNACCENRA7_EN4_OFF  (4)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN5 */
#define IFX_LMU_RGNACCENRA7_EN5_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN5 */
#define IFX_LMU_RGNACCENRA7_EN5_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN5 */
#define IFX_LMU_RGNACCENRA7_EN5_OFF  (5)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN6 */
#define IFX_LMU_RGNACCENRA7_EN6_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN6 */
#define IFX_LMU_RGNACCENRA7_EN6_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN6 */
#define IFX_LMU_RGNACCENRA7_EN6_OFF  (6)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN7 */
#define IFX_LMU_RGNACCENRA7_EN7_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN7 */
#define IFX_LMU_RGNACCENRA7_EN7_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN7 */
#define IFX_LMU_RGNACCENRA7_EN7_OFF  (7)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN8 */
#define IFX_LMU_RGNACCENRA7_EN8_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN8 */
#define IFX_LMU_RGNACCENRA7_EN8_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN8 */
#define IFX_LMU_RGNACCENRA7_EN8_OFF  (8)

/** \\brief  Length for Ifx_LMU_RGNACCENRA7_Bits.EN9 */
#define IFX_LMU_RGNACCENRA7_EN9_LEN  (1)

/** \\brief  Mask for Ifx_LMU_RGNACCENRA7_Bits.EN9 */
#define IFX_LMU_RGNACCENRA7_EN9_MSK  (0x1)

/** \\brief  Offset for Ifx_LMU_RGNACCENRA7_Bits.EN9 */
#define IFX_LMU_RGNACCENRA7_EN9_OFF  (9)

/** \\brief  Length for Ifx_LMU_SCTRL_Bits.GEC */
#define IFX_LMU_SCTRL_GEC_LEN        (1)

/** \\brief  Mask for Ifx_LMU_SCTRL_Bits.GEC */
#define IFX_LMU_SCTRL_GEC_MSK        (0x1)

/** \\brief  Offset for Ifx_LMU_SCTRL_Bits.GEC */
#define IFX_LMU_SCTRL_GEC_OFF        (1)

/** \\brief  Length for Ifx_LMU_SCTRL_Bits.GED */
#define IFX_LMU_SCTRL_GED_LEN        (1)

/** \\brief  Mask for Ifx_LMU_SCTRL_Bits.GED */
#define IFX_LMU_SCTRL_GED_MSK        (0x1)

/** \\brief  Offset for Ifx_LMU_SCTRL_Bits.GED */
#define IFX_LMU_SCTRL_GED_OFF        (0)
/** \}  */
/******************************************************************************/
/******************************************************************************/
#endif /* IFXLMU_BF_H */
