TimeQuest Timing Analyzer report for pepinosDigitais
Fri Sep 01 21:38:15 2023
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'select'
 12. Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 13. Slow Model Setup: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 14. Slow Model Setup: 'clock_50M'
 15. Slow Model Hold: 'clock_50M'
 16. Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 17. Slow Model Hold: 'select'
 18. Slow Model Hold: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 19. Slow Model Minimum Pulse Width: 'clock_50M'
 20. Slow Model Minimum Pulse Width: 'select'
 21. Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 22. Slow Model Minimum Pulse Width: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'select'
 33. Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 34. Fast Model Setup: 'clock_50M'
 35. Fast Model Setup: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 36. Fast Model Hold: 'clock_50M'
 37. Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 38. Fast Model Hold: 'select'
 39. Fast Model Hold: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 40. Fast Model Minimum Pulse Width: 'clock_50M'
 41. Fast Model Minimum Pulse Width: 'select'
 42. Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 43. Fast Model Minimum Pulse Width: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pepinosDigitais                                                 ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                             ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; Clock Name                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                      ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_1Hz_divider:inst_clock_1Hz|clk_out } ;
; clock_25M_divider:inst_clock_25M|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_25M_divider:inst_clock_25M|clk_out } ;
; clock_50M                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50M }                                ;
; select                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { select }                                   ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 39.21 MHz  ; 39.21 MHz       ; select                                   ;      ;
; 100.94 MHz ; 100.94 MHz      ; clock_25M_divider:inst_clock_25M|clk_out ;      ;
; 117.58 MHz ; 117.58 MHz      ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;      ;
; 123.21 MHz ; 123.21 MHz      ; clock_50M                                ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow Model Setup Summary                                           ;
+------------------------------------------+---------+---------------+
; Clock                                    ; Slack   ; End Point TNS ;
+------------------------------------------+---------+---------------+
; select                                   ; -25.650 ; -1894.037     ;
; clock_25M_divider:inst_clock_25M|clk_out ; -12.134 ; -357.226      ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -7.505  ; -218.490      ;
; clock_50M                                ; -7.116  ; -228.138      ;
+------------------------------------------+---------+---------------+


+-------------------------------------------------------------------+
; Slow Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -2.558 ; -5.097        ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.812  ; 0.000         ;
; select                                   ; 0.935  ; 0.000         ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.279  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.380 ; -67.380       ;
; select                                   ; -1.222 ; -100.222      ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -52.000       ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -0.500 ; -32.000       ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'select'                                                                                                                       ;
+---------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -25.650 ; pos[9]    ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.716     ;
; -25.516 ; pos[25]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.585     ;
; -25.507 ; pos[9]    ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.573     ;
; -25.498 ; pos[8]    ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.564     ;
; -25.496 ; pos[9]    ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.562     ;
; -25.493 ; pos[9]    ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.559     ;
; -25.473 ; pos[26]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.542     ;
; -25.457 ; pos[16]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.530     ;
; -25.456 ; pos[6]    ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.522     ;
; -25.449 ; pos[28]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.518     ;
; -25.406 ; pos[14]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.479     ;
; -25.392 ; pos[20]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.472     ; 25.456     ;
; -25.383 ; pos[13]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.456     ;
; -25.380 ; pos[27]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.449     ;
; -25.373 ; pos[25]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.442     ;
; -25.366 ; pos[17]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.472     ; 25.430     ;
; -25.362 ; pos[25]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.431     ;
; -25.359 ; pos[25]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.428     ;
; -25.355 ; pos[8]    ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.421     ;
; -25.344 ; pos[8]    ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.410     ;
; -25.341 ; pos[8]    ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.407     ;
; -25.330 ; pos[26]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.399     ;
; -25.319 ; pos[26]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.388     ;
; -25.318 ; pos[15]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.391     ;
; -25.316 ; pos[26]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.385     ;
; -25.314 ; pos[16]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.387     ;
; -25.313 ; pos[6]    ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.379     ;
; -25.306 ; pos[28]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.375     ;
; -25.303 ; pos[16]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.376     ;
; -25.302 ; pos[6]    ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.368     ;
; -25.300 ; pos[16]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.373     ;
; -25.299 ; pos[6]    ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.365     ;
; -25.295 ; pos[28]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.364     ;
; -25.292 ; pos[28]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.361     ;
; -25.265 ; pos[19]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.472     ; 25.329     ;
; -25.263 ; pos[14]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.336     ;
; -25.252 ; pos[14]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.325     ;
; -25.249 ; pos[20]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.472     ; 25.313     ;
; -25.249 ; pos[14]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.322     ;
; -25.240 ; pos[13]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.313     ;
; -25.238 ; pos[20]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.472     ; 25.302     ;
; -25.237 ; pos[27]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.306     ;
; -25.235 ; pos[20]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.472     ; 25.299     ;
; -25.229 ; pos[13]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.302     ;
; -25.226 ; pos[27]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.295     ;
; -25.226 ; pos[13]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.299     ;
; -25.223 ; pos[9]    ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.445     ; 25.314     ;
; -25.223 ; pos[27]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.292     ;
; -25.223 ; pos[17]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.472     ; 25.287     ;
; -25.212 ; pos[17]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.472     ; 25.276     ;
; -25.209 ; pos[17]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.472     ; 25.273     ;
; -25.196 ; pos[11]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.269     ;
; -25.188 ; pos[7]    ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.254     ;
; -25.175 ; pos[15]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.248     ;
; -25.170 ; pos[31]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.466     ; 25.240     ;
; -25.164 ; pos[15]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.237     ;
; -25.161 ; pos[15]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.234     ;
; -25.158 ; pos[9]    ; cardsFlipped[1][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.472     ; 25.222     ;
; -25.157 ; pos[9]    ; cardsFlipped[1][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.472     ; 25.221     ;
; -25.155 ; pos[12]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.228     ;
; -25.144 ; pos[29]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.213     ;
; -25.139 ; pos[9]    ; cardsFlipped[1][0]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.466     ; 25.209     ;
; -25.122 ; pos[18]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.472     ; 25.186     ;
; -25.122 ; pos[19]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.472     ; 25.186     ;
; -25.121 ; pos[9]    ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.444     ; 25.213     ;
; -25.111 ; pos[19]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.472     ; 25.175     ;
; -25.108 ; pos[19]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.472     ; 25.172     ;
; -25.098 ; pos[9]    ; cardsFlipped[0][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.164     ;
; -25.097 ; pos[9]    ; cardsFlipped[0][0]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.163     ;
; -25.095 ; pos[9]    ; cardsFlipped[0][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.161     ;
; -25.089 ; pos[25]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.442     ; 25.183     ;
; -25.071 ; pos[8]    ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.445     ; 25.162     ;
; -25.053 ; pos[11]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.126     ;
; -25.047 ; pos[10]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.120     ;
; -25.046 ; pos[26]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.442     ; 25.140     ;
; -25.045 ; pos[7]    ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.111     ;
; -25.042 ; pos[11]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.115     ;
; -25.039 ; pos[11]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.112     ;
; -25.034 ; pos[7]    ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.100     ;
; -25.031 ; pos[7]    ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.470     ; 25.097     ;
; -25.030 ; pos[16]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.438     ; 25.128     ;
; -25.029 ; pos[6]    ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.445     ; 25.120     ;
; -25.027 ; pos[31]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.466     ; 25.097     ;
; -25.024 ; pos[25]   ; cardsFlipped[1][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.469     ; 25.091     ;
; -25.023 ; pos[25]   ; cardsFlipped[1][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.469     ; 25.090     ;
; -25.022 ; pos[28]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.442     ; 25.116     ;
; -25.016 ; pos[31]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.466     ; 25.086     ;
; -25.013 ; pos[31]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.466     ; 25.083     ;
; -25.012 ; pos[12]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.085     ;
; -25.006 ; pos[8]    ; cardsFlipped[1][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.472     ; 25.070     ;
; -25.005 ; pos[8]    ; cardsFlipped[1][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.472     ; 25.069     ;
; -25.005 ; pos[25]   ; cardsFlipped[1][0]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.078     ;
; -25.001 ; pos[12]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.074     ;
; -25.001 ; pos[29]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.070     ;
; -24.998 ; pos[12]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.463     ; 25.071     ;
; -24.990 ; pos[29]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.059     ;
; -24.987 ; pos[29]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.467     ; 25.056     ;
; -24.987 ; pos[8]    ; cardsFlipped[1][0]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.466     ; 25.057     ;
; -24.987 ; pos[25]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.441     ; 25.082     ;
; -24.981 ; pos[26]   ; cardsFlipped[1][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.469     ; 25.048     ;
+---------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                       ;
+---------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node       ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -12.134 ; vidas[0]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 12.317     ;
; -12.065 ; vidas[0]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 12.248     ;
; -11.973 ; vidas[1]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 12.156     ;
; -11.904 ; vidas[1]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 12.087     ;
; -11.902 ; vidas[2]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 12.085     ;
; -11.833 ; vidas[2]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 12.016     ;
; -11.795 ; vidas[3]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.978     ;
; -11.726 ; vidas[3]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.909     ;
; -11.723 ; vidas[4]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.906     ;
; -11.699 ; vidas[0]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.882     ;
; -11.654 ; vidas[4]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.837     ;
; -11.650 ; vidas[5]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.833     ;
; -11.581 ; vidas[6]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.764     ;
; -11.581 ; vidas[5]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.764     ;
; -11.538 ; vidas[1]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.721     ;
; -11.512 ; vidas[7]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.695     ;
; -11.512 ; vidas[6]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.695     ;
; -11.467 ; vidas[2]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.650     ;
; -11.443 ; vidas[7]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.626     ;
; -11.400 ; vidas[10] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 11.579     ;
; -11.362 ; vidas[11] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 11.541     ;
; -11.360 ; vidas[3]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.543     ;
; -11.353 ; vidas[8]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.536     ;
; -11.331 ; vidas[10] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 11.510     ;
; -11.293 ; vidas[11] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 11.472     ;
; -11.288 ; vidas[4]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.471     ;
; -11.284 ; vidas[8]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.467     ;
; -11.279 ; vidas[9]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.462     ;
; -11.269 ; vidas[12] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 11.448     ;
; -11.224 ; vidas[13] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 11.403     ;
; -11.215 ; vidas[5]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.398     ;
; -11.210 ; vidas[9]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.393     ;
; -11.200 ; vidas[12] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 11.379     ;
; -11.155 ; vidas[13] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 11.334     ;
; -11.146 ; vidas[6]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.329     ;
; -11.117 ; vidas[14] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 11.296     ;
; -11.077 ; vidas[7]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.260     ;
; -11.048 ; vidas[14] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 11.227     ;
; -11.033 ; vidas[15] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 11.212     ;
; -10.965 ; vidas[10] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 11.144     ;
; -10.964 ; vidas[15] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 11.143     ;
; -10.927 ; vidas[11] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 11.106     ;
; -10.918 ; vidas[8]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.101     ;
; -10.917 ; pos[9]    ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.803     ; 11.150     ;
; -10.844 ; vidas[9]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.353     ; 11.027     ;
; -10.834 ; vidas[12] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 11.013     ;
; -10.789 ; vidas[13] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 10.968     ;
; -10.784 ; pos[25]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.800     ; 11.020     ;
; -10.769 ; vidas[16] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.360     ; 10.945     ;
; -10.765 ; pos[8]    ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.803     ; 10.998     ;
; -10.741 ; pos[26]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.800     ; 10.977     ;
; -10.724 ; pos[16]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.796     ; 10.964     ;
; -10.723 ; pos[6]    ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.803     ; 10.956     ;
; -10.717 ; pos[28]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.800     ; 10.953     ;
; -10.700 ; vidas[16] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.360     ; 10.876     ;
; -10.682 ; vidas[14] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 10.861     ;
; -10.673 ; pos[14]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.796     ; 10.913     ;
; -10.659 ; pos[20]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.805     ; 10.890     ;
; -10.650 ; pos[13]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.796     ; 10.890     ;
; -10.648 ; pos[27]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.800     ; 10.884     ;
; -10.633 ; pos[17]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.805     ; 10.864     ;
; -10.630 ; vidas[17] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.360     ; 10.806     ;
; -10.598 ; vidas[15] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.357     ; 10.777     ;
; -10.585 ; pos[15]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.796     ; 10.825     ;
; -10.561 ; vidas[17] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.360     ; 10.737     ;
; -10.532 ; pos[19]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.805     ; 10.763     ;
; -10.518 ; vidas[18] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.360     ; 10.694     ;
; -10.463 ; pos[11]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.796     ; 10.703     ;
; -10.455 ; pos[7]    ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.803     ; 10.688     ;
; -10.454 ; vidas[19] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.360     ; 10.630     ;
; -10.449 ; vidas[18] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.360     ; 10.625     ;
; -10.438 ; pos[31]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.799     ; 10.675     ;
; -10.422 ; pos[12]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.796     ; 10.662     ;
; -10.412 ; pos[29]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.800     ; 10.648     ;
; -10.389 ; pos[18]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.805     ; 10.620     ;
; -10.385 ; vidas[19] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.360     ; 10.561     ;
; -10.334 ; vidas[16] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.360     ; 10.510     ;
; -10.314 ; pos[10]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.796     ; 10.554     ;
; -10.261 ; pos[9]    ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.810     ; 10.487     ;
; -10.260 ; pos[9]    ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.810     ; 10.486     ;
; -10.260 ; pos[9]    ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.810     ; 10.486     ;
; -10.259 ; pos[9]    ; vga_r[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.810     ; 10.485     ;
; -10.256 ; pos[9]    ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.810     ; 10.482     ;
; -10.240 ; pos[9]    ; vga_r[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.818     ; 10.458     ;
; -10.236 ; vidas[21] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.361     ; 10.411     ;
; -10.214 ; pos[30]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.800     ; 10.450     ;
; -10.195 ; vidas[17] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.360     ; 10.371     ;
; -10.167 ; vidas[21] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.361     ; 10.342     ;
; -10.162 ; pos[1]    ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.803     ; 10.395     ;
; -10.146 ; pos[9]    ; vga_b[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.818     ; 10.364     ;
; -10.136 ; pos[5]    ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.796     ; 10.376     ;
; -10.128 ; pos[25]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.807     ; 10.357     ;
; -10.127 ; pos[25]   ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.807     ; 10.356     ;
; -10.127 ; pos[25]   ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.807     ; 10.356     ;
; -10.126 ; pos[25]   ; vga_r[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.807     ; 10.355     ;
; -10.123 ; pos[25]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.807     ; 10.352     ;
; -10.109 ; pos[8]    ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.810     ; 10.335     ;
; -10.108 ; pos[8]    ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.810     ; 10.334     ;
; -10.108 ; pos[8]    ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.810     ; 10.334     ;
; -10.107 ; pos[8]    ; vga_r[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.810     ; 10.333     ;
+---------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                                ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -7.505 ; pos[4]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 8.544      ;
; -7.451 ; pos[0]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 8.483      ;
; -7.419 ; pos[4]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.459      ;
; -7.374 ; pos[0]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 8.407      ;
; -7.356 ; pos[4]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.396      ;
; -7.352 ; pos[5]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 8.391      ;
; -7.352 ; pos[1]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 8.384      ;
; -7.320 ; pos[4]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.356      ;
; -7.311 ; pos[0]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 8.344      ;
; -7.309 ; pos[3]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 8.341      ;
; -7.294 ; pos[4]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.330      ;
; -7.294 ; pos[4]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.334      ;
; -7.289 ; pos[4]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.325      ;
; -7.289 ; pos[4]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.325      ;
; -7.288 ; pos[4]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.324      ;
; -7.286 ; pos[4]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.322      ;
; -7.275 ; pos[5]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.315      ;
; -7.275 ; pos[1]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 8.308      ;
; -7.270 ; pos[2]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 8.302      ;
; -7.266 ; pos[0]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.295      ;
; -7.262 ; pos[4]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.305      ;
; -7.260 ; pos[4]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.303      ;
; -7.260 ; pos[4]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.303      ;
; -7.257 ; pos[4]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.300      ;
; -7.256 ; pos[4]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.299      ;
; -7.240 ; pos[0]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.269      ;
; -7.240 ; pos[0]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 8.273      ;
; -7.235 ; pos[0]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.264      ;
; -7.235 ; pos[0]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.264      ;
; -7.234 ; pos[0]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.263      ;
; -7.232 ; pos[0]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.261      ;
; -7.223 ; pos[3]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 8.256      ;
; -7.212 ; pos[5]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.252      ;
; -7.212 ; pos[1]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 8.245      ;
; -7.208 ; pos[0]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.244      ;
; -7.206 ; pos[0]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.242      ;
; -7.206 ; pos[0]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.242      ;
; -7.205 ; pos[4]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.241      ;
; -7.203 ; pos[0]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.239      ;
; -7.202 ; pos[0]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.238      ;
; -7.193 ; pos[2]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 8.226      ;
; -7.167 ; pos[5]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.203      ;
; -7.167 ; pos[1]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.196      ;
; -7.160 ; pos[3]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 8.193      ;
; -7.160 ; pos[0]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.189      ;
; -7.141 ; pos[5]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.177      ;
; -7.141 ; pos[5]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.181      ;
; -7.141 ; pos[1]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.170      ;
; -7.141 ; pos[1]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 8.174      ;
; -7.136 ; pos[5]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.172      ;
; -7.136 ; pos[5]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.172      ;
; -7.136 ; pos[1]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.165      ;
; -7.136 ; pos[1]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.165      ;
; -7.135 ; pos[5]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.171      ;
; -7.135 ; pos[1]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.164      ;
; -7.133 ; pos[5]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.169      ;
; -7.133 ; pos[1]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.162      ;
; -7.130 ; pos[4]    ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.166      ;
; -7.130 ; pos[2]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 8.163      ;
; -7.124 ; pos[3]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.153      ;
; -7.109 ; pos[5]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.152      ;
; -7.109 ; pos[1]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.145      ;
; -7.107 ; pos[5]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.150      ;
; -7.107 ; pos[5]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.150      ;
; -7.107 ; pos[1]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.143      ;
; -7.107 ; pos[1]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.143      ;
; -7.104 ; pos[5]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.147      ;
; -7.104 ; pos[1]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.140      ;
; -7.103 ; pos[5]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.146      ;
; -7.103 ; pos[1]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.139      ;
; -7.098 ; pos[3]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.127      ;
; -7.098 ; pos[3]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 8.131      ;
; -7.093 ; pos[3]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.122      ;
; -7.093 ; pos[3]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.122      ;
; -7.092 ; pos[3]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.121      ;
; -7.090 ; pos[3]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.119      ;
; -7.088 ; pos[4]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.128      ;
; -7.087 ; pos[4]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.127      ;
; -7.086 ; pos[4]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.126      ;
; -7.085 ; pos[4]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.121      ;
; -7.085 ; pos[2]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.114      ;
; -7.085 ; pos[0]    ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.114      ;
; -7.084 ; pos[4]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.120      ;
; -7.079 ; pos[4]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.115      ;
; -7.066 ; pos[3]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.102      ;
; -7.064 ; pos[3]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.100      ;
; -7.064 ; pos[3]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.100      ;
; -7.061 ; pos[3]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.097      ;
; -7.061 ; pos[5]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.097      ;
; -7.061 ; pos[1]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.090      ;
; -7.060 ; pos[3]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.096      ;
; -7.059 ; pos[2]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.088      ;
; -7.059 ; pos[2]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 8.092      ;
; -7.058 ; pos[4]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.009      ; 8.103      ;
; -7.057 ; pos[14]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 8.096      ;
; -7.054 ; pos[2]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.083      ;
; -7.054 ; pos[2]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.083      ;
; -7.053 ; pos[2]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.082      ;
; -7.051 ; pos[2]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.080      ;
; -7.034 ; pos[0]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 8.067      ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50M'                                                                                                                                          ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.116 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.146      ;
; -7.116 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.146      ;
; -7.116 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.146      ;
; -7.115 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.145      ;
; -7.112 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.142      ;
; -7.110 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.140      ;
; -7.110 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.140      ;
; -7.104 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.134      ;
; -7.050 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.080      ;
; -7.050 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.080      ;
; -7.050 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.080      ;
; -7.049 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.079      ;
; -7.046 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.076      ;
; -7.044 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.074      ;
; -7.044 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.074      ;
; -7.038 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.068      ;
; -6.985 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.015      ;
; -6.985 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.015      ;
; -6.985 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.015      ;
; -6.984 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.014      ;
; -6.981 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.011      ;
; -6.979 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.009      ;
; -6.979 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.009      ;
; -6.973 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 8.003      ;
; -6.953 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.989      ;
; -6.953 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.989      ;
; -6.953 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.989      ;
; -6.952 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.988      ;
; -6.949 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.979      ;
; -6.949 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.979      ;
; -6.949 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.979      ;
; -6.949 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.985      ;
; -6.948 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.978      ;
; -6.947 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.983      ;
; -6.947 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.983      ;
; -6.945 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.975      ;
; -6.943 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.973      ;
; -6.943 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.973      ;
; -6.941 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.977      ;
; -6.937 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.967      ;
; -6.843 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.873      ;
; -6.843 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.873      ;
; -6.843 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.873      ;
; -6.842 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.872      ;
; -6.839 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.869      ;
; -6.837 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.867      ;
; -6.837 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.867      ;
; -6.831 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.861      ;
; -6.808 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.838      ;
; -6.808 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.838      ;
; -6.808 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.838      ;
; -6.807 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.837      ;
; -6.804 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.834      ;
; -6.802 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.832      ;
; -6.802 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.832      ;
; -6.796 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.826      ;
; -6.744 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.780      ;
; -6.744 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.780      ;
; -6.744 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.780      ;
; -6.743 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.779      ;
; -6.740 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.776      ;
; -6.738 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.774      ;
; -6.738 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.774      ;
; -6.737 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.767      ;
; -6.737 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.767      ;
; -6.737 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.767      ;
; -6.736 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.766      ;
; -6.733 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.763      ;
; -6.732 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.768      ;
; -6.731 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.761      ;
; -6.731 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.761      ;
; -6.725 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.755      ;
; -6.634 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.664      ;
; -6.634 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.664      ;
; -6.634 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.664      ;
; -6.633 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.663      ;
; -6.630 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.660      ;
; -6.628 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.658      ;
; -6.628 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.658      ;
; -6.622 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.652      ;
; -6.395 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.425      ;
; -6.395 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.425      ;
; -6.395 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.425      ;
; -6.394 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.424      ;
; -6.391 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.421      ;
; -6.389 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.419      ;
; -6.389 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.419      ;
; -6.383 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.413      ;
; -6.361 ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.391      ;
; -6.361 ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.391      ;
; -6.361 ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.391      ;
; -6.360 ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.390      ;
; -6.357 ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.387      ;
; -6.355 ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.385      ;
; -6.355 ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.385      ;
; -6.349 ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 7.379      ;
; -6.332 ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.368      ;
; -6.332 ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.368      ;
; -6.332 ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.368      ;
; -6.331 ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.367      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50M'                                                                                                                                                                       ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -2.558 ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 2.699      ; 0.657      ;
; -2.539 ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M   ; 0.000        ; 2.680      ; 0.657      ;
; -2.058 ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 2.699      ; 0.657      ;
; -2.039 ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M   ; -0.500       ; 2.680      ; 0.657      ;
; 0.524  ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.790      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.793  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.059      ;
; 0.794  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.060      ;
; 0.798  ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.064      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.821  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.087      ;
; 0.828  ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.094      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 1.171  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.171  ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.171  ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.176  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.442      ;
; 1.177  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.443      ;
; 1.181  ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.447      ;
; 1.181  ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.447      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.207  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.473      ;
; 1.214  ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.480      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.812 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.078      ;
; 0.812 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.078      ;
; 0.827 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.093      ;
; 0.832 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.098      ;
; 0.839 ; vga:instancia_vga|sx[9] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.105      ;
; 0.867 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.133      ;
; 0.869 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.135      ;
; 1.019 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.285      ;
; 1.029 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.015      ; 1.310      ;
; 1.040 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.306      ;
; 1.114 ; vga:instancia_vga|sx[8] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.019     ; 1.361      ;
; 1.195 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.461      ;
; 1.239 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.505      ;
; 1.253 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.519      ;
; 1.255 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.521      ;
; 1.270 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.536      ;
; 1.282 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.548      ;
; 1.286 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.552      ;
; 1.307 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.573      ;
; 1.308 ; vga:instancia_vga|sx[7] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.573      ;
; 1.326 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.592      ;
; 1.378 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.644      ;
; 1.386 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.652      ;
; 1.397 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.663      ;
; 1.418 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.684      ;
; 1.424 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.690      ;
; 1.426 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.692      ;
; 1.449 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.715      ;
; 1.449 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.715      ;
; 1.457 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.723      ;
; 1.461 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.727      ;
; 1.495 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.761      ;
; 1.497 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.763      ;
; 1.509 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.775      ;
; 1.520 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.786      ;
; 1.528 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.794      ;
; 1.547 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.813      ;
; 1.599 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.865      ;
; 1.608 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.874      ;
; 1.620 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.886      ;
; 1.622 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.888      ;
; 1.631 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.897      ;
; 1.656 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.922      ;
; 1.665 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.931      ;
; 1.679 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.945      ;
; 1.680 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.007      ; 1.953      ;
; 1.691 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.957      ;
; 1.693 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.959      ;
; 1.698 ; vga:instancia_vga|sx[4] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.963      ;
; 1.706 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.972      ;
; 1.715 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.981      ;
; 1.725 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.015      ; 2.006      ;
; 1.727 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.993      ;
; 1.735 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.015      ; 2.016      ;
; 1.737 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.008      ; 2.011      ;
; 1.750 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.016      ;
; 1.762 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.028      ;
; 1.763 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.029      ;
; 1.764 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.030      ;
; 1.777 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.043      ;
; 1.782 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.048      ;
; 1.790 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.056      ;
; 1.796 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.062      ;
; 1.821 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.087      ;
; 1.829 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.095      ;
; 1.832 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.098      ;
; 1.833 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.099      ;
; 1.848 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.114      ;
; 1.861 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.127      ;
; 1.895 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.161      ;
; 1.900 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.166      ;
; 1.903 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.169      ;
; 1.915 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.181      ;
; 1.919 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.185      ;
; 1.931 ; vga:instancia_vga|sx[3] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 2.196      ;
; 1.932 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.198      ;
; 1.957 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.223      ;
; 1.966 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.232      ;
; 1.968 ; vga:instancia_vga|sy[6] ; vga_b[9]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.234      ;
; 1.983 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.015      ; 2.264      ;
; 1.986 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.008     ; 2.244      ;
; 1.986 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.008     ; 2.244      ;
; 1.986 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.008     ; 2.244      ;
; 1.994 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.260      ;
; 2.003 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.269      ;
; 2.021 ; vga:instancia_vga|sy[0] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.015      ; 2.302      ;
; 2.028 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.294      ;
; 2.039 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.008      ; 2.313      ;
; 2.051 ; vga:instancia_vga|sx[0] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 2.316      ;
; 2.052 ; vga:instancia_vga|sy[6] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.015      ; 2.333      ;
; 2.065 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.331      ;
; 2.081 ; vga:instancia_vga|sy[1] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.015      ; 2.362      ;
; 2.086 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.008      ; 2.360      ;
; 2.097 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 2.362      ;
; 2.123 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.389      ;
; 2.150 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 2.415      ;
; 2.161 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.427      ;
; 2.162 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.429      ;
; 2.171 ; vga:instancia_vga|sx[1] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 2.436      ;
; 2.172 ; vga:instancia_vga|sy[6] ; vga_g[1]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.015      ; 2.453      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'select'                                                                                             ;
+-------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.935 ; isFlipped[16]           ; isFlipped[16] ; select       ; select      ; 0.000        ; 0.000      ; 1.201      ;
; 0.945 ; isFlipped[17]           ; isFlipped[17] ; select       ; select      ; 0.000        ; 0.000      ; 1.211      ;
; 1.082 ; isFlipped[12]           ; isFlipped[12] ; select       ; select      ; 0.000        ; 0.000      ; 1.348      ;
; 1.083 ; isFlipped[19]           ; isFlipped[19] ; select       ; select      ; 0.000        ; 0.000      ; 1.349      ;
; 1.191 ; isFlipped[13]           ; isFlipped[13] ; select       ; select      ; 0.000        ; 0.000      ; 1.457      ;
; 1.193 ; isFlipped[14]           ; isFlipped[14] ; select       ; select      ; 0.000        ; 0.000      ; 1.459      ;
; 1.205 ; isFlipped[10]           ; isFlipped[10] ; select       ; select      ; 0.000        ; 0.000      ; 1.471      ;
; 1.216 ; isFlipped[15]           ; isFlipped[15] ; select       ; select      ; 0.000        ; 0.000      ; 1.482      ;
; 1.227 ; isOut[6]                ; isOut[6]      ; select       ; select      ; 0.000        ; 0.000      ; 1.493      ;
; 1.248 ; isOut[8]                ; isOut[8]      ; select       ; select      ; 0.000        ; 0.000      ; 1.514      ;
; 1.342 ; isOut[7]                ; isOut[7]      ; select       ; select      ; 0.000        ; 0.000      ; 1.608      ;
; 1.363 ; isFlipped[7]            ; isFlipped[7]  ; select       ; select      ; 0.000        ; 0.000      ; 1.629      ;
; 1.468 ; isFlipped[11]           ; isFlipped[11] ; select       ; select      ; 0.000        ; 0.000      ; 1.734      ;
; 1.481 ; isFlipped[18]           ; isFlipped[18] ; select       ; select      ; 0.000        ; 0.000      ; 1.747      ;
; 1.497 ; isFlipped[9]            ; isFlipped[9]  ; select       ; select      ; 0.000        ; 0.000      ; 1.763      ;
; 1.497 ; isOut[9]                ; isOut[9]      ; select       ; select      ; 0.000        ; 0.000      ; 1.763      ;
; 1.528 ; isOut[5]                ; isOut[5]      ; select       ; select      ; 0.000        ; 0.000      ; 1.794      ;
; 1.536 ; isOut[18]               ; isOut[18]     ; select       ; select      ; 0.000        ; 0.000      ; 1.802      ;
; 1.538 ; isFlipped[8]            ; isFlipped[8]  ; select       ; select      ; 0.000        ; 0.000      ; 1.804      ;
; 1.579 ; vidas[14]               ; vidas[14]     ; select       ; select      ; 0.000        ; 0.000      ; 1.845      ;
; 1.582 ; vidas[30]               ; vidas[30]     ; select       ; select      ; 0.000        ; 0.000      ; 1.848      ;
; 1.600 ; vidas[10]               ; vidas[10]     ; select       ; select      ; 0.000        ; 0.000      ; 1.866      ;
; 1.621 ; isOut[4]                ; isOut[4]      ; select       ; select      ; 0.000        ; 0.000      ; 1.887      ;
; 1.644 ; numberOfCardsFlipped[8] ; isFlipped[7]  ; select       ; select      ; 0.000        ; 0.000      ; 1.910      ;
; 1.671 ; isOut[19]               ; isOut[19]     ; select       ; select      ; 0.000        ; 0.000      ; 1.937      ;
; 1.712 ; isOut[12]               ; isOut[12]     ; select       ; select      ; 0.000        ; 0.000      ; 1.978      ;
; 1.717 ; vidas[29]               ; vidas[29]     ; select       ; select      ; 0.000        ; 0.000      ; 1.983      ;
; 1.721 ; isOut[16]               ; isOut[16]     ; select       ; select      ; 0.000        ; 0.000      ; 1.987      ;
; 1.732 ; isOut[17]               ; isOut[17]     ; select       ; select      ; 0.000        ; 0.000      ; 1.998      ;
; 1.741 ; isOut[13]               ; isOut[13]     ; select       ; select      ; 0.000        ; 0.000      ; 2.007      ;
; 1.746 ; vidas[23]               ; vidas[23]     ; select       ; select      ; 0.000        ; 0.000      ; 2.012      ;
; 1.764 ; vidas[31]               ; vidas[31]     ; select       ; select      ; 0.000        ; 0.000      ; 2.030      ;
; 1.779 ; numberOfCardsFlipped[7] ; isFlipped[7]  ; select       ; select      ; 0.000        ; 0.000      ; 2.045      ;
; 1.783 ; vidas[15]               ; vidas[15]     ; select       ; select      ; 0.000        ; 0.000      ; 2.049      ;
; 1.826 ; vidas[28]               ; vidas[28]     ; select       ; select      ; 0.000        ; 0.000      ; 2.092      ;
; 1.828 ; vidas[26]               ; vidas[26]     ; select       ; select      ; 0.000        ; 0.000      ; 2.094      ;
; 1.851 ; isFlipped[2]            ; isFlipped[2]  ; select       ; select      ; 0.000        ; 0.000      ; 2.117      ;
; 1.858 ; vidas[25]               ; vidas[25]     ; select       ; select      ; 0.000        ; 0.000      ; 2.124      ;
; 1.869 ; numberOfCardsFlipped[6] ; isFlipped[7]  ; select       ; select      ; 0.000        ; 0.000      ; 2.135      ;
; 1.928 ; vidas[30]               ; vidas[31]     ; select       ; select      ; 0.000        ; 0.000      ; 2.194      ;
; 1.930 ; vidas[14]               ; vidas[15]     ; select       ; select      ; 0.000        ; 0.000      ; 2.196      ;
; 1.937 ; vidas[11]               ; vidas[11]     ; select       ; select      ; 0.000        ; 0.000      ; 2.203      ;
; 1.953 ; vidas[24]               ; vidas[24]     ; select       ; select      ; 0.000        ; 0.000      ; 2.219      ;
; 1.963 ; vidas[29]               ; vidas[30]     ; select       ; select      ; 0.000        ; 0.000      ; 2.229      ;
; 1.965 ; vidas[21]               ; vidas[21]     ; select       ; select      ; 0.000        ; 0.000      ; 2.231      ;
; 1.978 ; vidas[20]               ; vidas[20]     ; select       ; select      ; 0.000        ; 0.000      ; 2.244      ;
; 1.988 ; vidas[11]               ; vidas[12]     ; select       ; select      ; 0.000        ; 0.000      ; 2.254      ;
; 1.997 ; vidas[29]               ; vidas[31]     ; select       ; select      ; 0.000        ; 0.000      ; 2.263      ;
; 2.041 ; vidas[12]               ; vidas[12]     ; select       ; select      ; 0.000        ; 0.000      ; 2.307      ;
; 2.055 ; isOut[14]               ; isOut[14]     ; select       ; select      ; 0.000        ; 0.000      ; 2.321      ;
; 2.061 ; vidas[10]               ; vidas[12]     ; select       ; select      ; 0.000        ; 0.000      ; 2.327      ;
; 2.106 ; vidas[11]               ; vidas[14]     ; select       ; select      ; 0.000        ; 0.000      ; 2.372      ;
; 2.122 ; numberOfCardsFlipped[8] ; isFlipped[11] ; select       ; select      ; 0.000        ; -0.008     ; 2.380      ;
; 2.142 ; numberOfCardsFlipped[8] ; isFlipped[12] ; select       ; select      ; 0.000        ; -0.029     ; 2.379      ;
; 2.142 ; vidas[23]               ; vidas[25]     ; select       ; select      ; 0.000        ; 0.000      ; 2.408      ;
; 2.145 ; vidas[11]               ; vidas[15]     ; select       ; select      ; 0.000        ; 0.000      ; 2.411      ;
; 2.147 ; numberOfCardsFlipped[8] ; isFlipped[9]  ; select       ; select      ; 0.000        ; -0.008     ; 2.405      ;
; 2.155 ; isOut[15]               ; isOut[15]     ; select       ; select      ; 0.000        ; 0.000      ; 2.421      ;
; 2.170 ; isOut[0]                ; isOut[0]      ; select       ; select      ; 0.000        ; 0.000      ; 2.436      ;
; 2.177 ; vidas[11]               ; vidas[13]     ; select       ; select      ; 0.000        ; 0.000      ; 2.443      ;
; 2.179 ; vidas[10]               ; vidas[14]     ; select       ; select      ; 0.000        ; 0.000      ; 2.445      ;
; 2.186 ; numberOfCardsFlipped[8] ; isFlipped[2]  ; select       ; select      ; 0.000        ; 0.006      ; 2.458      ;
; 2.195 ; vidas[23]               ; vidas[24]     ; select       ; select      ; 0.000        ; 0.000      ; 2.461      ;
; 2.212 ; vidas[23]               ; vidas[26]     ; select       ; select      ; 0.000        ; 0.000      ; 2.478      ;
; 2.212 ; vidas[24]               ; vidas[25]     ; select       ; select      ; 0.000        ; 0.000      ; 2.478      ;
; 2.218 ; vidas[10]               ; vidas[15]     ; select       ; select      ; 0.000        ; 0.000      ; 2.484      ;
; 2.240 ; vidas[25]               ; vidas[26]     ; select       ; select      ; 0.000        ; 0.000      ; 2.506      ;
; 2.250 ; vidas[10]               ; vidas[13]     ; select       ; select      ; 0.000        ; 0.000      ; 2.516      ;
; 2.252 ; numberOfCardsFlipped[8] ; isFlipped[14] ; select       ; select      ; 0.000        ; -0.029     ; 2.489      ;
; 2.257 ; numberOfCardsFlipped[7] ; isFlipped[11] ; select       ; select      ; 0.000        ; -0.008     ; 2.515      ;
; 2.258 ; numberOfCardsFlipped[8] ; isFlipped[10] ; select       ; select      ; 0.000        ; -0.029     ; 2.495      ;
; 2.264 ; vidas[28]               ; vidas[30]     ; select       ; select      ; 0.000        ; 0.000      ; 2.530      ;
; 2.270 ; vidas[22]               ; vidas[22]     ; select       ; select      ; 0.000        ; 0.000      ; 2.536      ;
; 2.277 ; numberOfCardsFlipped[7] ; isFlipped[12] ; select       ; select      ; 0.000        ; -0.029     ; 2.514      ;
; 2.282 ; numberOfCardsFlipped[7] ; isFlipped[9]  ; select       ; select      ; 0.000        ; -0.008     ; 2.540      ;
; 2.282 ; vidas[24]               ; vidas[26]     ; select       ; select      ; 0.000        ; 0.000      ; 2.548      ;
; 2.283 ; vidas[26]               ; vidas[28]     ; select       ; select      ; 0.000        ; 0.000      ; 2.549      ;
; 2.295 ; vidas[3]                ; vidas[3]      ; select       ; select      ; 0.000        ; 0.000      ; 2.561      ;
; 2.298 ; vidas[28]               ; vidas[31]     ; select       ; select      ; 0.000        ; 0.000      ; 2.564      ;
; 2.306 ; numberOfCardsFlipped[8] ; isFlipped[8]  ; select       ; select      ; 0.000        ; -0.029     ; 2.543      ;
; 2.314 ; isFlipped[1]            ; isFlipped[1]  ; select       ; select      ; 0.000        ; 0.000      ; 2.580      ;
; 2.321 ; numberOfCardsFlipped[7] ; isFlipped[2]  ; select       ; select      ; 0.000        ; 0.006      ; 2.593      ;
; 2.322 ; vidas[10]               ; vidas[11]     ; select       ; select      ; 0.000        ; 0.000      ; 2.588      ;
; 2.330 ; vidas[28]               ; vidas[29]     ; select       ; select      ; 0.000        ; 0.000      ; 2.596      ;
; 2.347 ; numberOfCardsFlipped[6] ; isFlipped[11] ; select       ; select      ; 0.000        ; -0.008     ; 2.605      ;
; 2.355 ; vidas[23]               ; vidas[28]     ; select       ; select      ; 0.000        ; 0.000      ; 2.621      ;
; 2.362 ; vidas[20]               ; vidas[21]     ; select       ; select      ; 0.000        ; 0.000      ; 2.628      ;
; 2.366 ; numberOfCardsFlipped[8] ; isFlipped[13] ; select       ; select      ; 0.000        ; -0.008     ; 2.624      ;
; 2.367 ; numberOfCardsFlipped[6] ; isFlipped[12] ; select       ; select      ; 0.000        ; -0.029     ; 2.604      ;
; 2.368 ; isOut[10]               ; isOut[10]     ; select       ; select      ; 0.000        ; 0.000      ; 2.634      ;
; 2.368 ; numberOfCardsFlipped[3] ; isFlipped[7]  ; select       ; select      ; 0.000        ; -0.007     ; 2.627      ;
; 2.371 ; numberOfCardsFlipped[1] ; isFlipped[7]  ; select       ; select      ; 0.000        ; -0.007     ; 2.630      ;
; 2.372 ; numberOfCardsFlipped[6] ; isFlipped[9]  ; select       ; select      ; 0.000        ; -0.008     ; 2.630      ;
; 2.376 ; numberOfCardsFlipped[8] ; isFlipped[18] ; select       ; select      ; 0.000        ; -0.037     ; 2.605      ;
; 2.383 ; vidas[25]               ; vidas[28]     ; select       ; select      ; 0.000        ; 0.000      ; 2.649      ;
; 2.385 ; numberOfCardsFlipped[8] ; isFlipped[16] ; select       ; select      ; 0.000        ; -0.037     ; 2.614      ;
; 2.387 ; numberOfCardsFlipped[7] ; isFlipped[14] ; select       ; select      ; 0.000        ; -0.029     ; 2.624      ;
; 2.388 ; numberOfCardsFlipped[8] ; isFlipped[17] ; select       ; select      ; 0.000        ; -0.037     ; 2.617      ;
; 2.393 ; numberOfCardsFlipped[7] ; isFlipped[10] ; select       ; select      ; 0.000        ; -0.029     ; 2.630      ;
; 2.398 ; numberOfCardsFlipped[8] ; isFlipped[15] ; select       ; select      ; 0.000        ; -0.008     ; 2.656      ;
+-------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                                ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 1.279 ; pos[25]   ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.545      ;
; 1.383 ; pos[6]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.649      ;
; 1.386 ; pos[20]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.652      ;
; 1.410 ; pos[11]   ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.676      ;
; 1.411 ; pos[8]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.677      ;
; 1.412 ; pos[19]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.678      ;
; 1.428 ; pos[17]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.694      ;
; 1.432 ; pos[10]   ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.698      ;
; 1.442 ; pos[28]   ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.708      ;
; 1.559 ; pos[26]   ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.825      ;
; 1.594 ; pos[1]    ; pos[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.860      ;
; 1.641 ; pos[7]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.907      ;
; 1.643 ; pos[1]    ; pos[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.909      ;
; 1.654 ; pos[9]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.920      ;
; 1.690 ; pos[18]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.956      ;
; 1.748 ; pos[0]    ; pos[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.014      ;
; 1.792 ; pos[0]    ; pos[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.058      ;
; 2.199 ; pos[29]   ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.465      ;
; 2.384 ; pos[30]   ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.650      ;
; 2.423 ; pos[2]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.689      ;
; 2.465 ; pos[12]   ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.731      ;
; 2.466 ; pos[23]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.732      ;
; 2.576 ; pos[10]   ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.842      ;
; 2.596 ; pos[13]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.862      ;
; 2.619 ; pos[12]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.885      ;
; 2.658 ; pos[15]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.924      ;
; 2.662 ; pos[28]   ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.928      ;
; 2.678 ; pos[3]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.944      ;
; 2.692 ; pos[31]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.958      ;
; 2.732 ; pos[0]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.998      ;
; 2.800 ; pos[10]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.066      ;
; 2.801 ; pos[25]   ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.067      ;
; 2.824 ; pos[4]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.090      ;
; 2.847 ; pos[11]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.113      ;
; 2.871 ; pos[21]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.137      ;
; 2.872 ; pos[1]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.138      ;
; 2.899 ; pos[0]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.165      ;
; 2.904 ; pos[25]   ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.170      ;
; 2.907 ; pos[25]   ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.173      ;
; 2.924 ; pos[28]   ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.190      ;
; 2.935 ; pos[19]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.201      ;
; 2.937 ; pos[22]   ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.203      ;
; 2.940 ; pos[24]   ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.206      ;
; 2.942 ; pos[25]   ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.208      ;
; 2.943 ; pos[28]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 3.208      ;
; 2.949 ; pos[6]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.215      ;
; 2.949 ; pos[30]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 3.214      ;
; 2.951 ; pos[17]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.217      ;
; 2.952 ; pos[18]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.218      ;
; 2.958 ; pos[10]   ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.224      ;
; 2.963 ; pos[25]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 3.228      ;
; 2.972 ; pos[9]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.007     ; 3.231      ;
; 2.993 ; pos[26]   ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.259      ;
; 2.996 ; pos[26]   ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.262      ;
; 3.005 ; pos[11]   ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.271      ;
; 3.012 ; pos[31]   ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.004      ; 3.282      ;
; 3.033 ; pos[31]   ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 3.300      ;
; 3.038 ; pos[31]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 3.310      ;
; 3.040 ; pos[1]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.306      ;
; 3.042 ; pos[31]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 3.314      ;
; 3.043 ; pos[31]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 3.315      ;
; 3.043 ; pos[31]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 3.315      ;
; 3.044 ; pos[17]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.310      ;
; 3.052 ; pos[31]   ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.315      ;
; 3.052 ; pos[31]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.315      ;
; 3.052 ; pos[26]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 3.317      ;
; 3.072 ; pos[25]   ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.003      ; 3.341      ;
; 3.083 ; pos[8]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.007     ; 3.342      ;
; 3.094 ; pos[18]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.360      ;
; 3.098 ; pos[25]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 3.369      ;
; 3.099 ; pos[31]   ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.362      ;
; 3.100 ; pos[31]   ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.363      ;
; 3.101 ; pos[31]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.364      ;
; 3.102 ; pos[25]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 3.373      ;
; 3.103 ; pos[25]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 3.374      ;
; 3.103 ; pos[25]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 3.374      ;
; 3.104 ; pos[31]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.367      ;
; 3.105 ; pos[31]   ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.368      ;
; 3.105 ; pos[31]   ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 3.372      ;
; 3.106 ; pos[31]   ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 3.373      ;
; 3.107 ; pos[31]   ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 3.374      ;
; 3.108 ; pos[31]   ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 3.375      ;
; 3.112 ; pos[25]   ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 3.374      ;
; 3.112 ; pos[25]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 3.374      ;
; 3.117 ; pos[0]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.002      ; 3.385      ;
; 3.119 ; pos[0]    ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.002      ; 3.387      ;
; 3.154 ; pos[0]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.002      ; 3.422      ;
; 3.156 ; pos[0]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.422      ;
; 3.159 ; pos[25]   ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 3.421      ;
; 3.160 ; pos[25]   ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 3.422      ;
; 3.161 ; pos[25]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 3.423      ;
; 3.163 ; pos[12]   ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.429      ;
; 3.164 ; pos[25]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 3.426      ;
; 3.165 ; pos[25]   ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 3.427      ;
; 3.165 ; pos[25]   ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.431      ;
; 3.170 ; pos[2]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.436      ;
; 3.177 ; pos[28]   ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.003      ; 3.446      ;
; 3.178 ; pos[9]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.007     ; 3.437      ;
; 3.196 ; pos[9]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.007     ; 3.455      ;
; 3.197 ; pos[5]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 3.470      ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50M'                                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[52] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[52] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[53] ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'select'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; select ; Rise       ; select             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[0][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[0][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[1][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[1][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[19]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[19]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[9]           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[23]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[23]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[24]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[24]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[25]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[25]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[26]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[26]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[27]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[27]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[28]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[28]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[29]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[29]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[2]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[2]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[30]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[30]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[31]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[31]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[3]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[3]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[4]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[4]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[5]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[5]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[6]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[6]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[7]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[7]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[8]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[8]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[9]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[9]                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]|clk                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 5.809 ; 5.809 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 8.948 ; 8.948 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -3.993 ; -3.993 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -3.775 ; -3.775 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.574 ; 6.574 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.528 ; 6.528 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.526 ; 6.526 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.267 ; 6.267 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.263 ; 6.263 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.326 ; 6.326 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.328 ; 6.328 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.527 ; 6.527 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.524 ; 6.524 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.508 ; 6.508 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.574 ; 6.574 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.896 ; 6.896 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.852 ; 6.852 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.829 ; 6.829 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.823 ; 6.823 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.798 ; 6.798 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.608 ; 6.608 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.529 ; 6.529 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.559 ; 6.559 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.296 ; 6.296 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.608 ; 6.608 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.896 ; 6.896 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.622 ; 7.622 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.275 ; 7.275 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.058 ; 7.058 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.013 ; 7.013 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.015 ; 7.015 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.039 ; 7.039 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.045 ; 7.045 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.083 ; 7.083 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.806 ; 6.806 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.840 ; 6.840 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.783 ; 6.783 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.275 ; 7.275 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.239 ; 7.239 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 4.120 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.263 ; 6.263 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.528 ; 6.528 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.526 ; 6.526 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.267 ; 6.267 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.263 ; 6.263 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.326 ; 6.326 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.328 ; 6.328 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.527 ; 6.527 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.524 ; 6.524 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.508 ; 6.508 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.574 ; 6.574 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.296 ; 6.296 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.852 ; 6.852 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.829 ; 6.829 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.823 ; 6.823 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.798 ; 6.798 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.608 ; 6.608 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.529 ; 6.529 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.559 ; 6.559 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.296 ; 6.296 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.608 ; 6.608 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.896 ; 6.896 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.622 ; 7.622 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.783 ; 6.783 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.058 ; 7.058 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.013 ; 7.013 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.015 ; 7.015 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.039 ; 7.039 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.045 ; 7.045 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.083 ; 7.083 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.806 ; 6.806 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.840 ; 6.840 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.783 ; 6.783 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.275 ; 7.275 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.239 ; 7.239 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 4.120 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------+
; Fast Model Setup Summary                                           ;
+------------------------------------------+---------+---------------+
; Clock                                    ; Slack   ; End Point TNS ;
+------------------------------------------+---------+---------------+
; select                                   ; -10.533 ; -786.340      ;
; clock_25M_divider:inst_clock_25M|clk_out ; -5.105  ; -132.452      ;
; clock_50M                                ; -2.938  ; -80.411       ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -2.900  ; -82.802       ;
+------------------------------------------+---------+---------------+


+-------------------------------------------------------------------+
; Fast Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.598 ; -3.181        ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.362  ; 0.000         ;
; select                                   ; 0.412  ; 0.000         ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.589  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.380 ; -67.380       ;
; select                                   ; -1.222 ; -100.222      ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -52.000       ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -0.500 ; -32.000       ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'select'                                                                                                                       ;
+---------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -10.533 ; pos[9]    ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.842     ;
; -10.510 ; pos[25]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.822     ;
; -10.495 ; pos[26]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.807     ;
; -10.480 ; pos[8]    ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.789     ;
; -10.467 ; pos[16]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.783     ;
; -10.467 ; pos[6]    ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.776     ;
; -10.466 ; pos[28]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.778     ;
; -10.464 ; pos[9]    ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.773     ;
; -10.456 ; pos[9]    ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.765     ;
; -10.452 ; pos[9]    ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.761     ;
; -10.448 ; pos[20]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.756     ;
; -10.448 ; pos[14]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.764     ;
; -10.442 ; pos[17]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.750     ;
; -10.441 ; pos[25]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.753     ;
; -10.433 ; pos[25]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.745     ;
; -10.429 ; pos[25]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.741     ;
; -10.427 ; pos[27]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.739     ;
; -10.426 ; pos[26]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.738     ;
; -10.421 ; pos[13]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.737     ;
; -10.418 ; pos[26]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.730     ;
; -10.414 ; pos[26]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.726     ;
; -10.411 ; pos[8]    ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.720     ;
; -10.403 ; pos[8]    ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.712     ;
; -10.399 ; pos[8]    ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.708     ;
; -10.398 ; pos[16]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.714     ;
; -10.398 ; pos[6]    ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.707     ;
; -10.397 ; pos[28]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.709     ;
; -10.390 ; pos[16]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.706     ;
; -10.390 ; pos[6]    ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.699     ;
; -10.389 ; pos[28]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.701     ;
; -10.386 ; pos[16]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.702     ;
; -10.386 ; pos[6]    ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.695     ;
; -10.385 ; pos[28]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.697     ;
; -10.382 ; pos[15]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.698     ;
; -10.379 ; pos[20]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.687     ;
; -10.379 ; pos[14]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.695     ;
; -10.373 ; pos[17]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.681     ;
; -10.371 ; pos[20]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.679     ;
; -10.371 ; pos[14]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.687     ;
; -10.369 ; pos[19]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.677     ;
; -10.367 ; pos[20]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.675     ;
; -10.367 ; pos[14]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.683     ;
; -10.365 ; pos[17]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.673     ;
; -10.361 ; pos[17]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.669     ;
; -10.358 ; pos[27]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.670     ;
; -10.352 ; pos[13]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.668     ;
; -10.350 ; pos[27]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.662     ;
; -10.348 ; pos[31]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.219     ; 10.661     ;
; -10.346 ; pos[27]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.658     ;
; -10.344 ; pos[13]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.660     ;
; -10.340 ; pos[13]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.656     ;
; -10.336 ; pos[7]    ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.645     ;
; -10.327 ; pos[11]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.643     ;
; -10.318 ; pos[29]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.630     ;
; -10.317 ; pos[12]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.633     ;
; -10.313 ; pos[15]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.629     ;
; -10.308 ; pos[18]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.616     ;
; -10.305 ; pos[15]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.621     ;
; -10.301 ; pos[15]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.617     ;
; -10.300 ; pos[19]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.608     ;
; -10.293 ; pos[9]    ; cardsFlipped[1][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.601     ;
; -10.292 ; pos[19]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.600     ;
; -10.291 ; pos[9]    ; cardsFlipped[1][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.599     ;
; -10.288 ; pos[19]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.596     ;
; -10.280 ; pos[9]    ; cardsFlipped[1][0]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.221     ; 10.591     ;
; -10.280 ; pos[9]    ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.202     ; 10.610     ;
; -10.279 ; pos[31]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.219     ; 10.592     ;
; -10.276 ; pos[9]    ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.202     ; 10.606     ;
; -10.271 ; pos[31]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.219     ; 10.584     ;
; -10.270 ; pos[25]   ; cardsFlipped[1][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.221     ; 10.581     ;
; -10.268 ; pos[25]   ; cardsFlipped[1][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.221     ; 10.579     ;
; -10.267 ; pos[31]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.219     ; 10.580     ;
; -10.267 ; pos[7]    ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.576     ;
; -10.262 ; pos[9]    ; cardsFlipped[0][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.571     ;
; -10.261 ; pos[9]    ; cardsFlipped[0][0]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.570     ;
; -10.259 ; pos[9]    ; cardsFlipped[0][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.568     ;
; -10.259 ; pos[7]    ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.568     ;
; -10.258 ; pos[11]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.574     ;
; -10.257 ; pos[25]   ; cardsFlipped[1][0]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.218     ; 10.571     ;
; -10.257 ; pos[25]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.199     ; 10.590     ;
; -10.255 ; pos[7]    ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.223     ; 10.564     ;
; -10.255 ; pos[26]   ; cardsFlipped[1][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.221     ; 10.566     ;
; -10.254 ; pos[30]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.566     ;
; -10.253 ; pos[25]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.199     ; 10.586     ;
; -10.253 ; pos[26]   ; cardsFlipped[1][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.221     ; 10.564     ;
; -10.250 ; pos[11]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.566     ;
; -10.249 ; pos[29]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.561     ;
; -10.248 ; pos[12]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.564     ;
; -10.246 ; pos[11]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.562     ;
; -10.242 ; pos[26]   ; cardsFlipped[1][0]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.218     ; 10.556     ;
; -10.242 ; pos[26]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.199     ; 10.575     ;
; -10.241 ; pos[29]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.553     ;
; -10.240 ; pos[12]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.556     ;
; -10.240 ; pos[8]    ; cardsFlipped[1][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.548     ;
; -10.239 ; pos[18]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.547     ;
; -10.239 ; pos[25]   ; cardsFlipped[0][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.551     ;
; -10.238 ; pos[8]    ; cardsFlipped[1][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.224     ; 10.546     ;
; -10.238 ; pos[25]   ; cardsFlipped[0][0]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.220     ; 10.550     ;
; -10.238 ; pos[26]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.199     ; 10.571     ;
; -10.237 ; pos[10]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.216     ; 10.553     ;
+---------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                      ;
+--------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -5.105 ; vidas[0]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.414      ;
; -5.082 ; vidas[0]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.391      ;
; -5.026 ; vidas[1]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.335      ;
; -5.003 ; vidas[1]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.312      ;
; -4.993 ; vidas[2]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.302      ;
; -4.970 ; vidas[2]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.279      ;
; -4.941 ; vidas[3]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.250      ;
; -4.918 ; vidas[3]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.227      ;
; -4.912 ; vidas[0]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.221      ;
; -4.907 ; vidas[4]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.216      ;
; -4.884 ; vidas[4]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.193      ;
; -4.871 ; vidas[5]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.180      ;
; -4.848 ; vidas[5]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.157      ;
; -4.837 ; vidas[6]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.146      ;
; -4.833 ; vidas[1]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.142      ;
; -4.814 ; vidas[6]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.123      ;
; -4.800 ; vidas[2]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.109      ;
; -4.796 ; vidas[7]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.105      ;
; -4.773 ; vidas[7]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.082      ;
; -4.748 ; vidas[3]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.057      ;
; -4.723 ; vidas[10] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 5.030      ;
; -4.714 ; vidas[4]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.023      ;
; -4.711 ; vidas[8]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 5.020      ;
; -4.700 ; vidas[11] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 5.007      ;
; -4.700 ; vidas[10] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 5.007      ;
; -4.688 ; vidas[8]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 4.997      ;
; -4.678 ; vidas[5]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 4.987      ;
; -4.677 ; vidas[11] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 4.984      ;
; -4.672 ; vidas[9]  ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 4.981      ;
; -4.660 ; vidas[12] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 4.967      ;
; -4.649 ; vidas[9]  ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 4.958      ;
; -4.644 ; vidas[6]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 4.953      ;
; -4.637 ; vidas[12] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 4.944      ;
; -4.633 ; vidas[13] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 4.940      ;
; -4.610 ; vidas[13] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 4.917      ;
; -4.603 ; vidas[7]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 4.912      ;
; -4.584 ; vidas[14] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 4.891      ;
; -4.561 ; vidas[14] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 4.868      ;
; -4.538 ; vidas[15] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 4.845      ;
; -4.530 ; vidas[10] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 4.837      ;
; -4.518 ; vidas[8]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 4.827      ;
; -4.515 ; vidas[15] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 4.822      ;
; -4.507 ; vidas[11] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 4.814      ;
; -4.479 ; vidas[9]  ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.223     ; 4.788      ;
; -4.467 ; vidas[12] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 4.774      ;
; -4.440 ; vidas[13] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 4.747      ;
; -4.424 ; vidas[16] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.230     ; 4.726      ;
; -4.411 ; vidas[17] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.230     ; 4.713      ;
; -4.401 ; vidas[16] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.230     ; 4.703      ;
; -4.391 ; vidas[14] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 4.698      ;
; -4.388 ; vidas[17] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.230     ; 4.690      ;
; -4.353 ; vidas[18] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.230     ; 4.655      ;
; -4.345 ; vidas[15] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.225     ; 4.652      ;
; -4.330 ; vidas[18] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.230     ; 4.632      ;
; -4.317 ; vidas[19] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.230     ; 4.619      ;
; -4.294 ; vidas[19] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.230     ; 4.596      ;
; -4.263 ; pos[9]    ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.427     ; 4.868      ;
; -4.240 ; pos[25]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.424     ; 4.848      ;
; -4.231 ; vidas[16] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.230     ; 4.533      ;
; -4.225 ; pos[26]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.424     ; 4.833      ;
; -4.218 ; vidas[17] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.230     ; 4.520      ;
; -4.210 ; pos[8]    ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.427     ; 4.815      ;
; -4.209 ; vidas[21] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.229     ; 4.512      ;
; -4.197 ; pos[16]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.420     ; 4.809      ;
; -4.197 ; pos[6]    ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.427     ; 4.802      ;
; -4.196 ; pos[28]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.424     ; 4.804      ;
; -4.186 ; vidas[21] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.229     ; 4.489      ;
; -4.178 ; pos[20]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.428     ; 4.782      ;
; -4.178 ; pos[14]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.420     ; 4.790      ;
; -4.172 ; pos[17]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.428     ; 4.776      ;
; -4.160 ; vidas[18] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.230     ; 4.462      ;
; -4.157 ; pos[27]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.424     ; 4.765      ;
; -4.151 ; pos[13]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.420     ; 4.763      ;
; -4.151 ; vidas[20] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.229     ; 4.454      ;
; -4.128 ; vidas[20] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.229     ; 4.431      ;
; -4.124 ; vidas[19] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.230     ; 4.426      ;
; -4.112 ; pos[15]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.420     ; 4.724      ;
; -4.099 ; pos[19]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.428     ; 4.703      ;
; -4.081 ; vidas[22] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.229     ; 4.384      ;
; -4.078 ; pos[31]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.423     ; 4.687      ;
; -4.066 ; pos[7]    ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.427     ; 4.671      ;
; -4.058 ; pos[9]    ; vga_r[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.441     ; 4.649      ;
; -4.058 ; vidas[22] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.229     ; 4.361      ;
; -4.057 ; pos[11]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.420     ; 4.669      ;
; -4.048 ; pos[29]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.424     ; 4.656      ;
; -4.047 ; pos[12]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.420     ; 4.659      ;
; -4.038 ; pos[18]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.428     ; 4.642      ;
; -4.035 ; pos[25]   ; vga_r[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.438     ; 4.629      ;
; -4.029 ; vidas[23] ; vga_r[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.229     ; 4.332      ;
; -4.020 ; pos[26]   ; vga_r[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.438     ; 4.614      ;
; -4.016 ; vidas[21] ; vga_g[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.229     ; 4.319      ;
; -4.006 ; pos[9]    ; vga_b[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.441     ; 4.597      ;
; -4.006 ; vidas[23] ; vga_b[9]~reg0 ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -0.229     ; 4.309      ;
; -4.005 ; pos[8]    ; vga_r[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.441     ; 4.596      ;
; -3.992 ; pos[16]   ; vga_r[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.434     ; 4.590      ;
; -3.992 ; pos[6]    ; vga_r[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.441     ; 4.583      ;
; -3.991 ; pos[28]   ; vga_r[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.438     ; 4.585      ;
; -3.986 ; pos[9]    ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.434     ; 4.584      ;
; -3.986 ; pos[9]    ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.434     ; 4.584      ;
; -3.986 ; pos[9]    ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.434     ; 4.584      ;
+--------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50M'                                                                                                                                          ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.938 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.964      ;
; -2.937 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.963      ;
; -2.937 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.963      ;
; -2.936 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.962      ;
; -2.933 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.959      ;
; -2.932 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.958      ;
; -2.932 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.958      ;
; -2.926 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.952      ;
; -2.905 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.931      ;
; -2.904 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.930      ;
; -2.904 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.930      ;
; -2.903 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.929      ;
; -2.900 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.926      ;
; -2.899 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.925      ;
; -2.899 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.925      ;
; -2.893 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.919      ;
; -2.873 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.899      ;
; -2.872 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.898      ;
; -2.872 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.898      ;
; -2.871 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.897      ;
; -2.868 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.894      ;
; -2.867 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.893      ;
; -2.867 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.893      ;
; -2.861 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.887      ;
; -2.851 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.877      ;
; -2.850 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.876      ;
; -2.850 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.876      ;
; -2.849 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.875      ;
; -2.846 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.872      ;
; -2.845 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.871      ;
; -2.845 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.871      ;
; -2.839 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.865      ;
; -2.826 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.858      ;
; -2.825 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.857      ;
; -2.825 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.857      ;
; -2.824 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.856      ;
; -2.821 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.853      ;
; -2.820 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.852      ;
; -2.820 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.852      ;
; -2.814 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.846      ;
; -2.804 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.830      ;
; -2.803 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.829      ;
; -2.803 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.829      ;
; -2.802 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.828      ;
; -2.799 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.825      ;
; -2.798 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.824      ;
; -2.798 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.824      ;
; -2.792 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.818      ;
; -2.782 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.808      ;
; -2.781 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.807      ;
; -2.781 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.807      ;
; -2.780 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.806      ;
; -2.777 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.803      ;
; -2.776 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.802      ;
; -2.776 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.802      ;
; -2.770 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.796      ;
; -2.747 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.773      ;
; -2.746 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.772      ;
; -2.746 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.772      ;
; -2.745 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.771      ;
; -2.742 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.768      ;
; -2.741 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.767      ;
; -2.741 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.767      ;
; -2.735 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.761      ;
; -2.723 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.755      ;
; -2.722 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.754      ;
; -2.722 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.754      ;
; -2.721 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.753      ;
; -2.718 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.750      ;
; -2.717 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.749      ;
; -2.717 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.749      ;
; -2.711 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.743      ;
; -2.695 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.721      ;
; -2.694 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.720      ;
; -2.694 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.720      ;
; -2.693 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.719      ;
; -2.690 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.716      ;
; -2.689 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.715      ;
; -2.689 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.715      ;
; -2.683 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.709      ;
; -2.566 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.592      ;
; -2.565 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.591      ;
; -2.565 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.591      ;
; -2.564 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.590      ;
; -2.561 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.587      ;
; -2.560 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.586      ;
; -2.560 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.586      ;
; -2.554 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.580      ;
; -2.545 ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.571      ;
; -2.544 ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.570      ;
; -2.544 ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.570      ;
; -2.543 ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.569      ;
; -2.540 ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.566      ;
; -2.539 ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.565      ;
; -2.539 ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.565      ;
; -2.533 ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.006     ; 3.559      ;
; -2.494 ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.526      ;
; -2.493 ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.525      ;
; -2.493 ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.525      ;
; -2.492 ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.524      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                                ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -2.900 ; pos[4]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.935      ;
; -2.900 ; pos[0]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.928      ;
; -2.855 ; pos[1]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.883      ;
; -2.843 ; pos[5]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.878      ;
; -2.828 ; pos[4]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.860      ;
; -2.828 ; pos[0]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.853      ;
; -2.824 ; pos[4]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.856      ;
; -2.824 ; pos[0]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.849      ;
; -2.819 ; pos[3]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.847      ;
; -2.815 ; pos[2]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.843      ;
; -2.810 ; pos[4]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.842      ;
; -2.810 ; pos[4]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.842      ;
; -2.810 ; pos[0]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.835      ;
; -2.810 ; pos[0]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.835      ;
; -2.809 ; pos[4]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.841      ;
; -2.809 ; pos[4]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.841      ;
; -2.809 ; pos[0]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.834      ;
; -2.809 ; pos[0]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.834      ;
; -2.803 ; pos[4]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 3.839      ;
; -2.803 ; pos[0]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 3.832      ;
; -2.801 ; pos[4]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 3.837      ;
; -2.789 ; pos[4]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.828      ;
; -2.789 ; pos[0]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.821      ;
; -2.788 ; pos[4]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.827      ;
; -2.788 ; pos[0]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.820      ;
; -2.787 ; pos[4]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.826      ;
; -2.787 ; pos[0]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 3.816      ;
; -2.787 ; pos[0]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.819      ;
; -2.786 ; pos[4]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.825      ;
; -2.786 ; pos[0]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.818      ;
; -2.784 ; pos[4]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.823      ;
; -2.784 ; pos[0]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.816      ;
; -2.783 ; pos[1]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.808      ;
; -2.779 ; pos[1]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.804      ;
; -2.771 ; pos[5]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.803      ;
; -2.770 ; pos[4]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 3.806      ;
; -2.767 ; pos[5]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.799      ;
; -2.765 ; pos[1]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.790      ;
; -2.765 ; pos[1]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.790      ;
; -2.764 ; pos[1]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.789      ;
; -2.764 ; pos[1]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.789      ;
; -2.758 ; pos[1]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 3.787      ;
; -2.756 ; pos[0]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 3.785      ;
; -2.753 ; pos[5]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.785      ;
; -2.753 ; pos[5]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.785      ;
; -2.752 ; pos[5]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.784      ;
; -2.752 ; pos[5]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.784      ;
; -2.747 ; pos[3]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.772      ;
; -2.746 ; pos[5]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 3.782      ;
; -2.744 ; pos[1]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.776      ;
; -2.743 ; pos[2]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.768      ;
; -2.743 ; pos[3]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.768      ;
; -2.743 ; pos[1]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.775      ;
; -2.742 ; pos[1]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 3.771      ;
; -2.742 ; pos[1]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.774      ;
; -2.741 ; pos[1]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.773      ;
; -2.739 ; pos[2]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.764      ;
; -2.739 ; pos[1]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.771      ;
; -2.732 ; pos[5]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.771      ;
; -2.731 ; pos[5]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.770      ;
; -2.730 ; pos[5]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 3.766      ;
; -2.730 ; pos[5]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.769      ;
; -2.729 ; pos[4]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.761      ;
; -2.729 ; pos[3]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.754      ;
; -2.729 ; pos[3]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.754      ;
; -2.729 ; pos[5]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.768      ;
; -2.729 ; pos[0]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.754      ;
; -2.728 ; pos[4]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.760      ;
; -2.728 ; pos[4]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 3.764      ;
; -2.728 ; pos[4]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 3.764      ;
; -2.728 ; pos[3]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.753      ;
; -2.728 ; pos[3]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.753      ;
; -2.728 ; pos[0]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.753      ;
; -2.728 ; pos[0]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 3.757      ;
; -2.728 ; pos[0]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 3.757      ;
; -2.727 ; pos[4]    ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.759      ;
; -2.727 ; pos[4]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 3.763      ;
; -2.727 ; pos[5]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.766      ;
; -2.727 ; pos[0]    ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.752      ;
; -2.727 ; pos[0]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 3.756      ;
; -2.725 ; pos[4]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.757      ;
; -2.725 ; pos[2]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.750      ;
; -2.725 ; pos[2]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.750      ;
; -2.725 ; pos[0]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.750      ;
; -2.724 ; pos[2]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.749      ;
; -2.724 ; pos[2]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.749      ;
; -2.723 ; pos[4]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.755      ;
; -2.723 ; pos[0]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 3.748      ;
; -2.722 ; pos[3]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 3.751      ;
; -2.720 ; pos[3]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 3.749      ;
; -2.718 ; pos[2]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 3.747      ;
; -2.711 ; pos[1]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 3.740      ;
; -2.708 ; pos[3]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.740      ;
; -2.707 ; pos[3]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.739      ;
; -2.706 ; pos[3]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.738      ;
; -2.705 ; pos[3]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.737      ;
; -2.704 ; pos[14]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.739      ;
; -2.704 ; pos[2]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.736      ;
; -2.703 ; pos[2]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.735      ;
; -2.703 ; pos[3]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.735      ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50M'                                                                                                                                                                       ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -1.598 ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 1.672      ; 0.367      ;
; -1.583 ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M   ; 0.000        ; 1.657      ; 0.367      ;
; -1.098 ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 1.672      ; 0.367      ;
; -1.083 ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M   ; -0.500       ; 1.657      ; 0.367      ;
; 0.241  ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.393      ;
; 0.353  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.354  ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.506      ;
; 0.355  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.507      ;
; 0.357  ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.365  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.491  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.493  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.645      ;
; 0.493  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.645      ;
; 0.495  ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.505  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.657      ;
; 0.507  ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.659      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.662      ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.362 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.519      ;
; 0.374 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.384 ; vga:instancia_vga|sx[9] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.536      ;
; 0.386 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.538      ;
; 0.389 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.541      ;
; 0.451 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.603      ;
; 0.463 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.615      ;
; 0.466 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.014      ; 0.632      ;
; 0.500 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.652      ;
; 0.526 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.678      ;
; 0.529 ; vga:instancia_vga|sx[8] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.017     ; 0.664      ;
; 0.529 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.681      ;
; 0.554 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.706      ;
; 0.563 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.716      ;
; 0.567 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.719      ;
; 0.588 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.740      ;
; 0.591 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.743      ;
; 0.596 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.748      ;
; 0.598 ; vga:instancia_vga|sx[7] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.750      ;
; 0.599 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.751      ;
; 0.600 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.752      ;
; 0.602 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.755      ;
; 0.616 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.768      ;
; 0.623 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.775      ;
; 0.625 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.777      ;
; 0.635 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.787      ;
; 0.637 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.789      ;
; 0.638 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.790      ;
; 0.658 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.810      ;
; 0.661 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.813      ;
; 0.672 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.824      ;
; 0.685 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.837      ;
; 0.692 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.844      ;
; 0.693 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.845      ;
; 0.703 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.855      ;
; 0.705 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.857      ;
; 0.710 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.862      ;
; 0.719 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.871      ;
; 0.727 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.879      ;
; 0.729 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.881      ;
; 0.738 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.890      ;
; 0.745 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.897      ;
; 0.754 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.906      ;
; 0.755 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.907      ;
; 0.762 ; vga:instancia_vga|sx[4] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.914      ;
; 0.762 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.914      ;
; 0.768 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.006      ; 0.926      ;
; 0.772 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.014      ; 0.938      ;
; 0.776 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.014      ; 0.942      ;
; 0.778 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.930      ;
; 0.780 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.932      ;
; 0.783 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.008      ; 0.943      ;
; 0.789 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.941      ;
; 0.789 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.941      ;
; 0.790 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.942      ;
; 0.799 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.951      ;
; 0.803 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.955      ;
; 0.812 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.964      ;
; 0.815 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.967      ;
; 0.822 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.974      ;
; 0.824 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.976      ;
; 0.824 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.976      ;
; 0.825 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.977      ;
; 0.834 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.986      ;
; 0.839 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.991      ;
; 0.841 ; vga:instancia_vga|sx[3] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.993      ;
; 0.857 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.009      ;
; 0.858 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.010      ;
; 0.859 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.011      ;
; 0.860 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.012      ;
; 0.867 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.019      ;
; 0.869 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.021      ;
; 0.881 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.014      ; 1.047      ;
; 0.888 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.008      ; 1.048      ;
; 0.891 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.043      ;
; 0.891 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.043      ;
; 0.893 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.045      ;
; 0.894 ; vga:instancia_vga|sy[0] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.014      ; 1.060      ;
; 0.898 ; vga:instancia_vga|sy[6] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.014      ; 1.064      ;
; 0.902 ; vga:instancia_vga|sy[6] ; vga_b[9]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.054      ;
; 0.902 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.054      ;
; 0.904 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.056      ;
; 0.912 ; vga:instancia_vga|sx[0] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.064      ;
; 0.916 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.008     ; 1.060      ;
; 0.916 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.008     ; 1.060      ;
; 0.916 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.008     ; 1.060      ;
; 0.919 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.071      ;
; 0.923 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.008      ; 1.083      ;
; 0.926 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.078      ;
; 0.926 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.078      ;
; 0.932 ; vga:instancia_vga|sy[1] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.014      ; 1.098      ;
; 0.942 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.094      ;
; 0.962 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.114      ;
; 0.963 ; vga:instancia_vga|sx[1] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.115      ;
; 0.980 ; vga:instancia_vga|sy[8] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.014      ; 1.146      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'select'                                                                                             ;
+-------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.412 ; isFlipped[16]           ; isFlipped[16] ; select       ; select      ; 0.000        ; 0.000      ; 0.564      ;
; 0.421 ; isFlipped[17]           ; isFlipped[17] ; select       ; select      ; 0.000        ; 0.000      ; 0.573      ;
; 0.474 ; isFlipped[12]           ; isFlipped[12] ; select       ; select      ; 0.000        ; 0.000      ; 0.626      ;
; 0.475 ; isFlipped[19]           ; isFlipped[19] ; select       ; select      ; 0.000        ; 0.000      ; 0.627      ;
; 0.537 ; isFlipped[13]           ; isFlipped[13] ; select       ; select      ; 0.000        ; 0.000      ; 0.689      ;
; 0.539 ; isOut[6]                ; isOut[6]      ; select       ; select      ; 0.000        ; 0.000      ; 0.691      ;
; 0.541 ; isFlipped[15]           ; isFlipped[15] ; select       ; select      ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; isFlipped[14]           ; isFlipped[14] ; select       ; select      ; 0.000        ; 0.000      ; 0.694      ;
; 0.550 ; isFlipped[10]           ; isFlipped[10] ; select       ; select      ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; isOut[8]                ; isOut[8]      ; select       ; select      ; 0.000        ; 0.000      ; 0.703      ;
; 0.599 ; isFlipped[7]            ; isFlipped[7]  ; select       ; select      ; 0.000        ; 0.000      ; 0.751      ;
; 0.606 ; isOut[7]                ; isOut[7]      ; select       ; select      ; 0.000        ; 0.000      ; 0.758      ;
; 0.660 ; isFlipped[18]           ; isFlipped[18] ; select       ; select      ; 0.000        ; 0.000      ; 0.812      ;
; 0.662 ; isFlipped[9]            ; isFlipped[9]  ; select       ; select      ; 0.000        ; 0.000      ; 0.814      ;
; 0.663 ; isOut[9]                ; isOut[9]      ; select       ; select      ; 0.000        ; 0.000      ; 0.815      ;
; 0.665 ; isFlipped[11]           ; isFlipped[11] ; select       ; select      ; 0.000        ; 0.000      ; 0.817      ;
; 0.676 ; isFlipped[8]            ; isFlipped[8]  ; select       ; select      ; 0.000        ; 0.000      ; 0.828      ;
; 0.679 ; isOut[18]               ; isOut[18]     ; select       ; select      ; 0.000        ; 0.000      ; 0.831      ;
; 0.686 ; isOut[5]                ; isOut[5]      ; select       ; select      ; 0.000        ; 0.000      ; 0.838      ;
; 0.696 ; vidas[14]               ; vidas[14]     ; select       ; select      ; 0.000        ; 0.000      ; 0.848      ;
; 0.696 ; vidas[30]               ; vidas[30]     ; select       ; select      ; 0.000        ; 0.000      ; 0.848      ;
; 0.705 ; vidas[10]               ; vidas[10]     ; select       ; select      ; 0.000        ; 0.000      ; 0.857      ;
; 0.707 ; numberOfCardsFlipped[8] ; isFlipped[7]  ; select       ; select      ; 0.000        ; 0.000      ; 0.859      ;
; 0.712 ; isOut[4]                ; isOut[4]      ; select       ; select      ; 0.000        ; 0.000      ; 0.864      ;
; 0.743 ; isOut[19]               ; isOut[19]     ; select       ; select      ; 0.000        ; 0.000      ; 0.895      ;
; 0.761 ; numberOfCardsFlipped[7] ; isFlipped[7]  ; select       ; select      ; 0.000        ; 0.000      ; 0.913      ;
; 0.765 ; isOut[12]               ; isOut[12]     ; select       ; select      ; 0.000        ; 0.000      ; 0.917      ;
; 0.766 ; isOut[13]               ; isOut[13]     ; select       ; select      ; 0.000        ; 0.000      ; 0.918      ;
; 0.768 ; isOut[17]               ; isOut[17]     ; select       ; select      ; 0.000        ; 0.000      ; 0.920      ;
; 0.768 ; isOut[16]               ; isOut[16]     ; select       ; select      ; 0.000        ; 0.000      ; 0.920      ;
; 0.774 ; vidas[29]               ; vidas[29]     ; select       ; select      ; 0.000        ; 0.000      ; 0.926      ;
; 0.785 ; vidas[31]               ; vidas[31]     ; select       ; select      ; 0.000        ; 0.000      ; 0.937      ;
; 0.791 ; vidas[15]               ; vidas[15]     ; select       ; select      ; 0.000        ; 0.000      ; 0.943      ;
; 0.806 ; vidas[28]               ; vidas[28]     ; select       ; select      ; 0.000        ; 0.000      ; 0.958      ;
; 0.808 ; vidas[23]               ; vidas[23]     ; select       ; select      ; 0.000        ; 0.000      ; 0.960      ;
; 0.812 ; vidas[26]               ; vidas[26]     ; select       ; select      ; 0.000        ; 0.000      ; 0.964      ;
; 0.825 ; vidas[30]               ; vidas[31]     ; select       ; select      ; 0.000        ; 0.000      ; 0.977      ;
; 0.826 ; vidas[14]               ; vidas[15]     ; select       ; select      ; 0.000        ; 0.000      ; 0.978      ;
; 0.827 ; vidas[25]               ; vidas[25]     ; select       ; select      ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; numberOfCardsFlipped[6] ; isFlipped[7]  ; select       ; select      ; 0.000        ; 0.000      ; 0.979      ;
; 0.833 ; vidas[29]               ; vidas[30]     ; select       ; select      ; 0.000        ; 0.000      ; 0.985      ;
; 0.835 ; isFlipped[2]            ; isFlipped[2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.987      ;
; 0.849 ; vidas[11]               ; vidas[12]     ; select       ; select      ; 0.000        ; 0.000      ; 1.001      ;
; 0.859 ; vidas[29]               ; vidas[31]     ; select       ; select      ; 0.000        ; 0.000      ; 1.011      ;
; 0.874 ; vidas[11]               ; vidas[11]     ; select       ; select      ; 0.000        ; 0.000      ; 1.026      ;
; 0.881 ; vidas[24]               ; vidas[24]     ; select       ; select      ; 0.000        ; 0.000      ; 1.033      ;
; 0.882 ; vidas[10]               ; vidas[12]     ; select       ; select      ; 0.000        ; 0.000      ; 1.034      ;
; 0.883 ; vidas[21]               ; vidas[21]     ; select       ; select      ; 0.000        ; 0.000      ; 1.035      ;
; 0.889 ; vidas[20]               ; vidas[20]     ; select       ; select      ; 0.000        ; 0.000      ; 1.041      ;
; 0.896 ; vidas[12]               ; vidas[12]     ; select       ; select      ; 0.000        ; 0.000      ; 1.048      ;
; 0.907 ; vidas[11]               ; vidas[14]     ; select       ; select      ; 0.000        ; 0.000      ; 1.059      ;
; 0.911 ; isOut[14]               ; isOut[14]     ; select       ; select      ; 0.000        ; 0.000      ; 1.063      ;
; 0.934 ; vidas[11]               ; vidas[15]     ; select       ; select      ; 0.000        ; 0.000      ; 1.086      ;
; 0.938 ; vidas[23]               ; vidas[25]     ; select       ; select      ; 0.000        ; 0.000      ; 1.090      ;
; 0.940 ; vidas[10]               ; vidas[14]     ; select       ; select      ; 0.000        ; 0.000      ; 1.092      ;
; 0.947 ; vidas[24]               ; vidas[25]     ; select       ; select      ; 0.000        ; 0.000      ; 1.099      ;
; 0.948 ; numberOfCardsFlipped[8] ; isFlipped[9]  ; select       ; select      ; 0.000        ; -0.007     ; 1.093      ;
; 0.953 ; numberOfCardsFlipped[8] ; isFlipped[12] ; select       ; select      ; 0.000        ; -0.024     ; 1.081      ;
; 0.953 ; numberOfCardsFlipped[8] ; isFlipped[11] ; select       ; select      ; 0.000        ; -0.007     ; 1.098      ;
; 0.954 ; vidas[11]               ; vidas[13]     ; select       ; select      ; 0.000        ; 0.000      ; 1.106      ;
; 0.965 ; vidas[25]               ; vidas[26]     ; select       ; select      ; 0.000        ; 0.000      ; 1.117      ;
; 0.967 ; vidas[10]               ; vidas[15]     ; select       ; select      ; 0.000        ; 0.000      ; 1.119      ;
; 0.970 ; numberOfCardsFlipped[8] ; isFlipped[2]  ; select       ; select      ; 0.000        ; 0.006      ; 1.128      ;
; 0.971 ; vidas[28]               ; vidas[30]     ; select       ; select      ; 0.000        ; 0.000      ; 1.123      ;
; 0.973 ; vidas[23]               ; vidas[26]     ; select       ; select      ; 0.000        ; 0.000      ; 1.125      ;
; 0.975 ; vidas[23]               ; vidas[24]     ; select       ; select      ; 0.000        ; 0.000      ; 1.127      ;
; 0.978 ; isOut[0]                ; isOut[0]      ; select       ; select      ; 0.000        ; 0.000      ; 1.130      ;
; 0.982 ; isOut[15]               ; isOut[15]     ; select       ; select      ; 0.000        ; 0.000      ; 1.134      ;
; 0.982 ; vidas[24]               ; vidas[26]     ; select       ; select      ; 0.000        ; 0.000      ; 1.134      ;
; 0.983 ; vidas[26]               ; vidas[28]     ; select       ; select      ; 0.000        ; 0.000      ; 1.135      ;
; 0.987 ; vidas[10]               ; vidas[13]     ; select       ; select      ; 0.000        ; 0.000      ; 1.139      ;
; 0.997 ; vidas[28]               ; vidas[31]     ; select       ; select      ; 0.000        ; 0.000      ; 1.149      ;
; 1.002 ; numberOfCardsFlipped[7] ; isFlipped[9]  ; select       ; select      ; 0.000        ; -0.007     ; 1.147      ;
; 1.007 ; numberOfCardsFlipped[7] ; isFlipped[12] ; select       ; select      ; 0.000        ; -0.024     ; 1.135      ;
; 1.007 ; numberOfCardsFlipped[7] ; isFlipped[11] ; select       ; select      ; 0.000        ; -0.007     ; 1.152      ;
; 1.010 ; vidas[10]               ; vidas[11]     ; select       ; select      ; 0.000        ; 0.000      ; 1.162      ;
; 1.015 ; vidas[28]               ; vidas[29]     ; select       ; select      ; 0.000        ; 0.000      ; 1.167      ;
; 1.019 ; numberOfCardsFlipped[8] ; isFlipped[14] ; select       ; select      ; 0.000        ; -0.024     ; 1.147      ;
; 1.022 ; vidas[22]               ; vidas[22]     ; select       ; select      ; 0.000        ; 0.000      ; 1.174      ;
; 1.022 ; numberOfCardsFlipped[8] ; isFlipped[8]  ; select       ; select      ; 0.000        ; -0.024     ; 1.150      ;
; 1.023 ; vidas[3]                ; vidas[3]      ; select       ; select      ; 0.000        ; 0.000      ; 1.175      ;
; 1.024 ; numberOfCardsFlipped[8] ; isFlipped[10] ; select       ; select      ; 0.000        ; -0.024     ; 1.152      ;
; 1.024 ; numberOfCardsFlipped[7] ; isFlipped[2]  ; select       ; select      ; 0.000        ; 0.006      ; 1.182      ;
; 1.028 ; numberOfCardsFlipped[1] ; isFlipped[7]  ; select       ; select      ; 0.000        ; -0.006     ; 1.174      ;
; 1.028 ; vidas[20]               ; vidas[21]     ; select       ; select      ; 0.000        ; 0.000      ; 1.180      ;
; 1.033 ; vidas[25]               ; vidas[28]     ; select       ; select      ; 0.000        ; 0.000      ; 1.185      ;
; 1.037 ; isFlipped[1]            ; isFlipped[1]  ; select       ; select      ; 0.000        ; 0.000      ; 1.189      ;
; 1.038 ; numberOfCardsFlipped[3] ; isFlipped[7]  ; select       ; select      ; 0.000        ; -0.006     ; 1.184      ;
; 1.041 ; vidas[23]               ; vidas[28]     ; select       ; select      ; 0.000        ; 0.000      ; 1.193      ;
; 1.042 ; isOut[10]               ; isOut[10]     ; select       ; select      ; 0.000        ; 0.000      ; 1.194      ;
; 1.045 ; vidas[26]               ; vidas[30]     ; select       ; select      ; 0.000        ; 0.000      ; 1.197      ;
; 1.050 ; vidas[24]               ; vidas[28]     ; select       ; select      ; 0.000        ; 0.000      ; 1.202      ;
; 1.057 ; vidas[12]               ; vidas[14]     ; select       ; select      ; 0.000        ; 0.000      ; 1.209      ;
; 1.058 ; vidas[27]               ; vidas[28]     ; select       ; select      ; 0.000        ; 0.000      ; 1.210      ;
; 1.062 ; vidas[21]               ; vidas[22]     ; select       ; select      ; 0.000        ; 0.000      ; 1.214      ;
; 1.068 ; numberOfCardsFlipped[6] ; isFlipped[9]  ; select       ; select      ; 0.000        ; -0.007     ; 1.213      ;
; 1.070 ; numberOfCardsFlipped[8] ; isFlipped[13] ; select       ; select      ; 0.000        ; -0.007     ; 1.215      ;
; 1.071 ; vidas[26]               ; vidas[31]     ; select       ; select      ; 0.000        ; 0.000      ; 1.223      ;
; 1.073 ; numberOfCardsFlipped[8] ; isFlipped[18] ; select       ; select      ; 0.000        ; -0.032     ; 1.193      ;
; 1.073 ; vidas[8]                ; vidas[10]     ; select       ; select      ; 0.000        ; 0.002      ; 1.227      ;
+-------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                                ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.589 ; pos[25]   ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.741      ;
; 0.631 ; pos[20]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.783      ;
; 0.636 ; pos[6]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.788      ;
; 0.637 ; pos[11]   ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.789      ;
; 0.638 ; pos[8]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.790      ;
; 0.640 ; pos[19]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.792      ;
; 0.656 ; pos[17]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.808      ;
; 0.658 ; pos[10]   ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.810      ;
; 0.673 ; pos[28]   ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.825      ;
; 0.701 ; pos[1]    ; pos[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.853      ;
; 0.712 ; pos[26]   ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.864      ;
; 0.728 ; pos[1]    ; pos[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.880      ;
; 0.743 ; pos[7]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.895      ;
; 0.749 ; pos[9]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.901      ;
; 0.757 ; pos[0]    ; pos[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.909      ;
; 0.768 ; pos[18]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.920      ;
; 0.790 ; pos[0]    ; pos[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.942      ;
; 0.992 ; pos[29]   ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.144      ;
; 1.075 ; pos[12]   ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.227      ;
; 1.081 ; pos[2]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.233      ;
; 1.088 ; pos[30]   ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.240      ;
; 1.092 ; pos[10]   ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.244      ;
; 1.111 ; pos[12]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.263      ;
; 1.135 ; pos[13]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.287      ;
; 1.142 ; pos[28]   ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.294      ;
; 1.160 ; pos[23]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.312      ;
; 1.195 ; pos[25]   ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.347      ;
; 1.199 ; pos[10]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.351      ;
; 1.210 ; pos[3]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.362      ;
; 1.212 ; pos[0]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.364      ;
; 1.222 ; pos[11]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.374      ;
; 1.224 ; pos[15]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.376      ;
; 1.237 ; pos[31]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.389      ;
; 1.240 ; pos[25]   ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.392      ;
; 1.251 ; pos[25]   ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.403      ;
; 1.255 ; pos[30]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 1.406      ;
; 1.261 ; pos[19]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.413      ;
; 1.262 ; pos[28]   ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.414      ;
; 1.264 ; pos[26]   ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.416      ;
; 1.266 ; pos[10]   ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.418      ;
; 1.267 ; pos[17]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.419      ;
; 1.272 ; pos[28]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 1.423      ;
; 1.275 ; pos[26]   ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.427      ;
; 1.277 ; pos[6]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.429      ;
; 1.281 ; pos[1]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.433      ;
; 1.282 ; pos[25]   ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.434      ;
; 1.284 ; pos[18]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.436      ;
; 1.286 ; pos[9]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.007     ; 1.431      ;
; 1.289 ; pos[25]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 1.440      ;
; 1.289 ; pos[11]   ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.441      ;
; 1.291 ; pos[4]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.443      ;
; 1.299 ; pos[0]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.451      ;
; 1.313 ; pos[26]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 1.464      ;
; 1.319 ; pos[17]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.471      ;
; 1.327 ; pos[21]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.479      ;
; 1.337 ; pos[31]   ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.004      ; 1.493      ;
; 1.339 ; pos[18]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.491      ;
; 1.343 ; pos[8]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.007     ; 1.488      ;
; 1.345 ; pos[25]   ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.003      ; 1.500      ;
; 1.347 ; pos[22]   ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.499      ;
; 1.349 ; pos[31]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 1.506      ;
; 1.351 ; pos[31]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 1.508      ;
; 1.351 ; pos[31]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 1.508      ;
; 1.352 ; pos[31]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 1.509      ;
; 1.355 ; pos[1]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.507      ;
; 1.355 ; pos[31]   ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 1.508      ;
; 1.357 ; pos[25]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.004      ; 1.513      ;
; 1.359 ; pos[25]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.004      ; 1.515      ;
; 1.359 ; pos[25]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.004      ; 1.515      ;
; 1.360 ; pos[12]   ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.512      ;
; 1.360 ; pos[25]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.004      ; 1.516      ;
; 1.369 ; pos[31]   ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.518      ;
; 1.369 ; pos[31]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.518      ;
; 1.373 ; pos[29]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 1.524      ;
; 1.374 ; pos[9]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.007     ; 1.519      ;
; 1.377 ; pos[24]   ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.529      ;
; 1.377 ; pos[25]   ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 1.525      ;
; 1.377 ; pos[25]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 1.525      ;
; 1.381 ; pos[2]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.533      ;
; 1.382 ; pos[17]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.534      ;
; 1.385 ; pos[5]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 1.544      ;
; 1.392 ; pos[0]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 1.545      ;
; 1.393 ; pos[9]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.007     ; 1.538      ;
; 1.394 ; pos[0]    ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 1.547      ;
; 1.395 ; pos[0]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 1.548      ;
; 1.396 ; pos[31]   ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.545      ;
; 1.397 ; pos[0]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.549      ;
; 1.398 ; pos[31]   ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.547      ;
; 1.400 ; pos[12]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.552      ;
; 1.400 ; pos[31]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.549      ;
; 1.400 ; pos[31]   ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 1.553      ;
; 1.401 ; pos[12]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.553      ;
; 1.401 ; pos[31]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.550      ;
; 1.401 ; pos[31]   ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 1.554      ;
; 1.401 ; pos[31]   ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 1.554      ;
; 1.401 ; pos[31]   ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 1.554      ;
; 1.402 ; pos[31]   ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.551      ;
; 1.402 ; pos[25]   ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.554      ;
; 1.404 ; pos[25]   ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 1.552      ;
; 1.406 ; pos[25]   ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 1.554      ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50M'                                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[52] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[52] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[53] ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'select'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; select ; Rise       ; select             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[0][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[0][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardsFlipped[1][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardsFlipped[1][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[19]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[19]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isOut[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isOut[9]           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[23]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[23]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[24]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[24]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[25]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[25]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[26]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[26]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[27]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[27]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[28]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[28]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[29]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[29]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[2]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[2]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[30]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[30]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[31]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[31]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[3]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[3]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[4]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[4]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[5]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[5]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[6]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[6]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[7]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[7]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[8]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[8]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[9]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[9]                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]|clk                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 3.180 ; 3.180 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 4.492 ; 4.492 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -2.216 ; -2.216 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -2.174 ; -2.174 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.158 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.659 ; 3.659 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.637 ; 3.637 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.636 ; 3.636 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.508 ; 3.508 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.501 ; 3.501 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.569 ; 3.569 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.564 ; 3.564 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.639 ; 3.639 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.637 ; 3.637 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.624 ; 3.624 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.659 ; 3.659 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.816 ; 3.816 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.804 ; 3.804 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.791 ; 3.791 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.780 ; 3.780 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.762 ; 3.762 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.689 ; 3.689 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.647 ; 3.647 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.646 ; 3.646 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.537 ; 3.537 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.679 ; 3.679 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.816 ; 3.816 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.167 ; 4.167 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.972 ; 3.972 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.891 ; 3.891 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.860 ; 3.860 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.891 ; 3.891 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.876 ; 3.876 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.881 ; 3.881 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.908 ; 3.908 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.767 ; 3.767 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.792 ; 3.792 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.749 ; 3.749 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.972 ; 3.972 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.971 ; 3.971 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.158 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.158 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.501 ; 3.501 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.637 ; 3.637 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.636 ; 3.636 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.508 ; 3.508 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.501 ; 3.501 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.569 ; 3.569 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.564 ; 3.564 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.639 ; 3.639 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.637 ; 3.637 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.624 ; 3.624 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.659 ; 3.659 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.537 ; 3.537 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.804 ; 3.804 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.791 ; 3.791 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.780 ; 3.780 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.762 ; 3.762 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.689 ; 3.689 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.647 ; 3.647 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.646 ; 3.646 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.537 ; 3.537 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.679 ; 3.679 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.816 ; 3.816 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.167 ; 4.167 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.749 ; 3.749 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.891 ; 3.891 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.860 ; 3.860 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.891 ; 3.891 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.876 ; 3.876 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.881 ; 3.881 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.908 ; 3.908 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.767 ; 3.767 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.792 ; 3.792 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.749 ; 3.749 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.972 ; 3.972 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.971 ; 3.971 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.158 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                       ;
+-------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                     ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                          ; -25.650   ; -2.558 ; N/A      ; N/A     ; -1.380              ;
;  clock_1Hz_divider:inst_clock_1Hz|clk_out ; -7.505    ; 0.589  ; N/A      ; N/A     ; -0.500              ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -12.134   ; 0.362  ; N/A      ; N/A     ; -0.500              ;
;  clock_50M                                ; -7.116    ; -2.558 ; N/A      ; N/A     ; -1.380              ;
;  select                                   ; -25.650   ; 0.412  ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS                           ; -2697.891 ; -5.097 ; 0.0      ; 0.0     ; -251.602            ;
;  clock_1Hz_divider:inst_clock_1Hz|clk_out ; -218.490  ; 0.000  ; N/A      ; N/A     ; -32.000             ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -357.226  ; 0.000  ; N/A      ; N/A     ; -52.000             ;
;  clock_50M                                ; -228.138  ; -5.097 ; N/A      ; N/A     ; -67.380             ;
;  select                                   ; -1894.037 ; 0.000  ; N/A      ; N/A     ; -100.222            ;
+-------------------------------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 5.809 ; 5.809 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 8.948 ; 8.948 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -2.216 ; -2.216 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -2.174 ; -2.174 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.574 ; 6.574 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.528 ; 6.528 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.526 ; 6.526 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.267 ; 6.267 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.263 ; 6.263 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.326 ; 6.326 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.328 ; 6.328 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.527 ; 6.527 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.524 ; 6.524 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.508 ; 6.508 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.574 ; 6.574 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.896 ; 6.896 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.852 ; 6.852 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.829 ; 6.829 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.823 ; 6.823 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.798 ; 6.798 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.608 ; 6.608 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.529 ; 6.529 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.559 ; 6.559 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.296 ; 6.296 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.608 ; 6.608 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.896 ; 6.896 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.622 ; 7.622 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.275 ; 7.275 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.058 ; 7.058 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.013 ; 7.013 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.015 ; 7.015 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.039 ; 7.039 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.045 ; 7.045 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.083 ; 7.083 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.806 ; 6.806 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.840 ; 6.840 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.783 ; 6.783 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.275 ; 7.275 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.239 ; 7.239 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 4.120 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.158 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.501 ; 3.501 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.637 ; 3.637 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.636 ; 3.636 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.508 ; 3.508 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.501 ; 3.501 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.569 ; 3.569 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.564 ; 3.564 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.639 ; 3.639 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.637 ; 3.637 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.624 ; 3.624 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.659 ; 3.659 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.537 ; 3.537 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.804 ; 3.804 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.791 ; 3.791 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.780 ; 3.780 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.762 ; 3.762 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.689 ; 3.689 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.647 ; 3.647 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.646 ; 3.646 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.537 ; 3.537 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.679 ; 3.679 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.816 ; 3.816 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.167 ; 4.167 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.749 ; 3.749 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.891 ; 3.891 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.860 ; 3.860 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.891 ; 3.891 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.876 ; 3.876 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.881 ; 3.881 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.908 ; 3.908 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.767 ; 3.767 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.792 ; 3.792 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.749 ; 3.749 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.972 ; 3.972 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.971 ; 3.971 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.158 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 62911    ; 0        ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 19232    ; 0        ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 81015    ; 0        ; 0            ; 0            ;
; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0        ; 156604   ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M                                ; 1        ; 1        ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0            ; 0            ;
; clock_50M                                ; clock_50M                                ; 18720    ; 0        ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select                                   ; 0        ; 0        ; > 2147483647 ; 0            ;
; select                                   ; select                                   ; 0        ; 0        ; 0            ; > 2147483647 ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 62911    ; 0        ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 19232    ; 0        ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 81015    ; 0        ; 0            ; 0            ;
; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0        ; 156604   ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M                                ; 1        ; 1        ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0            ; 0            ;
; clock_50M                                ; clock_50M                                ; 18720    ; 0        ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select                                   ; 0        ; 0        ; > 2147483647 ; 0            ;
; select                                   ; select                                   ; 0        ; 0        ; 0            ; > 2147483647 ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 62    ; 62   ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Sep 01 21:38:13 2023
Info: Command: quartus_sta pepinosDigitais -c pepinosDigitais
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pepinosDigitais.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_1Hz_divider:inst_clock_1Hz|clk_out clock_1Hz_divider:inst_clock_1Hz|clk_out
    Info (332105): create_clock -period 1.000 -name clock_50M clock_50M
    Info (332105): create_clock -period 1.000 -name select select
    Info (332105): create_clock -period 1.000 -name clock_25M_divider:inst_clock_25M|clk_out clock_25M_divider:inst_clock_25M|clk_out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -25.650
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -25.650     -1894.037 select 
    Info (332119):   -12.134      -357.226 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -7.505      -218.490 clock_1Hz_divider:inst_clock_1Hz|clk_out 
    Info (332119):    -7.116      -228.138 clock_50M 
Info (332146): Worst-case hold slack is -2.558
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.558        -5.097 clock_50M 
    Info (332119):     0.812         0.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     0.935         0.000 select 
    Info (332119):     1.279         0.000 clock_1Hz_divider:inst_clock_1Hz|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -67.380 clock_50M 
    Info (332119):    -1.222      -100.222 select 
    Info (332119):    -0.500       -52.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -0.500       -32.000 clock_1Hz_divider:inst_clock_1Hz|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.533
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.533      -786.340 select 
    Info (332119):    -5.105      -132.452 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -2.938       -80.411 clock_50M 
    Info (332119):    -2.900       -82.802 clock_1Hz_divider:inst_clock_1Hz|clk_out 
Info (332146): Worst-case hold slack is -1.598
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.598        -3.181 clock_50M 
    Info (332119):     0.362         0.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     0.412         0.000 select 
    Info (332119):     0.589         0.000 clock_1Hz_divider:inst_clock_1Hz|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -67.380 clock_50M 
    Info (332119):    -1.222      -100.222 select 
    Info (332119):    -0.500       -52.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -0.500       -32.000 clock_1Hz_divider:inst_clock_1Hz|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 337 megabytes
    Info: Processing ended: Fri Sep 01 21:38:14 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


