##chapter6 数据流建模##

##连续赋值语句##

###assign:###

1. 连续赋值语句的左值必须是一个标量或向量线网；
2. 连续赋值语句总是处于激活状态。只要任意一个操作数发生改变，表达式就会被立即重新计算，并且将结果赋给等号左边的线网；
3. 操作数可以是标量或向量的线网或寄存器，也可以是函数调用。

eg.

assign out=i1 & i2; &nbsp;//连续赋值语句，Out是线网，i1和i2也是线网

assign \{c_out,sum\[3:0]\}=a[3:0]+b[3:0]+c_in;&nbsp; //拼接操作，赋值操作符左侧是标量线网或向量线网的拼接
###线网声明延迟###
Verilog 允许在声明线网的时候指定一个延迟，这样在对该线网的任何赋值都会被推迟指定的时间。

eg.

wire # 10 out;

assign out=i1 & i2;

###拼接操作符###
使用拼接操作符（{，}）可以将多个操作数拼接在一起，组成一个操作数，拼接操作符的每一个操作数必须是具有确定的位宽。

eg.

//A=1'b1, B=2'b00, C=2'b10, D=3'b110

Y={A,B,C,D,3'b001} &nbsp; //结果为11'b10010110001
