# 第五讲 - 任务与内核

### 公共服务公告

1.  作业 1 的截止日期

1.  合作伙伴

* * *

## 实时操作系统的内核

### 任务

什么是任务？

1.  一组指令

1.  当前状态，通过执行指令更改，其中包括

    +   变量的值，这些变量是在堆栈上维护的自动变量

    +   寄存器的内容

    +   其他处理器状态，如 PSR

        +   处理器模式

        +   条件码

        +   等等。

    +   其运行状态和内核维护的其他内容

两个任务可以使用相同的指令集，但是

+   每个任务都有自己的状态

+   因此，没有静态变量

内核跟踪每个任务的状态

+   本质上，处理请求就是改变一个或多个任务的状态。

+   内核为每个创建的任务维护一个任务描述符（TD）。

+   也就是说，要创建一个任务，内核必须分配一个 TD 并对其进行初始化。

TD 通常包含

1.  任务的堆栈指针，指向任务内存中的私有堆栈，其中包含

    +   PC

    +   其他寄存器

    +   本地变量

    准备好在下次运行任务时重新加载。

1.  可能是任务下次激活时的返回值

1.  可能需要支持销毁原语

1.  任务的状态

1.  任务所在队列的链接

    +   内核使用这些状态在处理请求时找到任务

任务的可能状态

1.  活动：正在运行或即将运行

    +   在单处理器系统中，只能有一个任务处于活动状态。

    +   但我们希望平稳地推广到多个处理器。

1.  就绪：如果被调度可以运行

    +   需要一个队列，调度程序在决定下一个活动任务时使用

1.  阻塞：等待某些事情发生

    +   需要几个队列，每个队列用于可能发生的事情

1.  僵尸

    +   亡灵，不会执行指令，但保留其资源。

* * *

### 内核结构

内核只是像其他函数一样运行的函数，但是永远运行。

```
kernel( ) {
  initialize( );  // includes starting the first user task
  FOREVER {
    request = getNextRequest( );
    handle( request );
  }
}
```

操作系统在哪里？

+   请求来自正在运行的用户任务

    +   本质上是系统调用

+   一种请求创建一个任务

    +   需要有一个启动所有任务的第一个任务

* * *

内核内部的所有有趣内容都隐藏在`getNextRequest`中。

```
int getNextRequest( ) {
  active = schedule( ... );
  return activate( active );
```

`activate( active )`中有什么？

1.  控制权转移给活动任务

1.  执行到活动任务完成

    +   `完成'意味着直到活动任务向内核发送请求

1.  控制权转移回内核

1.  获取请求

正确的难点在于`控制权的转移'

+   我们称之为上下文切换

+   编程上下文切换需要了解处理器架构

* * *

## ARM 920T

### 这是什么？

#### 两种标记模式

1.  按架构（现在已经到 v7）

    | 架构 | 指令集 | Thumb 指令？ | 乘法指令 | DSP 指令 | 注释 |
    | --- | --- | --- | --- | --- | --- |
    | ARMv1 | 1 | 否 | 否 | 否 | 废弃 |
    | ARMv2 | 2 | 否 | 否 | 否 | 废弃 |
    | ARMv3 | 3 | 否 | 否 | 否 |  |
    | ARMv3M | 3 | 否 | 是 | 否 |  |
    | ARMv4 | 4 | 否 | 是 | 否 |  |
    | ARMv4T | 4 | 是 | 是 | 否 | 这是盒子里的那个。 |
    | ARMv5 | 5 | 否 | 是 | 否 | 具有`CLZ` |
    | ARMv5T | 5 | 是 | 是 | 否 |  |
    | ARMv5TE | 5 | 是 | 是 | 是 |  |

    Thumb 指令为 16 位，且加速。

    +   它们使用寄存器的全部 32 位

    +   它们提高了代码密度（需要更少的内存）。

    +   它们有效地将指令高速缓存的大小加倍（减少耗时的缓存未命中）。

1.  按处理器核心

    | 处理器核心 | ARMISA | ThumbISA | 注释 |
    | --- | --- | --- | --- |
    | ARM7TDMI | v4T | v1 | 大多数 ARM7xx 处理器 |
    | ARM9TDMI | v4T | v1 | ARM[920&#124;922&#124;940]T：920T 是盒子中的那个。`T'表示包含 Thumb 指令`DMI'表示直接内存接口 |
    | StrongARM | v4 | n/a | Intel SA-110\. 发现在 Compaq 版本的 IPAQ 中。 |
    | ARM9E | v5TE | v2 |  |
    | ARM10E | v5TE | v2 |  |
    | XScale | v5TE | v2 | 由英特尔制造。HP 版本的 IPAQ。 |

### 特点

1.  16 个 32 位寄存器

    +   r15, pc，在架构中是特殊的

    +   r14, lr，在架构中是特殊的

    +   r13, sp，在架构中是特殊的

    +   r12, ip，编译器用作临时寄存器

    +   r11, fp，编译器用作帧指针

    +   r10, sl

    +   r4 到 r9

    +   r0 到 r3，编译器用作临时寄存器，用于函数参数和返回值

    部分独立的寄存器集不同模式

    链接寄存器（`lr`），程序计数器（`pc`）是特殊的，但不是非常特殊

1.  处理器模式。在下表中，`special`表示该模式具有寄存器的单独副本。

    | M[4:0] | 模式 | 可访问的寄存器 |
    | --- | --- | --- |
    | 10000 | 用户 | `r0-r15 cpsr` |
    | 10001 | FIQ（快速中断处理） | `r0-r7, r15` `r8_fiq-r14_fiq``cpsr`, spsr_fiq |
    | 10010 | IRQ（中断处理） | `r0-r12, r15` `r13_`irq`,r14_`irq`cpsr`, `spsr_`irq |
    | 10011 | 监督员 | `r0-r12, r15` `r13_`svc`,r14_`svc`cpsr`, `sprs_`svc |
    | 10111 | 中止 | `r0-r12, r15` `r13_`abt`,r14_`abt`cpsr`, `spsr`_abt |
    | 11011 | 未定义 | `r0-r12, r15` `r13_`und`,r14_`und`cpsr`, `spsr_`und |
    | 11111 | 系统 | `r0-r15``cpsr` |

1.  程序状态寄存器，你会在 CPSR 和 SPSR 两个地方找到

    | 位 | 助记符 | 含义 |
    | --- | --- | --- |
    | 31 | N | 负数 |
    | 30 | Z | 零 |
    | 29 | C | 进位 |
    | 28 | V | 溢出 |
    | 8-27 | DNM | 在 v4 中无关紧要 |
    | 7 | I | 禁用中断 |
    | 6 | F | 禁用快速中断 |
    | 5 | T | Thumb 执行 |
    | 4 | M4 | 五个处理器模式位 |
    | 3 | M3 |  |
    | 2 | M2 |  |
    | 1 | M1 |  |
    | 0 | M0 |  |

1.  异常

    | 异常类型 | 调用模式 | 完成时模式 | 指令地址 |
    | --- | --- | --- | --- |
    | 复位 | 硬件 | 监督员 | `0x00` |
    | 未定义指令 | 任何 | 未定义 | `0x04` |
    | 软件中断 | 任何 | 监督员 | `0x08` |
    | 预取中止 | 任何 | 中止 | `0x0c` |
    | 数据中止 | 任何 | 中止 | `0x10` |
    | 普通中断 | 任何 | IRQ | `0x18` |
    | 快速中断 | 任何 | FIQ | `0x1c` |

    1.  你现在关心的是复位和软件中断。

    1.  CPU 在复位后执行的第一条指令位于`0x00000000`位置。通常情况下

        ```
         ldr  pc, [pc, #0x18] ; 0xe590f018 is the binary encoding
        ```

        通常可以在地址`0x00`到`0x1c`找到。执行一条指令，而不是有一个经过特殊处理的地址，可以节省晶体管，这是好事。

    1.  RedBoot 将 RedBoot 的入口点放入地址`0x20`到`0x3c`。这使得可以跳转到 32 位地址空间中的任何位置。

    1.  注意检查这些位置时的 RedBoot 输出的字节序。

1.  三种数据类型

    +   字：32 位，字对齐

    +   半字：16 位，半字对齐

    +   字节：8 位

##### 一般评论

1.  每条指令正好是一个字

1.  装载和存储 RISC 架构

1.  基于 barrel shifting 的丰富的寻址模式

1.  允许您保留它所做的任何部分计算

### 上下文切换

逐步

##### 函数调用（gcc 调用约定）

```
; In calling code
                      ; store values of r0-r3
                      ; load arguments into r0-r3
   bl  <entry point>  ; this treats the pc and lr specially
                      ; lr <- pc, pc <- <entry point>
                      ; r0 has the return value
                      ; r1-r3 have useless junk

; In called code
entry point:
   mov     ip, sp
   stmdb   sp!, {fp, ip, lr} ; and usually others, 
                             ; determined by the registers the function uses
   ...
   ldmia   sp, {fp, sp, pc} ; and whatever others
                            ; exact inverse of stmdb
```

注意索引指针（ip）、链接寄存器（lr）和堆栈指针（sp）的作用。

最终指令可能是

```
   ldmia   sp, {fp, sp, lr}
   mov     pc, lr
```

顺序

```
   bl   junk
   .
   .
   .
junk:
   mov   pc, lr
```

是一个`NOP`。

##### 软件中断

软件中断指令（SWI{cond} <immed_24>）。执行时会发生什么？

1.  r14_svc <- 以下指令的地址。这是内核将返回的地方。

1.  SPSR_svc <- CPSR。这保存了模式、条件码等。

1.  CPSR[0:4] <- 0b10011\. 管理员模式。

1.  CPSR[5] <- 0\. ARM（非 Thumb）状态。

1.  CPSR[7] <- 1\. 正常中断禁用。

1.  PC <- 0x08

CPU 忽略了 24 位立即值，程序员可以将其用作标识系统调用的参数，例如。

```
; In calling code
                          ; Store r0-r3
                          ; Put arguments into r0-r3
                          ; 0x08 holds the kernel entry point
   swi  n                 ; n identifies which system call you are calling
                          ; retrieve return value from r0
                          ; r1-r3 have even more useless junk

; In kernel
kernel entry:
; Change to system mode
; Save user state on user stack
; Return to supervisor mode
   ldr    r4, [lr, #-4]    ; gets the request type
                           ; at this point you can get the arguments
                           ; Where are they?
; Retrieve kernel state from kernel stack
; Do kernel work
```

顺序

```
   swi   n
   .
   .
   .
kernel entry:
   movs   pc, lr
```

是一个`NOP`。

问题：

1.  内核入口上面是什么？

1.  如果将 swi 放在包装器或存根中，之前和之后会发生什么？

1.  如果请求有参数，你将如何将它们传递给内核？

    提示。`gcc`如何将参数传递给函数？

1.  重要的是有两个链接寄存器。哪两个链接寄存器？为什么？

1.  在实践中这并不重要。为什么呢？

建议：

1.  首先在纸上尝试，每条指令后绘制堆栈、寄存器等

1.  尝试逐步编码，这在汇编语言中通常是一个好主意。

尝试阅读这个。

* * *

返回到：

+   Bill Cowan 在 s12 为 CS452 的讲座笔记

+   Bill Cowan 的 2012 年春季 CS452 页面

+   Bill Cowan 的 CS452 页面

+   Bill Cowan 的教学页面

+   Bill Cowan 的主页
