Fitter report for shiboqi
Thu Jul 04 16:26:17 2013
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Interconnect Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Thu Jul 04 16:26:17 2013         ;
; Quartus II Version                 ; 9.1 Build 350 03/24/2010 SP 2 SJ Full Version ;
; Revision Name                      ; shiboqi                                       ;
; Top-level Entity Name              ; shiboqi                                       ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C35F484C8                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 5,454 / 33,216 ( 16 % )                       ;
;     Total combinational functions  ; 4,769 / 33,216 ( 14 % )                       ;
;     Dedicated logic registers      ; 1,498 / 33,216 ( 5 % )                        ;
; Total registers                    ; 1498                                          ;
; Total pins                         ; 32 / 322 ( 10 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 294,656 / 483,840 ( 61 % )                    ;
; Embedded Multiplier 9-bit elements ; 4 / 70 ( 6 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F484C8                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.35        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  21.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                               ;
+--------------------------------------------------+------------+-------------+------------------------+-----------+-----------------------------------+----------------------------------------------+------------------+-----------------------------------+
; Node                                             ; Action     ; Operation   ; Reason                 ; Node Port ; Node Port Name                    ; Destination Node                             ; Destination Port ; Destination Port Name             ;
+--------------------------------------------------+------------+-------------+------------------------+-----------+-----------------------------------+----------------------------------------------+------------------+-----------------------------------+
; control:m4|pll:a2|altpll:altpll_component|pll    ; Merged PLL ; PLL Merging ; PLL Usage Optimization ;           ;                                   ; ads828:m1|pll:a1|altpll:altpll_component|pll ;                  ;                                   ;
;    control:m4|pll:a2|altpll:altpll_component|pll ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK       ; m4|a2|altpll_component|pll/clk[0] ; ads828:m1|pll:a1|altpll:altpll_component|pll ; CLK              ; m1|a1|altpll_component|pll/clk[0] ;
+--------------------------------------------------+------------+-------------+------------------------+-----------+-----------------------------------+----------------------------------------------+------------------+-----------------------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 7645 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 7645 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6085    ; 0                 ; N/A                     ; Source File       ;
; sld_signaltap:auto_signaltap_0 ; 1382    ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_hub:auto_hub               ; 178     ; 0                 ; N/A                     ; Post-Synthesis    ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Administrator/Desktop/ÖØÐÂÊ¾²¨Æ÷/shiboqi.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 5,454 / 33,216 ( 16 % )    ;
;     -- Combinational with no register       ; 3956                       ;
;     -- Register only                        ; 685                        ;
;     -- Combinational with a register        ; 813                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2981                       ;
;     -- 3 input functions                    ; 795                        ;
;     -- <=2 input functions                  ; 993                        ;
;     -- Register only                        ; 685                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4008                       ;
;     -- arithmetic mode                      ; 761                        ;
;                                             ;                            ;
; Total registers*                            ; 1,498 / 34,134 ( 4 % )     ;
;     -- Dedicated logic registers            ; 1,498 / 33,216 ( 5 % )     ;
;     -- I/O registers                        ; 0 / 918 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 441 / 2,076 ( 21 % )       ;
; User inserted logic elements                ; 0                          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 32 / 322 ( 10 % )          ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )             ;
; Global signals                              ; 12                         ;
; M4Ks                                        ; 96 / 105 ( 91 % )          ;
; Total block memory bits                     ; 294,656 / 483,840 ( 61 % ) ;
; Total block memory implementation bits      ; 442,368 / 483,840 ( 91 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 12 / 16 ( 75 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 5%               ;
; Peak interconnect usage (total/H/V)         ; 23% / 22% / 24%            ;
; Maximum fan-out node                        ; clk~clkctrl                ;
; Maximum fan-out                             ; 1045                       ;
; Highest non-global fan-out signal           ; vga1:m2|x_pos[5]~7         ;
; Highest non-global fan-out                  ; 206                        ;
; Total fan-out                               ; 21577                      ;
; Average fan-out                             ; 3.11                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+--------------------------------+-----------------------+
; Statistic                                   ; Top                   ; sld_signaltap:auto_signaltap_0 ; sld_hub:auto_hub      ;
+---------------------------------------------+-----------------------+--------------------------------+-----------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ; Low                   ;
;                                             ;                       ;                                ;                       ;
; Total logic elements                        ; 4332 / 33216 ( 13 % ) ; 1005 / 33216 ( 3 % )           ; 117 / 33216 ( < 1 % ) ;
;     -- Combinational with no register       ; 3803                  ; 109                            ; 44                    ;
;     -- Register only                        ; 104                   ; 567                            ; 14                    ;
;     -- Combinational with a register        ; 425                   ; 329                            ; 59                    ;
;                                             ;                       ;                                ;                       ;
; Logic element usage by number of LUT inputs ;                       ;                                ;                       ;
;     -- 4 input functions                    ; 2744                  ; 197                            ; 40                    ;
;     -- 3 input functions                    ; 606                   ; 147                            ; 42                    ;
;     -- <=2 input functions                  ; 878                   ; 94                             ; 21                    ;
;     -- Register only                        ; 104                   ; 567                            ; 14                    ;
;                                             ;                       ;                                ;                       ;
; Logic elements by mode                      ;                       ;                                ;                       ;
;     -- normal mode                          ; 3528                  ; 381                            ; 99                    ;
;     -- arithmetic mode                      ; 700                   ; 57                             ; 4                     ;
;                                             ;                       ;                                ;                       ;
; Total registers                             ; 529                   ; 896                            ; 73                    ;
;     -- Dedicated logic registers            ; 529 / 33216 ( 1 % )   ; 896 / 33216 ( 2 % )            ; 73 / 33216 ( < 1 % )  ;
;     -- I/O registers                        ; 0                     ; 0                              ; 0                     ;
;                                             ;                       ;                                ;                       ;
; Total LABs:  partially or completely used   ; 335 / 2076 ( 16 % )   ; 110 / 2076 ( 5 % )             ; 13 / 2076 ( < 1 % )   ;
;                                             ;                       ;                                ;                       ;
; Virtual pins                                ; 0                     ; 0                              ; 0                     ;
; I/O pins                                    ; 32                    ; 0                              ; 0                     ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 5 % )        ; 0 / 70 ( 0 % )                 ; 0 / 70 ( 0 % )        ;
; Total memory bits                           ; 93952                 ; 200704                         ; 0                     ;
; Total RAM block bits                        ; 216576                ; 225792                         ; 0                     ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )         ;
; PLL                                         ; 1 / 4 ( 25 % )        ; 0 / 4 ( 0 % )                  ; 0 / 4 ( 0 % )         ;
; M4K                                         ; 47 / 105 ( 44 % )     ; 49 / 105 ( 46 % )              ; 0 / 105 ( 0 % )       ;
; Clock control block                         ; 9 / 20 ( 45 % )       ; 1 / 20 ( 5 % )                 ; 2 / 20 ( 10 % )       ;
;                                             ;                       ;                                ;                       ;
; Connections                                 ;                       ;                                ;                       ;
;     -- Input Connections                    ; 1                     ; 1251                           ; 111                   ;
;     -- Registered Input Connections         ; 0                     ; 949                            ; 81                    ;
;     -- Output Connections                   ; 1198                  ; 1                              ; 164                   ;
;     -- Registered Output Connections        ; 0                     ; 0                              ; 163                   ;
;                                             ;                       ;                                ;                       ;
; Internal Connections                        ;                       ;                                ;                       ;
;     -- Total Connections                    ; 17941                 ; 5853                           ; 741                   ;
;     -- Registered Connections               ; 4775                  ; 3626                           ; 517                   ;
;                                             ;                       ;                                ;                       ;
; External Connections                        ;                       ;                                ;                       ;
;     -- Top                                  ; 0                     ; 1096                           ; 103                   ;
;     -- sld_signaltap:auto_signaltap_0       ; 1096                  ; 0                              ; 156                   ;
;     -- sld_hub:auto_hub                     ; 103                   ; 156                            ; 16                    ;
;                                             ;                       ;                                ;                       ;
; Partition Interface                         ;                       ;                                ;                       ;
;     -- Input Ports                          ; 23                    ; 155                            ; 18                    ;
;     -- Output Ports                         ; 24                    ; 108                            ; 36                    ;
;     -- Bidir Ports                          ; 0                     ; 0                              ; 0                     ;
;                                             ;                       ;                                ;                       ;
; Registered Ports                            ;                       ;                                ;                       ;
;     -- Registered Input Ports               ; 0                     ; 31                             ; 3                     ;
;     -- Registered Output Ports              ; 0                     ; 1                              ; 26                    ;
;                                             ;                       ;                                ;                       ;
; Port Connectivity                           ;                       ;                                ;                       ;
;     -- Input Ports driven by GND            ; 0                     ; 76                             ; 1                     ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ; 0                     ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ; 0                     ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ; 0                     ;
;     -- Input Ports with no Source           ; 0                     ; 35                             ; 0                     ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ; 0                     ;
;     -- Input Ports with no Fanout           ; 0                     ; 40                             ; 1                     ;
;     -- Output Ports with no Fanout          ; 0                     ; 99                             ; 14                    ;
+---------------------------------------------+-----------------------+--------------------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk        ; L1    ; 2        ; 0            ; 18           ; 0           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[0] ; U22   ; 6        ; 65           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[1] ; V21   ; 6        ; 65           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[2] ; P18   ; 6        ; 65           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[3] ; AB20  ; 7        ; 63           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[4] ; U21   ; 6        ; 65           ; 10           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[5] ; U20   ; 6        ; 65           ; 6            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[6] ; T22   ; 6        ; 65           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[7] ; V20   ; 6        ; 65           ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[8] ; R22   ; 6        ; 65           ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[9] ; AB19  ; 7        ; 63           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst_n      ; L2    ; 2        ; 0            ; 18           ; 1           ; 6                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[0]      ; M22   ; 6        ; 65           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[1]      ; A12   ; 4        ; 31           ; 36           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[2]      ; AA11  ; 8        ; 31           ; 0            ; 0           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[3]      ; AB11  ; 8        ; 31           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[4]      ; L18   ; 5        ; 65           ; 20           ; 2           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[5]      ; W12   ; 7        ; 33           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[6]      ; AB12  ; 7        ; 35           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sw[7]      ; V12   ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; blue[0]   ; W15   ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; blue[1]   ; AA18  ; 7        ; 55           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; blue[2]   ; Y19   ; 6        ; 65           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; clk_out   ; E19   ; 5        ; 65           ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; green[0]  ; W14   ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; green[1]  ; Y16   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; green[2]  ; Y14   ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hsync_vga ; AB13  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; red[0]    ; AA13  ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; red[1]    ; U13   ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; red[2]    ; AB14  ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vsync_vga ; Y17   ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 46 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 4 / 39 ( 10 % )  ; 3.3V          ; --           ;
; 3        ; 0 / 39 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 36 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 44 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 11 / 43 ( 26 % ) ; 3.3V          ; --           ;
; 7        ; 15 / 36 ( 42 % ) ; 3.3V          ; --           ;
; 8        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 460        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 458        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 448        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 440        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 434        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 430        ; 4        ; sw[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 170        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 176        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 182        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 184        ; 8        ; sw[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 190        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 195        ; 7        ; red[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 228        ; 7        ; blue[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 242        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 244        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 132        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 175        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 181        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 183        ; 8        ; sw[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 189        ; 7        ; sw[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 194        ; 7        ; hsync_vga                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 203        ; 7        ; red[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 241        ; 7        ; data_in[9]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 243        ; 7        ; data_in[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 459        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 447        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 439        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 433        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 464        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 445        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 361        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 463        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 454        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 436        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 453        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 435        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 371        ; 5        ; clk_out                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 467        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 461        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 442        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 441        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 342        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 45         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 46         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 438        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G16      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 50         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 51         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ; 437        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 55         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 56         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 53         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 54         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 48         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 47         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 64         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 65         ; 2        ; rst_n                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 49         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L18      ; 311        ; 5        ; sw[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 69         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 70         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 76         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 305        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 307        ; 6        ; sw[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 71         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 72         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 81         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 82         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 78         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 77         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 73         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 74         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 83         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 98         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 88         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 89         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 278        ; 6        ; data_in[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P21      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 90         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 91         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ; 99         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 104        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 105        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 86         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 235        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 265        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 284        ; 6        ; data_in[8]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 96         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 97         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 112        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 110        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 111        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ; 236        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 252        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 282        ; 6        ; data_in[6]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 101        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 102        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 113        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 129        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 199        ; 7        ; red[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 237        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 251        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 253        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 259        ; 6        ; data_in[5]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 273        ; 6        ; data_in[4]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 274        ; 6        ; data_in[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 109        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 130        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 188        ; 7        ; sw[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 238        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 254        ; 6        ; data_in[7]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 271        ; 6        ; data_in[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 114        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 115        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 122        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 123        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 187        ; 7        ; sw[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 209        ; 7        ; green[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 220        ; 7        ; blue[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 240        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 260        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 261        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 116        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 117        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 126        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 127        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 172        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 219        ; 7        ; green[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 229        ; 7        ; green[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 239        ; 7        ; vsync_vga                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 248        ; 6        ; blue[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 268        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 269        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------+
; PLL Summary                                                                     ;
+----------------------------------+----------------------------------------------+
; Name                             ; ads828:m1|pll:a1|altpll:altpll_component|pll ;
+----------------------------------+----------------------------------------------+
; SDC pin name                     ; m1|a1|altpll_component|pll                   ;
; PLL mode                         ; Normal                                       ;
; Compensate clock                 ; clock2                                       ;
; Compensated input/output pins    ; --                                           ;
; Self reset on gated loss of lock ; Off                                          ;
; Gate lock counter                ; --                                           ;
; Input frequency 0                ; 50.0 MHz                                     ;
; Input frequency 1                ; --                                           ;
; Nominal PFD frequency            ; 50.0 MHz                                     ;
; Nominal VCO frequency            ; 800.0 MHz                                    ;
; VCO post scale                   ; --                                           ;
; VCO multiply                     ; --                                           ;
; VCO divide                       ; --                                           ;
; Freq min lock                    ; 31.25 MHz                                    ;
; Freq max lock                    ; 62.5 MHz                                     ;
; M VCO Tap                        ; 0                                            ;
; M Initial                        ; 1                                            ;
; M value                          ; 16                                           ;
; N value                          ; 1                                            ;
; Preserve PLL counter order       ; Off                                          ;
; PLL location                     ; PLL_1                                        ;
; Inclk0 signal                    ; clk                                          ;
; Inclk1 signal                    ; --                                           ;
; Inclk0 signal type               ; Dedicated Pin                                ;
; Inclk1 signal type               ; --                                           ;
+----------------------------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                               ;
+------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; Name                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                      ;
+------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; ads828:m1|pll:a1|altpll:altpll_component|_clk0 ; clock0       ; 4    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 50/50      ; C1      ; 4             ; 2/2 Even   ; 1       ; 0       ; m1|a1|altpll_component|pll|clk[0] ;
; ads828:m1|pll:a1|altpll:altpll_component|_clk2 ; clock2       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 16            ; 8/8 Even   ; 1       ; 0       ; m1|a1|altpll_component|pll|clk[2] ;
+------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                    ; Library Name ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |shiboqi                                                                                             ; 5454 (3)    ; 1498 (0)                  ; 0 (0)         ; 294656      ; 96   ; 4            ; 0       ; 2         ; 32   ; 0            ; 3956 (3)     ; 685 (0)           ; 813 (0)          ; |shiboqi                                                                                                                                                                                                                                                                                               ; work         ;
;    |ads828:m1|                                                                                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |shiboqi|ads828:m1                                                                                                                                                                                                                                                                                     ;              ;
;       |pll:a1|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|ads828:m1|pll:a1                                                                                                                                                                                                                                                                              ;              ;
;          |altpll:altpll_component|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|ads828:m1|pll:a1|altpll:altpll_component                                                                                                                                                                                                                                                      ;              ;
;    |anjian:m3|                                                                                       ; 49 (49)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 6 (6)             ; 34 (34)          ; |shiboqi|anjian:m3                                                                                                                                                                                                                                                                                     ;              ;
;    |control:m4|                                                                                      ; 2955 (2527) ; 275 (169)                 ; 0 (0)         ; 93952       ; 47   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2679 (2357)  ; 80 (21)           ; 196 (147)        ; |shiboqi|control:m4                                                                                                                                                                                                                                                                                    ;              ;
;       |fifo:u8|                                                                                      ; 126 (0)     ; 106 (0)                   ; 0 (0)         ; 20480       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 59 (0)            ; 49 (0)           ; |shiboqi|control:m4|fifo:u8                                                                                                                                                                                                                                                                            ;              ;
;          |dcfifo:dcfifo_component|                                                                   ; 126 (0)     ; 106 (0)                   ; 0 (0)         ; 20480       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 59 (0)            ; 49 (0)           ; |shiboqi|control:m4|fifo:u8|dcfifo:dcfifo_component                                                                                                                                                                                                                                                    ;              ;
;             |dcfifo_79m1:auto_generated|                                                             ; 126 (28)    ; 106 (25)                  ; 0 (0)         ; 20480       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (2)       ; 59 (24)           ; 49 (2)           ; |shiboqi|control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated                                                                                                                                                                                                                         ;              ;
;                |a_graycounter_ggc:wrptr_gp|                                                          ; 23 (23)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 17 (17)          ; |shiboqi|control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|a_graycounter_ggc:wrptr_gp                                                                                                                                                                                              ;              ;
;                |a_graycounter_q96:rdptr_g1p|                                                         ; 23 (23)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 16 (16)          ; |shiboqi|control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|a_graycounter_q96:rdptr_g1p                                                                                                                                                                                             ;              ;
;                |alt_synch_pipe_1e8:ws_dgrp|                                                          ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 7 (0)            ; |shiboqi|control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|alt_synch_pipe_1e8:ws_dgrp                                                                                                                                                                                              ;              ;
;                   |dffpipe_se9:dffpipe17|                                                            ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 7 (7)            ; |shiboqi|control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|alt_synch_pipe_1e8:ws_dgrp|dffpipe_se9:dffpipe17                                                                                                                                                                        ;              ;
;                |alt_synch_pipe_tdb:rs_dgwp|                                                          ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 6 (0)            ; |shiboqi|control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|alt_synch_pipe_tdb:rs_dgwp                                                                                                                                                                                              ;              ;
;                   |dffpipe_re9:dffpipe14|                                                            ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |shiboqi|control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|alt_synch_pipe_tdb:rs_dgwp|dffpipe_re9:dffpipe14                                                                                                                                                                        ;              ;
;                |altsyncram_fr61:fifo_ram|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 20480       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|altsyncram_fr61:fifo_ram                                                                                                                                                                                                ;              ;
;                   |altsyncram_r1f1:altsyncram11|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 20480       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|altsyncram_fr61:fifo_ram|altsyncram_r1f1:altsyncram11                                                                                                                                                                   ;              ;
;                |cmpr_736:rdempty_eq_comp|                                                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |shiboqi|control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|cmpr_736:rdempty_eq_comp                                                                                                                                                                                                ;              ;
;                |cmpr_736:wrfull_eq_comp|                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |shiboqi|control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|cmpr_736:wrfull_eq_comp                                                                                                                                                                                                 ;              ;
;                |dffpipe_ngh:rdaclr|                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |shiboqi|control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                                                                                      ;              ;
;       |lpm_divide:Div0|                                                                              ; 130 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)      ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_divide:Div0                                                                                                                                                                                                                                                                    ;              ;
;          |lpm_divide_fem:auto_generated|                                                             ; 130 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)      ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_divide:Div0|lpm_divide_fem:auto_generated                                                                                                                                                                                                                                      ;              ;
;             |sign_div_unsign_plh:divider|                                                            ; 130 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)      ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_divide:Div0|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                                          ;              ;
;                |alt_u_div_i2f:divider|                                                               ; 130 (130)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (130)    ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_divide:Div0|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_i2f:divider                                                                                                                                                                                    ;              ;
;       |lpm_divide:Div1|                                                                              ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (0)      ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_divide:Div1                                                                                                                                                                                                                                                                    ;              ;
;          |lpm_divide_hem:auto_generated|                                                             ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (0)      ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_divide:Div1|lpm_divide_hem:auto_generated                                                                                                                                                                                                                                      ;              ;
;             |sign_div_unsign_rlh:divider|                                                            ; 117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (0)      ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider                                                                                                                                                                                                          ;              ;
;                |alt_u_div_k2f:divider|                                                               ; 117 (117)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (117)    ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_k2f:divider                                                                                                                                                                                    ;              ;
;       |lpm_mult:Mult0|                                                                               ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_mult:Mult0                                                                                                                                                                                                                                                                     ;              ;
;          |multcore:mult_core|                                                                        ; 26 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (12)      ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                  ;              ;
;             |mpar_add:padder|                                                                        ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                  ;              ;
;                |lpm_add_sub:adder[0]|                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                             ;              ;
;                   |add_sub_oah:auto_generated|                                                       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_oah:auto_generated                                                                                                                                                                                  ;              ;
;                |mpar_add:sub_par_add|                                                                ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                             ;              ;
;                   |lpm_add_sub:adder[0]|                                                             ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                        ;              ;
;                      |add_sub_3ch:auto_generated|                                                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_3ch:auto_generated                                                                                                                                                             ;              ;
;       |lpm_mult:Mult1|                                                                               ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_mult:Mult1                                                                                                                                                                                                                                                                     ;              ;
;          |multcore:mult_core|                                                                        ; 31 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (16)      ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                                                                                                  ;              ;
;             |mpar_add:padder|                                                                        ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                  ;              ;
;                |lpm_add_sub:adder[0]|                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                             ;              ;
;                   |add_sub_oah:auto_generated|                                                       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_oah:auto_generated                                                                                                                                                                                  ;              ;
;                |mpar_add:sub_par_add|                                                                ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                             ;              ;
;                   |lpm_add_sub:adder[0]|                                                             ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                        ;              ;
;                      |add_sub_3ch:auto_generated|                                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_3ch:auto_generated                                                                                                                                                             ;              ;
;       |ram:u0|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 20480       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|ram:u0                                                                                                                                                                                                                                                                             ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 20480       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|ram:u0|altsyncram:altsyncram_component                                                                                                                                                                                                                                             ;              ;
;             |altsyncram_v8a1:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 20480       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|ram:u0|altsyncram:altsyncram_component|altsyncram_v8a1:auto_generated                                                                                                                                                                                                              ;              ;
;       |rom1:u1|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 20480       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom1:u1                                                                                                                                                                                                                                                                            ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 20480       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom1:u1|altsyncram:altsyncram_component                                                                                                                                                                                                                                            ;              ;
;             |altsyncram_ts61:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 20480       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom1:u1|altsyncram:altsyncram_component|altsyncram_ts61:auto_generated                                                                                                                                                                                                             ;              ;
;       |rom2:u2|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom2:u2                                                                                                                                                                                                                                                                            ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom2:u2|altsyncram:altsyncram_component                                                                                                                                                                                                                                            ;              ;
;             |altsyncram_br61:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom2:u2|altsyncram:altsyncram_component|altsyncram_br61:auto_generated                                                                                                                                                                                                             ;              ;
;       |rom3:u3|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom3:u3                                                                                                                                                                                                                                                                            ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom3:u3|altsyncram:altsyncram_component                                                                                                                                                                                                                                            ;              ;
;             |altsyncram_s171:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom3:u3|altsyncram:altsyncram_component|altsyncram_s171:auto_generated                                                                                                                                                                                                             ;              ;
;       |rom4:u4|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom4:u4                                                                                                                                                                                                                                                                            ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom4:u4|altsyncram:altsyncram_component                                                                                                                                                                                                                                            ;              ;
;             |altsyncram_8r61:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom4:u4|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated                                                                                                                                                                                                             ;              ;
;       |rom5:u5|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7680        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom5:u5                                                                                                                                                                                                                                                                            ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7680        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom5:u5|altsyncram:altsyncram_component                                                                                                                                                                                                                                            ;              ;
;             |altsyncram_rg61:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7680        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom5:u5|altsyncram:altsyncram_component|altsyncram_rg61:auto_generated                                                                                                                                                                                                             ;              ;
;       |rom6:u6|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6912        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom6:u6                                                                                                                                                                                                                                                                            ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6912        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom6:u6|altsyncram:altsyncram_component                                                                                                                                                                                                                                            ;              ;
;             |altsyncram_cr61:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6912        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom6:u6|altsyncram:altsyncram_component|altsyncram_cr61:auto_generated                                                                                                                                                                                                             ;              ;
;       |rom7:u7|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom7:u7                                                                                                                                                                                                                                                                            ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom7:u7|altsyncram:altsyncram_component                                                                                                                                                                                                                                            ;              ;
;             |altsyncram_jt61:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|control:m4|rom7:u7|altsyncram:altsyncram_component|altsyncram_jt61:auto_generated                                                                                                                                                                                                             ;              ;
;    |fuzhi:m6|                                                                                        ; 818 (223)   ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 739 (144)    ; 0 (0)             ; 79 (79)          ; |shiboqi|fuzhi:m6                                                                                                                                                                                                                                                                                      ;              ;
;       |lpm_divide:Div0|                                                                              ; 283 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 283 (0)      ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_divide:Div0                                                                                                                                                                                                                                                                      ;              ;
;          |lpm_divide_dem:auto_generated|                                                             ; 283 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 283 (0)      ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated                                                                                                                                                                                                                                        ;              ;
;             |sign_div_unsign_nlh:divider|                                                            ; 283 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 283 (0)      ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider                                                                                                                                                                                                            ;              ;
;                |alt_u_div_g2f:divider|                                                               ; 283 (283)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 283 (283)    ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider                                                                                                                                                                                      ;              ;
;       |lpm_divide:Div1|                                                                              ; 89 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_divide:Div1                                                                                                                                                                                                                                                                      ;              ;
;          |lpm_divide_cem:auto_generated|                                                             ; 89 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_divide:Div1|lpm_divide_cem:auto_generated                                                                                                                                                                                                                                        ;              ;
;             |sign_div_unsign_mlh:divider|                                                            ; 89 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_divide:Div1|lpm_divide_cem:auto_generated|sign_div_unsign_mlh:divider                                                                                                                                                                                                            ;              ;
;                |alt_u_div_e2f:divider|                                                               ; 89 (89)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (89)      ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_divide:Div1|lpm_divide_cem:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_e2f:divider                                                                                                                                                                                      ;              ;
;       |lpm_divide:Div2|                                                                              ; 126 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (0)      ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_divide:Div2                                                                                                                                                                                                                                                                      ;              ;
;          |lpm_divide_dem:auto_generated|                                                             ; 126 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (0)      ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_divide:Div2|lpm_divide_dem:auto_generated                                                                                                                                                                                                                                        ;              ;
;             |sign_div_unsign_nlh:divider|                                                            ; 126 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (0)      ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_divide:Div2|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider                                                                                                                                                                                                            ;              ;
;                |alt_u_div_g2f:divider|                                                               ; 126 (126)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (126)    ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_divide:Div2|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider                                                                                                                                                                                      ;              ;
;       |lpm_divide:Div3|                                                                              ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_divide:Div3                                                                                                                                                                                                                                                                      ;              ;
;          |lpm_divide_cem:auto_generated|                                                             ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_divide:Div3|lpm_divide_cem:auto_generated                                                                                                                                                                                                                                        ;              ;
;             |sign_div_unsign_mlh:divider|                                                            ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_divide:Div3|lpm_divide_cem:auto_generated|sign_div_unsign_mlh:divider                                                                                                                                                                                                            ;              ;
;                |alt_u_div_e2f:divider|                                                               ; 83 (83)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_divide:Div3|lpm_divide_cem:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_e2f:divider                                                                                                                                                                                      ;              ;
;       |lpm_mult:Mult0|                                                                               ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_mult:Mult0                                                                                                                                                                                                                                                                       ;              ;
;          |mult_pat:auto_generated|                                                                   ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |shiboqi|fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated                                                                                                                                                                                                                                               ;              ;
;    |pinlv:m5|                                                                                        ; 407 (407)   ; 101 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 306 (306)    ; 8 (8)             ; 93 (93)          ; |shiboqi|pinlv:m5                                                                                                                                                                                                                                                                                      ;              ;
;    |sld_hub:auto_hub|                                                                                ; 117 (75)    ; 73 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (30)      ; 14 (11)           ; 59 (34)          ; |shiboqi|sld_hub:auto_hub                                                                                                                                                                                                                                                                              ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |shiboqi|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                      ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 16 (16)          ; |shiboqi|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                    ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 1005 (1)    ; 896 (0)                   ; 0 (0)         ; 200704      ; 49   ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (1)      ; 567 (0)           ; 329 (0)          ; |shiboqi|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 1004 (345)  ; 896 (330)                 ; 0 (0)         ; 200704      ; 49   ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (15)     ; 567 (324)         ; 329 (6)          ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                          ;              ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 78 (76)     ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 51 (51)           ; 25 (0)           ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ;              ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ;              ;
;                |decode_rqf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated                                                                                                             ;              ;
;             |lpm_mux:mux|                                                                            ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (0)           ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ;              ;
;                |mux_boc:auto_generated|                                                              ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_boc:auto_generated                                                                                                                        ;              ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 200704      ; 49   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ;              ;
;             |altsyncram_pss3:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 200704      ; 49   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_pss3:auto_generated                                                                                                                                           ;              ;
;                |altsyncram_8hq1:altsyncram1|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 200704      ; 49   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_pss3:auto_generated|altsyncram_8hq1:altsyncram1                                                                                                               ;              ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ;              ;
;          |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ;              ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 113 (113)   ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 19 (19)           ; 50 (50)          ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ;              ;
;          |sld_ela_control:ela_control|                                                               ; 278 (1)     ; 261 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 161 (0)           ; 100 (1)          ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ;              ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ;              ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 245 (0)     ; 245 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 147 (0)           ; 98 (0)           ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ;              ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 147 (147)   ; 147 (147)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 147 (147)         ; 0 (0)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ;              ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 98 (0)      ; 98 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 98 (0)           ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ;              ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 28 (18)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 10 (0)            ; 1 (1)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ;              ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 142 (13)    ; 123 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (13)      ; 0 (0)             ; 123 (0)          ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ;              ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ;              ;
;                |cntr_5ci:auto_generated|                                                             ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_5ci:auto_generated                                                       ;              ;
;             |lpm_counter:read_pointer_counter|                                                       ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ;              ;
;                |cntr_45j:auto_generated|                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated                                                                                ;              ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ;              ;
;                |cntr_0ci:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_0ci:auto_generated                                                                      ;              ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ;              ;
;                |cntr_gui:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated                                                                         ;              ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ;              ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 49 (49)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 49 (49)          ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ;              ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ;              ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |shiboqi|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ;              ;
;    |vga1:m2|                                                                                         ; 91 (91)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 0 (0)             ; 24 (24)          ; |shiboqi|vga1:m2                                                                                                                                                                                                                                                                                       ;              ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; hsync_vga  ; Output   ; --            ; --            ; --                    ; --  ;
; vsync_vga  ; Output   ; --            ; --            ; --                    ; --  ;
; clk_out    ; Output   ; --            ; --            ; --                    ; --  ;
; red[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; red[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; red[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; green[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; green[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; green[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; blue[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; blue[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; blue[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; clk        ; Input    ; --            ; --            ; --                    ; --  ;
; rst_n      ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; sw[4]      ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; sw[5]      ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; sw[0]      ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; data_in[2] ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; sw[2]      ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; sw[3]      ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; data_in[8] ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; data_in[9] ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; data_in[7] ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; data_in[6] ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; data_in[5] ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; data_in[4] ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; data_in[3] ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; data_in[1] ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; data_in[0] ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; sw[7]      ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; sw[6]      ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; sw[1]      ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; clk                                   ;                   ;         ;
; rst_n                                 ;                   ;         ;
; sw[4]                                 ;                   ;         ;
;      - control:m4|shuyi_1[1]          ; 0                 ; 6       ;
;      - control:m4|shuyi_1[2]          ; 0                 ; 6       ;
;      - control:m4|shuyi_1[3]          ; 0                 ; 6       ;
;      - control:m4|shuyi_1[4]          ; 0                 ; 6       ;
;      - control:m4|shuyi_1[5]          ; 0                 ; 6       ;
;      - control:m4|shuyi_1[6]          ; 0                 ; 6       ;
;      - control:m4|shuyi_1[7]          ; 0                 ; 6       ;
;      - control:m4|shuyi_1[8]          ; 0                 ; 6       ;
;      - control:m4|shuyi_1[9]          ; 0                 ; 6       ;
;      - control:m4|shuyi_1[10]         ; 0                 ; 6       ;
;      - control:m4|shuyi_2[10]~12      ; 0                 ; 6       ;
;      - control:m4|shuyi_2[0]~13       ; 0                 ; 6       ;
;      - control:m4|shuyi_1[0]~12       ; 0                 ; 6       ;
;      - anjian:m3|key[3]~3             ; 0                 ; 6       ;
; sw[5]                                 ;                   ;         ;
; sw[0]                                 ;                   ;         ;
; data_in[2]                            ;                   ;         ;
;      - ads828:m1|data_out_r[2]        ; 1                 ; 6       ;
; sw[2]                                 ;                   ;         ;
;      - control:m4|hengyi[1]~13        ; 0                 ; 6       ;
;      - control:m4|hengyi[2]~15        ; 0                 ; 6       ;
;      - control:m4|hengyi[3]~17        ; 0                 ; 6       ;
;      - control:m4|hengyi[4]~19        ; 0                 ; 6       ;
;      - control:m4|hengyi[5]~21        ; 0                 ; 6       ;
;      - control:m4|hengyi[6]~23        ; 0                 ; 6       ;
;      - control:m4|hengyi[7]~25        ; 0                 ; 6       ;
;      - control:m4|hengyi[8]~27        ; 0                 ; 6       ;
;      - control:m4|hengyi[9]~29        ; 0                 ; 6       ;
;      - control:m4|hengyi[1]~12        ; 0                 ; 6       ;
;      - anjian:m3|key[5]~5             ; 0                 ; 6       ;
; sw[3]                                 ;                   ;         ;
;      - control:m4|hengyi[1]~12        ; 0                 ; 6       ;
;      - anjian:m3|key[4]~4             ; 0                 ; 6       ;
; data_in[8]                            ;                   ;         ;
;      - ads828:m1|data_out_r[8]        ; 0                 ; 6       ;
; data_in[9]                            ;                   ;         ;
;      - ads828:m1|data_out_r[9]~feeder ; 0                 ; 6       ;
; data_in[7]                            ;                   ;         ;
;      - ads828:m1|data_out_r[7]        ; 1                 ; 6       ;
; data_in[6]                            ;                   ;         ;
;      - ads828:m1|data_out_r[6]~feeder ; 0                 ; 6       ;
; data_in[5]                            ;                   ;         ;
;      - ads828:m1|data_out_r[5]~feeder ; 0                 ; 6       ;
; data_in[4]                            ;                   ;         ;
;      - ads828:m1|data_out_r[4]~feeder ; 1                 ; 6       ;
; data_in[3]                            ;                   ;         ;
;      - ads828:m1|data_out_r[3]~feeder ; 0                 ; 6       ;
; data_in[1]                            ;                   ;         ;
;      - ads828:m1|data_out_r[1]        ; 1                 ; 6       ;
; data_in[0]                            ;                   ;         ;
;      - ads828:m1|data_out_r[0]~feeder ; 1                 ; 6       ;
; sw[7]                                 ;                   ;         ;
; sw[6]                                 ;                   ;         ;
;      - anjian:m3|key[1]~1             ; 0                 ; 6       ;
; sw[1]                                 ;                   ;         ;
+---------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ads828:m1|pll:a1|altpll:altpll_component|_clk0                                                                                                                                                                                                                 ; PLL_1              ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                   ; JTAG_X1_Y19_N0     ; 471     ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                   ; JTAG_X1_Y19_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; anjian:m3|Equal0~6                                                                                                                                                                                                                                             ; LCCOMB_X34_Y7_N26  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; anjian:m3|WideOr0~4                                                                                                                                                                                                                                            ; LCCOMB_X34_Y4_N4   ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                            ; PIN_L1             ; 1045    ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; clk                                                                                                                                                                                                                                                            ; PIN_L1             ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; control:m4|Equal19~8                                                                                                                                                                                                                                           ; LCCOMB_X34_Y11_N30 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; control:m4|addr6[4]~1                                                                                                                                                                                                                                          ; LCCOMB_X34_Y11_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:m4|always2~23                                                                                                                                                                                                                                          ; LCCOMB_X35_Y12_N0  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; control:m4|cf                                                                                                                                                                                                                                                  ; LCFF_X32_Y4_N13    ; 24      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; control:m4|clk_out                                                                                                                                                                                                                                             ; LCFF_X34_Y11_N25   ; 57      ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; control:m4|clk_t                                                                                                                                                                                                                                               ; LCFF_X32_Y4_N19    ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|dffpipe_ngh:rdaclr|dffe13a[0]                                                                                                                                                            ; LCFF_X64_Y19_N17   ; 17      ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|rdcnt_addr_ena                                                                                                                                                                           ; LCCOMB_X20_Y29_N10 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|valid_rdreq                                                                                                                                                                              ; LCCOMB_X20_Y29_N22 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|valid_wrreq~0                                                                                                                                                                            ; LCCOMB_X19_Y29_N22 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; control:m4|fu[0]                                                                                                                                                                                                                                               ; LCFF_X40_Y15_N23   ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; control:m4|fu[1]                                                                                                                                                                                                                                               ; LCFF_X40_Y15_N5    ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; control:m4|hengyi[1]~12                                                                                                                                                                                                                                        ; LCCOMB_X33_Y4_N22  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:m4|rden                                                                                                                                                                                                                                                ; LCFF_X20_Y29_N1    ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:m4|rden~3                                                                                                                                                                                                                                              ; LCCOMB_X20_Y29_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:m4|romaddr1[0]~0                                                                                                                                                                                                                                       ; LCCOMB_X38_Y11_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:m4|romaddr2[0]~4                                                                                                                                                                                                                                       ; LCCOMB_X34_Y13_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:m4|romaddr3[0]~8                                                                                                                                                                                                                                       ; LCCOMB_X37_Y13_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:m4|romaddr4[0]~15                                                                                                                                                                                                                                      ; LCCOMB_X38_Y13_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:m4|romaddr5[0]~6                                                                                                                                                                                                                                       ; LCCOMB_X38_Y13_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:m4|romaddr6[0]~4                                                                                                                                                                                                                                       ; LCCOMB_X38_Y13_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:m4|romaddr7[0]~10                                                                                                                                                                                                                                      ; LCCOMB_X34_Y13_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:m4|shuyi_2[10]~12                                                                                                                                                                                                                                      ; LCCOMB_X38_Y15_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:m4|wave[12]~7                                                                                                                                                                                                                                          ; LCCOMB_X38_Y17_N6  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; control:m4|wave[16]~6                                                                                                                                                                                                                                          ; LCCOMB_X40_Y15_N20 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control:m4|wen                                                                                                                                                                                                                                                 ; LCFF_X38_Y11_N29   ; 17      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; control:m4|wr_addr[4]~13                                                                                                                                                                                                                                       ; LCCOMB_X25_Y22_N2  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; control:m4|wr_addr[4]~14                                                                                                                                                                                                                                       ; LCCOMB_X23_Y22_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fuzhi:m6|Equal0~8                                                                                                                                                                                                                                              ; LCCOMB_X36_Y22_N28 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fuzhi:m6|datamax[9]~1                                                                                                                                                                                                                                          ; LCCOMB_X40_Y22_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fuzhi:m6|datamin[9]~1                                                                                                                                                                                                                                          ; LCCOMB_X40_Y22_N22 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fuzhi:m6|fuzhi_r[3]~9                                                                                                                                                                                                                                          ; LCCOMB_X40_Y22_N16 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pinlv:m5|always2~0                                                                                                                                                                                                                                             ; LCCOMB_X29_Y19_N6  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pinlv:m5|div                                                                                                                                                                                                                                                   ; LCFF_X25_Y20_N17   ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                                                                                                                                                                                                          ; PIN_L2             ; 344     ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                       ; LCFF_X34_Y28_N25   ; 28      ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                                                               ; LCCOMB_X33_Y31_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                                                                                                                 ; LCFF_X34_Y29_N17   ; 56      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][7]                                                                                                                                                                                                                                 ; LCFF_X34_Y29_N3    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~2                                                                                                                                                                                                                                 ; LCCOMB_X35_Y29_N18 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                                                                                                                   ; LCFF_X33_Y31_N29   ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|reset_ena_reg                                                                                                                                                                                                                                 ; LCFF_X35_Y31_N1    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                        ; LCCOMB_X34_Y31_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                         ; LCCOMB_X35_Y30_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~12                                                                                                                                                                                                    ; LCCOMB_X35_Y30_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~19                                                                                                                                                                                                    ; LCCOMB_X35_Y30_N16 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                            ; LCFF_X34_Y28_N23   ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                           ; LCFF_X34_Y28_N17   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                            ; LCFF_X34_Y31_N19   ; 45      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                            ; LCFF_X34_Y31_N5    ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                     ; LCCOMB_X34_Y28_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                           ; LCFF_X35_Y28_N23   ; 25      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                 ; LCCOMB_X32_Y26_N6  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                 ; LCCOMB_X32_Y26_N16 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                               ; LCFF_X32_Y26_N25   ; 52      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                              ; LCCOMB_X33_Y26_N30 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                                 ; LCFF_X32_Y29_N3    ; 344     ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                            ; LCCOMB_X33_Y26_N6  ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                             ; LCCOMB_X33_Y26_N20 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                 ; LCCOMB_X31_Y29_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                       ; LCCOMB_X33_Y28_N2  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_5ci:auto_generated|counter_reg_bit1a[5]~0 ; LCCOMB_X37_Y28_N22 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_0ci:auto_generated|counter_reg_bit1a[4]~0                ; LCCOMB_X31_Y29_N4  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated|counter_reg_bit1a[0]~0                   ; LCCOMB_X30_Y29_N30 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                             ; LCCOMB_X36_Y28_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~19                                                                                                                                                       ; LCCOMB_X33_Y30_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~11                                                                                                                                                  ; LCCOMB_X33_Y28_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                     ; LCCOMB_X33_Y29_N14 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                         ; LCCOMB_X33_Y29_N20 ; 173     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sw[4]                                                                                                                                                                                                                                                          ; PIN_L18            ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga1:m2|Equal0~3                                                                                                                                                                                                                                               ; LCCOMB_X38_Y14_N28 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; vga1:m2|valid~22                                                                                                                                                                                                                                               ; LCCOMB_X38_Y12_N22 ; 155     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; ads828:m1|pll:a1|altpll:altpll_component|_clk0                                                      ; PLL_1            ; 17      ; Global Clock         ; GCLK2            ; --                        ;
; ads828:m1|pll:a1|altpll:altpll_component|_clk2                                                      ; PLL_1            ; 1       ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                        ; JTAG_X1_Y19_N0   ; 471     ; Global Clock         ; GCLK8            ; --                        ;
; clk                                                                                                 ; PIN_L1           ; 1045    ; Global Clock         ; GCLK0            ; --                        ;
; control:m4|cf                                                                                       ; LCFF_X32_Y4_N13  ; 24      ; Global Clock         ; GCLK14           ; --                        ;
; control:m4|clk_out                                                                                  ; LCFF_X34_Y11_N25 ; 57      ; Global Clock         ; GCLK15           ; --                        ;
; control:m4|clk_t                                                                                    ; LCFF_X32_Y4_N19  ; 32      ; Global Clock         ; GCLK13           ; --                        ;
; control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|dffpipe_ngh:rdaclr|dffe13a[0] ; LCFF_X64_Y19_N17 ; 17      ; Global Clock         ; GCLK5            ; --                        ;
; rst_n                                                                                               ; PIN_L2           ; 344     ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                            ; LCFF_X34_Y28_N25 ; 28      ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                 ; LCFF_X34_Y28_N23 ; 12      ; Global Clock         ; GCLK11           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                      ; LCFF_X32_Y29_N3  ; 344     ; Global Clock         ; GCLK10           ; --                        ;
+-----------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; vga1:m2|x_pos[5]~7                                                                                                                                                                                                        ; 206     ;
; vga1:m2|x_pos[3]~9                                                                                                                                                                                                        ; 193     ;
; vga1:m2|x_pos[2]~3                                                                                                                                                                                                        ; 192     ;
; vga1:m2|x_pos[0]~0                                                                                                                                                                                                        ; 181     ;
; vga1:m2|x_pos[1]~2                                                                                                                                                                                                        ; 176     ;
; vga1:m2|x_pos[4]~8                                                                                                                                                                                                        ; 175     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                    ; 173     ;
; vga1:m2|valid~22                                                                                                                                                                                                          ; 155     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                          ; 101     ;
; QIC_SIGNALTAP_GND                                                                                                                                                                                                         ; 76      ;
; vga1:m2|x_pos[6]~4                                                                                                                                                                                                        ; 64      ;
; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                                                                            ; 56      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[11]                                                                                                                     ; 51      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                     ; 51      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                      ; 51      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                      ; 51      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                      ; 51      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                      ; 51      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                      ; 51      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                      ; 51      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                      ; 51      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                      ; 51      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                      ; 51      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                      ; 51      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[11] ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[10] ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[9]  ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[8]  ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[7]  ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[6]  ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[5]  ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[4]  ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[3]  ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[2]  ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[1]  ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[0]  ; 50      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                    ; 48      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                       ; 45      ;
; control:m4|rden                                                                                                                                                                                                           ; 38      ;
; vga1:m2|x_pos[7]~5                                                                                                                                                                                                        ; 35      ;
; fuzhi:m6|Equal0~7                                                                                                                                                                                                         ; 34      ;
; fuzhi:m6|Equal0~4                                                                                                                                                                                                         ; 34      ;
; control:m4|Add31~2                                                                                                                                                                                                        ; 33      ;
; control:m4|Add31~0                                                                                                                                                                                                        ; 33      ;
; control:m4|Add28~2                                                                                                                                                                                                        ; 33      ;
; control:m4|Add28~0                                                                                                                                                                                                        ; 33      ;
; control:m4|Add25~2                                                                                                                                                                                                        ; 33      ;
; control:m4|Add25~0                                                                                                                                                                                                        ; 33      ;
; control:m4|Add40~2                                                                                                                                                                                                        ; 33      ;
; control:m4|Add40~0                                                                                                                                                                                                        ; 33      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                       ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                     ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|altsyncram_fr61:fifo_ram|altsyncram_r1f1:altsyncram11|ALTSYNCRAM                                                     ; AUTO ; True Dual Port ; Dual Clocks  ; 2048         ; 10           ; 2048         ; 10           ; yes                    ; yes                     ; yes                    ; no                      ; 20480  ; 2048                        ; 10                          ; 2048                        ; 10                          ; 20480               ; 5    ; None                    ; M4K_X26_Y28, M4K_X26_Y27, M4K_X26_Y26, M4K_X26_Y25, M4K_X26_Y29                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
; control:m4|ram:u0|altsyncram:altsyncram_component|altsyncram_v8a1:auto_generated|ALTSYNCRAM                                                                                                ; AUTO ; Single Port    ; Single Clock ; 2048         ; 10           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 20480  ; 2048                        ; 10                          ; --                          ; --                          ; 20480               ; 5    ; None                    ; M4K_X26_Y20, M4K_X26_Y23, M4K_X26_Y22, M4K_X26_Y21, M4K_X26_Y19                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
; control:m4|rom1:u1|altsyncram:altsyncram_component|altsyncram_ts61:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; ROM            ; Single Clock ; 64           ; 320          ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 20480  ; 64                          ; 320                         ; --                          ; --                          ; 20480               ; 9    ; rom1.mif                ; M4K_X26_Y18, M4K_X26_Y16, M4K_X26_Y7, M4K_X13_Y9, M4K_X13_Y17, M4K_X13_Y20, M4K_X13_Y19, M4K_X13_Y7, M4K_X13_Y8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
; control:m4|rom2:u2|altsyncram:altsyncram_component|altsyncram_br61:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; ROM            ; Single Clock ; 16           ; 160          ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2560   ; 16                          ; 160                         ; --                          ; --                          ; 2560                ; 5    ; shu.mif                 ; M4K_X26_Y15, M4K_X26_Y14, M4K_X26_Y13, M4K_X26_Y11, M4K_X26_Y12                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
; control:m4|rom3:u3|altsyncram:altsyncram_component|altsyncram_s171:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; ROM            ; Single Clock ; 32           ; 160          ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 5120   ; 32                          ; 160                         ; --                          ; --                          ; 5120                ; 5    ; pinfu.mif               ; M4K_X26_Y8, M4K_X26_Y17, M4K_X26_Y10, M4K_X26_Y9, M4K_X52_Y17                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; control:m4|rom4:u4|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; ROM            ; Single Clock ; 32           ; 288          ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 9216   ; 32                          ; 288                         ; --                          ; --                          ; 9216                ; 8    ; div.mif                 ; M4K_X52_Y8, M4K_X52_Y14, M4K_X52_Y13, M4K_X52_Y10, M4K_X52_Y9, M4K_X52_Y15, M4K_X52_Y12, M4K_X52_Y11                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
; control:m4|rom5:u5|altsyncram:altsyncram_component|altsyncram_rg61:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; ROM            ; Single Clock ; 64           ; 120          ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 7680   ; 64                          ; 120                         ; --                          ; --                          ; 7680                ; 4    ; ../../ÖØÐÂÊ¾²¨Æ÷/fu.mif ; M4K_X13_Y6, M4K_X26_Y6, M4K_X13_Y21, M4K_X13_Y18                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; control:m4|rom6:u6|altsyncram:altsyncram_component|altsyncram_cr61:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; ROM            ; Single Clock ; 48           ; 144          ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 6912   ; 48                          ; 144                         ; --                          ; --                          ; 6912                ; 4    ; pin.mif                 ; M4K_X13_Y16, M4K_X13_Y15, M4K_X13_Y13, M4K_X13_Y14                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
; control:m4|rom7:u7|altsyncram:altsyncram_component|altsyncram_jt61:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; ROM            ; Single Clock ; 16           ; 64           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1024   ; 16                          ; 64                          ; --                          ; --                          ; 1024                ; 2    ; HZMV.mif                ; M4K_X13_Y12, M4K_X13_Y11                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_pss3:auto_generated|altsyncram_8hq1:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks  ; 4096         ; 49           ; 4096         ; 49           ; yes                    ; no                      ; yes                    ; no                      ; 200704 ; 4096                        ; 49                          ; 4096                        ; 49                          ; 200704              ; 49   ; None                    ; M4K_X13_Y24, M4K_X26_Y4, M4K_X26_Y3, M4K_X52_Y32, M4K_X26_Y34, M4K_X26_Y31, M4K_X26_Y32, M4K_X26_Y24, M4K_X52_Y34, M4K_X26_Y35, M4K_X26_Y33, M4K_X52_Y31, M4K_X13_Y31, M4K_X52_Y30, M4K_X26_Y30, M4K_X52_Y33, M4K_X13_Y23, M4K_X13_Y4, M4K_X13_Y34, M4K_X52_Y28, M4K_X13_Y30, M4K_X26_Y5, M4K_X13_Y5, M4K_X13_Y27, M4K_X13_Y28, M4K_X13_Y26, M4K_X13_Y32, M4K_X13_Y25, M4K_X13_Y33, M4K_X13_Y10, M4K_X13_Y22, M4K_X13_Y29, M4K_X52_Y24, M4K_X52_Y29, M4K_X52_Y25, M4K_X52_Y19, M4K_X52_Y3, M4K_X52_Y5, M4K_X52_Y21, M4K_X52_Y22, M4K_X52_Y26, M4K_X52_Y6, M4K_X52_Y4, M4K_X52_Y16, M4K_X52_Y7, M4K_X52_Y23, M4K_X52_Y18, M4K_X52_Y20, M4K_X52_Y27 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                         ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y24_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|w175w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y22_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 8,195 / 94,460 ( 9 % )  ;
; C16 interconnects          ; 116 / 3,315 ( 3 % )     ;
; C4 interconnects           ; 3,232 / 60,840 ( 5 % )  ;
; Direct links               ; 1,220 / 94,460 ( 1 % )  ;
; Global clocks              ; 12 / 16 ( 75 % )        ;
; Local interconnects        ; 3,390 / 33,216 ( 10 % ) ;
; R24 interconnects          ; 182 / 3,091 ( 6 % )     ;
; R4 interconnects           ; 3,814 / 81,294 ( 5 % )  ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.37) ; Number of LABs  (Total = 441) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 23                            ;
; 2                                           ; 13                            ;
; 3                                           ; 7                             ;
; 4                                           ; 11                            ;
; 5                                           ; 6                             ;
; 6                                           ; 8                             ;
; 7                                           ; 8                             ;
; 8                                           ; 7                             ;
; 9                                           ; 9                             ;
; 10                                          ; 27                            ;
; 11                                          ; 15                            ;
; 12                                          ; 26                            ;
; 13                                          ; 24                            ;
; 14                                          ; 33                            ;
; 15                                          ; 36                            ;
; 16                                          ; 188                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.91) ; Number of LABs  (Total = 441) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 105                           ;
; 1 Clock                            ; 164                           ;
; 1 Clock enable                     ; 67                            ;
; 1 Sync. clear                      ; 9                             ;
; 1 Sync. load                       ; 5                             ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 14                            ;
; 2 Clocks                           ; 36                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.14) ; Number of LABs  (Total = 441) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 24                            ;
; 3                                            ; 2                             ;
; 4                                            ; 6                             ;
; 5                                            ; 6                             ;
; 6                                            ; 13                            ;
; 7                                            ; 5                             ;
; 8                                            ; 9                             ;
; 9                                            ; 5                             ;
; 10                                           ; 16                            ;
; 11                                           ; 10                            ;
; 12                                           ; 29                            ;
; 13                                           ; 20                            ;
; 14                                           ; 46                            ;
; 15                                           ; 32                            ;
; 16                                           ; 86                            ;
; 17                                           ; 13                            ;
; 18                                           ; 12                            ;
; 19                                           ; 12                            ;
; 20                                           ; 7                             ;
; 21                                           ; 5                             ;
; 22                                           ; 6                             ;
; 23                                           ; 7                             ;
; 24                                           ; 7                             ;
; 25                                           ; 8                             ;
; 26                                           ; 10                            ;
; 27                                           ; 9                             ;
; 28                                           ; 4                             ;
; 29                                           ; 5                             ;
; 30                                           ; 7                             ;
; 31                                           ; 3                             ;
; 32                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.49) ; Number of LABs  (Total = 441) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 57                            ;
; 2                                               ; 87                            ;
; 3                                               ; 36                            ;
; 4                                               ; 38                            ;
; 5                                               ; 39                            ;
; 6                                               ; 23                            ;
; 7                                               ; 37                            ;
; 8                                               ; 41                            ;
; 9                                               ; 21                            ;
; 10                                              ; 10                            ;
; 11                                              ; 9                             ;
; 12                                              ; 15                            ;
; 13                                              ; 4                             ;
; 14                                              ; 8                             ;
; 15                                              ; 7                             ;
; 16                                              ; 5                             ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.37) ; Number of LABs  (Total = 441) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 41                            ;
; 3                                            ; 12                            ;
; 4                                            ; 15                            ;
; 5                                            ; 9                             ;
; 6                                            ; 21                            ;
; 7                                            ; 30                            ;
; 8                                            ; 17                            ;
; 9                                            ; 27                            ;
; 10                                           ; 18                            ;
; 11                                           ; 15                            ;
; 12                                           ; 12                            ;
; 13                                           ; 11                            ;
; 14                                           ; 15                            ;
; 15                                           ; 4                             ;
; 16                                           ; 11                            ;
; 17                                           ; 6                             ;
; 18                                           ; 10                            ;
; 19                                           ; 11                            ;
; 20                                           ; 22                            ;
; 21                                           ; 5                             ;
; 22                                           ; 20                            ;
; 23                                           ; 14                            ;
; 24                                           ; 19                            ;
; 25                                           ; 9                             ;
; 26                                           ; 14                            ;
; 27                                           ; 9                             ;
; 28                                           ; 5                             ;
; 29                                           ; 17                            ;
; 30                                           ; 20                            ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Thu Jul 04 16:25:20 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off shiboqi -c shiboqi
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP2C35F484C8 for design "shiboqi"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "ads828:m1|pll:a1|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for ads828:m1|pll:a1|altpll:altpll_component|_clk2 port
Warning: Compensate clock of PLL "control:m4|pll:a2|altpll:altpll_component|pll" has been set to clock0
Info: Implemented PLL "control:m4|pll:a2|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for control:m4|pll:a2|altpll:altpll_component|_clk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C15AF484C8 is compatible
    Info: Device EP2C15AF484I8 is compatible
    Info: Device EP2C20F484C8 is compatible
    Info: Device EP2C20F484I8 is compatible
    Info: Device EP2C20AF484I8 is compatible
    Info: Device EP2C35F484I8 is compatible
    Info: Device EP2C50F484C8 is compatible
    Info: Device EP2C50F484I8 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C4
    Info: Pin ~nCSO~ is reserved at location C3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location W20
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 2 pins of 32 total pins
    Info: Pin sw[7] not assigned to an exact location on the device
    Info: Pin sw[6] not assigned to an exact location on the device
Info: Implemented PLL "ads828:m1|pll:a1|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for ads828:m1|pll:a1|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for ads828:m1|pll:a1|altpll:altpll_component|_clk2 port
Info: Successfully merged LVDS PLL ads828:m1|pll:a1|altpll:altpll_component|pll and LVDS PLL control:m4|pll:a2|altpll:altpll_component|pll
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node ads828:m1|pll:a1|altpll:altpll_component|_clk0 (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node ads828:m1|pll:a1|altpll:altpll_component|_clk2 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node clk (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node control:m4|clk_t
        Info: Destination node control:m4|cf
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node control:m4|clk_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node control:m4|clk_out~0
Info: Automatically promoted node control:m4|clk_t 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node control:m4|clk_t~0
Info: Automatically promoted node control:m4|cf 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node control:m4|cf~2
        Info: Destination node control:m4|cf_1~0
Info: Automatically promoted node rst_n (placed in PIN L2 (CLK1, LVDSCLK0n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node control:m4|wave[16]~6
        Info: Destination node fuzhi:m6|fuzhi_r[3]~9
        Info: Destination node fuzhi:m6|datamin[9]~1
        Info: Destination node fuzhi:m6|datamax[9]~1
        Info: Destination node control:m4|addr6[4]~1
Info: Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~6
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all~0
Info: Automatically promoted node control:m4|fifo:u8|dcfifo:dcfifo_component|dcfifo_79m1:auto_generated|dffpipe_ngh:rdaclr|dffe13a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 2 (unused VREF, 3.3V VCCIO, 2 input, 0 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  35 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  42 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  32 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 13 total pin(s) used --  23 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
Warning: PLL "ads828:m1|pll:a1|altpll:altpll_component|pll" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[2] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning: PLL "ads828:m1|pll:a1|altpll:altpll_component|pll" output port clk[2] feeds output pin "clk_out" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter preparation operations ending: elapsed time is 00:00:06
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:04
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:26
Info: Estimated most critical path is register to register delay of 101.901 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X37_Y22; Fanout = 3; REG Node = 'fuzhi:m6|datamin[1]'
    Info: 2: + IC(0.954 ns) + CELL(0.621 ns) = 1.575 ns; Loc. = LAB_X38_Y22; Fanout = 2; COMB Node = 'fuzhi:m6|Add3~3'
    Info: 3: + IC(0.000 ns) + CELL(0.086 ns) = 1.661 ns; Loc. = LAB_X38_Y22; Fanout = 2; COMB Node = 'fuzhi:m6|Add3~5'
    Info: 4: + IC(0.000 ns) + CELL(0.086 ns) = 1.747 ns; Loc. = LAB_X38_Y22; Fanout = 2; COMB Node = 'fuzhi:m6|Add3~7'
    Info: 5: + IC(0.000 ns) + CELL(0.086 ns) = 1.833 ns; Loc. = LAB_X38_Y22; Fanout = 2; COMB Node = 'fuzhi:m6|Add3~9'
    Info: 6: + IC(0.000 ns) + CELL(0.086 ns) = 1.919 ns; Loc. = LAB_X38_Y22; Fanout = 2; COMB Node = 'fuzhi:m6|Add3~11'
    Info: 7: + IC(0.000 ns) + CELL(0.086 ns) = 2.005 ns; Loc. = LAB_X38_Y22; Fanout = 2; COMB Node = 'fuzhi:m6|Add3~13'
    Info: 8: + IC(0.000 ns) + CELL(0.086 ns) = 2.091 ns; Loc. = LAB_X38_Y22; Fanout = 2; COMB Node = 'fuzhi:m6|Add3~15'
    Info: 9: + IC(0.000 ns) + CELL(0.086 ns) = 2.177 ns; Loc. = LAB_X38_Y22; Fanout = 2; COMB Node = 'fuzhi:m6|Add3~17'
    Info: 10: + IC(0.000 ns) + CELL(0.086 ns) = 2.263 ns; Loc. = LAB_X38_Y22; Fanout = 1; COMB Node = 'fuzhi:m6|Add3~19'
    Info: 11: + IC(0.000 ns) + CELL(0.506 ns) = 2.769 ns; Loc. = LAB_X38_Y22; Fanout = 265; COMB Node = 'fuzhi:m6|Add3~20'
    Info: 12: + IC(0.638 ns) + CELL(4.712 ns) = 8.119 ns; Loc. = DSPMULT_X39_Y22_N0; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|mac_mult1~DATAOUT18'
    Info: 13: + IC(0.000 ns) + CELL(0.396 ns) = 8.515 ns; Loc. = DSPOUT_X39_Y22_N2; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|mac_out2~DATAOUT18'
    Info: 14: + IC(1.271 ns) + CELL(0.596 ns) = 10.382 ns; Loc. = LAB_X40_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|op_1~1'
    Info: 15: + IC(0.000 ns) + CELL(0.086 ns) = 10.468 ns; Loc. = LAB_X40_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|op_1~3'
    Info: 16: + IC(0.000 ns) + CELL(0.086 ns) = 10.554 ns; Loc. = LAB_X40_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|op_1~5'
    Info: 17: + IC(0.000 ns) + CELL(0.086 ns) = 10.640 ns; Loc. = LAB_X40_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|op_1~7'
    Info: 18: + IC(0.000 ns) + CELL(0.086 ns) = 10.726 ns; Loc. = LAB_X40_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|op_1~9'
    Info: 19: + IC(0.000 ns) + CELL(0.086 ns) = 10.812 ns; Loc. = LAB_X40_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|op_1~11'
    Info: 20: + IC(0.000 ns) + CELL(0.086 ns) = 10.898 ns; Loc. = LAB_X40_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|op_1~13'
    Info: 21: + IC(0.000 ns) + CELL(0.086 ns) = 10.984 ns; Loc. = LAB_X40_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|op_1~15'
    Info: 22: + IC(0.000 ns) + CELL(0.086 ns) = 11.070 ns; Loc. = LAB_X40_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|op_1~17'
    Info: 23: + IC(0.000 ns) + CELL(0.086 ns) = 11.156 ns; Loc. = LAB_X40_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|op_1~19'
    Info: 24: + IC(0.000 ns) + CELL(0.086 ns) = 11.242 ns; Loc. = LAB_X40_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|op_1~21'
    Info: 25: + IC(0.000 ns) + CELL(0.086 ns) = 11.328 ns; Loc. = LAB_X40_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|op_1~23'
    Info: 26: + IC(0.000 ns) + CELL(0.506 ns) = 11.834 ns; Loc. = LAB_X40_Y24; Fanout = 4; COMB Node = 'fuzhi:m6|lpm_mult:Mult0|mult_pat:auto_generated|op_1~24'
    Info: 27: + IC(1.289 ns) + CELL(0.621 ns) = 13.744 ns; Loc. = LAB_X41_Y23; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_2_result_int[1]~1'
    Info: 28: + IC(0.000 ns) + CELL(0.086 ns) = 13.830 ns; Loc. = LAB_X41_Y23; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_2_result_int[2]~3'
    Info: 29: + IC(0.000 ns) + CELL(0.506 ns) = 14.336 ns; Loc. = LAB_X41_Y23; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_2_result_int[3]~4'
    Info: 30: + IC(0.494 ns) + CELL(0.624 ns) = 15.454 ns; Loc. = LAB_X40_Y23; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[8]~220'
    Info: 31: + IC(0.579 ns) + CELL(0.621 ns) = 16.654 ns; Loc. = LAB_X40_Y23; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_3_result_int[1]~1'
    Info: 32: + IC(0.000 ns) + CELL(0.086 ns) = 16.740 ns; Loc. = LAB_X40_Y23; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_3_result_int[2]~3'
    Info: 33: + IC(0.000 ns) + CELL(0.086 ns) = 16.826 ns; Loc. = LAB_X40_Y23; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_3_result_int[3]~5'
    Info: 34: + IC(0.000 ns) + CELL(0.506 ns) = 17.332 ns; Loc. = LAB_X40_Y23; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_3_result_int[4]~6'
    Info: 35: + IC(0.912 ns) + CELL(0.206 ns) = 18.450 ns; Loc. = LAB_X41_Y23; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[14]~357'
    Info: 36: + IC(0.885 ns) + CELL(0.621 ns) = 19.956 ns; Loc. = LAB_X40_Y23; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_4_result_int[3]~5'
    Info: 37: + IC(0.000 ns) + CELL(0.506 ns) = 20.462 ns; Loc. = LAB_X40_Y23; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_4_result_int[4]~6'
    Info: 38: + IC(0.898 ns) + CELL(0.624 ns) = 21.984 ns; Loc. = LAB_X41_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[16]~230'
    Info: 39: + IC(0.579 ns) + CELL(0.621 ns) = 23.184 ns; Loc. = LAB_X41_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[1]~1'
    Info: 40: + IC(0.000 ns) + CELL(0.086 ns) = 23.270 ns; Loc. = LAB_X41_Y24; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[2]~3'
    Info: 41: + IC(0.000 ns) + CELL(0.086 ns) = 23.356 ns; Loc. = LAB_X41_Y24; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[3]~5'
    Info: 42: + IC(0.000 ns) + CELL(0.506 ns) = 23.862 ns; Loc. = LAB_X41_Y24; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[4]~6'
    Info: 43: + IC(0.188 ns) + CELL(0.624 ns) = 24.674 ns; Loc. = LAB_X41_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[20]~235'
    Info: 44: + IC(0.885 ns) + CELL(0.621 ns) = 26.180 ns; Loc. = LAB_X42_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[1]~1'
    Info: 45: + IC(0.000 ns) + CELL(0.086 ns) = 26.266 ns; Loc. = LAB_X42_Y24; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[2]~3'
    Info: 46: + IC(0.000 ns) + CELL(0.086 ns) = 26.352 ns; Loc. = LAB_X42_Y24; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[3]~5'
    Info: 47: + IC(0.000 ns) + CELL(0.506 ns) = 26.858 ns; Loc. = LAB_X42_Y24; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[4]~6'
    Info: 48: + IC(0.886 ns) + CELL(0.624 ns) = 28.368 ns; Loc. = LAB_X40_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[24]~240'
    Info: 49: + IC(1.277 ns) + CELL(0.621 ns) = 30.266 ns; Loc. = LAB_X42_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[1]~1'
    Info: 50: + IC(0.000 ns) + CELL(0.086 ns) = 30.352 ns; Loc. = LAB_X42_Y24; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[2]~3'
    Info: 51: + IC(0.000 ns) + CELL(0.086 ns) = 30.438 ns; Loc. = LAB_X42_Y24; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[3]~5'
    Info: 52: + IC(0.000 ns) + CELL(0.506 ns) = 30.944 ns; Loc. = LAB_X42_Y24; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[4]~6'
    Info: 53: + IC(0.188 ns) + CELL(0.624 ns) = 31.756 ns; Loc. = LAB_X42_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[28]~245'
    Info: 54: + IC(0.885 ns) + CELL(0.621 ns) = 33.262 ns; Loc. = LAB_X43_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[1]~1'
    Info: 55: + IC(0.000 ns) + CELL(0.086 ns) = 33.348 ns; Loc. = LAB_X43_Y24; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[2]~3'
    Info: 56: + IC(0.000 ns) + CELL(0.086 ns) = 33.434 ns; Loc. = LAB_X43_Y24; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[3]~5'
    Info: 57: + IC(0.000 ns) + CELL(0.506 ns) = 33.940 ns; Loc. = LAB_X43_Y24; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[4]~6'
    Info: 58: + IC(0.188 ns) + CELL(0.624 ns) = 34.752 ns; Loc. = LAB_X43_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[32]~250'
    Info: 59: + IC(0.579 ns) + CELL(0.621 ns) = 35.952 ns; Loc. = LAB_X43_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[1]~1'
    Info: 60: + IC(0.000 ns) + CELL(0.086 ns) = 36.038 ns; Loc. = LAB_X43_Y24; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[2]~3'
    Info: 61: + IC(0.000 ns) + CELL(0.086 ns) = 36.124 ns; Loc. = LAB_X43_Y24; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[3]~5'
    Info: 62: + IC(0.000 ns) + CELL(0.506 ns) = 36.630 ns; Loc. = LAB_X43_Y24; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[4]~6'
    Info: 63: + IC(0.909 ns) + CELL(0.624 ns) = 38.163 ns; Loc. = LAB_X38_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[36]~255'
    Info: 64: + IC(0.579 ns) + CELL(0.621 ns) = 39.363 ns; Loc. = LAB_X38_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[1]~1'
    Info: 65: + IC(0.000 ns) + CELL(0.086 ns) = 39.449 ns; Loc. = LAB_X38_Y24; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[2]~3'
    Info: 66: + IC(0.000 ns) + CELL(0.086 ns) = 39.535 ns; Loc. = LAB_X38_Y24; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[3]~5'
    Info: 67: + IC(0.000 ns) + CELL(0.506 ns) = 40.041 ns; Loc. = LAB_X38_Y24; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[4]~6'
    Info: 68: + IC(0.188 ns) + CELL(0.624 ns) = 40.853 ns; Loc. = LAB_X38_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[40]~260'
    Info: 69: + IC(0.885 ns) + CELL(0.621 ns) = 42.359 ns; Loc. = LAB_X37_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[1]~1'
    Info: 70: + IC(0.000 ns) + CELL(0.086 ns) = 42.445 ns; Loc. = LAB_X37_Y24; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[2]~3'
    Info: 71: + IC(0.000 ns) + CELL(0.086 ns) = 42.531 ns; Loc. = LAB_X37_Y24; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[3]~5'
    Info: 72: + IC(0.000 ns) + CELL(0.506 ns) = 43.037 ns; Loc. = LAB_X37_Y24; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[4]~6'
    Info: 73: + IC(0.188 ns) + CELL(0.624 ns) = 43.849 ns; Loc. = LAB_X37_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[44]~265'
    Info: 74: + IC(0.579 ns) + CELL(0.621 ns) = 45.049 ns; Loc. = LAB_X37_Y24; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[1]~1'
    Info: 75: + IC(0.000 ns) + CELL(0.086 ns) = 45.135 ns; Loc. = LAB_X37_Y24; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[2]~3'
    Info: 76: + IC(0.000 ns) + CELL(0.086 ns) = 45.221 ns; Loc. = LAB_X37_Y24; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[3]~5'
    Info: 77: + IC(0.000 ns) + CELL(0.506 ns) = 45.727 ns; Loc. = LAB_X37_Y24; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[4]~6'
    Info: 78: + IC(1.316 ns) + CELL(0.202 ns) = 47.245 ns; Loc. = LAB_X37_Y23; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[48]~271'
    Info: 79: + IC(0.912 ns) + CELL(0.596 ns) = 48.753 ns; Loc. = LAB_X38_Y23; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[1]~1'
    Info: 80: + IC(0.000 ns) + CELL(0.086 ns) = 48.839 ns; Loc. = LAB_X38_Y23; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[2]~3'
    Info: 81: + IC(0.000 ns) + CELL(0.086 ns) = 48.925 ns; Loc. = LAB_X38_Y23; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[3]~5'
    Info: 82: + IC(0.000 ns) + CELL(0.506 ns) = 49.431 ns; Loc. = LAB_X38_Y23; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[4]~6'
    Info: 83: + IC(0.188 ns) + CELL(0.624 ns) = 50.243 ns; Loc. = LAB_X38_Y23; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[52]~275'
    Info: 84: + IC(0.579 ns) + CELL(0.621 ns) = 51.443 ns; Loc. = LAB_X38_Y23; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_14_result_int[1]~1'
    Info: 85: + IC(0.000 ns) + CELL(0.086 ns) = 51.529 ns; Loc. = LAB_X38_Y23; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_14_result_int[2]~3'
    Info: 86: + IC(0.000 ns) + CELL(0.086 ns) = 51.615 ns; Loc. = LAB_X38_Y23; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_14_result_int[3]~5'
    Info: 87: + IC(0.000 ns) + CELL(0.506 ns) = 52.121 ns; Loc. = LAB_X38_Y23; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_14_result_int[4]~6'
    Info: 88: + IC(0.494 ns) + CELL(0.624 ns) = 53.239 ns; Loc. = LAB_X37_Y23; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[56]~280'
    Info: 89: + IC(0.579 ns) + CELL(0.621 ns) = 54.439 ns; Loc. = LAB_X37_Y23; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[1]~1'
    Info: 90: + IC(0.000 ns) + CELL(0.086 ns) = 54.525 ns; Loc. = LAB_X37_Y23; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[2]~3'
    Info: 91: + IC(0.000 ns) + CELL(0.086 ns) = 54.611 ns; Loc. = LAB_X37_Y23; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[3]~5'
    Info: 92: + IC(0.000 ns) + CELL(0.506 ns) = 55.117 ns; Loc. = LAB_X37_Y23; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[4]~6'
    Info: 93: + IC(0.494 ns) + CELL(0.624 ns) = 56.235 ns; Loc. = LAB_X36_Y23; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[60]~285'
    Info: 94: + IC(0.579 ns) + CELL(0.621 ns) = 57.435 ns; Loc. = LAB_X36_Y23; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[1]~1'
    Info: 95: + IC(0.000 ns) + CELL(0.086 ns) = 57.521 ns; Loc. = LAB_X36_Y23; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[2]~3'
    Info: 96: + IC(0.000 ns) + CELL(0.086 ns) = 57.607 ns; Loc. = LAB_X36_Y23; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[3]~5'
    Info: 97: + IC(0.000 ns) + CELL(0.506 ns) = 58.113 ns; Loc. = LAB_X36_Y23; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[4]~6'
    Info: 98: + IC(0.188 ns) + CELL(0.624 ns) = 58.925 ns; Loc. = LAB_X36_Y23; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[64]~290'
    Info: 99: + IC(0.885 ns) + CELL(0.621 ns) = 60.431 ns; Loc. = LAB_X35_Y23; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_17_result_int[1]~1'
    Info: 100: + IC(0.000 ns) + CELL(0.086 ns) = 60.517 ns; Loc. = LAB_X35_Y23; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_17_result_int[2]~3'
    Info: 101: + IC(0.000 ns) + CELL(0.086 ns) = 60.603 ns; Loc. = LAB_X35_Y23; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_17_result_int[3]~5'
    Info: 102: + IC(0.000 ns) + CELL(0.506 ns) = 61.109 ns; Loc. = LAB_X35_Y23; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_17_result_int[4]~6'
    Info: 103: + IC(0.188 ns) + CELL(0.624 ns) = 61.921 ns; Loc. = LAB_X35_Y23; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[68]~295'
    Info: 104: + IC(0.579 ns) + CELL(0.621 ns) = 63.121 ns; Loc. = LAB_X35_Y23; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_18_result_int[1]~1'
    Info: 105: + IC(0.000 ns) + CELL(0.086 ns) = 63.207 ns; Loc. = LAB_X35_Y23; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_18_result_int[2]~3'
    Info: 106: + IC(0.000 ns) + CELL(0.086 ns) = 63.293 ns; Loc. = LAB_X35_Y23; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_18_result_int[3]~5'
    Info: 107: + IC(0.000 ns) + CELL(0.506 ns) = 63.799 ns; Loc. = LAB_X35_Y23; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_18_result_int[4]~6'
    Info: 108: + IC(0.908 ns) + CELL(0.624 ns) = 65.331 ns; Loc. = LAB_X36_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[72]~300'
    Info: 109: + IC(0.579 ns) + CELL(0.621 ns) = 66.531 ns; Loc. = LAB_X36_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[1]~1'
    Info: 110: + IC(0.000 ns) + CELL(0.086 ns) = 66.617 ns; Loc. = LAB_X36_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[2]~3'
    Info: 111: + IC(0.000 ns) + CELL(0.086 ns) = 66.703 ns; Loc. = LAB_X36_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[3]~5'
    Info: 112: + IC(0.000 ns) + CELL(0.506 ns) = 67.209 ns; Loc. = LAB_X36_Y21; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[4]~6'
    Info: 113: + IC(0.188 ns) + CELL(0.624 ns) = 68.021 ns; Loc. = LAB_X36_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[76]~305'
    Info: 114: + IC(0.885 ns) + CELL(0.621 ns) = 69.527 ns; Loc. = LAB_X37_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_20_result_int[1]~1'
    Info: 115: + IC(0.000 ns) + CELL(0.086 ns) = 69.613 ns; Loc. = LAB_X37_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_20_result_int[2]~3'
    Info: 116: + IC(0.000 ns) + CELL(0.086 ns) = 69.699 ns; Loc. = LAB_X37_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_20_result_int[3]~5'
    Info: 117: + IC(0.000 ns) + CELL(0.506 ns) = 70.205 ns; Loc. = LAB_X37_Y21; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_20_result_int[4]~6'
    Info: 118: + IC(0.188 ns) + CELL(0.624 ns) = 71.017 ns; Loc. = LAB_X37_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[80]~310'
    Info: 119: + IC(0.579 ns) + CELL(0.621 ns) = 72.217 ns; Loc. = LAB_X37_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_21_result_int[1]~1'
    Info: 120: + IC(0.000 ns) + CELL(0.086 ns) = 72.303 ns; Loc. = LAB_X37_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_21_result_int[2]~3'
    Info: 121: + IC(0.000 ns) + CELL(0.086 ns) = 72.389 ns; Loc. = LAB_X37_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_21_result_int[3]~5'
    Info: 122: + IC(0.000 ns) + CELL(0.506 ns) = 72.895 ns; Loc. = LAB_X37_Y21; Fanout = 8; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_21_result_int[4]~6'
    Info: 123: + IC(0.887 ns) + CELL(0.624 ns) = 74.406 ns; Loc. = LAB_X34_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[85]~313'
    Info: 124: + IC(0.885 ns) + CELL(0.621 ns) = 75.912 ns; Loc. = LAB_X35_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_22_result_int[2]~3'
    Info: 125: + IC(0.000 ns) + CELL(0.086 ns) = 75.998 ns; Loc. = LAB_X35_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_22_result_int[3]~5'
    Info: 126: + IC(0.000 ns) + CELL(0.506 ns) = 76.504 ns; Loc. = LAB_X35_Y21; Fanout = 8; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_22_result_int[4]~6'
    Info: 127: + IC(0.188 ns) + CELL(0.624 ns) = 77.316 ns; Loc. = LAB_X35_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[88]~320'
    Info: 128: + IC(0.579 ns) + CELL(0.621 ns) = 78.516 ns; Loc. = LAB_X35_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_23_result_int[1]~1'
    Info: 129: + IC(0.000 ns) + CELL(0.086 ns) = 78.602 ns; Loc. = LAB_X35_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_23_result_int[2]~3'
    Info: 130: + IC(0.000 ns) + CELL(0.086 ns) = 78.688 ns; Loc. = LAB_X35_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_23_result_int[3]~5'
    Info: 131: + IC(0.000 ns) + CELL(0.506 ns) = 79.194 ns; Loc. = LAB_X35_Y21; Fanout = 8; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_23_result_int[4]~6'
    Info: 132: + IC(0.494 ns) + CELL(0.624 ns) = 80.312 ns; Loc. = LAB_X34_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[92]~325'
    Info: 133: + IC(0.885 ns) + CELL(0.621 ns) = 81.818 ns; Loc. = LAB_X33_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_24_result_int[1]~1'
    Info: 134: + IC(0.000 ns) + CELL(0.086 ns) = 81.904 ns; Loc. = LAB_X33_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_24_result_int[2]~3'
    Info: 135: + IC(0.000 ns) + CELL(0.086 ns) = 81.990 ns; Loc. = LAB_X33_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_24_result_int[3]~5'
    Info: 136: + IC(0.000 ns) + CELL(0.506 ns) = 82.496 ns; Loc. = LAB_X33_Y21; Fanout = 8; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_24_result_int[4]~6'
    Info: 137: + IC(0.188 ns) + CELL(0.624 ns) = 83.308 ns; Loc. = LAB_X33_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[96]~330'
    Info: 138: + IC(0.579 ns) + CELL(0.621 ns) = 84.508 ns; Loc. = LAB_X33_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_25_result_int[1]~1'
    Info: 139: + IC(0.000 ns) + CELL(0.086 ns) = 84.594 ns; Loc. = LAB_X33_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_25_result_int[2]~3'
    Info: 140: + IC(0.000 ns) + CELL(0.086 ns) = 84.680 ns; Loc. = LAB_X33_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_25_result_int[3]~5'
    Info: 141: + IC(0.000 ns) + CELL(0.506 ns) = 85.186 ns; Loc. = LAB_X33_Y21; Fanout = 8; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_25_result_int[4]~6'
    Info: 142: + IC(0.517 ns) + CELL(0.624 ns) = 86.327 ns; Loc. = LAB_X32_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[100]~335'
    Info: 143: + IC(0.579 ns) + CELL(0.621 ns) = 87.527 ns; Loc. = LAB_X32_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_26_result_int[1]~1'
    Info: 144: + IC(0.000 ns) + CELL(0.086 ns) = 87.613 ns; Loc. = LAB_X32_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_26_result_int[2]~3'
    Info: 145: + IC(0.000 ns) + CELL(0.086 ns) = 87.699 ns; Loc. = LAB_X32_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_26_result_int[3]~5'
    Info: 146: + IC(0.000 ns) + CELL(0.506 ns) = 88.205 ns; Loc. = LAB_X32_Y21; Fanout = 8; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_26_result_int[4]~6'
    Info: 147: + IC(0.188 ns) + CELL(0.624 ns) = 89.017 ns; Loc. = LAB_X32_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[104]~340'
    Info: 148: + IC(0.908 ns) + CELL(0.621 ns) = 90.546 ns; Loc. = LAB_X31_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_27_result_int[1]~1'
    Info: 149: + IC(0.000 ns) + CELL(0.086 ns) = 90.632 ns; Loc. = LAB_X31_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_27_result_int[2]~3'
    Info: 150: + IC(0.000 ns) + CELL(0.086 ns) = 90.718 ns; Loc. = LAB_X31_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_27_result_int[3]~5'
    Info: 151: + IC(0.000 ns) + CELL(0.506 ns) = 91.224 ns; Loc. = LAB_X31_Y21; Fanout = 8; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_27_result_int[4]~6'
    Info: 152: + IC(0.912 ns) + CELL(0.206 ns) = 92.342 ns; Loc. = LAB_X32_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[110]~381'
    Info: 153: + IC(0.908 ns) + CELL(0.621 ns) = 93.871 ns; Loc. = LAB_X31_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_28_result_int[3]~5'
    Info: 154: + IC(0.000 ns) + CELL(0.506 ns) = 94.377 ns; Loc. = LAB_X31_Y21; Fanout = 8; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_28_result_int[4]~6'
    Info: 155: + IC(0.886 ns) + CELL(0.624 ns) = 95.887 ns; Loc. = LAB_X29_Y21; Fanout = 2; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[113]~348'
    Info: 156: + IC(0.885 ns) + CELL(0.621 ns) = 97.393 ns; Loc. = LAB_X30_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_29_result_int[2]~3'
    Info: 157: + IC(0.000 ns) + CELL(0.086 ns) = 97.479 ns; Loc. = LAB_X30_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_29_result_int[3]~5'
    Info: 158: + IC(0.000 ns) + CELL(0.506 ns) = 97.985 ns; Loc. = LAB_X30_Y21; Fanout = 7; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_29_result_int[4]~6'
    Info: 159: + IC(0.188 ns) + CELL(0.624 ns) = 98.797 ns; Loc. = LAB_X30_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|StageOut[116]~355'
    Info: 160: + IC(0.579 ns) + CELL(0.621 ns) = 99.997 ns; Loc. = LAB_X30_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_30_result_int[1]~1'
    Info: 161: + IC(0.000 ns) + CELL(0.086 ns) = 100.083 ns; Loc. = LAB_X30_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_30_result_int[2]~3'
    Info: 162: + IC(0.000 ns) + CELL(0.086 ns) = 100.169 ns; Loc. = LAB_X30_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_30_result_int[3]~5'
    Info: 163: + IC(0.000 ns) + CELL(0.506 ns) = 100.675 ns; Loc. = LAB_X30_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|lpm_divide:Div0|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_30_result_int[4]~6'
    Info: 164: + IC(0.912 ns) + CELL(0.206 ns) = 101.793 ns; Loc. = LAB_X29_Y21; Fanout = 1; COMB Node = 'fuzhi:m6|fuzhi_r~36'
    Info: 165: + IC(0.000 ns) + CELL(0.108 ns) = 101.901 ns; Loc. = LAB_X29_Y21; Fanout = 4; REG Node = 'fuzhi:m6|fuzhi_r[1]'
    Info: Total cell delay = 62.543 ns ( 61.38 % )
    Info: Total interconnect delay = 39.358 ns ( 38.62 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 4% of the available device resources
    Info: Peak interconnect usage is 21% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:17
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Warning: Found 12 output pins without output pin load capacitance assignment
    Info: Pin "hsync_vga" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vsync_vga" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "clk_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "red[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "red[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "red[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "green[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "green[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "green[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Generated suppressed messages file C:/Users/Administrator/Desktop/ÖØÐÂÊ¾²¨Æ÷/shiboqi.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 334 megabytes
    Info: Processing ended: Thu Jul 04 16:26:19 2013
    Info: Elapsed time: 00:00:59
    Info: Total CPU time (on all processors): 00:01:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Administrator/Desktop/ÖØÐÂÊ¾²¨Æ÷/shiboqi.fit.smsg.


