module mux2to1_16bit
(out_data,in_data0,in_data1,select);

input [15:0] in_data0,in_data1,in_data2,in_data3;
input [1:0] select;
output reg [15:0] out_data;

always @(select, in_data0, in_data1, in_data2, in_data3)

  begin

    case (select)

      2'b00: out_data = in_data0;

      2'b01: out_data = in_data1;

      2'b10: out_data = in_data2;

      2'b11: out_data = in_data3;
		
    endcase

  end
endmodule 