#### verilog中时序逻辑采样问题

在仿真中，简单地理解为：在时钟上升沿采样，采样得到的值在下一个时钟周期赋值，

但是实际上不能这么一概而论，本质上是在时钟信号每周期的建立时间采样，在信号建立完成时进行采样的赋值。

即上升沿是一个有斜率的线，在线的上升起点采样，在终点根据起点采到的值进行赋值。只不过在仿真中往往直接表现为在采样的下一时钟周期赋值。

时钟总是半周期1，半周期0