`timescale 1ns / 1ps

//////////////////////////////////////////////////////////////////////////////////
// Engineer: Jonathan Lopez
// 
// Create Date: 08/03/2024 01:43:00 PM
// Design Name: FIX 4.4 Protcol 
// Module Name: topFIX
// Project Name: FIX 4.4 Trading from Home
// Target Devices: Digilent Nexys A7 Artix-7
// XC7A100TCSG324-1.
// Tool Versions: Vivado 2023.2
// Description: Top module for FIX 4.4 Parsing via Ethernet
// 
// Dependencies: 
// 
// Revision: 
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

module topFIX(
    input clk,
    input rst,
    input start,
    output wire done,
    output FPGA_OK,
    output wire [127:0] data_out
);





// Instantiation for the Parser Module






    

endmodule