Bu derste SytemVerilog'daki karar yapılarını anlattım.  <br/>

ders videosuna aşağıdaki linkten ulaşabilirsiniz. <br/>


Bu derste neler anlattım? <br/>

if else yapısı nedir? <br/>
priority encoding yapısı nedir? <br/>
priority encoding neden daha fazla delay oluşturur? <br/>
mutually exculusive, unique ne demektir? <br/>
case nedir? <br/>
casex nedir? <br/>
casez nedir? <br/>
simulasyon ve donanımdaki farklılık oluşturan bir durum örneği <br/>
case...inside nedir? <br/>
VHDL ve Verilog/SystemVerilog'daki case ifadeleri nasıl farklılık gösterir? <br/>
