TimeQuest Timing Analyzer report for frogger
Fri Dec 08 20:39:06 2023
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'reset'
 13. Slow 1200mV 85C Model Setup: 'Clock_divider:clk_25_MHz|clock_out'
 14. Slow 1200mV 85C Model Setup: 'clock'
 15. Slow 1200mV 85C Model Hold: 'clock'
 16. Slow 1200mV 85C Model Hold: 'Clock_divider:clk_25_MHz|clock_out'
 17. Slow 1200mV 85C Model Hold: 'reset'
 18. Slow 1200mV 85C Model Recovery: 'clock'
 19. Slow 1200mV 85C Model Removal: 'clock'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'reset'
 28. Slow 1200mV 0C Model Setup: 'Clock_divider:clk_25_MHz|clock_out'
 29. Slow 1200mV 0C Model Setup: 'clock'
 30. Slow 1200mV 0C Model Hold: 'clock'
 31. Slow 1200mV 0C Model Hold: 'Clock_divider:clk_25_MHz|clock_out'
 32. Slow 1200mV 0C Model Hold: 'reset'
 33. Slow 1200mV 0C Model Recovery: 'clock'
 34. Slow 1200mV 0C Model Removal: 'clock'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'reset'
 42. Fast 1200mV 0C Model Setup: 'Clock_divider:clk_25_MHz|clock_out'
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'Clock_divider:clk_25_MHz|clock_out'
 45. Fast 1200mV 0C Model Hold: 'clock'
 46. Fast 1200mV 0C Model Hold: 'reset'
 47. Fast 1200mV 0C Model Recovery: 'clock'
 48. Fast 1200mV 0C Model Removal: 'clock'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Recovery Transfers
 59. Removal Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths Summary
 63. Clock Status Summary
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. Unconstrained Input Ports
 67. Unconstrained Output Ports
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; frogger                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.6%      ;
;     Processors 3-4         ;   0.5%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; clock                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                              ;
; Clock_divider:clk_25_MHz|clock_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_divider:clk_25_MHz|clock_out } ;
; reset                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset }                              ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                       ;
+------------+-----------------+------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note ;
+------------+-----------------+------------------------------------+------+
; 28.38 MHz  ; 28.38 MHz       ; reset                              ;      ;
; 189.97 MHz ; 189.97 MHz      ; Clock_divider:clk_25_MHz|clock_out ;      ;
; 233.64 MHz ; 233.64 MHz      ; clock                              ;      ;
+------------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                          ;
+------------------------------------+---------+---------------+
; Clock                              ; Slack   ; End Point TNS ;
+------------------------------------+---------+---------------+
; reset                              ; -19.715 ; -277.595      ;
; Clock_divider:clk_25_MHz|clock_out ; -18.194 ; -192.824      ;
; clock                              ; -3.280  ; -164.875      ;
+------------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                         ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clock                              ; 0.086 ; 0.000         ;
; Clock_divider:clk_25_MHz|clock_out ; 0.385 ; 0.000         ;
; reset                              ; 1.382 ; 0.000         ;
+------------------------------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.932 ; -32.913               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 1.701 ; 0.000                 ;
+-------+-------+-----------------------+


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary           ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -3.000 ; -100.660      ;
; reset                              ; -3.000 ; -3.000        ;
; Clock_divider:clk_25_MHz|clock_out ; -1.285 ; -47.545       ;
+------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'reset'                                                                                              ;
+---------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -19.715 ; Clock_divider_E1:clk_E1|clock_out ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.901     ; 18.283     ;
; -18.934 ; E1s.E1M3~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.901     ; 17.502     ;
; -18.785 ; E1s.E1M6~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.901     ; 17.353     ;
; -18.718 ; E1s.E1M2~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.901     ; 17.286     ;
; -18.668 ; E1s.E1M5~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.901     ; 17.236     ;
; -17.518 ; E1s.E1M1~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.901     ; 16.086     ;
; -17.117 ; reset                             ; color_in[2]~5 ; reset        ; reset       ; 0.500        ; 2.186      ; 18.802     ;
; -16.833 ; E1s.E1M3~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.442      ; 17.274     ;
; -16.776 ; E1s.E1M6~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.319      ; 17.094     ;
; -16.707 ; E1s.E1M2~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.314      ; 17.020     ;
; -16.700 ; reset                             ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 2.186      ; 18.885     ;
; -16.623 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -1.327     ; 14.896     ;
; -16.575 ; E1s.E1M5~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.433      ; 17.007     ;
; -16.390 ; E1s.E1M4~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.901     ; 14.958     ;
; -15.842 ; E1s.E1M3~_emulated                ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -1.327     ; 14.115     ;
; -15.833 ; Clock_divider_E1:clk_E1|clock_out ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -1.128     ; 14.346     ;
; -15.777 ; Clock_divider_E1:clk_E1|clock_out ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -1.131     ; 14.245     ;
; -15.693 ; E1s.E1M6~_emulated                ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -1.327     ; 13.966     ;
; -15.654 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -1.648     ; 13.779     ;
; -15.652 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -1.302     ; 13.949     ;
; -15.626 ; E1s.E1M2~_emulated                ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -1.327     ; 13.899     ;
; -15.576 ; E1s.E1M5~_emulated                ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -1.327     ; 13.849     ;
; -15.556 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -1.328     ; 14.002     ;
; -15.481 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -1.132     ; 14.098     ;
; -15.474 ; E1s.E1M1~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.443      ; 15.916     ;
; -15.316 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE3~1     ; clock        ; reset       ; 0.500        ; -1.155     ; 13.760     ;
; -15.314 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE8~1     ; clock        ; reset       ; 0.500        ; -1.154     ; 13.759     ;
; -15.103 ; Clock_divider_E1:clk_E1|clock_out ; s.START~1     ; clock        ; reset       ; 0.500        ; -1.136     ; 13.559     ;
; -15.101 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE5~1     ; clock        ; reset       ; 0.500        ; -1.048     ; 13.834     ;
; -15.052 ; E1s.E1M3~_emulated                ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -1.128     ; 13.565     ;
; -14.996 ; E1s.E1M3~_emulated                ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -1.131     ; 13.464     ;
; -14.917 ; E1s.E1M6~_emulated                ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -1.128     ; 13.430     ;
; -14.873 ; E1s.E1M3~_emulated                ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -1.648     ; 12.998     ;
; -14.871 ; E1s.E1M3~_emulated                ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -1.302     ; 13.168     ;
; -14.868 ; E1s.E1M6~_emulated                ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -1.131     ; 13.336     ;
; -14.850 ; E1s.E1M2~_emulated                ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -1.128     ; 13.363     ;
; -14.820 ; E1s.E1M4~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.377     ; 13.032     ;
; -14.801 ; E1s.E1M2~_emulated                ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -1.131     ; 13.269     ;
; -14.792 ; E1s.E1M5~_emulated                ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -1.128     ; 13.305     ;
; -14.775 ; E1s.E1M3~_emulated                ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -1.328     ; 13.221     ;
; -14.743 ; E1s.E1M5~_emulated                ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -1.131     ; 13.211     ;
; -14.700 ; E1s.E1M3~_emulated                ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -1.132     ; 13.317     ;
; -14.695 ; E1s.E1M6~_emulated                ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -1.648     ; 12.820     ;
; -14.693 ; E1s.E1M6~_emulated                ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -1.302     ; 12.990     ;
; -14.619 ; E1s.E1M2~_emulated                ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -1.648     ; 12.744     ;
; -14.617 ; E1s.E1M2~_emulated                ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -1.302     ; 12.914     ;
; -14.607 ; E1s.E1M5~_emulated                ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -1.648     ; 12.732     ;
; -14.605 ; E1s.E1M5~_emulated                ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -1.302     ; 12.902     ;
; -14.597 ; E1s.E1M6~_emulated                ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -1.328     ; 13.043     ;
; -14.589 ; E1s.E1M4~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.432      ; 15.020     ;
; -14.535 ; E1s.E1M3~_emulated                ; s.MOVE3~1     ; clock        ; reset       ; 0.500        ; -1.155     ; 12.979     ;
; -14.533 ; E1s.E1M3~_emulated                ; s.MOVE8~1     ; clock        ; reset       ; 0.500        ; -1.154     ; 12.978     ;
; -14.524 ; E1s.E1M2~_emulated                ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -1.328     ; 12.970     ;
; -14.522 ; E1s.E1M6~_emulated                ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -1.132     ; 13.139     ;
; -14.509 ; E1s.E1M5~_emulated                ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -1.328     ; 12.955     ;
; -14.446 ; E1s.E1M2~_emulated                ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -1.132     ; 13.063     ;
; -14.442 ; E1s.E1M5~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.379     ; 12.645     ;
; -14.434 ; E1s.E1M5~_emulated                ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -1.132     ; 13.051     ;
; -14.426 ; E1s.E1M1~_emulated                ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -1.327     ; 12.699     ;
; -14.407 ; E1s.E1M3~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.388     ; 12.608     ;
; -14.376 ; E1s.E1M1~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.388     ; 12.751     ;
; -14.363 ; E1s.E1M6~_emulated                ; s.MOVE3~1     ; clock        ; reset       ; 0.500        ; -1.155     ; 12.807     ;
; -14.361 ; E1s.E1M6~_emulated                ; s.MOVE8~1     ; clock        ; reset       ; 0.500        ; -1.154     ; 12.806     ;
; -14.322 ; E1s.E1M3~_emulated                ; s.START~1     ; clock        ; reset       ; 0.500        ; -1.136     ; 12.778     ;
; -14.320 ; E1s.E1M3~_emulated                ; s.MOVE5~1     ; clock        ; reset       ; 0.500        ; -1.048     ; 13.053     ;
; -14.306 ; E1s.E1M6~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.269     ; 12.804     ;
; -14.296 ; E1s.E1M2~_emulated                ; s.MOVE3~1     ; clock        ; reset       ; 0.500        ; -1.155     ; 12.740     ;
; -14.294 ; E1s.E1M2~_emulated                ; s.MOVE8~1     ; clock        ; reset       ; 0.500        ; -1.154     ; 12.739     ;
; -14.269 ; E1s.E1M5~_emulated                ; s.MOVE3~1     ; clock        ; reset       ; 0.500        ; -1.155     ; 12.713     ;
; -14.267 ; E1s.E1M5~_emulated                ; s.MOVE8~1     ; clock        ; reset       ; 0.500        ; -1.154     ; 12.712     ;
; -14.208 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.379     ; 12.411     ;
; -14.171 ; E1s.E1M6~_emulated                ; s.START~1     ; clock        ; reset       ; 0.500        ; -1.136     ; 12.627     ;
; -14.142 ; E1s.E1M6~_emulated                ; s.MOVE5~1     ; clock        ; reset       ; 0.500        ; -1.048     ; 12.875     ;
; -14.134 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.377     ; 12.346     ;
; -14.119 ; E1s.E1M2~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -1.264     ; 12.624     ;
; -14.104 ; E1s.E1M2~_emulated                ; s.START~1     ; clock        ; reset       ; 0.500        ; -1.136     ; 12.560     ;
; -14.066 ; E1s.E1M2~_emulated                ; s.MOVE5~1     ; clock        ; reset       ; 0.500        ; -1.048     ; 12.799     ;
; -14.056 ; E1s.E1M5~_emulated                ; s.START~1     ; clock        ; reset       ; 0.500        ; -1.136     ; 12.512     ;
; -14.054 ; E1s.E1M5~_emulated                ; s.MOVE5~1     ; clock        ; reset       ; 0.500        ; -1.048     ; 12.787     ;
; -14.025 ; reset                             ; s.MOVE7~1     ; reset        ; reset       ; 0.500        ; 1.760      ; 15.415     ;
; -13.748 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.388     ; 11.949     ;
; -13.741 ; E1s.E1M3~1                        ; s.MOVE7~1     ; reset        ; reset       ; 1.000        ; 0.016      ; 13.887     ;
; -13.690 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.269     ; 12.188     ;
; -13.684 ; E1s.E1M6~1                        ; s.MOVE7~1     ; reset        ; reset       ; 1.000        ; -0.107     ; 13.707     ;
; -13.636 ; E1s.E1M1~_emulated                ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -1.128     ; 12.149     ;
; -13.615 ; E1s.E1M2~1                        ; s.MOVE7~1     ; reset        ; reset       ; 1.000        ; -0.112     ; 13.633     ;
; -13.608 ; reset                             ; s.MOVE7~1     ; reset        ; reset       ; 1.000        ; 1.760      ; 15.498     ;
; -13.580 ; E1s.E1M1~_emulated                ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -1.131     ; 12.048     ;
; -13.483 ; E1s.E1M5~1                        ; s.MOVE7~1     ; reset        ; reset       ; 1.000        ; 0.007      ; 13.620     ;
; -13.461 ; reset                             ; E1s.E1M4~1    ; reset        ; reset       ; 0.500        ; 1.710      ; 14.790     ;
; -13.457 ; E1s.E1M1~_emulated                ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -1.648     ; 11.582     ;
; -13.455 ; E1s.E1M1~_emulated                ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -1.302     ; 11.752     ;
; -13.359 ; E1s.E1M1~_emulated                ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -1.328     ; 11.805     ;
; -13.353 ; E1s.E1M3~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.377     ; 11.565     ;
; -13.315 ; E1s.E1M4~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.379     ; 11.518     ;
; -13.284 ; E1s.E1M1~_emulated                ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -1.132     ; 11.901     ;
; -13.235 ; reset                             ; color_in[5]~1 ; reset        ; reset       ; 0.500        ; 1.959      ; 14.865     ;
; -13.224 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.388     ; 11.599     ;
; -13.210 ; E1s.E1M6~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.377     ; 11.422     ;
; -13.179 ; reset                             ; s.DONE~1      ; reset        ; reset       ; 0.500        ; 1.956      ; 14.764     ;
+---------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_divider:clk_25_MHz|clock_out'                                                                                                         ;
+---------+-----------------------------------+--------------------------------+--------------+------------------------------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node                        ; Launch Clock ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+--------------------------------+--------------+------------------------------------+--------------+------------+------------+
; -18.194 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 19.270     ;
; -18.192 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 19.268     ;
; -18.155 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 19.231     ;
; -17.413 ; E1s.E1M3~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 18.489     ;
; -17.411 ; E1s.E1M3~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 18.487     ;
; -17.374 ; E1s.E1M3~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 18.450     ;
; -17.264 ; E1s.E1M6~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 18.340     ;
; -17.262 ; E1s.E1M6~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 18.338     ;
; -17.225 ; E1s.E1M6~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 18.301     ;
; -17.197 ; E1s.E1M2~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 18.273     ;
; -17.195 ; E1s.E1M2~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 18.271     ;
; -17.158 ; E1s.E1M2~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 18.234     ;
; -17.147 ; E1s.E1M5~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 18.223     ;
; -17.145 ; E1s.E1M5~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 18.221     ;
; -17.108 ; E1s.E1M5~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 18.184     ;
; -16.342 ; E1s.E1M3~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.431      ; 18.261     ;
; -16.340 ; E1s.E1M3~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.431      ; 18.259     ;
; -16.303 ; E1s.E1M3~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.431      ; 18.222     ;
; -16.285 ; E1s.E1M6~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.308      ; 18.081     ;
; -16.283 ; E1s.E1M6~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.308      ; 18.079     ;
; -16.246 ; E1s.E1M6~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.308      ; 18.042     ;
; -16.216 ; E1s.E1M2~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.303      ; 18.007     ;
; -16.214 ; E1s.E1M2~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.303      ; 18.005     ;
; -16.209 ; reset                             ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 3.175      ; 19.872     ;
; -16.207 ; reset                             ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 3.175      ; 19.870     ;
; -16.177 ; E1s.E1M2~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.303      ; 17.968     ;
; -16.170 ; reset                             ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 3.175      ; 19.833     ;
; -16.084 ; E1s.E1M5~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.422      ; 17.994     ;
; -16.082 ; E1s.E1M5~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.422      ; 17.992     ;
; -16.045 ; E1s.E1M5~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.422      ; 17.955     ;
; -15.997 ; E1s.E1M1~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 17.073     ;
; -15.995 ; E1s.E1M1~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 17.071     ;
; -15.958 ; E1s.E1M1~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 17.034     ;
; -15.626 ; reset                             ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 3.175      ; 19.789     ;
; -15.624 ; reset                             ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 3.175      ; 19.787     ;
; -15.587 ; reset                             ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 3.175      ; 19.750     ;
; -14.983 ; E1s.E1M1~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.432      ; 16.903     ;
; -14.981 ; E1s.E1M1~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.432      ; 16.901     ;
; -14.944 ; E1s.E1M1~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.432      ; 16.864     ;
; -14.898 ; E1s.E1M4~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 15.974     ;
; -14.896 ; E1s.E1M4~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 15.972     ;
; -14.874 ; E1s.E1M4~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 15.950     ;
; -14.756 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 15.835     ;
; -14.754 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 15.833     ;
; -14.751 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 15.830     ;
; -14.127 ; E1s.E1M4~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.421      ; 16.036     ;
; -14.125 ; E1s.E1M4~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.421      ; 16.034     ;
; -14.103 ; E1s.E1M4~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.421      ; 16.012     ;
; -13.975 ; E1s.E1M3~_emulated                ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 15.054     ;
; -13.973 ; E1s.E1M3~_emulated                ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 15.052     ;
; -13.970 ; E1s.E1M3~_emulated                ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 15.049     ;
; -13.806 ; E1s.E1M6~_emulated                ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 14.885     ;
; -13.804 ; E1s.E1M6~_emulated                ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 14.883     ;
; -13.801 ; E1s.E1M6~_emulated                ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 14.880     ;
; -13.739 ; E1s.E1M2~_emulated                ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 14.818     ;
; -13.737 ; E1s.E1M2~_emulated                ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 14.816     ;
; -13.734 ; E1s.E1M2~_emulated                ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 14.813     ;
; -13.709 ; E1s.E1M5~_emulated                ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 14.788     ;
; -13.707 ; E1s.E1M5~_emulated                ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 14.786     ;
; -13.704 ; E1s.E1M5~_emulated                ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 14.783     ;
; -12.904 ; E1s.E1M3~1                        ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.434      ; 14.826     ;
; -12.902 ; E1s.E1M3~1                        ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.434      ; 14.824     ;
; -12.899 ; E1s.E1M3~1                        ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.434      ; 14.821     ;
; -12.847 ; E1s.E1M6~1                        ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.311      ; 14.646     ;
; -12.845 ; E1s.E1M6~1                        ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.311      ; 14.644     ;
; -12.842 ; E1s.E1M6~1                        ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.311      ; 14.641     ;
; -12.778 ; E1s.E1M2~1                        ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.306      ; 14.572     ;
; -12.776 ; E1s.E1M2~1                        ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.306      ; 14.570     ;
; -12.773 ; E1s.E1M2~1                        ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.306      ; 14.567     ;
; -12.771 ; reset                             ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 3.178      ; 16.437     ;
; -12.769 ; reset                             ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 3.178      ; 16.435     ;
; -12.766 ; reset                             ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 3.178      ; 16.432     ;
; -12.646 ; E1s.E1M5~1                        ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.425      ; 14.559     ;
; -12.644 ; E1s.E1M5~1                        ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.425      ; 14.557     ;
; -12.641 ; E1s.E1M5~1                        ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.425      ; 14.554     ;
; -12.559 ; E1s.E1M1~_emulated                ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 13.638     ;
; -12.557 ; E1s.E1M1~_emulated                ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 13.636     ;
; -12.554 ; E1s.E1M1~_emulated                ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.091      ; 13.633     ;
; -12.188 ; reset                             ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 3.178      ; 16.354     ;
; -12.186 ; reset                             ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 3.178      ; 16.352     ;
; -12.183 ; reset                             ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 3.178      ; 16.349     ;
; -11.537 ; E1s.E1M1~1                        ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.435      ; 13.460     ;
; -11.535 ; E1s.E1M1~1                        ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.435      ; 13.458     ;
; -11.532 ; E1s.E1M1~1                        ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.435      ; 13.455     ;
; -7.464  ; s.MOVE1~_emulated                 ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.093      ; 8.545      ;
; -7.462  ; s.MOVE1~_emulated                 ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.093      ; 8.543      ;
; -7.425  ; s.MOVE1~_emulated                 ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.093      ; 8.506      ;
; -7.247  ; s.DONE~_emulated                  ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.093      ; 8.328      ;
; -7.245  ; s.DONE~_emulated                  ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.093      ; 8.326      ;
; -7.208  ; s.DONE~_emulated                  ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.093      ; 8.289      ;
; -7.197  ; s.MOVE8~_emulated                 ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.090      ; 8.275      ;
; -7.195  ; s.MOVE8~_emulated                 ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.090      ; 8.273      ;
; -7.193  ; s.MOVE6~_emulated                 ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 8.269      ;
; -7.191  ; s.MOVE6~_emulated                 ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 8.267      ;
; -7.158  ; s.MOVE8~_emulated                 ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.090      ; 8.236      ;
; -7.154  ; s.MOVE6~_emulated                 ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.088      ; 8.230      ;
; -7.099  ; s.MOVE5~_emulated                 ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.089      ; 8.176      ;
; -7.097  ; s.MOVE5~_emulated                 ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.089      ; 8.174      ;
; -7.093  ; s.MOVE3~_emulated                 ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.090      ; 8.171      ;
; -7.091  ; s.MOVE3~_emulated                 ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.090      ; 8.169      ;
+---------+-----------------------------------+--------------------------------+--------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                     ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.280 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.767      ;
; -3.280 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.767      ;
; -3.280 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.767      ;
; -3.280 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.767      ;
; -3.280 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.767      ;
; -3.280 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.767      ;
; -3.280 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.767      ;
; -3.280 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.511     ; 3.767      ;
; -3.227 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.144      ;
; -3.227 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.144      ;
; -3.227 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.144      ;
; -3.227 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.144      ;
; -3.227 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.144      ;
; -3.227 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.144      ;
; -3.227 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.144      ;
; -3.227 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.081     ; 4.144      ;
; -3.210 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.697      ;
; -3.210 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.697      ;
; -3.210 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.697      ;
; -3.210 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.697      ;
; -3.210 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.697      ;
; -3.210 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.697      ;
; -3.210 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.697      ;
; -3.210 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.511     ; 3.697      ;
; -3.103 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.020      ;
; -3.103 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.020      ;
; -3.103 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.020      ;
; -3.103 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.020      ;
; -3.103 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.020      ;
; -3.103 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.020      ;
; -3.103 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.020      ;
; -3.103 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.081     ; 4.020      ;
; -3.100 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.017      ;
; -3.100 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.017      ;
; -3.100 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.017      ;
; -3.100 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.017      ;
; -3.100 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.017      ;
; -3.100 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.017      ;
; -3.100 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.081     ; 4.017      ;
; -3.100 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.081     ; 4.017      ;
; -3.095 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|clock_out   ; clock        ; clock       ; 1.000        ; -0.078     ; 4.015      ;
; -3.087 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[13] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.575      ;
; -3.087 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[14] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.575      ;
; -3.035 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[25] ; clock        ; clock       ; 1.000        ; -0.100     ; 3.933      ;
; -3.035 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[23] ; clock        ; clock       ; 1.000        ; -0.100     ; 3.933      ;
; -3.035 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[19] ; clock        ; clock       ; 1.000        ; -0.100     ; 3.933      ;
; -3.035 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.100     ; 3.933      ;
; -3.035 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[21] ; clock        ; clock       ; 1.000        ; -0.100     ; 3.933      ;
; -3.035 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[22] ; clock        ; clock       ; 1.000        ; -0.100     ; 3.933      ;
; -3.035 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[24] ; clock        ; clock       ; 1.000        ; -0.100     ; 3.933      ;
; -3.035 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[26] ; clock        ; clock       ; 1.000        ; -0.100     ; 3.933      ;
; -3.035 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[27] ; clock        ; clock       ; 1.000        ; -0.100     ; 3.933      ;
; -3.034 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.509     ; 3.523      ;
; -3.034 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.509     ; 3.523      ;
; -3.034 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.509     ; 3.523      ;
; -3.034 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.509     ; 3.523      ;
; -3.034 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.509     ; 3.523      ;
; -3.034 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.509     ; 3.523      ;
; -3.034 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.509     ; 3.523      ;
; -3.034 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.523      ;
; -3.024 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[25] ; clock        ; clock       ; 1.000        ; 0.330      ; 4.352      ;
; -3.024 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[23] ; clock        ; clock       ; 1.000        ; 0.330      ; 4.352      ;
; -3.024 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[19] ; clock        ; clock       ; 1.000        ; 0.330      ; 4.352      ;
; -3.024 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; 0.330      ; 4.352      ;
; -3.024 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[21] ; clock        ; clock       ; 1.000        ; 0.330      ; 4.352      ;
; -3.024 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[22] ; clock        ; clock       ; 1.000        ; 0.330      ; 4.352      ;
; -3.024 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[24] ; clock        ; clock       ; 1.000        ; 0.330      ; 4.352      ;
; -3.024 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[26] ; clock        ; clock       ; 1.000        ; 0.330      ; 4.352      ;
; -3.024 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[27] ; clock        ; clock       ; 1.000        ; 0.330      ; 4.352      ;
; -3.021 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.508      ;
; -3.021 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.508      ;
; -3.021 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.508      ;
; -3.021 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.508      ;
; -3.021 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.508      ;
; -3.021 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.508      ;
; -3.021 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.508      ;
; -3.021 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.511     ; 3.508      ;
; -3.021 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.509     ; 3.510      ;
; -3.021 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.509     ; 3.510      ;
; -3.021 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.509     ; 3.510      ;
; -3.021 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.509     ; 3.510      ;
; -3.021 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.509     ; 3.510      ;
; -3.021 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.509     ; 3.510      ;
; -3.021 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.509     ; 3.510      ;
; -3.021 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.510      ;
; -3.020 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[13] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.938      ;
; -3.020 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[14] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.938      ;
; -3.017 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[13] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.505      ;
; -3.017 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[14] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.505      ;
; -3.015 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.502      ;
; -3.015 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.502      ;
; -3.015 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.502      ;
; -3.015 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.502      ;
; -3.015 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.502      ;
; -3.015 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.502      ;
; -3.015 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.511     ; 3.502      ;
; -3.015 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.511     ; 3.502      ;
; -3.004 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.081     ; 3.921      ;
; -3.004 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.081     ; 3.921      ;
; -3.004 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.081     ; 3.921      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                       ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.086 ; s.MOVE3~1                            ; s.MOVE3~_emulated                    ; reset        ; clock       ; -0.500       ; 1.153      ; 0.955      ;
; 0.087 ; s.MOVE8~1                            ; s.MOVE8~_emulated                    ; reset        ; clock       ; -0.500       ; 1.152      ; 0.955      ;
; 0.123 ; E1s.E1M5~1                           ; E1s.E1M5~_emulated                   ; reset        ; clock       ; -0.500       ; 1.379      ; 1.218      ;
; 0.155 ; s.MOVE2~1                            ; s.MOVE2~_emulated                    ; reset        ; clock       ; -0.500       ; 1.302      ; 1.173      ;
; 0.155 ; s.MOVE7~1                            ; s.MOVE7~_emulated                    ; reset        ; clock       ; -0.500       ; 1.327      ; 1.198      ;
; 0.157 ; E1s.E1M2~1                           ; E1s.E1M2~_emulated                   ; reset        ; clock       ; -0.500       ; 1.264      ; 1.137      ;
; 0.159 ; E1s.E1M4~1                           ; E1s.E1M4~_emulated                   ; reset        ; clock       ; -0.500       ; 1.377      ; 1.252      ;
; 0.168 ; s.DONE~1                             ; s.DONE~_emulated                     ; reset        ; clock       ; -0.500       ; 1.126      ; 1.010      ;
; 0.177 ; s.MOVE1~1                            ; s.MOVE1~_emulated                    ; reset        ; clock       ; -0.500       ; 1.127      ; 1.020      ;
; 0.188 ; s.MOVE4~1                            ; s.MOVE4~_emulated                    ; reset        ; clock       ; -0.500       ; 1.648      ; 1.552      ;
; 0.207 ; s.START~1                            ; s.START~_emulated                    ; reset        ; clock       ; -0.500       ; 1.133      ; 1.056      ;
; 0.252 ; E1s.E1M1~1                           ; E1s.E1M1~_emulated                   ; reset        ; clock       ; -0.500       ; 1.388      ; 1.356      ;
; 0.287 ; s.MOVE5~1                            ; s.MOVE5~_emulated                    ; reset        ; clock       ; -0.500       ; 1.047      ; 1.050      ;
; 0.297 ; color_in[5]~1                        ; color_in[5]~_emulated                ; reset        ; clock       ; -0.500       ; 1.128      ; 1.141      ;
; 0.330 ; E1s.E1M6~1                           ; E1s.E1M6~_emulated                   ; reset        ; clock       ; -0.500       ; 1.269      ; 1.315      ;
; 0.334 ; E1s.E1M3~1                           ; E1s.E1M3~_emulated                   ; reset        ; clock       ; -0.500       ; 1.388      ; 1.438      ;
; 0.340 ; s.MOVE6~1                            ; s.MOVE6~_emulated                    ; reset        ; clock       ; -0.500       ; 1.328      ; 1.384      ;
; 0.363 ; color_in[2]~5                        ; color_in[2]~_emulated                ; reset        ; clock       ; -0.500       ; 0.898      ; 0.977      ;
; 0.529 ; Clock_divider:clk_25_MHz|counter[25] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.227      ;
; 0.542 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.239      ;
; 0.548 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.245      ;
; 0.549 ; Clock_divider:clk_25_MHz|counter[24] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.247      ;
; 0.556 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.254      ;
; 0.557 ; Clock_divider:clk_25_MHz|counter[18] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.255      ;
; 0.557 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.254      ;
; 0.562 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[12]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.259      ;
; 0.624 ; Clock_divider_E1:clk_E1|counter[19]  ; Clock_divider_E1:clk_E1|counter[19]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.908      ;
; 0.626 ; Clock_divider_E1:clk_E1|counter[5]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.098      ; 0.910      ;
; 0.626 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.910      ;
; 0.626 ; Clock_divider_E1:clk_E1|counter[4]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.098      ; 0.910      ;
; 0.628 ; Clock_divider_E1:clk_E1|counter[21]  ; Clock_divider_E1:clk_E1|counter[21]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.912      ;
; 0.630 ; Clock_divider:clk_25_MHz|counter[26] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.098      ; 0.914      ;
; 0.630 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[22]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.914      ;
; 0.637 ; Clock_divider_E1:clk_E1|counter[11]  ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.921      ;
; 0.638 ; Clock_divider:clk_25_MHz|counter[17] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.098      ; 0.922      ;
; 0.638 ; Clock_divider:clk_25_MHz|counter[19] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.098      ; 0.922      ;
; 0.639 ; Clock_divider_E1:clk_E1|counter[25]  ; Clock_divider_E1:clk_E1|counter[25]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.923      ;
; 0.640 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.907      ;
; 0.640 ; Clock_divider_E1:clk_E1|counter[27]  ; Clock_divider_E1:clk_E1|counter[27]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.924      ;
; 0.641 ; Clock_divider:clk_25_MHz|counter[1]  ; Clock_divider:clk_25_MHz|counter[1]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; Clock_divider:clk_25_MHz|counter[3]  ; Clock_divider:clk_25_MHz|counter[3]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; Clock_divider_E1:clk_E1|counter[23]  ; Clock_divider_E1:clk_E1|counter[23]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.925      ;
; 0.642 ; Clock_divider:clk_25_MHz|counter[25] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; Clock_divider_E1:clk_E1|counter[12]  ; Clock_divider_E1:clk_E1|counter[12]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.926      ;
; 0.643 ; Clock_divider:clk_25_MHz|counter[4]  ; Clock_divider:clk_25_MHz|counter[4]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; Clock_divider:clk_25_MHz|counter[7]  ; Clock_divider:clk_25_MHz|counter[7]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; Clock_divider:clk_25_MHz|counter[27] ; Clock_divider:clk_25_MHz|counter[27] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; Clock_divider:clk_25_MHz|counter[5]  ; Clock_divider:clk_25_MHz|counter[5]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[20] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[23] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.911      ;
; 0.644 ; Clock_divider_E1:clk_E1|counter[24]  ; Clock_divider_E1:clk_E1|counter[24]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; Clock_divider_E1:clk_E1|counter[26]  ; Clock_divider_E1:clk_E1|counter[26]  ; clock        ; clock       ; 0.000        ; 0.098      ; 0.928      ;
; 0.645 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[21] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.912      ;
; 0.646 ; Clock_divider:clk_25_MHz|counter[2]  ; Clock_divider:clk_25_MHz|counter[2]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.913      ;
; 0.646 ; Clock_divider:clk_25_MHz|counter[6]  ; Clock_divider:clk_25_MHz|counter[6]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.913      ;
; 0.646 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.913      ;
; 0.647 ; Clock_divider:clk_25_MHz|counter[22] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.914      ;
; 0.648 ; Clock_divider:clk_25_MHz|counter[24] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.915      ;
; 0.651 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.098      ; 0.935      ;
; 0.654 ; Clock_divider:clk_25_MHz|counter[11] ; Clock_divider:clk_25_MHz|counter[11] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.351      ;
; 0.655 ; Clock_divider:clk_25_MHz|counter[9]  ; Clock_divider:clk_25_MHz|counter[9]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; Clock_divider:clk_25_MHz|counter[15] ; Clock_divider:clk_25_MHz|counter[15] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.354      ;
; 0.657 ; Clock_divider_E1:clk_E1|counter[7]   ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.924      ;
; 0.659 ; Clock_divider:clk_25_MHz|counter[12] ; Clock_divider:clk_25_MHz|counter[12] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; Clock_divider:clk_25_MHz|counter[14] ; Clock_divider:clk_25_MHz|counter[14] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; Clock_divider:clk_25_MHz|counter[8]  ; Clock_divider:clk_25_MHz|counter[8]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; Clock_divider:clk_25_MHz|counter[10] ; Clock_divider:clk_25_MHz|counter[10] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[16] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; Clock_divider:clk_25_MHz|counter[18] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.928      ;
; 0.663 ; Clock_divider:clk_25_MHz|counter[15] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.361      ;
; 0.663 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.360      ;
; 0.664 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.361      ;
; 0.668 ; Clock_divider:clk_25_MHz|counter[0]  ; Clock_divider:clk_25_MHz|counter[0]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.935      ;
; 0.668 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 0.000        ; 0.081      ; 0.935      ;
; 0.668 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.365      ;
; 0.669 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[12]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.366      ;
; 0.669 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.366      ;
; 0.673 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.370      ;
; 0.674 ; Clock_divider:clk_25_MHz|counter[22] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.372      ;
; 0.674 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.371      ;
; 0.681 ; Clock_divider:clk_25_MHz|counter[14] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.379      ;
; 0.682 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.380      ;
; 0.683 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.380      ;
; 0.688 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[12]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.385      ;
; 0.775 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.472      ;
; 0.780 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.477      ;
; 0.783 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.481      ;
; 0.789 ; Clock_divider:clk_25_MHz|counter[15] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.487      ;
; 0.791 ; Clock_divider_E1:clk_E1|counter[7]   ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.488      ;
; 0.794 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.491      ;
; 0.796 ; Clock_divider_E1:clk_E1|counter[7]   ; Clock_divider_E1:clk_E1|counter[12]  ; clock        ; clock       ; 0.000        ; 0.511      ; 1.493      ;
; 0.797 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.495      ;
; 0.799 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.511      ; 1.496      ;
; 0.807 ; Clock_divider:clk_25_MHz|counter[14] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.512      ; 1.505      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_divider:clk_25_MHz|clock_out'                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.385 ; vga_driver:driver|v_state.V_BACK_STATE   ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.098      ; 0.669      ;
; 0.402 ; vga_driver:driver|line_done              ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|h_state.H_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|h_state.H_ACTIVE_STATE ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_driver:driver|h_state.H_PULSE_STATE  ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; vga_driver:driver|v_state.V_FRONT_STATE  ; vga_driver:driver|v_state.V_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga_driver:driver|v_state.V_PULSE_STATE  ; vga_driver:driver|v_state.V_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.464 ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.731      ;
; 0.464 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.731      ;
; 0.473 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.740      ;
; 0.667 ; vga_driver:driver|h_counter[7]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.934      ;
; 0.674 ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.941      ;
; 0.678 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.945      ;
; 0.681 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.948      ;
; 0.684 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.951      ;
; 0.684 ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.951      ;
; 0.685 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.952      ;
; 0.686 ; vga_driver:driver|v_counter[9]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.953      ;
; 0.692 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.959      ;
; 0.696 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 0.963      ;
; 0.814 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.081      ;
; 0.818 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.085      ;
; 0.829 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.096      ;
; 0.832 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.099      ;
; 0.833 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.100      ;
; 0.837 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.104      ;
; 0.860 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[0]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.127      ;
; 0.878 ; color_in[2]~5                            ; vga_driver:driver|green_reg[6]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; -0.500       ; 1.140      ; 1.734      ;
; 0.880 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.508      ; 1.574      ;
; 0.887 ; vga_driver:driver|v_state.V_PULSE_STATE  ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.509      ; 1.582      ;
; 0.918 ; vga_driver:driver|vsync_reg              ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.080      ; 1.184      ;
; 0.929 ; color_in[2]~5                            ; vga_driver:driver|green_reg[5]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; -0.500       ; 1.140      ; 1.785      ;
; 0.931 ; color_in[2]~5                            ; vga_driver:driver|green_reg[7]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; -0.500       ; 1.140      ; 1.787      ;
; 0.937 ; vga_driver:driver|h_state.H_PULSE_STATE  ; vga_driver:driver|h_state.H_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.204      ;
; 0.984 ; vga_driver:driver|h_counter[7]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.251      ;
; 0.998 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.265      ;
; 1.001 ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.268      ;
; 1.005 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.272      ;
; 1.010 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.277      ;
; 1.011 ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.278      ;
; 1.011 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.278      ;
; 1.012 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.279      ;
; 1.012 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.508      ; 1.706      ;
; 1.013 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.280      ;
; 1.016 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.283      ;
; 1.017 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.284      ;
; 1.019 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.286      ;
; 1.024 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.291      ;
; 1.040 ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|v_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.307      ;
; 1.046 ; vga_driver:driver|h_state.H_FRONT_STATE  ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.313      ;
; 1.079 ; vga_driver:driver|v_state.V_BACK_STATE   ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; -0.330     ; 0.935      ;
; 1.097 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|h_state.H_ACTIVE_STATE ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.079      ; 1.362      ;
; 1.105 ; vga_driver:driver|h_counter[7]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.372      ;
; 1.115 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|h_state.H_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.083      ; 1.384      ;
; 1.119 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.386      ;
; 1.124 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.391      ;
; 1.129 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|v_counter[0]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.396      ;
; 1.131 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.398      ;
; 1.132 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.399      ;
; 1.134 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.401      ;
; 1.135 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.402      ;
; 1.137 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.404      ;
; 1.138 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.405      ;
; 1.139 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.406      ;
; 1.143 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.410      ;
; 1.145 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.412      ;
; 1.150 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.083      ; 1.419      ;
; 1.150 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.417      ;
; 1.150 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.417      ;
; 1.150 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.417      ;
; 1.154 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.421      ;
; 1.155 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.422      ;
; 1.161 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.428      ;
; 1.164 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.431      ;
; 1.169 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.436      ;
; 1.175 ; vga_driver:driver|h_state.H_PULSE_STATE  ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.442      ;
; 1.187 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_state.H_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.082      ; 1.455      ;
; 1.188 ; vga_driver:driver|line_done              ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.504      ; 1.878      ;
; 1.193 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.508      ; 1.887      ;
; 1.195 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.082      ; 1.463      ;
; 1.210 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.082      ; 1.478      ;
; 1.221 ; vga_driver:driver|h_state.H_FRONT_STATE  ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.488      ;
; 1.231 ; vga_driver:driver|v_state.V_FRONT_STATE  ; vga_driver:driver|v_state.V_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.080      ; 1.497      ;
; 1.243 ; vga_driver:driver|v_state.V_PULSE_STATE  ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.510      ;
; 1.245 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.512      ;
; 1.248 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.515      ;
; 1.255 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.522      ;
; 1.258 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.525      ;
; 1.260 ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.082      ; 1.528      ;
; 1.260 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.527      ;
; 1.260 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.527      ;
; 1.261 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.528      ;
; 1.263 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.530      ;
; 1.264 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.531      ;
; 1.271 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.538      ;
; 1.275 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.542      ;
; 1.275 ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|h_state.H_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.082      ; 1.543      ;
; 1.276 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.543      ;
; 1.276 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.081      ; 1.543      ;
; 1.278 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_state.H_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.082      ; 1.546      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'reset'                                                                      ;
+-------+------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------+--------------+-------------+--------------+------------+------------+
; 1.382 ; reset      ; E1s.E1M2~1    ; reset        ; reset       ; 0.000        ; 1.872      ; 3.254      ;
; 1.388 ; reset      ; s.START~1     ; reset        ; reset       ; 0.000        ; 2.006      ; 3.394      ;
; 1.455 ; reset      ; E1s.E1M1~1    ; reset        ; reset       ; 0.000        ; 1.743      ; 3.198      ;
; 1.472 ; reset      ; E1s.E1M4~1    ; reset        ; reset       ; 0.000        ; 1.754      ; 3.226      ;
; 1.510 ; reset      ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 2.097      ; 3.607      ;
; 1.528 ; E1s.E1M3~1 ; E1s.E1M2~1    ; reset        ; reset       ; 0.000        ; 0.173      ; 1.701      ;
; 1.534 ; reset      ; E1s.E1M3~1    ; reset        ; reset       ; 0.000        ; 1.744      ; 3.278      ;
; 1.560 ; reset      ; E1s.E1M6~1    ; reset        ; reset       ; 0.000        ; 1.867      ; 3.427      ;
; 1.621 ; reset      ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 1.987      ; 3.608      ;
; 1.622 ; reset      ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 1.987      ; 3.609      ;
; 1.637 ; s.START~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.055      ; 1.692      ;
; 1.676 ; reset      ; E1s.E1M5~1    ; reset        ; reset       ; 0.000        ; 1.753      ; 3.429      ;
; 1.688 ; E1s.E1M6~1 ; E1s.E1M1~1    ; reset        ; reset       ; 0.000        ; -0.075     ; 1.613      ;
; 1.706 ; E1s.E1M3~1 ; E1s.E1M6~1    ; reset        ; reset       ; 0.000        ; 0.168      ; 1.874      ;
; 1.706 ; E1s.E1M6~1 ; E1s.E1M4~1    ; reset        ; reset       ; 0.000        ; -0.064     ; 1.642      ;
; 1.722 ; s.START~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.146      ; 1.868      ;
; 1.732 ; s.MOVE2~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.221      ; 1.953      ;
; 1.733 ; E1s.E1M5~1 ; E1s.E1M4~1    ; reset        ; reset       ; 0.000        ; 0.046      ; 1.779      ;
; 1.778 ; E1s.E1M1~1 ; E1s.E1M3~1    ; reset        ; reset       ; 0.000        ; 0.045      ; 1.823      ;
; 1.783 ; reset      ; E1s.E1M2~1    ; reset        ; reset       ; -0.500       ; 1.872      ; 3.155      ;
; 1.821 ; E1s.E1M3~1 ; E1s.E1M5~1    ; reset        ; reset       ; 0.000        ; 0.054      ; 1.875      ;
; 1.841 ; E1s.E1M1~1 ; E1s.E1M1~1    ; reset        ; reset       ; 0.000        ; 0.044      ; 1.885      ;
; 1.841 ; s.MOVE2~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.312      ; 2.153      ;
; 1.843 ; s.START~1  ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.036      ; 1.879      ;
; 1.843 ; E1s.E1M4~1 ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.296      ; 2.139      ;
; 1.844 ; s.START~1  ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.036      ; 1.880      ;
; 1.850 ; reset      ; s.START~1     ; reset        ; reset       ; -0.500       ; 2.006      ; 3.356      ;
; 1.874 ; reset      ; E1s.E1M1~1    ; reset        ; reset       ; -0.500       ; 1.743      ; 3.117      ;
; 1.877 ; s.MOVE7~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.246      ; 2.123      ;
; 1.891 ; reset      ; E1s.E1M4~1    ; reset        ; reset       ; -0.500       ; 1.754      ; 3.145      ;
; 1.894 ; reset      ; s.MOVE1~1     ; reset        ; reset       ; 0.000        ; 2.010      ; 3.904      ;
; 1.928 ; E1s.E1M4~1 ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.387      ; 2.315      ;
; 1.931 ; E1s.E1M6~1 ; E1s.E1M5~1    ; reset        ; reset       ; 0.000        ; -0.065     ; 1.866      ;
; 1.935 ; reset      ; s.MOVE5~1     ; reset        ; reset       ; -0.500       ; 2.097      ; 3.532      ;
; 1.957 ; reset      ; s.MOVE2~1     ; reset        ; reset       ; 0.000        ; 1.833      ; 3.790      ;
; 1.961 ; reset      ; E1s.E1M6~1    ; reset        ; reset       ; -0.500       ; 1.867      ; 3.328      ;
; 1.961 ; reset      ; E1s.E1M3~1    ; reset        ; reset       ; -0.500       ; 1.744      ; 3.205      ;
; 1.962 ; s.MOVE2~1  ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.202      ; 2.164      ;
; 1.963 ; s.MOVE2~1  ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.202      ; 2.165      ;
; 1.965 ; E1s.E1M3~1 ; E1s.E1M3~1    ; reset        ; reset       ; 0.000        ; 0.045      ; 2.010      ;
; 1.989 ; s.MOVE7~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.337      ; 2.326      ;
; 1.991 ; E1s.E1M4~1 ; E1s.E1M6~1    ; reset        ; reset       ; 0.000        ; 0.157      ; 2.148      ;
; 2.012 ; s.MOVE1~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.051      ; 2.063      ;
; 2.015 ; reset      ; s.MOVE6~1     ; reset        ; reset       ; 0.000        ; 1.806      ; 3.821      ;
; 2.038 ; reset      ; s.DONE~1      ; reset        ; reset       ; 0.000        ; 2.011      ; 4.049      ;
; 2.049 ; E1s.E1M4~1 ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.277      ; 2.326      ;
; 2.050 ; E1s.E1M4~1 ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.277      ; 2.327      ;
; 2.054 ; s.MOVE4~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.567      ; 2.621      ;
; 2.056 ; reset      ; s.MOVE8~1     ; reset        ; reset       ; -0.500       ; 1.987      ; 3.543      ;
; 2.057 ; reset      ; s.MOVE3~1     ; reset        ; reset       ; -0.500       ; 1.987      ; 3.544      ;
; 2.057 ; E1s.E1M1~1 ; E1s.E1M2~1    ; reset        ; reset       ; 0.000        ; 0.173      ; 2.230      ;
; 2.077 ; reset      ; E1s.E1M5~1    ; reset        ; reset       ; -0.500       ; 1.753      ; 3.330      ;
; 2.095 ; s.START~1  ; s.MOVE1~1     ; reset        ; reset       ; 0.000        ; 0.059      ; 2.154      ;
; 2.104 ; E1s.E1M3~1 ; E1s.E1M4~1    ; reset        ; reset       ; 0.000        ; 0.055      ; 2.159      ;
; 2.109 ; s.MOVE1~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.142      ; 2.251      ;
; 2.110 ; s.MOVE7~1  ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.227      ; 2.337      ;
; 2.111 ; s.MOVE7~1  ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.227      ; 2.338      ;
; 2.123 ; reset      ; s.MOVE4~1     ; reset        ; reset       ; 0.000        ; 1.473      ; 3.596      ;
; 2.143 ; s.START~1  ; s.MOVE2~1     ; reset        ; reset       ; 0.000        ; -0.118     ; 2.025      ;
; 2.166 ; E1s.E1M2~1 ; E1s.E1M2~1    ; reset        ; reset       ; 0.000        ; 0.049      ; 2.215      ;
; 2.176 ; s.MOVE4~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.658      ; 2.834      ;
; 2.214 ; s.MOVE2~1  ; s.MOVE1~1     ; reset        ; reset       ; 0.000        ; 0.225      ; 2.439      ;
; 2.216 ; s.START~1  ; s.MOVE6~1     ; reset        ; reset       ; 0.000        ; -0.145     ; 2.071      ;
; 2.224 ; E1s.E1M2~1 ; E1s.E1M3~1    ; reset        ; reset       ; 0.000        ; -0.079     ; 2.145      ;
; 2.230 ; s.MOVE1~1  ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.032      ; 2.262      ;
; 2.231 ; s.MOVE1~1  ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.032      ; 2.263      ;
; 2.262 ; s.MOVE2~1  ; s.MOVE2~1     ; reset        ; reset       ; 0.000        ; 0.048      ; 2.310      ;
; 2.265 ; s.START~1  ; s.DONE~1      ; reset        ; reset       ; 0.000        ; 0.060      ; 2.325      ;
; 2.287 ; s.MOVE6~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.247      ; 2.534      ;
; 2.287 ; s.MOVE4~1  ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.548      ; 2.835      ;
; 2.288 ; s.MOVE4~1  ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.548      ; 2.836      ;
; 2.295 ; E1s.E1M2~1 ; E1s.E1M5~1    ; reset        ; reset       ; 0.000        ; -0.070     ; 2.225      ;
; 2.301 ; E1s.E1M4~1 ; s.MOVE1~1     ; reset        ; reset       ; 0.000        ; 0.300      ; 2.601      ;
; 2.308 ; reset      ; s.MOVE1~1     ; reset        ; reset       ; -0.500       ; 2.010      ; 3.818      ;
; 2.325 ; s.START~1  ; s.MOVE4~1     ; reset        ; reset       ; 0.000        ; -0.478     ; 1.847      ;
; 2.335 ; s.MOVE2~1  ; s.MOVE6~1     ; reset        ; reset       ; 0.000        ; 0.021      ; 2.356      ;
; 2.341 ; s.MOVE3~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.074      ; 2.415      ;
; 2.349 ; E1s.E1M2~1 ; E1s.E1M4~1    ; reset        ; reset       ; 0.000        ; -0.069     ; 2.280      ;
; 2.349 ; E1s.E1M4~1 ; s.MOVE2~1     ; reset        ; reset       ; 0.000        ; 0.123      ; 2.472      ;
; 2.356 ; reset      ; s.MOVE2~1     ; reset        ; reset       ; -0.500       ; 1.833      ; 3.689      ;
; 2.362 ; s.MOVE7~1  ; s.MOVE1~1     ; reset        ; reset       ; 0.000        ; 0.250      ; 2.612      ;
; 2.365 ; E1s.E1M3~1 ; E1s.E1M1~1    ; reset        ; reset       ; 0.000        ; 0.044      ; 2.409      ;
; 2.382 ; s.MOVE2~1  ; s.DONE~1      ; reset        ; reset       ; 0.000        ; 0.226      ; 2.608      ;
; 2.404 ; s.DONE~1   ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.050      ; 2.454      ;
; 2.405 ; s.MOVE6~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.338      ; 2.743      ;
; 2.410 ; s.MOVE7~1  ; s.MOVE2~1     ; reset        ; reset       ; 0.000        ; 0.073      ; 2.483      ;
; 2.422 ; E1s.E1M4~1 ; s.MOVE6~1     ; reset        ; reset       ; 0.000        ; 0.096      ; 2.518      ;
; 2.429 ; reset      ; s.MOVE6~1     ; reset        ; reset       ; -0.500       ; 1.806      ; 3.735      ;
; 2.432 ; E1s.E1M2~1 ; E1s.E1M6~1    ; reset        ; reset       ; 0.000        ; 0.044      ; 2.476      ;
; 2.444 ; s.MOVE2~1  ; s.MOVE4~1     ; reset        ; reset       ; 0.000        ; -0.312     ; 2.132      ;
; 2.463 ; s.MOVE3~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.165      ; 2.628      ;
; 2.463 ; reset      ; color_in[2]~5 ; reset        ; reset       ; 0.000        ; 2.251      ; 4.714      ;
; 2.471 ; E1s.E1M4~1 ; s.DONE~1      ; reset        ; reset       ; 0.000        ; 0.301      ; 2.772      ;
; 2.478 ; reset      ; s.DONE~1      ; reset        ; reset       ; -0.500       ; 2.011      ; 3.989      ;
; 2.482 ; s.MOVE1~1  ; s.MOVE1~1     ; reset        ; reset       ; 0.000        ; 0.055      ; 2.537      ;
; 2.483 ; s.MOVE7~1  ; s.MOVE6~1     ; reset        ; reset       ; 0.000        ; 0.046      ; 2.529      ;
; 2.520 ; s.MOVE6~1  ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.228      ; 2.748      ;
; 2.521 ; s.MOVE6~1  ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.228      ; 2.749      ;
; 2.522 ; s.DONE~1   ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.141      ; 2.663      ;
; 2.527 ; s.MOVE7~1  ; s.DONE~1      ; reset        ; reset       ; 0.000        ; 0.251      ; 2.778      ;
+-------+------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                          ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.932 ; reset     ; s.DONE~_emulated      ; reset        ; clock       ; 0.500        ; 2.969      ; 5.389      ;
; -1.932 ; reset     ; s.MOVE1~_emulated     ; reset        ; clock       ; 0.500        ; 2.969      ; 5.389      ;
; -1.888 ; reset     ; s.MOVE8~_emulated     ; reset        ; clock       ; 0.500        ; 2.972      ; 5.348      ;
; -1.888 ; reset     ; s.MOVE3~_emulated     ; reset        ; clock       ; 0.500        ; 2.972      ; 5.348      ;
; -1.855 ; reset     ; s.START~_emulated     ; reset        ; clock       ; 0.500        ; 2.971      ; 5.314      ;
; -1.833 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 0.500        ; 2.971      ; 5.292      ;
; -1.826 ; reset     ; s.MOVE2~_emulated     ; reset        ; clock       ; 0.500        ; 2.973      ; 5.287      ;
; -1.817 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 0.500        ; 2.973      ; 5.278      ;
; -1.817 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 0.500        ; 2.973      ; 5.278      ;
; -1.817 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 0.500        ; 2.973      ; 5.278      ;
; -1.817 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 0.500        ; 2.973      ; 5.278      ;
; -1.799 ; reset     ; s.MOVE4~_emulated     ; reset        ; clock       ; 0.500        ; 2.974      ; 5.261      ;
; -1.799 ; reset     ; s.MOVE6~_emulated     ; reset        ; clock       ; 0.500        ; 2.974      ; 5.261      ;
; -1.799 ; reset     ; s.MOVE7~_emulated     ; reset        ; clock       ; 0.500        ; 2.974      ; 5.261      ;
; -1.787 ; reset     ; s.MOVE5~_emulated     ; reset        ; clock       ; 0.500        ; 2.973      ; 5.248      ;
; -1.769 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 0.500        ; 2.974      ; 5.231      ;
; -1.769 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 0.500        ; 2.974      ; 5.231      ;
; -1.769 ; reset     ; color_in[5]~_emulated ; reset        ; clock       ; 0.500        ; 2.974      ; 5.231      ;
; -1.397 ; reset     ; s.DONE~_emulated      ; reset        ; clock       ; 1.000        ; 2.969      ; 5.354      ;
; -1.397 ; reset     ; s.MOVE1~_emulated     ; reset        ; clock       ; 1.000        ; 2.969      ; 5.354      ;
; -1.333 ; reset     ; s.MOVE8~_emulated     ; reset        ; clock       ; 1.000        ; 2.972      ; 5.293      ;
; -1.333 ; reset     ; s.MOVE3~_emulated     ; reset        ; clock       ; 1.000        ; 2.972      ; 5.293      ;
; -1.311 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 1.000        ; 2.971      ; 5.270      ;
; -1.304 ; reset     ; s.START~_emulated     ; reset        ; clock       ; 1.000        ; 2.971      ; 5.263      ;
; -1.273 ; reset     ; s.MOVE2~_emulated     ; reset        ; clock       ; 1.000        ; 2.973      ; 5.234      ;
; -1.266 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 1.000        ; 2.973      ; 5.227      ;
; -1.266 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 1.000        ; 2.973      ; 5.227      ;
; -1.266 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 1.000        ; 2.973      ; 5.227      ;
; -1.266 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 1.000        ; 2.973      ; 5.227      ;
; -1.248 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 1.000        ; 2.974      ; 5.210      ;
; -1.248 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 1.000        ; 2.974      ; 5.210      ;
; -1.248 ; reset     ; color_in[5]~_emulated ; reset        ; clock       ; 1.000        ; 2.974      ; 5.210      ;
; -1.244 ; reset     ; s.MOVE4~_emulated     ; reset        ; clock       ; 1.000        ; 2.974      ; 5.206      ;
; -1.244 ; reset     ; s.MOVE6~_emulated     ; reset        ; clock       ; 1.000        ; 2.974      ; 5.206      ;
; -1.244 ; reset     ; s.MOVE7~_emulated     ; reset        ; clock       ; 1.000        ; 2.974      ; 5.206      ;
; -1.239 ; reset     ; s.MOVE5~_emulated     ; reset        ; clock       ; 1.000        ; 2.973      ; 5.200      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                          ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 1.701 ; reset     ; s.MOVE5~_emulated     ; reset        ; clock       ; 0.000        ; 3.086      ; 5.003      ;
; 1.706 ; reset     ; s.MOVE4~_emulated     ; reset        ; clock       ; 0.000        ; 3.087      ; 5.009      ;
; 1.706 ; reset     ; s.MOVE6~_emulated     ; reset        ; clock       ; 0.000        ; 3.087      ; 5.009      ;
; 1.706 ; reset     ; s.MOVE7~_emulated     ; reset        ; clock       ; 0.000        ; 3.087      ; 5.009      ;
; 1.710 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 0.000        ; 3.087      ; 5.013      ;
; 1.710 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 0.000        ; 3.087      ; 5.013      ;
; 1.710 ; reset     ; color_in[5]~_emulated ; reset        ; clock       ; 0.000        ; 3.087      ; 5.013      ;
; 1.727 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 0.000        ; 3.087      ; 5.030      ;
; 1.727 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 0.000        ; 3.087      ; 5.030      ;
; 1.727 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 0.000        ; 3.087      ; 5.030      ;
; 1.727 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 0.000        ; 3.087      ; 5.030      ;
; 1.733 ; reset     ; s.MOVE2~_emulated     ; reset        ; clock       ; 0.000        ; 3.087      ; 5.036      ;
; 1.764 ; reset     ; s.START~_emulated     ; reset        ; clock       ; 0.000        ; 3.084      ; 5.064      ;
; 1.771 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 0.000        ; 3.084      ; 5.071      ;
; 1.792 ; reset     ; s.MOVE8~_emulated     ; reset        ; clock       ; 0.000        ; 3.085      ; 5.093      ;
; 1.792 ; reset     ; s.MOVE3~_emulated     ; reset        ; clock       ; 0.000        ; 3.085      ; 5.093      ;
; 1.853 ; reset     ; s.DONE~_emulated      ; reset        ; clock       ; 0.000        ; 3.082      ; 5.151      ;
; 1.853 ; reset     ; s.MOVE1~_emulated     ; reset        ; clock       ; 0.000        ; 3.082      ; 5.151      ;
; 2.233 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; -0.500       ; 3.087      ; 5.036      ;
; 2.233 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; -0.500       ; 3.087      ; 5.036      ;
; 2.233 ; reset     ; color_in[5]~_emulated ; reset        ; clock       ; -0.500       ; 3.087      ; 5.036      ;
; 2.251 ; reset     ; s.MOVE5~_emulated     ; reset        ; clock       ; -0.500       ; 3.086      ; 5.053      ;
; 2.262 ; reset     ; s.MOVE4~_emulated     ; reset        ; clock       ; -0.500       ; 3.087      ; 5.065      ;
; 2.262 ; reset     ; s.MOVE6~_emulated     ; reset        ; clock       ; -0.500       ; 3.087      ; 5.065      ;
; 2.262 ; reset     ; s.MOVE7~_emulated     ; reset        ; clock       ; -0.500       ; 3.087      ; 5.065      ;
; 2.278 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; -0.500       ; 3.087      ; 5.081      ;
; 2.278 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; -0.500       ; 3.087      ; 5.081      ;
; 2.278 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; -0.500       ; 3.087      ; 5.081      ;
; 2.278 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; -0.500       ; 3.087      ; 5.081      ;
; 2.287 ; reset     ; s.MOVE2~_emulated     ; reset        ; clock       ; -0.500       ; 3.087      ; 5.090      ;
; 2.295 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; -0.500       ; 3.084      ; 5.095      ;
; 2.316 ; reset     ; s.START~_emulated     ; reset        ; clock       ; -0.500       ; 3.084      ; 5.116      ;
; 2.348 ; reset     ; s.MOVE8~_emulated     ; reset        ; clock       ; -0.500       ; 3.085      ; 5.149      ;
; 2.348 ; reset     ; s.MOVE3~_emulated     ; reset        ; clock       ; -0.500       ; 3.085      ; 5.149      ;
; 2.390 ; reset     ; s.DONE~_emulated      ; reset        ; clock       ; -0.500       ; 3.082      ; 5.188      ;
; 2.390 ; reset     ; s.MOVE1~_emulated     ; reset        ; clock       ; -0.500       ; 3.082      ; 5.188      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                 ;
+------------+-----------------+------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note                                                          ;
+------------+-----------------+------------------------------------+---------------------------------------------------------------+
; 30.81 MHz  ; 30.81 MHz       ; reset                              ;                                                               ;
; 209.29 MHz ; 209.29 MHz      ; Clock_divider:clk_25_MHz|clock_out ;                                                               ;
; 254.45 MHz ; 250.0 MHz       ; clock                              ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                           ;
+------------------------------------+---------+---------------+
; Clock                              ; Slack   ; End Point TNS ;
+------------------------------------+---------+---------------+
; reset                              ; -18.023 ; -251.921      ;
; Clock_divider:clk_25_MHz|clock_out ; -16.625 ; -174.206      ;
; clock                              ; -2.930  ; -147.229      ;
+------------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                          ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clock                              ; 0.102 ; 0.000         ;
; Clock_divider:clk_25_MHz|clock_out ; 0.337 ; 0.000         ;
; reset                              ; 1.241 ; 0.000         ;
+------------------------------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; -1.698 ; -28.818              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 1.673 ; 0.000                ;
+-------+-------+----------------------+


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -3.000 ; -100.660      ;
; reset                              ; -3.000 ; -3.000        ;
; Clock_divider:clk_25_MHz|clock_out ; -1.285 ; -47.545       ;
+------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'reset'                                                                                               ;
+---------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -18.023 ; Clock_divider_E1:clk_E1|clock_out ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.815     ; 16.770     ;
; -17.308 ; E1s.E1M3~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.815     ; 16.055     ;
; -17.196 ; E1s.E1M6~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.815     ; 15.943     ;
; -17.163 ; E1s.E1M2~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.815     ; 15.910     ;
; -17.082 ; E1s.E1M5~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.815     ; 15.829     ;
; -16.054 ; E1s.E1M1~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.815     ; 14.801     ;
; -15.729 ; reset                             ; color_in[2]~5 ; reset        ; reset       ; 0.500        ; 1.989      ; 17.310     ;
; -15.359 ; E1s.E1M6~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.284      ; 15.735     ;
; -15.356 ; E1s.E1M3~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.401      ; 15.849     ;
; -15.296 ; E1s.E1M2~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.279      ; 15.667     ;
; -15.236 ; reset                             ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 1.989      ; 17.317     ;
; -15.114 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -1.195     ; 13.600     ;
; -15.105 ; E1s.E1M5~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.392      ; 15.589     ;
; -14.941 ; E1s.E1M4~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.815     ; 13.688     ;
; -14.399 ; E1s.E1M3~_emulated                ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -1.195     ; 12.885     ;
; -14.373 ; Clock_divider_E1:clk_E1|clock_out ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -1.022     ; 13.072     ;
; -14.353 ; Clock_divider_E1:clk_E1|clock_out ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -1.023     ; 13.011     ;
; -14.287 ; E1s.E1M6~_emulated                ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -1.195     ; 12.773     ;
; -14.254 ; E1s.E1M2~_emulated                ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -1.195     ; 12.740     ;
; -14.207 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -1.175     ; 12.713     ;
; -14.198 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -1.485     ; 12.541     ;
; -14.173 ; E1s.E1M5~_emulated                ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -1.195     ; 12.659     ;
; -14.148 ; E1s.E1M1~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.401      ; 14.641     ;
; -14.141 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -1.196     ; 12.773     ;
; -14.066 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -1.024     ; 12.849     ;
; -13.899 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE3~1     ; clock        ; reset       ; 0.500        ; -1.045     ; 12.534     ;
; -13.897 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE8~1     ; clock        ; reset       ; 0.500        ; -1.045     ; 12.533     ;
; -13.716 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE5~1     ; clock        ; reset       ; 0.500        ; -0.949     ; 12.602     ;
; -13.689 ; Clock_divider_E1:clk_E1|clock_out ; s.START~1     ; clock        ; reset       ; 0.500        ; -1.026     ; 12.339     ;
; -13.638 ; E1s.E1M3~_emulated                ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -1.023     ; 12.296     ;
; -13.637 ; E1s.E1M3~_emulated                ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -1.022     ; 12.336     ;
; -13.539 ; E1s.E1M2~_emulated                ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -1.022     ; 12.238     ;
; -13.526 ; E1s.E1M6~_emulated                ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -1.023     ; 12.184     ;
; -13.510 ; E1s.E1M2~_emulated                ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -1.023     ; 12.168     ;
; -13.502 ; E1s.E1M6~_emulated                ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -1.022     ; 12.201     ;
; -13.492 ; E1s.E1M3~_emulated                ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -1.175     ; 11.998     ;
; -13.483 ; E1s.E1M3~_emulated                ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -1.485     ; 11.826     ;
; -13.458 ; E1s.E1M5~_emulated                ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -1.022     ; 12.157     ;
; -13.429 ; E1s.E1M5~_emulated                ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -1.023     ; 12.087     ;
; -13.426 ; E1s.E1M3~_emulated                ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -1.196     ; 12.058     ;
; -13.420 ; E1s.E1M4~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.247     ; 11.845     ;
; -13.380 ; E1s.E1M6~_emulated                ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -1.175     ; 11.886     ;
; -13.371 ; E1s.E1M6~_emulated                ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -1.485     ; 11.714     ;
; -13.351 ; E1s.E1M3~_emulated                ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -1.024     ; 12.134     ;
; -13.314 ; E1s.E1M6~_emulated                ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -1.196     ; 11.946     ;
; -13.266 ; E1s.E1M2~_emulated                ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -1.485     ; 11.609     ;
; -13.255 ; E1s.E1M4~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.391      ; 13.738     ;
; -13.249 ; E1s.E1M2~_emulated                ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -1.175     ; 11.755     ;
; -13.239 ; E1s.E1M6~_emulated                ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -1.024     ; 12.022     ;
; -13.231 ; E1s.E1M5~_emulated                ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -1.175     ; 11.737     ;
; -13.222 ; E1s.E1M5~_emulated                ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -1.485     ; 11.565     ;
; -13.184 ; E1s.E1M3~_emulated                ; s.MOVE3~1     ; clock        ; reset       ; 0.500        ; -1.045     ; 11.819     ;
; -13.182 ; E1s.E1M3~_emulated                ; s.MOVE8~1     ; clock        ; reset       ; 0.500        ; -1.045     ; 11.818     ;
; -13.180 ; E1s.E1M2~_emulated                ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -1.196     ; 11.812     ;
; -13.165 ; E1s.E1M5~_emulated                ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -1.196     ; 11.797     ;
; -13.145 ; E1s.E1M1~_emulated                ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -1.195     ; 11.631     ;
; -13.115 ; E1s.E1M2~_emulated                ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -1.024     ; 11.898     ;
; -13.090 ; E1s.E1M5~_emulated                ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -1.024     ; 11.873     ;
; -13.072 ; E1s.E1M6~_emulated                ; s.MOVE3~1     ; clock        ; reset       ; 0.500        ; -1.045     ; 11.707     ;
; -13.070 ; E1s.E1M6~_emulated                ; s.MOVE8~1     ; clock        ; reset       ; 0.500        ; -1.045     ; 11.706     ;
; -13.051 ; E1s.E1M5~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.248     ; 11.470     ;
; -13.023 ; E1s.E1M3~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.256     ; 11.439     ;
; -13.014 ; E1s.E1M1~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.256     ; 11.577     ;
; -13.001 ; E1s.E1M3~_emulated                ; s.MOVE5~1     ; clock        ; reset       ; 0.500        ; -0.949     ; 11.887     ;
; -12.987 ; E1s.E1M2~_emulated                ; s.MOVE3~1     ; clock        ; reset       ; 0.500        ; -1.045     ; 11.622     ;
; -12.985 ; E1s.E1M2~_emulated                ; s.MOVE8~1     ; clock        ; reset       ; 0.500        ; -1.045     ; 11.621     ;
; -12.974 ; E1s.E1M3~_emulated                ; s.START~1     ; clock        ; reset       ; 0.500        ; -1.026     ; 11.624     ;
; -12.961 ; E1s.E1M6~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.143     ; 11.641     ;
; -12.923 ; E1s.E1M5~_emulated                ; s.MOVE3~1     ; clock        ; reset       ; 0.500        ; -1.045     ; 11.558     ;
; -12.921 ; E1s.E1M5~_emulated                ; s.MOVE8~1     ; clock        ; reset       ; 0.500        ; -1.045     ; 11.557     ;
; -12.889 ; E1s.E1M6~_emulated                ; s.MOVE5~1     ; clock        ; reset       ; 0.500        ; -0.949     ; 11.775     ;
; -12.875 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.248     ; 11.294     ;
; -12.862 ; E1s.E1M6~_emulated                ; s.START~1     ; clock        ; reset       ; 0.500        ; -1.026     ; 11.512     ;
; -12.846 ; E1s.E1M2~_emulated                ; s.START~1     ; clock        ; reset       ; 0.500        ; -1.026     ; 11.496     ;
; -12.820 ; reset                             ; s.MOVE7~1     ; reset        ; reset       ; 0.500        ; 1.609      ; 14.140     ;
; -12.793 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.247     ; 11.218     ;
; -12.779 ; E1s.E1M2~_emulated                ; s.MOVE5~1     ; clock        ; reset       ; 0.500        ; -0.949     ; 11.665     ;
; -12.776 ; E1s.E1M2~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -1.139     ; 11.463     ;
; -12.765 ; E1s.E1M5~_emulated                ; s.START~1     ; clock        ; reset       ; 0.500        ; -1.026     ; 11.415     ;
; -12.740 ; E1s.E1M5~_emulated                ; s.MOVE5~1     ; clock        ; reset       ; 0.500        ; -0.949     ; 11.626     ;
; -12.479 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -1.256     ; 10.895     ;
; -12.450 ; E1s.E1M6~1                        ; s.MOVE7~1     ; reset        ; reset       ; 1.000        ; -0.096     ; 12.565     ;
; -12.447 ; E1s.E1M3~1                        ; s.MOVE7~1     ; reset        ; reset       ; 1.000        ; 0.021      ; 12.679     ;
; -12.392 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -1.143     ; 11.072     ;
; -12.387 ; E1s.E1M2~1                        ; s.MOVE7~1     ; reset        ; reset       ; 1.000        ; -0.101     ; 12.497     ;
; -12.384 ; E1s.E1M1~_emulated                ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -1.023     ; 11.042     ;
; -12.354 ; E1s.E1M1~_emulated                ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -1.022     ; 11.053     ;
; -12.327 ; reset                             ; s.MOVE7~1     ; reset        ; reset       ; 1.000        ; 1.609      ; 14.147     ;
; -12.276 ; reset                             ; E1s.E1M4~1    ; reset        ; reset       ; 0.500        ; 1.557      ; 13.535     ;
; -12.238 ; E1s.E1M1~_emulated                ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -1.175     ; 10.744     ;
; -12.229 ; E1s.E1M1~_emulated                ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -1.485     ; 10.572     ;
; -12.196 ; E1s.E1M5~1                        ; s.MOVE7~1     ; reset        ; reset       ; 1.000        ; 0.012      ; 12.419     ;
; -12.172 ; E1s.E1M1~_emulated                ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -1.196     ; 10.804     ;
; -12.097 ; E1s.E1M1~_emulated                ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -1.024     ; 10.880     ;
; -12.077 ; E1s.E1M3~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.247     ; 10.502     ;
; -12.059 ; reset                             ; s.DONE~1      ; reset        ; reset       ; 0.500        ; 1.781      ; 13.551     ;
; -12.055 ; E1s.E1M4~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -1.248     ; 10.474     ;
; -12.051 ; reset                             ; color_in[5]~1 ; reset        ; reset       ; 0.500        ; 1.782      ; 13.584     ;
; -12.031 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -1.256     ; 10.594     ;
; -11.965 ; E1s.E1M6~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -1.247     ; 10.390     ;
+---------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_divider:clk_25_MHz|clock_out'                                                                                                          ;
+---------+-----------------------------------+--------------------------------+--------------+------------------------------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node                        ; Launch Clock ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+--------------------------------+--------------+------------------------------------+--------------+------------+------------+
; -16.625 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 17.675     ;
; -16.623 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 17.673     ;
; -16.594 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 17.644     ;
; -15.910 ; E1s.E1M3~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 16.960     ;
; -15.908 ; E1s.E1M3~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 16.958     ;
; -15.879 ; E1s.E1M3~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 16.929     ;
; -15.798 ; E1s.E1M6~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 16.848     ;
; -15.796 ; E1s.E1M6~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 16.846     ;
; -15.767 ; E1s.E1M6~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 16.817     ;
; -15.765 ; E1s.E1M2~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 16.815     ;
; -15.763 ; E1s.E1M2~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 16.813     ;
; -15.734 ; E1s.E1M2~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 16.784     ;
; -15.684 ; E1s.E1M5~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 16.734     ;
; -15.682 ; E1s.E1M5~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 16.732     ;
; -15.653 ; E1s.E1M5~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 16.703     ;
; -14.991 ; E1s.E1M6~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.160      ; 16.640     ;
; -14.989 ; E1s.E1M6~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.160      ; 16.638     ;
; -14.988 ; E1s.E1M3~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.277      ; 16.754     ;
; -14.986 ; E1s.E1M3~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.277      ; 16.752     ;
; -14.960 ; E1s.E1M6~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.160      ; 16.609     ;
; -14.957 ; E1s.E1M3~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.277      ; 16.723     ;
; -14.928 ; E1s.E1M2~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.155      ; 16.572     ;
; -14.926 ; E1s.E1M2~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.155      ; 16.570     ;
; -14.897 ; E1s.E1M2~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.155      ; 16.541     ;
; -14.868 ; reset                             ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 2.865      ; 18.222     ;
; -14.866 ; reset                             ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 2.865      ; 18.220     ;
; -14.837 ; reset                             ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 2.865      ; 18.191     ;
; -14.737 ; E1s.E1M5~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.268      ; 16.494     ;
; -14.735 ; E1s.E1M5~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.268      ; 16.492     ;
; -14.706 ; E1s.E1M5~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.268      ; 16.463     ;
; -14.656 ; E1s.E1M1~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 15.706     ;
; -14.654 ; E1s.E1M1~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 15.704     ;
; -14.625 ; E1s.E1M1~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 15.675     ;
; -14.361 ; reset                             ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 2.865      ; 18.215     ;
; -14.359 ; reset                             ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 2.865      ; 18.213     ;
; -14.330 ; reset                             ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 2.865      ; 18.184     ;
; -13.780 ; E1s.E1M1~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.277      ; 15.546     ;
; -13.778 ; E1s.E1M1~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.277      ; 15.544     ;
; -13.749 ; E1s.E1M1~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.277      ; 15.515     ;
; -13.543 ; E1s.E1M4~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 14.593     ;
; -13.541 ; E1s.E1M4~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 14.591     ;
; -13.512 ; E1s.E1M4~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.061      ; 14.562     ;
; -13.362 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 14.416     ;
; -13.360 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 14.414     ;
; -13.358 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 14.412     ;
; -12.887 ; E1s.E1M4~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.267      ; 14.643     ;
; -12.885 ; E1s.E1M4~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.267      ; 14.641     ;
; -12.856 ; E1s.E1M4~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.267      ; 14.612     ;
; -12.626 ; E1s.E1M3~_emulated                ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 13.680     ;
; -12.624 ; E1s.E1M3~_emulated                ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 13.678     ;
; -12.622 ; E1s.E1M3~_emulated                ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 13.676     ;
; -12.528 ; E1s.E1M2~_emulated                ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 13.582     ;
; -12.526 ; E1s.E1M2~_emulated                ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 13.580     ;
; -12.524 ; E1s.E1M2~_emulated                ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 13.578     ;
; -12.491 ; E1s.E1M6~_emulated                ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 13.545     ;
; -12.489 ; E1s.E1M6~_emulated                ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 13.543     ;
; -12.487 ; E1s.E1M6~_emulated                ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 13.541     ;
; -12.447 ; E1s.E1M5~_emulated                ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 13.501     ;
; -12.445 ; E1s.E1M5~_emulated                ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 13.499     ;
; -12.443 ; E1s.E1M5~_emulated                ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 13.497     ;
; -11.691 ; E1s.E1M2~1                        ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.159      ; 13.339     ;
; -11.689 ; E1s.E1M2~1                        ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.159      ; 13.337     ;
; -11.687 ; E1s.E1M2~1                        ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.159      ; 13.335     ;
; -11.670 ; E1s.E1M6~1                        ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.164      ; 13.323     ;
; -11.668 ; E1s.E1M6~1                        ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.164      ; 13.321     ;
; -11.667 ; E1s.E1M3~1                        ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.281      ; 13.437     ;
; -11.665 ; E1s.E1M6~1                        ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.164      ; 13.318     ;
; -11.665 ; E1s.E1M3~1                        ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.281      ; 13.435     ;
; -11.662 ; E1s.E1M3~1                        ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.281      ; 13.432     ;
; -11.598 ; reset                             ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 2.869      ; 14.956     ;
; -11.596 ; reset                             ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 2.869      ; 14.954     ;
; -11.594 ; reset                             ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 2.869      ; 14.952     ;
; -11.497 ; E1s.E1M5~1                        ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.272      ; 13.258     ;
; -11.495 ; E1s.E1M5~1                        ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.272      ; 13.256     ;
; -11.493 ; E1s.E1M5~1                        ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.272      ; 13.254     ;
; -11.343 ; E1s.E1M1~_emulated                ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 12.397     ;
; -11.341 ; E1s.E1M1~_emulated                ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 12.395     ;
; -11.339 ; E1s.E1M1~_emulated                ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.065      ; 12.393     ;
; -11.070 ; reset                             ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 2.869      ; 14.928     ;
; -11.068 ; reset                             ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 2.869      ; 14.926     ;
; -11.066 ; reset                             ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 2.869      ; 14.924     ;
; -10.505 ; E1s.E1M1~1                        ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.281      ; 12.275     ;
; -10.503 ; E1s.E1M1~1                        ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.281      ; 12.273     ;
; -10.501 ; E1s.E1M1~1                        ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.281      ; 12.271     ;
; -6.906  ; s.MOVE1~_emulated                 ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.068      ; 7.963      ;
; -6.904  ; s.MOVE1~_emulated                 ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.068      ; 7.961      ;
; -6.875  ; s.MOVE1~_emulated                 ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.068      ; 7.932      ;
; -6.684  ; s.DONE~_emulated                  ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.068      ; 7.741      ;
; -6.682  ; s.DONE~_emulated                  ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.068      ; 7.739      ;
; -6.668  ; s.MOVE6~_emulated                 ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.062      ; 7.719      ;
; -6.666  ; s.MOVE6~_emulated                 ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.062      ; 7.717      ;
; -6.653  ; s.DONE~_emulated                  ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.068      ; 7.710      ;
; -6.651  ; s.MOVE8~_emulated                 ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.062      ; 7.702      ;
; -6.649  ; s.MOVE8~_emulated                 ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.062      ; 7.700      ;
; -6.637  ; s.MOVE6~_emulated                 ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.062      ; 7.688      ;
; -6.620  ; s.MOVE8~_emulated                 ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.062      ; 7.671      ;
; -6.518  ; s.MOVE5~_emulated                 ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.062      ; 7.569      ;
; -6.516  ; s.MOVE5~_emulated                 ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.062      ; 7.567      ;
; -6.514  ; s.MOVE3~_emulated                 ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.062      ; 7.565      ;
; -6.512  ; s.MOVE3~_emulated                 ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 0.062      ; 7.563      ;
+---------+-----------------------------------+--------------------------------+--------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.930 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.460      ;
; -2.930 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.460      ;
; -2.930 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.460      ;
; -2.930 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.460      ;
; -2.930 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.460      ;
; -2.930 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.460      ;
; -2.930 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.460      ;
; -2.930 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.469     ; 3.460      ;
; -2.873 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.799      ;
; -2.873 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.799      ;
; -2.873 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.799      ;
; -2.873 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.799      ;
; -2.873 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.799      ;
; -2.873 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.799      ;
; -2.873 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.799      ;
; -2.873 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.799      ;
; -2.857 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.387      ;
; -2.857 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.387      ;
; -2.857 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.387      ;
; -2.857 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.387      ;
; -2.857 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.387      ;
; -2.857 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.387      ;
; -2.857 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.387      ;
; -2.857 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.469     ; 3.387      ;
; -2.763 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[13] ; clock        ; clock       ; 1.000        ; -0.468     ; 3.294      ;
; -2.763 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[14] ; clock        ; clock       ; 1.000        ; -0.468     ; 3.294      ;
; -2.758 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.684      ;
; -2.758 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.684      ;
; -2.758 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.684      ;
; -2.758 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.684      ;
; -2.758 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.684      ;
; -2.758 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.684      ;
; -2.758 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.684      ;
; -2.758 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.684      ;
; -2.756 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.682      ;
; -2.756 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.682      ;
; -2.756 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.682      ;
; -2.756 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.682      ;
; -2.756 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.682      ;
; -2.756 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.682      ;
; -2.756 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.682      ;
; -2.756 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.073     ; 3.682      ;
; -2.755 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|clock_out   ; clock        ; clock       ; 1.000        ; -0.068     ; 3.686      ;
; -2.702 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[25] ; clock        ; clock       ; 1.000        ; -0.091     ; 3.610      ;
; -2.702 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[23] ; clock        ; clock       ; 1.000        ; -0.091     ; 3.610      ;
; -2.702 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[19] ; clock        ; clock       ; 1.000        ; -0.091     ; 3.610      ;
; -2.702 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; -0.091     ; 3.610      ;
; -2.702 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[21] ; clock        ; clock       ; 1.000        ; -0.091     ; 3.610      ;
; -2.702 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[22] ; clock        ; clock       ; 1.000        ; -0.091     ; 3.610      ;
; -2.702 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[24] ; clock        ; clock       ; 1.000        ; -0.091     ; 3.610      ;
; -2.702 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[26] ; clock        ; clock       ; 1.000        ; -0.091     ; 3.610      ;
; -2.702 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[27] ; clock        ; clock       ; 1.000        ; -0.091     ; 3.610      ;
; -2.698 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[25] ; clock        ; clock       ; 1.000        ; 0.305      ; 4.002      ;
; -2.698 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[23] ; clock        ; clock       ; 1.000        ; 0.305      ; 4.002      ;
; -2.698 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[19] ; clock        ; clock       ; 1.000        ; 0.305      ; 4.002      ;
; -2.698 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[20] ; clock        ; clock       ; 1.000        ; 0.305      ; 4.002      ;
; -2.698 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[21] ; clock        ; clock       ; 1.000        ; 0.305      ; 4.002      ;
; -2.698 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[22] ; clock        ; clock       ; 1.000        ; 0.305      ; 4.002      ;
; -2.698 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[24] ; clock        ; clock       ; 1.000        ; 0.305      ; 4.002      ;
; -2.698 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[26] ; clock        ; clock       ; 1.000        ; 0.305      ; 4.002      ;
; -2.698 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[27] ; clock        ; clock       ; 1.000        ; 0.305      ; 4.002      ;
; -2.690 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[13] ; clock        ; clock       ; 1.000        ; -0.468     ; 3.221      ;
; -2.690 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[14] ; clock        ; clock       ; 1.000        ; -0.468     ; 3.221      ;
; -2.687 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.217      ;
; -2.687 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.217      ;
; -2.687 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.217      ;
; -2.687 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.217      ;
; -2.687 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.217      ;
; -2.687 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.217      ;
; -2.687 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.217      ;
; -2.687 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.469     ; 3.217      ;
; -2.685 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.215      ;
; -2.685 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.215      ;
; -2.685 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.215      ;
; -2.685 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.215      ;
; -2.685 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.215      ;
; -2.685 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.215      ;
; -2.685 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.469     ; 3.215      ;
; -2.685 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.469     ; 3.215      ;
; -2.674 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.466     ; 3.207      ;
; -2.674 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.466     ; 3.207      ;
; -2.674 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.466     ; 3.207      ;
; -2.674 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.466     ; 3.207      ;
; -2.674 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.466     ; 3.207      ;
; -2.674 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.466     ; 3.207      ;
; -2.674 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.466     ; 3.207      ;
; -2.674 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.207      ;
; -2.673 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[13] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.600      ;
; -2.673 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[14] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.600      ;
; -2.672 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.466     ; 3.205      ;
; -2.672 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.466     ; 3.205      ;
; -2.672 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.466     ; 3.205      ;
; -2.672 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[3]  ; clock        ; clock       ; 1.000        ; -0.466     ; 3.205      ;
; -2.672 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[7]  ; clock        ; clock       ; 1.000        ; -0.466     ; 3.205      ;
; -2.672 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[8]  ; clock        ; clock       ; 1.000        ; -0.466     ; 3.205      ;
; -2.672 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[9]  ; clock        ; clock       ; 1.000        ; -0.466     ; 3.205      ;
; -2.672 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[10] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.205      ;
; -2.666 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[0]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.592      ;
; -2.666 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[1]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.592      ;
; -2.666 ; Clock_divider_E1:clk_E1|counter[10] ; Clock_divider_E1:clk_E1|counter[2]  ; clock        ; clock       ; 1.000        ; -0.073     ; 3.592      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.102 ; s.MOVE3~1                            ; s.MOVE3~_emulated                    ; reset        ; clock       ; -0.500       ; 1.044      ; 0.847      ;
; 0.104 ; s.MOVE8~1                            ; s.MOVE8~_emulated                    ; reset        ; clock       ; -0.500       ; 1.044      ; 0.849      ;
; 0.142 ; E1s.E1M5~1                           ; E1s.E1M5~_emulated                   ; reset        ; clock       ; -0.500       ; 1.248      ; 1.091      ;
; 0.161 ; s.MOVE2~1                            ; s.MOVE2~_emulated                    ; reset        ; clock       ; -0.500       ; 1.175      ; 1.037      ;
; 0.163 ; s.MOVE7~1                            ; s.MOVE7~_emulated                    ; reset        ; clock       ; -0.500       ; 1.194      ; 1.058      ;
; 0.175 ; s.DONE~1                             ; s.DONE~_emulated                     ; reset        ; clock       ; -0.500       ; 1.016      ; 0.892      ;
; 0.179 ; E1s.E1M4~1                           ; E1s.E1M4~_emulated                   ; reset        ; clock       ; -0.500       ; 1.247      ; 1.127      ;
; 0.182 ; E1s.E1M2~1                           ; E1s.E1M2~_emulated                   ; reset        ; clock       ; -0.500       ; 1.139      ; 1.022      ;
; 0.185 ; s.MOVE1~1                            ; s.MOVE1~_emulated                    ; reset        ; clock       ; -0.500       ; 1.017      ; 0.903      ;
; 0.193 ; s.MOVE4~1                            ; s.MOVE4~_emulated                    ; reset        ; clock       ; -0.500       ; 1.484      ; 1.378      ;
; 0.214 ; s.START~1                            ; s.START~_emulated                    ; reset        ; clock       ; -0.500       ; 1.024      ; 0.939      ;
; 0.249 ; E1s.E1M1~1                           ; E1s.E1M1~_emulated                   ; reset        ; clock       ; -0.500       ; 1.256      ; 1.206      ;
; 0.280 ; s.MOVE5~1                            ; s.MOVE5~_emulated                    ; reset        ; clock       ; -0.500       ; 0.948      ; 0.929      ;
; 0.291 ; color_in[5]~1                        ; color_in[5]~_emulated                ; reset        ; clock       ; -0.500       ; 1.022      ; 1.014      ;
; 0.331 ; E1s.E1M3~1                           ; E1s.E1M3~_emulated                   ; reset        ; clock       ; -0.500       ; 1.256      ; 1.288      ;
; 0.332 ; s.MOVE6~1                            ; s.MOVE6~_emulated                    ; reset        ; clock       ; -0.500       ; 1.195      ; 1.228      ;
; 0.337 ; E1s.E1M6~1                           ; E1s.E1M6~_emulated                   ; reset        ; clock       ; -0.500       ; 1.143      ; 1.181      ;
; 0.368 ; color_in[2]~5                        ; color_in[2]~_emulated                ; reset        ; clock       ; -0.500       ; 0.811      ; 0.880      ;
; 0.477 ; Clock_divider:clk_25_MHz|counter[25] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.468      ; 1.116      ;
; 0.487 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.469      ; 1.127      ;
; 0.493 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.469      ; 1.133      ;
; 0.495 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.469      ; 1.135      ;
; 0.496 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.468      ; 1.135      ;
; 0.496 ; Clock_divider:clk_25_MHz|counter[24] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.468      ; 1.135      ;
; 0.497 ; Clock_divider:clk_25_MHz|counter[18] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.468      ; 1.136      ;
; 0.506 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[12]  ; clock        ; clock       ; 0.000        ; 0.469      ; 1.146      ;
; 0.571 ; Clock_divider_E1:clk_E1|counter[19]  ; Clock_divider_E1:clk_E1|counter[19]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.830      ;
; 0.571 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.830      ;
; 0.571 ; Clock_divider_E1:clk_E1|counter[4]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.089      ; 0.831      ;
; 0.572 ; Clock_divider_E1:clk_E1|counter[5]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.089      ; 0.832      ;
; 0.574 ; Clock_divider_E1:clk_E1|counter[21]  ; Clock_divider_E1:clk_E1|counter[21]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.833      ;
; 0.576 ; Clock_divider:clk_25_MHz|counter[26] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.088      ; 0.835      ;
; 0.576 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[22]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.835      ;
; 0.581 ; Clock_divider_E1:clk_E1|counter[11]  ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.089      ; 0.841      ;
; 0.583 ; Clock_divider:clk_25_MHz|counter[17] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.088      ; 0.842      ;
; 0.584 ; Clock_divider:clk_25_MHz|counter[19] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.088      ; 0.843      ;
; 0.584 ; Clock_divider_E1:clk_E1|counter[25]  ; Clock_divider_E1:clk_E1|counter[25]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.843      ;
; 0.585 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 0.000        ; 0.073      ; 0.829      ;
; 0.585 ; Clock_divider_E1:clk_E1|counter[27]  ; Clock_divider_E1:clk_E1|counter[27]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.844      ;
; 0.585 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.469      ; 1.225      ;
; 0.586 ; Clock_divider:clk_25_MHz|counter[3]  ; Clock_divider:clk_25_MHz|counter[3]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.469      ; 1.226      ;
; 0.586 ; Clock_divider_E1:clk_E1|counter[12]  ; Clock_divider_E1:clk_E1|counter[12]  ; clock        ; clock       ; 0.000        ; 0.089      ; 0.846      ;
; 0.587 ; Clock_divider:clk_25_MHz|counter[1]  ; Clock_divider:clk_25_MHz|counter[1]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; Clock_divider:clk_25_MHz|counter[25] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; Clock_divider_E1:clk_E1|counter[23]  ; Clock_divider_E1:clk_E1|counter[23]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.846      ;
; 0.587 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.469      ; 1.227      ;
; 0.588 ; Clock_divider:clk_25_MHz|counter[4]  ; Clock_divider:clk_25_MHz|counter[4]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[20] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; Clock_divider:clk_25_MHz|counter[7]  ; Clock_divider:clk_25_MHz|counter[7]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; Clock_divider:clk_25_MHz|counter[27] ; Clock_divider:clk_25_MHz|counter[27] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; Clock_divider_E1:clk_E1|counter[24]  ; Clock_divider_E1:clk_E1|counter[24]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.848      ;
; 0.589 ; Clock_divider_E1:clk_E1|counter[26]  ; Clock_divider_E1:clk_E1|counter[26]  ; clock        ; clock       ; 0.000        ; 0.088      ; 0.848      ;
; 0.590 ; Clock_divider:clk_25_MHz|counter[5]  ; Clock_divider:clk_25_MHz|counter[5]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[21] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[23] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 0.000        ; 0.073      ; 0.834      ;
; 0.591 ; Clock_divider:clk_25_MHz|counter[2]  ; Clock_divider:clk_25_MHz|counter[2]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; Clock_divider:clk_25_MHz|counter[6]  ; Clock_divider:clk_25_MHz|counter[6]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; Clock_divider:clk_25_MHz|counter[15] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.468      ; 1.230      ;
; 0.591 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.468      ; 1.230      ;
; 0.592 ; Clock_divider:clk_25_MHz|counter[22] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.469      ; 1.232      ;
; 0.593 ; Clock_divider:clk_25_MHz|counter[24] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.836      ;
; 0.594 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.089      ; 0.854      ;
; 0.597 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.469      ; 1.237      ;
; 0.598 ; Clock_divider:clk_25_MHz|counter[11] ; Clock_divider:clk_25_MHz|counter[11] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[12]  ; clock        ; clock       ; 0.000        ; 0.469      ; 1.238      ;
; 0.599 ; Clock_divider:clk_25_MHz|counter[9]  ; Clock_divider:clk_25_MHz|counter[9]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.842      ;
; 0.601 ; Clock_divider:clk_25_MHz|counter[15] ; Clock_divider:clk_25_MHz|counter[15] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; Clock_divider_E1:clk_E1|counter[7]   ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 0.000        ; 0.073      ; 0.845      ;
; 0.602 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.469      ; 1.242      ;
; 0.603 ; Clock_divider:clk_25_MHz|counter[12] ; Clock_divider:clk_25_MHz|counter[12] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; Clock_divider:clk_25_MHz|counter[14] ; Clock_divider:clk_25_MHz|counter[14] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.469      ; 1.243      ;
; 0.604 ; Clock_divider:clk_25_MHz|counter[8]  ; Clock_divider:clk_25_MHz|counter[8]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; Clock_divider:clk_25_MHz|counter[10] ; Clock_divider:clk_25_MHz|counter[10] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[16] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; Clock_divider:clk_25_MHz|counter[18] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; Clock_divider:clk_25_MHz|counter[14] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.468      ; 1.244      ;
; 0.605 ; Clock_divider:clk_25_MHz|counter[22] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.468      ; 1.244      ;
; 0.605 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.469      ; 1.245      ;
; 0.606 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.468      ; 1.245      ;
; 0.610 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 0.000        ; 0.073      ; 0.854      ;
; 0.611 ; Clock_divider:clk_25_MHz|counter[0]  ; Clock_divider:clk_25_MHz|counter[0]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.854      ;
; 0.616 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[12]  ; clock        ; clock       ; 0.000        ; 0.469      ; 1.256      ;
; 0.684 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.469      ; 1.324      ;
; 0.695 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.469      ; 1.335      ;
; 0.701 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.468      ; 1.340      ;
; 0.701 ; Clock_divider:clk_25_MHz|counter[15] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.468      ; 1.340      ;
; 0.701 ; Clock_divider_E1:clk_E1|counter[7]   ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.469      ; 1.341      ;
; 0.701 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.469      ; 1.341      ;
; 0.711 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.468      ; 1.350      ;
; 0.712 ; Clock_divider_E1:clk_E1|counter[7]   ; Clock_divider_E1:clk_E1|counter[12]  ; clock        ; clock       ; 0.000        ; 0.469      ; 1.352      ;
; 0.712 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.469      ; 1.352      ;
; 0.715 ; Clock_divider:clk_25_MHz|counter[14] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.468      ; 1.354      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_divider:clk_25_MHz|clock_out'                                                                                                                                                ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.337 ; vga_driver:driver|v_state.V_BACK_STATE   ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.089      ; 0.597      ;
; 0.353 ; vga_driver:driver|v_state.V_FRONT_STATE  ; vga_driver:driver|v_state.V_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga_driver:driver|v_state.V_PULSE_STATE  ; vga_driver:driver|v_state.V_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga_driver:driver|line_done              ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|h_state.H_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|h_state.H_ACTIVE_STATE ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga_driver:driver|h_state.H_PULSE_STATE  ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.418 ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.662      ;
; 0.421 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.665      ;
; 0.437 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.681      ;
; 0.609 ; vga_driver:driver|h_counter[7]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.853      ;
; 0.613 ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.857      ;
; 0.618 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.862      ;
; 0.621 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.865      ;
; 0.623 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.867      ;
; 0.623 ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.867      ;
; 0.625 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.869      ;
; 0.625 ; vga_driver:driver|v_counter[9]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.869      ;
; 0.630 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.874      ;
; 0.634 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 0.878      ;
; 0.757 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.001      ;
; 0.761 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.005      ;
; 0.766 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.010      ;
; 0.771 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.015      ;
; 0.772 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.016      ;
; 0.773 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.017      ;
; 0.794 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[0]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.038      ;
; 0.802 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.465      ; 1.438      ;
; 0.821 ; vga_driver:driver|v_state.V_PULSE_STATE  ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.467      ; 1.459      ;
; 0.844 ; vga_driver:driver|vsync_reg              ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.088      ;
; 0.861 ; color_in[2]~5                            ; vga_driver:driver|green_reg[6]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; -0.500       ; 1.014      ; 1.576      ;
; 0.862 ; vga_driver:driver|h_state.H_PULSE_STATE  ; vga_driver:driver|h_state.H_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.106      ;
; 0.896 ; vga_driver:driver|h_counter[7]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.140      ;
; 0.901 ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.145      ;
; 0.906 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.150      ;
; 0.906 ; color_in[2]~5                            ; vga_driver:driver|green_reg[5]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; -0.500       ; 1.014      ; 1.621      ;
; 0.908 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.152      ;
; 0.908 ; color_in[2]~5                            ; vga_driver:driver|green_reg[7]           ; reset                              ; Clock_divider:clk_25_MHz|clock_out ; -0.500       ; 1.014      ; 1.623      ;
; 0.911 ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.155      ;
; 0.911 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.155      ;
; 0.913 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.157      ;
; 0.917 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.161      ;
; 0.918 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.162      ;
; 0.921 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.165      ;
; 0.922 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.166      ;
; 0.924 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.168      ;
; 0.929 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.173      ;
; 0.930 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.465      ; 1.566      ;
; 0.946 ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|v_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.190      ;
; 0.963 ; vga_driver:driver|h_state.H_FRONT_STATE  ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.207      ;
; 0.985 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|h_state.H_ACTIVE_STATE ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.071      ; 1.227      ;
; 0.987 ; vga_driver:driver|v_state.V_BACK_STATE   ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; -0.304     ; 0.854      ;
; 0.995 ; vga_driver:driver|h_counter[7]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.239      ;
; 1.004 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|v_counter[0]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.248      ;
; 1.007 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.251      ;
; 1.016 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.260      ;
; 1.018 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|h_state.H_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.075      ; 1.264      ;
; 1.018 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.262      ;
; 1.020 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.264      ;
; 1.021 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.265      ;
; 1.023 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.267      ;
; 1.028 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.272      ;
; 1.030 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.274      ;
; 1.031 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.275      ;
; 1.034 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.278      ;
; 1.039 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.283      ;
; 1.039 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.283      ;
; 1.043 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.287      ;
; 1.045 ; vga_driver:driver|line_done              ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.463      ; 1.679      ;
; 1.045 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.075      ; 1.291      ;
; 1.048 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.292      ;
; 1.057 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.301      ;
; 1.059 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.303      ;
; 1.060 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.304      ;
; 1.067 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.311      ;
; 1.068 ; vga_driver:driver|h_state.H_PULSE_STATE  ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.312      ;
; 1.074 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.318      ;
; 1.096 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.074      ; 1.341      ;
; 1.099 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.465      ; 1.735      ;
; 1.099 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_state.H_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.074      ; 1.344      ;
; 1.111 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.074      ; 1.356      ;
; 1.114 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.358      ;
; 1.117 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.361      ;
; 1.118 ; vga_driver:driver|h_state.H_FRONT_STATE  ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.362      ;
; 1.121 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.365      ;
; 1.122 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.366      ;
; 1.125 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.369      ;
; 1.128 ; vga_driver:driver|v_state.V_FRONT_STATE  ; vga_driver:driver|v_state.V_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.372      ;
; 1.130 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.374      ;
; 1.133 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.377      ;
; 1.136 ; vga_driver:driver|v_state.V_PULSE_STATE  ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.074      ; 1.381      ;
; 1.138 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.382      ;
; 1.140 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.384      ;
; 1.143 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.387      ;
; 1.147 ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.074      ; 1.392      ;
; 1.149 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.393      ;
; 1.153 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.397      ;
; 1.158 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.402      ;
; 1.161 ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|h_state.H_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.074      ; 1.406      ;
; 1.167 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.073      ; 1.411      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'reset'                                                                       ;
+-------+------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------+--------------+-------------+--------------+------------+------------+
; 1.241 ; reset      ; E1s.E1M2~1    ; reset        ; reset       ; 0.000        ; 1.710      ; 2.951      ;
; 1.263 ; reset      ; s.START~1     ; reset        ; reset       ; 0.000        ; 1.828      ; 3.091      ;
; 1.315 ; reset      ; E1s.E1M1~1    ; reset        ; reset       ; 0.000        ; 1.588      ; 2.903      ;
; 1.330 ; reset      ; E1s.E1M4~1    ; reset        ; reset       ; 0.000        ; 1.598      ; 2.928      ;
; 1.383 ; E1s.E1M3~1 ; E1s.E1M2~1    ; reset        ; reset       ; 0.000        ; 0.162      ; 1.545      ;
; 1.387 ; reset      ; E1s.E1M3~1    ; reset        ; reset       ; 0.000        ; 1.588      ; 2.975      ;
; 1.390 ; reset      ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 1.908      ; 3.298      ;
; 1.417 ; reset      ; E1s.E1M6~1    ; reset        ; reset       ; 0.000        ; 1.705      ; 3.122      ;
; 1.489 ; s.START~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.050      ; 1.539      ;
; 1.491 ; reset      ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 1.809      ; 3.300      ;
; 1.493 ; reset      ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 1.808      ; 3.301      ;
; 1.526 ; E1s.E1M6~1 ; E1s.E1M1~1    ; reset        ; reset       ; 0.000        ; -0.073     ; 1.453      ;
; 1.527 ; reset      ; E1s.E1M5~1    ; reset        ; reset       ; 0.000        ; 1.597      ; 3.124      ;
; 1.558 ; E1s.E1M6~1 ; E1s.E1M4~1    ; reset        ; reset       ; 0.000        ; -0.063     ; 1.495      ;
; 1.559 ; E1s.E1M3~1 ; E1s.E1M6~1    ; reset        ; reset       ; 0.000        ; 0.157      ; 1.716      ;
; 1.565 ; s.MOVE2~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.199      ; 1.764      ;
; 1.568 ; s.START~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.130      ; 1.698      ;
; 1.572 ; E1s.E1M5~1 ; E1s.E1M4~1    ; reset        ; reset       ; 0.000        ; 0.042      ; 1.614      ;
; 1.618 ; E1s.E1M1~1 ; E1s.E1M3~1    ; reset        ; reset       ; 0.000        ; 0.040      ; 1.658      ;
; 1.660 ; E1s.E1M3~1 ; E1s.E1M5~1    ; reset        ; reset       ; 0.000        ; 0.049      ; 1.709      ;
; 1.663 ; E1s.E1M1~1 ; E1s.E1M1~1    ; reset        ; reset       ; 0.000        ; 0.040      ; 1.703      ;
; 1.668 ; E1s.E1M4~1 ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.271      ; 1.939      ;
; 1.683 ; s.START~1  ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.031      ; 1.714      ;
; 1.685 ; s.START~1  ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.030      ; 1.715      ;
; 1.692 ; s.MOVE2~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.279      ; 1.971      ;
; 1.693 ; s.MOVE7~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.219      ; 1.912      ;
; 1.720 ; reset      ; E1s.E1M2~1    ; reset        ; reset       ; -0.500       ; 1.710      ; 2.930      ;
; 1.746 ; reset      ; s.MOVE1~1     ; reset        ; reset       ; 0.000        ; 1.830      ; 3.576      ;
; 1.747 ; E1s.E1M4~1 ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.351      ; 2.098      ;
; 1.768 ; E1s.E1M6~1 ; E1s.E1M5~1    ; reset        ; reset       ; 0.000        ; -0.064     ; 1.704      ;
; 1.793 ; s.MOVE2~1  ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.180      ; 1.973      ;
; 1.795 ; s.MOVE2~1  ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.179      ; 1.974      ;
; 1.799 ; reset      ; s.MOVE2~1     ; reset        ; reset       ; 0.000        ; 1.673      ; 3.472      ;
; 1.801 ; reset      ; s.START~1     ; reset        ; reset       ; -0.500       ; 1.828      ; 3.129      ;
; 1.806 ; E1s.E1M3~1 ; E1s.E1M3~1    ; reset        ; reset       ; 0.000        ; 0.040      ; 1.846      ;
; 1.808 ; E1s.E1M4~1 ; E1s.E1M6~1    ; reset        ; reset       ; 0.000        ; 0.148      ; 1.956      ;
; 1.820 ; s.MOVE7~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.299      ; 2.119      ;
; 1.823 ; reset      ; s.DONE~1      ; reset        ; reset       ; 0.000        ; 1.831      ; 3.654      ;
; 1.824 ; reset      ; E1s.E1M4~1    ; reset        ; reset       ; -0.500       ; 1.598      ; 2.922      ;
; 1.824 ; s.MOVE1~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.048      ; 1.872      ;
; 1.829 ; reset      ; E1s.E1M1~1    ; reset        ; reset       ; -0.500       ; 1.588      ; 2.917      ;
; 1.839 ; E1s.E1M1~1 ; E1s.E1M2~1    ; reset        ; reset       ; 0.000        ; 0.162      ; 2.001      ;
; 1.849 ; s.MOVE4~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.509      ; 2.358      ;
; 1.858 ; reset      ; s.MOVE6~1     ; reset        ; reset       ; 0.000        ; 1.651      ; 3.509      ;
; 1.862 ; E1s.E1M4~1 ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.252      ; 2.114      ;
; 1.864 ; E1s.E1M4~1 ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.251      ; 2.115      ;
; 1.880 ; reset      ; s.MOVE5~1     ; reset        ; reset       ; -0.500       ; 1.908      ; 3.288      ;
; 1.884 ; E1s.E1M3~1 ; E1s.E1M4~1    ; reset        ; reset       ; 0.000        ; 0.050      ; 1.934      ;
; 1.887 ; reset      ; E1s.E1M3~1    ; reset        ; reset       ; -0.500       ; 1.588      ; 2.975      ;
; 1.896 ; reset      ; E1s.E1M6~1    ; reset        ; reset       ; -0.500       ; 1.705      ; 3.101      ;
; 1.907 ; s.START~1  ; s.MOVE1~1     ; reset        ; reset       ; 0.000        ; 0.052      ; 1.959      ;
; 1.921 ; s.MOVE7~1  ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.200      ; 2.121      ;
; 1.923 ; s.MOVE7~1  ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.199      ; 2.122      ;
; 1.930 ; s.MOVE1~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.128      ; 2.058      ;
; 1.930 ; reset      ; s.MOVE4~1     ; reset        ; reset       ; 0.000        ; 1.350      ; 3.280      ;
; 1.946 ; s.START~1  ; s.MOVE2~1     ; reset        ; reset       ; 0.000        ; -0.105     ; 1.841      ;
; 1.976 ; s.MOVE4~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.589      ; 2.565      ;
; 1.995 ; reset      ; s.MOVE8~1     ; reset        ; reset       ; -0.500       ; 1.809      ; 3.304      ;
; 1.996 ; E1s.E1M2~1 ; E1s.E1M2~1    ; reset        ; reset       ; 0.000        ; 0.045      ; 2.041      ;
; 1.997 ; reset      ; s.MOVE3~1     ; reset        ; reset       ; -0.500       ; 1.808      ; 3.305      ;
; 1.998 ; s.START~1  ; s.MOVE6~1     ; reset        ; reset       ; 0.000        ; -0.127     ; 1.871      ;
; 2.006 ; reset      ; E1s.E1M5~1    ; reset        ; reset       ; -0.500       ; 1.597      ; 3.103      ;
; 2.033 ; s.MOVE2~1  ; s.MOVE1~1     ; reset        ; reset       ; 0.000        ; 0.201      ; 2.234      ;
; 2.045 ; s.MOVE1~1  ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.029      ; 2.074      ;
; 2.047 ; s.MOVE1~1  ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.028      ; 2.075      ;
; 2.049 ; s.START~1  ; s.DONE~1      ; reset        ; reset       ; 0.000        ; 0.053      ; 2.102      ;
; 2.056 ; E1s.E1M2~1 ; E1s.E1M3~1    ; reset        ; reset       ; 0.000        ; -0.077     ; 1.979      ;
; 2.067 ; s.MOVE6~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.220      ; 2.287      ;
; 2.072 ; s.MOVE2~1  ; s.MOVE2~1     ; reset        ; reset       ; 0.000        ; 0.044      ; 2.116      ;
; 2.077 ; s.MOVE4~1  ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.490      ; 2.567      ;
; 2.079 ; s.MOVE4~1  ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.489      ; 2.568      ;
; 2.086 ; E1s.E1M4~1 ; s.MOVE1~1     ; reset        ; reset       ; 0.000        ; 0.273      ; 2.359      ;
; 2.110 ; s.START~1  ; s.MOVE4~1     ; reset        ; reset       ; 0.000        ; -0.428     ; 1.682      ;
; 2.111 ; E1s.E1M2~1 ; E1s.E1M5~1    ; reset        ; reset       ; 0.000        ; -0.068     ; 2.043      ;
; 2.113 ; s.MOVE3~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.069      ; 2.182      ;
; 2.124 ; s.MOVE2~1  ; s.MOVE6~1     ; reset        ; reset       ; 0.000        ; 0.022      ; 2.146      ;
; 2.125 ; E1s.E1M4~1 ; s.MOVE2~1     ; reset        ; reset       ; 0.000        ; 0.116      ; 2.241      ;
; 2.125 ; s.MOVE2~1  ; s.DONE~1      ; reset        ; reset       ; 0.000        ; 0.202      ; 2.327      ;
; 2.139 ; E1s.E1M3~1 ; E1s.E1M1~1    ; reset        ; reset       ; 0.000        ; 0.040      ; 2.179      ;
; 2.157 ; E1s.E1M2~1 ; E1s.E1M4~1    ; reset        ; reset       ; 0.000        ; -0.067     ; 2.090      ;
; 2.164 ; s.DONE~1   ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.047      ; 2.211      ;
; 2.176 ; s.MOVE7~1  ; s.MOVE1~1     ; reset        ; reset       ; 0.000        ; 0.221      ; 2.397      ;
; 2.177 ; E1s.E1M4~1 ; s.MOVE6~1     ; reset        ; reset       ; 0.000        ; 0.094      ; 2.271      ;
; 2.193 ; reset      ; color_in[2]~5 ; reset        ; reset       ; 0.000        ; 2.048      ; 4.241      ;
; 2.194 ; s.MOVE6~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.300      ; 2.494      ;
; 2.210 ; E1s.E1M2~1 ; E1s.E1M6~1    ; reset        ; reset       ; 0.000        ; 0.040      ; 2.250      ;
; 2.219 ; reset      ; s.MOVE1~1     ; reset        ; reset       ; -0.500       ; 1.830      ; 3.549      ;
; 2.221 ; s.MOVE7~1  ; s.MOVE2~1     ; reset        ; reset       ; 0.000        ; 0.064      ; 2.285      ;
; 2.228 ; E1s.E1M4~1 ; s.DONE~1      ; reset        ; reset       ; 0.000        ; 0.274      ; 2.502      ;
; 2.232 ; s.MOVE2~1  ; s.MOVE4~1     ; reset        ; reset       ; 0.000        ; -0.279     ; 1.953      ;
; 2.240 ; s.MOVE3~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.149      ; 2.389      ;
; 2.253 ; s.MOVE7~1  ; s.DONE~1      ; reset        ; reset       ; 0.000        ; 0.222      ; 2.475      ;
; 2.258 ; reset      ; s.MOVE2~1     ; reset        ; reset       ; -0.500       ; 1.673      ; 3.431      ;
; 2.269 ; s.MOVE1~1  ; s.MOVE1~1     ; reset        ; reset       ; 0.000        ; 0.050      ; 2.319      ;
; 2.273 ; E1s.E1M4~1 ; color_in[5]~1 ; reset        ; reset       ; 0.000        ; 0.295      ; 2.568      ;
; 2.273 ; s.MOVE7~1  ; s.MOVE6~1     ; reset        ; reset       ; 0.000        ; 0.042      ; 2.315      ;
; 2.287 ; s.MOVE5~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; -0.027     ; 2.260      ;
; 2.287 ; reset      ; color_in[5]~1 ; reset        ; reset       ; 0.000        ; 1.852      ; 4.139      ;
; 2.289 ; E1s.E1M4~1 ; s.MOVE4~1     ; reset        ; reset       ; 0.000        ; -0.207     ; 2.082      ;
; 2.291 ; s.DONE~1   ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.127      ; 2.418      ;
+-------+------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                           ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.698 ; reset     ; s.DONE~_emulated      ; reset        ; clock       ; 0.500        ; 2.697      ; 4.884      ;
; -1.698 ; reset     ; s.MOVE1~_emulated     ; reset        ; clock       ; 0.500        ; 2.697      ; 4.884      ;
; -1.654 ; reset     ; s.MOVE8~_emulated     ; reset        ; clock       ; 0.500        ; 2.702      ; 4.845      ;
; -1.654 ; reset     ; s.MOVE3~_emulated     ; reset        ; clock       ; 0.500        ; 2.702      ; 4.845      ;
; -1.630 ; reset     ; s.START~_emulated     ; reset        ; clock       ; 0.500        ; 2.701      ; 4.820      ;
; -1.606 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 0.500        ; 2.700      ; 4.795      ;
; -1.597 ; reset     ; s.MOVE2~_emulated     ; reset        ; clock       ; 0.500        ; 2.704      ; 4.790      ;
; -1.590 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 0.500        ; 2.703      ; 4.782      ;
; -1.590 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 0.500        ; 2.703      ; 4.782      ;
; -1.590 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 0.500        ; 2.703      ; 4.782      ;
; -1.590 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 0.500        ; 2.703      ; 4.782      ;
; -1.577 ; reset     ; s.MOVE4~_emulated     ; reset        ; clock       ; 0.500        ; 2.702      ; 4.768      ;
; -1.577 ; reset     ; s.MOVE6~_emulated     ; reset        ; clock       ; 0.500        ; 2.702      ; 4.768      ;
; -1.577 ; reset     ; s.MOVE7~_emulated     ; reset        ; clock       ; 0.500        ; 2.702      ; 4.768      ;
; -1.567 ; reset     ; s.MOVE5~_emulated     ; reset        ; clock       ; 0.500        ; 2.702      ; 4.758      ;
; -1.541 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 0.500        ; 2.704      ; 4.734      ;
; -1.541 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 0.500        ; 2.704      ; 4.734      ;
; -1.541 ; reset     ; color_in[5]~_emulated ; reset        ; clock       ; 0.500        ; 2.704      ; 4.734      ;
; -1.311 ; reset     ; s.DONE~_emulated      ; reset        ; clock       ; 1.000        ; 2.697      ; 4.997      ;
; -1.311 ; reset     ; s.MOVE1~_emulated     ; reset        ; clock       ; 1.000        ; 2.697      ; 4.997      ;
; -1.251 ; reset     ; s.MOVE8~_emulated     ; reset        ; clock       ; 1.000        ; 2.702      ; 4.942      ;
; -1.251 ; reset     ; s.MOVE3~_emulated     ; reset        ; clock       ; 1.000        ; 2.702      ; 4.942      ;
; -1.229 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 1.000        ; 2.700      ; 4.918      ;
; -1.225 ; reset     ; s.START~_emulated     ; reset        ; clock       ; 1.000        ; 2.701      ; 4.915      ;
; -1.197 ; reset     ; s.MOVE2~_emulated     ; reset        ; clock       ; 1.000        ; 2.704      ; 4.890      ;
; -1.189 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 1.000        ; 2.703      ; 4.881      ;
; -1.189 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 1.000        ; 2.703      ; 4.881      ;
; -1.189 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 1.000        ; 2.703      ; 4.881      ;
; -1.189 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 1.000        ; 2.703      ; 4.881      ;
; -1.177 ; reset     ; s.MOVE4~_emulated     ; reset        ; clock       ; 1.000        ; 2.702      ; 4.868      ;
; -1.177 ; reset     ; s.MOVE6~_emulated     ; reset        ; clock       ; 1.000        ; 2.702      ; 4.868      ;
; -1.177 ; reset     ; s.MOVE7~_emulated     ; reset        ; clock       ; 1.000        ; 2.702      ; 4.868      ;
; -1.176 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 1.000        ; 2.704      ; 4.869      ;
; -1.176 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 1.000        ; 2.704      ; 4.869      ;
; -1.176 ; reset     ; color_in[5]~_emulated ; reset        ; clock       ; 1.000        ; 2.704      ; 4.869      ;
; -1.168 ; reset     ; s.MOVE5~_emulated     ; reset        ; clock       ; 1.000        ; 2.702      ; 4.859      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                           ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 1.673 ; reset     ; s.MOVE5~_emulated     ; reset        ; clock       ; 0.000        ; 2.803      ; 4.677      ;
; 1.681 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 0.000        ; 2.804      ; 4.686      ;
; 1.681 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 0.000        ; 2.804      ; 4.686      ;
; 1.681 ; reset     ; color_in[5]~_emulated ; reset        ; clock       ; 0.000        ; 2.804      ; 4.686      ;
; 1.682 ; reset     ; s.MOVE4~_emulated     ; reset        ; clock       ; 0.000        ; 2.803      ; 4.686      ;
; 1.682 ; reset     ; s.MOVE6~_emulated     ; reset        ; clock       ; 0.000        ; 2.803      ; 4.686      ;
; 1.682 ; reset     ; s.MOVE7~_emulated     ; reset        ; clock       ; 0.000        ; 2.803      ; 4.686      ;
; 1.693 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 0.000        ; 2.804      ; 4.698      ;
; 1.693 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 0.000        ; 2.804      ; 4.698      ;
; 1.693 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 0.000        ; 2.804      ; 4.698      ;
; 1.693 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 0.000        ; 2.804      ; 4.698      ;
; 1.703 ; reset     ; s.MOVE2~_emulated     ; reset        ; clock       ; 0.000        ; 2.804      ; 4.708      ;
; 1.728 ; reset     ; s.START~_emulated     ; reset        ; clock       ; 0.000        ; 2.802      ; 4.731      ;
; 1.733 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 0.000        ; 2.800      ; 4.734      ;
; 1.753 ; reset     ; s.MOVE8~_emulated     ; reset        ; clock       ; 0.000        ; 2.803      ; 4.757      ;
; 1.753 ; reset     ; s.MOVE3~_emulated     ; reset        ; clock       ; 0.000        ; 2.803      ; 4.757      ;
; 1.812 ; reset     ; s.DONE~_emulated      ; reset        ; clock       ; 0.000        ; 2.797      ; 4.810      ;
; 1.812 ; reset     ; s.MOVE1~_emulated     ; reset        ; clock       ; 0.000        ; 2.797      ; 4.810      ;
; 2.052 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; -0.500       ; 2.804      ; 4.557      ;
; 2.052 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; -0.500       ; 2.804      ; 4.557      ;
; 2.052 ; reset     ; color_in[5]~_emulated ; reset        ; clock       ; -0.500       ; 2.804      ; 4.557      ;
; 2.076 ; reset     ; s.MOVE5~_emulated     ; reset        ; clock       ; -0.500       ; 2.803      ; 4.580      ;
; 2.086 ; reset     ; s.MOVE4~_emulated     ; reset        ; clock       ; -0.500       ; 2.803      ; 4.590      ;
; 2.086 ; reset     ; s.MOVE6~_emulated     ; reset        ; clock       ; -0.500       ; 2.803      ; 4.590      ;
; 2.086 ; reset     ; s.MOVE7~_emulated     ; reset        ; clock       ; -0.500       ; 2.803      ; 4.590      ;
; 2.098 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; -0.500       ; 2.804      ; 4.603      ;
; 2.098 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; -0.500       ; 2.804      ; 4.603      ;
; 2.098 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; -0.500       ; 2.804      ; 4.603      ;
; 2.098 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; -0.500       ; 2.804      ; 4.603      ;
; 2.106 ; reset     ; s.MOVE2~_emulated     ; reset        ; clock       ; -0.500       ; 2.804      ; 4.611      ;
; 2.115 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; -0.500       ; 2.800      ; 4.616      ;
; 2.137 ; reset     ; s.START~_emulated     ; reset        ; clock       ; -0.500       ; 2.802      ; 4.640      ;
; 2.160 ; reset     ; s.MOVE8~_emulated     ; reset        ; clock       ; -0.500       ; 2.803      ; 4.664      ;
; 2.160 ; reset     ; s.MOVE3~_emulated     ; reset        ; clock       ; -0.500       ; 2.803      ; 4.664      ;
; 2.204 ; reset     ; s.DONE~_emulated      ; reset        ; clock       ; -0.500       ; 2.797      ; 4.702      ;
; 2.204 ; reset     ; s.MOVE1~_emulated     ; reset        ; clock       ; -0.500       ; 2.797      ; 4.702      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                          ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; reset                              ; -9.027 ; -124.683      ;
; Clock_divider:clk_25_MHz|clock_out ; -8.293 ; -93.241       ;
; clock                              ; -0.990 ; -48.811       ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                          ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; Clock_divider:clk_25_MHz|clock_out ; 0.173 ; 0.000         ;
; clock                              ; 0.240 ; 0.000         ;
; reset                              ; 0.636 ; 0.000         ;
+------------------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; -1.160 ; -19.746              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 0.644 ; 0.000                ;
+-------+-------+----------------------+


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -3.000 ; -84.130       ;
; reset                              ; -3.000 ; -3.000        ;
; Clock_divider:clk_25_MHz|clock_out ; -1.000 ; -37.000       ;
+------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'reset'                                                                                              ;
+--------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -9.027 ; Clock_divider_E1:clk_E1|clock_out ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.235     ; 8.780      ;
; -8.662 ; E1s.E1M3~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.235     ; 8.415      ;
; -8.630 ; E1s.E1M6~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.235     ; 8.383      ;
; -8.582 ; E1s.E1M2~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.235     ; 8.335      ;
; -8.551 ; E1s.E1M5~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.236     ; 8.303      ;
; -7.998 ; E1s.E1M1~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.235     ; 7.751      ;
; -7.563 ; reset                             ; color_in[2]~5 ; reset        ; reset       ; 0.500        ; 1.419      ; 9.000      ;
; -7.562 ; E1s.E1M6~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.181      ; 8.261      ;
; -7.555 ; E1s.E1M3~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.237      ; 8.310      ;
; -7.539 ; E1s.E1M2~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.177      ; 8.234      ;
; -7.533 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -0.454     ; 7.128      ;
; -7.505 ; reset                             ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 1.419      ; 9.442      ;
; -7.449 ; E1s.E1M5~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.233      ; 8.200      ;
; -7.442 ; E1s.E1M4~_emulated                ; color_in[2]~5 ; clock        ; reset       ; 0.500        ; -0.236     ; 7.194      ;
; -7.210 ; Clock_divider_E1:clk_E1|clock_out ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -0.375     ; 6.914      ;
; -7.168 ; E1s.E1M3~_emulated                ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -0.454     ; 6.763      ;
; -7.136 ; E1s.E1M6~_emulated                ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -0.454     ; 6.731      ;
; -7.106 ; Clock_divider_E1:clk_E1|clock_out ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -0.346     ; 6.809      ;
; -7.088 ; E1s.E1M2~_emulated                ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -0.454     ; 6.683      ;
; -7.057 ; E1s.E1M5~_emulated                ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -0.455     ; 6.651      ;
; -7.016 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -0.440     ; 6.625      ;
; -7.013 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -0.639     ; 6.518      ;
; -6.994 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -0.454     ; 6.684      ;
; -6.937 ; E1s.E1M1~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.237      ; 7.692      ;
; -6.925 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -0.346     ; 6.711      ;
; -6.862 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE3~1     ; clock        ; reset       ; 0.500        ; -0.365     ; 6.546      ;
; -6.860 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE8~1     ; clock        ; reset       ; 0.500        ; -0.365     ; 6.544      ;
; -6.846 ; E1s.E1M3~_emulated                ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -0.375     ; 6.550      ;
; -6.769 ; E1s.E1M2~_emulated                ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -0.375     ; 6.473      ;
; -6.743 ; Clock_divider_E1:clk_E1|clock_out ; s.START~1     ; clock        ; reset       ; 0.500        ; -0.349     ; 6.443      ;
; -6.742 ; E1s.E1M3~_emulated                ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -0.346     ; 6.445      ;
; -6.738 ; E1s.E1M5~_emulated                ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -0.376     ; 6.441      ;
; -6.737 ; Clock_divider_E1:clk_E1|clock_out ; s.MOVE5~1     ; clock        ; reset       ; 0.500        ; -0.329     ; 6.559      ;
; -6.703 ; E1s.E1M6~_emulated                ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -0.375     ; 6.407      ;
; -6.702 ; E1s.E1M6~_emulated                ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -0.346     ; 6.405      ;
; -6.665 ; E1s.E1M2~_emulated                ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -0.346     ; 6.368      ;
; -6.651 ; E1s.E1M3~_emulated                ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -0.440     ; 6.260      ;
; -6.648 ; E1s.E1M3~_emulated                ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -0.639     ; 6.153      ;
; -6.637 ; E1s.E1M4~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -0.490     ; 6.191      ;
; -6.634 ; E1s.E1M5~_emulated                ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -0.347     ; 6.336      ;
; -6.629 ; E1s.E1M3~_emulated                ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -0.454     ; 6.319      ;
; -6.619 ; E1s.E1M6~_emulated                ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -0.440     ; 6.228      ;
; -6.616 ; E1s.E1M6~_emulated                ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -0.639     ; 6.121      ;
; -6.597 ; E1s.E1M6~_emulated                ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -0.454     ; 6.287      ;
; -6.570 ; E1s.E1M2~_emulated                ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -0.639     ; 6.075      ;
; -6.560 ; E1s.E1M3~_emulated                ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -0.346     ; 6.346      ;
; -6.542 ; E1s.E1M2~_emulated                ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -0.440     ; 6.151      ;
; -6.539 ; E1s.E1M5~_emulated                ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -0.640     ; 6.043      ;
; -6.528 ; E1s.E1M6~_emulated                ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -0.346     ; 6.314      ;
; -6.511 ; E1s.E1M5~_emulated                ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -0.441     ; 6.119      ;
; -6.504 ; E1s.E1M1~_emulated                ; s.MOVE7~1     ; clock        ; reset       ; 0.500        ; -0.454     ; 6.099      ;
; -6.497 ; E1s.E1M3~_emulated                ; s.MOVE3~1     ; clock        ; reset       ; 0.500        ; -0.365     ; 6.181      ;
; -6.495 ; E1s.E1M3~_emulated                ; s.MOVE8~1     ; clock        ; reset       ; 0.500        ; -0.365     ; 6.179      ;
; -6.488 ; E1s.E1M4~1                        ; color_in[2]~5 ; reset        ; reset       ; 1.000        ; 0.232      ; 7.238      ;
; -6.476 ; E1s.E1M2~_emulated                ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -0.454     ; 6.166      ;
; -6.465 ; E1s.E1M6~_emulated                ; s.MOVE3~1     ; clock        ; reset       ; 0.500        ; -0.365     ; 6.149      ;
; -6.464 ; E1s.E1M5~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -0.492     ; 6.015      ;
; -6.463 ; E1s.E1M6~_emulated                ; s.MOVE8~1     ; clock        ; reset       ; 0.500        ; -0.365     ; 6.147      ;
; -6.456 ; E1s.E1M2~_emulated                ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -0.346     ; 6.242      ;
; -6.454 ; E1s.E1M5~_emulated                ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -0.455     ; 6.143      ;
; -6.448 ; E1s.E1M3~_emulated                ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -0.495     ; 5.997      ;
; -6.438 ; E1s.E1M1~_emulated                ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -0.495     ; 6.081      ;
; -6.425 ; E1s.E1M5~_emulated                ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -0.347     ; 6.210      ;
; -6.387 ; E1s.E1M2~_emulated                ; s.MOVE3~1     ; clock        ; reset       ; 0.500        ; -0.365     ; 6.071      ;
; -6.385 ; E1s.E1M2~_emulated                ; s.MOVE8~1     ; clock        ; reset       ; 0.500        ; -0.365     ; 6.069      ;
; -6.379 ; E1s.E1M3~_emulated                ; s.START~1     ; clock        ; reset       ; 0.500        ; -0.349     ; 6.079      ;
; -6.376 ; E1s.E1M6~_emulated                ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -0.441     ; 6.079      ;
; -6.372 ; E1s.E1M3~_emulated                ; s.MOVE5~1     ; clock        ; reset       ; 0.500        ; -0.329     ; 6.194      ;
; -6.356 ; E1s.E1M5~_emulated                ; s.MOVE3~1     ; clock        ; reset       ; 0.500        ; -0.366     ; 6.039      ;
; -6.354 ; E1s.E1M5~_emulated                ; s.MOVE8~1     ; clock        ; reset       ; 0.500        ; -0.366     ; 6.037      ;
; -6.340 ; E1s.E1M6~_emulated                ; s.MOVE5~1     ; clock        ; reset       ; 0.500        ; -0.329     ; 6.162      ;
; -6.339 ; E1s.E1M6~_emulated                ; s.START~1     ; clock        ; reset       ; 0.500        ; -0.349     ; 6.039      ;
; -6.314 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -0.491     ; 5.866      ;
; -6.308 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -0.489     ; 5.863      ;
; -6.302 ; E1s.E1M2~_emulated                ; s.START~1     ; clock        ; reset       ; 0.500        ; -0.349     ; 6.002      ;
; -6.294 ; E1s.E1M2~_emulated                ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -0.437     ; 6.003      ;
; -6.287 ; E1s.E1M2~_emulated                ; s.MOVE5~1     ; clock        ; reset       ; 0.500        ; -0.329     ; 6.109      ;
; -6.271 ; E1s.E1M5~_emulated                ; s.START~1     ; clock        ; reset       ; 0.500        ; -0.350     ; 5.970      ;
; -6.256 ; E1s.E1M5~_emulated                ; s.MOVE5~1     ; clock        ; reset       ; 0.500        ; -0.330     ; 6.077      ;
; -6.161 ; E1s.E1M1~_emulated                ; color_in[5]~1 ; clock        ; reset       ; 0.500        ; -0.375     ; 5.865      ;
; -6.111 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M3~1    ; clock        ; reset       ; 0.500        ; -0.495     ; 5.660      ;
; -6.087 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M6~1    ; clock        ; reset       ; 0.500        ; -0.441     ; 5.790      ;
; -6.070 ; E1s.E1M1~_emulated                ; s.DONE~1      ; clock        ; reset       ; 0.500        ; -0.346     ; 5.773      ;
; -6.069 ; reset                             ; s.MOVE7~1     ; reset        ; reset       ; 0.500        ; 1.200      ; 7.348      ;
; -6.068 ; E1s.E1M6~1                        ; s.MOVE7~1     ; reset        ; reset       ; 1.000        ; -0.038     ; 6.609      ;
; -6.061 ; E1s.E1M3~1                        ; s.MOVE7~1     ; reset        ; reset       ; 1.000        ; 0.018      ; 6.658      ;
; -6.045 ; E1s.E1M2~1                        ; s.MOVE7~1     ; reset        ; reset       ; 1.000        ; -0.042     ; 6.582      ;
; -6.011 ; reset                             ; s.MOVE7~1     ; reset        ; reset       ; 1.000        ; 1.200      ; 7.790      ;
; -5.987 ; E1s.E1M1~_emulated                ; s.MOVE2~1     ; clock        ; reset       ; 0.500        ; -0.440     ; 5.596      ;
; -5.984 ; E1s.E1M1~_emulated                ; s.MOVE4~1     ; clock        ; reset       ; 0.500        ; -0.639     ; 5.489      ;
; -5.965 ; E1s.E1M1~_emulated                ; s.MOVE6~1     ; clock        ; reset       ; 0.500        ; -0.454     ; 5.655      ;
; -5.955 ; E1s.E1M5~1                        ; s.MOVE7~1     ; reset        ; reset       ; 1.000        ; 0.014      ; 6.548      ;
; -5.944 ; E1s.E1M3~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -0.489     ; 5.499      ;
; -5.926 ; E1s.E1M4~_emulated                ; E1s.E1M5~1    ; clock        ; reset       ; 0.500        ; -0.492     ; 5.477      ;
; -5.900 ; E1s.E1M6~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -0.489     ; 5.455      ;
; -5.896 ; E1s.E1M1~_emulated                ; s.MOVE1~1     ; clock        ; reset       ; 0.500        ; -0.346     ; 5.682      ;
; -5.867 ; E1s.E1M2~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -0.489     ; 5.422      ;
; -5.843 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M2~1    ; clock        ; reset       ; 0.500        ; -0.437     ; 5.552      ;
; -5.836 ; E1s.E1M5~_emulated                ; E1s.E1M4~1    ; clock        ; reset       ; 0.500        ; -0.490     ; 5.390      ;
; -5.834 ; Clock_divider_E1:clk_E1|clock_out ; E1s.E1M1~1    ; clock        ; reset       ; 0.500        ; -0.495     ; 5.477      ;
+--------+-----------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_divider:clk_25_MHz|clock_out'                                                                                                         ;
+--------+-----------------------------------+--------------------------------+--------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                        ; Launch Clock ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------+--------------+------------------------------------+--------------+------------+------------+
; -8.293 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.014     ; 9.256      ;
; -8.291 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.014     ; 9.254      ;
; -8.289 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.014     ; 9.252      ;
; -7.928 ; E1s.E1M3~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.014     ; 8.891      ;
; -7.926 ; E1s.E1M3~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.014     ; 8.889      ;
; -7.924 ; E1s.E1M3~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.014     ; 8.887      ;
; -7.896 ; E1s.E1M6~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.014     ; 8.859      ;
; -7.894 ; E1s.E1M6~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.014     ; 8.857      ;
; -7.892 ; E1s.E1M6~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.014     ; 8.855      ;
; -7.858 ; E1s.E1M6~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.402      ; 8.737      ;
; -7.856 ; E1s.E1M6~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.402      ; 8.735      ;
; -7.854 ; E1s.E1M6~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.402      ; 8.733      ;
; -7.851 ; E1s.E1M3~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.458      ; 8.786      ;
; -7.849 ; E1s.E1M3~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.458      ; 8.784      ;
; -7.848 ; E1s.E1M2~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.014     ; 8.811      ;
; -7.847 ; E1s.E1M3~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.458      ; 8.782      ;
; -7.846 ; E1s.E1M2~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.014     ; 8.809      ;
; -7.844 ; E1s.E1M2~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.014     ; 8.807      ;
; -7.835 ; E1s.E1M2~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.398      ; 8.710      ;
; -7.833 ; E1s.E1M2~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.398      ; 8.708      ;
; -7.831 ; E1s.E1M2~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.398      ; 8.706      ;
; -7.817 ; E1s.E1M5~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.015     ; 8.779      ;
; -7.815 ; E1s.E1M5~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.015     ; 8.777      ;
; -7.813 ; E1s.E1M5~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.015     ; 8.775      ;
; -7.801 ; reset                             ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.640      ; 9.918      ;
; -7.799 ; reset                             ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.640      ; 9.916      ;
; -7.797 ; reset                             ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.640      ; 9.914      ;
; -7.745 ; E1s.E1M5~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.454      ; 8.676      ;
; -7.743 ; E1s.E1M5~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.454      ; 8.674      ;
; -7.741 ; E1s.E1M5~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.454      ; 8.672      ;
; -7.264 ; E1s.E1M1~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.014     ; 8.227      ;
; -7.262 ; E1s.E1M1~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.014     ; 8.225      ;
; -7.260 ; E1s.E1M1~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.014     ; 8.223      ;
; -7.233 ; E1s.E1M1~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.458      ; 8.168      ;
; -7.231 ; E1s.E1M1~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.458      ; 8.166      ;
; -7.229 ; E1s.E1M1~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.458      ; 8.164      ;
; -6.859 ; reset                             ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 1.640      ; 9.476      ;
; -6.857 ; reset                             ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 1.640      ; 9.474      ;
; -6.855 ; reset                             ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 1.640      ; 9.472      ;
; -6.784 ; E1s.E1M4~1                        ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.453      ; 7.714      ;
; -6.782 ; E1s.E1M4~1                        ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.453      ; 7.712      ;
; -6.780 ; E1s.E1M4~1                        ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.453      ; 7.710      ;
; -6.708 ; E1s.E1M4~_emulated                ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.015     ; 7.670      ;
; -6.706 ; E1s.E1M4~_emulated                ; vga_driver:driver|green_reg[7] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.015     ; 7.668      ;
; -6.704 ; E1s.E1M4~_emulated                ; vga_driver:driver|green_reg[5] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.015     ; 7.666      ;
; -6.658 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.011     ; 7.624      ;
; -6.656 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.011     ; 7.622      ;
; -6.653 ; Clock_divider_E1:clk_E1|clock_out ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.011     ; 7.619      ;
; -6.294 ; E1s.E1M3~_emulated                ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.011     ; 7.260      ;
; -6.292 ; E1s.E1M3~_emulated                ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.011     ; 7.258      ;
; -6.289 ; E1s.E1M3~_emulated                ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.011     ; 7.255      ;
; -6.220 ; E1s.E1M3~1                        ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.461      ; 7.158      ;
; -6.218 ; E1s.E1M3~1                        ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.461      ; 7.156      ;
; -6.217 ; E1s.E1M2~_emulated                ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.011     ; 7.183      ;
; -6.215 ; E1s.E1M2~_emulated                ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.011     ; 7.181      ;
; -6.215 ; E1s.E1M3~1                        ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.461      ; 7.153      ;
; -6.212 ; E1s.E1M2~_emulated                ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.011     ; 7.178      ;
; -6.204 ; E1s.E1M2~1                        ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.401      ; 7.082      ;
; -6.202 ; E1s.E1M2~1                        ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.401      ; 7.080      ;
; -6.199 ; E1s.E1M2~1                        ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.401      ; 7.077      ;
; -6.186 ; E1s.E1M5~_emulated                ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.012     ; 7.151      ;
; -6.184 ; E1s.E1M5~_emulated                ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.012     ; 7.149      ;
; -6.181 ; E1s.E1M5~_emulated                ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.012     ; 7.146      ;
; -6.163 ; reset                             ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.643      ; 8.283      ;
; -6.161 ; reset                             ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.643      ; 8.281      ;
; -6.158 ; reset                             ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 1.643      ; 8.278      ;
; -6.151 ; E1s.E1M6~_emulated                ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.011     ; 7.117      ;
; -6.149 ; E1s.E1M6~_emulated                ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.011     ; 7.115      ;
; -6.146 ; E1s.E1M6~_emulated                ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.011     ; 7.112      ;
; -6.130 ; E1s.E1M6~1                        ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.405      ; 7.012      ;
; -6.128 ; E1s.E1M6~1                        ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.405      ; 7.010      ;
; -6.125 ; E1s.E1M6~1                        ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.405      ; 7.007      ;
; -6.114 ; E1s.E1M5~1                        ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.457      ; 7.048      ;
; -6.112 ; E1s.E1M5~1                        ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.457      ; 7.046      ;
; -6.109 ; E1s.E1M5~1                        ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.457      ; 7.043      ;
; -5.609 ; E1s.E1M1~_emulated                ; vga_driver:driver|red_reg[6]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.011     ; 6.575      ;
; -5.607 ; E1s.E1M1~_emulated                ; vga_driver:driver|red_reg[7]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.011     ; 6.573      ;
; -5.604 ; E1s.E1M1~_emulated                ; vga_driver:driver|red_reg[5]   ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.011     ; 6.570      ;
; -5.555 ; E1s.E1M1~1                        ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.461      ; 6.493      ;
; -5.553 ; E1s.E1M1~1                        ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.461      ; 6.491      ;
; -5.550 ; E1s.E1M1~1                        ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.461      ; 6.488      ;
; -5.228 ; reset                             ; vga_driver:driver|red_reg[6]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 1.643      ; 7.848      ;
; -5.226 ; reset                             ; vga_driver:driver|red_reg[7]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 1.643      ; 7.846      ;
; -5.223 ; reset                             ; vga_driver:driver|red_reg[5]   ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; 1.643      ; 7.843      ;
; -3.428 ; s.MOVE8~1                         ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.323      ; 4.228      ;
; -3.426 ; s.MOVE8~1                         ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.323      ; 4.226      ;
; -3.424 ; s.MOVE8~1                         ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.323      ; 4.224      ;
; -3.393 ; s.MOVE5~1                         ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.285      ; 4.155      ;
; -3.391 ; s.MOVE5~1                         ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.285      ; 4.153      ;
; -3.389 ; s.MOVE5~1                         ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.285      ; 4.151      ;
; -3.342 ; s.DONE~1                          ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.303      ; 4.122      ;
; -3.340 ; s.DONE~1                          ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.303      ; 4.120      ;
; -3.338 ; s.DONE~1                          ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.303      ; 4.118      ;
; -3.298 ; s.MOVE3~1                         ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.323      ; 4.098      ;
; -3.296 ; s.MOVE3~1                         ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.323      ; 4.096      ;
; -3.294 ; s.MOVE3~1                         ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.323      ; 4.094      ;
; -3.286 ; s.MOVE6~1                         ; vga_driver:driver|green_reg[6] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.415      ; 4.178      ;
; -3.284 ; s.MOVE6~1                         ; vga_driver:driver|green_reg[7] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.415      ; 4.176      ;
; -3.282 ; s.MOVE6~1                         ; vga_driver:driver|green_reg[5] ; reset        ; Clock_divider:clk_25_MHz|clock_out ; 0.500        ; 0.415      ; 4.174      ;
; -3.255 ; s.MOVE1~_emulated                 ; vga_driver:driver|green_reg[6] ; clock        ; Clock_divider:clk_25_MHz|clock_out ; 1.000        ; -0.009     ; 4.223      ;
+--------+-----------------------------------+--------------------------------+--------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                       ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.990 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.733      ;
; -0.990 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.733      ;
; -0.990 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.733      ;
; -0.990 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.733      ;
; -0.990 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.733      ;
; -0.990 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.733      ;
; -0.990 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.733      ;
; -0.990 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 1.000        ; -0.244     ; 1.733      ;
; -0.976 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|clock_out    ; clock        ; clock       ; 1.000        ; -0.037     ; 1.926      ;
; -0.972 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.918      ;
; -0.972 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.918      ;
; -0.972 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.918      ;
; -0.972 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.918      ;
; -0.972 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.918      ;
; -0.972 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.918      ;
; -0.972 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.918      ;
; -0.972 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 1.000        ; -0.041     ; 1.918      ;
; -0.962 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.707      ;
; -0.962 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.707      ;
; -0.962 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.707      ;
; -0.962 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.707      ;
; -0.962 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.707      ;
; -0.962 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.707      ;
; -0.962 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.707      ;
; -0.962 ; Clock_divider_E1:clk_E1|counter[19] ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 1.000        ; -0.242     ; 1.707      ;
; -0.958 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.701      ;
; -0.958 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.701      ;
; -0.958 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.701      ;
; -0.958 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.701      ;
; -0.958 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.701      ;
; -0.958 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.701      ;
; -0.958 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.701      ;
; -0.958 ; Clock_divider_E1:clk_E1|counter[4]  ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 1.000        ; -0.244     ; 1.701      ;
; -0.957 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.702      ;
; -0.957 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.702      ;
; -0.957 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.702      ;
; -0.957 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.702      ;
; -0.957 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.702      ;
; -0.957 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.702      ;
; -0.957 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.702      ;
; -0.957 ; Clock_divider_E1:clk_E1|counter[22] ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 1.000        ; -0.242     ; 1.702      ;
; -0.908 ; Clock_divider_E1:clk_E1|counter[5]  ; Clock_divider_E1:clk_E1|counter[18]  ; clock        ; clock       ; 1.000        ; -0.050     ; 1.845      ;
; -0.904 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[13]  ; clock        ; clock       ; 1.000        ; -0.244     ; 1.647      ;
; -0.904 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[14]  ; clock        ; clock       ; 1.000        ; -0.244     ; 1.647      ;
; -0.902 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.848      ;
; -0.902 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.848      ;
; -0.902 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.848      ;
; -0.902 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.848      ;
; -0.902 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.848      ;
; -0.902 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.848      ;
; -0.902 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.848      ;
; -0.902 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.848      ;
; -0.902 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.848      ;
; -0.902 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.848      ;
; -0.902 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.848      ;
; -0.902 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.848      ;
; -0.902 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.848      ;
; -0.902 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.041     ; 1.848      ;
; -0.902 ; Clock_divider_E1:clk_E1|counter[1]  ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 1.000        ; -0.041     ; 1.848      ;
; -0.902 ; Clock_divider_E1:clk_E1|counter[2]  ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 1.000        ; -0.041     ; 1.848      ;
; -0.896 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.641      ;
; -0.896 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.641      ;
; -0.896 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.641      ;
; -0.896 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.641      ;
; -0.896 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.641      ;
; -0.896 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.641      ;
; -0.896 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.242     ; 1.641      ;
; -0.896 ; Clock_divider_E1:clk_E1|counter[21] ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 1.000        ; -0.242     ; 1.641      ;
; -0.886 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[25]  ; clock        ; clock       ; 1.000        ; -0.052     ; 1.821      ;
; -0.886 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[23]  ; clock        ; clock       ; 1.000        ; -0.052     ; 1.821      ;
; -0.886 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[19]  ; clock        ; clock       ; 1.000        ; -0.052     ; 1.821      ;
; -0.886 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 1.000        ; -0.052     ; 1.821      ;
; -0.886 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[21]  ; clock        ; clock       ; 1.000        ; -0.052     ; 1.821      ;
; -0.886 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[22]  ; clock        ; clock       ; 1.000        ; -0.052     ; 1.821      ;
; -0.886 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[24]  ; clock        ; clock       ; 1.000        ; -0.052     ; 1.821      ;
; -0.886 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[26]  ; clock        ; clock       ; 1.000        ; -0.052     ; 1.821      ;
; -0.886 ; Clock_divider_E1:clk_E1|counter[6]  ; Clock_divider_E1:clk_E1|counter[27]  ; clock        ; clock       ; 1.000        ; -0.052     ; 1.821      ;
; -0.880 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[13]  ; clock        ; clock       ; 1.000        ; -0.041     ; 1.826      ;
; -0.880 ; Clock_divider_E1:clk_E1|counter[8]  ; Clock_divider_E1:clk_E1|counter[14]  ; clock        ; clock       ; 1.000        ; -0.041     ; 1.826      ;
; -0.878 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.621      ;
; -0.878 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.621      ;
; -0.878 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.621      ;
; -0.878 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.621      ;
; -0.878 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.621      ;
; -0.878 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.621      ;
; -0.878 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 1.000        ; -0.244     ; 1.621      ;
; -0.878 ; Clock_divider_E1:clk_E1|counter[12] ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 1.000        ; -0.244     ; 1.621      ;
; -0.876 ; Clock_divider:clk_25_MHz|counter[1] ; Clock_divider:clk_25_MHz|counter[0]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; Clock_divider:clk_25_MHz|counter[1] ; Clock_divider:clk_25_MHz|counter[8]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; Clock_divider:clk_25_MHz|counter[1] ; Clock_divider:clk_25_MHz|counter[1]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; Clock_divider:clk_25_MHz|counter[1] ; Clock_divider:clk_25_MHz|counter[2]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; Clock_divider:clk_25_MHz|counter[1] ; Clock_divider:clk_25_MHz|counter[3]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; Clock_divider:clk_25_MHz|counter[1] ; Clock_divider:clk_25_MHz|counter[4]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; Clock_divider:clk_25_MHz|counter[1] ; Clock_divider:clk_25_MHz|counter[5]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; Clock_divider:clk_25_MHz|counter[1] ; Clock_divider:clk_25_MHz|counter[6]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; Clock_divider:clk_25_MHz|counter[1] ; Clock_divider:clk_25_MHz|counter[7]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; Clock_divider:clk_25_MHz|counter[1] ; Clock_divider:clk_25_MHz|counter[10] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; Clock_divider:clk_25_MHz|counter[1] ; Clock_divider:clk_25_MHz|counter[9]  ; clock        ; clock       ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; Clock_divider:clk_25_MHz|counter[1] ; Clock_divider:clk_25_MHz|counter[11] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.821      ;
; -0.876 ; Clock_divider:clk_25_MHz|counter[1] ; Clock_divider:clk_25_MHz|counter[12] ; clock        ; clock       ; 1.000        ; -0.042     ; 1.821      ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_divider:clk_25_MHz|clock_out'                                                                                                                                                ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.173 ; vga_driver:driver|v_state.V_BACK_STATE   ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.050      ; 0.307      ;
; 0.181 ; vga_driver:driver|v_state.V_FRONT_STATE  ; vga_driver:driver|v_state.V_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_driver:driver|v_state.V_PULSE_STATE  ; vga_driver:driver|v_state.V_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_driver:driver|line_done              ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|h_state.H_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|h_state.H_ACTIVE_STATE ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_driver:driver|h_state.H_PULSE_STATE  ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.211 ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.337      ;
; 0.213 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.339      ;
; 0.217 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.343      ;
; 0.306 ; vga_driver:driver|h_counter[7]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.432      ;
; 0.310 ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.436      ;
; 0.311 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.437      ;
; 0.312 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.438      ;
; 0.313 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.439      ;
; 0.313 ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.439      ;
; 0.314 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.440      ;
; 0.315 ; vga_driver:driver|v_counter[9]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.441      ;
; 0.317 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.443      ;
; 0.321 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.447      ;
; 0.365 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.491      ;
; 0.367 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.493      ;
; 0.370 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.496      ;
; 0.372 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.498      ;
; 0.373 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.499      ;
; 0.379 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.505      ;
; 0.385 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[0]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.511      ;
; 0.391 ; vga_driver:driver|v_state.V_PULSE_STATE  ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.244      ; 0.719      ;
; 0.410 ; vga_driver:driver|vsync_reg              ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.536      ;
; 0.411 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.244      ; 0.739      ;
; 0.423 ; vga_driver:driver|h_state.H_PULSE_STATE  ; vga_driver:driver|h_state.H_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.549      ;
; 0.447 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.244      ; 0.775      ;
; 0.455 ; vga_driver:driver|h_counter[7]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.581      ;
; 0.461 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.587      ;
; 0.466 ; vga_driver:driver|v_counter[2]           ; vga_driver:driver|v_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.592      ;
; 0.468 ; vga_driver:driver|h_counter[8]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.594      ;
; 0.469 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.595      ;
; 0.470 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.596      ;
; 0.471 ; vga_driver:driver|v_counter[8]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.597      ;
; 0.471 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.597      ;
; 0.472 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.598      ;
; 0.472 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.598      ;
; 0.474 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.600      ;
; 0.475 ; vga_driver:driver|h_state.H_FRONT_STATE  ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.601      ;
; 0.475 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.601      ;
; 0.475 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.601      ;
; 0.478 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.604      ;
; 0.488 ; vga_driver:driver|h_state.H_BACK_STATE   ; vga_driver:driver|h_state.H_ACTIVE_STATE ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.041      ; 0.613      ;
; 0.497 ; vga_driver:driver|v_counter[0]           ; vga_driver:driver|v_counter[0]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.623      ;
; 0.499 ; vga_driver:driver|v_state.V_BACK_STATE   ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; -0.152     ; 0.431      ;
; 0.506 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|h_state.H_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.043      ; 0.633      ;
; 0.514 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.640      ;
; 0.516 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.642      ;
; 0.518 ; vga_driver:driver|h_counter[7]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.644      ;
; 0.521 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.647      ;
; 0.522 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.648      ;
; 0.524 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.650      ;
; 0.526 ; vga_driver:driver|h_state.H_ACTIVE_STATE ; vga_driver:driver|line_done              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.043      ; 0.653      ;
; 0.527 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.654      ;
; 0.528 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.654      ;
; 0.531 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.657      ;
; 0.532 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[1]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.658      ;
; 0.533 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.659      ;
; 0.534 ; vga_driver:driver|line_done              ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.243      ; 0.861      ;
; 0.535 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_state.H_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.043      ; 0.662      ;
; 0.535 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_counter[2]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.661      ;
; 0.535 ; vga_driver:driver|h_counter[6]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.661      ;
; 0.536 ; vga_driver:driver|v_counter[5]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.662      ;
; 0.537 ; vga_driver:driver|v_counter[6]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.663      ;
; 0.538 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.664      ;
; 0.541 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[7]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.667      ;
; 0.541 ; vga_driver:driver|v_counter[4]           ; vga_driver:driver|v_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.667      ;
; 0.542 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.043      ; 0.669      ;
; 0.544 ; vga_driver:driver|h_counter[4]           ; vga_driver:driver|h_counter[8]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.670      ;
; 0.547 ; vga_driver:driver|h_state.H_PULSE_STATE  ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.673      ;
; 0.551 ; vga_driver:driver|h_counter[0]           ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.043      ; 0.678      ;
; 0.556 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_state.V_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.244      ; 0.884      ;
; 0.560 ; vga_driver:driver|v_state.V_FRONT_STATE  ; vga_driver:driver|v_state.V_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.686      ;
; 0.563 ; vga_driver:driver|h_state.H_FRONT_STATE  ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.689      ;
; 0.570 ; vga_driver:driver|v_state.V_PULSE_STATE  ; vga_driver:driver|vsync_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.696      ;
; 0.573 ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|h_state.H_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.043      ; 0.700      ;
; 0.577 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.703      ;
; 0.579 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.705      ;
; 0.580 ; vga_driver:driver|h_counter[1]           ; vga_driver:driver|h_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.706      ;
; 0.582 ; vga_driver:driver|h_counter[3]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.708      ;
; 0.583 ; vga_driver:driver|h_state.H_FRONT_STATE  ; vga_driver:driver|h_state.H_FRONT_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.709      ;
; 0.584 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[3]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.710      ;
; 0.585 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.711      ;
; 0.587 ; vga_driver:driver|v_counter[1]           ; vga_driver:driver|v_counter[4]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.713      ;
; 0.588 ; vga_driver:driver|v_counter[3]           ; vga_driver:driver|v_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.714      ;
; 0.589 ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|h_state.H_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.043      ; 0.716      ;
; 0.590 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.716      ;
; 0.591 ; vga_driver:driver|h_counter[9]           ; vga_driver:driver|h_state.H_PULSE_STATE  ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.043      ; 0.718      ;
; 0.591 ; vga_driver:driver|v_counter[7]           ; vga_driver:driver|v_counter[9]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.717      ;
; 0.592 ; vga_driver:driver|v_state.V_BACK_STATE   ; vga_driver:driver|v_state.V_ACTIVE_STATE ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; -0.152     ; 0.524      ;
; 0.594 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[5]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.720      ;
; 0.596 ; vga_driver:driver|hysnc_reg              ; vga_driver:driver|hysnc_reg              ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.722      ;
; 0.596 ; vga_driver:driver|h_counter[5]           ; vga_driver:driver|h_state.H_BACK_STATE   ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.043      ; 0.723      ;
; 0.597 ; vga_driver:driver|h_counter[2]           ; vga_driver:driver|h_counter[6]           ; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 0.000        ; 0.042      ; 0.723      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; Clock_divider:clk_25_MHz|counter[25] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.568      ;
; 0.245 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.573      ;
; 0.253 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.581      ;
; 0.254 ; Clock_divider:clk_25_MHz|counter[24] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.582      ;
; 0.257 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.585      ;
; 0.257 ; Clock_divider:clk_25_MHz|counter[18] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.585      ;
; 0.257 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.585      ;
; 0.260 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[12]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.588      ;
; 0.284 ; Clock_divider_E1:clk_E1|counter[19]  ; Clock_divider_E1:clk_E1|counter[19]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.418      ;
; 0.285 ; Clock_divider_E1:clk_E1|counter[5]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.050      ; 0.419      ;
; 0.285 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.419      ;
; 0.285 ; Clock_divider_E1:clk_E1|counter[21]  ; Clock_divider_E1:clk_E1|counter[21]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.419      ;
; 0.285 ; Clock_divider_E1:clk_E1|counter[4]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.050      ; 0.419      ;
; 0.286 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[22]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.420      ;
; 0.287 ; Clock_divider:clk_25_MHz|counter[26] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.050      ; 0.421      ;
; 0.290 ; Clock_divider_E1:clk_E1|counter[11]  ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.424      ;
; 0.291 ; Clock_divider_E1:clk_E1|counter[25]  ; Clock_divider_E1:clk_E1|counter[25]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; Clock_divider_E1:clk_E1|counter[27]  ; Clock_divider_E1:clk_E1|counter[27]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; Clock_divider:clk_25_MHz|counter[19] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; Clock_divider:clk_25_MHz|counter[17] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.050      ; 0.425      ;
; 0.292 ; Clock_divider_E1:clk_E1|counter[12]  ; Clock_divider_E1:clk_E1|counter[12]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; Clock_divider:clk_25_MHz|counter[1]  ; Clock_divider:clk_25_MHz|counter[1]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; Clock_divider:clk_25_MHz|counter[3]  ; Clock_divider:clk_25_MHz|counter[3]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; Clock_divider:clk_25_MHz|counter[7]  ; Clock_divider:clk_25_MHz|counter[7]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[1]   ; clock        ; clock       ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; Clock_divider_E1:clk_E1|counter[23]  ; Clock_divider_E1:clk_E1|counter[23]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; Clock_divider:clk_25_MHz|counter[4]  ; Clock_divider:clk_25_MHz|counter[4]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Clock_divider:clk_25_MHz|counter[5]  ; Clock_divider:clk_25_MHz|counter[5]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; Clock_divider_E1:clk_E1|counter[24]  ; Clock_divider_E1:clk_E1|counter[24]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.428      ;
; 0.294 ; Clock_divider_E1:clk_E1|counter[26]  ; Clock_divider_E1:clk_E1|counter[26]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.428      ;
; 0.294 ; Clock_divider:clk_25_MHz|counter[6]  ; Clock_divider:clk_25_MHz|counter[6]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[21] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Clock_divider:clk_25_MHz|counter[25] ; Clock_divider:clk_25_MHz|counter[25] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Clock_divider:clk_25_MHz|counter[27] ; Clock_divider:clk_25_MHz|counter[27] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; Clock_divider:clk_25_MHz|counter[2]  ; Clock_divider:clk_25_MHz|counter[2]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.421      ;
; 0.295 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[20] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; Clock_divider:clk_25_MHz|counter[22] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[23] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.420      ;
; 0.296 ; Clock_divider_E1:clk_E1|counter[6]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.050      ; 0.430      ;
; 0.296 ; Clock_divider:clk_25_MHz|counter[24] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.421      ;
; 0.298 ; Clock_divider:clk_25_MHz|counter[11] ; Clock_divider:clk_25_MHz|counter[11] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[3]   ; clock        ; clock       ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; Clock_divider:clk_25_MHz|counter[9]  ; Clock_divider:clk_25_MHz|counter[9]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[9]   ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; Clock_divider:clk_25_MHz|counter[12] ; Clock_divider:clk_25_MHz|counter[12] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; Clock_divider:clk_25_MHz|counter[15] ; Clock_divider:clk_25_MHz|counter[15] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; Clock_divider_E1:clk_E1|counter[7]   ; Clock_divider_E1:clk_E1|counter[7]   ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; Clock_divider:clk_25_MHz|counter[8]  ; Clock_divider:clk_25_MHz|counter[8]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; Clock_divider:clk_25_MHz|counter[10] ; Clock_divider:clk_25_MHz|counter[10] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; Clock_divider:clk_25_MHz|counter[14] ; Clock_divider:clk_25_MHz|counter[14] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[8]   ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; Clock_divider_E1:clk_E1|counter[10]  ; Clock_divider_E1:clk_E1|counter[10]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[16] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; Clock_divider:clk_25_MHz|counter[18] ; Clock_divider:clk_25_MHz|counter[18] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.305 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.633      ;
; 0.305 ; Clock_divider:clk_25_MHz|counter[0]  ; Clock_divider:clk_25_MHz|counter[0]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.431      ;
; 0.306 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[0]   ; clock        ; clock       ; 0.000        ; 0.041      ; 0.431      ;
; 0.307 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.635      ;
; 0.308 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.636      ;
; 0.309 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.637      ;
; 0.309 ; Clock_divider:clk_25_MHz|counter[15] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.637      ;
; 0.311 ; Clock_divider_E1:clk_E1|counter[3]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.639      ;
; 0.312 ; Clock_divider_E1:clk_E1|counter[9]   ; Clock_divider_E1:clk_E1|counter[12]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.640      ;
; 0.316 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.644      ;
; 0.319 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[4]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.647      ;
; 0.319 ; Clock_divider_E1:clk_E1|counter[2]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.647      ;
; 0.319 ; Clock_divider:clk_25_MHz|counter[22] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.647      ;
; 0.322 ; Clock_divider:clk_25_MHz|counter[14] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.650      ;
; 0.323 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.651      ;
; 0.323 ; Clock_divider:clk_25_MHz|counter[16] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.651      ;
; 0.326 ; Clock_divider_E1:clk_E1|counter[8]   ; Clock_divider_E1:clk_E1|counter[12]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.654      ;
; 0.368 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.696      ;
; 0.371 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.699      ;
; 0.372 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.700      ;
; 0.375 ; Clock_divider:clk_25_MHz|counter[15] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.703      ;
; 0.376 ; Clock_divider_E1:clk_E1|counter[7]   ; Clock_divider_E1:clk_E1|counter[11]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.704      ;
; 0.379 ; Clock_divider_E1:clk_E1|counter[7]   ; Clock_divider_E1:clk_E1|counter[12]  ; clock        ; clock       ; 0.000        ; 0.244      ; 0.707      ;
; 0.382 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.710      ;
; 0.385 ; Clock_divider_E1:clk_E1|counter[0]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.244      ; 0.713      ;
; 0.385 ; Clock_divider:clk_25_MHz|counter[20] ; Clock_divider:clk_25_MHz|counter[26] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.713      ;
; 0.388 ; Clock_divider:clk_25_MHz|counter[12] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.716      ;
; 0.388 ; Clock_divider:clk_25_MHz|counter[14] ; Clock_divider:clk_25_MHz|counter[19] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.716      ;
; 0.433 ; Clock_divider_E1:clk_E1|counter[19]  ; Clock_divider_E1:clk_E1|counter[20]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.567      ;
; 0.434 ; Clock_divider_E1:clk_E1|counter[21]  ; Clock_divider_E1:clk_E1|counter[22]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.568      ;
; 0.434 ; Clock_divider_E1:clk_E1|counter[5]   ; Clock_divider_E1:clk_E1|counter[6]   ; clock        ; clock       ; 0.000        ; 0.050      ; 0.568      ;
; 0.439 ; Clock_divider_E1:clk_E1|counter[11]  ; Clock_divider_E1:clk_E1|counter[12]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.573      ;
; 0.440 ; Clock_divider_E1:clk_E1|counter[25]  ; Clock_divider_E1:clk_E1|counter[26]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.574      ;
; 0.440 ; Clock_divider:clk_25_MHz|counter[11] ; Clock_divider:clk_25_MHz|counter[17] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.768      ;
; 0.441 ; Clock_divider:clk_25_MHz|counter[3]  ; Clock_divider:clk_25_MHz|counter[4]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.567      ;
; 0.441 ; Clock_divider:clk_25_MHz|counter[1]  ; Clock_divider:clk_25_MHz|counter[2]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.567      ;
; 0.441 ; Clock_divider:clk_25_MHz|counter[7]  ; Clock_divider:clk_25_MHz|counter[8]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.567      ;
; 0.442 ; Clock_divider_E1:clk_E1|counter[23]  ; Clock_divider_E1:clk_E1|counter[24]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.576      ;
; 0.442 ; Clock_divider_E1:clk_E1|counter[1]   ; Clock_divider_E1:clk_E1|counter[2]   ; clock        ; clock       ; 0.000        ; 0.041      ; 0.567      ;
; 0.442 ; Clock_divider:clk_25_MHz|counter[5]  ; Clock_divider:clk_25_MHz|counter[6]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.568      ;
; 0.443 ; Clock_divider_E1:clk_E1|counter[20]  ; Clock_divider_E1:clk_E1|counter[21]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.577      ;
; 0.443 ; Clock_divider_E1:clk_E1|counter[4]   ; Clock_divider_E1:clk_E1|counter[5]   ; clock        ; clock       ; 0.000        ; 0.050      ; 0.577      ;
; 0.443 ; Clock_divider:clk_25_MHz|counter[21] ; Clock_divider:clk_25_MHz|counter[22] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.568      ;
; 0.444 ; Clock_divider_E1:clk_E1|counter[22]  ; Clock_divider_E1:clk_E1|counter[23]  ; clock        ; clock       ; 0.000        ; 0.050      ; 0.578      ;
; 0.444 ; Clock_divider:clk_25_MHz|counter[23] ; Clock_divider:clk_25_MHz|counter[24] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.569      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'reset'                                                                       ;
+-------+------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.636 ; reset      ; s.START~1     ; reset        ; reset       ; 0.000        ; 1.334      ; 1.970      ;
; 0.663 ; reset      ; E1s.E1M1~1    ; reset        ; reset       ; 0.000        ; 1.182      ; 1.845      ;
; 0.666 ; reset      ; E1s.E1M2~1    ; reset        ; reset       ; 0.000        ; 1.242      ; 1.908      ;
; 0.688 ; reset      ; s.START~1     ; reset        ; reset       ; -0.500       ; 1.334      ; 1.522      ;
; 0.703 ; reset      ; E1s.E1M4~1    ; reset        ; reset       ; 0.000        ; 1.187      ; 1.890      ;
; 0.718 ; E1s.E1M3~1 ; E1s.E1M2~1    ; reset        ; reset       ; 0.000        ; 0.083      ; 0.801      ;
; 0.724 ; reset      ; E1s.E1M3~1    ; reset        ; reset       ; 0.000        ; 1.182      ; 1.906      ;
; 0.725 ; reset      ; E1s.E1M2~1    ; reset        ; reset       ; -0.500       ; 1.242      ; 1.467      ;
; 0.732 ; reset      ; E1s.E1M1~1    ; reset        ; reset       ; -0.500       ; 1.182      ; 1.414      ;
; 0.734 ; s.START~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.029      ; 0.763      ;
; 0.744 ; reset      ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 1.355      ; 2.099      ;
; 0.745 ; reset      ; E1s.E1M6~1    ; reset        ; reset       ; 0.000        ; 1.238      ; 1.983      ;
; 0.760 ; E1s.E1M6~1 ; E1s.E1M1~1    ; reset        ; reset       ; 0.000        ; -0.031     ; 0.729      ;
; 0.768 ; s.MOVE2~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.120      ; 0.888      ;
; 0.772 ; reset      ; E1s.E1M4~1    ; reset        ; reset       ; -0.500       ; 1.187      ; 1.459      ;
; 0.778 ; reset      ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 1.317      ; 2.095      ;
; 0.780 ; reset      ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 1.317      ; 2.097      ;
; 0.790 ; reset      ; E1s.E1M3~1    ; reset        ; reset       ; -0.500       ; 1.182      ; 1.472      ;
; 0.795 ; reset      ; E1s.E1M5~1    ; reset        ; reset       ; 0.000        ; 1.186      ; 1.981      ;
; 0.798 ; E1s.E1M3~1 ; E1s.E1M6~1    ; reset        ; reset       ; 0.000        ; 0.079      ; 0.877      ;
; 0.799 ; reset      ; s.MOVE5~1     ; reset        ; reset       ; -0.500       ; 1.355      ; 1.654      ;
; 0.799 ; E1s.E1M6~1 ; E1s.E1M4~1    ; reset        ; reset       ; 0.000        ; -0.026     ; 0.773      ;
; 0.804 ; reset      ; E1s.E1M6~1    ; reset        ; reset       ; -0.500       ; 1.238      ; 1.542      ;
; 0.806 ; E1s.E1M4~1 ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.169      ; 0.975      ;
; 0.821 ; E1s.E1M5~1 ; E1s.E1M4~1    ; reset        ; reset       ; 0.000        ; 0.024      ; 0.845      ;
; 0.830 ; E1s.E1M1~1 ; E1s.E1M3~1    ; reset        ; reset       ; 0.000        ; 0.023      ; 0.853      ;
; 0.834 ; s.MOVE7~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.134      ; 0.968      ;
; 0.845 ; s.START~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.050      ; 0.895      ;
; 0.848 ; E1s.E1M3~1 ; E1s.E1M5~1    ; reset        ; reset       ; 0.000        ; 0.027      ; 0.875      ;
; 0.851 ; reset      ; s.MOVE8~1     ; reset        ; reset       ; -0.500       ; 1.317      ; 1.668      ;
; 0.853 ; reset      ; s.MOVE3~1     ; reset        ; reset       ; -0.500       ; 1.317      ; 1.670      ;
; 0.854 ; reset      ; E1s.E1M5~1    ; reset        ; reset       ; -0.500       ; 1.186      ; 1.540      ;
; 0.861 ; E1s.E1M1~1 ; E1s.E1M1~1    ; reset        ; reset       ; 0.000        ; 0.023      ; 0.884      ;
; 0.879 ; s.MOVE2~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.141      ; 1.020      ;
; 0.880 ; E1s.E1M3~1 ; E1s.E1M3~1    ; reset        ; reset       ; 0.000        ; 0.023      ; 0.903      ;
; 0.896 ; s.START~1  ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.012      ; 0.908      ;
; 0.898 ; s.START~1  ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.012      ; 0.910      ;
; 0.903 ; s.MOVE4~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.319      ; 1.222      ;
; 0.904 ; E1s.E1M6~1 ; E1s.E1M5~1    ; reset        ; reset       ; 0.000        ; -0.027     ; 0.877      ;
; 0.910 ; reset      ; s.MOVE1~1     ; reset        ; reset       ; 0.000        ; 1.336      ; 2.246      ;
; 0.917 ; E1s.E1M4~1 ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.190      ; 1.107      ;
; 0.919 ; s.MOVE1~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.026      ; 0.945      ;
; 0.929 ; E1s.E1M1~1 ; E1s.E1M2~1    ; reset        ; reset       ; 0.000        ; 0.083      ; 1.012      ;
; 0.930 ; E1s.E1M4~1 ; E1s.E1M6~1    ; reset        ; reset       ; 0.000        ; 0.073      ; 1.003      ;
; 0.931 ; s.MOVE2~1  ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.103      ; 1.034      ;
; 0.933 ; s.MOVE2~1  ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.103      ; 1.036      ;
; 0.935 ; reset      ; s.MOVE2~1     ; reset        ; reset       ; 0.000        ; 1.239      ; 2.174      ;
; 0.945 ; s.MOVE7~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.155      ; 1.100      ;
; 0.946 ; E1s.E1M3~1 ; E1s.E1M4~1    ; reset        ; reset       ; 0.000        ; 0.028      ; 0.974      ;
; 0.946 ; reset      ; s.DONE~1      ; reset        ; reset       ; 0.000        ; 1.337      ; 2.283      ;
; 0.956 ; E1s.E1M4~1 ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.152      ; 1.108      ;
; 0.956 ; reset      ; s.MOVE6~1     ; reset        ; reset       ; 0.000        ; 1.225      ; 2.181      ;
; 0.958 ; E1s.E1M4~1 ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.152      ; 1.110      ;
; 0.981 ; E1s.E1M2~1 ; E1s.E1M2~1    ; reset        ; reset       ; 0.000        ; 0.025      ; 1.006      ;
; 0.985 ; reset      ; s.MOVE1~1     ; reset        ; reset       ; -0.500       ; 1.336      ; 1.821      ;
; 0.997 ; s.MOVE7~1  ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.117      ; 1.114      ;
; 0.998 ; reset      ; s.DONE~1      ; reset        ; reset       ; -0.500       ; 1.337      ; 1.835      ;
; 0.999 ; s.MOVE7~1  ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.117      ; 1.116      ;
; 1.006 ; reset      ; s.MOVE2~1     ; reset        ; reset       ; -0.500       ; 1.239      ; 1.745      ;
; 1.008 ; E1s.E1M2~1 ; E1s.E1M3~1    ; reset        ; reset       ; 0.000        ; -0.035     ; 0.973      ;
; 1.014 ; s.MOVE4~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.340      ; 1.354      ;
; 1.028 ; s.START~1  ; s.MOVE1~1     ; reset        ; reset       ; 0.000        ; 0.031      ; 1.059      ;
; 1.030 ; s.MOVE1~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.047      ; 1.077      ;
; 1.044 ; s.START~1  ; s.DONE~1      ; reset        ; reset       ; 0.000        ; 0.032      ; 1.076      ;
; 1.048 ; s.MOVE6~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.134      ; 1.182      ;
; 1.050 ; reset      ; s.MOVE4~1     ; reset        ; reset       ; 0.000        ; 1.032      ; 2.082      ;
; 1.052 ; s.START~1  ; s.MOVE2~1     ; reset        ; reset       ; 0.000        ; -0.066     ; 0.986      ;
; 1.063 ; E1s.E1M2~1 ; E1s.E1M5~1    ; reset        ; reset       ; 0.000        ; -0.031     ; 1.032      ;
; 1.064 ; reset      ; s.MOVE6~1     ; reset        ; reset       ; -0.500       ; 1.225      ; 1.789      ;
; 1.065 ; s.MOVE2~1  ; s.MOVE1~1     ; reset        ; reset       ; 0.000        ; 0.122      ; 1.187      ;
; 1.066 ; s.MOVE4~1  ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.302      ; 1.368      ;
; 1.068 ; s.MOVE4~1  ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.302      ; 1.370      ;
; 1.074 ; s.START~1  ; s.MOVE6~1     ; reset        ; reset       ; 0.000        ; -0.080     ; 0.994      ;
; 1.076 ; s.MOVE3~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.045      ; 1.121      ;
; 1.078 ; s.MOVE2~1  ; s.DONE~1      ; reset        ; reset       ; 0.000        ; 0.123      ; 1.201      ;
; 1.082 ; s.MOVE1~1  ; s.MOVE8~1     ; reset        ; reset       ; 0.000        ; 0.009      ; 1.091      ;
; 1.084 ; s.MOVE1~1  ; s.MOVE3~1     ; reset        ; reset       ; 0.000        ; 0.009      ; 1.093      ;
; 1.086 ; s.MOVE2~1  ; s.MOVE2~1     ; reset        ; reset       ; 0.000        ; 0.025      ; 1.111      ;
; 1.088 ; E1s.E1M4~1 ; s.MOVE1~1     ; reset        ; reset       ; 0.000        ; 0.171      ; 1.259      ;
; 1.091 ; E1s.E1M2~1 ; E1s.E1M4~1    ; reset        ; reset       ; 0.000        ; -0.030     ; 1.061      ;
; 1.101 ; reset      ; color_in[2]~5 ; reset        ; reset       ; 0.000        ; 1.453      ; 2.554      ;
; 1.105 ; reset      ; s.MOVE4~1     ; reset        ; reset       ; -0.500       ; 1.032      ; 1.637      ;
; 1.107 ; s.DONE~1   ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.026      ; 1.133      ;
; 1.107 ; E1s.E1M3~1 ; E1s.E1M1~1    ; reset        ; reset       ; 0.000        ; 0.023      ; 1.130      ;
; 1.113 ; E1s.E1M4~1 ; s.MOVE2~1     ; reset        ; reset       ; 0.000        ; 0.074      ; 1.187      ;
; 1.116 ; E1s.E1M4~1 ; s.DONE~1      ; reset        ; reset       ; 0.000        ; 0.172      ; 1.288      ;
; 1.119 ; E1s.E1M2~1 ; E1s.E1M6~1    ; reset        ; reset       ; 0.000        ; 0.021      ; 1.140      ;
; 1.122 ; s.MOVE2~1  ; s.MOVE6~1     ; reset        ; reset       ; 0.000        ; 0.011      ; 1.133      ;
; 1.131 ; s.MOVE7~1  ; s.MOVE1~1     ; reset        ; reset       ; 0.000        ; 0.136      ; 1.267      ;
; 1.134 ; E1s.E1M4~1 ; s.MOVE6~1     ; reset        ; reset       ; 0.000        ; 0.060      ; 1.194      ;
; 1.144 ; s.MOVE7~1  ; s.DONE~1      ; reset        ; reset       ; 0.000        ; 0.137      ; 1.281      ;
; 1.151 ; s.START~1  ; s.MOVE4~1     ; reset        ; reset       ; 0.000        ; -0.273     ; 0.878      ;
; 1.151 ; s.MOVE5~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.009      ; 1.160      ;
; 1.152 ; s.MOVE7~1  ; s.MOVE2~1     ; reset        ; reset       ; 0.000        ; 0.039      ; 1.191      ;
; 1.159 ; s.MOVE6~1  ; s.MOVE5~1     ; reset        ; reset       ; 0.000        ; 0.155      ; 1.314      ;
; 1.165 ; E1s.E1M6~1 ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.121      ; 1.286      ;
; 1.170 ; reset      ; color_in[2]~5 ; reset        ; reset       ; -0.500       ; 1.453      ; 2.123      ;
; 1.183 ; E1s.E1M4~1 ; color_in[5]~1 ; reset        ; reset       ; 0.000        ; 0.153      ; 1.336      ;
; 1.184 ; s.MOVE8~1  ; s.START~1     ; reset        ; reset       ; 0.000        ; 0.045      ; 1.229      ;
; 1.185 ; s.MOVE2~1  ; s.MOVE4~1     ; reset        ; reset       ; 0.000        ; -0.182     ; 1.003      ;
+-------+------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                           ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.160 ; reset     ; s.DONE~_emulated      ; reset        ; clock       ; 0.500        ; 1.587      ; 3.224      ;
; -1.160 ; reset     ; s.MOVE1~_emulated     ; reset        ; clock       ; 0.500        ; 1.587      ; 3.224      ;
; -1.138 ; reset     ; s.MOVE8~_emulated     ; reset        ; clock       ; 0.500        ; 1.592      ; 3.207      ;
; -1.138 ; reset     ; s.MOVE3~_emulated     ; reset        ; clock       ; 0.500        ; 1.592      ; 3.207      ;
; -1.122 ; reset     ; s.START~_emulated     ; reset        ; clock       ; 0.500        ; 1.591      ; 3.190      ;
; -1.106 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 0.500        ; 1.589      ; 3.172      ;
; -1.094 ; reset     ; s.MOVE2~_emulated     ; reset        ; clock       ; 0.500        ; 1.592      ; 3.163      ;
; -1.086 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 0.500        ; 1.592      ; 3.155      ;
; -1.086 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 0.500        ; 1.592      ; 3.155      ;
; -1.086 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 0.500        ; 1.592      ; 3.155      ;
; -1.086 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 0.500        ; 1.592      ; 3.155      ;
; -1.081 ; reset     ; s.MOVE4~_emulated     ; reset        ; clock       ; 0.500        ; 1.591      ; 3.149      ;
; -1.081 ; reset     ; s.MOVE6~_emulated     ; reset        ; clock       ; 0.500        ; 1.591      ; 3.149      ;
; -1.081 ; reset     ; s.MOVE7~_emulated     ; reset        ; clock       ; 0.500        ; 1.591      ; 3.149      ;
; -1.070 ; reset     ; s.MOVE5~_emulated     ; reset        ; clock       ; 0.500        ; 1.592      ; 3.139      ;
; -1.057 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 0.500        ; 1.593      ; 3.127      ;
; -1.057 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 0.500        ; 1.593      ; 3.127      ;
; -1.057 ; reset     ; color_in[5]~_emulated ; reset        ; clock       ; 0.500        ; 1.593      ; 3.127      ;
; -0.029 ; reset     ; s.DONE~_emulated      ; reset        ; clock       ; 1.000        ; 1.587      ; 2.593      ;
; -0.029 ; reset     ; s.MOVE1~_emulated     ; reset        ; clock       ; 1.000        ; 1.587      ; 2.593      ;
; 0.006  ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 1.000        ; 1.589      ; 2.560      ;
; 0.008  ; reset     ; s.MOVE8~_emulated     ; reset        ; clock       ; 1.000        ; 1.592      ; 2.561      ;
; 0.008  ; reset     ; s.MOVE3~_emulated     ; reset        ; clock       ; 1.000        ; 1.592      ; 2.561      ;
; 0.017  ; reset     ; s.START~_emulated     ; reset        ; clock       ; 1.000        ; 1.591      ; 2.551      ;
; 0.040  ; reset     ; s.MOVE2~_emulated     ; reset        ; clock       ; 1.000        ; 1.592      ; 2.529      ;
; 0.047  ; reset     ; s.MOVE4~_emulated     ; reset        ; clock       ; 1.000        ; 1.591      ; 2.521      ;
; 0.047  ; reset     ; s.MOVE6~_emulated     ; reset        ; clock       ; 1.000        ; 1.591      ; 2.521      ;
; 0.047  ; reset     ; s.MOVE7~_emulated     ; reset        ; clock       ; 1.000        ; 1.591      ; 2.521      ;
; 0.048  ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 1.000        ; 1.592      ; 2.521      ;
; 0.048  ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 1.000        ; 1.592      ; 2.521      ;
; 0.048  ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 1.000        ; 1.592      ; 2.521      ;
; 0.048  ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 1.000        ; 1.592      ; 2.521      ;
; 0.055  ; reset     ; s.MOVE5~_emulated     ; reset        ; clock       ; 1.000        ; 1.592      ; 2.514      ;
; 0.059  ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 1.000        ; 1.593      ; 2.511      ;
; 0.059  ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 1.000        ; 1.593      ; 2.511      ;
; 0.059  ; reset     ; color_in[5]~_emulated ; reset        ; clock       ; 1.000        ; 1.593      ; 2.511      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                           ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.644 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; 0.000        ; 1.655      ; 2.413      ;
; 0.644 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; 0.000        ; 1.655      ; 2.413      ;
; 0.644 ; reset     ; color_in[5]~_emulated ; reset        ; clock       ; 0.000        ; 1.655      ; 2.413      ;
; 0.648 ; reset     ; s.MOVE5~_emulated     ; reset        ; clock       ; 0.000        ; 1.654      ; 2.416      ;
; 0.655 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; 0.000        ; 1.654      ; 2.423      ;
; 0.655 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; 0.000        ; 1.654      ; 2.423      ;
; 0.655 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; 0.000        ; 1.654      ; 2.423      ;
; 0.655 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; 0.000        ; 1.654      ; 2.423      ;
; 0.656 ; reset     ; s.MOVE4~_emulated     ; reset        ; clock       ; 0.000        ; 1.653      ; 2.423      ;
; 0.656 ; reset     ; s.MOVE6~_emulated     ; reset        ; clock       ; 0.000        ; 1.653      ; 2.423      ;
; 0.656 ; reset     ; s.MOVE7~_emulated     ; reset        ; clock       ; 0.000        ; 1.653      ; 2.423      ;
; 0.663 ; reset     ; s.MOVE2~_emulated     ; reset        ; clock       ; 0.000        ; 1.654      ; 2.431      ;
; 0.684 ; reset     ; s.START~_emulated     ; reset        ; clock       ; 0.000        ; 1.653      ; 2.451      ;
; 0.694 ; reset     ; s.MOVE8~_emulated     ; reset        ; clock       ; 0.000        ; 1.654      ; 2.462      ;
; 0.694 ; reset     ; s.MOVE3~_emulated     ; reset        ; clock       ; 0.000        ; 1.654      ; 2.462      ;
; 0.695 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; 0.000        ; 1.651      ; 2.460      ;
; 0.729 ; reset     ; s.DONE~_emulated      ; reset        ; clock       ; 0.000        ; 1.649      ; 2.492      ;
; 0.729 ; reset     ; s.MOVE1~_emulated     ; reset        ; clock       ; 0.000        ; 1.649      ; 2.492      ;
; 1.747 ; reset     ; E1s.E1M5~_emulated    ; reset        ; clock       ; -0.500       ; 1.655      ; 3.016      ;
; 1.747 ; reset     ; E1s.E1M4~_emulated    ; reset        ; clock       ; -0.500       ; 1.655      ; 3.016      ;
; 1.747 ; reset     ; color_in[5]~_emulated ; reset        ; clock       ; -0.500       ; 1.655      ; 3.016      ;
; 1.760 ; reset     ; s.MOVE5~_emulated     ; reset        ; clock       ; -0.500       ; 1.654      ; 3.028      ;
; 1.771 ; reset     ; s.MOVE4~_emulated     ; reset        ; clock       ; -0.500       ; 1.653      ; 3.038      ;
; 1.771 ; reset     ; s.MOVE6~_emulated     ; reset        ; clock       ; -0.500       ; 1.653      ; 3.038      ;
; 1.771 ; reset     ; s.MOVE7~_emulated     ; reset        ; clock       ; -0.500       ; 1.653      ; 3.038      ;
; 1.775 ; reset     ; E1s.E1M2~_emulated    ; reset        ; clock       ; -0.500       ; 1.654      ; 3.043      ;
; 1.775 ; reset     ; E1s.E1M1~_emulated    ; reset        ; clock       ; -0.500       ; 1.654      ; 3.043      ;
; 1.775 ; reset     ; E1s.E1M3~_emulated    ; reset        ; clock       ; -0.500       ; 1.654      ; 3.043      ;
; 1.775 ; reset     ; E1s.E1M6~_emulated    ; reset        ; clock       ; -0.500       ; 1.654      ; 3.043      ;
; 1.783 ; reset     ; s.MOVE2~_emulated     ; reset        ; clock       ; -0.500       ; 1.654      ; 3.051      ;
; 1.795 ; reset     ; color_in[2]~_emulated ; reset        ; clock       ; -0.500       ; 1.651      ; 3.060      ;
; 1.810 ; reset     ; s.START~_emulated     ; reset        ; clock       ; -0.500       ; 1.653      ; 3.077      ;
; 1.826 ; reset     ; s.MOVE8~_emulated     ; reset        ; clock       ; -0.500       ; 1.654      ; 3.094      ;
; 1.826 ; reset     ; s.MOVE3~_emulated     ; reset        ; clock       ; -0.500       ; 1.654      ; 3.094      ;
; 1.847 ; reset     ; s.DONE~_emulated      ; reset        ; clock       ; -0.500       ; 1.649      ; 3.110      ;
; 1.847 ; reset     ; s.MOVE1~_emulated     ; reset        ; clock       ; -0.500       ; 1.649      ; 3.110      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                               ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                    ; -19.715  ; 0.086 ; -1.932   ; 0.644   ; -3.000              ;
;  Clock_divider:clk_25_MHz|clock_out ; -18.194  ; 0.173 ; N/A      ; N/A     ; -1.285              ;
;  clock                              ; -3.280   ; 0.086 ; -1.932   ; 0.644   ; -3.000              ;
;  reset                              ; -19.715  ; 0.636 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                     ; -635.294 ; 0.0   ; -32.913  ; 0.0     ; -151.205            ;
;  Clock_divider:clk_25_MHz|clock_out ; -192.824 ; 0.000 ; N/A      ; N/A     ; -47.545             ;
;  clock                              ; -164.875 ; 0.000 ; -32.913  ; 0.000   ; -100.660            ;
;  reset                              ; -277.595 ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+-------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sync          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blank         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hsync         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sync          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; clk           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blank         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; hsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; sync          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; clk           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blank         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; hsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; vsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sync          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; clk           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blank         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; hsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vsync         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock                              ; clock                              ; 2430     ; 0        ; 0        ; 0        ;
; reset                              ; clock                              ; 0        ; 18       ; 0        ; 0        ;
; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 948      ; 0        ; 0        ; 0        ;
; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1673     ; 0        ; 0        ; 0        ;
; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 689      ; 1331     ; 0        ; 0        ;
; clock                              ; reset                              ; 0        ; 0        ; 606      ; 0        ;
; Clock_divider:clk_25_MHz|clock_out ; reset                              ; 0        ; 0        ; 140      ; 0        ;
; reset                              ; reset                              ; 0        ; 0        ; 408      ; 816      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock                              ; clock                              ; 2430     ; 0        ; 0        ; 0        ;
; reset                              ; clock                              ; 0        ; 18       ; 0        ; 0        ;
; clock                              ; Clock_divider:clk_25_MHz|clock_out ; 948      ; 0        ; 0        ; 0        ;
; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; 1673     ; 0        ; 0        ; 0        ;
; reset                              ; Clock_divider:clk_25_MHz|clock_out ; 689      ; 1331     ; 0        ; 0        ;
; clock                              ; reset                              ; 0        ; 0        ; 606      ; 0        ;
; Clock_divider:clk_25_MHz|clock_out ; reset                              ; 0        ; 0        ; 140      ; 0        ;
; reset                              ; reset                              ; 0        ; 0        ; 408      ; 816      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clock    ; 18       ; 18       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clock    ; 18       ; 18       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 126   ; 126  ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                         ;
+------------------------------------+------------------------------------+------+-------------+
; Target                             ; Clock                              ; Type ; Status      ;
+------------------------------------+------------------------------------+------+-------------+
; Clock_divider:clk_25_MHz|clock_out ; Clock_divider:clk_25_MHz|clock_out ; Base ; Constrained ;
; clock                              ; clock                              ; Base ; Constrained ;
; reset                              ; reset                              ; Base ; Constrained ;
+------------------------------------+------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blank       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blank       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Fri Dec 08 20:39:03 2023
Info: Command: quartus_sta frogger -c frogger
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 18 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'frogger.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name Clock_divider:clk_25_MHz|clock_out Clock_divider:clk_25_MHz|clock_out
    Info (332105): create_clock -period 1.000 -name reset reset
Warning (332125): Found combinational loop of 106 nodes File: C:/Users/benjamad/Documents/GitHub/ECE306_Final_Project/frogger.v Line: 44
    Warning (332126): Node "s.DONE~2|combout"
    Warning (332126): Node "s~1|datad"
    Warning (332126): Node "s~1|combout"
    Warning (332126): Node "s.DONE~2|datad"
    Warning (332126): Node "WideOr15~5|datad"
    Warning (332126): Node "WideOr15~5|combout"
    Warning (332126): Node "always4~0|datac"
    Warning (332126): Node "always4~0|combout"
    Warning (332126): Node "s~8|datac"
    Warning (332126): Node "s~8|combout"
    Warning (332126): Node "s.MOVE7~2|datac"
    Warning (332126): Node "s.MOVE7~2|combout"
    Warning (332126): Node "WideOr15~0|datad"
    Warning (332126): Node "WideOr15~0|combout"
    Warning (332126): Node "always4~0|dataa"
    Warning (332126): Node "Selector7~0|datab"
    Warning (332126): Node "Selector7~0|combout"
    Warning (332126): Node "WideOr15~0|datac"
    Warning (332126): Node "s~7|datac"
    Warning (332126): Node "s~7|combout"
    Warning (332126): Node "s.MOVE8~2|datad"
    Warning (332126): Node "s.MOVE8~2|combout"
    Warning (332126): Node "WideOr15~0|datab"
    Warning (332126): Node "WideOr15~5|datab"
    Warning (332126): Node "Selector7~0|datad"
    Warning (332126): Node "s~1|datab"
    Warning (332126): Node "Selector6~0|datad"
    Warning (332126): Node "Selector6~0|combout"
    Warning (332126): Node "WideOr15~0|dataa"
    Warning (332126): Node "s~8|datad"
    Warning (332126): Node "s~5|datac"
    Warning (332126): Node "s~5|combout"
    Warning (332126): Node "s.MOVE6~2|datac"
    Warning (332126): Node "s.MOVE6~2|combout"
    Warning (332126): Node "WideOr15~1|datac"
    Warning (332126): Node "WideOr15~1|combout"
    Warning (332126): Node "always4~0|datab"
    Warning (332126): Node "Selector5~0|datac"
    Warning (332126): Node "Selector5~0|combout"
    Warning (332126): Node "WideOr15~1|datab"
    Warning (332126): Node "s~5|datad"
    Warning (332126): Node "Selector6~0|datac"
    Warning (332126): Node "s~6|datad"
    Warning (332126): Node "s~6|combout"
    Warning (332126): Node "s.MOVE4~2|datad"
    Warning (332126): Node "s.MOVE4~2|combout"
    Warning (332126): Node "Selector4~0|datac"
    Warning (332126): Node "Selector4~0|combout"
    Warning (332126): Node "s~9|datac"
    Warning (332126): Node "s~9|combout"
    Warning (332126): Node "s.MOVE5~2|datad"
    Warning (332126): Node "s.MOVE5~2|combout"
    Warning (332126): Node "WideOr15~1|dataa"
    Warning (332126): Node "Selector4~0|dataa"
    Warning (332126): Node "Selector5~0|dataa"
    Warning (332126): Node "WideOr15~1|datad"
    Warning (332126): Node "WideOr15~2|dataa"
    Warning (332126): Node "WideOr15~2|combout"
    Warning (332126): Node "WideOr15~4|dataa"
    Warning (332126): Node "WideOr15~4|combout"
    Warning (332126): Node "WideOr15~5|datac"
    Warning (332126): Node "Selector3~0|datad"
    Warning (332126): Node "Selector3~0|combout"
    Warning (332126): Node "s~6|datac"
    Warning (332126): Node "WideOr15~2|datab"
    Warning (332126): Node "s~4|datad"
    Warning (332126): Node "s~4|combout"
    Warning (332126): Node "s.MOVE3~2|datad"
    Warning (332126): Node "s.MOVE3~2|combout"
    Warning (332126): Node "Selector3~0|datac"
    Warning (332126): Node "WideOr15~2|datac"
    Warning (332126): Node "Selector2~0|datac"
    Warning (332126): Node "Selector2~0|combout"
    Warning (332126): Node "s~4|datab"
    Warning (332126): Node "WideOr15~2|datad"
    Warning (332126): Node "s~3|datad"
    Warning (332126): Node "s~3|combout"
    Warning (332126): Node "s.MOVE2~2|datad"
    Warning (332126): Node "s.MOVE2~2|combout"
    Warning (332126): Node "Selector2~0|datad"
    Warning (332126): Node "WideOr15~4|datab"
    Warning (332126): Node "Selector1~0|datab"
    Warning (332126): Node "Selector1~0|combout"
    Warning (332126): Node "s~3|datac"
    Warning (332126): Node "WideOr15~4|datad"
    Warning (332126): Node "s~2|datab"
    Warning (332126): Node "s~2|combout"
    Warning (332126): Node "s.START~2|datad"
    Warning (332126): Node "s.START~2|combout"
    Warning (332126): Node "WideOr15~3|datad"
    Warning (332126): Node "WideOr15~3|combout"
    Warning (332126): Node "WideOr15~4|datac"
    Warning (332126): Node "s~2|datad"
    Warning (332126): Node "Selector0~0|datad"
    Warning (332126): Node "Selector0~0|combout"
    Warning (332126): Node "s~0|datac"
    Warning (332126): Node "s~0|combout"
    Warning (332126): Node "s.MOVE1~2|datad"
    Warning (332126): Node "s.MOVE1~2|combout"
    Warning (332126): Node "WideOr15~3|datac"
    Warning (332126): Node "Selector0~0|datac"
    Warning (332126): Node "Selector1~0|datac"
    Warning (332126): Node "s~0|datad"
    Warning (332126): Node "s~7|datad"
    Warning (332126): Node "s~1|datac"
    Warning (332126): Node "s~9|datad"
Critical Warning (332081): Design contains combinational loop of 106 nodes. Estimating the delays through the loop.
Warning (332125): Found combinational loop of 52 nodes File: C:/Users/benjamad/Documents/GitHub/ECE306_Final_Project/frogger.v Line: 68
    Warning (332126): Node "E1s.E1M4~2|combout"
    Warning (332126): Node "Selector14~0|datab"
    Warning (332126): Node "Selector14~0|combout"
    Warning (332126): Node "E1s.E1M6~2|dataa"
    Warning (332126): Node "E1s.E1M6~2|combout"
    Warning (332126): Node "Selector13~2|datab"
    Warning (332126): Node "Selector13~2|combout"
    Warning (332126): Node "E1s.E1M5~2|datab"
    Warning (332126): Node "E1s.E1M5~2|combout"
    Warning (332126): Node "Selector12~0|dataa"
    Warning (332126): Node "Selector12~0|combout"
    Warning (332126): Node "E1s.E1M4~2|datad"
    Warning (332126): Node "Selector10~2|dataa"
    Warning (332126): Node "Selector10~2|combout"
    Warning (332126): Node "Selector13~3|dataa"
    Warning (332126): Node "Selector13~3|combout"
    Warning (332126): Node "Selector12~0|datac"
    Warning (332126): Node "Selector13~2|datac"
    Warning (332126): Node "Selector14~0|datac"
    Warning (332126): Node "Selector10~4|datab"
    Warning (332126): Node "Selector10~4|combout"
    Warning (332126): Node "Selector10~3|datac"
    Warning (332126): Node "Selector10~3|combout"
    Warning (332126): Node "E1s.E1M2~2|datab"
    Warning (332126): Node "E1s.E1M2~2|combout"
    Warning (332126): Node "Selector13~3|datac"
    Warning (332126): Node "Selector10~4|dataa"
    Warning (332126): Node "Selector9~0|dataa"
    Warning (332126): Node "Selector9~0|combout"
    Warning (332126): Node "Selector9~1|dataa"
    Warning (332126): Node "Selector9~1|combout"
    Warning (332126): Node "E1s.E1M1~2|datab"
    Warning (332126): Node "E1s.E1M1~2|combout"
    Warning (332126): Node "Selector13~3|datab"
    Warning (332126): Node "Selector11~0|datab"
    Warning (332126): Node "Selector11~0|combout"
    Warning (332126): Node "E1s.E1M3~2|datab"
    Warning (332126): Node "E1s.E1M3~2|combout"
    Warning (332126): Node "Selector14~0|dataa"
    Warning (332126): Node "Selector10~4|datac"
    Warning (332126): Node "Selector10~3|datab"
    Warning (332126): Node "Selector13~2|dataa"
    Warning (332126): Node "Selector9~0|datad"
    Warning (332126): Node "Selector13~3|datad"
    Warning (332126): Node "Selector9~1|datab"
    Warning (332126): Node "Selector10~4|datad"
    Warning (332126): Node "Selector11~0|datac"
    Warning (332126): Node "Selector9~0|datac"
    Warning (332126): Node "Selector10~2|datad"
    Warning (332126): Node "Selector9~1|datac"
    Warning (332126): Node "Selector12~0|datad"
    Warning (332126): Node "Selector10~2|datab"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -19.715
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -19.715            -277.595 reset 
    Info (332119):   -18.194            -192.824 Clock_divider:clk_25_MHz|clock_out 
    Info (332119):    -3.280            -164.875 clock 
Info (332146): Worst-case hold slack is 0.086
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.086               0.000 clock 
    Info (332119):     0.385               0.000 Clock_divider:clk_25_MHz|clock_out 
    Info (332119):     1.382               0.000 reset 
Info (332146): Worst-case recovery slack is -1.932
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.932             -32.913 clock 
Info (332146): Worst-case removal slack is 1.701
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.701               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -100.660 clock 
    Info (332119):    -3.000              -3.000 reset 
    Info (332119):    -1.285             -47.545 Clock_divider:clk_25_MHz|clock_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -18.023
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -18.023            -251.921 reset 
    Info (332119):   -16.625            -174.206 Clock_divider:clk_25_MHz|clock_out 
    Info (332119):    -2.930            -147.229 clock 
Info (332146): Worst-case hold slack is 0.102
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.102               0.000 clock 
    Info (332119):     0.337               0.000 Clock_divider:clk_25_MHz|clock_out 
    Info (332119):     1.241               0.000 reset 
Info (332146): Worst-case recovery slack is -1.698
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.698             -28.818 clock 
Info (332146): Worst-case removal slack is 1.673
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.673               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -100.660 clock 
    Info (332119):    -3.000              -3.000 reset 
    Info (332119):    -1.285             -47.545 Clock_divider:clk_25_MHz|clock_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.027
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.027            -124.683 reset 
    Info (332119):    -8.293             -93.241 Clock_divider:clk_25_MHz|clock_out 
    Info (332119):    -0.990             -48.811 clock 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 Clock_divider:clk_25_MHz|clock_out 
    Info (332119):     0.240               0.000 clock 
    Info (332119):     0.636               0.000 reset 
Info (332146): Worst-case recovery slack is -1.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.160             -19.746 clock 
Info (332146): Worst-case removal slack is 0.644
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.644               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -84.130 clock 
    Info (332119):    -3.000              -3.000 reset 
    Info (332119):    -1.000             -37.000 Clock_divider:clk_25_MHz|clock_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 167 warnings
    Info: Peak virtual memory: 4835 megabytes
    Info: Processing ended: Fri Dec 08 20:39:06 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


