<!--Arquitectura u1
Autor: Lilian Ramos-->
<html>
<head>
	<title>UNIDAD 1</title>
	<meta charset = "UTF-8">
	<link rel="stylesheet" type="text/css" media="screen" href="Style.css">
	<link rel="preconnect" href="https://fonts.googleapis.com">
	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link href="https://fonts.googleapis.com/css2?family=Rubik+Glitch&display=swap" rel="stylesheet">
</head>
<body>
<body class="FondoU">
	<h1 class="fontU" align="center">Modelos de arquitectura de cómputo</h1>
	<img src="MD2.png" width="500" height="300" align="center">
	<div  class="bloque">
		<p>	
		1.1.1 Clásicas
		Estas arquitecturas se desarrollaron en las primeras computadoras electromecánicas y de tubos de vacío. 
		Aun son usadas en procesadores empotrados de gama baja y son la base de la mayoría de las arquitecturas modernas.
		Arquitectura Mauchly-Eckert (Von Newman) Esta arquitectura fue utilizada en la computadora ENIAC. 
		Consiste en una unidad central de proceso que se comunica a través de un solo bus con un banco de memoria en donde se almacenan tanto los códigos de instrucción del programa, 
		como los datos que serán procesados por este. Esta arquitectura es la más empleada en la actualidad ya, que es muy versátil. 
		
		</p>
		<p>
		1.1.2 Segamentadas
		Las arquitecturas segmentadas o con segmentación del cauce buscan mejorar el desempeño realizando paralelamente varias etapas del ciclo de instrucción al mismo tiempo. El procesador se divide en varias unidades funcionales independientes y se dividen entre ellas el procesamiento de las instrucciones. 
		Para: Procesador Memoria de datos, Entrada y salida, Bus de datos, Memoria de programa, Bus de programa, Registros, ALU, Unidad de Control, comprender mejor esto, supongamos que un procesador simple tiene un ciclo de instrucción sencillo consistente solamente en una etapa de búsqueda del código de instrucción y en otra etapa de ejecución de la instrucción. 
		En un procesador sin segmentación del cauce, las dos etapas se realizarían de manera secuencial para cada una de la instrucciones.
		En un procesador con segmentación del cause, cada una de estas etapas se asigna a una unidad funcional diferente, la búsqueda a la unidad de búsqueda y la ejecución a la unidad de ejecución. Estas unidades pueden trabajar en forma paralela en instrucciones diferentes. 
		Estas unidades se comunican por medio de una cola de instrucciones en la que la unidad de búsqueda coloca los códigos de instrucción que leyó para que la unidad de ejecución los tome de la cola y los ejecute. Esta cola se parece a un tubo donde las instrucciones entran por un extremo y salen por el otro. 
		De esta analogía proviene el nombre en ingles: Pipelining o entubamiento.
		</p>
		<p>	
		1.1.3 Multiprocesamiento
		Cuando se desea incrementar el desempeño más aya de lo que permite la técnica de segmentación del cauce (limite teórico de una instrucción por ciclo de reloj), se requiere utilizar más de un procesador para la ejecución del programa de aplicación. Las CPU de multiprocesamiento se clasifican de la siguiente manera 
		(Clasificación de Flynn): ● SISO – (Single Instruction, Single Operand ) computadoras Monoprocesador ● SIMO – (Single Instruction, Multiple Operand ) procesadores vectoriales, Exenciones MMX ● MISO – (Multiple Instruction, Single Operand ) No implementado ● MIMO – (Multiple Instruction, Multiple Operand ) sistemas SMP, Clusters, GPUs Procesadores vectoriales – 
		Son computadoras pensadas para aplicar un mismo algoritmo numérico a una serie de datos matriciales, en especial en la simulación de sistemas físicos complejos, tales como simuladores para predecir el clima, explosiones atómicas, reacciones químicas complejas, etc., donde los datos son representados como grandes números de datos en forma matricial sobre los que se deben se aplicar el mismo algoritmo numérico.
		</p>
		<img src="1.1.png" width="400" height="400" align="center">
		<p>
		1.2.1 Arquiecturas
		Ademas de las arquitecturas clásicas mencionadas anteriormente, en la actualidad han aparecido arquitecturas híbridas entre la Von Newman y la Harvard, buscando conservar la flexibilidad, pero mejorando el rendimiento. Uno de los cambios más importante de los últimos años en diseño de las computadoras se dio durante los años 1980s, con la aparición de la corriente de diseño conocida como computadoras de conjunto reducido de instrucciones (RISC, por sus siglas en ingles). 
		Esta escuela pretende aplicar un enfoque totalmente distinto al tradicional hasta entonces, que paso a conocerse como computadoras de conjunto complejo de instrucciones (CISC) para diferenciarla de la nueva tendencia. La tendencia tradicional, representada por las arquitecturas CISC (Complex Instruction Set Computers) 
		se caracterizan por tener un número amplio de instrucciones y modos de direccionamiento.
		</p>
		<p>
		1.2.2 Unidad central de procesamiento
		Los CPUs modernos pueden clasificarse de acuerdo a varias características, tales como: Tamaño de la Unidad Aritmética Lógica (ALU). Bus de conexión al exterior (8, 16, 32, 64 bits) Si su arquitectura tiene cauce (pipeline). Si son de arquitectura CISC o RISC. Si son Von Newmann o Harvard. Si manejan instrucciones enteras o implementan también instrucciones de punto flotante.
		<p>
		1.2.3 Unidad de aritmetica lógica
		En computación, la unidad aritmética lógica o unidad aritmético-lógica, también conocida como ALU, es un circuito digital que realiza operaciones aritméticas y operaciones lógicas entre los valores de los argumentos.
		</p>
		<p>
		1.2.4 Registros
		En arquitectura de ordenadores, un registro es una memoria de alta velocidad y poca capacidad, integrada en el microprocesador, que permite guardar transitoriamente y acceder a valores muy usados, generalmente en operaciones matemáticas. Los registros están en la cumbre de la jerarquía de memoria, y son la manera más rápida que tiene el sistema de almacenar datos. Los registros se miden generalmente por el número de bits que almacenan; por ejemplo, un "registro de 8 bits" o un "registro de 32 bits". 
		Los registros generalmente se implementan en un banco de registros, pero antiguamente se usaban biestables individuales, memoria SRAM o formas aún más primitivas. El término es usado generalmente para referirse al grupo de registros que pueden ser directamente indexados como operandos d el bus (o, canal) es un sistema digital que transfiere datos entre los componentes de una computadora.
		</p>
		<p>
		1.2.5 Buses
		El bus (o, canal) es un sistema digital que transfiere datos entre los componentes de una computadora. Está formado por cables o pistas en un circuito impreso, dispositivos como resistores y condensadores, además de circuitos integrados.
		Existen dos tipos de transferencia en los buses: Serie: El bus solamente es capaz de transferir los datos bit a bit. Es decir, el bus tiene un único cable que transmite la información.
		</p>
		<img src="1.2.png" width="400" height="400" align="center">
		<p>
		1.3.2 Memoria principal
		La memoria RAM o “memoria de acceso aleatorio” es la memoria principal del dispositivo, en la que se almacenan programas y datos. Sus siglas significan Random Access Memory y es el lugar en el que se cargan todas las instrucciones que ejecuta la unidad central de procesamiento y otras unidades del PC.
		</p>
		<p>
		1.3.3 Memoria caché
		En informática, una memoria caché es una capa de almacenamiento de datos de alta velocidad que almacena un subconjunto de datos, normalmente transitorios, de modo que las solicitudes futuras de dichos datos se atienden con mayor rapidez que si se debe acceder a los datos desde la ubicación de almacenamiento principal.
		</p>
		<img src="1.3.png" width="400" height="400" align="center">
		<p>
		<p>1.4 Manejo de entrada y salida</p>
		1.4.1 Módulos de entrada y salida
		Los módulos de Entrada / Salida, son dispositivos de estado sólido que permiten adaptar diferentes niveles de tensión desde o hacia un sistema lógico. Módulos de entrada: convierten una señal alterna o continua en una señal de nivel lógico continuo.
		</p>
		<p>
		1.4.2 Entrada y salida programado
		interfaz que traduce la información asíncrona y analógica del mundo exterior a la información síncrona y codificada del computador. (externo). – Coordina el correcto flujo de información entre uno o varios dispositivos externos (impresora, monitor) e internos (memoria, procesador).
		</p>
		<p>
		1.4.3 Entrada y salida por interrupciones
		En el caso de la entrada/salida por interrupciones, es el dispositivo quien establece el momento en que se realiza la transferencia de los datos, avisando a la CPU de que ha ocurrido un evento (por ejemplo, que el usuario haya presionado una tecla).
		</p>
		<p>
		1.4.4 Acceso directo a memoria
		El DMA (acceso directo a la memoria) permite que el dispositivo de red mueva los datos del paquete directamente a la memoria del sistema, reduciendo la utilización de la CPU.
		</p>
		<img src="1.4.png" width="400" height="200" align="center">
		<p>
		1.5 Buses
		El bus (o, canal) es un sistema digital que transfiere datos entre los componentes de una computadora. Está formado por cables o pistas en un circuito impreso, dispositivos como resistores y condensadores, además de circuitos integrados.
		</p>
		<p>
		1.5.1 Tipos de buses
		Existen dos tipos de transferencia en los buses: Serie: El bus solamente es capaz de transferir los datos bit a bit. Es decir, el bus tiene un único cable que transmite la información. Paralelo: El bus permite transferir varios bits simultáneamente, por ejemplo 8 bits. 
		Aunque en primera instancia parece mucho más eficiente la transferencia en paralelo, esta presenta inconvenientes: La frecuencia de reloj en el bus paralelo tiene que ser más reducida.
		</p>
		<p>
		1.5.2 Estructura
		Un bus está compuesto por conductos, o vías, que permiten la interconexión de los diferentes componentes, principálmente, con la CPU y la memoria. Los buses se dividen, fundamentalmente, en dos subcategorías principales: bus de datos y bus de direcciones.
		</p>
		<p>
		1.5.3 Jerarquias
		Los buses se dividen, fundamentalmente, en dos subcategorías principales: bus de datos y bus de direcciones. Entre estos existen una fuerte relación, puesto que para cada instrucción o dato enviado por uno de los dos buses, el otro transporta información acerca de esa instrucción o dato.
		</p>
		<p>
		1.6 Interrupciones
		Una interrupción consiste en un mecanismo que provoca la alteración del orden lógico de ejecución de instrucciones como respuesta a un evento externo, generado por el hardware de entrada/salida en forma asincrónica al programa que está siendo ejecutado y fuera de su control.
		</p>
	</div>
</body>
</html>