cycle 은 CPU의 핵심적인 동작 단위이다. 즉 , 고유하다. 
![[Pasted image 20241015203519.png]]
클록 사이클은 CPU가 지시사항을 처리하는 데 필요한 시간의 기본 단위다.

![[Pasted image 20241015205855.png]]
##### ==single cycle processer==
1 명령어당 1 사이클로 논리와 클록이 단순해진다.
다만, cycle time을 가장 느리게 수행되는 명령어 기준으로 cycle 정해야한다.
#####  add sub & | lw sw beq 7개의 명령어
가장 느리게 수행되는 명령어 기준으로 cycle 정한다. (load)
1. add sub & |
2. lw 
3. sw
4. beq

4<1<3<2 명령어 수행 속도

single cycle : cycle 1번당 명령어 하나  (CPI 는 1로 동일) 
단점: resource 낭비, cpu 성능 저하 그래서 나온게 !

###### ==multi cycle== : clock 은 하나라 명령어마다 소요되는 cycle을 달리한다. (CPI가 명령어마다 다름)
각 instruction의 datapath을 여러 step으로 나누고. 각 step마다 1cycle 걸리게 한다.
step과 step 사이엔 register

![[Pasted image 20241011105053.png]]

(3) base+offset
![[Pasted image 20241015211032.png]]


![[Pasted image 20241011105345.png]]
ex->wb
ex->mem->wb

빨간선에 register가 추가적으로 필요하다. 빨간 글자마다 1cycle

명령어 저장: 32bit register  instruction register
instruction memory 이자 data memory 

R/ Memory / Branch
A B /A/ A B ALUout

==single cycle 단점 적어라== 
delay 늘어남, resource 낭비 
=>resource 재활용 + 속도 빨라짐

pipelined CPU 사용함 (병렬적 multi cycle)<-> sequential CPU(세상에 없다 single cycle)

sequential CPU 와 pipelined CPU 속도 차이는 단계 개수에 비례함 (4단계=> 약 4배)

근데 이상적으론 5배 차이 나아야하는데 stage 개수만큼 안 올라감 (IF ID EX MEM WB)
이유? Hazard 


single 8ns x 4 =32ns
multi 6+8+7+5 =26ns
pipeline 명령어마다 쓰이는 단계가 달라서 (제일 오래걸리는 stage 2ns , 명령어에서 많이 쓰이는 단계수)
	 IF ID EX MEM WB
	 R- 4단계, L-5 ,S-4 ,B-3
	 동시간대에 같은 datapath 를 사용해야함
	 2ns x 8 =16ns

single 8ns x 4 =32ns 제일 오래걸리는 얘보다 pipeline 5배 빨라짐

근데 multi cycle도 명령어 끝나야 다음 명령어 실행되는거임 
따라서 약간 비효율적임 
이유가?

ILP(instruction level parellism) : pipeline









