Fitter report for AsynComms
Sun Dec 06 22:39:43 2015
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Dec 06 22:39:42 2015       ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Full Version ;
; Revision Name                   ; AsynComms                                   ;
; Top-level Entity Name           ; AsynComms                                   ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,469 / 32,070 ( 11 % )                     ;
; Total registers                 ; 2274                                        ;
; Total pins                      ; 24 / 457 ( 5 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,702,336 / 4,065,280 ( 42 % )              ;
; Total DSP Blocks                ; 2 / 87 ( 2 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.36        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  45.3%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; led[0]   ; Missing drive strength and slew rate ;
; led[1]   ; Missing drive strength and slew rate ;
; led[2]   ; Missing drive strength and slew rate ;
; led[3]   ; Missing drive strength and slew rate ;
; led[4]   ; Missing drive strength and slew rate ;
; led[5]   ; Missing drive strength and slew rate ;
; led[6]   ; Missing drive strength and slew rate ;
; led[7]   ; Missing drive strength and slew rate ;
; dataout  ; Missing drive strength and slew rate ;
; db2mp[0] ; Missing drive strength and slew rate ;
; db2mp[1] ; Missing drive strength and slew rate ;
; db2mp[2] ; Missing drive strength and slew rate ;
; db2mp[3] ; Missing drive strength and slew rate ;
; db2mp[4] ; Missing drive strength and slew rate ;
; db2mp[5] ; Missing drive strength and slew rate ;
; db2mp[6] ; Missing drive strength and slew rate ;
; db2mp[7] ; Missing drive strength and slew rate ;
; db2mp[8] ; Missing drive strength and slew rate ;
; db2mp[9] ; Missing drive strength and slew rate ;
; newdone  ; Missing drive strength and slew rate ;
; sent     ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                    ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                       ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                                                                                                                                                                                                                                                                                                        ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[0]                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[1]                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[2]                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[3]                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[4]                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[5]                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[6]                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[7]                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[0]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[0]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[0]~SCLR_LUT                                                                                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[1]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[1]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[1]~SCLR_LUT                                                                                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[2]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[2]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[2]~SCLR_LUT                                                                                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[3]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[3]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[3]~SCLR_LUT                                                                                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[4]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[4]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[4]~SCLR_LUT                                                                                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[5]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[5]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[5]~SCLR_LUT                                                                                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[6]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[6]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[6]~SCLR_LUT                                                                                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[7]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[7]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[7]~SCLR_LUT                                                                                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[8]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[8]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[8]~SCLR_LUT                                                                                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[9]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[9]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[9]~SCLR_LUT                                                                                                                                                                                                                                                                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[10]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[10]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[10]~SCLR_LUT                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[11]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[11]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[11]~SCLR_LUT                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[12]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[12]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[12]~SCLR_LUT                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[13]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[13]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[13]~SCLR_LUT                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[14]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[14]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[14]~SCLR_LUT                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[15]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[15]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_src1[15]~SCLR_LUT                                                                                                                                                                                                                                                                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_bht_data[0]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_bht_module:niosmp_nios2_processor_bht|altsyncram:the_altsyncram|altsyncram_iun1:auto_generated|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_bht_data[1]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_bht_module:niosmp_nios2_processor_bht|altsyncram:the_altsyncram|altsyncram_iun1:auto_generated|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; BIC:bicin|counter[2]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIC:bicin|counter[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; BIC:bicout|counter[1]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; BIC:bicout|counter[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; S2P:mys2p|db2mp[6]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; S2P:mys2p|db2mp[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; niosmp:u0|niosmp_LEDs:leds|data_out[2]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_LEDs:leds|data_out[2]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|user_saw_rvalid~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty~DUPLICATE                                                                                                                                                ;                  ;                       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                                                                    ;                  ;                       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]~DUPLICATE                                                                                                                    ;                  ;                       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                                                                    ;                  ;                       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:address_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:address_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:data_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:data_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_processor_jtag_debug_module_agent_rsp_fifo|mem[0][58]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_processor_jtag_debug_module_agent_rsp_fifo|mem[0][58]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:noe_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:noe_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:address_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:address_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:chrec_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:chrec_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                               ;                  ;                       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mpdataout_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mpdataout_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:noe_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:noe_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:noe_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:noe_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rnw_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rnw_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sent_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sent_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_ctrl_shift_rot                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_fill_active                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_fill_active~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_xfer_rd_addr_active~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dst_regnum_from_M[2]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dst_regnum_from_M[2]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_en_d1                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_en_d1~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_inst_result[9]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_inst_result[9]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_inst_result[22]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_inst_result[22]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_inst_result[27]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_inst_result[27]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_inst_result[29]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_inst_result[29]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_ld_align_byte1_fill~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_ld_align_sh8                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_ld_align_sh8~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_baddr[2]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_baddr[2]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_baddr[4]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_baddr[4]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_baddr[6]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_baddr[6]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_baddr[7]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_baddr[7]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_baddr[10]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_baddr[10]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[1]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[1]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[7]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[7]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[11]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[11]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[12]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[12]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[14]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[14]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[16]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[16]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[18]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[18]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[21]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[21]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[22]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[22]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[24]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[24]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[27]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[27]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[30]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_result[30]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_br_taken_waddr_partial[6]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_br_taken_waddr_partial[6]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[28]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[28]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[31]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[31]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_pc[5]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_pc[5]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_pc[7]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_pc[7]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_pc[13]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_pc[13]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_pc[15]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_pc[15]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_pc[17]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_pc[17]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_bht_data[1]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_bht_data[1]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_ctrl_break                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_ctrl_break~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_ctrl_logic                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_ctrl_logic~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[0]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[0]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[1]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[3]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[3]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[7]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[7]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[9]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[9]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[12]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[12]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[13]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[13]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[31]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[31]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_pc[0]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_pc[0]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_pc[6]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_pc[6]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_pc[7]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_pc[7]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_pc[8]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_pc[8]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_pc[16]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_pc[16]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[7]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[7]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[17]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[17]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_br_cond_taken_history[2]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_br_cond_taken_history[2]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_ctrl_mul_lsw                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_ctrl_mul_lsw~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_dst_regnum[1]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_dst_regnum[1]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_regnum_b_cmp_D                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_regnum_b_cmp_D~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_fill_bit                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_fill_bit~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_mask[1]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_mask[1]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_mask[5]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_mask[5]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|W_wr_data[11]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|W_wr_data[11]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|W_wr_data[14]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|W_wr_data[14]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_address_offset_field[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_address_offset_field[0]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_readdata_d1[26]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_readdata_d1[26]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_readdata_d1[29]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_readdata_d1[29]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_writedata[4]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_writedata[4]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_writedata[22]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_writedata[22]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_tag[0]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_tag[0]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_tag[3]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_tag[3]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_tag[7]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_tag[7]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_oci_debug:the_niosmp_nios2_processor_nios2_oci_debug|monitor_error                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_oci_debug:the_niosmp_nios2_processor_nios2_oci_debug|monitor_error~DUPLICATE                                                                                                                       ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|MonDReg[10]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|MonDReg[10]~DUPLICATE                                                                                                                               ;                  ;                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|MonDReg[13]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|MonDReg[13]~DUPLICATE                                                                                                                               ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; sw[0]      ; PIN_AB12      ; QSF Assignment ;
; Location ;                ;              ; sw[1]      ; PIN_AC12      ; QSF Assignment ;
; Location ;                ;              ; sw[2]      ; PIN_AF9       ; QSF Assignment ;
; Location ;                ;              ; sw[3]      ; PIN_AF10      ; QSF Assignment ;
; Location ;                ;              ; sw[4]      ; PIN_AD11      ; QSF Assignment ;
; Location ;                ;              ; sw[5]      ; PIN_AD12      ; QSF Assignment ;
; Location ;                ;              ; sw[6]      ; PIN_AE11      ; QSF Assignment ;
; Location ;                ;              ; sw[7]      ; PIN_AC9       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8173 ) ; 0.00 % ( 0 / 8173 )        ; 0.00 % ( 0 / 8173 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8173 ) ; 0.00 % ( 0 / 8173 )        ; 0.00 % ( 0 / 8173 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7939 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 225 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/suix/AsynComms/output_files/AsynComms.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,469 / 32,070        ; 11 %  ;
; ALMs needed [=A-B+C]                                        ; 3,469                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,700 / 32,070        ; 12 %  ;
;         [a] ALMs used for LUT logic and registers           ; 685                   ;       ;
;         [b] ALMs used for LUT logic                         ; 2,616                 ;       ;
;         [c] ALMs used for registers                         ; 399                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 249 / 32,070          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 18 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ;       ;
;         [c] Due to LAB input limits                         ; 16                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 478 / 3,207           ; 15 %  ;
;     -- Logic LABs                                           ; 478                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 5,442                 ;       ;
;     -- 7 input functions                                    ; 51                    ;       ;
;     -- 6 input functions                                    ; 1,266                 ;       ;
;     -- 5 input functions                                    ; 417                   ;       ;
;     -- 4 input functions                                    ; 457                   ;       ;
;     -- <=3 input functions                                  ; 3,251                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 398                   ;       ;
; Dedicated logic registers                                   ; 2,274                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,168 / 64,140        ; 3 %   ;
;         -- Secondary logic registers                        ; 106 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,178                 ;       ;
;         -- Routing optimization registers                   ; 96                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 24 / 457              ; 5 %   ;
;     -- Clock pins                                           ; 1 / 8                 ; 13 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 1                     ;       ;
; M10K blocks                                                 ; 215 / 397             ; 54 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,702,336 / 4,065,280 ; 42 %  ;
; Total block memory implementation bits                      ; 2,201,600 / 4,065,280 ; 54 %  ;
; Total DSP Blocks                                            ; 2 / 87                ; 2 %   ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global clocks                                               ; 1 / 16                ; 6 %   ;
; Quadrant clocks                                             ; 0 / 66                ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.7% / 3.8% / 3.5%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 20.4% / 20.8% / 19.0% ;       ;
; Maximum fan-out                                             ; 2274                  ;       ;
; Highest non-global fan-out                                  ; 1700                  ;       ;
; Total fan-out                                               ; 34440                 ;       ;
; Average fan-out                                             ; 4.10                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3542 / 32070 ( 11 % ) ; 82 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3542                  ; 82                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3609 / 32070 ( 11 % ) ; 92 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 657                   ; 29                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2573                  ; 43                   ; 0                              ;
;         [c] ALMs used for registers                         ; 379                   ; 20                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 85 / 32070 ( < 1 % )  ; 10 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 18 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )    ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 16                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 464 / 3207 ( 14 % )   ; 15 / 3207 ( < 1 % )  ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 464                   ; 15                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 5314                  ; 128                  ; 0                              ;
;     -- 7 input functions                                    ; 49                    ; 2                    ; 0                              ;
;     -- 6 input functions                                    ; 1244                  ; 22                   ; 0                              ;
;     -- 5 input functions                                    ; 391                   ; 26                   ; 0                              ;
;     -- 4 input functions                                    ; 445                   ; 12                   ; 0                              ;
;     -- <=3 input functions                                  ; 3185                  ; 66                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 383                   ; 15                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 2071 / 64140 ( 3 % )  ; 97 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 105 / 64140 ( < 1 % ) ; 1 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 2081                  ; 97                   ; 0                              ;
;         -- Routing optimization registers                   ; 95                    ; 1                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 24                    ; 0                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ;
; Total block memory bits                                     ; 1702336               ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 2201600               ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 215 / 397 ( 54 % )    ; 0 / 397 ( 0 % )      ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 2 / 87 ( 2 % )        ; 0 / 87 ( 0 % )       ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 296                   ; 149                  ; 1                              ;
;     -- Registered Input Connections                         ; 143                   ; 106                  ; 0                              ;
;     -- Output Connections                                   ; 13                    ; 199                  ; 234                            ;
;     -- Registered Output Connections                        ; 4                     ; 198                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 36695                 ; 1024                 ; 243                            ;
;     -- Registered Connections                               ; 11137                 ; 761                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 0                     ; 210                  ; 99                             ;
;     -- sld_hub:auto_hub                                     ; 210                   ; 2                    ; 136                            ;
;     -- hard_block:auto_generated_inst                       ; 99                    ; 136                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 43                    ; 23                   ; 4                              ;
;     -- Output Ports                                         ; 28                    ; 40                   ; 9                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 29                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 9                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 1                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 1                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 26                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk    ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 2274                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; datain ; AF16  ; 4A       ; 52           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; key[0] ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; dataout  ; AG17  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; db2mp[0] ; AE17  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; db2mp[1] ; AC20  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; db2mp[2] ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; db2mp[3] ; AK11  ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; db2mp[4] ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; db2mp[5] ; AK8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; db2mp[6] ; AK9   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; db2mp[7] ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; db2mp[8] ; AH10  ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; db2mp[9] ; AE19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[0]   ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[1]   ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[2]   ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[3]   ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[4]   ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[5]   ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[6]   ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[7]   ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; newdone  ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sent     ; AA19  ; 4A       ; 72           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 7 / 48 ( 15 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 14 / 80 ( 18 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 32 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 45 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 57 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B       ; key[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; newdone                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A       ; sent                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; db2mp[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; db2mp[7]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC28     ; 245        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A       ; db2mp[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; db2mp[9]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B       ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A       ; datain                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A       ; dataout                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; db2mp[4]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B       ; db2mp[8]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B       ; db2mp[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK9      ; 108        ; 3B       ; db2mp[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; db2mp[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK12     ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B       ; db2mp[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK14     ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; led[0]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A       ; led[2]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A       ; led[3]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A       ; led[1]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A       ; led[4]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; led[5]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A       ; led[7]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A       ; led[6]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                           ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                              ; Library Name ;
+----------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |AsynComms                                                                                                           ; 3469.0 (192.0)       ; 3699.5 (194.6)                   ; 247.5 (2.7)                                       ; 17.0 (0.1)                       ; 0.0 (0.0)            ; 5442 (351)          ; 2274 (11)                 ; 0 (0)         ; 1702336           ; 215   ; 2          ; 24   ; 0            ; |AsynComms                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |BIC:bicin|                                                                                                       ; 2.8 (2.8)            ; 4.5 (4.5)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|BIC:bicin                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |BIC:bicout|                                                                                                      ; 2.6 (2.6)            ; 3.7 (3.7)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|BIC:bicout                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |BSC:bscin|                                                                                                       ; 2.3 (2.3)            ; 3.3 (3.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|BSC:bscin                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |BSC:bscout|                                                                                                      ; 2.3 (2.3)            ; 4.0 (4.0)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|BSC:bscout                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |P2S:myp2s|                                                                                                       ; 10.2 (10.2)          ; 10.3 (10.3)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|P2S:myp2s                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |S2P:mys2p|                                                                                                       ; 0.3 (0.3)            ; 5.0 (5.0)                        ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|S2P:mys2p                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |SBD:mysbd|                                                                                                       ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|SBD:mysbd                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |SRCC:srccin|                                                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|SRCC:srccin                                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;    |SRCC:srccout|                                                                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|SRCC:srccout                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |niosmp:u0|                                                                                                       ; 1445.5 (0.0)         ; 1633.3 (0.0)                     ; 204.8 (0.0)                                       ; 16.9 (0.0)                       ; 0.0 (0.0)            ; 2113 (0)            ; 2124 (0)                  ; 0 (0)         ; 1702336           ; 215   ; 2          ; 0    ; 0            ; |AsynComms|niosmp:u0                                                                                                                                                                                                                                                                                                                                                                             ; niosmp       ;
;       |altera_reset_controller:rst_controller|                                                                       ; 3.8 (2.9)            ; 8.8 (5.4)                        ; 4.9 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                      ; niosmp       ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                            ; 0.6 (0.6)            ; 1.8 (1.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                       ; niosmp       ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                           ; niosmp       ;
;       |altera_reset_controller:rst_controller_001|                                                                   ; 0.7 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                  ; niosmp       ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                       ; niosmp       ;
;       |niosmp_LEDs:address|                                                                                          ; 5.2 (5.2)            ; 5.6 (5.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_LEDs:address                                                                                                                                                                                                                                                                                                                                                         ; niosmp       ;
;       |niosmp_LEDs:leds|                                                                                             ; 5.9 (5.9)            ; 7.1 (7.1)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_LEDs:leds                                                                                                                                                                                                                                                                                                                                                            ; niosmp       ;
;       |niosmp_LEDs:mpdataout|                                                                                        ; 5.0 (5.0)            ; 5.2 (5.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_LEDs:mpdataout                                                                                                                                                                                                                                                                                                                                                       ; niosmp       ;
;       |niosmp_chrec:chrec|                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_chrec:chrec                                                                                                                                                                                                                                                                                                                                                          ; niosmp       ;
;       |niosmp_chrec:sent|                                                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_chrec:sent                                                                                                                                                                                                                                                                                                                                                           ; niosmp       ;
;       |niosmp_chrec:testin|                                                                                          ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_chrec:testin                                                                                                                                                                                                                                                                                                                                                         ; niosmp       ;
;       |niosmp_data:data|                                                                                             ; 13.5 (13.5)          ; 14.0 (14.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_data:data                                                                                                                                                                                                                                                                                                                                                            ; niosmp       ;
;       |niosmp_jtag_uart:jtag_uart|                                                                                   ; 61.3 (15.2)          ; 76.3 (17.6)                      ; 15.0 (2.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (33)            ; 110 (13)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                  ; niosmp       ;
;          |alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|                                                      ; 22.0 (22.0)          ; 33.3 (33.3)                      ; 11.3 (11.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                             ; work         ;
;          |niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|                                                   ; 12.3 (0.0)           ; 12.4 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                          ; niosmp       ;
;             |scfifo:rfifo|                                                                                           ; 12.3 (0.0)           ; 12.4 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                             ; work         ;
;                |scfifo_3291:auto_generated|                                                                          ; 12.3 (0.0)           ; 12.4 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                  ; work         ;
;                   |a_dpfifo_a891:dpfifo|                                                                             ; 12.3 (0.0)           ; 12.4 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                                                                                             ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                       ; 6.3 (3.2)            ; 6.4 (3.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 10 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                     ; work         ;
;                         |cntr_vg7:count_usedw|                                                                       ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                         ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                       ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                               ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                             ; work         ;
;                      |dpram_7s81:FIFOram|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                                                                                          ; work         ;
;                         |altsyncram_b8s1:altsyncram1|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                                                                              ; work         ;
;          |niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|                                                   ; 11.9 (0.0)           ; 13.0 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                          ; niosmp       ;
;             |scfifo:wfifo|                                                                                           ; 11.9 (0.0)           ; 13.0 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                             ; work         ;
;                |scfifo_3291:auto_generated|                                                                          ; 11.9 (0.0)           ; 13.0 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                  ; work         ;
;                   |a_dpfifo_a891:dpfifo|                                                                             ; 11.9 (0.0)           ; 13.0 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                                                                                             ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                       ; 5.9 (2.9)            ; 7.0 (4.0)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 10 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                     ; work         ;
;                         |cntr_vg7:count_usedw|                                                                       ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                         ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                       ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                               ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                             ; work         ;
;                      |dpram_7s81:FIFOram|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                                                                                          ; work         ;
;                         |altsyncram_b8s1:altsyncram1|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                                                                              ; work         ;
;       |niosmp_mm_interconnect_0:mm_interconnect_0|                                                                   ; 269.6 (0.0)          ; 285.3 (0.0)                      ; 16.1 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 505 (0)             ; 283 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                  ; niosmp       ;
;          |altera_avalon_sc_fifo:address_s1_agent_rsp_fifo|                                                           ; 4.2 (4.2)            ; 4.3 (4.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:address_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                  ; niosmp       ;
;          |altera_avalon_sc_fifo:asoe_s1_agent_rsp_fifo|                                                              ; 3.5 (3.5)            ; 4.0 (4.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:asoe_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                     ; niosmp       ;
;          |altera_avalon_sc_fifo:chrec_s1_agent_rsp_fifo|                                                             ; 3.4 (3.4)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:chrec_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                    ; niosmp       ;
;          |altera_avalon_sc_fifo:data_s1_agent_rsp_fifo|                                                              ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:data_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                     ; niosmp       ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                          ; 3.0 (3.0)            ; 3.3 (3.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                 ; niosmp       ;
;          |altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|                                                              ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                     ; niosmp       ;
;          |altera_avalon_sc_fifo:load_s1_agent_rsp_fifo|                                                              ; 4.3 (4.3)            ; 4.7 (4.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:load_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                     ; niosmp       ;
;          |altera_avalon_sc_fifo:mpdatain_s1_agent_rsp_fifo|                                                          ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mpdatain_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                 ; niosmp       ;
;          |altera_avalon_sc_fifo:mpdataout_s1_agent_rsp_fifo|                                                         ; 4.3 (4.3)            ; 4.5 (4.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mpdataout_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                ; niosmp       ;
;          |altera_avalon_sc_fifo:nios2_processor_jtag_debug_module_agent_rsp_fifo|                                    ; 5.1 (5.1)            ; 5.8 (5.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_processor_jtag_debug_module_agent_rsp_fifo                                                                                                                                                                                                                                                           ; niosmp       ;
;          |altera_avalon_sc_fifo:noe_s1_agent_rsp_fifo|                                                               ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:noe_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                      ; niosmp       ;
;          |altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|                                                     ; 4.5 (4.5)            ; 5.8 (5.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                            ; niosmp       ;
;          |altera_avalon_sc_fifo:rnw_s1_agent_rsp_fifo|                                                               ; 3.7 (3.7)            ; 3.9 (3.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rnw_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                      ; niosmp       ;
;          |altera_avalon_sc_fifo:sent_s1_agent_rsp_fifo|                                                              ; 2.6 (2.6)            ; 3.1 (3.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sent_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                     ; niosmp       ;
;          |altera_avalon_sc_fifo:testin_s1_agent_rsp_fifo|                                                            ; 3.1 (3.1)            ; 3.1 (3.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:testin_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                   ; niosmp       ;
;          |altera_merlin_master_agent:nios2_processor_data_master_agent|                                              ; 4.3 (4.3)            ; 5.3 (5.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_processor_data_master_agent                                                                                                                                                                                                                                                                     ; niosmp       ;
;          |altera_merlin_master_agent:nios2_processor_instruction_master_agent|                                       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_processor_instruction_master_agent                                                                                                                                                                                                                                                              ; niosmp       ;
;          |altera_merlin_slave_agent:asoe_s1_agent|                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:asoe_s1_agent                                                                                                                                                                                                                                                                                          ; niosmp       ;
;          |altera_merlin_slave_agent:chrec_s1_agent|                                                                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:chrec_s1_agent                                                                                                                                                                                                                                                                                         ; niosmp       ;
;          |altera_merlin_slave_agent:data_s1_agent|                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:data_s1_agent                                                                                                                                                                                                                                                                                          ; niosmp       ;
;          |altera_merlin_slave_agent:load_s1_agent|                                                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:load_s1_agent                                                                                                                                                                                                                                                                                          ; niosmp       ;
;          |altera_merlin_slave_agent:nios2_processor_jtag_debug_module_agent|                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_processor_jtag_debug_module_agent                                                                                                                                                                                                                                                                ; niosmp       ;
;          |altera_merlin_slave_agent:noe_s1_agent|                                                                    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:noe_s1_agent                                                                                                                                                                                                                                                                                           ; niosmp       ;
;          |altera_merlin_slave_agent:onchip_memory_s1_agent|                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory_s1_agent                                                                                                                                                                                                                                                                                 ; niosmp       ;
;          |altera_merlin_slave_agent:rnw_s1_agent|                                                                    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rnw_s1_agent                                                                                                                                                                                                                                                                                           ; niosmp       ;
;          |altera_merlin_slave_translator:address_s1_translator|                                                      ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:address_s1_translator                                                                                                                                                                                                                                                                             ; niosmp       ;
;          |altera_merlin_slave_translator:asoe_s1_translator|                                                         ; 3.4 (3.4)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:asoe_s1_translator                                                                                                                                                                                                                                                                                ; niosmp       ;
;          |altera_merlin_slave_translator:chrec_s1_translator|                                                        ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:chrec_s1_translator                                                                                                                                                                                                                                                                               ; niosmp       ;
;          |altera_merlin_slave_translator:data_s1_translator|                                                         ; 5.4 (5.4)            ; 5.4 (5.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:data_s1_translator                                                                                                                                                                                                                                                                                ; niosmp       ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                     ; 8.2 (8.2)            ; 8.7 (8.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                            ; niosmp       ;
;          |altera_merlin_slave_translator:leds_s1_translator|                                                         ; 5.4 (5.4)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator                                                                                                                                                                                                                                                                                ; niosmp       ;
;          |altera_merlin_slave_translator:load_s1_translator|                                                         ; 4.2 (4.2)            ; 4.7 (4.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:load_s1_translator                                                                                                                                                                                                                                                                                ; niosmp       ;
;          |altera_merlin_slave_translator:mpdatain_s1_translator|                                                     ; 4.6 (4.6)            ; 4.6 (4.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mpdatain_s1_translator                                                                                                                                                                                                                                                                            ; niosmp       ;
;          |altera_merlin_slave_translator:mpdataout_s1_translator|                                                    ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mpdataout_s1_translator                                                                                                                                                                                                                                                                           ; niosmp       ;
;          |altera_merlin_slave_translator:nios2_processor_jtag_debug_module_translator|                               ; 8.2 (8.2)            ; 10.8 (10.8)                      ; 2.8 (2.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_processor_jtag_debug_module_translator                                                                                                                                                                                                                                                      ; niosmp       ;
;          |altera_merlin_slave_translator:noe_s1_translator|                                                          ; 2.9 (2.9)            ; 2.9 (2.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:noe_s1_translator                                                                                                                                                                                                                                                                                 ; niosmp       ;
;          |altera_merlin_slave_translator:onchip_memory_s1_translator|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory_s1_translator                                                                                                                                                                                                                                                                       ; niosmp       ;
;          |altera_merlin_slave_translator:rnw_s1_translator|                                                          ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rnw_s1_translator                                                                                                                                                                                                                                                                                 ; niosmp       ;
;          |altera_merlin_slave_translator:sent_s1_translator|                                                         ; 2.7 (2.7)            ; 3.1 (3.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sent_s1_translator                                                                                                                                                                                                                                                                                ; niosmp       ;
;          |altera_merlin_slave_translator:testin_s1_translator|                                                       ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:testin_s1_translator                                                                                                                                                                                                                                                                              ; niosmp       ;
;          |altera_merlin_traffic_limiter:nios2_processor_data_master_limiter|                                         ; 16.4 (16.4)          ; 16.9 (16.9)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_processor_data_master_limiter                                                                                                                                                                                                                                                                ; niosmp       ;
;          |altera_merlin_traffic_limiter:nios2_processor_instruction_master_limiter|                                  ; 2.7 (2.7)            ; 3.2 (3.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_processor_instruction_master_limiter                                                                                                                                                                                                                                                         ; niosmp       ;
;          |niosmp_mm_interconnect_0_cmd_demux:cmd_demux|                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                     ; niosmp       ;
;          |niosmp_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                      ; 12.5 (12.5)          ; 12.8 (12.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                             ; niosmp       ;
;          |niosmp_mm_interconnect_0_cmd_mux:cmd_mux|                                                                  ; 19.7 (17.4)          ; 19.8 (17.3)                      ; 0.2 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 54 (50)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                         ; niosmp       ;
;             |altera_merlin_arbitrator:arb|                                                                           ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                            ; niosmp       ;
;          |niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|                                                              ; 22.1 (20.1)          ; 27.5 (25.0)                      ; 5.4 (4.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 60 (56)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                                                                     ; niosmp       ;
;             |altera_merlin_arbitrator:arb|                                                                           ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                        ; niosmp       ;
;          |niosmp_mm_interconnect_0_router:router|                                                                    ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                           ; niosmp       ;
;          |niosmp_mm_interconnect_0_router_001:router_001|                                                            ; 17.3 (17.3)          ; 20.8 (20.8)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                   ; niosmp       ;
;          |niosmp_mm_interconnect_0_rsp_demux:rsp_demux|                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                     ; niosmp       ;
;          |niosmp_mm_interconnect_0_rsp_demux:rsp_demux_001|                                                          ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_rsp_demux:rsp_demux_001                                                                                                                                                                                                                                                                                 ; niosmp       ;
;          |niosmp_mm_interconnect_0_rsp_mux:rsp_mux|                                                                  ; 8.3 (8.3)            ; 8.2 (8.2)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                         ; niosmp       ;
;          |niosmp_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                          ; 28.7 (28.7)          ; 28.6 (28.6)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 77 (77)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                 ; niosmp       ;
;       |niosmp_mpdatain:mpdatain|                                                                                     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_mpdatain:mpdatain                                                                                                                                                                                                                                                                                                                                                    ; niosmp       ;
;       |niosmp_nios2_processor:nios2_processor|                                                                       ; 1002.8 (866.3)       ; 1149.9 (982.6)                   ; 163.0 (130.5)                                     ; 15.9 (14.3)                      ; 0.0 (0.0)            ; 1341 (1161)         ; 1645 (1373)               ; 0 (0)         ; 62912             ; 13    ; 2          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor                                                                                                                                                                                                                                                                                                                                      ; niosmp       ;
;          |niosmp_nios2_processor_bht_module:niosmp_nios2_processor_bht|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_bht_module:niosmp_nios2_processor_bht                                                                                                                                                                                                                                                                         ; niosmp       ;
;             |altsyncram:the_altsyncram|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_bht_module:niosmp_nios2_processor_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                               ; work         ;
;                |altsyncram_iun1:auto_generated|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_bht_module:niosmp_nios2_processor_bht|altsyncram:the_altsyncram|altsyncram_iun1:auto_generated                                                                                                                                                                                                                ; work         ;
;          |niosmp_nios2_processor_dc_data_module:niosmp_nios2_processor_dc_data|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_data_module:niosmp_nios2_processor_dc_data                                                                                                                                                                                                                                                                 ; niosmp       ;
;             |altsyncram:the_altsyncram|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_data_module:niosmp_nios2_processor_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                       ; work         ;
;                |altsyncram_40j1:auto_generated|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_data_module:niosmp_nios2_processor_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated                                                                                                                                                                                                        ; work         ;
;          |niosmp_nios2_processor_dc_tag_module:niosmp_nios2_processor_dc_tag|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_tag_module:niosmp_nios2_processor_dc_tag                                                                                                                                                                                                                                                                   ; niosmp       ;
;             |altsyncram:the_altsyncram|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_tag_module:niosmp_nios2_processor_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                         ; work         ;
;                |altsyncram_2jn1:auto_generated|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_tag_module:niosmp_nios2_processor_dc_tag|altsyncram:the_altsyncram|altsyncram_2jn1:auto_generated                                                                                                                                                                                                          ; work         ;
;          |niosmp_nios2_processor_dc_victim_module:niosmp_nios2_processor_dc_victim|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_victim_module:niosmp_nios2_processor_dc_victim                                                                                                                                                                                                                                                             ; niosmp       ;
;             |altsyncram:the_altsyncram|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_victim_module:niosmp_nios2_processor_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_baj1:auto_generated|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_victim_module:niosmp_nios2_processor_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated                                                                                                                                                                                                    ; work         ;
;          |niosmp_nios2_processor_ic_data_module:niosmp_nios2_processor_ic_data|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_data_module:niosmp_nios2_processor_ic_data                                                                                                                                                                                                                                                                 ; niosmp       ;
;             |altsyncram:the_altsyncram|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_data_module:niosmp_nios2_processor_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                       ; work         ;
;                |altsyncram_spj1:auto_generated|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_data_module:niosmp_nios2_processor_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated                                                                                                                                                                                                        ; work         ;
;          |niosmp_nios2_processor_ic_tag_module:niosmp_nios2_processor_ic_tag|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_tag_module:niosmp_nios2_processor_ic_tag                                                                                                                                                                                                                                                                   ; niosmp       ;
;             |altsyncram:the_altsyncram|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_tag_module:niosmp_nios2_processor_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                         ; work         ;
;                |altsyncram_vao1:auto_generated|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_tag_module:niosmp_nios2_processor_ic_tag|altsyncram:the_altsyncram|altsyncram_vao1:auto_generated                                                                                                                                                                                                          ; work         ;
;          |niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|                                     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell                                                                                                                                                                                                                                                                ; niosmp       ;
;             |altera_mult_add:the_altmult_add_part_1|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                                         ; work         ;
;                |altera_mult_add_ujt2:auto_generated|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated                                                                                                                                                                                     ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                            ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                   ; work         ;
;             |altera_mult_add:the_altmult_add_part_2|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                                         ; work         ;
;                |altera_mult_add_0kt2:auto_generated|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated                                                                                                                                                                                     ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                            ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_mult_cell:the_niosmp_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                   ; work         ;
;          |niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|                                     ; 132.4 (32.4)         ; 163.3 (32.3)                     ; 32.5 (0.0)                                        ; 1.7 (0.2)                        ; 0.0 (0.0)            ; 164 (6)             ; 272 (80)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci                                                                                                                                                                                                                                                                ; niosmp       ;
;             |niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|  ; 37.4 (0.0)           ; 60.5 (0.0)                       ; 24.1 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper                                                                                                                                                          ; niosmp       ;
;                |niosmp_nios2_processor_jtag_debug_module_sysclk:the_niosmp_nios2_processor_jtag_debug_module_sysclk| ; 5.8 (4.8)            ; 24.7 (23.0)                      ; 18.8 (18.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_sysclk:the_niosmp_nios2_processor_jtag_debug_module_sysclk                                                      ; niosmp       ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_sysclk:the_niosmp_nios2_processor_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                             ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_sysclk:the_niosmp_nios2_processor_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                |niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|       ; 30.3 (29.2)          ; 34.3 (33.1)                      ; 5.1 (4.9)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck                                                            ; niosmp       ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                             ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                             ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;                |sld_virtual_jtag_basic:niosmp_nios2_processor_jtag_debug_module_phy|                                 ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|sld_virtual_jtag_basic:niosmp_nios2_processor_jtag_debug_module_phy                                                                                      ; work         ;
;             |niosmp_nios2_processor_nios2_avalon_reg:the_niosmp_nios2_processor_nios2_avalon_reg|                    ; 3.3 (3.3)            ; 4.1 (4.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_avalon_reg:the_niosmp_nios2_processor_nios2_avalon_reg                                                                                                                                                                            ; niosmp       ;
;             |niosmp_nios2_processor_nios2_oci_break:the_niosmp_nios2_processor_nios2_oci_break|                      ; 6.2 (6.2)            ; 12.5 (12.5)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_oci_break:the_niosmp_nios2_processor_nios2_oci_break                                                                                                                                                                              ; niosmp       ;
;             |niosmp_nios2_processor_nios2_oci_debug:the_niosmp_nios2_processor_nios2_oci_debug|                      ; 4.5 (4.0)            ; 4.7 (4.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_oci_debug:the_niosmp_nios2_processor_nios2_oci_debug                                                                                                                                                                              ; niosmp       ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_oci_debug:the_niosmp_nios2_processor_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                          ; work         ;
;             |niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|                            ; 48.5 (48.5)          ; 49.2 (49.2)                      ; 1.2 (1.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 77 (77)             ; 51 (51)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem                                                                                                                                                                                    ; niosmp       ;
;                |niosmp_nios2_processor_ociram_sp_ram_module:niosmp_nios2_processor_ociram_sp_ram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|niosmp_nios2_processor_ociram_sp_ram_module:niosmp_nios2_processor_ociram_sp_ram                                                                                                   ; niosmp       ;
;                   |altsyncram:the_altsyncram|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|niosmp_nios2_processor_ociram_sp_ram_module:niosmp_nios2_processor_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work         ;
;                      |altsyncram_smf1:auto_generated|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|niosmp_nios2_processor_ociram_sp_ram_module:niosmp_nios2_processor_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_smf1:auto_generated                                          ; work         ;
;          |niosmp_nios2_processor_register_bank_a_module:niosmp_nios2_processor_register_bank_a|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_register_bank_a_module:niosmp_nios2_processor_register_bank_a                                                                                                                                                                                                                                                 ; niosmp       ;
;             |altsyncram:the_altsyncram|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_register_bank_a_module:niosmp_nios2_processor_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; work         ;
;                |altsyncram_icn1:auto_generated|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_register_bank_a_module:niosmp_nios2_processor_register_bank_a|altsyncram:the_altsyncram|altsyncram_icn1:auto_generated                                                                                                                                                                                        ; work         ;
;          |niosmp_nios2_processor_register_bank_b_module:niosmp_nios2_processor_register_bank_b|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_register_bank_b_module:niosmp_nios2_processor_register_bank_b                                                                                                                                                                                                                                                 ; niosmp       ;
;             |altsyncram:the_altsyncram|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_register_bank_b_module:niosmp_nios2_processor_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; work         ;
;                |altsyncram_jcn1:auto_generated|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_register_bank_b_module:niosmp_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_jcn1:auto_generated                                                                                                                                                                                        ; work         ;
;       |niosmp_onchip_memory:onchip_memory|                                                                           ; 66.7 (0.0)           ; 68.8 (0.0)                       ; 2.7 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 3 (0)                     ; 0 (0)         ; 1638400           ; 200   ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_onchip_memory:onchip_memory                                                                                                                                                                                                                                                                                                                                          ; niosmp       ;
;          |altsyncram:the_altsyncram|                                                                                 ; 66.7 (0.0)           ; 68.8 (0.0)                       ; 2.7 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 3 (0)                     ; 0 (0)         ; 1638400           ; 200   ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                ; work         ;
;             |altsyncram_d3j1:auto_generated|                                                                         ; 66.7 (0.8)           ; 68.8 (1.5)                       ; 2.7 (0.7)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 3 (3)                     ; 0 (0)         ; 1638400           ; 200   ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated                                                                                                                                                                                                                                                                                 ; work         ;
;                |decode_cla:decode3|                                                                                  ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|decode_cla:decode3                                                                                                                                                                                                                                                              ; work         ;
;                |mux_9hb:mux2|                                                                                        ; 62.2 (62.2)          ; 63.3 (63.3)                      ; 1.7 (1.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 64 (64)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|mux_9hb:mux2                                                                                                                                                                                                                                                                    ; work         ;
;       |niosmp_rnw:asoe|                                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_rnw:asoe                                                                                                                                                                                                                                                                                                                                                             ; niosmp       ;
;       |niosmp_rnw:load|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_rnw:load                                                                                                                                                                                                                                                                                                                                                             ; niosmp       ;
;       |niosmp_rnw:noe|                                                                                               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_rnw:noe                                                                                                                                                                                                                                                                                                                                                              ; niosmp       ;
;       |niosmp_rnw:rnw|                                                                                               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|niosmp:u0|niosmp_rnw:rnw                                                                                                                                                                                                                                                                                                                                                              ; niosmp       ;
;    |sld_hub:auto_hub|                                                                                                ; 75.5 (0.5)           ; 91.5 (0.5)                       ; 16.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (1)             ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                 ; 75.0 (55.5)          ; 91.0 (66.2)                      ; 16.0 (10.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 127 (94)            ; 98 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                                   ; 10.7 (10.7)          ; 12.5 (12.5)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                 ; 8.8 (8.8)            ; 12.3 (12.3)                      ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                               ; work         ;
;    |sraminner:mys|                                                                                                   ; 1734.8 (1734.8)      ; 1747.2 (1747.2)                  ; 12.3 (12.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2801 (2801)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|sraminner:mys                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |try:try1|                                                                                                        ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AsynComms|try:try1                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
+----------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; led[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dataout  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; db2mp[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; db2mp[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; db2mp[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; db2mp[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; db2mp[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; db2mp[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; db2mp[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; db2mp[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; db2mp[8] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; db2mp[9] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; newdone  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sent     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; datain   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; key[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                            ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                                                            ;                   ;         ;
; datain                                                                                                                                         ;                   ;         ;
;      - S2P:mys2p|db2mp[0]                                                                                                                      ; 0                 ; 0       ;
;      - SBD:mysbd|enable                                                                                                                        ; 0                 ; 0       ;
; key[0]                                                                                                                                         ;                   ;         ;
;      - niosmp:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 0       ;
;      - niosmp:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 0       ;
;      - niosmp:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 0       ;
;      - niosmp:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                         ; 1                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                    ; Location             ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; BIC:bicin|done                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X45_Y16_N33  ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; BIC:bicin|sample                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X46_Y16_N21  ; 5       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; BIC:bicout|sample                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X50_Y18_N57  ; 5       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; SBD:mysbd|enable                                                                                                                                                                                                                                                                                                                                        ; FF_X47_Y16_N59       ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SRCC:srccin|sample                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X46_Y16_N12  ; 11      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; SRCC:srccout|sample                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X50_Y18_N39  ; 10      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                            ; JTAG_X0_Y2_N3        ; 185     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                            ; JTAG_X0_Y2_N3        ; 28      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                     ; PIN_AF14             ; 2266    ; Clock                                              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; datain                                                                                                                                                                                                                                                                                                                                                  ; PIN_AF16             ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; key[0]                                                                                                                                                                                                                                                                                                                                                  ; PIN_AA14             ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                 ; FF_X34_Y6_N17        ; 100     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y15_N42  ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                            ; FF_X23_Y15_N5        ; 205     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                             ; FF_X23_Y15_N41       ; 1699    ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_LEDs:address|always0~0                                                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y17_N21  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_LEDs:leds|always0~1                                                                                                                                                                                                                                                                                                                    ; LABCELL_X37_Y18_N24  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_LEDs:mpdataout|always0~0                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y19_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_data:data|always1~1                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X34_Y17_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_data:data|always2~0                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X34_Y17_N21 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                       ; MLABCELL_X6_Y5_N51   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                 ; LABCELL_X1_Y4_N57    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                               ; LABCELL_X1_Y4_N6     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                       ; LABCELL_X1_Y4_N51    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X33_Y17_N24  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                            ; FF_X21_Y5_N11        ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                                           ; LABCELL_X33_Y17_N54  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                   ; LABCELL_X22_Y7_N27   ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                   ; MLABCELL_X21_Y5_N54  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X19_Y5_N27   ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                             ; FF_X33_Y17_N8        ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                           ; MLABCELL_X21_Y7_N18  ; 14      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:address_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                      ; LABCELL_X36_Y17_N12  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:asoe_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                         ; LABCELL_X23_Y22_N54  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:chrec_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                        ; MLABCELL_X39_Y18_N39 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:data_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                         ; MLABCELL_X39_Y17_N3  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                     ; LABCELL_X31_Y19_N3   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                         ; LABCELL_X37_Y18_N3   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:load_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                         ; LABCELL_X35_Y17_N24  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mpdatain_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                     ; MLABCELL_X39_Y18_N36 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mpdataout_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                    ; MLABCELL_X34_Y19_N24 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_processor_jtag_debug_module_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                               ; MLABCELL_X39_Y21_N21 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:noe_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                          ; LABCELL_X36_Y18_N54  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                ; LABCELL_X35_Y22_N27  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rnw_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                          ; LABCELL_X36_Y19_N45  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sent_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                         ; LABCELL_X35_Y19_N9   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:testin_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                       ; LABCELL_X36_Y17_N39  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_processor_data_master_limiter|save_dest_id~1                                                                                                                                                                                                                   ; MLABCELL_X39_Y19_N54 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_processor_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                            ; LABCELL_X42_Y22_N21  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                    ; LABCELL_X37_Y22_N0   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                        ; LABCELL_X37_Y22_N18  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                        ; MLABCELL_X39_Y22_N54 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                            ; MLABCELL_X39_Y22_N18 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_rd_addr_cnt[2]~0                                                                                                                                                                                                                                                                                  ; LABCELL_X29_Y21_N42  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_rd_data_cnt[0]~0                                                                                                                                                                                                                                                                                  ; LABCELL_X30_Y21_N9   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_rd_data_cnt[0]~1                                                                                                                                                                                                                                                                                  ; LABCELL_X30_Y21_N27  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_wb_rd_en                                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y22_N57 ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_wr_data_cnt[1]~0                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y22_N54 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                                         ; FF_X31_Y21_N26       ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                             ; FF_X35_Y23_N11       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                    ; FF_X31_Y25_N19       ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                            ; FF_X27_Y25_N20       ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_stall                                                                                                                                                                                                                                                                                            ; FF_X29_Y28_N26       ; 71      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_stall_d3                                                                                                                                                                                                                                                                                         ; FF_X33_Y26_N47       ; 44      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y21_N36  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_stall                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y30_N54  ; 762     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                    ; FF_X40_Y28_N52       ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|Add7~1                                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y29_N30  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_br_pred_not_taken                                                                                                                                                                                                                                                                                    ; LABCELL_X43_Y27_N39  ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                 ; FF_X47_Y26_N5        ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_ic_fill_starting~0                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y23_N15  ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_src1_hazard_E                                                                                                                                                                                                                                                                                        ; LABCELL_X45_Y25_N27  ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_hbreak_req                                                                                                                                                                                                                                                                                           ; LABCELL_X42_Y25_N33  ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_iw[0]                                                                                                                                                                                                                                                                                                ; FF_X39_Y26_N59       ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_iw[4]                                                                                                                                                                                                                                                                                                ; FF_X34_Y24_N29       ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[27]~1                                                                                                                                                                                                                                                                                           ; LABCELL_X37_Y26_N12  ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[5]~0                                                                                                                                                                                                                                                                                            ; MLABCELL_X39_Y27_N42 ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|Equal0~0                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y22_N27  ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|Equal299~0                                                                                                                                                                                                                                                                                             ; LABCELL_X43_Y25_N30  ; 33      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_iw~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y25_N42  ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_stall                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y26_N12  ; 155     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                 ; LABCELL_X40_Y27_N42  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                           ; LABCELL_X42_Y25_N3   ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_ctrl_mem                                                                                                                                                                                                                                                                                             ; FF_X37_Y23_N8        ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                      ; FF_X40_Y25_N20       ; 36      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_pipe_flush                                                                                                                                                                                                                                                                                           ; FF_X42_Y25_N14       ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_pipe_flush_waddr[0]~1                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y25_N3   ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|always122~0                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y25_N57  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_address_offset_field[1]                                                                                                                                                                                                                                                                              ; FF_X31_Y21_N56       ; 54      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_address_offset_field[2]~2                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y21_N18  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_writedata[30]~0                                                                                                                                                                                                                                                                                      ; MLABCELL_X34_Y22_N24 ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|dc_data_wr_port_en                                                                                                                                                                                                                                                                                     ; LABCELL_X29_Y21_N54  ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|dc_tag_wr_port_en                                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y24_N54  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|i_readdatavalid_d1                                                                                                                                                                                                                                                                                     ; FF_X35_Y22_N55       ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_ap_cnt[3]~0                                                                                                                                                                                                                                                                                    ; LABCELL_X37_Y25_N54  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y23_N57  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                  ; LABCELL_X42_Y23_N24  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y23_N21  ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_tag_wren                                                                                                                                                                                                                                                                                            ; LABCELL_X42_Y23_N3   ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|address[8]                                                                                                                                                                                                                       ; FF_X40_Y21_N59       ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_sysclk:the_niosmp_nios2_processor_jtag_debug_module_sysclk|jxuir                  ; FF_X33_Y21_N10       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_sysclk:the_niosmp_nios2_processor_jtag_debug_module_sysclk|take_action_ocimem_a   ; LABCELL_X12_Y16_N0   ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_sysclk:the_niosmp_nios2_processor_jtag_debug_module_sysclk|take_action_ocimem_a~0 ; LABCELL_X33_Y21_N6   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_sysclk:the_niosmp_nios2_processor_jtag_debug_module_sysclk|take_action_ocimem_b   ; LABCELL_X22_Y21_N3   ; 36      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_sysclk:the_niosmp_nios2_processor_jtag_debug_module_sysclk|update_jdo_strobe      ; FF_X1_Y4_N41         ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[13]~10                    ; LABCELL_X1_Y5_N18    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[13]~9                     ; LABCELL_X1_Y5_N21    ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[21]~19                    ; LABCELL_X1_Y5_N3     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[21]~21                    ; MLABCELL_X3_Y4_N0    ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[37]~15                    ; MLABCELL_X3_Y4_N39   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|sld_virtual_jtag_basic:niosmp_nios2_processor_jtag_debug_module_phy|virtual_state_uir                                      ; MLABCELL_X3_Y4_N24   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_avalon_reg:the_niosmp_nios2_processor_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                              ; MLABCELL_X25_Y21_N42 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_oci_break:the_niosmp_nios2_processor_nios2_oci_break|break_readreg[5]~0                                                                                                                             ; LABCELL_X33_Y21_N24  ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_oci_break:the_niosmp_nios2_processor_nios2_oci_break|break_readreg[5]~1                                                                                                                             ; LABCELL_X2_Y5_N30    ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|MonDReg[0]~1                                                                                                                                         ; LABCELL_X4_Y11_N12   ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|MonDReg[18]~2                                                                                                                                        ; MLABCELL_X6_Y13_N27  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|MonDReg[28]~0                                                                                                                                        ; LABCELL_X23_Y21_N45  ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|ociram_wr_en~0                                                                                                                                       ; MLABCELL_X25_Y21_N18 ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|decode_cla:decode3|w_anode1849w[3]                                                                                                                                                                                                                ; LABCELL_X36_Y22_N18  ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|decode_cla:decode3|w_anode1866w[3]                                                                                                                                                                                                                ; LABCELL_X36_Y22_N48  ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|decode_cla:decode3|w_anode1876w[3]                                                                                                                                                                                                                ; LABCELL_X36_Y22_N21  ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|decode_cla:decode3|w_anode1886w[3]                                                                                                                                                                                                                ; LABCELL_X36_Y22_N51  ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|decode_cla:decode3|w_anode1896w[3]                                                                                                                                                                                                                ; LABCELL_X36_Y22_N15  ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|decode_cla:decode3|w_anode1906w[3]                                                                                                                                                                                                                ; LABCELL_X36_Y22_N12  ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|decode_cla:decode3|w_anode1916w[3]                                                                                                                                                                                                                ; LABCELL_X36_Y22_N54  ; 8       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_rnw:asoe|data_out                                                                                                                                                                                                                                                                                                                      ; FF_X35_Y18_N29       ; 11      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; niosmp:u0|niosmp_rnw:load|data_out                                                                                                                                                                                                                                                                                                                      ; FF_X35_Y17_N38       ; 28      ; Async. clear, Latch enable                         ; no     ; --                   ; --               ; --                        ;
; rtl~100                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y11_N12  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~101                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y13_N27  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~102                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y12_N48  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~103                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y10_N54  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~104                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y10_N6   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~105                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y11_N48  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~106                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y10_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~107                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y10_N9   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~108                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X47_Y11_N27 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~109                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y11_N21  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~110                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y13_N27  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~111                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y11_N36 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~112                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y10_N15  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~113                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y12_N27  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~114                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y12_N18  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~115                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y10_N27  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~116                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y15_N15  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~117                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y15_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~118                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y12_N33  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~119                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y10_N18  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~120                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y9_N33   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~121                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y12_N6   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~122                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y10_N21  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~123                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y11_N39 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~124                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y15_N6   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~125                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y10_N21 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~126                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y11_N6   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~127                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y8_N51   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~128                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y15_N27  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~129                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y13_N45  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~130                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y9_N45   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~131                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y12_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~132                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y14_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~133                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y9_N15   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~134                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y14_N45  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~135                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X47_Y12_N51 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~136                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y13_N6   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~137                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X47_Y8_N45  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~138                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y14_N27  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~139                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y11_N48  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~140                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y12_N12  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~141                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y12_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~142                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y11_N30 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~143                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y11_N6   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~144                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y11_N45  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~145                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y12_N54  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~146                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y16_N57  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~147                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X47_Y10_N27 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~148                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y8_N33   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~149                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y10_N48 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~150                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y6_N6    ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~151                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y6_N27   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~152                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y8_N54   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~153                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y10_N27  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~154                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y9_N36   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~155                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y10_N39  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~156                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y7_N0    ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~157                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y10_N51  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~158                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X59_Y8_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~159                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y9_N6    ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~160                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y8_N36   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~161                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y10_N6   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~162                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y9_N12   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~163                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y8_N51   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~164                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y6_N45   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~165                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y11_N0  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~166                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y9_N42   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~167                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y13_N21  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~168                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y9_N54   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~169                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y8_N36   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~170                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y11_N27  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~171                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y6_N12   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~172                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y9_N51   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~173                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y11_N51  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~174                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y10_N24  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~175                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y9_N45   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~176                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y6_N6    ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~177                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y9_N3    ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~178                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y9_N27   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~179                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y9_N21   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~180                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y6_N54   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~181                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y10_N57  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~182                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y6_N36   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~183                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y10_N45  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~184                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y10_N42  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~185                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y10_N27  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~186                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y10_N45 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~187                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y10_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~188                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y9_N21   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~189                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y6_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~190                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y11_N57 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~191                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y11_N27 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~192                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y6_N30  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~193                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y12_N0   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~194                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y7_N15   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~195                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y11_N54  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~196                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y7_N30   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~197                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y10_N48  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~198                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y8_N45  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~199                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y10_N12  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~200                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y10_N45  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~201                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y8_N54   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~202                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y13_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~203                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y8_N33   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~204                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y8_N48   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~205                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y11_N21 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~206                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y9_N27   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~207                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y9_N21   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~208                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y8_N54   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~209                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y10_N6   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~210                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y10_N21  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~211                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y8_N51  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~212                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y11_N27  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~213                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y10_N36 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~214                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y13_N6   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~215                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y16_N15  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~216                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y11_N30  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~217                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X60_Y12_N15  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~218                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y14_N21  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~219                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y10_N48  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~220                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y15_N6   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~221                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y15_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~222                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y15_N12  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~223                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y15_N54  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~224                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y14_N30  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~225                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y15_N33  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~226                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y10_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~227                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y12_N30  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~228                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y11_N39  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~229                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y12_N6   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~230                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y10_N12  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~231                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y10_N21  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~232                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X47_Y13_N15 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~233                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y11_N12  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~234                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y10_N18  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~235                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X59_Y10_N45 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~236                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y13_N27  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~237                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y11_N21  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~238                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y13_N54  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~239                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y13_N21  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~240                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y14_N51  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~241                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y9_N3    ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~242                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y8_N15   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~243                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y8_N45   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~244                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y11_N18  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~245                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y11_N27  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~246                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X59_Y12_N12 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~247                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y12_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~248                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y12_N12  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~249                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y11_N42  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~250                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y10_N27  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~251                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y9_N36   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~252                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y16_N45  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~253                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y14_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~254                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y11_N48 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~255                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y11_N9  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~256                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y14_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~257                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y11_N12 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~258                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y9_N6    ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~259                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y9_N36   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~260                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y10_N54  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~261                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X60_Y10_N6   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~262                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y13_N6   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~263                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y11_N51  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~264                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y10_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~265                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X60_Y12_N6   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~266                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y14_N54  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~267                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y10_N21  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~268                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y10_N30 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~269                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y9_N21   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~270                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y9_N51   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~271                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X63_Y9_N27   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~272                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y14_N12  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~273                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y9_N15   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~274                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y16_N54  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~275                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y9_N21   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~276                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y7_N54   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~277                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y11_N33  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~278                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y11_N24  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~279                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y8_N54   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~280                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X47_Y7_N27  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~281                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y11_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~282                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y9_N18   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~283                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y9_N30   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~284                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y7_N0    ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~285                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y10_N39  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~286                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y11_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~287                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y8_N30   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~288                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y6_N45   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~289                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y10_N24  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~290                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y9_N36   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~291                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y11_N54  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~292                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y11_N57  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~293                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y10_N21  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~294                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X47_Y11_N45 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~295                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y10_N9   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~296                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y9_N21   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~297                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y11_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~298                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y11_N45  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~299                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y9_N36   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~300                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X40_Y11_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~301                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y10_N30  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~302                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y11_N45  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~303                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y11_N51  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~304                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X40_Y11_N45  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~305                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y10_N48  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~306                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y11_N30  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~307                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y10_N33  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~308                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y6_N30   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~309                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y10_N12  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~310                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y12_N57  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~311                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y8_N15   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~312                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y9_N21   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~313                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y11_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~314                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y10_N54  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~315                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y9_N6    ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~316                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y9_N30   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~317                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y7_N45   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~318                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y11_N15  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~319                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y7_N36   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~320                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X39_Y7_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~321                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y7_N27   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~322                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y9_N51   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~323                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y9_N21   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~324                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y9_N36   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~325                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y10_N48  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~326                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y12_N15  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~327                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y8_N45   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~328                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y9_N36   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~329                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X47_Y8_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~330                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y9_N48   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~331                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y9_N21   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~332                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y11_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~333                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y8_N27   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~334                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y11_N30  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~335                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y11_N9   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~336                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y7_N30   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~337                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y8_N6    ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~338                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y9_N45   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~339                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y8_N54   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~84                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y11_N15  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~85                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X52_Y10_N15 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~86                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y13_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~87                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y11_N18 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~88                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y16_N12  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~89                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y12_N36  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~90                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X52_Y13_N36 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~91                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X53_Y10_N12  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~92                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y15_N54  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~93                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X52_Y14_N27 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~94                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X40_Y14_N30  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~95                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y11_N45  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~96                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y15_N54 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~97                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y10_N54 ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~98                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X53_Y9_N27   ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; rtl~99                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y11_N27  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                   ; FF_X1_Y2_N47         ; 72      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                          ; MLABCELL_X3_Y2_N9    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                        ; MLABCELL_X3_Y1_N24   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                                                           ; LABCELL_X1_Y2_N42    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                          ; LABCELL_X1_Y2_N3     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                                                                           ; LABCELL_X4_Y2_N45    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~10                                                                                                                                                                                                                                                                          ; LABCELL_X4_Y2_N42    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                                                                                                                                                             ; MLABCELL_X3_Y2_N3    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~1                                                                                                                                                                                                                                                                       ; LABCELL_X1_Y3_N6     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~2                                                                                                                                                                                                                                                                                ; LABCELL_X1_Y3_N42    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~1                                                                                                                                                                                                                                                                    ; LABCELL_X4_Y2_N54    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~7                                                                                                                                                                                                                                                                    ; LABCELL_X4_Y2_N57    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                                                                                                                                      ; MLABCELL_X3_Y3_N36   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~1                                                                                                                                                                                                                                                 ; LABCELL_X1_Y3_N24    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                        ; FF_X1_Y2_N20         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                       ; FF_X1_Y1_N50         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                        ; FF_X1_Y3_N14         ; 45      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                        ; FF_X1_Y1_N5          ; 54      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                        ; FF_X1_Y2_N35         ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                 ; LABCELL_X1_Y2_N51    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                       ; FF_X2_Y1_N38         ; 38      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sraminner:mys|always0~0                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y12_N30  ; 8       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; tbase[10]                                                                                                                                                                                                                                                                                                                                               ; FF_X46_Y16_N58       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; tbase[9]                                                                                                                                                                                                                                                                                                                                                ; FF_X46_Y16_N56       ; 9       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_AF14 ; 2266    ; Global Clock         ; GCLK6            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                    ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; niosmp:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                             ; 1700    ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_stall                                                                                                                                                                                                                                                                                                ; 762     ;
; niosmp:u0|niosmp_LEDs:address|data_out[4]                                                                                                                                                                                                                                                                                                               ; 292     ;
; niosmp:u0|niosmp_LEDs:address|data_out[5]                                                                                                                                                                                                                                                                                                               ; 292     ;
; niosmp:u0|niosmp_LEDs:address|data_out[2]                                                                                                                                                                                                                                                                                                               ; 289     ;
; niosmp:u0|niosmp_LEDs:address|data_out[3]                                                                                                                                                                                                                                                                                                               ; 289     ;
; niosmp:u0|niosmp_LEDs:address|data_out[1]                                                                                                                                                                                                                                                                                                               ; 286     ;
; niosmp:u0|niosmp_LEDs:address|data_out[0]                                                                                                                                                                                                                                                                                                               ; 286     ;
; niosmp:u0|niosmp_data:data|read_mux_out[1]~14                                                                                                                                                                                                                                                                                                           ; 257     ;
; niosmp:u0|niosmp_data:data|read_mux_out[2]~12                                                                                                                                                                                                                                                                                                           ; 257     ;
; niosmp:u0|niosmp_data:data|read_mux_out[3]~10                                                                                                                                                                                                                                                                                                           ; 257     ;
; niosmp:u0|niosmp_data:data|read_mux_out[6]~8                                                                                                                                                                                                                                                                                                            ; 257     ;
; niosmp:u0|niosmp_data:data|read_mux_out[7]~6                                                                                                                                                                                                                                                                                                            ; 257     ;
; niosmp:u0|niosmp_data:data|read_mux_out[4]~4                                                                                                                                                                                                                                                                                                            ; 257     ;
; niosmp:u0|niosmp_data:data|read_mux_out[5]~2                                                                                                                                                                                                                                                                                                            ; 257     ;
; niosmp:u0|niosmp_data:data|read_mux_out[0]~0                                                                                                                                                                                                                                                                                                            ; 257     ;
; niosmp:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                            ; 205     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[48]                                                                                                                                                                                                                                          ; 200     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[47]                                                                                                                                                                                                                                          ; 200     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[46]                                                                                                                                                                                                                                          ; 200     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[45]                                                                                                                                                                                                                                          ; 200     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[44]                                                                                                                                                                                                                                          ; 200     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[43]                                                                                                                                                                                                                                          ; 200     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[42]                                                                                                                                                                                                                                          ; 200     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[41]                                                                                                                                                                                                                                          ; 200     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[40]                                                                                                                                                                                                                                          ; 200     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[39]                                                                                                                                                                                                                                          ; 200     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[38]                                                                                                                                                                                                                                          ; 200     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[50]                                                                                                                                                                                                                                          ; 192     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[49]                                                                                                                                                                                                                                          ; 192     ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                            ; 185     ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_stall                                                                                                                                                                                                                                                                                                ; 156     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~31                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~30                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~29                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~28                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~27                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~26                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~25                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~24                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~23                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~22                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~21                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~20                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~19                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~18                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~17                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~16                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~15                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~14                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~13                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~12                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~11                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~10                                                                                                                                                                                                                                        ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~9                                                                                                                                                                                                                                         ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~8                                                                                                                                                                                                                                         ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~7                                                                                                                                                                                                                                         ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~6                                                                                                                                                                                                                                         ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~5                                                                                                                                                                                                                                         ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~4                                                                                                                                                                                                                                         ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~3                                                                                                                                                                                                                                         ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~2                                                                                                                                                                                                                                         ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~1                                                                                                                                                                                                                                         ; 100     ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_payload~0                                                                                                                                                                                                                                         ; 100     ;
; niosmp:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                 ; 100     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                   ; 72      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_stall                                                                                                                                                                                                                                                                                            ; 71      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_alu_result~1                                                                                                                                                                                                                                                                                         ; 70      ;
; rtl~347                                                                                                                                                                                                                                                                                                                                                 ; 64      ;
; rtl~346                                                                                                                                                                                                                                                                                                                                                 ; 64      ;
; rtl~345                                                                                                                                                                                                                                                                                                                                                 ; 64      ;
; rtl~344                                                                                                                                                                                                                                                                                                                                                 ; 64      ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|address_reg_a[0]                                                                                                                                                                                                                                  ; 64      ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|address_reg_a[1]                                                                                                                                                                                                                                  ; 64      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|saved_grant[1]                                                                                                                                                                                                                                        ; 59      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_write                                                                                                                                                                                                                                                                                                ; 58      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_address_offset_field[0]~DUPLICATE                                                                                                                                                                                                                                                                    ; 56      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                        ; 54      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[1]                                                                                                                                                                                                                                            ; 54      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_address_offset_field[1]                                                                                                                                                                                                                                                                              ; 54      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[35]                                                                                                                                                                                                                                          ; 50      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[34]                                                                                                                                                                                                                                          ; 50      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[33]                                                                                                                                                                                                                                          ; 50      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[32]                                                                                                                                                                                                                                          ; 50      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_fill_active~DUPLICATE                                                                                                                                                                                                                                                                             ; 49      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[0]                                                                                                                                                                                                                                                                                              ; 48      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|jtag_ram_access                                                                                                                                      ; 46      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                        ; 45      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_logic_op[0]                                                                                                                                                                                                                                                                                          ; 45      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_logic_op[1]                                                                                                                                                                                                                                                                                          ; 45      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_processor_data_master_agent|hold_waitrequest                                                                                                                                                                                                                      ; 45      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mul_stall_d3                                                                                                                                                                                                                                                                                         ; 44      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                             ; 42      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                 ; 40      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_src2_reg[20]~4                                                                                                                                                                                                                                                                                       ; 40      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_bypass_pending                                                                                                                                                                                                                                                                                   ; 40      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_sysclk:the_niosmp_nios2_processor_jtag_debug_module_sysclk|update_jdo_strobe      ; 39      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                       ; 38      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                      ; 36      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_ctrl_mem                                                                                                                                                                                                                                                                                             ; 36      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_sysclk:the_niosmp_nios2_processor_jtag_debug_module_sysclk|take_action_ocimem_b   ; 36      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_read                                                                                                                                                                                                                                                                                                 ; 36      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|sld_virtual_jtag_basic:niosmp_nios2_processor_jtag_debug_module_phy|virtual_state_sdr~0                                    ; 36      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|address[8]                                                                                                                                                                                                                       ; 35      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_rsp_demux:rsp_demux_001|src1_valid                                                                                                                                                                                                                                        ; 35      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_rsp_demux:rsp_demux|src1_valid                                                                                                                                                                                                                                            ; 35      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                                             ; 34      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                                         ; 34      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                                    ; 34      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_rsp_demux:rsp_demux_001|src0_valid                                                                                                                                                                                                                                        ; 34      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_rsp_demux:rsp_demux|src0_valid                                                                                                                                                                                                                                            ; 34      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_writedata[30]~0                                                                                                                                                                                                                                                                                      ; 34      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_src1_hazard_E                                                                                                                                                                                                                                                                                        ; 33      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|Equal299~0                                                                                                                                                                                                                                                                                             ; 33      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_oci_break:the_niosmp_nios2_processor_nios2_oci_break|break_readreg[5]~0                                                                                                                             ; 33      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_iw[4]                                                                                                                                                                                                                                                                                                ; 33      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_ctrl_logic~DUPLICATE                                                                                                                                                                                                                                                                                 ; 32      ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|decode_cla:decode3|w_anode1886w[3]                                                                                                                                                                                                                ; 32      ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|decode_cla:decode3|w_anode1866w[3]                                                                                                                                                                                                                ; 32      ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|decode_cla:decode3|w_anode1876w[3]                                                                                                                                                                                                                ; 32      ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|decode_cla:decode3|w_anode1849w[3]                                                                                                                                                                                                                ; 32      ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|decode_cla:decode3|w_anode1906w[3]                                                                                                                                                                                                                ; 32      ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|decode_cla:decode3|w_anode1896w[3]                                                                                                                                                                                                                ; 32      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|Add7~1                                                                                                                                                                                                                                                                                                 ; 32      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|Add7~0                                                                                                                                                                                                                                                                                                 ; 32      ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|address_reg_a[2]                                                                                                                                                                                                                                  ; 32      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_rn[4]                                                                                                                                                                                                                                                                                            ; 32      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_rn[3]                                                                                                                                                                                                                                                                                            ; 32      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                ; 32      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[1]~1                                                                                                                                                                                                                                                                                            ; 32      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[1]~0                                                                                                                                                                                                                                                                                            ; 32      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_src2_reg[20]~3                                                                                                                                                                                                                                                                                       ; 32      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                                         ; 32      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_oci_break:the_niosmp_nios2_processor_nios2_oci_break|break_readreg[5]~1                                                                                                                             ; 32      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_pipe_flush                                                                                                                                                                                                                                                                                           ; 32      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                            ; 32      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_fill_bit~DUPLICATE                                                                                                                                                                                                                                                                               ; 31      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|MonDReg[0]~1                                                                                                                                         ; 31      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                            ; 28      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_src2_reg[0]~19                                                                                                                                                                                                                                                                                       ; 28      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                    ; 28      ;
; niosmp:u0|niosmp_rnw:load|data_out                                                                                                                                                                                                                                                                                                                      ; 28      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_avalon_reg:the_niosmp_nios2_processor_nios2_avalon_reg|oci_reg_readdata~0                                                                                                                           ; 27      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_valid_jmp_indirect                                                                                                                                                                                                                                                                                   ; 27      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_ic_fill_starting~0                                                                                                                                                                                                                                                                                   ; 27      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|saved_grant[0]                                                                                                                                                                                                                                        ; 27      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[12]                                                                                                                                                                                                                                                                                               ; 26      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_ctrl_b_is_dst                                                                                                                                                                                                                                                                                        ; 26      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_ld_align_sh16                                                                                                                                                                                                                                                                                        ; 25      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[21]                                                                                                                                                                                                                                                                                               ; 24      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_src2_reg[20]~2                                                                                                                                                                                                                                                                                       ; 24      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_slow_ld_data_fill_bit~0                                                                                                                                                                                                                                                                              ; 24      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_status_reg_pie                                                                                                                                                                                                                                                                                       ; 22      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_src2_reg[0]~11                                                                                                                                                                                                                                                                                       ; 22      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[5]~0                                                                                                                                                                                                                                                                                            ; 22      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_src2_reg[20]~1                                                                                                                                                                                                                                                                                       ; 22      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[13]                                                                                                                                                                                                                                                                                               ; 22      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_hbreak_req                                                                                                                                                                                                                                                                                           ; 22      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|MonDReg[28]~0                                                                                                                                        ; 22      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                            ; 21      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_iw~0                                                                                                                                                                                                                                                                                                 ; 21      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[14]                                                                                                                                                                                                                                                                                               ; 21      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[15]                                                                                                                                                                                                                                                                                               ; 21      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_processor_data_master_limiter|save_dest_id~1                                                                                                                                                                                                                   ; 21      ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                 ; 21      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_demux_001:cmd_demux_001|WideOr0~6                                                                                                                                                                                                                                     ; 21      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_demux_001:cmd_demux_001|WideOr0~5                                                                                                                                                                                                                                     ; 21      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_address_line_field[1]                                                                                                                                                                                                                                                                                ; 21      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                    ; 20      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_iw[3]                                                                                                                                                                                                                                                                                                ; 20      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]                                                                                                                                                                                                                                            ; 20      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_slow_inst_sel                                                                                                                                                                                                                                                                                        ; 20      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_regnum_b_cmp_D                                                                                                                                                                                                                                                                                       ; 20      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                               ; 19      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_ipending_reg_irq5                                                                                                                                                                                                                                                                                    ; 19      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[11]                                                                                                                                                                                                                                                                                               ; 19      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[16]                                                                                                                                                                                                                                                                                               ; 19      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_ctrl_retaddr                                                                                                                                                                                                                                                                                         ; 19      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_processor_data_master_agent|av_waitrequest~0                                                                                                                                                                                                                      ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                           ; 18      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                 ; 18      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[21]~19                    ; 18      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_pc[14]~1                                                                                                                                                                                                                                                                                             ; 18      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_pc[14]~0                                                                                                                                                                                                                                                                                             ; 18      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_valid_wrctl_ienable                                                                                                                                                                                                                                                                                  ; 18      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_ctrl_ld_signed                                                                                                                                                                                                                                                                                       ; 18      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_br_pred_not_taken                                                                                                                                                                                                                                                                                    ; 18      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_pipe_flush_waddr[0]~1                                                                                                                                                                                                                                                                                ; 17      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_pipe_flush_waddr[0]~0                                                                                                                                                                                                                                                                                ; 17      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_iw[1]~1                                                                                                                                                                                                                                                                                              ; 17      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                                                               ; 17      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                            ; 17      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_data_ram_ld_align_sign_bit                                                                                                                                                                                                                                                                           ; 17      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|Equal300~0                                                                                                                                                                                                                                                                                             ; 17      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_iw[0]                                                                                                                                                                                                                                                                                                ; 17      ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                             ; 16      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[21]~21                    ; 16      ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                            ; 16      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[25]~16                                                                                                                                                                                                                                                                            ; 16      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|Equal171~0                                                                                                                                                                                                                                                                                             ; 16      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_ctrl_hi_imm16                                                                                                                                                                                                                                                                                        ; 16      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_src2_reg[20]~0                                                                                                                                                                                                                                                                                       ; 16      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|dc_tag_wr_port_en~0                                                                                                                                                                                                                                                                                    ; 16      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_sysclk:the_niosmp_nios2_processor_jtag_debug_module_sysclk|take_action_ocimem_a~0 ; 16      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                             ; 16      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                ; 16      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_address_line_field[2]                                                                                                                                                                                                                                                                                ; 16      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_address_offset_field[2]                                                                                                                                                                                                                                                                              ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                        ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                          ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                             ; 15      ;
; niosmp:u0|niosmp_rnw:noe|data_out                                                                                                                                                                                                                                                                                                                       ; 15      ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                           ; 15      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[27]~1                                                                                                                                                                                                                                                                                           ; 15      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_sysclk:the_niosmp_nios2_processor_jtag_debug_module_sysclk|take_action_ocimem_a   ; 15      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_address_tag_field_nxt~0                                                                                                                                                                                                                                                                              ; 15      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_address_tag_field[2]                                                                                                                                                                                                                                                                                 ; 15      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_address_line_field[0]                                                                                                                                                                                                                                                                                ; 15      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[2]                                                                                                                                                                                                                                                                                              ; 15      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_ld_align_sh8~DUPLICATE                                                                                                                                                                                                                                                                               ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                      ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                             ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                               ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                               ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                               ; 14      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                                                                         ; 14      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_src2_reg[0]~18                                                                                                                                                                                                                                                                                       ; 14      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|jtag_ram_rd_d1                                                                                                                                       ; 14      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_iw[2]                                                                                                                                                                                                                                                                                                ; 14      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:data_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                        ; 14      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mpdatain_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                    ; 14      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_valid_from_E                                                                                                                                                                                                                                                                                         ; 14      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                        ; 14      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_processor_data_master_agent|cp_valid                                                                                                                                                                                                                              ; 14      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_processor_data_master_limiter|has_pending_responses                                                                                                                                                                                                            ; 14      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router_001:router_001|Equal1~0                                                                                                                                                                                                                                            ; 14      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[1]~DUPLICATE                                                                                                                                                                                                                                                                                    ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                               ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                               ; 13      ;
; niosmp:u0|niosmp_LEDs:address|data_out[6]                                                                                                                                                                                                                                                                                                               ; 13      ;
; niosmp:u0|niosmp_LEDs:address|data_out[7]                                                                                                                                                                                                                                                                                                               ; 13      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[13]~10                    ; 13      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[13]~9                     ; 13      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[9]                                                                                                                                                                                                                                                                                        ; 13      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[10]                                                                                                                                                                                                                                                                                       ; 13      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[6]                                                                                                                                                                                                                                                                                        ; 13      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[5]                                                                                                                                                                                                                                                                                        ; 13      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_fill_starting~0                                                                                                                                                                                                                                                                                   ; 13      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_wb_active                                                                                                                                                                                                                                                                                         ; 13      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router_001:router_001|Equal14~1                                                                                                                                                                                                                                           ; 13      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router_001:router_001|Equal5~0                                                                                                                                                                                                                                            ; 13      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_writedata[0]                                                                                                                                                                                                                                                                                         ; 13      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[4]                                                                                                                                                                                                                                                                                              ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                        ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                       ; 12      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                  ; 12      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[4]                                                                                                                                                                                                                                                                                                ; 12      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[3]                                                                                                                                                                                                                                                                                                ; 12      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_dep_stall~0                                                                                                                                                                                                                                                                                          ; 12      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_data_depend~1                                                                                                                                                                                                                                                                                        ; 12      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_data_depend~0                                                                                                                                                                                                                                                                                        ; 12      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_iw[1]                                                                                                                                                                                                                                                                                                ; 12      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[8]                                                                                                                                                                                                                                                                                        ; 12      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:address_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                           ; 11      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mpdataout_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                         ; 11      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|i_readdatavalid_d1                                                                                                                                                                                                                                                                                     ; 11      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_iw[5]                                                                                                                                                                                                                                                                                                ; 11      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|WideOr1                                                                                                                                                                                                                                               ; 11      ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                      ; 11      ;
; SRCC:srccin|sample                                                                                                                                                                                                                                                                                                                                      ; 11      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:load_s1_translator|wait_latency_counter[1]~0                                                                                                                                                                                                                        ; 11      ;
; niosmp:u0|niosmp_rnw:asoe|data_out                                                                                                                                                                                                                                                                                                                      ; 11      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[2]                                                                                                                                                                                                                                                                                              ; 11      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[3]                                                                                                                                                                                                                                                                                              ; 11      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[8]                                                                                                                                                                                                                                                                                              ; 11      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[9]                                                                                                                                                                                                                                                                                              ; 11      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[6]                                                                                                                                                                                                                                                                                              ; 11      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[7]                                                                                                                                                                                                                                                                                              ; 11      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[4]                                                                                                                                                                                                                                                                                              ; 11      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[5]                                                                                                                                                                                                                                                                                              ; 11      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[7]~DUPLICATE                                                                                                                                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                         ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                   ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                              ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_mem_byte_en[3]                                                                                                                                                                                                                                                                                       ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_mem_byte_en[2]                                                                                                                                                                                                                                                                                       ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_mem_byte_en[1]                                                                                                                                                                                                                                                                                       ; 10      ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                          ; 10      ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                            ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_mem_byte_en[0]                                                                                                                                                                                                                                                                                       ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_dp_offset_nxt[1]~2                                                                                                                                                                                                                                                                             ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_dp_offset_nxt[0]~1                                                                                                                                                                                                                                                                             ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_dp_offset_nxt[2]~0                                                                                                                                                                                                                                                                             ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[2]                                                                                                                                                                                                                                                                                                ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[1]                                                                                                                                                                                                                                                                                                ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[0]                                                                                                                                                                                                                                                                                                ; 10      ;
; SRCC:srccout|sample                                                                                                                                                                                                                                                                                                                                     ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[2]                                                                                                                                                                                                                                                                                        ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[4]                                                                                                                                                                                                                                                                                        ; 10      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:load_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                           ; 10      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:asoe_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                           ; 10      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mpdataout_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                      ; 10      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_processor_jtag_debug_module_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                 ; 10      ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                           ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[10]                                                                                                                                                                                                                                                                                             ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[11]                                                                                                                                                                                                                                                                                             ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[12]                                                                                                                                                                                                                                                                                             ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[14]                                                                                                                                                                                                                                                                                             ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[15]                                                                                                                                                                                                                                                                                             ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[16]                                                                                                                                                                                                                                                                                             ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[17]                                                                                                                                                                                                                                                                                             ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[18]                                                                                                                                                                                                                                                                                             ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[19]                                                                                                                                                                                                                                                                                             ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[13]                                                                                                                                                                                                                                                                                             ; 10      ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_xfer_rd_addr_active~DUPLICATE                                                                                                                                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                   ; 9       ;
; niosmp:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1|altera_reset_synchronizer_int_chain[1]~0                                                                                                                                                                                                                ; 9       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                           ; 9       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                            ; 9       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|address[0]                                                                                                                                                                                                                       ; 9       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[5]                                                                                                                                                                                                                                                                                                ; 9       ;
; tbase[9]                                                                                                                                                                                                                                                                                                                                                ; 9       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_readdatavalid_d1                                                                                                                                                                                                                                                                                     ; 9       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                         ; 9       ;
; SBD:mysbd|enable                                                                                                                                                                                                                                                                                                                                        ; 9       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[3]                                                                                                                                                                                                                                                                                        ; 9       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|waitrequest                                                                                                                                          ; 9       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router_001:router_001|Equal1~1                                                                                                                                                                                                                                            ; 9       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router_001:router_001|src_channel[1]~0                                                                                                                                                                                                                                    ; 9       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router_001:router_001|src_data[82]~0                                                                                                                                                                                                                                      ; 9       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:data_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                           ; 9       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router_001:router_001|Equal12~0                                                                                                                                                                                                                                           ; 9       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:noe_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                            ; 9       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_wb_wr_starting                                                                                                                                                                                                                                                                                    ; 9       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_writedata[2]                                                                                                                                                                                                                                                                                         ; 9       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_writedata[1]                                                                                                                                                                                                                                                                                         ; 9       ;
; niosmp:u0|niosmp_LEDs:leds|always0~1                                                                                                                                                                                                                                                                                                                    ; 9       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[31]                                                                                                                                                                                                                                                                                             ; 9       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[3]                                                                                                                                                                                                                                                                                              ; 9       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|Add17~73                                                                                                                                                                                                                                                                                               ; 9       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_ld_align_byte1_fill~DUPLICATE                                                                                                                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                       ; 8       ;
; rtl~339                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~338                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~337                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~336                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~335                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~334                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~333                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~332                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~331                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~330                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~329                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~328                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~327                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~326                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~325                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~324                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~323                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~322                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~321                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~320                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~319                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~318                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~317                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~316                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~315                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~314                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~313                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~312                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~311                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~310                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~309                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~308                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~307                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~306                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~305                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~304                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~303                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~302                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~301                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~300                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~299                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~298                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~297                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~296                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~295                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~294                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~293                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~292                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~291                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~290                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~289                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~288                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~287                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~286                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~285                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~284                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~283                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~282                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~281                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~280                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~279                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~278                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~277                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~276                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~275                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~274                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~273                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~272                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~271                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~270                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~269                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~268                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~267                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~266                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~265                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~264                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~263                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~262                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~261                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~260                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~259                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~258                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~257                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~256                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~255                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~254                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~253                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~252                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~251                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~250                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~249                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~248                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~247                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~246                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~245                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~244                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~243                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~242                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~241                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~240                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~239                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~238                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~237                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~236                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~235                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~234                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~233                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~232                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~231                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~230                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~229                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~228                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~227                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~226                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~225                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~224                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~223                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~222                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~221                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~220                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~219                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~218                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~217                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~216                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~215                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~214                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~213                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~212                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~211                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~210                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~209                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~208                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~207                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~206                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~205                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~204                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~203                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~202                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~201                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~200                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~199                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~198                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~197                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~196                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~195                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~194                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~193                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~192                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~191                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~190                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~189                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~188                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~187                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~186                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~185                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~184                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~183                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~182                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~181                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~180                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~179                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~178                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~177                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~176                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~175                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~174                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~173                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~172                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~171                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~170                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~169                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~168                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~167                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~166                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~165                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~164                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~163                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~162                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~161                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~160                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~159                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~158                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~157                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~156                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~155                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~154                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~153                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~152                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~151                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~150                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~149                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~148                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~147                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~146                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~145                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~144                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~143                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~142                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~141                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~140                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~139                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~138                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~137                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~136                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~135                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~134                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~133                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~132                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~131                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~130                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~129                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~128                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~127                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~126                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~125                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~124                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~123                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~122                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~121                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~120                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~119                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~118                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~117                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~116                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~115                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~114                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~113                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~112                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~111                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~110                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~109                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~108                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~107                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~106                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~105                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~104                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~103                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~102                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~101                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~100                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; rtl~99                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; rtl~98                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; rtl~97                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; rtl~96                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; rtl~95                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; rtl~94                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; rtl~93                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; rtl~92                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; rtl~91                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; rtl~90                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; rtl~89                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; rtl~88                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; rtl~87                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; rtl~86                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; rtl~85                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; rtl~84                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; niosmp:u0|niosmp_data:data|always2~0                                                                                                                                                                                                                                                                                                                    ; 8       ;
; sraminner:mys|always0~0                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; niosmp:u0|niosmp_data:data|always1~1                                                                                                                                                                                                                                                                                                                    ; 8       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                       ; 8       ;
; niosmp:u0|niosmp_LEDs:address|always0~0                                                                                                                                                                                                                                                                                                                 ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                  ; 8       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                   ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|Equal0~0                                                                                                                                                                                                                                                                                               ; 8       ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|decode_cla:decode3|w_anode1916w[3]                                                                                                                                                                                                                ; 8       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[53]                                                                                                                                                                                                                                          ; 8       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[52]                                                                                                                                                                                                                                          ; 8       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux_001|src_data[51]                                                                                                                                                                                                                                          ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|dc_data_wr_port_data[25]~13                                                                                                                                                                                                                                                                            ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|dc_data_wr_port_data[19]~11                                                                                                                                                                                                                                                                            ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|dc_data_wr_port_data[10]~9                                                                                                                                                                                                                                                                             ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_sel_fill3                                                                                                                                                                                                                                                                                        ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_pass3                                                                                                                                                                                                                                                                                            ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_sel_fill2                                                                                                                                                                                                                                                                                        ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_pass2                                                                                                                                                                                                                                                                                            ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_sel_fill1                                                                                                                                                                                                                                                                                        ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_pass1                                                                                                                                                                                                                                                                                            ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_sel_fill0                                                                                                                                                                                                                                                                                        ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_pass0                                                                                                                                                                                                                                                                                            ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_iw[0]~10                                                                                                                                                                                                                                                                                             ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_iw[2]~6                                                                                                                                                                                                                                                                                              ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_iw[1]~4                                                                                                                                                                                                                                                                                              ; 8       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|mem~2                                                                                                                                                                                                                                        ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|dc_data_wr_port_data[6]~0                                                                                                                                                                                                                                                                              ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_req_accepted~2                                                                                                                                                                                                                                                                                 ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_line[3]                                                                                                                                                                                                                                                                                        ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_line[2]                                                                                                                                                                                                                                                                                        ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_line[1]                                                                                                                                                                                                                                                                                        ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_line[0]                                                                                                                                                                                                                                                                                        ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_line[4]                                                                                                                                                                                                                                                                                        ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_avalon_reg:the_niosmp_nios2_processor_nios2_avalon_reg|Equal0~1                                                                                                                                     ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[12]~9                                                                                                                                                                                                                                                                             ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[12]~8                                                                                                                                                                                                                                                                             ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                                                                                           ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[0]                                                                                                                                                                                                                                                                                        ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[3]~2                                                                                                                                                                                                                                                                              ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[3]~1                                                                                                                                                                                                                                                                              ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_line[5]                                                                                                                                                                                                                                                                                        ; 8       ;
; niosmp:u0|niosmp_LEDs:mpdataout|always0~0                                                                                                                                                                                                                                                                                                               ; 8       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg~0                                                                                                                                                                                                                         ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_line[6]                                                                                                                                                                                                                                                                                        ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_tag[2]                                                                                                                                                                                                                                                                                         ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[11]                                                                                                                                                                                                                                                                                       ; 8       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                  ; 8       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rnw_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                            ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_writedata[7]                                                                                                                                                                                                                                                                                         ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_writedata[6]                                                                                                                                                                                                                                                                                         ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_writedata[5]                                                                                                                                                                                                                                                                                         ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_writedata[3]                                                                                                                                                                                                                                                                                         ; 8       ;
; niosmp:u0|niosmp_LEDs:leds|always0~0                                                                                                                                                                                                                                                                                                                    ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|MonAReg[4]                                                                                                                                           ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|MonAReg[3]                                                                                                                                           ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|MonAReg[2]                                                                                                                                           ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[21]                                                                                                                                                                                                                                                                                             ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[22]                                                                                                                                                                                                                                                                                             ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[20]                                                                                                                                                                                                                                                                                             ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[1]                                                                                                                                                                                                                                                                                              ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[25]                                                                                                                                                                                                                                                                                             ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[26]                                                                                                                                                                                                                                                                                             ; 8       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[0]~DUPLICATE                                                                                                                                                                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                   ; 7       ;
; ~GND                                                                                                                                                                                                                                                                                                                                                    ; 7       ;
; niosmp:u0|niosmp_rnw:rnw|data_out                                                                                                                                                                                                                                                                                                                       ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_tag_wraddress[0]~0                                                                                                                                                                                                                                                                                  ; 7       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                   ; 7       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_ic_tag_rd_addr_nxt[3]~13                                                                                                                                                                                                                                                                             ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_ic_tag_rd_addr_nxt[5]~5                                                                                                                                                                                                                                                                              ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_ic_tag_rd_addr_nxt[4]~3                                                                                                                                                                                                                                                                              ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_iw[4]~5                                                                                                                                                                                                                                                                                              ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_iw[3]~3                                                                                                                                                                                                                                                                                              ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_iw[5]~2                                                                                                                                                                                                                                                                                              ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_ap_cnt[3]~0                                                                                                                                                                                                                                                                                    ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                                   ; 7       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[6]~5                                                                                                                                                                                                                                                 ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_sysclk:the_niosmp_nios2_processor_jtag_debug_module_sysclk|jdo[35]                ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|hbreak_enabled                                                                                                                                                                                                                                                                                         ; 7       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router:router|Equal1~2                                                                                                                                                                                                                                                    ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|i_read                                                                                                                                                                                                                                                                                                 ; 7       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:testin_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                      ; 7       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:asoe_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                        ; 7       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:load_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                        ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|always122~0                                                                                                                                                                                                                                                                                            ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[12]                                                                                                                                                                                                                                                                                       ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[14]                                                                                                                                                                                                                                                                                       ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[15]                                                                                                                                                                                                                                                                                       ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[16]                                                                                                                                                                                                                                                                                       ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[18]                                                                                                                                                                                                                                                                                       ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[19]                                                                                                                                                                                                                                                                                       ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[13]                                                                                                                                                                                                                                                                                       ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_want_fill                                                                                                                                                                                                                                                                                         ; 7       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router_001:router_001|Equal6~1                                                                                                                                                                                                                                            ; 7       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router_001:router_001|Equal5~2                                                                                                                                                                                                                                            ; 7       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:testin_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                         ; 7       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mpdatain_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                       ; 7       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                       ; 7       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sent_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                           ; 7       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:chrec_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                          ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                                                                    ; 7       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router_001:router_001|Equal13~0                                                                                                                                                                                                                                           ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[7]                                                                                                                                                                                                                                                                                                ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[23]                                                                                                                                                                                                                                                                                             ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[24]                                                                                                                                                                                                                                                                                             ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[27]                                                                                                                                                                                                                                                                                             ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[28]                                                                                                                                                                                                                                                                                             ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[29]                                                                                                                                                                                                                                                                                             ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src1[30]                                                                                                                                                                                                                                                                                             ; 7       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_writedata[4]~DUPLICATE                                                                                                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                                                          ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                               ; 6       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:load_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                                                       ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_ctrl_shift_rot_left                                                                                                                                                                                                                                                                                  ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_ic_data_rd_addr_nxt[0]~1                                                                                                                                                                                                                                                                             ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                                                                                                                                             ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_ic_tag_rd_addr_nxt[1]~9                                                                                                                                                                                                                                                                              ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_ic_tag_rd_addr_nxt[0]~7                                                                                                                                                                                                                                                                              ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_ic_tag_rd_addr_nxt[6]~1                                                                                                                                                                                                                                                                              ; 6       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                                                                               ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                                                            ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                   ; 6       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[1]                                                                                                                                                                                                                                                                                        ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[18]                                                                                                                                                                                                                                                                                               ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[19]                                                                                                                                                                                                                                                                                               ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_xfer_rd_addr_starting~1                                                                                                                                                                                                                                                                           ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_ctrl_a_not_src                                                                                                                                                                                                                                                                                       ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|write                                                                                                                                                                                                                            ; 6       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_cmd_mux:cmd_mux|WideOr1                                                                                                                                                                                                                                                   ; 6       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_processor_instruction_master_limiter|has_pending_responses                                                                                                                                                                                                     ; 6       ;
; BSC:bscin|counter[0]                                                                                                                                                                                                                                                                                                                                    ; 6       ;
; BSC:bscout|counter[0]                                                                                                                                                                                                                                                                                                                                   ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_baddr[8]                                                                                                                                                                                                                                                                                         ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_baddr[9]                                                                                                                                                                                                                                                                                         ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[17]                                                                                                                                                                                                                                                                                       ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_baddr[5]                                                                                                                                                                                                                                                                                         ; 6       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router_001:router_001|src_channel[13]~1                                                                                                                                                                                                                                   ; 6       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router_001:router_001|always1~3                                                                                                                                                                                                                                           ; 6       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router_001:router_001|Equal11~0                                                                                                                                                                                                                                           ; 6       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router_001:router_001|Equal5~1                                                                                                                                                                                                                                            ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_wb_wr_active                                                                                                                                                                                                                                                                                      ; 6       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router_001:router_001|Equal10~0                                                                                                                                                                                                                                           ; 6       ;
; BIC:bicout|counter[0]                                                                                                                                                                                                                                                                                                                                   ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_data_module:niosmp_nios2_processor_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[22]                                                                                                                                                                  ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_data_module:niosmp_nios2_processor_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[23]                                                                                                                                                                  ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_data_module:niosmp_nios2_processor_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[24]                                                                                                                                                                  ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_data_module:niosmp_nios2_processor_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[25]                                                                                                                                                                  ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_data_module:niosmp_nios2_processor_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[26]                                                                                                                                                                  ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_data_module:niosmp_nios2_processor_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[27]                                                                                                                                                                  ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_data_module:niosmp_nios2_processor_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[28]                                                                                                                                                                  ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_data_module:niosmp_nios2_processor_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[29]                                                                                                                                                                  ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_data_module:niosmp_nios2_processor_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[30]                                                                                                                                                                  ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_data_module:niosmp_nios2_processor_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[31]                                                                                                                                                                  ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[6]                                                                                                                                                                                                                                                                                                ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[8]                                                                                                                                                                                                                                                                                                ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|Add17~85                                                                                                                                                                                                                                                                                               ; 6       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                   ; 6       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_fill_has_started                                                                                                                                                                                                                                                                                  ; 6       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:chrec_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                             ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_baddr[7]~DUPLICATE                                                                                                                                                                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:address_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                              ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_src2[3]~DUPLICATE                                                                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~1                                                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~1                                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~7                                                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~1                                                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~10                                                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                        ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:address_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                                                    ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:data_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                                                       ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                                                       ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mpdataout_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                                                  ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_avalon_reg:the_niosmp_nios2_processor_nios2_avalon_reg|oci_ienable[1]                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_ctrl_exception                                                                                                                                                                                                                                                                                       ; 5       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_ic_data_rd_addr_nxt[2]~5                                                                                                                                                                                                                                                                             ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_ic_data_rd_addr_nxt[1]~3                                                                                                                                                                                                                                                                             ; 5       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                                                                    ; 5       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                                   ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_readdata_d1[31]                                                                                                                                                                                                                                                                                      ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[21]~68                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[22]~66                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[23]~64                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[24]~62                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[20]~60                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[31]~58                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[25]~56                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[26]~54                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[27]~52                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[28]~50                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[29]~48                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[30]~46                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_ctrl_implicit_dst_eretaddr                                                                                                                                                                                                                                                                           ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_ctrl_implicit_dst_retaddr                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_fill_dp_offset[0]                                                                                                                                                                                                                                                                                 ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                   ; 5       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[1]~44                                                                                                                                                                                                                                                                             ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[2]~42                                                                                                                                                                                                                                                                             ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[3]~40                                                                                                                                                                                                                                                                             ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[11]~32                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[14]~28                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_iw[20]                                                                                                                                                                                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[16]~24                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[17]~22                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[18]~20                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[19]~18                                                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[6]~15                                                                                                                                                                                                                                                                             ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[7]~13                                                                                                                                                                                                                                                                             ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[4]~7                                                                                                                                                                                                                                                                              ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[5]~5                                                                                                                                                                                                                                                                              ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_data_unfiltered[0]~3                                                                                                                                                                                                                                                                              ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_sysclk:the_niosmp_nios2_processor_jtag_debug_module_sysclk|jdo[17]                ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_sysclk:the_niosmp_nios2_processor_jtag_debug_module_sysclk|jdo[34]                ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_processor_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                            ; 5       ;
; BIC:bicin|sample                                                                                                                                                                                                                                                                                                                                        ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_dc_hit                                                                                                                                                                                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_iw[14]                                                                                                                                                                                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_valid~0                                                                                                                                                                                                                                                                                              ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_wb_rd_addr_starting                                                                                                                                                                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router:router|Equal1~1                                                                                                                                                                                                                                                    ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router:router|Equal1~0                                                                                                                                                                                                                                                    ; 5       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|av_waitrequest~0                                                                                                                                                                                                                                                                                                   ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_processor_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                              ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sent_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                        ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:noe_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                         ; 5       ;
; BIC:bicout|sample                                                                                                                                                                                                                                                                                                                                       ; 5       ;
; BSC:bscin|counter[1]                                                                                                                                                                                                                                                                                                                                    ; 5       ;
; BSC:bscout|counter[1]                                                                                                                                                                                                                                                                                                                                   ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dc_fill_active                                                                                                                                                                                                                                                                                       ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_processor_data_master_limiter|suppress_change_dest_id~0                                                                                                                                                                                                        ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:asoe_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                          ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rnw_s1_translator|wait_latency_counter[1]~0                                                                                                                                                                                                                         ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rnw_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                           ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|niosmp_mm_interconnect_0_router_001:router_001|Equal6~0                                                                                                                                                                                                                                            ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:address_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                        ; 5       ;
; BIC:bicin|counter[0]                                                                                                                                                                                                                                                                                                                                    ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_data_module:niosmp_nios2_processor_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[22]                                                                                                                                                                  ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_data_module:niosmp_nios2_processor_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[27]                                                                                                                                                                  ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_data_module:niosmp_nios2_processor_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[9]                                                                                                                                                                   ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_pc[13]                                                                                                                                                                                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_pc[15]                                                                                                                                                                                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_pc[17]                                                                                                                                                                                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|Add17~81                                                                                                                                                                                                                                                                                               ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_data_module:niosmp_nios2_processor_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[7]                                                                                                                                                                   ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_data_module:niosmp_nios2_processor_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[15]                                                                                                                                                                  ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_data_module:niosmp_nios2_processor_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[23]                                                                                                                                                                  ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_data_module:niosmp_nios2_processor_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[29]                                                                                                                                                                  ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_data_module:niosmp_nios2_processor_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|q_b[31]                                                                                                                                                                  ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|Add17~9                                                                                                                                                                                                                                                                                                ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|Add17~5                                                                                                                                                                                                                                                                                                ; 5       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|Add17~1                                                                                                                                                                                                                                                                                                ; 5       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                      ; 5       ;
; niosmp:u0|niosmp_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rnw_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                               ; 4       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|user_saw_rvalid~DUPLICATE                                                                                                                                                                                                                                     ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_baddr[10]~DUPLICATE                                                                                                                                                                                                                                                                              ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_baddr[6]~DUPLICATE                                                                                                                                                                                                                                                                               ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_mem_baddr[4]~DUPLICATE                                                                                                                                                                                                                                                                               ; 4       ;
; key[0]~input                                                                                                                                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~0                                                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~0                                                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                                        ; 4       ;
; sraminner:mys|memory~2791                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2790                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2789                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2788                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2787                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2786                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2785                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2784                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2783                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2782                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2781                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2780                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2779                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2778                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2777                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2776                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2775                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2774                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2773                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2772                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2771                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2770                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2769                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2768                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2767                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2766                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2765                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2764                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2763                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2762                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2761                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2760                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2759                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2758                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2757                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2756                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2755                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2754                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2753                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2752                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2751                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2750                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2749                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2748                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2747                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2746                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2745                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2744                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2743                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2742                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2741                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2740                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2739                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2738                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2737                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2736                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2735                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2734                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2733                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2732                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2731                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2730                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2729                                                                                                                                                                                                                                                                                                                               ; 4       ;
; sraminner:mys|memory~2728                                                                                                                                                                                                                                                                                                                               ; 4       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                                                               ; 4       ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                                                               ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_byteenable_nxt[0]~0                                                                                                                                                                                                                                                                                  ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|MonDReg~3                                                                                                                                            ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_ctrl_rot                                                                                                                                                                                                                                                                                             ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_ctrl_wrctl_inst                                                                                                                                                                                                                                                                                      ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_iw[8]                                                                                                                                                                                                                                                                                                ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_iw[7]                                                                                                                                                                                                                                                                                                ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_iw[6]                                                                                                                                                                                                                                                                                                ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_pc[1]                                                                                                                                                                                                                                                                                                ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_pc[2]                                                                                                                                                                                                                                                                                                ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_pc[1]                                                                                                                                                                                                                                                                                                ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_pc[0]                                                                                                                                                                                                                                                                                                ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                 ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_pc[2]                                                                                                                                                                                                                                                                                                ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|ic_fill_ap_offset[1]                                                                                                                                                                                                                                                                                   ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_readdata_d1[25]                                                                                                                                                                                                                                                                                      ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_readdata_d1[27]                                                                                                                                                                                                                                                                                      ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_mask[2]                                                                                                                                                                                                                                                                                          ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_mask[3]                                                                                                                                                                                                                                                                                          ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_mask[6]                                                                                                                                                                                                                                                                                          ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_readdata_d1[30]                                                                                                                                                                                                                                                                                      ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_mask[7]                                                                                                                                                                                                                                                                                          ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_readdata_d1[15]                                                                                                                                                                                                                                                                                      ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_readdata_d1[23]                                                                                                                                                                                                                                                                                      ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_mask[4]                                                                                                                                                                                                                                                                                          ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_readdata_d1[28]                                                                                                                                                                                                                                                                                      ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_rot_mask[0]                                                                                                                                                                                                                                                                                          ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_ctrl_ld8                                                                                                                                                                                                                                                                                             ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|d_readdata_d1[24]                                                                                                                                                                                                                                                                                      ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_dst_regnum[2]                                                                                                                                                                                                                                                                                        ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dst_regnum_from_M[3]                                                                                                                                                                                                                                                                                 ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dst_regnum_from_M[1]                                                                                                                                                                                                                                                                                 ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dst_regnum_from_M[0]                                                                                                                                                                                                                                                                                 ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                    ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|A_dst_regnum_from_M[4]                                                                                                                                                                                                                                                                                 ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_iw[11]~13                                                                                                                                                                                                                                                                                            ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_iw[12]~12                                                                                                                                                                                                                                                                                            ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|F_iw[13]~9                                                                                                                                                                                                                                                                                             ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[22]                                                                                                                                                                                                                                                                                       ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[27]                                                                                                                                                                                                                                                                                       ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|M_alu_result[29]                                                                                                                                                                                                                                                                                       ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|E_dst_regnum[1]                                                                                                                                                                                                                                                                                        ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_dst_regnum[3]~4                                                                                                                                                                                                                                                                                      ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_dst_regnum[2]~3                                                                                                                                                                                                                                                                                      ; 4       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|D_dst_regnum[0]~2                                                                                                                                                                                                                                                                                      ; 4       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                                ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_r:the_niosmp_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                               ; M10K_X5_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|niosmp_jtag_uart_scfifo_w:the_niosmp_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                               ; M10K_X5_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_bht_module:niosmp_nios2_processor_bht|altsyncram:the_altsyncram|altsyncram_iun1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1           ; 0          ; niosmp_nios2_processor_bht_ram.mif                 ; M10K_X49_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_data_module:niosmp_nios2_processor_dc_data|altsyncram:the_altsyncram|altsyncram_40j1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0          ; None                                               ; M10K_X26_Y23_N0, M10K_X26_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_tag_module:niosmp_nios2_processor_dc_tag|altsyncram:the_altsyncram|altsyncram_2jn1:auto_generated|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 11           ; 64           ; 11           ; yes                    ; no                      ; yes                    ; no                      ; 704     ; 64                          ; 11                          ; 64                          ; 11                          ; 704                 ; 1           ; 0          ; niosmp_nios2_processor_dc_tag_ram.mif              ; M10K_X38_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_dc_victim_module:niosmp_nios2_processor_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256     ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1           ; 0          ; None                                               ; M10K_X26_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_data_module:niosmp_nios2_processor_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768   ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0          ; None                                               ; M10K_X41_Y22_N0, M10K_X41_Y24_N0, M10K_X49_Y23_N0, M10K_X49_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_ic_tag_module:niosmp_nios2_processor_ic_tag|altsyncram:the_altsyncram|altsyncram_vao1:auto_generated|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048    ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1           ; 0          ; niosmp_nios2_processor_ic_tag_ram.mif              ; M10K_X41_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|niosmp_nios2_processor_ociram_sp_ram_module:niosmp_nios2_processor_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_smf1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0          ; niosmp_nios2_processor_ociram_default_contents.mif ; M10K_X26_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_register_bank_a_module:niosmp_nios2_processor_register_bank_a|altsyncram:the_altsyncram|altsyncram_icn1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; niosmp_nios2_processor_rf_ram_a.mif                ; M10K_X38_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_register_bank_b_module:niosmp_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_jcn1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; niosmp_nios2_processor_rf_ram_b.mif                ; M10K_X41_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; niosmp:u0|niosmp_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_d3j1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                        ; AUTO ; Single Port      ; Single Clock ; 51200        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1638400 ; 51200                       ; 32                          ; --                          ; --                          ; 1638400             ; 200         ; 0          ; niosmp_onchip_memory.hex                           ; M10K_X69_Y20_N0, M10K_X69_Y19_N0, M10K_X76_Y21_N0, M10K_X76_Y20_N0, M10K_X58_Y19_N0, M10K_X69_Y21_N0, M10K_X38_Y18_N0, M10K_X41_Y30_N0, M10K_X38_Y32_N0, M10K_X49_Y29_N0, M10K_X26_Y31_N0, M10K_X49_Y31_N0, M10K_X41_Y32_N0, M10K_X26_Y27_N0, M10K_X38_Y38_N0, M10K_X38_Y41_N0, M10K_X26_Y40_N0, M10K_X26_Y39_N0, M10K_X38_Y39_N0, M10K_X14_Y39_N0, M10K_X38_Y31_N0, M10K_X26_Y42_N0, M10K_X49_Y40_N0, M10K_X49_Y44_N0, M10K_X41_Y43_N0, M10K_X41_Y44_N0, M10K_X38_Y42_N0, M10K_X41_Y31_N0, M10K_X58_Y16_N0, M10K_X49_Y20_N0, M10K_X58_Y17_N0, M10K_X41_Y20_N0, M10K_X49_Y15_N0, M10K_X58_Y20_N0, M10K_X26_Y37_N0, M10K_X14_Y34_N0, M10K_X14_Y38_N0, M10K_X14_Y36_N0, M10K_X26_Y38_N0, M10K_X14_Y37_N0, M10K_X14_Y32_N0, M10K_X26_Y32_N0, M10K_X26_Y33_N0, M10K_X14_Y31_N0, M10K_X14_Y33_N0, M10K_X38_Y33_N0, M10K_X38_Y43_N0, M10K_X26_Y34_N0, M10K_X38_Y44_N0, M10K_X38_Y45_N0, M10K_X26_Y46_N0, M10K_X26_Y44_N0, M10K_X26_Y19_N0, M10K_X26_Y18_N0, M10K_X14_Y19_N0, M10K_X26_Y20_N0, M10K_X14_Y20_N0, M10K_X14_Y18_N0, M10K_X14_Y22_N0, M10K_X14_Y23_N0, M10K_X14_Y24_N0, M10K_X14_Y21_N0, M10K_X14_Y25_N0, M10K_X26_Y26_N0, M10K_X49_Y35_N0, M10K_X41_Y33_N0, M10K_X41_Y35_N0, M10K_X38_Y35_N0, M10K_X41_Y34_N0, M10K_X49_Y33_N0, M10K_X58_Y31_N0, M10K_X69_Y33_N0, M10K_X69_Y31_N0, M10K_X76_Y32_N0, M10K_X69_Y30_N0, M10K_X69_Y32_N0, M10K_X14_Y15_N0, M10K_X26_Y15_N0, M10K_X26_Y17_N0, M10K_X14_Y16_N0, M10K_X38_Y15_N0, M10K_X14_Y17_N0, M10K_X41_Y39_N0, M10K_X14_Y42_N0, M10K_X49_Y45_N0, M10K_X49_Y42_N0, M10K_X14_Y45_N0, M10K_X14_Y44_N0, M10K_X38_Y37_N0, M10K_X38_Y36_N0, M10K_X26_Y35_N0, M10K_X38_Y34_N0, M10K_X41_Y36_N0, M10K_X41_Y37_N0, M10K_X69_Y29_N0, M10K_X58_Y21_N0, M10K_X58_Y29_N0, M10K_X49_Y26_N0, M10K_X69_Y25_N0, M10K_X58_Y23_N0, M10K_X38_Y17_N0, M10K_X38_Y16_N0, M10K_X41_Y18_N0, M10K_X26_Y16_N0, M10K_X41_Y19_N0, M10K_X41_Y17_N0, M10K_X41_Y21_N0, M10K_X38_Y27_N0, M10K_X49_Y21_N0, M10K_X49_Y19_N0, M10K_X49_Y22_N0, M10K_X38_Y19_N0, M10K_X49_Y30_N0, M10K_X49_Y27_N0, M10K_X58_Y26_N0, M10K_X58_Y24_N0, M10K_X58_Y25_N0, M10K_X58_Y30_N0, M10K_X69_Y34_N0, M10K_X58_Y33_N0, M10K_X49_Y39_N0, M10K_X58_Y34_N0, M10K_X49_Y38_N0, M10K_X69_Y36_N0, M10K_X5_Y34_N0, M10K_X5_Y32_N0, M10K_X14_Y35_N0, M10K_X5_Y33_N0, M10K_X5_Y35_N0, M10K_X5_Y36_N0, M10K_X14_Y41_N0, M10K_X5_Y38_N0, M10K_X26_Y43_N0, M10K_X14_Y43_N0, M10K_X5_Y39_N0, M10K_X14_Y40_N0, M10K_X41_Y41_N0, M10K_X41_Y38_N0, M10K_X38_Y40_N0, M10K_X26_Y41_N0, M10K_X41_Y42_N0, M10K_X41_Y40_N0, M10K_X26_Y36_N0, M10K_X49_Y41_N0, M10K_X49_Y43_N0, M10K_X41_Y45_N0, M10K_X26_Y45_N0, M10K_X38_Y46_N0, M10K_X26_Y47_N0, M10K_X26_Y29_N0, M10K_X14_Y29_N0, M10K_X14_Y26_N0, M10K_X14_Y28_N0, M10K_X14_Y27_N0, M10K_X14_Y30_N0, M10K_X38_Y30_N0, M10K_X41_Y29_N0, M10K_X38_Y28_N0, M10K_X26_Y28_N0, M10K_X26_Y30_N0, M10K_X38_Y29_N0, M10K_X58_Y36_N0, M10K_X49_Y34_N0, M10K_X49_Y32_N0, M10K_X49_Y36_N0, M10K_X58_Y35_N0, M10K_X58_Y32_N0, M10K_X69_Y23_N0, M10K_X58_Y22_N0, M10K_X76_Y22_N0, M10K_X69_Y22_N0, M10K_X69_Y24_N0, M10K_X41_Y27_N0, M10K_X41_Y28_N0, M10K_X41_Y25_N0, M10K_X38_Y25_N0, M10K_X38_Y23_N0, M10K_X38_Y21_N0, M10K_X38_Y22_N0, M10K_X38_Y20_N0, M10K_X26_Y25_N0, M10K_X69_Y28_N0, M10K_X49_Y28_N0, M10K_X58_Y28_N0, M10K_X69_Y27_N0, M10K_X58_Y27_N0, M10K_X69_Y26_N0, M10K_X69_Y15_N0, M10K_X58_Y15_N0, M10K_X76_Y18_N0, M10K_X76_Y17_N0, M10K_X41_Y15_N0, M10K_X49_Y17_N0, M10K_X58_Y18_N0, M10K_X41_Y16_N0, M10K_X69_Y18_N0, M10K_X69_Y16_N0, M10K_X49_Y16_N0, M10K_X69_Y17_N0, M10K_X49_Y18_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                              ;
+---------------------+-------------+---------------------+-------------------+
; Statistic           ; Number Used ; Available per Block ; Maximum Available ;
+---------------------+-------------+---------------------+-------------------+
; Independent 18x18   ; 2           ; 2.00                ; 174               ;
; DSP Block           ; 2           ; --                  ; 87                ;
; DSP 18-bit Element  ; 2           ; 2.00                ; 174               ;
; Unsigned Multiplier ; 2           ; --                  ; --                ;
+---------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 13,824 / 289,320 ( 5 % ) ;
; C12 interconnects                           ; 223 / 13,420 ( 2 % )     ;
; C2 interconnects                            ; 3,666 / 119,108 ( 3 % )  ;
; C4 interconnects                            ; 2,525 / 56,300 ( 4 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )           ;
; Direct links                                ; 976 / 289,320 ( < 1 % )  ;
; Global clocks                               ; 1 / 16 ( 6 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )           ;
; Local interconnects                         ; 3,442 / 84,580 ( 4 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )           ;
; R14 interconnects                           ; 349 / 12,676 ( 3 % )     ;
; R14/C12 interconnect drivers                ; 442 / 20,720 ( 2 % )     ;
; R3 interconnects                            ; 4,977 / 130,992 ( 4 % )  ;
; R6 interconnects                            ; 8,726 / 266,960 ( 3 % )  ;
; Spine clocks                                ; 10 / 360 ( 3 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )       ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 17           ; 0            ; 17           ; 0            ; 0            ; 28        ; 17           ; 0            ; 28        ; 28        ; 0            ; 21           ; 0            ; 0            ; 0            ; 0            ; 21           ; 0            ; 0            ; 0            ; 0            ; 21           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 11           ; 28           ; 11           ; 28           ; 28           ; 0         ; 11           ; 28           ; 0         ; 0         ; 28           ; 7            ; 28           ; 28           ; 28           ; 28           ; 7            ; 28           ; 28           ; 28           ; 28           ; 7            ; 28           ; 28           ; 28           ; 28           ; 28           ; 28           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; led[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dataout             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; db2mp[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; db2mp[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; db2mp[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; db2mp[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; db2mp[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; db2mp[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; db2mp[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; db2mp[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; db2mp[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; db2mp[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; newdone             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sent                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; datain              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; key[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 201.4             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 9.2               ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                         ; Destination Register                                                                                                                                                                                                                                                                                                              ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                          ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[7]  ; 1.344             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                             ; 1.255             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                       ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[7]  ; 1.124             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                        ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[7]  ; 1.051             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                 ; 1.049             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                 ; 1.049             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                 ; 0.926             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                                                                  ; 0.919             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                 ; 0.910             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                 ; 0.902             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                                                                  ; 0.898             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                                                                  ; 0.891             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][4]                                                                                                                                                                                                                                                ; 0.886             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][3]                                                                                                                                                                                                                                                ; 0.886             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][1]                                                                                                                                                                                                                                                ; 0.884             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][4]                                                                                                                                                                                                                                                       ; 0.881             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][4]                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][4]                                                                                                                                                                                                                                                ; 0.880             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][3]                                                                                                                                                                                                                                                ; 0.880             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][1]                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][1]                                                                                                                                                                                                                                                ; 0.880             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                 ; 0.878             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][2]                                                                                                                                                                                                                                                ; 0.870             ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                         ; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                ; 0.870             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]                                                                                                                                                                                                                                                ; 0.870             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                                                                  ; 0.869             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|DRsize.010                                                   ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[15] ; 0.867             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][2]                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][2]                                                                                                                                                                                                                                                ; 0.865             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][4]                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][4]                                                                                                                                                                                                                                                       ; 0.860             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][3]                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                                                                                                                                                                       ; 0.860             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][1]                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][1]                                                                                                                                                                                                                                                       ; 0.860             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]                                                                                                                                                                                                                                                ; 0.858             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[7]                                                        ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[6]  ; 0.855             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|DRsize.100                                                   ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[35] ; 0.852             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|DRsize.000                                                   ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[0]  ; 0.850             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][4]                                                                                                                                                                                                                                                ; 0.850             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                                    ; 0.850             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][1]                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                       ; 0.849             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                                                                                                  ; 0.848             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                                                                                                  ; 0.847             ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                               ; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                             ; 0.845             ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                   ; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                             ; 0.845             ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                      ; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                             ; 0.845             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                                     ; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                             ; 0.845             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                              ; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                             ; 0.845             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                              ; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                             ; 0.845             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[18]                                                       ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[17] ; 0.844             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][2]                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][2]                                                                                                                                                                                                                                                       ; 0.843             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][4]                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                                                       ; 0.843             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][3]                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                                                       ; 0.843             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                       ; 0.843             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[22]                                                       ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[21] ; 0.839             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                                                                                                                                                  ; 0.839             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                 ; 0.839             ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                      ; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|count[0]                                                                                                                                                                                                                                ; 0.837             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                                                                                                                                                  ; 0.836             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][2]                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                                                       ; 0.834             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                                                                                                                                  ; 0.834             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                       ; 0.834             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[19]                                                       ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[18] ; 0.831             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[23]                                                       ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[22] ; 0.831             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[17]                                                       ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[16] ; 0.831             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                  ; 0.827             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_oci_break:the_niosmp_nios2_processor_nios2_oci_break|break_readreg[6]                                                                                                                                                               ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[7]  ; 0.825             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_nios2_ocimem:the_niosmp_nios2_processor_nios2_ocimem|MonDReg[6]                                                                                                                                                                           ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[7]  ; 0.825             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[8]                                                        ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[7]  ; 0.825             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                        ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[7]  ; 0.825             ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                                                   ; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                             ; 0.822             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[0]  ; 0.819             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                                                 ; 0.810             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                                 ; 0.809             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                                                                                                                                                  ; 0.801             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                                                                                                                                                                                ; 0.791             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[2]                                                        ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[1]  ; 0.786             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[4]                                                        ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[3]  ; 0.786             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[6]                                                        ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[5]  ; 0.786             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                                                                                                                                  ; 0.781             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[20]                                                       ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[19] ; 0.778             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[28]                                                       ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[27] ; 0.778             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[30]                                                       ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[29] ; 0.778             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[24]                                                       ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[23] ; 0.778             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[26]                                                       ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[25] ; 0.778             ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                                                                      ; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                ; 0.777             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                                                                                                  ; 0.775             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                                                                                                                                ; 0.775             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                                                                                                                                ; 0.775             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                                                                                                                                                  ; 0.773             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[5]                                                        ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[4]  ; 0.772             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]                                                                                                                                                                                                                                      ; 0.768             ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                                   ; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                             ; 0.768             ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                                                  ; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                             ; 0.768             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[13]                                                       ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[12] ; 0.766             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[25]                                                       ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[24] ; 0.765             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[27]                                                       ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[26] ; 0.765             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[3]                                                        ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[2]  ; 0.764             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[11]                                                       ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[10] ; 0.761             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[9]                                                        ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[8]  ; 0.760             ;
; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                                                   ; niosmp:u0|niosmp_jtag_uart:jtag_uart|alt_jtag_atlantic:niosmp_jtag_uart_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                             ; 0.760             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[21]                                                       ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[20] ; 0.758             ;
; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[29]                                                       ; niosmp:u0|niosmp_nios2_processor:nios2_processor|niosmp_nios2_processor_nios2_oci:the_niosmp_nios2_processor_nios2_oci|niosmp_nios2_processor_jtag_debug_module_wrapper:the_niosmp_nios2_processor_jtag_debug_module_wrapper|niosmp_nios2_processor_jtag_debug_module_tck:the_niosmp_nios2_processor_jtag_debug_module_tck|sr[28] ; 0.758             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]                                                                                                                                                                                                                                      ; 0.756             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]                                                                                                                                                                                                                                      ; 0.756             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device 5CSEMA5F31C6 for design "AsynComms"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 7 pins of 24 total pins. For the list of the pins please refer to the Input Pins, Output Pins, and Bidir Pins tables in the Fitter report and look for the user pins whose location is assigned by Fitter.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 2556 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): TimeQuest Timing Analyzer is analyzing 2064 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'niosmp/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'niosmp/synthesis/submodules/niosmp_nios2_processor.sdc'
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register niosmp:u0|niosmp_nios2_processor:nios2_processor|hbreak_enabled is being clocked by clk
Warning (332060): Node: niosmp:u0|niosmp_rnw:noe|data_out was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch sraminner:mys|data_out[0] is being clocked by niosmp:u0|niosmp_rnw:noe|data_out
Warning (332060): Node: BSC:bscin|counter[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register S2P:mys2p|db2mp[3] is being clocked by BSC:bscin|counter[0]
Warning (332060): Node: tbase[9] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register BSC:bscin|counter[1] is being clocked by tbase[9]
Warning (332060): Node: datain was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register SBD:mysbd|enable is being clocked by datain
Warning (332060): Node: niosmp:u0|niosmp_rnw:load|data_out was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch P2S:myp2s|sreg[7]~1 is being clocked by niosmp:u0|niosmp_rnw:load|data_out
Warning (332060): Node: BSC:bscout|counter[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register P2S:myp2s|sreg[9] is being clocked by BSC:bscout|counter[0]
Warning (332060): Node: tbase[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register try:try1|newdone is being clocked by tbase[10]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type EC
    Extra Info (176218): Packed 64 registers into blocks of type DSP block
    Extra Info (176220): Created 16 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "sw[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sw[7]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X33_Y23 to location X44_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.51 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:19
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/suix/AsynComms/output_files/AsynComms.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 21 warnings
    Info: Peak virtual memory: 2392 megabytes
    Info: Processing ended: Sun Dec 06 22:39:45 2015
    Info: Elapsed time: 00:01:29
    Info: Total CPU time (on all processors): 00:02:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/suix/AsynComms/output_files/AsynComms.fit.smsg.


