library IEEE;
use IEEE.STD_LOGIC_1164.all;

entity tb_FlipFlopD is
end tb_FlipFlopD;

architecture teste of tb_FlipFlopD is

component FlipFlopD is 
	port( 
			clock: in std_logic;
			D: in std_logic;
			reset: in std_logic;
	      Q: out std_logic
	    );
end component;

signal fio_Cl, fio_D, fio_Re, fio_Q: std_logic;

begin

-- Note que o componente é instanciado com apenas 4 bits nas entradas para facilitar a simulação:
instancia_FlipFlopD: FlipFlopD port map(clock=>fio_Cl, D=>fio_D, reset=>fio_Re, Q=>fio_Q);

-- Dados de entrada de 4 bits são expressos em "hexadecimal" usando "x":
fio_Cl<='0', '1' after 50ns,'0' after 100ns, '1' after 150ns,'0' after 200ns,'1' after 250ns,'0' after 300ns;
fio_D<='0','1' after 75ns,'0' after 125ns, '1' after 175ns, '0' after 225ns, '1' after 275ns;
fio_Re<='0','1' after 200ns;
end teste;