**12.1 时钟树综合**    
**1、对时钟偏斜的要求**    
从时钟的根节点到每个寄存器时钟端的延时，由于走的路径不同，到达的时间也不同，它们的延时之差称为时钟偏斜(Clock Skew).    
**2、如何平衡不同时钟结点**    
在生成时钟树时，采用H树网络来生成时钟树的方法最常见，但这只是一种理想模型。    
**3、时钟树综合技术**   
**(1)时钟缓冲器的插入**   
时钟综合工具根据寄存器的位置和数量，决定插入缓冲器的层数、驱动力的大小和插入位置。这样就可以得到时钟偏斜的初步结果。    
**(2)时钟线的布线**   
由于时钟线的优先级高于一般信号线，所以应先布时钟线。    
**4、时钟网格技术**    
时钟网格技术就是预先在设计上搭上时钟网格    
**5、如何降低时钟树上的功耗**     
**(1)减少时钟缓冲器的数量**   
这种办法是减小时钟树的横向扩张，但是是以增加一定的时钟偏斜为代价的。    
**(2)时钟缓冲器尽量插入到门控时钟后面**   
**(3)异步电路降低时钟树上的功耗**    

**12.2 布局规划**   
**1、为什么要布局规划**    
一个好的、提前的布局规划会使得深亚微米设计的物理实现在设计周期和设计质量上都受益。   
具体上，布局规划包括版图上的电源规划和模块的布局规划。   
**2、布局规划策略**    
利用飞线可以帮助确定最优的摆放位置和方向。   
**3、应用规划步骤**    
**(1)芯片级布局规划**    
**(2)模块级布局规划**    
**(3)电源预算**   
**(4)电源规划和分析**    
**12.3布线**    
布线是在版图上将已经放好的单元连接在一起的过程。
**12.4ECO技术**   
常用的ECO技术功能性的ECO，也就是对RTL或网表信息进行小范围内修改时，利用带ECO功能的工具自动生成版图。
**12.5功耗分析**    
**12.6信号完整性的考虑**    
**12.7物理验证**    
**12.8可制造性设计/面向良品率的设计**   
















