CORE
../../verilog/SVA/cycle_delay2.sv
--buechi --k-induction --bound 3
^\[.*\] ##\[1:2\] main\.x == 2: PROVED$
^EXIT=0$
^SIGNAL=0$
--
