TimeQuest Timing Analyzer report for pruebaControl
Thu May 30 02:41:22 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pruebaControl                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 439.95 MHz ; 405.02 MHz      ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.273 ; -28.392       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.628 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.469 ; -57.681               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.273 ; uControl:control|state.jump           ; uControl:control|estado4[5]           ; clk          ; clk         ; 1.000        ; 0.001      ; 2.312      ;
; -1.272 ; uControl:control|state.jump           ; uControl:control|estado4[3]           ; clk          ; clk         ; 1.000        ; 0.001      ; 2.311      ;
; -1.076 ; uControl:control|state.multiplicacion ; uControl:control|estado3[3]           ; clk          ; clk         ; 1.000        ; -0.059     ; 2.055      ;
; -1.072 ; uControl:control|state.memWriteSig    ; uControl:control|estado4[5]           ; clk          ; clk         ; 1.000        ; -0.070     ; 2.040      ;
; -1.071 ; uControl:control|state.memWriteSig    ; uControl:control|estado4[3]           ; clk          ; clk         ; 1.000        ; -0.070     ; 2.039      ;
; -1.067 ; uControl:control|state.multiplicacion ; uControl:control|aluSrcA              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.105      ;
; -1.067 ; uControl:control|state.multiplicacion ; uControl:control|estado4[0]           ; clk          ; clk         ; 1.000        ; 0.002      ; 2.107      ;
; -1.053 ; uControl:control|state.jump           ; uControl:control|state.fetch          ; clk          ; clk         ; 1.000        ; 0.060      ; 2.151      ;
; -1.036 ; uControl:control|state.aluWriteBack   ; uControl:control|estado4[5]           ; clk          ; clk         ; 1.000        ; 0.001      ; 2.075      ;
; -1.036 ; uControl:control|state.addi           ; uControl:control|estado3[3]           ; clk          ; clk         ; 1.000        ; 0.001      ; 2.075      ;
; -1.035 ; uControl:control|state.aluWriteBack   ; uControl:control|estado4[3]           ; clk          ; clk         ; 1.000        ; 0.001      ; 2.074      ;
; -1.028 ; uControl:control|state.addi           ; uControl:control|aluSrcA              ; clk          ; clk         ; 1.000        ; 0.060      ; 2.126      ;
; -1.028 ; uControl:control|state.addi           ; uControl:control|estado4[0]           ; clk          ; clk         ; 1.000        ; 0.062      ; 2.128      ;
; -1.006 ; uControl:control|state.division       ; uControl:control|aluSrcA              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.044      ;
; -1.006 ; uControl:control|state.division       ; uControl:control|estado4[0]           ; clk          ; clk         ; 1.000        ; 0.002      ; 2.046      ;
; -0.985 ; uControl:control|state.multiplicacion ; uControl:control|state.aluWriteBack   ; clk          ; clk         ; 1.000        ; -0.060     ; 1.963      ;
; -0.946 ; uControl:control|state.addi           ; uControl:control|state.aluWriteBack   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.984      ;
; -0.930 ; uControl:control|state.decode         ; uControl:control|state.paso           ; clk          ; clk         ; 1.000        ; 0.060      ; 2.028      ;
; -0.929 ; uControl:control|state.decode         ; uControl:control|state.division       ; clk          ; clk         ; 1.000        ; 0.060      ; 2.027      ;
; -0.928 ; uControl:control|state.decode         ; uControl:control|state.multiplicacion ; clk          ; clk         ; 1.000        ; 0.060      ; 2.026      ;
; -0.927 ; uControl:control|state.decode         ; uControl:control|state.slt            ; clk          ; clk         ; 1.000        ; 0.060      ; 2.025      ;
; -0.924 ; uControl:control|state.division       ; uControl:control|state.aluWriteBack   ; clk          ; clk         ; 1.000        ; -0.060     ; 1.902      ;
; -0.875 ; uControl:control|state.multiplicacion ; uControl:control|estado3[0]           ; clk          ; clk         ; 1.000        ; -0.004     ; 1.909      ;
; -0.852 ; uControl:control|state.memWriteSig    ; uControl:control|state.fetch          ; clk          ; clk         ; 1.000        ; -0.011     ; 1.879      ;
; -0.837 ; uControl:control|state.memReadSig     ; uControl:control|estado4[5]           ; clk          ; clk         ; 1.000        ; -0.070     ; 1.805      ;
; -0.835 ; uControl:control|state.addi           ; uControl:control|estado3[0]           ; clk          ; clk         ; 1.000        ; 0.056      ; 1.929      ;
; -0.820 ; uControl:control|state.memWriteSig    ; uControl:control|estado4[4]           ; clk          ; clk         ; 1.000        ; -0.070     ; 1.788      ;
; -0.816 ; uControl:control|state.aluWriteBack   ; uControl:control|state.fetch          ; clk          ; clk         ; 1.000        ; 0.060      ; 1.914      ;
; -0.802 ; uControl:control|state.addi           ; uControl:control|aluSrcB[1]           ; clk          ; clk         ; 1.000        ; 0.057      ; 1.897      ;
; -0.785 ; uControl:control|state.multiplicacion ; uControl:control|aluOP[1]             ; clk          ; clk         ; 1.000        ; -0.003     ; 1.820      ;
; -0.768 ; uControl:control|state.slt            ; uControl:control|estado3[3]           ; clk          ; clk         ; 1.000        ; -0.059     ; 1.747      ;
; -0.757 ; uControl:control|state.slt            ; uControl:control|aluSrcA              ; clk          ; clk         ; 1.000        ; 0.000      ; 1.795      ;
; -0.757 ; uControl:control|state.slt            ; uControl:control|estado4[0]           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.797      ;
; -0.754 ; uControl:control|state.memAddr        ; uControl:control|estado4[6]           ; clk          ; clk         ; 1.000        ; 0.001      ; 1.793      ;
; -0.728 ; uControl:control|state.memReadSig     ; uControl:control|estado4[0]           ; clk          ; clk         ; 1.000        ; -0.009     ; 1.757      ;
; -0.726 ; uControl:control|state.aluWriteBack   ; uControl:control|regWrite             ; clk          ; clk         ; 1.000        ; 0.071      ; 1.835      ;
; -0.722 ; uControl:control|state.branchSig      ; uControl:control|aluSrcA              ; clk          ; clk         ; 1.000        ; 0.060      ; 1.820      ;
; -0.717 ; uControl:control|state.multiplicacion ; uControl:control|estado3[1]           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.757      ;
; -0.709 ; uControl:control|state.memReadSig     ; uControl:control|estado4[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 1.677      ;
; -0.706 ; uControl:control|state.memReadSig     ; uControl:control|state.memWriteBack   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.673      ;
; -0.705 ; uControl:control|state.memWriteBack   ; uControl:control|estado4[6]           ; clk          ; clk         ; 1.000        ; 0.001      ; 1.744      ;
; -0.695 ; uControl:control|state.memAddr        ; uControl:control|aluSrcB[1]           ; clk          ; clk         ; 1.000        ; 0.057      ; 1.790      ;
; -0.678 ; uControl:control|state.addi           ; uControl:control|estado3[1]           ; clk          ; clk         ; 1.000        ; 0.062      ; 1.778      ;
; -0.675 ; uControl:control|state.slt            ; uControl:control|state.aluWriteBack   ; clk          ; clk         ; 1.000        ; -0.060     ; 1.653      ;
; -0.656 ; uControl:control|state.division       ; uControl:control|estado3[1]           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.696      ;
; -0.627 ; uControl:control|state.memWriteSig    ; uControl:control|memWrite             ; clk          ; clk         ; 1.000        ; -0.027     ; 1.638      ;
; -0.622 ; uControl:control|state.branchSig      ; uControl:control|state.fetch          ; clk          ; clk         ; 1.000        ; 0.060      ; 1.720      ;
; -0.567 ; uControl:control|state.slt            ; uControl:control|estado3[0]           ; clk          ; clk         ; 1.000        ; -0.004     ; 1.601      ;
; -0.563 ; uControl:control|state.decode         ; uControl:control|state.Execute        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.601      ;
; -0.561 ; uControl:control|state.decode         ; uControl:control|state.addi           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.599      ;
; -0.560 ; uControl:control|state.decode         ; uControl:control|state.branchSig      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.598      ;
; -0.555 ; uControl:control|state.memWriteBack   ; uControl:control|estado4[5]           ; clk          ; clk         ; 1.000        ; 0.001      ; 1.594      ;
; -0.554 ; uControl:control|state.memWriteBack   ; uControl:control|estado4[3]           ; clk          ; clk         ; 1.000        ; 0.001      ; 1.593      ;
; -0.549 ; uControl:control|state.multiplicacion ; uControl:control|aluSrcB[1]           ; clk          ; clk         ; 1.000        ; -0.003     ; 1.584      ;
; -0.546 ; uControl:control|state.branchSig      ; uControl:control|branch               ; clk          ; clk         ; 1.000        ; 0.071      ; 1.655      ;
; -0.542 ; uControl:control|state.branchSig      ; uControl:control|PCsrc[0]             ; clk          ; clk         ; 1.000        ; 0.071      ; 1.651      ;
; -0.504 ; uControl:control|state.division       ; uControl:control|aluOP[1]             ; clk          ; clk         ; 1.000        ; -0.003     ; 1.539      ;
; -0.503 ; uControl:control|state.branchSig      ; uControl:control|aluOP[0]             ; clk          ; clk         ; 1.000        ; 0.071      ; 1.612      ;
; -0.490 ; uControl:control|state.decode         ; uControl:control|estado4[6]           ; clk          ; clk         ; 1.000        ; 0.001      ; 1.529      ;
; -0.484 ; uControl:control|state.memWriteSig    ; uControl:control|estado4[6]           ; clk          ; clk         ; 1.000        ; -0.070     ; 1.452      ;
; -0.482 ; uControl:control|state.paso           ; uControl:control|estado3[5]           ; clk          ; clk         ; 1.000        ; 0.011      ; 1.531      ;
; -0.469 ; uControl:control|state.slt            ; uControl:control|aluOP[1]             ; clk          ; clk         ; 1.000        ; -0.003     ; 1.504      ;
; -0.467 ; uControl:control|state.slt            ; uControl:control|aluOP[2]             ; clk          ; clk         ; 1.000        ; -0.003     ; 1.502      ;
; -0.460 ; uControl:control|state.fetch          ; uControl:control|memRead              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.509      ;
; -0.458 ; uControl:control|state.fetch          ; uControl:control|IRwrite              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.507      ;
; -0.456 ; uControl:control|state.fetch          ; uControl:control|pcWrite              ; clk          ; clk         ; 1.000        ; 0.011      ; 1.505      ;
; -0.441 ; uControl:control|state.jump           ; uControl:control|pcWrite              ; clk          ; clk         ; 1.000        ; 0.071      ; 1.550      ;
; -0.436 ; uControl:control|state.fetch          ; uControl:control|aluSrcB[0]           ; clk          ; clk         ; 1.000        ; -0.060     ; 1.414      ;
; -0.431 ; uControl:control|state.fetch          ; uControl:control|state.decode         ; clk          ; clk         ; 1.000        ; -0.060     ; 1.409      ;
; -0.423 ; uControl:control|state.branchSig      ; uControl:control|estado4[5]           ; clk          ; clk         ; 1.000        ; 0.001      ; 1.462      ;
; -0.423 ; uControl:control|state.branchSig      ; uControl:control|estado4[6]           ; clk          ; clk         ; 1.000        ; 0.001      ; 1.462      ;
; -0.423 ; uControl:control|state.addi           ; uControl:control|estado3[5]           ; clk          ; clk         ; 1.000        ; 0.071      ; 1.532      ;
; -0.407 ; uControl:control|state.slt            ; uControl:control|estado3[1]           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.447      ;
; -0.397 ; uControl:control|state.division       ; uControl:control|aluOP[0]             ; clk          ; clk         ; 1.000        ; 0.011      ; 1.446      ;
; -0.395 ; uControl:control|state.jump           ; uControl:control|PCsrc[1]             ; clk          ; clk         ; 1.000        ; 0.071      ; 1.504      ;
; -0.388 ; uControl:control|state.memWriteBack   ; uControl:control|memToReg             ; clk          ; clk         ; 1.000        ; 0.071      ; 1.497      ;
; -0.388 ; uControl:control|state.memWriteBack   ; uControl:control|regWrite             ; clk          ; clk         ; 1.000        ; 0.071      ; 1.497      ;
; -0.387 ; uControl:control|state.memWriteBack   ; uControl:control|estado4[1]           ; clk          ; clk         ; 1.000        ; 0.071      ; 1.496      ;
; -0.386 ; uControl:control|state.decode         ; uControl:control|aluSrcB[1]           ; clk          ; clk         ; 1.000        ; 0.057      ; 1.481      ;
; -0.383 ; uControl:control|state.aluWriteBack   ; uControl:control|regDst               ; clk          ; clk         ; 1.000        ; 0.071      ; 1.492      ;
; -0.358 ; uControl:control|state.aluWriteBack   ; uControl:control|estado4[6]           ; clk          ; clk         ; 1.000        ; 0.001      ; 1.397      ;
; -0.348 ; uControl:control|state.memAddr        ; uControl:control|state.memWriteSig    ; clk          ; clk         ; 1.000        ; 0.071      ; 1.457      ;
; -0.345 ; uControl:control|state.memAddr        ; uControl:control|state.memReadSig     ; clk          ; clk         ; 1.000        ; 0.071      ; 1.454      ;
; -0.335 ; uControl:control|state.memWriteBack   ; uControl:control|state.fetch          ; clk          ; clk         ; 1.000        ; 0.060      ; 1.433      ;
; -0.308 ; uControl:control|state.addi           ; uControl:control|estado3[4]           ; clk          ; clk         ; 1.000        ; 0.062      ; 1.408      ;
; -0.307 ; uControl:control|state.paso           ; uControl:control|estado4[0]           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.347      ;
; -0.268 ; uControl:control|state.decode         ; uControl:control|state.jump           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.306      ;
; -0.226 ; uControl:control|state.memReadSig     ; uControl:control|memRead              ; clk          ; clk         ; 1.000        ; 0.000      ; 1.264      ;
; -0.226 ; uControl:control|state.memWriteSig    ; uControl:control|estado4[1]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.264      ;
; -0.225 ; uControl:control|state.memWriteSig    ; uControl:control|IorD                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.263      ;
; -0.218 ; uControl:control|state.Execute        ; uControl:control|state.aluWriteBack   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.256      ;
; -0.217 ; uControl:control|state.paso           ; uControl:control|estado3[6]           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.257      ;
; -0.216 ; uControl:control|state.paso           ; uControl:control|estado3[2]           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.256      ;
; -0.204 ; uControl:control|state.paso           ; uControl:control|estado3[1]           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.244      ;
; -0.200 ; uControl:control|state.memAddr        ; uControl:control|estado4[3]           ; clk          ; clk         ; 1.000        ; 0.001      ; 1.239      ;
; -0.197 ; uControl:control|state.decode         ; uControl:control|estado4[3]           ; clk          ; clk         ; 1.000        ; 0.001      ; 1.236      ;
; -0.185 ; uControl:control|state.slt            ; uControl:control|estado3[6]           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.225      ;
; -0.184 ; uControl:control|state.slt            ; uControl:control|estado3[2]           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.224      ;
; -0.174 ; uControl:control|state.jump           ; uControl:control|estado4[4]           ; clk          ; clk         ; 1.000        ; 0.001      ; 1.213      ;
; -0.172 ; uControl:control|state.addi           ; uControl:control|estado3[2]           ; clk          ; clk         ; 1.000        ; 0.062      ; 1.272      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.628 ; uControl:control|state.division       ; uControl:control|estado3[2]           ; clk          ; clk         ; 0.000        ; 0.002      ; 0.916      ;
; 0.630 ; uControl:control|state.memReadSig     ; uControl:control|IorD                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.645 ; uControl:control|state.aluWriteBack   ; uControl:control|estado4[4]           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.932      ;
; 0.777 ; uControl:control|state.fetch          ; uControl:control|estado4[0]           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.065      ;
; 0.780 ; uControl:control|state.decode         ; uControl:control|aluSrcB[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.813 ; uControl:control|state.decode         ; uControl:control|estado4[2]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.100      ;
; 0.818 ; uControl:control|state.multiplicacion ; uControl:control|estado3[6]           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.106      ;
; 0.819 ; uControl:control|state.decode         ; uControl:control|state.memAddr        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.819 ; uControl:control|state.multiplicacion ; uControl:control|estado3[4]           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.107      ;
; 0.819 ; uControl:control|state.decode         ; uControl:control|estado4[4]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.106      ;
; 0.823 ; uControl:control|state.paso           ; uControl:control|state.fetch          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.109      ;
; 0.823 ; uControl:control|state.memAddr        ; uControl:control|aluSrcA              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.169      ;
; 0.898 ; uControl:control|state.Execute        ; uControl:control|aluSrcA              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.244      ;
; 0.924 ; uControl:control|state.addi           ; uControl:control|estado3[2]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.272      ;
; 0.926 ; uControl:control|state.jump           ; uControl:control|estado4[4]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.213      ;
; 0.936 ; uControl:control|state.slt            ; uControl:control|estado3[2]           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.224      ;
; 0.937 ; uControl:control|state.slt            ; uControl:control|estado3[6]           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.225      ;
; 0.949 ; uControl:control|state.decode         ; uControl:control|estado4[3]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.236      ;
; 0.952 ; uControl:control|state.memAddr        ; uControl:control|estado4[3]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.239      ;
; 0.956 ; uControl:control|state.paso           ; uControl:control|estado3[1]           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.244      ;
; 0.968 ; uControl:control|state.paso           ; uControl:control|estado3[2]           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.256      ;
; 0.969 ; uControl:control|state.paso           ; uControl:control|estado3[6]           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.257      ;
; 0.970 ; uControl:control|state.Execute        ; uControl:control|state.aluWriteBack   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.256      ;
; 0.977 ; uControl:control|state.memWriteSig    ; uControl:control|IorD                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; uControl:control|state.memReadSig     ; uControl:control|memRead              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.264      ;
; 0.978 ; uControl:control|state.memWriteSig    ; uControl:control|estado4[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.264      ;
; 1.020 ; uControl:control|state.decode         ; uControl:control|state.jump           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.306      ;
; 1.059 ; uControl:control|state.paso           ; uControl:control|estado4[0]           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.347      ;
; 1.060 ; uControl:control|state.addi           ; uControl:control|estado3[4]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.408      ;
; 1.087 ; uControl:control|state.memWriteBack   ; uControl:control|state.fetch          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.433      ;
; 1.097 ; uControl:control|state.memAddr        ; uControl:control|state.memReadSig     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.454      ;
; 1.100 ; uControl:control|state.memAddr        ; uControl:control|state.memWriteSig    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.457      ;
; 1.110 ; uControl:control|state.aluWriteBack   ; uControl:control|estado4[6]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.397      ;
; 1.135 ; uControl:control|state.aluWriteBack   ; uControl:control|regDst               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.492      ;
; 1.138 ; uControl:control|state.decode         ; uControl:control|aluSrcB[1]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.481      ;
; 1.139 ; uControl:control|state.memWriteBack   ; uControl:control|estado4[1]           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.496      ;
; 1.140 ; uControl:control|state.memWriteBack   ; uControl:control|memToReg             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.497      ;
; 1.140 ; uControl:control|state.memWriteBack   ; uControl:control|regWrite             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.497      ;
; 1.147 ; uControl:control|state.jump           ; uControl:control|PCsrc[1]             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.504      ;
; 1.149 ; uControl:control|state.division       ; uControl:control|aluOP[0]             ; clk          ; clk         ; 0.000        ; 0.011      ; 1.446      ;
; 1.159 ; uControl:control|state.slt            ; uControl:control|estado3[1]           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.447      ;
; 1.175 ; uControl:control|state.addi           ; uControl:control|estado3[5]           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.532      ;
; 1.175 ; uControl:control|state.branchSig      ; uControl:control|estado4[5]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.462      ;
; 1.175 ; uControl:control|state.branchSig      ; uControl:control|estado4[6]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.462      ;
; 1.183 ; uControl:control|state.fetch          ; uControl:control|state.decode         ; clk          ; clk         ; 0.000        ; -0.060     ; 1.409      ;
; 1.188 ; uControl:control|state.fetch          ; uControl:control|aluSrcB[0]           ; clk          ; clk         ; 0.000        ; -0.060     ; 1.414      ;
; 1.193 ; uControl:control|state.jump           ; uControl:control|pcWrite              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.550      ;
; 1.208 ; uControl:control|state.fetch          ; uControl:control|pcWrite              ; clk          ; clk         ; 0.000        ; 0.011      ; 1.505      ;
; 1.210 ; uControl:control|state.fetch          ; uControl:control|IRwrite              ; clk          ; clk         ; 0.000        ; 0.011      ; 1.507      ;
; 1.212 ; uControl:control|state.fetch          ; uControl:control|memRead              ; clk          ; clk         ; 0.000        ; 0.011      ; 1.509      ;
; 1.219 ; uControl:control|state.slt            ; uControl:control|aluOP[2]             ; clk          ; clk         ; 0.000        ; -0.003     ; 1.502      ;
; 1.221 ; uControl:control|state.slt            ; uControl:control|aluOP[1]             ; clk          ; clk         ; 0.000        ; -0.003     ; 1.504      ;
; 1.234 ; uControl:control|state.paso           ; uControl:control|estado3[5]           ; clk          ; clk         ; 0.000        ; 0.011      ; 1.531      ;
; 1.236 ; uControl:control|state.memWriteSig    ; uControl:control|estado4[6]           ; clk          ; clk         ; 0.000        ; -0.070     ; 1.452      ;
; 1.242 ; uControl:control|state.decode         ; uControl:control|estado4[6]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.529      ;
; 1.255 ; uControl:control|state.branchSig      ; uControl:control|aluOP[0]             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.612      ;
; 1.256 ; uControl:control|state.division       ; uControl:control|aluOP[1]             ; clk          ; clk         ; 0.000        ; -0.003     ; 1.539      ;
; 1.294 ; uControl:control|state.branchSig      ; uControl:control|PCsrc[0]             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.651      ;
; 1.298 ; uControl:control|state.branchSig      ; uControl:control|branch               ; clk          ; clk         ; 0.000        ; 0.071      ; 1.655      ;
; 1.301 ; uControl:control|state.multiplicacion ; uControl:control|aluSrcB[1]           ; clk          ; clk         ; 0.000        ; -0.003     ; 1.584      ;
; 1.306 ; uControl:control|state.memWriteBack   ; uControl:control|estado4[3]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.593      ;
; 1.307 ; uControl:control|state.memWriteBack   ; uControl:control|estado4[5]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.594      ;
; 1.312 ; uControl:control|state.decode         ; uControl:control|state.branchSig      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.598      ;
; 1.313 ; uControl:control|state.decode         ; uControl:control|state.addi           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.599      ;
; 1.315 ; uControl:control|state.decode         ; uControl:control|state.Execute        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.601      ;
; 1.319 ; uControl:control|state.slt            ; uControl:control|estado3[0]           ; clk          ; clk         ; 0.000        ; -0.004     ; 1.601      ;
; 1.374 ; uControl:control|state.branchSig      ; uControl:control|state.fetch          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.720      ;
; 1.379 ; uControl:control|state.memWriteSig    ; uControl:control|memWrite             ; clk          ; clk         ; 0.000        ; -0.027     ; 1.638      ;
; 1.408 ; uControl:control|state.division       ; uControl:control|estado3[1]           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.696      ;
; 1.427 ; uControl:control|state.slt            ; uControl:control|state.aluWriteBack   ; clk          ; clk         ; 0.000        ; -0.060     ; 1.653      ;
; 1.430 ; uControl:control|state.addi           ; uControl:control|estado3[1]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.778      ;
; 1.447 ; uControl:control|state.memAddr        ; uControl:control|aluSrcB[1]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.790      ;
; 1.457 ; uControl:control|state.memWriteBack   ; uControl:control|estado4[6]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.744      ;
; 1.458 ; uControl:control|state.memReadSig     ; uControl:control|state.memWriteBack   ; clk          ; clk         ; 0.000        ; -0.071     ; 1.673      ;
; 1.461 ; uControl:control|state.memReadSig     ; uControl:control|estado4[6]           ; clk          ; clk         ; 0.000        ; -0.070     ; 1.677      ;
; 1.469 ; uControl:control|state.multiplicacion ; uControl:control|estado3[1]           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.757      ;
; 1.474 ; uControl:control|state.branchSig      ; uControl:control|aluSrcA              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.820      ;
; 1.478 ; uControl:control|state.aluWriteBack   ; uControl:control|regWrite             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.835      ;
; 1.480 ; uControl:control|state.memReadSig     ; uControl:control|estado4[0]           ; clk          ; clk         ; 0.000        ; -0.009     ; 1.757      ;
; 1.506 ; uControl:control|state.memAddr        ; uControl:control|estado4[6]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.793      ;
; 1.509 ; uControl:control|state.slt            ; uControl:control|estado4[0]           ; clk          ; clk         ; 0.000        ; 0.002      ; 1.797      ;
; 1.509 ; uControl:control|state.slt            ; uControl:control|aluSrcA              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.795      ;
; 1.520 ; uControl:control|state.slt            ; uControl:control|estado3[3]           ; clk          ; clk         ; 0.000        ; -0.059     ; 1.747      ;
; 1.537 ; uControl:control|state.multiplicacion ; uControl:control|aluOP[1]             ; clk          ; clk         ; 0.000        ; -0.003     ; 1.820      ;
; 1.554 ; uControl:control|state.addi           ; uControl:control|aluSrcB[1]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.897      ;
; 1.568 ; uControl:control|state.aluWriteBack   ; uControl:control|state.fetch          ; clk          ; clk         ; 0.000        ; 0.060      ; 1.914      ;
; 1.572 ; uControl:control|state.memWriteSig    ; uControl:control|estado4[4]           ; clk          ; clk         ; 0.000        ; -0.070     ; 1.788      ;
; 1.587 ; uControl:control|state.addi           ; uControl:control|estado3[0]           ; clk          ; clk         ; 0.000        ; 0.056      ; 1.929      ;
; 1.589 ; uControl:control|state.memReadSig     ; uControl:control|estado4[5]           ; clk          ; clk         ; 0.000        ; -0.070     ; 1.805      ;
; 1.604 ; uControl:control|state.memWriteSig    ; uControl:control|state.fetch          ; clk          ; clk         ; 0.000        ; -0.011     ; 1.879      ;
; 1.627 ; uControl:control|state.multiplicacion ; uControl:control|estado3[0]           ; clk          ; clk         ; 0.000        ; -0.004     ; 1.909      ;
; 1.676 ; uControl:control|state.division       ; uControl:control|state.aluWriteBack   ; clk          ; clk         ; 0.000        ; -0.060     ; 1.902      ;
; 1.679 ; uControl:control|state.decode         ; uControl:control|state.slt            ; clk          ; clk         ; 0.000        ; 0.060      ; 2.025      ;
; 1.680 ; uControl:control|state.decode         ; uControl:control|state.multiplicacion ; clk          ; clk         ; 0.000        ; 0.060      ; 2.026      ;
; 1.681 ; uControl:control|state.decode         ; uControl:control|state.division       ; clk          ; clk         ; 0.000        ; 0.060      ; 2.027      ;
; 1.682 ; uControl:control|state.decode         ; uControl:control|state.paso           ; clk          ; clk         ; 0.000        ; 0.060      ; 2.028      ;
; 1.698 ; uControl:control|state.addi           ; uControl:control|state.aluWriteBack   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.984      ;
; 1.737 ; uControl:control|state.multiplicacion ; uControl:control|state.aluWriteBack   ; clk          ; clk         ; 0.000        ; -0.060     ; 1.963      ;
; 1.758 ; uControl:control|state.division       ; uControl:control|estado4[0]           ; clk          ; clk         ; 0.000        ; 0.002      ; 2.046      ;
; 1.758 ; uControl:control|state.division       ; uControl:control|aluSrcA              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.044      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; clk   ; Rise       ; clk                                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|IRwrite              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|IRwrite              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|IorD                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|IorD                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|PCsrc[0]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|PCsrc[0]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|PCsrc[1]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|PCsrc[1]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|aluOP[0]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|aluOP[0]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|aluOP[1]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|aluOP[1]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|aluOP[2]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|aluOP[2]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|aluSrcA              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|aluSrcA              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|aluSrcB[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|aluSrcB[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|aluSrcB[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|aluSrcB[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|branch               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|branch               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado3[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado3[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado3[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado3[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado3[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado3[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado3[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado3[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado3[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado3[4]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado3[5]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado3[5]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado3[6]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado3[6]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado4[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado4[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado4[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado4[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado4[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado4[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado4[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado4[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado4[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado4[4]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado4[5]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado4[5]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado4[6]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado4[6]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|memRead              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|memRead              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|memToReg             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|memToReg             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|memWrite             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|memWrite             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|pcWrite              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|pcWrite              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|regDst               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|regDst               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|regWrite             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|regWrite             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.Execute        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.Execute        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.addi           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.addi           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.aluWriteBack   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.aluWriteBack   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.branchSig      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.branchSig      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.decode         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.decode         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.division       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.division       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.fetch          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.fetch          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.jump           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.jump           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.memAddr        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.memAddr        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.memReadSig     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.memReadSig     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.memWriteBack   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.memWriteBack   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.memWriteSig    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.memWriteSig    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.multiplicacion ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.multiplicacion ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.paso           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.paso           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.slt            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.slt            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; control|IRwrite|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; control|IRwrite|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; control|IorD|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; control|IorD|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; control|PCsrc[0]|clk                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; opcode[*]  ; clk        ; 1.479 ; 1.479 ; Rise       ; clk             ;
;  opcode[0] ; clk        ; 0.617 ; 0.617 ; Rise       ; clk             ;
;  opcode[1] ; clk        ; 0.591 ; 0.591 ; Rise       ; clk             ;
;  opcode[2] ; clk        ; 0.604 ; 0.604 ; Rise       ; clk             ;
;  opcode[3] ; clk        ; 1.161 ; 1.161 ; Rise       ; clk             ;
;  opcode[4] ; clk        ; 1.479 ; 1.479 ; Rise       ; clk             ;
;  opcode[5] ; clk        ; 1.320 ; 1.320 ; Rise       ; clk             ;
; reset      ; clk        ; 1.289 ; 1.289 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; opcode[*]  ; clk        ; 0.832  ; 0.832  ; Rise       ; clk             ;
;  opcode[0] ; clk        ; 0.832  ; 0.832  ; Rise       ; clk             ;
;  opcode[1] ; clk        ; 0.491  ; 0.491  ; Rise       ; clk             ;
;  opcode[2] ; clk        ; 0.782  ; 0.782  ; Rise       ; clk             ;
;  opcode[3] ; clk        ; -0.425 ; -0.425 ; Rise       ; clk             ;
;  opcode[4] ; clk        ; -0.592 ; -0.592 ; Rise       ; clk             ;
;  opcode[5] ; clk        ; -0.172 ; -0.172 ; Rise       ; clk             ;
; reset      ; clk        ; -0.764 ; -0.764 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; IRwrite     ; clk        ; 6.581  ; 6.581  ; Rise       ; clk             ;
; IorD        ; clk        ; 6.964  ; 6.964  ; Rise       ; clk             ;
; PCsrc[*]    ; clk        ; 7.318  ; 7.318  ; Rise       ; clk             ;
;  PCsrc[0]   ; clk        ; 6.989  ; 6.989  ; Rise       ; clk             ;
;  PCsrc[1]   ; clk        ; 7.318  ; 7.318  ; Rise       ; clk             ;
; aluOP[*]    ; clk        ; 7.692  ; 7.692  ; Rise       ; clk             ;
;  aluOP[0]   ; clk        ; 7.563  ; 7.563  ; Rise       ; clk             ;
;  aluOP[1]   ; clk        ; 7.692  ; 7.692  ; Rise       ; clk             ;
;  aluOP[2]   ; clk        ; 7.165  ; 7.165  ; Rise       ; clk             ;
; aluSrcA     ; clk        ; 7.879  ; 7.879  ; Rise       ; clk             ;
; aluSrcB[*]  ; clk        ; 7.675  ; 7.675  ; Rise       ; clk             ;
;  aluSrcB[0] ; clk        ; 7.462  ; 7.462  ; Rise       ; clk             ;
;  aluSrcB[1] ; clk        ; 7.675  ; 7.675  ; Rise       ; clk             ;
; branch      ; clk        ; 7.573  ; 7.573  ; Rise       ; clk             ;
; estado3[*]  ; clk        ; 11.390 ; 11.390 ; Rise       ; clk             ;
;  estado3[0] ; clk        ; 11.390 ; 11.390 ; Rise       ; clk             ;
;  estado3[1] ; clk        ; 11.387 ; 11.387 ; Rise       ; clk             ;
;  estado3[2] ; clk        ; 11.376 ; 11.376 ; Rise       ; clk             ;
;  estado3[3] ; clk        ; 9.151  ; 9.151  ; Rise       ; clk             ;
;  estado3[4] ; clk        ; 9.392  ; 9.392  ; Rise       ; clk             ;
;  estado3[5] ; clk        ; 11.167 ; 11.167 ; Rise       ; clk             ;
;  estado3[6] ; clk        ; 10.923 ; 10.923 ; Rise       ; clk             ;
; estado4[*]  ; clk        ; 12.132 ; 12.132 ; Rise       ; clk             ;
;  estado4[0] ; clk        ; 12.132 ; 12.132 ; Rise       ; clk             ;
;  estado4[1] ; clk        ; 9.422  ; 9.422  ; Rise       ; clk             ;
;  estado4[2] ; clk        ; 9.016  ; 9.016  ; Rise       ; clk             ;
;  estado4[3] ; clk        ; 10.971 ; 10.971 ; Rise       ; clk             ;
;  estado4[4] ; clk        ; 10.133 ; 10.133 ; Rise       ; clk             ;
;  estado4[5] ; clk        ; 10.366 ; 10.366 ; Rise       ; clk             ;
;  estado4[6] ; clk        ; 10.004 ; 10.004 ; Rise       ; clk             ;
; memRead     ; clk        ; 6.978  ; 6.978  ; Rise       ; clk             ;
; memToReg    ; clk        ; 7.208  ; 7.208  ; Rise       ; clk             ;
; memWrite    ; clk        ; 6.936  ; 6.936  ; Rise       ; clk             ;
; pcWrite     ; clk        ; 6.964  ; 6.964  ; Rise       ; clk             ;
; regDst      ; clk        ; 6.949  ; 6.949  ; Rise       ; clk             ;
; regWrite    ; clk        ; 6.992  ; 6.992  ; Rise       ; clk             ;
; salida      ; clk        ; 9.220  ; 9.220  ; Rise       ; clk             ;
; salida      ; clk        ; 9.220  ; 9.220  ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; IRwrite     ; clk        ; 6.581  ; 6.581  ; Rise       ; clk             ;
; IorD        ; clk        ; 6.964  ; 6.964  ; Rise       ; clk             ;
; PCsrc[*]    ; clk        ; 6.989  ; 6.989  ; Rise       ; clk             ;
;  PCsrc[0]   ; clk        ; 6.989  ; 6.989  ; Rise       ; clk             ;
;  PCsrc[1]   ; clk        ; 7.318  ; 7.318  ; Rise       ; clk             ;
; aluOP[*]    ; clk        ; 7.165  ; 7.165  ; Rise       ; clk             ;
;  aluOP[0]   ; clk        ; 7.563  ; 7.563  ; Rise       ; clk             ;
;  aluOP[1]   ; clk        ; 7.692  ; 7.692  ; Rise       ; clk             ;
;  aluOP[2]   ; clk        ; 7.165  ; 7.165  ; Rise       ; clk             ;
; aluSrcA     ; clk        ; 7.879  ; 7.879  ; Rise       ; clk             ;
; aluSrcB[*]  ; clk        ; 7.462  ; 7.462  ; Rise       ; clk             ;
;  aluSrcB[0] ; clk        ; 7.462  ; 7.462  ; Rise       ; clk             ;
;  aluSrcB[1] ; clk        ; 7.675  ; 7.675  ; Rise       ; clk             ;
; branch      ; clk        ; 7.573  ; 7.573  ; Rise       ; clk             ;
; estado3[*]  ; clk        ; 9.151  ; 9.151  ; Rise       ; clk             ;
;  estado3[0] ; clk        ; 11.390 ; 11.390 ; Rise       ; clk             ;
;  estado3[1] ; clk        ; 11.387 ; 11.387 ; Rise       ; clk             ;
;  estado3[2] ; clk        ; 11.376 ; 11.376 ; Rise       ; clk             ;
;  estado3[3] ; clk        ; 9.151  ; 9.151  ; Rise       ; clk             ;
;  estado3[4] ; clk        ; 9.392  ; 9.392  ; Rise       ; clk             ;
;  estado3[5] ; clk        ; 11.167 ; 11.167 ; Rise       ; clk             ;
;  estado3[6] ; clk        ; 10.923 ; 10.923 ; Rise       ; clk             ;
; estado4[*]  ; clk        ; 9.016  ; 9.016  ; Rise       ; clk             ;
;  estado4[0] ; clk        ; 12.132 ; 12.132 ; Rise       ; clk             ;
;  estado4[1] ; clk        ; 9.422  ; 9.422  ; Rise       ; clk             ;
;  estado4[2] ; clk        ; 9.016  ; 9.016  ; Rise       ; clk             ;
;  estado4[3] ; clk        ; 10.971 ; 10.971 ; Rise       ; clk             ;
;  estado4[4] ; clk        ; 10.133 ; 10.133 ; Rise       ; clk             ;
;  estado4[5] ; clk        ; 10.366 ; 10.366 ; Rise       ; clk             ;
;  estado4[6] ; clk        ; 10.004 ; 10.004 ; Rise       ; clk             ;
; memRead     ; clk        ; 6.978  ; 6.978  ; Rise       ; clk             ;
; memToReg    ; clk        ; 7.208  ; 7.208  ; Rise       ; clk             ;
; memWrite    ; clk        ; 6.936  ; 6.936  ; Rise       ; clk             ;
; pcWrite     ; clk        ; 6.964  ; 6.964  ; Rise       ; clk             ;
; regDst      ; clk        ; 6.949  ; 6.949  ; Rise       ; clk             ;
; regWrite    ; clk        ; 6.992  ; 6.992  ; Rise       ; clk             ;
; salida      ; clk        ; 9.220  ; 9.220  ; Rise       ; clk             ;
; salida      ; clk        ; 9.220  ; 9.220  ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.087 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.244 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.222 ; -47.222               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                     ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.087 ; uControl:control|state.jump           ; uControl:control|estado4[3]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.945      ;
; 0.087 ; uControl:control|state.jump           ; uControl:control|estado4[5]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.945      ;
; 0.122 ; uControl:control|state.multiplicacion ; uControl:control|estado3[3]           ; clk          ; clk         ; 1.000        ; -0.030     ; 0.880      ;
; 0.161 ; uControl:control|state.addi           ; uControl:control|estado3[3]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.871      ;
; 0.170 ; uControl:control|state.aluWriteBack   ; uControl:control|estado4[3]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.862      ;
; 0.170 ; uControl:control|state.memWriteSig    ; uControl:control|estado4[3]           ; clk          ; clk         ; 1.000        ; -0.039     ; 0.823      ;
; 0.170 ; uControl:control|state.aluWriteBack   ; uControl:control|estado4[5]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.862      ;
; 0.170 ; uControl:control|state.memWriteSig    ; uControl:control|estado4[5]           ; clk          ; clk         ; 1.000        ; -0.039     ; 0.823      ;
; 0.180 ; uControl:control|state.multiplicacion ; uControl:control|estado4[0]           ; clk          ; clk         ; 1.000        ; -0.001     ; 0.851      ;
; 0.182 ; uControl:control|state.multiplicacion ; uControl:control|aluSrcA              ; clk          ; clk         ; 1.000        ; 0.000      ; 0.850      ;
; 0.183 ; uControl:control|state.multiplicacion ; uControl:control|state.aluWriteBack   ; clk          ; clk         ; 1.000        ; -0.030     ; 0.819      ;
; 0.200 ; uControl:control|state.jump           ; uControl:control|state.fetch          ; clk          ; clk         ; 1.000        ; 0.030      ; 0.862      ;
; 0.202 ; uControl:control|state.decode         ; uControl:control|state.multiplicacion ; clk          ; clk         ; 1.000        ; 0.030      ; 0.860      ;
; 0.203 ; uControl:control|state.decode         ; uControl:control|state.division       ; clk          ; clk         ; 1.000        ; 0.030      ; 0.859      ;
; 0.203 ; uControl:control|state.decode         ; uControl:control|state.paso           ; clk          ; clk         ; 1.000        ; 0.030      ; 0.859      ;
; 0.206 ; uControl:control|state.decode         ; uControl:control|state.slt            ; clk          ; clk         ; 1.000        ; 0.030      ; 0.856      ;
; 0.213 ; uControl:control|state.division       ; uControl:control|estado4[0]           ; clk          ; clk         ; 1.000        ; -0.001     ; 0.818      ;
; 0.215 ; uControl:control|state.division       ; uControl:control|aluSrcA              ; clk          ; clk         ; 1.000        ; 0.000      ; 0.817      ;
; 0.216 ; uControl:control|state.division       ; uControl:control|state.aluWriteBack   ; clk          ; clk         ; 1.000        ; -0.030     ; 0.786      ;
; 0.217 ; uControl:control|state.addi           ; uControl:control|estado4[0]           ; clk          ; clk         ; 1.000        ; 0.029      ; 0.844      ;
; 0.219 ; uControl:control|state.addi           ; uControl:control|aluSrcA              ; clk          ; clk         ; 1.000        ; 0.030      ; 0.843      ;
; 0.220 ; uControl:control|state.addi           ; uControl:control|state.aluWriteBack   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.812      ;
; 0.235 ; uControl:control|state.multiplicacion ; uControl:control|estado3[0]           ; clk          ; clk         ; 1.000        ; -0.003     ; 0.794      ;
; 0.242 ; uControl:control|state.memReadSig     ; uControl:control|estado4[5]           ; clk          ; clk         ; 1.000        ; -0.039     ; 0.751      ;
; 0.249 ; uControl:control|state.memWriteSig    ; uControl:control|estado4[4]           ; clk          ; clk         ; 1.000        ; -0.039     ; 0.744      ;
; 0.264 ; uControl:control|state.slt            ; uControl:control|estado3[3]           ; clk          ; clk         ; 1.000        ; -0.030     ; 0.738      ;
; 0.274 ; uControl:control|state.addi           ; uControl:control|estado3[0]           ; clk          ; clk         ; 1.000        ; 0.027      ; 0.785      ;
; 0.276 ; uControl:control|state.memReadSig     ; uControl:control|state.memWriteBack   ; clk          ; clk         ; 1.000        ; -0.039     ; 0.717      ;
; 0.283 ; uControl:control|state.aluWriteBack   ; uControl:control|state.fetch          ; clk          ; clk         ; 1.000        ; 0.030      ; 0.779      ;
; 0.283 ; uControl:control|state.memWriteSig    ; uControl:control|state.fetch          ; clk          ; clk         ; 1.000        ; -0.009     ; 0.740      ;
; 0.300 ; uControl:control|state.multiplicacion ; uControl:control|estado3[1]           ; clk          ; clk         ; 1.000        ; -0.001     ; 0.731      ;
; 0.309 ; uControl:control|state.memReadSig     ; uControl:control|estado4[6]           ; clk          ; clk         ; 1.000        ; -0.039     ; 0.684      ;
; 0.314 ; uControl:control|state.addi           ; uControl:control|aluSrcB[1]           ; clk          ; clk         ; 1.000        ; 0.031      ; 0.749      ;
; 0.315 ; uControl:control|state.multiplicacion ; uControl:control|aluOP[1]             ; clk          ; clk         ; 1.000        ; 0.001      ; 0.718      ;
; 0.319 ; uControl:control|state.memReadSig     ; uControl:control|estado4[0]           ; clk          ; clk         ; 1.000        ; -0.010     ; 0.703      ;
; 0.321 ; uControl:control|state.memWriteSig    ; uControl:control|memWrite             ; clk          ; clk         ; 1.000        ; -0.011     ; 0.700      ;
; 0.322 ; uControl:control|state.slt            ; uControl:control|estado4[0]           ; clk          ; clk         ; 1.000        ; -0.001     ; 0.709      ;
; 0.324 ; uControl:control|state.slt            ; uControl:control|aluSrcA              ; clk          ; clk         ; 1.000        ; 0.000      ; 0.708      ;
; 0.325 ; uControl:control|state.slt            ; uControl:control|state.aluWriteBack   ; clk          ; clk         ; 1.000        ; -0.030     ; 0.677      ;
; 0.333 ; uControl:control|state.division       ; uControl:control|estado3[1]           ; clk          ; clk         ; 1.000        ; -0.001     ; 0.698      ;
; 0.334 ; uControl:control|state.memWriteBack   ; uControl:control|estado4[3]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.698      ;
; 0.334 ; uControl:control|state.memWriteBack   ; uControl:control|estado4[5]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.698      ;
; 0.335 ; uControl:control|state.memAddr        ; uControl:control|estado4[6]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.697      ;
; 0.337 ; uControl:control|state.addi           ; uControl:control|estado3[1]           ; clk          ; clk         ; 1.000        ; 0.029      ; 0.724      ;
; 0.345 ; uControl:control|state.memAddr        ; uControl:control|aluSrcB[1]           ; clk          ; clk         ; 1.000        ; 0.031      ; 0.718      ;
; 0.345 ; uControl:control|state.memWriteBack   ; uControl:control|estado4[6]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.687      ;
; 0.347 ; uControl:control|state.aluWriteBack   ; uControl:control|regWrite             ; clk          ; clk         ; 1.000        ; 0.039      ; 0.724      ;
; 0.347 ; uControl:control|state.branchSig      ; uControl:control|aluSrcA              ; clk          ; clk         ; 1.000        ; 0.030      ; 0.715      ;
; 0.351 ; uControl:control|state.branchSig      ; uControl:control|state.fetch          ; clk          ; clk         ; 1.000        ; 0.030      ; 0.711      ;
; 0.360 ; uControl:control|state.decode         ; uControl:control|state.Execute        ; clk          ; clk         ; 1.000        ; 0.000      ; 0.672      ;
; 0.361 ; uControl:control|state.branchSig      ; uControl:control|branch               ; clk          ; clk         ; 1.000        ; 0.039      ; 0.710      ;
; 0.362 ; uControl:control|state.decode         ; uControl:control|state.addi           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.670      ;
; 0.363 ; uControl:control|state.decode         ; uControl:control|state.branchSig      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.669      ;
; 0.365 ; uControl:control|state.branchSig      ; uControl:control|PCsrc[0]             ; clk          ; clk         ; 1.000        ; 0.039      ; 0.706      ;
; 0.376 ; uControl:control|state.memWriteSig    ; uControl:control|estado4[6]           ; clk          ; clk         ; 1.000        ; -0.039     ; 0.617      ;
; 0.377 ; uControl:control|state.slt            ; uControl:control|estado3[0]           ; clk          ; clk         ; 1.000        ; -0.003     ; 0.652      ;
; 0.380 ; uControl:control|state.multiplicacion ; uControl:control|aluSrcB[1]           ; clk          ; clk         ; 1.000        ; 0.001      ; 0.653      ;
; 0.386 ; uControl:control|state.division       ; uControl:control|aluOP[1]             ; clk          ; clk         ; 1.000        ; 0.001      ; 0.647      ;
; 0.400 ; uControl:control|state.branchSig      ; uControl:control|aluOP[0]             ; clk          ; clk         ; 1.000        ; 0.039      ; 0.671      ;
; 0.400 ; uControl:control|state.decode         ; uControl:control|estado4[6]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.632      ;
; 0.404 ; uControl:control|state.fetch          ; uControl:control|memRead              ; clk          ; clk         ; 1.000        ; 0.009      ; 0.637      ;
; 0.405 ; uControl:control|state.fetch          ; uControl:control|IRwrite              ; clk          ; clk         ; 1.000        ; 0.009      ; 0.636      ;
; 0.406 ; uControl:control|state.fetch          ; uControl:control|pcWrite              ; clk          ; clk         ; 1.000        ; 0.009      ; 0.635      ;
; 0.408 ; uControl:control|state.branchSig      ; uControl:control|estado4[6]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.624      ;
; 0.409 ; uControl:control|state.fetch          ; uControl:control|aluSrcB[0]           ; clk          ; clk         ; 1.000        ; -0.030     ; 0.593      ;
; 0.412 ; uControl:control|state.fetch          ; uControl:control|state.decode         ; clk          ; clk         ; 1.000        ; -0.030     ; 0.590      ;
; 0.414 ; uControl:control|state.branchSig      ; uControl:control|estado4[5]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.618      ;
; 0.417 ; uControl:control|state.slt            ; uControl:control|aluOP[1]             ; clk          ; clk         ; 1.000        ; 0.001      ; 0.616      ;
; 0.418 ; uControl:control|state.jump           ; uControl:control|pcWrite              ; clk          ; clk         ; 1.000        ; 0.039      ; 0.653      ;
; 0.419 ; uControl:control|state.slt            ; uControl:control|aluOP[2]             ; clk          ; clk         ; 1.000        ; 0.001      ; 0.614      ;
; 0.432 ; uControl:control|state.paso           ; uControl:control|estado3[5]           ; clk          ; clk         ; 1.000        ; 0.009      ; 0.609      ;
; 0.436 ; uControl:control|state.division       ; uControl:control|aluOP[0]             ; clk          ; clk         ; 1.000        ; 0.009      ; 0.605      ;
; 0.439 ; uControl:control|state.addi           ; uControl:control|estado3[5]           ; clk          ; clk         ; 1.000        ; 0.039      ; 0.632      ;
; 0.442 ; uControl:control|state.slt            ; uControl:control|estado3[1]           ; clk          ; clk         ; 1.000        ; -0.001     ; 0.589      ;
; 0.447 ; uControl:control|state.memWriteBack   ; uControl:control|state.fetch          ; clk          ; clk         ; 1.000        ; 0.030      ; 0.615      ;
; 0.452 ; uControl:control|state.addi           ; uControl:control|estado3[4]           ; clk          ; clk         ; 1.000        ; 0.029      ; 0.609      ;
; 0.458 ; uControl:control|state.memWriteBack   ; uControl:control|memToReg             ; clk          ; clk         ; 1.000        ; 0.039      ; 0.613      ;
; 0.458 ; uControl:control|state.memWriteBack   ; uControl:control|regWrite             ; clk          ; clk         ; 1.000        ; 0.039      ; 0.613      ;
; 0.460 ; uControl:control|state.jump           ; uControl:control|PCsrc[1]             ; clk          ; clk         ; 1.000        ; 0.039      ; 0.611      ;
; 0.460 ; uControl:control|state.memWriteBack   ; uControl:control|estado4[1]           ; clk          ; clk         ; 1.000        ; 0.039      ; 0.611      ;
; 0.461 ; uControl:control|state.decode         ; uControl:control|aluSrcB[1]           ; clk          ; clk         ; 1.000        ; 0.031      ; 0.602      ;
; 0.462 ; uControl:control|state.aluWriteBack   ; uControl:control|regDst               ; clk          ; clk         ; 1.000        ; 0.039      ; 0.609      ;
; 0.464 ; uControl:control|state.memAddr        ; uControl:control|state.memWriteSig    ; clk          ; clk         ; 1.000        ; 0.039      ; 0.607      ;
; 0.465 ; uControl:control|state.aluWriteBack   ; uControl:control|estado4[6]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.567      ;
; 0.466 ; uControl:control|state.memAddr        ; uControl:control|state.memReadSig     ; clk          ; clk         ; 1.000        ; 0.039      ; 0.605      ;
; 0.473 ; uControl:control|state.paso           ; uControl:control|estado3[2]           ; clk          ; clk         ; 1.000        ; -0.001     ; 0.558      ;
; 0.478 ; uControl:control|state.paso           ; uControl:control|estado3[6]           ; clk          ; clk         ; 1.000        ; -0.001     ; 0.553      ;
; 0.478 ; uControl:control|state.paso           ; uControl:control|estado4[0]           ; clk          ; clk         ; 1.000        ; -0.001     ; 0.553      ;
; 0.486 ; uControl:control|state.decode         ; uControl:control|state.jump           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.546      ;
; 0.486 ; uControl:control|state.paso           ; uControl:control|estado3[1]           ; clk          ; clk         ; 1.000        ; -0.001     ; 0.545      ;
; 0.491 ; uControl:control|state.decode         ; uControl:control|estado4[3]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.541      ;
; 0.495 ; uControl:control|state.memAddr        ; uControl:control|estado4[3]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.537      ;
; 0.496 ; uControl:control|state.slt            ; uControl:control|estado3[2]           ; clk          ; clk         ; 1.000        ; -0.001     ; 0.535      ;
; 0.500 ; uControl:control|state.slt            ; uControl:control|estado3[6]           ; clk          ; clk         ; 1.000        ; -0.001     ; 0.531      ;
; 0.504 ; uControl:control|state.jump           ; uControl:control|estado4[4]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.528      ;
; 0.513 ; uControl:control|state.memReadSig     ; uControl:control|memRead              ; clk          ; clk         ; 1.000        ; 0.000      ; 0.519      ;
; 0.517 ; uControl:control|state.Execute        ; uControl:control|state.aluWriteBack   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.515      ;
; 0.518 ; uControl:control|state.memWriteSig    ; uControl:control|estado4[1]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.514      ;
; 0.519 ; uControl:control|state.memWriteSig    ; uControl:control|IorD                 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.513      ;
; 0.519 ; uControl:control|state.addi           ; uControl:control|estado3[2]           ; clk          ; clk         ; 1.000        ; 0.029      ; 0.542      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                    ;
+-------+---------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.244 ; uControl:control|state.memReadSig     ; uControl:control|IorD               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; uControl:control|state.division       ; uControl:control|estado3[2]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.397      ;
; 0.254 ; uControl:control|state.aluWriteBack   ; uControl:control|estado4[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.292 ; uControl:control|state.fetch          ; uControl:control|estado4[0]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.443      ;
; 0.307 ; uControl:control|state.memAddr        ; uControl:control|aluSrcA            ; clk          ; clk         ; 0.000        ; 0.030      ; 0.489      ;
; 0.319 ; uControl:control|state.multiplicacion ; uControl:control|estado3[4]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.470      ;
; 0.319 ; uControl:control|state.multiplicacion ; uControl:control|estado3[6]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.470      ;
; 0.319 ; uControl:control|state.decode         ; uControl:control|estado4[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.471      ;
; 0.322 ; uControl:control|state.paso           ; uControl:control|state.fetch        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.324 ; uControl:control|state.decode         ; uControl:control|aluSrcB[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.341 ; uControl:control|state.decode         ; uControl:control|state.memAddr      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.493      ;
; 0.341 ; uControl:control|state.Execute        ; uControl:control|aluSrcA            ; clk          ; clk         ; 0.000        ; 0.030      ; 0.523      ;
; 0.351 ; uControl:control|state.decode         ; uControl:control|estado4[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.503      ;
; 0.361 ; uControl:control|state.memWriteSig    ; uControl:control|IorD               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uControl:control|state.addi           ; uControl:control|estado3[2]         ; clk          ; clk         ; 0.000        ; 0.029      ; 0.542      ;
; 0.362 ; uControl:control|state.memWriteSig    ; uControl:control|estado4[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; uControl:control|state.Execute        ; uControl:control|state.aluWriteBack ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.367 ; uControl:control|state.memReadSig     ; uControl:control|memRead            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.376 ; uControl:control|state.jump           ; uControl:control|estado4[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.380 ; uControl:control|state.slt            ; uControl:control|estado3[6]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.531      ;
; 0.384 ; uControl:control|state.slt            ; uControl:control|estado3[2]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.535      ;
; 0.385 ; uControl:control|state.memAddr        ; uControl:control|estado4[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.389 ; uControl:control|state.decode         ; uControl:control|estado4[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.394 ; uControl:control|state.decode         ; uControl:control|state.jump         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.546      ;
; 0.394 ; uControl:control|state.paso           ; uControl:control|estado3[1]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.545      ;
; 0.402 ; uControl:control|state.paso           ; uControl:control|estado4[0]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.553      ;
; 0.402 ; uControl:control|state.paso           ; uControl:control|estado3[6]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.553      ;
; 0.407 ; uControl:control|state.paso           ; uControl:control|estado3[2]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.558      ;
; 0.414 ; uControl:control|state.memAddr        ; uControl:control|state.memReadSig   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.605      ;
; 0.415 ; uControl:control|state.aluWriteBack   ; uControl:control|estado4[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.567      ;
; 0.416 ; uControl:control|state.memAddr        ; uControl:control|state.memWriteSig  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.607      ;
; 0.418 ; uControl:control|state.aluWriteBack   ; uControl:control|regDst             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.609      ;
; 0.419 ; uControl:control|state.decode         ; uControl:control|aluSrcB[1]         ; clk          ; clk         ; 0.000        ; 0.031      ; 0.602      ;
; 0.420 ; uControl:control|state.jump           ; uControl:control|PCsrc[1]           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.611      ;
; 0.420 ; uControl:control|state.memWriteBack   ; uControl:control|estado4[1]         ; clk          ; clk         ; 0.000        ; 0.039      ; 0.611      ;
; 0.422 ; uControl:control|state.memWriteBack   ; uControl:control|memToReg           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.613      ;
; 0.422 ; uControl:control|state.memWriteBack   ; uControl:control|regWrite           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.613      ;
; 0.428 ; uControl:control|state.addi           ; uControl:control|estado3[4]         ; clk          ; clk         ; 0.000        ; 0.029      ; 0.609      ;
; 0.433 ; uControl:control|state.memWriteBack   ; uControl:control|state.fetch        ; clk          ; clk         ; 0.000        ; 0.030      ; 0.615      ;
; 0.438 ; uControl:control|state.slt            ; uControl:control|estado3[1]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.589      ;
; 0.441 ; uControl:control|state.addi           ; uControl:control|estado3[5]         ; clk          ; clk         ; 0.000        ; 0.039      ; 0.632      ;
; 0.444 ; uControl:control|state.division       ; uControl:control|aluOP[0]           ; clk          ; clk         ; 0.000        ; 0.009      ; 0.605      ;
; 0.448 ; uControl:control|state.paso           ; uControl:control|estado3[5]         ; clk          ; clk         ; 0.000        ; 0.009      ; 0.609      ;
; 0.461 ; uControl:control|state.slt            ; uControl:control|aluOP[2]           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.614      ;
; 0.462 ; uControl:control|state.jump           ; uControl:control|pcWrite            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.653      ;
; 0.463 ; uControl:control|state.slt            ; uControl:control|aluOP[1]           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.616      ;
; 0.466 ; uControl:control|state.branchSig      ; uControl:control|estado4[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.468 ; uControl:control|state.fetch          ; uControl:control|state.decode       ; clk          ; clk         ; 0.000        ; -0.030     ; 0.590      ;
; 0.471 ; uControl:control|state.fetch          ; uControl:control|aluSrcB[0]         ; clk          ; clk         ; 0.000        ; -0.030     ; 0.593      ;
; 0.472 ; uControl:control|state.branchSig      ; uControl:control|estado4[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.624      ;
; 0.474 ; uControl:control|state.fetch          ; uControl:control|pcWrite            ; clk          ; clk         ; 0.000        ; 0.009      ; 0.635      ;
; 0.475 ; uControl:control|state.fetch          ; uControl:control|IRwrite            ; clk          ; clk         ; 0.000        ; 0.009      ; 0.636      ;
; 0.476 ; uControl:control|state.fetch          ; uControl:control|memRead            ; clk          ; clk         ; 0.000        ; 0.009      ; 0.637      ;
; 0.480 ; uControl:control|state.decode         ; uControl:control|estado4[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.632      ;
; 0.480 ; uControl:control|state.branchSig      ; uControl:control|aluOP[0]           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.671      ;
; 0.494 ; uControl:control|state.division       ; uControl:control|aluOP[1]           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.647      ;
; 0.500 ; uControl:control|state.multiplicacion ; uControl:control|aluSrcB[1]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.653      ;
; 0.503 ; uControl:control|state.slt            ; uControl:control|estado3[0]         ; clk          ; clk         ; 0.000        ; -0.003     ; 0.652      ;
; 0.504 ; uControl:control|state.memWriteSig    ; uControl:control|estado4[6]         ; clk          ; clk         ; 0.000        ; -0.039     ; 0.617      ;
; 0.515 ; uControl:control|state.branchSig      ; uControl:control|PCsrc[0]           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.706      ;
; 0.517 ; uControl:control|state.decode         ; uControl:control|state.branchSig    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; uControl:control|state.decode         ; uControl:control|state.addi         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; uControl:control|state.branchSig      ; uControl:control|branch             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.710      ;
; 0.520 ; uControl:control|state.decode         ; uControl:control|state.Execute      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.672      ;
; 0.529 ; uControl:control|state.branchSig      ; uControl:control|state.fetch        ; clk          ; clk         ; 0.000        ; 0.030      ; 0.711      ;
; 0.533 ; uControl:control|state.branchSig      ; uControl:control|aluSrcA            ; clk          ; clk         ; 0.000        ; 0.030      ; 0.715      ;
; 0.533 ; uControl:control|state.aluWriteBack   ; uControl:control|regWrite           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.724      ;
; 0.535 ; uControl:control|state.memWriteBack   ; uControl:control|estado4[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; uControl:control|state.memAddr        ; uControl:control|aluSrcB[1]         ; clk          ; clk         ; 0.000        ; 0.031      ; 0.718      ;
; 0.543 ; uControl:control|state.addi           ; uControl:control|estado3[1]         ; clk          ; clk         ; 0.000        ; 0.029      ; 0.724      ;
; 0.545 ; uControl:control|state.memAddr        ; uControl:control|estado4[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; uControl:control|state.memWriteBack   ; uControl:control|estado4[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; uControl:control|state.memWriteBack   ; uControl:control|estado4[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; uControl:control|state.division       ; uControl:control|estado3[1]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.698      ;
; 0.555 ; uControl:control|state.slt            ; uControl:control|state.aluWriteBack ; clk          ; clk         ; 0.000        ; -0.030     ; 0.677      ;
; 0.556 ; uControl:control|state.slt            ; uControl:control|aluSrcA            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.708      ;
; 0.558 ; uControl:control|state.slt            ; uControl:control|estado4[0]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.709      ;
; 0.559 ; uControl:control|state.memWriteSig    ; uControl:control|memWrite           ; clk          ; clk         ; 0.000        ; -0.011     ; 0.700      ;
; 0.561 ; uControl:control|state.memReadSig     ; uControl:control|estado4[0]         ; clk          ; clk         ; 0.000        ; -0.010     ; 0.703      ;
; 0.565 ; uControl:control|state.multiplicacion ; uControl:control|aluOP[1]           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.718      ;
; 0.566 ; uControl:control|state.addi           ; uControl:control|aluSrcB[1]         ; clk          ; clk         ; 0.000        ; 0.031      ; 0.749      ;
; 0.571 ; uControl:control|state.memReadSig     ; uControl:control|estado4[6]         ; clk          ; clk         ; 0.000        ; -0.039     ; 0.684      ;
; 0.580 ; uControl:control|state.multiplicacion ; uControl:control|estado3[1]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.731      ;
; 0.597 ; uControl:control|state.aluWriteBack   ; uControl:control|state.fetch        ; clk          ; clk         ; 0.000        ; 0.030      ; 0.779      ;
; 0.597 ; uControl:control|state.memWriteSig    ; uControl:control|state.fetch        ; clk          ; clk         ; 0.000        ; -0.009     ; 0.740      ;
; 0.604 ; uControl:control|state.memReadSig     ; uControl:control|state.memWriteBack ; clk          ; clk         ; 0.000        ; -0.039     ; 0.717      ;
; 0.606 ; uControl:control|state.addi           ; uControl:control|estado3[0]         ; clk          ; clk         ; 0.000        ; 0.027      ; 0.785      ;
; 0.616 ; uControl:control|state.slt            ; uControl:control|estado3[3]         ; clk          ; clk         ; 0.000        ; -0.030     ; 0.738      ;
; 0.631 ; uControl:control|state.memWriteSig    ; uControl:control|estado4[4]         ; clk          ; clk         ; 0.000        ; -0.039     ; 0.744      ;
; 0.638 ; uControl:control|state.memReadSig     ; uControl:control|estado4[5]         ; clk          ; clk         ; 0.000        ; -0.039     ; 0.751      ;
; 0.645 ; uControl:control|state.multiplicacion ; uControl:control|estado3[0]         ; clk          ; clk         ; 0.000        ; -0.003     ; 0.794      ;
; 0.660 ; uControl:control|state.addi           ; uControl:control|state.aluWriteBack ; clk          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.661 ; uControl:control|state.addi           ; uControl:control|aluSrcA            ; clk          ; clk         ; 0.000        ; 0.030      ; 0.843      ;
; 0.663 ; uControl:control|state.addi           ; uControl:control|estado4[0]         ; clk          ; clk         ; 0.000        ; 0.029      ; 0.844      ;
; 0.664 ; uControl:control|state.division       ; uControl:control|state.aluWriteBack ; clk          ; clk         ; 0.000        ; -0.030     ; 0.786      ;
; 0.665 ; uControl:control|state.division       ; uControl:control|aluSrcA            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.667 ; uControl:control|state.division       ; uControl:control|estado4[0]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.818      ;
; 0.674 ; uControl:control|state.decode         ; uControl:control|state.slt          ; clk          ; clk         ; 0.000        ; 0.030      ; 0.856      ;
; 0.677 ; uControl:control|state.decode         ; uControl:control|state.division     ; clk          ; clk         ; 0.000        ; 0.030      ; 0.859      ;
; 0.677 ; uControl:control|state.decode         ; uControl:control|state.paso         ; clk          ; clk         ; 0.000        ; 0.030      ; 0.859      ;
+-------+---------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|IRwrite              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|IRwrite              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|IorD                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|IorD                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|PCsrc[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|PCsrc[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|PCsrc[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|PCsrc[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|aluOP[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|aluOP[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|aluOP[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|aluOP[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|aluOP[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|aluOP[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|aluSrcA              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|aluSrcA              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|aluSrcB[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|aluSrcB[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|aluSrcB[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|aluSrcB[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|branch               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|branch               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado3[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado3[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado3[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado3[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado3[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado3[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado3[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado3[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado3[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado3[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado3[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado3[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado3[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado3[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado4[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado4[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado4[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado4[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado4[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado4[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado4[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado4[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado4[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado4[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado4[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado4[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|estado4[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|estado4[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|memRead              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|memRead              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|memToReg             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|memToReg             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|memWrite             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|memWrite             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|pcWrite              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|pcWrite              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|regDst               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|regDst               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|regWrite             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|regWrite             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.Execute        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.Execute        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.addi           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.addi           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.aluWriteBack   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.aluWriteBack   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.branchSig      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.branchSig      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.decode         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.decode         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.division       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.division       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.fetch          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.fetch          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.jump           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.jump           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.memAddr        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.memAddr        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.memReadSig     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.memReadSig     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.memWriteBack   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.memWriteBack   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.memWriteSig    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.memWriteSig    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.multiplicacion ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.multiplicacion ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.paso           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.paso           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uControl:control|state.slt            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uControl:control|state.slt            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; control|IRwrite|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; control|IRwrite|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; control|IorD|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; control|IorD|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; control|PCsrc[0]|clk                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; opcode[*]  ; clk        ; 0.464 ; 0.464 ; Rise       ; clk             ;
;  opcode[0] ; clk        ; 0.084 ; 0.084 ; Rise       ; clk             ;
;  opcode[1] ; clk        ; 0.081 ; 0.081 ; Rise       ; clk             ;
;  opcode[2] ; clk        ; 0.116 ; 0.116 ; Rise       ; clk             ;
;  opcode[3] ; clk        ; 0.454 ; 0.454 ; Rise       ; clk             ;
;  opcode[4] ; clk        ; 0.464 ; 0.464 ; Rise       ; clk             ;
;  opcode[5] ; clk        ; 0.463 ; 0.463 ; Rise       ; clk             ;
; reset      ; clk        ; 0.538 ; 0.538 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; opcode[*]  ; clk        ; 0.465  ; 0.465  ; Rise       ; clk             ;
;  opcode[0] ; clk        ; 0.465  ; 0.465  ; Rise       ; clk             ;
;  opcode[1] ; clk        ; 0.311  ; 0.311  ; Rise       ; clk             ;
;  opcode[2] ; clk        ; 0.452  ; 0.452  ; Rise       ; clk             ;
;  opcode[3] ; clk        ; -0.103 ; -0.103 ; Rise       ; clk             ;
;  opcode[4] ; clk        ; -0.144 ; -0.144 ; Rise       ; clk             ;
;  opcode[5] ; clk        ; 0.050  ; 0.050  ; Rise       ; clk             ;
; reset      ; clk        ; -0.316 ; -0.316 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; IRwrite     ; clk        ; 3.191 ; 3.191 ; Rise       ; clk             ;
; IorD        ; clk        ; 3.343 ; 3.343 ; Rise       ; clk             ;
; PCsrc[*]    ; clk        ; 3.502 ; 3.502 ; Rise       ; clk             ;
;  PCsrc[0]   ; clk        ; 3.372 ; 3.372 ; Rise       ; clk             ;
;  PCsrc[1]   ; clk        ; 3.502 ; 3.502 ; Rise       ; clk             ;
; aluOP[*]    ; clk        ; 3.679 ; 3.679 ; Rise       ; clk             ;
;  aluOP[0]   ; clk        ; 3.587 ; 3.587 ; Rise       ; clk             ;
;  aluOP[1]   ; clk        ; 3.679 ; 3.679 ; Rise       ; clk             ;
;  aluOP[2]   ; clk        ; 3.399 ; 3.399 ; Rise       ; clk             ;
; aluSrcA     ; clk        ; 3.698 ; 3.698 ; Rise       ; clk             ;
; aluSrcB[*]  ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
;  aluSrcB[0] ; clk        ; 3.534 ; 3.534 ; Rise       ; clk             ;
;  aluSrcB[1] ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
; branch      ; clk        ; 3.585 ; 3.585 ; Rise       ; clk             ;
; estado3[*]  ; clk        ; 5.254 ; 5.254 ; Rise       ; clk             ;
;  estado3[0] ; clk        ; 5.247 ; 5.247 ; Rise       ; clk             ;
;  estado3[1] ; clk        ; 5.244 ; 5.244 ; Rise       ; clk             ;
;  estado3[2] ; clk        ; 5.254 ; 5.254 ; Rise       ; clk             ;
;  estado3[3] ; clk        ; 4.341 ; 4.341 ; Rise       ; clk             ;
;  estado3[4] ; clk        ; 4.399 ; 4.399 ; Rise       ; clk             ;
;  estado3[5] ; clk        ; 5.116 ; 5.116 ; Rise       ; clk             ;
;  estado3[6] ; clk        ; 5.032 ; 5.032 ; Rise       ; clk             ;
; estado4[*]  ; clk        ; 5.579 ; 5.579 ; Rise       ; clk             ;
;  estado4[0] ; clk        ; 5.579 ; 5.579 ; Rise       ; clk             ;
;  estado4[1] ; clk        ; 4.505 ; 4.505 ; Rise       ; clk             ;
;  estado4[2] ; clk        ; 4.338 ; 4.338 ; Rise       ; clk             ;
;  estado4[3] ; clk        ; 5.081 ; 5.081 ; Rise       ; clk             ;
;  estado4[4] ; clk        ; 4.645 ; 4.645 ; Rise       ; clk             ;
;  estado4[5] ; clk        ; 4.692 ; 4.692 ; Rise       ; clk             ;
;  estado4[6] ; clk        ; 4.638 ; 4.638 ; Rise       ; clk             ;
; memRead     ; clk        ; 3.371 ; 3.371 ; Rise       ; clk             ;
; memToReg    ; clk        ; 3.450 ; 3.450 ; Rise       ; clk             ;
; memWrite    ; clk        ; 3.348 ; 3.348 ; Rise       ; clk             ;
; pcWrite     ; clk        ; 3.356 ; 3.356 ; Rise       ; clk             ;
; regDst      ; clk        ; 3.346 ; 3.346 ; Rise       ; clk             ;
; regWrite    ; clk        ; 3.372 ; 3.372 ; Rise       ; clk             ;
; salida      ; clk        ; 4.861 ; 4.861 ; Rise       ; clk             ;
; salida      ; clk        ; 4.861 ; 4.861 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; IRwrite     ; clk        ; 3.191 ; 3.191 ; Rise       ; clk             ;
; IorD        ; clk        ; 3.343 ; 3.343 ; Rise       ; clk             ;
; PCsrc[*]    ; clk        ; 3.372 ; 3.372 ; Rise       ; clk             ;
;  PCsrc[0]   ; clk        ; 3.372 ; 3.372 ; Rise       ; clk             ;
;  PCsrc[1]   ; clk        ; 3.502 ; 3.502 ; Rise       ; clk             ;
; aluOP[*]    ; clk        ; 3.399 ; 3.399 ; Rise       ; clk             ;
;  aluOP[0]   ; clk        ; 3.587 ; 3.587 ; Rise       ; clk             ;
;  aluOP[1]   ; clk        ; 3.679 ; 3.679 ; Rise       ; clk             ;
;  aluOP[2]   ; clk        ; 3.399 ; 3.399 ; Rise       ; clk             ;
; aluSrcA     ; clk        ; 3.698 ; 3.698 ; Rise       ; clk             ;
; aluSrcB[*]  ; clk        ; 3.534 ; 3.534 ; Rise       ; clk             ;
;  aluSrcB[0] ; clk        ; 3.534 ; 3.534 ; Rise       ; clk             ;
;  aluSrcB[1] ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
; branch      ; clk        ; 3.585 ; 3.585 ; Rise       ; clk             ;
; estado3[*]  ; clk        ; 4.341 ; 4.341 ; Rise       ; clk             ;
;  estado3[0] ; clk        ; 5.247 ; 5.247 ; Rise       ; clk             ;
;  estado3[1] ; clk        ; 5.244 ; 5.244 ; Rise       ; clk             ;
;  estado3[2] ; clk        ; 5.254 ; 5.254 ; Rise       ; clk             ;
;  estado3[3] ; clk        ; 4.341 ; 4.341 ; Rise       ; clk             ;
;  estado3[4] ; clk        ; 4.399 ; 4.399 ; Rise       ; clk             ;
;  estado3[5] ; clk        ; 5.116 ; 5.116 ; Rise       ; clk             ;
;  estado3[6] ; clk        ; 5.032 ; 5.032 ; Rise       ; clk             ;
; estado4[*]  ; clk        ; 4.338 ; 4.338 ; Rise       ; clk             ;
;  estado4[0] ; clk        ; 5.579 ; 5.579 ; Rise       ; clk             ;
;  estado4[1] ; clk        ; 4.505 ; 4.505 ; Rise       ; clk             ;
;  estado4[2] ; clk        ; 4.338 ; 4.338 ; Rise       ; clk             ;
;  estado4[3] ; clk        ; 5.081 ; 5.081 ; Rise       ; clk             ;
;  estado4[4] ; clk        ; 4.645 ; 4.645 ; Rise       ; clk             ;
;  estado4[5] ; clk        ; 4.692 ; 4.692 ; Rise       ; clk             ;
;  estado4[6] ; clk        ; 4.638 ; 4.638 ; Rise       ; clk             ;
; memRead     ; clk        ; 3.371 ; 3.371 ; Rise       ; clk             ;
; memToReg    ; clk        ; 3.450 ; 3.450 ; Rise       ; clk             ;
; memWrite    ; clk        ; 3.348 ; 3.348 ; Rise       ; clk             ;
; pcWrite     ; clk        ; 3.356 ; 3.356 ; Rise       ; clk             ;
; regDst      ; clk        ; 3.346 ; 3.346 ; Rise       ; clk             ;
; regWrite    ; clk        ; 3.372 ; 3.372 ; Rise       ; clk             ;
; salida      ; clk        ; 4.861 ; 4.861 ; Rise       ; clk             ;
; salida      ; clk        ; 4.861 ; 4.861 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.273  ; 0.244 ; N/A      ; N/A     ; -1.469              ;
;  clk             ; -1.273  ; 0.244 ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -28.392 ; 0.0   ; 0.0      ; 0.0     ; -57.681             ;
;  clk             ; -28.392 ; 0.000 ; N/A      ; N/A     ; -57.681             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; opcode[*]  ; clk        ; 1.479 ; 1.479 ; Rise       ; clk             ;
;  opcode[0] ; clk        ; 0.617 ; 0.617 ; Rise       ; clk             ;
;  opcode[1] ; clk        ; 0.591 ; 0.591 ; Rise       ; clk             ;
;  opcode[2] ; clk        ; 0.604 ; 0.604 ; Rise       ; clk             ;
;  opcode[3] ; clk        ; 1.161 ; 1.161 ; Rise       ; clk             ;
;  opcode[4] ; clk        ; 1.479 ; 1.479 ; Rise       ; clk             ;
;  opcode[5] ; clk        ; 1.320 ; 1.320 ; Rise       ; clk             ;
; reset      ; clk        ; 1.289 ; 1.289 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; opcode[*]  ; clk        ; 0.832  ; 0.832  ; Rise       ; clk             ;
;  opcode[0] ; clk        ; 0.832  ; 0.832  ; Rise       ; clk             ;
;  opcode[1] ; clk        ; 0.491  ; 0.491  ; Rise       ; clk             ;
;  opcode[2] ; clk        ; 0.782  ; 0.782  ; Rise       ; clk             ;
;  opcode[3] ; clk        ; -0.103 ; -0.103 ; Rise       ; clk             ;
;  opcode[4] ; clk        ; -0.144 ; -0.144 ; Rise       ; clk             ;
;  opcode[5] ; clk        ; 0.050  ; 0.050  ; Rise       ; clk             ;
; reset      ; clk        ; -0.316 ; -0.316 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; IRwrite     ; clk        ; 6.581  ; 6.581  ; Rise       ; clk             ;
; IorD        ; clk        ; 6.964  ; 6.964  ; Rise       ; clk             ;
; PCsrc[*]    ; clk        ; 7.318  ; 7.318  ; Rise       ; clk             ;
;  PCsrc[0]   ; clk        ; 6.989  ; 6.989  ; Rise       ; clk             ;
;  PCsrc[1]   ; clk        ; 7.318  ; 7.318  ; Rise       ; clk             ;
; aluOP[*]    ; clk        ; 7.692  ; 7.692  ; Rise       ; clk             ;
;  aluOP[0]   ; clk        ; 7.563  ; 7.563  ; Rise       ; clk             ;
;  aluOP[1]   ; clk        ; 7.692  ; 7.692  ; Rise       ; clk             ;
;  aluOP[2]   ; clk        ; 7.165  ; 7.165  ; Rise       ; clk             ;
; aluSrcA     ; clk        ; 7.879  ; 7.879  ; Rise       ; clk             ;
; aluSrcB[*]  ; clk        ; 7.675  ; 7.675  ; Rise       ; clk             ;
;  aluSrcB[0] ; clk        ; 7.462  ; 7.462  ; Rise       ; clk             ;
;  aluSrcB[1] ; clk        ; 7.675  ; 7.675  ; Rise       ; clk             ;
; branch      ; clk        ; 7.573  ; 7.573  ; Rise       ; clk             ;
; estado3[*]  ; clk        ; 11.390 ; 11.390 ; Rise       ; clk             ;
;  estado3[0] ; clk        ; 11.390 ; 11.390 ; Rise       ; clk             ;
;  estado3[1] ; clk        ; 11.387 ; 11.387 ; Rise       ; clk             ;
;  estado3[2] ; clk        ; 11.376 ; 11.376 ; Rise       ; clk             ;
;  estado3[3] ; clk        ; 9.151  ; 9.151  ; Rise       ; clk             ;
;  estado3[4] ; clk        ; 9.392  ; 9.392  ; Rise       ; clk             ;
;  estado3[5] ; clk        ; 11.167 ; 11.167 ; Rise       ; clk             ;
;  estado3[6] ; clk        ; 10.923 ; 10.923 ; Rise       ; clk             ;
; estado4[*]  ; clk        ; 12.132 ; 12.132 ; Rise       ; clk             ;
;  estado4[0] ; clk        ; 12.132 ; 12.132 ; Rise       ; clk             ;
;  estado4[1] ; clk        ; 9.422  ; 9.422  ; Rise       ; clk             ;
;  estado4[2] ; clk        ; 9.016  ; 9.016  ; Rise       ; clk             ;
;  estado4[3] ; clk        ; 10.971 ; 10.971 ; Rise       ; clk             ;
;  estado4[4] ; clk        ; 10.133 ; 10.133 ; Rise       ; clk             ;
;  estado4[5] ; clk        ; 10.366 ; 10.366 ; Rise       ; clk             ;
;  estado4[6] ; clk        ; 10.004 ; 10.004 ; Rise       ; clk             ;
; memRead     ; clk        ; 6.978  ; 6.978  ; Rise       ; clk             ;
; memToReg    ; clk        ; 7.208  ; 7.208  ; Rise       ; clk             ;
; memWrite    ; clk        ; 6.936  ; 6.936  ; Rise       ; clk             ;
; pcWrite     ; clk        ; 6.964  ; 6.964  ; Rise       ; clk             ;
; regDst      ; clk        ; 6.949  ; 6.949  ; Rise       ; clk             ;
; regWrite    ; clk        ; 6.992  ; 6.992  ; Rise       ; clk             ;
; salida      ; clk        ; 9.220  ; 9.220  ; Rise       ; clk             ;
; salida      ; clk        ; 9.220  ; 9.220  ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; IRwrite     ; clk        ; 3.191 ; 3.191 ; Rise       ; clk             ;
; IorD        ; clk        ; 3.343 ; 3.343 ; Rise       ; clk             ;
; PCsrc[*]    ; clk        ; 3.372 ; 3.372 ; Rise       ; clk             ;
;  PCsrc[0]   ; clk        ; 3.372 ; 3.372 ; Rise       ; clk             ;
;  PCsrc[1]   ; clk        ; 3.502 ; 3.502 ; Rise       ; clk             ;
; aluOP[*]    ; clk        ; 3.399 ; 3.399 ; Rise       ; clk             ;
;  aluOP[0]   ; clk        ; 3.587 ; 3.587 ; Rise       ; clk             ;
;  aluOP[1]   ; clk        ; 3.679 ; 3.679 ; Rise       ; clk             ;
;  aluOP[2]   ; clk        ; 3.399 ; 3.399 ; Rise       ; clk             ;
; aluSrcA     ; clk        ; 3.698 ; 3.698 ; Rise       ; clk             ;
; aluSrcB[*]  ; clk        ; 3.534 ; 3.534 ; Rise       ; clk             ;
;  aluSrcB[0] ; clk        ; 3.534 ; 3.534 ; Rise       ; clk             ;
;  aluSrcB[1] ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
; branch      ; clk        ; 3.585 ; 3.585 ; Rise       ; clk             ;
; estado3[*]  ; clk        ; 4.341 ; 4.341 ; Rise       ; clk             ;
;  estado3[0] ; clk        ; 5.247 ; 5.247 ; Rise       ; clk             ;
;  estado3[1] ; clk        ; 5.244 ; 5.244 ; Rise       ; clk             ;
;  estado3[2] ; clk        ; 5.254 ; 5.254 ; Rise       ; clk             ;
;  estado3[3] ; clk        ; 4.341 ; 4.341 ; Rise       ; clk             ;
;  estado3[4] ; clk        ; 4.399 ; 4.399 ; Rise       ; clk             ;
;  estado3[5] ; clk        ; 5.116 ; 5.116 ; Rise       ; clk             ;
;  estado3[6] ; clk        ; 5.032 ; 5.032 ; Rise       ; clk             ;
; estado4[*]  ; clk        ; 4.338 ; 4.338 ; Rise       ; clk             ;
;  estado4[0] ; clk        ; 5.579 ; 5.579 ; Rise       ; clk             ;
;  estado4[1] ; clk        ; 4.505 ; 4.505 ; Rise       ; clk             ;
;  estado4[2] ; clk        ; 4.338 ; 4.338 ; Rise       ; clk             ;
;  estado4[3] ; clk        ; 5.081 ; 5.081 ; Rise       ; clk             ;
;  estado4[4] ; clk        ; 4.645 ; 4.645 ; Rise       ; clk             ;
;  estado4[5] ; clk        ; 4.692 ; 4.692 ; Rise       ; clk             ;
;  estado4[6] ; clk        ; 4.638 ; 4.638 ; Rise       ; clk             ;
; memRead     ; clk        ; 3.371 ; 3.371 ; Rise       ; clk             ;
; memToReg    ; clk        ; 3.450 ; 3.450 ; Rise       ; clk             ;
; memWrite    ; clk        ; 3.348 ; 3.348 ; Rise       ; clk             ;
; pcWrite     ; clk        ; 3.356 ; 3.356 ; Rise       ; clk             ;
; regDst      ; clk        ; 3.346 ; 3.346 ; Rise       ; clk             ;
; regWrite    ; clk        ; 3.372 ; 3.372 ; Rise       ; clk             ;
; salida      ; clk        ; 4.861 ; 4.861 ; Rise       ; clk             ;
; salida      ; clk        ; 4.861 ; 4.861 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 113      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 113      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 95    ; 95   ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu May 30 02:41:20 2019
Info: Command: quartus_sta pruebaControl -c pruebaControl
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pruebaControl.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.273
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.273       -28.392 clk 
Info (332146): Worst-case hold slack is 0.628
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.628         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -57.681 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.087
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.087         0.000 clk 
Info (332146): Worst-case hold slack is 0.244
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.244         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -47.222 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4555 megabytes
    Info: Processing ended: Thu May 30 02:41:22 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


