TimeQuest Timing Analyzer report for solo
Thu Dec 01 10:17:37 2011
Quartus II Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'mypll|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'mypll|altpll_component|pll|clk[1]'
 13. Slow Model Setup: 'bls0we'
 14. Slow Model Setup: 'oe'
 15. Slow Model Hold: 'mypll|altpll_component|pll|clk[0]'
 16. Slow Model Hold: 'bls0we'
 17. Slow Model Hold: 'mypll|altpll_component|pll|clk[1]'
 18. Slow Model Hold: 'oe'
 19. Slow Model Recovery: 'mypll|altpll_component|pll|clk[1]'
 20. Slow Model Recovery: 'readfifo'
 21. Slow Model Recovery: 'readfiforam'
 22. Slow Model Recovery: 'bls0we'
 23. Slow Model Recovery: 'go'
 24. Slow Model Recovery: 'foto'
 25. Slow Model Recovery: 'oe'
 26. Slow Model Removal: 'oe'
 27. Slow Model Removal: 'bls0we'
 28. Slow Model Removal: 'foto'
 29. Slow Model Removal: 'go'
 30. Slow Model Removal: 'readfiforam'
 31. Slow Model Removal: 'readfifo'
 32. Slow Model Removal: 'mypll|altpll_component|pll|clk[1]'
 33. Slow Model Minimum Pulse Width: 'bls0we'
 34. Slow Model Minimum Pulse Width: 'foto'
 35. Slow Model Minimum Pulse Width: 'oe'
 36. Slow Model Minimum Pulse Width: 'go'
 37. Slow Model Minimum Pulse Width: 'readfifo'
 38. Slow Model Minimum Pulse Width: 'readfiforam'
 39. Slow Model Minimum Pulse Width: 'mypll|altpll_component|pll|clk[1]'
 40. Slow Model Minimum Pulse Width: 'mypll|altpll_component|pll|clk[0]'
 41. Slow Model Minimum Pulse Width: 'a12mhz'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Propagation Delay
 47. Minimum Propagation Delay
 48. Fast Model Setup Summary
 49. Fast Model Hold Summary
 50. Fast Model Recovery Summary
 51. Fast Model Removal Summary
 52. Fast Model Minimum Pulse Width Summary
 53. Fast Model Setup: 'mypll|altpll_component|pll|clk[0]'
 54. Fast Model Setup: 'mypll|altpll_component|pll|clk[1]'
 55. Fast Model Setup: 'bls0we'
 56. Fast Model Setup: 'oe'
 57. Fast Model Hold: 'bls0we'
 58. Fast Model Hold: 'mypll|altpll_component|pll|clk[0]'
 59. Fast Model Hold: 'mypll|altpll_component|pll|clk[1]'
 60. Fast Model Hold: 'oe'
 61. Fast Model Recovery: 'mypll|altpll_component|pll|clk[1]'
 62. Fast Model Recovery: 'readfifo'
 63. Fast Model Recovery: 'readfiforam'
 64. Fast Model Recovery: 'go'
 65. Fast Model Recovery: 'bls0we'
 66. Fast Model Recovery: 'foto'
 67. Fast Model Recovery: 'oe'
 68. Fast Model Removal: 'bls0we'
 69. Fast Model Removal: 'oe'
 70. Fast Model Removal: 'foto'
 71. Fast Model Removal: 'go'
 72. Fast Model Removal: 'readfiforam'
 73. Fast Model Removal: 'readfifo'
 74. Fast Model Removal: 'mypll|altpll_component|pll|clk[1]'
 75. Fast Model Minimum Pulse Width: 'bls0we'
 76. Fast Model Minimum Pulse Width: 'foto'
 77. Fast Model Minimum Pulse Width: 'oe'
 78. Fast Model Minimum Pulse Width: 'go'
 79. Fast Model Minimum Pulse Width: 'readfifo'
 80. Fast Model Minimum Pulse Width: 'readfiforam'
 81. Fast Model Minimum Pulse Width: 'mypll|altpll_component|pll|clk[1]'
 82. Fast Model Minimum Pulse Width: 'mypll|altpll_component|pll|clk[0]'
 83. Fast Model Minimum Pulse Width: 'a12mhz'
 84. Setup Times
 85. Hold Times
 86. Clock to Output Times
 87. Minimum Clock to Output Times
 88. Propagation Delay
 89. Minimum Propagation Delay
 90. Multicorner Timing Analysis Summary
 91. Setup Times
 92. Hold Times
 93. Clock to Output Times
 94. Minimum Clock to Output Times
 95. Progagation Delay
 96. Minimum Progagation Delay
 97. Setup Transfers
 98. Hold Transfers
 99. Recovery Transfers
100. Removal Transfers
101. Report TCCS
102. Report RSKM
103. Unconstrained Paths
104. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 222 10/21/2009 SJ Full Version ;
; Revision Name      ; solo                                             ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C5T144I8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                  ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; Clock Name                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                              ; Targets                               ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; a12mhz                            ; Base      ; 83.333 ; 12.0 MHz   ; 0.000 ; 41.666 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { a12mhz }                            ;
; bls0we                            ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { bls0we }                            ;
; foto                              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { foto }                              ;
; go                                ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { go }                                ;
; mypll|altpll_component|pll|clk[0] ; Generated ; 10.416 ; 96.01 MHz  ; 0.000 ; 5.208  ; 50.00      ; 1         ; 8           ;       ;        ;           ;            ; false    ; a12mhz ; mypll|altpll_component|pll|inclk[0] ; { mypll|altpll_component|pll|clk[0] } ;
; mypll|altpll_component|pll|clk[1] ; Generated ; 5.208  ; 192.01 MHz ; 0.000 ; 2.604  ; 50.00      ; 1         ; 16          ;       ;        ;           ;            ; false    ; a12mhz ; mypll|altpll_component|pll|inclk[0] ; { mypll|altpll_component|pll|clk[1] } ;
; oe                                ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { oe }                                ;
; readfifo                          ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { readfifo }                          ;
; readfiforam                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { readfiforam }                       ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                           ;
+-------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+-------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; 123.73 MHz  ; 123.73 MHz      ; mypll|altpll_component|pll|clk[0] ;                                                               ;
; 251.32 MHz  ; 251.32 MHz      ; mypll|altpll_component|pll|clk[1] ;                                                               ;
; 789.27 MHz  ; 360.1 MHz       ; bls0we                            ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1307.19 MHz ; 360.1 MHz       ; oe                                ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; mypll|altpll_component|pll|clk[0] ; -7.077 ; -677.167      ;
; mypll|altpll_component|pll|clk[1] ; -5.701 ; -22.496       ;
; bls0we                            ; -0.267 ; -0.267        ;
; oe                                ; -0.116 ; -0.116        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; mypll|altpll_component|pll|clk[0] ; 0.385 ; 0.000         ;
; bls0we                            ; 0.499 ; 0.000         ;
; mypll|altpll_component|pll|clk[1] ; 0.499 ; 0.000         ;
; oe                                ; 0.499 ; 0.000         ;
+-----------------------------------+-------+---------------+


+------------------------------------------------------------+
; Slow Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; mypll|altpll_component|pll|clk[1] ; -6.075 ; -132.238      ;
; readfifo                          ; -0.451 ; -0.451        ;
; readfiforam                       ; -0.434 ; -0.434        ;
; bls0we                            ; 0.058  ; 0.000         ;
; go                                ; 0.096  ; 0.000         ;
; foto                              ; 0.207  ; 0.000         ;
; oe                                ; 0.637  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Removal Summary                                 ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; oe                                ; -0.895 ; -0.895        ;
; bls0we                            ; -0.653 ; -2.075        ;
; foto                              ; -0.485 ; -0.485        ;
; go                                ; -0.354 ; -0.354        ;
; readfiforam                       ; 0.176  ; 0.000         ;
; readfifo                          ; 0.193  ; 0.000         ;
; mypll|altpll_component|pll|clk[1] ; 5.078  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; bls0we                            ; -1.777 ; -40.361       ;
; foto                              ; -1.777 ; -4.745        ;
; oe                                ; -1.777 ; -3.261        ;
; go                                ; -0.742 ; -1.484        ;
; readfifo                          ; -0.742 ; -1.484        ;
; readfiforam                       ; -0.742 ; -1.484        ;
; mypll|altpll_component|pll|clk[1] ; 1.362  ; 0.000         ;
; mypll|altpll_component|pll|clk[0] ; 2.141  ; 0.000         ;
; a12mhz                            ; 41.666 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'mypll|altpll_component|pll|clk[0]'                                                                             ;
+--------+-------------+----------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node        ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------+--------------+-----------------------------------+--------------+------------+------------+
; -7.077 ; POROG[0]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.501     ; 3.624      ;
; -7.003 ; POROG[1]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.501     ; 3.550      ;
; -6.969 ; POROG[2]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.501     ; 3.516      ;
; -6.867 ; kadrvistrel ; kadrvi         ; foto         ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -4.999     ; 1.916      ;
; -6.833 ; POROG[3]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.501     ; 3.380      ;
; -6.747 ; POROG[4]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.501     ; 3.294      ;
; -6.695 ; RKS[0]      ; sdvig[19]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.888     ; 2.855      ;
; -6.695 ; RKS[0]      ; sdvig[21]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.888     ; 2.855      ;
; -6.695 ; RKS[0]      ; sdvig[22]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.888     ; 2.855      ;
; -6.695 ; RKS[0]      ; sdvig[20]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.888     ; 2.855      ;
; -6.695 ; RKS[0]      ; sdvig[32]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.888     ; 2.855      ;
; -6.695 ; RKS[0]      ; sdvig[31]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.888     ; 2.855      ;
; -6.695 ; RKS[0]      ; sdvig[29]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.888     ; 2.855      ;
; -6.695 ; RKS[0]      ; sdvig[30]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.888     ; 2.855      ;
; -6.695 ; RKS[0]      ; sdvig[27]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.888     ; 2.855      ;
; -6.695 ; RKS[0]      ; sdvig[28]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.888     ; 2.855      ;
; -6.695 ; RKS[0]      ; sdvig[25]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.888     ; 2.855      ;
; -6.695 ; RKS[0]      ; sdvig[26]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.888     ; 2.855      ;
; -6.695 ; RKS[0]      ; sdvig[23]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.888     ; 2.855      ;
; -6.695 ; RKS[0]      ; sdvig[24]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.888     ; 2.855      ;
; -6.694 ; RKS[0]      ; sdvig[13]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.874     ; 2.868      ;
; -6.694 ; RKS[0]      ; sdvig[14]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.874     ; 2.868      ;
; -6.694 ; RKS[0]      ; sdvig[15]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.874     ; 2.868      ;
; -6.694 ; RKS[0]      ; sdvig[16]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.874     ; 2.868      ;
; -6.694 ; RKS[0]      ; sdvig[17]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.874     ; 2.868      ;
; -6.694 ; RKS[0]      ; sdvig[18]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.874     ; 2.868      ;
; -6.694 ; RKS[0]      ; sdvig[6]       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.874     ; 2.868      ;
; -6.694 ; RKS[0]      ; sdvig[5]       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.874     ; 2.868      ;
; -6.694 ; RKS[0]      ; sdvig[7]       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.874     ; 2.868      ;
; -6.694 ; RKS[0]      ; sdvig[8]       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.874     ; 2.868      ;
; -6.694 ; RKS[0]      ; sdvig[10]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.874     ; 2.868      ;
; -6.694 ; RKS[0]      ; sdvig[9]       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.874     ; 2.868      ;
; -6.694 ; RKS[0]      ; sdvig[12]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.874     ; 2.868      ;
; -6.694 ; RKS[0]      ; sdvig[11]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.874     ; 2.868      ;
; -6.691 ; RKS[0]      ; adrregADC[9]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.876     ; 2.863      ;
; -6.691 ; RKS[0]      ; adrregADC[10]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.876     ; 2.863      ;
; -6.691 ; RKS[0]      ; adrregADC[11]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.876     ; 2.863      ;
; -6.691 ; RKS[0]      ; adrregADC[12]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.876     ; 2.863      ;
; -6.691 ; RKS[0]      ; adrregADC[13]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.876     ; 2.863      ;
; -6.691 ; RKS[0]      ; adrregADC[14]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.876     ; 2.863      ;
; -6.691 ; RKS[0]      ; adrregADC[15]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.876     ; 2.863      ;
; -6.691 ; RKS[0]      ; adrregADC[16]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.876     ; 2.863      ;
; -6.691 ; RKS[0]      ; adrregADC[17]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.876     ; 2.863      ;
; -6.691 ; RKS[0]      ; adrregADC[18]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.876     ; 2.863      ;
; -6.666 ; POROG[5]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.501     ; 3.213      ;
; -6.649 ; RKS[0]      ; cndata[0]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.896     ; 2.801      ;
; -6.649 ; RKS[0]      ; cndata[8]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.896     ; 2.801      ;
; -6.649 ; RKS[0]      ; cndata[7]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.896     ; 2.801      ;
; -6.649 ; RKS[0]      ; cndata[10]     ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.896     ; 2.801      ;
; -6.649 ; RKS[0]      ; cndata[6]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.896     ; 2.801      ;
; -6.649 ; RKS[0]      ; cndata[9]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.896     ; 2.801      ;
; -6.649 ; RKS[0]      ; cndata[4]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.896     ; 2.801      ;
; -6.649 ; RKS[0]      ; cndata[5]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.896     ; 2.801      ;
; -6.649 ; RKS[0]      ; cndata[3]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.896     ; 2.801      ;
; -6.649 ; RKS[0]      ; cndata[1]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.896     ; 2.801      ;
; -6.649 ; RKS[0]      ; cndata[2]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.896     ; 2.801      ;
; -6.517 ; POROG[6]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.501     ; 3.064      ;
; -6.382 ; POROG[7]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.501     ; 2.929      ;
; -6.347 ; POROG[8]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.502     ; 2.893      ;
; -6.308 ; RKS[0]      ; adrregADC[0]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.889     ; 2.467      ;
; -6.308 ; RKS[0]      ; adrregADC[1]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.889     ; 2.467      ;
; -6.308 ; RKS[0]      ; adrregADC[2]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.889     ; 2.467      ;
; -6.308 ; RKS[0]      ; adrregADC[3]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.889     ; 2.467      ;
; -6.308 ; RKS[0]      ; adrregADC[4]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.889     ; 2.467      ;
; -6.308 ; RKS[0]      ; adrregADC[5]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.889     ; 2.467      ;
; -6.308 ; RKS[0]      ; adrregADC[6]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.889     ; 2.467      ;
; -6.308 ; RKS[0]      ; adrregADC[7]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.889     ; 2.467      ;
; -6.308 ; RKS[0]      ; adrregADC[8]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.889     ; 2.467      ;
; -6.294 ; RKS[0]      ; linecount[8]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.892     ; 2.450      ;
; -6.294 ; RKS[0]      ; linecount[0]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.892     ; 2.450      ;
; -6.294 ; RKS[0]      ; linecount[6]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.892     ; 2.450      ;
; -6.294 ; RKS[0]      ; linecount[7]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.892     ; 2.450      ;
; -6.294 ; RKS[0]      ; linecount[5]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.892     ; 2.450      ;
; -6.294 ; RKS[0]      ; linecount[3]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.892     ; 2.450      ;
; -6.294 ; RKS[0]      ; linecount[4]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.892     ; 2.450      ;
; -6.294 ; RKS[0]      ; linecount[2]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.892     ; 2.450      ;
; -6.294 ; RKS[0]      ; linecount[1]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.892     ; 2.450      ;
; -6.058 ; RKS[0]      ; gostart        ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.871     ; 2.235      ;
; -6.027 ; RKS[0]      ; intckadrsecond ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.880     ; 2.195      ;
; -6.027 ; RKS[0]      ; intckadr       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.880     ; 2.195      ;
; -6.025 ; RKS[0]      ; intbkadr       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.880     ; 2.193      ;
; -6.024 ; RKS[0]      ; fixstartkadr   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.880     ; 2.192      ;
; -6.023 ; RKS[0]      ; intbkadrsecond ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.880     ; 2.191      ;
; -6.022 ; RKS[0]      ; intbkadrthree  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.880     ; 2.190      ;
; -6.021 ; RKS[0]      ; intakadr       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.880     ; 2.189      ;
; -5.938 ; RKS[0]      ; waitgo         ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.871     ; 2.115      ;
; -5.421 ; vistrel     ; stvistrel      ; foto         ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -4.418     ; 1.051      ;
; -5.395 ; POROG[9]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.502     ; 1.941      ;
; -5.357 ; imit        ; dlinatime[3]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.793     ; 1.612      ;
; -5.356 ; imit        ; testimit       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.793     ; 1.611      ;
; -5.033 ; firstslave  ; outgo~reg0     ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -4.040     ; 1.041      ;
; -4.919 ; RKS[6]      ; sttimer        ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -3.925     ; 1.042      ;
; -4.477 ; firsttimer  ; REGTIMER[1]    ; go           ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.673     ; 2.852      ;
; -4.477 ; firsttimer  ; REGTIMER[17]   ; go           ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.673     ; 2.852      ;
; -4.477 ; firsttimer  ; REGTIMER[12]   ; go           ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.673     ; 2.852      ;
; -4.469 ; firsttimer  ; REGTIMER[29]   ; go           ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.677     ; 2.840      ;
; -4.469 ; firsttimer  ; REGTIMER[5]    ; go           ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.677     ; 2.840      ;
; -4.469 ; firsttimer  ; REGTIMER[21]   ; go           ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.677     ; 2.840      ;
; -4.469 ; firsttimer  ; REGTIMER[19]   ; go           ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.677     ; 2.840      ;
; -4.469 ; firsttimer  ; REGTIMER[3]    ; go           ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.677     ; 2.840      ;
+--------+-------------+----------------+--------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'mypll|altpll_component|pll|clk[1]'                                                                                             ;
+--------+------------+------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -5.701 ; write      ; resadd     ; bls0we                            ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.812     ; 1.937      ;
; -5.700 ; write      ; wait192[0] ; bls0we                            ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.812     ; 1.936      ;
; -5.697 ; write      ; wait192[1] ; bls0we                            ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.812     ; 1.933      ;
; -5.398 ; write      ; wait192[2] ; bls0we                            ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.812     ; 1.634      ;
; -5.341 ; read       ; wait192[1] ; oe                                ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -4.054     ; 1.335      ;
; -5.339 ; read       ; wait192[0] ; oe                                ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -4.054     ; 1.333      ;
; -5.339 ; read       ; resadd     ; oe                                ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -4.054     ; 1.333      ;
; -5.338 ; read       ; wait192[2] ; oe                                ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -4.054     ; 1.332      ;
; 1.229  ; adrreg[0]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.005      ; 4.024      ;
; 1.419  ; adrreg[0]  ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.005      ; 3.834      ;
; 1.505  ; adrreg[0]  ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.005      ; 3.748      ;
; 1.591  ; adrreg[0]  ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.005      ; 3.662      ;
; 1.624  ; adrreg[1]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.628      ;
; 1.677  ; adrreg[0]  ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.005      ; 3.576      ;
; 1.758  ; adrreg[2]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.494      ;
; 1.761  ; wait192[0] ; resadd     ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.000      ; 3.487      ;
; 1.763  ; adrreg[0]  ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.005      ; 3.490      ;
; 1.814  ; adrreg[1]  ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.438      ;
; 1.849  ; adrreg[0]  ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.005      ; 3.404      ;
; 1.898  ; adrreg[3]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.354      ;
; 1.900  ; adrreg[1]  ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.352      ;
; 1.930  ; adrreg[4]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.322      ;
; 1.931  ; wait192[1] ; resadd     ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.000      ; 3.317      ;
; 1.935  ; adrreg[0]  ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.005      ; 3.318      ;
; 1.948  ; adrreg[2]  ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.304      ;
; 1.986  ; adrreg[1]  ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.266      ;
; 2.021  ; adrreg[0]  ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.005      ; 3.232      ;
; 2.034  ; adrreg[2]  ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.218      ;
; 2.055  ; wait192[0] ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.205      ;
; 2.055  ; wait192[0] ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.205      ;
; 2.055  ; wait192[0] ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.205      ;
; 2.055  ; wait192[0] ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.205      ;
; 2.055  ; wait192[0] ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.205      ;
; 2.055  ; wait192[0] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.205      ;
; 2.055  ; wait192[0] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.205      ;
; 2.055  ; wait192[0] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.205      ;
; 2.055  ; wait192[0] ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.205      ;
; 2.058  ; wait192[0] ; adrreg[1]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.198      ;
; 2.058  ; wait192[0] ; adrreg[2]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.198      ;
; 2.058  ; wait192[0] ; adrreg[3]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.198      ;
; 2.058  ; wait192[0] ; adrreg[4]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.198      ;
; 2.058  ; wait192[0] ; adrreg[5]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.198      ;
; 2.058  ; wait192[0] ; adrreg[6]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.198      ;
; 2.058  ; wait192[0] ; adrreg[7]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.198      ;
; 2.058  ; wait192[0] ; adrreg[8]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.198      ;
; 2.058  ; wait192[0] ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.198      ;
; 2.070  ; adrreg[5]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.182      ;
; 2.072  ; adrreg[1]  ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.180      ;
; 2.088  ; adrreg[3]  ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.164      ;
; 2.101  ; adrreg[6]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.151      ;
; 2.117  ; wait192[2] ; resadd     ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.000      ; 3.131      ;
; 2.120  ; adrreg[4]  ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.132      ;
; 2.120  ; adrreg[2]  ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.132      ;
; 2.158  ; adrreg[1]  ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.094      ;
; 2.174  ; adrreg[3]  ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.078      ;
; 2.192  ; adrreg[0]  ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.001      ; 3.057      ;
; 2.206  ; adrreg[4]  ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.046      ;
; 2.206  ; adrreg[2]  ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.046      ;
; 2.225  ; wait192[1] ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.035      ;
; 2.225  ; wait192[1] ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.035      ;
; 2.225  ; wait192[1] ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.035      ;
; 2.225  ; wait192[1] ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.035      ;
; 2.225  ; wait192[1] ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.035      ;
; 2.225  ; wait192[1] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.035      ;
; 2.225  ; wait192[1] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.035      ;
; 2.225  ; wait192[1] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.035      ;
; 2.225  ; wait192[1] ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 3.035      ;
; 2.228  ; wait192[1] ; adrreg[1]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.028      ;
; 2.228  ; wait192[1] ; adrreg[2]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.028      ;
; 2.228  ; wait192[1] ; adrreg[3]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.028      ;
; 2.228  ; wait192[1] ; adrreg[4]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.028      ;
; 2.228  ; wait192[1] ; adrreg[5]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.028      ;
; 2.228  ; wait192[1] ; adrreg[6]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.028      ;
; 2.228  ; wait192[1] ; adrreg[7]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.028      ;
; 2.228  ; wait192[1] ; adrreg[8]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.028      ;
; 2.228  ; wait192[1] ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 3.028      ;
; 2.237  ; adrreg[7]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.015      ;
; 2.244  ; adrreg[1]  ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 3.008      ;
; 2.260  ; adrreg[5]  ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 2.992      ;
; 2.260  ; adrreg[3]  ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 2.992      ;
; 2.278  ; adrreg[0]  ; adrreg[8]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.001      ; 2.971      ;
; 2.291  ; adrreg[6]  ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 2.961      ;
; 2.292  ; adrreg[4]  ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 2.960      ;
; 2.292  ; adrreg[2]  ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 2.960      ;
; 2.323  ; adrreg[8]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 2.929      ;
; 2.330  ; adrreg[1]  ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 2.922      ;
; 2.346  ; adrreg[5]  ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 2.906      ;
; 2.346  ; adrreg[3]  ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 2.906      ;
; 2.364  ; adrreg[0]  ; adrreg[7]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.001      ; 2.885      ;
; 2.377  ; adrreg[6]  ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 2.875      ;
; 2.378  ; adrreg[4]  ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 2.874      ;
; 2.378  ; adrreg[2]  ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 2.874      ;
; 2.389  ; adrreg[9]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 2.863      ;
; 2.411  ; wait192[2] ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 2.849      ;
; 2.411  ; wait192[2] ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 2.849      ;
; 2.411  ; wait192[2] ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 2.849      ;
; 2.411  ; wait192[2] ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 2.849      ;
; 2.411  ; wait192[2] ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 2.849      ;
; 2.411  ; wait192[2] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 2.849      ;
; 2.411  ; wait192[2] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.012      ; 2.849      ;
+--------+------------+------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bls0we'                                                                         ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.267 ; RKSMEM[2] ; write   ; bls0we       ; bls0we      ; 1.000        ; -0.006     ; 1.301      ;
; 0.235  ; imit      ; imit    ; bls0we       ; bls0we      ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; write     ; write   ; bls0we       ; bls0we      ; 1.000        ; 0.000      ; 0.805      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'oe'                                                                             ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.116 ; RKSMEM[1] ; read    ; bls0we       ; oe          ; 1.000        ; 0.236      ; 1.392      ;
; 0.235  ; read      ; read    ; oe           ; oe          ; 1.000        ; 0.000      ; 0.805      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'mypll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                         ; To Node                                                                                                                                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.385 ; go                                                                                                                                                ; gostart                                                                                                                                           ; go                                ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.096      ; 1.091      ;
; 0.387 ; go                                                                                                                                                ; waitgo                                                                                                                                            ; go                                ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.096      ; 1.093      ;
; 0.389 ; go                                                                                                                                                ; gostart                                                                                                                                           ; go                                ; mypll|altpll_component|pll|clk[0] ; -0.004       ; 0.096      ; 1.091      ;
; 0.391 ; go                                                                                                                                                ; waitgo                                                                                                                                            ; go                                ; mypll|altpll_component|pll|clk[0] ; -0.004       ; 0.096      ; 1.093      ;
; 0.499 ; gostart                                                                                                                                           ; gostart                                                                                                                                           ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; faza[3]                                                                                                                                           ; faza[3]                                                                                                                                           ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; faza[0]                                                                                                                                           ; faza[0]                                                                                                                                           ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clocka                                                                                                                                            ; clocka                                                                                                                                            ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; faza[1]                                                                                                                                           ; faza[1]                                                                                                                                           ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; faza[2]                                                                                                                                           ; faza[2]                                                                                                                                           ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; intckadrsecond                                                                                                                                    ; intckadrsecond                                                                                                                                    ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; intakadr                                                                                                                                          ; intakadr                                                                                                                                          ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; intbkadr                                                                                                                                          ; intbkadr                                                                                                                                          ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; intbkadrthree                                                                                                                                     ; intbkadrthree                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; intckadr                                                                                                                                          ; intckadr                                                                                                                                          ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; intbkadrsecond                                                                                                                                    ; intbkadrsecond                                                                                                                                    ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; dlinatime[3]                                                                                                                                      ; dlinatime[3]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|a_fefifo_2be:fifo_state|b_full                          ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|a_fefifo_2be:fifo_state|b_full                          ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|a_fefifo_2be:fifo_state|b_non_empty                     ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|a_fefifo_2be:fifo_state|b_non_empty                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|a_fefifo_kae:fifo_state|b_full                      ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|a_fefifo_kae:fifo_state|b_full                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|a_fefifo_kae:fifo_state|b_non_empty                 ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|a_fefifo_kae:fifo_state|b_non_empty                 ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fixstartkadr                                                                                                                                      ; fixstartkadr                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifowaitram                                                                                                                                       ; fifowaitram                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifowait[2]                                                                                                                                       ; fifowait[2]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifowait[0]                                                                                                                                       ; fifowait[0]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifowait[1]                                                                                                                                       ; fifowait[1]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; stgetfiforam                                                                                                                                      ; stgetfiforam                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; stvistrel                                                                                                                                         ; stvistrel                                                                                                                                         ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; stgetfifo                                                                                                                                         ; stgetfifo                                                                                                                                         ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sdvigpsw[1]                                                                                                                                       ; sdvigpsw[1]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.739 ; sdvigpsw[24]                                                                                                                                      ; sdvigpsw[25]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.741 ; div9600[13]                                                                                                                                       ; div9600[13]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; sdvig[32]                                                                                                                                         ; sdvig[32]                                                                                                                                         ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; stgetfiforam                                                                                                                                      ; fifowaitram                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.746 ; sdvigpsw[27]                                                                                                                                      ; sdvigpsw[28]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sdvigpsw[25]                                                                                                                                      ; sdvigpsw[26]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; sdvigpsw[23]                                                                                                                                      ; sdvigpsw[24]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; sdvigpsw[31]                                                                                                                                      ; sdvigpsw[32]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; sdvigpsw[30]                                                                                                                                      ; sdvigpsw[31]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|cntr_qkb:rd_ptr_count|safe_q[9]                     ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|cntr_qkb:rd_ptr_count|safe_q[9]                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|cntr_qkb:wr_ptr|safe_q[9]                           ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|cntr_qkb:wr_ptr|safe_q[9]                           ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; adrregADC[18]                                                                                                                                     ; adrregADC[18]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; sdvigpsw[29]                                                                                                                                      ; sdvigpsw[30]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; sdvigpsw[19]                                                                                                                                      ; sdvigpsw[20]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:rd_ptr_count|safe_q[11]                        ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:rd_ptr_count|safe_q[11]                        ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; cndata[10]                                                                                                                                        ; cndata[10]                                                                                                                                        ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; sdvigpsw[28]                                                                                                                                      ; sdvigpsw[29]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; sdvigpsw[21]                                                                                                                                      ; sdvigpsw[22]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.056      ;
; 0.753 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:wr_ptr|safe_q[11]                              ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:wr_ptr|safe_q[11]                              ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; timer[30]                                                                                                                                         ; timer[30]                                                                                                                                         ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; waittick[15]                                                                                                                                      ; waittick[15]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.059      ;
; 0.763 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|a_fefifo_2be:fifo_state|cntr_8l7:count_usedw|safe_q[11] ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|a_fefifo_2be:fifo_state|cntr_8l7:count_usedw|safe_q[11] ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.069      ;
; 0.767 ; fifowaitram                                                                                                                                       ; resgetfiforam                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.073      ;
; 0.767 ; fifowait[3]                                                                                                                                       ; resgetfifo                                                                                                                                        ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.073      ;
; 0.772 ; fifowait[0]                                                                                                                                       ; fifowait[1]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.078      ;
; 0.773 ; fifowait[0]                                                                                                                                       ; fifowait[2]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.794 ; faza[2]                                                                                                                                           ; faza[1]                                                                                                                                           ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.100      ;
; 0.799 ; faza[2]                                                                                                                                           ; clockADC~reg0                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.801 ; faza[2]                                                                                                                                           ; faza[3]                                                                                                                                           ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.107      ;
; 0.915 ; sdvigpsw[14]                                                                                                                                      ; sdvigpsw[15]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.221      ;
; 0.917 ; sdvigpsw[2]                                                                                                                                       ; sdvigpsw[3]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.223      ;
; 0.919 ; sdvigpsw[8]                                                                                                                                       ; sdvigpsw[9]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.225      ;
; 0.919 ; sdvigpsw[6]                                                                                                                                       ; sdvigpsw[7]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.225      ;
; 0.919 ; sdvigpsw[5]                                                                                                                                       ; sdvigpsw[6]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.225      ;
; 0.919 ; sdvigpsw[4]                                                                                                                                       ; sdvigpsw[5]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.225      ;
; 0.945 ; fifowait[1]                                                                                                                                       ; resgetfifo                                                                                                                                        ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.251      ;
; 0.946 ; stgetfifo                                                                                                                                         ; fifowait[3]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.252      ;
; 0.990 ; timer[30]                                                                                                                                         ; temptimer[30]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.294      ;
; 1.045 ; timer[13]                                                                                                                                         ; temptimer[13]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.349      ;
; 1.061 ; timer[4]                                                                                                                                          ; temptimer[4]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.368      ;
; 1.064 ; timer[3]                                                                                                                                          ; temptimer[3]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.371      ;
; 1.070 ; timer[11]                                                                                                                                         ; temptimer[11]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.377      ;
; 1.072 ; timer[29]                                                                                                                                         ; temptimer[29]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.376      ;
; 1.072 ; timer[10]                                                                                                                                         ; temptimer[10]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.376      ;
; 1.079 ; timer[8]                                                                                                                                          ; temptimer[8]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.383      ;
; 1.079 ; timer[1]                                                                                                                                          ; temptimer[1]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.383      ;
; 1.079 ; timer[25]                                                                                                                                         ; temptimer[25]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.383      ;
; 1.079 ; timer[12]                                                                                                                                         ; temptimer[12]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.386      ;
; 1.081 ; timer[24]                                                                                                                                         ; temptimer[24]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.385      ;
; 1.082 ; timer[2]                                                                                                                                          ; temptimer[2]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.386      ;
; 1.083 ; timer[0]                                                                                                                                          ; temptimer[0]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.387      ;
; 1.083 ; timer[27]                                                                                                                                         ; temptimer[27]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.387      ;
; 1.086 ; timer[5]                                                                                                                                          ; temptimer[5]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.393      ;
; 1.091 ; timer[6]                                                                                                                                          ; temptimer[6]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.398      ;
; 1.111 ; fifowaitram                                                                                                                                       ; stgetfiforam                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.417      ;
; 1.114 ; cndata[5]                                                                                                                                         ; cnreg[5]                                                                                                                                          ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.418      ;
; 1.124 ; faza[3]                                                                                                                                           ; clockADC~reg0                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.430      ;
; 1.125 ; resgetfiforam                                                                                                                                     ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|a_fefifo_2be:fifo_state|b_full                          ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.431      ;
; 1.131 ; fifowait[2]                                                                                                                                       ; resgetfifo                                                                                                                                        ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.437      ;
; 1.134 ; cndata[3]                                                                                                                                         ; cnreg[3]                                                                                                                                          ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.438      ;
; 1.135 ; sdvigpsw[13]                                                                                                                                      ; sdvigpsw[14]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.441      ;
; 1.135 ; sdvigpsw[10]                                                                                                                                      ; sdvigpsw[11]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.441      ;
; 1.136 ; sdvigpsw[9]                                                                                                                                       ; sdvigpsw[10]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.442      ;
; 1.136 ; sdvigpsw[7]                                                                                                                                       ; sdvigpsw[8]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.442      ;
; 1.136 ; sdvigpsw[3]                                                                                                                                       ; sdvigpsw[4]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.442      ;
; 1.139 ; sdvigpsw[11]                                                                                                                                      ; sdvigpsw[12]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.445      ;
; 1.148 ; resgetfifo                                                                                                                                        ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|a_fefifo_kae:fifo_state|b_full                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.454      ;
; 1.160 ; timer[22]                                                                                                                                         ; temptimer[22]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.464      ;
; 1.165 ; adrregADC[0]                                                                                                                                      ; adrregADC[0]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.471      ;
; 1.166 ; timer[15]                                                                                                                                         ; timer[15]                                                                                                                                         ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.472      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bls0we'                                                                         ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.499 ; imit      ; imit    ; bls0we       ; bls0we      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; write     ; write   ; bls0we       ; bls0we      ; 0.000        ; 0.000      ; 0.805      ;
; 1.001 ; RKSMEM[2] ; write   ; bls0we       ; bls0we      ; 0.000        ; -0.006     ; 1.301      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'mypll|altpll_component|pll|clk[1]'                                                                                             ;
+-------+------------+------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.499 ; adrreg[0]  ; adrreg[0]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; wait192[1] ; wait192[1] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; wait192[0] ; wait192[0] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; resadd     ; resadd     ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 1.165 ; adrreg[1]  ; adrreg[1]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.471      ;
; 1.166 ; adrreg[10] ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; adrreg[11] ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.472      ;
; 1.172 ; adrreg[3]  ; adrreg[3]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; adrreg[5]  ; adrreg[5]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.478      ;
; 1.177 ; adrreg[7]  ; adrreg[7]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; adrreg[8]  ; adrreg[8]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; adrreg[9]  ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; adrreg[17] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.483      ;
; 1.181 ; adrreg[12] ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; adrreg[14] ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.487      ;
; 1.188 ; wait192[0] ; wait192[1] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.494      ;
; 1.216 ; adrreg[18] ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.522      ;
; 1.225 ; adrreg[2]  ; adrreg[2]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; adrreg[4]  ; adrreg[4]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; adrreg[6]  ; adrreg[6]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.532      ;
; 1.230 ; adrreg[15] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; adrreg[16] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.536      ;
; 1.233 ; adrreg[13] ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.539      ;
; 1.451 ; wait192[2] ; adrreg[0]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 1.764      ;
; 1.557 ; adrreg[0]  ; adrreg[1]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.864      ;
; 1.645 ; adrreg[10] ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.951      ;
; 1.645 ; adrreg[11] ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.951      ;
; 1.651 ; adrreg[3]  ; adrreg[4]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.957      ;
; 1.651 ; adrreg[5]  ; adrreg[6]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.957      ;
; 1.656 ; adrreg[7]  ; adrreg[8]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; adrreg[8]  ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.962      ;
; 1.660 ; adrreg[14] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.966      ;
; 1.660 ; adrreg[12] ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.966      ;
; 1.705 ; adrreg[2]  ; adrreg[3]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; adrreg[4]  ; adrreg[5]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; adrreg[6]  ; adrreg[7]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.012      ;
; 1.710 ; adrreg[16] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.016      ;
; 1.710 ; adrreg[15] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.016      ;
; 1.713 ; adrreg[13] ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.019      ;
; 1.731 ; adrreg[10] ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.037      ;
; 1.731 ; adrreg[11] ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.037      ;
; 1.736 ; wait192[2] ; wait192[2] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.042      ;
; 1.737 ; adrreg[3]  ; adrreg[5]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.043      ;
; 1.737 ; adrreg[5]  ; adrreg[7]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.043      ;
; 1.742 ; adrreg[7]  ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.048      ;
; 1.746 ; adrreg[14] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.052      ;
; 1.746 ; adrreg[12] ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.052      ;
; 1.753 ; adrreg[1]  ; adrreg[2]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.059      ;
; 1.761 ; adrreg[9]  ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.071      ;
; 1.766 ; adrreg[17] ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.072      ;
; 1.791 ; adrreg[2]  ; adrreg[4]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; adrreg[4]  ; adrreg[6]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.097      ;
; 1.792 ; adrreg[6]  ; adrreg[8]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.098      ;
; 1.796 ; adrreg[15] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.102      ;
; 1.799 ; adrreg[13] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.105      ;
; 1.817 ; adrreg[10] ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.123      ;
; 1.817 ; adrreg[11] ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.123      ;
; 1.823 ; adrreg[3]  ; adrreg[6]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.129      ;
; 1.823 ; adrreg[5]  ; adrreg[8]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.129      ;
; 1.827 ; adrreg[8]  ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.137      ;
; 1.832 ; adrreg[14] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.138      ;
; 1.832 ; adrreg[12] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.138      ;
; 1.839 ; adrreg[1]  ; adrreg[3]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.145      ;
; 1.847 ; adrreg[9]  ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.157      ;
; 1.877 ; adrreg[2]  ; adrreg[5]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.183      ;
; 1.877 ; adrreg[4]  ; adrreg[7]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.183      ;
; 1.878 ; adrreg[6]  ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.184      ;
; 1.881 ; wait192[0] ; adrreg[0]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.194      ;
; 1.885 ; adrreg[13] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.191      ;
; 1.900 ; adrreg[16] ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.206      ;
; 1.903 ; adrreg[10] ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.209      ;
; 1.903 ; adrreg[11] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.209      ;
; 1.909 ; adrreg[3]  ; adrreg[7]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.215      ;
; 1.909 ; adrreg[5]  ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.215      ;
; 1.913 ; adrreg[7]  ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.223      ;
; 1.913 ; adrreg[8]  ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.223      ;
; 1.918 ; wait192[1] ; wait192[2] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.224      ;
; 1.918 ; adrreg[12] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.224      ;
; 1.922 ; wait192[1] ; adrreg[0]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.235      ;
; 1.925 ; adrreg[1]  ; adrreg[4]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.231      ;
; 1.933 ; adrreg[9]  ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.243      ;
; 1.963 ; adrreg[2]  ; adrreg[6]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.269      ;
; 1.963 ; adrreg[4]  ; adrreg[8]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.269      ;
; 1.971 ; adrreg[13] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.277      ;
; 1.986 ; adrreg[15] ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.292      ;
; 1.989 ; adrreg[10] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.295      ;
; 1.989 ; adrreg[11] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.295      ;
; 1.995 ; adrreg[3]  ; adrreg[8]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.301      ;
; 1.999 ; adrreg[7]  ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.309      ;
; 1.999 ; adrreg[8]  ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.309      ;
; 2.004 ; adrreg[12] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.310      ;
; 2.011 ; adrreg[1]  ; adrreg[5]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.317      ;
; 2.019 ; adrreg[9]  ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.329      ;
; 2.022 ; adrreg[14] ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.328      ;
; 2.049 ; adrreg[2]  ; adrreg[7]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.355      ;
; 2.049 ; adrreg[4]  ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.355      ;
; 2.049 ; adrreg[6]  ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.359      ;
; 2.075 ; adrreg[10] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.381      ;
; 2.075 ; adrreg[11] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.381      ;
; 2.080 ; adrreg[5]  ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.390      ;
+-------+------------+------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'oe'                                                                             ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.499 ; read      ; read    ; oe           ; oe          ; 0.000        ; 0.000      ; 0.805      ;
; 0.850 ; RKSMEM[1] ; read    ; bls0we       ; oe          ; 0.000        ; 0.236      ; 1.392      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'mypll|altpll_component|pll|clk[1]'                                                                    ;
+--------+-----------+------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node    ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------+--------------+-----------------------------------+--------------+------------+------------+
; -6.075 ; RKSMEM[7] ; wait192[1] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.746     ; 2.377      ;
; -6.075 ; RKSMEM[7] ; wait192[0] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.746     ; 2.377      ;
; -6.075 ; RKSMEM[7] ; wait192[2] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.746     ; 2.377      ;
; -6.075 ; RKSMEM[7] ; resadd     ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.746     ; 2.377      ;
; -6.030 ; RKSMEM[7] ; adrreg[10] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.734     ; 2.344      ;
; -6.030 ; RKSMEM[7] ; adrreg[11] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.734     ; 2.344      ;
; -6.030 ; RKSMEM[7] ; adrreg[12] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.734     ; 2.344      ;
; -6.030 ; RKSMEM[7] ; adrreg[13] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.734     ; 2.344      ;
; -6.030 ; RKSMEM[7] ; adrreg[14] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.734     ; 2.344      ;
; -6.030 ; RKSMEM[7] ; adrreg[15] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.734     ; 2.344      ;
; -6.030 ; RKSMEM[7] ; adrreg[16] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.734     ; 2.344      ;
; -6.030 ; RKSMEM[7] ; adrreg[17] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.734     ; 2.344      ;
; -6.030 ; RKSMEM[7] ; adrreg[18] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.734     ; 2.344      ;
; -5.644 ; RKSMEM[7] ; adrreg[0]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.739     ; 1.953      ;
; -5.336 ; RKSMEM[7] ; adrreg[1]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.738     ; 1.646      ;
; -5.336 ; RKSMEM[7] ; adrreg[2]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.738     ; 1.646      ;
; -5.336 ; RKSMEM[7] ; adrreg[3]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.738     ; 1.646      ;
; -5.336 ; RKSMEM[7] ; adrreg[4]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.738     ; 1.646      ;
; -5.336 ; RKSMEM[7] ; adrreg[5]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.738     ; 1.646      ;
; -5.336 ; RKSMEM[7] ; adrreg[6]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.738     ; 1.646      ;
; -5.336 ; RKSMEM[7] ; adrreg[7]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.738     ; 1.646      ;
; -5.336 ; RKSMEM[7] ; adrreg[8]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.738     ; 1.646      ;
; -5.336 ; RKSMEM[7] ; adrreg[9]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -3.738     ; 1.646      ;
+--------+-----------+------------+--------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'readfifo'                                                                                          ;
+--------+------------+---------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+---------+-----------------------------------+-------------+--------------+------------+------------+
; -0.451 ; resgetfifo ; getfifo ; mypll|altpll_component|pll|clk[0] ; readfifo    ; 0.008        ; 1.173      ; 1.672      ;
+--------+------------+---------+-----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'readfiforam'                                                                                             ;
+--------+---------------+------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node    ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.434 ; resgetfiforam ; getfiforam ; mypll|altpll_component|pll|clk[0] ; readfiforam ; 0.008        ; 1.186      ; 1.668      ;
+--------+---------------+------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'bls0we'                                                                                               ;
+-------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node     ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.058 ; outgo~reg0 ; firstslave  ; mypll|altpll_component|pll|clk[0] ; bls0we      ; 0.008        ; 4.040      ; 4.030      ;
; 0.143 ; getfiforam ; readfiforam ; readfiforam                       ; bls0we      ; 1.000        ; 2.214      ; 3.111      ;
; 0.221 ; getfifo    ; readfifo    ; readfifo                          ; bls0we      ; 1.000        ; 1.855      ; 2.674      ;
; 0.226 ; resetgo    ; go          ; mypll|altpll_component|pll|clk[0] ; bls0we      ; 0.008        ; 3.761      ; 3.583      ;
; 0.364 ; resvistrel ; imit        ; mypll|altpll_component|pll|clk[0] ; bls0we      ; 0.008        ; 3.791      ; 3.475      ;
; 0.395 ; resadd     ; write       ; mypll|altpll_component|pll|clk[1] ; bls0we      ; 0.008        ; 3.812      ; 3.465      ;
+-------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'go'                                                                                                 ;
+-------+-----------+------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.096 ; fixtimer  ; firsttimer ; mypll|altpll_component|pll|clk[0] ; go          ; 0.008        ; 1.684      ; 1.636      ;
+-------+-----------+------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'foto'                                                                                                 ;
+-------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node     ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.207 ; RKS[0]     ; kadrvistrel ; bls0we                            ; foto        ; 1.000        ; 1.119      ; 1.952      ;
; 0.227 ; resvistrel ; vistrel     ; mypll|altpll_component|pll|clk[0] ; foto        ; 0.008        ; 4.418      ; 4.239      ;
+-------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'oe'                                                                                              ;
+-------+-----------+---------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+-----------------------------------+-------------+--------------+------------+------------+
; 0.637 ; resadd    ; read    ; mypll|altpll_component|pll|clk[1] ; oe          ; 0.008        ; 4.054      ; 3.465      ;
+-------+-----------+---------+-----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'oe'                                                                                                ;
+--------+-----------+---------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+-----------------------------------+-------------+--------------+------------+------------+
; -0.895 ; resadd    ; read    ; mypll|altpll_component|pll|clk[1] ; oe          ; 0.000        ; 4.054      ; 3.465      ;
+--------+-----------+---------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'bls0we'                                                                                                 ;
+--------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node     ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.653 ; resadd     ; write       ; mypll|altpll_component|pll|clk[1] ; bls0we      ; 0.000        ; 3.812      ; 3.465      ;
; -0.622 ; resvistrel ; imit        ; mypll|altpll_component|pll|clk[0] ; bls0we      ; 0.000        ; 3.791      ; 3.475      ;
; -0.484 ; resetgo    ; go          ; mypll|altpll_component|pll|clk[0] ; bls0we      ; 0.000        ; 3.761      ; 3.583      ;
; -0.316 ; outgo~reg0 ; firstslave  ; mypll|altpll_component|pll|clk[0] ; bls0we      ; 0.000        ; 4.040      ; 4.030      ;
; 0.513  ; getfifo    ; readfifo    ; readfifo                          ; bls0we      ; 0.000        ; 1.855      ; 2.674      ;
; 0.591  ; getfiforam ; readfiforam ; readfiforam                       ; bls0we      ; 0.000        ; 2.214      ; 3.111      ;
+--------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'foto'                                                                                                   ;
+--------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node     ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.485 ; resvistrel ; vistrel     ; mypll|altpll_component|pll|clk[0] ; foto        ; 0.000        ; 4.418      ; 4.239      ;
; 0.527  ; RKS[0]     ; kadrvistrel ; bls0we                            ; foto        ; 0.000        ; 1.119      ; 1.952      ;
+--------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'go'                                                                                                   ;
+--------+-----------+------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node    ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.354 ; fixtimer  ; firsttimer ; mypll|altpll_component|pll|clk[0] ; go          ; 0.000        ; 1.684      ; 1.636      ;
+--------+-----------+------------+-----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'readfiforam'                                                                                             ;
+-------+---------------+------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node    ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.176 ; resgetfiforam ; getfiforam ; mypll|altpll_component|pll|clk[0] ; readfiforam ; 0.000        ; 1.186      ; 1.668      ;
+-------+---------------+------------+-----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'readfifo'                                                                                          ;
+-------+------------+---------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------+-----------------------------------+-------------+--------------+------------+------------+
; 0.193 ; resgetfifo ; getfifo ; mypll|altpll_component|pll|clk[0] ; readfifo    ; 0.000        ; 1.173      ; 1.672      ;
+-------+------------+---------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'mypll|altpll_component|pll|clk[1]'                                                                    ;
+-------+-----------+------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+--------------+-----------------------------------+--------------+------------+------------+
; 5.078 ; RKSMEM[7] ; adrreg[1]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.738     ; 1.646      ;
; 5.078 ; RKSMEM[7] ; adrreg[2]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.738     ; 1.646      ;
; 5.078 ; RKSMEM[7] ; adrreg[3]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.738     ; 1.646      ;
; 5.078 ; RKSMEM[7] ; adrreg[4]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.738     ; 1.646      ;
; 5.078 ; RKSMEM[7] ; adrreg[5]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.738     ; 1.646      ;
; 5.078 ; RKSMEM[7] ; adrreg[6]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.738     ; 1.646      ;
; 5.078 ; RKSMEM[7] ; adrreg[7]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.738     ; 1.646      ;
; 5.078 ; RKSMEM[7] ; adrreg[8]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.738     ; 1.646      ;
; 5.078 ; RKSMEM[7] ; adrreg[9]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.738     ; 1.646      ;
; 5.386 ; RKSMEM[7] ; adrreg[0]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.739     ; 1.953      ;
; 5.772 ; RKSMEM[7] ; adrreg[10] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.734     ; 2.344      ;
; 5.772 ; RKSMEM[7] ; adrreg[11] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.734     ; 2.344      ;
; 5.772 ; RKSMEM[7] ; adrreg[12] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.734     ; 2.344      ;
; 5.772 ; RKSMEM[7] ; adrreg[13] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.734     ; 2.344      ;
; 5.772 ; RKSMEM[7] ; adrreg[14] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.734     ; 2.344      ;
; 5.772 ; RKSMEM[7] ; adrreg[15] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.734     ; 2.344      ;
; 5.772 ; RKSMEM[7] ; adrreg[16] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.734     ; 2.344      ;
; 5.772 ; RKSMEM[7] ; adrreg[17] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.734     ; 2.344      ;
; 5.772 ; RKSMEM[7] ; adrreg[18] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.734     ; 2.344      ;
; 5.817 ; RKSMEM[7] ; wait192[1] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.746     ; 2.377      ;
; 5.817 ; RKSMEM[7] ; wait192[0] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.746     ; 2.377      ;
; 5.817 ; RKSMEM[7] ; wait192[2] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.746     ; 2.377      ;
; 5.817 ; RKSMEM[7] ; resadd     ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -3.746     ; 2.377      ;
+-------+-----------+------------+--------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bls0we'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; bls0we ; Rise       ; bls0we         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; POROG[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; POROG[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; POROG[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; POROG[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; POROG[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; POROG[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; POROG[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; POROG[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; POROG[8]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[8]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; POROG[9]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[9]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; RKS[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; RKS[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; RKS[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; RKS[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; firstslave     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; firstslave     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; go             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; go             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; imit           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; imit           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; readfifo       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; readfifo       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; readfiforam    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; readfiforam    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; bls0we ; Rise       ; write          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; bls0we ; Rise       ; write          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[8]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[8]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[9]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[9]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKS[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKS[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKS[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKS[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; bls0we|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; bls0we|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; firstslave|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; firstslave|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; go|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; go|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; imit|clk       ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'foto'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; foto  ; Rise       ; foto                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; foto  ; Rise       ; kadrvistrel         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; foto  ; Rise       ; kadrvistrel         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; foto  ; Rise       ; vistrel             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; foto  ; Rise       ; vistrel             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; foto  ; Rise       ; autovistrel|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; foto  ; Rise       ; autovistrel|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; foto  ; Rise       ; autovistrel|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; foto  ; Rise       ; autovistrel|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; foto  ; Rise       ; flash|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; foto  ; Rise       ; flash|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; foto  ; Rise       ; flash|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; foto  ; Rise       ; flash|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; foto  ; Rise       ; foto|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; foto  ; Rise       ; foto|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; foto  ; Rise       ; kadrvistrel|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; foto  ; Rise       ; kadrvistrel|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; foto  ; Rise       ; vistrel|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; foto  ; Rise       ; vistrel|clk         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+---------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'oe'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------------+-------+------------+------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; oe    ; Rise       ; oe         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; oe    ; Rise       ; read       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; oe    ; Rise       ; read       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; oe    ; Rise       ; oe|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; oe    ; Rise       ; oe|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; oe    ; Rise       ; read|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; oe    ; Rise       ; read|clk   ;
+--------+--------------+----------------+------------------+-------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'go'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; go    ; Rise       ; firsttimer     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; go    ; Rise       ; firsttimer     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; go    ; Rise       ; firsttimer|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; go    ; Rise       ; firsttimer|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; go    ; Rise       ; go|regout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; go    ; Rise       ; go|regout      ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'readfifo'                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; readfifo ; Rise       ; getfifo         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; readfifo ; Rise       ; getfifo         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; readfifo ; Rise       ; getfifo|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; readfifo ; Rise       ; getfifo|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; readfifo ; Rise       ; readfifo|regout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; readfifo ; Rise       ; readfifo|regout ;
+--------+--------------+----------------+------------------+----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'readfiforam'                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; readfiforam ; Rise       ; getfiforam         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; readfiforam ; Rise       ; getfiforam         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; readfiforam ; Rise       ; getfiforam|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; readfiforam ; Rise       ; getfiforam|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; readfiforam ; Rise       ; readfiforam|regout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; readfiforam ; Rise       ; readfiforam|regout ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'mypll|altpll_component|pll|clk[1]'                                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[0]                                     ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[0]                                     ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[10]                                    ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[10]                                    ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[11]                                    ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[11]                                    ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[12]                                    ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[12]                                    ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[13]                                    ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[13]                                    ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[14]                                    ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[14]                                    ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[15]                                    ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[15]                                    ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[16]                                    ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[16]                                    ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[17]                                    ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[17]                                    ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[18]                                    ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[18]                                    ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[1]                                     ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[1]                                     ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[2]                                     ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[2]                                     ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[3]                                     ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[3]                                     ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[4]                                     ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[4]                                     ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[5]                                     ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[5]                                     ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[6]                                     ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[6]                                     ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[7]                                     ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[7]                                     ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[8]                                     ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[8]                                     ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[9]                                     ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[9]                                     ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; resadd                                        ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; resadd                                        ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[0]                                    ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[0]                                    ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[1]                                    ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[1]                                    ;
; 1.362 ; 2.604        ; 1.242          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[2]                                    ;
; 1.362 ; 2.604        ; 1.242          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[2]                                    ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[0]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[0]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[10]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[10]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[11]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[11]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[12]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[12]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[13]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[13]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[14]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[14]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[15]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[15]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[16]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[16]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[17]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[17]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[18]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[18]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[1]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[1]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[2]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[2]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[3]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[3]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[4]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[4]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[5]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[5]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[6]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[6]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[7]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[7]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[8]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[8]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[9]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[9]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; mypll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; mypll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; mypll|altpll_component|_clk1~clkctrl|outclk   ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; mypll|altpll_component|_clk1~clkctrl|outclk   ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; resadd|clk                                    ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; resadd|clk                                    ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[0]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[0]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[1]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[1]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[2]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[2]|clk                                ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'mypll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                                                                                                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg1 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg1 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg2 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg2 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg3 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg3 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg4 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg4 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg5 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg5 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg6 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg6 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg7 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg7 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg8 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg8 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg9 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg9 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg1 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg1 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg2 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg2 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg3 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg3 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg4 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg4 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg5 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg5 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg6 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg6 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg7 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg7 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg8 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg8 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg9 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg9 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_datain_reg0  ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_datain_reg0  ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_datain_reg1  ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_datain_reg1  ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_datain_reg2  ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_datain_reg2  ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_datain_reg3  ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_datain_reg3  ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_memory_reg0  ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_memory_reg0  ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_we_reg       ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_we_reg       ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a10~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a10~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a11~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a11~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a12~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a12~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a13~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a13~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a14~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a14~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a15~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a15~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a16~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a16~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a17~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a17~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a18~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a18~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a19~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a19~portb_memory_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg1 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg1 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg2 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg2 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg3 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg3 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg4 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg4 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg5 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg5 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg6 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg6 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg7 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg7 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg8 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg8 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg9 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg9 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~portb_address_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~portb_address_reg0 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~portb_address_reg1 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~portb_address_reg1 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~portb_address_reg2 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~portb_address_reg2 ;
; 2.141 ; 5.208        ; 3.067          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~portb_address_reg3 ;
; 2.141 ; 5.208        ; 3.067          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~portb_address_reg3 ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'a12mhz'                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; 41.666 ; 41.666       ; 0.000          ; High Pulse Width ; a12mhz ; Rise       ; a12mhz|combout                      ;
; 41.666 ; 41.666       ; 0.000          ; High Pulse Width ; a12mhz ; Rise       ; mypll|altpll_component|pll|clk[0]   ;
; 41.666 ; 41.666       ; 0.000          ; High Pulse Width ; a12mhz ; Rise       ; mypll|altpll_component|pll|clk[1]   ;
; 41.666 ; 41.666       ; 0.000          ; High Pulse Width ; a12mhz ; Rise       ; mypll|altpll_component|pll|inclk[0] ;
; 41.667 ; 41.667       ; 0.000          ; Low Pulse Width  ; a12mhz ; Rise       ; a12mhz|combout                      ;
; 41.667 ; 41.667       ; 0.000          ; Low Pulse Width  ; a12mhz ; Rise       ; mypll|altpll_component|pll|clk[0]   ;
; 41.667 ; 41.667       ; 0.000          ; Low Pulse Width  ; a12mhz ; Rise       ; mypll|altpll_component|pll|clk[1]   ;
; 41.667 ; 41.667       ; 0.000          ; Low Pulse Width  ; a12mhz ; Rise       ; mypll|altpll_component|pll|inclk[0] ;
; 80.392 ; 83.333       ; 2.941          ; Port Rate        ; a12mhz ; Rise       ; a12mhz                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+--------------+------------+-------+-------+------------+-----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+--------------+------------+-------+-------+------------+-----------------------------------+
; adresbus[*]  ; bls0we     ; 8.830 ; 8.830 ; Rise       ; bls0we                            ;
;  adresbus[0] ; bls0we     ; 8.830 ; 8.830 ; Rise       ; bls0we                            ;
;  adresbus[1] ; bls0we     ; 8.341 ; 8.341 ; Rise       ; bls0we                            ;
;  adresbus[2] ; bls0we     ; 7.944 ; 7.944 ; Rise       ; bls0we                            ;
;  adresbus[3] ; bls0we     ; 8.717 ; 8.717 ; Rise       ; bls0we                            ;
;  adresbus[4] ; bls0we     ; 8.286 ; 8.286 ; Rise       ; bls0we                            ;
;  adresbus[5] ; bls0we     ; 8.419 ; 8.419 ; Rise       ; bls0we                            ;
; cs           ; bls0we     ; 8.457 ; 8.457 ; Rise       ; bls0we                            ;
; databus[*]   ; bls0we     ; 5.802 ; 5.802 ; Rise       ; bls0we                            ;
;  databus[0]  ; bls0we     ; 5.566 ; 5.566 ; Rise       ; bls0we                            ;
;  databus[1]  ; bls0we     ; 4.831 ; 4.831 ; Rise       ; bls0we                            ;
;  databus[2]  ; bls0we     ; 5.034 ; 5.034 ; Rise       ; bls0we                            ;
;  databus[3]  ; bls0we     ; 4.517 ; 4.517 ; Rise       ; bls0we                            ;
;  databus[4]  ; bls0we     ; 5.802 ; 5.802 ; Rise       ; bls0we                            ;
;  databus[5]  ; bls0we     ; 4.421 ; 4.421 ; Rise       ; bls0we                            ;
;  databus[6]  ; bls0we     ; 4.714 ; 4.714 ; Rise       ; bls0we                            ;
;  databus[7]  ; bls0we     ; 4.110 ; 4.110 ; Rise       ; bls0we                            ;
; acdata[*]    ; a12mhz     ; 7.582 ; 7.582 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[2]   ; a12mhz     ; 7.410 ; 7.410 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[3]   ; a12mhz     ; 7.353 ; 7.353 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[4]   ; a12mhz     ; 7.364 ; 7.364 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[5]   ; a12mhz     ; 7.288 ; 7.288 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[6]   ; a12mhz     ; 7.333 ; 7.333 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[7]   ; a12mhz     ; 7.349 ; 7.349 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[8]   ; a12mhz     ; 7.518 ; 7.518 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[9]   ; a12mhz     ; 7.539 ; 7.539 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[10]  ; a12mhz     ; 7.582 ; 7.582 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[11]  ; a12mhz     ; 7.582 ; 7.582 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; adresbus[*]  ; oe         ; 7.686 ; 7.686 ; Rise       ; oe                                ;
;  adresbus[0] ; oe         ; 5.181 ; 5.181 ; Rise       ; oe                                ;
;  adresbus[1] ; oe         ; 5.853 ; 5.853 ; Rise       ; oe                                ;
;  adresbus[2] ; oe         ; 7.177 ; 7.177 ; Rise       ; oe                                ;
;  adresbus[3] ; oe         ; 7.637 ; 7.637 ; Rise       ; oe                                ;
;  adresbus[4] ; oe         ; 7.553 ; 7.553 ; Rise       ; oe                                ;
;  adresbus[5] ; oe         ; 7.686 ; 7.686 ; Rise       ; oe                                ;
; cs           ; oe         ; 7.724 ; 7.724 ; Rise       ; oe                                ;
+--------------+------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+--------------+------------+--------+--------+------------+-----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+--------------+------------+--------+--------+------------+-----------------------------------+
; adresbus[*]  ; bls0we     ; -4.506 ; -4.506 ; Rise       ; bls0we                            ;
;  adresbus[0] ; bls0we     ; -4.571 ; -4.571 ; Rise       ; bls0we                            ;
;  adresbus[1] ; bls0we     ; -4.506 ; -4.506 ; Rise       ; bls0we                            ;
;  adresbus[2] ; bls0we     ; -5.911 ; -5.911 ; Rise       ; bls0we                            ;
;  adresbus[3] ; bls0we     ; -6.858 ; -6.858 ; Rise       ; bls0we                            ;
;  adresbus[4] ; bls0we     ; -5.293 ; -5.293 ; Rise       ; bls0we                            ;
;  adresbus[5] ; bls0we     ; -5.240 ; -5.240 ; Rise       ; bls0we                            ;
; cs           ; bls0we     ; -5.091 ; -5.091 ; Rise       ; bls0we                            ;
; databus[*]   ; bls0we     ; -3.305 ; -3.305 ; Rise       ; bls0we                            ;
;  databus[0]  ; bls0we     ; -3.305 ; -3.305 ; Rise       ; bls0we                            ;
;  databus[1]  ; bls0we     ; -4.309 ; -4.309 ; Rise       ; bls0we                            ;
;  databus[2]  ; bls0we     ; -3.859 ; -3.859 ; Rise       ; bls0we                            ;
;  databus[3]  ; bls0we     ; -3.890 ; -3.890 ; Rise       ; bls0we                            ;
;  databus[4]  ; bls0we     ; -3.803 ; -3.803 ; Rise       ; bls0we                            ;
;  databus[5]  ; bls0we     ; -4.120 ; -4.120 ; Rise       ; bls0we                            ;
;  databus[6]  ; bls0we     ; -3.574 ; -3.574 ; Rise       ; bls0we                            ;
;  databus[7]  ; bls0we     ; -3.619 ; -3.619 ; Rise       ; bls0we                            ;
; acdata[*]    ; a12mhz     ; -7.022 ; -7.022 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[2]   ; a12mhz     ; -7.144 ; -7.144 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[3]   ; a12mhz     ; -7.087 ; -7.087 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[4]   ; a12mhz     ; -7.098 ; -7.098 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[5]   ; a12mhz     ; -7.022 ; -7.022 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[6]   ; a12mhz     ; -7.067 ; -7.067 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[7]   ; a12mhz     ; -7.083 ; -7.083 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[8]   ; a12mhz     ; -7.252 ; -7.252 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[9]   ; a12mhz     ; -7.273 ; -7.273 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[10]  ; a12mhz     ; -7.316 ; -7.316 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[11]  ; a12mhz     ; -7.316 ; -7.316 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; adresbus[*]  ; oe         ; -4.915 ; -4.915 ; Rise       ; oe                                ;
;  adresbus[0] ; oe         ; -4.915 ; -4.915 ; Rise       ; oe                                ;
;  adresbus[1] ; oe         ; -5.587 ; -5.587 ; Rise       ; oe                                ;
;  adresbus[2] ; oe         ; -6.911 ; -6.911 ; Rise       ; oe                                ;
;  adresbus[3] ; oe         ; -7.371 ; -7.371 ; Rise       ; oe                                ;
;  adresbus[4] ; oe         ; -7.287 ; -7.287 ; Rise       ; oe                                ;
;  adresbus[5] ; oe         ; -7.420 ; -7.420 ; Rise       ; oe                                ;
; cs           ; oe         ; -7.458 ; -7.458 ; Rise       ; oe                                ;
+--------------+------------+--------+--------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+-------------+--------+--------+------------+-----------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+---------------+-------------+--------+--------+------------+-----------------------------------+
; adresmem[*]   ; bls0we      ; 13.902 ; 13.902 ; Rise       ; bls0we                            ;
;  adresmem[0]  ; bls0we      ; 12.792 ; 12.792 ; Rise       ; bls0we                            ;
;  adresmem[1]  ; bls0we      ; 11.042 ; 11.042 ; Rise       ; bls0we                            ;
;  adresmem[2]  ; bls0we      ; 12.215 ; 12.215 ; Rise       ; bls0we                            ;
;  adresmem[3]  ; bls0we      ; 12.414 ; 12.414 ; Rise       ; bls0we                            ;
;  adresmem[4]  ; bls0we      ; 11.915 ; 11.915 ; Rise       ; bls0we                            ;
;  adresmem[5]  ; bls0we      ; 11.805 ; 11.805 ; Rise       ; bls0we                            ;
;  adresmem[6]  ; bls0we      ; 11.915 ; 11.915 ; Rise       ; bls0we                            ;
;  adresmem[7]  ; bls0we      ; 11.930 ; 11.930 ; Rise       ; bls0we                            ;
;  adresmem[8]  ; bls0we      ; 11.951 ; 11.951 ; Rise       ; bls0we                            ;
;  adresmem[9]  ; bls0we      ; 12.649 ; 12.649 ; Rise       ; bls0we                            ;
;  adresmem[10] ; bls0we      ; 12.252 ; 12.252 ; Rise       ; bls0we                            ;
;  adresmem[11] ; bls0we      ; 13.159 ; 13.159 ; Rise       ; bls0we                            ;
;  adresmem[12] ; bls0we      ; 13.182 ; 13.182 ; Rise       ; bls0we                            ;
;  adresmem[13] ; bls0we      ; 13.017 ; 13.017 ; Rise       ; bls0we                            ;
;  adresmem[14] ; bls0we      ; 13.902 ; 13.902 ; Rise       ; bls0we                            ;
;  adresmem[15] ; bls0we      ; 11.864 ; 11.864 ; Rise       ; bls0we                            ;
;  adresmem[16] ; bls0we      ; 12.014 ; 12.014 ; Rise       ; bls0we                            ;
;  adresmem[17] ; bls0we      ; 12.298 ; 12.298 ; Rise       ; bls0we                            ;
;  adresmem[18] ; bls0we      ; 12.115 ; 12.115 ; Rise       ; bls0we                            ;
; databus[*]    ; bls0we      ; 17.500 ; 17.500 ; Rise       ; bls0we                            ;
;  databus[0]   ; bls0we      ; 17.500 ; 17.500 ; Rise       ; bls0we                            ;
;  databus[1]   ; bls0we      ; 14.704 ; 14.704 ; Rise       ; bls0we                            ;
;  databus[2]   ; bls0we      ; 14.964 ; 14.964 ; Rise       ; bls0we                            ;
;  databus[3]   ; bls0we      ; 13.303 ; 13.303 ; Rise       ; bls0we                            ;
;  databus[4]   ; bls0we      ; 13.846 ; 13.846 ; Rise       ; bls0we                            ;
;  databus[5]   ; bls0we      ; 13.092 ; 13.092 ; Rise       ; bls0we                            ;
;  databus[6]   ; bls0we      ; 14.503 ; 14.503 ; Rise       ; bls0we                            ;
;  databus[7]   ; bls0we      ; 15.100 ; 15.100 ; Rise       ; bls0we                            ;
; datamem[*]    ; bls0we      ; 14.180 ; 14.180 ; Rise       ; bls0we                            ;
;  datamem[0]   ; bls0we      ; 13.066 ; 13.066 ; Rise       ; bls0we                            ;
;  datamem[1]   ; bls0we      ; 13.066 ; 13.066 ; Rise       ; bls0we                            ;
;  datamem[2]   ; bls0we      ; 13.801 ; 13.801 ; Rise       ; bls0we                            ;
;  datamem[3]   ; bls0we      ; 13.809 ; 13.809 ; Rise       ; bls0we                            ;
;  datamem[4]   ; bls0we      ; 14.180 ; 14.180 ; Rise       ; bls0we                            ;
;  datamem[5]   ; bls0we      ; 13.510 ; 13.510 ; Rise       ; bls0we                            ;
;  datamem[6]   ; bls0we      ; 13.520 ; 13.520 ; Rise       ; bls0we                            ;
;  datamem[7]   ; bls0we      ; 13.520 ; 13.520 ; Rise       ; bls0we                            ;
; oemem         ; bls0we      ; 14.008 ; 14.008 ; Rise       ; bls0we                            ;
; wemem         ; bls0we      ; 13.863 ; 13.863 ; Rise       ; bls0we                            ;
; datamem[*]    ; bls0we      ; 14.180 ; 14.180 ; Fall       ; bls0we                            ;
;  datamem[0]   ; bls0we      ; 13.066 ; 13.066 ; Fall       ; bls0we                            ;
;  datamem[1]   ; bls0we      ; 13.066 ; 13.066 ; Fall       ; bls0we                            ;
;  datamem[2]   ; bls0we      ; 13.801 ; 13.801 ; Fall       ; bls0we                            ;
;  datamem[3]   ; bls0we      ; 13.809 ; 13.809 ; Fall       ; bls0we                            ;
;  datamem[4]   ; bls0we      ; 14.180 ; 14.180 ; Fall       ; bls0we                            ;
;  datamem[5]   ; bls0we      ; 13.510 ; 13.510 ; Fall       ; bls0we                            ;
;  datamem[6]   ; bls0we      ; 13.520 ; 13.520 ; Fall       ; bls0we                            ;
;  datamem[7]   ; bls0we      ; 13.520 ; 13.520 ; Fall       ; bls0we                            ;
; oemem         ; bls0we      ; 14.008 ; 14.008 ; Fall       ; bls0we                            ;
; wemem         ; bls0we      ; 13.863 ; 13.863 ; Fall       ; bls0we                            ;
; databus[*]    ; foto        ; 14.681 ; 14.681 ; Rise       ; foto                              ;
;  databus[1]   ; foto        ; 14.681 ; 14.681 ; Rise       ; foto                              ;
; databus[*]    ; go          ; 11.234 ; 11.234 ; Rise       ; go                                ;
;  databus[7]   ; go          ; 11.234 ; 11.234 ; Rise       ; go                                ;
; databus[*]    ; go          ; 11.234 ; 11.234 ; Fall       ; go                                ;
;  databus[7]   ; go          ; 11.234 ; 11.234 ; Fall       ; go                                ;
; adresmem[*]   ; a12mhz      ; 8.825  ; 8.825  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[0]  ; a12mhz      ; 8.500  ; 8.500  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[1]  ; a12mhz      ; 7.474  ; 7.474  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[2]  ; a12mhz      ; 7.087  ; 7.087  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[3]  ; a12mhz      ; 7.212  ; 7.212  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[4]  ; a12mhz      ; 6.788  ; 6.788  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[5]  ; a12mhz      ; 6.598  ; 6.598  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[6]  ; a12mhz      ; 6.797  ; 6.797  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[7]  ; a12mhz      ; 6.812  ; 6.812  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[8]  ; a12mhz      ; 6.831  ; 6.831  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[9]  ; a12mhz      ; 7.196  ; 7.196  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[10] ; a12mhz      ; 7.974  ; 7.974  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[11] ; a12mhz      ; 8.790  ; 8.790  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[12] ; a12mhz      ; 8.825  ; 8.825  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[13] ; a12mhz      ; 8.733  ; 8.733  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[14] ; a12mhz      ; 8.124  ; 8.124  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[15] ; a12mhz      ; 8.159  ; 8.159  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[16] ; a12mhz      ; 7.985  ; 7.985  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[17] ; a12mhz      ; 7.954  ; 7.954  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[18] ; a12mhz      ; 7.785  ; 7.785  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; clockADC      ; a12mhz      ; 6.587  ; 6.587  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; databus[*]    ; a12mhz      ; 16.396 ; 16.396 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[0]   ; a12mhz      ; 15.432 ; 15.432 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[1]   ; a12mhz      ; 14.346 ; 14.346 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[2]   ; a12mhz      ; 16.396 ; 16.396 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[3]   ; a12mhz      ; 16.059 ; 16.059 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[4]   ; a12mhz      ; 16.230 ; 16.230 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[5]   ; a12mhz      ; 16.395 ; 16.395 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[6]   ; a12mhz      ; 15.682 ; 15.682 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[7]   ; a12mhz      ; 15.610 ; 15.610 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; datamem[*]    ; a12mhz      ; 8.040  ; 8.040  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[0]   ; a12mhz      ; 7.661  ; 7.661  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[1]   ; a12mhz      ; 7.683  ; 7.683  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[2]   ; a12mhz      ; 8.040  ; 8.040  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[3]   ; a12mhz      ; 7.930  ; 7.930  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[4]   ; a12mhz      ; 7.804  ; 7.804  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[5]   ; a12mhz      ; 7.348  ; 7.348  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[6]   ; a12mhz      ; 7.014  ; 7.014  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[7]   ; a12mhz      ; 7.586  ; 7.586  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mclock        ; a12mhz      ; 6.331  ; 6.331  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mdata         ; a12mhz      ; 7.273  ; 7.273  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mfsync        ; a12mhz      ; 6.931  ; 6.931  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mlsync        ; a12mhz      ; 6.423  ; 6.423  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; outgo         ; a12mhz      ; 6.628  ; 6.628  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; svetodiod     ; a12mhz      ; 7.056  ; 7.056  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; wemem         ; a12mhz      ; 8.381  ; 8.381  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; adresmem[*]   ; a12mhz      ; 9.459  ; 9.459  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[0]  ; a12mhz      ; 7.941  ; 7.941  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[1]  ; a12mhz      ; 8.057  ; 8.057  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[2]  ; a12mhz      ; 8.634  ; 8.634  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[3]  ; a12mhz      ; 8.953  ; 8.953  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[4]  ; a12mhz      ; 8.374  ; 8.374  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[5]  ; a12mhz      ; 7.540  ; 7.540  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[6]  ; a12mhz      ; 8.359  ; 8.359  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[7]  ; a12mhz      ; 8.425  ; 8.425  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[8]  ; a12mhz      ; 8.346  ; 8.346  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[9]  ; a12mhz      ; 8.718  ; 8.718  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[10] ; a12mhz      ; 8.070  ; 8.070  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[11] ; a12mhz      ; 8.796  ; 8.796  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[12] ; a12mhz      ; 8.826  ; 8.826  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[13] ; a12mhz      ; 9.459  ; 9.459  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[14] ; a12mhz      ; 8.670  ; 8.670  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[15] ; a12mhz      ; 7.194  ; 7.194  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[16] ; a12mhz      ; 7.342  ; 7.342  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[17] ; a12mhz      ; 7.047  ; 7.047  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[18] ; a12mhz      ; 6.855  ; 6.855  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
; databus[*]    ; oe          ; 13.851 ; 13.851 ; Rise       ; oe                                ;
;  databus[0]   ; oe          ; 13.851 ; 13.851 ; Rise       ; oe                                ;
;  databus[1]   ; oe          ; 13.851 ; 13.851 ; Rise       ; oe                                ;
;  databus[2]   ; oe          ; 13.484 ; 13.484 ; Rise       ; oe                                ;
;  databus[3]   ; oe          ; 13.120 ; 13.120 ; Rise       ; oe                                ;
;  databus[4]   ; oe          ; 13.120 ; 13.120 ; Rise       ; oe                                ;
;  databus[5]   ; oe          ; 12.360 ; 12.360 ; Rise       ; oe                                ;
;  databus[6]   ; oe          ; 12.360 ; 12.360 ; Rise       ; oe                                ;
;  databus[7]   ; oe          ; 11.950 ; 11.950 ; Rise       ; oe                                ;
; databus[*]    ; oe          ; 13.851 ; 13.851 ; Fall       ; oe                                ;
;  databus[0]   ; oe          ; 13.851 ; 13.851 ; Fall       ; oe                                ;
;  databus[1]   ; oe          ; 13.851 ; 13.851 ; Fall       ; oe                                ;
;  databus[2]   ; oe          ; 13.484 ; 13.484 ; Fall       ; oe                                ;
;  databus[3]   ; oe          ; 13.120 ; 13.120 ; Fall       ; oe                                ;
;  databus[4]   ; oe          ; 13.120 ; 13.120 ; Fall       ; oe                                ;
;  databus[5]   ; oe          ; 12.360 ; 12.360 ; Fall       ; oe                                ;
;  databus[6]   ; oe          ; 12.360 ; 12.360 ; Fall       ; oe                                ;
;  databus[7]   ; oe          ; 11.950 ; 11.950 ; Fall       ; oe                                ;
; databus[*]    ; readfifo    ; 12.238 ; 12.238 ; Rise       ; readfifo                          ;
;  databus[5]   ; readfifo    ; 12.238 ; 12.238 ; Rise       ; readfifo                          ;
; databus[*]    ; readfiforam ; 11.222 ; 11.222 ; Rise       ; readfiforam                       ;
;  databus[5]   ; readfiforam ; 11.222 ; 11.222 ; Rise       ; readfiforam                       ;
+---------------+-------------+--------+--------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+---------------+-------------+--------+--------+------------+-----------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+---------------+-------------+--------+--------+------------+-----------------------------------+
; adresmem[*]   ; bls0we      ; 11.042 ; 11.042 ; Rise       ; bls0we                            ;
;  adresmem[0]  ; bls0we      ; 12.792 ; 12.792 ; Rise       ; bls0we                            ;
;  adresmem[1]  ; bls0we      ; 11.042 ; 11.042 ; Rise       ; bls0we                            ;
;  adresmem[2]  ; bls0we      ; 12.215 ; 12.215 ; Rise       ; bls0we                            ;
;  adresmem[3]  ; bls0we      ; 12.414 ; 12.414 ; Rise       ; bls0we                            ;
;  adresmem[4]  ; bls0we      ; 11.915 ; 11.915 ; Rise       ; bls0we                            ;
;  adresmem[5]  ; bls0we      ; 11.805 ; 11.805 ; Rise       ; bls0we                            ;
;  adresmem[6]  ; bls0we      ; 11.915 ; 11.915 ; Rise       ; bls0we                            ;
;  adresmem[7]  ; bls0we      ; 11.930 ; 11.930 ; Rise       ; bls0we                            ;
;  adresmem[8]  ; bls0we      ; 11.951 ; 11.951 ; Rise       ; bls0we                            ;
;  adresmem[9]  ; bls0we      ; 12.649 ; 12.649 ; Rise       ; bls0we                            ;
;  adresmem[10] ; bls0we      ; 12.252 ; 12.252 ; Rise       ; bls0we                            ;
;  adresmem[11] ; bls0we      ; 13.159 ; 13.159 ; Rise       ; bls0we                            ;
;  adresmem[12] ; bls0we      ; 13.182 ; 13.182 ; Rise       ; bls0we                            ;
;  adresmem[13] ; bls0we      ; 13.017 ; 13.017 ; Rise       ; bls0we                            ;
;  adresmem[14] ; bls0we      ; 13.902 ; 13.902 ; Rise       ; bls0we                            ;
;  adresmem[15] ; bls0we      ; 11.864 ; 11.864 ; Rise       ; bls0we                            ;
;  adresmem[16] ; bls0we      ; 12.014 ; 12.014 ; Rise       ; bls0we                            ;
;  adresmem[17] ; bls0we      ; 12.298 ; 12.298 ; Rise       ; bls0we                            ;
;  adresmem[18] ; bls0we      ; 12.115 ; 12.115 ; Rise       ; bls0we                            ;
; databus[*]    ; bls0we      ; 10.946 ; 10.946 ; Rise       ; bls0we                            ;
;  databus[0]   ; bls0we      ; 13.767 ; 13.767 ; Rise       ; bls0we                            ;
;  databus[1]   ; bls0we      ; 13.148 ; 13.148 ; Rise       ; bls0we                            ;
;  databus[2]   ; bls0we      ; 12.417 ; 12.417 ; Rise       ; bls0we                            ;
;  databus[3]   ; bls0we      ; 11.628 ; 11.628 ; Rise       ; bls0we                            ;
;  databus[4]   ; bls0we      ; 11.892 ; 11.892 ; Rise       ; bls0we                            ;
;  databus[5]   ; bls0we      ; 10.946 ; 10.946 ; Rise       ; bls0we                            ;
;  databus[6]   ; bls0we      ; 13.866 ; 13.866 ; Rise       ; bls0we                            ;
;  databus[7]   ; bls0we      ; 14.542 ; 14.542 ; Rise       ; bls0we                            ;
; datamem[*]    ; bls0we      ; 10.490 ; 10.490 ; Rise       ; bls0we                            ;
;  datamem[0]   ; bls0we      ; 11.057 ; 11.057 ; Rise       ; bls0we                            ;
;  datamem[1]   ; bls0we      ; 10.628 ; 10.628 ; Rise       ; bls0we                            ;
;  datamem[2]   ; bls0we      ; 10.999 ; 10.999 ; Rise       ; bls0we                            ;
;  datamem[3]   ; bls0we      ; 11.001 ; 11.001 ; Rise       ; bls0we                            ;
;  datamem[4]   ; bls0we      ; 11.245 ; 11.245 ; Rise       ; bls0we                            ;
;  datamem[5]   ; bls0we      ; 10.490 ; 10.490 ; Rise       ; bls0we                            ;
;  datamem[6]   ; bls0we      ; 10.530 ; 10.530 ; Rise       ; bls0we                            ;
;  datamem[7]   ; bls0we      ; 10.776 ; 10.776 ; Rise       ; bls0we                            ;
; oemem         ; bls0we      ; 12.895 ; 12.895 ; Rise       ; bls0we                            ;
; wemem         ; bls0we      ; 12.757 ; 12.757 ; Rise       ; bls0we                            ;
; datamem[*]    ; bls0we      ; 13.066 ; 13.066 ; Fall       ; bls0we                            ;
;  datamem[0]   ; bls0we      ; 13.066 ; 13.066 ; Fall       ; bls0we                            ;
;  datamem[1]   ; bls0we      ; 13.066 ; 13.066 ; Fall       ; bls0we                            ;
;  datamem[2]   ; bls0we      ; 13.801 ; 13.801 ; Fall       ; bls0we                            ;
;  datamem[3]   ; bls0we      ; 13.809 ; 13.809 ; Fall       ; bls0we                            ;
;  datamem[4]   ; bls0we      ; 14.180 ; 14.180 ; Fall       ; bls0we                            ;
;  datamem[5]   ; bls0we      ; 13.510 ; 13.510 ; Fall       ; bls0we                            ;
;  datamem[6]   ; bls0we      ; 13.520 ; 13.520 ; Fall       ; bls0we                            ;
;  datamem[7]   ; bls0we      ; 13.520 ; 13.520 ; Fall       ; bls0we                            ;
; oemem         ; bls0we      ; 14.008 ; 14.008 ; Fall       ; bls0we                            ;
; wemem         ; bls0we      ; 13.863 ; 13.863 ; Fall       ; bls0we                            ;
; databus[*]    ; foto        ; 14.681 ; 14.681 ; Rise       ; foto                              ;
;  databus[1]   ; foto        ; 14.681 ; 14.681 ; Rise       ; foto                              ;
; databus[*]    ; go          ; 11.234 ; 11.234 ; Rise       ; go                                ;
;  databus[7]   ; go          ; 11.234 ; 11.234 ; Rise       ; go                                ;
; databus[*]    ; go          ; 11.234 ; 11.234 ; Fall       ; go                                ;
;  databus[7]   ; go          ; 11.234 ; 11.234 ; Fall       ; go                                ;
; adresmem[*]   ; a12mhz      ; 6.598  ; 6.598  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[0]  ; a12mhz      ; 8.500  ; 8.500  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[1]  ; a12mhz      ; 7.474  ; 7.474  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[2]  ; a12mhz      ; 7.087  ; 7.087  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[3]  ; a12mhz      ; 7.212  ; 7.212  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[4]  ; a12mhz      ; 6.788  ; 6.788  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[5]  ; a12mhz      ; 6.598  ; 6.598  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[6]  ; a12mhz      ; 6.797  ; 6.797  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[7]  ; a12mhz      ; 6.812  ; 6.812  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[8]  ; a12mhz      ; 6.831  ; 6.831  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[9]  ; a12mhz      ; 7.196  ; 7.196  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[10] ; a12mhz      ; 7.974  ; 7.974  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[11] ; a12mhz      ; 8.790  ; 8.790  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[12] ; a12mhz      ; 8.825  ; 8.825  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[13] ; a12mhz      ; 8.733  ; 8.733  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[14] ; a12mhz      ; 8.124  ; 8.124  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[15] ; a12mhz      ; 8.159  ; 8.159  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[16] ; a12mhz      ; 7.985  ; 7.985  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[17] ; a12mhz      ; 7.954  ; 7.954  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[18] ; a12mhz      ; 7.785  ; 7.785  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; clockADC      ; a12mhz      ; 6.587  ; 6.587  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; databus[*]    ; a12mhz      ; 7.578  ; 7.578  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[0]   ; a12mhz      ; 10.765 ; 10.765 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[1]   ; a12mhz      ; 7.578  ; 7.578  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[2]   ; a12mhz      ; 7.924  ; 7.924  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[3]   ; a12mhz      ; 8.325  ; 8.325  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[4]   ; a12mhz      ; 8.835  ; 8.835  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[5]   ; a12mhz      ; 8.811  ; 8.811  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[6]   ; a12mhz      ; 8.361  ; 8.361  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[7]   ; a12mhz      ; 8.436  ; 8.436  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; datamem[*]    ; a12mhz      ; 7.014  ; 7.014  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[0]   ; a12mhz      ; 7.661  ; 7.661  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[1]   ; a12mhz      ; 7.683  ; 7.683  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[2]   ; a12mhz      ; 8.040  ; 8.040  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[3]   ; a12mhz      ; 7.930  ; 7.930  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[4]   ; a12mhz      ; 7.804  ; 7.804  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[5]   ; a12mhz      ; 7.348  ; 7.348  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[6]   ; a12mhz      ; 7.014  ; 7.014  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[7]   ; a12mhz      ; 7.586  ; 7.586  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mclock        ; a12mhz      ; 6.331  ; 6.331  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mdata         ; a12mhz      ; 7.273  ; 7.273  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mfsync        ; a12mhz      ; 6.931  ; 6.931  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mlsync        ; a12mhz      ; 6.423  ; 6.423  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; outgo         ; a12mhz      ; 6.628  ; 6.628  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; svetodiod     ; a12mhz      ; 7.056  ; 7.056  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; wemem         ; a12mhz      ; 8.381  ; 8.381  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; adresmem[*]   ; a12mhz      ; 6.855  ; 6.855  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[0]  ; a12mhz      ; 7.941  ; 7.941  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[1]  ; a12mhz      ; 8.057  ; 8.057  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[2]  ; a12mhz      ; 8.634  ; 8.634  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[3]  ; a12mhz      ; 8.953  ; 8.953  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[4]  ; a12mhz      ; 8.374  ; 8.374  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[5]  ; a12mhz      ; 7.540  ; 7.540  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[6]  ; a12mhz      ; 8.359  ; 8.359  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[7]  ; a12mhz      ; 8.425  ; 8.425  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[8]  ; a12mhz      ; 8.346  ; 8.346  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[9]  ; a12mhz      ; 8.718  ; 8.718  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[10] ; a12mhz      ; 8.070  ; 8.070  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[11] ; a12mhz      ; 8.796  ; 8.796  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[12] ; a12mhz      ; 8.826  ; 8.826  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[13] ; a12mhz      ; 9.459  ; 9.459  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[14] ; a12mhz      ; 8.670  ; 8.670  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[15] ; a12mhz      ; 7.194  ; 7.194  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[16] ; a12mhz      ; 7.342  ; 7.342  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[17] ; a12mhz      ; 7.047  ; 7.047  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[18] ; a12mhz      ; 6.855  ; 6.855  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
; databus[*]    ; oe          ; 11.950 ; 11.950 ; Rise       ; oe                                ;
;  databus[0]   ; oe          ; 13.851 ; 13.851 ; Rise       ; oe                                ;
;  databus[1]   ; oe          ; 13.851 ; 13.851 ; Rise       ; oe                                ;
;  databus[2]   ; oe          ; 13.484 ; 13.484 ; Rise       ; oe                                ;
;  databus[3]   ; oe          ; 13.120 ; 13.120 ; Rise       ; oe                                ;
;  databus[4]   ; oe          ; 13.120 ; 13.120 ; Rise       ; oe                                ;
;  databus[5]   ; oe          ; 12.360 ; 12.360 ; Rise       ; oe                                ;
;  databus[6]   ; oe          ; 12.360 ; 12.360 ; Rise       ; oe                                ;
;  databus[7]   ; oe          ; 11.950 ; 11.950 ; Rise       ; oe                                ;
; databus[*]    ; oe          ; 11.950 ; 11.950 ; Fall       ; oe                                ;
;  databus[0]   ; oe          ; 13.851 ; 13.851 ; Fall       ; oe                                ;
;  databus[1]   ; oe          ; 13.851 ; 13.851 ; Fall       ; oe                                ;
;  databus[2]   ; oe          ; 13.484 ; 13.484 ; Fall       ; oe                                ;
;  databus[3]   ; oe          ; 13.120 ; 13.120 ; Fall       ; oe                                ;
;  databus[4]   ; oe          ; 13.120 ; 13.120 ; Fall       ; oe                                ;
;  databus[5]   ; oe          ; 12.360 ; 12.360 ; Fall       ; oe                                ;
;  databus[6]   ; oe          ; 12.360 ; 12.360 ; Fall       ; oe                                ;
;  databus[7]   ; oe          ; 11.950 ; 11.950 ; Fall       ; oe                                ;
; databus[*]    ; readfifo    ; 12.238 ; 12.238 ; Rise       ; readfifo                          ;
;  databus[5]   ; readfifo    ; 12.238 ; 12.238 ; Rise       ; readfifo                          ;
; databus[*]    ; readfiforam ; 11.222 ; 11.222 ; Rise       ; readfiforam                       ;
;  databus[5]   ; readfiforam ; 11.222 ; 11.222 ; Rise       ; readfiforam                       ;
+---------------+-------------+--------+--------+------------+-----------------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; adresbus[0] ; databus[0]  ; 20.032 ; 20.032 ; 20.032 ; 20.032 ;
; adresbus[0] ; databus[1]  ; 15.921 ; 15.921 ; 15.921 ; 15.921 ;
; adresbus[0] ; databus[2]  ; 15.554 ; 15.554 ; 15.554 ; 15.554 ;
; adresbus[0] ; databus[3]  ; 15.190 ; 15.190 ; 15.190 ; 15.190 ;
; adresbus[0] ; databus[4]  ; 15.190 ; 15.190 ; 15.190 ; 15.190 ;
; adresbus[0] ; databus[5]  ; 14.430 ; 14.430 ; 14.430 ; 14.430 ;
; adresbus[0] ; databus[6]  ; 15.928 ; 15.928 ; 15.928 ; 15.928 ;
; adresbus[0] ; databus[7]  ; 15.397 ; 15.397 ; 15.397 ; 15.397 ;
; adresbus[0] ; datamem[0]  ; 14.341 ; 14.341 ; 14.341 ; 14.341 ;
; adresbus[0] ; datamem[1]  ; 14.341 ; 14.341 ; 14.341 ; 14.341 ;
; adresbus[0] ; datamem[2]  ; 15.076 ; 15.076 ; 15.076 ; 15.076 ;
; adresbus[0] ; datamem[3]  ; 15.084 ; 15.084 ; 15.084 ; 15.084 ;
; adresbus[0] ; datamem[4]  ; 15.455 ; 15.455 ; 15.455 ; 15.455 ;
; adresbus[0] ; datamem[5]  ; 14.785 ; 14.785 ; 14.785 ; 14.785 ;
; adresbus[0] ; datamem[6]  ; 14.795 ; 14.795 ; 14.795 ; 14.795 ;
; adresbus[0] ; datamem[7]  ; 14.795 ; 14.795 ; 14.795 ; 14.795 ;
; adresbus[0] ; oemem       ;        ; 15.283 ; 15.283 ;        ;
; adresbus[0] ; wemem       ; 15.145 ;        ;        ; 15.145 ;
; adresbus[1] ; databus[0]  ; 17.310 ; 17.310 ; 17.310 ; 17.310 ;
; adresbus[1] ; databus[1]  ; 15.273 ; 15.968 ; 15.968 ; 15.273 ;
; adresbus[1] ; databus[2]  ; 17.285 ; 17.285 ; 17.285 ; 17.285 ;
; adresbus[1] ; databus[3]  ; 16.647 ; 16.647 ; 16.647 ; 16.647 ;
; adresbus[1] ; databus[4]  ; 18.193 ; 18.993 ; 18.993 ; 18.193 ;
; adresbus[1] ; databus[5]  ; 18.564 ; 18.564 ; 18.564 ; 18.564 ;
; adresbus[1] ; databus[6]  ; 18.605 ; 18.605 ; 18.605 ; 18.605 ;
; adresbus[1] ; databus[7]  ; 18.164 ; 18.164 ; 18.164 ; 18.164 ;
; adresbus[1] ; datamem[0]  ; 15.013 ; 15.013 ; 15.013 ; 15.013 ;
; adresbus[1] ; datamem[1]  ; 15.013 ; 15.013 ; 15.013 ; 15.013 ;
; adresbus[1] ; datamem[2]  ; 15.748 ; 15.748 ; 15.748 ; 15.748 ;
; adresbus[1] ; datamem[3]  ; 15.756 ; 15.756 ; 15.756 ; 15.756 ;
; adresbus[1] ; datamem[4]  ; 16.127 ; 16.127 ; 16.127 ; 16.127 ;
; adresbus[1] ; datamem[5]  ; 15.457 ; 15.457 ; 15.457 ; 15.457 ;
; adresbus[1] ; datamem[6]  ; 15.467 ; 15.467 ; 15.467 ; 15.467 ;
; adresbus[1] ; datamem[7]  ; 15.467 ; 15.467 ; 15.467 ; 15.467 ;
; adresbus[1] ; oemem       ; 15.955 ;        ;        ; 15.955 ;
; adresbus[1] ; wemem       ;        ; 15.817 ; 15.817 ;        ;
; adresbus[2] ; databus[0]  ; 20.288 ; 20.288 ; 20.288 ; 20.288 ;
; adresbus[2] ; databus[1]  ; 16.927 ; 16.927 ; 16.927 ; 16.927 ;
; adresbus[2] ; databus[2]  ; 20.835 ; 20.835 ; 20.835 ; 20.835 ;
; adresbus[2] ; databus[3]  ; 19.846 ; 19.846 ; 19.846 ; 19.846 ;
; adresbus[2] ; databus[4]  ; 16.155 ; 16.155 ; 16.155 ; 16.155 ;
; adresbus[2] ; databus[5]  ; 19.005 ; 19.005 ; 19.005 ; 19.005 ;
; adresbus[2] ; databus[6]  ; 15.822 ; 15.822 ; 15.822 ; 15.822 ;
; adresbus[2] ; databus[7]  ; 15.836 ; 15.836 ; 15.836 ; 15.836 ;
; adresbus[2] ; datamem[0]  ; 16.337 ; 16.337 ; 16.337 ; 16.337 ;
; adresbus[2] ; datamem[1]  ; 16.337 ; 16.337 ; 16.337 ; 16.337 ;
; adresbus[2] ; datamem[2]  ; 17.072 ; 17.072 ; 17.072 ; 17.072 ;
; adresbus[2] ; datamem[3]  ; 17.080 ; 17.080 ; 17.080 ; 17.080 ;
; adresbus[2] ; datamem[4]  ; 17.451 ; 17.451 ; 17.451 ; 17.451 ;
; adresbus[2] ; datamem[5]  ; 16.781 ; 16.781 ; 16.781 ; 16.781 ;
; adresbus[2] ; datamem[6]  ; 16.791 ; 16.791 ; 16.791 ; 16.791 ;
; adresbus[2] ; datamem[7]  ; 16.791 ; 16.791 ; 16.791 ; 16.791 ;
; adresbus[2] ; oemem       ;        ; 17.279 ; 17.279 ;        ;
; adresbus[2] ; wemem       ; 17.141 ;        ;        ; 17.141 ;
; adresbus[3] ; databus[0]  ; 17.389 ; 17.389 ; 17.389 ; 17.389 ;
; adresbus[3] ; databus[1]  ; 17.346 ; 17.346 ; 17.346 ; 17.346 ;
; adresbus[3] ; databus[2]  ; 21.295 ; 21.295 ; 21.295 ; 21.295 ;
; adresbus[3] ; databus[3]  ; 20.306 ; 20.306 ; 20.306 ; 20.306 ;
; adresbus[3] ; databus[4]  ; 18.906 ; 18.906 ; 18.906 ; 18.906 ;
; adresbus[3] ; databus[5]  ; 19.250 ; 19.250 ; 19.250 ; 19.250 ;
; adresbus[3] ; databus[6]  ; 18.281 ; 18.281 ; 18.281 ; 18.281 ;
; adresbus[3] ; databus[7]  ; 17.978 ; 17.978 ; 17.978 ; 17.978 ;
; adresbus[3] ; datamem[0]  ; 16.797 ; 16.797 ; 16.797 ; 16.797 ;
; adresbus[3] ; datamem[1]  ; 16.797 ; 16.797 ; 16.797 ; 16.797 ;
; adresbus[3] ; datamem[2]  ; 17.532 ; 17.532 ; 17.532 ; 17.532 ;
; adresbus[3] ; datamem[3]  ; 17.540 ; 17.540 ; 17.540 ; 17.540 ;
; adresbus[3] ; datamem[4]  ; 17.911 ; 17.911 ; 17.911 ; 17.911 ;
; adresbus[3] ; datamem[5]  ; 17.241 ; 17.241 ; 17.241 ; 17.241 ;
; adresbus[3] ; datamem[6]  ; 17.251 ; 17.251 ; 17.251 ; 17.251 ;
; adresbus[3] ; datamem[7]  ; 17.251 ; 17.251 ; 17.251 ; 17.251 ;
; adresbus[3] ; oemem       ;        ; 17.739 ; 17.739 ;        ;
; adresbus[3] ; wemem       ; 17.601 ;        ;        ; 17.601 ;
; adresbus[4] ; databus[0]  ; 14.641 ; 14.475 ; 14.475 ; 14.641 ;
; adresbus[4] ; databus[1]  ; 15.939 ; 14.988 ; 14.988 ; 15.939 ;
; adresbus[4] ; databus[2]  ; 19.782 ; 19.782 ; 19.782 ; 19.782 ;
; adresbus[4] ; databus[3]  ; 18.739 ; 18.739 ; 18.739 ; 18.739 ;
; adresbus[4] ; databus[4]  ; 15.528 ; 14.711 ; 14.711 ; 15.528 ;
; adresbus[4] ; databus[5]  ; 18.152 ; 18.152 ; 18.152 ; 18.152 ;
; adresbus[4] ; databus[6]  ; 15.725 ; 15.200 ; 15.200 ; 15.725 ;
; adresbus[4] ; databus[7]  ; 16.341 ; 15.387 ; 15.387 ; 16.341 ;
; adresbus[4] ; datamem[0]  ; 16.713 ; 16.713 ; 16.713 ; 16.713 ;
; adresbus[4] ; datamem[1]  ; 16.713 ; 16.713 ; 16.713 ; 16.713 ;
; adresbus[4] ; datamem[2]  ; 17.448 ; 17.448 ; 17.448 ; 17.448 ;
; adresbus[4] ; datamem[3]  ; 17.456 ; 17.456 ; 17.456 ; 17.456 ;
; adresbus[4] ; datamem[4]  ; 17.827 ; 17.827 ; 17.827 ; 17.827 ;
; adresbus[4] ; datamem[5]  ; 17.157 ; 17.157 ; 17.157 ; 17.157 ;
; adresbus[4] ; datamem[6]  ; 17.167 ; 17.167 ; 17.167 ; 17.167 ;
; adresbus[4] ; datamem[7]  ; 17.167 ; 17.167 ; 17.167 ; 17.167 ;
; adresbus[4] ; oemem       ;        ; 17.655 ; 17.655 ;        ;
; adresbus[4] ; wemem       ; 17.517 ;        ;        ; 17.517 ;
; adresbus[5] ; databus[0]  ; 14.001 ; 14.515 ; 14.515 ; 14.001 ;
; adresbus[5] ; databus[1]  ; 14.001 ; 15.778 ; 15.778 ; 14.001 ;
; adresbus[5] ; databus[2]  ; 13.634 ; 13.634 ; 13.634 ; 13.634 ;
; adresbus[5] ; databus[3]  ; 13.270 ; 13.270 ; 13.270 ; 13.270 ;
; adresbus[5] ; databus[4]  ; 13.270 ; 15.367 ; 15.367 ; 13.270 ;
; adresbus[5] ; databus[5]  ; 12.510 ; 12.510 ; 12.510 ; 12.510 ;
; adresbus[5] ; databus[6]  ; 12.510 ; 15.564 ; 15.564 ; 12.510 ;
; adresbus[5] ; databus[7]  ; 12.100 ; 16.180 ; 16.180 ; 12.100 ;
; adresbus[5] ; datamem[0]  ; 16.846 ; 16.846 ; 16.846 ; 16.846 ;
; adresbus[5] ; datamem[1]  ; 16.846 ; 16.846 ; 16.846 ; 16.846 ;
; adresbus[5] ; datamem[2]  ; 17.581 ; 17.581 ; 17.581 ; 17.581 ;
; adresbus[5] ; datamem[3]  ; 17.589 ; 17.589 ; 17.589 ; 17.589 ;
; adresbus[5] ; datamem[4]  ; 17.960 ; 17.960 ; 17.960 ; 17.960 ;
; adresbus[5] ; datamem[5]  ; 17.290 ; 17.290 ; 17.290 ; 17.290 ;
; adresbus[5] ; datamem[6]  ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; adresbus[5] ; datamem[7]  ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; adresbus[5] ; oemem       ;        ; 17.788 ; 17.788 ;        ;
; adresbus[5] ; wemem       ; 17.650 ;        ;        ; 17.650 ;
; cs          ; databus[0]  ; 14.046 ; 14.553 ; 14.553 ; 14.046 ;
; cs          ; databus[1]  ; 14.046 ; 15.623 ; 15.623 ; 14.046 ;
; cs          ; databus[2]  ; 13.679 ; 13.679 ; 13.679 ; 13.679 ;
; cs          ; databus[3]  ; 13.315 ; 13.315 ; 13.315 ; 13.315 ;
; cs          ; databus[4]  ; 13.315 ; 15.212 ; 15.212 ; 13.315 ;
; cs          ; databus[5]  ; 12.555 ; 12.555 ; 12.555 ; 12.555 ;
; cs          ; databus[6]  ; 12.555 ; 15.409 ; 15.409 ; 12.555 ;
; cs          ; databus[7]  ; 12.145 ; 16.025 ; 16.025 ; 12.145 ;
; cs          ; datamem[0]  ; 16.884 ; 16.884 ; 16.884 ; 16.884 ;
; cs          ; datamem[1]  ; 16.884 ; 16.884 ; 16.884 ; 16.884 ;
; cs          ; datamem[2]  ; 17.619 ; 17.619 ; 17.619 ; 17.619 ;
; cs          ; datamem[3]  ; 17.627 ; 17.627 ; 17.627 ; 17.627 ;
; cs          ; datamem[4]  ; 17.998 ; 17.998 ; 17.998 ; 17.998 ;
; cs          ; datamem[5]  ; 17.328 ; 17.328 ; 17.328 ; 17.328 ;
; cs          ; datamem[6]  ; 17.338 ; 17.338 ; 17.338 ; 17.338 ;
; cs          ; datamem[7]  ; 17.338 ; 17.338 ; 17.338 ; 17.338 ;
; cs          ; oemem       ;        ; 17.826 ; 17.826 ;        ;
; cs          ; wemem       ; 17.688 ;        ;        ; 17.688 ;
; databus[0]  ; datamem[0]  ; 13.829 ;        ;        ; 13.829 ;
; databus[1]  ; datamem[1]  ; 13.920 ;        ;        ; 13.920 ;
; databus[2]  ; datamem[2]  ; 14.588 ;        ;        ; 14.588 ;
; databus[3]  ; datamem[3]  ; 13.774 ;        ;        ; 13.774 ;
; databus[4]  ; datamem[4]  ; 13.917 ;        ;        ; 13.917 ;
; databus[5]  ; datamem[5]  ; 12.985 ;        ;        ; 12.985 ;
; databus[6]  ; datamem[6]  ; 13.092 ;        ;        ; 13.092 ;
; databus[7]  ; datamem[7]  ; 13.090 ;        ;        ; 13.090 ;
; datamem[0]  ; databus[0]  ; 19.485 ; 19.485 ; 19.485 ; 19.485 ;
; datamem[1]  ; databus[1]  ; 15.305 ; 15.305 ; 15.305 ; 15.305 ;
; datamem[2]  ; databus[2]  ; 17.970 ; 17.970 ; 17.970 ; 17.970 ;
; datamem[3]  ; databus[3]  ; 17.204 ; 17.204 ; 17.204 ; 17.204 ;
; datamem[4]  ; databus[4]  ; 16.302 ; 16.302 ; 16.302 ; 16.302 ;
; datamem[5]  ; databus[5]  ; 14.878 ; 14.878 ; 14.878 ; 14.878 ;
; datamem[6]  ; databus[6]  ; 17.306 ; 17.306 ; 17.306 ; 17.306 ;
; datamem[7]  ; databus[7]  ; 17.362 ; 17.362 ; 17.362 ; 17.362 ;
; goslave     ; databus[7]  ; 18.656 ; 18.656 ; 18.656 ; 18.656 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; adresbus[0] ; databus[0]  ; 15.264 ; 15.264 ; 15.264 ; 15.264 ;
; adresbus[0] ; databus[1]  ; 13.941 ; 13.941 ; 13.941 ; 13.941 ;
; adresbus[0] ; databus[2]  ; 13.595 ; 13.595 ; 13.595 ; 13.595 ;
; adresbus[0] ; databus[3]  ; 13.490 ; 13.490 ; 13.490 ; 13.490 ;
; adresbus[0] ; databus[4]  ; 14.469 ; 13.968 ; 13.968 ; 14.469 ;
; adresbus[0] ; databus[5]  ; 13.124 ; 13.124 ; 13.124 ; 13.124 ;
; adresbus[0] ; databus[6]  ; 14.430 ; 14.165 ; 14.165 ; 14.430 ;
; adresbus[0] ; databus[7]  ; 14.020 ; 14.020 ; 14.020 ; 14.020 ;
; adresbus[0] ; datamem[0]  ; 14.341 ; 14.341 ; 14.341 ; 14.341 ;
; adresbus[0] ; datamem[1]  ; 14.341 ; 14.341 ; 14.341 ; 14.341 ;
; adresbus[0] ; datamem[2]  ; 15.076 ; 15.076 ; 15.076 ; 15.076 ;
; adresbus[0] ; datamem[3]  ; 15.084 ; 15.084 ; 15.084 ; 15.084 ;
; adresbus[0] ; datamem[4]  ; 15.455 ; 15.455 ; 15.455 ; 15.455 ;
; adresbus[0] ; datamem[5]  ; 14.785 ; 14.785 ; 14.785 ; 14.785 ;
; adresbus[0] ; datamem[6]  ; 14.795 ; 14.795 ; 14.795 ; 14.795 ;
; adresbus[0] ; datamem[7]  ; 14.795 ; 14.795 ; 14.795 ; 14.795 ;
; adresbus[0] ; oemem       ;        ; 15.283 ; 15.283 ;        ;
; adresbus[0] ; wemem       ; 15.145 ;        ;        ; 15.145 ;
; adresbus[1] ; databus[0]  ; 15.273 ; 14.670 ; 14.670 ; 15.273 ;
; adresbus[1] ; databus[1]  ; 14.845 ; 14.845 ; 14.845 ; 14.845 ;
; adresbus[1] ; databus[2]  ; 14.690 ; 14.690 ; 14.690 ; 14.690 ;
; adresbus[1] ; databus[3]  ; 14.353 ; 14.353 ; 14.353 ; 14.353 ;
; adresbus[1] ; databus[4]  ; 14.542 ; 14.542 ; 14.542 ; 14.542 ;
; adresbus[1] ; databus[5]  ; 13.782 ; 13.782 ; 13.782 ; 13.782 ;
; adresbus[1] ; databus[6]  ; 13.782 ; 13.782 ; 13.782 ; 13.782 ;
; adresbus[1] ; databus[7]  ; 13.372 ; 13.372 ; 13.372 ; 13.372 ;
; adresbus[1] ; datamem[0]  ; 15.013 ; 15.013 ; 15.013 ; 15.013 ;
; adresbus[1] ; datamem[1]  ; 15.013 ; 15.013 ; 15.013 ; 15.013 ;
; adresbus[1] ; datamem[2]  ; 15.748 ; 15.748 ; 15.748 ; 15.748 ;
; adresbus[1] ; datamem[3]  ; 15.756 ; 15.756 ; 15.756 ; 15.756 ;
; adresbus[1] ; datamem[4]  ; 16.127 ; 16.127 ; 16.127 ; 16.127 ;
; adresbus[1] ; datamem[5]  ; 15.457 ; 15.457 ; 15.457 ; 15.457 ;
; adresbus[1] ; datamem[6]  ; 15.467 ; 15.467 ; 15.467 ; 15.467 ;
; adresbus[1] ; datamem[7]  ; 15.467 ; 15.467 ; 15.467 ; 15.467 ;
; adresbus[1] ; oemem       ; 15.955 ;        ;        ; 15.955 ;
; adresbus[1] ; wemem       ;        ; 15.817 ; 15.817 ;        ;
; adresbus[2] ; databus[0]  ; 16.886 ; 16.493 ; 16.493 ; 16.886 ;
; adresbus[2] ; databus[1]  ; 15.364 ; 14.088 ; 14.088 ; 15.364 ;
; adresbus[2] ; databus[2]  ; 15.012 ; 14.455 ; 14.455 ; 15.012 ;
; adresbus[2] ; databus[3]  ; 15.928 ; 14.136 ; 14.136 ; 15.928 ;
; adresbus[2] ; databus[4]  ; 15.077 ; 13.677 ; 13.677 ; 15.077 ;
; adresbus[2] ; databus[5]  ; 15.395 ; 14.256 ; 14.256 ; 15.395 ;
; adresbus[2] ; databus[6]  ; 15.395 ; 13.874 ; 13.874 ; 15.395 ;
; adresbus[2] ; databus[7]  ; 14.985 ; 14.490 ; 14.490 ; 14.985 ;
; adresbus[2] ; datamem[0]  ; 16.337 ; 16.337 ; 16.337 ; 16.337 ;
; adresbus[2] ; datamem[1]  ; 16.337 ; 16.337 ; 16.337 ; 16.337 ;
; adresbus[2] ; datamem[2]  ; 17.072 ; 17.072 ; 17.072 ; 17.072 ;
; adresbus[2] ; datamem[3]  ; 17.080 ; 17.080 ; 17.080 ; 17.080 ;
; adresbus[2] ; datamem[4]  ; 17.451 ; 17.451 ; 17.451 ; 17.451 ;
; adresbus[2] ; datamem[5]  ; 16.781 ; 16.781 ; 16.781 ; 16.781 ;
; adresbus[2] ; datamem[6]  ; 16.791 ; 16.791 ; 16.791 ; 16.791 ;
; adresbus[2] ; datamem[7]  ; 16.791 ; 16.791 ; 16.791 ; 16.791 ;
; adresbus[2] ; oemem       ;        ; 17.279 ; 17.279 ;        ;
; adresbus[2] ; wemem       ; 17.141 ;        ;        ; 17.141 ;
; adresbus[3] ; databus[0]  ; 15.640 ; 15.640 ; 15.640 ; 15.640 ;
; adresbus[3] ; databus[1]  ; 15.882 ; 14.734 ; 14.734 ; 15.882 ;
; adresbus[3] ; databus[2]  ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; adresbus[3] ; databus[3]  ; 15.530 ; 15.530 ; 15.530 ; 15.530 ;
; adresbus[3] ; databus[4]  ; 16.254 ; 14.323 ; 14.323 ; 16.254 ;
; adresbus[3] ; databus[5]  ; 15.194 ; 15.194 ; 15.194 ; 15.194 ;
; adresbus[3] ; databus[6]  ; 15.855 ; 14.520 ; 14.520 ; 15.855 ;
; adresbus[3] ; databus[7]  ; 15.445 ; 15.136 ; 15.136 ; 15.445 ;
; adresbus[3] ; datamem[0]  ; 16.797 ; 16.797 ; 16.797 ; 16.797 ;
; adresbus[3] ; datamem[1]  ; 16.797 ; 16.797 ; 16.797 ; 16.797 ;
; adresbus[3] ; datamem[2]  ; 17.532 ; 17.532 ; 17.532 ; 17.532 ;
; adresbus[3] ; datamem[3]  ; 17.540 ; 17.540 ; 17.540 ; 17.540 ;
; adresbus[3] ; datamem[4]  ; 17.911 ; 17.911 ; 17.911 ; 17.911 ;
; adresbus[3] ; datamem[5]  ; 17.241 ; 17.241 ; 17.241 ; 17.241 ;
; adresbus[3] ; datamem[6]  ; 17.251 ; 17.251 ; 17.251 ; 17.251 ;
; adresbus[3] ; datamem[7]  ; 17.251 ; 17.251 ; 17.251 ; 17.251 ;
; adresbus[3] ; oemem       ;        ; 17.739 ; 17.739 ;        ;
; adresbus[3] ; wemem       ; 17.601 ;        ;        ; 17.601 ;
; adresbus[4] ; databus[0]  ; 14.475 ; 14.382 ; 14.382 ; 14.475 ;
; adresbus[4] ; databus[1]  ; 14.475 ; 14.475 ; 14.475 ; 14.475 ;
; adresbus[4] ; databus[2]  ; 14.108 ; 14.108 ; 14.108 ; 14.108 ;
; adresbus[4] ; databus[3]  ; 13.744 ; 13.744 ; 13.744 ; 13.744 ;
; adresbus[4] ; databus[4]  ; 13.744 ; 13.744 ; 13.744 ; 13.744 ;
; adresbus[4] ; databus[5]  ; 12.984 ; 12.984 ; 12.984 ; 12.984 ;
; adresbus[4] ; databus[6]  ; 12.984 ; 12.984 ; 12.984 ; 12.984 ;
; adresbus[4] ; databus[7]  ; 12.574 ; 12.574 ; 12.574 ; 12.574 ;
; adresbus[4] ; datamem[0]  ; 16.713 ; 16.713 ; 16.713 ; 16.713 ;
; adresbus[4] ; datamem[1]  ; 16.713 ; 16.713 ; 16.713 ; 16.713 ;
; adresbus[4] ; datamem[2]  ; 17.448 ; 17.448 ; 17.448 ; 17.448 ;
; adresbus[4] ; datamem[3]  ; 17.456 ; 17.456 ; 17.456 ; 17.456 ;
; adresbus[4] ; datamem[4]  ; 17.827 ; 17.827 ; 17.827 ; 17.827 ;
; adresbus[4] ; datamem[5]  ; 17.157 ; 17.157 ; 17.157 ; 17.157 ;
; adresbus[4] ; datamem[6]  ; 17.167 ; 17.167 ; 17.167 ; 17.167 ;
; adresbus[4] ; datamem[7]  ; 17.167 ; 17.167 ; 17.167 ; 17.167 ;
; adresbus[4] ; oemem       ;        ; 17.655 ; 17.655 ;        ;
; adresbus[4] ; wemem       ; 17.517 ;        ;        ; 17.517 ;
; adresbus[5] ; databus[0]  ; 14.001 ; 14.001 ; 14.001 ; 14.001 ;
; adresbus[5] ; databus[1]  ; 14.001 ; 14.001 ; 14.001 ; 14.001 ;
; adresbus[5] ; databus[2]  ; 13.634 ; 13.634 ; 13.634 ; 13.634 ;
; adresbus[5] ; databus[3]  ; 13.270 ; 13.270 ; 13.270 ; 13.270 ;
; adresbus[5] ; databus[4]  ; 13.270 ; 13.270 ; 13.270 ; 13.270 ;
; adresbus[5] ; databus[5]  ; 12.510 ; 12.510 ; 12.510 ; 12.510 ;
; adresbus[5] ; databus[6]  ; 12.510 ; 12.510 ; 12.510 ; 12.510 ;
; adresbus[5] ; databus[7]  ; 12.100 ; 12.100 ; 12.100 ; 12.100 ;
; adresbus[5] ; datamem[0]  ; 16.846 ; 16.846 ; 16.846 ; 16.846 ;
; adresbus[5] ; datamem[1]  ; 16.846 ; 16.846 ; 16.846 ; 16.846 ;
; adresbus[5] ; datamem[2]  ; 17.581 ; 17.581 ; 17.581 ; 17.581 ;
; adresbus[5] ; datamem[3]  ; 17.589 ; 17.589 ; 17.589 ; 17.589 ;
; adresbus[5] ; datamem[4]  ; 17.960 ; 17.960 ; 17.960 ; 17.960 ;
; adresbus[5] ; datamem[5]  ; 17.290 ; 17.290 ; 17.290 ; 17.290 ;
; adresbus[5] ; datamem[6]  ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; adresbus[5] ; datamem[7]  ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; adresbus[5] ; oemem       ;        ; 17.788 ; 17.788 ;        ;
; adresbus[5] ; wemem       ; 17.650 ;        ;        ; 17.650 ;
; cs          ; databus[0]  ; 14.046 ; 14.046 ; 14.046 ; 14.046 ;
; cs          ; databus[1]  ; 14.046 ; 14.046 ; 14.046 ; 14.046 ;
; cs          ; databus[2]  ; 13.679 ; 13.679 ; 13.679 ; 13.679 ;
; cs          ; databus[3]  ; 13.315 ; 13.315 ; 13.315 ; 13.315 ;
; cs          ; databus[4]  ; 13.315 ; 13.315 ; 13.315 ; 13.315 ;
; cs          ; databus[5]  ; 12.555 ; 12.555 ; 12.555 ; 12.555 ;
; cs          ; databus[6]  ; 12.555 ; 12.555 ; 12.555 ; 12.555 ;
; cs          ; databus[7]  ; 12.145 ; 12.145 ; 12.145 ; 12.145 ;
; cs          ; datamem[0]  ; 16.884 ; 16.884 ; 16.884 ; 16.884 ;
; cs          ; datamem[1]  ; 16.884 ; 16.884 ; 16.884 ; 16.884 ;
; cs          ; datamem[2]  ; 17.619 ; 17.619 ; 17.619 ; 17.619 ;
; cs          ; datamem[3]  ; 17.627 ; 17.627 ; 17.627 ; 17.627 ;
; cs          ; datamem[4]  ; 17.998 ; 17.998 ; 17.998 ; 17.998 ;
; cs          ; datamem[5]  ; 17.328 ; 17.328 ; 17.328 ; 17.328 ;
; cs          ; datamem[6]  ; 17.338 ; 17.338 ; 17.338 ; 17.338 ;
; cs          ; datamem[7]  ; 17.338 ; 17.338 ; 17.338 ; 17.338 ;
; cs          ; oemem       ;        ; 17.826 ; 17.826 ;        ;
; cs          ; wemem       ; 17.688 ;        ;        ; 17.688 ;
; databus[0]  ; datamem[0]  ; 13.829 ;        ;        ; 13.829 ;
; databus[1]  ; datamem[1]  ; 13.920 ;        ;        ; 13.920 ;
; databus[2]  ; datamem[2]  ; 14.588 ;        ;        ; 14.588 ;
; databus[3]  ; datamem[3]  ; 13.774 ;        ;        ; 13.774 ;
; databus[4]  ; datamem[4]  ; 13.917 ;        ;        ; 13.917 ;
; databus[5]  ; datamem[5]  ; 12.985 ;        ;        ; 12.985 ;
; databus[6]  ; datamem[6]  ; 13.092 ;        ;        ; 13.092 ;
; databus[7]  ; datamem[7]  ; 13.090 ;        ;        ; 13.090 ;
; datamem[0]  ; databus[0]  ; 19.485 ; 19.485 ; 19.485 ; 19.485 ;
; datamem[1]  ; databus[1]  ; 15.305 ; 15.305 ; 15.305 ; 15.305 ;
; datamem[2]  ; databus[2]  ; 17.970 ; 17.970 ; 17.970 ; 17.970 ;
; datamem[3]  ; databus[3]  ; 17.204 ; 17.204 ; 17.204 ; 17.204 ;
; datamem[4]  ; databus[4]  ; 16.302 ; 16.302 ; 16.302 ; 16.302 ;
; datamem[5]  ; databus[5]  ; 14.878 ; 14.878 ; 14.878 ; 14.878 ;
; datamem[6]  ; databus[6]  ; 17.306 ; 17.306 ; 17.306 ; 17.306 ;
; datamem[7]  ; databus[7]  ; 17.362 ; 17.362 ; 17.362 ; 17.362 ;
; goslave     ; databus[7]  ; 18.656 ; 18.656 ; 18.656 ; 18.656 ;
+-------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; mypll|altpll_component|pll|clk[0] ; -2.738 ; -270.151      ;
; mypll|altpll_component|pll|clk[1] ; -2.286 ; -9.053        ;
; bls0we                            ; 0.570  ; 0.000         ;
; oe                                ; 0.598  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; bls0we                            ; 0.203 ; 0.000         ;
; mypll|altpll_component|pll|clk[0] ; 0.203 ; 0.000         ;
; mypll|altpll_component|pll|clk[1] ; 0.203 ; 0.000         ;
; oe                                ; 0.203 ; 0.000         ;
+-----------------------------------+-------+---------------+


+------------------------------------------------------------+
; Fast Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; mypll|altpll_component|pll|clk[1] ; -2.535 ; -55.879       ;
; readfifo                          ; -0.049 ; -0.049        ;
; readfiforam                       ; -0.041 ; -0.041        ;
; go                                ; 0.113  ; 0.000         ;
; bls0we                            ; 0.395  ; 0.000         ;
; foto                              ; 0.463  ; 0.000         ;
; oe                                ; 0.464  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Removal Summary                                 ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; bls0we                            ; -0.601 ; -2.164        ;
; oe                                ; -0.574 ; -0.574        ;
; foto                              ; -0.573 ; -0.573        ;
; go                                ; -0.223 ; -0.223        ;
; readfiforam                       ; -0.069 ; -0.069        ;
; readfifo                          ; -0.061 ; -0.061        ;
; mypll|altpll_component|pll|clk[1] ; 2.201  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; bls0we                            ; -1.222 ; -27.222       ;
; foto                              ; -1.222 ; -3.222        ;
; oe                                ; -1.222 ; -2.222        ;
; go                                ; -0.500 ; -1.000        ;
; readfifo                          ; -0.500 ; -1.000        ;
; readfiforam                       ; -0.500 ; -1.000        ;
; mypll|altpll_component|pll|clk[1] ; 1.604  ; 0.000         ;
; mypll|altpll_component|pll|clk[0] ; 3.081  ; 0.000         ;
; a12mhz                            ; 41.666 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'mypll|altpll_component|pll|clk[0]'                                                                             ;
+--------+-------------+----------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node        ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------+--------------+-----------------------------------+--------------+------------+------------+
; -2.738 ; POROG[0]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.592     ; 1.184      ;
; -2.708 ; POROG[1]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.592     ; 1.154      ;
; -2.688 ; POROG[2]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.592     ; 1.134      ;
; -2.681 ; RKS[0]      ; sdvig[19]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 1.002      ;
; -2.681 ; RKS[0]      ; sdvig[21]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 1.002      ;
; -2.681 ; RKS[0]      ; sdvig[22]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 1.002      ;
; -2.681 ; RKS[0]      ; sdvig[20]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 1.002      ;
; -2.681 ; RKS[0]      ; sdvig[32]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 1.002      ;
; -2.681 ; RKS[0]      ; sdvig[31]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 1.002      ;
; -2.681 ; RKS[0]      ; sdvig[29]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 1.002      ;
; -2.681 ; RKS[0]      ; sdvig[30]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 1.002      ;
; -2.681 ; RKS[0]      ; sdvig[27]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 1.002      ;
; -2.681 ; RKS[0]      ; sdvig[28]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 1.002      ;
; -2.681 ; RKS[0]      ; sdvig[25]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 1.002      ;
; -2.681 ; RKS[0]      ; sdvig[26]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 1.002      ;
; -2.681 ; RKS[0]      ; sdvig[23]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 1.002      ;
; -2.681 ; RKS[0]      ; sdvig[24]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 1.002      ;
; -2.678 ; RKS[0]      ; sdvig[13]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.013      ;
; -2.678 ; RKS[0]      ; sdvig[14]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.013      ;
; -2.678 ; RKS[0]      ; sdvig[15]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.013      ;
; -2.678 ; RKS[0]      ; sdvig[16]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.013      ;
; -2.678 ; RKS[0]      ; sdvig[17]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.013      ;
; -2.678 ; RKS[0]      ; sdvig[18]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.013      ;
; -2.678 ; RKS[0]      ; sdvig[6]       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.013      ;
; -2.678 ; RKS[0]      ; sdvig[5]       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.013      ;
; -2.678 ; RKS[0]      ; sdvig[7]       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.013      ;
; -2.678 ; RKS[0]      ; sdvig[8]       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.013      ;
; -2.678 ; RKS[0]      ; sdvig[10]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.013      ;
; -2.678 ; RKS[0]      ; sdvig[9]       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.013      ;
; -2.678 ; RKS[0]      ; sdvig[12]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.013      ;
; -2.678 ; RKS[0]      ; sdvig[11]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.013      ;
; -2.666 ; RKS[0]      ; adrregADC[9]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.001      ;
; -2.666 ; RKS[0]      ; adrregADC[10]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.001      ;
; -2.666 ; RKS[0]      ; adrregADC[11]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.001      ;
; -2.666 ; RKS[0]      ; adrregADC[12]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.001      ;
; -2.666 ; RKS[0]      ; adrregADC[13]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.001      ;
; -2.666 ; RKS[0]      ; adrregADC[14]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.001      ;
; -2.666 ; RKS[0]      ; adrregADC[15]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.001      ;
; -2.666 ; RKS[0]      ; adrregADC[16]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.001      ;
; -2.666 ; RKS[0]      ; adrregADC[17]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.001      ;
; -2.666 ; RKS[0]      ; adrregADC[18]  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.703     ; 1.001      ;
; -2.660 ; RKS[0]      ; cndata[0]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.722     ; 0.976      ;
; -2.660 ; RKS[0]      ; cndata[8]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.722     ; 0.976      ;
; -2.660 ; RKS[0]      ; cndata[7]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.722     ; 0.976      ;
; -2.660 ; RKS[0]      ; cndata[10]     ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.722     ; 0.976      ;
; -2.660 ; RKS[0]      ; cndata[6]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.722     ; 0.976      ;
; -2.660 ; RKS[0]      ; cndata[9]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.722     ; 0.976      ;
; -2.660 ; RKS[0]      ; cndata[4]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.722     ; 0.976      ;
; -2.660 ; RKS[0]      ; cndata[5]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.722     ; 0.976      ;
; -2.660 ; RKS[0]      ; cndata[3]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.722     ; 0.976      ;
; -2.660 ; RKS[0]      ; cndata[1]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.722     ; 0.976      ;
; -2.660 ; RKS[0]      ; cndata[2]      ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.722     ; 0.976      ;
; -2.649 ; kadrvistrel ; kadrvi         ; foto         ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -2.028     ; 0.659      ;
; -2.642 ; POROG[3]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.592     ; 1.088      ;
; -2.608 ; POROG[4]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.592     ; 1.054      ;
; -2.568 ; POROG[5]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.592     ; 1.014      ;
; -2.561 ; RKS[0]      ; adrregADC[0]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.714     ; 0.885      ;
; -2.561 ; RKS[0]      ; adrregADC[1]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.714     ; 0.885      ;
; -2.561 ; RKS[0]      ; adrregADC[2]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.714     ; 0.885      ;
; -2.561 ; RKS[0]      ; adrregADC[3]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.714     ; 0.885      ;
; -2.561 ; RKS[0]      ; adrregADC[4]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.714     ; 0.885      ;
; -2.561 ; RKS[0]      ; adrregADC[5]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.714     ; 0.885      ;
; -2.561 ; RKS[0]      ; adrregADC[6]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.714     ; 0.885      ;
; -2.561 ; RKS[0]      ; adrregADC[7]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.714     ; 0.885      ;
; -2.561 ; RKS[0]      ; adrregADC[8]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.714     ; 0.885      ;
; -2.556 ; RKS[0]      ; linecount[8]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 0.877      ;
; -2.556 ; RKS[0]      ; linecount[0]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 0.877      ;
; -2.556 ; RKS[0]      ; linecount[6]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 0.877      ;
; -2.556 ; RKS[0]      ; linecount[7]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 0.877      ;
; -2.556 ; RKS[0]      ; linecount[5]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 0.877      ;
; -2.556 ; RKS[0]      ; linecount[3]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 0.877      ;
; -2.556 ; RKS[0]      ; linecount[4]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 0.877      ;
; -2.556 ; RKS[0]      ; linecount[2]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 0.877      ;
; -2.556 ; RKS[0]      ; linecount[1]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.717     ; 0.877      ;
; -2.492 ; POROG[6]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.592     ; 0.938      ;
; -2.447 ; POROG[7]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.592     ; 0.893      ;
; -2.425 ; POROG[8]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.592     ; 0.871      ;
; -2.377 ; RKS[0]      ; gostart        ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.698     ; 0.717      ;
; -2.377 ; RKS[0]      ; waitgo         ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.698     ; 0.717      ;
; -2.376 ; RKS[0]      ; intckadr       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.706     ; 0.708      ;
; -2.375 ; RKS[0]      ; intckadrsecond ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.706     ; 0.707      ;
; -2.374 ; RKS[0]      ; intbkadr       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.706     ; 0.706      ;
; -2.373 ; RKS[0]      ; intbkadrsecond ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.706     ; 0.705      ;
; -2.373 ; RKS[0]      ; fixstartkadr   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.706     ; 0.705      ;
; -2.371 ; RKS[0]      ; intbkadrthree  ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.706     ; 0.703      ;
; -2.369 ; RKS[0]      ; intakadr       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.706     ; 0.701      ;
; -2.208 ; vistrel     ; stvistrel      ; foto         ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.871     ; 0.375      ;
; -2.170 ; imit        ; dlinatime[3]   ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.677     ; 0.531      ;
; -2.170 ; imit        ; testimit       ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.677     ; 0.531      ;
; -2.169 ; POROG[9]    ; wrram          ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.592     ; 0.615      ;
; -2.141 ; firstslave  ; outgo~reg0     ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.808     ; 0.371      ;
; -2.056 ; RKS[6]      ; sttimer        ; bls0we       ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -1.721     ; 0.373      ;
; -1.732 ; firsttimer  ; REGTIMER[1]    ; go           ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -0.767     ; 1.003      ;
; -1.732 ; firsttimer  ; REGTIMER[17]   ; go           ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -0.767     ; 1.003      ;
; -1.732 ; firsttimer  ; REGTIMER[12]   ; go           ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -0.767     ; 1.003      ;
; -1.730 ; firsttimer  ; REGTIMER[29]   ; go           ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -0.769     ; 0.999      ;
; -1.730 ; firsttimer  ; REGTIMER[5]    ; go           ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -0.769     ; 0.999      ;
; -1.730 ; firsttimer  ; REGTIMER[21]   ; go           ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -0.769     ; 0.999      ;
; -1.730 ; firsttimer  ; REGTIMER[19]   ; go           ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -0.769     ; 0.999      ;
; -1.730 ; firsttimer  ; REGTIMER[3]    ; go           ; mypll|altpll_component|pll|clk[0] ; 0.008        ; -0.769     ; 0.999      ;
+--------+-------------+----------------+--------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'mypll|altpll_component|pll|clk[1]'                                                                                             ;
+--------+------------+------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -2.286 ; write      ; wait192[0] ; bls0we                            ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.687     ; 0.637      ;
; -2.281 ; write      ; resadd     ; bls0we                            ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.687     ; 0.632      ;
; -2.278 ; write      ; wait192[1] ; bls0we                            ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.687     ; 0.629      ;
; -2.208 ; write      ; wait192[2] ; bls0we                            ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.687     ; 0.559      ;
; -2.167 ; read       ; wait192[1] ; oe                                ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.728     ; 0.477      ;
; -2.166 ; read       ; wait192[0] ; oe                                ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.728     ; 0.476      ;
; -2.166 ; read       ; resadd     ; oe                                ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.728     ; 0.476      ;
; -2.165 ; read       ; wait192[2] ; oe                                ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.728     ; 0.475      ;
; 3.809  ; adrreg[0]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 1.433      ;
; 3.900  ; adrreg[0]  ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 1.342      ;
; 3.920  ; adrreg[1]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.320      ;
; 3.934  ; adrreg[0]  ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 1.308      ;
; 3.968  ; adrreg[0]  ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 1.274      ;
; 3.991  ; adrreg[2]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.249      ;
; 4.002  ; adrreg[0]  ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 1.240      ;
; 4.011  ; adrreg[1]  ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.229      ;
; 4.036  ; adrreg[0]  ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 1.206      ;
; 4.038  ; adrreg[3]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.202      ;
; 4.045  ; adrreg[1]  ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.195      ;
; 4.059  ; adrreg[4]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.181      ;
; 4.070  ; adrreg[0]  ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 1.172      ;
; 4.079  ; adrreg[1]  ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.161      ;
; 4.082  ; adrreg[2]  ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.158      ;
; 4.104  ; adrreg[0]  ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 1.138      ;
; 4.106  ; adrreg[5]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.134      ;
; 4.113  ; adrreg[1]  ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.127      ;
; 4.116  ; adrreg[2]  ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.124      ;
; 4.123  ; wait192[0] ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.125      ;
; 4.123  ; wait192[0] ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.125      ;
; 4.123  ; wait192[0] ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.125      ;
; 4.123  ; wait192[0] ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.125      ;
; 4.123  ; wait192[0] ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.125      ;
; 4.123  ; wait192[0] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.125      ;
; 4.123  ; wait192[0] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.125      ;
; 4.123  ; wait192[0] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.125      ;
; 4.123  ; wait192[0] ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.125      ;
; 4.126  ; adrreg[6]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.114      ;
; 4.129  ; wait192[0] ; adrreg[1]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.117      ;
; 4.129  ; wait192[0] ; adrreg[2]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.117      ;
; 4.129  ; wait192[0] ; adrreg[3]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.117      ;
; 4.129  ; wait192[0] ; adrreg[4]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.117      ;
; 4.129  ; wait192[0] ; adrreg[5]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.117      ;
; 4.129  ; wait192[0] ; adrreg[6]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.117      ;
; 4.129  ; wait192[0] ; adrreg[7]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.117      ;
; 4.129  ; wait192[0] ; adrreg[8]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.117      ;
; 4.129  ; wait192[0] ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.117      ;
; 4.129  ; adrreg[3]  ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.111      ;
; 4.138  ; adrreg[0]  ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.004      ; 1.104      ;
; 4.147  ; adrreg[1]  ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.093      ;
; 4.150  ; adrreg[4]  ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.090      ;
; 4.150  ; adrreg[2]  ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.090      ;
; 4.163  ; adrreg[3]  ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.077      ;
; 4.164  ; wait192[1] ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.084      ;
; 4.164  ; wait192[1] ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.084      ;
; 4.164  ; wait192[1] ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.084      ;
; 4.164  ; wait192[1] ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.084      ;
; 4.164  ; wait192[1] ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.084      ;
; 4.164  ; wait192[1] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.084      ;
; 4.164  ; wait192[1] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.084      ;
; 4.164  ; wait192[1] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.084      ;
; 4.164  ; wait192[1] ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.084      ;
; 4.170  ; wait192[1] ; adrreg[1]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.076      ;
; 4.170  ; wait192[1] ; adrreg[2]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.076      ;
; 4.170  ; wait192[1] ; adrreg[3]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.076      ;
; 4.170  ; wait192[1] ; adrreg[4]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.076      ;
; 4.170  ; wait192[1] ; adrreg[5]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.076      ;
; 4.170  ; wait192[1] ; adrreg[6]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.076      ;
; 4.170  ; wait192[1] ; adrreg[7]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.076      ;
; 4.170  ; wait192[1] ; adrreg[8]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.076      ;
; 4.170  ; wait192[1] ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 1.076      ;
; 4.172  ; adrreg[7]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.068      ;
; 4.174  ; wait192[0] ; resadd     ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.000      ; 1.064      ;
; 4.181  ; adrreg[1]  ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.059      ;
; 4.184  ; adrreg[4]  ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.056      ;
; 4.184  ; adrreg[2]  ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.056      ;
; 4.197  ; adrreg[5]  ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.043      ;
; 4.197  ; adrreg[3]  ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.043      ;
; 4.205  ; adrreg[8]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.035      ;
; 4.215  ; adrreg[1]  ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.025      ;
; 4.215  ; wait192[1] ; resadd     ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.000      ; 1.023      ;
; 4.217  ; adrreg[6]  ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.023      ;
; 4.218  ; adrreg[4]  ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.022      ;
; 4.218  ; adrreg[2]  ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.022      ;
; 4.220  ; adrreg[0]  ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.020      ;
; 4.231  ; adrreg[5]  ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.009      ;
; 4.231  ; adrreg[3]  ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 1.009      ;
; 4.243  ; wait192[2] ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.005      ;
; 4.243  ; wait192[2] ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.005      ;
; 4.243  ; wait192[2] ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.005      ;
; 4.243  ; wait192[2] ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.005      ;
; 4.243  ; wait192[2] ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.005      ;
; 4.243  ; wait192[2] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.005      ;
; 4.243  ; wait192[2] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.005      ;
; 4.243  ; wait192[2] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.005      ;
; 4.243  ; wait192[2] ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.010      ; 1.005      ;
; 4.245  ; adrreg[9]  ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.002      ; 0.995      ;
; 4.249  ; wait192[2] ; adrreg[1]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 0.997      ;
; 4.249  ; wait192[2] ; adrreg[2]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 0.997      ;
; 4.249  ; wait192[2] ; adrreg[3]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 0.997      ;
; 4.249  ; wait192[2] ; adrreg[4]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 5.208        ; 0.008      ; 0.997      ;
+--------+------------+------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bls0we'                                                                        ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.570 ; RKSMEM[2] ; write   ; bls0we       ; bls0we      ; 1.000        ; 0.000      ; 0.460      ;
; 0.679 ; imit      ; imit    ; bls0we       ; bls0we      ; 1.000        ; 0.000      ; 0.351      ;
; 0.679 ; write     ; write   ; bls0we       ; bls0we      ; 1.000        ; 0.000      ; 0.351      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'oe'                                                                            ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.598 ; RKSMEM[1] ; read    ; bls0we       ; oe          ; 1.000        ; 0.041      ; 0.473      ;
; 0.679 ; read      ; read    ; oe           ; oe          ; 1.000        ; 0.000      ; 0.351      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bls0we'                                                                         ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.203 ; imit      ; imit    ; bls0we       ; bls0we      ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; write     ; write   ; bls0we       ; bls0we      ; 0.000        ; 0.000      ; 0.351      ;
; 0.312 ; RKSMEM[2] ; write   ; bls0we       ; bls0we      ; 0.000        ; 0.000      ; 0.460      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'mypll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                         ; To Node                                                                                                                                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.203 ; gostart                                                                                                                                           ; gostart                                                                                                                                           ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; faza[3]                                                                                                                                           ; faza[3]                                                                                                                                           ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; faza[0]                                                                                                                                           ; faza[0]                                                                                                                                           ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; clocka                                                                                                                                            ; clocka                                                                                                                                            ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; faza[1]                                                                                                                                           ; faza[1]                                                                                                                                           ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; faza[2]                                                                                                                                           ; faza[2]                                                                                                                                           ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; intckadrsecond                                                                                                                                    ; intckadrsecond                                                                                                                                    ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; intakadr                                                                                                                                          ; intakadr                                                                                                                                          ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; intbkadr                                                                                                                                          ; intbkadr                                                                                                                                          ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; intbkadrthree                                                                                                                                     ; intbkadrthree                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; intckadr                                                                                                                                          ; intckadr                                                                                                                                          ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; intbkadrsecond                                                                                                                                    ; intbkadrsecond                                                                                                                                    ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; dlinatime[3]                                                                                                                                      ; dlinatime[3]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|a_fefifo_2be:fifo_state|b_full                          ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|a_fefifo_2be:fifo_state|b_full                          ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|a_fefifo_2be:fifo_state|b_non_empty                     ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|a_fefifo_2be:fifo_state|b_non_empty                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|a_fefifo_kae:fifo_state|b_full                      ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|a_fefifo_kae:fifo_state|b_full                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|a_fefifo_kae:fifo_state|b_non_empty                 ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|a_fefifo_kae:fifo_state|b_non_empty                 ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; fixstartkadr                                                                                                                                      ; fixstartkadr                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; fifowaitram                                                                                                                                       ; fifowaitram                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; fifowait[2]                                                                                                                                       ; fifowait[2]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; fifowait[0]                                                                                                                                       ; fifowait[0]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; fifowait[1]                                                                                                                                       ; fifowait[1]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; stgetfiforam                                                                                                                                      ; stgetfiforam                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; stvistrel                                                                                                                                         ; stvistrel                                                                                                                                         ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; stgetfifo                                                                                                                                         ; stgetfifo                                                                                                                                         ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; sdvigpsw[1]                                                                                                                                       ; sdvigpsw[1]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.351      ;
; 0.225 ; div9600[13]                                                                                                                                       ; div9600[13]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.373      ;
; 0.225 ; sdvig[32]                                                                                                                                         ; sdvig[32]                                                                                                                                         ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.373      ;
; 0.225 ; go                                                                                                                                                ; gostart                                                                                                                                           ; go                                ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.116     ; 0.392      ;
; 0.226 ; adrregADC[18]                                                                                                                                     ; adrregADC[18]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.374      ;
; 0.226 ; sdvigpsw[24]                                                                                                                                      ; sdvigpsw[25]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.374      ;
; 0.226 ; stgetfiforam                                                                                                                                      ; fifowaitram                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.374      ;
; 0.227 ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|cntr_qkb:rd_ptr_count|safe_q[9]                     ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|cntr_qkb:rd_ptr_count|safe_q[9]                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.375      ;
; 0.227 ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|cntr_qkb:wr_ptr|safe_q[9]                           ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|cntr_qkb:wr_ptr|safe_q[9]                           ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.375      ;
; 0.227 ; go                                                                                                                                                ; waitgo                                                                                                                                            ; go                                ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.116     ; 0.394      ;
; 0.228 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:rd_ptr_count|safe_q[11]                        ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:rd_ptr_count|safe_q[11]                        ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; cndata[10]                                                                                                                                        ; cndata[10]                                                                                                                                        ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; sdvigpsw[30]                                                                                                                                      ; sdvigpsw[31]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; sdvigpsw[29]                                                                                                                                      ; sdvigpsw[30]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; sdvigpsw[27]                                                                                                                                      ; sdvigpsw[28]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; sdvigpsw[25]                                                                                                                                      ; sdvigpsw[26]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; sdvigpsw[23]                                                                                                                                      ; sdvigpsw[24]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.376      ;
; 0.229 ; sdvigpsw[31]                                                                                                                                      ; sdvigpsw[32]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; go                                                                                                                                                ; gostart                                                                                                                                           ; go                                ; mypll|altpll_component|pll|clk[0] ; -0.004       ; -0.116     ; 0.392      ;
; 0.230 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:wr_ptr|safe_q[11]                              ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:wr_ptr|safe_q[11]                              ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; timer[30]                                                                                                                                         ; timer[30]                                                                                                                                         ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; waittick[15]                                                                                                                                      ; waittick[15]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; sdvigpsw[28]                                                                                                                                      ; sdvigpsw[29]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; sdvigpsw[21]                                                                                                                                      ; sdvigpsw[22]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; sdvigpsw[19]                                                                                                                                      ; sdvigpsw[20]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.378      ;
; 0.231 ; go                                                                                                                                                ; waitgo                                                                                                                                            ; go                                ; mypll|altpll_component|pll|clk[0] ; -0.004       ; -0.116     ; 0.394      ;
; 0.233 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|a_fefifo_2be:fifo_state|cntr_8l7:count_usedw|safe_q[11] ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|a_fefifo_2be:fifo_state|cntr_8l7:count_usedw|safe_q[11] ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.381      ;
; 0.238 ; fifowaitram                                                                                                                                       ; resgetfiforam                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.386      ;
; 0.239 ; fifowait[0]                                                                                                                                       ; fifowait[1]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.387      ;
; 0.241 ; fifowait[3]                                                                                                                                       ; resgetfifo                                                                                                                                        ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.241 ; fifowait[0]                                                                                                                                       ; fifowait[2]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.247 ; faza[2]                                                                                                                                           ; faza[1]                                                                                                                                           ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.252 ; faza[2]                                                                                                                                           ; clockADC~reg0                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.253 ; faza[2]                                                                                                                                           ; faza[3]                                                                                                                                           ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.289 ; fifowait[1]                                                                                                                                       ; resgetfifo                                                                                                                                        ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.437      ;
; 0.298 ; sdvigpsw[14]                                                                                                                                      ; sdvigpsw[15]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.446      ;
; 0.300 ; sdvigpsw[2]                                                                                                                                       ; sdvigpsw[3]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.448      ;
; 0.301 ; sdvigpsw[6]                                                                                                                                       ; sdvigpsw[7]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.449      ;
; 0.301 ; sdvigpsw[4]                                                                                                                                       ; sdvigpsw[5]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.449      ;
; 0.302 ; sdvigpsw[8]                                                                                                                                       ; sdvigpsw[9]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.450      ;
; 0.302 ; sdvigpsw[5]                                                                                                                                       ; sdvigpsw[6]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.450      ;
; 0.304 ; timer[13]                                                                                                                                         ; temptimer[13]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.450      ;
; 0.308 ; timer[30]                                                                                                                                         ; temptimer[30]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.455      ;
; 0.309 ; timer[4]                                                                                                                                          ; temptimer[4]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.458      ;
; 0.310 ; timer[3]                                                                                                                                          ; temptimer[3]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.459      ;
; 0.312 ; timer[11]                                                                                                                                         ; temptimer[11]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.461      ;
; 0.313 ; stgetfifo                                                                                                                                         ; fifowait[3]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.461      ;
; 0.315 ; timer[12]                                                                                                                                         ; temptimer[12]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.464      ;
; 0.317 ; timer[29]                                                                                                                                         ; temptimer[29]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.464      ;
; 0.318 ; timer[1]                                                                                                                                          ; temptimer[1]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.464      ;
; 0.318 ; timer[25]                                                                                                                                         ; temptimer[25]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.465      ;
; 0.318 ; timer[10]                                                                                                                                         ; temptimer[10]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.464      ;
; 0.319 ; timer[24]                                                                                                                                         ; temptimer[24]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.466      ;
; 0.320 ; timer[5]                                                                                                                                          ; temptimer[5]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.469      ;
; 0.320 ; timer[2]                                                                                                                                          ; temptimer[2]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.466      ;
; 0.321 ; timer[8]                                                                                                                                          ; temptimer[8]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.467      ;
; 0.321 ; timer[27]                                                                                                                                         ; temptimer[27]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.468      ;
; 0.322 ; timer[0]                                                                                                                                          ; temptimer[0]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.468      ;
; 0.326 ; timer[6]                                                                                                                                          ; temptimer[6]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.475      ;
; 0.336 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|a_fefifo_2be:fifo_state|cntr_8l7:count_usedw|safe_q[0]  ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|a_fefifo_2be:fifo_state|cntr_8l7:count_usedw|safe_q[0]  ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.336 ; waittick[0]                                                                                                                                       ; waittick[0]                                                                                                                                       ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.336 ; timer[15]                                                                                                                                         ; timer[15]                                                                                                                                         ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.336 ; sdvig[19]                                                                                                                                         ; sdvig[19]                                                                                                                                         ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.337 ; div9600[0]                                                                                                                                        ; div9600[0]                                                                                                                                        ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.485      ;
; 0.337 ; adrregADC[0]                                                                                                                                      ; adrregADC[0]                                                                                                                                      ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.485      ;
; 0.338 ; adrregADC[10]                                                                                                                                     ; adrregADC[10]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.486      ;
; 0.339 ; kodclocka[10]                                                                                                                                     ; kodclocka[10]                                                                                                                                     ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:rd_ptr_count|safe_q[4]                         ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:rd_ptr_count|safe_q[4]                         ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:rd_ptr_count|safe_q[6]                         ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:rd_ptr_count|safe_q[6]                         ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:rd_ptr_count|safe_q[8]                         ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:rd_ptr_count|safe_q[8]                         ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:rd_ptr_count|safe_q[10]                        ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:rd_ptr_count|safe_q[10]                        ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:wr_ptr|safe_q[0]                               ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:wr_ptr|safe_q[0]                               ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:wr_ptr|safe_q[3]                               ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:wr_ptr|safe_q[3]                               ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:wr_ptr|safe_q[5]                               ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:wr_ptr|safe_q[5]                               ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:wr_ptr|safe_q[7]                               ; myfiforam:fiforam|scfifo:scfifo_component|scfifo_rj71:auto_generated|a_dpfifo_2q71:dpfifo|cntr_skb:wr_ptr|safe_q[7]                               ; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.487      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'mypll|altpll_component|pll|clk[1]'                                                                                             ;
+-------+------------+------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.203 ; adrreg[0]  ; adrreg[0]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; wait192[1] ; wait192[1] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; wait192[0] ; wait192[0] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; resadd     ; resadd     ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.351      ;
; 0.336 ; adrreg[10] ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.484      ;
; 0.336 ; adrreg[11] ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.484      ;
; 0.339 ; adrreg[3]  ; adrreg[3]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; adrreg[5]  ; adrreg[5]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.487      ;
; 0.340 ; adrreg[1]  ; adrreg[1]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.488      ;
; 0.341 ; adrreg[7]  ; adrreg[7]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.489      ;
; 0.342 ; adrreg[8]  ; adrreg[8]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; adrreg[9]  ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; adrreg[12] ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.490      ;
; 0.343 ; adrreg[14] ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.491      ;
; 0.344 ; adrreg[17] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.492      ;
; 0.348 ; wait192[0] ; wait192[1] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.496      ;
; 0.349 ; adrreg[18] ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.497      ;
; 0.351 ; adrreg[2]  ; adrreg[2]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; adrreg[4]  ; adrreg[4]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.499      ;
; 0.352 ; adrreg[6]  ; adrreg[6]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.500      ;
; 0.355 ; adrreg[13] ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.503      ;
; 0.356 ; adrreg[15] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.504      ;
; 0.356 ; adrreg[16] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.504      ;
; 0.427 ; wait192[2] ; adrreg[0]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.581      ;
; 0.447 ; adrreg[0]  ; adrreg[1]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.597      ;
; 0.468 ; adrreg[10] ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.616      ;
; 0.468 ; adrreg[11] ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.616      ;
; 0.471 ; adrreg[3]  ; adrreg[4]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.619      ;
; 0.471 ; adrreg[5]  ; adrreg[6]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.619      ;
; 0.473 ; adrreg[7]  ; adrreg[8]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.621      ;
; 0.474 ; adrreg[8]  ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.622      ;
; 0.474 ; adrreg[12] ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.622      ;
; 0.475 ; adrreg[14] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.623      ;
; 0.484 ; adrreg[2]  ; adrreg[3]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.632      ;
; 0.484 ; adrreg[4]  ; adrreg[5]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.632      ;
; 0.485 ; adrreg[6]  ; adrreg[7]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.633      ;
; 0.488 ; adrreg[13] ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.636      ;
; 0.489 ; adrreg[16] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.637      ;
; 0.489 ; adrreg[15] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.637      ;
; 0.500 ; wait192[2] ; wait192[2] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.648      ;
; 0.502 ; adrreg[10] ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.650      ;
; 0.502 ; adrreg[11] ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.650      ;
; 0.505 ; adrreg[3]  ; adrreg[5]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.653      ;
; 0.505 ; adrreg[5]  ; adrreg[7]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.653      ;
; 0.507 ; adrreg[7]  ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.655      ;
; 0.508 ; adrreg[12] ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.656      ;
; 0.509 ; adrreg[14] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; adrreg[9]  ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.666      ;
; 0.518 ; adrreg[2]  ; adrreg[4]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.666      ;
; 0.518 ; adrreg[4]  ; adrreg[6]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.666      ;
; 0.519 ; adrreg[6]  ; adrreg[8]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.667      ;
; 0.521 ; adrreg[1]  ; adrreg[2]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.669      ;
; 0.522 ; adrreg[13] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.523 ; adrreg[15] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.671      ;
; 0.528 ; adrreg[17] ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.676      ;
; 0.536 ; adrreg[10] ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.684      ;
; 0.536 ; adrreg[11] ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.684      ;
; 0.539 ; adrreg[3]  ; adrreg[6]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.687      ;
; 0.539 ; adrreg[5]  ; adrreg[8]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.687      ;
; 0.542 ; wait192[0] ; adrreg[0]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.696      ;
; 0.542 ; adrreg[12] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.690      ;
; 0.543 ; adrreg[14] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.691      ;
; 0.547 ; wait192[1] ; adrreg[0]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.701      ;
; 0.550 ; adrreg[9]  ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.700      ;
; 0.552 ; wait192[1] ; wait192[2] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.700      ;
; 0.552 ; adrreg[2]  ; adrreg[5]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.700      ;
; 0.552 ; adrreg[4]  ; adrreg[7]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.700      ;
; 0.553 ; adrreg[6]  ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.701      ;
; 0.555 ; adrreg[1]  ; adrreg[3]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.703      ;
; 0.556 ; adrreg[13] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.704      ;
; 0.556 ; adrreg[8]  ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.706      ;
; 0.570 ; adrreg[10] ; adrreg[14] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.718      ;
; 0.570 ; adrreg[11] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.718      ;
; 0.573 ; adrreg[3]  ; adrreg[7]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.721      ;
; 0.573 ; adrreg[5]  ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.721      ;
; 0.576 ; adrreg[12] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.724      ;
; 0.580 ; adrreg[16] ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.728      ;
; 0.584 ; adrreg[9]  ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.734      ;
; 0.586 ; adrreg[2]  ; adrreg[6]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.734      ;
; 0.586 ; adrreg[4]  ; adrreg[8]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.734      ;
; 0.589 ; adrreg[1]  ; adrreg[4]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.737      ;
; 0.589 ; adrreg[7]  ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.739      ;
; 0.590 ; adrreg[13] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.738      ;
; 0.590 ; adrreg[8]  ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.740      ;
; 0.604 ; adrreg[10] ; adrreg[15] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.752      ;
; 0.604 ; adrreg[11] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.752      ;
; 0.607 ; adrreg[3]  ; adrreg[8]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.755      ;
; 0.610 ; adrreg[12] ; adrreg[17] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.758      ;
; 0.614 ; adrreg[15] ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.762      ;
; 0.615 ; wait192[0] ; wait192[2] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.763      ;
; 0.618 ; adrreg[9]  ; adrreg[13] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.768      ;
; 0.620 ; adrreg[2]  ; adrreg[7]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.768      ;
; 0.620 ; adrreg[4]  ; adrreg[9]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.768      ;
; 0.623 ; adrreg[1]  ; adrreg[5]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.771      ;
; 0.623 ; adrreg[7]  ; adrreg[11] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.773      ;
; 0.624 ; adrreg[8]  ; adrreg[12] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.774      ;
; 0.632 ; adrreg[0]  ; adrreg[2]  ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.782      ;
; 0.634 ; adrreg[14] ; adrreg[18] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.782      ;
; 0.635 ; adrreg[6]  ; adrreg[10] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.785      ;
; 0.638 ; adrreg[10] ; adrreg[16] ; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.786      ;
+-------+------------+------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'oe'                                                                             ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.203 ; read      ; read    ; oe           ; oe          ; 0.000        ; 0.000      ; 0.351      ;
; 0.284 ; RKSMEM[1] ; read    ; bls0we       ; oe          ; 0.000        ; 0.041      ; 0.473      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'mypll|altpll_component|pll|clk[1]'                                                                    ;
+--------+-----------+------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node    ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------+--------------+-----------------------------------+--------------+------------+------------+
; -2.535 ; RKSMEM[7] ; wait192[1] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.655     ; 0.918      ;
; -2.535 ; RKSMEM[7] ; wait192[0] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.655     ; 0.918      ;
; -2.535 ; RKSMEM[7] ; wait192[2] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.655     ; 0.918      ;
; -2.535 ; RKSMEM[7] ; resadd     ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.655     ; 0.918      ;
; -2.505 ; RKSMEM[7] ; adrreg[10] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.645     ; 0.898      ;
; -2.505 ; RKSMEM[7] ; adrreg[11] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.645     ; 0.898      ;
; -2.505 ; RKSMEM[7] ; adrreg[12] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.645     ; 0.898      ;
; -2.505 ; RKSMEM[7] ; adrreg[13] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.645     ; 0.898      ;
; -2.505 ; RKSMEM[7] ; adrreg[14] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.645     ; 0.898      ;
; -2.505 ; RKSMEM[7] ; adrreg[15] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.645     ; 0.898      ;
; -2.505 ; RKSMEM[7] ; adrreg[16] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.645     ; 0.898      ;
; -2.505 ; RKSMEM[7] ; adrreg[17] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.645     ; 0.898      ;
; -2.505 ; RKSMEM[7] ; adrreg[18] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.645     ; 0.898      ;
; -2.395 ; RKSMEM[7] ; adrreg[0]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.649     ; 0.784      ;
; -2.311 ; RKSMEM[7] ; adrreg[1]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.647     ; 0.702      ;
; -2.311 ; RKSMEM[7] ; adrreg[2]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.647     ; 0.702      ;
; -2.311 ; RKSMEM[7] ; adrreg[3]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.647     ; 0.702      ;
; -2.311 ; RKSMEM[7] ; adrreg[4]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.647     ; 0.702      ;
; -2.311 ; RKSMEM[7] ; adrreg[5]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.647     ; 0.702      ;
; -2.311 ; RKSMEM[7] ; adrreg[6]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.647     ; 0.702      ;
; -2.311 ; RKSMEM[7] ; adrreg[7]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.647     ; 0.702      ;
; -2.311 ; RKSMEM[7] ; adrreg[8]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.647     ; 0.702      ;
; -2.311 ; RKSMEM[7] ; adrreg[9]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.008        ; -1.647     ; 0.702      ;
+--------+-----------+------------+--------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'readfifo'                                                                                          ;
+--------+------------+---------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+---------+-----------------------------------+-------------+--------------+------------+------------+
; -0.049 ; resgetfifo ; getfifo ; mypll|altpll_component|pll|clk[0] ; readfifo    ; 0.008        ; 0.630      ; 0.717      ;
+--------+------------+---------+-----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'readfiforam'                                                                                             ;
+--------+---------------+------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node    ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.041 ; resgetfiforam ; getfiforam ; mypll|altpll_component|pll|clk[0] ; readfiforam ; 0.008        ; 0.637      ; 0.716      ;
+--------+---------------+------------+-----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'go'                                                                                                 ;
+-------+-----------+------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.113 ; fixtimer  ; firsttimer ; mypll|altpll_component|pll|clk[0] ; go          ; 0.008        ; 0.776      ; 0.701      ;
+-------+-----------+------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'bls0we'                                                                                               ;
+-------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node     ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.395 ; outgo~reg0 ; firstslave  ; mypll|altpll_component|pll|clk[0] ; bls0we      ; 0.008        ; 1.808      ; 1.451      ;
; 0.415 ; resetgo    ; go          ; mypll|altpll_component|pll|clk[0] ; bls0we      ; 0.008        ; 1.660      ; 1.283      ;
; 0.423 ; resadd     ; write       ; mypll|altpll_component|pll|clk[1] ; bls0we      ; 0.008        ; 1.687      ; 1.302      ;
; 0.491 ; resvistrel ; imit        ; mypll|altpll_component|pll|clk[0] ; bls0we      ; 0.008        ; 1.676      ; 1.223      ;
; 0.820 ; getfiforam ; readfiforam ; readfiforam                       ; bls0we      ; 1.000        ; 0.916      ; 1.126      ;
; 0.864 ; getfifo    ; readfifo    ; readfifo                          ; bls0we      ; 1.000        ; 0.816      ; 0.982      ;
+-------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'foto'                                                                                                 ;
+-------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node     ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.463 ; resvistrel ; vistrel     ; mypll|altpll_component|pll|clk[0] ; foto        ; 0.008        ; 1.871      ; 1.446      ;
; 0.570 ; RKS[0]     ; kadrvistrel ; bls0we                            ; foto        ; 1.000        ; 0.322      ; 0.782      ;
+-------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'oe'                                                                                              ;
+-------+-----------+---------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+-----------------------------------+-------------+--------------+------------+------------+
; 0.464 ; resadd    ; read    ; mypll|altpll_component|pll|clk[1] ; oe          ; 0.008        ; 1.728      ; 1.302      ;
+-------+-----------+---------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'bls0we'                                                                                                 ;
+--------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node     ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.601 ; resvistrel ; imit        ; mypll|altpll_component|pll|clk[0] ; bls0we      ; 0.000        ; 1.676      ; 1.223      ;
; -0.533 ; resadd     ; write       ; mypll|altpll_component|pll|clk[1] ; bls0we      ; 0.000        ; 1.687      ; 1.302      ;
; -0.525 ; resetgo    ; go          ; mypll|altpll_component|pll|clk[0] ; bls0we      ; 0.000        ; 1.660      ; 1.283      ;
; -0.505 ; outgo~reg0 ; firstslave  ; mypll|altpll_component|pll|clk[0] ; bls0we      ; 0.000        ; 1.808      ; 1.451      ;
; 0.018  ; getfifo    ; readfifo    ; readfifo                          ; bls0we      ; 0.000        ; 0.816      ; 0.982      ;
; 0.062  ; getfiforam ; readfiforam ; readfiforam                       ; bls0we      ; 0.000        ; 0.916      ; 1.126      ;
+--------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'oe'                                                                                                ;
+--------+-----------+---------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+-----------------------------------+-------------+--------------+------------+------------+
; -0.574 ; resadd    ; read    ; mypll|altpll_component|pll|clk[1] ; oe          ; 0.000        ; 1.728      ; 1.302      ;
+--------+-----------+---------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'foto'                                                                                                   ;
+--------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node     ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.573 ; resvistrel ; vistrel     ; mypll|altpll_component|pll|clk[0] ; foto        ; 0.000        ; 1.871      ; 1.446      ;
; 0.312  ; RKS[0]     ; kadrvistrel ; bls0we                            ; foto        ; 0.000        ; 0.322      ; 0.782      ;
+--------+------------+-------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'go'                                                                                                   ;
+--------+-----------+------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node    ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.223 ; fixtimer  ; firsttimer ; mypll|altpll_component|pll|clk[0] ; go          ; 0.000        ; 0.776      ; 0.701      ;
+--------+-----------+------------+-----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'readfiforam'                                                                                              ;
+--------+---------------+------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node    ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.069 ; resgetfiforam ; getfiforam ; mypll|altpll_component|pll|clk[0] ; readfiforam ; 0.000        ; 0.637      ; 0.716      ;
+--------+---------------+------------+-----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'readfifo'                                                                                           ;
+--------+------------+---------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+---------+-----------------------------------+-------------+--------------+------------+------------+
; -0.061 ; resgetfifo ; getfifo ; mypll|altpll_component|pll|clk[0] ; readfifo    ; 0.000        ; 0.630      ; 0.717      ;
+--------+------------+---------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'mypll|altpll_component|pll|clk[1]'                                                                    ;
+-------+-----------+------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+--------------+-----------------------------------+--------------+------------+------------+
; 2.201 ; RKSMEM[7] ; adrreg[1]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.702      ;
; 2.201 ; RKSMEM[7] ; adrreg[2]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.702      ;
; 2.201 ; RKSMEM[7] ; adrreg[3]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.702      ;
; 2.201 ; RKSMEM[7] ; adrreg[4]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.702      ;
; 2.201 ; RKSMEM[7] ; adrreg[5]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.702      ;
; 2.201 ; RKSMEM[7] ; adrreg[6]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.702      ;
; 2.201 ; RKSMEM[7] ; adrreg[7]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.702      ;
; 2.201 ; RKSMEM[7] ; adrreg[8]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.702      ;
; 2.201 ; RKSMEM[7] ; adrreg[9]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.702      ;
; 2.285 ; RKSMEM[7] ; adrreg[0]  ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.649     ; 0.784      ;
; 2.395 ; RKSMEM[7] ; adrreg[10] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.645     ; 0.898      ;
; 2.395 ; RKSMEM[7] ; adrreg[11] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.645     ; 0.898      ;
; 2.395 ; RKSMEM[7] ; adrreg[12] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.645     ; 0.898      ;
; 2.395 ; RKSMEM[7] ; adrreg[13] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.645     ; 0.898      ;
; 2.395 ; RKSMEM[7] ; adrreg[14] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.645     ; 0.898      ;
; 2.395 ; RKSMEM[7] ; adrreg[15] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.645     ; 0.898      ;
; 2.395 ; RKSMEM[7] ; adrreg[16] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.645     ; 0.898      ;
; 2.395 ; RKSMEM[7] ; adrreg[17] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.645     ; 0.898      ;
; 2.395 ; RKSMEM[7] ; adrreg[18] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.645     ; 0.898      ;
; 2.425 ; RKSMEM[7] ; wait192[1] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.655     ; 0.918      ;
; 2.425 ; RKSMEM[7] ; wait192[0] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.655     ; 0.918      ;
; 2.425 ; RKSMEM[7] ; wait192[2] ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.655     ; 0.918      ;
; 2.425 ; RKSMEM[7] ; resadd     ; bls0we       ; mypll|altpll_component|pll|clk[1] ; 0.000        ; -1.655     ; 0.918      ;
+-------+-----------+------------+--------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bls0we'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; bls0we ; Rise       ; bls0we         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; RKS[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKS[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; RKS[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKS[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; firstslave     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; firstslave     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; go             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; go             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; imit           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; imit           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; readfifo       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; readfifo       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; readfiforam    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; readfiforam    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; bls0we ; Rise       ; write          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; bls0we ; Rise       ; write          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[8]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[8]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; POROG[9]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; POROG[9]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKSMEM[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKSMEM[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKS[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKS[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; RKS[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; RKS[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; bls0we|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; bls0we|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; firstslave|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; firstslave|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; go|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; bls0we ; Rise       ; go|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; bls0we ; Rise       ; imit|clk       ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'foto'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; foto  ; Rise       ; foto                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; foto  ; Rise       ; kadrvistrel         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; foto  ; Rise       ; kadrvistrel         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; foto  ; Rise       ; vistrel             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; foto  ; Rise       ; vistrel             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; foto  ; Rise       ; autovistrel|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; foto  ; Rise       ; autovistrel|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; foto  ; Rise       ; autovistrel|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; foto  ; Rise       ; autovistrel|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; foto  ; Rise       ; flash|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; foto  ; Rise       ; flash|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; foto  ; Rise       ; flash|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; foto  ; Rise       ; flash|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; foto  ; Rise       ; foto|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; foto  ; Rise       ; foto|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; foto  ; Rise       ; kadrvistrel|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; foto  ; Rise       ; kadrvistrel|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; foto  ; Rise       ; vistrel|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; foto  ; Rise       ; vistrel|clk         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+---------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'oe'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------------+-------+------------+------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; oe    ; Rise       ; oe         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; oe    ; Rise       ; read       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; oe    ; Rise       ; read       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; oe    ; Rise       ; oe|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; oe    ; Rise       ; oe|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; oe    ; Rise       ; read|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; oe    ; Rise       ; read|clk   ;
+--------+--------------+----------------+------------------+-------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'go'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; go    ; Rise       ; firsttimer     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; go    ; Rise       ; firsttimer     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; go    ; Rise       ; firsttimer|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; go    ; Rise       ; firsttimer|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; go    ; Rise       ; go|regout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; go    ; Rise       ; go|regout      ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'readfifo'                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; readfifo ; Rise       ; getfifo         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; readfifo ; Rise       ; getfifo         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; readfifo ; Rise       ; getfifo|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; readfifo ; Rise       ; getfifo|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; readfifo ; Rise       ; readfifo|regout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; readfifo ; Rise       ; readfifo|regout ;
+--------+--------------+----------------+------------------+----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'readfiforam'                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; readfiforam ; Rise       ; getfiforam         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; readfiforam ; Rise       ; getfiforam         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; readfiforam ; Rise       ; getfiforam|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; readfiforam ; Rise       ; getfiforam|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; readfiforam ; Rise       ; readfiforam|regout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; readfiforam ; Rise       ; readfiforam|regout ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'mypll|altpll_component|pll|clk[1]'                                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[0]                                     ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[0]                                     ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[10]                                    ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[10]                                    ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[11]                                    ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[11]                                    ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[12]                                    ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[12]                                    ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[13]                                    ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[13]                                    ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[14]                                    ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[14]                                    ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[15]                                    ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[15]                                    ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[16]                                    ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[16]                                    ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[17]                                    ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[17]                                    ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[18]                                    ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[18]                                    ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[1]                                     ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[1]                                     ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[2]                                     ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[2]                                     ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[3]                                     ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[3]                                     ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[4]                                     ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[4]                                     ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[5]                                     ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[5]                                     ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[6]                                     ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[6]                                     ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[7]                                     ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[7]                                     ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[8]                                     ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[8]                                     ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[9]                                     ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[9]                                     ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; resadd                                        ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; resadd                                        ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[0]                                    ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[0]                                    ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[1]                                    ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[1]                                    ;
; 1.604 ; 2.604        ; 1.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[2]                                    ;
; 1.604 ; 2.604        ; 1.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[2]                                    ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[0]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[0]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[10]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[10]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[11]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[11]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[12]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[12]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[13]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[13]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[14]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[14]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[15]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[15]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[16]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[16]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[17]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[17]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[18]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[18]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[1]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[1]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[2]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[2]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[3]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[3]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[4]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[4]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[5]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[5]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[6]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[6]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[7]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[7]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[8]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[8]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[9]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; adrreg[9]|clk                                 ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; mypll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; mypll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; mypll|altpll_component|_clk1~clkctrl|outclk   ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; mypll|altpll_component|_clk1~clkctrl|outclk   ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; resadd|clk                                    ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; resadd|clk                                    ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[0]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[0]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[1]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[1]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; High Pulse Width ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[2]|clk                                ;
; 2.604 ; 2.604        ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[1] ; Rise       ; wait192[2]|clk                                ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'mypll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                                                                                                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg1 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg1 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg2 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg2 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg3 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg3 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg4 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg4 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg5 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg5 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg6 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg6 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg7 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg7 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg8 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg8 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg9 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~porta_address_reg9 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg1 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg1 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg2 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg2 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg3 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg3 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg4 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg4 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg5 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg5 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg6 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg6 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg7 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg7 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg8 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg8 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg9 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_address_reg9 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_datain_reg0  ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_datain_reg0  ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_datain_reg1  ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_datain_reg1  ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_datain_reg2  ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_datain_reg2  ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_datain_reg3  ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_datain_reg3  ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_memory_reg0  ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_memory_reg0  ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_we_reg       ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a0~portb_we_reg       ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a10~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a10~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a11~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a11~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a12~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a12~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a13~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a13~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a14~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a14~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a15~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a15~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a16~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a16~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a17~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a17~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a18~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a18~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a19~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a19~portb_memory_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg1 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg1 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg2 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg2 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg3 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg3 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg4 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg4 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg5 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg5 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg6 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg6 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg7 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg7 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg8 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg8 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg9 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~porta_address_reg9 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~portb_address_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~portb_address_reg0 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~portb_address_reg1 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~portb_address_reg1 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~portb_address_reg2 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~portb_address_reg2 ;
; 3.081 ; 5.208        ; 2.127          ; High Pulse Width ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~portb_address_reg3 ;
; 3.081 ; 5.208        ; 2.127          ; Low Pulse Width  ; mypll|altpll_component|pll|clk[0] ; Rise       ; fifotimer:myfifotimer|scfifo:scfifo_component|scfifo_8j71:auto_generated|a_dpfifo_fp71:dpfifo|dpram_tk51:FIFOram|altsyncram_gtl1:altsyncram2|altsyncram_fne1:altsyncram3|ram_block4a1~portb_address_reg3 ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'a12mhz'                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+
; 41.666 ; 41.666       ; 0.000          ; High Pulse Width ; a12mhz ; Rise       ; a12mhz|combout                      ;
; 41.666 ; 41.666       ; 0.000          ; High Pulse Width ; a12mhz ; Rise       ; mypll|altpll_component|pll|clk[0]   ;
; 41.666 ; 41.666       ; 0.000          ; High Pulse Width ; a12mhz ; Rise       ; mypll|altpll_component|pll|clk[1]   ;
; 41.666 ; 41.666       ; 0.000          ; High Pulse Width ; a12mhz ; Rise       ; mypll|altpll_component|pll|inclk[0] ;
; 41.667 ; 41.667       ; 0.000          ; Low Pulse Width  ; a12mhz ; Rise       ; a12mhz|combout                      ;
; 41.667 ; 41.667       ; 0.000          ; Low Pulse Width  ; a12mhz ; Rise       ; mypll|altpll_component|pll|clk[0]   ;
; 41.667 ; 41.667       ; 0.000          ; Low Pulse Width  ; a12mhz ; Rise       ; mypll|altpll_component|pll|clk[1]   ;
; 41.667 ; 41.667       ; 0.000          ; Low Pulse Width  ; a12mhz ; Rise       ; mypll|altpll_component|pll|inclk[0] ;
; 80.953 ; 83.333       ; 2.380          ; Port Rate        ; a12mhz ; Rise       ; a12mhz                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+--------------+------------+-------+-------+------------+-----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+--------------+------------+-------+-------+------------+-----------------------------------+
; adresbus[*]  ; bls0we     ; 3.579 ; 3.579 ; Rise       ; bls0we                            ;
;  adresbus[0] ; bls0we     ; 3.579 ; 3.579 ; Rise       ; bls0we                            ;
;  adresbus[1] ; bls0we     ; 3.349 ; 3.349 ; Rise       ; bls0we                            ;
;  adresbus[2] ; bls0we     ; 3.274 ; 3.274 ; Rise       ; bls0we                            ;
;  adresbus[3] ; bls0we     ; 3.541 ; 3.541 ; Rise       ; bls0we                            ;
;  adresbus[4] ; bls0we     ; 3.352 ; 3.352 ; Rise       ; bls0we                            ;
;  adresbus[5] ; bls0we     ; 3.397 ; 3.397 ; Rise       ; bls0we                            ;
; cs           ; bls0we     ; 3.412 ; 3.412 ; Rise       ; bls0we                            ;
; databus[*]   ; bls0we     ; 2.570 ; 2.570 ; Rise       ; bls0we                            ;
;  databus[0]  ; bls0we     ; 2.518 ; 2.518 ; Rise       ; bls0we                            ;
;  databus[1]  ; bls0we     ; 2.329 ; 2.329 ; Rise       ; bls0we                            ;
;  databus[2]  ; bls0we     ; 2.359 ; 2.359 ; Rise       ; bls0we                            ;
;  databus[3]  ; bls0we     ; 2.239 ; 2.239 ; Rise       ; bls0we                            ;
;  databus[4]  ; bls0we     ; 2.570 ; 2.570 ; Rise       ; bls0we                            ;
;  databus[5]  ; bls0we     ; 2.130 ; 2.130 ; Rise       ; bls0we                            ;
;  databus[6]  ; bls0we     ; 2.169 ; 2.169 ; Rise       ; bls0we                            ;
;  databus[7]  ; bls0we     ; 2.054 ; 2.054 ; Rise       ; bls0we                            ;
; acdata[*]    ; a12mhz     ; 3.662 ; 3.662 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[2]   ; a12mhz     ; 3.571 ; 3.571 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[3]   ; a12mhz     ; 3.542 ; 3.542 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[4]   ; a12mhz     ; 3.540 ; 3.540 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[5]   ; a12mhz     ; 3.505 ; 3.505 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[6]   ; a12mhz     ; 3.576 ; 3.576 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[7]   ; a12mhz     ; 3.542 ; 3.542 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[8]   ; a12mhz     ; 3.637 ; 3.637 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[9]   ; a12mhz     ; 3.643 ; 3.643 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[10]  ; a12mhz     ; 3.661 ; 3.661 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[11]  ; a12mhz     ; 3.662 ; 3.662 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; adresbus[*]  ; oe         ; 3.119 ; 3.119 ; Rise       ; oe                                ;
;  adresbus[0] ; oe         ; 2.387 ; 2.387 ; Rise       ; oe                                ;
;  adresbus[1] ; oe         ; 2.609 ; 2.609 ; Rise       ; oe                                ;
;  adresbus[2] ; oe         ; 3.010 ; 3.010 ; Rise       ; oe                                ;
;  adresbus[3] ; oe         ; 3.119 ; 3.119 ; Rise       ; oe                                ;
;  adresbus[4] ; oe         ; 3.016 ; 3.016 ; Rise       ; oe                                ;
;  adresbus[5] ; oe         ; 3.061 ; 3.061 ; Rise       ; oe                                ;
; cs           ; oe         ; 3.076 ; 3.076 ; Rise       ; oe                                ;
+--------------+------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+--------------+------------+--------+--------+------------+-----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+--------------+------------+--------+--------+------------+-----------------------------------+
; adresbus[*]  ; bls0we     ; -2.153 ; -2.153 ; Rise       ; bls0we                            ;
;  adresbus[0] ; bls0we     ; -2.153 ; -2.153 ; Rise       ; bls0we                            ;
;  adresbus[1] ; bls0we     ; -2.180 ; -2.180 ; Rise       ; bls0we                            ;
;  adresbus[2] ; bls0we     ; -2.582 ; -2.582 ; Rise       ; bls0we                            ;
;  adresbus[3] ; bls0we     ; -2.809 ; -2.809 ; Rise       ; bls0we                            ;
;  adresbus[4] ; bls0we     ; -2.332 ; -2.332 ; Rise       ; bls0we                            ;
;  adresbus[5] ; bls0we     ; -2.299 ; -2.299 ; Rise       ; bls0we                            ;
; cs           ; bls0we     ; -2.236 ; -2.236 ; Rise       ; bls0we                            ;
; databus[*]   ; bls0we     ; -1.768 ; -1.768 ; Rise       ; bls0we                            ;
;  databus[0]  ; bls0we     ; -1.768 ; -1.768 ; Rise       ; bls0we                            ;
;  databus[1]  ; bls0we     ; -2.133 ; -2.133 ; Rise       ; bls0we                            ;
;  databus[2]  ; bls0we     ; -1.925 ; -1.925 ; Rise       ; bls0we                            ;
;  databus[3]  ; bls0we     ; -1.967 ; -1.967 ; Rise       ; bls0we                            ;
;  databus[4]  ; bls0we     ; -1.916 ; -1.916 ; Rise       ; bls0we                            ;
;  databus[5]  ; bls0we     ; -1.980 ; -1.980 ; Rise       ; bls0we                            ;
;  databus[6]  ; bls0we     ; -1.794 ; -1.794 ; Rise       ; bls0we                            ;
;  databus[7]  ; bls0we     ; -1.809 ; -1.809 ; Rise       ; bls0we                            ;
; acdata[*]    ; a12mhz     ; -3.387 ; -3.387 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[2]   ; a12mhz     ; -3.453 ; -3.453 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[3]   ; a12mhz     ; -3.424 ; -3.424 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[4]   ; a12mhz     ; -3.422 ; -3.422 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[5]   ; a12mhz     ; -3.387 ; -3.387 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[6]   ; a12mhz     ; -3.458 ; -3.458 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[7]   ; a12mhz     ; -3.424 ; -3.424 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[8]   ; a12mhz     ; -3.519 ; -3.519 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[9]   ; a12mhz     ; -3.525 ; -3.525 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[10]  ; a12mhz     ; -3.543 ; -3.543 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[11]  ; a12mhz     ; -3.544 ; -3.544 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; adresbus[*]  ; oe         ; -2.269 ; -2.269 ; Rise       ; oe                                ;
;  adresbus[0] ; oe         ; -2.269 ; -2.269 ; Rise       ; oe                                ;
;  adresbus[1] ; oe         ; -2.491 ; -2.491 ; Rise       ; oe                                ;
;  adresbus[2] ; oe         ; -2.892 ; -2.892 ; Rise       ; oe                                ;
;  adresbus[3] ; oe         ; -3.001 ; -3.001 ; Rise       ; oe                                ;
;  adresbus[4] ; oe         ; -2.898 ; -2.898 ; Rise       ; oe                                ;
;  adresbus[5] ; oe         ; -2.943 ; -2.943 ; Rise       ; oe                                ;
; cs           ; oe         ; -2.958 ; -2.958 ; Rise       ; oe                                ;
+--------------+------------+--------+--------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------+-------------+-------+-------+------------+-----------------------------------+
; Data Port     ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+---------------+-------------+-------+-------+------------+-----------------------------------+
; adresmem[*]   ; bls0we      ; 5.466 ; 5.466 ; Rise       ; bls0we                            ;
;  adresmem[0]  ; bls0we      ; 5.180 ; 5.180 ; Rise       ; bls0we                            ;
;  adresmem[1]  ; bls0we      ; 4.625 ; 4.625 ; Rise       ; bls0we                            ;
;  adresmem[2]  ; bls0we      ; 4.988 ; 4.988 ; Rise       ; bls0we                            ;
;  adresmem[3]  ; bls0we      ; 5.053 ; 5.053 ; Rise       ; bls0we                            ;
;  adresmem[4]  ; bls0we      ; 4.870 ; 4.870 ; Rise       ; bls0we                            ;
;  adresmem[5]  ; bls0we      ; 4.830 ; 4.830 ; Rise       ; bls0we                            ;
;  adresmem[6]  ; bls0we      ; 4.877 ; 4.877 ; Rise       ; bls0we                            ;
;  adresmem[7]  ; bls0we      ; 4.884 ; 4.884 ; Rise       ; bls0we                            ;
;  adresmem[8]  ; bls0we      ; 4.894 ; 4.894 ; Rise       ; bls0we                            ;
;  adresmem[9]  ; bls0we      ; 5.080 ; 5.080 ; Rise       ; bls0we                            ;
;  adresmem[10] ; bls0we      ; 5.093 ; 5.093 ; Rise       ; bls0we                            ;
;  adresmem[11] ; bls0we      ; 5.279 ; 5.279 ; Rise       ; bls0we                            ;
;  adresmem[12] ; bls0we      ; 5.296 ; 5.296 ; Rise       ; bls0we                            ;
;  adresmem[13] ; bls0we      ; 5.278 ; 5.278 ; Rise       ; bls0we                            ;
;  adresmem[14] ; bls0we      ; 5.466 ; 5.466 ; Rise       ; bls0we                            ;
;  adresmem[15] ; bls0we      ; 4.842 ; 4.842 ; Rise       ; bls0we                            ;
;  adresmem[16] ; bls0we      ; 4.947 ; 4.947 ; Rise       ; bls0we                            ;
;  adresmem[17] ; bls0we      ; 5.024 ; 5.024 ; Rise       ; bls0we                            ;
;  adresmem[18] ; bls0we      ; 4.916 ; 4.916 ; Rise       ; bls0we                            ;
; databus[*]    ; bls0we      ; 6.446 ; 6.446 ; Rise       ; bls0we                            ;
;  databus[0]   ; bls0we      ; 6.446 ; 6.446 ; Rise       ; bls0we                            ;
;  databus[1]   ; bls0we      ; 5.563 ; 5.563 ; Rise       ; bls0we                            ;
;  databus[2]   ; bls0we      ; 5.637 ; 5.637 ; Rise       ; bls0we                            ;
;  databus[3]   ; bls0we      ; 5.196 ; 5.196 ; Rise       ; bls0we                            ;
;  databus[4]   ; bls0we      ; 5.367 ; 5.367 ; Rise       ; bls0we                            ;
;  databus[5]   ; bls0we      ; 5.109 ; 5.109 ; Rise       ; bls0we                            ;
;  databus[6]   ; bls0we      ; 5.562 ; 5.562 ; Rise       ; bls0we                            ;
;  databus[7]   ; bls0we      ; 5.699 ; 5.699 ; Rise       ; bls0we                            ;
; datamem[*]    ; bls0we      ; 6.252 ; 6.252 ; Rise       ; bls0we                            ;
;  datamem[0]   ; bls0we      ; 5.939 ; 5.939 ; Rise       ; bls0we                            ;
;  datamem[1]   ; bls0we      ; 5.939 ; 5.939 ; Rise       ; bls0we                            ;
;  datamem[2]   ; bls0we      ; 6.151 ; 6.151 ; Rise       ; bls0we                            ;
;  datamem[3]   ; bls0we      ; 6.155 ; 6.155 ; Rise       ; bls0we                            ;
;  datamem[4]   ; bls0we      ; 6.252 ; 6.252 ; Rise       ; bls0we                            ;
;  datamem[5]   ; bls0we      ; 6.068 ; 6.068 ; Rise       ; bls0we                            ;
;  datamem[6]   ; bls0we      ; 6.078 ; 6.078 ; Rise       ; bls0we                            ;
;  datamem[7]   ; bls0we      ; 6.078 ; 6.078 ; Rise       ; bls0we                            ;
; oemem         ; bls0we      ; 6.249 ; 6.249 ; Rise       ; bls0we                            ;
; wemem         ; bls0we      ; 6.183 ; 6.183 ; Rise       ; bls0we                            ;
; datamem[*]    ; bls0we      ; 6.252 ; 6.252 ; Fall       ; bls0we                            ;
;  datamem[0]   ; bls0we      ; 5.939 ; 5.939 ; Fall       ; bls0we                            ;
;  datamem[1]   ; bls0we      ; 5.939 ; 5.939 ; Fall       ; bls0we                            ;
;  datamem[2]   ; bls0we      ; 6.151 ; 6.151 ; Fall       ; bls0we                            ;
;  datamem[3]   ; bls0we      ; 6.155 ; 6.155 ; Fall       ; bls0we                            ;
;  datamem[4]   ; bls0we      ; 6.252 ; 6.252 ; Fall       ; bls0we                            ;
;  datamem[5]   ; bls0we      ; 6.068 ; 6.068 ; Fall       ; bls0we                            ;
;  datamem[6]   ; bls0we      ; 6.078 ; 6.078 ; Fall       ; bls0we                            ;
;  datamem[7]   ; bls0we      ; 6.078 ; 6.078 ; Fall       ; bls0we                            ;
; oemem         ; bls0we      ; 6.249 ; 6.249 ; Fall       ; bls0we                            ;
; wemem         ; bls0we      ; 6.183 ; 6.183 ; Fall       ; bls0we                            ;
; databus[*]    ; foto        ; 5.570 ; 5.570 ; Rise       ; foto                              ;
;  databus[1]   ; foto        ; 5.570 ; 5.570 ; Rise       ; foto                              ;
; databus[*]    ; go          ; 4.087 ; 4.087 ; Rise       ; go                                ;
;  databus[7]   ; go          ; 4.087 ; 4.087 ; Rise       ; go                                ;
; databus[*]    ; go          ; 4.087 ; 4.087 ; Fall       ; go                                ;
;  databus[7]   ; go          ; 4.087 ; 4.087 ; Fall       ; go                                ;
; adresmem[*]   ; a12mhz      ; 3.386 ; 3.386 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[0]  ; a12mhz      ; 3.357 ; 3.357 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[1]  ; a12mhz      ; 2.978 ; 2.978 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[2]  ; a12mhz      ; 2.899 ; 2.899 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[3]  ; a12mhz      ; 2.945 ; 2.945 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[4]  ; a12mhz      ; 2.782 ; 2.782 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[5]  ; a12mhz      ; 2.723 ; 2.723 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[6]  ; a12mhz      ; 2.791 ; 2.791 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[7]  ; a12mhz      ; 2.797 ; 2.797 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[8]  ; a12mhz      ; 2.807 ; 2.807 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[9]  ; a12mhz      ; 2.917 ; 2.917 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[10] ; a12mhz      ; 3.202 ; 3.202 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[11] ; a12mhz      ; 3.362 ; 3.362 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[12] ; a12mhz      ; 3.385 ; 3.385 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[13] ; a12mhz      ; 3.386 ; 3.386 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[14] ; a12mhz      ; 3.189 ; 3.189 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[15] ; a12mhz      ; 3.171 ; 3.171 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[16] ; a12mhz      ; 3.212 ; 3.212 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[17] ; a12mhz      ; 3.160 ; 3.160 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[18] ; a12mhz      ; 3.060 ; 3.060 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; clockADC      ; a12mhz      ; 2.742 ; 2.742 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; databus[*]    ; a12mhz      ; 6.320 ; 6.320 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[0]   ; a12mhz      ; 6.087 ; 6.087 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[1]   ; a12mhz      ; 5.690 ; 5.690 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[2]   ; a12mhz      ; 6.222 ; 6.222 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[3]   ; a12mhz      ; 6.182 ; 6.182 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[4]   ; a12mhz      ; 6.194 ; 6.194 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[5]   ; a12mhz      ; 6.320 ; 6.320 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[6]   ; a12mhz      ; 6.171 ; 6.171 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[7]   ; a12mhz      ; 6.021 ; 6.021 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; datamem[*]    ; a12mhz      ; 3.161 ; 3.161 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[0]   ; a12mhz      ; 3.064 ; 3.064 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[1]   ; a12mhz      ; 3.072 ; 3.072 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[2]   ; a12mhz      ; 3.161 ; 3.161 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[3]   ; a12mhz      ; 3.151 ; 3.151 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[4]   ; a12mhz      ; 3.107 ; 3.107 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[5]   ; a12mhz      ; 2.937 ; 2.937 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[6]   ; a12mhz      ; 2.828 ; 2.828 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[7]   ; a12mhz      ; 2.990 ; 2.990 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mclock        ; a12mhz      ; 2.704 ; 2.704 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mdata         ; a12mhz      ; 2.919 ; 2.919 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mfsync        ; a12mhz      ; 2.824 ; 2.824 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mlsync        ; a12mhz      ; 2.711 ; 2.711 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; outgo         ; a12mhz      ; 2.754 ; 2.754 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; svetodiod     ; a12mhz      ; 2.885 ; 2.885 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; wemem         ; a12mhz      ; 3.239 ; 3.239 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; adresmem[*]   ; a12mhz      ; 3.673 ; 3.673 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[0]  ; a12mhz      ; 3.165 ; 3.165 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[1]  ; a12mhz      ; 3.164 ; 3.164 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[2]  ; a12mhz      ; 3.337 ; 3.337 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[3]  ; a12mhz      ; 3.442 ; 3.442 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[4]  ; a12mhz      ; 3.239 ; 3.239 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[5]  ; a12mhz      ; 3.009 ; 3.009 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[6]  ; a12mhz      ; 3.237 ; 3.237 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[7]  ; a12mhz      ; 3.270 ; 3.270 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[8]  ; a12mhz      ; 3.245 ; 3.245 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[9]  ; a12mhz      ; 3.364 ; 3.364 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[10] ; a12mhz      ; 3.235 ; 3.235 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[11] ; a12mhz      ; 3.373 ; 3.373 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[12] ; a12mhz      ; 3.395 ; 3.395 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[13] ; a12mhz      ; 3.673 ; 3.673 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[14] ; a12mhz      ; 3.352 ; 3.352 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[15] ; a12mhz      ; 2.870 ; 2.870 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[16] ; a12mhz      ; 2.973 ; 2.973 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[17] ; a12mhz      ; 2.896 ; 2.896 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[18] ; a12mhz      ; 2.784 ; 2.784 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
; databus[*]    ; oe          ; 6.128 ; 6.128 ; Rise       ; oe                                ;
;  databus[0]   ; oe          ; 6.128 ; 6.128 ; Rise       ; oe                                ;
;  databus[1]   ; oe          ; 6.128 ; 6.128 ; Rise       ; oe                                ;
;  databus[2]   ; oe          ; 6.025 ; 6.025 ; Rise       ; oe                                ;
;  databus[3]   ; oe          ; 5.921 ; 5.921 ; Rise       ; oe                                ;
;  databus[4]   ; oe          ; 5.921 ; 5.921 ; Rise       ; oe                                ;
;  databus[5]   ; oe          ; 5.700 ; 5.700 ; Rise       ; oe                                ;
;  databus[6]   ; oe          ; 5.700 ; 5.700 ; Rise       ; oe                                ;
;  databus[7]   ; oe          ; 5.565 ; 5.565 ; Rise       ; oe                                ;
; databus[*]    ; oe          ; 6.128 ; 6.128 ; Fall       ; oe                                ;
;  databus[0]   ; oe          ; 6.128 ; 6.128 ; Fall       ; oe                                ;
;  databus[1]   ; oe          ; 6.128 ; 6.128 ; Fall       ; oe                                ;
;  databus[2]   ; oe          ; 6.025 ; 6.025 ; Fall       ; oe                                ;
;  databus[3]   ; oe          ; 5.921 ; 5.921 ; Fall       ; oe                                ;
;  databus[4]   ; oe          ; 5.921 ; 5.921 ; Fall       ; oe                                ;
;  databus[5]   ; oe          ; 5.700 ; 5.700 ; Fall       ; oe                                ;
;  databus[6]   ; oe          ; 5.700 ; 5.700 ; Fall       ; oe                                ;
;  databus[7]   ; oe          ; 5.565 ; 5.565 ; Fall       ; oe                                ;
; databus[*]    ; readfifo    ; 4.566 ; 4.566 ; Rise       ; readfifo                          ;
;  databus[5]   ; readfifo    ; 4.566 ; 4.566 ; Rise       ; readfifo                          ;
; databus[*]    ; readfiforam ; 4.302 ; 4.302 ; Rise       ; readfiforam                       ;
;  databus[5]   ; readfiforam ; 4.302 ; 4.302 ; Rise       ; readfiforam                       ;
+---------------+-------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+-------------+-------+-------+------------+-----------------------------------+
; Data Port     ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+---------------+-------------+-------+-------+------------+-----------------------------------+
; adresmem[*]   ; bls0we      ; 4.625 ; 4.625 ; Rise       ; bls0we                            ;
;  adresmem[0]  ; bls0we      ; 5.180 ; 5.180 ; Rise       ; bls0we                            ;
;  adresmem[1]  ; bls0we      ; 4.625 ; 4.625 ; Rise       ; bls0we                            ;
;  adresmem[2]  ; bls0we      ; 4.988 ; 4.988 ; Rise       ; bls0we                            ;
;  adresmem[3]  ; bls0we      ; 5.053 ; 5.053 ; Rise       ; bls0we                            ;
;  adresmem[4]  ; bls0we      ; 4.870 ; 4.870 ; Rise       ; bls0we                            ;
;  adresmem[5]  ; bls0we      ; 4.830 ; 4.830 ; Rise       ; bls0we                            ;
;  adresmem[6]  ; bls0we      ; 4.877 ; 4.877 ; Rise       ; bls0we                            ;
;  adresmem[7]  ; bls0we      ; 4.884 ; 4.884 ; Rise       ; bls0we                            ;
;  adresmem[8]  ; bls0we      ; 4.894 ; 4.894 ; Rise       ; bls0we                            ;
;  adresmem[9]  ; bls0we      ; 5.080 ; 5.080 ; Rise       ; bls0we                            ;
;  adresmem[10] ; bls0we      ; 5.093 ; 5.093 ; Rise       ; bls0we                            ;
;  adresmem[11] ; bls0we      ; 5.279 ; 5.279 ; Rise       ; bls0we                            ;
;  adresmem[12] ; bls0we      ; 5.296 ; 5.296 ; Rise       ; bls0we                            ;
;  adresmem[13] ; bls0we      ; 5.278 ; 5.278 ; Rise       ; bls0we                            ;
;  adresmem[14] ; bls0we      ; 5.466 ; 5.466 ; Rise       ; bls0we                            ;
;  adresmem[15] ; bls0we      ; 4.842 ; 4.842 ; Rise       ; bls0we                            ;
;  adresmem[16] ; bls0we      ; 4.947 ; 4.947 ; Rise       ; bls0we                            ;
;  adresmem[17] ; bls0we      ; 5.024 ; 5.024 ; Rise       ; bls0we                            ;
;  adresmem[18] ; bls0we      ; 4.916 ; 4.916 ; Rise       ; bls0we                            ;
; databus[*]    ; bls0we      ; 4.563 ; 4.563 ; Rise       ; bls0we                            ;
;  databus[0]   ; bls0we      ; 5.367 ; 5.367 ; Rise       ; bls0we                            ;
;  databus[1]   ; bls0we      ; 5.122 ; 5.122 ; Rise       ; bls0we                            ;
;  databus[2]   ; bls0we      ; 4.977 ; 4.977 ; Rise       ; bls0we                            ;
;  databus[3]   ; bls0we      ; 4.721 ; 4.721 ; Rise       ; bls0we                            ;
;  databus[4]   ; bls0we      ; 4.826 ; 4.826 ; Rise       ; bls0we                            ;
;  databus[5]   ; bls0we      ; 4.563 ; 4.563 ; Rise       ; bls0we                            ;
;  databus[6]   ; bls0we      ; 5.400 ; 5.400 ; Rise       ; bls0we                            ;
;  databus[7]   ; bls0we      ; 5.520 ; 5.520 ; Rise       ; bls0we                            ;
; datamem[*]    ; bls0we      ; 4.396 ; 4.396 ; Rise       ; bls0we                            ;
;  datamem[0]   ; bls0we      ; 4.609 ; 4.609 ; Rise       ; bls0we                            ;
;  datamem[1]   ; bls0we      ; 4.493 ; 4.493 ; Rise       ; bls0we                            ;
;  datamem[2]   ; bls0we      ; 4.606 ; 4.606 ; Rise       ; bls0we                            ;
;  datamem[3]   ; bls0we      ; 4.608 ; 4.608 ; Rise       ; bls0we                            ;
;  datamem[4]   ; bls0we      ; 4.713 ; 4.713 ; Rise       ; bls0we                            ;
;  datamem[5]   ; bls0we      ; 4.396 ; 4.396 ; Rise       ; bls0we                            ;
;  datamem[6]   ; bls0we      ; 4.421 ; 4.421 ; Rise       ; bls0we                            ;
;  datamem[7]   ; bls0we      ; 4.486 ; 4.486 ; Rise       ; bls0we                            ;
; oemem         ; bls0we      ; 5.222 ; 5.222 ; Rise       ; bls0we                            ;
; wemem         ; bls0we      ; 5.158 ; 5.158 ; Rise       ; bls0we                            ;
; datamem[*]    ; bls0we      ; 5.939 ; 5.939 ; Fall       ; bls0we                            ;
;  datamem[0]   ; bls0we      ; 5.939 ; 5.939 ; Fall       ; bls0we                            ;
;  datamem[1]   ; bls0we      ; 5.939 ; 5.939 ; Fall       ; bls0we                            ;
;  datamem[2]   ; bls0we      ; 6.151 ; 6.151 ; Fall       ; bls0we                            ;
;  datamem[3]   ; bls0we      ; 6.155 ; 6.155 ; Fall       ; bls0we                            ;
;  datamem[4]   ; bls0we      ; 6.252 ; 6.252 ; Fall       ; bls0we                            ;
;  datamem[5]   ; bls0we      ; 6.068 ; 6.068 ; Fall       ; bls0we                            ;
;  datamem[6]   ; bls0we      ; 6.078 ; 6.078 ; Fall       ; bls0we                            ;
;  datamem[7]   ; bls0we      ; 6.078 ; 6.078 ; Fall       ; bls0we                            ;
; oemem         ; bls0we      ; 6.249 ; 6.249 ; Fall       ; bls0we                            ;
; wemem         ; bls0we      ; 6.183 ; 6.183 ; Fall       ; bls0we                            ;
; databus[*]    ; foto        ; 5.570 ; 5.570 ; Rise       ; foto                              ;
;  databus[1]   ; foto        ; 5.570 ; 5.570 ; Rise       ; foto                              ;
; databus[*]    ; go          ; 4.087 ; 4.087 ; Rise       ; go                                ;
;  databus[7]   ; go          ; 4.087 ; 4.087 ; Rise       ; go                                ;
; databus[*]    ; go          ; 4.087 ; 4.087 ; Fall       ; go                                ;
;  databus[7]   ; go          ; 4.087 ; 4.087 ; Fall       ; go                                ;
; adresmem[*]   ; a12mhz      ; 2.723 ; 2.723 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[0]  ; a12mhz      ; 3.357 ; 3.357 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[1]  ; a12mhz      ; 2.978 ; 2.978 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[2]  ; a12mhz      ; 2.899 ; 2.899 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[3]  ; a12mhz      ; 2.945 ; 2.945 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[4]  ; a12mhz      ; 2.782 ; 2.782 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[5]  ; a12mhz      ; 2.723 ; 2.723 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[6]  ; a12mhz      ; 2.791 ; 2.791 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[7]  ; a12mhz      ; 2.797 ; 2.797 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[8]  ; a12mhz      ; 2.807 ; 2.807 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[9]  ; a12mhz      ; 2.917 ; 2.917 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[10] ; a12mhz      ; 3.202 ; 3.202 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[11] ; a12mhz      ; 3.362 ; 3.362 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[12] ; a12mhz      ; 3.385 ; 3.385 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[13] ; a12mhz      ; 3.386 ; 3.386 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[14] ; a12mhz      ; 3.189 ; 3.189 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[15] ; a12mhz      ; 3.171 ; 3.171 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[16] ; a12mhz      ; 3.212 ; 3.212 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[17] ; a12mhz      ; 3.160 ; 3.160 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[18] ; a12mhz      ; 3.060 ; 3.060 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; clockADC      ; a12mhz      ; 2.742 ; 2.742 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; databus[*]    ; a12mhz      ; 3.009 ; 3.009 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[0]   ; a12mhz      ; 3.959 ; 3.959 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[1]   ; a12mhz      ; 3.009 ; 3.009 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[2]   ; a12mhz      ; 3.155 ; 3.155 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[3]   ; a12mhz      ; 3.249 ; 3.249 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[4]   ; a12mhz      ; 3.358 ; 3.358 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[5]   ; a12mhz      ; 3.317 ; 3.317 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[6]   ; a12mhz      ; 3.287 ; 3.287 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[7]   ; a12mhz      ; 3.252 ; 3.252 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; datamem[*]    ; a12mhz      ; 2.828 ; 2.828 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[0]   ; a12mhz      ; 3.064 ; 3.064 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[1]   ; a12mhz      ; 3.072 ; 3.072 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[2]   ; a12mhz      ; 3.161 ; 3.161 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[3]   ; a12mhz      ; 3.151 ; 3.151 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[4]   ; a12mhz      ; 3.107 ; 3.107 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[5]   ; a12mhz      ; 2.937 ; 2.937 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[6]   ; a12mhz      ; 2.828 ; 2.828 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[7]   ; a12mhz      ; 2.990 ; 2.990 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mclock        ; a12mhz      ; 2.704 ; 2.704 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mdata         ; a12mhz      ; 2.919 ; 2.919 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mfsync        ; a12mhz      ; 2.824 ; 2.824 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mlsync        ; a12mhz      ; 2.711 ; 2.711 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; outgo         ; a12mhz      ; 2.754 ; 2.754 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; svetodiod     ; a12mhz      ; 2.885 ; 2.885 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; wemem         ; a12mhz      ; 3.239 ; 3.239 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; adresmem[*]   ; a12mhz      ; 2.784 ; 2.784 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[0]  ; a12mhz      ; 3.165 ; 3.165 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[1]  ; a12mhz      ; 3.164 ; 3.164 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[2]  ; a12mhz      ; 3.337 ; 3.337 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[3]  ; a12mhz      ; 3.442 ; 3.442 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[4]  ; a12mhz      ; 3.239 ; 3.239 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[5]  ; a12mhz      ; 3.009 ; 3.009 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[6]  ; a12mhz      ; 3.237 ; 3.237 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[7]  ; a12mhz      ; 3.270 ; 3.270 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[8]  ; a12mhz      ; 3.245 ; 3.245 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[9]  ; a12mhz      ; 3.364 ; 3.364 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[10] ; a12mhz      ; 3.235 ; 3.235 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[11] ; a12mhz      ; 3.373 ; 3.373 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[12] ; a12mhz      ; 3.395 ; 3.395 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[13] ; a12mhz      ; 3.673 ; 3.673 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[14] ; a12mhz      ; 3.352 ; 3.352 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[15] ; a12mhz      ; 2.870 ; 2.870 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[16] ; a12mhz      ; 2.973 ; 2.973 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[17] ; a12mhz      ; 2.896 ; 2.896 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[18] ; a12mhz      ; 2.784 ; 2.784 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
; databus[*]    ; oe          ; 5.565 ; 5.565 ; Rise       ; oe                                ;
;  databus[0]   ; oe          ; 6.128 ; 6.128 ; Rise       ; oe                                ;
;  databus[1]   ; oe          ; 6.128 ; 6.128 ; Rise       ; oe                                ;
;  databus[2]   ; oe          ; 6.025 ; 6.025 ; Rise       ; oe                                ;
;  databus[3]   ; oe          ; 5.921 ; 5.921 ; Rise       ; oe                                ;
;  databus[4]   ; oe          ; 5.921 ; 5.921 ; Rise       ; oe                                ;
;  databus[5]   ; oe          ; 5.700 ; 5.700 ; Rise       ; oe                                ;
;  databus[6]   ; oe          ; 5.700 ; 5.700 ; Rise       ; oe                                ;
;  databus[7]   ; oe          ; 5.565 ; 5.565 ; Rise       ; oe                                ;
; databus[*]    ; oe          ; 5.565 ; 5.565 ; Fall       ; oe                                ;
;  databus[0]   ; oe          ; 6.128 ; 6.128 ; Fall       ; oe                                ;
;  databus[1]   ; oe          ; 6.128 ; 6.128 ; Fall       ; oe                                ;
;  databus[2]   ; oe          ; 6.025 ; 6.025 ; Fall       ; oe                                ;
;  databus[3]   ; oe          ; 5.921 ; 5.921 ; Fall       ; oe                                ;
;  databus[4]   ; oe          ; 5.921 ; 5.921 ; Fall       ; oe                                ;
;  databus[5]   ; oe          ; 5.700 ; 5.700 ; Fall       ; oe                                ;
;  databus[6]   ; oe          ; 5.700 ; 5.700 ; Fall       ; oe                                ;
;  databus[7]   ; oe          ; 5.565 ; 5.565 ; Fall       ; oe                                ;
; databus[*]    ; readfifo    ; 4.566 ; 4.566 ; Rise       ; readfifo                          ;
;  databus[5]   ; readfifo    ; 4.566 ; 4.566 ; Rise       ; readfifo                          ;
; databus[*]    ; readfiforam ; 4.302 ; 4.302 ; Rise       ; readfiforam                       ;
;  databus[5]   ; readfiforam ; 4.302 ; 4.302 ; Rise       ; readfiforam                       ;
+---------------+-------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; adresbus[0] ; databus[0]  ; 7.981 ; 7.981 ; 7.981 ; 7.981 ;
; adresbus[0] ; databus[1]  ; 6.812 ; 6.812 ; 6.812 ; 6.812 ;
; adresbus[0] ; databus[2]  ; 6.709 ; 6.709 ; 6.709 ; 6.709 ;
; adresbus[0] ; databus[3]  ; 6.605 ; 6.605 ; 6.605 ; 6.605 ;
; adresbus[0] ; databus[4]  ; 6.605 ; 6.605 ; 6.605 ; 6.605 ;
; adresbus[0] ; databus[5]  ; 6.384 ; 6.384 ; 6.384 ; 6.384 ;
; adresbus[0] ; databus[6]  ; 6.818 ; 6.818 ; 6.818 ; 6.818 ;
; adresbus[0] ; databus[7]  ; 6.629 ; 6.629 ; 6.629 ; 6.629 ;
; adresbus[0] ; datamem[0]  ; 6.357 ; 6.357 ; 6.357 ; 6.357 ;
; adresbus[0] ; datamem[1]  ; 6.357 ; 6.357 ; 6.357 ; 6.357 ;
; adresbus[0] ; datamem[2]  ; 6.569 ; 6.569 ; 6.569 ; 6.569 ;
; adresbus[0] ; datamem[3]  ; 6.573 ; 6.573 ; 6.573 ; 6.573 ;
; adresbus[0] ; datamem[4]  ; 6.670 ; 6.670 ; 6.670 ; 6.670 ;
; adresbus[0] ; datamem[5]  ; 6.486 ; 6.486 ; 6.486 ; 6.486 ;
; adresbus[0] ; datamem[6]  ; 6.496 ; 6.496 ; 6.496 ; 6.496 ;
; adresbus[0] ; datamem[7]  ; 6.496 ; 6.496 ; 6.496 ; 6.496 ;
; adresbus[0] ; oemem       ;       ; 6.667 ; 6.667 ;       ;
; adresbus[0] ; wemem       ; 6.607 ;       ;       ; 6.607 ;
; adresbus[1] ; databus[0]  ; 7.260 ; 7.260 ; 7.260 ; 7.260 ;
; adresbus[1] ; databus[1]  ; 6.545 ; 6.768 ; 6.768 ; 6.545 ;
; adresbus[1] ; databus[2]  ; 7.216 ; 7.216 ; 7.216 ; 7.216 ;
; adresbus[1] ; databus[3]  ; 7.035 ; 7.035 ; 7.035 ; 7.035 ;
; adresbus[1] ; databus[4]  ; 7.440 ; 7.674 ; 7.674 ; 7.440 ;
; adresbus[1] ; databus[5]  ; 7.625 ; 7.625 ; 7.625 ; 7.625 ;
; adresbus[1] ; databus[6]  ; 7.573 ; 7.573 ; 7.573 ; 7.573 ;
; adresbus[1] ; databus[7]  ; 7.415 ; 7.415 ; 7.415 ; 7.415 ;
; adresbus[1] ; datamem[0]  ; 6.579 ; 6.579 ; 6.579 ; 6.579 ;
; adresbus[1] ; datamem[1]  ; 6.579 ; 6.579 ; 6.579 ; 6.579 ;
; adresbus[1] ; datamem[2]  ; 6.791 ; 6.791 ; 6.791 ; 6.791 ;
; adresbus[1] ; datamem[3]  ; 6.795 ; 6.795 ; 6.795 ; 6.795 ;
; adresbus[1] ; datamem[4]  ; 6.892 ; 6.892 ; 6.892 ; 6.892 ;
; adresbus[1] ; datamem[5]  ; 6.708 ; 6.708 ; 6.708 ; 6.708 ;
; adresbus[1] ; datamem[6]  ; 6.718 ; 6.718 ; 6.718 ; 6.718 ;
; adresbus[1] ; datamem[7]  ; 6.718 ; 6.718 ; 6.718 ; 6.718 ;
; adresbus[1] ; oemem       ; 6.889 ;       ;       ; 6.889 ;
; adresbus[1] ; wemem       ;       ; 6.829 ; 6.829 ;       ;
; adresbus[2] ; databus[0]  ; 8.070 ; 8.070 ; 8.070 ; 8.070 ;
; adresbus[2] ; databus[1]  ; 7.117 ; 7.117 ; 7.117 ; 7.117 ;
; adresbus[2] ; databus[2]  ; 8.181 ; 8.181 ; 8.181 ; 8.181 ;
; adresbus[2] ; databus[3]  ; 7.922 ; 7.922 ; 7.922 ; 7.922 ;
; adresbus[2] ; databus[4]  ; 6.910 ; 6.910 ; 6.910 ; 6.910 ;
; adresbus[2] ; databus[5]  ; 7.722 ; 7.722 ; 7.722 ; 7.722 ;
; adresbus[2] ; databus[6]  ; 6.839 ; 6.839 ; 6.839 ; 6.839 ;
; adresbus[2] ; databus[7]  ; 6.784 ; 6.784 ; 6.784 ; 6.784 ;
; adresbus[2] ; datamem[0]  ; 6.980 ; 6.980 ; 6.980 ; 6.980 ;
; adresbus[2] ; datamem[1]  ; 6.980 ; 6.980 ; 6.980 ; 6.980 ;
; adresbus[2] ; datamem[2]  ; 7.192 ; 7.192 ; 7.192 ; 7.192 ;
; adresbus[2] ; datamem[3]  ; 7.196 ; 7.196 ; 7.196 ; 7.196 ;
; adresbus[2] ; datamem[4]  ; 7.293 ; 7.293 ; 7.293 ; 7.293 ;
; adresbus[2] ; datamem[5]  ; 7.109 ; 7.109 ; 7.109 ; 7.109 ;
; adresbus[2] ; datamem[6]  ; 7.119 ; 7.119 ; 7.119 ; 7.119 ;
; adresbus[2] ; datamem[7]  ; 7.119 ; 7.119 ; 7.119 ; 7.119 ;
; adresbus[2] ; oemem       ;       ; 7.290 ; 7.290 ;       ;
; adresbus[2] ; wemem       ; 7.230 ;       ;       ; 7.230 ;
; adresbus[3] ; databus[0]  ; 7.255 ; 7.255 ; 7.255 ; 7.255 ;
; adresbus[3] ; databus[1]  ; 7.226 ; 7.226 ; 7.226 ; 7.226 ;
; adresbus[3] ; databus[2]  ; 8.290 ; 8.290 ; 8.290 ; 8.290 ;
; adresbus[3] ; databus[3]  ; 8.031 ; 8.031 ; 8.031 ; 8.031 ;
; adresbus[3] ; databus[4]  ; 7.605 ; 7.605 ; 7.605 ; 7.605 ;
; adresbus[3] ; databus[5]  ; 7.731 ; 7.731 ; 7.731 ; 7.731 ;
; adresbus[3] ; databus[6]  ; 7.474 ; 7.474 ; 7.474 ; 7.474 ;
; adresbus[3] ; databus[7]  ; 7.350 ; 7.350 ; 7.350 ; 7.350 ;
; adresbus[3] ; datamem[0]  ; 7.089 ; 7.089 ; 7.089 ; 7.089 ;
; adresbus[3] ; datamem[1]  ; 7.089 ; 7.089 ; 7.089 ; 7.089 ;
; adresbus[3] ; datamem[2]  ; 7.301 ; 7.301 ; 7.301 ; 7.301 ;
; adresbus[3] ; datamem[3]  ; 7.305 ; 7.305 ; 7.305 ; 7.305 ;
; adresbus[3] ; datamem[4]  ; 7.402 ; 7.402 ; 7.402 ; 7.402 ;
; adresbus[3] ; datamem[5]  ; 7.218 ; 7.218 ; 7.218 ; 7.218 ;
; adresbus[3] ; datamem[6]  ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; adresbus[3] ; datamem[7]  ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; adresbus[3] ; oemem       ;       ; 7.399 ; 7.399 ;       ;
; adresbus[3] ; wemem       ; 7.339 ;       ;       ; 7.339 ;
; adresbus[4] ; databus[0]  ; 6.406 ; 6.325 ; 6.325 ; 6.406 ;
; adresbus[4] ; databus[1]  ; 6.745 ; 6.457 ; 6.457 ; 6.745 ;
; adresbus[4] ; databus[2]  ; 7.780 ; 7.780 ; 7.780 ; 7.780 ;
; adresbus[4] ; databus[3]  ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; adresbus[4] ; databus[4]  ; 6.640 ; 6.402 ; 6.402 ; 6.640 ;
; adresbus[4] ; databus[5]  ; 7.317 ; 7.317 ; 7.317 ; 7.317 ;
; adresbus[4] ; databus[6]  ; 6.751 ; 6.579 ; 6.579 ; 6.751 ;
; adresbus[4] ; databus[7]  ; 6.866 ; 6.575 ; 6.575 ; 6.866 ;
; adresbus[4] ; datamem[0]  ; 6.986 ; 6.986 ; 6.986 ; 6.986 ;
; adresbus[4] ; datamem[1]  ; 6.986 ; 6.986 ; 6.986 ; 6.986 ;
; adresbus[4] ; datamem[2]  ; 7.198 ; 7.198 ; 7.198 ; 7.198 ;
; adresbus[4] ; datamem[3]  ; 7.202 ; 7.202 ; 7.202 ; 7.202 ;
; adresbus[4] ; datamem[4]  ; 7.299 ; 7.299 ; 7.299 ; 7.299 ;
; adresbus[4] ; datamem[5]  ; 7.115 ; 7.115 ; 7.115 ; 7.115 ;
; adresbus[4] ; datamem[6]  ; 7.125 ; 7.125 ; 7.125 ; 7.125 ;
; adresbus[4] ; datamem[7]  ; 7.125 ; 7.125 ; 7.125 ; 7.125 ;
; adresbus[4] ; oemem       ;       ; 7.296 ; 7.296 ;       ;
; adresbus[4] ; wemem       ; 7.236 ;       ;       ; 7.236 ;
; adresbus[5] ; databus[0]  ; 6.205 ; 6.372 ; 6.372 ; 6.205 ;
; adresbus[5] ; databus[1]  ; 6.205 ; 6.711 ; 6.711 ; 6.205 ;
; adresbus[5] ; databus[2]  ; 6.102 ; 6.102 ; 6.102 ; 6.102 ;
; adresbus[5] ; databus[3]  ; 5.998 ; 5.998 ; 5.998 ; 5.998 ;
; adresbus[5] ; databus[4]  ; 5.998 ; 6.606 ; 6.606 ; 5.998 ;
; adresbus[5] ; databus[5]  ; 5.777 ; 5.777 ; 5.777 ; 5.777 ;
; adresbus[5] ; databus[6]  ; 5.777 ; 6.717 ; 6.717 ; 5.777 ;
; adresbus[5] ; databus[7]  ; 5.642 ; 6.832 ; 6.832 ; 5.642 ;
; adresbus[5] ; datamem[0]  ; 7.031 ; 7.031 ; 7.031 ; 7.031 ;
; adresbus[5] ; datamem[1]  ; 7.031 ; 7.031 ; 7.031 ; 7.031 ;
; adresbus[5] ; datamem[2]  ; 7.243 ; 7.243 ; 7.243 ; 7.243 ;
; adresbus[5] ; datamem[3]  ; 7.247 ; 7.247 ; 7.247 ; 7.247 ;
; adresbus[5] ; datamem[4]  ; 7.344 ; 7.344 ; 7.344 ; 7.344 ;
; adresbus[5] ; datamem[5]  ; 7.160 ; 7.160 ; 7.160 ; 7.160 ;
; adresbus[5] ; datamem[6]  ; 7.170 ; 7.170 ; 7.170 ; 7.170 ;
; adresbus[5] ; datamem[7]  ; 7.170 ; 7.170 ; 7.170 ; 7.170 ;
; adresbus[5] ; oemem       ;       ; 7.341 ; 7.341 ;       ;
; adresbus[5] ; wemem       ; 7.281 ;       ;       ; 7.281 ;
; cs          ; databus[0]  ; 6.219 ; 6.385 ; 6.385 ; 6.219 ;
; cs          ; databus[1]  ; 6.219 ; 6.651 ; 6.651 ; 6.219 ;
; cs          ; databus[2]  ; 6.116 ; 6.116 ; 6.116 ; 6.116 ;
; cs          ; databus[3]  ; 6.012 ; 6.012 ; 6.012 ; 6.012 ;
; cs          ; databus[4]  ; 6.012 ; 6.546 ; 6.546 ; 6.012 ;
; cs          ; databus[5]  ; 5.791 ; 5.791 ; 5.791 ; 5.791 ;
; cs          ; databus[6]  ; 5.791 ; 6.657 ; 6.657 ; 5.791 ;
; cs          ; databus[7]  ; 5.656 ; 6.772 ; 6.772 ; 5.656 ;
; cs          ; datamem[0]  ; 7.046 ; 7.046 ; 7.046 ; 7.046 ;
; cs          ; datamem[1]  ; 7.046 ; 7.046 ; 7.046 ; 7.046 ;
; cs          ; datamem[2]  ; 7.258 ; 7.258 ; 7.258 ; 7.258 ;
; cs          ; datamem[3]  ; 7.262 ; 7.262 ; 7.262 ; 7.262 ;
; cs          ; datamem[4]  ; 7.359 ; 7.359 ; 7.359 ; 7.359 ;
; cs          ; datamem[5]  ; 7.175 ; 7.175 ; 7.175 ; 7.175 ;
; cs          ; datamem[6]  ; 7.185 ; 7.185 ; 7.185 ; 7.185 ;
; cs          ; datamem[7]  ; 7.185 ; 7.185 ; 7.185 ; 7.185 ;
; cs          ; oemem       ;       ; 7.356 ; 7.356 ;       ;
; cs          ; wemem       ; 7.296 ;       ;       ; 7.296 ;
; databus[0]  ; datamem[0]  ; 6.217 ;       ;       ; 6.217 ;
; databus[1]  ; datamem[1]  ; 6.217 ;       ;       ; 6.217 ;
; databus[2]  ; datamem[2]  ; 6.427 ;       ;       ; 6.427 ;
; databus[3]  ; datamem[3]  ; 6.170 ;       ;       ; 6.170 ;
; databus[4]  ; datamem[4]  ; 6.218 ;       ;       ; 6.218 ;
; databus[5]  ; datamem[5]  ; 5.845 ;       ;       ; 5.845 ;
; databus[6]  ; datamem[6]  ; 5.887 ;       ;       ; 5.887 ;
; databus[7]  ; datamem[7]  ; 5.910 ;       ;       ; 5.910 ;
; datamem[0]  ; databus[0]  ; 7.762 ; 7.762 ; 7.762 ; 7.762 ;
; datamem[1]  ; databus[1]  ; 6.528 ; 6.528 ; 6.528 ; 6.528 ;
; datamem[2]  ; databus[2]  ; 7.280 ; 7.280 ; 7.280 ; 7.280 ;
; datamem[3]  ; databus[3]  ; 7.142 ; 7.142 ; 7.142 ; 7.142 ;
; datamem[4]  ; databus[4]  ; 6.871 ; 6.871 ; 6.871 ; 6.871 ;
; datamem[5]  ; databus[5]  ; 6.449 ; 6.449 ; 6.449 ; 6.449 ;
; datamem[6]  ; databus[6]  ; 7.176 ; 7.176 ; 7.176 ; 7.176 ;
; datamem[7]  ; databus[7]  ; 7.147 ; 7.147 ; 7.147 ; 7.147 ;
; goslave     ; databus[7]  ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; adresbus[0] ; databus[0]  ; 6.674 ; 6.674 ; 6.674 ; 6.674 ;
; adresbus[0] ; databus[1]  ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; adresbus[0] ; databus[2]  ; 6.138 ; 6.138 ; 6.138 ; 6.138 ;
; adresbus[0] ; databus[3]  ; 6.119 ; 6.119 ; 6.119 ; 6.119 ;
; adresbus[0] ; databus[4]  ; 6.380 ; 6.274 ; 6.274 ; 6.380 ;
; adresbus[0] ; databus[5]  ; 5.985 ; 5.985 ; 5.985 ; 5.985 ;
; adresbus[0] ; databus[6]  ; 6.384 ; 6.384 ; 6.384 ; 6.384 ;
; adresbus[0] ; databus[7]  ; 6.249 ; 6.249 ; 6.249 ; 6.249 ;
; adresbus[0] ; datamem[0]  ; 6.357 ; 6.357 ; 6.357 ; 6.357 ;
; adresbus[0] ; datamem[1]  ; 6.357 ; 6.357 ; 6.357 ; 6.357 ;
; adresbus[0] ; datamem[2]  ; 6.569 ; 6.569 ; 6.569 ; 6.569 ;
; adresbus[0] ; datamem[3]  ; 6.573 ; 6.573 ; 6.573 ; 6.573 ;
; adresbus[0] ; datamem[4]  ; 6.670 ; 6.670 ; 6.670 ; 6.670 ;
; adresbus[0] ; datamem[5]  ; 6.486 ; 6.486 ; 6.486 ; 6.486 ;
; adresbus[0] ; datamem[6]  ; 6.496 ; 6.496 ; 6.496 ; 6.496 ;
; adresbus[0] ; datamem[7]  ; 6.496 ; 6.496 ; 6.496 ; 6.496 ;
; adresbus[0] ; oemem       ;       ; 6.667 ; 6.667 ;       ;
; adresbus[0] ; wemem       ; 6.607 ;       ;       ; 6.607 ;
; adresbus[1] ; databus[0]  ; 6.545 ; 6.429 ; 6.429 ; 6.545 ;
; adresbus[1] ; databus[1]  ; 6.477 ; 6.477 ; 6.477 ; 6.477 ;
; adresbus[1] ; databus[2]  ; 6.385 ; 6.385 ; 6.385 ; 6.385 ;
; adresbus[1] ; databus[3]  ; 6.292 ; 6.292 ; 6.292 ; 6.292 ;
; adresbus[1] ; databus[4]  ; 6.338 ; 6.338 ; 6.338 ; 6.338 ;
; adresbus[1] ; databus[5]  ; 6.117 ; 6.117 ; 6.117 ; 6.117 ;
; adresbus[1] ; databus[6]  ; 6.117 ; 6.117 ; 6.117 ; 6.117 ;
; adresbus[1] ; databus[7]  ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; adresbus[1] ; datamem[0]  ; 6.579 ; 6.579 ; 6.579 ; 6.579 ;
; adresbus[1] ; datamem[1]  ; 6.579 ; 6.579 ; 6.579 ; 6.579 ;
; adresbus[1] ; datamem[2]  ; 6.791 ; 6.791 ; 6.791 ; 6.791 ;
; adresbus[1] ; datamem[3]  ; 6.795 ; 6.795 ; 6.795 ; 6.795 ;
; adresbus[1] ; datamem[4]  ; 6.892 ; 6.892 ; 6.892 ; 6.892 ;
; adresbus[1] ; datamem[5]  ; 6.708 ; 6.708 ; 6.708 ; 6.708 ;
; adresbus[1] ; datamem[6]  ; 6.718 ; 6.718 ; 6.718 ; 6.718 ;
; adresbus[1] ; datamem[7]  ; 6.718 ; 6.718 ; 6.718 ; 6.718 ;
; adresbus[1] ; oemem       ; 6.889 ;       ;       ; 6.889 ;
; adresbus[1] ; wemem       ;       ; 6.829 ; 6.829 ;       ;
; adresbus[2] ; databus[0]  ; 7.090 ; 7.050 ; 7.050 ; 7.090 ;
; adresbus[2] ; databus[1]  ; 6.619 ; 6.278 ; 6.278 ; 6.619 ;
; adresbus[2] ; databus[2]  ; 6.475 ; 6.331 ; 6.331 ; 6.475 ;
; adresbus[2] ; databus[3]  ; 6.741 ; 6.252 ; 6.252 ; 6.741 ;
; adresbus[2] ; databus[4]  ; 6.547 ; 6.173 ; 6.173 ; 6.547 ;
; adresbus[2] ; databus[5]  ; 6.650 ; 6.249 ; 6.249 ; 6.650 ;
; adresbus[2] ; databus[6]  ; 6.689 ; 6.284 ; 6.284 ; 6.689 ;
; adresbus[2] ; databus[7]  ; 6.554 ; 6.399 ; 6.399 ; 6.554 ;
; adresbus[2] ; datamem[0]  ; 6.980 ; 6.980 ; 6.980 ; 6.980 ;
; adresbus[2] ; datamem[1]  ; 6.980 ; 6.980 ; 6.980 ; 6.980 ;
; adresbus[2] ; datamem[2]  ; 7.192 ; 7.192 ; 7.192 ; 7.192 ;
; adresbus[2] ; datamem[3]  ; 7.196 ; 7.196 ; 7.196 ; 7.196 ;
; adresbus[2] ; datamem[4]  ; 7.293 ; 7.293 ; 7.293 ; 7.293 ;
; adresbus[2] ; datamem[5]  ; 7.109 ; 7.109 ; 7.109 ; 7.109 ;
; adresbus[2] ; datamem[6]  ; 7.119 ; 7.119 ; 7.119 ; 7.119 ;
; adresbus[2] ; datamem[7]  ; 7.119 ; 7.119 ; 7.119 ; 7.119 ;
; adresbus[2] ; oemem       ;       ; 7.290 ; 7.290 ;       ;
; adresbus[2] ; wemem       ; 7.230 ;       ;       ; 7.230 ;
; adresbus[3] ; databus[0]  ; 6.786 ; 6.786 ; 6.786 ; 6.786 ;
; adresbus[3] ; databus[1]  ; 6.729 ; 6.467 ; 6.467 ; 6.729 ;
; adresbus[3] ; databus[2]  ; 6.790 ; 6.790 ; 6.790 ; 6.790 ;
; adresbus[3] ; databus[3]  ; 6.713 ; 6.713 ; 6.713 ; 6.713 ;
; adresbus[3] ; databus[4]  ; 6.848 ; 6.362 ; 6.362 ; 6.848 ;
; adresbus[3] ; databus[5]  ; 6.597 ; 6.597 ; 6.597 ; 6.597 ;
; adresbus[3] ; databus[6]  ; 6.798 ; 6.473 ; 6.473 ; 6.798 ;
; adresbus[3] ; databus[7]  ; 6.663 ; 6.588 ; 6.588 ; 6.663 ;
; adresbus[3] ; datamem[0]  ; 7.089 ; 7.089 ; 7.089 ; 7.089 ;
; adresbus[3] ; datamem[1]  ; 7.089 ; 7.089 ; 7.089 ; 7.089 ;
; adresbus[3] ; datamem[2]  ; 7.301 ; 7.301 ; 7.301 ; 7.301 ;
; adresbus[3] ; datamem[3]  ; 7.305 ; 7.305 ; 7.305 ; 7.305 ;
; adresbus[3] ; datamem[4]  ; 7.402 ; 7.402 ; 7.402 ; 7.402 ;
; adresbus[3] ; datamem[5]  ; 7.218 ; 7.218 ; 7.218 ; 7.218 ;
; adresbus[3] ; datamem[6]  ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; adresbus[3] ; datamem[7]  ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; adresbus[3] ; oemem       ;       ; 7.399 ; 7.399 ;       ;
; adresbus[3] ; wemem       ; 7.339 ;       ;       ; 7.339 ;
; adresbus[4] ; databus[0]  ; 6.319 ; 6.319 ; 6.319 ; 6.319 ;
; adresbus[4] ; databus[1]  ; 6.319 ; 6.319 ; 6.319 ; 6.319 ;
; adresbus[4] ; databus[2]  ; 6.216 ; 6.216 ; 6.216 ; 6.216 ;
; adresbus[4] ; databus[3]  ; 6.112 ; 6.112 ; 6.112 ; 6.112 ;
; adresbus[4] ; databus[4]  ; 6.112 ; 6.112 ; 6.112 ; 6.112 ;
; adresbus[4] ; databus[5]  ; 5.891 ; 5.891 ; 5.891 ; 5.891 ;
; adresbus[4] ; databus[6]  ; 5.891 ; 5.891 ; 5.891 ; 5.891 ;
; adresbus[4] ; databus[7]  ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; adresbus[4] ; datamem[0]  ; 6.986 ; 6.986 ; 6.986 ; 6.986 ;
; adresbus[4] ; datamem[1]  ; 6.986 ; 6.986 ; 6.986 ; 6.986 ;
; adresbus[4] ; datamem[2]  ; 7.198 ; 7.198 ; 7.198 ; 7.198 ;
; adresbus[4] ; datamem[3]  ; 7.202 ; 7.202 ; 7.202 ; 7.202 ;
; adresbus[4] ; datamem[4]  ; 7.299 ; 7.299 ; 7.299 ; 7.299 ;
; adresbus[4] ; datamem[5]  ; 7.115 ; 7.115 ; 7.115 ; 7.115 ;
; adresbus[4] ; datamem[6]  ; 7.125 ; 7.125 ; 7.125 ; 7.125 ;
; adresbus[4] ; datamem[7]  ; 7.125 ; 7.125 ; 7.125 ; 7.125 ;
; adresbus[4] ; oemem       ;       ; 7.296 ; 7.296 ;       ;
; adresbus[4] ; wemem       ; 7.236 ;       ;       ; 7.236 ;
; adresbus[5] ; databus[0]  ; 6.205 ; 6.205 ; 6.205 ; 6.205 ;
; adresbus[5] ; databus[1]  ; 6.205 ; 6.205 ; 6.205 ; 6.205 ;
; adresbus[5] ; databus[2]  ; 6.102 ; 6.102 ; 6.102 ; 6.102 ;
; adresbus[5] ; databus[3]  ; 5.998 ; 5.998 ; 5.998 ; 5.998 ;
; adresbus[5] ; databus[4]  ; 5.998 ; 5.998 ; 5.998 ; 5.998 ;
; adresbus[5] ; databus[5]  ; 5.777 ; 5.777 ; 5.777 ; 5.777 ;
; adresbus[5] ; databus[6]  ; 5.777 ; 5.777 ; 5.777 ; 5.777 ;
; adresbus[5] ; databus[7]  ; 5.642 ; 5.642 ; 5.642 ; 5.642 ;
; adresbus[5] ; datamem[0]  ; 7.031 ; 7.031 ; 7.031 ; 7.031 ;
; adresbus[5] ; datamem[1]  ; 7.031 ; 7.031 ; 7.031 ; 7.031 ;
; adresbus[5] ; datamem[2]  ; 7.243 ; 7.243 ; 7.243 ; 7.243 ;
; adresbus[5] ; datamem[3]  ; 7.247 ; 7.247 ; 7.247 ; 7.247 ;
; adresbus[5] ; datamem[4]  ; 7.344 ; 7.344 ; 7.344 ; 7.344 ;
; adresbus[5] ; datamem[5]  ; 7.160 ; 7.160 ; 7.160 ; 7.160 ;
; adresbus[5] ; datamem[6]  ; 7.170 ; 7.170 ; 7.170 ; 7.170 ;
; adresbus[5] ; datamem[7]  ; 7.170 ; 7.170 ; 7.170 ; 7.170 ;
; adresbus[5] ; oemem       ;       ; 7.341 ; 7.341 ;       ;
; adresbus[5] ; wemem       ; 7.281 ;       ;       ; 7.281 ;
; cs          ; databus[0]  ; 6.219 ; 6.219 ; 6.219 ; 6.219 ;
; cs          ; databus[1]  ; 6.219 ; 6.219 ; 6.219 ; 6.219 ;
; cs          ; databus[2]  ; 6.116 ; 6.116 ; 6.116 ; 6.116 ;
; cs          ; databus[3]  ; 6.012 ; 6.012 ; 6.012 ; 6.012 ;
; cs          ; databus[4]  ; 6.012 ; 6.012 ; 6.012 ; 6.012 ;
; cs          ; databus[5]  ; 5.791 ; 5.791 ; 5.791 ; 5.791 ;
; cs          ; databus[6]  ; 5.791 ; 5.791 ; 5.791 ; 5.791 ;
; cs          ; databus[7]  ; 5.656 ; 5.656 ; 5.656 ; 5.656 ;
; cs          ; datamem[0]  ; 7.046 ; 7.046 ; 7.046 ; 7.046 ;
; cs          ; datamem[1]  ; 7.046 ; 7.046 ; 7.046 ; 7.046 ;
; cs          ; datamem[2]  ; 7.258 ; 7.258 ; 7.258 ; 7.258 ;
; cs          ; datamem[3]  ; 7.262 ; 7.262 ; 7.262 ; 7.262 ;
; cs          ; datamem[4]  ; 7.359 ; 7.359 ; 7.359 ; 7.359 ;
; cs          ; datamem[5]  ; 7.175 ; 7.175 ; 7.175 ; 7.175 ;
; cs          ; datamem[6]  ; 7.185 ; 7.185 ; 7.185 ; 7.185 ;
; cs          ; datamem[7]  ; 7.185 ; 7.185 ; 7.185 ; 7.185 ;
; cs          ; oemem       ;       ; 7.356 ; 7.356 ;       ;
; cs          ; wemem       ; 7.296 ;       ;       ; 7.296 ;
; databus[0]  ; datamem[0]  ; 6.217 ;       ;       ; 6.217 ;
; databus[1]  ; datamem[1]  ; 6.217 ;       ;       ; 6.217 ;
; databus[2]  ; datamem[2]  ; 6.427 ;       ;       ; 6.427 ;
; databus[3]  ; datamem[3]  ; 6.170 ;       ;       ; 6.170 ;
; databus[4]  ; datamem[4]  ; 6.218 ;       ;       ; 6.218 ;
; databus[5]  ; datamem[5]  ; 5.845 ;       ;       ; 5.845 ;
; databus[6]  ; datamem[6]  ; 5.887 ;       ;       ; 5.887 ;
; databus[7]  ; datamem[7]  ; 5.910 ;       ;       ; 5.910 ;
; datamem[0]  ; databus[0]  ; 7.762 ; 7.762 ; 7.762 ; 7.762 ;
; datamem[1]  ; databus[1]  ; 6.528 ; 6.528 ; 6.528 ; 6.528 ;
; datamem[2]  ; databus[2]  ; 7.280 ; 7.280 ; 7.280 ; 7.280 ;
; datamem[3]  ; databus[3]  ; 7.142 ; 7.142 ; 7.142 ; 7.142 ;
; datamem[4]  ; databus[4]  ; 6.871 ; 6.871 ; 6.871 ; 6.871 ;
; datamem[5]  ; databus[5]  ; 6.449 ; 6.449 ; 6.449 ; 6.449 ;
; datamem[6]  ; databus[6]  ; 7.176 ; 7.176 ; 7.176 ; 7.176 ;
; datamem[7]  ; databus[7]  ; 7.147 ; 7.147 ; 7.147 ; 7.147 ;
; goslave     ; databus[7]  ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
+-------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                              ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                   ; -7.077   ; 0.203 ; -6.075   ; -0.895  ; -1.777              ;
;  a12mhz                            ; N/A      ; N/A   ; N/A      ; N/A     ; 41.666              ;
;  bls0we                            ; -0.267   ; 0.203 ; 0.058    ; -0.653  ; -1.777              ;
;  foto                              ; N/A      ; N/A   ; 0.207    ; -0.573  ; -1.777              ;
;  go                                ; N/A      ; N/A   ; 0.096    ; -0.354  ; -0.742              ;
;  mypll|altpll_component|pll|clk[0] ; -7.077   ; 0.203 ; N/A      ; N/A     ; 2.141               ;
;  mypll|altpll_component|pll|clk[1] ; -5.701   ; 0.203 ; -6.075   ; 2.201   ; 1.362               ;
;  oe                                ; -0.116   ; 0.203 ; 0.464    ; -0.895  ; -1.777              ;
;  readfifo                          ; N/A      ; N/A   ; -0.451   ; -0.061  ; -0.742              ;
;  readfiforam                       ; N/A      ; N/A   ; -0.434   ; -0.069  ; -0.742              ;
; Design-wide TNS                    ; -700.046 ; 0.0   ; -133.123 ; -3.809  ; -52.819             ;
;  a12mhz                            ; N/A      ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  bls0we                            ; -0.267   ; 0.000 ; 0.000    ; -2.164  ; -40.361             ;
;  foto                              ; N/A      ; N/A   ; 0.000    ; -0.573  ; -4.745              ;
;  go                                ; N/A      ; N/A   ; 0.000    ; -0.354  ; -1.484              ;
;  mypll|altpll_component|pll|clk[0] ; -677.167 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  mypll|altpll_component|pll|clk[1] ; -22.496  ; 0.000 ; -132.238 ; 0.000   ; 0.000               ;
;  oe                                ; -0.116   ; 0.000 ; 0.000    ; -0.895  ; -3.261              ;
;  readfifo                          ; N/A      ; N/A   ; -0.451   ; -0.061  ; -1.484              ;
;  readfiforam                       ; N/A      ; N/A   ; -0.434   ; -0.069  ; -1.484              ;
+------------------------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+--------------+------------+-------+-------+------------+-----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+--------------+------------+-------+-------+------------+-----------------------------------+
; adresbus[*]  ; bls0we     ; 8.830 ; 8.830 ; Rise       ; bls0we                            ;
;  adresbus[0] ; bls0we     ; 8.830 ; 8.830 ; Rise       ; bls0we                            ;
;  adresbus[1] ; bls0we     ; 8.341 ; 8.341 ; Rise       ; bls0we                            ;
;  adresbus[2] ; bls0we     ; 7.944 ; 7.944 ; Rise       ; bls0we                            ;
;  adresbus[3] ; bls0we     ; 8.717 ; 8.717 ; Rise       ; bls0we                            ;
;  adresbus[4] ; bls0we     ; 8.286 ; 8.286 ; Rise       ; bls0we                            ;
;  adresbus[5] ; bls0we     ; 8.419 ; 8.419 ; Rise       ; bls0we                            ;
; cs           ; bls0we     ; 8.457 ; 8.457 ; Rise       ; bls0we                            ;
; databus[*]   ; bls0we     ; 5.802 ; 5.802 ; Rise       ; bls0we                            ;
;  databus[0]  ; bls0we     ; 5.566 ; 5.566 ; Rise       ; bls0we                            ;
;  databus[1]  ; bls0we     ; 4.831 ; 4.831 ; Rise       ; bls0we                            ;
;  databus[2]  ; bls0we     ; 5.034 ; 5.034 ; Rise       ; bls0we                            ;
;  databus[3]  ; bls0we     ; 4.517 ; 4.517 ; Rise       ; bls0we                            ;
;  databus[4]  ; bls0we     ; 5.802 ; 5.802 ; Rise       ; bls0we                            ;
;  databus[5]  ; bls0we     ; 4.421 ; 4.421 ; Rise       ; bls0we                            ;
;  databus[6]  ; bls0we     ; 4.714 ; 4.714 ; Rise       ; bls0we                            ;
;  databus[7]  ; bls0we     ; 4.110 ; 4.110 ; Rise       ; bls0we                            ;
; acdata[*]    ; a12mhz     ; 7.582 ; 7.582 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[2]   ; a12mhz     ; 7.410 ; 7.410 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[3]   ; a12mhz     ; 7.353 ; 7.353 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[4]   ; a12mhz     ; 7.364 ; 7.364 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[5]   ; a12mhz     ; 7.288 ; 7.288 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[6]   ; a12mhz     ; 7.333 ; 7.333 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[7]   ; a12mhz     ; 7.349 ; 7.349 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[8]   ; a12mhz     ; 7.518 ; 7.518 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[9]   ; a12mhz     ; 7.539 ; 7.539 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[10]  ; a12mhz     ; 7.582 ; 7.582 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[11]  ; a12mhz     ; 7.582 ; 7.582 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; adresbus[*]  ; oe         ; 7.686 ; 7.686 ; Rise       ; oe                                ;
;  adresbus[0] ; oe         ; 5.181 ; 5.181 ; Rise       ; oe                                ;
;  adresbus[1] ; oe         ; 5.853 ; 5.853 ; Rise       ; oe                                ;
;  adresbus[2] ; oe         ; 7.177 ; 7.177 ; Rise       ; oe                                ;
;  adresbus[3] ; oe         ; 7.637 ; 7.637 ; Rise       ; oe                                ;
;  adresbus[4] ; oe         ; 7.553 ; 7.553 ; Rise       ; oe                                ;
;  adresbus[5] ; oe         ; 7.686 ; 7.686 ; Rise       ; oe                                ;
; cs           ; oe         ; 7.724 ; 7.724 ; Rise       ; oe                                ;
+--------------+------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+--------------+------------+--------+--------+------------+-----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+--------------+------------+--------+--------+------------+-----------------------------------+
; adresbus[*]  ; bls0we     ; -2.153 ; -2.153 ; Rise       ; bls0we                            ;
;  adresbus[0] ; bls0we     ; -2.153 ; -2.153 ; Rise       ; bls0we                            ;
;  adresbus[1] ; bls0we     ; -2.180 ; -2.180 ; Rise       ; bls0we                            ;
;  adresbus[2] ; bls0we     ; -2.582 ; -2.582 ; Rise       ; bls0we                            ;
;  adresbus[3] ; bls0we     ; -2.809 ; -2.809 ; Rise       ; bls0we                            ;
;  adresbus[4] ; bls0we     ; -2.332 ; -2.332 ; Rise       ; bls0we                            ;
;  adresbus[5] ; bls0we     ; -2.299 ; -2.299 ; Rise       ; bls0we                            ;
; cs           ; bls0we     ; -2.236 ; -2.236 ; Rise       ; bls0we                            ;
; databus[*]   ; bls0we     ; -1.768 ; -1.768 ; Rise       ; bls0we                            ;
;  databus[0]  ; bls0we     ; -1.768 ; -1.768 ; Rise       ; bls0we                            ;
;  databus[1]  ; bls0we     ; -2.133 ; -2.133 ; Rise       ; bls0we                            ;
;  databus[2]  ; bls0we     ; -1.925 ; -1.925 ; Rise       ; bls0we                            ;
;  databus[3]  ; bls0we     ; -1.967 ; -1.967 ; Rise       ; bls0we                            ;
;  databus[4]  ; bls0we     ; -1.916 ; -1.916 ; Rise       ; bls0we                            ;
;  databus[5]  ; bls0we     ; -1.980 ; -1.980 ; Rise       ; bls0we                            ;
;  databus[6]  ; bls0we     ; -1.794 ; -1.794 ; Rise       ; bls0we                            ;
;  databus[7]  ; bls0we     ; -1.809 ; -1.809 ; Rise       ; bls0we                            ;
; acdata[*]    ; a12mhz     ; -3.387 ; -3.387 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[2]   ; a12mhz     ; -3.453 ; -3.453 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[3]   ; a12mhz     ; -3.424 ; -3.424 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[4]   ; a12mhz     ; -3.422 ; -3.422 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[5]   ; a12mhz     ; -3.387 ; -3.387 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[6]   ; a12mhz     ; -3.458 ; -3.458 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[7]   ; a12mhz     ; -3.424 ; -3.424 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[8]   ; a12mhz     ; -3.519 ; -3.519 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[9]   ; a12mhz     ; -3.525 ; -3.525 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[10]  ; a12mhz     ; -3.543 ; -3.543 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  acdata[11]  ; a12mhz     ; -3.544 ; -3.544 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; adresbus[*]  ; oe         ; -2.269 ; -2.269 ; Rise       ; oe                                ;
;  adresbus[0] ; oe         ; -2.269 ; -2.269 ; Rise       ; oe                                ;
;  adresbus[1] ; oe         ; -2.491 ; -2.491 ; Rise       ; oe                                ;
;  adresbus[2] ; oe         ; -2.892 ; -2.892 ; Rise       ; oe                                ;
;  adresbus[3] ; oe         ; -3.001 ; -3.001 ; Rise       ; oe                                ;
;  adresbus[4] ; oe         ; -2.898 ; -2.898 ; Rise       ; oe                                ;
;  adresbus[5] ; oe         ; -2.943 ; -2.943 ; Rise       ; oe                                ;
; cs           ; oe         ; -2.958 ; -2.958 ; Rise       ; oe                                ;
+--------------+------------+--------+--------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+-------------+--------+--------+------------+-----------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+---------------+-------------+--------+--------+------------+-----------------------------------+
; adresmem[*]   ; bls0we      ; 13.902 ; 13.902 ; Rise       ; bls0we                            ;
;  adresmem[0]  ; bls0we      ; 12.792 ; 12.792 ; Rise       ; bls0we                            ;
;  adresmem[1]  ; bls0we      ; 11.042 ; 11.042 ; Rise       ; bls0we                            ;
;  adresmem[2]  ; bls0we      ; 12.215 ; 12.215 ; Rise       ; bls0we                            ;
;  adresmem[3]  ; bls0we      ; 12.414 ; 12.414 ; Rise       ; bls0we                            ;
;  adresmem[4]  ; bls0we      ; 11.915 ; 11.915 ; Rise       ; bls0we                            ;
;  adresmem[5]  ; bls0we      ; 11.805 ; 11.805 ; Rise       ; bls0we                            ;
;  adresmem[6]  ; bls0we      ; 11.915 ; 11.915 ; Rise       ; bls0we                            ;
;  adresmem[7]  ; bls0we      ; 11.930 ; 11.930 ; Rise       ; bls0we                            ;
;  adresmem[8]  ; bls0we      ; 11.951 ; 11.951 ; Rise       ; bls0we                            ;
;  adresmem[9]  ; bls0we      ; 12.649 ; 12.649 ; Rise       ; bls0we                            ;
;  adresmem[10] ; bls0we      ; 12.252 ; 12.252 ; Rise       ; bls0we                            ;
;  adresmem[11] ; bls0we      ; 13.159 ; 13.159 ; Rise       ; bls0we                            ;
;  adresmem[12] ; bls0we      ; 13.182 ; 13.182 ; Rise       ; bls0we                            ;
;  adresmem[13] ; bls0we      ; 13.017 ; 13.017 ; Rise       ; bls0we                            ;
;  adresmem[14] ; bls0we      ; 13.902 ; 13.902 ; Rise       ; bls0we                            ;
;  adresmem[15] ; bls0we      ; 11.864 ; 11.864 ; Rise       ; bls0we                            ;
;  adresmem[16] ; bls0we      ; 12.014 ; 12.014 ; Rise       ; bls0we                            ;
;  adresmem[17] ; bls0we      ; 12.298 ; 12.298 ; Rise       ; bls0we                            ;
;  adresmem[18] ; bls0we      ; 12.115 ; 12.115 ; Rise       ; bls0we                            ;
; databus[*]    ; bls0we      ; 17.500 ; 17.500 ; Rise       ; bls0we                            ;
;  databus[0]   ; bls0we      ; 17.500 ; 17.500 ; Rise       ; bls0we                            ;
;  databus[1]   ; bls0we      ; 14.704 ; 14.704 ; Rise       ; bls0we                            ;
;  databus[2]   ; bls0we      ; 14.964 ; 14.964 ; Rise       ; bls0we                            ;
;  databus[3]   ; bls0we      ; 13.303 ; 13.303 ; Rise       ; bls0we                            ;
;  databus[4]   ; bls0we      ; 13.846 ; 13.846 ; Rise       ; bls0we                            ;
;  databus[5]   ; bls0we      ; 13.092 ; 13.092 ; Rise       ; bls0we                            ;
;  databus[6]   ; bls0we      ; 14.503 ; 14.503 ; Rise       ; bls0we                            ;
;  databus[7]   ; bls0we      ; 15.100 ; 15.100 ; Rise       ; bls0we                            ;
; datamem[*]    ; bls0we      ; 14.180 ; 14.180 ; Rise       ; bls0we                            ;
;  datamem[0]   ; bls0we      ; 13.066 ; 13.066 ; Rise       ; bls0we                            ;
;  datamem[1]   ; bls0we      ; 13.066 ; 13.066 ; Rise       ; bls0we                            ;
;  datamem[2]   ; bls0we      ; 13.801 ; 13.801 ; Rise       ; bls0we                            ;
;  datamem[3]   ; bls0we      ; 13.809 ; 13.809 ; Rise       ; bls0we                            ;
;  datamem[4]   ; bls0we      ; 14.180 ; 14.180 ; Rise       ; bls0we                            ;
;  datamem[5]   ; bls0we      ; 13.510 ; 13.510 ; Rise       ; bls0we                            ;
;  datamem[6]   ; bls0we      ; 13.520 ; 13.520 ; Rise       ; bls0we                            ;
;  datamem[7]   ; bls0we      ; 13.520 ; 13.520 ; Rise       ; bls0we                            ;
; oemem         ; bls0we      ; 14.008 ; 14.008 ; Rise       ; bls0we                            ;
; wemem         ; bls0we      ; 13.863 ; 13.863 ; Rise       ; bls0we                            ;
; datamem[*]    ; bls0we      ; 14.180 ; 14.180 ; Fall       ; bls0we                            ;
;  datamem[0]   ; bls0we      ; 13.066 ; 13.066 ; Fall       ; bls0we                            ;
;  datamem[1]   ; bls0we      ; 13.066 ; 13.066 ; Fall       ; bls0we                            ;
;  datamem[2]   ; bls0we      ; 13.801 ; 13.801 ; Fall       ; bls0we                            ;
;  datamem[3]   ; bls0we      ; 13.809 ; 13.809 ; Fall       ; bls0we                            ;
;  datamem[4]   ; bls0we      ; 14.180 ; 14.180 ; Fall       ; bls0we                            ;
;  datamem[5]   ; bls0we      ; 13.510 ; 13.510 ; Fall       ; bls0we                            ;
;  datamem[6]   ; bls0we      ; 13.520 ; 13.520 ; Fall       ; bls0we                            ;
;  datamem[7]   ; bls0we      ; 13.520 ; 13.520 ; Fall       ; bls0we                            ;
; oemem         ; bls0we      ; 14.008 ; 14.008 ; Fall       ; bls0we                            ;
; wemem         ; bls0we      ; 13.863 ; 13.863 ; Fall       ; bls0we                            ;
; databus[*]    ; foto        ; 14.681 ; 14.681 ; Rise       ; foto                              ;
;  databus[1]   ; foto        ; 14.681 ; 14.681 ; Rise       ; foto                              ;
; databus[*]    ; go          ; 11.234 ; 11.234 ; Rise       ; go                                ;
;  databus[7]   ; go          ; 11.234 ; 11.234 ; Rise       ; go                                ;
; databus[*]    ; go          ; 11.234 ; 11.234 ; Fall       ; go                                ;
;  databus[7]   ; go          ; 11.234 ; 11.234 ; Fall       ; go                                ;
; adresmem[*]   ; a12mhz      ; 8.825  ; 8.825  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[0]  ; a12mhz      ; 8.500  ; 8.500  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[1]  ; a12mhz      ; 7.474  ; 7.474  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[2]  ; a12mhz      ; 7.087  ; 7.087  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[3]  ; a12mhz      ; 7.212  ; 7.212  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[4]  ; a12mhz      ; 6.788  ; 6.788  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[5]  ; a12mhz      ; 6.598  ; 6.598  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[6]  ; a12mhz      ; 6.797  ; 6.797  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[7]  ; a12mhz      ; 6.812  ; 6.812  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[8]  ; a12mhz      ; 6.831  ; 6.831  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[9]  ; a12mhz      ; 7.196  ; 7.196  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[10] ; a12mhz      ; 7.974  ; 7.974  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[11] ; a12mhz      ; 8.790  ; 8.790  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[12] ; a12mhz      ; 8.825  ; 8.825  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[13] ; a12mhz      ; 8.733  ; 8.733  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[14] ; a12mhz      ; 8.124  ; 8.124  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[15] ; a12mhz      ; 8.159  ; 8.159  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[16] ; a12mhz      ; 7.985  ; 7.985  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[17] ; a12mhz      ; 7.954  ; 7.954  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[18] ; a12mhz      ; 7.785  ; 7.785  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; clockADC      ; a12mhz      ; 6.587  ; 6.587  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; databus[*]    ; a12mhz      ; 16.396 ; 16.396 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[0]   ; a12mhz      ; 15.432 ; 15.432 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[1]   ; a12mhz      ; 14.346 ; 14.346 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[2]   ; a12mhz      ; 16.396 ; 16.396 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[3]   ; a12mhz      ; 16.059 ; 16.059 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[4]   ; a12mhz      ; 16.230 ; 16.230 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[5]   ; a12mhz      ; 16.395 ; 16.395 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[6]   ; a12mhz      ; 15.682 ; 15.682 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[7]   ; a12mhz      ; 15.610 ; 15.610 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; datamem[*]    ; a12mhz      ; 8.040  ; 8.040  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[0]   ; a12mhz      ; 7.661  ; 7.661  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[1]   ; a12mhz      ; 7.683  ; 7.683  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[2]   ; a12mhz      ; 8.040  ; 8.040  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[3]   ; a12mhz      ; 7.930  ; 7.930  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[4]   ; a12mhz      ; 7.804  ; 7.804  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[5]   ; a12mhz      ; 7.348  ; 7.348  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[6]   ; a12mhz      ; 7.014  ; 7.014  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[7]   ; a12mhz      ; 7.586  ; 7.586  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mclock        ; a12mhz      ; 6.331  ; 6.331  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mdata         ; a12mhz      ; 7.273  ; 7.273  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mfsync        ; a12mhz      ; 6.931  ; 6.931  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mlsync        ; a12mhz      ; 6.423  ; 6.423  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; outgo         ; a12mhz      ; 6.628  ; 6.628  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; svetodiod     ; a12mhz      ; 7.056  ; 7.056  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; wemem         ; a12mhz      ; 8.381  ; 8.381  ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; adresmem[*]   ; a12mhz      ; 9.459  ; 9.459  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[0]  ; a12mhz      ; 7.941  ; 7.941  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[1]  ; a12mhz      ; 8.057  ; 8.057  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[2]  ; a12mhz      ; 8.634  ; 8.634  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[3]  ; a12mhz      ; 8.953  ; 8.953  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[4]  ; a12mhz      ; 8.374  ; 8.374  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[5]  ; a12mhz      ; 7.540  ; 7.540  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[6]  ; a12mhz      ; 8.359  ; 8.359  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[7]  ; a12mhz      ; 8.425  ; 8.425  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[8]  ; a12mhz      ; 8.346  ; 8.346  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[9]  ; a12mhz      ; 8.718  ; 8.718  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[10] ; a12mhz      ; 8.070  ; 8.070  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[11] ; a12mhz      ; 8.796  ; 8.796  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[12] ; a12mhz      ; 8.826  ; 8.826  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[13] ; a12mhz      ; 9.459  ; 9.459  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[14] ; a12mhz      ; 8.670  ; 8.670  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[15] ; a12mhz      ; 7.194  ; 7.194  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[16] ; a12mhz      ; 7.342  ; 7.342  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[17] ; a12mhz      ; 7.047  ; 7.047  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[18] ; a12mhz      ; 6.855  ; 6.855  ; Rise       ; mypll|altpll_component|pll|clk[1] ;
; databus[*]    ; oe          ; 13.851 ; 13.851 ; Rise       ; oe                                ;
;  databus[0]   ; oe          ; 13.851 ; 13.851 ; Rise       ; oe                                ;
;  databus[1]   ; oe          ; 13.851 ; 13.851 ; Rise       ; oe                                ;
;  databus[2]   ; oe          ; 13.484 ; 13.484 ; Rise       ; oe                                ;
;  databus[3]   ; oe          ; 13.120 ; 13.120 ; Rise       ; oe                                ;
;  databus[4]   ; oe          ; 13.120 ; 13.120 ; Rise       ; oe                                ;
;  databus[5]   ; oe          ; 12.360 ; 12.360 ; Rise       ; oe                                ;
;  databus[6]   ; oe          ; 12.360 ; 12.360 ; Rise       ; oe                                ;
;  databus[7]   ; oe          ; 11.950 ; 11.950 ; Rise       ; oe                                ;
; databus[*]    ; oe          ; 13.851 ; 13.851 ; Fall       ; oe                                ;
;  databus[0]   ; oe          ; 13.851 ; 13.851 ; Fall       ; oe                                ;
;  databus[1]   ; oe          ; 13.851 ; 13.851 ; Fall       ; oe                                ;
;  databus[2]   ; oe          ; 13.484 ; 13.484 ; Fall       ; oe                                ;
;  databus[3]   ; oe          ; 13.120 ; 13.120 ; Fall       ; oe                                ;
;  databus[4]   ; oe          ; 13.120 ; 13.120 ; Fall       ; oe                                ;
;  databus[5]   ; oe          ; 12.360 ; 12.360 ; Fall       ; oe                                ;
;  databus[6]   ; oe          ; 12.360 ; 12.360 ; Fall       ; oe                                ;
;  databus[7]   ; oe          ; 11.950 ; 11.950 ; Fall       ; oe                                ;
; databus[*]    ; readfifo    ; 12.238 ; 12.238 ; Rise       ; readfifo                          ;
;  databus[5]   ; readfifo    ; 12.238 ; 12.238 ; Rise       ; readfifo                          ;
; databus[*]    ; readfiforam ; 11.222 ; 11.222 ; Rise       ; readfiforam                       ;
;  databus[5]   ; readfiforam ; 11.222 ; 11.222 ; Rise       ; readfiforam                       ;
+---------------+-------------+--------+--------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+-------------+-------+-------+------------+-----------------------------------+
; Data Port     ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+---------------+-------------+-------+-------+------------+-----------------------------------+
; adresmem[*]   ; bls0we      ; 4.625 ; 4.625 ; Rise       ; bls0we                            ;
;  adresmem[0]  ; bls0we      ; 5.180 ; 5.180 ; Rise       ; bls0we                            ;
;  adresmem[1]  ; bls0we      ; 4.625 ; 4.625 ; Rise       ; bls0we                            ;
;  adresmem[2]  ; bls0we      ; 4.988 ; 4.988 ; Rise       ; bls0we                            ;
;  adresmem[3]  ; bls0we      ; 5.053 ; 5.053 ; Rise       ; bls0we                            ;
;  adresmem[4]  ; bls0we      ; 4.870 ; 4.870 ; Rise       ; bls0we                            ;
;  adresmem[5]  ; bls0we      ; 4.830 ; 4.830 ; Rise       ; bls0we                            ;
;  adresmem[6]  ; bls0we      ; 4.877 ; 4.877 ; Rise       ; bls0we                            ;
;  adresmem[7]  ; bls0we      ; 4.884 ; 4.884 ; Rise       ; bls0we                            ;
;  adresmem[8]  ; bls0we      ; 4.894 ; 4.894 ; Rise       ; bls0we                            ;
;  adresmem[9]  ; bls0we      ; 5.080 ; 5.080 ; Rise       ; bls0we                            ;
;  adresmem[10] ; bls0we      ; 5.093 ; 5.093 ; Rise       ; bls0we                            ;
;  adresmem[11] ; bls0we      ; 5.279 ; 5.279 ; Rise       ; bls0we                            ;
;  adresmem[12] ; bls0we      ; 5.296 ; 5.296 ; Rise       ; bls0we                            ;
;  adresmem[13] ; bls0we      ; 5.278 ; 5.278 ; Rise       ; bls0we                            ;
;  adresmem[14] ; bls0we      ; 5.466 ; 5.466 ; Rise       ; bls0we                            ;
;  adresmem[15] ; bls0we      ; 4.842 ; 4.842 ; Rise       ; bls0we                            ;
;  adresmem[16] ; bls0we      ; 4.947 ; 4.947 ; Rise       ; bls0we                            ;
;  adresmem[17] ; bls0we      ; 5.024 ; 5.024 ; Rise       ; bls0we                            ;
;  adresmem[18] ; bls0we      ; 4.916 ; 4.916 ; Rise       ; bls0we                            ;
; databus[*]    ; bls0we      ; 4.563 ; 4.563 ; Rise       ; bls0we                            ;
;  databus[0]   ; bls0we      ; 5.367 ; 5.367 ; Rise       ; bls0we                            ;
;  databus[1]   ; bls0we      ; 5.122 ; 5.122 ; Rise       ; bls0we                            ;
;  databus[2]   ; bls0we      ; 4.977 ; 4.977 ; Rise       ; bls0we                            ;
;  databus[3]   ; bls0we      ; 4.721 ; 4.721 ; Rise       ; bls0we                            ;
;  databus[4]   ; bls0we      ; 4.826 ; 4.826 ; Rise       ; bls0we                            ;
;  databus[5]   ; bls0we      ; 4.563 ; 4.563 ; Rise       ; bls0we                            ;
;  databus[6]   ; bls0we      ; 5.400 ; 5.400 ; Rise       ; bls0we                            ;
;  databus[7]   ; bls0we      ; 5.520 ; 5.520 ; Rise       ; bls0we                            ;
; datamem[*]    ; bls0we      ; 4.396 ; 4.396 ; Rise       ; bls0we                            ;
;  datamem[0]   ; bls0we      ; 4.609 ; 4.609 ; Rise       ; bls0we                            ;
;  datamem[1]   ; bls0we      ; 4.493 ; 4.493 ; Rise       ; bls0we                            ;
;  datamem[2]   ; bls0we      ; 4.606 ; 4.606 ; Rise       ; bls0we                            ;
;  datamem[3]   ; bls0we      ; 4.608 ; 4.608 ; Rise       ; bls0we                            ;
;  datamem[4]   ; bls0we      ; 4.713 ; 4.713 ; Rise       ; bls0we                            ;
;  datamem[5]   ; bls0we      ; 4.396 ; 4.396 ; Rise       ; bls0we                            ;
;  datamem[6]   ; bls0we      ; 4.421 ; 4.421 ; Rise       ; bls0we                            ;
;  datamem[7]   ; bls0we      ; 4.486 ; 4.486 ; Rise       ; bls0we                            ;
; oemem         ; bls0we      ; 5.222 ; 5.222 ; Rise       ; bls0we                            ;
; wemem         ; bls0we      ; 5.158 ; 5.158 ; Rise       ; bls0we                            ;
; datamem[*]    ; bls0we      ; 5.939 ; 5.939 ; Fall       ; bls0we                            ;
;  datamem[0]   ; bls0we      ; 5.939 ; 5.939 ; Fall       ; bls0we                            ;
;  datamem[1]   ; bls0we      ; 5.939 ; 5.939 ; Fall       ; bls0we                            ;
;  datamem[2]   ; bls0we      ; 6.151 ; 6.151 ; Fall       ; bls0we                            ;
;  datamem[3]   ; bls0we      ; 6.155 ; 6.155 ; Fall       ; bls0we                            ;
;  datamem[4]   ; bls0we      ; 6.252 ; 6.252 ; Fall       ; bls0we                            ;
;  datamem[5]   ; bls0we      ; 6.068 ; 6.068 ; Fall       ; bls0we                            ;
;  datamem[6]   ; bls0we      ; 6.078 ; 6.078 ; Fall       ; bls0we                            ;
;  datamem[7]   ; bls0we      ; 6.078 ; 6.078 ; Fall       ; bls0we                            ;
; oemem         ; bls0we      ; 6.249 ; 6.249 ; Fall       ; bls0we                            ;
; wemem         ; bls0we      ; 6.183 ; 6.183 ; Fall       ; bls0we                            ;
; databus[*]    ; foto        ; 5.570 ; 5.570 ; Rise       ; foto                              ;
;  databus[1]   ; foto        ; 5.570 ; 5.570 ; Rise       ; foto                              ;
; databus[*]    ; go          ; 4.087 ; 4.087 ; Rise       ; go                                ;
;  databus[7]   ; go          ; 4.087 ; 4.087 ; Rise       ; go                                ;
; databus[*]    ; go          ; 4.087 ; 4.087 ; Fall       ; go                                ;
;  databus[7]   ; go          ; 4.087 ; 4.087 ; Fall       ; go                                ;
; adresmem[*]   ; a12mhz      ; 2.723 ; 2.723 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[0]  ; a12mhz      ; 3.357 ; 3.357 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[1]  ; a12mhz      ; 2.978 ; 2.978 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[2]  ; a12mhz      ; 2.899 ; 2.899 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[3]  ; a12mhz      ; 2.945 ; 2.945 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[4]  ; a12mhz      ; 2.782 ; 2.782 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[5]  ; a12mhz      ; 2.723 ; 2.723 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[6]  ; a12mhz      ; 2.791 ; 2.791 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[7]  ; a12mhz      ; 2.797 ; 2.797 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[8]  ; a12mhz      ; 2.807 ; 2.807 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[9]  ; a12mhz      ; 2.917 ; 2.917 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[10] ; a12mhz      ; 3.202 ; 3.202 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[11] ; a12mhz      ; 3.362 ; 3.362 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[12] ; a12mhz      ; 3.385 ; 3.385 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[13] ; a12mhz      ; 3.386 ; 3.386 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[14] ; a12mhz      ; 3.189 ; 3.189 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[15] ; a12mhz      ; 3.171 ; 3.171 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[16] ; a12mhz      ; 3.212 ; 3.212 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[17] ; a12mhz      ; 3.160 ; 3.160 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  adresmem[18] ; a12mhz      ; 3.060 ; 3.060 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; clockADC      ; a12mhz      ; 2.742 ; 2.742 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; databus[*]    ; a12mhz      ; 3.009 ; 3.009 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[0]   ; a12mhz      ; 3.959 ; 3.959 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[1]   ; a12mhz      ; 3.009 ; 3.009 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[2]   ; a12mhz      ; 3.155 ; 3.155 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[3]   ; a12mhz      ; 3.249 ; 3.249 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[4]   ; a12mhz      ; 3.358 ; 3.358 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[5]   ; a12mhz      ; 3.317 ; 3.317 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[6]   ; a12mhz      ; 3.287 ; 3.287 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  databus[7]   ; a12mhz      ; 3.252 ; 3.252 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; datamem[*]    ; a12mhz      ; 2.828 ; 2.828 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[0]   ; a12mhz      ; 3.064 ; 3.064 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[1]   ; a12mhz      ; 3.072 ; 3.072 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[2]   ; a12mhz      ; 3.161 ; 3.161 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[3]   ; a12mhz      ; 3.151 ; 3.151 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[4]   ; a12mhz      ; 3.107 ; 3.107 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[5]   ; a12mhz      ; 2.937 ; 2.937 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[6]   ; a12mhz      ; 2.828 ; 2.828 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
;  datamem[7]   ; a12mhz      ; 2.990 ; 2.990 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mclock        ; a12mhz      ; 2.704 ; 2.704 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mdata         ; a12mhz      ; 2.919 ; 2.919 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mfsync        ; a12mhz      ; 2.824 ; 2.824 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; mlsync        ; a12mhz      ; 2.711 ; 2.711 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; outgo         ; a12mhz      ; 2.754 ; 2.754 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; svetodiod     ; a12mhz      ; 2.885 ; 2.885 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; wemem         ; a12mhz      ; 3.239 ; 3.239 ; Rise       ; mypll|altpll_component|pll|clk[0] ;
; adresmem[*]   ; a12mhz      ; 2.784 ; 2.784 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[0]  ; a12mhz      ; 3.165 ; 3.165 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[1]  ; a12mhz      ; 3.164 ; 3.164 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[2]  ; a12mhz      ; 3.337 ; 3.337 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[3]  ; a12mhz      ; 3.442 ; 3.442 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[4]  ; a12mhz      ; 3.239 ; 3.239 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[5]  ; a12mhz      ; 3.009 ; 3.009 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[6]  ; a12mhz      ; 3.237 ; 3.237 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[7]  ; a12mhz      ; 3.270 ; 3.270 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[8]  ; a12mhz      ; 3.245 ; 3.245 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[9]  ; a12mhz      ; 3.364 ; 3.364 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[10] ; a12mhz      ; 3.235 ; 3.235 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[11] ; a12mhz      ; 3.373 ; 3.373 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[12] ; a12mhz      ; 3.395 ; 3.395 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[13] ; a12mhz      ; 3.673 ; 3.673 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[14] ; a12mhz      ; 3.352 ; 3.352 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[15] ; a12mhz      ; 2.870 ; 2.870 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[16] ; a12mhz      ; 2.973 ; 2.973 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[17] ; a12mhz      ; 2.896 ; 2.896 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
;  adresmem[18] ; a12mhz      ; 2.784 ; 2.784 ; Rise       ; mypll|altpll_component|pll|clk[1] ;
; databus[*]    ; oe          ; 5.565 ; 5.565 ; Rise       ; oe                                ;
;  databus[0]   ; oe          ; 6.128 ; 6.128 ; Rise       ; oe                                ;
;  databus[1]   ; oe          ; 6.128 ; 6.128 ; Rise       ; oe                                ;
;  databus[2]   ; oe          ; 6.025 ; 6.025 ; Rise       ; oe                                ;
;  databus[3]   ; oe          ; 5.921 ; 5.921 ; Rise       ; oe                                ;
;  databus[4]   ; oe          ; 5.921 ; 5.921 ; Rise       ; oe                                ;
;  databus[5]   ; oe          ; 5.700 ; 5.700 ; Rise       ; oe                                ;
;  databus[6]   ; oe          ; 5.700 ; 5.700 ; Rise       ; oe                                ;
;  databus[7]   ; oe          ; 5.565 ; 5.565 ; Rise       ; oe                                ;
; databus[*]    ; oe          ; 5.565 ; 5.565 ; Fall       ; oe                                ;
;  databus[0]   ; oe          ; 6.128 ; 6.128 ; Fall       ; oe                                ;
;  databus[1]   ; oe          ; 6.128 ; 6.128 ; Fall       ; oe                                ;
;  databus[2]   ; oe          ; 6.025 ; 6.025 ; Fall       ; oe                                ;
;  databus[3]   ; oe          ; 5.921 ; 5.921 ; Fall       ; oe                                ;
;  databus[4]   ; oe          ; 5.921 ; 5.921 ; Fall       ; oe                                ;
;  databus[5]   ; oe          ; 5.700 ; 5.700 ; Fall       ; oe                                ;
;  databus[6]   ; oe          ; 5.700 ; 5.700 ; Fall       ; oe                                ;
;  databus[7]   ; oe          ; 5.565 ; 5.565 ; Fall       ; oe                                ;
; databus[*]    ; readfifo    ; 4.566 ; 4.566 ; Rise       ; readfifo                          ;
;  databus[5]   ; readfifo    ; 4.566 ; 4.566 ; Rise       ; readfifo                          ;
; databus[*]    ; readfiforam ; 4.302 ; 4.302 ; Rise       ; readfiforam                       ;
;  databus[5]   ; readfiforam ; 4.302 ; 4.302 ; Rise       ; readfiforam                       ;
+---------------+-------------+-------+-------+------------+-----------------------------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; adresbus[0] ; databus[0]  ; 20.032 ; 20.032 ; 20.032 ; 20.032 ;
; adresbus[0] ; databus[1]  ; 15.921 ; 15.921 ; 15.921 ; 15.921 ;
; adresbus[0] ; databus[2]  ; 15.554 ; 15.554 ; 15.554 ; 15.554 ;
; adresbus[0] ; databus[3]  ; 15.190 ; 15.190 ; 15.190 ; 15.190 ;
; adresbus[0] ; databus[4]  ; 15.190 ; 15.190 ; 15.190 ; 15.190 ;
; adresbus[0] ; databus[5]  ; 14.430 ; 14.430 ; 14.430 ; 14.430 ;
; adresbus[0] ; databus[6]  ; 15.928 ; 15.928 ; 15.928 ; 15.928 ;
; adresbus[0] ; databus[7]  ; 15.397 ; 15.397 ; 15.397 ; 15.397 ;
; adresbus[0] ; datamem[0]  ; 14.341 ; 14.341 ; 14.341 ; 14.341 ;
; adresbus[0] ; datamem[1]  ; 14.341 ; 14.341 ; 14.341 ; 14.341 ;
; adresbus[0] ; datamem[2]  ; 15.076 ; 15.076 ; 15.076 ; 15.076 ;
; adresbus[0] ; datamem[3]  ; 15.084 ; 15.084 ; 15.084 ; 15.084 ;
; adresbus[0] ; datamem[4]  ; 15.455 ; 15.455 ; 15.455 ; 15.455 ;
; adresbus[0] ; datamem[5]  ; 14.785 ; 14.785 ; 14.785 ; 14.785 ;
; adresbus[0] ; datamem[6]  ; 14.795 ; 14.795 ; 14.795 ; 14.795 ;
; adresbus[0] ; datamem[7]  ; 14.795 ; 14.795 ; 14.795 ; 14.795 ;
; adresbus[0] ; oemem       ;        ; 15.283 ; 15.283 ;        ;
; adresbus[0] ; wemem       ; 15.145 ;        ;        ; 15.145 ;
; adresbus[1] ; databus[0]  ; 17.310 ; 17.310 ; 17.310 ; 17.310 ;
; adresbus[1] ; databus[1]  ; 15.273 ; 15.968 ; 15.968 ; 15.273 ;
; adresbus[1] ; databus[2]  ; 17.285 ; 17.285 ; 17.285 ; 17.285 ;
; adresbus[1] ; databus[3]  ; 16.647 ; 16.647 ; 16.647 ; 16.647 ;
; adresbus[1] ; databus[4]  ; 18.193 ; 18.993 ; 18.993 ; 18.193 ;
; adresbus[1] ; databus[5]  ; 18.564 ; 18.564 ; 18.564 ; 18.564 ;
; adresbus[1] ; databus[6]  ; 18.605 ; 18.605 ; 18.605 ; 18.605 ;
; adresbus[1] ; databus[7]  ; 18.164 ; 18.164 ; 18.164 ; 18.164 ;
; adresbus[1] ; datamem[0]  ; 15.013 ; 15.013 ; 15.013 ; 15.013 ;
; adresbus[1] ; datamem[1]  ; 15.013 ; 15.013 ; 15.013 ; 15.013 ;
; adresbus[1] ; datamem[2]  ; 15.748 ; 15.748 ; 15.748 ; 15.748 ;
; adresbus[1] ; datamem[3]  ; 15.756 ; 15.756 ; 15.756 ; 15.756 ;
; adresbus[1] ; datamem[4]  ; 16.127 ; 16.127 ; 16.127 ; 16.127 ;
; adresbus[1] ; datamem[5]  ; 15.457 ; 15.457 ; 15.457 ; 15.457 ;
; adresbus[1] ; datamem[6]  ; 15.467 ; 15.467 ; 15.467 ; 15.467 ;
; adresbus[1] ; datamem[7]  ; 15.467 ; 15.467 ; 15.467 ; 15.467 ;
; adresbus[1] ; oemem       ; 15.955 ;        ;        ; 15.955 ;
; adresbus[1] ; wemem       ;        ; 15.817 ; 15.817 ;        ;
; adresbus[2] ; databus[0]  ; 20.288 ; 20.288 ; 20.288 ; 20.288 ;
; adresbus[2] ; databus[1]  ; 16.927 ; 16.927 ; 16.927 ; 16.927 ;
; adresbus[2] ; databus[2]  ; 20.835 ; 20.835 ; 20.835 ; 20.835 ;
; adresbus[2] ; databus[3]  ; 19.846 ; 19.846 ; 19.846 ; 19.846 ;
; adresbus[2] ; databus[4]  ; 16.155 ; 16.155 ; 16.155 ; 16.155 ;
; adresbus[2] ; databus[5]  ; 19.005 ; 19.005 ; 19.005 ; 19.005 ;
; adresbus[2] ; databus[6]  ; 15.822 ; 15.822 ; 15.822 ; 15.822 ;
; adresbus[2] ; databus[7]  ; 15.836 ; 15.836 ; 15.836 ; 15.836 ;
; adresbus[2] ; datamem[0]  ; 16.337 ; 16.337 ; 16.337 ; 16.337 ;
; adresbus[2] ; datamem[1]  ; 16.337 ; 16.337 ; 16.337 ; 16.337 ;
; adresbus[2] ; datamem[2]  ; 17.072 ; 17.072 ; 17.072 ; 17.072 ;
; adresbus[2] ; datamem[3]  ; 17.080 ; 17.080 ; 17.080 ; 17.080 ;
; adresbus[2] ; datamem[4]  ; 17.451 ; 17.451 ; 17.451 ; 17.451 ;
; adresbus[2] ; datamem[5]  ; 16.781 ; 16.781 ; 16.781 ; 16.781 ;
; adresbus[2] ; datamem[6]  ; 16.791 ; 16.791 ; 16.791 ; 16.791 ;
; adresbus[2] ; datamem[7]  ; 16.791 ; 16.791 ; 16.791 ; 16.791 ;
; adresbus[2] ; oemem       ;        ; 17.279 ; 17.279 ;        ;
; adresbus[2] ; wemem       ; 17.141 ;        ;        ; 17.141 ;
; adresbus[3] ; databus[0]  ; 17.389 ; 17.389 ; 17.389 ; 17.389 ;
; adresbus[3] ; databus[1]  ; 17.346 ; 17.346 ; 17.346 ; 17.346 ;
; adresbus[3] ; databus[2]  ; 21.295 ; 21.295 ; 21.295 ; 21.295 ;
; adresbus[3] ; databus[3]  ; 20.306 ; 20.306 ; 20.306 ; 20.306 ;
; adresbus[3] ; databus[4]  ; 18.906 ; 18.906 ; 18.906 ; 18.906 ;
; adresbus[3] ; databus[5]  ; 19.250 ; 19.250 ; 19.250 ; 19.250 ;
; adresbus[3] ; databus[6]  ; 18.281 ; 18.281 ; 18.281 ; 18.281 ;
; adresbus[3] ; databus[7]  ; 17.978 ; 17.978 ; 17.978 ; 17.978 ;
; adresbus[3] ; datamem[0]  ; 16.797 ; 16.797 ; 16.797 ; 16.797 ;
; adresbus[3] ; datamem[1]  ; 16.797 ; 16.797 ; 16.797 ; 16.797 ;
; adresbus[3] ; datamem[2]  ; 17.532 ; 17.532 ; 17.532 ; 17.532 ;
; adresbus[3] ; datamem[3]  ; 17.540 ; 17.540 ; 17.540 ; 17.540 ;
; adresbus[3] ; datamem[4]  ; 17.911 ; 17.911 ; 17.911 ; 17.911 ;
; adresbus[3] ; datamem[5]  ; 17.241 ; 17.241 ; 17.241 ; 17.241 ;
; adresbus[3] ; datamem[6]  ; 17.251 ; 17.251 ; 17.251 ; 17.251 ;
; adresbus[3] ; datamem[7]  ; 17.251 ; 17.251 ; 17.251 ; 17.251 ;
; adresbus[3] ; oemem       ;        ; 17.739 ; 17.739 ;        ;
; adresbus[3] ; wemem       ; 17.601 ;        ;        ; 17.601 ;
; adresbus[4] ; databus[0]  ; 14.641 ; 14.475 ; 14.475 ; 14.641 ;
; adresbus[4] ; databus[1]  ; 15.939 ; 14.988 ; 14.988 ; 15.939 ;
; adresbus[4] ; databus[2]  ; 19.782 ; 19.782 ; 19.782 ; 19.782 ;
; adresbus[4] ; databus[3]  ; 18.739 ; 18.739 ; 18.739 ; 18.739 ;
; adresbus[4] ; databus[4]  ; 15.528 ; 14.711 ; 14.711 ; 15.528 ;
; adresbus[4] ; databus[5]  ; 18.152 ; 18.152 ; 18.152 ; 18.152 ;
; adresbus[4] ; databus[6]  ; 15.725 ; 15.200 ; 15.200 ; 15.725 ;
; adresbus[4] ; databus[7]  ; 16.341 ; 15.387 ; 15.387 ; 16.341 ;
; adresbus[4] ; datamem[0]  ; 16.713 ; 16.713 ; 16.713 ; 16.713 ;
; adresbus[4] ; datamem[1]  ; 16.713 ; 16.713 ; 16.713 ; 16.713 ;
; adresbus[4] ; datamem[2]  ; 17.448 ; 17.448 ; 17.448 ; 17.448 ;
; adresbus[4] ; datamem[3]  ; 17.456 ; 17.456 ; 17.456 ; 17.456 ;
; adresbus[4] ; datamem[4]  ; 17.827 ; 17.827 ; 17.827 ; 17.827 ;
; adresbus[4] ; datamem[5]  ; 17.157 ; 17.157 ; 17.157 ; 17.157 ;
; adresbus[4] ; datamem[6]  ; 17.167 ; 17.167 ; 17.167 ; 17.167 ;
; adresbus[4] ; datamem[7]  ; 17.167 ; 17.167 ; 17.167 ; 17.167 ;
; adresbus[4] ; oemem       ;        ; 17.655 ; 17.655 ;        ;
; adresbus[4] ; wemem       ; 17.517 ;        ;        ; 17.517 ;
; adresbus[5] ; databus[0]  ; 14.001 ; 14.515 ; 14.515 ; 14.001 ;
; adresbus[5] ; databus[1]  ; 14.001 ; 15.778 ; 15.778 ; 14.001 ;
; adresbus[5] ; databus[2]  ; 13.634 ; 13.634 ; 13.634 ; 13.634 ;
; adresbus[5] ; databus[3]  ; 13.270 ; 13.270 ; 13.270 ; 13.270 ;
; adresbus[5] ; databus[4]  ; 13.270 ; 15.367 ; 15.367 ; 13.270 ;
; adresbus[5] ; databus[5]  ; 12.510 ; 12.510 ; 12.510 ; 12.510 ;
; adresbus[5] ; databus[6]  ; 12.510 ; 15.564 ; 15.564 ; 12.510 ;
; adresbus[5] ; databus[7]  ; 12.100 ; 16.180 ; 16.180 ; 12.100 ;
; adresbus[5] ; datamem[0]  ; 16.846 ; 16.846 ; 16.846 ; 16.846 ;
; adresbus[5] ; datamem[1]  ; 16.846 ; 16.846 ; 16.846 ; 16.846 ;
; adresbus[5] ; datamem[2]  ; 17.581 ; 17.581 ; 17.581 ; 17.581 ;
; adresbus[5] ; datamem[3]  ; 17.589 ; 17.589 ; 17.589 ; 17.589 ;
; adresbus[5] ; datamem[4]  ; 17.960 ; 17.960 ; 17.960 ; 17.960 ;
; adresbus[5] ; datamem[5]  ; 17.290 ; 17.290 ; 17.290 ; 17.290 ;
; adresbus[5] ; datamem[6]  ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; adresbus[5] ; datamem[7]  ; 17.300 ; 17.300 ; 17.300 ; 17.300 ;
; adresbus[5] ; oemem       ;        ; 17.788 ; 17.788 ;        ;
; adresbus[5] ; wemem       ; 17.650 ;        ;        ; 17.650 ;
; cs          ; databus[0]  ; 14.046 ; 14.553 ; 14.553 ; 14.046 ;
; cs          ; databus[1]  ; 14.046 ; 15.623 ; 15.623 ; 14.046 ;
; cs          ; databus[2]  ; 13.679 ; 13.679 ; 13.679 ; 13.679 ;
; cs          ; databus[3]  ; 13.315 ; 13.315 ; 13.315 ; 13.315 ;
; cs          ; databus[4]  ; 13.315 ; 15.212 ; 15.212 ; 13.315 ;
; cs          ; databus[5]  ; 12.555 ; 12.555 ; 12.555 ; 12.555 ;
; cs          ; databus[6]  ; 12.555 ; 15.409 ; 15.409 ; 12.555 ;
; cs          ; databus[7]  ; 12.145 ; 16.025 ; 16.025 ; 12.145 ;
; cs          ; datamem[0]  ; 16.884 ; 16.884 ; 16.884 ; 16.884 ;
; cs          ; datamem[1]  ; 16.884 ; 16.884 ; 16.884 ; 16.884 ;
; cs          ; datamem[2]  ; 17.619 ; 17.619 ; 17.619 ; 17.619 ;
; cs          ; datamem[3]  ; 17.627 ; 17.627 ; 17.627 ; 17.627 ;
; cs          ; datamem[4]  ; 17.998 ; 17.998 ; 17.998 ; 17.998 ;
; cs          ; datamem[5]  ; 17.328 ; 17.328 ; 17.328 ; 17.328 ;
; cs          ; datamem[6]  ; 17.338 ; 17.338 ; 17.338 ; 17.338 ;
; cs          ; datamem[7]  ; 17.338 ; 17.338 ; 17.338 ; 17.338 ;
; cs          ; oemem       ;        ; 17.826 ; 17.826 ;        ;
; cs          ; wemem       ; 17.688 ;        ;        ; 17.688 ;
; databus[0]  ; datamem[0]  ; 13.829 ;        ;        ; 13.829 ;
; databus[1]  ; datamem[1]  ; 13.920 ;        ;        ; 13.920 ;
; databus[2]  ; datamem[2]  ; 14.588 ;        ;        ; 14.588 ;
; databus[3]  ; datamem[3]  ; 13.774 ;        ;        ; 13.774 ;
; databus[4]  ; datamem[4]  ; 13.917 ;        ;        ; 13.917 ;
; databus[5]  ; datamem[5]  ; 12.985 ;        ;        ; 12.985 ;
; databus[6]  ; datamem[6]  ; 13.092 ;        ;        ; 13.092 ;
; databus[7]  ; datamem[7]  ; 13.090 ;        ;        ; 13.090 ;
; datamem[0]  ; databus[0]  ; 19.485 ; 19.485 ; 19.485 ; 19.485 ;
; datamem[1]  ; databus[1]  ; 15.305 ; 15.305 ; 15.305 ; 15.305 ;
; datamem[2]  ; databus[2]  ; 17.970 ; 17.970 ; 17.970 ; 17.970 ;
; datamem[3]  ; databus[3]  ; 17.204 ; 17.204 ; 17.204 ; 17.204 ;
; datamem[4]  ; databus[4]  ; 16.302 ; 16.302 ; 16.302 ; 16.302 ;
; datamem[5]  ; databus[5]  ; 14.878 ; 14.878 ; 14.878 ; 14.878 ;
; datamem[6]  ; databus[6]  ; 17.306 ; 17.306 ; 17.306 ; 17.306 ;
; datamem[7]  ; databus[7]  ; 17.362 ; 17.362 ; 17.362 ; 17.362 ;
; goslave     ; databus[7]  ; 18.656 ; 18.656 ; 18.656 ; 18.656 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; adresbus[0] ; databus[0]  ; 6.674 ; 6.674 ; 6.674 ; 6.674 ;
; adresbus[0] ; databus[1]  ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; adresbus[0] ; databus[2]  ; 6.138 ; 6.138 ; 6.138 ; 6.138 ;
; adresbus[0] ; databus[3]  ; 6.119 ; 6.119 ; 6.119 ; 6.119 ;
; adresbus[0] ; databus[4]  ; 6.380 ; 6.274 ; 6.274 ; 6.380 ;
; adresbus[0] ; databus[5]  ; 5.985 ; 5.985 ; 5.985 ; 5.985 ;
; adresbus[0] ; databus[6]  ; 6.384 ; 6.384 ; 6.384 ; 6.384 ;
; adresbus[0] ; databus[7]  ; 6.249 ; 6.249 ; 6.249 ; 6.249 ;
; adresbus[0] ; datamem[0]  ; 6.357 ; 6.357 ; 6.357 ; 6.357 ;
; adresbus[0] ; datamem[1]  ; 6.357 ; 6.357 ; 6.357 ; 6.357 ;
; adresbus[0] ; datamem[2]  ; 6.569 ; 6.569 ; 6.569 ; 6.569 ;
; adresbus[0] ; datamem[3]  ; 6.573 ; 6.573 ; 6.573 ; 6.573 ;
; adresbus[0] ; datamem[4]  ; 6.670 ; 6.670 ; 6.670 ; 6.670 ;
; adresbus[0] ; datamem[5]  ; 6.486 ; 6.486 ; 6.486 ; 6.486 ;
; adresbus[0] ; datamem[6]  ; 6.496 ; 6.496 ; 6.496 ; 6.496 ;
; adresbus[0] ; datamem[7]  ; 6.496 ; 6.496 ; 6.496 ; 6.496 ;
; adresbus[0] ; oemem       ;       ; 6.667 ; 6.667 ;       ;
; adresbus[0] ; wemem       ; 6.607 ;       ;       ; 6.607 ;
; adresbus[1] ; databus[0]  ; 6.545 ; 6.429 ; 6.429 ; 6.545 ;
; adresbus[1] ; databus[1]  ; 6.477 ; 6.477 ; 6.477 ; 6.477 ;
; adresbus[1] ; databus[2]  ; 6.385 ; 6.385 ; 6.385 ; 6.385 ;
; adresbus[1] ; databus[3]  ; 6.292 ; 6.292 ; 6.292 ; 6.292 ;
; adresbus[1] ; databus[4]  ; 6.338 ; 6.338 ; 6.338 ; 6.338 ;
; adresbus[1] ; databus[5]  ; 6.117 ; 6.117 ; 6.117 ; 6.117 ;
; adresbus[1] ; databus[6]  ; 6.117 ; 6.117 ; 6.117 ; 6.117 ;
; adresbus[1] ; databus[7]  ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; adresbus[1] ; datamem[0]  ; 6.579 ; 6.579 ; 6.579 ; 6.579 ;
; adresbus[1] ; datamem[1]  ; 6.579 ; 6.579 ; 6.579 ; 6.579 ;
; adresbus[1] ; datamem[2]  ; 6.791 ; 6.791 ; 6.791 ; 6.791 ;
; adresbus[1] ; datamem[3]  ; 6.795 ; 6.795 ; 6.795 ; 6.795 ;
; adresbus[1] ; datamem[4]  ; 6.892 ; 6.892 ; 6.892 ; 6.892 ;
; adresbus[1] ; datamem[5]  ; 6.708 ; 6.708 ; 6.708 ; 6.708 ;
; adresbus[1] ; datamem[6]  ; 6.718 ; 6.718 ; 6.718 ; 6.718 ;
; adresbus[1] ; datamem[7]  ; 6.718 ; 6.718 ; 6.718 ; 6.718 ;
; adresbus[1] ; oemem       ; 6.889 ;       ;       ; 6.889 ;
; adresbus[1] ; wemem       ;       ; 6.829 ; 6.829 ;       ;
; adresbus[2] ; databus[0]  ; 7.090 ; 7.050 ; 7.050 ; 7.090 ;
; adresbus[2] ; databus[1]  ; 6.619 ; 6.278 ; 6.278 ; 6.619 ;
; adresbus[2] ; databus[2]  ; 6.475 ; 6.331 ; 6.331 ; 6.475 ;
; adresbus[2] ; databus[3]  ; 6.741 ; 6.252 ; 6.252 ; 6.741 ;
; adresbus[2] ; databus[4]  ; 6.547 ; 6.173 ; 6.173 ; 6.547 ;
; adresbus[2] ; databus[5]  ; 6.650 ; 6.249 ; 6.249 ; 6.650 ;
; adresbus[2] ; databus[6]  ; 6.689 ; 6.284 ; 6.284 ; 6.689 ;
; adresbus[2] ; databus[7]  ; 6.554 ; 6.399 ; 6.399 ; 6.554 ;
; adresbus[2] ; datamem[0]  ; 6.980 ; 6.980 ; 6.980 ; 6.980 ;
; adresbus[2] ; datamem[1]  ; 6.980 ; 6.980 ; 6.980 ; 6.980 ;
; adresbus[2] ; datamem[2]  ; 7.192 ; 7.192 ; 7.192 ; 7.192 ;
; adresbus[2] ; datamem[3]  ; 7.196 ; 7.196 ; 7.196 ; 7.196 ;
; adresbus[2] ; datamem[4]  ; 7.293 ; 7.293 ; 7.293 ; 7.293 ;
; adresbus[2] ; datamem[5]  ; 7.109 ; 7.109 ; 7.109 ; 7.109 ;
; adresbus[2] ; datamem[6]  ; 7.119 ; 7.119 ; 7.119 ; 7.119 ;
; adresbus[2] ; datamem[7]  ; 7.119 ; 7.119 ; 7.119 ; 7.119 ;
; adresbus[2] ; oemem       ;       ; 7.290 ; 7.290 ;       ;
; adresbus[2] ; wemem       ; 7.230 ;       ;       ; 7.230 ;
; adresbus[3] ; databus[0]  ; 6.786 ; 6.786 ; 6.786 ; 6.786 ;
; adresbus[3] ; databus[1]  ; 6.729 ; 6.467 ; 6.467 ; 6.729 ;
; adresbus[3] ; databus[2]  ; 6.790 ; 6.790 ; 6.790 ; 6.790 ;
; adresbus[3] ; databus[3]  ; 6.713 ; 6.713 ; 6.713 ; 6.713 ;
; adresbus[3] ; databus[4]  ; 6.848 ; 6.362 ; 6.362 ; 6.848 ;
; adresbus[3] ; databus[5]  ; 6.597 ; 6.597 ; 6.597 ; 6.597 ;
; adresbus[3] ; databus[6]  ; 6.798 ; 6.473 ; 6.473 ; 6.798 ;
; adresbus[3] ; databus[7]  ; 6.663 ; 6.588 ; 6.588 ; 6.663 ;
; adresbus[3] ; datamem[0]  ; 7.089 ; 7.089 ; 7.089 ; 7.089 ;
; adresbus[3] ; datamem[1]  ; 7.089 ; 7.089 ; 7.089 ; 7.089 ;
; adresbus[3] ; datamem[2]  ; 7.301 ; 7.301 ; 7.301 ; 7.301 ;
; adresbus[3] ; datamem[3]  ; 7.305 ; 7.305 ; 7.305 ; 7.305 ;
; adresbus[3] ; datamem[4]  ; 7.402 ; 7.402 ; 7.402 ; 7.402 ;
; adresbus[3] ; datamem[5]  ; 7.218 ; 7.218 ; 7.218 ; 7.218 ;
; adresbus[3] ; datamem[6]  ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; adresbus[3] ; datamem[7]  ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; adresbus[3] ; oemem       ;       ; 7.399 ; 7.399 ;       ;
; adresbus[3] ; wemem       ; 7.339 ;       ;       ; 7.339 ;
; adresbus[4] ; databus[0]  ; 6.319 ; 6.319 ; 6.319 ; 6.319 ;
; adresbus[4] ; databus[1]  ; 6.319 ; 6.319 ; 6.319 ; 6.319 ;
; adresbus[4] ; databus[2]  ; 6.216 ; 6.216 ; 6.216 ; 6.216 ;
; adresbus[4] ; databus[3]  ; 6.112 ; 6.112 ; 6.112 ; 6.112 ;
; adresbus[4] ; databus[4]  ; 6.112 ; 6.112 ; 6.112 ; 6.112 ;
; adresbus[4] ; databus[5]  ; 5.891 ; 5.891 ; 5.891 ; 5.891 ;
; adresbus[4] ; databus[6]  ; 5.891 ; 5.891 ; 5.891 ; 5.891 ;
; adresbus[4] ; databus[7]  ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; adresbus[4] ; datamem[0]  ; 6.986 ; 6.986 ; 6.986 ; 6.986 ;
; adresbus[4] ; datamem[1]  ; 6.986 ; 6.986 ; 6.986 ; 6.986 ;
; adresbus[4] ; datamem[2]  ; 7.198 ; 7.198 ; 7.198 ; 7.198 ;
; adresbus[4] ; datamem[3]  ; 7.202 ; 7.202 ; 7.202 ; 7.202 ;
; adresbus[4] ; datamem[4]  ; 7.299 ; 7.299 ; 7.299 ; 7.299 ;
; adresbus[4] ; datamem[5]  ; 7.115 ; 7.115 ; 7.115 ; 7.115 ;
; adresbus[4] ; datamem[6]  ; 7.125 ; 7.125 ; 7.125 ; 7.125 ;
; adresbus[4] ; datamem[7]  ; 7.125 ; 7.125 ; 7.125 ; 7.125 ;
; adresbus[4] ; oemem       ;       ; 7.296 ; 7.296 ;       ;
; adresbus[4] ; wemem       ; 7.236 ;       ;       ; 7.236 ;
; adresbus[5] ; databus[0]  ; 6.205 ; 6.205 ; 6.205 ; 6.205 ;
; adresbus[5] ; databus[1]  ; 6.205 ; 6.205 ; 6.205 ; 6.205 ;
; adresbus[5] ; databus[2]  ; 6.102 ; 6.102 ; 6.102 ; 6.102 ;
; adresbus[5] ; databus[3]  ; 5.998 ; 5.998 ; 5.998 ; 5.998 ;
; adresbus[5] ; databus[4]  ; 5.998 ; 5.998 ; 5.998 ; 5.998 ;
; adresbus[5] ; databus[5]  ; 5.777 ; 5.777 ; 5.777 ; 5.777 ;
; adresbus[5] ; databus[6]  ; 5.777 ; 5.777 ; 5.777 ; 5.777 ;
; adresbus[5] ; databus[7]  ; 5.642 ; 5.642 ; 5.642 ; 5.642 ;
; adresbus[5] ; datamem[0]  ; 7.031 ; 7.031 ; 7.031 ; 7.031 ;
; adresbus[5] ; datamem[1]  ; 7.031 ; 7.031 ; 7.031 ; 7.031 ;
; adresbus[5] ; datamem[2]  ; 7.243 ; 7.243 ; 7.243 ; 7.243 ;
; adresbus[5] ; datamem[3]  ; 7.247 ; 7.247 ; 7.247 ; 7.247 ;
; adresbus[5] ; datamem[4]  ; 7.344 ; 7.344 ; 7.344 ; 7.344 ;
; adresbus[5] ; datamem[5]  ; 7.160 ; 7.160 ; 7.160 ; 7.160 ;
; adresbus[5] ; datamem[6]  ; 7.170 ; 7.170 ; 7.170 ; 7.170 ;
; adresbus[5] ; datamem[7]  ; 7.170 ; 7.170 ; 7.170 ; 7.170 ;
; adresbus[5] ; oemem       ;       ; 7.341 ; 7.341 ;       ;
; adresbus[5] ; wemem       ; 7.281 ;       ;       ; 7.281 ;
; cs          ; databus[0]  ; 6.219 ; 6.219 ; 6.219 ; 6.219 ;
; cs          ; databus[1]  ; 6.219 ; 6.219 ; 6.219 ; 6.219 ;
; cs          ; databus[2]  ; 6.116 ; 6.116 ; 6.116 ; 6.116 ;
; cs          ; databus[3]  ; 6.012 ; 6.012 ; 6.012 ; 6.012 ;
; cs          ; databus[4]  ; 6.012 ; 6.012 ; 6.012 ; 6.012 ;
; cs          ; databus[5]  ; 5.791 ; 5.791 ; 5.791 ; 5.791 ;
; cs          ; databus[6]  ; 5.791 ; 5.791 ; 5.791 ; 5.791 ;
; cs          ; databus[7]  ; 5.656 ; 5.656 ; 5.656 ; 5.656 ;
; cs          ; datamem[0]  ; 7.046 ; 7.046 ; 7.046 ; 7.046 ;
; cs          ; datamem[1]  ; 7.046 ; 7.046 ; 7.046 ; 7.046 ;
; cs          ; datamem[2]  ; 7.258 ; 7.258 ; 7.258 ; 7.258 ;
; cs          ; datamem[3]  ; 7.262 ; 7.262 ; 7.262 ; 7.262 ;
; cs          ; datamem[4]  ; 7.359 ; 7.359 ; 7.359 ; 7.359 ;
; cs          ; datamem[5]  ; 7.175 ; 7.175 ; 7.175 ; 7.175 ;
; cs          ; datamem[6]  ; 7.185 ; 7.185 ; 7.185 ; 7.185 ;
; cs          ; datamem[7]  ; 7.185 ; 7.185 ; 7.185 ; 7.185 ;
; cs          ; oemem       ;       ; 7.356 ; 7.356 ;       ;
; cs          ; wemem       ; 7.296 ;       ;       ; 7.296 ;
; databus[0]  ; datamem[0]  ; 6.217 ;       ;       ; 6.217 ;
; databus[1]  ; datamem[1]  ; 6.217 ;       ;       ; 6.217 ;
; databus[2]  ; datamem[2]  ; 6.427 ;       ;       ; 6.427 ;
; databus[3]  ; datamem[3]  ; 6.170 ;       ;       ; 6.170 ;
; databus[4]  ; datamem[4]  ; 6.218 ;       ;       ; 6.218 ;
; databus[5]  ; datamem[5]  ; 5.845 ;       ;       ; 5.845 ;
; databus[6]  ; datamem[6]  ; 5.887 ;       ;       ; 5.887 ;
; databus[7]  ; datamem[7]  ; 5.910 ;       ;       ; 5.910 ;
; datamem[0]  ; databus[0]  ; 7.762 ; 7.762 ; 7.762 ; 7.762 ;
; datamem[1]  ; databus[1]  ; 6.528 ; 6.528 ; 6.528 ; 6.528 ;
; datamem[2]  ; databus[2]  ; 7.280 ; 7.280 ; 7.280 ; 7.280 ;
; datamem[3]  ; databus[3]  ; 7.142 ; 7.142 ; 7.142 ; 7.142 ;
; datamem[4]  ; databus[4]  ; 6.871 ; 6.871 ; 6.871 ; 6.871 ;
; datamem[5]  ; databus[5]  ; 6.449 ; 6.449 ; 6.449 ; 6.449 ;
; datamem[6]  ; databus[6]  ; 7.176 ; 7.176 ; 7.176 ; 7.176 ;
; datamem[7]  ; databus[7]  ; 7.147 ; 7.147 ; 7.147 ; 7.147 ;
; goslave     ; databus[7]  ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
+-------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; bls0we                            ; bls0we                            ; 3        ; 0        ; 0        ; 0        ;
; bls0we                            ; mypll|altpll_component|pll|clk[0] ; 90       ; 0        ; 0        ; 0        ;
; foto                              ; mypll|altpll_component|pll|clk[0] ; 2        ; 0        ; 0        ; 0        ;
; go                                ; mypll|altpll_component|pll|clk[0] ; 34       ; 2        ; 0        ; 0        ;
; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 17748    ; 0        ; 0        ; 0        ;
; readfifo                          ; mypll|altpll_component|pll|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; readfiforam                       ; mypll|altpll_component|pll|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; bls0we                            ; mypll|altpll_component|pll|clk[1] ; 4        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 257      ; 0        ; 0        ; 0        ;
; oe                                ; mypll|altpll_component|pll|clk[1] ; 4        ; 0        ; 0        ; 0        ;
; bls0we                            ; oe                                ; 1        ; 0        ; 0        ; 0        ;
; oe                                ; oe                                ; 1        ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; bls0we                            ; bls0we                            ; 3        ; 0        ; 0        ; 0        ;
; bls0we                            ; mypll|altpll_component|pll|clk[0] ; 90       ; 0        ; 0        ; 0        ;
; foto                              ; mypll|altpll_component|pll|clk[0] ; 2        ; 0        ; 0        ; 0        ;
; go                                ; mypll|altpll_component|pll|clk[0] ; 34       ; 2        ; 0        ; 0        ;
; mypll|altpll_component|pll|clk[0] ; mypll|altpll_component|pll|clk[0] ; 17748    ; 0        ; 0        ; 0        ;
; readfifo                          ; mypll|altpll_component|pll|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; readfiforam                       ; mypll|altpll_component|pll|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; bls0we                            ; mypll|altpll_component|pll|clk[1] ; 4        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|pll|clk[1] ; mypll|altpll_component|pll|clk[1] ; 257      ; 0        ; 0        ; 0        ;
; oe                                ; mypll|altpll_component|pll|clk[1] ; 4        ; 0        ; 0        ; 0        ;
; bls0we                            ; oe                                ; 1        ; 0        ; 0        ; 0        ;
; oe                                ; oe                                ; 1        ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; mypll|altpll_component|pll|clk[0] ; bls0we                            ; 3        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|pll|clk[1] ; bls0we                            ; 1        ; 0        ; 0        ; 0        ;
; readfifo                          ; bls0we                            ; 1        ; 0        ; 0        ; 0        ;
; readfiforam                       ; bls0we                            ; 1        ; 0        ; 0        ; 0        ;
; bls0we                            ; foto                              ; 1        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|pll|clk[0] ; foto                              ; 1        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|pll|clk[0] ; go                                ; 1        ; 0        ; 0        ; 0        ;
; bls0we                            ; mypll|altpll_component|pll|clk[1] ; 23       ; 0        ; 0        ; 0        ;
; mypll|altpll_component|pll|clk[1] ; oe                                ; 1        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|pll|clk[0] ; readfifo                          ; 1        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|pll|clk[0] ; readfiforam                       ; 1        ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                 ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; mypll|altpll_component|pll|clk[0] ; bls0we                            ; 3        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|pll|clk[1] ; bls0we                            ; 1        ; 0        ; 0        ; 0        ;
; readfifo                          ; bls0we                            ; 1        ; 0        ; 0        ; 0        ;
; readfiforam                       ; bls0we                            ; 1        ; 0        ; 0        ; 0        ;
; bls0we                            ; foto                              ; 1        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|pll|clk[0] ; foto                              ; 1        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|pll|clk[0] ; go                                ; 1        ; 0        ; 0        ; 0        ;
; bls0we                            ; mypll|altpll_component|pll|clk[1] ; 23       ; 0        ; 0        ; 0        ;
; mypll|altpll_component|pll|clk[1] ; oe                                ; 1        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|pll|clk[0] ; readfifo                          ; 1        ; 0        ; 0        ; 0        ;
; mypll|altpll_component|pll|clk[0] ; readfiforam                       ; 1        ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 36    ; 36   ;
; Unconstrained Input Port Paths  ; 385   ; 385  ;
; Unconstrained Output Ports      ; 44    ; 44   ;
; Unconstrained Output Port Paths ; 600   ; 600  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Thu Dec 01 10:17:32 2011
Info: Command: quartus_sta solo -c solo
Info: qsta_default_script.tcl version: #2
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is -40 degrees C
Info: High junction temperature is 125 degrees C
Warning: Found USE_TIMEQUEST_TIMING_ANALYZER=OFF. The TimeQuest Timing Analyzer is not the default Timing Analysis Tool during full compilation.
Critical Warning: Synopsys Design Constraints File file not found: 'solo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 83.333 -waveform {0.000 41.666} -name a12mhz a12mhz
    Info: create_generated_clock -source {mypll|altpll_component|pll|inclk[0]} -multiply_by 8 -duty_cycle 50.00 -name {mypll|altpll_component|pll|clk[0]} {mypll|altpll_component|pll|clk[0]}
    Info: create_generated_clock -source {mypll|altpll_component|pll|inclk[0]} -multiply_by 16 -duty_cycle 50.00 -name {mypll|altpll_component|pll|clk[1]} {mypll|altpll_component|pll|clk[1]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name bls0we bls0we
    Info: create_clock -period 1.000 -name go go
    Info: create_clock -period 1.000 -name foto foto
    Info: create_clock -period 1.000 -name readfiforam readfiforam
    Info: create_clock -period 1.000 -name readfifo readfifo
    Info: create_clock -period 1.000 -name oe oe
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -7.077
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -7.077      -677.167 mypll|altpll_component|pll|clk[0] 
    Info:    -5.701       -22.496 mypll|altpll_component|pll|clk[1] 
    Info:    -0.267        -0.267 bls0we 
    Info:    -0.116        -0.116 oe 
Info: Worst-case hold slack is 0.385
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.385         0.000 mypll|altpll_component|pll|clk[0] 
    Info:     0.499         0.000 bls0we 
    Info:     0.499         0.000 mypll|altpll_component|pll|clk[1] 
    Info:     0.499         0.000 oe 
Info: Worst-case recovery slack is -6.075
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -6.075      -132.238 mypll|altpll_component|pll|clk[1] 
    Info:    -0.451        -0.451 readfifo 
    Info:    -0.434        -0.434 readfiforam 
    Info:     0.058         0.000 bls0we 
    Info:     0.096         0.000 go 
    Info:     0.207         0.000 foto 
    Info:     0.637         0.000 oe 
Info: Worst-case removal slack is -0.895
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.895        -0.895 oe 
    Info:    -0.653        -2.075 bls0we 
    Info:    -0.485        -0.485 foto 
    Info:    -0.354        -0.354 go 
    Info:     0.176         0.000 readfiforam 
    Info:     0.193         0.000 readfifo 
    Info:     5.078         0.000 mypll|altpll_component|pll|clk[1] 
Info: Worst-case minimum pulse width slack is -1.777
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.777       -40.361 bls0we 
    Info:    -1.777        -4.745 foto 
    Info:    -1.777        -3.261 oe 
    Info:    -0.742        -1.484 go 
    Info:    -0.742        -1.484 readfifo 
    Info:    -0.742        -1.484 readfiforam 
    Info:     1.362         0.000 mypll|altpll_component|pll|clk[1] 
    Info:     2.141         0.000 mypll|altpll_component|pll|clk[0] 
    Info:    41.666         0.000 a12mhz 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.738
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.738      -270.151 mypll|altpll_component|pll|clk[0] 
    Info:    -2.286        -9.053 mypll|altpll_component|pll|clk[1] 
    Info:     0.570         0.000 bls0we 
    Info:     0.598         0.000 oe 
Info: Worst-case hold slack is 0.203
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.203         0.000 bls0we 
    Info:     0.203         0.000 mypll|altpll_component|pll|clk[0] 
    Info:     0.203         0.000 mypll|altpll_component|pll|clk[1] 
    Info:     0.203         0.000 oe 
Info: Worst-case recovery slack is -2.535
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.535       -55.879 mypll|altpll_component|pll|clk[1] 
    Info:    -0.049        -0.049 readfifo 
    Info:    -0.041        -0.041 readfiforam 
    Info:     0.113         0.000 go 
    Info:     0.395         0.000 bls0we 
    Info:     0.463         0.000 foto 
    Info:     0.464         0.000 oe 
Info: Worst-case removal slack is -0.601
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.601        -2.164 bls0we 
    Info:    -0.574        -0.574 oe 
    Info:    -0.573        -0.573 foto 
    Info:    -0.223        -0.223 go 
    Info:    -0.069        -0.069 readfiforam 
    Info:    -0.061        -0.061 readfifo 
    Info:     2.201         0.000 mypll|altpll_component|pll|clk[1] 
Info: Worst-case minimum pulse width slack is -1.222
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.222       -27.222 bls0we 
    Info:    -1.222        -3.222 foto 
    Info:    -1.222        -2.222 oe 
    Info:    -0.500        -1.000 go 
    Info:    -0.500        -1.000 readfifo 
    Info:    -0.500        -1.000 readfiforam 
    Info:     1.604         0.000 mypll|altpll_component|pll|clk[1] 
    Info:     3.081         0.000 mypll|altpll_component|pll|clk[0] 
    Info:    41.666         0.000 a12mhz 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 140 megabytes
    Info: Processing ended: Thu Dec 01 10:17:37 2011
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


