#Substrate Graph
# noVertices
50
# noArcs
126
# Vertices: id availableCpu routingCapacity isCenter
0 37 37 0
1 1565 1565 1
2 124 124 1
3 37 37 0
4 37 37 0
5 124 124 1
6 124 124 1
7 31 31 1
8 124 124 1
9 248 248 1
10 279 279 1
11 1379 1379 1
12 93 93 1
13 31 31 1
14 124 124 1
15 847 847 1
16 37 37 0
17 37 37 0
18 37 37 0
19 37 37 0
20 31 31 1
21 37 37 0
22 124 124 1
23 37 37 0
24 566 566 1
25 1613 1613 1
26 37 37 0
27 37 37 0
28 37 37 0
29 37 37 0
30 124 124 1
31 99 99 1
32 37 37 0
33 99 99 1
34 279 279 1
35 37 37 0
36 136 136 1
37 279 279 1
38 37 37 0
39 31 31 1
40 37 37 0
41 37 37 0
42 37 37 0
43 37 37 0
44 37 37 0
45 37 37 0
46 37 37 0
47 99 99 1
48 37 37 0
49 37 37 0
# Arcs: idS idT delay bandwidth
0 1 1 37
1 0 1 37
1 2 7 62
2 1 7 62
1 3 6 37
3 1 6 37
1 4 1 37
4 1 1 37
1 5 3 62
5 1 3 62
1 6 2 62
6 1 2 62
1 7 6 31
7 1 6 31
1 9 3 93
9 1 3 93
1 10 4 93
10 1 4 93
1 19 4 37
19 1 4 37
1 20 1 31
20 1 1 31
1 22 1 62
22 1 1 62
1 26 6 37
26 1 6 37
1 32 3 37
32 1 3 37
1 42 4 37
42 1 4 37
1 34 5 93
34 1 5 93
1 25 7 375
25 1 7 375
1 15 3 187
15 1 3 187
1 37 6 93
37 1 6 93
1 14 6 62
14 1 6 62
2 11 2 62
11 2 2 62
5 11 10 62
11 5 10 62
6 8 8 62
8 6 8 62
8 31 4 62
31 8 4 62
9 12 5 62
12 9 5 62
9 11 5 93
11 9 5 93
10 11 1 93
11 10 1 93
10 25 4 93
25 10 4 93
11 14 4 62
14 11 4 62
11 15 2 187
15 11 2 187
11 16 4 37
16 11 4 37
11 17 5 37
17 11 5 37
11 18 2 37
18 11 2 37
11 23 4 37
23 11 4 37
11 27 3 37
27 11 3 37
11 28 4 37
28 11 4 37
11 29 6 37
29 11 6 37
11 34 2 93
34 11 2 93
11 37 4 93
37 11 4 93
11 25 7 375
25 11 7 375
12 13 3 31
13 12 3 31
15 21 1 37
21 15 1 37
15 24 2 187
24 15 2 187
15 30 1 62
30 15 1 62
15 25 4 187
25 15 4 187
22 25 2 62
25 22 2 62
24 33 5 62
33 24 5 62
24 39 5 31
39 24 5 31
24 41 2 37
41 24 2 37
24 47 3 62
47 24 3 62
24 25 9 187
25 24 9 187
25 38 3 37
38 25 3 37
25 40 3 37
40 25 3 37
25 44 1 37
44 25 1 37
25 46 5 37
46 25 5 37
25 34 6 93
34 25 6 93
25 37 1 93
37 25 1 93
30 36 5 62
36 30 5 62
31 35 4 37
35 31 4 37
33 45 7 37
45 33 7 37
36 43 1 37
43 36 1 37
36 49 3 37
49 36 3 37
47 48 3 37
48 47 3 37
