module zvn (
    input a[16],
    input b[16], 
    input alufn[6],
    input out[16], 
    output z,
    output v,
    output n
  ) {

  always {
    z = !out; 
    v = (a[15] && (b[15]^alufn[0]) && !out[15]) || (!a[15] && !(b[15]^alufn[0]) && out[15]);
    n = out[15];
  }
}