上一篇：[[DRAM]]
下一篇：[[读写校验]]

方法一：猝发访问：
也就是我们一次访问，就能对我们同一行中相邻的若干个存储单元同时连续访问的方法（取指令），突发长度可以从几字节到几千字节不等。（[[总线概念]]中也涉及相关的知识）

方法二：同步 `SDRAM`（同步型动态存储器）
我们的 `DRAM` 数据传输是的**异步（不是同一个时间）**工作方式，存在存取延时。**
1. CPU 提供地址和控制信号
2. DRAM 内部操作，行列译码，数据传送到我们的缓冲区
3. CPU 读写缓冲区数据

我们的同步 `SDRAM` 就通过优化 `DRAM` 和 `CPU` 之间的接口，在 `DRAM` 接口增加时钟信号，降低存储器芯片与控制器同步的开销。

方法三：双倍数据率 `SDRAM`,在我们的 `SDRAM` 中，我们只能沿着我们的时钟上升沿传输数据，而在我们的 `DDR SDRAM` 中，我们既可以在我们的上升沿传输，也可以在我们的下降沿传输

方法四：`CDRAM`，带 `cache` 的 `DRAM`，也就是在我们的 `DRAM` 中集成一个小型的 `SRAM`，优先在 `SRAM` 中读写数据。![[Pasted image 20231207104726.png]]

![[Pasted image 20231207104851.png]]
![[Pasted image 20231207104911.png]]
