<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg484-1" LaunchTime="1535601512">
  <File Type="RDS-PROPCONSTRS" Name="micro_processor_drc_synth.rpt"/>
  <File Type="PA-TCL" Name="micro_processor.tcl"/>
  <File Type="RDS-RDS" Name="micro_processor.vds"/>
  <File Type="RDS-UTIL" Name="micro_processor_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="micro_processor_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="micro_processor.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="micro_processor_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="micro_processor_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/KURM-CPU-master/modules/alu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2018-2课程设计/KURM-CPU-master/modules/alu.v"/>
        <Attr Name="ImportTime" Val="1535449357"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/KURM-CPU-master/modules/controller.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2018-2课程设计/KURM-CPU-master/modules/controller.v"/>
        <Attr Name="ImportTime" Val="1535449357"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/KURM-CPU-master/modules/data_memory.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2018-2课程设计/KURM-CPU-master/modules/data_memory.v"/>
        <Attr Name="ImportTime" Val="1535449361"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/KURM-CPU-master/modules/instr_memory.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2018-2课程设计/KURM-CPU-master/modules/instr_memory.v"/>
        <Attr Name="ImportTime" Val="1535449279"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/KURM-CPU-master/modules/mux2x1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2018-2课程设计/KURM-CPU-master/modules/mux2x1.v"/>
        <Attr Name="ImportTime" Val="1535449305"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/KURM-CPU-master/modules/reg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2018-2课程设计/KURM-CPU-master/modules/reg.v"/>
        <Attr Name="ImportTime" Val="1497051871"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/KURM-CPU-master/modules/regfile.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2018-2课程设计/KURM-CPU-master/modules/regfile.v"/>
        <Attr Name="ImportTime" Val="1535449336"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/KURM-CPU-master/modules/sign_extend.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2018-2课程设计/KURM-CPU-master/modules/sign_extend.v"/>
        <Attr Name="ImportTime" Val="1535449346"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/KURM-CPU-master/final_cpu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../2018-2课程设计/KURM-CPU-master/final_cpu.v"/>
        <Attr Name="ImportTime" Val="1535449276"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/KURM-CPU/data.mem">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/data.mem"/>
        <Attr Name="ImportTime" Val="1535469513"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/KURM-CPU/instructions.mem">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/instructions.mem"/>
        <Attr Name="ImportTime" Val="1535534811"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="micro_processor"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
