Fitter report for gestionAnemometre
Wed Dec 16 06:42:06 2020
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 16 06:42:06 2020         ;
; Quartus II 32-bit Version          ; 11.1 Build 259 01/25/2012 SP 2 SJ Web Edition ;
; Revision Name                      ; gestionAnemometre                             ;
; Top-level Entity Name              ; gestionAnemometre                             ;
; Family                             ; Cyclone IV E                                  ;
; Device                             ; EP4CE22F17C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 1,143 / 22,320 ( 5 % )                        ;
;     Total combinational functions  ; 1,114 / 22,320 ( 5 % )                        ;
;     Dedicated logic registers      ; 86 / 22,320 ( < 1 % )                         ;
; Total registers                    ; 86                                            ;
; Total pins                         ; 35 / 154 ( 23 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                               ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+--------------------+------------------------+
; Pin Name           ; Reason                 ;
+--------------------+------------------------+
; data_valid         ; Missing drive strength ;
; data_anemometre[0] ; Missing drive strength ;
; data_anemometre[1] ; Missing drive strength ;
; data_anemometre[2] ; Missing drive strength ;
; data_anemometre[3] ; Missing drive strength ;
; data_anemometre[4] ; Missing drive strength ;
; data_anemometre[5] ; Missing drive strength ;
; data_anemometre[6] ; Missing drive strength ;
; data_anemometre[7] ; Missing drive strength ;
; AffCentaine[6]     ; Missing drive strength ;
; AffCentaine[5]     ; Missing drive strength ;
; AffCentaine[4]     ; Missing drive strength ;
; AffCentaine[3]     ; Missing drive strength ;
; AffCentaine[2]     ; Missing drive strength ;
; AffCentaine[1]     ; Missing drive strength ;
; AffCentaine[0]     ; Missing drive strength ;
; AffDizane[6]       ; Missing drive strength ;
; AffDizane[5]       ; Missing drive strength ;
; AffDizane[4]       ; Missing drive strength ;
; AffDizane[3]       ; Missing drive strength ;
; AffDizane[2]       ; Missing drive strength ;
; AffDizane[1]       ; Missing drive strength ;
; AffDizane[0]       ; Missing drive strength ;
; AffUnite[6]        ; Missing drive strength ;
; AffUnite[5]        ; Missing drive strength ;
; AffUnite[4]        ; Missing drive strength ;
; AffUnite[3]        ; Missing drive strength ;
; AffUnite[2]        ; Missing drive strength ;
; AffUnite[1]        ; Missing drive strength ;
; AffUnite[0]        ; Missing drive strength ;
+--------------------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1283 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1283 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1273    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Sebastian/Documents/BE_VHDL/BarreFranche/ANEMOMETRE/gestionAnemometre.pin.


+-------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                 ;
+---------------------------------------------+---------------------------------+
; Resource                                    ; Usage                           ;
+---------------------------------------------+---------------------------------+
; Total logic elements                        ; 1,143 / 22,320 ( 5 % )          ;
;     -- Combinational with no register       ; 1057                            ;
;     -- Register only                        ; 29                              ;
;     -- Combinational with a register        ; 57                              ;
;                                             ;                                 ;
; Logic element usage by number of LUT inputs ;                                 ;
;     -- 4 input functions                    ; 389                             ;
;     -- 3 input functions                    ; 508                             ;
;     -- <=2 input functions                  ; 217                             ;
;     -- Register only                        ; 29                              ;
;                                             ;                                 ;
; Logic elements by mode                      ;                                 ;
;     -- normal mode                          ; 584                             ;
;     -- arithmetic mode                      ; 530                             ;
;                                             ;                                 ;
; Total registers*                            ; 86 / 23,018 ( < 1 % )           ;
;     -- Dedicated logic registers            ; 86 / 22,320 ( < 1 % )           ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )                 ;
;                                             ;                                 ;
; Total LABs:  partially or completely used   ; 80 / 1,395 ( 6 % )              ;
; User inserted logic elements                ; 0                               ;
; Virtual pins                                ; 0                               ;
; I/O pins                                    ; 35 / 154 ( 23 % )               ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )                  ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                   ;
; Global signals                              ; 2                               ;
; M9Ks                                        ; 0 / 66 ( 0 % )                  ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )             ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )             ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )                 ;
; PLLs                                        ; 0 / 4 ( 0 % )                   ;
; Global clocks                               ; 2 / 20 ( 10 % )                 ;
; JTAGs                                       ; 0 / 1 ( 0 % )                   ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                   ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                   ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                   ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 2%                    ;
; Peak interconnect usage (total/H/V)         ; 11% / 8% / 15%                  ;
; Maximum fan-out node                        ; in_freq_anemometre~inputclkctrl ;
; Maximum fan-out                             ; 52                              ;
; Highest non-global fan-out signal           ; valeur_calcule[0]               ;
; Highest non-global fan-out                  ; 37                              ;
; Total fan-out                               ; 3788                            ;
; Average fan-out                             ; 2.89                            ;
+---------------------------------------------+---------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1143 / 22320 ( 5 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 1057                 ; 0                              ;
;     -- Register only                        ; 29                   ; 0                              ;
;     -- Combinational with a register        ; 57                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 389                  ; 0                              ;
;     -- 3 input functions                    ; 508                  ; 0                              ;
;     -- <=2 input functions                  ; 217                  ; 0                              ;
;     -- Register only                        ; 29                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 584                  ; 0                              ;
;     -- arithmetic mode                      ; 530                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 86                   ; 0                              ;
;     -- Dedicated logic registers            ; 86 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 80 / 1395 ( 5 % )    ; 0 / 1395 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 35                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )      ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 3783                 ; 5                              ;
;     -- Registered Connections               ; 815                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 5                    ; 0                              ;
;     -- Output Ports                         ; 30                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk_50M            ; M2    ; 2        ; 0            ; 16           ; 14           ; 34                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; continu            ; E15   ; 6        ; 53           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; in_freq_anemometre ; E1    ; 1        ; 0            ; 16           ; 7            ; 52                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; raz_n              ; E16   ; 6        ; 53           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; start_stop         ; M6    ; 3        ; 7            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AffCentaine[0]     ; E9    ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffCentaine[1]     ; D5    ; 8        ; 5            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffCentaine[2]     ; L8    ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffCentaine[3]     ; C8    ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffCentaine[4]     ; T7    ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffCentaine[5]     ; C6    ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffCentaine[6]     ; F13   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffDizane[0]       ; E7    ; 8        ; 16           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffDizane[1]       ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffDizane[2]       ; B6    ; 8        ; 16           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffDizane[3]       ; J13   ; 5        ; 53           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffDizane[4]       ; R7    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffDizane[5]       ; A6    ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffDizane[6]       ; T6    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffUnite[0]        ; G2    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffUnite[1]        ; F1    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffUnite[2]        ; D6    ; 8        ; 9            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffUnite[3]        ; A4    ; 8        ; 9            ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffUnite[4]        ; B5    ; 8        ; 11           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffUnite[5]        ; P6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AffUnite[6]        ; B4    ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_anemometre[0] ; E6    ; 8        ; 14           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_anemometre[1] ; A5    ; 8        ; 14           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_anemometre[2] ; G1    ; 1        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_anemometre[3] ; A7    ; 8        ; 20           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_anemometre[4] ; R6    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_anemometre[5] ; B7    ; 8        ; 18           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_anemometre[6] ; E8    ; 8        ; 20           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_anemometre[7] ; F8    ; 8        ; 20           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_valid         ; G16   ; 6        ; 53           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R5n, INIT_DONE                    ; Use as regular IO        ; data_valid              ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; AffCentaine[0]          ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; AffCentaine[3]          ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; data_anemometre[6]      ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO        ; data_anemometre[7]      ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO        ; data_anemometre[3]      ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO        ; data_anemometre[5]      ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; AffDizane[5]            ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO        ; AffDizane[2]            ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO        ; AffDizane[0]            ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; data_anemometre[0]      ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO        ; data_anemometre[1]      ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; AffUnite[4]             ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; AffUnite[2]             ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; AffUnite[3]             ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; AffUnite[6]             ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 14 ( 57 % )  ; 3.3V          ; --           ;
; 2        ; 1 / 16 ( 6 % )   ; 3.3V          ; --           ;
; 3        ; 8 / 25 ( 32 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 20 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 1 / 18 ( 6 % )   ; 3.3V          ; --           ;
; 6        ; 5 / 13 ( 38 % )  ; 3.3V          ; --           ;
; 7        ; 1 / 24 ( 4 % )   ; 3.3V          ; --           ;
; 8        ; 16 / 24 ( 67 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; AffUnite[3]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 232        ; 8        ; data_anemometre[1]                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 225        ; 8        ; AffDizane[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 220        ; 8        ; data_anemometre[3]                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; AffUnite[6]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 233        ; 8        ; AffUnite[4]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 226        ; 8        ; AffDizane[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 221        ; 8        ; data_anemometre[5]                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; AffCentaine[5]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; AffCentaine[3]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; AffCentaine[1]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 234        ; 8        ; AffUnite[2]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; in_freq_anemometre                                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; data_anemometre[0]                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 227        ; 8        ; AffDizane[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 218        ; 8        ; data_anemometre[6]                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 205        ; 7        ; AffCentaine[0]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; continu                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 150        ; 6        ; raz_n                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 14         ; 1        ; AffUnite[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; data_anemometre[7]                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; AffCentaine[6]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; data_anemometre[2]                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 15         ; 1        ; AffUnite[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; data_valid                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; AffDizane[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; AffDizane[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 79         ; 3        ; AffCentaine[2]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; clk_50M                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; start_stop                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; AffUnite[5]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; data_anemometre[4]                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 76         ; 3        ; AffDizane[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; AffDizane[6]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 77         ; 3        ; AffCentaine[4]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------+--------------+
; |gestionAnemometre                     ; 1143 (269)  ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 35   ; 0            ; 1057 (183)   ; 29 (29)           ; 57 (50)          ; |gestionAnemometre                                                                                                 ;              ;
;    |lpm_divide:Div0|                   ; 687 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 680 (0)      ; 0 (0)             ; 7 (0)            ; |gestionAnemometre|lpm_divide:Div0                                                                                 ;              ;
;       |lpm_divide_nkm:auto_generated|  ; 687 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 680 (0)      ; 0 (0)             ; 7 (0)            ; |gestionAnemometre|lpm_divide:Div0|lpm_divide_nkm:auto_generated                                                   ;              ;
;          |sign_div_unsign_fnh:divider| ; 687 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 680 (0)      ; 0 (0)             ; 7 (0)            ; |gestionAnemometre|lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider                       ;              ;
;             |alt_u_div_06f:divider|    ; 687 (687)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 680 (680)    ; 0 (0)             ; 7 (7)            ; |gestionAnemometre|lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider ;              ;
;    |lpm_divide:Div1|                   ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |gestionAnemometre|lpm_divide:Div1                                                                                 ;              ;
;       |lpm_divide_mhm:auto_generated|  ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |gestionAnemometre|lpm_divide:Div1|lpm_divide_mhm:auto_generated                                                   ;              ;
;          |sign_div_unsign_ekh:divider| ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |gestionAnemometre|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider                       ;              ;
;             |alt_u_div_uve:divider|    ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |gestionAnemometre|lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_uve:divider ;              ;
;    |lpm_divide:Div2|                   ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |gestionAnemometre|lpm_divide:Div2                                                                                 ;              ;
;       |lpm_divide_jhm:auto_generated|  ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |gestionAnemometre|lpm_divide:Div2|lpm_divide_jhm:auto_generated                                                   ;              ;
;          |sign_div_unsign_bkh:divider| ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |gestionAnemometre|lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider                       ;              ;
;             |alt_u_div_ove:divider|    ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; |gestionAnemometre|lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider ;              ;
;    |lpm_divide:Mod0|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |gestionAnemometre|lpm_divide:Mod0                                                                                 ;              ;
;       |lpm_divide_q9m:auto_generated|  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |gestionAnemometre|lpm_divide:Mod0|lpm_divide_q9m:auto_generated                                                   ;              ;
;          |sign_div_unsign_fkh:divider| ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |gestionAnemometre|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider                       ;              ;
;             |alt_u_div_00f:divider|    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |gestionAnemometre|lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider ;              ;
;    |lpm_divide:Mod1|                   ; 80 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 0 (0)            ; |gestionAnemometre|lpm_divide:Mod1                                                                                 ;              ;
;       |lpm_divide_q9m:auto_generated|  ; 80 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 0 (0)            ; |gestionAnemometre|lpm_divide:Mod1|lpm_divide_q9m:auto_generated                                                   ;              ;
;          |sign_div_unsign_fkh:divider| ; 80 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 0 (0)            ; |gestionAnemometre|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider                       ;              ;
;             |alt_u_div_00f:divider|    ; 80 (80)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 0 (0)            ; |gestionAnemometre|lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider ;              ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; raz_n              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; continu            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; start_stop         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; data_valid         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_anemometre[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_anemometre[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_anemometre[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_anemometre[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_anemometre[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_anemometre[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_anemometre[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_anemometre[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffCentaine[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffCentaine[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffCentaine[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffCentaine[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffCentaine[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffCentaine[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffCentaine[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffDizane[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffDizane[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffDizane[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffDizane[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffDizane[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffDizane[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffDizane[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffUnite[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffUnite[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffUnite[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffUnite[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffUnite[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffUnite[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AffUnite[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_50M            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; in_freq_anemometre ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; raz_n               ;                   ;         ;
; continu             ;                   ;         ;
; start_stop          ;                   ;         ;
; clk_50M             ;                   ;         ;
; in_freq_anemometre  ;                   ;         ;
+---------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                    ;
+-----------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                  ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Equal1~8              ; LCCOMB_X16_Y21_N0  ; 21      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; LessThan2~50          ; LCCOMB_X15_Y14_N24 ; 27      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; clk_50M               ; PIN_M2             ; 34      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; in_freq_anemometre    ; PIN_E1             ; 52      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; valeur_calcule[20]~32 ; LCCOMB_X17_Y20_N30 ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-----------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                          ;
+--------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name               ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_50M            ; PIN_M2   ; 34      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; in_freq_anemometre ; PIN_E1   ; 52      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+--------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; valeur_calcule[0]                                                                                                            ; 37      ;
; valeur_calcule[25]                                                                                                           ; 33      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[567]~8               ; 30      ;
; LessThan2~50                                                                                                                 ; 27      ;
; valeur_calcule[20]~32                                                                                                        ; 26      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~50                     ; 26      ;
; valeur_calcule[3]                                                                                                            ; 26      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~48                     ; 25      ;
; valeur_calcule[1]                                                                                                            ; 25      ;
; valeur_calcule[2]                                                                                                            ; 25      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_14~46                     ; 24      ;
; valeur_calcule[6]                                                                                                            ; 24      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[621]~27              ; 23      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[594]~26              ; 23      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[486]~22              ; 23      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_13~44                     ; 23      ;
; valeur_calcule[5]                                                                                                            ; 23      ;
; valeur_calcule[4]                                                                                                            ; 23      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_12~42                     ; 22      ;
; Equal1~8                                                                                                                     ; 21      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_10~40                     ; 21      ;
; valeur_calcule[9]                                                                                                            ; 21      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[540]~25              ; 20      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[513]~24              ; 20      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[405]~10              ; 20      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_18_result_int[19]~36 ; 20      ;
; valeur_calcule[8]                                                                                                            ; 20      ;
; valeur_calcule[7]                                                                                                            ; 20      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_8~36                      ; 18      ;
; valeur_calcule[12]                                                                                                           ; 18      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|sel[459]                     ; 17      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[432]~23              ; 17      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[324]~11              ; 17      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_7~34                      ; 17      ;
; valeur_calcule[10]                                                                                                           ; 17      ;
; valeur_calcule[11]                                                                                                           ; 17      ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[7]~12   ; 17      ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[6]~10   ; 17      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_6~32                      ; 16      ;
; lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_uve:divider|add_sub_6_result_int[7]~10   ; 16      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_5~30                      ; 15      ;
; valeur_calcule[15]                                                                                                           ; 15      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[378]~21              ; 14      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[351]~20              ; 14      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[243]~12              ; 14      ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[58]~88              ; 14      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_13_result_int[14]~26 ; 14      ;
; valeur_calcule[14]                                                                                                           ; 14      ;
; valeur_calcule[13]                                                                                                           ; 14      ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[5]~8    ; 14      ;
; Equal24~3                                                                                                                    ; 13      ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[58]~11              ; 13      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_12_result_int[13]~24 ; 13      ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[7]~12   ; 13      ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~6    ; 13      ;
; Equal14~4                                                                                                                    ; 12      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_11_result_int[12]~22 ; 12      ;
; valeur_calcule[21]                                                                                                           ; 12      ;
; valeur_calcule[18]                                                                                                           ; 12      ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[5]~8    ; 12      ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[5]~8    ; 12      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[297]~19              ; 11      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|sel[270]                     ; 11      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[162]~13              ; 11      ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[57]~12              ; 11      ;
; buff[4]                                                                                                                      ; 11      ;
; buff[3]                                                                                                                      ; 11      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_10_result_int[11]~20 ; 11      ;
; valeur_calcule[17]                                                                                                           ; 11      ;
; valeur_calcule[16]                                                                                                           ; 11      ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[57]~89              ; 10      ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_24~20                     ; 10      ;
; valeur_calcule[20]                                                                                                           ; 10      ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_6_result_int[5]~8    ; 10      ;
; buff[6]                                                                                                                      ; 9       ;
; buff[5]                                                                                                                      ; 9       ;
; buff[2]                                                                                                                      ; 9       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_8_result_int[9]~16   ; 9       ;
; valeur_calcule[19]                                                                                                           ; 9       ;
; buff[0]                                                                                                                      ; 9       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[216]~18              ; 8       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[189]~17              ; 8       ;
; buff[7]                                                                                                                      ; 8       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_22~16                     ; 8       ;
; valeur_calcule[24]                                                                                                           ; 8       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[8]~14   ; 8       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[8]~14   ; 8       ;
; count_1Hz[24]                                                                                                                ; 7       ;
; count_1Hz[25]                                                                                                                ; 7       ;
; count_1Hz[23]                                                                                                                ; 7       ;
; count_1Hz[22]                                                                                                                ; 7       ;
; count_1Hz[21]                                                                                                                ; 7       ;
; count_1Hz[20]                                                                                                                ; 7       ;
; count_1Hz[18]                                                                                                                ; 7       ;
; count_1Hz[16]                                                                                                                ; 7       ;
; count_1Hz[19]                                                                                                                ; 7       ;
; count_1Hz[17]                                                                                                                ; 7       ;
; count_1Hz[15]                                                                                                                ; 7       ;
; count_1Hz[14]                                                                                                                ; 7       ;
; count_1Hz[13]                                                                                                                ; 7       ;
; count_1Hz[12]                                                                                                                ; 7       ;
; count_1Hz[11]                                                                                                                ; 7       ;
; count_1Hz[10]                                                                                                                ; 7       ;
; count_1Hz[9]                                                                                                                 ; 7       ;
; count_1Hz[8]                                                                                                                 ; 7       ;
; count_1Hz[6]                                                                                                                 ; 7       ;
; count_1Hz[5]                                                                                                                 ; 7       ;
; count_1Hz[4]                                                                                                                 ; 7       ;
; count_1Hz[7]                                                                                                                 ; 7       ;
; count_1Hz[3]                                                                                                                 ; 7       ;
; count_1Hz[2]                                                                                                                 ; 7       ;
; count_1Hz[1]                                                                                                                 ; 7       ;
; count_1Hz[0]                                                                                                                 ; 7       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|sel[81]                      ; 7       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[56]~15              ; 7       ;
; buff[1]                                                                                                                      ; 7       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_6_result_int[7]~12   ; 7       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_5_result_int[6]~10   ; 6       ;
; valeur_calcule[23]                                                                                                           ; 6       ;
; AffDizane~20                                                                                                                 ; 5       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[135]~16              ; 5       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[108]~15              ; 5       ;
; AffUnite~8                                                                                                                   ; 5       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_4_result_int[5]~8    ; 5       ;
; valeur_calcule[22]                                                                                                           ; 5       ;
; valeur_precedent[3]                                                                                                          ; 4       ;
; valeur_precedent[4]                                                                                                          ; 4       ;
; valeur_precedent[5]                                                                                                          ; 4       ;
; valeur_precedent[6]                                                                                                          ; 4       ;
; valeur_precedent[7]                                                                                                          ; 4       ;
; valeur_precedent[8]                                                                                                          ; 4       ;
; valeur_precedent[9]                                                                                                          ; 4       ;
; valeur_precedent[10]                                                                                                         ; 4       ;
; valeur_precedent[11]                                                                                                         ; 4       ;
; valeur_precedent[12]                                                                                                         ; 4       ;
; valeur_precedent[13]                                                                                                         ; 4       ;
; valeur_precedent[14]                                                                                                         ; 4       ;
; valeur_precedent[15]                                                                                                         ; 4       ;
; valeur_precedent[16]                                                                                                         ; 4       ;
; valeur_precedent[17]                                                                                                         ; 4       ;
; valeur_precedent[18]                                                                                                         ; 4       ;
; valeur_precedent[19]                                                                                                         ; 4       ;
; valeur_precedent[20]                                                                                                         ; 4       ;
; valeur_precedent[21]                                                                                                         ; 4       ;
; valeur_precedent[22]                                                                                                         ; 4       ;
; valeur_precedent[23]                                                                                                         ; 4       ;
; valeur_precedent[24]                                                                                                         ; 4       ;
; valeur_precedent[25]                                                                                                         ; 4       ;
; valeur_precedent[0]                                                                                                          ; 4       ;
; valeur_precedent[1]                                                                                                          ; 4       ;
; valeur_precedent[2]                                                                                                          ; 4       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_3_result_int[4]~6    ; 4       ;
; lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_uve:divider|add_sub_7_result_int[8]~12   ; 4       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[42]~104             ; 3       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[45]~93              ; 3       ;
; Equal22~1                                                                                                                    ; 3       ;
; AffDizane~6                                                                                                                  ; 3       ;
; Equal12~0                                                                                                                    ; 3       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_2_result_int[3]~4    ; 3       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_7_result_int[5]~8    ; 3       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[50]~105             ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[34]~103             ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[35]~102             ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[36]~101             ; 2       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[27]~66              ; 2       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[22]~65              ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[52]                 ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[53]~315             ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[61]~100             ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[52]~98              ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[53]~97              ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[43]~95              ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[44]~94              ; 2       ;
; AffDizane~17                                                                                                                 ; 2       ;
; Equal14~6                                                                                                                    ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[598]~289            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[599]~288            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[600]~287            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[601]~286            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[602]~285            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[603]~284            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[604]~283            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[605]~282            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[606]~281            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[607]~280            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[608]~279            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[609]~278            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[610]~277            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[611]~276            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[612]~275            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[613]~274            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[614]~273            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[615]~272            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[616]~271            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[617]~270            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[618]~269            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[619]~268            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[620]~267            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[621]~266            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[572]~265            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[573]~264            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[574]~263            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[575]~262            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[576]~261            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[577]~260            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[578]~259            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[579]~258            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[580]~257            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[581]~256            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[582]~255            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[583]~254            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[584]~253            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[585]~252            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[586]~251            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[587]~250            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[588]~249            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[589]~248            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[590]~247            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[591]~246            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[592]~245            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[593]~244            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[594]~243            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[546]~242            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[547]~241            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[548]~240            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[549]~239            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[550]~238            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[551]~237            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[552]~236            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[553]~235            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[554]~234            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[555]~233            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[556]~232            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[557]~231            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[558]~230            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[559]~229            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[560]~228            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[561]~227            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[562]~226            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[563]~225            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[564]~224            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[565]~223            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[566]~222            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[567]~221            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[520]~220            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[521]~219            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[522]~218            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[523]~217            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[524]~216            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[525]~215            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[526]~214            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[527]~213            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[528]~212            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[529]~211            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[530]~210            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[531]~209            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[532]~208            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[533]~207            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[534]~206            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[535]~205            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[536]~204            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[537]~203            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[538]~202            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[539]~201            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[540]~200            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[494]~199            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[495]~198            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[496]~197            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[497]~196            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[498]~195            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[499]~194            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[500]~193            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[501]~192            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[502]~191            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[503]~190            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[504]~189            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[505]~188            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[506]~187            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[507]~186            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[508]~185            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[509]~184            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[510]~183            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[511]~182            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[512]~181            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[513]~180            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[468]                ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[469]~179            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[470]~178            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[471]~177            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[472]~176            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[473]~175            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[474]~174            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[475]~173            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[476]~172            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[477]~171            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[478]~170            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[479]~169            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[480]~168            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[481]~167            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[482]~166            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[483]~165            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[484]~164            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[485]~163            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[486]~162            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[442]~161            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[443]~160            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[444]~159            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[445]~158            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[446]~157            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[447]~156            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[448]~155            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[449]~154            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[450]~153            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[451]~152            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[452]~151            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[453]~150            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[454]~149            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[455]~148            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[456]~147            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[457]~146            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[458]~145            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[459]~144            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[416]~143            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[417]~142            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[418]~141            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[419]~140            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[420]~139            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[421]~138            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[422]~137            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[423]~136            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[424]~135            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[425]~134            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[426]~133            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[427]~132            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[428]~131            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[429]~130            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[430]~129            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[431]~128            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[432]~127            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[390]~126            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[391]~125            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[392]~124            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[393]~123            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[394]~122            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[395]~121            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[396]~120            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[397]~119            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[398]~118            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[399]~117            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[400]~116            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[401]~115            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[402]~114            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[403]~113            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[404]~112            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[405]~111            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[364]~110            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[365]~109            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[366]~108            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[367]~107            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[368]~106            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[369]~105            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[370]~104            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[371]~103            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[372]~102            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[373]~101            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[374]~100            ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[375]~99             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[376]~98             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[377]~97             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[378]~96             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[338]                ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[339]~95             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[340]~94             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[341]~93             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[342]~92             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[343]~91             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[344]~90             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[345]~89             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[346]~88             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[347]~87             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[348]~86             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[349]~85             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[350]~84             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[351]~83             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[312]                ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[313]~82             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[314]~81             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[315]~80             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[316]~79             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[317]~78             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[318]~77             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[319]~76             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[320]~75             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[321]~74             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[322]~73             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[323]~72             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[324]~71             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[286]                ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[287]~70             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[288]~69             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[289]~68             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[290]~67             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[291]~66             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[292]~65             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[293]~64             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[294]~63             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[295]~62             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[296]~61             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[297]~60             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[260]                ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[261]~59             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[262]~58             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[263]~57             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[264]~56             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[265]~55             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[266]~54             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[267]~53             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[268]~52             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[269]~51             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[270]~50             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[234]~49             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[235]~48             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[236]~47             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[237]~46             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[238]~45             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[239]~44             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[240]~43             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[241]~42             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[242]~41             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[243]~40             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[208]                ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[209]~39             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[210]~38             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[211]~37             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[212]~36             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[213]~35             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[214]~34             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[215]~33             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[216]~32             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[182]~31             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[183]~30             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[184]~29             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[185]~28             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[186]~27             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[187]~26             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[188]~25             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[189]~24             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[156]                ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[157]~23             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[158]~22             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[159]~21             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[160]~20             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[161]~19             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[162]~18             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[130]                ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[131]~17             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[132]~16             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[133]~15             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[134]~14             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[135]~13             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[104]                ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[105]~12             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[106]~11             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[107]~10             ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[108]~9              ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[78]                 ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[79]~8               ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[80]~7               ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[81]~6               ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[54]~5               ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[27]~4               ; 2       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[54]~14               ; 2       ;
; Equal24~4                                                                                                                    ; 2       ;
; AffUnite~12                                                                                                                  ; 2       ;
; AffUnite~9                                                                                                                   ; 2       ;
; AffUnite~6                                                                                                                   ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[59]~92              ; 2       ;
; Equal24~2                                                                                                                    ; 2       ;
; Equal24~0                                                                                                                    ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[50]~87              ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[53]~84              ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[49]~80              ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[49]~79              ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[42]~74              ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[45]~71              ; 2       ;
; Equal14~5                                                                                                                    ; 2       ;
; Equal20~0                                                                                                                    ; 2       ;
; AffDizane~4                                                                                                                  ; 2       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[59]~14              ; 2       ;
; Equal14~3                                                                                                                    ; 2       ;
; Equal14~2                                                                                                                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[50]~10              ; 2       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[50]~9               ; 2       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[53]~5               ; 2       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[54]~4               ; 2       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[48]~3               ; 2       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[48]~2               ; 2       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[49]~1               ; 2       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[49]~0               ; 2       ;
; AffCentaine~0                                                                                                                ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[1]~0    ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[6]~10   ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[4]~6    ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[3]~4    ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[5]~8    ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[4]~6    ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[3]~4    ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[2]~2    ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[1]~0    ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[4]~6    ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[3]~4    ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[2]~2    ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[1]~0    ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[3]~4    ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[2]~2    ; 2       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[1]~0    ; 2       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[0]~16   ; 2       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[4]~6    ; 2       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[3]~4    ; 2       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[2]~2    ; 2       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[1]~0    ; 2       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[2]~2    ; 2       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[1]~0    ; 2       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[2]~2    ; 2       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[1]~0    ; 2       ;
; AffDizane~19                                                                                                                 ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[32]~67              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[23]~64              ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[513]                 ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[540]                 ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[594]                 ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[621]                 ; 1       ;
; AffUnite~23                                                                                                                  ; 1       ;
; AffUnite~22                                                                                                                  ; 1       ;
; AffUnite~21                                                                                                                  ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[51]~99              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[54]~96              ; 1       ;
; AffDizane~18                                                                                                                 ; 1       ;
; Equal15~2                                                                                                                    ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[33]~63              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[28]~62              ; 1       ;
; count_1Hz~12                                                                                                                 ; 1       ;
; count_1Hz~11                                                                                                                 ; 1       ;
; count_1Hz~10                                                                                                                 ; 1       ;
; count_1Hz~9                                                                                                                  ; 1       ;
; count_1Hz~8                                                                                                                  ; 1       ;
; count_1Hz~7                                                                                                                  ; 1       ;
; count_1Hz~6                                                                                                                  ; 1       ;
; count_1Hz~5                                                                                                                  ; 1       ;
; count_1Hz~4                                                                                                                  ; 1       ;
; count_1Hz~3                                                                                                                  ; 1       ;
; count_1Hz~2                                                                                                                  ; 1       ;
; count_1Hz~1                                                                                                                  ; 1       ;
; count_1Hz~0                                                                                                                  ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[486]                 ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[567]                 ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[648]                 ; 1       ;
; Equal1~7                                                                                                                     ; 1       ;
; Equal1~6                                                                                                                     ; 1       ;
; Equal1~5                                                                                                                     ; 1       ;
; Equal1~4                                                                                                                     ; 1       ;
; Equal1~3                                                                                                                     ; 1       ;
; Equal1~2                                                                                                                     ; 1       ;
; Equal1~1                                                                                                                     ; 1       ;
; Equal1~0                                                                                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[624]~314            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[625]~313            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[626]~312            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[627]~311            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[628]~310            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[629]~309            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[630]~308            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[631]~307            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[632]~306            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[633]~305            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[634]~304            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[635]~303            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[636]~302            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[637]~301            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[638]~300            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[639]~299            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[640]~298            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[641]~297            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[642]~296            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[643]~295            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[644]~294            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[645]~293            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[646]~292            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[647]~291            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[648]~290            ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[405]~9               ; 1       ;
; AffUnite~20                                                                                                                  ; 1       ;
; AffUnite~19                                                                                                                  ; 1       ;
; AffUnite~18                                                                                                                  ; 1       ;
; AffUnite~17                                                                                                                  ; 1       ;
; AffUnite~16                                                                                                                  ; 1       ;
; AffUnite~15                                                                                                                  ; 1       ;
; AffUnite~14                                                                                                                  ; 1       ;
; AffUnite~13                                                                                                                  ; 1       ;
; AffUnite~11                                                                                                                  ; 1       ;
; AffUnite~10                                                                                                                  ; 1       ;
; AffUnite~7                                                                                                                   ; 1       ;
; Equal22~0                                                                                                                    ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[60]~91              ; 1       ;
; Equal24~1                                                                                                                    ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[63]~90              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[51]~86              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[52]~85              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[54]~83              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[48]~82              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[48]~81              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[40]~78              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[40]~77              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[41]~76              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[41]~75              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[43]~73              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[44]~72              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[32]~70              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[32]~69              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[33]~68              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[33]~67              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[34]~66              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[35]~65              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[36]~64              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[24]~63              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[24]~62              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[25]~61              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[25]~60              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[26]~59              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[26]~58              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[27]~57              ; 1       ;
; lpm_divide:Mod1|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[27]~56              ; 1       ;
; AffDizane~16                                                                                                                 ; 1       ;
; AffDizane~15                                                                                                                 ; 1       ;
; AffDizane~14                                                                                                                 ; 1       ;
; AffDizane~13                                                                                                                 ; 1       ;
; AffDizane~12                                                                                                                 ; 1       ;
; AffDizane~11                                                                                                                 ; 1       ;
; AffDizane~10                                                                                                                 ; 1       ;
; AffDizane~9                                                                                                                  ; 1       ;
; AffDizane~8                                                                                                                  ; 1       ;
; AffDizane~7                                                                                                                  ; 1       ;
; AffDizane~5                                                                                                                  ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[30]~61              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[30]~60              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[31]~59              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[31]~58              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[32]~57              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[33]~56              ; 1       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[60]~13              ; 1       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[51]~8               ; 1       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[51]~7               ; 1       ;
; lpm_divide:Mod0|lpm_divide_q9m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[52]~6               ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[25]~55              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[25]~54              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[26]~53              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[26]~52              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[27]~51              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[28]~50              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[20]~49              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[20]~48              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[21]~47              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[21]~46              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[22]~45              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[23]~44              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[15]~43              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[15]~42              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[16]~41              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[16]~40              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[17]~39              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[17]~38              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[18]~37              ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[18]~36              ; 1       ;
; AffCentaine~1                                                                                                                ; 1       ;
; Equal11~0                                                                                                                    ; 1       ;
; lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_uve:divider|StageOut[49]~11              ; 1       ;
; lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_uve:divider|StageOut[49]~10              ; 1       ;
; lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_uve:divider|StageOut[50]~9               ; 1       ;
; lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_uve:divider|StageOut[50]~8               ; 1       ;
; lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_uve:divider|StageOut[51]~7               ; 1       ;
; lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_uve:divider|StageOut[51]~6               ; 1       ;
; lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_uve:divider|StageOut[52]~5               ; 1       ;
; lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_uve:divider|StageOut[52]~4               ; 1       ;
; lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_uve:divider|StageOut[53]~3               ; 1       ;
; lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_uve:divider|StageOut[53]~2               ; 1       ;
; lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_uve:divider|StageOut[54]~1               ; 1       ;
; lpm_divide:Div1|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_uve:divider|StageOut[54]~0               ; 1       ;
; Add1~50                                                                                                                      ; 1       ;
; Add1~49                                                                                                                      ; 1       ;
; Add1~48                                                                                                                      ; 1       ;
; Add1~47                                                                                                                      ; 1       ;
; Add1~46                                                                                                                      ; 1       ;
; Add1~45                                                                                                                      ; 1       ;
; Add1~44                                                                                                                      ; 1       ;
; Add1~43                                                                                                                      ; 1       ;
; Add1~42                                                                                                                      ; 1       ;
; Add1~41                                                                                                                      ; 1       ;
; Add1~40                                                                                                                      ; 1       ;
; Add1~39                                                                                                                      ; 1       ;
; Add1~38                                                                                                                      ; 1       ;
; Add1~37                                                                                                                      ; 1       ;
; Add1~36                                                                                                                      ; 1       ;
; Add1~35                                                                                                                      ; 1       ;
; Add1~34                                                                                                                      ; 1       ;
; Add1~33                                                                                                                      ; 1       ;
; Add1~32                                                                                                                      ; 1       ;
; Add1~31                                                                                                                      ; 1       ;
; Add1~30                                                                                                                      ; 1       ;
; Add1~29                                                                                                                      ; 1       ;
; Add1~28                                                                                                                      ; 1       ;
; Add1~27                                                                                                                      ; 1       ;
; Add1~26                                                                                                                      ; 1       ;
; Add1~25                                                                                                                      ; 1       ;
; Add1~24                                                                                                                      ; 1       ;
; Add1~23                                                                                                                      ; 1       ;
; Add1~22                                                                                                                      ; 1       ;
; Add1~21                                                                                                                      ; 1       ;
; Add1~20                                                                                                                      ; 1       ;
; Add1~19                                                                                                                      ; 1       ;
; Add1~18                                                                                                                      ; 1       ;
; Add1~17                                                                                                                      ; 1       ;
; Add1~16                                                                                                                      ; 1       ;
; Add1~15                                                                                                                      ; 1       ;
; Add1~14                                                                                                                      ; 1       ;
; Add1~13                                                                                                                      ; 1       ;
; Add1~12                                                                                                                      ; 1       ;
; Add1~11                                                                                                                      ; 1       ;
; Add1~10                                                                                                                      ; 1       ;
; Add1~9                                                                                                                       ; 1       ;
; Add1~8                                                                                                                       ; 1       ;
; Add1~7                                                                                                                       ; 1       ;
; Add1~6                                                                                                                       ; 1       ;
; Add1~5                                                                                                                       ; 1       ;
; Add1~4                                                                                                                       ; 1       ;
; Add1~3                                                                                                                       ; 1       ;
; Add1~2                                                                                                                       ; 1       ;
; Add1~1                                                                                                                       ; 1       ;
; Add1~0                                                                                                                       ; 1       ;
; Add2~50                                                                                                                      ; 1       ;
; Add2~49                                                                                                                      ; 1       ;
; Add2~48                                                                                                                      ; 1       ;
; Add2~47                                                                                                                      ; 1       ;
; Add2~46                                                                                                                      ; 1       ;
; Add2~45                                                                                                                      ; 1       ;
; Add2~44                                                                                                                      ; 1       ;
; Add2~43                                                                                                                      ; 1       ;
; Add2~42                                                                                                                      ; 1       ;
; Add2~41                                                                                                                      ; 1       ;
; Add2~40                                                                                                                      ; 1       ;
; Add2~39                                                                                                                      ; 1       ;
; Add2~38                                                                                                                      ; 1       ;
; valeur_calcule[25]~77                                                                                                        ; 1       ;
; valeur_calcule[24]~76                                                                                                        ; 1       ;
; valeur_calcule[24]~75                                                                                                        ; 1       ;
; valeur_calcule[23]~74                                                                                                        ; 1       ;
; valeur_calcule[23]~73                                                                                                        ; 1       ;
; valeur_calcule[22]~72                                                                                                        ; 1       ;
; valeur_calcule[22]~71                                                                                                        ; 1       ;
; valeur_calcule[21]~70                                                                                                        ; 1       ;
; valeur_calcule[21]~69                                                                                                        ; 1       ;
; valeur_calcule[20]~68                                                                                                        ; 1       ;
; valeur_calcule[20]~67                                                                                                        ; 1       ;
; valeur_calcule[19]~66                                                                                                        ; 1       ;
; valeur_calcule[19]~65                                                                                                        ; 1       ;
; Add2~37                                                                                                                      ; 1       ;
; Add2~36                                                                                                                      ; 1       ;
; Add2~35                                                                                                                      ; 1       ;
; Add2~34                                                                                                                      ; 1       ;
; Add2~33                                                                                                                      ; 1       ;
; Add2~32                                                                                                                      ; 1       ;
; Add2~31                                                                                                                      ; 1       ;
; Add2~30                                                                                                                      ; 1       ;
; Add2~29                                                                                                                      ; 1       ;
; Add2~28                                                                                                                      ; 1       ;
; Add2~27                                                                                                                      ; 1       ;
; Add2~26                                                                                                                      ; 1       ;
; Add2~25                                                                                                                      ; 1       ;
; Add2~24                                                                                                                      ; 1       ;
; Add2~23                                                                                                                      ; 1       ;
; Add2~22                                                                                                                      ; 1       ;
; Add2~21                                                                                                                      ; 1       ;
; Add2~20                                                                                                                      ; 1       ;
; Add2~19                                                                                                                      ; 1       ;
; Add2~18                                                                                                                      ; 1       ;
; Add2~17                                                                                                                      ; 1       ;
; Add2~16                                                                                                                      ; 1       ;
; Add2~15                                                                                                                      ; 1       ;
; Add2~14                                                                                                                      ; 1       ;
; valeur_calcule[18]~64                                                                                                        ; 1       ;
; valeur_calcule[18]~63                                                                                                        ; 1       ;
; valeur_calcule[17]~62                                                                                                        ; 1       ;
; valeur_calcule[17]~61                                                                                                        ; 1       ;
; valeur_calcule[16]~60                                                                                                        ; 1       ;
; valeur_calcule[16]~59                                                                                                        ; 1       ;
; valeur_calcule[15]~58                                                                                                        ; 1       ;
; valeur_calcule[15]~57                                                                                                        ; 1       ;
; valeur_calcule[14]~56                                                                                                        ; 1       ;
; valeur_calcule[14]~55                                                                                                        ; 1       ;
; valeur_calcule[13]~54                                                                                                        ; 1       ;
; valeur_calcule[13]~53                                                                                                        ; 1       ;
; valeur_calcule[12]~52                                                                                                        ; 1       ;
; valeur_calcule[12]~51                                                                                                        ; 1       ;
; valeur_calcule[11]~50                                                                                                        ; 1       ;
; valeur_calcule[11]~49                                                                                                        ; 1       ;
; valeur_calcule[10]~48                                                                                                        ; 1       ;
; valeur_calcule[10]~47                                                                                                        ; 1       ;
; valeur_calcule[9]~46                                                                                                         ; 1       ;
; valeur_calcule[9]~45                                                                                                         ; 1       ;
; valeur_calcule[8]~44                                                                                                         ; 1       ;
; valeur_calcule[8]~43                                                                                                         ; 1       ;
; valeur_calcule[7]~42                                                                                                         ; 1       ;
; valeur_calcule[7]~41                                                                                                         ; 1       ;
; Add2~13                                                                                                                      ; 1       ;
; Add2~12                                                                                                                      ; 1       ;
; valeur_calcule[6]~40                                                                                                         ; 1       ;
; valeur_calcule[6]~39                                                                                                         ; 1       ;
; Add2~11                                                                                                                      ; 1       ;
; Add2~10                                                                                                                      ; 1       ;
; valeur_calcule[5]~38                                                                                                         ; 1       ;
; valeur_calcule[5]~37                                                                                                         ; 1       ;
; Add2~9                                                                                                                       ; 1       ;
; Add2~8                                                                                                                       ; 1       ;
; Add2~7                                                                                                                       ; 1       ;
; Add2~6                                                                                                                       ; 1       ;
; valeur_calcule[4]~36                                                                                                         ; 1       ;
; valeur_calcule[4]~35                                                                                                         ; 1       ;
; valeur_calcule[3]~34                                                                                                         ; 1       ;
; valeur_calcule[3]~33                                                                                                         ; 1       ;
; LessThan3~50                                                                                                                 ; 1       ;
; LessThan3~49                                                                                                                 ; 1       ;
; LessThan3~47                                                                                                                 ; 1       ;
; LessThan3~45                                                                                                                 ; 1       ;
; LessThan3~43                                                                                                                 ; 1       ;
; LessThan3~41                                                                                                                 ; 1       ;
; LessThan3~39                                                                                                                 ; 1       ;
; LessThan3~37                                                                                                                 ; 1       ;
; LessThan3~35                                                                                                                 ; 1       ;
; LessThan3~33                                                                                                                 ; 1       ;
; LessThan3~31                                                                                                                 ; 1       ;
; LessThan3~29                                                                                                                 ; 1       ;
; LessThan3~27                                                                                                                 ; 1       ;
; LessThan3~25                                                                                                                 ; 1       ;
; LessThan3~23                                                                                                                 ; 1       ;
; LessThan3~21                                                                                                                 ; 1       ;
; LessThan3~19                                                                                                                 ; 1       ;
; LessThan3~17                                                                                                                 ; 1       ;
; LessThan3~15                                                                                                                 ; 1       ;
; LessThan3~13                                                                                                                 ; 1       ;
; LessThan3~11                                                                                                                 ; 1       ;
; LessThan3~9                                                                                                                  ; 1       ;
; LessThan3~7                                                                                                                  ; 1       ;
; LessThan3~5                                                                                                                  ; 1       ;
; LessThan3~3                                                                                                                  ; 1       ;
; LessThan3~1                                                                                                                  ; 1       ;
; LessThan2~49                                                                                                                 ; 1       ;
; LessThan2~47                                                                                                                 ; 1       ;
; LessThan2~45                                                                                                                 ; 1       ;
; LessThan2~43                                                                                                                 ; 1       ;
; LessThan2~41                                                                                                                 ; 1       ;
; LessThan2~39                                                                                                                 ; 1       ;
; LessThan2~37                                                                                                                 ; 1       ;
; LessThan2~35                                                                                                                 ; 1       ;
; LessThan2~33                                                                                                                 ; 1       ;
; LessThan2~31                                                                                                                 ; 1       ;
; LessThan2~29                                                                                                                 ; 1       ;
; LessThan2~27                                                                                                                 ; 1       ;
; LessThan2~25                                                                                                                 ; 1       ;
; LessThan2~23                                                                                                                 ; 1       ;
; LessThan2~21                                                                                                                 ; 1       ;
; LessThan2~19                                                                                                                 ; 1       ;
; LessThan2~17                                                                                                                 ; 1       ;
; LessThan2~15                                                                                                                 ; 1       ;
; LessThan2~13                                                                                                                 ; 1       ;
; LessThan2~11                                                                                                                 ; 1       ;
; LessThan2~9                                                                                                                  ; 1       ;
; LessThan2~7                                                                                                                  ; 1       ;
; LessThan2~5                                                                                                                  ; 1       ;
; LessThan2~3                                                                                                                  ; 1       ;
; LessThan2~1                                                                                                                  ; 1       ;
; Add2~5                                                                                                                       ; 1       ;
; Add2~4                                                                                                                       ; 1       ;
; Add2~3                                                                                                                       ; 1       ;
; Add2~2                                                                                                                       ; 1       ;
; Add2~1                                                                                                                       ; 1       ;
; Add2~0                                                                                                                       ; 1       ;
; valeur_calcule[2]~31                                                                                                         ; 1       ;
; valeur_calcule[2]~30                                                                                                         ; 1       ;
; valeur_calcule[1]~29                                                                                                         ; 1       ;
; valeur_calcule[1]~28                                                                                                         ; 1       ;
; valeur_calcule[0]~27                                                                                                         ; 1       ;
; valeur_calcule[0]~26                                                                                                         ; 1       ;
; buff[0]~53                                                                                                                   ; 1       ;
; buff[0]~52                                                                                                                   ; 1       ;
; buff[0]~50                                                                                                                   ; 1       ;
; buff[0]~48                                                                                                                   ; 1       ;
; buff[0]~46                                                                                                                   ; 1       ;
; buff[0]~44                                                                                                                   ; 1       ;
; buff[0]~42                                                                                                                   ; 1       ;
; buff[0]~40                                                                                                                   ; 1       ;
; buff[0]~38                                                                                                                   ; 1       ;
; buff[0]~36                                                                                                                   ; 1       ;
; buff[0]~34                                                                                                                   ; 1       ;
; buff[0]~32                                                                                                                   ; 1       ;
; buff[0]~30                                                                                                                   ; 1       ;
; buff[0]~28                                                                                                                   ; 1       ;
; buff[0]~26                                                                                                                   ; 1       ;
; buff[0]~24                                                                                                                   ; 1       ;
; buff[0]~22                                                                                                                   ; 1       ;
; buff[0]~20                                                                                                                   ; 1       ;
; buff[0]~18                                                                                                                   ; 1       ;
; buff[0]~16                                                                                                                   ; 1       ;
; buff[0]~14                                                                                                                   ; 1       ;
; buff[0]~12                                                                                                                   ; 1       ;
; buff[0]~10                                                                                                                   ; 1       ;
; buff[0]~8                                                                                                                    ; 1       ;
; buff[0]~6                                                                                                                    ; 1       ;
; buff[0]~4                                                                                                                    ; 1       ;
; buff[0]~2                                                                                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~49                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~48                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~47                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~46                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~45                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~44                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~43                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~42                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~41                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~40                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~39                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~38                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~37                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~36                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~35                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~34                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~33                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~32                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~31                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~30                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~29                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~28                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~27                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~26                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~25                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~24                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~23                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~22                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~21                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~20                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~19                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~18                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~17                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~16                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~15                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~14                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~13                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~12                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~11                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~10                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~9                      ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~8                      ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~7                      ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~6                      ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~5                      ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~4                      ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~3                      ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~2                      ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~1                      ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~47                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~46                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~45                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~44                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~43                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~42                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~41                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~40                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~39                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~38                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~37                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~36                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~35                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~34                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~33                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~32                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~31                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~30                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~29                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~28                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~27                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~26                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~25                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~24                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~23                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~22                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~21                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~20                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~19                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~18                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~17                     ; 1       ;
; lpm_divide:Div0|lpm_divide_nkm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~16                     ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 1,812 / 71,559 ( 3 % ) ;
; C16 interconnects          ; 17 / 2,597 ( < 1 % )   ;
; C4 interconnects           ; 1,074 / 46,848 ( 2 % ) ;
; Direct links               ; 340 / 71,559 ( < 1 % ) ;
; Global clocks              ; 2 / 20 ( 10 % )        ;
; Local interconnects        ; 408 / 24,624 ( 2 % )   ;
; R24 interconnects          ; 6 / 2,496 ( < 1 % )    ;
; R4 interconnects           ; 1,040 / 62,424 ( 2 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.29) ; Number of LABs  (Total = 80) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 4                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 3                            ;
; 14                                          ; 2                            ;
; 15                                          ; 1                            ;
; 16                                          ; 64                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.38) ; Number of LABs  (Total = 80) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 16                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. load                       ; 4                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.09) ; Number of LABs  (Total = 80) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 4                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 4                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 3                            ;
; 15                                           ; 13                           ;
; 16                                           ; 34                           ;
; 17                                           ; 3                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 11.07) ; Number of LABs  (Total = 80) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 1                            ;
; 1                                                ; 4                            ;
; 2                                                ; 3                            ;
; 3                                                ; 1                            ;
; 4                                                ; 0                            ;
; 5                                                ; 2                            ;
; 6                                                ; 3                            ;
; 7                                                ; 2                            ;
; 8                                                ; 5                            ;
; 9                                                ; 4                            ;
; 10                                               ; 5                            ;
; 11                                               ; 9                            ;
; 12                                               ; 5                            ;
; 13                                               ; 4                            ;
; 14                                               ; 6                            ;
; 15                                               ; 6                            ;
; 16                                               ; 20                           ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.99) ; Number of LABs  (Total = 80) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 4                            ;
; 5                                            ; 0                            ;
; 6                                            ; 3                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 4                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 5                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 3                            ;
; 23                                           ; 3                            ;
; 24                                           ; 4                            ;
; 25                                           ; 0                            ;
; 26                                           ; 5                            ;
; 27                                           ; 8                            ;
; 28                                           ; 2                            ;
; 29                                           ; 10                           ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
; 32                                           ; 5                            ;
; 33                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 24    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 35        ; 0            ; 0            ; 35        ; 35        ; 0            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 35        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 35           ; 35           ; 35           ; 35           ; 35           ; 0         ; 35           ; 35           ; 0         ; 0         ; 35           ; 35           ; 35           ; 35           ; 30           ; 35           ; 35           ; 30           ; 35           ; 35           ; 35           ; 35           ; 35           ; 35           ; 35           ; 35           ; 35           ; 0         ; 35           ; 35           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; raz_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; continu            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; start_stop         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_valid         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_anemometre[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_anemometre[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_anemometre[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_anemometre[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_anemometre[4] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_anemometre[5] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_anemometre[6] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_anemometre[7] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffCentaine[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffCentaine[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffCentaine[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffCentaine[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffCentaine[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffCentaine[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffCentaine[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffDizane[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffDizane[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffDizane[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffDizane[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffDizane[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffDizane[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffDizane[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffUnite[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffUnite[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffUnite[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffUnite[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffUnite[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffUnite[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AffUnite[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50M            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_freq_anemometre ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Dec 16 06:41:57 2020
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off gestionAnemometre -c gestionAnemometre
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "gestionAnemometre"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 35 pins of 35 total pins
    Info (169086): Pin raz_n not assigned to an exact location on the device
    Info (169086): Pin continu not assigned to an exact location on the device
    Info (169086): Pin start_stop not assigned to an exact location on the device
    Info (169086): Pin data_valid not assigned to an exact location on the device
    Info (169086): Pin data_anemometre[0] not assigned to an exact location on the device
    Info (169086): Pin data_anemometre[1] not assigned to an exact location on the device
    Info (169086): Pin data_anemometre[2] not assigned to an exact location on the device
    Info (169086): Pin data_anemometre[3] not assigned to an exact location on the device
    Info (169086): Pin data_anemometre[4] not assigned to an exact location on the device
    Info (169086): Pin data_anemometre[5] not assigned to an exact location on the device
    Info (169086): Pin data_anemometre[6] not assigned to an exact location on the device
    Info (169086): Pin data_anemometre[7] not assigned to an exact location on the device
    Info (169086): Pin AffCentaine[6] not assigned to an exact location on the device
    Info (169086): Pin AffCentaine[5] not assigned to an exact location on the device
    Info (169086): Pin AffCentaine[4] not assigned to an exact location on the device
    Info (169086): Pin AffCentaine[3] not assigned to an exact location on the device
    Info (169086): Pin AffCentaine[2] not assigned to an exact location on the device
    Info (169086): Pin AffCentaine[1] not assigned to an exact location on the device
    Info (169086): Pin AffCentaine[0] not assigned to an exact location on the device
    Info (169086): Pin AffDizane[6] not assigned to an exact location on the device
    Info (169086): Pin AffDizane[5] not assigned to an exact location on the device
    Info (169086): Pin AffDizane[4] not assigned to an exact location on the device
    Info (169086): Pin AffDizane[3] not assigned to an exact location on the device
    Info (169086): Pin AffDizane[2] not assigned to an exact location on the device
    Info (169086): Pin AffDizane[1] not assigned to an exact location on the device
    Info (169086): Pin AffDizane[0] not assigned to an exact location on the device
    Info (169086): Pin AffUnite[6] not assigned to an exact location on the device
    Info (169086): Pin AffUnite[5] not assigned to an exact location on the device
    Info (169086): Pin AffUnite[4] not assigned to an exact location on the device
    Info (169086): Pin AffUnite[3] not assigned to an exact location on the device
    Info (169086): Pin AffUnite[2] not assigned to an exact location on the device
    Info (169086): Pin AffUnite[1] not assigned to an exact location on the device
    Info (169086): Pin AffUnite[0] not assigned to an exact location on the device
    Info (169086): Pin clk_50M not assigned to an exact location on the device
    Info (169086): Pin in_freq_anemometre not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'gestionAnemometre.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {in_freq_anemometre}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {in_freq_anemometre}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {in_freq_anemometre}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {in_freq_anemometre}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {in_freq_anemometre}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {in_freq_anemometre}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {in_freq_anemometre}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {in_freq_anemometre}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {in_freq_anemometre}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {in_freq_anemometre}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {in_freq_anemometre}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {in_freq_anemometre}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {in_freq_anemometre}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {in_freq_anemometre}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {in_freq_anemometre}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {in_freq_anemometre}] -hold 0.030
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node in_freq_anemometre~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node clk_50M~input (placed in PIN M2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 33 (unused VREF, 3.3V VCCIO, 3 input, 30 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X10_Y23 to location X20_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (169177): 5 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin raz_n uses I/O standard 3.3-V LVTTL at E16
    Info (169178): Pin continu uses I/O standard 3.3-V LVTTL at E15
    Info (169178): Pin start_stop uses I/O standard 3.3-V LVTTL at M6
    Info (169178): Pin clk_50M uses I/O standard 3.3-V LVTTL at M2
    Info (169178): Pin in_freq_anemometre uses I/O standard 3.3-V LVTTL at E1
Info: Quartus II 32-bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 449 megabytes
    Info: Processing ended: Wed Dec 16 06:42:06 2020
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:08


