{"patent_id": "10-2025-7006210", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0044354", "출원번호": "10-2025-7006210", "발명의 명칭": "인공 신경망 어레이를 위한 출력 회로", "출원인": "실리콘 스토리지 테크놀로지 인크", "발명자": "트란, 휴 반"}}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "시스템으로서,행들 및 열들로 배열된 비휘발성 메모리 셀들의 어레이;상기 어레이의 열들로부터의 전류를, 제1 시간 기간 동안에 제1 디지털 출력으로 변환하고 제2 시간 기간 동안에 제2 디지털 출력으로 변환하는 출력 블록;상기 제1 시간 기간 동안에 상기 제1 디지털 출력을 저장하고, 상기 저장된 제1 디지털 출력을 상기 제2 시간기간 동안에 출력하는 제1 출력 레지스터; 및상기 제2 시간 기간 동안에 상기 제2 디지털 출력을 저장하고, 상기 저장된 제2 디지털 출력을 제3 시간 기간동안에 출력하는 제2 출력 레지스터를 포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 출력 블록, 상기 제1 출력 레지스터, 및 상기 제2 출력 레지스터 중 하나 이상으로부터 수신되는 데이터를합산하는 누산기를 더 포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서, 상기 출력 블록은 상기 어레이의 상기 열들로부터의 전류를 전압으로 변환하는 전류-전압 변환기 및 상기 전압을 상기 제1 디지털 출력으로 변환하는 아날로그-디지털 변환기를 포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서, 상기 전류-전압 변환기 및 아날로그-디지털 변환기는 열 태그 비트(column tag bit)를 포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서, 상기 전류-전압 변환기는, 상기 열 태그 비트가 제1 값을 갖는 경우 데이터를 출력하고, 상기열 태그 비트가 제2 값을 갖는 경우 데이터를 출력하지 않는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제4항에 있어서, 상기 아날로그-디지털 변환기는, 상기 열 태그 비트가 제1 값을 갖는 경우 데이터를 출력하고,상기 열 태그 비트가 제2 값을 갖는 경우 데이터를 출력하지 않는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제2항에 있어서, 상기 누산기는,상기 출력 블록, 상기 제1 출력 레지스터, 및 상기 제2 출력 레지스터 중 하나 이상으로부터 데이터를수신하고, 제1 출력을 생성하는 시프터;상기 제1 출력과 제2 출력을 수신하고 합산하여 제3 출력을 생성하는 가산기; 및상기 제3 출력을 수신하고 저장하며, 상기 제3 출력을 상기 제2 출력으로서 상기 가산기에 제공하는 누산기 레지스터를 포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서, 상기 출력 블록은 상기 어레이의 상기 열들로부터의 전류를 전압으로 변환하는 전류-전압 변환공개특허 10-2025-0044354-3-기 및 상기 전압을 상기 제1 디지털 출력으로 변환하는 아날로그-디지털 변환기를 포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서, 상기 출력 블록은 상기 어레이의 상기 열들로부터의 전류를 전압으로 변환하는 전류-전압 변환기 및 상기 전압을 상기 제1 디지털 출력으로 변환하는 아날로그-디지털 변환기를 포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "방법으로서,제1 시간 기간 동안에:출력 블록에 의해, 비휘발성 메모리 셀들의 어레이의 열들로부터의 전류를 제1 디지털 출력으로 변환하는 단계;및제1 출력 레지스터에, 상기 제1 디지털 출력을 저장하는 단계; 및제2 시간 기간 동안에:상기 출력 블록에 의해, 비휘발성 메모리 셀들의 어레이의 열들로부터의 전류를 제2 디지털 출력으로 변환하는단계;제2 출력 레지스터에, 상기 제2 디지털 출력을 저장하는 단계; 및상기 제1 출력 레지스터로부터, 상기 저장된 제1 디지털 출력을 출력하는 단계를 포함하는, 방법."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서,제3 시간 기간 동안에:상기 출력 블록에 의해, 비휘발성 메모리 셀들의 어레이의 열들로부터의 전류를 제3 디지털 출력으로 변환하는단계;상기 제1 출력 레지스터에, 상기 제3 디지털 출력을 저장하는 단계; 및상기 제2 출력 레지스터로부터, 상기 저장된 제2 디지털 출력을 출력하는 단계를 포함하는, 방법."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 출력 블록, 상기 제1 출력 레지스터, 및 상기 제2 출력 레지스터 중 하나 이상으로부터 수신된 데이터를,누산기에 의해 합산하는 단계를 더 포함하는, 방법."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서, 상기 출력 블록은 상기 어레이의 상기 열들로부터의 전류를 전압으로 변환하는 전류-전압 변환기 및 상기 전압을 상기 제1 디지털 출력으로 변환하는 아날로그-디지털 변환기를 포함하는, 방법."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서, 상기 전류-전압 변환기 및 아날로그-디지털 변환기는 열 태그 비트를 포함하는, 방법."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서, 상기 전류-전압 변환기는, 상기 열 태그 비트가 제1 값을 갖는 경우 데이터를 출력하고, 상기열 태그 비트가 제2 값을 갖는 경우 데이터를 출력하지 않는, 방법."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제14항에 있어서, 상기 아날로그-디지털 변환기는, 상기 열 태그 비트가 제1 값을 갖는 경우 데이터를공개특허 10-2025-0044354-4-출력하고, 상기 열 태그 비트가 제2 값을 갖는 경우 데이터를 출력하지 않는, 방법."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제12항에 있어서, 상기 누산기는,상기 출력 블록, 상기 제1 출력 레지스터, 및 상기 제2 출력 레지스터 중 하나 이상으로부터 데이터를수신하고, 제1 출력을 생성하는 시프터;상기 제1 출력과 제2 출력을 수신하고 합산하여 제3 출력을 생성하는 가산기; 및상기 제3 출력을 수신하고 저장하며, 상기 제3 출력을 상기 제2 출력으로서 상기 가산기에 제공하는 누산기 레지스터를 포함하는, 방법."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제12항에 있어서, 상기 출력 블록은 상기 어레이의 상기 열들로부터의 전류를 전압으로 변환하는 전류-전압 변환기 및 상기 전압을 상기 제1 디지털 출력으로 변환하는 아날로그-디지털 변환기를 포함하는, 방법."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제10항에 있어서, 상기 출력 블록은 상기 어레이의 상기 열들로부터의 전류를 전압으로 변환하는 전류-전압 변환기 및 상기 전압을 상기 제1 디지털 출력으로 변환하는 아날로그-디지털 변환기를 포함하는, 방법."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "시스템으로서,행들 및 열들로 배열된 비휘발성 메모리 셀들의 어레이;상기 어레이의 열들로부터의 전류를, 제1 시간 기간 동안에 제1 디지털 출력으로 변환하고 제2 시간 기간 동안에 제2 디지털 출력으로 변환하는 출력 블록으로서, 상기 출력 블록은 상기 어레이의 상기 열들로부터의 전류를전압으로 변환하는 전류-전압 변환기 및 상기 전압을 상기 제1 디지털 출력 및 상기 제2 디지털 출력으로 변환하는 아날로그-디지털 변환기를 포함하는, 상기 출력 블록; 및상기 제1 시간 기간 동안에 및 상기 제2 시간 기간 동안에 상기 출력 블록으로부터 수신된 데이터를 합산하는누산기를 포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제20항에 있어서, 상기 전류-전압 변환기 및 아날로그-디지털 변환기는 열 태그 비트를 포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제21항에 있어서, 상기 전류-전압 변환기는 상기 열 태그 비트가 제1 값을 갖는 경우 데이터를 출력하고, 상기열 태그 비트가 제2 값을 갖는 경우 데이터를 출력하지 않는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제21항에 있어서, 상기 아날로그-디지털 변환기는 상기 열 태그 비트가 제1 값을 갖는 경우 데이터를 출력하고,상기 열 태그 비트가 제2 값을 갖는 경우 데이터를 출력하지 않는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제21항에 있어서,상기 제1 시간 기간 동안에 상기 제1 디지털 출력을 저장하고, 상기 저장된 제1 디지털 출력을 상기 제2 시간기간 동안에 출력하는 제1 출력 레지스터; 및상기 제2 시간 기간 동안에 상기 제2 디지털 출력을 저장하고, 상기 저장된 제2 디지털 출력을 제3 시간 기간동안에 출력하는 제2 출력 레지스터를 포함하는, 시스템.공개특허 10-2025-0044354-5-청구항 25 제20항에 있어서, 상기 누산기는,상기 출력 블록, 상기 제1 출력 레지스터, 및 상기 제2 출력 레지스터 중 하나 이상으로부터 데이터를수신하고, 제1 출력을 생성하는 시프터;상기 제1 출력과 제2 출력을 수신하고 합산하여 제3 출력을 생성하는 가산기; 및상기 제3 출력을 수신하고 저장하며, 상기 제3 출력을 상기 제2 출력으로서 상기 가산기에 제공하는 누산기 레지스터를 포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "시스템으로서,행들 및 열들로 배열된 비휘발성 메모리 셀들의 어레이;상기 제1 시간 기간 동안에 상기 제1 디지털 출력을 저장하고, 상기 저장된 제1 디지털 출력을 상기 제2 시간기간 동안에 출력하는 제1 출력 레지스터;상기 제2 시간 기간 동안에 상기 제2 디지털 출력을 저장하고, 상기 저장된 제2 디지털 출력을 제3 시간 기간동안에 출력하는 제2 출력 레지스터; 및상기 제1 출력 레지스터 및 상기 제2 출력 레지스터로부터 수신된 데이터를 합산하는 누산기를 포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "제20항에 있어서, 상기 시스템은 열 태그 비트를 포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_28", "content": "제21항에 있어서, 상기 누산기는 상기 열 태그 비트가 제1 값을 갖는 경우 데이터를 수신하고, 상기 열 태그 비트가 제2 값을 갖는 경우 데이터를 수신하지 않는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_29", "content": "제26항에 있어서, 상기 누산기는,상기 출력 블록, 상기 제1 출력 레지스터, 및 상기 제2 출력 레지스터 중 하나 이상으로부터 데이터를수신하고, 제1 출력을 생성하는 시프터;상기 제1 출력과 제2 출력을 수신하고 합산하여 제3 출력을 생성하는 가산기; 및상기 제3 출력을 수신하고 저장하며, 상기 제3 출력을 상기 제2 출력으로서 상기 가산기에 제공하는 누산기 레지스터를 포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_30", "content": "시스템으로서,행들 및 열들로 배열된 비휘발성 메모리 셀들의 어레이;출력 블록으로서,제1 시간 기간 동안에 상기 어레이의 상기 열들로부터의 전류를 제1 전압으로 변환하는 제1 전류-전압 변환기및 상기 제1 전압을 제1 디지털 출력으로 변환하는 제1 아날로그-디지털 변환기; 및제2 시간 기간 동안에 상기 어레이의 상기 열들로부터의 전류를 제2 전압으로 변환하는 제2 전류-전압 변환기및 상기 제2 전압을 제2 디지털 출력으로 변환하는 제2 아날로그-디지털 변환기를 포함하는, 상기 출력 블록;및상기 제1 디지털 출력과 상기 제2 디지털 출력을 합산하는 누산기를 포함하는, 시스템.공개특허 10-2025-0044354-6-청구항 31 제30항에 있어서, 상기 제1 전류-전압 변환기 및 상기 제1 아날로그-디지털 변환기는 제1 열 태그 비트를 포함하고, 상기 제2 전류-전압 변환기 및 제2 제1 아날로그-디지털 변환기는 제2 열 태그 비트를 포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_32", "content": "제31항에 있어서, 상기 제1 전류-전압 변환기는 상기 제1 열 태그 비트가 제1 값을 갖는 경우 데이터를 출력하고, 상기 제1 열 태그 비트가 제2 값을 갖는 경우 데이터를 출력하지 않으며, 상기 제2 전류-전압 변환기는 상기 제2 열 태그 비트가 상기 제1 값을 갖는 경우 데이터를 출력하고, 상기 제2 열 태그 비트가 상기 제2 값을갖는 경우 데이터를 출력하지 않는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_33", "content": "제21항에 있어서,상기 제1 시간 기간 동안에 상기 제1 디지털 출력을 저장하고, 상기 저장된 제1 디지털 출력을 상기 제2 시간기간 동안에 상기 누산기에 출력하는 제1 출력 레지스터; 및상기 제2 시간 기간 동안에 상기 제2 디지털 출력을 저장하고, 상기 저장된 제2 디지털 출력을 제3 시간 기간동안에 상기 누산기에 출력하는 제2 출력 레지스터를 포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_34", "content": "시스템으로서,행들 및 열들로 배열된 비휘발성 메모리 셀들의 어레이;상기 어레이의 열들로부터의 전류를, 제1 시간 기간 동안에 제1 디지털 출력으로 변환하고, 제2 시간 기간 동안에 제2 디지털 출력으로 변환하는 출력 블록;상기 제1 시간 기간 동안에 상기 제1 디지털 출력을 저장하고, 상기 저장된 제1 디지털 출력을 상기 제2 시간기간 동안에 출력하는 제1 출력 레지스터;상기 제2 시간 기간 동안에 상기 제2 디지털 출력을 저장하고, 상기 저장된 제2 디지털 출력을 제3 시간 기간동안에 출력하는 제2 출력 레지스터. 및(i) 상기 제1 시간 기간 동안에 상기 제1 출력 레지스터 및 상기 제2 시간 기간 동안에 상기 제2 출력레지스터, 또는 (2) 상기 제1 시간 기간 동안에 상기 제1 출력 레지스터 및 상기 제2 시간 기간 동안에 상기 제1 출력 레지스터 중 하나로부터 수신된 데이터를 합산하는 누산기를 포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_35", "content": "제34항에 있어서, 상기 출력 블록은 상기 제1 시간 기간 동안에 상기 어레이의 상기 열들로부터의 전류를 전압으로 변환하는 전류-전압 변환기 및 상기 전압을 상기 제1 디지털 출력으로 변환하는 아날로그-디지털 변환기를포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_36", "content": "제35항에 있어서, 상기 전류-전압 변환기 및 아날로그-디지털 변환기는 열 태그 비트를 포함하는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_37", "content": "제36항에 있어서, 상기 전류-전압 변환기는 상기 열 태그 비트가 제1 값을 갖는 경우 데이터를 출력하고, 상기열 태그 비트가 제2 값을 갖는 경우 데이터를 출력하지 않는, 시스템."}
{"patent_id": "10-2025-7006210", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_38", "content": "제36항에 있어서, 상기 아날로그-디지털 변환기는 상기 열 태그 비트가 제1 값을 갖는 경우 데이터를 출력하고,상기 열 태그 비트가 제2 값을 갖는 경우 데이터를 출력하지 않는, 시스템.공개특허 10-2025-0044354-7-"}
{"patent_id": "10-2025-7006210", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "인공 신경망에서의 출력 회로 및 이와 연관된 방법들에 대한 다수의 예들이 개시된다. 일 예에서, 시스템은 행 들 및 열들로 배열된 비휘발성 메모리 셀들의 어레이, 어레이의 열들로부터의 전류를 제1 시간 기간 동안에 제1 디지털 출력으로 변환하고 제2 시간 기간 동안에 제2 디지털 출력으로 변환하는 출력 블록, 제1 시간 기간 동안 에 제1 디지털 출력을 저장하고 저장된 제1 디지털 출력을 제2 시간 기간 동안에 출력하는 제1 출력 레지스터, 및 제2 시간 기간 동안에 제2 디지털 출력을 저장하고 저장된 제2 디지털 출력을 제3 시간 기간 동안에 출력하는 제2 출력 레지스터를 포함한다."}
{"patent_id": "10-2025-7006210", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "우선권 주장 본 출원은 2022년 12월 8일에 출원되고 \"Output Circuit for Artificial Neural Network Array\"라는 발명의 명 칭을 가진 미국 특허 출원 제18/077,993호, 및 2022년 9월 22일에 출원되고 \"Input Circuit and Output Circuit for Concurrent and Pipelined Operations in Artificial Neural Network Array\"라는 발명의 명칭을 가진 미국 가출원 제63/409,140호에 대한 우선권을 주장한다."}
{"patent_id": "10-2025-7006210", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 2, "content": "기술분야 인공 신경망에서 동시 및 파이프라인 동작들을 구현하기 위한 출력 회로 및 연관된 방법들의 다수의 예들이 개 시된다."}
{"patent_id": "10-2025-7006210", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공 신경망은 생물학적 신경망(동물의 중추 신경계, 특히 뇌)을 모방하며 다수의 입력들에 의존할 수 있고 일 반적으로 알려져 있지 않은 함수들을 추정하거나 근사화하는 데 사용된다. 인공 신경망은 일반적으로 서로 간 에 메시지를 교환하는 상호 연결된 \"신경(neuron)\"의 층들을 포함한다. 도 1은 인공 신경망을 예시하며, 여기서 원들은 신경들의 층들 또는 입력들을 예시한다. 연접부들(시냅스 (synapse)들로 지칭됨)은 화살표로 표현되며, 경험에 기초하여 튜닝될 수 있는 수치 가중치를 갖는다. 이것은 신경망들을 입력들에 적응할 수 있고 학습할 수 있게 만든다. 전형적으로, 신경망들은 다수의 입력들의 층을 포함한다. 전형적으로 신경들의 하나 이상의 중간 층들, 및 신경망의 출력을 제공하는 신경들의 출력 층이 있 다. 각 레벨의 신경들은 개별적으로 또는 집합적으로 시냅스들로부터 수신된 데이터에 기초하여 결정을 행한다. 고성능 정보 프로세싱을 위한 인공 신경망들의 개발에서의 주요 과제들 중 하나는 적절한 하드웨어 기술의 결여 이다. 사실상, 실제 신경망들은 매우 많은 수의 시냅스들에 의존하여, 신경들 사이의 높은 연결성, 즉 매우 높 은 계산 병렬성(computational parallelism)을 가능하게 한다. 원칙적으로, 그러한 복잡성은 디지털 슈퍼컴퓨 터 또는 특수 그래픽 처리 장치 클러스터로 달성될 수 있다. 그러나, 이들 접근법은 고비용 외에도, 주로 저- 정밀 아날로그 계산을 수행하기 때문에 훨씬 적은 에너지를 소모하는 생물학적 망(biological network)들과 비 교했을 때 에너지 효율이 보통이라는 것도 고민이다. CMOS 아날로그 회로들이 인공 신경망들에 사용되어 왔지 만, 대부분의 CMOS 구현 시냅스들은 많은 수의 신경들 및 시냅스들을 고려해 볼 때 너무 부피가 컸다. 출원인은 참조로서 포함되는 미국 특허 출원 공개 제2017/0337466A1호에서 하나 이상의 비휘발성 메모리 어레이 들을 시냅스들로서 활용하는 인공 (아날로그) 신경망을 이전에 개시하였다. 비휘발성 메모리 어레이들은 아날 로그 신경 메모리로서 동작하고, 행들 및 열들로 배열된 비휘발성 메모리 셀들을 포함한다. 신경망은 제1 복수 의 입력들을 수신하고 그로부터 제1 복수의 출력들을 생성하도록 구성되는 제1 복수의 시냅스들, 및 제1 복수의 출력들을 수신하도록 구성되는 제1 복수의 신경들을 포함한다. 제1 복수의 시냅스들은 복수의 메모리 셀들을 포함하며, 여기서 메모리 셀들 각각은 반도체 기판 내에 형성되고 채널 영역이 사이에 연장되는 이격된 소스 영 역과 드레인 영역, 채널 영역의 제1 부분 위에 배치되고 그로부터 절연되는 플로팅 게이트, 및 채널 영역의 제2 부분 위에 배치되고 그로부터 절연되는 비-플로팅 게이트를 포함한다. 복수의 메모리 셀들 각각은 플로팅 게이 트 상의 전자들의 수에 대응하는 가중치 값을 저장한다. 복수의 메모리 셀들은 제1 복수의 입력들을 저장된 가 중치 값들만큼 승산하여 제1 복수의 출력들을 생성한다. 비휘발성 메모리 셀들 비휘발성 메모리들이 잘 알려져 있다. 예를 들어, 본 명세서에 참조로서 포함되는 미국 특허 제5,029,130호 (\"'130 특허\")는 플래시 메모리 셀들의 한 유형인 분리형 게이트 비휘발성 메모리 셀들의 어레이를 개시하고 있 다. 이러한 메모리 셀이 도 2에 도시되어 있다. 각각의 메모리 셀은 반도체 기판 내에 형성되 는 소스 영역 및 드레인 영역을 포함하며, 이 영역들 사이에는 채널 영역이 있다. 플로팅 게이트 가 소스 영역의 일 부분 위에, 그리고 채널 영역의 제1 부분 위에 형성되고 그로부터 절연된다(그 리고 그 전도율을 제어한다). 워드 라인 단자(전형적으로 워드 라인에 연결됨)가 채널 영역의 제2 부 분 위에 배치되고 그로부터 절연되는(그리고 그 전도율을 제어하는) 제1 부분과, 플로팅 게이트 위에서 위쪽으로 연장되는 제2 부분을 갖는다. 플로팅 게이트 및 워드 라인 단자는 게이트 산화물에 의해 기판 으로부터 절연된다. 비트 라인이 드레인 영역에 연결된다. 메모리 셀은 워드 라인 단자에 높은 포지티브 전압을 배치함으로써 소거되며(여기서 전자들이 플로팅 게이트로부터 제거됨), 이것은 플로팅 게이트 상의 전자들이 파울러-노드하임(FN: Fowler-Nordheim) 터널링 을 통해 중간 절연체를 통과하여 플로팅 게이트로부터 워드 라인 단자로 터널링하게 한다. 메모리 셀은 워드 라인 단자에 포지티브 전압을, 그리고 소스 영역에 포지티브 전압을 배치함으로 써 핫 전자(hot electron)들(여기서, 전자들은 플로팅 게이트에 배치됨)로 소스측 주입(SSI)에 의해 프로그램된 다. 전자 전류가 드레인 영역으로부터 소스 영역을 향해 흐를 것이다. 전자들은 이들이 워드 라인 단 자와 플로팅 게이트 사이의 갭에 도달할 때 가속되고 가열될 것이다. 가열된 전자들 중 일부는 플로팅 게이트로부터의 정전 인력으로 인해 게이트 산화물을 통과하여 플로팅 게이트 상으로 주입될 것이다. 메모리 셀은 드레인 영역 및 워드 라인 단자에 포지티브 판독 전압들을 배치함(이것은 워드 라인 단자 아래의 채널 영역의 부분을 턴온시킴)으로써 판독된다. 플로팅 게이트가 양으로 대전되는 경우 (즉, 전자들이 소거되는 경우), 플로팅 게이트 아래의 채널 영역의 부분이 또한 턴온되고, 전류가 채널 영역을 가로질러 흐를 것이며, 이것은 소거 상태 또는 \"1\" 상태로 감지된다. 플로팅 게이트가 음으로 대전되는 경우(즉, 전자들로 프로그램되는 경우), 플로팅 게이트 아래의 채널 영역의 부분은 대부분 또는 완전히 턴오프되고, 전류가 채널 영역을 가로질러 흐르지 않을 것이며(또는 흐름이 거의 없을 것이며), 이 것은 프로그램된 상태 또는 \"0\" 상태로 감지된다. 표 1은 판독 동작, 소거 동작, 및 프로그램 동작을 수행하기 위해 메모리 셀의 단자들에 인가될 수 있는 전형적인 전압 및 전류 범위들을 보여준다. [표 1]"}
{"patent_id": "10-2025-7006210", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "플래시 메모리 셀들의 다른 유형들인 다른 분리형 게이트 메모리 셀 구성들이 알려져 있다. 예를 들어, 도 3은 소스 영역, 드레인 영역, 채널 영역의 제1 부분 위의 플로팅 게이트, 채널 영역의 제2 부 분 위의 선택 게이트(전형적으로 워드 라인(WL)에 연결됨), 플로팅 게이트 위의 제어 게이트, 및 소스 영역 위의 소거 게이트를 포함하는 4-게이트 메모리 셀을 도시한다. 이러한 구성은 모든 목 적을 위해 본 명세서에 참조로서 포함되는 미국 특허 제6,747,310호에 기재되어 있다. 여기서, 모든 게이트들 은 플로팅 게이트를 제외하고 비-플로팅 게이트들이며, 이것은 이들이 전압 소스에 전기적으로 연결되거나 연결 가능하다는 것을 의미한다. 프로그래밍은 가열된 전자들을 플로팅 게이트 상으로 주입하는 채널 영역 으로부터의 가열된 전자들에 의해 수행된다. 소거는 전자들이 플로팅 게이트로부터 소거 게이트로 터널링하는 것에 의해 수행된다. 표 2는 판독 동작, 소거 동작, 및 프로그램 동작을 수행하기 위해 메모리 셀의 단자들에 인가될 수 있는 전형적인 전압 및 전류 범위들을 보여준다. [표 2] 도 4는 플래시 메모리 셀의 다른 유형인 3-게이트 메모리 셀을 도시한다. 메모리 셀은, 메모리 셀 이 별개의 제어 게이트를 갖지 않는다는 점을 제외하고는, 도 3의 메모리 셀과 동일하다. 소거 동작 (이에 의해 소거 게이트의 사용을 통해 소거가 발생함) 및 판독 동작은, 제어 게이트 바이어스가 인가되지 않는 다는 점을 제외하고는, 도 3의 것과 유사하다. 프로그래밍 동작은 또한 제어 게이트 바이어스 없이 행해지며, 그 결과, 제어 게이트 바이어스의 결여를 보상하기 위해 프로그램 동작 동안 소스 라인에 더 높은 전압이 인가 된다. 표 3은 판독 동작, 소거 동작, 및 프로그램 동작을 수행하기 위해 메모리 셀의 단자들에 인가될 수 있는 전형적인 전압 및 전류 범위들을 보여준다. [표 3]"}
{"patent_id": "10-2025-7006210", "section": "발명의_설명", "subsection": "배경기술", "item": 3, "content": "도 5는 플래시 메모리 셀의 다른 유형인 적층형 게이트 메모리 셀을 도시한다. 메모리 셀은, 플로팅 게이트가 전체 채널 영역 위에서 연장되고 제어 게이트(이것은 워드 라인에 연결될 것임)가 플로팅 게이트 위에서 연장되고, 이들이 절연 층(도시되지 않음)에 의해 분리된다는 점을 제외하고는, 도 2의 메모 리 셀과 유사하다. 소거는 FG로부터 기판으로의 전자들의 FN 터널링에 의해 행해지고, 프로그래밍은 소스 영역으로부터 드레인 영역을 향해 흐르는 전자들에 의해, 채널과 드레인 영역 사이의 영역에서 의 채널 핫 전자(CHE) 주입에 의해 행해지고, 판독 동작은 메모리 셀의 경우와 유사한데 더 높은 제어 게 이트 전압으로 행해진다. 표 4는 판독 동작, 소거 동작, 및 프로그램 동작을 수행하기 위해 기판 및 메모리 셀의 단자들에 인가 될 수 있는 전형적인 전압 범위들을 보여준다. [표 4]"}
{"patent_id": "10-2025-7006210", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 4, "content": "본 명세서에서 설명되는 방법들 및 수단들은, 예컨대 FINFET 분리형 게이트 플래시 또는 적층 게이트 플래시 메 모리, NAND 플래시, SONOS(silicon-oxide-nitride-oxide-silicon, 질화물 내의 전하 트랩), MONOS(metal- oxide-nitride-oxide-silicon, 질화물 내의 금속 전하 트랩), ReRAM(resistive ram), PCM(phase change memory), MRAM(magnetic ram), FeRAM(ferroelectric ram), CT(charge trap) 메모리, CN(carbon-tube) 메모리, OTP(bi-level or multi-level one time programmable), 및 CeRAM(correlated electron ram)과 같은 것이 있지 만 이에 제한되지 않는, 다른 비휘발성 메모리 기술들에 적용될 수 있다. 인공 신경망에서 위에서 설명된 비휘발성 메모리 셀들의 유형들 중 하나를 포함하는 메모리 어레이들을 활용하 기 위해, 두 가지 수정이 이루어진다. 첫째, 라인들은, 하기에서 추가로 설명되는 바와 같이, 각각의 메모리 셀이 어레이 내의 다른 메모리 셀들의 메모리 상태에 악영향을 미치지 않으면서 개별적으로 프로그램, 소거, 및 판독될 수 있도록 구성된다. 둘째, 메모리 셀들의 연속적인 (유사한) 프로그래밍이 제공된다. 구체적으로, 어레이 내의 각 메모리 셀의 메모리 상태(즉, 플로팅 게이트 상의 전하)는, 독립적으로 그리고 다 른 메모리 셀들의 교란을 최소화시킨 상태로, 완전 소거 상태로부터 완전 프로그램된 상태로 연속적으로 변경될 수 있고, 그 역으로도 가능하다. 이것은 셀 저장소가 실제로 아날로그이거나 또는 적어도, 많은 개별 값들(예를 들면, 16개 또는 64개의 상이한 값들) 중 하나를 저장할 수 있음을 의미하며, 이것은 메모리 어레이 내의 모 든 메모리 셀들의 매우 정밀하고 개별적인 튜닝을 허용하고, 메모리 어레이를 신경망의 시냅스 가중치를 저장하 고 이들에 대한 미세 튜닝 조정을 행하는 데 이상적인 것으로 되게 한다. 비휘발성 메모리 셀 어레이를 활용하는 신경망 도 6은 본 예들의 비휘발성 메모리 어레이를 활용하는 신경망의 비제한적인 예를 개념적으로 예시한다. 이 예 는 안면 인식 애플리케이션에 대해 비휘발성 메모리 어레이 신경망을 사용하지만, 비휘발성 메모리 어레이 기반 신경망을 사용하여 임의의 다른 적절한 애플리케이션이 구현될 수 있다. S0은 이 예의 경우에서는 5 비트 정밀도를 갖는 32x32 픽셀 RGB 이미지(즉, 각 컬러 R, G, 및 B에 대해 하나씩 인 3개의 32x32 픽셀 어레이들, 각 픽셀은 5 비트 정밀도임)인 입력 층이다. 입력 층(S0)으로부터 층(C1)으로 가는 시냅스들(CB1)은 일부 경우에서는 상이한 가중치 세트들을 적용하고 다른 경우에서는 공유 가중치를 적용 하며, 입력 이미지를 3x3 픽셀 중첩 필터(커널)로 스캔하며, 필터를 1개의 픽셀(또는 모델에 의해 지시되는 바 와 같이 1개 초과의 픽셀)만큼 시프트한다. 구체적으로, 이미지의 3x3 부분 내의 9개 픽셀들(즉, 필터 또는 커 널로 지칭됨)에 대한 값들이 시냅스들(CB1)에 제공되며, 여기서 이들 9개의 입력 값들이 적절한 가중치만큼 승 산되고, 그 승산의 출력들을 합산한 후, 단일 출력 값이 결정되어, 층(C1)의 피처 맵(feature map)들 중 하나의 픽셀을 생성하기 위해 CB1의 제1 시냅스에 의해 제공된다. 그런 다음, 3x3 필터가 입력 층(S0) 내에서 하나의 픽셀씩 우측으로 시프트되며(즉, 우측에 3개 픽셀의 열(column)을 추가하고, 좌측에서 3개 픽셀의 열을 뺌), 이 에 의해 이러한 새롭게 위치된 필터에서의 9개 픽셀 값들이 시냅스들(CB1)에 제공되고, 여기서 이들은 동일한 가중치만큼 승산되고, 제2 단일 출력 값이 연관된 시냅스에 의해 결정된다. 이러한 프로세스는, 3개의 모든 컬 러들에 대해 그리고 모든 비트들(정밀도 값들)에 대해, 3x3 필터가 입력 층(S0)의 전체 32x32 픽셀 이미지를 가 로질러서 스캔할 때까지 계속된다. 그런 다음, 층(C1)의 모든 피처 맵들이 계산될 때까지, 상이한 가중치 세트 들을 사용하여 프로세스가 반복되어 층(C1)의 상이한 피처 맵을 생성한다. 본 예에서, 층(C1)에는 각각 30x30 픽셀을 갖는 16개 피처 맵들이 있다. 각각의 픽셀은 입력들과 커널을 승산 하는 것으로부터 추출되는 새로운 피처 픽셀이고, 따라서 각각의 피처 맵은 2차원 어레이이며, 따라서, 이 예에 서, 층(C1)은 2차원 어레이들의 16개 층들을 구성한다(본 명세서에서 언급된 층들 및 어레이들은 반드시 물리적 관계인 것이 아니라 논리적 관계임 - 즉, 어레이들은 반드시 물리적으로 2차원 어레이들로 배향되지는 않음 -에 유의한다). 층(C1) 내의 16개 피처 맵들 각각은 필터 스캔들에 적용되는 시냅스 가중치의 상이한 16개 세트 중 하나의 세트에 의해 생성된다. C1 피처 맵들은 모두, 경계 식별과 같은 동일한 이미지 피처의 상이한 양태들에 관한 것일 수 있다. 예를 들어, 제1 맵(이러한 제1 맵을 생성하는 데 사용되는 모든 스캔들을 위해 공유되는 제1 가중치 세트를 사용하여 생성됨)은 원형 가장자리들을 식별할 수 있고, 제2 맵(제1 가중치 세트와는 상이한 제2 가중치 세트를 사용하여 생성됨)은 직사각형 가장자리들, 또는 특정 피처의 종횡비 등을 식별할 수 있다. 활성화 함수(P1)(풀링(pooling))가 층(C1)으로부터 층(S1)으로 가기 전에 적용되며, 이것은 각각의 피처 맵 내 의 연속적인 비중첩 2x2 영역들로부터의 값들을 풀링한다. 풀링 함수(P1)의 목적은, 예를 들어 가장자리 위치 의존성을 감소시키고 다음 스테이지로 가기 이전에 데이터 크기를 감소시키기 위해, 근처 위치를 평균하는 것이다(또는 최대 함수가 사용될 수도 있음). 층(S1)에, 16개의 15x15 피처 맵들(즉, 각각 15x15 픽셀의 16개의 상 이한 어레이들)이 있다. 층(S1)으로부터 층(C2)으로 가는 시냅스들(CB2)은 4x4 필터들로, 필터 시프트 1 픽셀 로 하여 층(S1) 내의 맵들을 스캔한다. 층(C2)에는, 22개의 12x12 피처 맵들이 있다. 활성화 함수(P2)(풀링) 가 층(C2)으로부터 층(S2)으로 가기 이전에 적용되며, 이것은 각각의 피처 맵 내의 연속적인 비중첩 2x2 영역들 로부터의 값들을 풀링한다. 층(S2)에는, 22개의 6x6 피처 맵들이 있다. 활성화 함수(풀링)가 층(S2)으로부터 층(C3)으로 가는 시냅스들(CB3)에서 적용되며, 여기서 층(C3) 내의 모든 신경은 CB3의 각자의 시냅스를 통해 층 (S2) 내의 모든 맵에 연결된다. 층(C3)에는, 64개의 신경들이 있다. 층(C3)으로부터 출력 층(S3)으로 가는 시 냅스들(CB4)은 C3을 S3에 완전히 연결시키며, 즉 층(C3) 내의 모든 신경은 층(S3) 내의 모든 신경에 연결된다. S3에서의 출력은 10개의 신경들을 포함하며, 여기서 최고 출력 신경이 클래스를 결정한다. 이러한 출력은, 예 를 들어, 원래의 이미지의 내용의 식별 또는 분류를 나타낼 수 있다. 시냅스들의 각각의 층은 비휘발성 메모리 셀들의 어레이 또는 이들의 어레이의 일부를 사용하여 구현된다. 도 7은 해당 목적을 위해 사용될 수 있는 어레이의 블록 다이어그램이다. 벡터와 행렬 간 승산(VMM: vector- by-matrix multiplication) 어레이는 비휘발성 메모리 셀들을 포함하며, 한 층과 다음 층 사이에서 시냅스 들(예를 들면, 도 6의 CB1, CB2, CB3, 및 CB4)로서 활용된다. 구체적으로, VMM 어레이는 비휘발성 메모리 셀 어레이, 소거 게이트 및 워드 라인 게이트 디코더, 제어 게이트 디코더, 비트 라인 디코더,및 소스 라인 디코더를 포함하며, 이들은 비휘발성 메모리 셀 어레이에 대한 각자의 입력들을 디코딩한 다. VMM 어레이로의 입력은 소거 게이트 및 워드 라인 게이트 디코더로부터 또는 제어 게이트 디코더 로부터의 것일 수 있다. 이 예에서, 소스 라인 디코더는 또한 비휘발성 메모리 셀 어레이의 출력 을 디코딩한다. 대안적으로, 비트 라인 디코더가 비휘발성 메모리 셀 어레이의 출력을 디코딩할 수 있 다. 비휘발성 메모리 셀 어레이는 두 가지 목적에 기여한다. 첫째, 이것은 VMM 어레이에 의해 사용될 가중 치를 저장한다. 둘째, 비휘발성 메모리 셀 어레이는 입력을 비휘발성 메모리 셀 어레이에 저장된 가중 치만큼 유효하게 승산하고 이들을 출력 라인(소스 라인 또는 비트 라인)마다 가산하여 출력을 생성하며, 이것은 다음 층으로의 입력 또는 최종 층으로의 입력이 될 것이다. 승산 및 가산 함수를 수행함으로써, 비휘발성 메모 리 셀 어레이는 별개의 승산 및 가산 로직 회로들에 대한 필요성을 무효화하며, 또한 이것의 인-시투(in- situ) 메모리 계산으로 인해 전력 효율적이다. 비휘발성 메모리 셀 어레이의 출력은, 비휘발성 메모리 셀 어레이의 출력들을 합산하여 해당 컨볼루션 (convolution)에 대한 단일 값을 생성하는 차동 합산기(예를 들면, 합산 연산 증폭기 또는 합산 전류 미러)(3 8)에 공급된다. 차동 합산기는 포지티브 가중치 및 네거티브 가중치의 합산을 수행하도록 배열된다. 그런 다음 차동 합산기의 합산된 출력 값들이 활성화 함수 블록에 공급되며, 이 활성화 함수 블록 은 출력을 정류한다. 활성화 함수 블록은 시그모이드(sigmoid), tanh 또는 ReLU 함수들을 제공할 수 있다. 활성화 함수 블록의 정류된 출력 값들은 다음 층(예를 들면, 도 6의 C1)으로서 피처 맵의 요소가 되며, 그 런 다음 다음 시냅스에 적용되어 다음 피처 맵 층 또는 최종 층을 생성한다. 따라서, 이 예에서, 비휘발성 메 모리 셀 어레이는 복수의 시냅스들(이들은 이전 신경 층으로부터 또는 이미지 데이터베이스와 같은 입력 층 으로부터 이들의 입력들을 수신함)를 구성하며, 합산 연산 증폭기 및 활성화 함수 블록은 복수의 신경 들을 구성한다. 도 7의 VMM 어레이로의 입력(WLx, EGx, CGx, 및 선택적으로 BLx 및 SLx)은 아날로그 레벨, 이진 레벨, 또 는 디지털 비트들(이 경우에 디지털 비트들을 적절한 입력 아날로그 레벨로 변환하기 위해 DAC가 제공됨)일 수 있으며, 출력은 아날로그 레벨, 이진 레벨, 또는 디지털 비트들(이 경우에 출력 아날로그 레벨을 디지털 비트들 로 변환하기 위해 출력 ADC가 제공됨)일 수 있다. 도 8은, 여기서는 VMM 어레이들(32a, 32b, 32c, 32d, 및 32e)로 표시되는, VMM 어레이들의 다수의 층들의 사용을 도시하는 블록 다이어그램이다. 도 8에 도시된 바와 같이, Inputx로 표기된 입력은 디지털-아날로그 변 환기에 의해 디지털로부터 아날로그로 변환되어 입력 VMM 어레이(32a)에 제공된다. 변환된 아날로그 입력 들은 전압 또는 전류일 수 있다. 제1 층에 대한 입력 D/A 변환은, 입력들(Inputx)을 입력 VMM 어레이(32a)의 행렬 승산기에 대한 적절한 아날로그 레벨들에 매핑시키는 함수 또는 LUT(look up table)를 사용하여 행해질 수 있다. 입력 변환은 또한, 외부 아날로그 입력을, 입력 VMM 어레이(32a)로 매핑된 아날로그 입력으로 변환하기 위한 아날로그-아날로그(A/A) 변환기에 의해 행해질 수 있다. 입력 VMM 어레이(32a)에 의해 생성되는 출력은 다음 VMM 어레이(은닉 레벨 1)(32b)로의 입력으로서 제공되며, 이것이 결국 다음 VMM 어레이(은닉 레벨 2)(32c)로의 입력으로서 제공되는 출력을 생성하는 등이 행해진다. VMM 어레이의 다양한 층들은 컨볼루션 신경망(CNN: convolutional neural network)의 시냅스들 및 신경들 의 상이한 층들로서 기능한다. 각각의 VMM 어레이(32a, 32b, 32c, 32d, 및 32e)는 독립형 물리적 비휘발성 메 모리 어레이일 수 있거나, 다수의 VMM 어레이들은 동일한 물리적 비휘발성 메모리 어레이의 상이한 부분들을 활 용할 수 있거나, 다수의 VMM 어레이들은 동일한 물리적 비휘발성 메모리 어레이의 중첩 부분들을 활용할 수 있 다. 도 8에 도시된 예는 다음과 같은 5개의 층들(32a, 32b, 32c, 32d, 32e)을 포함한다: 하나의 입력 층"}
{"patent_id": "10-2025-7006210", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 5, "content": "(32a), 2개의 은닉 층들(32b, 32c), 및 2개의 완전히 연결된 층들(32d, 32e). 관련 기술분야의 통상의 기술자 는 이것이 단지 예일뿐이며 시스템이 대신에 2개 초과의 은닉 층들 및 2개 초과의 완전히 연결된 층들을 포함할 수 있다는 것을 인식할 것이다. 벡터와 행렬 간 승산(VMM) 어레이들 도 9는 도 3에 도시된 메모리 셀들에 특히 적합하고 입력 층과 다음 층 사이의 신경들의 부분들 및 시냅스 들로서 활용되는 신경 VMM 어레이를 도시한다. VMM 어레이는 비휘발성 메모리 셀들의 메모리 어레이 와, 비휘발성 기준 메모리 셀들의 (어레이의 상부에 있는) 기준 어레이를 포함한다. 대안적으로, 다 른 기준 어레이가 하부에 배치될 수 있다.VMM 어레이에서, 제어 게이트 라인과 같은 제어 게이트 라인들이 수직 방향으로 이어지고(따라서, 행 (row) 방향의 기준 어레이는 제어 게이트 라인에 직교함), 소거 게이트 라인과 같은 소거 게이 트 라인들이 수평 방향으로 이어진다. 여기서, VMM 어레이로의 입력들은 제어 게이트 라인들(CG0, CG1, CG2, CG3)에 제공되고, VMM 어레이의 출력은 소스 라인들(SL0, SL1)에 나타난다. 일 예에서는, 짝수 행들 만이 사용되고, 다른 예에서는, 홀수 행들만이 사용된다. 각각의 소스 라인(SL0, SL1, 각자)에 배치되는 전류 는 해당 특정 소스 라인에 연결된 메모리 셀들로부터의 모든 전류들의 합산 함수를 수행한다. 신경망들에 대해 본 명세서에서 설명된 바와 같이, VMM 어레이의 비휘발성 메모리 셀들, 즉 VMM 어레이 의 메모리 셀들은 서브-스레숄드(sub-threshold) 영역에서 동작하도록 구성될 수 있다. 본원에 기술된 비휘발성 기준 메모리 셀 및 비휘발성 메모리 셀은 하기와 같이 약 반전(weak inversion)으로 바 이어싱된다(서브 스레숄드 영역): Ids = Io * e (Vg- Vth)/nVt = w * Io * e (Vg)/nVt, 여기서 w = e (- Vth)/nVt 여기서 Ids는 드레인-소스 전류이고; Vg는 메모리 셀 상의 게이트 전압이고; Vth는 메모리 셀의 임계 전압이고; Vt는 열 전압(thermal voltage) = k*T/q이고, 이때 k는 볼츠만 상수, T는 켈빈 단위의 온도, q는 전자 전하이 고; n은 기울기 계수 = 1 + (Cdep/Cox)이고, 이때 Cdep = 공핍 층의 커패시턴스, Cox는 게이트 산화물 층의 커 패시턴스이고; Io는 임계 전압과 동일한 게이트 전압에서의 메모리 셀 전류이고, Io는 (Wt/L)*u*Cox* (n-1) * Vt2에 비례하며, 여기서 u는 캐리어 이동도이고, Wt 및 L은 각자 메모리 셀의 폭 및 길이이다. 메모리 셀(예를 들면, 기준 메모리 셀 또는 주변 메모리 셀)을 사용하는 I-V 로그 변환기 또는 입력 전류를 입 력 전압으로 변환하기 위한 트랜지스터에 대해: Vg= n*Vt*log [Ids/wp*Io] 여기서, wp는 기준 또는 주변 메모리 셀의 w이다. 전류 입력을 갖는 벡터와 행렬 간 승산기(VMM; vector matrix multiplier) 어레이로서 사용되는 메모리 어레이 에 대해, 출력 전류는 다음과 같다: Iout = wa * Io * e (Vg)/nVt, 즉 Iout = (wa/wp) * Iin = W * Iin W = e (Vthp - Vtha)/nVt 여기서, wa = 메모리 어레이 내의 각각의 메모리 셀의 w이다. Vthp는 주변 메모리 셀의 유효 임계 전압이고, Vtha는 메인(데이터) 메모리 셀의 유효 임계 전압이다. 트랜지 스터의 임계 전압은 기판 바디 바이어스 전압의 함수이며, Vsb로 표기된 기판 바디 바이어스 전압은 그러한 온 도에서 다양한 조건들을 보상하도록 변조될 수 있다는 점에 유의한다. 임계 전압 Vth는 다음과 같이 표현될 수 있다: Vth = Vth0 + 감마 (SQRT |Vsb - 2*ΦF) - SQRT |2* ΦF |) 여기서 Vth0은 제로 기판 바이어스에서의 임계 전압이고, ΦF는 표면 전위이며, 감마는 바디 효과 파라미터이다. 워드 라인 또는 제어 게이트가 입력 전압을 위해 메모리 셀에 대한 입력으로 사용될 수 있다. 대안적으로, 본 명세서에서 설명되는 VMM 어레이들의 플래시 메모리 셀들은 선형 영역에서 동작하도록 구성될 수 있다: Ids = 베타* (Vgs-Vth)*Vds; 베타= u*Cox*Wt/L W = α (Vgs-Vth) 이것은 선형 영역에서의 가중치 W가 (Vgs-Vth)에 비례한다는 것을 의미한다. 워드 라인 또는 제어 게이트 또는 비트 라인 또는 소스 라인이 선형 영역에서 동작되는 메모리 셀에 대한 입력 으로 사용될 수 있다. 비트 라인 또는 소스 라인은 메모리 셀에 대한 출력으로서 사용될 수 있다. I-V 선형 변환기에 대해, 선형 영역에서 동작하는 메모리 셀(예를 들면, 기준 메모리 셀 또는 주변 메모리 셀) 또는 트랜지스터가 입력/출력 전류를 입력/출력 전압으로 선형적으로 변환하는 데 사용될 수 있다. 대안적으로, 본 명세서에서 설명되는 VMM 어레이들의 메모리 셀들은 포화 영역에서 동작하도록 구성될 수 있다: Ids = ½*베타*(Vgs-Vth)2; 베타 = u*Cox*Wt/L Wα (Vgs-Vth)2, 이것은 가중치 W가 (Vgs-Vth)2에 비례한다는 것을 의미한다. 워드 라인, 제어 게이트, 또는 소거 게이트가 포화 영역에서 동작되는 메모리 셀에 대한 입력으로서 사용될 수 있다. 비트 라인 또는 소스 라인은 출력 신경에 대한 출력으로서 사용될 수 있다. 대안적으로, 본 명세서에서 설명되는 VMM 어레이들의 메모리 셀들은 신경망의 각각의 층 또는 다중 층에 대한 모든 영역들 또는 이들의 조합(서브 스레숄드, 선형, 또는 포화)에서 사용될 수 있다. 도 7의 VMM 어레이에 대한 다른 예들은, 본 명세서에 참조로서 포함되는 미국 특허 제10,748,630호에 기술 되어 있다. 해당 출원에 기술되어 있는 바와 같이, 소스 라인 또는 비트 라인이 신경 출력(전류 합산 출력)으 로서 사용될 수 있다. 도 10은, 도 2에 도시된 메모리 셀들에 특히 적합하고, 입력 층과 다음 층 사이의 시냅스들로서 활용되는 신경 VMM 어레이를 도시한다. VMM 어레이는 비휘발성 메모리 셀들로 이루어진 메모리 어레이 , 제1 비휘발성 기준 메모리 셀들로 이루어진 기준 어레이, 및 제2 비휘발성 기준 메모리 셀들로 이루어진 기준 어레이를 포함한다. 어레이의 열(column) 방향으로 배열되는 기준 어레이들(1001 및 1002)은, 단자들(BLR0, BLR1, BLR2, 및 BLR3) 내로 흐르는 전류 입력들을 전압 입력들(WL0, WL1, WL2, 및 WL 3)로 변환하는 역할을 한다. 실제로, 제1 및 제2 비휘발성 기준 메모리 셀들은 이들 내로 흐르는 전류 입력들 을 갖는 멀티플렉서들(단지 부분적으로 도시됨)을 통해 다이오드 연결된다. 기준 셀들은 타겟 기준 레벨 들로 튜닝(예를 들면, 프로그램)된다. 타겟 기준 레벨들은 기준 미니-어레이 행렬(도시되지 않음)에 의해 제공 된다. 메모리 어레이는 두 가지 목적에 기여한다. 첫째, 메모리 어레이는 VMM 어레이에 의해 사용 될 가중치를 그것의 각자의 메모리 셀들에 저장한다. 둘째, 메모리 어레이는 입력들(즉, 단자들(BLR0, BLR1, BLR2, 및 BLR3)에 제공되는 전류 입력들, 이들은 기준 어레이(1001 및 1002)에 의해 워드 라인들(WL0, WL1, WL2, 및 WL3)에 공급할 입력 전압들로 변환됨)을 메모리 어레이에 저장된 가중치만큼 유효하게 승산 한 다음, 모든 결과들(메모리 셀 전류들)을 가산하여 각자의 비트 라인들(BL0 - BLN)에서 출력을 생성하며, 이 출력은 다음 층에 대한 입력 또는 최종 층에 대한 입력이 될 것이다. 승산 및 가산 함수를 수행함으로써, 메모 리 어레이는 별개의 승산 및 가산 로직 회로들에 대한 필요성을 무효화하며, 또한 전력 효율적이다. 여 기서, 전압 입력들은 워드 라인들(WL0, WL1, WL2, 및 WL3)에 제공되고, 출력은 판독(추론) 동작 동안 각자의 비 트 라인(BL0 - BLN)에 나타난다. 비트 라인들(BL0 - BLN) 각각에 배치되는 전류는 해당 특정 비트 라인에 연결 된 모든 비휘발성 메모리 셀로부터의 전류들의 합산 함수를 수행한다. 표 5는 VMM 어레이에 대한 동작 전압들 및 전류들을 보여준다. 표 내의 열들은 선택된 셀들에 대한 워드 라인들, 비선택된 셀들에 대한 워드 라인들, 선택된 셀들에 대한 비트 라인들, 비선택된 셀들에 대한 비트 라인 들, 선택된 셀들에 대한 소스 라인들, 및 비선택된 셀들에 대한 소스 라인들에 배치되는 전압들을 나타낸다. 행들은 판독 동작, 소거 동작, 및 프로그램 동작을 나타낸다. [표 5]"}
{"patent_id": "10-2025-7006210", "section": "발명의_설명", "subsection": "배경기술", "item": 6, "content": "도 11은 도 2에 도시된 메모리 셀들에 특히 적합하고 입력 층과 다음 층 사이의 신경들의 부분들 및 시냅 스들로서 활용되는 신경 VMM 어레이를 도시한다. VMM 어레이는 비휘발성 메모리 셀들로 이루어진메모리 어레이, 제1 비휘발성 기준 메모리 셀들로 이루어진 기준 어레이, 및 제2 비휘발성 기준 메 모리 셀들로 이루어진 기준 어레이를 포함한다. 기준 어레이(1101 및 1102)는 VMM 어레이의 행 방 향으로 이어진다. VMM 어레이는, VMM 어레이에서 워드 라인들이 수직 방향으로 이어진다는 점을 제외하 고는, VMM과 유사하다. 여기서, 입력들은 워드 라인들(WLA0, WLB0, WLA1, WLB2, WLA2, WLB2, WLA3, WLB3)에 제공되고, 출력은 판독 동작 동안 소스 라인(SL0, SL1)에 나타난다. 각각의 소스 라인에 배치되는 전 류는 해당 특정 소스 라인에 연결된 메모리 셀들로부터의 모든 전류들의 합산 함수를 수행한다. 표 6은 VMM 어레이에 대한 동작 전압들 및 전류들을 보여준다. 표 내의 열들은 선택된 셀들에 대한 워드 라인들, 비선택된 셀들에 대한 워드 라인들, 선택된 셀들에 대한 비트 라인들, 비선택된 셀들에 대한 비트 라인 들, 선택된 셀들에 대한 소스 라인들, 및 비선택된 셀들에 대한 소스 라인들에 배치되는 전압들을 나타낸다. 행들은 판독 동작, 소거 동작, 및 프로그램 동작을 나타낸다. [표 6]"}
{"patent_id": "10-2025-7006210", "section": "발명의_설명", "subsection": "배경기술", "item": 7, "content": "도 12는 도 3에 도시된 메모리 셀들에 특히 적합하고 입력 층과 다음 층 사이의 신경의 부분들 및 시냅스 들로서 활용되는 신경 VMM 어레이를 도시한다. VMM 어레이는 비휘발성 메모리 셀로 이루어진 메모 리 어레이, 제1 비휘발성 기준 메모리 셀로 이루어진 기준 어레이, 및 제2 비휘발성 기준 메모리 셀로 이루어진 기준 어레이를 포함한다. 기준 어레이들(1201 및 1202)은 단자들(BLR0, BLR1, BLR2, 및 BLR3) 내로 흐르는 전류 입력들을 전압 입력들(CG0, CG1, CG2, 및 CG3)로 변환하는 역할을 한다. 실제로, 제1 및 제2 비휘발성 기준 메모리 셀들은 BLR0, BLR1, BLR2, 및 BLR3을 통해 이들 내로 흐르는 전류 입력들을 갖는 멀티플렉서들(단지 부분적으로 도시됨)을 통해 다이오드 연결된다. 멀티플렉서들 각각은 판독 동 작 동안 제1 및 제2 비휘발성 기준 메모리 셀들 각각의 비트 라인(예를 들면, BLR0) 상의 일정한 전압을 보장하 기 위해 각자의 멀티플렉서 및 캐스코딩 트랜지스터(cascoding transistor)를 포함한다. 기준 셀 들은 타겟 기준 레벨들로 튜닝된다. 메모리 어레이는 두 가지 목적에 기여한다. 첫째, 메모리 어레이는 VMM 어레이에 의해 사용될 가 중치를 저장한다. 둘째, 메모리 어레이는 입력들(단자들(BLR0, BLR1, BLR2, 및 BLR3)에 제공되는 전류 입력들, 이것에 대해 기준 어레이들(1201 및 1202)이 이러한 전류 입력들을 제어 게이트들(CG0, CG1, CG2, 및 CG3)에 공급할 입력 전압들로 변환함)을 메모리 어레이에 저장된 가중치만큼 유효하게 승산한 다음, 모든 결과 들(셀 전류들)을 가산하여 출력을 생성하며, 이 출력은 BL0 - BLN 상에 나타나고 다음 층에 대한 입력 또는 최 종 층에 대한 입력이 될 것이다. 메모리 어레이는 승산 및 가산 함수를 수행함으로써, 별개의 승산 및 가산 로 직 회로들에 대한 필요성을 무효화하며, 또한 전력 효율적이다. 여기서, 입력들은 제어 게이트 라인들(CG0, CG1, CG2, 및 CG3)에 제공되고, 출력은 판독 동작 동안 비트 라인들(BL0 - BLN)에 나타난다. 각각의 비트 라인 에 배치되는 전류는 해당 특정 비트 라인에 연결된 메모리 셀들로부터의 모든 전류들의 합산 함수를 수행한다. VMM 어레이는 메모리 어레이 내의 비휘발성 메모리 셀들에 대한 단방향 튜닝을 구현한다. 즉, 각 각의 비휘발성 메모리 셀은 소거된 다음 플로팅 게이트 상의 원하는 전하에 도달할 때까지 부분적으로 프로그램 된다. 플로팅 게이트에 너무 많은 전하가 배치되는 경우(그에 따라 잘못된 값이 셀에 저장됨), 셀은 소거되고, 부분 프로그래밍 동작들의 시퀀스가 다시 시작된다. 도시된 바와 같이, 동일한 소거 게이트(예를 들면, EG0 또 는 EG1)를 공유하는 2개의 행들이 함께 소거되며(페이지 소거로서 알려짐), 그 후에, 각각의 셀은 플로팅 게이 트 상의 원하는 전하에 도달할 때까지 부분적으로 프로그램된다. 표 7은 VMM 어레이에 대한 동작 전압들 및 전류들을 보여준다. 표 내의 열들은 선택된 셀들에 대한 워드 라인들, 비선택된 셀들에 대한 워드 라인들, 선택된 셀들에 대한 비트 라인들, 비선택된 셀들에 대한 비트 라인 들, 선택된 셀들에 대한 제어 게이트들, 선택된 셀들과 동일한 섹터 내의 비선택된 셀들에 대한 제어 게이트들, 선택된 셀들과는 상이한 섹터 내의 비선택된 셀들에 대한 제어 게이트들, 선택된 셀들에 대한 소거 게이트들, 비선택된 셀들에 대한 소거 게이트들, 선택된 셀들에 대한 소스 라인들, 및 비선택된 셀들에 대한 소스 라인들에 배치되는 전압들을 나타낸다. 행들은 판독 동작, 소거 동작, 및 프로그램 동작을 나타낸다. [표 7]"}
{"patent_id": "10-2025-7006210", "section": "발명의_설명", "subsection": "배경기술", "item": 8, "content": "도 13은, 도 3에 도시된 메모리 셀들에 특히 적합하고 입력 층과 다음 층 사이의 신경들의 부분들 및 시냅 스들로서 활용되는 신경 VMM 어레이를 도시한다. VMM 어레이는 비휘발성 메모리 셀들로 이루어진 메모리 어레이, 제1 비휘발성 기준 메모리 셀들로 이루어진 기준 어레이, 및 제2 비휘발성 기준 메 모리 셀들로 이루어진 기준 어레이를 포함한다. EG 라인들(EGR0, EG0, EG1, 및 EGR1)은 수직으로 이어지 는 반면, CG 라인들(CG0, CG1, CG2, 및 CG3) 및 SL 라인들(WL0, WL1, WL2, 및 WL3)은 수평으로 이어진다. VMM 어레이는, VMM 어레이가 양방향 튜닝을 구현한다는 점을 제외하고는 VMM 어레이와 유사하며, 여기서 각각의 개별 셀은 별개의 EG 라인들의 사용으로 인해 플로팅 게이트 상의 원하는 전하량에 도달하기 위 해 필요에 따라 완전히 소거되고, 부분적으로 프로그램되고, 부분적으로 소거될 수 있다. 도시된 바와 같이, 기준 어레이들(1301 및 1302)은 (멀티플렉서를 통해 다이오드 연결된 기준 셀들의 액션을 통해) 단자 (BLR0, BLR1, BLR2, 및 BLR3) 내의 입력 전류를, 행 방향으로 메모리 셀들에 적용될 제어 게이트 전압들(CG0, CG1, CG2, 및 CG3)로 변환한다. 전류 출력(신경)은 비트 라인들(BL0 - BLN)에 있으며, 여기서 각각의 비트 라 인은 해당 특정 비트 라인에 연결된 비휘발성 메모리 셀들로부터의 모든 전류를 합산한다. 표 8은 VMM 어레이에 대한 동작 전압들 및 전류들을 보여준다. 표 내의 열들은 선택된 셀들에 대한 워드 라인들, 비선택된 셀들에 대한 워드 라인들, 선택된 셀들에 대한 비트 라인들, 비선택된 셀들에 대한 비트 라인 들, 선택된 셀들에 대한 제어 게이트들, 선택된 셀들과 동일한 섹터 내의 비선택된 셀들에 대한 제어 게이트들, 선택된 셀들과는 상이한 섹터 내의 비선택된 셀들에 대한 제어 게이트들, 선택된 셀들에 대한 소거 게이트들, 비선택된 셀들에 대한 소거 게이트들, 선택된 셀들에 대한 소스 라인들, 및 비선택된 셀들에 대한 소스 라인들 에 배치되는 전압들을 나타낸다. 행들은 판독 동작, 소거 동작, 및 프로그램 동작을 나타낸다. [표 8]"}
{"patent_id": "10-2025-7006210", "section": "발명의_설명", "subsection": "배경기술", "item": 9, "content": "도 22는, 도 2에 도시된 메모리 셀들에 특히 적합하고 입력 층과 다음 층 사이의 신경들의 부분들 및 시냅 스들로서 활용되는 신경 VMM 어레이를 도시한다. VMM 어레이에서, 입력들(INPUT0. …, INPUTN)은 각자 비트 라인들(BL0, . . . BLN) 상에서 수신되고, 출력들(OUTPUT1, OUTPUT2, OUTPUT3, 및 OUTPUT4)은 각자 소스 라인들(SL0, SL1, SL2, 및 SL3) 상에서 생성된다. 도 23은, 도 2에 도시된 메모리 셀들에 특히 적합하고 입력 층과 다음 층 사이의 신경들의 부분들 및 시냅 스들로서 활용되는 신경 VMM 어레이를 도시한다. 이 예에서, 입력들(INPUT0, INPUT1, INPUT2, 및 INPUT 3)은 각자 소스 라인들(SL0, SL1, SL2, 및 SL3) 상에서 수신되고, 출력들(OUTPUT0, . . . OUTPUTN)은 비트 라인 들(BL0, …, BLN) 상에서 생성된다. 도 24는, 도 2에 도시된 메모리 셀들에 특히 적합하고 입력 층과 다음 층 사이의 신경들의 부분 및 시냅스 들로서 활용되는 신경 VMM 어레이를 도시한다. 이 예에서, 입력들(INPUT0, …, INPUTM)은 각자 워드 라인들(WL0, …, WLM) 상에서 수신되고, 출력들(OUTPUT0, . . . OUTPUTN)은 비트 라인들(BL0, …, BLN) 상에서 생성된다. 도 25는, 도 3에 도시된 메모리 셀들에 특히 적합하고 입력 층과 다음 층 사이의 신경들의 부분들 및 시냅 스들로서 활용되는 신경 VMM 어레이를 도시한다. 이 예에서, 입력들(INPUT0, …, INPUTM)은 각자 워드 라인들(WL0, …, WLM) 상에서 수신되고, 출력들(OUTPUT0, . . . OUTPUTN)은 비트 라인들(BL0, …, BLN) 상에서 생성된다. 도 26은, 도 4에 도시된 메모리 셀들에 특히 적합하고 입력 층과 다음 층 사이의 신경들의 부분들 및 시냅 스들로서 활용되는 신경 VMM 어레이를 도시한다. 이 예에서, 입력들(INPUT0, …, INPUTn)은 각자 수직 제어 게이트 라인들(CG0, …, CGN) 상에서 수신되고, 출력들(OUTPUT1 및 OUTPUT2)은 소스 라인들(SL0 및 SL1) 상 에서 생성된다. 도 27은, 도 4에 도시된 메모리 셀들에 특히 적합하고 입력 층과 다음 층 사이의 신경들의 부분들 및 시냅 스들로서 활용되는 신경 VMM 어레이를 도시한다. 이 예에서, 입력들(INPUT0, …, INPUTN)은 각자, 비트 라인들(BL0, …, BLN)에 각자 연결되는 비트 라인 제어 게이트들(2701-1, 2701-2, …, 2701-(N-1), 및 2701- N)의 게이트들 상에서 수신된다. 예시적인 출력들(OUTPUT1 및 OUTPUT2)은 소스 라인들(SL0 및 SL1) 상에서 생성 된다. 도 28은, 도 3에 도시된 메모리 셀들, 도 5에 도시된 메모리 셀들, 및 도 7에 도시된 메모리 셀들 에 특히 적합하고, 입력 층과 다음 층 사이의 신경들의 부분들 및 시냅스들로서 활용되는 신경 VMM 어레이 를 도시한다. 이 예에서, 입력들(INPUT0, …, INPUTM)은 워드 라인들(WL0, …, WLM) 상에서 수신되고, 출 력들(OUTPUT0, …, OUTPUTN)은 각자 비트 라인들(BL0, …, BLN) 상에서 생성된다. 도 29는, 도 3에 도시된 메모리 셀들, 도 5에 도시된 메모리 셀들, 및 도 7에 도시된 메모리 셀들 에 특히 적합하고, 입력 층과 다음 층 사이의 신경들의 부분들 및 시냅스들로서 활용되는 신경 VMM 어레이 를 도시한다. 이 예에서, 입력들(INPUT0, …, INPUTM)은 제어 게이트 라인들(CG0, …, CGM) 상에서 수신 된다. 출력들(OUTPUT0, …, OUTPUTN)은 각자 수직 소스 라인들(SL0, …, SLN) 상에서 생성되며, 여기서 각각의 소스 라인(SLi)은 열 i 내의 모든 메모리 셀들의 소스 라인들에 연결된다. 도 30은, 도 3에 도시된 메모리 셀들, 도 5에 도시된 메모리 셀들, 및 도 7에 도시된 메모리 셀들 에 특히 적합하고, 입력 층과 다음 층 사이의 신경들의 부분들 및 시냅스들로서 활용되는 신경 VMM 어레이 를 도시한다. 이 예에서, 입력들(INPUT0, …, INPUTM)은 제어 게이트 라인들(CG0, …, CGM) 상에서 수신 된다. 출력들(OUTPUT0, …, OUTPUTN)은 각자 수직 비트 라인들(BL0, …, BLN) 상에서 생성되며, 여기서 각각의 비트 라인(BLi)은 열 i 내의 모든 메모리 셀들의 비트 라인들에 연결된다. 장단기 메모리(Long Short-Term Memory) 종래 기술은 장단기 메모리(LSTM: long short-term memory)로 알려진 개념을 포함한다. LSTM 유닛들은 종종 신경망에서 사용된다. LSTM은 신경망이 사전 결정된 임의적인 시간 간격들에 걸쳐 정보를 기억하고 후속 동작 들에서 해당 정보를 사용하도록 허용한다. 종래의 LSTM 유닛은 셀, 입력 게이트, 출력 게이트 및 망각 게이트 를 포함한다. 3개의 게이트들은 셀 내로의 그리고 셀 외부로의 정보의 흐름을 조절하고, 정보가 LSTM에서 기억 되는 시간 간격을 조절한다. VMM들은 LSTM 유닛들에서 특히 유용하다. 도 14는 예시적인 LSTM를 도시한다. 이 예에서의 LSTM은 셀들(1401, 1402, 1403, 및 1404)을 포 함한다. 셀은 입력 벡터(x0)를 수신하고, 출력 벡터(h0) 및 셀 상태 벡터(c0)를 생성한다. 셀은 입력 벡터(x1), 셀로부터의 출력 벡터(은닉 상태)(h0), 및 셀로부터의 셀 상태(c0)를 수신하고, 출 력 벡터(h1) 및 셀 상태 벡터(c1)를 생성한다. 셀은 입력 벡터(x2), 셀로부터의 출력 벡터(은닉 상 태)(h1), 및 셀로부터의 셀 상태(c1)를 수신하고, 출력 벡터(h2) 및 셀 상태 벡터(c2)를 생성한다. 셀 은 입력 벡터(x3), 셀로부터의 출력 벡터(은닉 상태)(h2), 및 셀로부터의 셀 상태(c2)를 수신하고, 출력 벡터(h3)를 생성한다. 추가 셀들이 사용될 수 있으며, 4개의 셀들이 있는 LSTM는 단지 예일뿐이다. 도 15는, 도 14의 셀들(1401, 1402, 1403, 및 1404)에 대해 사용될 수 있는 LSTM 셀의 예시적인 구현을 도시한다. LSTM 셀은 입력 벡터(x(t)), 선행 셀로부터의 셀 상태 벡터(c(t-1)), 및 선행 셀로부터의 출 력 벡터(h(t-1))를 수신하고, 셀 상태 벡터(c(t)) 및 출력 벡터(h(t))를 생성한다. LSTM 셀은 시그모이드 함수 디바이스들(1501, 1502, 및 1503)을 포함하며, 이들 각각은 출력 벡터로 통하 는 것이 허용되는 입력 벡터 내의 각각의 성분의 수를 제어하기 위해 0과 1 사이의 수를 적용한다. LSTM 셀 은 또한 입력 벡터에 쌍곡선 탄젠트 함수를 적용하기 위한 tanh 디바이스들(1504 및 1505), 2개의 벡터를 함께 승산하기 위한 승산기 디바이스들(1506, 1507, 및 1508), 및 2개의 벡터를 함께 가산하기 위한 가산 디바 이스를 포함한다. 출력 벡터(h(t))는 시스템 내의 다음 LSTM 셀에 제공될 수 있거나, 이것은 다른 목적 들을 위해 액세스될 수 있다. 도 16은 LSTM 셀의 구현의 일 예인 LSTM 셀을 도시한다. 독자의 편의를 위해, LSTM 셀에서 와 동일한 도면 번호 부여가 LSTM 셀에서도 사용된다. 시그모이드 함수 디바이스들(1501, 1502, 및 1503) 및 tanh 디바이스 각각은 다수의 VMM 어레이들 및 활성화 함수 블록들을 포함한다. 따라서, VMM 어레이들이 소정의 신경망 시스템에서 사용되는 LSTM 셀들에 특히 유용함을 알 수 있다. 승산기 디바이스들(1506, 1507, 및 1508) 및 가산 디바이스는 디지털 방식으로 또는 아날로그 방식으로 구현된다. 활성화 함수 블록들은 디지털 방식으로 또는 아날로그 방식으로 구현될 수 있다. LSTM 셀에 대한 대안(및 LSTM 셀의 구현의 다른 예)이 도 17에 도시되어 있다. 도 17에서, 시그모 이드 함수 디바이스들(1501, 1502, 및 1503) 및 tanh 디바이스는 동일한 물리적 하드웨어(VMM 어레이들 및 활성화 함수 블록)를 시간 다중화 방식으로 공유한다. LSTM 셀은, 또한, 2개의 벡터들 을 함께 승산하기 위한 승산기 디바이스, 2개의 벡터들을 함께 가산하기 위한 가산 디바이스, tanh 디바이스(활성화 함수 블록을 포함함), i(t)가 시그모이드 함수 블록으로부터 출력될 때 값 i(t)를 저장하기 위한 레지스터, 값 f(t)*c(t-1)를 이 값이 멀티플렉서를 통해 승산기 디바이스 로부터 출력될 때 저장하기 위한 레지스터, 값 i(t)*u(t)를 이 값이 멀티플렉서를 통해 승산 기 디바이스로부터 출력될 때 저장하기 위한 레지스터, 및 값 o(t)*c~(t)를 이 값이 멀티플렉서 를 통해 승산기 디바이스로부터 출력될 때 저장하기 위한 레지스터, 및 멀티플렉서를 포함한다. LSTM 셀은 VMM 어레이들과 각자의 활성화 함수 블록들의 세트를 다수 포함하는 반면, LSTM 셀은 LSTM 셀의 예에서 다수의 층들을 나타내는 데 사용되는, VMM 어레이들과 활성화 함수 블록의 세트를 하나만 포함한다. LSTM 셀은 LSTM보다 공간을 덜 필요로 할 것이며, 그 이유 는 LSTM 셀이 LSTM 셀과 비교하여 VMM들 및 활성화 함수 블록들에 대해 1/4만큼의 공간을 요구할 것이기 때문이다. LSTM 유닛들은 전형적으로 다수의 VMM 어레이들을 포함할 것이며, 이들 각각은 합산기와 활성화 함수 블록과 고 전압 생성 블록과 같은, VMM 어레이들 밖의 소정 회로 블록들에 의해 제공되는 기능을 요구한다는 것을 추가로 인식할 수 있다. 각각의 VMM 어레이에 대한 별개의 회로 블록들을 제공하는 것은 반도체 디바이스 내의 상당한 양의 공간을 필요로 할 것이고 다소 비효율적일 것이다. 따라서 아래에서 설명되는 예들은 VMM 어레이들 자체 밖에서 요구되는 회로를 감소시킨다. 게이티드 순환 유닛(Gated Recurrent Unit)들 아날로그 VMM 구현예가 GRU(gated recurrent unit) 시스템에 활용될 수 있다. GRU들은 순환 신경망들에서의 게 이팅 메커니즘이다. GRU들은, GRU 셀들이 일반적으로 LSTM 셀보다 더 적은 컴포넌트들을 포함하는 것을 제외하 고는, LSTM들과 유사하다. 도 18은 예시적인 GRU를 도시한다. 이 예에서의 GRU는 셀들(1801, 1802, 1803, 및 1804)을 포함 한다. 셀은 입력 벡터(x0)를 수신하고, 출력 벡터(h0)를 생성한다. 셀은 입력 벡터(x1) 및 셀 로부터의 출력 벡터(h0)를 수신하고, 출력 벡터(h1)를 생성한다. 셀은 입력 벡터(x2) 및 셀 로부터의 출력 벡터(은닉 상태)(h1)를 수신하고, 출력 벡터(h2)를 생성한다. 셀은 입력 벡터(x3) 및 셀 로부터의 출력 벡터(은닉 상태)(h2)를 수신하고, 출력 벡터(h3)를 생성한다. 추가 셀들이 사용될 수 있으며, 4개의 셀들이 있는 GRU는 단지 예일뿐이다. 도 19는 도 18의 셀들(1801, 1802, 1803, 및 1804)에 사용될 수 있는 GRU 셀의 예시적인 구현을 도시한 다. GRU 셀은 입력 벡터(x(t)) 및 선행 GRU 셀로부터의 출력 벡터(h(t-1))를 수신하고, 출력 벡터 (h(t))를 생성한다. GRU 셀은 시그모이드 함수 디바이스들(1901 및 1902)을 포함하며, 이들 각각은 0과 1 사이의 수를 출력 벡터(h(t-1)) 및 입력 벡터(x(t))로부터의 성분들에 적용한다. GRU 셀은 또한 입력 벡터에 쌍곡선 탄젠트 함수를 적용하기 위한 tanh 디바이스, 2개의 벡터들을 함께 승산하기 위한 복수의 승산기 디바이스들(1904, 1905, 및 1906), 2개의 벡터들을 함께 가산하기 위한 가산 디바이스, 및 1로부 터 입력을 감산하여 출력을 생성하기 위한 상보 디바이스를 포함한다. 도 20은 GRU 셀의 구현의 예인 GRU 셀을 도시한다. 독자의 편의를 위해, GRU 셀에서와 동 일한 도면 번호 부여가 GRU 셀에 사용된다. 도 20에서 알 수 있는 바와 같이, 시그모이드 함수 디바이스 들(1901 및 1902) 및 tanh 디바이스 각각은 다수의 VMM 어레이들 및 활성화 함수 블록들을 포함한다. 따라서, VMM 어레이들은 소정 신경망 시스템들에서 사용되는 GRU 셀들에서 특히 유용하다는 것을 알 수 있다. 승산기 디바이스들(1904, 1905, 1906), 가산 디바이스, 및 상보 디바이스는 디지털 방식 으로 또는 아날로그 방식으로 구현된다. 활성화 함수 블록들은 디지털 방식으로 또는 아날로그 방식으로 구현될 수 있다. GRU 셀에 대한 대안(및 GRU 셀의 구현예의 다른 예)이 도 21에 도시되어 있다. 도 21에서, GRU 셀은 VMM 어레이들 및 활성화 함수 블록을 활용하며, 활성화 함수 블록은, 시그모이드 함수로서 구성될 때, 출력 벡터로 통하는 것이 허용되는 입력 벡터 내의 각각의 성분의 수를 제어하기 위해 0과 1 사이의 수를 적용한다. 도 21에서, 시그모이드 함수 디바이스들(1901 및 1902) 및 tanh 디바이스는 동 일한 물리적 하드웨어(VMM 어레이들 및 활성화 함수 블록)를 시간 다중화 방식으로 공유한다. GRU 셀은, 또한, 2개의 벡터들을 함께 승산하기 위한 승산기 디바이스, 2개의 벡터들을 함께 가산하기 위한 가산 디바이스, 1로부터 입력을 감산하여 출력을 생성하기 위한 상보 디바이스, 멀티플렉서 , 값 h(t-1)*r(t)를 이 값이 멀티플렉서를 통해 승산기 디바이스로부터 출력될 때 보유하기 위한 레지스터, 값 h(t-1)*z(t)를 이 값이 멀티플렉서를 통해 승산기 디바이스로부터 출력될 때 보유하기 위한 레지스터, 및 값 h^(t)*(1-z(t))를 이 값이 멀티플렉서를 통해 승산기 디바이스 로부터 출력될 때 보유하기 위한 레지스터를 포함한다. GRU 셀은 VMM 어레이들과 활성화 함수 블록들의 세트를 다수 포함하는 반면, GRU 셀 은 GRU 셀의 예에서 다수의 층들을 나타내는 데 사용되는, VMM 어레이들과 활성화 함수 블록(210 2)의 세트를 하나만 포함한다. GRU 셀은 GRU 셀보다 공간을 덜 필요로 할 것이며, 그 이유는 GRU 셀이 GRU 셀과 비교하여 VMM들 및 활성화 함수 블록들에 대해 1/3만큼의 공간을 요구할 것이기 때 문이다. GRU 시스템들은 전형적으로 다수의 VMM 어레이들을 포함할 것이며, 이들 각각은 합산기와 활성화 함수 블록과 고전압 생성 블록과 같은, VMM 어레이들 밖의 소정 회로 블록들에 의해 제공되는 기능을 요구한다는 것을 추가 로 인식할 수 있다. 각각의 VMM 어레이에 대한 별개의 회로 블록들을 제공하는 것은 반도체 디바이스 내의 상 당한 양의 공간을 필요로 할 것이고 다소 비효율적일 것이다. 따라서 아래에서 설명되는 예들은 VMM 어레이들 자체 밖에서 요구되는 회로를 감소시킨다. VMM 어레이들에 대한 입력은 아날로그 레벨, 이진 레벨, 펄스, 시간 변조된 펄스, 또는 디지털 비트들일 수 있 고(이 경우에서는 디지털 비트들을 적절한 입력 아날로그 레벨로 변환하기 위해 DAC가 필요함), 출력은 아날로 그 레벨, 이진 레벨, 타이밍 펄스, 펄스, 또는 디지털 비트들일 수 있다(이 경우에서는 출력 아날로그 레벨을 디지털 비트로 변환하기 위해 출력 ADC가 필요함). 일반적으로, VMM 어레이 내의 각각의 메모리 셀에 대해, 각각의 가중치(W)는 단일 메모리 셀에 의해 또는 차동 셀에 의해 또는 2개의 블렌드(blend) 메모리 셀들(2개의 셀들의 평균)에 의해 구현될 수 있다. 차동 셀의 경우 에, 가중치(W)를 차동 가중치(W = W+ - W-)로서 구현하는 데 2개의 메모리 셀들이 필요하다. 2개의 블렌드 메 모리 셀들에서는, 가중치(W)를 2개의 셀들의 평균으로서 구현하는 데 2개의 메모리 셀들이 필요하다. 도 31은 VMM 시스템을 도시한다. 몇몇 예들에서, VMM 어레이에 저장되는 가중치(W)는 차동 쌍, 즉 W+(포 지티브 가중치) 및 W-(네거티브 가중치)로서 저장되며, 여기서 W = (W+) - (W-)이다. VMM 시스템에서, 비트 라인들의 절반은 W+ 라인들, 즉 포지티브 가중치(W+)를 저장할 메모리 셀들에 연결하는 비트 라인들로서지정되고, 비트 라인들의 다른 절반은 W- 라인, 즉 네거티브 가중치(W-)를 구현하는 메모리 셀들에 연결하는 비 트 라인들로서 지정된다. W- 라인들은 W+ 라인들 사이에 교대 방식으로 배치된다. 감산 동작은 합산 회로들 (3101 및 3102)과 같은, W+ 라인 및 W- 라인으로부터 전류를 수신하는 합산 회로에 의해 수행된다. W+ 라인의 출력과 W- 라인의 출력은 함께 조합되어 (W+, W-) 라인들의 쌍들 모두에 대해 (W+, W-) 셀들의 쌍 각각에 대한 W = W+ - W-를 유효하게 제공한다. 상기 내용이 W+ 라인들 사이에 교대 방식으로 배치되는 W- 라인들과 관련하 여 설명되었지만, 다른 예들에서 W+ 라인들 및 W- 라인들은 어레이 내의 어디든 임의적으로 위치될 수 있다. 도 32는 다른 예를 도시한다. VMM 시스템에서, 포지티브 가중치(W+)가 제1 어레이에서 구현되고 네거티브 가중치(W-)가 제2 어레이에서 구현되며, 제2 어레이는 제1 어레이와는 별개이고, 결과적 인 가중치는 합산 회로들에 의해 함께 적절하게 조합된다. 도 33은 VMM 시스템을 도시한다. VMM 어레이에 저장되는 가중치(W)는 차동 쌍 W+(포지티브 가중치) 및 W-(네거티브 가중치)로서 저장되며, 여기서 W = (W+) - (W-)이다. VMM 시스템은 어레이 및 어레 이를 포함한다. 각각의 어레이(3301 및 3302) 내의 비트 라인들의 절반은 W+ 라인들, 즉 포지티브 가중 치(W+)를 저장할 메모리 셀들에 연결하는 비트 라인들로서 지정되고, 각각의 어레이(3301 및 3302) 내의 비트 라인들의 다른 절반은 W- 라인, 즉 네거티브 가중치(W-)를 구현하는 메모리 셀들에 연결하는 비트 라인들로서 지정된다. W- 라인들은 W+ 라인들 사이에 교대 방식으로 배치된다. 감산 동작은 합산 회로들(3303, 3304, 3305, 및 3306)과 같은, W+ 라인 및 W- 라인으로부터 전류를 수신하는 합산 회로에 의해 수행된다. 각각의 어 레이(3301, 3302)로부터의 W+ 라인의 출력과 W- 라인의 출력은 각자 함께 조합되어 (W+, W-) 라인들 쌍들 모두 에 대해 (W+, W-) 셀들의 쌍 각각에 대한 W = W+ - W-를 유효하게 제공한다. 또한, 각각의 어레이(3301 및 3302)로부터의 W 값들은 합산 회로들(3307 및 3308)을 통해 추가로 조합될 수 있으며, 따라서 각각의 W 값은 어 레이로부터의 W 값 - 어레이로부터의 W 값의 결과이며, 이것은 합산 회로들(3307 및 3308)로부터의 최종 결과가 2개의 차동 값들의 차동 값임을 의미한다. 아날로그 신경 메모리 시스템에서 사용되는 각각의 비휘발성 메모리 셀들은 플로팅 게이트에서 매우 특정적이고 정확한 양의 전하를, 즉 전자들의 수를 보유하도록 소거 및 프로그램되어야 한다. 예를 들어, 각각의 플로팅 게이트는 N개의 상이한 값들 중 하나를 보유해야 하며, 여기서 N은 각각의 셀에 의해 표시될 수 있는 상이한 가 중치의 수이다. N의 예들은 16, 32, 64, 128, 및 256을 포함한다. 종래 기술의 VMM 시스템들은 상당한 면적을 필요로 하며, 입력 스테이지 및 출력 스테이지에서 상당한 레이턴시 를 수반한다. 입력 스테이지에서, 프로그래밍 동작 이전에 활성화 데이터를 행 레지스터들에 로딩하기 위해 다 수의 클록 사이클들이 필요하다. 예를 들어, 8 비트 I/O의 경우, 8 비트의 활성화 데이터가 각각의 행에 대해 필요하며, 이것은 전형적으로 1024개의 행 이상이고, 행마다 클록 사이클을 필요로 하거나, 또는 1024개의 행들 이 있는 경우 1024개의 클록 사이클들을 필요로 하며, 이에 따라 10ns 내지 10μs의 레이턴시를 초래한다. 출 력 스테이지에서, 신경 출력 데이터의 시프팅도 또한 레이턴시를 수반한다. 예를 들어, 128개의 ADC의 경우, 8 비트 출력을 위해 128개의 클록들이 필요하다. 인공 신경망의 전체적인 동작 속도를 증가시키기 위해 입력 스테이지 및 출력 스테이지에서의 레이턴시를 감소 시키는 것이 바람직하다. 인공 신경망에서 동시 및 파이프라인 동작들을 구현하기 위한 출력 회로 및 연관된 방법들의 다수의 예들이 개 시된다."}
{"patent_id": "10-2025-7006210", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "VMM 시스템 아키텍처 도 34는 VMM 시스템의 블록 다이어그램을 도시한다. VMM 시스템은 VMM 어레이, 행 디코더 , 고전압 디코더, 열 디코더들, 비트 라인 드라이버들(예를 들면, 프로그래밍을 위한 비트 라인 제어 회로), 입력 회로, 출력 회로, 제어 로직, 및 바이어스 생성기를 포함 한다. VMM 시스템은 전하 펌프, 전하 펌프 조절기, 및 고전압 레벨 생성기를 포함하 는 고전압 생성 블록을 더 포함한다. VMM 시스템은 (프로그램/소거, 또는 가중치 튜닝) 알고리즘 제어기, 아날로그 회로, 제어 엔진(산술 함수들, 활성화 함수들, 임베디드 마이크로 컨트롤 러 로직과 같은 특수 함수들을 포함할 수 있지만 이에 제한되지 않음), 테스트 제어 로직, 및 입력 회로 들(예를 들면, 활성화 데이터) 또는 출력 회로들(신경 출력 데이터, 부분합 출력 신경 데이터) 또는 프로그래밍 을 위한 데이터 인(data in)(예를 들면, 전체 행 또는 다수의 행들에 대한 데이터 인)과 같은 중간 데이터를 저 장하기 위한 정적 랜덤 액세스 메모리(SRAM) 블록을 추가로 포함한다. 입력 회로는 DAC(디지털-아날로그 변환기), DPC(디지털-펄스 변환기, 디지털-시간 변조된 펄스 변환기), AAC(전류-전압 변환기, 로그 변환기와 같은, 아날로그-아날로그 변환기), PAC(펄스-아날로그 레벨 변환기), 또 는 임의의 다른 유형의 변환기들과 같은 회로들을 포함할 수 있다. 입력 회로는 정규화, 선형 또는 비선 형 업/다운 스케일링 함수들, 또는 산술 함수들 중 하나 이상을 구현할 수 있다. 입력 회로는 입력 레벨 들에 대한 온도 보상 함수를 구현할 수 있다. 입력 회로는 ReLU 또는 시그모이드와 같은 활성화 함수를 구현할 수 있다. 입력 회로는 프로그램 또는 판독 동작 동안 입력 신호로서 적용되거나 이와 조합될 디 지털 활성화 데이터를 저장할 수 있다. 디지털 활성화 데이터는 레지스터들에 저장될 수 있다. 입력 회로 는 샘플-앤드-홀드 회로들 및 버퍼들을 포함할 수 있는 CG, WL, EG, 및 SL 라인들과 같은 어레이 단자들 을 구동하기 위한 회로들을 포함할 수 있다. DAC는 디지털 활성화 데이터를, 어레이에 적용될 아날로그 입력 전압으로 변환하는 데 사용될 수 있다. 출력 회로는 ITV(전류-전압 회로), ADC(신경 아날로그 출력을 디지털 비트들로 변환하기 위한, 아날로그- 디지털 변환기), AAC(전류-전압 변환기, 로그 변환기와 같은, 아날로그-아날로그 변환기), APC(아날로그-펄스 (들) 변환기, 아날로그-시간 변조된 펄스 변환기), 또는 임의의 다른 유형의 변환기들과 같은 회로들을 포함할 수 있다. 출력 회로는 어레이 출력들을 활성화 데이터로 변환할 수 있다. 출력 회로는 정류된 선 형 활성화 함수(ReLU) 또는 시그모이드와 같은 활성화 함수를 구현할 수 있다. 출력 회로는 신경 출력들 을 위한 통계 정규화, 규칙화, 업/다운 스케일링/이득 함수들, 통계적 반올림, 또는 산술 함수들(예를 들면, 가 산, 감산, 제산, 승산, 시프트, 로그) 중 하나 이상을 구현할 수 있다. 출력 회로는 어레이의 전력 소모 를 대략 일정하게 유지하기 위해 또는 온도에 걸쳐 IV 기울기를 대략 동일하게 유지하는 것과 같은 어레이 (신 경) 출력들의 정밀도를 향상시키기 위해, 신경 출력들 또는 어레이 출력들(예를 들면, 비트 라인 출력)에 대한 온도 보상 함수를 구현할 수 있다. 출력 회로는 출력 데이터를 저장하기 위한 레지스터들을 포함할 수 있다.도 35a는 VMM 어레이에 입력들을 제공하기 위해 사용될 입력 블록을 도시한다. 입력 블록은 전역 디지털-아날로그 변환기(DAC); 어레이 내의 0 내지 n으로 번호가 부여된 행들 중 하나에 각자 대응 하는 행 레지스터들(3502-0 내지 3502-n); 어레이 내의 0 내지 n으로 번호가 부여된 행들 중 하나에 각자 대응 하는 디지털 비교기 블록들(3503-0 내지 3503-n); 어레이 내의 0 내지 n으로 번호가 부여된 행들 중 하나에 각 자 대응하는 행 샘플-앤드-홀드 버퍼들(3504-0 내지 3504-n); 및 어레이 내의 0 내지 n으로 번호가 부여된 행들 중 하나에 각자 대응하며, CGIN0, CGIN1…, CGINn-1 및 CGINn으로 각자 표기되는 출력 신호들(3505-0 내지 3505-n)을 포함한다. 신호 GDACsup은 전역 DAC에 의해 공급되는 전역 DAC 신호이다. 신호들 CGIN0 내 지 CGINn은 어레이의 각자의 행 입력들에 연결된다. CLKDAC는 아날로그 출력 값들을 제공하기 위한 GDAC 에 대한 입력 클록이다. 일 예에서, 이들 아날로그 출력 값들은 CLKDAC 클록의 카운트들에 대응한다. 디지털 비교기 블록들은 연관된 행 레지스터에 저장된 값을 신호 CLKCOUNTx와 비교한다. CLKCOUNTx는 카운터가 사전 결정된 간격 동안 클록 신호를 카운트하는 카운터의 결과이며; 이것이 매칭되는 경 우, 대응하는 행 S/H가 각자의 디지털 비교기 블록에 의해 인에이블되어 전역 DAC로부터의 값을 각자의 행 S/H 버퍼로 샘플링한다. 이 기술은 전역 행 DAC 샘플링으로 지칭될 것이다. 전술한 바와 같이, VMM 어레이의 각각의 행은 대응하는 행 레지스터, 디지털 비교기 블록, 및 행 S/H를 갖는다. 동작 동안, 행 레지스터들(3502-0 내지 3502-n)은 해당 특정 행에 대한 디지털 입력 비트들(DINx)(여기서 x는 8 또는 16 비트와 같은 비트들의 수임)로 로딩되고 클록 신호(CLK)를 수신한다. CLK 신호는 디지털 입력 비트들 (DINx)로부터 각자의 행 레지스터들(3502-x)로 데이터를 로딩하는 데 사용된다. 전역 DAC는 모든 행들에 의해 공유되며, 시간 다중화 방식으로, 특정 행 레지스터에 저장된 디지털 비트들(DINx)에 대해 디지털- 아날로그 변환을 수행한다. 변환은 디지털 비교기 블록들 각각에 의해, 특정 행의 디지털 입력 비트들과 디지털 카운팅 값인 신호(CLKCOUNTx)를 비교함으로써 행해진다. 신호(CLKCOUNTx)의 디지털 카운팅 값들이 각자 의 행 레지스터의 콘텐츠들과 매칭될 때, 해당 행에 대한 대응하는 행 샘플-앤드-홀드 버퍼는 전역 DAC로부터의 아날로그 출력을 샘플링하고 해당 값을 보유하며, 그런 다음 이 값은 해당 특정 행에 대한 출력 신호로서 적용된다. 출력 신호는, 예를 들어, 다른 도면들과 관련하여 위에서 설명된 방식으 로, 해당 특정 행에서의 프로그래밍 동작 동안 제어 게이트 라인 또는 워드 라인 또는 소거 게이트에 적용될 수 있다. 대안적으로, 행 샘플-앤드-홀드 버퍼는 행 샘플-앤드-홀드 버퍼들을 시간 다중화함으로써 2개 이상의 행 들 사이에서 공유될 수 있다. 도 35b는 VMM 어레이에 입력들을 제공하는 데 사용될 입력 블록을 도시한다. 입력 블록은 전역 디지털-아날로그 변환기(DAC); VMM 어레이 내의 0 내지 n으로 번호가 부여된 행들 중 하나에 각자 대응하는 행 레지스터들(3552-0 내지 3552-n); 0 내지 n으로 번호가 부여된 행들 중 하나에 각자 대응하는 디지털 멀티플렉서(mux) 블록들(3553-0 내지 3553-n); 0 내지 n으로 번호가 부여된 행들 중 하나에 각자 대응하 는 행 샘플-앤드-홀드(S/H) 버퍼들(3554-0 내지 3554-n); 및 0 내지 n으로 번호가 부여된 행들 중 하나에 각자 대응하는 CGIN0, CGIN1..., CGINn-1 및 CGINn으로 표기되는 출력 신호들(3555-0 내지 3555-n)을 포함한다. 디 지털 mux 블록들은 각자의 행 레지스터들의 데이터를, 전역 DAC에 대한 입력으로서 적용되는 버스(GDAC_DINx)로 다중화하기 위해 사용된다. 대응하는 행 S/H 버퍼는 전역 DAC로부터의 값을 로컬 S/H 버퍼로 샘플링한다. 각각의 행은 그 자신의 각자의 행 레지스터, S/H 버퍼, 및 출력 신호 를 갖는다. 동작 동안, 행 레지스터들(3552-0 내지 3552-n)은 해당 특정 행에 대한 디지털 입력 비트들(DINx)(여기서 x는 8 또는 16 비트와 같은 비트들의 수임)로 로딩되고 클록 신호(CLK)를 수신한다. CLK 신호는 디지털 입력 비트들 (DINx)로부터의 데이터를 각자의 행 레지스터들로 로딩하는 데 사용된다. 전역 디지털-아날로그 변환기 는 모든 행들에 의해 공유되고, 시간 다중화 방식으로, 특정 행 레지스터에 저장된 디지털 비트들 (DINx)에 대해 디지털-아날로그 변환을 수행한다. 변환은 행 레지스터들의 데이터를 전역 DAC의 데이터 입력(버스(GDAC_DINx))으로 시간 다중화함으로써 행해진다. 데이터 입력 버스(GDAC_DINx)로의 행 레지스터 데 이터의 다중화는 각각의 행에 대한 각자의 인에이블 신호 EN-x(3557-x)에 의해 인에이블된다. 대응하는 행 샘 플-앤드-홀드 버퍼는 전역 DAC로부터의 아날로그 출력을 샘플링하고 해당 값을 보유하며, 그런 다 음 이 값은 해당 특정 행에 대한 출력 신호로서 적용된다. 출력 신호는, 예를 들어, 다른 도면들 과 관련하여 위에서 설명된 방식으로, 해당 특정 행에서의 프로그래밍 동작 동안 제어 게이트 라인 또는 워드라인에 적용될 수 있다. 대안적으로, 행 샘플-앤드-홀드 버퍼는 행 샘플-앤드-홀드 버퍼들을 시간 다중화함으로써 다수의 행들 사 이에서 공유될 수 있다. 도 36은 VMM 어레이에 입력들을 제공하기 위해 사용될 입력 블록을 도시한다 . 입력 블록은 2개의 전역 DAC들(3601-0 및 3601-1); VMM 어레이 내의 0 내지 n으로 번호가 부여된 행들 중 하나에 각 자 대응하는 행 레지스터들(3602-0 내지 3602-n); VMM 어레이 내의 0 내지 n으로 번호가 부여된 행들 중 하나에 각자 대응하는 디지털 비교기 블록들(3603 내지 3603-n); VMM 어레이 내의 0 내지 n으로 번호가 부여된 행들 중 하나에 각자 대응하는 행 샘플-및 홀드 버퍼들(3604-0 내지 3604-n); 및 0 내지 n으로 번호가 부여된 행들 중 하나에 각자 대응하는 CGIN0, CGIN1…, CGINn-1 및 CGINn으로 표기되는 출력 신호들(3605-0 내 지 3605-n)을 포함한다. 디지털 비교기 블록들은 각자의 행 레지스터에 저장되는 값을 신호 (CLKCOUNTx)와 비교하며, 이 신호(CLKCOUNTx)는 카운터가 사전 결정된 간격 동안 클록 신호를 카운팅한 카운터 의 결과이다. 신호(CLKCOUNTx)의 디지털 카운팅 값들이 각자의 행 레지스터의 콘텐츠들과 매칭될 때, 각 자의 행 S/H 버퍼는 전역 DAC로부터 값을 각자의 S/H 버퍼로 샘플링하도록 인에이블된다. 각각의 행은 그 자신의 행 레지스터, 디지털 비교기 블록, 및 행 S/H 버퍼를 갖는다. 동작 동안, 행 레지스터들(3602-0 내지 3602-n)은 연관된 행에 대한 디지털 입력 비트들(DINx)(여기서, x는 8 또는 16 비트들과 같은 비트들의 수임)로 로딩되고 클록 신호(CLK)를 수신한다. CLK 신호는 디지털 입력 비트 들(DINx)로부터의 데이터를 행 레지스터들(3602-x)로 로딩하는 데 사용된다. 전역 DAC(3601-0 및 3601- 1과 같은 복수의 전역 DAC들로 구성됨)는 모든 행들에 의해 공유된다. 일 예에서, 전역 DAC(3601-0)는 짝수 행 들에 대해 동작하고 전역 DAC(3601-1)는 홀수 행들에 대해 동작한다. 전역 DAC는 클록 신호(CLKDAC)를 수신하고, CLKDAC 클록의 카운트에 대응하는 아날로그 값을 출력한다. . 전역 DAC는 (GDAC_DINx 버스를 통해) 관련 행 레지스터(들)에 저장되는 디지털 비트들(DINx)에 대해 디지털-아날로그 변환을 수행한다. 해당 행(들)에 대한 대응하는 행(들) 샘플-앤드-홀드 버퍼는 전역 디지털-아날로그 변환기로부터의 아날로그 출력을 샘플링하고 해당 값을 보유하며, 그런 다음 이 값은 해당 특정 행에 대한 출력 신호로서 적용된다. 출력 신호는, 예를 들어, 다른 도면들과 관련하여 위에서 설명된 방식으로, 해당 특정 행 또 는 행들에서의 프로그래밍 동작 동안 제어 게이트 라인 또는 워드 라인에 적용될 수 있다. 도 37a는 GDACsup에 응답하여, 도 35a의 행 샘플-앤드-홀드 버퍼, 도 35b의 행 샘플-앤드-홀드 버 퍼, 또는 도 36의 행 샘플-앤드-홀드 버퍼에 의한 각자의 샘플-앤드-홀드 액션들 이후, 출력들 (CGIN0 및 CGIN1)에 대한 예시적인 전압 레벨들을 예시하는 파형들을 도시한다. 신호 GDACsup는 도 35a의 전역 DAC, 도 35b의 전역 DAC, 및 도 36의 전역 DAC들(3601-0 및 3601-1)과 같은 전역 DAC로부터의 공급 전압이다. GDACsup는 선형 DAC 전압 곡선이며, 즉, 전역 DAC 출력은 디지털 입력 값들 의 아날로그 값들로의 선형 변환을 나타낸다. 이러한 선형 변환은 선형 영역에서 동작하는 메모리 셀들에 적합 하다. 예를 들어 신호는 행 0(CGIN0) 상의 샘플링된 전압 값(레벨)을 도시하고, 신호는 행 1(CGIN1) 상의 샘플링된 전압 값(레벨)을 도시한다. 신호 DAC_sampling_en은 샘플링 및 홀드 동작을 인 에이블하는 제어 신호이다. 샘플링되는 상이한 전압들에 대응하는 가장자리들(3705, 3706, 3707, 및 3708)에 샘플링의 4개의 예들이 도시되어 있다. 도 37b는 GDACsup에 응답하여, 도 35a의 행 샘플-앤드-홀드 버퍼, 도 35b의 행 샘플-앤드-홀드 버 퍼, 또는 도 36의 행 샘플-앤드-홀드 버퍼에 의한 각자의 샘플-앤드-홀드 액션들 이후, 출력들 (CGIN0 및 CGIN1)에 대한 예시적인 로그 전압 레벨들을 예시하는 파형들을 도시한다. 디지털 입력 값들 의 아날로그 값들로의 로그 변환의 사용은 서브-스레숄드 영역에서 동작하는 메모리 셀들에 적합하다. 대안적 으로, 이것은 포화 영역에서 동작하는 메모리 셀들에 사용될 수 있다. 신호 GDACsup는 도 35a의 전역 DAC, 도 35b의 전역 DAC, 및 도 36의 전역 DAC들(3601-0 및 3601-1)과 같은 전역 DAC로부터의 공 급 전압이다. GDACsup는 로그 DAC 곡선이다. 예를 들어 신호는 행 0(CGIN0) 상의 샘플링된 전압 값(레벨)을 도시하고, 신호는 행 1(CGIN1) 상의 샘플링된 전압 값(레벨)을 도시한다. 신호 DAC_sampling_en은 샘플링 및 홀드 동작을 인에이블하는 제어 신호이다. 샘플링되는 상이한 전압들에 대 응하는 가장자리들(3725, 3726, 3727, 및 3728)에 샘플링의 4개의 예들이 도시되어 있다. 지능형 DAC 샘플링 방법은 다음과 같다. 도 37a 및 도 37b에 도시된 바와 같이, 샘플링 인에이블은 특정 입력 동작에 사용되는 행 레지스터들에 대해서만 행해지며, 이것은 샘플링이 행 레지스터들의 제1 최소값에서 인에이 블되고, 행 레지스터들의 최대값에서 종료된다는 것을 의미한다. 이것은 행 레지스터들 상의 입력의 값들(즉,활성화 입력들의 값들)의 범위에만 기초하여 필요로 되는 샘플링 시간들을 감소시키기 위한 것이다. 또한, 한 번에 최대 수의 행들이 샘플링을 위해 인에이블되는 경우, 예를 들어 최대 128개가 인에이블되어, 동 일한 입력 값에 대해 인에이블되는 180개의 행들이 있는 경우, 샘플링은 두 번, 즉 첫 번째는128개의 행에 대해, 두 번째는 62개의 행에 대해 발생하게 되거나, 또는 대안적으로, 첫 번째 샘플링 시간은 90개의 행에 대 해, 두 번째 샘플링 시간은 90개의 행에 대해 발생하게 된다. 이것은 큰 로딩이 바람직하지 않은 설정 시간을 야기할 수 있는 경우에 샘플링 회로 상의 로딩을 감소시키기 위한 것이다. 도 38은 VMM 어레이와 함께 사용될 입력 블록을 도시한다. 입력 블록은 하위 블록, SRAM, 레지스터들(3801-0, 3801-1, ..., 3801-n), 및 어드레스 디코더들(3804-0, 3804-1, ..., 3804- n)을 포함한다. 하위 블록은 선택적으로 각자 도 35a, 도 35b, 도 36으로부터의 입력 블록들(3500, 3550, 및 3600) 중 하나를 포함할 수 있다. 하위 블록은 레지스터들(3802-0, 3802-1, ..., 3802-n) 및 행 샘플-앤드-홀드 버퍼들(3803-0, 3803-1, ..., 3803-n) 및 경우에 따라, 도 35a, 도 35b, 및 도 36에 따른 그 사이의 회로를 포함한다. 하위 블록이 입력 블록을 포함하는 경우에, 레지스터들은 행 레지스터들을 포함하고, 행 샘플-앤드-홀드 버퍼들은 행 샘플-앤드-홀드 버퍼들을 포함한다. 하위 블록이 입력 블록을 포함하는 경우에, 레지스터들은 행 레지스터들을 포함하고, 행 샘플-앤드-홀드 버퍼들은 행 샘플-앤드-홀드 버퍼들을 포함한다. 하위 블록이 입력 블록 을 포함하는 경우에, 레지스터들은 행 레지스터들을 포함하고, 행 샘플-앤드-홀드 버퍼들 은 행 샘플-앤드-홀드 버퍼들을 포함한다. 어드레스 디코더들은 데이터 로드 동작을 위한 어드레스를 수신하여 레지스터들 또는 레지스터들 에 데이터를 로딩한다. 데이터는 신경망 애플리케이션에서 분류 또는 인식될 객체나 이미지로부터의 것 과 같은 활성화 데이터 또는 입력 데이터와 같은 것이다. 이것은 어떤 레지스터들이 데이터 인(data in) 로드 동작을 위해 어서팅되는지를 나타내는 레지스터들 또는 레지스터들을 인에이블하는 신호를 출력한 다. 데이터 인(도시되지 않음)은 전형적으로 8-256 비트들로부터 달라진다. 어드레스 디코더들은 또한 판독-검증 또는 프로그램 동작을 위한 어드레스를 수신하고, 판독-검증 또는 프로그램 동작을 위해 어느 행 또는 행들이 어서팅되는지를 나타내는 신호를 레지스터들 또는 레지스터들 에 출력한다. 판독-검증은 가중치 튜닝에 사용되는 판독 동작이며, 여기서 셀은 신경망에서 타겟 가중치 를 나타내는 타겟 전류로 프로그램되며, 그런 다음 셀 전류는 가중치 튜닝 알고리즘 동안 타겟 전류에 근사하는 것을 보장하기 위해 검증된다. 레지스터들은 각각의 이러한 레지스터에 저장되는 활성화 데이터를 사용하여 행 샘플-앤드-홀드 버퍼들 을 인에이블한다. 예시적인 구현에서, 레지스터의 1024개의 행들 및 1024개의 인스턴스들이 있을 수 있으며, 여기서 8 비트의 활성화 데이터가 각각의 레지스터에 저장된다. 레지스터에 대한 데이터를 로딩하기 위해, 필요한 클록 사이클들의 수(R)는 R = 행들의 수 x 8(8 비트의 활성화 데이터의 경우)이며, 데이터 인 폭(data in width), 예를 들어, 16 비트 데이터 인으로 나누어진다(예를 들면, R = 1024*8/16 = 512). 레지스터들은 각각의 레지스터에 연결되고 이와 연관되는 하나의 레지스터를 포함한다. 각각의 레 지스터는 연관된 레지스터에 대한 활성화 데이터로 로딩되며, 이것은 R 클록 사이클들에 걸쳐 순차 적으로 수행될 수 있다. 그 후에, 제1 클록 사이클 동안, 각각의 레지스터로부터의 데이터는 연관된 레 지스터에 병렬적으로 로딩된다. 따라서, 레지스터들은 R 클록 사이클들에서 직렬적으로 로딩되는 대신에 단일 시간 기간에 병렬적으로 각각의 레지스터들로부터 로딩된다. 이것은 데이터 인 로드 동작에 대한 타이밍을 대폭 빠르게 만든다. 선택적으로, SRAM은 백그라운드 동작으로서 R 클록 사이클들 동안 순차적으로 모든 레지스터들을 로딩하는 데 사용될 수 있다. 선택적으로, SRAM은 레지스터들을 그것의 데이터로 순차적으로 로딩하는 데 사용된다. 도 38b는 도 38a의 입력 블록을 사용하여 수행될 수 있는 입력 방법을 도시한다. 제1 동작은 어드 레스에 응답하여, 복수의 어드레스 디코더들에 의해, 복수의 행 인에이블 신호들을 출력하는 것이다. 다 음 동작은 복수의 행 인에이블 신호에 응답하여, 제1 복수의 레지스터들에 의해, 활성화 데이터를 순차적으로 저장하는 것이다. 순차적으로 저장하는 것은 선택적으로 제1 복수의 레지스터들에 의해 정적 랜덤 액세 스 메모리로부터 활성화 데이터를 수신하는 것을 포함한다. 다음 동작은 제2 복수의 레지스터들에 의해, 제1복수의 레지스터들로부터 수신되는 활성화 데이터를 병렬적으로 저장하는 것이다. 다음 동작은, 제2 복 수의 레지스터들로부터 수신되는 활성화 데이터에 응답하여, 복수의 행 샘플 앤드 홀드 버퍼들에 의해, 신경 판 독 동작 동안 비휘발성 메모리 셀들의 어레이의 행들을 구동하는 것이다. 도 39a는 입력 블록을 도시한다. 입력 블록은 하위 블록, VMM 어레이, 및 어드레스 디코더들(3904-0, 3904-1, ..., 3904-n)을 포함한다. 하위 블록은 선택적으로 각자 도 35a, 도 35b, 및 도 36으로부터의 입력 블록들(3500, 3550, 및 3600) 중 하나를 포함할 수 있다. 하위 블록은 행 레지스 터들(3902-0, 3902-1, ..., 3902-n) 및 행 샘플-앤드-홀드 버퍼들(3903-0, 3903-1, ..., 3903-n) 및 경우에 따 라 도 35a, 도 35b, 및 도 36에 따른 그 사이의 회로를 포함한다. 하위 블록이 입력 블록을 포함 하는 경우에, 행 레지스터들은 행 레지스터들을 포함하고 행 샘플-앤드-홀드 버퍼들은 행 샘 플-앤드-홀드 버퍼들을 포함한다. 하위 블록이 입력 블록을 포함하는 경우에, 행 레지스터 들은 행 레지스터들을 포함하고 행 샘플-앤드-홀드 버퍼들(3903l)은 행 샘플-앤드-홀드 버퍼들 을 포함한다. 하위 블록이 입력 블록을 포함하는 경우에, 행 레지스터들은 행 레지스 터들을 포함하고 행 샘플-앤드-홀드 버퍼들은 행 샘플-앤드-홀드 버퍼들을 포함한다. 어드레스 디코더들은 데이터 로드 동작을 위한 어드레스를 수신하여 데이터(도시되지 않음)를 행 레지스 터들에 로딩한다. 데이터는 신경망 애플리케이션에서 분류 또는 인식될 객체나 이미지로부터의 것과 같 은 활성화 데이터 또는 입력 데이터와 같은 것이다. 이것은 데이터 인 로드 동작을 위해 어느 레지스터들이 어 서팅되는지를 나타내는 행 레지스터들을 인에이블하는 신호를 출력한다. 데이터 인(도시되지 않은)은 전 형적으로 8 내지 256 비트들로부터 달라진다. 어드레스 디코더들은 또한 판독-검증 또는 프로그램 동작을 위한 어드레스를 수신하고, 프로그램 동작의 판독-검증을 위해 어느 행 또는 행들이 어서팅되는지를 나타내는 신호를 행 레지스터들에 출력할 수 있다. 이 예에서, 각각의 행 레지스터는 활성화 데이터(예를 들면, 8 비트의 활성화 데이터)뿐만 아니라 태그 비트 또는 복수의 태그 비트들, 예를 들어 행 인에이블을 위한 하나 및 행 DAC 샘플링을 위한 다른 하나를 저장 한다. 예를 들어, 행 레지스터(3902-0)는 태그 비트(3905-0)를 포함하고, 행 레지스터(3902-1)는 태그 비트 (3905-1)를 포함하고, 행 레지스터(3902-n)는 태그 비트(3905-n)를 포함하는 등으로 이루어진다. 태그 비트(행 인에이블 태그 비트)는 행이 어드레스 디코더에 의해 선택되는지 여부에 관계없이 행 레지스터에 저장되는 활성화 입력 데이터를 디스에이블하기 위해 행 인에이블에 사용된다. 예를 들어, 행 0의 태그 비트 (3905-0)가 소정 값(예를 들면, \"1\" 값)을 갖는 경우, 행 레지스터(3902-0)의 활성화 데이터가 출력된다. 태그 비트(3905-0)가 상이한 값(예를 들면, \"0\" 값)을 갖는 경우, 행 레지스터(3902-0)의 활성화 데이터는 출력되지 않을 것이며, 행 S/H 버퍼(3903-0)는 행 레지스터(3902-0)로부터 Z 상태를 수신할 것이다. 다른 태그 비트(행 S/H 태그 비트)는 전역 DAC 값의 로컬 행 S/H 버퍼로의 샘플링을 인에이블 또는 디스에이블하기 위해 행 DAC 샘플링에 사용된다. 도 39b는 입력 블록을 도시한다. 입력 블록은, 제2 행 레지스터들(섀도우 레지스터들) 세트(3906- 0, 3906-1, ..., 3906-n)를 포함하고 있으며 각각의 행 레지스터는 각자의 태그 비트(들)(3907-0, 3907-1, ..., 3907-n)를 포함한다는 점을 제외하고는, 입력 블록과 유사하다. 각각의 행은 행 레지스터와 행 레지스터 사이에서 토글링할 수 있다. 예를 들어, 하나의 동작 동안, 어드레스 디코더는 행 레 지스터에 출력을 제공하고, 다른 동작 동안, 어드레스 디코더는 행 레지스터에 출력을 제공 한다. 예를 들어, 하나의 동작 동안, 행 레지스터(3902-0)는 태그 비트(들)가 인에이블되는 경우 데이터 를 출력하고, 다른 동작 동안, 행 레지스터는 태그 비트가 인에이블되는 경우 데이터를 출력한다. 이러한 토글링은 멀티플렉서들(도시되지 않음) 또는 다른 제어 로직에 의해 구현될 수 있다. 이러한 방식으로, 행 레지스터들(3902 또는 3906)의 하나의 세트는 활성화 데이터로 로딩될 수 있는 반면, 다른 세트는 어드레스 디코더로부터의 신호들에 따라 그 활성화 데이터를 능동적으로 출력하는데 사용된다. 도 39c는 입력 블록을 도시한다. 입력 블록은, 제2 행 레지스터 세트(3908-0, 3908-1, ..., 3908-n)를 포함하고 있으며 각각의 행 레지스터는 각자의 태그 비트(들)(3909-0, 3909-1, ..., 3909-n)를 포함 한다는 점을 제외하고는, 입력 블록과 유사하다. 각각의 행은 행 레지스터와 행 레지스터 사이에서 토글링할 수 있다. 예를 들어, 하나의 동작 동안, 어드레스 디코더는 행 레지스터에 신 호를 제공하고, 다른 동작 동안, 어드레스 디코더는 행 레지스터에 출력을 제공한다. 예를 들어, 하나의 동작 동안, 행 레지스터는 태그 비트(들)가 인에이블되는 경우 데이터를 출력하고, 다른 동 작 동안, 행 레지스터는 태그 비트(들)가 인에이블되는 경우 데이터를 출력한다. 이러한 토글링은 멀티플렉서들(도시되지 않음) 또는 다른 제어 로직에 의해 구현될 수 있다. 이러한 방식으로, 행 레지스터들(3902 또는 3908)의 하나의 세트는 활성화 데이터로 로딩될 수 있는 반면, 행 레지스터들의 다른 세트는 어드레 스 디코더로부터의 신호들에 따라 그 활성화 데이터를 능동적으로 출력하는데 사용된다. 도 39d는 입력 블록을 도시한다. 입력 블록은, 동일한 어레이 입력(예를 들면, CGINx)을 위한 제2 행 샘플-앤드-홀드 버퍼 세트(3911-0, 3911-1, ..., 3911-n)를 포함한다는 점을 제외하고는, 입력 블록 과 유사하다. 각각의 행은 행 레지스터와 행 레지스터 사이에서 토글링할 수 있다. 예를 들어, 하나의 동작 동안, 어드레스 디코더는 행 레지스터에 신호를 제공하고, 다른 동작 동안, 어드레스 디코더는 행 레지스터에 출력을 제공한다. 유사하게, 하나의 동작 동안, 행 레지스터는 태 그 비트(들)에 따라 데이터를 출력하고, 다른 동작 동안, 행 레지스터는 태그 비트(들)에 따 라 데이터를 출력한다. 각각의 행은 행 S/H 버퍼와 행 S/H 버퍼 사이에서 (제어 신호들을 사용하 여, 도시되지 않음) 토글링할 수 있다. 이러한 토글링은 멀티플렉서들(도시되지 않음) 또는 다른 제어 로직에 의해 구현될 수 있다. 이러한 방식으로, 행 레지스터들(3902 또는 3908)의 하나의 세트는 활성화 데이터로 로 딩될 수 있는 반면, 다른 세트는 어드레스 디코더로부터의 신호들에 따라 그 활성화 데이터를 능동적으로 출력하는데 사용된다. 일 예에서, 제1 활성화 데이터 및 제1 태그 비트들은 행 레지스터들에 로딩되고, 제2 활성화 데이터 및 제2 태그 비트들은 행 레지스터들에 로딩된다. 제1 활성화 데이터 및 제2 활성화 데이터는 동일하거나 상이할 수 있고, 제1 태그 비트들 및 제2 태그 비트들은 동일하거나 상이할 수 있다. 도 40a는 출력 블록을 도시한다. 출력 블록은 VMM 어레이(도시되지 않음)로부터, 전형적으 로 VMM 어레이의 비트 라인들 또는 소스 라인들로부터 출력 전류를 수신한다. 출력 블록은 전류- 전압 변환기, 아날로그-디지털 변환기, 출력 레지스터, 및 출력 레지스터를 포함한다. 전류-전압 변환기는 VMM 어레이로부터 수신되는 전류를 각자의 전압으로 변환하며, 그 값은 VMM 어 레이로부터 수신된 전류의 값을 반영한다. 아날로그-디지털 변환기는 이들 각자의 전압들을, 각자 의 전류-전압 변환기로부터 수신되는 전압의 값을 나타내는 비트들로 변환하며, 따라서 이것은 VMM 어레 이로부터 수신되는 전류의 값을 반영한다. 그런 다음, 비트들은 출력 레지스터 또는 출력 레지스 터에 저장된다. 출력 동작들은 출력 레지스터와 출력 레지스터 사이에서 토글링할 수 있다. 예를 들어, 제1 시간 기간(예를 들면, 하나 이상의 클록 사이클들) 동안의 제1 동작 동안, 출력 데이터는 출력 레지스터에 로딩된다. 제1 시간 기간 이후의 제2 시간 기간(예를 들면, 하나 이상의 클록 사이클들) 동 안의 제2 동작 동안, 해당 데이터는 시스템 내의 다른 디바이스에 의해 출력 레지스터로부터 판독되는 반 면, 새로운 출력 데이터는 출력 레지스터에 로딩된다. 제2 시간 기간 이후의 제 3 시간 기간(예를 들면, 하나 이상의 클록 사이클들) 동안의 제 3 동작 동안, 새로운 출력 데이터는 시스템의 다른 디바이스에 의해 출 력 레지스터로부터 판독되고, 선택적으로, 출력 데이터는 출력 레지스터에 로딩될 수 있으며, 이 시퀀스가 반복된다. 이것은 다른 데이터가 다른 출력 레지스터에 로딩됨과 동시에 데이터가 외부 디바이스에 의해 제1 출력 레지스터로부터 판독될 수 있기 때문에, 출력 동작들과 연관된 레이턴시의 양을 감소시킨다. 선택적으로, 출력 블록은 전류-전압 변환기 및 아날로그-디지털 변환기를 인에이블하기 위해 열 태그 비트들을 선택적으로 포함한다. 열 태그 비트들은 전류-전압 변환기 또는 아날로그 -디지털 변환기 내에 포함될 수 있다. 열 태그 비트들은 VMM 어레이 내의 각각의 열에 대한 열 태그 비트를 포함할 수 있다. 열 태그 비트 로딩은 도 39a 내지 도 39d를 참조하여 위에서 논의된 행 태그 비트 로딩과 유사하다. 열 태그 비트의 함수는 도 39a 내지 도 39d를 참조하여 위에서 논의된 행 태그 비 트의 함수와 유사하다. 예를 들어, 전류-전압 변환기 및 아날로그-디지털 변환기는, 어느 것이 열 태그 비트들을 포함하는지에 따라, 해당 열에 대한 열 태그 비트가 제1 값을 가질 때 열에 대한 데 이터를 출력하고 열 태그 비트가 제2 값을 가질 때 데이터를 출력하지 않도록 구성될 수 있다. 도 40b는 출력 블록을 도시한다. 출력 블록은 누산기가 추가되는 출력 블록과 동일하 다. 누산기는 소정 시간 기간에 걸쳐 전류-전압 변환기, 아날로그-디지털 변환기, 출력 레 지스터, 및 출력 레지스터로부터 수신되는 값들을 합산할 수 있다. 이것은, 예를 들어, 신경 판독 동작이 예를 들어, 제1 시간 기간 동안 행들의 절반을 판독하고 제2 시간 기간 동안 행들의 다른 절반을 판독하 는 것에 의해 시간 다중화 방식으로 VMM 어레이에 대해 수행되는 경우 유용할 수 있다. 제1 시간 기간으 로부터의 출력들은 출력 레지스터에 의해 수신될 수 있고, 제2 시간 기간으로부터의 출력들은 출력 레지 스터에 의해 수신될 수 있으며, 누산기는 출력 레지스터 및 출력 레지스터로부터 수신되는 값을 합산할 수 있다.출력 블록은 선택적으로 전류-전압 변환기 및 아날로그-디지털 변환기를 인에이블하기 위해 열 태그 비트들을 포함한다. 열 태그 비트들은 전류-전압 변환기 또는 아날로그-디지털 변 환기 내에 포함될 수 있다. 열 태그 비트들은 VMM 어레이 내의 각각의 열에 대한 열 태그 비트를 포함할 수 있다. 열 태그 비트 로딩은 도 39a 내지 도 39d를 참조하여 위에서 논의된 행 태그 비 트 로딩과 유사하다. 열 태그 비트의 함수는 도 39a 내지 도 39d를 참조하여 위에서 논의된 행 태그 비트의 함 수와 유사하다. 예를 들어, 전류-전압 변환기 및 아날로그-디지털 변환기는, 어느 것이 열 태그 비트들을 포함하는지 여부에 따라, 해당 열에 대한 열 태그 비트가 제1 값을 가질 때 열에 대한 데 이터를 출력하고 열 태그 비트가 제2 값을 가질 때 데이터를 출력하지 않도록 구성될 수 있다. 도 40c는 출력 누산기에 대한 예시적인 회로를 제공한다. 출력 누산기는 전류-전압 변환기, 아날 로그-디지털 변환기, 출력 레지스터(들), 및 출력 레지스터로부터 데이터를 수신한다. 데이 터는 EN_SHIFT에 응답하여 시프트 기능을 수행하는 시프터에 의해 수신된다. 시프터의 출력(D1)은 D1을 D2에 가산하는 가산기에 제공되며, 가산기가 이것을 수신하고 EN_ADD에 의해 인에이블된다. 가산기의 출력은 하나 이상의 누산기 레지스터들에 제공되고, 누산기 레지스터들은 가산기 의 출력을 저장하며 다음 가산 동작을 위해 가산기에 D2로서 이것을 다시 제공한다. 2개 초과의 누산기 레지스터들 및 하나의 시프터 및 하나의 가산기가 존재하는 일 구성에서, 시프터 및 가산기는 ITV + ADC 또는 출력 레지스터들(4003 또는 4004)의 상이한 출력들 사 이에서 공유된다. 각각의 누산기 레지스터는 ITV + ADC 또는 출력 레지스터들(4003 또는 4004)의 각각의 출력에 대한 동작을 위해 사용된다. 이러한 방식으로, 전류-전압 변환기, 아날로그-디지털 변환 기, 출력 레지스터, 및 출력 레지스터의 출력은 시간 기간에 걸쳐 가산될 수 있다. 시프터는, 예를 들어, 직렬 입력(DAC) 모드 동안 사용되며, 여기서 활성화 입력의 일 비트가 한 번에 판 독되며, 여기서 출력 비트들의 시프트의 양은 입력 비트의 이진 위치에 의존한다. 예를 들어, 입력 비트들의 LSB(least significant bit)는 출력에서 시프트가 발생하지 않고, (LSB+1) 입력 비트는 1 비트 시프트 레프트 를 초래하고, (LSB+2) 입력 비트는 2 비트 시프트 레프트를 초래하는 등이 행해지며, 이러한 판독 동작은 8 비 트 활성화 입력에 대해 8회 수행된다. 누산기 레지스터로부터의 최종 출력은 전체 8-b 활성화 입력의 결 과이다. 도 41은 행 레지스터들이 활성화 데이터로 로딩되는 제1 위상, 및 해당 활성화 데이터를 사용하여 신경 판독 동작이 수행되는 제2 위상에 대한 파형들을 도시한다. 도 42는 랜덤 액세스 판독 동작에 대한 파형들을 도시한다. 도 43은 버스트 판독 동작에 대한 파형들을 도시한다. 도 44는 신경 판독 동작에 대한 파형들을 도시한다. 도 45는 신경 판독 동작을 도시한다. 신경 판독 동작이 시작된다. 활성화 데이터가 행 레 지스터들에 로딩된다. 다음으로 N개 행들의 그룹이 인에이블된다. 다음으로, 열 어드레스가 입력 된다. 판독 동작이 수행되며, 이것은 도 37a 및 도 37b에 도시된 DAC 샘플링(도 35a 및 도 35b, 도 36, 도 38, 및 도 39a 내지 도 39d에 도시된 회로들을 활용함) 및 도 34의 (비트 라인) 출력 회로(이 회로는 ITV를 사용하여 전류를 전압으로 변환하고 ADC를 사용하여 전압을 디지털 출력으로 변환할 것임)를 수반 하며, 여기서 출력 데이터는 ADC로부터의 디지털 출력이다. 데이터는 출력 레지스터에 로딩된다. 시스 템은 다른 열 어드레스를 판독해야 하는지 여부를 결정한다. 만약 그렇다면, 동작 4504로 돌아간다. 그렇지 않은 경우, 시스템은 다른 N개 행들의 그룹을 판독해야 하는지 여부를 결정한다. 만약 그렇다면, 동작 4503으로 돌아간다. 그렇지 않은 경우, 신경 판독 동작이 행해지고, 이 시점에서 데이터 아웃이 선택적 으로 시프트 아웃되거나 또는 신경 판독 동작이 종료된다. 각 신경 판독 동작마다, 열 스위칭을 갖는 행 들의 그룹들에 대해, 신경 판독 시간은 1 행 DAC 레이턴시 + N개의 열 다중화에 따른 N개의 ITV + DAC 레이턴시 이다. 예를 들어, DAC 레이턴시가 2μs이고 ITV + ADC 레이턴시가 1μs인 경우, 전체 행을 판독하는 시간은 1 x (DAC 레이턴시) + 16 x (ITV + ADC 레이턴시) = 18μs이다. 기본적으로, 다음 열 신경 판독의 경우, DAC 레 이턴시는 임의의 추가 시간에 기여하지 않는다. 도 46은 신경 판독 동작을 도시한다. 신경 판독 동작이 시작된다. 활성화 데이터는 제1 행 레지스터들 세트에 로딩된다. 그런 다음, 활성화 데이터가 제2 행 레지스터들 세트에 로딩된다. 해당 이벤트와 동시에, 열 어드레스 또는 행 그룹이 변경된다. 판독 동작이 수행된다. 출력 데이터는 출력 레지스터에 로딩된다. 판독 동작이 행해지지 않는 경우, 프로세스는 동작 4604로 돌아 간다. 판독 동작이 행해지는 경우, 시스템은 (로직 제어기를 사용하여, 도시되지 않음) 제2 행 레지스터들 세 트로부터 제1 행 레지스터들 세트로 데이터를 로딩해야 하는지 여부를 결정한다. 그렇지 않은 경우, 신 경 판독 동작이 행해진다. 만약 그렇다면, 데이터가 제2 행 레지스터들 세트로부터 제1 행 레지스터들 세트로 로딩된다. 그런 다음, 시스템은 신경 판독 동작이 행해지는지 여부를 결정한다. 만약 그 렇다면, 신경 판독 동작이 행해진다. 그렇지 않은 경우, 동작 4604로 돌아간다. 도 47은 신경 판독 동작을 도시한다. 먼저, 활성화 데이터가 제1 행 레지스터들 세트에 로딩된다. 그런 다음, 활성화 데이터가 제2 행 레지스터들 세트에 로딩된다. 해당 이벤트와 동시에, 열 어드레스 또는 행 그룹이 변경된다. 판독 동작이 수행된다. 데이터는 출력 레지스터에 로딩된다. 판독 동작이 행해지는 경우, 시스템은 동작 4707로 진행한다. 그렇지 않은 경우, 시스템은 동작 4703으 로 돌아간다. 동작 4707에서, 시스템은 제2 행 레지스터들 세트 및 이에 대응하는 행 S/H 버퍼들이 인에이블되 는지 여부를 결정한다. 만약 그렇다면, 동작이 행해진다. 그렇지 않은 경우, 제2 행 레지스터들 세트 및 이에 대응하는 행 S/H 버퍼들이 인에이블되고, 시스템은 동작 4703으로 돌아가 신경 판독 동작을 계속한다. 도 48은 판독 동작을 도시한다. 이전에, 디지털 출력 데이터는 출력 레지스터 1 또는 출력 레지스터 2에 로딩되었다. 그런 다음, 출력 데이터가 출력 레지스터 1 또는 출력 레지스터 2로부터 시프트 아웃된다. 도 49는 신경 판독 동작을 도시한다. 먼저, 활성화 데이터가 행 레지스터에 로딩된다. 그런 다음, 데이터가 출력 레지스터 1 또는 출력 레지스터 2로부터 시프트 아웃된다. 해당 이벤트와 동시에, 열 어드레스 또는 행 그룹이 변경된다. 신경 판독 동작이 수행된다. 데이터는 출력 레지스터 1 또는 출력 레지스터 2에 로딩된다. 신경 판독 동작이 행해지는 경우, 동작이 행해진다. 그 렇지 않은 경우, 시스템은 동작 4903으로 돌아가 신경 판독 동작을 계속한다. 본 명세서에서 사용된 바와 같이, 용어 \"~ 위에\" 및 \"~ 상에\" 둘 모두는 \"직접적으로 ~ 상에\"(어떠한 중간 재료, 요소들, 또는 이 사이에 배치되는 공간도 없음)와 \"간접적으로 ~ 상에\"(중간 재료들, 요소들, 또는, 이 사이에 배치되는 공간)를 포괄적으로 포함한다는 점에 유의하여야 한다. 마찬가지로, 용어 \"인접한\"은 \"직접적 으로 인접한\"(어떠한 중간 재료들, 요소들 또는 공간도 사이에 배치되지 않음)과 \"간접적으로 인접한\"(중간 재 료들, 요소들 또는 공간이 사이에 배치됨)을 포함하고, \"~에 실장되는\"은 \"직접적으로 ~에 실장되는\"(어떠한 중 간 재료들, 요소들 또는 공간도 사이에 배치되지 않음)과 \"간접적으로 ~에 실장되는\"(중간 재료들, 요소들 또는 공간이 사이에 배치됨)을 포함하고, \"전기적으로 연결되는\"은 \"직접적으로 ~에 전기적으로 연결되는\"(요소들을 함께 전기적으로 연결시키는 어떠한 중간 재료들 또는 요소들도 사이에 없음)과 \"간접적으로 ~에 전기적으로 연 결되는\"(요소들을 함께 전기적으로 연결시키는 중간 재료들 또는 요소들이 사이에 있음)을 포함한다. 예를 들 어, \"기판 위에\" 요소를 형성하는 것은 어떠한 중간 재료들/요소들도 사이에 갖지 않고서 직접적으로 기판 상에 요소를 형성하는 것뿐만 아니라, 하나 이상의 중간 재료들/요소들을 사이에 갖고서 간접적으로 기판 상에 요소 를 형성하는 것을 포함할 수 있다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11 도면12 도면13 도면14 도면15 도면16 도면17 도면18 도면19 도면20 도면21 도면22 도면23 도면24 도면25 도면26 도면27 도면28 도면29 도면30 도면31 도면32 도면33 도면34 도면35a 도면35b 도면36 도면37a 도면37b 도면38a 도면38b 도면39a 도면39b 도면39c 도면39d 도면40a 도면40b 도면40c 도면41 도면42 도면43 도면44 도면45 도면46 도면47 도면48 도면49"}
{"patent_id": "10-2025-7006210", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 인공 신경망을 예시하는 다이어그램이다. 도 2는 종래 기술의 분리형 게이트 플래시 메모리 셀을 도시한다. 도 3은 다른 종래 기술의 분리형 게이트 플래시 메모리 셀을 도시한다. 도 4는 다른 종래 기술의 분리형 게이트 플래시 메모리 셀을 도시한다. 도 5는 다른 종래 기술의 분리형 게이트 플래시 메모리 셀을 도시한다. 도 6은 하나 이상의 비휘발성 메모리 어레이들을 활용하는 상이한 레벨들의 예시적인 인공 신경망을 예시하는다이어그램이다. 도 7은 VMM 시스템을 예시하는 블록 다이어그램이다. 도 8은 하나 이상의 VMM 시스템들을 활용하는 예시적인 인공 신경망을 예시하는 블록 다이어그램이다. 도 9는 VMM 시스템의 다른 예를 도시한다. 도 10은 VMM 시스템의 다른 예를 도시한다. 도 11은 VMM 시스템의 다른 예를 도시한다. 도 12는 VMM 시스템의 다른 예를 도시한다. 도 13은 VMM 시스템의 다른 예를 도시한다. 도 14는 종래 기술의 장단기 메모리 시스템을 도시한다. 도 15는 장단기 메모리 시스템에서 사용하기 위한 예시적인 셀을 도시한다. 도 16은 도 15의 셀의 예시적인 구현을 도시한다. 도 17은 도 15의 셀의 다른 예시적인 구현을 도시한다. 도 18은 종래 기술의 게이티드 순환 유닛 시스템을 도시한다. 도 19는 게이티드 순환 유닛 시스템에서 사용하기 위한 예시적인 셀을 도시한다. 도 20은 도 19의 셀의 예시적인 구현을 도시한다. 도 21은 도 19의 셀의 다른 예시적인 구현을 도시한다. 도 22는 VMM 시스템의 다른 예를 도시한다. 도 23은 VMM 시스템의 다른 예를 도시한다. 도 24는 VMM 시스템의 다른 예를 도시한다. 도 25는 VMM 시스템의 다른 예를 도시한다. 도 26은 VMM 시스템의 다른 예를 도시한다. 도 27은 VMM 시스템의 다른 예를 도시한다. 도 28은 VMM 시스템의 다른 예를 도시한다. 도 29는 VMM 시스템의 다른 예를 도시한다. 도 30은 VMM 시스템의 다른 예를 도시한다. 도 31은 VMM 시스템의 다른 예를 도시한다. 도 32는 VMM 시스템의 다른 예를 도시한다. 도 33은 VMM 시스템의 다른 예를 도시한다. 도 34는 VMM 시스템의 다른 예를 도시한다. 도 35a 및 도 35b는 VMM 시스템에 대한 입력 블록들을 도시한다. 도 36은 VMM 시스템에 대한 입력 블록을 도시한다. 도 37a 및 도 37b는 VMM 어레이에 대한 입력 동작들과 연관된 신호들을 도시한다. 도 38a는 VMM 시스템에 대한 입력 블록을 도시한다. 도 38b는 입력 방법을 도시한다. 도 39a, 도 39b, 도 39c 및 도 39d는 VMM 시스템에 대한 입력 블록들을 도시한다. 도 40a는 VMM 시스템에 대한 출력 블록을 도시한다.도 40b는 VMM 시스템에 대한 출력 블록을 도시한다. 도 40c는 VMM 시스템에 대한 출력 블록을 도시한다. 도 41은 VMM 시스템에 대한 파형들을 도시한다. 도 42는 VMM 시스템에 대한 파형들을 도시한다. 도 43은 VMM 시스템에 대한 파형들을 도시한다. 도 44는 VMM 시스템에 대한 파형들을 도시한다. 도 45는 신경 판독 동작 방법을 도시한다. 도 46은 신경 판독 동작 방법을 도시한다. 도 47은 신경 판독 동작 방법을 도시한다. 도 48은 신경 판독 동작 방법을 도시한다. 도 49는 신경 판독 동작 방법을 도시한다."}
