$date
	Wed Feb 15 08:44:24 2023
$end
$version
	Icarus Verilog
$end
$timescale
	1s
$end
$scope module adder $end
$var wire 1 ! a $end
$var wire 1 " b $end
$var wire 1 # c $end
$var wire 1 $ s $end
$upscope $end
$scope module divideby2 $end
$var wire 1 % clk_rx $end
$var wire 1 & rst_n $end
$var reg 1 ' clk_tx $end
$upscope $end
$scope module testbench $end
$var wire 1 ( q1 $end
$var wire 1 ) q $end
$var reg 1 * clk $end
$var reg 1 + rst $end
$scope module dut $end
$var wire 1 * clk $end
$var reg 3 , count [2:0] $end
$var reg 1 ) q $end
$upscope $end
$scope module dut2 $end
$var wire 1 * clk $end
$var reg 3 - count [2:0] $end
$var reg 1 ( q $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b1 -
b0 ,
0+
0*
x)
0(
x'
z&
z%
x$
x#
z"
z!
$end
#1
b10 -
b1 ,
1*
#2
b11 -
0*
#3
b100 -
b10 ,
1(
1*
1+
#4
b101 -
0*
#5
b110 -
b11 ,
1)
1*
#6
b1 -
0(
0*
#7
b10 -
b1 ,
0)
1*
#8
b11 -
0*
#9
b100 -
b10 ,
1(
1*
#10
b101 -
0*
#11
b110 -
b11 ,
1)
1*
#12
b1 -
0(
0*
#13
b10 -
b1 ,
0)
1*
#14
b11 -
0*
#15
b100 -
b10 ,
1(
1*
#16
b101 -
0*
#17
b110 -
b11 ,
1)
1*
#18
b1 -
0(
0*
#19
b10 -
b1 ,
0)
1*
#20
b11 -
0*
#21
b100 -
b10 ,
1(
1*
#22
b101 -
0*
#23
b110 -
b11 ,
1)
1*
#24
b1 -
0(
0*
#25
b10 -
b1 ,
0)
1*
#26
b11 -
0*
#27
b100 -
b10 ,
1(
1*
#28
b101 -
0*
#29
b110 -
b11 ,
1)
1*
#30
b1 -
0(
0*
#31
b10 -
b1 ,
0)
1*
#32
b11 -
0*
#33
b100 -
b10 ,
1(
1*
#34
b101 -
0*
#35
b110 -
b11 ,
1)
1*
#36
b1 -
0(
0*
#37
b10 -
b1 ,
0)
1*
#38
b11 -
0*
#39
b100 -
b10 ,
1(
1*
#40
b101 -
0*
#41
b110 -
b11 ,
1)
1*
#42
b1 -
0(
0*
#43
b10 -
b1 ,
0)
1*
#44
b11 -
0*
#45
b100 -
b10 ,
1(
1*
#46
b101 -
0*
#47
b110 -
b11 ,
1)
1*
#48
b1 -
0(
0*
#49
b10 -
b1 ,
0)
1*
#50
b11 -
0*
#51
b100 -
b10 ,
1(
1*
#52
b101 -
0*
#53
b110 -
b11 ,
1)
1*
#54
b1 -
0(
0*
#55
b10 -
b1 ,
0)
1*
#56
b11 -
0*
#57
b100 -
b10 ,
1(
1*
#58
b101 -
0*
#59
b110 -
b11 ,
1)
1*
#60
b1 -
0(
0*
#61
b10 -
b1 ,
0)
1*
#62
b11 -
0*
#63
b100 -
b10 ,
1(
1*
#64
b101 -
0*
#65
b110 -
b11 ,
1)
1*
#66
b1 -
0(
0*
#67
b10 -
b1 ,
0)
1*
#68
b11 -
0*
#69
b100 -
b10 ,
1(
1*
#70
b101 -
0*
#71
b110 -
b11 ,
1)
1*
#72
b1 -
0(
0*
#73
b10 -
b1 ,
0)
1*
#74
b11 -
0*
#75
b100 -
b10 ,
1(
1*
#76
b101 -
0*
#77
b110 -
b11 ,
1)
1*
#78
b1 -
0(
0*
#79
b10 -
b1 ,
0)
1*
#80
b11 -
0*
#81
b100 -
b10 ,
1(
1*
#82
b101 -
0*
#83
b110 -
b11 ,
1)
1*
#84
b1 -
0(
0*
#85
b10 -
b1 ,
0)
1*
#86
b11 -
0*
#87
b100 -
b10 ,
1(
1*
#88
b101 -
0*
#89
b110 -
b11 ,
1)
1*
#90
b1 -
0(
0*
#91
b10 -
b1 ,
0)
1*
#92
b11 -
0*
#93
b100 -
b10 ,
1(
1*
#94
b101 -
0*
#95
b110 -
b11 ,
1)
1*
#96
b1 -
0(
0*
#97
b10 -
b1 ,
0)
1*
#98
b11 -
0*
#99
b100 -
b10 ,
1(
1*
#100
b101 -
0*
#101
b110 -
b11 ,
1)
1*
#102
b1 -
0(
0*
#103
b10 -
b1 ,
0)
1*
