---
description: Docs intro
layout: ../../../layouts/MainLayout.astro
---

## 4.4 分段式存储管理方式

<img src="https://images.drshw.tech/images/notes/image-20221023171425990.png" alt="image-20221023171425990" style="zoom:50%;" />

### 4.4.1 分段的概念

#### 基本概念

进程的地址空间：按照程序**自身的逻辑**关系**划分为若干个段**，每个段都有一个段名（在低级语言中，程序员使用段名来编程），**每段从0开始编址**。

内存分配规则：以段为单位进行分配，**每个段在内存中占据连续空间**，但**各段之间可以不相邻**。

<img src="https://images.drshw.tech/images/notes/image-20221023155828194.png" alt="image-20221023155828194" style="zoom:50%;" />

由于分段存储管理是按**逻辑功能模块**划分的，用户**编程更方便，程序的可读性更高**，例如一段汇编代码：

```asm
LOAD 1, [D] | <A>;	// 将分段D中A单元内的值读入寄存器1
STORE 1, [X] | <B>;	// 将寄存器1的内容存入X分段的B单元中
```

#### 逻辑地址结构

分段系统的逻辑地址结构由**段号（段名）**和**段内地址（段内偏移量）**组成。如：

<img src="https://images.drshw.tech/images/notes/image-20221023160559851.png" alt="image-20221023160559851" style="zoom:50%;" />

+ **段号的位数决定了每个进程最多可以分几个段 **；
+ **段内地址位数决定了每个段的最大长度是多少** 。

在上述例子中，若系统是按字节寻址的，则：

+ 段号占16位，因此在该系统中，每个进程最多有`2^16 = 64K`个段；
+ 段内地址占16位，因此每个段的最大长度是`2^16 = 64KB`。

在这种模式下，上方的汇编代码中：

+ 写程序时使用的段名`[D]`、`[X]`会被翻译成对应段号；
+ `<A>`单元、`<B>`单元会被编译程序翻译成段内地址。

<img src="https://images.drshw.tech/images/notes/image-20221023161240539.png" alt="image-20221023161240539" style="zoom:50%;" />

### 4.4.2 段表的概念

#### 基本概念

程序分多个段，各段离散地装入内存，为了保证程序能正常运行，就必须能从物理内存中找到各个逻辑段的存放位置。为此，需为每个进程建立一张段映射表，简称“**段表**”。其思想与**页表**类似。

<img src="https://images.drshw.tech/images/notes/image-20221023161644505.png" alt="image-20221023161644505" style="zoom:50%;" />

段表中：

+ 每个段对应一个段表项，其中记录了该段在内存中的**起始位置**（又称“**基址**”）和**段的长度**；

+ **各个段表项的长度是相同的**。

  例如：某体统按字节寻址，采用分段存储管理，逻辑地址结构为【段号16位，段内地址16位】，因此用16位即可表示最大段长。物理内存大小为4GB（可用32位表示整个物理内存地址空间）。因此，可以让每个段表项占`16 + 32 = 48`位，即6B。由于段表项长度相同，因此**段号是可以隐含的**，**不占存储空间**。若段表存放的起始地址为`M`，则`K`号段对应的段表项存放的地址为`M + K*6`。

#### 地址变换过程

若CPU要访问上面汇编程序中的`<A>`单元，即从逻辑地址A到物理地址E的变换过程如下：

<img src="https://images.drshw.tech/images/notes/image-20221023163705601.png" alt="image-20221023163705601" style="zoom:50%;" />

举个例子，若逻辑地址A为`(2, 1024)`，即段号为2，段内地址为1024：

+ 首先需要将2与段表长度`M`进行比较，未越界（上例段表长度为3），进行下一步；
+ 使用段号`S`和段表始址`F`，查询到对应的段表项；
+ 将段内地址W和段长C进行比较，此时`C = 6K`，而`W = 1K`，未越界，进行下一步；
+ 得出物理地址`E = b + W = 41K`，访存。

### 4.4.3 分段、分页管理的对比

#### 不同点分析

分段，分页有以下几个方面的不同点：

1. **页**是**信息的物理单位**。分页的主要目的是为了实现离散分配，提高内存利用率。分页仅仅是系统管理上的需要，完全是系统行为，**对用户是不可见的**；

   **段**是**信息的逻辑单位**。分段的主要目的是更好地满足客户需求。一个段通常包含着一组属于一个逻辑模块的信息。**分段对用户是可见的**，用户编程时需要显式地给出段名。

2. 页的大小**固定**且由系统决定；

   段的长度却**不固定**，取决于用户编写的程序。

3. **分页**的用户进程**地址空间是一维的**，程序员只需给出一个记忆符即可表示一个地址；

   **分段**的用户进程**地址空间是二维的**，程序员在标识一个地址是，既要给出段名，也要给出段内地址：

   <img src="https://images.drshw.tech/images/notes/image-20221023165402426.png" alt="image-20221023165402426" style="zoom:50%;" />

4. **分段**比分页**更容易实现信息的共享和保护**。

   不能被修改的代码称为**纯代码**或可**重入代码**（不属于临界资源），这样的代码是可以共享的。可修改的代码是不能共享的（比如，有一个代码段中有很多变量，各进程并发地同时访问可能造成数据不一致）。

   在分段管理中：

   <img src="https://images.drshw.tech/images/notes/image-20221023165646211.png" alt="image-20221023165646211" style="zoom:50%;" />

   要判断某个段是否可被共享，在段表中加一字段“是否允许其他进程访问”即可。

   而在分页管理中：

   <img src="https://images.drshw.tech/images/notes/image-20221023170627827.png" alt="image-20221023170627827" style="zoom:50%;" />

   段表中可以很清楚的标出某段是否可共享；而页中往往包含多个进程占用的资源块，又只支持整页共享，因此有时难以界定某页是否可以共享。

5. 访问一个逻辑地址的访存次数：

   + **分页（单级页表）**：第一次访存——查内存中的页表，第二次访存——访问目标内存单元。总共**两次访存**；

   + **分段**：第一次访存——查内存中的段表，第二次访存——访问目标内存单元。总共**两次访存**；

     与分页系统类似，分段系统也**可以引入*快表*机构**，将近期访问过的快表项放到快表中，这样**可以少一次访问**，加快地址变换速度。

#### 优缺点分析

<img src="https://images.drshw.tech/images/notes/image-20221023171801201.png" alt="image-20221023171801201" style="zoom:50%;" />

### 4.4.4 段页式管理方式

 <img src="https://images.drshw.tech/images/notes/image-20221023172347286.png" alt="image-20221023172347286" style="zoom:50%;" />

#### 基本概念

**段页式管理**，即兼具了分段和分页的一些特点。在这种管理模式中，系统会将进程按逻辑模块分段，在将各段分页（如每个页面4KB），再将内存空间分为大小相同的内存块/页框/页帧/物理块：

<img src="https://images.drshw.tech/images/notes/image-20221023172014170.png" alt="image-20221023172014170" style="zoom:50%;" />

#### 逻辑地址结构

段页式系统的逻辑结构由**段号**、**页号**、**页内地址（页内偏移量）**组成。如：

<img src="https://images.drshw.tech/images/notes/image-20221023172548696.png" alt="image-20221023172548696" style="zoom:50%;" />

+ **段号的位数决定了每个进程最多可以分几个段**；
+ **页号位数决定了每个段最大有多少页**；
+ **页内偏移量决定了页面大小、内存块大小是多少**。

在上述例子中，若系统是按字节寻址的，则：

+ 段号占16位，因此在该系统中，每个进程最多有`2^16 = 64K`个段；
+ 页号占4位，因此每个段的最多有`2^4 = 16`页；
+ 页内偏移量占12位，因此 每个页面 / 每个内存块 大小为`2^12 = 4096 = 4KB`。

> “分段”对用户是可见的，程序员编程时需要显式地给出段号、段内地址。而将各段“分页”对用户是不可见的。系统会根据段内地址自动划分页号和页内偏移量。
>
> 因此**段页式**管理的**地址结构是二维的**。

#### 段页式中的段表、页表

在段页式管理中：

+ 每个段对应一个段表项，每个段表项由**段号**、**页表长度**、**页表存放块号（页表起始地址）**组成。每个**段表项长度相等，段号是隐含的**；
+ 每个页面对应一个页表项，每个页表项由**页号**、**页面存放的内存块号**组成。每个**页表项长度相等，页号是隐含的**；
+ 一个进程对应一个段表，而一个段对应一个页表，故一个进程可**对应多个页表**。

<img src="https://images.drshw.tech/images/notes/image-20221023173935131.png" alt="image-20221023173935131" style="zoom:50%;" />

#### 地址变换过程

段页式管理中，从逻辑地址A到物理地址E的变换过程如下：

<img src="https://images.drshw.tech/images/notes/image-20221023174317904.png" alt="image-20221023174317904" style="zoom:50%;" />

总共需要进行**三次**访存：

+ 第一次访存：访问内存中的段表；
+ 第二次访存：访问内存中的页表；
+ 第三次访存：访问目标内存单元。

也可以引入**快表机构**，用段号和页号作为查询快表的关键字，若快表命中则仅需一次访存。
