TimeQuest Timing Analyzer report for driver_board
Fri Feb 23 17:04:54 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Hold: 'clk'
 13. Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Setup Transfers
 19. Hold Transfers
 20. Report TCCS
 21. Report RSKM
 22. Unconstrained Paths
 23. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; driver_board                                                       ;
; Device Family      ; MAX II                                                             ;
; Device Name        ; EPM1270T144I5                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Slow Model                                                         ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-20        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 66.89 MHz ; 66.89 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -13.949 ; -3697.959     ;
+-------+---------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.374 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.289 ; -2.289        ;
+-------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                                                       ;
+---------+-----------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                       ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.949 ; fiber_tx:fiber_tx|send_moduleinfo[8]                            ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.616     ;
; -13.930 ; fiber_tx:fiber_tx|send_volt[0]                                  ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.597     ;
; -13.923 ; fiber_tx:fiber_tx|send_volt[7]                                  ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.590     ;
; -13.838 ; fiber_tx:fiber_tx|send_moduleinfo[9]                            ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.505     ;
; -13.831 ; fiber_tx:fiber_tx|send_volt[6]                                  ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.498     ;
; -13.776 ; fiber_tx:fiber_tx|send_volt[1]                                  ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.443     ;
; -13.746 ; fiber_tx:fiber_tx|send_moduleinfo[4]                            ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.413     ;
; -13.705 ; fiber_tx:fiber_tx|send_volt[3]                                  ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.372     ;
; -13.692 ; fiber_tx:fiber_tx|send_volt[4]                                  ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.359     ;
; -13.678 ; fiber_tx:fiber_tx|send_volt[2]                                  ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.345     ;
; -13.619 ; fiber_tx:fiber_tx|send_moduleinfo[5]                            ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.286     ;
; -13.564 ; fiber_tx:fiber_tx|send_volt[5]                                  ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.231     ;
; -13.341 ; fiber_tx:fiber_tx|send_volt[8]                                  ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.008     ;
; -13.171 ; fiber_tx:fiber_tx|send_moduleinfo[6]                            ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 13.838     ;
; -13.133 ; fiber_tx:fiber_tx|send_moduleinfo[0]                            ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 13.800     ;
; -12.935 ; fiber_tx:fiber_tx|send_moduleinfo[10]                           ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 13.602     ;
; -12.864 ; fiber_tx:fiber_tx|send_volt[11]                                 ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 13.531     ;
; -12.782 ; fiber_tx:fiber_tx|send_moduleinfo[2]                            ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 13.449     ;
; -12.714 ; fiber_tx:fiber_tx|send_volt[9]                                  ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 13.381     ;
; -12.633 ; fiber_tx:fiber_tx|send_moduleinfo[3]                            ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 13.300     ;
; -12.593 ; fiber_tx:fiber_tx|send_volt[10]                                 ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 13.260     ;
; -12.501 ; fiber_tx:fiber_tx|send_moduleinfo[1]                            ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 13.168     ;
; -12.151 ; fiber_tx:fiber_tx|send_moduleinfo[7]                            ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 12.818     ;
; -11.991 ; fiber_tx:fiber_tx|send_nums[1]                                  ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 12.658     ;
; -11.801 ; fiber_tx:fiber_tx|send_moduleinfo[12]                           ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 12.468     ;
; -11.689 ; fiber_tx:fiber_tx|send_moduleinfo[13]                           ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 12.356     ;
; -11.422 ; fiber_tx:fiber_tx|send_nums[0]                                  ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 12.089     ;
; -11.085 ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.752     ;
; -11.085 ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.752     ;
; -10.914 ; fiber_rx:fiber_rx|divide_cnt[2]                                 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.581     ;
; -10.914 ; fiber_rx:fiber_rx|divide_cnt[2]                                 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.581     ;
; -10.724 ; fiber_rx:fiber_rx|divide_cnt[1]                                 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.391     ;
; -10.724 ; fiber_rx:fiber_rx|divide_cnt[1]                                 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.391     ;
; -10.663 ; fiber_tx:fiber_tx|send_nums[3]                                  ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 11.330     ;
; -10.618 ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[0]              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.285     ;
; -10.618 ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[1]              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.285     ;
; -10.618 ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[2]              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.285     ;
; -10.618 ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[5]              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.285     ;
; -10.618 ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[3]              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.285     ;
; -10.618 ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[4]              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.285     ;
; -10.503 ; fiber_tx:fiber_tx|send_nums[4]                                  ; fiber_tx:fiber_tx|COMM_T_reg                     ; clk          ; clk         ; 1.000        ; 0.000      ; 11.170     ;
; -10.493 ; work_led:work_led|time_1us_syn[0]                               ; err_detect:err_detect|ByperrDelay[0]             ; clk          ; clk         ; 1.000        ; 0.000      ; 11.160     ;
; -10.493 ; work_led:work_led|time_1us_syn[0]                               ; err_detect:err_detect|ByperrDelay[1]             ; clk          ; clk         ; 1.000        ; 0.000      ; 11.160     ;
; -10.447 ; fiber_rx:fiber_rx|divide_cnt[2]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[0]              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.114     ;
; -10.447 ; fiber_rx:fiber_rx|divide_cnt[2]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[1]              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.114     ;
; -10.447 ; fiber_rx:fiber_rx|divide_cnt[2]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[2]              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.114     ;
; -10.447 ; fiber_rx:fiber_rx|divide_cnt[2]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[5]              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.114     ;
; -10.447 ; fiber_rx:fiber_rx|divide_cnt[2]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[3]              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.114     ;
; -10.447 ; fiber_rx:fiber_rx|divide_cnt[2]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[4]              ; clk          ; clk         ; 1.000        ; 0.000      ; 11.114     ;
; -10.408 ; fiber_rx:fiber_rx|divide_cnt[0]                                 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.075     ;
; -10.408 ; fiber_rx:fiber_rx|divide_cnt[0]                                 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.075     ;
; -10.393 ; err_detect:err_detect|Cnt_1ms[3]                                ; err_detect:err_detect|ByperrDelay[0]             ; clk          ; clk         ; 1.000        ; 0.000      ; 11.060     ;
; -10.393 ; err_detect:err_detect|Cnt_1ms[3]                                ; err_detect:err_detect|ByperrDelay[1]             ; clk          ; clk         ; 1.000        ; 0.000      ; 11.060     ;
; -10.358 ; fiber_rx:fiber_rx|fiber_delay_rx:fiber_delay_rx|fiber_delay_err ; pwm_out:pwm_out|LDDIN                            ; clk          ; clk         ; 1.000        ; 0.000      ; 11.025     ;
; -10.257 ; fiber_rx:fiber_rx|divide_cnt[1]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[0]              ; clk          ; clk         ; 1.000        ; 0.000      ; 10.924     ;
; -10.257 ; fiber_rx:fiber_rx|divide_cnt[1]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[1]              ; clk          ; clk         ; 1.000        ; 0.000      ; 10.924     ;
; -10.257 ; fiber_rx:fiber_rx|divide_cnt[1]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[2]              ; clk          ; clk         ; 1.000        ; 0.000      ; 10.924     ;
; -10.257 ; fiber_rx:fiber_rx|divide_cnt[1]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[5]              ; clk          ; clk         ; 1.000        ; 0.000      ; 10.924     ;
; -10.257 ; fiber_rx:fiber_rx|divide_cnt[1]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[3]              ; clk          ; clk         ; 1.000        ; 0.000      ; 10.924     ;
; -10.257 ; fiber_rx:fiber_rx|divide_cnt[1]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[4]              ; clk          ; clk         ; 1.000        ; 0.000      ; 10.924     ;
; -10.197 ; fiber_rx:fiber_rx|receive_code_cnt[1]                           ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.864     ;
; -10.197 ; fiber_rx:fiber_rx|receive_code_cnt[1]                           ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.864     ;
; -10.175 ; fiber_rx:fiber_rx|fiber_delay_rx:fiber_delay_rx|fiber_delay_err ; pwm_out:pwm_out|RUDIN                            ; clk          ; clk         ; 1.000        ; 0.000      ; 10.842     ;
; -10.143 ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|HighCnt[4]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.810     ;
; -10.100 ; work_led:work_led|time_1us_syn[0]                               ; err_detect:err_detect|ByperrDelay[2]             ; clk          ; clk         ; 1.000        ; 0.000      ; 10.767     ;
; -10.100 ; work_led:work_led|time_1us_syn[0]                               ; err_detect:err_detect|ByperrDelay[3]             ; clk          ; clk         ; 1.000        ; 0.000      ; 10.767     ;
; -10.100 ; work_led:work_led|time_1us_syn[0]                               ; err_detect:err_detect|ByperrDelay[4]             ; clk          ; clk         ; 1.000        ; 0.000      ; 10.767     ;
; -10.100 ; work_led:work_led|time_1us_syn[0]                               ; err_detect:err_detect|ByperrDelay[5]             ; clk          ; clk         ; 1.000        ; 0.000      ; 10.767     ;
; -10.100 ; work_led:work_led|time_1us_syn[0]                               ; err_detect:err_detect|ByperrDelay[6]             ; clk          ; clk         ; 1.000        ; 0.000      ; 10.767     ;
; -10.100 ; work_led:work_led|time_1us_syn[0]                               ; err_detect:err_detect|ByperrDelay[7]             ; clk          ; clk         ; 1.000        ; 0.000      ; 10.767     ;
; -10.100 ; work_led:work_led|time_1us_syn[0]                               ; err_detect:err_detect|ByperrDelay[8]             ; clk          ; clk         ; 1.000        ; 0.000      ; 10.767     ;
; -10.100 ; work_led:work_led|time_1us_syn[0]                               ; err_detect:err_detect|ByperrDelay[9]             ; clk          ; clk         ; 1.000        ; 0.000      ; 10.767     ;
; -10.000 ; err_detect:err_detect|Cnt_1ms[3]                                ; err_detect:err_detect|ByperrDelay[2]             ; clk          ; clk         ; 1.000        ; 0.000      ; 10.667     ;
; -10.000 ; err_detect:err_detect|Cnt_1ms[3]                                ; err_detect:err_detect|ByperrDelay[3]             ; clk          ; clk         ; 1.000        ; 0.000      ; 10.667     ;
; -10.000 ; err_detect:err_detect|Cnt_1ms[3]                                ; err_detect:err_detect|ByperrDelay[4]             ; clk          ; clk         ; 1.000        ; 0.000      ; 10.667     ;
; -10.000 ; err_detect:err_detect|Cnt_1ms[3]                                ; err_detect:err_detect|ByperrDelay[5]             ; clk          ; clk         ; 1.000        ; 0.000      ; 10.667     ;
; -10.000 ; err_detect:err_detect|Cnt_1ms[3]                                ; err_detect:err_detect|ByperrDelay[6]             ; clk          ; clk         ; 1.000        ; 0.000      ; 10.667     ;
; -10.000 ; err_detect:err_detect|Cnt_1ms[3]                                ; err_detect:err_detect|ByperrDelay[7]             ; clk          ; clk         ; 1.000        ; 0.000      ; 10.667     ;
; -10.000 ; err_detect:err_detect|Cnt_1ms[3]                                ; err_detect:err_detect|ByperrDelay[8]             ; clk          ; clk         ; 1.000        ; 0.000      ; 10.667     ;
; -10.000 ; err_detect:err_detect|Cnt_1ms[3]                                ; err_detect:err_detect|ByperrDelay[9]             ; clk          ; clk         ; 1.000        ; 0.000      ; 10.667     ;
; -9.998  ; fiber_rx:fiber_rx|receive_code_cnt[4]                           ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.665     ;
; -9.998  ; fiber_rx:fiber_rx|receive_code_cnt[4]                           ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.665     ;
; -9.972  ; fiber_rx:fiber_rx|divide_cnt[2]                                 ; fiber_rx:fiber_rx|HighCnt[4]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.639     ;
; -9.941  ; fiber_rx:fiber_rx|divide_cnt[0]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[0]              ; clk          ; clk         ; 1.000        ; 0.000      ; 10.608     ;
; -9.941  ; fiber_rx:fiber_rx|divide_cnt[0]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[1]              ; clk          ; clk         ; 1.000        ; 0.000      ; 10.608     ;
; -9.941  ; fiber_rx:fiber_rx|divide_cnt[0]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[2]              ; clk          ; clk         ; 1.000        ; 0.000      ; 10.608     ;
; -9.941  ; fiber_rx:fiber_rx|divide_cnt[0]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[5]              ; clk          ; clk         ; 1.000        ; 0.000      ; 10.608     ;
; -9.941  ; fiber_rx:fiber_rx|divide_cnt[0]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[3]              ; clk          ; clk         ; 1.000        ; 0.000      ; 10.608     ;
; -9.941  ; fiber_rx:fiber_rx|divide_cnt[0]                                 ; fiber_rx:fiber_rx|strat_cnt_nums[4]              ; clk          ; clk         ; 1.000        ; 0.000      ; 10.608     ;
; -9.863  ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|cnt_byp[8]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.530     ;
; -9.863  ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|cnt_byp[9]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.530     ;
; -9.863  ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|cnt_byp[10]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 10.530     ;
; -9.863  ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|cnt_byp[11]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 10.530     ;
; -9.863  ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|cnt_byp[12]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 10.530     ;
; -9.863  ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|cnt_byp[13]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 10.530     ;
; -9.863  ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|cnt_byp[14]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 10.530     ;
; -9.863  ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|cnt_byp[15]                    ; clk          ; clk         ; 1.000        ; 0.000      ; 10.530     ;
; -9.862  ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|cnt_byp[0]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.529     ;
; -9.862  ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|cnt_byp[1]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.529     ;
; -9.862  ; fiber_rx:fiber_rx|divide_cnt[3]                                 ; fiber_rx:fiber_rx|cnt_byp[2]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.529     ;
+---------+-----------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                               ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.374 ; ads7822:ads7822|sample_data[8]                               ; volt_calc:volt_calc|real_volt[8]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.595      ;
; 1.375 ; volt_calc:volt_calc|udc_volt[3]                              ; fiber_tx:fiber_tx|send_volt[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.378 ; volt_calc:volt_calc|real_volt[10]                            ; volt_calc:volt_calc|udc_volt[10]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.599      ;
; 1.381 ; fiber_rx:fiber_rx|rx_data_syn[0]                             ; fiber_rx:fiber_rx|rx_data_syn[1]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.602      ;
; 1.382 ; volt_calc:volt_calc|udc_volt[11]                             ; fiber_tx:fiber_tx|send_volt[11]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.603      ;
; 1.387 ; ads7822:ads7822|ad_syn[11]                                   ; ads7822:ads7822|sample_data[11]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.608      ;
; 1.395 ; volt_calc:volt_calc|real_volt[4]                             ; volt_calc:volt_calc|udc_volt[4]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.616      ;
; 1.401 ; ads7822:ads7822|ad_syn[7]                                    ; ads7822:ads7822|sample_data[7]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.622      ;
; 1.402 ; volt_calc:volt_calc|real_volt[1]                             ; volt_calc:volt_calc|udc_volt[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.623      ;
; 1.412 ; ads7822:ads7822|ad_syn[0]                                    ; ads7822:ads7822|sample_data[0]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.633      ;
; 1.417 ; ads7822:ads7822|ad_syn[1]                                    ; ads7822:ads7822|sample_data[1]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.638      ;
; 1.640 ; work_led:work_led|cnt_500ms[5]                               ; work_led:work_led|cnt_500ms[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.861      ;
; 1.644 ; ads7822:ads7822|ad_syn[2]                                    ; ads7822:ads7822|sample_data[2]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.865      ;
; 1.646 ; volt_calc:volt_calc|real_volt[3]                             ; volt_calc:volt_calc|DCOV                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.867      ;
; 1.658 ; pwm_out:pwm_out|RDCnt[8]                                     ; pwm_out:pwm_out|RDCnt[8]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.879      ;
; 1.659 ; err_detect:err_detect|Cnt_1ms[9]                             ; err_detect:err_detect|Cnt_1ms[9]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.661 ; pwm_out:pwm_out|RUCnt[8]                                     ; pwm_out:pwm_out|RUCnt[8]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.882      ;
; 1.661 ; pwm_out:pwm_out|LDCnt[8]                                     ; pwm_out:pwm_out|LDCnt[8]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.882      ;
; 1.661 ; fiber_rx:fiber_rx|HighCnt[4]                                 ; fiber_rx:fiber_rx|HighCnt[4]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.882      ;
; 1.661 ; ads7822:ads7822|ad_syn[5]                                    ; ads7822:ads7822|sample_data[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.882      ;
; 1.663 ; volt_calc:volt_calc|real_volt[0]                             ; volt_calc:volt_calc|udc_volt[0]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.884      ;
; 1.664 ; ads7822:ads7822|ad_syn[5]                                    ; ads7822:ads7822|ad_syn[6]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.885      ;
; 1.666 ; volt_calc:volt_calc|real_volt[9]                             ; volt_calc:volt_calc|udc_volt[9]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.887      ;
; 1.667 ; volt_calc:volt_calc|real_volt[5]                             ; volt_calc:volt_calc|udc_volt[5]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.888      ;
; 1.669 ; volt_calc:volt_calc|real_volt[2]                             ; volt_calc:volt_calc|udc_volt[2]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.890      ;
; 1.670 ; pwm_out:pwm_out|LUCnt[8]                                     ; pwm_out:pwm_out|LUCnt[8]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.673 ; fiber_rx:fiber_rx|rx_data_syn[1]                             ; fiber_rx:fiber_rx|rx_data_syn[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.894      ;
; 1.673 ; fiber_rx:fiber_rx|rx_data_syn[2]                             ; fiber_rx:fiber_rx|rx_data_syn[3]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.894      ;
; 1.677 ; work_led:work_led|cnt_1ms[9]                                 ; work_led:work_led|cnt_1ms[9]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.898      ;
; 1.679 ; ads7822:ads7822|ad_syn[3]                                    ; ads7822:ads7822|sample_data[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.900      ;
; 1.681 ; div_1us:div_1us|cnt_time[5]                                  ; work_led:work_led|time_1us_syn[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.902      ;
; 1.682 ; ads7822:ads7822|ad_syn[9]                                    ; ads7822:ads7822|sample_data[9]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.903      ;
; 1.685 ; fiber_tx:fiber_tx|send_nums[0]                               ; fiber_tx:fiber_tx|send_nums[0]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.906      ;
; 1.685 ; ads7822:ads7822|ad_trig_syn                                  ; ads7822:ads7822|ad_trig_syn1                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.906      ;
; 1.685 ; ads7822:ads7822|ad_syn[4]                                    ; ads7822:ads7822|sample_data[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.906      ;
; 1.686 ; ads7822:ads7822|ad_trig_syn                                  ; ads7822:ads7822|AD_Work                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.907      ;
; 1.686 ; ads7822:ads7822|ad_syn[10]                                   ; ads7822:ads7822|sample_data[10]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.907      ;
; 1.688 ; div_1us:div_1us|cnt_time1ms[9]                               ; err_detect:err_detect|err_high_detect:hot2|time_1us_syn[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.909      ;
; 1.714 ; fiber_tx:fiber_tx|cnt_4m[0]                                  ; fiber_tx:fiber_tx|cnt_4m[0]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.935      ;
; 1.717 ; fiber_tx:fiber_tx|cnt_4m[0]                                  ; fiber_tx:fiber_tx|cnt_4m[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.938      ;
; 1.718 ; fiber_rx:fiber_rx|divide_cnt[2]                              ; fiber_rx:fiber_rx|divide_cnt[3]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.939      ;
; 1.719 ; fiber_tx:fiber_tx|cnt_4m[0]                                  ; fiber_tx:fiber_tx|cnt_4m[3]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.940      ;
; 1.721 ; fiber_tx:fiber_tx|cnt_4m[0]                                  ; fiber_tx:fiber_tx|cnt_4m[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.744 ; fiber_rx:fiber_rx|divide_cnt[0]                              ; fiber_rx:fiber_rx|divide_cnt[0]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.965      ;
; 1.746 ; fiber_rx:fiber_rx|divide_cnt[0]                              ; fiber_rx:fiber_rx|divide_cnt[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.967      ;
; 1.767 ; ads7822:ads7822|ad_syn[8]                                    ; ads7822:ads7822|sample_data[8]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.988      ;
; 1.771 ; ads7822:ads7822|sample_data[7]                               ; volt_calc:volt_calc|real_volt[7]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.992      ;
; 1.777 ; ads7822:ads7822|sample_data[2]                               ; volt_calc:volt_calc|real_volt[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.998      ;
; 1.779 ; volt_calc:volt_calc|udc_volt[8]                              ; fiber_tx:fiber_tx|send_volt[8]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.000      ;
; 1.786 ; fiber_rx:fiber_rx|rx_data_syn[1]                             ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.007      ;
; 1.806 ; ads7822:ads7822|ad_syn[6]                                    ; ads7822:ads7822|sample_data[6]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.027      ;
; 1.820 ; work_led:work_led|time_1us_syn[0]                            ; work_led:work_led|time_1us_syn[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.041      ;
; 1.911 ; ads7822:ads7822|ad_syn[8]                                    ; ads7822:ads7822|ad_syn[9]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.132      ;
; 1.917 ; work_led:work_led|cnt_500ms[8]                               ; work_led:work_led|cnt_500ms[8]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.138      ;
; 1.920 ; ads7822:ads7822|ad_syn[7]                                    ; ads7822:ads7822|ad_syn[8]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.141      ;
; 1.921 ; volt_calc:volt_calc|real_volt[11]                            ; volt_calc:volt_calc|DCOV                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.142      ;
; 1.925 ; div_1us:div_1us|cnt_time1ms[3]                               ; div_1us:div_1us|cnt_time1ms[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.146      ;
; 1.927 ; work_led:work_led|cnt_500ms[4]                               ; work_led:work_led|cnt_500ms[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.148      ;
; 1.928 ; work_led:work_led|cnt_1ms[2]                                 ; work_led:work_led|cnt_1ms[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.149      ;
; 1.932 ; ads7822:ads7822|numer_cnt[5]                                 ; ads7822:ads7822|numer_cnt[5]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.153      ;
; 1.935 ; ads7822:ads7822|numer_cnt[3]                                 ; ads7822:ads7822|numer_cnt[3]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.156      ;
; 1.938 ; div_1us:div_1us|cnt_time1ms[0]                               ; div_1us:div_1us|cnt_time1ms[0]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.159      ;
; 1.938 ; ads7822:ads7822|ad_syn[1]                                    ; ads7822:ads7822|ad_syn[2]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.159      ;
; 1.940 ; fiber_rx:fiber_rx|verify_rx:verify_rx|fiber_verify_err       ; fiber_rx:fiber_rx|verify_rx:verify_rx|fiber_verify_err       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.161      ;
; 1.941 ; fiber_rx:fiber_rx|verify_rx:verify_rx|fiber_verify_err       ; fiber_tx:fiber_tx|send_moduleinfo[12]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.162      ;
; 1.944 ; ads7822:ads7822|ad_syn[0]                                    ; ads7822:ads7822|ad_syn[1]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.165      ;
; 1.952 ; work_led:work_led|cnt_500ms[1]                               ; work_led:work_led|cnt_500ms[1]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.173      ;
; 1.954 ; div_1us:div_1us|cnt_time[2]                                  ; div_1us:div_1us|cnt_time[3]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.175      ;
; 1.957 ; div_1us:div_1us|cnt_time[2]                                  ; work_led:work_led|time_1us_syn[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.178      ;
; 1.969 ; work_led:work_led|cnt_1ms[5]                                 ; work_led:work_led|cnt_1ms[5]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.190      ;
; 1.970 ; fiber_tx:fiber_tx|cnt_4m[3]                                  ; fiber_tx:fiber_tx|cnt_4m[3]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.191      ;
; 1.972 ; fiber_tx:fiber_tx|cnt_4m[3]                                  ; fiber_tx:fiber_tx|cnt_4m[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.193      ;
; 1.977 ; fiber_tx:fiber_tx|cnt_4m[2]                                  ; fiber_tx:fiber_tx|cnt_4m[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.198      ;
; 2.049 ; ads7822:ads7822|sample_data[6]                               ; volt_calc:volt_calc|real_volt[6]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.270      ;
; 2.079 ; err_detect:err_detect|err_high_detect:powererr|cnt_delay[13] ; err_detect:err_detect|err_high_detect:powererr|cnt_delay[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.300      ;
; 2.080 ; ads7822:ads7822|ad_cs_reg                                    ; ads7822:ads7822|ad_cs_reg                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.301      ;
; 2.080 ; err_detect:err_detect|err_high_detect:udc_low|cnt_delay[13]  ; err_detect:err_detect|err_high_detect:udc_low|cnt_delay[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.301      ;
; 2.087 ; fiber_rx:fiber_rx|start_stop                                 ; fiber_tx:fiber_tx|send_moduleinfo[12]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.308      ;
; 2.101 ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[13] ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.322      ;
; 2.107 ; ads7822:ads7822|ad_clk                                       ; ads7822:ads7822|ad_clk                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; fiber_tx:fiber_tx|send_nums[2]                               ; fiber_tx:fiber_tx|send_nums[2]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err1|cnt_delay[7]      ; err_detect:err_detect|err_high_detect:err1|cnt_delay[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err2|cnt_delay[7]      ; err_detect:err_detect|err_high_detect:err2|cnt_delay[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err3|cnt_delay[7]      ; err_detect:err_detect|err_high_detect:err3|cnt_delay[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err4|cnt_delay[7]      ; err_detect:err_detect|err_high_detect:err4|cnt_delay[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; pwm_out:pwm_out|LDCnt[0]                                     ; pwm_out:pwm_out|LDCnt[0]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.108 ; ads7822:ads7822|data_valid                                   ; ads7822:ads7822|data_valid                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.329      ;
; 2.108 ; err_high_detect:bypok_filt|cnt_delay[4]                      ; err_high_detect:bypok_filt|cnt_delay[4]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.329      ;
; 2.116 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[7] ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[8] ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[7]  ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[8]  ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; err_detect:err_detect|Cnt_1ms[0]                             ; err_detect:err_detect|Cnt_1ms[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; err_high_detect:bypok_filt|cnt_delay[7]                      ; err_high_detect:bypok_filt|cnt_delay[7]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; pwm_out:pwm_out|RDCnt[0]                                     ; pwm_out:pwm_out|RDCnt[0]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117 ; pwm_out:pwm_out|RDCnt[7]                                     ; pwm_out:pwm_out|RDCnt[7]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; pwm_out:pwm_out|RDCnt[2]                                     ; pwm_out:pwm_out|RDCnt[2]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; err_detect:err_detect|err_high_detect:err4|cnt_delay[4]      ; err_detect:err_detect|err_high_detect:err4|cnt_delay[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; err_detect:err_detect|err_high_detect:err4|cnt_delay[6]      ; err_detect:err_detect|err_high_detect:err4|cnt_delay[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; pwm_out:pwm_out|RDCnt[1]                                     ; pwm_out:pwm_out|RDCnt[1]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk                             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|AD_Work         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|AD_Work         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_clk          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_clk          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_cs_reg       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_cs_reg       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_dout_syn     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_dout_syn     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[0]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[0]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[10]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[10]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[11]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[11]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[1]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[1]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[2]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[2]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[3]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[3]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[4]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[4]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[5]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[5]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[6]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[6]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[7]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[7]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[8]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[8]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[9]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[9]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn1    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn1    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|data_valid      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|data_valid      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[0]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[0]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[1]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[1]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[2]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[2]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[3]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[3]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[4]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[4]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[5]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[5]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[0]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[0]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[1]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[1]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[2]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[2]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[3]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[3]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[4]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[4]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[5]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[5]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[9]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[5]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADout     ; clk        ; 1.664 ; 1.664 ; Rise       ; clk             ;
; BypOk     ; clk        ; 8.631 ; 8.631 ; Rise       ; clk             ;
; COMM_R    ; clk        ; 3.907 ; 3.907 ; Rise       ; clk             ;
; DCOV      ; clk        ; 7.873 ; 7.873 ; Rise       ; clk             ;
; DCUV      ; clk        ; 7.636 ; 7.636 ; Rise       ; clk             ;
; ERR[*]    ; clk        ; 8.026 ; 8.026 ; Rise       ; clk             ;
;  ERR[0]   ; clk        ; 7.590 ; 7.590 ; Rise       ; clk             ;
;  ERR[1]   ; clk        ; 7.611 ; 7.611 ; Rise       ; clk             ;
;  ERR[2]   ; clk        ; 8.026 ; 8.026 ; Rise       ; clk             ;
;  ERR[3]   ; clk        ; 5.880 ; 5.880 ; Rise       ; clk             ;
; HOT_1     ; clk        ; 8.973 ; 8.973 ; Rise       ; clk             ;
; HOT_2     ; clk        ; 9.720 ; 9.720 ; Rise       ; clk             ;
; Powerfall ; clk        ; 9.672 ; 9.672 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADout     ; clk        ; -1.110 ; -1.110 ; Rise       ; clk             ;
; BypOk     ; clk        ; -6.844 ; -6.844 ; Rise       ; clk             ;
; COMM_R    ; clk        ; -3.353 ; -3.353 ; Rise       ; clk             ;
; DCOV      ; clk        ; -6.521 ; -6.521 ; Rise       ; clk             ;
; DCUV      ; clk        ; -6.257 ; -6.257 ; Rise       ; clk             ;
; ERR[*]    ; clk        ; -5.237 ; -5.237 ; Rise       ; clk             ;
;  ERR[0]   ; clk        ; -6.208 ; -6.208 ; Rise       ; clk             ;
;  ERR[1]   ; clk        ; -6.259 ; -6.259 ; Rise       ; clk             ;
;  ERR[2]   ; clk        ; -6.014 ; -6.014 ; Rise       ; clk             ;
;  ERR[3]   ; clk        ; -5.237 ; -5.237 ; Rise       ; clk             ;
; HOT_1     ; clk        ; -6.435 ; -6.435 ; Rise       ; clk             ;
; HOT_2     ; clk        ; -7.784 ; -7.784 ; Rise       ; clk             ;
; Powerfall ; clk        ; -7.866 ; -7.866 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADclk     ; clk        ; 10.185 ; 10.185 ; Rise       ; clk             ;
; ADcon     ; clk        ; 9.882  ; 9.882  ; Rise       ; clk             ;
; BypCon    ; clk        ; 14.531 ; 14.531 ; Rise       ; clk             ;
; COMM_T    ; clk        ; 9.702  ; 9.702  ; Rise       ; clk             ;
; LDDIN     ; clk        ; 10.135 ; 10.135 ; Rise       ; clk             ;
; LED1      ; clk        ; 15.366 ; 15.366 ; Rise       ; clk             ;
; LED2      ; clk        ; 12.014 ; 12.014 ; Rise       ; clk             ;
; LED3      ; clk        ; 13.677 ; 13.677 ; Rise       ; clk             ;
; LED4      ; clk        ; 9.183  ; 9.183  ; Rise       ; clk             ;
; LED5      ; clk        ; 9.332  ; 9.332  ; Rise       ; clk             ;
; LED6      ; clk        ; 8.806  ; 8.806  ; Rise       ; clk             ;
; LUDIN     ; clk        ; 10.152 ; 10.152 ; Rise       ; clk             ;
; RDDIN     ; clk        ; 9.712  ; 9.712  ; Rise       ; clk             ;
; RUDIN     ; clk        ; 10.309 ; 10.309 ; Rise       ; clk             ;
; test[*]   ; clk        ; 9.333  ; 9.333  ; Rise       ; clk             ;
;  test[0]  ; clk        ; 8.806  ; 8.806  ; Rise       ; clk             ;
;  test[1]  ; clk        ; 9.333  ; 9.333  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADclk     ; clk        ; 10.185 ; 10.185 ; Rise       ; clk             ;
; ADcon     ; clk        ; 9.882  ; 9.882  ; Rise       ; clk             ;
; BypCon    ; clk        ; 13.027 ; 13.027 ; Rise       ; clk             ;
; COMM_T    ; clk        ; 9.702  ; 9.702  ; Rise       ; clk             ;
; LDDIN     ; clk        ; 10.135 ; 10.135 ; Rise       ; clk             ;
; LED1      ; clk        ; 12.247 ; 12.247 ; Rise       ; clk             ;
; LED2      ; clk        ; 11.247 ; 11.247 ; Rise       ; clk             ;
; LED3      ; clk        ; 12.373 ; 12.373 ; Rise       ; clk             ;
; LED4      ; clk        ; 9.183  ; 9.183  ; Rise       ; clk             ;
; LED5      ; clk        ; 9.332  ; 9.332  ; Rise       ; clk             ;
; LED6      ; clk        ; 8.806  ; 8.806  ; Rise       ; clk             ;
; LUDIN     ; clk        ; 10.152 ; 10.152 ; Rise       ; clk             ;
; RDDIN     ; clk        ; 9.712  ; 9.712  ; Rise       ; clk             ;
; RUDIN     ; clk        ; 10.309 ; 10.309 ; Rise       ; clk             ;
; test[*]   ; clk        ; 8.806  ; 8.806  ; Rise       ; clk             ;
;  test[0]  ; clk        ; 8.806  ; 8.806  ; Rise       ; clk             ;
;  test[1]  ; clk        ; 9.333  ; 9.333  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 17145    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 17145    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 142   ; 142  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 42    ; 42   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Feb 23 17:04:54 2024
Info: Command: quartus_sta driver_board -c driver_board
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'driver_board.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.949
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.949     -3697.959 clk 
Info (332146): Worst-case hold slack is 1.374
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.374         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289        -2.289 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4578 megabytes
    Info: Processing ended: Fri Feb 23 17:04:54 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


