Analysis & Synthesis report for riscv_cache_top
Mon Jun 12 14:21:24 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis IP Cores Summary
 10. Registers Removed During Synthesis
 11. Removed Registers Triggering Further Register Optimizations
 12. General Register Statistics
 13. Inverted Register Statistics
 14. Multiplexer Restructuring Statistics (Restructuring Performed)
 15. Source assignments for inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|altsyncram_d2u2:altsyncram1
 16. Parameter Settings for User Entity Instance: inst_ram:inst_ram|altsyncram:altsyncram_component
 17. altsyncram Parameter Settings by Entity Instance
 18. Port Connectivity Checks: "inst_ram:inst_ram"
 19. Port Connectivity Checks: "cache:cache1"
 20. In-System Memory Content Editor Settings
 21. Elapsed Time Per Partition
 22. Analysis & Synthesis Messages
 23. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Mon Jun 12 14:21:23 2017       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; riscv_cache_top                             ;
; Top-level Entity Name              ; riscv_cache_top                             ;
; Family                             ; Cyclone IV GX                               ;
; Total logic elements               ; 17,918                                      ;
;     Total combinational functions  ; 9,110                                       ;
;     Dedicated logic registers      ; 9,637                                       ;
; Total registers                    ; 9637                                        ;
; Total pins                         ; 146                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 4,456,448                                   ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total GXB Receiver Channel PCS     ; 0                                           ;
; Total GXB Receiver Channel PMA     ; 0                                           ;
; Total GXB Transmitter Channel PCS  ; 0                                           ;
; Total GXB Transmitter Channel PMA  ; 0                                           ;
; Total PLLs                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP4CGX150DF31C7    ;                    ;
; Top-level entity name                                                      ; riscv_cache_top    ; riscv_cache_top    ;
; Family name                                                                ; Cyclone IV GX      ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   1.4%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                        ;
+-----------------------------------+-----------------+----------------------------------------+----------------------------------------------------------------------+---------+
; File Name with User-Entered Path  ; Used in Netlist ; File Type                              ; File Name with Absolute Path                                         ; Library ;
+-----------------------------------+-----------------+----------------------------------------+----------------------------------------------------------------------+---------+
; ../src/riscv_cache_top.sv         ; yes             ; User SystemVerilog HDL File            ; C:/Workspace/TG/riscv_cache_sv/src/riscv_cache_top.sv                ;         ;
; ../src/inst_ram.vhd               ; yes             ; User Wizard-Generated File             ; C:/Workspace/TG/riscv_cache_sv/src/inst_ram.vhd                      ;         ;
; ../src/cache_structs_def.sv       ; yes             ; User SystemVerilog HDL File            ; C:/Workspace/TG/riscv_cache_sv/src/cache_structs_def.sv              ;         ;
; ../src/cache.sv                   ; yes             ; User SystemVerilog HDL File            ; C:/Workspace/TG/riscv_cache_sv/src/cache.sv                          ;         ;
; altsyncram.tdf                    ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/altsyncram.tdf        ;         ;
; stratix_ram_block.inc             ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/stratix_ram_block.inc ;         ;
; lpm_mux.inc                       ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/lpm_mux.inc           ;         ;
; lpm_decode.inc                    ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/lpm_decode.inc        ;         ;
; aglobal131.inc                    ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/aglobal131.inc        ;         ;
; a_rdenreg.inc                     ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/a_rdenreg.inc         ;         ;
; altrom.inc                        ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/altrom.inc            ;         ;
; altram.inc                        ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/altram.inc            ;         ;
; altdpram.inc                      ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/altdpram.inc          ;         ;
; db/altsyncram_bd04.tdf            ; yes             ; Auto-Generated Megafunction            ; C:/Workspace/TG/riscv_cache_sv/sint/db/altsyncram_bd04.tdf           ;         ;
; db/altsyncram_d2u2.tdf            ; yes             ; Auto-Generated Megafunction            ; C:/Workspace/TG/riscv_cache_sv/sint/db/altsyncram_d2u2.tdf           ;         ;
; C:/Workspace/TG/inst_gen/inst.mif ; yes             ; Auto-Found Memory Initialization File  ; C:/Workspace/TG/inst_gen/inst.mif                                    ;         ;
; db/decode_l0b.tdf                 ; yes             ; Auto-Generated Megafunction            ; C:/Workspace/TG/riscv_cache_sv/sint/db/decode_l0b.tdf                ;         ;
; db/decode_eca.tdf                 ; yes             ; Auto-Generated Megafunction            ; C:/Workspace/TG/riscv_cache_sv/sint/db/decode_eca.tdf                ;         ;
; db/mux_rsb.tdf                    ; yes             ; Auto-Generated Megafunction            ; C:/Workspace/TG/riscv_cache_sv/sint/db/mux_rsb.tdf                   ;         ;
; sld_mod_ram_rom.vhd               ; yes             ; Encrypted Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/sld_mod_ram_rom.vhd   ;         ;
; sld_rom_sr.vhd                    ; yes             ; Encrypted Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/sld_rom_sr.vhd        ;         ;
; sld_hub.vhd                       ; yes             ; Encrypted Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/sld_hub.vhd           ;         ;
; sld_jtag_hub.vhd                  ; yes             ; Encrypted Megafunction                 ; c:/altera/13.1/quartus/libraries/megafunctions/sld_jtag_hub.vhd      ;         ;
+-----------------------------------+-----------------+----------------------------------------+----------------------------------------------------------------------+---------+


+---------------------------------------------+
; Analysis & Synthesis Resource Usage Summary ;
+--------------------------+------------------+
; Resource                 ; Usage            ;
+--------------------------+------------------+
; I/O pins                 ; 146              ;
; Total memory bits        ; 4456448          ;
; DSP block 9-bit elements ; 0                ;
; Maximum fan-out node     ; clk~input        ;
; Maximum fan-out          ; 9992             ;
; Total fan-out            ; 82869            ;
; Average fan-out          ; 4.23             ;
+--------------------------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                          ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                            ; Library Name ;
+---------------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |riscv_cache_top                                                    ; 9110 (29)         ; 9637 (67)    ; 4456448     ; 0            ; 0       ; 0         ; 0         ; 146  ; 0            ; |riscv_cache_top                                                                                                                                                               ; work         ;
;    |cache:cache1|                                                   ; 8292 (8292)       ; 9378 (9378)  ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |riscv_cache_top|cache:cache1                                                                                                                                                  ; work         ;
;    |inst_ram:inst_ram|                                              ; 673 (0)           ; 112 (0)      ; 4456448     ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |riscv_cache_top|inst_ram:inst_ram                                                                                                                                             ; work         ;
;       |altsyncram:altsyncram_component|                             ; 673 (0)           ; 112 (0)      ; 4456448     ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |riscv_cache_top|inst_ram:inst_ram|altsyncram:altsyncram_component                                                                                                             ; work         ;
;          |altsyncram_bd04:auto_generated|                           ; 673 (0)           ; 112 (0)      ; 4456448     ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |riscv_cache_top|inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated                                                                              ; work         ;
;             |altsyncram_d2u2:altsyncram1|                           ; 536 (0)           ; 6 (6)        ; 4456448     ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |riscv_cache_top|inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|altsyncram_d2u2:altsyncram1                                                  ; work         ;
;                |decode_eca:rden_decode_a|                           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |riscv_cache_top|inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|altsyncram_d2u2:altsyncram1|decode_eca:rden_decode_a                         ; work         ;
;                |decode_eca:rden_decode_b|                           ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |riscv_cache_top|inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|altsyncram_d2u2:altsyncram1|decode_eca:rden_decode_b                         ; work         ;
;                |decode_l0b:decode5|                                 ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |riscv_cache_top|inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|altsyncram_d2u2:altsyncram1|decode_l0b:decode5                               ; work         ;
;                |mux_rsb:mux6|                                       ; 240 (240)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |riscv_cache_top|inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|altsyncram_d2u2:altsyncram1|mux_rsb:mux6                                     ; work         ;
;                |mux_rsb:mux7|                                       ; 272 (272)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |riscv_cache_top|inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|altsyncram_d2u2:altsyncram1|mux_rsb:mux7                                     ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                             ; 137 (115)         ; 106 (97)     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |riscv_cache_top|inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 22 (22)           ; 9 (9)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |riscv_cache_top|inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ; work         ;
;    |sld_hub:auto_hub|                                               ; 116 (1)           ; 80 (0)       ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |riscv_cache_top|sld_hub:auto_hub                                                                                                                                              ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                ; 115 (78)          ; 80 (52)      ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |riscv_cache_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                 ; work         ;
;          |sld_rom_sr:hub_info_reg|                                  ; 20 (20)           ; 9 (9)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |riscv_cache_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                         ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                ; 17 (17)           ; 19 (19)      ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |riscv_cache_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                       ; work         ;
+---------------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+---------+-----------------------------------+
; Name                                                                                                                    ; Type ; Mode           ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF                               ;
+-------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+---------+-----------------------------------+
; inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|altsyncram_d2u2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; 65536        ; 68           ; 65536        ; 68           ; 4456448 ; C:/Workspace/TG/inst_gen/inst.mif ;
+-------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+---------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                ;
+--------+--------------+---------+--------------+--------------+------------------------------------+-------------------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                    ; IP Include File                                 ;
+--------+--------------+---------+--------------+--------------+------------------------------------+-------------------------------------------------+
; Altera ; RAM: 1-PORT  ; N/A     ; N/A          ; N/A          ; |riscv_cache_top|inst_ram:inst_ram ; C:/Workspace/TG/riscv_cache_sv/src/inst_ram.vhd ;
+--------+--------------+---------+--------------+--------------+------------------------------------+-------------------------------------------------+


+---------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                              ;
+----------------------------------------+----------------------------------------+
; Register name                          ; Reason for Removal                     ;
+----------------------------------------+----------------------------------------+
; current_st[3..31]                      ; Stuck at GND due to stuck port data_in ;
; cache:cache1|state[3..30]              ; Merged with cache:cache1|state[31]     ;
; cache:cache1|state[31]                 ; Stuck at GND due to stuck port data_in ;
; cache:cache1|rep_buf.addr[0]           ; Stuck at GND due to stuck port data_in ;
; Total Number of Removed Registers = 59 ;                                        ;
+----------------------------------------+----------------------------------------+


+---------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                 ;
+------------------------+---------------------------+----------------------------------------+
; Register name          ; Reason for Removal        ; Registers Removed due to This Register ;
+------------------------+---------------------------+----------------------------------------+
; cache:cache1|state[31] ; Stuck at GND              ; cache:cache1|rep_buf.addr[0]           ;
;                        ; due to stuck port data_in ;                                        ;
+------------------------+---------------------------+----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 9637  ;
; Number of registers using Synchronous Clear  ; 23    ;
; Number of registers using Synchronous Load   ; 96    ;
; Number of registers using Asynchronous Clear ; 350   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 9331  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+----------------------------------------------------------------------------------------+
; Inverted Register Statistics                                                           ;
+------------------------------------------------------------------------------+---------+
; Inverted Register                                                            ; Fan out ;
+------------------------------------------------------------------------------+---------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2] ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1] ; 3       ;
; Total number of inverted registers = 3                                       ;         ;
+------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                                                                                               ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                                                                                                     ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |riscv_cache_top|inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[6]                                     ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |riscv_cache_top|inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                ;
; 4:1                ; 68 bits   ; 136 LEs       ; 136 LEs              ; 0 LEs                  ; Yes        ; |riscv_cache_top|inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]                                                ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[31][1][11]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[31][0][25]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[31][1][2]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[31][0][30]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[31][1][13]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[31][0][24]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[31][1][3]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[31][0][13]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[30][1][21]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[30][0][6]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[30][1][18]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[30][0][5]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[30][1][23]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[30][0][7]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[30][1][8]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[30][0][28]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[29][1][8]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[29][0][2]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[29][1][16]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[29][0][15]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[29][1][24]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[29][0][12]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[29][1][18]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[29][0][7]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[28][1][4]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[28][0][25]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[28][1][10]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[28][0][25]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[28][1][28]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[28][0][13]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[28][1][25]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[28][0][13]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[27][1][1]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[27][0][5]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[27][1][23]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[27][0][2]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[27][1][9]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[27][0][0]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[27][1][28]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[27][0][1]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[26][1][31]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[26][0][21]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[26][1][0]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[26][0][5]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[26][1][30]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[26][0][18]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[26][1][25]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[26][0][2]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[25][1][5]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[25][0][16]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[25][1][27]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[25][0][12]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[25][1][3]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[25][0][17]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[25][1][13]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[25][0][30]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[24][1][23]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[24][0][13]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[24][1][23]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[24][0][0]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[24][1][4]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[24][0][29]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[24][1][7]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[24][0][26]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[23][1][29]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[23][0][12]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[23][1][4]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[23][0][24]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[23][1][4]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[23][0][26]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[23][1][4]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[23][0][21]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[22][1][14]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[22][0][23]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[22][1][15]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[22][0][6]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[22][1][11]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[22][0][16]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[22][1][22]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[22][0][29]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[21][1][13]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[21][0][22]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[21][1][24]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[21][0][30]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[21][1][0]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[21][0][12]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[21][1][18]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[21][0][20]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[20][1][7]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[20][0][11]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[20][1][17]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[20][0][16]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[20][1][17]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[20][0][9]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[20][1][19]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[20][0][14]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[19][1][11]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[19][0][29]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[19][1][10]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[19][0][16]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[19][1][13]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[19][0][31]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[19][1][24]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[19][0][25]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[18][1][15]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[18][0][31]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[18][1][6]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[18][0][31]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[18][1][0]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[18][0][0]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[18][1][19]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[18][0][12]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[17][1][17]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[17][0][5]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[17][1][6]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[17][0][27]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[17][1][27]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[17][0][29]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[17][1][6]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[17][0][1]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[16][1][13]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[16][0][9]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[16][1][14]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[16][0][9]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[16][1][20]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[16][0][2]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[16][1][11]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[16][0][7]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[15][1][0]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[15][0][7]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[15][1][10]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[15][0][11]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[15][1][9]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[15][0][17]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[15][1][22]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[15][0][25]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[14][1][26]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[14][0][0]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[14][1][13]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[14][0][15]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[14][1][20]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[14][0][18]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[14][1][16]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[14][0][7]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[13][1][30]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[13][0][7]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[13][1][28]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[13][0][28]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[13][1][9]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[13][0][23]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[13][1][14]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[13][0][23]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[12][1][17]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[12][0][24]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[12][1][24]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[12][0][25]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[12][1][15]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[12][0][7]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[12][1][27]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[12][0][24]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[11][1][14]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[11][0][5]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[11][1][26]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[11][0][30]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[11][1][22]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[11][0][17]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[11][1][4]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[11][0][23]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[10][1][18]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[10][0][14]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[10][1][0]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[10][0][29]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[10][1][24]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[10][0][14]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[10][1][25]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[10][0][20]                                                                                                                                          ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[9][1][23]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[9][0][29]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[9][1][13]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[9][0][8]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[9][1][26]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[9][0][23]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[9][1][8]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[9][0][1]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[8][1][30]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[8][0][21]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[8][1][2]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[8][0][4]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[8][1][10]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[8][0][4]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[8][1][11]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[8][0][17]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[7][1][0]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[7][0][1]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[7][1][21]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[7][0][1]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[7][1][5]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[7][0][6]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[7][1][20]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[7][0][7]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[6][1][24]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[6][0][9]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[6][1][10]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[6][0][30]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[6][1][31]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[6][0][19]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[6][1][19]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[6][0][16]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[5][1][31]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[5][0][28]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[5][1][5]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[5][0][19]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[5][1][14]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[5][0][11]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[5][1][19]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[5][0][22]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[4][1][21]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[4][0][12]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[4][1][26]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[4][0][19]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[4][1][17]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[4][0][11]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[4][1][21]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[4][0][4]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[3][1][18]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[3][0][29]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[3][1][11]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[3][0][27]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[3][1][21]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[3][0][29]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[3][1][6]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[3][0][27]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[2][1][3]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[2][0][4]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[2][1][18]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[2][0][1]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[2][1][4]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[2][0][27]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[2][1][17]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[2][0][23]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[1][1][2]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[1][0][20]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[1][1][23]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[1][0][22]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[1][1][6]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[1][0][14]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[1][1][0]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[1][0][30]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[0][1][5]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[0].data[0][0][28]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[0][1][28]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[1].data[0][0][29]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[0][1][15]                                                                                                                                           ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[2].data[0][0][7]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[0][1][7]                                                                                                                                            ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|sets[3].data[0][0][27]                                                                                                                                           ;
; 5:1                ; 5 bits    ; 15 LEs        ; 5 LEs                ; 10 LEs                 ; Yes        ; |riscv_cache_top|inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4] ;
; 24:1               ; 4 bits    ; 64 LEs        ; 52 LEs               ; 12 LEs                 ; Yes        ; |riscv_cache_top|inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]      ;
; 10:1               ; 5 bits    ; 30 LEs        ; 5 LEs                ; 25 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|rep_buf.addr[1]                                                                                                                                                  ;
; 10:1               ; 6 bits    ; 36 LEs        ; 6 LEs                ; 30 LEs                 ; Yes        ; |riscv_cache_top|cache:cache1|line_count[4]                                                                                                                                                    ;
; 264:1              ; 70 bits   ; 12320 LEs     ; 5950 LEs             ; 6370 LEs               ; Yes        ; |riscv_cache_top|cache:cache1|rep_buf.data[0][5]                                                                                                                                               ;
; 3:1                ; 65 bits   ; 130 LEs       ; 65 LEs               ; 65 LEs                 ; No         ; |riscv_cache_top|cache:cache1|mem_req.data[0][10]                                                                                                                                              ;
; 32:1               ; 2 bits    ; 42 LEs        ; 42 LEs               ; 0 LEs                  ; No         ; |riscv_cache_top|cache:cache1|Mux39                                                                                                                                                            ;
; 32:1               ; 28 bits   ; 588 LEs       ; 588 LEs              ; 0 LEs                  ; No         ; |riscv_cache_top|cache:cache1|Mux120                                                                                                                                                           ;
; 128:1              ; 2 bits    ; 170 LEs       ; 170 LEs              ; 0 LEs                  ; No         ; |riscv_cache_top|cache:cache1|Mux2566                                                                                                                                                          ;
; 128:1              ; 2 bits    ; 170 LEs       ; 170 LEs              ; 0 LEs                  ; No         ; |riscv_cache_top|cache:cache1|Mux190                                                                                                                                                           ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |riscv_cache_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                            ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |riscv_cache_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                               ;
; 5:1                ; 5 bits    ; 15 LEs        ; 5 LEs                ; 10 LEs                 ; Yes        ; |riscv_cache_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                         ;
; 6:1                ; 4 bits    ; 16 LEs        ; 4 LEs                ; 12 LEs                 ; Yes        ; |riscv_cache_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                     ;
; 34:1               ; 4 bits    ; 88 LEs        ; 60 LEs               ; 28 LEs                 ; Yes        ; |riscv_cache_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                              ;
; 20:1               ; 4 bits    ; 52 LEs        ; 32 LEs               ; 20 LEs                 ; Yes        ; |riscv_cache_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                              ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|altsyncram_d2u2:altsyncram1 ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                    ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                     ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: inst_ram:inst_ram|altsyncram:altsyncram_component ;
+------------------------------------+-----------------------------------+-----------------------+
; Parameter Name                     ; Value                             ; Type                  ;
+------------------------------------+-----------------------------------+-----------------------+
; BYTE_SIZE_BLOCK                    ; 8                                 ; Untyped               ;
; AUTO_CARRY_CHAINS                  ; ON                                ; AUTO_CARRY            ;
; IGNORE_CARRY_BUFFERS               ; OFF                               ; IGNORE_CARRY          ;
; AUTO_CASCADE_CHAINS                ; ON                                ; AUTO_CASCADE          ;
; IGNORE_CASCADE_BUFFERS             ; OFF                               ; IGNORE_CASCADE        ;
; WIDTH_BYTEENA                      ; 1                                 ; Untyped               ;
; OPERATION_MODE                     ; SINGLE_PORT                       ; Untyped               ;
; WIDTH_A                            ; 68                                ; Signed Integer        ;
; WIDTHAD_A                          ; 16                                ; Signed Integer        ;
; NUMWORDS_A                         ; 65536                             ; Signed Integer        ;
; OUTDATA_REG_A                      ; UNREGISTERED                      ; Untyped               ;
; ADDRESS_ACLR_A                     ; NONE                              ; Untyped               ;
; OUTDATA_ACLR_A                     ; NONE                              ; Untyped               ;
; WRCONTROL_ACLR_A                   ; NONE                              ; Untyped               ;
; INDATA_ACLR_A                      ; NONE                              ; Untyped               ;
; BYTEENA_ACLR_A                     ; NONE                              ; Untyped               ;
; WIDTH_B                            ; 1                                 ; Signed Integer        ;
; WIDTHAD_B                          ; 1                                 ; Signed Integer        ;
; NUMWORDS_B                         ; 0                                 ; Signed Integer        ;
; INDATA_REG_B                       ; CLOCK1                            ; Untyped               ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                            ; Untyped               ;
; RDCONTROL_REG_B                    ; CLOCK1                            ; Untyped               ;
; ADDRESS_REG_B                      ; CLOCK1                            ; Untyped               ;
; OUTDATA_REG_B                      ; UNREGISTERED                      ; Untyped               ;
; BYTEENA_REG_B                      ; CLOCK1                            ; Untyped               ;
; INDATA_ACLR_B                      ; NONE                              ; Untyped               ;
; WRCONTROL_ACLR_B                   ; NONE                              ; Untyped               ;
; ADDRESS_ACLR_B                     ; NONE                              ; Untyped               ;
; OUTDATA_ACLR_B                     ; NONE                              ; Untyped               ;
; RDCONTROL_ACLR_B                   ; NONE                              ; Untyped               ;
; BYTEENA_ACLR_B                     ; NONE                              ; Untyped               ;
; WIDTH_BYTEENA_A                    ; 1                                 ; Signed Integer        ;
; WIDTH_BYTEENA_B                    ; 1                                 ; Signed Integer        ;
; RAM_BLOCK_TYPE                     ; AUTO                              ; Untyped               ;
; BYTE_SIZE                          ; 8                                 ; Signed Integer        ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                         ; Untyped               ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ              ; Untyped               ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ              ; Untyped               ;
; INIT_FILE                          ; C:/Workspace/TG/inst_gen/inst.mif ; Untyped               ;
; INIT_FILE_LAYOUT                   ; PORT_A                            ; Untyped               ;
; MAXIMUM_DEPTH                      ; 0                                 ; Signed Integer        ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                            ; Untyped               ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                            ; Untyped               ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                            ; Untyped               ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                            ; Untyped               ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                   ; Untyped               ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                   ; Untyped               ;
; ENABLE_ECC                         ; FALSE                             ; Untyped               ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                             ; Untyped               ;
; WIDTH_ECCSTATUS                    ; 3                                 ; Signed Integer        ;
; DEVICE_FAMILY                      ; Cyclone IV GX                     ; Untyped               ;
; CBXI_PARAMETER                     ; altsyncram_bd04                   ; Untyped               ;
+------------------------------------+-----------------------------------+-----------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                              ;
+-------------------------------------------+---------------------------------------------------+
; Name                                      ; Value                                             ;
+-------------------------------------------+---------------------------------------------------+
; Number of entity instances                ; 1                                                 ;
; Entity Instance                           ; inst_ram:inst_ram|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                       ;
;     -- WIDTH_A                            ; 68                                                ;
;     -- NUMWORDS_A                         ; 65536                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                      ;
;     -- WIDTH_B                            ; 1                                                 ;
;     -- NUMWORDS_B                         ; 0                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                            ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                      ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                              ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                         ;
+-------------------------------------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "inst_ram:inst_ram"                                                                       ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; wren      ; Input  ; Info     ; Stuck at GND                                                                        ;
; data      ; Input  ; Info     ; Stuck at GND                                                                        ;
; q[63..46] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; q[33..32] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "cache:cache1"                                                                                ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+
; Port          ; Type   ; Severity ; Details                                                                             ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+
; proc_res_data ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; In-System Memory Content Editor Settings                                                                                                     ;
+----------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------+
; Instance Index ; Instance ID ; Width ; Depth ; Mode       ; Hierarchy Location                                                               ;
+----------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------+
; 0              ; ram         ; 68    ; 65536 ; Read/Write ; inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated ;
+----------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------+


+---------------------------------+
; Elapsed Time Per Partition      ;
+------------------+--------------+
; Partition Name   ; Elapsed Time ;
+------------------+--------------+
; Top              ; 00:00:58     ;
; sld_hub:auto_hub ; 00:00:00     ;
+------------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Mon Jun 12 14:20:03 2017
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off riscv_cache_top -c riscv_cache_top
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (12021): Found 1 design units, including 1 entities, in source file /workspace/tg/riscv_cache_sv/src/riscv_cache_top.sv
    Info (12023): Found entity 1: riscv_cache_top
Info (12021): Found 2 design units, including 1 entities, in source file /workspace/tg/riscv_cache_sv/src/inst_ram.vhd
    Info (12022): Found design unit 1: inst_ram-SYN
    Info (12023): Found entity 1: inst_ram
Info (12021): Found 1 design units, including 0 entities, in source file /workspace/tg/riscv_cache_sv/src/cache_structs_def.sv
    Info (12022): Found design unit 1: cache_structs_def (SystemVerilog)
Info (12021): Found 1 design units, including 1 entities, in source file /workspace/tg/riscv_cache_sv/src/cache.sv
    Info (12023): Found entity 1: cache
Info (12127): Elaborating entity "riscv_cache_top" for the top level hierarchy
Warning (10230): Verilog HDL assignment warning at riscv_cache_top.sv(77): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at riscv_cache_top.sv(84): truncated value with size 30 to match size of target (12)
Info (12128): Elaborating entity "cache" for hierarchy "cache:cache1"
Warning (10036): Verilog HDL or VHDL warning at cache.sv(40): object "offset_buf" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cache.sv(45): object "write_data_ack" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cache.sv(56): object "hit" assigned a value but never read
Warning (10230): Verilog HDL assignment warning at cache.sv(166): truncated value with size 32 to match size of target (2)
Warning (10230): Verilog HDL assignment warning at cache.sv(183): truncated value with size 6 to match size of target (5)
Warning (10230): Verilog HDL assignment warning at cache.sv(186): truncated value with size 32 to match size of target (6)
Warning (10230): Verilog HDL assignment warning at cache.sv(189): truncated value with size 32 to match size of target (6)
Warning (10230): Verilog HDL assignment warning at cache.sv(194): truncated value with size 32 to match size of target (3)
Warning (10230): Verilog HDL assignment warning at cache.sv(199): truncated value with size 32 to match size of target (3)
Info (10008): Verilog HDL or VHDL information: EDA Netlist Writer cannot regroup multidimensional array "sets" into its bus
Info (12128): Elaborating entity "inst_ram" for hierarchy "inst_ram:inst_ram"
Info (12128): Elaborating entity "altsyncram" for hierarchy "inst_ram:inst_ram|altsyncram:altsyncram_component"
Info (12130): Elaborated megafunction instantiation "inst_ram:inst_ram|altsyncram:altsyncram_component"
Info (12133): Instantiated megafunction "inst_ram:inst_ram|altsyncram:altsyncram_component" with the following parameter:
    Info (12134): Parameter "address_aclr_a" = "UNUSED"
    Info (12134): Parameter "address_aclr_b" = "NONE"
    Info (12134): Parameter "address_reg_b" = "CLOCK1"
    Info (12134): Parameter "byte_size" = "8"
    Info (12134): Parameter "byteena_aclr_a" = "UNUSED"
    Info (12134): Parameter "byteena_aclr_b" = "NONE"
    Info (12134): Parameter "byteena_reg_b" = "CLOCK1"
    Info (12134): Parameter "clock_enable_core_a" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_core_b" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_input_b" = "NORMAL"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_b" = "NORMAL"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV"
    Info (12134): Parameter "ecc_pipeline_stage_enabled" = "FALSE"
    Info (12134): Parameter "enable_ecc" = "FALSE"
    Info (12134): Parameter "implement_in_les" = "OFF"
    Info (12134): Parameter "indata_aclr_a" = "UNUSED"
    Info (12134): Parameter "indata_aclr_b" = "NONE"
    Info (12134): Parameter "indata_reg_b" = "CLOCK1"
    Info (12134): Parameter "init_file" = "C:/Workspace/TG/inst_gen/inst.mif"
    Info (12134): Parameter "init_file_layout" = "PORT_A"
    Info (12134): Parameter "maximum_depth" = "0"
    Info (12134): Parameter "numwords_a" = "65536"
    Info (12134): Parameter "numwords_b" = "0"
    Info (12134): Parameter "operation_mode" = "SINGLE_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_aclr_b" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "outdata_reg_b" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "ram_block_type" = "AUTO"
    Info (12134): Parameter "rdcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "rdcontrol_reg_b" = "CLOCK1"
    Info (12134): Parameter "read_during_write_mode_mixed_ports" = "DONT_CARE"
    Info (12134): Parameter "read_during_write_mode_port_a" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "read_during_write_mode_port_b" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "stratixiv_m144k_allow_dual_clocks" = "ON"
    Info (12134): Parameter "width_a" = "68"
    Info (12134): Parameter "width_b" = "1"
    Info (12134): Parameter "width_byteena_a" = "1"
    Info (12134): Parameter "width_byteena_b" = "1"
    Info (12134): Parameter "width_eccstatus" = "3"
    Info (12134): Parameter "widthad_a" = "16"
    Info (12134): Parameter "widthad_b" = "1"
    Info (12134): Parameter "wrcontrol_aclr_a" = "UNUSED"
    Info (12134): Parameter "wrcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "wrcontrol_wraddress_reg_b" = "CLOCK1"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=YES,INSTANCE_NAME=ram"
    Info (12134): Parameter "lpm_type" = "altsyncram"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_bd04.tdf
    Info (12023): Found entity 1: altsyncram_bd04
Info (12128): Elaborating entity "altsyncram_bd04" for hierarchy "inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_d2u2.tdf
    Info (12023): Found entity 1: altsyncram_d2u2
Info (12128): Elaborating entity "altsyncram_d2u2" for hierarchy "inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|altsyncram_d2u2:altsyncram1"
Critical Warning (127005): Memory depth (65536) in the design file differs from memory depth (32) in the Memory Initialization File "C:/Workspace/TG/inst_gen/inst.mif" -- setting initial value for remaining addresses to 0
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_l0b.tdf
    Info (12023): Found entity 1: decode_l0b
Info (12128): Elaborating entity "decode_l0b" for hierarchy "inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|altsyncram_d2u2:altsyncram1|decode_l0b:decode4"
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_eca.tdf
    Info (12023): Found entity 1: decode_eca
Info (12128): Elaborating entity "decode_eca" for hierarchy "inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|altsyncram_d2u2:altsyncram1|decode_eca:rden_decode_a"
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_rsb.tdf
    Info (12023): Found entity 1: mux_rsb
Info (12128): Elaborating entity "mux_rsb" for hierarchy "inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|altsyncram_d2u2:altsyncram1|mux_rsb:mux6"
Info (12128): Elaborating entity "sld_mod_ram_rom" for hierarchy "inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|sld_mod_ram_rom:mgl_prim2"
Info (12130): Elaborated megafunction instantiation "inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|sld_mod_ram_rom:mgl_prim2"
Info (12133): Instantiated megafunction "inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|sld_mod_ram_rom:mgl_prim2" with the following parameter:
    Info (12134): Parameter "CVALUE" = "00000000000000000000000000000000000000000000000000000000000000000000"
    Info (12134): Parameter "IS_DATA_IN_RAM" = "1"
    Info (12134): Parameter "IS_READABLE" = "1"
    Info (12134): Parameter "NODE_NAME" = "1918987520"
    Info (12134): Parameter "NUMWORDS" = "65536"
    Info (12134): Parameter "SHIFT_COUNT_BITS" = "7"
    Info (12134): Parameter "WIDTH_WORD" = "68"
    Info (12134): Parameter "WIDTHAD" = "16"
Info (12128): Elaborating entity "sld_rom_sr" for hierarchy "inst_ram:inst_ram|altsyncram:altsyncram_component|altsyncram_bd04:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr"
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "mrq_addr[0]" is stuck at GND
Info (286031): Timing-Driven Synthesis is running on partition "Top"
Info (13000): Registers with preset signals will power-up high
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "sld_hub:auto_hub|receive[0][0]" is stuck at GND
Info (286031): Timing-Driven Synthesis is running on partition "sld_hub:auto_hub"
Info (144001): Generated suppressed messages file C:/Workspace/TG/riscv_cache_sv/sint/output_files/riscv_cache_top.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 18879 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 70 input pins
    Info (21059): Implemented 80 output pins
    Info (21061): Implemented 18184 logic cells
    Info (21064): Implemented 544 RAM segments
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 838 megabytes
    Info: Processing ended: Mon Jun 12 14:21:24 2017
    Info: Elapsed time: 00:01:21
    Info: Total CPU time (on all processors): 00:01:14


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/Workspace/TG/riscv_cache_sv/sint/output_files/riscv_cache_top.map.smsg.


