Analysis & Synthesis report for avr_core
Sat Feb 17 12:09:17 2018
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis DSP Block Usage Summary
 10. Analysis & Synthesis IP Cores Summary
 11. State Machine - |avr_core|reg_inst
 12. State Machine - |avr_core|state
 13. Registers Removed During Synthesis
 14. General Register Statistics
 15. Multiplexer Restructuring Statistics (Restructuring Performed)
 16. Source assignments for inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated
 17. Source assignments for ram0:ram_0_0|altsyncram:altsyncram_component|altsyncram_bsq3:auto_generated
 18. Parameter Settings for User Entity Instance: multiply:mult|lpm_mult:lpm_mult_component
 19. Parameter Settings for User Entity Instance: inst_mem:inst_mem_0|altsyncram:altsyncram_component
 20. Parameter Settings for User Entity Instance: ram0:ram_0_0|altsyncram:altsyncram_component
 21. lpm_mult Parameter Settings by Entity Instance
 22. altsyncram Parameter Settings by Entity Instance
 23. Port Connectivity Checks: "inst_mem:inst_mem_0"
 24. Post-Synthesis Netlist Statistics for Top Partition
 25. Elapsed Time Per Partition
 26. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Sat Feb 17 12:09:16 2018       ;
; Quartus Prime Version              ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                      ; avr_core                                    ;
; Top-level Entity Name              ; avr_core                                    ;
; Family                             ; MAX 10                                      ;
; Total logic elements               ; 3,932                                       ;
;     Total combinational functions  ; 3,619                                       ;
;     Dedicated logic registers      ; 975                                         ;
; Total registers                    ; 975                                         ;
; Total pins                         ; 34                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,048,576                                   ;
; Embedded Multiplier 9-bit elements ; 1                                           ;
; Total PLLs                         ; 0                                           ;
; UFM blocks                         ; 0                                           ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; 10M08SAE144C8GES   ;                    ;
; Top-level entity name                                                      ; avr_core           ; avr_core           ;
; Family name                                                                ; MAX 10             ; Cyclone V          ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; OpenCore Plus hardware evaluation                                          ; Enable             ; Enable             ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
;     Processor 3            ;   0.0%      ;
;     Processor 4            ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                               ;
+----------------------------------+-----------------+----------------------------------------+------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                              ; File Name with Absolute Path                                                 ; Library ;
+----------------------------------+-----------------+----------------------------------------+------------------------------------------------------------------------------+---------+
; inst_mem.vhd                     ; yes             ; User Wizard-Generated File             ; C:/intelFPGA_lite/17.0/avr_core/inst_mem.vhd                                 ;         ;
; avr_core.vhd                     ; yes             ; User VHDL File                         ; C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd                                 ;         ;
; multiply.vhd                     ; yes             ; User Wizard-Generated File             ; C:/intelFPGA_lite/17.0/avr_core/multiply.vhd                                 ;         ;
; ram0.vhd                         ; yes             ; User Wizard-Generated File             ; C:/intelFPGA_lite/17.0/avr_core/ram0.vhd                                     ;         ;
; lpm_mult.tdf                     ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.0/quartus/libraries/megafunctions/lpm_mult.tdf          ;         ;
; aglobal170.inc                   ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.0/quartus/libraries/megafunctions/aglobal170.inc        ;         ;
; lpm_add_sub.inc                  ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.0/quartus/libraries/megafunctions/lpm_add_sub.inc       ;         ;
; multcore.inc                     ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.0/quartus/libraries/megafunctions/multcore.inc          ;         ;
; bypassff.inc                     ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.0/quartus/libraries/megafunctions/bypassff.inc          ;         ;
; altshift.inc                     ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.0/quartus/libraries/megafunctions/altshift.inc          ;         ;
; db/mult_blo.tdf                  ; yes             ; Auto-Generated Megafunction            ; C:/intelFPGA_lite/17.0/avr_core/db/mult_blo.tdf                              ;         ;
; altsyncram.tdf                   ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.0/quartus/libraries/megafunctions/altsyncram.tdf        ;         ;
; stratix_ram_block.inc            ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.0/quartus/libraries/megafunctions/stratix_ram_block.inc ;         ;
; lpm_mux.inc                      ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.0/quartus/libraries/megafunctions/lpm_mux.inc           ;         ;
; lpm_decode.inc                   ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.0/quartus/libraries/megafunctions/lpm_decode.inc        ;         ;
; a_rdenreg.inc                    ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.0/quartus/libraries/megafunctions/a_rdenreg.inc         ;         ;
; altrom.inc                       ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.0/quartus/libraries/megafunctions/altrom.inc            ;         ;
; altram.inc                       ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.0/quartus/libraries/megafunctions/altram.inc            ;         ;
; altdpram.inc                     ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.0/quartus/libraries/megafunctions/altdpram.inc          ;         ;
; db/altsyncram_ums3.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/intelFPGA_lite/17.0/avr_core/db/altsyncram_ums3.tdf                       ;         ;
; AssemblerApplication1.hex        ; yes             ; Auto-Found Memory Initialization File  ; C:/intelFPGA_lite/17.0/avr_core/AssemblerApplication1.hex                    ;         ;
; db/decode_h7a.tdf                ; yes             ; Auto-Generated Megafunction            ; C:/intelFPGA_lite/17.0/avr_core/db/decode_h7a.tdf                            ;         ;
; db/decode_aj9.tdf                ; yes             ; Auto-Generated Megafunction            ; C:/intelFPGA_lite/17.0/avr_core/db/decode_aj9.tdf                            ;         ;
; db/mux_12b.tdf                   ; yes             ; Auto-Generated Megafunction            ; C:/intelFPGA_lite/17.0/avr_core/db/mux_12b.tdf                               ;         ;
; db/altsyncram_bsq3.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/intelFPGA_lite/17.0/avr_core/db/altsyncram_bsq3.tdf                       ;         ;
+----------------------------------+-----------------+----------------------------------------+------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary               ;
+---------------------------------------------+-------------+
; Resource                                    ; Usage       ;
+---------------------------------------------+-------------+
; Estimated Total logic elements              ; 3,932       ;
;                                             ;             ;
; Total combinational functions               ; 3619        ;
; Logic element usage by number of LUT inputs ;             ;
;     -- 4 input functions                    ; 2881        ;
;     -- 3 input functions                    ; 508         ;
;     -- <=2 input functions                  ; 230         ;
;                                             ;             ;
; Logic elements by mode                      ;             ;
;     -- normal mode                          ; 3466        ;
;     -- arithmetic mode                      ; 153         ;
;                                             ;             ;
; Total registers                             ; 975         ;
;     -- Dedicated logic registers            ; 975         ;
;     -- I/O registers                        ; 0           ;
;                                             ;             ;
; I/O pins                                    ; 34          ;
; Total memory bits                           ; 1048576     ;
;                                             ;             ;
; Embedded Multiplier 9-bit elements          ; 1           ;
;                                             ;             ;
; Maximum fan-out node                        ; clock~input ;
; Maximum fan-out                             ; 1105        ;
; Total fan-out                               ; 19502       ;
; Average fan-out                             ; 4.04        ;
+---------------------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+-----------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; ADC blocks ; Full Hierarchy Name                                                                                                   ; Entity Name     ; Library Name ;
+-------------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+-----------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |avr_core                                 ; 3619 (3435)         ; 975 (966)                 ; 1048576     ; 0          ; 1            ; 1       ; 0         ; 34   ; 0            ; 0          ; |avr_core                                                                                                             ; avr_core        ; work         ;
;    |inst_mem:inst_mem_0|                  ; 88 (0)              ; 3 (0)                     ; 524288      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |avr_core|inst_mem:inst_mem_0                                                                                         ; inst_mem        ; work         ;
;       |altsyncram:altsyncram_component|   ; 88 (0)              ; 3 (0)                     ; 524288      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |avr_core|inst_mem:inst_mem_0|altsyncram:altsyncram_component                                                         ; altsyncram      ; work         ;
;          |altsyncram_ums3:auto_generated| ; 88 (0)              ; 3 (3)                     ; 524288      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |avr_core|inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated                          ; altsyncram_ums3 ; work         ;
;             |decode_aj9:rden_decode_a|    ; 7 (7)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |avr_core|inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated|decode_aj9:rden_decode_a ; decode_aj9      ; work         ;
;             |decode_aj9:rden_decode_b|    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |avr_core|inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated|decode_aj9:rden_decode_b ; decode_aj9      ; work         ;
;             |mux_12b:mux4|                ; 40 (40)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |avr_core|inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated|mux_12b:mux4             ; mux_12b         ; work         ;
;             |mux_12b:mux5|                ; 40 (40)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |avr_core|inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated|mux_12b:mux5             ; mux_12b         ; work         ;
;    |multiply:mult|                        ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0          ; |avr_core|multiply:mult                                                                                               ; multiply        ; work         ;
;       |lpm_mult:lpm_mult_component|       ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0          ; |avr_core|multiply:mult|lpm_mult:lpm_mult_component                                                                   ; lpm_mult        ; work         ;
;          |mult_blo:auto_generated|        ; 0 (0)               ; 0 (0)                     ; 0           ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0          ; |avr_core|multiply:mult|lpm_mult:lpm_mult_component|mult_blo:auto_generated                                           ; mult_blo        ; work         ;
;    |ram0:ram_0_0|                         ; 96 (0)              ; 6 (0)                     ; 524288      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |avr_core|ram0:ram_0_0                                                                                                ; ram0            ; work         ;
;       |altsyncram:altsyncram_component|   ; 96 (0)              ; 6 (0)                     ; 524288      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |avr_core|ram0:ram_0_0|altsyncram:altsyncram_component                                                                ; altsyncram      ; work         ;
;          |altsyncram_bsq3:auto_generated| ; 96 (0)              ; 6 (6)                     ; 524288      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |avr_core|ram0:ram_0_0|altsyncram:altsyncram_component|altsyncram_bsq3:auto_generated                                 ; altsyncram_bsq3 ; work         ;
;             |decode_aj9:rden_decode_a|    ; 6 (6)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |avr_core|ram0:ram_0_0|altsyncram:altsyncram_component|altsyncram_bsq3:auto_generated|decode_aj9:rden_decode_a        ; decode_aj9      ; work         ;
;             |decode_aj9:rden_decode_b|    ; 8 (8)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |avr_core|ram0:ram_0_0|altsyncram:altsyncram_component|altsyncram_bsq3:auto_generated|decode_aj9:rden_decode_b        ; decode_aj9      ; work         ;
;             |decode_h7a:decode2|          ; 10 (10)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |avr_core|ram0:ram_0_0|altsyncram:altsyncram_component|altsyncram_bsq3:auto_generated|decode_h7a:decode2              ; decode_h7a      ; work         ;
;             |decode_h7a:decode3|          ; 8 (8)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |avr_core|ram0:ram_0_0|altsyncram:altsyncram_component|altsyncram_bsq3:auto_generated|decode_h7a:decode3              ; decode_h7a      ; work         ;
;             |mux_12b:mux4|                ; 32 (32)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |avr_core|ram0:ram_0_0|altsyncram:altsyncram_component|altsyncram_bsq3:auto_generated|mux_12b:mux4                    ; mux_12b         ; work         ;
;             |mux_12b:mux5|                ; 32 (32)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |avr_core|ram0:ram_0_0|altsyncram:altsyncram_component|altsyncram_bsq3:auto_generated|mux_12b:mux5                    ; mux_12b         ; work         ;
+-------------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+-----------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------+---------------------------+
; Name                                                                                          ; Type ; Mode           ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                       ;
+-----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------+---------------------------+
; inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; 65536        ; 8            ; 65536        ; 8            ; 524288 ; AssemblerApplication1.hex ;
; ram0:ram_0_0|altsyncram:altsyncram_component|altsyncram_bsq3:auto_generated|ALTSYNCRAM        ; AUTO ; True Dual Port ; 65536        ; 8            ; 65536        ; 8            ; 524288 ; None                      ;
+-----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------+---------------------------+


+-----------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary        ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 1           ;
; Simple Multipliers (18-bit)           ; 0           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 1           ;
; Signed Embedded Multipliers           ; 0           ;
; Unsigned Embedded Multipliers         ; 1           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+-----------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                           ;
+--------+--------------+---------+--------------+--------------+-------------------------------+-----------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance               ; IP Include File ;
+--------+--------------+---------+--------------+--------------+-------------------------------+-----------------+
; Altera ; ROM: 2-PORT  ; 17.0    ; N/A          ; N/A          ; |avr_core|inst_mem:inst_mem_0 ; inst_mem.vhd    ;
; Altera ; LPM_MULT     ; 17.0    ; N/A          ; N/A          ; |avr_core|multiply:mult       ; multiply.vhd    ;
; Altera ; RAM: 2-PORT  ; 17.0    ; N/A          ; N/A          ; |avr_core|ram0:ram_0_0        ; ram0.vhd        ;
+--------+--------------+---------+--------------+--------------+-------------------------------+-----------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |avr_core|reg_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------+--------------+----------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+--------------+---------------+---------------+--------------+--------------+--------------+---------------+---------------+--------------+--------------+---------------+-------------+--------------+--------------+-------------+--------------+--------------+--------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+-------------+---------------+---------------+--------------+---------------+----------------+----------------+--------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+---------------+--------------+---------------+--------------+---------------+--------------+--------------+
; Name           ; reg_inst.wdr ; reg_inst.sleep ; reg_inst.nop ; reg_inst.clh ; reg_inst.seh ; reg_inst.clt ; reg_inst.set ; reg_inst.clv ; reg_inst.sev ; reg_inst.cls ; reg_inst.ses ; reg_inst.cli ; reg_inst.sei ; reg_inst.clz ; reg_inst.sez ; reg_inst.cln ; reg_inst.sen ; reg_inst.clc ; reg_inst.sec ; reg_inst.bld ; reg_inst.bst ; reg_inst.cbi ; reg_inst.sbi ; reg_inst.bclr ; reg_inst.bset ; reg_inst.swap ; reg_inst.asr ; reg_inst.ror0 ; reg_inst.rol0 ; reg_inst.lsr ; reg_inst.lsl ; reg_inst.pop ; reg_inst.push ; reg_inst.out0 ; reg_inst.in0 ; reg_inst.lpm ; reg_inst.std0 ; reg_inst.st ; reg_inst.sts ; reg_inst.ldd ; reg_inst.ld ; reg_inst.lds ; reg_inst.ldi ; reg_inst.mov ; reg_inst.brid ; reg_inst.brie ; reg_inst.brvc ; reg_inst.brvs ; reg_inst.brtc ; reg_inst.brts ; reg_inst.brhc ; reg_inst.brhs ; reg_inst.brlt ; reg_inst.brge ; reg_inst.brpl ; reg_inst.brmi ; reg_inst.brlo ; reg_inst.brsh ; reg_inst.brcc ; reg_inst.brcs ; reg_inst.brne ; reg_inst.breq ; reg_inst.brbc ; reg_inst.brbs ; reg_inst.sbis ; reg_inst.sbic ; reg_inst.sbrs ; reg_inst.sbrc ; reg_inst.cpi ; reg_inst.cpc ; reg_inst.cp ; reg_inst.cpse ; reg_inst.reti ; reg_inst.ret ; reg_inst.call ; reg_inst.icall ; reg_inst.rcall ; reg_inst.jmp ; reg_inst.ijmp ; reg_inst.rjmp ; reg_inst.mul ; reg_inst.ser ; reg_inst.clr ; reg_inst.tst ; reg_inst.dec ; reg_inst.inc ; reg_inst.cbr ; reg_inst.sbr ; reg_inst.neg ; reg_inst.com ; reg_inst.eor ; reg_inst.ori ; reg_inst.or0 ; reg_inst.andi ; reg_inst.and0 ; reg_inst.sbiw ; reg_inst.sbci ; reg_inst.sbc ; reg_inst.subi ; reg_inst.sub ; reg_inst.adiw ; reg_inst.adc ; reg_inst.add ;
+----------------+--------------+----------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+--------------+---------------+---------------+--------------+--------------+--------------+---------------+---------------+--------------+--------------+---------------+-------------+--------------+--------------+-------------+--------------+--------------+--------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+-------------+---------------+---------------+--------------+---------------+----------------+----------------+--------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+---------------+--------------+---------------+--------------+---------------+--------------+--------------+
; reg_inst.add   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 0            ;
; reg_inst.adc   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 1            ; 1            ;
; reg_inst.adiw  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 1             ; 0            ; 1            ;
; reg_inst.sub   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 1            ; 0             ; 0            ; 1            ;
; reg_inst.subi  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 1             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.sbc   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 1            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.sbci  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 1             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.sbiw  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 1             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.and0  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 1             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.andi  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.or0   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.ori   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.eor   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.com   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.neg   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.sbr   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.cbr   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.inc   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.dec   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.tst   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.clr   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.ser   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.mul   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.rjmp  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 1             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.ijmp  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 1             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.jmp   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 1            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.rcall ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 1              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.icall ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 1              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.call  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 1             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.ret   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 1            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.reti  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 1             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.cpse  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 1             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.cp    ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 1           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.cpc   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 1            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.cpi   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.sbrc  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.sbrs  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.sbic  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.sbis  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brbs  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brbc  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.breq  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brne  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brcs  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brcc  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brsh  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brlo  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brmi  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brpl  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brge  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brlt  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brhs  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brhc  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brts  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brtc  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brvs  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brvc  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brie  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.brid  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.mov   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 1            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.ldi   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 1            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.lds   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 1            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.ld    ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 1           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.ldd   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 1            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.sts   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 1            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.st    ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 1           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.std0  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 1             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.lpm   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 1            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.in0   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 1            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.out0  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 1             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.push  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 1             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.pop   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 1            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.lsl   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 1            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.lsr   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 1            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.rol0  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 1             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.ror0  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 1             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.asr   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 1            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.swap  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 1             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.bset  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 1             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.bclr  ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.sbi   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.cbi   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.bst   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.bld   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.sec   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.clc   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.sen   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.cln   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.sez   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.clz   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.sei   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.cli   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.ses   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.cls   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.sev   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.clv   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.set   ; 0            ; 0              ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.clt   ; 0            ; 0              ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.seh   ; 0            ; 0              ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.clh   ; 0            ; 0              ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.nop   ; 0            ; 0              ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.sleep ; 0            ; 1              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
; reg_inst.wdr   ; 1            ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0             ; 0             ; 0            ; 0            ; 0             ; 0           ; 0            ; 0            ; 0           ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0           ; 0             ; 0             ; 0            ; 0             ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0             ; 0             ; 0             ; 0             ; 0            ; 0             ; 0            ; 0             ; 0            ; 1            ;
+----------------+--------------+----------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+--------------+---------------+---------------+--------------+--------------+--------------+---------------+---------------+--------------+--------------+---------------+-------------+--------------+--------------+-------------+--------------+--------------+--------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+-------------+---------------+---------------+--------------+---------------+----------------+----------------+--------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+---------------+--------------+---------------+--------------+---------------+--------------+--------------+


Encoding Type:  One-Hot
+------------------------------------------------------------+
; State Machine - |avr_core|state                            ;
+---------------+---------------+--------------+-------------+
; Name          ; state.execute ; state.decode ; state.fetch ;
+---------------+---------------+--------------+-------------+
; state.fetch   ; 0             ; 0            ; 0           ;
; state.decode  ; 0             ; 1            ; 1           ;
; state.execute ; 1             ; 0            ; 1           ;
+---------------+---------------+--------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+
; Register name                                                                                       ; Reason for Removal                                                                                              ;
+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+
; I_flag                                                                                              ; Stuck at GND due to stuck port data_in                                                                          ;
; inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated|address_reg_b[2] ; Merged with inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated|address_reg_a[2] ;
; inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated|address_reg_b[1] ; Merged with inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated|address_reg_a[1] ;
; inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated|address_reg_b[0] ; Merged with inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated|address_reg_a[0] ;
; ram_wr_msb                                                                                          ; Merged with ram_wr_lsb                                                                                          ;
; T_flag                                                                                              ; Stuck at GND due to stuck port data_in                                                                          ;
; reg_inst.add                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.adc                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.adiw                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.sub                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.subi                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.sbc                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.sbci                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.sbiw                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.and0                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.andi                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.or0                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.ori                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.eor                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.com                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.neg                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.sbr                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.cbr                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.inc                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.dec                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.tst                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.clr                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.ser                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.rjmp                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.ijmp                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.jmp                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.rcall                                                                                      ; Lost fanout                                                                                                     ;
; reg_inst.icall                                                                                      ; Lost fanout                                                                                                     ;
; reg_inst.reti                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.cpse                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.cp                                                                                         ; Lost fanout                                                                                                     ;
; reg_inst.cpc                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.cpi                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.sbrc                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.sbrs                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.sbic                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.sbis                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brbs                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brbc                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.breq                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brne                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brcs                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brcc                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brsh                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brlo                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brmi                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brpl                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brge                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brlt                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brhs                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brhc                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brts                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brtc                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brvs                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brvc                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brie                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.brid                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.mov                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.ldi                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.lds                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.ld                                                                                         ; Lost fanout                                                                                                     ;
; reg_inst.ldd                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.sts                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.st                                                                                         ; Lost fanout                                                                                                     ;
; reg_inst.std0                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.lpm                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.in0                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.out0                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.push                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.pop                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.lsl                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.lsr                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.rol0                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.ror0                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.asr                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.swap                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.bset                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.bclr                                                                                       ; Lost fanout                                                                                                     ;
; reg_inst.sbi                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.cbi                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.bst                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.bld                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.sec                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.clc                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.sen                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.cln                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.sez                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.clz                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.sei                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.cli                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.ses                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.cls                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.sev                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.clv                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.set                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.clt                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.seh                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.clh                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.nop                                                                                        ; Lost fanout                                                                                                     ;
; reg_inst.sleep                                                                                      ; Lost fanout                                                                                                     ;
; reg_inst.wdr                                                                                        ; Lost fanout                                                                                                     ;
; pc[16]                                                                                              ; Lost fanout                                                                                                     ;
; Total Number of Removed Registers = 107                                                             ;                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 975   ;
; Number of registers using Synchronous Clear  ; 275   ;
; Number of registers using Synchronous Load   ; 73    ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 433   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                      ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output            ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------+
; 5:1                ; 31 bits   ; 93 LEs        ; 31 LEs               ; 62 LEs                 ; Yes        ; |avr_core|ram_addr_msb[8]             ;
; 5:1                ; 2 bits    ; 6 LEs         ; 2 LEs                ; 4 LEs                  ; Yes        ; |avr_core|pc_to_inst_wait[1]          ;
; 6:1                ; 15 bits   ; 60 LEs        ; 30 LEs               ; 30 LEs                 ; Yes        ; |avr_core|stack_pointer[2]            ;
; 8:1                ; 2 bits    ; 10 LEs        ; 4 LEs                ; 6 LEs                  ; Yes        ; |avr_core|\main_process:src_reg_no[3] ;
; 15:1               ; 3 bits    ; 30 LEs        ; 3 LEs                ; 27 LEs                 ; Yes        ; |avr_core|\main_process:src_reg_no[2] ;
; 44:1               ; 8 bits    ; 232 LEs       ; 48 LEs               ; 184 LEs                ; Yes        ; |avr_core|pc[13]                      ;
; 44:1               ; 7 bits    ; 203 LEs       ; 42 LEs               ; 161 LEs                ; Yes        ; |avr_core|pc[5]                       ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |avr_core|Mux1                        ;
; 3:1                ; 128 bits  ; 256 LEs       ; 256 LEs              ; 0 LEs                  ; No         ; |avr_core|genpurp_regs                ;
; 3:1                ; 64 bits   ; 128 LEs       ; 128 LEs              ; 0 LEs                  ; No         ; |avr_core|genpurp_regs                ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |avr_core|state                       ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |avr_core|immidiate                   ;
; 32:1               ; 8 bits    ; 168 LEs       ; 168 LEs              ; 0 LEs                  ; No         ; |avr_core|Mux77                       ;
; 32:1               ; 8 bits    ; 168 LEs       ; 168 LEs              ; 0 LEs                  ; No         ; |avr_core|Mux62                       ;
; 64:1               ; 8 bits    ; 336 LEs       ; 336 LEs              ; 0 LEs                  ; No         ; |avr_core|Mux83                       ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |avr_core|genpurp_regs                ;
; 7:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |avr_core|genpurp_regs                ;
; 10:1               ; 2 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; No         ; |avr_core|src_reg_no                  ;
; 16:1               ; 8 bits    ; 80 LEs        ; 80 LEs               ; 0 LEs                  ; No         ; |avr_core|Mux66                       ;
; 17:1               ; 8 bits    ; 88 LEs        ; 88 LEs               ; 0 LEs                  ; No         ; |avr_core|Mux69                       ;
; 54:1               ; 103 bits  ; 3708 LEs      ; 3605 LEs             ; 103 LEs                ; No         ; |avr_core|reg_inst                    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Source assignments for inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------+
; Assignment                      ; Value              ; From ; To                                          ;
+---------------------------------+--------------------+------+---------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                           ;
+---------------------------------+--------------------+------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Source assignments for ram0:ram_0_0|altsyncram:altsyncram_component|altsyncram_bsq3:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------+
; Assignment                      ; Value              ; From ; To                                   ;
+---------------------------------+--------------------+------+--------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                    ;
+---------------------------------+--------------------+------+--------------------------------------+


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: multiply:mult|lpm_mult:lpm_mult_component ;
+------------------------------------------------+----------+----------------------------+
; Parameter Name                                 ; Value    ; Type                       ;
+------------------------------------------------+----------+----------------------------+
; AUTO_CARRY_CHAINS                              ; ON       ; AUTO_CARRY                 ;
; IGNORE_CARRY_BUFFERS                           ; OFF      ; IGNORE_CARRY               ;
; AUTO_CASCADE_CHAINS                            ; ON       ; AUTO_CASCADE               ;
; IGNORE_CASCADE_BUFFERS                         ; OFF      ; IGNORE_CASCADE             ;
; LPM_WIDTHA                                     ; 8        ; Signed Integer             ;
; LPM_WIDTHB                                     ; 8        ; Signed Integer             ;
; LPM_WIDTHP                                     ; 16       ; Signed Integer             ;
; LPM_WIDTHR                                     ; 0        ; Untyped                    ;
; LPM_WIDTHS                                     ; 1        ; Untyped                    ;
; LPM_REPRESENTATION                             ; UNSIGNED ; Untyped                    ;
; LPM_PIPELINE                                   ; 2        ; Signed Integer             ;
; LATENCY                                        ; 0        ; Untyped                    ;
; INPUT_A_IS_CONSTANT                            ; NO       ; Untyped                    ;
; INPUT_B_IS_CONSTANT                            ; NO       ; Untyped                    ;
; USE_EAB                                        ; OFF      ; Untyped                    ;
; MAXIMIZE_SPEED                                 ; 5        ; Untyped                    ;
; DEVICE_FAMILY                                  ; MAX 10   ; Untyped                    ;
; CARRY_CHAIN                                    ; MANUAL   ; Untyped                    ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT      ; TECH_MAPPER_APEX20K        ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO     ; Untyped                    ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0        ; Untyped                    ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0        ; Untyped                    ;
; CBXI_PARAMETER                                 ; mult_blo ; Untyped                    ;
; INPUT_A_FIXED_VALUE                            ; Bx       ; Untyped                    ;
; INPUT_B_FIXED_VALUE                            ; Bx       ; Untyped                    ;
; USE_AHDL_IMPLEMENTATION                        ; OFF      ; Untyped                    ;
+------------------------------------------------+----------+----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: inst_mem:inst_mem_0|altsyncram:altsyncram_component ;
+------------------------------------+---------------------------+---------------------------------+
; Parameter Name                     ; Value                     ; Type                            ;
+------------------------------------+---------------------------+---------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                         ; Untyped                         ;
; AUTO_CARRY_CHAINS                  ; ON                        ; AUTO_CARRY                      ;
; IGNORE_CARRY_BUFFERS               ; OFF                       ; IGNORE_CARRY                    ;
; AUTO_CASCADE_CHAINS                ; ON                        ; AUTO_CASCADE                    ;
; IGNORE_CASCADE_BUFFERS             ; OFF                       ; IGNORE_CASCADE                  ;
; WIDTH_BYTEENA                      ; 1                         ; Untyped                         ;
; OPERATION_MODE                     ; BIDIR_DUAL_PORT           ; Untyped                         ;
; WIDTH_A                            ; 8                         ; Signed Integer                  ;
; WIDTHAD_A                          ; 16                        ; Signed Integer                  ;
; NUMWORDS_A                         ; 65536                     ; Signed Integer                  ;
; OUTDATA_REG_A                      ; UNREGISTERED              ; Untyped                         ;
; ADDRESS_ACLR_A                     ; NONE                      ; Untyped                         ;
; OUTDATA_ACLR_A                     ; NONE                      ; Untyped                         ;
; WRCONTROL_ACLR_A                   ; NONE                      ; Untyped                         ;
; INDATA_ACLR_A                      ; NONE                      ; Untyped                         ;
; BYTEENA_ACLR_A                     ; NONE                      ; Untyped                         ;
; WIDTH_B                            ; 8                         ; Signed Integer                  ;
; WIDTHAD_B                          ; 16                        ; Signed Integer                  ;
; NUMWORDS_B                         ; 65536                     ; Signed Integer                  ;
; INDATA_REG_B                       ; CLOCK0                    ; Untyped                         ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK0                    ; Untyped                         ;
; RDCONTROL_REG_B                    ; CLOCK1                    ; Untyped                         ;
; ADDRESS_REG_B                      ; CLOCK0                    ; Untyped                         ;
; OUTDATA_REG_B                      ; UNREGISTERED              ; Untyped                         ;
; BYTEENA_REG_B                      ; CLOCK1                    ; Untyped                         ;
; INDATA_ACLR_B                      ; NONE                      ; Untyped                         ;
; WRCONTROL_ACLR_B                   ; NONE                      ; Untyped                         ;
; ADDRESS_ACLR_B                     ; NONE                      ; Untyped                         ;
; OUTDATA_ACLR_B                     ; NONE                      ; Untyped                         ;
; RDCONTROL_ACLR_B                   ; NONE                      ; Untyped                         ;
; BYTEENA_ACLR_B                     ; NONE                      ; Untyped                         ;
; WIDTH_BYTEENA_A                    ; 1                         ; Signed Integer                  ;
; WIDTH_BYTEENA_B                    ; 1                         ; Signed Integer                  ;
; RAM_BLOCK_TYPE                     ; AUTO                      ; Untyped                         ;
; BYTE_SIZE                          ; 8                         ; Signed Integer                  ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                 ; Untyped                         ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ      ; Untyped                         ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ      ; Untyped                         ;
; INIT_FILE                          ; AssemblerApplication1.hex ; Untyped                         ;
; INIT_FILE_LAYOUT                   ; PORT_A                    ; Untyped                         ;
; MAXIMUM_DEPTH                      ; 0                         ; Signed Integer                  ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                    ; Untyped                         ;
; CLOCK_ENABLE_INPUT_B               ; BYPASS                    ; Untyped                         ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                    ; Untyped                         ;
; CLOCK_ENABLE_OUTPUT_B              ; BYPASS                    ; Untyped                         ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN           ; Untyped                         ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN           ; Untyped                         ;
; ENABLE_ECC                         ; FALSE                     ; Untyped                         ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                     ; Untyped                         ;
; WIDTH_ECCSTATUS                    ; 3                         ; Signed Integer                  ;
; DEVICE_FAMILY                      ; MAX 10                    ; Untyped                         ;
; CBXI_PARAMETER                     ; altsyncram_ums3           ; Untyped                         ;
+------------------------------------+---------------------------+---------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ram0:ram_0_0|altsyncram:altsyncram_component ;
+------------------------------------+------------------------+-----------------------------+
; Parameter Name                     ; Value                  ; Type                        ;
+------------------------------------+------------------------+-----------------------------+
; BYTE_SIZE_BLOCK                    ; 8                      ; Untyped                     ;
; AUTO_CARRY_CHAINS                  ; ON                     ; AUTO_CARRY                  ;
; IGNORE_CARRY_BUFFERS               ; OFF                    ; IGNORE_CARRY                ;
; AUTO_CASCADE_CHAINS                ; ON                     ; AUTO_CASCADE                ;
; IGNORE_CASCADE_BUFFERS             ; OFF                    ; IGNORE_CASCADE              ;
; WIDTH_BYTEENA                      ; 1                      ; Untyped                     ;
; OPERATION_MODE                     ; BIDIR_DUAL_PORT        ; Untyped                     ;
; WIDTH_A                            ; 8                      ; Signed Integer              ;
; WIDTHAD_A                          ; 16                     ; Signed Integer              ;
; NUMWORDS_A                         ; 65536                  ; Signed Integer              ;
; OUTDATA_REG_A                      ; UNREGISTERED           ; Untyped                     ;
; ADDRESS_ACLR_A                     ; NONE                   ; Untyped                     ;
; OUTDATA_ACLR_A                     ; NONE                   ; Untyped                     ;
; WRCONTROL_ACLR_A                   ; NONE                   ; Untyped                     ;
; INDATA_ACLR_A                      ; NONE                   ; Untyped                     ;
; BYTEENA_ACLR_A                     ; NONE                   ; Untyped                     ;
; WIDTH_B                            ; 8                      ; Signed Integer              ;
; WIDTHAD_B                          ; 16                     ; Signed Integer              ;
; NUMWORDS_B                         ; 65536                  ; Signed Integer              ;
; INDATA_REG_B                       ; CLOCK0                 ; Untyped                     ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK0                 ; Untyped                     ;
; RDCONTROL_REG_B                    ; CLOCK1                 ; Untyped                     ;
; ADDRESS_REG_B                      ; CLOCK0                 ; Untyped                     ;
; OUTDATA_REG_B                      ; UNREGISTERED           ; Untyped                     ;
; BYTEENA_REG_B                      ; CLOCK1                 ; Untyped                     ;
; INDATA_ACLR_B                      ; NONE                   ; Untyped                     ;
; WRCONTROL_ACLR_B                   ; NONE                   ; Untyped                     ;
; ADDRESS_ACLR_B                     ; NONE                   ; Untyped                     ;
; OUTDATA_ACLR_B                     ; NONE                   ; Untyped                     ;
; RDCONTROL_ACLR_B                   ; NONE                   ; Untyped                     ;
; BYTEENA_ACLR_B                     ; NONE                   ; Untyped                     ;
; WIDTH_BYTEENA_A                    ; 1                      ; Signed Integer              ;
; WIDTH_BYTEENA_B                    ; 1                      ; Signed Integer              ;
; RAM_BLOCK_TYPE                     ; AUTO                   ; Untyped                     ;
; BYTE_SIZE                          ; 8                      ; Signed Integer              ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE              ; Untyped                     ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_WITH_NBE_READ ; Untyped                     ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_WITH_NBE_READ ; Untyped                     ;
; INIT_FILE                          ; UNUSED                 ; Untyped                     ;
; INIT_FILE_LAYOUT                   ; PORT_A                 ; Untyped                     ;
; MAXIMUM_DEPTH                      ; 0                      ; Signed Integer              ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                 ; Untyped                     ;
; CLOCK_ENABLE_INPUT_B               ; BYPASS                 ; Untyped                     ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                 ; Untyped                     ;
; CLOCK_ENABLE_OUTPUT_B              ; BYPASS                 ; Untyped                     ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN        ; Untyped                     ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN        ; Untyped                     ;
; ENABLE_ECC                         ; FALSE                  ; Untyped                     ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                  ; Untyped                     ;
; WIDTH_ECCSTATUS                    ; 3                      ; Signed Integer              ;
; DEVICE_FAMILY                      ; MAX 10                 ; Untyped                     ;
; CBXI_PARAMETER                     ; altsyncram_bsq3        ; Untyped                     ;
+------------------------------------+------------------------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                                    ;
+---------------------------------------+-------------------------------------------+
; Name                                  ; Value                                     ;
+---------------------------------------+-------------------------------------------+
; Number of entity instances            ; 1                                         ;
; Entity Instance                       ; multiply:mult|lpm_mult:lpm_mult_component ;
;     -- LPM_WIDTHA                     ; 8                                         ;
;     -- LPM_WIDTHB                     ; 8                                         ;
;     -- LPM_WIDTHP                     ; 16                                        ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                  ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                        ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                        ;
;     -- USE_EAB                        ; OFF                                       ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                      ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                        ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                        ;
+---------------------------------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                ;
+-------------------------------------------+-----------------------------------------------------+
; Name                                      ; Value                                               ;
+-------------------------------------------+-----------------------------------------------------+
; Number of entity instances                ; 2                                                   ;
; Entity Instance                           ; inst_mem:inst_mem_0|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; BIDIR_DUAL_PORT                                     ;
;     -- WIDTH_A                            ; 8                                                   ;
;     -- NUMWORDS_A                         ; 65536                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                        ;
;     -- WIDTH_B                            ; 8                                                   ;
;     -- NUMWORDS_B                         ; 65536                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                              ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                        ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                           ;
; Entity Instance                           ; ram0:ram_0_0|altsyncram:altsyncram_component        ;
;     -- OPERATION_MODE                     ; BIDIR_DUAL_PORT                                     ;
;     -- WIDTH_A                            ; 8                                                   ;
;     -- NUMWORDS_A                         ; 65536                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                        ;
;     -- WIDTH_B                            ; 8                                                   ;
;     -- NUMWORDS_B                         ; 65536                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                              ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                        ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                           ;
+-------------------------------------------+-----------------------------------------------------+


+-------------------------------------------------+
; Port Connectivity Checks: "inst_mem:inst_mem_0" ;
+--------------+-------+----------+---------------+
; Port         ; Type  ; Severity ; Details       ;
+--------------+-------+----------+---------------+
; address_a[0] ; Input ; Info     ; Stuck at VCC  ;
; address_b[0] ; Input ; Info     ; Stuck at GND  ;
+--------------+-------+----------+---------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 34                          ;
; cycloneiii_ff         ; 975                         ;
;     ENA               ; 381                         ;
;     ENA SCLR          ; 17                          ;
;     ENA SLD           ; 35                          ;
;     SCLR              ; 258                         ;
;     SLD               ; 38                          ;
;     plain             ; 246                         ;
; cycloneiii_io_obuf    ; 32                          ;
; cycloneiii_lcell_comb ; 3619                        ;
;     arith             ; 153                         ;
;         2 data inputs ; 77                          ;
;         3 data inputs ; 76                          ;
;     normal            ; 3466                        ;
;         0 data inputs ; 1                           ;
;         1 data inputs ; 6                           ;
;         2 data inputs ; 146                         ;
;         3 data inputs ; 432                         ;
;         4 data inputs ; 2881                        ;
; cycloneiii_mac_mult   ; 1                           ;
; cycloneiii_mac_out    ; 1                           ;
; cycloneiii_ram_block  ; 128                         ;
;                       ;                             ;
; Max LUT depth         ; 13.00                       ;
; Average LUT depth     ; 8.44                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:20     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Sat Feb 17 12:08:42 2018
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off avr_core -c avr_core
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 2 design units, including 1 entities, in source file inst_mem.vhd
    Info (12022): Found design unit 1: inst_mem-SYN File: C:/intelFPGA_lite/17.0/avr_core/inst_mem.vhd Line: 55
    Info (12023): Found entity 1: inst_mem File: C:/intelFPGA_lite/17.0/avr_core/inst_mem.vhd Line: 43
Info (12021): Found 2 design units, including 1 entities, in source file avr_core.vhd
    Info (12022): Found design unit 1: avr_core-logic File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 21
    Info (12023): Found entity 1: avr_core File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 8
Info (12021): Found 2 design units, including 1 entities, in source file multiply.vhd
    Info (12022): Found design unit 1: multiply-SYN File: C:/intelFPGA_lite/17.0/avr_core/multiply.vhd Line: 54
    Info (12023): Found entity 1: multiply File: C:/intelFPGA_lite/17.0/avr_core/multiply.vhd Line: 43
Info (12021): Found 2 design units, including 1 entities, in source file avr_core_sim.vhd
    Info (12022): Found design unit 1: avr_core_sim-sim File: C:/intelFPGA_lite/17.0/avr_core/avr_core_sim.vhd Line: 10
    Info (12023): Found entity 1: avr_core_sim File: C:/intelFPGA_lite/17.0/avr_core/avr_core_sim.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file ram0.vhd
    Info (12022): Found design unit 1: ram0-SYN File: C:/intelFPGA_lite/17.0/avr_core/ram0.vhd Line: 59
    Info (12023): Found entity 1: ram0 File: C:/intelFPGA_lite/17.0/avr_core/ram0.vhd Line: 43
Info (12127): Elaborating entity "avr_core" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at avr_core.vhd(65): object "call_jmp_pc_tmp" assigned a value but never read File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 65
Warning (10027): Verilog HDL or VHDL warning at the avr_core.vhd(378): index expression is not wide enough to address all of the elements in the array File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 378
Warning (10027): Verilog HDL or VHDL warning at the avr_core.vhd(404): index expression is not wide enough to address all of the elements in the array File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 404
Warning (10027): Verilog HDL or VHDL warning at the avr_core.vhd(628): index expression is not wide enough to address all of the elements in the array File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 628
Info (12128): Elaborating entity "multiply" for hierarchy "multiply:mult" File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 135
Info (12128): Elaborating entity "lpm_mult" for hierarchy "multiply:mult|lpm_mult:lpm_mult_component" File: C:/intelFPGA_lite/17.0/avr_core/multiply.vhd Line: 81
Info (12130): Elaborated megafunction instantiation "multiply:mult|lpm_mult:lpm_mult_component" File: C:/intelFPGA_lite/17.0/avr_core/multiply.vhd Line: 81
Info (12133): Instantiated megafunction "multiply:mult|lpm_mult:lpm_mult_component" with the following parameter: File: C:/intelFPGA_lite/17.0/avr_core/multiply.vhd Line: 81
    Info (12134): Parameter "lpm_hint" = "MAXIMIZE_SPEED=5"
    Info (12134): Parameter "lpm_pipeline" = "2"
    Info (12134): Parameter "lpm_representation" = "UNSIGNED"
    Info (12134): Parameter "lpm_type" = "LPM_MULT"
    Info (12134): Parameter "lpm_widtha" = "8"
    Info (12134): Parameter "lpm_widthb" = "8"
    Info (12134): Parameter "lpm_widthp" = "16"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_blo.tdf
    Info (12023): Found entity 1: mult_blo File: C:/intelFPGA_lite/17.0/avr_core/db/mult_blo.tdf Line: 29
Info (12128): Elaborating entity "mult_blo" for hierarchy "multiply:mult|lpm_mult:lpm_mult_component|mult_blo:auto_generated" File: c:/intelfpga_lite/17.0/quartus/libraries/megafunctions/lpm_mult.tdf Line: 377
Info (12128): Elaborating entity "inst_mem" for hierarchy "inst_mem:inst_mem_0" File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 169
Info (12128): Elaborating entity "altsyncram" for hierarchy "inst_mem:inst_mem_0|altsyncram:altsyncram_component" File: C:/intelFPGA_lite/17.0/avr_core/inst_mem.vhd Line: 70
Info (12130): Elaborated megafunction instantiation "inst_mem:inst_mem_0|altsyncram:altsyncram_component" File: C:/intelFPGA_lite/17.0/avr_core/inst_mem.vhd Line: 70
Info (12133): Instantiated megafunction "inst_mem:inst_mem_0|altsyncram:altsyncram_component" with the following parameter: File: C:/intelFPGA_lite/17.0/avr_core/inst_mem.vhd Line: 70
    Info (12134): Parameter "address_aclr_a" = "UNUSED"
    Info (12134): Parameter "address_aclr_b" = "NONE"
    Info (12134): Parameter "address_reg_b" = "CLOCK0"
    Info (12134): Parameter "byte_size" = "8"
    Info (12134): Parameter "byteena_aclr_a" = "UNUSED"
    Info (12134): Parameter "byteena_aclr_b" = "NONE"
    Info (12134): Parameter "byteena_reg_b" = "CLOCK1"
    Info (12134): Parameter "clock_enable_core_a" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_core_b" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_input_b" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_b" = "BYPASS"
    Info (12134): Parameter "intended_device_family" = "MAX 10"
    Info (12134): Parameter "ecc_pipeline_stage_enabled" = "FALSE"
    Info (12134): Parameter "enable_ecc" = "FALSE"
    Info (12134): Parameter "implement_in_les" = "OFF"
    Info (12134): Parameter "indata_aclr_a" = "UNUSED"
    Info (12134): Parameter "indata_aclr_b" = "NONE"
    Info (12134): Parameter "indata_reg_b" = "CLOCK0"
    Info (12134): Parameter "init_file" = "AssemblerApplication1.hex"
    Info (12134): Parameter "init_file_layout" = "PORT_A"
    Info (12134): Parameter "maximum_depth" = "0"
    Info (12134): Parameter "numwords_a" = "65536"
    Info (12134): Parameter "numwords_b" = "65536"
    Info (12134): Parameter "operation_mode" = "BIDIR_DUAL_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_aclr_b" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "outdata_reg_b" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "ram_block_type" = "AUTO"
    Info (12134): Parameter "rdcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "rdcontrol_reg_b" = "CLOCK1"
    Info (12134): Parameter "read_during_write_mode_mixed_ports" = "DONT_CARE"
    Info (12134): Parameter "read_during_write_mode_port_a" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "read_during_write_mode_port_b" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "stratixiv_m144k_allow_dual_clocks" = "ON"
    Info (12134): Parameter "width_a" = "8"
    Info (12134): Parameter "width_b" = "8"
    Info (12134): Parameter "width_byteena_a" = "1"
    Info (12134): Parameter "width_byteena_b" = "1"
    Info (12134): Parameter "width_eccstatus" = "3"
    Info (12134): Parameter "widthad_a" = "16"
    Info (12134): Parameter "widthad_b" = "16"
    Info (12134): Parameter "wrcontrol_aclr_a" = "UNUSED"
    Info (12134): Parameter "wrcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "wrcontrol_wraddress_reg_b" = "CLOCK0"
    Info (12134): Parameter "lpm_hint" = "UNUSED"
    Info (12134): Parameter "lpm_type" = "altsyncram"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_ums3.tdf
    Info (12023): Found entity 1: altsyncram_ums3 File: C:/intelFPGA_lite/17.0/avr_core/db/altsyncram_ums3.tdf Line: 34
Info (12128): Elaborating entity "altsyncram_ums3" for hierarchy "inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated" File: c:/intelfpga_lite/17.0/quartus/libraries/megafunctions/altsyncram.tdf Line: 792
Warning (113015): Width of data items in "AssemblerApplication1.hex" is greater than the memory width. Wrapping data items to subsequent addresses. Found 3 warnings, reporting 3 File: C:/intelFPGA_lite/17.0/avr_core/AssemblerApplication1.hex Line: 1
    Warning (113009): Data at line (2) of memory initialization file "AssemblerApplication1.hex" is too wide to fit in one memory word. Wrapping data to subsequent addresses. File: C:/intelFPGA_lite/17.0/avr_core/AssemblerApplication1.hex Line: 2
    Warning (113009): Data at line (3) of memory initialization file "AssemblerApplication1.hex" is too wide to fit in one memory word. Wrapping data to subsequent addresses. File: C:/intelFPGA_lite/17.0/avr_core/AssemblerApplication1.hex Line: 3
    Warning (113009): Data at line (4) of memory initialization file "AssemblerApplication1.hex" is too wide to fit in one memory word. Wrapping data to subsequent addresses. File: C:/intelFPGA_lite/17.0/avr_core/AssemblerApplication1.hex Line: 4
Critical Warning (127005): Memory depth (65536) in the design file differs from memory depth (38) in the Memory Initialization File "C:/intelFPGA_lite/17.0/avr_core/AssemblerApplication1.hex" -- setting initial value for remaining addresses to 0 File: C:/intelFPGA_lite/17.0/avr_core/inst_mem.vhd Line: 70
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_h7a.tdf
    Info (12023): Found entity 1: decode_h7a File: C:/intelFPGA_lite/17.0/avr_core/db/decode_h7a.tdf Line: 23
Info (12128): Elaborating entity "decode_h7a" for hierarchy "inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated|decode_h7a:decode2" File: C:/intelFPGA_lite/17.0/avr_core/db/altsyncram_ums3.tdf Line: 47
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_aj9.tdf
    Info (12023): Found entity 1: decode_aj9 File: C:/intelFPGA_lite/17.0/avr_core/db/decode_aj9.tdf Line: 23
Info (12128): Elaborating entity "decode_aj9" for hierarchy "inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated|decode_aj9:rden_decode_a" File: C:/intelFPGA_lite/17.0/avr_core/db/altsyncram_ums3.tdf Line: 49
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_12b.tdf
    Info (12023): Found entity 1: mux_12b File: C:/intelFPGA_lite/17.0/avr_core/db/mux_12b.tdf Line: 23
Info (12128): Elaborating entity "mux_12b" for hierarchy "inst_mem:inst_mem_0|altsyncram:altsyncram_component|altsyncram_ums3:auto_generated|mux_12b:mux4" File: C:/intelFPGA_lite/17.0/avr_core/db/altsyncram_ums3.tdf Line: 51
Info (12128): Elaborating entity "ram0" for hierarchy "ram0:ram_0_0" File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 182
Info (12128): Elaborating entity "altsyncram" for hierarchy "ram0:ram_0_0|altsyncram:altsyncram_component" File: C:/intelFPGA_lite/17.0/avr_core/ram0.vhd Line: 68
Info (12130): Elaborated megafunction instantiation "ram0:ram_0_0|altsyncram:altsyncram_component" File: C:/intelFPGA_lite/17.0/avr_core/ram0.vhd Line: 68
Info (12133): Instantiated megafunction "ram0:ram_0_0|altsyncram:altsyncram_component" with the following parameter: File: C:/intelFPGA_lite/17.0/avr_core/ram0.vhd Line: 68
    Info (12134): Parameter "address_aclr_a" = "UNUSED"
    Info (12134): Parameter "address_aclr_b" = "NONE"
    Info (12134): Parameter "address_reg_b" = "CLOCK0"
    Info (12134): Parameter "byte_size" = "8"
    Info (12134): Parameter "byteena_aclr_a" = "UNUSED"
    Info (12134): Parameter "byteena_aclr_b" = "NONE"
    Info (12134): Parameter "byteena_reg_b" = "CLOCK1"
    Info (12134): Parameter "clock_enable_core_a" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_core_b" = "USE_INPUT_CLKEN"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_input_b" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_b" = "BYPASS"
    Info (12134): Parameter "intended_device_family" = "MAX 10"
    Info (12134): Parameter "ecc_pipeline_stage_enabled" = "FALSE"
    Info (12134): Parameter "enable_ecc" = "FALSE"
    Info (12134): Parameter "implement_in_les" = "OFF"
    Info (12134): Parameter "indata_aclr_a" = "UNUSED"
    Info (12134): Parameter "indata_aclr_b" = "NONE"
    Info (12134): Parameter "indata_reg_b" = "CLOCK0"
    Info (12134): Parameter "init_file" = "UNUSED"
    Info (12134): Parameter "init_file_layout" = "PORT_A"
    Info (12134): Parameter "maximum_depth" = "0"
    Info (12134): Parameter "numwords_a" = "65536"
    Info (12134): Parameter "numwords_b" = "65536"
    Info (12134): Parameter "operation_mode" = "BIDIR_DUAL_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_aclr_b" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "outdata_reg_b" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "ram_block_type" = "AUTO"
    Info (12134): Parameter "rdcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "rdcontrol_reg_b" = "CLOCK1"
    Info (12134): Parameter "read_during_write_mode_mixed_ports" = "DONT_CARE"
    Info (12134): Parameter "read_during_write_mode_port_a" = "NEW_DATA_WITH_NBE_READ"
    Info (12134): Parameter "read_during_write_mode_port_b" = "NEW_DATA_WITH_NBE_READ"
    Info (12134): Parameter "stratixiv_m144k_allow_dual_clocks" = "ON"
    Info (12134): Parameter "width_a" = "8"
    Info (12134): Parameter "width_b" = "8"
    Info (12134): Parameter "width_byteena_a" = "1"
    Info (12134): Parameter "width_byteena_b" = "1"
    Info (12134): Parameter "width_eccstatus" = "3"
    Info (12134): Parameter "widthad_a" = "16"
    Info (12134): Parameter "widthad_b" = "16"
    Info (12134): Parameter "wrcontrol_aclr_a" = "UNUSED"
    Info (12134): Parameter "wrcontrol_aclr_b" = "NONE"
    Info (12134): Parameter "wrcontrol_wraddress_reg_b" = "CLOCK0"
    Info (12134): Parameter "lpm_hint" = "UNUSED"
    Info (12134): Parameter "lpm_type" = "altsyncram"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_bsq3.tdf
    Info (12023): Found entity 1: altsyncram_bsq3 File: C:/intelFPGA_lite/17.0/avr_core/db/altsyncram_bsq3.tdf Line: 34
Info (12128): Elaborating entity "altsyncram_bsq3" for hierarchy "ram0:ram_0_0|altsyncram:altsyncram_component|altsyncram_bsq3:auto_generated" File: c:/intelfpga_lite/17.0/quartus/libraries/megafunctions/altsyncram.tdf Line: 792
Warning (13034): The following nodes have both tri-state and non-tri-state drivers
    Warning (13035): Inserted always-enabled tri-state buffer between "portB[0]" and its non-tri-state driver. File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Warning (13035): Inserted always-enabled tri-state buffer between "portB[1]" and its non-tri-state driver. File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Warning (13035): Inserted always-enabled tri-state buffer between "portB[2]" and its non-tri-state driver. File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Warning (13035): Inserted always-enabled tri-state buffer between "portB[3]" and its non-tri-state driver. File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Warning (13035): Inserted always-enabled tri-state buffer between "portB[4]" and its non-tri-state driver. File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Warning (13035): Inserted always-enabled tri-state buffer between "portB[5]" and its non-tri-state driver. File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Warning (13035): Inserted always-enabled tri-state buffer between "portB[6]" and its non-tri-state driver. File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Warning (13035): Inserted always-enabled tri-state buffer between "portB[7]" and its non-tri-state driver. File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
Info (13060): One or more bidirectional pins are fed by always enabled tri-state buffers
    Info (13061): Fan-out of permanently enabled tri-state buffer feeding bidirectional pin "portB[0]" is moved to its source File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Info (13061): Fan-out of permanently enabled tri-state buffer feeding bidirectional pin "portB[1]" is moved to its source File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Info (13061): Fan-out of permanently enabled tri-state buffer feeding bidirectional pin "portB[2]" is moved to its source File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Info (13061): Fan-out of permanently enabled tri-state buffer feeding bidirectional pin "portB[3]" is moved to its source File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Info (13061): Fan-out of permanently enabled tri-state buffer feeding bidirectional pin "portB[4]" is moved to its source File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Info (13061): Fan-out of permanently enabled tri-state buffer feeding bidirectional pin "portB[5]" is moved to its source File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Info (13061): Fan-out of permanently enabled tri-state buffer feeding bidirectional pin "portB[6]" is moved to its source File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Info (13061): Fan-out of permanently enabled tri-state buffer feeding bidirectional pin "portB[7]" is moved to its source File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
Warning (13009): TRI or OPNDRN buffers permanently enabled
    Warning (13010): Node "portB[0]~synth" File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Warning (13010): Node "portB[1]~synth" File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Warning (13010): Node "portB[2]~synth" File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Warning (13010): Node "portB[3]~synth" File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Warning (13010): Node "portB[4]~synth" File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Warning (13010): Node "portB[5]~synth" File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Warning (13010): Node "portB[6]~synth" File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
    Warning (13010): Node "portB[7]~synth" File: C:/intelFPGA_lite/17.0/avr_core/avr_core.vhd Line: 215
Info (286030): Timing-Driven Synthesis is running
Info (17049): 101 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 4129 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 2 input pins
    Info (21059): Implemented 0 output pins
    Info (21060): Implemented 32 bidirectional pins
    Info (21061): Implemented 3966 logic cells
    Info (21064): Implemented 128 RAM segments
    Info (21062): Implemented 1 DSP elements
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 852 megabytes
    Info: Processing ended: Sat Feb 17 12:09:17 2018
    Info: Elapsed time: 00:00:35
    Info: Total CPU time (on all processors): 00:00:42


