// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module Frontend_inorder(	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
  input         clock,	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
                reset,	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
                io_imem_req_ready,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output        io_imem_req_valid,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [38:0] io_imem_req_bits_addr,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [86:0] io_imem_req_bits_user,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output        io_imem_resp_ready,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  input         io_imem_resp_valid,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  input  [63:0] io_imem_resp_bits_rdata,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  input  [86:0] io_imem_resp_bits_user,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  input         io_out_0_ready,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output        io_out_0_valid,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [63:0] io_out_0_bits_cf_instr,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [38:0] io_out_0_bits_cf_pc,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_cf_pnpc,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output        io_out_0_bits_cf_exceptionVec_1,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_cf_exceptionVec_2,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_cf_exceptionVec_12,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_cf_intrVec_0,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_cf_intrVec_1,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_cf_intrVec_2,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_cf_intrVec_3,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_cf_intrVec_4,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_cf_intrVec_5,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_cf_intrVec_6,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_cf_intrVec_7,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_cf_intrVec_8,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_cf_intrVec_9,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_cf_intrVec_10,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_cf_intrVec_11,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [3:0]  io_out_0_bits_cf_brIdx,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output        io_out_0_bits_cf_crossPageIPFFix,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_ctrl_src1Type,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_ctrl_src2Type,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [2:0]  io_out_0_bits_ctrl_fuType,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [6:0]  io_out_0_bits_ctrl_fuOpType,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [4:0]  io_out_0_bits_ctrl_rfSrc1,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_0_bits_ctrl_rfSrc2,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output        io_out_0_bits_ctrl_rfWen,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [4:0]  io_out_0_bits_ctrl_rfDest,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [63:0] io_out_0_bits_data_imm,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  input         io_out_1_ready,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output        io_out_1_valid,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [63:0] io_out_1_bits_cf_instr,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [38:0] io_out_1_bits_cf_pc,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_cf_pnpc,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output        io_out_1_bits_cf_exceptionVec_1,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_cf_exceptionVec_2,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_cf_exceptionVec_12,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_cf_intrVec_0,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_cf_intrVec_1,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_cf_intrVec_2,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_cf_intrVec_3,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_cf_intrVec_4,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_cf_intrVec_5,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_cf_intrVec_6,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_cf_intrVec_7,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_cf_intrVec_8,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_cf_intrVec_9,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_cf_intrVec_10,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_cf_intrVec_11,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [3:0]  io_out_1_bits_cf_brIdx,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output        io_out_1_bits_cf_crossPageIPFFix,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_ctrl_src1Type,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_ctrl_src2Type,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [2:0]  io_out_1_bits_ctrl_fuType,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [6:0]  io_out_1_bits_ctrl_fuOpType,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [4:0]  io_out_1_bits_ctrl_rfSrc1,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_out_1_bits_ctrl_rfSrc2,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output        io_out_1_bits_ctrl_rfWen,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [4:0]  io_out_1_bits_ctrl_rfDest,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [63:0] io_out_1_bits_data_imm,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  output [3:0]  io_flushVec,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  input  [38:0] io_redirect_target,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
  input         io_redirect_valid,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                io_ipf,	// src/main/scala/nutcore/frontend/Frontend.scala:36:14
                ifu_bp1_req__bore_valid,
  input  [38:0] ifu_bp1_req__bore_pc,
  input         ifu_bp1_req__bore_isMissPredict,
  input  [38:0] ifu_bp1_req__bore_actualTarget,
  input         ifu_bp1_req__bore_actualTaken,
  input  [6:0]  ifu_bp1_req__bore_fuOpType,
  input  [1:0]  ifu_bp1_req__bore_btbType,
  input         ifu_bp1_req__bore_isRVC,
                ifu_bp1_flushTLB__bore,
                ifu_bp1_flushBTB__bore,
                idu_decoder1_vmEnable__bore,
                idu_decoder2_vmEnable__bore,
  input  [11:0] idu_decoder1_intrVec__bore,
                idu_decoder2_intrVec__bore
);

  wire        _ibf_io_in_q_io_enq_ready;	// src/main/scala/utils/FlushableQueue.scala:94:21
  wire        _ibf_io_in_q_io_deq_valid;	// src/main/scala/utils/FlushableQueue.scala:94:21
  wire [63:0] _ibf_io_in_q_io_deq_bits_instr;	// src/main/scala/utils/FlushableQueue.scala:94:21
  wire [38:0] _ibf_io_in_q_io_deq_bits_pc;	// src/main/scala/utils/FlushableQueue.scala:94:21
  wire [38:0] _ibf_io_in_q_io_deq_bits_pnpc;	// src/main/scala/utils/FlushableQueue.scala:94:21
  wire        _ibf_io_in_q_io_deq_bits_exceptionVec_12;	// src/main/scala/utils/FlushableQueue.scala:94:21
  wire [3:0]  _ibf_io_in_q_io_deq_bits_brIdx;	// src/main/scala/utils/FlushableQueue.scala:94:21
  wire        _idu_io_in_0_ready;	// src/main/scala/nutcore/frontend/Frontend.scala:96:20
  wire        _idu_io_out_0_valid;	// src/main/scala/nutcore/frontend/Frontend.scala:96:20
  wire        _ibf_io_in_ready;	// src/main/scala/nutcore/frontend/Frontend.scala:95:19
  wire        _ibf_io_out_valid;	// src/main/scala/nutcore/frontend/Frontend.scala:95:19
  wire [63:0] _ibf_io_out_bits_instr;	// src/main/scala/nutcore/frontend/Frontend.scala:95:19
  wire [38:0] _ibf_io_out_bits_pc;	// src/main/scala/nutcore/frontend/Frontend.scala:95:19
  wire [38:0] _ibf_io_out_bits_pnpc;	// src/main/scala/nutcore/frontend/Frontend.scala:95:19
  wire        _ibf_io_out_bits_exceptionVec_12;	// src/main/scala/nutcore/frontend/Frontend.scala:95:19
  wire [3:0]  _ibf_io_out_bits_brIdx;	// src/main/scala/nutcore/frontend/Frontend.scala:95:19
  wire        _ibf_io_out_bits_crossPageIPFFix;	// src/main/scala/nutcore/frontend/Frontend.scala:95:19
  wire [81:0] _ifu_io_imem_req_bits_user;	// src/main/scala/nutcore/frontend/Frontend.scala:94:20
  wire        _ifu_io_out_valid;	// src/main/scala/nutcore/frontend/Frontend.scala:94:20
  wire [63:0] _ifu_io_out_bits_instr;	// src/main/scala/nutcore/frontend/Frontend.scala:94:20
  wire [38:0] _ifu_io_out_bits_pc;	// src/main/scala/nutcore/frontend/Frontend.scala:94:20
  wire [38:0] _ifu_io_out_bits_pnpc;	// src/main/scala/nutcore/frontend/Frontend.scala:94:20
  wire        _ifu_io_out_bits_exceptionVec_12;	// src/main/scala/nutcore/frontend/Frontend.scala:94:20
  wire [3:0]  _ifu_io_out_bits_brIdx;	// src/main/scala/nutcore/frontend/Frontend.scala:94:20
  wire [3:0]  _ifu_io_flushVec;	// src/main/scala/nutcore/frontend/Frontend.scala:94:20
  reg         valid;	// src/main/scala/utils/Pipeline.scala:24:24
  reg  [63:0] idu_io_in_0_bits_rinstr;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [38:0] idu_io_in_0_bits_rpc;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [38:0] idu_io_in_0_bits_rpnpc;	// src/main/scala/utils/Pipeline.scala:30:28
  reg         idu_io_in_0_bits_rexceptionVec_12;	// src/main/scala/utils/Pipeline.scala:30:28
  reg  [3:0]  idu_io_in_0_bits_rbrIdx;	// src/main/scala/utils/Pipeline.scala:30:28
  reg         idu_io_in_0_bits_rcrossPageIPFFix;	// src/main/scala/utils/Pipeline.scala:30:28
  always @(posedge clock) begin	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
    automatic logic _idu_io_in_0_bits_T;	// src/main/scala/utils/Pipeline.scala:26:22
    _idu_io_in_0_bits_T = _ibf_io_out_valid & _idu_io_in_0_ready;	// src/main/scala/nutcore/frontend/Frontend.scala:95:19, :96:20, src/main/scala/utils/Pipeline.scala:26:22
    if (reset)	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
      valid <= 1'h0;	// src/main/scala/utils/Pipeline.scala:24:24
    else	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
      valid <=
        ~(_ifu_io_flushVec[1])
        & (_idu_io_in_0_bits_T | ~(io_out_0_ready & _idu_io_out_0_valid) & valid);	// src/main/scala/chisel3/util/Decoupled.scala:51:35, src/main/scala/nutcore/frontend/Frontend.scala:94:20, :96:20, :106:80, src/main/scala/utils/Pipeline.scala:24:24, :25:{25,33}, :26:{22,38,46}, :27:{20,28}
    if (_idu_io_in_0_bits_T) begin	// src/main/scala/utils/Pipeline.scala:26:22
      idu_io_in_0_bits_rinstr <= _ibf_io_out_bits_instr;	// src/main/scala/nutcore/frontend/Frontend.scala:95:19, src/main/scala/utils/Pipeline.scala:30:28
      idu_io_in_0_bits_rpc <= _ibf_io_out_bits_pc;	// src/main/scala/nutcore/frontend/Frontend.scala:95:19, src/main/scala/utils/Pipeline.scala:30:28
      idu_io_in_0_bits_rpnpc <= _ibf_io_out_bits_pnpc;	// src/main/scala/nutcore/frontend/Frontend.scala:95:19, src/main/scala/utils/Pipeline.scala:30:28
      idu_io_in_0_bits_rexceptionVec_12 <= _ibf_io_out_bits_exceptionVec_12;	// src/main/scala/nutcore/frontend/Frontend.scala:95:19, src/main/scala/utils/Pipeline.scala:30:28
      idu_io_in_0_bits_rbrIdx <= _ibf_io_out_bits_brIdx;	// src/main/scala/nutcore/frontend/Frontend.scala:95:19, src/main/scala/utils/Pipeline.scala:30:28
      idu_io_in_0_bits_rcrossPageIPFFix <= _ibf_io_out_bits_crossPageIPFFix;	// src/main/scala/nutcore/frontend/Frontend.scala:95:19, src/main/scala/utils/Pipeline.scala:30:28
    end
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
    `ifdef FIRRTL_BEFORE_INITIAL	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
      `FIRRTL_BEFORE_INITIAL	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
    `endif // FIRRTL_BEFORE_INITIAL
    initial begin	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
      automatic logic [31:0] _RANDOM[0:6];	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
      `ifdef INIT_RANDOM_PROLOG_	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
        `INIT_RANDOM_PROLOG_	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
        for (logic [2:0] i = 3'h0; i < 3'h7; i += 3'h1) begin
          _RANDOM[i] = `RANDOM;	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
        end	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
        valid = _RANDOM[3'h0][0];	// src/main/scala/nutcore/frontend/Frontend.scala:93:7, src/main/scala/utils/Pipeline.scala:24:24
        idu_io_in_0_bits_rinstr = {_RANDOM[3'h0][31:1], _RANDOM[3'h1], _RANDOM[3'h2][0]};	// src/main/scala/nutcore/frontend/Frontend.scala:93:7, src/main/scala/utils/Pipeline.scala:24:24, :30:28
        idu_io_in_0_bits_rpc = {_RANDOM[3'h2][31:1], _RANDOM[3'h3][7:0]};	// src/main/scala/nutcore/frontend/Frontend.scala:93:7, src/main/scala/utils/Pipeline.scala:30:28
        idu_io_in_0_bits_rpnpc = {_RANDOM[3'h3][31:8], _RANDOM[3'h4][14:0]};	// src/main/scala/nutcore/frontend/Frontend.scala:93:7, src/main/scala/utils/Pipeline.scala:30:28
        idu_io_in_0_bits_rexceptionVec_12 = _RANDOM[3'h6][4];	// src/main/scala/nutcore/frontend/Frontend.scala:93:7, src/main/scala/utils/Pipeline.scala:30:28
        idu_io_in_0_bits_rbrIdx = _RANDOM[3'h6][23:20];	// src/main/scala/nutcore/frontend/Frontend.scala:93:7, src/main/scala/utils/Pipeline.scala:30:28
        idu_io_in_0_bits_rcrossPageIPFFix = _RANDOM[3'h6][25];	// src/main/scala/nutcore/frontend/Frontend.scala:93:7, src/main/scala/utils/Pipeline.scala:30:28
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
      `FIRRTL_AFTER_INITIAL	// src/main/scala/nutcore/frontend/Frontend.scala:93:7
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  IFU_inorder ifu (	// src/main/scala/nutcore/frontend/Frontend.scala:94:20
    .clock                       (clock),
    .reset                       (reset),
    .io_imem_req_ready           (io_imem_req_ready),
    .io_imem_req_valid           (io_imem_req_valid),
    .io_imem_req_bits_addr       (io_imem_req_bits_addr),
    .io_imem_req_bits_user       (_ifu_io_imem_req_bits_user),
    .io_imem_resp_ready          (io_imem_resp_ready),
    .io_imem_resp_valid          (io_imem_resp_valid),
    .io_imem_resp_bits_rdata     (io_imem_resp_bits_rdata),
    .io_imem_resp_bits_user      (io_imem_resp_bits_user[81:0]),	// src/main/scala/nutcore/frontend/Frontend.scala:115:11
    .io_out_ready                (_ibf_io_in_q_io_enq_ready),	// src/main/scala/utils/FlushableQueue.scala:94:21
    .io_out_valid                (_ifu_io_out_valid),
    .io_out_bits_instr           (_ifu_io_out_bits_instr),
    .io_out_bits_pc              (_ifu_io_out_bits_pc),
    .io_out_bits_pnpc            (_ifu_io_out_bits_pnpc),
    .io_out_bits_exceptionVec_12 (_ifu_io_out_bits_exceptionVec_12),
    .io_out_bits_brIdx           (_ifu_io_out_bits_brIdx),
    .io_redirect_target          (io_redirect_target),
    .io_redirect_valid           (io_redirect_valid),
    .io_flushVec                 (_ifu_io_flushVec),
    .io_ipf                      (io_ipf),
    .bp1_req__bore_valid         (ifu_bp1_req__bore_valid),
    .bp1_req__bore_pc            (ifu_bp1_req__bore_pc),
    .bp1_req__bore_isMissPredict (ifu_bp1_req__bore_isMissPredict),
    .bp1_req__bore_actualTarget  (ifu_bp1_req__bore_actualTarget),
    .bp1_req__bore_actualTaken   (ifu_bp1_req__bore_actualTaken),
    .bp1_req__bore_fuOpType      (ifu_bp1_req__bore_fuOpType),
    .bp1_req__bore_btbType       (ifu_bp1_req__bore_btbType),
    .bp1_req__bore_isRVC         (ifu_bp1_req__bore_isRVC),
    .bp1_flushTLB__bore          (ifu_bp1_flushTLB__bore),
    .bp1_flushBTB__bore          (ifu_bp1_flushBTB__bore)
  );
  NaiveRVCAlignBuffer ibf (	// src/main/scala/nutcore/frontend/Frontend.scala:95:19
    .clock                       (clock),
    .reset                       (reset),
    .io_in_ready                 (_ibf_io_in_ready),
    .io_in_valid                 (_ibf_io_in_q_io_deq_valid),	// src/main/scala/utils/FlushableQueue.scala:94:21
    .io_in_bits_instr            (_ibf_io_in_q_io_deq_bits_instr),	// src/main/scala/utils/FlushableQueue.scala:94:21
    .io_in_bits_pc               (_ibf_io_in_q_io_deq_bits_pc),	// src/main/scala/utils/FlushableQueue.scala:94:21
    .io_in_bits_pnpc             (_ibf_io_in_q_io_deq_bits_pnpc),	// src/main/scala/utils/FlushableQueue.scala:94:21
    .io_in_bits_exceptionVec_12  (_ibf_io_in_q_io_deq_bits_exceptionVec_12),	// src/main/scala/utils/FlushableQueue.scala:94:21
    .io_in_bits_brIdx            (_ibf_io_in_q_io_deq_bits_brIdx),	// src/main/scala/utils/FlushableQueue.scala:94:21
    .io_out_ready                (_idu_io_in_0_ready),	// src/main/scala/nutcore/frontend/Frontend.scala:96:20
    .io_out_valid                (_ibf_io_out_valid),
    .io_out_bits_instr           (_ibf_io_out_bits_instr),
    .io_out_bits_pc              (_ibf_io_out_bits_pc),
    .io_out_bits_pnpc            (_ibf_io_out_bits_pnpc),
    .io_out_bits_exceptionVec_12 (_ibf_io_out_bits_exceptionVec_12),
    .io_out_bits_brIdx           (_ibf_io_out_bits_brIdx),
    .io_out_bits_crossPageIPFFix (_ibf_io_out_bits_crossPageIPFFix),
    .io_flush                    (_ifu_io_flushVec[1])	// src/main/scala/nutcore/frontend/Frontend.scala:94:20, :106:80
  );
  IDU idu (	// src/main/scala/nutcore/frontend/Frontend.scala:96:20
    .io_in_0_ready                    (_idu_io_in_0_ready),
    .io_in_0_valid                    (valid),	// src/main/scala/utils/Pipeline.scala:24:24
    .io_in_0_bits_instr               (idu_io_in_0_bits_rinstr),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_0_bits_pc                  (idu_io_in_0_bits_rpc),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_0_bits_pnpc                (idu_io_in_0_bits_rpnpc),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_0_bits_exceptionVec_12     (idu_io_in_0_bits_rexceptionVec_12),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_0_bits_brIdx               (idu_io_in_0_bits_rbrIdx),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_in_0_bits_crossPageIPFFix     (idu_io_in_0_bits_rcrossPageIPFFix),	// src/main/scala/utils/Pipeline.scala:30:28
    .io_out_0_ready                   (io_out_0_ready),
    .io_out_0_valid                   (_idu_io_out_0_valid),
    .io_out_0_bits_cf_instr           (io_out_0_bits_cf_instr),
    .io_out_0_bits_cf_pc              (io_out_0_bits_cf_pc),
    .io_out_0_bits_cf_pnpc            (io_out_0_bits_cf_pnpc),
    .io_out_0_bits_cf_exceptionVec_1  (io_out_0_bits_cf_exceptionVec_1),
    .io_out_0_bits_cf_exceptionVec_2  (io_out_0_bits_cf_exceptionVec_2),
    .io_out_0_bits_cf_exceptionVec_12 (io_out_0_bits_cf_exceptionVec_12),
    .io_out_0_bits_cf_intrVec_0       (io_out_0_bits_cf_intrVec_0),
    .io_out_0_bits_cf_intrVec_1       (io_out_0_bits_cf_intrVec_1),
    .io_out_0_bits_cf_intrVec_2       (io_out_0_bits_cf_intrVec_2),
    .io_out_0_bits_cf_intrVec_3       (io_out_0_bits_cf_intrVec_3),
    .io_out_0_bits_cf_intrVec_4       (io_out_0_bits_cf_intrVec_4),
    .io_out_0_bits_cf_intrVec_5       (io_out_0_bits_cf_intrVec_5),
    .io_out_0_bits_cf_intrVec_6       (io_out_0_bits_cf_intrVec_6),
    .io_out_0_bits_cf_intrVec_7       (io_out_0_bits_cf_intrVec_7),
    .io_out_0_bits_cf_intrVec_8       (io_out_0_bits_cf_intrVec_8),
    .io_out_0_bits_cf_intrVec_9       (io_out_0_bits_cf_intrVec_9),
    .io_out_0_bits_cf_intrVec_10      (io_out_0_bits_cf_intrVec_10),
    .io_out_0_bits_cf_intrVec_11      (io_out_0_bits_cf_intrVec_11),
    .io_out_0_bits_cf_brIdx           (io_out_0_bits_cf_brIdx),
    .io_out_0_bits_cf_crossPageIPFFix (io_out_0_bits_cf_crossPageIPFFix),
    .io_out_0_bits_ctrl_src1Type      (io_out_0_bits_ctrl_src1Type),
    .io_out_0_bits_ctrl_src2Type      (io_out_0_bits_ctrl_src2Type),
    .io_out_0_bits_ctrl_fuType        (io_out_0_bits_ctrl_fuType),
    .io_out_0_bits_ctrl_fuOpType      (io_out_0_bits_ctrl_fuOpType),
    .io_out_0_bits_ctrl_rfSrc1        (io_out_0_bits_ctrl_rfSrc1),
    .io_out_0_bits_ctrl_rfSrc2        (io_out_0_bits_ctrl_rfSrc2),
    .io_out_0_bits_ctrl_rfWen         (io_out_0_bits_ctrl_rfWen),
    .io_out_0_bits_ctrl_rfDest        (io_out_0_bits_ctrl_rfDest),
    .io_out_0_bits_data_imm           (io_out_0_bits_data_imm),
    .io_out_1_ready                   (io_out_1_ready),
    .io_out_1_valid                   (io_out_1_valid),
    .io_out_1_bits_cf_instr           (io_out_1_bits_cf_instr),
    .io_out_1_bits_cf_pc              (io_out_1_bits_cf_pc),
    .io_out_1_bits_cf_pnpc            (io_out_1_bits_cf_pnpc),
    .io_out_1_bits_cf_exceptionVec_1  (io_out_1_bits_cf_exceptionVec_1),
    .io_out_1_bits_cf_exceptionVec_2  (io_out_1_bits_cf_exceptionVec_2),
    .io_out_1_bits_cf_exceptionVec_12 (io_out_1_bits_cf_exceptionVec_12),
    .io_out_1_bits_cf_intrVec_0       (io_out_1_bits_cf_intrVec_0),
    .io_out_1_bits_cf_intrVec_1       (io_out_1_bits_cf_intrVec_1),
    .io_out_1_bits_cf_intrVec_2       (io_out_1_bits_cf_intrVec_2),
    .io_out_1_bits_cf_intrVec_3       (io_out_1_bits_cf_intrVec_3),
    .io_out_1_bits_cf_intrVec_4       (io_out_1_bits_cf_intrVec_4),
    .io_out_1_bits_cf_intrVec_5       (io_out_1_bits_cf_intrVec_5),
    .io_out_1_bits_cf_intrVec_6       (io_out_1_bits_cf_intrVec_6),
    .io_out_1_bits_cf_intrVec_7       (io_out_1_bits_cf_intrVec_7),
    .io_out_1_bits_cf_intrVec_8       (io_out_1_bits_cf_intrVec_8),
    .io_out_1_bits_cf_intrVec_9       (io_out_1_bits_cf_intrVec_9),
    .io_out_1_bits_cf_intrVec_10      (io_out_1_bits_cf_intrVec_10),
    .io_out_1_bits_cf_intrVec_11      (io_out_1_bits_cf_intrVec_11),
    .io_out_1_bits_cf_brIdx           (io_out_1_bits_cf_brIdx),
    .io_out_1_bits_cf_crossPageIPFFix (io_out_1_bits_cf_crossPageIPFFix),
    .io_out_1_bits_ctrl_src1Type      (io_out_1_bits_ctrl_src1Type),
    .io_out_1_bits_ctrl_src2Type      (io_out_1_bits_ctrl_src2Type),
    .io_out_1_bits_ctrl_fuType        (io_out_1_bits_ctrl_fuType),
    .io_out_1_bits_ctrl_fuOpType      (io_out_1_bits_ctrl_fuOpType),
    .io_out_1_bits_ctrl_rfSrc1        (io_out_1_bits_ctrl_rfSrc1),
    .io_out_1_bits_ctrl_rfSrc2        (io_out_1_bits_ctrl_rfSrc2),
    .io_out_1_bits_ctrl_rfWen         (io_out_1_bits_ctrl_rfWen),
    .io_out_1_bits_ctrl_rfDest        (io_out_1_bits_ctrl_rfDest),
    .io_out_1_bits_data_imm           (io_out_1_bits_data_imm),
    .decoder1_vmEnable__bore          (idu_decoder1_vmEnable__bore),
    .decoder2_vmEnable__bore          (idu_decoder2_vmEnable__bore),
    .decoder1_intrVec__bore           (idu_decoder1_intrVec__bore),
    .decoder2_intrVec__bore           (idu_decoder2_intrVec__bore)
  );
  FlushableQueue ibf_io_in_q (	// src/main/scala/utils/FlushableQueue.scala:94:21
    .clock                       (clock),
    .reset                       (reset),
    .io_enq_ready                (_ibf_io_in_q_io_enq_ready),
    .io_enq_valid                (_ifu_io_out_valid),	// src/main/scala/nutcore/frontend/Frontend.scala:94:20
    .io_enq_bits_instr           (_ifu_io_out_bits_instr),	// src/main/scala/nutcore/frontend/Frontend.scala:94:20
    .io_enq_bits_pc              (_ifu_io_out_bits_pc),	// src/main/scala/nutcore/frontend/Frontend.scala:94:20
    .io_enq_bits_pnpc            (_ifu_io_out_bits_pnpc),	// src/main/scala/nutcore/frontend/Frontend.scala:94:20
    .io_enq_bits_exceptionVec_12 (_ifu_io_out_bits_exceptionVec_12),	// src/main/scala/nutcore/frontend/Frontend.scala:94:20
    .io_enq_bits_brIdx           (_ifu_io_out_bits_brIdx),	// src/main/scala/nutcore/frontend/Frontend.scala:94:20
    .io_deq_ready                (_ibf_io_in_ready),	// src/main/scala/nutcore/frontend/Frontend.scala:95:19
    .io_deq_valid                (_ibf_io_in_q_io_deq_valid),
    .io_deq_bits_instr           (_ibf_io_in_q_io_deq_bits_instr),
    .io_deq_bits_pc              (_ibf_io_in_q_io_deq_bits_pc),
    .io_deq_bits_pnpc            (_ibf_io_in_q_io_deq_bits_pnpc),
    .io_deq_bits_exceptionVec_12 (_ibf_io_in_q_io_deq_bits_exceptionVec_12),
    .io_deq_bits_brIdx           (_ibf_io_in_q_io_deq_bits_brIdx),
    .io_flush                    (_ifu_io_flushVec[0])	// src/main/scala/nutcore/frontend/Frontend.scala:94:20, :105:58
  );
  assign io_imem_req_bits_user = {5'h0, _ifu_io_imem_req_bits_user};	// src/main/scala/nutcore/frontend/Frontend.scala:93:7, :94:20, :115:11
  assign io_out_0_valid = _idu_io_out_0_valid;	// src/main/scala/nutcore/frontend/Frontend.scala:93:7, :96:20
  assign io_flushVec = _ifu_io_flushVec;	// src/main/scala/nutcore/frontend/Frontend.scala:93:7, :94:20
endmodule

