Flow report for top
Fri Jun 25 00:48:00 2021
Quartus Prime Version 18.1.1 Build 646 04/11/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Flow Summary                                                                  ;
+---------------------------------+---------------------------------------------+
; Flow Status                     ; Successful - Fri Jun 25 00:48:00 2021       ;
; Quartus Prime Version           ; 18.1.1 Build 646 04/11/2019 SJ Lite Edition ;
; Revision Name                   ; top                                         ;
; Top-level Entity Name           ; top                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC5C6F27C7                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,747 / 29,080 ( 6 % )                      ;
; Total registers                 ; 2148                                        ;
; Total pins                      ; 75 / 364 ( 21 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 116,736 / 4,567,040 ( 3 % )                 ;
; Total DSP Blocks                ; 0 / 150 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 2 / 12 ( 17 % )                             ;
; Total DLLs                      ; 1 / 4 ( 25 % )                              ;
+---------------------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 06/25/2021 00:45:31 ;
; Main task         ; Compilation         ;
; Revision Name     ; top                 ;
+-------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                            ;
+---------------------------------------+------------------------------------------------------------------------------------------+---------------+-------------+------------+
; Assignment Name                       ; Value                                                                                    ; Default Value ; Entity Name ; Section Id ;
+---------------------------------------+------------------------------------------------------------------------------------------+---------------+-------------+------------+
; COMPILER_SIGNATURE_ID                 ; 167300351458357.162456212914240                                                          ; --            ; --          ; --         ;
; ENABLE_SIGNALTAP                      ; On                                                                                       ; --            ; --          ; --         ;
; MAX_CORE_JUNCTION_TEMP                ; 85                                                                                       ; --            ; --          ; --         ;
; MIN_CORE_JUNCTION_TEMP                ; 0                                                                                        ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2.vhd                                                                    ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_0002.vhd                                                        ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/altera_mem_if_dll_cyclonev.sv                                   ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/altera_mem_if_dll_cyclonev.sv                                          ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/altera_mem_if_oct_cyclonev.sv                                   ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/altera_mem_if_oct_cyclonev.sv                                          ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/altera_mem_if_hard_memory_controller_top_cyclonev.sv            ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/altera_mem_if_hard_memory_controller_top_cyclonev.sv                   ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_make_qsys_seq.tcl                                            ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0.vhd                                                          ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/altera_avalon_mm_bridge.v                                              ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/altera_avalon_sc_fifo.v                                                ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/altera_mem_if_sequencer_cpu_cv_sim_cpu_inst.v                          ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/altera_mem_if_sequencer_cpu_cv_sim_cpu_inst_test_bench.v               ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/altera_mem_if_sequencer_mem_no_ifdef_params.sv                         ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/altera_mem_if_sequencer_rst.sv                                         ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/altera_mem_if_simple_avalon_mm_bridge.sv                               ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/altera_merlin_arbitrator.sv                                            ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/altera_merlin_master_translator.sv                                     ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_irq_mapper.sv                                                ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_0.vhd                                        ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_0_avalon_st_adapter.vhd                      ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv       ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_0_cmd_demux.sv                               ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_0_cmd_demux_001.sv                           ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_0_cmd_demux_002.sv                           ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_0_cmd_mux.sv                                 ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_0_cmd_mux_003.sv                             ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/lpddr2_s0_mm_interconnect_0_cpu_inst_data_master_translator.vhd        ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/lpddr2_s0_mm_interconnect_0_cpu_inst_instruction_master_translator.vhd ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/lpddr2_s0_mm_interconnect_0_hphy_bridge_s0_translator.vhd              ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_0_router.sv                                  ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_0_router_001.sv                              ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_0_router_002.sv                              ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_0_router_003.sv                              ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_0_router_005.sv                              ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_0_router_006.sv                              ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_0_rsp_mux.sv                                 ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_0_rsp_mux_001.sv                             ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_0_rsp_mux_002.sv                             ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/lpddr2_s0_mm_interconnect_0_sequencer_mem_s1_translator.vhd            ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/lpddr2_s0_mm_interconnect_0_sequencer_trk_mgr_inst_trkm_translator.vhd ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/lpddr2_s0_mm_interconnect_0_sequencer_trk_mgr_inst_trks_translator.vhd ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/lpddr2_s0_mm_interconnect_0_trk_mm_bridge_s0_translator.vhd            ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_1.vhd                                        ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_1_cmd_demux.sv                               ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_1_cmd_mux.sv                                 ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_1_router.sv                                  ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_1_router_001.sv                              ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_1_rsp_demux.sv                               ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_mm_interconnect_1_rsp_mux.sv                                 ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/lpddr2_s0_mm_interconnect_1_sequencer_reg_file_inst_avl_translator.vhd ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/lpddr2_s0_mm_interconnect_1_sequencer_scc_mgr_inst_avl_translator.vhd  ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/sequencer_reg_file.sv                                                  ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/sequencer_scc_acv_phase_decode.v                                       ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/sequencer_scc_acv_wrapper.sv                                           ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/sequencer_scc_mgr.sv                                                   ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/sequencer_scc_reg_file.v                                               ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/sequencer_scc_siii_phase_decode.v                                      ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/sequencer_scc_siii_wrapper.sv                                          ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/sequencer_scc_sv_phase_decode.v                                        ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/sequencer_scc_sv_wrapper.sv                                            ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/sequencer_trk_mgr.sv                                                   ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/aldec/altera_avalon_st_pipeline_base.v                                 ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/aldec/altera_merlin_burst_uncompressor.sv                              ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/aldec/altera_merlin_master_agent.sv                                    ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/aldec/altera_merlin_slave_agent.sv                                     ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/aldec/altera_merlin_slave_translator.sv                                ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/aldec/altera_merlin_traffic_limiter.sv                                 ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/altera_avalon_st_pipeline_base.v                                ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/altera_mem_if_sequencer_cpu_cv_sim_cpu_inst.v                   ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/altera_mem_if_sequencer_cpu_cv_sim_cpu_inst_test_bench.v        ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/altera_mem_if_sequencer_mem_no_ifdef_params.sv                  ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/altera_mem_if_sequencer_rst.sv                                  ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/altera_mem_if_simple_avalon_mm_bridge.sv                        ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/altera_merlin_burst_uncompressor.sv                             ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/altera_merlin_master_agent.sv                                   ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/altera_merlin_slave_agent.sv                                    ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/altera_merlin_slave_translator.sv                               ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/altera_merlin_traffic_limiter.sv                                ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/sequencer_reg_file.sv                                           ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/sequencer_scc_acv_phase_decode.v                                ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/sequencer_scc_acv_wrapper.sv                                    ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/sequencer_scc_mgr.sv                                            ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/sequencer_scc_reg_file.v                                        ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/sequencer_scc_siii_phase_decode.v                               ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/sequencer_scc_siii_wrapper.sv                                   ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/sequencer_scc_sv_phase_decode.v                                 ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/sequencer_scc_sv_wrapper.sv                                     ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/sequencer_trk_mgr.sv                                            ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_AC_ROM.hex                                                   ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_inst_ROM.hex                                                 ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_s0_sequencer_mem.hex                                            ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_p0.vho                                                          ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_p0_altdqdqs.vhd                                                 ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/mentor/altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2.sv           ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2.sv                  ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_pll0.vho                                                        ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2_sim/LPDDR2/LPDDR2_pll0_sim_delay.vhd                                              ; --            ; --          ; --         ;
; MISC_FILE                             ; LPDDR2.cmp                                                                               ; --            ; --          ; --         ;
; MISC_FILE                             ; ALTCLK/synthesis/../ALTCLK.cmp                                                           ; --            ; --          ; --         ;
; MISC_FILE                             ; ALTCLK/synthesis/../../ALTCLK.qsys                                                       ; --            ; --          ; --         ;
; MISC_FILE                             ; ALTCLK/simulation/../../ALTCLK.qsys                                                      ; --            ; --          ; --         ;
; MISC_FILE                             ; ALTCLK/simulation/ALTCLK.vhd                                                             ; --            ; --          ; --         ;
; MISC_FILE                             ; ALTCLK/simulation/submodules/ALTCLK_altclkctrl_0.vhd                                     ; --            ; --          ; --         ;
; MISC_FILE                             ; PLL.cmp                                                                                  ; --            ; --          ; --         ;
; MISC_FILE                             ; PLL_sim/PLL.vho                                                                          ; --            ; --          ; --         ;
; PARTITION_COLOR                       ; -- (Not supported for targeted family)                                                   ; --            ; --          ; Top        ;
; PARTITION_FITTER_PRESERVATION_LEVEL   ; -- (Not supported for targeted family)                                                   ; --            ; --          ; Top        ;
; PARTITION_NETLIST_TYPE                ; -- (Not supported for targeted family)                                                   ; --            ; --          ; Top        ;
; POWER_BOARD_THERMAL_MODEL             ; None (CONSERVATIVE)                                                                      ; --            ; --          ; --         ;
; POWER_PRESET_COOLING_SOLUTION         ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                    ; --            ; --          ; --         ;
; PROJECT_OUTPUT_DIRECTORY              ; output_files                                                                             ; --            ; --          ; --         ;
; SLD_FILE                              ; ALTCLK/synthesis/ALTCLK.debuginfo                                                        ; --            ; --          ; --         ;
; SLD_FILE                              ; db/signal_tap_auto_stripped.stp                                                          ; --            ; --          ; --         ;
; SLD_INFO                              ; QSYS_NAME ALTCLK HAS_SOPCINFO 1 GENERATION_ID 1623525553                                 ; --            ; ALTCLK      ; --         ;
; SOPCINFO_FILE                         ; ALTCLK/synthesis/../../ALTCLK.sopcinfo                                                   ; --            ; --          ; --         ;
; SPD_FILE                              ; LPDDR2.spd                                                                               ; --            ; --          ; --         ;
; SPD_FILE                              ; ALTCLK/simulation/../ALTCLK.spd                                                          ; --            ; --          ; --         ;
; SPD_FILE                              ; PLL.spd                                                                                  ; --            ; --          ; --         ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                                       ; --            ; --          ; --         ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                                       ; --            ; --          ; --         ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                                       ; --            ; --          ; --         ;
; USE_DLL_FREQUENCY_FOR_DQS_DELAY_CHAIN ; On                                                                                       ; Off           ; --          ; --         ;
; USE_SIGNALTAP_FILE                    ; signal_tap.stp                                                                           ; --            ; --          ; --         ;
; VHDL_SHOW_LMF_MAPPING_MESSAGES        ; Off                                                                                      ; --            ; --          ; --         ;
+---------------------------------------+------------------------------------------------------------------------------------------+---------------+-------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:00:28     ; 1.0                     ; 5123 MB             ; 00:00:38                           ;
; Fitter               ; 00:02:02     ; 1.2                     ; 7698 MB             ; 00:03:46                           ;
; Total                ; 00:02:30     ; --                      ; --                  ; 00:04:24                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------+
; Flow OS Summary                                                                    ;
+----------------------+------------------+------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+----------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis ; YM-YM            ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter               ; YM-YM            ; Windows 10 ; 10.0       ; x86_64         ;
+----------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off SDRAM -c top
quartus_fit --read_settings_files=off --write_settings_files=off SDRAM -c top



