# TP_Synth√®se - Autoradio 

HIMED Zineddine - SOLTANI Ezer

## Introduction

Ce projet s‚Äôinscrit dans le cadre du TP de synth√®se portant sur la r√©alisation d‚Äôun syst√®me embarqu√© faisant office d‚Äôautoradio sur carte **STM32 NUCLEO-L476RG**. L‚Äôobjectif est de cr√©er une cha√Æne audio compl√®te int√©grant l‚Äôacquisition, le traitement et la restitution d‚Äôun signal sonore, avec une interface utilisateur via un shell ainsi qu‚Äôun affichage lumineux type VU-m√®tre.

Le syst√®me repose notamment sur FreeRTOS, un shell s√©rie via USART2, un GPIO Expander contr√¥lant un ensemble de LED via SPI, et le codec audio **SGTL5000**, configur√© en I2C et utilisant le protocole I2S via SAI2 pour le flux audio. Le TP est structur√© en plusieurs √©tapes successives, chacune validant une partie mat√©rielle ou logicielle avant l'int√©gration finale.


## Objectifs

- Initialiser un projet embarqu√© sur STM32 avec FreeRTOS.
- Mettre en place un shell fonctionnant en t√¢che FreeRTOS, avec interruptions et driver structur√©.
- Piloter un GPIO Expander via SPI pour contr√¥ler un ensemble de LED servant de VU-m√®tre.
- Configurer le codec audio **SGTL5000** :
  - Configuration en I2C
  - Transfert audio en I2S via SAI2, horloge MCLK activ√©e, DMA en mode circulaire
- G√©n√©rer des signaux audio (ex : triangle) et les analyser √† l'oscilloscope.
- R√©aliser un bypass num√©rique ADC ‚Üí DAC.
- Impl√©menter un filtre RC num√©rique sous forme d'√©quation par r√©currence.
- Ajouter un effet audio num√©rique (distorsion, tremolo, delay, etc.).


## 1) D√©marrage du projet

La premi√®re √©tape du TP consistait √† cr√©er un projet STM32 sous **STM32CubeIDE** pour la carte NUCLEO-L476RG sans activer la BSP afin de garder le contr√¥le sur la configuration mat√©rielle. Apr√®s la g√©n√©ration du code, plusieurs v√©rifications ont √©t√© r√©alis√©es pour s'assurer du bon fonctionnement des p√©riph√©riques de base avant d'aborder la partie audio plus complexe.

Nous avons d‚Äôabord test√© la LED LD2 afin de valider l‚Äôacc√®s au GPIO. L‚Äôallumage et le clignotement ont fonctionn√© comme pr√©vu, confirmant la bonne configuration du microcontr√¥leur et du clocking de base : 

![Clignotement de la LED](images/Clignotement_LED.jpeg)


Nous avons ensuite configur√© l‚ÄôUSART2, reli√© au ST-Link interne, afin de communiquer avec un terminal s√©rie sur PC. La transmission a √©t√© valid√©e en envoyant des messages simples, puis nous avons redirig√© la fonction `printf()` vers cette liaison afin de simplifier le d√©bogage et l'affichage des logs durant la suite du projet. Ces premi√®res √©tapes ont permis d‚Äôobtenir une interface de sortie fiable pour v√©rifier le fonctionnement des modules d√©velopp√©s.

![Test de Printf](images/test_uart2.png)

Apr√®s validation des p√©riph√©riques basiques, nous avons activ√© **FreeRTOS en mode CMSIS-V1** afin de travailler en environnement multit√¢che. Cela a permis d‚Äôisoler chaque fonctionnalit√© (shell, audio, effets, affichage LED) dans des t√¢ches ind√©pendantes tout en conservant une meilleure lisibilit√© et modularit√© du code.

Une √©tape essentielle consistait √† mettre en place un **shell accessible via UART**.

![Test Shell](images/test_shell_tache.png)

Celui-ci s‚Äôex√©cute dans une t√¢che FreeRTOS d√©di√©e et utilise des interruptions pour la r√©ception s√©rie. Le shell permet d‚Äôinteragir dynamiquement avec le syst√®me, notamment pour tester les diff√©rents modules (GPIO Expander, codec SGTL5000, filtres, effets, etc.). Cette approche offre une meilleure flexibilit√© qu‚Äôun programme √† comportement fig√©, car elle permet de modifier les param√®tres en temps r√©el sans recompiler.

√Ä ce stade, le syst√®me √©tait fonctionnel avec :
- une communication s√©rie fiable,
- un shell capable de recevoir et interpr√©ter des commandes,
- un environnement multit√¢che stable,
- une interface de trace via `printf()` pour le d√©bogage.

Cette base logicielle a servi de fondation pour l‚Äôint√©gration des √©l√©ments audio et du pilotage des LEDs.

## 2) Le GPIO Expander et le VU‚ÄëM√®tre

### 2.1 Configuration
Le GPIO Expander utilis√© dans ce projet est le **MCP23S17**, un expander SPI permettant d‚Äôajouter 16 lignes d‚ÄôE/S au microcontr√¥leur. Sa datasheet a √©t√© consult√©e afin d‚Äôidentifier son mode de fonctionnement, son protocole SPI ainsi que les registres n√©cessaires √† la configuration.

L‚Äôexpander est reli√© au microcontr√¥leur via le **p√©riph√©rique SPI3** du STM32. Les broches utilis√©es sont‚ÄØ:
- **PC10** ‚Üí SCK (horloge SPI)
- **PC11** ‚Üí MISO (lecture depuis le MCP23S17)
- **PC12** ‚Üí MOSI (√©criture vers le MCP23S17)
- Une broche GPIO libre ‚Üí CS (Chip Select), configur√©e en sortie

La configuration du SPI3 a √©t√© r√©alis√©e directement dans STM32CubeIDE. Les param√®tres visibles dans la capture ci-dessous montrent la configuration exacte utilis√©e pour communiquer avec le MCP23S17.

![Configuration SPI3](images/spi3_config.png)

Cette configuration assure un dialogue fiable entre le STM32 et le MCP23S17. Une fois les param√®tres confirm√©s, le code a √©t√© g√©n√©r√© automatiquement par STM32CubeIDE.

### 2.2 Tests

La validation du fonctionnement du GPIO Expander MCP23S17 et des LED a √©t√© r√©alis√©e √† l‚Äôaide de la t√¢che `LedTask()`. Cette t√¢che est charg√©e d‚Äôinitialiser l‚Äôexpander, puis de g√©n√©rer un chenillard sur l‚Äôensemble des sorties, ce qui permet √† la fois de faire clignoter une LED et de tester successivement toutes les lignes des ports A et B.

Le d√©roulement de la t√¢che est le suivant :

* Un **reset mat√©riel** est d‚Äôabord appliqu√© au MCP23S17 via la broche `VU_nRESET` (mise √† 0 puis √† 1 avec un l√©ger d√©lai), afin de garantir un √©tat propre du composant.
* Les deux ports du MCP23S17 sont ensuite **configur√©s en sortie** en √©crivant `0x00` dans les registres `IODIRA` et `IODIRB` via l‚Äôinterface SPI3.
* Une variable `GPIO_value` est initialis√©e √† `0x01`. Cette valeur repr√©sente le motif binaire envoy√© vers les LED.
* Dans une boucle infinie, cette valeur est √©crite dans les registres de latch de sortie `OLATA` et `OLATB`, de sorte que le m√™me motif soit appliqu√© sur les ports A et B.
* Un d√©lai de 100 ms est appliqu√© entre chaque mise √† jour, pour rendre le mouvement des LED visible.
* √Ä chaque it√©ration, `GPIO_value` est d√©cal√©e d‚Äôun bit vers la gauche (`GPIO_value <<= 1`). Lorsque la valeur devient nulle (d√©bordement apr√®s le bit le plus significatif), elle est r√©initialis√©e √† `0x01`.

Ce fonctionnement produit un **chenillard** : un seul bit √† `1` se d√©place de la position la plus faible √† la plus forte, puis revient au d√©but. Visuellement, cela se traduit par une LED allum√©e qui se d√©place le long de la barre de LED, ce qui permet de v√©rifier individuellement chaque sortie de l‚Äôexpander sur les ports A et B.

La t√¢che utilis√©e est la suivante :

```c
void LedTask(void *argument)
{
    // Reset
    HAL_GPIO_WritePin(VU_nRESET_GPIO_Port, VU_nRESET_Pin, GPIO_PIN_RESET);
    HAL_Delay(1);
    HAL_GPIO_WritePin(VU_nRESET_GPIO_Port, VU_nRESET_Pin, GPIO_PIN_SET);
    HAL_Delay(1);

    uint8_t tx_data[3];

    // Configurer Port A en sortie
    tx_data[0] = MCP_OPCODE_WRITE;
    tx_data[1] = MCP_IODIRA;
    tx_data[2] = 0x00; // Tous les pins en sortie
    HAL_GPIO_WritePin(VU_nCS_GPIO_Port, VU_nCS_Pin, GPIO_PIN_RESET);
    HAL_SPI_Transmit(&hspi3, tx_data, 3, HAL_MAX_DELAY);
    HAL_GPIO_WritePin(VU_nCS_GPIO_Port, VU_nCS_Pin, GPIO_PIN_SET);
    HAL_Delay(1);

    // Configurer Port B en sortie
    tx_data[1] = MCP_IODIRB;
    tx_data[2] = 0x00;
    HAL_GPIO_WritePin(VU_nCS_GPIO_Port, VU_nCS_Pin, GPIO_PIN_RESET);
    HAL_SPI_Transmit(&hspi3, tx_data, 3, HAL_MAX_DELAY);
    HAL_GPIO_WritePin(VU_nCS_GPIO_Port, VU_nCS_Pin, GPIO_PIN_SET);

    tx_data[0] = MCP_OPCODE_WRITE;

    uint8_t GPIO_value = 0x01;
    for(;;)
    {
        tx_data[2] = GPIO_value;

        // Port A
        tx_data[1] = MCP_OLATA;
        HAL_GPIO_WritePin(VU_nCS_GPIO_Port, VU_nCS_Pin, GPIO_PIN_RESET);
        HAL_SPI_Transmit(&hspi3, tx_data, 3, HAL_MAX_DELAY);
        HAL_GPIO_WritePin(VU_nCS_GPIO_Port, VU_nCS_Pin, GPIO_PIN_SET);

        // Port B
        tx_data[1] = MCP_OLATB;
        HAL_GPIO_WritePin(VU_nCS_GPIO_Port, VU_nCS_Pin, GPIO_PIN_RESET);
        HAL_SPI_Transmit(&hspi3, tx_data, 3, HAL_MAX_DELAY);
        HAL_GPIO_WritePin(VU_nCS_GPIO_Port, VU_nCS_Pin, GPIO_PIN_SET);

        HAL_Delay(100);

        GPIO_value <<= 1;
        if (GPIO_value == 0x00 ) {
            GPIO_value = 0x01;
        }
    }
}
```

```
}
```

}

### 2.3 Driver

#### R√©sultat des tests via le shell

La capture ci-dessous montre le fonctionnement du **driver LED** pilot√© depuis le shell. On y voit l‚Äôutilisation des commandes :

* `l <port> <pin> <state>` pour allumer ou √©teindre une LED,
* `b` pour faire clignoter toutes les LED,
* `k` pour lancer le chenillard.

![Shell LED Control](images/control_led_shell.png)

#### R√©sultat mat√©riel sur la carte

La photo suivante illustre l‚Äôallumage correct des LED confirm√© par les commandes envoy√©es depuis le shell.

![LED Test Board](images/specific_led.jpeg)

Le pilotage des LED via le MCP23S17 a √©t√© encapsul√© dans un **driver d√©di√©**, permettant une organisation plus claire du code et une interaction simplifi√©e depuis le shell. Le driver repose sur une structure d√©finie dans `leds.h`, regroupant les pointeurs de fonctions n√©cessaires : initialisation, √©criture, lecture ainsi que diff√©rents modes de test des LED.

La structure principale est la suivante :

```c
typedef struct {
    void (*init)(void);
    void (*write)(uint8_t reg, uint8_t value);
    uint8_t (*read)(uint8_t reg);
    void (*test_first_led)(void);
    void (*chenillard)(void);
    void (*blink_all)(void);
} LED_Driver_t;
```

Cette approche permet de s√©parer clairement la logique de haut niveau de la gestion mat√©rielle, facilitant la maintenance et l‚Äô√©volution du syst√®me.

### Initialisation du driver

L‚Äôinitialisation configure le MCP23S17 via SPI, place les ports en sortie (`IODIRA` et `IODIRB = 0x00`) et initialise un **shadow register** permettant de conserver localement l‚Äô√©tat des LED.

Extrait :

```c
void LED_Driver_Init(LED_Driver_t *driver) {
    driver->init = MCP23S17_Init;
    driver->write = MCP23S17_Write;
    driver->read = MCP23S17_Read;
    driver->test_first_led = Test_First_LED;
    driver->chenillard = LED_Chenillard;
    driver->blink_all = Blink_All_LEDs;

    driver->init();
}
```

### Acc√®s bas-niveau au MCP23S17

La communication SPI est assur√©e par deux fonctions priv√©es :

* **MCP23S17_Write()** pour √©crire dans un registre
* **MCP23S17_Read()** pour lire un registre

Extrait de l‚Äô√©criture :

```c
static void MCP23S17_Write(uint8_t reg, uint8_t value) {
    uint8_t data[3] = { MCP_OPCODE_WRITE, reg, value };
    HAL_GPIO_WritePin(VU_nCS_GPIO_Port, VU_nCS_Pin, GPIO_PIN_RESET);
    HAL_SPI_Transmit(&hspi3, data, 3, HAL_MAX_DELAY);
    HAL_GPIO_WritePin(VU_nCS_GPIO_Port, VU_nCS_Pin, GPIO_PIN_SET);
}
```

### Commandes Shell

Afin de contr√¥ler facilement les LED sans recompiler, plusieurs commandes shell ont √©t√© impl√©ment√©es.

#### üîπ Allumer/√âteindre une LED

Commande :

```
l <port> <pin> <state>
```

Exemple : `l A 3 1` ‚Üí allume la LED A3.

Extrait :

```c
if (state == 1)
    *shadow_reg &= ~(1 << pin);   // ON (active low)
else
    *shadow_reg |=  (1 << pin);   // OFF

led_driver.write(reg_addr, *shadow_reg);
```

#### üîπ Chenillard depuis le shell

```c
int shell_chenillard(h_shell_t *h_shell, int argc, char **argv) {
    h_shell->drv.transmit("Running Chenillard...
", 22);
    led_driver.chenillard();
    return 0;
}
```

#### üîπ Blinking complet

```c
int shell_blink_all(h_shell_t *h_shell, int argc, char **argv) {
    h_shell->drv.transmit("Blinking All LEDs...
", 23);
    led_driver.blink_all();
    return 0;
}
```

L‚Äôint√©gration de ce driver et de ses commandes shell permet un pilotage complet et flexible du VU-m√®tre, tout en gardant une architecture logicielle propre et modulaire.

## 3. Le CODEC Audio SGTL5000

### 3.1 Configuration pr√©alables

Le codec **SGTL5000** n√©cessite deux interfaces distinctes pour fonctionner correctement :

* **I2C** pour la configuration (acc√®s aux registres internes),
* **SAI2 [Serial Audi Interface] (I2S)** pour l‚Äô√©change des donn√©es audio (√©chantillons PCM).

La configuration a √©t√© enti√®rement r√©alis√©e sous **STM32CubeIDE**, conform√©ment aux consignes du TP.

---

### üîπ Configuration de l‚Äôhorloge ‚Äî PLLSAI1 pour g√©n√©rer 12.235294 MHz

Le SGTL5000 requiert une horloge audio stable. Pour cela, le p√©riph√©rique **SAI2** est aliment√© par **PLLSAI1**, configur√©e pour produire **12.235294 MHz**.

Voici la configuration obtenue :

![Clock SAI](images/clock_sai.png)

Cette fr√©quence correspond √† un multiple compatible avec l‚Äôaudio 48 kHz (conditions du TP).

---

### üîπ Configuration du SAI2

Le SAI2 est compos√© de deux sous-blocs :

* **SAI2_A** : configur√© en *Master Transmit* avec g√©n√©ration du **Master Clock (MCLK)**.
* **SAI2_B** : configur√© en *Synchronous Slave* (suivant la clock de A).

Les deux utilisent le mode **I2S/PCM Protocol**.

![SAI2 Config](images/sai2_config.png)

Les broches utilis√©es sont :

* **PB12** ‚Üí SAI2_FS_A
* **PB13** ‚Üí SAI2_SCK_A
* **PB14** ‚Üí SAI2_MCLK_A
* **PB15** ‚Üí SAI2_SD_A
* **PC12** ‚Üí SAI2_SD_B

Ces broches correspondent au sch√©ma fourni dans le sujet.

---

### üîπ Configuration de l‚ÄôI2C (pour piloter le SGTL5000)

L‚ÄôI2C utilis√© est **I2C2**, configur√© en mode Standard (100 kHz), ce qui est suffisant pour √©crire dans les registres du SGTL5000.

![I2C2 Config](images/i2c2_config.png)

Les broches associ√©es sont :

* **PB10** ‚Üí I2C2_SCL
* **PB11** ‚Üí I2C2_SDA

La configuration reste celle par d√©faut, comme demand√© dans le TP.

---

### üîπ Configuration du DMA pour le SAI2

Pour g√©rer efficacement le flux audio via le SAI2, le **DMA (Direct Memory Access)** a √©t√© configur√© pour les sous-blocs SAI2_A et SAI2_B. Le mode circulaire est activ√© pour permettre un transfert continu des donn√©es sans intervention du processeur.

*   **SAI2_A** : Utilise **DMA1 Channel 6** avec une direction *Memory To Peripheral*. Cela permet de transmettre les donn√©es audio depuis la m√©moire vers le DAC du CODEC. La priorit√© est r√©gl√©e sur *Low*.
*   **SAI2_B** : Utilise **DMA1 Channel 7** avec une direction *Peripheral To Memory*. Cela permet de recevoir les donn√©es audio depuis l'ADC du CODEC et de les stocker en m√©moire. La priorit√© est √©galement r√©gl√©e sur *Low*.

Ces configurations sont visibles dans la capture d'√©cran ci-dessous :

![DMA Config](images/dma_config.png)

---

### üîπ Activation du Master Clock (MCLK)

Avant de poursuivre, il est crucial d'activer l'horloge Master Clock (MCLK) pour le CODEC SGTL5000 afin d'assurer son bon fonctionnement. Cette activation se fait programmatiquement dans la fonction `main()`, juste apr√®s les initialisations des p√©riph√©riques.

La ligne de code suivante est ajout√©e :

```c
  /* Initialize all configured peripherals */
  MX_GPIO_Init();
  MX_DMA_Init();
  MX_USART2_UART_Init();
  MX_SPI3_Init();
  MX_I2C2_Init();
  MX_SAI2_Init();
  /* USER CODE BEGIN 2 */
HAL_SAI_ENABLE(&hsai_BlockA2);
```

## 3.2 Configuration du CODEC par l‚ÄôI2C

Le CODEC SGTL5000 est pilot√© via l'interface I2C pour sa configuration interne (volumes, routage, horloges, etc.). Une biblioth√®que d√©di√©e compos√©e des fichiers `sgtl5000.c` et `sgtl5000.h` a √©t√© d√©velopp√©e pour encapsuler ces √©changes.

### Lecture du CHIP_ID

La premi√®re √©tape de validation consiste √† lire le registre d'identification du composant. L'adresse I2C de base est `0x0A` (7 bits), ce qui correspond √† `0x14` en √©criture et `0x15` en lecture.

Dans la fonction d'initialisation, nous lisons le registre `CHIP_ID` (0x0000) :

uint16_t chip_id_value;
sgtl5000_i2c_read_register(h_sgtl5000, SGTL5000_CHIP_ID, &chip_id_value);
// La valeur attendue est typiquement 0xA000


### Configuration des registres

Pour configurer le CODEC selon les sp√©cifications du TP (Fr√©quence d'√©chantillonnage de 48 kHz, interface I2S en mode esclave, etc.), les valeurs suivantes ont √©t√© d√©termin√©es et √©crites dans les registres :

| Registre | Valeur Hex | Description |
| :--- | :--- | :--- |
| `CHIP_ANA_POWER` | `0x6AFF` | Active les blocs analogiques (DAC, ADC, PLL, Sorties Ligne/Casque) |
| `CHIP_LINREG_CTRL` | Bits 5,6 √† 1 | Configure la pompe de charge pour une tension VDDIO > 3.1V |
| `CHIP_REF_CTRL` | `0x01FF` | D√©finit la tension de r√©f√©rence (VAG = 1.575V) |
| `CHIP_LINE_OUT_CTRL` | `0x031E` | Configure le niveau et le courant de bias de la sortie ligne |
| `CHIP_SHORT_CTRL` | `0x1106` | Active la protection contre les courts-circuits |
| `CHIP_ANA_CTRL` | `0x0004` | S√©lectionne l'entr√©e ADC (Line-In) |
| `CHIP_DIG_POWER` | `0x0073` | Active les blocs num√©riques (I2S In/Out, DAC, ADC) |
| `CHIP_CLK_CTRL` | `0x0004` | D√©finit la fr√©quence d'√©chantillonnage (Sys_FS) √† 48 kHz |
| `CHIP_I2S_CTRL` | `0x0130` | Mode I2S Esclave, longueur de donn√©e 16 bits |
| `CHIP_ADCDAC_CTRL` | `0x0000` | D√©sactive le mute du DAC |
| `CHIP_DAC_VOL` | `0x3C3C` | R√®gle le volume du DAC √† 0dB (droite et gauche) |

### Impl√©mentation logicielle

#### Initialisation dans `sgtl5000.c`

Voici l'extrait de la fonction `sgtl5000_init` qui applique cette configuration :

```c
HAL_StatusTypeDef sgtl5000_init(h_sgtl5000_t *h_sgtl5000) {
    HAL_StatusTypeDef ret = HAL_OK;
    uint16_t chip_id_value;

    // 1. V√©rification de la communication
    ret = sgtl5000_i2c_read_register(h_sgtl5000, SGTL5000_CHIP_ID, &chip_id_value);
    if (ret != HAL_OK) return ret;

    // 2. Configuration de l'alimentation et des r√©f√©rences
    ret |= sgtl5000_i2c_write_register(h_sgtl5000, SGTL5000_CHIP_ANA_POWER, 0x6AFF);
    ret |= sgtl5000_i2c_set_bit(h_sgtl5000, SGTL5000_CHIP_LINREG_CTRL, (1 << 5) | (1 << 6));
    ret |= sgtl5000_i2c_write_register(h_sgtl5000, SGTL5000_CHIP_REF_CTRL, 0x01FF);
    ret |= sgtl5000_i2c_write_register(h_sgtl5000, SGTL5000_CHIP_LINE_OUT_CTRL, 0x031E);
    ret |= sgtl5000_i2c_write_register(h_sgtl5000, SGTL5000_CHIP_SHORT_CTRL, 0x1106);
    ret |= sgtl5000_i2c_write_register(h_sgtl5000, SGTL5000_CHIP_ANA_CTRL, 0x0004); // ADC Input = Line In
    ret |= sgtl5000_i2c_write_register(h_sgtl5000, SGTL5000_CHIP_DIG_POWER, 0x0073);

    // 3. Configuration de l'horloge et de l'interface I2S
    ret |= sgtl5000_i2c_write_register(h_sgtl5000, SGTL5000_CHIP_CLK_CTRL, 0x0004); // 48 kHz
    ret |= sgtl5000_i2c_write_register(h_sgtl5000, SGTL5000_CHIP_I2S_CTRL, 0x0130); // Slave, 16-bit;

    // 4. Routage et Volumes
    ret |= sgtl5000_i2c_write_register(h_sgtl5000, SGTL5000_CHIP_ADCDAC_CTRL, 0x0000);
    ret |= sgtl5000_i2c_write_register(h_sgtl5000, SGTL5000_CHIP_DAC_VOL, 0x3C3C); // 0dB

    return ret;
}
```

#### Appel dans `main.c`

Dans le fichier `main.c`, la structure de gestion est initialis√©e et la fonction est appel√©e apr√®s l'activation du MCLK :

```c
// Initialisation de la structure avec le pointeur I2C et l'adresse
sgtl5000_handle.hi2c = &hi2c2;
sgtl5000_handle.i2c_address = SGTL5000_I2C_ADDR_WRITE;

// Configuration effective du CODEC
sgtl5000_init(&sgtl5000_handle);
```
```

