Versi√≥n de 2014 realizada en VHDL y probada en FPGA's de Xilinx Spartan 
