Fitter report for microarquiteturaGp3
Thu Sep 05 02:51:28 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. |microarquiteturaGp3|microarquiteturaGp3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_1ci1:auto_generated|ALTSYNCRAM
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Sep 05 02:51:28 2019       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; microarquiteturaGp3                         ;
; Top-level Entity Name              ; microarquiteturaGp3                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE30F23C7                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,248 / 28,848 ( 8 % )                      ;
;     Total combinational functions  ; 2,092 / 28,848 ( 7 % )                      ;
;     Dedicated logic registers      ; 1,114 / 28,848 ( 4 % )                      ;
; Total registers                    ; 1114                                        ;
; Total pins                         ; 111 / 329 ( 34 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 44,032 / 608,256 ( 7 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE30F23C7                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                     ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                              ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
+--------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3601 ) ; 0.00 % ( 0 / 3601 )        ; 0.00 % ( 0 / 3601 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3601 ) ; 0.00 % ( 0 / 3601 )        ; 0.00 % ( 0 / 3601 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3356 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 235 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Jaevillen/Desktop/problema3Gp3/output_files/microarquiteturaGp3.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 2,248 / 28,848 ( 8 % )    ;
;     -- Combinational with no register       ; 1134                      ;
;     -- Register only                        ; 156                       ;
;     -- Combinational with a register        ; 958                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1015                      ;
;     -- 3 input functions                    ; 589                       ;
;     -- <=2 input functions                  ; 488                       ;
;     -- Register only                        ; 156                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1827                      ;
;     -- arithmetic mode                      ; 265                       ;
;                                             ;                           ;
; Total registers*                            ; 1,114 / 30,421 ( 4 % )    ;
;     -- Dedicated logic registers            ; 1,114 / 28,848 ( 4 % )    ;
;     -- I/O registers                        ; 0 / 1,573 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 195 / 1,803 ( 11 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 111 / 329 ( 34 % )        ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )            ;
;                                             ;                           ;
; M9Ks                                        ; 9 / 66 ( 14 % )           ;
; Total block memory bits                     ; 44,032 / 608,256 ( 7 % )  ;
; Total block memory implementation bits      ; 82,944 / 608,256 ( 14 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global signals                              ; 5                         ;
;     -- Global clocks                        ; 5 / 20 ( 25 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 2.3% / 2.3% / 2.4%        ;
; Peak interconnect usage (total/H/V)         ; 23.8% / 23.4% / 24.3%     ;
; Maximum fan-out                             ; 921                       ;
; Highest non-global fan-out                  ; 61                        ;
; Total fan-out                               ; 11153                     ;
; Average fan-out                             ; 3.12                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                 ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                   ; Low                            ;
;                                             ;                      ;                       ;                                ;
; Total logic elements                        ; 2081 / 28848 ( 7 % ) ; 167 / 28848 ( < 1 % ) ; 0 / 28848 ( 0 % )              ;
;     -- Combinational with no register       ; 1052                 ; 82                    ; 0                              ;
;     -- Register only                        ; 139                  ; 17                    ; 0                              ;
;     -- Combinational with a register        ; 890                  ; 68                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                       ;                                ;
;     -- 4 input functions                    ; 945                  ; 70                    ; 0                              ;
;     -- 3 input functions                    ; 555                  ; 34                    ; 0                              ;
;     -- <=2 input functions                  ; 442                  ; 46                    ; 0                              ;
;     -- Register only                        ; 139                  ; 17                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic elements by mode                      ;                      ;                       ;                                ;
;     -- normal mode                          ; 1685                 ; 142                   ; 0                              ;
;     -- arithmetic mode                      ; 257                  ; 8                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total registers                             ; 1029                 ; 85                    ; 0                              ;
;     -- Dedicated logic registers            ; 1029 / 28848 ( 4 % ) ; 85 / 28848 ( < 1 % )  ; 0 / 28848 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total LABs:  partially or completely used   ; 182 / 1803 ( 10 % )  ; 15 / 1803 ( < 1 % )   ; 0 / 1803 ( 0 % )               ;
;                                             ;                      ;                       ;                                ;
; Virtual pins                                ; 0                    ; 0                     ; 0                              ;
; I/O pins                                    ; 111                  ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )      ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 44032                ; 0                     ; 0                              ;
; Total RAM block bits                        ; 82944                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 9 / 66 ( 13 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 5 / 24 ( 20 % )      ; 0 / 24 ( 0 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                       ;                                ;
; Connections                                 ;                      ;                       ;                                ;
;     -- Input Connections                    ; 276                  ; 124                   ; 0                              ;
;     -- Registered Input Connections         ; 129                  ; 95                    ; 0                              ;
;     -- Output Connections                   ; 219                  ; 181                   ; 0                              ;
;     -- Registered Output Connections        ; 6                    ; 181                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Internal Connections                        ;                      ;                       ;                                ;
;     -- Total Connections                    ; 10542                ; 944                   ; 5                              ;
;     -- Registered Connections               ; 3943                 ; 663                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; External Connections                        ;                      ;                       ;                                ;
;     -- Top                                  ; 192                  ; 303                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 303                  ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Partition Interface                         ;                      ;                       ;                                ;
;     -- Input Ports                          ; 83                   ; 62                    ; 0                              ;
;     -- Output Ports                         ; 71                   ; 79                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Registered Ports                            ;                      ;                       ;                                ;
;     -- Registered Input Ports               ; 0                    ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 40                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Port Connectivity                           ;                      ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 2                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 47                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 52                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 59                    ; 0                              ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; buttons_export[0]        ; U22   ; 5        ; 67           ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; buttons_export[1]        ; U21   ; 5        ; 67           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; buttons_export[2]        ; W19   ; 5        ; 67           ; 5            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; buttons_export[3]        ; Y17   ; 4        ; 61           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; clk_clk                  ; T1    ; 2        ; 0            ; 21           ; 21           ; 921                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; reset_reset_n            ; V21   ; 5        ; 67           ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; vga_monitor_barra_d_y[0] ; C17   ; 7        ; 56           ; 43           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_d_y[1] ; A19   ; 7        ; 56           ; 43           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_d_y[2] ; B19   ; 7        ; 56           ; 43           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_d_y[3] ; F15   ; 7        ; 63           ; 43           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_d_y[4] ; G15   ; 7        ; 63           ; 43           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_d_y[5] ; G18   ; 6        ; 67           ; 37           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_d_y[6] ; A20   ; 7        ; 59           ; 43           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_d_y[7] ; G17   ; 6        ; 67           ; 41           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_d_y[8] ; F14   ; 7        ; 63           ; 43           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_d_y[9] ; H14   ; 7        ; 61           ; 43           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_e_y[0] ; B20   ; 7        ; 59           ; 43           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_e_y[1] ; D20   ; 6        ; 67           ; 40           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_e_y[2] ; F19   ; 6        ; 67           ; 37           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_e_y[3] ; A18   ; 7        ; 54           ; 43           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_e_y[4] ; B18   ; 7        ; 54           ; 43           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_e_y[5] ; E15   ; 7        ; 54           ; 43           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_e_y[6] ; D19   ; 7        ; 59           ; 43           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_e_y[7] ; F17   ; 6        ; 67           ; 41           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_e_y[8] ; C21   ; 6        ; 67           ; 38           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_barra_e_y[9] ; C22   ; 6        ; 67           ; 38           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_x[0]    ; AA11  ; 3        ; 36           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_x[1]    ; A16   ; 7        ; 50           ; 43           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_x[2]    ; G14   ; 7        ; 54           ; 43           ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_x[3]    ; B16   ; 7        ; 50           ; 43           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_x[4]    ; B22   ; 6        ; 67           ; 39           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_x[5]    ; D15   ; 7        ; 54           ; 43           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_x[6]    ; E16   ; 7        ; 65           ; 43           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_x[7]    ; E14   ; 7        ; 48           ; 43           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_x[8]    ; C15   ; 7        ; 50           ; 43           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_x[9]    ; B17   ; 7        ; 50           ; 43           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_y[0]    ; B21   ; 6        ; 67           ; 39           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_y[1]    ; C13   ; 7        ; 45           ; 43           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_y[2]    ; D13   ; 7        ; 45           ; 43           ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_y[3]    ; B13   ; 7        ; 38           ; 43           ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_y[4]    ; B15   ; 7        ; 45           ; 43           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_y[5]    ; E13   ; 7        ; 41           ; 43           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_y[6]    ; A15   ; 7        ; 45           ; 43           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_y[7]    ; F13   ; 7        ; 45           ; 43           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_y[8]    ; A13   ; 7        ; 38           ; 43           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; vga_monitor_bola_y[9]    ; AB11  ; 3        ; 36           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; barra_d_y_out_export[0] ; A8    ; 8        ; 25           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_d_y_out_export[1] ; B7    ; 8        ; 25           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_d_y_out_export[2] ; B8    ; 8        ; 25           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_d_y_out_export[3] ; F21   ; 6        ; 67           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_d_y_out_export[4] ; B6    ; 8        ; 22           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_d_y_out_export[5] ; A5    ; 8        ; 14           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_d_y_out_export[6] ; D10   ; 8        ; 32           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_d_y_out_export[7] ; E10   ; 8        ; 32           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_d_y_out_export[8] ; F8    ; 8        ; 7            ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_d_y_out_export[9] ; B3    ; 8        ; 5            ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_e_y_out_export[0] ; F11   ; 7        ; 36           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_e_y_out_export[1] ; AA10  ; 3        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_e_y_out_export[2] ; B14   ; 7        ; 38           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_e_y_out_export[3] ; B5    ; 8        ; 11           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_e_y_out_export[4] ; Y10   ; 3        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_e_y_out_export[5] ; AB10  ; 3        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_e_y_out_export[6] ; C7    ; 8        ; 20           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_e_y_out_export[7] ; E11   ; 7        ; 36           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_e_y_out_export[8] ; A10   ; 8        ; 32           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; barra_e_y_out_export[9] ; A14   ; 7        ; 41           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_x_out_export[0]    ; G10   ; 8        ; 11           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_x_out_export[1]    ; E12   ; 7        ; 36           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_x_out_export[2]    ; H10   ; 8        ; 18           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_x_out_export[3]    ; E9    ; 8        ; 22           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_x_out_export[4]    ; B10   ; 8        ; 32           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_x_out_export[5]    ; W10   ; 3        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_x_out_export[6]    ; J22   ; 6        ; 67           ; 28           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_x_out_export[7]    ; G11   ; 8        ; 27           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_x_out_export[8]    ; B9    ; 8        ; 29           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_x_out_export[9]    ; A9    ; 8        ; 32           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_y_out_export[0]    ; C8    ; 8        ; 20           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_y_out_export[1]    ; K8    ; 1        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_y_out_export[2]    ; D7    ; 8        ; 9            ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_y_out_export[3]    ; B4    ; 8        ; 7            ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_y_out_export[4]    ; G8    ; 8        ; 7            ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_y_out_export[5]    ; H11   ; 8        ; 20           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_y_out_export[6]    ; C6    ; 8        ; 9            ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_y_out_export[7]    ; A7    ; 8        ; 25           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_y_out_export[8]    ; A6    ; 8        ; 25           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bola_y_out_export[9]    ; C10   ; 8        ; 29           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; lcd_data_out[0]         ; V8    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data_out[1]         ; V7    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data_out[2]         ; V6    ; 3        ; 1            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data_out[3]         ; V5    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data_out[4]         ; V4    ; 2        ; 0            ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data_out[5]         ; Y4    ; 3        ; 3            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data_out[6]         ; V3    ; 2        ; 0            ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data_out[7]         ; Y3    ; 3        ; 3            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_enable_op           ; V9    ; 3        ; 20           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_read_write          ; U8    ; 3        ; 3            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_register_select     ; U9    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_monitor_b[0]        ; K18   ; 6        ; 67           ; 30           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vga_monitor_b[1]        ; C20   ; 6        ; 67           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vga_monitor_b[2]        ; H22   ; 6        ; 67           ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vga_monitor_b[3]        ; G16   ; 7        ; 63           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vga_monitor_g[0]        ; D21   ; 6        ; 67           ; 36           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vga_monitor_g[1]        ; H17   ; 6        ; 67           ; 38           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vga_monitor_g[2]        ; C19   ; 7        ; 61           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vga_monitor_g[3]        ; H15   ; 7        ; 61           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vga_monitor_hsync       ; A17   ; 7        ; 52           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vga_monitor_r[0]        ; J21   ; 6        ; 67           ; 28           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vga_monitor_r[1]        ; K17   ; 6        ; 67           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vga_monitor_r[2]        ; F16   ; 7        ; 65           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vga_monitor_r[3]        ; D17   ; 7        ; 61           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vga_monitor_vsync       ; G13   ; 7        ; 52           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                       ;
+----------+------------------------------------------+--------------------------+--------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name         ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+--------------------------+---------------------------+
; D1       ; DIFFIO_L8n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~      ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO             ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~  ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                        ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~            ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~           ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                        ; Dedicated Programming Pin ;
; L5       ; TDI                                      ; -                        ; altera_reserved_tdi      ; JTAG Pin                  ;
; L2       ; TCK                                      ; -                        ; altera_reserved_tck      ; JTAG Pin                  ;
; L1       ; TMS                                      ; -                        ; altera_reserved_tms      ; JTAG Pin                  ;
; L4       ; TDO                                      ; -                        ; altera_reserved_tdo      ; JTAG Pin                  ;
; L3       ; nCE                                      ; -                        ; -                        ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                        ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                        ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                        ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                        ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                        ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R24n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~            ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R8p                               ; Use as regular IO        ; vga_monitor_barra_e_y[2] ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R7n, PADD23                       ; Use as regular IO        ; vga_monitor_barra_d_y[5] ; Dual Purpose Pin          ;
; B22      ; DIFFIO_R5n, PADD22                       ; Use as regular IO        ; vga_monitor_bola_x[4]    ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R5p, PADD21                       ; Use as regular IO        ; vga_monitor_bola_y[0]    ; Dual Purpose Pin          ;
; C20      ; DIFFIO_R4n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; vga_monitor_b[1]         ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T45p, PADD0                       ; Use as regular IO        ; vga_monitor_barra_e_y[4] ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T41n, PADD1                       ; Use as regular IO        ; vga_monitor_hsync        ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T41p, PADD2                       ; Use as regular IO        ; vga_monitor_bola_x[9]    ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T38n, PADD3                       ; Use as regular IO        ; vga_monitor_bola_x[7]    ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T37p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; vga_monitor_bola_y[7]    ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T36n, PADD5                       ; Use as regular IO        ; vga_monitor_bola_y[6]    ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T36p, PADD6                       ; Use as regular IO        ; vga_monitor_bola_y[4]    ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T35n, PADD7                       ; Use as regular IO        ; vga_monitor_bola_y[1]    ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T35p, PADD8                       ; Use as regular IO        ; vga_monitor_bola_y[2]    ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T31n, PADD9                       ; Use as regular IO        ; barra_e_y_out_export[9]  ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T31p, PADD10                      ; Use as regular IO        ; barra_e_y_out_export[2]  ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T29n, PADD11                      ; Use as regular IO        ; vga_monitor_bola_y[8]    ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T29p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; vga_monitor_bola_y[3]    ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T27n, PADD13                      ; Use as regular IO        ; barra_e_y_out_export[7]  ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T27p, PADD14                      ; Use as regular IO        ; barra_e_y_out_export[0]  ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T25p, PADD15                      ; Use as regular IO        ; bola_x_out_export[4]     ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T24n, PADD16                      ; Use as regular IO        ; bola_x_out_export[9]     ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T24p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; bola_x_out_export[8]     ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T20n, DATA2                       ; Use as regular IO        ; barra_d_y_out_export[0]  ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T20p, DATA3                       ; Use as regular IO        ; barra_d_y_out_export[2]  ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T19n, PADD18                      ; Use as regular IO        ; bola_y_out_export[7]     ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T19p, DATA4                       ; Use as regular IO        ; barra_d_y_out_export[1]  ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T18n, PADD19                      ; Use as regular IO        ; bola_y_out_export[8]     ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T18p, DATA15                      ; Use as regular IO        ; barra_d_y_out_export[4]  ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T16n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; bola_y_out_export[0]     ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T16p, DATA13                      ; Use as regular IO        ; barra_e_y_out_export[6]  ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T11p, DATA5                       ; Use as regular IO        ; barra_d_y_out_export[5]  ; Dual Purpose Pin          ;
; C6       ; DIFFIO_T7n, DATA7                        ; Use as regular IO        ; bola_y_out_export[6]     ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T6p, DATA8                        ; Use as regular IO        ; bola_y_out_export[3]     ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T5n, DATA9                        ; Use as regular IO        ; barra_d_y_out_export[8]  ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T4p, DATA11                       ; Use as regular IO        ; barra_d_y_out_export[9]  ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+--------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 35 ( 14 % )  ; 2.5V          ; --           ;
; 2        ; 3 / 45 ( 7 % )   ; 2.5V          ; --           ;
; 3        ; 15 / 42 ( 36 % ) ; 2.5V          ; --           ;
; 4        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
; 5        ; 4 / 41 ( 10 % )  ; 2.5V          ; --           ;
; 6        ; 19 / 37 ( 51 % ) ; 2.5V          ; --           ;
; 7        ; 41 / 43 ( 95 % ) ; 2.5V          ; --           ;
; 8        ; 28 / 43 ( 65 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 518        ; 8        ; barra_d_y_out_export[5]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 501        ; 8        ; bola_y_out_export[8]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 499        ; 8        ; bola_y_out_export[7]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 497        ; 8        ; barra_d_y_out_export[0]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 487        ; 8        ; bola_x_out_export[9]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 485        ; 8        ; barra_e_y_out_export[8]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 481        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 479        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 473        ; 7        ; vga_monitor_bola_y[8]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 469        ; 7        ; barra_e_y_out_export[9]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 458        ; 7        ; vga_monitor_bola_y[6]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 448        ; 7        ; vga_monitor_bola_x[1]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 446        ; 7        ; vga_monitor_hsync                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 437        ; 7        ; vga_monitor_barra_e_y[3]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 435        ; 7        ; vga_monitor_barra_d_y[1]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 430        ; 7        ; vga_monitor_barra_d_y[6]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 202        ; 3        ; barra_e_y_out_export[1]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 204        ; 3        ; vga_monitor_bola_x[0]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 206        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 203        ; 3        ; barra_e_y_out_export[5]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 205        ; 3        ; vga_monitor_bola_y[9]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 207        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 535        ; 8        ; barra_d_y_out_export[9]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 530        ; 8        ; bola_y_out_export[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 523        ; 8        ; barra_e_y_out_export[3]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 502        ; 8        ; barra_d_y_out_export[4]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 500        ; 8        ; barra_d_y_out_export[1]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 498        ; 8        ; barra_d_y_out_export[2]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 488        ; 8        ; bola_x_out_export[8]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 486        ; 8        ; bola_x_out_export[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 482        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 480        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 474        ; 7        ; vga_monitor_bola_y[3]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 470        ; 7        ; barra_e_y_out_export[2]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 459        ; 7        ; vga_monitor_bola_y[4]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 449        ; 7        ; vga_monitor_bola_x[3]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 447        ; 7        ; vga_monitor_bola_x[9]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 438        ; 7        ; vga_monitor_barra_e_y[4]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 434        ; 7        ; vga_monitor_barra_d_y[2]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 431        ; 7        ; vga_monitor_barra_e_y[0]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 404        ; 6        ; vga_monitor_bola_y[0]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B22      ; 403        ; 6        ; vga_monitor_bola_x[4]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 526        ; 8        ; bola_y_out_export[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 508        ; 8        ; barra_e_y_out_export[6]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 507        ; 8        ; bola_y_out_export[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 491        ; 8        ; bola_y_out_export[9]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 460        ; 7        ; vga_monitor_bola_y[1]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 450        ; 7        ; vga_monitor_bola_x[8]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 7        ; vga_monitor_barra_d_y[0]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 428        ; 7        ; vga_monitor_g[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 405        ; 6        ; vga_monitor_b[1]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C21      ; 401        ; 6        ; vga_monitor_barra_e_y[8]                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C22      ; 400        ; 6        ; vga_monitor_barra_e_y[9]                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 17         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ; 527        ; 8        ; bola_y_out_export[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 483        ; 8        ; barra_d_y_out_export[6]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 461        ; 7        ; vga_monitor_bola_y[2]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 439        ; 7        ; vga_monitor_bola_x[5]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 426        ; 7        ; vga_monitor_r[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 429        ; 7        ; vga_monitor_barra_e_y[6]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 407        ; 6        ; vga_monitor_barra_e_y[1]                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D21      ; 395        ; 6        ; vga_monitor_g[0]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 21         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 546        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 545        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 506        ; 8        ; bola_x_out_export[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 484        ; 8        ; barra_d_y_out_export[7]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 477        ; 7        ; barra_e_y_out_export[7]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 476        ; 7        ; bola_x_out_export[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 468        ; 7        ; vga_monitor_bola_y[5]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 453        ; 7        ; vga_monitor_bola_x[7]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 440        ; 7        ; vga_monitor_barra_e_y[5]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 418        ; 7        ; vga_monitor_bola_x[6]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 531        ; 8        ; barra_d_y_out_export[8]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 544        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 478        ; 7        ; barra_e_y_out_export[0]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 457        ; 7        ; vga_monitor_bola_y[7]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 423        ; 7        ; vga_monitor_barra_d_y[8]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 419        ; 7        ; vga_monitor_barra_d_y[3]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 417        ; 7        ; vga_monitor_r[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 410        ; 6        ; vga_monitor_barra_e_y[7]                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 397        ; 6        ; vga_monitor_barra_e_y[2]                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F20      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 376        ; 6        ; barra_d_y_out_export[3]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 67         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 532        ; 8        ; bola_y_out_export[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ; 547        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 524        ; 8        ; bola_x_out_export[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 492        ; 8        ; bola_x_out_export[7]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 444        ; 7        ; vga_monitor_vsync                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 441        ; 7        ; vga_monitor_bola_x[2]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 422        ; 7        ; vga_monitor_barra_d_y[4]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 420        ; 7        ; vga_monitor_b[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 411        ; 6        ; vga_monitor_barra_d_y[7]                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 398        ; 6        ; vga_monitor_barra_d_y[5]                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 345        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 344        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 512        ; 8        ; bola_x_out_export[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 511        ; 8        ; bola_y_out_export[5]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 425        ; 7        ; vga_monitor_barra_d_y[9]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 424        ; 7        ; vga_monitor_g[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 399        ; 6        ; vga_monitor_g[1]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H18      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 364        ; 6        ; vga_monitor_b[2]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 55         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 363        ; 6        ; vga_monitor_r[0]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 362        ; 6        ; bola_x_out_export[6]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 58         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 60         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 41         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 44         ; 1        ; bola_y_out_export[1]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 369        ; 6        ; vga_monitor_r[1]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K18      ; 370        ; 6        ; vga_monitor_b[0]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K19      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 350        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 63         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 62         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 65         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 64         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 61         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 349        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 348        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M17      ; 347        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 346        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 336        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 335        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P6       ; 131        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 135        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ; 136        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 137        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 69         ; 2        ; clk_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 68         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 134        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 133        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 138        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 343        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 342        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 146        ; 3        ; lcd_read_write                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 170        ; 3        ; lcd_register_select                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 308        ; 5        ; buttons_export[1]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 307        ; 5        ; buttons_export[0]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 130        ; 2        ; lcd_data_out[6]                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 129        ; 2        ; lcd_data_out[4]                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 142        ; 3        ; lcd_data_out[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 141        ; 3        ; lcd_data_out[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 157        ; 3        ; lcd_data_out[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 171        ; 3        ; lcd_data_out[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 178        ; 3        ; lcd_enable_op                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 199        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 304        ; 5        ; reset_reset_n                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 200        ; 3        ; bola_x_out_export[5]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 285        ; 5        ; buttons_export[2]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 148        ; 3        ; lcd_data_out[7]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 147        ; 3        ; lcd_data_out[5]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 201        ; 3        ; barra_e_y_out_export[4]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 258        ; 4        ; buttons_export[3]                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------+
; I/O Assignment Warnings                                         ;
+--------------------------+--------------------------------------+
; Pin Name                 ; Reason                               ;
+--------------------------+--------------------------------------+
; barra_d_y_out_export[0]  ; Missing drive strength and slew rate ;
; barra_d_y_out_export[1]  ; Missing drive strength and slew rate ;
; barra_d_y_out_export[2]  ; Missing drive strength and slew rate ;
; barra_d_y_out_export[3]  ; Missing drive strength and slew rate ;
; barra_d_y_out_export[4]  ; Missing drive strength and slew rate ;
; barra_d_y_out_export[5]  ; Missing drive strength and slew rate ;
; barra_d_y_out_export[6]  ; Missing drive strength and slew rate ;
; barra_d_y_out_export[7]  ; Missing drive strength and slew rate ;
; barra_d_y_out_export[8]  ; Missing drive strength and slew rate ;
; barra_d_y_out_export[9]  ; Missing drive strength and slew rate ;
; barra_e_y_out_export[0]  ; Missing drive strength and slew rate ;
; barra_e_y_out_export[1]  ; Missing drive strength and slew rate ;
; barra_e_y_out_export[2]  ; Missing drive strength and slew rate ;
; barra_e_y_out_export[3]  ; Missing drive strength and slew rate ;
; barra_e_y_out_export[4]  ; Missing drive strength and slew rate ;
; barra_e_y_out_export[5]  ; Missing drive strength and slew rate ;
; barra_e_y_out_export[6]  ; Missing drive strength and slew rate ;
; barra_e_y_out_export[7]  ; Missing drive strength and slew rate ;
; barra_e_y_out_export[8]  ; Missing drive strength and slew rate ;
; barra_e_y_out_export[9]  ; Missing drive strength and slew rate ;
; bola_x_out_export[0]     ; Missing drive strength and slew rate ;
; bola_x_out_export[1]     ; Missing drive strength and slew rate ;
; bola_x_out_export[2]     ; Missing drive strength and slew rate ;
; bola_x_out_export[3]     ; Missing drive strength and slew rate ;
; bola_x_out_export[4]     ; Missing drive strength and slew rate ;
; bola_x_out_export[5]     ; Missing drive strength and slew rate ;
; bola_x_out_export[6]     ; Missing drive strength and slew rate ;
; bola_x_out_export[7]     ; Missing drive strength and slew rate ;
; bola_x_out_export[8]     ; Missing drive strength and slew rate ;
; bola_x_out_export[9]     ; Missing drive strength and slew rate ;
; bola_y_out_export[0]     ; Missing drive strength and slew rate ;
; bola_y_out_export[1]     ; Missing drive strength and slew rate ;
; bola_y_out_export[2]     ; Missing drive strength and slew rate ;
; bola_y_out_export[3]     ; Missing drive strength and slew rate ;
; bola_y_out_export[4]     ; Missing drive strength and slew rate ;
; bola_y_out_export[5]     ; Missing drive strength and slew rate ;
; bola_y_out_export[6]     ; Missing drive strength and slew rate ;
; bola_y_out_export[7]     ; Missing drive strength and slew rate ;
; bola_y_out_export[8]     ; Missing drive strength and slew rate ;
; bola_y_out_export[9]     ; Missing drive strength and slew rate ;
; lcd_read_write           ; Missing drive strength and slew rate ;
; lcd_register_select      ; Missing drive strength and slew rate ;
; lcd_enable_op            ; Missing drive strength and slew rate ;
; lcd_data_out[0]          ; Missing drive strength and slew rate ;
; lcd_data_out[1]          ; Missing drive strength and slew rate ;
; lcd_data_out[2]          ; Missing drive strength and slew rate ;
; lcd_data_out[3]          ; Missing drive strength and slew rate ;
; lcd_data_out[4]          ; Missing drive strength and slew rate ;
; lcd_data_out[5]          ; Missing drive strength and slew rate ;
; lcd_data_out[6]          ; Missing drive strength and slew rate ;
; lcd_data_out[7]          ; Missing drive strength and slew rate ;
; vga_monitor_vsync        ; Missing drive strength and slew rate ;
; vga_monitor_r[0]         ; Missing drive strength and slew rate ;
; vga_monitor_r[1]         ; Missing drive strength and slew rate ;
; vga_monitor_r[2]         ; Missing drive strength and slew rate ;
; vga_monitor_r[3]         ; Missing drive strength and slew rate ;
; vga_monitor_g[0]         ; Missing drive strength and slew rate ;
; vga_monitor_g[1]         ; Missing drive strength and slew rate ;
; vga_monitor_g[2]         ; Missing drive strength and slew rate ;
; vga_monitor_g[3]         ; Missing drive strength and slew rate ;
; vga_monitor_b[0]         ; Missing drive strength and slew rate ;
; vga_monitor_b[1]         ; Missing drive strength and slew rate ;
; vga_monitor_b[2]         ; Missing drive strength and slew rate ;
; vga_monitor_b[3]         ; Missing drive strength and slew rate ;
; vga_monitor_hsync        ; Missing drive strength and slew rate ;
; barra_d_y_out_export[0]  ; Missing location assignment          ;
; barra_d_y_out_export[1]  ; Missing location assignment          ;
; barra_d_y_out_export[2]  ; Missing location assignment          ;
; barra_d_y_out_export[3]  ; Missing location assignment          ;
; barra_d_y_out_export[4]  ; Missing location assignment          ;
; barra_d_y_out_export[5]  ; Missing location assignment          ;
; barra_d_y_out_export[6]  ; Missing location assignment          ;
; barra_d_y_out_export[7]  ; Missing location assignment          ;
; barra_d_y_out_export[8]  ; Missing location assignment          ;
; barra_d_y_out_export[9]  ; Missing location assignment          ;
; barra_e_y_out_export[0]  ; Missing location assignment          ;
; barra_e_y_out_export[1]  ; Missing location assignment          ;
; barra_e_y_out_export[2]  ; Missing location assignment          ;
; barra_e_y_out_export[3]  ; Missing location assignment          ;
; barra_e_y_out_export[4]  ; Missing location assignment          ;
; barra_e_y_out_export[5]  ; Missing location assignment          ;
; barra_e_y_out_export[6]  ; Missing location assignment          ;
; barra_e_y_out_export[7]  ; Missing location assignment          ;
; barra_e_y_out_export[8]  ; Missing location assignment          ;
; barra_e_y_out_export[9]  ; Missing location assignment          ;
; bola_x_out_export[0]     ; Missing location assignment          ;
; bola_x_out_export[1]     ; Missing location assignment          ;
; bola_x_out_export[2]     ; Missing location assignment          ;
; bola_x_out_export[3]     ; Missing location assignment          ;
; bola_x_out_export[4]     ; Missing location assignment          ;
; bola_x_out_export[5]     ; Missing location assignment          ;
; bola_x_out_export[6]     ; Missing location assignment          ;
; bola_x_out_export[7]     ; Missing location assignment          ;
; bola_x_out_export[8]     ; Missing location assignment          ;
; bola_x_out_export[9]     ; Missing location assignment          ;
; bola_y_out_export[0]     ; Missing location assignment          ;
; bola_y_out_export[1]     ; Missing location assignment          ;
; bola_y_out_export[2]     ; Missing location assignment          ;
; bola_y_out_export[3]     ; Missing location assignment          ;
; bola_y_out_export[4]     ; Missing location assignment          ;
; bola_y_out_export[5]     ; Missing location assignment          ;
; bola_y_out_export[6]     ; Missing location assignment          ;
; bola_y_out_export[7]     ; Missing location assignment          ;
; bola_y_out_export[8]     ; Missing location assignment          ;
; bola_y_out_export[9]     ; Missing location assignment          ;
; vga_monitor_vsync        ; Missing location assignment          ;
; vga_monitor_r[0]         ; Missing location assignment          ;
; vga_monitor_r[1]         ; Missing location assignment          ;
; vga_monitor_r[2]         ; Missing location assignment          ;
; vga_monitor_r[3]         ; Missing location assignment          ;
; vga_monitor_g[0]         ; Missing location assignment          ;
; vga_monitor_g[1]         ; Missing location assignment          ;
; vga_monitor_g[2]         ; Missing location assignment          ;
; vga_monitor_g[3]         ; Missing location assignment          ;
; vga_monitor_b[0]         ; Missing location assignment          ;
; vga_monitor_b[1]         ; Missing location assignment          ;
; vga_monitor_b[2]         ; Missing location assignment          ;
; vga_monitor_b[3]         ; Missing location assignment          ;
; vga_monitor_hsync        ; Missing location assignment          ;
; vga_monitor_barra_e_y[9] ; Missing location assignment          ;
; vga_monitor_barra_e_y[8] ; Missing location assignment          ;
; vga_monitor_barra_e_y[7] ; Missing location assignment          ;
; vga_monitor_barra_e_y[6] ; Missing location assignment          ;
; vga_monitor_barra_e_y[5] ; Missing location assignment          ;
; vga_monitor_barra_e_y[4] ; Missing location assignment          ;
; vga_monitor_barra_e_y[3] ; Missing location assignment          ;
; vga_monitor_barra_e_y[2] ; Missing location assignment          ;
; vga_monitor_barra_e_y[1] ; Missing location assignment          ;
; vga_monitor_barra_e_y[0] ; Missing location assignment          ;
; vga_monitor_barra_d_y[0] ; Missing location assignment          ;
; vga_monitor_barra_d_y[1] ; Missing location assignment          ;
; vga_monitor_barra_d_y[2] ; Missing location assignment          ;
; vga_monitor_barra_d_y[3] ; Missing location assignment          ;
; vga_monitor_barra_d_y[9] ; Missing location assignment          ;
; vga_monitor_barra_d_y[8] ; Missing location assignment          ;
; vga_monitor_barra_d_y[7] ; Missing location assignment          ;
; vga_monitor_barra_d_y[6] ; Missing location assignment          ;
; vga_monitor_barra_d_y[5] ; Missing location assignment          ;
; vga_monitor_barra_d_y[4] ; Missing location assignment          ;
; vga_monitor_bola_x[9]    ; Missing location assignment          ;
; vga_monitor_bola_x[8]    ; Missing location assignment          ;
; vga_monitor_bola_x[7]    ; Missing location assignment          ;
; vga_monitor_bola_x[6]    ; Missing location assignment          ;
; vga_monitor_bola_x[5]    ; Missing location assignment          ;
; vga_monitor_bola_x[4]    ; Missing location assignment          ;
; vga_monitor_bola_x[3]    ; Missing location assignment          ;
; vga_monitor_bola_x[2]    ; Missing location assignment          ;
; vga_monitor_bola_x[1]    ; Missing location assignment          ;
; vga_monitor_bola_x[0]    ; Missing location assignment          ;
; vga_monitor_bola_y[9]    ; Missing location assignment          ;
; vga_monitor_bola_y[8]    ; Missing location assignment          ;
; vga_monitor_bola_y[7]    ; Missing location assignment          ;
; vga_monitor_bola_y[6]    ; Missing location assignment          ;
; vga_monitor_bola_y[5]    ; Missing location assignment          ;
; vga_monitor_bola_y[4]    ; Missing location assignment          ;
; vga_monitor_bola_y[3]    ; Missing location assignment          ;
; vga_monitor_bola_y[2]    ; Missing location assignment          ;
; vga_monitor_bola_y[1]    ; Missing location assignment          ;
; vga_monitor_bola_y[0]    ; Missing location assignment          ;
+--------------------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------+---------------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Entity Name                                                               ; Library Name        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------+---------------------+
; |microarquiteturaGp3                                                                                                                    ; 2248 (0)    ; 1114 (0)                  ; 0 (0)         ; 44032       ; 9    ; 0            ; 0       ; 0         ; 111  ; 0            ; 1134 (0)     ; 156 (0)           ; 958 (0)          ; |microarquiteturaGp3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; microarquiteturaGp3                                                       ; microarquiteturaGp3 ;
;    |altera_reset_controller:rst_controller|                                                                                             ; 17 (11)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (2)             ; 12 (9)           ; |microarquiteturaGp3|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                                                   ; microarquiteturaGp3 ;
;       |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |microarquiteturaGp3|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                                                 ; microarquiteturaGp3 ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |microarquiteturaGp3|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                                                 ; microarquiteturaGp3 ;
;    |init_lcd:lcd_custom_instruction_0|                                                                                                  ; 67 (67)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 47 (47)          ; |microarquiteturaGp3|init_lcd:lcd_custom_instruction_0                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; init_lcd                                                                  ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_barra_d_y:barra_d_y|                                                                                            ; 25 (25)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 10 (10)           ; 10 (10)          ; |microarquiteturaGp3|microarquiteturaGp3_barra_d_y:barra_d_y                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; microarquiteturaGp3_barra_d_y                                             ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_barra_d_y:barra_e_y|                                                                                            ; 24 (24)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 9 (9)             ; 11 (11)          ; |microarquiteturaGp3|microarquiteturaGp3_barra_d_y:barra_e_y                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; microarquiteturaGp3_barra_d_y                                             ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_barra_d_y:bola_x|                                                                                               ; 24 (24)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 10 (10)           ; 10 (10)          ; |microarquiteturaGp3|microarquiteturaGp3_barra_d_y:bola_x                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; microarquiteturaGp3_barra_d_y                                             ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_barra_d_y:bola_y|                                                                                               ; 23 (23)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 10 (10)           ; 9 (9)            ; |microarquiteturaGp3|microarquiteturaGp3_barra_d_y:bola_y                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; microarquiteturaGp3_barra_d_y                                             ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_buttons:buttons|                                                                                                ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |microarquiteturaGp3|microarquiteturaGp3_buttons:buttons                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; microarquiteturaGp3_buttons                                               ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_jtag_uart_0:jtag_uart_0|                                                                                        ; 165 (40)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (17)      ; 20 (2)            ; 95 (21)          ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                                                                                             ; microarquiteturaGp3_jtag_uart_0                                           ; microarquiteturaGp3 ;
;       |alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|                                                             ; 74 (74)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 18 (18)           ; 34 (34)          ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                                         ; alt_jtag_atlantic                                                         ; work                ;
;       |microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                                                                       ; microarquiteturaGp3_jtag_uart_0_scfifo_r                                  ; microarquiteturaGp3 ;
;          |scfifo:rfifo|                                                                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                                          ; scfifo                                                                    ; work                ;
;             |scfifo_kr21:auto_generated|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated                                                                                                                                                                                                                                                                                                               ; scfifo_kr21                                                               ; work                ;
;                |a_dpfifo_l011:dpfifo|                                                                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                                                                          ; a_dpfifo_l011                                                             ; work                ;
;                   |a_fefifo_7cf:fifo_state|                                                                                             ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                  ; a_fefifo_7cf                                                              ; work                ;
;                      |cntr_do7:count_usedw|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                                                             ; cntr_do7                                                                  ; work                ;
;                   |altsyncram_nio1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                                                                                  ; altsyncram_nio1                                                           ; work                ;
;                   |cntr_1ob:rd_ptr_count|                                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                                                                    ; cntr_1ob                                                                  ; work                ;
;                   |cntr_1ob:wr_ptr|                                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                                                          ; cntr_1ob                                                                  ; work                ;
;       |microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                                                                       ; microarquiteturaGp3_jtag_uart_0_scfifo_w                                  ; microarquiteturaGp3 ;
;          |scfifo:wfifo|                                                                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                                          ; scfifo                                                                    ; work                ;
;             |scfifo_kr21:auto_generated|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated                                                                                                                                                                                                                                                                                                               ; scfifo_kr21                                                               ; work                ;
;                |a_dpfifo_l011:dpfifo|                                                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                                                                          ; a_dpfifo_l011                                                             ; work                ;
;                   |a_fefifo_7cf:fifo_state|                                                                                             ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                  ; a_fefifo_7cf                                                              ; work                ;
;                      |cntr_do7:count_usedw|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                                                             ; cntr_do7                                                                  ; work                ;
;                   |altsyncram_nio1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                                                                                  ; altsyncram_nio1                                                           ; work                ;
;                   |cntr_1ob:rd_ptr_count|                                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                                                                    ; cntr_1ob                                                                  ; work                ;
;                   |cntr_1ob:wr_ptr|                                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                                                          ; cntr_1ob                                                                  ; work                ;
;    |microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|                                                                            ; 528 (0)     ; 208 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 263 (0)      ; 3 (0)             ; 262 (0)          ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                 ; microarquiteturaGp3_mm_interconnect_0                                     ; microarquiteturaGp3 ;
;       |altera_avalon_sc_fifo:barra_d_y_s1_agent_rsp_fifo|                                                                               ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:barra_d_y_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                                     ; microarquiteturaGp3 ;
;       |altera_avalon_sc_fifo:barra_e_y_s1_agent_rsp_fifo|                                                                               ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:barra_e_y_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                                     ; microarquiteturaGp3 ;
;       |altera_avalon_sc_fifo:bola_x_s1_agent_rsp_fifo|                                                                                  ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bola_x_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                                     ; microarquiteturaGp3 ;
;       |altera_avalon_sc_fifo:bola_y_s1_agent_rsp_fifo|                                                                                  ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bola_y_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                                     ; microarquiteturaGp3 ;
;       |altera_avalon_sc_fifo:buttons_s1_agent_rsp_fifo|                                                                                 ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:buttons_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                                     ; microarquiteturaGp3 ;
;       |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                              ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                                     ; microarquiteturaGp3 ;
;       |altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|                                                               ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                                     ; microarquiteturaGp3 ;
;       |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                                     ; microarquiteturaGp3 ;
;       |altera_merlin_master_agent:nios2_qsys_0_data_master_agent|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_data_master_agent                                                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_master_agent                                                ; microarquiteturaGp3 ;
;       |altera_merlin_master_agent:nios2_qsys_0_instruction_master_agent|                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_instruction_master_agent                                                                                                                                                                                                                                                                                                                                                                ; altera_merlin_master_agent                                                ; microarquiteturaGp3 ;
;       |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                                             ; 11 (11)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_master_translator                                           ; microarquiteturaGp3 ;
;       |altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|                                                      ; 14 (14)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_master_translator                                           ; microarquiteturaGp3 ;
;       |altera_merlin_slave_agent:barra_d_y_s1_agent|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:barra_d_y_s1_agent                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                                                 ; microarquiteturaGp3 ;
;       |altera_merlin_slave_agent:barra_e_y_s1_agent|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:barra_e_y_s1_agent                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                                                 ; microarquiteturaGp3 ;
;       |altera_merlin_slave_agent:bola_x_s1_agent|                                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:bola_x_s1_agent                                                                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                                                 ; microarquiteturaGp3 ;
;       |altera_merlin_slave_agent:bola_y_s1_agent|                                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:bola_y_s1_agent                                                                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                                                 ; microarquiteturaGp3 ;
;       |altera_merlin_slave_agent:buttons_s1_agent|                                                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:buttons_s1_agent                                                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                                                 ; microarquiteturaGp3 ;
;       |altera_merlin_slave_translator:barra_d_y_s1_translator|                                                                          ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:barra_d_y_s1_translator                                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                                            ; microarquiteturaGp3 ;
;       |altera_merlin_slave_translator:barra_e_y_s1_translator|                                                                          ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (13)          ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:barra_e_y_s1_translator                                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                                            ; microarquiteturaGp3 ;
;       |altera_merlin_slave_translator:bola_x_s1_translator|                                                                             ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:bola_x_s1_translator                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                                            ; microarquiteturaGp3 ;
;       |altera_merlin_slave_translator:bola_y_s1_translator|                                                                             ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (13)          ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:bola_y_s1_translator                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                                            ; microarquiteturaGp3 ;
;       |altera_merlin_slave_translator:buttons_s1_translator|                                                                            ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:buttons_s1_translator                                                                                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                                            ; microarquiteturaGp3 ;
;       |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                         ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                                            ; microarquiteturaGp3 ;
;       |altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|                                                          ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                                            ; microarquiteturaGp3 ;
;       |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                                            ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_cmd_demux:cmd_demux_001|                                                                   ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_demux:cmd_demux_001                                                                                                                                                                                                                                                                                                                                                                   ; microarquiteturaGp3_mm_interconnect_0_cmd_demux                           ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_cmd_demux:cmd_demux|                                                                       ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                                                       ; microarquiteturaGp3_mm_interconnect_0_cmd_demux                           ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_001|                                                                       ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 51 (48)          ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                                                                                                                                                       ; microarquiteturaGp3_mm_interconnect_0_cmd_mux                             ; microarquiteturaGp3 ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                                  ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_002|                                                                       ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (45)      ; 0 (0)             ; 9 (6)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                                                                                                                                                       ; microarquiteturaGp3_mm_interconnect_0_cmd_mux                             ; microarquiteturaGp3 ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                                  ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_003|                                                                       ; 15 (11)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (8)       ; 0 (0)             ; 5 (2)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                                                                                                                                                                                                                                                                                       ; microarquiteturaGp3_mm_interconnect_0_cmd_mux                             ; microarquiteturaGp3 ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                                  ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_004|                                                                       ; 12 (10)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 5 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_004                                                                                                                                                                                                                                                                                                                                                                       ; microarquiteturaGp3_mm_interconnect_0_cmd_mux                             ; microarquiteturaGp3 ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                                  ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_005|                                                                       ; 11 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 1 (1)             ; 4 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_005                                                                                                                                                                                                                                                                                                                                                                       ; microarquiteturaGp3_mm_interconnect_0_cmd_mux                             ; microarquiteturaGp3 ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                                  ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_006|                                                                       ; 12 (10)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 5 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_006                                                                                                                                                                                                                                                                                                                                                                       ; microarquiteturaGp3_mm_interconnect_0_cmd_mux                             ; microarquiteturaGp3 ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                                  ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_007|                                                                       ; 13 (10)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 1 (1)             ; 4 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_007                                                                                                                                                                                                                                                                                                                                                                       ; microarquiteturaGp3_mm_interconnect_0_cmd_mux                             ; microarquiteturaGp3 ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                                  ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux|                                                                           ; 19 (17)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 12 (8)           ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                                                                                           ; microarquiteturaGp3_mm_interconnect_0_cmd_mux                             ; microarquiteturaGp3 ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                                                  ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_router:router_001|                                                                         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_router:router_001                                                                                                                                                                                                                                                                                                                                                                         ; microarquiteturaGp3_mm_interconnect_0_router                              ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_router:router|                                                                             ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                                                             ; microarquiteturaGp3_mm_interconnect_0_router                              ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_rsp_demux:rsp_demux_001|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_rsp_demux:rsp_demux_001                                                                                                                                                                                                                                                                                                                                                                   ; microarquiteturaGp3_mm_interconnect_0_rsp_demux                           ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_rsp_demux:rsp_demux_002|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_rsp_demux:rsp_demux_002                                                                                                                                                                                                                                                                                                                                                                   ; microarquiteturaGp3_mm_interconnect_0_rsp_demux                           ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_rsp_demux:rsp_demux_003|                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_rsp_demux:rsp_demux_003                                                                                                                                                                                                                                                                                                                                                                   ; microarquiteturaGp3_mm_interconnect_0_rsp_demux                           ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_rsp_demux:rsp_demux_004|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_rsp_demux:rsp_demux_004                                                                                                                                                                                                                                                                                                                                                                   ; microarquiteturaGp3_mm_interconnect_0_rsp_demux                           ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_rsp_demux:rsp_demux_005|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_rsp_demux:rsp_demux_005                                                                                                                                                                                                                                                                                                                                                                   ; microarquiteturaGp3_mm_interconnect_0_rsp_demux                           ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_rsp_demux:rsp_demux_006|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_rsp_demux:rsp_demux_006                                                                                                                                                                                                                                                                                                                                                                   ; microarquiteturaGp3_mm_interconnect_0_rsp_demux                           ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_rsp_demux:rsp_demux_007|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_rsp_demux:rsp_demux_007                                                                                                                                                                                                                                                                                                                                                                   ; microarquiteturaGp3_mm_interconnect_0_rsp_demux                           ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_rsp_demux:rsp_demux|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                                                                                       ; microarquiteturaGp3_mm_interconnect_0_rsp_demux                           ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_rsp_mux:rsp_mux_001|                                                                       ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 1 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_rsp_mux:rsp_mux_001                                                                                                                                                                                                                                                                                                                                                                       ; microarquiteturaGp3_mm_interconnect_0_rsp_mux                             ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_mm_interconnect_0_rsp_mux:rsp_mux|                                                                           ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 28 (28)          ; |microarquiteturaGp3|microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                                                           ; microarquiteturaGp3_mm_interconnect_0_rsp_mux                             ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|                                                                                      ; 1114 (0)    ; 574 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 521 (0)      ; 60 (0)            ; 533 (0)          ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; microarquiteturaGp3_nios2_qsys_0                                          ; microarquiteturaGp3 ;
;       |microarquiteturaGp3_nios2_qsys_0_cpu:cpu|                                                                                        ; 1114 (721)  ; 574 (305)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 521 (402)    ; 60 (4)            ; 533 (315)        ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                                                                                  ; microarquiteturaGp3_nios2_qsys_0_cpu                                      ; microarquiteturaGp3 ;
;          |microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|                            ; 393 (85)    ; 269 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (4)      ; 56 (4)            ; 218 (77)         ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci                                                                                                                                                                                                                                                                                                ; microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci                            ; microarquiteturaGp3 ;
;             |microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|     ; 141 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 49 (0)            ; 47 (0)           ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper                                                                                                                                                                          ; microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper                  ; microarquiteturaGp3 ;
;                |microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk|    ; 52 (48)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 41 (38)           ; 8 (7)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk                                                      ; microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk                   ; microarquiteturaGp3 ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                                                   ; work                ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                                                   ; work                ;
;                |microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_tck:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_tck|          ; 90 (87)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 8 (5)             ; 43 (43)          ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_tck:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_tck                                                            ; microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_tck                      ; microarquiteturaGp3 ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_tck:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                                                   ; work                ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_tck:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                                                   ; work                ;
;                |sld_virtual_jtag_basic:microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_phy|                                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_phy                                                                                              ; sld_virtual_jtag_basic                                                    ; work                ;
;             |microarquiteturaGp3_nios2_qsys_0_cpu_nios2_avalon_reg:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_avalon_reg|           ; 10 (10)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_avalon_reg:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_avalon_reg                                                                                                                                                                                ; microarquiteturaGp3_nios2_qsys_0_cpu_nios2_avalon_reg                     ; microarquiteturaGp3 ;
;             |microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci_break:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci_break|             ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci_break:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci_break                                                                                                                                                                                  ; microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci_break                      ; microarquiteturaGp3 ;
;             |microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci_debug:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci_debug|             ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (0)             ; 7 (7)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci_debug:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci_debug                                                                                                                                                                                  ; microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci_debug                      ; microarquiteturaGp3 ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci_debug:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                              ; altera_std_synchronizer                                                   ; work                ;
;             |microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem|                   ; 113 (113)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 1 (1)             ; 53 (53)          ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem                                                                                                                                                                                        ; microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem                         ; microarquiteturaGp3 ;
;                |microarquiteturaGp3_nios2_qsys_0_cpu_ociram_sp_ram_module:microarquiteturaGp3_nios2_qsys_0_cpu_ociram_sp_ram|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem|microarquiteturaGp3_nios2_qsys_0_cpu_ociram_sp_ram_module:microarquiteturaGp3_nios2_qsys_0_cpu_ociram_sp_ram                                                                           ; microarquiteturaGp3_nios2_qsys_0_cpu_ociram_sp_ram_module                 ; microarquiteturaGp3 ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem|microarquiteturaGp3_nios2_qsys_0_cpu_ociram_sp_ram_module:microarquiteturaGp3_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                                                ; work                ;
;                      |altsyncram_ac71:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem|microarquiteturaGp3_nios2_qsys_0_cpu_ociram_sp_ram_module:microarquiteturaGp3_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                  ; altsyncram_ac71                                                           ; work                ;
;          |microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_a_module:microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_a|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_a_module:microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_a                                                                                                                                                                                                                                                                                 ; microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_a_module               ; microarquiteturaGp3 ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_a_module:microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                       ; altsyncram                                                                ; work                ;
;                |altsyncram_6mc1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_a_module:microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                                                                        ; altsyncram_6mc1                                                           ; work                ;
;          |microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_b|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_b                                                                                                                                                                                                                                                                                 ; microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_b_module               ; microarquiteturaGp3 ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                       ; altsyncram                                                                ; work                ;
;                |altsyncram_6mc1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                                                                        ; altsyncram_6mc1                                                           ; work                ;
;    |microarquiteturaGp3_nios2_qsys_0_custom_instruction_master_multi_xconnect:nios2_qsys_0_custom_instruction_master_multi_xconnect|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_nios2_qsys_0_custom_instruction_master_multi_xconnect:nios2_qsys_0_custom_instruction_master_multi_xconnect                                                                                                                                                                                                                                                                                                                                                         ; microarquiteturaGp3_nios2_qsys_0_custom_instruction_master_multi_xconnect ; microarquiteturaGp3 ;
;    |microarquiteturaGp3_onchip_memory2_0:onchip_memory2_0|                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                                                                                   ; microarquiteturaGp3_onchip_memory2_0                                      ; microarquiteturaGp3 ;
;       |altsyncram:the_altsyncram|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                         ; altsyncram                                                                ; work                ;
;          |altsyncram_1ci1:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |microarquiteturaGp3|microarquiteturaGp3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_1ci1:auto_generated                                                                                                                                                                                                                                                                                                                                                                          ; altsyncram_1ci1                                                           ; work                ;
;    |sld_hub:auto_hub|                                                                                                                   ; 167 (1)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (1)       ; 17 (0)            ; 68 (0)           ; |microarquiteturaGp3|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; sld_hub                                                                   ; altera_sld          ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 166 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 17 (0)            ; 68 (0)           ; |microarquiteturaGp3|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                        ; alt_sld_fab_with_jtag_input                                               ; altera_sld          ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 166 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 17 (0)            ; 68 (0)           ; |microarquiteturaGp3|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                                                                     ; alt_sld_fab                                                               ; alt_sld_fab         ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 166 (7)     ; 85 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (1)       ; 17 (4)            ; 68 (0)           ; |microarquiteturaGp3|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                                                 ; alt_sld_fab_alt_sld_fab                                                   ; alt_sld_fab         ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 161 (0)     ; 79 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 13 (0)            ; 68 (0)           ; |microarquiteturaGp3|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                                                     ; alt_sld_fab_alt_sld_fab_sldfabric                                         ; alt_sld_fab         ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 161 (117)   ; 79 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (64)      ; 13 (12)           ; 68 (43)          ; |microarquiteturaGp3|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                                        ; sld_jtag_hub                                                              ; work                ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |microarquiteturaGp3|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                                                ; sld_rom_sr                                                                ; work                ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; |microarquiteturaGp3|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                              ; sld_shadow_jsm                                                            ; altera_sld          ;
;    |vga_monitor:vga_monitor_0|                                                                                                          ; 212 (212)   ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 177 (177)    ; 12 (12)           ; 23 (23)          ; |microarquiteturaGp3|vga_monitor:vga_monitor_0                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; vga_monitor                                                               ; microarquiteturaGp3 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------+---------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                      ;
+--------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------------------+----------+---------------+---------------+-----------------------+-----+------+
; barra_d_y_out_export[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_d_y_out_export[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_d_y_out_export[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_d_y_out_export[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_d_y_out_export[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_d_y_out_export[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_d_y_out_export[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_d_y_out_export[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_d_y_out_export[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_d_y_out_export[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_e_y_out_export[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_e_y_out_export[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_e_y_out_export[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_e_y_out_export[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_e_y_out_export[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_e_y_out_export[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_e_y_out_export[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_e_y_out_export[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_e_y_out_export[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; barra_e_y_out_export[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_x_out_export[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_x_out_export[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_x_out_export[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_x_out_export[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_x_out_export[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_x_out_export[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_x_out_export[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_x_out_export[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_x_out_export[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_x_out_export[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_y_out_export[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_y_out_export[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_y_out_export[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_y_out_export[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_y_out_export[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_y_out_export[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_y_out_export[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_y_out_export[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_y_out_export[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bola_y_out_export[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_read_write           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_register_select      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_enable_op            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data_out[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data_out[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data_out[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data_out[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data_out[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data_out[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data_out[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data_out[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_monitor_vsync        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_monitor_r[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_monitor_r[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_monitor_r[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_monitor_r[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_monitor_g[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_monitor_g[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_monitor_g[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_monitor_g[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_monitor_b[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_monitor_b[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_monitor_b[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_monitor_b[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_monitor_hsync        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_clk                  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; vga_monitor_barra_e_y[9] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_barra_e_y[8] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; vga_monitor_barra_e_y[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_barra_e_y[6] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; vga_monitor_barra_e_y[5] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; vga_monitor_barra_e_y[4] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_barra_e_y[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_barra_e_y[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_barra_e_y[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; vga_monitor_barra_e_y[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_barra_d_y[0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; vga_monitor_barra_d_y[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_barra_d_y[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_barra_d_y[3] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; vga_monitor_barra_d_y[9] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; vga_monitor_barra_d_y[8] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_barra_d_y[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_barra_d_y[6] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; vga_monitor_barra_d_y[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_barra_d_y[4] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_bola_x[9]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; vga_monitor_bola_x[8]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_bola_x[7]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_bola_x[6]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_bola_x[5]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; vga_monitor_bola_x[4]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; vga_monitor_bola_x[3]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; vga_monitor_bola_x[2]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_bola_x[1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_bola_x[0]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; vga_monitor_bola_y[9]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; vga_monitor_bola_y[8]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_bola_y[7]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; vga_monitor_bola_y[6]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_bola_y[5]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_bola_y[4]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_bola_y[3]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; vga_monitor_bola_y[2]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_bola_y[1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; vga_monitor_bola_y[0]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; buttons_export[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; buttons_export[1]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; buttons_export[2]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; buttons_export[3]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; reset_reset_n            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+--------------------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                             ;
+--------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------+-------------------+---------+
; clk_clk                                                      ;                   ;         ;
; vga_monitor_barra_e_y[9]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan8~18                ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add3~8                      ; 0                 ; 6       ;
; vga_monitor_barra_e_y[8]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan8~17                ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add3~6                      ; 1                 ; 6       ;
; vga_monitor_barra_e_y[7]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan8~15                ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add3~4                      ; 0                 ; 6       ;
; vga_monitor_barra_e_y[6]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan8~13                ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add3~2                      ; 1                 ; 6       ;
; vga_monitor_barra_e_y[5]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan8~11                ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add3~0                      ; 1                 ; 6       ;
; vga_monitor_barra_e_y[4]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan8~9                 ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add3~0                      ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan9~9                 ; 0                 ; 6       ;
; vga_monitor_barra_e_y[3]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|Add5~6                      ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan8~7                 ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan9~7                 ; 0                 ; 6       ;
; vga_monitor_barra_e_y[2]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|Add5~4                      ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan8~5                 ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan9~5                 ; 0                 ; 6       ;
; vga_monitor_barra_e_y[1]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|Add5~2                      ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan8~3                 ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan9~3                 ; 1                 ; 6       ;
; vga_monitor_barra_e_y[0]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|Add5~0                      ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan8~1                 ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan9~1                 ; 0                 ; 6       ;
; vga_monitor_barra_d_y[0]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|Add9~0                      ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan12~1                ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan13~1                ; 1                 ; 6       ;
; vga_monitor_barra_d_y[1]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|Add9~2                      ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan12~3                ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan13~3                ; 0                 ; 6       ;
; vga_monitor_barra_d_y[2]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|Add9~4                      ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan12~5                ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan13~5                ; 0                 ; 6       ;
; vga_monitor_barra_d_y[3]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|Add9~6                      ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan12~7                ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan13~7                ; 1                 ; 6       ;
; vga_monitor_barra_d_y[9]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan12~18               ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add7~8                      ; 1                 ; 6       ;
; vga_monitor_barra_d_y[8]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan12~17               ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add7~6                      ; 0                 ; 6       ;
; vga_monitor_barra_d_y[7]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan12~15               ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add7~4                      ; 0                 ; 6       ;
; vga_monitor_barra_d_y[6]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan12~13               ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add7~2                      ; 1                 ; 6       ;
; vga_monitor_barra_d_y[5]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan12~11               ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add7~0                      ; 0                 ; 6       ;
; vga_monitor_barra_d_y[4]                                     ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan12~9                ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add7~0                      ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan13~9                ; 0                 ; 6       ;
; vga_monitor_bola_x[9]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan14~18               ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add10~12                    ; 1                 ; 6       ;
; vga_monitor_bola_x[8]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan14~17               ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add10~10                    ; 0                 ; 6       ;
; vga_monitor_bola_x[7]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan14~15               ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add10~8                     ; 0                 ; 6       ;
; vga_monitor_bola_x[6]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan14~13               ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add10~6                     ; 0                 ; 6       ;
; vga_monitor_bola_x[5]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan14~11               ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add10~4                     ; 1                 ; 6       ;
; vga_monitor_bola_x[4]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|Add12~8                     ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan14~9                ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add10~2                     ; 1                 ; 6       ;
; vga_monitor_bola_x[3]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|Add12~6                     ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan14~7                ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add10~0                     ; 1                 ; 6       ;
; vga_monitor_bola_x[2]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|Add12~4                     ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan14~5                ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add10~0                     ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan15~5                ; 0                 ; 6       ;
; vga_monitor_bola_x[1]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|Add12~2                     ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan14~3                ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan15~3                ; 0                 ; 6       ;
; vga_monitor_bola_x[0]                                        ;                   ;         ;
; vga_monitor_bola_y[9]                                        ;                   ;         ;
; vga_monitor_bola_y[8]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan16~17               ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add11~10                    ; 0                 ; 6       ;
; vga_monitor_bola_y[7]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan16~15               ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add11~8                     ; 1                 ; 6       ;
; vga_monitor_bola_y[6]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan16~13               ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add11~6                     ; 0                 ; 6       ;
; vga_monitor_bola_y[5]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|LessThan16~11               ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add11~4                     ; 0                 ; 6       ;
; vga_monitor_bola_y[4]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|Add13~8                     ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan16~9                ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add11~2                     ; 0                 ; 6       ;
; vga_monitor_bola_y[3]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|Add13~6                     ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan16~7                ; 1                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add11~0                     ; 1                 ; 6       ;
; vga_monitor_bola_y[2]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|Add13~4                     ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan16~5                ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|Add11~0                     ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan17~5                ; 0                 ; 6       ;
; vga_monitor_bola_y[1]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|Add13~2                     ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan16~3                ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan17~3                ; 0                 ; 6       ;
; vga_monitor_bola_y[0]                                        ;                   ;         ;
;      - vga_monitor:vga_monitor_0|Add13~0                     ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan16~1                ; 0                 ; 6       ;
;      - vga_monitor:vga_monitor_0|LessThan17~1                ; 0                 ; 6       ;
; buttons_export[0]                                            ;                   ;         ;
;      - microarquiteturaGp3_buttons:buttons|read_mux_out[0]   ; 0                 ; 6       ;
; buttons_export[1]                                            ;                   ;         ;
;      - microarquiteturaGp3_buttons:buttons|read_mux_out[1]   ; 0                 ; 6       ;
; buttons_export[2]                                            ;                   ;         ;
;      - microarquiteturaGp3_buttons:buttons|read_mux_out[2]   ; 0                 ; 6       ;
; buttons_export[3]                                            ;                   ;         ;
;      - microarquiteturaGp3_buttons:buttons|read_mux_out[3]   ; 0                 ; 6       ;
; reset_reset_n                                                ;                   ;         ;
;      - altera_reset_controller:rst_controller|merged_reset~0 ; 0                 ; 6       ;
+--------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                              ; JTAG_X1_Y22_N0     ; 171     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                              ; JTAG_X1_Y22_N0     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X66_Y26_N8  ; 3       ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X39_Y29_N1      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X39_Y29_N3      ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X39_Y29_N3      ; 627     ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; clk_clk                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; PIN_T1             ; 919     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; init_lcd:lcd_custom_instruction_0|counter[28]~69                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y26_N22 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; init_lcd:lcd_custom_instruction_0|counter[28]~71                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y26_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; init_lcd:lcd_custom_instruction_0|data_out[0]~0                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X20_Y24_N12 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_barra_d_y:barra_d_y|always0~1                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X29_Y28_N0  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_barra_d_y:barra_e_y|always0~3                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X30_Y26_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_barra_d_y:bola_x|always0~3                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y29_N20 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_barra_d_y:bola_y|always0~1                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X33_Y30_N14 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|r_ena~1                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X27_Y32_N22 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X36_Y32_N4  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|wdata[7]~3                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X36_Y32_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:microarquiteturaGp3_jtag_uart_0_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X36_Y32_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y32_N30 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X25_Y32_N1      ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y28_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                                                                ; LCCOMB_X38_Y29_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                                                ; LCCOMB_X36_Y29_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|rd_wfifo                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X27_Y32_N16 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X39_Y32_N3      ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X38_Y29_N12 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:barra_d_y_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X28_Y28_N10 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:barra_e_y_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y29_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bola_x_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y27_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bola_y_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X30_Y30_N28 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:buttons_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X35_Y26_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X34_Y29_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X38_Y25_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X36_Y26_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y27_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y27_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y26_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~2                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X39_Y26_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                                                                                      ; LCCOMB_X34_Y26_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X34_Y26_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y28_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y27_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y29_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_005|update_grant~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y30_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X30_Y27_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_006|update_grant~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y29_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y30_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux_007|update_grant~2                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y28_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X34_Y27_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_mm_interconnect_0:mm_interconnect_0|microarquiteturaGp3_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~1                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X33_Y28_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y26_N22 ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                                                            ; FF_X29_Y25_N15     ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                                                                         ; FF_X32_Y22_N19     ; 41      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                                                                     ; FF_X32_Y22_N27     ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X33_Y26_N16 ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                                                                    ; FF_X29_Y24_N31     ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                                                                                   ; FF_X29_Y23_N15     ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|R_src1~41                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y24_N20 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X35_Y22_N10 ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|W_alu_result[16]~31                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X28_Y22_N14 ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X37_Y22_N2  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                                                            ; FF_X32_Y22_N9      ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X38_Y21_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X38_Y21_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y21_N24 ; 28      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                                       ; FF_X39_Y24_N9      ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X44_Y32_N5      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X45_Y32_N12 ; 5       ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X43_Y33_N8  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X43_Y33_N0  ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X37_Y33_N9      ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_tck:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_tck|sr[26]~21                    ; LCCOMB_X43_Y32_N6  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_tck:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_tck|sr[36]~31                    ; LCCOMB_X43_Y32_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_tck:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_tck|sr[4]~13                     ; LCCOMB_X42_Y32_N12 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_phy|virtual_state_sdr~0                                            ; LCCOMB_X42_Y32_N18 ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper:the_microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:microarquiteturaGp3_nios2_qsys_0_cpu_debug_slave_phy|virtual_state_uir~0                                            ; LCCOMB_X42_Y32_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_avalon_reg:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                  ; LCCOMB_X43_Y29_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci_break:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci_break|break_readreg[18]~1                                                                                                                                ; LCCOMB_X43_Y33_N22 ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[0]~11                                                                                                                                            ; LCCOMB_X45_Y31_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                         ; LCCOMB_X39_Y29_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                           ; LCCOMB_X43_Y29_N6  ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; microarquiteturaGp3_onchip_memory2_0:onchip_memory2_0|wren~1                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X39_Y26_N14 ; 4       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                                  ; FF_X37_Y33_N21     ; 59      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                                                                       ; LCCOMB_X36_Y33_N20 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                                                         ; LCCOMB_X36_Y33_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                                       ; LCCOMB_X36_Y35_N8  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                                                                          ; LCCOMB_X36_Y34_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~9                                                                                                                          ; LCCOMB_X37_Y35_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~16                                                                                                                           ; LCCOMB_X37_Y34_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~7                                                                                                             ; LCCOMB_X36_Y33_N16 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~8                                                                                                             ; LCCOMB_X37_Y33_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                                                                                               ; LCCOMB_X36_Y34_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                                                                     ; LCCOMB_X37_Y33_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~7                                                                                                                   ; LCCOMB_X37_Y35_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                    ; LCCOMB_X36_Y33_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~22                                                                                               ; LCCOMB_X39_Y33_N22 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~23                                                                                               ; LCCOMB_X36_Y33_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                       ; FF_X37_Y31_N15     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                      ; FF_X37_Y31_N27     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                       ; FF_X37_Y31_N19     ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                       ; FF_X37_Y33_N1      ; 50      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                                                ; LCCOMB_X37_Y31_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                      ; FF_X39_Y31_N25     ; 31      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                                                    ; LCCOMB_X36_Y34_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_monitor:vga_monitor_0|LessThan0~1                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X53_Y39_N10 ; 20      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; vga_monitor:vga_monitor_0|LessThan1~2                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y41_N22 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; vga_monitor:vga_monitor_0|clkr                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X36_Y1_N25      ; 34      ; Clock                      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                      ;
+-------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                  ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                          ; JTAG_X1_Y22_N0    ; 171     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; altera_reset_controller:rst_controller|merged_reset~0 ; LCCOMB_X66_Y26_N8 ; 3       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; altera_reset_controller:rst_controller|r_sync_rst     ; FF_X39_Y29_N3     ; 627     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; clk_clk                                               ; PIN_T1            ; 919     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; vga_monitor:vga_monitor_0|clkr                        ; FF_X36_Y1_N25     ; 34      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+-------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                      ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_r:the_microarquiteturaGp3_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                     ; M9K_X40_Y32_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; microarquiteturaGp3_jtag_uart_0:jtag_uart_0|microarquiteturaGp3_jtag_uart_0_scfifo_w:the_microarquiteturaGp3_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_kr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                     ; M9K_X24_Y32_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_oci|microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem:the_microarquiteturaGp3_nios2_qsys_0_cpu_nios2_ocimem|microarquiteturaGp3_nios2_qsys_0_cpu_ociram_sp_ram_module:microarquiteturaGp3_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                                     ; M9K_X40_Y29_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_a_module:microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                     ; M9K_X40_Y21_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; microarquiteturaGp3_nios2_qsys_0:nios2_qsys_0|microarquiteturaGp3_nios2_qsys_0_cpu:cpu|microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_b_module:microarquiteturaGp3_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                     ; M9K_X40_Y22_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; microarquiteturaGp3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_1ci1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                         ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; microarquiteturaGp3_onchip_memory2_0.hex ; M9K_X40_Y26_N0, M9K_X40_Y27_N0, M9K_X40_Y25_N0, M9K_X40_Y24_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |microarquiteturaGp3|microarquiteturaGp3_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_1ci1:auto_generated|ALTSYNCRAM                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 3,262 / 116,715 ( 3 % ) ;
; C16 interconnects     ; 57 / 3,886 ( 1 % )      ;
; C4 interconnects      ; 1,759 / 73,752 ( 2 % )  ;
; Direct links          ; 434 / 116,715 ( < 1 % ) ;
; Global clocks         ; 5 / 20 ( 25 % )         ;
; Local interconnects   ; 1,084 / 39,600 ( 3 % )  ;
; R24 interconnects     ; 61 / 3,777 ( 2 % )      ;
; R4 interconnects      ; 2,276 / 99,858 ( 2 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.53) ; Number of LABs  (Total = 195) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 25                            ;
; 2                                           ; 6                             ;
; 3                                           ; 5                             ;
; 4                                           ; 2                             ;
; 5                                           ; 4                             ;
; 6                                           ; 6                             ;
; 7                                           ; 4                             ;
; 8                                           ; 5                             ;
; 9                                           ; 2                             ;
; 10                                          ; 3                             ;
; 11                                          ; 6                             ;
; 12                                          ; 2                             ;
; 13                                          ; 7                             ;
; 14                                          ; 12                            ;
; 15                                          ; 29                            ;
; 16                                          ; 77                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.90) ; Number of LABs  (Total = 195) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 110                           ;
; 1 Clock                            ; 152                           ;
; 1 Clock enable                     ; 55                            ;
; 1 Sync. clear                      ; 9                             ;
; 1 Sync. load                       ; 22                            ;
; 2 Clock enables                    ; 16                            ;
; 2 Clocks                           ; 7                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.63) ; Number of LABs  (Total = 195) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 11                            ;
; 2                                            ; 16                            ;
; 3                                            ; 5                             ;
; 4                                            ; 2                             ;
; 5                                            ; 0                             ;
; 6                                            ; 7                             ;
; 7                                            ; 7                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 4                             ;
; 11                                           ; 0                             ;
; 12                                           ; 4                             ;
; 13                                           ; 3                             ;
; 14                                           ; 5                             ;
; 15                                           ; 1                             ;
; 16                                           ; 12                            ;
; 17                                           ; 1                             ;
; 18                                           ; 3                             ;
; 19                                           ; 11                            ;
; 20                                           ; 11                            ;
; 21                                           ; 14                            ;
; 22                                           ; 12                            ;
; 23                                           ; 12                            ;
; 24                                           ; 12                            ;
; 25                                           ; 9                             ;
; 26                                           ; 4                             ;
; 27                                           ; 6                             ;
; 28                                           ; 7                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
; 31                                           ; 3                             ;
; 32                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.76) ; Number of LABs  (Total = 195) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 31                            ;
; 2                                               ; 11                            ;
; 3                                               ; 9                             ;
; 4                                               ; 7                             ;
; 5                                               ; 9                             ;
; 6                                               ; 6                             ;
; 7                                               ; 20                            ;
; 8                                               ; 11                            ;
; 9                                               ; 19                            ;
; 10                                              ; 7                             ;
; 11                                              ; 14                            ;
; 12                                              ; 14                            ;
; 13                                              ; 9                             ;
; 14                                              ; 8                             ;
; 15                                              ; 7                             ;
; 16                                              ; 10                            ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.13) ; Number of LABs  (Total = 195) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 16                            ;
; 3                                            ; 11                            ;
; 4                                            ; 7                             ;
; 5                                            ; 7                             ;
; 6                                            ; 4                             ;
; 7                                            ; 8                             ;
; 8                                            ; 7                             ;
; 9                                            ; 3                             ;
; 10                                           ; 7                             ;
; 11                                           ; 2                             ;
; 12                                           ; 8                             ;
; 13                                           ; 6                             ;
; 14                                           ; 5                             ;
; 15                                           ; 5                             ;
; 16                                           ; 7                             ;
; 17                                           ; 6                             ;
; 18                                           ; 8                             ;
; 19                                           ; 5                             ;
; 20                                           ; 6                             ;
; 21                                           ; 12                            ;
; 22                                           ; 7                             ;
; 23                                           ; 7                             ;
; 24                                           ; 6                             ;
; 25                                           ; 8                             ;
; 26                                           ; 2                             ;
; 27                                           ; 6                             ;
; 28                                           ; 1                             ;
; 29                                           ; 1                             ;
; 30                                           ; 4                             ;
; 31                                           ; 0                             ;
; 32                                           ; 3                             ;
; 33                                           ; 3                             ;
; 34                                           ; 1                             ;
; 35                                           ; 1                             ;
; 36                                           ; 2                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass               ; 17           ; 0            ; 17           ; 0            ; 0            ; 115       ; 17           ; 0            ; 115       ; 115       ; 0            ; 65           ; 0            ; 0            ; 46           ; 0            ; 65           ; 46           ; 0            ; 0            ; 0            ; 65           ; 0            ; 0            ; 0            ; 0            ; 0            ; 115       ; 0            ; 0            ;
; Total Unchecked          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable       ; 98           ; 115          ; 98           ; 115          ; 115          ; 0         ; 98           ; 115          ; 0         ; 0         ; 115          ; 50           ; 115          ; 115          ; 69           ; 115          ; 50           ; 69           ; 115          ; 115          ; 115          ; 50           ; 115          ; 115          ; 115          ; 115          ; 115          ; 0         ; 115          ; 115          ;
; Total Fail               ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; barra_d_y_out_export[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_d_y_out_export[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_d_y_out_export[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_d_y_out_export[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_d_y_out_export[4]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_d_y_out_export[5]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_d_y_out_export[6]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_d_y_out_export[7]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_d_y_out_export[8]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_d_y_out_export[9]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_e_y_out_export[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_e_y_out_export[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_e_y_out_export[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_e_y_out_export[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_e_y_out_export[4]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_e_y_out_export[5]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_e_y_out_export[6]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_e_y_out_export[7]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_e_y_out_export[8]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; barra_e_y_out_export[9]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_x_out_export[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_x_out_export[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_x_out_export[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_x_out_export[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_x_out_export[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_x_out_export[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_x_out_export[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_x_out_export[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_x_out_export[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_x_out_export[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_y_out_export[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_y_out_export[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_y_out_export[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_y_out_export[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_y_out_export[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_y_out_export[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_y_out_export[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_y_out_export[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_y_out_export[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bola_y_out_export[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_read_write           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_register_select      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_enable_op            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data_out[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data_out[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data_out[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data_out[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data_out[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data_out[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data_out[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data_out[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_vsync        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_r[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_r[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_r[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_r[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_g[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_g[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_g[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_g[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_b[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_b[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_b[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_b[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_hsync        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_clk                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_e_y[9] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_e_y[8] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_e_y[7] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_e_y[6] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_e_y[5] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_e_y[4] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_e_y[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_e_y[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_e_y[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_e_y[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_d_y[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_d_y[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_d_y[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_d_y[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_d_y[9] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_d_y[8] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_d_y[7] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_d_y[6] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_d_y[5] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_barra_d_y[4] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_x[9]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_x[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_x[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_x[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_x[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_x[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_x[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_x[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_x[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_x[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_y[9]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_y[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_y[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_y[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_y[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_y[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_y[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_y[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_y[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_monitor_bola_y[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; buttons_export[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; buttons_export[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; buttons_export[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; buttons_export[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_reset_n            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE30F23C7 for design "microarquiteturaGp3"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23A7 is compatible
    Info (176445): Device EP4CE15F23C7 is compatible
    Info (176445): Device EP4CE15F23I7 is compatible
    Info (176445): Device EP4CE40F23A7 is compatible
    Info (176445): Device EP4CE40F23C7 is compatible
    Info (176445): Device EP4CE40F23I7 is compatible
    Info (176445): Device EP4CE30F23A7 is compatible
    Info (176445): Device EP4CE30F23I7 is compatible
    Info (176445): Device EP4CE55F23C7 is compatible
    Info (176445): Device EP4CE55F23A7 is compatible
    Info (176445): Device EP4CE55F23I7 is compatible
    Info (176445): Device EP4CE75F23C7 is compatible
    Info (176445): Device EP4CE75F23I7 is compatible
    Info (176445): Device EP4CE115F23C7 is compatible
    Info (176445): Device EP4CE115F23I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 94 pins of 111 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'microarquiteturaGp3/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'microarquiteturaGp3/synthesis/submodules/microarquiteturaGp3_nios2_qsys_0_cpu.sdc'
Warning (332060): Node: clk_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register init_lcd:lcd_custom_instruction_0|enable_op is being clocked by clk_clk
Warning (332060): Node: vga_monitor:vga_monitor_0|clkr was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga_monitor:vga_monitor_0|VPOS[2] is being clocked by vga_monitor:vga_monitor_0|clkr
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk_clk~input (placed in PIN T1 (CLK3, DIFFCLK_1n)) File: C:/Users/Jaevillen/Desktop/problema3Gp3/microarquiteturaGp3/synthesis/microarquiteturaGp3.v Line: 12
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node vga_monitor:vga_monitor_0|clkr  File: C:/Users/Jaevillen/Desktop/problema3Gp3/microarquiteturaGp3/synthesis/submodules/vga_monitor.v Line: 29
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_monitor:vga_monitor_0|clkr~0 File: C:/Users/Jaevillen/Desktop/problema3Gp3/microarquiteturaGp3/synthesis/submodules/vga_monitor.v Line: 29
Info (176353): Automatically promoted node altera_reset_controller:rst_controller|r_sync_rst  File: C:/Users/Jaevillen/Desktop/problema3Gp3/microarquiteturaGp3/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|enable_op File: C:/Users/Jaevillen/Desktop/problema3Gp3/microarquiteturaGp3/synthesis/submodules/init_lcd.v Line: 10
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|done File: C:/Users/Jaevillen/Desktop/problema3Gp3/microarquiteturaGp3/synthesis/submodules/init_lcd.v Line: 10
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|result[0] File: C:/Users/Jaevillen/Desktop/problema3Gp3/microarquiteturaGp3/synthesis/submodules/init_lcd.v Line: 18
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|state.busy_state File: C:/Users/Jaevillen/Desktop/problema3Gp3/microarquiteturaGp3/synthesis/submodules/init_lcd.v Line: 12
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|register_select~0 File: C:/Users/Jaevillen/Desktop/problema3Gp3/microarquiteturaGp3/synthesis/submodules/init_lcd.v Line: 10
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|data_out[0]~0 File: C:/Users/Jaevillen/Desktop/problema3Gp3/microarquiteturaGp3/synthesis/submodules/init_lcd.v Line: 18
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|data_out~1 File: C:/Users/Jaevillen/Desktop/problema3Gp3/microarquiteturaGp3/synthesis/submodules/init_lcd.v Line: 7
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|data_out~2 File: C:/Users/Jaevillen/Desktop/problema3Gp3/microarquiteturaGp3/synthesis/submodules/init_lcd.v Line: 7
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|data_out~3 File: C:/Users/Jaevillen/Desktop/problema3Gp3/microarquiteturaGp3/synthesis/submodules/init_lcd.v Line: 7
        Info (176357): Destination node init_lcd:lcd_custom_instruction_0|data_out~4 File: C:/Users/Jaevillen/Desktop/problema3Gp3/microarquiteturaGp3/synthesis/submodules/init_lcd.v Line: 7
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node altera_reset_controller:rst_controller|merged_reset~0  File: C:/Users/Jaevillen/Desktop/problema3Gp3/microarquiteturaGp3/synthesis/submodules/altera_reset_controller.v Line: 134
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 94 (unused VREF, 2.5V VCCIO, 40 input, 54 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 3 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  33 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X34_Y22 to location X44_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 0.69 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/Jaevillen/Desktop/problema3Gp3/output_files/microarquiteturaGp3.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 5366 megabytes
    Info: Processing ended: Thu Sep 05 02:51:30 2019
    Info: Elapsed time: 00:00:35
    Info: Total CPU time (on all processors): 00:00:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Jaevillen/Desktop/problema3Gp3/output_files/microarquiteturaGp3.fit.smsg.


