/* SPDX-License-Identifier: GPL-2.0
 *
 * Copyright 2016-2017 HabanaLabs, Ltd.
 * All Rights Reserved.
 *
 */

/************************************
 ** This is an auto-generated file **
 **       DO NOT EDIT BELOW        **
 ************************************/

#ifndef ASIC_REG_PCIE_DBI_H_
#define ASIC_REG_PCIE_DBI_H_

/*
 *****************************************
 *   PCIE_DBI (Prototype: DBI)
 *****************************************
 */

#define mmPCIE_DBI_DEVICE_ID_VENDOR_ID_REG                           0xC02000
/* PCIE_DBI_DEVICE_ID_VENDOR_ID_REG */
#define PCIE_DBI_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_VENDOR_ID_SHIFT   0
#define PCIE_DBI_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_VENDOR_ID_MASK    0xFFFF
#define PCIE_DBI_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_DEVICE_ID_SHIFT   16
#define PCIE_DBI_DEVICE_ID_VENDOR_ID_REG_PCI_TYPE0_DEVICE_ID_MASK    0xFFFF0000

#define mmPCIE_DBI_STATUS_COMMAND_REG                                0xC02004
/* PCIE_DBI_STATUS_COMMAND_REG */
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE0_IO_EN_SHIFT            0
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE0_IO_EN_MASK             0x1
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE0_MEM_SPACE_EN_SHIFT     1
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE0_MEM_SPACE_EN_MASK      0x2
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE0_BUS_MASTER_EN_SHIFT    2
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE0_BUS_MASTER_EN_MASK     0x4
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE0_SPECIAL_CYCLE_OPERATION_SHIFT 3
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE0_SPECIAL_CYCLE_OPERATION_MASK 0x8
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE_MWI_ENABLE_SHIFT        4
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE_MWI_ENABLE_MASK         0x10
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE_VGA_PALETTE_SNOOP_SHIFT 5
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE_VGA_PALETTE_SNOOP_MASK  0x20
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE0_PARITY_ERR_EN_SHIFT    6
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE0_PARITY_ERR_EN_MASK     0x40
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE_IDSEL_STEPPING_SHIFT    7
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE_IDSEL_STEPPING_MASK     0x80
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE0_SERREN_SHIFT           8
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE0_SERREN_MASK            0x100
#define PCIE_DBI_STATUS_COMMAND_REG_RSVDP_9_SHIFT                    9
#define PCIE_DBI_STATUS_COMMAND_REG_RSVDP_9_MASK                     0x200
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE0_INT_EN_SHIFT           10
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE0_INT_EN_MASK            0x400
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE_RESERV_SHIFT            11
#define PCIE_DBI_STATUS_COMMAND_REG_PCI_TYPE_RESERV_MASK             0xF800
#define PCIE_DBI_STATUS_COMMAND_REG_RSVDP_17_SHIFT                   17
#define PCIE_DBI_STATUS_COMMAND_REG_RSVDP_17_MASK                    0x60000
#define PCIE_DBI_STATUS_COMMAND_REG_INT_STATUS_SHIFT                 19
#define PCIE_DBI_STATUS_COMMAND_REG_INT_STATUS_MASK                  0x80000
#define PCIE_DBI_STATUS_COMMAND_REG_CAP_LIST_SHIFT                   20
#define PCIE_DBI_STATUS_COMMAND_REG_CAP_LIST_MASK                    0x100000
#define PCIE_DBI_STATUS_COMMAND_REG_FAST_66MHZ_CAP_SHIFT             21
#define PCIE_DBI_STATUS_COMMAND_REG_FAST_66MHZ_CAP_MASK              0x200000
#define PCIE_DBI_STATUS_COMMAND_REG_RSVDP_22_SHIFT                   22
#define PCIE_DBI_STATUS_COMMAND_REG_RSVDP_22_MASK                    0x400000
#define PCIE_DBI_STATUS_COMMAND_REG_FAST_B2B_CAP_SHIFT               23
#define PCIE_DBI_STATUS_COMMAND_REG_FAST_B2B_CAP_MASK                0x800000
#define PCIE_DBI_STATUS_COMMAND_REG_MASTER_DPE_SHIFT                 24
#define PCIE_DBI_STATUS_COMMAND_REG_MASTER_DPE_MASK                  0x1000000
#define PCIE_DBI_STATUS_COMMAND_REG_DEV_SEL_TIMING_SHIFT             25
#define PCIE_DBI_STATUS_COMMAND_REG_DEV_SEL_TIMING_MASK              0x6000000
#define PCIE_DBI_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT_SHIFT      27
#define PCIE_DBI_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT_MASK       0x8000000
#define PCIE_DBI_STATUS_COMMAND_REG_RCVD_TARGET_ABORT_SHIFT          28
#define PCIE_DBI_STATUS_COMMAND_REG_RCVD_TARGET_ABORT_MASK           0x10000000
#define PCIE_DBI_STATUS_COMMAND_REG_RCVD_MASTER_ABORT_SHIFT          29
#define PCIE_DBI_STATUS_COMMAND_REG_RCVD_MASTER_ABORT_MASK           0x20000000
#define PCIE_DBI_STATUS_COMMAND_REG_SIGNALED_SYS_ERR_SHIFT           30
#define PCIE_DBI_STATUS_COMMAND_REG_SIGNALED_SYS_ERR_MASK            0x40000000
#define PCIE_DBI_STATUS_COMMAND_REG_DETECTED_PARITY_ERR_SHIFT        31
#define PCIE_DBI_STATUS_COMMAND_REG_DETECTED_PARITY_ERR_MASK         0x80000000

#define mmPCIE_DBI_CLASS_CODE_REVISION_ID                            0xC02008
/* PCIE_DBI_CLASS_CODE_REVISION_ID */
#define PCIE_DBI_CLASS_CODE_REVISION_ID_REVISION_ID_SHIFT            0
#define PCIE_DBI_CLASS_CODE_REVISION_ID_REVISION_ID_MASK             0xFF
#define PCIE_DBI_CLASS_CODE_REVISION_ID_PROGRAM_INTERFACE_SHIFT      8
#define PCIE_DBI_CLASS_CODE_REVISION_ID_PROGRAM_INTERFACE_MASK       0xFF00
#define PCIE_DBI_CLASS_CODE_REVISION_ID_SUBCLASS_CODE_SHIFT          16
#define PCIE_DBI_CLASS_CODE_REVISION_ID_SUBCLASS_CODE_MASK           0xFF0000
#define PCIE_DBI_CLASS_CODE_REVISION_ID_BASE_CLASS_CODE_SHIFT        24
#define PCIE_DBI_CLASS_CODE_REVISION_ID_BASE_CLASS_CODE_MASK         0xFF000000

#define mmPCIE_DBI_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG      0xC0200C
/* PCIE_DBI_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG */
#define PCIE_DBI_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE_SHIFT 0
#define PCIE_DBI_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE_MASK 0xFF
#define PCIE_DBI_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER_SHIFT 8
#define PCIE_DBI_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER_MASK 0xFF00
#define PCIE_DBI_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_HEADER_TYPE_SHIFT 16
#define PCIE_DBI_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_HEADER_TYPE_MASK 0x7F0000
#define PCIE_DBI_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_MULTI_FUNC_SHIFT 23
#define PCIE_DBI_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_MULTI_FUNC_MASK 0x800000
#define PCIE_DBI_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_BIST_SHIFT 24
#define PCIE_DBI_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_BIST_MASK 0xFF000000

#define mmPCIE_DBI_BAR0_REG                                          0xC02010
/* PCIE_DBI_BAR0_REG */
#define PCIE_DBI_BAR0_REG_BAR0_MEM_IO_SHIFT                          0
#define PCIE_DBI_BAR0_REG_BAR0_MEM_IO_MASK                           0x1
#define PCIE_DBI_BAR0_REG_BAR0_TYPE_SHIFT                            1
#define PCIE_DBI_BAR0_REG_BAR0_TYPE_MASK                             0x6
#define PCIE_DBI_BAR0_REG_BAR0_PREFETCH_SHIFT                        3
#define PCIE_DBI_BAR0_REG_BAR0_PREFETCH_MASK                         0x8
#define PCIE_DBI_BAR0_REG_BAR0_START_SHIFT                           4
#define PCIE_DBI_BAR0_REG_BAR0_START_MASK                            0xFFFFFFF0

#define mmPCIE_DBI_BAR1_REG                                          0xC02014
/* PCIE_DBI_BAR1_REG */
#define PCIE_DBI_BAR1_REG_BAR1_MEM_IO_SHIFT                          0
#define PCIE_DBI_BAR1_REG_BAR1_MEM_IO_MASK                           0x1
#define PCIE_DBI_BAR1_REG_BAR1_TYPE_SHIFT                            1
#define PCIE_DBI_BAR1_REG_BAR1_TYPE_MASK                             0x6
#define PCIE_DBI_BAR1_REG_BAR1_PREFETCH_SHIFT                        3
#define PCIE_DBI_BAR1_REG_BAR1_PREFETCH_MASK                         0x8
#define PCIE_DBI_BAR1_REG_BAR1_START_SHIFT                           4
#define PCIE_DBI_BAR1_REG_BAR1_START_MASK                            0xFFFFFFF0

#define mmPCIE_DBI_BAR2_REG                                          0xC02018
/* PCIE_DBI_BAR2_REG */
#define PCIE_DBI_BAR2_REG_BAR2_MEM_IO_SHIFT                          0
#define PCIE_DBI_BAR2_REG_BAR2_MEM_IO_MASK                           0x1
#define PCIE_DBI_BAR2_REG_BAR2_TYPE_SHIFT                            1
#define PCIE_DBI_BAR2_REG_BAR2_TYPE_MASK                             0x6
#define PCIE_DBI_BAR2_REG_BAR2_PREFETCH_SHIFT                        3
#define PCIE_DBI_BAR2_REG_BAR2_PREFETCH_MASK                         0x8
#define PCIE_DBI_BAR2_REG_BAR2_START_SHIFT                           4
#define PCIE_DBI_BAR2_REG_BAR2_START_MASK                            0xFFFFFFF0

#define mmPCIE_DBI_BAR3_REG                                          0xC0201C
/* PCIE_DBI_BAR3_REG */
#define PCIE_DBI_BAR3_REG_BAR3_MEM_IO_SHIFT                          0
#define PCIE_DBI_BAR3_REG_BAR3_MEM_IO_MASK                           0x1
#define PCIE_DBI_BAR3_REG_BAR3_TYPE_SHIFT                            1
#define PCIE_DBI_BAR3_REG_BAR3_TYPE_MASK                             0x6
#define PCIE_DBI_BAR3_REG_BAR3_PREFETCH_SHIFT                        3
#define PCIE_DBI_BAR3_REG_BAR3_PREFETCH_MASK                         0x8
#define PCIE_DBI_BAR3_REG_BAR3_START_SHIFT                           4
#define PCIE_DBI_BAR3_REG_BAR3_START_MASK                            0xFFFFFFF0

#define mmPCIE_DBI_BAR4_REG                                          0xC02020
/* PCIE_DBI_BAR4_REG */
#define PCIE_DBI_BAR4_REG_BAR4_MEM_IO_SHIFT                          0
#define PCIE_DBI_BAR4_REG_BAR4_MEM_IO_MASK                           0x1
#define PCIE_DBI_BAR4_REG_BAR4_TYPE_SHIFT                            1
#define PCIE_DBI_BAR4_REG_BAR4_TYPE_MASK                             0x6
#define PCIE_DBI_BAR4_REG_BAR4_PREFETCH_SHIFT                        3
#define PCIE_DBI_BAR4_REG_BAR4_PREFETCH_MASK                         0x8
#define PCIE_DBI_BAR4_REG_BAR4_START_SHIFT                           4
#define PCIE_DBI_BAR4_REG_BAR4_START_MASK                            0xFFFFFFF0

#define mmPCIE_DBI_BAR5_REG                                          0xC02024
/* PCIE_DBI_BAR5_REG */
#define PCIE_DBI_BAR5_REG_BAR5_MEM_IO_SHIFT                          0
#define PCIE_DBI_BAR5_REG_BAR5_MEM_IO_MASK                           0x1
#define PCIE_DBI_BAR5_REG_BAR5_TYPE_SHIFT                            1
#define PCIE_DBI_BAR5_REG_BAR5_TYPE_MASK                             0x6
#define PCIE_DBI_BAR5_REG_BAR5_PREFETCH_SHIFT                        3
#define PCIE_DBI_BAR5_REG_BAR5_PREFETCH_MASK                         0x8
#define PCIE_DBI_BAR5_REG_BAR5_START_SHIFT                           4
#define PCIE_DBI_BAR5_REG_BAR5_START_MASK                            0xFFFFFFF0

#define mmPCIE_DBI_CARDBUS_CIS_PTR_REG                               0xC02028
/* PCIE_DBI_CARDBUS_CIS_PTR_REG */
#define PCIE_DBI_CARDBUS_CIS_PTR_REG_CARDBUS_CIS_POINTER_SHIFT       0
#define PCIE_DBI_CARDBUS_CIS_PTR_REG_CARDBUS_CIS_POINTER_MASK        0xFFFFFFFF

#define mmPCIE_DBI_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG              0xC0202C
/* PCIE_DBI_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG */
#define PCIE_DBI_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_VENDOR_ID_SHIFT 0
#define PCIE_DBI_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_VENDOR_ID_MASK 0xFFFF
#define PCIE_DBI_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_DEV_ID_SHIFT 16
#define PCIE_DBI_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_SUBSYS_DEV_ID_MASK 0xFFFF0000

#define mmPCIE_DBI_EXP_ROM_BASE_ADDR_REG                             0xC02030
/* PCIE_DBI_EXP_ROM_BASE_ADDR_REG */
#define PCIE_DBI_EXP_ROM_BASE_ADDR_REG_ROM_BAR_ENABLE_SHIFT          0
#define PCIE_DBI_EXP_ROM_BASE_ADDR_REG_ROM_BAR_ENABLE_MASK           0x1
#define PCIE_DBI_EXP_ROM_BASE_ADDR_REG_RSVDP_1_SHIFT                 1
#define PCIE_DBI_EXP_ROM_BASE_ADDR_REG_RSVDP_1_MASK                  0x7FE
#define PCIE_DBI_EXP_ROM_BASE_ADDR_REG_EXP_ROM_BASE_ADDRESS_SHIFT    11
#define PCIE_DBI_EXP_ROM_BASE_ADDR_REG_EXP_ROM_BASE_ADDRESS_MASK     0xFFFFF800

#define mmPCIE_DBI_PCI_CAP_PTR_REG                                   0xC02034
/* PCIE_DBI_PCI_CAP_PTR_REG */
#define PCIE_DBI_PCI_CAP_PTR_REG_CAP_POINTER_SHIFT                   0
#define PCIE_DBI_PCI_CAP_PTR_REG_CAP_POINTER_MASK                    0xFF
#define PCIE_DBI_PCI_CAP_PTR_REG_RSVDP_8_SHIFT                       8
#define PCIE_DBI_PCI_CAP_PTR_REG_RSVDP_8_MASK                        0xFFFFFF00

#define mmPCIE_DBI_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG 0xC0203C
/* PCIE_DBI_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG */
#define PCIE_DBI_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_LINE_SHIFT 0
#define PCIE_DBI_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_LINE_MASK 0xFF
#define PCIE_DBI_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_PIN_SHIFT 8
#define PCIE_DBI_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_INT_PIN_MASK 0xFF00
#define PCIE_DBI_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_RSVDP_16_SHIFT 16
#define PCIE_DBI_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_RSVDP_16_MASK 0xFFFF0000

#define mmPCIE_DBI_CAP_ID_NXT_PTR_REG                                0xC02040
/* PCIE_DBI_CAP_ID_NXT_PTR_REG */
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_PM_CAP_ID_SHIFT                  0
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_PM_CAP_ID_MASK                   0xFF
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_PM_NEXT_POINTER_SHIFT            8
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_PM_NEXT_POINTER_MASK             0xFF00
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_PM_SPEC_VER_SHIFT                16
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_PM_SPEC_VER_MASK                 0x70000
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_PME_CLK_SHIFT                    19
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_PME_CLK_MASK                     0x80000
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_DSI_SHIFT                        21
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_DSI_MASK                         0x200000
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_AUX_CURR_SHIFT                   22
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_AUX_CURR_MASK                    0x1C00000
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_D1_SUPPORT_SHIFT                 25
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_D1_SUPPORT_MASK                  0x2000000
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_D2_SUPPORT_SHIFT                 26
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_D2_SUPPORT_MASK                  0x4000000
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_PME_SUPPORT_SHIFT                27
#define PCIE_DBI_CAP_ID_NXT_PTR_REG_PME_SUPPORT_MASK                 0xF8000000

#define mmPCIE_DBI_CON_STATUS_REG                                    0xC02044
/* PCIE_DBI_CON_STATUS_REG */
#define PCIE_DBI_CON_STATUS_REG_POWER_STATE_SHIFT                    0
#define PCIE_DBI_CON_STATUS_REG_POWER_STATE_MASK                     0x3
#define PCIE_DBI_CON_STATUS_REG_RSVDP_2_SHIFT                        2
#define PCIE_DBI_CON_STATUS_REG_RSVDP_2_MASK                         0x4
#define PCIE_DBI_CON_STATUS_REG_NO_SOFT_RST_SHIFT                    3
#define PCIE_DBI_CON_STATUS_REG_NO_SOFT_RST_MASK                     0x8
#define PCIE_DBI_CON_STATUS_REG_RSVDP_4_SHIFT                        4
#define PCIE_DBI_CON_STATUS_REG_RSVDP_4_MASK                         0xF0
#define PCIE_DBI_CON_STATUS_REG_PME_ENABLE_SHIFT                     8
#define PCIE_DBI_CON_STATUS_REG_PME_ENABLE_MASK                      0x100
#define PCIE_DBI_CON_STATUS_REG_DATA_SELECT_SHIFT                    9
#define PCIE_DBI_CON_STATUS_REG_DATA_SELECT_MASK                     0x1E00
#define PCIE_DBI_CON_STATUS_REG_DATA_SCALE_SHIFT                     13
#define PCIE_DBI_CON_STATUS_REG_DATA_SCALE_MASK                      0x6000
#define PCIE_DBI_CON_STATUS_REG_PME_STATUS_SHIFT                     15
#define PCIE_DBI_CON_STATUS_REG_PME_STATUS_MASK                      0x8000
#define PCIE_DBI_CON_STATUS_REG_RSVDP_16_SHIFT                       16
#define PCIE_DBI_CON_STATUS_REG_RSVDP_16_MASK                        0x3F0000
#define PCIE_DBI_CON_STATUS_REG_B2_B3_SUPPORT_SHIFT                  22
#define PCIE_DBI_CON_STATUS_REG_B2_B3_SUPPORT_MASK                   0x400000
#define PCIE_DBI_CON_STATUS_REG_BUS_PWR_CLK_CON_EN_SHIFT             23
#define PCIE_DBI_CON_STATUS_REG_BUS_PWR_CLK_CON_EN_MASK              0x800000
#define PCIE_DBI_CON_STATUS_REG_DATA_REG_ADD_INFO_SHIFT              24
#define PCIE_DBI_CON_STATUS_REG_DATA_REG_ADD_INFO_MASK               0xFF000000

#define mmPCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG                      0xC02050
/* PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG */
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID_SHIFT   0
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID_MASK    0xFF
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET_SHIFT 8
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET_MASK 0xFF00
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE_SHIFT   16
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE_MASK    0x10000
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP_SHIFT 17
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP_MASK 0xE0000
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN_SHIFT 20
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN_MASK 0x700000
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP_SHIFT 23
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP_MASK 0x800000
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT_SHIFT  24
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT_MASK   0x1000000
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_CAP_SHIFT 25
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_CAP_MASK 0x2000000
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_EN_SHIFT 26
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_EN_MASK 0x4000000
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_RSVDP_27_SHIFT         27
#define PCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG_RSVDP_27_MASK          0xF8000000

#define mmPCIE_DBI_MSI_CAP_OFF_04H_REG                               0xC02054
/* PCIE_DBI_MSI_CAP_OFF_04H_REG */
#define PCIE_DBI_MSI_CAP_OFF_04H_REG_RSVDP_0_SHIFT                   0
#define PCIE_DBI_MSI_CAP_OFF_04H_REG_RSVDP_0_MASK                    0x3
#define PCIE_DBI_MSI_CAP_OFF_04H_REG_PCI_MSI_CAP_OFF_04H_SHIFT       2
#define PCIE_DBI_MSI_CAP_OFF_04H_REG_PCI_MSI_CAP_OFF_04H_MASK        0xFFFFFFFC

#define mmPCIE_DBI_MSI_CAP_OFF_08H_REG                               0xC02058
/* PCIE_DBI_MSI_CAP_OFF_08H_REG */
#define PCIE_DBI_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_08H_SHIFT       0
#define PCIE_DBI_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_08H_MASK        0xFFFF
#define PCIE_DBI_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_0AH_SHIFT       16
#define PCIE_DBI_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_0AH_MASK        0xFFFF0000

#define mmPCIE_DBI_MSI_CAP_OFF_0CH_REG                               0xC0205C
/* PCIE_DBI_MSI_CAP_OFF_0CH_REG */
#define PCIE_DBI_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0CH_SHIFT       0
#define PCIE_DBI_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0CH_MASK        0xFFFF
#define PCIE_DBI_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0EH_SHIFT       16
#define PCIE_DBI_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0EH_MASK        0xFFFF0000

#define mmPCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG        0xC02070
/* PCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG */
#define PCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID_SHIFT 0
#define PCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID_MASK 0xFF
#define PCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR_SHIFT 8
#define PCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR_MASK 0xFF00
#define PCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG_SHIFT 16
#define PCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG_MASK 0xF0000
#define PCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE_SHIFT 20
#define PCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE_MASK 0xF00000
#define PCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP_SHIFT 24
#define PCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP_MASK 0x1000000
#define PCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM_SHIFT 25
#define PCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM_MASK 0x3E000000
#define PCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVD_SHIFT 30
#define PCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVD_MASK 0x40000000
#define PCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVDP_31_SHIFT 31
#define PCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVDP_31_MASK 0x80000000

#define mmPCIE_DBI_DEVICE_CAPABILITIES_REG                           0xC02074
/* PCIE_DBI_DEVICE_CAPABILITIES_REG */
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE_SHIFT 0
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE_MASK 0x7
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT_SHIFT 3
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT_MASK 0x18
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP_SHIFT 5
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP_MASK  0x20
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L0S_ACCPT_LATENCY_SHIFT 6
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L0S_ACCPT_LATENCY_MASK 0x1C0
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L1_ACCPT_LATENCY_SHIFT 9
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L1_ACCPT_LATENCY_MASK 0xE00
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_RSVDP_12_SHIFT              12
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_RSVDP_12_MASK               0x7000
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT_SHIFT 15
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT_MASK 0x8000
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_RSVDP_16_SHIFT              16
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_RSVDP_16_MASK               0x30000
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_VALUE_SHIFT 18
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_VALUE_MASK 0x3FC0000
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_SCALE_SHIFT 26
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_CAP_SLOT_PWR_LMT_SCALE_MASK 0xC000000
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_FLR_CAP_SHIFT      28
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_PCIE_CAP_FLR_CAP_MASK       0x10000000
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_RSVDP_29_SHIFT              29
#define PCIE_DBI_DEVICE_CAPABILITIES_REG_RSVDP_29_MASK               0xE0000000

#define mmPCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS                      0xC02078
/* PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS */
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN_SHIFT 0
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN_MASK 0x1
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_SHIFT 1
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_MASK 0x2
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN_SHIFT 2
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN_MASK 0x4
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN_SHIFT 3
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN_MASK 0x8
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER_SHIFT 4
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER_MASK 0x10
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_SHIFT 5
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_MASK 0xE0
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN_SHIFT 8
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN_MASK 0x100
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN_SHIFT 9
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN_MASK 0x200
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN_SHIFT 10
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN_MASK 0x400
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP_SHIFT 11
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP_MASK 0x800
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE_SHIFT 12
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE_MASK 0x7000
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_INITIATE_FLR_SHIFT 15
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_INITIATE_FLR_MASK 0x8000
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED_SHIFT 16
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED_MASK 0x10000
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED_SHIFT 17
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED_MASK 0x20000
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED_SHIFT 18
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED_MASK 0x40000
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_SHIFT 19
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_MASK 0x80000
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED_SHIFT 20
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED_MASK 0x100000
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING_SHIFT 21
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING_MASK 0x200000
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_RSVDP_22_SHIFT         22
#define PCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS_RSVDP_22_MASK          0xFFC00000

#define mmPCIE_DBI_LINK_CAPABILITIES_REG                             0xC0207C
/* PCIE_DBI_LINK_CAPABILITIES_REG */
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED_SHIFT 0
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED_MASK  0xF
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH_SHIFT 4
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH_MASK  0x3F0
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_SHIFT 10
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_MASK 0xC00
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY_SHIFT 12
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY_MASK 0x7000
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY_SHIFT 15
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY_MASK 0x38000
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN_SHIFT 18
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN_MASK 0x40000
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_SHIFT 19
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_MASK 0x80000
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP_SHIFT 20
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP_MASK 0x100000
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP_SHIFT 21
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP_MASK 0x200000
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE_SHIFT 22
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE_MASK 0x400000
#define PCIE_DBI_LINK_CAPABILITIES_REG_RSVDP_23_SHIFT                23
#define PCIE_DBI_LINK_CAPABILITIES_REG_RSVDP_23_MASK                 0x800000
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM_SHIFT       24
#define PCIE_DBI_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM_MASK        0xFF000000

#define mmPCIE_DBI_LINK_CONTROL_LINK_STATUS_REG                      0xC02080
/* PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG */
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_SHIFT 0
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_MASK 0x3
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_RSVDP_2_SHIFT          2
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_RSVDP_2_MASK           0x4
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB_SHIFT     3
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB_MASK      0x8
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE_SHIFT 4
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE_MASK 0x10
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK_SHIFT 5
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK_MASK 0x20
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG_SHIFT 6
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG_MASK 0x40
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH_SHIFT 7
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH_MASK 0x80
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN_SHIFT 8
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN_MASK 0x100
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_HW_AUTO_WIDTH_DISABLE_SHIFT 9
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_HW_AUTO_WIDTH_DISABLE_MASK 0x200
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN_SHIFT 10
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN_MASK 0x400
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN_SHIFT 11
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN_MASK 0x800
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_RSVDP_12_SHIFT         12
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_RSVDP_12_MASK          0x3000
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DRS_SIGNALING_CONTROL_SHIFT 14
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DRS_SIGNALING_CONTROL_MASK 0xC000
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED_SHIFT 16
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED_MASK 0xF0000
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH_SHIFT 20
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH_MASK 0x3F00000
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_RSVDP_26_SHIFT         26
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_RSVDP_26_MASK          0x4000000
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING_SHIFT 27
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING_MASK 0x8000000
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG_SHIFT 28
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG_MASK 0x10000000
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE_SHIFT 29
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE_MASK 0x20000000
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS_SHIFT 30
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS_MASK 0x40000000
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_STATUS_SHIFT 31
#define PCIE_DBI_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_STATUS_MASK 0x80000000

#define mmPCIE_DBI_DEVICE_CAPABILITIES2_REG                          0xC02094
/* PCIE_DBI_DEVICE_CAPABILITIES2_REG */
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE_SHIFT 0
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE_MASK 0xF
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_SHIFT 4
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_MASK 0x10
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_SHIFT 5
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_MASK 0x20
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP_SHIFT 6
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP_MASK 0x40
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP_SHIFT 7
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP_MASK 0x80
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP_SHIFT 8
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP_MASK 0x100
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP_SHIFT 9
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP_MASK 0x200
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR_SHIFT 10
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR_MASK 0x400
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP_SHIFT    11
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP_MASK     0x800
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0_SHIFT 12
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0_MASK 0x1000
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1_SHIFT 13
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1_MASK 0x2000
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_LN_SYS_CLS_SHIFT 14
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_LN_SYS_CLS_MASK  0xC000
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT_SHIFT 16
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT_MASK 0x10000
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT_SHIFT 17
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT_MASK 0x20000
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_OBFF_SUPPORT_SHIFT 18
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_PCIE_CAP_OBFF_SUPPORT_MASK 0xC0000
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_RSVDP_24_SHIFT             24
#define PCIE_DBI_DEVICE_CAPABILITIES2_REG_RSVDP_24_MASK              0x7F000000

#define mmPCIE_DBI_DEVICE_CONTROL2_DEVICE_STATUS2_REG                0xC02098
/* PCIE_DBI_DEVICE_CONTROL2_DEVICE_STATUS2_REG */
#define PCIE_DBI_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE_SHIFT 0
#define PCIE_DBI_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE_MASK 0xF
#define PCIE_DBI_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SHIFT 4
#define PCIE_DBI_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_MASK 0x10
#define PCIE_DBI_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_SHIFT 5
#define PCIE_DBI_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_MASK 0x20
#define PCIE_DBI_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_LTR_EN_SHIFT 10
#define PCIE_DBI_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_LTR_EN_MASK 0x400

#define mmPCIE_DBI_LINK_CAPABILITIES2_REG                            0xC0209C
/* PCIE_DBI_LINK_CAPABILITIES2_REG */
#define PCIE_DBI_LINK_CAPABILITIES2_REG_RSVDP_0_SHIFT                0
#define PCIE_DBI_LINK_CAPABILITIES2_REG_RSVDP_0_MASK                 0x1
#define PCIE_DBI_LINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_SHIFT 1
#define PCIE_DBI_LINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_MASK 0xFE
#define PCIE_DBI_LINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT_SHIFT 8
#define PCIE_DBI_LINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT_MASK 0x100
#define PCIE_DBI_LINK_CAPABILITIES2_REG_RSVDP_9_SHIFT                9
#define PCIE_DBI_LINK_CAPABILITIES2_REG_RSVDP_9_MASK                 0x7FFE00
#define PCIE_DBI_LINK_CAPABILITIES2_REG_PCIE_CAP_RETIMER_PRE_DET_SUPPORT_SHIFT 23
#define PCIE_DBI_LINK_CAPABILITIES2_REG_PCIE_CAP_RETIMER_PRE_DET_SUPPORT_MASK 0x800000
#define PCIE_DBI_LINK_CAPABILITIES2_REG_PCIE_CAP_TWO_RETIMERS_PRE_DET_SUPPORT_SHIFT 24
#define PCIE_DBI_LINK_CAPABILITIES2_REG_PCIE_CAP_TWO_RETIMERS_PRE_DET_SUPPORT_MASK 0x1000000
#define PCIE_DBI_LINK_CAPABILITIES2_REG_RSVDP_25_SHIFT               25
#define PCIE_DBI_LINK_CAPABILITIES2_REG_RSVDP_25_MASK                0x7E000000

#define mmPCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG                    0xC020A0
/* PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG */
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED_SHIFT 0
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED_MASK 0xF
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE_SHIFT 4
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE_MASK 0x10
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE_SHIFT 5
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE_MASK 0x20
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS_SHIFT 6
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS_MASK 0x40
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN_SHIFT 7
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN_MASK 0x380
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_SHIFT 10
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_MASK 0x400
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS_SHIFT 11
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS_MASK 0x800
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET_SHIFT 12
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET_MASK 0xF000
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS_SHIFT 16
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS_MASK 0x10000
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_SHIFT 17
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_MASK 0x20000
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1_SHIFT 18
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1_MASK 0x40000
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2_SHIFT 19
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2_MASK 0x80000
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3_SHIFT 20
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3_MASK 0x100000
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ_SHIFT 21
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ_MASK 0x200000
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_RETIMER_PRE_DET_SHIFT 22
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_RETIMER_PRE_DET_MASK 0x400000
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TWO_RETIMERS_PRE_DET_SHIFT 23
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TWO_RETIMERS_PRE_DET_MASK 0x800000
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_RSVDP_26_SHIFT       26
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_RSVDP_26_MASK        0xC000000
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_DOWNSTREAM_COMPO_PRESENCE_SHIFT 28
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_DOWNSTREAM_COMPO_PRESENCE_MASK 0x70000000
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_DRS_MESSAGE_RECEIVED_SHIFT 31
#define PCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG_DRS_MESSAGE_RECEIVED_MASK 0x80000000

#define mmPCIE_DBI_PCI_MSIX_CAP_ID_NEXT_CTRL_REG                     0xC020B0
/* PCIE_DBI_PCI_MSIX_CAP_ID_NEXT_CTRL_REG */
#define PCIE_DBI_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_ID_SHIFT 0
#define PCIE_DBI_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_ID_MASK  0xFF
#define PCIE_DBI_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_NEXT_OFFSET_SHIFT 8
#define PCIE_DBI_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_CAP_NEXT_OFFSET_MASK 0xFF00
#define PCIE_DBI_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_TABLE_SIZE_SHIFT 16
#define PCIE_DBI_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_TABLE_SIZE_MASK 0x7FF0000
#define PCIE_DBI_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_RSVDP_27_SHIFT        27
#define PCIE_DBI_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_RSVDP_27_MASK         0x38000000
#define PCIE_DBI_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_FUNCTION_MASK_SHIFT 30
#define PCIE_DBI_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_FUNCTION_MASK_MASK 0x40000000
#define PCIE_DBI_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_ENABLE_SHIFT 31
#define PCIE_DBI_PCI_MSIX_CAP_ID_NEXT_CTRL_REG_PCI_MSIX_ENABLE_MASK  0x80000000

#define mmPCIE_DBI_MSIX_TABLE_OFFSET_REG                             0xC020B4
/* PCIE_DBI_MSIX_TABLE_OFFSET_REG */
#define PCIE_DBI_MSIX_TABLE_OFFSET_REG_PCI_MSIX_BIR_SHIFT            0
#define PCIE_DBI_MSIX_TABLE_OFFSET_REG_PCI_MSIX_BIR_MASK             0x7
#define PCIE_DBI_MSIX_TABLE_OFFSET_REG_PCI_MSIX_TABLE_OFFSET_SHIFT   3
#define PCIE_DBI_MSIX_TABLE_OFFSET_REG_PCI_MSIX_TABLE_OFFSET_MASK    0xFFFFFFF8

#define mmPCIE_DBI_MSIX_PBA_OFFSET_REG                               0xC020B8
/* PCIE_DBI_MSIX_PBA_OFFSET_REG */
#define PCIE_DBI_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA_SHIFT              0
#define PCIE_DBI_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA_MASK               0x7
#define PCIE_DBI_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA_OFFSET_SHIFT       3
#define PCIE_DBI_MSIX_PBA_OFFSET_REG_PCI_MSIX_PBA_OFFSET_MASK        0xFFFFFFF8

#define mmPCIE_DBI_AER_EXT_CAP_HDR_OFF                               0xC02100
/* PCIE_DBI_AER_EXT_CAP_HDR_OFF */
#define PCIE_DBI_AER_EXT_CAP_HDR_OFF_CAP_ID_SHIFT                    0
#define PCIE_DBI_AER_EXT_CAP_HDR_OFF_CAP_ID_MASK                     0xFFFF
#define PCIE_DBI_AER_EXT_CAP_HDR_OFF_CAP_VERSION_SHIFT               16
#define PCIE_DBI_AER_EXT_CAP_HDR_OFF_CAP_VERSION_MASK                0xF0000
#define PCIE_DBI_AER_EXT_CAP_HDR_OFF_NEXT_OFFSET_SHIFT               20
#define PCIE_DBI_AER_EXT_CAP_HDR_OFF_NEXT_OFFSET_MASK                0xFFF00000

#define mmPCIE_DBI_UNCORR_ERR_STATUS_OFF                             0xC02104
/* PCIE_DBI_UNCORR_ERR_STATUS_OFF */
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_RSVDP_0_SHIFT                 0
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_RSVDP_0_MASK                  0xF
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_DL_PROTOCOL_ERR_STATUS_SHIFT  4
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_DL_PROTOCOL_ERR_STATUS_MASK   0x10
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_SURPRISE_DOWN_ERR_STATUS_SHIFT 5
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_SURPRISE_DOWN_ERR_STATUS_MASK 0x20
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_RSVDP_6_SHIFT                 6
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_RSVDP_6_MASK                  0xFC0
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_POIS_TLP_ERR_STATUS_SHIFT     12
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_POIS_TLP_ERR_STATUS_MASK      0x1000
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_FC_PROTOCOL_ERR_STATUS_SHIFT  13
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_FC_PROTOCOL_ERR_STATUS_MASK   0x2000
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_CMPLT_TIMEOUT_ERR_STATUS_SHIFT 14
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_CMPLT_TIMEOUT_ERR_STATUS_MASK 0x4000
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_CMPLT_ABORT_ERR_STATUS_SHIFT  15
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_CMPLT_ABORT_ERR_STATUS_MASK   0x8000
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_UNEXP_CMPLT_ERR_STATUS_SHIFT  16
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_UNEXP_CMPLT_ERR_STATUS_MASK   0x10000
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_REC_OVERFLOW_ERR_STATUS_SHIFT 17
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_REC_OVERFLOW_ERR_STATUS_MASK  0x20000
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_MALF_TLP_ERR_STATUS_SHIFT     18
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_MALF_TLP_ERR_STATUS_MASK      0x40000
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_ECRC_ERR_STATUS_SHIFT         19
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_ECRC_ERR_STATUS_MASK          0x80000
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_UNSUPPORTED_REQ_ERR_STATUS_SHIFT 20
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_UNSUPPORTED_REQ_ERR_STATUS_MASK 0x100000
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_INTERNAL_ERR_STATUS_SHIFT     22
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_INTERNAL_ERR_STATUS_MASK      0x400000
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_RSVDP_23_SHIFT                23
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_RSVDP_23_MASK                 0x800000
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_TLP_PRFX_BLOCKED_ERR_STATUS_SHIFT 25
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_TLP_PRFX_BLOCKED_ERR_STATUS_MASK 0x2000000
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_RSVDP_26_SHIFT                26
#define PCIE_DBI_UNCORR_ERR_STATUS_OFF_RSVDP_26_MASK                 0xFC000000

#define mmPCIE_DBI_UNCORR_ERR_MASK_OFF                               0xC02108
/* PCIE_DBI_UNCORR_ERR_MASK_OFF */
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_RSVDP_0_SHIFT                   0
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_RSVDP_0_MASK                    0xF
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_DL_PROTOCOL_ERR_MASK_SHIFT      4
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_DL_PROTOCOL_ERR_MASK_MASK       0x10
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_SURPRISE_DOWN_ERR_MASK_SHIFT    5
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_SURPRISE_DOWN_ERR_MASK_MASK     0x20
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_RSVDP_6_SHIFT                   6
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_RSVDP_6_MASK                    0xFC0
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_POIS_TLP_ERR_MASK_SHIFT         12
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_POIS_TLP_ERR_MASK_MASK          0x1000
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_FC_PROTOCOL_ERR_MASK_SHIFT      13
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_FC_PROTOCOL_ERR_MASK_MASK       0x2000
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_CMPLT_TIMEOUT_ERR_MASK_SHIFT    14
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_CMPLT_TIMEOUT_ERR_MASK_MASK     0x4000
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_CMPLT_ABORT_ERR_MASK_SHIFT      15
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_CMPLT_ABORT_ERR_MASK_MASK       0x8000
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_UNEXP_CMPLT_ERR_MASK_SHIFT      16
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_UNEXP_CMPLT_ERR_MASK_MASK       0x10000
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_REC_OVERFLOW_ERR_MASK_SHIFT     17
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_REC_OVERFLOW_ERR_MASK_MASK      0x20000
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_MALF_TLP_ERR_MASK_SHIFT         18
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_MALF_TLP_ERR_MASK_MASK          0x40000
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_ECRC_ERR_MASK_SHIFT             19
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_ECRC_ERR_MASK_MASK              0x80000
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_UNSUPPORTED_REQ_ERR_MASK_SHIFT  20
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_UNSUPPORTED_REQ_ERR_MASK_MASK   0x100000
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_INTERNAL_ERR_MASK_SHIFT         22
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_INTERNAL_ERR_MASK_MASK          0x400000
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_RSVDP_23_SHIFT                  23
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_RSVDP_23_MASK                   0x800000
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_ATOMIC_EGRESS_BLOCKED_ERR_MASK_SHIFT 24
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_ATOMIC_EGRESS_BLOCKED_ERR_MASK_MASK 0x1000000
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_TLP_PRFX_BLOCKED_ERR_MASK_SHIFT 25
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_TLP_PRFX_BLOCKED_ERR_MASK_MASK  0x2000000
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_RSVDP_26_SHIFT                  26
#define PCIE_DBI_UNCORR_ERR_MASK_OFF_RSVDP_26_MASK                   0xFC000000

#define mmPCIE_DBI_UNCORR_ERR_SEV_OFF                                0xC0210C
/* PCIE_DBI_UNCORR_ERR_SEV_OFF */
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_RSVDP_0_SHIFT                    0
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_RSVDP_0_MASK                     0xF
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_DL_PROTOCOL_ERR_SEVERITY_SHIFT   4
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_DL_PROTOCOL_ERR_SEVERITY_MASK    0x10
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_SURPRISE_DOWN_ERR_SVRITY_SHIFT   5
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_SURPRISE_DOWN_ERR_SVRITY_MASK    0x20
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_RSVDP_6_SHIFT                    6
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_RSVDP_6_MASK                     0xFC0
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_POIS_TLP_ERR_SEVERITY_SHIFT      12
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_POIS_TLP_ERR_SEVERITY_MASK       0x1000
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_FC_PROTOCOL_ERR_SEVERITY_SHIFT   13
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_FC_PROTOCOL_ERR_SEVERITY_MASK    0x2000
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_CMPLT_TIMEOUT_ERR_SEVERITY_SHIFT 14
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_CMPLT_TIMEOUT_ERR_SEVERITY_MASK  0x4000
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_CMPLT_ABORT_ERR_SEVERITY_SHIFT   15
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_CMPLT_ABORT_ERR_SEVERITY_MASK    0x8000
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_UNEXP_CMPLT_ERR_SEVERITY_SHIFT   16
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_UNEXP_CMPLT_ERR_SEVERITY_MASK    0x10000
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_REC_OVERFLOW_ERR_SEVERITY_SHIFT  17
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_REC_OVERFLOW_ERR_SEVERITY_MASK   0x20000
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_MALF_TLP_ERR_SEVERITY_SHIFT      18
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_MALF_TLP_ERR_SEVERITY_MASK       0x40000
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_ECRC_ERR_SEVERITY_SHIFT          19
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_ECRC_ERR_SEVERITY_MASK           0x80000
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_UNSUPPORTED_REQ_ERR_SEVERITY_SHIFT 20
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_UNSUPPORTED_REQ_ERR_SEVERITY_MASK 0x100000
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_INTERNAL_ERR_SEVERITY_SHIFT      22
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_INTERNAL_ERR_SEVERITY_MASK       0x400000
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_RSVDP_23_SHIFT                   23
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_RSVDP_23_MASK                    0x800000
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY_SHIFT 24
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY_MASK 0x1000000
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_TLP_PRFX_BLOCKED_ERR_SEVERITY_SHIFT 25
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_TLP_PRFX_BLOCKED_ERR_SEVERITY_MASK 0x2000000
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_RSVDP_26_SHIFT                   26
#define PCIE_DBI_UNCORR_ERR_SEV_OFF_RSVDP_26_MASK                    0xFC000000

#define mmPCIE_DBI_CORR_ERR_STATUS_OFF                               0xC02110
/* PCIE_DBI_CORR_ERR_STATUS_OFF */
#define PCIE_DBI_CORR_ERR_STATUS_OFF_RX_ERR_STATUS_SHIFT             0
#define PCIE_DBI_CORR_ERR_STATUS_OFF_RX_ERR_STATUS_MASK              0x1
#define PCIE_DBI_CORR_ERR_STATUS_OFF_RSVDP_1_SHIFT                   1
#define PCIE_DBI_CORR_ERR_STATUS_OFF_RSVDP_1_MASK                    0x3E
#define PCIE_DBI_CORR_ERR_STATUS_OFF_BAD_TLP_STATUS_SHIFT            6
#define PCIE_DBI_CORR_ERR_STATUS_OFF_BAD_TLP_STATUS_MASK             0x40
#define PCIE_DBI_CORR_ERR_STATUS_OFF_BAD_DLLP_STATUS_SHIFT           7
#define PCIE_DBI_CORR_ERR_STATUS_OFF_BAD_DLLP_STATUS_MASK            0x80
#define PCIE_DBI_CORR_ERR_STATUS_OFF_REPLAY_NO_ROLEOVER_STATUS_SHIFT 8
#define PCIE_DBI_CORR_ERR_STATUS_OFF_REPLAY_NO_ROLEOVER_STATUS_MASK  0x100
#define PCIE_DBI_CORR_ERR_STATUS_OFF_RSVDP_9_SHIFT                   9
#define PCIE_DBI_CORR_ERR_STATUS_OFF_RSVDP_9_MASK                    0xE00
#define PCIE_DBI_CORR_ERR_STATUS_OFF_RPL_TIMER_TIMEOUT_STATUS_SHIFT  12
#define PCIE_DBI_CORR_ERR_STATUS_OFF_RPL_TIMER_TIMEOUT_STATUS_MASK   0x1000
#define PCIE_DBI_CORR_ERR_STATUS_OFF_ADVISORY_NON_FATAL_ERR_STATUS_SHIFT 13
#define PCIE_DBI_CORR_ERR_STATUS_OFF_ADVISORY_NON_FATAL_ERR_STATUS_MASK 0x2000
#define PCIE_DBI_CORR_ERR_STATUS_OFF_CORRECTED_INT_ERR_STATUS_SHIFT  14
#define PCIE_DBI_CORR_ERR_STATUS_OFF_CORRECTED_INT_ERR_STATUS_MASK   0x4000
#define PCIE_DBI_CORR_ERR_STATUS_OFF_HEADER_LOG_OVERFLOW_STATUS_SHIFT 15
#define PCIE_DBI_CORR_ERR_STATUS_OFF_HEADER_LOG_OVERFLOW_STATUS_MASK 0x8000
#define PCIE_DBI_CORR_ERR_STATUS_OFF_RSVDP_16_SHIFT                  16
#define PCIE_DBI_CORR_ERR_STATUS_OFF_RSVDP_16_MASK                   0xFFFF0000

#define mmPCIE_DBI_CORR_ERR_MASK_OFF                                 0xC02114
/* PCIE_DBI_CORR_ERR_MASK_OFF */
#define PCIE_DBI_CORR_ERR_MASK_OFF_RX_ERR_MASK_SHIFT                 0
#define PCIE_DBI_CORR_ERR_MASK_OFF_RX_ERR_MASK_MASK                  0x1
#define PCIE_DBI_CORR_ERR_MASK_OFF_RSVDP_1_SHIFT                     1
#define PCIE_DBI_CORR_ERR_MASK_OFF_RSVDP_1_MASK                      0x3E
#define PCIE_DBI_CORR_ERR_MASK_OFF_BAD_TLP_MASK_SHIFT                6
#define PCIE_DBI_CORR_ERR_MASK_OFF_BAD_TLP_MASK_MASK                 0x40
#define PCIE_DBI_CORR_ERR_MASK_OFF_BAD_DLLP_MASK_SHIFT               7
#define PCIE_DBI_CORR_ERR_MASK_OFF_BAD_DLLP_MASK_MASK                0x80
#define PCIE_DBI_CORR_ERR_MASK_OFF_REPLAY_NO_ROLEOVER_MASK_SHIFT     8
#define PCIE_DBI_CORR_ERR_MASK_OFF_REPLAY_NO_ROLEOVER_MASK_MASK      0x100
#define PCIE_DBI_CORR_ERR_MASK_OFF_RSVDP_9_SHIFT                     9
#define PCIE_DBI_CORR_ERR_MASK_OFF_RSVDP_9_MASK                      0xE00
#define PCIE_DBI_CORR_ERR_MASK_OFF_RPL_TIMER_TIMEOUT_MASK_SHIFT      12
#define PCIE_DBI_CORR_ERR_MASK_OFF_RPL_TIMER_TIMEOUT_MASK_MASK       0x1000
#define PCIE_DBI_CORR_ERR_MASK_OFF_ADVISORY_NON_FATAL_ERR_MASK_SHIFT 13
#define PCIE_DBI_CORR_ERR_MASK_OFF_ADVISORY_NON_FATAL_ERR_MASK_MASK  0x2000
#define PCIE_DBI_CORR_ERR_MASK_OFF_CORRECTED_INT_ERR_MASK_SHIFT      14
#define PCIE_DBI_CORR_ERR_MASK_OFF_CORRECTED_INT_ERR_MASK_MASK       0x4000
#define PCIE_DBI_CORR_ERR_MASK_OFF_HEADER_LOG_OVERFLOW_MASK_SHIFT    15
#define PCIE_DBI_CORR_ERR_MASK_OFF_HEADER_LOG_OVERFLOW_MASK_MASK     0x8000
#define PCIE_DBI_CORR_ERR_MASK_OFF_RSVDP_16_SHIFT                    16
#define PCIE_DBI_CORR_ERR_MASK_OFF_RSVDP_16_MASK                     0xFFFF0000

#define mmPCIE_DBI_ADV_ERR_CAP_CTRL_OFF                              0xC02118
/* PCIE_DBI_ADV_ERR_CAP_CTRL_OFF */
#define PCIE_DBI_ADV_ERR_CAP_CTRL_OFF_FIRST_ERR_POINTER_SHIFT        0
#define PCIE_DBI_ADV_ERR_CAP_CTRL_OFF_FIRST_ERR_POINTER_MASK         0x1F
#define PCIE_DBI_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_CAP_SHIFT             5
#define PCIE_DBI_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_CAP_MASK              0x20
#define PCIE_DBI_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_EN_SHIFT              6
#define PCIE_DBI_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_EN_MASK               0x40
#define PCIE_DBI_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_CAP_SHIFT           7
#define PCIE_DBI_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_CAP_MASK            0x80
#define PCIE_DBI_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_EN_SHIFT            8
#define PCIE_DBI_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_EN_MASK             0x100
#define PCIE_DBI_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_CAP_SHIFT      9
#define PCIE_DBI_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_CAP_MASK       0x200
#define PCIE_DBI_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_EN_SHIFT       10
#define PCIE_DBI_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_EN_MASK        0x400
#define PCIE_DBI_ADV_ERR_CAP_CTRL_OFF_RSVDP_12_SHIFT                 12
#define PCIE_DBI_ADV_ERR_CAP_CTRL_OFF_RSVDP_12_MASK                  0xFFFFF000

#define mmPCIE_DBI_HDR_LOG_0_OFF                                     0xC0211C
/* PCIE_DBI_HDR_LOG_0_OFF */
#define PCIE_DBI_HDR_LOG_0_OFF_FIRST_DWORD_FIRST_BYTE_SHIFT          0
#define PCIE_DBI_HDR_LOG_0_OFF_FIRST_DWORD_FIRST_BYTE_MASK           0xFF
#define PCIE_DBI_HDR_LOG_0_OFF_FIRST_DWORD_SECOND_BYTE_SHIFT         8
#define PCIE_DBI_HDR_LOG_0_OFF_FIRST_DWORD_SECOND_BYTE_MASK          0xFF00
#define PCIE_DBI_HDR_LOG_0_OFF_FIRST_DWORD_THIRD_BYTE_SHIFT          16
#define PCIE_DBI_HDR_LOG_0_OFF_FIRST_DWORD_THIRD_BYTE_MASK           0xFF0000
#define PCIE_DBI_HDR_LOG_0_OFF_FIRST_DWORD_FOURTH_BYTE_SHIFT         24
#define PCIE_DBI_HDR_LOG_0_OFF_FIRST_DWORD_FOURTH_BYTE_MASK          0xFF000000

#define mmPCIE_DBI_HDR_LOG_1_OFF                                     0xC02120
/* PCIE_DBI_HDR_LOG_1_OFF */
#define PCIE_DBI_HDR_LOG_1_OFF_SECOND_DWORD_FIRST_BYTE_SHIFT         0
#define PCIE_DBI_HDR_LOG_1_OFF_SECOND_DWORD_FIRST_BYTE_MASK          0xFF
#define PCIE_DBI_HDR_LOG_1_OFF_SECOND_DWORD_SECOND_BYTE_SHIFT        8
#define PCIE_DBI_HDR_LOG_1_OFF_SECOND_DWORD_SECOND_BYTE_MASK         0xFF00
#define PCIE_DBI_HDR_LOG_1_OFF_SECOND_DWORD_THIRD_BYTE_SHIFT         16
#define PCIE_DBI_HDR_LOG_1_OFF_SECOND_DWORD_THIRD_BYTE_MASK          0xFF0000
#define PCIE_DBI_HDR_LOG_1_OFF_SECOND_DWORD_FOURTH_BYTE_SHIFT        24
#define PCIE_DBI_HDR_LOG_1_OFF_SECOND_DWORD_FOURTH_BYTE_MASK         0xFF000000

#define mmPCIE_DBI_HDR_LOG_2_OFF                                     0xC02124
/* PCIE_DBI_HDR_LOG_2_OFF */
#define PCIE_DBI_HDR_LOG_2_OFF_THIRD_DWORD_FIRST_BYTE_SHIFT          0
#define PCIE_DBI_HDR_LOG_2_OFF_THIRD_DWORD_FIRST_BYTE_MASK           0xFF
#define PCIE_DBI_HDR_LOG_2_OFF_THIRD_DWORD_SECOND_BYTE_SHIFT         8
#define PCIE_DBI_HDR_LOG_2_OFF_THIRD_DWORD_SECOND_BYTE_MASK          0xFF00
#define PCIE_DBI_HDR_LOG_2_OFF_THIRD_DWORD_THIRD_BYTE_SHIFT          16
#define PCIE_DBI_HDR_LOG_2_OFF_THIRD_DWORD_THIRD_BYTE_MASK           0xFF0000
#define PCIE_DBI_HDR_LOG_2_OFF_THIRD_DWORD_FOURTH_BYTE_SHIFT         24
#define PCIE_DBI_HDR_LOG_2_OFF_THIRD_DWORD_FOURTH_BYTE_MASK          0xFF000000

#define mmPCIE_DBI_HDR_LOG_3_OFF                                     0xC02128
/* PCIE_DBI_HDR_LOG_3_OFF */
#define PCIE_DBI_HDR_LOG_3_OFF_FOURTH_DWORD_FIRST_BYTE_SHIFT         0
#define PCIE_DBI_HDR_LOG_3_OFF_FOURTH_DWORD_FIRST_BYTE_MASK          0xFF
#define PCIE_DBI_HDR_LOG_3_OFF_FOURTH_DWORD_SECOND_BYTE_SHIFT        8
#define PCIE_DBI_HDR_LOG_3_OFF_FOURTH_DWORD_SECOND_BYTE_MASK         0xFF00
#define PCIE_DBI_HDR_LOG_3_OFF_FOURTH_DWORD_THIRD_BYTE_SHIFT         16
#define PCIE_DBI_HDR_LOG_3_OFF_FOURTH_DWORD_THIRD_BYTE_MASK          0xFF0000
#define PCIE_DBI_HDR_LOG_3_OFF_FOURTH_DWORD_FOURTH_BYTE_SHIFT        24
#define PCIE_DBI_HDR_LOG_3_OFF_FOURTH_DWORD_FOURTH_BYTE_MASK         0xFF000000

#define mmPCIE_DBI_TLP_PREFIX_LOG_1_OFF                              0xC02138
/* PCIE_DBI_TLP_PREFIX_LOG_1_OFF */
#define PCIE_DBI_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FIRST_BYTE_SHIFT 0
#define PCIE_DBI_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FIRST_BYTE_MASK 0xFF
#define PCIE_DBI_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_SECOND_BYTE_SHIFT 8
#define PCIE_DBI_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_SECOND_BYTE_MASK 0xFF00
#define PCIE_DBI_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_THIRD_BYTE_SHIFT 16
#define PCIE_DBI_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_THIRD_BYTE_MASK 0xFF0000
#define PCIE_DBI_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FOURTH_BYTE_SHIFT 24
#define PCIE_DBI_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FOURTH_BYTE_MASK 0xFF000000

#define mmPCIE_DBI_TLP_PREFIX_LOG_2_OFF                              0xC0213C
/* PCIE_DBI_TLP_PREFIX_LOG_2_OFF */
#define PCIE_DBI_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FIRST_BYTE_SHIFT 0
#define PCIE_DBI_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FIRST_BYTE_MASK 0xFF
#define PCIE_DBI_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_SECOND_BYTE_SHIFT 8
#define PCIE_DBI_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_SECOND_BYTE_MASK 0xFF00
#define PCIE_DBI_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_THIRD_BYTE_SHIFT 16
#define PCIE_DBI_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_THIRD_BYTE_MASK 0xFF0000
#define PCIE_DBI_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FOURTH_BYTE_SHIFT 24
#define PCIE_DBI_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FOURTH_BYTE_MASK 0xFF000000

#define mmPCIE_DBI_TLP_PREFIX_LOG_3_OFF                              0xC02140
/* PCIE_DBI_TLP_PREFIX_LOG_3_OFF */
#define PCIE_DBI_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FIRST_BYTE_SHIFT 0
#define PCIE_DBI_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FIRST_BYTE_MASK 0xFF
#define PCIE_DBI_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_SECOND_BYTE_SHIFT 8
#define PCIE_DBI_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_SECOND_BYTE_MASK 0xFF00
#define PCIE_DBI_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_THIRD_BYTE_SHIFT 16
#define PCIE_DBI_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_THIRD_BYTE_MASK 0xFF0000
#define PCIE_DBI_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FOURTH_BYTE_SHIFT 24
#define PCIE_DBI_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FOURTH_BYTE_MASK 0xFF000000

#define mmPCIE_DBI_TLP_PREFIX_LOG_4_OFF                              0xC02144
/* PCIE_DBI_TLP_PREFIX_LOG_4_OFF */
#define PCIE_DBI_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FIRST_BYTE_SHIFT 0
#define PCIE_DBI_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FIRST_BYTE_MASK 0xFF
#define PCIE_DBI_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_SECOND_BYTE_SHIFT 8
#define PCIE_DBI_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_SECOND_BYTE_MASK 0xFF00
#define PCIE_DBI_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_THIRD_BYTE_SHIFT 16
#define PCIE_DBI_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_THIRD_BYTE_MASK 0xFF0000
#define PCIE_DBI_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FOURTH_BYTE_SHIFT 24
#define PCIE_DBI_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FOURTH_BYTE_MASK 0xFF000000

#define mmPCIE_DBI_SPCIE_CAP_HEADER_REG                              0xC02148
/* PCIE_DBI_SPCIE_CAP_HEADER_REG */
#define PCIE_DBI_SPCIE_CAP_HEADER_REG_EXTENDED_CAP_ID_SHIFT          0
#define PCIE_DBI_SPCIE_CAP_HEADER_REG_EXTENDED_CAP_ID_MASK           0xFFFF
#define PCIE_DBI_SPCIE_CAP_HEADER_REG_CAP_VERSION_SHIFT              16
#define PCIE_DBI_SPCIE_CAP_HEADER_REG_CAP_VERSION_MASK               0xF0000
#define PCIE_DBI_SPCIE_CAP_HEADER_REG_NEXT_OFFSET_SHIFT              20
#define PCIE_DBI_SPCIE_CAP_HEADER_REG_NEXT_OFFSET_MASK               0xFFF00000

#define mmPCIE_DBI_LINK_CONTROL3_REG                                 0xC0214C
/* PCIE_DBI_LINK_CONTROL3_REG */
#define PCIE_DBI_LINK_CONTROL3_REG_PERFORM_EQ_SHIFT                  0
#define PCIE_DBI_LINK_CONTROL3_REG_PERFORM_EQ_MASK                   0x1
#define PCIE_DBI_LINK_CONTROL3_REG_EQ_REQ_INT_EN_SHIFT               1
#define PCIE_DBI_LINK_CONTROL3_REG_EQ_REQ_INT_EN_MASK                0x2
#define PCIE_DBI_LINK_CONTROL3_REG_RSVDP_2_SHIFT                     2
#define PCIE_DBI_LINK_CONTROL3_REG_RSVDP_2_MASK                      0xFFFFFFFC

#define mmPCIE_DBI_LANE_ERR_STATUS_REG                               0xC02150
/* PCIE_DBI_LANE_ERR_STATUS_REG */
#define PCIE_DBI_LANE_ERR_STATUS_REG_LANE_ERR_STATUS_SHIFT           0
#define PCIE_DBI_LANE_ERR_STATUS_REG_LANE_ERR_STATUS_MASK            0xFFFF
#define PCIE_DBI_LANE_ERR_STATUS_REG_RSVDP_LANE_ERR_STATUS_SHIFT     16
#define PCIE_DBI_LANE_ERR_STATUS_REG_RSVDP_LANE_ERR_STATUS_MASK      0xFFFF0000

#define mmPCIE_DBI_SPCIE_CAP_OFF_0CH_REG                             0xC02154
/* PCIE_DBI_SPCIE_CAP_OFF_0CH_REG */
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET0_SHIFT          0
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET0_MASK           0xF
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT0_SHIFT     4
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT0_MASK      0x70
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_RSVDP_7_SHIFT                 7
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_RSVDP_7_MASK                  0x80
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET0_SHIFT          8
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET0_MASK           0xF00
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT0_SHIFT     12
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT0_MASK      0x7000
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_RSVDP_15_SHIFT                15
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_RSVDP_15_MASK                 0x8000
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET1_SHIFT          16
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET1_MASK           0xF0000
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT1_SHIFT     20
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT1_MASK      0x700000
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_RSVDP_23_SHIFT                23
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_RSVDP_23_MASK                 0x800000
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET1_SHIFT          24
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET1_MASK           0xF000000
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT1_SHIFT     28
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT1_MASK      0x70000000
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_RSVDP_31_SHIFT                31
#define PCIE_DBI_SPCIE_CAP_OFF_0CH_REG_RSVDP_31_MASK                 0x80000000

#define mmPCIE_DBI_SPCIE_CAP_OFF_10H_REG                             0xC02158
/* PCIE_DBI_SPCIE_CAP_OFF_10H_REG */
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_DSP_TX_PRESET2_SHIFT          0
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_DSP_TX_PRESET2_MASK           0xF
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_DSP_RX_PRESET_HINT2_SHIFT     4
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_DSP_RX_PRESET_HINT2_MASK      0x70
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_RSVDP_7_SHIFT                 7
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_RSVDP_7_MASK                  0x80
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_USP_TX_PRESET2_SHIFT          8
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_USP_TX_PRESET2_MASK           0xF00
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_USP_RX_PRESET_HINT2_SHIFT     12
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_USP_RX_PRESET_HINT2_MASK      0x7000
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_RSVDP_15_SHIFT                15
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_RSVDP_15_MASK                 0x8000
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_DSP_TX_PRESET3_SHIFT          16
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_DSP_TX_PRESET3_MASK           0xF0000
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_DSP_RX_PRESET_HINT3_SHIFT     20
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_DSP_RX_PRESET_HINT3_MASK      0x700000
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_RSVDP_23_SHIFT                23
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_RSVDP_23_MASK                 0x800000
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_USP_TX_PRESET3_SHIFT          24
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_USP_TX_PRESET3_MASK           0xF000000
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_USP_RX_PRESET_HINT3_SHIFT     28
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_USP_RX_PRESET_HINT3_MASK      0x70000000
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_RSVDP_31_SHIFT                31
#define PCIE_DBI_SPCIE_CAP_OFF_10H_REG_RSVDP_31_MASK                 0x80000000

#define mmPCIE_DBI_SPCIE_CAP_OFF_14H_REG                             0xC0215C
/* PCIE_DBI_SPCIE_CAP_OFF_14H_REG */
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_DSP_TX_PRESET4_SHIFT          0
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_DSP_TX_PRESET4_MASK           0xF
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_DSP_RX_PRESET_HINT4_SHIFT     4
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_DSP_RX_PRESET_HINT4_MASK      0x70
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_RSVDP_7_SHIFT                 7
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_RSVDP_7_MASK                  0x80
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_USP_TX_PRESET4_SHIFT          8
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_USP_TX_PRESET4_MASK           0xF00
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_USP_RX_PRESET_HINT4_SHIFT     12
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_USP_RX_PRESET_HINT4_MASK      0x7000
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_RSVDP_15_SHIFT                15
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_RSVDP_15_MASK                 0x8000
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_DSP_TX_PRESET5_SHIFT          16
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_DSP_TX_PRESET5_MASK           0xF0000
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_DSP_RX_PRESET_HINT5_SHIFT     20
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_DSP_RX_PRESET_HINT5_MASK      0x700000
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_RSVDP_23_SHIFT                23
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_RSVDP_23_MASK                 0x800000
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_USP_TX_PRESET5_SHIFT          24
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_USP_TX_PRESET5_MASK           0xF000000
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_USP_RX_PRESET_HINT5_SHIFT     28
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_USP_RX_PRESET_HINT5_MASK      0x70000000
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_RSVDP_31_SHIFT                31
#define PCIE_DBI_SPCIE_CAP_OFF_14H_REG_RSVDP_31_MASK                 0x80000000

#define mmPCIE_DBI_SPCIE_CAP_OFF_18H_REG                             0xC02160
/* PCIE_DBI_SPCIE_CAP_OFF_18H_REG */
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_DSP_TX_PRESET6_SHIFT          0
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_DSP_TX_PRESET6_MASK           0xF
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_DSP_RX_PRESET_HINT6_SHIFT     4
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_DSP_RX_PRESET_HINT6_MASK      0x70
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_RSVDP_7_SHIFT                 7
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_RSVDP_7_MASK                  0x80
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_USP_TX_PRESET6_SHIFT          8
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_USP_TX_PRESET6_MASK           0xF00
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_USP_RX_PRESET_HINT6_SHIFT     12
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_USP_RX_PRESET_HINT6_MASK      0x7000
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_RSVDP_15_SHIFT                15
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_RSVDP_15_MASK                 0x8000
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_DSP_TX_PRESET7_SHIFT          16
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_DSP_TX_PRESET7_MASK           0xF0000
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_DSP_RX_PRESET_HINT7_SHIFT     20
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_DSP_RX_PRESET_HINT7_MASK      0x700000
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_RSVDP_23_SHIFT                23
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_RSVDP_23_MASK                 0x800000
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_USP_TX_PRESET7_SHIFT          24
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_USP_TX_PRESET7_MASK           0xF000000
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_USP_RX_PRESET_HINT7_SHIFT     28
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_USP_RX_PRESET_HINT7_MASK      0x70000000
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_RSVDP_31_SHIFT                31
#define PCIE_DBI_SPCIE_CAP_OFF_18H_REG_RSVDP_31_MASK                 0x80000000

#define mmPCIE_DBI_SPCIE_CAP_OFF_1CH_REG                             0xC02164
/* PCIE_DBI_SPCIE_CAP_OFF_1CH_REG */
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_DSP_TX_PRESET8_SHIFT          0
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_DSP_TX_PRESET8_MASK           0xF
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_DSP_RX_PRESET_HINT8_SHIFT     4
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_DSP_RX_PRESET_HINT8_MASK      0x70
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_RSVDP_7_SHIFT                 7
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_RSVDP_7_MASK                  0x80
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_USP_TX_PRESET8_SHIFT          8
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_USP_TX_PRESET8_MASK           0xF00
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_USP_RX_PRESET_HINT8_SHIFT     12
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_USP_RX_PRESET_HINT8_MASK      0x7000
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_RSVDP_15_SHIFT                15
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_RSVDP_15_MASK                 0x8000
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_DSP_TX_PRESET9_SHIFT          16
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_DSP_TX_PRESET9_MASK           0xF0000
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_DSP_RX_PRESET_HINT9_SHIFT     20
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_DSP_RX_PRESET_HINT9_MASK      0x700000
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_RSVDP_23_SHIFT                23
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_RSVDP_23_MASK                 0x800000
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_USP_TX_PRESET9_SHIFT          24
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_USP_TX_PRESET9_MASK           0xF000000
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_USP_RX_PRESET_HINT9_SHIFT     28
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_USP_RX_PRESET_HINT9_MASK      0x70000000
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_RSVDP_31_SHIFT                31
#define PCIE_DBI_SPCIE_CAP_OFF_1CH_REG_RSVDP_31_MASK                 0x80000000

#define mmPCIE_DBI_SPCIE_CAP_OFF_20H_REG                             0xC02168
/* PCIE_DBI_SPCIE_CAP_OFF_20H_REG */
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_DSP_TX_PRESET10_SHIFT         0
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_DSP_TX_PRESET10_MASK          0xF
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_DSP_RX_PRESET_HINT10_SHIFT    4
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_DSP_RX_PRESET_HINT10_MASK     0x70
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_RSVDP_7_SHIFT                 7
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_RSVDP_7_MASK                  0x80
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_USP_TX_PRESET10_SHIFT         8
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_USP_TX_PRESET10_MASK          0xF00
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_USP_RX_PRESET_HINT10_SHIFT    12
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_USP_RX_PRESET_HINT10_MASK     0x7000
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_RSVDP_15_SHIFT                15
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_RSVDP_15_MASK                 0x8000
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_DSP_TX_PRESET11_SHIFT         16
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_DSP_TX_PRESET11_MASK          0xF0000
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_DSP_RX_PRESET_HINT11_SHIFT    20
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_DSP_RX_PRESET_HINT11_MASK     0x700000
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_RSVDP_23_SHIFT                23
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_RSVDP_23_MASK                 0x800000
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_USP_TX_PRESET11_SHIFT         24
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_USP_TX_PRESET11_MASK          0xF000000
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_USP_RX_PRESET_HINT11_SHIFT    28
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_USP_RX_PRESET_HINT11_MASK     0x70000000
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_RSVDP_31_SHIFT                31
#define PCIE_DBI_SPCIE_CAP_OFF_20H_REG_RSVDP_31_MASK                 0x80000000

#define mmPCIE_DBI_SPCIE_CAP_OFF_24H_REG                             0xC0216C
/* PCIE_DBI_SPCIE_CAP_OFF_24H_REG */
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_DSP_TX_PRESET12_SHIFT         0
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_DSP_TX_PRESET12_MASK          0xF
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_DSP_RX_PRESET_HINT12_SHIFT    4
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_DSP_RX_PRESET_HINT12_MASK     0x70
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_RSVDP_7_SHIFT                 7
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_RSVDP_7_MASK                  0x80
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_USP_TX_PRESET12_SHIFT         8
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_USP_TX_PRESET12_MASK          0xF00
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_USP_RX_PRESET_HINT12_SHIFT    12
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_USP_RX_PRESET_HINT12_MASK     0x7000
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_RSVDP_15_SHIFT                15
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_RSVDP_15_MASK                 0x8000
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_DSP_TX_PRESET13_SHIFT         16
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_DSP_TX_PRESET13_MASK          0xF0000
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_DSP_RX_PRESET_HINT13_SHIFT    20
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_DSP_RX_PRESET_HINT13_MASK     0x700000
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_RSVDP_23_SHIFT                23
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_RSVDP_23_MASK                 0x800000
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_USP_TX_PRESET13_SHIFT         24
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_USP_TX_PRESET13_MASK          0xF000000
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_USP_RX_PRESET_HINT13_SHIFT    28
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_USP_RX_PRESET_HINT13_MASK     0x70000000
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_RSVDP_31_SHIFT                31
#define PCIE_DBI_SPCIE_CAP_OFF_24H_REG_RSVDP_31_MASK                 0x80000000

#define mmPCIE_DBI_SPCIE_CAP_OFF_28H_REG                             0xC02170
/* PCIE_DBI_SPCIE_CAP_OFF_28H_REG */
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_DSP_TX_PRESET14_SHIFT         0
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_DSP_TX_PRESET14_MASK          0xF
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_DSP_RX_PRESET_HINT14_SHIFT    4
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_DSP_RX_PRESET_HINT14_MASK     0x70
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_RSVDP_7_SHIFT                 7
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_RSVDP_7_MASK                  0x80
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_USP_TX_PRESET14_SHIFT         8
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_USP_TX_PRESET14_MASK          0xF00
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_USP_RX_PRESET_HINT14_SHIFT    12
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_USP_RX_PRESET_HINT14_MASK     0x7000
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_RSVDP_15_SHIFT                15
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_RSVDP_15_MASK                 0x8000
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_DSP_TX_PRESET15_SHIFT         16
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_DSP_TX_PRESET15_MASK          0xF0000
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_DSP_RX_PRESET_HINT15_SHIFT    20
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_DSP_RX_PRESET_HINT15_MASK     0x700000
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_RSVDP_23_SHIFT                23
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_RSVDP_23_MASK                 0x800000
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_USP_TX_PRESET15_SHIFT         24
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_USP_TX_PRESET15_MASK          0xF000000
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_USP_RX_PRESET_HINT15_SHIFT    28
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_USP_RX_PRESET_HINT15_MASK     0x70000000
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_RSVDP_31_SHIFT                31
#define PCIE_DBI_SPCIE_CAP_OFF_28H_REG_RSVDP_31_MASK                 0x80000000

#define mmPCIE_DBI_PL16G_EXT_CAP_HDR_REG                             0xC02178
/* PCIE_DBI_PL16G_EXT_CAP_HDR_REG */
#define PCIE_DBI_PL16G_EXT_CAP_HDR_REG_EXTENDED_CAP_ID_SHIFT         0
#define PCIE_DBI_PL16G_EXT_CAP_HDR_REG_EXTENDED_CAP_ID_MASK          0xFFFF
#define PCIE_DBI_PL16G_EXT_CAP_HDR_REG_CAP_VERSION_SHIFT             16
#define PCIE_DBI_PL16G_EXT_CAP_HDR_REG_CAP_VERSION_MASK              0xF0000
#define PCIE_DBI_PL16G_EXT_CAP_HDR_REG_NEXT_OFFSET_SHIFT             20
#define PCIE_DBI_PL16G_EXT_CAP_HDR_REG_NEXT_OFFSET_MASK              0xFFF00000

#define mmPCIE_DBI_PL16G_CAPABILITY_REG                              0xC0217C
/* PCIE_DBI_PL16G_CAPABILITY_REG */
#define PCIE_DBI_PL16G_CAPABILITY_REG_RSVDP_0_SHIFT                  0
#define PCIE_DBI_PL16G_CAPABILITY_REG_RSVDP_0_MASK                   0xFFFFFFFF

#define mmPCIE_DBI_PL16G_CONTROL_REG                                 0xC02180
/* PCIE_DBI_PL16G_CONTROL_REG */
#define PCIE_DBI_PL16G_CONTROL_REG_RSVDP_0_SHIFT                     0
#define PCIE_DBI_PL16G_CONTROL_REG_RSVDP_0_MASK                      0xFFFFFFFF

#define mmPCIE_DBI_PL16G_STATUS_REG                                  0xC02184
/* PCIE_DBI_PL16G_STATUS_REG */
#define PCIE_DBI_PL16G_STATUS_REG_EQ_16G_CPL_SHIFT                   0
#define PCIE_DBI_PL16G_STATUS_REG_EQ_16G_CPL_MASK                    0x1
#define PCIE_DBI_PL16G_STATUS_REG_EQ_16G_CPL_P1_SHIFT                1
#define PCIE_DBI_PL16G_STATUS_REG_EQ_16G_CPL_P1_MASK                 0x2
#define PCIE_DBI_PL16G_STATUS_REG_EQ_16G_CPL_P2_SHIFT                2
#define PCIE_DBI_PL16G_STATUS_REG_EQ_16G_CPL_P2_MASK                 0x4
#define PCIE_DBI_PL16G_STATUS_REG_EQ_16G_CPL_P3_SHIFT                3
#define PCIE_DBI_PL16G_STATUS_REG_EQ_16G_CPL_P3_MASK                 0x8
#define PCIE_DBI_PL16G_STATUS_REG_LINK_EQ_16G_REQ_SHIFT              4
#define PCIE_DBI_PL16G_STATUS_REG_LINK_EQ_16G_REQ_MASK               0x10
#define PCIE_DBI_PL16G_STATUS_REG_RSVDP_5_SHIFT                      5
#define PCIE_DBI_PL16G_STATUS_REG_RSVDP_5_MASK                       0xFFFFFFE0

#define mmPCIE_DBI_PL16G_LC_DPAR_STATUS_REG                          0xC02188
/* PCIE_DBI_PL16G_LC_DPAR_STATUS_REG */
#define PCIE_DBI_PL16G_LC_DPAR_STATUS_REG_LC_DPAR_STATUS_SHIFT       0
#define PCIE_DBI_PL16G_LC_DPAR_STATUS_REG_LC_DPAR_STATUS_MASK        0xFFFF
#define PCIE_DBI_PL16G_LC_DPAR_STATUS_REG_RSVDP_LC_DPAR_STATUS_SHIFT 16
#define PCIE_DBI_PL16G_LC_DPAR_STATUS_REG_RSVDP_LC_DPAR_STATUS_MASK  0xFFFF0000

#define mmPCIE_DBI_PL16G_FIRST_RETIMER_DPAR_STATUS_REG               0xC0218C
/* PCIE_DBI_PL16G_FIRST_RETIMER_DPAR_STATUS_REG */
#define PCIE_DBI_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_FIRST_RETIMER_DPAR_STATUS_SHIFT 0
#define PCIE_DBI_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_FIRST_RETIMER_DPAR_STATUS_MASK 0xFFFF
#define PCIE_DBI_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_RSVDP_FIRST_RETIMER_DPAR_STATUS_SHIFT 16
#define PCIE_DBI_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_RSVDP_FIRST_RETIMER_DPAR_STATUS_MASK 0xFFFF0000

#define mmPCIE_DBI_PL16G_SECOND_RETIMER_DPAR_STATUS_REG              0xC02190
/* PCIE_DBI_PL16G_SECOND_RETIMER_DPAR_STATUS_REG */
#define PCIE_DBI_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_SECOND_RETIMER_DPAR_STATUS_SHIFT 0
#define PCIE_DBI_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_SECOND_RETIMER_DPAR_STATUS_MASK 0xFFFF
#define PCIE_DBI_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_RSVDP_SECOND_RETIMER_DPAR_STATUS_SHIFT 16
#define PCIE_DBI_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_RSVDP_SECOND_RETIMER_DPAR_STATUS_MASK 0xFFFF0000

#define mmPCIE_DBI_PL16G_CAP_OFF_20H_REG                             0xC02198
/* PCIE_DBI_PL16G_CAP_OFF_20H_REG */
#define PCIE_DBI_PL16G_CAP_OFF_20H_REG_DSP_16G_TX_PRESET0_SHIFT      0
#define PCIE_DBI_PL16G_CAP_OFF_20H_REG_DSP_16G_TX_PRESET0_MASK       0xF
#define PCIE_DBI_PL16G_CAP_OFF_20H_REG_USP_16G_TX_PRESET0_SHIFT      4
#define PCIE_DBI_PL16G_CAP_OFF_20H_REG_USP_16G_TX_PRESET0_MASK       0xF0
#define PCIE_DBI_PL16G_CAP_OFF_20H_REG_DSP_16G_TX_PRESET1_SHIFT      8
#define PCIE_DBI_PL16G_CAP_OFF_20H_REG_DSP_16G_TX_PRESET1_MASK       0xF00
#define PCIE_DBI_PL16G_CAP_OFF_20H_REG_USP_16G_TX_PRESET1_SHIFT      12
#define PCIE_DBI_PL16G_CAP_OFF_20H_REG_USP_16G_TX_PRESET1_MASK       0xF000
#define PCIE_DBI_PL16G_CAP_OFF_20H_REG_DSP_16G_TX_PRESET2_SHIFT      16
#define PCIE_DBI_PL16G_CAP_OFF_20H_REG_DSP_16G_TX_PRESET2_MASK       0xF0000
#define PCIE_DBI_PL16G_CAP_OFF_20H_REG_USP_16G_TX_PRESET2_SHIFT      20
#define PCIE_DBI_PL16G_CAP_OFF_20H_REG_USP_16G_TX_PRESET2_MASK       0xF00000
#define PCIE_DBI_PL16G_CAP_OFF_20H_REG_DSP_16G_TX_PRESET3_SHIFT      24
#define PCIE_DBI_PL16G_CAP_OFF_20H_REG_DSP_16G_TX_PRESET3_MASK       0xF000000
#define PCIE_DBI_PL16G_CAP_OFF_20H_REG_USP_16G_TX_PRESET3_SHIFT      28
#define PCIE_DBI_PL16G_CAP_OFF_20H_REG_USP_16G_TX_PRESET3_MASK       0xF0000000

#define mmPCIE_DBI_PL16G_CAP_OFF_24H_REG                             0xC0219C
/* PCIE_DBI_PL16G_CAP_OFF_24H_REG */
#define PCIE_DBI_PL16G_CAP_OFF_24H_REG_DSP_16G_TX_PRESET4_SHIFT      0
#define PCIE_DBI_PL16G_CAP_OFF_24H_REG_DSP_16G_TX_PRESET4_MASK       0xF
#define PCIE_DBI_PL16G_CAP_OFF_24H_REG_USP_16G_TX_PRESET4_SHIFT      4
#define PCIE_DBI_PL16G_CAP_OFF_24H_REG_USP_16G_TX_PRESET4_MASK       0xF0
#define PCIE_DBI_PL16G_CAP_OFF_24H_REG_DSP_16G_TX_PRESET5_SHIFT      8
#define PCIE_DBI_PL16G_CAP_OFF_24H_REG_DSP_16G_TX_PRESET5_MASK       0xF00
#define PCIE_DBI_PL16G_CAP_OFF_24H_REG_USP_16G_TX_PRESET5_SHIFT      12
#define PCIE_DBI_PL16G_CAP_OFF_24H_REG_USP_16G_TX_PRESET5_MASK       0xF000
#define PCIE_DBI_PL16G_CAP_OFF_24H_REG_DSP_16G_TX_PRESET6_SHIFT      16
#define PCIE_DBI_PL16G_CAP_OFF_24H_REG_DSP_16G_TX_PRESET6_MASK       0xF0000
#define PCIE_DBI_PL16G_CAP_OFF_24H_REG_USP_16G_TX_PRESET6_SHIFT      20
#define PCIE_DBI_PL16G_CAP_OFF_24H_REG_USP_16G_TX_PRESET6_MASK       0xF00000
#define PCIE_DBI_PL16G_CAP_OFF_24H_REG_DSP_16G_TX_PRESET7_SHIFT      24
#define PCIE_DBI_PL16G_CAP_OFF_24H_REG_DSP_16G_TX_PRESET7_MASK       0xF000000
#define PCIE_DBI_PL16G_CAP_OFF_24H_REG_USP_16G_TX_PRESET7_SHIFT      28
#define PCIE_DBI_PL16G_CAP_OFF_24H_REG_USP_16G_TX_PRESET7_MASK       0xF0000000

#define mmPCIE_DBI_PL16G_CAP_OFF_28H_REG                             0xC021A0
/* PCIE_DBI_PL16G_CAP_OFF_28H_REG */
#define PCIE_DBI_PL16G_CAP_OFF_28H_REG_DSP_16G_TX_PRESET8_SHIFT      0
#define PCIE_DBI_PL16G_CAP_OFF_28H_REG_DSP_16G_TX_PRESET8_MASK       0xF
#define PCIE_DBI_PL16G_CAP_OFF_28H_REG_USP_16G_TX_PRESET8_SHIFT      4
#define PCIE_DBI_PL16G_CAP_OFF_28H_REG_USP_16G_TX_PRESET8_MASK       0xF0
#define PCIE_DBI_PL16G_CAP_OFF_28H_REG_DSP_16G_TX_PRESET9_SHIFT      8
#define PCIE_DBI_PL16G_CAP_OFF_28H_REG_DSP_16G_TX_PRESET9_MASK       0xF00
#define PCIE_DBI_PL16G_CAP_OFF_28H_REG_USP_16G_TX_PRESET9_SHIFT      12
#define PCIE_DBI_PL16G_CAP_OFF_28H_REG_USP_16G_TX_PRESET9_MASK       0xF000
#define PCIE_DBI_PL16G_CAP_OFF_28H_REG_DSP_16G_TX_PRESET10_SHIFT     16
#define PCIE_DBI_PL16G_CAP_OFF_28H_REG_DSP_16G_TX_PRESET10_MASK      0xF0000
#define PCIE_DBI_PL16G_CAP_OFF_28H_REG_USP_16G_TX_PRESET10_SHIFT     20
#define PCIE_DBI_PL16G_CAP_OFF_28H_REG_USP_16G_TX_PRESET10_MASK      0xF00000
#define PCIE_DBI_PL16G_CAP_OFF_28H_REG_DSP_16G_TX_PRESET11_SHIFT     24
#define PCIE_DBI_PL16G_CAP_OFF_28H_REG_DSP_16G_TX_PRESET11_MASK      0xF000000
#define PCIE_DBI_PL16G_CAP_OFF_28H_REG_USP_16G_TX_PRESET11_SHIFT     28
#define PCIE_DBI_PL16G_CAP_OFF_28H_REG_USP_16G_TX_PRESET11_MASK      0xF0000000

#define mmPCIE_DBI_PL16G_CAP_OFF_2CH_REG                             0xC021A4
/* PCIE_DBI_PL16G_CAP_OFF_2CH_REG */
#define PCIE_DBI_PL16G_CAP_OFF_2CH_REG_DSP_16G_TX_PRESET12_SHIFT     0
#define PCIE_DBI_PL16G_CAP_OFF_2CH_REG_DSP_16G_TX_PRESET12_MASK      0xF
#define PCIE_DBI_PL16G_CAP_OFF_2CH_REG_USP_16G_TX_PRESET12_SHIFT     4
#define PCIE_DBI_PL16G_CAP_OFF_2CH_REG_USP_16G_TX_PRESET12_MASK      0xF0
#define PCIE_DBI_PL16G_CAP_OFF_2CH_REG_DSP_16G_TX_PRESET13_SHIFT     8
#define PCIE_DBI_PL16G_CAP_OFF_2CH_REG_DSP_16G_TX_PRESET13_MASK      0xF00
#define PCIE_DBI_PL16G_CAP_OFF_2CH_REG_USP_16G_TX_PRESET13_SHIFT     12
#define PCIE_DBI_PL16G_CAP_OFF_2CH_REG_USP_16G_TX_PRESET13_MASK      0xF000
#define PCIE_DBI_PL16G_CAP_OFF_2CH_REG_DSP_16G_TX_PRESET14_SHIFT     16
#define PCIE_DBI_PL16G_CAP_OFF_2CH_REG_DSP_16G_TX_PRESET14_MASK      0xF0000
#define PCIE_DBI_PL16G_CAP_OFF_2CH_REG_USP_16G_TX_PRESET14_SHIFT     20
#define PCIE_DBI_PL16G_CAP_OFF_2CH_REG_USP_16G_TX_PRESET14_MASK      0xF00000
#define PCIE_DBI_PL16G_CAP_OFF_2CH_REG_DSP_16G_TX_PRESET15_SHIFT     24
#define PCIE_DBI_PL16G_CAP_OFF_2CH_REG_DSP_16G_TX_PRESET15_MASK      0xF000000
#define PCIE_DBI_PL16G_CAP_OFF_2CH_REG_USP_16G_TX_PRESET15_SHIFT     28
#define PCIE_DBI_PL16G_CAP_OFF_2CH_REG_USP_16G_TX_PRESET15_MASK      0xF0000000

#define mmPCIE_DBI_MARGIN_EXT_CAP_HDR_REG                            0xC021A8
/* PCIE_DBI_MARGIN_EXT_CAP_HDR_REG */
#define PCIE_DBI_MARGIN_EXT_CAP_HDR_REG_EXTENDED_CAP_ID_SHIFT        0
#define PCIE_DBI_MARGIN_EXT_CAP_HDR_REG_EXTENDED_CAP_ID_MASK         0xFFFF
#define PCIE_DBI_MARGIN_EXT_CAP_HDR_REG_CAP_VERSION_SHIFT            16
#define PCIE_DBI_MARGIN_EXT_CAP_HDR_REG_CAP_VERSION_MASK             0xF0000
#define PCIE_DBI_MARGIN_EXT_CAP_HDR_REG_NEXT_OFFSET_SHIFT            20
#define PCIE_DBI_MARGIN_EXT_CAP_HDR_REG_NEXT_OFFSET_MASK             0xFFF00000

#define mmPCIE_DBI_MARGIN_PORT_CAPABILITIES_STATUS_REG               0xC021AC
/* PCIE_DBI_MARGIN_PORT_CAPABILITIES_STATUS_REG */
#define PCIE_DBI_MARGIN_PORT_CAPABILITIES_STATUS_REG_MARGINING_USES_DRIVER_SOFTWARE_SHIFT 0
#define PCIE_DBI_MARGIN_PORT_CAPABILITIES_STATUS_REG_MARGINING_USES_DRIVER_SOFTWARE_MASK 0x1
#define PCIE_DBI_MARGIN_PORT_CAPABILITIES_STATUS_REG_RSVDP_1_SHIFT   1
#define PCIE_DBI_MARGIN_PORT_CAPABILITIES_STATUS_REG_RSVDP_1_MASK    0xFFFE
#define PCIE_DBI_MARGIN_PORT_CAPABILITIES_STATUS_REG_MARGINING_READY_SHIFT 16
#define PCIE_DBI_MARGIN_PORT_CAPABILITIES_STATUS_REG_MARGINING_READY_MASK 0x10000
#define PCIE_DBI_MARGIN_PORT_CAPABILITIES_STATUS_REG_MARGINING_SOFTWARE_READY_SHIFT 17
#define PCIE_DBI_MARGIN_PORT_CAPABILITIES_STATUS_REG_MARGINING_SOFTWARE_READY_MASK 0x20000
#define PCIE_DBI_MARGIN_PORT_CAPABILITIES_STATUS_REG_RSVDP_18_SHIFT  18
#define PCIE_DBI_MARGIN_PORT_CAPABILITIES_STATUS_REG_RSVDP_18_MASK   0xFFFC0000

#define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG                     0xC021B0
/* PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG */
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_RECEIVER_NUMBER_SHIFT 0
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_RECEIVER_NUMBER_MASK  0x7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_MARGIN_TYPE_SHIFT     3
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_MARGIN_TYPE_MASK      0x38
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_USAGE_MODEL_SHIFT     6
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_USAGE_MODEL_MASK      0x40
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_RSVDP_7_SHIFT         7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_RSVDP_7_MASK          0x80
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_MARGIN_PAYLOAD_SHIFT  8
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_MARGIN_PAYLOAD_MASK   0xFF00
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_RECEIVER_NUMBER_STATUS_SHIFT 16
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_RECEIVER_NUMBER_STATUS_MASK 0x70000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_MARGIN_TYPE_STATUS_SHIFT 19
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_MARGIN_TYPE_STATUS_MASK 0x380000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_USAGE_MODEL_STATUS_SHIFT 22
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_USAGE_MODEL_STATUS_MASK 0x400000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_RSVDP_23_SHIFT        23
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_RSVDP_23_MASK         0x800000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_MARGIN_PAYLOAD_STATUS_SHIFT 24
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG_MARGIN_PAYLOAD_STATUS_MASK 0xFF000000

#define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG                     0xC021B4
/* PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG */
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_RECEIVER_NUMBER_SHIFT 0
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_RECEIVER_NUMBER_MASK  0x7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_MARGIN_TYPE_SHIFT     3
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_MARGIN_TYPE_MASK      0x38
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_USAGE_MODEL_SHIFT     6
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_USAGE_MODEL_MASK      0x40
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_RSVDP_7_SHIFT         7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_RSVDP_7_MASK          0x80
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_MARGIN_PAYLOAD_SHIFT  8
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_MARGIN_PAYLOAD_MASK   0xFF00
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_RECEIVER_NUMBER_STATUS_SHIFT 16
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_RECEIVER_NUMBER_STATUS_MASK 0x70000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_MARGIN_TYPE_STATUS_SHIFT 19
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_MARGIN_TYPE_STATUS_MASK 0x380000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_USAGE_MODEL_STATUS_SHIFT 22
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_USAGE_MODEL_STATUS_MASK 0x400000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_RSVDP_23_SHIFT        23
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_RSVDP_23_MASK         0x800000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_MARGIN_PAYLOAD_STATUS_SHIFT 24
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG_MARGIN_PAYLOAD_STATUS_MASK 0xFF000000

#define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG                     0xC021B8
/* PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG */
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_RECEIVER_NUMBER_SHIFT 0
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_RECEIVER_NUMBER_MASK  0x7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_MARGIN_TYPE_SHIFT     3
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_MARGIN_TYPE_MASK      0x38
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_USAGE_MODEL_SHIFT     6
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_USAGE_MODEL_MASK      0x40
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_RSVDP_7_SHIFT         7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_RSVDP_7_MASK          0x80
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_MARGIN_PAYLOAD_SHIFT  8
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_MARGIN_PAYLOAD_MASK   0xFF00
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_RECEIVER_NUMBER_STATUS_SHIFT 16
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_RECEIVER_NUMBER_STATUS_MASK 0x70000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_MARGIN_TYPE_STATUS_SHIFT 19
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_MARGIN_TYPE_STATUS_MASK 0x380000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_USAGE_MODEL_STATUS_SHIFT 22
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_USAGE_MODEL_STATUS_MASK 0x400000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_RSVDP_23_SHIFT        23
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_RSVDP_23_MASK         0x800000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_MARGIN_PAYLOAD_STATUS_SHIFT 24
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG_MARGIN_PAYLOAD_STATUS_MASK 0xFF000000

#define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG                     0xC021BC
/* PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG */
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_RECEIVER_NUMBER_SHIFT 0
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_RECEIVER_NUMBER_MASK  0x7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_MARGIN_TYPE_SHIFT     3
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_MARGIN_TYPE_MASK      0x38
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_USAGE_MODEL_SHIFT     6
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_USAGE_MODEL_MASK      0x40
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_RSVDP_7_SHIFT         7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_RSVDP_7_MASK          0x80
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_MARGIN_PAYLOAD_SHIFT  8
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_MARGIN_PAYLOAD_MASK   0xFF00
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_RECEIVER_NUMBER_STATUS_SHIFT 16
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_RECEIVER_NUMBER_STATUS_MASK 0x70000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_MARGIN_TYPE_STATUS_SHIFT 19
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_MARGIN_TYPE_STATUS_MASK 0x380000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_USAGE_MODEL_STATUS_SHIFT 22
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_USAGE_MODEL_STATUS_MASK 0x400000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_RSVDP_23_SHIFT        23
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_RSVDP_23_MASK         0x800000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_MARGIN_PAYLOAD_STATUS_SHIFT 24
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG_MARGIN_PAYLOAD_STATUS_MASK 0xFF000000

#define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG                     0xC021C0
/* PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG */
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_RECEIVER_NUMBER_SHIFT 0
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_RECEIVER_NUMBER_MASK  0x7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_MARGIN_TYPE_SHIFT     3
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_MARGIN_TYPE_MASK      0x38
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_USAGE_MODEL_SHIFT     6
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_USAGE_MODEL_MASK      0x40
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_RSVDP_7_SHIFT         7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_RSVDP_7_MASK          0x80
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_MARGIN_PAYLOAD_SHIFT  8
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_MARGIN_PAYLOAD_MASK   0xFF00
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_RECEIVER_NUMBER_STATUS_SHIFT 16
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_RECEIVER_NUMBER_STATUS_MASK 0x70000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_MARGIN_TYPE_STATUS_SHIFT 19
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_MARGIN_TYPE_STATUS_MASK 0x380000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_USAGE_MODEL_STATUS_SHIFT 22
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_USAGE_MODEL_STATUS_MASK 0x400000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_RSVDP_23_SHIFT        23
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_RSVDP_23_MASK         0x800000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_MARGIN_PAYLOAD_STATUS_SHIFT 24
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG_MARGIN_PAYLOAD_STATUS_MASK 0xFF000000

#define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG                     0xC021C4
/* PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG */
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_RECEIVER_NUMBER_SHIFT 0
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_RECEIVER_NUMBER_MASK  0x7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_MARGIN_TYPE_SHIFT     3
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_MARGIN_TYPE_MASK      0x38
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_USAGE_MODEL_SHIFT     6
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_USAGE_MODEL_MASK      0x40
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_RSVDP_7_SHIFT         7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_RSVDP_7_MASK          0x80
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_MARGIN_PAYLOAD_SHIFT  8
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_MARGIN_PAYLOAD_MASK   0xFF00
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_RECEIVER_NUMBER_STATUS_SHIFT 16
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_RECEIVER_NUMBER_STATUS_MASK 0x70000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_MARGIN_TYPE_STATUS_SHIFT 19
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_MARGIN_TYPE_STATUS_MASK 0x380000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_USAGE_MODEL_STATUS_SHIFT 22
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_USAGE_MODEL_STATUS_MASK 0x400000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_RSVDP_23_SHIFT        23
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_RSVDP_23_MASK         0x800000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_MARGIN_PAYLOAD_STATUS_SHIFT 24
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG_MARGIN_PAYLOAD_STATUS_MASK 0xFF000000

#define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG                     0xC021C8
/* PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG */
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_RECEIVER_NUMBER_SHIFT 0
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_RECEIVER_NUMBER_MASK  0x7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_MARGIN_TYPE_SHIFT     3
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_MARGIN_TYPE_MASK      0x38
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_USAGE_MODEL_SHIFT     6
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_USAGE_MODEL_MASK      0x40
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_RSVDP_7_SHIFT         7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_RSVDP_7_MASK          0x80
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_MARGIN_PAYLOAD_SHIFT  8
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_MARGIN_PAYLOAD_MASK   0xFF00
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_RECEIVER_NUMBER_STATUS_SHIFT 16
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_RECEIVER_NUMBER_STATUS_MASK 0x70000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_MARGIN_TYPE_STATUS_SHIFT 19
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_MARGIN_TYPE_STATUS_MASK 0x380000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_USAGE_MODEL_STATUS_SHIFT 22
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_USAGE_MODEL_STATUS_MASK 0x400000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_RSVDP_23_SHIFT        23
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_RSVDP_23_MASK         0x800000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_MARGIN_PAYLOAD_STATUS_SHIFT 24
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG_MARGIN_PAYLOAD_STATUS_MASK 0xFF000000

#define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG                     0xC021CC
/* PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG */
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_RECEIVER_NUMBER_SHIFT 0
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_RECEIVER_NUMBER_MASK  0x7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_MARGIN_TYPE_SHIFT     3
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_MARGIN_TYPE_MASK      0x38
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_USAGE_MODEL_SHIFT     6
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_USAGE_MODEL_MASK      0x40
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_RSVDP_7_SHIFT         7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_RSVDP_7_MASK          0x80
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_MARGIN_PAYLOAD_SHIFT  8
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_MARGIN_PAYLOAD_MASK   0xFF00
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_RECEIVER_NUMBER_STATUS_SHIFT 16
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_RECEIVER_NUMBER_STATUS_MASK 0x70000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_MARGIN_TYPE_STATUS_SHIFT 19
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_MARGIN_TYPE_STATUS_MASK 0x380000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_USAGE_MODEL_STATUS_SHIFT 22
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_USAGE_MODEL_STATUS_MASK 0x400000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_RSVDP_23_SHIFT        23
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_RSVDP_23_MASK         0x800000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_MARGIN_PAYLOAD_STATUS_SHIFT 24
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG_MARGIN_PAYLOAD_STATUS_MASK 0xFF000000

#define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG                     0xC021D0
/* PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG */
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_RECEIVER_NUMBER_SHIFT 0
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_RECEIVER_NUMBER_MASK  0x7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_MARGIN_TYPE_SHIFT     3
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_MARGIN_TYPE_MASK      0x38
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_USAGE_MODEL_SHIFT     6
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_USAGE_MODEL_MASK      0x40
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_RSVDP_7_SHIFT         7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_RSVDP_7_MASK          0x80
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_MARGIN_PAYLOAD_SHIFT  8
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_MARGIN_PAYLOAD_MASK   0xFF00
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_RECEIVER_NUMBER_STATUS_SHIFT 16
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_RECEIVER_NUMBER_STATUS_MASK 0x70000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_MARGIN_TYPE_STATUS_SHIFT 19
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_MARGIN_TYPE_STATUS_MASK 0x380000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_USAGE_MODEL_STATUS_SHIFT 22
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_USAGE_MODEL_STATUS_MASK 0x400000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_RSVDP_23_SHIFT        23
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_RSVDP_23_MASK         0x800000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_MARGIN_PAYLOAD_STATUS_SHIFT 24
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG_MARGIN_PAYLOAD_STATUS_MASK 0xFF000000

#define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG                     0xC021D4
/* PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG */
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_RECEIVER_NUMBER_SHIFT 0
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_RECEIVER_NUMBER_MASK  0x7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_MARGIN_TYPE_SHIFT     3
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_MARGIN_TYPE_MASK      0x38
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_USAGE_MODEL_SHIFT     6
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_USAGE_MODEL_MASK      0x40
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_RSVDP_7_SHIFT         7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_RSVDP_7_MASK          0x80
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_MARGIN_PAYLOAD_SHIFT  8
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_MARGIN_PAYLOAD_MASK   0xFF00
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_RECEIVER_NUMBER_STATUS_SHIFT 16
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_RECEIVER_NUMBER_STATUS_MASK 0x70000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_MARGIN_TYPE_STATUS_SHIFT 19
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_MARGIN_TYPE_STATUS_MASK 0x380000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_USAGE_MODEL_STATUS_SHIFT 22
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_USAGE_MODEL_STATUS_MASK 0x400000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_RSVDP_23_SHIFT        23
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_RSVDP_23_MASK         0x800000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_MARGIN_PAYLOAD_STATUS_SHIFT 24
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG_MARGIN_PAYLOAD_STATUS_MASK 0xFF000000

#define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG                    0xC021D8
/* PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG */
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_RECEIVER_NUMBER_SHIFT 0
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_RECEIVER_NUMBER_MASK 0x7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_MARGIN_TYPE_SHIFT    3
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_MARGIN_TYPE_MASK     0x38
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_USAGE_MODEL_SHIFT    6
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_USAGE_MODEL_MASK     0x40
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_RSVDP_7_SHIFT        7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_RSVDP_7_MASK         0x80
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_MARGIN_PAYLOAD_SHIFT 8
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_MARGIN_PAYLOAD_MASK  0xFF00
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_RECEIVER_NUMBER_STATUS_SHIFT 16
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_RECEIVER_NUMBER_STATUS_MASK 0x70000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_MARGIN_TYPE_STATUS_SHIFT 19
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_MARGIN_TYPE_STATUS_MASK 0x380000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_USAGE_MODEL_STATUS_SHIFT 22
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_USAGE_MODEL_STATUS_MASK 0x400000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_RSVDP_23_SHIFT       23
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_RSVDP_23_MASK        0x800000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_MARGIN_PAYLOAD_STATUS_SHIFT 24
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG_MARGIN_PAYLOAD_STATUS_MASK 0xFF000000

#define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG                    0xC021DC
/* PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG */
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_RECEIVER_NUMBER_SHIFT 0
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_RECEIVER_NUMBER_MASK 0x7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_MARGIN_TYPE_SHIFT    3
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_MARGIN_TYPE_MASK     0x38
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_USAGE_MODEL_SHIFT    6
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_USAGE_MODEL_MASK     0x40
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_RSVDP_7_SHIFT        7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_RSVDP_7_MASK         0x80
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_MARGIN_PAYLOAD_SHIFT 8
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_MARGIN_PAYLOAD_MASK  0xFF00
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_RECEIVER_NUMBER_STATUS_SHIFT 16
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_RECEIVER_NUMBER_STATUS_MASK 0x70000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_MARGIN_TYPE_STATUS_SHIFT 19
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_MARGIN_TYPE_STATUS_MASK 0x380000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_USAGE_MODEL_STATUS_SHIFT 22
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_USAGE_MODEL_STATUS_MASK 0x400000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_RSVDP_23_SHIFT       23
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_RSVDP_23_MASK        0x800000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_MARGIN_PAYLOAD_STATUS_SHIFT 24
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG_MARGIN_PAYLOAD_STATUS_MASK 0xFF000000

#define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG                    0xC021E0
/* PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG */
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_RECEIVER_NUMBER_SHIFT 0
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_RECEIVER_NUMBER_MASK 0x7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_MARGIN_TYPE_SHIFT    3
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_MARGIN_TYPE_MASK     0x38
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_USAGE_MODEL_SHIFT    6
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_USAGE_MODEL_MASK     0x40
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_RSVDP_7_SHIFT        7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_RSVDP_7_MASK         0x80
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_MARGIN_PAYLOAD_SHIFT 8
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_MARGIN_PAYLOAD_MASK  0xFF00
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_RECEIVER_NUMBER_STATUS_SHIFT 16
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_RECEIVER_NUMBER_STATUS_MASK 0x70000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_MARGIN_TYPE_STATUS_SHIFT 19
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_MARGIN_TYPE_STATUS_MASK 0x380000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_USAGE_MODEL_STATUS_SHIFT 22
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_USAGE_MODEL_STATUS_MASK 0x400000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_RSVDP_23_SHIFT       23
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_RSVDP_23_MASK        0x800000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_MARGIN_PAYLOAD_STATUS_SHIFT 24
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG_MARGIN_PAYLOAD_STATUS_MASK 0xFF000000

#define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG                    0xC021E4
/* PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG */
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_RECEIVER_NUMBER_SHIFT 0
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_RECEIVER_NUMBER_MASK 0x7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_MARGIN_TYPE_SHIFT    3
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_MARGIN_TYPE_MASK     0x38
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_USAGE_MODEL_SHIFT    6
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_USAGE_MODEL_MASK     0x40
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_RSVDP_7_SHIFT        7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_RSVDP_7_MASK         0x80
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_MARGIN_PAYLOAD_SHIFT 8
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_MARGIN_PAYLOAD_MASK  0xFF00
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_RECEIVER_NUMBER_STATUS_SHIFT 16
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_RECEIVER_NUMBER_STATUS_MASK 0x70000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_MARGIN_TYPE_STATUS_SHIFT 19
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_MARGIN_TYPE_STATUS_MASK 0x380000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_USAGE_MODEL_STATUS_SHIFT 22
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_USAGE_MODEL_STATUS_MASK 0x400000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_RSVDP_23_SHIFT       23
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_RSVDP_23_MASK        0x800000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_MARGIN_PAYLOAD_STATUS_SHIFT 24
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG_MARGIN_PAYLOAD_STATUS_MASK 0xFF000000

#define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG                    0xC021E8
/* PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG */
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_RECEIVER_NUMBER_SHIFT 0
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_RECEIVER_NUMBER_MASK 0x7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_MARGIN_TYPE_SHIFT    3
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_MARGIN_TYPE_MASK     0x38
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_USAGE_MODEL_SHIFT    6
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_USAGE_MODEL_MASK     0x40
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_RSVDP_7_SHIFT        7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_RSVDP_7_MASK         0x80
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_MARGIN_PAYLOAD_SHIFT 8
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_MARGIN_PAYLOAD_MASK  0xFF00
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_RECEIVER_NUMBER_STATUS_SHIFT 16
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_RECEIVER_NUMBER_STATUS_MASK 0x70000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_MARGIN_TYPE_STATUS_SHIFT 19
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_MARGIN_TYPE_STATUS_MASK 0x380000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_USAGE_MODEL_STATUS_SHIFT 22
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_USAGE_MODEL_STATUS_MASK 0x400000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_RSVDP_23_SHIFT       23
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_RSVDP_23_MASK        0x800000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_MARGIN_PAYLOAD_STATUS_SHIFT 24
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG_MARGIN_PAYLOAD_STATUS_MASK 0xFF000000

#define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG                    0xC021EC
/* PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG */
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_RECEIVER_NUMBER_SHIFT 0
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_RECEIVER_NUMBER_MASK 0x7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_MARGIN_TYPE_SHIFT    3
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_MARGIN_TYPE_MASK     0x38
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_USAGE_MODEL_SHIFT    6
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_USAGE_MODEL_MASK     0x40
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_RSVDP_7_SHIFT        7
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_RSVDP_7_MASK         0x80
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_MARGIN_PAYLOAD_SHIFT 8
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_MARGIN_PAYLOAD_MASK  0xFF00
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_RECEIVER_NUMBER_STATUS_SHIFT 16
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_RECEIVER_NUMBER_STATUS_MASK 0x70000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_MARGIN_TYPE_STATUS_SHIFT 19
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_MARGIN_TYPE_STATUS_MASK 0x380000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_USAGE_MODEL_STATUS_SHIFT 22
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_USAGE_MODEL_STATUS_MASK 0x400000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_RSVDP_23_SHIFT       23
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_RSVDP_23_MASK        0x800000
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_MARGIN_PAYLOAD_STATUS_SHIFT 24
#define PCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG_MARGIN_PAYLOAD_STATUS_MASK 0xFF000000

#define mmPCIE_DBI_LTR_CAP_HDR_REG                                   0xC021F0
/* PCIE_DBI_LTR_CAP_HDR_REG */
#define PCIE_DBI_LTR_CAP_HDR_REG_CAP_ID_SHIFT                        0
#define PCIE_DBI_LTR_CAP_HDR_REG_CAP_ID_MASK                         0xFFFF
#define PCIE_DBI_LTR_CAP_HDR_REG_CAP_VERSION_SHIFT                   16
#define PCIE_DBI_LTR_CAP_HDR_REG_CAP_VERSION_MASK                    0xF0000
#define PCIE_DBI_LTR_CAP_HDR_REG_NEXT_OFFSET_SHIFT                   20
#define PCIE_DBI_LTR_CAP_HDR_REG_NEXT_OFFSET_MASK                    0xFFF00000

#define mmPCIE_DBI_LTR_LATENCY_REG                                   0xC021F4
/* PCIE_DBI_LTR_LATENCY_REG */
#define PCIE_DBI_LTR_LATENCY_REG_MAX_SNOOP_LAT_SHIFT                 0
#define PCIE_DBI_LTR_LATENCY_REG_MAX_SNOOP_LAT_MASK                  0x3FF
#define PCIE_DBI_LTR_LATENCY_REG_MAX_SNOOP_LAT_SCALE_SHIFT           10
#define PCIE_DBI_LTR_LATENCY_REG_MAX_SNOOP_LAT_SCALE_MASK            0x1C00
#define PCIE_DBI_LTR_LATENCY_REG_RSVDP_13_SHIFT                      13
#define PCIE_DBI_LTR_LATENCY_REG_RSVDP_13_MASK                       0xE000
#define PCIE_DBI_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_SHIFT              16
#define PCIE_DBI_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_MASK               0x3FF0000
#define PCIE_DBI_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_SCALE_SHIFT        26
#define PCIE_DBI_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_SCALE_MASK         0x1C000000
#define PCIE_DBI_LTR_LATENCY_REG_RSVDP_29_SHIFT                      29
#define PCIE_DBI_LTR_LATENCY_REG_RSVDP_29_MASK                       0xE0000000

#define mmPCIE_DBI_RAS_DES_CAP_HEADER_REG                            0xC021F8
/* PCIE_DBI_RAS_DES_CAP_HEADER_REG */
#define PCIE_DBI_RAS_DES_CAP_HEADER_REG_EXTENDED_CAP_ID_SHIFT        0
#define PCIE_DBI_RAS_DES_CAP_HEADER_REG_EXTENDED_CAP_ID_MASK         0xFFFF
#define PCIE_DBI_RAS_DES_CAP_HEADER_REG_CAP_VERSION_SHIFT            16
#define PCIE_DBI_RAS_DES_CAP_HEADER_REG_CAP_VERSION_MASK             0xF0000
#define PCIE_DBI_RAS_DES_CAP_HEADER_REG_NEXT_OFFSET_SHIFT            20
#define PCIE_DBI_RAS_DES_CAP_HEADER_REG_NEXT_OFFSET_MASK             0xFFF00000

#define mmPCIE_DBI_VENDOR_SPECIFIC_HEADER_REG                        0xC021FC
/* PCIE_DBI_VENDOR_SPECIFIC_HEADER_REG */
#define PCIE_DBI_VENDOR_SPECIFIC_HEADER_REG_VSEC_ID_SHIFT            0
#define PCIE_DBI_VENDOR_SPECIFIC_HEADER_REG_VSEC_ID_MASK             0xFFFF
#define PCIE_DBI_VENDOR_SPECIFIC_HEADER_REG_VSEC_REV_SHIFT           16
#define PCIE_DBI_VENDOR_SPECIFIC_HEADER_REG_VSEC_REV_MASK            0xF0000
#define PCIE_DBI_VENDOR_SPECIFIC_HEADER_REG_VSEC_LENGTH_SHIFT        20
#define PCIE_DBI_VENDOR_SPECIFIC_HEADER_REG_VSEC_LENGTH_MASK         0xFFF00000

#define mmPCIE_DBI_EVENT_COUNTER_CONTROL_REG                         0xC02200
/* PCIE_DBI_EVENT_COUNTER_CONTROL_REG */
#define PCIE_DBI_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_CLEAR_SHIFT 0
#define PCIE_DBI_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_CLEAR_MASK  0x3
#define PCIE_DBI_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_ENABLE_SHIFT 2
#define PCIE_DBI_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_ENABLE_MASK 0x1C
#define PCIE_DBI_EVENT_COUNTER_CONTROL_REG_RSVDP_5_SHIFT             5
#define PCIE_DBI_EVENT_COUNTER_CONTROL_REG_RSVDP_5_MASK              0x60
#define PCIE_DBI_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_STATUS_SHIFT 7
#define PCIE_DBI_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_STATUS_MASK 0x80
#define PCIE_DBI_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_LANE_SELECT_SHIFT 8
#define PCIE_DBI_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_LANE_SELECT_MASK 0xF00
#define PCIE_DBI_EVENT_COUNTER_CONTROL_REG_RSVDP_12_SHIFT            12
#define PCIE_DBI_EVENT_COUNTER_CONTROL_REG_RSVDP_12_MASK             0xF000
#define PCIE_DBI_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_EVENT_SELECT_SHIFT 16
#define PCIE_DBI_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_EVENT_SELECT_MASK 0xFFF0000
#define PCIE_DBI_EVENT_COUNTER_CONTROL_REG_RSVDP_28_SHIFT            28
#define PCIE_DBI_EVENT_COUNTER_CONTROL_REG_RSVDP_28_MASK             0xF0000000

#define mmPCIE_DBI_EVENT_COUNTER_DATA_REG                            0xC02204
/* PCIE_DBI_EVENT_COUNTER_DATA_REG */
#define PCIE_DBI_EVENT_COUNTER_DATA_REG_EVENT_COUNTER_DATA_SHIFT     0
#define PCIE_DBI_EVENT_COUNTER_DATA_REG_EVENT_COUNTER_DATA_MASK      0xFFFFFFFF

#define mmPCIE_DBI_TIME_BASED_ANALYSIS_CONTROL_REG                   0xC02208
/* PCIE_DBI_TIME_BASED_ANALYSIS_CONTROL_REG */
#define PCIE_DBI_TIME_BASED_ANALYSIS_CONTROL_REG_TIMER_START_SHIFT   0
#define PCIE_DBI_TIME_BASED_ANALYSIS_CONTROL_REG_TIMER_START_MASK    0x1
#define PCIE_DBI_TIME_BASED_ANALYSIS_CONTROL_REG_RSVDP_1_SHIFT       1
#define PCIE_DBI_TIME_BASED_ANALYSIS_CONTROL_REG_RSVDP_1_MASK        0xFE
#define PCIE_DBI_TIME_BASED_ANALYSIS_CONTROL_REG_TIME_BASED_DURATION_SELECT_SHIFT 8
#define PCIE_DBI_TIME_BASED_ANALYSIS_CONTROL_REG_TIME_BASED_DURATION_SELECT_MASK 0xFF00
#define PCIE_DBI_TIME_BASED_ANALYSIS_CONTROL_REG_RSVDP_16_SHIFT      16
#define PCIE_DBI_TIME_BASED_ANALYSIS_CONTROL_REG_RSVDP_16_MASK       0xFF0000
#define PCIE_DBI_TIME_BASED_ANALYSIS_CONTROL_REG_TIME_BASED_REPORT_SELECT_SHIFT 24
#define PCIE_DBI_TIME_BASED_ANALYSIS_CONTROL_REG_TIME_BASED_REPORT_SELECT_MASK 0xFF000000

#define mmPCIE_DBI_TIME_BASED_ANALYSIS_DATA_REG                      0xC0220C
/* PCIE_DBI_TIME_BASED_ANALYSIS_DATA_REG */
#define PCIE_DBI_TIME_BASED_ANALYSIS_DATA_REG_TIME_BASED_ANALYSIS_DATA_SHIFT 0
#define PCIE_DBI_TIME_BASED_ANALYSIS_DATA_REG_TIME_BASED_ANALYSIS_DATA_MASK 0xFFFFFFFF

#define mmPCIE_DBI_EINJ_ENABLE_REG                                   0xC02228
/* PCIE_DBI_EINJ_ENABLE_REG */
#define PCIE_DBI_EINJ_ENABLE_REG_ERROR_INJECTION0_ENABLE_SHIFT       0
#define PCIE_DBI_EINJ_ENABLE_REG_ERROR_INJECTION0_ENABLE_MASK        0x1
#define PCIE_DBI_EINJ_ENABLE_REG_ERROR_INJECTION1_ENABLE_SHIFT       1
#define PCIE_DBI_EINJ_ENABLE_REG_ERROR_INJECTION1_ENABLE_MASK        0x2
#define PCIE_DBI_EINJ_ENABLE_REG_ERROR_INJECTION2_ENABLE_SHIFT       2
#define PCIE_DBI_EINJ_ENABLE_REG_ERROR_INJECTION2_ENABLE_MASK        0x4
#define PCIE_DBI_EINJ_ENABLE_REG_ERROR_INJECTION3_ENABLE_SHIFT       3
#define PCIE_DBI_EINJ_ENABLE_REG_ERROR_INJECTION3_ENABLE_MASK        0x8
#define PCIE_DBI_EINJ_ENABLE_REG_ERROR_INJECTION4_ENABLE_SHIFT       4
#define PCIE_DBI_EINJ_ENABLE_REG_ERROR_INJECTION4_ENABLE_MASK        0x10
#define PCIE_DBI_EINJ_ENABLE_REG_ERROR_INJECTION5_ENABLE_SHIFT       5
#define PCIE_DBI_EINJ_ENABLE_REG_ERROR_INJECTION5_ENABLE_MASK        0x20
#define PCIE_DBI_EINJ_ENABLE_REG_ERROR_INJECTION6_ENABLE_SHIFT       6
#define PCIE_DBI_EINJ_ENABLE_REG_ERROR_INJECTION6_ENABLE_MASK        0x40
#define PCIE_DBI_EINJ_ENABLE_REG_RSVDP_7_SHIFT                       7
#define PCIE_DBI_EINJ_ENABLE_REG_RSVDP_7_MASK                        0xFFFFFF80

#define mmPCIE_DBI_EINJ0_CRC_REG                                     0xC0222C
/* PCIE_DBI_EINJ0_CRC_REG */
#define PCIE_DBI_EINJ0_CRC_REG_EINJ0_COUNT_SHIFT                     0
#define PCIE_DBI_EINJ0_CRC_REG_EINJ0_COUNT_MASK                      0xFF
#define PCIE_DBI_EINJ0_CRC_REG_EINJ0_CRC_TYPE_SHIFT                  8
#define PCIE_DBI_EINJ0_CRC_REG_EINJ0_CRC_TYPE_MASK                   0xF00
#define PCIE_DBI_EINJ0_CRC_REG_RSVDP_12_SHIFT                        12
#define PCIE_DBI_EINJ0_CRC_REG_RSVDP_12_MASK                         0xFFFFF000

#define mmPCIE_DBI_EINJ1_SEQNUM_REG                                  0xC02230
/* PCIE_DBI_EINJ1_SEQNUM_REG */
#define PCIE_DBI_EINJ1_SEQNUM_REG_EINJ1_COUNT_SHIFT                  0
#define PCIE_DBI_EINJ1_SEQNUM_REG_EINJ1_COUNT_MASK                   0xFF
#define PCIE_DBI_EINJ1_SEQNUM_REG_EINJ1_SEQNUM_TYPE_SHIFT            8
#define PCIE_DBI_EINJ1_SEQNUM_REG_EINJ1_SEQNUM_TYPE_MASK             0x100
#define PCIE_DBI_EINJ1_SEQNUM_REG_RSVDP_9_SHIFT                      9
#define PCIE_DBI_EINJ1_SEQNUM_REG_RSVDP_9_MASK                       0xFE00
#define PCIE_DBI_EINJ1_SEQNUM_REG_EINJ1_BAD_SEQNUM_SHIFT             16
#define PCIE_DBI_EINJ1_SEQNUM_REG_EINJ1_BAD_SEQNUM_MASK              0x1FFF0000
#define PCIE_DBI_EINJ1_SEQNUM_REG_RSVDP_29_SHIFT                     29
#define PCIE_DBI_EINJ1_SEQNUM_REG_RSVDP_29_MASK                      0xE0000000

#define mmPCIE_DBI_EINJ2_DLLP_REG                                    0xC02234
/* PCIE_DBI_EINJ2_DLLP_REG */
#define PCIE_DBI_EINJ2_DLLP_REG_EINJ2_COUNT_SHIFT                    0
#define PCIE_DBI_EINJ2_DLLP_REG_EINJ2_COUNT_MASK                     0xFF
#define PCIE_DBI_EINJ2_DLLP_REG_EINJ2_DLLP_TYPE_SHIFT                8
#define PCIE_DBI_EINJ2_DLLP_REG_EINJ2_DLLP_TYPE_MASK                 0x300
#define PCIE_DBI_EINJ2_DLLP_REG_RSVDP_10_SHIFT                       10
#define PCIE_DBI_EINJ2_DLLP_REG_RSVDP_10_MASK                        0xFFFFFC00

#define mmPCIE_DBI_EINJ3_SYMBOL_REG                                  0xC02238
/* PCIE_DBI_EINJ3_SYMBOL_REG */
#define PCIE_DBI_EINJ3_SYMBOL_REG_EINJ3_COUNT_SHIFT                  0
#define PCIE_DBI_EINJ3_SYMBOL_REG_EINJ3_COUNT_MASK                   0xFF
#define PCIE_DBI_EINJ3_SYMBOL_REG_EINJ3_SYMBOL_TYPE_SHIFT            8
#define PCIE_DBI_EINJ3_SYMBOL_REG_EINJ3_SYMBOL_TYPE_MASK             0x700
#define PCIE_DBI_EINJ3_SYMBOL_REG_RSVDP_11_SHIFT                     11
#define PCIE_DBI_EINJ3_SYMBOL_REG_RSVDP_11_MASK                      0xFFFFF800

#define mmPCIE_DBI_EINJ4_FC_REG                                      0xC0223C
/* PCIE_DBI_EINJ4_FC_REG */
#define PCIE_DBI_EINJ4_FC_REG_EINJ4_COUNT_SHIFT                      0
#define PCIE_DBI_EINJ4_FC_REG_EINJ4_COUNT_MASK                       0xFF
#define PCIE_DBI_EINJ4_FC_REG_EINJ4_UPDFC_TYPE_SHIFT                 8
#define PCIE_DBI_EINJ4_FC_REG_EINJ4_UPDFC_TYPE_MASK                  0x700
#define PCIE_DBI_EINJ4_FC_REG_RSVDP_11_SHIFT                         11
#define PCIE_DBI_EINJ4_FC_REG_RSVDP_11_MASK                          0x800
#define PCIE_DBI_EINJ4_FC_REG_EINJ4_VC_NUMBER_SHIFT                  12
#define PCIE_DBI_EINJ4_FC_REG_EINJ4_VC_NUMBER_MASK                   0x7000
#define PCIE_DBI_EINJ4_FC_REG_RSVDP_15_SHIFT                         15
#define PCIE_DBI_EINJ4_FC_REG_RSVDP_15_MASK                          0x8000
#define PCIE_DBI_EINJ4_FC_REG_EINJ4_BAD_UPDFC_VALUE_SHIFT            16
#define PCIE_DBI_EINJ4_FC_REG_EINJ4_BAD_UPDFC_VALUE_MASK             0x1FFF0000
#define PCIE_DBI_EINJ4_FC_REG_RSVDP_29_SHIFT                         29
#define PCIE_DBI_EINJ4_FC_REG_RSVDP_29_MASK                          0xE0000000

#define mmPCIE_DBI_EINJ5_SP_TLP_REG                                  0xC02240
/* PCIE_DBI_EINJ5_SP_TLP_REG */
#define PCIE_DBI_EINJ5_SP_TLP_REG_EINJ5_COUNT_SHIFT                  0
#define PCIE_DBI_EINJ5_SP_TLP_REG_EINJ5_COUNT_MASK                   0xFF
#define PCIE_DBI_EINJ5_SP_TLP_REG_EINJ5_SPECIFIED_TLP_SHIFT          8
#define PCIE_DBI_EINJ5_SP_TLP_REG_EINJ5_SPECIFIED_TLP_MASK           0x100
#define PCIE_DBI_EINJ5_SP_TLP_REG_RSVDP_9_SHIFT                      9
#define PCIE_DBI_EINJ5_SP_TLP_REG_RSVDP_9_MASK                       0xFFFFFE00

#define mmPCIE_DBI_EINJ6_COMPARE_POINT_H0_REG                        0xC02244
/* PCIE_DBI_EINJ6_COMPARE_POINT_H0_REG */
#define PCIE_DBI_EINJ6_COMPARE_POINT_H0_REG_EINJ6_COMPARE_POINT_H0_SHIFT 0
#define PCIE_DBI_EINJ6_COMPARE_POINT_H0_REG_EINJ6_COMPARE_POINT_H0_MASK 0xFFFFFFFF

#define mmPCIE_DBI_EINJ6_COMPARE_POINT_H1_REG                        0xC02248
/* PCIE_DBI_EINJ6_COMPARE_POINT_H1_REG */
#define PCIE_DBI_EINJ6_COMPARE_POINT_H1_REG_EINJ6_COMPARE_POINT_H1_SHIFT 0
#define PCIE_DBI_EINJ6_COMPARE_POINT_H1_REG_EINJ6_COMPARE_POINT_H1_MASK 0xFFFFFFFF

#define mmPCIE_DBI_EINJ6_COMPARE_POINT_H2_REG                        0xC0224C
/* PCIE_DBI_EINJ6_COMPARE_POINT_H2_REG */
#define PCIE_DBI_EINJ6_COMPARE_POINT_H2_REG_EINJ6_COMPARE_POINT_H2_SHIFT 0
#define PCIE_DBI_EINJ6_COMPARE_POINT_H2_REG_EINJ6_COMPARE_POINT_H2_MASK 0xFFFFFFFF

#define mmPCIE_DBI_EINJ6_COMPARE_POINT_H3_REG                        0xC02250
/* PCIE_DBI_EINJ6_COMPARE_POINT_H3_REG */
#define PCIE_DBI_EINJ6_COMPARE_POINT_H3_REG_EINJ6_COMPARE_POINT_H3_SHIFT 0
#define PCIE_DBI_EINJ6_COMPARE_POINT_H3_REG_EINJ6_COMPARE_POINT_H3_MASK 0xFFFFFFFF

#define mmPCIE_DBI_EINJ6_COMPARE_VALUE_H0_REG                        0xC02254
/* PCIE_DBI_EINJ6_COMPARE_VALUE_H0_REG */
#define PCIE_DBI_EINJ6_COMPARE_VALUE_H0_REG_EINJ6_COMPARE_VALUE_H0_SHIFT 0
#define PCIE_DBI_EINJ6_COMPARE_VALUE_H0_REG_EINJ6_COMPARE_VALUE_H0_MASK 0xFFFFFFFF

#define mmPCIE_DBI_EINJ6_COMPARE_VALUE_H1_REG                        0xC02258
/* PCIE_DBI_EINJ6_COMPARE_VALUE_H1_REG */
#define PCIE_DBI_EINJ6_COMPARE_VALUE_H1_REG_EINJ6_COMPARE_VALUE_H1_SHIFT 0
#define PCIE_DBI_EINJ6_COMPARE_VALUE_H1_REG_EINJ6_COMPARE_VALUE_H1_MASK 0xFFFFFFFF

#define mmPCIE_DBI_EINJ6_COMPARE_VALUE_H2_REG                        0xC0225C
/* PCIE_DBI_EINJ6_COMPARE_VALUE_H2_REG */
#define PCIE_DBI_EINJ6_COMPARE_VALUE_H2_REG_EINJ6_COMPARE_VALUE_H2_SHIFT 0
#define PCIE_DBI_EINJ6_COMPARE_VALUE_H2_REG_EINJ6_COMPARE_VALUE_H2_MASK 0xFFFFFFFF

#define mmPCIE_DBI_EINJ6_COMPARE_VALUE_H3_REG                        0xC02260
/* PCIE_DBI_EINJ6_COMPARE_VALUE_H3_REG */
#define PCIE_DBI_EINJ6_COMPARE_VALUE_H3_REG_EINJ6_COMPARE_VALUE_H3_SHIFT 0
#define PCIE_DBI_EINJ6_COMPARE_VALUE_H3_REG_EINJ6_COMPARE_VALUE_H3_MASK 0xFFFFFFFF

#define mmPCIE_DBI_EINJ6_CHANGE_POINT_H0_REG                         0xC02264
/* PCIE_DBI_EINJ6_CHANGE_POINT_H0_REG */
#define PCIE_DBI_EINJ6_CHANGE_POINT_H0_REG_EINJ6_CHANGE_POINT_H0_SHIFT 0
#define PCIE_DBI_EINJ6_CHANGE_POINT_H0_REG_EINJ6_CHANGE_POINT_H0_MASK 0xFFFFFFFF

#define mmPCIE_DBI_EINJ6_CHANGE_POINT_H1_REG                         0xC02268
/* PCIE_DBI_EINJ6_CHANGE_POINT_H1_REG */
#define PCIE_DBI_EINJ6_CHANGE_POINT_H1_REG_EINJ6_CHANGE_POINT_H1_SHIFT 0
#define PCIE_DBI_EINJ6_CHANGE_POINT_H1_REG_EINJ6_CHANGE_POINT_H1_MASK 0xFFFFFFFF

#define mmPCIE_DBI_EINJ6_CHANGE_POINT_H2_REG                         0xC0226C
/* PCIE_DBI_EINJ6_CHANGE_POINT_H2_REG */
#define PCIE_DBI_EINJ6_CHANGE_POINT_H2_REG_EINJ6_CHANGE_POINT_H2_SHIFT 0
#define PCIE_DBI_EINJ6_CHANGE_POINT_H2_REG_EINJ6_CHANGE_POINT_H2_MASK 0xFFFFFFFF

#define mmPCIE_DBI_EINJ6_CHANGE_POINT_H3_REG                         0xC02270
/* PCIE_DBI_EINJ6_CHANGE_POINT_H3_REG */
#define PCIE_DBI_EINJ6_CHANGE_POINT_H3_REG_EINJ6_CHANGE_POINT_H3_SHIFT 0
#define PCIE_DBI_EINJ6_CHANGE_POINT_H3_REG_EINJ6_CHANGE_POINT_H3_MASK 0xFFFFFFFF

#define mmPCIE_DBI_EINJ6_CHANGE_VALUE_H0_REG                         0xC02274
/* PCIE_DBI_EINJ6_CHANGE_VALUE_H0_REG */
#define PCIE_DBI_EINJ6_CHANGE_VALUE_H0_REG_EINJ6_CHANGE_VALUE_H0_SHIFT 0
#define PCIE_DBI_EINJ6_CHANGE_VALUE_H0_REG_EINJ6_CHANGE_VALUE_H0_MASK 0xFFFFFFFF

#define mmPCIE_DBI_EINJ6_CHANGE_VALUE_H1_REG                         0xC02278
/* PCIE_DBI_EINJ6_CHANGE_VALUE_H1_REG */
#define PCIE_DBI_EINJ6_CHANGE_VALUE_H1_REG_EINJ6_CHANGE_VALUE_H1_SHIFT 0
#define PCIE_DBI_EINJ6_CHANGE_VALUE_H1_REG_EINJ6_CHANGE_VALUE_H1_MASK 0xFFFFFFFF

#define mmPCIE_DBI_EINJ6_CHANGE_VALUE_H2_REG                         0xC0227C
/* PCIE_DBI_EINJ6_CHANGE_VALUE_H2_REG */
#define PCIE_DBI_EINJ6_CHANGE_VALUE_H2_REG_EINJ6_CHANGE_VALUE_H2_SHIFT 0
#define PCIE_DBI_EINJ6_CHANGE_VALUE_H2_REG_EINJ6_CHANGE_VALUE_H2_MASK 0xFFFFFFFF

#define mmPCIE_DBI_EINJ6_CHANGE_VALUE_H3_REG                         0xC02280
/* PCIE_DBI_EINJ6_CHANGE_VALUE_H3_REG */
#define PCIE_DBI_EINJ6_CHANGE_VALUE_H3_REG_EINJ6_CHANGE_VALUE_H3_SHIFT 0
#define PCIE_DBI_EINJ6_CHANGE_VALUE_H3_REG_EINJ6_CHANGE_VALUE_H3_MASK 0xFFFFFFFF

#define mmPCIE_DBI_EINJ6_TLP_REG                                     0xC02284
/* PCIE_DBI_EINJ6_TLP_REG */
#define PCIE_DBI_EINJ6_TLP_REG_EINJ6_COUNT_SHIFT                     0
#define PCIE_DBI_EINJ6_TLP_REG_EINJ6_COUNT_MASK                      0xFF
#define PCIE_DBI_EINJ6_TLP_REG_EINJ6_INVERTED_CONTROL_SHIFT          8
#define PCIE_DBI_EINJ6_TLP_REG_EINJ6_INVERTED_CONTROL_MASK           0x100
#define PCIE_DBI_EINJ6_TLP_REG_EINJ6_PACKET_TYPE_SHIFT               9
#define PCIE_DBI_EINJ6_TLP_REG_EINJ6_PACKET_TYPE_MASK                0xE00
#define PCIE_DBI_EINJ6_TLP_REG_RSVDP_12_SHIFT                        12
#define PCIE_DBI_EINJ6_TLP_REG_RSVDP_12_MASK                         0xFFFFF000

#define mmPCIE_DBI_SD_CONTROL1_REG                                   0xC02298
/* PCIE_DBI_SD_CONTROL1_REG */
#define PCIE_DBI_SD_CONTROL1_REG_FORCE_DETECT_LANE_SHIFT             0
#define PCIE_DBI_SD_CONTROL1_REG_FORCE_DETECT_LANE_MASK              0xFFFF
#define PCIE_DBI_SD_CONTROL1_REG_FORCE_DETECT_LANE_EN_SHIFT          16
#define PCIE_DBI_SD_CONTROL1_REG_FORCE_DETECT_LANE_EN_MASK           0x10000
#define PCIE_DBI_SD_CONTROL1_REG_RSVDP_17_SHIFT                      17
#define PCIE_DBI_SD_CONTROL1_REG_RSVDP_17_MASK                       0xE0000
#define PCIE_DBI_SD_CONTROL1_REG_TX_EIOS_NUM_SHIFT                   20
#define PCIE_DBI_SD_CONTROL1_REG_TX_EIOS_NUM_MASK                    0x300000
#define PCIE_DBI_SD_CONTROL1_REG_LOW_POWER_INTERVAL_SHIFT            22
#define PCIE_DBI_SD_CONTROL1_REG_LOW_POWER_INTERVAL_MASK             0xC00000
#define PCIE_DBI_SD_CONTROL1_REG_RSVDP_24_SHIFT                      24
#define PCIE_DBI_SD_CONTROL1_REG_RSVDP_24_MASK                       0xFF000000

#define mmPCIE_DBI_SD_CONTROL2_REG                                   0xC0229C
/* PCIE_DBI_SD_CONTROL2_REG */
#define PCIE_DBI_SD_CONTROL2_REG_HOLD_LTSSM_SHIFT                    0
#define PCIE_DBI_SD_CONTROL2_REG_HOLD_LTSSM_MASK                     0x1
#define PCIE_DBI_SD_CONTROL2_REG_RECOVERY_REQUEST_SHIFT              1
#define PCIE_DBI_SD_CONTROL2_REG_RECOVERY_REQUEST_MASK               0x2
#define PCIE_DBI_SD_CONTROL2_REG_NOACK_FORCE_LINKDOWN_SHIFT          2
#define PCIE_DBI_SD_CONTROL2_REG_NOACK_FORCE_LINKDOWN_MASK           0x4
#define PCIE_DBI_SD_CONTROL2_REG_RSVDP_3_SHIFT                       3
#define PCIE_DBI_SD_CONTROL2_REG_RSVDP_3_MASK                        0xF8
#define PCIE_DBI_SD_CONTROL2_REG_DIRECT_RECIDLE_TO_CONFIG_SHIFT      8
#define PCIE_DBI_SD_CONTROL2_REG_DIRECT_RECIDLE_TO_CONFIG_MASK       0x100
#define PCIE_DBI_SD_CONTROL2_REG_DIRECT_POLCOMP_TO_DETECT_SHIFT      9
#define PCIE_DBI_SD_CONTROL2_REG_DIRECT_POLCOMP_TO_DETECT_MASK       0x200
#define PCIE_DBI_SD_CONTROL2_REG_DIRECT_LPBKSLV_TO_EXIT_SHIFT        10
#define PCIE_DBI_SD_CONTROL2_REG_DIRECT_LPBKSLV_TO_EXIT_MASK         0x400
#define PCIE_DBI_SD_CONTROL2_REG_RSVDP_11_SHIFT                      11
#define PCIE_DBI_SD_CONTROL2_REG_RSVDP_11_MASK                       0xF800
#define PCIE_DBI_SD_CONTROL2_REG_FRAMING_ERR_RECOVERY_DISABLE_SHIFT  16
#define PCIE_DBI_SD_CONTROL2_REG_FRAMING_ERR_RECOVERY_DISABLE_MASK   0x10000
#define PCIE_DBI_SD_CONTROL2_REG_RSVDP_17_SHIFT                      17
#define PCIE_DBI_SD_CONTROL2_REG_RSVDP_17_MASK                       0xFFFE0000

#define mmPCIE_DBI_SD_STATUS_L1LANE_REG                              0xC022A8
/* PCIE_DBI_SD_STATUS_L1LANE_REG */
#define PCIE_DBI_SD_STATUS_L1LANE_REG_LANE_SELECT_SHIFT              0
#define PCIE_DBI_SD_STATUS_L1LANE_REG_LANE_SELECT_MASK               0xF
#define PCIE_DBI_SD_STATUS_L1LANE_REG_RSVDP_4_SHIFT                  4
#define PCIE_DBI_SD_STATUS_L1LANE_REG_RSVDP_4_MASK                   0xFFF0
#define PCIE_DBI_SD_STATUS_L1LANE_REG_PIPE_RXPOLARITY_SHIFT          16
#define PCIE_DBI_SD_STATUS_L1LANE_REG_PIPE_RXPOLARITY_MASK           0x10000
#define PCIE_DBI_SD_STATUS_L1LANE_REG_PIPE_DETECT_LANE_SHIFT         17
#define PCIE_DBI_SD_STATUS_L1LANE_REG_PIPE_DETECT_LANE_MASK          0x20000
#define PCIE_DBI_SD_STATUS_L1LANE_REG_PIPE_RXVALID_SHIFT             18
#define PCIE_DBI_SD_STATUS_L1LANE_REG_PIPE_RXVALID_MASK              0x40000
#define PCIE_DBI_SD_STATUS_L1LANE_REG_PIPE_RXELECIDLE_SHIFT          19
#define PCIE_DBI_SD_STATUS_L1LANE_REG_PIPE_RXELECIDLE_MASK           0x80000
#define PCIE_DBI_SD_STATUS_L1LANE_REG_PIPE_TXELECIDLE_SHIFT          20
#define PCIE_DBI_SD_STATUS_L1LANE_REG_PIPE_TXELECIDLE_MASK           0x100000
#define PCIE_DBI_SD_STATUS_L1LANE_REG_RSVDP_21_SHIFT                 21
#define PCIE_DBI_SD_STATUS_L1LANE_REG_RSVDP_21_MASK                  0xE00000
#define PCIE_DBI_SD_STATUS_L1LANE_REG_DESKEW_POINTER_SHIFT           24
#define PCIE_DBI_SD_STATUS_L1LANE_REG_DESKEW_POINTER_MASK            0xFF000000

#define mmPCIE_DBI_SD_STATUS_L1LTSSM_REG                             0xC022AC
/* PCIE_DBI_SD_STATUS_L1LTSSM_REG */
#define PCIE_DBI_SD_STATUS_L1LTSSM_REG_FRAMING_ERR_PTR_SHIFT         0
#define PCIE_DBI_SD_STATUS_L1LTSSM_REG_FRAMING_ERR_PTR_MASK          0x7F
#define PCIE_DBI_SD_STATUS_L1LTSSM_REG_FRAMING_ERR_SHIFT             7
#define PCIE_DBI_SD_STATUS_L1LTSSM_REG_FRAMING_ERR_MASK              0x80
#define PCIE_DBI_SD_STATUS_L1LTSSM_REG_PIPE_POWER_DOWN_SHIFT         8
#define PCIE_DBI_SD_STATUS_L1LTSSM_REG_PIPE_POWER_DOWN_MASK          0x700
#define PCIE_DBI_SD_STATUS_L1LTSSM_REG_RSVDP_11_SHIFT                11
#define PCIE_DBI_SD_STATUS_L1LTSSM_REG_RSVDP_11_MASK                 0x7800
#define PCIE_DBI_SD_STATUS_L1LTSSM_REG_LANE_REVERSAL_SHIFT           15
#define PCIE_DBI_SD_STATUS_L1LTSSM_REG_LANE_REVERSAL_MASK            0x8000
#define PCIE_DBI_SD_STATUS_L1LTSSM_REG_LTSSM_VARIABLE_SHIFT          16
#define PCIE_DBI_SD_STATUS_L1LTSSM_REG_LTSSM_VARIABLE_MASK           0xFFFF0000

#define mmPCIE_DBI_SD_STATUS_PM_REG                                  0xC022B0
/* PCIE_DBI_SD_STATUS_PM_REG */
#define PCIE_DBI_SD_STATUS_PM_REG_INTERNAL_PM_MSTATE_SHIFT           0
#define PCIE_DBI_SD_STATUS_PM_REG_INTERNAL_PM_MSTATE_MASK            0x1F
#define PCIE_DBI_SD_STATUS_PM_REG_RSVDP_5_SHIFT                      5
#define PCIE_DBI_SD_STATUS_PM_REG_RSVDP_5_MASK                       0xE0
#define PCIE_DBI_SD_STATUS_PM_REG_INTERNAL_PM_SSTATE_SHIFT           8
#define PCIE_DBI_SD_STATUS_PM_REG_INTERNAL_PM_SSTATE_MASK            0xF00
#define PCIE_DBI_SD_STATUS_PM_REG_PME_RESEND_FLAG_SHIFT              12
#define PCIE_DBI_SD_STATUS_PM_REG_PME_RESEND_FLAG_MASK               0x1000
#define PCIE_DBI_SD_STATUS_PM_REG_LATCHED_NFTS_SHIFT                 16
#define PCIE_DBI_SD_STATUS_PM_REG_LATCHED_NFTS_MASK                  0xFF0000
#define PCIE_DBI_SD_STATUS_PM_REG_RSVDP_24_SHIFT                     24
#define PCIE_DBI_SD_STATUS_PM_REG_RSVDP_24_MASK                      0xFF000000

#define mmPCIE_DBI_SD_STATUS_L2_REG                                  0xC022B4
/* PCIE_DBI_SD_STATUS_L2_REG */
#define PCIE_DBI_SD_STATUS_L2_REG_TX_TLP_SEQ_NO_SHIFT                0
#define PCIE_DBI_SD_STATUS_L2_REG_TX_TLP_SEQ_NO_MASK                 0xFFF
#define PCIE_DBI_SD_STATUS_L2_REG_RX_ACK_SEQ_NO_SHIFT                12
#define PCIE_DBI_SD_STATUS_L2_REG_RX_ACK_SEQ_NO_MASK                 0xFFF000
#define PCIE_DBI_SD_STATUS_L2_REG_DLCMSM_SHIFT                       24
#define PCIE_DBI_SD_STATUS_L2_REG_DLCMSM_MASK                        0x3000000
#define PCIE_DBI_SD_STATUS_L2_REG_FC_INIT1_SHIFT                     26
#define PCIE_DBI_SD_STATUS_L2_REG_FC_INIT1_MASK                      0x4000000
#define PCIE_DBI_SD_STATUS_L2_REG_FC_INIT2_SHIFT                     27
#define PCIE_DBI_SD_STATUS_L2_REG_FC_INIT2_MASK                      0x8000000
#define PCIE_DBI_SD_STATUS_L2_REG_RSVDP_28_SHIFT                     28
#define PCIE_DBI_SD_STATUS_L2_REG_RSVDP_28_MASK                      0xF0000000

#define mmPCIE_DBI_SD_STATUS_L3FC_REG                                0xC022B8
/* PCIE_DBI_SD_STATUS_L3FC_REG */
#define PCIE_DBI_SD_STATUS_L3FC_REG_CREDIT_SEL_VC_SHIFT              0
#define PCIE_DBI_SD_STATUS_L3FC_REG_CREDIT_SEL_VC_MASK               0x7
#define PCIE_DBI_SD_STATUS_L3FC_REG_CREDIT_SEL_CREDIT_TYPE_SHIFT     3
#define PCIE_DBI_SD_STATUS_L3FC_REG_CREDIT_SEL_CREDIT_TYPE_MASK      0x8
#define PCIE_DBI_SD_STATUS_L3FC_REG_CREDIT_SEL_TLP_TYPE_SHIFT        4
#define PCIE_DBI_SD_STATUS_L3FC_REG_CREDIT_SEL_TLP_TYPE_MASK         0x30
#define PCIE_DBI_SD_STATUS_L3FC_REG_CREDIT_SEL_HD_SHIFT              6
#define PCIE_DBI_SD_STATUS_L3FC_REG_CREDIT_SEL_HD_MASK               0x40
#define PCIE_DBI_SD_STATUS_L3FC_REG_RSVDP_7_SHIFT                    7
#define PCIE_DBI_SD_STATUS_L3FC_REG_RSVDP_7_MASK                     0x80
#define PCIE_DBI_SD_STATUS_L3FC_REG_CREDIT_DATA0_SHIFT               8
#define PCIE_DBI_SD_STATUS_L3FC_REG_CREDIT_DATA0_MASK                0xFFF00
#define PCIE_DBI_SD_STATUS_L3FC_REG_CREDIT_DATA1_SHIFT               20
#define PCIE_DBI_SD_STATUS_L3FC_REG_CREDIT_DATA1_MASK                0xFFF00000

#define mmPCIE_DBI_SD_STATUS_L3_REG                                  0xC022BC
/* PCIE_DBI_SD_STATUS_L3_REG */
#define PCIE_DBI_SD_STATUS_L3_REG_MFTLP_POINTER_SHIFT                0
#define PCIE_DBI_SD_STATUS_L3_REG_MFTLP_POINTER_MASK                 0x7F
#define PCIE_DBI_SD_STATUS_L3_REG_MFTLP_STATUS_SHIFT                 7
#define PCIE_DBI_SD_STATUS_L3_REG_MFTLP_STATUS_MASK                  0x80
#define PCIE_DBI_SD_STATUS_L3_REG_RSVDP_8_SHIFT                      8
#define PCIE_DBI_SD_STATUS_L3_REG_RSVDP_8_MASK                       0xFFFFFF00

#define mmPCIE_DBI_SD_EQ_CONTROL1_REG                                0xC022C8
/* PCIE_DBI_SD_EQ_CONTROL1_REG */
#define PCIE_DBI_SD_EQ_CONTROL1_REG_EQ_LANE_SEL_SHIFT                0
#define PCIE_DBI_SD_EQ_CONTROL1_REG_EQ_LANE_SEL_MASK                 0xF
#define PCIE_DBI_SD_EQ_CONTROL1_REG_EQ_RATE_SEL_SHIFT                4
#define PCIE_DBI_SD_EQ_CONTROL1_REG_EQ_RATE_SEL_MASK                 0x10
#define PCIE_DBI_SD_EQ_CONTROL1_REG_RSVDP_5_SHIFT                    5
#define PCIE_DBI_SD_EQ_CONTROL1_REG_RSVDP_5_MASK                     0xE0
#define PCIE_DBI_SD_EQ_CONTROL1_REG_EXT_EQ_TIMEOUT_SHIFT             8
#define PCIE_DBI_SD_EQ_CONTROL1_REG_EXT_EQ_TIMEOUT_MASK              0x300
#define PCIE_DBI_SD_EQ_CONTROL1_REG_RSVDP_10_SHIFT                   10
#define PCIE_DBI_SD_EQ_CONTROL1_REG_RSVDP_10_MASK                    0xFC00
#define PCIE_DBI_SD_EQ_CONTROL1_REG_EVAL_INTERVAL_TIME_SHIFT         16
#define PCIE_DBI_SD_EQ_CONTROL1_REG_EVAL_INTERVAL_TIME_MASK          0x30000
#define PCIE_DBI_SD_EQ_CONTROL1_REG_RSVDP_18_SHIFT                   18
#define PCIE_DBI_SD_EQ_CONTROL1_REG_RSVDP_18_MASK                    0x7C0000
#define PCIE_DBI_SD_EQ_CONTROL1_REG_FOM_TARGET_ENABLE_SHIFT          23
#define PCIE_DBI_SD_EQ_CONTROL1_REG_FOM_TARGET_ENABLE_MASK           0x800000
#define PCIE_DBI_SD_EQ_CONTROL1_REG_FOM_TARGET_SHIFT                 24
#define PCIE_DBI_SD_EQ_CONTROL1_REG_FOM_TARGET_MASK                  0xFF000000

#define mmPCIE_DBI_SD_EQ_CONTROL2_REG                                0xC022CC
/* PCIE_DBI_SD_EQ_CONTROL2_REG */
#define PCIE_DBI_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_PRE_CURSOR_SHIFT  0
#define PCIE_DBI_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_PRE_CURSOR_MASK   0x3F
#define PCIE_DBI_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_CURSOR_SHIFT      6
#define PCIE_DBI_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_CURSOR_MASK       0xFC0
#define PCIE_DBI_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_POST_CURSOR_SHIFT 12
#define PCIE_DBI_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_POST_CURSOR_MASK  0x3F000
#define PCIE_DBI_SD_EQ_CONTROL2_REG_FORCE_LOCAL_RX_HINT_SHIFT        18
#define PCIE_DBI_SD_EQ_CONTROL2_REG_FORCE_LOCAL_RX_HINT_MASK         0x1C0000
#define PCIE_DBI_SD_EQ_CONTROL2_REG_RSVDP_21_SHIFT                   21
#define PCIE_DBI_SD_EQ_CONTROL2_REG_RSVDP_21_MASK                    0xE00000
#define PCIE_DBI_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_PRESET_SHIFT      24
#define PCIE_DBI_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_PRESET_MASK       0xF000000
#define PCIE_DBI_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_COEF_ENABLE_SHIFT 28
#define PCIE_DBI_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_COEF_ENABLE_MASK  0x10000000
#define PCIE_DBI_SD_EQ_CONTROL2_REG_FORCE_LOCAL_RX_HINT_ENABLE_SHIFT 29
#define PCIE_DBI_SD_EQ_CONTROL2_REG_FORCE_LOCAL_RX_HINT_ENABLE_MASK  0x20000000
#define PCIE_DBI_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_PRESET_ENABLE_SHIFT 30
#define PCIE_DBI_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_PRESET_ENABLE_MASK 0x40000000
#define PCIE_DBI_SD_EQ_CONTROL2_REG_RSVDP_31_SHIFT                   31
#define PCIE_DBI_SD_EQ_CONTROL2_REG_RSVDP_31_MASK                    0x80000000

#define mmPCIE_DBI_SD_EQ_CONTROL3_REG                                0xC022D0
/* PCIE_DBI_SD_EQ_CONTROL3_REG */
#define PCIE_DBI_SD_EQ_CONTROL3_REG_FORCE_REMOTE_TX_PRE_CURSOR_SHIFT 0
#define PCIE_DBI_SD_EQ_CONTROL3_REG_FORCE_REMOTE_TX_PRE_CURSOR_MASK  0x3F
#define PCIE_DBI_SD_EQ_CONTROL3_REG_FORCE_REMOTE_TX_CURSOR_SHIFT     6
#define PCIE_DBI_SD_EQ_CONTROL3_REG_FORCE_REMOTE_TX_CURSOR_MASK      0xFC0
#define PCIE_DBI_SD_EQ_CONTROL3_REG_FORCE_REMOTE_TX_POST_CURSOR_SHIFT 12
#define PCIE_DBI_SD_EQ_CONTROL3_REG_FORCE_REMOTE_TX_POST_CURSOR_MASK 0x3F000
#define PCIE_DBI_SD_EQ_CONTROL3_REG_RSVDP_18_SHIFT                   18
#define PCIE_DBI_SD_EQ_CONTROL3_REG_RSVDP_18_MASK                    0xFFC0000
#define PCIE_DBI_SD_EQ_CONTROL3_REG_FORCE_REMOTE_TX_COEF_ENABLE_SHIFT 28
#define PCIE_DBI_SD_EQ_CONTROL3_REG_FORCE_REMOTE_TX_COEF_ENABLE_MASK 0x10000000
#define PCIE_DBI_SD_EQ_CONTROL3_REG_RSVDP_29_SHIFT                   29
#define PCIE_DBI_SD_EQ_CONTROL3_REG_RSVDP_29_MASK                    0xE0000000

#define mmPCIE_DBI_SD_EQ_STATUS1_REG                                 0xC022D8
/* PCIE_DBI_SD_EQ_STATUS1_REG */
#define PCIE_DBI_SD_EQ_STATUS1_REG_EQ_SEQUENCE_SHIFT                 0
#define PCIE_DBI_SD_EQ_STATUS1_REG_EQ_SEQUENCE_MASK                  0x1
#define PCIE_DBI_SD_EQ_STATUS1_REG_EQ_CONVERGENCE_INFO_SHIFT         1
#define PCIE_DBI_SD_EQ_STATUS1_REG_EQ_CONVERGENCE_INFO_MASK          0x6
#define PCIE_DBI_SD_EQ_STATUS1_REG_RSVDP_3_SHIFT                     3
#define PCIE_DBI_SD_EQ_STATUS1_REG_RSVDP_3_MASK                      0x8
#define PCIE_DBI_SD_EQ_STATUS1_REG_EQ_RULEA_VIOLATION_SHIFT          4
#define PCIE_DBI_SD_EQ_STATUS1_REG_EQ_RULEA_VIOLATION_MASK           0x10
#define PCIE_DBI_SD_EQ_STATUS1_REG_EQ_RULEB_VIOLATION_SHIFT          5
#define PCIE_DBI_SD_EQ_STATUS1_REG_EQ_RULEB_VIOLATION_MASK           0x20
#define PCIE_DBI_SD_EQ_STATUS1_REG_EQ_RULEC_VIOLATION_SHIFT          6
#define PCIE_DBI_SD_EQ_STATUS1_REG_EQ_RULEC_VIOLATION_MASK           0x40
#define PCIE_DBI_SD_EQ_STATUS1_REG_EQ_REJECT_EVENT_SHIFT             7
#define PCIE_DBI_SD_EQ_STATUS1_REG_EQ_REJECT_EVENT_MASK              0x80
#define PCIE_DBI_SD_EQ_STATUS1_REG_RSVDP_8_SHIFT                     8
#define PCIE_DBI_SD_EQ_STATUS1_REG_RSVDP_8_MASK                      0xFFFFFF00

#define mmPCIE_DBI_SD_EQ_STATUS2_REG                                 0xC022DC
/* PCIE_DBI_SD_EQ_STATUS2_REG */
#define PCIE_DBI_SD_EQ_STATUS2_REG_EQ_LOCAL_PRE_CURSOR_SHIFT         0
#define PCIE_DBI_SD_EQ_STATUS2_REG_EQ_LOCAL_PRE_CURSOR_MASK          0x3F
#define PCIE_DBI_SD_EQ_STATUS2_REG_EQ_LOCAL_CURSOR_SHIFT             6
#define PCIE_DBI_SD_EQ_STATUS2_REG_EQ_LOCAL_CURSOR_MASK              0xFC0
#define PCIE_DBI_SD_EQ_STATUS2_REG_EQ_LOCAL_POST_CURSOR_SHIFT        12
#define PCIE_DBI_SD_EQ_STATUS2_REG_EQ_LOCAL_POST_CURSOR_MASK         0x3F000
#define PCIE_DBI_SD_EQ_STATUS2_REG_EQ_LOCAL_RX_HINT_SHIFT            18
#define PCIE_DBI_SD_EQ_STATUS2_REG_EQ_LOCAL_RX_HINT_MASK             0x1C0000
#define PCIE_DBI_SD_EQ_STATUS2_REG_RSVDP_21_SHIFT                    21
#define PCIE_DBI_SD_EQ_STATUS2_REG_RSVDP_21_MASK                     0xE00000
#define PCIE_DBI_SD_EQ_STATUS2_REG_EQ_LOCAL_FOM_VALUE_SHIFT          24
#define PCIE_DBI_SD_EQ_STATUS2_REG_EQ_LOCAL_FOM_VALUE_MASK           0xFF000000

#define mmPCIE_DBI_SD_EQ_STATUS3_REG                                 0xC022E0
/* PCIE_DBI_SD_EQ_STATUS3_REG */
#define PCIE_DBI_SD_EQ_STATUS3_REG_EQ_REMOTE_PRE_CURSOR_SHIFT        0
#define PCIE_DBI_SD_EQ_STATUS3_REG_EQ_REMOTE_PRE_CURSOR_MASK         0x3F
#define PCIE_DBI_SD_EQ_STATUS3_REG_EQ_REMOTE_CURSOR_SHIFT            6
#define PCIE_DBI_SD_EQ_STATUS3_REG_EQ_REMOTE_CURSOR_MASK             0xFC0
#define PCIE_DBI_SD_EQ_STATUS3_REG_EQ_REMOTE_POST_CURSOR_SHIFT       12
#define PCIE_DBI_SD_EQ_STATUS3_REG_EQ_REMOTE_POST_CURSOR_MASK        0x3F000
#define PCIE_DBI_SD_EQ_STATUS3_REG_EQ_REMOTE_LF_SHIFT                18
#define PCIE_DBI_SD_EQ_STATUS3_REG_EQ_REMOTE_LF_MASK                 0xFC0000
#define PCIE_DBI_SD_EQ_STATUS3_REG_EQ_REMOTE_FS_SHIFT                24
#define PCIE_DBI_SD_EQ_STATUS3_REG_EQ_REMOTE_FS_MASK                 0x3F000000
#define PCIE_DBI_SD_EQ_STATUS3_REG_RSVDP_30_SHIFT                    30
#define PCIE_DBI_SD_EQ_STATUS3_REG_RSVDP_30_MASK                     0xC0000000

#define mmPCIE_DBI_DATA_LINK_FEATURE_EXT_HDR_OFF                     0xC022F8
/* PCIE_DBI_DATA_LINK_FEATURE_EXT_HDR_OFF */
#define PCIE_DBI_DATA_LINK_FEATURE_EXT_HDR_OFF_DLINK_EXT_CAP_ID_SHIFT 0
#define PCIE_DBI_DATA_LINK_FEATURE_EXT_HDR_OFF_DLINK_EXT_CAP_ID_MASK 0xFFFF
#define PCIE_DBI_DATA_LINK_FEATURE_EXT_HDR_OFF_DLINK_CAP_VERSION_SHIFT 16
#define PCIE_DBI_DATA_LINK_FEATURE_EXT_HDR_OFF_DLINK_CAP_VERSION_MASK 0xF0000
#define PCIE_DBI_DATA_LINK_FEATURE_EXT_HDR_OFF_DLINK_NEXT_OFFSET_SHIFT 20
#define PCIE_DBI_DATA_LINK_FEATURE_EXT_HDR_OFF_DLINK_NEXT_OFFSET_MASK 0xFFF00000

#define mmPCIE_DBI_DATA_LINK_FEATURE_CAP_OFF                         0xC022FC
/* PCIE_DBI_DATA_LINK_FEATURE_CAP_OFF */
#define PCIE_DBI_DATA_LINK_FEATURE_CAP_OFF_SCALED_FLOW_CNTL_SUPPORTED_SHIFT 0
#define PCIE_DBI_DATA_LINK_FEATURE_CAP_OFF_SCALED_FLOW_CNTL_SUPPORTED_MASK 0x1
#define PCIE_DBI_DATA_LINK_FEATURE_CAP_OFF_FUTURE_FEATURE_SUPPORTED_SHIFT 1
#define PCIE_DBI_DATA_LINK_FEATURE_CAP_OFF_FUTURE_FEATURE_SUPPORTED_MASK 0x7FFFFE
#define PCIE_DBI_DATA_LINK_FEATURE_CAP_OFF_RSVDP_23_SHIFT            23
#define PCIE_DBI_DATA_LINK_FEATURE_CAP_OFF_RSVDP_23_MASK             0x7F800000
#define PCIE_DBI_DATA_LINK_FEATURE_CAP_OFF_DL_FEATURE_EXCHANGE_EN_SHIFT 31
#define PCIE_DBI_DATA_LINK_FEATURE_CAP_OFF_DL_FEATURE_EXCHANGE_EN_MASK 0x80000000

#define mmPCIE_DBI_DATA_LINK_FEATURE_STATUS_OFF                      0xC02300
/* PCIE_DBI_DATA_LINK_FEATURE_STATUS_OFF */
#define PCIE_DBI_DATA_LINK_FEATURE_STATUS_OFF_REMOTE_DATA_LINK_FEATURE_SUPPORTED_SHIFT 0
#define PCIE_DBI_DATA_LINK_FEATURE_STATUS_OFF_REMOTE_DATA_LINK_FEATURE_SUPPORTED_MASK 0x7FFFFF
#define PCIE_DBI_DATA_LINK_FEATURE_STATUS_OFF_RSVDP_23_SHIFT         23
#define PCIE_DBI_DATA_LINK_FEATURE_STATUS_OFF_RSVDP_23_MASK          0x7F800000
#define PCIE_DBI_DATA_LINK_FEATURE_STATUS_OFF_DATA_LINK_FEATURE_STATUS_VALID_SHIFT 31
#define PCIE_DBI_DATA_LINK_FEATURE_STATUS_OFF_DATA_LINK_FEATURE_STATUS_VALID_MASK 0x80000000

#define mmPCIE_DBI_ACK_LATENCY_TIMER_OFF                             0xC02700
/* PCIE_DBI_ACK_LATENCY_TIMER_OFF */
#define PCIE_DBI_ACK_LATENCY_TIMER_OFF_ROUND_TRIP_LATENCY_TIME_LIMIT_SHIFT 0
#define PCIE_DBI_ACK_LATENCY_TIMER_OFF_ROUND_TRIP_LATENCY_TIME_LIMIT_MASK 0xFFFF
#define PCIE_DBI_ACK_LATENCY_TIMER_OFF_REPLAY_TIME_LIMIT_SHIFT       16
#define PCIE_DBI_ACK_LATENCY_TIMER_OFF_REPLAY_TIME_LIMIT_MASK        0xFFFF0000

#define mmPCIE_DBI_VENDOR_SPEC_DLLP_OFF                              0xC02704
/* PCIE_DBI_VENDOR_SPEC_DLLP_OFF */
#define PCIE_DBI_VENDOR_SPEC_DLLP_OFF_VENDOR_SPEC_DLLP_SHIFT         0
#define PCIE_DBI_VENDOR_SPEC_DLLP_OFF_VENDOR_SPEC_DLLP_MASK          0xFFFFFFFF

#define mmPCIE_DBI_PORT_FORCE_OFF                                    0xC02708
/* PCIE_DBI_PORT_FORCE_OFF */
#define PCIE_DBI_PORT_FORCE_OFF_LINK_NUM_SHIFT                       0
#define PCIE_DBI_PORT_FORCE_OFF_LINK_NUM_MASK                        0xFF
#define PCIE_DBI_PORT_FORCE_OFF_FORCED_LTSSM_SHIFT                   8
#define PCIE_DBI_PORT_FORCE_OFF_FORCED_LTSSM_MASK                    0xF00
#define PCIE_DBI_PORT_FORCE_OFF_RSVDP_12_SHIFT                       12
#define PCIE_DBI_PORT_FORCE_OFF_RSVDP_12_MASK                        0x7000
#define PCIE_DBI_PORT_FORCE_OFF_FORCE_EN_SHIFT                       15
#define PCIE_DBI_PORT_FORCE_OFF_FORCE_EN_MASK                        0x8000
#define PCIE_DBI_PORT_FORCE_OFF_LINK_STATE_SHIFT                     16
#define PCIE_DBI_PORT_FORCE_OFF_LINK_STATE_MASK                      0x3F0000
#define PCIE_DBI_PORT_FORCE_OFF_RSVDP_22_SHIFT                       22
#define PCIE_DBI_PORT_FORCE_OFF_RSVDP_22_MASK                        0x400000
#define PCIE_DBI_PORT_FORCE_OFF_DO_DESKEW_FOR_SRIS_SHIFT             23
#define PCIE_DBI_PORT_FORCE_OFF_DO_DESKEW_FOR_SRIS_MASK              0x800000
#define PCIE_DBI_PORT_FORCE_OFF_RSVDP_24_SHIFT                       24
#define PCIE_DBI_PORT_FORCE_OFF_RSVDP_24_MASK                        0xFF000000

#define mmPCIE_DBI_ACK_F_ASPM_CTRL_OFF                               0xC0270C
/* PCIE_DBI_ACK_F_ASPM_CTRL_OFF */
#define PCIE_DBI_ACK_F_ASPM_CTRL_OFF_ACK_FREQ_SHIFT                  0
#define PCIE_DBI_ACK_F_ASPM_CTRL_OFF_ACK_FREQ_MASK                   0xFF
#define PCIE_DBI_ACK_F_ASPM_CTRL_OFF_ACK_N_FTS_SHIFT                 8
#define PCIE_DBI_ACK_F_ASPM_CTRL_OFF_ACK_N_FTS_MASK                  0xFF00
#define PCIE_DBI_ACK_F_ASPM_CTRL_OFF_COMMON_CLK_N_FTS_SHIFT          16
#define PCIE_DBI_ACK_F_ASPM_CTRL_OFF_COMMON_CLK_N_FTS_MASK           0xFF0000
#define PCIE_DBI_ACK_F_ASPM_CTRL_OFF_L0S_ENTRANCE_LATENCY_SHIFT      24
#define PCIE_DBI_ACK_F_ASPM_CTRL_OFF_L0S_ENTRANCE_LATENCY_MASK       0x7000000
#define PCIE_DBI_ACK_F_ASPM_CTRL_OFF_L1_ENTRANCE_LATENCY_SHIFT       27
#define PCIE_DBI_ACK_F_ASPM_CTRL_OFF_L1_ENTRANCE_LATENCY_MASK        0x38000000
#define PCIE_DBI_ACK_F_ASPM_CTRL_OFF_ENTER_ASPM_SHIFT                30
#define PCIE_DBI_ACK_F_ASPM_CTRL_OFF_ENTER_ASPM_MASK                 0x40000000
#define PCIE_DBI_ACK_F_ASPM_CTRL_OFF_RSVDP_31_SHIFT                  31
#define PCIE_DBI_ACK_F_ASPM_CTRL_OFF_RSVDP_31_MASK                   0x80000000

#define mmPCIE_DBI_PORT_LINK_CTRL_OFF                                0xC02710
/* PCIE_DBI_PORT_LINK_CTRL_OFF */
#define PCIE_DBI_PORT_LINK_CTRL_OFF_VENDOR_SPECIFIC_DLLP_REQ_SHIFT   0
#define PCIE_DBI_PORT_LINK_CTRL_OFF_VENDOR_SPECIFIC_DLLP_REQ_MASK    0x1
#define PCIE_DBI_PORT_LINK_CTRL_OFF_SCRAMBLE_DISABLE_SHIFT           1
#define PCIE_DBI_PORT_LINK_CTRL_OFF_SCRAMBLE_DISABLE_MASK            0x2
#define PCIE_DBI_PORT_LINK_CTRL_OFF_LOOPBACK_ENABLE_SHIFT            2
#define PCIE_DBI_PORT_LINK_CTRL_OFF_LOOPBACK_ENABLE_MASK             0x4
#define PCIE_DBI_PORT_LINK_CTRL_OFF_RESET_ASSERT_SHIFT               3
#define PCIE_DBI_PORT_LINK_CTRL_OFF_RESET_ASSERT_MASK                0x8
#define PCIE_DBI_PORT_LINK_CTRL_OFF_RSVDP_4_SHIFT                    4
#define PCIE_DBI_PORT_LINK_CTRL_OFF_RSVDP_4_MASK                     0x10
#define PCIE_DBI_PORT_LINK_CTRL_OFF_DLL_LINK_EN_SHIFT                5
#define PCIE_DBI_PORT_LINK_CTRL_OFF_DLL_LINK_EN_MASK                 0x20
#define PCIE_DBI_PORT_LINK_CTRL_OFF_LINK_DISABLE_SHIFT               6
#define PCIE_DBI_PORT_LINK_CTRL_OFF_LINK_DISABLE_MASK                0x40
#define PCIE_DBI_PORT_LINK_CTRL_OFF_FAST_LINK_MODE_SHIFT             7
#define PCIE_DBI_PORT_LINK_CTRL_OFF_FAST_LINK_MODE_MASK              0x80
#define PCIE_DBI_PORT_LINK_CTRL_OFF_LINK_RATE_SHIFT                  8
#define PCIE_DBI_PORT_LINK_CTRL_OFF_LINK_RATE_MASK                   0xF00
#define PCIE_DBI_PORT_LINK_CTRL_OFF_RSVDP_12_SHIFT                   12
#define PCIE_DBI_PORT_LINK_CTRL_OFF_RSVDP_12_MASK                    0xF000
#define PCIE_DBI_PORT_LINK_CTRL_OFF_LINK_CAPABLE_SHIFT               16
#define PCIE_DBI_PORT_LINK_CTRL_OFF_LINK_CAPABLE_MASK                0x3F0000
#define PCIE_DBI_PORT_LINK_CTRL_OFF_BEACON_ENABLE_SHIFT              24
#define PCIE_DBI_PORT_LINK_CTRL_OFF_BEACON_ENABLE_MASK               0x1000000
#define PCIE_DBI_PORT_LINK_CTRL_OFF_CORRUPT_LCRC_ENABLE_SHIFT        25
#define PCIE_DBI_PORT_LINK_CTRL_OFF_CORRUPT_LCRC_ENABLE_MASK         0x2000000
#define PCIE_DBI_PORT_LINK_CTRL_OFF_EXTENDED_SYNCH_SHIFT             26
#define PCIE_DBI_PORT_LINK_CTRL_OFF_EXTENDED_SYNCH_MASK              0x4000000
#define PCIE_DBI_PORT_LINK_CTRL_OFF_TRANSMIT_LANE_REVERSALE_ENABLE_SHIFT 27
#define PCIE_DBI_PORT_LINK_CTRL_OFF_TRANSMIT_LANE_REVERSALE_ENABLE_MASK 0x8000000
#define PCIE_DBI_PORT_LINK_CTRL_OFF_RSVDP_28_SHIFT                   28
#define PCIE_DBI_PORT_LINK_CTRL_OFF_RSVDP_28_MASK                    0xF0000000

#define mmPCIE_DBI_LANE_SKEW_OFF                                     0xC02714
/* PCIE_DBI_LANE_SKEW_OFF */
#define PCIE_DBI_LANE_SKEW_OFF_INSERT_LANE_SKEW_SHIFT                0
#define PCIE_DBI_LANE_SKEW_OFF_INSERT_LANE_SKEW_MASK                 0xFFFFFF
#define PCIE_DBI_LANE_SKEW_OFF_FLOW_CTRL_DISABLE_SHIFT               24
#define PCIE_DBI_LANE_SKEW_OFF_FLOW_CTRL_DISABLE_MASK                0x1000000
#define PCIE_DBI_LANE_SKEW_OFF_ACK_NAK_DISABLE_SHIFT                 25
#define PCIE_DBI_LANE_SKEW_OFF_ACK_NAK_DISABLE_MASK                  0x2000000
#define PCIE_DBI_LANE_SKEW_OFF_GEN34_ELASTIC_BUFFER_MODE_SHIFT       26
#define PCIE_DBI_LANE_SKEW_OFF_GEN34_ELASTIC_BUFFER_MODE_MASK        0x4000000
#define PCIE_DBI_LANE_SKEW_OFF_IMPLEMENT_NUM_LANES_SHIFT             27
#define PCIE_DBI_LANE_SKEW_OFF_IMPLEMENT_NUM_LANES_MASK              0x78000000
#define PCIE_DBI_LANE_SKEW_OFF_DISABLE_LANE_TO_LANE_DESKEW_SHIFT     31
#define PCIE_DBI_LANE_SKEW_OFF_DISABLE_LANE_TO_LANE_DESKEW_MASK      0x80000000

#define mmPCIE_DBI_TIMER_CTRL_MAX_FUNC_NUM_OFF                       0xC02718
/* PCIE_DBI_TIMER_CTRL_MAX_FUNC_NUM_OFF */
#define PCIE_DBI_TIMER_CTRL_MAX_FUNC_NUM_OFF_MAX_FUNC_NUM_SHIFT      0
#define PCIE_DBI_TIMER_CTRL_MAX_FUNC_NUM_OFF_MAX_FUNC_NUM_MASK       0xFF
#define PCIE_DBI_TIMER_CTRL_MAX_FUNC_NUM_OFF_RSVDP_8_SHIFT           8
#define PCIE_DBI_TIMER_CTRL_MAX_FUNC_NUM_OFF_RSVDP_8_MASK            0x3F00
#define PCIE_DBI_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_REPLAY_TIMER_SHIFT 14
#define PCIE_DBI_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_REPLAY_TIMER_MASK 0x7C000
#define PCIE_DBI_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_ACK_NAK_SHIFT 19
#define PCIE_DBI_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_ACK_NAK_MASK  0xF80000
#define PCIE_DBI_TIMER_CTRL_MAX_FUNC_NUM_OFF_UPDATE_FREQ_TIMER_SHIFT 24
#define PCIE_DBI_TIMER_CTRL_MAX_FUNC_NUM_OFF_UPDATE_FREQ_TIMER_MASK  0x1F000000
#define PCIE_DBI_TIMER_CTRL_MAX_FUNC_NUM_OFF_FAST_LINK_SCALING_FACTOR_SHIFT 29
#define PCIE_DBI_TIMER_CTRL_MAX_FUNC_NUM_OFF_FAST_LINK_SCALING_FACTOR_MASK 0x60000000
#define PCIE_DBI_TIMER_CTRL_MAX_FUNC_NUM_OFF_RSVDP_31_SHIFT          31
#define PCIE_DBI_TIMER_CTRL_MAX_FUNC_NUM_OFF_RSVDP_31_MASK           0x80000000

#define mmPCIE_DBI_SYMBOL_TIMER_FILTER_1_OFF                         0xC0271C
/* PCIE_DBI_SYMBOL_TIMER_FILTER_1_OFF */
#define PCIE_DBI_SYMBOL_TIMER_FILTER_1_OFF_SKP_INT_VAL_SHIFT         0
#define PCIE_DBI_SYMBOL_TIMER_FILTER_1_OFF_SKP_INT_VAL_MASK          0x7FF
#define PCIE_DBI_SYMBOL_TIMER_FILTER_1_OFF_EIDLE_TIMER_SHIFT         11
#define PCIE_DBI_SYMBOL_TIMER_FILTER_1_OFF_EIDLE_TIMER_MASK          0x7800
#define PCIE_DBI_SYMBOL_TIMER_FILTER_1_OFF_DISABLE_FC_WD_TIMER_SHIFT 15
#define PCIE_DBI_SYMBOL_TIMER_FILTER_1_OFF_DISABLE_FC_WD_TIMER_MASK  0x8000
#define PCIE_DBI_SYMBOL_TIMER_FILTER_1_OFF_MASK_RADM_1_SHIFT         16
#define PCIE_DBI_SYMBOL_TIMER_FILTER_1_OFF_MASK_RADM_1_MASK          0xFFFF0000

#define mmPCIE_DBI_FILTER_MASK_2_OFF                                 0xC02720
/* PCIE_DBI_FILTER_MASK_2_OFF */
#define PCIE_DBI_FILTER_MASK_2_OFF_MASK_RADM_2_SHIFT                 0
#define PCIE_DBI_FILTER_MASK_2_OFF_MASK_RADM_2_MASK                  0xFFFFFFFF

#define mmPCIE_DBI_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF            0xC02724
/* PCIE_DBI_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF */
#define PCIE_DBI_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_OB_RD_SPLIT_BURST_EN_SHIFT 0
#define PCIE_DBI_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_OB_RD_SPLIT_BURST_EN_MASK 0x1
#define PCIE_DBI_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_RSVDP_1_SHIFT 1
#define PCIE_DBI_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_RSVDP_1_MASK 0xFFFFFFFE

#define mmPCIE_DBI_PL_DEBUG0_OFF                                     0xC02728
/* PCIE_DBI_PL_DEBUG0_OFF */
#define PCIE_DBI_PL_DEBUG0_OFF_DEB_REG_0_SHIFT                       0
#define PCIE_DBI_PL_DEBUG0_OFF_DEB_REG_0_MASK                        0xFFFFFFFF

#define mmPCIE_DBI_PL_DEBUG1_OFF                                     0xC0272C
/* PCIE_DBI_PL_DEBUG1_OFF */
#define PCIE_DBI_PL_DEBUG1_OFF_DEB_REG_1_SHIFT                       0
#define PCIE_DBI_PL_DEBUG1_OFF_DEB_REG_1_MASK                        0xFFFFFFFF

#define mmPCIE_DBI_TX_P_FC_CREDIT_STATUS_OFF                         0xC02730
/* PCIE_DBI_TX_P_FC_CREDIT_STATUS_OFF */
#define PCIE_DBI_TX_P_FC_CREDIT_STATUS_OFF_TX_P_DATA_FC_CREDIT_SHIFT 0
#define PCIE_DBI_TX_P_FC_CREDIT_STATUS_OFF_TX_P_DATA_FC_CREDIT_MASK  0xFFF
#define PCIE_DBI_TX_P_FC_CREDIT_STATUS_OFF_TX_P_HEADER_FC_CREDIT_SHIFT 12
#define PCIE_DBI_TX_P_FC_CREDIT_STATUS_OFF_TX_P_HEADER_FC_CREDIT_MASK 0xFF000
#define PCIE_DBI_TX_P_FC_CREDIT_STATUS_OFF_RSVDP_20_SHIFT            20
#define PCIE_DBI_TX_P_FC_CREDIT_STATUS_OFF_RSVDP_20_MASK             0xFFF00000

#define mmPCIE_DBI_TX_NP_FC_CREDIT_STATUS_OFF                        0xC02734
/* PCIE_DBI_TX_NP_FC_CREDIT_STATUS_OFF */
#define PCIE_DBI_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_DATA_FC_CREDIT_SHIFT 0
#define PCIE_DBI_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_DATA_FC_CREDIT_MASK 0xFFF
#define PCIE_DBI_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_HEADER_FC_CREDIT_SHIFT 12
#define PCIE_DBI_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_HEADER_FC_CREDIT_MASK 0xFF000
#define PCIE_DBI_TX_NP_FC_CREDIT_STATUS_OFF_RSVDP_20_SHIFT           20
#define PCIE_DBI_TX_NP_FC_CREDIT_STATUS_OFF_RSVDP_20_MASK            0xFFF00000

#define mmPCIE_DBI_TX_CPL_FC_CREDIT_STATUS_OFF                       0xC02738
/* PCIE_DBI_TX_CPL_FC_CREDIT_STATUS_OFF */
#define PCIE_DBI_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_DATA_FC_CREDIT_SHIFT 0
#define PCIE_DBI_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_DATA_FC_CREDIT_MASK 0xFFF
#define PCIE_DBI_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_HEADER_FC_CREDIT_SHIFT 12
#define PCIE_DBI_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_HEADER_FC_CREDIT_MASK 0xFF000
#define PCIE_DBI_TX_CPL_FC_CREDIT_STATUS_OFF_RSVDP_20_SHIFT          20
#define PCIE_DBI_TX_CPL_FC_CREDIT_STATUS_OFF_RSVDP_20_MASK           0xFFF00000

#define mmPCIE_DBI_QUEUE_STATUS_OFF                                  0xC0273C
/* PCIE_DBI_QUEUE_STATUS_OFF */
#define PCIE_DBI_QUEUE_STATUS_OFF_RX_TLP_FC_CREDIT_NON_RETURN_SHIFT  0
#define PCIE_DBI_QUEUE_STATUS_OFF_RX_TLP_FC_CREDIT_NON_RETURN_MASK   0x1
#define PCIE_DBI_QUEUE_STATUS_OFF_TX_RETRY_BUFFER_NE_SHIFT           1
#define PCIE_DBI_QUEUE_STATUS_OFF_TX_RETRY_BUFFER_NE_MASK            0x2
#define PCIE_DBI_QUEUE_STATUS_OFF_RX_QUEUE_NON_EMPTY_SHIFT           2
#define PCIE_DBI_QUEUE_STATUS_OFF_RX_QUEUE_NON_EMPTY_MASK            0x4
#define PCIE_DBI_QUEUE_STATUS_OFF_RX_QUEUE_OVERFLOW_SHIFT            3
#define PCIE_DBI_QUEUE_STATUS_OFF_RX_QUEUE_OVERFLOW_MASK             0x8
#define PCIE_DBI_QUEUE_STATUS_OFF_RSVDP_4_SHIFT                      4
#define PCIE_DBI_QUEUE_STATUS_OFF_RSVDP_4_MASK                       0x1FF0
#define PCIE_DBI_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_NON_EMPTY_SHIFT 13
#define PCIE_DBI_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_NON_EMPTY_MASK  0x2000
#define PCIE_DBI_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_WRITE_ERR_SHIFT 14
#define PCIE_DBI_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_WRITE_ERR_MASK  0x4000
#define PCIE_DBI_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_READ_ERR_SHIFT  15
#define PCIE_DBI_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_READ_ERR_MASK   0x8000
#define PCIE_DBI_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_SHIFT       16
#define PCIE_DBI_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_MASK        0x1FFF0000
#define PCIE_DBI_QUEUE_STATUS_OFF_RSVDP_29_SHIFT                     29
#define PCIE_DBI_QUEUE_STATUS_OFF_RSVDP_29_MASK                      0x60000000
#define PCIE_DBI_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_EN_SHIFT    31
#define PCIE_DBI_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_EN_MASK     0x80000000

#define mmPCIE_DBI_VC_TX_ARBI_1_OFF                                  0xC02740
/* PCIE_DBI_VC_TX_ARBI_1_OFF */
#define PCIE_DBI_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_0_SHIFT              0
#define PCIE_DBI_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_0_MASK               0xFF
#define PCIE_DBI_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_1_SHIFT              8
#define PCIE_DBI_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_1_MASK               0xFF00
#define PCIE_DBI_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_2_SHIFT              16
#define PCIE_DBI_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_2_MASK               0xFF0000
#define PCIE_DBI_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_3_SHIFT              24
#define PCIE_DBI_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_3_MASK               0xFF000000

#define mmPCIE_DBI_VC_TX_ARBI_2_OFF                                  0xC02744
/* PCIE_DBI_VC_TX_ARBI_2_OFF */
#define PCIE_DBI_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_4_SHIFT              0
#define PCIE_DBI_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_4_MASK               0xFF
#define PCIE_DBI_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_5_SHIFT              8
#define PCIE_DBI_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_5_MASK               0xFF00
#define PCIE_DBI_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_6_SHIFT              16
#define PCIE_DBI_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_6_MASK               0xFF0000
#define PCIE_DBI_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_7_SHIFT              24
#define PCIE_DBI_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_7_MASK               0xFF000000

#define mmPCIE_DBI_VC0_P_RX_Q_CTRL_OFF                               0xC02748
/* PCIE_DBI_VC0_P_RX_Q_CTRL_OFF */
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_CREDIT_SHIFT         0
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_CREDIT_MASK          0xFFF
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_VC0_P_HEADER_CREDIT_SHIFT       12
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_VC0_P_HEADER_CREDIT_MASK        0xFF000
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_RESERVED4_SHIFT                 20
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_RESERVED4_MASK                  0x100000
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_VC0_P_TLP_Q_MODE_SHIFT          21
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_VC0_P_TLP_Q_MODE_MASK           0xE00000
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_VC0_P_HDR_SCALE_SHIFT           24
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_VC0_P_HDR_SCALE_MASK            0x3000000
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_SCALE_SHIFT          26
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_SCALE_MASK           0xC000000
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_RESERVED5_SHIFT                 28
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_RESERVED5_MASK                  0x30000000
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_TLP_TYPE_ORDERING_VC0_SHIFT     30
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_TLP_TYPE_ORDERING_VC0_MASK      0x40000000
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_VC_ORDERING_RX_Q_SHIFT          31
#define PCIE_DBI_VC0_P_RX_Q_CTRL_OFF_VC_ORDERING_RX_Q_MASK           0x80000000

#define mmPCIE_DBI_VC0_NP_RX_Q_CTRL_OFF                              0xC0274C
/* PCIE_DBI_VC0_NP_RX_Q_CTRL_OFF */
#define PCIE_DBI_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_CREDIT_SHIFT       0
#define PCIE_DBI_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_CREDIT_MASK        0xFFF
#define PCIE_DBI_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HEADER_CREDIT_SHIFT     12
#define PCIE_DBI_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HEADER_CREDIT_MASK      0xFF000
#define PCIE_DBI_VC0_NP_RX_Q_CTRL_OFF_RESERVED6_SHIFT                20
#define PCIE_DBI_VC0_NP_RX_Q_CTRL_OFF_RESERVED6_MASK                 0x100000
#define PCIE_DBI_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_TLP_Q_MODE_SHIFT        21
#define PCIE_DBI_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_TLP_Q_MODE_MASK         0xE00000
#define PCIE_DBI_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HDR_SCALE_SHIFT         24
#define PCIE_DBI_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HDR_SCALE_MASK          0x3000000
#define PCIE_DBI_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_SCALE_SHIFT        26
#define PCIE_DBI_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_SCALE_MASK         0xC000000
#define PCIE_DBI_VC0_NP_RX_Q_CTRL_OFF_RESERVED7_SHIFT                28
#define PCIE_DBI_VC0_NP_RX_Q_CTRL_OFF_RESERVED7_MASK                 0xF0000000

#define mmPCIE_DBI_VC0_CPL_RX_Q_CTRL_OFF                             0xC02750
/* PCIE_DBI_VC0_CPL_RX_Q_CTRL_OFF */
#define PCIE_DBI_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_CREDIT_SHIFT     0
#define PCIE_DBI_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_CREDIT_MASK      0xFFF
#define PCIE_DBI_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HEADER_CREDIT_SHIFT   12
#define PCIE_DBI_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HEADER_CREDIT_MASK    0xFF000
#define PCIE_DBI_VC0_CPL_RX_Q_CTRL_OFF_RESERVED8_SHIFT               20
#define PCIE_DBI_VC0_CPL_RX_Q_CTRL_OFF_RESERVED8_MASK                0x100000
#define PCIE_DBI_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_TLP_Q_MODE_SHIFT      21
#define PCIE_DBI_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_TLP_Q_MODE_MASK       0xE00000
#define PCIE_DBI_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HDR_SCALE_SHIFT       24
#define PCIE_DBI_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HDR_SCALE_MASK        0x3000000
#define PCIE_DBI_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_SCALE_SHIFT      26
#define PCIE_DBI_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_SCALE_MASK       0xC000000
#define PCIE_DBI_VC0_CPL_RX_Q_CTRL_OFF_RESERVED9_SHIFT               28
#define PCIE_DBI_VC0_CPL_RX_Q_CTRL_OFF_RESERVED9_MASK                0xF0000000

#define mmPCIE_DBI_GEN2_CTRL_OFF                                     0xC0280C
/* PCIE_DBI_GEN2_CTRL_OFF */
#define PCIE_DBI_GEN2_CTRL_OFF_FAST_TRAINING_SEQ_SHIFT               0
#define PCIE_DBI_GEN2_CTRL_OFF_FAST_TRAINING_SEQ_MASK                0xFF
#define PCIE_DBI_GEN2_CTRL_OFF_NUM_OF_LANES_SHIFT                    8
#define PCIE_DBI_GEN2_CTRL_OFF_NUM_OF_LANES_MASK                     0x1F00
#define PCIE_DBI_GEN2_CTRL_OFF_PRE_DET_LANE_SHIFT                    13
#define PCIE_DBI_GEN2_CTRL_OFF_PRE_DET_LANE_MASK                     0xE000
#define PCIE_DBI_GEN2_CTRL_OFF_AUTO_LANE_FLIP_CTRL_EN_SHIFT          16
#define PCIE_DBI_GEN2_CTRL_OFF_AUTO_LANE_FLIP_CTRL_EN_MASK           0x10000
#define PCIE_DBI_GEN2_CTRL_OFF_DIRECT_SPEED_CHANGE_SHIFT             17
#define PCIE_DBI_GEN2_CTRL_OFF_DIRECT_SPEED_CHANGE_MASK              0x20000
#define PCIE_DBI_GEN2_CTRL_OFF_CONFIG_PHY_TX_CHANGE_SHIFT            18
#define PCIE_DBI_GEN2_CTRL_OFF_CONFIG_PHY_TX_CHANGE_MASK             0x40000
#define PCIE_DBI_GEN2_CTRL_OFF_CONFIG_TX_COMP_RX_SHIFT               19
#define PCIE_DBI_GEN2_CTRL_OFF_CONFIG_TX_COMP_RX_MASK                0x80000
#define PCIE_DBI_GEN2_CTRL_OFF_SEL_DEEMPHASIS_SHIFT                  20
#define PCIE_DBI_GEN2_CTRL_OFF_SEL_DEEMPHASIS_MASK                   0x100000
#define PCIE_DBI_GEN2_CTRL_OFF_GEN1_EI_INFERENCE_SHIFT               21
#define PCIE_DBI_GEN2_CTRL_OFF_GEN1_EI_INFERENCE_MASK                0x200000
#define PCIE_DBI_GEN2_CTRL_OFF_RSVDP_22_SHIFT                        22
#define PCIE_DBI_GEN2_CTRL_OFF_RSVDP_22_MASK                         0xFFC00000

#define mmPCIE_DBI_PHY_STATUS_OFF                                    0xC02810
/* PCIE_DBI_PHY_STATUS_OFF */
#define PCIE_DBI_PHY_STATUS_OFF_PHY_STATUS_SHIFT                     0
#define PCIE_DBI_PHY_STATUS_OFF_PHY_STATUS_MASK                      0xFFFFFFFF

#define mmPCIE_DBI_PHY_CONTROL_OFF                                   0xC02814
/* PCIE_DBI_PHY_CONTROL_OFF */
#define PCIE_DBI_PHY_CONTROL_OFF_PHY_CONTROL_SHIFT                   0
#define PCIE_DBI_PHY_CONTROL_OFF_PHY_CONTROL_MASK                    0xFFFFFFFF

#define mmPCIE_DBI_TRGT_MAP_CTRL_OFF                                 0xC0281C
/* PCIE_DBI_TRGT_MAP_CTRL_OFF */
#define PCIE_DBI_TRGT_MAP_CTRL_OFF_TARGET_MAP_PF_SHIFT               0
#define PCIE_DBI_TRGT_MAP_CTRL_OFF_TARGET_MAP_PF_MASK                0x3F
#define PCIE_DBI_TRGT_MAP_CTRL_OFF_TARGET_MAP_ROM_SHIFT              6
#define PCIE_DBI_TRGT_MAP_CTRL_OFF_TARGET_MAP_ROM_MASK               0x40
#define PCIE_DBI_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_13_15_SHIFT   13
#define PCIE_DBI_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_13_15_MASK    0xE000
#define PCIE_DBI_TRGT_MAP_CTRL_OFF_TARGET_MAP_INDEX_SHIFT            16
#define PCIE_DBI_TRGT_MAP_CTRL_OFF_TARGET_MAP_INDEX_MASK             0x1F0000
#define PCIE_DBI_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_21_31_SHIFT   21
#define PCIE_DBI_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_21_31_MASK    0xFFE00000

#define mmPCIE_DBI_CLOCK_GATING_CTRL_OFF                             0xC0288C
/* PCIE_DBI_CLOCK_GATING_CTRL_OFF */
#define PCIE_DBI_CLOCK_GATING_CTRL_OFF_RADM_CLK_GATING_EN_SHIFT      0
#define PCIE_DBI_CLOCK_GATING_CTRL_OFF_RADM_CLK_GATING_EN_MASK       0x1
#define PCIE_DBI_CLOCK_GATING_CTRL_OFF_RSVDP_1_SHIFT                 1
#define PCIE_DBI_CLOCK_GATING_CTRL_OFF_RSVDP_1_MASK                  0xFFFFFFFE

#define mmPCIE_DBI_GEN3_RELATED_OFF                                  0xC02890
/* PCIE_DBI_GEN3_RELATED_OFF */
#define PCIE_DBI_GEN3_RELATED_OFF_GEN3_ZRXDC_NONCOMPL_SHIFT          0
#define PCIE_DBI_GEN3_RELATED_OFF_GEN3_ZRXDC_NONCOMPL_MASK           0x1
#define PCIE_DBI_GEN3_RELATED_OFF_RSVDP_1_SHIFT                      1
#define PCIE_DBI_GEN3_RELATED_OFF_RSVDP_1_MASK                       0xFE
#define PCIE_DBI_GEN3_RELATED_OFF_DISABLE_SCRAMBLER_GEN_3_SHIFT      8
#define PCIE_DBI_GEN3_RELATED_OFF_DISABLE_SCRAMBLER_GEN_3_MASK       0x100
#define PCIE_DBI_GEN3_RELATED_OFF_EQ_PHASE_2_3_SHIFT                 9
#define PCIE_DBI_GEN3_RELATED_OFF_EQ_PHASE_2_3_MASK                  0x200
#define PCIE_DBI_GEN3_RELATED_OFF_EQ_EIEOS_CNT_SHIFT                 10
#define PCIE_DBI_GEN3_RELATED_OFF_EQ_EIEOS_CNT_MASK                  0x400
#define PCIE_DBI_GEN3_RELATED_OFF_EQ_REDO_SHIFT                      11
#define PCIE_DBI_GEN3_RELATED_OFF_EQ_REDO_MASK                       0x800
#define PCIE_DBI_GEN3_RELATED_OFF_RXEQ_PH01_EN_SHIFT                 12
#define PCIE_DBI_GEN3_RELATED_OFF_RXEQ_PH01_EN_MASK                  0x1000
#define PCIE_DBI_GEN3_RELATED_OFF_RXEQ_RGRDLESS_RXTS_SHIFT           13
#define PCIE_DBI_GEN3_RELATED_OFF_RXEQ_RGRDLESS_RXTS_MASK            0x2000
#define PCIE_DBI_GEN3_RELATED_OFF_RSVDP_14_SHIFT                     14
#define PCIE_DBI_GEN3_RELATED_OFF_RSVDP_14_MASK                      0xC000
#define PCIE_DBI_GEN3_RELATED_OFF_GEN3_EQUALIZATION_DISABLE_SHIFT    16
#define PCIE_DBI_GEN3_RELATED_OFF_GEN3_EQUALIZATION_DISABLE_MASK     0x10000
#define PCIE_DBI_GEN3_RELATED_OFF_GEN3_DLLP_XMT_DELAY_DISABLE_SHIFT  17
#define PCIE_DBI_GEN3_RELATED_OFF_GEN3_DLLP_XMT_DELAY_DISABLE_MASK   0x20000
#define PCIE_DBI_GEN3_RELATED_OFF_GEN3_DC_BALANCE_DISABLE_SHIFT      18
#define PCIE_DBI_GEN3_RELATED_OFF_GEN3_DC_BALANCE_DISABLE_MASK       0x40000
#define PCIE_DBI_GEN3_RELATED_OFF_RSVDP_19_SHIFT                     19
#define PCIE_DBI_GEN3_RELATED_OFF_RSVDP_19_MASK                      0x180000
#define PCIE_DBI_GEN3_RELATED_OFF_AUTO_EQ_DISABLE_SHIFT              21
#define PCIE_DBI_GEN3_RELATED_OFF_AUTO_EQ_DISABLE_MASK               0x200000
#define PCIE_DBI_GEN3_RELATED_OFF_USP_SEND_8GT_EQ_TS2_DISABLE_SHIFT  22
#define PCIE_DBI_GEN3_RELATED_OFF_USP_SEND_8GT_EQ_TS2_DISABLE_MASK   0x400000
#define PCIE_DBI_GEN3_RELATED_OFF_GEN3_EQ_INVREQ_EVAL_DIFF_DISABLE_SHIFT 23
#define PCIE_DBI_GEN3_RELATED_OFF_GEN3_EQ_INVREQ_EVAL_DIFF_DISABLE_MASK 0x800000
#define PCIE_DBI_GEN3_RELATED_OFF_RATE_SHADOW_SEL_SHIFT              24
#define PCIE_DBI_GEN3_RELATED_OFF_RATE_SHADOW_SEL_MASK               0x3000000
#define PCIE_DBI_GEN3_RELATED_OFF_RSVDP_26_SHIFT                     26
#define PCIE_DBI_GEN3_RELATED_OFF_RSVDP_26_MASK                      0xFC000000

#define mmPCIE_DBI_GEN3_EQ_CONTROL_OFF                               0xC028A8
/* PCIE_DBI_GEN3_EQ_CONTROL_OFF */
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FB_MODE_SHIFT           0
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FB_MODE_MASK            0xF
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PHASE23_EXIT_MODE_SHIFT 4
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PHASE23_EXIT_MODE_MASK  0x10
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_GEN3_EQ_EVAL_2MS_DISABLE_SHIFT  5
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_GEN3_EQ_EVAL_2MS_DISABLE_MASK   0x20
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_GEN3_LOWER_RATE_EQ_REDO_ENABLE_SHIFT 6
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_GEN3_LOWER_RATE_EQ_REDO_ENABLE_MASK 0x40
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_RSVDP_7_SHIFT                   7
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_RSVDP_7_MASK                    0x80
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_VEC_SHIFT      8
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_VEC_MASK       0xFFFF00
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FOM_INC_INITIAL_EVAL_SHIFT 24
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FOM_INC_INITIAL_EVAL_MASK 0x1000000
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_AS_COEF_SHIFT  25
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_AS_COEF_MASK   0x2000000
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_GEN3_REQ_SEND_CONSEC_EIEOS_FOR_PSET_MAP_SHIFT 26
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_GEN3_REQ_SEND_CONSEC_EIEOS_FOR_PSET_MAP_MASK 0x4000000
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_RSVDP_27_SHIFT                  27
#define PCIE_DBI_GEN3_EQ_CONTROL_OFF_RSVDP_27_MASK                   0xF8000000

#define mmPCIE_DBI_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF                    0xC028AC
/* PCIE_DBI_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF */
#define PCIE_DBI_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_T_MIN_PHASE23_SHIFT 0
#define PCIE_DBI_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_T_MIN_PHASE23_MASK 0x1F
#define PCIE_DBI_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_N_EVALS_SHIFT 5
#define PCIE_DBI_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_N_EVALS_MASK 0x3E0
#define PCIE_DBI_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_PRE_CUSROR_DELTA_SHIFT 10
#define PCIE_DBI_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_PRE_CUSROR_DELTA_MASK 0x3C00
#define PCIE_DBI_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_POST_CUSROR_DELTA_SHIFT 14
#define PCIE_DBI_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_POST_CUSROR_DELTA_MASK 0x3C000
#define PCIE_DBI_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_RSVDP_18_SHIFT       18
#define PCIE_DBI_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_RSVDP_18_MASK        0xFFFC0000

#define mmPCIE_DBI_ORDER_RULE_CTRL_OFF                               0xC028B4
/* PCIE_DBI_ORDER_RULE_CTRL_OFF */
#define PCIE_DBI_ORDER_RULE_CTRL_OFF_NP_PASS_P_SHIFT                 0
#define PCIE_DBI_ORDER_RULE_CTRL_OFF_NP_PASS_P_MASK                  0xFF
#define PCIE_DBI_ORDER_RULE_CTRL_OFF_CPL_PASS_P_SHIFT                8
#define PCIE_DBI_ORDER_RULE_CTRL_OFF_CPL_PASS_P_MASK                 0xFF00
#define PCIE_DBI_ORDER_RULE_CTRL_OFF_RSVDP_16_SHIFT                  16
#define PCIE_DBI_ORDER_RULE_CTRL_OFF_RSVDP_16_MASK                   0xFFFF0000

#define mmPCIE_DBI_PIPE_LOOPBACK_CONTROL_OFF                         0xC028B8
/* PCIE_DBI_PIPE_LOOPBACK_CONTROL_OFF */
#define PCIE_DBI_PIPE_LOOPBACK_CONTROL_OFF_LPBK_RXVALID_SHIFT        0
#define PCIE_DBI_PIPE_LOOPBACK_CONTROL_OFF_LPBK_RXVALID_MASK         0xFFFF
#define PCIE_DBI_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_LANE_SHIFT       16
#define PCIE_DBI_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_LANE_MASK        0x3F0000
#define PCIE_DBI_PIPE_LOOPBACK_CONTROL_OFF_RSVDP_22_SHIFT            22
#define PCIE_DBI_PIPE_LOOPBACK_CONTROL_OFF_RSVDP_22_MASK             0xC00000
#define PCIE_DBI_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_VALUE_SHIFT      24
#define PCIE_DBI_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_VALUE_MASK       0x7000000
#define PCIE_DBI_PIPE_LOOPBACK_CONTROL_OFF_RSVDP_27_SHIFT            27
#define PCIE_DBI_PIPE_LOOPBACK_CONTROL_OFF_RSVDP_27_MASK             0x78000000
#define PCIE_DBI_PIPE_LOOPBACK_CONTROL_OFF_PIPE_LOOPBACK_SHIFT       31
#define PCIE_DBI_PIPE_LOOPBACK_CONTROL_OFF_PIPE_LOOPBACK_MASK        0x80000000

#define mmPCIE_DBI_MISC_CONTROL_1_OFF                                0xC028BC
/* PCIE_DBI_MISC_CONTROL_1_OFF */
#define PCIE_DBI_MISC_CONTROL_1_OFF_DBI_RO_WR_EN_SHIFT               0
#define PCIE_DBI_MISC_CONTROL_1_OFF_DBI_RO_WR_EN_MASK                0x1
#define PCIE_DBI_MISC_CONTROL_1_OFF_DEFAULT_TARGET_SHIFT             1
#define PCIE_DBI_MISC_CONTROL_1_OFF_DEFAULT_TARGET_MASK              0x2
#define PCIE_DBI_MISC_CONTROL_1_OFF_UR_CA_MASK_4_TRGT1_SHIFT         2
#define PCIE_DBI_MISC_CONTROL_1_OFF_UR_CA_MASK_4_TRGT1_MASK          0x4
#define PCIE_DBI_MISC_CONTROL_1_OFF_SIMPLIFIED_REPLAY_TIMER_SHIFT    3
#define PCIE_DBI_MISC_CONTROL_1_OFF_SIMPLIFIED_REPLAY_TIMER_MASK     0x8
#define PCIE_DBI_MISC_CONTROL_1_OFF_DISABLE_AUTO_LTR_CLR_MSG_SHIFT   4
#define PCIE_DBI_MISC_CONTROL_1_OFF_DISABLE_AUTO_LTR_CLR_MSG_MASK    0x10
#define PCIE_DBI_MISC_CONTROL_1_OFF_ARI_DEVICE_NUMBER_SHIFT          5
#define PCIE_DBI_MISC_CONTROL_1_OFF_ARI_DEVICE_NUMBER_MASK           0x20
#define PCIE_DBI_MISC_CONTROL_1_OFF_RSVDP_6_SHIFT                    6
#define PCIE_DBI_MISC_CONTROL_1_OFF_RSVDP_6_MASK                     0xFFFFFFC0

#define mmPCIE_DBI_MULTI_LANE_CONTROL_OFF                            0xC028C0
/* PCIE_DBI_MULTI_LANE_CONTROL_OFF */
#define PCIE_DBI_MULTI_LANE_CONTROL_OFF_TARGET_LINK_WIDTH_SHIFT      0
#define PCIE_DBI_MULTI_LANE_CONTROL_OFF_TARGET_LINK_WIDTH_MASK       0x3F
#define PCIE_DBI_MULTI_LANE_CONTROL_OFF_DIRECT_LINK_WIDTH_CHANGE_SHIFT 6
#define PCIE_DBI_MULTI_LANE_CONTROL_OFF_DIRECT_LINK_WIDTH_CHANGE_MASK 0x40
#define PCIE_DBI_MULTI_LANE_CONTROL_OFF_UPCONFIGURE_SUPPORT_SHIFT    7
#define PCIE_DBI_MULTI_LANE_CONTROL_OFF_UPCONFIGURE_SUPPORT_MASK     0x80
#define PCIE_DBI_MULTI_LANE_CONTROL_OFF_RSVDP_8_SHIFT                8
#define PCIE_DBI_MULTI_LANE_CONTROL_OFF_RSVDP_8_MASK                 0xFFFFFF00

#define mmPCIE_DBI_PHY_INTEROP_CTRL_OFF                              0xC028C4
/* PCIE_DBI_PHY_INTEROP_CTRL_OFF */
#define PCIE_DBI_PHY_INTEROP_CTRL_OFF_RXSTANDBY_CONTROL_SHIFT        0
#define PCIE_DBI_PHY_INTEROP_CTRL_OFF_RXSTANDBY_CONTROL_MASK         0x7F
#define PCIE_DBI_PHY_INTEROP_CTRL_OFF_RSVDP_7_SHIFT                  7
#define PCIE_DBI_PHY_INTEROP_CTRL_OFF_RSVDP_7_MASK                   0x80
#define PCIE_DBI_PHY_INTEROP_CTRL_OFF_L1_NOWAIT_P1_SHIFT             9
#define PCIE_DBI_PHY_INTEROP_CTRL_OFF_L1_NOWAIT_P1_MASK              0x200
#define PCIE_DBI_PHY_INTEROP_CTRL_OFF_L1_CLK_SEL_SHIFT               10
#define PCIE_DBI_PHY_INTEROP_CTRL_OFF_L1_CLK_SEL_MASK                0x400
#define PCIE_DBI_PHY_INTEROP_CTRL_OFF_RSVDP_11_SHIFT                 11
#define PCIE_DBI_PHY_INTEROP_CTRL_OFF_RSVDP_11_MASK                  0xFFFFF800

#define mmPCIE_DBI_TRGT_CPL_LUT_DELETE_ENTRY_OFF                     0xC028C8
/* PCIE_DBI_TRGT_CPL_LUT_DELETE_ENTRY_OFF */
#define PCIE_DBI_TRGT_CPL_LUT_DELETE_ENTRY_OFF_LOOK_UP_ID_SHIFT      0
#define PCIE_DBI_TRGT_CPL_LUT_DELETE_ENTRY_OFF_LOOK_UP_ID_MASK       0x7FFFFFFF
#define PCIE_DBI_TRGT_CPL_LUT_DELETE_ENTRY_OFF_DELETE_EN_SHIFT       31
#define PCIE_DBI_TRGT_CPL_LUT_DELETE_ENTRY_OFF_DELETE_EN_MASK        0x80000000

#define mmPCIE_DBI_LINK_FLUSH_CONTROL_OFF                            0xC028CC
/* PCIE_DBI_LINK_FLUSH_CONTROL_OFF */
#define PCIE_DBI_LINK_FLUSH_CONTROL_OFF_AUTO_FLUSH_EN_SHIFT          0
#define PCIE_DBI_LINK_FLUSH_CONTROL_OFF_AUTO_FLUSH_EN_MASK           0x1
#define PCIE_DBI_LINK_FLUSH_CONTROL_OFF_RSVDP_1_SHIFT                1
#define PCIE_DBI_LINK_FLUSH_CONTROL_OFF_RSVDP_1_MASK                 0xFFFFFE
#define PCIE_DBI_LINK_FLUSH_CONTROL_OFF_RSVD_I_8_SHIFT               24
#define PCIE_DBI_LINK_FLUSH_CONTROL_OFF_RSVD_I_8_MASK                0xFF000000

#define mmPCIE_DBI_AMBA_ERROR_RESPONSE_DEFAULT_OFF                   0xC028D0
/* PCIE_DBI_AMBA_ERROR_RESPONSE_DEFAULT_OFF */
#define PCIE_DBI_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_GLOBAL_SHIFT 0
#define PCIE_DBI_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_GLOBAL_MASK 0x1
#define PCIE_DBI_AMBA_ERROR_RESPONSE_DEFAULT_OFF_RSVDP_1_SHIFT       1
#define PCIE_DBI_AMBA_ERROR_RESPONSE_DEFAULT_OFF_RSVDP_1_MASK        0x2
#define PCIE_DBI_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_VENDORID_SHIFT 2
#define PCIE_DBI_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_VENDORID_MASK 0x4
#define PCIE_DBI_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_CRS_SHIFT 3
#define PCIE_DBI_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_CRS_MASK 0x18
#define PCIE_DBI_AMBA_ERROR_RESPONSE_DEFAULT_OFF_RSVDP_5_SHIFT       5
#define PCIE_DBI_AMBA_ERROR_RESPONSE_DEFAULT_OFF_RSVDP_5_MASK        0x3E0
#define PCIE_DBI_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_MAP_SHIFT 10
#define PCIE_DBI_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_MAP_MASK 0xFC00
#define PCIE_DBI_AMBA_ERROR_RESPONSE_DEFAULT_OFF_RSVDP_16_SHIFT      16
#define PCIE_DBI_AMBA_ERROR_RESPONSE_DEFAULT_OFF_RSVDP_16_MASK       0xFFFF0000

#define mmPCIE_DBI_AMBA_LINK_TIMEOUT_OFF                             0xC028D4
/* PCIE_DBI_AMBA_LINK_TIMEOUT_OFF */
#define PCIE_DBI_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_PERIOD_DEFAULT_SHIFT 0
#define PCIE_DBI_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_PERIOD_DEFAULT_MASK 0xFF
#define PCIE_DBI_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_ENABLE_DEFAULT_SHIFT 8
#define PCIE_DBI_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_ENABLE_DEFAULT_MASK 0x100
#define PCIE_DBI_AMBA_LINK_TIMEOUT_OFF_RSVDP_9_SHIFT                 9
#define PCIE_DBI_AMBA_LINK_TIMEOUT_OFF_RSVDP_9_MASK                  0xFFFFFE00

#define mmPCIE_DBI_AMBA_ORDERING_CTRL_OFF                            0xC028D8
/* PCIE_DBI_AMBA_ORDERING_CTRL_OFF */
#define PCIE_DBI_AMBA_ORDERING_CTRL_OFF_RSVDP_0_SHIFT                0
#define PCIE_DBI_AMBA_ORDERING_CTRL_OFF_RSVDP_0_MASK                 0x1
#define PCIE_DBI_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN_SHIFT              1
#define PCIE_DBI_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN_MASK               0x2
#define PCIE_DBI_AMBA_ORDERING_CTRL_OFF_RSVDP_2_SHIFT                2
#define PCIE_DBI_AMBA_ORDERING_CTRL_OFF_RSVDP_2_MASK                 0x4
#define PCIE_DBI_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ORDR_P_EVENT_SEL_SHIFT 3
#define PCIE_DBI_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ORDR_P_EVENT_SEL_MASK 0x18
#define PCIE_DBI_AMBA_ORDERING_CTRL_OFF_RSVDP_5_SHIFT                5
#define PCIE_DBI_AMBA_ORDERING_CTRL_OFF_RSVDP_5_MASK                 0x60
#define PCIE_DBI_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ZEROLREAD_FW_SHIFT   7
#define PCIE_DBI_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ZEROLREAD_FW_MASK    0x80
#define PCIE_DBI_AMBA_ORDERING_CTRL_OFF_RSVDP_8_SHIFT                8
#define PCIE_DBI_AMBA_ORDERING_CTRL_OFF_RSVDP_8_MASK                 0xFFFFFF00

#define mmPCIE_DBI_COHERENCY_CONTROL_1_OFF                           0xC028E0
/* PCIE_DBI_COHERENCY_CONTROL_1_OFF */
#define PCIE_DBI_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_VALUE_SHIFT     0
#define PCIE_DBI_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_VALUE_MASK      0x1
#define PCIE_DBI_COHERENCY_CONTROL_1_OFF_RSVDP_1_SHIFT               1
#define PCIE_DBI_COHERENCY_CONTROL_1_OFF_RSVDP_1_MASK                0x2
#define PCIE_DBI_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_BOUNDARY_LOW_ADDR_SHIFT 2
#define PCIE_DBI_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_BOUNDARY_LOW_ADDR_MASK 0xFFFFFFFC

#define mmPCIE_DBI_COHERENCY_CONTROL_2_OFF                           0xC028E4
/* PCIE_DBI_COHERENCY_CONTROL_2_OFF */
#define PCIE_DBI_COHERENCY_CONTROL_2_OFF_CFG_MEMTYPE_BOUNDARY_HIGH_ADDR_SHIFT 0
#define PCIE_DBI_COHERENCY_CONTROL_2_OFF_CFG_MEMTYPE_BOUNDARY_HIGH_ADDR_MASK 0xFFFFFFFF

#define mmPCIE_DBI_COHERENCY_CONTROL_3_OFF                           0xC028E8
/* PCIE_DBI_COHERENCY_CONTROL_3_OFF */
#define PCIE_DBI_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_MODE_SHIFT 3
#define PCIE_DBI_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_MODE_MASK  0x78
#define PCIE_DBI_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_MODE_SHIFT 11
#define PCIE_DBI_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_MODE_MASK  0x7800
#define PCIE_DBI_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_VALUE_SHIFT 19
#define PCIE_DBI_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_VALUE_MASK 0x780000
#define PCIE_DBI_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_VALUE_SHIFT 27
#define PCIE_DBI_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_VALUE_MASK 0x78000000

#define mmPCIE_DBI_AXI_MSTR_MSG_ADDR_LOW_OFF                         0xC028F0
/* PCIE_DBI_AXI_MSTR_MSG_ADDR_LOW_OFF */
#define PCIE_DBI_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_RESERVED_SHIFT 0
#define PCIE_DBI_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_RESERVED_MASK 0xFFF
#define PCIE_DBI_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_SHIFT 12
#define PCIE_DBI_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_MASK 0xFFFFF000

#define mmPCIE_DBI_AXI_MSTR_MSG_ADDR_HIGH_OFF                        0xC028F4
/* PCIE_DBI_AXI_MSTR_MSG_ADDR_HIGH_OFF */
#define PCIE_DBI_AXI_MSTR_MSG_ADDR_HIGH_OFF_CFG_AXIMSTR_MSG_ADDR_HIGH_SHIFT 0
#define PCIE_DBI_AXI_MSTR_MSG_ADDR_HIGH_OFF_CFG_AXIMSTR_MSG_ADDR_HIGH_MASK 0xFFFFFFFF

#define mmPCIE_DBI_PCIE_VERSION_NUMBER_OFF                           0xC028F8
/* PCIE_DBI_PCIE_VERSION_NUMBER_OFF */
#define PCIE_DBI_PCIE_VERSION_NUMBER_OFF_VERSION_NUMBER_SHIFT        0
#define PCIE_DBI_PCIE_VERSION_NUMBER_OFF_VERSION_NUMBER_MASK         0xFFFFFFFF

#define mmPCIE_DBI_PCIE_VERSION_TYPE_OFF                             0xC028FC
/* PCIE_DBI_PCIE_VERSION_TYPE_OFF */
#define PCIE_DBI_PCIE_VERSION_TYPE_OFF_VERSION_TYPE_SHIFT            0
#define PCIE_DBI_PCIE_VERSION_TYPE_OFF_VERSION_TYPE_MASK             0xFFFFFFFF

#define mmPCIE_DBI_MSIX_ADDRESS_MATCH_LOW_OFF                        0xC02940
/* PCIE_DBI_MSIX_ADDRESS_MATCH_LOW_OFF */
#define PCIE_DBI_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_EN_SHIFT 0
#define PCIE_DBI_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_EN_MASK 0x1
#define PCIE_DBI_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_RESERVED_1_SHIFT 1
#define PCIE_DBI_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_RESERVED_1_MASK 0x2
#define PCIE_DBI_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_LOW_SHIFT 2
#define PCIE_DBI_MSIX_ADDRESS_MATCH_LOW_OFF_MSIX_ADDRESS_MATCH_LOW_MASK 0xFFFFFFFC

#define mmPCIE_DBI_MSIX_ADDRESS_MATCH_HIGH_OFF                       0xC02944
/* PCIE_DBI_MSIX_ADDRESS_MATCH_HIGH_OFF */
#define PCIE_DBI_MSIX_ADDRESS_MATCH_HIGH_OFF_MSIX_ADDRESS_MATCH_HIGH_SHIFT 0
#define PCIE_DBI_MSIX_ADDRESS_MATCH_HIGH_OFF_MSIX_ADDRESS_MATCH_HIGH_MASK 0xFFFFFFFF

#define mmPCIE_DBI_MSIX_DOORBELL_OFF                                 0xC02948
/* PCIE_DBI_MSIX_DOORBELL_OFF */
#define PCIE_DBI_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VECTOR_SHIFT        0
#define PCIE_DBI_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VECTOR_MASK         0x7FF
#define PCIE_DBI_MSIX_DOORBELL_OFF_MSIX_DOORBELL_RESERVED_11_SHIFT   11
#define PCIE_DBI_MSIX_DOORBELL_OFF_MSIX_DOORBELL_RESERVED_11_MASK    0x800
#define PCIE_DBI_MSIX_DOORBELL_OFF_MSIX_DOORBELL_TC_SHIFT            12
#define PCIE_DBI_MSIX_DOORBELL_OFF_MSIX_DOORBELL_TC_MASK             0x7000
#define PCIE_DBI_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VF_ACTIVE_SHIFT     15
#define PCIE_DBI_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VF_ACTIVE_MASK      0x8000
#define PCIE_DBI_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VF_SHIFT            16
#define PCIE_DBI_MSIX_DOORBELL_OFF_MSIX_DOORBELL_VF_MASK             0xFF0000
#define PCIE_DBI_MSIX_DOORBELL_OFF_MSIX_DOORBELL_PF_SHIFT            24
#define PCIE_DBI_MSIX_DOORBELL_OFF_MSIX_DOORBELL_PF_MASK             0x1F000000
#define PCIE_DBI_MSIX_DOORBELL_OFF_MSIX_DOORBELL_RESERVED_29_31_SHIFT 29
#define PCIE_DBI_MSIX_DOORBELL_OFF_MSIX_DOORBELL_RESERVED_29_31_MASK 0xE0000000

#define mmPCIE_DBI_MSIX_RAM_CTRL_OFF                                 0xC0294C
/* PCIE_DBI_MSIX_RAM_CTRL_OFF */
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_TABLE_DS_SHIFT      0
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_TABLE_DS_MASK       0x1
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_TABLE_SD_SHIFT      1
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_TABLE_SD_MASK       0x2
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_2_7_SHIFT  2
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_2_7_MASK   0xFC
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_PBA_DS_SHIFT        8
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_PBA_DS_MASK         0x100
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_PBA_SD_SHIFT        9
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_PBA_SD_MASK         0x200
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_10_15_SHIFT 10
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_10_15_MASK 0xFC00
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_BYPASS_SHIFT        16
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_BYPASS_MASK         0x10000
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_17_23_SHIFT 17
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_17_23_MASK 0xFE0000
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_DBG_TABLE_SHIFT     24
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_DBG_TABLE_MASK      0x1000000
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_DBG_PBA_SHIFT       25
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_DBG_PBA_MASK        0x2000000
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_26_31_SHIFT 26
#define PCIE_DBI_MSIX_RAM_CTRL_OFF_MSIX_RAM_CTRL_RESERVED_26_31_MASK 0xFC000000

#define mmPCIE_DBI_PL_LTR_LATENCY_OFF                                0xC02B30
/* PCIE_DBI_PL_LTR_LATENCY_OFF */
#define PCIE_DBI_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_VALUE_SHIFT        0
#define PCIE_DBI_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_VALUE_MASK         0x3FF
#define PCIE_DBI_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_SCALE_SHIFT        10
#define PCIE_DBI_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_SCALE_MASK         0x1C00
#define PCIE_DBI_PL_LTR_LATENCY_OFF_RSVDP_13_SHIFT                   13
#define PCIE_DBI_PL_LTR_LATENCY_OFF_RSVDP_13_MASK                    0x6000
#define PCIE_DBI_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_REQUIRE_SHIFT      15
#define PCIE_DBI_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_REQUIRE_MASK       0x8000
#define PCIE_DBI_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_VALUE_SHIFT     16
#define PCIE_DBI_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_VALUE_MASK      0x3FF0000
#define PCIE_DBI_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_SCALE_SHIFT     26
#define PCIE_DBI_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_SCALE_MASK      0x1C000000
#define PCIE_DBI_PL_LTR_LATENCY_OFF_RSVDP_29_SHIFT                   29
#define PCIE_DBI_PL_LTR_LATENCY_OFF_RSVDP_29_MASK                    0x60000000
#define PCIE_DBI_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_REQUIRE_SHIFT   31
#define PCIE_DBI_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_REQUIRE_MASK    0x80000000

#define mmPCIE_DBI_AUX_CLK_FREQ_OFF                                  0xC02B40
/* PCIE_DBI_AUX_CLK_FREQ_OFF */
#define PCIE_DBI_AUX_CLK_FREQ_OFF_AUX_CLK_FREQ_SHIFT                 0
#define PCIE_DBI_AUX_CLK_FREQ_OFF_AUX_CLK_FREQ_MASK                  0x3FF
#define PCIE_DBI_AUX_CLK_FREQ_OFF_RSVDP_10_SHIFT                     10
#define PCIE_DBI_AUX_CLK_FREQ_OFF_RSVDP_10_MASK                      0xFFFFFC00

#define mmPCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF                           0xC02B70
/* PCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF */
#define PCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF_PHY_VIEWPORT_ADDR_SHIFT     0
#define PCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF_PHY_VIEWPORT_ADDR_MASK      0xFFFF
#define PCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF_PHY_VIEWPORT_NUM_SHIFT      16
#define PCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF_PHY_VIEWPORT_NUM_MASK       0xF0000
#define PCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF_PHY_VIEWPORT_READ_SHIFT     20
#define PCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF_PHY_VIEWPORT_READ_MASK      0x100000
#define PCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF_PHY_VIEWPORT_BCWR_SHIFT     21
#define PCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF_PHY_VIEWPORT_BCWR_MASK      0x200000
#define PCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF_PHY_VIEWPORT_TIMEOUT_DISABLE_SHIFT 22
#define PCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF_PHY_VIEWPORT_TIMEOUT_DISABLE_MASK 0x400000
#define PCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF_RSVDP_23_SHIFT              23
#define PCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF_RSVDP_23_MASK               0x3F800000
#define PCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF_PHY_VIEWPORT_STATUS_SHIFT   30
#define PCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF_PHY_VIEWPORT_STATUS_MASK    0x40000000
#define PCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF_PHY_VIEWPORT_PENDING_SHIFT  31
#define PCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF_PHY_VIEWPORT_PENDING_MASK   0x80000000

#define mmPCIE_DBI_PHY_VIEWPORT_DATA_OFF                             0xC02B74
/* PCIE_DBI_PHY_VIEWPORT_DATA_OFF */
#define PCIE_DBI_PHY_VIEWPORT_DATA_OFF_PHY_VIEWPORT_DATA_SHIFT       0
#define PCIE_DBI_PHY_VIEWPORT_DATA_OFF_PHY_VIEWPORT_DATA_MASK        0xFFFF
#define PCIE_DBI_PHY_VIEWPORT_DATA_OFF_RSVDP_16_SHIFT                16
#define PCIE_DBI_PHY_VIEWPORT_DATA_OFF_RSVDP_16_MASK                 0xFFFF0000

#define mmPCIE_DBI_GEN4_LANE_MARGINING_1_OFF                         0xC02B80
/* PCIE_DBI_GEN4_LANE_MARGINING_1_OFF */
#define PCIE_DBI_GEN4_LANE_MARGINING_1_OFF_MARGINING_NUM_TIMING_STEPS_SHIFT 0
#define PCIE_DBI_GEN4_LANE_MARGINING_1_OFF_MARGINING_NUM_TIMING_STEPS_MASK 0x3F
#define PCIE_DBI_GEN4_LANE_MARGINING_1_OFF_RSVDP_6_SHIFT             6
#define PCIE_DBI_GEN4_LANE_MARGINING_1_OFF_RSVDP_6_MASK              0xC0
#define PCIE_DBI_GEN4_LANE_MARGINING_1_OFF_MARGINING_MAX_TIMING_OFFSET_SHIFT 8
#define PCIE_DBI_GEN4_LANE_MARGINING_1_OFF_MARGINING_MAX_TIMING_OFFSET_MASK 0x3F00
#define PCIE_DBI_GEN4_LANE_MARGINING_1_OFF_RSVDP_14_SHIFT            14
#define PCIE_DBI_GEN4_LANE_MARGINING_1_OFF_RSVDP_14_MASK             0xC000
#define PCIE_DBI_GEN4_LANE_MARGINING_1_OFF_MARGINING_NUM_VOLTAGE_STEPS_SHIFT 16
#define PCIE_DBI_GEN4_LANE_MARGINING_1_OFF_MARGINING_NUM_VOLTAGE_STEPS_MASK 0x7F0000
#define PCIE_DBI_GEN4_LANE_MARGINING_1_OFF_RSVDP_23_SHIFT            23
#define PCIE_DBI_GEN4_LANE_MARGINING_1_OFF_RSVDP_23_MASK             0x800000
#define PCIE_DBI_GEN4_LANE_MARGINING_1_OFF_MARGINING_MAX_VOLTAGE_OFFSET_SHIFT 24
#define PCIE_DBI_GEN4_LANE_MARGINING_1_OFF_MARGINING_MAX_VOLTAGE_OFFSET_MASK 0x3F000000
#define PCIE_DBI_GEN4_LANE_MARGINING_1_OFF_RSVDP_30_SHIFT            30
#define PCIE_DBI_GEN4_LANE_MARGINING_1_OFF_RSVDP_30_MASK             0xC0000000

#define mmPCIE_DBI_GEN4_LANE_MARGINING_2_OFF                         0xC02B84
/* PCIE_DBI_GEN4_LANE_MARGINING_2_OFF */
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_MARGINING_SAMPLE_RATE_VOLTAGE_SHIFT 0
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_MARGINING_SAMPLE_RATE_VOLTAGE_MASK 0x3F
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_RSVDP_6_SHIFT             6
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_RSVDP_6_MASK              0xC0
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_MARGINING_SAMPLE_RATE_TIMING_SHIFT 8
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_MARGINING_SAMPLE_RATE_TIMING_MASK 0x3F00
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_RSVDP_14_SHIFT            14
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_RSVDP_14_MASK             0xC000
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_MARGINING_MAXLANES_SHIFT  16
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_MARGINING_MAXLANES_MASK   0x1F0000
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_RSVDP_21_SHIFT            21
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_RSVDP_21_MASK             0xE00000
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_MARGINING_VOLTAGE_SUPPORTED_SHIFT 24
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_MARGINING_VOLTAGE_SUPPORTED_MASK 0x1000000
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_MARGINING_IND_UP_DOWN_VOLTAGE_SHIFT 25
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_MARGINING_IND_UP_DOWN_VOLTAGE_MASK 0x2000000
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_MARGINING_IND_LEFT_RIGHT_TIMING_SHIFT 26
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_MARGINING_IND_LEFT_RIGHT_TIMING_MASK 0x4000000
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_MARGINING_SAMPLE_REPORTING_METHOD_SHIFT 27
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_MARGINING_SAMPLE_REPORTING_METHOD_MASK 0x8000000
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_MARGINING_IND_ERROR_SAMPLER_SHIFT 28
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_MARGINING_IND_ERROR_SAMPLER_MASK 0x10000000
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_RSVDP_29_SHIFT            29
#define PCIE_DBI_GEN4_LANE_MARGINING_2_OFF_RSVDP_29_MASK             0xE0000000

#define mmPCIE_DBI_RX_SERIALIZATION_Q_CTRL_OFF                       0xC02C00
/* PCIE_DBI_RX_SERIALIZATION_Q_CTRL_OFF */
#define PCIE_DBI_RX_SERIALIZATION_Q_CTRL_OFF_ALMOST_FULL_THRESHOLD_SHIFT 0
#define PCIE_DBI_RX_SERIALIZATION_Q_CTRL_OFF_ALMOST_FULL_THRESHOLD_MASK 0xFFF
#define PCIE_DBI_RX_SERIALIZATION_Q_CTRL_OFF_RSVDP_12_SHIFT          12
#define PCIE_DBI_RX_SERIALIZATION_Q_CTRL_OFF_RSVDP_12_MASK           0xF000
#define PCIE_DBI_RX_SERIALIZATION_Q_CTRL_OFF_ALMOST_FULL_THRESHOLD_ADJ_VAL_SHIFT 16
#define PCIE_DBI_RX_SERIALIZATION_Q_CTRL_OFF_ALMOST_FULL_THRESHOLD_ADJ_VAL_MASK 0xFFF0000
#define PCIE_DBI_RX_SERIALIZATION_Q_CTRL_OFF_RSVDP_28_SHIFT          28
#define PCIE_DBI_RX_SERIALIZATION_Q_CTRL_OFF_RSVDP_28_MASK           0x30000000
#define PCIE_DBI_RX_SERIALIZATION_Q_CTRL_OFF_ALMOST_FULL_THRESHOLD_ADJ_SIGN_SHIFT 30
#define PCIE_DBI_RX_SERIALIZATION_Q_CTRL_OFF_ALMOST_FULL_THRESHOLD_ADJ_SIGN_MASK 0x40000000
#define PCIE_DBI_RX_SERIALIZATION_Q_CTRL_OFF_RX_SERIALIZATION_OVFLW_PRVNTN_EN_SHIFT 31
#define PCIE_DBI_RX_SERIALIZATION_Q_CTRL_OFF_RX_SERIALIZATION_OVFLW_PRVNTN_EN_MASK 0x80000000

#endif /* ASIC_REG_PCIE_DBI_H_ */

