# VHDL
Este repositorio contiene diseÃ±os desarrollados en VHDL junto con sus respectivos testbenches para verificaciÃ³n funcional mediante simulaciÃ³n y pruebas fÃ­sicas. Cada una de las pruebas fÃ­sicas han sido implementadas en un FPGA **DE10-Lite**.

## ğŸ“ Estructura del repositorio

El repositorio estÃ¡ dividido en distintos niveles de complejidad:

- ğŸ“‚ **BÃ¡sico:** Ejercicios fundamentales para comprender la sintaxis de VHDL y construir una base sÃ³lida.
- ğŸ“‚ **Medio:** DiseÃ±os que aplican conceptos bÃ¡sicos en mÃ³dulos prÃ¡cticos como flip-flops, divisores de frecuencia, y mÃ¡quinas de estados (FSM).
- ğŸ“‚ **Avanzado:** ImplementaciÃ³n de protocolos de comunicaciÃ³n utilizando los fundamentos de niveles anteriores.
- ğŸ“‚ **Miniproyectos:** Aplicaciones prÃ¡cticas que integran los conocimientos de todos los niveles.


## ğŸ§ª ğŸ’» Pruebas en simulaciÃ³n
Para la simulaciÃ³n de los cÃ³digos se desarrollaron en los softwares ghdl y gtkwave.
- **GHDL:** Compilar las entidades y testbench.
- **GTKWAVE:** Visualizar seÃ±ales y resultados en forma de onda.

### ğŸ’» Comandos para compilar y simular las entidades 

```bash
# Compilar entidades con ghdl
ghdl -a MidiseÃ±o.vhd
ghdl -a MidiseÃ±o_TB.vhd

#Elaborar la simulacion de la entidad
ghdl -e MidiseÃ±o_TB

#Ejecutar simulaciÃ³n y generar el archivo vcd 
ghdl -r MidiseÃ±o_TB --vcd=Testbench.vcd

# Visualizar testbench en forma de onda
gtkwave Testbench.vcd 

# Para utilizar algÃºn estÃ¡ndar de vhdl ej. 2008
ghdl -a --std=08 MidiseÃ±o.vhd
ghdl -a --std=08 MidiseÃ±o_TB.vhd
ghdl -e --std=08 .....
ghdl -r --std=08 ....
```

## âš ï¸ Los cÃ³digos presentados en este repositorio estan desarrollados bajo el estandar vhdl 2008 âš ï¸ 
Los mÃ³dulos fueron desarrollados bajo este estandar por lo que si no se especifica algunos de los comandos o librerias puede que no esten disponibles en otros estandares diferentes por lo que puede generar errores en los compilados âŒ .

### âš™ï¸  Para automatizaciÃ³n de compilado y simulaciÃ³n ğŸ’»ğŸ“‰ 
A medida que los diseÃ±os se vuelven mÃ¡s complejos y requieren instanciaciÃ³n de mÃºltiples entidades, es necesario que todas estas sean compiladas previo a la compilaciÃ³n del diseÃ±o principal.<br>
Para automatizar el proceso, en algunos de los proyectos se incluyen archivos `.bat` que permiten compilar, ejeutar la simulaciÃ³n de forma automatica.<br>
En el repositorio ğŸ”— [FPGA-Scripts-AutomatizaciÃ³n](https://github.com/CesarMirandaAlberto/FPGA-Scripts-Automatizacion.git) se explican a detalle los casos en que se aplica cada plantilla. <br>
### âš ï¸ Leer readme de cada nivel âš ï¸
Dado que varios de los mÃ³dulos instancian el mismo diseÃ±o, para evitar redundancia y subir cÃ³digos repetidos se especifican que plantilla es la adecuada para compilar y visualizar los mÃ³dulos, por ejemplo el sumador de 4 bits que instancia al sumador completo y a su vez al medio sumador todos estos diseÃ±os deben de estar en la misma carpeta que el mÃ³dulo top por lo que por consecuente se duplicarian los cÃ³digos.
