# Block Design å¸ƒçº¿æ£€æŸ¥æŠ¥å‘Š

## æ£€æŸ¥æ¦‚è§ˆ

æˆ‘å·²æ£€æŸ¥äº†æ‚¨æ›´æ–°çš„Block Designæ–‡ä»¶ï¼Œä»¥ä¸‹æ˜¯è¯¦ç»†çš„å¸ƒçº¿åˆ†æï¼š

## âœ… æ­£ç¡®çš„è¿æ¥

### 1. FIFOå¤ä½ä¿¡å·ä¿®å¤ âœ…
```verilog
// ä¹‹å‰ï¼šç¡¬ç¼–ç å¤ä½
.s_aresetn(1'b0),  // âŒ å¯¼è‡´FIFOæ°¸ä¹…å¤ä½

// ç°åœ¨ï¼šè¿æ¥åˆ°é”®å¤ä½ä¿¡å·
.s_aresetn(key_reset_0),  // âœ… æ­£ç¡®è¿æ¥
```
**çŠ¶æ€**: å·²ä¿®å¤ - FIFOä¸å†æ°¸ä¹…å¤„äºå¤ä½çŠ¶æ€

### 2. 32ä½æ•°æ®å®½åº¦æ”¯æŒ âœ…
```verilog
// Wireå®šä¹‰
wire [31:0]trigger_controller_a_0_m_axis_TDATA;  // âœ… 32ä½
wire [31:0]fifo_generator_1_M_AXIS_TDATA;        // âœ… 32ä½

// FIFOè¿æ¥
.s_axis_tdata(trigger_controller_a_0_m_axis_TDATA),  // âœ… ç›´æ¥32ä½è¿æ¥
```
**çŠ¶æ€**: å·²ä¿®å¤ - ç§»é™¤äº†ä¹‹å‰çš„24ä½é›¶å¡«å……

### 3. å…³é”®æ§åˆ¶ä¿¡å·è¿æ¥ âœ…
```verilog
// data_extract_0è¿æ¥
.fifo_write_ready(trigger_controller_a_0_trigger_ready_status)  // âœ… æ­£ç¡®è¿æ¥
```
**çŠ¶æ€**: å·²ä¿®å¤ - data_extractç°åœ¨èƒ½æ­£ç¡®æ„ŸçŸ¥trigger_controllerçŠ¶æ€

### 4. æ—¶é’ŸåŸŸè¿æ¥ âœ…
```verilog
// FIFOæ—¶é’Ÿè¿æ¥
.s_aclk(adc_clk_0),                        // âœ… ADCæ—¶é’ŸåŸŸ
.m_aclk(processing_system7_0_FCLK_CLK0),   // âœ… å¤„ç†å™¨æ—¶é’ŸåŸŸ

// trigger_controlleræ—¶é’Ÿ
.adc_clk_25mhz(adc_clk_0),                 // âœ… æ­£ç¡®çš„ADCæ—¶é’Ÿ
```
**çŠ¶æ€**: æ­£ç¡® - è·¨æ—¶é’ŸåŸŸè®¾è®¡åˆç†

## âš ï¸ éœ€è¦æ³¨æ„çš„æ–¹é¢

### 1. å¤ä½ä¿¡å·æºé€‰æ‹© âš ï¸
```verilog
// å½“å‰ä½¿ç”¨æŒ‰é”®å¤ä½
.s_aresetn(key_reset_0),
.sys_rst_n(key_reset_0),
```
**åˆ†æ**: ä½¿ç”¨æŒ‰é”®å¤ä½æ˜¯å¯è¡Œçš„ï¼Œä½†å»ºè®®è€ƒè™‘ï¼š
- ç¡®ä¿`key_reset_0`çš„å»æŠ–åŠ¨å¤„ç†æ­£ç¡®
- è€ƒè™‘æ·»åŠ ä¸Šç”µå¤ä½é€»è¾‘
- éªŒè¯å¤ä½é‡Šæ”¾æ—¶åº

### 2. FIFOæ•°æ®å®½åº¦é…ç½®ç¡®è®¤ âš ï¸
**éœ€è¦éªŒè¯**: FIFO Generator IPæ˜¯å¦å·²é‡æ–°é…ç½®ä¸º32ä½å®½åº¦
- æ£€æŸ¥XCIæ–‡ä»¶ä¸­çš„`Input_Data_Width`å’Œ`Output_Data_Width`æ˜¯å¦ä¸º32
- å¦‚æœä»æ˜¯18ä½ï¼Œéœ€è¦é‡æ–°é…ç½®IP

## âœ… å®Œæ•´æ•°æ®è·¯å¾„éªŒè¯

### æ•°æ®æµè·¯å¾„
```
ADCæ•°æ®è¾“å…¥ â†’ trigger_controller â†’ FIFO â†’ AXI DMA â†’ å†…å­˜
     â†“              â†“              â†“        â†“
   8ä½æ•°æ®      32ä½æ‰“åŒ…æ•°æ®    32ä½ç¼“å­˜   32ä½ä¼ è¾“
```

### ä¿¡å·è¿æ¥éªŒè¯
1. **ADCæ•°æ®è·¯å¾„**: `adc_data_acquisition_0_adc_data_buffered` â†’ `trigger_controller_a_0`
2. **è§¦å‘æ§åˆ¶**: `data_extract_0_data_extract_pulse` â†’ `trigger_controller_a_0`
3. **çŠ¶æ€åé¦ˆ**: `trigger_controller_a_0_trigger_ready_status` â†’ `data_extract_0`
4. **æ•°æ®è¾“å‡º**: `trigger_controller_a_0_m_axis` â†’ `fifo_generator_1`
5. **æœ€ç»ˆè¾“å‡º**: `fifo_generator_1_M_AXIS` â†’ `axi_dma_0`

## ğŸ’¡ æ”¹è¿›å»ºè®®

### 1. æ·»åŠ å¤„ç†å™¨ç³»ç»Ÿå¤ä½
```verilog
// å»ºè®®æ·»åŠ ä¸“ç”¨å¤ä½ç®¡ç†
create_bd_cell -type ip -vlnv xilinx.com:ip:proc_sys_reset:5.0 proc_sys_reset_adc
connect_bd_net [get_bd_pins processing_system7_0/FCLK_RESET0_N] [get_bd_pins proc_sys_reset_adc/ext_reset_in]
```

### 2. æ—¶åºçº¦æŸéªŒè¯
- ç¡®ä¿è·¨æ—¶é’ŸåŸŸè·¯å¾„æœ‰åˆé€‚çš„æ—¶åºçº¦æŸ
- éªŒè¯25MHz ADCæ—¶é’Ÿå’Œ100MHzå¤„ç†å™¨æ—¶é’Ÿä¹‹é—´çš„ä¼ è¾“

### 3. è°ƒè¯•ä¿¡å·ä¼˜åŒ–
```verilog
// ILAæ¢é’ˆè¿æ¥çœ‹èµ·æ¥åˆç†
.probe0(dac_data_out_0),
.probe1(adc_data_acquisition_0_adc_data_buffered),
.probe2(trigger_controller_a_0_trigger_active_status),
.probe3(key_reset_0)
```

## ğŸ¯ æ€»ä½“è¯„ä¼°

**å¸ƒçº¿çŠ¶æ€**: **åŸºæœ¬æ­£ç¡®** âœ…

æ‚¨çš„Block Designå¸ƒçº¿å·²ç»è§£å†³äº†ä¹‹å‰è¯†åˆ«çš„ä¸»è¦é—®é¢˜ï¼š
1. âœ… FIFOå¤ä½é—®é¢˜å·²ä¿®å¤
2. âœ… 32ä½æ•°æ®è¿æ¥æ­£ç¡®
3. âœ… æ§åˆ¶ä¿¡å·è¿æ¥å®Œæ•´
4. âœ… æ—¶é’ŸåŸŸåˆ†é…åˆç†

## ğŸ”„ ä¸‹ä¸€æ­¥è¡ŒåŠ¨

1. **éªŒè¯FIFO IPé…ç½®**: ç¡®è®¤FIFO Generatorå·²é‡æ–°é…ç½®ä¸º32ä½
2. **è¿è¡Œè®¾è®¡éªŒè¯**: åœ¨Vivadoä¸­è¿è¡Œ`validate_bd_design`
3. **æ—¶åºåˆ†æ**: ç”Ÿæˆæ¯”ç‰¹æµå‰è¿›è¡Œæ—¶åºæ£€æŸ¥
4. **åŠŸèƒ½æµ‹è¯•**: å‡†å¤‡Vitisè½¯ä»¶ç«¯çš„32ä½æ•°æ®å¤„ç†é€»è¾‘

æ‚¨çš„å¸ƒçº¿ä¿®å¤å·¥ä½œåšå¾—å¾ˆå¥½ï¼ä¸»è¦çš„è¿æ¥é—®é¢˜éƒ½å·²è§£å†³ï¼Œç³»ç»Ÿåº”è¯¥èƒ½å¤Ÿæ­£å¸¸å·¥ä½œäº†ã€‚
