

================================================================
== Vitis HLS Report for 'eclair'
================================================================
* Date:           Fri Nov 14 06:16:35 2025

* Version:        2024.1 (Build 5069499 on May 21 2024)
* Project:        eclair
* Solution:       solution (Vivado IP Flow Target)
* Product family: virtexuplus
* Target device:  xcvu13p-flga2577-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  5.00 ns|  3.627 ns|     1.35 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |       25|      164|  0.125 us|  0.820 us|   26|  165|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        +---------------------------------------+----------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |                                       |                            |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
        |                Instance               |           Module           |   min   |   max   |    min    |    max    | min | max |   Type  |
        +---------------------------------------+----------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |grp_forward_layer_4_2_s_fu_200         |forward_layer_4_2_s         |       90|      162|   0.450 us|   0.810 us|   90|  162|       no|
        |grp_backward_input_4_2_float_s_fu_316  |backward_input_4_2_float_s  |       17|       17|  85.000 ns|  85.000 ns|    8|    8|      yes|
        +---------------------------------------+----------------------------+---------+---------+-----------+-----------+-----+-----+---------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+-------+---------+---------+------+
|         Name        | BRAM_18K|  DSP  |    FF   |   LUT   | URAM |
+---------------------+---------+-------+---------+---------+------+
|DSP                  |        -|      -|        -|        -|     -|
|Expression           |        -|      -|        0|        9|     -|
|FIFO                 |        -|      -|        -|        -|     -|
|Instance             |        -|     80|    12166|    13188|     -|
|Memory               |        -|      -|     1152|     1572|     -|
|Multiplexer          |        -|      -|        0|     3899|     -|
|Register             |        -|      -|      246|        -|     -|
+---------------------+---------+-------+---------+---------+------+
|Total                |        0|     80|    13564|    18668|     0|
+---------------------+---------+-------+---------+---------+------+
|Available SLR        |     1344|   3072|   864000|   432000|   320|
+---------------------+---------+-------+---------+---------+------+
|Utilization SLR (%)  |        0|      2|        1|        4|     0|
+---------------------+---------+-------+---------+---------+------+
|Available            |     5376|  12288|  3456000|  1728000|  1280|
+---------------------+---------+-------+---------+---------+------+
|Utilization (%)      |        0|     ~0|       ~0|        1|     0|
+---------------------+---------+-------+---------+---------+------+

+ Detail: 
    * Instance: 
    +-----------------------------------------+------------------------------------+---------+----+------+------+-----+
    |                 Instance                |               Module               | BRAM_18K| DSP|  FF  |  LUT | URAM|
    +-----------------------------------------+------------------------------------+---------+----+------+------+-----+
    |grp_backward_input_4_2_float_s_fu_316    |backward_input_4_2_float_s          |        0|   0|  3275|  4125|    0|
    |faddfsub_32ns_32ns_32_5_full_dsp_1_U356  |faddfsub_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|   220|    0|
    |faddfsub_32ns_32ns_32_5_full_dsp_1_U358  |faddfsub_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|   220|    0|
    |faddfsub_32ns_32ns_32_5_full_dsp_1_U359  |faddfsub_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|   220|    0|
    |faddfsub_32ns_32ns_32_5_full_dsp_1_U360  |faddfsub_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|   220|    0|
    |faddfsub_32ns_32ns_32_5_full_dsp_1_U361  |faddfsub_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|   220|    0|
    |faddfsub_32ns_32ns_32_5_full_dsp_1_U362  |faddfsub_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|   220|    0|
    |faddfsub_32ns_32ns_32_5_full_dsp_1_U363  |faddfsub_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|   220|    0|
    |faddfsub_32ns_32ns_32_5_full_dsp_1_U364  |faddfsub_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|   220|    0|
    |faddfsub_32ns_32ns_32_5_full_dsp_1_U365  |faddfsub_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|   220|    0|
    |faddfsub_32ns_32ns_32_5_full_dsp_1_U366  |faddfsub_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|   220|    0|
    |faddfsub_32ns_32ns_32_5_full_dsp_1_U367  |faddfsub_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|   220|    0|
    |faddfsub_32ns_32ns_32_5_full_dsp_1_U368  |faddfsub_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|   220|    0|
    |faddfsub_32ns_32ns_32_5_full_dsp_1_U369  |faddfsub_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|   220|    0|
    |faddfsub_32ns_32ns_32_5_full_dsp_1_U370  |faddfsub_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|   220|    0|
    |faddfsub_32ns_32ns_32_5_full_dsp_1_U371  |faddfsub_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|   220|    0|
    |faddfsub_32ns_32ns_32_5_full_dsp_1_U372  |faddfsub_32ns_32ns_32_5_full_dsp_1  |        0|   2|   205|   220|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U357       |fmul_32ns_32ns_32_4_max_dsp_1       |        0|   3|   143|    78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U373       |fmul_32ns_32ns_32_4_max_dsp_1       |        0|   3|   143|    78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U374       |fmul_32ns_32ns_32_4_max_dsp_1       |        0|   3|   143|    78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U375       |fmul_32ns_32ns_32_4_max_dsp_1       |        0|   3|   143|    78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U376       |fmul_32ns_32ns_32_4_max_dsp_1       |        0|   3|   143|    78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U377       |fmul_32ns_32ns_32_4_max_dsp_1       |        0|   3|   143|    78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U378       |fmul_32ns_32ns_32_4_max_dsp_1       |        0|   3|   143|    78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U379       |fmul_32ns_32ns_32_4_max_dsp_1       |        0|   3|   143|    78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U380       |fmul_32ns_32ns_32_4_max_dsp_1       |        0|   3|   143|    78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U381       |fmul_32ns_32ns_32_4_max_dsp_1       |        0|   3|   143|    78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U382       |fmul_32ns_32ns_32_4_max_dsp_1       |        0|   3|   143|    78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U383       |fmul_32ns_32ns_32_4_max_dsp_1       |        0|   3|   143|    78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U384       |fmul_32ns_32ns_32_4_max_dsp_1       |        0|   3|   143|    78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U385       |fmul_32ns_32ns_32_4_max_dsp_1       |        0|   3|   143|    78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U386       |fmul_32ns_32ns_32_4_max_dsp_1       |        0|   3|   143|    78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U387       |fmul_32ns_32ns_32_4_max_dsp_1       |        0|   3|   143|    78|    0|
    |grp_forward_layer_4_2_s_fu_200           |forward_layer_4_2_s                 |        0|   0|  3323|  4295|    0|
    +-----------------------------------------+------------------------------------+---------+----+------+------+-----+
    |Total                                    |                                    |        0|  80| 12166| 13188|    0|
    +-----------------------------------------+------------------------------------+---------+----+------+------+-----+

    * DSP: 
    N/A

    * Memory: 
    +----------------+---------------------------------+---------+----+-----+-----+------+-----+------+-------------+
    |     Memory     |              Module             | BRAM_18K| FF | LUT | URAM| Words| Bits| Banks| W*Bits*Banks|
    +----------------+---------------------------------+---------+----+-----+-----+------+-----+------+-------------+
    |LUT_B0_U        |LUT_B0_ROM_1P_LUTRAM_1R          |        0|  32|  129|    0|   256|   32|     1|         8192|
    |LUT_B1_U        |LUT_B1_ROM_1P_LUTRAM_1R          |        0|  32|  129|    0|   256|   32|     1|         8192|
    |LUT_B2_U        |LUT_B2_ROM_1P_LUTRAM_1R          |        0|  32|  129|    0|   256|   32|     1|         8192|
    |LUT_B3_U        |LUT_B3_ROM_1P_LUTRAM_1R          |        0|  32|  129|    0|   256|   32|     1|         8192|
    |p_ZL1P_0_0_0_U  |p_ZL1P_0_0_0_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_0_0_1_U  |p_ZL1P_0_0_1_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_0_0_2_U  |p_ZL1P_0_0_2_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_0_0_3_U  |p_ZL1P_0_0_3_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_0_1_0_U  |p_ZL1P_0_1_0_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_0_1_1_U  |p_ZL1P_0_1_1_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_0_1_2_U  |p_ZL1P_0_1_2_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_0_1_3_U  |p_ZL1P_0_1_3_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_0_2_0_U  |p_ZL1P_0_2_0_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_0_2_1_U  |p_ZL1P_0_2_1_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_0_2_2_U  |p_ZL1P_0_2_2_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_0_2_3_U  |p_ZL1P_0_2_3_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_0_3_0_U  |p_ZL1P_0_3_0_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_0_3_1_U  |p_ZL1P_0_3_1_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_0_3_2_U  |p_ZL1P_0_3_2_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_0_3_3_U  |p_ZL1P_0_3_3_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_1_0_0_U  |p_ZL1P_1_0_0_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_1_0_1_U  |p_ZL1P_1_0_1_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_1_0_2_U  |p_ZL1P_1_0_2_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_1_0_3_U  |p_ZL1P_1_0_3_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_1_1_0_U  |p_ZL1P_1_1_0_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_1_1_1_U  |p_ZL1P_1_1_1_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_1_1_2_U  |p_ZL1P_1_1_2_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_1_1_3_U  |p_ZL1P_1_1_3_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_1_2_0_U  |p_ZL1P_1_2_0_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_1_2_1_U  |p_ZL1P_1_2_1_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_1_2_2_U  |p_ZL1P_1_2_2_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_1_2_3_U  |p_ZL1P_1_2_3_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_1_3_0_U  |p_ZL1P_1_3_0_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_1_3_1_U  |p_ZL1P_1_3_1_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_1_3_2_U  |p_ZL1P_1_3_2_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    |p_ZL1P_1_3_3_U  |p_ZL1P_1_3_3_RAM_2P_LUTRAM_1R1W  |        0|  32|   33|    0|     2|   32|     1|           64|
    +----------------+---------------------------------+---------+----+-----+-----+------+-----+------+-------------+
    |Total           |                                 |        0|1152| 1572|    0|  1088| 1152|    36|        34816|
    +----------------+---------------------------------+---------+----+-----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------+----------+----+---+----+------------+------------+
    |    Variable Name    | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------+----------+----+---+----+------------+------------+
    |icmp_ln39_fu_426_p2  |      icmp|   0|  0|   9|           2|           1|
    +---------------------+----------+----+---+----+------------+------------+
    |Total                |          |   0|  0|   9|           2|           1|
    +---------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------+-----+-----------+-----+-----------+
    |          Name         | LUT | Input Size| Bits| Total Bits|
    +-----------------------+-----+-----------+-----+-----------+
    |LUT_B0_address0        |   14|          3|    8|         24|
    |LUT_B0_ce0             |   14|          3|    1|          3|
    |LUT_B1_address0        |   14|          3|    8|         24|
    |LUT_B1_ce0             |   14|          3|    1|          3|
    |LUT_B2_address0        |   14|          3|    8|         24|
    |LUT_B2_ce0             |   14|          3|    1|          3|
    |LUT_B3_address0        |   14|          3|    8|         24|
    |LUT_B3_ce0             |   14|          3|    1|          3|
    |ap_NS_fsm              |  139|         28|    1|         28|
    |grp_fu_486_ce          |   14|          3|    1|          3|
    |grp_fu_486_opcode      |   14|          3|    2|          6|
    |grp_fu_486_p0          |   14|          3|   32|         96|
    |grp_fu_486_p1          |   14|          3|   32|         96|
    |grp_fu_490_ce          |   14|          3|    1|          3|
    |grp_fu_490_p0          |   14|          3|   32|         96|
    |grp_fu_490_p1          |   14|          3|   32|         96|
    |grp_fu_494_ce          |   14|          3|    1|          3|
    |grp_fu_494_opcode      |   14|          3|    2|          6|
    |grp_fu_494_p0          |   14|          3|   32|         96|
    |grp_fu_494_p1          |   14|          3|   32|         96|
    |grp_fu_498_ce          |   14|          3|    1|          3|
    |grp_fu_498_opcode      |   14|          3|    2|          6|
    |grp_fu_498_p0          |   14|          3|   32|         96|
    |grp_fu_498_p1          |   14|          3|   32|         96|
    |grp_fu_502_ce          |   14|          3|    1|          3|
    |grp_fu_502_opcode      |   14|          3|    2|          6|
    |grp_fu_502_p0          |   14|          3|   32|         96|
    |grp_fu_502_p1          |   14|          3|   32|         96|
    |grp_fu_506_ce          |   14|          3|    1|          3|
    |grp_fu_506_opcode      |   14|          3|    2|          6|
    |grp_fu_506_p0          |   14|          3|   32|         96|
    |grp_fu_506_p1          |   14|          3|   32|         96|
    |grp_fu_510_ce          |   14|          3|    1|          3|
    |grp_fu_510_opcode      |   14|          3|    2|          6|
    |grp_fu_510_p0          |   14|          3|   32|         96|
    |grp_fu_510_p1          |   14|          3|   32|         96|
    |grp_fu_514_ce          |   14|          3|    1|          3|
    |grp_fu_514_opcode      |   14|          3|    2|          6|
    |grp_fu_514_p0          |   14|          3|   32|         96|
    |grp_fu_514_p1          |   14|          3|   32|         96|
    |grp_fu_518_ce          |   14|          3|    1|          3|
    |grp_fu_518_opcode      |   14|          3|    2|          6|
    |grp_fu_518_p0          |   14|          3|   32|         96|
    |grp_fu_518_p1          |   14|          3|   32|         96|
    |grp_fu_522_ce          |   14|          3|    1|          3|
    |grp_fu_522_opcode      |   14|          3|    2|          6|
    |grp_fu_522_p0          |   14|          3|   32|         96|
    |grp_fu_522_p1          |   14|          3|   32|         96|
    |grp_fu_526_ce          |   14|          3|    1|          3|
    |grp_fu_526_opcode      |   14|          3|    2|          6|
    |grp_fu_526_p0          |   14|          3|   32|         96|
    |grp_fu_526_p1          |   14|          3|   32|         96|
    |grp_fu_530_ce          |   14|          3|    1|          3|
    |grp_fu_530_opcode      |   14|          3|    2|          6|
    |grp_fu_530_p0          |   14|          3|   32|         96|
    |grp_fu_530_p1          |   14|          3|   32|         96|
    |grp_fu_534_ce          |   14|          3|    1|          3|
    |grp_fu_534_opcode      |   14|          3|    2|          6|
    |grp_fu_534_p0          |   14|          3|   32|         96|
    |grp_fu_534_p1          |   14|          3|   32|         96|
    |grp_fu_538_ce          |   14|          3|    1|          3|
    |grp_fu_538_opcode      |   14|          3|    2|          6|
    |grp_fu_538_p0          |   14|          3|   32|         96|
    |grp_fu_538_p1          |   14|          3|   32|         96|
    |grp_fu_542_ce          |   14|          3|    1|          3|
    |grp_fu_542_opcode      |   14|          3|    2|          6|
    |grp_fu_542_p0          |   14|          3|   32|         96|
    |grp_fu_542_p1          |   14|          3|   32|         96|
    |grp_fu_546_ce          |   14|          3|    1|          3|
    |grp_fu_546_opcode      |   14|          3|    2|          6|
    |grp_fu_546_p0          |   14|          3|   32|         96|
    |grp_fu_546_p1          |   14|          3|   32|         96|
    |grp_fu_550_ce          |   14|          3|    1|          3|
    |grp_fu_550_opcode      |   14|          3|    2|          6|
    |grp_fu_550_p0          |   14|          3|   32|         96|
    |grp_fu_550_p1          |   14|          3|   32|         96|
    |grp_fu_554_ce          |   14|          3|    1|          3|
    |grp_fu_554_p0          |   14|          3|   32|         96|
    |grp_fu_554_p1          |   14|          3|   32|         96|
    |grp_fu_558_ce          |   14|          3|    1|          3|
    |grp_fu_558_p0          |   14|          3|   32|         96|
    |grp_fu_558_p1          |   14|          3|   32|         96|
    |grp_fu_562_ce          |   14|          3|    1|          3|
    |grp_fu_562_p0          |   14|          3|   32|         96|
    |grp_fu_562_p1          |   14|          3|   32|         96|
    |grp_fu_566_ce          |   14|          3|    1|          3|
    |grp_fu_566_p0          |   14|          3|   32|         96|
    |grp_fu_566_p1          |   14|          3|   32|         96|
    |grp_fu_570_ce          |   14|          3|    1|          3|
    |grp_fu_570_p0          |   14|          3|   32|         96|
    |grp_fu_570_p1          |   14|          3|   32|         96|
    |grp_fu_574_ce          |   14|          3|    1|          3|
    |grp_fu_574_p0          |   14|          3|   32|         96|
    |grp_fu_574_p1          |   14|          3|   32|         96|
    |grp_fu_578_ce          |   14|          3|    1|          3|
    |grp_fu_578_p0          |   14|          3|   32|         96|
    |grp_fu_578_p1          |   14|          3|   32|         96|
    |grp_fu_582_ce          |   14|          3|    1|          3|
    |grp_fu_582_p0          |   14|          3|   32|         96|
    |grp_fu_582_p1          |   14|          3|   32|         96|
    |grp_fu_586_ce          |   14|          3|    1|          3|
    |grp_fu_586_p0          |   14|          3|   32|         96|
    |grp_fu_586_p1          |   14|          3|   32|         96|
    |grp_fu_590_ce          |   14|          3|    1|          3|
    |grp_fu_590_p0          |   14|          3|   32|         96|
    |grp_fu_590_p1          |   14|          3|   32|         96|
    |grp_fu_594_ce          |   14|          3|    1|          3|
    |grp_fu_594_p0          |   14|          3|   32|         96|
    |grp_fu_594_p1          |   14|          3|   32|         96|
    |grp_fu_598_ce          |   14|          3|    1|          3|
    |grp_fu_598_p0          |   14|          3|   32|         96|
    |grp_fu_598_p1          |   14|          3|   32|         96|
    |grp_fu_602_ce          |   14|          3|    1|          3|
    |grp_fu_602_p0          |   14|          3|   32|         96|
    |grp_fu_602_p1          |   14|          3|   32|         96|
    |grp_fu_606_ce          |   14|          3|    1|          3|
    |grp_fu_606_p0          |   14|          3|   32|         96|
    |grp_fu_606_p1          |   14|          3|   32|         96|
    |grp_fu_610_ce          |   14|          3|    1|          3|
    |grp_fu_610_p0          |   14|          3|   32|         96|
    |grp_fu_610_p1          |   14|          3|   32|         96|
    |p_ZL1P_0_0_0_address0  |   14|          3|    1|          3|
    |p_ZL1P_0_0_0_address1  |   14|          3|    1|          3|
    |p_ZL1P_0_0_0_ce0       |   14|          3|    1|          3|
    |p_ZL1P_0_0_0_ce1       |   14|          3|    1|          3|
    |p_ZL1P_0_0_0_we1       |    9|          2|    1|          2|
    |p_ZL1P_0_0_1_address0  |   14|          3|    1|          3|
    |p_ZL1P_0_0_1_address1  |   14|          3|    1|          3|
    |p_ZL1P_0_0_1_ce0       |   14|          3|    1|          3|
    |p_ZL1P_0_0_1_ce1       |   14|          3|    1|          3|
    |p_ZL1P_0_0_1_we1       |    9|          2|    1|          2|
    |p_ZL1P_0_0_2_address0  |   14|          3|    1|          3|
    |p_ZL1P_0_0_2_address1  |   14|          3|    1|          3|
    |p_ZL1P_0_0_2_ce0       |   14|          3|    1|          3|
    |p_ZL1P_0_0_2_ce1       |   14|          3|    1|          3|
    |p_ZL1P_0_0_2_we1       |    9|          2|    1|          2|
    |p_ZL1P_0_0_3_address0  |   14|          3|    1|          3|
    |p_ZL1P_0_0_3_address1  |   14|          3|    1|          3|
    |p_ZL1P_0_0_3_ce0       |   14|          3|    1|          3|
    |p_ZL1P_0_0_3_ce1       |   14|          3|    1|          3|
    |p_ZL1P_0_0_3_we1       |    9|          2|    1|          2|
    |p_ZL1P_0_1_0_address0  |   14|          3|    1|          3|
    |p_ZL1P_0_1_0_address1  |   14|          3|    1|          3|
    |p_ZL1P_0_1_0_ce0       |   14|          3|    1|          3|
    |p_ZL1P_0_1_0_ce1       |   14|          3|    1|          3|
    |p_ZL1P_0_1_0_we1       |    9|          2|    1|          2|
    |p_ZL1P_0_1_1_address0  |   14|          3|    1|          3|
    |p_ZL1P_0_1_1_address1  |   14|          3|    1|          3|
    |p_ZL1P_0_1_1_ce0       |   14|          3|    1|          3|
    |p_ZL1P_0_1_1_ce1       |   14|          3|    1|          3|
    |p_ZL1P_0_1_1_we1       |    9|          2|    1|          2|
    |p_ZL1P_0_1_2_address0  |   14|          3|    1|          3|
    |p_ZL1P_0_1_2_address1  |   14|          3|    1|          3|
    |p_ZL1P_0_1_2_ce0       |   14|          3|    1|          3|
    |p_ZL1P_0_1_2_ce1       |   14|          3|    1|          3|
    |p_ZL1P_0_1_2_we1       |    9|          2|    1|          2|
    |p_ZL1P_0_1_3_address0  |   14|          3|    1|          3|
    |p_ZL1P_0_1_3_address1  |   14|          3|    1|          3|
    |p_ZL1P_0_1_3_ce0       |   14|          3|    1|          3|
    |p_ZL1P_0_1_3_ce1       |   14|          3|    1|          3|
    |p_ZL1P_0_1_3_we1       |    9|          2|    1|          2|
    |p_ZL1P_0_2_0_address0  |   14|          3|    1|          3|
    |p_ZL1P_0_2_0_address1  |   14|          3|    1|          3|
    |p_ZL1P_0_2_0_ce0       |   14|          3|    1|          3|
    |p_ZL1P_0_2_0_ce1       |   14|          3|    1|          3|
    |p_ZL1P_0_2_0_we1       |    9|          2|    1|          2|
    |p_ZL1P_0_2_1_address0  |   14|          3|    1|          3|
    |p_ZL1P_0_2_1_address1  |   14|          3|    1|          3|
    |p_ZL1P_0_2_1_ce0       |   14|          3|    1|          3|
    |p_ZL1P_0_2_1_ce1       |   14|          3|    1|          3|
    |p_ZL1P_0_2_1_we1       |    9|          2|    1|          2|
    |p_ZL1P_0_2_2_address0  |   14|          3|    1|          3|
    |p_ZL1P_0_2_2_address1  |   14|          3|    1|          3|
    |p_ZL1P_0_2_2_ce0       |   14|          3|    1|          3|
    |p_ZL1P_0_2_2_ce1       |   14|          3|    1|          3|
    |p_ZL1P_0_2_2_we1       |    9|          2|    1|          2|
    |p_ZL1P_0_2_3_address0  |   14|          3|    1|          3|
    |p_ZL1P_0_2_3_address1  |   14|          3|    1|          3|
    |p_ZL1P_0_2_3_ce0       |   14|          3|    1|          3|
    |p_ZL1P_0_2_3_ce1       |   14|          3|    1|          3|
    |p_ZL1P_0_2_3_we1       |    9|          2|    1|          2|
    |p_ZL1P_0_3_0_address0  |   14|          3|    1|          3|
    |p_ZL1P_0_3_0_address1  |   14|          3|    1|          3|
    |p_ZL1P_0_3_0_ce0       |   14|          3|    1|          3|
    |p_ZL1P_0_3_0_ce1       |   14|          3|    1|          3|
    |p_ZL1P_0_3_0_we1       |    9|          2|    1|          2|
    |p_ZL1P_0_3_1_address0  |   14|          3|    1|          3|
    |p_ZL1P_0_3_1_address1  |   14|          3|    1|          3|
    |p_ZL1P_0_3_1_ce0       |   14|          3|    1|          3|
    |p_ZL1P_0_3_1_ce1       |   14|          3|    1|          3|
    |p_ZL1P_0_3_1_we1       |    9|          2|    1|          2|
    |p_ZL1P_0_3_2_address0  |   14|          3|    1|          3|
    |p_ZL1P_0_3_2_address1  |   14|          3|    1|          3|
    |p_ZL1P_0_3_2_ce0       |   14|          3|    1|          3|
    |p_ZL1P_0_3_2_ce1       |   14|          3|    1|          3|
    |p_ZL1P_0_3_2_we1       |    9|          2|    1|          2|
    |p_ZL1P_0_3_3_address0  |   14|          3|    1|          3|
    |p_ZL1P_0_3_3_address1  |   14|          3|    1|          3|
    |p_ZL1P_0_3_3_ce0       |   14|          3|    1|          3|
    |p_ZL1P_0_3_3_ce1       |   14|          3|    1|          3|
    |p_ZL1P_0_3_3_we1       |    9|          2|    1|          2|
    |p_ZL1P_1_0_0_address0  |   14|          3|    1|          3|
    |p_ZL1P_1_0_0_address1  |   14|          3|    1|          3|
    |p_ZL1P_1_0_0_ce0       |   14|          3|    1|          3|
    |p_ZL1P_1_0_0_ce1       |   14|          3|    1|          3|
    |p_ZL1P_1_0_0_we1       |    9|          2|    1|          2|
    |p_ZL1P_1_0_1_address0  |   14|          3|    1|          3|
    |p_ZL1P_1_0_1_address1  |   14|          3|    1|          3|
    |p_ZL1P_1_0_1_ce0       |   14|          3|    1|          3|
    |p_ZL1P_1_0_1_ce1       |   14|          3|    1|          3|
    |p_ZL1P_1_0_1_we1       |    9|          2|    1|          2|
    |p_ZL1P_1_0_2_address0  |   14|          3|    1|          3|
    |p_ZL1P_1_0_2_address1  |   14|          3|    1|          3|
    |p_ZL1P_1_0_2_ce0       |   14|          3|    1|          3|
    |p_ZL1P_1_0_2_ce1       |   14|          3|    1|          3|
    |p_ZL1P_1_0_2_we1       |    9|          2|    1|          2|
    |p_ZL1P_1_0_3_address0  |   14|          3|    1|          3|
    |p_ZL1P_1_0_3_address1  |   14|          3|    1|          3|
    |p_ZL1P_1_0_3_ce0       |   14|          3|    1|          3|
    |p_ZL1P_1_0_3_ce1       |   14|          3|    1|          3|
    |p_ZL1P_1_0_3_we1       |    9|          2|    1|          2|
    |p_ZL1P_1_1_0_address0  |   14|          3|    1|          3|
    |p_ZL1P_1_1_0_address1  |   14|          3|    1|          3|
    |p_ZL1P_1_1_0_ce0       |   14|          3|    1|          3|
    |p_ZL1P_1_1_0_ce1       |   14|          3|    1|          3|
    |p_ZL1P_1_1_0_we1       |    9|          2|    1|          2|
    |p_ZL1P_1_1_1_address0  |   14|          3|    1|          3|
    |p_ZL1P_1_1_1_address1  |   14|          3|    1|          3|
    |p_ZL1P_1_1_1_ce0       |   14|          3|    1|          3|
    |p_ZL1P_1_1_1_ce1       |   14|          3|    1|          3|
    |p_ZL1P_1_1_1_we1       |    9|          2|    1|          2|
    |p_ZL1P_1_1_2_address0  |   14|          3|    1|          3|
    |p_ZL1P_1_1_2_address1  |   14|          3|    1|          3|
    |p_ZL1P_1_1_2_ce0       |   14|          3|    1|          3|
    |p_ZL1P_1_1_2_ce1       |   14|          3|    1|          3|
    |p_ZL1P_1_1_2_we1       |    9|          2|    1|          2|
    |p_ZL1P_1_1_3_address0  |   14|          3|    1|          3|
    |p_ZL1P_1_1_3_address1  |   14|          3|    1|          3|
    |p_ZL1P_1_1_3_ce0       |   14|          3|    1|          3|
    |p_ZL1P_1_1_3_ce1       |   14|          3|    1|          3|
    |p_ZL1P_1_1_3_we1       |    9|          2|    1|          2|
    |p_ZL1P_1_2_0_address0  |   14|          3|    1|          3|
    |p_ZL1P_1_2_0_address1  |   14|          3|    1|          3|
    |p_ZL1P_1_2_0_ce0       |   14|          3|    1|          3|
    |p_ZL1P_1_2_0_ce1       |   14|          3|    1|          3|
    |p_ZL1P_1_2_0_we1       |    9|          2|    1|          2|
    |p_ZL1P_1_2_1_address0  |   14|          3|    1|          3|
    |p_ZL1P_1_2_1_address1  |   14|          3|    1|          3|
    |p_ZL1P_1_2_1_ce0       |   14|          3|    1|          3|
    |p_ZL1P_1_2_1_ce1       |   14|          3|    1|          3|
    |p_ZL1P_1_2_1_we1       |    9|          2|    1|          2|
    |p_ZL1P_1_2_2_address0  |   14|          3|    1|          3|
    |p_ZL1P_1_2_2_address1  |   14|          3|    1|          3|
    |p_ZL1P_1_2_2_ce0       |   14|          3|    1|          3|
    |p_ZL1P_1_2_2_ce1       |   14|          3|    1|          3|
    |p_ZL1P_1_2_2_we1       |    9|          2|    1|          2|
    |p_ZL1P_1_2_3_address0  |   14|          3|    1|          3|
    |p_ZL1P_1_2_3_address1  |   14|          3|    1|          3|
    |p_ZL1P_1_2_3_ce0       |   14|          3|    1|          3|
    |p_ZL1P_1_2_3_ce1       |   14|          3|    1|          3|
    |p_ZL1P_1_2_3_we1       |    9|          2|    1|          2|
    |p_ZL1P_1_3_0_address0  |   14|          3|    1|          3|
    |p_ZL1P_1_3_0_address1  |   14|          3|    1|          3|
    |p_ZL1P_1_3_0_ce0       |   14|          3|    1|          3|
    |p_ZL1P_1_3_0_ce1       |   14|          3|    1|          3|
    |p_ZL1P_1_3_0_we1       |    9|          2|    1|          2|
    |p_ZL1P_1_3_1_address0  |   14|          3|    1|          3|
    |p_ZL1P_1_3_1_address1  |   14|          3|    1|          3|
    |p_ZL1P_1_3_1_ce0       |   14|          3|    1|          3|
    |p_ZL1P_1_3_1_ce1       |   14|          3|    1|          3|
    |p_ZL1P_1_3_1_we1       |    9|          2|    1|          2|
    |p_ZL1P_1_3_2_address0  |   14|          3|    1|          3|
    |p_ZL1P_1_3_2_address1  |   14|          3|    1|          3|
    |p_ZL1P_1_3_2_ce0       |   14|          3|    1|          3|
    |p_ZL1P_1_3_2_ce1       |   14|          3|    1|          3|
    |p_ZL1P_1_3_2_we1       |    9|          2|    1|          2|
    |p_ZL1P_1_3_3_address0  |   14|          3|    1|          3|
    |p_ZL1P_1_3_3_address1  |   14|          3|    1|          3|
    |p_ZL1P_1_3_3_ce0       |   14|          3|    1|          3|
    |p_ZL1P_1_3_3_ce1       |   14|          3|    1|          3|
    |p_ZL1P_1_3_3_we1       |    9|          2|    1|          2|
    +-----------------------+-----+-----------+-----+-----------+
    |Total                  | 3899|        836| 2309|       6920|
    +-----------------------+-----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------------------------------+----+----+-----+-----------+
    |                             Name                             | FF | LUT| Bits| Const Bits|
    +--------------------------------------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                                                     |  27|   0|   27|          0|
    |eclair_float_const_float_float_const_ap_uint_2_C_k_0_0        |   3|   0|    3|          0|
    |eclair_float_const_float_float_const_ap_uint_2_C_k_0_1        |   3|   0|    3|          0|
    |eclair_float_const_float_float_const_ap_uint_2_C_k_0_2        |   3|   0|    3|          0|
    |eclair_float_const_float_float_const_ap_uint_2_C_k_0_3        |   3|   0|    3|          0|
    |eclair_float_const_float_float_const_ap_uint_2_C_k_1_0        |   3|   0|    3|          0|
    |eclair_float_const_float_float_const_ap_uint_2_C_k_1_1        |   3|   0|    3|          0|
    |eclair_float_const_float_float_const_ap_uint_2_C_k_1_2        |   3|   0|    3|          0|
    |eclair_float_const_float_float_const_ap_uint_2_C_k_1_3        |   3|   0|    3|          0|
    |eclair_float_const_float_float_const_ap_uint_2_C_u_index_0_0  |   8|   0|    8|          0|
    |eclair_float_const_float_float_const_ap_uint_2_C_u_index_0_1  |   8|   0|    8|          0|
    |eclair_float_const_float_float_const_ap_uint_2_C_u_index_0_2  |   8|   0|    8|          0|
    |eclair_float_const_float_float_const_ap_uint_2_C_u_index_0_3  |   8|   0|    8|          0|
    |eclair_float_const_float_float_const_ap_uint_2_C_u_index_1_0  |   8|   0|    8|          0|
    |eclair_float_const_float_float_const_ap_uint_2_C_u_index_1_1  |   8|   0|    8|          0|
    |eclair_float_const_float_float_const_ap_uint_2_C_u_index_1_2  |   8|   0|    8|          0|
    |eclair_float_const_float_float_const_ap_uint_2_C_u_index_1_3  |   8|   0|    8|          0|
    |empty_14_reg_466                                              |  32|   0|   32|          0|
    |empty_15_reg_471                                              |  32|   0|   32|          0|
    |empty_16_reg_476                                              |  32|   0|   32|          0|
    |empty_17_reg_481                                              |  32|   0|   32|          0|
    |grp_backward_input_4_2_float_s_fu_316_ap_start_reg            |   1|   0|    1|          0|
    |grp_forward_layer_4_2_s_fu_200_ap_start_reg                   |   1|   0|    1|          0|
    |icmp_ln39_reg_462                                             |   1|   0|    1|          0|
    +--------------------------------------------------------------+----+----+-----+-----------+
    |Total                                                         | 246|   0|  246|          0|
    +--------------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------+-----+-----+------------+--------------+--------------+
|    RTL Ports    | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------+-----+-----+------------+--------------+--------------+
|ap_clk           |   in|    1|  ap_ctrl_hs|        eclair|  return value|
|ap_rst           |   in|    1|  ap_ctrl_hs|        eclair|  return value|
|ap_start         |   in|    1|  ap_ctrl_hs|        eclair|  return value|
|ap_done          |  out|    1|  ap_ctrl_hs|        eclair|  return value|
|ap_idle          |  out|    1|  ap_ctrl_hs|        eclair|  return value|
|ap_ready         |  out|    1|  ap_ctrl_hs|        eclair|  return value|
|input_0          |   in|   32|     ap_none|       input_0|       pointer|
|input_1          |   in|   32|     ap_none|       input_1|       pointer|
|input_2          |   in|   32|     ap_none|       input_2|       pointer|
|input_3          |   in|   32|     ap_none|       input_3|       pointer|
|output_0         |  out|   32|      ap_vld|      output_0|       pointer|
|output_0_ap_vld  |  out|    1|      ap_vld|      output_0|       pointer|
|output_1         |  out|   32|      ap_vld|      output_1|       pointer|
|output_1_ap_vld  |  out|    1|      ap_vld|      output_1|       pointer|
|feedback_0       |   in|   32|     ap_none|    feedback_0|       pointer|
|feedback_1       |   in|   32|     ap_none|    feedback_1|       pointer|
|zero_grad        |   in|    2|     ap_none|     zero_grad|        scalar|
+-----------------+-----+-----+------------+--------------+--------------+

