컴퓨터 구조 

프로세스의 고성능을 위한 방법

컴퓨터 비용은 감소하고 성능은 높아짐

pipelining :  프로세서가 데이터나 명령어를 지속적으로 가져와서 처리하도록 하는 기법

Branch prediction :  분기 명령어가 프로세서에 들어왔다면 어디로 점프할 것인지 예측해서 점프 명령어의 주소를 가져와서 어떤 명령이 될지 예상함

Superscalar execution :  여기서 스칼라는 명령어의 정수형 연산을 스칼라로 취급 벡터는 배열의 연산, 정수형을 연산하는 것이 여러개로 이루어지도록 하는 기법 한 클럭에 여러개 실행 가능

Data flow analysis :  데이터의 의존성을 분석하여 스케쥴링 최적화

Speculative execution : 다음번엔 어떤 것이 실행 할 것이다 예측하여 패치를 미리 들고 오는 기법

​											(컴퓨터로 어떻게 대충 추측 하는 걸까?)

프로세서를 설계하는 데 중요한 것

​		프로세서는 빠르지만 메모리는 느리다

​		== 메인 메모리보다 더 빠른 cash를 이용하여 극복

​		==버스/인터페이스 기술을 조금더 빠르게 함으로써 메모리 자체가 battlelack 이 되는 현상을 피해야한다.

​		==인터페이스 속도를 더 높여서 성능을 높여야한다.



하드웨어 프로세서의 성능을 높이는 것

​	캐쉬를 사용 하는 것

​	프로세서의 아키텍처나 organization을 고성능으로 계속 바꾸는 노력이 필요하다.

​			병렬형 컴퓨터로 바꾸던가 ex) multicore , pipeline

​			명령어를 고성능으로 바꾸던가

​	Shrinking logic gate size :: 나노 공정으로 더많은 트렌지스터를 집적하여 반도체 기본 성능을 향상하여 프로세서 성능 상향

​	

클락 속도를 높이고 로직 밀도를 높이면 문제점이 생긴다.

소비 전력이 높아짐

​	전력이 높아짐에 따라 발열이 심해짐

​	그래서 대용량 팬이 생김

RC delay가 커질 수 밖에 없다 . (R : resistance  C: capacitance)

​	저항에 의해 열이 생길 수 있고

​	전류의 흐르는 양 자체도 제한을 받는다.

​	 

병렬 컴퓨팅

 1. MultiCore

    Core의 개수를 늘림으로써 전체 프로세서 성능을 높인다.

    2. MIC [Many Integrated Core]

       코어가 많은 아키텍쳐

       성능에선 많이 향상되었지만.

       소프트웨어에 있어서 병렬화할 수 있는 기법이 반드시 필요하다.

    3. GPU [Graphics Processing Unit]

       아주 작은 SIMD 유닛을 수천개 사용하여 그래픽을 처리하는 기법을 사용

       Vector 프로세서와 유사한 구조이다

    4. Amdahl's Law Formula

       프로그래밍 코드 중 F만큼 병렬 처리 가능하고 

       (F-1) 만큼은 병렬처리 불가.

       이 떄 속도 향상이 얼마나 될까?

    $$
    speedup = {{time \; to \; execute \; program \; on \; a \; single \; processor}\over {time \; to \; execute \; program \; on \; N \; parallel \; processors}}\\ = {{T(1-f)+T(f)}\over{T(1-f)+{T(f)\over N}}} \\ = {1 \over (1-f)+{f\over N}}
    $$


    	f가 작다면 병렬효과가 작을 것이다.
    
    ​	$$ N \to \infty$$ 라면  속도향상 비율은 $$1\over(1-f)$$ 이다.
    
    ​	결국 병렬 코어가 아무리 많다라고 하더라도 프로그래밍 병렬이 중요하다.
    
    ​	 f가 중요하다. 결국은 f라는 parallaize code가 많을수록 속도가 빠르다.
    
    5. Little's Law
    
       어떤 프로그램이 정상적인 상태에 도달 했을때 일과, 서비스 시간이 얼마나 걸렸는지 알려주는 시스템 
       $$
       L = \lambda W \\ L : Average \; number \; of \; items\;in\;a\;system\\
       \lambda : Avaerage\;arrival\;rate\\
       W : Average\;wait\;time\;in\;the\;system\;for\;an\;item
       $$
       Little's Law는 성능을 표현할 떄 자주 쓴다.


​       

​       

​       

    System Clock
    
    ​	클럭을 발생시킬 때는 quartz crystal 이 사인 신호를 주면 적절하게 디지털 신호로 바꾼다.
    
    ![image-20200325164605759](C:\Users\USER\AppData\Roaming\Typora\typora-user-images\image-20200325164605759.png)
    
    Calculating the Mean 
    
     1. Arithmetic mean
    
        산술 평균 
    
        $${(x_1+...+x_n)\over n}$$
    
     2. Geometric mean
    
        기하 평균
    
        $$ \sqrt{x_1 *x_2 *...*xn} $$


​        

     3. Harmonic mean
    
        조화평균
    
        $$ n \over {{1 \over x_1}+{1 \over x_2}+...+{1 \over x_n}}$$
    
        값의 변화가 큰 경우를 잘 잡아 낸다.


​        



폰노이만 구조 

 1. Stored

    프로그램이 Stored programm 컨셉이다. 데이터나 명령어가 메모리에 저장 

	2. 주솟값에 의해서 구분이 됩니다.

	3. 순차적으로 실행된다.

Hardwired programm == 폰노이만과 반대

​	프로그램의 실행을 통해서 얻는 결과는 하드웨어가 어떻게 구성되어있는가에 따라 달림

​	되게 정형적임



소프트웨어

	1. 코드 또는 명령어의 배열
 	2. 하드웨어의 일부분이 코드 인스트럭트를 해석하여 거기에 맞는 적절한 해석을 하여 아웃풋을 내주므
 	3. 새로운 기능을 프로그램이 필요하면 새로운 프로그램을 만들어서 제공하면된다.

CPU

​	범용명령어를 해석하는 기능을 가짐

​	산술연산/논리연산을 CPU에서 가지고 있다.

​	I/O Components

​		Input module

​		1. 입력

MAR

​	메모리 주소를 저장하는 레지스터	[CPU안]

MBR

​	메모리와  CPU에서 데이터가 왔다리갔다리할때 저장하는 버퍼

I/OAR

​	특정 I/O장치를 가리키는 것

I/OBR

​	CPU와 IO디바이스간에 데이터가 왔다갔다할때 저장하는 버퍼



PC/IR = 명령어가 저장

MAR/MBR = 주소를 저장

명령어에 대한 기본 사이클

​	Start

1. Fetch Next Instruction 

   프로그램카운터값에 해당하는 다음 명령어 주소값에 존재하는 명령어를 들고옴2

2. Decording and Execute

   해석하고 실행함.



Fetch[가서 정보를 들고온다]

​	Fetch Cycle

​		프로세서가 주소정보를 주면 그 주소정보에 해당하는 명령어를 들고온다.명령어를 들고온다면 instruction register 에 저장된다. 프로세서는 IR에 존재하는 명령어를 해석해서 실행한다.



 

![image-20200403094052804](C:\Users\USER\AppData\Roaming\Typora\typora-user-images\image-20200403094052804.png)

![image-20200403094244588](C:\Users\USER\AppData\Roaming\Typora\typora-user-images\image-20200403094244588.png)





Interrupts

​	Program : 명령어가 실행되는 결과로부터 시작되는 조건으로 만들어진 인터럽터 

​						ex) Error 들 

​	Timer :  프로세서내부에 존재하는 타이머로 인해 발생하는 인터럽터, 조건에 따라서 특정한 동작을 하도록 하게 해준다.

​	I/O : 입출력 컨트롤러에 의한 인터럽터 

​			ex) 프린터 인쇄 끝남 

​	Hardware failure [하드웨어상 문제 ] 우선순위가 가장 높음

​	Transfrer of Control via Interrupts

​		사용자 프로그램은 다른 역할 할 필요 없음

​	

IO Function

​	IO modul

​			프로세서와 연결되어있음. 프로세서와 디바이스가 아닌 모듈과 통신함

​	프로세서는 IO 모듈에 데이터를 읽고 쓸 수 있음

​	어떤 경우에는 I/O 디바이스가 직접적으로 통신하는 경우도 존재함.**(DMA)**

​	

BUS

​	여러개의 선으로 연결됨

​	시스템 버스 

​	 IO버스

​	계층구조를 가지고 있음/ 속도의 차이도 있음

​	Data Bus

​			32bit / 64bit/ 128 bit 의 병렬적인 구조를 가진다.

​			위의 비트가 성능에 중요함 한클럭에 처리할 수 있는 수치이기 때문에

​	Address Bus/Control bus

​	![image-20200403103153195](C:\Users\USER\AppData\Roaming\Typora\typora-user-images\image-20200403103153195.png)동일한 구조를 이용하는 버스

![image-20200403103201400](C:\Users\USER\AppData\Roaming\Typora\typora-user-images\image-20200403103201400.png) 

계층구조를 이용하는 버스





버스 의 동기화/ 비동기화

​		비동기

​				어떤 한 시그널에 의해서 다른 동작이 실행되는 것

​		동기

​				클락을 기준으로 동작이 실행됨

​	



요새는 공유버스가 아니라 pOINT-TO-point로 버스를 사용함

공유버스는 상호신호에 의해서 간섭이나 왜곡이 발생해서 안좋음

QPI Layter 

​	프로토콜 파싱하는 형태로 가진다.

​		Physical

​		Link

​		Routing

​		Protocol

PCI도 유사한 형태를 가진다.	

​		Physical 

​		Transaction

​		Link





메모리 계층 구조 

​		인터널 메모리

​			캐쉬  프로세서를 한 클락만에 R/W

​			메인 메모리

​			프로세서 레지스터 

 