Copyright 1986-2016 Xilinx, Inc. All Rights Reserved.
-------------------------------------------------------------------------------------
| Tool Version : Vivado v.2016.2 (win64) Build 1577090 Thu Jun  2 16:32:40 MDT 2016
| Date         : Mon Nov 28 19:31:04 2016
| Host         : Georges-T460p running 64-bit major release  (build 9200)
| Command      : report_control_sets -verbose -file noip_top_control_sets_placed.rpt
| Design       : noip_top
| Device       : xc7z020
-------------------------------------------------------------------------------------

Control Set Information

Table of Contents
-----------------
1. Summary
2. Flip-Flop Distribution
3. Detailed Control Set Information

1. Summary
----------

+----------------------------------------------------------+-------+
|                          Status                          | Count |
+----------------------------------------------------------+-------+
| Number of unique control sets                            |   306 |
| Unused register locations in slices containing registers |   123 |
+----------------------------------------------------------+-------+


2. Flip-Flop Distribution
-------------------------

+--------------+-----------------------+------------------------+-----------------+--------------+
| Clock Enable | Synchronous Set/Reset | Asynchronous Set/Reset | Total Registers | Total Slices |
+--------------+-----------------------+------------------------+-----------------+--------------+
| No           | No                    | No                     |              93 |           46 |
| No           | No                    | Yes                    |               3 |            2 |
| No           | Yes                   | No                     |              37 |           14 |
| Yes          | No                    | No                     |            1245 |          529 |
| Yes          | No                    | Yes                    |               0 |            0 |
| Yes          | Yes                   | No                     |            1387 |          404 |
+--------------+-----------------------+------------------------+-----------------+--------------+


3. Detailed Control Set Information
-----------------------------------

+---------------------------+-----------------------------------+-----------------------------------+------------------+----------------+
|        Clock Signal       |           Enable Signal           |          Set/Reset Signal         | Slice Load Count | Bel Load Count |
+---------------------------+-----------------------------------+-----------------------------------+------------------+----------------+
|  disp/maxd_reg[4]/G0      |                                   |                                   |                1 |              1 |
|  disp/maxd_reg[3]/G0      |                                   |                                   |                1 |              1 |
|  clkgen/inst/clk_5MHz     | fifo_buffer/trigger_i_1_n_0       |                                   |                1 |              1 |
|  clkgen/inst/clk_25MHz    |                                   | vga/VS0                           |                1 |              1 |
|  clkgen/inst/clk_25MHz    |                                   | vga/HS0                           |                1 |              1 |
|  clks/count_reg[0]        |                                   |                                   |                1 |              3 |
|  clkgen/inst/clk_100MHz   |                                   | reset_IBUF                        |                2 |              3 |
|  disp/maxd_reg[4]_i_2_n_0 |                                   | disp/maxd_reg[2]_i_2_n_0          |                1 |              3 |
|  clkgen/inst/clk_100MHz   | disp/rdcnt[3]_i_2_n_0             | disp/rdcnt[3]_i_1_n_0             |                2 |              4 |
|  clkgen/inst/clk_100MHz   | disp/cdcnt[3]_i_2_n_0             | disp/cdcnt[3]_i_1_n_0             |                1 |              4 |
|  clkgen/inst/clk_24MHz    | sel                               | cam_rst_IBUF                      |                1 |              5 |
|  clkgen/inst/clk_100MHz   | disp/block[8][1][7]_i_2_n_0       | disp/template[8][1][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[0][0][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[0][1][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[0][2][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[0][3][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[0][4][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[0][5][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[0][6][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[0][7][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[0][8][7]_i_1_n_0   |                                   |                4 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[1][0][7]_i_1_n_0   |                                   |                5 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[1][1][7]_i_1_n_0   |                                   |                4 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[1][2][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[1][3][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[1][4][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[1][5][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[1][6][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[1][7][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[1][8][7]_i_1_n_0   |                                   |                4 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[2][0][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[2][1][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[2][2][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[2][3][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[2][4][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[2][5][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[2][6][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[2][7][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[2][8][7]_i_1_n_0   |                                   |                4 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[3][0][7]_i_1_n_0   |                                   |                5 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[3][1][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[3][2][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[3][3][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[3][4][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[3][5][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[3][6][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[3][7][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[3][8][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[4][0][7]_i_1_n_0   |                                   |                4 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[4][1][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[4][2][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[4][3][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[4][4][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[4][5][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[4][6][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[4][7][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[4][8][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[5][0][7]_i_1_n_0   |                                   |                5 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[5][1][7]_i_1_n_0   |                                   |                5 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[5][2][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[5][3][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[5][4][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[5][5][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[5][6][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[5][7][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[5][8][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[6][0][7]_i_1_n_0   |                                   |                5 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[6][1][7]_i_1_n_0   |                                   |                5 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[6][2][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[6][3][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[6][4][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[6][5][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[6][6][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[6][7][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[6][8][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[7][0][7]_i_1_n_0   |                                   |                5 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[7][1][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[7][2][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[7][3][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[7][4][7]_i_1_n_0   |                                   |                4 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[7][5][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[7][6][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[7][7][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[7][8][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[8][0][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[8][1][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[8][2][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[8][3][7]_i_1_n_0   |                                   |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[8][4][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[8][5][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[8][6][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[8][7][7]_i_1_n_0   |                                   |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/SAD_diffs[8][8][7]_i_1_n_0   |                                   |                4 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[8][2][7]_i_2_n_0       | disp/block[8][2][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[8][2][7]_i_2_n_0       | disp/template[8][2][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[8][3][7]_i_2_n_0       | disp/block[8][3][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[8][3][7]_i_2_n_0       | disp/template[8][3][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[8][4][7]_i_2_n_0       | disp/block[8][4][7]_i_1_n_0       |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[8][4][7]_i_2_n_0       | disp/template[8][4][7]_i_1_n_0    |                4 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[8][5][7]_i_2_n_0       | disp/block[8][5][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][4][7]_i_2_n_0       | disp/template[6][4][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[8][6][7]_i_2_n_0       | disp/block[8][6][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[8][6][7]_i_2_n_0       | disp/template[8][6][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[8][7][7]_i_2_n_0       | disp/block[8][7][7]_i_1_n_0       |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[8][7][7]_i_2_n_0       | disp/template[8][7][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[8][8][7]_i_2_n_0       | disp/block[8][8][7]_i_1_n_0       |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[8][8][7]_i_2_n_0       | disp/template[8][8][7]_i_1_n_0    |                4 |              8 |
|  clkgen/inst/clk_100MHz   | disp/dcnt[9]_i_2_n_0              | disp/dcnt[9]_i_1_n_0              |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/result_data[7]_i_1_n_0       |                                   |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/row_count[9]_i_2_n_0         | disp/row_count[9]_i_1_n_0         |                4 |              8 |
|  clkgen/inst/clk_100MHz   | disp/scnt[9]_i_2_n_0              | disp/scnt[9]_i_1_n_0              |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[8][5][7]_i_2_n_0       | disp/template[8][5][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][0][7]_i_2_n_0       | disp/block[0][0][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][0][7]_i_2_n_0       | disp/template[0][0][7]_i_1_n_0    |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][1][7]_i_2_n_0       | disp/block[0][1][7]_i_1_n_0       |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][1][7]_i_2_n_0       | disp/template[0][1][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][2][7]_i_2_n_0       | disp/block[0][2][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][2][7]_i_2_n_0       | disp/template[0][2][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][3][7]_i_2_n_0       | disp/block[0][3][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][3][7]_i_2_n_0       | disp/template[0][3][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][4][7]_i_2_n_0       | disp/block[0][4][7]_i_1_n_0       |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][4][7]_i_2_n_0       | disp/template[0][4][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][5][7]_i_2_n_0       | disp/block[0][5][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][5][7]_i_2_n_0       | disp/template[0][5][7]_i_1_n_0    |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][6][7]_i_2_n_0       | disp/block[0][6][7]_i_1_n_0       |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][6][7]_i_2_n_0       | disp/template[0][6][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][7][7]_i_2_n_0       | disp/block[0][7][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][7][7]_i_2_n_0       | disp/template[0][7][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][8][7]_i_2_n_0       | disp/block[0][8][7]_i_1_n_0       |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[0][8][7]_i_2_n_0       | disp/template[0][8][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][0][7]_i_2_n_0       | disp/block[1][0][7]_i_1_n_0       |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][0][7]_i_2_n_0       | disp/template[1][0][7]_i_1_n_0    |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][1][7]_i_2_n_0       | disp/block[1][1][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][1][7]_i_2_n_0       | disp/template[1][1][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][2][7]_i_2_n_0       | disp/block[1][2][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][2][7]_i_2_n_0       | disp/template[1][2][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][3][7]_i_2_n_0       | disp/block[1][3][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][3][7]_i_2_n_0       | disp/template[1][3][7]_i_1_n_0    |                4 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][4][7]_i_2_n_0       | disp/block[1][4][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][4][7]_i_2_n_0       | disp/template[1][4][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][5][7]_i_2_n_0       | disp/block[1][5][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][5][7]_i_2_n_0       | disp/template[1][5][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][6][7]_i_2_n_0       | disp/block[1][6][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][6][7]_i_2_n_0       | disp/template[1][6][7]_i_1_n_0    |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][7][7]_i_2_n_0       | disp/block[1][7][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][7][7]_i_2_n_0       | disp/template[1][7][7]_i_1_n_0    |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][8][7]_i_2_n_0       | disp/block[1][8][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[1][8][7]_i_2_n_0       | disp/template[1][8][7]_i_1_n_0    |                4 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][0][7]_i_2_n_0       | disp/block[2][0][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][0][7]_i_2_n_0       | disp/template[2][0][7]_i_1_n_0    |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][1][7]_i_2_n_0       | disp/block[2][1][7]_i_1_n_0       |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][1][7]_i_2_n_0       | disp/template[2][1][7]_i_1_n_0    |                4 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][2][7]_i_2_n_0       | disp/block[2][2][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][2][7]_i_2_n_0       | disp/template[2][2][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][3][7]_i_2_n_0       | disp/block[2][3][7]_i_1_n_0       |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][3][7]_i_2_n_0       | disp/template[2][3][7]_i_1_n_0    |                4 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][4][7]_i_2_n_0       | disp/block[2][4][7]_i_1_n_0       |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][4][7]_i_2_n_0       | disp/template[2][4][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][5][7]_i_2_n_0       | disp/block[2][5][7]_i_1_n_0       |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][5][7]_i_2_n_0       | disp/template[2][5][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][6][7]_i_2_n_0       | disp/block[2][6][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][6][7]_i_2_n_0       | disp/template[2][6][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][7][7]_i_2_n_0       | disp/block[2][7][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][7][7]_i_2_n_0       | disp/template[2][7][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][8][7]_i_2_n_0       | disp/block[2][8][7]_i_1_n_0       |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[2][8][7]_i_2_n_0       | disp/template[2][8][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][0][7]_i_2_n_0       | disp/block[3][0][7]_i_1_n_0       |                4 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][0][7]_i_2_n_0       | disp/template[3][0][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][1][7]_i_2_n_0       | disp/block[3][1][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][1][7]_i_2_n_0       | disp/template[3][1][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][2][7]_i_2_n_0       | disp/block[3][2][7]_i_1_n_0       |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][2][7]_i_2_n_0       | disp/template[3][2][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][3][7]_i_2_n_0       | disp/block[3][3][7]_i_1_n_0       |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][3][7]_i_2_n_0       | disp/template[3][3][7]_i_1_n_0    |                5 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][4][7]_i_2_n_0       | disp/block[3][4][7]_i_1_n_0       |                5 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][4][7]_i_2_n_0       | disp/template[3][4][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][5][7]_i_2_n_0       | disp/block[3][5][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][5][7]_i_2_n_0       | disp/template[3][5][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][6][7]_i_2_n_0       | disp/block[3][6][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][6][7]_i_2_n_0       | disp/template[3][6][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][7][7]_i_2_n_0       | disp/block[3][7][7]_i_1_n_0       |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][7][7]_i_2_n_0       | disp/template[3][7][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][8][7]_i_2_n_0       | disp/block[3][8][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[3][8][7]_i_2_n_0       | disp/template[3][8][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][0][7]_i_2_n_0       | disp/block[4][0][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][0][7]_i_2_n_0       | disp/template[4][0][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][1][7]_i_2_n_0       | disp/block[4][1][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][1][7]_i_2_n_0       | disp/template[4][1][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][2][7]_i_2_n_0       | disp/block[4][2][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][2][7]_i_2_n_0       | disp/template[4][2][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][3][7]_i_2_n_0       | disp/block[4][3][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][3][7]_i_2_n_0       | disp/template[4][3][7]_i_1_n_0    |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][4][7]_i_2_n_0       | disp/block[4][4][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][4][7]_i_2_n_0       | disp/template[4][4][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][5][7]_i_2_n_0       | disp/block[4][5][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][5][7]_i_2_n_0       | disp/template[4][5][7]_i_1_n_0    |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][6][7]_i_2_n_0       | disp/block[4][6][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][6][7]_i_2_n_0       | disp/template[4][6][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][7][7]_i_2_n_0       | disp/block[4][7][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][7][7]_i_2_n_0       | disp/template[4][7][7]_i_1_n_0    |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][8][7]_i_2_n_0       | disp/block[4][8][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[4][8][7]_i_2_n_0       | disp/template[4][8][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][0][7]_i_2_n_0       | disp/block[5][0][7]_i_1_n_0       |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][0][7]_i_2_n_0       | disp/template[5][0][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][1][7]_i_2_n_0       | disp/block[5][1][7]_i_1_n_0       |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][1][7]_i_2_n_0       | disp/template[5][1][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][2][7]_i_2_n_0       | disp/block[5][2][7]_i_1_n_0       |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][2][7]_i_2_n_0       | disp/template[5][2][7]_i_1_n_0    |                4 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][3][7]_i_2_n_0       | disp/block[5][3][7]_i_1_n_0       |                5 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][3][7]_i_2_n_0       | disp/template[5][3][7]_i_1_n_0    |                5 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][4][7]_i_2_n_0       | disp/block[5][4][7]_i_1_n_0       |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][4][7]_i_2_n_0       | disp/template[5][4][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][5][7]_i_2_n_0       | disp/block[5][5][7]_i_1_n_0       |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][5][7]_i_2_n_0       | disp/template[5][5][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][6][7]_i_2_n_0       | disp/block[5][6][7]_i_1_n_0       |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][6][7]_i_2_n_0       | disp/template[5][6][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][7][7]_i_2_n_0       | disp/block[5][7][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][7][7]_i_2_n_0       | disp/template[5][7][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][8][7]_i_2_n_0       | disp/block[5][8][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[5][8][7]_i_2_n_0       | disp/template[5][8][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][0][7]_i_2_n_0       | disp/block[6][0][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][0][7]_i_2_n_0       | disp/template[6][0][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][1][7]_i_2_n_0       | disp/block[6][1][7]_i_1_n_0       |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][1][7]_i_2_n_0       | disp/template[6][1][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][2][7]_i_2_n_0       | disp/block[6][2][7]_i_1_n_0       |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][2][7]_i_2_n_0       | disp/template[6][2][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][3][7]_i_2_n_0       | disp/block[6][3][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][3][7]_i_2_n_0       | disp/template[6][3][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][4][7]_i_2_n_0       | disp/block[6][4][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][5][7]_i_2_n_0       | disp/block[6][5][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][5][7]_i_2_n_0       | disp/template[6][5][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][6][7]_i_2_n_0       | disp/block[6][6][7]_i_1_n_0       |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][6][7]_i_2_n_0       | disp/template[6][6][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][7][7]_i_2_n_0       | disp/block[6][7][7]_i_1_n_0       |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][7][7]_i_2_n_0       | disp/template[6][7][7]_i_1_n_0    |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][8][7]_i_2_n_0       | disp/block[6][8][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[6][8][7]_i_2_n_0       | disp/template[6][8][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][0][7]_i_2_n_0       | disp/block[7][0][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][0][7]_i_2_n_0       | disp/template[7][0][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][1][7]_i_2_n_0       | disp/block[7][1][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][1][7]_i_2_n_0       | disp/template[7][1][7]_i_1_n_0    |                4 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][2][7]_i_2_n_0       | disp/block[7][2][7]_i_1_n_0       |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][2][7]_i_2_n_0       | disp/template[7][2][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][3][7]_i_2_n_0       | disp/block[7][3][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][3][7]_i_2_n_0       | disp/template[7][3][7]_i_1_n_0    |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][4][7]_i_2_n_0       | disp/block[7][4][7]_i_1_n_0       |                3 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][4][7]_i_2_n_0       | disp/template[7][4][7]_i_1_n_0    |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][5][7]_i_2_n_0       | disp/block[7][5][7]_i_1_n_0       |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][5][7]_i_2_n_0       | disp/template[7][5][7]_i_1_n_0    |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][6][7]_i_2_n_0       | disp/block[7][6][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][6][7]_i_2_n_0       | disp/template[7][6][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][7][7]_i_2_n_0       | disp/block[7][7][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][7][7]_i_2_n_0       | disp/template[7][7][7]_i_1_n_0    |                1 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][8][7]_i_2_n_0       | disp/block[7][8][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[7][8][7]_i_2_n_0       | disp/template[7][8][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[8][0][7]_i_2_n_0       | disp/block[8][0][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[8][0][7]_i_2_n_0       | disp/template[8][0][7]_i_1_n_0    |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/block[8][1][7]_i_2_n_0       | disp/block[8][1][7]_i_1_n_0       |                2 |              8 |
|  clkgen/inst/clk_100MHz   | disp/col_count[8]_i_2_n_0         | disp/col_count[8]_i_1_n_0         |                7 |              9 |
|  clkgen/inst/clk_5MHz     | fifo_buffer/pixel[9]_i_2_n_0      | fifo_buffer/pixel[9]_i_1_n_0      |                4 |              9 |
|  clkgen/inst/clk_100MHz   | disp/blockIndex[9]_i_1_n_0        |                                   |                4 |             10 |
|  clkgen/inst/clk_100MHz   | disp/rcnt[9]_i_2_n_0              | disp/rcnt[9]_i_1_n_0              |                5 |             10 |
|  clkgen/inst/clk_5MHz     |                                   |                                   |                7 |             10 |
|  clkgen/inst/clk_25MHz    |                                   | vga/SR[0]                         |                6 |             11 |
|  clkgen/inst/clk_25MHz    | vga/E[0]                          | vga/vcounter_reg[10]_0[0]         |                2 |             11 |
|  clkgen/inst/clk_25MHz    |                                   |                                   |                7 |             15 |
|  clkgen/inst/clk_5MHz     | fifo_buffer/num_lines[15]_i_2_n_0 | fifo_buffer/num_lines[15]_i_1_n_0 |                4 |             15 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[13][15]_i_1_n_0   |                                   |               12 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[15][15]_i_1_n_0   |                                   |                9 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[16][15]_i_1_n_0   |                                   |                8 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[17][15]_i_1_n_0   |                                   |                8 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[18][15]_i_1_n_0   |                                   |               10 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[19][15]_i_1_n_0   |                                   |                8 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[20][15]_i_1_n_0   |                                   |                9 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[21][15]_i_1_n_0   |                                   |                9 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[22][15]_i_1_n_0   |                                   |                9 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[23][15]_i_1_n_0   |                                   |               11 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[24][15]_i_1_n_0   |                                   |                7 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[2][15]_i_1_n_0    |                                   |                6 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[3][15]_i_1_n_0    |                                   |                6 |             16 |
|  clkgen/inst/clk_100MHz   | disp/min[7]_i_1_n_0               |                                   |                5 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[8][15]_i_1_n_0    |                                   |               10 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[1][15]_i_1_n_0    |                                   |                7 |             16 |
|  clkgen/inst/clk_100MHz   | disp/temp[0][15]_i_1_n_0          |                                   |                8 |             16 |
|  clkgen/inst/clk_100MHz   | disp/temp[1][15]_i_1_n_0          |                                   |                7 |             16 |
|  clkgen/inst/clk_100MHz   | disp/temp[2][15]_i_1_n_0          |                                   |                6 |             16 |
|  clkgen/inst/clk_100MHz   | disp/temp[3][15]_i_1_n_0          |                                   |                7 |             16 |
|  clkgen/inst/clk_100MHz   | disp/temp[4][15]_i_1_n_0          |                                   |                6 |             16 |
|  clkgen/inst/clk_100MHz   | disp/temp[5][15]_i_1_n_0          |                                   |               10 |             16 |
|  clkgen/inst/clk_100MHz   | disp/temp[6][15]_i_1_n_0          |                                   |                8 |             16 |
|  clkgen/inst/clk_100MHz   | disp/temp[7][15]_i_1_n_0          |                                   |                7 |             16 |
|  clkgen/inst/clk_100MHz   | disp/temp[8][15]_i_1_n_0          |                                   |                9 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[7][15]_i_1_n_0    |                                   |                8 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[14][15]_i_1_n_0   |                                   |               10 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[6][15]_i_1_n_0    |                                   |                8 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[5][15]_i_1_n_0    |                                   |               11 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[9][15]_i_1_n_0    |                                   |               10 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[0][15]_i_1_n_0    |                                   |                7 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[10][15]_i_1_n_0   |                                   |                9 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[11][15]_i_1_n_0   |                                   |                7 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[12][15]_i_1_n_0   |                                   |                9 |             16 |
|  clkgen/inst/clk_100MHz   | disp/SAD_vector[4][15]_i_1_n_0    |                                   |                8 |             16 |
|  clkgen/inst/clk_100MHz   | disp/ccnt[3]_i_1_n_0              |                                   |               10 |             18 |
|  clkgen/inst/clk_24MHz    |                                   | reset_IBUF                        |                5 |             21 |
|  clkgen/inst/clk_100MHz   |                                   |                                   |               19 |             29 |
| ~clkgen/inst/clk_100MHz   |                                   |                                   |               10 |             34 |
+---------------------------+-----------------------------------+-----------------------------------+------------------+----------------+


