<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:33:50.3350</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.12.22</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7024669</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>3차원 NAND 메모리의 워드 라인 콘택에 대한 장벽 층 및 그 제조 방법</inventionTitle><inventionTitleEng>BARRIER LAYERS FOR WORD LINE CONTACTS IN THREE-DIMENSIONAL NAND MEMORY AND FABRICATION METHODS THEREOF</inventionTitleEng><openDate>2024.09.03</openDate><openNumber>10-2024-0132309</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.08.06</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.07.22</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/535</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 3차원 메모리 디바이스를 형성하는 방법을 제공한다. 상기 방법은 기판에 교대 유전체 스택을 기판에 수직인 제1 방향으로 배치하는 단계; 및 상기 교대 유전체 스택에 계단 구조체와 분할 벽을 형성하는 단계를 포함한다. 상기 계단 구조체와 상기 분할 벽은 상기 기판에 평행한 제2 방향으로 연장되고, 상기 분할 벽은 상기 계단 구조체에 인접해 있다. 상기 방법은 계단 구조체에 제1 장벽 층과, 상기 제1 장벽 층과 다른 제2 장벽 층을 형성하는 단계를 더 포함한다. 상기 방법은 상기 분할 벽에 게이트 라인 슬릿(GLS) 개구부를 형성하는 단계를 더 포함한다. 상기 GLS 개구부는 상기 제1 방향으로 상기 교대 유전체 스택을 관통하고, 상기 기판에 평행하고 상기 제2 방향에 수직인 제3 방향으로 상기 제2 장벽 층으로부터 떨어져 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.06.29</internationOpenDate><internationOpenNumber>WO2023115374</internationOpenNumber><internationalApplicationDate>2021.12.22</internationalApplicationDate><internationalApplicationNumber>PCT/CN2021/140362</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 3차원 메모리 디바이스를 형성하는 방법으로서, 교대 유전체 스택(alternating dielectric stack)을 배치하는 단계 - 상기 교대 유전체 스택은 기판에 수직인 제1 방향으로 상기 기판에 교대로 적층된 제1 유전체 층과 제2 유전체 층을 포함함 -; 상기 교대 유전체 스택에 계단 구조체와 분할 벽을 형성하는 단계 - 상기 계단 구조체와 상기 분할 벽은 상기 기판에 평행한 제2 방향으로 연장되고, 상기 분할 벽은 상기 계단 구조체에 인접함 -;상기 계단 구조체에 제1 장벽 층과, 상기 제1 장벽 층과 다른 제2 장벽 층을 순차적으로 형성하는 단계; 및상기 분할 벽에 게이트 라인 슬릿(gate line slit, GLS) 개구부를 형성하는 단계 - 상기 GLS 개구부는 상기 제1 방향으로 상기 교대 유전체 스택을 관통하고, 상기 기판에 평행하고 상기 제2 방향에 수직인 제3 방향으로 상기 제2 장벽 층으로부터 떨어져 있음 -를 포함하는 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 계단 구조체에 상기 제1 장벽 층을 형성하는 것은 상기 계단 구조체의 계단의 단의 적어도 측벽을 덮도록 상기 제1 장벽 층을 배치하는 것을 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 계단 구조체에 상기 제2 장벽 층을 형성하는 것은, 상기 계단 구조체와 상기 분할 벽에 유전체 재료를 배치하는 것; 및 상기 분할 벽에 배치된 상기 유전체 재료의 제1 부분을 제거하는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 분할 벽에 인접한, 상기 계단 구조체의 제2 영역에 배치된 상기 유전체 재료의 제2 부분을 제거하여 상기 계단 구조체의 제1 영역에 상기 제2 장벽 층을 형성하는 단계 - 상기 제1 영역과 상기 제2 영역은 상기 제2 방향으로 연장되고 상기 제1 영역은 상기 계단 구조체의 중심에 있음 -를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 블록 마스크를 배치하여 상기 분할 벽과, 상기 분할 벽에 인접한 상기 계단 구조체의 제2 영역을 노출시키는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 GLS 개구부 내부에 GLS 필러(filler)를 배치하여 GLS를 형성하는 단계 - 상기 GLS 필러는 절연 재료를 포함함 -를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 GLS 개구부를 통해 상기 제1 유전체 층들 사이에서 상기 제2 유전체 층을 제거하여 횡 방향 터널을 형성하는 단계; 및 상기 횡 방향 터널 내부에 제1 전도성 재료를 배치하여 교대로 적층된 전도 층과 상기 제1 유전체 층을 포함하는 필름 스택(film stack)을 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 제2 유전체 층을 제거하는 것은 상기 제1 유전체 층과 상기 제1 장벽 층에 대해 상기 제2 유전체 층을 선택적으로 에칭하는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서, 상기 계단 구조체 위의 상기 제2 장벽 층에 절연 층을 배치하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 필름 스택 내의 상기 전도 층 중 하나와 접촉하도록 콘택 구조체를 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 콘택 구조체를 형성하는 단계는, 상기 제1 방향으로 상기 절연 층을 관통하는 콘택 개구부를 형성하여 상기 전도 층 중 하나의 일부를 노출시키는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 콘택 구조체를 형성하는 단계는, 상기 콘택 개구부 내부에 제2 전도성 재료를 배치하여 상기 전도 층 중 하나의 노출된 부분에 접촉시키는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 상기 콘택 개구부를 형성하는 것은 상기 제2 장벽 층에 대해 상기 절연 층을 선택적으로 에칭하는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 메모리 디바이스로서,  기판에 수직인 제1 방향으로 상기 기판에 교대로 적층된 전도 층과 제1 유전체 층; 상기 기판에 평행한 제2 방향으로 연장되는 계단 구조체; 및  상기 제2 방향으로 연장되고 상기 계단 구조체에 인접하게 위치한 분할 벽을 포함하는 필름 스택; 상기 분할 벽에 배치된 게이트 라인 슬릿(GLS) - 상기 GLS는 상기 제1 방향으로 상기 필름 스택을 관통하고 상기 제2 방향으로 연장됨 -; 상기 계단 구조체에 배치된 제1 장벽 층; 및 상기 계단 구조체의 제1 영역에서 상기 제1 장벽 층에 배치된 제2 장벽 층 - 상기 제1 장벽 층과 다른 상기 제2 장벽 층은, 상기 기판과 평행하고 상기 제2 방향에 수직인 제3 방향으로 상기 GLS로부터 떨어져 있음 -을 포함하는 메모리 디바이스.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 제1 장벽 층은 상기 계단 구조체의 계단의 단의 적어도 측벽을 덮는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서, 상기 제2 장벽 층의 상단 표면과 측벽을 덮도록 상기 제2 장벽 층에 배치된 절연 층을 더 포함하는 메모리 디바이스.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 절연 층, 상기 제2 장벽 층 및 상기 제1 장벽 층을 상기 제1 방향으로 관통하는 콘택 구조체 - 상기 콘택 구조체는 상기 필름 스택의 전도 층 중 하나와 접촉함 -를 더 포함하는 메모리 디바이스.</claim></claimInfo><claimInfo><claim>18. 제14항에 있어서, 상기 제1 영역은 상기 계단 구조체의 중심에 있고 상기 제2 방향으로 연장되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 계단 구조체는 제2 영역을 더 포함하고, 상기 계단 구조체의 제2 영역은 상기 제2 방향으로 연장되고 상기 분할 벽과 상기 제1 영역 사이에 위치하는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>20. 제14항에 있어서,상기 제1 장벽 층은 실리콘 산화물을 포함하고 상기 제2 장벽 층은 실리콘 질화물을 포함하는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>21. 제14항에 있어서,상기 제1 장벽 층의 두께는 10nm에서 100nm 사이의 범위인, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>22. 제14항에 있어서, 상기 제2 장벽 층의 두께는 50nm에서 500nm 사이의 범위인, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>23. 제14항에 있어서, 상기 GLS는 절연 재료를 포함하고 저장 유닛을 독립적으로 판독 또는 프로그램 동작을 수행하는 서브 저장 유닛으로 분할하도록 구성되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>24. 3차원 메모리 디바이스를 포함하는 메모리 저장 시스템으로서, 상기 3차원 메모리 디바이스는,  기판에 수직인 제1 방향으로 상기 기판에 교대로 적층된 전도 층과 제1 유전체 층; 상기 기판에 평행한 제2 방향으로 연장되는 계단 구조체; 및  상기 제2 방향으로 연장되고 상기 계단 구조체에 인접하게 위치한 분할 벽을 포함하는 필름 스택; 상기 분할 벽에 배치된 게이트 라인 슬릿(GLS) - 상기 GLS는 상기 제1 방향으로 상기 필름 스택을 관통하고 상기 제2 방향으로 연장됨 -; 상기 계단 구조체에 배치된 제1 장벽 층; 상기 계단 구조체의 제1 영역에서 상기 제1 장벽 층에 배치된 제2 장벽 층 - 상기 제1 장벽 층과 다른 상기 제2 장벽 층은, 상기 기판과 평행하고 상기 제2 방향에 수직인 제3 방향으로 상기 GLS로부터 떨어져 있음 -; 및 상기 3차원 메모리 디바이스의 동작을 제어하도록 구성된 메모리 제어기 -상기 메모리 제어기는 상기 3차원 메모리 디바이스와 연결됨 -을 포함하는 메모리 저장 시스템.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 상기 제1 장벽 층은 상기 계단 구조체의 계단의 단의 적어도 측벽을 덮는, 메모리 저장 시스템.</claim></claimInfo><claimInfo><claim>26. 제24항에 있어서, 상기 제2 장벽 층의 상단 표면과 측벽을 덮도록 상기 제2 장벽 층에 배치된 절연 층을 더 포함하는 메모리 저장 시스템.</claim></claimInfo><claimInfo><claim>27. 제26항에 있어서, 상기 절연 층, 상기 제2 장벽 층 및 상기 제1 장벽 층을 상기 제1 방향으로 관통하는 콘택 구조체 - 상기 콘택 구조체는 상기 필름 스택의 전도 층 중 하나와 접촉함 -를 더 포함하는 메모리 저장 시스템.</claim></claimInfo><claimInfo><claim>28. 제24항에 있어서, 상기 제1 영역은 상기 계단 구조체의 중심에 있고 상기 제2 방향으로 연장되는, 메모리 저장 시스템.</claim></claimInfo><claimInfo><claim>29. 제28항에 있어서, 상기 계단 구조체는 제2 영역을 더 포함하고, 상기 계단 구조체의 제2 영역은 상기 제2 방향으로 연장되고 상기 분할 벽과 상기 제1 영역 사이에 위치하는, 메모리 저장 시스템.</claim></claimInfo><claimInfo><claim>30. 제24항에 있어서,상기 제1 장벽 층은 실리콘 산화물을 포함하고 상기 제2 장벽 층은 실리콘 질화물을 포함하는, 메모리 저장 시스템.</claim></claimInfo><claimInfo><claim>31. 제24항에 있어서,상기 제1 장벽 층의 두께는 10nm에서 100nm 사이의 범위인, 메모리 저장 시스템.</claim></claimInfo><claimInfo><claim>32. 제24항에 있어서, 상기 제2 장벽 층의 두께는 50nm에서 500nm 사이의 범위인, 메모리 저장 시스템.</claim></claimInfo><claimInfo><claim>33. 제24항에 있어서, 상기 GLS는 절연 재료를 포함하고 저장 유닛을 독립적으로 판독 또는 프로그램 동작을 수행하는 서브 저장 유닛으로 분할하도록 구성되는, 메모리 저장 시스템.</claim></claimInfo><claimInfo><claim>34. 3차원(3D) 메모리 디바이스를 포함하는 3D 메모리 다이로서, 상기 3D 메모리 디바이스는,  기판에 수직인 제1 방향으로 상기 기판에 교대로 적층된 전도 층과 제1 유전체 층; 상기 기판에 평행한 제2 방향으로 연장되는 계단 구조체; 및  상기 제2 방향으로 연장되고 상기 계단 구조체에 인접하게 위치한 분할 벽을 포함하는 필름 스택; 상기 분할 벽에 배치된 게이트 라인 슬릿(GLS) - 상기 GLS는 상기 제1 방향으로 상기 필름 스택을 관통하고 상기 제2 방향으로 연장됨 -; 상기 계단 구조체에 배치된 제1 장벽 층; 상기 계단 구조체의 제1 영역에서 상기 제1 장벽 층에 배치된 제2 장벽 층 - 상기 제1 장벽 층과 다른 상기 제2 장벽 층은, 상기 기판과 평행하고 상기 제2 방향에 수직인 제3 방향으로 상기 GLS로부터 떨어져 있음 -; 상기 3D 메모리 디바이스에 결합되고 상기 3D 메모리 디바이스의 동작을 지원하도록 구성된 주변 회로를 포함하는,3D 메모리 다이.</claim></claimInfo><claimInfo><claim>35. 제34항에 있어서, 상기 제1 장벽 층은 상기 계단 구조체의 계단의 단의 적어도 측벽을 덮는, 3D 메모리 다이.</claim></claimInfo><claimInfo><claim>36. 제34항에 있어서, 상기 제2 장벽 층의 상단 표면과 측벽을 덮도록 상기 제2 장벽 층에 배치된 절연 층을 더 포함하는 3D 메모리 다이.</claim></claimInfo><claimInfo><claim>37. 제36항에 있어서, 상기 절연 층, 상기 제2 장벽 층 및 상기 제1 장벽 층을 상기 제1 방향으로 관통하는 콘택 구조체 - 상기 콘택 구조체는 상기 필름 스택의 전도 층 중 하나와 접촉함 -를 더 포함하는 3D 메모리 다이.</claim></claimInfo><claimInfo><claim>38. 제34항에 있어서, 상기 제1 영역은 상기 계단 구조체의 중심에 있고 상기 제2 방향으로 연장되는, 3D 메모리 다이.</claim></claimInfo><claimInfo><claim>39. 제38항에 있어서, 상기 계단 구조체는 제2 영역을 더 포함하고, 상기 계단 구조체의 제2 영역은 상기 제2 방향으로 연장되고 상기 분할 벽과 상기 제1 영역 사이에 위치하는, 3D 메모리 다이.</claim></claimInfo><claimInfo><claim>40. 제34항에 있어서, 상기 제1 장벽 층은 실리콘 산화물을 포함하고 상기 제2 장벽 층은 실리콘 질화물을 포함하는, 3D 메모리 다이.</claim></claimInfo><claimInfo><claim>41. 제34항에 있어서, 상기 제1 장벽 층의 두께는 10nm에서 100nm 사이의 범위인, 3D 메모리 다이.</claim></claimInfo><claimInfo><claim>42. 제34항에 있어서, 상기 제2 장벽 층의 두께는 50nm에서 500nm 사이의 범위인, 3D 메모리 다이.</claim></claimInfo><claimInfo><claim>43. 제34항에 있어서, 상기 GLS는 절연 재료를 포함하고 저장 유닛을 독립적으로 판독 또는 프로그램 동작을 수행하는 서브 저장 유닛으로 분할하도록 구성되는, 3D 메모리 다이.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>XU, Ling</engName><name>수 링</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>WANG, Di</engName><name>왕 디</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>ZHANG, Zhong</engName><name>장 종</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>ZHOU, Wenxi</engName><name>저우 원시</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동)</address><code>920011000036</code><country>대한민국</country><engName>YOU ME PATENT &amp; LAW FIRM</engName><name>유미특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.07.22</receiptDate><receiptNumber>1-1-2024-0793130-36</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[New Translation under Article 201 of Patent Act or Article 35 of Utility Model Act] Submission of Document</documentEngName><documentName>[특허법 제201조 또는 실용신안법 제35조에 따른 새로운 번역문]서류제출서</documentName><receiptDate>2024.08.06</receiptDate><receiptNumber>1-1-2024-0854001-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.08.06</receiptDate><receiptNumber>1-1-2024-0855160-38</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.08.06</receiptDate><receiptNumber>1-1-2024-0855161-84</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.08.07</receiptDate><receiptNumber>1-5-2024-0129633-31</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2024.10.14</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2024.11.20</receiptDate><receiptNumber>9-6-2025-0074253-83</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.04.16</receiptDate><receiptNumber>9-5-2025-0371551-49</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.06.16</receiptDate><receiptNumber>1-1-2025-0672246-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.06.16</receiptDate><receiptNumber>1-1-2025-0672245-63</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247024669.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b3ce8c31fab3fa3a31b26329ad037471ecd30cd88e1fdc215e4e604b9e148304315602b0f47e9a18b7419276c88c93539c0ccd5e0b8dc3ae</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf72884b8591cbd6d3e6fec9c742ac8a77edbdcb777686be3cb92a0ec47f8127a4cc7c4d80a29f973185c3fad9af9cdee091f1097ba166ec49</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>