TimeQuest Timing Analyzer report for Astroids
Wed Nov 27 02:18:39 2013
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'vga_sync:u1|h_count[0]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Setup: 'clk_60hz:comb_111|q'
 14. Slow Model Setup: 'p1|altpll_component|pll|clk[0]'
 15. Slow Model Setup: 'Rocks_Man:comb_167|Clk2sec:comb_8|q'
 16. Slow Model Setup: 'CLOCK_27'
 17. Slow Model Hold: 'vga_sync:u1|h_count[0]'
 18. Slow Model Hold: 'p1|altpll_component|pll|clk[0]'
 19. Slow Model Hold: 'CLOCK_50'
 20. Slow Model Hold: 'clk_60hz:comb_111|q'
 21. Slow Model Hold: 'Rocks_Man:comb_167|Clk2sec:comb_8|q'
 22. Slow Model Hold: 'CLOCK_27'
 23. Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'
 24. Slow Model Recovery: 'clk_60hz:comb_111|q'
 25. Slow Model Removal: 'clk_60hz:comb_111|q'
 26. Slow Model Removal: 'p1|altpll_component|pll|clk[0]'
 27. Slow Model Minimum Pulse Width: 'CLOCK_50'
 28. Slow Model Minimum Pulse Width: 'clk_60hz:comb_111|q'
 29. Slow Model Minimum Pulse Width: 'vga_sync:u1|h_count[0]'
 30. Slow Model Minimum Pulse Width: 'Rocks_Man:comb_167|Clk2sec:comb_8|q'
 31. Slow Model Minimum Pulse Width: 'CLOCK_27'
 32. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'vga_sync:u1|h_count[0]'
 43. Fast Model Setup: 'p1|altpll_component|pll|clk[0]'
 44. Fast Model Setup: 'clk_60hz:comb_111|q'
 45. Fast Model Setup: 'CLOCK_50'
 46. Fast Model Setup: 'Rocks_Man:comb_167|Clk2sec:comb_8|q'
 47. Fast Model Setup: 'CLOCK_27'
 48. Fast Model Hold: 'vga_sync:u1|h_count[0]'
 49. Fast Model Hold: 'Rocks_Man:comb_167|Clk2sec:comb_8|q'
 50. Fast Model Hold: 'CLOCK_50'
 51. Fast Model Hold: 'clk_60hz:comb_111|q'
 52. Fast Model Hold: 'p1|altpll_component|pll|clk[0]'
 53. Fast Model Hold: 'CLOCK_27'
 54. Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'
 55. Fast Model Recovery: 'clk_60hz:comb_111|q'
 56. Fast Model Removal: 'clk_60hz:comb_111|q'
 57. Fast Model Removal: 'p1|altpll_component|pll|clk[0]'
 58. Fast Model Minimum Pulse Width: 'CLOCK_50'
 59. Fast Model Minimum Pulse Width: 'clk_60hz:comb_111|q'
 60. Fast Model Minimum Pulse Width: 'vga_sync:u1|h_count[0]'
 61. Fast Model Minimum Pulse Width: 'Rocks_Man:comb_167|Clk2sec:comb_8|q'
 62. Fast Model Minimum Pulse Width: 'CLOCK_27'
 63. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Setup Transfers
 74. Hold Transfers
 75. Recovery Transfers
 76. Removal Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Astroids                                                        ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                      ;
+-------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+-----------------------------------------+
; Clock Name                          ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                                 ;
+-------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+-----------------------------------------+
; clk_60hz:comb_111|q                 ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { clk_60hz:comb_111|q }                 ;
; CLOCK_27                            ; Base      ; 37.037 ; 27.0 MHz   ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                            ;
; CLOCK_50                            ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_50 }                            ;
; p1|altpll_component|pll|clk[0]      ; Generated ; 39.682 ; 25.2 MHz   ; 0.000  ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[0] }      ;
; p1|altpll_component|pll|clk[2]      ; Generated ; 39.682 ; 25.2 MHz   ; -9.920 ; 9.921  ; 50.00      ; 15        ; 14          ; -90.0 ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[2] }      ;
; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { Rocks_Man:comb_167|Clk2sec:comb_8|q } ;
; vga_sync:u1|h_count[0]              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { vga_sync:u1|h_count[0] }              ;
+-------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+-----------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 86.85 MHz  ; 86.85 MHz       ; vga_sync:u1|h_count[0]         ;      ;
; 208.07 MHz ; 208.07 MHz      ; p1|altpll_component|pll|clk[0] ;      ;
; 252.91 MHz ; 252.91 MHz      ; CLOCK_50                       ;      ;
; 268.38 MHz ; 268.38 MHz      ; clk_60hz:comb_111|q            ;      ;
; 279.33 MHz ; 279.33 MHz      ; CLOCK_27                       ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; vga_sync:u1|h_count[0]              ; -8.265 ; -199.233      ;
; CLOCK_50                            ; -2.954 ; -57.801       ;
; clk_60hz:comb_111|q                 ; -2.923 ; -502.754      ;
; p1|altpll_component|pll|clk[0]      ; -2.741 ; -50.602       ;
; Rocks_Man:comb_167|Clk2sec:comb_8|q ; -0.577 ; -1.441        ;
; CLOCK_27                            ; 33.457 ; 0.000         ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; vga_sync:u1|h_count[0]              ; -0.409 ; -2.028        ;
; p1|altpll_component|pll|clk[0]      ; 0.340  ; 0.000         ;
; CLOCK_50                            ; 0.391  ; 0.000         ;
; clk_60hz:comb_111|q                 ; 0.391  ; 0.000         ;
; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.414  ; 0.000         ;
; CLOCK_27                            ; 0.801  ; 0.000         ;
+-------------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -4.453 ; -90.338       ;
; clk_60hz:comb_111|q            ; -2.123 ; -28.336       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clk_60hz:comb_111|q            ; 2.165 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 3.479 ; 0.000         ;
+--------------------------------+-------+---------------+


+--------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; CLOCK_50                            ; -1.380 ; -22.380       ;
; clk_60hz:comb_111|q                 ; -0.500 ; -231.000      ;
; vga_sync:u1|h_count[0]              ; -0.500 ; -27.000       ;
; Rocks_Man:comb_167|Clk2sec:comb_8|q ; -0.500 ; -4.000        ;
; CLOCK_27                            ; 17.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0]      ; 18.841 ; 0.000         ;
+-------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'vga_sync:u1|h_count[0]'                                                                                                                                                    ;
+--------+-------------------------------------------+---------------------------------------+--------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                               ; Launch Clock                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------+--------------------------------+------------------------+--------------+------------+------------+
; -8.265 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|lives[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 10.400     ;
; -8.265 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|lives[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 10.400     ;
; -8.253 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|lives[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 10.388     ;
; -8.253 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|lives[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 10.388     ;
; -8.061 ; Spaceship:c1|shipX[3]                     ; collision_detector:comb_168|lives[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 10.196     ;
; -8.061 ; Spaceship:c1|shipX[3]                     ; collision_detector:comb_168|lives[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 10.196     ;
; -8.006 ; Spaceship:c1|shipX[4]                     ; collision_detector:comb_168|lives[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 10.141     ;
; -8.006 ; Spaceship:c1|shipX[4]                     ; collision_detector:comb_168|lives[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 10.141     ;
; -7.866 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[3]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.119      ; 10.021     ;
; -7.861 ; Spaceship:c1|shipX[5]                     ; collision_detector:comb_168|lives[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.996      ;
; -7.861 ; Spaceship:c1|shipX[5]                     ; collision_detector:comb_168|lives[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.996      ;
; -7.854 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|reset[3]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.119      ; 10.009     ;
; -7.818 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[5]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.107      ; 9.961      ;
; -7.806 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|reset[5]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.107      ; 9.949      ;
; -7.785 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[2]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.090      ; 9.911      ;
; -7.773 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|reset[2]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.090      ; 9.899      ;
; -7.724 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.119      ; 9.879      ;
; -7.723 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[4]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.119      ; 9.878      ;
; -7.712 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|reset[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.119      ; 9.867      ;
; -7.711 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|reset[4]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.119      ; 9.866      ;
; -7.688 ; Spaceship:c1|shipX[6]                     ; collision_detector:comb_168|lives[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.823      ;
; -7.688 ; Spaceship:c1|shipX[6]                     ; collision_detector:comb_168|lives[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.823      ;
; -7.662 ; Spaceship:c1|shipX[3]                     ; collision_detector:comb_168|reset[3]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.119      ; 9.817      ;
; -7.621 ; Spaceship:c1|shipX[7]                     ; collision_detector:comb_168|lives[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.756      ;
; -7.621 ; Spaceship:c1|shipX[7]                     ; collision_detector:comb_168|lives[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.756      ;
; -7.614 ; Spaceship:c1|shipX[3]                     ; collision_detector:comb_168|reset[5]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.107      ; 9.757      ;
; -7.607 ; Spaceship:c1|shipX[4]                     ; collision_detector:comb_168|reset[3]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.119      ; 9.762      ;
; -7.600 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.133      ; 9.769      ;
; -7.588 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|reset[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.133      ; 9.757      ;
; -7.581 ; Spaceship:c1|shipX[3]                     ; collision_detector:comb_168|reset[2]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.090      ; 9.707      ;
; -7.559 ; Spaceship:c1|shipX[4]                     ; collision_detector:comb_168|reset[5]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.107      ; 9.702      ;
; -7.535 ; Spaceship:c1|shipX[0]                     ; collision_detector:comb_168|lives[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.670      ;
; -7.535 ; Spaceship:c1|shipX[0]                     ; collision_detector:comb_168|lives[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.670      ;
; -7.526 ; Spaceship:c1|shipX[4]                     ; collision_detector:comb_168|reset[2]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.090      ; 9.652      ;
; -7.525 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[6]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.097      ; 9.658      ;
; -7.520 ; Spaceship:c1|shipX[3]                     ; collision_detector:comb_168|reset[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.119      ; 9.675      ;
; -7.519 ; Spaceship:c1|shipX[3]                     ; collision_detector:comb_168|reset[4]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.119      ; 9.674      ;
; -7.513 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|reset[6]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.097      ; 9.646      ;
; -7.487 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[7]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.622      ;
; -7.485 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[8]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.620      ;
; -7.475 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|reset[7]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.610      ;
; -7.473 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|reset[8]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.608      ;
; -7.465 ; Spaceship:c1|shipX[4]                     ; collision_detector:comb_168|reset[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.119      ; 9.620      ;
; -7.464 ; Spaceship:c1|shipX[4]                     ; collision_detector:comb_168|reset[4]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.119      ; 9.619      ;
; -7.462 ; Spaceship:c1|shipX[5]                     ; collision_detector:comb_168|reset[3]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.119      ; 9.617      ;
; -7.414 ; Spaceship:c1|shipX[5]                     ; collision_detector:comb_168|reset[5]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.107      ; 9.557      ;
; -7.396 ; Spaceship:c1|shipX[3]                     ; collision_detector:comb_168|reset[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.133      ; 9.565      ;
; -7.381 ; Spaceship:c1|shipX[5]                     ; collision_detector:comb_168|reset[2]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.090      ; 9.507      ;
; -7.341 ; Spaceship:c1|shipX[4]                     ; collision_detector:comb_168|reset[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.133      ; 9.510      ;
; -7.321 ; Spaceship:c1|shipX[3]                     ; collision_detector:comb_168|reset[6]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.097      ; 9.454      ;
; -7.320 ; Spaceship:c1|shipX[5]                     ; collision_detector:comb_168|reset[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.119      ; 9.475      ;
; -7.319 ; Spaceship:c1|shipX[5]                     ; collision_detector:comb_168|reset[4]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.119      ; 9.474      ;
; -7.289 ; Spaceship:c1|shipX[6]                     ; collision_detector:comb_168|reset[3]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.119      ; 9.444      ;
; -7.284 ; Spaceship:c1|shipX[8]                     ; collision_detector:comb_168|lives[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.419      ;
; -7.284 ; Spaceship:c1|shipX[8]                     ; collision_detector:comb_168|lives[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.419      ;
; -7.283 ; Spaceship:c1|shipX[3]                     ; collision_detector:comb_168|reset[7]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.418      ;
; -7.281 ; Spaceship:c1|shipX[3]                     ; collision_detector:comb_168|reset[8]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.416      ;
; -7.266 ; Spaceship:c1|shipX[4]                     ; collision_detector:comb_168|reset[6]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.097      ; 9.399      ;
; -7.241 ; Spaceship:c1|shipX[6]                     ; collision_detector:comb_168|reset[5]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.107      ; 9.384      ;
; -7.233 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.345     ;
; -7.233 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[2]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.345     ;
; -7.233 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[3]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.345     ;
; -7.233 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.345     ;
; -7.233 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[5]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.345     ;
; -7.233 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[6]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.345     ;
; -7.233 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[7]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.345     ;
; -7.233 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[8]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.345     ;
; -7.233 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[9]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.345     ;
; -7.233 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[10] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.345     ;
; -7.233 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[11] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.345     ;
; -7.233 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[12] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.345     ;
; -7.233 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[13] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.345     ;
; -7.233 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[14] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.345     ;
; -7.233 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[15] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.345     ;
; -7.233 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.132      ; 9.401      ;
; -7.233 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[2]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.132      ; 9.401      ;
; -7.233 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[3]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.132      ; 9.401      ;
; -7.233 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[4]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.132      ; 9.401      ;
; -7.233 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[5]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.132      ; 9.401      ;
; -7.233 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[6]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.132      ; 9.401      ;
; -7.233 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[7]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.132      ; 9.401      ;
; -7.233 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[8]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.132      ; 9.401      ;
; -7.233 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[9]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.132      ; 9.401      ;
; -7.233 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[10] ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.132      ; 9.401      ;
; -7.233 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[11] ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.132      ; 9.401      ;
; -7.233 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[12] ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.132      ; 9.401      ;
; -7.233 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[13] ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.132      ; 9.401      ;
; -7.233 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[14] ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.132      ; 9.401      ;
; -7.233 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[15] ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.132      ; 9.401      ;
; -7.228 ; Spaceship:c1|shipX[4]                     ; collision_detector:comb_168|reset[7]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.363      ;
; -7.226 ; Spaceship:c1|shipX[4]                     ; collision_detector:comb_168|reset[8]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.099      ; 9.361      ;
; -7.222 ; Spaceship:c1|shipX[7]                     ; collision_detector:comb_168|reset[3]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 1.119      ; 9.377      ;
; -7.219 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.331     ;
; -7.219 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[2]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.331     ;
; -7.219 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[3]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.331     ;
; -7.219 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.331     ;
; -7.219 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[5]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.331     ;
; -7.219 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[6]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.331     ;
; -7.219 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[7]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.331     ;
; -7.219 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[8]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 3.074      ; 10.331     ;
+--------+-------------------------------------------+---------------------------------------+--------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.954 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.990      ;
; -2.954 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.990      ;
; -2.954 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.990      ;
; -2.954 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.990      ;
; -2.954 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.990      ;
; -2.954 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.990      ;
; -2.954 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.990      ;
; -2.954 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.990      ;
; -2.954 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.990      ;
; -2.919 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.955      ;
; -2.919 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.955      ;
; -2.919 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.955      ;
; -2.919 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.955      ;
; -2.919 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.955      ;
; -2.919 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.955      ;
; -2.919 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.955      ;
; -2.919 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.955      ;
; -2.919 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.955      ;
; -2.883 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.919      ;
; -2.883 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.919      ;
; -2.883 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.919      ;
; -2.883 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.919      ;
; -2.883 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.919      ;
; -2.883 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.919      ;
; -2.883 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.919      ;
; -2.883 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.919      ;
; -2.883 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.919      ;
; -2.831 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.867      ;
; -2.831 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.867      ;
; -2.803 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.839      ;
; -2.803 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.839      ;
; -2.803 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.839      ;
; -2.803 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.839      ;
; -2.803 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.839      ;
; -2.803 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.839      ;
; -2.803 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.839      ;
; -2.803 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.839      ;
; -2.803 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.839      ;
; -2.791 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.827      ;
; -2.791 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.827      ;
; -2.791 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.827      ;
; -2.791 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.827      ;
; -2.791 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.827      ;
; -2.791 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.827      ;
; -2.791 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.827      ;
; -2.791 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.827      ;
; -2.791 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.827      ;
; -2.771 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.807      ;
; -2.771 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.807      ;
; -2.771 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.807      ;
; -2.771 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.807      ;
; -2.771 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.807      ;
; -2.771 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.807      ;
; -2.771 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.807      ;
; -2.771 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.807      ;
; -2.771 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.807      ;
; -2.674 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.712      ;
; -2.674 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.712      ;
; -2.674 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.712      ;
; -2.674 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.712      ;
; -2.674 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.712      ;
; -2.674 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.712      ;
; -2.674 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.712      ;
; -2.674 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.712      ;
; -2.674 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.712      ;
; -2.674 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.712      ;
; -2.639 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.677      ;
; -2.639 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.677      ;
; -2.639 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.677      ;
; -2.639 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.677      ;
; -2.639 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.677      ;
; -2.639 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.677      ;
; -2.639 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.677      ;
; -2.639 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.677      ;
; -2.639 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.677      ;
; -2.639 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.677      ;
; -2.631 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.667      ;
; -2.631 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.667      ;
; -2.631 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.667      ;
; -2.631 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.667      ;
; -2.631 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.667      ;
; -2.631 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.667      ;
; -2.631 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.667      ;
; -2.631 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.667      ;
; -2.631 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.667      ;
; -2.622 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.660      ;
; -2.603 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.641      ;
; -2.603 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.641      ;
; -2.603 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.641      ;
; -2.603 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.641      ;
; -2.603 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.641      ;
; -2.603 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.641      ;
; -2.603 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.641      ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_60hz:comb_111|q'                                                                                                                                              ;
+--------+--------------------------------------+----------------------------------------------+------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                      ; Launch Clock           ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------+------------------------+---------------------+--------------+------------+------------+
; -2.923 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.125     ; 2.834      ;
; -2.923 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.125     ; 2.834      ;
; -2.923 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.125     ; 2.834      ;
; -2.923 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.125     ; 2.834      ;
; -2.923 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.125     ; 2.834      ;
; -2.923 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.125     ; 2.834      ;
; -2.923 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.125     ; 2.834      ;
; -2.923 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[0]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.125     ; 2.834      ;
; -2.848 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.148     ; 2.736      ;
; -2.848 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.148     ; 2.736      ;
; -2.848 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.148     ; 2.736      ;
; -2.848 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.148     ; 2.736      ;
; -2.848 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.148     ; 2.736      ;
; -2.848 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.148     ; 2.736      ;
; -2.848 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.148     ; 2.736      ;
; -2.848 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.148     ; 2.736      ;
; -2.848 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.148     ; 2.736      ;
; -2.829 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockDirX[1] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.742      ;
; -2.829 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockDirY[1] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.742      ;
; -2.829 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockDirX[0] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.742      ;
; -2.829 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockDirY[0] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.742      ;
; -2.825 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockDirX[2] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.119     ; 2.742      ;
; -2.825 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockDirY[2] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.119     ; 2.742      ;
; -2.808 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[9]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.119     ; 2.725      ;
; -2.808 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[8]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.119     ; 2.725      ;
; -2.808 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[7]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.119     ; 2.725      ;
; -2.808 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[6]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.119     ; 2.725      ;
; -2.808 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[5]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.119     ; 2.725      ;
; -2.808 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[4]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.119     ; 2.725      ;
; -2.808 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[3]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.119     ; 2.725      ;
; -2.808 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[2]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.119     ; 2.725      ;
; -2.808 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[1]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.119     ; 2.725      ;
; -2.808 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[0]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.119     ; 2.725      ;
; -2.801 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockDirX[1] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.714      ;
; -2.801 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockDirY[1] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.714      ;
; -2.801 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockDirX[0] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.714      ;
; -2.801 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockDirY[0] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.714      ;
; -2.773 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockDirX[2] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.121     ; 2.688      ;
; -2.764 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[9]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.121     ; 2.679      ;
; -2.764 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[8]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.121     ; 2.679      ;
; -2.764 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[7]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.121     ; 2.679      ;
; -2.764 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[6]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.121     ; 2.679      ;
; -2.764 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[5]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.121     ; 2.679      ;
; -2.764 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[4]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.121     ; 2.679      ;
; -2.764 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[3]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.121     ; 2.679      ;
; -2.764 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[2]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.121     ; 2.679      ;
; -2.764 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[1]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.121     ; 2.679      ;
; -2.764 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[0]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.121     ; 2.679      ;
; -2.755 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockDirY[2] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.668      ;
; -2.740 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[9]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.653      ;
; -2.740 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[8]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.653      ;
; -2.740 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[7]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.653      ;
; -2.740 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[6]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.653      ;
; -2.740 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[5]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.653      ;
; -2.740 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[4]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.653      ;
; -2.740 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[3]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.653      ;
; -2.740 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[2]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.653      ;
; -2.740 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[1]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.653      ;
; -2.740 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[0]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.123     ; 2.653      ;
; -2.726 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 3.762      ;
; -2.726 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 3.762      ;
; -2.726 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 3.762      ;
; -2.726 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 3.762      ;
; -2.726 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 3.762      ;
; -2.726 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 3.762      ;
; -2.726 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[0]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 3.762      ;
; -2.726 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[3]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 3.762      ;
; -2.726 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[2]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 3.762      ;
; -2.726 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[1]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 3.762      ;
; -2.661 ; Spaceship:c1|shipX[4]                ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]          ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 3.697      ;
; -2.649 ; Spaceship:c1|shipX[4]                ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]          ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; -0.006     ; 3.679      ;
; -2.636 ; Spaceship:c1|shipX[4]                ; Bullet_Man:Bm1|Bullet:B2|bulletX[8]          ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; -0.005     ; 3.667      ;
; -2.615 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.140     ; 2.511      ;
; -2.615 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bullet_direction    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.140     ; 2.511      ;
; -2.615 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.140     ; 2.511      ;
; -2.566 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[9]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.124     ; 2.478      ;
; -2.566 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[8]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.124     ; 2.478      ;
; -2.566 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[7]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.124     ; 2.478      ;
; -2.566 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[6]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.124     ; 2.478      ;
; -2.566 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[5]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.124     ; 2.478      ;
; -2.566 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[4]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.124     ; 2.478      ;
; -2.566 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[3]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.124     ; 2.478      ;
; -2.566 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[2]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.124     ; 2.478      ;
; -2.566 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[1]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.124     ; 2.478      ;
; -2.566 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[0]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.124     ; 2.478      ;
; -2.564 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockDirX[2] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.124     ; 2.476      ;
; -2.563 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockDirY[2] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.138     ; 2.461      ;
; -2.563 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockDirX[1] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.138     ; 2.461      ;
; -2.563 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockDirY[1] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.138     ; 2.461      ;
; -2.563 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockDirX[0] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.138     ; 2.461      ;
; -2.563 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockDirY[0] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.138     ; 2.461      ;
; -2.558 ; Spaceship:c1|shipX[5]                ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 3.594      ;
; -2.512 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[9]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.132     ; 2.416      ;
; -2.512 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[8]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.132     ; 2.416      ;
; -2.512 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[7]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.132     ; 2.416      ;
; -2.512 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[6]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.132     ; 2.416      ;
; -2.512 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[5]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.132     ; 2.416      ;
; -2.512 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[4]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.132     ; 2.416      ;
; -2.512 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[3]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.132     ; 2.416      ;
; -2.512 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[2]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.132     ; 2.416      ;
+--------+--------------------------------------+----------------------------------------------+------------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.741 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[9] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.218      ; 3.247      ;
; -2.741 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[2] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.218      ; 3.247      ;
; -2.741 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[0] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.218      ; 3.247      ;
; -2.741 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[8] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.218      ; 3.247      ;
; -2.741 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[9] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.218      ; 3.247      ;
; -2.741 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[2] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.218      ; 3.247      ;
; -2.741 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[0] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.218      ; 3.247      ;
; -2.741 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[8] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.218      ; 3.247      ;
; -2.585 ; vga_sync:u1|h_count[0] ; vga_sync:u1|VGA_H_SYNC ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.247      ; 3.120      ;
; -2.585 ; vga_sync:u1|h_count[0] ; vga_sync:u1|VGA_H_SYNC ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.247      ; 3.120      ;
; -2.248 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[4] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.230      ; 2.766      ;
; -2.248 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[3] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.230      ; 2.766      ;
; -2.248 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[1] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.230      ; 2.766      ;
; -2.248 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[5] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.230      ; 2.766      ;
; -2.248 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[7] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.230      ; 2.766      ;
; -2.248 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[6] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.230      ; 2.766      ;
; -2.248 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[4] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.230      ; 2.766      ;
; -2.248 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[3] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.230      ; 2.766      ;
; -2.248 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[1] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.230      ; 2.766      ;
; -2.248 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[5] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.230      ; 2.766      ;
; -2.248 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[7] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.230      ; 2.766      ;
; -2.248 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[6] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.230      ; 2.766      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -2.173 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.232      ; 2.693      ;
; -1.835 ; vga_sync:u1|h_count[0] ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.230      ; 2.353      ;
; -1.835 ; vga_sync:u1|h_count[0] ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.230      ; 2.353      ;
; 34.876 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 4.828      ;
; 34.876 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 4.828      ;
; 34.876 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 4.828      ;
; 34.876 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 4.828      ;
; 35.278 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.440      ;
; 35.307 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 4.397      ;
; 35.307 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 4.397      ;
; 35.307 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 4.397      ;
; 35.307 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 4.397      ;
; 35.369 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 4.347      ;
; 35.369 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 4.347      ;
; 35.369 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 4.347      ;
; 35.369 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 4.347      ;
; 35.369 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 4.347      ;
; 35.369 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 4.347      ;
; 35.444 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.274      ;
; 35.444 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.274      ;
; 35.444 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.274      ;
; 35.444 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.274      ;
; 35.444 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.274      ;
; 35.444 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.274      ;
; 35.444 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.274      ;
; 35.444 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.274      ;
; 35.444 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.274      ;
; 35.444 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.274      ;
; 35.553 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.165      ;
; 35.557 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.161      ;
; 35.614 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.104      ;
; 35.644 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 4.060      ;
; 35.644 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 4.060      ;
; 35.644 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 4.060      ;
; 35.644 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 4.060      ;
; 35.742 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 3.962      ;
; 35.742 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 3.962      ;
; 35.742 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 3.962      ;
; 35.742 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 3.962      ;
; 35.782 ; vga_sync:u1|h_count[4] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 3.934      ;
; 35.800 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 3.916      ;
; 35.800 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 3.916      ;
; 35.800 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 3.916      ;
; 35.800 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 3.916      ;
; 35.800 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 3.916      ;
; 35.800 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 3.916      ;
; 35.838 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.880      ;
; 35.863 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 3.841      ;
; 35.863 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 3.841      ;
; 35.863 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 3.841      ;
; 35.863 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 3.841      ;
; 35.883 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.835      ;
; 35.883 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.835      ;
; 35.883 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.835      ;
; 35.883 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.835      ;
; 35.883 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.835      ;
; 35.883 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.835      ;
; 35.886 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.832      ;
; 35.921 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 3.783      ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Rocks_Man:comb_167|Clk2sec:comb_8|q'                                                                                                                           ;
+--------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                    ; Launch Clock        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+
; -0.577 ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; Rocks_Man:comb_167|fire[3] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.104      ; 1.717      ;
; -0.372 ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; Rocks_Man:comb_167|fire[2] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.108      ; 1.516      ;
; -0.324 ; Rocks_Man:comb_167|Rocks:comb_98|inUse ; Rocks_Man:comb_167|fire[3] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.116      ; 1.476      ;
; -0.261 ; Rocks_Man:comb_167|Rocks:comb_96|inUse ; Rocks_Man:comb_167|fire[3] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.110      ; 1.407      ;
; -0.248 ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; Rocks_Man:comb_167|fire[1] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.108      ; 1.392      ;
; -0.244 ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; Rocks_Man:comb_167|fire[0] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.108      ; 1.388      ;
; -0.022 ; Rocks_Man:comb_167|Rocks:comb_97|inUse ; Rocks_Man:comb_167|fire[2] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.118      ; 1.176      ;
; 0.061  ; Rocks_Man:comb_167|Rocks:comb_96|inUse ; Rocks_Man:comb_167|fire[2] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.114      ; 1.089      ;
; 0.140  ; Rocks_Man:comb_167|Rocks:comb_96|inUse ; Rocks_Man:comb_167|fire[1] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.114      ; 1.010      ;
; 0.356  ; Rocks_Man:comb_167|Rocks:comb_97|inUse ; Rocks_Man:comb_167|fire[3] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.114      ; 0.794      ;
+--------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_27'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 33.457 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 3.613      ;
; 33.612 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 3.458      ;
; 33.635 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.438      ;
; 33.686 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.387      ;
; 33.687 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.386      ;
; 33.688 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.385      ;
; 33.690 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.383      ;
; 33.690 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.383      ;
; 33.693 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.384      ;
; 33.710 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.363      ;
; 33.711 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.362      ;
; 33.712 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.361      ;
; 33.714 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.359      ;
; 33.714 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.359      ;
; 33.717 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.360      ;
; 33.718 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 3.352      ;
; 33.754 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 3.316      ;
; 33.790 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.283      ;
; 33.798 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.275      ;
; 33.822 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.251      ;
; 33.832 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.241      ;
; 33.832 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.241      ;
; 33.833 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.240      ;
; 33.833 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.240      ;
; 33.834 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.239      ;
; 33.834 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.239      ;
; 33.836 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.237      ;
; 33.836 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.237      ;
; 33.836 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.237      ;
; 33.836 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.237      ;
; 33.839 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.238      ;
; 33.839 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.238      ;
; 33.860 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 3.210      ;
; 33.896 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 3.174      ;
; 33.896 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 3.174      ;
; 33.896 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.177      ;
; 33.928 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.145      ;
; 33.932 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.141      ;
; 33.944 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.129      ;
; 33.944 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.129      ;
; 33.969 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.104      ;
; 33.969 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.104      ;
; 33.970 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.103      ;
; 33.970 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.103      ;
; 33.971 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.102      ;
; 33.971 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.102      ;
; 33.973 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.100      ;
; 33.973 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.100      ;
; 33.973 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.100      ;
; 33.973 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.100      ;
; 33.976 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.101      ;
; 33.976 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.101      ;
; 33.986 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.087      ;
; 33.987 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.086      ;
; 33.988 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.085      ;
; 33.990 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.083      ;
; 33.990 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.083      ;
; 33.993 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.084      ;
; 33.998 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 3.072      ;
; 34.004 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.069      ;
; 34.005 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.068      ;
; 34.006 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.067      ;
; 34.008 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 3.065      ;
; 34.011 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 3.066      ;
; 34.055 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 3.015      ;
; 34.081 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.992      ;
; 34.081 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.992      ;
; 34.083 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.990      ;
; 34.098 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.975      ;
; 34.116 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.957      ;
; 34.131 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.942      ;
; 34.132 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.941      ;
; 34.133 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 2.937      ;
; 34.133 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.940      ;
; 34.138 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 2.939      ;
; 34.148 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 2.928      ;
; 34.149 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 2.927      ;
; 34.150 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 2.926      ;
; 34.152 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 2.924      ;
; 34.152 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 2.924      ;
; 34.155 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.007      ; 2.925      ;
; 34.189 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.884      ;
; 34.190 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 2.880      ;
; 34.197 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 2.873      ;
; 34.225 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 2.851      ;
; 34.226 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 2.850      ;
; 34.227 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 2.849      ;
; 34.229 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 2.847      ;
; 34.229 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 2.847      ;
; 34.232 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.007      ; 2.848      ;
; 34.235 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.838      ;
; 34.236 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.837      ;
; 34.237 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.836      ;
; 34.242 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 2.835      ;
; 34.243 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 2.830      ;
; 34.260 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 2.816      ;
; 34.278 ; clk_60hz:comb_111|counter[13] ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 2.798      ;
; 34.279 ; clk_60hz:comb_111|counter[13] ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 2.797      ;
; 34.280 ; clk_60hz:comb_111|counter[13] ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 2.796      ;
; 34.282 ; clk_60hz:comb_111|counter[13] ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 2.794      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'vga_sync:u1|h_count[0]'                                                                                                                                                 ;
+--------+---------------------------------------+---------------------------------------+--------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------------------------+------------------------+--------------+------------+------------+
; -0.409 ; vga_sync:u1|h_count[8]                ; collision_detector:comb_168|reset[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 2.951      ;
; -0.408 ; vga_sync:u1|h_count[8]                ; collision_detector:comb_168|reset[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 2.952      ;
; -0.403 ; vga_sync:u1|h_count[8]                ; collision_detector:comb_168|score[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.065      ; 2.928      ;
; -0.347 ; vga_sync:u1|h_count[8]                ; collision_detector:comb_168|reset[2]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.065      ; 2.984      ;
; -0.266 ; vga_sync:u1|h_count[8]                ; collision_detector:comb_168|reset[3]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 3.094      ;
; -0.208 ; vga_sync:u1|h_count[9]                ; collision_detector:comb_168|reset[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 3.152      ;
; -0.207 ; vga_sync:u1|h_count[9]                ; collision_detector:comb_168|reset[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 3.153      ;
; -0.202 ; vga_sync:u1|h_count[9]                ; collision_detector:comb_168|score[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.065      ; 3.129      ;
; -0.195 ; vga_sync:u1|h_count[8]                ; collision_detector:comb_168|reset[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.108      ; 3.179      ;
; -0.146 ; vga_sync:u1|h_count[9]                ; collision_detector:comb_168|reset[2]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.065      ; 3.185      ;
; -0.065 ; vga_sync:u1|h_count[9]                ; collision_detector:comb_168|reset[3]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 3.295      ;
; 0.006  ; vga_sync:u1|h_count[9]                ; collision_detector:comb_168|reset[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.108      ; 3.380      ;
; 0.007  ; vga_sync:u1|h_count[4]                ; collision_detector:comb_168|reset[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 3.367      ;
; 0.008  ; vga_sync:u1|h_count[4]                ; collision_detector:comb_168|reset[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 3.368      ;
; 0.013  ; vga_sync:u1|h_count[4]                ; collision_detector:comb_168|score[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.065      ; 3.344      ;
; 0.069  ; vga_sync:u1|h_count[4]                ; collision_detector:comb_168|reset[2]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.065      ; 3.400      ;
; 0.150  ; vga_sync:u1|h_count[4]                ; collision_detector:comb_168|reset[3]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 3.510      ;
; 0.221  ; vga_sync:u1|h_count[4]                ; collision_detector:comb_168|reset[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.108      ; 3.595      ;
; 0.232  ; vga_sync:u1|v_count[9]                ; collision_detector:comb_168|reset[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.108      ; 3.606      ;
; 0.233  ; vga_sync:u1|v_count[9]                ; collision_detector:comb_168|reset[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.108      ; 3.607      ;
; 0.238  ; vga_sync:u1|v_count[9]                ; collision_detector:comb_168|score[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.079      ; 3.583      ;
; 0.294  ; vga_sync:u1|v_count[9]                ; collision_detector:comb_168|reset[2]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.079      ; 3.639      ;
; 0.313  ; vga_sync:u1|h_count[3]                ; collision_detector:comb_168|reset[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 3.673      ;
; 0.314  ; vga_sync:u1|h_count[3]                ; collision_detector:comb_168|reset[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 3.674      ;
; 0.319  ; vga_sync:u1|h_count[3]                ; collision_detector:comb_168|score[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.065      ; 3.650      ;
; 0.366  ; Bullet_Man:Bm1|Bullet:B1|inUse        ; collision_detector:comb_168|reset[2]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 0.000        ; 1.133      ; 1.765      ;
; 0.374  ; vga_sync:u1|v_count[4]                ; collision_detector:comb_168|reset[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.096      ; 3.736      ;
; 0.375  ; vga_sync:u1|v_count[9]                ; collision_detector:comb_168|reset[3]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.108      ; 3.749      ;
; 0.375  ; vga_sync:u1|h_count[3]                ; collision_detector:comb_168|reset[2]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.065      ; 3.706      ;
; 0.375  ; vga_sync:u1|v_count[4]                ; collision_detector:comb_168|reset[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.096      ; 3.737      ;
; 0.380  ; vga_sync:u1|v_count[4]                ; collision_detector:comb_168|score[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.067      ; 3.713      ;
; 0.391  ; collision_detector:comb_168|score[0]  ; collision_detector:comb_168|score[0]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; collision_detector:comb_168|lives[1]  ; collision_detector:comb_168|lives[1]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; collision_detector:comb_168|lives[0]  ; collision_detector:comb_168|lives[0]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.429  ; vga_sync:u1|h_count[8]                ; collision_detector:comb_168|reset[6]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.072      ; 3.767      ;
; 0.436  ; vga_sync:u1|v_count[4]                ; collision_detector:comb_168|reset[2]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.067      ; 3.769      ;
; 0.446  ; vga_sync:u1|v_count[9]                ; collision_detector:comb_168|reset[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.122      ; 3.834      ;
; 0.456  ; vga_sync:u1|h_count[3]                ; collision_detector:comb_168|reset[3]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 3.816      ;
; 0.457  ; vga_sync:u1|h_count[7]                ; collision_detector:comb_168|reset[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 3.817      ;
; 0.458  ; vga_sync:u1|h_count[7]                ; collision_detector:comb_168|reset[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 3.818      ;
; 0.463  ; vga_sync:u1|h_count[7]                ; collision_detector:comb_168|score[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.065      ; 3.794      ;
; 0.517  ; vga_sync:u1|v_count[4]                ; collision_detector:comb_168|reset[3]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.096      ; 3.879      ;
; 0.519  ; vga_sync:u1|h_count[7]                ; collision_detector:comb_168|reset[2]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.065      ; 3.850      ;
; 0.527  ; vga_sync:u1|h_count[3]                ; collision_detector:comb_168|reset[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.108      ; 3.901      ;
; 0.527  ; collision_detector:comb_168|score[15] ; collision_detector:comb_168|score[15] ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.540  ; collision_detector:comb_168|lives[0]  ; collision_detector:comb_168|lives[1]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.563  ; vga_sync:u1|h_count[6]                ; collision_detector:comb_168|reset[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 3.923      ;
; 0.564  ; vga_sync:u1|h_count[6]                ; collision_detector:comb_168|reset[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 3.924      ;
; 0.569  ; vga_sync:u1|h_count[6]                ; collision_detector:comb_168|score[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.065      ; 3.900      ;
; 0.588  ; vga_sync:u1|v_count[4]                ; collision_detector:comb_168|reset[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.110      ; 3.964      ;
; 0.600  ; vga_sync:u1|h_count[7]                ; collision_detector:comb_168|reset[3]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 3.960      ;
; 0.617  ; vga_sync:u1|h_count[0]                ; collision_detector:comb_168|reset[3]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 3.326      ; 4.459      ;
; 0.625  ; vga_sync:u1|h_count[6]                ; collision_detector:comb_168|reset[2]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.065      ; 3.956      ;
; 0.630  ; vga_sync:u1|h_count[9]                ; collision_detector:comb_168|reset[6]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.072      ; 3.968      ;
; 0.658  ; vga_sync:u1|v_count[8]                ; collision_detector:comb_168|reset[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.108      ; 4.032      ;
; 0.659  ; vga_sync:u1|v_count[8]                ; collision_detector:comb_168|reset[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.108      ; 4.033      ;
; 0.664  ; vga_sync:u1|v_count[8]                ; collision_detector:comb_168|score[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.079      ; 4.009      ;
; 0.671  ; vga_sync:u1|h_count[7]                ; collision_detector:comb_168|reset[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.108      ; 4.045      ;
; 0.686  ; Bullet_Man:Bm1|Bullet:B2|inUse        ; collision_detector:comb_168|reset[3]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 0.000        ; 1.133      ; 2.085      ;
; 0.690  ; vga_sync:u1|h_count[6]                ; collision_detector:comb_168|reset[3]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 4.050      ;
; 0.694  ; vga_sync:u1|h_count[1]                ; collision_detector:comb_168|reset[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 4.054      ;
; 0.695  ; vga_sync:u1|h_count[1]                ; collision_detector:comb_168|reset[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 4.055      ;
; 0.700  ; vga_sync:u1|h_count[1]                ; collision_detector:comb_168|score[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.065      ; 4.031      ;
; 0.720  ; vga_sync:u1|v_count[8]                ; collision_detector:comb_168|reset[2]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.079      ; 4.065      ;
; 0.722  ; vga_sync:u1|h_count[8]                ; collision_detector:comb_168|lives[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.074      ; 4.062      ;
; 0.722  ; vga_sync:u1|h_count[8]                ; collision_detector:comb_168|lives[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.074      ; 4.062      ;
; 0.756  ; vga_sync:u1|h_count[1]                ; collision_detector:comb_168|reset[2]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.065      ; 4.087      ;
; 0.761  ; vga_sync:u1|h_count[5]                ; collision_detector:comb_168|reset[3]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 4.121      ;
; 0.777  ; vga_sync:u1|h_count[6]                ; collision_detector:comb_168|reset[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.108      ; 4.151      ;
; 0.795  ; collision_detector:comb_168|score[1]  ; collision_detector:comb_168|score[1]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.801  ; vga_sync:u1|v_count[8]                ; collision_detector:comb_168|reset[3]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.108      ; 4.175      ;
; 0.802  ; collision_detector:comb_168|score[14] ; collision_detector:comb_168|score[14] ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 1.068      ;
; 0.808  ; collision_detector:comb_168|score[2]  ; collision_detector:comb_168|score[2]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 1.074      ;
; 0.810  ; collision_detector:comb_168|score[3]  ; collision_detector:comb_168|score[3]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; collision_detector:comb_168|score[5]  ; collision_detector:comb_168|score[5]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; collision_detector:comb_168|score[12] ; collision_detector:comb_168|score[12] ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.812  ; collision_detector:comb_168|score[10] ; collision_detector:comb_168|score[10] ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 1.078      ;
; 0.814  ; collision_detector:comb_168|score[8]  ; collision_detector:comb_168|score[8]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.837  ; vga_sync:u1|h_count[1]                ; collision_detector:comb_168|reset[3]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 4.197      ;
; 0.838  ; collision_detector:comb_168|score[4]  ; collision_detector:comb_168|score[4]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; collision_detector:comb_168|score[6]  ; collision_detector:comb_168|score[6]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; collision_detector:comb_168|score[7]  ; collision_detector:comb_168|score[7]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.845  ; vga_sync:u1|h_count[4]                ; collision_detector:comb_168|reset[6]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.072      ; 4.183      ;
; 0.846  ; collision_detector:comb_168|score[13] ; collision_detector:comb_168|score[13] ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 1.112      ;
; 0.848  ; collision_detector:comb_168|score[9]  ; collision_detector:comb_168|score[9]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 1.114      ;
; 0.849  ; collision_detector:comb_168|score[11] ; collision_detector:comb_168|score[11] ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 0.000      ; 1.115      ;
; 0.855  ; vga_sync:u1|h_count[0]                ; collision_detector:comb_168|reset[4]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 3.326      ; 4.697      ;
; 0.856  ; vga_sync:u1|h_count[0]                ; collision_detector:comb_168|reset[1]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 3.326      ; 4.698      ;
; 0.858  ; vga_sync:u1|v_count[6]                ; collision_detector:comb_168|reset[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.096      ; 4.220      ;
; 0.861  ; vga_sync:u1|h_count[0]                ; collision_detector:comb_168|score[0]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 3.297      ; 4.674      ;
; 0.872  ; vga_sync:u1|v_count[8]                ; collision_detector:comb_168|reset[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.122      ; 4.260      ;
; 0.889  ; vga_sync:u1|v_count[6]                ; collision_detector:comb_168|reset[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.096      ; 4.251      ;
; 0.908  ; vga_sync:u1|h_count[1]                ; collision_detector:comb_168|reset[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.108      ; 4.282      ;
; 0.917  ; vga_sync:u1|h_count[0]                ; collision_detector:comb_168|reset[2]  ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 3.297      ; 4.730      ;
; 0.923  ; vga_sync:u1|h_count[9]                ; collision_detector:comb_168|lives[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.074      ; 4.263      ;
; 0.923  ; vga_sync:u1|h_count[9]                ; collision_detector:comb_168|lives[0]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.074      ; 4.263      ;
; 0.924  ; vga_sync:u1|h_count[5]                ; collision_detector:comb_168|reset[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 4.284      ;
; 0.925  ; vga_sync:u1|h_count[5]                ; collision_detector:comb_168|reset[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.094      ; 4.285      ;
; 0.927  ; vga_sync:u1|v_count[0]                ; collision_detector:comb_168|reset[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.108      ; 4.301      ;
; 0.928  ; vga_sync:u1|v_count[0]                ; collision_detector:comb_168|reset[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 3.108      ; 4.302      ;
+--------+---------------------------------------+---------------------------------------+--------------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.340 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 1.088      ;
; 0.340 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 1.088      ;
; 0.391 ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.723 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 1.471      ;
; 0.723 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 1.471      ;
; 0.794 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 1.542      ;
; 0.794 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 1.542      ;
; 0.820 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.824 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.090      ;
; 0.836 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.102      ;
; 0.840 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.106      ;
; 0.845 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.111      ;
; 0.852 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.118      ;
; 0.852 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.119      ;
; 0.865 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 1.613      ;
; 0.865 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 1.613      ;
; 0.936 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 1.684      ;
; 0.936 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 1.684      ;
; 1.007 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 1.755      ;
; 1.007 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 1.755      ;
; 1.024 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.290      ;
; 1.065 ; vga_sync:u1|v_count[4] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.331      ;
; 1.078 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 1.826      ;
; 1.078 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 1.826      ;
; 1.203 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.469      ;
; 1.204 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.207 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.473      ;
; 1.231 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.497      ;
; 1.237 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 1.985      ;
; 1.237 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 1.985      ;
; 1.238 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.504      ;
; 1.238 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.504      ;
; 1.274 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.275 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.289 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.555      ;
; 1.290 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.556      ;
; 1.302 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.568      ;
; 1.308 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 2.056      ;
; 1.308 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 2.056      ;
; 1.309 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.575      ;
; 1.345 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.611      ;
; 1.346 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.612      ;
; 1.373 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.639      ;
; 1.379 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 2.127      ;
; 1.379 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.232      ; 2.127      ;
; 1.416 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.444 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.710      ;
; 1.487 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.753      ;
; 1.487 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.753      ;
; 1.487 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.753      ;
; 1.487 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.753      ;
; 1.487 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.753      ;
; 1.487 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.753      ;
; 1.487 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.753      ;
; 1.487 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.753      ;
; 1.487 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.753      ;
; 1.487 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.753      ;
; 1.500 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.766      ;
; 1.505 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.771      ;
; 1.571 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.837      ;
; 1.576 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.842      ;
; 1.603 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.869      ;
; 1.607 ; vga_sync:u1|h_count[0] ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.230      ; 2.353      ;
; 1.607 ; vga_sync:u1|h_count[0] ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.230      ; 2.353      ;
; 1.632 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.898      ;
; 1.632 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.898      ;
; 1.632 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.898      ;
; 1.632 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.898      ;
; 1.632 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.898      ;
; 1.632 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.898      ;
; 1.632 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.898      ;
; 1.632 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.898      ;
; 1.642 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.908      ;
; 1.646 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.912      ;
; 1.647 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.913      ;
; 1.666 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.932      ;
; 1.674 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.940      ;
; 1.675 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.941      ;
; 1.687 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.953      ;
; 1.687 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.953      ;
; 1.687 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.953      ;
; 1.711 ; vga_sync:u1|h_count[9] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 1.992      ;
; 1.717 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.983      ;
; 1.737 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.003      ;
; 1.739 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.005      ;
; 1.739 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.005      ;
; 1.739 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.005      ;
; 1.788 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.054      ;
; 1.804 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.070      ;
; 1.818 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 2.072      ;
; 1.834 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.100      ;
; 1.850 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.116      ;
; 1.850 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.116      ;
; 1.850 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.116      ;
; 1.850 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.116      ;
; 1.850 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.116      ;
; 1.850 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.116      ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.795 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.797 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.802 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.830 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.096      ;
; 0.841 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 1.004 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 1.180 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.446      ;
; 1.185 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.193 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.196 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.212 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.478      ;
; 1.216 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.482      ;
; 1.227 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.230 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.496      ;
; 1.231 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.251 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.517      ;
; 1.256 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.259 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.267 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.534      ;
; 1.270 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.536      ;
; 1.284 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.552      ;
; 1.289 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.555      ;
; 1.298 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.565      ;
; 1.301 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.567      ;
; 1.302 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.314 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.578      ;
; 1.322 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.588      ;
; 1.327 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.593      ;
; 1.330 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.337 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.605      ;
; 1.338 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.604      ;
; 1.339 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.605      ;
; 1.341 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.607      ;
; 1.345 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.611      ;
; 1.355 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.623      ;
; 1.360 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.626      ;
; 1.369 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.635      ;
; 1.370 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.636      ;
; 1.372 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.638      ;
; 1.373 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.639      ;
; 1.387 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.391 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.657      ;
; 1.393 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.659      ;
; 1.398 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.664      ;
; 1.401 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.667      ;
; 1.404 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.672      ;
; 1.408 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.676      ;
; 1.409 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.675      ;
; 1.412 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.678      ;
; 1.426 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.694      ;
; 1.440 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.706      ;
; 1.443 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.709      ;
; 1.444 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.710      ;
; 1.447 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.713      ;
; 1.458 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.724      ;
; 1.462 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.728      ;
; 1.462 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.728      ;
; 1.464 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.730      ;
; 1.472 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.738      ;
; 1.475 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.743      ;
; 1.476 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.742      ;
; 1.479 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.747      ;
; 1.480 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.746      ;
; 1.483 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.749      ;
; 1.497 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.765      ;
; 1.498 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.764      ;
; 1.511 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.777      ;
; 1.514 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.782      ;
; 1.515 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.781      ;
; 1.529 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.795      ;
; 1.533 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.799      ;
; 1.535 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.801      ;
; 1.542 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.810      ;
; 1.543 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.809      ;
; 1.546 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.814      ;
; 1.550 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.818      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_60hz:comb_111|q'                                                                                                                                                                   ;
+-------+----------------------------------------------+----------------------------------------------+-------------------------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+-------------------------------------+---------------------+--------------+------------+------------+
; 0.391 ; Rocks_Man:comb_167|Rocks:comb_98|inUse       ; Rocks_Man:comb_167|Rocks:comb_98|inUse       ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rocks_Man:comb_167|Rocks:comb_96|inUse       ; Rocks_Man:comb_167|Rocks:comb_96|inUse       ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rocks_Man:comb_167|Rocks:comb_97|inUse       ; Rocks_Man:comb_167|Rocks:comb_97|inUse       ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rocks_Man:comb_167|Rocks:comb_95|inUse       ; Rocks_Man:comb_167|Rocks:comb_95|inUse       ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|inUse               ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Bullet_Man:Bm1|Bullet:B1|inUse               ; Bullet_Man:Bm1|Bullet:B1|inUse               ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Bullet_Man:Bm1|Bullet:B3|inUse               ; Bullet_Man:Bm1|Bullet:B3|inUse               ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Bullet_Man:Bm1|Bullet:B2|inUse               ; Bullet_Man:Bm1|Bullet:B2|inUse               ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.657      ;
; 0.521 ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; Bullet_Man:Bm1|Bullet:B2|bulletY[9]          ; Bullet_Man:Bm1|Bullet:B2|bulletY[9]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[9]    ; Rocks_Man:comb_167|Rocks:comb_98|rockX[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; Rocks_Man:comb_167|Rocks:comb_95|rockX[9]    ; Rocks_Man:comb_167|Rocks:comb_95|rockX[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; Rocks_Man:comb_167|Rocks:comb_95|rockY[9]    ; Rocks_Man:comb_167|Rocks:comb_95|rockY[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.787      ;
; 0.525 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[4]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[5]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; Rocks_Man:comb_167|Rocks:comb_96|rockY[9]    ; Rocks_Man:comb_167|Rocks:comb_96|rockY[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; Rocks_Man:comb_167|Rocks:comb_96|rockX[9]    ; Rocks_Man:comb_167|Rocks:comb_96|rockX[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; Rocks_Man:comb_167|Rocks:comb_97|rockY[9]    ; Rocks_Man:comb_167|Rocks:comb_97|rockY[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[2]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[3]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; Bullet_Man:Bm1|Bullet:B3|bulletY[9]          ; Bullet_Man:Bm1|Bullet:B3|bulletY[9]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Bullet_Man:Bm1|prvCycleShoot                 ; Bullet_Man:Bm1|fire[1]                       ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[13] ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[14] ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.798      ;
; 0.534 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[7]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[8]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[0]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[1]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[1]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[2]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.801      ;
; 0.537 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[8]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[9]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[5]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[6]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.804      ;
; 0.544 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[10] ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[0]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.810      ;
; 0.546 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[10] ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[11] ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.812      ;
; 0.560 ; Rocks_Man:comb_167|Rocks:comb_97|rockX[9]    ; Rocks_Man:comb_167|Rocks:comb_97|rockX[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.826      ;
; 0.582 ; Rocks_Man:comb_167|Rocks:comb_98|rockDirY[2] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.848      ;
; 0.640 ; Rocks_Man:comb_167|fire[1]                   ; Rocks_Man:comb_167|Rocks:comb_96|inUse       ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; clk_60hz:comb_111|q ; 0.000        ; -0.114     ; 0.792      ;
; 0.660 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[15] ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[0]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.926      ;
; 0.666 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[14] ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[15] ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.932      ;
; 0.667 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[9]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[10] ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.933      ;
; 0.671 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[12] ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[13] ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.937      ;
; 0.673 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[6]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[7]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.939      ;
; 0.675 ; Rocks_Man:comb_167|Clk2sec:comb_8|counter[4] ; Rocks_Man:comb_167|Clk2sec:comb_8|q          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.941      ;
; 0.676 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[11] ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[12] ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.942      ;
; 0.756 ; Spaceship:c1|shipX[6]                        ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.022      ;
; 0.762 ; Bullet_Man:Bm1|prvCycleShoot                 ; Bullet_Man:Bm1|fire[0]                       ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.028      ;
; 0.791 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0]    ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.057      ;
; 0.791 ; Rocks_Man:comb_167|Rocks:comb_98|rockY[0]    ; Rocks_Man:comb_167|Rocks:comb_98|rockY[0]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.057      ;
; 0.791 ; Rocks_Man:comb_167|Rocks:comb_96|rockY[0]    ; Rocks_Man:comb_167|Rocks:comb_96|rockY[0]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.057      ;
; 0.792 ; Rocks_Man:comb_167|Clk2sec:comb_8|counter[5] ; Rocks_Man:comb_167|Clk2sec:comb_8|q          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.058      ;
; 0.795 ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; Rocks_Man:comb_167|Rocks:comb_98|rockY[1]    ; Rocks_Man:comb_167|Rocks:comb_98|rockY[1]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.061      ;
; 0.798 ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; Rocks_Man:comb_167|Rocks:comb_96|rockX[6]    ; Rocks_Man:comb_167|Rocks:comb_96|rockX[6]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; Rocks_Man:comb_167|Rocks:comb_96|rockY[7]    ; Rocks_Man:comb_167|Rocks:comb_96|rockY[7]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; Rocks_Man:comb_167|Rocks:comb_97|rockX[5]    ; Rocks_Man:comb_167|Rocks:comb_97|rockX[5]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Bullet_Man:Bm1|Bullet:B3|bulletY[8]          ; Bullet_Man:Bm1|Bullet:B3|bulletY[8]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Bullet_Man:Bm1|Bullet:B2|bulletY[7]          ; Bullet_Man:Bm1|Bullet:B2|bulletY[7]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Rocks_Man:comb_167|Rocks:comb_97|rockX[7]    ; Rocks_Man:comb_167|Rocks:comb_97|rockX[7]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; Bullet_Man:Bm1|Bullet:B2|bulletY[3]          ; Bullet_Man:Bm1|Bullet:B2|bulletY[3]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.069      ;
; 0.805 ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; Rocks_Man:comb_167|Rocks:comb_96|rockX[4]    ; Rocks_Man:comb_167|Rocks:comb_96|rockX[4]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; Rocks_Man:comb_167|Rocks:comb_95|rockX[1]    ; Rocks_Man:comb_167|Rocks:comb_95|rockX[1]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[12] ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[0]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Rocks_Man:comb_167|Rocks:comb_96|rockX[8]    ; Rocks_Man:comb_167|Rocks:comb_96|rockX[8]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Bullet_Man:Bm1|Bullet:B3|bulletY[5]          ; Bullet_Man:Bm1|Bullet:B3|bulletY[5]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Bullet_Man:Bm1|Bullet:B3|bulletY[3]          ; Bullet_Man:Bm1|Bullet:B3|bulletY[3]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; Bullet_Man:Bm1|Bullet:B2|bulletY[5]          ; Bullet_Man:Bm1|Bullet:B2|bulletY[5]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[5]    ; Rocks_Man:comb_167|Rocks:comb_98|rockX[5]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[7]    ; Rocks_Man:comb_167|Rocks:comb_98|rockX[7]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; Bullet_Man:Bm1|Bullet:B3|bulletY[1]          ; Bullet_Man:Bm1|Bullet:B3|bulletY[1]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; Rocks_Man:comb_167|Clk2sec:comb_8|counter[2] ; Rocks_Man:comb_167|Clk2sec:comb_8|counter[2] ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; Bullet_Man:Bm1|Bullet:B3|bulletY[7]          ; Bullet_Man:Bm1|Bullet:B3|bulletY[7]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; Spaceship:c1|shipX[1]                        ; Spaceship:c1|shipX[1]                        ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; Spaceship:c1|shipX[3]                        ; Spaceship:c1|shipX[3]                        ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.082      ;
; 0.821 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.087      ;
; 0.824 ; Spaceship:c1|shipX[8]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.090      ;
; 0.827 ; Rocks_Man:comb_167|Rocks:comb_96|rockY[8]    ; Rocks_Man:comb_167|Rocks:comb_96|rockY[8]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.093      ;
; 0.828 ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]          ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; Rocks_Man:comb_167|Rocks:comb_95|rockX[0]    ; Rocks_Man:comb_167|Rocks:comb_95|rockX[0]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.094      ;
; 0.835 ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.101      ;
; 0.836 ; Rocks_Man:comb_167|Clk2sec:comb_8|counter[6] ; Rocks_Man:comb_167|Clk2sec:comb_8|q          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.102      ;
; 0.837 ; Rocks_Man:comb_167|Rocks:comb_98|rockY[7]    ; Rocks_Man:comb_167|Rocks:comb_98|rockY[7]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[8]    ; Rocks_Man:comb_167|Rocks:comb_98|rockX[8]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Rocks_Man:comb_167|Rocks:comb_97|rockX[8]    ; Rocks_Man:comb_167|Rocks:comb_97|rockX[8]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Rocks_Man:comb_167|Rocks:comb_97|rockY[8]    ; Rocks_Man:comb_167|Rocks:comb_97|rockY[8]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[6]    ; Rocks_Man:comb_167|Rocks:comb_98|rockX[6]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Rocks_Man:comb_167|Rocks:comb_97|rockX[6]    ; Rocks_Man:comb_167|Rocks:comb_97|rockX[6]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Rocks_Man:comb_167|Rocks:comb_95|rockX[6]    ; Rocks_Man:comb_167|Rocks:comb_95|rockX[6]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[4]    ; Rocks_Man:comb_167|Rocks:comb_98|rockX[4]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Rocks_Man:comb_167|Rocks:comb_97|rockX[4]    ; Rocks_Man:comb_167|Rocks:comb_97|rockX[4]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Rocks_Man:comb_167|Rocks:comb_95|rockX[4]    ; Rocks_Man:comb_167|Rocks:comb_95|rockX[4]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Rocks_Man:comb_167|Rocks:comb_98|rockY[2]    ; Rocks_Man:comb_167|Rocks:comb_98|rockY[2]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Rocks_Man:comb_167|Rocks:comb_95|rockX[2]    ; Rocks_Man:comb_167|Rocks:comb_95|rockX[2]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Rocks_Man:comb_167|Rocks:comb_96|rockY[1]    ; Rocks_Man:comb_167|Rocks:comb_96|rockY[1]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Rocks_Man:comb_167|Rocks:comb_95|rockY[1]    ; Rocks_Man:comb_167|Rocks:comb_95|rockY[1]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Rocks_Man:comb_167|Rocks:comb_98|rockY[9]    ; Rocks_Man:comb_167|Rocks:comb_98|rockY[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Rocks_Man:comb_167|Rocks:comb_98|rockY[5]    ; Rocks_Man:comb_167|Rocks:comb_98|rockY[5]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Rocks_Man:comb_167|Rocks:comb_97|rockY[4]    ; Rocks_Man:comb_167|Rocks:comb_97|rockY[4]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 1.105      ;
+-------+----------------------------------------------+----------------------------------------------+-------------------------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Rocks_Man:comb_167|Clk2sec:comb_8|q'                                                                                                                           ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                    ; Launch Clock        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+
; 0.414 ; Rocks_Man:comb_167|Rocks:comb_97|inUse ; Rocks_Man:comb_167|fire[3] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.114      ; 0.794      ;
; 0.630 ; Rocks_Man:comb_167|Rocks:comb_96|inUse ; Rocks_Man:comb_167|fire[1] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.114      ; 1.010      ;
; 0.709 ; Rocks_Man:comb_167|Rocks:comb_96|inUse ; Rocks_Man:comb_167|fire[2] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.114      ; 1.089      ;
; 0.792 ; Rocks_Man:comb_167|Rocks:comb_97|inUse ; Rocks_Man:comb_167|fire[2] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.118      ; 1.176      ;
; 1.014 ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; Rocks_Man:comb_167|fire[0] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.108      ; 1.388      ;
; 1.018 ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; Rocks_Man:comb_167|fire[1] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.108      ; 1.392      ;
; 1.031 ; Rocks_Man:comb_167|Rocks:comb_96|inUse ; Rocks_Man:comb_167|fire[3] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.110      ; 1.407      ;
; 1.094 ; Rocks_Man:comb_167|Rocks:comb_98|inUse ; Rocks_Man:comb_167|fire[3] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.116      ; 1.476      ;
; 1.142 ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; Rocks_Man:comb_167|fire[2] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.108      ; 1.516      ;
; 1.347 ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; Rocks_Man:comb_167|fire[3] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.104      ; 1.717      ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_27'                                                                                                                 ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.801 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.067      ;
; 0.806 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; clk_60hz:comb_111|counter[11] ; clk_60hz:comb_111|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; clk_60hz:comb_111|counter[13] ; clk_60hz:comb_111|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.076      ;
; 0.814 ; clk_60hz:comb_111|counter[16] ; clk_60hz:comb_111|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.080      ;
; 0.837 ; clk_60hz:comb_111|counter[17] ; clk_60hz:comb_111|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.103      ;
; 0.837 ; clk_60hz:comb_111|counter[12] ; clk_60hz:comb_111|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.104      ;
; 1.028 ; clk_60hz:comb_111|counter[17] ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.007      ; 1.301      ;
; 1.151 ; clk_60hz:comb_111|counter[16] ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.007      ; 1.424      ;
; 1.189 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; clk_60hz:comb_111|counter[11] ; clk_60hz:comb_111|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.458      ;
; 1.198 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.464      ;
; 1.200 ; clk_60hz:comb_111|counter[18] ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.466      ;
; 1.209 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.475      ;
; 1.222 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.488      ;
; 1.223 ; clk_60hz:comb_111|counter[12] ; clk_60hz:comb_111|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.489      ;
; 1.224 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.490      ;
; 1.255 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.521      ;
; 1.260 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.526      ;
; 1.263 ; clk_60hz:comb_111|counter[11] ; clk_60hz:comb_111|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; clk_60hz:comb_111|counter[13] ; clk_60hz:comb_111|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.530      ;
; 1.278 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.541      ;
; 1.289 ; clk_60hz:comb_111|counter[16] ; clk_60hz:comb_111|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.555      ;
; 1.295 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.561      ;
; 1.308 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.574      ;
; 1.319 ; clk_60hz:comb_111|counter[18] ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.007      ; 1.592      ;
; 1.326 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.592      ;
; 1.331 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.597      ;
; 1.335 ; clk_60hz:comb_111|counter[13] ; clk_60hz:comb_111|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.601      ;
; 1.356 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.619      ;
; 1.365 ; clk_60hz:comb_111|counter[12] ; clk_60hz:comb_111|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.631      ;
; 1.366 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.632      ;
; 1.379 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.645      ;
; 1.383 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.649      ;
; 1.397 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.663      ;
; 1.405 ; clk_60hz:comb_111|counter[11] ; clk_60hz:comb_111|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.671      ;
; 1.413 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.676      ;
; 1.420 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.683      ;
; 1.436 ; clk_60hz:comb_111|counter[12] ; clk_60hz:comb_111|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.702      ;
; 1.437 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.703      ;
; 1.450 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.716      ;
; 1.476 ; clk_60hz:comb_111|counter[11] ; clk_60hz:comb_111|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.742      ;
; 1.491 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.754      ;
; 1.494 ; clk_60hz:comb_111|counter[13] ; clk_60hz:comb_111|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.760      ;
; 1.498 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.761      ;
; 1.515 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.778      ;
; 1.521 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.787      ;
; 1.521 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.787      ;
; 1.539 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.805      ;
; 1.551 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.814      ;
; 1.555 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.818      ;
; 1.562 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.825      ;
; 1.569 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.832      ;
; 1.591 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.857      ;
; 1.592 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.858      ;
; 1.595 ; clk_60hz:comb_111|counter[12] ; clk_60hz:comb_111|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.861      ;
; 1.605 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.871      ;
; 1.610 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.876      ;
; 1.617 ; clk_60hz:comb_111|counter[12] ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.883      ;
; 1.623 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.889      ;
; 1.626 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.889      ;
; 1.635 ; clk_60hz:comb_111|counter[11] ; clk_60hz:comb_111|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.901      ;
; 1.640 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.903      ;
; 1.647 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.910      ;
; 1.651 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.914      ;
; 1.657 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.920      ;
; 1.657 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.920      ;
; 1.657 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.920      ;
; 1.659 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.925      ;
; 1.662 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.928      ;
; 1.693 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.959      ;
; 1.693 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.956      ;
; 1.693 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.956      ;
; 1.697 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.960      ;
; 1.698 ; clk_60hz:comb_111|counter[17] ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 1.967      ;
; 1.699 ; clk_60hz:comb_111|counter[17] ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 1.968      ;
; 1.699 ; clk_60hz:comb_111|counter[17] ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 1.968      ;
; 1.700 ; clk_60hz:comb_111|counter[17] ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 1.969      ;
; 1.700 ; clk_60hz:comb_111|counter[17] ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 1.969      ;
; 1.704 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.967      ;
; 1.718 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.981      ;
; 1.720 ; clk_60hz:comb_111|counter[11] ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.986      ;
; 1.726 ; clk_60hz:comb_111|counter[17] ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 1.995      ;
; 1.728 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.991      ;
; 1.728 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.991      ;
; 1.729 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.995      ;
; 1.753 ; clk_60hz:comb_111|counter[13] ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.019      ;
; 1.764 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.030      ;
; 1.764 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 2.027      ;
; 1.765 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.031      ;
; 1.769 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.035      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -4.453 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.449     ; 2.042      ;
; -4.453 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.449     ; 2.042      ;
; -4.453 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.449     ; 2.042      ;
; -4.453 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.449     ; 2.042      ;
; -4.439 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.420     ; 2.057      ;
; -4.431 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 2.032      ;
; -4.431 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 2.032      ;
; -4.431 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 2.032      ;
; -4.431 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 2.032      ;
; -4.431 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 2.032      ;
; -4.431 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 2.032      ;
; -4.431 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.437     ; 2.032      ;
; -3.707 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.310      ;
; -3.707 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.310      ;
; -3.707 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.310      ;
; -3.707 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.310      ;
; -3.707 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.310      ;
; -3.707 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.310      ;
; -3.707 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.310      ;
; -3.707 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.310      ;
; -3.707 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.310      ;
; -3.707 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.310      ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk_60hz:comb_111|q'                                                                                                                                     ;
+--------+--------------------------------------+----------------------------------------+------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock           ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+------------------------+---------------------+--------------+------------+------------+
; -2.123 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|inUse         ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.140     ; 2.019      ;
; -1.897 ; collision_detector:comb_168|reset[4] ; Bullet_Man:Bm1|Bullet:B3|inUse         ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.128     ; 1.805      ;
; -1.878 ; collision_detector:comb_168|reset[6] ; Rocks_Man:comb_167|Rocks:comb_96|inUse ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.124     ; 1.790      ;
; -1.827 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|inUse ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.132     ; 1.731      ;
; -1.825 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|inUse ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.130     ; 1.731      ;
; -1.805 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.128     ; 1.713      ;
; -1.622 ; collision_detector:comb_168|reset[3] ; Bullet_Man:Bm1|Bullet:B2|inUse         ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.133     ; 1.525      ;
; -1.409 ; collision_detector:comb_168|reset[2] ; Bullet_Man:Bm1|Bullet:B1|inUse         ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.133     ; 1.312      ;
; -1.395 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[7]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.133     ; 1.298      ;
; -1.395 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[9]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.133     ; 1.298      ;
; -1.395 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[8]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.133     ; 1.298      ;
; -1.395 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[4]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.133     ; 1.298      ;
; -1.395 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[6]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.133     ; 1.298      ;
; -1.395 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[5]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.133     ; 1.298      ;
; -1.395 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[0]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.133     ; 1.298      ;
; -1.395 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[3]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.133     ; 1.298      ;
; -1.395 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[2]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.133     ; 1.298      ;
; -1.395 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[1]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -1.133     ; 1.298      ;
+--------+--------------------------------------+----------------------------------------+------------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk_60hz:comb_111|q'                                                                                                                                     ;
+-------+--------------------------------------+----------------------------------------+------------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                ; Launch Clock           ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------+------------------------+---------------------+--------------+------------+------------+
; 2.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[7]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.133     ; 1.298      ;
; 2.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[9]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.133     ; 1.298      ;
; 2.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[8]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.133     ; 1.298      ;
; 2.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[4]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.133     ; 1.298      ;
; 2.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[6]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.133     ; 1.298      ;
; 2.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[5]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.133     ; 1.298      ;
; 2.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[0]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.133     ; 1.298      ;
; 2.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[3]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.133     ; 1.298      ;
; 2.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[2]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.133     ; 1.298      ;
; 2.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[1]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.133     ; 1.298      ;
; 2.179 ; collision_detector:comb_168|reset[2] ; Bullet_Man:Bm1|Bullet:B1|inUse         ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.133     ; 1.312      ;
; 2.392 ; collision_detector:comb_168|reset[3] ; Bullet_Man:Bm1|Bullet:B2|inUse         ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.133     ; 1.525      ;
; 2.575 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.128     ; 1.713      ;
; 2.595 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|inUse ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.130     ; 1.731      ;
; 2.597 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|inUse ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.132     ; 1.731      ;
; 2.648 ; collision_detector:comb_168|reset[6] ; Rocks_Man:comb_167|Rocks:comb_96|inUse ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.124     ; 1.790      ;
; 2.667 ; collision_detector:comb_168|reset[4] ; Bullet_Man:Bm1|Bullet:B3|inUse         ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.128     ; 1.805      ;
; 2.893 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|inUse         ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -1.140     ; 2.019      ;
+-------+--------------------------------------+----------------------------------------+------------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.479 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.310      ;
; 3.479 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.310      ;
; 3.479 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.310      ;
; 3.479 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.310      ;
; 3.479 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.310      ;
; 3.479 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.310      ;
; 3.479 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.310      ;
; 3.479 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.310      ;
; 3.479 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.310      ;
; 3.479 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.310      ;
; 4.203 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 2.032      ;
; 4.203 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 2.032      ;
; 4.203 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 2.032      ;
; 4.203 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 2.032      ;
; 4.203 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 2.032      ;
; 4.203 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 2.032      ;
; 4.203 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 2.032      ;
; 4.211 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.420     ; 2.057      ;
; 4.225 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.449     ; 2.042      ;
; 4.225 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.449     ; 2.042      ;
; 4.225 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.449     ; 2.042      ;
; 4.225 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.449     ; 2.042      ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_60hz:comb_111|q'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'vga_sync:u1|h_count[0]'                                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|lives[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|lives[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|lives[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|lives[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|lives[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|lives[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|lives[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|lives[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[12]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[12]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[13]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[13]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[14]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[14]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[5]|clk                 ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Rocks_Man:comb_167|Clk2sec:comb_8|q'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_167|fire[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_167|fire[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_167|fire[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_167|fire[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_167|fire[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_167|fire[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_167|fire[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_167|fire[3]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|comb_8|q|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|comb_8|q|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|comb_8|q~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|comb_8|q~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|comb_8|q~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|comb_8|q~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|fire[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|fire[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|fire[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|fire[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|fire[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|fire[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|fire[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|fire[3]|clk               ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[0]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[10]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[11]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[12]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[13]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[14]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[15]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[16]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[17]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[18]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[1]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[2]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[3]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[4]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[5]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[6]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[7]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[8]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[9]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|q              ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[0]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[10]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[11]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[12]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[13]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[14]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[15]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[16]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[17]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[18]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[1]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[2]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[3]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[4]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[5]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[6]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[7]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[8]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[9]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|q              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[0]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[10]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[11]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[12]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[13]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[14]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[15]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[16]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[17]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[18]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[1]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[2]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[3]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[4]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[5]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[6]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[7]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[8]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[9]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|q|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[0]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[10]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[11]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[12]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[13]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[14]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[15]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[16]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[17]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[18]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[1]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[2]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[3]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[4]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[5]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[6]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[7]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[8]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[9]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|q|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_111|q ; 6.958 ; 6.958 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[0]   ; clk_60hz:comb_111|q ; 6.614 ; 6.614 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[1]   ; clk_60hz:comb_111|q ; 6.821 ; 6.821 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[2]   ; clk_60hz:comb_111|q ; 5.278 ; 5.278 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[3]   ; clk_60hz:comb_111|q ; 6.958 ; 6.958 ; Rise       ; clk_60hz:comb_111|q ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_111|q ; -4.274 ; -4.274 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[0]   ; clk_60hz:comb_111|q ; -4.274 ; -4.274 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[1]   ; clk_60hz:comb_111|q ; -4.481 ; -4.481 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[2]   ; clk_60hz:comb_111|q ; -5.048 ; -5.048 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[3]   ; clk_60hz:comb_111|q ; -5.452 ; -5.452 ; Rise       ; clk_60hz:comb_111|q ;
+-----------+---------------------+--------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; clk_60hz:comb_111|q    ; 17.134 ; 17.134 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[0] ; clk_60hz:comb_111|q    ; 17.134 ; 17.134 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[1] ; clk_60hz:comb_111|q    ; 17.134 ; 17.134 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[2] ; clk_60hz:comb_111|q    ; 17.063 ; 17.063 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[3] ; clk_60hz:comb_111|q    ; 17.053 ; 17.053 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[4] ; clk_60hz:comb_111|q    ; 16.883 ; 16.883 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[5] ; clk_60hz:comb_111|q    ; 16.873 ; 16.873 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[6] ; clk_60hz:comb_111|q    ; 16.853 ; 16.853 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[7] ; clk_60hz:comb_111|q    ; 16.853 ; 16.853 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[8] ; clk_60hz:comb_111|q    ; 16.632 ; 16.632 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[9] ; clk_60hz:comb_111|q    ; 16.632 ; 16.632 ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_G[*]  ; clk_60hz:comb_111|q    ; 17.387 ; 17.387 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[0] ; clk_60hz:comb_111|q    ; 17.387 ; 17.387 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[1] ; clk_60hz:comb_111|q    ; 17.387 ; 17.387 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[2] ; clk_60hz:comb_111|q    ; 17.377 ; 17.377 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[3] ; clk_60hz:comb_111|q    ; 17.377 ; 17.377 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[4] ; clk_60hz:comb_111|q    ; 17.173 ; 17.173 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[5] ; clk_60hz:comb_111|q    ; 17.173 ; 17.173 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[6] ; clk_60hz:comb_111|q    ; 17.133 ; 17.133 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[7] ; clk_60hz:comb_111|q    ; 17.153 ; 17.153 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[8] ; clk_60hz:comb_111|q    ; 17.144 ; 17.144 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[9] ; clk_60hz:comb_111|q    ; 17.144 ; 17.144 ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_R[*]  ; clk_60hz:comb_111|q    ; 17.699 ; 17.699 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[0] ; clk_60hz:comb_111|q    ; 17.629 ; 17.629 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[1] ; clk_60hz:comb_111|q    ; 17.689 ; 17.689 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[2] ; clk_60hz:comb_111|q    ; 17.689 ; 17.689 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[3] ; clk_60hz:comb_111|q    ; 17.699 ; 17.699 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[4] ; clk_60hz:comb_111|q    ; 17.699 ; 17.699 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[5] ; clk_60hz:comb_111|q    ; 17.639 ; 17.639 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[6] ; clk_60hz:comb_111|q    ; 17.359 ; 17.359 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[7] ; clk_60hz:comb_111|q    ; 17.369 ; 17.369 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[8] ; clk_60hz:comb_111|q    ; 17.601 ; 17.601 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[9] ; clk_60hz:comb_111|q    ; 17.601 ; 17.601 ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_B[*]  ; CLOCK_27               ; 14.300 ; 14.300 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27               ; 14.300 ; 14.300 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27               ; 14.300 ; 14.300 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27               ; 14.229 ; 14.229 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27               ; 14.219 ; 14.219 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27               ; 14.049 ; 14.049 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27               ; 14.039 ; 14.039 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27               ; 14.019 ; 14.019 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27               ; 14.019 ; 14.019 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27               ; 13.798 ; 13.798 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27               ; 13.798 ; 13.798 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27               ; 7.412  ; 7.412  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27               ; 14.553 ; 14.553 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27               ; 14.553 ; 14.553 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27               ; 14.553 ; 14.553 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27               ; 14.543 ; 14.543 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27               ; 14.543 ; 14.543 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27               ; 14.339 ; 14.339 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27               ; 14.339 ; 14.339 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27               ; 14.299 ; 14.299 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27               ; 14.319 ; 14.319 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27               ; 14.310 ; 14.310 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27               ; 14.310 ; 14.310 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27               ; 5.298  ; 5.298  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27               ; 14.865 ; 14.865 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27               ; 14.795 ; 14.795 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27               ; 14.855 ; 14.855 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27               ; 14.855 ; 14.855 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27               ; 14.865 ; 14.865 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27               ; 14.865 ; 14.865 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27               ; 14.805 ; 14.805 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27               ; 14.525 ; 14.525 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27               ; 14.535 ; 14.535 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27               ; 14.767 ; 14.767 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27               ; 14.767 ; 14.767 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27               ; 6.375  ; 6.375  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27               ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27               ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
; HEX0[*]   ; vga_sync:u1|h_count[0] ; 10.766 ; 10.766 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[0]  ; vga_sync:u1|h_count[0] ; 10.766 ; 10.766 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[1]  ; vga_sync:u1|h_count[0] ; 10.741 ; 10.741 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[2]  ; vga_sync:u1|h_count[0] ; 10.729 ; 10.729 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[3]  ; vga_sync:u1|h_count[0] ; 10.758 ; 10.758 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[4]  ; vga_sync:u1|h_count[0] ; 10.762 ; 10.762 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[5]  ; vga_sync:u1|h_count[0] ; 10.513 ; 10.513 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[6]  ; vga_sync:u1|h_count[0] ; 10.509 ; 10.509 ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX1[*]   ; vga_sync:u1|h_count[0] ; 10.086 ; 10.086 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[0]  ; vga_sync:u1|h_count[0] ; 10.086 ; 10.086 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[1]  ; vga_sync:u1|h_count[0] ; 10.040 ; 10.040 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[2]  ; vga_sync:u1|h_count[0] ; 9.866  ; 9.866  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[3]  ; vga_sync:u1|h_count[0] ; 9.848  ; 9.848  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[4]  ; vga_sync:u1|h_count[0] ; 9.916  ; 9.916  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[5]  ; vga_sync:u1|h_count[0] ; 9.911  ; 9.911  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[6]  ; vga_sync:u1|h_count[0] ; 9.916  ; 9.916  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX2[*]   ; vga_sync:u1|h_count[0] ; 9.569  ; 9.569  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[0]  ; vga_sync:u1|h_count[0] ; 9.520  ; 9.520  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[1]  ; vga_sync:u1|h_count[0] ; 9.526  ; 9.526  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[2]  ; vga_sync:u1|h_count[0] ; 9.514  ; 9.514  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[3]  ; vga_sync:u1|h_count[0] ; 9.569  ; 9.569  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[4]  ; vga_sync:u1|h_count[0] ; 9.542  ; 9.542  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[5]  ; vga_sync:u1|h_count[0] ; 9.518  ; 9.518  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[6]  ; vga_sync:u1|h_count[0] ; 9.494  ; 9.494  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX3[*]   ; vga_sync:u1|h_count[0] ; 9.207  ; 9.207  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[0]  ; vga_sync:u1|h_count[0] ; 9.110  ; 9.110  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[1]  ; vga_sync:u1|h_count[0] ; 8.996  ; 8.996  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[2]  ; vga_sync:u1|h_count[0] ; 8.991  ; 8.991  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[3]  ; vga_sync:u1|h_count[0] ; 8.950  ; 8.950  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[4]  ; vga_sync:u1|h_count[0] ; 8.981  ; 8.981  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[5]  ; vga_sync:u1|h_count[0] ; 9.188  ; 9.188  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[6]  ; vga_sync:u1|h_count[0] ; 9.207  ; 9.207  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX7[*]   ; vga_sync:u1|h_count[0] ; 9.337  ; 9.337  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[0]  ; vga_sync:u1|h_count[0] ; 9.107  ; 9.107  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[2]  ; vga_sync:u1|h_count[0] ; 8.833  ; 8.833  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[3]  ; vga_sync:u1|h_count[0] ; 9.077  ; 9.077  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[4]  ; vga_sync:u1|h_count[0] ; 9.337  ; 9.337  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[5]  ; vga_sync:u1|h_count[0] ; 8.914  ; 8.914  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[6]  ; vga_sync:u1|h_count[0] ; 8.443  ; 8.443  ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_B[*]  ; vga_sync:u1|h_count[0] ; 13.550 ; 13.626 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[0] ; vga_sync:u1|h_count[0] ; 13.550 ; 13.626 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[1] ; vga_sync:u1|h_count[0] ; 13.550 ; 13.626 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[2] ; vga_sync:u1|h_count[0] ; 13.479 ; 13.555 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[3] ; vga_sync:u1|h_count[0] ; 13.469 ; 13.545 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[4] ; vga_sync:u1|h_count[0] ; 13.299 ; 13.375 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[5] ; vga_sync:u1|h_count[0] ; 13.289 ; 13.365 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[6] ; vga_sync:u1|h_count[0] ; 13.269 ; 13.345 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[7] ; vga_sync:u1|h_count[0] ; 13.269 ; 13.345 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[8] ; vga_sync:u1|h_count[0] ; 13.048 ; 13.124 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[9] ; vga_sync:u1|h_count[0] ; 13.048 ; 13.124 ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_G[*]  ; vga_sync:u1|h_count[0] ; 13.803 ; 13.879 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[0] ; vga_sync:u1|h_count[0] ; 13.803 ; 13.879 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[1] ; vga_sync:u1|h_count[0] ; 13.803 ; 13.879 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[2] ; vga_sync:u1|h_count[0] ; 13.793 ; 13.869 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[3] ; vga_sync:u1|h_count[0] ; 13.793 ; 13.869 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[4] ; vga_sync:u1|h_count[0] ; 13.589 ; 13.665 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[5] ; vga_sync:u1|h_count[0] ; 13.589 ; 13.665 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[6] ; vga_sync:u1|h_count[0] ; 13.549 ; 13.625 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[7] ; vga_sync:u1|h_count[0] ; 13.569 ; 13.645 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[8] ; vga_sync:u1|h_count[0] ; 13.560 ; 13.636 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[9] ; vga_sync:u1|h_count[0] ; 13.560 ; 13.636 ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_R[*]  ; vga_sync:u1|h_count[0] ; 14.115 ; 14.191 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[0] ; vga_sync:u1|h_count[0] ; 14.045 ; 14.121 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[1] ; vga_sync:u1|h_count[0] ; 14.105 ; 14.181 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[2] ; vga_sync:u1|h_count[0] ; 14.105 ; 14.181 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[3] ; vga_sync:u1|h_count[0] ; 14.115 ; 14.191 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[4] ; vga_sync:u1|h_count[0] ; 14.115 ; 14.191 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[5] ; vga_sync:u1|h_count[0] ; 14.055 ; 14.131 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[6] ; vga_sync:u1|h_count[0] ; 13.775 ; 13.851 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[7] ; vga_sync:u1|h_count[0] ; 13.785 ; 13.861 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[8] ; vga_sync:u1|h_count[0] ; 14.017 ; 14.093 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[9] ; vga_sync:u1|h_count[0] ; 14.017 ; 14.093 ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_B[*]  ; vga_sync:u1|h_count[0] ; 13.626 ; 13.550 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[0] ; vga_sync:u1|h_count[0] ; 13.626 ; 13.550 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[1] ; vga_sync:u1|h_count[0] ; 13.626 ; 13.550 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[2] ; vga_sync:u1|h_count[0] ; 13.555 ; 13.479 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[3] ; vga_sync:u1|h_count[0] ; 13.545 ; 13.469 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[4] ; vga_sync:u1|h_count[0] ; 13.375 ; 13.299 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[5] ; vga_sync:u1|h_count[0] ; 13.365 ; 13.289 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[6] ; vga_sync:u1|h_count[0] ; 13.345 ; 13.269 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[7] ; vga_sync:u1|h_count[0] ; 13.345 ; 13.269 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[8] ; vga_sync:u1|h_count[0] ; 13.124 ; 13.048 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[9] ; vga_sync:u1|h_count[0] ; 13.124 ; 13.048 ; Fall       ; vga_sync:u1|h_count[0]         ;
; VGA_G[*]  ; vga_sync:u1|h_count[0] ; 13.879 ; 13.803 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[0] ; vga_sync:u1|h_count[0] ; 13.879 ; 13.803 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[1] ; vga_sync:u1|h_count[0] ; 13.879 ; 13.803 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[2] ; vga_sync:u1|h_count[0] ; 13.869 ; 13.793 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[3] ; vga_sync:u1|h_count[0] ; 13.869 ; 13.793 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[4] ; vga_sync:u1|h_count[0] ; 13.665 ; 13.589 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[5] ; vga_sync:u1|h_count[0] ; 13.665 ; 13.589 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[6] ; vga_sync:u1|h_count[0] ; 13.625 ; 13.549 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[7] ; vga_sync:u1|h_count[0] ; 13.645 ; 13.569 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[8] ; vga_sync:u1|h_count[0] ; 13.636 ; 13.560 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[9] ; vga_sync:u1|h_count[0] ; 13.636 ; 13.560 ; Fall       ; vga_sync:u1|h_count[0]         ;
; VGA_R[*]  ; vga_sync:u1|h_count[0] ; 14.191 ; 14.115 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[0] ; vga_sync:u1|h_count[0] ; 14.121 ; 14.045 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[1] ; vga_sync:u1|h_count[0] ; 14.181 ; 14.105 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[2] ; vga_sync:u1|h_count[0] ; 14.181 ; 14.105 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[3] ; vga_sync:u1|h_count[0] ; 14.191 ; 14.115 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[4] ; vga_sync:u1|h_count[0] ; 14.191 ; 14.115 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[5] ; vga_sync:u1|h_count[0] ; 14.131 ; 14.055 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[6] ; vga_sync:u1|h_count[0] ; 13.851 ; 13.775 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[7] ; vga_sync:u1|h_count[0] ; 13.861 ; 13.785 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[8] ; vga_sync:u1|h_count[0] ; 14.093 ; 14.017 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[9] ; vga_sync:u1|h_count[0] ; 14.093 ; 14.017 ; Fall       ; vga_sync:u1|h_count[0]         ;
+-----------+------------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; clk_60hz:comb_111|q    ; 10.278 ; 10.278 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[0] ; clk_60hz:comb_111|q    ; 10.780 ; 10.780 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[1] ; clk_60hz:comb_111|q    ; 10.780 ; 10.780 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[2] ; clk_60hz:comb_111|q    ; 10.709 ; 10.709 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[3] ; clk_60hz:comb_111|q    ; 10.699 ; 10.699 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[4] ; clk_60hz:comb_111|q    ; 10.529 ; 10.529 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[5] ; clk_60hz:comb_111|q    ; 10.519 ; 10.519 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[6] ; clk_60hz:comb_111|q    ; 10.499 ; 10.499 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[7] ; clk_60hz:comb_111|q    ; 10.499 ; 10.499 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[8] ; clk_60hz:comb_111|q    ; 10.278 ; 10.278 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[9] ; clk_60hz:comb_111|q    ; 10.278 ; 10.278 ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_G[*]  ; clk_60hz:comb_111|q    ; 10.779 ; 10.779 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[0] ; clk_60hz:comb_111|q    ; 11.033 ; 11.033 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[1] ; clk_60hz:comb_111|q    ; 11.033 ; 11.033 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[2] ; clk_60hz:comb_111|q    ; 11.023 ; 11.023 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[3] ; clk_60hz:comb_111|q    ; 11.023 ; 11.023 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[4] ; clk_60hz:comb_111|q    ; 10.819 ; 10.819 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[5] ; clk_60hz:comb_111|q    ; 10.819 ; 10.819 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[6] ; clk_60hz:comb_111|q    ; 10.779 ; 10.779 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[7] ; clk_60hz:comb_111|q    ; 10.799 ; 10.799 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[8] ; clk_60hz:comb_111|q    ; 10.790 ; 10.790 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[9] ; clk_60hz:comb_111|q    ; 10.790 ; 10.790 ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_R[*]  ; clk_60hz:comb_111|q    ; 11.005 ; 11.005 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[0] ; clk_60hz:comb_111|q    ; 11.275 ; 11.275 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[1] ; clk_60hz:comb_111|q    ; 11.335 ; 11.335 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[2] ; clk_60hz:comb_111|q    ; 11.335 ; 11.335 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[3] ; clk_60hz:comb_111|q    ; 11.345 ; 11.345 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[4] ; clk_60hz:comb_111|q    ; 11.345 ; 11.345 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[5] ; clk_60hz:comb_111|q    ; 11.285 ; 11.285 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[6] ; clk_60hz:comb_111|q    ; 11.005 ; 11.005 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[7] ; clk_60hz:comb_111|q    ; 11.015 ; 11.015 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[8] ; clk_60hz:comb_111|q    ; 11.247 ; 11.247 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[9] ; clk_60hz:comb_111|q    ; 11.247 ; 11.247 ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_B[*]  ; CLOCK_27               ; 7.945  ; 7.945  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27               ; 8.447  ; 8.447  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27               ; 8.447  ; 8.447  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27               ; 8.376  ; 8.376  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27               ; 8.366  ; 8.366  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27               ; 8.196  ; 8.196  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27               ; 8.186  ; 8.186  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27               ; 8.166  ; 8.166  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27               ; 8.166  ; 8.166  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27               ; 7.945  ; 7.945  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27               ; 7.945  ; 7.945  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27               ; 5.646  ; 5.646  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27               ; 8.446  ; 8.446  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27               ; 8.700  ; 8.700  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27               ; 8.700  ; 8.700  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27               ; 8.690  ; 8.690  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27               ; 8.690  ; 8.690  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27               ; 8.486  ; 8.486  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27               ; 8.486  ; 8.486  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27               ; 8.446  ; 8.446  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27               ; 8.466  ; 8.466  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27               ; 8.457  ; 8.457  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27               ; 8.457  ; 8.457  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27               ; 5.298  ; 5.298  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27               ; 8.672  ; 8.672  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27               ; 8.942  ; 8.942  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27               ; 9.002  ; 9.002  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27               ; 9.002  ; 9.002  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27               ; 9.012  ; 9.012  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27               ; 9.012  ; 9.012  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27               ; 8.952  ; 8.952  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27               ; 8.672  ; 8.672  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27               ; 8.682  ; 8.682  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27               ; 8.914  ; 8.914  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27               ; 8.914  ; 8.914  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27               ; 6.375  ; 6.375  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27               ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27               ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
; HEX0[*]   ; vga_sync:u1|h_count[0] ; 8.727  ; 8.727  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[0]  ; vga_sync:u1|h_count[0] ; 8.984  ; 8.984  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[1]  ; vga_sync:u1|h_count[0] ; 8.958  ; 8.958  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[2]  ; vga_sync:u1|h_count[0] ; 8.973  ; 8.973  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[3]  ; vga_sync:u1|h_count[0] ; 8.979  ; 8.979  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[4]  ; vga_sync:u1|h_count[0] ; 8.979  ; 8.979  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[5]  ; vga_sync:u1|h_count[0] ; 8.730  ; 8.730  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[6]  ; vga_sync:u1|h_count[0] ; 8.727  ; 8.727  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX1[*]   ; vga_sync:u1|h_count[0] ; 8.901  ; 8.901  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[0]  ; vga_sync:u1|h_count[0] ; 9.132  ; 9.132  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[1]  ; vga_sync:u1|h_count[0] ; 9.088  ; 9.088  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[2]  ; vga_sync:u1|h_count[0] ; 8.915  ; 8.915  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[3]  ; vga_sync:u1|h_count[0] ; 8.901  ; 8.901  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[4]  ; vga_sync:u1|h_count[0] ; 8.964  ; 8.964  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[5]  ; vga_sync:u1|h_count[0] ; 8.959  ; 8.959  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[6]  ; vga_sync:u1|h_count[0] ; 8.960  ; 8.960  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX2[*]   ; vga_sync:u1|h_count[0] ; 9.016  ; 9.016  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[0]  ; vga_sync:u1|h_count[0] ; 9.209  ; 9.209  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[1]  ; vga_sync:u1|h_count[0] ; 9.054  ; 9.054  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[2]  ; vga_sync:u1|h_count[0] ; 9.039  ; 9.039  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[3]  ; vga_sync:u1|h_count[0] ; 9.097  ; 9.097  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[4]  ; vga_sync:u1|h_count[0] ; 9.069  ; 9.069  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[5]  ; vga_sync:u1|h_count[0] ; 9.068  ; 9.068  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[6]  ; vga_sync:u1|h_count[0] ; 9.016  ; 9.016  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX3[*]   ; vga_sync:u1|h_count[0] ; 8.511  ; 8.511  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[0]  ; vga_sync:u1|h_count[0] ; 8.645  ; 8.645  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[1]  ; vga_sync:u1|h_count[0] ; 8.554  ; 8.554  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[2]  ; vga_sync:u1|h_count[0] ; 8.551  ; 8.551  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[3]  ; vga_sync:u1|h_count[0] ; 8.511  ; 8.511  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[4]  ; vga_sync:u1|h_count[0] ; 8.518  ; 8.518  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[5]  ; vga_sync:u1|h_count[0] ; 8.754  ; 8.754  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[6]  ; vga_sync:u1|h_count[0] ; 8.771  ; 8.771  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX7[*]   ; vga_sync:u1|h_count[0] ; 8.443  ; 8.443  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[0]  ; vga_sync:u1|h_count[0] ; 8.838  ; 8.838  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[2]  ; vga_sync:u1|h_count[0] ; 8.613  ; 8.613  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[3]  ; vga_sync:u1|h_count[0] ; 8.808  ; 8.808  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[4]  ; vga_sync:u1|h_count[0] ; 9.337  ; 9.337  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[5]  ; vga_sync:u1|h_count[0] ; 8.645  ; 8.645  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[6]  ; vga_sync:u1|h_count[0] ; 8.443  ; 8.443  ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_B[*]  ; vga_sync:u1|h_count[0] ; 10.766 ; 10.813 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[0] ; vga_sync:u1|h_count[0] ; 11.268 ; 11.315 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[1] ; vga_sync:u1|h_count[0] ; 11.268 ; 11.315 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[2] ; vga_sync:u1|h_count[0] ; 11.197 ; 11.244 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[3] ; vga_sync:u1|h_count[0] ; 11.187 ; 11.234 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[4] ; vga_sync:u1|h_count[0] ; 11.017 ; 11.064 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[5] ; vga_sync:u1|h_count[0] ; 11.007 ; 11.054 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[6] ; vga_sync:u1|h_count[0] ; 10.987 ; 11.034 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[7] ; vga_sync:u1|h_count[0] ; 10.987 ; 11.034 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[8] ; vga_sync:u1|h_count[0] ; 10.766 ; 10.813 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[9] ; vga_sync:u1|h_count[0] ; 10.766 ; 10.813 ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_G[*]  ; vga_sync:u1|h_count[0] ; 11.267 ; 11.314 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[0] ; vga_sync:u1|h_count[0] ; 11.521 ; 11.568 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[1] ; vga_sync:u1|h_count[0] ; 11.521 ; 11.568 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[2] ; vga_sync:u1|h_count[0] ; 11.511 ; 11.558 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[3] ; vga_sync:u1|h_count[0] ; 11.511 ; 11.558 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[4] ; vga_sync:u1|h_count[0] ; 11.307 ; 11.354 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[5] ; vga_sync:u1|h_count[0] ; 11.307 ; 11.354 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[6] ; vga_sync:u1|h_count[0] ; 11.267 ; 11.314 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[7] ; vga_sync:u1|h_count[0] ; 11.287 ; 11.334 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[8] ; vga_sync:u1|h_count[0] ; 11.278 ; 11.325 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[9] ; vga_sync:u1|h_count[0] ; 11.278 ; 11.325 ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_R[*]  ; vga_sync:u1|h_count[0] ; 11.493 ; 11.540 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[0] ; vga_sync:u1|h_count[0] ; 11.763 ; 11.810 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[1] ; vga_sync:u1|h_count[0] ; 11.823 ; 11.870 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[2] ; vga_sync:u1|h_count[0] ; 11.823 ; 11.870 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[3] ; vga_sync:u1|h_count[0] ; 11.833 ; 11.880 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[4] ; vga_sync:u1|h_count[0] ; 11.833 ; 11.880 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[5] ; vga_sync:u1|h_count[0] ; 11.773 ; 11.820 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[6] ; vga_sync:u1|h_count[0] ; 11.493 ; 11.540 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[7] ; vga_sync:u1|h_count[0] ; 11.503 ; 11.550 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[8] ; vga_sync:u1|h_count[0] ; 11.735 ; 11.782 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[9] ; vga_sync:u1|h_count[0] ; 11.735 ; 11.782 ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_B[*]  ; vga_sync:u1|h_count[0] ; 10.813 ; 10.766 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[0] ; vga_sync:u1|h_count[0] ; 11.315 ; 11.268 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[1] ; vga_sync:u1|h_count[0] ; 11.315 ; 11.268 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[2] ; vga_sync:u1|h_count[0] ; 11.244 ; 11.197 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[3] ; vga_sync:u1|h_count[0] ; 11.234 ; 11.187 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[4] ; vga_sync:u1|h_count[0] ; 11.064 ; 11.017 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[5] ; vga_sync:u1|h_count[0] ; 11.054 ; 11.007 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[6] ; vga_sync:u1|h_count[0] ; 11.034 ; 10.987 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[7] ; vga_sync:u1|h_count[0] ; 11.034 ; 10.987 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[8] ; vga_sync:u1|h_count[0] ; 10.813 ; 10.766 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[9] ; vga_sync:u1|h_count[0] ; 10.813 ; 10.766 ; Fall       ; vga_sync:u1|h_count[0]         ;
; VGA_G[*]  ; vga_sync:u1|h_count[0] ; 11.314 ; 11.267 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[0] ; vga_sync:u1|h_count[0] ; 11.568 ; 11.521 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[1] ; vga_sync:u1|h_count[0] ; 11.568 ; 11.521 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[2] ; vga_sync:u1|h_count[0] ; 11.558 ; 11.511 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[3] ; vga_sync:u1|h_count[0] ; 11.558 ; 11.511 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[4] ; vga_sync:u1|h_count[0] ; 11.354 ; 11.307 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[5] ; vga_sync:u1|h_count[0] ; 11.354 ; 11.307 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[6] ; vga_sync:u1|h_count[0] ; 11.314 ; 11.267 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[7] ; vga_sync:u1|h_count[0] ; 11.334 ; 11.287 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[8] ; vga_sync:u1|h_count[0] ; 11.325 ; 11.278 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[9] ; vga_sync:u1|h_count[0] ; 11.325 ; 11.278 ; Fall       ; vga_sync:u1|h_count[0]         ;
; VGA_R[*]  ; vga_sync:u1|h_count[0] ; 11.540 ; 11.493 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[0] ; vga_sync:u1|h_count[0] ; 11.810 ; 11.763 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[1] ; vga_sync:u1|h_count[0] ; 11.870 ; 11.823 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[2] ; vga_sync:u1|h_count[0] ; 11.870 ; 11.823 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[3] ; vga_sync:u1|h_count[0] ; 11.880 ; 11.833 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[4] ; vga_sync:u1|h_count[0] ; 11.880 ; 11.833 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[5] ; vga_sync:u1|h_count[0] ; 11.820 ; 11.773 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[6] ; vga_sync:u1|h_count[0] ; 11.540 ; 11.493 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[7] ; vga_sync:u1|h_count[0] ; 11.550 ; 11.503 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[8] ; vga_sync:u1|h_count[0] ; 11.782 ; 11.735 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[9] ; vga_sync:u1|h_count[0] ; 11.782 ; 11.735 ; Fall       ; vga_sync:u1|h_count[0]         ;
+-----------+------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------+
; Fast Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; vga_sync:u1|h_count[0]              ; -3.141 ; -74.746       ;
; p1|altpll_component|pll|clk[0]      ; -1.403 ; -25.841       ;
; clk_60hz:comb_111|q                 ; -0.933 ; -144.478      ;
; CLOCK_50                            ; -0.891 ; -16.642       ;
; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.181  ; 0.000         ;
; CLOCK_27                            ; 35.360 ; 0.000         ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; vga_sync:u1|h_count[0]              ; -0.753 ; -5.191        ;
; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.211  ; 0.000         ;
; CLOCK_50                            ; 0.215  ; 0.000         ;
; clk_60hz:comb_111|q                 ; 0.215  ; 0.000         ;
; p1|altpll_component|pll|clk[0]      ; 0.215  ; 0.000         ;
; CLOCK_27                            ; 0.359  ; 0.000         ;
+-------------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -2.704 ; -55.809       ;
; clk_60hz:comb_111|q            ; -0.615 ; -6.588        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clk_60hz:comb_111|q            ; 1.165 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 2.233 ; 0.000         ;
+--------------------------------+-------+---------------+


+--------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; CLOCK_50                            ; -1.380 ; -22.380       ;
; clk_60hz:comb_111|q                 ; -0.500 ; -231.000      ;
; vga_sync:u1|h_count[0]              ; -0.500 ; -27.000       ;
; Rocks_Man:comb_167|Clk2sec:comb_8|q ; -0.500 ; -4.000        ;
; CLOCK_27                            ; 17.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0]      ; 18.841 ; 0.000         ;
+-------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'vga_sync:u1|h_count[0]'                                                                                                                                                    ;
+--------+-------------------------------------------+---------------------------------------+--------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                               ; Launch Clock                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------+--------------------------------+------------------------+--------------+------------+------------+
; -3.141 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|lives[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.726      ;
; -3.141 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|lives[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.726      ;
; -3.127 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|lives[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.712      ;
; -3.127 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|lives[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.712      ;
; -3.017 ; Spaceship:c1|shipX[3]                     ; collision_detector:comb_168|lives[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.602      ;
; -3.017 ; Spaceship:c1|shipX[3]                     ; collision_detector:comb_168|lives[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.602      ;
; -2.984 ; Spaceship:c1|shipX[4]                     ; collision_detector:comb_168|lives[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.569      ;
; -2.984 ; Spaceship:c1|shipX[4]                     ; collision_detector:comb_168|lives[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.569      ;
; -2.902 ; Spaceship:c1|shipX[5]                     ; collision_detector:comb_168|lives[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.487      ;
; -2.902 ; Spaceship:c1|shipX[5]                     ; collision_detector:comb_168|lives[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.487      ;
; -2.850 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[5]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.559      ; 4.441      ;
; -2.849 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[2]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.544      ; 4.425      ;
; -2.849 ; Spaceship:c1|shipX[6]                     ; collision_detector:comb_168|lives[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.434      ;
; -2.849 ; Spaceship:c1|shipX[6]                     ; collision_detector:comb_168|lives[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.434      ;
; -2.843 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[3]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.568      ; 4.443      ;
; -2.840 ; Spaceship:c1|shipX[7]                     ; collision_detector:comb_168|lives[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.425      ;
; -2.840 ; Spaceship:c1|shipX[7]                     ; collision_detector:comb_168|lives[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.425      ;
; -2.836 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|reset[5]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.559      ; 4.427      ;
; -2.835 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|reset[2]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.544      ; 4.411      ;
; -2.829 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|reset[3]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.568      ; 4.429      ;
; -2.794 ; Spaceship:c1|shipX[0]                     ; collision_detector:comb_168|lives[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.379      ;
; -2.794 ; Spaceship:c1|shipX[0]                     ; collision_detector:comb_168|lives[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.379      ;
; -2.781 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.748      ;
; -2.781 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[2]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.748      ;
; -2.781 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[3]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.748      ;
; -2.781 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.748      ;
; -2.781 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[5]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.748      ;
; -2.781 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[6]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.748      ;
; -2.781 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[7]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.748      ;
; -2.781 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[8]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.748      ;
; -2.781 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[9]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.748      ;
; -2.781 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[10] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.748      ;
; -2.781 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[11] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.748      ;
; -2.781 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[12] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.748      ;
; -2.781 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[13] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.748      ;
; -2.781 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[14] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.748      ;
; -2.781 ; vga_sync:u1|h_count[2]                    ; collision_detector:comb_168|score[15] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.748      ;
; -2.774 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.568      ; 4.374      ;
; -2.773 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[4]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.568      ; 4.373      ;
; -2.763 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.581      ; 4.376      ;
; -2.762 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.729      ;
; -2.762 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[2]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.729      ;
; -2.762 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[3]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.729      ;
; -2.762 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.729      ;
; -2.762 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[5]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.729      ;
; -2.762 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[6]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.729      ;
; -2.762 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[7]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.729      ;
; -2.762 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[8]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.729      ;
; -2.762 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[9]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.729      ;
; -2.762 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[10] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.729      ;
; -2.762 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[11] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.729      ;
; -2.762 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[12] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.729      ;
; -2.762 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[13] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.729      ;
; -2.762 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[14] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.729      ;
; -2.762 ; vga_sync:u1|h_count[4]                    ; collision_detector:comb_168|score[15] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.729      ;
; -2.760 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|reset[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.568      ; 4.360      ;
; -2.759 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|reset[4]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.568      ; 4.359      ;
; -2.758 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[1]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.579      ; 4.369      ;
; -2.758 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[2]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.579      ; 4.369      ;
; -2.758 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[3]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.579      ; 4.369      ;
; -2.758 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[4]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.579      ; 4.369      ;
; -2.758 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[5]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.579      ; 4.369      ;
; -2.758 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[6]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.579      ; 4.369      ;
; -2.758 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[7]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.579      ; 4.369      ;
; -2.758 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[8]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.579      ; 4.369      ;
; -2.758 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[9]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.579      ; 4.369      ;
; -2.758 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[10] ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.579      ; 4.369      ;
; -2.758 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[11] ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.579      ; 4.369      ;
; -2.758 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[12] ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.579      ; 4.369      ;
; -2.758 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[13] ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.579      ; 4.369      ;
; -2.758 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[14] ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.579      ; 4.369      ;
; -2.758 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0] ; collision_detector:comb_168|score[15] ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.579      ; 4.369      ;
; -2.749 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|reset[0]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.581      ; 4.362      ;
; -2.731 ; vga_sync:u1|h_count[3]                    ; collision_detector:comb_168|score[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.698      ;
; -2.731 ; vga_sync:u1|h_count[3]                    ; collision_detector:comb_168|score[2]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.698      ;
; -2.731 ; vga_sync:u1|h_count[3]                    ; collision_detector:comb_168|score[3]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.698      ;
; -2.731 ; vga_sync:u1|h_count[3]                    ; collision_detector:comb_168|score[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.698      ;
; -2.731 ; vga_sync:u1|h_count[3]                    ; collision_detector:comb_168|score[5]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.698      ;
; -2.731 ; vga_sync:u1|h_count[3]                    ; collision_detector:comb_168|score[6]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.698      ;
; -2.731 ; vga_sync:u1|h_count[3]                    ; collision_detector:comb_168|score[7]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.698      ;
; -2.731 ; vga_sync:u1|h_count[3]                    ; collision_detector:comb_168|score[8]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.698      ;
; -2.731 ; vga_sync:u1|h_count[3]                    ; collision_detector:comb_168|score[9]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.698      ;
; -2.731 ; vga_sync:u1|h_count[3]                    ; collision_detector:comb_168|score[10] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.698      ;
; -2.731 ; vga_sync:u1|h_count[3]                    ; collision_detector:comb_168|score[11] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.698      ;
; -2.731 ; vga_sync:u1|h_count[3]                    ; collision_detector:comb_168|score[12] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.698      ;
; -2.731 ; vga_sync:u1|h_count[3]                    ; collision_detector:comb_168|score[13] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.698      ;
; -2.731 ; vga_sync:u1|h_count[3]                    ; collision_detector:comb_168|score[14] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.698      ;
; -2.731 ; vga_sync:u1|h_count[3]                    ; collision_detector:comb_168|score[15] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.933      ; 4.698      ;
; -2.731 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[7]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.316      ;
; -2.730 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[8]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.315      ;
; -2.726 ; Spaceship:c1|shipX[3]                     ; collision_detector:comb_168|reset[5]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.559      ; 4.317      ;
; -2.725 ; Spaceship:c1|shipX[3]                     ; collision_detector:comb_168|reset[2]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.544      ; 4.301      ;
; -2.719 ; Spaceship:c1|shipX[3]                     ; collision_detector:comb_168|reset[3]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.568      ; 4.319      ;
; -2.717 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|reset[7]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.302      ;
; -2.716 ; Spaceship:c1|shipX[1]                     ; collision_detector:comb_168|reset[6]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.549      ; 4.297      ;
; -2.716 ; Spaceship:c1|shipX[2]                     ; collision_detector:comb_168|reset[8]  ; clk_60hz:comb_111|q            ; vga_sync:u1|h_count[0] ; 1.000        ; 0.553      ; 4.301      ;
; -2.702 ; vga_sync:u1|v_count[2]                    ; collision_detector:comb_168|score[1]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.947      ; 4.683      ;
; -2.702 ; vga_sync:u1|v_count[2]                    ; collision_detector:comb_168|score[2]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.947      ; 4.683      ;
; -2.702 ; vga_sync:u1|v_count[2]                    ; collision_detector:comb_168|score[3]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.947      ; 4.683      ;
; -2.702 ; vga_sync:u1|v_count[2]                    ; collision_detector:comb_168|score[4]  ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.002        ; 1.947      ; 4.683      ;
+--------+-------------------------------------------+---------------------------------------+--------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.403 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[9] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.015     ; 1.563      ;
; -1.403 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[2] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.015     ; 1.563      ;
; -1.403 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[0] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.015     ; 1.563      ;
; -1.403 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[8] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.015     ; 1.563      ;
; -1.403 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[9] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.015     ; 1.563      ;
; -1.403 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[2] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.015     ; 1.563      ;
; -1.403 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[0] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.015     ; 1.563      ;
; -1.403 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[8] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.015     ; 1.563      ;
; -1.282 ; vga_sync:u1|h_count[0] ; vga_sync:u1|VGA_H_SYNC ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.010      ; 1.467      ;
; -1.282 ; vga_sync:u1|h_count[0] ; vga_sync:u1|VGA_H_SYNC ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; 0.010      ; 1.467      ;
; -1.174 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[4] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.004     ; 1.345      ;
; -1.174 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[3] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.004     ; 1.345      ;
; -1.174 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[1] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.004     ; 1.345      ;
; -1.174 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[5] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.004     ; 1.345      ;
; -1.174 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[7] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.004     ; 1.345      ;
; -1.174 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[6] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.004     ; 1.345      ;
; -1.174 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[4] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.004     ; 1.345      ;
; -1.174 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[3] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.004     ; 1.345      ;
; -1.174 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[1] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.004     ; 1.345      ;
; -1.174 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[5] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.004     ; 1.345      ;
; -1.174 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[7] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.004     ; 1.345      ;
; -1.174 ; vga_sync:u1|h_count[0] ; vga_sync:u1|v_count[6] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.004     ; 1.345      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -1.100 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.001     ; 1.274      ;
; -0.903 ; vga_sync:u1|h_count[0] ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.004     ; 1.074      ;
; -0.903 ; vga_sync:u1|h_count[0] ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.004     ; 1.074      ;
; 37.404 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 2.296      ;
; 37.404 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 2.296      ;
; 37.404 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 2.296      ;
; 37.404 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 2.296      ;
; 37.616 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 2.084      ;
; 37.616 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 2.084      ;
; 37.616 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 2.084      ;
; 37.616 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 2.084      ;
; 37.633 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.003     ; 2.078      ;
; 37.633 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.003     ; 2.078      ;
; 37.633 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.003     ; 2.078      ;
; 37.633 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.003     ; 2.078      ;
; 37.633 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.003     ; 2.078      ;
; 37.633 ; vga_sync:u1|h_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.003     ; 2.078      ;
; 37.675 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.039      ;
; 37.707 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.007      ;
; 37.707 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.007      ;
; 37.707 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.007      ;
; 37.707 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.007      ;
; 37.707 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.007      ;
; 37.707 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.007      ;
; 37.707 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.007      ;
; 37.707 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.007      ;
; 37.707 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.007      ;
; 37.707 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.007      ;
; 37.749 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.951      ;
; 37.749 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.951      ;
; 37.749 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.951      ;
; 37.749 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.951      ;
; 37.779 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.921      ;
; 37.779 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.921      ;
; 37.779 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.921      ;
; 37.779 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.921      ;
; 37.812 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.902      ;
; 37.823 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.891      ;
; 37.827 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.873      ;
; 37.827 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.873      ;
; 37.827 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.873      ;
; 37.827 ; vga_sync:u1|h_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.873      ;
; 37.842 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.858      ;
; 37.842 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.858      ;
; 37.842 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.858      ;
; 37.842 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.858      ;
; 37.845 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.003     ; 1.866      ;
; 37.845 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.003     ; 1.866      ;
; 37.845 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.003     ; 1.866      ;
; 37.845 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.003     ; 1.866      ;
; 37.845 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.003     ; 1.866      ;
; 37.845 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.003     ; 1.866      ;
; 37.856 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.858      ;
; 37.865 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.835      ;
; 37.865 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.835      ;
; 37.865 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.835      ;
; 37.865 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.014     ; 1.835      ;
; 37.876 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.838      ;
; 37.876 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.838      ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_60hz:comb_111|q'                                                                                                                                              ;
+--------+--------------------------------------+----------------------------------------------+------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                      ; Launch Clock           ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------+------------------------+---------------------+--------------+------------+------------+
; -0.933 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.392      ;
; -0.933 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.392      ;
; -0.933 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.392      ;
; -0.933 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.392      ;
; -0.933 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.392      ;
; -0.933 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.392      ;
; -0.933 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.392      ;
; -0.933 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[0]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.392      ;
; -0.923 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockDirX[1] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.571     ; 1.384      ;
; -0.923 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockDirY[1] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.571     ; 1.384      ;
; -0.923 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockDirX[0] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.571     ; 1.384      ;
; -0.923 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockDirY[0] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.571     ; 1.384      ;
; -0.921 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockDirX[2] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.570     ; 1.383      ;
; -0.921 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockDirY[2] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.570     ; 1.383      ;
; -0.913 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[9]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.570     ; 1.375      ;
; -0.913 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[8]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.570     ; 1.375      ;
; -0.913 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[7]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.570     ; 1.375      ;
; -0.913 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[6]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.570     ; 1.375      ;
; -0.913 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[5]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.570     ; 1.375      ;
; -0.913 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[4]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.570     ; 1.375      ;
; -0.913 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[3]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.570     ; 1.375      ;
; -0.913 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[2]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.570     ; 1.375      ;
; -0.913 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[1]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.570     ; 1.375      ;
; -0.913 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[0]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.570     ; 1.375      ;
; -0.903 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockDirX[1] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.571     ; 1.364      ;
; -0.903 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockDirY[1] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.571     ; 1.364      ;
; -0.903 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockDirX[0] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.571     ; 1.364      ;
; -0.903 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockDirY[0] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.571     ; 1.364      ;
; -0.898 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.594     ; 1.336      ;
; -0.898 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.594     ; 1.336      ;
; -0.898 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.594     ; 1.336      ;
; -0.898 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.594     ; 1.336      ;
; -0.898 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.594     ; 1.336      ;
; -0.898 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.594     ; 1.336      ;
; -0.898 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.594     ; 1.336      ;
; -0.898 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.594     ; 1.336      ;
; -0.898 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.594     ; 1.336      ;
; -0.886 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockDirX[2] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.572     ; 1.346      ;
; -0.885 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[9]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.572     ; 1.345      ;
; -0.885 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[8]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.572     ; 1.345      ;
; -0.885 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[7]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.572     ; 1.345      ;
; -0.885 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[6]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.572     ; 1.345      ;
; -0.885 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[5]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.572     ; 1.345      ;
; -0.885 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[4]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.572     ; 1.345      ;
; -0.885 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[3]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.572     ; 1.345      ;
; -0.885 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[2]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.572     ; 1.345      ;
; -0.885 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[1]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.572     ; 1.345      ;
; -0.885 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockX[0]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.572     ; 1.345      ;
; -0.869 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockDirY[2] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.574     ; 1.327      ;
; -0.867 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[9]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.574     ; 1.325      ;
; -0.867 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[8]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.574     ; 1.325      ;
; -0.867 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[7]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.574     ; 1.325      ;
; -0.867 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[6]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.574     ; 1.325      ;
; -0.867 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[5]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.574     ; 1.325      ;
; -0.867 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[4]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.574     ; 1.325      ;
; -0.867 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[3]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.574     ; 1.325      ;
; -0.867 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[2]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.574     ; 1.325      ;
; -0.867 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[1]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.574     ; 1.325      ;
; -0.867 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|rockY[0]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.574     ; 1.325      ;
; -0.793 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.587     ; 1.238      ;
; -0.793 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bullet_direction    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.587     ; 1.238      ;
; -0.793 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.587     ; 1.238      ;
; -0.787 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockDirY[2] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.586     ; 1.233      ;
; -0.787 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockDirX[1] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.586     ; 1.233      ;
; -0.787 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockDirY[1] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.586     ; 1.233      ;
; -0.787 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockDirX[0] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.586     ; 1.233      ;
; -0.787 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockDirY[0] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.586     ; 1.233      ;
; -0.785 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[9]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.244      ;
; -0.785 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[8]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.244      ;
; -0.785 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[7]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.244      ;
; -0.785 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[6]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.244      ;
; -0.785 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[5]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.244      ;
; -0.785 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[4]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.244      ;
; -0.785 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[3]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.244      ;
; -0.785 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[2]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.244      ;
; -0.785 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[1]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.244      ;
; -0.785 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockX[0]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.244      ;
; -0.784 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|rockDirX[2] ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 1.243      ;
; -0.773 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[9]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.580     ; 1.225      ;
; -0.773 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[8]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.580     ; 1.225      ;
; -0.773 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[7]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.580     ; 1.225      ;
; -0.773 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[6]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.580     ; 1.225      ;
; -0.773 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[5]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.580     ; 1.225      ;
; -0.773 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[4]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.580     ; 1.225      ;
; -0.773 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[3]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.580     ; 1.225      ;
; -0.773 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[2]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.580     ; 1.225      ;
; -0.773 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[1]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.580     ; 1.225      ;
; -0.773 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0]    ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.580     ; 1.225      ;
; -0.741 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[9]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[4]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[6]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[0]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[3]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[2]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 1.773      ;
; -0.741 ; Spaceship:c1|shipX[4]                ; Spaceship:c1|shipX[1]                        ; clk_60hz:comb_111|q    ; clk_60hz:comb_111|q ; 1.000        ; 0.000      ; 1.773      ;
; -0.727 ; collision_detector:comb_168|reset[2] ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.563     ; 1.196      ;
; -0.727 ; collision_detector:comb_168|reset[2] ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]          ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.563     ; 1.196      ;
+--------+--------------------------------------+----------------------------------------------+------------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.891 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.923      ;
; -0.891 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.923      ;
; -0.891 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.923      ;
; -0.891 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.923      ;
; -0.891 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.923      ;
; -0.891 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.923      ;
; -0.891 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.923      ;
; -0.891 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.923      ;
; -0.891 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.923      ;
; -0.871 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.903      ;
; -0.871 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.903      ;
; -0.871 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.903      ;
; -0.871 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.903      ;
; -0.871 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.903      ;
; -0.871 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.903      ;
; -0.871 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.903      ;
; -0.871 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.903      ;
; -0.871 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.903      ;
; -0.854 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.886      ;
; -0.854 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.886      ;
; -0.854 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.886      ;
; -0.854 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.886      ;
; -0.854 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.886      ;
; -0.854 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.886      ;
; -0.854 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.886      ;
; -0.854 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.886      ;
; -0.854 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.886      ;
; -0.815 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.815 ; Reset_Delay:r0|Cont[8] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.847      ;
; -0.811 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.843      ;
; -0.811 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.843      ;
; -0.811 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.843      ;
; -0.811 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.843      ;
; -0.811 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.843      ;
; -0.811 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.843      ;
; -0.811 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.843      ;
; -0.811 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.843      ;
; -0.811 ; Reset_Delay:r0|Cont[2] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.843      ;
; -0.810 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.842      ;
; -0.810 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.842      ;
; -0.810 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.842      ;
; -0.810 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.842      ;
; -0.810 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.842      ;
; -0.810 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.842      ;
; -0.810 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.842      ;
; -0.810 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.842      ;
; -0.810 ; Reset_Delay:r0|Cont[6] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.842      ;
; -0.806 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; Reset_Delay:r0|Cont[3] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.767 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.800      ;
; -0.767 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.800      ;
; -0.767 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.800      ;
; -0.767 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.800      ;
; -0.767 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.800      ;
; -0.767 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.800      ;
; -0.767 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.800      ;
; -0.767 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.800      ;
; -0.767 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.800      ;
; -0.767 ; Reset_Delay:r0|Cont[1] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.800      ;
; -0.747 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.780      ;
; -0.747 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.780      ;
; -0.747 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.780      ;
; -0.747 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.780      ;
; -0.747 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.780      ;
; -0.747 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.780      ;
; -0.747 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.780      ;
; -0.747 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.780      ;
; -0.747 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.780      ;
; -0.747 ; Reset_Delay:r0|Cont[4] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.780      ;
; -0.730 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.763      ;
; -0.730 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.763      ;
; -0.730 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.763      ;
; -0.730 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.763      ;
; -0.730 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.763      ;
; -0.730 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.763      ;
; -0.730 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.763      ;
; -0.730 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.763      ;
; -0.730 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.763      ;
; -0.730 ; Reset_Delay:r0|Cont[7] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.763      ;
; -0.729 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.761      ;
; -0.729 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.761      ;
; -0.729 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.761      ;
; -0.729 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.761      ;
; -0.729 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.761      ;
; -0.729 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.761      ;
; -0.729 ; Reset_Delay:r0|Cont[5] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.761      ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Rocks_Man:comb_167|Clk2sec:comb_8|q'                                                                                                                          ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                    ; Launch Clock        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+
; 0.181 ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; Rocks_Man:comb_167|fire[3] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.024      ; 0.875      ;
; 0.265 ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; Rocks_Man:comb_167|fire[2] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.026      ; 0.793      ;
; 0.339 ; Rocks_Man:comb_167|Rocks:comb_96|inUse ; Rocks_Man:comb_167|fire[3] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.030      ; 0.723      ;
; 0.346 ; Rocks_Man:comb_167|Rocks:comb_98|inUse ; Rocks_Man:comb_167|fire[3] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.033      ; 0.719      ;
; 0.368 ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; Rocks_Man:comb_167|fire[1] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.026      ; 0.690      ;
; 0.400 ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; Rocks_Man:comb_167|fire[0] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.026      ; 0.658      ;
; 0.500 ; Rocks_Man:comb_167|Rocks:comb_97|inUse ; Rocks_Man:comb_167|fire[2] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.033      ; 0.565      ;
; 0.538 ; Rocks_Man:comb_167|Rocks:comb_96|inUse ; Rocks_Man:comb_167|fire[2] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.032      ; 0.526      ;
; 0.571 ; Rocks_Man:comb_167|Rocks:comb_96|inUse ; Rocks_Man:comb_167|fire[1] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.032      ; 0.493      ;
; 0.669 ; Rocks_Man:comb_167|Rocks:comb_97|inUse ; Rocks_Man:comb_167|fire[3] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 1.000        ; 0.031      ; 0.394      ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_27'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 35.360 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 1.706      ;
; 35.446 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 1.620      ;
; 35.476 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.593      ;
; 35.494 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 1.572      ;
; 35.511 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.558      ;
; 35.511 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.558      ;
; 35.511 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.558      ;
; 35.512 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.557      ;
; 35.512 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.557      ;
; 35.513 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.556      ;
; 35.513 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.556      ;
; 35.513 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.556      ;
; 35.514 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.555      ;
; 35.514 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.555      ;
; 35.516 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 1.550      ;
; 35.522 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.551      ;
; 35.524 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.549      ;
; 35.559 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.510      ;
; 35.559 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.510      ;
; 35.559 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.510      ;
; 35.560 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.509      ;
; 35.560 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.509      ;
; 35.562 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.507      ;
; 35.563 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 1.503      ;
; 35.570 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.503      ;
; 35.574 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.495      ;
; 35.574 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.495      ;
; 35.574 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.495      ;
; 35.575 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.494      ;
; 35.575 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.494      ;
; 35.582 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.487      ;
; 35.584 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.485      ;
; 35.585 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 1.481      ;
; 35.585 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.488      ;
; 35.610 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.459      ;
; 35.617 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 1.449      ;
; 35.619 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.450      ;
; 35.619 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.450      ;
; 35.619 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.450      ;
; 35.620 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.449      ;
; 35.620 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.449      ;
; 35.621 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.448      ;
; 35.629 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 1.437      ;
; 35.630 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.443      ;
; 35.630 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.439      ;
; 35.632 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.437      ;
; 35.637 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.432      ;
; 35.637 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.432      ;
; 35.637 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.432      ;
; 35.638 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.431      ;
; 35.638 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.431      ;
; 35.645 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.424      ;
; 35.648 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.421      ;
; 35.648 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.421      ;
; 35.648 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.421      ;
; 35.648 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.425      ;
; 35.648 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.421      ;
; 35.648 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.421      ;
; 35.649 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.420      ;
; 35.649 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.420      ;
; 35.649 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.420      ;
; 35.649 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.420      ;
; 35.655 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 1.411      ;
; 35.659 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.414      ;
; 35.659 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.414      ;
; 35.681 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 1.385      ;
; 35.690 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.379      ;
; 35.700 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.369      ;
; 35.701 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.368      ;
; 35.701 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.368      ;
; 35.703 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 1.369      ;
; 35.703 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 1.369      ;
; 35.703 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 1.369      ;
; 35.704 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 1.368      ;
; 35.704 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 1.368      ;
; 35.707 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.362      ;
; 35.708 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.361      ;
; 35.711 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 1.355      ;
; 35.711 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.004      ; 1.362      ;
; 35.714 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.007      ; 1.362      ;
; 35.719 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.350      ;
; 35.719 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.350      ;
; 35.734 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 1.338      ;
; 35.734 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 1.338      ;
; 35.734 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 1.338      ;
; 35.735 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 1.337      ;
; 35.735 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 1.337      ;
; 35.745 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.007      ; 1.331      ;
; 35.755 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.314      ;
; 35.761 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 1.305      ;
; 35.767 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[17] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 1.299      ;
; 35.771 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.298      ;
; 35.772 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.297      ;
; 35.773 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.296      ;
; 35.773 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.000      ; 1.296      ;
; 35.774 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 1.298      ;
; 35.775 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[16] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; -0.003     ; 1.291      ;
; 35.782 ; clk_60hz:comb_111|counter[13] ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 1.290      ;
; 35.782 ; clk_60hz:comb_111|counter[13] ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 1.290      ;
; 35.782 ; clk_60hz:comb_111|counter[13] ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 37.037       ; 0.003      ; 1.290      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'vga_sync:u1|h_count[0]'                                                                                                                                 ;
+--------+------------------------+--------------------------------------+--------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                              ; Launch Clock                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------------------+--------------------------------+------------------------+--------------+------------+------------+
; -0.753 ; vga_sync:u1|h_count[8] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.348      ;
; -0.752 ; vga_sync:u1|h_count[8] ; collision_detector:comb_168|reset[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.349      ;
; -0.725 ; vga_sync:u1|h_count[8] ; collision_detector:comb_168|score[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.925      ; 1.352      ;
; -0.683 ; vga_sync:u1|h_count[8] ; collision_detector:comb_168|reset[3] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.418      ;
; -0.677 ; vga_sync:u1|h_count[8] ; collision_detector:comb_168|reset[2] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.925      ; 1.400      ;
; -0.658 ; vga_sync:u1|h_count[9] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.443      ;
; -0.657 ; vga_sync:u1|h_count[9] ; collision_detector:comb_168|reset[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.444      ;
; -0.642 ; vga_sync:u1|h_count[8] ; collision_detector:comb_168|reset[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.962      ; 1.472      ;
; -0.630 ; vga_sync:u1|h_count[9] ; collision_detector:comb_168|score[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.925      ; 1.447      ;
; -0.588 ; vga_sync:u1|h_count[9] ; collision_detector:comb_168|reset[3] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.513      ;
; -0.584 ; vga_sync:u1|h_count[4] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.517      ;
; -0.583 ; vga_sync:u1|h_count[4] ; collision_detector:comb_168|reset[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.518      ;
; -0.582 ; vga_sync:u1|h_count[9] ; collision_detector:comb_168|reset[2] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.925      ; 1.495      ;
; -0.556 ; vga_sync:u1|h_count[4] ; collision_detector:comb_168|score[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.925      ; 1.521      ;
; -0.547 ; vga_sync:u1|h_count[9] ; collision_detector:comb_168|reset[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.962      ; 1.567      ;
; -0.514 ; vga_sync:u1|h_count[4] ; collision_detector:comb_168|reset[3] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.587      ;
; -0.508 ; vga_sync:u1|h_count[4] ; collision_detector:comb_168|reset[2] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.925      ; 1.569      ;
; -0.474 ; vga_sync:u1|v_count[9] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.963      ; 1.641      ;
; -0.473 ; vga_sync:u1|v_count[9] ; collision_detector:comb_168|reset[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.963      ; 1.642      ;
; -0.473 ; vga_sync:u1|h_count[4] ; collision_detector:comb_168|reset[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.962      ; 1.641      ;
; -0.449 ; vga_sync:u1|h_count[3] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.652      ;
; -0.448 ; vga_sync:u1|h_count[3] ; collision_detector:comb_168|reset[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.653      ;
; -0.446 ; vga_sync:u1|v_count[9] ; collision_detector:comb_168|score[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.939      ; 1.645      ;
; -0.421 ; vga_sync:u1|h_count[3] ; collision_detector:comb_168|score[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.925      ; 1.656      ;
; -0.421 ; vga_sync:u1|v_count[4] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.952      ; 1.683      ;
; -0.420 ; vga_sync:u1|v_count[4] ; collision_detector:comb_168|reset[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.952      ; 1.684      ;
; -0.404 ; vga_sync:u1|v_count[9] ; collision_detector:comb_168|reset[3] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.963      ; 1.711      ;
; -0.398 ; vga_sync:u1|v_count[9] ; collision_detector:comb_168|reset[2] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.939      ; 1.693      ;
; -0.393 ; vga_sync:u1|v_count[4] ; collision_detector:comb_168|score[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.928      ; 1.687      ;
; -0.390 ; vga_sync:u1|h_count[7] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.711      ;
; -0.389 ; vga_sync:u1|h_count[7] ; collision_detector:comb_168|reset[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.712      ;
; -0.379 ; vga_sync:u1|h_count[3] ; collision_detector:comb_168|reset[3] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.722      ;
; -0.373 ; vga_sync:u1|h_count[3] ; collision_detector:comb_168|reset[2] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.925      ; 1.704      ;
; -0.363 ; vga_sync:u1|h_count[8] ; collision_detector:comb_168|reset[6] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.930      ; 1.719      ;
; -0.363 ; vga_sync:u1|v_count[9] ; collision_detector:comb_168|reset[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.976      ; 1.765      ;
; -0.362 ; vga_sync:u1|h_count[7] ; collision_detector:comb_168|score[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.925      ; 1.715      ;
; -0.351 ; vga_sync:u1|v_count[4] ; collision_detector:comb_168|reset[3] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.952      ; 1.753      ;
; -0.345 ; vga_sync:u1|v_count[4] ; collision_detector:comb_168|reset[2] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.928      ; 1.735      ;
; -0.338 ; vga_sync:u1|h_count[3] ; collision_detector:comb_168|reset[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.962      ; 1.776      ;
; -0.325 ; vga_sync:u1|h_count[6] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.776      ;
; -0.324 ; vga_sync:u1|h_count[6] ; collision_detector:comb_168|reset[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.777      ;
; -0.320 ; vga_sync:u1|h_count[7] ; collision_detector:comb_168|reset[3] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.781      ;
; -0.314 ; vga_sync:u1|h_count[7] ; collision_detector:comb_168|reset[2] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.925      ; 1.763      ;
; -0.310 ; vga_sync:u1|v_count[4] ; collision_detector:comb_168|reset[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.965      ; 1.807      ;
; -0.297 ; vga_sync:u1|h_count[6] ; collision_detector:comb_168|score[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.925      ; 1.780      ;
; -0.279 ; vga_sync:u1|h_count[7] ; collision_detector:comb_168|reset[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.962      ; 1.835      ;
; -0.278 ; vga_sync:u1|v_count[8] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.963      ; 1.837      ;
; -0.277 ; vga_sync:u1|v_count[8] ; collision_detector:comb_168|reset[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.963      ; 1.838      ;
; -0.272 ; vga_sync:u1|h_count[1] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.829      ;
; -0.271 ; vga_sync:u1|h_count[1] ; collision_detector:comb_168|reset[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.830      ;
; -0.268 ; vga_sync:u1|h_count[9] ; collision_detector:comb_168|reset[6] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.930      ; 1.814      ;
; -0.255 ; vga_sync:u1|h_count[6] ; collision_detector:comb_168|reset[3] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.846      ;
; -0.250 ; vga_sync:u1|v_count[8] ; collision_detector:comb_168|score[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.939      ; 1.841      ;
; -0.249 ; vga_sync:u1|h_count[6] ; collision_detector:comb_168|reset[2] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.925      ; 1.828      ;
; -0.244 ; vga_sync:u1|h_count[1] ; collision_detector:comb_168|score[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.925      ; 1.833      ;
; -0.218 ; vga_sync:u1|v_count[8] ; collision_detector:comb_168|reset[2] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.939      ; 1.873      ;
; -0.214 ; vga_sync:u1|h_count[6] ; collision_detector:comb_168|reset[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.962      ; 1.900      ;
; -0.209 ; vga_sync:u1|v_count[8] ; collision_detector:comb_168|reset[3] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.963      ; 1.906      ;
; -0.202 ; vga_sync:u1|h_count[1] ; collision_detector:comb_168|reset[3] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.899      ;
; -0.197 ; vga_sync:u1|h_count[5] ; collision_detector:comb_168|reset[3] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.904      ;
; -0.196 ; vga_sync:u1|h_count[1] ; collision_detector:comb_168|reset[2] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.925      ; 1.881      ;
; -0.194 ; vga_sync:u1|h_count[4] ; collision_detector:comb_168|reset[6] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.930      ; 1.888      ;
; -0.192 ; vga_sync:u1|v_count[0] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.963      ; 1.923      ;
; -0.191 ; vga_sync:u1|v_count[0] ; collision_detector:comb_168|reset[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.963      ; 1.924      ;
; -0.178 ; vga_sync:u1|h_count[0] ; collision_detector:comb_168|reset[3] ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 1.948      ; 2.063      ;
; -0.176 ; vga_sync:u1|v_count[9] ; collision_detector:comb_168|reset[8] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.948      ; 1.924      ;
; -0.174 ; vga_sync:u1|v_count[6] ; collision_detector:comb_168|reset[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.952      ; 1.930      ;
; -0.171 ; vga_sync:u1|v_count[6] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.952      ; 1.933      ;
; -0.168 ; vga_sync:u1|h_count[5] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.933      ;
; -0.167 ; vga_sync:u1|v_count[8] ; collision_detector:comb_168|reset[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.976      ; 1.961      ;
; -0.167 ; vga_sync:u1|h_count[5] ; collision_detector:comb_168|reset[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.934      ;
; -0.164 ; vga_sync:u1|v_count[0] ; collision_detector:comb_168|score[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.939      ; 1.927      ;
; -0.161 ; vga_sync:u1|h_count[1] ; collision_detector:comb_168|reset[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.962      ; 1.953      ;
; -0.157 ; vga_sync:u1|h_count[2] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.944      ;
; -0.156 ; vga_sync:u1|h_count[2] ; collision_detector:comb_168|reset[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 1.945      ;
; -0.147 ; vga_sync:u1|h_count[0] ; collision_detector:comb_168|reset[4] ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 1.948      ; 2.094      ;
; -0.146 ; vga_sync:u1|h_count[0] ; collision_detector:comb_168|reset[1] ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 1.948      ; 2.095      ;
; -0.140 ; vga_sync:u1|h_count[5] ; collision_detector:comb_168|score[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.925      ; 1.937      ;
; -0.136 ; vga_sync:u1|v_count[6] ; collision_detector:comb_168|reset[2] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.928      ; 1.944      ;
; -0.129 ; vga_sync:u1|h_count[2] ; collision_detector:comb_168|score[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.925      ; 1.948      ;
; -0.122 ; vga_sync:u1|v_count[0] ; collision_detector:comb_168|reset[3] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.963      ; 1.993      ;
; -0.120 ; vga_sync:u1|v_count[6] ; collision_detector:comb_168|reset[3] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.952      ; 1.984      ;
; -0.120 ; vga_sync:u1|v_count[2] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.963      ; 1.995      ;
; -0.119 ; vga_sync:u1|v_count[2] ; collision_detector:comb_168|reset[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.963      ; 1.996      ;
; -0.119 ; vga_sync:u1|h_count[0] ; collision_detector:comb_168|score[0] ; vga_sync:u1|h_count[0]         ; vga_sync:u1|h_count[0] ; 0.000        ; 1.924      ; 2.098      ;
; -0.116 ; vga_sync:u1|v_count[0] ; collision_detector:comb_168|reset[2] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.939      ; 1.975      ;
; -0.114 ; vga_sync:u1|v_count[1] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.952      ; 1.990      ;
; -0.113 ; vga_sync:u1|h_count[8] ; collision_detector:comb_168|reset[5] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.940      ; 1.979      ;
; -0.110 ; vga_sync:u1|v_count[5] ; collision_detector:comb_168|reset[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.952      ; 1.994      ;
; -0.107 ; vga_sync:u1|v_count[5] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.952      ; 1.997      ;
; -0.103 ; vga_sync:u1|h_count[8] ; collision_detector:comb_168|lives[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.934      ; 1.983      ;
; -0.103 ; vga_sync:u1|h_count[8] ; collision_detector:comb_168|lives[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.934      ; 1.983      ;
; -0.101 ; vga_sync:u1|h_count[8] ; collision_detector:comb_168|reset[7] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.934      ; 1.985      ;
; -0.101 ; vga_sync:u1|h_count[8] ; collision_detector:comb_168|reset[8] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.934      ; 1.985      ;
; -0.100 ; vga_sync:u1|h_count[2] ; collision_detector:comb_168|reset[3] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.949      ; 2.001      ;
; -0.098 ; vga_sync:u1|v_count[7] ; collision_detector:comb_168|reset[1] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.952      ; 2.006      ;
; -0.095 ; vga_sync:u1|v_count[7] ; collision_detector:comb_168|reset[4] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.952      ; 2.009      ;
; -0.092 ; vga_sync:u1|h_count[5] ; collision_detector:comb_168|reset[2] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.925      ; 1.985      ;
; -0.092 ; vga_sync:u1|v_count[2] ; collision_detector:comb_168|score[0] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.939      ; 1.999      ;
; -0.085 ; vga_sync:u1|v_count[7] ; collision_detector:comb_168|reset[6] ; p1|altpll_component|pll|clk[0] ; vga_sync:u1|h_count[0] ; 0.000        ; 1.933      ; 2.000      ;
+--------+------------------------+--------------------------------------+--------------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Rocks_Man:comb_167|Clk2sec:comb_8|q'                                                                                                                           ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                    ; Launch Clock        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+
; 0.211 ; Rocks_Man:comb_167|Rocks:comb_97|inUse ; Rocks_Man:comb_167|fire[3] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.031      ; 0.394      ;
; 0.309 ; Rocks_Man:comb_167|Rocks:comb_96|inUse ; Rocks_Man:comb_167|fire[1] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.032      ; 0.493      ;
; 0.342 ; Rocks_Man:comb_167|Rocks:comb_96|inUse ; Rocks_Man:comb_167|fire[2] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.032      ; 0.526      ;
; 0.380 ; Rocks_Man:comb_167|Rocks:comb_97|inUse ; Rocks_Man:comb_167|fire[2] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.033      ; 0.565      ;
; 0.480 ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; Rocks_Man:comb_167|fire[0] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.026      ; 0.658      ;
; 0.512 ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; Rocks_Man:comb_167|fire[1] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.026      ; 0.690      ;
; 0.534 ; Rocks_Man:comb_167|Rocks:comb_98|inUse ; Rocks_Man:comb_167|fire[3] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.033      ; 0.719      ;
; 0.541 ; Rocks_Man:comb_167|Rocks:comb_96|inUse ; Rocks_Man:comb_167|fire[3] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.030      ; 0.723      ;
; 0.615 ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; Rocks_Man:comb_167|fire[2] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.026      ; 0.793      ;
; 0.699 ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; Rocks_Man:comb_167|fire[3] ; clk_60hz:comb_111|q ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 0.000        ; 0.024      ; 0.875      ;
+-------+----------------------------------------+----------------------------+---------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.357 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.367 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.375 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.455 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.607      ;
; 0.495 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.498 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.501 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.505 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.508 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.660      ;
; 0.515 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.530 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.533 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.536 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.540 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.547 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.700      ;
; 0.549 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.561 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.565 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.568 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.575 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.582 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.735      ;
; 0.584 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.585 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.736      ;
; 0.585 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.740      ;
; 0.593 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.745      ;
; 0.596 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.748      ;
; 0.600 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.752      ;
; 0.603 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.755      ;
; 0.609 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.762      ;
; 0.612 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.764      ;
; 0.617 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.770      ;
; 0.619 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.771      ;
; 0.620 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.772      ;
; 0.620 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.772      ;
; 0.622 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.775      ;
; 0.622 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.775      ;
; 0.628 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.780      ;
; 0.635 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.787      ;
; 0.638 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.645 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.647 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.647 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.648 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.652 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.805      ;
; 0.654 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.806      ;
; 0.655 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.807      ;
; 0.655 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.807      ;
; 0.657 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.810      ;
; 0.657 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.810      ;
; 0.659 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.815      ;
; 0.669 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.821      ;
; 0.670 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.822      ;
; 0.672 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.825      ;
; 0.673 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.825      ;
; 0.682 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.834      ;
; 0.687 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.840      ;
; 0.689 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.841      ;
; 0.689 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.842      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_60hz:comb_111|q'                                                                                                                                                                   ;
+-------+----------------------------------------------+----------------------------------------------+-------------------------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+-------------------------------------+---------------------+--------------+------------+------------+
; 0.215 ; Rocks_Man:comb_167|Rocks:comb_98|inUse       ; Rocks_Man:comb_167|Rocks:comb_98|inUse       ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Rocks_Man:comb_167|Rocks:comb_96|inUse       ; Rocks_Man:comb_167|Rocks:comb_96|inUse       ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Rocks_Man:comb_167|Rocks:comb_97|inUse       ; Rocks_Man:comb_167|Rocks:comb_97|inUse       ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Rocks_Man:comb_167|Rocks:comb_95|inUse       ; Rocks_Man:comb_167|Rocks:comb_95|inUse       ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bullet_Man:Bm1|Bullet:B0|inUse               ; Bullet_Man:Bm1|Bullet:B0|inUse               ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bullet_Man:Bm1|Bullet:B1|inUse               ; Bullet_Man:Bm1|Bullet:B1|inUse               ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bullet_Man:Bm1|Bullet:B3|inUse               ; Bullet_Man:Bm1|Bullet:B3|inUse               ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bullet_Man:Bm1|Bullet:B2|inUse               ; Bullet_Man:Bm1|Bullet:B2|inUse               ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Bullet_Man:Bm1|Bullet:B2|bulletY[9]          ; Bullet_Man:Bm1|Bullet:B2|bulletY[9]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[9]    ; Rocks_Man:comb_167|Rocks:comb_98|rockX[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Rocks_Man:comb_167|Rocks:comb_95|rockX[9]    ; Rocks_Man:comb_167|Rocks:comb_95|rockX[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Rocks_Man:comb_167|Rocks:comb_95|rockY[9]    ; Rocks_Man:comb_167|Rocks:comb_95|rockY[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; Rocks_Man:comb_167|Rocks:comb_96|rockY[9]    ; Rocks_Man:comb_167|Rocks:comb_96|rockY[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Rocks_Man:comb_167|Rocks:comb_96|rockX[9]    ; Rocks_Man:comb_167|Rocks:comb_96|rockX[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Rocks_Man:comb_167|Rocks:comb_97|rockY[9]    ; Rocks_Man:comb_167|Rocks:comb_97|rockY[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; Bullet_Man:Bm1|Bullet:B3|bulletY[9]          ; Bullet_Man:Bm1|Bullet:B3|bulletY[9]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; Bullet_Man:Bm1|prvCycleShoot                 ; Bullet_Man:Bm1|fire[1]                       ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[1]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[2]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.399      ;
; 0.251 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[10] ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[0]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.403      ;
; 0.258 ; Rocks_Man:comb_167|Rocks:comb_97|rockX[9]    ; Rocks_Man:comb_167|Rocks:comb_97|rockX[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.410      ;
; 0.261 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[4]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[5]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.413      ;
; 0.263 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[2]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[3]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.415      ;
; 0.265 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[0]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[1]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.417      ;
; 0.266 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[8]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[9]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.418      ;
; 0.266 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[7]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[8]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.418      ;
; 0.267 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[5]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[6]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.419      ;
; 0.267 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[13] ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[14] ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.419      ;
; 0.271 ; Rocks_Man:comb_167|Rocks:comb_98|rockDirY[2] ; Rocks_Man:comb_167|Rocks:comb_98|rockY[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.423      ;
; 0.272 ; Rocks_Man:comb_167|fire[1]                   ; Rocks_Man:comb_167|Rocks:comb_96|inUse       ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; clk_60hz:comb_111|q ; 0.000        ; -0.032     ; 0.392      ;
; 0.274 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[10] ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[11] ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.426      ;
; 0.293 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[15] ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[0]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.445      ;
; 0.298 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[9]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[10] ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.450      ;
; 0.299 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[11] ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[12] ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.451      ;
; 0.329 ; Rocks_Man:comb_167|Clk2sec:comb_8|counter[4] ; Rocks_Man:comb_167|Clk2sec:comb_8|q          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[14] ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[15] ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[6]  ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[7]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[12] ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[13] ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.484      ;
; 0.347 ; Spaceship:c1|shipX[6]                        ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.499      ;
; 0.355 ; Rocks_Man:comb_167|Rocks:comb_98|rockY[0]    ; Rocks_Man:comb_167|Rocks:comb_98|rockY[0]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; Rocks_Man:comb_167|Rocks:comb_98|rockY[1]    ; Rocks_Man:comb_167|Rocks:comb_98|rockY[1]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0]    ; Rocks_Man:comb_167|Rocks:comb_98|rockX[0]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; Rocks_Man:comb_167|Rocks:comb_96|rockY[0]    ; Rocks_Man:comb_167|Rocks:comb_96|rockY[0]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Bullet_Man:Bm1|Bullet:B2|bulletY[7]          ; Bullet_Man:Bm1|Bullet:B2|bulletY[7]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Rocks_Man:comb_167|Rocks:comb_96|rockY[7]    ; Rocks_Man:comb_167|Rocks:comb_96|rockY[7]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Rocks_Man:comb_167|Rocks:comb_97|rockX[7]    ; Rocks_Man:comb_167|Rocks:comb_97|rockX[7]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Rocks_Man:comb_167|Rocks:comb_96|rockX[6]    ; Rocks_Man:comb_167|Rocks:comb_96|rockX[6]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Rocks_Man:comb_167|Rocks:comb_97|rockX[5]    ; Rocks_Man:comb_167|Rocks:comb_97|rockX[5]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Bullet_Man:Bm1|Bullet:B2|bulletY[3]          ; Bullet_Man:Bm1|Bullet:B2|bulletY[3]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; Bullet_Man:Bm1|Bullet:B3|bulletY[8]          ; Bullet_Man:Bm1|Bullet:B3|bulletY[8]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Rocks_Man:comb_167|Rocks:comb_96|rockX[8]    ; Rocks_Man:comb_167|Rocks:comb_96|rockX[8]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[7]    ; Rocks_Man:comb_167|Rocks:comb_98|rockX[7]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Bullet_Man:Bm1|Bullet:B3|bulletY[5]          ; Bullet_Man:Bm1|Bullet:B3|bulletY[5]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Bullet_Man:Bm1|Bullet:B2|bulletY[5]          ; Bullet_Man:Bm1|Bullet:B2|bulletY[5]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[5]    ; Rocks_Man:comb_167|Rocks:comb_98|rockX[5]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Bullet_Man:Bm1|Bullet:B3|bulletY[3]          ; Bullet_Man:Bm1|Bullet:B3|bulletY[3]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Rocks_Man:comb_167|Rocks:comb_96|rockX[4]    ; Rocks_Man:comb_167|Rocks:comb_96|rockX[4]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Rocks_Man:comb_167|Rocks:comb_95|rockX[1]    ; Rocks_Man:comb_167|Rocks:comb_95|rockX[1]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; Bullet_Man:Bm1|Bullet:B3|bulletY[1]          ; Bullet_Man:Bm1|Bullet:B3|bulletY[1]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; Bullet_Man:Bm1|Bullet:B3|bulletY[7]          ; Bullet_Man:Bm1|Bullet:B3|bulletY[7]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; Spaceship:c1|shipX[1]                        ; Spaceship:c1|shipX[1]                        ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[12] ; Rocks_Man:comb_167|fib_16bit:comb_3|SEED[0]  ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; Spaceship:c1|shipX[5]                        ; Spaceship:c1|shipX[5]                        ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Rocks_Man:comb_167|Rocks:comb_96|rockY[8]    ; Rocks_Man:comb_167|Rocks:comb_96|rockY[8]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Rocks_Man:comb_167|Clk2sec:comb_8|counter[2] ; Rocks_Man:comb_167|Clk2sec:comb_8|counter[2] ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Spaceship:c1|shipX[3]                        ; Spaceship:c1|shipX[3]                        ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]          ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]          ; Bullet_Man:Bm1|Bullet:B2|bulletY[1]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Rocks_Man:comb_167|Rocks:comb_95|rockX[0]    ; Rocks_Man:comb_167|Rocks:comb_95|rockX[0]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Bullet_Man:Bm1|prvCycleShoot                 ; Bullet_Man:Bm1|fire[0]                       ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; Spaceship:c1|shipX[7]                        ; Spaceship:c1|shipX[7]                        ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; Spaceship:c1|shipX[8]                        ; Spaceship:c1|shipX[8]                        ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; Rocks_Man:comb_167|Rocks:comb_97|rockY[8]    ; Rocks_Man:comb_167|Rocks:comb_97|rockY[8]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Rocks_Man:comb_167|Rocks:comb_98|rockY[7]    ; Rocks_Man:comb_167|Rocks:comb_98|rockY[7]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[6]    ; Rocks_Man:comb_167|Rocks:comb_98|rockX[6]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Rocks_Man:comb_167|Rocks:comb_97|rockX[6]    ; Rocks_Man:comb_167|Rocks:comb_97|rockX[6]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[4]    ; Rocks_Man:comb_167|Rocks:comb_98|rockX[4]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Rocks_Man:comb_167|Rocks:comb_97|rockX[4]    ; Rocks_Man:comb_167|Rocks:comb_97|rockX[4]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Rocks_Man:comb_167|Rocks:comb_95|rockX[4]    ; Rocks_Man:comb_167|Rocks:comb_95|rockX[4]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Rocks_Man:comb_167|Rocks:comb_98|rockY[2]    ; Rocks_Man:comb_167|Rocks:comb_98|rockY[2]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Rocks_Man:comb_167|Rocks:comb_95|rockX[2]    ; Rocks_Man:comb_167|Rocks:comb_95|rockX[2]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Rocks_Man:comb_167|Rocks:comb_96|rockY[1]    ; Rocks_Man:comb_167|Rocks:comb_96|rockY[1]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Rocks_Man:comb_167|Rocks:comb_95|rockY[1]    ; Rocks_Man:comb_167|Rocks:comb_95|rockY[1]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Rocks_Man:comb_167|Rocks:comb_98|rockY[9]    ; Rocks_Man:comb_167|Rocks:comb_98|rockY[9]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[8]    ; Rocks_Man:comb_167|Rocks:comb_98|rockX[8]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Rocks_Man:comb_167|Rocks:comb_97|rockX[8]    ; Rocks_Man:comb_167|Rocks:comb_97|rockX[8]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Rocks_Man:comb_167|Rocks:comb_95|rockX[6]    ; Rocks_Man:comb_167|Rocks:comb_95|rockX[6]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Rocks_Man:comb_167|Rocks:comb_98|rockY[5]    ; Rocks_Man:comb_167|Rocks:comb_98|rockY[5]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]          ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]          ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Rocks_Man:comb_167|Rocks:comb_97|rockY[4]    ; Rocks_Man:comb_167|Rocks:comb_97|rockY[4]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Rocks_Man:comb_167|Rocks:comb_98|rockX[2]    ; Rocks_Man:comb_167|Rocks:comb_98|rockX[2]    ; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q ; 0.000        ; 0.000      ; 0.524      ;
+-------+----------------------------------------------+----------------------------------------------+-------------------------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.228 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.520      ;
; 0.228 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.520      ;
; 0.243 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.366 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.658      ;
; 0.366 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.658      ;
; 0.367 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.373 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.376 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.401 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.693      ;
; 0.401 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.693      ;
; 0.436 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.728      ;
; 0.436 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.728      ;
; 0.466 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.618      ;
; 0.471 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.763      ;
; 0.471 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.763      ;
; 0.505 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; vga_sync:u1|v_count[4] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.658      ;
; 0.506 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.798      ;
; 0.506 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.798      ;
; 0.507 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.513 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.665      ;
; 0.518 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.540 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.693      ;
; 0.541 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.833      ;
; 0.541 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.833      ;
; 0.548 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.553 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.575 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.728      ;
; 0.583 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.735      ;
; 0.611 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.763      ;
; 0.618 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.770      ;
; 0.635 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.927      ;
; 0.635 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.927      ;
; 0.646 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.798      ;
; 0.660 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.669 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.821      ;
; 0.670 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.962      ;
; 0.670 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.962      ;
; 0.695 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.847      ;
; 0.704 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.856      ;
; 0.705 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.997      ;
; 0.705 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.997      ;
; 0.712 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.864      ;
; 0.715 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.867      ;
; 0.730 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.882      ;
; 0.739 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.891      ;
; 0.740 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.892      ;
; 0.747 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.899      ;
; 0.748 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.750 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.902      ;
; 0.775 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.927      ;
; 0.782 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.934      ;
; 0.785 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.937      ;
; 0.785 ; vga_sync:u1|h_count[0] ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.074      ;
; 0.785 ; vga_sync:u1|h_count[0] ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|h_count[0]         ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.074      ;
; 0.792 ; vga_sync:u1|h_count[9] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.011      ; 0.955      ;
; 0.797 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.797 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.797 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.797 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.797 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.797 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.797 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.797 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.809 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.961      ;
; 0.810 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 0.951      ;
; 0.810 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.962      ;
; 0.818 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.970      ;
; 0.831 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.983      ;
; 0.831 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.983      ;
; 0.839 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.991      ;
; 0.839 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.991      ;
; 0.839 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.991      ;
; 0.844 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.996      ;
; 0.845 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 0.986      ;
; 0.853 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.005      ;
; 0.856 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.011      ; 1.019      ;
; 0.879 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.031      ;
; 0.885 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.037      ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_27'                                                                                                                 ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; clk_60hz:comb_111|counter[16] ; clk_60hz:comb_111|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_60hz:comb_111|counter[13] ; clk_60hz:comb_111|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_60hz:comb_111|counter[11] ; clk_60hz:comb_111|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.517      ;
; 0.370 ; clk_60hz:comb_111|counter[17] ; clk_60hz:comb_111|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; clk_60hz:comb_111|counter[12] ; clk_60hz:comb_111|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.525      ;
; 0.475 ; clk_60hz:comb_111|counter[17] ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.007      ; 0.634      ;
; 0.498 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.651      ;
; 0.503 ; clk_60hz:comb_111|counter[11] ; clk_60hz:comb_111|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.655      ;
; 0.511 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.663      ;
; 0.513 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; clk_60hz:comb_111|counter[12] ; clk_60hz:comb_111|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.665      ;
; 0.521 ; clk_60hz:comb_111|counter[16] ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.007      ; 0.680      ;
; 0.525 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.677      ;
; 0.530 ; clk_60hz:comb_111|counter[18] ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.682      ;
; 0.532 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.685      ;
; 0.538 ; clk_60hz:comb_111|counter[13] ; clk_60hz:comb_111|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; clk_60hz:comb_111|counter[11] ; clk_60hz:comb_111|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.690      ;
; 0.541 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.693      ;
; 0.546 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.695      ;
; 0.546 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.698      ;
; 0.558 ; clk_60hz:comb_111|counter[16] ; clk_60hz:comb_111|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.710      ;
; 0.562 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[1]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.714      ;
; 0.567 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.720      ;
; 0.573 ; clk_60hz:comb_111|counter[13] ; clk_60hz:comb_111|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.725      ;
; 0.581 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.733      ;
; 0.583 ; clk_60hz:comb_111|counter[12] ; clk_60hz:comb_111|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.735      ;
; 0.597 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[2]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.749      ;
; 0.602 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.751      ;
; 0.604 ; clk_60hz:comb_111|counter[18] ; clk_60hz:comb_111|q           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.007      ; 0.763      ;
; 0.607 ; clk_60hz:comb_111|counter[15] ; clk_60hz:comb_111|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.759      ;
; 0.608 ; clk_60hz:comb_111|counter[11] ; clk_60hz:comb_111|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.760      ;
; 0.616 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.765      ;
; 0.616 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.768      ;
; 0.618 ; clk_60hz:comb_111|counter[12] ; clk_60hz:comb_111|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.770      ;
; 0.628 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.777      ;
; 0.632 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[3]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.784      ;
; 0.643 ; clk_60hz:comb_111|counter[11] ; clk_60hz:comb_111|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.795      ;
; 0.651 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.800      ;
; 0.667 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.819      ;
; 0.667 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.819      ;
; 0.667 ; clk_60hz:comb_111|counter[13] ; clk_60hz:comb_111|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.819      ;
; 0.670 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.822      ;
; 0.672 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.824      ;
; 0.672 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.821      ;
; 0.672 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.821      ;
; 0.679 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.831      ;
; 0.680 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.832      ;
; 0.686 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.835      ;
; 0.694 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.843      ;
; 0.698 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.847      ;
; 0.702 ; clk_60hz:comb_111|counter[0]  ; clk_60hz:comb_111|counter[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.854      ;
; 0.702 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.854      ;
; 0.705 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.857      ;
; 0.706 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.855      ;
; 0.707 ; clk_60hz:comb_111|counter[9]  ; clk_60hz:comb_111|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.859      ;
; 0.707 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.856      ;
; 0.710 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.859      ;
; 0.712 ; clk_60hz:comb_111|counter[12] ; clk_60hz:comb_111|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.864      ;
; 0.714 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.866      ;
; 0.716 ; clk_60hz:comb_111|counter[1]  ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.865      ;
; 0.721 ; clk_60hz:comb_111|counter[12] ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.873      ;
; 0.733 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.882      ;
; 0.736 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.888      ;
; 0.737 ; clk_60hz:comb_111|counter[11] ; clk_60hz:comb_111|counter[17] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.889      ;
; 0.738 ; clk_60hz:comb_111|counter[17] ; clk_60hz:comb_111|counter[10] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 0.893      ;
; 0.739 ; clk_60hz:comb_111|counter[17] ; clk_60hz:comb_111|counter[14] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 0.894      ;
; 0.739 ; clk_60hz:comb_111|counter[17] ; clk_60hz:comb_111|counter[7]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 0.894      ;
; 0.740 ; clk_60hz:comb_111|counter[17] ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 0.895      ;
; 0.740 ; clk_60hz:comb_111|counter[17] ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 0.895      ;
; 0.741 ; clk_60hz:comb_111|counter[14] ; clk_60hz:comb_111|counter[16] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.890      ;
; 0.741 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.890      ;
; 0.742 ; clk_60hz:comb_111|counter[7]  ; clk_60hz:comb_111|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.891      ;
; 0.742 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.891      ;
; 0.745 ; clk_60hz:comb_111|counter[10] ; clk_60hz:comb_111|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.894      ;
; 0.749 ; clk_60hz:comb_111|counter[3]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.901      ;
; 0.753 ; clk_60hz:comb_111|counter[17] ; clk_60hz:comb_111|counter[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 0.908      ;
; 0.756 ; clk_60hz:comb_111|counter[8]  ; clk_60hz:comb_111|counter[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.905      ;
; 0.757 ; clk_60hz:comb_111|counter[11] ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.909      ;
; 0.763 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.912      ;
; 0.764 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[11] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.913      ;
; 0.768 ; clk_60hz:comb_111|counter[6]  ; clk_60hz:comb_111|counter[13] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.917      ;
; 0.771 ; clk_60hz:comb_111|counter[2]  ; clk_60hz:comb_111|counter[6]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.923      ;
; 0.771 ; clk_60hz:comb_111|counter[4]  ; clk_60hz:comb_111|counter[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.923      ;
; 0.775 ; clk_60hz:comb_111|counter[13] ; clk_60hz:comb_111|counter[18] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.927      ;
; 0.777 ; clk_60hz:comb_111|counter[5]  ; clk_60hz:comb_111|counter[12] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.926      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.704 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.660     ; 1.078      ;
; -2.704 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.660     ; 1.078      ;
; -2.704 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.660     ; 1.078      ;
; -2.704 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.660     ; 1.078      ;
; -2.688 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.635     ; 1.087      ;
; -2.685 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 1.070      ;
; -2.685 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 1.070      ;
; -2.685 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 1.070      ;
; -2.685 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 1.070      ;
; -2.685 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 1.070      ;
; -2.685 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 1.070      ;
; -2.685 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 1.070      ;
; -2.351 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.739      ;
; -2.351 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.739      ;
; -2.351 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.739      ;
; -2.351 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.739      ;
; -2.351 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.739      ;
; -2.351 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.739      ;
; -2.351 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.739      ;
; -2.351 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.739      ;
; -2.351 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.739      ;
; -2.351 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.739      ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk_60hz:comb_111|q'                                                                                                                                     ;
+--------+--------------------------------------+----------------------------------------+------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock           ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+------------------------+---------------------+--------------+------------+------------+
; -0.615 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|inUse         ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.587     ; 1.060      ;
; -0.512 ; collision_detector:comb_168|reset[4] ; Bullet_Man:Bm1|Bullet:B3|inUse         ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.576     ; 0.968      ;
; -0.500 ; collision_detector:comb_168|reset[6] ; Rocks_Man:comb_167|Rocks:comb_96|inUse ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.573     ; 0.959      ;
; -0.478 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|inUse ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.580     ; 0.930      ;
; -0.478 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|inUse ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.578     ; 0.932      ;
; -0.467 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.577     ; 0.922      ;
; -0.393 ; collision_detector:comb_168|reset[3] ; Bullet_Man:Bm1|Bullet:B2|inUse         ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.581     ; 0.844      ;
; -0.295 ; collision_detector:comb_168|reset[2] ; Bullet_Man:Bm1|Bullet:B1|inUse         ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.581     ; 0.746      ;
; -0.285 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[7]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.581     ; 0.736      ;
; -0.285 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[9]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.581     ; 0.736      ;
; -0.285 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[8]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.581     ; 0.736      ;
; -0.285 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[4]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.581     ; 0.736      ;
; -0.285 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[6]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.581     ; 0.736      ;
; -0.285 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[5]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.581     ; 0.736      ;
; -0.285 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[0]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.581     ; 0.736      ;
; -0.285 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[3]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.581     ; 0.736      ;
; -0.285 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[2]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.581     ; 0.736      ;
; -0.285 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[1]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 1.000        ; -0.581     ; 0.736      ;
+--------+--------------------------------------+----------------------------------------+------------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk_60hz:comb_111|q'                                                                                                                                     ;
+-------+--------------------------------------+----------------------------------------+------------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                ; Launch Clock           ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------+------------------------+---------------------+--------------+------------+------------+
; 1.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[7]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.581     ; 0.736      ;
; 1.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[9]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.581     ; 0.736      ;
; 1.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[8]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.581     ; 0.736      ;
; 1.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[4]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.581     ; 0.736      ;
; 1.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[6]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.581     ; 0.736      ;
; 1.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[5]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.581     ; 0.736      ;
; 1.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[0]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.581     ; 0.736      ;
; 1.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[3]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.581     ; 0.736      ;
; 1.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[2]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.581     ; 0.736      ;
; 1.165 ; collision_detector:comb_168|reset[0] ; Spaceship:c1|shipX[1]                  ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.581     ; 0.736      ;
; 1.175 ; collision_detector:comb_168|reset[2] ; Bullet_Man:Bm1|Bullet:B1|inUse         ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.581     ; 0.746      ;
; 1.273 ; collision_detector:comb_168|reset[3] ; Bullet_Man:Bm1|Bullet:B2|inUse         ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.581     ; 0.844      ;
; 1.347 ; collision_detector:comb_168|reset[5] ; Rocks_Man:comb_167|Rocks:comb_95|inUse ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.577     ; 0.922      ;
; 1.358 ; collision_detector:comb_168|reset[8] ; Rocks_Man:comb_167|Rocks:comb_98|inUse ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.580     ; 0.930      ;
; 1.358 ; collision_detector:comb_168|reset[7] ; Rocks_Man:comb_167|Rocks:comb_97|inUse ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.578     ; 0.932      ;
; 1.380 ; collision_detector:comb_168|reset[6] ; Rocks_Man:comb_167|Rocks:comb_96|inUse ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.573     ; 0.959      ;
; 1.392 ; collision_detector:comb_168|reset[4] ; Bullet_Man:Bm1|Bullet:B3|inUse         ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.576     ; 0.968      ;
; 1.495 ; collision_detector:comb_168|reset[1] ; Bullet_Man:Bm1|Bullet:B0|inUse         ; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q ; 0.000        ; -0.587     ; 1.060      ;
+-------+--------------------------------------+----------------------------------------+------------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.233 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.739      ;
; 2.233 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.739      ;
; 2.233 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.739      ;
; 2.233 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.739      ;
; 2.233 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.739      ;
; 2.233 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.739      ;
; 2.233 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.739      ;
; 2.233 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.739      ;
; 2.233 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.739      ;
; 2.233 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.739      ;
; 2.567 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.070      ;
; 2.567 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.070      ;
; 2.567 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.070      ;
; 2.567 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.070      ;
; 2.567 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.070      ;
; 2.567 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.070      ;
; 2.567 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.070      ;
; 2.570 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.635     ; 1.087      ;
; 2.586 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.660     ; 1.078      ;
; 2.586 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.660     ; 1.078      ;
; 2.586 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.660     ; 1.078      ;
; 2.586 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.660     ; 1.078      ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_60hz:comb_111|q'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B0|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bulletY[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|bullet_direction ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B1|inUse            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_60hz:comb_111|q ; Rise       ; Bullet_Man:Bm1|Bullet:B2|bulletX[7]       ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'vga_sync:u1|h_count[0]'                                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|lives[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|lives[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|lives[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|lives[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|reset[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; collision_detector:comb_168|score[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|lives[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|lives[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|lives[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|lives[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|reset[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[12]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[12]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[13]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[13]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[14]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[14]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vga_sync:u1|h_count[0] ; Rise       ; comb_168|score[5]|clk                 ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Rocks_Man:comb_167|Clk2sec:comb_8|q'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_167|fire[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_167|fire[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_167|fire[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_167|fire[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_167|fire[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_167|fire[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_167|fire[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; Rocks_Man:comb_167|fire[3]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|comb_8|q|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|comb_8|q|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|comb_8|q~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|comb_8|q~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|comb_8|q~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|comb_8|q~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|fire[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|fire[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|fire[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|fire[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|fire[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|fire[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|fire[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; Rise       ; comb_167|fire[3]|clk               ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[0]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[10]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[11]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[12]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[13]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[14]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[15]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[16]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[17]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[18]    ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[1]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[2]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[3]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[4]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[5]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[6]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[7]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[8]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[9]     ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|q              ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[0]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[10]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[11]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[12]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[13]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[14]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[15]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[16]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[17]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[18]    ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[1]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[2]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[3]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[4]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[5]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[6]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[7]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[8]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|counter[9]     ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; clk_60hz:comb_111|q              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[0]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[10]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[11]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[12]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[13]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[14]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[15]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[16]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[17]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[18]|clk         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[1]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[2]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[3]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[4]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[5]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[6]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[7]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[8]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|counter[9]|clk          ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; comb_111|q|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]        ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[0]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[10]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[11]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[12]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[13]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[14]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[15]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[16]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[17]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[18]|clk         ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[1]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[2]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[3]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[4]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[5]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[6]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[7]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[8]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|counter[9]|clk          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; comb_111|q|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_111|q ; 3.629 ; 3.629 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[0]   ; clk_60hz:comb_111|q ; 3.455 ; 3.455 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[1]   ; clk_60hz:comb_111|q ; 3.536 ; 3.536 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[2]   ; clk_60hz:comb_111|q ; 2.891 ; 2.891 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[3]   ; clk_60hz:comb_111|q ; 3.629 ; 3.629 ; Rise       ; clk_60hz:comb_111|q ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_111|q ; -2.389 ; -2.389 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[0]   ; clk_60hz:comb_111|q ; -2.389 ; -2.389 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[1]   ; clk_60hz:comb_111|q ; -2.470 ; -2.470 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[2]   ; clk_60hz:comb_111|q ; -2.771 ; -2.771 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[3]   ; clk_60hz:comb_111|q ; -2.942 ; -2.942 ; Rise       ; clk_60hz:comb_111|q ;
+-----------+---------------------+--------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; clk_60hz:comb_111|q    ; 8.414  ; 8.414  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[0] ; clk_60hz:comb_111|q    ; 8.414  ; 8.414  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[1] ; clk_60hz:comb_111|q    ; 8.414  ; 8.414  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[2] ; clk_60hz:comb_111|q    ; 8.369  ; 8.369  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[3] ; clk_60hz:comb_111|q    ; 8.359  ; 8.359  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[4] ; clk_60hz:comb_111|q    ; 8.320  ; 8.320  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[5] ; clk_60hz:comb_111|q    ; 8.310  ; 8.310  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[6] ; clk_60hz:comb_111|q    ; 8.290  ; 8.290  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[7] ; clk_60hz:comb_111|q    ; 8.290  ; 8.290  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[8] ; clk_60hz:comb_111|q    ; 8.180  ; 8.180  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[9] ; clk_60hz:comb_111|q    ; 8.180  ; 8.180  ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_G[*]  ; clk_60hz:comb_111|q    ; 8.544  ; 8.544  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[0] ; clk_60hz:comb_111|q    ; 8.544  ; 8.544  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[1] ; clk_60hz:comb_111|q    ; 8.544  ; 8.544  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[2] ; clk_60hz:comb_111|q    ; 8.534  ; 8.534  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[3] ; clk_60hz:comb_111|q    ; 8.534  ; 8.534  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[4] ; clk_60hz:comb_111|q    ; 8.444  ; 8.444  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[5] ; clk_60hz:comb_111|q    ; 8.444  ; 8.444  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[6] ; clk_60hz:comb_111|q    ; 8.404  ; 8.404  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[7] ; clk_60hz:comb_111|q    ; 8.424  ; 8.424  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[8] ; clk_60hz:comb_111|q    ; 8.424  ; 8.424  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[9] ; clk_60hz:comb_111|q    ; 8.424  ; 8.424  ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_R[*]  ; clk_60hz:comb_111|q    ; 8.694  ; 8.694  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[0] ; clk_60hz:comb_111|q    ; 8.659  ; 8.659  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[1] ; clk_60hz:comb_111|q    ; 8.684  ; 8.684  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[2] ; clk_60hz:comb_111|q    ; 8.684  ; 8.684  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[3] ; clk_60hz:comb_111|q    ; 8.694  ; 8.694  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[4] ; clk_60hz:comb_111|q    ; 8.694  ; 8.694  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[5] ; clk_60hz:comb_111|q    ; 8.663  ; 8.663  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[6] ; clk_60hz:comb_111|q    ; 8.521  ; 8.521  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[7] ; clk_60hz:comb_111|q    ; 8.531  ; 8.531  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[8] ; clk_60hz:comb_111|q    ; 8.627  ; 8.627  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[9] ; clk_60hz:comb_111|q    ; 8.627  ; 8.627  ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_B[*]  ; CLOCK_27               ; 6.685  ; 6.685  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27               ; 6.685  ; 6.685  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27               ; 6.685  ; 6.685  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27               ; 6.640  ; 6.640  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27               ; 6.630  ; 6.630  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27               ; 6.591  ; 6.591  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27               ; 6.581  ; 6.581  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27               ; 6.561  ; 6.561  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27               ; 6.561  ; 6.561  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27               ; 6.451  ; 6.451  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27               ; 6.451  ; 6.451  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27               ; 3.677  ; 3.677  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27               ; 6.815  ; 6.815  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27               ; 6.815  ; 6.815  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27               ; 6.815  ; 6.815  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27               ; 6.805  ; 6.805  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27               ; 6.805  ; 6.805  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27               ; 6.715  ; 6.715  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27               ; 6.715  ; 6.715  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27               ; 6.675  ; 6.675  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27               ; 6.695  ; 6.695  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27               ; 6.695  ; 6.695  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27               ; 6.695  ; 6.695  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27               ; 2.718  ; 2.718  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27               ; 6.965  ; 6.965  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27               ; 6.930  ; 6.930  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27               ; 6.955  ; 6.955  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27               ; 6.955  ; 6.955  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27               ; 6.965  ; 6.965  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27               ; 6.965  ; 6.965  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27               ; 6.934  ; 6.934  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27               ; 6.792  ; 6.792  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27               ; 6.802  ; 6.802  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27               ; 6.898  ; 6.898  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27               ; 6.898  ; 6.898  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27               ; 3.163  ; 3.163  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27               ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27               ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
; HEX0[*]   ; vga_sync:u1|h_count[0] ; 5.732  ; 5.732  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[0]  ; vga_sync:u1|h_count[0] ; 5.732  ; 5.732  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[1]  ; vga_sync:u1|h_count[0] ; 5.708  ; 5.708  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[2]  ; vga_sync:u1|h_count[0] ; 5.721  ; 5.721  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[3]  ; vga_sync:u1|h_count[0] ; 5.730  ; 5.730  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[4]  ; vga_sync:u1|h_count[0] ; 5.729  ; 5.729  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[5]  ; vga_sync:u1|h_count[0] ; 5.615  ; 5.615  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[6]  ; vga_sync:u1|h_count[0] ; 5.606  ; 5.606  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX1[*]   ; vga_sync:u1|h_count[0] ; 5.469  ; 5.469  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[0]  ; vga_sync:u1|h_count[0] ; 5.469  ; 5.469  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[1]  ; vga_sync:u1|h_count[0] ; 5.445  ; 5.445  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[2]  ; vga_sync:u1|h_count[0] ; 5.308  ; 5.308  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[3]  ; vga_sync:u1|h_count[0] ; 5.297  ; 5.297  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[4]  ; vga_sync:u1|h_count[0] ; 5.345  ; 5.345  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[5]  ; vga_sync:u1|h_count[0] ; 5.332  ; 5.332  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[6]  ; vga_sync:u1|h_count[0] ; 5.343  ; 5.343  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX2[*]   ; vga_sync:u1|h_count[0] ; 5.052  ; 5.052  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[0]  ; vga_sync:u1|h_count[0] ; 5.047  ; 5.047  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[1]  ; vga_sync:u1|h_count[0] ; 5.008  ; 5.008  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[2]  ; vga_sync:u1|h_count[0] ; 5.022  ; 5.022  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[3]  ; vga_sync:u1|h_count[0] ; 5.052  ; 5.052  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[4]  ; vga_sync:u1|h_count[0] ; 5.025  ; 5.025  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[5]  ; vga_sync:u1|h_count[0] ; 5.027  ; 5.027  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[6]  ; vga_sync:u1|h_count[0] ; 4.990  ; 4.990  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX3[*]   ; vga_sync:u1|h_count[0] ; 4.867  ; 4.867  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[0]  ; vga_sync:u1|h_count[0] ; 4.813  ; 4.813  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[1]  ; vga_sync:u1|h_count[0] ; 4.788  ; 4.788  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[2]  ; vga_sync:u1|h_count[0] ; 4.799  ; 4.799  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[3]  ; vga_sync:u1|h_count[0] ; 4.767  ; 4.767  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[4]  ; vga_sync:u1|h_count[0] ; 4.794  ; 4.794  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[5]  ; vga_sync:u1|h_count[0] ; 4.864  ; 4.864  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[6]  ; vga_sync:u1|h_count[0] ; 4.867  ; 4.867  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX7[*]   ; vga_sync:u1|h_count[0] ; 5.087  ; 5.087  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[0]  ; vga_sync:u1|h_count[0] ; 4.871  ; 4.871  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[2]  ; vga_sync:u1|h_count[0] ; 4.756  ; 4.756  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[3]  ; vga_sync:u1|h_count[0] ; 4.841  ; 4.841  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[4]  ; vga_sync:u1|h_count[0] ; 5.087  ; 5.087  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[5]  ; vga_sync:u1|h_count[0] ; 4.790  ; 4.790  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[6]  ; vga_sync:u1|h_count[0] ; 4.592  ; 4.592  ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_B[*]  ; vga_sync:u1|h_count[0] ; 6.405  ; 6.484  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[0] ; vga_sync:u1|h_count[0] ; 6.405  ; 6.484  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[1] ; vga_sync:u1|h_count[0] ; 6.405  ; 6.484  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[2] ; vga_sync:u1|h_count[0] ; 6.360  ; 6.439  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[3] ; vga_sync:u1|h_count[0] ; 6.350  ; 6.429  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[4] ; vga_sync:u1|h_count[0] ; 6.311  ; 6.390  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[5] ; vga_sync:u1|h_count[0] ; 6.301  ; 6.380  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[6] ; vga_sync:u1|h_count[0] ; 6.281  ; 6.360  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[7] ; vga_sync:u1|h_count[0] ; 6.281  ; 6.360  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[8] ; vga_sync:u1|h_count[0] ; 6.171  ; 6.250  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[9] ; vga_sync:u1|h_count[0] ; 6.171  ; 6.250  ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_G[*]  ; vga_sync:u1|h_count[0] ; 6.535  ; 6.614  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[0] ; vga_sync:u1|h_count[0] ; 6.535  ; 6.614  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[1] ; vga_sync:u1|h_count[0] ; 6.535  ; 6.614  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[2] ; vga_sync:u1|h_count[0] ; 6.525  ; 6.604  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[3] ; vga_sync:u1|h_count[0] ; 6.525  ; 6.604  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[4] ; vga_sync:u1|h_count[0] ; 6.435  ; 6.514  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[5] ; vga_sync:u1|h_count[0] ; 6.435  ; 6.514  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[6] ; vga_sync:u1|h_count[0] ; 6.395  ; 6.474  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[7] ; vga_sync:u1|h_count[0] ; 6.415  ; 6.494  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[8] ; vga_sync:u1|h_count[0] ; 6.415  ; 6.494  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[9] ; vga_sync:u1|h_count[0] ; 6.415  ; 6.494  ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_R[*]  ; vga_sync:u1|h_count[0] ; 6.685  ; 6.764  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[0] ; vga_sync:u1|h_count[0] ; 6.650  ; 6.729  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[1] ; vga_sync:u1|h_count[0] ; 6.675  ; 6.754  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[2] ; vga_sync:u1|h_count[0] ; 6.675  ; 6.754  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[3] ; vga_sync:u1|h_count[0] ; 6.685  ; 6.764  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[4] ; vga_sync:u1|h_count[0] ; 6.685  ; 6.764  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[5] ; vga_sync:u1|h_count[0] ; 6.654  ; 6.733  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[6] ; vga_sync:u1|h_count[0] ; 6.512  ; 6.591  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[7] ; vga_sync:u1|h_count[0] ; 6.522  ; 6.601  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[8] ; vga_sync:u1|h_count[0] ; 6.618  ; 6.697  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[9] ; vga_sync:u1|h_count[0] ; 6.618  ; 6.697  ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_B[*]  ; vga_sync:u1|h_count[0] ; 6.484  ; 6.405  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[0] ; vga_sync:u1|h_count[0] ; 6.484  ; 6.405  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[1] ; vga_sync:u1|h_count[0] ; 6.484  ; 6.405  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[2] ; vga_sync:u1|h_count[0] ; 6.439  ; 6.360  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[3] ; vga_sync:u1|h_count[0] ; 6.429  ; 6.350  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[4] ; vga_sync:u1|h_count[0] ; 6.390  ; 6.311  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[5] ; vga_sync:u1|h_count[0] ; 6.380  ; 6.301  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[6] ; vga_sync:u1|h_count[0] ; 6.360  ; 6.281  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[7] ; vga_sync:u1|h_count[0] ; 6.360  ; 6.281  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[8] ; vga_sync:u1|h_count[0] ; 6.250  ; 6.171  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[9] ; vga_sync:u1|h_count[0] ; 6.250  ; 6.171  ; Fall       ; vga_sync:u1|h_count[0]         ;
; VGA_G[*]  ; vga_sync:u1|h_count[0] ; 6.614  ; 6.535  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[0] ; vga_sync:u1|h_count[0] ; 6.614  ; 6.535  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[1] ; vga_sync:u1|h_count[0] ; 6.614  ; 6.535  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[2] ; vga_sync:u1|h_count[0] ; 6.604  ; 6.525  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[3] ; vga_sync:u1|h_count[0] ; 6.604  ; 6.525  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[4] ; vga_sync:u1|h_count[0] ; 6.514  ; 6.435  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[5] ; vga_sync:u1|h_count[0] ; 6.514  ; 6.435  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[6] ; vga_sync:u1|h_count[0] ; 6.474  ; 6.395  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[7] ; vga_sync:u1|h_count[0] ; 6.494  ; 6.415  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[8] ; vga_sync:u1|h_count[0] ; 6.494  ; 6.415  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[9] ; vga_sync:u1|h_count[0] ; 6.494  ; 6.415  ; Fall       ; vga_sync:u1|h_count[0]         ;
; VGA_R[*]  ; vga_sync:u1|h_count[0] ; 6.764  ; 6.685  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[0] ; vga_sync:u1|h_count[0] ; 6.729  ; 6.650  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[1] ; vga_sync:u1|h_count[0] ; 6.754  ; 6.675  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[2] ; vga_sync:u1|h_count[0] ; 6.754  ; 6.675  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[3] ; vga_sync:u1|h_count[0] ; 6.764  ; 6.685  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[4] ; vga_sync:u1|h_count[0] ; 6.764  ; 6.685  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[5] ; vga_sync:u1|h_count[0] ; 6.733  ; 6.654  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[6] ; vga_sync:u1|h_count[0] ; 6.591  ; 6.512  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[7] ; vga_sync:u1|h_count[0] ; 6.601  ; 6.522  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[8] ; vga_sync:u1|h_count[0] ; 6.697  ; 6.618  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[9] ; vga_sync:u1|h_count[0] ; 6.697  ; 6.618  ; Fall       ; vga_sync:u1|h_count[0]         ;
+-----------+------------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; clk_60hz:comb_111|q    ; 5.366  ; 5.366  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[0] ; clk_60hz:comb_111|q    ; 5.600  ; 5.600  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[1] ; clk_60hz:comb_111|q    ; 5.600  ; 5.600  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[2] ; clk_60hz:comb_111|q    ; 5.555  ; 5.555  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[3] ; clk_60hz:comb_111|q    ; 5.545  ; 5.545  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[4] ; clk_60hz:comb_111|q    ; 5.506  ; 5.506  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[5] ; clk_60hz:comb_111|q    ; 5.496  ; 5.496  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[6] ; clk_60hz:comb_111|q    ; 5.476  ; 5.476  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[7] ; clk_60hz:comb_111|q    ; 5.476  ; 5.476  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[8] ; clk_60hz:comb_111|q    ; 5.366  ; 5.366  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[9] ; clk_60hz:comb_111|q    ; 5.366  ; 5.366  ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_G[*]  ; clk_60hz:comb_111|q    ; 5.590  ; 5.590  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[0] ; clk_60hz:comb_111|q    ; 5.730  ; 5.730  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[1] ; clk_60hz:comb_111|q    ; 5.730  ; 5.730  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[2] ; clk_60hz:comb_111|q    ; 5.720  ; 5.720  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[3] ; clk_60hz:comb_111|q    ; 5.720  ; 5.720  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[4] ; clk_60hz:comb_111|q    ; 5.630  ; 5.630  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[5] ; clk_60hz:comb_111|q    ; 5.630  ; 5.630  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[6] ; clk_60hz:comb_111|q    ; 5.590  ; 5.590  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[7] ; clk_60hz:comb_111|q    ; 5.610  ; 5.610  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[8] ; clk_60hz:comb_111|q    ; 5.610  ; 5.610  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[9] ; clk_60hz:comb_111|q    ; 5.610  ; 5.610  ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_R[*]  ; clk_60hz:comb_111|q    ; 5.707  ; 5.707  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[0] ; clk_60hz:comb_111|q    ; 5.845  ; 5.845  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[1] ; clk_60hz:comb_111|q    ; 5.870  ; 5.870  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[2] ; clk_60hz:comb_111|q    ; 5.870  ; 5.870  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[3] ; clk_60hz:comb_111|q    ; 5.880  ; 5.880  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[4] ; clk_60hz:comb_111|q    ; 5.880  ; 5.880  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[5] ; clk_60hz:comb_111|q    ; 5.849  ; 5.849  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[6] ; clk_60hz:comb_111|q    ; 5.707  ; 5.707  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[7] ; clk_60hz:comb_111|q    ; 5.717  ; 5.717  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[8] ; clk_60hz:comb_111|q    ; 5.813  ; 5.813  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[9] ; clk_60hz:comb_111|q    ; 5.813  ; 5.813  ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_B[*]  ; CLOCK_27               ; 3.810  ; 3.810  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27               ; 4.044  ; 4.044  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27               ; 4.044  ; 4.044  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27               ; 3.999  ; 3.999  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27               ; 3.989  ; 3.989  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27               ; 3.950  ; 3.950  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27               ; 3.940  ; 3.940  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27               ; 3.920  ; 3.920  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27               ; 3.920  ; 3.920  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27               ; 3.810  ; 3.810  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27               ; 3.810  ; 3.810  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27               ; 2.860  ; 2.860  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27               ; 4.034  ; 4.034  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27               ; 4.174  ; 4.174  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27               ; 4.174  ; 4.174  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27               ; 4.164  ; 4.164  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27               ; 4.164  ; 4.164  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27               ; 4.074  ; 4.074  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27               ; 4.074  ; 4.074  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27               ; 4.034  ; 4.034  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27               ; 4.054  ; 4.054  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27               ; 4.054  ; 4.054  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27               ; 4.054  ; 4.054  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27               ; 2.718  ; 2.718  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27               ; 4.151  ; 4.151  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27               ; 4.289  ; 4.289  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27               ; 4.314  ; 4.314  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27               ; 4.314  ; 4.314  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27               ; 4.324  ; 4.324  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27               ; 4.324  ; 4.324  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27               ; 4.293  ; 4.293  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27               ; 4.151  ; 4.151  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27               ; 4.161  ; 4.161  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27               ; 4.257  ; 4.257  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27               ; 4.257  ; 4.257  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27               ; 3.163  ; 3.163  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27               ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27               ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
; HEX0[*]   ; vga_sync:u1|h_count[0] ; 4.752  ; 4.752  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[0]  ; vga_sync:u1|h_count[0] ; 4.878  ; 4.878  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[1]  ; vga_sync:u1|h_count[0] ; 4.854  ; 4.854  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[2]  ; vga_sync:u1|h_count[0] ; 4.867  ; 4.867  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[3]  ; vga_sync:u1|h_count[0] ; 4.877  ; 4.877  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[4]  ; vga_sync:u1|h_count[0] ; 4.875  ; 4.875  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[5]  ; vga_sync:u1|h_count[0] ; 4.756  ; 4.756  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[6]  ; vga_sync:u1|h_count[0] ; 4.752  ; 4.752  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX1[*]   ; vga_sync:u1|h_count[0] ; 4.763  ; 4.763  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[0]  ; vga_sync:u1|h_count[0] ; 4.933  ; 4.933  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[1]  ; vga_sync:u1|h_count[0] ; 4.909  ; 4.909  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[2]  ; vga_sync:u1|h_count[0] ; 4.775  ; 4.775  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[3]  ; vga_sync:u1|h_count[0] ; 4.763  ; 4.763  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[4]  ; vga_sync:u1|h_count[0] ; 4.811  ; 4.811  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[5]  ; vga_sync:u1|h_count[0] ; 4.796  ; 4.796  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[6]  ; vga_sync:u1|h_count[0] ; 4.806  ; 4.806  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX2[*]   ; vga_sync:u1|h_count[0] ; 4.792  ; 4.792  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[0]  ; vga_sync:u1|h_count[0] ; 4.915  ; 4.915  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[1]  ; vga_sync:u1|h_count[0] ; 4.810  ; 4.810  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[2]  ; vga_sync:u1|h_count[0] ; 4.820  ; 4.820  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[3]  ; vga_sync:u1|h_count[0] ; 4.855  ; 4.855  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[4]  ; vga_sync:u1|h_count[0] ; 4.828  ; 4.828  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[5]  ; vga_sync:u1|h_count[0] ; 4.829  ; 4.829  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[6]  ; vga_sync:u1|h_count[0] ; 4.792  ; 4.792  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX3[*]   ; vga_sync:u1|h_count[0] ; 4.572  ; 4.572  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[0]  ; vga_sync:u1|h_count[0] ; 4.629  ; 4.629  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[1]  ; vga_sync:u1|h_count[0] ; 4.599  ; 4.599  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[2]  ; vga_sync:u1|h_count[0] ; 4.604  ; 4.604  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[3]  ; vga_sync:u1|h_count[0] ; 4.572  ; 4.572  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[4]  ; vga_sync:u1|h_count[0] ; 4.594  ; 4.594  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[5]  ; vga_sync:u1|h_count[0] ; 4.663  ; 4.663  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[6]  ; vga_sync:u1|h_count[0] ; 4.679  ; 4.679  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX7[*]   ; vga_sync:u1|h_count[0] ; 4.592  ; 4.592  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[0]  ; vga_sync:u1|h_count[0] ; 4.753  ; 4.753  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[2]  ; vga_sync:u1|h_count[0] ; 4.643  ; 4.643  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[3]  ; vga_sync:u1|h_count[0] ; 4.723  ; 4.723  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[4]  ; vga_sync:u1|h_count[0] ; 5.087  ; 5.087  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[5]  ; vga_sync:u1|h_count[0] ; 4.697  ; 4.697  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[6]  ; vga_sync:u1|h_count[0] ; 4.592  ; 4.592  ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_B[*]  ; vga_sync:u1|h_count[0] ; 5.164  ; 5.185  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[0] ; vga_sync:u1|h_count[0] ; 5.398  ; 5.419  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[1] ; vga_sync:u1|h_count[0] ; 5.398  ; 5.419  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[2] ; vga_sync:u1|h_count[0] ; 5.353  ; 5.374  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[3] ; vga_sync:u1|h_count[0] ; 5.343  ; 5.364  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[4] ; vga_sync:u1|h_count[0] ; 5.304  ; 5.325  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[5] ; vga_sync:u1|h_count[0] ; 5.294  ; 5.315  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[6] ; vga_sync:u1|h_count[0] ; 5.274  ; 5.295  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[7] ; vga_sync:u1|h_count[0] ; 5.274  ; 5.295  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[8] ; vga_sync:u1|h_count[0] ; 5.164  ; 5.185  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[9] ; vga_sync:u1|h_count[0] ; 5.164  ; 5.185  ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_G[*]  ; vga_sync:u1|h_count[0] ; 5.388  ; 5.409  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[0] ; vga_sync:u1|h_count[0] ; 5.528  ; 5.549  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[1] ; vga_sync:u1|h_count[0] ; 5.528  ; 5.549  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[2] ; vga_sync:u1|h_count[0] ; 5.518  ; 5.539  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[3] ; vga_sync:u1|h_count[0] ; 5.518  ; 5.539  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[4] ; vga_sync:u1|h_count[0] ; 5.428  ; 5.449  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[5] ; vga_sync:u1|h_count[0] ; 5.428  ; 5.449  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[6] ; vga_sync:u1|h_count[0] ; 5.388  ; 5.409  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[7] ; vga_sync:u1|h_count[0] ; 5.408  ; 5.429  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[8] ; vga_sync:u1|h_count[0] ; 5.408  ; 5.429  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[9] ; vga_sync:u1|h_count[0] ; 5.408  ; 5.429  ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_R[*]  ; vga_sync:u1|h_count[0] ; 5.505  ; 5.526  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[0] ; vga_sync:u1|h_count[0] ; 5.643  ; 5.664  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[1] ; vga_sync:u1|h_count[0] ; 5.668  ; 5.689  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[2] ; vga_sync:u1|h_count[0] ; 5.668  ; 5.689  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[3] ; vga_sync:u1|h_count[0] ; 5.678  ; 5.699  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[4] ; vga_sync:u1|h_count[0] ; 5.678  ; 5.699  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[5] ; vga_sync:u1|h_count[0] ; 5.647  ; 5.668  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[6] ; vga_sync:u1|h_count[0] ; 5.505  ; 5.526  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[7] ; vga_sync:u1|h_count[0] ; 5.515  ; 5.536  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[8] ; vga_sync:u1|h_count[0] ; 5.611  ; 5.632  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[9] ; vga_sync:u1|h_count[0] ; 5.611  ; 5.632  ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_B[*]  ; vga_sync:u1|h_count[0] ; 5.185  ; 5.164  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[0] ; vga_sync:u1|h_count[0] ; 5.419  ; 5.398  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[1] ; vga_sync:u1|h_count[0] ; 5.419  ; 5.398  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[2] ; vga_sync:u1|h_count[0] ; 5.374  ; 5.353  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[3] ; vga_sync:u1|h_count[0] ; 5.364  ; 5.343  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[4] ; vga_sync:u1|h_count[0] ; 5.325  ; 5.304  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[5] ; vga_sync:u1|h_count[0] ; 5.315  ; 5.294  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[6] ; vga_sync:u1|h_count[0] ; 5.295  ; 5.274  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[7] ; vga_sync:u1|h_count[0] ; 5.295  ; 5.274  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[8] ; vga_sync:u1|h_count[0] ; 5.185  ; 5.164  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[9] ; vga_sync:u1|h_count[0] ; 5.185  ; 5.164  ; Fall       ; vga_sync:u1|h_count[0]         ;
; VGA_G[*]  ; vga_sync:u1|h_count[0] ; 5.409  ; 5.388  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[0] ; vga_sync:u1|h_count[0] ; 5.549  ; 5.528  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[1] ; vga_sync:u1|h_count[0] ; 5.549  ; 5.528  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[2] ; vga_sync:u1|h_count[0] ; 5.539  ; 5.518  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[3] ; vga_sync:u1|h_count[0] ; 5.539  ; 5.518  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[4] ; vga_sync:u1|h_count[0] ; 5.449  ; 5.428  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[5] ; vga_sync:u1|h_count[0] ; 5.449  ; 5.428  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[6] ; vga_sync:u1|h_count[0] ; 5.409  ; 5.388  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[7] ; vga_sync:u1|h_count[0] ; 5.429  ; 5.408  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[8] ; vga_sync:u1|h_count[0] ; 5.429  ; 5.408  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[9] ; vga_sync:u1|h_count[0] ; 5.429  ; 5.408  ; Fall       ; vga_sync:u1|h_count[0]         ;
; VGA_R[*]  ; vga_sync:u1|h_count[0] ; 5.526  ; 5.505  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[0] ; vga_sync:u1|h_count[0] ; 5.664  ; 5.643  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[1] ; vga_sync:u1|h_count[0] ; 5.689  ; 5.668  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[2] ; vga_sync:u1|h_count[0] ; 5.689  ; 5.668  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[3] ; vga_sync:u1|h_count[0] ; 5.699  ; 5.678  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[4] ; vga_sync:u1|h_count[0] ; 5.699  ; 5.678  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[5] ; vga_sync:u1|h_count[0] ; 5.668  ; 5.647  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[6] ; vga_sync:u1|h_count[0] ; 5.526  ; 5.505  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[7] ; vga_sync:u1|h_count[0] ; 5.536  ; 5.515  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[8] ; vga_sync:u1|h_count[0] ; 5.632  ; 5.611  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[9] ; vga_sync:u1|h_count[0] ; 5.632  ; 5.611  ; Fall       ; vga_sync:u1|h_count[0]         ;
+-----------+------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+--------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                     ; -8.265   ; -0.753 ; -4.453   ; 1.165   ; -1.380              ;
;  CLOCK_27                            ; 33.457   ; 0.359  ; N/A      ; N/A     ; 17.518              ;
;  CLOCK_50                            ; -2.954   ; 0.215  ; N/A      ; N/A     ; -1.380              ;
;  Rocks_Man:comb_167|Clk2sec:comb_8|q ; -0.577   ; 0.211  ; N/A      ; N/A     ; -0.500              ;
;  clk_60hz:comb_111|q                 ; -2.923   ; 0.215  ; -2.123   ; 1.165   ; -0.500              ;
;  p1|altpll_component|pll|clk[0]      ; -2.741   ; 0.215  ; -4.453   ; 2.233   ; 18.841              ;
;  vga_sync:u1|h_count[0]              ; -8.265   ; -0.753 ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                      ; -811.831 ; -5.191 ; -118.674 ; 0.0     ; -284.38             ;
;  CLOCK_27                            ; 0.000    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                            ; -57.801  ; 0.000  ; N/A      ; N/A     ; -22.380             ;
;  Rocks_Man:comb_167|Clk2sec:comb_8|q ; -1.441   ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_60hz:comb_111|q                 ; -502.754 ; 0.000  ; -28.336  ; 0.000   ; -231.000            ;
;  p1|altpll_component|pll|clk[0]      ; -50.602  ; 0.000  ; -90.338  ; 0.000   ; 0.000               ;
;  vga_sync:u1|h_count[0]              ; -199.233 ; -5.191 ; N/A      ; N/A     ; -27.000             ;
+--------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_111|q ; 6.958 ; 6.958 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[0]   ; clk_60hz:comb_111|q ; 6.614 ; 6.614 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[1]   ; clk_60hz:comb_111|q ; 6.821 ; 6.821 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[2]   ; clk_60hz:comb_111|q ; 5.278 ; 5.278 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[3]   ; clk_60hz:comb_111|q ; 6.958 ; 6.958 ; Rise       ; clk_60hz:comb_111|q ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; KEY[*]    ; clk_60hz:comb_111|q ; -2.389 ; -2.389 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[0]   ; clk_60hz:comb_111|q ; -2.389 ; -2.389 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[1]   ; clk_60hz:comb_111|q ; -2.470 ; -2.470 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[2]   ; clk_60hz:comb_111|q ; -2.771 ; -2.771 ; Rise       ; clk_60hz:comb_111|q ;
;  KEY[3]   ; clk_60hz:comb_111|q ; -2.942 ; -2.942 ; Rise       ; clk_60hz:comb_111|q ;
+-----------+---------------------+--------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; clk_60hz:comb_111|q    ; 17.134 ; 17.134 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[0] ; clk_60hz:comb_111|q    ; 17.134 ; 17.134 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[1] ; clk_60hz:comb_111|q    ; 17.134 ; 17.134 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[2] ; clk_60hz:comb_111|q    ; 17.063 ; 17.063 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[3] ; clk_60hz:comb_111|q    ; 17.053 ; 17.053 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[4] ; clk_60hz:comb_111|q    ; 16.883 ; 16.883 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[5] ; clk_60hz:comb_111|q    ; 16.873 ; 16.873 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[6] ; clk_60hz:comb_111|q    ; 16.853 ; 16.853 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[7] ; clk_60hz:comb_111|q    ; 16.853 ; 16.853 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[8] ; clk_60hz:comb_111|q    ; 16.632 ; 16.632 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[9] ; clk_60hz:comb_111|q    ; 16.632 ; 16.632 ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_G[*]  ; clk_60hz:comb_111|q    ; 17.387 ; 17.387 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[0] ; clk_60hz:comb_111|q    ; 17.387 ; 17.387 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[1] ; clk_60hz:comb_111|q    ; 17.387 ; 17.387 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[2] ; clk_60hz:comb_111|q    ; 17.377 ; 17.377 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[3] ; clk_60hz:comb_111|q    ; 17.377 ; 17.377 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[4] ; clk_60hz:comb_111|q    ; 17.173 ; 17.173 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[5] ; clk_60hz:comb_111|q    ; 17.173 ; 17.173 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[6] ; clk_60hz:comb_111|q    ; 17.133 ; 17.133 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[7] ; clk_60hz:comb_111|q    ; 17.153 ; 17.153 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[8] ; clk_60hz:comb_111|q    ; 17.144 ; 17.144 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[9] ; clk_60hz:comb_111|q    ; 17.144 ; 17.144 ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_R[*]  ; clk_60hz:comb_111|q    ; 17.699 ; 17.699 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[0] ; clk_60hz:comb_111|q    ; 17.629 ; 17.629 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[1] ; clk_60hz:comb_111|q    ; 17.689 ; 17.689 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[2] ; clk_60hz:comb_111|q    ; 17.689 ; 17.689 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[3] ; clk_60hz:comb_111|q    ; 17.699 ; 17.699 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[4] ; clk_60hz:comb_111|q    ; 17.699 ; 17.699 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[5] ; clk_60hz:comb_111|q    ; 17.639 ; 17.639 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[6] ; clk_60hz:comb_111|q    ; 17.359 ; 17.359 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[7] ; clk_60hz:comb_111|q    ; 17.369 ; 17.369 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[8] ; clk_60hz:comb_111|q    ; 17.601 ; 17.601 ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[9] ; clk_60hz:comb_111|q    ; 17.601 ; 17.601 ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_B[*]  ; CLOCK_27               ; 14.300 ; 14.300 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27               ; 14.300 ; 14.300 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27               ; 14.300 ; 14.300 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27               ; 14.229 ; 14.229 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27               ; 14.219 ; 14.219 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27               ; 14.049 ; 14.049 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27               ; 14.039 ; 14.039 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27               ; 14.019 ; 14.019 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27               ; 14.019 ; 14.019 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27               ; 13.798 ; 13.798 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27               ; 13.798 ; 13.798 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27               ; 7.412  ; 7.412  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27               ; 14.553 ; 14.553 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27               ; 14.553 ; 14.553 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27               ; 14.553 ; 14.553 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27               ; 14.543 ; 14.543 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27               ; 14.543 ; 14.543 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27               ; 14.339 ; 14.339 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27               ; 14.339 ; 14.339 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27               ; 14.299 ; 14.299 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27               ; 14.319 ; 14.319 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27               ; 14.310 ; 14.310 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27               ; 14.310 ; 14.310 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27               ; 5.298  ; 5.298  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27               ; 14.865 ; 14.865 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27               ; 14.795 ; 14.795 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27               ; 14.855 ; 14.855 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27               ; 14.855 ; 14.855 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27               ; 14.865 ; 14.865 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27               ; 14.865 ; 14.865 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27               ; 14.805 ; 14.805 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27               ; 14.525 ; 14.525 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27               ; 14.535 ; 14.535 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27               ; 14.767 ; 14.767 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27               ; 14.767 ; 14.767 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27               ; 6.375  ; 6.375  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27               ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27               ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
; HEX0[*]   ; vga_sync:u1|h_count[0] ; 10.766 ; 10.766 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[0]  ; vga_sync:u1|h_count[0] ; 10.766 ; 10.766 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[1]  ; vga_sync:u1|h_count[0] ; 10.741 ; 10.741 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[2]  ; vga_sync:u1|h_count[0] ; 10.729 ; 10.729 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[3]  ; vga_sync:u1|h_count[0] ; 10.758 ; 10.758 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[4]  ; vga_sync:u1|h_count[0] ; 10.762 ; 10.762 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[5]  ; vga_sync:u1|h_count[0] ; 10.513 ; 10.513 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[6]  ; vga_sync:u1|h_count[0] ; 10.509 ; 10.509 ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX1[*]   ; vga_sync:u1|h_count[0] ; 10.086 ; 10.086 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[0]  ; vga_sync:u1|h_count[0] ; 10.086 ; 10.086 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[1]  ; vga_sync:u1|h_count[0] ; 10.040 ; 10.040 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[2]  ; vga_sync:u1|h_count[0] ; 9.866  ; 9.866  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[3]  ; vga_sync:u1|h_count[0] ; 9.848  ; 9.848  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[4]  ; vga_sync:u1|h_count[0] ; 9.916  ; 9.916  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[5]  ; vga_sync:u1|h_count[0] ; 9.911  ; 9.911  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[6]  ; vga_sync:u1|h_count[0] ; 9.916  ; 9.916  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX2[*]   ; vga_sync:u1|h_count[0] ; 9.569  ; 9.569  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[0]  ; vga_sync:u1|h_count[0] ; 9.520  ; 9.520  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[1]  ; vga_sync:u1|h_count[0] ; 9.526  ; 9.526  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[2]  ; vga_sync:u1|h_count[0] ; 9.514  ; 9.514  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[3]  ; vga_sync:u1|h_count[0] ; 9.569  ; 9.569  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[4]  ; vga_sync:u1|h_count[0] ; 9.542  ; 9.542  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[5]  ; vga_sync:u1|h_count[0] ; 9.518  ; 9.518  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[6]  ; vga_sync:u1|h_count[0] ; 9.494  ; 9.494  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX3[*]   ; vga_sync:u1|h_count[0] ; 9.207  ; 9.207  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[0]  ; vga_sync:u1|h_count[0] ; 9.110  ; 9.110  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[1]  ; vga_sync:u1|h_count[0] ; 8.996  ; 8.996  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[2]  ; vga_sync:u1|h_count[0] ; 8.991  ; 8.991  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[3]  ; vga_sync:u1|h_count[0] ; 8.950  ; 8.950  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[4]  ; vga_sync:u1|h_count[0] ; 8.981  ; 8.981  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[5]  ; vga_sync:u1|h_count[0] ; 9.188  ; 9.188  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[6]  ; vga_sync:u1|h_count[0] ; 9.207  ; 9.207  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX7[*]   ; vga_sync:u1|h_count[0] ; 9.337  ; 9.337  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[0]  ; vga_sync:u1|h_count[0] ; 9.107  ; 9.107  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[2]  ; vga_sync:u1|h_count[0] ; 8.833  ; 8.833  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[3]  ; vga_sync:u1|h_count[0] ; 9.077  ; 9.077  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[4]  ; vga_sync:u1|h_count[0] ; 9.337  ; 9.337  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[5]  ; vga_sync:u1|h_count[0] ; 8.914  ; 8.914  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[6]  ; vga_sync:u1|h_count[0] ; 8.443  ; 8.443  ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_B[*]  ; vga_sync:u1|h_count[0] ; 13.550 ; 13.626 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[0] ; vga_sync:u1|h_count[0] ; 13.550 ; 13.626 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[1] ; vga_sync:u1|h_count[0] ; 13.550 ; 13.626 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[2] ; vga_sync:u1|h_count[0] ; 13.479 ; 13.555 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[3] ; vga_sync:u1|h_count[0] ; 13.469 ; 13.545 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[4] ; vga_sync:u1|h_count[0] ; 13.299 ; 13.375 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[5] ; vga_sync:u1|h_count[0] ; 13.289 ; 13.365 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[6] ; vga_sync:u1|h_count[0] ; 13.269 ; 13.345 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[7] ; vga_sync:u1|h_count[0] ; 13.269 ; 13.345 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[8] ; vga_sync:u1|h_count[0] ; 13.048 ; 13.124 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[9] ; vga_sync:u1|h_count[0] ; 13.048 ; 13.124 ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_G[*]  ; vga_sync:u1|h_count[0] ; 13.803 ; 13.879 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[0] ; vga_sync:u1|h_count[0] ; 13.803 ; 13.879 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[1] ; vga_sync:u1|h_count[0] ; 13.803 ; 13.879 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[2] ; vga_sync:u1|h_count[0] ; 13.793 ; 13.869 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[3] ; vga_sync:u1|h_count[0] ; 13.793 ; 13.869 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[4] ; vga_sync:u1|h_count[0] ; 13.589 ; 13.665 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[5] ; vga_sync:u1|h_count[0] ; 13.589 ; 13.665 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[6] ; vga_sync:u1|h_count[0] ; 13.549 ; 13.625 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[7] ; vga_sync:u1|h_count[0] ; 13.569 ; 13.645 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[8] ; vga_sync:u1|h_count[0] ; 13.560 ; 13.636 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[9] ; vga_sync:u1|h_count[0] ; 13.560 ; 13.636 ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_R[*]  ; vga_sync:u1|h_count[0] ; 14.115 ; 14.191 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[0] ; vga_sync:u1|h_count[0] ; 14.045 ; 14.121 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[1] ; vga_sync:u1|h_count[0] ; 14.105 ; 14.181 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[2] ; vga_sync:u1|h_count[0] ; 14.105 ; 14.181 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[3] ; vga_sync:u1|h_count[0] ; 14.115 ; 14.191 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[4] ; vga_sync:u1|h_count[0] ; 14.115 ; 14.191 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[5] ; vga_sync:u1|h_count[0] ; 14.055 ; 14.131 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[6] ; vga_sync:u1|h_count[0] ; 13.775 ; 13.851 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[7] ; vga_sync:u1|h_count[0] ; 13.785 ; 13.861 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[8] ; vga_sync:u1|h_count[0] ; 14.017 ; 14.093 ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[9] ; vga_sync:u1|h_count[0] ; 14.017 ; 14.093 ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_B[*]  ; vga_sync:u1|h_count[0] ; 13.626 ; 13.550 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[0] ; vga_sync:u1|h_count[0] ; 13.626 ; 13.550 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[1] ; vga_sync:u1|h_count[0] ; 13.626 ; 13.550 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[2] ; vga_sync:u1|h_count[0] ; 13.555 ; 13.479 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[3] ; vga_sync:u1|h_count[0] ; 13.545 ; 13.469 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[4] ; vga_sync:u1|h_count[0] ; 13.375 ; 13.299 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[5] ; vga_sync:u1|h_count[0] ; 13.365 ; 13.289 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[6] ; vga_sync:u1|h_count[0] ; 13.345 ; 13.269 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[7] ; vga_sync:u1|h_count[0] ; 13.345 ; 13.269 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[8] ; vga_sync:u1|h_count[0] ; 13.124 ; 13.048 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[9] ; vga_sync:u1|h_count[0] ; 13.124 ; 13.048 ; Fall       ; vga_sync:u1|h_count[0]         ;
; VGA_G[*]  ; vga_sync:u1|h_count[0] ; 13.879 ; 13.803 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[0] ; vga_sync:u1|h_count[0] ; 13.879 ; 13.803 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[1] ; vga_sync:u1|h_count[0] ; 13.879 ; 13.803 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[2] ; vga_sync:u1|h_count[0] ; 13.869 ; 13.793 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[3] ; vga_sync:u1|h_count[0] ; 13.869 ; 13.793 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[4] ; vga_sync:u1|h_count[0] ; 13.665 ; 13.589 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[5] ; vga_sync:u1|h_count[0] ; 13.665 ; 13.589 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[6] ; vga_sync:u1|h_count[0] ; 13.625 ; 13.549 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[7] ; vga_sync:u1|h_count[0] ; 13.645 ; 13.569 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[8] ; vga_sync:u1|h_count[0] ; 13.636 ; 13.560 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[9] ; vga_sync:u1|h_count[0] ; 13.636 ; 13.560 ; Fall       ; vga_sync:u1|h_count[0]         ;
; VGA_R[*]  ; vga_sync:u1|h_count[0] ; 14.191 ; 14.115 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[0] ; vga_sync:u1|h_count[0] ; 14.121 ; 14.045 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[1] ; vga_sync:u1|h_count[0] ; 14.181 ; 14.105 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[2] ; vga_sync:u1|h_count[0] ; 14.181 ; 14.105 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[3] ; vga_sync:u1|h_count[0] ; 14.191 ; 14.115 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[4] ; vga_sync:u1|h_count[0] ; 14.191 ; 14.115 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[5] ; vga_sync:u1|h_count[0] ; 14.131 ; 14.055 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[6] ; vga_sync:u1|h_count[0] ; 13.851 ; 13.775 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[7] ; vga_sync:u1|h_count[0] ; 13.861 ; 13.785 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[8] ; vga_sync:u1|h_count[0] ; 14.093 ; 14.017 ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[9] ; vga_sync:u1|h_count[0] ; 14.093 ; 14.017 ; Fall       ; vga_sync:u1|h_count[0]         ;
+-----------+------------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; clk_60hz:comb_111|q    ; 5.366  ; 5.366  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[0] ; clk_60hz:comb_111|q    ; 5.600  ; 5.600  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[1] ; clk_60hz:comb_111|q    ; 5.600  ; 5.600  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[2] ; clk_60hz:comb_111|q    ; 5.555  ; 5.555  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[3] ; clk_60hz:comb_111|q    ; 5.545  ; 5.545  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[4] ; clk_60hz:comb_111|q    ; 5.506  ; 5.506  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[5] ; clk_60hz:comb_111|q    ; 5.496  ; 5.496  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[6] ; clk_60hz:comb_111|q    ; 5.476  ; 5.476  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[7] ; clk_60hz:comb_111|q    ; 5.476  ; 5.476  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[8] ; clk_60hz:comb_111|q    ; 5.366  ; 5.366  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_B[9] ; clk_60hz:comb_111|q    ; 5.366  ; 5.366  ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_G[*]  ; clk_60hz:comb_111|q    ; 5.590  ; 5.590  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[0] ; clk_60hz:comb_111|q    ; 5.730  ; 5.730  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[1] ; clk_60hz:comb_111|q    ; 5.730  ; 5.730  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[2] ; clk_60hz:comb_111|q    ; 5.720  ; 5.720  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[3] ; clk_60hz:comb_111|q    ; 5.720  ; 5.720  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[4] ; clk_60hz:comb_111|q    ; 5.630  ; 5.630  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[5] ; clk_60hz:comb_111|q    ; 5.630  ; 5.630  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[6] ; clk_60hz:comb_111|q    ; 5.590  ; 5.590  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[7] ; clk_60hz:comb_111|q    ; 5.610  ; 5.610  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[8] ; clk_60hz:comb_111|q    ; 5.610  ; 5.610  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_G[9] ; clk_60hz:comb_111|q    ; 5.610  ; 5.610  ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_R[*]  ; clk_60hz:comb_111|q    ; 5.707  ; 5.707  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[0] ; clk_60hz:comb_111|q    ; 5.845  ; 5.845  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[1] ; clk_60hz:comb_111|q    ; 5.870  ; 5.870  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[2] ; clk_60hz:comb_111|q    ; 5.870  ; 5.870  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[3] ; clk_60hz:comb_111|q    ; 5.880  ; 5.880  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[4] ; clk_60hz:comb_111|q    ; 5.880  ; 5.880  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[5] ; clk_60hz:comb_111|q    ; 5.849  ; 5.849  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[6] ; clk_60hz:comb_111|q    ; 5.707  ; 5.707  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[7] ; clk_60hz:comb_111|q    ; 5.717  ; 5.717  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[8] ; clk_60hz:comb_111|q    ; 5.813  ; 5.813  ; Rise       ; clk_60hz:comb_111|q            ;
;  VGA_R[9] ; clk_60hz:comb_111|q    ; 5.813  ; 5.813  ; Rise       ; clk_60hz:comb_111|q            ;
; VGA_B[*]  ; CLOCK_27               ; 3.810  ; 3.810  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27               ; 4.044  ; 4.044  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27               ; 4.044  ; 4.044  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27               ; 3.999  ; 3.999  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27               ; 3.989  ; 3.989  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27               ; 3.950  ; 3.950  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27               ; 3.940  ; 3.940  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27               ; 3.920  ; 3.920  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27               ; 3.920  ; 3.920  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27               ; 3.810  ; 3.810  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27               ; 3.810  ; 3.810  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27               ; 2.860  ; 2.860  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27               ; 4.034  ; 4.034  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27               ; 4.174  ; 4.174  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27               ; 4.174  ; 4.174  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27               ; 4.164  ; 4.164  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27               ; 4.164  ; 4.164  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27               ; 4.074  ; 4.074  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27               ; 4.074  ; 4.074  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27               ; 4.034  ; 4.034  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27               ; 4.054  ; 4.054  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27               ; 4.054  ; 4.054  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27               ; 4.054  ; 4.054  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27               ; 2.718  ; 2.718  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_27               ; 4.151  ; 4.151  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_27               ; 4.289  ; 4.289  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_27               ; 4.314  ; 4.314  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_27               ; 4.314  ; 4.314  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_27               ; 4.324  ; 4.324  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_27               ; 4.324  ; 4.324  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_27               ; 4.293  ; 4.293  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_27               ; 4.151  ; 4.151  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_27               ; 4.161  ; 4.161  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_27               ; 4.257  ; 4.257  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_27               ; 4.257  ; 4.257  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27               ; 3.163  ; 3.163  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27               ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27               ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
; HEX0[*]   ; vga_sync:u1|h_count[0] ; 4.752  ; 4.752  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[0]  ; vga_sync:u1|h_count[0] ; 4.878  ; 4.878  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[1]  ; vga_sync:u1|h_count[0] ; 4.854  ; 4.854  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[2]  ; vga_sync:u1|h_count[0] ; 4.867  ; 4.867  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[3]  ; vga_sync:u1|h_count[0] ; 4.877  ; 4.877  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[4]  ; vga_sync:u1|h_count[0] ; 4.875  ; 4.875  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[5]  ; vga_sync:u1|h_count[0] ; 4.756  ; 4.756  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX0[6]  ; vga_sync:u1|h_count[0] ; 4.752  ; 4.752  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX1[*]   ; vga_sync:u1|h_count[0] ; 4.763  ; 4.763  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[0]  ; vga_sync:u1|h_count[0] ; 4.933  ; 4.933  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[1]  ; vga_sync:u1|h_count[0] ; 4.909  ; 4.909  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[2]  ; vga_sync:u1|h_count[0] ; 4.775  ; 4.775  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[3]  ; vga_sync:u1|h_count[0] ; 4.763  ; 4.763  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[4]  ; vga_sync:u1|h_count[0] ; 4.811  ; 4.811  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[5]  ; vga_sync:u1|h_count[0] ; 4.796  ; 4.796  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX1[6]  ; vga_sync:u1|h_count[0] ; 4.806  ; 4.806  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX2[*]   ; vga_sync:u1|h_count[0] ; 4.792  ; 4.792  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[0]  ; vga_sync:u1|h_count[0] ; 4.915  ; 4.915  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[1]  ; vga_sync:u1|h_count[0] ; 4.810  ; 4.810  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[2]  ; vga_sync:u1|h_count[0] ; 4.820  ; 4.820  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[3]  ; vga_sync:u1|h_count[0] ; 4.855  ; 4.855  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[4]  ; vga_sync:u1|h_count[0] ; 4.828  ; 4.828  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[5]  ; vga_sync:u1|h_count[0] ; 4.829  ; 4.829  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX2[6]  ; vga_sync:u1|h_count[0] ; 4.792  ; 4.792  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX3[*]   ; vga_sync:u1|h_count[0] ; 4.572  ; 4.572  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[0]  ; vga_sync:u1|h_count[0] ; 4.629  ; 4.629  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[1]  ; vga_sync:u1|h_count[0] ; 4.599  ; 4.599  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[2]  ; vga_sync:u1|h_count[0] ; 4.604  ; 4.604  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[3]  ; vga_sync:u1|h_count[0] ; 4.572  ; 4.572  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[4]  ; vga_sync:u1|h_count[0] ; 4.594  ; 4.594  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[5]  ; vga_sync:u1|h_count[0] ; 4.663  ; 4.663  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX3[6]  ; vga_sync:u1|h_count[0] ; 4.679  ; 4.679  ; Rise       ; vga_sync:u1|h_count[0]         ;
; HEX7[*]   ; vga_sync:u1|h_count[0] ; 4.592  ; 4.592  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[0]  ; vga_sync:u1|h_count[0] ; 4.753  ; 4.753  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[2]  ; vga_sync:u1|h_count[0] ; 4.643  ; 4.643  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[3]  ; vga_sync:u1|h_count[0] ; 4.723  ; 4.723  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[4]  ; vga_sync:u1|h_count[0] ; 5.087  ; 5.087  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[5]  ; vga_sync:u1|h_count[0] ; 4.697  ; 4.697  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  HEX7[6]  ; vga_sync:u1|h_count[0] ; 4.592  ; 4.592  ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_B[*]  ; vga_sync:u1|h_count[0] ; 5.164  ; 5.185  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[0] ; vga_sync:u1|h_count[0] ; 5.398  ; 5.419  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[1] ; vga_sync:u1|h_count[0] ; 5.398  ; 5.419  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[2] ; vga_sync:u1|h_count[0] ; 5.353  ; 5.374  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[3] ; vga_sync:u1|h_count[0] ; 5.343  ; 5.364  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[4] ; vga_sync:u1|h_count[0] ; 5.304  ; 5.325  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[5] ; vga_sync:u1|h_count[0] ; 5.294  ; 5.315  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[6] ; vga_sync:u1|h_count[0] ; 5.274  ; 5.295  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[7] ; vga_sync:u1|h_count[0] ; 5.274  ; 5.295  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[8] ; vga_sync:u1|h_count[0] ; 5.164  ; 5.185  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[9] ; vga_sync:u1|h_count[0] ; 5.164  ; 5.185  ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_G[*]  ; vga_sync:u1|h_count[0] ; 5.388  ; 5.409  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[0] ; vga_sync:u1|h_count[0] ; 5.528  ; 5.549  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[1] ; vga_sync:u1|h_count[0] ; 5.528  ; 5.549  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[2] ; vga_sync:u1|h_count[0] ; 5.518  ; 5.539  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[3] ; vga_sync:u1|h_count[0] ; 5.518  ; 5.539  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[4] ; vga_sync:u1|h_count[0] ; 5.428  ; 5.449  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[5] ; vga_sync:u1|h_count[0] ; 5.428  ; 5.449  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[6] ; vga_sync:u1|h_count[0] ; 5.388  ; 5.409  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[7] ; vga_sync:u1|h_count[0] ; 5.408  ; 5.429  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[8] ; vga_sync:u1|h_count[0] ; 5.408  ; 5.429  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[9] ; vga_sync:u1|h_count[0] ; 5.408  ; 5.429  ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_R[*]  ; vga_sync:u1|h_count[0] ; 5.505  ; 5.526  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[0] ; vga_sync:u1|h_count[0] ; 5.643  ; 5.664  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[1] ; vga_sync:u1|h_count[0] ; 5.668  ; 5.689  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[2] ; vga_sync:u1|h_count[0] ; 5.668  ; 5.689  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[3] ; vga_sync:u1|h_count[0] ; 5.678  ; 5.699  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[4] ; vga_sync:u1|h_count[0] ; 5.678  ; 5.699  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[5] ; vga_sync:u1|h_count[0] ; 5.647  ; 5.668  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[6] ; vga_sync:u1|h_count[0] ; 5.505  ; 5.526  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[7] ; vga_sync:u1|h_count[0] ; 5.515  ; 5.536  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[8] ; vga_sync:u1|h_count[0] ; 5.611  ; 5.632  ; Rise       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[9] ; vga_sync:u1|h_count[0] ; 5.611  ; 5.632  ; Rise       ; vga_sync:u1|h_count[0]         ;
; VGA_B[*]  ; vga_sync:u1|h_count[0] ; 5.185  ; 5.164  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[0] ; vga_sync:u1|h_count[0] ; 5.419  ; 5.398  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[1] ; vga_sync:u1|h_count[0] ; 5.419  ; 5.398  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[2] ; vga_sync:u1|h_count[0] ; 5.374  ; 5.353  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[3] ; vga_sync:u1|h_count[0] ; 5.364  ; 5.343  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[4] ; vga_sync:u1|h_count[0] ; 5.325  ; 5.304  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[5] ; vga_sync:u1|h_count[0] ; 5.315  ; 5.294  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[6] ; vga_sync:u1|h_count[0] ; 5.295  ; 5.274  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[7] ; vga_sync:u1|h_count[0] ; 5.295  ; 5.274  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[8] ; vga_sync:u1|h_count[0] ; 5.185  ; 5.164  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_B[9] ; vga_sync:u1|h_count[0] ; 5.185  ; 5.164  ; Fall       ; vga_sync:u1|h_count[0]         ;
; VGA_G[*]  ; vga_sync:u1|h_count[0] ; 5.409  ; 5.388  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[0] ; vga_sync:u1|h_count[0] ; 5.549  ; 5.528  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[1] ; vga_sync:u1|h_count[0] ; 5.549  ; 5.528  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[2] ; vga_sync:u1|h_count[0] ; 5.539  ; 5.518  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[3] ; vga_sync:u1|h_count[0] ; 5.539  ; 5.518  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[4] ; vga_sync:u1|h_count[0] ; 5.449  ; 5.428  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[5] ; vga_sync:u1|h_count[0] ; 5.449  ; 5.428  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[6] ; vga_sync:u1|h_count[0] ; 5.409  ; 5.388  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[7] ; vga_sync:u1|h_count[0] ; 5.429  ; 5.408  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[8] ; vga_sync:u1|h_count[0] ; 5.429  ; 5.408  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_G[9] ; vga_sync:u1|h_count[0] ; 5.429  ; 5.408  ; Fall       ; vga_sync:u1|h_count[0]         ;
; VGA_R[*]  ; vga_sync:u1|h_count[0] ; 5.526  ; 5.505  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[0] ; vga_sync:u1|h_count[0] ; 5.664  ; 5.643  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[1] ; vga_sync:u1|h_count[0] ; 5.689  ; 5.668  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[2] ; vga_sync:u1|h_count[0] ; 5.689  ; 5.668  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[3] ; vga_sync:u1|h_count[0] ; 5.699  ; 5.678  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[4] ; vga_sync:u1|h_count[0] ; 5.699  ; 5.678  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[5] ; vga_sync:u1|h_count[0] ; 5.668  ; 5.647  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[6] ; vga_sync:u1|h_count[0] ; 5.526  ; 5.505  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[7] ; vga_sync:u1|h_count[0] ; 5.536  ; 5.515  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[8] ; vga_sync:u1|h_count[0] ; 5.632  ; 5.611  ; Fall       ; vga_sync:u1|h_count[0]         ;
;  VGA_R[9] ; vga_sync:u1|h_count[0] ; 5.632  ; 5.611  ; Fall       ; vga_sync:u1|h_count[0]         ;
+-----------+------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                       ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q                 ; 2992     ; 0        ; 0        ; 0        ;
; Rocks_Man:comb_167|Clk2sec:comb_8|q ; clk_60hz:comb_111|q                 ; 108      ; 0        ; 0        ; 0        ;
; vga_sync:u1|h_count[0]              ; clk_60hz:comb_111|q                 ; 184      ; 0        ; 0        ; 0        ;
; CLOCK_27                            ; CLOCK_27                            ; 342      ; 0        ; 0        ; 0        ;
; CLOCK_50                            ; CLOCK_50                            ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]      ; p1|altpll_component|pll|clk[0]      ; 389      ; 0        ; 0        ; 0        ;
; vga_sync:u1|h_count[0]              ; p1|altpll_component|pll|clk[0]      ; 32       ; 32       ; 0        ; 0        ;
; clk_60hz:comb_111|q                 ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 10       ; 0        ; 0        ; 0        ;
; clk_60hz:comb_111|q                 ; vga_sync:u1|h_count[0]              ; 41365    ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]      ; vga_sync:u1|h_count[0]              ; 80209    ; 0        ; 0        ; 0        ;
; vga_sync:u1|h_count[0]              ; vga_sync:u1|h_count[0]              ; 1378     ; 1239     ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; clk_60hz:comb_111|q                 ; clk_60hz:comb_111|q                 ; 2992     ; 0        ; 0        ; 0        ;
; Rocks_Man:comb_167|Clk2sec:comb_8|q ; clk_60hz:comb_111|q                 ; 108      ; 0        ; 0        ; 0        ;
; vga_sync:u1|h_count[0]              ; clk_60hz:comb_111|q                 ; 184      ; 0        ; 0        ; 0        ;
; CLOCK_27                            ; CLOCK_27                            ; 342      ; 0        ; 0        ; 0        ;
; CLOCK_50                            ; CLOCK_50                            ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]      ; p1|altpll_component|pll|clk[0]      ; 389      ; 0        ; 0        ; 0        ;
; vga_sync:u1|h_count[0]              ; p1|altpll_component|pll|clk[0]      ; 32       ; 32       ; 0        ; 0        ;
; clk_60hz:comb_111|q                 ; Rocks_Man:comb_167|Clk2sec:comb_8|q ; 10       ; 0        ; 0        ; 0        ;
; clk_60hz:comb_111|q                 ; vga_sync:u1|h_count[0]              ; 41365    ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]      ; vga_sync:u1|h_count[0]              ; 80209    ; 0        ; 0        ; 0        ;
; vga_sync:u1|h_count[0]              ; vga_sync:u1|h_count[0]              ; 1378     ; 1239     ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                  ;
+------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+--------------------------------+----------+----------+----------+----------+
; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q            ; 18       ; 0        ; 0        ; 0        ;
; CLOCK_50               ; p1|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
+------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                   ;
+------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+--------------------------------+----------+----------+----------+----------+
; vga_sync:u1|h_count[0] ; clk_60hz:comb_111|q            ; 18       ; 0        ; 0        ; 0        ;
; CLOCK_50               ; p1|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
+------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 61    ; 61   ;
; Unconstrained Output Ports      ; 68    ; 68   ;
; Unconstrained Output Port Paths ; 5947  ; 5947 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Nov 27 02:18:35 2013
Info: Command: quartus_sta asteroids-verilog-project -c Astroids
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Astroids.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL Clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[0]} {p1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[2]} {p1|altpll_component|pll|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name vga_sync:u1|h_count[0] vga_sync:u1|h_count[0]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_60hz:comb_111|q clk_60hz:comb_111|q
    Info (332105): create_clock -period 1.000 -name Rocks_Man:comb_167|Clk2sec:comb_8|q Rocks_Man:comb_167|Clk2sec:comb_8|q
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.265
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.265      -199.233 vga_sync:u1|h_count[0] 
    Info (332119):    -2.954       -57.801 CLOCK_50 
    Info (332119):    -2.923      -502.754 clk_60hz:comb_111|q 
    Info (332119):    -2.741       -50.602 p1|altpll_component|pll|clk[0] 
    Info (332119):    -0.577        -1.441 Rocks_Man:comb_167|Clk2sec:comb_8|q 
    Info (332119):    33.457         0.000 CLOCK_27 
Info (332146): Worst-case hold slack is -0.409
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.409        -2.028 vga_sync:u1|h_count[0] 
    Info (332119):     0.340         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.391         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 clk_60hz:comb_111|q 
    Info (332119):     0.414         0.000 Rocks_Man:comb_167|Clk2sec:comb_8|q 
    Info (332119):     0.801         0.000 CLOCK_27 
Info (332146): Worst-case recovery slack is -4.453
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.453       -90.338 p1|altpll_component|pll|clk[0] 
    Info (332119):    -2.123       -28.336 clk_60hz:comb_111|q 
Info (332146): Worst-case removal slack is 2.165
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.165         0.000 clk_60hz:comb_111|q 
    Info (332119):     3.479         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -22.380 CLOCK_50 
    Info (332119):    -0.500      -231.000 clk_60hz:comb_111|q 
    Info (332119):    -0.500       -27.000 vga_sync:u1|h_count[0] 
    Info (332119):    -0.500        -4.000 Rocks_Man:comb_167|Clk2sec:comb_8|q 
    Info (332119):    17.518         0.000 CLOCK_27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 191 output pins without output pin load capacitance assignment
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.141
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.141       -74.746 vga_sync:u1|h_count[0] 
    Info (332119):    -1.403       -25.841 p1|altpll_component|pll|clk[0] 
    Info (332119):    -0.933      -144.478 clk_60hz:comb_111|q 
    Info (332119):    -0.891       -16.642 CLOCK_50 
    Info (332119):     0.181         0.000 Rocks_Man:comb_167|Clk2sec:comb_8|q 
    Info (332119):    35.360         0.000 CLOCK_27 
Info (332146): Worst-case hold slack is -0.753
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.753        -5.191 vga_sync:u1|h_count[0] 
    Info (332119):     0.211         0.000 Rocks_Man:comb_167|Clk2sec:comb_8|q 
    Info (332119):     0.215         0.000 CLOCK_50 
    Info (332119):     0.215         0.000 clk_60hz:comb_111|q 
    Info (332119):     0.215         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.359         0.000 CLOCK_27 
Info (332146): Worst-case recovery slack is -2.704
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.704       -55.809 p1|altpll_component|pll|clk[0] 
    Info (332119):    -0.615        -6.588 clk_60hz:comb_111|q 
Info (332146): Worst-case removal slack is 1.165
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.165         0.000 clk_60hz:comb_111|q 
    Info (332119):     2.233         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -22.380 CLOCK_50 
    Info (332119):    -0.500      -231.000 clk_60hz:comb_111|q 
    Info (332119):    -0.500       -27.000 vga_sync:u1|h_count[0] 
    Info (332119):    -0.500        -4.000 Rocks_Man:comb_167|Clk2sec:comb_8|q 
    Info (332119):    17.518         0.000 CLOCK_27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 315 megabytes
    Info: Processing ended: Wed Nov 27 02:18:39 2013
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


