{"patent_id": "10-2024-0089798", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0050693", "출원번호": "10-2024-0089798", "발명의 명칭": "박막 트랜지스터의 형성 방법", "출원인": "한국전자통신연구원", "발명자": "조성행"}}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "기판;상기 기판 상의 채널 층;상기 기판 및 상기 채널 층 상에서, 상기 기판과 나란한 제1 방향으로 이격된 제1 소스/드레인 전극 및 제2 소스/드레인 전극;상기 기판, 상기 채널 층, 상기 제1 소스/드레인 전극, 및 상기 제2 소스/드레인 전극 상의 게이트 절연막; 및상기 제1 및 제2 소스/드레인 전극들 사이에서 상기 게이트 절연막 상의 게이트 전극;을 포함하되,상기 게이트 전극 최상단의 레벨은 상기 게이트 절연막 최상단의 레벨과 실질적으로 동일한 박막 트랜지스터."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서,상기 기판과 상기 채널 층 사이, 상기 기판과 상기 제1 및 제2 소스/드레인 전극들 사이, 및 상기 기판과 상기채널 층 사이의 버퍼 층을 더 포함하는 박막 트랜지스터."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1 항에 있어서,상기 채널 층은 IGZO(Indium Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), AIZTO(Aluminum-dopedIndium Zinc Tin Oxide), ZTO (Zinc Tin Oxide), 또는 이들의 조합 중 적어도 하나를 포함하는 박막 트랜지스터."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1 항에 있어서,상기 채널 층은 제1 소스/드레인 전극과 인접하는 제1 오믹 컨택 영역 및 상기 제2 소스/드레인 전극과 인접하는 제2 오믹 컨택 영역을 포함하는 박막 트랜지스터."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1 항에 있어서,상기 게이트 전극은 상기 채널 층과 상기 기판에 수직한 제2 방향으로 이격되는 박막 트랜지스터."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1 항에 있어서,상기 게이트 전극의 최대 폭은 상기 제1 및 제2 소스/드레인 전극들 간의 거리보다 작은 박막 트랜지스터."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1 항에 있어서,상기 게이트 절연막의 두께는 실질적으로 균일한 박막 트랜지스터."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1 항에 있어서,공개특허 10-2025-0050693-3-상기 제1 소스/드레인 전극과 상기 제2 소스/드레인 전극 사이의 상기 채널 층의 길이는 20nm 이상 2500nm 이하인 박막 트랜지스터."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1 항에 있어서,상기 게이트 전극 및 상기 게이트 절연막 상의 층간 절연막을 더 포함하는 박막 트랜지스터."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1 항에 있어서,상기 게이트 전극 최하단의 레벨은 상기 제1 및 제2 소스/드레인 전극들 최상단의 레벨 보다 낮은 박막 트랜지스터."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "기판 상에 채널 층 및 제1 소스/드레인 층을 순차적으로 적층하는 것;상기 제1 소스/드레인 층을 패터닝하여 상기 기판 및 상기 채널 층 상에 제1 소스/드레인 전극을 형성하는 것;상기 채널 층 상에 상기 제1 소스/드레인 전극과 이격된 제2 소스/드레인 전극을 형성하는 것;상기 채널 층 및 상기 제1 및 제2 소스/드레인 전극들 상에 게이트 절연막 및 게이트 전극 층을 순차적으로 적층하는 것; 및상기 게이트 전극 층의 일부를 식각하여 상기 제1 및 제2 소스/드레인 전극들 사이에서 상기 게이트 절연막 상에 게이트 전극을 형성하는 것;을 포함하되,상기 게이트 전극 최상단의 레벨은 상기 게이트 절연막 최상단의 레벨과 실질적으로 동일한 박막 트랜지스터의제조방법."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11 항에 있어서,상기 제1 소스/드레인 전극을 형성하는 것은,상기 제1 소스/드레인 층 상에 포토 레지스트를 도포하고 광을 조사하여 제1 포토 레지스트 패턴을 형성하는것; 및상기 제1 포토 레지스트 패턴을 식각 마스크로 상기 제1 소스/드레인 층을 식각하여, 상기 채널 층 및 상기 기판의 일부를 덮는 상기 제1 소스/드레인 전극을 형성하는 것;을 포함하는 박막 트랜지스터의 제조방법."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12 항에 있어서,상기 제2 소스/드레인 전극을 형성하는 것은,상기 제1 소스/드레인 전극을 형성한 후 제2 소스/드레인 층을 증착하는 것;상기 제1 포토 레지스트 패턴을 제거하는 것; 및상기 제2 소스/드레인 층을 식각하여 상기 제2 소스/드레인 전극을 형성하는 것;을 포함하는 박막 트랜지스터의 제조방법."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제12 항에 있어서,공개특허 10-2025-0050693-4-상기 포토 레지스트는 네거티브형 포토 레지스트를 포함하는 박막 트랜지스터의 제조방법."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제13 항에 있어서,상기 제1 소스/드레인 전극과 상기 제2 소스/드레인 전극 사이의 상기 채널 층의 길이는 20nm 이상 2500nm 이하인 박막 트랜지스터의 제조방법."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제11 항에 있어서,상기 채널 층은 산화물 반도체를 포함하는 박막 트랜지스터의 제조방법."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16 항에 있어서,상기 제1 소스/드레인 전극을 형성한 후에, 열처리 공정을 통해 상기 제1 소스/드레인 전극과 인접하는 상기 채널 층 내의 제1 오믹 컨택 영역을 형성하는 것; 및상기 제2 소스/드레인 전극을 형성한 후에, 열처리 공정을 통해 상기 제2 소스/드레인 전극과 인접하는 상기 채널 층 내의 제2 오믹 컨택 영역을 형성하는 것;을 더 포함하는 박막 트랜지스터의 제조방법."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제11 항에 있어서,상기 채널 층을 적층하기 전에, 상기 기판 상에 버퍼 층을 적층하는 것을 더 포함하는 박막 트랜지스터의 제조방법."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제11 항에 있어서,상기 게이트 전극을 형성하는 것은,상기 게이트 전극 층을 덮는 제2 포토 레지스트 층을 형성하는 것;상기 제2 포토 레지스트 층을 평탄화하여 상기 게이트 전극 층 최상단의 면을 노출시키는 제2 포토 레지스트 패턴을 형성하는 것;상기 제2 포토 레지스트 패턴을 식각 마스크로 이용하여 상기 게이트 전극 층의 일부를 식각 함으로써, 상기 게이트 절연막 최상단의 면을 노출시키고, 게이트 전극 패턴을 형성하는 것;상기 제2 포토 레지스트 패턴을 제거하는 것; 및상기 게이트 전극 패턴을 식각하여 상기 제1 및 제2 소스/드레인 전극들 사이에서 상기 게이트 전극을 형성하는것;을 포함하는 박막 트랜지스터의 제조방법."}
{"patent_id": "10-2024-0089798", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제11 항에 있어서,상기 게이트 전극 및 상기 게이트 절연막 상에 층간 절연막을 적층하는 것을 더 포함하는 박막 트랜지스터의 제조방법."}
{"patent_id": "10-2024-0089798", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 실시예에 따른 박막 트랜지스터는 기판; 상기 기판 상의 채널 층; 기 기판 및 상기 채널 층 상에서, 상기 기판과 나란한 제1 방향으로 이격된 제1 소스/드레인 전극 및 제2 소스/드레인 전극; 상기 기판, 상기 채널 층, 상기 제1 소스/드레인 전극, 및 상기 제2 소스/드레인 전극 상의 게이트 절연막; 및 상기 제1 및 제2 소스/ 드레인 전극들 사이에서 상기 게이트 절연막 상의 게이트 전극;을 포함하되, 상기 게이트 전극 최상단의 레벨은 상기 게이트 절연막 최상단의 레벨과 실질적으로 동일할 수 있다."}
{"patent_id": "10-2024-0089798", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 박막 트랜지스터 형성 방법에 관한 것으로서, 보다 상세하게는 게이트 전극과 소스/드레인 전극들 사 이의 기생 용량을 최소화한 나노 채널 박막 트랜지스터를 형성하는 방법에 관한 것이다."}
{"patent_id": "10-2024-0089798", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "반도체 디바이스는 트랜지스터와 같은 소자들의 집적도를 늘리거나 소자들의 구동전압을 낮춤으로서 성능을 향 상시킬 수 있다. 이를 위해 현재까지 사용되어온 대표적인 방법은 빛에 민감한 감광액을 이용하여 구성하고자 하는 소자 패턴을 전사하는 기술로써 이때 사용되는 빛의 파장에 따라 패터닝할 수 있는 패턴의 최소 크기가 결 정된다. 예를 들어, ArF 레이저의 DUV(Deep Ultraviolet) 파장(약 193nm)을 이용하거나 13.5nm의 EUV(Extreme Ultraviolet) 파장을 활용할 경우 각각 수십 나노미터에서 수 나노미터까지의 패턴 형성이 가능하며 현재 상용 화 되어 있다. 그러나 이러한 DUV, EUV 노광 장비의 경우, 적용 가능한 기판의 크기가 12인치(약 300mm)웨이퍼 에 제한되어 있고, 상당한 비용이 소요된다. 그러나 최근 IoT의 보급 등 반도체 디바이스의 활용 영역은 기하급 수적으로 증가하고 있으며, 인공지능, 빅데이터 활용 등 반도체 성능 향상의 요구 수준은 앞에서 언급한 현재 무어의 법칙으로 통용되어온 이차원 수준에서의 반도체 집적 기술 발전 속도를 뛰어 넘고 있다."}
{"patent_id": "10-2024-0089798", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 해결하고자 하는 일 기술적 과제는, 게이트 전극과 소스/드레인 전극 사이의 기생 용량을 최소화하여 박막 트랜지스터의 성능을 향상시키는데 있다. 본 발명이 해결하고자 하는 다른 기술적 과제는, 기존 g-line(약 436nm), h-line(약 405nm), i-line(약 365n m)의 혼합광을 이용하여 수 나노미터 내지 수십 나노미터의 패턴들을 형성함으로써 공정 비용을 감소시키는데 있다. 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2024-0089798", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시예에 따른 박막 트랜지스터는 기판; 상기 기판 상의 채널 층; 기 기판 및 상기 채널 층 상에서, 상기 기판과 나란한 제1 방향으로 이격된 제1 소스/드레인 전극 및 제2 소스/드레인 전극; 상기 기판, 상기 채 널 층, 상기 제1 소스/드레인 전극, 및 상기 제2 소스/드레인 전극 상의 게이트 절연막; 및 상기 제1 및 제2 소 스/드레인 전극들 사이에서 상기 게이트 절연막 상의 게이트 전극;을 포함하되, 상기 게이트 전극 최상단의 레 벨은 상기 게이트 절연막 최상단의 레벨과 실질적으로 동일할 수 있다. 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조방법은 기판 상에 채널 층 및 소스/드레인 층을 순차적으 로 적층하는 것; 상기 소스/드레인 층을 식각하여 상기 채널 층 상에 제1 및 제2 소스/드레인 전극들을 형성하 는 것; 상기 채널 층 및 상기 제1 및 제2 소스/드레인 전극들 상에 게이트 절연막 및 게이트 전극 층을 순차적 으로 적층하는 것; 및 상기 게이트 전극 층의 일부를 식각하여 상기 제1 및 제2 소스/드레인 전극들 사이에서 상기 게이트 절연막 상에 게이트 전극을 형성하는 것;을 포함하되, 상기 게이트 전극 최상단의 레벨은 상기 게 이트 절연막 최상단의 레벨과 실질적으로 동일할 수 있다. 기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다."}
{"patent_id": "10-2024-0089798", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 제조방법은, 3차원 단일 집적 방식으로 박막 트랜지스터를 적층하여 집적도의 한계 를 극복할 수 있다. 본 발명의 일 실시예에 따른 제조방법은, 노광 공정에 사용되는 노광기의 해상도 보다 미세한 간격을 갖는 소스 /드레인 전극을 형성할 수 있다. 본 발명의 일 실시예에 따른 박막 트랜지스터는, 게이트 전극과 소스/드레인 전극들을 기판에 평행한 방향 및 수직한 방향으로 이격시켜, 게이트 전극과 소스/드레인 전극 사이의 기생 용량이 감소할 수 있고, 이로써 박막트랜지스터의 성능이 향상될 수 있다."}
{"patent_id": "10-2024-0089798", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하 도면들을 참조하여, 본 발명의 실시예들에 따른 박막 트랜지스터의 제조방법에 대해 상세히 설명한다. 도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터를 나타낸 단면도이다. 도 1을 참조하면, 기판 상에 버퍼 층이 제공될 수 있다. 기판은 불투명한 물질을 포함해, 불투 명 기판일 수 있다. 일 예로, 기판은 실리콘 기판일 수 있다. 버퍼 층은 실질적으로 균일한 두께로 적층될 수 있다. 버퍼 층은 절연물질을 포함할 수 있다. 일 예로, 버퍼 층은 실리콘 산화물, 실리콘 산질화물, 또는 알루미늄 질화물 중 적어도 하나를 포함할 수 있다. 일 예로, 버퍼 층은 생략될 수 있다. 버퍼 층 상에 채널 층(CH)이 제공될 수 있다. 채널 층(CH)은 실질적으로 균일한 두께로 적층될 수 있고, 채널 층(CH)의 상면은 기판의 상면과 평행할 수 있다. 평면적 관점에서, 채널 층(CH)은 기판과 나란 한 제1 방향(D1)으로 연장되는 바(bar) 형태를 가질 수 있다. 채널 층(CH)은 산화물 반도체를 포함할 수 있다. 일 예로, 상기 산화물 반도체는 IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), AIZTO(Aluminum-doped Indium Zinc Tin Oxide), ZTO(Zinc Tin Oxide), 또는 이들의 조합 중 적어도 하나를 포함할 수 있다. 채널 층(CH)과 버퍼 층 상에 제1 및 제2 소스/드레인 전극들(SD1, SD2)이 제공될 수 있다. 제1 및 제2 소 스/드레인 전극들(SD1, SD2)은 기판으로부터 기판에 수직한 제3 방향(D3)으로 멀어질수록, 제1 방향 (D1) 및 제1 방향(D1)과 수직한 제2 방향(D2)의 길이가 줄어들 수 있다. 다시 말하면, 제1 및 제2 소스/드레인 전극들(SD1, SD2)은 기판에 가까워질수록, 제1 방향(D1) 및 제2 방향(D2)으로 자른 단면의 면적이 넓어질 수 있다. 제1 및 제2 소스/드레인 전극들(SD1, SD2) 중 채널 층(CH)과 수직적으로 중첩되는 영역은, 버퍼 층과 수직 적으로 중첩되는 영역에 비해, 채널 층(CH)의 두께만큼 제3 방향(D3)으로 더 높게 형성될 수 있다. 다시 말하면, 제1 및 제2 소스/드레인 전극들(SD1, SD2) 중 채널 층(CH)과 수직적으로 중첩되는 영역은, 버퍼 층 과 수직적으로 중첩되는 영역에 비해, 채널 층(CH)의 두께만큼 더 돌출된 구조를 가질 수 있다. 제1 및 제2 소스/드레인 전극들(SD1, SD2)은 제1 방향(D1)으로 제1 거리(LT) 만큼 이격될 수 있다. 일 예로, 제 1 거리(LT)는 20nm 이상 2500nm 이하일 수 있다. 제1 및 제2 소스/드레인 전극들(SD1, SD2)은 금속 물질을 포함할 수 있다. 일 예로, 상기 금속 물질은 구리 (Cu), 몰리브덴(Mo), 티타늄(Ti), 탄탈럼(Ta), 니켈(Ni), 금(Au), 은(Ag), 알루미늄(Al), 플래티넘(Pt), 텅스 텐(W), 티타늄 나이트라이드(TiN), 또는 이들의 조합 중 적어도 하나를 포함할 수 있다. 일 예로, 제1 및 제2 소스/드레인 전극들(SD1, SD2)은 투명 전극인 Indium Zinc Oxide(IZO) 및 Indium Tin Oxide(ITO) 중 어느 하나 를 포함할 수 있다. 채널 층(CH) 내에서, 제1 소스/드레인 전극(SD1)과 채널 층(CH)이 인접하는 영역에 제1 오믹 컨택 영역(OC1)이 제공될 수 있고, 제2 소스/드레인 전극(SD2)과 채널 층(CH)이 인접하는 영역에 제2 오믹 컨택 영역(OC2)이 제공 될 수 있다. 채널 층(CH) 내의 제1 오믹 컨택 영역(OC1)과 제2 오믹 컨택 영역(OC2)은 기판과 나란한 제1 방향(D1)으로 제1 거리(LT) 만큼 이격될 수 있다. 제1 및 제2 오믹 컨택 영역들(OC1, OC2)은 채널 층(CH)과 제1 및 제2 소스/드레인 전극들(SD1, SD2) 간의 연결을 오믹(Ohmic) 접합으로 만드는 역할을 수행할 수 있다. 기판, 제1 및 제2 소스/드레인 전극들(SD1, SD2), 및 채널 층(CH) 상에 게이트 절연막(GI)이 제공될 수 있 다. 게이트 절연막(GI)의 두께는 실질적으로 균일할 수 있다. 게이트 절연막(GI)은 절연물질을 포함할 수 있다. 일 예로, 상기 절연물질은 실리콘 산화물, 실리콘 질화물, 및 알루미늄 질화물 중 적어도 하나를 포함할 수 있 다. 게이트 절연막(GI) 상에 게이트 전극(GE)이 제공될 수 있다. 게이트 전극(GE)은 채널 층(CH)과 수직적으로 이격 된 위치에 제공될 수 있고, 제1 및 제2 소스/드레인 전극들(SD1, SD2)과 수직적으로 이격된 위치에는 제공되지 않을 수 있다. 다시 말하면, 게이트 전극(GE)은 제1 및 제2 소스/드레인 전극들(SD1, SD2) 사이의 게이트 절연 막(GI) 상에 위치할 수 있고, 게이트 전극(GE)은 제1 및 제2 소스/드레인 전극들(SD1, SD2)과 수직 상방에 위치 하지 않을 수 있다. 즉, 게이트 전극(GE)은 제1 및 제2 소스/드레인 전극들(SD1, SD2)과 수직적으로 중첩되지 않을 수 있고, 제1 및 제2 소스/드레인 전극들(SD1, SD2) 사이의 채널 층(CH)과 수직적으로 중첩될 수 있다. 본 발명의 일 실시예에 따른 게이트 전극(GE)은 제1 및 제2 소스/드레인 전극들(SD1, SD2)과 제1 방향(D1) 및 제3 방향(D3)으로 이격되어, 게이트 전극(GE)이 제1 및 제2 소스/드레인 전극들(SD1, SD2)과 제3 방향(D3)으로 만 이격되는 경우에 비해, 게이트 전극(GE)과 제1 및 제2 소스/드레인 전극(SD1, SD2) 사이의 거리가 멀어질 수 있다. 이로써, 게이트 전극(GE)과 제1 및 제2 소스/드레인 전극들(SD1, SD2)이 중첩되는 부분이 감소 또는 없어 지므로, 게이트 전극(GE)과 제1 및 제2 소스/드레인 전극들(SD1, SD2) 사이의 기생 용량이 줄어들 수 있다. 채널 층(CH)과 제3 방향(D3)으로 이격된 게이트 전극(GE)의 하면 레벨은 제1 및 제2 소스/드레인 전극들(SD1, SD2)의 최상단 레벨 보다 낮은 레벨에 위치할 수 있다. 게이트 전극(GE)은 상기 금속 물질을 포함할 수 있다. 게이트 전극의 최상단 면(GET)은 게이트 절연막의 최상단 면(GIT)과 공면을 이룰 수 있다. 다시 말하면, 게이트 전극의 최상단 면(GET)과 게이트 절연막의 최상단 면(GIT)은 동일한 레벨에 위치할 수 있다. 제1 및 제2 소스/드레인 전극들(SD1, SD2)을 형성한 후에 게이트 전극(GE)을 형성하여, 게이트 전극(GE)은 제1 및 제2 소스/드레인 전극들(SD1, SD2)에 자기 정렬(Self-Aligned)적으로 형성될 수 있다. 즉, 게이트 전극(GE) 의 위치에 따라 제1 및 제2 소스/드레인 전극들(SD1, SD2)을 형성하는 경우와 달리, 제1 및 제2 소스/드레인 전 극들(SD1, SD2)의 위치에 따라 게이트 전극(GE)을 정렬하여 형성할 수 있다. 이에 따라, 게이트 전극(GE)의 최 대 폭은 제1 및 제2 소스/드레인 전극들 간의 거리보다 작을 수 있다. 게이트 전극(GE) 및 게이트 절연막(GI) 상에 층간 절연막이 제공될 수 있다. 층간 절연막은 상기 절 연물질을 포함할 수 있다. 도 2는 본 발명의 실시예들에 따른 박막 트랜지스터의 제조방법을 나타내는 순서도이다. 도 3, 도 5, 도 7, 도 9, 도 11, 도 13, 도 15, 도 17, 도 19, 도 21, 도 23, 도 25, 도 27, 및 도 29는 본 발명의 실시예들에 따른 박막 트랜지스터의 제조방법을 나타내는 평면도들이다. 도 4, 도 6, 도 8, 도 10, 도 12, 도 14, 도 16, 도 18, 도 20, 도 22, 도 24, 도 26, 도 28, 및 도 30은 본 발명의 실시예들에 따른 박막 트랜지스터의 제조방법을 나 타내는 단면도들이다. 도 2, 도 3, 및 도 4를 참조하면, 불투명한 기판이 제공될 수 있다. 일 예로, 기판은 실리콘 기판일 수 있다. 기판 상에 버퍼 층, 채널 층(CH), 및 제1 소스/드레인 층(SDL1)을 순차적으로 적층할 수 있 다(S100). 버퍼 층, 채널 층(CH), 및 제1 소스/드레인 층(SDL1)의 증착은 증착 공정 또는 박막 부착 공정 을 통해 형성될 수 있다. 일 예로, 상기 증착 공정은 물리 기상 증착(Physical Vapor Deposition), 화학 기상 증착(Chemical Vapor Deposition) 또는 원자 층 증착(Atomic Layer Deposition) 중 하나일 수 있다. 버퍼 층은 절연물질을 포함할 수 있다. 일 예로, 버퍼 층은 실리콘 산화물, 실리콘 산질화물, 및 알 루미늄 질화물 중 적어도 하나를 포함할 수 있다. 일 예로, 버퍼 층의 적층 공정은 생략될 수 있다. 제1 소스/드레인 층(SDL1)은 금속 물질을 포함할 수 있다. 일 예로, 상기 금속 물질은 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 탄탈럼(Ta), 니켈(Ni), 금(Au), 은(Ag), 알루미늄(Al), 플래티넘(Pt), 텅스텐(W), 티타늄 나이트 라이드(TiN), 또는 이들의 조합 중 적어도 하나를 포함할 수 있다. 일 예로, 제1 소스/드레인 층(SDL1)은 투명 전극인 Indium Zinc Oxide(IZO) 및 Indium Tin Oxide(ITO) 중 어느 하나를 포함할 수 있다. 도 2, 도 5, 및 도 6을 참조하면, 제1 소스/드레인 층(SDL1) 상에 포토 레지스트를 도포해 제1 포토 레지스트 층(PRL1)을 형성할 수 있다(S200). 제1 포토 레지스트 층(PRL1)은, 예컨대, 스핀 코팅(spin coating), 슬릿 코 팅(slit coating), 또는 슬릿 앤 스핀 코팅(slit and spin coating) 공정을 이용하여 형성될 수 있다. 일 예로, 포토 레지스트는 네거티브 포토 레지스트(negative-type photoresist)를 포함할 수 있다. 일 예로, 포토 레지스트는 폴리머(polymer), 광산발생제(Photo acid generator), 및 용매를 포함할 수 있다.도 2, 도 7, 및 도 8을 참조하면, 제1 포토 레지스트 층(PRL1)을 형성한 후, 제1 포토 레지스트 층(PRL1)을 패 터닝하여 제1 포토 레지스트 패턴(PR1)을 형성할 수 있다(S200). 제1 포토 레지스트 층(PRL1)을 패터닝 하는 것 은, 제1 포토 레지스트 층(PRL1)에 대해 노광 공정 및 현상 공정을 수행하는 것을 포함할 수 있다. 제1 포토 레 지스트 층(PRL1)에 대한 노광 공정 시, 광은 기판의 연직 상방에서 기판의 상면을 향해 수직하 게 조사될 수 있다. 일 예로, 광은 G-line(약 436nm), H-line(약 405nm), I-line(약 365nm), 이들의 혼합 광 또는 자외선일 수 있다. 제1 포토 레지스트 층(PRL1)의 일 부분이 광(L)을 흡수하여 경화될 수 있다. 일 예 로, 광은 포토 레지스트에 포함된 광산발생제를 통하여 산을 발생시킬 수 있으며, 산은 포토 레지스트 내 의 폴리머를 응집시킬 수 있다. 제1 포토 레지스트 층(PRL1)에 광을 조사한 후에, 현상 공정을 수행하여 광이 조사되지 않은 제1 포 토 레지스트 층(PRL1)의 다른 부분을 제거할 수 있다. 현상 공정은 현상액을 제1 포토 레지스트 층(PRL1)에 도 포하여 제1 포토 레지스트 층(PRL1)의 경화되지 않은 부분을 제거하는 것을 포함할 수 있다. 경화된 제1 포토 레지스트 층(PRL1)의 일 부분은 현상 공정이 수행되는 동안 잔존되어 제1 포토 레지스트 패턴(PR1)을 형성할 수 있다. 현상 공정을 수행하기에 앞서, 부분적으로 경화된 제1 포토 레지스트 층(PRL1)을 가열하여 건조시키는 소 프트 베이크(soft bake) 공정이 수행될 수 있다. 제1 포토 레지스트 패턴(PR1)은 테이퍼진 형상을 가질 수 있다. 다시 말하면, 제1 포토 레지스트 패턴(PR1)의 측벽들은 기판의 상면에 대하여 기울어질 수 있다. 제1 포토 레지스트 패턴(PR1)이 네거티브 포토 레지스 트를 포함하는 경우, 제1 포토 레지스트 패턴들(PR1)의 제1 방향(D1) 및 제2 방향(D2) 길이는 기판의 상면 과 가까워질수록 작아질 수 있다. 제1 포토 레지스트 패턴(PR1)의 측벽의 기울기는 광의 세기, 노광 시간, 및 현상 시간을 조절함으로써 제어할 수 있다. 도 2, 도 9, 및 도 10을 참조하면, 제1 포토 레지스트 패턴(PR1)을 식각 마스크로 제1 소스/드레인 층(SDL1)을 식각하여 제1 소스/드레인 전극(SD1)을 형성할 수 있다(S300). 식각 공정은 습식 식각 공정 또는 건식 식각 공 정을 포함할 수 있다. 제1 소스/드레인 전극(SD1)은 제1 포토 레지스트 패턴(PR1)과 수직적으로 중첩되어, 제1 포토 레지스트 패턴(PR1) 하단의 면과 인접하게 형성될 수 있다. 제1 소스/드레인 전극(SD1)은 기판의 상 면으로부터 멀어질수록 좁은 폭을 가질 수 있다. 제1 소스/드레인 전극(SD1)과 채널 층(CH)이 만나는 영역에 제1 오믹 컨택 영역(OC1)이 형성될 수 있다. 산화물 반도체를 포함하는 채널 층(CH)은 금속 물질을 포함하는 제1 소스/드레인 전극(SD1)과 접촉 시 산소 공공 (Vacancy)을 형성할 수 있고, 산소 공공(Vacancy)에 의해 제1 소스/드레인 전극(SD1)과 접촉하는 채널 층(CH)의 도핑 농도가 달라져 제1 오믹 컨택 영역(OC1)이 형성될 수 있다. 일 예로, 제1 오믹 컨택 영역(OC1)의 형성에 열처리 공정(예를 들어, RTA(rapid thermal annealing))이 이용될 수 있다. 식각 공정이 수행되는 동안, 채널 층(CH) 및 버퍼 층의 상면의 일부가 노출될 수 있고, 제1 포토 레지스트 패턴(PR1)의 하면의 일부가 노출될 수 있다. 도 2, 도 11, 및 도 12를 참조하면, 식각 공정이 수행된 후, 증착 공정을 통해 제2 소스/드레인 층(SDL2)을 증 착할 수 있다(S400). 일 예로, 제2 소스/드레인 층(SDL2)을 증착하는 공정은 물리 기상 증착(Physical Vapor Deposition), 화학 기상 증착(Chemical Vapor Deposition), 원자 층 증착(Atomic Layer Deposition), 또는 전 자빔 증착 공정 중 하나일 수 있다. 상기 제2 소스/드레인 층(SDL2)은 금속 물질을 포함할 수 있다. 일 예로, 상기 금속 물질은 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 탄탈럼(Ta), 니켈(Ni), 금(Au), 은(Ag), 알루미늄 (Al), 플래티넘(Pt), 텅스텐(W), 티타늄 나이트라이드(TiN), 또는 이들의 조합 중 적어도 하나를 포함할 수 있 다. 일 예로, 제2 소스/드레인 층(SDL2)은 투명 전극인 Indium Zinc Oxide(IZO) 및 Indium Tin Oxide(ITO) 중 어느 하나를 포함할 수 있다. 제2 소스/드레인 층(SDL2)은 채널 층(CH) 및 버퍼 층의 상면의 일부를 덮을 수 있고, 제1 포토 레지스트 패턴(PR1)의 상면을 덮을 수 있다. 다시 말하면, 제1 포토 레지스트 패턴(PR1)에 의해 가려진 채널 층(CH)의 상 면 및 버퍼 층의 상면 상에는 제2 소스/드레인 층(SDL2)이 형성되지 않을 수 있다. 제1 소스/드레인 전극 (SD1)과 제2 소스/드레인 층(SDL2) 사이의 제1 거리(LT)는 약 20nm 이상 2500nm 이하일 수 있고, 이로써 노광 공정에 사용되는 노광기의 해상도 보다 미세한 간격을 갖는 패턴들을 형성할 수 있다. 제2 소스/드레인 층(SDL2)과 채널 층(CH)이 만나는 영역에 제2 오믹 컨택 영역(OC2)이 형성될 수 있다. 산화물 반도체를 포함하는 채널 층(CH)은 금속 물질을 포함하는 제2 소스/드레인 층(SDL2)과 접촉 시 산소 공공 (Vacancy)을 형성할 수 있고, 산소 공공(Vacancy)에 의해 제2 소스/드레인 층(SDL2)과 접촉하는 채널 층(CH)의도핑 농도가 달라져 제2 오믹 컨택 영역(OC2)이 형성될 수 있다. 일 예로, 제2 오믹 컨택 영역(OC2)의 형성에 열처리 공정(예를 들어, RTA(rapid thermal annealing))이 이용될 수 있다. 도 2, 도 13, 및 도 14를 참조하면, 제2 소스/드레인 층(SDL2)을 형성한 후에 제1 포토 레지스트 패턴(PR1)을 제거할 수 있다(S400). 일 예로, 제1 포토 레지스트 패턴(PR1)은 리프트 오프(lift-off) 공정을 통해 제거될 수 있고, 리프트 오프(lift-off) 공정은 기판 상에 분해제를 도포하여 제1 포토 레지스트 패턴(PR1)을 용해시키는 것을 포함할 수 있다. 제1 포토 레지스트 패턴(PR1)이 제거되며, 제1 포토 레지스트 패턴(PR1)의 상면 상의 제2 소스/드레인 층(SDL 2)도 함께 제거될 수 있고, 제1 소스/드레인 전극(SD1)의 상면이 노출될 수 있다. 제1 포토 레지스트 패턴(PR1) 상의 제2 소스/드레인 층(SDL2)을 제거하여, 채널 층(CH) 및 버퍼 층 상에 제2 소스/드레인 층(SDL2)의 일 부가 잔존할 수 있다. 도 2, 도 15, 및 도 16을 참조하면, 제2 소스/드레인 층(SDL2)의 일부를 패터닝하여 제2 소스/드레인 전극(SD 2)을 형성할 수 있다(S400). 제2 소스/드레인 층(SDL2)의 식각은 제1 소스/드레인 전극(SD1), 채널 층(CH), 및 제2 소스/드레인 층(SDL2) 일부의 상면에 포토 레지스트를 도포하는 것, 포토 레지스트에 광을 조사하고 현상하 여 패터닝 하는 것, 제2 소스/드레인 층(SDL2)의 일부를 식각하는 것, 및 포토 레지스트를 제거하는 것을 포함 할 수 있다. 제2 소스/드레인 층(SDL2)의 일부를 패터닝하여 형성된 제2 소스/드레인 전극(SD2)은 제1 소스/드레인 전극 (SD1)과 대칭적인 형상을 가질 수 있다. 제2 소스/드레인 전극(SD2)은 제1 소스/드레인 전극(SD1)과 제1 방향 (D1)으로 제1 거리(LT) 만큼 이격될 수 있다. 도 2, 도 17, 및 도 18을 참조하면, 버퍼 층, 채널 층(CH), 및 제1 및 제2 소스/드레인 전극들(SD1, SD2) 상에 게이트 절연막(GI) 및 게이트 전극 층(GEL)이 순차적으로 증착될 수 있다(S500). 일 예로, 게이트 절연막 (GI) 및 게이트 전극 층(GEL)의 증착은 물리 기상 증착(Physical Vapor Deposition), 화학 기상 증착(Chemical Vapor Deposition), 원자 층 증착(Atomic Layer Deposition), 또는 전자빔 증착 공정 중 하나일 수 있다. 게이 트 절연막(GI) 및 게이트 전극 층(GEL) 각각은 실질적으로 균일한 두께로 증착될 수 있다. 게이트 전극 층(GE L)은 금속 물질을 포함할 수 있다. 일 예로, 상기 금속 물질은 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 탄탈럼 (Ta), 니켈(Ni), 금(Au), 은(Ag), 알루미늄(Al), 플래티넘(Pt), 텅스텐(W), 티타늄 나이트라이드(TiN), 또는 이들의 조합 중 적어도 하나를 포함할 수 있다. 도 2, 도 19, 및 도 20을 참조하면, 게이트 전극 층(GEL)이 증착된 후에, 포토 레지스트를 도포하여 제2 포토 레지스트 층(PRL2)을 형성할 수 있다(S600). 제2 포토 레지스트 층(PRL2)은, 예컨대, 스핀 코팅(spin coating), 슬릿 코팅(slit coating), 또는 슬릿 앤 스핀 코팅(slit and spin coating) 공정을 이용하여 형성될 수 있다. 일 예로, 포토 레지스트는 네거티브 포토 레지스트(negative-type photoresist)를 포함할 수 있다. 일 예로, 포토 레지스트는 폴리머(polymer), 광산발생제(Photo acid generator), 및 용매를 포함할 수 있다. 도 2, 도 21, 및 도 22를 참조하면, 제2 포토 레지스트 층(PRL2)을 평탄화 하여 제2 포토 레지스트 패턴(PR2)을 형성할 수 있다(S600). 일 예로, 평탄화 공정은 CMP(Chemical Mechanical Planarization) 공정이 이용될 수 있 다. 평탄화 공정을 수행하여 게이트 전극 층(GEL) 상면의 일부가 노출될 수 있다. 제2 포토 레지스트 패턴(PR 2)의 상면은 게이트 전극 층(GEL) 최상단의 면과 동일한 레벨에 위치할 수 있다. 도 2, 도 23, 및 도 24를 참조하면, 상면이 노출된 게이트 전극 층(GEL)을 식각하여 게이트 절연막(GI) 상면의 일부를 노출시키는 게이트 전극 패턴(GEP)을 형성할 수 있다(S700). 일 예로, 게이트 전극 층(GEL)의 식각은 습 식 식각 공정 또는 건식 식각 공정을 포함할 수 있다. 게이트 절연막(GI) 최상단의 면과 인접하는 게이트 전극 층(GEL)을 식각하여, 게이트 절연막(GI)과 제2 포토 레지스트 패턴(PR2) 사이에 게이트 전극 패턴(GEP)이 잔존 할 수 있다. 도 2, 도 25, 및 도 26을 참조하면, 게이트 절연막(GI) 최상단의 면과 인접하는 게이트 전극 층(GEL)을 식각한 후에, 제2 포토 레지스트 패턴(PR2)을 제거할 수 있다(S800). 제2 포토 레지스트 패턴(PR2)의 제거는 애싱 또는 스트립 공정을 통해 이루어질 수 있다. 제2 포토 레지스트 패턴(PR2)을 제거하여 게이트 전극 패턴(GEP)의 상면 이 노출될 수 있다. 도 2, 도 27, 및 도 28을 참조하면, 제2 포토 레지스트 층(PRL2)을 제거한 후에, 게이트 전극 패턴(GEP, 도 26 참조)의 일부를 식각하여 게이트 전극(GE)을 형성할 수 있다(S900). 게이트 전극 패턴(GEP, 도 26 참조)의 일부 는 채널 층(CH)과 수직적으로 중첩되지 않는 부분 및 게이트 절연막(GI) 최상단의 면 보다 높게 형성된 부분들일 수 있다. 게이트 전극 패턴(GEP, 도 26 참조)의 일부를 식각하는 공정은, 제1 및 제2 소스/드레인 전극들(SD1, SD2) 사이 의 채널 층(CH)과 수직적으로 중첩하는 부분에 포토 레지스트를 도포하는 것, 포토 레지스트에 광을 조사하고 현상하여 패터닝 하는 것, 게이트 전극 패턴(GEP, 도 26 참조)의 일부를 식각하는 것, 및 포토 레지스트를 제거 하는 것을 포함할 수 있다. 식각 공정은 습식 식각 공정 또는 건식 식각 공정을 포함할 수 있다. 일 예로, 식각 공정에 앞서, 게이트 전극 패턴(GEP, 도 26 참조) 최상단의 면과 게이트 절연막(GI) 최상단의 면이 실질적으로 동일한 레벨을 가질 때까지 평탄화 하는 공정이 선행될 수 있다. 식각 공정으로 형성된 게이트 전극(GE)은 제1 방향(D1) 및 제3 방향(D3)으로 자른 단면에서, U자 형태를 가질 수 있다. 게이트 전극(GE) 최상단의 면과 게이트 절연막(GI) 최상단의 면은 실질적으로 동일한 레벨에 위치할 수 있다. 도 2, 도 29, 및 도 30을 참조하면, 게이트 전극(GE)을 형성한 후에, 게이트 전극(GE) 및 게이트 절연막(GI) 상 에 층간 절연막을 증착할 수 있다(S1000). 층간 절연막을 증착한 후, 평탄화 공정을 통해 층간 절연 막의 상면은 기판의 상면과 나란해질 수 있다."}
{"patent_id": "10-2024-0089798", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식 을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정 적이 아닌 것으로 이해해야만 한다."}
{"patent_id": "10-2024-0089798", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터를 나타낸 단면도이다. 도 2는 본 발명의 실시예들에 따른 박막 트랜지스터의 제조방법을 나타내는 순서도이다. 도 3, 도 5, 도 7, 도 9, 도 11, 도 13, 도 15, 도 17, 도 19, 도 21, 도 23, 도 25, 도 27, 및 도 29는 본 발 명의 실시예들에 따른 박막 트랜지스터의 제조방법을 나타내는 평면도들이다. 도 4, 도 6, 도 8, 도 10, 도 12, 도 14, 도 16, 도 18, 도 20, 도 22, 도 24, 도 26, 도 28, 및 도 30은 본 발명의 실시예들에 따른 박막 트랜지스터의 제조방법을 나타내는 단면도들이다."}
