../src/rtl/gen_en.v
../src/rtl/rx.v
../src/rtl/tx.v
../src/rtl/uart.v
../src/rtl/decorder.v
//
../src/rtl/alu.v
../src/rtl/divider_u.v
../src/rtl/mul_s.v
../src/rtl/mul_u.v

../src/rtl/top.v
//
../testbench/testbench.v

//../src/rtl/.v