# üéÆ LogicGame ‚Äì Rapport VHDL

**Auteurs :**  
Corentin KERVAGORET ‚Ä¢ Arnaud GRIVEL ‚Ä¢ Mathias BENOIT

---

## üóÇÔ∏è Sommaire

### üß© C≈ìur de contr√¥leur

1. [1Ô∏è‚É£ R√©alisation d'un ALU](#1Ô∏è‚É£-r√©alisation-dun-alu)
2. [2Ô∏è‚É£ Buffers de commande et de donn√©es](#2Ô∏è‚É£-buffers-de-commande-et-de-donn√©es)
3. [3Ô∏è‚É£ R√©alisation de l‚Äôinterconnexion](#3Ô∏è‚É£-r√©alisation-de-linterconnexion)
4. [4Ô∏è‚É£ M√©moire d'instructions](#4Ô∏è‚É£-m√©moire-dinstructions)

### üéÆ Le jeu

5. [5Ô∏è‚É£ Minuteur](#5Ô∏è‚É£-minuteur)
6. [6Ô∏è‚É£ Compteur de score](#6Ô∏è‚É£-compteur-de-score)
7. [7Ô∏è‚É£ V√©rificateur de r√©ponse](#7Ô∏è‚É£-v√©rificateur-de-r√©ponse)
8. [8Ô∏è‚É£ G√©n√©rateur pseudo-al√©atoire (LFSR)](#8Ô∏è‚É£-g√©n√©rateur-pseudo-al√©atoire-lfsr)
9. [9Ô∏è‚É£ Contr√¥leur principal (FSM)](#9Ô∏è‚É£-contr√¥leur-principal-fsm)

10. [Vivado : Installation et Test de l‚ÄôALU](#vivado--installation-et-test-de-lalu)

---

## üìù Introduction

Ce projet consiste √† r√©aliser un mini-jeu de type **Megamind** sur la carte **ARTY A7** en utilisant les huit LEDs du microcontr√¥leur.

![Carte ARTY A7](./img/71YKkVSeLqL.webp)

---

## üöÄ D√©marrage rapide

### Pr√©requis

- **Windows 10/11 avec WSL** (Windows Subsystem for Linux)
- **VS Code** avec l‚Äôextension Remote - WSL
- **GHDL** install√© sous WSL (`sudo apt install ghdl gtkwave`)
- **Vivado** (pour la synth√®se sur carte, voir plus bas)

### Installation et simulation sous WSL/VS Code

1. **Clone le d√©p√¥t**‚ÄØ:

   ```bash
   git clone https://github.com/Corentin-k/VHDL-LogiGame.git
   cd VHDL-LogiGame
   ```

2. **Simule un module avec le script fourni**‚ÄØ:

   - Dans le dossier racine du projet.
   - Lancer‚ÄØ:

     ```bash
     ./run_vhdl.sh nom_module
     ```

     Par exemple pour tester le v√©rificateur de r√©sultat‚ÄØ:

     ```bash
     ./run_vhdl.sh verif_resultat
     ```

   - Pour ouvrir automatiquement GTKWave (visualisation des signaux)‚ÄØ:

     ```bash
     ./run_vhdl.sh verif_resultat --g
     ```

---

## 1Ô∏è‚É£ R√©alisation d'un ALU

L'ALU (Arithmetic and Logic Unit) est l'unit√© de calcul du microcontroleur. Il est capable de r√©aliser des op√©rations arithm√©tiques et logiques sur des entiers de 8 bits.
Elle est compos√©e de plusieurs unit√©s fonctionnelles, chacune √©tant responsable d'une op√©ration sp√©cifique. L'ALU est contr√¥l√©e par un signal de s√©lection qui d√©termine quelle op√©ration doit √™tre effectu√©e sur les entr√©es.

### ‚ú® Entit√© `Hearth_UAL`

```vhdl
entity hearth_ual is
    port(
        A        : in  std_logic_vector(3 downto 0);
        B        : in  std_logic_vector(3 downto 0);
        SR_IN_L  : in  std_logic;                    -- bit de retenue d'entr√©e pour d√©calage √† droite
        SR_IN_R  : in  std_logic;                    -- bit de retenue d'entr√©e pour d√©calage √† gauche et addition

        SEL_FCT  : in  std_logic_vector(3 downto 0); -- SEL_FCT est le code de la fonction √† r√©aliser

        SR_OUT_L : out std_logic;                    -- bit de retenue de sortie gauche
        SR_OUT_R : out std_logic;                    -- bit de retenue de sortie droite
        S        : out std_logic_vector(7 downto 0)   -- r√©sultat ALU 8 bits
    );
end hearth_ual;
```

L'ALU est capable de r√©aliser les op√©rations suivantes :

| Code | Op√©ration           |
| ---- | ------------------- |
| 0000 | nop                 |
| 0001 | A                   |
| 0010 | B                   |
| 0011 | not A               |
| 0100 | not B               |
| 0101 | A and B             |
| 0110 | A or B              |
| 0111 | A xor B             |
| 1000 | D√©calage √† droite A |
| 1001 | D√©calage √† gauche A |
| 1010 | D√©calage √† droite B |
| 1011 | D√©calage √† gauche B |
| 1100 | A+B avec retenue    |
| 1101 | A+B                 |
| 1110 | A-B                 |
| 1111 | A\*B                |

### üõ†Ô∏è Variables internes

On a √©galement cr√©√© des variables internes pour :

- √âtendre A et B de 4 √† 8‚ÄØbits (grand_A, grand_B)

- Stocker les retenues d‚Äôentr√©e et de sortie (carry_in_left, carry_out_right, etc.)

- Construire le r√©sultat 8‚ÄØbits (resultat)

```vhdl
 -- Variables internes
        variable grand_A         : std_logic_vector(7 downto 0);
        variable grand_B         : std_logic_vector(7 downto 0);
        variable carry_in_left   : std_logic;
        variable carry_in_right  : std_logic;
        variable carry_out_left  : std_logic;
        variable carry_out_right : std_logic;
        variable resultat        : std_logic_vector(7 downto 0);
```

## üß™ Test de l'ALU

Pour valider le bon fonctionnement de l‚ÄôALU, nous avons d√©velopp√© un [testbench](./ual/ual_testbench.vhd) VHDL complet.
Pour ce faire nous avons utilis√© des proc√©dures en VHDL pour balayer toutes les combinaisons possibles de l'ALU : `display_case(name:string)` et `test_case(name:string)`

```vhdl
procedure display_case(name : string) is
begin
    report "Test: " & name & " | A=" & integer'image(to_integer(unsigned(A_sim))) &
            " B=" & integer'image(to_integer(unsigned(B_sim))) &
            " SR_IN_L=" & std_logic'image(SR_IN_L_sim) &
            " SR_IN_R=" & std_logic'image(SR_IN_R_sim) &
            " SEL_FCT=" & integer'image(to_integer(unsigned(SEL_sim))) &
            " S=" & integer'image(to_integer(unsigned(S_sim))) &
            " SR_OUT_L=" & std_logic'image(SR_OUT_L_sim) &
            " SR_OUT_R=" & std_logic'image(SR_OUT_R_sim);
end procedure;
```

```vhdl
procedure test_case(
    signal_name : string;
    sel_val     : std_logic_vector(3 downto 0);
    a_val, b_val : std_logic_vector(3 downto 0);
    sr_in_l, sr_in_r : std_logic;
    expected_S  : std_logic_vector(7 downto 0);
    expected_L, expected_R : std_logic := '0'
) is
begin
    SEL_sim <= sel_val;
    A_sim <= a_val;
    B_sim <= b_val;
    SR_IN_L_sim <= sr_in_l;
    SR_IN_R_sim <= sr_in_r;
    wait for 10 ns;
    display_case(signal_name);
    assert S_s = expected_S report signal_name & ": S incorrect" severity error;
    assert SR_OUT_L_s = expected_L report signal_name & ": SR_OUT_L incorrect" severity error;
    assert SR_OUT_R_s = expected_R report signal_name & ": SR_OUT_R incorrect" severity error;
end procedure;
```

![testbench](./img/ual_testbench.png)

Ici nous avons un exemple de test de l'ALU :
sel_s = "0110" se qui correspond √† l'op√©ration A or B. On peut voir que le r√©sultat est bien le bon. A vaut 4 soit 0100 et B vaut 3 soit 0011. Le r√©sultat est donc 0111 soit 7.

Ou directement par les asserts :

```bash
ghdl -r --std=08 --ieee=synopsys ual_testbench --wave=ual_testbench.ghw
hearth_ual_testbench.vhd:50:13:@10ns:(report note): Test: NOP | A=0 B=0 SR_IN_L='0' SR_IN_R='0' SEL_FCT=0 S=0 SR_OUT_L='0' SR_OUT_R='0'
hearth_ual_testbench.vhd:50:13:@20ns:(report note): Test: S=A | A=2 B=0 SR_IN_L='0' SR_IN_R='0' SEL_FCT=1 S=2 SR_OUT_L='0' SR_OUT_R='0'
hearth_ual_testbench.vhd:50:13:@30ns:(report note): Test: S=B | A=0 B=3 SR_IN_L='0' SR_IN_R='0' SEL_FCT=2 S=3 SR_OUT_L='0' SR_OUT_R='0'
R='0'
hearth_ual_testbench.vhd:50:13:@60ns:(report note): Test: S=A and B | A=6 B=5 SR_IN_L='0' SR_IN_R='0' SEL_FCT=5 S=4 SR_OUT_L='0' SR_OUT_R='0'
hearth_ual_testbench.vhd:50:13:@70ns:(report note): Test: S=A or B | A=4 B=3 SR_IN_L='0' SR_IN_R='0' SEL_FCT=6 S=7 SR_OUT_L='0' SR_OUT_R='0'
hearth_ual_testbench.vhd:50:13:@80ns:(report note): Test: S=A xor B | A=7 B=2 SR_IN_L='0' SR_IN_R='0' SEL_FCT=7 S=5 SR_OUT_L='0' SR_OUT_R='0'
hearth_ual_testbench.vhd:50:13:@90ns:(report note): Test: Shift droit A | A=10 B=0 SR_IN_L='1' SR_IN_R='0' SEL_FCT=8 S=13 SR_OUT_L='0' SR_OUT_R='0'
hearth_ual_testbench.vhd:50:13:@100ns:(report note): Test: Shift gauche A | A=12 B=0 SR_IN_L='0' SR_IN_R='1' SEL_FCT=9 S=9 SR_OUT_L='1' SR_OUT_R='0'
hearth_ual_testbench.vhd:50:13:@110ns:(report note): Test: Shift droit B | A=0 B=6 SR_IN_L='1' SR_IN_R='0' SEL_FCT=10 S=11 SR_OUT_L='0' SR_OUT_R='0'
hearth_ual_testbench.vhd:50:13:@120ns:(report note): Test: Shift gauche B | A=0 B=3 SR_IN_L='0' SR_IN_R='1' SEL_FCT=11 S=7 SR_OUT_L='0' SR_OUT_R='0'
hearth_ual_testbench.vhd:50:13:@130ns:(report note): Test: Addition A+B+SR_IN_R | A=2 B=3 SR_IN_L='0' SR_IN_R='1' SEL_FCT=12 S=6 SR_OUT_L='0' SR_OUT_R='0'
hearth_ual_testbench.vhd:50:13:@140ns:(report note): Test: Addition A+B | A=4 B=2 SR_IN_L='0' SR_IN_R='0' SEL_FCT=13 S=6 SR_OUT_L='0' SR_OUT_R='0'
hearth_ual_testbench.vhd:50:13:@150ns:(report note): Test: Soustraction A-B | A=7 B=3 SR_IN_L='0' SR_IN_R='0' SEL_FCT=14 S=4 SR_OUT_L='0' SR_OUT_R='0'
hearth_ual_testbench.vhd:110:9:@150ns:(report note): Tous les tests pass√©s avec succ√®s.
```

## üó∫Ô∏è Sch√©ma de l‚ÄôALU

![Schematic ALU](./img/schematic.png)

---

## 2Ô∏è‚É£ Buffers de commande et de donn√©es

### ‚ú® Entit√© `buffer_cmd`

Le buffer de commande permet de m√©moriser les signaux de s√©lection de fonction (`SEL_FCT`) et de routage (`SEL_ROUTE`) √† chaque front montant de l‚Äôhorloge.

```vhdl
entity buffer_cmd is
    port (
        e1        : in  std_logic_vector(3 downto 0);
        reset     : in  std_logic;
        clock     : in  std_logic;
        s1        : out std_logic_vector(3 downto 0)
    );
end buffer_cmd;
```

- **Usage**‚ÄØ: M√©morisation synchrone de SEL_FCT ou SEL_ROUTE.
- **Fonctionnement**‚ÄØ: √Ä chaque front montant de `clock`, si `reset` n'est pas actif, la valeur d'entr√©e `e1` est stock√©e et disponible sur `s1`.

---

### ‚ú® Entit√© `buffer_ual`

Le bufferUAL permet de m√©moriser des donn√©es sur 4 ou 8 bits (pour Buffer_A, Buffer_B, MEM_CACHE_1, MEM_CACHE_2).

```vhdl
entity buffer_ual is
    generic (
        N : integer := 4
    );
    port (
        e1     : in  std_logic_vector(N-1 downto 0);
        reset  : in  std_logic;
        clock  : in  std_logic;
        enable : in  std_logic;
        s1     : out std_logic_vector(N-1 downto 0)
    );
end buffer_ual;
```

- **Usage**‚ÄØ: M√©morisation synchrone de donn√©es (A, B, S, etc.) avec signal d‚Äôactivation `enable`.
- **Fonctionnement**‚ÄØ: √Ä chaque front montant de `clock`, si `enable='1'`, la valeur d'entr√©e `e1` est stock√©e et disponible sur `s1`.

---

## 3Ô∏è‚É£ R√©alisation de l‚Äôinterconnexion

L'interconnexion est responsable de la gestion des donn√©es entre les diff√©rentes unit√©s de l'ALU. Elle permet de s√©lectionner les entr√©es et les sorties des diff√©rentes unit√©s en fonction du signal de s√©lection.

### ‚ú® Entit√© `interconnexion`

```vhdl
entity interconnexion is
    port(
        -- SEL_ROUTE permet de d√©finir le transfert de donn√©es qui sera effectu√© lors du prochain cycle horloge (prochain front montant de l‚Äôhorloge).
        SEL_ROUTE : in std_logic_vector(3 downto 0); -- S√©lecteur de route

        A_IN      : in std_logic_vector(3 downto 0); -- Entr√©e A
        B_IN      : in std_logic_vector(3 downto 0); -- Entr√©e B
        S         : in std_logic_vector(7 downto 0); -- Entr√©e S


        MEM_CACHE_1_in: in std_logic_vector(7 downto 0); -- M√©moire cache 1
        MEM_CACHE_1_out_enable : out std_logic; -- Signal d'activation pour MEM_CACHE_1_ou
        MEM_CACHE_1_out : out std_logic_vector(7 downto 0); -- Sortie vers MEM_CACHE_1_out

        MEM_CACHE_2_in : in std_logic_vector(7 downto 0); -- M√©moire cache 2
        MEM_CACHE_2_out_enable : out std_logic; -- Signal d'activation pour MEM_CACHE_2_out_enable
        MEM_CACHE_2_out : out std_logic_vector(7 downto 0); -- Sortie vers MEM_CACHE_2_out

        -- Les m√©moires Buffer_A, Buffer_B permettent de stocker les donn√©es directement li√©es au c≈ìur de l‚ÄôUAL, c'est-√†-dire √† la sous-fonction arithm√©tique et logique.
        -- Elles seront charg√©es (activ√©es sur front montant de l‚Äôentr√©e clk) suivant les valeurs de l‚Äôentr√©e SEL_ROUTE
        Buffer_A  : out std_logic_vector(3 downto 0); -- Sortie vers Buffer A
        Buffer_A_enable : out std_logic; -- Signal d'activation pour Buffer A

        Buffer_B  : out std_logic_vector(3 downto 0); -- Sortie vers Buffer B
        Buffer_B_enable : out std_logic; -- Signal d'activation pour Buffer B

        SEL_OUT : in std_logic_vector(1 downto 0); -- S√©lecteur de sortie
        RES_OUT : out std_logic_vector(7 downto 0) -- Sortie


    );
end interconnexion;
```

### Test de l'interconnexion

> Fichier de test : [interconnexion_testbench.vhd](./interconnexion_testbench.vhd)

```bash
./run_vhdl.sh interconnexion
interconnexion_testbench.vhd:86:9:@10ns:(report note): A_IN = 10 Buffer_A: 10
interconnexion_testbench.vhd:93:9:@20ns:(report note): S = 1 MEM_CACHE_1_out: 1
interconnexion_testbench.vhd:102:9:@30ns:(report note): S = 3 RES_OUT: 3
```

### üîÑ Op√©rations possibles

L'interconnexion permet ainsi de r√©aliser les op√©rations suivantes :

- **A -> Buffer_A**
- **MEM_CACHE_1 -> Buffer_A** (4 bits de poids faible)
- **MEM_CACHE_1 -> Buffer_A** (4 bits de poids fort)
- **MEM_CACHE_2 -> Buffer_A** (4 bits de poids faible)
- **MEM*CACHE_2 -> Buffer***A (4 bits de poids fort)
- **S -> Buffer_A** (4 bits de poids faible)
- **S -> Buffer_A** (4 bits de poids fort)

- **B -> Buffer_B**
- **MEM_CACHE_1 -> Buffer_B** (4 bits de poids faible)
- **MEM_CACHE_1 -> Buffer_B** (4 bits de poids fort)
- **MEM_CACHE_2 -> Buffer_B** (4 bits de poids faible)
- **MEM_CACHE_2 -> Buffer_B** (4 bits de poids fort)
- **S -> Buffer_B** (4 bits de poids faible)
- **S -> Buffer_B** (4 bits de poids fort)

- **S -> MEM_CACHE_1_in**
- **S -> MEM_CACHE_2_in**

---

## 4Ô∏è‚É£ M√©moire d'instructions

### ‚ú® Entit√© `mem_instructions`

La m√©moire d‚Äôinstructions contient le programme √† ex√©cuter (suite d‚Äôinstructions cod√©es sur 10 bits).

```vhdl
entity mem_instructions is
    port (
        clk         : in  std_logic;
        reset       : in  std_logic;
        instruction : in  unsigned(6 downto 0); -- Adresse (7 bits)
        donnee      : out std_logic_vector(9 downto 0) -- Instruction lue
    );
end mem_instructions;
```

**Fonctionnement**‚ÄØ: √Ä chaque front montant de `clk`, l‚Äôinstruction √† l‚Äôadresse `instruction` est plac√©e sur `donnee`.

### Test de la m√©moire d'instructions

> Fichier de test : [mem_instructions_testbench.vhd](./mem_instructions_testbench.vhd)

```bash
coco@MSI:/mnt/c/Users/ckerv/OneDrive - Efrei/EFREI/L3/Semestre 6/VHDL2/mem_instructions$ ./mem.sh
mem_instructions_testbench.vhd:225:9:@47ns:(report note): RES_OUT = 6
mem_instructions_testbench.vhd:245:5:@147ns:(report note): RES_OUT (A+B xnor A) = 2
mem_instructions_testbench.vhd:260:5:@237ns:(report note): RES_OUT (A0 and B1) or (A1 and B0) = 1
```

![R√©sultats de la simulation](./img/mem_instructions_testbench.png)

---

## 5Ô∏è‚É£ Minuteur

Le module **minuteur** permet de g√©rer le temps imparti pour r√©pondre √† chaque question.

### ‚ú® Entit√© `Minuteur`

```vhdl
entity Minuteur is
    port (
        clk      : in std_logic;
        reset    : in std_logic;
        start    : in std_logic;
        sw_level : in std_logic_vector(1 downto 0);
        time_out : out std_logic
    );
end Minuteur;
```

- Le temps de r√©ponse d√©pend de `sw_level` (niveau de difficult√©).
- Le signal `time_out` passe √† '1' lorsque le temps est √©coul√©.

---

## 6Ô∏è‚É£ Compteur de score

Le module **score_compteur** g√®re le score du joueur.

### ‚ú® Entit√© `score_compteur`

```vhdl
entity score_compteur is
    port (
        clk       : in  std_logic; -- horloge syst√®me
        reset     : in  std_logic; --remise √† z√©ro du score
        valid_hit : in  std_logic; -- indiquant la r√©ussite (1) ou l‚Äô√©chec (0)
        score     : out std_logic_vector(3 downto 0); -- score courant cod√© sur 4 bits
        game_over : out std_logic -- signal indiquant la fin du jeu
    );
end score_compteur;
```

- Le score s‚Äôincr√©mente √† chaque bonne r√©ponse (`valid_hit = '1'`).
- `game_over` passe √† '1' lorsque le score atteint 15.

---

## 7Ô∏è‚É£ V√©rificateur de r√©ponse

Le module **verif_resultat** valide si le joueur a appuy√© sur le bon bouton dans le temps imparti.

### ‚ú® Entit√© `verif_resultat`

```vhdl
entity verif_resultat is
    port (
        clk       : in  std_logic; -- horloge syst√®me
        reset     : in  std_logic; -- r√©initialisation du module
        timeout   : in  std_logic; -- signal de fin de d√©lai
        led_color : in  std_logic_vector(2 downto 0); -- couleur affich√©e sur LD3 (3 bits, R=100, G=010, B=001)
        btn_r     : in  std_logic; -- boutons de r√©ponse (BTN1, BTN2, BTN3)
        btn_g     : in  std_logic;
        btn_b     : in  std_logic;
        valid_hit : out std_logic -- passe √† '1' si la bonne r√©ponse a √©t√© donn√©e dans les temps
    );
end verif_resultat;
```

- `valid_hit` passe √† '1' uniquement si le bon bouton est press√© avant le timeout.
- Un seul appui est comptabilis√© par round.

---

## 8Ô∏è‚É£ G√©n√©rateur pseudo-al√©atoire (LFSR)

Le module **LFSR** (Linear Feedback Shift Register) g√©n√®re une s√©quence pseudo-al√©atoire de 4 bits, utilis√©e pour le choix al√©atoire des couleurs.

### ‚ú® Entit√© `lfsr`

```vhdl
entity lfsr is
    port(
        CLK100MHZ : in std_logic;  -- horloge principale (100 MHz)
        reset : in std_logic;  -- r√©initialisation du registre √† une valeur initiale non nulle ¬´1011¬ª
        enable : in std_logic;  -- active l‚Äô√©volution du LFSR √† chaque front montant
        rnd : out std_logic_vector(3 downto 0)  -- vecteur de 4 bits repr√©sentant la valeur pseudo-al√©atoire courante
    );
end lfsr;
```

- √Ä chaque front montant de l‚Äôhorloge, si `enable='1'`, la sortie `rnd` change selon le polyn√¥me X‚Å¥ + X¬≥ + 1.
- La valeur initiale est fix√©e √† `"1011"` pour √©viter la s√©quence nulle.

## 9Ô∏è‚É£ Contr√¥leur principal (FSM)

Le module **FSM** (Finite State Machine) orchestre l‚Äôensemble du jeu LogiGame‚ÄØ: il g√®re la g√©n√©ration du stimulus, le lancement du timer, la v√©rification de la r√©ponse, l‚Äôincr√©mentation du score et la d√©tection de la fin de partie.

### ‚ú® Entit√© `fsm`

```vhdl
entity fsm is
    port (
        clk        : in  std_logic; -- horloge syst√®me (100 MHz)
        reset      : in  std_logic; -- remise √† z√©ro globale
        start      : in  std_logic; -- bouton de d√©marrage
        sw_level   : in  std_logic_vector(1 downto 0); -- niveau de difficult√©
        btn_r      : in  std_logic; -- bouton rouge
        btn_g      : in  std_logic; -- bouton vert
        btn_b      : in  std_logic; -- bouton bleu
        led_color  : out std_logic_vector(2 downto 0); -- couleur affich√©e sur LD3
        score      : out std_logic_vector(3 downto 0); -- score courant
        game_over  : out std_logic -- signal de fin de partie
    );
end fsm;
```

- L‚Äô√©tat du jeu √©volue selon un **automate √† √©tats finis**‚ÄØ:
  - **IDLE**‚ÄØ: attente du bouton start
  - **NEW_ROUND**‚ÄØ: g√©n√©ration d‚Äôun nouveau stimulus et lancement du timer
  - **WAIT_RESPONSE**‚ÄØ: attente de la r√©ponse ou du timeout
  - **END_GAME**‚ÄØ: blocage du jeu en cas de d√©faite ou score maximal
- Le FSM pilote les modules internes‚ÄØ: LFSR, minuteur, score_compteur, verif_resultat.

---

## Vivado : Installation et Test de l‚ÄôALU

### üì¶ Installation de Vivado

- Installer **Vivado ML Standard** (minimum requis pour ARTY A7).

![alt text](/img/installationVivado.png)

---

### üèóÔ∏è Cr√©ation du projet

Puis cr√©er un nouveau projet et faire les configurations suivantes :

1. **Cr√©er un projet** :

   - Type : RTL Project
   - Composant : `XC7A35TCSG324-1`
   - Target language : **VHDL**

2. **Ajouter les sources** :
   - Contraintes : `PRJ_24-25_Entite_TopLevel_Constraints.xdc`
   - Design sources :
     - `MCU_PRJ_2025_TopLevel_vide.vhd`
     - **Votre ALU**

Ajoutez votre entit√© ALU en tant que composant dans `MCU_PRJ_2025_TopLevel_vide` :

```vhdl

 -- Ajout de votre entit√© alu en tant que component
    signal My_A,My_B, My_SEL_FCT : std_logic_vector(3 downto 0);
    signal My_SR_IN_R , My_SR_IN_L, My_SR_OUT_L, My_SR_OUT_R: std_logic;
    signal My_S  : std_logic_vector(7 downto 0);
begin
    MyUALCore : Nom_de_votre_entit√©
    Port Map(
        A=>sw,
        B =>sw,
        SR_IN_L => sw(3),
        SR_IN_R=>sw(0),
        S=> My_S,
        SR_OUT_L=>led3_b,
        SR_OUT_R=>led2_b,
        SEL_FCT=>btn
        );

    led <= My_S(7 downto 4);
    led0_g <= My_S(0);  led0_b <='0';
    led1_g <= My_S(1);  led1_b <='0'; led1_r <='0';
    led2_g <= My_S(2);  led2_b <='0';led2_r <='0';
    led3_g <= My_S(3);  led3_b <='0';led3_r <='0';


end MCU_PRJ_2021_TopLevel_Arch;
```
