### **8.2 中斷與直接記憶體存取（DMA）**

#### **中斷（Interrupts）**

中斷是一種由外部設備或內部事件觸發的機制，使得處理器能夠立即停止當前的執行，並轉而處理一個優先級更高的任務。中斷是一種異常事件，當外部設備（例如鍵盤、網絡設備等）或某些內部條件（例如定時器超時、錯誤發生等）發生時，會發送一個中斷信號給處理器，從而觸發中斷處理程式的執行。

中斷的基本操作流程如下：
1. 當中斷信號到來時，處理器會完成當前指令，並保存當前的執行狀態（如寄存器值、程序計數器等）。
2. 處理器根據中斷向量（Interrupt Vector）表找到相應的中斷處理程式，並跳轉到該處理程式。
3. 完成中斷處理後，處理器從中斷之前的狀態恢復，繼續執行原來的程序。

#### **直接記憶體存取（DMA）**

直接記憶體存取（DMA）是一種數據傳輸技術，使外部設備（如硬碟、網絡卡等）能夠直接將數據傳輸到記憶體，或者從記憶體傳輸數據到外部設備，無需經過中央處理器（CPU）。這樣可以大大減少 CPU 的負擔，提高數據傳輸效率。

DMA 的基本流程：
1. DMA 控制器向處理器請求存取記憶體的權限。
2. 當處理器同意後，DMA 控制器直接從外部設備讀取數據，並將其寫入指定的記憶體位置，或者將記憶體中的數據寫入外部設備。
3. 在完成數據傳輸後，DMA 控制器發送中斷信號通知處理器，表示數據傳輸完成。

#### **Verilog 實現：中斷與 DMA 控制器**

下面是用 Verilog 實現的中斷控制器和 DMA 控制器的簡單模型。我們將設計一個簡單的中斷處理系統，並展示如何在中斷處理過程中使用 DMA 技術進行數據傳輸。

##### **Verilog 實現：中斷與 DMA 控制器**

```verilog
module Interrupt_DMA_Controller (
    input clk,                        // 時鐘信號
    input reset,                      // 重置信號
    input [31:0] dma_data_in,         // 從外部設備傳來的數據
    input dma_request,                // DMA 請求信號
    input interrupt_request,          // 中斷請求信號
    output reg [31:0] memory_data,    // 記憶體數據
    output reg dma_ack,               // DMA 傳輸完成確認
    output reg interrupt_ack          // 中斷完成確認
);

    // 模擬記憶體和 DMA 控制器
    reg [31:0] memory [0:255];          // 模擬記憶體空間
    reg [31:0] dma_address;             // DMA 目標記憶體地址
    reg interrupt_pending;              // 中斷是否待處理

    // 模擬中斷處理
    always @(posedge clk or posedge reset) begin
        if (reset) begin
            interrupt_pending <= 0;
            interrupt_ack <= 0;
            dma_ack <= 0;
            dma_address <= 0;
        end else begin
            // 處理中斷
            if (interrupt_request && !interrupt_pending) begin
                interrupt_pending <= 1;
                interrupt_ack <= 1;
                // 在這裡執行中斷服務例程（ISR）
                // 模擬 ISR 完成後，清除中斷狀態
                #5 interrupt_pending <= 0;
                interrupt_ack <= 0;
            end

            // 處理 DMA 請求
            if (dma_request) begin
                dma_ack <= 1;
                dma_address <= 32'h0000_0100;  // 模擬 DMA 傳輸到記憶體位置 0x100
                memory[dma_address] <= dma_data_in; // 把外部設備數據寫入記憶體
                #5 dma_ack <= 0;
            end
        end
    end
endmodule
```

#### **設計說明**

1. **中斷處理：**
   - 當 `interrupt_request` 訊號為高時，表示有中斷請求。控制器會開始中斷處理流程：
     - `interrupt_pending` 旗標標記中斷已經進行處理。
     - `interrupt_ack` 訊號會被設置為高，表示中斷處理正在進行，處理器會開始執行中斷服務例程（ISR）。
     - 在此範例中，我們假設中斷服務完成後會清除 `interrupt_pending` 和 `interrupt_ack`。

2. **DMA 控制：**
   - 當 `dma_request` 訊號為高時，表示外部設備請求 DMA 傳輸數據。
   - `dma_address` 會設置為預定的記憶體位置（此處假設為 `0x100`），並將外部設備提供的數據（`dma_data_in`）寫入這個位置。
   - `dma_ack` 訊號會被設置為高，表示 DMA 傳輸已經開始，並且在數據傳輸完成後清除該訊號。

3. **中斷與 DMA 控制的互動：**
   - 中斷與 DMA 是兩種異常處理機制。在這個範例中，當 DMA 請求發生時，處理器會先處理 DMA 傳輸，然後再處理中斷請求。兩者的處理是異步的，但可以通過設置優先級來進行管理。

#### **總結**

此 Verilog 程式碼展示了如何設計一個簡單的中斷控制器和 DMA 控制器。在這個例子中，我們模擬了基本的中斷處理流程和 DMA 數據傳輸過程，並提供了對應的確認信號。這些技術在現代計算機架構中廣泛應用，用於提高處理效率和減少 CPU 負擔。