Fitter report for EP2C5
Thu Sep 17 00:09:52 2015
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Thu Sep 17 00:09:52 2015     ;
; Quartus II 32-bit Version          ; 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name                      ; EP2C5                                     ;
; Top-level Entity Name              ; EP2C5                                     ;
; Family                             ; Cyclone II                                ;
; Device                             ; EP2C5T144C7                               ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 1,545 / 4,608 ( 34 % )                    ;
;     Total combinational functions  ; 1,529 / 4,608 ( 33 % )                    ;
;     Dedicated logic registers      ; 582 / 4,608 ( 13 % )                      ;
; Total registers                    ; 582                                       ;
; Total pins                         ; 14 / 89 ( 16 % )                          ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                            ;
; Total PLLs                         ; 0 / 2 ( 0 % )                             ;
+------------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C7                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 2.5 V                          ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                            ;
+------------------+----------------+--------------+------------+---------------+----------------+
; Name             ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+------------------+----------------+--------------+------------+---------------+----------------+
; Current Strength ; EP2C5          ;              ; MIDI_IN    ; 8MA           ; QSF Assignment ;
; Current Strength ; EP2C5          ;              ; clk50M     ; 8MA           ; QSF Assignment ;
; Current Strength ; EP2C5          ;              ; key0       ; 8MA           ; QSF Assignment ;
+------------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2129 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2129 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2127    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/FPGA_Projects/fpga-synth(git)/examples/EP2C5/EP2C5.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,545 / 4,608 ( 34 % )    ;
;     -- Combinational with no register       ; 963                       ;
;     -- Register only                        ; 16                        ;
;     -- Combinational with a register        ; 566                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 400                       ;
;     -- 3 input functions                    ; 430                       ;
;     -- <=2 input functions                  ; 699                       ;
;     -- Register only                        ; 16                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 888                       ;
;     -- arithmetic mode                      ; 641                       ;
;                                             ;                           ;
; Total registers*                            ; 582 / 4,851 ( 12 % )      ;
;     -- Dedicated logic registers            ; 582 / 4,608 ( 13 % )      ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 112 / 288 ( 39 % )        ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 14 / 89 ( 16 % )          ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 0 / 26 ( 0 % )            ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )       ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )       ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 1 / 8 ( 13 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 4% / 5% / 3%              ;
; Peak interconnect usage (total/H/V)         ; 5% / 6% / 4%              ;
; Maximum fan-out node                        ; clk50M~clkctrl            ;
; Maximum fan-out                             ; 582                       ;
; Highest non-global fan-out signal           ; powerup_reset:res_gen|rst ;
; Highest non-global fan-out                  ; 185                       ;
; Total fan-out                               ; 5746                      ;
; Average fan-out                             ; 2.69                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1545 / 4608 ( 33 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 963                  ; 0                              ;
;     -- Register only                        ; 16                   ; 0                              ;
;     -- Combinational with a register        ; 566                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 400                  ; 0                              ;
;     -- 3 input functions                    ; 430                  ; 0                              ;
;     -- <=2 input functions                  ; 699                  ; 0                              ;
;     -- Register only                        ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 888                  ; 0                              ;
;     -- arithmetic mode                      ; 641                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 582                  ; 0                              ;
;     -- Dedicated logic registers            ; 582 / 4608 ( 12 % )  ; 0 / 4608 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 112 / 288 ( 38 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 14                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 1 / 10 ( 10 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5746                 ; 0                              ;
;     -- Registered Connections               ; 1856                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 3                    ; 0                              ;
;     -- Output Ports                         ; 11                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; MIDI_IN ; 74    ; 3        ; 28           ; 1            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; clk50M  ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; key0    ; 144   ; 2        ; 1            ; 14           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                         ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; a1   ; 103   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a2   ; 101   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a3   ; 94    ; 3        ; 28           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; a4   ; 93    ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ac1  ; 100   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ac2  ; 99    ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ac3  ; 97    ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ac4  ; 96    ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led0 ; 9     ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led1 ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led2 ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 6 / 19 ( 32 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 23 ( 4 % )  ; 2.5V          ; --           ;
; 3        ; 9 / 23 ( 39 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; led2                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; led1                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; led0                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; clk50M                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 53         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 63         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 75         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; MIDI_IN                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 97         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; a4                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; a3                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; ac4                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; ac3                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; ac2                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; ac1                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; a2                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; a1                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 138        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 154        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; key0                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                        ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; |EP2C5                                    ; 1545 (726)  ; 582 (261)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 14   ; 0            ; 963 (451)    ; 16 (0)            ; 566 (282)        ; |EP2C5                                                                                                                     ;              ;
;    |frqdivmod:divider10|                  ; 95 (65)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (36)      ; 0 (0)             ; 29 (1)           ; |EP2C5|frqdivmod:divider10                                                                                                 ;              ;
;       |lpm_divide:Mod0|                   ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider10|lpm_divide:Mod0                                                                                 ;              ;
;          |lpm_divide_28m:auto_generated|  ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider10|lpm_divide:Mod0|lpm_divide_28m:auto_generated                                                   ;              ;
;             |sign_div_unsign_9nh:divider| ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider10|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider                       ;              ;
;                |alt_u_div_k5f:divider|    ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 14 (14)          ; |EP2C5|frqdivmod:divider10|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider ;              ;
;       |lpm_divide:Mod1|                   ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider10|lpm_divide:Mod1                                                                                 ;              ;
;          |lpm_divide_28m:auto_generated|  ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider10|lpm_divide:Mod1|lpm_divide_28m:auto_generated                                                   ;              ;
;             |sign_div_unsign_9nh:divider| ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider10|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider                       ;              ;
;                |alt_u_div_k5f:divider|    ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 14 (14)          ; |EP2C5|frqdivmod:divider10|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider ;              ;
;    |frqdivmod:divider11|                  ; 47 (32)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (17)      ; 0 (0)             ; 15 (1)           ; |EP2C5|frqdivmod:divider11                                                                                                 ;              ;
;       |lpm_divide:Mod0|                   ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider11|lpm_divide:Mod0                                                                                 ;              ;
;          |lpm_divide_28m:auto_generated|  ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider11|lpm_divide:Mod0|lpm_divide_28m:auto_generated                                                   ;              ;
;             |sign_div_unsign_9nh:divider| ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider11|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider                       ;              ;
;                |alt_u_div_k5f:divider|    ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 14 (14)          ; |EP2C5|frqdivmod:divider11|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider ;              ;
;    |frqdivmod:divider12|                  ; 94 (64)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (35)      ; 0 (0)             ; 29 (1)           ; |EP2C5|frqdivmod:divider12                                                                                                 ;              ;
;       |lpm_divide:Mod0|                   ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider12|lpm_divide:Mod0                                                                                 ;              ;
;          |lpm_divide_28m:auto_generated|  ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider12|lpm_divide:Mod0|lpm_divide_28m:auto_generated                                                   ;              ;
;             |sign_div_unsign_9nh:divider| ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider12|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider                       ;              ;
;                |alt_u_div_k5f:divider|    ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 14 (14)          ; |EP2C5|frqdivmod:divider12|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider ;              ;
;       |lpm_divide:Mod1|                   ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider12|lpm_divide:Mod1                                                                                 ;              ;
;          |lpm_divide_28m:auto_generated|  ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider12|lpm_divide:Mod1|lpm_divide_28m:auto_generated                                                   ;              ;
;             |sign_div_unsign_9nh:divider| ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider12|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider                       ;              ;
;                |alt_u_div_k5f:divider|    ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 14 (14)          ; |EP2C5|frqdivmod:divider12|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider ;              ;
;    |frqdivmod:divider1|                   ; 85 (57)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (30)      ; 0 (0)             ; 27 (1)           ; |EP2C5|frqdivmod:divider1                                                                                                  ;              ;
;       |lpm_divide:Mod0|                   ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider1|lpm_divide:Mod0                                                                                  ;              ;
;          |lpm_divide_08m:auto_generated|  ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider1|lpm_divide:Mod0|lpm_divide_08m:auto_generated                                                    ;              ;
;             |sign_div_unsign_7nh:divider| ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider                        ;              ;
;                |alt_u_div_g5f:divider|    ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 13 (13)          ; |EP2C5|frqdivmod:divider1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider  ;              ;
;       |lpm_divide:Mod1|                   ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider1|lpm_divide:Mod1                                                                                  ;              ;
;          |lpm_divide_08m:auto_generated|  ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider1|lpm_divide:Mod1|lpm_divide_08m:auto_generated                                                    ;              ;
;             |sign_div_unsign_7nh:divider| ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider                        ;              ;
;                |alt_u_div_g5f:divider|    ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 13 (13)          ; |EP2C5|frqdivmod:divider1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider  ;              ;
;    |frqdivmod:divider2|                   ; 36 (25)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (11)      ; 0 (0)             ; 14 (4)           ; |EP2C5|frqdivmod:divider2                                                                                                  ;              ;
;       |lpm_divide:Mod0|                   ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 10 (0)           ; |EP2C5|frqdivmod:divider2|lpm_divide:Mod0                                                                                  ;              ;
;          |lpm_divide_08m:auto_generated|  ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 10 (0)           ; |EP2C5|frqdivmod:divider2|lpm_divide:Mod0|lpm_divide_08m:auto_generated                                                    ;              ;
;             |sign_div_unsign_7nh:divider| ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 10 (0)           ; |EP2C5|frqdivmod:divider2|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider                        ;              ;
;                |alt_u_div_g5f:divider|    ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 10 (10)          ; |EP2C5|frqdivmod:divider2|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider  ;              ;
;    |frqdivmod:divider3|                   ; 43 (29)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (15)      ; 0 (0)             ; 14 (1)           ; |EP2C5|frqdivmod:divider3                                                                                                  ;              ;
;       |lpm_divide:Mod0|                   ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider3|lpm_divide:Mod0                                                                                  ;              ;
;          |lpm_divide_08m:auto_generated|  ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider3|lpm_divide:Mod0|lpm_divide_08m:auto_generated                                                    ;              ;
;             |sign_div_unsign_7nh:divider| ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider3|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider                        ;              ;
;                |alt_u_div_g5f:divider|    ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 13 (13)          ; |EP2C5|frqdivmod:divider3|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider  ;              ;
;    |frqdivmod:divider4|                   ; 87 (59)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (32)      ; 0 (0)             ; 27 (1)           ; |EP2C5|frqdivmod:divider4                                                                                                  ;              ;
;       |lpm_divide:Mod0|                   ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider4|lpm_divide:Mod0                                                                                  ;              ;
;          |lpm_divide_08m:auto_generated|  ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider4|lpm_divide:Mod0|lpm_divide_08m:auto_generated                                                    ;              ;
;             |sign_div_unsign_7nh:divider| ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider4|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider                        ;              ;
;                |alt_u_div_g5f:divider|    ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 13 (13)          ; |EP2C5|frqdivmod:divider4|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider  ;              ;
;       |lpm_divide:Mod1|                   ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider4|lpm_divide:Mod1                                                                                  ;              ;
;          |lpm_divide_08m:auto_generated|  ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider4|lpm_divide:Mod1|lpm_divide_08m:auto_generated                                                    ;              ;
;             |sign_div_unsign_7nh:divider| ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider4|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider                        ;              ;
;                |alt_u_div_g5f:divider|    ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 13 (13)          ; |EP2C5|frqdivmod:divider4|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider  ;              ;
;    |frqdivmod:divider5|                   ; 41 (28)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (14)      ; 0 (0)             ; 14 (2)           ; |EP2C5|frqdivmod:divider5                                                                                                  ;              ;
;       |lpm_divide:Mod0|                   ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 12 (0)           ; |EP2C5|frqdivmod:divider5|lpm_divide:Mod0                                                                                  ;              ;
;          |lpm_divide_08m:auto_generated|  ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 12 (0)           ; |EP2C5|frqdivmod:divider5|lpm_divide:Mod0|lpm_divide_08m:auto_generated                                                    ;              ;
;             |sign_div_unsign_7nh:divider| ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 12 (0)           ; |EP2C5|frqdivmod:divider5|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider                        ;              ;
;                |alt_u_div_g5f:divider|    ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 12 (12)          ; |EP2C5|frqdivmod:divider5|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider  ;              ;
;    |frqdivmod:divider6|                   ; 47 (32)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (17)      ; 0 (0)             ; 15 (1)           ; |EP2C5|frqdivmod:divider6                                                                                                  ;              ;
;       |lpm_divide:Mod0|                   ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider6|lpm_divide:Mod0                                                                                  ;              ;
;          |lpm_divide_28m:auto_generated|  ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider6|lpm_divide:Mod0|lpm_divide_28m:auto_generated                                                    ;              ;
;             |sign_div_unsign_9nh:divider| ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 14 (0)           ; |EP2C5|frqdivmod:divider6|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider                        ;              ;
;                |alt_u_div_k5f:divider|    ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 14 (14)          ; |EP2C5|frqdivmod:divider6|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider  ;              ;
;    |frqdivmod:divider7|                   ; 44 (30)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (15)      ; 0 (0)             ; 15 (2)           ; |EP2C5|frqdivmod:divider7                                                                                                  ;              ;
;       |lpm_divide:Mod0|                   ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider7|lpm_divide:Mod0                                                                                  ;              ;
;          |lpm_divide_28m:auto_generated|  ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider7|lpm_divide:Mod0|lpm_divide_28m:auto_generated                                                    ;              ;
;             |sign_div_unsign_9nh:divider| ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider7|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider                        ;              ;
;                |alt_u_div_k5f:divider|    ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 13 (13)          ; |EP2C5|frqdivmod:divider7|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider  ;              ;
;    |frqdivmod:divider8|                   ; 42 (29)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (14)      ; 0 (0)             ; 15 (3)           ; |EP2C5|frqdivmod:divider8                                                                                                  ;              ;
;       |lpm_divide:Mod0|                   ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 12 (0)           ; |EP2C5|frqdivmod:divider8|lpm_divide:Mod0                                                                                  ;              ;
;          |lpm_divide_28m:auto_generated|  ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 12 (0)           ; |EP2C5|frqdivmod:divider8|lpm_divide:Mod0|lpm_divide_28m:auto_generated                                                    ;              ;
;             |sign_div_unsign_9nh:divider| ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 12 (0)           ; |EP2C5|frqdivmod:divider8|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider                        ;              ;
;                |alt_u_div_k5f:divider|    ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 12 (12)          ; |EP2C5|frqdivmod:divider8|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider  ;              ;
;    |frqdivmod:divider9|                   ; 44 (30)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (15)      ; 0 (0)             ; 15 (2)           ; |EP2C5|frqdivmod:divider9                                                                                                  ;              ;
;       |lpm_divide:Mod0|                   ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider9|lpm_divide:Mod0                                                                                  ;              ;
;          |lpm_divide_28m:auto_generated|  ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider9|lpm_divide:Mod0|lpm_divide_28m:auto_generated                                                    ;              ;
;             |sign_div_unsign_9nh:divider| ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (0)           ; |EP2C5|frqdivmod:divider9|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider                        ;              ;
;                |alt_u_div_k5f:divider|    ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 13 (13)          ; |EP2C5|frqdivmod:divider9|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider  ;              ;
;    |midi_in:midi_in_0|                    ; 105 (35)    ; 71 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (9)       ; 16 (3)            ; 55 (25)          ; |EP2C5|midi_in:midi_in_0                                                                                                   ;              ;
;       |baud_gen:BG|                       ; 37 (37)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 17 (17)          ; |EP2C5|midi_in:midi_in_0|baud_gen:BG                                                                                       ;              ;
;       |uart_rx:URX|                       ; 33 (33)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 13 (13)           ; 15 (15)          ; |EP2C5|midi_in:midi_in_0|uart_rx:URX                                                                                       ;              ;
;    |powerup_reset:res_gen|                ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |EP2C5|powerup_reset:res_gen                                                                                               ;              ;
;    |reg7:C1_reg|                          ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |EP2C5|reg7:C1_reg                                                                                                         ;              ;
;    |reg7:C2_reg|                          ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |EP2C5|reg7:C2_reg                                                                                                         ;              ;
;    |reg7:C3_reg|                          ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |EP2C5|reg7:C3_reg                                                                                                         ;              ;
;    |reg7:C4_reg|                          ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |EP2C5|reg7:C4_reg                                                                                                         ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; led0    ; Output   ; --            ; --            ; --                    ; --  ;
; led1    ; Output   ; --            ; --            ; --                    ; --  ;
; led2    ; Output   ; --            ; --            ; --                    ; --  ;
; a1      ; Output   ; --            ; --            ; --                    ; --  ;
; a2      ; Output   ; --            ; --            ; --                    ; --  ;
; a3      ; Output   ; --            ; --            ; --                    ; --  ;
; a4      ; Output   ; --            ; --            ; --                    ; --  ;
; ac1     ; Output   ; --            ; --            ; --                    ; --  ;
; ac2     ; Output   ; --            ; --            ; --                    ; --  ;
; ac3     ; Output   ; --            ; --            ; --                    ; --  ;
; ac4     ; Output   ; --            ; --            ; --                    ; --  ;
; MIDI_IN ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; clk50M  ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; key0    ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                  ;
+---------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------+-------------------+---------+
; MIDI_IN                                           ;                   ;         ;
;      - midi_in:midi_in_0|uart_rx:URX|in_sync[0]~0 ; 0                 ; 6       ;
;      - led0                                       ; 0                 ; 6       ;
; clk50M                                            ;                   ;         ;
; key0                                              ;                   ;         ;
;      - powerup_reset:res_gen|rst~0                ; 0                 ; 6       ;
;      - powerup_reset:res_gen|tick_timer[3]~1      ; 0                 ; 6       ;
;      - powerup_reset:res_gen|tick_timer[2]~2      ; 0                 ; 6       ;
;      - powerup_reset:res_gen|tick_timer[0]~3      ; 0                 ; 6       ;
;      - powerup_reset:res_gen|tick_timer[1]~4      ; 0                 ; 6       ;
+---------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                     ;
+-------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; C1_lsb                                    ; LCCOMB_X8_Y6_N0    ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; C2_lsb                                    ; LCCOMB_X8_Y6_N26   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; C3_lsb                                    ; LCCOMB_X8_Y6_N12   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; C4_lsb                                    ; LCCOMB_X8_Y6_N22   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NOTE_ON~1                                 ; LCCOMB_X9_Y7_N6    ; 121     ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; always0~0                                 ; LCCOMB_X19_Y9_N6   ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; always10~0                                ; LCCOMB_X19_Y11_N28 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; always11~0                                ; LCCOMB_X22_Y8_N4   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; always1~0                                 ; LCCOMB_X24_Y9_N6   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; always2~0                                 ; LCCOMB_X8_Y12_N30  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; always3~0                                 ; LCCOMB_X14_Y7_N22  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; always4~0                                 ; LCCOMB_X19_Y8_N28  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; always5~0                                 ; LCCOMB_X13_Y11_N22 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; always6~0                                 ; LCCOMB_X18_Y11_N8  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; always7~0                                 ; LCCOMB_X10_Y9_N28  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; always8~0                                 ; LCCOMB_X17_Y12_N22 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; always9~0                                 ; LCCOMB_X13_Y8_N30  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clk50M                                    ; PIN_17             ; 582     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; midi_in:midi_in_0|baud_gen:BG|LessThan0~4 ; LCCOMB_X9_Y4_N8    ; 17      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; midi_in:midi_in_0|baud_gen:BG|ce_16       ; LCFF_X9_Y4_N9      ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; midi_in:midi_in_0|byte1[7]~0              ; LCCOMB_X10_Y7_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; midi_in:midi_in_0|byte2[6]~1              ; LCCOMB_X10_Y7_N28  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; midi_in:midi_in_0|byte3[6]~0              ; LCCOMB_X9_Y5_N0    ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; midi_in:midi_in_0|uart_rx:URX|always3~0   ; LCCOMB_X8_Y7_N24   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; midi_in:midi_in_0|uart_rx:URX|always5~1   ; LCCOMB_X8_Y7_N0    ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; midi_in:midi_in_0|uart_rx:URX|new_rx_data ; LCFF_X8_Y7_N1      ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; midi_in:midi_in_0|uart_rx:URX|rx_busy     ; LCFF_X8_Y7_N27     ; 11      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; powerup_reset:res_gen|rst                 ; LCFF_X9_Y7_N5      ; 185     ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                       ;
+--------+----------+---------+----------------------+------------------+---------------------------+
; Name   ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+----------+---------+----------------------+------------------+---------------------------+
; clk50M ; PIN_17   ; 582     ; Global Clock         ; GCLK2            ; --                        ;
+--------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                             ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; powerup_reset:res_gen|rst                                                                                                                        ; 185     ;
; NOTE_ON~1                                                                                                                                        ; 121     ;
; midi_in:midi_in_0|midi_command_ready                                                                                                             ; 27      ;
; midi_in:midi_in_0|note~1                                                                                                                         ; 21      ;
; midi_in:midi_in_0|byte1[7]                                                                                                                       ; 19      ;
; midi_in:midi_in_0|byte1[6]                                                                                                                       ; 18      ;
; midi_in:midi_in_0|baud_gen:BG|LessThan0~4                                                                                                        ; 17      ;
; midi_in:midi_in_0|byte2[3]                                                                                                                       ; 17      ;
; midi_in:midi_in_0|byte2[1]                                                                                                                       ; 17      ;
; keys~169                                                                                                                                         ; 16      ;
; keys~8                                                                                                                                           ; 16      ;
; keys~13                                                                                                                                          ; 15      ;
; keys~6                                                                                                                                           ; 15      ;
; midi_in:midi_in_0|msb~0                                                                                                                          ; 14      ;
; frqdivmod:divider10|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|op_4~28                      ; 14      ;
; frqdivmod:divider10|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|op_4~28                      ; 14      ;
; frqdivmod:divider11|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~26 ; 14      ;
; frqdivmod:divider12|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|op_4~28                      ; 14      ;
; frqdivmod:divider12|lpm_divide:Mod1|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|op_4~28                      ; 14      ;
; frqdivmod:divider6|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~26  ; 14      ;
; midi_in:midi_in_0|uart_rx:URX|rx_data[7]                                                                                                         ; 13      ;
; midi_in:midi_in_0|rcv_state.00000000                                                                                                             ; 13      ;
; midi_in:midi_in_0|byte2[0]                                                                                                                       ; 13      ;
; frqdivmod:divider1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|op_3~26                       ; 13      ;
; frqdivmod:divider1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|op_3~26                       ; 13      ;
; frqdivmod:divider3|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[13]~24  ; 13      ;
; frqdivmod:divider4|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|op_3~26                       ; 13      ;
; frqdivmod:divider4|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|op_3~26                       ; 13      ;
; frqdivmod:divider7|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~24  ; 13      ;
; frqdivmod:divider9|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~24  ; 13      ;
; keys~23                                                                                                                                          ; 12      ;
; keys~14                                                                                                                                          ; 12      ;
; keys~9                                                                                                                                           ; 12      ;
; frqdivmod:divider5|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[13]~22  ; 12      ;
; frqdivmod:divider8|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~22  ; 12      ;
; midi_in:midi_in_0|uart_rx:URX|rx_busy                                                                                                            ; 11      ;
; keys~4                                                                                                                                           ; 11      ;
; always0~0                                                                                                                                        ; 10      ;
; keys~18                                                                                                                                          ; 10      ;
; always4~0                                                                                                                                        ; 10      ;
; midi_in:midi_in_0|byte2[5]                                                                                                                       ; 10      ;
; frqdivmod:divider2|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[13]~18  ; 10      ;
; midi_in:midi_in_0|uart_rx:URX|always3~0                                                                                                          ; 9       ;
; midi_in:midi_in_0|uart_rx:URX|always5~1                                                                                                          ; 9       ;
; always2~0                                                                                                                                        ; 9       ;
; always1~0                                                                                                                                        ; 9       ;
; always11~0                                                                                                                                       ; 9       ;
; always10~0                                                                                                                                       ; 9       ;
; always9~0                                                                                                                                        ; 9       ;
; always8~0                                                                                                                                        ; 9       ;
; keys~19                                                                                                                                          ; 9       ;
; always7~0                                                                                                                                        ; 9       ;
; always6~0                                                                                                                                        ; 9       ;
; always5~0                                                                                                                                        ; 9       ;
; always3~0                                                                                                                                        ; 9       ;
; midi_in:midi_in_0|byte2[4]                                                                                                                       ; 9       ;
; Decoder0~296                                                                                                                                     ; 8       ;
; Decoder0~294                                                                                                                                     ; 8       ;
; Decoder0~289                                                                                                                                     ; 8       ;
; Decoder0~286                                                                                                                                     ; 8       ;
; Decoder0~285                                                                                                                                     ; 8       ;
; midi_in:midi_in_0|byte1[7]~0                                                                                                                     ; 8       ;
; midi_in:midi_in_0|byte2[2]                                                                                                                       ; 8       ;
; midi_in:midi_in_0|byte3[6]~0                                                                                                                     ; 7       ;
; midi_in:midi_in_0|byte2[6]~1                                                                                                                     ; 7       ;
; midi_in:midi_in_0|uart_rx:URX|new_rx_data                                                                                                        ; 7       ;
; C4_lsb                                                                                                                                           ; 7       ;
; C3_lsb                                                                                                                                           ; 7       ;
; C2_lsb                                                                                                                                           ; 7       ;
; C1_lsb                                                                                                                                           ; 7       ;
; midi_in:midi_in_0|note~0                                                                                                                         ; 7       ;
; Decoder0~299                                                                                                                                     ; 6       ;
; Decoder0~298                                                                                                                                     ; 6       ;
; Decoder0~297                                                                                                                                     ; 6       ;
; Decoder0~295                                                                                                                                     ; 6       ;
; Decoder0~293                                                                                                                                     ; 6       ;
; Decoder0~292                                                                                                                                     ; 6       ;
; Decoder0~291                                                                                                                                     ; 6       ;
; Decoder0~290                                                                                                                                     ; 6       ;
; Decoder0~288                                                                                                                                     ; 6       ;
; Decoder0~287                                                                                                                                     ; 6       ;
; keys~72                                                                                                                                          ; 6       ;
; keys~42                                                                                                                                          ; 6       ;
; midi_in:midi_in_0|byte1[5]                                                                                                                       ; 6       ;
; pwm_run[0]                                                                                                                                       ; 6       ;
; pwm2_run[5]                                                                                                                                      ; 6       ;
; pwm2_run[4]                                                                                                                                      ; 6       ;
; pwm2_run[6]                                                                                                                                      ; 6       ;
; key0                                                                                                                                             ; 5       ;
; midi_in:midi_in_0|uart_rx:URX|in_sync[1]                                                                                                         ; 5       ;
; midi_in:midi_in_0|uart_rx:URX|count16[0]                                                                                                         ; 5       ;
; midi_in:midi_in_0|baud_gen:BG|ce_16                                                                                                              ; 5       ;
; keys~16                                                                                                                                          ; 5       ;
; keys~5                                                                                                                                           ; 5       ;
; midi_in:midi_in_0|byte1[4]                                                                                                                       ; 5       ;
; pwm2_run[1]                                                                                                                                      ; 5       ;
; pwm2_run[2]                                                                                                                                      ; 5       ;
; pwm2_run[3]                                                                                                                                      ; 5       ;
; Decoder0~82                                                                                                                                      ; 4       ;
; Decoder0~6                                                                                                                                       ; 4       ;
; midi_in:midi_in_0|uart_rx:URX|count16[1]                                                                                                         ; 4       ;
; midi_in:midi_in_0|uart_rx:URX|count16[3]                                                                                                         ; 4       ;
; powerup_reset:res_gen|tick_timer[0]~0                                                                                                            ; 4       ;
; powerup_reset:res_gen|tick_timer[0]                                                                                                              ; 4       ;
; midi_in:midi_in_0|rcv_state.00000001                                                                                                             ; 4       ;
; midi_in:midi_in_0|rcv_state.00000010                                                                                                             ; 4       ;
; midi_in:midi_in_0|lsb[1]~0                                                                                                                       ; 4       ;
; frqdivmod:divider10|pos_cnt[0]                                                                                                                   ; 4       ;
; frqdivmod:divider10|neg_cnt[0]                                                                                                                   ; 4       ;
; frqdivmod:divider11|pos_cnt[0]                                                                                                                   ; 4       ;
; frqdivmod:divider12|pos_cnt[0]                                                                                                                   ; 4       ;
; frqdivmod:divider12|neg_cnt[0]                                                                                                                   ; 4       ;
; frqdivmod:divider3|pos_cnt[0]                                                                                                                    ; 4       ;
; frqdivmod:divider4|pos_cnt[0]                                                                                                                    ; 4       ;
; frqdivmod:divider4|neg_cnt[0]                                                                                                                    ; 4       ;
; frqdivmod:divider6|pos_cnt[0]                                                                                                                    ; 4       ;
; frqdivmod:divider6|pos_cnt[13]                                                                                                                   ; 4       ;
; keys~11                                                                                                                                          ; 4       ;
; rg10[0]                                                                                                                                          ; 4       ;
; rg12[0]                                                                                                                                          ; 4       ;
; rg11[0]                                                                                                                                          ; 4       ;
; rg05[0]                                                                                                                                          ; 4       ;
; rg04[0]                                                                                                                                          ; 4       ;
; rg09[0]                                                                                                                                          ; 4       ;
; rg08[0]                                                                                                                                          ; 4       ;
; rg07[0]                                                                                                                                          ; 4       ;
; rg06[0]                                                                                                                                          ; 4       ;
; rg03[0]                                                                                                                                          ; 4       ;
; rg02[0]                                                                                                                                          ; 4       ;
; rg01[0]                                                                                                                                          ; 4       ;
; rg07[9]                                                                                                                                          ; 4       ;
; keys[14]                                                                                                                                         ; 4       ;
; rg03[9]                                                                                                                                          ; 4       ;
; keys[10]                                                                                                                                         ; 4       ;
; rg04[9]                                                                                                                                          ; 4       ;
; keys[11]                                                                                                                                         ; 4       ;
; keys~170                                                                                                                                         ; 3       ;
; Add21~5                                                                                                                                          ; 3       ;
; Add22~5                                                                                                                                          ; 3       ;
; midi_in:midi_in_0|uart_rx:URX|ce_1_mid~0                                                                                                         ; 3       ;
; midi_in:midi_in_0|uart_rx:URX|count16[2]                                                                                                         ; 3       ;
; frqdivmod:divider1|neg_cnt[0]                                                                                                                    ; 3       ;
; frqdivmod:divider1|pos_cnt[0]                                                                                                                    ; 3       ;
; frqdivmod:divider2|pos_cnt[0]                                                                                                                    ; 3       ;
; frqdivmod:divider5|pos_cnt[0]                                                                                                                    ; 3       ;
; frqdivmod:divider7|pos_cnt[0]                                                                                                                    ; 3       ;
; frqdivmod:divider8|pos_cnt[0]                                                                                                                    ; 3       ;
; frqdivmod:divider9|pos_cnt[0]                                                                                                                    ; 3       ;
; powerup_reset:res_gen|tick_timer[1]                                                                                                              ; 3       ;
; powerup_reset:res_gen|tick_timer[2]                                                                                                              ; 3       ;
; midi_in:midi_in_0|uart_rx:URX|rx_data[4]                                                                                                         ; 3       ;
; midi_in:midi_in_0|uart_rx:URX|rx_data[6]                                                                                                         ; 3       ;
; midi_in:midi_in_0|uart_rx:URX|rx_data[5]                                                                                                         ; 3       ;
; C2_value[0]~6                                                                                                                                    ; 3       ;
; C2_value[1]~5                                                                                                                                    ; 3       ;
; C2_value[2]~4                                                                                                                                    ; 3       ;
; C2_value[3]~3                                                                                                                                    ; 3       ;
; C2_value[4]~2                                                                                                                                    ; 3       ;
; C2_value[5]~1                                                                                                                                    ; 3       ;
; midi_in:midi_in_0|lsb[0]~1                                                                                                                       ; 3       ;
; comb~5                                                                                                                                           ; 3       ;
; C2_value[6]~0                                                                                                                                    ; 3       ;
; keys~159                                                                                                                                         ; 3       ;
; keys~153                                                                                                                                         ; 3       ;
; keys~142                                                                                                                                         ; 3       ;
; keys~130                                                                                                                                         ; 3       ;
; keys~109                                                                                                                                         ; 3       ;
; keys~81                                                                                                                                          ; 3       ;
; keys~76                                                                                                                                          ; 3       ;
; keys~63                                                                                                                                          ; 3       ;
; keys~56                                                                                                                                          ; 3       ;
; keys~47                                                                                                                                          ; 3       ;
; frqdivmod:divider10|s_out~6                                                                                                                      ; 3       ;
; frqdivmod:divider11|LessThan0~4                                                                                                                  ; 3       ;
; frqdivmod:divider12|pos_cnt[13]                                                                                                                  ; 3       ;
; frqdivmod:divider12|neg_cnt[13]                                                                                                                  ; 3       ;
; frqdivmod:divider1|s_out~0                                                                                                                       ; 3       ;
; frqdivmod:divider2|LessThan0~2                                                                                                                   ; 3       ;
; frqdivmod:divider3|LessThan0~3                                                                                                                   ; 3       ;
; frqdivmod:divider4|s_out                                                                                                                         ; 3       ;
; frqdivmod:divider5|LessThan0~3                                                                                                                   ; 3       ;
; frqdivmod:divider6|LessThan0~3                                                                                                                   ; 3       ;
; frqdivmod:divider7|LessThan0~3                                                                                                                   ; 3       ;
; frqdivmod:divider8|pos_cnt[12]                                                                                                                   ; 3       ;
; frqdivmod:divider8|pos_cnt[13]                                                                                                                   ; 3       ;
; frqdivmod:divider9|LessThan0~3                                                                                                                   ; 3       ;
; midi_in:midi_in_0|byte2[6]                                                                                                                       ; 3       ;
; Equal2~0                                                                                                                                         ; 3       ;
; midi_in:midi_in_0|byte1[3]                                                                                                                       ; 3       ;
; NOTE_ON~0                                                                                                                                        ; 3       ;
; Add20~1                                                                                                                                          ; 3       ;
; Add23~1                                                                                                                                          ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[15]                                                                                                        ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[14]                                                                                                        ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[13]                                                                                                        ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[12]                                                                                                        ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[11]                                                                                                        ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[10]                                                                                                        ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[9]                                                                                                         ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[8]                                                                                                         ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[7]                                                                                                         ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[6]                                                                                                         ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[5]                                                                                                         ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[4]                                                                                                         ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[3]                                                                                                         ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[2]                                                                                                         ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[1]                                                                                                         ; 3       ;
; midi_in:midi_in_0|baud_gen:BG|counter[0]                                                                                                         ; 3       ;
; midi_in:midi_in_0|uart_rx:URX|bit_count[3]                                                                                                       ; 3       ;
; keys[125]                                                                                                                                        ; 3       ;
; keys[127]                                                                                                                                        ; 3       ;
; keys[126]                                                                                                                                        ; 3       ;
; keys[120]                                                                                                                                        ; 3       ;
; keys[119]                                                                                                                                        ; 3       ;
; keys[124]                                                                                                                                        ; 3       ;
; keys[123]                                                                                                                                        ; 3       ;
; keys[122]                                                                                                                                        ; 3       ;
; keys[121]                                                                                                                                        ; 3       ;
; rg11[1]                                                                                                                                          ; 3       ;
; keys[114]                                                                                                                                        ; 3       ;
; rg10[1]                                                                                                                                          ; 3       ;
; keys[113]                                                                                                                                        ; 3       ;
; rg09[1]                                                                                                                                          ; 3       ;
; keys[112]                                                                                                                                        ; 3       ;
; rg08[1]                                                                                                                                          ; 3       ;
; keys[111]                                                                                                                                        ; 3       ;
; keys[118]                                                                                                                                        ; 3       ;
; keys[117]                                                                                                                                        ; 3       ;
; keys[116]                                                                                                                                        ; 3       ;
; rg12[1]                                                                                                                                          ; 3       ;
; keys[115]                                                                                                                                        ; 3       ;
; rg03[1]                                                                                                                                          ; 3       ;
; keys[106]                                                                                                                                        ; 3       ;
; rg02[1]                                                                                                                                          ; 3       ;
; keys[105]                                                                                                                                        ; 3       ;
; rg01[1]                                                                                                                                          ; 3       ;
; keys[104]                                                                                                                                        ; 3       ;
; rg12[2]                                                                                                                                          ; 3       ;
; keys[103]                                                                                                                                        ; 3       ;
; rg07[1]                                                                                                                                          ; 3       ;
; keys[110]                                                                                                                                        ; 3       ;
; rg06[1]                                                                                                                                          ; 3       ;
; keys[109]                                                                                                                                        ; 3       ;
; rg05[1]                                                                                                                                          ; 3       ;
; keys[108]                                                                                                                                        ; 3       ;
; rg04[1]                                                                                                                                          ; 3       ;
; keys[107]                                                                                                                                        ; 3       ;
; rg03[2]                                                                                                                                          ; 3       ;
; keys[94]                                                                                                                                         ; 3       ;
; rg02[2]                                                                                                                                          ; 3       ;
; keys[93]                                                                                                                                         ; 3       ;
; rg01[2]                                                                                                                                          ; 3       ;
; keys[92]                                                                                                                                         ; 3       ;
; rg12[3]                                                                                                                                          ; 3       ;
; keys[91]                                                                                                                                         ; 3       ;
; rg11[3]                                                                                                                                          ; 3       ;
; keys[90]                                                                                                                                         ; 3       ;
; rg10[3]                                                                                                                                          ; 3       ;
; keys[89]                                                                                                                                         ; 3       ;
; rg09[3]                                                                                                                                          ; 3       ;
; keys[88]                                                                                                                                         ; 3       ;
; rg08[3]                                                                                                                                          ; 3       ;
; keys[87]                                                                                                                                         ; 3       ;
; rg11[2]                                                                                                                                          ; 3       ;
; keys[102]                                                                                                                                        ; 3       ;
; rg10[2]                                                                                                                                          ; 3       ;
; keys[101]                                                                                                                                        ; 3       ;
; rg09[2]                                                                                                                                          ; 3       ;
; keys[100]                                                                                                                                        ; 3       ;
; rg08[2]                                                                                                                                          ; 3       ;
; keys[99]                                                                                                                                         ; 3       ;
; rg07[2]                                                                                                                                          ; 3       ;
; keys[98]                                                                                                                                         ; 3       ;
; rg06[2]                                                                                                                                          ; 3       ;
; keys[97]                                                                                                                                         ; 3       ;
; rg05[2]                                                                                                                                          ; 3       ;
; keys[96]                                                                                                                                         ; 3       ;
; rg04[2]                                                                                                                                          ; 3       ;
; keys[95]                                                                                                                                         ; 3       ;
; rg11[4]                                                                                                                                          ; 3       ;
; keys[78]                                                                                                                                         ; 3       ;
; rg10[4]                                                                                                                                          ; 3       ;
; keys[77]                                                                                                                                         ; 3       ;
; rg09[4]                                                                                                                                          ; 3       ;
; keys[76]                                                                                                                                         ; 3       ;
; rg08[4]                                                                                                                                          ; 3       ;
; keys[75]                                                                                                                                         ; 3       ;
; rg07[4]                                                                                                                                          ; 3       ;
; keys[74]                                                                                                                                         ; 3       ;
; rg06[4]                                                                                                                                          ; 3       ;
; keys[73]                                                                                                                                         ; 3       ;
; rg05[4]                                                                                                                                          ; 3       ;
; keys[72]                                                                                                                                         ; 3       ;
; rg04[4]                                                                                                                                          ; 3       ;
; keys[71]                                                                                                                                         ; 3       ;
; rg07[3]                                                                                                                                          ; 3       ;
; keys[86]                                                                                                                                         ; 3       ;
; rg06[3]                                                                                                                                          ; 3       ;
; keys[85]                                                                                                                                         ; 3       ;
; rg05[3]                                                                                                                                          ; 3       ;
; keys[84]                                                                                                                                         ; 3       ;
; rg04[3]                                                                                                                                          ; 3       ;
; keys[83]                                                                                                                                         ; 3       ;
; rg03[3]                                                                                                                                          ; 3       ;
; keys[82]                                                                                                                                         ; 3       ;
; rg02[3]                                                                                                                                          ; 3       ;
; keys[81]                                                                                                                                         ; 3       ;
; rg01[3]                                                                                                                                          ; 3       ;
; keys[80]                                                                                                                                         ; 3       ;
; rg12[4]                                                                                                                                          ; 3       ;
; keys[79]                                                                                                                                         ; 3       ;
; rg03[4]                                                                                                                                          ; 3       ;
; keys[70]                                                                                                                                         ; 3       ;
; rg02[4]                                                                                                                                          ; 3       ;
; keys[69]                                                                                                                                         ; 3       ;
; rg07[7]                                                                                                                                          ; 3       ;
; keys[38]                                                                                                                                         ; 3       ;
; rg06[7]                                                                                                                                          ; 3       ;
; keys[37]                                                                                                                                         ; 3       ;
; rg01[8]                                                                                                                                          ; 3       ;
; keys[20]                                                                                                                                         ; 3       ;
; rg12[9]                                                                                                                                          ; 3       ;
; keys[19]                                                                                                                                         ; 3       ;
; rg11[9]                                                                                                                                          ; 3       ;
; keys[18]                                                                                                                                         ; 3       ;
; rg10[9]                                                                                                                                          ; 3       ;
; keys[17]                                                                                                                                         ; 3       ;
; rg09[9]                                                                                                                                          ; 3       ;
; keys[16]                                                                                                                                         ; 3       ;
; rg08[9]                                                                                                                                          ; 3       ;
; keys[15]                                                                                                                                         ; 3       ;
; rg03[8]                                                                                                                                          ; 3       ;
; keys[22]                                                                                                                                         ; 3       ;
; rg02[8]                                                                                                                                          ; 3       ;
; keys[21]                                                                                                                                         ; 3       ;
; rg02[9]                                                                                                                                          ; 3       ;
; keys[9]                                                                                                                                          ; 3       ;
; rg01[9]                                                                                                                                          ; 3       ;
; keys[8]                                                                                                                                          ; 3       ;
; rg06[9]                                                                                                                                          ; 3       ;
; keys[13]                                                                                                                                         ; 3       ;
; rg05[9]                                                                                                                                          ; 3       ;
; keys[12]                                                                                                                                         ; 3       ;
; rg11[8]                                                                                                                                          ; 3       ;
; keys[30]                                                                                                                                         ; 3       ;
; rg10[8]                                                                                                                                          ; 3       ;
; keys[29]                                                                                                                                         ; 3       ;
; rg09[8]                                                                                                                                          ; 3       ;
; keys[28]                                                                                                                                         ; 3       ;
; rg08[8]                                                                                                                                          ; 3       ;
; keys[27]                                                                                                                                         ; 3       ;
; rg07[8]                                                                                                                                          ; 3       ;
; keys[26]                                                                                                                                         ; 3       ;
; rg06[8]                                                                                                                                          ; 3       ;
; keys[25]                                                                                                                                         ; 3       ;
; rg05[8]                                                                                                                                          ; 3       ;
; keys[24]                                                                                                                                         ; 3       ;
; rg04[8]                                                                                                                                          ; 3       ;
; keys[23]                                                                                                                                         ; 3       ;
; rg05[7]                                                                                                                                          ; 3       ;
; keys[36]                                                                                                                                         ; 3       ;
; rg04[7]                                                                                                                                          ; 3       ;
; keys[35]                                                                                                                                         ; 3       ;
; rg03[7]                                                                                                                                          ; 3       ;
; keys[34]                                                                                                                                         ; 3       ;
; rg02[7]                                                                                                                                          ; 3       ;
; keys[33]                                                                                                                                         ; 3       ;
; rg01[7]                                                                                                                                          ; 3       ;
; keys[32]                                                                                                                                         ; 3       ;
; rg12[8]                                                                                                                                          ; 3       ;
; keys[31]                                                                                                                                         ; 3       ;
; rg07[5]                                                                                                                                          ; 3       ;
; keys[62]                                                                                                                                         ; 3       ;
; rg06[5]                                                                                                                                          ; 3       ;
; keys[61]                                                                                                                                         ; 3       ;
; rg05[5]                                                                                                                                          ; 3       ;
; keys[60]                                                                                                                                         ; 3       ;
; rg04[5]                                                                                                                                          ; 3       ;
; keys[59]                                                                                                                                         ; 3       ;
; rg03[5]                                                                                                                                          ; 3       ;
; keys[58]                                                                                                                                         ; 3       ;
; rg02[5]                                                                                                                                          ; 3       ;
; keys[57]                                                                                                                                         ; 3       ;
; rg01[5]                                                                                                                                          ; 3       ;
; keys[56]                                                                                                                                         ; 3       ;
; rg12[6]                                                                                                                                          ; 3       ;
; keys[55]                                                                                                                                         ; 3       ;
; rg01[4]                                                                                                                                          ; 3       ;
; keys[68]                                                                                                                                         ; 3       ;
; rg12[5]                                                                                                                                          ; 3       ;
; keys[67]                                                                                                                                         ; 3       ;
; rg11[5]                                                                                                                                          ; 3       ;
; keys[66]                                                                                                                                         ; 3       ;
; rg10[5]                                                                                                                                          ; 3       ;
; keys[65]                                                                                                                                         ; 3       ;
; rg09[5]                                                                                                                                          ; 3       ;
; keys[64]                                                                                                                                         ; 3       ;
; rg08[5]                                                                                                                                          ; 3       ;
; keys[63]                                                                                                                                         ; 3       ;
; rg03[6]                                                                                                                                          ; 3       ;
; keys[46]                                                                                                                                         ; 3       ;
; rg02[6]                                                                                                                                          ; 3       ;
; keys[45]                                                                                                                                         ; 3       ;
; rg01[6]                                                                                                                                          ; 3       ;
; keys[44]                                                                                                                                         ; 3       ;
; rg12[7]                                                                                                                                          ; 3       ;
; keys[43]                                                                                                                                         ; 3       ;
; rg11[7]                                                                                                                                          ; 3       ;
; keys[42]                                                                                                                                         ; 3       ;
; rg10[7]                                                                                                                                          ; 3       ;
; keys[41]                                                                                                                                         ; 3       ;
; rg09[7]                                                                                                                                          ; 3       ;
; keys[40]                                                                                                                                         ; 3       ;
; rg08[7]                                                                                                                                          ; 3       ;
; keys[39]                                                                                                                                         ; 3       ;
; rg11[6]                                                                                                                                          ; 3       ;
; keys[54]                                                                                                                                         ; 3       ;
; rg10[6]                                                                                                                                          ; 3       ;
; keys[53]                                                                                                                                         ; 3       ;
; rg09[6]                                                                                                                                          ; 3       ;
; keys[52]                                                                                                                                         ; 3       ;
; rg08[6]                                                                                                                                          ; 3       ;
; keys[51]                                                                                                                                         ; 3       ;
; rg07[6]                                                                                                                                          ; 3       ;
; keys[50]                                                                                                                                         ; 3       ;
; rg06[6]                                                                                                                                          ; 3       ;
; keys[49]                                                                                                                                         ; 3       ;
; rg05[6]                                                                                                                                          ; 3       ;
; keys[48]                                                                                                                                         ; 3       ;
; rg04[6]                                                                                                                                          ; 3       ;
; keys[47]                                                                                                                                         ; 3       ;
; MIDI_IN                                                                                                                                          ; 2       ;
; Add24~3                                                                                                                                          ; 2       ;
; Decoder0~250                                                                                                                                     ; 2       ;
; Decoder0~212                                                                                                                                     ; 2       ;
; Decoder0~174                                                                                                                                     ; 2       ;
; Decoder0~155                                                                                                                                     ; 2       ;
; Decoder0~98                                                                                                                                      ; 2       ;
; Decoder0~41                                                                                                                                      ; 2       ;
; Decoder0~22                                                                                                                                      ; 2       ;
; Add21~4                                                                                                                                          ; 2       ;
; Add22~4                                                                                                                                          ; 2       ;
; powerup_reset:res_gen|Add0~0                                                                                                                     ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|data_buf[4]                                                                                                        ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|data_buf[2]                                                                                                        ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|data_buf[1]                                                                                                        ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|data_buf[3]                                                                                                        ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|data_buf[6]                                                                                                        ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|data_buf[5]                                                                                                        ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|data_buf[7]                                                                                                        ; 2       ;
; midi_in:midi_in_0|rcv_state~14                                                                                                                   ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|always5~0                                                                                                          ; 2       ;
; midi_in:midi_in_0|byte2~7                                                                                                                        ; 2       ;
; midi_in:midi_in_0|byte2~6                                                                                                                        ; 2       ;
; midi_in:midi_in_0|byte2~5                                                                                                                        ; 2       ;
; midi_in:midi_in_0|byte2~4                                                                                                                        ; 2       ;
; midi_in:midi_in_0|byte2~3                                                                                                                        ; 2       ;
; midi_in:midi_in_0|byte2~2                                                                                                                        ; 2       ;
; midi_in:midi_in_0|byte2~0                                                                                                                        ; 2       ;
; powerup_reset:res_gen|tick_timer[3]                                                                                                              ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|rx_data[2]                                                                                                         ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|rx_data[1]                                                                                                         ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|rx_data[0]                                                                                                         ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|rx_data[3]                                                                                                         ; 2       ;
; midi_in:midi_in_0|byte3[0]                                                                                                                       ; 2       ;
; midi_in:midi_in_0|byte3[1]                                                                                                                       ; 2       ;
; midi_in:midi_in_0|byte3[2]                                                                                                                       ; 2       ;
; midi_in:midi_in_0|byte3[3]                                                                                                                       ; 2       ;
; midi_in:midi_in_0|byte3[4]                                                                                                                       ; 2       ;
; midi_in:midi_in_0|byte3[5]                                                                                                                       ; 2       ;
; comb~1                                                                                                                                           ; 2       ;
; comb~0                                                                                                                                           ; 2       ;
; midi_in:midi_in_0|byte3[6]                                                                                                                       ; 2       ;
; frqdivmod:divider10|pos_cnt[9]                                                                                                                   ; 2       ;
; frqdivmod:divider10|pos_cnt[8]                                                                                                                   ; 2       ;
; frqdivmod:divider10|pos_cnt[5]                                                                                                                   ; 2       ;
; frqdivmod:divider10|pos_cnt[4]                                                                                                                   ; 2       ;
; frqdivmod:divider10|pos_cnt[2]                                                                                                                   ; 2       ;
; frqdivmod:divider10|pos_cnt[1]                                                                                                                   ; 2       ;
; frqdivmod:divider10|pos_cnt[3]                                                                                                                   ; 2       ;
; frqdivmod:divider10|pos_cnt[7]                                                                                                                   ; 2       ;
; frqdivmod:divider10|pos_cnt[6]                                                                                                                   ; 2       ;
; frqdivmod:divider10|pos_cnt[10]                                                                                                                  ; 2       ;
; frqdivmod:divider10|pos_cnt[11]                                                                                                                  ; 2       ;
; frqdivmod:divider10|pos_cnt[12]                                                                                                                  ; 2       ;
; frqdivmod:divider10|neg_cnt[9]                                                                                                                   ; 2       ;
; frqdivmod:divider10|neg_cnt[8]                                                                                                                   ; 2       ;
; frqdivmod:divider10|neg_cnt[5]                                                                                                                   ; 2       ;
; frqdivmod:divider10|neg_cnt[4]                                                                                                                   ; 2       ;
; frqdivmod:divider10|neg_cnt[2]                                                                                                                   ; 2       ;
; frqdivmod:divider10|neg_cnt[1]                                                                                                                   ; 2       ;
; frqdivmod:divider10|neg_cnt[3]                                                                                                                   ; 2       ;
; frqdivmod:divider10|neg_cnt[7]                                                                                                                   ; 2       ;
; frqdivmod:divider10|neg_cnt[6]                                                                                                                   ; 2       ;
; frqdivmod:divider10|neg_cnt[10]                                                                                                                  ; 2       ;
; frqdivmod:divider10|neg_cnt[11]                                                                                                                  ; 2       ;
; frqdivmod:divider10|neg_cnt[12]                                                                                                                  ; 2       ;
; frqdivmod:divider10|pos_cnt[13]                                                                                                                  ; 2       ;
; frqdivmod:divider10|neg_cnt[13]                                                                                                                  ; 2       ;
; trg03                                                                                                                                            ; 2       ;
; frqdivmod:divider11|pos_cnt[13]                                                                                                                  ; 2       ;
; frqdivmod:divider11|pos_cnt[12]                                                                                                                  ; 2       ;
; frqdivmod:divider11|pos_cnt[11]                                                                                                                  ; 2       ;
; frqdivmod:divider11|pos_cnt[3]                                                                                                                   ; 2       ;
; frqdivmod:divider11|pos_cnt[4]                                                                                                                   ; 2       ;
; frqdivmod:divider11|pos_cnt[5]                                                                                                                   ; 2       ;
; frqdivmod:divider11|pos_cnt[6]                                                                                                                   ; 2       ;
; frqdivmod:divider11|pos_cnt[7]                                                                                                                   ; 2       ;
; frqdivmod:divider11|pos_cnt[8]                                                                                                                   ; 2       ;
; frqdivmod:divider11|pos_cnt[2]                                                                                                                   ; 2       ;
; frqdivmod:divider11|pos_cnt[1]                                                                                                                   ; 2       ;
; frqdivmod:divider11|pos_cnt[9]                                                                                                                   ; 2       ;
; frqdivmod:divider11|pos_cnt[10]                                                                                                                  ; 2       ;
; trg02                                                                                                                                            ; 2       ;
; frqdivmod:divider12|s_out~4                                                                                                                      ; 2       ;
; frqdivmod:divider12|pos_cnt[1]                                                                                                                   ; 2       ;
; frqdivmod:divider12|pos_cnt[2]                                                                                                                   ; 2       ;
; frqdivmod:divider12|pos_cnt[3]                                                                                                                   ; 2       ;
; frqdivmod:divider12|pos_cnt[4]                                                                                                                   ; 2       ;
; frqdivmod:divider12|pos_cnt[5]                                                                                                                   ; 2       ;
; frqdivmod:divider12|pos_cnt[6]                                                                                                                   ; 2       ;
; frqdivmod:divider12|pos_cnt[7]                                                                                                                   ; 2       ;
; frqdivmod:divider12|pos_cnt[10]                                                                                                                  ; 2       ;
; frqdivmod:divider12|pos_cnt[9]                                                                                                                   ; 2       ;
; frqdivmod:divider12|pos_cnt[8]                                                                                                                   ; 2       ;
; frqdivmod:divider12|pos_cnt[11]                                                                                                                  ; 2       ;
; frqdivmod:divider12|neg_cnt[1]                                                                                                                   ; 2       ;
; frqdivmod:divider12|neg_cnt[2]                                                                                                                   ; 2       ;
; frqdivmod:divider12|neg_cnt[3]                                                                                                                   ; 2       ;
; frqdivmod:divider12|neg_cnt[4]                                                                                                                   ; 2       ;
; frqdivmod:divider12|neg_cnt[5]                                                                                                                   ; 2       ;
; frqdivmod:divider12|neg_cnt[6]                                                                                                                   ; 2       ;
; frqdivmod:divider12|neg_cnt[7]                                                                                                                   ; 2       ;
; frqdivmod:divider12|neg_cnt[10]                                                                                                                  ; 2       ;
; frqdivmod:divider12|neg_cnt[9]                                                                                                                   ; 2       ;
; frqdivmod:divider12|neg_cnt[8]                                                                                                                   ; 2       ;
; frqdivmod:divider12|neg_cnt[11]                                                                                                                  ; 2       ;
; frqdivmod:divider12|neg_cnt[12]                                                                                                                  ; 2       ;
; frqdivmod:divider12|pos_cnt[12]                                                                                                                  ; 2       ;
; frqdivmod:divider1|pos_cnt[12]                                                                                                                   ; 2       ;
; frqdivmod:divider1|neg_cnt[12]                                                                                                                   ; 2       ;
; frqdivmod:divider1|neg_cnt[4]                                                                                                                    ; 2       ;
; frqdivmod:divider1|neg_cnt[3]                                                                                                                    ; 2       ;
; frqdivmod:divider1|neg_cnt[2]                                                                                                                    ; 2       ;
; frqdivmod:divider1|neg_cnt[5]                                                                                                                    ; 2       ;
; frqdivmod:divider1|neg_cnt[6]                                                                                                                    ; 2       ;
; frqdivmod:divider1|neg_cnt[8]                                                                                                                    ; 2       ;
; frqdivmod:divider1|neg_cnt[7]                                                                                                                    ; 2       ;
; frqdivmod:divider1|neg_cnt[9]                                                                                                                    ; 2       ;
; frqdivmod:divider1|neg_cnt[11]                                                                                                                   ; 2       ;
; frqdivmod:divider1|neg_cnt[10]                                                                                                                   ; 2       ;
; frqdivmod:divider1|pos_cnt[4]                                                                                                                    ; 2       ;
; frqdivmod:divider1|pos_cnt[3]                                                                                                                    ; 2       ;
; frqdivmod:divider1|pos_cnt[2]                                                                                                                    ; 2       ;
; frqdivmod:divider1|pos_cnt[5]                                                                                                                    ; 2       ;
; frqdivmod:divider1|pos_cnt[6]                                                                                                                    ; 2       ;
; frqdivmod:divider1|pos_cnt[8]                                                                                                                    ; 2       ;
; frqdivmod:divider1|pos_cnt[7]                                                                                                                    ; 2       ;
; frqdivmod:divider1|pos_cnt[9]                                                                                                                    ; 2       ;
; frqdivmod:divider1|pos_cnt[11]                                                                                                                   ; 2       ;
; frqdivmod:divider1|pos_cnt[10]                                                                                                                   ; 2       ;
; trg12                                                                                                                                            ; 2       ;
; frqdivmod:divider2|pos_cnt[12]                                                                                                                   ; 2       ;
; frqdivmod:divider2|pos_cnt[10]                                                                                                                   ; 2       ;
; frqdivmod:divider2|pos_cnt[11]                                                                                                                   ; 2       ;
; frqdivmod:divider2|pos_cnt[9]                                                                                                                    ; 2       ;
; frqdivmod:divider2|pos_cnt[8]                                                                                                                    ; 2       ;
; frqdivmod:divider2|pos_cnt[5]                                                                                                                    ; 2       ;
; frqdivmod:divider2|pos_cnt[6]                                                                                                                    ; 2       ;
; frqdivmod:divider2|pos_cnt[7]                                                                                                                    ; 2       ;
; frqdivmod:divider2|pos_cnt[3]                                                                                                                    ; 2       ;
; frqdivmod:divider2|pos_cnt[4]                                                                                                                    ; 2       ;
; trg11                                                                                                                                            ; 2       ;
; frqdivmod:divider3|pos_cnt[5]                                                                                                                    ; 2       ;
; frqdivmod:divider3|pos_cnt[1]                                                                                                                    ; 2       ;
; frqdivmod:divider3|pos_cnt[2]                                                                                                                    ; 2       ;
; frqdivmod:divider3|pos_cnt[3]                                                                                                                    ; 2       ;
; frqdivmod:divider3|pos_cnt[4]                                                                                                                    ; 2       ;
; frqdivmod:divider3|pos_cnt[8]                                                                                                                    ; 2       ;
; frqdivmod:divider3|pos_cnt[9]                                                                                                                    ; 2       ;
; frqdivmod:divider3|pos_cnt[6]                                                                                                                    ; 2       ;
; frqdivmod:divider3|pos_cnt[7]                                                                                                                    ; 2       ;
; frqdivmod:divider3|pos_cnt[12]                                                                                                                   ; 2       ;
; frqdivmod:divider3|pos_cnt[10]                                                                                                                   ; 2       ;
; frqdivmod:divider3|pos_cnt[11]                                                                                                                   ; 2       ;
; trg10                                                                                                                                            ; 2       ;
; frqdivmod:divider4|pos_cnt[12]                                                                                                                   ; 2       ;
; frqdivmod:divider4|neg_cnt[12]                                                                                                                   ; 2       ;
; frqdivmod:divider4|pos_cnt[5]                                                                                                                    ; 2       ;
; frqdivmod:divider4|pos_cnt[4]                                                                                                                    ; 2       ;
; frqdivmod:divider4|pos_cnt[1]                                                                                                                    ; 2       ;
; frqdivmod:divider4|pos_cnt[3]                                                                                                                    ; 2       ;
; frqdivmod:divider4|pos_cnt[2]                                                                                                                    ; 2       ;
; frqdivmod:divider4|pos_cnt[6]                                                                                                                    ; 2       ;
; frqdivmod:divider4|pos_cnt[7]                                                                                                                    ; 2       ;
; frqdivmod:divider4|pos_cnt[8]                                                                                                                    ; 2       ;
; frqdivmod:divider4|pos_cnt[11]                                                                                                                   ; 2       ;
; frqdivmod:divider4|pos_cnt[10]                                                                                                                   ; 2       ;
; frqdivmod:divider4|pos_cnt[9]                                                                                                                    ; 2       ;
; frqdivmod:divider4|neg_cnt[5]                                                                                                                    ; 2       ;
; frqdivmod:divider4|neg_cnt[4]                                                                                                                    ; 2       ;
; frqdivmod:divider4|neg_cnt[1]                                                                                                                    ; 2       ;
; frqdivmod:divider4|neg_cnt[3]                                                                                                                    ; 2       ;
; frqdivmod:divider4|neg_cnt[2]                                                                                                                    ; 2       ;
; frqdivmod:divider4|neg_cnt[6]                                                                                                                    ; 2       ;
; frqdivmod:divider4|neg_cnt[7]                                                                                                                    ; 2       ;
; frqdivmod:divider4|neg_cnt[8]                                                                                                                    ; 2       ;
; frqdivmod:divider4|neg_cnt[11]                                                                                                                   ; 2       ;
; frqdivmod:divider4|neg_cnt[10]                                                                                                                   ; 2       ;
; frqdivmod:divider4|neg_cnt[9]                                                                                                                    ; 2       ;
; trg09                                                                                                                                            ; 2       ;
; frqdivmod:divider5|pos_cnt[12]                                                                                                                   ; 2       ;
; frqdivmod:divider5|pos_cnt[7]                                                                                                                    ; 2       ;
; frqdivmod:divider5|pos_cnt[8]                                                                                                                    ; 2       ;
; frqdivmod:divider5|pos_cnt[9]                                                                                                                    ; 2       ;
; frqdivmod:divider5|pos_cnt[10]                                                                                                                   ; 2       ;
; frqdivmod:divider5|pos_cnt[11]                                                                                                                   ; 2       ;
; frqdivmod:divider5|pos_cnt[5]                                                                                                                    ; 2       ;
; frqdivmod:divider5|pos_cnt[6]                                                                                                                    ; 2       ;
; frqdivmod:divider5|pos_cnt[4]                                                                                                                    ; 2       ;
; frqdivmod:divider5|pos_cnt[1]                                                                                                                    ; 2       ;
; frqdivmod:divider5|pos_cnt[2]                                                                                                                    ; 2       ;
; frqdivmod:divider5|pos_cnt[3]                                                                                                                    ; 2       ;
; trg08                                                                                                                                            ; 2       ;
; frqdivmod:divider6|pos_cnt[12]                                                                                                                   ; 2       ;
; frqdivmod:divider6|pos_cnt[7]                                                                                                                    ; 2       ;
; frqdivmod:divider6|pos_cnt[8]                                                                                                                    ; 2       ;
; frqdivmod:divider6|pos_cnt[9]                                                                                                                    ; 2       ;
; frqdivmod:divider6|pos_cnt[10]                                                                                                                   ; 2       ;
; frqdivmod:divider6|pos_cnt[11]                                                                                                                   ; 2       ;
; frqdivmod:divider6|pos_cnt[1]                                                                                                                    ; 2       ;
; frqdivmod:divider6|pos_cnt[2]                                                                                                                    ; 2       ;
; frqdivmod:divider6|pos_cnt[3]                                                                                                                    ; 2       ;
; frqdivmod:divider6|pos_cnt[4]                                                                                                                    ; 2       ;
; frqdivmod:divider6|pos_cnt[5]                                                                                                                    ; 2       ;
; frqdivmod:divider6|pos_cnt[6]                                                                                                                    ; 2       ;
; trg07                                                                                                                                            ; 2       ;
; frqdivmod:divider7|pos_cnt[7]                                                                                                                    ; 2       ;
; frqdivmod:divider7|pos_cnt[5]                                                                                                                    ; 2       ;
; frqdivmod:divider7|pos_cnt[6]                                                                                                                    ; 2       ;
; frqdivmod:divider7|pos_cnt[1]                                                                                                                    ; 2       ;
; frqdivmod:divider7|pos_cnt[2]                                                                                                                    ; 2       ;
; frqdivmod:divider7|pos_cnt[3]                                                                                                                    ; 2       ;
; frqdivmod:divider7|pos_cnt[4]                                                                                                                    ; 2       ;
; frqdivmod:divider7|pos_cnt[9]                                                                                                                    ; 2       ;
; frqdivmod:divider7|pos_cnt[10]                                                                                                                   ; 2       ;
; frqdivmod:divider7|pos_cnt[8]                                                                                                                    ; 2       ;
; frqdivmod:divider7|pos_cnt[13]                                                                                                                   ; 2       ;
; frqdivmod:divider7|pos_cnt[12]                                                                                                                   ; 2       ;
; frqdivmod:divider7|pos_cnt[11]                                                                                                                   ; 2       ;
; trg06                                                                                                                                            ; 2       ;
; frqdivmod:divider8|LessThan0~2                                                                                                                   ; 2       ;
; frqdivmod:divider8|pos_cnt[10]                                                                                                                   ; 2       ;
; frqdivmod:divider8|pos_cnt[11]                                                                                                                   ; 2       ;
; frqdivmod:divider8|pos_cnt[9]                                                                                                                    ; 2       ;
; frqdivmod:divider8|pos_cnt[8]                                                                                                                    ; 2       ;
; frqdivmod:divider8|pos_cnt[7]                                                                                                                    ; 2       ;
; frqdivmod:divider8|pos_cnt[2]                                                                                                                    ; 2       ;
; frqdivmod:divider8|pos_cnt[3]                                                                                                                    ; 2       ;
; frqdivmod:divider8|pos_cnt[4]                                                                                                                    ; 2       ;
; frqdivmod:divider8|pos_cnt[5]                                                                                                                    ; 2       ;
; frqdivmod:divider8|pos_cnt[6]                                                                                                                    ; 2       ;
; frqdivmod:divider9|pos_cnt[5]                                                                                                                    ; 2       ;
; frqdivmod:divider9|pos_cnt[6]                                                                                                                    ; 2       ;
; frqdivmod:divider9|pos_cnt[1]                                                                                                                    ; 2       ;
; frqdivmod:divider9|pos_cnt[2]                                                                                                                    ; 2       ;
; frqdivmod:divider9|pos_cnt[3]                                                                                                                    ; 2       ;
; frqdivmod:divider9|pos_cnt[4]                                                                                                                    ; 2       ;
; frqdivmod:divider9|pos_cnt[8]                                                                                                                    ; 2       ;
; frqdivmod:divider9|pos_cnt[10]                                                                                                                   ; 2       ;
; frqdivmod:divider9|pos_cnt[7]                                                                                                                    ; 2       ;
; frqdivmod:divider9|pos_cnt[9]                                                                                                                    ; 2       ;
; frqdivmod:divider9|pos_cnt[13]                                                                                                                   ; 2       ;
; frqdivmod:divider9|pos_cnt[12]                                                                                                                   ; 2       ;
; frqdivmod:divider9|pos_cnt[11]                                                                                                                   ; 2       ;
; trg04                                                                                                                                            ; 2       ;
; midi_in:midi_in_0|ch_message[0]~0                                                                                                                ; 2       ;
; reg7:C4_reg|data_out[0]                                                                                                                          ; 2       ;
; reg7:C4_reg|data_out[1]                                                                                                                          ; 2       ;
; reg7:C4_reg|data_out[2]                                                                                                                          ; 2       ;
; reg7:C4_reg|data_out[3]                                                                                                                          ; 2       ;
; reg7:C4_reg|data_out[4]                                                                                                                          ; 2       ;
; reg7:C4_reg|data_out[5]                                                                                                                          ; 2       ;
; reg7:C4_reg|data_out[6]                                                                                                                          ; 2       ;
; reg7:C3_reg|data_out[0]                                                                                                                          ; 2       ;
; reg7:C3_reg|data_out[1]                                                                                                                          ; 2       ;
; reg7:C3_reg|data_out[2]                                                                                                                          ; 2       ;
; reg7:C3_reg|data_out[3]                                                                                                                          ; 2       ;
; reg7:C3_reg|data_out[4]                                                                                                                          ; 2       ;
; reg7:C3_reg|data_out[5]                                                                                                                          ; 2       ;
; reg7:C3_reg|data_out[6]                                                                                                                          ; 2       ;
; reg7:C2_reg|data_out[0]                                                                                                                          ; 2       ;
; reg7:C2_reg|data_out[1]                                                                                                                          ; 2       ;
; reg7:C2_reg|data_out[2]                                                                                                                          ; 2       ;
; reg7:C2_reg|data_out[3]                                                                                                                          ; 2       ;
; reg7:C2_reg|data_out[4]                                                                                                                          ; 2       ;
; reg7:C2_reg|data_out[5]                                                                                                                          ; 2       ;
; reg7:C2_reg|data_out[6]                                                                                                                          ; 2       ;
; reg7:C1_reg|data_out[0]                                                                                                                          ; 2       ;
; reg7:C1_reg|data_out[1]                                                                                                                          ; 2       ;
; reg7:C1_reg|data_out[2]                                                                                                                          ; 2       ;
; reg7:C1_reg|data_out[3]                                                                                                                          ; 2       ;
; reg7:C1_reg|data_out[4]                                                                                                                          ; 2       ;
; reg7:C1_reg|data_out[5]                                                                                                                          ; 2       ;
; reg7:C1_reg|data_out[6]                                                                                                                          ; 2       ;
; Add137~1                                                                                                                                         ; 2       ;
; Add134~1                                                                                                                                         ; 2       ;
; Add132~1                                                                                                                                         ; 2       ;
; Add134~0                                                                                                                                         ; 2       ;
; Add132~0                                                                                                                                         ; 2       ;
; Add124~1                                                                                                                                         ; 2       ;
; Add122~1                                                                                                                                         ; 2       ;
; Add128~1                                                                                                                                         ; 2       ;
; Add126~1                                                                                                                                         ; 2       ;
; Add124~0                                                                                                                                         ; 2       ;
; Add122~0                                                                                                                                         ; 2       ;
; Add128~0                                                                                                                                         ; 2       ;
; Add126~0                                                                                                                                         ; 2       ;
; Add116~1                                                                                                                                         ; 2       ;
; Add114~1                                                                                                                                         ; 2       ;
; Add120~1                                                                                                                                         ; 2       ;
; Add118~1                                                                                                                                         ; 2       ;
; Add116~0                                                                                                                                         ; 2       ;
; Add114~0                                                                                                                                         ; 2       ;
; Add120~0                                                                                                                                         ; 2       ;
; Add118~0                                                                                                                                         ; 2       ;
; Add104~1                                                                                                                                         ; 2       ;
; Add102~1                                                                                                                                         ; 2       ;
; Add100~1                                                                                                                                         ; 2       ;
; Add98~1                                                                                                                                          ; 2       ;
; Add104~0                                                                                                                                         ; 2       ;
; Add102~0                                                                                                                                         ; 2       ;
; Add100~0                                                                                                                                         ; 2       ;
; Add98~0                                                                                                                                          ; 2       ;
; Add112~1                                                                                                                                         ; 2       ;
; Add110~1                                                                                                                                         ; 2       ;
; Add108~1                                                                                                                                         ; 2       ;
; Add106~1                                                                                                                                         ; 2       ;
; Add112~0                                                                                                                                         ; 2       ;
; Add110~0                                                                                                                                         ; 2       ;
; Add108~0                                                                                                                                         ; 2       ;
; Add106~0                                                                                                                                         ; 2       ;
; Add88~1                                                                                                                                          ; 2       ;
; Add86~1                                                                                                                                          ; 2       ;
; Add84~1                                                                                                                                          ; 2       ;
; Add82~1                                                                                                                                          ; 2       ;
; Add88~0                                                                                                                                          ; 2       ;
; Add86~0                                                                                                                                          ; 2       ;
; Add84~0                                                                                                                                          ; 2       ;
; Add82~0                                                                                                                                          ; 2       ;
; Add96~1                                                                                                                                          ; 2       ;
; Add94~1                                                                                                                                          ; 2       ;
; Add92~1                                                                                                                                          ; 2       ;
; Add90~1                                                                                                                                          ; 2       ;
; Add96~0                                                                                                                                          ; 2       ;
; Add94~0                                                                                                                                          ; 2       ;
; Add92~0                                                                                                                                          ; 2       ;
; Add90~0                                                                                                                                          ; 2       ;
; Add28~1                                                                                                                                          ; 2       ;
; Add26~1                                                                                                                                          ; 2       ;
; Add28~0                                                                                                                                          ; 2       ;
; Add26~0                                                                                                                                          ; 2       ;
; Add25~0                                                                                                                                          ; 2       ;
; Add24~1                                                                                                                                          ; 2       ;
; Add24~0                                                                                                                                          ; 2       ;
; Add40~1                                                                                                                                          ; 2       ;
; Add38~1                                                                                                                                          ; 2       ;
; Add36~1                                                                                                                                          ; 2       ;
; Add34~1                                                                                                                                          ; 2       ;
; Add40~0                                                                                                                                          ; 2       ;
; Add38~0                                                                                                                                          ; 2       ;
; Add36~0                                                                                                                                          ; 2       ;
; Add34~0                                                                                                                                          ; 2       ;
; Add44~1                                                                                                                                          ; 2       ;
; Add42~1                                                                                                                                          ; 2       ;
; Add44~0                                                                                                                                          ; 2       ;
; Add42~0                                                                                                                                          ; 2       ;
; Add72~1                                                                                                                                          ; 2       ;
; Add70~1                                                                                                                                          ; 2       ;
; Add68~1                                                                                                                                          ; 2       ;
; Add66~1                                                                                                                                          ; 2       ;
; Add72~0                                                                                                                                          ; 2       ;
; Add70~0                                                                                                                                          ; 2       ;
; Add68~0                                                                                                                                          ; 2       ;
; Add66~0                                                                                                                                          ; 2       ;
; Add76~1                                                                                                                                          ; 2       ;
; Add74~1                                                                                                                                          ; 2       ;
; Add76~0                                                                                                                                          ; 2       ;
; Add74~0                                                                                                                                          ; 2       ;
; Add56~1                                                                                                                                          ; 2       ;
; Add54~1                                                                                                                                          ; 2       ;
; Add52~1                                                                                                                                          ; 2       ;
; Add50~1                                                                                                                                          ; 2       ;
; Add56~0                                                                                                                                          ; 2       ;
; Add54~0                                                                                                                                          ; 2       ;
; Add52~0                                                                                                                                          ; 2       ;
; Add50~0                                                                                                                                          ; 2       ;
; Add64~1                                                                                                                                          ; 2       ;
; Add62~1                                                                                                                                          ; 2       ;
; Add60~1                                                                                                                                          ; 2       ;
; Add58~1                                                                                                                                          ; 2       ;
; Add64~0                                                                                                                                          ; 2       ;
; Add62~0                                                                                                                                          ; 2       ;
; Add60~0                                                                                                                                          ; 2       ;
; Add58~0                                                                                                                                          ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|bit_count[2]                                                                                                       ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|bit_count[1]                                                                                                       ; 2       ;
; midi_in:midi_in_0|uart_rx:URX|bit_count[0]                                                                                                       ; 2       ;
; frqdivmod:divider10|Add0~24                                                                                                                      ; 2       ;
; frqdivmod:divider10|Add0~22                                                                                                                      ; 2       ;
; frqdivmod:divider10|Add0~20                                                                                                                      ; 2       ;
; frqdivmod:divider10|Add0~18                                                                                                                      ; 2       ;
; frqdivmod:divider10|Add0~16                                                                                                                      ; 2       ;
; frqdivmod:divider10|Add0~14                                                                                                                      ; 2       ;
; frqdivmod:divider10|Add0~12                                                                                                                      ; 2       ;
; frqdivmod:divider10|Add0~10                                                                                                                      ; 2       ;
; frqdivmod:divider10|Add0~8                                                                                                                       ; 2       ;
; frqdivmod:divider10|Add0~6                                                                                                                       ; 2       ;
; frqdivmod:divider10|Add0~4                                                                                                                       ; 2       ;
; frqdivmod:divider10|Add0~2                                                                                                                       ; 2       ;
; frqdivmod:divider10|Add0~0                                                                                                                       ; 2       ;
; frqdivmod:divider10|Add1~24                                                                                                                      ; 2       ;
; frqdivmod:divider10|Add1~22                                                                                                                      ; 2       ;
; frqdivmod:divider10|Add1~20                                                                                                                      ; 2       ;
; frqdivmod:divider10|Add1~18                                                                                                                      ; 2       ;
; frqdivmod:divider10|Add1~16                                                                                                                      ; 2       ;
; frqdivmod:divider10|Add1~14                                                                                                                      ; 2       ;
; frqdivmod:divider10|Add1~12                                                                                                                      ; 2       ;
; frqdivmod:divider10|Add1~10                                                                                                                      ; 2       ;
; frqdivmod:divider10|Add1~8                                                                                                                       ; 2       ;
; frqdivmod:divider10|Add1~6                                                                                                                       ; 2       ;
; frqdivmod:divider10|Add1~4                                                                                                                       ; 2       ;
; frqdivmod:divider10|Add1~2                                                                                                                       ; 2       ;
; frqdivmod:divider10|Add1~0                                                                                                                       ; 2       ;
; frqdivmod:divider11|Add0~24                                                                                                                      ; 2       ;
; frqdivmod:divider11|Add0~22                                                                                                                      ; 2       ;
; frqdivmod:divider11|Add0~20                                                                                                                      ; 2       ;
; frqdivmod:divider11|Add0~18                                                                                                                      ; 2       ;
; frqdivmod:divider11|Add0~16                                                                                                                      ; 2       ;
; frqdivmod:divider11|Add0~14                                                                                                                      ; 2       ;
; frqdivmod:divider11|Add0~12                                                                                                                      ; 2       ;
; frqdivmod:divider11|Add0~10                                                                                                                      ; 2       ;
; frqdivmod:divider11|Add0~8                                                                                                                       ; 2       ;
; frqdivmod:divider11|Add0~6                                                                                                                       ; 2       ;
; frqdivmod:divider11|Add0~4                                                                                                                       ; 2       ;
; frqdivmod:divider11|Add0~2                                                                                                                       ; 2       ;
; frqdivmod:divider11|Add0~0                                                                                                                       ; 2       ;
; frqdivmod:divider12|Add0~24                                                                                                                      ; 2       ;
; frqdivmod:divider12|Add0~22                                                                                                                      ; 2       ;
; frqdivmod:divider12|Add0~20                                                                                                                      ; 2       ;
; frqdivmod:divider12|Add0~18                                                                                                                      ; 2       ;
; frqdivmod:divider12|Add0~16                                                                                                                      ; 2       ;
; frqdivmod:divider12|Add0~14                                                                                                                      ; 2       ;
; frqdivmod:divider12|Add0~12                                                                                                                      ; 2       ;
; frqdivmod:divider12|Add0~10                                                                                                                      ; 2       ;
; frqdivmod:divider12|Add0~8                                                                                                                       ; 2       ;
; frqdivmod:divider12|Add0~6                                                                                                                       ; 2       ;
; frqdivmod:divider12|Add0~4                                                                                                                       ; 2       ;
; frqdivmod:divider12|Add0~2                                                                                                                       ; 2       ;
; frqdivmod:divider12|Add0~0                                                                                                                       ; 2       ;
; frqdivmod:divider12|Add1~24                                                                                                                      ; 2       ;
; frqdivmod:divider12|Add1~22                                                                                                                      ; 2       ;
; frqdivmod:divider12|Add1~20                                                                                                                      ; 2       ;
; frqdivmod:divider12|Add1~18                                                                                                                      ; 2       ;
; frqdivmod:divider12|Add1~16                                                                                                                      ; 2       ;
; frqdivmod:divider12|Add1~14                                                                                                                      ; 2       ;
; frqdivmod:divider12|Add1~12                                                                                                                      ; 2       ;
; frqdivmod:divider12|Add1~10                                                                                                                      ; 2       ;
; frqdivmod:divider12|Add1~8                                                                                                                       ; 2       ;
; frqdivmod:divider12|Add1~6                                                                                                                       ; 2       ;
; frqdivmod:divider12|Add1~4                                                                                                                       ; 2       ;
; frqdivmod:divider12|Add1~2                                                                                                                       ; 2       ;
; frqdivmod:divider12|Add1~0                                                                                                                       ; 2       ;
; frqdivmod:divider1|Add1~22                                                                                                                       ; 2       ;
; frqdivmod:divider1|Add1~20                                                                                                                       ; 2       ;
; frqdivmod:divider1|Add1~18                                                                                                                       ; 2       ;
; frqdivmod:divider1|Add1~16                                                                                                                       ; 2       ;
; frqdivmod:divider1|Add1~14                                                                                                                       ; 2       ;
; frqdivmod:divider1|Add1~12                                                                                                                       ; 2       ;
; frqdivmod:divider1|Add1~10                                                                                                                       ; 2       ;
; frqdivmod:divider1|Add1~8                                                                                                                        ; 2       ;
; frqdivmod:divider1|Add1~6                                                                                                                        ; 2       ;
; frqdivmod:divider1|Add1~4                                                                                                                        ; 2       ;
; frqdivmod:divider1|Add1~2                                                                                                                        ; 2       ;
; frqdivmod:divider1|Add1~0                                                                                                                        ; 2       ;
; frqdivmod:divider1|Add0~22                                                                                                                       ; 2       ;
; frqdivmod:divider1|Add0~20                                                                                                                       ; 2       ;
; frqdivmod:divider1|Add0~18                                                                                                                       ; 2       ;
; frqdivmod:divider1|Add0~16                                                                                                                       ; 2       ;
; frqdivmod:divider1|Add0~14                                                                                                                       ; 2       ;
; frqdivmod:divider1|Add0~12                                                                                                                       ; 2       ;
; frqdivmod:divider1|Add0~10                                                                                                                       ; 2       ;
; frqdivmod:divider1|Add0~8                                                                                                                        ; 2       ;
; frqdivmod:divider1|Add0~6                                                                                                                        ; 2       ;
; frqdivmod:divider1|Add0~4                                                                                                                        ; 2       ;
; frqdivmod:divider1|Add0~2                                                                                                                        ; 2       ;
; frqdivmod:divider1|Add0~0                                                                                                                        ; 2       ;
; frqdivmod:divider2|Add0~22                                                                                                                       ; 2       ;
; frqdivmod:divider2|Add0~20                                                                                                                       ; 2       ;
; frqdivmod:divider2|Add0~18                                                                                                                       ; 2       ;
; frqdivmod:divider2|Add0~16                                                                                                                       ; 2       ;
; frqdivmod:divider2|Add0~14                                                                                                                       ; 2       ;
; frqdivmod:divider2|Add0~12                                                                                                                       ; 2       ;
; frqdivmod:divider2|Add0~10                                                                                                                       ; 2       ;
; frqdivmod:divider2|Add0~8                                                                                                                        ; 2       ;
; frqdivmod:divider2|Add0~6                                                                                                                        ; 2       ;
; frqdivmod:divider3|Add0~22                                                                                                                       ; 2       ;
; frqdivmod:divider3|Add0~20                                                                                                                       ; 2       ;
; frqdivmod:divider3|Add0~18                                                                                                                       ; 2       ;
; frqdivmod:divider3|Add0~16                                                                                                                       ; 2       ;
; frqdivmod:divider3|Add0~14                                                                                                                       ; 2       ;
; frqdivmod:divider3|Add0~12                                                                                                                       ; 2       ;
; frqdivmod:divider3|Add0~10                                                                                                                       ; 2       ;
; frqdivmod:divider3|Add0~8                                                                                                                        ; 2       ;
; frqdivmod:divider3|Add0~6                                                                                                                        ; 2       ;
; frqdivmod:divider3|Add0~4                                                                                                                        ; 2       ;
; frqdivmod:divider3|Add0~2                                                                                                                        ; 2       ;
; frqdivmod:divider3|Add0~0                                                                                                                        ; 2       ;
; frqdivmod:divider4|Add0~22                                                                                                                       ; 2       ;
; frqdivmod:divider4|Add0~20                                                                                                                       ; 2       ;
; frqdivmod:divider4|Add0~18                                                                                                                       ; 2       ;
; frqdivmod:divider4|Add0~16                                                                                                                       ; 2       ;
; frqdivmod:divider4|Add0~14                                                                                                                       ; 2       ;
; frqdivmod:divider4|Add0~12                                                                                                                       ; 2       ;
; frqdivmod:divider4|Add0~10                                                                                                                       ; 2       ;
; frqdivmod:divider4|Add0~8                                                                                                                        ; 2       ;
; frqdivmod:divider4|Add0~6                                                                                                                        ; 2       ;
; frqdivmod:divider4|Add0~4                                                                                                                        ; 2       ;
; frqdivmod:divider4|Add0~2                                                                                                                        ; 2       ;
; frqdivmod:divider4|Add0~0                                                                                                                        ; 2       ;
; frqdivmod:divider4|Add1~22                                                                                                                       ; 2       ;
; frqdivmod:divider4|Add1~20                                                                                                                       ; 2       ;
; frqdivmod:divider4|Add1~18                                                                                                                       ; 2       ;
; frqdivmod:divider4|Add1~16                                                                                                                       ; 2       ;
; frqdivmod:divider4|Add1~14                                                                                                                       ; 2       ;
; frqdivmod:divider4|Add1~12                                                                                                                       ; 2       ;
; frqdivmod:divider4|Add1~10                                                                                                                       ; 2       ;
; frqdivmod:divider4|Add1~8                                                                                                                        ; 2       ;
; frqdivmod:divider4|Add1~6                                                                                                                        ; 2       ;
; frqdivmod:divider4|Add1~4                                                                                                                        ; 2       ;
; frqdivmod:divider4|Add1~2                                                                                                                        ; 2       ;
; frqdivmod:divider4|Add1~0                                                                                                                        ; 2       ;
; frqdivmod:divider5|Add0~22                                                                                                                       ; 2       ;
; frqdivmod:divider5|Add0~20                                                                                                                       ; 2       ;
; frqdivmod:divider5|Add0~18                                                                                                                       ; 2       ;
; frqdivmod:divider5|Add0~16                                                                                                                       ; 2       ;
; frqdivmod:divider5|Add0~14                                                                                                                       ; 2       ;
; frqdivmod:divider5|Add0~12                                                                                                                       ; 2       ;
; frqdivmod:divider5|Add0~10                                                                                                                       ; 2       ;
; frqdivmod:divider5|Add0~8                                                                                                                        ; 2       ;
; frqdivmod:divider5|Add0~6                                                                                                                        ; 2       ;
; frqdivmod:divider5|Add0~4                                                                                                                        ; 2       ;
; frqdivmod:divider5|Add0~2                                                                                                                        ; 2       ;
; frqdivmod:divider6|Add0~24                                                                                                                       ; 2       ;
; frqdivmod:divider6|Add0~22                                                                                                                       ; 2       ;
; frqdivmod:divider6|Add0~20                                                                                                                       ; 2       ;
; frqdivmod:divider6|Add0~18                                                                                                                       ; 2       ;
; frqdivmod:divider6|Add0~16                                                                                                                       ; 2       ;
; frqdivmod:divider6|Add0~14                                                                                                                       ; 2       ;
; frqdivmod:divider6|Add0~12                                                                                                                       ; 2       ;
; frqdivmod:divider6|Add0~10                                                                                                                       ; 2       ;
; frqdivmod:divider6|Add0~8                                                                                                                        ; 2       ;
; frqdivmod:divider6|Add0~6                                                                                                                        ; 2       ;
; frqdivmod:divider6|Add0~4                                                                                                                        ; 2       ;
; frqdivmod:divider6|Add0~2                                                                                                                        ; 2       ;
; frqdivmod:divider6|Add0~0                                                                                                                        ; 2       ;
; frqdivmod:divider7|Add0~24                                                                                                                       ; 2       ;
; frqdivmod:divider7|Add0~22                                                                                                                       ; 2       ;
; frqdivmod:divider7|Add0~20                                                                                                                       ; 2       ;
; frqdivmod:divider7|Add0~18                                                                                                                       ; 2       ;
; frqdivmod:divider7|Add0~16                                                                                                                       ; 2       ;
; frqdivmod:divider7|Add0~14                                                                                                                       ; 2       ;
; frqdivmod:divider7|Add0~12                                                                                                                       ; 2       ;
; frqdivmod:divider7|Add0~10                                                                                                                       ; 2       ;
; frqdivmod:divider7|Add0~8                                                                                                                        ; 2       ;
; frqdivmod:divider7|Add0~6                                                                                                                        ; 2       ;
; frqdivmod:divider7|Add0~4                                                                                                                        ; 2       ;
; frqdivmod:divider7|Add0~2                                                                                                                        ; 2       ;
; frqdivmod:divider8|Add0~24                                                                                                                       ; 2       ;
; frqdivmod:divider8|Add0~22                                                                                                                       ; 2       ;
; frqdivmod:divider8|Add0~20                                                                                                                       ; 2       ;
; frqdivmod:divider8|Add0~18                                                                                                                       ; 2       ;
; frqdivmod:divider8|Add0~16                                                                                                                       ; 2       ;
; frqdivmod:divider8|Add0~14                                                                                                                       ; 2       ;
; frqdivmod:divider8|Add0~12                                                                                                                       ; 2       ;
; frqdivmod:divider8|Add0~10                                                                                                                       ; 2       ;
; frqdivmod:divider8|Add0~8                                                                                                                        ; 2       ;
; frqdivmod:divider8|Add0~6                                                                                                                        ; 2       ;
; frqdivmod:divider8|Add0~4                                                                                                                        ; 2       ;
; frqdivmod:divider9|Add0~24                                                                                                                       ; 2       ;
; frqdivmod:divider9|Add0~22                                                                                                                       ; 2       ;
; frqdivmod:divider9|Add0~20                                                                                                                       ; 2       ;
; frqdivmod:divider9|Add0~18                                                                                                                       ; 2       ;
; frqdivmod:divider9|Add0~16                                                                                                                       ; 2       ;
; frqdivmod:divider9|Add0~14                                                                                                                       ; 2       ;
; frqdivmod:divider9|Add0~12                                                                                                                       ; 2       ;
; frqdivmod:divider9|Add0~10                                                                                                                       ; 2       ;
; frqdivmod:divider9|Add0~8                                                                                                                        ; 2       ;
; frqdivmod:divider9|Add0~6                                                                                                                        ; 2       ;
; frqdivmod:divider9|Add0~4                                                                                                                        ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 1,618 / 15,666 ( 10 % ) ;
; C16 interconnects          ; 2 / 812 ( < 1 % )       ;
; C4 interconnects           ; 397 / 11,424 ( 3 % )    ;
; Direct links               ; 614 / 15,666 ( 4 % )    ;
; Global clocks              ; 1 / 8 ( 13 % )          ;
; Local interconnects        ; 780 / 4,608 ( 17 % )    ;
; R24 interconnects          ; 11 / 652 ( 2 % )        ;
; R4 interconnects           ; 801 / 13,328 ( 6 % )    ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.79) ; Number of LABs  (Total = 112) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 2                             ;
; 3                                           ; 2                             ;
; 4                                           ; 1                             ;
; 5                                           ; 1                             ;
; 6                                           ; 1                             ;
; 7                                           ; 3                             ;
; 8                                           ; 1                             ;
; 9                                           ; 0                             ;
; 10                                          ; 4                             ;
; 11                                          ; 5                             ;
; 12                                          ; 3                             ;
; 13                                          ; 3                             ;
; 14                                          ; 8                             ;
; 15                                          ; 9                             ;
; 16                                          ; 67                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.38) ; Number of LABs  (Total = 112) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 5                             ;
; 1 Clock                            ; 104                           ;
; 1 Clock enable                     ; 10                            ;
; 1 Sync. clear                      ; 30                            ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.64) ; Number of LABs  (Total = 112) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 0                             ;
; 4                                            ; 2                             ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 0                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 1                             ;
; 14                                           ; 4                             ;
; 15                                           ; 2                             ;
; 16                                           ; 11                            ;
; 17                                           ; 8                             ;
; 18                                           ; 11                            ;
; 19                                           ; 18                            ;
; 20                                           ; 8                             ;
; 21                                           ; 7                             ;
; 22                                           ; 3                             ;
; 23                                           ; 4                             ;
; 24                                           ; 3                             ;
; 25                                           ; 4                             ;
; 26                                           ; 4                             ;
; 27                                           ; 5                             ;
; 28                                           ; 0                             ;
; 29                                           ; 4                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.22) ; Number of LABs  (Total = 112) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 2                             ;
; 2                                               ; 7                             ;
; 3                                               ; 2                             ;
; 4                                               ; 15                            ;
; 5                                               ; 8                             ;
; 6                                               ; 3                             ;
; 7                                               ; 5                             ;
; 8                                               ; 5                             ;
; 9                                               ; 5                             ;
; 10                                              ; 9                             ;
; 11                                              ; 8                             ;
; 12                                              ; 8                             ;
; 13                                              ; 14                            ;
; 14                                              ; 11                            ;
; 15                                              ; 2                             ;
; 16                                              ; 6                             ;
; 17                                              ; 0                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.21) ; Number of LABs  (Total = 112) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 5                             ;
; 5                                            ; 4                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 10                            ;
; 13                                           ; 3                             ;
; 14                                           ; 12                            ;
; 15                                           ; 17                            ;
; 16                                           ; 24                            ;
; 17                                           ; 7                             ;
; 18                                           ; 5                             ;
; 19                                           ; 4                             ;
; 20                                           ; 4                             ;
; 21                                           ; 2                             ;
; 22                                           ; 0                             ;
; 23                                           ; 1                             ;
; 24                                           ; 1                             ;
; 25                                           ; 0                             ;
; 26                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 173 11/01/2011 SJ Full Version
    Info: Processing started: Thu Sep 17 00:09:48 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off EP2C5 -c EP2C5
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP2C5T144C7 for design "EP2C5"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C8T144C7 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
Info (332104): Reading SDC File: 'EP2C5.sdc'
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000       clk50M
Info (176353): Automatically promoted node clk50M (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/FPGA_Projects/fpga-synth(git)/examples/EP2C5/EP2C5.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 384 megabytes
    Info: Processing ended: Thu Sep 17 00:09:52 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/FPGA_Projects/fpga-synth(git)/examples/EP2C5/EP2C5.fit.smsg.


