+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                           ;
+---------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; cache|control                   ; 10    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|pmem_wdata_mux   ; 513   ; 0              ; 0            ; 0              ; 256    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|pmem_address_mux ; 130   ; 42             ; 0            ; 42             ; 32     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|write_en1_mux    ; 130   ; 96             ; 0            ; 96             ; 32     ; 96              ; 96            ; 96              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|write_en0_mux    ; 130   ; 96             ; 0            ; 96             ; 32     ; 96              ; 96            ; 96              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|data1_mux        ; 513   ; 0              ; 0            ; 0              ; 256    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|data0_mux        ; 513   ; 0              ; 0            ; 0              ; 256    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|bus_mux          ; 1026  ; 256            ; 0            ; 256            ; 256    ; 256             ; 256           ; 256             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|bus_adapter      ; 324   ; 0              ; 29           ; 0              ; 320    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|line[0]          ; 293   ; 0              ; 0            ; 0              ; 256    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|line[1]          ; 293   ; 0              ; 0            ; 0              ; 256    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|cmp1             ; 67    ; 19             ; 0            ; 19             ; 1      ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|cmp0             ; 67    ; 19             ; 0            ; 19             ; 1      ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|lru              ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|valid1           ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|valid0           ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|dirty[0]         ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|dirty[1]         ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|tag[0]           ; 30    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath|tag[1]           ; 30    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache|datapath                  ; 354   ; 0              ; 0            ; 0              ; 326    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cache                           ; 328   ; 0              ; 0            ; 0              ; 323    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|control                     ; 62    ; 0              ; 40           ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath|cmp                ; 67    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath|regfilemux         ; 227   ; 95             ; 0            ; 95             ; 32     ; 95              ; 95            ; 95              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath|mdr                ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath|mdr_decoder        ; 67    ; 0              ; 30           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath|mem_data_out_mux   ; 130   ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath|mem_data_out       ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath|alu                ; 67    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath|alumux2            ; 227   ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath|alumux1            ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath|regfile            ; 49    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath|IR                 ; 34    ; 14             ; 0            ; 14             ; 192    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath|mar                ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath|marmux             ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath|cmpmux             ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath|pc                 ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath|pcmux              ; 130   ; 33             ; 0            ; 33             ; 32     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath|add4               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|datapath                    ; 61    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu                             ; 34    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
