行政院國家科學委員會計畫研究計畫成果報告 
應用於新世代行動通訊之高效率微波線性發射機系統 
子計畫三： 
採用正交調制雜訊抑制技術之前瞻性低雜訊頻率合成器 
 
計畫編號：NSC 96-2221-E-327-001 
執行期限：96年 8月 1日至 96年 11月 31日 
主持人：彭康峻 國立高雄第一科技大學電通系 
計畫參與人員：宋承翰、張翊鉦 國立高雄第一科技大學電通系 
 
一、摘要 
本計畫之目標在於配合總計畫發展一
前瞻性低雜訊頻率合成器以應用於新世代
無線通訊系統。此一低雜訊頻率合成器主要
運用了兩種前瞻性雜訊抑制技術來分別降
低鎖相迴路(PLL, Phase-Locked Loop)頻寬
內以及頻寬外之相位雜訊，以期能進一步提
升系統之整體性能。在鎖相迴路頻寬內之雜
訊改善上，我們運用了單迴路差異積分調制
器 (SL-DSM, Single Loop Delta-Sigma 
Modulator)架構來設計一分數式頻率合成器
(Fractional-N Frequency Synthesizer)。由於單
迴路架構所導致之相位誤差變化量較傳統
之 多 級 雜 訊 整 形 (MASH, Multi-Stage 
Noise-Shaping)架構小許多，因此能夠有效
改善由於鎖相迴路部分元件非線性特性所
導致之雜訊交互調變 (Inter-modulation)現
象。在鎖相迴路頻寬外雜訊改善上，我們則
是創新運用了訊號正交調制器在訊號調制
之同時一併將迴路頻寬外之差異積分量化
雜訊(Quantization Noise)給直接抵銷。在系
統性能測試上，射頻實驗之頻段座落於 2.4 
GHz ， 頻 寬 內 之 相 位 雜 訊 低 於
-85dBc/Hz@10kHz，頻寬外之相位雜訊低於
-100dBc/Hz@1MHz。 
 
關鍵字：鎖相迴路、分數式頻率合成器、差
異積分調制器 
 
二、緣由及目的 
頻率合成器一向為無線通訊系統當中
極為重要之元件，其除了需提供極為快速且
穩定之頻道切換外，亦需提供相當純淨之載
波訊號供給系統作為訊號調制使用。特別是
採用正交分頻多工 (OFDM, Orthogonal 
Frequency Division Multiplexing)調制技術之
新世代系統，由於其高資料傳輸率之關鍵是
在於超高之頻譜使用效率，因此其對於頻率
合成器相位雜訊表現之要求遠超乎過往之
GSM以及 CDMA等系統[1],[2]。 
對一頻率合成器而言，降低訊號相位雜
訊並提升系統頻道切換速度的最主要且直
接之方法便是盡量減少鎖相迴路之除頻值
N。這能夠大幅降低參考訊號源(Reference 
10-4 10-3 10-2 10-1 100
Offset frequency normalized by reference frequency
-300
-250
-200
-150
-100
-50
PS
D
 o
f q
ua
nt
iz
at
io
n 
no
is
e 
(d
B
)
MASH
Normalize Butterworth
Modified Butterworth
 
圖三：經 NTFButter (z)與 NTFmodified(z)整型之
量化雜訊比較 
 
現兩種架構之雜訊整形能力相當接
近，然而經 Butterworth 低通濾波器抑
制之單迴路差異積分調制器其高頻量
化雜訊表現則較佳。 
 
2. 正交調制器抑制頻寬外雜訊 
分數式頻率合成器之輸出相位雜訊主
要來自於參考訊號、壓控振盪器以及差異
積分調制器，一般而言，參考訊號以及壓
控振盪器之相位雜訊主要集中在較低頻
處，而差異積分調制器之量化雜訊則是經
由雜訊整型推往鎖相迴路參考頻率的一半
處，因此，欲改善鎖相迴路頻寬外相位雜
訊表現之最直接作法便是在頻寬外消除量
化雜訊。根據此一想法，我們創新提出了
運用子計畫二所發展之正交調制器來直接
消除量化雜訊，如圖四所示，單迴路差異
積分調制器除了負責量化除頻值外，亦將
同時產生之量化雜訊提供給子計畫一所發
展之基頻處理器，在與調制訊號結合後便
可透過正交調制將鎖相迴路輸出之量化雜
訊給濾除掉，進而達到提升調制品質之效
果。 
為了進一步分析此一雜訊抑制機制，
在無基頻訊號調制之情況下我們可根據式
(2)將圖十七之輸出訊號表示為 
90o
PFD
MMD
SL-DSM
Reference
From 
Channel
Selector
RF
LPF
Baseband
Processor
Id
Qd
DAC
DAC
Quantization 
Noise
VCO
Baseband
Signal
Modulation
Signal
子計畫一
子計畫三
子計畫二
 
圖四：運用正交調制器雜訊抑制技術之低
雜訊分數式頻率合成器 
 
( ), ,( ) cos 2 ( ) ( ) ( )c n out n DSMS t f t t t h tπ φ φ= + − ×  
( ), ,cos 2 ( ) ( )c n out n DSMf t t tπ φ φ′= + − ,   (1) 
其中 fc 為鎖相迴路輸出之載波頻率，
, ( )n out tφ 為鎖相迴路輸出相位雜訊 outφ 之時
域表示， , ( )n DSM tφ 為差異機分調制器量化雜
訊 ,n DSMφ 之時域表示，h(t)為鎖相迴路系統
轉 移 函 數 H(S) 之 時 域 表 示 ，
, ,( ) ( ) ( )n DSM n DSMt t h tφ φ′ = × 則表示經鎖相迴
路抑制後殘餘之量化雜訊。藉由三角函數
之和差化積可將式(1)展開為 
( ) ( ), ,( ) cos 2 ( ) ( )c n out n DSMS t f t t tπ φ φ⎡ ⎤′= + −⎣ ⎦  
( ) ( )
( ) ( )
, ,
, ,
cos 2 ( ) cos ( )
sin 2 ( ) sin ( )
c n out n DSM
c n out n DSM
f t t t
f t t t
π φ φ
π φ φ
′= +
′− +           
( ) ( )
( ) ( )
, ,
, ,
cos 2 ( ) cos ( )
sin 2 ( ) sin ( )
c n out n DSM
c n out n DSM
f t t t
f t t t
π φ φ
π φ φ
′= +
′+ + −  (2) 
根據式(2)我們可繪出此系統之雜訊模型如
圖五所示，分數式頻率合成器負責提供正
交 之 載 波 訊 號 ( ),cos 2 ( )c n outf t tπ φ+ 與( ),sin 2 ( )c n outf t tπ φ+ ，基頻訊號處理器則負
責將來自於差異積分調制器之量化雜訊
, ( )n DSM tφ 轉 為 ( ),cos ( ) ( )n DSM t h tφ × 以 及 
10
5
10
6
Offset frequency (Hz)
-120
-110
-100
-90
-80
-70
-60
-50
Ph
as
e 
no
is
e 
(d
B
c/
H
z)
Integer-N
2nd MASH
3rd MASH
4th MASH
 
圖八：運用多級雜訊整形架構之分數式頻率
合成器相位雜訊量測 
105 106
Offset frequency (Hz)
-120
-110
-100
-90
-80
-70
-60
-50
Ph
as
e 
no
is
e 
(d
B
c/
H
z)
Integer-N
2nd Single-Loop
3rd Single-Loop
4th Single-Loop
 
圖九：運用單迴路架構之分數式頻率合成器
相位雜訊量測 
 
 
圖十：運用單迴路差異積分調制器之分數式
頻率合成器穩定時間量測 
 
五、參考文獻 
[1] H.-G. Ryu and Y.-S. Lee, “Phase noise 
analysis of the OFDM communication 
system by the standard frequency 
deviation,” IEEE Trans. Consumer 
Electronics, vol.49, pp.41-47, Feb. 2003. 
[2] B. Razavi, Phase-Locking in High 
Performance Systems, Hoboken, NJ: John 
Wiley & Sons Inc., 2003. 
[3] B. Miller and B. Conley, “A multiple 
modulator factional divider,” IEEE Trans. 
Instrum. Meas., vol. 40, pp. 578-583, 
June 1991. 
[4] V. F. Kroupa, Phase Lock Loops and 
Frequency Synthesis, NJ: John Wiley & 
Sons Inc., 2003. 
[5] B. D. Muer and M. S. J. Steyaert, “A 
CMOS monolithic ∆Σ-controlled 
fractional-N frequency synthesizer for 
DCS-1800,” IEEE J. Solid-State Circuits, 
vol. 37, pp. 835-844, July 2002. 
[6] B. D. Muer and M. S. J. Steyaert, “On the 
analysis of ∆Σ fractional-N frequency 
synthesizers for high-spectral purity,” 
IEEE Trans. Circuits and Systems II: 
Analog and Digital Signal Processing, vol. 
50, pp.784-793, Nov. 2003. 
[7] 朱嘉宏，彭康峻，＂應用於數位電視系
統之寬頻電壓控制振盪器設計，＂高科
大電機資訊學院 2008 年教師研發成
果研討會，pp. 34-38。 
[8] 朱嘉宏，彭康峻，＂應用於WiMAX系
統之 3.4 GHz低雜訊電壓控制振盪器設
計，＂2008全國電信研討會。 
[9] 朱嘉宏，應用於WiMAX之低雜訊電壓
控制振盪器設計，國立第一科技大學電
通系碩士論文，2008。 
 
