# 存储系统

## 存储器的层次化结构

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830143146842.png" alt="image-20210830143146842" style="zoom:67%;" />

主存―辅存:==实现虚拟存储系统，解决了主存容量不够的问题==

Cache一主存:==解决了主存与CPU速度不匹配的问题==

## 存储器的分类

### 按层次

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830143422397.png" alt="image-20210830143422397" style="zoom:80%;" />

### 按存储介质

1. 半导体存储器(==主存、Cache==):以半导体器件存储信息
2. 磁表面存储器(==磁盘、磁带==):以磁性材料存储信息
3. 光存储器：以光介质存储信息

### 按存取方式

1. 随机存取存储器（Random Access Memory,RAM):读写任何一个存储单元所需时间都相同，==与存储单元所在的物理位置无关==
2. 串行访问存储器;读写某个存储单元所需时间==与存储单元的物理位置有关==
   1. 顺序存取存储器(Sequential Access Memory，SAM):读写一个存储单元所需时间取决于存储单元所在的物理位置
   2. 直接存取存储器(Direct Access Memory，DAM） :既有随机存取特性，也有顺序存取特性。先直接选取信息所在区域，然后按顺序方式存取。
3. 相联存储器(Associative Memory) ,即可以==按内容访问的存储器==（(Content Addressed Memory，CAM)
   可以按照内容检索到存储位置进行读写，“**快表”就是一种相联存储器**

### 按信息的可更改性

1. 读写存储器（Read/Write Memory)——即可读、也可写(如:==磁盘、内存、Cache==)
2. 只读存储器（Read Only Memory)——只能读，不能写(如:实体音乐专辑通常采用==CD-ROM==,实体电影采用蓝光光碟，==BIOS通常写在ROM中==)

### 按信息的可保存性

1. 断电后，存储信息消失的存储器――易失性存储器（主存、Cache)
   断电后，存储信息依然保持的存储器――非易失性存储器（磁盘、光盘)
2. 信息读出后，原存储信息被破坏――破坏性读出（如DRAM芯片，读出数据后要进行重写)								信息读出后，原存储信息不被破坏――非破坏性读出（如SRAM芯片、磁盘、光盘)

## 存储器的性能指标

1. 存储容量:存储字数×字长（如1M×8位)。
2. 单拉成本:每位价格=总成本/总容量。
3. 存储速度:==数据传输率===数据的宽度/存储周期。

①存取时间（(Ta）:存取时间是指从启动一次存储器操作到完成该操作所经历的时间，分为读出时间和写入时间。

②存取周期(Tm):存取周期又称为读写周期或访问周期。它是指存储器进行一次完整的读写操作所需的全部时间，==即连续两次独立地访问存储器操作（读或写操作）之间所需的最小时间间隔。==

主存带宽（Bm):==主存带宽==又称==数据传输率==，表示每秒从主存进出信息的最大数量，单位为字/秒、字节/秒（B/s)或位/秒(b/s) 。

![image-20210830145817814](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830145817814.png)

## 存储器的基本组成

![image-20210830150154888](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830150154888.png)

## SRAM和DRAM

Dynamic Random Access Memory，即动态RAM<br>        Static Random Access Memory，即静态RAM

==DRAM用于主存、SRAM用于cache==

高频考点:DRAM和SRAM的对比

### SRAM vs DRAM

DRAM芯片:使用==栅极电容==存储信息<br>SRAM芯片:使用==双稳态触发器==存储信息<br>核心区别:存储元不一样

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830150626774.png" alt="image-20210830150626774" style="zoom:80%;" />

1:电容内存储了电荷										0:电容内未存储电荷

**==电容放电信息被破坏，是破坏性读出。读出后应有重写操作，也称“再生”==**

**==每个存储元制造成本更低，集成度高,功耗低==**

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830150733319.png" alt="image-20210830150733319" style="zoom:80%;" />

**==读出数据，触发器状态保持稳定,是非破坏性读出,无需重写==**

**==每个存储元制造成本更高,集成度低,功耗大==**

| 类型特点         | SRAM                   | DRAM                     |
| ---------------- | ---------------------- | ------------------------ |
| 存储信息         | 触发器                 | 电容                     |
| 破坏性读出       | 非                     | 是                       |
| 读出后需要重写？ | 不用                   | 用                       |
| 运行速度         | 快                     | 慢                       |
| 集成度           | 低                     | 高                       |
| 发热量           | 大                     | 小                       |
| 存储成本         | 高                     | 低                       |
| 易失性           | 易失（断电后消息消失） | 易失（断电后消息消失）   |
| 需要刷新？       | 不需要                 | 需要(分散，集中，异步)   |
| 送行列地址       | 同时送                 | 分两次（地址线复用技术） |

### DRAM的刷新

电容内的电荷只能维持==2ms==。即便不断电，2ms后信息也会消失

2ms之内必须“刷新”一次(给电容充电)

"刷新”由存储器独立完成,**不需要CPU控制**

1. 多久需要刷新一次?
   刷新周期:一般为2ms

2. 每次刷新多少存储单元?

   以行为单位，每次刷新一行存储单元

3. 为什么要用行列地址?

   减少选通线的数量

4. 如何刷新?

   有硬件支持，读出一行的信息后重新写入，==占用1个读/写周期==

5. 在什么时刻刷新?

   假设DRAM内部结构排列成128×128的形式，读/写周期0.5μs

   * 思路一:==**每次读写完都刷新一行**<br>==→系统的存取周期变为1μs
     前0.5μs时间用于正常读写<br>后0.5μs时间用于刷新某行

     <img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830152350899.png" alt="image-20210830152350899" style="zoom:80%;" />

   * 思路二:2ms内集中安排时间全部刷新<br>→系统的存取周期还是0.5μs
     有一段时间专门用于刷新,
     无法访问存储器，称为访存“死区”

     <img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830152408917.png" alt="image-20210830152408917" style="zoom:80%;" />

   * 思路三:2ms内每行刷新1次即可<br>→2ms内需要产生128次刷新请求

     每隔2ms/128= 15.6us一次

     每15.6us内有0.5us的“死时间”

     <img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830152535283.png" alt="image-20210830152535283" style="zoom:80%;" />

### DRAM的地址线复用技术

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830152719149.png" alt="image-20210830152719149" style="zoom:80%;" />

**==行、列地址分两次，可使芯片引脚更少==**

## 只读存储器ROM

RAM芯片一一易失性，断电后数据消失

ROM芯片――非易失性，断电后数据不会丢失

* 很多ROM芯片虽然名字是“Read-Only”，但很多ROM也可以“写”

* ==闪存的写速度一般比读速度更慢==，因为写入前要先擦除

* ==很多ROM也具有“随机存储”的特性==

* ------
  
  MROM (Mask Read-Only Memory) —―掩模式只读存储器
  厂家按照客户需求，在芯片生产过程中直接写入信息，之后==任何人不可重写==(只能读出)可靠性高、灵活性差、生产周期长、只适合批量定制
  
* PROM (Programmable Read-Only Memory) ——可编程只读存储器用户可用专门的PROM写入器写入信息，==写一次之后就不可更改==

* EPROM (Erasable Programmable Read-Only Memory)-一可擦除可编程只读存储器                                          允许用户写入信息，之后用某种方法擦除数据，==可进行多次重写==
  * UVEPROM (ultraviolet rays）——用紫外线照射8~20分钟，擦除所有信息
  * EEPROM（也常记为E2PROM，第一个E是Electrically)——可用“电擦除”的方式，擦除特定的字
  
* Flash Memory 一一闪速存储器（注:U盘、SD卡就是闪存)																				      	在EEPROM基础上发展而来，断电后也能保存信息，且==可进行多次快速擦除重写==                                               注意:由于闪存需要先擦除在写入，因此==闪存的“写”速度要比“读”速度更慢==

* ==<font color='red'>**SSD (Solid State Drives) 一固态硬盘**</font>==
  由控制单元+存储单元(Flash芯片）构成，与闪速存储器的核心区别在于控制单元不一样，但存储介质都类似，可进行多次快速擦除重写。SSD速度快、功耗低、价格高。目前个人电脑上常用SSD取代传统的机械硬盘

计算机内重要的ROM：

1. BIOS芯片：主板上的BIOS芯片（ROM） ,存储了“自举装入程序”,负责引导装入操作系统(开机）

2. 辅存：操作系统安装在辅存

3. 逻辑上,主存由RAM+ROM组成,且二者常统一编址

   > **==注:我们常说“内存条”就是“主存”，但事实上，主板上的ROM芯片也是“主存”的一部分==**

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830153941303.png" alt="image-20210830153941303" style="zoom:80%;" />

## 固态硬盘SSD

![image-20211118182249717](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20211118182249717.png)

![image-20211118182346574](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20211118182346574.png)

## 主存储器与CPU的连接

### 单块存储芯片与CPU的连接

![image-20210830154656856](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830154656856.png)

想要扩展主存字数怎么办?—字扩展

数据总线宽度>存储芯片字长，怎么办?—一位扩展

### 位扩展

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830154950264.png" alt="image-20210830154950264" style="zoom:80%;" />

### 字扩展

![image-20210830155117128](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830155117128.png)

![image-20210830155132521](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830155132521.png)

### 字位同时扩展

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830155209396.png" alt="image-20210830155209396" style="zoom:80%;" />

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830155248808.png" alt="image-20210830155248808" style="zoom:80%;" />

## 双端口RAM

多核CPU都要访存，怎么办?

两个端口对同一主存操作有以下4种情况:

- [x] 两个端口同时对不同的地址单元存取数据。:smile:
- [x] 两个端口同时对同一地址单元读出数据。:smile:
- [ ] 两个端口同时对同一地址单元写入数据。:disappointed:<font color='red'>写入错误</font>
- [ ] 两个端口同时对同一地址单元，一个写入数据，另一个读出数据。:disappointed:<font color='red'>读出错误</font>

## 多体并行存储器

![image-20210830155815706](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830155815706.png)

![image-20210830155953797](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830155953797.png)

采用“==流水线==”的方式并行存取（宏观上并行，微观上串行)

宏观上，一个存储周期内，m体交叉存储器可以提供的数据量为单个模块的m倍。

存取周期为T，==存取时间为r==，为了使流水线不间断，应保证模块数==m≥T/r==<br>存取周期为T，==总线传输周期为r==，为了使流水线不间断，应保证模块数==m≥T/r==

多体并行存储器<br>每个模块都有相同的容量和存取速度。<br>==各模块都有独立的读写控制电路、地址寄存器和数据寄存器。它们既能并行工作，又能交叉工作==。

![image-20210830160416009](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830160416009.png)

## Cache

### 基本概念

**==每次被访问的主存块,一定会被立即调入Cache==**

==<font color='red'>**空间局部性**</font>==:在最近的未来要用到的信息(指令和数据)，很可能与现在正在使用的信息在存储空间上是**邻近**的<br>Eg:数组元素、顺序执行的代码

==<font color='red'>**时间局部性**</font>==:在最近的未来要用到的信息，很可能是现在正在使用的信息<br>Eg:循环结构的指令代码

命中率H:CPU欲访问的信息已在Cache中的比率

缺失（未命中)率=1-H

Cache—主存系统的平均访问时间t为

先访问Cache，若Cache未命中再访问主存:$t = Ht_{c}+(1-H)(t_c+t_m)$

同时访问Cache和主存，若cache命中则立即停止访问主存$t = Ht_{c}+(1-H)t_m$

### ==映射方式==

![image-20210830161523548](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830161523548.png)

如何区分Cache中存放的是哪个主存块?

给每个Cache块增加个“标记”记录对,应的主存块号

==还要增加有效位==

#### 全相联映射（随意放）

假设某个计算机的主存地址空间大小为256MB，按字节编址，其数据Cache有8个Cache行，行长为64B。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830162835842.png" alt="image-20210830162835842" style="zoom:80%;" />

CPU 访问主存地址<font color='blue'>1...1101</font>001110:

1. 主存地址的<font color='blue'>前22位</font>,对比Cache中所有块的<font color='blue'>标记</font>;
2. 若标记匹配且有效位=1，则cache命中,访问块内地址为001110的单元。
3. 若未命中或有效位=0，则正常访问主存

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830163321814.png" alt="image-20210830163321814" style="zoom:80%;" />

#### 直接映射（只能放固定位置）

假设某个计算机的主存地址空间大小为256MB，按字节编址，其数据Cache有8个Cache行，行长为64B。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830163501283.png" alt="image-20210830163501283" style="zoom:73%;" />

直接映射，主存块在Cache中的==位置=主存块号%Cache总块数==

==缺点==:其他地方有空闲Cache块,但是8号主存块不能使用

若Cache总块数=2^n^则主存块号末尾n位直接反映它在Cache中的位置,将==主存块号的其余位作为标记即可==

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830163246506.png" alt="image-20210830163246506" style="zoom:80%;" />

#### 组相联映射（可放到特定分组）

假设某个计算机的主存地址空间大小为256MB，按字节编址，其数据Cache有8个Cache行，行长为64B。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830163859179.png" alt="image-20210830163859179" style="zoom:80%;" />

组相联映射，==所属分组=主存块号%分组数==

主存块号%2^2^，相当 于留下最后两位

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830163831492.png" alt="image-20210830163831492" style="zoom:80%;" />

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830163935244.png" alt="image-20210830163935244" style="zoom: 200%;" />

### ==替换算法==

* 随机算法(RAND)——若Cache已满，则随机选择一块替换。

  随机算法——实现简单，但==完全没考虑局部性原理==，命中率低，实际效果很不稳定

* 先进先出算法(FIFO)——若cache已满，则替换最先被调入Cache的块

  先进先出算法——实现简单，最开始按#0#1#2#3放入cache，之后轮流替换#0#1#2#3 FIFO==依然没考虑局部性原理==，最先被调入Cache的块也有可能是被频繁访问的

* ==近期最少使用(LRU)==——为每一个Cache块设置一个“计数器”，用于记录每个Cache块已经有多久没被访问了。当Cache满后替换“计数器”最大的

  1. 命中时，所命中的行的计数器清零，**==<font color='gree'>比其低的计数器加1</font>==**，其余不变;
  2. 未命中且还有空闲行时，新装入的行的计数器置0，其余非空闲行全加1;
  3. 未命中且无空闲行时，计数值最大的行的信息块被淘汰，新装行的块的计数器置0，其余全加1。

  LRU算法——基于“局部性原理”，近期被访问过的主存块，在不久的将来也很有可能被再次访问，因此淘汰最久没被访问过的块是合理的。==LRU算法的实际运行效果优秀，Cache命中率高==。
  若被频繁访问的主存块数量>Cache行的数量，则有可能发生“抖动”，如:{1,2,3,4,5,1,2,3,4,5,1,2.…}

* 最近不经常使用(LFU)

  LFU算法——曾经被经常访问的主存块在未来不一定会用到(如:微信视频聊天相关的块),没有很好地遵循局部性原理，因此==实际运行效果不如LRU==

![image-20210830165256248](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830165256248.png)

### ==写策略==

#### 写命中

##### 全写法（写直达式）

全写法(写直通法，write-through)——当CPU对cache写命中时，必须把数据同时写入Cache和主存，一般使用写缓冲(write buffer)

> SRAM实现的FIFO队列
>
> <img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830170017347.png" alt="image-20210830170017347" style="zoom:80%;" />

==访存次数增加，速度变慢，但更能保证数据一致性==

==使用写缓冲，CPU写的速度很快，若写操作不频繁，则效果很好。若写操作很频繁，可能会因为写缓冲饱和而发生阻塞==

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830190249546.png" alt="image-20210830190249546" style="zoom:80%;" />

##### 写回法（写回式）

写回法(write-back)——当CPU对Cache写命中时，只修改Cache的内容，而不立即写入主存，只有当此块被换出时才写回主存

==减少了访存次数，但存在数据不一致的隐患。==

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830165649497.png" alt="image-20210830165649497" style="zoom: 67%;" />

**脏位：1表示数据被修改过，0表示数据未被修改过**

#### 写不中

##### 写分配法

写分配法(write-allocate)——当CPU对Cache==写不命中时==，把主存中的块调入Cache，在Cache中修改。通常搭配==写回法==使用。

**==只有“读”未命中时才调入Cache==**

##### 非写分配法

非写分配法(not-write-allocate)——当CPU对Cache==写不命中时==只写入主存，不调入Cache。搭配==全写法==使用。

#### 多级Cache

现代计算机常采用**多级cache**
离CPU越近的速度越快，容量越小<br>离CPU越远的速度越慢，容量越大

![image-20210830191127532](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830191127532.png)

**==各级Cache之间常采用“全写法+非写分配法”==**

==**Cache-主存之间常采用“写回法+写分配注**”==

![image-20210830191316380](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830191316380.png)

## 页式存储器

页式存储系统:一个程序(进程)在逻辑上被分为若干个大小相等的“==页面==”，**<font color='red'>==“页面”大小与“块”的大小相同==</font>**。每个页面可以离散地放入不同的主存块中。



**逻辑地址（虚地址）**:程序员视角看到的地址
        **物理地址（实地址）**:实际在主存中的地址

页表:逻辑页号→主存块号

CPU执行的机器指令中，使用的是“逻辑地址”，因此需要通“页表”将逻辑地址转为物理地址。页表的作用:记录了每个逻辑页面存放在哪个主存块中

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830191846449.png" alt="image-20210830191846449" style="zoom:75%;" /><img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830191748103.png" alt="image-20210830191748103" style="zoom:75%;" />

==快表：将近期访问的页表项放入更高速的存储器，可加快地址变换的速度==

**快表是一种“相联存储器”，可以按内容寻访**

![image-20210830192245416](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830192245416.png)

## 虚拟存储器

- 有效位:这个页面是否已调入主存
- 脏位:这个页面是否被修改过
- 引用位:用于“页面置换算法”，比如，可以用来统计这个页面被访问过多少次
- 物理页:即主存块号
- 磁盘地址:即这个页面的数据在磁盘中的存放位置

![image-20210830192725562](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830192725562.png)



![image-20210830192746805](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830192746805.png)

段式虚拟存储器——按照功能模块拆分如:#O段是自己的代码，#1段是库函数代码，#2段是变量

![image-20210830192839809](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210830192839809.png)

页式虚拟存储器——拆分成大小相等的页面



段页式虚拟存储器——按照功能模块分段，再将各个段分页

把程序按逻辑结构分段，每段再划分为固定大小的页，主存空间也划分为大小相等的页，

程序对主存的调入、调出仍以页为基本传送单位。每个程序对应一个段表，每段对应一个页表。

**==虚拟地址:段号+段内页号+页内地址==**

