implementation des reseau bayesiens 

Mode FPGA on implemente un réseau de base qui a un max par neud de connections entrante et un taille de memoire max

Mode ASIC:

On crée un script qui genere un VHDL a partir d'une DB en gérant un taille de mémoire optimiser : pas minimum(DB) -> taille mots dans la mémoire

Neud: utilisation de variable qui permet de faire un generic -> sur le bus entrée / et memoire

--> Discussion memoire partager ou registre en mode ASIC
--> Voir les DB mode FPGA pour
 
