Arch 2016年度 輪講会
========

使用する本
--------
コンピュータの構成と設計 第5版(パタヘネ)

いつやるか
--------
木曜日の Arch meeting の後

参加者
--------
mochan, zef, ogura, nef, mihiro, phi, shunkin, tatsu, u-dory, joe, syaro, itochan, aky, usk ,miyukki, pasora


## 2016/05/12
担当:pasora  
[スライド(pdf, rg標準)](http://web.sfc.wide.ad.jp/~pasora/rg/patahene/slide/1.pdf)
### 1.コンピュータの抽象化とテクノロジ
#### 1.1 はじめに
#### 1.2 コンピュータ・アーキテクチャにおける8つの主要なアイデア
#### 1.3 プログラムの内側
#### 1.4 コンピュータの内部
#### 1.5 プロセッサおよびメモリを製造するための技術
#### 1.6 性能
#### 1.7 電力の壁
#### 1.8 方向転換:単体プロセッサからマルチプロセッサへ
#### 1.9 実例:Intel Core i7 のベンチマーク・テスト
#### 1.10 誤信と落とし穴
#### 1.11 おわりに
#### 1.12 歴史展望と参考資料
#### 1.13 演習問題

------

### 2. 命令:コンピュータの言葉
担当: joe
#### 2.1 はじめに
#### 2.2 コンピュータ・ハードウェアの演算
#### 2.3 コンピュータ・ハードウェアのオペランド
#### 2.4 符号付き数と符号なし数
担当: yatty
#### 2.5 コンピュータ内での命令の表現
#### 2.6 論理演算
#### 2.7 条件判定用の命令
#### 2.8 コンピュータ・ハードウェア内での手続きのサポート

--------

#### 2.9 人との情報交換
#### 2.10 32ビットの即値およびアドレスに対するMIPSのアドレシング方式
#### 2.11 並列処理と命令:同期
#### 2.12 プログラムの翻訳と起動
#### 2.13 Cプログラムの包括的な例題解説
#### 2.14 配列とポインタの待避
#### 2.15 高度な話題:CのコンパイルおよびインタープリタによるJavaの実行
#### 2.16 実例:ARMv7(32ビット)の命令
#### 2.17 実例:x86の命令
#### 2.18 実例:ARMv8(64ビット)の命令
#### 2.19 誤信と落とし穴
#### 2.20 おわりに
#### 2.21 歴史展望と参考文献
#### 2.22 演習問題

### 3. コンピュータにおける算術演算
#### 3.1 はじめに
#### 3.2 加算と減算
#### 3.3 乗算
#### 3.4 除算
#### 3.5 浮動小数点演算
#### 3.6 並列処理とコンピュータの算術演算:半語並列性
#### 3.7 実例:x86におけるストリーミングSIMD拡張およびアドバンスト・ベクトル・エクステンション
#### 3.8 高速化:半語並列性および行列の演算
#### 3.9 誤信と落とし穴
#### 3.10 おわりに
#### 3.11 歴史展望と参考文献
#### 3.12 演習問題

### 4. プロセッサ
#### 4.1 はじめに
#### 4.2 論理設計とクロック方式
#### 4.3 データパスの構築
#### 4.4 単純な実行方式
#### 4.5 パイプライン処理の概要
#### 4.6 データパスのパイプライン化と制御
#### 4.7 データ・ハザード:フォワーディングとストール
#### 4.8 制御ハザード
#### 4.9 例外
#### 4.10 命令を通じた並列処理
#### 4.11 実例:ARM Cortex-A8およびIntel Core i7のパイプライン
#### 4.12 高速化:命令レベル並列性を応用した行列の乗算
#### 4.13 高度な話題:パイプラインの記述およびモデリング用のハードウェア設計言語を使用したディジタル設計の概要とパイプライン処理の追加図解
#### 4.14 誤信と落とし穴
#### 4.15 おわりに
#### 4.16 歴史展望と参考文献
#### 4.17 演習問題

### 5. 容量と速度の両立:記憶階層の利用
#### 5.1 はじめに
#### 5.2 メモリ・テクノロジ
#### 5.3 キャッシュの基礎
#### 5.4 キャッシュの性能の測定と改善
#### 5.5 信頼性の高い記憶階層
#### 5.6 仮想マシン
#### 5.7 仮想記憶
#### 5.8 記憶階層間に共通する概念
#### 5.9 有限状態機械を用いた単純なキャッシュの制御
#### 5.10 並列処理と記憶階層:キャッシュ・コヒーレンス
#### 5.11 並列処理と記憶階層:RAID
#### 5.12 高度な話題:キャッシュ・コントローラの実現
#### 5.13 実例:ARM Cortex-A8とIntel Core i7の記憶階層
#### 5.14 高速化:キャッシュのブロック化を応用した行列の乗算
#### 5.15 誤信と落とし穴
#### 5.16 おわりに
#### 5.17 歴史展望と参考文献
#### 5.18 演習問題

### 6. クライアントからクラウドまでの並列プロセッサ
#### 6.1 はじめに
#### 6.2 並列処理プログラム作成の困難さ
#### 6.3 SISD, MIMD, SIMD, SPMD, ベクトル
#### 6.4 ハードウェア・マルチスレッディング
#### 6.5 マルチコアをはじめとする共有記憶型マルチプロセッサ
#### 6.6 グラフィックス処理ユニットの概要
#### 6.7 クラスタ, ウェアハウス・スケール・コンピュータおよびその他のメッセージ交換型マルチプロセッサ
#### 6.8 マルチプロセッサ・ネットワーク・トポロジの概要
#### 6.9 外部世界との通信:クラスタ・ネットワーキング
#### 6.10 マルチプロセッサのベンチマークおよび性能モデル
#### 6.11 実例:Intel Core i7 960とNVIDIA Tesla GPUのベンチマーク・テストおよびルーフライン
#### 6.12 高速化:複数のプロセッサを応用した行列の乗算
#### 6.13 誤信と落とし穴
#### 6.14 おわりに
#### 6.15 歴史展望と参考文献
#### 6.16 演習問題
