---
audio: false
generated: true
image: false
lang: ja
layout: post
model: x-ai/grok-4-fast
title: 組み合わせ論理回路ガイド
translated: true
type: note
---

このガイドは、『電子技術基礎（III）』の組み合わせ論理回路の章から主要な概念を解説します。組み合わせ論理回路は、出力が現在の入力のみに依存する（順序回路とは異なり記憶要素を持たない）デジタルシステムです。指定されたセクションである「解析と設計」、「一般的なモジュール」、「ハザードとその除去方法」に分けて説明します。実践的な理解に焦点を当て、例とステップバイステップの解説を提供します。

## 1. 組み合わせ論理の解析と設計

### 解析
解析とは、与えられた回路のゲートレベル記述から、その出力の振る舞いを決定することを指します。

- **真理値表**: 解析の基礎。全ての可能な入力の組み合わせをリストし、出力を計算します。
  - *n*個の入力を持つ回路の場合、2^n 行あります。
  - 例: 2入力AND-OR回路の解析: 出力 = (A · B) + (A' · B') (ここで ' はNOTを表す)。

    | A | B | A · B | A' · B' | 出力 |
    |---|---|-------|---------|--------|
    | 0 | 0 |   0   |    1    |   1    |
    | 0 | 1 |   0   |    0    |   0    |
    | 1 | 0 |   0   |    0    |   0    |
    | 1 | 1 |   1   |    0    |   1    |

    これは A XOR B (排他的論理和) に簡略化されます。

- **カルノー図 (K-Map)**: 解析中に論理式を簡略化するための視覚的ツール。
  - グリッド上に最小項(1)をプロットし、隣接する1(2のべき乗)をグループ化して主項を求めます。
  - 積和形(SOP)または和積形(POS)に簡略化します。

### 設計
設計は、問題の仕様（例: 真理値表や文章による記述）から始まり、回路を構築します。

- **手順**:
  1. 仕様から真理値表を導出する。
  2. 標準的なSOP/POS表現（最小項/最大項の和/積）を記述する。
  3. カルノー図またはクワイン・マクラスキー法を用いて簡略化する。
  4. ゲート(AND, OR, NOT, NAND, NOR)で実装する。

- **設計例**: 多数決回路（3つの入力A, B, Cのうち少なくとも2つが1の時に出力1）を設計する。
  - 真理値表 (一部):

    | A | B | C | 出力 |
    |---|---|---|--------|
    | 0 | 0 | 0 |   0    |
    | 0 | 0 | 1 |   0    |
    | 0 | 1 | 1 |   1    |
    | 1 | 0 | 1 |   1    |
    | 1 | 1 | 0 |   1    |
    | 1 | 1 | 1 |   1    |

  - カルノー図 (SOP用):
    ```
    CD\AB | 00 | 01 | 11 | 10
    ------|----|----|----|----
    00    | 0  | 0  | 0  | 0
    01    | 0  | 0  | 1  | 0
    11    | 0  | 1  | 1  | 1
    10    | 0  | 1  | 1  | 0
    ```
    (行/列はグレイコードでラベル付け。)

  - 簡略化後: F = AB + AC + BC.
  - ゲート実装: 各項に対して3つのANDゲート、1つのORゲート。

ヒント: 常にシミュレーションで検証するか、最終回路を再解析して確認してください。

## 2. 一般的なモジュール

これらは大規模システムのための標準的な構成要素であり、設計の複雑さを軽減します。

### エンコーダ
- アクティブな入力(群)をバイナリコードに変換します。
- 例: 4-to-2 ライン プライオリティエンコーダ (入力: Y3, Y2, Y1, Y0; 出力: A1, A0; 有効フラグ V)。
  - 真理値表:

    | Y3 | Y2 | Y1 | Y0 | A1 | A0 | V |
    |----|----|----|----|----|----|---|
    | 0  | 0  | 0  | 1  | 0  | 0  | 1 |
    | 0  | 0  | 1  | X  | 0  | 1  | 1 |
    | 0  | 1  | X  | X  | 1  | 0  | 1 |
    | 1  | X  | X  | X  | 1  | 1  | 1 |
    | 0  | 0  | 0  | 0  | X  | X  | 0 |

  - 論理: A1 = Y3 + Y2; A0 = Y3 + Y1; V = Y3 + Y2 + Y1 + Y0.
  - 用途: キーボード入力をバイナリへ変換。

### デコーダ
- エンコーダの逆: バイナリ入力からワンホット出力（1本のラインをアクティブに）へ変換します。
- 例: 2-to-4 デコーダ (入力: A1, A0; 出力: D0-D3)。
  - 真理値表:

    | A1 | A0 | D3 | D2 | D1 | D0 |
    |----|----|----|----|----|----|
    | 0  | 0  | 0  | 0  | 0  | 1  |
    | 0  | 1  | 0  | 0  | 1  | 0  |
    | 1  | 0  | 0  | 1  | 0  | 0  |
    | 1  | 1  | 1  | 0  | 0  | 0  |

  - 論理: D0 = A1' · A0'; D1 = A1' · A0; など。
  - 用途: メモリアドレッシング、7セグメントディスプレイドライバ。

### マルチプレクサ (MUX)
- セレクトラインに基づいて、複数の入力から1つを選択し、単一の出力へ送ります。
- 例: 4-to-1 MUX (入力: I0-I3; セレクト: S1, S0; 出力: Y)。
  - 真理値表:

    | S1 | S0 | Y  |
    |----|----|----|
    | 0  | 0  | I0 |
    | 0  | 1  | I1 |
    | 1  | 0  | I2 |
    | 1  | 1  | I3 |

  - 論理: Y = (S1' · S0' · I0) + (S1' · S0 · I1) + (S1 · S0' · I2) + (S1 · S0 · I3).
  - カスケード接続: より大きなMUXを構築 (例: 2つの4-to-1から8-to-1)。
  - 用途: データルーティング、関数生成器 (2^n-to-1 MUXで任意のn変数関数を実装可能)。

## 3. ハザードとその除去方法

ハザードとは、ゲートの遅延時間の差によって生じる、望ましくないグリッチ（一時的な誤出力）のことです。定常状態の論理が正しくても発生します。

### ハザードの種類
- **スタティックハザード**: 出力が一定であるべき(0→0 または 1→1)が、グリッチが発生する。
  - スタティック-1: SOPにおける不足した積項が原因 (例: 2つの項の重なりが不十分な遷移)。
- **ダイナミックハザード**: 出力が変化するべき(0→1 または 1→0)が、複数回振動する。
  - より複雑で、しばしば複数のスタティックハザードから生じる。

- **検出**: タイミング図の使用、またはカルノー図上でのハザードカバーの確認（単一変数変化に対する隣接1のチェック）。

例: SOP回路 F = AB + A'C (A=1, B:0→1, C=1 の時にスタティック-1ハザード; AB項が遅延するとグリッチ発生)。

### 除去方法
- **冗長項の追加 (ハザードカバー)**:
  - カルノー図で、遷移をカバーするための追加の含意項を加える (例: 例に対してACを追加: F = AB + A'C + AC)。
  - 変化中の重なりを保証する。ゲート数は増加するがグリッチを除去する。

- **ハザードフリーな実装の使用**:
  - 必須主項(EPI) + コンセンサス項。
  - ダイナミックハザードに対して: 変数ごとの単一遷移を保証する。

- **その他の技術**:
  - バランスド遅延 (ゲート経路を等しくする、VLSIでは非現実的)。
  - ラッチを用いた修正 (ただしこれは順序回路)。
  - 検証のためのシミュレーションツール。

ヒント: ハザードは高速設計において重要です。常に単一入力変化をチェックしてください。

## まとめと実践のヒント
- **重要な要点**: 組み合わせ論理は、入力を出力に効率的にマッピングすることです。真理値表とカルノー図の習熟は、あらゆる場面で役立ちます。
- **実践**: MUXを用いた全加算器の設計、ハザードのためのデコーダの解析。
- **次のステップ**: 記憶要素を含む順序論理へ進む。

より深く学ぶには、Manoの『ディジタル設計』などの標準的な教科書を参照してください。

[Digital Design by M. Morris Mano](https://www.pearson.com/us/higher-education/program/Morris-Mano-Digital-Design-with-an-Introduction-to-the-Verilog-HDL-5th-Edition/PGM110392.html)  
[Fundamentals of Digital Logic with Verilog Design by Brown and Vranesic](https://www.mheducation.com/highered/product/fundamentals-digital-logic-verilog-design-brown-vranesic/M9780073380544.html)