Fitter report for top_kirsch
Wed Mar 23 21:05:57 2016
Quartus II Version 10.1 Build 153 11/29/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Wed Mar 23 21:05:57 2016     ;
; Quartus II Version                 ; 10.1 Build 153 11/29/2010 SJ Full Version ;
; Revision Name                      ; top_kirsch                                ;
; Top-level Entity Name              ; top_kirsch                                ;
; Family                             ; Cyclone II                                ;
; Device                             ; EP2C35F672C7                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 511 / 33,216 ( 2 % )                      ;
;     Total combinational functions  ; 443 / 33,216 ( 1 % )                      ;
;     Dedicated logic registers      ; 329 / 33,216 ( < 1 % )                    ;
; Total registers                    ; 329                                       ;
; Total pins                         ; 115 / 475 ( 24 % )                        ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 4,096 / 483,840 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                             ;
+------------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C7                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Fitter Effort                                                              ; Fast Fit                       ; Auto Fit                       ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 907 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 907 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 904     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/jx2xu/ECE_327/ece327-proj/uw_tmp/top_kirsch.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 511 / 33,216 ( 2 % )      ;
;     -- Combinational with no register       ; 182                       ;
;     -- Register only                        ; 68                        ;
;     -- Combinational with a register        ; 261                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 160                       ;
;     -- 3 input functions                    ; 158                       ;
;     -- <=2 input functions                  ; 125                       ;
;     -- Register only                        ; 68                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 318                       ;
;     -- arithmetic mode                      ; 125                       ;
;                                             ;                           ;
; Total registers*                            ; 329 / 34,593 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 329 / 33,216 ( < 1 % )    ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 36 / 2,076 ( 2 % )        ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 115 / 475 ( 24 % )        ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )           ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 2 / 105 ( 2 % )           ;
; Total block memory bits                     ; 4,096 / 483,840 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 483,840 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%              ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 3%              ;
; Maximum fan-out node                        ; clk~clkctrl               ;
; Maximum fan-out                             ; 331                       ;
; Highest non-global fan-out signal           ; nrst                      ;
; Highest non-global fan-out                  ; 184                       ;
; Total fan-out                               ; 2589                      ;
; Average fan-out                             ; 2.76                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 511 / 33216 ( 1 % )   ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 182                   ; 0                              ;
;     -- Register only                        ; 68                    ; 0                              ;
;     -- Combinational with a register        ; 261                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 160                   ; 0                              ;
;     -- 3 input functions                    ; 158                   ; 0                              ;
;     -- <=2 input functions                  ; 125                   ; 0                              ;
;     -- Register only                        ; 68                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 318                   ; 0                              ;
;     -- arithmetic mode                      ; 125                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 329                   ; 0                              ;
;     -- Dedicated logic registers            ; 329 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 36 / 2076 ( 1 % )     ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 115                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 4096                  ; 0                              ;
; Total RAM block bits                        ; 9216                  ; 0                              ;
; M4K                                         ; 2 / 105 ( 1 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2589                  ; 0                              ;
;     -- Registered Connections               ; 1140                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 24                    ; 0                              ;
;     -- Output Ports                         ; 91                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk              ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_key[1]     ; N23   ; 5        ; 65           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_key[2]     ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_key[3]     ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[0]  ; N25   ; 5        ; 65           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[10] ; N1    ; 2        ; 0            ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[11] ; P1    ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[12] ; P2    ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[13] ; T7    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[14] ; U3    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[15] ; U4    ; 1        ; 0            ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[16] ; V1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[17] ; V2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[1]  ; N26   ; 5        ; 65           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[2]  ; P25   ; 6        ; 65           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[3]  ; AE14  ; 7        ; 33           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[4]  ; AF14  ; 7        ; 33           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[5]  ; AD13  ; 8        ; 33           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[6]  ; AC13  ; 8        ; 33           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[7]  ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[8]  ; B13   ; 4        ; 31           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; debug_switch[9]  ; A13   ; 4        ; 31           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nrst             ; G26   ; 5        ; 65           ; 27           ; 1           ; 184                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rxflex           ; C25   ; 5        ; 65           ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                       ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; debug_led_grn[0]    ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_grn[1]    ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_grn[2]    ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_grn[3]    ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_grn[4]    ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_grn[5]    ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_red[0]    ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_red[10]   ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_red[11]   ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_red[12]   ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_red[13]   ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_red[14]   ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_red[15]   ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_red[16]   ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_red[1]    ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_red[2]    ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_red[3]    ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_red[4]    ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_red[5]    ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_red[6]    ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_red[7]    ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_red[8]    ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_led_red[9]    ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_0[0] ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_0[1] ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_0[2] ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_0[3] ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_0[4] ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_0[5] ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_0[6] ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_0[7] ; G15   ; 4        ; 44           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_1[0] ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_1[1] ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_1[2] ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_1[3] ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_1[4] ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_1[5] ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_1[6] ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_1[7] ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_2[0] ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_2[1] ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_2[2] ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_2[3] ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_2[4] ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_2[5] ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_2[6] ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_2[7] ; R25   ; 6        ; 65           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_3[0] ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_3[1] ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_3[2] ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_3[3] ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_3[4] ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_3[5] ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_3[6] ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_3[7] ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_4[0] ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_4[1] ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_4[2] ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_4[3] ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_4[4] ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_4[5] ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_4[6] ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_4[7] ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_5[0] ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_5[1] ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_5[2] ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_5[3] ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_5[4] ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_5[5] ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_5[6] ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; debug_sevenseg_5[7] ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_mode[0]           ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_mode[1]           ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_nrst              ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_sevenseg[0]       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_sevenseg[10]      ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_sevenseg[11]      ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_sevenseg[12]      ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_sevenseg[13]      ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_sevenseg[14]      ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_sevenseg[15]      ; G13   ; 4        ; 35           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_sevenseg[1]       ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_sevenseg[2]       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_sevenseg[3]       ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_sevenseg[4]       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_sevenseg[5]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_sevenseg[6]       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_sevenseg[7]       ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_sevenseg[8]       ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; o_sevenseg[9]       ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; txflex              ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 24 / 64 ( 38 % ) ; 3.3V          ; --           ;
; 2        ; 15 / 59 ( 25 % ) ; 3.3V          ; --           ;
; 3        ; 2 / 56 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 4 / 58 ( 7 % )   ; 3.3V          ; --           ;
; 5        ; 6 / 65 ( 9 % )   ; 3.3V          ; --           ;
; 6        ; 26 / 59 ( 44 % ) ; 3.3V          ; --           ;
; 7        ; 26 / 58 ( 45 % ) ; 3.3V          ; --           ;
; 8        ; 15 / 56 ( 27 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; debug_switch[9]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; debug_led_red[10]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; debug_led_red[8]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; o_mode[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; debug_sevenseg_1[1]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; debug_sevenseg_1[2]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; debug_sevenseg_3[5]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; debug_sevenseg_3[4]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; debug_sevenseg_0[5]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; debug_led_red[2]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; debug_sevenseg_2[6]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; debug_sevenseg_1[0]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; debug_sevenseg_2[1]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; debug_sevenseg_2[2]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; debug_sevenseg_0[4]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; debug_switch[6]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; debug_led_red[11]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; debug_led_red[7]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; debug_led_red[3]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; debug_sevenseg_2[4]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; debug_sevenseg_2[3]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; debug_sevenseg_3[7]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; debug_sevenseg_0[3]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; o_nrst                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; debug_switch[5]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; debug_led_red[12]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; debug_led_red[6]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; debug_led_red[4]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; debug_led_red[5]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; debug_sevenseg_0[2]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; debug_led_red[16]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; debug_led_red[15]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; debug_switch[3]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; debug_led_red[13]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; debug_sevenseg_4[7]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; debug_sevenseg_5[7]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; debug_led_grn[0]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; debug_led_red[0]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; debug_sevenseg_1[7]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; debug_sevenseg_0[6]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; debug_led_red[14]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; debug_switch[4]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; debug_led_grn[1]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; debug_led_red[1]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; o_sevenseg[7]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; debug_switch[8]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; txflex                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; debug_switch[7]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; rxflex                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; o_sevenseg[15]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; debug_sevenseg_0[7]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; nrst                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; o_sevenseg[13]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; o_sevenseg[14]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; o_sevenseg[11]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; o_sevenseg[10]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; o_sevenseg[12]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; o_sevenseg[3]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; o_sevenseg[2]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; o_sevenseg[0]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; o_sevenseg[1]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; debug_switch[10]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; o_sevenseg[8]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; debug_key[1]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; debug_switch[0]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; debug_switch[1]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; debug_switch[11]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; debug_switch[12]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; o_sevenseg[4]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; o_sevenseg[5]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; debug_sevenseg_5[5]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; debug_sevenseg_5[4]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; o_sevenseg[9]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; debug_key[2]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; debug_switch[2]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; o_sevenseg[6]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; debug_sevenseg_5[0]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; debug_sevenseg_5[1]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; debug_sevenseg_5[2]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; debug_sevenseg_4[1]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; debug_sevenseg_4[2]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; debug_sevenseg_2[7]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; debug_sevenseg_5[6]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; debug_sevenseg_4[0]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; debug_sevenseg_4[3]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; debug_switch[13]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; debug_sevenseg_5[3]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; debug_sevenseg_4[5]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; debug_sevenseg_4[4]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; debug_switch[14]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; debug_switch[15]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; debug_sevenseg_4[6]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; debug_led_grn[5]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; debug_led_grn[4]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; debug_sevenseg_3[1]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; debug_switch[16]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; debug_switch[17]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; debug_sevenseg_0[0]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; debug_sevenseg_0[1]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; debug_led_grn[3]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; debug_sevenseg_1[6]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; debug_sevenseg_1[5]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; debug_sevenseg_2[5]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; debug_led_grn[2]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; debug_sevenseg_1[4]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; debug_sevenseg_3[0]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; debug_key[3]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; debug_led_red[9]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; o_mode[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; debug_sevenseg_1[3]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; debug_sevenseg_3[6]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; debug_sevenseg_2[0]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; debug_sevenseg_3[2]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; debug_sevenseg_3[3]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                      ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; |top_kirsch                                  ; 511 (14)    ; 329 (14)                  ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 115  ; 0            ; 182 (0)      ; 68 (0)            ; 261 (14)         ; |top_kirsch                                                                                              ;              ;
;    |kirsch_8_8:u_kirsch|                     ; 345 (297)   ; 204 (204)                 ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (94)     ; 46 (46)           ; 158 (111)        ; |top_kirsch|kirsch_8_8:u_kirsch                                                                          ;              ;
;       |ram_dq_8_0:mem|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_kirsch|kirsch_8_8:u_kirsch|ram_dq_8_0:mem                                                           ;              ;
;          |altsyncram:ix64056z29481|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_kirsch|kirsch_8_8:u_kirsch|ram_dq_8_0:mem|altsyncram:ix64056z29481                                  ;              ;
;             |altsyncram_jpg2:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_kirsch|kirsch_8_8:u_kirsch|ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated   ;              ;
;       |ram_dq_8_1:mem_0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_kirsch|kirsch_8_8:u_kirsch|ram_dq_8_1:mem_0                                                         ;              ;
;          |altsyncram:ix64056z29482|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_kirsch|kirsch_8_8:u_kirsch|ram_dq_8_1:mem_0|altsyncram:ix64056z29482                                ;              ;
;             |altsyncram_jpg2:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_kirsch|kirsch_8_8:u_kirsch|ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated ;              ;
;       |stage1_hardware:stage1|               ; 48 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (4)       ; 0 (0)             ; 21 (19)          ; |top_kirsch|kirsch_8_8:u_kirsch|stage1_hardware:stage1                                                   ;              ;
;          |custom_max_8:u_max1|               ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 2 (2)            ; |top_kirsch|kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1                               ;              ;
;       |stage2_hardware:stage2|               ; 46 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 26 (13)          ; |top_kirsch|kirsch_8_8:u_kirsch|stage2_hardware:stage2                                                   ;              ;
;          |custom_max_10:u_max2|              ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 13 (13)          ; |top_kirsch|kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2                              ;              ;
;    |uw_uart:u_uw_uart|                       ; 152 (53)    ; 111 (41)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (12)      ; 22 (6)            ; 89 (42)          ; |top_kirsch|uw_uart:u_uw_uart                                                                            ;              ;
;       |UARTS:i_uarts|                        ; 99 (99)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 16 (16)           ; 54 (54)          ; |top_kirsch|uw_uart:u_uw_uart|UARTS:i_uarts                                                              ;              ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; txflex              ; Output   ; --            ; --            ; --                    ; --  ;
; o_sevenseg[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; o_sevenseg[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; o_sevenseg[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; o_sevenseg[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; o_sevenseg[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; o_sevenseg[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; o_sevenseg[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; o_sevenseg[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; o_sevenseg[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; o_sevenseg[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; o_sevenseg[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; o_sevenseg[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; o_sevenseg[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; o_sevenseg[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; o_sevenseg[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; o_sevenseg[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; o_mode[0]           ; Output   ; --            ; --            ; --                    ; --  ;
; o_mode[1]           ; Output   ; --            ; --            ; --                    ; --  ;
; o_nrst              ; Output   ; --            ; --            ; --                    ; --  ;
; debug_key[1]        ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_key[2]        ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_key[3]        ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_switch[0]     ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_switch[1]     ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_switch[2]     ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_switch[3]     ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[4]     ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[5]     ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[6]     ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[7]     ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[8]     ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[9]     ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[10]    ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_switch[11]    ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_switch[12]    ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_switch[13]    ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_switch[14]    ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_switch[15]    ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_switch[16]    ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_switch[17]    ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_led_red[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_grn[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_grn[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_grn[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_grn[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_grn[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_grn[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_0[0] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_0[1] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_0[2] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_0[3] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_0[4] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_0[5] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_0[6] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_0[7] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_1[7] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_2[7] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_3[0] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_3[1] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_3[2] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_3[3] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_3[4] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_3[5] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_3[6] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_3[7] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_4[0] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_4[1] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_4[2] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_4[3] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_4[4] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_4[5] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_4[6] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_4[7] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_5[0] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_5[1] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_5[2] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_5[3] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_5[4] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_5[5] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_5[6] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_sevenseg_5[7] ; Output   ; --            ; --            ; --                    ; --  ;
; nrst                ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; clk                 ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; rxflex              ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
+---------------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                        ;
+-------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------+-------------------+---------+
; debug_key[1]                                                            ;                   ;         ;
; debug_key[2]                                                            ;                   ;         ;
; debug_key[3]                                                            ;                   ;         ;
; debug_switch[0]                                                         ;                   ;         ;
; debug_switch[1]                                                         ;                   ;         ;
; debug_switch[2]                                                         ;                   ;         ;
; debug_switch[3]                                                         ;                   ;         ;
; debug_switch[4]                                                         ;                   ;         ;
; debug_switch[5]                                                         ;                   ;         ;
; debug_switch[6]                                                         ;                   ;         ;
; debug_switch[7]                                                         ;                   ;         ;
; debug_switch[8]                                                         ;                   ;         ;
; debug_switch[9]                                                         ;                   ;         ;
; debug_switch[10]                                                        ;                   ;         ;
; debug_switch[11]                                                        ;                   ;         ;
; debug_switch[12]                                                        ;                   ;         ;
; debug_switch[13]                                                        ;                   ;         ;
; debug_switch[14]                                                        ;                   ;         ;
; debug_switch[15]                                                        ;                   ;         ;
; debug_switch[16]                                                        ;                   ;         ;
; debug_switch[17]                                                        ;                   ;         ;
; nrst                                                                    ;                   ;         ;
;      - kirsch_8_8:u_kirsch|reg_valid_6_                                 ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_valid_5_                                 ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_valid_4_                                 ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_valid_3_                                 ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_valid_2_                                 ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_valid_1_                                 ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_valid_0_                                 ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_q_7_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_q_6_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_q_5_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_q_4_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_q_3_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_q_2_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_q_1_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_q_0_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_mode_1_                                  ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_mode_0_                                  ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_i_7_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_i_6_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_i_5_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_i_4_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_i_3_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_i_2_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_i_1_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_i_0_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_h_7_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_h_6_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_h_5_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_h_4_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_h_3_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_h_2_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_h_1_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_h_0_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_g_7_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_g_6_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_g_5_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_g_4_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_g_3_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_g_2_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_g_1_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_g_0_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_f_7_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_f_6_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_f_5_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_f_4_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_f_3_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_f_2_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_f_1_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_f_0_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_e_7_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_e_6_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_e_5_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_e_4_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_e_3_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_e_2_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_e_1_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_e_0_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_d_7_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_d_6_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_d_5_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_d_4_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_d_3_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_d_2_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_d_1_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_d_0_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_c_7_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_c_6_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_c_5_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_c_4_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_c_3_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_c_2_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_c_1_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_c_0_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_b_7_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_b_6_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_b_5_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_b_4_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_b_3_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_b_2_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_b_1_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_b_0_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_a_7_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_a_6_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_a_5_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_a_4_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_a_3_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_a_2_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_a_1_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|reg_a_0_                                     ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|ix20492z52923                                ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|ix62927z52923                                ; 0                 ; 6       ;
;      - kirsch_8_8:u_kirsch|ix62927z52924                                ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|reg_state                                      ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|reg_sdout_6_                                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|reg_sdout_4_                                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|reg_sdout_3_                                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|reg_sdout_2_                                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|reg_sdout_1_                                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|reg_sdout_0_                                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|reg_rdata_7_                                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|reg_rdata_6_                                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|reg_rdata_5_                                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|reg_rdata_4_                                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|reg_rdata_3_                                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|reg_rdata_2_                                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|reg_rdata_1_                                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|reg_rdata_0_                                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|reg_ld_sdout                                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|reg_charavail                                  ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|ix39739z52925                                  ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|ix21084z52923                                  ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|ix39480z52924                                  ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|ix15671z52923                                  ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_9__dup_1                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_9_                         ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_8__dup_2                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_8_                         ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_7__dup_3                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_7_                         ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_6__dup_4                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_6_                         ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_5__dup_5                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_5_                         ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_4__dup_6                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_4_                         ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_3__dup_7                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_3_                         ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_2__dup_8                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_2_                         ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_11_                        ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_10__dup_0                  ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_10_                        ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_1__dup_9                   ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_1_                         ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_0__dup_10                  ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_q_0_                         ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Tx_Reg_8_                    ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Tx_Reg_7_                    ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Tx_Reg_6_                    ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Tx_Reg_5_                    ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Tx_Reg_4_                    ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Tx_Reg_3_                    ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Tx_Reg_2_                    ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Tx_Reg_1_                    ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Tx_Reg_0_                    ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_TxFSM_1_                     ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_TxFSM_0_                     ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_TopTx                        ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_TopRx                        ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Rx_r                         ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Rx_Reg_7_                    ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Rx_Reg_6_                    ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Rx_Reg_5_                    ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Rx_Reg_4_                    ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Rx_Reg_3_                    ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Rx_Reg_2_                    ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Rx_Reg_1_                    ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Rx_Reg_0_                    ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_RxRDYi                       ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_RxFSM_5_                     ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_RxFSM_4_                     ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_RxFSM_3_                     ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_RxFSM_2_                     ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_RxFSM_1_                     ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_RxFSM_0_                     ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_RxErr                        ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_RxDivisor_4_                 ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Dout_7_                      ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Dout_6_                      ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Dout_5_                      ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Dout_4_                      ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Dout_3_                      ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Dout_2_                      ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Dout_1_                      ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|reg_Dout_0_                      ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|modgen_counter_TxBitCnt_reg_q_3_ ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|modgen_counter_TxBitCnt_reg_q_2_ ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|modgen_counter_TxBitCnt_reg_q_1_ ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|modgen_counter_TxBitCnt_reg_q_0_ ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|modgen_counter_RxBitCnt_reg_q_3_ ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|modgen_counter_RxBitCnt_reg_q_2_ ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|modgen_counter_RxBitCnt_reg_q_1_ ; 0                 ; 6       ;
;      - uw_uart:u_uw_uart|UARTS:i_uarts|modgen_counter_RxBitCnt_reg_q_0_ ; 0                 ; 6       ;
;      - o_nrst                                                           ; 0                 ; 6       ;
; clk                                                                     ;                   ;         ;
; rxflex                                                                  ;                   ;         ;
;      - uw_uart:u_uw_uart|ix15671z52923                                  ; 0                 ; 6       ;
+-------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                     ;
+-------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; clk                                       ; PIN_N2             ; 331     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; kirsch_8_8:u_kirsch|mem_wren_0_           ; LCCOMB_X42_Y22_N4  ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; kirsch_8_8:u_kirsch|mem_wren_1_           ; LCCOMB_X42_Y22_N30 ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; kirsch_8_8:u_kirsch|nx20492z1             ; LCCOMB_X46_Y24_N28 ; 72      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; kirsch_8_8:u_kirsch|nx62927z1             ; LCCOMB_X45_Y22_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; kirsch_8_8:u_kirsch|nx62927z2             ; LCCOMB_X46_Y24_N8  ; 16      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; kirsch_8_8:u_kirsch|o_row_0_              ; LCFF_X42_Y22_N7    ; 28      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; kirsch_8_8:u_kirsch|valid_0_              ; LCFF_X49_Y24_N17   ; 87      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; kirsch_8_8:u_kirsch|valid_1_              ; LCFF_X49_Y24_N21   ; 91      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; kirsch_8_8:u_kirsch|valid_4_              ; LCFF_X45_Y24_N21   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; kirsch_8_8:u_kirsch|valid_5_              ; LCFF_X45_Y24_N27   ; 27      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nrst                                      ; PIN_G26            ; 184     ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxRDY     ; LCFF_X41_Y23_N19   ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxFSM_1_  ; LCFF_X38_Y24_N31   ; 19      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx11364z2 ; LCCOMB_X41_Y23_N22 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx15541z1 ; LCCOMB_X41_Y23_N12 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx30017z1 ; LCCOMB_X41_Y23_N18 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx32400z1 ; LCCOMB_X38_Y24_N18 ; 13      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx35603z1 ; LCCOMB_X38_Y24_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx48926z2 ; LCCOMB_X38_Y24_N26 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx53265z1 ; LCCOMB_X36_Y24_N2  ; 11      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx54636z2 ; LCCOMB_X41_Y24_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uw_uart:u_uw_uart|nx21084z1               ; LCCOMB_X38_Y23_N4  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uw_uart:u_uw_uart|nx39480z2               ; LCCOMB_X38_Y23_N2  ; 17      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; uw_uart:u_uw_uart|nx39739z2               ; LCCOMB_X38_Y24_N16 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uw_uart:u_uw_uart|nx39865z1               ; LCCOMB_X38_Y24_N6  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_N2   ; 331     ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                               ;
+-----------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------+---------+
; nrst                                                                                                ; 184     ;
; kirsch_8_8:u_kirsch|valid_1_                                                                        ; 91      ;
; kirsch_8_8:u_kirsch|valid_0_                                                                        ; 87      ;
; kirsch_8_8:u_kirsch|nx20492z1                                                                       ; 72      ;
; kirsch_8_8:u_kirsch|valid_2_                                                                        ; 62      ;
; kirsch_8_8:u_kirsch|nx28679z3                                                                       ; 32      ;
; kirsch_8_8:u_kirsch|o_row_0_                                                                        ; 28      ;
; kirsch_8_8:u_kirsch|valid_5_                                                                        ; 27      ;
; uw_uart:u_uw_uart|o_pixavail                                                                        ; 19      ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxFSM_1_                                                            ; 19      ;
; uw_uart:u_uw_uart|nx39480z2                                                                         ; 17      ;
; kirsch_8_8:u_kirsch|valid_4_                                                                        ; 17      ;
; uw_uart:u_uw_uart|nx21084z1                                                                         ; 16      ;
; kirsch_8_8:u_kirsch|nx62927z2                                                                       ; 16      ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx32400z1                                                           ; 13      ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx53265z1                                                           ; 11      ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx52134z1                           ; 10      ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx53265z2                                                           ; 10      ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxRDY                                                               ; 10      ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TopTx                                                               ; 10      ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx30017z1                                                           ; 9       ;
; kirsch_8_8:u_kirsch|o_valid                                                                         ; 9       ;
; kirsch_8_8:u_kirsch|o_row_4_                                                                        ; 9       ;
; kirsch_8_8:u_kirsch|o_row_5_                                                                        ; 9       ;
; kirsch_8_8:u_kirsch|o_row_6_                                                                        ; 9       ;
; kirsch_8_8:u_kirsch|o_row_7_                                                                        ; 9       ;
; kirsch_8_8:u_kirsch|o_row_1_                                                                        ; 9       ;
; kirsch_8_8:u_kirsch|o_row_2_                                                                        ; 9       ;
; kirsch_8_8:u_kirsch|o_row_3_                                                                        ; 9       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx54636z2                                                           ; 8       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|nx54128z1                            ; 8       ;
; kirsch_8_8:u_kirsch|nx62927z1                                                                       ; 8       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx35603z1                                                           ; 8       ;
; uw_uart:u_uw_uart|nx39739z2                                                                         ; 7       ;
; uw_uart:u_uw_uart|nx39865z1                                                                         ; 7       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxFSM_0_                                                            ; 7       ;
; kirsch_8_8:u_kirsch|o_mode_1_                                                                       ; 7       ;
; kirsch_8_8:u_kirsch|nx25376z9                                                                       ; 7       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx15541z1                                                           ; 6       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxBitCnt_0_                                                         ; 6       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx54636z1                                                           ; 6       ;
; kirsch_8_8:u_kirsch|valid_6_                                                                        ; 6       ;
; kirsch_8_8:u_kirsch|column_0_                                                                       ; 6       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxBitCnt_1_                                                         ; 5       ;
; kirsch_8_8:u_kirsch|o_edge                                                                          ; 5       ;
; kirsch_8_8:u_kirsch|column_1_                                                                       ; 5       ;
; kirsch_8_8:u_kirsch|column_2_                                                                       ; 5       ;
; kirsch_8_8:u_kirsch|column_3_                                                                       ; 5       ;
; kirsch_8_8:u_kirsch|column_4_                                                                       ; 5       ;
; kirsch_8_8:u_kirsch|column_5_                                                                       ; 5       ;
; kirsch_8_8:u_kirsch|column_6_                                                                       ; 5       ;
; kirsch_8_8:u_kirsch|column_7_                                                                       ; 5       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxBitCnt_0_                                                         ; 5       ;
; kirsch_8_8:u_kirsch|r3_0_                                                                           ; 4       ;
; kirsch_8_8:u_kirsch|r3_1_                                                                           ; 4       ;
; kirsch_8_8:u_kirsch|r3_2_                                                                           ; 4       ;
; kirsch_8_8:u_kirsch|r3_3_                                                                           ; 4       ;
; kirsch_8_8:u_kirsch|r3_4_                                                                           ; 4       ;
; kirsch_8_8:u_kirsch|r3_5_                                                                           ; 4       ;
; kirsch_8_8:u_kirsch|r3_6_                                                                           ; 4       ;
; kirsch_8_8:u_kirsch|r3_7_                                                                           ; 4       ;
; kirsch_8_8:u_kirsch|r3_8_                                                                           ; 4       ;
; kirsch_8_8:u_kirsch|r3_9_                                                                           ; 4       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx11364z2                                                           ; 4       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxDiv_0_                                                            ; 4       ;
; uw_uart:u_uw_uart|nx36748z2                                                                         ; 4       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxFSM_5_                                                            ; 4       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TopRx                                                               ; 4       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx48926z2                                                           ; 4       ;
; uw_uart:u_uw_uart|ack                                                                               ; 4       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxBitCnt_1_                                                         ; 4       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxDivisor_4_                                                        ; 4       ;
; uw_uart:u_uw_uart|ld_sdout                                                                          ; 4       ;
; uw_uart:u_uw_uart|datain_0_                                                                         ; 3       ;
; uw_uart:u_uw_uart|datain_1_                                                                         ; 3       ;
; uw_uart:u_uw_uart|datain_2_                                                                         ; 3       ;
; uw_uart:u_uw_uart|datain_3_                                                                         ; 3       ;
; uw_uart:u_uw_uart|datain_4_                                                                         ; 3       ;
; uw_uart:u_uw_uart|datain_5_                                                                         ; 3       ;
; uw_uart:u_uw_uart|datain_6_                                                                         ; 3       ;
; uw_uart:u_uw_uart|datain_7_                                                                         ; 3       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx19309z1                           ; 3       ;
; kirsch_8_8:u_kirsch|i_max2_0_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max1_0_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max1_1_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max2_1_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max1_2_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max2_2_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max1_3_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max2_3_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max1_4_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max2_4_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max1_5_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max2_5_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max1_6_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max2_6_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max2_7_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max1_7_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|c_0_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|e_0_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|b_0_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|f_0_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|d_0_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|b_1_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|f_1_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|d_1_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|c_1_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|e_1_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|b_2_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|f_2_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|d_2_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|c_2_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|e_2_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|b_3_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|f_3_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|d_3_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|c_3_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|e_3_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|b_4_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|f_4_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|d_4_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|c_4_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|e_4_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|b_5_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|f_5_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|d_5_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|c_5_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|e_5_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|b_6_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|f_6_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|d_6_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|c_6_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|e_6_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|b_7_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|f_7_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|d_7_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|c_7_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|e_7_                                                                            ; 3       ;
; kirsch_8_8:u_kirsch|i_max3_0_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max3_1_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max3_2_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max3_3_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max3_4_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max3_5_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max3_6_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max3_7_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max3_8_                                                                       ; 3       ;
; kirsch_8_8:u_kirsch|i_max3_9_                                                                       ; 3       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxFSM_3_                                                            ; 3       ;
; kirsch_8_8:u_kirsch|r6_0_                                                                           ; 3       ;
; kirsch_8_8:u_kirsch|r6_1_                                                                           ; 3       ;
; kirsch_8_8:u_kirsch|r6_2_                                                                           ; 3       ;
; kirsch_8_8:u_kirsch|r6_3_                                                                           ; 3       ;
; kirsch_8_8:u_kirsch|r6_4_                                                                           ; 3       ;
; kirsch_8_8:u_kirsch|r6_5_                                                                           ; 3       ;
; kirsch_8_8:u_kirsch|r6_6_                                                                           ; 3       ;
; kirsch_8_8:u_kirsch|r6_7_                                                                           ; 3       ;
; kirsch_8_8:u_kirsch|r6_8_                                                                           ; 3       ;
; kirsch_8_8:u_kirsch|r6_9_                                                                           ; 3       ;
; kirsch_8_8:u_kirsch|r6_10_                                                                          ; 3       ;
; kirsch_8_8:u_kirsch|r6_11_                                                                          ; 3       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxBitCnt_2_                                                         ; 3       ;
; uw_uart:u_uw_uart|rawrx                                                                             ; 3       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxDiv_1_                                                            ; 3       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxDiv_2_                                                            ; 3       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxDiv_3_                                                            ; 3       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxFSM_4_                                                            ; 3       ;
; uw_uart:u_uw_uart|waitcount_0_                                                                      ; 3       ;
; uw_uart:u_uw_uart|nx39739z1                                                                         ; 3       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxBitCnt_2_                                                         ; 3       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxDiv_4_                                                            ; 3       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxDiv_5_                                                            ; 3       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxDiv_7_                                                            ; 3       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxDiv_8_                                                            ; 3       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxDiv_0_                                                            ; 3       ;
; kirsch_8_8:u_kirsch|column_valid2_3_                                                                ; 3       ;
; kirsch_8_8:u_kirsch|column_valid2_4_                                                                ; 3       ;
; kirsch_8_8:u_kirsch|column_valid2_5_                                                                ; 3       ;
; kirsch_8_8:u_kirsch|row_valid2_5_                                                                   ; 3       ;
; kirsch_8_8:u_kirsch|row_valid2_6_                                                                   ; 3       ;
; kirsch_8_8:u_kirsch|row_valid2_7_                                                                   ; 3       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx18332z1                                                           ; 3       ;
; uw_uart:u_uw_uart|sdout_4_~_wirecell                                                                ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|Rx_Reg_1_                                                           ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|Rx_Reg_2_                                                           ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|Rx_Reg_3_                                                           ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|Rx_Reg_4_                                                           ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|Rx_Reg_5_                                                           ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|Rx_Reg_6_                                                           ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|Rx_Reg_7_                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r1_2_                                                                           ; 2       ;
; uw_uart:u_uw_uart|sdout_6_                                                                          ; 2       ;
; kirsch_8_8:u_kirsch|r5_2_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r1_1_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|o_max_dir_2_                         ; 2       ;
; kirsch_8_8:u_kirsch|ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|q_a[1]   ; 2       ;
; kirsch_8_8:u_kirsch|ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|q_a[2]   ; 2       ;
; kirsch_8_8:u_kirsch|ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|q_a[3]   ; 2       ;
; kirsch_8_8:u_kirsch|ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|q_a[4]   ; 2       ;
; kirsch_8_8:u_kirsch|ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|q_a[5]   ; 2       ;
; kirsch_8_8:u_kirsch|ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|q_a[6]   ; 2       ;
; kirsch_8_8:u_kirsch|ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|q_a[7]   ; 2       ;
; kirsch_8_8:u_kirsch|ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|q_a[0]   ; 2       ;
; kirsch_8_8:u_kirsch|ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|q_a[1] ; 2       ;
; kirsch_8_8:u_kirsch|ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|q_a[2] ; 2       ;
; kirsch_8_8:u_kirsch|ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|q_a[3] ; 2       ;
; kirsch_8_8:u_kirsch|ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|q_a[4] ; 2       ;
; kirsch_8_8:u_kirsch|ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|q_a[5] ; 2       ;
; kirsch_8_8:u_kirsch|ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|q_a[6] ; 2       ;
; kirsch_8_8:u_kirsch|ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|q_a[7] ; 2       ;
; kirsch_8_8:u_kirsch|ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|q_a[0] ; 2       ;
; kirsch_8_8:u_kirsch|r8_2_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r5_1_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r1_0_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_add_op12_stage1_8_~0                                   ; 2       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_add_op12_stage1_7_                                     ; 2       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_add_op12_stage1_6_                                     ; 2       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_add_op12_stage1_5_                                     ; 2       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_add_op12_stage1_4_                                     ; 2       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_add_op12_stage1_3_                                     ; 2       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_add_op12_stage1_2_                                     ; 2       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_add_op12_stage1_1_                                     ; 2       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_add_op12_stage1_0_                                     ; 2       ;
; kirsch_8_8:u_kirsch|h_0_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|g_0_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|a_0_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|a_1_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|h_1_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|g_1_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|a_2_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|h_2_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|g_2_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|a_3_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|h_3_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|g_3_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|a_4_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|h_4_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|g_4_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|a_5_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|h_5_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|g_5_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|a_6_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|h_6_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|g_6_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|a_7_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|h_7_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|g_7_                                                                            ; 2       ;
; kirsch_8_8:u_kirsch|r8_1_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r5_0_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r2_0_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r2_1_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r2_2_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r2_3_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r2_4_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r2_5_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r2_6_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r2_7_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r2_8_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r8_0_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r4_0_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r4_1_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r4_2_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r4_3_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r4_4_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r4_5_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r4_6_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r4_7_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r4_8_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r4_9_                                                                           ; 2       ;
; kirsch_8_8:u_kirsch|r6_12_                                                                          ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxFSM_1_                                                            ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx13547z2                                                           ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxBitCnt_3_                                                         ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxFSM_2_                                                            ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx53265z6                                                           ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxDiv_5_                                                            ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxDiv_8_                                                            ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxDiv_9_                                                            ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxDiv_10_                                                           ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx53265z5                                                           ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxDiv_4_                                                            ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxDiv_6_                                                            ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxDiv_7_                                                            ; 2       ;
; uw_uart:u_uw_uart|nx39480z3                                                                         ; 2       ;
; uw_uart:u_uw_uart|waitcount_1_                                                                      ; 2       ;
; uw_uart:u_uw_uart|waitcount_2_                                                                      ; 2       ;
; uw_uart:u_uw_uart|waitcount_3_                                                                      ; 2       ;
; uw_uart:u_uw_uart|waitcount_4_                                                                      ; 2       ;
; uw_uart:u_uw_uart|waitcount_5_                                                                      ; 2       ;
; uw_uart:u_uw_uart|waitcount_6_                                                                      ; 2       ;
; uw_uart:u_uw_uart|waitcount_7_                                                                      ; 2       ;
; uw_uart:u_uw_uart|waitcount_8_                                                                      ; 2       ;
; uw_uart:u_uw_uart|waitcount_9_                                                                      ; 2       ;
; uw_uart:u_uw_uart|waitcount_10_                                                                     ; 2       ;
; uw_uart:u_uw_uart|waitcount_11_                                                                     ; 2       ;
; uw_uart:u_uw_uart|waitcount_12_                                                                     ; 2       ;
; uw_uart:u_uw_uart|waitcount_13_                                                                     ; 2       ;
; uw_uart:u_uw_uart|waitcount_14_                                                                     ; 2       ;
; uw_uart:u_uw_uart|waitcount_15_                                                                     ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxErr                                                               ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxBitCnt_3_                                                         ; 2       ;
; uw_uart:u_uw_uart|dsend                                                                             ; 2       ;
; uw_uart:u_uw_uart|state                                                                             ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxDiv_2_                                                            ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxDiv_3_                                                            ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxDiv_6_                                                            ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxDiv_9_                                                            ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxDiv_10_                                                           ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxDiv_11_                                                           ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|TxDiv_1_                                                            ; 2       ;
; kirsch_8_8:u_kirsch|nx25376z3                                                                       ; 2       ;
; kirsch_8_8:u_kirsch|column_valid2_6_                                                                ; 2       ;
; kirsch_8_8:u_kirsch|column_valid2_7_                                                                ; 2       ;
; kirsch_8_8:u_kirsch|nx25376z5                                                                       ; 2       ;
; kirsch_8_8:u_kirsch|column_valid2_1_                                                                ; 2       ;
; kirsch_8_8:u_kirsch|column_valid2_2_                                                                ; 2       ;
; kirsch_8_8:u_kirsch|nx25376z6                                                                       ; 2       ;
; kirsch_8_8:u_kirsch|row_valid2_2_                                                                   ; 2       ;
; kirsch_8_8:u_kirsch|row_valid2_3_                                                                   ; 2       ;
; kirsch_8_8:u_kirsch|row_valid2_4_                                                                   ; 2       ;
; kirsch_8_8:u_kirsch|row_valid2_1_                                                                   ; 2       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|RxDivisor_4_~feeder                                                 ; 1       ;
; rxflex                                                                                              ; 1       ;
; uw_uart:u_uw_uart|sdout_6_~_wirecell                                                                ; 1       ;
; uw_uart:u_uw_uart|sdout_3_~_wirecell                                                                ; 1       ;
; uw_uart:u_uw_uart|sdout_2_~_wirecell                                                                ; 1       ;
; uw_uart:u_uw_uart|sdout_1_~_wirecell                                                                ; 1       ;
; uw_uart:u_uw_uart|sdout_0_~_wirecell                                                                ; 1       ;
; uw_uart:u_uw_uart|rawrx~_wirecell                                                                   ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx54636z1~_wirecell                                                 ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx53265z2~_wirecell                                                 ; 1       ;
; uw_uart:u_uw_uart|mdata_7n5ss1_6_                                                                   ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|Rx_Reg_0_                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|NOT_Tx_Reg_14n6ss1_8_                                               ; 1       ;
; uw_uart:u_uw_uart|mdata_7_                                                                          ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|o_max_dir_2_                        ; 1       ;
; kirsch_8_8:u_kirsch|i_dir3_2_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|temp_dir_2_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|nx35074z1                                                                       ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|Dout_0_                                                             ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|Dout_1_                                                             ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|Dout_2_                                                             ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|Dout_3_                                                             ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|Dout_4_                                                             ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|Dout_5_                                                             ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|Dout_6_                                                             ; 1       ;
; kirsch_8_8:u_kirsch|mem_wren_1_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|mem_wren_0_                                                                     ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|Dout_7_                                                             ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|NOT_Tx_Reg_8_                                                       ; 1       ;
; uw_uart:u_uw_uart|mdata_7n5ss1_4_                                                                   ; 1       ;
; kirsch_8_8:u_kirsch|nx22862z1                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|o_max_dir_1_                        ; 1       ;
; kirsch_8_8:u_kirsch|i_dir3_1_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|temp_dir_1_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|o_max_dir_0_                         ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|nx19309z1                            ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|nx19309z2                            ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|nx19309z3                            ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|nx19309z4                            ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|nx19309z5                            ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|nx19309z6                            ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|nx19309z7                            ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z2                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z1                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|i_0_                                                                            ; 1       ;
; uw_uart:u_uw_uart|rdata_0_                                                                          ; 1       ;
; kirsch_8_8:u_kirsch|i_1_                                                                            ; 1       ;
; uw_uart:u_uw_uart|rdata_1_                                                                          ; 1       ;
; kirsch_8_8:u_kirsch|i_2_                                                                            ; 1       ;
; uw_uart:u_uw_uart|rdata_2_                                                                          ; 1       ;
; kirsch_8_8:u_kirsch|i_3_                                                                            ; 1       ;
; uw_uart:u_uw_uart|rdata_3_                                                                          ; 1       ;
; kirsch_8_8:u_kirsch|i_4_                                                                            ; 1       ;
; uw_uart:u_uw_uart|rdata_4_                                                                          ; 1       ;
; kirsch_8_8:u_kirsch|i_5_                                                                            ; 1       ;
; uw_uart:u_uw_uart|rdata_5_                                                                          ; 1       ;
; kirsch_8_8:u_kirsch|i_6_                                                                            ; 1       ;
; uw_uart:u_uw_uart|rdata_6_                                                                          ; 1       ;
; kirsch_8_8:u_kirsch|i_7_                                                                            ; 1       ;
; uw_uart:u_uw_uart|rdata_7_                                                                          ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|NOT_Tx_Reg_7_                                                       ; 1       ;
; uw_uart:u_uw_uart|mdata_5_                                                                          ; 1       ;
; uw_uart:u_uw_uart|nx36748z1                                                                         ; 1       ;
; kirsch_8_8:u_kirsch|o_dir_2_                                                                        ; 1       ;
; kirsch_8_8:u_kirsch|nx23859z1                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|o_max_dir_0_                        ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx19309z2                           ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx19309z3                           ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx19309z4                           ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx19309z5                           ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx19309z6                           ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx19309z7                           ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx19309z8                           ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx19309z9                           ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx19309z10                          ; 1       ;
; kirsch_8_8:u_kirsch|i_dir3_0_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|temp_dir_0_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx15254z1                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_max_add_stage1_9_                                      ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_max_add_stage1_8_                                      ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_max_add_stage1_add9_1_ix15254z52924~1                  ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx15254z2                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx15254z3                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_max_add_stage1_7_                                      ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx15254z4                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_max_add_stage1_6_                                      ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx15254z5                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_max_add_stage1_5_                                      ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx15254z6                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_max_add_stage1_4_                                      ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx15254z7                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_max_add_stage1_3_                                      ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx15254z8                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_max_add_stage1_2_                                      ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx15254z9                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_max_add_stage1_1_                                      ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx15254z10                                               ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_max_add_stage1_0_                                      ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|o_max_pix_0_                         ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|o_max_pix_1_                         ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|o_max_pix_2_                         ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|o_max_pix_3_                         ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|o_max_pix_4_                         ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|o_max_pix_5_                         ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|o_max_pix_6_                         ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|o_max_pix_7_                         ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|nx54128z2                            ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|nx54128z3                            ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|nx54128z4                            ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|nx54128z5                            ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|nx54128z6                            ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|nx54128z7                            ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|custom_max_8:u_max1|nx54128z8                            ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z35                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z34                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z19                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z18                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z17                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z16                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z33                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z32                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z15                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z14                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z31                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z30                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z13                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z12                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z29                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z28                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z11                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z10                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z27                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z26                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z9                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z8                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z25                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z24                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z7                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z6                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z23                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z22                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z21                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z20                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z5                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z4                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx45057z1                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|ix45057z52923~1                                          ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|o_add_op12_stage1_8_                                     ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx45057z2                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx45057z3                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx45057z4                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx45057z5                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx45057z6                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx45057z7                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage1_hardware:stage1|nx45057z8                                                ; 1       ;
; kirsch_8_8:u_kirsch|i_add2_0_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z67                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z66                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add1_0_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z51                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z50                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add1_1_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z49                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z48                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add2_1_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z65                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z64                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add1_2_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z47                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z46                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add2_2_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z63                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z62                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add1_3_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z45                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z44                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add2_3_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z61                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z60                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add1_4_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z43                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z42                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add2_4_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z59                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z58                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add1_5_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z41                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z40                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add2_5_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z57                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z56                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add1_6_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z39                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z38                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add2_6_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z55                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z54                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add1_7_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z37                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z36                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add2_7_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z53                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx28679z52                                                                      ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx13547z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|NOT_Tx_Reg_6_                                                       ; 1       ;
; uw_uart:u_uw_uart|sdout_4_                                                                          ; 1       ;
; uw_uart:u_uw_uart|mdata_3_                                                                          ; 1       ;
; uw_uart:u_uw_uart|nx35751z1                                                                         ; 1       ;
; kirsch_8_8:u_kirsch|o_dir_1_                                                                        ; 1       ;
; kirsch_8_8:u_kirsch|nx24856z1                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_0_                        ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_1_                        ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_2_                        ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_3_                        ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_4_                        ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_5_                        ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_6_                        ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_7_                        ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_8_                        ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_9_                        ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx52134z2                           ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx52134z3                           ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx52134z4                           ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx52134z5                           ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx52134z6                           ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx52134z7                           ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx52134z8                           ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx52134z9                           ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|custom_max_10:u_max2|nx52134z10                          ; 1       ;
; kirsch_8_8:u_kirsch|temp_max_0_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|temp_max_1_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|temp_max_2_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|temp_max_3_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|temp_max_4_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|temp_max_5_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|temp_max_6_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|temp_max_7_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|temp_max_8_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|temp_max_9_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|o_add_op12_stage2_12_                                    ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|nx22301z1                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|o_add_op12_stage2_11_                                    ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|nx22301z2                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|o_add_op12_stage2_10_                                    ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|nx22301z3                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|o_add_op12_stage2_9_                                     ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|nx22301z4                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|o_add_op12_stage2_8_                                     ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|nx22301z5                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|o_add_op12_stage2_7_                                     ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|nx22301z6                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|o_add_op12_stage2_6_                                     ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|nx22301z7                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|o_add_op12_stage2_5_                                     ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|nx22301z8                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|o_add_op12_stage2_4_                                     ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|nx22301z9                                                ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|o_add_op12_stage2_3_                                     ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|nx22301z10                                               ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|o_add_op12_stage2_2_                                     ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|nx22301z11                                               ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|o_add_op12_stage2_1_                                     ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|nx22301z12                                               ; 1       ;
; kirsch_8_8:u_kirsch|stage2_hardware:stage2|o_add_op12_stage2_0_                                     ; 1       ;
; kirsch_8_8:u_kirsch|i_add4_0_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|temp_add_0_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|i_add3_0_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|i_add3_1_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|i_add4_1_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|temp_add_1_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|i_add3_2_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|i_add4_2_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|temp_add_2_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|i_add3_3_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|i_add4_3_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|temp_add_3_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|i_add3_4_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|i_add4_4_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|temp_add_4_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|i_add3_5_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|i_add4_5_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|temp_add_5_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|i_add3_6_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|i_add4_6_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|temp_add_6_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|i_add3_7_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|i_add4_7_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|temp_add_7_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|i_add3_8_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|i_add4_8_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|temp_add_8_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|i_add3_9_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|i_add4_9_                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|i_add3_10_                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add4_10_                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add3_11_                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add4_11_                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add3_12_                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|i_add4_12_                                                                      ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx9370z1                                                            ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx8373z1                                                            ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx8373z2                                                            ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx14544z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx11364z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx10367z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx16538z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_0_                                                            ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_10_                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx17096z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_9_                                                            ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx17096z2                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_8_                                                            ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx17096z3                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_7_                                                            ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx58250z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_6_                                                            ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx58250z2                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_5_                                                            ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx58250z3                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_4_                                                            ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx53265z3                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx53265z4                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx58250z4                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_3_                                                            ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx54262z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_2_                                                            ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx54262z2                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_1_                                                            ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx52268z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|NOT_Tx_Reg_5_                                                       ; 1       ;
; uw_uart:u_uw_uart|sdout_3_                                                                          ; 1       ;
; uw_uart:u_uw_uart|mdata_2_                                                                          ; 1       ;
; uw_uart:u_uw_uart|nx34754z1                                                                         ; 1       ;
; kirsch_8_8:u_kirsch|o_dir_0_                                                                        ; 1       ;
; kirsch_8_8:u_kirsch|nx61908z1                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx61908z17                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx61908z16                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx61908z15                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx61908z2                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx61908z3                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|sub_out_12_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|nx61908z4                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|sub_out_11_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|nx61908z5                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|sub_out_10_                                                                     ; 1       ;
; kirsch_8_8:u_kirsch|nx61908z6                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|sub_out_9_                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx61908z7                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|sub_out_8_                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx61908z8                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|sub_out_7_                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx61908z9                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx61908z10                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx61908z11                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx61908z12                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx61908z13                                                                      ; 1       ;
; kirsch_8_8:u_kirsch|nx61908z14                                                                      ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx11553z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx15541z3                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx15541z2                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx12550z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx34394z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx34394z2                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|a_3_                                                                ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|NOT_Tx_Reg_4_                                                       ; 1       ;
; uw_uart:u_uw_uart|sdout_2_                                                                          ; 1       ;
; uw_uart:u_uw_uart|mdata_1_                                                                          ; 1       ;
; uw_uart:u_uw_uart|nx33757z1                                                                         ; 1       ;
; uw_uart:u_uw_uart|inc_d_0_                                                                          ; 1       ;
; uw_uart:u_uw_uart|inc_d_15_                                                                         ; 1       ;
; uw_uart:u_uw_uart|nx22081z1                                                                         ; 1       ;
; uw_uart:u_uw_uart|inc_d_14_                                                                         ; 1       ;
; uw_uart:u_uw_uart|nx22081z2                                                                         ; 1       ;
; uw_uart:u_uw_uart|inc_d_13_                                                                         ; 1       ;
; uw_uart:u_uw_uart|nx22081z3                                                                         ; 1       ;
; uw_uart:u_uw_uart|inc_d_12_                                                                         ; 1       ;
; uw_uart:u_uw_uart|nx22081z4                                                                         ; 1       ;
; uw_uart:u_uw_uart|inc_d_11_                                                                         ; 1       ;
; uw_uart:u_uw_uart|nx22081z5                                                                         ; 1       ;
; uw_uart:u_uw_uart|inc_d_10_                                                                         ; 1       ;
; uw_uart:u_uw_uart|nx22081z6                                                                         ; 1       ;
; uw_uart:u_uw_uart|inc_d_9_                                                                          ; 1       ;
; uw_uart:u_uw_uart|nx22081z7                                                                         ; 1       ;
; uw_uart:u_uw_uart|inc_d_8_                                                                          ; 1       ;
; uw_uart:u_uw_uart|nx22081z8                                                                         ; 1       ;
; uw_uart:u_uw_uart|inc_d_7_                                                                          ; 1       ;
; uw_uart:u_uw_uart|nx22081z9                                                                         ; 1       ;
; uw_uart:u_uw_uart|inc_d_6_                                                                          ; 1       ;
; uw_uart:u_uw_uart|nx22081z10                                                                        ; 1       ;
; uw_uart:u_uw_uart|inc_d_5_                                                                          ; 1       ;
; uw_uart:u_uw_uart|nx22081z11                                                                        ; 1       ;
; uw_uart:u_uw_uart|inc_d_4_                                                                          ; 1       ;
; uw_uart:u_uw_uart|nx22081z12                                                                        ; 1       ;
; uw_uart:u_uw_uart|inc_d_3_                                                                          ; 1       ;
; uw_uart:u_uw_uart|nx22081z13                                                                        ; 1       ;
; uw_uart:u_uw_uart|inc_d_2_                                                                          ; 1       ;
; uw_uart:u_uw_uart|nx22081z14                                                                        ; 1       ;
; uw_uart:u_uw_uart|inc_d_1_                                                                          ; 1       ;
; uw_uart:u_uw_uart|nx22081z15                                                                        ; 1       ;
; uw_uart:u_uw_uart|nx39480z1                                                                         ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx15376z1                                                           ; 1       ;
; kirsch_8_8:u_kirsch|valid_3_                                                                        ; 1       ;
; kirsch_8_8:u_kirsch|inc_d_0__dup_223                                                                ; 1       ;
; kirsch_8_8:u_kirsch|inc_d_7__dup_237                                                                ; 1       ;
; kirsch_8_8:u_kirsch|nx19921z1                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|inc_d_6__dup_235                                                                ; 1       ;
; kirsch_8_8:u_kirsch|nx19921z2                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|inc_d_5__dup_233                                                                ; 1       ;
; kirsch_8_8:u_kirsch|nx19921z3                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|inc_d_4__dup_231                                                                ; 1       ;
; kirsch_8_8:u_kirsch|nx19921z4                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|inc_d_3__dup_229                                                                ; 1       ;
; kirsch_8_8:u_kirsch|nx45393z1                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|inc_d_2__dup_227                                                                ; 1       ;
; kirsch_8_8:u_kirsch|nx45393z2                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|inc_d_1__dup_225                                                                ; 1       ;
; kirsch_8_8:u_kirsch|nx25361z1                                                                       ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|NOT_Tx_Reg_3_                                                       ; 1       ;
; uw_uart:u_uw_uart|sdout_1_                                                                          ; 1       ;
; uw_uart:u_uw_uart|mdata_0_                                                                          ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx48926z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx49923z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx50920z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx50920z2                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx51917z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx51917z2                                                           ; 1       ;
; uw_uart:u_uw_uart|nx39739z3                                                                         ; 1       ;
; uw_uart:u_uw_uart|nx39480z7                                                                         ; 1       ;
; uw_uart:u_uw_uart|nx39480z6                                                                         ; 1       ;
; uw_uart:u_uw_uart|nx39480z5                                                                         ; 1       ;
; uw_uart:u_uw_uart|nx39480z4                                                                         ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_11_                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx18093z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_10__dup_114                                                   ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx18093z2                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_9__dup_113                                                    ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx18093z3                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_8__dup_111                                                    ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx28532z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_7__dup_109                                                    ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx28532z2                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_6__dup_107                                                    ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx28532z3                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_5__dup_105                                                    ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx28532z4                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_4__dup_103                                                    ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx28532z5                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_3__dup_101                                                    ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx28532z6                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_2__dup_99                                                     ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_0__dup_95                                                     ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx28532z7                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|inc_d_1__dup_97                                                     ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx12704z1                                                           ; 1       ;
; kirsch_8_8:u_kirsch|column_valid1_3_                                                                ; 1       ;
; kirsch_8_8:u_kirsch|column_valid1_4_                                                                ; 1       ;
; kirsch_8_8:u_kirsch|column_valid1_5_                                                                ; 1       ;
; kirsch_8_8:u_kirsch|column_valid1_6_                                                                ; 1       ;
; kirsch_8_8:u_kirsch|column_valid1_7_                                                                ; 1       ;
; kirsch_8_8:u_kirsch|nx23902z1                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx23902z5                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx23902z4                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx23902z2                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx23902z3                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|row_valid1_5_                                                                   ; 1       ;
; kirsch_8_8:u_kirsch|row_valid1_6_                                                                   ; 1       ;
; kirsch_8_8:u_kirsch|row_valid1_7_                                                                   ; 1       ;
; kirsch_8_8:u_kirsch|column_valid1_0_                                                                ; 1       ;
; kirsch_8_8:u_kirsch|column_valid1_1_                                                                ; 1       ;
; kirsch_8_8:u_kirsch|column_valid1_2_                                                                ; 1       ;
; kirsch_8_8:u_kirsch|row_valid1_2_                                                                   ; 1       ;
; kirsch_8_8:u_kirsch|row_valid1_3_                                                                   ; 1       ;
; kirsch_8_8:u_kirsch|row_valid1_4_                                                                   ; 1       ;
; kirsch_8_8:u_kirsch|row_valid1_0_                                                                   ; 1       ;
; kirsch_8_8:u_kirsch|row_valid1_1_                                                                   ; 1       ;
; uw_uart:u_uw_uart|nx58116z1                                                                         ; 1       ;
; kirsch_8_8:u_kirsch|inc_d_7_                                                                        ; 1       ;
; kirsch_8_8:u_kirsch|nx58250z1                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|inc_d_6_                                                                        ; 1       ;
; kirsch_8_8:u_kirsch|nx58250z2                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|inc_d_5_                                                                        ; 1       ;
; kirsch_8_8:u_kirsch|nx58250z3                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|inc_d_4_                                                                        ; 1       ;
; kirsch_8_8:u_kirsch|inc_d_0_                                                                        ; 1       ;
; kirsch_8_8:u_kirsch|nx62927z4                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx62927z3                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx58250z4                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|inc_d_3_                                                                        ; 1       ;
; kirsch_8_8:u_kirsch|nx54262z1                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|inc_d_2_                                                                        ; 1       ;
; kirsch_8_8:u_kirsch|nx54262z2                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|inc_d_1_                                                                        ; 1       ;
; kirsch_8_8:u_kirsch|nx54262z3                                                                       ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|NOT_Tx_Reg_2_                                                       ; 1       ;
; uw_uart:u_uw_uart|sdout_0_                                                                          ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx4608z1                                                            ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx4608z3                                                            ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx4608z2                                                            ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx5605z1                                                            ; 1       ;
; uw_uart:u_uw_uart|nx18433z1                                                                         ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx32400z6                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx32400z5                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx32400z2                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx32400z4                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx32400z3                                                           ; 1       ;
; kirsch_8_8:u_kirsch|nx25376z1                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx25376z8                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx25376z4                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx25376z2                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx26373z1                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx26373z3                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx26373z5                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx26373z4                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|column_valid2_0_                                                                ; 1       ;
; kirsch_8_8:u_kirsch|nx26373z2                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|nx25376z7                                                                       ; 1       ;
; kirsch_8_8:u_kirsch|row_valid2_0_                                                                   ; 1       ;
; nx15791z1                                                                                           ; 1       ;
; nx16788z1                                                                                           ; 1       ;
; nx17785z1                                                                                           ; 1       ;
; nx18782z1                                                                                           ; 1       ;
; nx19779z1                                                                                           ; 1       ;
; nx1573z1                                                                                            ; 1       ;
; nx576z1                                                                                             ; 1       ;
; nx64118z1                                                                                           ; 1       ;
; nx63121z1                                                                                           ; 1       ;
; nx62124z1                                                                                           ; 1       ;
; nx61127z1                                                                                           ; 1       ;
; nx60130z1                                                                                           ; 1       ;
; nx59133z1                                                                                           ; 1       ;
; nx58136z1                                                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx27627z1                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx27627z3                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx27627z4                                                           ; 1       ;
; uw_uart:u_uw_uart|UARTS:i_uarts|nx27627z2                                                           ; 1       ;
; o_sevenseg_14_                                                                                      ; 1       ;
; o_sevenseg_13_                                                                                      ; 1       ;
; o_sevenseg_12_                                                                                      ; 1       ;
; o_sevenseg_11_                                                                                      ; 1       ;
; o_sevenseg_10_                                                                                      ; 1       ;
; o_sevenseg_9_                                                                                       ; 1       ;
; o_sevenseg_8_                                                                                       ; 1       ;
; o_sevenseg_6_                                                                                       ; 1       ;
; o_sevenseg_5_                                                                                       ; 1       ;
; o_sevenseg_4_                                                                                       ; 1       ;
; o_sevenseg_3_                                                                                       ; 1       ;
; o_sevenseg_2_                                                                                       ; 1       ;
; o_sevenseg_1_                                                                                       ; 1       ;
; o_sevenseg_0_                                                                                       ; 1       ;
+-----------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
; Name                                                                                                    ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location    ;
+---------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
; kirsch_8_8:u_kirsch|ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ALTSYNCRAM   ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None ; M4K_X52_Y24 ;
; kirsch_8_8:u_kirsch|ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None ; M4K_X52_Y23 ;
+---------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 734 / 94,460 ( < 1 % ) ;
; C16 interconnects          ; 6 / 3,315 ( < 1 % )    ;
; C4 interconnects           ; 325 / 60,840 ( < 1 % ) ;
; Direct links               ; 149 / 94,460 ( < 1 % ) ;
; Global clocks              ; 1 / 16 ( 6 % )         ;
; Local interconnects        ; 224 / 33,216 ( < 1 % ) ;
; R24 interconnects          ; 15 / 3,091 ( < 1 % )   ;
; R4 interconnects           ; 598 / 81,294 ( < 1 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.19) ; Number of LABs  (Total = 36) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 3                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 26                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.39) ; Number of LABs  (Total = 36) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 8                            ;
; 1 Clock                            ; 35                           ;
; 1 Clock enable                     ; 20                           ;
; 1 Sync. clear                      ; 17                           ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 21.42) ; Number of LABs  (Total = 36) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 3                            ;
; 24                                           ; 5                            ;
; 25                                           ; 4                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 4                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.36) ; Number of LABs  (Total = 36) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 2                            ;
; 2                                                ; 0                            ;
; 3                                                ; 0                            ;
; 4                                                ; 1                            ;
; 5                                                ; 2                            ;
; 6                                                ; 2                            ;
; 7                                                ; 6                            ;
; 8                                                ; 1                            ;
; 9                                                ; 1                            ;
; 10                                               ; 3                            ;
; 11                                               ; 4                            ;
; 12                                               ; 1                            ;
; 13                                               ; 2                            ;
; 14                                               ; 4                            ;
; 15                                               ; 4                            ;
; 16                                               ; 1                            ;
; 17                                               ; 0                            ;
; 18                                               ; 0                            ;
; 19                                               ; 1                            ;
; 20                                               ; 0                            ;
; 21                                               ; 0                            ;
; 22                                               ; 0                            ;
; 23                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.89) ; Number of LABs  (Total = 36) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 2                            ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.1 Build 153 11/29/2010 SJ Full Version
    Info: Copyright (C) 1991-2010 Altera Corporation. All rights reserved.
    Info: Your use of Altera Corporation's design tools, logic functions 
    Info: and other software and tools, and its AMPP partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Altera Program License 
    Info: Subscription Agreement, Altera MegaCore Function License 
    Info: Agreement, or other applicable license agreement, including, 
    Info: without limitation, that your use is for the sole purpose of 
    Info: programming logic devices manufactured by Altera and sold by 
    Info: Altera or its authorized distributors.  Please refer to the 
    Info: applicable agreement for further details.
    Info: Processing started: Wed Mar 23 21:05:52 2016
Info: Command: quartus_fit top_kirsch --effort=fast --part=EP2C35F672C7
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP2C35F672C7 for design "top_kirsch"
Info: Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C7 is compatible
    Info: Device EP2C70F672C7 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 8 pins of 115 total pins
    Info: Pin o_sevenseg[7] not assigned to an exact location on the device
    Info: Pin o_sevenseg[15] not assigned to an exact location on the device
    Info: Pin debug_sevenseg_0[7] not assigned to an exact location on the device
    Info: Pin debug_sevenseg_1[7] not assigned to an exact location on the device
    Info: Pin debug_sevenseg_2[7] not assigned to an exact location on the device
    Info: Pin debug_sevenseg_3[7] not assigned to an exact location on the device
    Info: Pin debug_sevenseg_4[7] not assigned to an exact location on the device
    Info: Pin debug_sevenseg_5[7] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'top_kirsch.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a default timing requirement
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:    1.000          clk
Info: Automatically promoted node clk (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 8 (unused VREF, 3.3V VCCIO, 0 input, 8 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 24 total pin(s) used --  40 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  44 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  55 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  56 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 6 total pin(s) used --  59 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 25 total pin(s) used --  34 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 24 total pin(s) used --  34 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 13 total pin(s) used --  43 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 0% of the available device resources
    Info: Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X44_Y12 to location X54_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: Started post-fitting delay annotation
Warning: Found 91 output pins without output pin load capacitance assignment
    Info: Pin "txflex" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_sevenseg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_sevenseg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_sevenseg[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_sevenseg[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_sevenseg[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_sevenseg[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_sevenseg[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_sevenseg[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_sevenseg[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_sevenseg[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_sevenseg[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_sevenseg[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_sevenseg[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_sevenseg[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_sevenseg[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_sevenseg[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_mode[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_mode[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_nrst" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_grn[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_grn[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_grn[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_grn[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_grn[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_grn[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_3[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_4[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_sevenseg_5[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Quartus II Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 384 megabytes
    Info: Processing ended: Wed Mar 23 21:05:58 2016
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


