Fitter report for DE2_115
Sat Mar  8 12:26:06 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Sat Mar  8 12:26:05 2025          ;
; Quartus Prime Version              ; 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Revision Name                      ; DE2_115                                        ;
; Top-level Entity Name              ; DE2_115                                        ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE115F29C7                                  ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 110,380 / 114,480 ( 96 % )                     ;
;     Total combinational functions  ; 103,342 / 114,480 ( 90 % )                     ;
;     Dedicated logic registers      ; 43,787 / 114,480 ( 38 % )                      ;
; Total registers                    ; 43787                                          ;
; Total pins                         ; 12 / 529 ( 2 % )                               ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 304,576 / 3,981,312 ( 8 % )                    ;
; Embedded Multiplier 9-bit elements ; 89 / 532 ( 17 % )                              ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.49        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.1%      ;
;     Processor 3            ;   4.1%      ;
;     Processor 4            ;   4.0%      ;
;     Processor 5            ;   3.9%      ;
;     Processor 6            ;   3.9%      ;
;     Processor 7            ;   3.8%      ;
;     Processor 8            ;   3.6%      ;
;     Processors 9-16        ;   2.7%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                 ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[0]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[0]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[0]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[0]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[1]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[1]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[1]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[1]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[2]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[2]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[2]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[2]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[3]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[3]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[3]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[3]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[4]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[4]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[4]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[4]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[5]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[5]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[5]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[5]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[6]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[6]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[6]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[6]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[7]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[7]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[7]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[7]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[8]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[8]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[8]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[8]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[9]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[9]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[9]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[9]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[10]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[10]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[10]~_Duplicate_1                                                   ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[10]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[11]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[11]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[11]~_Duplicate_1                                                   ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[11]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[12]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[12]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[12]~_Duplicate_1                                                   ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[12]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[13]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[13]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[13]~_Duplicate_1                                                   ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[13]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[14]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[14]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[14]~_Duplicate_1                                                   ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[14]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[15]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[15]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[15]~_Duplicate_1                                                   ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[15]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[16]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[16]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[16]~_Duplicate_1                                                   ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[16]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[17]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[17]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[17]~_Duplicate_1                                                   ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in1[17]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[0]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[0]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[0]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[0]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[1]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[1]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[1]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[1]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[2]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[2]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[2]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[2]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[3]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[3]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[3]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[3]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[4]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[4]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[4]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[4]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[5]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[5]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[5]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[5]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[6]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[6]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[6]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[6]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[7]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[7]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[7]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[7]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[8]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[8]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[8]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[8]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[9]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[9]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[9]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[9]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[10]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[10]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[10]~_Duplicate_1                                                   ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[10]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[11]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[11]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[11]~_Duplicate_1                                                   ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[11]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[12]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[12]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[12]~_Duplicate_1                                                   ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[12]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[13]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[13]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[13]~_Duplicate_1                                                   ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[13]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[14]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[14]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[14]~_Duplicate_1                                                   ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[14]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[15]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[15]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[15]~_Duplicate_1                                                   ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[15]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[16]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[16]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[16]~_Duplicate_1                                                   ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[16]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[17]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[17]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[17]~_Duplicate_1                                                   ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|in_in2[17]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[0]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[0]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[0]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[0]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[0]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[0]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[0]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[1]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[1]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[1]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[1]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[1]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[1]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[1]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[2]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[2]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[2]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[2]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[2]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[2]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[2]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[3]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[3]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[3]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[3]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[3]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[3]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[3]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[4]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[4]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[4]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[4]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[4]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[4]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[4]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[5]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[5]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[5]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[5]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[5]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[5]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[5]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[6]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[6]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[6]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[6]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[6]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[6]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[6]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[7]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[7]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[7]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[7]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[7]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[7]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[7]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[8]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[8]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[8]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[8]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[8]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[8]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[8]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[9]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[9]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[9]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[9]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[9]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[9]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[9]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[10]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[10]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[10]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[10]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[10]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[10]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[10]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[11]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[11]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[11]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[11]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[11]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[11]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[11]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[12]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[12]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[12]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[12]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[12]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[12]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[12]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[13]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[13]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[13]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[13]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[13]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[13]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[13]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[14]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[14]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[14]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[14]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[14]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[14]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[14]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[15]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[15]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[15]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[15]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[15]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[15]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[15]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[16]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[16]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[16]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[16]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[16]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[16]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[16]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[17]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[17]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[17]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[17]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[17]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[17]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[17]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[18]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[18]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[18]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[18]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[18]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[18]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[18]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[19]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[19]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[19]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[19]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[19]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[19]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[19]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[20]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[20]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[20]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[20]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[20]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[20]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[20]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[21]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[21]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[21]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[21]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[21]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[21]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[21]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[22]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[22]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[22]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[22]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[22]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[22]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[22]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[23]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[23]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[23]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[23]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[23]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[23]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[23]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[24]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[24]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[24]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[24]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[24]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[24]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[24]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[25]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[25]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[25]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[25]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[25]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[25]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[25]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[26]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[26]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[26]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[26]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[26]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[26]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[26]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[27]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[27]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[27]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[27]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[27]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[27]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[27]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[28]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[28]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[28]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[28]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[28]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[28]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[28]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[29]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[29]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[29]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[29]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[29]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[29]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[29]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[30]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[30]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[30]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[30]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[30]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[30]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[30]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[31]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[31]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[31]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[31]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[31]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[31]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[31]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[32]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[32]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[32]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[32]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[32]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[32]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[32]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[33]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[33]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[33]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[33]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[33]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[33]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[33]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[34]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[34]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[34]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[34]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[34]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[34]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[34]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[35]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[35]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[35]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[35]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[35]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[35]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in1[35]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[0]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[0]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[0]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[0]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[0]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[0]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[0]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[1]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[1]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[1]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[1]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[1]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[1]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[1]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[2]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[2]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[2]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[2]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[2]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[2]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[2]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[3]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[3]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[3]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[3]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[3]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[3]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[3]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[4]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[4]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[4]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[4]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[4]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[4]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[4]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[5]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[5]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[5]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[5]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[5]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[5]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[5]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[6]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[6]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[6]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[6]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[6]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[6]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[6]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[7]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[7]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[7]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[7]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[7]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[7]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[7]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[8]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[8]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[8]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[8]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[8]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[8]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[8]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[9]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[9]                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[9]~_Duplicate_1                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[9]~_Duplicate_1       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[9]~_Duplicate_1       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[9]~_Duplicate_2                                                  ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[9]~_Duplicate_2       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[10]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[10]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[10]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[10]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[10]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[10]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[10]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[11]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[11]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[11]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[11]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[11]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[11]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[11]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[12]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[12]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[12]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[12]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[12]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[12]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[12]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[13]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[13]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[13]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[13]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[13]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[13]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[13]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[14]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[14]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[14]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[14]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[14]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[14]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[14]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[15]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[15]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[15]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[15]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[15]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[15]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[15]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[16]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[16]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[16]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[16]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[16]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[16]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[16]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[17]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[17]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[17]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[17]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[17]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[17]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[17]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[18]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[18]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[18]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[18]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[18]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[18]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[18]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[19]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[19]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[19]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[19]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[19]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[19]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[19]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[20]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[20]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[20]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[20]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[20]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[20]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[20]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[21]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[21]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[21]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[21]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[21]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[21]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[21]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[22]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[22]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[22]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[22]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[22]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[22]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[22]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[23]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[23]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[23]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[23]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[23]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[23]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[23]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[24]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[24]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[24]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[24]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[24]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[24]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[24]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[25]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[25]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[25]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[25]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[25]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[25]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[25]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[26]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[26]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[26]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[26]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[26]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[26]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[26]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[27]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[27]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[27]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[27]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[27]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[27]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[27]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[28]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[28]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[28]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[28]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[28]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[28]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[28]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[29]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[29]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[29]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[29]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[29]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[29]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[29]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[30]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[30]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[30]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[30]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[30]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[30]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[30]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[31]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[31]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[31]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[31]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[31]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[31]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[31]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[32]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[32]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[32]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[32]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[32]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[32]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[32]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[33]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[33]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[33]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[33]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[33]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[33]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[33]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[34]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[34]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[34]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[34]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[34]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[34]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[34]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[35]                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[35]                   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[35]~_Duplicate_1                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[35]~_Duplicate_1      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[35]~_Duplicate_1      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[35]~_Duplicate_2                                                 ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|in_in2[35]~_Duplicate_2      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[0]                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[0]                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[0]~_Duplicate_1                                                       ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[1]                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[1]                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[1]~_Duplicate_1                                                       ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[2]                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[2]                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[2]~_Duplicate_1                                                       ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[3]                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[3]                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[3]~_Duplicate_1                                                       ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[4]                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[4]                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[4]~_Duplicate_1                                                       ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[5]                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[5]                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[5]~_Duplicate_1                                                       ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[6]                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[6]                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[6]~_Duplicate_1                                                       ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[7]                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[7]                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[7]~_Duplicate_1                                                       ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[8]                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[8]                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[8]~_Duplicate_1                                                       ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[9]                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[9]                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[9]~_Duplicate_1                                                       ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[10]                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[10]                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[10]~_Duplicate_1                                                      ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[11]                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[11]                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[11]~_Duplicate_1                                                      ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[12]                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[12]                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[12]~_Duplicate_1                                                      ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[13]                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[13]                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[13]~_Duplicate_1                                                      ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[14]                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[14]                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[14]~_Duplicate_1                                                      ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[15]                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[15]                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[15]~_Duplicate_1                                                      ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[16]                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[16]                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[16]~_Duplicate_1                                                      ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[17]                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[17]                        ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[17]~_Duplicate_1                                                      ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[0]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[0]                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[0]~_Duplicate_1                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[0]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[0]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[0]~_Duplicate_2                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[0]~_Duplicate_2          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[0]~_Duplicate_2          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[0]~_Duplicate_3                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[0]~_Duplicate_3          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[0]~_Duplicate_3          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[0]~_Duplicate_4                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[1]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[1]                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[1]~_Duplicate_1                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[1]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[1]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[1]~_Duplicate_2                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[1]~_Duplicate_2          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[1]~_Duplicate_2          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[1]~_Duplicate_3                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[1]~_Duplicate_3          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[1]~_Duplicate_3          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[1]~_Duplicate_4                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[2]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[2]                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[2]~_Duplicate_1                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[2]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[2]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[2]~_Duplicate_2                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[2]~_Duplicate_2          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[2]~_Duplicate_2          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[2]~_Duplicate_3                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[2]~_Duplicate_3          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[2]~_Duplicate_3          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[2]~_Duplicate_4                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[3]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[3]                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[3]~_Duplicate_1                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[3]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[3]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[3]~_Duplicate_2                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[3]~_Duplicate_2          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[3]~_Duplicate_2          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[3]~_Duplicate_3                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[3]~_Duplicate_3          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[3]~_Duplicate_3          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[3]~_Duplicate_4                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[4]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[4]                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[4]~_Duplicate_1                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[4]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[4]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[4]~_Duplicate_2                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[4]~_Duplicate_2          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[4]~_Duplicate_2          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[4]~_Duplicate_3                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[4]~_Duplicate_3          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[4]~_Duplicate_3          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[4]~_Duplicate_4                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[5]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[5]                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[5]~_Duplicate_1                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[5]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[5]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[5]~_Duplicate_2                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[5]~_Duplicate_2          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[5]~_Duplicate_2          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[5]~_Duplicate_3                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[5]~_Duplicate_3          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[5]~_Duplicate_3          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[5]~_Duplicate_4                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[6]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[6]                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[6]~_Duplicate_1                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[6]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[6]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[6]~_Duplicate_2                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[6]~_Duplicate_2          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[6]~_Duplicate_2          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[6]~_Duplicate_3                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[6]~_Duplicate_3          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[6]~_Duplicate_3          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[6]~_Duplicate_4                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[7]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[7]                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[7]~_Duplicate_1                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[7]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[7]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[7]~_Duplicate_2                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[7]~_Duplicate_2          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[7]~_Duplicate_2          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[7]~_Duplicate_3                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[7]~_Duplicate_3          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[7]~_Duplicate_3          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[7]~_Duplicate_4                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[8]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[8]                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[8]~_Duplicate_1                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[8]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[8]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[8]~_Duplicate_2                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[8]~_Duplicate_2          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[8]~_Duplicate_2          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[8]~_Duplicate_3                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[8]~_Duplicate_3          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[8]~_Duplicate_3          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[8]~_Duplicate_4                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[9]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[9]                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[9]~_Duplicate_1                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[9]~_Duplicate_1          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[9]~_Duplicate_1          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[9]~_Duplicate_2                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[9]~_Duplicate_2          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[9]~_Duplicate_2          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[9]~_Duplicate_3                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[9]~_Duplicate_3          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[9]~_Duplicate_3          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[9]~_Duplicate_4                                                     ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[10]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[10]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[10]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[10]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[10]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[10]~_Duplicate_2                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[10]~_Duplicate_2         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[10]~_Duplicate_2         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[10]~_Duplicate_3                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[10]~_Duplicate_3         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[10]~_Duplicate_3         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[10]~_Duplicate_4                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[11]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[11]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[11]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[11]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[11]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[11]~_Duplicate_2                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[11]~_Duplicate_2         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[11]~_Duplicate_2         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[11]~_Duplicate_3                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[11]~_Duplicate_3         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[11]~_Duplicate_3         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[11]~_Duplicate_4                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[12]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[12]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[12]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[12]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[12]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[12]~_Duplicate_2                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[12]~_Duplicate_2         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[12]~_Duplicate_2         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[12]~_Duplicate_3                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[12]~_Duplicate_3         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[12]~_Duplicate_3         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[12]~_Duplicate_4                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[13]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[13]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[13]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[13]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[13]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[13]~_Duplicate_2                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[13]~_Duplicate_2         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[13]~_Duplicate_2         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[13]~_Duplicate_3                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[13]~_Duplicate_3         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[13]~_Duplicate_3         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[13]~_Duplicate_4                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[14]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[14]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[14]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[14]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[14]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[14]~_Duplicate_2                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[14]~_Duplicate_2         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[14]~_Duplicate_2         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[14]~_Duplicate_3                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[14]~_Duplicate_3         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[14]~_Duplicate_3         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[14]~_Duplicate_4                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[15]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[15]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[15]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[15]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[15]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[15]~_Duplicate_2                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[15]~_Duplicate_2         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[15]~_Duplicate_2         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[15]~_Duplicate_3                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[15]~_Duplicate_3         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[15]~_Duplicate_3         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[15]~_Duplicate_4                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[16]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[16]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[16]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[16]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[16]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[16]~_Duplicate_2                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[16]~_Duplicate_2         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[16]~_Duplicate_2         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[16]~_Duplicate_3                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[16]~_Duplicate_3         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[16]~_Duplicate_3         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[16]~_Duplicate_4                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[17]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[17]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[17]~_Duplicate_1                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[17]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[17]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[17]~_Duplicate_2                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[17]~_Duplicate_2         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[17]~_Duplicate_2         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[17]~_Duplicate_3                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[17]~_Duplicate_3         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[17]~_Duplicate_3         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[17]~_Duplicate_4                                                    ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[0]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[0]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[0]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[1]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[1]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[1]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[2]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[2]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[2]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[3]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[3]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[3]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[4]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[4]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[4]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[5]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[5]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[5]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[6]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[6]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[6]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[7]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[7]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[7]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[8]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[8]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[8]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[9]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[9]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[9]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[10]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[10]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[10]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[11]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[11]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[11]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[12]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[12]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[12]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[13]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[13]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[13]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[14]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[14]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[14]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[15]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[15]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[15]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[16]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[16]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[16]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[17]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[17]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[17]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[0]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[0]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[0]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[1]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[1]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[1]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[2]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[2]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[2]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[3]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[3]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[3]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[4]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[4]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[4]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[5]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[5]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[5]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[6]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[6]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[6]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[7]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[7]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[7]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[8]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[8]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[8]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[9]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[9]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[9]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[10]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[10]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[10]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[11]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[11]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[11]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[12]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[12]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[12]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[13]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[13]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[13]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[14]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[14]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[14]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[15]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[15]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[15]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[16]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[16]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[16]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[17]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[17]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[17]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[0]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[0]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[0]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[1]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[1]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[1]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[2]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[2]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[2]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[3]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[3]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[3]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[4]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[4]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[4]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[5]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[5]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[5]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[6]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[6]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[6]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[7]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[7]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[7]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[8]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[8]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[8]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[9]                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[9]                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[9]~_Duplicate_1                                               ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[10]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[10]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[10]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[11]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[11]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[11]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[12]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[12]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[12]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[13]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[13]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[13]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[14]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[14]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[14]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[15]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[15]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[15]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[16]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[16]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[16]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[17]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ; DATAB            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[17]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[17]~_Duplicate_1                                              ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[0]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[1]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[2]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[3]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[4]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[5]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[7]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[8]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_1                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_2                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_3                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[9]~_Duplicate_4                                             ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[10]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[11]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[12]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[13]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[14]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[15]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[16]~_Duplicate_4                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_1                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_2                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_3                                            ; Q                ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ; DATAA            ;                       ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[17]~_Duplicate_4                                            ; Q                ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; GPIO0_0    ; PIN_Y28       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_1    ; PIN_T22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_10   ; PIN_V27       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_11   ; PIN_P21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_12   ; PIN_U28       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_13   ; PIN_P26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_14   ; PIN_U27       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_15   ; PIN_P25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_16   ; PIN_V24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_17   ; PIN_N26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_18   ; PIN_V23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_19   ; PIN_N25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_2    ; PIN_Y27       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_20   ; PIN_R28       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_21   ; PIN_L22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_22   ; PIN_R27       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_23   ; PIN_L21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_24   ; PIN_V26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_25   ; PIN_U26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_26   ; PIN_V25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_27   ; PIN_U25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_28   ; PIN_L28       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_29   ; PIN_T26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_3    ; PIN_T21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_30   ; PIN_L27       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_31   ; PIN_T25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_32   ; PIN_J26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_33   ; PIN_P28       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_34   ; PIN_J25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_35   ; PIN_P27       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_4    ; PIN_V22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_5    ; PIN_R23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_6    ; PIN_U22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_7    ; PIN_R22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_8    ; PIN_V28       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_9    ; PIN_R21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_0    ; PIN_J28       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_1    ; PIN_M26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_10   ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_11   ; PIN_K25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_12   ; PIN_M28       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_13   ; PIN_H26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_14   ; PIN_M27       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_15   ; PIN_H25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_16   ; PIN_G24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_17   ; PIN_G26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_18   ; PIN_G23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_19   ; PIN_G25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_2    ; PIN_J27       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_20   ; PIN_K28       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_21   ; PIN_E26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_22   ; PIN_K27       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_23   ; PIN_F26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_24   ; PIN_G28       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_25   ; PIN_C27       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_26   ; PIN_G27       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_27   ; PIN_D26       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_28   ; PIN_F28       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_29   ; PIN_F25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_3    ; PIN_M25       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_30   ; PIN_F27       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_31   ; PIN_F24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_32   ; PIN_E28       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_33   ; PIN_D28       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_34   ; PIN_E27       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_35   ; PIN_D27       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_4    ; PIN_H24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_5    ; PIN_L24       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_6    ; PIN_H23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_7    ; PIN_L23       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_8    ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_9    ; PIN_K26       ; QSF Assignment ;
; Location     ;                ;              ; SD_WP_N    ; PIN_AF14      ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_0    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_1    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_10   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_11   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_12   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_13   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_14   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_15   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_16   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_17   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_18   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_19   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_2    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_20   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_21   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_22   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_23   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_24   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_25   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_26   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_27   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_28   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_29   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_3    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_30   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_31   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_32   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_33   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_34   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_35   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_4    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_5    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_6    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_7    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_8    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO0_9    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_0    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_1    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_10   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_11   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_12   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_13   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_14   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_15   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_16   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_17   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_18   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_19   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_2    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_20   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_21   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_22   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_23   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_24   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_25   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_26   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_27   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_28   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_29   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_3    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_30   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_31   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_32   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_33   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_34   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_35   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_4    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_5    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_6    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_7    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_8    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; GPIO1_9    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; DE2_115        ;              ; SD_WP_N    ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+-----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                        ;
+---------------------+-----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]         ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+-----------------------+----------------------------+--------------------------+
; Placement (by node) ;                       ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 148532 ) ; 0.00 % ( 0 / 148532 )      ; 0.00 % ( 0 / 148532 )    ;
;     -- Achieved     ; 0.00 % ( 0 / 148532 ) ; 0.00 % ( 0 / 148532 )      ; 0.00 % ( 0 / 148532 )    ;
;                     ;                       ;                            ;                          ;
; Routing (by net)    ;                       ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )      ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )      ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+-----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 148524 ) ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/DE2_115.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 110,380 / 114,480 ( 96 % )   ;
;     -- Combinational with no register       ; 66593                        ;
;     -- Register only                        ; 7038                         ;
;     -- Combinational with a register        ; 36749                        ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 64504                        ;
;     -- 3 input functions                    ; 30923                        ;
;     -- <=2 input functions                  ; 7915                         ;
;     -- Register only                        ; 7038                         ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 92340                        ;
;     -- arithmetic mode                      ; 11002                        ;
;                                             ;                              ;
; Total registers*                            ; 43,787 / 117,053 ( 37 % )    ;
;     -- Dedicated logic registers            ; 43,787 / 114,480 ( 38 % )    ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 7,155 / 7,155 ( 100 % )      ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 12 / 529 ( 2 % )             ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )               ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                ;
;                                             ;                              ;
; M9Ks                                        ; 76 / 432 ( 18 % )            ;
; Total block memory bits                     ; 304,576 / 3,981,312 ( 8 % )  ;
; Total block memory implementation bits      ; 700,416 / 3,981,312 ( 18 % ) ;
; Embedded Multiplier 9-bit elements          ; 89 / 532 ( 17 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )                ;
; Global signals                              ; 2                            ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 49.4% / 48.1% / 51.4%        ;
; Peak interconnect usage (total/H/V)         ; 65.5% / 63.8% / 68.1%        ;
; Maximum fan-out                             ; 43604                        ;
; Highest non-global fan-out                  ; 3445                         ;
; Total fan-out                               ; 512820                       ;
; Average fan-out                             ; 3.37                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                             ;
+---------------------------------------------+--------------------------+--------------------------------+
; Statistic                                   ; Top                      ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                      ; Low                            ;
;                                             ;                          ;                                ;
; Total logic elements                        ; 110380 / 114480 ( 96 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 66593                    ; 0                              ;
;     -- Register only                        ; 7038                     ; 0                              ;
;     -- Combinational with a register        ; 36749                    ; 0                              ;
;                                             ;                          ;                                ;
; Logic element usage by number of LUT inputs ;                          ;                                ;
;     -- 4 input functions                    ; 64504                    ; 0                              ;
;     -- 3 input functions                    ; 30923                    ; 0                              ;
;     -- <=2 input functions                  ; 7915                     ; 0                              ;
;     -- Register only                        ; 7038                     ; 0                              ;
;                                             ;                          ;                                ;
; Logic elements by mode                      ;                          ;                                ;
;     -- normal mode                          ; 92340                    ; 0                              ;
;     -- arithmetic mode                      ; 11002                    ; 0                              ;
;                                             ;                          ;                                ;
; Total registers                             ; 43787                    ; 0                              ;
;     -- Dedicated logic registers            ; 43787 / 114480 ( 38 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                        ; 0                              ;
;                                             ;                          ;                                ;
; Total LABs:  partially or completely used   ; 7155 / 7155 ( 100 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                          ;                                ;
; Virtual pins                                ; 0                        ; 0                              ;
; I/O pins                                    ; 12                       ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 89 / 532 ( 17 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 304576                   ; 0                              ;
; Total RAM block bits                        ; 700416                   ; 0                              ;
; M9K                                         ; 76 / 432 ( 17 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 2 / 24 ( 8 % )           ; 0 / 24 ( 0 % )                 ;
;                                             ;                          ;                                ;
; Connections                                 ;                          ;                                ;
;     -- Input Connections                    ; 0                        ; 0                              ;
;     -- Registered Input Connections         ; 0                        ; 0                              ;
;     -- Output Connections                   ; 0                        ; 0                              ;
;     -- Registered Output Connections        ; 0                        ; 0                              ;
;                                             ;                          ;                                ;
; Internal Connections                        ;                          ;                                ;
;     -- Total Connections                    ; 514577                   ; 4                              ;
;     -- Registered Connections               ; 154000                   ; 0                              ;
;                                             ;                          ;                                ;
; External Connections                        ;                          ;                                ;
;     -- Top                                  ; 0                        ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                        ; 0                              ;
;                                             ;                          ;                                ;
; Partition Interface                         ;                          ;                                ;
;     -- Input Ports                          ; 7                        ; 0                              ;
;     -- Output Ports                         ; 5                        ; 0                              ;
;     -- Bidir Ports                          ; 0                        ; 0                              ;
;                                             ;                          ;                                ;
; Registered Ports                            ;                          ;                                ;
;     -- Registered Input Ports               ; 0                        ; 0                              ;
;     -- Registered Output Ports              ; 0                        ; 0                              ;
;                                             ;                          ;                                ;
; Port Connectivity                           ;                          ;                                ;
;     -- Input Ports driven by GND            ; 0                        ; 0                              ;
;     -- Output Ports driven by GND           ; 0                        ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                        ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                        ; 0                              ;
;     -- Input Ports with no Source           ; 0                        ; 0                              ;
;     -- Output Ports with no Source          ; 0                        ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                        ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                        ; 0                              ;
+---------------------------------------------+--------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; Y2    ; 2        ; 0            ; 36           ; 14           ; 43604                 ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; JTAG_TCK ; AB21  ; 4        ; 109          ; 0            ; 7            ; 314                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; JTAG_TDI ; AD21  ; 4        ; 102          ; 0            ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; JTAG_TMS ; AC21  ; 4        ; 102          ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; RESETN   ; M23   ; 6        ; 115          ; 40           ; 7            ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
; SD_DAT0  ; AE14  ; 3        ; 49           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; UART_RXD ; G12   ; 8        ; 27           ; 73           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; JTAG_TDO ; AB22  ; 4        ; 107          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CLK   ; AE12  ; 3        ; 33           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CMD   ; AD14  ; 3        ; 56           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_DAT3  ; AC14  ; 3        ; 56           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % ) ; 3.3V          ; --           ;
; 2        ; 1 / 63 ( 2 % ) ; 3.3V          ; --           ;
; 3        ; 4 / 73 ( 5 % ) ; 3.3V          ; --           ;
; 4        ; 4 / 71 ( 6 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 65 ( 0 % ) ; 3.3V          ; --           ;
; 6        ; 1 / 58 ( 2 % ) ; 1.8V          ; --           ;
; 7        ; 0 / 72 ( 0 % ) ; 3.3V          ; --           ;
; 8        ; 2 / 71 ( 3 % ) ; 3.3V          ; --           ;
+----------+----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; JTAG_TCK                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 265        ; 4        ; JTAG_TDO                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; SD_DAT3                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; JTAG_TMS                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; SD_CMD                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; JTAG_TDI                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; SD_CLK                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; SD_DAT0                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; UART_TXD                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; UART_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESETN                                                    ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; SD_CLK   ; Missing drive strength ;
; SD_CMD   ; Missing drive strength ;
; SD_DAT3  ; Missing drive strength ;
; UART_TXD ; Missing drive strength ;
; JTAG_TDO ; Missing drive strength ;
+----------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                ; Logic Cells  ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                     ; Entity Name                                                                 ; Library Name ;
+-----------------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+
; |DE2_115                                                                                                  ; 110380 (1)   ; 43787 (0)                 ; 0 (0)         ; 304576      ; 76   ; 89           ; 1       ; 44        ; 12   ; 0            ; 66593 (1)    ; 7038 (0)          ; 36749 (0)        ; |DE2_115                                                                                                                                                                                                                                                                                                                                ; DE2_115                                                                     ; work         ;
;    |TopHarness:TopHarness|                                                                                ; 110379 (2)   ; 43787 (2)                 ; 0 (0)         ; 304576      ; 76   ; 89           ; 1       ; 44        ; 0    ; 0            ; 66592 (0)    ; 7038 (1)          ; 36749 (0)        ; |DE2_115|TopHarness:TopHarness                                                                                                                                                                                                                                                                                                          ; TopHarness                                                                  ; work         ;
;       |ChipTop:chiptop0|                                                                                  ; 110353 (0)   ; 43764 (0)                 ; 0 (0)         ; 304576      ; 76   ; 89           ; 1       ; 44        ; 0    ; 0            ; 66588 (0)    ; 7033 (0)          ; 36732 (0)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0                                                                                                                                                                                                                                                                                         ; ChipTop                                                                     ; work         ;
;          |AsyncResetSynchronizerShiftReg_w1_d3_i0:debug_reset_syncd_debug_reset_sync|                     ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|AsyncResetSynchronizerShiftReg_w1_d3_i0:debug_reset_syncd_debug_reset_sync                                                                                                                                                                                                              ; AsyncResetSynchronizerShiftReg_w1_d3_i0                                     ; work         ;
;             |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                                  ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|AsyncResetSynchronizerShiftReg_w1_d3_i0:debug_reset_syncd_debug_reset_sync|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                                                                                                                                   ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;          |DigitalTop:system|                                                                              ; 110349 (13)  ; 43758 (10)                ; 0 (0)         ; 304576      ; 76   ; 89           ; 1       ; 44        ; 0    ; 0            ; 66588 (3)    ; 7031 (0)          ; 36730 (10)       ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system                                                                                                                                                                                                                                                                       ; DigitalTop                                                                  ; work         ;
;             |AsyncQueue:subsystem_fbus_in_async|                                                          ; 25 (0)       ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 6 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async                                                                                                                                                                                                                                    ; AsyncQueue                                                                  ; work         ;
;                |AsyncQueueSink:sink|                                                                      ; 22 (10)      ; 17 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 11 (0)            ; 6 (5)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSink:sink                                                                                                                                                                                                                ; AsyncQueueSink                                                              ; work         ;
;                   |AsyncValidSync:sink_valid_0|                                                           ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSink:sink|AsyncValidSync:sink_valid_0                                                                                                                                                                                    ; AsyncValidSync                                                              ; work         ;
;                      |AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|                    ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSink:sink|AsyncValidSync:sink_valid_0|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0                                                                                                                    ; AsyncResetSynchronizerShiftReg_w1_d3_i0_2                                   ; work         ;
;                         |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSink:sink|AsyncValidSync:sink_valid_0|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                                         ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                   |AsyncValidSync:sink_valid_1|                                                           ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSink:sink|AsyncValidSync:sink_valid_1                                                                                                                                                                                    ; AsyncValidSync                                                              ; work         ;
;                      |AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|                    ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSink:sink|AsyncValidSync:sink_valid_1|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0                                                                                                                    ; AsyncResetSynchronizerShiftReg_w1_d3_i0_2                                   ; work         ;
;                         |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSink:sink|AsyncValidSync:sink_valid_1|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                                         ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                   |AsyncValidSync:source_extend|                                                          ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSink:sink|AsyncValidSync:source_extend                                                                                                                                                                                   ; AsyncValidSync                                                              ; work         ;
;                      |AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|                    ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSink:sink|AsyncValidSync:source_extend|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0                                                                                                                   ; AsyncResetSynchronizerShiftReg_w1_d3_i0_2                                   ; work         ;
;                         |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSink:sink|AsyncValidSync:source_extend|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                                        ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                   |AsyncValidSync:source_valid|                                                           ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSink:sink|AsyncValidSync:source_valid                                                                                                                                                                                    ; AsyncValidSync                                                              ; work         ;
;                      |AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|                    ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSink:sink|AsyncValidSync:source_valid|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0                                                                                                                    ; AsyncResetSynchronizerShiftReg_w1_d3_i0_2                                   ; work         ;
;                         |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSink:sink|AsyncValidSync:source_valid|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                                         ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                |AsyncQueueSource:source|                                                                  ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSource:source                                                                                                                                                                                                            ; AsyncQueueSource                                                            ; work         ;
;                   |AsyncValidSync:sink_valid|                                                             ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSource:source|AsyncValidSync:sink_valid                                                                                                                                                                                  ; AsyncValidSync                                                              ; work         ;
;                      |AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|                    ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSource:source|AsyncValidSync:sink_valid|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0                                                                                                                  ; AsyncResetSynchronizerShiftReg_w1_d3_i0_2                                   ; work         ;
;                         |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSource:source|AsyncValidSync:sink_valid|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                                       ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;             |AsyncQueue:subsystem_fbus_out_async|                                                         ; 44 (0)       ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 15 (0)            ; 25 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_out_async                                                                                                                                                                                                                                   ; AsyncQueue                                                                  ; work         ;
;                |AsyncQueueSink:sink|                                                                      ; 20 (15)      ; 20 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (2)             ; 15 (15)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_out_async|AsyncQueueSink:sink                                                                                                                                                                                                               ; AsyncQueueSink                                                              ; work         ;
;                   |AsyncResetSynchronizerShiftReg_w4_d3_i0:widx_widx_gray|                                ; 12 (0)       ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 9 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_out_async|AsyncQueueSink:sink|AsyncResetSynchronizerShiftReg_w4_d3_i0:widx_widx_gray                                                                                                                                                        ; AsyncResetSynchronizerShiftReg_w4_d3_i0                                     ; work         ;
;                      |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain_1|                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_out_async|AsyncQueueSink:sink|AsyncResetSynchronizerShiftReg_w4_d3_i0:widx_widx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain_1                                                                                           ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                      |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain_2|                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_out_async|AsyncQueueSink:sink|AsyncResetSynchronizerShiftReg_w4_d3_i0:widx_widx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain_2                                                                                           ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                      |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain_3|                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_out_async|AsyncQueueSink:sink|AsyncResetSynchronizerShiftReg_w4_d3_i0:widx_widx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain_3                                                                                           ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                      |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                         ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_out_async|AsyncQueueSink:sink|AsyncResetSynchronizerShiftReg_w4_d3_i0:widx_widx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                                                                             ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                |AsyncQueueSource:source|                                                                  ; 24 (12)      ; 20 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 10 (0)            ; 10 (10)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_out_async|AsyncQueueSource:source                                                                                                                                                                                                           ; AsyncQueueSource                                                            ; work         ;
;                   |AsyncResetSynchronizerShiftReg_w4_d3_i0:ridx_ridx_gray|                                ; 12 (0)       ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 2 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_out_async|AsyncQueueSource:source|AsyncResetSynchronizerShiftReg_w4_d3_i0:ridx_ridx_gray                                                                                                                                                    ; AsyncResetSynchronizerShiftReg_w4_d3_i0                                     ; work         ;
;                      |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain_1|                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_out_async|AsyncQueueSource:source|AsyncResetSynchronizerShiftReg_w4_d3_i0:ridx_ridx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain_1                                                                                       ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                      |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain_2|                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_out_async|AsyncQueueSource:source|AsyncResetSynchronizerShiftReg_w4_d3_i0:ridx_ridx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain_2                                                                                       ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                      |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain_3|                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_out_async|AsyncQueueSource:source|AsyncResetSynchronizerShiftReg_w4_d3_i0:ridx_ridx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain_3                                                                                       ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                      |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                         ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_out_async|AsyncQueueSource:source|AsyncResetSynchronizerShiftReg_w4_d3_i0:ridx_ridx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                                                                         ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;             |CLINT:clint|                                                                                 ; 612 (612)    ; 324 (324)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 286 (286)    ; 93 (93)           ; 233 (233)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint                                                                                                                                                                                                                                                           ; CLINT                                                                       ; work         ;
;             |ClockSinkDomain:plicDomainWrapper|                                                           ; 863 (0)      ; 279 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 553 (0)      ; 36 (0)            ; 274 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper                                                                                                                                                                                                                                     ; ClockSinkDomain                                                             ; work         ;
;                |TLPLIC:plic|                                                                              ; 863 (395)    ; 279 (212)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 553 (173)    ; 36 (2)            ; 274 (142)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic                                                                                                                                                                                                                         ; TLPLIC                                                                      ; work         ;
;                   |LevelGateway:gateways_gateway_10|                                                      ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|LevelGateway:gateways_gateway_10                                                                                                                                                                                        ; LevelGateway                                                                ; work         ;
;                   |LevelGateway:gateways_gateway_1|                                                       ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|LevelGateway:gateways_gateway_1                                                                                                                                                                                         ; LevelGateway                                                                ; work         ;
;                   |LevelGateway:gateways_gateway_2|                                                       ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|LevelGateway:gateways_gateway_2                                                                                                                                                                                         ; LevelGateway                                                                ; work         ;
;                   |LevelGateway:gateways_gateway_3|                                                       ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|LevelGateway:gateways_gateway_3                                                                                                                                                                                         ; LevelGateway                                                                ; work         ;
;                   |LevelGateway:gateways_gateway_4|                                                       ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|LevelGateway:gateways_gateway_4                                                                                                                                                                                         ; LevelGateway                                                                ; work         ;
;                   |LevelGateway:gateways_gateway_5|                                                       ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|LevelGateway:gateways_gateway_5                                                                                                                                                                                         ; LevelGateway                                                                ; work         ;
;                   |LevelGateway:gateways_gateway_6|                                                       ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|LevelGateway:gateways_gateway_6                                                                                                                                                                                         ; LevelGateway                                                                ; work         ;
;                   |LevelGateway:gateways_gateway_7|                                                       ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|LevelGateway:gateways_gateway_7                                                                                                                                                                                         ; LevelGateway                                                                ; work         ;
;                   |LevelGateway:gateways_gateway_8|                                                       ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|LevelGateway:gateways_gateway_8                                                                                                                                                                                         ; LevelGateway                                                                ; work         ;
;                   |LevelGateway:gateways_gateway_9|                                                       ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|LevelGateway:gateways_gateway_9                                                                                                                                                                                         ; LevelGateway                                                                ; work         ;
;                   |LevelGateway:gateways_gateway|                                                         ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|LevelGateway:gateways_gateway                                                                                                                                                                                           ; LevelGateway                                                                ; work         ;
;                   |PLICFanIn:fanin_1|                                                                     ; 54 (54)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 13 (13)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|PLICFanIn:fanin_1                                                                                                                                                                                                       ; PLICFanIn                                                                   ; work         ;
;                   |PLICFanIn:fanin_2|                                                                     ; 54 (54)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 11 (11)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|PLICFanIn:fanin_2                                                                                                                                                                                                       ; PLICFanIn                                                                   ; work         ;
;                   |PLICFanIn:fanin_3|                                                                     ; 54 (54)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 6 (6)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|PLICFanIn:fanin_3                                                                                                                                                                                                       ; PLICFanIn                                                                   ; work         ;
;                   |PLICFanIn:fanin_4|                                                                     ; 54 (54)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 11 (11)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|PLICFanIn:fanin_4                                                                                                                                                                                                       ; PLICFanIn                                                                   ; work         ;
;                   |PLICFanIn:fanin_5|                                                                     ; 54 (54)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 10 (10)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|PLICFanIn:fanin_5                                                                                                                                                                                                       ; PLICFanIn                                                                   ; work         ;
;                   |PLICFanIn:fanin_6|                                                                     ; 54 (54)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 9 (9)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|PLICFanIn:fanin_6                                                                                                                                                                                                       ; PLICFanIn                                                                   ; work         ;
;                   |PLICFanIn:fanin_7|                                                                     ; 64 (64)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 12 (12)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|PLICFanIn:fanin_7                                                                                                                                                                                                       ; PLICFanIn                                                                   ; work         ;
;                   |PLICFanIn:fanin|                                                                       ; 57 (57)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 10 (10)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|PLICFanIn:fanin                                                                                                                                                                                                         ; PLICFanIn                                                                   ; work         ;
;                   |Queue_73:out_back|                                                                     ; 84 (5)       ; 56 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 34 (0)            ; 44 (1)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|Queue_73:out_back                                                                                                                                                                                                       ; Queue_73                                                                    ; work         ;
;                      |ram_combMem_10:ram_ext|                                                             ; 79 (79)      ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 34 (34)           ; 43 (43)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|Queue_73:out_back|ram_combMem_10:ram_ext                                                                                                                                                                                ; ram_combMem_10                                                              ; work         ;
;             |ClockSinkDomain_1:bootROMDomainWrapper|                                                      ; 5174 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5171 (0)     ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_1:bootROMDomainWrapper                                                                                                                                                                                                                                ; ClockSinkDomain_1                                                           ; work         ;
;                |TLROM:bootrom|                                                                            ; 5174 (5174)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5171 (5171)  ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_1:bootROMDomainWrapper|TLROM:bootrom                                                                                                                                                                                                                  ; TLROM                                                                       ; work         ;
;             |ClockSinkDomain_2:uartClockDomainWrapper|                                                    ; 329 (0)      ; 238 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 72 (0)            ; 174 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper                                                                                                                                                                                                                              ; ClockSinkDomain_2                                                           ; work         ;
;                |TLUART:uart_0|                                                                            ; 329 (51)     ; 238 (29)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (14)      ; 72 (2)            ; 174 (25)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0                                                                                                                                                                                                                ; TLUART                                                                      ; work         ;
;                   |IntSyncCrossingSource_1:intsource|                                                     ; 1 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|IntSyncCrossingSource_1:intsource                                                                                                                                                                              ; IntSyncCrossingSource_1                                                     ; work         ;
;                      |AsyncResetRegVec_w1_i0:reg_0|                                                       ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|IntSyncCrossingSource_1:intsource|AsyncResetRegVec_w1_i0:reg_0                                                                                                                                                 ; AsyncResetRegVec_w1_i0                                                      ; work         ;
;                   |Queue_74:rxq|                                                                          ; 89 (17)      ; 71 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (10)      ; 28 (0)            ; 43 (7)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:rxq                                                                                                                                                                                                   ; Queue_74                                                                    ; work         ;
;                      |ram_combMem_0:ram_ext|                                                              ; 72 (72)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 28 (28)           ; 36 (36)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:rxq|ram_combMem_0:ram_ext                                                                                                                                                                             ; ram_combMem_0                                                               ; work         ;
;                   |Queue_74:txq|                                                                          ; 90 (18)      ; 71 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (11)      ; 32 (0)            ; 39 (7)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:txq                                                                                                                                                                                                   ; Queue_74                                                                    ; work         ;
;                      |ram_combMem_0:ram_ext|                                                              ; 72 (72)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 32 (32)           ; 32 (32)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:txq|ram_combMem_0:ram_ext                                                                                                                                                                             ; ram_combMem_0                                                               ; work         ;
;                   |UARTRx:rxm|                                                                            ; 66 (66)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 10 (10)           ; 37 (37)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|UARTRx:rxm                                                                                                                                                                                                     ; UARTRx                                                                      ; work         ;
;                   |UARTTx:txm|                                                                            ; 43 (43)      ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 30 (30)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|UARTTx:txm                                                                                                                                                                                                     ; UARTTx                                                                      ; work         ;
;             |ClockSinkDomain_3:gpioClockDomainWrapper|                                                    ; 170 (0)      ; 129 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 11 (0)            ; 126 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper                                                                                                                                                                                                                              ; ClockSinkDomain_3                                                           ; work         ;
;                |TLGPIO:gpio_0|                                                                            ; 170 (138)    ; 129 (97)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 11 (8)            ; 126 (105)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0                                                                                                                                                                                                                ; TLGPIO                                                                      ; work         ;
;                   |AsyncResetRegVec_w8_i0:ieReg|                                                          ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0|AsyncResetRegVec_w8_i0:ieReg                                                                                                                                                                                   ; AsyncResetRegVec_w8_i0                                                      ; work         ;
;                   |AsyncResetRegVec_w8_i0:oeReg|                                                          ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0|AsyncResetRegVec_w8_i0:oeReg                                                                                                                                                                                   ; AsyncResetRegVec_w8_i0                                                      ; work         ;
;                   |AsyncResetRegVec_w8_i0:pueReg|                                                         ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0|AsyncResetRegVec_w8_i0:pueReg                                                                                                                                                                                  ; AsyncResetRegVec_w8_i0                                                      ; work         ;
;                   |IntSyncCrossingSource_30:intsource|                                                    ; 8 (0)        ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0|IntSyncCrossingSource_30:intsource                                                                                                                                                                             ; IntSyncCrossingSource_30                                                    ; work         ;
;                      |AsyncResetRegVec_w8_i0:reg_0|                                                       ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0|IntSyncCrossingSource_30:intsource|AsyncResetRegVec_w8_i0:reg_0                                                                                                                                                ; AsyncResetRegVec_w8_i0                                                      ; work         ;
;             |ClockSinkDomain_4:spiClockDomainWrapper_1|                                                   ; 576 (0)      ; 311 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 257 (0)      ; 79 (0)            ; 240 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1                                                                                                                                                                                                                             ; ClockSinkDomain_4                                                           ; work         ;
;                |TLSPI:spi_0|                                                                              ; 576 (129)    ; 311 (85)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 257 (46)     ; 79 (11)           ; 240 (43)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0                                                                                                                                                                                                                 ; TLSPI                                                                       ; work         ;
;                   |IntSyncCrossingSource_1:intsource|                                                     ; 1 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|IntSyncCrossingSource_1:intsource                                                                                                                                                                               ; IntSyncCrossingSource_1                                                     ; work         ;
;                      |AsyncResetRegVec_w1_i0:reg_0|                                                       ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|IntSyncCrossingSource_1:intsource|AsyncResetRegVec_w1_i0:reg_0                                                                                                                                                  ; AsyncResetRegVec_w1_i0                                                      ; work         ;
;                   |SPIFIFO:fifo|                                                                          ; 213 (25)     ; 145 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (13)      ; 52 (0)            ; 102 (12)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo                                                                                                                                                                                                    ; SPIFIFO                                                                     ; work         ;
;                      |Queue_74:rxq|                                                                       ; 90 (19)      ; 71 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (12)      ; 24 (0)            ; 47 (6)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq                                                                                                                                                                                       ; Queue_74                                                                    ; work         ;
;                         |ram_combMem_0:ram_ext|                                                           ; 72 (72)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 24 (24)           ; 41 (41)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext                                                                                                                                                                 ; ram_combMem_0                                                               ; work         ;
;                      |Queue_74:txq|                                                                       ; 98 (19)      ; 71 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (12)      ; 28 (0)            ; 43 (6)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq                                                                                                                                                                                       ; Queue_74                                                                    ; work         ;
;                         |ram_combMem_0:ram_ext|                                                           ; 80 (80)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 28 (28)           ; 37 (37)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext                                                                                                                                                                 ; ram_combMem_0                                                               ; work         ;
;                   |SPIMedia:mac|                                                                          ; 271 (60)     ; 80 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (31)     ; 16 (0)            ; 103 (29)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIMedia:mac                                                                                                                                                                                                    ; SPIMedia                                                                    ; work         ;
;                      |SPIPhysical:phy|                                                                    ; 211 (211)    ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (121)    ; 16 (16)           ; 74 (74)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIMedia:mac|SPIPhysical:phy                                                                                                                                                                                    ; SPIPhysical                                                                 ; work         ;
;             |ClockSinkDomain_4:spiClockDomainWrapper|                                                     ; 622 (0)      ; 315 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 288 (0)      ; 80 (0)            ; 254 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper                                                                                                                                                                                                                               ; ClockSinkDomain_4                                                           ; work         ;
;                |TLSPI:spi_0|                                                                              ; 622 (160)    ; 315 (85)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 288 (71)     ; 80 (4)            ; 254 (53)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0                                                                                                                                                                                                                   ; TLSPI                                                                       ; work         ;
;                   |IntSyncCrossingSource_1:intsource|                                                     ; 1 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|IntSyncCrossingSource_1:intsource                                                                                                                                                                                 ; IntSyncCrossingSource_1                                                     ; work         ;
;                      |AsyncResetRegVec_w1_i0:reg_0|                                                       ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|IntSyncCrossingSource_1:intsource|AsyncResetRegVec_w1_i0:reg_0                                                                                                                                                    ; AsyncResetRegVec_w1_i0                                                      ; work         ;
;                   |SPIFIFO:fifo|                                                                          ; 213 (26)     ; 145 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (11)      ; 60 (0)            ; 97 (15)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo                                                                                                                                                                                                      ; SPIFIFO                                                                     ; work         ;
;                      |Queue_74:rxq|                                                                       ; 90 (18)      ; 71 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (11)      ; 29 (0)            ; 42 (7)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq                                                                                                                                                                                         ; Queue_74                                                                    ; work         ;
;                         |ram_combMem_0:ram_ext|                                                           ; 72 (72)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 29 (29)           ; 35 (35)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext                                                                                                                                                                   ; ram_combMem_0                                                               ; work         ;
;                      |Queue_74:txq|                                                                       ; 97 (18)      ; 71 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (11)      ; 31 (0)            ; 40 (7)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq                                                                                                                                                                                         ; Queue_74                                                                    ; work         ;
;                         |ram_combMem_0:ram_ext|                                                           ; 79 (79)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 31 (31)           ; 33 (33)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext                                                                                                                                                                   ; ram_combMem_0                                                               ; work         ;
;                   |SPIMedia:mac|                                                                          ; 284 (58)     ; 84 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (29)     ; 16 (0)            ; 107 (29)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIMedia:mac                                                                                                                                                                                                      ; SPIMedia                                                                    ; work         ;
;                      |SPIPhysical:phy|                                                                    ; 226 (226)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (132)    ; 16 (16)           ; 78 (78)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIMedia:mac|SPIPhysical:phy                                                                                                                                                                                      ; SPIPhysical                                                                 ; work         ;
;             |ClockSinkDomain_6:prci_ctrl_domain|                                                          ; 44 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 2 (0)             ; 14 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_6:prci_ctrl_domain                                                                                                                                                                                                                                    ; ClockSinkDomain_6                                                           ; work         ;
;                |ClockGroupResetSynchronizer:resetSynchronizer|                                            ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_6:prci_ctrl_domain|ClockGroupResetSynchronizer:resetSynchronizer                                                                                                                                                                                      ; ClockGroupResetSynchronizer                                                 ; work         ;
;                   |ResetCatchAndSync_d3:x1_member_allClocks_uncore_reset_catcher|                         ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_6:prci_ctrl_domain|ClockGroupResetSynchronizer:resetSynchronizer|ResetCatchAndSync_d3:x1_member_allClocks_uncore_reset_catcher                                                                                                                        ; ResetCatchAndSync_d3                                                        ; work         ;
;                      |AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain|                        ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_6:prci_ctrl_domain|ClockGroupResetSynchronizer:resetSynchronizer|ResetCatchAndSync_d3:x1_member_allClocks_uncore_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain                                                            ; AsyncResetSynchronizerShiftReg_w1_d3_i0                                     ; work         ;
;                         |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_6:prci_ctrl_domain|ClockGroupResetSynchronizer:resetSynchronizer|ResetCatchAndSync_d3:x1_member_allClocks_uncore_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                |TLXbar_16:xbar|                                                                           ; 25 (25)      ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 8 (8)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_6:prci_ctrl_domain|TLXbar_16:xbar                                                                                                                                                                                                                     ; TLXbar_16                                                                   ; work         ;
;                |TileClockGater:clock_gater|                                                               ; 16 (14)      ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 5 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_6:prci_ctrl_domain|TileClockGater:clock_gater                                                                                                                                                                                                         ; TileClockGater                                                              ; work         ;
;                   |AsyncResetRegVec_w1_i1:regs_0|                                                         ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_6:prci_ctrl_domain|TileClockGater:clock_gater|AsyncResetRegVec_w1_i1:regs_0                                                                                                                                                                           ; AsyncResetRegVec_w1_i1                                                      ; work         ;
;             |CoherenceManagerWrapper:subsystem_l2_wrapper|                                                ; 304 (0)      ; 189 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (0)      ; 36 (0)            ; 157 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper                                                                                                                                                                                                                          ; CoherenceManagerWrapper                                                     ; work         ;
;                |TLBroadcast:broadcast_1|                                                                  ; 304 (90)     ; 189 (21)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (64)     ; 36 (0)            ; 157 (87)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1                                                                                                                                                                                                  ; TLBroadcast                                                                 ; work         ;
;                   |TLBroadcastTracker:TLBroadcastTracker|                                                 ; 77 (61)      ; 42 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (11)      ; 9 (9)             ; 49 (41)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker:TLBroadcastTracker                                                                                                                                                            ; TLBroadcastTracker                                                          ; work         ;
;                      |Queue_17:o_data|                                                                    ; 16 (16)      ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker:TLBroadcastTracker|Queue_17:o_data                                                                                                                                            ; Queue_17                                                                    ; work         ;
;                   |TLBroadcastTracker_1:TLBroadcastTracker_1|                                             ; 52 (37)      ; 42 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (1)        ; 8 (8)             ; 35 (28)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_1:TLBroadcastTracker_1                                                                                                                                                        ; TLBroadcastTracker_1                                                        ; work         ;
;                      |Queue_17:o_data|                                                                    ; 15 (15)      ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_1:TLBroadcastTracker_1|Queue_17:o_data                                                                                                                                        ; Queue_17                                                                    ; work         ;
;                   |TLBroadcastTracker_2:TLBroadcastTracker_2|                                             ; 53 (37)      ; 42 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (2)       ; 8 (8)             ; 34 (27)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_2:TLBroadcastTracker_2                                                                                                                                                        ; TLBroadcastTracker_2                                                        ; work         ;
;                      |Queue_17:o_data|                                                                    ; 16 (16)      ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 7 (7)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_2:TLBroadcastTracker_2|Queue_17:o_data                                                                                                                                        ; Queue_17                                                                    ; work         ;
;                   |TLBroadcastTracker_3:TLBroadcastTracker_3|                                             ; 51 (36)      ; 42 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 11 (11)           ; 32 (24)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_3:TLBroadcastTracker_3                                                                                                                                                        ; TLBroadcastTracker_3                                                        ; work         ;
;                      |Queue_17:o_data|                                                                    ; 16 (16)      ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_3:TLBroadcastTracker_3|Queue_17:o_data                                                                                                                                        ; Queue_17                                                                    ; work         ;
;             |DebugTransportModuleJTAG:dtm|                                                                ; 228 (69)     ; 167 (46)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (22)      ; 0 (0)             ; 182 (47)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm                                                                                                                                                                                                                                          ; DebugTransportModuleJTAG                                                    ; work         ;
;                |CaptureChain:tapIO_idcodeChain|                                                           ; 33 (33)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain                                                                                                                                                                                                           ; CaptureChain                                                                ; work         ;
;                |CaptureUpdateChain:dtmInfoChain|                                                          ; 33 (33)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain                                                                                                                                                                                                          ; CaptureUpdateChain                                                          ; work         ;
;                |CaptureUpdateChain_1:dmiAccessChain|                                                      ; 63 (63)      ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 55 (55)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain                                                                                                                                                                                                      ; CaptureUpdateChain_1                                                        ; work         ;
;                |JtagBypassChain:tapIO_bypassChain|                                                        ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagBypassChain:tapIO_bypassChain                                                                                                                                                                                                        ; JtagBypassChain                                                             ; work         ;
;                |JtagTapController:tapIO_controllerInternal|                                               ; 29 (16)      ; 15 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (10)      ; 0 (0)             ; 15 (6)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal                                                                                                                                                                                               ; JtagTapController                                                           ; work         ;
;                   |CaptureUpdateChain_2:irChain|                                                          ; 6 (6)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|CaptureUpdateChain_2:irChain                                                                                                                                                                  ; CaptureUpdateChain_2                                                        ; work         ;
;                   |JtagStateMachine:stateMachine|                                                         ; 7 (7)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|JtagStateMachine:stateMachine                                                                                                                                                                 ; JtagStateMachine                                                            ; work         ;
;             |IntSyncCrossingSource_17:intsource_3|                                                        ; 2 (0)        ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_17:intsource_3                                                                                                                                                                                                                                  ; IntSyncCrossingSource_17                                                    ; work         ;
;                |AsyncResetRegVec_w2_i0:reg_0|                                                             ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_17:intsource_3|AsyncResetRegVec_w2_i0:reg_0                                                                                                                                                                                                     ; AsyncResetRegVec_w2_i0                                                      ; work         ;
;             |IntSyncCrossingSource_17:intsource_6|                                                        ; 2 (0)        ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_17:intsource_6                                                                                                                                                                                                                                  ; IntSyncCrossingSource_17                                                    ; work         ;
;                |AsyncResetRegVec_w2_i0:reg_0|                                                             ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_17:intsource_6|AsyncResetRegVec_w2_i0:reg_0                                                                                                                                                                                                     ; AsyncResetRegVec_w2_i0                                                      ; work         ;
;             |IntSyncCrossingSource_17:intsource_9|                                                        ; 2 (0)        ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_17:intsource_9                                                                                                                                                                                                                                  ; IntSyncCrossingSource_17                                                    ; work         ;
;                |AsyncResetRegVec_w2_i0:reg_0|                                                             ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_17:intsource_9|AsyncResetRegVec_w2_i0:reg_0                                                                                                                                                                                                     ; AsyncResetRegVec_w2_i0                                                      ; work         ;
;             |IntSyncCrossingSource_17:intsource|                                                          ; 3 (0)        ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_17:intsource                                                                                                                                                                                                                                    ; IntSyncCrossingSource_17                                                    ; work         ;
;                |AsyncResetRegVec_w2_i0:reg_0|                                                             ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_17:intsource|AsyncResetRegVec_w2_i0:reg_0                                                                                                                                                                                                       ; AsyncResetRegVec_w2_i0                                                      ; work         ;
;             |IntSyncCrossingSource_1:intsource_10|                                                        ; 1 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_1:intsource_10                                                                                                                                                                                                                                  ; IntSyncCrossingSource_1                                                     ; work         ;
;                |AsyncResetRegVec_w1_i0:reg_0|                                                             ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_1:intsource_10|AsyncResetRegVec_w1_i0:reg_0                                                                                                                                                                                                     ; AsyncResetRegVec_w1_i0                                                      ; work         ;
;             |IntSyncCrossingSource_1:intsource_11|                                                        ; 1 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_1:intsource_11                                                                                                                                                                                                                                  ; IntSyncCrossingSource_1                                                     ; work         ;
;                |AsyncResetRegVec_w1_i0:reg_0|                                                             ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_1:intsource_11|AsyncResetRegVec_w1_i0:reg_0                                                                                                                                                                                                     ; AsyncResetRegVec_w1_i0                                                      ; work         ;
;             |IntSyncCrossingSource_1:intsource_1|                                                         ; 1 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_1:intsource_1                                                                                                                                                                                                                                   ; IntSyncCrossingSource_1                                                     ; work         ;
;                |AsyncResetRegVec_w1_i0:reg_0|                                                             ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_1:intsource_1|AsyncResetRegVec_w1_i0:reg_0                                                                                                                                                                                                      ; AsyncResetRegVec_w1_i0                                                      ; work         ;
;             |IntSyncCrossingSource_1:intsource_2|                                                         ; 1 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_1:intsource_2                                                                                                                                                                                                                                   ; IntSyncCrossingSource_1                                                     ; work         ;
;                |AsyncResetRegVec_w1_i0:reg_0|                                                             ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_1:intsource_2|AsyncResetRegVec_w1_i0:reg_0                                                                                                                                                                                                      ; AsyncResetRegVec_w1_i0                                                      ; work         ;
;             |IntSyncCrossingSource_1:intsource_4|                                                         ; 1 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_1:intsource_4                                                                                                                                                                                                                                   ; IntSyncCrossingSource_1                                                     ; work         ;
;                |AsyncResetRegVec_w1_i0:reg_0|                                                             ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_1:intsource_4|AsyncResetRegVec_w1_i0:reg_0                                                                                                                                                                                                      ; AsyncResetRegVec_w1_i0                                                      ; work         ;
;             |IntSyncCrossingSource_1:intsource_5|                                                         ; 1 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_1:intsource_5                                                                                                                                                                                                                                   ; IntSyncCrossingSource_1                                                     ; work         ;
;                |AsyncResetRegVec_w1_i0:reg_0|                                                             ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_1:intsource_5|AsyncResetRegVec_w1_i0:reg_0                                                                                                                                                                                                      ; AsyncResetRegVec_w1_i0                                                      ; work         ;
;             |IntSyncCrossingSource_1:intsource_7|                                                         ; 1 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_1:intsource_7                                                                                                                                                                                                                                   ; IntSyncCrossingSource_1                                                     ; work         ;
;                |AsyncResetRegVec_w1_i0:reg_0|                                                             ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_1:intsource_7|AsyncResetRegVec_w1_i0:reg_0                                                                                                                                                                                                      ; AsyncResetRegVec_w1_i0                                                      ; work         ;
;             |IntSyncCrossingSource_1:intsource_8|                                                         ; 1 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_1:intsource_8                                                                                                                                                                                                                                   ; IntSyncCrossingSource_1                                                     ; work         ;
;                |AsyncResetRegVec_w1_i0:reg_0|                                                             ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|IntSyncCrossingSource_1:intsource_8|AsyncResetRegVec_w1_i0:reg_0                                                                                                                                                                                                      ; AsyncResetRegVec_w1_i0                                                      ; work         ;
;             |PeripheryBus:subsystem_pbus|                                                                 ; 2252 (77)    ; 1120 (64)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 997 (14)     ; 224 (3)           ; 1031 (35)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus                                                                                                                                                                                                                                           ; PeripheryBus                                                                ; work         ;
;                |TLAtomicAutomata:atomics|                                                                 ; 973 (973)    ; 175 (175)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 541 (541)    ; 4 (4)             ; 428 (428)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLAtomicAutomata:atomics                                                                                                                                                                                                                  ; TLAtomicAutomata                                                            ; work         ;
;                |TLBuffer:buffer_1|                                                                        ; 455 (0)      ; 352 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 112 (0)           ; 331 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer_1                                                                                                                                                                                                                         ; TLBuffer                                                                    ; work         ;
;                   |Queue:x1_a_q|                                                                          ; 301 (6)      ; 205 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 105 (0)           ; 191 (3)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer_1|Queue:x1_a_q                                                                                                                                                                                                            ; Queue                                                                       ; work         ;
;                      |ram_combMem_13:ram_ext|                                                             ; 295 (295)    ; 202 (202)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 105 (105)         ; 188 (188)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer_1|Queue:x1_a_q|ram_combMem_13:ram_ext                                                                                                                                                                                     ; ram_combMem_13                                                              ; work         ;
;                   |Queue_1:bundleIn_0_d_q|                                                                ; 154 (8)      ; 147 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (5)        ; 7 (0)             ; 140 (3)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q                                                                                                                                                                                                  ; Queue_1                                                                     ; work         ;
;                      |ram_combMem_4:ram_ext|                                                              ; 146 (146)    ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 137 (137)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext                                                                                                                                                                            ; ram_combMem_4                                                               ; work         ;
;                |TLBuffer:buffer|                                                                          ; 447 (0)      ; 340 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 74 (0)            ; 340 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer                                                                                                                                                                                                                           ; TLBuffer                                                                    ; work         ;
;                   |Queue:x1_a_q|                                                                          ; 232 (12)     ; 193 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (9)       ; 13 (0)            ; 192 (3)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer|Queue:x1_a_q                                                                                                                                                                                                              ; Queue                                                                       ; work         ;
;                      |ram_combMem_13:ram_ext|                                                             ; 220 (220)    ; 190 (190)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 13 (13)           ; 189 (189)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer|Queue:x1_a_q|ram_combMem_13:ram_ext                                                                                                                                                                                       ; ram_combMem_13                                                              ; work         ;
;                   |Queue_1:bundleIn_0_d_q|                                                                ; 216 (6)      ; 147 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 61 (0)            ; 149 (3)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer|Queue_1:bundleIn_0_d_q                                                                                                                                                                                                    ; Queue_1                                                                     ; work         ;
;                      |ram_combMem_4:ram_ext|                                                              ; 210 (210)    ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 61 (61)           ; 146 (146)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext                                                                                                                                                                              ; ram_combMem_4                                                               ; work         ;
;                |TLInterconnectCoupler_10:coupler_to_device_named_gpio_0|                                  ; 55 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 4 (0)             ; 26 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_gpio_0                                                                                                                                                                                   ; TLInterconnectCoupler_10                                                    ; work         ;
;                   |TLFragmenter_2:fragmenter|                                                             ; 55 (33)      ; 29 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (22)      ; 4 (1)             ; 26 (13)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_gpio_0|TLFragmenter_2:fragmenter                                                                                                                                                         ; TLFragmenter_2                                                              ; work         ;
;                      |Repeater_2:repeater|                                                                ; 23 (23)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 17 (17)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_gpio_0|TLFragmenter_2:fragmenter|Repeater_2:repeater                                                                                                                                     ; Repeater_2                                                                  ; work         ;
;                |TLInterconnectCoupler_10:coupler_to_device_named_spi_0|                                   ; 56 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 5 (0)             ; 24 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_spi_0                                                                                                                                                                                    ; TLInterconnectCoupler_10                                                    ; work         ;
;                   |TLFragmenter_2:fragmenter|                                                             ; 56 (33)      ; 29 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (24)      ; 5 (1)             ; 24 (12)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_spi_0|TLFragmenter_2:fragmenter                                                                                                                                                          ; TLFragmenter_2                                                              ; work         ;
;                      |Repeater_2:repeater|                                                                ; 23 (23)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 16 (16)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_spi_0|TLFragmenter_2:fragmenter|Repeater_2:repeater                                                                                                                                      ; Repeater_2                                                                  ; work         ;
;                |TLInterconnectCoupler_10:coupler_to_device_named_spi_1|                                   ; 55 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 4 (0)             ; 25 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_spi_1                                                                                                                                                                                    ; TLInterconnectCoupler_10                                                    ; work         ;
;                   |TLFragmenter_2:fragmenter|                                                             ; 55 (32)      ; 29 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (23)      ; 4 (0)             ; 25 (12)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_spi_1|TLFragmenter_2:fragmenter                                                                                                                                                          ; TLFragmenter_2                                                              ; work         ;
;                      |Repeater_2:repeater|                                                                ; 23 (23)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 16 (16)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_spi_1|TLFragmenter_2:fragmenter|Repeater_2:repeater                                                                                                                                      ; Repeater_2                                                                  ; work         ;
;                |TLInterconnectCoupler_10:coupler_to_device_named_uart_0|                                  ; 54 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 5 (0)             ; 24 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_uart_0                                                                                                                                                                                   ; TLInterconnectCoupler_10                                                    ; work         ;
;                   |TLFragmenter_2:fragmenter|                                                             ; 54 (31)      ; 29 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (22)      ; 5 (1)             ; 24 (11)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_uart_0|TLFragmenter_2:fragmenter                                                                                                                                                         ; TLFragmenter_2                                                              ; work         ;
;                      |Repeater_2:repeater|                                                                ; 23 (23)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 16 (16)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_uart_0|TLFragmenter_2:fragmenter|Repeater_2:repeater                                                                                                                                     ; Repeater_2                                                                  ; work         ;
;                |TLInterconnectCoupler_8:coupler_to_bootaddressreg|                                        ; 49 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 5 (0)             ; 24 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_8:coupler_to_bootaddressreg                                                                                                                                                                                         ; TLInterconnectCoupler_8                                                     ; work         ;
;                   |TLFragmenter_1:fragmenter|                                                             ; 49 (26)      ; 29 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (17)      ; 5 (0)             ; 24 (9)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_8:coupler_to_bootaddressreg|TLFragmenter_1:fragmenter                                                                                                                                                               ; TLFragmenter_1                                                              ; work         ;
;                      |Repeater_1:repeater|                                                                ; 23 (23)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 15 (15)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_8:coupler_to_bootaddressreg|TLFragmenter_1:fragmenter|Repeater_1:repeater                                                                                                                                           ; Repeater_1                                                                  ; work         ;
;                |TLInterconnectCoupler_9:coupler_to_subsystem_pbusscratchpad10|                            ; 54 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 6 (0)             ; 28 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_9:coupler_to_subsystem_pbusscratchpad10                                                                                                                                                                             ; TLInterconnectCoupler_9                                                     ; work         ;
;                   |TLFragmenter_2:fragmenter|                                                             ; 54 (32)      ; 29 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (18)      ; 6 (0)             ; 28 (17)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_9:coupler_to_subsystem_pbusscratchpad10|TLFragmenter_2:fragmenter                                                                                                                                                   ; TLFragmenter_2                                                              ; work         ;
;                      |Repeater_2:repeater|                                                                ; 22 (22)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (6)             ; 14 (14)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_9:coupler_to_subsystem_pbusscratchpad10|TLFragmenter_2:fragmenter|Repeater_2:repeater                                                                                                                               ; Repeater_2                                                                  ; work         ;
;                |TLXbar_2:out_xbar|                                                                        ; 518 (518)    ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 254 (254)    ; 2 (2)             ; 262 (262)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLXbar_2:out_xbar                                                                                                                                                                                                                         ; TLXbar_2                                                                    ; work         ;
;             |PeripheryBus_1:subsystem_cbus|                                                               ; 4032 (0)     ; 1193 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2389 (0)     ; 167 (0)           ; 1476 (0)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus                                                                                                                                                                                                                                         ; PeripheryBus_1                                                              ; work         ;
;                |ErrorDeviceWrapper:wrapped_error_device|                                                  ; 124 (0)      ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 27 (0)            ; 50 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|ErrorDeviceWrapper:wrapped_error_device                                                                                                                                                                                                 ; ErrorDeviceWrapper                                                          ; work         ;
;                   |TLBuffer_6:buffer|                                                                     ; 71 (0)       ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 27 (0)            ; 31 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|ErrorDeviceWrapper:wrapped_error_device|TLBuffer_6:buffer                                                                                                                                                                               ; TLBuffer_6                                                                  ; work         ;
;                      |Queue_11:bundleIn_0_d_q|                                                            ; 32 (8)       ; 25 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (5)        ; 11 (0)            ; 14 (3)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|ErrorDeviceWrapper:wrapped_error_device|TLBuffer_6:buffer|Queue_11:bundleIn_0_d_q                                                                                                                                                       ; Queue_11                                                                    ; work         ;
;                         |ram_combMem_5:ram_ext|                                                           ; 24 (24)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 11 (11)           ; 11 (11)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|ErrorDeviceWrapper:wrapped_error_device|TLBuffer_6:buffer|Queue_11:bundleIn_0_d_q|ram_combMem_5:ram_ext                                                                                                                                 ; ram_combMem_5                                                               ; work         ;
;                      |Queue_13:x1_a_q|                                                                    ; 39 (7)       ; 23 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 16 (0)            ; 17 (3)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|ErrorDeviceWrapper:wrapped_error_device|TLBuffer_6:buffer|Queue_13:x1_a_q                                                                                                                                                               ; Queue_13                                                                    ; work         ;
;                         |ram_combMem_9:ram_ext|                                                           ; 32 (32)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (16)           ; 14 (14)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|ErrorDeviceWrapper:wrapped_error_device|TLBuffer_6:buffer|Queue_13:x1_a_q|ram_combMem_9:ram_ext                                                                                                                                         ; ram_combMem_9                                                               ; work         ;
;                   |TLError:error|                                                                         ; 66 (55)      ; 29 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 32 (21)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|ErrorDeviceWrapper:wrapped_error_device|TLError:error                                                                                                                                                                                   ; TLError                                                                     ; work         ;
;                      |Queue_12:a|                                                                         ; 11 (1)       ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (1)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|ErrorDeviceWrapper:wrapped_error_device|TLError:error|Queue_12:a                                                                                                                                                                        ; Queue_12                                                                    ; work         ;
;                         |ram_combMem_8:ram_ext|                                                           ; 10 (10)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|ErrorDeviceWrapper:wrapped_error_device|TLError:error|Queue_12:a|ram_combMem_8:ram_ext                                                                                                                                                  ; ram_combMem_8                                                               ; work         ;
;                |TLAtomicAutomata_1:atomics|                                                               ; 996 (996)    ; 203 (203)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 660 (660)    ; 7 (7)             ; 329 (329)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLAtomicAutomata_1:atomics                                                                                                                                                                                                              ; TLAtomicAutomata_1                                                          ; work         ;
;                |TLBuffer_5:buffer|                                                                        ; 480 (0)      ; 390 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 67 (0)            ; 386 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLBuffer_5:buffer                                                                                                                                                                                                                       ; TLBuffer_5                                                                  ; work         ;
;                   |Queue_10:x1_a_q|                                                                       ; 262 (8)      ; 235 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (5)       ; 16 (0)            ; 227 (3)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLBuffer_5:buffer|Queue_10:x1_a_q                                                                                                                                                                                                       ; Queue_10                                                                    ; work         ;
;                      |ram_combMem_14:ram_ext|                                                             ; 254 (254)    ; 232 (232)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 16 (16)           ; 224 (224)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLBuffer_5:buffer|Queue_10:x1_a_q|ram_combMem_14:ram_ext                                                                                                                                                                                ; ram_combMem_14                                                              ; work         ;
;                   |Queue_11:bundleIn_0_d_q|                                                               ; 218 (7)      ; 155 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (4)        ; 51 (0)            ; 159 (3)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLBuffer_5:buffer|Queue_11:bundleIn_0_d_q                                                                                                                                                                                               ; Queue_11                                                                    ; work         ;
;                      |ram_combMem_5:ram_ext|                                                              ; 211 (211)    ; 152 (152)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 51 (51)           ; 156 (156)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLBuffer_5:buffer|Queue_11:bundleIn_0_d_q|ram_combMem_5:ram_ext                                                                                                                                                                         ; ram_combMem_5                                                               ; work         ;
;                |TLInterconnectCoupler_16:coupler_to_plic|                                                 ; 74 (0)       ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 21 (0)            ; 36 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_16:coupler_to_plic                                                                                                                                                                                                ; TLInterconnectCoupler_16                                                    ; work         ;
;                   |TLFragmenter_7:fragmenter|                                                             ; 74 (37)      ; 43 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (14)      ; 21 (0)            ; 36 (26)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_16:coupler_to_plic|TLFragmenter_7:fragmenter                                                                                                                                                                      ; TLFragmenter_7                                                              ; work         ;
;                      |Repeater_7:repeater|                                                                ; 37 (37)      ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 21 (21)           ; 13 (13)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_16:coupler_to_plic|TLFragmenter_7:fragmenter|Repeater_7:repeater                                                                                                                                                  ; Repeater_7                                                                  ; work         ;
;                |TLInterconnectCoupler_17:coupler_to_clint|                                                ; 61 (0)       ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 3 (0)             ; 30 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_17:coupler_to_clint                                                                                                                                                                                               ; TLInterconnectCoupler_17                                                    ; work         ;
;                   |TLFragmenter_8:fragmenter|                                                             ; 61 (32)      ; 33 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (23)      ; 3 (0)             ; 30 (13)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_17:coupler_to_clint|TLFragmenter_8:fragmenter                                                                                                                                                                     ; TLFragmenter_8                                                              ; work         ;
;                      |Repeater_8:repeater|                                                                ; 29 (29)      ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 21 (21)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_17:coupler_to_clint|TLFragmenter_8:fragmenter|Repeater_8:repeater                                                                                                                                                 ; Repeater_8                                                                  ; work         ;
;                |TLInterconnectCoupler_19:coupler_to_debug|                                                ; 60 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 29 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_19:coupler_to_debug                                                                                                                                                                                               ; TLInterconnectCoupler_19                                                    ; work         ;
;                   |TLFragmenter_9:fragmenter|                                                             ; 60 (32)      ; 29 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (23)      ; 0 (0)             ; 29 (13)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_19:coupler_to_debug|TLFragmenter_9:fragmenter                                                                                                                                                                     ; TLFragmenter_9                                                              ; work         ;
;                      |Repeater_9:repeater|                                                                ; 28 (28)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 20 (20)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_19:coupler_to_debug|TLFragmenter_9:fragmenter|Repeater_9:repeater                                                                                                                                                 ; Repeater_9                                                                  ; work         ;
;                |TLInterconnectCoupler_23:coupler_to_bootrom|                                              ; 49 (0)       ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 2 (0)             ; 28 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_23:coupler_to_bootrom                                                                                                                                                                                             ; TLInterconnectCoupler_23                                                    ; work         ;
;                   |TLFragmenter_10:fragmenter|                                                            ; 49 (24)      ; 30 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 2 (0)             ; 28 (12)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_23:coupler_to_bootrom|TLFragmenter_10:fragmenter                                                                                                                                                                  ; TLFragmenter_10                                                             ; work         ;
;                      |Repeater_10:repeater|                                                               ; 25 (25)      ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 20 (20)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_23:coupler_to_bootrom|TLFragmenter_10:fragmenter|Repeater_10:repeater                                                                                                                                             ; Repeater_10                                                                 ; work         ;
;                |TLInterconnectCoupler_24:coupler_to_prci_ctrl|                                            ; 868 (0)      ; 357 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 510 (0)      ; 36 (0)            ; 322 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_24:coupler_to_prci_ctrl                                                                                                                                                                                           ; TLInterconnectCoupler_24                                                    ; work         ;
;                   |TLBuffer_8:buffer|                                                                     ; 96 (0)       ; 68 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 31 (0)            ; 53 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_24:coupler_to_prci_ctrl|TLBuffer_8:buffer                                                                                                                                                                         ; TLBuffer_8                                                                  ; work         ;
;                      |Queue_15:x1_a_q|                                                                    ; 68 (8)       ; 47 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 29 (0)            ; 34 (3)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_24:coupler_to_prci_ctrl|TLBuffer_8:buffer|Queue_15:x1_a_q                                                                                                                                                         ; Queue_15                                                                    ; work         ;
;                         |ram_combMem_11:ram_ext|                                                          ; 60 (60)      ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 31 (31)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_24:coupler_to_prci_ctrl|TLBuffer_8:buffer|Queue_15:x1_a_q|ram_combMem_11:ram_ext                                                                                                                                  ; ram_combMem_11                                                              ; work         ;
;                      |Queue_1:bundleIn_0_d_q|                                                             ; 28 (8)       ; 21 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (5)        ; 2 (0)             ; 19 (3)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_24:coupler_to_prci_ctrl|TLBuffer_8:buffer|Queue_1:bundleIn_0_d_q                                                                                                                                                  ; Queue_1                                                                     ; work         ;
;                         |ram_combMem_4:ram_ext|                                                           ; 20 (20)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 16 (16)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_24:coupler_to_prci_ctrl|TLBuffer_8:buffer|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext                                                                                                                            ; ram_combMem_4                                                               ; work         ;
;                   |TLFIFOFixer_3:fixer|                                                                   ; 726 (726)    ; 257 (257)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 469 (469)    ; 0 (0)             ; 257 (257)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_24:coupler_to_prci_ctrl|TLFIFOFixer_3:fixer                                                                                                                                                                       ; TLFIFOFixer_3                                                               ; work         ;
;                   |TLFragmenter_11:fragmenter|                                                            ; 68 (36)      ; 32 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (20)      ; 5 (1)             ; 34 (15)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_24:coupler_to_prci_ctrl|TLFragmenter_11:fragmenter                                                                                                                                                                ; TLFragmenter_11                                                             ; work         ;
;                      |Repeater_11:repeater|                                                               ; 32 (32)      ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 4 (4)             ; 19 (19)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_24:coupler_to_prci_ctrl|TLFragmenter_11:fragmenter|Repeater_11:repeater                                                                                                                                           ; Repeater_11                                                                 ; work         ;
;                |TLXbar_5:out_xbar|                                                                        ; 1615 (1615)  ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1050 (1050)  ; 4 (4)             ; 561 (561)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLXbar_5:out_xbar                                                                                                                                                                                                                       ; TLXbar_5                                                                    ; work         ;
;             |ResetCatchAndSync_d3:subsystem_fbus_outer_reset_catcher|                                     ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ResetCatchAndSync_d3:subsystem_fbus_outer_reset_catcher                                                                                                                                                                                                               ; ResetCatchAndSync_d3                                                        ; work         ;
;                |AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain|                              ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ResetCatchAndSync_d3:subsystem_fbus_outer_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain                                                                                                                                                   ; AsyncResetSynchronizerShiftReg_w1_d3_i0                                     ; work         ;
;                   |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                            ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ResetCatchAndSync_d3:subsystem_fbus_outer_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                                                                        ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;             |SystemBus:subsystem_sbus|                                                                    ; 1758 (0)     ; 151 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 840 (0)      ; 9 (0)             ; 909 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus                                                                                                                                                                                                                                              ; SystemBus                                                                   ; work         ;
;                |TLInterconnectCoupler_7:coupler_to_subsystem_sbusscratchpad00|                            ; 89 (0)       ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 39 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLInterconnectCoupler_7:coupler_to_subsystem_sbusscratchpad00                                                                                                                                                                                ; TLInterconnectCoupler_7                                                     ; work         ;
;                   |TLFragmenter:fragmenter|                                                               ; 89 (50)      ; 31 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (35)      ; 0 (0)             ; 39 (16)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLInterconnectCoupler_7:coupler_to_subsystem_sbusscratchpad00|TLFragmenter:fragmenter                                                                                                                                                        ; TLFragmenter                                                                ; work         ;
;                      |Repeater:repeater|                                                                  ; 40 (40)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 25 (25)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLInterconnectCoupler_7:coupler_to_subsystem_sbusscratchpad00|TLFragmenter:fragmenter|Repeater:repeater                                                                                                                                      ; Repeater                                                                    ; work         ;
;                |TLXbar:system_bus_xbar|                                                                   ; 1689 (1689)  ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 790 (790)    ; 9 (9)             ; 890 (890)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLXbar:system_bus_xbar                                                                                                                                                                                                                       ; TLXbar                                                                      ; work         ;
;             |TLBuffer_2:subsystem_fbus_buffer|                                                            ; 24 (0)       ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 4 (0)             ; 13 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLBuffer_2:subsystem_fbus_buffer                                                                                                                                                                                                                                      ; TLBuffer_2                                                                  ; work         ;
;                |Queue_4:x1_a_q|                                                                           ; 4 (4)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLBuffer_2:subsystem_fbus_buffer|Queue_4:x1_a_q                                                                                                                                                                                                                       ; Queue_4                                                                     ; work         ;
;                |Queue_5:bundleIn_0_d_q|                                                                   ; 20 (6)       ; 11 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 4 (0)             ; 11 (3)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLBuffer_2:subsystem_fbus_buffer|Queue_5:bundleIn_0_d_q                                                                                                                                                                                                               ; Queue_5                                                                     ; work         ;
;                   |ram_combMem_5:ram_ext|                                                                 ; 14 (14)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 8 (8)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLBuffer_2:subsystem_fbus_buffer|Queue_5:bundleIn_0_d_q|ram_combMem_5:ram_ext                                                                                                                                                                                         ; ram_combMem_5                                                               ; work         ;
;             |TLBuffer_3:subsystem_fbus_buffer_1|                                                          ; 20 (0)       ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 1 (0)             ; 11 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLBuffer_3:subsystem_fbus_buffer_1                                                                                                                                                                                                                                    ; TLBuffer_3                                                                  ; work         ;
;                |Queue_6:x1_a_q|                                                                           ; 18 (8)       ; 11 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (5)        ; 1 (0)             ; 10 (3)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLBuffer_3:subsystem_fbus_buffer_1|Queue_6:x1_a_q                                                                                                                                                                                                                     ; Queue_6                                                                     ; work         ;
;                   |ram_combMem_15:ram_ext|                                                                ; 10 (10)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 7 (7)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLBuffer_3:subsystem_fbus_buffer_1|Queue_6:x1_a_q|ram_combMem_15:ram_ext                                                                                                                                                                                              ; ram_combMem_15                                                              ; work         ;
;                |Queue_7:bundleIn_0_d_q|                                                                   ; 2 (2)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLBuffer_3:subsystem_fbus_buffer_1|Queue_7:bundleIn_0_d_q                                                                                                                                                                                                             ; Queue_7                                                                     ; work         ;
;             |TLDebugModule:tlDM|                                                                          ; 2683 (0)     ; 1138 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1523 (0)     ; 93 (0)            ; 1067 (0)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM                                                                                                                                                                                                                                                    ; TLDebugModule                                                               ; work         ;
;                |TLDebugModuleInnerAsync:dmInner|                                                          ; 2476 (0)     ; 994 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1465 (0)     ; 50 (0)            ; 961 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner                                                                                                                                                                                                                    ; TLDebugModuleInnerAsync                                                     ; work         ;
;                   |AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|                            ; 34 (6)       ; 30 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 19 (2)            ; 11 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink                                                                                                                                                         ; AsyncQueueSink_4                                                            ; work         ;
;                      |AsyncResetSynchronizerShiftReg_w1_d3_i0:widx_widx_gray|                             ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|AsyncResetSynchronizerShiftReg_w1_d3_i0:widx_widx_gray                                                                                                  ; AsyncResetSynchronizerShiftReg_w1_d3_i0                                     ; work         ;
;                         |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|AsyncResetSynchronizerShiftReg_w1_d3_i0:widx_widx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                       ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                      |AsyncValidSync:sink_valid_0|                                                        ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|AsyncValidSync:sink_valid_0                                                                                                                             ; AsyncValidSync                                                              ; work         ;
;                         |AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|                 ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|AsyncValidSync:sink_valid_0|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0                                                             ; AsyncResetSynchronizerShiftReg_w1_d3_i0_2                                   ; work         ;
;                            |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                   ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|AsyncValidSync:sink_valid_0|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain  ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                      |AsyncValidSync:sink_valid_1|                                                        ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|AsyncValidSync:sink_valid_1                                                                                                                             ; AsyncValidSync                                                              ; work         ;
;                         |AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|                 ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|AsyncValidSync:sink_valid_1|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0                                                             ; AsyncResetSynchronizerShiftReg_w1_d3_i0_2                                   ; work         ;
;                            |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                   ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|AsyncValidSync:sink_valid_1|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain  ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                      |AsyncValidSync:source_extend|                                                       ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|AsyncValidSync:source_extend                                                                                                                            ; AsyncValidSync                                                              ; work         ;
;                         |AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|                 ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|AsyncValidSync:source_extend|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0                                                            ; AsyncResetSynchronizerShiftReg_w1_d3_i0_2                                   ; work         ;
;                            |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                   ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|AsyncValidSync:source_extend|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                      |AsyncValidSync:source_valid|                                                        ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|AsyncValidSync:source_valid                                                                                                                             ; AsyncValidSync                                                              ; work         ;
;                         |AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|                 ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|AsyncValidSync:source_valid|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0                                                             ; AsyncResetSynchronizerShiftReg_w1_d3_i0_2                                   ; work         ;
;                            |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                   ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|AsyncValidSync:source_valid|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain  ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                      |ClockCrossingReg_w21:io_deq_bits_deq_bits_reg|                                      ; 13 (13)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 9 (9)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|ClockCrossingReg_w21:io_deq_bits_deq_bits_reg                                                                                                           ; ClockCrossingReg_w21                                                        ; work         ;
;                   |AsyncResetSynchronizerShiftReg_w1_d3_i0:dmactive_synced_dmactive_synced_dmactiveSync|  ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncResetSynchronizerShiftReg_w1_d3_i0:dmactive_synced_dmactive_synced_dmactiveSync                                                                                                                               ; AsyncResetSynchronizerShiftReg_w1_d3_i0                                     ; work         ;
;                      |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                         ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncResetSynchronizerShiftReg_w1_d3_i0:dmactive_synced_dmactive_synced_dmactiveSync|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                                                    ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                   |TLAsyncCrossingSink:dmiXing|                                                           ; 99 (0)       ; 81 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 31 (0)            ; 51 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLAsyncCrossingSink:dmiXing                                                                                                                                                                                        ; TLAsyncCrossingSink                                                         ; work         ;
;                      |AsyncQueueSink_3:x1_a_sink|                                                         ; 45 (2)       ; 45 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (1)            ; 16 (2)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLAsyncCrossingSink:dmiXing|AsyncQueueSink_3:x1_a_sink                                                                                                                                                             ; AsyncQueueSink_3                                                            ; work         ;
;                         |AsyncResetSynchronizerShiftReg_w1_d3_i0:widx_widx_gray|                          ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLAsyncCrossingSink:dmiXing|AsyncQueueSink_3:x1_a_sink|AsyncResetSynchronizerShiftReg_w1_d3_i0:widx_widx_gray                                                                                                      ; AsyncResetSynchronizerShiftReg_w1_d3_i0                                     ; work         ;
;                            |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                   ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLAsyncCrossingSink:dmiXing|AsyncQueueSink_3:x1_a_sink|AsyncResetSynchronizerShiftReg_w1_d3_i0:widx_widx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                           ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                         |ClockCrossingReg_w55:io_deq_bits_deq_bits_reg|                                   ; 40 (40)      ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 14 (14)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLAsyncCrossingSink:dmiXing|AsyncQueueSink_3:x1_a_sink|ClockCrossingReg_w55:io_deq_bits_deq_bits_reg                                                                                                               ; ClockCrossingReg_w55                                                        ; work         ;
;                      |AsyncQueueSource_4:bundleIn_0_d_source|                                             ; 54 (51)      ; 36 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 2 (0)             ; 35 (34)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLAsyncCrossingSink:dmiXing|AsyncQueueSource_4:bundleIn_0_d_source                                                                                                                                                 ; AsyncQueueSource_4                                                          ; work         ;
;                         |AsyncResetSynchronizerShiftReg_w1_d3_i0:ridx_ridx_gray|                          ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLAsyncCrossingSink:dmiXing|AsyncQueueSource_4:bundleIn_0_d_source|AsyncResetSynchronizerShiftReg_w1_d3_i0:ridx_ridx_gray                                                                                          ; AsyncResetSynchronizerShiftReg_w1_d3_i0                                     ; work         ;
;                            |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                   ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLAsyncCrossingSink:dmiXing|AsyncQueueSource_4:bundleIn_0_d_source|AsyncResetSynchronizerShiftReg_w1_d3_i0:ridx_ridx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                               ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                   |TLDebugModuleInner:dmInner|                                                            ; 2394 (2392)  ; 880 (877)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1444 (1444)  ; 0 (0)             ; 950 (949)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner                                                                                                                                                                                         ; TLDebugModuleInner                                                          ; work         ;
;                      |AsyncResetSynchronizerShiftReg_w1_d3_i0:hartIsInResetSync_1_debug_hartReset_1|      ; 1 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|AsyncResetSynchronizerShiftReg_w1_d3_i0:hartIsInResetSync_1_debug_hartReset_1                                                                                                           ; AsyncResetSynchronizerShiftReg_w1_d3_i0                                     ; work         ;
;                         |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                      ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|AsyncResetSynchronizerShiftReg_w1_d3_i0:hartIsInResetSync_1_debug_hartReset_1|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                                ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                      |AsyncResetSynchronizerShiftReg_w1_d3_i0:hartIsInResetSync_2_debug_hartReset_2|      ; 1 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|AsyncResetSynchronizerShiftReg_w1_d3_i0:hartIsInResetSync_2_debug_hartReset_2                                                                                                           ; AsyncResetSynchronizerShiftReg_w1_d3_i0                                     ; work         ;
;                         |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                      ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|AsyncResetSynchronizerShiftReg_w1_d3_i0:hartIsInResetSync_2_debug_hartReset_2|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                                ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                      |AsyncResetSynchronizerShiftReg_w1_d3_i0:hartIsInResetSync_3_debug_hartReset_3|      ; 1 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|AsyncResetSynchronizerShiftReg_w1_d3_i0:hartIsInResetSync_3_debug_hartReset_3                                                                                                           ; AsyncResetSynchronizerShiftReg_w1_d3_i0                                     ; work         ;
;                         |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                      ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|AsyncResetSynchronizerShiftReg_w1_d3_i0:hartIsInResetSync_3_debug_hartReset_3|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                                ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                |TLDebugModuleOuterAsync:dmOuter|                                                          ; 209 (1)      ; 144 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (1)       ; 43 (0)            ; 108 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter                                                                                                                                                                                                                    ; TLDebugModuleOuterAsync                                                     ; work         ;
;                   |AsyncQueueSource_3:io_innerCtrl_source|                                                ; 32 (18)      ; 30 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 18 (5)            ; 12 (11)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source                                                                                                                                                                             ; AsyncQueueSource_3                                                          ; work         ;
;                      |AsyncResetSynchronizerShiftReg_w1_d3_i0:ridx_ridx_gray|                             ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncResetSynchronizerShiftReg_w1_d3_i0:ridx_ridx_gray                                                                                                                      ; AsyncResetSynchronizerShiftReg_w1_d3_i0                                     ; work         ;
;                         |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncResetSynchronizerShiftReg_w1_d3_i0:ridx_ridx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                                           ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                      |AsyncValidSync:sink_extend|                                                         ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:sink_extend                                                                                                                                                  ; AsyncValidSync                                                              ; work         ;
;                         |AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|                 ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:sink_extend|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0                                                                                  ; AsyncResetSynchronizerShiftReg_w1_d3_i0_2                                   ; work         ;
;                            |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                   ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:sink_extend|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                       ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                      |AsyncValidSync:sink_valid|                                                          ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:sink_valid                                                                                                                                                   ; AsyncValidSync                                                              ; work         ;
;                         |AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|                 ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:sink_valid|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0                                                                                   ; AsyncResetSynchronizerShiftReg_w1_d3_i0_2                                   ; work         ;
;                            |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                   ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:sink_valid|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                        ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                      |AsyncValidSync:source_valid_0|                                                      ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:source_valid_0                                                                                                                                               ; AsyncValidSync                                                              ; work         ;
;                         |AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|                 ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:source_valid_0|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0                                                                               ; AsyncResetSynchronizerShiftReg_w1_d3_i0_2                                   ; work         ;
;                            |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                   ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:source_valid_0|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                    ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                      |AsyncValidSync:source_valid_1|                                                      ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:source_valid_1                                                                                                                                               ; AsyncValidSync                                                              ; work         ;
;                         |AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|                 ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:source_valid_1|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0                                                                               ; AsyncResetSynchronizerShiftReg_w1_d3_i0_2                                   ; work         ;
;                            |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                   ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:source_valid_1|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                    ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                   |AsyncResetSynchronizerShiftReg_w1_d3_i0:dmactiveAck_dmactiveAckSync|                   ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncResetSynchronizerShiftReg_w1_d3_i0:dmactiveAck_dmactiveAckSync                                                                                                                                                ; AsyncResetSynchronizerShiftReg_w1_d3_i0                                     ; work         ;
;                      |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                         ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncResetSynchronizerShiftReg_w1_d3_i0:dmactiveAck_dmactiveAckSync|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                                                                     ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                   |DMIToTL:dmi2tl|                                                                        ; 40 (40)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 38 (38)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|DMIToTL:dmi2tl                                                                                                                                                                                                     ; DMIToTL                                                                     ; work         ;
;                   |TLAsyncCrossingSource:asource|                                                         ; 83 (0)       ; 79 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 24 (0)            ; 57 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource                                                                                                                                                                                      ; TLAsyncCrossingSource                                                       ; work         ;
;                      |AsyncQueueSink_2:bundleIn_0_d_sink|                                                 ; 39 (5)       ; 37 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 22 (2)            ; 16 (2)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink                                                                                                                                                   ; AsyncQueueSink_2                                                            ; work         ;
;                         |AsyncResetSynchronizerShiftReg_w1_d3_i0:widx_widx_gray|                          ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|AsyncResetSynchronizerShiftReg_w1_d3_i0:widx_widx_gray                                                                                            ; AsyncResetSynchronizerShiftReg_w1_d3_i0                                     ; work         ;
;                            |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                   ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|AsyncResetSynchronizerShiftReg_w1_d3_i0:widx_widx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                 ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;                         |ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|                                   ; 32 (32)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 13 (13)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg                                                                                                     ; ClockCrossingReg_w43                                                        ; work         ;
;                      |AsyncQueueSource_2:x1_a_source|                                                     ; 44 (44)      ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 41 (41)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source                                                                                                                                                       ; AsyncQueueSource_2                                                          ; work         ;
;                   |TLBusBypass:dmiBypass|                                                                 ; 19 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 8 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLBusBypass:dmiBypass                                                                                                                                                                                              ; TLBusBypass                                                                 ; work         ;
;                      |TLBusBypassBar:bar|                                                                 ; 14 (14)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 5 (5)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLBusBypass:dmiBypass|TLBusBypassBar:bar                                                                                                                                                                           ; TLBusBypassBar                                                              ; work         ;
;                      |TLError_1:error|                                                                    ; 5 (5)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLBusBypass:dmiBypass|TLError_1:error                                                                                                                                                                              ; TLError_1                                                                   ; work         ;
;                   |TLDebugModuleOuter:dmOuter|                                                            ; 54 (54)      ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 1 (1)             ; 34 (34)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter                                                                                                                                                                                         ; TLDebugModuleOuter                                                          ; work         ;
;                   |TLXbar_15:dmiXbar|                                                                     ; 27 (27)      ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 6 (6)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLXbar_15:dmiXbar                                                                                                                                                                                                  ; TLXbar_15                                                                   ; work         ;
;             |TLInterconnectCoupler_14:subsystem_fbus_coupler_from_port_named_serial_tl_ctrl|              ; 20 (0)       ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 12 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLInterconnectCoupler_14:subsystem_fbus_coupler_from_port_named_serial_tl_ctrl                                                                                                                                                                                        ; TLInterconnectCoupler_14                                                    ; work         ;
;                |TLBuffer_2:buffer|                                                                        ; 20 (0)       ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 12 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLInterconnectCoupler_14:subsystem_fbus_coupler_from_port_named_serial_tl_ctrl|TLBuffer_2:buffer                                                                                                                                                                      ; TLBuffer_2                                                                  ; work         ;
;                   |Queue_4:x1_a_q|                                                                        ; 6 (6)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLInterconnectCoupler_14:subsystem_fbus_coupler_from_port_named_serial_tl_ctrl|TLBuffer_2:buffer|Queue_4:x1_a_q                                                                                                                                                       ; Queue_4                                                                     ; work         ;
;                   |Queue_5:bundleIn_0_d_q|                                                                ; 14 (4)       ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (2)        ; 1 (0)             ; 9 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLInterconnectCoupler_14:subsystem_fbus_coupler_from_port_named_serial_tl_ctrl|TLBuffer_2:buffer|Queue_5:bundleIn_0_d_q                                                                                                                                               ; Queue_5                                                                     ; work         ;
;                      |ram_combMem_5:ram_ext|                                                              ; 10 (10)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 7 (7)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLInterconnectCoupler_14:subsystem_fbus_coupler_from_port_named_serial_tl_ctrl|TLBuffer_2:buffer|Queue_5:bundleIn_0_d_q|ram_combMem_5:ram_ext                                                                                                                         ; ram_combMem_5                                                               ; work         ;
;             |TLRAM:ram|                                                                                   ; 134 (78)     ; 76 (76)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (2)       ; 1 (1)             ; 107 (75)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram                                                                                                                                                                                                                                                             ; TLRAM                                                                       ; work         ;
;                |mem:mem|                                                                                  ; 56 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 32 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem                                                                                                                                                                                                                                                     ; mem                                                                         ; work         ;
;                   |mem_ext:mem_ext|                                                                       ; 56 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 32 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext                                                                                                                                                                                                                                     ; mem_ext                                                                     ; work         ;
;                      |split_mem_ext:mem_0_0|                                                              ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_0                                                                                                                                                                                                               ; split_mem_ext                                                               ; work         ;
;                         |altsyncram:mem_rtl_0|                                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_0|altsyncram:mem_rtl_0                                                                                                                                                                                          ; altsyncram                                                                  ; work         ;
;                            |altsyncram_9f81:auto_generated|                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated                                                                                                                                                           ; altsyncram_9f81                                                             ; work         ;
;                      |split_mem_ext:mem_0_1|                                                              ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_1                                                                                                                                                                                                               ; split_mem_ext                                                               ; work         ;
;                         |altsyncram:mem_rtl_0|                                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_1|altsyncram:mem_rtl_0                                                                                                                                                                                          ; altsyncram                                                                  ; work         ;
;                            |altsyncram_9f81:auto_generated|                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_1|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated                                                                                                                                                           ; altsyncram_9f81                                                             ; work         ;
;                      |split_mem_ext:mem_0_2|                                                              ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_2                                                                                                                                                                                                               ; split_mem_ext                                                               ; work         ;
;                         |altsyncram:mem_rtl_0|                                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_2|altsyncram:mem_rtl_0                                                                                                                                                                                          ; altsyncram                                                                  ; work         ;
;                            |altsyncram_9f81:auto_generated|                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_2|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated                                                                                                                                                           ; altsyncram_9f81                                                             ; work         ;
;                      |split_mem_ext:mem_0_3|                                                              ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_3                                                                                                                                                                                                               ; split_mem_ext                                                               ; work         ;
;                         |altsyncram:mem_rtl_0|                                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_3|altsyncram:mem_rtl_0                                                                                                                                                                                          ; altsyncram                                                                  ; work         ;
;                            |altsyncram_9f81:auto_generated|                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_3|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated                                                                                                                                                           ; altsyncram_9f81                                                             ; work         ;
;                      |split_mem_ext:mem_0_4|                                                              ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_4                                                                                                                                                                                                               ; split_mem_ext                                                               ; work         ;
;                         |altsyncram:mem_rtl_0|                                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_4|altsyncram:mem_rtl_0                                                                                                                                                                                          ; altsyncram                                                                  ; work         ;
;                            |altsyncram_9f81:auto_generated|                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_4|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated                                                                                                                                                           ; altsyncram_9f81                                                             ; work         ;
;                      |split_mem_ext:mem_0_5|                                                              ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_5                                                                                                                                                                                                               ; split_mem_ext                                                               ; work         ;
;                         |altsyncram:mem_rtl_0|                                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_5|altsyncram:mem_rtl_0                                                                                                                                                                                          ; altsyncram                                                                  ; work         ;
;                            |altsyncram_9f81:auto_generated|                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated                                                                                                                                                           ; altsyncram_9f81                                                             ; work         ;
;                      |split_mem_ext:mem_0_6|                                                              ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_6                                                                                                                                                                                                               ; split_mem_ext                                                               ; work         ;
;                         |altsyncram:mem_rtl_0|                                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_6|altsyncram:mem_rtl_0                                                                                                                                                                                          ; altsyncram                                                                  ; work         ;
;                            |altsyncram_9f81:auto_generated|                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_6|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated                                                                                                                                                           ; altsyncram_9f81                                                             ; work         ;
;                      |split_mem_ext:mem_0_7|                                                              ; 7 (7)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_7                                                                                                                                                                                                               ; split_mem_ext                                                               ; work         ;
;                         |altsyncram:mem_rtl_0|                                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_7|altsyncram:mem_rtl_0                                                                                                                                                                                          ; altsyncram                                                                  ; work         ;
;                            |altsyncram_9f81:auto_generated|                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_7|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated                                                                                                                                                           ; altsyncram_9f81                                                             ; work         ;
;             |TLRAM_1:ram_1|                                                                               ; 4200 (543)   ; 2590 (44)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1563 (493)   ; 889 (4)           ; 1748 (546)       ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1                                                                                                                                                                                                                                                         ; TLRAM_1                                                                     ; work         ;
;                |mem_0:mem|                                                                                ; 3658 (3)     ; 2546 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1070 (3)     ; 885 (0)           ; 1703 (0)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem                                                                                                                                                                                                                                               ; mem_0                                                                       ; work         ;
;                   |sha3:sha3|                                                                             ; 3655 (1651)  ; 2546 (1511)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1067 (98)    ; 885 (501)         ; 1703 (1051)      ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3                                                                                                                                                                                                                                     ; sha3                                                                        ; work         ;
;                      |sha3_core:core|                                                                     ; 2005 (2005)  ; 1035 (1035)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 969 (969)    ; 384 (384)         ; 652 (652)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|sha3_core:core                                                                                                                                                                                                                      ; sha3_core                                                                   ; work         ;
;             |TLSerdesser:subsystem_fbus_serdesser|                                                        ; 87 (54)      ; 33 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (32)      ; 0 (0)             ; 37 (22)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLSerdesser:subsystem_fbus_serdesser                                                                                                                                                                                                                                  ; TLSerdesser                                                                 ; work         ;
;                |GenericDeserializer:inDes|                                                                ; 11 (11)      ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLSerdesser:subsystem_fbus_serdesser|GenericDeserializer:inDes                                                                                                                                                                                                        ; GenericDeserializer                                                         ; work         ;
;                |GenericSerializer:outSer|                                                                 ; 11 (11)      ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLSerdesser:subsystem_fbus_serdesser|GenericSerializer:outSer                                                                                                                                                                                                         ; GenericSerializer                                                           ; work         ;
;                |HellaPeekingArbiter:outArb|                                                               ; 11 (11)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLSerdesser:subsystem_fbus_serdesser|HellaPeekingArbiter:outArb                                                                                                                                                                                                       ; HellaPeekingArbiter                                                         ; work         ;
;             |TilePRCIDomain:tile_prci_domain|                                                             ; 34419 (0)    ; 11456 (0)                 ; 0 (0)         ; 43376       ; 15   ; 41           ; 1       ; 20        ; 0    ; 0            ; 22960 (0)    ; 1383 (0)          ; 10076 (0)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain                                                                                                                                                                                                                                       ; TilePRCIDomain                                                              ; work         ;
;                |IntSyncAsyncCrossingSink:intsink|                                                         ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|IntSyncAsyncCrossingSink:intsink                                                                                                                                                                                                      ; IntSyncAsyncCrossingSink                                                    ; work         ;
;                   |SynchronizerShiftReg_w1_d3:chain|                                                      ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|IntSyncAsyncCrossingSink:intsink|SynchronizerShiftReg_w1_d3:chain                                                                                                                                                                     ; SynchronizerShiftReg_w1_d3                                                  ; work         ;
;                      |NonSyncResetSynchronizerPrimitiveShiftReg_d3:output_chain|                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|IntSyncAsyncCrossingSink:intsink|SynchronizerShiftReg_w1_d3:chain|NonSyncResetSynchronizerPrimitiveShiftReg_d3:output_chain                                                                                                           ; NonSyncResetSynchronizerPrimitiveShiftReg_d3                                ; work         ;
;                |RocketTile:tile_reset_domain_tile|                                                        ; 33747 (0)    ; 10695 (0)                 ; 0 (0)         ; 43376       ; 15   ; 41           ; 1       ; 20        ; 0    ; 0            ; 22925 (0)    ; 1094 (0)          ; 9728 (0)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile                                                                                                                                                                                                     ; RocketTile                                                                  ; work         ;
;                   |DCache:dcache|                                                                         ; 2650 (1536)  ; 852 (852)                 ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1616 (586)   ; 201 (201)         ; 833 (744)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache                                                                                                                                                                                       ; DCache                                                                      ; work         ;
;                      |AMOALU:amoalus_0|                                                                   ; 211 (211)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 203 (203)    ; 0 (0)             ; 8 (8)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|AMOALU:amoalus_0                                                                                                                                                                      ; AMOALU                                                                      ; work         ;
;                      |DCacheDataArray:data|                                                               ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data                                                                                                                                                                  ; DCacheDataArray                                                             ; work         ;
;                         |data_arrays_0:data_arrays_0|                                                     ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0                                                                                                                                      ; data_arrays_0                                                               ; work         ;
;                            |data_arrays_0_ext:data_arrays_0_ext|                                          ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext                                                                                                  ; data_arrays_0_ext                                                           ; work         ;
;                               |split_data_arrays_0_ext:mem_0_0|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0                                                                  ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0                                             ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated              ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_1|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1                                                                  ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|altsyncram:mem_rtl_0                                             ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated              ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_2|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2                                                                  ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0                                             ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated              ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_3|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3                                                                  ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3|altsyncram:mem_rtl_0                                             ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated              ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_4|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4                                                                  ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4|altsyncram:mem_rtl_0                                             ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated              ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_5|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5                                                                  ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0                                             ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated              ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_6|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6                                                                  ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|altsyncram:mem_rtl_0                                             ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated              ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_7|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7                                                                  ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7|altsyncram:mem_rtl_0                                             ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated              ; altsyncram_ac81                                                             ; work         ;
;                      |PMPChecker:tlb_pmp|                                                                 ; 900 (900)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 821 (821)    ; 0 (0)             ; 79 (79)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|PMPChecker:tlb_pmp                                                                                                                                                                    ; PMPChecker                                                                  ; work         ;
;                   |FPU:fpuOpt|                                                                            ; 16069 (1118) ; 3418 (160)                ; 0 (0)         ; 0           ; 0    ; 25           ; 1       ; 12        ; 0    ; 0            ; 12640 (828)  ; 107 (49)          ; 3322 (242)       ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt                                                                                                                                                                                          ; FPU                                                                         ; work         ;
;                      |FPToFP:fpmu|                                                                        ; 642 (391)    ; 206 (206)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 436 (185)    ; 2 (2)             ; 204 (201)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPToFP:fpmu                                                                                                                                                                              ; FPToFP                                                                      ; work         ;
;                         |RecFNToRecFN:narrower|                                                           ; 254 (2)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 251 (2)      ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPToFP:fpmu|RecFNToRecFN:narrower                                                                                                                                                        ; RecFNToRecFN                                                                ; work         ;
;                            |RoundAnyRawFNToRecFN_3:roundAnyRawFNToRecFN|                                  ; 252 (252)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 249 (249)    ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPToFP:fpmu|RecFNToRecFN:narrower|RoundAnyRawFNToRecFN_3:roundAnyRawFNToRecFN                                                                                                            ; RoundAnyRawFNToRecFN_3                                                      ; work         ;
;                      |FPToInt:fpiu|                                                                       ; 1352 (671)   ; 139 (139)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1209 (571)   ; 8 (8)             ; 135 (43)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPToInt:fpiu                                                                                                                                                                             ; FPToInt                                                                     ; work         ;
;                         |CompareRecFN:dcmp|                                                               ; 119 (119)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 62 (62)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPToInt:fpiu|CompareRecFN:dcmp                                                                                                                                                           ; CompareRecFN                                                                ; work         ;
;                         |RecFNToIN:conv|                                                                  ; 547 (547)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 520 (520)    ; 0 (0)             ; 27 (27)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPToInt:fpiu|RecFNToIN:conv                                                                                                                                                              ; RecFNToIN                                                                   ; work         ;
;                         |RecFNToIN_1:narrow|                                                              ; 64 (64)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPToInt:fpiu|RecFNToIN_1:narrow                                                                                                                                                          ; RecFNToIN_1                                                                 ; work         ;
;                      |FPUDecoder:fp_decoder|                                                              ; 26 (26)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 9 (9)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUDecoder:fp_decoder                                                                                                                                                                    ; FPUDecoder                                                                  ; work         ;
;                      |FPUFMAPipe:sfma|                                                                    ; 2182 (671)   ; 221 (69)                  ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 1931 (587)   ; 16 (10)           ; 235 (50)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma                                                                                                                                                                          ; FPUFMAPipe                                                                  ; work         ;
;                         |MulAddRecFNPipe:fma|                                                             ; 1535 (171)   ; 152 (152)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 1344 (20)    ; 6 (6)             ; 185 (98)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma                                                                                                                                                      ; MulAddRecFNPipe                                                             ; work         ;
;                            |MulAddRecFNToRaw_postMul:mulAddRecFNToRaw_postMul|                            ; 726 (726)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 703 (703)    ; 0 (0)             ; 23 (23)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|MulAddRecFNToRaw_postMul:mulAddRecFNToRaw_postMul                                                                                                    ; MulAddRecFNToRaw_postMul                                                    ; work         ;
;                            |MulAddRecFNToRaw_preMul:mulAddRecFNToRaw_preMul|                              ; 353 (353)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 294 (294)    ; 0 (0)             ; 59 (59)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|MulAddRecFNToRaw_preMul:mulAddRecFNToRaw_preMul                                                                                                      ; MulAddRecFNToRaw_preMul                                                     ; work         ;
;                            |RoundRawFNToRecFN:roundRawFNToRecFN|                                          ; 277 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 273 (0)      ; 0 (0)             ; 4 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|RoundRawFNToRecFN:roundRawFNToRecFN                                                                                                                  ; RoundRawFNToRecFN                                                           ; work         ;
;                               |RoundAnyRawFNToRecFN:roundAnyRawFNToRecFN|                                 ; 277 (277)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 273 (273)    ; 0 (0)             ; 4 (4)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|RoundRawFNToRecFN:roundRawFNToRecFN|RoundAnyRawFNToRecFN:roundAnyRawFNToRecFN                                                                        ; RoundAnyRawFNToRecFN                                                        ; work         ;
;                            |lpm_mult:Mult0|                                                               ; 55 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0                                                                                                                                       ; lpm_mult                                                                    ; work         ;
;                               |mult_bdt:auto_generated|                                                   ; 55 (55)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated                                                                                                               ; mult_bdt                                                                    ; work         ;
;                      |FPUFMAPipe_1:dfma|                                                                  ; 4350 (740)   ; 474 (198)                 ; 0 (0)         ; 0           ; 0    ; 18           ; 0       ; 9         ; 0    ; 0            ; 3875 (574)   ; 21 (10)           ; 454 (84)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma                                                                                                                                                                        ; FPUFMAPipe_1                                                                ; work         ;
;                         |MulAddRecFNPipe_1:fma|                                                           ; 3682 (328)   ; 276 (276)                 ; 0 (0)         ; 0           ; 0    ; 18           ; 0       ; 9         ; 0    ; 0            ; 3301 (52)    ; 11 (11)           ; 370 (197)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma                                                                                                                                                  ; MulAddRecFNPipe_1                                                           ; work         ;
;                            |MulAddRecFNToRaw_postMul_1:mulAddRecFNToRaw_postMul|                          ; 1786 (1786)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1739 (1739)  ; 0 (0)             ; 47 (47)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|MulAddRecFNToRaw_postMul_1:mulAddRecFNToRaw_postMul                                                                                              ; MulAddRecFNToRaw_postMul_1                                                  ; work         ;
;                            |MulAddRecFNToRaw_preMul_1:mulAddRecFNToRaw_preMul|                            ; 730 (730)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 681 (681)    ; 0 (0)             ; 49 (49)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|MulAddRecFNToRaw_preMul_1:mulAddRecFNToRaw_preMul                                                                                                ; MulAddRecFNToRaw_preMul_1                                                   ; work         ;
;                            |RoundRawFNToRecFN_1:roundRawFNToRecFN|                                        ; 655 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 586 (0)      ; 0 (0)             ; 69 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|RoundRawFNToRecFN_1:roundRawFNToRecFN                                                                                                            ; RoundRawFNToRecFN_1                                                         ; work         ;
;                               |RoundAnyRawFNToRecFN_4:roundAnyRawFNToRecFN|                               ; 655 (655)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 586 (586)    ; 0 (0)             ; 69 (69)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|RoundRawFNToRecFN_1:roundRawFNToRecFN|RoundAnyRawFNToRecFN_4:roundAnyRawFNToRecFN                                                                ; RoundAnyRawFNToRecFN_4                                                      ; work         ;
;                            |lpm_mult:Mult0|                                                               ; 251 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 18           ; 0       ; 9         ; 0    ; 0            ; 243 (0)      ; 0 (0)             ; 8 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0                                                                                                                                   ; lpm_mult                                                                    ; work         ;
;                               |mult_qet:auto_generated|                                                   ; 251 (251)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 18           ; 0       ; 9         ; 0    ; 0            ; 243 (243)    ; 0 (0)             ; 8 (8)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated                                                                                                           ; mult_qet                                                                    ; work         ;
;                      |IntToFP:ifpu|                                                                       ; 1504 (852)   ; 138 (138)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1365 (743)   ; 6 (6)             ; 133 (100)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|IntToFP:ifpu                                                                                                                                                                             ; IntToFP                                                                     ; work         ;
;                         |INToRecFN:i2f|                                                                   ; 584 (526)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 551 (493)    ; 0 (0)             ; 33 (33)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|IntToFP:ifpu|INToRecFN:i2f                                                                                                                                                               ; INToRecFN                                                                   ; work         ;
;                            |RoundAnyRawFNToRecFN_1:roundAnyRawFNToRecFN|                                  ; 58 (58)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|IntToFP:ifpu|INToRecFN:i2f|RoundAnyRawFNToRecFN_1:roundAnyRawFNToRecFN                                                                                                                   ; RoundAnyRawFNToRecFN_1                                                      ; work         ;
;                         |INToRecFN_1:i2f_1|                                                               ; 71 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|IntToFP:ifpu|INToRecFN_1:i2f_1                                                                                                                                                           ; INToRecFN_1                                                                 ; work         ;
;                            |RoundAnyRawFNToRecFN_2:roundAnyRawFNToRecFN|                                  ; 71 (71)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|IntToFP:ifpu|INToRecFN_1:i2f_1|RoundAnyRawFNToRecFN_2:roundAnyRawFNToRecFN                                                                                                               ; RoundAnyRawFNToRecFN_2                                                      ; work         ;
;                      |regfile_combMem:regfile_ext|                                                        ; 5077 (5077)  ; 2080 (2080)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2979 (2979)  ; 5 (5)             ; 2093 (2093)      ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext                                                                                                                                                              ; regfile_combMem                                                             ; work         ;
;                   |Frontend:frontend|                                                                     ; 2186 (331)   ; 1013 (90)                 ; 0 (0)         ; 8560        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1086 (228)   ; 262 (1)           ; 838 (98)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend                                                                                                                                                                                   ; Frontend                                                                    ; work         ;
;                      |ICache:icache|                                                                      ; 208 (175)    ; 123 (91)                  ; 0 (0)         ; 8560        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (81)      ; 12 (9)            ; 114 (109)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache                                                                                                                                                                     ; ICache                                                                      ; work         ;
;                         |data_arrays_0_0:data_arrays_0_0|                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0                                                                                                                                     ; data_arrays_0_0                                                             ; work         ;
;                            |data_arrays_0_0_ext:data_arrays_0_0_ext|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext                                                                                             ; data_arrays_0_0_ext                                                         ; work         ;
;                               |split_data_arrays_0_0_ext:mem_0_0|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0                                                           ; split_data_arrays_0_0_ext                                                   ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0                                      ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_od81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_od81:auto_generated       ; altsyncram_od81                                                             ; work         ;
;                         |data_arrays_1_0:data_arrays_1_0|                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0                                                                                                                                     ; data_arrays_1_0                                                             ; work         ;
;                            |data_arrays_0_0_ext:data_arrays_0_0_ext|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext                                                                                             ; data_arrays_0_0_ext                                                         ; work         ;
;                               |split_data_arrays_0_0_ext:mem_0_0|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0                                                           ; split_data_arrays_0_0_ext                                                   ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0                                      ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_od81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_od81:auto_generated       ; altsyncram_od81                                                             ; work         ;
;                         |tag_array_0:tag_array_0|                                                         ; 33 (0)       ; 32 (0)                    ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 3 (0)             ; 29 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0                                                                                                                                             ; tag_array_0                                                                 ; work         ;
;                            |tag_array_0_ext:tag_array_0_ext|                                              ; 33 (0)       ; 32 (0)                    ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 3 (0)             ; 29 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext                                                                                                             ; tag_array_0_ext                                                             ; work         ;
;                               |split_tag_array_0_ext:mem_0_0|                                             ; 33 (33)      ; 32 (32)                   ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 29 (29)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0                                                                               ; split_tag_array_0_ext                                                       ; work         ;
;                                  |altsyncram:ram_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0|altsyncram:ram_rtl_0                                                          ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_vrd1:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0|altsyncram:ram_rtl_0|altsyncram_vrd1:auto_generated                           ; altsyncram_vrd1                                                             ; work         ;
;                      |ShiftQueue:fq|                                                                      ; 459 (459)    ; 375 (375)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 71 (71)           ; 341 (341)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq                                                                                                                                                                     ; ShiftQueue                                                                  ; work         ;
;                      |TLB_1:tlb|                                                                          ; 1212 (617)   ; 425 (425)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 729 (166)    ; 178 (178)         ; 305 (273)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb                                                                                                                                                                         ; TLB_1                                                                       ; work         ;
;                         |PMPChecker_2:pmp|                                                                ; 595 (595)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 563 (563)    ; 0 (0)             ; 32 (32)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|PMPChecker_2:pmp                                                                                                                                                        ; PMPChecker_2                                                                ; work         ;
;                   |HellaCacheArbiter:dcacheArb|                                                           ; 149 (149)    ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (87)      ; 0 (0)             ; 62 (62)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|HellaCacheArbiter:dcacheArb                                                                                                                                                                         ; HellaCacheArbiter                                                           ; work         ;
;                   |PTW:ptw|                                                                               ; 1382 (1382)  ; 539 (539)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 803 (803)    ; 143 (143)         ; 436 (408)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw                                                                                                                                                                                             ; PTW                                                                         ; work         ;
;                      |Arbiter:arb|                                                                        ; 28 (28)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (28)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw|Arbiter:arb                                                                                                                                                                                 ; Arbiter                                                                     ; work         ;
;                   |Queue_23:respArb_io_in_0_q|                                                            ; 147 (7)      ; 141 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 67 (0)            ; 74 (3)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Queue_23:respArb_io_in_0_q                                                                                                                                                                          ; Queue_23                                                                    ; work         ;
;                      |ram_combMem_1:ram_ext|                                                              ; 140 (140)    ; 138 (138)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 67 (67)           ; 71 (71)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Queue_23:respArb_io_in_0_q|ram_combMem_1:ram_ext                                                                                                                                                    ; ram_combMem_1                                                               ; work         ;
;                   |Queue_23:respArb_io_in_1_q|                                                            ; 19 (7)       ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 5 (0)             ; 8 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Queue_23:respArb_io_in_1_q                                                                                                                                                                          ; Queue_23                                                                    ; work         ;
;                      |ram_combMem_1:ram_ext|                                                              ; 12 (12)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 5 (5)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Queue_23:respArb_io_in_1_q|ram_combMem_1:ram_ext                                                                                                                                                    ; ram_combMem_1                                                               ; work         ;
;                   |Queue_23:respArb_io_in_2_q|                                                            ; 147 (7)      ; 141 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 68 (0)            ; 73 (3)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Queue_23:respArb_io_in_2_q                                                                                                                                                                          ; Queue_23                                                                    ; work         ;
;                      |ram_combMem_1:ram_ext|                                                              ; 140 (140)    ; 138 (138)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 68 (68)           ; 70 (70)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Queue_23:respArb_io_in_2_q|ram_combMem_1:ram_ext                                                                                                                                                    ; ram_combMem_1                                                               ; work         ;
;                   |Queue_23:respArb_io_in_3_q|                                                            ; 19 (7)       ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 5 (0)             ; 8 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Queue_23:respArb_io_in_3_q                                                                                                                                                                          ; Queue_23                                                                    ; work         ;
;                      |ram_combMem_1:ram_ext|                                                              ; 12 (12)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 5 (5)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Queue_23:respArb_io_in_3_q|ram_combMem_1:ram_ext                                                                                                                                                    ; ram_combMem_1                                                               ; work         ;
;                   |RRArbiter:respArb|                                                                     ; 10 (10)      ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 2 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|RRArbiter:respArb                                                                                                                                                                                   ; RRArbiter                                                                   ; work         ;
;                   |RoCCController2:myrocc_2_myroccController|                                             ; 9 (9)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|RoCCController2:myrocc_2_myroccController                                                                                                                                                           ; RoCCController2                                                             ; work         ;
;                   |RoCCController2:myrocc_myroccController|                                               ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|RoCCController2:myrocc_myroccController                                                                                                                                                             ; RoCCController2                                                             ; work         ;
;                   |RoCCController:myrocc_1_myroccController|                                              ; 3 (3)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|RoCCController:myrocc_1_myroccController                                                                                                                                                            ; RoCCController                                                              ; work         ;
;                   |RoCCController:myrocc_3_myroccController|                                              ; 10 (10)      ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 7 (7)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|RoCCController:myrocc_3_myroccController                                                                                                                                                            ; RoCCController                                                              ; work         ;
;                   |RoccCommandRouter:cmdRouter|                                                           ; 181 (4)      ; 165 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 78 (0)            ; 95 (4)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|RoccCommandRouter:cmdRouter                                                                                                                                                                         ; RoccCommandRouter                                                           ; work         ;
;                      |Queue_21:cmd|                                                                       ; 177 (9)      ; 165 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (6)        ; 78 (0)            ; 91 (3)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|RoccCommandRouter:cmdRouter|Queue_21:cmd                                                                                                                                                            ; Queue_21                                                                    ; work         ;
;                         |ram_combMem_17:ram_ext|                                                          ; 168 (168)    ; 162 (162)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 78 (78)           ; 88 (88)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|RoccCommandRouter:cmdRouter|Queue_21:cmd|ram_combMem_17:ram_ext                                                                                                                                     ; ram_combMem_17                                                              ; work         ;
;                   |Rocket:core|                                                                           ; 10494 (2395) ; 3978 (687)                ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 6473 (1725)  ; 149 (46)          ; 3872 (630)       ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core                                                                                                                                                                                         ; Rocket                                                                      ; work         ;
;                      |ALU:alu|                                                                            ; 951 (951)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 918 (918)    ; 0 (0)             ; 33 (33)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|ALU:alu                                                                                                                                                                                 ; ALU                                                                         ; work         ;
;                      |BreakpointUnit:bpu|                                                                 ; 143 (143)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (93)      ; 0 (0)             ; 50 (50)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|BreakpointUnit:bpu                                                                                                                                                                      ; BreakpointUnit                                                              ; work         ;
;                      |CSRFile:csr|                                                                        ; 2097 (2097)  ; 1034 (1034)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1035 (1035)  ; 88 (88)           ; 974 (974)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr                                                                                                                                                                             ; CSRFile                                                                     ; work         ;
;                      |IBuf:ibuf|                                                                          ; 584 (289)    ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 488 (211)    ; 0 (0)             ; 96 (78)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|IBuf:ibuf                                                                                                                                                                               ; IBuf                                                                        ; work         ;
;                         |RVCExpander:exp|                                                                 ; 295 (295)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (277)    ; 0 (0)             ; 18 (18)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|IBuf:ibuf|RVCExpander:exp                                                                                                                                                               ; RVCExpander                                                                 ; work         ;
;                      |MulDiv:div|                                                                         ; 1706 (1464)  ; 214 (214)                 ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 1490 (1248)  ; 1 (1)             ; 215 (215)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div                                                                                                                                                                              ; MulDiv                                                                      ; work         ;
;                         |lpm_mult:Mult0|                                                                  ; 242 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 242 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0                                                                                                                                                               ; lpm_mult                                                                    ; work         ;
;                            |mult_i6t:auto_generated|                                                      ; 242 (242)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 242 (242)    ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated                                                                                                                                       ; mult_i6t                                                                    ; work         ;
;                      |rf_combMem:rf_ext|                                                                  ; 2709 (2709)  ; 1984 (1984)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 724 (724)    ; 14 (14)           ; 1971 (1971)      ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext                                                                                                                                                                       ; rf_combMem                                                                  ; work         ;
;                   |ScratchpadSlavePort:dtim_adapter|                                                      ; 241 (241)    ; 189 (189)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 6 (6)             ; 189 (189)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|ScratchpadSlavePort:dtim_adapter                                                                                                                                                                    ; ScratchpadSlavePort                                                         ; work         ;
;                   |SimpleHellaCacheIF:dcIF_1|                                                             ; 10 (1)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 6 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_1                                                                                                                                                                           ; SimpleHellaCacheIF                                                          ; work         ;
;                      |SimpleHellaCacheIFReplayQueue:replayq|                                              ; 9 (5)        ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 5 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_1|SimpleHellaCacheIFReplayQueue:replayq                                                                                                                                     ; SimpleHellaCacheIFReplayQueue                                               ; work         ;
;                         |Queue_22:nackq|                                                                  ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_1|SimpleHellaCacheIFReplayQueue:replayq|Queue_22:nackq                                                                                                                      ; Queue_22                                                                    ; work         ;
;                   |SimpleHellaCacheIF:dcIF_2|                                                             ; 13 (2)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 7 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_2                                                                                                                                                                           ; SimpleHellaCacheIF                                                          ; work         ;
;                      |SimpleHellaCacheIFReplayQueue:replayq|                                              ; 11 (6)       ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 0 (0)             ; 5 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_2|SimpleHellaCacheIFReplayQueue:replayq                                                                                                                                     ; SimpleHellaCacheIFReplayQueue                                               ; work         ;
;                         |Queue_22:nackq|                                                                  ; 5 (5)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_2|SimpleHellaCacheIFReplayQueue:replayq|Queue_22:nackq                                                                                                                      ; Queue_22                                                                    ; work         ;
;                   |SimpleHellaCacheIF:dcIF_3|                                                             ; 13 (1)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 7 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_3                                                                                                                                                                           ; SimpleHellaCacheIF                                                          ; work         ;
;                      |SimpleHellaCacheIFReplayQueue:replayq|                                              ; 12 (8)       ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_3|SimpleHellaCacheIFReplayQueue:replayq                                                                                                                                     ; SimpleHellaCacheIFReplayQueue                                               ; work         ;
;                         |Queue_22:nackq|                                                                  ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_3|SimpleHellaCacheIFReplayQueue:replayq|Queue_22:nackq                                                                                                                      ; Queue_22                                                                    ; work         ;
;                   |SimpleHellaCacheIF:dcIF|                                                               ; 11 (2)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 6 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF                                                                                                                                                                             ; SimpleHellaCacheIF                                                          ; work         ;
;                      |SimpleHellaCacheIFReplayQueue:replayq|                                              ; 10 (6)       ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 5 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF|SimpleHellaCacheIFReplayQueue:replayq                                                                                                                                       ; SimpleHellaCacheIFReplayQueue                                               ; work         ;
;                         |Queue_22:nackq|                                                                  ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF|SimpleHellaCacheIFReplayQueue:replayq|Queue_22:nackq                                                                                                                        ; Queue_22                                                                    ; work         ;
;                   |TLFragmenter_13:fragmenter_1|                                                          ; 129 (44)     ; 54 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (18)      ; 1 (1)             ; 103 (27)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1                                                                                                                                                                        ; TLFragmenter_13                                                             ; work         ;
;                      |Repeater_2:repeater|                                                                ; 85 (85)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 78 (78)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|Repeater_2:repeater                                                                                                                                                    ; Repeater_2                                                                  ; work         ;
;                   |TLXbar_7:tlMasterXbar|                                                                 ; 178 (178)    ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 128 (128)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|TLXbar_7:tlMasterXbar                                                                                                                                                                               ; TLXbar_7                                                                    ; work         ;
;                   |fifo_bb:myrocc_1_myroccBlackBox|                                                       ; 46 (46)      ; 30 (30)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 31 (31)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox                                                                                                                                                                     ; fifo_bb                                                                     ; work         ;
;                      |altsyncram:fifo_rtl_0|                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0                                                                                                                                               ; altsyncram                                                                  ; work         ;
;                         |altsyncram_gpd1:auto_generated|                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated                                                                                                                ; altsyncram_gpd1                                                             ; work         ;
;                   |fifoff_bb:myrocc_myroccBlackBox|                                                       ; 112 (112)    ; 95 (95)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 96 (96)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox                                                                                                                                                                     ; fifoff_bb                                                                   ; work         ;
;                      |altsyncram:fifo_rtl_0|                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0                                                                                                                                               ; altsyncram                                                                  ; work         ;
;                         |altsyncram_gpd1:auto_generated|                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated                                                                                                                ; altsyncram_gpd1                                                             ; work         ;
;                |TLBuffer:buffer_1|                                                                        ; 495 (0)      ; 382 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 285 (0)           ; 194 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer:buffer_1                                                                                                                                                                                                                     ; TLBuffer                                                                    ; work         ;
;                   |Queue:x1_a_q|                                                                          ; 341 (6)      ; 235 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (3)        ; 216 (0)           ; 116 (3)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer:buffer_1|Queue:x1_a_q                                                                                                                                                                                                        ; Queue                                                                       ; work         ;
;                      |ram_combMem_13:ram_ext|                                                             ; 335 (335)    ; 232 (232)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 216 (216)         ; 113 (113)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer:buffer_1|Queue:x1_a_q|ram_combMem_13:ram_ext                                                                                                                                                                                 ; ram_combMem_13                                                              ; work         ;
;                   |Queue_1:bundleIn_0_d_q|                                                                ; 154 (8)      ; 147 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (5)        ; 69 (0)            ; 78 (3)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q                                                                                                                                                                                              ; Queue_1                                                                     ; work         ;
;                      |ram_combMem_4:ram_ext|                                                              ; 146 (146)    ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 69 (69)           ; 75 (75)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext                                                                                                                                                                        ; ram_combMem_4                                                               ; work         ;
;                |TLBuffer_13:buffer|                                                                       ; 395 (0)      ; 376 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 4 (0)             ; 372 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer_13:buffer                                                                                                                                                                                                                    ; TLBuffer_13                                                                 ; work         ;
;                   |Queue_30:x1_a_q|                                                                       ; 243 (10)     ; 231 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (7)       ; 4 (0)             ; 227 (3)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer_13:buffer|Queue_30:x1_a_q                                                                                                                                                                                                    ; Queue_30                                                                    ; work         ;
;                      |ram_combMem_12:ram_ext|                                                             ; 233 (233)    ; 228 (228)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 224 (224)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer_13:buffer|Queue_30:x1_a_q|ram_combMem_12:ram_ext                                                                                                                                                                             ; ram_combMem_12                                                              ; work         ;
;                   |Queue_31:bundleIn_0_d_q|                                                               ; 152 (8)      ; 145 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (5)        ; 0 (0)             ; 145 (3)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer_13:buffer|Queue_31:bundleIn_0_d_q                                                                                                                                                                                            ; Queue_31                                                                    ; work         ;
;                      |ram_combMem_3:ram_ext|                                                              ; 144 (144)    ; 142 (142)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 142 (142)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer_13:buffer|Queue_31:bundleIn_0_d_q|ram_combMem_3:ram_ext                                                                                                                                                                      ; ram_combMem_3                                                               ; work         ;
;             |TilePRCIDomain_1:tile_prci_domain_1|                                                         ; 17724 (0)    ; 7971 (0)                  ; 0 (0)         ; 43376       ; 15   ; 16           ; 0       ; 8         ; 0    ; 0            ; 9752 (0)     ; 1255 (0)          ; 6717 (0)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1                                                                                                                                                                                                                                   ; TilePRCIDomain_1                                                            ; work         ;
;                |IntSyncAsyncCrossingSink:intsink|                                                         ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|IntSyncAsyncCrossingSink:intsink                                                                                                                                                                                                  ; IntSyncAsyncCrossingSink                                                    ; work         ;
;                   |SynchronizerShiftReg_w1_d3:chain|                                                      ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|IntSyncAsyncCrossingSink:intsink|SynchronizerShiftReg_w1_d3:chain                                                                                                                                                                 ; SynchronizerShiftReg_w1_d3                                                  ; work         ;
;                      |NonSyncResetSynchronizerPrimitiveShiftReg_d3:output_chain|                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|IntSyncAsyncCrossingSink:intsink|SynchronizerShiftReg_w1_d3:chain|NonSyncResetSynchronizerPrimitiveShiftReg_d3:output_chain                                                                                                       ; NonSyncResetSynchronizerPrimitiveShiftReg_d3                                ; work         ;
;                |RocketTile_1:tile_reset_domain_tile|                                                      ; 17061 (0)    ; 7210 (0)                  ; 0 (0)         ; 43376       ; 15   ; 16           ; 0       ; 8         ; 0    ; 0            ; 9721 (0)     ; 968 (0)           ; 6372 (0)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile                                                                                                                                                                                               ; RocketTile_1                                                                ; work         ;
;                   |DCache:dcache|                                                                         ; 2637 (1530)  ; 851 (851)                 ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1607 (608)   ; 192 (192)         ; 838 (726)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache                                                                                                                                                                                 ; DCache                                                                      ; work         ;
;                      |AMOALU:amoalus_0|                                                                   ; 212 (212)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 211 (211)    ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|AMOALU:amoalus_0                                                                                                                                                                ; AMOALU                                                                      ; work         ;
;                      |DCacheDataArray:data|                                                               ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data                                                                                                                                                            ; DCacheDataArray                                                             ; work         ;
;                         |data_arrays_0:data_arrays_0|                                                     ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0                                                                                                                                ; data_arrays_0                                                               ; work         ;
;                            |data_arrays_0_ext:data_arrays_0_ext|                                          ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext                                                                                            ; data_arrays_0_ext                                                           ; work         ;
;                               |split_data_arrays_0_ext:mem_0_0|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_1|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_2|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_3|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_4|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_5|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_6|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_7|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                      |PMPChecker:tlb_pmp|                                                                 ; 891 (891)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 782 (782)    ; 0 (0)             ; 109 (109)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|PMPChecker:tlb_pmp                                                                                                                                                              ; PMPChecker                                                                  ; work         ;
;                   |Frontend:frontend|                                                                     ; 2167 (334)   ; 1013 (90)                 ; 0 (0)         ; 8560        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1073 (227)   ; 240 (3)           ; 854 (99)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend                                                                                                                                                                             ; Frontend                                                                    ; work         ;
;                      |ICache:icache|                                                                      ; 200 (167)    ; 123 (91)                  ; 0 (0)         ; 8560        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (68)      ; 4 (2)             ; 127 (122)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache                                                                                                                                                               ; ICache                                                                      ; work         ;
;                         |data_arrays_0_0:data_arrays_0_0|                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0                                                                                                                               ; data_arrays_0_0                                                             ; work         ;
;                            |data_arrays_0_0_ext:data_arrays_0_0_ext|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext                                                                                       ; data_arrays_0_0_ext                                                         ; work         ;
;                               |split_data_arrays_0_0_ext:mem_0_0|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0                                                     ; split_data_arrays_0_0_ext                                                   ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0                                ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_od81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_od81:auto_generated ; altsyncram_od81                                                             ; work         ;
;                         |data_arrays_1_0:data_arrays_1_0|                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0                                                                                                                               ; data_arrays_1_0                                                             ; work         ;
;                            |data_arrays_0_0_ext:data_arrays_0_0_ext|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext                                                                                       ; data_arrays_0_0_ext                                                         ; work         ;
;                               |split_data_arrays_0_0_ext:mem_0_0|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0                                                     ; split_data_arrays_0_0_ext                                                   ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0                                ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_od81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_od81:auto_generated ; altsyncram_od81                                                             ; work         ;
;                         |tag_array_0:tag_array_0|                                                         ; 33 (0)       ; 32 (0)                    ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 30 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0                                                                                                                                       ; tag_array_0                                                                 ; work         ;
;                            |tag_array_0_ext:tag_array_0_ext|                                              ; 33 (0)       ; 32 (0)                    ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 30 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext                                                                                                       ; tag_array_0_ext                                                             ; work         ;
;                               |split_tag_array_0_ext:mem_0_0|                                             ; 33 (33)      ; 32 (32)                   ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 30 (30)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0                                                                         ; split_tag_array_0_ext                                                       ; work         ;
;                                  |altsyncram:ram_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0|altsyncram:ram_rtl_0                                                    ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_vrd1:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0|altsyncram:ram_rtl_0|altsyncram_vrd1:auto_generated                     ; altsyncram_vrd1                                                             ; work         ;
;                      |ShiftQueue:fq|                                                                      ; 452 (452)    ; 375 (375)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 61 (61)           ; 349 (349)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq                                                                                                                                                               ; ShiftQueue                                                                  ; work         ;
;                      |TLB_1:tlb|                                                                          ; 1209 (613)   ; 425 (425)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 735 (168)    ; 172 (172)         ; 302 (273)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb                                                                                                                                                                   ; TLB_1                                                                       ; work         ;
;                         |PMPChecker_2:pmp|                                                                ; 596 (596)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 567 (567)    ; 0 (0)             ; 29 (29)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|PMPChecker_2:pmp                                                                                                                                                  ; PMPChecker_2                                                                ; work         ;
;                   |HellaCacheArbiter:dcacheArb|                                                           ; 206 (206)    ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 0 (0)             ; 121 (121)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|HellaCacheArbiter:dcacheArb                                                                                                                                                                   ; HellaCacheArbiter                                                           ; work         ;
;                   |PTW:ptw|                                                                               ; 1388 (1388)  ; 539 (539)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 812 (812)    ; 147 (147)         ; 429 (401)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw                                                                                                                                                                                       ; PTW                                                                         ; work         ;
;                      |Arbiter:arb|                                                                        ; 28 (28)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (28)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Arbiter:arb                                                                                                                                                                           ; Arbiter                                                                     ; work         ;
;                   |Queue_23:respArb_io_in_0_q|                                                            ; 147 (7)      ; 141 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 69 (0)            ; 72 (3)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_0_q                                                                                                                                                                    ; Queue_23                                                                    ; work         ;
;                      |ram_combMem_1:ram_ext|                                                              ; 140 (140)    ; 138 (138)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 69 (69)           ; 69 (69)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_0_q|ram_combMem_1:ram_ext                                                                                                                                              ; ram_combMem_1                                                               ; work         ;
;                   |Queue_23:respArb_io_in_1_q|                                                            ; 18 (6)       ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 4 (0)             ; 9 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_1_q                                                                                                                                                                    ; Queue_23                                                                    ; work         ;
;                      |ram_combMem_1:ram_ext|                                                              ; 12 (12)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 6 (6)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_1_q|ram_combMem_1:ram_ext                                                                                                                                              ; ram_combMem_1                                                               ; work         ;
;                   |Queue_23:respArb_io_in_2_q|                                                            ; 147 (7)      ; 141 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 66 (0)            ; 75 (3)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_2_q                                                                                                                                                                    ; Queue_23                                                                    ; work         ;
;                      |ram_combMem_1:ram_ext|                                                              ; 140 (140)    ; 138 (138)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 66 (66)           ; 72 (72)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_2_q|ram_combMem_1:ram_ext                                                                                                                                              ; ram_combMem_1                                                               ; work         ;
;                   |Queue_23:respArb_io_in_3_q|                                                            ; 18 (6)       ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 5 (0)             ; 8 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_3_q                                                                                                                                                                    ; Queue_23                                                                    ; work         ;
;                      |ram_combMem_1:ram_ext|                                                              ; 12 (12)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 5 (5)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_3_q|ram_combMem_1:ram_ext                                                                                                                                              ; ram_combMem_1                                                               ; work         ;
;                   |RRArbiter:respArb|                                                                     ; 10 (10)      ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 2 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|RRArbiter:respArb                                                                                                                                                                             ; RRArbiter                                                                   ; work         ;
;                   |RoCCController2:myrocc_2_myroccController|                                             ; 9 (9)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|RoCCController2:myrocc_2_myroccController                                                                                                                                                     ; RoCCController2                                                             ; work         ;
;                   |RoCCController2:myrocc_myroccController|                                               ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|RoCCController2:myrocc_myroccController                                                                                                                                                       ; RoCCController2                                                             ; work         ;
;                   |RoCCController:myrocc_1_myroccController|                                              ; 3 (3)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|RoCCController:myrocc_1_myroccController                                                                                                                                                      ; RoCCController                                                              ; work         ;
;                   |RoCCController:myrocc_3_myroccController|                                              ; 10 (10)      ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|RoCCController:myrocc_3_myroccController                                                                                                                                                      ; RoCCController                                                              ; work         ;
;                   |RoccCommandRouter:cmdRouter|                                                           ; 182 (4)      ; 165 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 82 (0)            ; 92 (4)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|RoccCommandRouter:cmdRouter                                                                                                                                                                   ; RoccCommandRouter                                                           ; work         ;
;                      |Queue_21:cmd|                                                                       ; 178 (9)      ; 165 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (6)        ; 82 (0)            ; 88 (3)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|RoccCommandRouter:cmdRouter|Queue_21:cmd                                                                                                                                                      ; Queue_21                                                                    ; work         ;
;                         |ram_combMem_17:ram_ext|                                                          ; 169 (169)    ; 162 (162)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 82 (82)           ; 85 (85)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|RoccCommandRouter:cmdRouter|Queue_21:cmd|ram_combMem_17:ram_ext                                                                                                                               ; ram_combMem_17                                                              ; work         ;
;                   |Rocket_1:core|                                                                         ; 9889 (1827)  ; 3931 (650)                ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 5924 (1187)  ; 149 (57)          ; 3816 (556)       ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core                                                                                                                                                                                 ; Rocket_1                                                                    ; work         ;
;                      |ALU:alu|                                                                            ; 953 (953)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 918 (918)    ; 0 (0)             ; 35 (35)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|ALU:alu                                                                                                                                                                         ; ALU                                                                         ; work         ;
;                      |BreakpointUnit:bpu|                                                                 ; 141 (141)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 36 (36)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|BreakpointUnit:bpu                                                                                                                                                              ; BreakpointUnit                                                              ; work         ;
;                      |CSRFile_1:csr|                                                                      ; 2062 (2062)  ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1018 (1018)  ; 63 (63)           ; 981 (981)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr                                                                                                                                                                   ; CSRFile_1                                                                   ; work         ;
;                      |IBuf:ibuf|                                                                          ; 587 (254)    ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 492 (175)    ; 0 (0)             ; 95 (79)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf                                                                                                                                                                       ; IBuf                                                                        ; work         ;
;                         |RVCExpander:exp|                                                                 ; 333 (333)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 317 (317)    ; 0 (0)             ; 16 (16)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|RVCExpander:exp                                                                                                                                                       ; RVCExpander                                                                 ; work         ;
;                      |MulDiv:div|                                                                         ; 1715 (1473)  ; 214 (214)                 ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 1491 (1251)  ; 0 (0)             ; 224 (222)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div                                                                                                                                                                      ; MulDiv                                                                      ; work         ;
;                         |lpm_mult:Mult0|                                                                  ; 242 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 240 (0)      ; 0 (0)             ; 2 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0                                                                                                                                                       ; lpm_mult                                                                    ; work         ;
;                            |mult_i6t:auto_generated|                                                      ; 242 (242)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 240 (240)    ; 0 (0)             ; 2 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated                                                                                                                               ; mult_i6t                                                                    ; work         ;
;                      |rf_combMem:rf_ext|                                                                  ; 2697 (2697)  ; 1984 (1984)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 713 (713)    ; 29 (29)           ; 1955 (1955)      ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext                                                                                                                                                               ; rf_combMem                                                                  ; work         ;
;                   |ScratchpadSlavePort:dtim_adapter|                                                      ; 240 (240)    ; 189 (189)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 12 (12)           ; 186 (186)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|ScratchpadSlavePort:dtim_adapter                                                                                                                                                              ; ScratchpadSlavePort                                                         ; work         ;
;                   |SimpleHellaCacheIF:dcIF_1|                                                             ; 11 (1)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 6 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_1                                                                                                                                                                     ; SimpleHellaCacheIF                                                          ; work         ;
;                      |SimpleHellaCacheIFReplayQueue:replayq|                                              ; 10 (6)       ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 5 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_1|SimpleHellaCacheIFReplayQueue:replayq                                                                                                                               ; SimpleHellaCacheIFReplayQueue                                               ; work         ;
;                         |Queue_22:nackq|                                                                  ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_1|SimpleHellaCacheIFReplayQueue:replayq|Queue_22:nackq                                                                                                                ; Queue_22                                                                    ; work         ;
;                   |SimpleHellaCacheIF:dcIF_2|                                                             ; 12 (2)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 7 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_2                                                                                                                                                                     ; SimpleHellaCacheIF                                                          ; work         ;
;                      |SimpleHellaCacheIFReplayQueue:replayq|                                              ; 10 (5)       ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 5 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_2|SimpleHellaCacheIFReplayQueue:replayq                                                                                                                               ; SimpleHellaCacheIFReplayQueue                                               ; work         ;
;                         |Queue_22:nackq|                                                                  ; 5 (5)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_2|SimpleHellaCacheIFReplayQueue:replayq|Queue_22:nackq                                                                                                                ; Queue_22                                                                    ; work         ;
;                   |SimpleHellaCacheIF:dcIF_3|                                                             ; 10 (1)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 6 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_3                                                                                                                                                                     ; SimpleHellaCacheIF                                                          ; work         ;
;                      |SimpleHellaCacheIFReplayQueue:replayq|                                              ; 9 (5)        ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 5 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_3|SimpleHellaCacheIFReplayQueue:replayq                                                                                                                               ; SimpleHellaCacheIFReplayQueue                                               ; work         ;
;                         |Queue_22:nackq|                                                                  ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_3|SimpleHellaCacheIFReplayQueue:replayq|Queue_22:nackq                                                                                                                ; Queue_22                                                                    ; work         ;
;                   |SimpleHellaCacheIF:dcIF|                                                               ; 14 (2)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 7 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF                                                                                                                                                                       ; SimpleHellaCacheIF                                                          ; work         ;
;                      |SimpleHellaCacheIFReplayQueue:replayq|                                              ; 13 (9)       ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 6 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF|SimpleHellaCacheIFReplayQueue:replayq                                                                                                                                 ; SimpleHellaCacheIFReplayQueue                                               ; work         ;
;                         |Queue_22:nackq|                                                                  ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF|SimpleHellaCacheIFReplayQueue:replayq|Queue_22:nackq                                                                                                                  ; Queue_22                                                                    ; work         ;
;                   |TLFragmenter_13:fragmenter_1|                                                          ; 128 (44)     ; 54 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (18)      ; 2 (1)             ; 100 (27)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1                                                                                                                                                                  ; TLFragmenter_13                                                             ; work         ;
;                      |Repeater_2:repeater|                                                                ; 84 (84)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 75 (75)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|Repeater_2:repeater                                                                                                                                              ; Repeater_2                                                                  ; work         ;
;                   |TLXbar_7:tlMasterXbar|                                                                 ; 179 (179)    ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 123 (123)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|TLXbar_7:tlMasterXbar                                                                                                                                                                         ; TLXbar_7                                                                    ; work         ;
;                   |fifo_bb:myrocc_1_myroccBlackBox|                                                       ; 45 (45)      ; 30 (30)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 30 (30)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox                                                                                                                                                               ; fifo_bb                                                                     ; work         ;
;                      |altsyncram:fifo_rtl_0|                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0                                                                                                                                         ; altsyncram                                                                  ; work         ;
;                         |altsyncram_gpd1:auto_generated|                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated                                                                                                          ; altsyncram_gpd1                                                             ; work         ;
;                   |fifoff_bb:myrocc_myroccBlackBox|                                                       ; 90 (90)      ; 76 (76)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 76 (76)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox                                                                                                                                                               ; fifoff_bb                                                                   ; work         ;
;                      |altsyncram:fifo_rtl_0|                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0                                                                                                                                         ; altsyncram                                                                  ; work         ;
;                         |altsyncram_gpd1:auto_generated|                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated                                                                                                          ; altsyncram_gpd1                                                             ; work         ;
;                |TLBuffer:buffer_1|                                                                        ; 493 (0)      ; 382 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 282 (0)           ; 198 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer:buffer_1                                                                                                                                                                                                                 ; TLBuffer                                                                    ; work         ;
;                   |Queue:x1_a_q|                                                                          ; 341 (7)      ; 235 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (4)        ; 219 (0)           ; 114 (3)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer:buffer_1|Queue:x1_a_q                                                                                                                                                                                                    ; Queue                                                                       ; work         ;
;                      |ram_combMem_13:ram_ext|                                                             ; 334 (334)    ; 232 (232)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 219 (219)         ; 111 (111)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer:buffer_1|Queue:x1_a_q|ram_combMem_13:ram_ext                                                                                                                                                                             ; ram_combMem_13                                                              ; work         ;
;                   |Queue_1:bundleIn_0_d_q|                                                                ; 152 (8)      ; 147 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 63 (0)            ; 84 (4)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q                                                                                                                                                                                          ; Queue_1                                                                     ; work         ;
;                      |ram_combMem_4:ram_ext|                                                              ; 145 (145)    ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 63 (63)           ; 81 (81)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext                                                                                                                                                                    ; ram_combMem_4                                                               ; work         ;
;                |TLBuffer_13:buffer|                                                                       ; 394 (0)      ; 376 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 5 (0)             ; 371 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer_13:buffer                                                                                                                                                                                                                ; TLBuffer_13                                                                 ; work         ;
;                   |Queue_30:x1_a_q|                                                                       ; 240 (10)     ; 231 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (6)        ; 5 (0)             ; 226 (4)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer_13:buffer|Queue_30:x1_a_q                                                                                                                                                                                                ; Queue_30                                                                    ; work         ;
;                      |ram_combMem_12:ram_ext|                                                             ; 231 (231)    ; 228 (228)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 223 (223)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer_13:buffer|Queue_30:x1_a_q|ram_combMem_12:ram_ext                                                                                                                                                                         ; ram_combMem_12                                                              ; work         ;
;                   |Queue_31:bundleIn_0_d_q|                                                               ; 154 (8)      ; 145 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (5)        ; 0 (0)             ; 145 (4)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer_13:buffer|Queue_31:bundleIn_0_d_q                                                                                                                                                                                        ; Queue_31                                                                    ; work         ;
;                      |ram_combMem_3:ram_ext|                                                              ; 146 (146)    ; 142 (142)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 142 (142)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer_13:buffer|Queue_31:bundleIn_0_d_q|ram_combMem_3:ram_ext                                                                                                                                                                  ; ram_combMem_3                                                               ; work         ;
;             |TilePRCIDomain_1:tile_prci_domain_2|                                                         ; 17784 (0)    ; 7971 (0)                  ; 0 (0)         ; 43376       ; 15   ; 16           ; 0       ; 8         ; 0    ; 0            ; 9812 (0)     ; 1279 (0)          ; 6693 (0)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2                                                                                                                                                                                                                                   ; TilePRCIDomain_1                                                            ; work         ;
;                |IntSyncAsyncCrossingSink:intsink|                                                         ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|IntSyncAsyncCrossingSink:intsink                                                                                                                                                                                                  ; IntSyncAsyncCrossingSink                                                    ; work         ;
;                   |SynchronizerShiftReg_w1_d3:chain|                                                      ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|IntSyncAsyncCrossingSink:intsink|SynchronizerShiftReg_w1_d3:chain                                                                                                                                                                 ; SynchronizerShiftReg_w1_d3                                                  ; work         ;
;                      |NonSyncResetSynchronizerPrimitiveShiftReg_d3:output_chain|                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|IntSyncAsyncCrossingSink:intsink|SynchronizerShiftReg_w1_d3:chain|NonSyncResetSynchronizerPrimitiveShiftReg_d3:output_chain                                                                                                       ; NonSyncResetSynchronizerPrimitiveShiftReg_d3                                ; work         ;
;                |RocketTile_1:tile_reset_domain_tile|                                                      ; 17125 (0)    ; 7210 (0)                  ; 0 (0)         ; 43376       ; 15   ; 16           ; 0       ; 8         ; 0    ; 0            ; 9784 (0)     ; 1002 (0)          ; 6339 (0)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile                                                                                                                                                                                               ; RocketTile_1                                                                ; work         ;
;                   |DCache:dcache|                                                                         ; 2663 (1541)  ; 851 (851)                 ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1645 (613)   ; 204 (204)         ; 814 (719)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache                                                                                                                                                                                 ; DCache                                                                      ; work         ;
;                      |AMOALU:amoalus_0|                                                                   ; 212 (212)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 210 (210)    ; 0 (0)             ; 2 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|AMOALU:amoalus_0                                                                                                                                                                ; AMOALU                                                                      ; work         ;
;                      |DCacheDataArray:data|                                                               ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data                                                                                                                                                            ; DCacheDataArray                                                             ; work         ;
;                         |data_arrays_0:data_arrays_0|                                                     ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0                                                                                                                                ; data_arrays_0                                                               ; work         ;
;                            |data_arrays_0_ext:data_arrays_0_ext|                                          ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext                                                                                            ; data_arrays_0_ext                                                           ; work         ;
;                               |split_data_arrays_0_ext:mem_0_0|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_1|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_2|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_3|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_4|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_5|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_6|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_7|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                      |PMPChecker:tlb_pmp|                                                                 ; 907 (907)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 817 (817)    ; 0 (0)             ; 90 (90)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|PMPChecker:tlb_pmp                                                                                                                                                              ; PMPChecker                                                                  ; work         ;
;                   |Frontend:frontend|                                                                     ; 2202 (333)   ; 1013 (90)                 ; 0 (0)         ; 8560        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1116 (226)   ; 271 (3)           ; 815 (99)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend                                                                                                                                                                             ; Frontend                                                                    ; work         ;
;                      |ICache:icache|                                                                      ; 230 (197)    ; 123 (91)                  ; 0 (0)         ; 8560        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (102)    ; 19 (18)           ; 108 (103)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache                                                                                                                                                               ; ICache                                                                      ; work         ;
;                         |data_arrays_0_0:data_arrays_0_0|                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0                                                                                                                               ; data_arrays_0_0                                                             ; work         ;
;                            |data_arrays_0_0_ext:data_arrays_0_0_ext|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext                                                                                       ; data_arrays_0_0_ext                                                         ; work         ;
;                               |split_data_arrays_0_0_ext:mem_0_0|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0                                                     ; split_data_arrays_0_0_ext                                                   ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0                                ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_od81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_od81:auto_generated ; altsyncram_od81                                                             ; work         ;
;                         |data_arrays_1_0:data_arrays_1_0|                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0                                                                                                                               ; data_arrays_1_0                                                             ; work         ;
;                            |data_arrays_0_0_ext:data_arrays_0_0_ext|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext                                                                                       ; data_arrays_0_0_ext                                                         ; work         ;
;                               |split_data_arrays_0_0_ext:mem_0_0|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0                                                     ; split_data_arrays_0_0_ext                                                   ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0                                ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_od81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_od81:auto_generated ; altsyncram_od81                                                             ; work         ;
;                         |tag_array_0:tag_array_0|                                                         ; 33 (0)       ; 32 (0)                    ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 31 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0                                                                                                                                       ; tag_array_0                                                                 ; work         ;
;                            |tag_array_0_ext:tag_array_0_ext|                                              ; 33 (0)       ; 32 (0)                    ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 31 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext                                                                                                       ; tag_array_0_ext                                                             ; work         ;
;                               |split_tag_array_0_ext:mem_0_0|                                             ; 33 (33)      ; 32 (32)                   ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 31 (31)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0                                                                         ; split_tag_array_0_ext                                                       ; work         ;
;                                  |altsyncram:ram_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0|altsyncram:ram_rtl_0                                                    ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_vrd1:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0|altsyncram:ram_rtl_0|altsyncram_vrd1:auto_generated                     ; altsyncram_vrd1                                                             ; work         ;
;                      |ShiftQueue:fq|                                                                      ; 445 (445)    ; 375 (375)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 62 (62)           ; 350 (350)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq                                                                                                                                                               ; ShiftQueue                                                                  ; work         ;
;                      |TLB_1:tlb|                                                                          ; 1222 (627)   ; 425 (425)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 754 (176)    ; 187 (187)         ; 281 (264)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb                                                                                                                                                                   ; TLB_1                                                                       ; work         ;
;                         |PMPChecker_2:pmp|                                                                ; 595 (595)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 578 (578)    ; 0 (0)             ; 17 (17)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|PMPChecker_2:pmp                                                                                                                                                  ; PMPChecker_2                                                                ; work         ;
;                   |HellaCacheArbiter:dcacheArb|                                                           ; 212 (212)    ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 124 (124)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|HellaCacheArbiter:dcacheArb                                                                                                                                                                   ; HellaCacheArbiter                                                           ; work         ;
;                   |PTW:ptw|                                                                               ; 1384 (1384)  ; 539 (539)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 827 (827)    ; 145 (145)         ; 412 (384)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw                                                                                                                                                                                       ; PTW                                                                         ; work         ;
;                      |Arbiter:arb|                                                                        ; 28 (28)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (28)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Arbiter:arb                                                                                                                                                                           ; Arbiter                                                                     ; work         ;
;                   |Queue_23:respArb_io_in_0_q|                                                            ; 147 (7)      ; 141 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 62 (0)            ; 79 (3)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_0_q                                                                                                                                                                    ; Queue_23                                                                    ; work         ;
;                      |ram_combMem_1:ram_ext|                                                              ; 140 (140)    ; 138 (138)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 62 (62)           ; 76 (76)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_0_q|ram_combMem_1:ram_ext                                                                                                                                              ; ram_combMem_1                                                               ; work         ;
;                   |Queue_23:respArb_io_in_1_q|                                                            ; 19 (7)       ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 5 (0)             ; 8 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_1_q                                                                                                                                                                    ; Queue_23                                                                    ; work         ;
;                      |ram_combMem_1:ram_ext|                                                              ; 12 (12)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 5 (5)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_1_q|ram_combMem_1:ram_ext                                                                                                                                              ; ram_combMem_1                                                               ; work         ;
;                   |Queue_23:respArb_io_in_2_q|                                                            ; 147 (7)      ; 141 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 64 (0)            ; 77 (3)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_2_q                                                                                                                                                                    ; Queue_23                                                                    ; work         ;
;                      |ram_combMem_1:ram_ext|                                                              ; 140 (140)    ; 138 (138)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 64 (64)           ; 74 (74)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_2_q|ram_combMem_1:ram_ext                                                                                                                                              ; ram_combMem_1                                                               ; work         ;
;                   |Queue_23:respArb_io_in_3_q|                                                            ; 18 (6)       ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 5 (0)             ; 8 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_3_q                                                                                                                                                                    ; Queue_23                                                                    ; work         ;
;                      |ram_combMem_1:ram_ext|                                                              ; 12 (12)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 5 (5)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_3_q|ram_combMem_1:ram_ext                                                                                                                                              ; ram_combMem_1                                                               ; work         ;
;                   |RRArbiter:respArb|                                                                     ; 10 (10)      ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 2 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|RRArbiter:respArb                                                                                                                                                                             ; RRArbiter                                                                   ; work         ;
;                   |RoCCController2:myrocc_2_myroccController|                                             ; 9 (9)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|RoCCController2:myrocc_2_myroccController                                                                                                                                                     ; RoCCController2                                                             ; work         ;
;                   |RoCCController2:myrocc_myroccController|                                               ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|RoCCController2:myrocc_myroccController                                                                                                                                                       ; RoCCController2                                                             ; work         ;
;                   |RoCCController:myrocc_1_myroccController|                                              ; 3 (3)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|RoCCController:myrocc_1_myroccController                                                                                                                                                      ; RoCCController                                                              ; work         ;
;                   |RoCCController:myrocc_3_myroccController|                                              ; 10 (10)      ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|RoCCController:myrocc_3_myroccController                                                                                                                                                      ; RoCCController                                                              ; work         ;
;                   |RoccCommandRouter:cmdRouter|                                                           ; 180 (4)      ; 165 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 72 (0)            ; 102 (4)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|RoccCommandRouter:cmdRouter                                                                                                                                                                   ; RoccCommandRouter                                                           ; work         ;
;                      |Queue_21:cmd|                                                                       ; 176 (9)      ; 165 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 72 (0)            ; 98 (5)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|RoccCommandRouter:cmdRouter|Queue_21:cmd                                                                                                                                                      ; Queue_21                                                                    ; work         ;
;                         |ram_combMem_17:ram_ext|                                                          ; 169 (169)    ; 162 (162)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 72 (72)           ; 95 (95)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|RoccCommandRouter:cmdRouter|Queue_21:cmd|ram_combMem_17:ram_ext                                                                                                                               ; ram_combMem_17                                                              ; work         ;
;                   |Rocket_1:core|                                                                         ; 9870 (1824)  ; 3931 (650)                ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 5894 (1174)  ; 164 (55)          ; 3812 (561)       ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core                                                                                                                                                                                 ; Rocket_1                                                                    ; work         ;
;                      |ALU:alu|                                                                            ; 953 (953)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 916 (916)    ; 0 (0)             ; 37 (37)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|ALU:alu                                                                                                                                                                         ; ALU                                                                         ; work         ;
;                      |BreakpointUnit:bpu|                                                                 ; 141 (141)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (93)      ; 0 (0)             ; 48 (48)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|BreakpointUnit:bpu                                                                                                                                                              ; BreakpointUnit                                                              ; work         ;
;                      |CSRFile_1:csr|                                                                      ; 2050 (2050)  ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 998 (998)    ; 83 (83)           ; 969 (969)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr                                                                                                                                                                   ; CSRFile_1                                                                   ; work         ;
;                      |IBuf:ibuf|                                                                          ; 613 (280)    ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 522 (209)    ; 5 (5)             ; 86 (66)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf                                                                                                                                                                       ; IBuf                                                                        ; work         ;
;                         |RVCExpander:exp|                                                                 ; 333 (333)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 313 (313)    ; 0 (0)             ; 20 (20)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|RVCExpander:exp                                                                                                                                                       ; RVCExpander                                                                 ; work         ;
;                      |MulDiv:div|                                                                         ; 1711 (1469)  ; 214 (214)                 ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 1485 (1243)  ; 0 (0)             ; 226 (226)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div                                                                                                                                                                      ; MulDiv                                                                      ; work         ;
;                         |lpm_mult:Mult0|                                                                  ; 242 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 242 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0                                                                                                                                                       ; lpm_mult                                                                    ; work         ;
;                            |mult_i6t:auto_generated|                                                      ; 242 (242)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 242 (242)    ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated                                                                                                                               ; mult_i6t                                                                    ; work         ;
;                      |rf_combMem:rf_ext|                                                                  ; 2690 (2690)  ; 1984 (1984)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 706 (706)    ; 21 (21)           ; 1963 (1963)      ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext                                                                                                                                                               ; rf_combMem                                                                  ; work         ;
;                   |ScratchpadSlavePort:dtim_adapter|                                                      ; 240 (240)    ; 189 (189)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 7 (7)             ; 188 (188)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|ScratchpadSlavePort:dtim_adapter                                                                                                                                                              ; ScratchpadSlavePort                                                         ; work         ;
;                   |SimpleHellaCacheIF:dcIF_1|                                                             ; 11 (1)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 7 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_1                                                                                                                                                                     ; SimpleHellaCacheIF                                                          ; work         ;
;                      |SimpleHellaCacheIFReplayQueue:replayq|                                              ; 10 (6)       ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 6 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_1|SimpleHellaCacheIFReplayQueue:replayq                                                                                                                               ; SimpleHellaCacheIFReplayQueue                                               ; work         ;
;                         |Queue_22:nackq|                                                                  ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_1|SimpleHellaCacheIFReplayQueue:replayq|Queue_22:nackq                                                                                                                ; Queue_22                                                                    ; work         ;
;                   |SimpleHellaCacheIF:dcIF_2|                                                             ; 12 (2)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 7 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_2                                                                                                                                                                     ; SimpleHellaCacheIF                                                          ; work         ;
;                      |SimpleHellaCacheIFReplayQueue:replayq|                                              ; 10 (5)       ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 5 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_2|SimpleHellaCacheIFReplayQueue:replayq                                                                                                                               ; SimpleHellaCacheIFReplayQueue                                               ; work         ;
;                         |Queue_22:nackq|                                                                  ; 5 (5)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_2|SimpleHellaCacheIFReplayQueue:replayq|Queue_22:nackq                                                                                                                ; Queue_22                                                                    ; work         ;
;                   |SimpleHellaCacheIF:dcIF_3|                                                             ; 10 (1)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 6 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_3                                                                                                                                                                     ; SimpleHellaCacheIF                                                          ; work         ;
;                      |SimpleHellaCacheIFReplayQueue:replayq|                                              ; 9 (5)        ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 5 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_3|SimpleHellaCacheIFReplayQueue:replayq                                                                                                                               ; SimpleHellaCacheIFReplayQueue                                               ; work         ;
;                         |Queue_22:nackq|                                                                  ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_3|SimpleHellaCacheIFReplayQueue:replayq|Queue_22:nackq                                                                                                                ; Queue_22                                                                    ; work         ;
;                   |SimpleHellaCacheIF:dcIF|                                                               ; 14 (2)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 6 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF                                                                                                                                                                       ; SimpleHellaCacheIF                                                          ; work         ;
;                      |SimpleHellaCacheIFReplayQueue:replayq|                                              ; 13 (9)       ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 5 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF|SimpleHellaCacheIFReplayQueue:replayq                                                                                                                                 ; SimpleHellaCacheIFReplayQueue                                               ; work         ;
;                         |Queue_22:nackq|                                                                  ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF|SimpleHellaCacheIFReplayQueue:replayq|Queue_22:nackq                                                                                                                  ; Queue_22                                                                    ; work         ;
;                   |TLFragmenter_13:fragmenter_1|                                                          ; 129 (45)     ; 54 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (17)      ; 2 (0)             ; 102 (28)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1                                                                                                                                                                  ; TLFragmenter_13                                                             ; work         ;
;                      |Repeater_2:repeater|                                                                ; 84 (84)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 74 (74)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|Repeater_2:repeater                                                                                                                                              ; Repeater_2                                                                  ; work         ;
;                   |TLXbar_7:tlMasterXbar|                                                                 ; 178 (178)    ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 1 (1)             ; 127 (127)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|TLXbar_7:tlMasterXbar                                                                                                                                                                         ; TLXbar_7                                                                    ; work         ;
;                   |fifo_bb:myrocc_1_myroccBlackBox|                                                       ; 45 (45)      ; 30 (30)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 30 (30)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox                                                                                                                                                               ; fifo_bb                                                                     ; work         ;
;                      |altsyncram:fifo_rtl_0|                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0                                                                                                                                         ; altsyncram                                                                  ; work         ;
;                         |altsyncram_gpd1:auto_generated|                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated                                                                                                          ; altsyncram_gpd1                                                             ; work         ;
;                   |fifoff_bb:myrocc_myroccBlackBox|                                                       ; 90 (90)      ; 76 (76)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 77 (77)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox                                                                                                                                                               ; fifoff_bb                                                                   ; work         ;
;                      |altsyncram:fifo_rtl_0|                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0                                                                                                                                         ; altsyncram                                                                  ; work         ;
;                         |altsyncram_gpd1:auto_generated|                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated                                                                                                          ; altsyncram_gpd1                                                             ; work         ;
;                |TLBuffer:buffer_1|                                                                        ; 490 (0)      ; 382 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 273 (0)           ; 208 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer:buffer_1                                                                                                                                                                                                                 ; TLBuffer                                                                    ; work         ;
;                   |Queue:x1_a_q|                                                                          ; 338 (6)      ; 235 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (2)        ; 216 (0)           ; 118 (4)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer:buffer_1|Queue:x1_a_q                                                                                                                                                                                                    ; Queue                                                                       ; work         ;
;                      |ram_combMem_13:ram_ext|                                                             ; 333 (333)    ; 232 (232)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 216 (216)         ; 115 (115)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer:buffer_1|Queue:x1_a_q|ram_combMem_13:ram_ext                                                                                                                                                                             ; ram_combMem_13                                                              ; work         ;
;                   |Queue_1:bundleIn_0_d_q|                                                                ; 152 (9)      ; 147 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 57 (0)            ; 90 (4)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q                                                                                                                                                                                          ; Queue_1                                                                     ; work         ;
;                      |ram_combMem_4:ram_ext|                                                              ; 144 (144)    ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 57 (57)           ; 87 (87)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext                                                                                                                                                                    ; ram_combMem_4                                                               ; work         ;
;                |TLBuffer_13:buffer|                                                                       ; 395 (0)      ; 376 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 2 (0)             ; 374 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer_13:buffer                                                                                                                                                                                                                ; TLBuffer_13                                                                 ; work         ;
;                   |Queue_30:x1_a_q|                                                                       ; 242 (11)     ; 231 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (8)       ; 1 (0)             ; 230 (3)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer_13:buffer|Queue_30:x1_a_q                                                                                                                                                                                                ; Queue_30                                                                    ; work         ;
;                      |ram_combMem_12:ram_ext|                                                             ; 231 (231)    ; 228 (228)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 227 (227)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer_13:buffer|Queue_30:x1_a_q|ram_combMem_12:ram_ext                                                                                                                                                                         ; ram_combMem_12                                                              ; work         ;
;                   |Queue_31:bundleIn_0_d_q|                                                               ; 153 (9)      ; 145 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (6)        ; 1 (0)             ; 144 (3)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer_13:buffer|Queue_31:bundleIn_0_d_q                                                                                                                                                                                        ; Queue_31                                                                    ; work         ;
;                      |ram_combMem_3:ram_ext|                                                              ; 144 (144)    ; 142 (142)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 141 (141)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer_13:buffer|Queue_31:bundleIn_0_d_q|ram_combMem_3:ram_ext                                                                                                                                                                  ; ram_combMem_3                                                               ; work         ;
;             |TilePRCIDomain_1:tile_prci_domain_3|                                                         ; 17758 (0)    ; 7971 (0)                  ; 0 (0)         ; 43376       ; 15   ; 16           ; 0       ; 8         ; 0    ; 0            ; 9785 (0)     ; 1284 (0)          ; 6689 (0)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3                                                                                                                                                                                                                                   ; TilePRCIDomain_1                                                            ; work         ;
;                |IntSyncAsyncCrossingSink:intsink|                                                         ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|IntSyncAsyncCrossingSink:intsink                                                                                                                                                                                                  ; IntSyncAsyncCrossingSink                                                    ; work         ;
;                   |SynchronizerShiftReg_w1_d3:chain|                                                      ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|IntSyncAsyncCrossingSink:intsink|SynchronizerShiftReg_w1_d3:chain                                                                                                                                                                 ; SynchronizerShiftReg_w1_d3                                                  ; work         ;
;                      |NonSyncResetSynchronizerPrimitiveShiftReg_d3:output_chain|                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|IntSyncAsyncCrossingSink:intsink|SynchronizerShiftReg_w1_d3:chain|NonSyncResetSynchronizerPrimitiveShiftReg_d3:output_chain                                                                                                       ; NonSyncResetSynchronizerPrimitiveShiftReg_d3                                ; work         ;
;                |RocketTile_1:tile_reset_domain_tile|                                                      ; 17086 (0)    ; 7210 (0)                  ; 0 (0)         ; 43376       ; 15   ; 16           ; 0       ; 8         ; 0    ; 0            ; 9753 (0)     ; 995 (0)           ; 6338 (0)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile                                                                                                                                                                                               ; RocketTile_1                                                                ; work         ;
;                   |DCache:dcache|                                                                         ; 2647 (1528)  ; 851 (851)                 ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1607 (601)   ; 189 (189)         ; 851 (734)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache                                                                                                                                                                                 ; DCache                                                                      ; work         ;
;                      |AMOALU:amoalus_0|                                                                   ; 211 (211)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 210 (210)    ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|AMOALU:amoalus_0                                                                                                                                                                ; AMOALU                                                                      ; work         ;
;                      |DCacheDataArray:data|                                                               ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data                                                                                                                                                            ; DCacheDataArray                                                             ; work         ;
;                         |data_arrays_0:data_arrays_0|                                                     ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0                                                                                                                                ; data_arrays_0                                                               ; work         ;
;                            |data_arrays_0_ext:data_arrays_0_ext|                                          ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext                                                                                            ; data_arrays_0_ext                                                           ; work         ;
;                               |split_data_arrays_0_ext:mem_0_0|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_1|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_2|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_3|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_4|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_5|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_6|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                               |split_data_arrays_0_ext:mem_0_7|                                           ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7                                                            ; split_data_arrays_0_ext                                                     ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7|altsyncram:mem_rtl_0                                       ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_ac81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated        ; altsyncram_ac81                                                             ; work         ;
;                      |PMPChecker:tlb_pmp|                                                                 ; 904 (904)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 791 (791)    ; 0 (0)             ; 113 (113)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|PMPChecker:tlb_pmp                                                                                                                                                              ; PMPChecker                                                                  ; work         ;
;                   |Frontend:frontend|                                                                     ; 2166 (332)   ; 1013 (90)                 ; 0 (0)         ; 8560        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1087 (233)   ; 249 (3)           ; 830 (92)         ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend                                                                                                                                                                             ; Frontend                                                                    ; work         ;
;                      |ICache:icache|                                                                      ; 205 (172)    ; 123 (91)                  ; 0 (0)         ; 8560        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (76)      ; 6 (3)             ; 122 (117)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache                                                                                                                                                               ; ICache                                                                      ; work         ;
;                         |data_arrays_0_0:data_arrays_0_0|                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0                                                                                                                               ; data_arrays_0_0                                                             ; work         ;
;                            |data_arrays_0_0_ext:data_arrays_0_0_ext|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext                                                                                       ; data_arrays_0_0_ext                                                         ; work         ;
;                               |split_data_arrays_0_0_ext:mem_0_0|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0                                                     ; split_data_arrays_0_0_ext                                                   ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0                                ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_od81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_od81:auto_generated ; altsyncram_od81                                                             ; work         ;
;                         |data_arrays_1_0:data_arrays_1_0|                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0                                                                                                                               ; data_arrays_1_0                                                             ; work         ;
;                            |data_arrays_0_0_ext:data_arrays_0_0_ext|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext                                                                                       ; data_arrays_0_0_ext                                                         ; work         ;
;                               |split_data_arrays_0_0_ext:mem_0_0|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0                                                     ; split_data_arrays_0_0_ext                                                   ; work         ;
;                                  |altsyncram:mem_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0                                ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_od81:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_od81:auto_generated ; altsyncram_od81                                                             ; work         ;
;                         |tag_array_0:tag_array_0|                                                         ; 33 (0)       ; 32 (0)                    ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 3 (0)             ; 29 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0                                                                                                                                       ; tag_array_0                                                                 ; work         ;
;                            |tag_array_0_ext:tag_array_0_ext|                                              ; 33 (0)       ; 32 (0)                    ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 3 (0)             ; 29 (0)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext                                                                                                       ; tag_array_0_ext                                                             ; work         ;
;                               |split_tag_array_0_ext:mem_0_0|                                             ; 33 (33)      ; 32 (32)                   ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 29 (29)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0                                                                         ; split_tag_array_0_ext                                                       ; work         ;
;                                  |altsyncram:ram_rtl_0|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0|altsyncram:ram_rtl_0                                                    ; altsyncram                                                                  ; work         ;
;                                     |altsyncram_vrd1:auto_generated|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 368         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0|altsyncram:ram_rtl_0|altsyncram_vrd1:auto_generated                     ; altsyncram_vrd1                                                             ; work         ;
;                      |ShiftQueue:fq|                                                                      ; 453 (453)    ; 375 (375)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 68 (68)           ; 344 (344)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq                                                                                                                                                               ; ShiftQueue                                                                  ; work         ;
;                      |TLB_1:tlb|                                                                          ; 1201 (608)   ; 425 (425)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 736 (159)    ; 172 (172)         ; 293 (277)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb                                                                                                                                                                   ; TLB_1                                                                       ; work         ;
;                         |PMPChecker_2:pmp|                                                                ; 593 (593)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 577 (577)    ; 0 (0)             ; 16 (16)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|PMPChecker_2:pmp                                                                                                                                                  ; PMPChecker_2                                                                ; work         ;
;                   |HellaCacheArbiter:dcacheArb|                                                           ; 205 (205)    ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 1 (1)             ; 128 (128)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|HellaCacheArbiter:dcacheArb                                                                                                                                                                   ; HellaCacheArbiter                                                           ; work         ;
;                   |PTW:ptw|                                                                               ; 1396 (1396)  ; 539 (539)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 832 (832)    ; 149 (149)         ; 415 (387)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw                                                                                                                                                                                       ; PTW                                                                         ; work         ;
;                      |Arbiter:arb|                                                                        ; 28 (28)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (28)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Arbiter:arb                                                                                                                                                                           ; Arbiter                                                                     ; work         ;
;                   |Queue_23:respArb_io_in_0_q|                                                            ; 147 (7)      ; 141 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 69 (0)            ; 72 (3)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_0_q                                                                                                                                                                    ; Queue_23                                                                    ; work         ;
;                      |ram_combMem_1:ram_ext|                                                              ; 140 (140)    ; 138 (138)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 69 (69)           ; 69 (69)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_0_q|ram_combMem_1:ram_ext                                                                                                                                              ; ram_combMem_1                                                               ; work         ;
;                   |Queue_23:respArb_io_in_1_q|                                                            ; 18 (6)       ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 5 (0)             ; 8 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_1_q                                                                                                                                                                    ; Queue_23                                                                    ; work         ;
;                      |ram_combMem_1:ram_ext|                                                              ; 12 (12)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 5 (5)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_1_q|ram_combMem_1:ram_ext                                                                                                                                              ; ram_combMem_1                                                               ; work         ;
;                   |Queue_23:respArb_io_in_2_q|                                                            ; 147 (7)      ; 141 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 64 (0)            ; 77 (3)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_2_q                                                                                                                                                                    ; Queue_23                                                                    ; work         ;
;                      |ram_combMem_1:ram_ext|                                                              ; 140 (140)    ; 138 (138)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 64 (64)           ; 74 (74)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_2_q|ram_combMem_1:ram_ext                                                                                                                                              ; ram_combMem_1                                                               ; work         ;
;                   |Queue_23:respArb_io_in_3_q|                                                            ; 19 (7)       ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 4 (0)             ; 9 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_3_q                                                                                                                                                                    ; Queue_23                                                                    ; work         ;
;                      |ram_combMem_1:ram_ext|                                                              ; 12 (12)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 6 (6)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_3_q|ram_combMem_1:ram_ext                                                                                                                                              ; ram_combMem_1                                                               ; work         ;
;                   |RRArbiter:respArb|                                                                     ; 10 (10)      ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 2 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|RRArbiter:respArb                                                                                                                                                                             ; RRArbiter                                                                   ; work         ;
;                   |RoCCController2:myrocc_2_myroccController|                                             ; 9 (9)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|RoCCController2:myrocc_2_myroccController                                                                                                                                                     ; RoCCController2                                                             ; work         ;
;                   |RoCCController2:myrocc_myroccController|                                               ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|RoCCController2:myrocc_myroccController                                                                                                                                                       ; RoCCController2                                                             ; work         ;
;                   |RoCCController:myrocc_1_myroccController|                                              ; 3 (3)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|RoCCController:myrocc_1_myroccController                                                                                                                                                      ; RoCCController                                                              ; work         ;
;                   |RoCCController:myrocc_3_myroccController|                                              ; 10 (10)      ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|RoCCController:myrocc_3_myroccController                                                                                                                                                      ; RoCCController                                                              ; work         ;
;                   |RoccCommandRouter:cmdRouter|                                                           ; 182 (4)      ; 165 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 75 (0)            ; 100 (4)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|RoccCommandRouter:cmdRouter                                                                                                                                                                   ; RoccCommandRouter                                                           ; work         ;
;                      |Queue_21:cmd|                                                                       ; 178 (9)      ; 165 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (5)        ; 75 (0)            ; 96 (4)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|RoccCommandRouter:cmdRouter|Queue_21:cmd                                                                                                                                                      ; Queue_21                                                                    ; work         ;
;                         |ram_combMem_17:ram_ext|                                                          ; 169 (169)    ; 162 (162)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 75 (75)           ; 92 (92)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|RoccCommandRouter:cmdRouter|Queue_21:cmd|ram_combMem_17:ram_ext                                                                                                                               ; ram_combMem_17                                                              ; work         ;
;                   |Rocket_1:core|                                                                         ; 9887 (1830)  ; 3931 (650)                ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 5929 (1198)  ; 171 (58)          ; 3787 (532)       ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core                                                                                                                                                                                 ; Rocket_1                                                                    ; work         ;
;                      |ALU:alu|                                                                            ; 953 (953)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 916 (916)    ; 0 (0)             ; 37 (37)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|ALU:alu                                                                                                                                                                         ; ALU                                                                         ; work         ;
;                      |BreakpointUnit:bpu|                                                                 ; 141 (141)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)      ; 0 (0)             ; 51 (51)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|BreakpointUnit:bpu                                                                                                                                                              ; BreakpointUnit                                                              ; work         ;
;                      |CSRFile_1:csr|                                                                      ; 2072 (2072)  ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1016 (1016)  ; 79 (79)           ; 977 (977)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr                                                                                                                                                                   ; CSRFile_1                                                                   ; work         ;
;                      |IBuf:ibuf|                                                                          ; 604 (274)    ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 513 (201)    ; 3 (3)             ; 88 (70)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf                                                                                                                                                                       ; IBuf                                                                        ; work         ;
;                         |RVCExpander:exp|                                                                 ; 330 (330)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 312 (312)    ; 0 (0)             ; 18 (18)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|RVCExpander:exp                                                                                                                                                       ; RVCExpander                                                                 ; work         ;
;                      |MulDiv:div|                                                                         ; 1709 (1467)  ; 214 (214)                 ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 1487 (1245)  ; 1 (1)             ; 221 (221)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div                                                                                                                                                                      ; MulDiv                                                                      ; work         ;
;                         |lpm_mult:Mult0|                                                                  ; 242 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 242 (0)      ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0                                                                                                                                                       ; lpm_mult                                                                    ; work         ;
;                            |mult_i6t:auto_generated|                                                      ; 242 (242)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 242 (242)    ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated                                                                                                                               ; mult_i6t                                                                    ; work         ;
;                      |rf_combMem:rf_ext|                                                                  ; 2693 (2693)  ; 1984 (1984)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 709 (709)    ; 30 (30)           ; 1954 (1954)      ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext                                                                                                                                                               ; rf_combMem                                                                  ; work         ;
;                   |ScratchpadSlavePort:dtim_adapter|                                                      ; 237 (237)    ; 189 (189)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 14 (14)           ; 179 (179)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|ScratchpadSlavePort:dtim_adapter                                                                                                                                                              ; ScratchpadSlavePort                                                         ; work         ;
;                   |SimpleHellaCacheIF:dcIF_1|                                                             ; 11 (1)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 6 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_1                                                                                                                                                                     ; SimpleHellaCacheIF                                                          ; work         ;
;                      |SimpleHellaCacheIFReplayQueue:replayq|                                              ; 10 (6)       ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 5 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_1|SimpleHellaCacheIFReplayQueue:replayq                                                                                                                               ; SimpleHellaCacheIFReplayQueue                                               ; work         ;
;                         |Queue_22:nackq|                                                                  ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_1|SimpleHellaCacheIFReplayQueue:replayq|Queue_22:nackq                                                                                                                ; Queue_22                                                                    ; work         ;
;                   |SimpleHellaCacheIF:dcIF_2|                                                             ; 13 (2)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (1)        ; 0 (0)             ; 6 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_2                                                                                                                                                                     ; SimpleHellaCacheIF                                                          ; work         ;
;                      |SimpleHellaCacheIFReplayQueue:replayq|                                              ; 11 (6)       ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 0 (0)             ; 5 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_2|SimpleHellaCacheIFReplayQueue:replayq                                                                                                                               ; SimpleHellaCacheIFReplayQueue                                               ; work         ;
;                         |Queue_22:nackq|                                                                  ; 5 (5)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_2|SimpleHellaCacheIFReplayQueue:replayq|Queue_22:nackq                                                                                                                ; Queue_22                                                                    ; work         ;
;                   |SimpleHellaCacheIF:dcIF_3|                                                             ; 10 (1)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 6 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_3                                                                                                                                                                     ; SimpleHellaCacheIF                                                          ; work         ;
;                      |SimpleHellaCacheIFReplayQueue:replayq|                                              ; 9 (5)        ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 5 (2)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_3|SimpleHellaCacheIFReplayQueue:replayq                                                                                                                               ; SimpleHellaCacheIFReplayQueue                                               ; work         ;
;                         |Queue_22:nackq|                                                                  ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF_3|SimpleHellaCacheIFReplayQueue:replayq|Queue_22:nackq                                                                                                                ; Queue_22                                                                    ; work         ;
;                   |SimpleHellaCacheIF:dcIF|                                                               ; 13 (2)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 7 (1)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF                                                                                                                                                                       ; SimpleHellaCacheIF                                                          ; work         ;
;                      |SimpleHellaCacheIFReplayQueue:replayq|                                              ; 12 (8)       ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 6 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF|SimpleHellaCacheIFReplayQueue:replayq                                                                                                                                 ; SimpleHellaCacheIFReplayQueue                                               ; work         ;
;                         |Queue_22:nackq|                                                                  ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|SimpleHellaCacheIF:dcIF|SimpleHellaCacheIFReplayQueue:replayq|Queue_22:nackq                                                                                                                  ; Queue_22                                                                    ; work         ;
;                   |TLFragmenter_13:fragmenter_1|                                                          ; 127 (45)     ; 54 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (21)      ; 4 (1)             ; 96 (24)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1                                                                                                                                                                  ; TLFragmenter_13                                                             ; work         ;
;                      |Repeater_2:repeater|                                                                ; 82 (82)      ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 3 (3)             ; 73 (73)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|Repeater_2:repeater                                                                                                                                              ; Repeater_2                                                                  ; work         ;
;                   |TLXbar_7:tlMasterXbar|                                                                 ; 179 (179)    ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 0 (0)             ; 126 (126)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|TLXbar_7:tlMasterXbar                                                                                                                                                                         ; TLXbar_7                                                                    ; work         ;
;                   |fifo_bb:myrocc_1_myroccBlackBox|                                                       ; 46 (46)      ; 30 (30)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 29 (29)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox                                                                                                                                                               ; fifo_bb                                                                     ; work         ;
;                      |altsyncram:fifo_rtl_0|                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0                                                                                                                                         ; altsyncram                                                                  ; work         ;
;                         |altsyncram_gpd1:auto_generated|                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated                                                                                                          ; altsyncram_gpd1                                                             ; work         ;
;                   |fifoff_bb:myrocc_myroccBlackBox|                                                       ; 90 (90)      ; 76 (76)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 76 (76)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox                                                                                                                                                               ; fifoff_bb                                                                   ; work         ;
;                      |altsyncram:fifo_rtl_0|                                                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0                                                                                                                                         ; altsyncram                                                                  ; work         ;
;                         |altsyncram_gpd1:auto_generated|                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated                                                                                                          ; altsyncram_gpd1                                                             ; work         ;
;                |TLBuffer:buffer_1|                                                                        ; 488 (0)      ; 382 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 288 (0)           ; 187 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer:buffer_1                                                                                                                                                                                                                 ; TLBuffer                                                                    ; work         ;
;                   |Queue:x1_a_q|                                                                          ; 335 (7)      ; 235 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (4)        ; 220 (0)           ; 108 (3)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer:buffer_1|Queue:x1_a_q                                                                                                                                                                                                    ; Queue                                                                       ; work         ;
;                      |ram_combMem_13:ram_ext|                                                             ; 328 (328)    ; 232 (232)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 220 (220)         ; 105 (105)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer:buffer_1|Queue:x1_a_q|ram_combMem_13:ram_ext                                                                                                                                                                             ; ram_combMem_13                                                              ; work         ;
;                   |Queue_1:bundleIn_0_d_q|                                                                ; 153 (8)      ; 147 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 68 (0)            ; 79 (4)           ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q                                                                                                                                                                                          ; Queue_1                                                                     ; work         ;
;                      |ram_combMem_4:ram_ext|                                                              ; 146 (146)    ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 68 (68)           ; 76 (76)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext                                                                                                                                                                    ; ram_combMem_4                                                               ; work         ;
;                |TLBuffer_13:buffer|                                                                       ; 396 (0)      ; 376 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 1 (0)             ; 376 (0)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer_13:buffer                                                                                                                                                                                                                ; TLBuffer_13                                                                 ; work         ;
;                   |Queue_30:x1_a_q|                                                                       ; 243 (13)     ; 231 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (10)      ; 1 (0)             ; 231 (3)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer_13:buffer|Queue_30:x1_a_q                                                                                                                                                                                                ; Queue_30                                                                    ; work         ;
;                      |ram_combMem_12:ram_ext|                                                             ; 230 (230)    ; 228 (228)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 228 (228)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer_13:buffer|Queue_30:x1_a_q|ram_combMem_12:ram_ext                                                                                                                                                                         ; ram_combMem_12                                                              ; work         ;
;                   |Queue_31:bundleIn_0_d_q|                                                               ; 153 (9)      ; 145 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (6)        ; 0 (0)             ; 145 (3)          ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer_13:buffer|Queue_31:bundleIn_0_d_q                                                                                                                                                                                        ; Queue_31                                                                    ; work         ;
;                      |ram_combMem_3:ram_ext|                                                              ; 144 (144)    ; 142 (142)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 142 (142)        ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer_13:buffer|Queue_31:bundleIn_0_d_q|ram_combMem_3:ram_ext                                                                                                                                                                  ; ram_combMem_3                                                               ; work         ;
;          |ResetCatchAndSync_d3:system_debug_systemjtag_reset_catcher|                                     ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|ResetCatchAndSync_d3:system_debug_systemjtag_reset_catcher                                                                                                                                                                                                                              ; ResetCatchAndSync_d3                                                        ; work         ;
;             |AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain|                                 ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|ResetCatchAndSync_d3:system_debug_systemjtag_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain                                                                                                                                                                  ; AsyncResetSynchronizerShiftReg_w1_d3_i0                                     ; work         ;
;                |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|                               ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_115|TopHarness:TopHarness|ChipTop:chiptop0|ResetCatchAndSync_d3:system_debug_systemjtag_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain                                                                                                       ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0                               ; work         ;
;       |ResetCatchAndSync_d3_VCU118woDDRHarness_UNIQUIFIED:harnessBinderReset_catcher|                     ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ResetCatchAndSync_d3_VCU118woDDRHarness_UNIQUIFIED:harnessBinderReset_catcher                                                                                                                                                                                                                            ; ResetCatchAndSync_d3_VCU118woDDRHarness_UNIQUIFIED                          ; work         ;
;          |AsyncResetSynchronizerShiftReg_w1_d3_i0_VCU118woDDRHarness_UNIQUIFIED:io_sync_reset_chain|      ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ResetCatchAndSync_d3_VCU118woDDRHarness_UNIQUIFIED:harnessBinderReset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0_VCU118woDDRHarness_UNIQUIFIED:io_sync_reset_chain                                                                                                                                  ; AsyncResetSynchronizerShiftReg_w1_d3_i0_VCU118woDDRHarness_UNIQUIFIED       ; work         ;
;             |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0_VCU118woDDRHarness_UNIQUIFIED:output_chain|    ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ResetCatchAndSync_d3_VCU118woDDRHarness_UNIQUIFIED:harnessBinderReset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0_VCU118woDDRHarness_UNIQUIFIED:io_sync_reset_chain|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0_VCU118woDDRHarness_UNIQUIFIED:output_chain                                         ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0_VCU118woDDRHarness_UNIQUIFIED ; work         ;
;       |ResetWrangler:dutWrangler|                                                                         ; 22 (4)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (0)             ; 16 (1)           ; |DE2_115|TopHarness:TopHarness|ResetWrangler:dutWrangler                                                                                                                                                                                                                                                                                ; ResetWrangler                                                               ; work         ;
;          |AsyncResetReg:deglitched_deglitch|                                                              ; 1 (1)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetReg:deglitched_deglitch                                                                                                                                                                                                                                              ; AsyncResetReg                                                               ; work         ;
;          |AsyncResetRegVec_w14_i0:debounced_debounce|                                                     ; 15 (15)      ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DE2_115|TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetRegVec_w14_i0:debounced_debounce                                                                                                                                                                                                                                     ; AsyncResetRegVec_w14_i0                                                     ; work         ;
;          |ResetCatchAndSync_d3_VCU118woDDRHarness_UNIQUIFIED:x1_reset_catcher|                            ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ResetWrangler:dutWrangler|ResetCatchAndSync_d3_VCU118woDDRHarness_UNIQUIFIED:x1_reset_catcher                                                                                                                                                                                                            ; ResetCatchAndSync_d3_VCU118woDDRHarness_UNIQUIFIED                          ; work         ;
;             |AsyncResetSynchronizerShiftReg_w1_d3_i0_VCU118woDDRHarness_UNIQUIFIED:io_sync_reset_chain|   ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115|TopHarness:TopHarness|ResetWrangler:dutWrangler|ResetCatchAndSync_d3_VCU118woDDRHarness_UNIQUIFIED:x1_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0_VCU118woDDRHarness_UNIQUIFIED:io_sync_reset_chain                                                                                                                  ; AsyncResetSynchronizerShiftReg_w1_d3_i0_VCU118woDDRHarness_UNIQUIFIED       ; work         ;
;                |AsyncResetSynchronizerPrimitiveShiftReg_d3_i0_VCU118woDDRHarness_UNIQUIFIED:output_chain| ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115|TopHarness:TopHarness|ResetWrangler:dutWrangler|ResetCatchAndSync_d3_VCU118woDDRHarness_UNIQUIFIED:x1_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0_VCU118woDDRHarness_UNIQUIFIED:io_sync_reset_chain|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0_VCU118woDDRHarness_UNIQUIFIED:output_chain                         ; AsyncResetSynchronizerPrimitiveShiftReg_d3_i0_VCU118woDDRHarness_UNIQUIFIED ; work         ;
+-----------------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; SD_CLK   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SD_CMD   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SD_DAT3  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_TXD ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; JTAG_TDO ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLOCK_50 ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; JTAG_TCK ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; JTAG_TMS ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; JTAG_TDI ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SD_DAT0  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RESETN   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; UART_RXD ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                       ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; JTAG_TCK                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_0                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_0                                                                                                                                                                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|activeInstruction[0]                                                                                                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|activeInstruction[1]                                                                                                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|activeInstruction[2]                                                                                                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|activeInstruction[3]                                                                                                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|activeInstruction[4]                                                                                                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|tdoReg                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|JtagStateMachine:stateMachine|currState[0]                                                                                                                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|JtagStateMachine:stateMachine|currState[1]                                                                                                                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|JtagStateMachine:stateMachine|currState[2]                                                                                                                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|JtagStateMachine:stateMachine|currState[3]                                                                                                                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|CaptureUpdateChain_2:irChain|regs_0                                                                                                                                               ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagBypassChain:tapIO_bypassChain|reg_0                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLBusBypass:dmiBypass|TLError_1:error|beatsLeft                                                                                                                                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLXbar_15:dmiXbar|readys_mask[1]                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLXbar_15:dmiXbar|beatsLeft                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|debugIntRegs_3                                                                                                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|debugIntRegs_2                                                                                                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|debugIntRegs_1                                                                                                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|debugIntRegs_0                                                                                                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_0                                                                                                                                                                                   ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_1                                                                                                                                                                                   ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|ResetCatchAndSync_d3:system_debug_systemjtag_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0                                                                                    ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|CaptureUpdateChain_2:irChain|regs_1                                                                                                                                               ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_1                                                                                                                                                                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|CaptureUpdateChain_2:irChain|regs_3                                                                                                                                               ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|CaptureUpdateChain_2:irChain|regs_2                                                                                                                                               ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|CaptureUpdateChain_2:irChain|regs_4                                                                                                                                               ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|stickyBusyReg                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|busyReg                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqValidReg                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_addr[4]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_op[1]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_op[0]                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_addr[5]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_addr[6]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_addr[3]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_addr[1]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_addr[2]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_addr[0]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLXbar_15:dmiXbar|state_1                                                                                                                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLBusBypass:dmiBypass|TLBusBypassBar:bar|bypass_reg                                                                                                                                                    ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLBusBypass:dmiBypass|TLBusBypassBar:bar|in_reset                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|DMCONTROLReg_dmactive                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncResetSynchronizerShiftReg_w1_d3_i0:dmactiveAck_dmactiveAckSync|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLBusBypass:dmiBypass|TLError_1:error|state_1                                                                                                                                                          ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|valid_reg                                                                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:sink_valid|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0     ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLXbar_15:dmiXbar|state_0                                                                                                                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLXbar_15:dmiXbar|readys_mask[0]                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_1                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|ResetCatchAndSync_d3:system_debug_systemjtag_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_1                                                                                    ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_2                                                                                                                                                                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_2                                                                                                                                                                                   ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_16                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|ready_reg                                                                                                                                 ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|downgradeOpReg                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_38                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_39                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_40                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_37                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_35                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_36                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_34                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLBusBypass:dmiBypass|TLBusBypassBar:bar|flight[1]                                                                                                                                                     ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLBusBypass:dmiBypass|TLBusBypassBar:bar|flight[0]                                                                                                                                                     ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[0]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncResetSynchronizerShiftReg_w1_d3_i0:dmactiveAck_dmactiveAckSync|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_1                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ridx_ridx_bin                                                                                                                         ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|AsyncResetSynchronizerShiftReg_w1_d3_i0:widx_widx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:sink_valid|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_1     ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_2                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|ResetCatchAndSync_d3:system_debug_systemjtag_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_2                                                                                    ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_3                                                                                                                                                                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|HAMASKReg_maskdata[0]                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[1]                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_3                                                                                                                                                                                   ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_17                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|widx_widx_bin                                                                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|stickyNonzeroRespReg                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncResetSynchronizerShiftReg_w1_d3_i0:dmactiveAck_dmactiveAckSync|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_2                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|AsyncResetSynchronizerShiftReg_w1_d3_i0:widx_widx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_1              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:sink_valid|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_2     ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_3                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_4                                                                                                                                                                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|HAMASKReg_maskdata[1]                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|DMCONTROLReg_ndmreset                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[2]                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_4                                                                                                                                                                                   ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_18                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|AsyncResetSynchronizerShiftReg_w1_d3_i0:widx_widx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_2              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:sink_extend|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0    ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_4                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_5                                                                                                                                                                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[1]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|HAMASKReg_maskdata[2]                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[3]                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_5                                                                                                                                                                                   ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_19                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:sink_extend|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_1    ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_5                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_6                                                                                                                                                                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_address[8]                                                                                                                          ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_address[5]                                                                                                                          ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_address[4]                                                                                                                          ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_address[2]                                                                                                                          ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_address[6]                                                                                                                          ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_address[7]                                                                                                                          ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_address[3]                                                                                                                          ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[2]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|HAMASKReg_maskdata[3]                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[4]                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_6                                                                                                                                                                                   ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_20                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:sink_extend|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_2    ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_6                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_7                                                                                                                                                                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[0]                                                                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_opcode[2]                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[3]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[5]                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_7                                                                                                                                                                                   ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_21                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_7                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[1]                                                                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[15]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[7]                                                                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[23]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[31]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[30]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[29]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[28]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[27]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[26]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[25]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|mem_0_resumereq                                                                                                                                                 ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|mem_0_hartsel[0]                                                                                                                                                ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|mem_0_hamask_3                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|mem_0_hasel                                                                                                                                                     ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|mem_0_hartsel[1]                                                                                                                                                ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[24]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[22]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[21]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[20]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[19]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[18]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[17]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|mem_0_hamask_2                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[16]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[14]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[13]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[12]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[11]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[10]                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[9]                                                                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|mem_0_hamask_1                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[8]                                                                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[6]                                                                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[5]                                                                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[4]                                                                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[3]                                                                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|mem_0_data[2]                                                                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|mem_0_hamask_0                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_8                                                                                                                                                                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[6]                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_8                                                                                                                                                                                   ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_22                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_8                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[15]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[7]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[23]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[31]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[30]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[29]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[28]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[27]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[26]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[25]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|innerCtrlResumeReqReg                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|ready_reg                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|innerCtrlValidReg                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[16]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|DMCONTROLReg_hartsello[0]                                                                                                                                                   ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|DMCONTROLReg_hasel                                                                                                                                                          ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[17]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|DMCONTROLReg_hartsello[1]                                                                                                                                                   ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[24]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[22]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[21]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[20]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[19]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[18]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[14]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[13]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[12]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[11]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[10]                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[9]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[8]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[6]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[5]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqReg_data[4]                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_9                                                                                                                                                                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[7]                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_9                                                                                                                                                                                   ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_23                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_9                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_17                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_25                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_33                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_32                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_31                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_30                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_29                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_28                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_27                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|widx_widx_bin                                                                                                                                                   ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncResetSynchronizerShiftReg_w1_d3_i0:ridx_ridx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_18                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_19                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_26                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_24                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_23                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_22                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_21                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_20                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_16                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_15                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_14                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_13                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_12                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_11                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_10                                                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_10                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[8]                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_24                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_10                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[16]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[24]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|DMCONTROLReg_haltreq                                                                                                                                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[32]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[31]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[30]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[29]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[28]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[27]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[26]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncResetSynchronizerShiftReg_w1_d3_i0:ridx_ridx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_1                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[17]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[18]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[25]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[23]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[22]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[21]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[20]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[19]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[15]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[14]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[13]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[12]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[11]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[10]                                                                             ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|ClockCrossingReg_w43:io_deq_bits_deq_bits_reg|cdc_reg[9]                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_11                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:source_valid_1|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0 ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_25                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_11                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|mem_0_hrmask_0                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|mem_0_hrmask_1                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|mem_0_hrmask_3                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|mem_0_hrmask_2                                                                                                                                                  ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncResetSynchronizerShiftReg_w1_d3_i0:ridx_ridx_gray|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_2                                        ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_12                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:source_valid_1|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_1 ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_26                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_12                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|hrmaskReg_0                                                                                                                                                                 ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|hrmaskReg_1                                                                                                                                                                 ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|hrmaskReg_3                                                                                                                                                                 ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|hrmaskReg_2                                                                                                                                                                 ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_13                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:source_valid_1|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_2 ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_27                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_13                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_14                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:source_valid_0|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0 ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_28                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_14                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|mem_0_ackhavereset                                                                                                                                              ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_15                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:source_valid_0|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_1 ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_29                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_15                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|innerCtrlAckHaveResetReg                                                                                                                                                    ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_16                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|AsyncValidSync:source_valid_0|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_2 ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_30                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_17                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_31                                                                                                                                                                                      ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_18                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_19                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_20                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_21                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_22                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_23                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_24                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_25                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_26                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_27                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_28                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_29                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_30                                                                                                                                                                                       ; 0                 ; 0       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_31                                                                                                                                                                                       ; 0                 ; 0       ;
; JTAG_TMS                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|JtagStateMachine:stateMachine|Mux1~0                                                                                                                                              ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|JtagStateMachine:stateMachine|Mux0~1                                                                                                                                              ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|JtagStateMachine:stateMachine|Mux3~1                                                                                                                                              ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|JtagStateMachine:stateMachine|Mux2~1                                                                                                                                              ; 0                 ; 6       ;
; JTAG_TDI                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagBypassChain:tapIO_bypassChain|reg_0~0                                                                                                                                                                                    ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|CaptureUpdateChain_2:irChain|regs_4~0                                                                                                                                             ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_40~2                                                                                                                                                                                ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_31~0                                                                                                                                                                                    ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_31~0                                                                                                                                                                                     ; 0                 ; 6       ;
; SD_DAT0                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - TopHarness:TopHarness|bundleIn_0_dq_1_i_REG                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
; RESETN                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetRegVec_w14_i0:debounced_debounce|reg_0[0]                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetRegVec_w14_i0:debounced_debounce|reg_0[1]                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetRegVec_w14_i0:debounced_debounce|reg_0[2]                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetRegVec_w14_i0:debounced_debounce|reg_0[3]                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetRegVec_w14_i0:debounced_debounce|reg_0[4]                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetRegVec_w14_i0:debounced_debounce|reg_0[5]                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetRegVec_w14_i0:debounced_debounce|reg_0[6]                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetRegVec_w14_i0:debounced_debounce|reg_0[7]                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetRegVec_w14_i0:debounced_debounce|reg_0[8]                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetRegVec_w14_i0:debounced_debounce|reg_0[9]                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetRegVec_w14_i0:debounced_debounce|reg_0[10]                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetRegVec_w14_i0:debounced_debounce|reg_0[11]                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetRegVec_w14_i0:debounced_debounce|reg_0[12]                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetRegVec_w14_i0:debounced_debounce|reg_0[13]                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetReg:deglitched_deglitch|reg_0                                                                                                                                                                                                                            ; 0                 ; 6       ;
; UART_RXD                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|UARTRx:rxm|comb~0                                                                                                                                                                                  ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|UARTRx:rxm|_GEN_1                                                                                                                                                                                  ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|UARTRx:rxm|debounce~0                                                                                                                                                                              ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|UARTRx:rxm|debounce~2                                                                                                                                                                              ; 0                 ; 6       ;
;      - TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|UARTRx:rxm|sample[0]~feeder                                                                                                                                                                        ; 0                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                  ; Location            ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                              ; PIN_Y2              ; 43588   ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; JTAG_TCK                                                                                                                                                                                                                                                                                                                              ; PIN_AB21            ; 314     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; RESETN                                                                                                                                                                                                                                                                                                                                ; PIN_M23             ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|AsyncResetSynchronizerShiftReg_w1_d3_i0:debug_reset_syncd_debug_reset_sync|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0                                                                                                                                                   ; FF_X58_Y18_N15      ; 37      ; Async. clear, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSink:sink|AsyncValidSync:source_valid|AsyncResetSynchronizerShiftReg_w1_d3_i0_2:io_out_source_valid_0|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0                                                         ; FF_X68_Y47_N25      ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|AsyncQueue:subsystem_fbus_in_async|AsyncQueueSink:sink|comb~0                                                                                                                                                                                                                ; LCCOMB_X68_Y49_N0   ; 9       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|time_0[13]~2                                                                                                                                                                                                                                                     ; LCCOMB_X43_Y36_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|time_0[16]~4                                                                                                                                                                                                                                                     ; LCCOMB_X45_Y36_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|time_0[24]~5                                                                                                                                                                                                                                                     ; LCCOMB_X47_Y36_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|time_0[39]~1                                                                                                                                                                                                                                                     ; LCCOMB_X43_Y36_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|time_0[43]~8                                                                                                                                                                                                                                                     ; LCCOMB_X45_Y36_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|time_0[51]~7                                                                                                                                                                                                                                                     ; LCCOMB_X45_Y36_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|time_0[5]~3                                                                                                                                                                                                                                                      ; LCCOMB_X43_Y36_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|time_0[61]~6                                                                                                                                                                                                                                                     ; LCCOMB_X45_Y36_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_0[0]~2                                                                                                                                                                                                                                                   ; LCCOMB_X47_Y35_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_0[16]~3                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y35_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_0[24]~4                                                                                                                                                                                                                                                  ; LCCOMB_X49_Y39_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_0[32]~0                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y35_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_0[40]~7                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y38_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_0[48]~6                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y36_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_0[56]~5                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y37_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_0[8]~1                                                                                                                                                                                                                                                   ; LCCOMB_X45_Y36_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_1[0]~2                                                                                                                                                                                                                                                   ; LCCOMB_X47_Y35_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_1[16]~3                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y35_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_1[24]~4                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y36_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_1[32]~0                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y35_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_1[40]~7                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y35_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_1[48]~6                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y36_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_1[56]~5                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y35_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_1[8]~1                                                                                                                                                                                                                                                   ; LCCOMB_X43_Y36_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_2[0]~2                                                                                                                                                                                                                                                   ; LCCOMB_X47_Y35_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_2[16]~3                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y35_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_2[24]~4                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y36_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_2[32]~0                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y35_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_2[40]~7                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y38_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_2[48]~6                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y36_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_2[56]~5                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y37_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_2[8]~1                                                                                                                                                                                                                                                   ; LCCOMB_X45_Y34_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_3[0]~2                                                                                                                                                                                                                                                   ; LCCOMB_X47_Y35_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_3[16]~3                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y35_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_3[24]~4                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y36_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_3[32]~0                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y35_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_3[40]~7                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y35_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_3[48]~6                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y36_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_3[56]~5                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y37_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CLINT:clint|timecmp_3[8]~1                                                                                                                                                                                                                                                   ; LCCOMB_X43_Y36_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|PLICFanIn:fanin_1|LessThan10~1                                                                                                                                                                                                 ; LCCOMB_X33_Y40_N4   ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|PLICFanIn:fanin_2|LessThan10~1                                                                                                                                                                                                 ; LCCOMB_X36_Y42_N8   ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|PLICFanIn:fanin_3|LessThan10~1                                                                                                                                                                                                 ; LCCOMB_X35_Y44_N24  ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|PLICFanIn:fanin_4|LessThan10~1                                                                                                                                                                                                 ; LCCOMB_X34_Y38_N0   ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|PLICFanIn:fanin_5|LessThan10~1                                                                                                                                                                                                 ; LCCOMB_X31_Y40_N4   ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|PLICFanIn:fanin_6|LessThan10~1                                                                                                                                                                                                 ; LCCOMB_X39_Y45_N30  ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|PLICFanIn:fanin_7|LessThan10~1                                                                                                                                                                                                 ; LCCOMB_X38_Y41_N28  ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|PLICFanIn:fanin|LessThan10~1                                                                                                                                                                                                   ; LCCOMB_X32_Y41_N28  ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|Queue_73:out_back|do_enq~1                                                                                                                                                                                                     ; LCCOMB_X53_Y41_N22  ; 56      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~10                                                                                                                                                                                                                     ; LCCOMB_X32_Y42_N20  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~11                                                                                                                                                                                                                     ; LCCOMB_X34_Y41_N24  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~13                                                                                                                                                                                                                     ; LCCOMB_X36_Y40_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~14                                                                                                                                                                                                                     ; LCCOMB_X36_Y40_N26  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~15                                                                                                                                                                                                                     ; LCCOMB_X36_Y40_N22  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~16                                                                                                                                                                                                                     ; LCCOMB_X36_Y40_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~17                                                                                                                                                                                                                     ; LCCOMB_X38_Y42_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~18                                                                                                                                                                                                                     ; LCCOMB_X33_Y41_N14  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~19                                                                                                                                                                                                                     ; LCCOMB_X36_Y40_N30  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~21                                                                                                                                                                                                                     ; LCCOMB_X40_Y42_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~22                                                                                                                                                                                                                     ; LCCOMB_X40_Y43_N8   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~23                                                                                                                                                                                                                     ; LCCOMB_X41_Y43_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~24                                                                                                                                                                                                                     ; LCCOMB_X41_Y43_N14  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~25                                                                                                                                                                                                                     ; LCCOMB_X38_Y42_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~26                                                                                                                                                                                                                     ; LCCOMB_X39_Y44_N14  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~27                                                                                                                                                                                                                     ; LCCOMB_X38_Y42_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~28                                                                                                                                                                                                                     ; LCCOMB_X35_Y38_N16  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~29                                                                                                                                                                                                                     ; LCCOMB_X39_Y40_N14  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~30                                                                                                                                                                                                                     ; LCCOMB_X39_Y41_N20  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~31                                                                                                                                                                                                                     ; LCCOMB_X39_Y41_N8   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~32                                                                                                                                                                                                                     ; LCCOMB_X32_Y39_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~33                                                                                                                                                                                                                     ; LCCOMB_X35_Y38_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~34                                                                                                                                                                                                                     ; LCCOMB_X35_Y41_N2   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~35                                                                                                                                                                                                                     ; LCCOMB_X32_Y42_N28  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~36                                                                                                                                                                                                                     ; LCCOMB_X34_Y41_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~37                                                                                                                                                                                                                     ; LCCOMB_X33_Y42_N0   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~38                                                                                                                                                                                                                     ; LCCOMB_X33_Y42_N2   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~39                                                                                                                                                                                                                     ; LCCOMB_X32_Y34_N0   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~40                                                                                                                                                                                                                     ; LCCOMB_X32_Y34_N4   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~41                                                                                                                                                                                                                     ; LCCOMB_X33_Y39_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~42                                                                                                                                                                                                                     ; LCCOMB_X40_Y42_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~43                                                                                                                                                                                                                     ; LCCOMB_X40_Y42_N26  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~7                                                                                                                                                                                                                      ; LCCOMB_X32_Y39_N20  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~8                                                                                                                                                                                                                      ; LCCOMB_X32_Y39_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain:plicDomainWrapper|TLPLIC:plic|always0~9                                                                                                                                                                                                                      ; LCCOMB_X36_Y44_N4   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:rxq|deq_ptr_value[0]~1                                                                                                                                                                                       ; LCCOMB_X63_Y55_N6   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:rxq|enq_ptr_value[0]~0                                                                                                                                                                                       ; LCCOMB_X66_Y55_N28  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~100                                                                                                                                                                         ; LCCOMB_X66_Y55_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~101                                                                                                                                                                         ; LCCOMB_X66_Y55_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~102                                                                                                                                                                         ; LCCOMB_X66_Y55_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~103                                                                                                                                                                         ; LCCOMB_X66_Y55_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~96                                                                                                                                                                          ; LCCOMB_X66_Y55_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~97                                                                                                                                                                          ; LCCOMB_X66_Y55_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~98                                                                                                                                                                          ; LCCOMB_X66_Y55_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~99                                                                                                                                                                          ; LCCOMB_X66_Y55_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:txq|deq_ptr_value[0]~1                                                                                                                                                                                       ; LCCOMB_X62_Y62_N2   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:txq|enq_ptr_value[2]~0                                                                                                                                                                                       ; LCCOMB_X62_Y62_N18  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:txq|ram_combMem_0:ram_ext|Memory~68                                                                                                                                                                          ; LCCOMB_X59_Y61_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:txq|ram_combMem_0:ram_ext|Memory~69                                                                                                                                                                          ; LCCOMB_X59_Y61_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:txq|ram_combMem_0:ram_ext|Memory~70                                                                                                                                                                          ; LCCOMB_X59_Y61_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:txq|ram_combMem_0:ram_ext|Memory~71                                                                                                                                                                          ; LCCOMB_X59_Y61_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:txq|ram_combMem_0:ram_ext|Memory~72                                                                                                                                                                          ; LCCOMB_X59_Y61_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:txq|ram_combMem_0:ram_ext|Memory~73                                                                                                                                                                          ; LCCOMB_X59_Y61_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:txq|ram_combMem_0:ram_ext|Memory~74                                                                                                                                                                          ; LCCOMB_X59_Y61_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|Queue_74:txq|ram_combMem_0:ram_ext|Memory~75                                                                                                                                                                          ; LCCOMB_X59_Y61_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|UARTRx:rxm|_GEN_1                                                                                                                                                                                                     ; LCCOMB_X66_Y57_N8   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|UARTRx:rxm|always0~0                                                                                                                                                                                                  ; LCCOMB_X63_Y55_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|UARTRx:rxm|always0~1                                                                                                                                                                                                  ; LCCOMB_X66_Y57_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|UARTRx:rxm|sample_count~6                                                                                                                                                                                             ; LCCOMB_X63_Y55_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|UARTRx:rxm|state                                                                                                                                                                                                      ; FF_X62_Y55_N25      ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|UARTTx:txm|Equal0~4                                                                                                                                                                                                   ; LCCOMB_X68_Y57_N24  ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|UARTTx:txm|_T_6                                                                                                                                                                                                       ; LCCOMB_X62_Y61_N28  ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|UARTTx:txm|counter[3]~0                                                                                                                                                                                               ; LCCOMB_X62_Y61_N16  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|UARTTx:txm|prescaler[15]~18                                                                                                                                                                                           ; LCCOMB_X62_Y61_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|div[8]~1                                                                                                                                                                                                              ; LCCOMB_X55_Y58_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|ie_rxwm~2                                                                                                                                                                                                             ; LCCOMB_X55_Y58_N14  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|nstop~0                                                                                                                                                                                                               ; LCCOMB_X55_Y58_N16  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|rxwm[2]~0                                                                                                                                                                                                             ; LCCOMB_X55_Y58_N26  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_2:uartClockDomainWrapper|TLUART:uart_0|txwm[0]~0                                                                                                                                                                                                             ; LCCOMB_X55_Y58_N28  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0|comb~1                                                                                                                                                                                                                ; LCCOMB_X60_Y59_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0|comb~4                                                                                                                                                                                                                ; LCCOMB_X53_Y59_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0|comb~5                                                                                                                                                                                                                ; LCCOMB_X53_Y59_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0|dsReg_0[6]~0                                                                                                                                                                                                          ; LCCOMB_X60_Y59_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0|fallIeReg[2]~0                                                                                                                                                                                                        ; LCCOMB_X53_Y59_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0|highIeReg[4]~1                                                                                                                                                                                                        ; LCCOMB_X52_Y59_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0|lowIeReg[6]~0                                                                                                                                                                                                         ; LCCOMB_X54_Y59_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0|passthruHighIeReg[5]~0                                                                                                                                                                                                ; LCCOMB_X60_Y59_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0|passthruLowIeReg[4]~1                                                                                                                                                                                                 ; LCCOMB_X52_Y59_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0|portReg[0]~0                                                                                                                                                                                                          ; LCCOMB_X53_Y59_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0|riseIeReg[3]~0                                                                                                                                                                                                        ; LCCOMB_X53_Y59_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_3:gpioClockDomainWrapper|TLGPIO:gpio_0|xorReg[0]~0                                                                                                                                                                                                           ; LCCOMB_X60_Y59_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|deq_ptr_value[1]~1                                                                                                                                                                           ; LCCOMB_X65_Y57_N22  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|enq_ptr_value[2]~0                                                                                                                                                                           ; LCCOMB_X65_Y57_N16  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~100                                                                                                                                                             ; LCCOMB_X65_Y56_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~101                                                                                                                                                             ; LCCOMB_X65_Y56_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~102                                                                                                                                                             ; LCCOMB_X65_Y56_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~103                                                                                                                                                             ; LCCOMB_X65_Y56_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~96                                                                                                                                                              ; LCCOMB_X65_Y56_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~97                                                                                                                                                              ; LCCOMB_X65_Y56_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~98                                                                                                                                                              ; LCCOMB_X65_Y56_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~99                                                                                                                                                              ; LCCOMB_X65_Y56_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|deq_ptr_value[0]~1                                                                                                                                                                           ; LCCOMB_X63_Y58_N2   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|enq_ptr_value[2]~0                                                                                                                                                                           ; LCCOMB_X63_Y58_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext|Memory~104                                                                                                                                                             ; LCCOMB_X62_Y58_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext|Memory~105                                                                                                                                                             ; LCCOMB_X62_Y58_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext|Memory~106                                                                                                                                                             ; LCCOMB_X62_Y58_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext|Memory~107                                                                                                                                                             ; LCCOMB_X62_Y58_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext|Memory~108                                                                                                                                                             ; LCCOMB_X62_Y58_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext|Memory~109                                                                                                                                                             ; LCCOMB_X62_Y58_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext|Memory~110                                                                                                                                                             ; LCCOMB_X62_Y58_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext|Memory~111                                                                                                                                                             ; LCCOMB_X62_Y58_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIMedia:mac|Mux6~4                                                                                                                                                                                                    ; LCCOMB_X57_Y55_N0   ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIMedia:mac|SPIPhysical:phy|_GEN_4~0                                                                                                                                                                                  ; LCCOMB_X63_Y56_N14  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIMedia:mac|SPIPhysical:phy|always0~2                                                                                                                                                                                 ; LCCOMB_X63_Y56_N28  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIMedia:mac|SPIPhysical:phy|always0~3                                                                                                                                                                                 ; LCCOMB_X63_Y56_N22  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIMedia:mac|SPIPhysical:phy|buffer~8                                                                                                                                                                                  ; LCCOMB_X66_Y59_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIMedia:mac|SPIPhysical:phy|del_cntr[1]~0                                                                                                                                                                             ; LCCOMB_X67_Y59_N24  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIMedia:mac|SPIPhysical:phy|del_cntr_last[1]~0                                                                                                                                                                        ; LCCOMB_X67_Y59_N26  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|SPIMedia:mac|SPIPhysical:phy|scnt[0]~1                                                                                                                                                                                 ; LCCOMB_X63_Y60_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|ctrl_cs_mode[0]~1                                                                                                                                                                                                      ; LCCOMB_X61_Y57_N8   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|ctrl_dla_cssck[5]~0                                                                                                                                                                                                    ; LCCOMB_X59_Y56_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|ctrl_dla_intercs[1]~0                                                                                                                                                                                                  ; LCCOMB_X58_Y57_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|ctrl_dla_interxfr[6]~0                                                                                                                                                                                                 ; LCCOMB_X56_Y55_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|ctrl_dla_sckcs[6]~0                                                                                                                                                                                                    ; LCCOMB_X59_Y56_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|ctrl_extradel_coarse[8]~1                                                                                                                                                                                              ; LCCOMB_X59_Y57_N18  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|ctrl_fmt_iodir~0                                                                                                                                                                                                       ; LCCOMB_X61_Y58_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|ctrl_fmt_len[0]~0                                                                                                                                                                                                      ; LCCOMB_X61_Y55_N28  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|ctrl_sampledel_sd[0]~0                                                                                                                                                                                                 ; LCCOMB_X59_Y57_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|ctrl_sck_div[9]~0                                                                                                                                                                                                      ; LCCOMB_X59_Y57_N14  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|ctrl_sck_pol~0                                                                                                                                                                                                         ; LCCOMB_X59_Y57_N30  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|ctrl_wm_rx[0]~0                                                                                                                                                                                                        ; LCCOMB_X59_Y57_N20  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|ctrl_wm_tx[2]~0                                                                                                                                                                                                        ; LCCOMB_X61_Y57_N14  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper_1|TLSPI:spi_0|ie_txwm~1                                                                                                                                                                                                              ; LCCOMB_X54_Y57_N28  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|deq_ptr_value[1]~1                                                                                                                                                                             ; LCCOMB_X58_Y50_N8   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|enq_ptr_value[2]~0                                                                                                                                                                             ; LCCOMB_X58_Y50_N30  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~100                                                                                                                                                               ; LCCOMB_X58_Y52_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~101                                                                                                                                                               ; LCCOMB_X58_Y52_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~102                                                                                                                                                               ; LCCOMB_X58_Y52_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~103                                                                                                                                                               ; LCCOMB_X58_Y52_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~96                                                                                                                                                                ; LCCOMB_X58_Y52_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~97                                                                                                                                                                ; LCCOMB_X58_Y52_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~98                                                                                                                                                                ; LCCOMB_X58_Y52_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:rxq|ram_combMem_0:ram_ext|Memory~99                                                                                                                                                                ; LCCOMB_X58_Y52_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|deq_ptr_value[0]~1                                                                                                                                                                             ; LCCOMB_X59_Y51_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|enq_ptr_value[1]~0                                                                                                                                                                             ; LCCOMB_X53_Y58_N10  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext|Memory~100                                                                                                                                                               ; LCCOMB_X60_Y58_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext|Memory~101                                                                                                                                                               ; LCCOMB_X60_Y58_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext|Memory~94                                                                                                                                                                ; LCCOMB_X60_Y58_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext|Memory~95                                                                                                                                                                ; LCCOMB_X60_Y58_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext|Memory~96                                                                                                                                                                ; LCCOMB_X60_Y58_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext|Memory~97                                                                                                                                                                ; LCCOMB_X60_Y58_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext|Memory~98                                                                                                                                                                ; LCCOMB_X60_Y58_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIFIFO:fifo|Queue_74:txq|ram_combMem_0:ram_ext|Memory~99                                                                                                                                                                ; LCCOMB_X60_Y58_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIMedia:mac|Mux5~6                                                                                                                                                                                                      ; LCCOMB_X62_Y55_N20  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIMedia:mac|SPIPhysical:phy|_GEN_3~2                                                                                                                                                                                    ; LCCOMB_X60_Y52_N22  ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIMedia:mac|SPIPhysical:phy|_GEN_4                                                                                                                                                                                      ; LCCOMB_X60_Y52_N18  ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIMedia:mac|SPIPhysical:phy|always0~3                                                                                                                                                                                   ; LCCOMB_X60_Y52_N20  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIMedia:mac|SPIPhysical:phy|always0~7                                                                                                                                                                                   ; LCCOMB_X62_Y54_N16  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIMedia:mac|SPIPhysical:phy|del_cntr[11]~0                                                                                                                                                                              ; LCCOMB_X58_Y49_N30  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIMedia:mac|SPIPhysical:phy|del_cntr_last[7]~0                                                                                                                                                                          ; LCCOMB_X59_Y51_N28  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|SPIMedia:mac|SPIPhysical:phy|scnt[0]~2                                                                                                                                                                                   ; LCCOMB_X60_Y50_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|ctrl_cs_mode[1]~0                                                                                                                                                                                                        ; LCCOMB_X57_Y54_N12  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|ctrl_dla_cssck[4]~1                                                                                                                                                                                                      ; LCCOMB_X58_Y54_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|ctrl_dla_intercs[1]~1                                                                                                                                                                                                    ; LCCOMB_X57_Y54_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|ctrl_dla_interxfr[4]~1                                                                                                                                                                                                   ; LCCOMB_X57_Y54_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|ctrl_dla_sckcs[4]~1                                                                                                                                                                                                      ; LCCOMB_X58_Y54_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|ctrl_extradel_coarse[3]~1                                                                                                                                                                                                ; LCCOMB_X58_Y54_N8   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|ctrl_fmt_len[3]~1                                                                                                                                                                                                        ; LCCOMB_X58_Y54_N26  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|ctrl_fmt_proto[0]~0                                                                                                                                                                                                      ; LCCOMB_X58_Y54_N20  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|ctrl_sampledel_sd[4]~0                                                                                                                                                                                                   ; LCCOMB_X58_Y54_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|ctrl_sck_div[8]~0                                                                                                                                                                                                        ; LCCOMB_X58_Y54_N30  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|ctrl_sck_pha~0                                                                                                                                                                                                           ; LCCOMB_X57_Y54_N28  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|ctrl_wm_rx[1]~0                                                                                                                                                                                                          ; LCCOMB_X58_Y53_N26  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|ctrl_wm_tx[3]~0                                                                                                                                                                                                          ; LCCOMB_X58_Y54_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_4:spiClockDomainWrapper|TLSPI:spi_0|ie_txwm~1                                                                                                                                                                                                                ; LCCOMB_X58_Y54_N22  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_6:prci_ctrl_domain|ClockGroupResetSynchronizer:resetSynchronizer|ResetCatchAndSync_d3:x1_member_allClocks_uncore_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0 ; FF_X32_Y44_N31      ; 3445    ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_6:prci_ctrl_domain|TLXbar_16:xbar|readys_mask[1]~1                                                                                                                                                                                                           ; LCCOMB_X32_Y44_N10  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker:TLBroadcastTracker|Queue_17:o_data|deq_ptr_value[2]~0                                                                                                                                ; LCCOMB_X63_Y45_N26  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker:TLBroadcastTracker|Queue_17:o_data|enq_ptr_value[1]~0                                                                                                                                ; LCCOMB_X65_Y44_N18  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker:TLBroadcastTracker|_T_1                                                                                                                                                              ; LCCOMB_X65_Y44_N6   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker:TLBroadcastTracker|address[10]~24                                                                                                                                                    ; LCCOMB_X65_Y44_N30  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_1:TLBroadcastTracker_1|Queue_17:o_data|deq_ptr_value[0]~1                                                                                                                            ; LCCOMB_X62_Y46_N14  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_1:TLBroadcastTracker_1|Queue_17:o_data|enq_ptr_value[0]~0                                                                                                                            ; LCCOMB_X62_Y46_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_1:TLBroadcastTracker_1|_T_1                                                                                                                                                          ; LCCOMB_X61_Y44_N2   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_1:TLBroadcastTracker_1|address[20]~0                                                                                                                                                 ; LCCOMB_X68_Y44_N20  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_2:TLBroadcastTracker_2|Queue_17:o_data|deq_ptr_value[1]~1                                                                                                                            ; LCCOMB_X62_Y43_N4   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_2:TLBroadcastTracker_2|Queue_17:o_data|enq_ptr_value[0]~0                                                                                                                            ; LCCOMB_X63_Y44_N2   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_2:TLBroadcastTracker_2|_T_1                                                                                                                                                          ; LCCOMB_X63_Y44_N22  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_2:TLBroadcastTracker_2|address[7]~1                                                                                                                                                  ; LCCOMB_X66_Y44_N4   ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_3:TLBroadcastTracker_3|Queue_17:o_data|deq_ptr_value[0]~1                                                                                                                            ; LCCOMB_X63_Y45_N18  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_3:TLBroadcastTracker_3|Queue_17:o_data|enq_ptr_value[2]~0                                                                                                                            ; LCCOMB_X63_Y45_N16  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_3:TLBroadcastTracker_3|_T_1                                                                                                                                                          ; LCCOMB_X66_Y44_N24  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|TLBroadcastTracker_3:TLBroadcastTracker_3|address[11]~0                                                                                                                                                 ; LCCOMB_X66_Y44_N0   ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|CoherenceManagerWrapper:subsystem_l2_wrapper|TLBroadcast:broadcast_1|counter[2]~1                                                                                                                                                                                            ; LCCOMB_X54_Y43_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureChain:tapIO_idcodeChain|regs_5~0                                                                                                                                                                                                         ; LCCOMB_X63_Y21_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain:dtmInfoChain|regs_19~0                                                                                                                                                                                                       ; LCCOMB_X65_Y21_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|CaptureUpdateChain_1:dmiAccessChain|regs_19~1                                                                                                                                                                                                   ; LCCOMB_X63_Y21_N16  ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|CaptureUpdateChain_2:irChain|regs_1~0                                                                                                                                                                ; LCCOMB_X66_Y21_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|JtagTapController:tapIO_controllerInternal|activeInstruction[1]~1                                                                                                                                                                               ; LCCOMB_X66_Y21_N16  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|comb~5                                                                                                                                                                                                                                          ; LCCOMB_X62_Y21_N22  ; 59      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|DebugTransportModuleJTAG:dtm|dmiReqValidReg~2                                                                                                                                                                                                                                ; LCCOMB_X62_Y21_N16  ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLAtomicAutomata:atomics|_GEN_8~3                                                                                                                                                                                                                ; LCCOMB_X47_Y54_N18  ; 103     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLAtomicAutomata:atomics|always0~8                                                                                                                                                                                                               ; LCCOMB_X52_Y57_N14  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer_1|Queue:x1_a_q|ram_combMem_13:ram_ext|Memory~242                                                                                                                                                                                 ; LCCOMB_X46_Y51_N12  ; 101     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer_1|Queue:x1_a_q|ram_combMem_13:ram_ext|Memory~243                                                                                                                                                                                 ; LCCOMB_X46_Y51_N2   ; 101     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext|Memory~146                                                                                                                                                                        ; LCCOMB_X49_Y53_N14  ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext|Memory~147                                                                                                                                                                        ; LCCOMB_X49_Y53_N8   ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer|Queue:x1_a_q|ram_combMem_13:ram_ext|Memory~218                                                                                                                                                                                   ; LCCOMB_X53_Y56_N0   ; 95      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer|Queue:x1_a_q|ram_combMem_13:ram_ext|Memory~219                                                                                                                                                                                   ; LCCOMB_X53_Y56_N10  ; 95      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext|Memory~213                                                                                                                                                                          ; LCCOMB_X53_Y58_N24  ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLBuffer:buffer|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext|Memory~214                                                                                                                                                                          ; LCCOMB_X53_Y58_N22  ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_gpio_0|TLFragmenter_2:fragmenter|Repeater_2:repeater|_T_1~1                                                                                                                                     ; LCCOMB_X48_Y59_N20  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_gpio_0|TLFragmenter_2:fragmenter|_GEN_1~0                                                                                                                                                       ; LCCOMB_X47_Y60_N20  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_gpio_0|TLFragmenter_2:fragmenter|gennum[2]~1                                                                                                                                                    ; LCCOMB_X47_Y60_N4   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_spi_0|TLFragmenter_2:fragmenter|Repeater_2:repeater|_T_1~1                                                                                                                                      ; LCCOMB_X48_Y61_N28  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_spi_0|TLFragmenter_2:fragmenter|_GEN_1                                                                                                                                                          ; LCCOMB_X48_Y61_N22  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_spi_0|TLFragmenter_2:fragmenter|gennum[1]~1                                                                                                                                                     ; LCCOMB_X48_Y61_N14  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_spi_1|TLFragmenter_2:fragmenter|Repeater_2:repeater|_T_1~1                                                                                                                                      ; LCCOMB_X49_Y58_N20  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_spi_1|TLFragmenter_2:fragmenter|_GEN_1                                                                                                                                                          ; LCCOMB_X49_Y62_N16  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_spi_1|TLFragmenter_2:fragmenter|gennum[1]~1                                                                                                                                                     ; LCCOMB_X49_Y62_N2   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_uart_0|TLFragmenter_2:fragmenter|Repeater_2:repeater|_T_1~1                                                                                                                                     ; LCCOMB_X49_Y58_N30  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_uart_0|TLFragmenter_2:fragmenter|_GEN_1                                                                                                                                                         ; LCCOMB_X48_Y62_N28  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_10:coupler_to_device_named_uart_0|TLFragmenter_2:fragmenter|gennum[0]~1                                                                                                                                                    ; LCCOMB_X48_Y62_N4   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_8:coupler_to_bootaddressreg|TLFragmenter_1:fragmenter|Repeater_1:repeater|_T_1~1                                                                                                                                           ; LCCOMB_X47_Y57_N16  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_8:coupler_to_bootaddressreg|TLFragmenter_1:fragmenter|_GEN_1~2                                                                                                                                                             ; LCCOMB_X48_Y58_N0   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_8:coupler_to_bootaddressreg|TLFragmenter_1:fragmenter|gennum[1]~1                                                                                                                                                          ; LCCOMB_X48_Y58_N28  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_9:coupler_to_subsystem_pbusscratchpad10|TLFragmenter_2:fragmenter|Repeater_2:repeater|_T_1~0                                                                                                                               ; LCCOMB_X50_Y60_N0   ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_9:coupler_to_subsystem_pbusscratchpad10|TLFragmenter_2:fragmenter|Repeater_2:repeater|full                                                                                                                                 ; FF_X50_Y60_N27      ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_9:coupler_to_subsystem_pbusscratchpad10|TLFragmenter_2:fragmenter|_GEN_1                                                                                                                                                   ; LCCOMB_X53_Y60_N8   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_9:coupler_to_subsystem_pbusscratchpad10|TLFragmenter_2:fragmenter|acknum[0]~3                                                                                                                                              ; LCCOMB_X53_Y60_N2   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLInterconnectCoupler_9:coupler_to_subsystem_pbusscratchpad10|TLFragmenter_2:fragmenter|gennum[0]~1                                                                                                                                              ; LCCOMB_X54_Y60_N0   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|TLXbar_2:out_xbar|readys_mask[0]~1                                                                                                                                                                                                               ; LCCOMB_X49_Y60_N2   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|bootAddrReg[18]~2                                                                                                                                                                                                                                ; LCCOMB_X54_Y56_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|bootAddrReg[25]~4                                                                                                                                                                                                                                ; LCCOMB_X54_Y57_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|bootAddrReg[32]~5                                                                                                                                                                                                                                ; LCCOMB_X52_Y57_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|bootAddrReg[47]~17                                                                                                                                                                                                                               ; LCCOMB_X52_Y57_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|bootAddrReg[49]~15                                                                                                                                                                                                                               ; LCCOMB_X54_Y57_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|bootAddrReg[57]~14                                                                                                                                                                                                                               ; LCCOMB_X52_Y57_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|bootAddrReg[7]~1                                                                                                                                                                                                                                 ; LCCOMB_X53_Y56_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus:subsystem_pbus|bootAddrReg[8]~0                                                                                                                                                                                                                                 ; LCCOMB_X54_Y57_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|ErrorDeviceWrapper:wrapped_error_device|TLBuffer_6:buffer|Queue_11:bundleIn_0_d_q|ram_combMem_5:ram_ext|Memory~27                                                                                                                              ; LCCOMB_X49_Y43_N18  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|ErrorDeviceWrapper:wrapped_error_device|TLBuffer_6:buffer|Queue_11:bundleIn_0_d_q|ram_combMem_5:ram_ext|Memory~28                                                                                                                              ; LCCOMB_X49_Y43_N28  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|ErrorDeviceWrapper:wrapped_error_device|TLBuffer_6:buffer|Queue_13:x1_a_q|do_deq~0                                                                                                                                                             ; LCCOMB_X52_Y44_N26  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|ErrorDeviceWrapper:wrapped_error_device|TLBuffer_6:buffer|Queue_13:x1_a_q|ram_combMem_9:ram_ext|Memory~26                                                                                                                                      ; LCCOMB_X52_Y44_N4   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|ErrorDeviceWrapper:wrapped_error_device|TLBuffer_6:buffer|Queue_13:x1_a_q|ram_combMem_9:ram_ext|Memory~27                                                                                                                                      ; LCCOMB_X53_Y44_N18  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|ErrorDeviceWrapper:wrapped_error_device|TLError:error|a_last_counter[8]~2                                                                                                                                                                      ; LCCOMB_X46_Y43_N20  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|ErrorDeviceWrapper:wrapped_error_device|TLError:error|counter[8]~1                                                                                                                                                                             ; LCCOMB_X49_Y43_N8   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLAtomicAutomata_1:atomics|Equal11~2                                                                                                                                                                                                           ; LCCOMB_X53_Y38_N24  ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLAtomicAutomata_1:atomics|_GEN_12~1                                                                                                                                                                                                           ; LCCOMB_X58_Y41_N10  ; 118     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLAtomicAutomata_1:atomics|always0~4                                                                                                                                                                                                           ; LCCOMB_X53_Y38_N12  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLAtomicAutomata_1:atomics|d_first_counter[0]~8                                                                                                                                                                                                ; LCCOMB_X53_Y38_N30  ; 1       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLAtomicAutomata_1:atomics|d_first_counter[0]~9                                                                                                                                                                                                ; LCCOMB_X53_Y38_N4   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLBuffer_5:buffer|Queue_10:x1_a_q|ram_combMem_14:ram_ext|Memory~328                                                                                                                                                                            ; LCCOMB_X58_Y41_N6   ; 116     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLBuffer_5:buffer|Queue_10:x1_a_q|ram_combMem_14:ram_ext|Memory~329                                                                                                                                                                            ; LCCOMB_X58_Y41_N28  ; 116     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLBuffer_5:buffer|Queue_11:bundleIn_0_d_q|ram_combMem_5:ram_ext|Memory~221                                                                                                                                                                     ; LCCOMB_X50_Y38_N16  ; 76      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLBuffer_5:buffer|Queue_11:bundleIn_0_d_q|ram_combMem_5:ram_ext|Memory~222                                                                                                                                                                     ; LCCOMB_X50_Y38_N2   ; 76      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_16:coupler_to_plic|TLFragmenter_7:fragmenter|Repeater_7:repeater|_T_1~1                                                                                                                                                  ; LCCOMB_X53_Y41_N0   ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_16:coupler_to_plic|TLFragmenter_7:fragmenter|Repeater_7:repeater|full                                                                                                                                                    ; FF_X53_Y41_N31      ; 45      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_16:coupler_to_plic|TLFragmenter_7:fragmenter|_GEN_1                                                                                                                                                                      ; LCCOMB_X47_Y44_N16  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_16:coupler_to_plic|TLFragmenter_7:fragmenter|acknum[0]~3                                                                                                                                                                 ; LCCOMB_X47_Y44_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_16:coupler_to_plic|TLFragmenter_7:fragmenter|gennum[1]~1                                                                                                                                                                 ; LCCOMB_X49_Y41_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_17:coupler_to_clint|TLFragmenter_8:fragmenter|Repeater_8:repeater|_T_1~1                                                                                                                                                 ; LCCOMB_X50_Y37_N20  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_17:coupler_to_clint|TLFragmenter_8:fragmenter|_GEN_1~2                                                                                                                                                                   ; LCCOMB_X48_Y34_N12  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_17:coupler_to_clint|TLFragmenter_8:fragmenter|gennum[1]~1                                                                                                                                                                ; LCCOMB_X48_Y34_N2   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_19:coupler_to_debug|TLFragmenter_9:fragmenter|Repeater_9:repeater|_T_1~0                                                                                                                                                 ; LCCOMB_X52_Y42_N20  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_19:coupler_to_debug|TLFragmenter_9:fragmenter|_GEN_1~0                                                                                                                                                                   ; LCCOMB_X52_Y42_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_19:coupler_to_debug|TLFragmenter_9:fragmenter|gennum[0]~1                                                                                                                                                                ; LCCOMB_X52_Y42_N28  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_23:coupler_to_bootrom|TLFragmenter_10:fragmenter|Repeater_10:repeater|_T_1~0                                                                                                                                             ; LCCOMB_X47_Y30_N22  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_23:coupler_to_bootrom|TLFragmenter_10:fragmenter|_GEN_1~0                                                                                                                                                                ; LCCOMB_X48_Y30_N2   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_23:coupler_to_bootrom|TLFragmenter_10:fragmenter|gennum[1]~1                                                                                                                                                             ; LCCOMB_X48_Y30_N10  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_24:coupler_to_prci_ctrl|TLBuffer_8:buffer|Queue_15:x1_a_q|ram_combMem_11:ram_ext|Memory~51                                                                                                                               ; LCCOMB_X41_Y45_N12  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_24:coupler_to_prci_ctrl|TLBuffer_8:buffer|Queue_15:x1_a_q|ram_combMem_11:ram_ext|Memory~52                                                                                                                               ; LCCOMB_X41_Y45_N6   ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_24:coupler_to_prci_ctrl|TLBuffer_8:buffer|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext|Memory~20                                                                                                                         ; LCCOMB_X41_Y41_N8   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_24:coupler_to_prci_ctrl|TLBuffer_8:buffer|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext|Memory~21                                                                                                                         ; LCCOMB_X33_Y44_N0   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_24:coupler_to_prci_ctrl|TLFragmenter_11:fragmenter|Repeater_11:repeater|_T_1~0                                                                                                                                           ; LCCOMB_X32_Y45_N12  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_24:coupler_to_prci_ctrl|TLFragmenter_11:fragmenter|_GEN_3                                                                                                                                                                ; LCCOMB_X30_Y44_N10  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_24:coupler_to_prci_ctrl|TLFragmenter_11:fragmenter|acknum[0]~2                                                                                                                                                           ; LCCOMB_X31_Y44_N12  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_24:coupler_to_prci_ctrl|TLFragmenter_11:fragmenter|gennum[2]~1                                                                                                                                                           ; LCCOMB_X33_Y45_N10  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLXbar_5:out_xbar|readys_mask[4]~6                                                                                                                                                                                                             ; LCCOMB_X50_Y42_N2   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ResetCatchAndSync_d3:subsystem_fbus_outer_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0                                                                                        ; FF_X68_Y49_N3       ; 24      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLInterconnectCoupler_7:coupler_to_subsystem_sbusscratchpad00|TLFragmenter:fragmenter|Repeater:repeater|_T_1                                                                                                                                        ; LCCOMB_X69_Y39_N6   ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLInterconnectCoupler_7:coupler_to_subsystem_sbusscratchpad00|TLFragmenter:fragmenter|_GEN_1~0                                                                                                                                                      ; LCCOMB_X67_Y39_N0   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLInterconnectCoupler_7:coupler_to_subsystem_sbusscratchpad00|TLFragmenter:fragmenter|acknum[0]~3                                                                                                                                                   ; LCCOMB_X68_Y42_N16  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLInterconnectCoupler_7:coupler_to_subsystem_sbusscratchpad00|TLFragmenter:fragmenter|gennum[0]~1                                                                                                                                                   ; LCCOMB_X69_Y39_N24  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLXbar:system_bus_xbar|readys_mask[3]~4                                                                                                                                                                                                             ; LCCOMB_X70_Y40_N6   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLXbar:system_bus_xbar|readys_mask_1[1]~1                                                                                                                                                                                                           ; LCCOMB_X69_Y41_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLXbar:system_bus_xbar|readys_mask_2[4]~2                                                                                                                                                                                                           ; LCCOMB_X72_Y38_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLXbar:system_bus_xbar|readys_mask_3[1]~1                                                                                                                                                                                                           ; LCCOMB_X54_Y40_N20  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLXbar:system_bus_xbar|readys_mask_4[0]~2                                                                                                                                                                                                           ; LCCOMB_X70_Y39_N20  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLXbar:system_bus_xbar|readys_mask_5[2]~2                                                                                                                                                                                                           ; LCCOMB_X58_Y43_N18  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLXbar:system_bus_xbar|readys_mask_6[0]~2                                                                                                                                                                                                           ; LCCOMB_X55_Y42_N6   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLXbar:system_bus_xbar|readys_mask_7[2]~2                                                                                                                                                                                                           ; LCCOMB_X70_Y43_N28  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLBuffer_2:subsystem_fbus_buffer|Queue_5:bundleIn_0_d_q|ram_combMem_5:ram_ext|Memory~12                                                                                                                                                                                      ; LCCOMB_X54_Y45_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLBuffer_2:subsystem_fbus_buffer|Queue_5:bundleIn_0_d_q|ram_combMem_5:ram_ext|Memory~13                                                                                                                                                                                      ; LCCOMB_X54_Y45_N4   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLBuffer_3:subsystem_fbus_buffer_1|Queue_6:x1_a_q|ram_combMem_15:ram_ext|Memory~8                                                                                                                                                                                            ; LCCOMB_X61_Y45_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLBuffer_3:subsystem_fbus_buffer_1|Queue_6:x1_a_q|ram_combMem_15:ram_ext|Memory~9                                                                                                                                                                                            ; LCCOMB_X61_Y45_N16  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|comb~0                                                                                                                                                         ; LCCOMB_X58_Y18_N28  ; 18      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncQueueSink_4:dmactive_synced_dmInner_io_innerCtrl_sink|valid                                                                                                                                                          ; LCCOMB_X57_Y18_N0   ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncResetSynchronizerShiftReg_w1_d3_i0:dmactive_synced_dmactive_synced_dmactiveSync|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0                                                                    ; FF_X56_Y21_N29      ; 863     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLAsyncCrossingSink:dmiXing|AsyncQueueSink_3:x1_a_sink|valid                                                                                                                                                              ; LCCOMB_X59_Y18_N10  ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLAsyncCrossingSink:dmiXing|AsyncQueueSource_4:bundleIn_0_d_source|mem_0_data[16]~27                                                                                                                                      ; LCCOMB_X55_Y24_N30  ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|ABSTRACTAUTOReg_autoexecprogbuf[7]~0                                                                                                                                                           ; LCCOMB_X57_Y21_N6   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|COMMANDRdData_control[16]~27                                                                                                                                                                   ; LCCOMB_X57_Y20_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|Equal10~1                                                                                                                                                                                      ; LCCOMB_X55_Y24_N16  ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_0[2]~2                                                                                                                                                                         ; LCCOMB_X62_Y25_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_10[2]~1                                                                                                                                                                        ; LCCOMB_X57_Y25_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_11[1]~1                                                                                                                                                                        ; LCCOMB_X57_Y25_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_12[1]~2                                                                                                                                                                        ; LCCOMB_X57_Y23_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_13[4]~1                                                                                                                                                                        ; LCCOMB_X52_Y20_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_14[7]~1                                                                                                                                                                        ; LCCOMB_X56_Y21_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_15[5]~1                                                                                                                                                                        ; LCCOMB_X57_Y23_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_16[7]~1                                                                                                                                                                        ; LCCOMB_X59_Y24_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_17[3]~1                                                                                                                                                                        ; LCCOMB_X55_Y21_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_18[6]~1                                                                                                                                                                        ; LCCOMB_X60_Y24_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_19[3]~1                                                                                                                                                                        ; LCCOMB_X60_Y24_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_1[1]~1                                                                                                                                                                         ; LCCOMB_X53_Y24_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_20[7]~2                                                                                                                                                                        ; LCCOMB_X60_Y25_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_21[3]~1                                                                                                                                                                        ; LCCOMB_X60_Y25_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_22[1]~1                                                                                                                                                                        ; LCCOMB_X60_Y25_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_23[0]~1                                                                                                                                                                        ; LCCOMB_X60_Y25_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_24[5]~2                                                                                                                                                                        ; LCCOMB_X56_Y26_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_25[4]~1                                                                                                                                                                        ; LCCOMB_X50_Y21_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_26[3]~1                                                                                                                                                                        ; LCCOMB_X52_Y27_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_27[6]~1                                                                                                                                                                        ; LCCOMB_X59_Y26_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_28[5]~2                                                                                                                                                                        ; LCCOMB_X62_Y24_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_29[6]~1                                                                                                                                                                        ; LCCOMB_X55_Y20_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_2[1]~1                                                                                                                                                                         ; LCCOMB_X53_Y24_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_30[2]~1                                                                                                                                                                        ; LCCOMB_X57_Y27_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_31[2]~1                                                                                                                                                                        ; LCCOMB_X57_Y27_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_3[7]~1                                                                                                                                                                         ; LCCOMB_X62_Y25_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_4[3]~2                                                                                                                                                                         ; LCCOMB_X54_Y23_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_5[0]~1                                                                                                                                                                         ; LCCOMB_X54_Y20_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_6[2]~1                                                                                                                                                                         ; LCCOMB_X54_Y20_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_7[0]~1                                                                                                                                                                         ; LCCOMB_X59_Y28_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_8[5]~2                                                                                                                                                                         ; LCCOMB_X57_Y25_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|abstractDataMem_9[4]~1                                                                                                                                                                         ; LCCOMB_X54_Y22_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|always0~0                                                                                                                                                                                      ; LCCOMB_X59_Y18_N14  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|ctrlStateReg[1]~4                                                                                                                                                                              ; LCCOMB_X56_Y20_N18  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_0[0]~2                                                                                                                                                                        ; LCCOMB_X52_Y25_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_10[3]~1                                                                                                                                                                       ; LCCOMB_X48_Y26_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_11[0]~1                                                                                                                                                                       ; LCCOMB_X63_Y26_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_12[5]~2                                                                                                                                                                       ; LCCOMB_X48_Y26_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_13[6]~1                                                                                                                                                                       ; LCCOMB_X48_Y26_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_14[7]~1                                                                                                                                                                       ; LCCOMB_X48_Y26_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_15[2]~1                                                                                                                                                                       ; LCCOMB_X48_Y26_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_16[7]~2                                                                                                                                                                       ; LCCOMB_X62_Y25_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_17[5]~1                                                                                                                                                                       ; LCCOMB_X54_Y22_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_18[7]~1                                                                                                                                                                       ; LCCOMB_X46_Y24_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_19[7]~1                                                                                                                                                                       ; LCCOMB_X62_Y25_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_1[5]~1                                                                                                                                                                        ; LCCOMB_X53_Y22_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_20[5]~2                                                                                                                                                                       ; LCCOMB_X49_Y26_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_21[3]~1                                                                                                                                                                       ; LCCOMB_X54_Y22_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_22[3]~1                                                                                                                                                                       ; LCCOMB_X49_Y26_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_23[6]~1                                                                                                                                                                       ; LCCOMB_X57_Y29_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_24[0]~2                                                                                                                                                                       ; LCCOMB_X53_Y27_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_25[3]~1                                                                                                                                                                       ; LCCOMB_X46_Y25_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_26[4]~1                                                                                                                                                                       ; LCCOMB_X46_Y25_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_27[1]~1                                                                                                                                                                       ; LCCOMB_X53_Y27_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_28[3]~2                                                                                                                                                                       ; LCCOMB_X57_Y23_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_29[5]~1                                                                                                                                                                       ; LCCOMB_X48_Y23_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_2[3]~1                                                                                                                                                                        ; LCCOMB_X49_Y26_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_30[6]~1                                                                                                                                                                       ; LCCOMB_X46_Y28_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_31[0]~1                                                                                                                                                                       ; LCCOMB_X60_Y29_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_32[1]~2                                                                                                                                                                       ; LCCOMB_X49_Y25_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_33[3]~1                                                                                                                                                                       ; LCCOMB_X53_Y24_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_34[2]~1                                                                                                                                                                       ; LCCOMB_X48_Y26_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_35[0]~1                                                                                                                                                                       ; LCCOMB_X62_Y26_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_36[2]~2                                                                                                                                                                       ; LCCOMB_X48_Y24_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_37[7]~1                                                                                                                                                                       ; LCCOMB_X48_Y23_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_38[7]~1                                                                                                                                                                       ; LCCOMB_X48_Y29_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_39[7]~1                                                                                                                                                                       ; LCCOMB_X60_Y29_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_3[5]~1                                                                                                                                                                        ; LCCOMB_X49_Y26_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_40[4]~2                                                                                                                                                                       ; LCCOMB_X53_Y27_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_41[4]~1                                                                                                                                                                       ; LCCOMB_X49_Y28_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_42[4]~1                                                                                                                                                                       ; LCCOMB_X49_Y28_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_43[2]~1                                                                                                                                                                       ; LCCOMB_X53_Y27_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_44[5]~2                                                                                                                                                                       ; LCCOMB_X48_Y26_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_45[2]~1                                                                                                                                                                       ; LCCOMB_X48_Y26_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_46[6]~1                                                                                                                                                                       ; LCCOMB_X49_Y28_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_47[0]~1                                                                                                                                                                       ; LCCOMB_X49_Y28_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_48[7]~2                                                                                                                                                                       ; LCCOMB_X53_Y27_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_49[0]~1                                                                                                                                                                       ; LCCOMB_X53_Y22_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_4[0]~2                                                                                                                                                                        ; LCCOMB_X58_Y23_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_50[6]~1                                                                                                                                                                       ; LCCOMB_X52_Y29_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_51[0]~1                                                                                                                                                                       ; LCCOMB_X53_Y27_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_52[0]~2                                                                                                                                                                       ; LCCOMB_X54_Y23_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_53[5]~1                                                                                                                                                                       ; LCCOMB_X48_Y23_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_54[7]~1                                                                                                                                                                       ; LCCOMB_X48_Y29_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_55[6]~1                                                                                                                                                                       ; LCCOMB_X57_Y29_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_56[3]~2                                                                                                                                                                       ; LCCOMB_X56_Y26_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_57[6]~1                                                                                                                                                                       ; LCCOMB_X48_Y24_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_58[5]~1                                                                                                                                                                       ; LCCOMB_X48_Y27_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_59[6]~1                                                                                                                                                                       ; LCCOMB_X62_Y26_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_5[7]~1                                                                                                                                                                        ; LCCOMB_X53_Y27_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_60[0]~2                                                                                                                                                                       ; LCCOMB_X48_Y24_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_61[4]~1                                                                                                                                                                       ; LCCOMB_X48_Y24_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_62[0]~1                                                                                                                                                                       ; LCCOMB_X48_Y24_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_63[3]~1                                                                                                                                                                       ; LCCOMB_X63_Y24_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_6[6]~1                                                                                                                                                                        ; LCCOMB_X47_Y29_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_7[2]~1                                                                                                                                                                        ; LCCOMB_X63_Y28_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_8[5]~2                                                                                                                                                                        ; LCCOMB_X48_Y26_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|programBufferMem_9[0]~1                                                                                                                                                                        ; LCCOMB_X48_Y26_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|TLDebugModuleInner:dmInner|selectedHartReg[0]~1                                                                                                                                                                           ; LCCOMB_X57_Y19_N10  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|AsyncQueueSource_3:io_innerCtrl_source|_T~0                                                                                                                                                                               ; LCCOMB_X61_Y19_N30  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSink_2:bundleIn_0_d_sink|valid                                                                                                                                                    ; LCCOMB_X59_Y18_N28  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLAsyncCrossingSource:asource|AsyncQueueSource_2:x1_a_source|_T~0                                                                                                                                                         ; LCCOMB_X60_Y18_N2   ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|DMCONTROLReg_dmactive                                                                                                                                                                          ; FF_X61_Y19_N5       ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|DMCONTROLReg_haltreq~0                                                                                                                                                                         ; LCCOMB_X62_Y19_N4   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLXbar_15:dmiXbar|readys_mask[0]~3                                                                                                                                                                                        ; LCCOMB_X62_Y18_N22  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLInterconnectCoupler_14:subsystem_fbus_coupler_from_port_named_serial_tl_ctrl|TLBuffer_2:buffer|Queue_5:bundleIn_0_d_q|ram_combMem_5:ram_ext|Memory~10                                                                                                                      ; LCCOMB_X54_Y45_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLInterconnectCoupler_14:subsystem_fbus_coupler_from_port_named_serial_tl_ctrl|TLBuffer_2:buffer|Queue_5:bundleIn_0_d_q|ram_combMem_5:ram_ext|Memory~9                                                                                                                       ; LCCOMB_X54_Y45_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|a_fire~0                                                                                                                                                                                                                                                           ; LCCOMB_X68_Y42_N10  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_0|wren~6                                                                                                                                                                                                               ; LCCOMB_X65_Y40_N30  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_1|wren~6                                                                                                                                                                                                               ; LCCOMB_X65_Y40_N8   ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_2|wren~6                                                                                                                                                                                                               ; LCCOMB_X62_Y39_N22  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_3|wren~6                                                                                                                                                                                                               ; LCCOMB_X65_Y39_N30  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_4|wren~6                                                                                                                                                                                                               ; LCCOMB_X66_Y39_N30  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_5|wren~6                                                                                                                                                                                                               ; LCCOMB_X66_Y39_N12  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_6|wren~6                                                                                                                                                                                                               ; LCCOMB_X68_Y42_N22  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_7|wren~6                                                                                                                                                                                                               ; LCCOMB_X62_Y40_N10  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|a_fire~0                                                                                                                                                                                                                                                       ; LCCOMB_X50_Y60_N16  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|comb~0                                                                                                                                                                                                                                               ; LCCOMB_X50_Y60_N22  ; 1072    ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[0][29]~5                                                                                                                                                                                                                         ; LCCOMB_X58_Y66_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[10][2]~15                                                                                                                                                                                                                        ; LCCOMB_X56_Y66_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[11][11]~7                                                                                                                                                                                                                        ; LCCOMB_X59_Y66_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[12][27]~16                                                                                                                                                                                                                       ; LCCOMB_X59_Y66_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[13][13]~8                                                                                                                                                                                                                        ; LCCOMB_X58_Y66_N16  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[14][30]~18                                                                                                                                                                                                                       ; LCCOMB_X56_Y66_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[15][22]~10                                                                                                                                                                                                                       ; LCCOMB_X59_Y66_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[16][19]~21                                                                                                                                                                                                                       ; LCCOMB_X58_Y66_N10  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[17][7]~29                                                                                                                                                                                                                        ; LCCOMB_X58_Y66_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[18][2]~33                                                                                                                                                                                                                        ; LCCOMB_X56_Y66_N4   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[19][6]~25                                                                                                                                                                                                                        ; LCCOMB_X59_Y66_N16  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[1][15]~13                                                                                                                                                                                                                        ; LCCOMB_X58_Y66_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[20][23]~19                                                                                                                                                                                                                       ; LCCOMB_X56_Y66_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[21][24]~27                                                                                                                                                                                                                       ; LCCOMB_X58_Y66_N8   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[22][27]~31                                                                                                                                                                                                                       ; LCCOMB_X56_Y66_N8   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[23][20]~23                                                                                                                                                                                                                       ; LCCOMB_X59_Y66_N4   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[24][29]~20                                                                                                                                                                                                                       ; LCCOMB_X58_Y66_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[25][21]~28                                                                                                                                                                                                                       ; LCCOMB_X59_Y66_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[26][11]~32                                                                                                                                                                                                                       ; LCCOMB_X56_Y66_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[27][2]~24                                                                                                                                                                                                                        ; LCCOMB_X59_Y66_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[28][17]~22                                                                                                                                                                                                                       ; LCCOMB_X56_Y66_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[29][30]~30                                                                                                                                                                                                                       ; LCCOMB_X59_Y66_N10  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[2][0]~3                                                                                                                                                                                                                          ; LCCOMB_X56_Y66_N16  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[30][16]~34                                                                                                                                                                                                                       ; LCCOMB_X56_Y66_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[31][17]~26                                                                                                                                                                                                                       ; LCCOMB_X59_Y66_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[3][7]~11                                                                                                                                                                                                                         ; LCCOMB_X59_Y66_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[4][25]~4                                                                                                                                                                                                                         ; LCCOMB_X59_Y66_N8   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[5][1]~12                                                                                                                                                                                                                         ; LCCOMB_X59_Y66_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[6][22]~6                                                                                                                                                                                                                         ; LCCOMB_X58_Y66_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[7][23]~14                                                                                                                                                                                                                        ; LCCOMB_X59_Y66_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[8][8]~17                                                                                                                                                                                                                         ; LCCOMB_X59_Y66_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|block_reg[9][13]~9                                                                                                                                                                                                                         ; LCCOMB_X58_Y66_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|digest_reg[184]~1                                                                                                                                                                                                                          ; LCCOMB_X46_Y66_N14  ; 481     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|mode_reg[1]~1                                                                                                                                                                                                                              ; LCCOMB_X55_Y64_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|sha3_core:core|H6_reg[14]~64                                                                                                                                                                                                               ; LCCOMB_X46_Y66_N20  ; 512     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|sha3_core:core|H6_reg[14]~65                                                                                                                                                                                                               ; LCCOMB_X46_Y66_N22  ; 512     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|sha3_core:core|sha512_ctrl_reg.CTRL_ROUNDS                                                                                                                                                                                                 ; FF_X46_Y66_N11      ; 517     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|sha3_core:core|sha512_ctrl_reg~10                                                                                                                                                                                                          ; LCCOMB_X46_Y66_N2   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|sha3_core:core|t_ctr_reg[5]~10                                                                                                                                                                                                             ; LCCOMB_X45_Y62_N30  ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|sha3_core:core|t_ctr_reg[5]~7                                                                                                                                                                                                              ; LCCOMB_X46_Y66_N6   ; 519     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLSerdesser:subsystem_fbus_serdesser|GenericDeserializer:inDes|recvCount[3]~7                                                                                                                                                                                                ; LCCOMB_X72_Y42_N26  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLSerdesser:subsystem_fbus_serdesser|GenericDeserializer:inDes|recvCount[3]~8                                                                                                                                                                                                ; LCCOMB_X72_Y42_N16  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLSerdesser:subsystem_fbus_serdesser|GenericSerializer:outSer|sendCount[2]~7                                                                                                                                                                                                 ; LCCOMB_X68_Y48_N28  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLSerdesser:subsystem_fbus_serdesser|GenericSerializer:outSer|sendCount[2]~8                                                                                                                                                                                                 ; LCCOMB_X68_Y48_N26  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLSerdesser:subsystem_fbus_serdesser|HellaPeekingArbiter:outArb|lockIdx[2]~1                                                                                                                                                                                                 ; LCCOMB_X62_Y45_N4   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLSerdesser:subsystem_fbus_serdesser|merged_bits_last_counter_1[8]~1                                                                                                                                                                                                         ; LCCOMB_X55_Y45_N6   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLSerdesser:subsystem_fbus_serdesser|merged_bits_last_counter_4[6]~1                                                                                                                                                                                                         ; LCCOMB_X62_Y47_N24  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|wren~0                                                                  ; LCCOMB_X74_Y26_N22  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|wren~0                                                                  ; LCCOMB_X72_Y26_N10  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|wren~0                                                                  ; LCCOMB_X74_Y26_N16  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3|wren~0                                                                  ; LCCOMB_X72_Y26_N16  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4|wren~0                                                                  ; LCCOMB_X72_Y22_N24  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|wren~0                                                                  ; LCCOMB_X72_Y22_N20  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|wren~0                                                                  ; LCCOMB_X72_Y22_N12  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7|wren~0                                                                  ; LCCOMB_X72_Y27_N0   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|Equal171~1                                                                                                                                                                                   ; LCCOMB_X105_Y19_N24 ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|Equal171~2                                                                                                                                                                                   ; LCCOMB_X106_Y19_N14 ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|Equal171~3                                                                                                                                                                                   ; LCCOMB_X105_Y19_N12 ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|_GEN_35                                                                                                                                                                                      ; LCCOMB_X103_Y18_N22 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|_GEN_37~1                                                                                                                                                                                    ; LCCOMB_X106_Y19_N2  ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|_GEN_46                                                                                                                                                                                      ; LCCOMB_X109_Y18_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|advance_pstore1                                                                                                                                                                              ; LCCOMB_X72_Y26_N12  ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|always0~0                                                                                                                                                                                    ; LCCOMB_X76_Y22_N28  ; 87      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|always0~1                                                                                                                                                                                    ; LCCOMB_X109_Y18_N8  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|always0~2                                                                                                                                                                                    ; LCCOMB_X109_Y18_N2  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|always0~3                                                                                                                                                                                    ; LCCOMB_X109_Y18_N20 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|always0~4                                                                                                                                                                                    ; LCCOMB_X109_Y18_N26 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|always0~5                                                                                                                                                                                    ; LCCOMB_X75_Y22_N22  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|comb~20                                                                                                                                                                                      ; LCCOMB_X75_Y29_N6   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|counter[8]~3                                                                                                                                                                                 ; LCCOMB_X75_Y22_N20  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|pstore1_data[26]~64                                                                                                                                                                          ; LCCOMB_X80_Y19_N26  ; 64      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|pstore1_data[26]~65                                                                                                                                                                          ; LCCOMB_X80_Y19_N6   ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|s1_valid_not_nacked                                                                                                                                                                          ; LCCOMB_X76_Y22_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|s2_req_addr[2]~0                                                                                                                                                                             ; LCCOMB_X77_Y22_N16  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|tlb__T_1122                                                                                                                                                                                  ; LCCOMB_X103_Y22_N4  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|tlb__T_21~1                                                                                                                                                                                  ; LCCOMB_X103_Y22_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|tlb_io_sfence_valid~0                                                                                                                                                                        ; LCCOMB_X103_Y19_N30 ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPToFP:fpmu|_T_2                                                                                                                                                                                ; LCCOMB_X96_Y22_N8   ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPToFP:fpmu|inPipe_valid                                                                                                                                                                        ; FF_X83_Y22_N7       ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUDecoder:fp_decoder|WideAnd16                                                                                                                                                                 ; LCCOMB_X76_Y14_N2   ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|MulAddRecFNToRaw_preMul:mulAddRecFNToRaw_preMul|ShiftRight0~303                                                                                             ; LCCOMB_X109_Y31_N8  ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|MulAddRecFNToRaw_preMul:mulAddRecFNToRaw_preMul|ShiftRight0~334                                                                                             ; LCCOMB_X111_Y30_N18 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|MulAddRecFNToRaw_preMul:mulAddRecFNToRaw_preMul|ShiftRight0~335                                                                                             ; LCCOMB_X114_Y32_N30 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|MulAddRecFNToRaw_preMul:mulAddRecFNToRaw_preMul|io_toPostMul_CIsDominant~1                                                                                  ; LCCOMB_X111_Y32_N24 ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|mulAddRecFNToRaw_postMul_io_fromPreMul_b_CIsDominant                                                                                                        ; FF_X111_Y32_N25     ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|roundRawFNToRecFN_io_in_b_sig[1]~15                                                                                                                         ; LCCOMB_X110_Y25_N8  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|roundRawFNToRecFN_io_in_b_sig[8]~16                                                                                                                         ; LCCOMB_X111_Y22_N28 ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|valid_stage0_v                                                                                                                                              ; FF_X108_Y27_N5      ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|valid                                                                                                                                                                           ; FF_X110_Y32_N19     ; 107     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|MulAddRecFNToRaw_preMul_1:mulAddRecFNToRaw_preMul|ShiftRight0~578                                                                                       ; LCCOMB_X100_Y42_N24 ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|MulAddRecFNToRaw_preMul_1:mulAddRecFNToRaw_preMul|ShiftRight0~656                                                                                       ; LCCOMB_X100_Y46_N24 ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|MulAddRecFNToRaw_preMul_1:mulAddRecFNToRaw_preMul|ShiftRight0~657                                                                                       ; LCCOMB_X97_Y45_N22  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|MulAddRecFNToRaw_preMul_1:mulAddRecFNToRaw_preMul|ShiftRight0~658                                                                                       ; LCCOMB_X99_Y48_N0   ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|MulAddRecFNToRaw_preMul_1:mulAddRecFNToRaw_preMul|io_toPostMul_CIsDominant~2                                                                            ; LCCOMB_X99_Y45_N28  ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|io_validout_v                                                                                                                                           ; FF_X108_Y37_N31     ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|mulAddRecFNToRaw_postMul_io_fromPreMul_b_CIsDominant                                                                                                    ; FF_X99_Y45_N29      ; 48      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|roundRawFNToRecFN_io_in_b_sig[19]~33                                                                                                                    ; LCCOMB_X112_Y46_N8  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|roundRawFNToRecFN_io_in_b_sig[3]~24                                                                                                                     ; LCCOMB_X109_Y44_N16 ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|valid_stage0_v                                                                                                                                          ; FF_X106_Y47_N21     ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|valid                                                                                                                                                                         ; FF_X98_Y42_N3       ; 198     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|IntToFP:ifpu|inPipe_bits_wflags                                                                                                                                                                 ; FF_X62_Y6_N15       ; 63      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|IntToFP:ifpu|inPipe_valid                                                                                                                                                                       ; FF_X54_Y6_N29       ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|_GEN_5~0                                                                                                                                                                                        ; LCCOMB_X82_Y22_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|always0~0                                                                                                                                                                                       ; LCCOMB_X75_Y26_N24  ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|comb~100                                                                                                                                                                                        ; LCCOMB_X83_Y24_N30  ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|comb~106                                                                                                                                                                                        ; LCCOMB_X83_Y24_N10  ; 137     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|comb~15                                                                                                                                                                                         ; LCCOMB_X83_Y22_N12  ; 139     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|comb~98                                                                                                                                                                                         ; LCCOMB_X54_Y6_N16   ; 71      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|comb~99                                                                                                                                                                                         ; LCCOMB_X83_Y22_N16  ; 136     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|ex_ra_0[2]~5                                                                                                                                                                                    ; LCCOMB_X81_Y30_N20  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|ex_ra_1[2]~4                                                                                                                                                                                    ; LCCOMB_X81_Y30_N14  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|ex_ra_2[2]~4                                                                                                                                                                                    ; LCCOMB_X75_Y26_N10  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|ex_reg_ctrl_swap23                                                                                                                                                                              ; FF_X75_Y26_N19      ; 74      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|ex_reg_valid                                                                                                                                                                                    ; FF_X83_Y22_N5       ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|mem_ctrl_toint                                                                                                                                                                                  ; FF_X83_Y22_N31      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Decoder1~25                                                                                                                                                         ; LCCOMB_X80_Y29_N12  ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Decoder1~29                                                                                                                                                         ; LCCOMB_X88_Y30_N12  ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Decoder1~30                                                                                                                                                         ; LCCOMB_X82_Y29_N24  ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[0][17]~154                                                                                                                                                   ; LCCOMB_X77_Y31_N16  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[10][52]~134                                                                                                                                                  ; LCCOMB_X80_Y29_N2   ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[11][54]~140                                                                                                                                                  ; LCCOMB_X84_Y29_N10  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[12][39]~162                                                                                                                                                  ; LCCOMB_X77_Y31_N18  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[13][25]~158                                                                                                                                                  ; LCCOMB_X89_Y30_N22  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[14][18]~160                                                                                                                                                  ; LCCOMB_X77_Y29_N10  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[15][8]~164                                                                                                                                                   ; LCCOMB_X84_Y29_N30  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[16][50]~122                                                                                                                                                  ; LCCOMB_X77_Y29_N6   ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[17][60]~114                                                                                                                                                  ; LCCOMB_X88_Y30_N22  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[18][26]~106                                                                                                                                                  ; LCCOMB_X82_Y29_N12  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[19][42]~130                                                                                                                                                  ; LCCOMB_X84_Y29_N6   ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[1][9]~152                                                                                                                                                    ; LCCOMB_X90_Y30_N2   ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[20][2]~118                                                                                                                                                   ; LCCOMB_X77_Y29_N2   ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[21][48]~112                                                                                                                                                  ; LCCOMB_X88_Y30_N30  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[22][24]~102                                                                                                                                                  ; LCCOMB_X82_Y29_N14  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[23][47]~128                                                                                                                                                  ; LCCOMB_X80_Y29_N22  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[24][0]~120                                                                                                                                                   ; LCCOMB_X77_Y31_N12  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[25][4]~110                                                                                                                                                   ; LCCOMB_X90_Y30_N14  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[26][5]~104                                                                                                                                                   ; LCCOMB_X80_Y29_N4   ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[27][52]~126                                                                                                                                                  ; LCCOMB_X84_Y29_N8   ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[28][14]~124                                                                                                                                                  ; LCCOMB_X77_Y31_N2   ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[29][26]~116                                                                                                                                                  ; LCCOMB_X77_Y29_N18  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[2][8]~150                                                                                                                                                    ; LCCOMB_X82_Y29_N6   ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[30][10]~108                                                                                                                                                  ; LCCOMB_X82_Y29_N10  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[31][3]~132                                                                                                                                                   ; LCCOMB_X84_Y29_N24  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[3][31]~156                                                                                                                                                   ; LCCOMB_X84_Y29_N20  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[4][42]~146                                                                                                                                                   ; LCCOMB_X77_Y31_N26  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[5][0]~142                                                                                                                                                    ; LCCOMB_X89_Y30_N12  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[6][10]~144                                                                                                                                                   ; LCCOMB_X82_Y29_N22  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[7][45]~148                                                                                                                                                   ; LCCOMB_X77_Y29_N8   ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[8][46]~138                                                                                                                                                   ; LCCOMB_X77_Y31_N8   ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|regfile_combMem:regfile_ext|Memory[9][14]~136                                                                                                                                                   ; LCCOMB_X90_Y30_N8   ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|wbInfo_0_typeTag~0                                                                                                                                                                              ; LCCOMB_X82_Y22_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|wbInfo_1_rd[0]~0                                                                                                                                                                                ; LCCOMB_X82_Y22_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|always0~0                                                                                                                                                                  ; LCCOMB_X95_Y20_N20  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|counter[8]~1                                                                                                                                                               ; LCCOMB_X80_Y20_N12  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|s1_valid                                                                                                                                                                   ; FF_X95_Y20_N1       ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0|always0~0                                                                            ; LCCOMB_X95_Y20_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|vb_array[7]~4                                                                                                                                                              ; LCCOMB_X98_Y20_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|writeEnable                                                                                                                                                                ; LCCOMB_X80_Y20_N22  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|writeEnable_1~3                                                                                                                                                            ; LCCOMB_X80_Y20_N2   ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|always0~1                                                                                                                                                                  ; LCCOMB_X81_Y15_N20  ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|always0~5                                                                                                                                                                  ; LCCOMB_X82_Y15_N4   ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|always0~7                                                                                                                                                                  ; LCCOMB_X81_Y15_N14  ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|always0~9                                                                                                                                                                  ; LCCOMB_X82_Y15_N22  ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|wen_4~0                                                                                                                                                                    ; LCCOMB_X82_Y15_N10  ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|Equal60~0                                                                                                                                                                      ; LCCOMB_X110_Y19_N16 ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|Equal60~2                                                                                                                                                                      ; LCCOMB_X110_Y19_N6  ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|Equal60~3                                                                                                                                                                      ; LCCOMB_X110_Y19_N28 ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_GEN_22                                                                                                                                                                        ; LCCOMB_X109_Y18_N30 ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_GEN_24~1                                                                                                                                                                      ; LCCOMB_X110_Y19_N12 ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_GEN_33                                                                                                                                                                        ; LCCOMB_X109_Y18_N4  ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_T_1122                                                                                                                                                                        ; LCCOMB_X110_Y18_N16 ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_T_21~1                                                                                                                                                                        ; LCCOMB_X111_Y19_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|always0~0                                                                                                                                                                      ; LCCOMB_X109_Y18_N10 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|always0~1                                                                                                                                                                      ; LCCOMB_X109_Y18_N12 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|always0~2                                                                                                                                                                      ; LCCOMB_X109_Y18_N14 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|always0~3                                                                                                                                                                      ; LCCOMB_X112_Y18_N22 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|s1_pc[32]~11                                                                                                                                                                             ; LCCOMB_X91_Y14_N2   ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|s2_pc[3]~0                                                                                                                                                                               ; LCCOMB_X88_Y16_N4   ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|s2_replay                                                                                                                                                                                ; LCCOMB_X88_Y16_N20  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|HellaCacheArbiter:dcacheArb|io_mem_req_valid~4                                                                                                                                                             ; LCCOMB_X81_Y22_N2   ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw|Equal27~0                                                                                                                                                                                          ; LCCOMB_X100_Y15_N10 ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw|Equal27~1                                                                                                                                                                                          ; LCCOMB_X100_Y15_N20 ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw|Equal27~2                                                                                                                                                                                          ; LCCOMB_X100_Y15_N8  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw|Equal27~3                                                                                                                                                                                          ; LCCOMB_X100_Y15_N18 ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw|Equal27~4                                                                                                                                                                                          ; LCCOMB_X100_Y15_N30 ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw|Equal27~5                                                                                                                                                                                          ; LCCOMB_X100_Y15_N0  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw|Equal27~6                                                                                                                                                                                          ; LCCOMB_X100_Y15_N2  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw|Equal27~7                                                                                                                                                                                          ; LCCOMB_X100_Y15_N4  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw|_GEN_8                                                                                                                                                                                             ; LCCOMB_X95_Y21_N6   ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw|_r_pte_T_5                                                                                                                                                                                         ; LCCOMB_X95_Y21_N18  ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw|r_pte_ppn[17]~8                                                                                                                                                                                    ; LCCOMB_X96_Y17_N12  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw|r_pte_ppn[19]~10                                                                                                                                                                                   ; LCCOMB_X96_Y17_N20  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw|r_pte_ppn[1]~9                                                                                                                                                                                     ; LCCOMB_X96_Y17_N22  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw|resp_pf~2                                                                                                                                                                                          ; LCCOMB_X96_Y20_N2   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw|resp_valid_0                                                                                                                                                                                       ; FF_X99_Y16_N29      ; 140     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|PTW:ptw|resp_valid_1                                                                                                                                                                                       ; FF_X99_Y16_N19      ; 61      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Queue_23:respArb_io_in_0_q|ram_combMem_1:ram_ext|Memory~143                                                                                                                                                ; LCCOMB_X68_Y21_N18  ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Queue_23:respArb_io_in_0_q|ram_combMem_1:ram_ext|Memory~144                                                                                                                                                ; LCCOMB_X68_Y21_N20  ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Queue_23:respArb_io_in_1_q|ram_combMem_1:ram_ext|Memory~15                                                                                                                                                 ; LCCOMB_X67_Y19_N20  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Queue_23:respArb_io_in_1_q|ram_combMem_1:ram_ext|Memory~16                                                                                                                                                 ; LCCOMB_X67_Y19_N22  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Queue_23:respArb_io_in_2_q|ram_combMem_1:ram_ext|Memory~143                                                                                                                                                ; LCCOMB_X70_Y21_N6   ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Queue_23:respArb_io_in_2_q|ram_combMem_1:ram_ext|Memory~144                                                                                                                                                ; LCCOMB_X70_Y21_N12  ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Queue_23:respArb_io_in_3_q|ram_combMem_1:ram_ext|Memory~15                                                                                                                                                 ; LCCOMB_X69_Y21_N26  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Queue_23:respArb_io_in_3_q|ram_combMem_1:ram_ext|Memory~16                                                                                                                                                 ; LCCOMB_X69_Y21_N0   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|RoccCommandRouter:cmdRouter|Queue_21:cmd|ram_combMem_17:ram_ext|Memory~174                                                                                                                                 ; LCCOMB_X75_Y19_N4   ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|RoccCommandRouter:cmdRouter|Queue_21:cmd|ram_combMem_17:ram_ext|Memory~175                                                                                                                                 ; LCCOMB_X75_Y19_N18  ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|_GEN_35~1                                                                                                                                                                          ; LCCOMB_X97_Y10_N6   ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|_GEN_36                                                                                                                                                                            ; LCCOMB_X89_Y10_N6   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|_GEN_37                                                                                                                                                                            ; LCCOMB_X99_Y12_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|_GEN_38                                                                                                                                                                            ; LCCOMB_X99_Y11_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|_GEN_39                                                                                                                                                                            ; LCCOMB_X100_Y11_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|_GEN_40                                                                                                                                                                            ; LCCOMB_X98_Y8_N16   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|_GEN_41                                                                                                                                                                            ; LCCOMB_X99_Y8_N22   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|_GEN_42                                                                                                                                                                            ; LCCOMB_X99_Y7_N22   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|_GEN_43                                                                                                                                                                            ; LCCOMB_X100_Y7_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|_GEN_44                                                                                                                                                                            ; LCCOMB_X98_Y6_N6    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~10                                                                                                                                                                         ; LCCOMB_X106_Y7_N6   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~12                                                                                                                                                                         ; LCCOMB_X106_Y12_N2  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~14                                                                                                                                                                         ; LCCOMB_X103_Y7_N28  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~16                                                                                                                                                                         ; LCCOMB_X100_Y10_N30 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~18                                                                                                                                                                         ; LCCOMB_X102_Y9_N4   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~19                                                                                                                                                                         ; LCCOMB_X99_Y7_N28   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~20                                                                                                                                                                         ; LCCOMB_X89_Y10_N8   ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~25                                                                                                                                                                         ; LCCOMB_X96_Y10_N4   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~26                                                                                                                                                                         ; LCCOMB_X97_Y11_N14  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~29                                                                                                                                                                         ; LCCOMB_X96_Y12_N10  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~31                                                                                                                                                                         ; LCCOMB_X92_Y7_N4    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~32                                                                                                                                                                         ; LCCOMB_X92_Y8_N20   ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~36                                                                                                                                                                         ; LCCOMB_X92_Y16_N12  ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~38                                                                                                                                                                         ; LCCOMB_X88_Y14_N28  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~39                                                                                                                                                                         ; LCCOMB_X95_Y15_N16  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~40                                                                                                                                                                         ; LCCOMB_X95_Y15_N10  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~41                                                                                                                                                                         ; LCCOMB_X89_Y16_N10  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~42                                                                                                                                                                         ; LCCOMB_X90_Y11_N26  ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~43                                                                                                                                                                         ; LCCOMB_X97_Y14_N12  ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~6                                                                                                                                                                          ; LCCOMB_X99_Y8_N4    ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always0~8                                                                                                                                                                          ; LCCOMB_X98_Y13_N0   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|always1~0                                                                                                                                                                          ; LCCOMB_X97_Y11_N24  ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|io_interrupt~3                                                                                                                                                                     ; LCCOMB_X86_Y14_N12  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|large_0[19]~170                                                                                                                                                                    ; LCCOMB_X98_Y12_N24  ; 58      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|large_1[38]~170                                                                                                                                                                    ; LCCOMB_X98_Y12_N14  ; 58      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_bp_0_control_action~0                                                                                                                                                          ; LCCOMB_X89_Y10_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_dcsr_cause[1]~1                                                                                                                                                                ; LCCOMB_X89_Y16_N16  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_dcsr_ebreakm~1                                                                                                                                                                 ; LCCOMB_X94_Y16_N26  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_dcsr_prv[0]~2                                                                                                                                                                  ; LCCOMB_X94_Y16_N18  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_dpc[24]~1                                                                                                                                                                      ; LCCOMB_X94_Y13_N2   ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_frm[0]~1                                                                                                                                                                       ; LCCOMB_X88_Y14_N20  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_mcause[63]~1                                                                                                                                                                   ; LCCOMB_X97_Y15_N22  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_mcountinhibit[0]~0                                                                                                                                                             ; LCCOMB_X97_Y12_N14  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_mepc[39]~1                                                                                                                                                                     ; LCCOMB_X92_Y15_N14  ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_mie[3]~0                                                                                                                                                                       ; LCCOMB_X96_Y15_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_misa[12]~2                                                                                                                                                                     ; LCCOMB_X95_Y14_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_mstatus_mpp[1]~2                                                                                                                                                               ; LCCOMB_X97_Y13_N12  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_mstatus_mxr~1                                                                                                                                                                  ; LCCOMB_X98_Y9_N14   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_mstatus_sie~1                                                                                                                                                                  ; LCCOMB_X99_Y11_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_mstatus_tsr~0                                                                                                                                                                  ; LCCOMB_X97_Y15_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_mtval[34]~41                                                                                                                                                                   ; LCCOMB_X89_Y16_N22  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_mtvec[2]~4                                                                                                                                                                     ; LCCOMB_X94_Y9_N18   ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_pmp_0_cfg_a[1]~0                                                                                                                                                               ; LCCOMB_X99_Y8_N26   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_pmp_1_cfg_a[1]~0                                                                                                                                                               ; LCCOMB_X99_Y10_N12  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_pmp_2_cfg_a[0]~0                                                                                                                                                               ; LCCOMB_X100_Y11_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_pmp_3_cfg_a[1]~1                                                                                                                                                               ; LCCOMB_X98_Y8_N14   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_pmp_4_cfg_l~0                                                                                                                                                                  ; LCCOMB_X99_Y7_N8    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_pmp_5_cfg_l~0                                                                                                                                                                  ; LCCOMB_X99_Y7_N4    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_pmp_6_cfg_l~0                                                                                                                                                                  ; LCCOMB_X92_Y6_N22   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_pmp_7_cfg_a[1]~1                                                                                                                                                               ; LCCOMB_X99_Y10_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_scause[2]~3                                                                                                                                                                    ; LCCOMB_X92_Y16_N14  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_sepc[19]~1                                                                                                                                                                     ; LCCOMB_X92_Y13_N16  ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|reg_stval[34]~2                                                                                                                                                                    ; LCCOMB_X92_Y16_N30  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|small_0[3]~1                                                                                                                                                                       ; LCCOMB_X100_Y12_N2  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|CSRFile:csr|small_1[4]~1                                                                                                                                                                       ; LCCOMB_X98_Y15_N2   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|IBuf:ibuf|always0~1                                                                                                                                                                            ; LCCOMB_X82_Y15_N16  ; 59      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|IBuf:ibuf|buf_data[4]~16                                                                                                                                                                       ; LCCOMB_X81_Y16_N6   ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|IBuf:ibuf|nBufValid                                                                                                                                                                            ; FF_X80_Y13_N9       ; 181     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|_T_23~0                                                                                                                                                                             ; LCCOMB_X81_Y7_N8    ; 160     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|count[3]~4                                                                                                                                                                          ; LCCOMB_X82_Y8_N10   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|divisor[37]~34                                                                                                                                                                      ; LCCOMB_X81_Y7_N18   ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[25]~54                                                                                                                                                                    ; LCCOMB_X83_Y8_N14   ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder[94]~521                                                                                                                                                                   ; LCCOMB_X83_Y8_N12   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|remainder~516                                                                                                                                                                       ; LCCOMB_X83_Y8_N30   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|state~5                                                                                                                                                                             ; LCCOMB_X82_Y8_N0    ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|Mux151~0                                                                                                                                                                                       ; LCCOMB_X70_Y10_N2   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|WideAnd144~0                                                                                                                                                                                   ; LCCOMB_X75_Y12_N26  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|_T_138~0                                                                                                                                                                                       ; LCCOMB_X72_Y19_N10  ; 105     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|_r[2]~18                                                                                                                                                                                       ; LCCOMB_X69_Y19_N16  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|always0~10                                                                                                                                                                                     ; LCCOMB_X74_Y15_N26  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|always0~3                                                                                                                                                                                      ; LCCOMB_X77_Y17_N20  ; 160     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|always0~4                                                                                                                                                                                      ; LCCOMB_X84_Y17_N16  ; 74      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|always0~5                                                                                                                                                                                      ; LCCOMB_X74_Y11_N0   ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|always0~9                                                                                                                                                                                      ; LCCOMB_X73_Y15_N14  ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|comb~142                                                                                                                                                                                       ; LCCOMB_X66_Y15_N2   ; 65      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|comb~145                                                                                                                                                                                       ; LCCOMB_X66_Y15_N30  ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|ctrl_killd                                                                                                                                                                                     ; LCCOMB_X74_Y11_N28  ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|ex_ctrl_alu_dw                                                                                                                                                                                 ; FF_X74_Y7_N23       ; 140     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|ex_reg_rs_msb_0[15]~63                                                                                                                                                                         ; LCCOMB_X72_Y10_N18  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|ex_reg_rs_msb_0[61]~62                                                                                                                                                                         ; LCCOMB_X66_Y9_N20   ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|id_illegal_insn                                                                                                                                                                                ; LCCOMB_X75_Y10_N8   ; 72      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|io_fpu_dmem_resp_val~0                                                                                                                                                                         ; LCCOMB_X76_Y19_N18  ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|io_fpu_valid                                                                                                                                                                                   ; LCCOMB_X74_Y11_N14  ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|io_imem_sfence_valid                                                                                                                                                                           ; LCCOMB_X95_Y11_N10  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|mem_pc_valid~0                                                                                                                                                                                 ; LCCOMB_X79_Y17_N12  ; 142     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|mem_reg_rs2~33                                                                                                                                                                                 ; LCCOMB_X70_Y9_N30   ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4579                                                                                                                                                                  ; LCCOMB_X60_Y15_N30  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4581                                                                                                                                                                  ; LCCOMB_X60_Y15_N28  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4583                                                                                                                                                                  ; LCCOMB_X60_Y15_N26  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4585                                                                                                                                                                  ; LCCOMB_X60_Y15_N16  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4587                                                                                                                                                                  ; LCCOMB_X61_Y12_N30  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4589                                                                                                                                                                  ; LCCOMB_X55_Y12_N18  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4591                                                                                                                                                                  ; LCCOMB_X65_Y13_N22  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4593                                                                                                                                                                  ; LCCOMB_X54_Y10_N8   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4595                                                                                                                                                                  ; LCCOMB_X58_Y15_N26  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4597                                                                                                                                                                  ; LCCOMB_X61_Y15_N4   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4599                                                                                                                                                                  ; LCCOMB_X61_Y15_N0   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4601                                                                                                                                                                  ; LCCOMB_X58_Y15_N4   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4603                                                                                                                                                                  ; LCCOMB_X54_Y10_N2   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4605                                                                                                                                                                  ; LCCOMB_X57_Y15_N0   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4607                                                                                                                                                                  ; LCCOMB_X60_Y15_N18  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4609                                                                                                                                                                  ; LCCOMB_X57_Y15_N2   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4610                                                                                                                                                                  ; LCCOMB_X60_Y15_N20  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4611                                                                                                                                                                  ; LCCOMB_X62_Y12_N24  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4612                                                                                                                                                                  ; LCCOMB_X61_Y15_N30  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4613                                                                                                                                                                  ; LCCOMB_X54_Y10_N0   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4614                                                                                                                                                                  ; LCCOMB_X55_Y12_N28  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4615                                                                                                                                                                  ; LCCOMB_X60_Y15_N14  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4616                                                                                                                                                                  ; LCCOMB_X59_Y15_N20  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4617                                                                                                                                                                  ; LCCOMB_X58_Y15_N20  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4618                                                                                                                                                                  ; LCCOMB_X59_Y15_N6   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4619                                                                                                                                                                  ; LCCOMB_X61_Y15_N24  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4620                                                                                                                                                                  ; LCCOMB_X60_Y15_N0   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4621                                                                                                                                                                  ; LCCOMB_X54_Y10_N10  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4622                                                                                                                                                                  ; LCCOMB_X61_Y15_N14  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4623                                                                                                                                                                  ; LCCOMB_X59_Y15_N0   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|rf_combMem:rf_ext|Memory~4624                                                                                                                                                                  ; LCCOMB_X58_Y15_N14  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|take_pc_mem_wb                                                                                                                                                                                 ; LCCOMB_X89_Y17_N12  ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|Repeater_2:repeater|_T_1~0                                                                                                                                                    ; LCCOMB_X66_Y22_N30  ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|Repeater_2:repeater|full                                                                                                                                                      ; FF_X67_Y22_N15      ; 60      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|Repeater_2:repeater|full~0                                                                                                                                                    ; LCCOMB_X66_Y22_N8   ; 120     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|_GEN_1                                                                                                                                                                        ; LCCOMB_X65_Y28_N2   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|acknum[1]~3                                                                                                                                                                   ; LCCOMB_X65_Y28_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|gennum[0]~1                                                                                                                                                                   ; LCCOMB_X66_Y22_N12  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|TLXbar_7:tlMasterXbar|beatsLeft[0]~14                                                                                                                                                                      ; LCCOMB_X76_Y29_N30  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|TLXbar_7:tlMasterXbar|readys_mask[1]~1                                                                                                                                                                     ; LCCOMB_X75_Y29_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|counter[6]~45                                                                                                                                                              ; LCCOMB_X66_Y14_N18  ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|fifo~0                                                                                                                                                                     ; LCCOMB_X66_Y14_N30  ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|rdout[0]~1                                                                                                                                                                 ; LCCOMB_X65_Y18_N28  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|wptr[2]~1                                                                                                                                                                  ; LCCOMB_X65_Y18_N4   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|counter[2]~45                                                                                                                                                              ; LCCOMB_X74_Y40_N0   ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[8]~64                                                                                                                                                                 ; LCCOMB_X65_Y19_N20  ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|fifo~1                                                                                                                                                                     ; LCCOMB_X65_Y19_N18  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|rdout[0]~0                                                                                                                                                                 ; LCCOMB_X65_Y18_N10  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer:buffer_1|Queue:x1_a_q|ram_combMem_13:ram_ext|Memory~272                                                                                                                                                                             ; LCCOMB_X67_Y22_N0   ; 116     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer:buffer_1|Queue:x1_a_q|ram_combMem_13:ram_ext|Memory~273                                                                                                                                                                             ; LCCOMB_X67_Y22_N2   ; 116     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext|Memory~146                                                                                                                                                                    ; LCCOMB_X52_Y36_N26  ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext|Memory~147                                                                                                                                                                    ; LCCOMB_X52_Y36_N0   ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer_13:buffer|Queue_30:x1_a_q|ram_combMem_12:ram_ext|Memory~246                                                                                                                                                                         ; LCCOMB_X74_Y29_N22  ; 114     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer_13:buffer|Queue_30:x1_a_q|ram_combMem_12:ram_ext|Memory~247                                                                                                                                                                         ; LCCOMB_X74_Y29_N16  ; 114     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer_13:buffer|Queue_31:bundleIn_0_d_q|ram_combMem_3:ram_ext|Memory~144                                                                                                                                                                  ; LCCOMB_X69_Y39_N30  ; 71      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|TLBuffer_13:buffer|Queue_31:bundleIn_0_d_q|ram_combMem_3:ram_ext|Memory~145                                                                                                                                                                  ; LCCOMB_X69_Y39_N0   ; 71      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|wren~0                                                            ; LCCOMB_X39_Y49_N0   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|wren~0                                                            ; LCCOMB_X39_Y49_N8   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|wren~0                                                            ; LCCOMB_X36_Y52_N24  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3|wren~0                                                            ; LCCOMB_X38_Y52_N20  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4|wren~0                                                            ; LCCOMB_X38_Y52_N10  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|wren~0                                                            ; LCCOMB_X38_Y52_N30  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|wren~0                                                            ; LCCOMB_X38_Y52_N16  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7|wren~0                                                            ; LCCOMB_X39_Y49_N10  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|Equal171~1                                                                                                                                                                             ; LCCOMB_X33_Y67_N0   ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|Equal171~2                                                                                                                                                                             ; LCCOMB_X33_Y67_N14  ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|Equal171~3                                                                                                                                                                             ; LCCOMB_X33_Y67_N16  ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|_GEN_35                                                                                                                                                                                ; LCCOMB_X33_Y65_N24  ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|_GEN_37~1                                                                                                                                                                              ; LCCOMB_X33_Y67_N24  ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|_GEN_46                                                                                                                                                                                ; LCCOMB_X33_Y65_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|advance_pstore1                                                                                                                                                                        ; LCCOMB_X40_Y47_N14  ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~0                                                                                                                                                                              ; LCCOMB_X33_Y53_N24  ; 87      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~1                                                                                                                                                                              ; LCCOMB_X35_Y64_N14  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~2                                                                                                                                                                              ; LCCOMB_X35_Y64_N16  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~3                                                                                                                                                                              ; LCCOMB_X35_Y64_N6   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~4                                                                                                                                                                              ; LCCOMB_X35_Y64_N0   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~5                                                                                                                                                                              ; LCCOMB_X34_Y51_N26  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|comb~16                                                                                                                                                                                ; LCCOMB_X42_Y46_N8   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|counter[6]~3                                                                                                                                                                           ; LCCOMB_X34_Y51_N28  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|s1_valid_not_nacked                                                                                                                                                                    ; LCCOMB_X34_Y63_N20  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|s2_req_size[1]~0                                                                                                                                                                       ; LCCOMB_X33_Y61_N2   ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|tlb__T_1122                                                                                                                                                                            ; LCCOMB_X33_Y67_N8   ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|tlb__T_21~1                                                                                                                                                                            ; LCCOMB_X33_Y63_N30  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|tlb_io_sfence_valid~0                                                                                                                                                                  ; LCCOMB_X34_Y54_N28  ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|always0~0                                                                                                                                                            ; LCCOMB_X30_Y62_N30  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|counter[8]~1                                                                                                                                                         ; LCCOMB_X34_Y53_N14  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|s1_valid                                                                                                                                                             ; FF_X19_Y62_N25      ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0|always0~0                                                                      ; LCCOMB_X19_Y62_N22  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|vb_array[4]~4                                                                                                                                                        ; LCCOMB_X29_Y61_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|writeEnable_0                                                                                                                                                        ; LCCOMB_X32_Y62_N6   ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|writeEnable_1~3                                                                                                                                                      ; LCCOMB_X34_Y53_N2   ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|always0~1                                                                                                                                                            ; LCCOMB_X7_Y54_N6    ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|always0~10                                                                                                                                                           ; LCCOMB_X10_Y57_N24  ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|always0~5                                                                                                                                                            ; LCCOMB_X11_Y57_N28  ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|always0~8                                                                                                                                                            ; LCCOMB_X6_Y54_N0    ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|wen_4~0                                                                                                                                                              ; LCCOMB_X10_Y57_N28  ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|Equal60~0                                                                                                                                                                ; LCCOMB_X24_Y65_N2   ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|Equal60~2                                                                                                                                                                ; LCCOMB_X24_Y65_N4   ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|Equal60~3                                                                                                                                                                ; LCCOMB_X24_Y65_N14  ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_GEN_22                                                                                                                                                                  ; LCCOMB_X24_Y65_N6   ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_GEN_24~1                                                                                                                                                                ; LCCOMB_X24_Y65_N0   ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_GEN_33                                                                                                                                                                  ; LCCOMB_X24_Y65_N8   ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_T_1122                                                                                                                                                                  ; LCCOMB_X25_Y64_N24  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_T_21~1                                                                                                                                                                  ; LCCOMB_X25_Y61_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|always0~0                                                                                                                                                                ; LCCOMB_X25_Y65_N26  ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|always0~1                                                                                                                                                                ; LCCOMB_X24_Y65_N26  ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|always0~2                                                                                                                                                                ; LCCOMB_X25_Y65_N24  ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|always0~3                                                                                                                                                                ; LCCOMB_X25_Y65_N14  ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|s1_pc[32]~11                                                                                                                                                                       ; LCCOMB_X13_Y61_N30  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|s2_replay                                                                                                                                                                          ; LCCOMB_X11_Y57_N6   ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|s2_speculative~1                                                                                                                                                                   ; LCCOMB_X11_Y57_N10  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|HellaCacheArbiter:dcacheArb|io_mem_req_valid~3                                                                                                                                                       ; LCCOMB_X33_Y53_N0   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~0                                                                                                                                                                                    ; LCCOMB_X27_Y68_N12  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~1                                                                                                                                                                                    ; LCCOMB_X27_Y68_N6   ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~2                                                                                                                                                                                    ; LCCOMB_X27_Y68_N20  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~3                                                                                                                                                                                    ; LCCOMB_X26_Y68_N26  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~4                                                                                                                                                                                    ; LCCOMB_X26_Y68_N8   ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~5                                                                                                                                                                                    ; LCCOMB_X27_Y68_N0   ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~6                                                                                                                                                                                    ; LCCOMB_X27_Y68_N2   ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~7                                                                                                                                                                                    ; LCCOMB_X27_Y68_N24  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw|_GEN_8                                                                                                                                                                                       ; LCCOMB_X31_Y63_N14  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw|_r_pte_T_5                                                                                                                                                                                   ; LCCOMB_X31_Y63_N10  ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw|r_pte_ppn[15]~4                                                                                                                                                                              ; LCCOMB_X30_Y70_N6   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw|r_pte_ppn[18]~6                                                                                                                                                                              ; LCCOMB_X30_Y70_N26  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw|r_pte_ppn[8]~5                                                                                                                                                                               ; LCCOMB_X30_Y70_N16  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw|resp_pf~2                                                                                                                                                                                    ; LCCOMB_X29_Y63_N30  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw|resp_valid_0                                                                                                                                                                                 ; FF_X29_Y64_N5       ; 139     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|PTW:ptw|resp_valid_1                                                                                                                                                                                 ; FF_X29_Y64_N11      ; 59      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_0_q|ram_combMem_1:ram_ext|Memory~143                                                                                                                                          ; LCCOMB_X28_Y46_N18  ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_0_q|ram_combMem_1:ram_ext|Memory~144                                                                                                                                          ; LCCOMB_X28_Y46_N28  ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_1_q|ram_combMem_1:ram_ext|Memory~15                                                                                                                                           ; LCCOMB_X19_Y53_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_1_q|ram_combMem_1:ram_ext|Memory~16                                                                                                                                           ; LCCOMB_X19_Y53_N14  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_2_q|ram_combMem_1:ram_ext|Memory~143                                                                                                                                          ; LCCOMB_X28_Y50_N0   ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_2_q|ram_combMem_1:ram_ext|Memory~144                                                                                                                                          ; LCCOMB_X28_Y50_N26  ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_3_q|ram_combMem_1:ram_ext|Memory~15                                                                                                                                           ; LCCOMB_X19_Y53_N8   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_3_q|ram_combMem_1:ram_ext|Memory~16                                                                                                                                           ; LCCOMB_X19_Y53_N22  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|RoccCommandRouter:cmdRouter|Queue_21:cmd|ram_combMem_17:ram_ext|Memory~174                                                                                                                           ; LCCOMB_X14_Y54_N22  ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|RoccCommandRouter:cmdRouter|Queue_21:cmd|ram_combMem_17:ram_ext|Memory~175                                                                                                                           ; LCCOMB_X14_Y54_N28  ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_33                                                                                                                                                                  ; LCCOMB_X4_Y58_N20   ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_34                                                                                                                                                                  ; LCCOMB_X10_Y64_N6   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_35                                                                                                                                                                  ; LCCOMB_X11_Y65_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_36                                                                                                                                                                  ; LCCOMB_X9_Y62_N18   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_37                                                                                                                                                                  ; LCCOMB_X12_Y65_N0   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_38                                                                                                                                                                  ; LCCOMB_X5_Y65_N6    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_39                                                                                                                                                                  ; LCCOMB_X9_Y61_N20   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_40                                                                                                                                                                  ; LCCOMB_X12_Y64_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_41                                                                                                                                                                  ; LCCOMB_X10_Y65_N0   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_42                                                                                                                                                                  ; LCCOMB_X9_Y65_N22   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~10                                                                                                                                                               ; LCCOMB_X12_Y64_N24  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~12                                                                                                                                                               ; LCCOMB_X14_Y66_N14  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~14                                                                                                                                                               ; LCCOMB_X12_Y66_N8   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~15                                                                                                                                                               ; LCCOMB_X4_Y65_N24   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~16                                                                                                                                                               ; LCCOMB_X12_Y64_N12  ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~2                                                                                                                                                                ; LCCOMB_X10_Y65_N18  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~21                                                                                                                                                               ; LCCOMB_X4_Y65_N18   ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~22                                                                                                                                                               ; LCCOMB_X6_Y58_N22   ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~23                                                                                                                                                               ; LCCOMB_X5_Y62_N14   ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~24                                                                                                                                                               ; LCCOMB_X5_Y58_N8    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~26                                                                                                                                                               ; LCCOMB_X6_Y61_N6    ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~28                                                                                                                                                               ; LCCOMB_X5_Y60_N14   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~29                                                                                                                                                               ; LCCOMB_X8_Y66_N22   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~32                                                                                                                                                               ; LCCOMB_X9_Y64_N6    ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~36                                                                                                                                                               ; LCCOMB_X11_Y61_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~37                                                                                                                                                               ; LCCOMB_X6_Y58_N18   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~38                                                                                                                                                               ; LCCOMB_X14_Y64_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~39                                                                                                                                                               ; LCCOMB_X14_Y64_N16  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~4                                                                                                                                                                ; LCCOMB_X10_Y65_N12  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~6                                                                                                                                                                ; LCCOMB_X4_Y65_N2    ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~8                                                                                                                                                                ; LCCOMB_X5_Y65_N12   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always1~0                                                                                                                                                                ; LCCOMB_X6_Y58_N0    ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|io_interrupt~3                                                                                                                                                           ; LCCOMB_X12_Y62_N4   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|large_0[50]~170                                                                                                                                                          ; LCCOMB_X4_Y61_N30   ; 58      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|large_1[52]~170                                                                                                                                                          ; LCCOMB_X1_Y63_N8    ; 58      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_bp_0_control_action~0                                                                                                                                                ; LCCOMB_X10_Y64_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_dcsr_cause[0]~1                                                                                                                                                      ; LCCOMB_X12_Y62_N2   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_dcsr_prv[0]~2                                                                                                                                                        ; LCCOMB_X14_Y65_N16  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_dcsr_step~1                                                                                                                                                          ; LCCOMB_X10_Y64_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_dpc[24]~78                                                                                                                                                           ; LCCOMB_X10_Y64_N8   ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mcause[0]~1                                                                                                                                                          ; LCCOMB_X7_Y61_N4    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mcountinhibit[0]~0                                                                                                                                                   ; LCCOMB_X8_Y65_N6    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mepc[31]~1                                                                                                                                                           ; LCCOMB_X10_Y61_N8   ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mie[3]~0                                                                                                                                                             ; LCCOMB_X10_Y62_N16  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_misa[0]~2                                                                                                                                                            ; LCCOMB_X8_Y58_N18   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mstatus_fs[0]~0                                                                                                                                                      ; LCCOMB_X5_Y64_N24   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mstatus_mpp[0]~2                                                                                                                                                     ; LCCOMB_X14_Y65_N10  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mstatus_sie~1                                                                                                                                                        ; LCCOMB_X8_Y62_N20   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mstatus_tw~0                                                                                                                                                         ; LCCOMB_X8_Y58_N28   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mtval[18]~39                                                                                                                                                         ; LCCOMB_X10_Y61_N22  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mtvec[15]~4                                                                                                                                                          ; LCCOMB_X7_Y61_N26   ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_0_cfg_a[1]~0                                                                                                                                                     ; LCCOMB_X5_Y64_N2    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_1_cfg_a[1]~0                                                                                                                                                     ; LCCOMB_X10_Y65_N16  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_2_cfg_a[0]~0                                                                                                                                                     ; LCCOMB_X12_Y65_N14  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_3_cfg_l~0                                                                                                                                                        ; LCCOMB_X5_Y65_N30   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_4_cfg_l~0                                                                                                                                                        ; LCCOMB_X9_Y61_N28   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_5_cfg_l~0                                                                                                                                                        ; LCCOMB_X5_Y60_N26   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_6_cfg_a[0]~1                                                                                                                                                     ; LCCOMB_X5_Y64_N0    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_7_cfg_l~0                                                                                                                                                        ; LCCOMB_X4_Y64_N10   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_scause[1]~3                                                                                                                                                          ; LCCOMB_X10_Y61_N30  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_sepc[17]~1                                                                                                                                                           ; LCCOMB_X10_Y61_N10  ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_stval[14]~2                                                                                                                                                          ; LCCOMB_X10_Y61_N12  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|small_0[3]~1                                                                                                                                                             ; LCCOMB_X4_Y61_N16   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|small_1[4]~1                                                                                                                                                             ; LCCOMB_X1_Y63_N2    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|always0~1                                                                                                                                                                    ; LCCOMB_X6_Y54_N20   ; 59      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|buf_data[8]~16                                                                                                                                                               ; LCCOMB_X6_Y54_N30   ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|nBufValid                                                                                                                                                                    ; FF_X6_Y54_N17       ; 179     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|_T_23~0                                                                                                                                                                     ; LCCOMB_X20_Y54_N28  ; 157     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|count[4]~4                                                                                                                                                                  ; LCCOMB_X31_Y57_N6   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[40]~33                                                                                                                                                              ; LCCOMB_X30_Y54_N24  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[31]~52                                                                                                                                                            ; LCCOMB_X32_Y57_N30  ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[69]~313                                                                                                                                                           ; LCCOMB_X30_Y54_N26  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder~526                                                                                                                                                               ; LCCOMB_X33_Y57_N6   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|state~5                                                                                                                                                                     ; LCCOMB_X32_Y55_N20  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|Mux151~0                                                                                                                                                                               ; LCCOMB_X35_Y50_N2   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|_T_138~0                                                                                                                                                                               ; LCCOMB_X18_Y54_N12  ; 102     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|_r[19]~28                                                                                                                                                                              ; LCCOMB_X11_Y51_N10  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|always0~0                                                                                                                                                                              ; LCCOMB_X19_Y54_N2   ; 158     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|always0~3                                                                                                                                                                              ; LCCOMB_X11_Y54_N22  ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|always0~6                                                                                                                                                                              ; LCCOMB_X12_Y54_N4   ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|always0~7                                                                                                                                                                              ; LCCOMB_X20_Y54_N16  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|comb~125                                                                                                                                                                               ; LCCOMB_X10_Y50_N10  ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|comb~130                                                                                                                                                                               ; LCCOMB_X10_Y50_N18  ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|ctrl_killd                                                                                                                                                                             ; LCCOMB_X11_Y54_N20  ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|ex_ctrl_alu_dw                                                                                                                                                                         ; FF_X16_Y55_N3       ; 138     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|ex_reg_rs_msb_0[25]~63                                                                                                                                                                 ; LCCOMB_X5_Y51_N2    ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|ex_reg_rs_msb_0[61]~62                                                                                                                                                                 ; LCCOMB_X17_Y50_N30  ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|id_illegal_insn~3                                                                                                                                                                      ; LCCOMB_X9_Y56_N6    ; 68      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|io_imem_sfence_valid                                                                                                                                                                   ; LCCOMB_X16_Y56_N20  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|mem_pc_valid~0                                                                                                                                                                         ; LCCOMB_X20_Y54_N26  ; 141     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|mem_reg_rs2~33                                                                                                                                                                         ; LCCOMB_X39_Y51_N10  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4576                                                                                                                                                          ; LCCOMB_X9_Y46_N2    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4578                                                                                                                                                          ; LCCOMB_X9_Y46_N8    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4580                                                                                                                                                          ; LCCOMB_X11_Y46_N14  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4582                                                                                                                                                          ; LCCOMB_X9_Y46_N10   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4584                                                                                                                                                          ; LCCOMB_X9_Y46_N28   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4586                                                                                                                                                          ; LCCOMB_X10_Y47_N22  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4588                                                                                                                                                          ; LCCOMB_X9_Y45_N20   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4590                                                                                                                                                          ; LCCOMB_X11_Y46_N28  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4592                                                                                                                                                          ; LCCOMB_X11_Y46_N20  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4594                                                                                                                                                          ; LCCOMB_X11_Y46_N22  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4596                                                                                                                                                          ; LCCOMB_X11_Y46_N12  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4598                                                                                                                                                          ; LCCOMB_X11_Y46_N2   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4600                                                                                                                                                          ; LCCOMB_X10_Y47_N0   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4602                                                                                                                                                          ; LCCOMB_X10_Y47_N14  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4604                                                                                                                                                          ; LCCOMB_X9_Y49_N28   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4606                                                                                                                                                          ; LCCOMB_X10_Y47_N24  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4607                                                                                                                                                          ; LCCOMB_X10_Y47_N10  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4608                                                                                                                                                          ; LCCOMB_X10_Y42_N14  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4609                                                                                                                                                          ; LCCOMB_X10_Y42_N16  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4610                                                                                                                                                          ; LCCOMB_X10_Y47_N28  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4611                                                                                                                                                          ; LCCOMB_X9_Y46_N22   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4612                                                                                                                                                          ; LCCOMB_X9_Y46_N0    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4613                                                                                                                                                          ; LCCOMB_X10_Y42_N30  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4614                                                                                                                                                          ; LCCOMB_X10_Y42_N8   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4615                                                                                                                                                          ; LCCOMB_X10_Y42_N10  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4616                                                                                                                                                          ; LCCOMB_X10_Y42_N4   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4617                                                                                                                                                          ; LCCOMB_X10_Y42_N26  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4618                                                                                                                                                          ; LCCOMB_X11_Y46_N8   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4619                                                                                                                                                          ; LCCOMB_X9_Y46_N26   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4620                                                                                                                                                          ; LCCOMB_X11_Y46_N10  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4621                                                                                                                                                          ; LCCOMB_X10_Y47_N30  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|take_pc_mem_wb                                                                                                                                                                         ; LCCOMB_X13_Y62_N0   ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|Repeater_2:repeater|_T_1~0                                                                                                                                              ; LCCOMB_X40_Y53_N26  ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|Repeater_2:repeater|full                                                                                                                                                ; FF_X40_Y53_N15      ; 59      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|Repeater_2:repeater|full~0                                                                                                                                              ; LCCOMB_X40_Y53_N12  ; 121     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|_GEN_1                                                                                                                                                                  ; LCCOMB_X43_Y52_N30  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|acknum[0]~3                                                                                                                                                             ; LCCOMB_X43_Y52_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|gennum[2]~1                                                                                                                                                             ; LCCOMB_X43_Y51_N2   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|TLXbar_7:tlMasterXbar|beatsLeft[6]~14                                                                                                                                                                ; LCCOMB_X42_Y46_N30  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|TLXbar_7:tlMasterXbar|readys_mask[0]~1                                                                                                                                                               ; LCCOMB_X42_Y46_N4   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|counter[9]~45                                                                                                                                                        ; LCCOMB_X19_Y49_N30  ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|fifo~0                                                                                                                                                               ; LCCOMB_X19_Y49_N24  ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|rdout[0]~1                                                                                                                                                           ; LCCOMB_X19_Y37_N12  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|wptr[3]~1                                                                                                                                                            ; LCCOMB_X19_Y38_N8   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[37]~64                                                                                                                                                          ; LCCOMB_X17_Y49_N20  ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|fifo~1                                                                                                                                                               ; LCCOMB_X17_Y49_N22  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|rdout[0]~0                                                                                                                                                           ; LCCOMB_X13_Y52_N12  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer:buffer_1|Queue:x1_a_q|ram_combMem_13:ram_ext|Memory~272                                                                                                                                                                         ; LCCOMB_X40_Y53_N4   ; 116     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer:buffer_1|Queue:x1_a_q|ram_combMem_13:ram_ext|Memory~273                                                                                                                                                                         ; LCCOMB_X40_Y53_N10  ; 116     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext|Memory~146                                                                                                                                                                ; LCCOMB_X46_Y42_N10  ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext|Memory~147                                                                                                                                                                ; LCCOMB_X43_Y46_N16  ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer_13:buffer|Queue_30:x1_a_q|ram_combMem_12:ram_ext|Memory~239                                                                                                                                                                     ; LCCOMB_X58_Y47_N28  ; 114     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer_13:buffer|Queue_30:x1_a_q|ram_combMem_12:ram_ext|Memory~240                                                                                                                                                                     ; LCCOMB_X58_Y47_N30  ; 114     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer_13:buffer|Queue_31:bundleIn_0_d_q|ram_combMem_3:ram_ext|Memory~144                                                                                                                                                              ; LCCOMB_X59_Y43_N2   ; 71      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|TLBuffer_13:buffer|Queue_31:bundleIn_0_d_q|ram_combMem_3:ram_ext|Memory~145                                                                                                                                                              ; LCCOMB_X60_Y43_N10  ; 71      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|wren~0                                                            ; LCCOMB_X30_Y33_N30  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|wren~0                                                            ; LCCOMB_X30_Y33_N2   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|wren~0                                                            ; LCCOMB_X30_Y33_N20  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3|wren~0                                                            ; LCCOMB_X33_Y33_N24  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4|wren~0                                                            ; LCCOMB_X33_Y34_N18  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|wren~0                                                            ; LCCOMB_X33_Y33_N16  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|wren~0                                                            ; LCCOMB_X33_Y34_N6   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7|wren~0                                                            ; LCCOMB_X33_Y33_N0   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|Equal171~1                                                                                                                                                                             ; LCCOMB_X23_Y32_N28  ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|Equal171~2                                                                                                                                                                             ; LCCOMB_X23_Y32_N26  ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|Equal171~3                                                                                                                                                                             ; LCCOMB_X23_Y32_N20  ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|_GEN_35                                                                                                                                                                                ; LCCOMB_X21_Y32_N26  ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|_GEN_37~1                                                                                                                                                                              ; LCCOMB_X23_Y32_N4   ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|_GEN_46                                                                                                                                                                                ; LCCOMB_X23_Y32_N8   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|advance_pstore1                                                                                                                                                                        ; LCCOMB_X28_Y33_N22  ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~0                                                                                                                                                                              ; LCCOMB_X28_Y33_N12  ; 87      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~1                                                                                                                                                                              ; LCCOMB_X23_Y34_N0   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~2                                                                                                                                                                              ; LCCOMB_X23_Y34_N24  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~3                                                                                                                                                                              ; LCCOMB_X25_Y34_N26  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~4                                                                                                                                                                              ; LCCOMB_X25_Y34_N30  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~5                                                                                                                                                                              ; LCCOMB_X28_Y31_N14  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|comb~13                                                                                                                                                                                ; LCCOMB_X27_Y37_N8   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|counter[7]~3                                                                                                                                                                           ; LCCOMB_X28_Y31_N16  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|s1_valid_not_nacked                                                                                                                                                                    ; LCCOMB_X26_Y33_N10  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|s2_req_tag[8]~0                                                                                                                                                                        ; LCCOMB_X28_Y31_N8   ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|tlb__T_1122                                                                                                                                                                            ; LCCOMB_X25_Y36_N30  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|tlb__T_21~0                                                                                                                                                                            ; LCCOMB_X26_Y33_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|tlb_io_sfence_valid~0                                                                                                                                                                  ; LCCOMB_X26_Y33_N0   ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|always0~0                                                                                                                                                            ; LCCOMB_X19_Y24_N6   ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|counter[4]~1                                                                                                                                                         ; LCCOMB_X25_Y27_N16  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|s1_valid                                                                                                                                                             ; FF_X19_Y24_N17      ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0|always0~0                                                                      ; LCCOMB_X19_Y24_N20  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|vb_array[5]~5                                                                                                                                                        ; LCCOMB_X25_Y25_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|writeEnable_0                                                                                                                                                        ; LCCOMB_X25_Y27_N26  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|writeEnable_1~3                                                                                                                                                      ; LCCOMB_X25_Y27_N24  ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|always0~1                                                                                                                                                            ; LCCOMB_X10_Y15_N24  ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|always0~4                                                                                                                                                            ; LCCOMB_X10_Y15_N28  ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|always0~6                                                                                                                                                            ; LCCOMB_X13_Y15_N18  ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|always0~8                                                                                                                                                            ; LCCOMB_X10_Y15_N30  ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|wen_4~0                                                                                                                                                              ; LCCOMB_X13_Y14_N4   ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|Equal60~0                                                                                                                                                                ; LCCOMB_X25_Y28_N14  ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|Equal60~2                                                                                                                                                                ; LCCOMB_X25_Y28_N16  ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|Equal60~3                                                                                                                                                                ; LCCOMB_X24_Y28_N22  ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_GEN_22                                                                                                                                                                  ; LCCOMB_X17_Y29_N28  ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_GEN_24~1                                                                                                                                                                ; LCCOMB_X24_Y28_N20  ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_GEN_33                                                                                                                                                                  ; LCCOMB_X21_Y26_N10  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_T_1122                                                                                                                                                                  ; LCCOMB_X19_Y24_N18  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_T_21~1                                                                                                                                                                  ; LCCOMB_X20_Y27_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|always0~0                                                                                                                                                                ; LCCOMB_X21_Y30_N24  ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|always0~1                                                                                                                                                                ; LCCOMB_X21_Y30_N30  ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|always0~2                                                                                                                                                                ; LCCOMB_X21_Y30_N12  ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|always0~3                                                                                                                                                                ; LCCOMB_X21_Y30_N6   ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|s1_pc[33]~11                                                                                                                                                                       ; LCCOMB_X17_Y22_N18  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|s2_pc[16]~0                                                                                                                                                                        ; LCCOMB_X18_Y19_N14  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|s2_replay                                                                                                                                                                          ; LCCOMB_X18_Y19_N26  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|HellaCacheArbiter:dcacheArb|io_mem_req_valid~1                                                                                                                                                       ; LCCOMB_X28_Y34_N22  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~0                                                                                                                                                                                    ; LCCOMB_X17_Y37_N2   ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~1                                                                                                                                                                                    ; LCCOMB_X16_Y37_N20  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~2                                                                                                                                                                                    ; LCCOMB_X17_Y37_N12  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~3                                                                                                                                                                                    ; LCCOMB_X17_Y37_N6   ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~4                                                                                                                                                                                    ; LCCOMB_X17_Y37_N30  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~5                                                                                                                                                                                    ; LCCOMB_X16_Y37_N8   ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~6                                                                                                                                                                                    ; LCCOMB_X17_Y37_N20  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~7                                                                                                                                                                                    ; LCCOMB_X17_Y37_N26  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw|_GEN_8                                                                                                                                                                                       ; LCCOMB_X23_Y32_N16  ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw|_r_pte_T_5                                                                                                                                                                                   ; LCCOMB_X24_Y32_N2   ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw|r_pte_ppn[14]~6                                                                                                                                                                              ; LCCOMB_X24_Y31_N24  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw|r_pte_ppn[18]~3                                                                                                                                                                              ; LCCOMB_X24_Y31_N4   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw|r_pte_ppn[4]~7                                                                                                                                                                               ; LCCOMB_X24_Y31_N30  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw|resp_pf~1                                                                                                                                                                                    ; LCCOMB_X24_Y31_N2   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw|resp_valid_0                                                                                                                                                                                 ; FF_X23_Y31_N1       ; 141     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|PTW:ptw|resp_valid_1                                                                                                                                                                                 ; FF_X23_Y31_N7       ; 56      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_0_q|ram_combMem_1:ram_ext|Memory~143                                                                                                                                          ; LCCOMB_X31_Y10_N10  ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_0_q|ram_combMem_1:ram_ext|Memory~144                                                                                                                                          ; LCCOMB_X31_Y10_N8   ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_1_q|ram_combMem_1:ram_ext|Memory~15                                                                                                                                           ; LCCOMB_X23_Y10_N22  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_1_q|ram_combMem_1:ram_ext|Memory~16                                                                                                                                           ; LCCOMB_X23_Y10_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_2_q|ram_combMem_1:ram_ext|Memory~143                                                                                                                                          ; LCCOMB_X26_Y6_N26   ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_2_q|ram_combMem_1:ram_ext|Memory~144                                                                                                                                          ; LCCOMB_X26_Y6_N0    ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_3_q|ram_combMem_1:ram_ext|Memory~15                                                                                                                                           ; LCCOMB_X24_Y10_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_3_q|ram_combMem_1:ram_ext|Memory~16                                                                                                                                           ; LCCOMB_X24_Y10_N2   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|RoccCommandRouter:cmdRouter|Queue_21:cmd|ram_combMem_17:ram_ext|Memory~174                                                                                                                           ; LCCOMB_X20_Y17_N0   ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|RoccCommandRouter:cmdRouter|Queue_21:cmd|ram_combMem_17:ram_ext|Memory~175                                                                                                                           ; LCCOMB_X20_Y17_N22  ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_33                                                                                                                                                                  ; LCCOMB_X5_Y22_N10   ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_34                                                                                                                                                                  ; LCCOMB_X13_Y17_N0   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_35                                                                                                                                                                  ; LCCOMB_X8_Y24_N10   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_36                                                                                                                                                                  ; LCCOMB_X7_Y25_N12   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_37                                                                                                                                                                  ; LCCOMB_X7_Y25_N22   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_38                                                                                                                                                                  ; LCCOMB_X7_Y25_N2    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_39                                                                                                                                                                  ; LCCOMB_X7_Y25_N8    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_40                                                                                                                                                                  ; LCCOMB_X5_Y24_N30   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_41                                                                                                                                                                  ; LCCOMB_X5_Y24_N6    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_42                                                                                                                                                                  ; LCCOMB_X5_Y24_N16   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~10                                                                                                                                                               ; LCCOMB_X7_Y25_N26   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~12                                                                                                                                                               ; LCCOMB_X6_Y24_N28   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~14                                                                                                                                                               ; LCCOMB_X4_Y31_N28   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~16                                                                                                                                                               ; LCCOMB_X4_Y31_N26   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~17                                                                                                                                                               ; LCCOMB_X2_Y24_N16   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~18                                                                                                                                                               ; LCCOMB_X13_Y17_N2   ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~22                                                                                                                                                               ; LCCOMB_X5_Y22_N28   ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~23                                                                                                                                                               ; LCCOMB_X1_Y20_N26   ; 59      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~24                                                                                                                                                               ; LCCOMB_X12_Y22_N22  ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~25                                                                                                                                                               ; LCCOMB_X7_Y18_N22   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~26                                                                                                                                                               ; LCCOMB_X7_Y18_N8    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~32                                                                                                                                                               ; LCCOMB_X6_Y17_N10   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~33                                                                                                                                                               ; LCCOMB_X6_Y20_N6    ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~35                                                                                                                                                               ; LCCOMB_X10_Y20_N0   ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~36                                                                                                                                                               ; LCCOMB_X11_Y23_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~37                                                                                                                                                               ; LCCOMB_X12_Y24_N10  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~38                                                                                                                                                               ; LCCOMB_X5_Y19_N24   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~39                                                                                                                                                               ; LCCOMB_X5_Y19_N22   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~4                                                                                                                                                                ; LCCOMB_X7_Y24_N4    ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~6                                                                                                                                                                ; LCCOMB_X10_Y24_N2   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~8                                                                                                                                                                ; LCCOMB_X8_Y28_N26   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always1~0                                                                                                                                                                ; LCCOMB_X1_Y24_N10   ; 59      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|io_interrupt~3                                                                                                                                                           ; LCCOMB_X19_Y20_N20  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|large_0[41]~170                                                                                                                                                          ; LCCOMB_X1_Y20_N30   ; 58      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|large_1[21]~170                                                                                                                                                          ; LCCOMB_X1_Y24_N2    ; 58      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_bp_0_control_x~0                                                                                                                                                     ; LCCOMB_X13_Y17_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_dcsr_cause[0]~1                                                                                                                                                      ; LCCOMB_X11_Y20_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_dcsr_ebreaku~1                                                                                                                                                       ; LCCOMB_X13_Y23_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_dcsr_prv[0]~2                                                                                                                                                        ; LCCOMB_X10_Y20_N22  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_dpc[38]~78                                                                                                                                                           ; LCCOMB_X11_Y20_N28  ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mcause[2]~1                                                                                                                                                          ; LCCOMB_X6_Y20_N28   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mcountinhibit[0]~0                                                                                                                                                   ; LCCOMB_X9_Y24_N16   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mepc[19]~1                                                                                                                                                           ; LCCOMB_X11_Y20_N6   ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mie[3]~0                                                                                                                                                             ; LCCOMB_X11_Y23_N8   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_misa[0]~2                                                                                                                                                            ; LCCOMB_X6_Y17_N4    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mstatus_mpp[0]~2                                                                                                                                                     ; LCCOMB_X6_Y21_N12   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mstatus_mxr~1                                                                                                                                                        ; LCCOMB_X7_Y23_N8    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mstatus_sie~1                                                                                                                                                        ; LCCOMB_X10_Y23_N2   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mstatus_tw~0                                                                                                                                                         ; LCCOMB_X6_Y21_N0    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mtval[12]~39                                                                                                                                                         ; LCCOMB_X11_Y20_N8   ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mtvec[25]~4                                                                                                                                                          ; LCCOMB_X8_Y24_N22   ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_0_cfg_a[0]~0                                                                                                                                                     ; LCCOMB_X8_Y24_N30   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_1_cfg_l~0                                                                                                                                                        ; LCCOMB_X12_Y27_N14  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_2_cfg_a[1]~0                                                                                                                                                     ; LCCOMB_X10_Y24_N20  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_3_cfg_l~0                                                                                                                                                        ; LCCOMB_X7_Y25_N6    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_4_cfg_l~0                                                                                                                                                        ; LCCOMB_X5_Y21_N28   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_5_cfg_l~0                                                                                                                                                        ; LCCOMB_X7_Y23_N0    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_6_cfg_l~0                                                                                                                                                        ; LCCOMB_X5_Y21_N22   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_7_cfg_a[0]~1                                                                                                                                                     ; LCCOMB_X13_Y26_N22  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_scause[3]~3                                                                                                                                                          ; LCCOMB_X9_Y20_N18   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_sepc[19]~1                                                                                                                                                           ; LCCOMB_X11_Y20_N12  ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_stval[11]~2                                                                                                                                                          ; LCCOMB_X11_Y20_N10  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|small_0[0]~12                                                                                                                                                            ; LCCOMB_X1_Y20_N28   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|small_1[1]~12                                                                                                                                                            ; LCCOMB_X1_Y24_N0    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|always0~1                                                                                                                                                                    ; LCCOMB_X9_Y15_N12   ; 59      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|buf_data[13]~16                                                                                                                                                              ; LCCOMB_X9_Y16_N20   ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|nBufValid                                                                                                                                                                    ; FF_X9_Y15_N21       ; 180     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|_T_23~0                                                                                                                                                                     ; LCCOMB_X27_Y13_N4   ; 161     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|count[0]~4                                                                                                                                                                  ; LCCOMB_X34_Y7_N30   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[52]~33                                                                                                                                                              ; LCCOMB_X41_Y5_N22   ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[6]~54                                                                                                                                                             ; LCCOMB_X31_Y7_N4    ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[78]~524                                                                                                                                                           ; LCCOMB_X34_Y7_N8    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder~519                                                                                                                                                               ; LCCOMB_X34_Y7_N18   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|state~5                                                                                                                                                                     ; LCCOMB_X24_Y16_N16  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|Mux151~0                                                                                                                                                                               ; LCCOMB_X36_Y14_N30  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|_T_138~0                                                                                                                                                                               ; LCCOMB_X20_Y12_N18  ; 101     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|_r[9]~21                                                                                                                                                                               ; LCCOMB_X19_Y12_N6   ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|always0~0                                                                                                                                                                              ; LCCOMB_X10_Y17_N24  ; 158     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|always0~3                                                                                                                                                                              ; LCCOMB_X9_Y15_N0    ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|always0~6                                                                                                                                                                              ; LCCOMB_X8_Y15_N20   ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|always0~7                                                                                                                                                                              ; LCCOMB_X31_Y15_N22  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|comb~131                                                                                                                                                                               ; LCCOMB_X9_Y10_N4    ; 65      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|comb~134                                                                                                                                                                               ; LCCOMB_X17_Y10_N8   ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|ctrl_killd                                                                                                                                                                             ; LCCOMB_X9_Y15_N30   ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|ex_ctrl_alu_dw                                                                                                                                                                         ; FF_X5_Y15_N1        ; 138     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|ex_reg_rs_msb_0[23]~64                                                                                                                                                                 ; LCCOMB_X9_Y11_N12   ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|ex_reg_rs_msb_0[61]~65                                                                                                                                                                 ; LCCOMB_X9_Y11_N26   ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|id_illegal_insn~3                                                                                                                                                                      ; LCCOMB_X9_Y11_N20   ; 65      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|io_imem_sfence_valid                                                                                                                                                                   ; LCCOMB_X16_Y31_N4   ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|mem_pc_valid~0                                                                                                                                                                         ; LCCOMB_X10_Y17_N18  ; 141     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|mem_reg_rs2~33                                                                                                                                                                         ; LCCOMB_X39_Y14_N12  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4575                                                                                                                                                          ; LCCOMB_X14_Y6_N6    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4577                                                                                                                                                          ; LCCOMB_X14_Y6_N8    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4579                                                                                                                                                          ; LCCOMB_X14_Y6_N30   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4581                                                                                                                                                          ; LCCOMB_X14_Y6_N0    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4583                                                                                                                                                          ; LCCOMB_X9_Y10_N30   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4585                                                                                                                                                          ; LCCOMB_X6_Y9_N8     ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4587                                                                                                                                                          ; LCCOMB_X14_Y10_N28  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4589                                                                                                                                                          ; LCCOMB_X7_Y10_N0    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4591                                                                                                                                                          ; LCCOMB_X16_Y10_N26  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4593                                                                                                                                                          ; LCCOMB_X14_Y6_N2    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4595                                                                                                                                                          ; LCCOMB_X16_Y10_N20  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4597                                                                                                                                                          ; LCCOMB_X16_Y10_N8   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4599                                                                                                                                                          ; LCCOMB_X13_Y7_N20   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4601                                                                                                                                                          ; LCCOMB_X14_Y6_N12   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4603                                                                                                                                                          ; LCCOMB_X14_Y6_N10   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4605                                                                                                                                                          ; LCCOMB_X17_Y10_N22  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4606                                                                                                                                                          ; LCCOMB_X6_Y9_N10    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4607                                                                                                                                                          ; LCCOMB_X14_Y6_N28   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4608                                                                                                                                                          ; LCCOMB_X14_Y6_N18   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4609                                                                                                                                                          ; LCCOMB_X13_Y7_N24   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4610                                                                                                                                                          ; LCCOMB_X14_Y6_N20   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4611                                                                                                                                                          ; LCCOMB_X8_Y6_N28    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4612                                                                                                                                                          ; LCCOMB_X17_Y10_N24  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4613                                                                                                                                                          ; LCCOMB_X14_Y6_N26   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4614                                                                                                                                                          ; LCCOMB_X14_Y6_N24   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4615                                                                                                                                                          ; LCCOMB_X13_Y7_N6    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4616                                                                                                                                                          ; LCCOMB_X14_Y10_N22  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4617                                                                                                                                                          ; LCCOMB_X7_Y10_N26   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4618                                                                                                                                                          ; LCCOMB_X14_Y6_N22   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4619                                                                                                                                                          ; LCCOMB_X16_Y10_N14  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4620                                                                                                                                                          ; LCCOMB_X17_Y10_N18  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|take_pc_mem_wb                                                                                                                                                                         ; LCCOMB_X18_Y19_N4   ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|Repeater_2:repeater|_T_1~0                                                                                                                                              ; LCCOMB_X32_Y35_N8   ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|Repeater_2:repeater|full                                                                                                                                                ; FF_X32_Y35_N27      ; 60      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|Repeater_2:repeater|full~0                                                                                                                                              ; LCCOMB_X32_Y35_N22  ; 120     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|_GEN_1                                                                                                                                                                  ; LCCOMB_X42_Y42_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|acknum[2]~2                                                                                                                                                             ; LCCOMB_X42_Y42_N8   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|gennum[2]~1                                                                                                                                                             ; LCCOMB_X32_Y35_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|TLXbar_7:tlMasterXbar|beatsLeft[5]~15                                                                                                                                                                ; LCCOMB_X28_Y37_N4   ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|TLXbar_7:tlMasterXbar|readys_mask[1]~3                                                                                                                                                               ; LCCOMB_X28_Y37_N20  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|counter[7]~45                                                                                                                                                        ; LCCOMB_X67_Y53_N24  ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|fifo~0                                                                                                                                                               ; LCCOMB_X67_Y53_N22  ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|nwptr[3]~0                                                                                                                                                           ; LCCOMB_X54_Y42_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|rdout[0]~1                                                                                                                                                           ; LCCOMB_X55_Y44_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[12]~64                                                                                                                                                          ; LCCOMB_X39_Y11_N20  ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|fifo~1                                                                                                                                                               ; LCCOMB_X39_Y11_N26  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|rdout[0]~0                                                                                                                                                           ; LCCOMB_X19_Y13_N30  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer:buffer_1|Queue:x1_a_q|ram_combMem_13:ram_ext|Memory~272                                                                                                                                                                         ; LCCOMB_X36_Y35_N24  ; 116     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer:buffer_1|Queue:x1_a_q|ram_combMem_13:ram_ext|Memory~273                                                                                                                                                                         ; LCCOMB_X36_Y35_N14  ; 116     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext|Memory~146                                                                                                                                                                ; LCCOMB_X41_Y34_N24  ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext|Memory~147                                                                                                                                                                ; LCCOMB_X41_Y34_N6   ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer_13:buffer|Queue_30:x1_a_q|ram_combMem_12:ram_ext|Memory~252                                                                                                                                                                     ; LCCOMB_X27_Y37_N6   ; 114     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer_13:buffer|Queue_30:x1_a_q|ram_combMem_12:ram_ext|Memory~253                                                                                                                                                                     ; LCCOMB_X27_Y37_N16  ; 114     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer_13:buffer|Queue_31:bundleIn_0_d_q|ram_combMem_3:ram_ext|Memory~144                                                                                                                                                              ; LCCOMB_X56_Y33_N14  ; 71      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|TLBuffer_13:buffer|Queue_31:bundleIn_0_d_q|ram_combMem_3:ram_ext|Memory~145                                                                                                                                                              ; LCCOMB_X56_Y33_N28  ; 71      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|wren~0                                                            ; LCCOMB_X76_Y51_N10  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|wren~0                                                            ; LCCOMB_X76_Y49_N20  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|wren~0                                                            ; LCCOMB_X76_Y51_N26  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3|wren~0                                                            ; LCCOMB_X76_Y51_N0   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4|wren~0                                                            ; LCCOMB_X76_Y47_N12  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|wren~0                                                            ; LCCOMB_X76_Y49_N18  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|wren~0                                                            ; LCCOMB_X76_Y47_N16  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7|wren~0                                                            ; LCCOMB_X77_Y49_N22  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|Equal171~1                                                                                                                                                                             ; LCCOMB_X99_Y54_N4   ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|Equal171~2                                                                                                                                                                             ; LCCOMB_X99_Y54_N22  ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|Equal171~3                                                                                                                                                                             ; LCCOMB_X99_Y54_N8   ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|_GEN_35                                                                                                                                                                                ; LCCOMB_X99_Y54_N18  ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|_GEN_37~1                                                                                                                                                                              ; LCCOMB_X99_Y54_N16  ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|_GEN_46                                                                                                                                                                                ; LCCOMB_X99_Y54_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|advance_pstore1                                                                                                                                                                        ; LCCOMB_X76_Y47_N28  ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~0                                                                                                                                                                              ; LCCOMB_X84_Y52_N20  ; 87      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~1                                                                                                                                                                              ; LCCOMB_X99_Y50_N6   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~2                                                                                                                                                                              ; LCCOMB_X100_Y50_N4  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~3                                                                                                                                                                              ; LCCOMB_X99_Y50_N16  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~4                                                                                                                                                                              ; LCCOMB_X100_Y50_N8  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|always0~5                                                                                                                                                                              ; LCCOMB_X87_Y52_N24  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|comb~18                                                                                                                                                                                ; LCCOMB_X80_Y44_N20  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|counter[6]~3                                                                                                                                                                           ; LCCOMB_X79_Y47_N16  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|s1_valid_not_nacked                                                                                                                                                                    ; LCCOMB_X84_Y52_N16  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|s2_req_size[0]~0                                                                                                                                                                       ; LCCOMB_X84_Y52_N6   ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|tlb__T_1122                                                                                                                                                                            ; LCCOMB_X97_Y50_N14  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|tlb__T_21~1                                                                                                                                                                            ; LCCOMB_X97_Y50_N16  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|tlb_io_sfence_valid~0                                                                                                                                                                  ; LCCOMB_X94_Y50_N6   ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|always0~0                                                                                                                                                            ; LCCOMB_X94_Y51_N24  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|counter[5]~1                                                                                                                                                         ; LCCOMB_X79_Y47_N22  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|s1_valid                                                                                                                                                             ; FF_X94_Y51_N19      ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0|always0~0                                                                      ; LCCOMB_X94_Y51_N6   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|vb_array[14]~4                                                                                                                                                       ; LCCOMB_X94_Y51_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|writeEnable                                                                                                                                                          ; LCCOMB_X97_Y51_N28  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|writeEnable_1~3                                                                                                                                                      ; LCCOMB_X97_Y51_N24  ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|always0~1                                                                                                                                                            ; LCCOMB_X89_Y64_N20  ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|always0~10                                                                                                                                                           ; LCCOMB_X90_Y64_N26  ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|always0~5                                                                                                                                                            ; LCCOMB_X89_Y64_N30  ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|always0~8                                                                                                                                                            ; LCCOMB_X90_Y64_N2   ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ShiftQueue:fq|wen_4~0                                                                                                                                                              ; LCCOMB_X89_Y64_N6   ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|Equal60~0                                                                                                                                                                ; LCCOMB_X106_Y53_N4  ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|Equal60~2                                                                                                                                                                ; LCCOMB_X106_Y53_N8  ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|Equal60~3                                                                                                                                                                ; LCCOMB_X106_Y53_N18 ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_GEN_22                                                                                                                                                                  ; LCCOMB_X108_Y53_N26 ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_GEN_24~1                                                                                                                                                                ; LCCOMB_X106_Y53_N2  ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_GEN_33                                                                                                                                                                  ; LCCOMB_X102_Y53_N16 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_T_1122                                                                                                                                                                  ; LCCOMB_X109_Y53_N26 ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|_T_21~1                                                                                                                                                                  ; LCCOMB_X103_Y54_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|always0~0                                                                                                                                                                ; LCCOMB_X102_Y53_N8  ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|always0~1                                                                                                                                                                ; LCCOMB_X102_Y53_N26 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|always0~2                                                                                                                                                                ; LCCOMB_X102_Y53_N12 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|TLB_1:tlb|always0~3                                                                                                                                                                ; LCCOMB_X102_Y53_N30 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|s1_pc[35]~11                                                                                                                                                                       ; LCCOMB_X95_Y58_N0   ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|s2_pc[1]~0                                                                                                                                                                         ; LCCOMB_X95_Y55_N14  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|s2_replay                                                                                                                                                                          ; LCCOMB_X94_Y55_N22  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|HellaCacheArbiter:dcacheArb|io_mem_req_valid~1                                                                                                                                                       ; LCCOMB_X75_Y53_N16  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~0                                                                                                                                                                                    ; LCCOMB_X108_Y58_N4  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~1                                                                                                                                                                                    ; LCCOMB_X108_Y58_N22 ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~2                                                                                                                                                                                    ; LCCOMB_X108_Y58_N2  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~3                                                                                                                                                                                    ; LCCOMB_X108_Y58_N0  ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~4                                                                                                                                                                                    ; LCCOMB_X108_Y58_N12 ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~5                                                                                                                                                                                    ; LCCOMB_X108_Y58_N18 ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~6                                                                                                                                                                                    ; LCCOMB_X108_Y58_N20 ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw|Equal27~7                                                                                                                                                                                    ; LCCOMB_X108_Y58_N26 ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw|_GEN_8                                                                                                                                                                                       ; LCCOMB_X102_Y54_N12 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw|_r_pte_T_5                                                                                                                                                                                   ; LCCOMB_X92_Y54_N6   ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw|r_pte_ppn[16]~8                                                                                                                                                                              ; LCCOMB_X102_Y54_N8  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw|r_pte_ppn[19]~10                                                                                                                                                                             ; LCCOMB_X102_Y54_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw|r_pte_ppn[1]~9                                                                                                                                                                               ; LCCOMB_X102_Y54_N0  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw|resp_pf~2                                                                                                                                                                                    ; LCCOMB_X91_Y54_N2   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw|resp_valid_0                                                                                                                                                                                 ; FF_X96_Y51_N1       ; 135     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|PTW:ptw|resp_valid_1                                                                                                                                                                                 ; FF_X92_Y51_N5       ; 58      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_0_q|ram_combMem_1:ram_ext|Memory~143                                                                                                                                          ; LCCOMB_X85_Y54_N16  ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_0_q|ram_combMem_1:ram_ext|Memory~144                                                                                                                                          ; LCCOMB_X85_Y54_N30  ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_1_q|ram_combMem_1:ram_ext|Memory~15                                                                                                                                           ; LCCOMB_X88_Y53_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_1_q|ram_combMem_1:ram_ext|Memory~16                                                                                                                                           ; LCCOMB_X88_Y53_N26  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_2_q|ram_combMem_1:ram_ext|Memory~143                                                                                                                                          ; LCCOMB_X59_Y48_N16  ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_2_q|ram_combMem_1:ram_ext|Memory~144                                                                                                                                          ; LCCOMB_X59_Y48_N14  ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_3_q|ram_combMem_1:ram_ext|Memory~15                                                                                                                                           ; LCCOMB_X88_Y53_N0   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Queue_23:respArb_io_in_3_q|ram_combMem_1:ram_ext|Memory~16                                                                                                                                           ; LCCOMB_X88_Y53_N10  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|RoccCommandRouter:cmdRouter|Queue_21:cmd|ram_combMem_17:ram_ext|Memory~169                                                                                                                           ; LCCOMB_X84_Y53_N30  ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|RoccCommandRouter:cmdRouter|Queue_21:cmd|ram_combMem_17:ram_ext|Memory~170                                                                                                                           ; LCCOMB_X84_Y53_N4   ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_33                                                                                                                                                                  ; LCCOMB_X99_Y63_N30  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_34                                                                                                                                                                  ; LCCOMB_X96_Y62_N2   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_35                                                                                                                                                                  ; LCCOMB_X97_Y67_N2   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_36                                                                                                                                                                  ; LCCOMB_X102_Y67_N22 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_37                                                                                                                                                                  ; LCCOMB_X102_Y67_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_38                                                                                                                                                                  ; LCCOMB_X101_Y67_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_39                                                                                                                                                                  ; LCCOMB_X103_Y65_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_40                                                                                                                                                                  ; LCCOMB_X102_Y65_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_41                                                                                                                                                                  ; LCCOMB_X103_Y65_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|_GEN_42                                                                                                                                                                  ; LCCOMB_X102_Y65_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~11                                                                                                                                                               ; LCCOMB_X106_Y64_N14 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~13                                                                                                                                                               ; LCCOMB_X103_Y65_N8  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~15                                                                                                                                                               ; LCCOMB_X106_Y65_N22 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~16                                                                                                                                                               ; LCCOMB_X105_Y64_N0  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~17                                                                                                                                                               ; LCCOMB_X96_Y62_N16  ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~21                                                                                                                                                               ; LCCOMB_X103_Y57_N8  ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~22                                                                                                                                                               ; LCCOMB_X98_Y68_N22  ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~23                                                                                                                                                               ; LCCOMB_X99_Y60_N14  ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~25                                                                                                                                                               ; LCCOMB_X99_Y60_N18  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~26                                                                                                                                                               ; LCCOMB_X99_Y60_N12  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~3                                                                                                                                                                ; LCCOMB_X98_Y68_N20  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~32                                                                                                                                                               ; LCCOMB_X97_Y61_N22  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~33                                                                                                                                                               ; LCCOMB_X99_Y60_N24  ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~35                                                                                                                                                               ; LCCOMB_X95_Y63_N12  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~36                                                                                                                                                               ; LCCOMB_X103_Y63_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~37                                                                                                                                                               ; LCCOMB_X102_Y63_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~38                                                                                                                                                               ; LCCOMB_X95_Y67_N22  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~39                                                                                                                                                               ; LCCOMB_X95_Y67_N16  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~5                                                                                                                                                                ; LCCOMB_X101_Y67_N26 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~7                                                                                                                                                                ; LCCOMB_X106_Y67_N28 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always0~9                                                                                                                                                                ; LCCOMB_X106_Y67_N6  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|always1~0                                                                                                                                                                ; LCCOMB_X98_Y68_N4   ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|io_interrupt~3                                                                                                                                                           ; LCCOMB_X90_Y60_N6   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|large_0[7]~170                                                                                                                                                           ; LCCOMB_X98_Y68_N26  ; 58      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|large_1[6]~170                                                                                                                                                           ; LCCOMB_X94_Y68_N22  ; 58      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_bp_0_control_action~0                                                                                                                                                ; LCCOMB_X97_Y62_N8   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_dcsr_cause[0]~1                                                                                                                                                      ; LCCOMB_X96_Y60_N2   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_dcsr_prv[1]~2                                                                                                                                                        ; LCCOMB_X96_Y59_N6   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_dcsr_step~1                                                                                                                                                          ; LCCOMB_X97_Y62_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_dpc[26]~78                                                                                                                                                           ; LCCOMB_X96_Y60_N8   ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mcause[3]~1                                                                                                                                                          ; LCCOMB_X99_Y63_N8   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mcountinhibit[0]~0                                                                                                                                                   ; LCCOMB_X96_Y68_N10  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mepc[24]~1                                                                                                                                                           ; LCCOMB_X96_Y60_N30  ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mie[3]~0                                                                                                                                                             ; LCCOMB_X101_Y64_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_misa[2]~2                                                                                                                                                            ; LCCOMB_X97_Y66_N22  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mstatus_fs[0]~0                                                                                                                                                      ; LCCOMB_X95_Y58_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mstatus_mpp[0]~2                                                                                                                                                     ; LCCOMB_X96_Y66_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mstatus_sie~1                                                                                                                                                        ; LCCOMB_X94_Y61_N16  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mstatus_tvm~0                                                                                                                                                        ; LCCOMB_X103_Y66_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mtval[28]~39                                                                                                                                                         ; LCCOMB_X96_Y60_N24  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_mtvec[8]~4                                                                                                                                                           ; LCCOMB_X101_Y62_N16 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_0_cfg_l~0                                                                                                                                                        ; LCCOMB_X102_Y64_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_1_cfg_a[0]~0                                                                                                                                                     ; LCCOMB_X98_Y68_N10  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_2_cfg_l~0                                                                                                                                                        ; LCCOMB_X102_Y64_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_3_cfg_a[1]~1                                                                                                                                                     ; LCCOMB_X101_Y67_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_4_cfg_l~0                                                                                                                                                        ; LCCOMB_X105_Y65_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_5_cfg_a[0]~1                                                                                                                                                     ; LCCOMB_X95_Y66_N8   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_6_cfg_l~0                                                                                                                                                        ; LCCOMB_X98_Y68_N14  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_pmp_7_cfg_a[0]~1                                                                                                                                                     ; LCCOMB_X105_Y65_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_scause[2]~3                                                                                                                                                          ; LCCOMB_X95_Y60_N4   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_sepc[31]~1                                                                                                                                                           ; LCCOMB_X96_Y60_N28  ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|reg_stval[37]~2                                                                                                                                                          ; LCCOMB_X96_Y60_N26  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|small_0[5]~1                                                                                                                                                             ; LCCOMB_X96_Y68_N28  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|CSRFile_1:csr|small_1[3]~1                                                                                                                                                             ; LCCOMB_X94_Y68_N16  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|always0~1                                                                                                                                                                    ; LCCOMB_X91_Y64_N18  ; 59      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|buf_data[11]~16                                                                                                                                                              ; LCCOMB_X92_Y64_N22  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|nBufValid                                                                                                                                                                    ; FF_X92_Y69_N17      ; 179     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|_T_23~0                                                                                                                                                                     ; LCCOMB_X88_Y52_N18  ; 161     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|count[4]~4                                                                                                                                                                  ; LCCOMB_X88_Y45_N30  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|divisor[32]~33                                                                                                                                                              ; LCCOMB_X89_Y52_N22  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[23]~52                                                                                                                                                            ; LCCOMB_X87_Y44_N28  ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder[82]~520                                                                                                                                                           ; LCCOMB_X88_Y45_N14  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|remainder~515                                                                                                                                                               ; LCCOMB_X88_Y45_N16  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|state~5                                                                                                                                                                     ; LCCOMB_X88_Y52_N2   ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|Mux151~0                                                                                                                                                                               ; LCCOMB_X75_Y52_N0   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|_T_138~0                                                                                                                                                                               ; LCCOMB_X87_Y58_N0   ; 103     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|_r[31]~28                                                                                                                                                                              ; LCCOMB_X86_Y62_N30  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|always0~0                                                                                                                                                                              ; LCCOMB_X88_Y60_N18  ; 158     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|always0~3                                                                                                                                                                              ; LCCOMB_X88_Y64_N26  ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|always0~5                                                                                                                                                                              ; LCCOMB_X84_Y64_N10  ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|always0~7                                                                                                                                                                              ; LCCOMB_X88_Y60_N30  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|comb~127                                                                                                                                                                               ; LCCOMB_X82_Y63_N20  ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|comb~132                                                                                                                                                                               ; LCCOMB_X82_Y63_N16  ; 66      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|ctrl_killd                                                                                                                                                                             ; LCCOMB_X88_Y64_N16  ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|ex_ctrl_alu_dw                                                                                                                                                                         ; FF_X87_Y61_N1       ; 140     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|ex_reg_rs_msb_0[14]~63                                                                                                                                                                 ; LCCOMB_X90_Y67_N6   ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|ex_reg_rs_msb_0[61]~62                                                                                                                                                                 ; LCCOMB_X87_Y64_N28  ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|id_illegal_insn~3                                                                                                                                                                      ; LCCOMB_X90_Y67_N24  ; 66      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|io_imem_sfence_valid                                                                                                                                                                   ; LCCOMB_X88_Y58_N20  ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|mem_pc_valid~0                                                                                                                                                                         ; LCCOMB_X90_Y60_N14  ; 141     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|mem_reg_rs2~33                                                                                                                                                                         ; LCCOMB_X88_Y56_N30  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4575                                                                                                                                                          ; LCCOMB_X81_Y63_N28  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4577                                                                                                                                                          ; LCCOMB_X81_Y63_N18  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4579                                                                                                                                                          ; LCCOMB_X81_Y63_N24  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4581                                                                                                                                                          ; LCCOMB_X81_Y63_N14  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4583                                                                                                                                                          ; LCCOMB_X79_Y63_N28  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4585                                                                                                                                                          ; LCCOMB_X79_Y63_N22  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4587                                                                                                                                                          ; LCCOMB_X79_Y63_N20  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4589                                                                                                                                                          ; LCCOMB_X79_Y63_N14  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4591                                                                                                                                                          ; LCCOMB_X81_Y63_N12  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4593                                                                                                                                                          ; LCCOMB_X79_Y63_N24  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4595                                                                                                                                                          ; LCCOMB_X81_Y63_N10  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4597                                                                                                                                                          ; LCCOMB_X82_Y63_N12  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4599                                                                                                                                                          ; LCCOMB_X79_Y63_N2   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4601                                                                                                                                                          ; LCCOMB_X79_Y63_N0   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4603                                                                                                                                                          ; LCCOMB_X81_Y63_N16  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4605                                                                                                                                                          ; LCCOMB_X81_Y63_N22  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4606                                                                                                                                                          ; LCCOMB_X79_Y63_N18  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4607                                                                                                                                                          ; LCCOMB_X81_Y63_N4   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4608                                                                                                                                                          ; LCCOMB_X79_Y63_N8   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4609                                                                                                                                                          ; LCCOMB_X79_Y63_N30  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4610                                                                                                                                                          ; LCCOMB_X81_Y63_N6   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4611                                                                                                                                                          ; LCCOMB_X79_Y63_N4   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4612                                                                                                                                                          ; LCCOMB_X81_Y63_N20  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4613                                                                                                                                                          ; LCCOMB_X79_Y63_N26  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4614                                                                                                                                                          ; LCCOMB_X81_Y63_N26  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4615                                                                                                                                                          ; LCCOMB_X81_Y63_N0   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4616                                                                                                                                                          ; LCCOMB_X79_Y63_N16  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4617                                                                                                                                                          ; LCCOMB_X79_Y63_N6   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4618                                                                                                                                                          ; LCCOMB_X81_Y63_N30  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4619                                                                                                                                                          ; LCCOMB_X82_Y63_N30  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|rf_combMem:rf_ext|Memory~4620                                                                                                                                                          ; LCCOMB_X81_Y63_N8   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|take_pc_mem_wb                                                                                                                                                                         ; LCCOMB_X92_Y59_N18  ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|Repeater_2:repeater|_T_1~0                                                                                                                                              ; LCCOMB_X67_Y51_N24  ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|Repeater_2:repeater|full                                                                                                                                                ; FF_X66_Y51_N31      ; 59      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|Repeater_2:repeater|full~0                                                                                                                                              ; LCCOMB_X75_Y53_N28  ; 121     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|_GEN_1                                                                                                                                                                  ; LCCOMB_X52_Y41_N28  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|acknum[2]~3                                                                                                                                                             ; LCCOMB_X52_Y41_N24  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|gennum[2]~1                                                                                                                                                             ; LCCOMB_X67_Y52_N24  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|TLXbar_7:tlMasterXbar|beatsLeft[6]~14                                                                                                                                                                ; LCCOMB_X80_Y44_N26  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|TLXbar_7:tlMasterXbar|readys_mask[0]~1                                                                                                                                                               ; LCCOMB_X80_Y44_N28  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|counter[14]~45                                                                                                                                                       ; LCCOMB_X69_Y21_N18  ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|fifo~0                                                                                                                                                               ; LCCOMB_X70_Y21_N26  ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|nwptr[3]~4                                                                                                                                                           ; LCCOMB_X77_Y40_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|rdout[0]~1                                                                                                                                                           ; LCCOMB_X74_Y40_N14  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[43]~64                                                                                                                                                          ; LCCOMB_X66_Y53_N26  ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|fifo~1                                                                                                                                                               ; LCCOMB_X67_Y53_N2   ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|rdout[0]~0                                                                                                                                                           ; LCCOMB_X67_Y53_N0   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer:buffer_1|Queue:x1_a_q|ram_combMem_13:ram_ext|Memory~272                                                                                                                                                                         ; LCCOMB_X62_Y48_N24  ; 116     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer:buffer_1|Queue:x1_a_q|ram_combMem_13:ram_ext|Memory~273                                                                                                                                                                         ; LCCOMB_X62_Y48_N2   ; 116     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext|Memory~146                                                                                                                                                                ; LCCOMB_X50_Y46_N16  ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer:buffer_1|Queue_1:bundleIn_0_d_q|ram_combMem_4:ram_ext|Memory~147                                                                                                                                                                ; LCCOMB_X50_Y46_N30  ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer_13:buffer|Queue_30:x1_a_q|ram_combMem_12:ram_ext|Memory~246                                                                                                                                                                     ; LCCOMB_X77_Y44_N16  ; 114     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer_13:buffer|Queue_30:x1_a_q|ram_combMem_12:ram_ext|Memory~247                                                                                                                                                                     ; LCCOMB_X76_Y44_N14  ; 114     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer_13:buffer|Queue_31:bundleIn_0_d_q|ram_combMem_3:ram_ext|Memory~214                                                                                                                                                              ; LCCOMB_X79_Y47_N26  ; 71      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|TLBuffer_13:buffer|Queue_31:bundleIn_0_d_q|ram_combMem_3:ram_ext|Memory~215                                                                                                                                                              ; LCCOMB_X79_Y47_N12  ; 71      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|int_rtc_tick_c_value[0]~13                                                                                                                                                                                                                                                   ; LCCOMB_X48_Y36_N18  ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|ResetCatchAndSync_d3:system_debug_systemjtag_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0                                                                                                       ; FF_X61_Y18_N7       ; 13      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|ResetCatchAndSync_d3:system_debug_systemjtag_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0                                                                                                       ; FF_X61_Y18_N7       ; 57      ; Async. clear                          ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; TopHarness:TopHarness|ResetCatchAndSync_d3_VCU118woDDRHarness_UNIQUIFIED:harnessBinderReset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0_VCU118woDDRHarness_UNIQUIFIED:io_sync_reset_chain|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0_VCU118woDDRHarness_UNIQUIFIED:output_chain|sync_0                                         ; FF_X59_Y49_N7       ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ResetWrangler:dutWrangler|AsyncResetReg:deglitched_deglitch|reg_0                                                                                                                                                                                                                                               ; FF_X53_Y42_N27      ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ResetWrangler:dutWrangler|Equal0~4                                                                                                                                                                                                                                                                              ; LCCOMB_X54_Y42_N10  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TopHarness:TopHarness|ResetWrangler:dutWrangler|ResetCatchAndSync_d3_VCU118woDDRHarness_UNIQUIFIED:x1_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0_VCU118woDDRHarness_UNIQUIFIED:io_sync_reset_chain|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0_VCU118woDDRHarness_UNIQUIFIED:output_chain|sync_0                         ; FF_X45_Y45_N1       ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                            ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                        ; PIN_Y2        ; 43588   ; 111                                  ; Global Clock         ; GCLK4            ; --                        ;
; TopHarness:TopHarness|ChipTop:chiptop0|ResetCatchAndSync_d3:system_debug_systemjtag_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0 ; FF_X61_Y18_N7 ; 57      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                  ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|ClockSinkDomain_6:prci_ctrl_domain|ClockGroupResetSynchronizer:resetSynchronizer|ResetCatchAndSync_d3:x1_member_allClocks_uncore_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0 ; 3445    ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_23:coupler_to_bootrom|TLFragmenter_10:fragmenter|auto_out_a_bits_address[3]                                                                                                                                              ; 2175    ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_23:coupler_to_bootrom|TLFragmenter_10:fragmenter|auto_out_a_bits_address[4]~5                                                                                                                                            ; 2036    ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_23:coupler_to_bootrom|TLFragmenter_10:fragmenter|auto_out_a_bits_address[5]                                                                                                                                              ; 1911    ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_23:coupler_to_bootrom|TLFragmenter_10:fragmenter|Repeater_10:repeater|io_deq_bits_address[8]~1                                                                                                                           ; 1648    ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_23:coupler_to_bootrom|TLFragmenter_10:fragmenter|Repeater_10:repeater|io_deq_bits_address[9]~2                                                                                                                           ; 1553    ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_23:coupler_to_bootrom|TLFragmenter_10:fragmenter|Repeater_10:repeater|io_deq_bits_address[7]~4                                                                                                                           ; 1503    ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_23:coupler_to_bootrom|TLFragmenter_10:fragmenter|Repeater_10:repeater|io_deq_bits_address[6]~3                                                                                                                           ; 1379    ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|comb~0                                                                                                                                                                                                                                               ; 1072    ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_23:coupler_to_bootrom|TLFragmenter_10:fragmenter|Repeater_10:repeater|io_deq_bits_address[10]~0                                                                                                                          ; 926     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleInnerAsync:dmInner|AsyncResetSynchronizerShiftReg_w1_d3_i0:dmactive_synced_dmactive_synced_dmactiveSync|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0                                                                    ; 863     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_23:coupler_to_bootrom|TLFragmenter_10:fragmenter|Repeater_10:repeater|io_deq_bits_address[11]~6                                                                                                                          ; 705     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|PeripheryBus_1:subsystem_cbus|TLInterconnectCoupler_23:coupler_to_bootrom|TLFragmenter_10:fragmenter|Repeater_10:repeater|io_deq_bits_address[12]~5                                                                                                                          ; 666     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|IBuf:ibuf|RVCExpander:exp|Mux11~1                                                                                                                                                              ; 534     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|IBuf:ibuf|RVCExpander:exp|io_out_rs2[1]~1                                                                                                                                                      ; 534     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|IBuf:ibuf|RVCExpander:exp|Mux12~1                                                                                                                                                              ; 533     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|IBuf:ibuf|RVCExpander:exp|io_out_rs2[0]~2                                                                                                                                                      ; 533     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|RVCExpander:exp|Mux12~1                                                                                                                                                      ; 528     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|RVCExpander:exp|Mux12~1                                                                                                                                                      ; 528     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|RVCExpander:exp|io_out_rs2[1]~3                                                                                                                                              ; 526     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|RVCExpander:exp|io_out_rs2[0]~5                                                                                                                                              ; 526     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|RVCExpander:exp|io_out_rs2[1]~3                                                                                                                                              ; 526     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|RVCExpander:exp|io_out_rs2[0]~5                                                                                                                                              ; 526     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|RVCExpander:exp|Mux11~1                                                                                                                                                      ; 526     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|RVCExpander:exp|Mux11~1                                                                                                                                                      ; 526     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|RVCExpander:exp|Mux12~1                                                                                                                                                      ; 526     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|RVCExpander:exp|io_out_rs2[1]~3                                                                                                                                              ; 526     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|RVCExpander:exp|io_out_rs2[0]~5                                                                                                                                              ; 526     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|IBuf:ibuf|RVCExpander:exp|Mux11~1                                                                                                                                                      ; 526     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|sha3_core:core|t_ctr_reg[5]~7                                                                                                                                                                                                              ; 519     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|sha3_core:core|sha512_ctrl_reg.CTRL_ROUNDS                                                                                                                                                                                                 ; 517     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|sha3_core:core|H6_reg[14]~64                                                                                                                                                                                                               ; 512     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM_1:ram_1|mem_0:mem|sha3:sha3|sha3_core:core|H6_reg[14]~65                                                                                                                                                                                                               ; 512     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|IBuf:ibuf|RVCExpander:exp|Mux10~1                                                                                                                                                              ; 501     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|IBuf:ibuf|RVCExpander:exp|Mux9~6                                                                                                                                                               ; 501     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|IBuf:ibuf|RVCExpander:exp|io_out_rs2[2]~3                                                                                                                                                      ; 501     ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|IBuf:ibuf|RVCExpander:exp|io_out_rs2[3]~5                                                                                                                                                      ; 501     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Single Port      ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2    ; None ; M9K_X51_Y37_N0, M9K_X64_Y37_N0 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_1|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Single Port      ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2    ; None ; M9K_X64_Y41_N0, M9K_X64_Y34_N0 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_2|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Single Port      ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2    ; None ; M9K_X51_Y36_N0, M9K_X51_Y35_N0 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_3|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Single Port      ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2    ; None ; M9K_X64_Y43_N0, M9K_X64_Y38_N0 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_4|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Single Port      ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2    ; None ; M9K_X51_Y38_N0, M9K_X64_Y35_N0 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Single Port      ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2    ; None ; M9K_X64_Y39_N0, M9K_X64_Y36_N0 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_6|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Single Port      ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2    ; None ; M9K_X64_Y42_N0, M9K_X64_Y44_N0 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_7|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Single Port      ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2    ; None ; M9K_X51_Y40_N0, M9K_X64_Y40_N0 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM              ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X78_Y30_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM              ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X64_Y30_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM              ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X78_Y28_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM              ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X64_Y29_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM              ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X64_Y26_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM              ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X64_Y25_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM              ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X64_Y28_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM              ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X64_Y27_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_od81:auto_generated|ALTSYNCRAM       ; AUTO ; Single Port      ; Single Clock ; 128          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 128                         ; 32                          ; --                          ; --                          ; 4096                ; 2    ; None ; M9K_X78_Y24_N0, M9K_X78_Y25_N0 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_od81:auto_generated|ALTSYNCRAM       ; AUTO ; Single Port      ; Single Clock ; 128          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 128                         ; 32                          ; --                          ; --                          ; 4096                ; 2    ; None ; M9K_X78_Y24_N0, M9K_X78_Y25_N0 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0|altsyncram:ram_rtl_0|altsyncram_vrd1:auto_generated|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 23           ; 16           ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 368   ; 16                          ; 23                          ; 16                          ; 23                          ; 368                 ; 1    ; None ; M9K_X104_Y20_N0                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ALTSYNCRAM                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 64           ; 16           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 16                          ; 64                          ; 16                          ; 64                          ; 1024                ; 2    ; None ; M9K_X37_Y20_N0, M9K_X37_Y21_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ALTSYNCRAM                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 64           ; 16           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 16                          ; 64                          ; 16                          ; 64                          ; 1024                ; 2    ; None ; M9K_X64_Y17_N0, M9K_X64_Y15_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X37_Y50_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X37_Y49_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X37_Y48_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X37_Y52_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X37_Y47_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X37_Y51_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X37_Y46_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X37_Y45_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_od81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 128          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 128                         ; 32                          ; --                          ; --                          ; 4096                ; 2    ; None ; M9K_X15_Y53_N0, M9K_X15_Y52_N0 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_od81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 128          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 128                         ; 32                          ; --                          ; --                          ; 4096                ; 2    ; None ; M9K_X15_Y53_N0, M9K_X15_Y52_N0 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0|altsyncram:ram_rtl_0|altsyncram_vrd1:auto_generated|ALTSYNCRAM                     ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 23           ; 16           ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 368   ; 16                          ; 23                          ; 16                          ; 23                          ; 368                 ; 1    ; None ; M9K_X37_Y62_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ALTSYNCRAM                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 64           ; 16           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 16                          ; 64                          ; 16                          ; 64                          ; 1024                ; 2    ; None ; M9K_X15_Y38_N0, M9K_X15_Y37_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ALTSYNCRAM                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 64           ; 16           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 16                          ; 64                          ; 16                          ; 64                          ; 1024                ; 2    ; None ; M9K_X15_Y50_N0, M9K_X15_Y49_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X37_Y32_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X37_Y30_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X37_Y31_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X37_Y35_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X37_Y34_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X37_Y33_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X37_Y29_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X37_Y28_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_od81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 128          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 128                         ; 32                          ; --                          ; --                          ; 4096                ; 2    ; None ; M9K_X37_Y26_N0, M9K_X37_Y25_N0 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_od81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 128          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 128                         ; 32                          ; --                          ; --                          ; 4096                ; 2    ; None ; M9K_X37_Y26_N0, M9K_X37_Y25_N0 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0|altsyncram:ram_rtl_0|altsyncram_vrd1:auto_generated|ALTSYNCRAM                     ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 23           ; 16           ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 368   ; 16                          ; 23                          ; 16                          ; 23                          ; 368                 ; 1    ; None ; M9K_X15_Y27_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ALTSYNCRAM                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 64           ; 16           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 16                          ; 64                          ; 16                          ; 64                          ; 1024                ; 2    ; None ; M9K_X51_Y43_N0, M9K_X51_Y42_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ALTSYNCRAM                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 64           ; 16           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 16                          ; 64                          ; 16                          ; 64                          ; 1024                ; 2    ; None ; M9K_X37_Y10_N0, M9K_X37_Y8_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X78_Y51_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X78_Y48_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X78_Y50_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_3|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X78_Y44_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_4|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X78_Y47_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X78_Y46_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X78_Y45_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_7|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X78_Y49_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_0_0:data_arrays_0_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_od81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 128          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 128                         ; 32                          ; --                          ; --                          ; 4096                ; 2    ; None ; M9K_X78_Y52_N0, M9K_X78_Y53_N0 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|data_arrays_1_0:data_arrays_1_0|data_arrays_0_0_ext:data_arrays_0_0_ext|split_data_arrays_0_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_od81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 128          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 128                         ; 32                          ; --                          ; --                          ; 4096                ; 2    ; None ; M9K_X78_Y52_N0, M9K_X78_Y53_N0 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Frontend:frontend|ICache:icache|tag_array_0:tag_array_0|tag_array_0_ext:tag_array_0_ext|split_tag_array_0_ext:mem_0_0|altsyncram:ram_rtl_0|altsyncram_vrd1:auto_generated|ALTSYNCRAM                     ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 23           ; 16           ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 368   ; 16                          ; 23                          ; 16                          ; 23                          ; 368                 ; 1    ; None ; M9K_X104_Y51_N0                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ALTSYNCRAM                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 64           ; 16           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 16                          ; 64                          ; 16                          ; 64                          ; 1024                ; 2    ; None ; M9K_X78_Y40_N0, M9K_X78_Y36_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ALTSYNCRAM                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 64           ; 16           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 16                          ; 64                          ; 16                          ; 64                          ; 1024                ; 2    ; None ; M9K_X64_Y54_N0, M9K_X64_Y53_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 44          ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 45          ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 89          ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 4           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 25          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 16          ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                               ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|w1337w[0]                                 ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                              ;                            ; DSPMULT_X93_Y7_N0  ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out4                                  ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                              ;                            ; DSPMULT_X93_Y5_N0  ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out10                                 ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                              ;                            ; DSPMULT_X93_Y8_N0  ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out12                                 ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult11                             ;                            ; DSPMULT_X93_Y3_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out6                                  ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                              ;                            ; DSPMULT_X93_Y4_N0  ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out14                                 ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult13                             ;                            ; DSPMULT_X93_Y2_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out8                                  ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                              ;                            ; DSPMULT_X93_Y6_N0  ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out16                                 ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|Rocket:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult15                             ;                            ; DSPMULT_X93_Y1_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|w1337w[0]                         ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y61_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ;                            ; DSPMULT_X44_Y61_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out4                          ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y60_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ;                            ; DSPMULT_X44_Y60_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out10                         ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y59_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ;                            ; DSPMULT_X44_Y59_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out12                         ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y58_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult11                     ;                            ; DSPMULT_X44_Y58_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out6                          ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y57_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ;                            ; DSPMULT_X44_Y57_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out14                         ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y54_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult13                     ;                            ; DSPMULT_X44_Y54_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out8                          ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y56_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ;                            ; DSPMULT_X44_Y56_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out16                         ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y53_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult15                     ;                            ; DSPMULT_X44_Y53_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|w1337w[0]                         ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y50_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ;                            ; DSPMULT_X93_Y50_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out4                          ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y49_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ;                            ; DSPMULT_X93_Y49_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out10                         ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y51_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ;                            ; DSPMULT_X93_Y51_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out12                         ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y48_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult11                     ;                            ; DSPMULT_X93_Y48_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out6                          ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ;                            ; DSPMULT_X93_Y47_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out14                         ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult13                     ;                            ; DSPMULT_X93_Y46_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out8                          ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ;                            ; DSPMULT_X93_Y44_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out16                         ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_3|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult15                     ;                            ; DSPMULT_X93_Y45_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|w1337w[0]                         ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult1                      ;                            ; DSPMULT_X44_Y7_N0  ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out4                          ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult3                      ;                            ; DSPMULT_X44_Y5_N0  ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out10                         ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult9                      ;                            ; DSPMULT_X44_Y8_N0  ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out12                         ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult11                     ;                            ; DSPMULT_X44_Y3_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out6                          ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult5                      ;                            ; DSPMULT_X44_Y4_N0  ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out14                         ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult13                     ;                            ; DSPMULT_X44_Y2_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out8                          ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult7                      ;                            ; DSPMULT_X44_Y6_N0  ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_out16                         ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|Rocket_1:core|MulDiv:div|lpm_mult:Mult0|mult_i6t:auto_generated|mac_mult15                     ;                            ; DSPMULT_X44_Y1_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_out4          ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult3      ;                            ; DSPMULT_X93_Y30_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_out6          ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult5      ;                            ; DSPMULT_X93_Y29_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|w385w[0]          ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult1      ;                            ; DSPMULT_X93_Y28_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_out8          ; Simple Multiplier (9-bit)  ; DSPOUT_X93_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe:sfma|MulAddRecFNPipe:fma|lpm_mult:Mult0|mult_bdt:auto_generated|mac_mult7      ;                            ; DSPMULT_X93_Y27_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_out12     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult11 ;                            ; DSPMULT_X93_Y35_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_out10     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult9  ;                            ; DSPMULT_X93_Y39_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_out16     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult15 ;                            ; DSPMULT_X93_Y38_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult5  ;                            ; DSPMULT_X93_Y36_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_out14     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult13 ;                            ; DSPMULT_X93_Y37_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult3  ;                            ; DSPMULT_X93_Y41_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_out18     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult17 ;                            ; DSPMULT_X93_Y34_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult7  ;                            ; DSPMULT_X93_Y40_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|w1423w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPUFMAPipe_1:dfma|MulAddRecFNPipe_1:fma|lpm_mult:Mult0|mult_qet:auto_generated|mac_mult1  ;                            ; DSPMULT_X93_Y42_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+----------------------------------------------------+
; Routing Usage Summary                              ;
+-----------------------+----------------------------+
; Routing Resource Type ; Usage                      ;
+-----------------------+----------------------------+
; Block interconnects   ; 183,463 / 342,891 ( 54 % ) ;
; C16 interconnects     ; 3,643 / 10,120 ( 36 % )    ;
; C4 interconnects      ; 107,271 / 209,544 ( 51 % ) ;
; Direct links          ; 21,884 / 342,891 ( 6 % )   ;
; Global clocks         ; 2 / 20 ( 10 % )            ;
; Local interconnects   ; 53,782 / 119,088 ( 45 % )  ;
; R24 interconnects     ; 4,578 / 9,963 ( 46 % )     ;
; R4 interconnects      ; 133,822 / 289,782 ( 46 % ) ;
+-----------------------+----------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 15.43) ; Number of LABs  (Total = 7155) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 2                              ;
; 2                                           ; 4                              ;
; 3                                           ; 8                              ;
; 4                                           ; 12                             ;
; 5                                           ; 11                             ;
; 6                                           ; 12                             ;
; 7                                           ; 21                             ;
; 8                                           ; 32                             ;
; 9                                           ; 39                             ;
; 10                                          ; 71                             ;
; 11                                          ; 90                             ;
; 12                                          ; 127                            ;
; 13                                          ; 144                            ;
; 14                                          ; 246                            ;
; 15                                          ; 499                            ;
; 16                                          ; 5837                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.60) ; Number of LABs  (Total = 7155) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 38                             ;
; 1 Clock                            ; 5389                           ;
; 1 Clock enable                     ; 1773                           ;
; 1 Sync. clear                      ; 597                            ;
; 1 Sync. load                       ; 523                            ;
; 2 Async. clears                    ; 1                              ;
; 2 Clock enables                    ; 3099                           ;
; 2 Clocks                           ; 10                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 20.67) ; Number of LABs  (Total = 7155) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 7                              ;
; 1                                            ; 40                             ;
; 2                                            ; 56                             ;
; 3                                            ; 17                             ;
; 4                                            ; 23                             ;
; 5                                            ; 19                             ;
; 6                                            ; 96                             ;
; 7                                            ; 41                             ;
; 8                                            ; 20                             ;
; 9                                            ; 34                             ;
; 10                                           ; 26                             ;
; 11                                           ; 35                             ;
; 12                                           ; 33                             ;
; 13                                           ; 42                             ;
; 14                                           ; 52                             ;
; 15                                           ; 144                            ;
; 16                                           ; 1467                           ;
; 17                                           ; 338                            ;
; 18                                           ; 425                            ;
; 19                                           ; 397                            ;
; 20                                           ; 461                            ;
; 21                                           ; 383                            ;
; 22                                           ; 406                            ;
; 23                                           ; 325                            ;
; 24                                           ; 365                            ;
; 25                                           ; 243                            ;
; 26                                           ; 236                            ;
; 27                                           ; 221                            ;
; 28                                           ; 208                            ;
; 29                                           ; 184                            ;
; 30                                           ; 168                            ;
; 31                                           ; 122                            ;
; 32                                           ; 521                            ;
+----------------------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                           ;
+--------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 10.88) ; Number of LABs  (Total = 7155) ;
+--------------------------------------------------+--------------------------------+
; 0                                                ; 14                             ;
; 1                                                ; 106                            ;
; 2                                                ; 207                            ;
; 3                                                ; 206                            ;
; 4                                                ; 237                            ;
; 5                                                ; 267                            ;
; 6                                                ; 339                            ;
; 7                                                ; 362                            ;
; 8                                                ; 678                            ;
; 9                                                ; 576                            ;
; 10                                               ; 627                            ;
; 11                                               ; 560                            ;
; 12                                               ; 528                            ;
; 13                                               ; 405                            ;
; 14                                               ; 379                            ;
; 15                                               ; 281                            ;
; 16                                               ; 686                            ;
; 17                                               ; 127                            ;
; 18                                               ; 121                            ;
; 19                                               ; 68                             ;
; 20                                               ; 71                             ;
; 21                                               ; 54                             ;
; 22                                               ; 59                             ;
; 23                                               ; 29                             ;
; 24                                               ; 35                             ;
; 25                                               ; 22                             ;
; 26                                               ; 28                             ;
; 27                                               ; 18                             ;
; 28                                               ; 17                             ;
; 29                                               ; 14                             ;
; 30                                               ; 11                             ;
; 31                                               ; 9                              ;
; 32                                               ; 14                             ;
+--------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 24.26) ; Number of LABs  (Total = 7155) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 2                              ;
; 3                                            ; 6                              ;
; 4                                            ; 21                             ;
; 5                                            ; 6                              ;
; 6                                            ; 19                             ;
; 7                                            ; 39                             ;
; 8                                            ; 61                             ;
; 9                                            ; 64                             ;
; 10                                           ; 75                             ;
; 11                                           ; 102                            ;
; 12                                           ; 162                            ;
; 13                                           ; 167                            ;
; 14                                           ; 134                            ;
; 15                                           ; 218                            ;
; 16                                           ; 189                            ;
; 17                                           ; 235                            ;
; 18                                           ; 244                            ;
; 19                                           ; 236                            ;
; 20                                           ; 306                            ;
; 21                                           ; 311                            ;
; 22                                           ; 323                            ;
; 23                                           ; 367                            ;
; 24                                           ; 301                            ;
; 25                                           ; 305                            ;
; 26                                           ; 322                            ;
; 27                                           ; 318                            ;
; 28                                           ; 265                            ;
; 29                                           ; 271                            ;
; 30                                           ; 264                            ;
; 31                                           ; 270                            ;
; 32                                           ; 282                            ;
; 33                                           ; 317                            ;
; 34                                           ; 203                            ;
; 35                                           ; 247                            ;
; 36                                           ; 235                            ;
; 37                                           ; 258                            ;
; 38                                           ; 10                             ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001 ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 12        ; 12        ; 0            ; 0            ; 12        ; 12        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 6            ; 0            ; 0            ; 6            ; 0            ; 0            ; 0            ; 0            ; 12        ; 12        ; 12        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 12           ; 0         ; 0         ; 12           ; 12           ; 0         ; 0         ; 12           ; 12           ; 12           ; 12           ; 12           ; 12           ; 12           ; 12           ; 12           ; 12           ; 6            ; 12           ; 12           ; 6            ; 12           ; 12           ; 12           ; 12           ; 0         ; 0         ; 0         ; 12           ; 12           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; SD_CLK             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CMD             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT3            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; JTAG_TDO           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; JTAG_TCK           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; JTAG_TMS           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; JTAG_TDI           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT0            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RESETN             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50        ; CLOCK_50             ; 57.8              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                             ; Destination Register                                                                                                                                                                                                                                                                                                                                   ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[62]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a62~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[61]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a61~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[62]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a62~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[59]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a59~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[58]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a58~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[57]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a57~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[56]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a56~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[55]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a55~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[54]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a54~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[53]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a53~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[52]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a52~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[50]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a50~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[49]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a49~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[48]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a48~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[30]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a30~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[29]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a29~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[28]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a28~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[27]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a27~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[26]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a26~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[25]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a25~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[24]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a24~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[23]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a23~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[22]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a22~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[21]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a21~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[20]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a20~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[19]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a19~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[17]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a17~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[60]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a60~porta_datain_reg0                                                                                                  ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[60]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a60~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[59]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a59~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[58]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a58~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[57]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a57~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[56]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a56~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[61]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a61~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[54]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a54~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[53]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a53~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[52]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a52~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[55]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a55~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[50]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a50~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[48]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a48~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[49]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a49~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[30]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a30~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[29]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a29~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[28]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a28~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[27]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a27~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[26]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a26~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[25]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a25~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[24]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a24~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[23]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a23~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[22]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a22~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[21]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a21~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[20]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a20~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[19]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a19~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|dump[17]                                         ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifoff_bb:myrocc_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a17~porta_datain_reg0                                                                                                        ; 0.263             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore2_storegen_data_r_6[5]                                 ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a5~porta_datain_reg0 ; 0.129             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore1_data[53]                                             ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a5~porta_datain_reg0 ; 0.129             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore2_storegen_data_r_6[4]                                 ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a4~porta_datain_reg0 ; 0.129             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore1_data[52]                                             ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a4~porta_datain_reg0 ; 0.129             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore2_valid                                                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_6|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a5~porta_datain_reg0 ; 0.129             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore2_storegen_data_r_2[5]                                 ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a5~porta_datain_reg0 ; 0.127             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore1_data[21]                                             ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a5~porta_datain_reg0 ; 0.127             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore2_valid                                                ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a5~porta_datain_reg0 ; 0.127             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore2_storegen_data_r_2[0]                                 ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a0~porta_datain_reg0 ; 0.126             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore1_data[16]                                             ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a0~porta_datain_reg0 ; 0.126             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore2_storegen_data_r_5[5]                                 ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a5~porta_datain_reg0 ; 0.126             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore1_data[45]                                             ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a5~porta_datain_reg0 ; 0.126             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore2_storegen_data_r_2[2]                                 ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a2~porta_datain_reg0 ; 0.126             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore1_data[18]                                             ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_2|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a2~porta_datain_reg0 ; 0.126             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore2_storegen_data_r_5[3]                                 ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a3~porta_datain_reg0 ; 0.125             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore2_storegen_data_r_5[4]                                 ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a4~porta_datain_reg0 ; 0.125             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore1_data[44]                                             ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a4~porta_datain_reg0 ; 0.125             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore1_data[43]                                             ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a3~porta_datain_reg0 ; 0.125             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLInterconnectCoupler_7:coupler_to_subsystem_sbusscratchpad00|TLFragmenter:fragmenter|Repeater:repeater|saved_address[11] ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_7|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ram_block1a6~porta_address_reg0                                                                                                                                                   ; 0.108             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLInterconnectCoupler_7:coupler_to_subsystem_sbusscratchpad00|TLFragmenter:fragmenter|Repeater:repeater|saved_address[10] ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_7|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ram_block1a6~porta_address_reg0                                                                                                                                                   ; 0.108             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLInterconnectCoupler_7:coupler_to_subsystem_sbusscratchpad00|TLFragmenter:fragmenter|Repeater:repeater|saved_address[9]  ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_7|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ram_block1a6~porta_address_reg0                                                                                                                                                   ; 0.107             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLInterconnectCoupler_7:coupler_to_subsystem_sbusscratchpad00|TLFragmenter:fragmenter|Repeater:repeater|saved_address[7]  ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_7|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ram_block1a6~porta_address_reg0                                                                                                                                                   ; 0.107             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLInterconnectCoupler_7:coupler_to_subsystem_sbusscratchpad00|TLFragmenter:fragmenter|Repeater:repeater|saved_address[13] ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_7|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ram_block1a6~porta_address_reg0                                                                                                                                                   ; 0.106             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLInterconnectCoupler_7:coupler_to_subsystem_sbusscratchpad00|TLFragmenter:fragmenter|Repeater:repeater|saved_address[12] ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_7|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ram_block1a6~porta_address_reg0                                                                                                                                                   ; 0.106             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|SystemBus:subsystem_sbus|TLInterconnectCoupler_7:coupler_to_subsystem_sbusscratchpad00|TLFragmenter:fragmenter|Repeater:repeater|saved_address[6]  ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLRAM:ram|mem:mem|mem_ext:mem_ext|split_mem_ext:mem_0_7|altsyncram:mem_rtl_0|altsyncram_9f81:auto_generated|ram_block1a6~porta_address_reg0                                                                                                                                                   ; 0.106             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore2_storegen_data_r[2]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a2~porta_datain_reg0 ; 0.095             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore1_data[2]                                              ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a2~porta_datain_reg0 ; 0.095             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore2_storegen_data_r[4]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a4~porta_datain_reg0 ; 0.093             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore2_storegen_data_r[0]                                   ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a0~porta_datain_reg0 ; 0.093             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore1_data[4]                                              ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a4~porta_datain_reg0 ; 0.093             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore1_data[0]                                              ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_0|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a0~porta_datain_reg0 ; 0.093             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|wptr[0]                                    ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a54~porta_address_reg0                                                                                                 ; 0.087             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|wptr[3]                                    ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a54~porta_address_reg0                                                                                                 ; 0.087             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|wptr[1]                                    ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a4~porta_address_reg0                                                                                                  ; 0.082             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|wptr[2]                                    ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_1|RocketTile_1:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a4~porta_address_reg0                                                                                                  ; 0.082             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore2_storegen_data_r_1[4]                                 ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a4~porta_datain_reg0 ; 0.082             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore1_data[12]                                             ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_1|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a4~porta_datain_reg0 ; 0.082             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|wptr[1]                                          ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a31~porta_address_reg0                                                                                                       ; 0.072             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|wptr[2]                                          ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|fifo_bb:myrocc_1_myroccBlackBox|altsyncram:fifo_rtl_0|altsyncram_gpd1:auto_generated|ram_block1a31~porta_address_reg0                                                                                                       ; 0.072             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore2_storegen_data_r_5[3]                                 ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a3~porta_datain_reg0 ; 0.071             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|pstore1_data[43]                                             ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|DCache:dcache|DCacheDataArray:data|data_arrays_0:data_arrays_0|data_arrays_0_ext:data_arrays_0_ext|split_data_arrays_0_ext:mem_0_5|altsyncram:mem_rtl_0|altsyncram_ac81:auto_generated|ram_block1a3~porta_datain_reg0 ; 0.071             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|gennum[1]                                     ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain_1:tile_prci_domain_2|RocketTile_1:tile_reset_domain_tile|TLFragmenter_13:fragmenter_1|Repeater_2:repeater|saved_source[2]                                                                                                                                                      ; 0.055             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|uncachedReqs_0_size[0]                                             ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|DCache:dcache|s2_req_size[0]                                                                                                                                                                                                ; 0.054             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPToFP:fpmu|inPipe_bits_in2[36]                                       ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPToFP:fpmu|io_out_b_data[36]                                                                                                                                                                                    ; 0.054             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPToFP:fpmu|inPipe_bits_in2[49]                                       ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPToFP:fpmu|io_out_b_data[49]                                                                                                                                                                                    ; 0.054             ;
; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPToFP:fpmu|inPipe_bits_in2[44]                                       ; TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TilePRCIDomain:tile_prci_domain|RocketTile:tile_reset_domain_tile|FPU:fpuOpt|FPToFP:fpmu|io_out_b_data[44]                                                                                                                                                                                    ; 0.054             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "DE2_115"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'DE2_115.sdc'
Warning (332174): Ignored filter at DE2_115.sdc(10): CLOCK2_50 could not be matched with a port File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/DE2_115.sdc Line: 10
Warning (332049): Ignored create_clock at DE2_115.sdc(10): Argument <targets> is an empty collection File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/DE2_115.sdc Line: 10
    Info (332050): create_clock -period 20.000ns [get_ports CLOCK2_50] File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/DE2_115.sdc Line: 10
Warning (332174): Ignored filter at DE2_115.sdc(11): CLOCK3_50 could not be matched with a port File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/DE2_115.sdc Line: 11
Warning (332049): Ignored create_clock at DE2_115.sdc(11): Argument <targets> is an empty collection File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/DE2_115.sdc Line: 11
    Info (332050): create_clock -period 20.000ns [get_ports CLOCK3_50] File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/DE2_115.sdc Line: 11
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: JTAG_TCK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLDebugModuleOuter:dmOuter|DMCONTROLReg_dmactive is being clocked by JTAG_TCK
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p)) File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/DE2_115.v Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node TopHarness:TopHarness|ChipTop:chiptop0|ResetCatchAndSync_d3:system_debug_systemjtag_reset_catcher|AsyncResetSynchronizerShiftReg_w1_d3_i0:io_sync_reset_chain|AsyncResetSynchronizerPrimitiveShiftReg_d3_i0:output_chain|sync_0  File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/rtl/AsyncResetSynchronizerPrimitiveShiftReg_d3_i0.sv Line: 88
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLBusBypass:dmiBypass|TLError_1:error|beatsLeft File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/rtl/TLError_1.sv Line: 90
        Info (176357): Destination node TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLXbar_15:dmiXbar|readys_mask[1] File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/rtl/TLXbar_15.sv Line: 121
        Info (176357): Destination node TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLXbar_15:dmiXbar|beatsLeft File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/rtl/TLXbar_15.sv Line: 107
        Info (176357): Destination node TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLXbar_15:dmiXbar|state_1~0 File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/rtl/TLXbar_15.sv Line: 116
        Info (176357): Destination node TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLBusBypass:dmiBypass|TLError_1:error|state_1~0 File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/rtl/TLError_1.sv Line: 91
        Info (176357): Destination node TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLXbar_15:dmiXbar|state_0~0 File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/rtl/TLXbar_15.sv Line: 115
        Info (176357): Destination node TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLXbar_15:dmiXbar|readys_mask[0]~3 File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/rtl/TLXbar_15.sv Line: 121
        Info (176357): Destination node TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLXbar_15:dmiXbar|readys_mask[0]~4 File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/rtl/TLXbar_15.sv Line: 121
        Info (176357): Destination node TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLBusBypass:dmiBypass|TLBusBypassBar:bar|flight~0 File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/rtl/TLBusBypassBar.sv Line: 109
        Info (176357): Destination node TopHarness:TopHarness|ChipTop:chiptop0|DigitalTop:system|TLDebugModule:tlDM|TLDebugModuleOuterAsync:dmOuter|TLBusBypass:dmiBypass|TLBusBypassBar:bar|flight~1 File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/rtl/TLBusBypassBar.sv Line: 109
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 648 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 540 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "GPIO0_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_12" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_13" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_14" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_15" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_16" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_17" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_18" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_19" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_20" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_21" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_22" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_23" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_24" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_26" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_28" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_29" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_30" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_31" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_32" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_33" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_34" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_35" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_9" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_12" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_13" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_14" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_15" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_16" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_17" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_18" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_19" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_20" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_21" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_22" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_23" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_24" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_26" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_28" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_29" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_30" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_31" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_32" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_33" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_34" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_35" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_9" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_WP_N" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:01:57
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:40
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:06:12
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 41% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 58% of the available device resources in the region that extends from location X81_Y49 to location X91_Y60
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (170194): Fitter routing operations ending: elapsed time is 00:02:55
Info (11888): Total time spent on timing analysis during the Fitter is 125.21 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:40
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 6 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2 File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/DE2_115.v Line: 9
    Info (169178): Pin JTAG_TCK uses I/O standard 3.3-V LVTTL at AB21 File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/DE2_115.v Line: 23
    Info (169178): Pin JTAG_TMS uses I/O standard 3.3-V LVTTL at AC21 File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/DE2_115.v Line: 24
    Info (169178): Pin JTAG_TDI uses I/O standard 3.3-V LVTTL at AD21 File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/DE2_115.v Line: 28
    Info (169178): Pin SD_DAT0 uses I/O standard 3.3-V LVTTL at AE14 File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/DE2_115.v Line: 14
    Info (169178): Pin UART_RXD uses I/O standard 3.3-V LVTTL at G12 File: /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/DE2_115.v Line: 19
Warning (292000): FLEXlm software error: Invalid (inconsistent) license key.  The license key and data for the feature do not match.  This usually happens when a license file has been altered. Feature:       quartus_seu_mitigation License path:  /cad/calibre/license/license.dat:/cad/intelFPGA/18.1/licenses/Lic_Q18+IP.dat: FlexNet Licensing error:-8,523.
Warning (292000): FLEXlm software error: Invalid (inconsistent) license key.  The license key and data for the feature do not match.  This usually happens when a license file has been altered. Feature:       quartus_seu_mitigation License path:  /cad/calibre/license/license.dat:/cad/intelFPGA/18.1/licenses/Lic_Q18+IP.dat: FlexNet Licensing error:-8,523.
Info (144001): Generated suppressed messages file /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/DE2_115.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 86 warnings
    Info: Peak virtual memory: 4072 megabytes
    Info: Processing ended: Sat Mar  8 12:26:22 2025
    Info: Elapsed time: 00:14:06
    Info: Total CPU time (on all processors): 01:09:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/binhkieudo/Workspace/chip_measurement/ROHM180_2024_2nd/DE2_115.fit.smsg.


