Fitter report for SistemaEmbebidoBaloncesto
Tue May 06 03:00:39 2014
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue May 06 03:00:39 2014      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; SistemaEmbebidoBaloncesto                  ;
; Top-level Entity Name              ; SistemaEmbebidoBaloncesto                  ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 780 / 22,320 ( 3 % )                       ;
;     Total combinational functions  ; 778 / 22,320 ( 3 % )                       ;
;     Dedicated logic registers      ; 156 / 22,320 ( < 1 % )                     ;
; Total registers                    ; 156                                        ;
; Total pins                         ; 20 / 154 ( 13 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.96        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  32.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; a1       ; Missing slew rate                    ;
; b1       ; Missing slew rate                    ;
; c1       ; Missing slew rate                    ;
; d1       ; Missing slew rate                    ;
; e1       ; Missing slew rate                    ;
; f1       ; Missing slew rate                    ;
; g1       ; Missing slew rate                    ;
; disp1    ; Missing drive strength               ;
; disp2    ; Missing drive strength               ;
; disp3    ; Missing drive strength and slew rate ;
; disp4    ; Missing drive strength and slew rate ;
; disp5    ; Missing drive strength               ;
; disp6    ; Missing drive strength               ;
; disp8    ; Missing drive strength and slew rate ;
; disp9    ; Missing drive strength and slew rate ;
; disp7    ; Missing drive strength               ;
; disp10   ; Missing drive strength and slew rate ;
; disp11b  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 999 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 999 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 989     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/David/Desktop/Proyecto intermedio digitales-dia12/output_files/SistemaEmbebidoBaloncesto.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 780 / 22,320 ( 3 % )   ;
;     -- Combinational with no register       ; 624                    ;
;     -- Register only                        ; 2                      ;
;     -- Combinational with a register        ; 154                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 276                    ;
;     -- 3 input functions                    ; 160                    ;
;     -- <=2 input functions                  ; 342                    ;
;     -- Register only                        ; 2                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 487                    ;
;     -- arithmetic mode                      ; 291                    ;
;                                             ;                        ;
; Total registers*                            ; 156 / 23,018 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 156 / 22,320 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 61 / 1,395 ( 4 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 20 / 154 ( 13 % )      ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 14                     ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 14 / 20 ( 70 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 6% / 5% / 6%           ;
; Maximum fan-out                             ; 70                     ;
; Highest non-global fan-out                  ; 70                     ;
; Total fan-out                               ; 2802                   ;
; Average fan-out                             ; 2.80                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 780 / 22320 ( 3 % )   ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 624                   ; 0                              ;
;     -- Register only                        ; 2                     ; 0                              ;
;     -- Combinational with a register        ; 154                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 276                   ; 0                              ;
;     -- 3 input functions                    ; 160                   ; 0                              ;
;     -- <=2 input functions                  ; 342                   ; 0                              ;
;     -- Register only                        ; 2                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 487                   ; 0                              ;
;     -- arithmetic mode                      ; 291                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 156                   ; 0                              ;
;     -- Dedicated logic registers            ; 156 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 61 / 1395 ( 4 % )     ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 20                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 14 / 24 ( 58 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2797                  ; 5                              ;
;     -- Registered Connections               ; 644                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 2                     ; 0                              ;
;     -- Output Ports                         ; 18                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Oscilador ; R8    ; 3        ; 27           ; 0            ; 21           ; 58                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Puerto    ; E10   ; 7        ; 45           ; 34           ; 14           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; a1      ; A6    ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; b1      ; D6    ; 8        ; 9            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; c1      ; C6    ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d1      ; E6    ; 8        ; 14           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1   ; B3    ; 8        ; 3            ; 34           ; 0            ; no              ; no                     ; no            ; 0         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp10  ; D11   ; 7        ; 51           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp11b ; A12   ; 7        ; 43           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2   ; A2    ; 8        ; 7            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3   ; D3    ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp4   ; C3    ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp5   ; B5    ; 8        ; 11           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp6   ; B4    ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp7   ; A3    ; 8        ; 7            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp8   ; D5    ; 8        ; 5            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp9   ; B12   ; 7        ; 43           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e1      ; D8    ; 8        ; 23           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; f1      ; F8    ; 8        ; 20           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; g1      ; E9    ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                     ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO             ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                    ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                   ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                               ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9  ; Use as regular IO        ; g1                      ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                      ; Use as regular IO        ; f1                      ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; a1                      ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                       ; Use as regular IO        ; d1                      ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                       ; Use as regular IO        ; disp5                   ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                       ; Use as regular IO        ; b1                      ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                      ; Use as regular IO        ; disp6                   ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7             ; Use as regular IO        ; disp1                   ; Dual Purpose Pin          ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 20 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 18 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )   ; 2.5V          ; --           ;
; 7        ; 5 / 24 ( 21 % )  ; 2.5V          ; --           ;
; 8        ; 14 / 24 ( 58 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; disp2                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; disp7                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; a1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; disp11b                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; disp1                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; disp6                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; disp5                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; disp9                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; disp4                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; c1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; disp3                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; disp8                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 234        ; 8        ; b1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; e1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; disp10                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; d1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; g1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; Puerto                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; f1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; Oscilador                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                        ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                              ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------+--------------+
; |SistemaEmbebidoBaloncesto ; 780 (8)     ; 156 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 20   ; 0            ; 624 (8)      ; 2 (0)             ; 154 (1)          ; |SistemaEmbebidoBaloncesto                       ;              ;
;    |7447:inst3|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7447:inst3            ;              ;
;    |7485:inst18|           ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst18           ;              ;
;       |f7485:sub|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst18|f7485:sub ;              ;
;    |7485:inst20|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst20           ;              ;
;       |f7485:sub|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst20|f7485:sub ;              ;
;    |7485:inst22|           ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst22           ;              ;
;       |f7485:sub|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst22|f7485:sub ;              ;
;    |7485:inst24|           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst24           ;              ;
;       |f7485:sub|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst24|f7485:sub ;              ;
;    |7485:inst26|           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst26           ;              ;
;       |f7485:sub|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst26|f7485:sub ;              ;
;    |7485:inst28|           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst28           ;              ;
;       |f7485:sub|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst28|f7485:sub ;              ;
;    |7485:inst32|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst32           ;              ;
;       |f7485:sub|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst32|f7485:sub ;              ;
;    |7485:inst42|           ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst42           ;              ;
;       |f7485:sub|          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |SistemaEmbebidoBaloncesto|7485:inst42|f7485:sub ;              ;
;    |7485:inst62|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst62           ;              ;
;       |f7485:sub|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst62|f7485:sub ;              ;
;    |7485:inst73|           ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst73           ;              ;
;       |f7485:sub|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |SistemaEmbebidoBaloncesto|7485:inst73|f7485:sub ;              ;
;    |Baudios:inst10|        ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |SistemaEmbebidoBaloncesto|Baudios:inst10        ;              ;
;    |CONVERSOR22:inst6|     ; 25 (25)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 17 (17)          ; |SistemaEmbebidoBaloncesto|CONVERSOR22:inst6     ;              ;
;    |CONVERSOR:inst1|       ; 36 (36)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 26 (26)          ; |SistemaEmbebidoBaloncesto|CONVERSOR:inst1       ;              ;
;    |Nucleo:inst2|          ; 500 (500)   ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 490 (490)    ; 0 (0)             ; 10 (10)          ; |SistemaEmbebidoBaloncesto|Nucleo:inst2          ;              ;
;    |UART:inst8|            ; 31 (31)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 14 (14)          ; |SistemaEmbebidoBaloncesto|UART:inst8            ;              ;
;    |contador4:inst45|      ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |SistemaEmbebidoBaloncesto|contador4:inst45      ;              ;
;    |contador4:inst52|      ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |SistemaEmbebidoBaloncesto|contador4:inst52      ;              ;
;    |contador:inst13|       ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |SistemaEmbebidoBaloncesto|contador:inst13       ;              ;
;    |contador:inst48|       ; 42 (42)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 23 (23)          ; |SistemaEmbebidoBaloncesto|contador:inst48       ;              ;
;    |contador:inst51|       ; 43 (43)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 1 (1)             ; 22 (22)          ; |SistemaEmbebidoBaloncesto|contador:inst51       ;              ;
;    |contador:inst9|        ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |SistemaEmbebidoBaloncesto|contador:inst9        ;              ;
;    |contadoresp:inst49|    ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |SistemaEmbebidoBaloncesto|contadoresp:inst49    ;              ;
;    |mantener:inst57|       ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 1 (1)            ; |SistemaEmbebidoBaloncesto|mantener:inst57       ;              ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; a1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; c1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; f1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp4     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp5     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp6     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp8     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp9     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp7     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp10    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp11b   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Oscilador ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Puerto    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                              ;
+-----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------+-------------------+---------+
; Oscilador                                     ;                   ;         ;
; Puerto                                        ;                   ;         ;
;      - UART:inst8|data[5]~0                   ; 0                 ; 6       ;
;      - UART:inst8|data[7]~1                   ; 0                 ; 6       ;
;      - UART:inst8|proximo_estado.wait_start~0 ; 0                 ; 6       ;
;      - UART:inst8|data[3]~2                   ; 0                 ; 6       ;
;      - UART:inst8|data[2]~3                   ; 0                 ; 6       ;
;      - UART:inst8|data[4]~4                   ; 0                 ; 6       ;
;      - UART:inst8|data[6]~5                   ; 0                 ; 6       ;
;      - UART:inst8|data[1]~6                   ; 0                 ; 6       ;
;      - UART:inst8|data[0]~7                   ; 0                 ; 6       ;
;      - UART:inst8|Selector0~0                 ; 0                 ; 6       ;
+-----------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                             ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; 7485:inst18|f7485:sub|108      ; LCCOMB_X29_Y25_N10 ; 2       ; Clock        ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; 7485:inst20|f7485:sub|108      ; LCCOMB_X28_Y25_N28 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; 7485:inst22|f7485:sub|108      ; LCCOMB_X27_Y25_N12 ; 4       ; Clock        ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; 7485:inst24|f7485:sub|108      ; LCCOMB_X27_Y25_N30 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; 7485:inst26|f7485:sub|108      ; LCCOMB_X28_Y25_N14 ; 4       ; Clock        ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; 7485:inst32|f7485:sub|108      ; LCCOMB_X27_Y25_N20 ; 7       ; Clock        ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; 7485:inst42|f7485:sub|108      ; LCCOMB_X28_Y25_N4  ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; 7485:inst62|f7485:sub|108      ; LCCOMB_X28_Y25_N24 ; 7       ; Clock        ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; 7485:inst73|f7485:sub|108      ; LCCOMB_X28_Y25_N2  ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; Baudios:inst10|F               ; FF_X28_Y25_N1      ; 9       ; Clock        ; no     ; --                   ; --               ; --                        ;
; Baudios:inst10|F               ; FF_X28_Y25_N1      ; 6       ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; Baudios:inst10|LessThan0~2     ; LCCOMB_X23_Y25_N4  ; 13      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; CONVERSOR22:inst6|F            ; FF_X25_Y24_N17     ; 8       ; Clock        ; no     ; --                   ; --               ; --                        ;
; CONVERSOR22:inst6|LessThan0~3  ; LCCOMB_X18_Y23_N30 ; 15      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; CONVERSOR:inst1|F              ; FF_X29_Y21_N23     ; 8       ; Clock        ; no     ; --                   ; --               ; --                        ;
; CONVERSOR:inst1|LessThan0~3    ; LCCOMB_X11_Y19_N26 ; 24      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Nucleo:inst2|Equal0~0          ; LCCOMB_X26_Y24_N14 ; 4       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; Nucleo:inst2|Equal1~0          ; LCCOMB_X26_Y24_N2  ; 4       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; Nucleo:inst2|disp11~1          ; LCCOMB_X25_Y25_N14 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; Nucleo:inst2|disp8~1           ; LCCOMB_X25_Y24_N14 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; Nucleo:inst2|disp9~0           ; LCCOMB_X25_Y24_N28 ; 2       ; Latch enable ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Nucleo:inst2|salida[3]~42      ; LCCOMB_X27_Y24_N24 ; 11      ; Latch enable ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; Oscilador                      ; PIN_R8             ; 58      ; Clock        ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; UART:inst8|Equal0~4            ; LCCOMB_X29_Y25_N16 ; 14      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; UART:inst8|cont[2]~2           ; LCCOMB_X31_Y25_N4  ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; contador4:inst45|process_0~0   ; LCCOMB_X25_Y25_N18 ; 4       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; contador4:inst52|process_0~0   ; LCCOMB_X27_Y26_N8  ; 4       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; contador:inst13|uno~0          ; LCCOMB_X28_Y21_N0  ; 8       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; contador:inst48|uno~0          ; LCCOMB_X21_Y21_N2  ; 23      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; contador:inst51|uno~0          ; LCCOMB_X28_Y22_N6  ; 23      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; contador:inst9|uno~0           ; LCCOMB_X29_Y21_N14 ; 8       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; contadoresp:inst49|process_0~1 ; LCCOMB_X27_Y21_N24 ; 4       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; inst39                         ; LCCOMB_X28_Y21_N2  ; 4       ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; inst53                         ; LCCOMB_X29_Y21_N20 ; 9       ; Clock        ; no     ; --                   ; --               ; --                        ;
; inst86                         ; LCCOMB_X28_Y21_N8  ; 70      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mantener:inst57|Count[1]       ; FF_X31_Y21_N31     ; 3       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; mantener:inst57|Equal0~0       ; LCCOMB_X31_Y21_N0  ; 2       ; Async. clear ; no     ; --                   ; --               ; --                        ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                           ;
+---------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                      ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; 7485:inst18|f7485:sub|108 ; LCCOMB_X29_Y25_N10 ; 2       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; 7485:inst20|f7485:sub|108 ; LCCOMB_X28_Y25_N28 ; 8       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; 7485:inst22|f7485:sub|108 ; LCCOMB_X27_Y25_N12 ; 4       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; 7485:inst24|f7485:sub|108 ; LCCOMB_X27_Y25_N30 ; 8       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; 7485:inst26|f7485:sub|108 ; LCCOMB_X28_Y25_N14 ; 4       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; 7485:inst32|f7485:sub|108 ; LCCOMB_X27_Y25_N20 ; 7       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; 7485:inst42|f7485:sub|108 ; LCCOMB_X28_Y25_N4  ; 8       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; 7485:inst62|f7485:sub|108 ; LCCOMB_X28_Y25_N24 ; 7       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; 7485:inst73|f7485:sub|108 ; LCCOMB_X28_Y25_N2  ; 8       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; Baudios:inst10|F          ; FF_X28_Y25_N1      ; 6       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; Nucleo:inst2|disp9~0      ; LCCOMB_X25_Y24_N28 ; 2       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; Nucleo:inst2|salida[3]~42 ; LCCOMB_X27_Y24_N24 ; 11      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; Oscilador                 ; PIN_R8             ; 58      ; 17                                   ; Global Clock         ; GCLK18           ; --                        ;
; inst39                    ; LCCOMB_X28_Y21_N2  ; 4       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+---------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------+
; Non-Global High Fan-Out Signals                  ;
+----------------------------------------+---------+
; Name                                   ; Fan-Out ;
+----------------------------------------+---------+
; inst86                                 ; 70      ;
; CONVERSOR:inst1|LessThan0~3            ; 24      ;
; contador:inst51|uno~0                  ; 23      ;
; contador:inst48|uno~0                  ; 23      ;
; UART:inst8|estado.wait_start           ; 21      ;
; contador:inst9|Count[2]                ; 20      ;
; Nucleo:inst2|contador[1]               ; 17      ;
; Nucleo:inst2|contador[0]               ; 16      ;
; CONVERSOR22:inst6|LessThan0~3          ; 15      ;
; UART:inst8|Equal0~4                    ; 14      ;
; contador:inst9|Count[1]                ; 14      ;
; Baudios:inst10|LessThan0~2             ; 13      ;
; Nucleo:inst2|Equal2~1                  ; 13      ;
; Nucleo:inst2|de~106                    ; 12      ;
; UART:inst8|cont[0]                     ; 12      ;
; Nucleo:inst2|de~12                     ; 12      ;
; contador:inst9|Count[3]                ; 12      ;
; UART:inst8|cont[1]                     ; 11      ;
; UART:inst8|data[3]                     ; 11      ;
; Nucleo:inst2|de~50                     ; 11      ;
; Puerto~input                           ; 10      ;
; UART:inst8|cont[2]                     ; 10      ;
; UART:inst8|data[0]                     ; 10      ;
; UART:inst8|data[6]                     ; 10      ;
; UART:inst8|data[4]                     ; 10      ;
; UART:inst8|data[2]                     ; 10      ;
; Nucleo:inst2|LessThan30~1              ; 10      ;
; Nucleo:inst2|LessThan24~1              ; 10      ;
; Nucleo:inst2|de~42                     ; 10      ;
; Nucleo:inst2|LessThan13~1              ; 10      ;
; contador:inst51|Q[3]~6                 ; 10      ;
; contador:inst48|Q[3]~6                 ; 10      ;
; inst53                                 ; 9       ;
; UART:inst8|data[1]                     ; 9       ;
; Nucleo:inst2|de~15                     ; 9       ;
; Nucleo:inst2|contador2[0]              ; 9       ;
; contador:inst51|Q[2]~4                 ; 9       ;
; contador:inst51|Q[1]~2                 ; 9       ;
; contador:inst48|Q[2]~4                 ; 9       ;
; contador:inst48|Q[1]~2                 ; 9       ;
; Nucleo:inst2|salida[0]                 ; 8       ;
; Nucleo:inst2|salida[2]                 ; 8       ;
; Nucleo:inst2|salida[1]                 ; 8       ;
; Baudios:inst10|F                       ; 8       ;
; UART:inst8|Decoder0~0                  ; 8       ;
; UART:inst8|estado.read_data            ; 8       ;
; contador:inst13|uno~0                  ; 8       ;
; contador:inst9|uno~0                   ; 8       ;
; CONVERSOR:inst1|F                      ; 8       ;
; CONVERSOR22:inst6|F                    ; 8       ;
; Nucleo:inst2|de~32                     ; 8       ;
; Nucleo:inst2|de~22                     ; 8       ;
; Nucleo:inst2|LessThan8~1               ; 8       ;
; Nucleo:inst2|LessThan1~1               ; 8       ;
; Nucleo:inst2|de~18                     ; 8       ;
; Nucleo:inst2|LessThan16~1              ; 8       ;
; Nucleo:inst2|contador[2]               ; 8       ;
; Nucleo:inst2|contador[3]               ; 8       ;
; Nucleo:inst2|de~107                    ; 7       ;
; Nucleo:inst2|salida[0]~113             ; 7       ;
; 7485:inst28|f7485:sub|108~1            ; 7       ;
; contadoresp:inst49|Count[0]            ; 7       ;
; Nucleo:inst2|LessThan25~1              ; 7       ;
; Nucleo:inst2|de~28                     ; 7       ;
; Nucleo:inst2|de~27                     ; 7       ;
; Nucleo:inst2|de~26                     ; 7       ;
; Nucleo:inst2|de~25                     ; 7       ;
; Nucleo:inst2|de~16                     ; 7       ;
; Nucleo:inst2|LessThan15~1              ; 7       ;
; Nucleo:inst2|LessThan14~1              ; 7       ;
; Nucleo:inst2|de~9                      ; 7       ;
; Nucleo:inst2|contador2[1]              ; 7       ;
; contador:inst9|Count[5]                ; 7       ;
; Nucleo:inst2|salida[3]                 ; 6       ;
; Nucleo:inst2|de~105                    ; 6       ;
; UART:inst8|data[7]                     ; 6       ;
; UART:inst8|data[5]                     ; 6       ;
; contador4:inst52|Count[0]              ; 6       ;
; Nucleo:inst2|de~47                     ; 6       ;
; Nucleo:inst2|de~46                     ; 6       ;
; Nucleo:inst2|LessThan26~1              ; 6       ;
; Nucleo:inst2|LessThan12~1              ; 6       ;
; Nucleo:inst2|de~17                     ; 6       ;
; Nucleo:inst2|de~13                     ; 6       ;
; contadoresp:inst49|Count[1]            ; 6       ;
; Nucleo:inst2|de~10                     ; 6       ;
; Nucleo:inst2|contador2[2]              ; 6       ;
; Nucleo:inst2|Equal2~0                  ; 6       ;
; contador:inst9|Count[7]                ; 6       ;
; contador:inst9|Count[6]                ; 6       ;
; contador4:inst45|Count[0]              ; 5       ;
; contador:inst13|Count[0]               ; 5       ;
; contador:inst9|Count[0]                ; 5       ;
; contadoresp:inst49|Count[2]            ; 5       ;
; Nucleo:inst2|de~61                     ; 5       ;
; Nucleo:inst2|LessThan32~1              ; 5       ;
; Nucleo:inst2|LessThan23~1              ; 5       ;
; Nucleo:inst2|salida[1]~33              ; 5       ;
; contador4:inst52|Count[1]              ; 5       ;
; Nucleo:inst2|de~19                     ; 5       ;
; Nucleo:inst2|LessThan0~1               ; 5       ;
; Nucleo:inst2|LessThan0~0               ; 5       ;
; Nucleo:inst2|LessThan21~1              ; 5       ;
; Nucleo:inst2|LessThan17~1              ; 5       ;
; contador4:inst45|Count[1]              ; 5       ;
; Nucleo:inst2|de~11                     ; 5       ;
; Nucleo:inst2|contador2[3]              ; 5       ;
; contador:inst13|Count[4]               ; 5       ;
; contador:inst13|Count[6]               ; 5       ;
; contador:inst13|Count[7]               ; 5       ;
; contador:inst13|Count[3]               ; 5       ;
; contador:inst13|Count[2]               ; 5       ;
; contador:inst13|Count[1]               ; 5       ;
; contador:inst9|Count[4]                ; 5       ;
; mantener:inst57|Count[0]               ; 4       ;
; contador4:inst52|process_0~0           ; 4       ;
; contador4:inst45|process_0~0           ; 4       ;
; contadoresp:inst49|process_0~1         ; 4       ;
; 7485:inst42|f7485:sub|108~19           ; 4       ;
; Nucleo:inst2|Equal0~0                  ; 4       ;
; Nucleo:inst2|Equal1~0                  ; 4       ;
; Nucleo:inst2|disp2~0                   ; 4       ;
; contador4:inst52|Count[2]              ; 4       ;
; contador4:inst45|Count[2]              ; 4       ;
; contadoresp:inst49|Count[3]            ; 4       ;
; Nucleo:inst2|de~51                     ; 4       ;
; Nucleo:inst2|LessThan0~2               ; 4       ;
; Nucleo:inst2|salida[0]~18              ; 4       ;
; Nucleo:inst2|LessThan2~1               ; 4       ;
; Nucleo:inst2|LessThan2~0               ; 4       ;
; Nucleo:inst2|LessThan3~1               ; 4       ;
; Nucleo:inst2|salida[3]~9               ; 4       ;
; Nucleo:inst2|Add30~0                   ; 4       ;
; Nucleo:inst2|Add20~0                   ; 4       ;
; Nucleo:inst2|de~108                    ; 3       ;
; UART:inst8|cont[2]~2                   ; 3       ;
; 7485:inst26|f7485:sub|108~0            ; 3       ;
; mantener:inst57|Count[1]               ; 3       ;
; UART:inst8|cont[3]                     ; 3       ;
; Nucleo:inst2|LessThan11~1              ; 3       ;
; Nucleo:inst2|LessThan7~2               ; 3       ;
; Nucleo:inst2|de~70                     ; 3       ;
; contador4:inst52|Count[3]              ; 3       ;
; contador4:inst45|Count[3]              ; 3       ;
; Nucleo:inst2|de~52                     ; 3       ;
; Nucleo:inst2|LessThan31~1              ; 3       ;
; Nucleo:inst2|de~43                     ; 3       ;
; contador:inst51|Count[0]               ; 3       ;
; contador:inst51|Count2[0]              ; 3       ;
; contador:inst51|Count1[1]              ; 3       ;
; Nucleo:inst2|de~36                     ; 3       ;
; Nucleo:inst2|de~31                     ; 3       ;
; Nucleo:inst2|de~30                     ; 3       ;
; Nucleo:inst2|LessThan9~1               ; 3       ;
; Nucleo:inst2|LessThan9~0               ; 3       ;
; Nucleo:inst2|LessThan6~1               ; 3       ;
; Nucleo:inst2|LessThan7~0               ; 3       ;
; Nucleo:inst2|LessThan6~0               ; 3       ;
; Nucleo:inst2|LessThan18~1              ; 3       ;
; Nucleo:inst2|salida[1]~6               ; 3       ;
; contador:inst48|Count[0]               ; 3       ;
; contador:inst48|Count2[0]              ; 3       ;
; contador:inst48|Count1[1]              ; 3       ;
; Nucleo:inst2|de~8                      ; 3       ;
; Baudios:inst10|count[12]               ; 3       ;
; Baudios:inst10|count[11]               ; 3       ;
; Baudios:inst10|count[10]               ; 3       ;
; Baudios:inst10|count[9]                ; 3       ;
; Baudios:inst10|count[8]                ; 3       ;
; Baudios:inst10|count[7]                ; 3       ;
; Baudios:inst10|count[6]                ; 3       ;
; Baudios:inst10|count[5]                ; 3       ;
; Baudios:inst10|count[4]                ; 3       ;
; Baudios:inst10|count[3]                ; 3       ;
; CONVERSOR:inst1|count[23]              ; 3       ;
; CONVERSOR:inst1|count[22]              ; 3       ;
; CONVERSOR:inst1|count[21]              ; 3       ;
; CONVERSOR:inst1|count[16]              ; 3       ;
; CONVERSOR:inst1|count[15]              ; 3       ;
; CONVERSOR:inst1|count[14]              ; 3       ;
; CONVERSOR:inst1|count[13]              ; 3       ;
; CONVERSOR:inst1|count[9]               ; 3       ;
; CONVERSOR22:inst6|count[14]            ; 3       ;
; CONVERSOR22:inst6|count[13]            ; 3       ;
; CONVERSOR22:inst6|count[12]            ; 3       ;
; CONVERSOR22:inst6|count[11]            ; 3       ;
; CONVERSOR22:inst6|count[10]            ; 3       ;
; CONVERSOR22:inst6|count[9]             ; 3       ;
; CONVERSOR22:inst6|count[8]             ; 3       ;
; CONVERSOR22:inst6|count[7]             ; 3       ;
; CONVERSOR22:inst6|count[6]             ; 3       ;
; CONVERSOR22:inst6|count[5]             ; 3       ;
; CONVERSOR22:inst6|count[4]             ; 3       ;
; CONVERSOR22:inst6|count[3]             ; 3       ;
; CONVERSOR22:inst6|count[2]             ; 3       ;
; Nucleo:inst2|Add30~2                   ; 3       ;
; Nucleo:inst2|Add28~4                   ; 3       ;
; Nucleo:inst2|Add28~2                   ; 3       ;
; Nucleo:inst2|Add28~0                   ; 3       ;
; Nucleo:inst2|Add27~4                   ; 3       ;
; Nucleo:inst2|Add27~2                   ; 3       ;
; Nucleo:inst2|Add27~0                   ; 3       ;
; Nucleo:inst2|Add26~4                   ; 3       ;
; Nucleo:inst2|Add26~2                   ; 3       ;
; Nucleo:inst2|Add26~0                   ; 3       ;
; Nucleo:inst2|Add24~4                   ; 3       ;
; Nucleo:inst2|Add24~2                   ; 3       ;
; Nucleo:inst2|Add24~0                   ; 3       ;
; Nucleo:inst2|Add23~4                   ; 3       ;
; Nucleo:inst2|Add23~2                   ; 3       ;
; Nucleo:inst2|Add23~0                   ; 3       ;
; Nucleo:inst2|Add22~4                   ; 3       ;
; Nucleo:inst2|Add22~2                   ; 3       ;
; Nucleo:inst2|Add22~0                   ; 3       ;
; contador:inst51|Q[7]~14                ; 3       ;
; contador:inst51|Q[6]~12                ; 3       ;
; contador:inst51|Q[5]~10                ; 3       ;
; contador:inst51|Q[4]~8                 ; 3       ;
; contador:inst13|Count[5]               ; 3       ;
; Nucleo:inst2|Add11~4                   ; 3       ;
; Nucleo:inst2|Add10~4                   ; 3       ;
; Nucleo:inst2|Add10~2                   ; 3       ;
; Nucleo:inst2|Add10~0                   ; 3       ;
; Nucleo:inst2|Add8~12                   ; 3       ;
; Nucleo:inst2|Add8~10                   ; 3       ;
; Nucleo:inst2|Add8~8                    ; 3       ;
; Nucleo:inst2|Add8~4                    ; 3       ;
; Nucleo:inst2|Add8~2                    ; 3       ;
; Nucleo:inst2|Add8~0                    ; 3       ;
; Nucleo:inst2|Add7~4                    ; 3       ;
; Nucleo:inst2|Add6~4                    ; 3       ;
; Nucleo:inst2|Add6~2                    ; 3       ;
; Nucleo:inst2|Add6~0                    ; 3       ;
; Nucleo:inst2|Add4~4                    ; 3       ;
; Nucleo:inst2|Add3~4                    ; 3       ;
; Nucleo:inst2|Add2~4                    ; 3       ;
; Nucleo:inst2|Add2~2                    ; 3       ;
; Nucleo:inst2|Add2~0                    ; 3       ;
; Nucleo:inst2|Add4~2                    ; 3       ;
; Nucleo:inst2|Add4~0                    ; 3       ;
; Nucleo:inst2|Add20~2                   ; 3       ;
; Nucleo:inst2|Add18~4                   ; 3       ;
; Nucleo:inst2|Add18~2                   ; 3       ;
; Nucleo:inst2|Add18~0                   ; 3       ;
; Nucleo:inst2|Add17~4                   ; 3       ;
; Nucleo:inst2|Add17~2                   ; 3       ;
; Nucleo:inst2|Add17~0                   ; 3       ;
; Nucleo:inst2|Add16~4                   ; 3       ;
; Nucleo:inst2|Add16~2                   ; 3       ;
; Nucleo:inst2|Add16~0                   ; 3       ;
; Nucleo:inst2|Add14~4                   ; 3       ;
; Nucleo:inst2|Add14~2                   ; 3       ;
; Nucleo:inst2|Add14~0                   ; 3       ;
; contador:inst48|Q[7]~14                ; 3       ;
; contador:inst48|Q[6]~12                ; 3       ;
; contador:inst48|Q[5]~10                ; 3       ;
; contador:inst48|Q[4]~8                 ; 3       ;
; Nucleo:inst2|Add13~4                   ; 3       ;
; Nucleo:inst2|Add12~4                   ; 3       ;
; Nucleo:inst2|Add13~2                   ; 3       ;
; Nucleo:inst2|Add12~2                   ; 3       ;
; Nucleo:inst2|Add13~0                   ; 3       ;
; Nucleo:inst2|Add12~0                   ; 3       ;
; mantener:inst57|Outpout                ; 2       ;
; Nucleo:inst2|disp11                    ; 2       ;
; Nucleo:inst2|disp10                    ; 2       ;
; Nucleo:inst2|disp7                     ; 2       ;
; Nucleo:inst2|disp9                     ; 2       ;
; Nucleo:inst2|disp8                     ; 2       ;
; Nucleo:inst2|disp6                     ; 2       ;
; Nucleo:inst2|disp5                     ; 2       ;
; Nucleo:inst2|disp4                     ; 2       ;
; Nucleo:inst2|disp3                     ; 2       ;
; Nucleo:inst2|disp2                     ; 2       ;
; Nucleo:inst2|disp1                     ; 2       ;
; 7485:inst42|f7485:sub|108~21           ; 2       ;
; CONVERSOR:inst1|LessThan1~4            ; 2       ;
; CONVERSOR:inst1|LessThan1~1            ; 2       ;
; CONVERSOR:inst1|LessThan1~0            ; 2       ;
; mantener:inst57|Equal0~0               ; 2       ;
; UART:inst8|cont~5                      ; 2       ;
; 7485:inst24|f7485:sub|108~2            ; 2       ;
; inst39                                 ; 2       ;
; 7485:inst73|f7485:sub|108~2            ; 2       ;
; Nucleo:inst2|LessThan2~2               ; 2       ;
; inst47~1                               ; 2       ;
; inst47~0                               ; 2       ;
; UART:inst8|Equal0~1                    ; 2       ;
; 7485:inst28|f7485:sub|108~0            ; 2       ;
; Nucleo:inst2|salida[2]~81              ; 2       ;
; Nucleo:inst2|salida[2]~76              ; 2       ;
; Nucleo:inst2|salida[2]~75              ; 2       ;
; Nucleo:inst2|salida[2]~73              ; 2       ;
; Nucleo:inst2|salida[2]~66              ; 2       ;
; Nucleo:inst2|salida[2]~64              ; 2       ;
; Nucleo:inst2|salida[3]~55              ; 2       ;
; Nucleo:inst2|salida[3]~49              ; 2       ;
; Nucleo:inst2|de~58                     ; 2       ;
; Nucleo:inst2|de~45                     ; 2       ;
; Nucleo:inst2|de~44                     ; 2       ;
; Nucleo:inst2|salida[1]~32              ; 2       ;
; Nucleo:inst2|de~39                     ; 2       ;
; Nucleo:inst2|LessThan11~0              ; 2       ;
; Nucleo:inst2|de~29                     ; 2       ;
; Nucleo:inst2|de~24                     ; 2       ;
; Nucleo:inst2|de~23                     ; 2       ;
; Nucleo:inst2|de~21                     ; 2       ;
; Nucleo:inst2|de~20                     ; 2       ;
; Nucleo:inst2|LessThan7~1               ; 2       ;
; Nucleo:inst2|salida[3]~10              ; 2       ;
; Nucleo:inst2|salida[1]~4               ; 2       ;
; Baudios:inst10|count[2]                ; 2       ;
; CONVERSOR:inst1|count[20]              ; 2       ;
; CONVERSOR:inst1|count[19]              ; 2       ;
; CONVERSOR:inst1|count[18]              ; 2       ;
; CONVERSOR:inst1|count[17]              ; 2       ;
; CONVERSOR:inst1|count[12]              ; 2       ;
; CONVERSOR:inst1|count[11]              ; 2       ;
; CONVERSOR:inst1|count[10]              ; 2       ;
; CONVERSOR:inst1|count[4]               ; 2       ;
; CONVERSOR:inst1|count[8]               ; 2       ;
; CONVERSOR:inst1|count[7]               ; 2       ;
; CONVERSOR:inst1|count[6]               ; 2       ;
; CONVERSOR:inst1|count[5]               ; 2       ;
; CONVERSOR22:inst6|count[1]             ; 2       ;
; Nucleo:inst2|Add30~4                   ; 2       ;
; Nucleo:inst2|Add29~12                  ; 2       ;
; Nucleo:inst2|Add28~12                  ; 2       ;
; Nucleo:inst2|Add29~10                  ; 2       ;
; Nucleo:inst2|Add28~10                  ; 2       ;
; Nucleo:inst2|Add29~8                   ; 2       ;
; Nucleo:inst2|Add28~8                   ; 2       ;
; Nucleo:inst2|Add29~6                   ; 2       ;
; Nucleo:inst2|Add28~6                   ; 2       ;
; Nucleo:inst2|Add27~12                  ; 2       ;
; Nucleo:inst2|Add27~10                  ; 2       ;
; Nucleo:inst2|Add27~8                   ; 2       ;
; Nucleo:inst2|Add27~6                   ; 2       ;
; Nucleo:inst2|Add26~12                  ; 2       ;
; Nucleo:inst2|Add26~10                  ; 2       ;
; Nucleo:inst2|Add26~8                   ; 2       ;
; Nucleo:inst2|Add26~6                   ; 2       ;
; Nucleo:inst2|Add25~12                  ; 2       ;
; Nucleo:inst2|Add25~10                  ; 2       ;
; Nucleo:inst2|Add25~8                   ; 2       ;
; Nucleo:inst2|Add25~6                   ; 2       ;
; Nucleo:inst2|Add24~12                  ; 2       ;
; Nucleo:inst2|Add24~10                  ; 2       ;
; Nucleo:inst2|Add24~8                   ; 2       ;
; Nucleo:inst2|Add24~6                   ; 2       ;
; Nucleo:inst2|Add23~12                  ; 2       ;
; Nucleo:inst2|Add23~10                  ; 2       ;
; Nucleo:inst2|Add23~8                   ; 2       ;
; Nucleo:inst2|Add23~6                   ; 2       ;
; Nucleo:inst2|Add22~12                  ; 2       ;
; Nucleo:inst2|Add22~10                  ; 2       ;
; Nucleo:inst2|Add22~8                   ; 2       ;
; Nucleo:inst2|Add22~6                   ; 2       ;
; contador:inst51|Count2[7]              ; 2       ;
; contador:inst51|Count[7]               ; 2       ;
; contador:inst51|Count1[7]              ; 2       ;
; contador:inst51|Count2[6]              ; 2       ;
; contador:inst51|Count[6]               ; 2       ;
; contador:inst51|Count1[6]              ; 2       ;
; contador:inst51|Count2[4]              ; 2       ;
; contador:inst51|Count2[5]              ; 2       ;
; contador:inst51|Count[4]               ; 2       ;
; contador:inst51|Count1[4]              ; 2       ;
; contador:inst51|Count[5]               ; 2       ;
; contador:inst51|Count1[5]              ; 2       ;
; contador:inst51|Count2[3]              ; 2       ;
; contador:inst51|Count[3]               ; 2       ;
; contador:inst51|Count1[3]              ; 2       ;
; contador:inst51|Count2[2]              ; 2       ;
; contador:inst51|Count[2]               ; 2       ;
; contador:inst51|Count1[2]              ; 2       ;
; contador:inst51|Q[0]~0                 ; 2       ;
; contador:inst51|Count2[1]              ; 2       ;
; contador:inst51|Count[1]               ; 2       ;
; Nucleo:inst2|Add11~6                   ; 2       ;
; Nucleo:inst2|Add10~12                  ; 2       ;
; Nucleo:inst2|Add9~12                   ; 2       ;
; Nucleo:inst2|Add10~10                  ; 2       ;
; Nucleo:inst2|Add9~10                   ; 2       ;
; Nucleo:inst2|Add10~8                   ; 2       ;
; Nucleo:inst2|Add9~8                    ; 2       ;
; Nucleo:inst2|Add10~6                   ; 2       ;
; Nucleo:inst2|Add9~6                    ; 2       ;
; Nucleo:inst2|Add7~12                   ; 2       ;
; Nucleo:inst2|Add6~12                   ; 2       ;
; Nucleo:inst2|Add5~12                   ; 2       ;
; Nucleo:inst2|Add7~10                   ; 2       ;
; Nucleo:inst2|Add6~10                   ; 2       ;
; Nucleo:inst2|Add5~10                   ; 2       ;
; Nucleo:inst2|Add7~8                    ; 2       ;
; Nucleo:inst2|Add6~8                    ; 2       ;
; Nucleo:inst2|Add5~8                    ; 2       ;
; Nucleo:inst2|Add8~6                    ; 2       ;
; Nucleo:inst2|Add7~6                    ; 2       ;
; Nucleo:inst2|Add6~6                    ; 2       ;
; Nucleo:inst2|Add5~6                    ; 2       ;
; Nucleo:inst2|Add4~12                   ; 2       ;
; Nucleo:inst2|Add3~12                   ; 2       ;
; Nucleo:inst2|Add2~12                   ; 2       ;
; Nucleo:inst2|Add4~10                   ; 2       ;
; Nucleo:inst2|Add3~10                   ; 2       ;
; Nucleo:inst2|Add2~10                   ; 2       ;
; Nucleo:inst2|Add4~8                    ; 2       ;
; Nucleo:inst2|Add3~8                    ; 2       ;
; Nucleo:inst2|Add2~8                    ; 2       ;
; Nucleo:inst2|Add4~6                    ; 2       ;
; Nucleo:inst2|Add3~6                    ; 2       ;
; Nucleo:inst2|Add2~6                    ; 2       ;
; Nucleo:inst2|Add20~4                   ; 2       ;
; Nucleo:inst2|Add19~12                  ; 2       ;
; Nucleo:inst2|Add19~10                  ; 2       ;
; Nucleo:inst2|Add19~8                   ; 2       ;
; Nucleo:inst2|Add19~6                   ; 2       ;
; Nucleo:inst2|Add18~12                  ; 2       ;
; Nucleo:inst2|Add18~10                  ; 2       ;
; Nucleo:inst2|Add18~8                   ; 2       ;
; Nucleo:inst2|Add18~6                   ; 2       ;
; Nucleo:inst2|Add17~12                  ; 2       ;
; Nucleo:inst2|Add17~10                  ; 2       ;
; Nucleo:inst2|Add17~8                   ; 2       ;
; Nucleo:inst2|Add17~6                   ; 2       ;
; Nucleo:inst2|Add16~12                  ; 2       ;
; Nucleo:inst2|Add16~10                  ; 2       ;
; Nucleo:inst2|Add16~8                   ; 2       ;
; Nucleo:inst2|Add16~6                   ; 2       ;
; Nucleo:inst2|Add15~12                  ; 2       ;
; Nucleo:inst2|Add15~10                  ; 2       ;
; Nucleo:inst2|Add15~8                   ; 2       ;
; Nucleo:inst2|Add15~6                   ; 2       ;
; Nucleo:inst2|Add14~12                  ; 2       ;
; Nucleo:inst2|Add14~10                  ; 2       ;
; Nucleo:inst2|Add14~8                   ; 2       ;
; Nucleo:inst2|Add14~6                   ; 2       ;
; Nucleo:inst2|Add13~12                  ; 2       ;
; Nucleo:inst2|Add12~12                  ; 2       ;
; contador:inst48|Count2[7]              ; 2       ;
; contador:inst48|Count[7]               ; 2       ;
; contador:inst48|Count1[7]              ; 2       ;
; Nucleo:inst2|Add13~10                  ; 2       ;
; Nucleo:inst2|Add12~10                  ; 2       ;
; contador:inst48|Count2[6]              ; 2       ;
; contador:inst48|Count[6]               ; 2       ;
; contador:inst48|Count1[6]              ; 2       ;
; Nucleo:inst2|Add13~8                   ; 2       ;
; Nucleo:inst2|Add12~8                   ; 2       ;
; contador:inst48|Count2[5]              ; 2       ;
; contador:inst48|Count[5]               ; 2       ;
; contador:inst48|Count1[5]              ; 2       ;
; Nucleo:inst2|Add13~6                   ; 2       ;
; Nucleo:inst2|Add12~6                   ; 2       ;
; contador:inst48|Count2[4]              ; 2       ;
; contador:inst48|Count[4]               ; 2       ;
; contador:inst48|Count1[4]              ; 2       ;
; contador:inst48|Count2[3]              ; 2       ;
; contador:inst48|Count[3]               ; 2       ;
; contador:inst48|Count1[3]              ; 2       ;
; contador:inst48|Count2[2]              ; 2       ;
; contador:inst48|Count[2]               ; 2       ;
; contador:inst48|Count1[2]              ; 2       ;
; contador:inst48|Q[0]~0                 ; 2       ;
; contador:inst48|Count2[1]              ; 2       ;
; contador:inst48|Count[1]               ; 2       ;
; mantener:inst57|Count[0]~1             ; 1       ;
; CONVERSOR:inst1|F~0                    ; 1       ;
; contadoresp:inst49|Count[0]~3          ; 1       ;
; contador4:inst45|Count[0]~4            ; 1       ;
; contador4:inst52|Count[0]~4            ; 1       ;
; contador:inst9|Count[0]~21             ; 1       ;
; contador:inst51|Count[0]~21            ; 1       ;
; contador:inst51|Count2[0]~23           ; 1       ;
; contador:inst51|Count1[1]~18           ; 1       ;
; contador:inst48|Count[0]~21            ; 1       ;
; contador:inst48|Count2[0]~23           ; 1       ;
; contador:inst48|Count1[1]~18           ; 1       ;
; Nucleo:inst2|contador[0]~3             ; 1       ;
; Nucleo:inst2|contador2[0]~3            ; 1       ;
; Nucleo:inst2|salida[1]~116             ; 1       ;
; Nucleo:inst2|salida[1]~115             ; 1       ;
; 7485:inst18|f7485:sub|108~6            ; 1       ;
; 7485:inst18|f7485:sub|108~3            ; 1       ;
; 7485:inst42|f7485:sub|108~6            ; 1       ;
; 7485:inst42|f7485:sub|108~3            ; 1       ;
; 7485:inst22|f7485:sub|108~6            ; 1       ;
; 7485:inst22|f7485:sub|108~3            ; 1       ;
; 7485:inst42|f7485:sub|108~20           ; 1       ;
; Nucleo:inst2|salida[0]~114             ; 1       ;
; Baudios:inst10|LessThan0~1             ; 1       ;
; Baudios:inst10|LessThan0~0             ; 1       ;
; CONVERSOR:inst1|LessThan0~2            ; 1       ;
; CONVERSOR:inst1|LessThan0~1            ; 1       ;
; CONVERSOR:inst1|LessThan0~0            ; 1       ;
; Baudios:inst10|LessThan1~3             ; 1       ;
; Baudios:inst10|LessThan1~2             ; 1       ;
; Baudios:inst10|LessThan1~1             ; 1       ;
; Baudios:inst10|LessThan1~0             ; 1       ;
; CONVERSOR22:inst6|LessThan0~2          ; 1       ;
; CONVERSOR22:inst6|LessThan0~1          ; 1       ;
; CONVERSOR22:inst6|LessThan0~0          ; 1       ;
; CONVERSOR:inst1|LessThan1~6            ; 1       ;
; CONVERSOR:inst1|LessThan1~5            ; 1       ;
; CONVERSOR:inst1|LessThan1~3            ; 1       ;
; CONVERSOR:inst1|LessThan1~2            ; 1       ;
; mantener:inst57|Count[1]~0             ; 1       ;
; Baudios:inst10|clkout                  ; 1       ;
; UART:inst8|cont~6                      ; 1       ;
; UART:inst8|Selector0~0                 ; 1       ;
; UART:inst8|cont~4                      ; 1       ;
; UART:inst8|cont~3                      ; 1       ;
; UART:inst8|cont~1                      ; 1       ;
; CONVERSOR22:inst6|LessThan1~4          ; 1       ;
; CONVERSOR22:inst6|LessThan1~3          ; 1       ;
; CONVERSOR22:inst6|LessThan1~2          ; 1       ;
; CONVERSOR22:inst6|LessThan1~1          ; 1       ;
; CONVERSOR22:inst6|LessThan1~0          ; 1       ;
; 7485:inst73|f7485:sub|108~3            ; 1       ;
; inst53~0                               ; 1       ;
; CONVERSOR:inst1|clkout                 ; 1       ;
; UART:inst8|data[0]~7                   ; 1       ;
; UART:inst8|Decoder0~8                  ; 1       ;
; UART:inst8|data[1]~6                   ; 1       ;
; UART:inst8|Decoder0~7                  ; 1       ;
; UART:inst8|data[6]~5                   ; 1       ;
; UART:inst8|Decoder0~6                  ; 1       ;
; UART:inst8|data[4]~4                   ; 1       ;
; UART:inst8|Decoder0~5                  ; 1       ;
; UART:inst8|data[2]~3                   ; 1       ;
; UART:inst8|Decoder0~4                  ; 1       ;
; UART:inst8|data[3]~2                   ; 1       ;
; UART:inst8|Decoder0~3                  ; 1       ;
; UART:inst8|proximo_estado.wait_start~0 ; 1       ;
; UART:inst8|data[7]~1                   ; 1       ;
; UART:inst8|Decoder0~2                  ; 1       ;
; UART:inst8|Equal0~3                    ; 1       ;
; UART:inst8|Equal0~2                    ; 1       ;
; UART:inst8|data[5]~0                   ; 1       ;
; UART:inst8|Decoder0~1                  ; 1       ;
; inst39~1                               ; 1       ;
; inst39~0                               ; 1       ;
; CONVERSOR22:inst6|clkout               ; 1       ;
; contador:inst13|Count[0]~21            ; 1       ;
; contador4:inst52|Count[2]~3            ; 1       ;
; contador4:inst45|Count[2]~3            ; 1       ;
; contadoresp:inst49|Count[2]~2          ; 1       ;
; contador4:inst52|Count[3]~2            ; 1       ;
; contador4:inst52|Count[3]~1            ; 1       ;
; contador4:inst45|Count[3]~2            ; 1       ;
; contador4:inst45|Count[3]~1            ; 1       ;
; contadoresp:inst49|Count[3]~1          ; 1       ;
; contador:inst51|Equal0~1               ; 1       ;
; contador:inst51|Equal0~0               ; 1       ;
; contador:inst13|Equal0~1               ; 1       ;
; contador:inst13|Equal0~0               ; 1       ;
; contador4:inst52|Count[1]~0            ; 1       ;
; contador:inst9|Equal0~1                ; 1       ;
; contador:inst9|Equal0~0                ; 1       ;
; contador:inst48|Equal0~1               ; 1       ;
; contador:inst48|Equal0~0               ; 1       ;
; contador4:inst45|Count[1]~0            ; 1       ;
; inst87~0                               ; 1       ;
; contadoresp:inst49|process_0~0         ; 1       ;
; UART:inst8|Equal0~0                    ; 1       ;
; contadoresp:inst49|Count[1]~0          ; 1       ;
; Nucleo:inst2|contador2[2]~2            ; 1       ;
; Nucleo:inst2|contador2[3]~1            ; 1       ;
; Nucleo:inst2|contador2[1]~0            ; 1       ;
; Nucleo:inst2|contador[2]~2             ; 1       ;
; Nucleo:inst2|contador[3]~1             ; 1       ;
; Nucleo:inst2|contador[1]~0             ; 1       ;
; Nucleo:inst2|disp11~1                  ; 1       ;
; Nucleo:inst2|disp11~0                  ; 1       ;
; Nucleo:inst2|disp8~1                   ; 1       ;
; Nucleo:inst2|disp8~0                   ; 1       ;
; Nucleo:inst2|disp2~2                   ; 1       ;
; Nucleo:inst2|disp2~1                   ; 1       ;
; Nucleo:inst2|salida[0]~112             ; 1       ;
; Nucleo:inst2|salida[0]~111             ; 1       ;
; Nucleo:inst2|salida[0]~110             ; 1       ;
; Nucleo:inst2|salida[0]~109             ; 1       ;
; Nucleo:inst2|salida[0]~108             ; 1       ;
; Nucleo:inst2|salida[0]~107             ; 1       ;
; Nucleo:inst2|salida[0]~106             ; 1       ;
; Nucleo:inst2|salida[0]~105             ; 1       ;
; Nucleo:inst2|salida[0]~104             ; 1       ;
; Nucleo:inst2|salida[0]~103             ; 1       ;
; Nucleo:inst2|salida[0]~102             ; 1       ;
; Nucleo:inst2|salida[0]~101             ; 1       ;
; Nucleo:inst2|salida[0]~100             ; 1       ;
; Nucleo:inst2|salida[0]~99              ; 1       ;
; Nucleo:inst2|de~104                    ; 1       ;
; Nucleo:inst2|salida[0]~98              ; 1       ;
; Nucleo:inst2|salida[0]~97              ; 1       ;
; Nucleo:inst2|salida[0]~96              ; 1       ;
; Nucleo:inst2|salida[0]~95              ; 1       ;
; Nucleo:inst2|salida[0]~94              ; 1       ;
; Nucleo:inst2|salida[0]~93              ; 1       ;
; Nucleo:inst2|salida[0]~92              ; 1       ;
; Nucleo:inst2|salida[2]~91              ; 1       ;
; Nucleo:inst2|salida[2]~90              ; 1       ;
; Nucleo:inst2|de~103                    ; 1       ;
; Nucleo:inst2|de~102                    ; 1       ;
; Nucleo:inst2|de~101                    ; 1       ;
; Nucleo:inst2|de~100                    ; 1       ;
; Nucleo:inst2|de~99                     ; 1       ;
; Nucleo:inst2|de~98                     ; 1       ;
; Nucleo:inst2|de~97                     ; 1       ;
; Nucleo:inst2|de~96                     ; 1       ;
; Nucleo:inst2|salida[2]~89              ; 1       ;
; Nucleo:inst2|salida[2]~88              ; 1       ;
; Nucleo:inst2|salida[2]~87              ; 1       ;
; Nucleo:inst2|salida[2]~86              ; 1       ;
; Nucleo:inst2|salida[2]~85              ; 1       ;
; Nucleo:inst2|salida[2]~84              ; 1       ;
; Nucleo:inst2|salida[2]~83              ; 1       ;
; Nucleo:inst2|de~95                     ; 1       ;
; Nucleo:inst2|de~94                     ; 1       ;
; Nucleo:inst2|de~93                     ; 1       ;
; Nucleo:inst2|de~92                     ; 1       ;
; Nucleo:inst2|de~91                     ; 1       ;
; Nucleo:inst2|de~90                     ; 1       ;
; Nucleo:inst2|de~89                     ; 1       ;
; Nucleo:inst2|de~88                     ; 1       ;
; Nucleo:inst2|de~87                     ; 1       ;
; Nucleo:inst2|salida[2]~82              ; 1       ;
; Nucleo:inst2|salida[2]~80              ; 1       ;
; Nucleo:inst2|salida[2]~79              ; 1       ;
; Nucleo:inst2|salida[2]~78              ; 1       ;
; Nucleo:inst2|salida[2]~77              ; 1       ;
; Nucleo:inst2|salida[2]~74              ; 1       ;
; Nucleo:inst2|salida[2]~72              ; 1       ;
; Nucleo:inst2|salida[2]~71              ; 1       ;
; Nucleo:inst2|salida[2]~70              ; 1       ;
; Nucleo:inst2|salida[2]~69              ; 1       ;
; Nucleo:inst2|salida[2]~68              ; 1       ;
; Nucleo:inst2|salida[2]~67              ; 1       ;
; Nucleo:inst2|salida[2]~65              ; 1       ;
; Nucleo:inst2|salida[2]~63              ; 1       ;
; Nucleo:inst2|salida[2]~62              ; 1       ;
; Nucleo:inst2|salida[3]~61              ; 1       ;
; Nucleo:inst2|salida[3]~60              ; 1       ;
; Nucleo:inst2|de~86                     ; 1       ;
; Nucleo:inst2|de~85                     ; 1       ;
; Nucleo:inst2|de~84                     ; 1       ;
; Nucleo:inst2|de~83                     ; 1       ;
; Nucleo:inst2|de~82                     ; 1       ;
; Nucleo:inst2|de~81                     ; 1       ;
; Nucleo:inst2|de~80                     ; 1       ;
; Nucleo:inst2|de~79                     ; 1       ;
; Nucleo:inst2|de~78                     ; 1       ;
; Nucleo:inst2|salida[3]~59              ; 1       ;
; Nucleo:inst2|salida[3]~58              ; 1       ;
; Nucleo:inst2|salida[3]~57              ; 1       ;
; Nucleo:inst2|salida[3]~56              ; 1       ;
; Nucleo:inst2|de~77                     ; 1       ;
; Nucleo:inst2|de~76                     ; 1       ;
; Nucleo:inst2|de~75                     ; 1       ;
; Nucleo:inst2|de~74                     ; 1       ;
; Nucleo:inst2|de~73                     ; 1       ;
; Nucleo:inst2|de~72                     ; 1       ;
; Nucleo:inst2|de~71                     ; 1       ;
; Nucleo:inst2|de~69                     ; 1       ;
; Nucleo:inst2|de~68                     ; 1       ;
; Nucleo:inst2|salida[3]~54              ; 1       ;
; Nucleo:inst2|salida[3]~53              ; 1       ;
; Nucleo:inst2|salida[3]~52              ; 1       ;
; Nucleo:inst2|salida[3]~51              ; 1       ;
; Nucleo:inst2|salida[3]~50              ; 1       ;
; Nucleo:inst2|salida[3]~48              ; 1       ;
; Nucleo:inst2|salida[3]~47              ; 1       ;
; Nucleo:inst2|salida[3]~46              ; 1       ;
; Nucleo:inst2|de~67                     ; 1       ;
; Nucleo:inst2|de~66                     ; 1       ;
; Nucleo:inst2|de~65                     ; 1       ;
; Nucleo:inst2|de~64                     ; 1       ;
; Nucleo:inst2|de~63                     ; 1       ;
; Nucleo:inst2|de~62                     ; 1       ;
; Nucleo:inst2|salida[3]~45              ; 1       ;
; Nucleo:inst2|salida[3]~44              ; 1       ;
; Nucleo:inst2|salida[3]~43              ; 1       ;
; Nucleo:inst2|salida[3]~41              ; 1       ;
; Nucleo:inst2|salida[1]~40              ; 1       ;
; Nucleo:inst2|salida[1]~39              ; 1       ;
; Nucleo:inst2|salida[1]~38              ; 1       ;
; Nucleo:inst2|salida[1]~37              ; 1       ;
; Nucleo:inst2|salida[1]~36              ; 1       ;
; Nucleo:inst2|salida[1]~35              ; 1       ;
; Nucleo:inst2|de~60                     ; 1       ;
; Nucleo:inst2|de~59                     ; 1       ;
; Nucleo:inst2|de~57                     ; 1       ;
; Nucleo:inst2|de~56                     ; 1       ;
; Nucleo:inst2|de~55                     ; 1       ;
; Nucleo:inst2|de~54                     ; 1       ;
; Nucleo:inst2|de~53                     ; 1       ;
; Nucleo:inst2|LessThan32~0              ; 1       ;
; Nucleo:inst2|LessThan30~0              ; 1       ;
; Nucleo:inst2|LessThan31~0              ; 1       ;
; Nucleo:inst2|de~49                     ; 1       ;
; Nucleo:inst2|de~48                     ; 1       ;
; Nucleo:inst2|LessThan28~1              ; 1       ;
; Nucleo:inst2|LessThan28~0              ; 1       ;
; Nucleo:inst2|LessThan26~0              ; 1       ;
; Nucleo:inst2|LessThan25~0              ; 1       ;
; Nucleo:inst2|LessThan24~0              ; 1       ;
; Nucleo:inst2|LessThan23~0              ; 1       ;
; Nucleo:inst2|salida[1]~34              ; 1       ;
; Nucleo:inst2|salida[1]~31              ; 1       ;
; Nucleo:inst2|de~41                     ; 1       ;
; Nucleo:inst2|de~40                     ; 1       ;
; Nucleo:inst2|de~38                     ; 1       ;
; Nucleo:inst2|de~37                     ; 1       ;
; Nucleo:inst2|de~35                     ; 1       ;
; Nucleo:inst2|de~34                     ; 1       ;
; Nucleo:inst2|de~33                     ; 1       ;
; Nucleo:inst2|LessThan12~0              ; 1       ;
; Nucleo:inst2|salida[1]~30              ; 1       ;
; Nucleo:inst2|salida[1]~29              ; 1       ;
; Nucleo:inst2|salida[1]~28              ; 1       ;
; Nucleo:inst2|salida[1]~27              ; 1       ;
; Nucleo:inst2|salida[1]~26              ; 1       ;
; Nucleo:inst2|salida[1]~25              ; 1       ;
; Nucleo:inst2|salida[1]~24              ; 1       ;
; Nucleo:inst2|salida[1]~23              ; 1       ;
; Nucleo:inst2|salida[1]~22              ; 1       ;
; Nucleo:inst2|salida[1]~21              ; 1       ;
; Nucleo:inst2|salida[1]~20              ; 1       ;
; Nucleo:inst2|salida[1]~19              ; 1       ;
; Nucleo:inst2|salida[0]~17              ; 1       ;
; Nucleo:inst2|salida[1]~16              ; 1       ;
; Nucleo:inst2|salida[1]~15              ; 1       ;
; Nucleo:inst2|salida[1]~14              ; 1       ;
; Nucleo:inst2|salida[1]~13              ; 1       ;
; Nucleo:inst2|LessThan8~0               ; 1       ;
; Nucleo:inst2|salida[1]~12              ; 1       ;
; Nucleo:inst2|salida[1]~11              ; 1       ;
; Nucleo:inst2|LessThan1~0               ; 1       ;
; Nucleo:inst2|LessThan3~0               ; 1       ;
; Nucleo:inst2|salida[1]~8               ; 1       ;
; Nucleo:inst2|LessThan21~0              ; 1       ;
; Nucleo:inst2|LessThan20~1              ; 1       ;
; Nucleo:inst2|LessThan20~0              ; 1       ;
; Nucleo:inst2|salida[1]~7               ; 1       ;
; Nucleo:inst2|de~14                     ; 1       ;
; Nucleo:inst2|LessThan18~0              ; 1       ;
; Nucleo:inst2|LessThan17~0              ; 1       ;
; Nucleo:inst2|LessThan16~0              ; 1       ;
; Nucleo:inst2|salida[1]~5               ; 1       ;
; Nucleo:inst2|LessThan13~0              ; 1       ;
; Nucleo:inst2|LessThan15~0              ; 1       ;
; Nucleo:inst2|LessThan14~0              ; 1       ;
; 7447:inst3|87                          ; 1       ;
; 7447:inst3|86~0                        ; 1       ;
; 7447:inst3|85                          ; 1       ;
; 7447:inst3|84~0                        ; 1       ;
; 7447:inst3|83                          ; 1       ;
; 7447:inst3|82~0                        ; 1       ;
; 7447:inst3|81~0                        ; 1       ;
; Baudios:inst10|count[12]~37            ; 1       ;
; Baudios:inst10|count[11]~36            ; 1       ;
; Baudios:inst10|count[11]~35            ; 1       ;
; Baudios:inst10|count[10]~34            ; 1       ;
; Baudios:inst10|count[10]~33            ; 1       ;
; Baudios:inst10|count[9]~32             ; 1       ;
; Baudios:inst10|count[9]~31             ; 1       ;
; Baudios:inst10|count[8]~30             ; 1       ;
; Baudios:inst10|count[8]~29             ; 1       ;
; Baudios:inst10|count[7]~28             ; 1       ;
; Baudios:inst10|count[7]~27             ; 1       ;
; Baudios:inst10|count[6]~26             ; 1       ;
; Baudios:inst10|count[6]~25             ; 1       ;
; Baudios:inst10|count[5]~24             ; 1       ;
; Baudios:inst10|count[5]~23             ; 1       ;
; Baudios:inst10|count[4]~22             ; 1       ;
; Baudios:inst10|count[4]~21             ; 1       ;
; Baudios:inst10|count[3]~20             ; 1       ;
; Baudios:inst10|count[3]~19             ; 1       ;
; Baudios:inst10|count[2]~18             ; 1       ;
; Baudios:inst10|count[2]~17             ; 1       ;
; Baudios:inst10|count[1]~16             ; 1       ;
; Baudios:inst10|count[1]~15             ; 1       ;
; Baudios:inst10|count[0]~14             ; 1       ;
; Baudios:inst10|count[0]~13             ; 1       ;
; Baudios:inst10|count[0]                ; 1       ;
; Baudios:inst10|count[1]                ; 1       ;
; CONVERSOR:inst1|count[23]~70           ; 1       ;
; CONVERSOR:inst1|count[22]~69           ; 1       ;
; CONVERSOR:inst1|count[22]~68           ; 1       ;
; CONVERSOR:inst1|count[21]~67           ; 1       ;
; CONVERSOR:inst1|count[21]~66           ; 1       ;
; CONVERSOR:inst1|count[20]~65           ; 1       ;
; CONVERSOR:inst1|count[20]~64           ; 1       ;
; CONVERSOR:inst1|count[19]~63           ; 1       ;
; CONVERSOR:inst1|count[19]~62           ; 1       ;
; CONVERSOR:inst1|count[18]~61           ; 1       ;
; CONVERSOR:inst1|count[18]~60           ; 1       ;
; CONVERSOR:inst1|count[17]~59           ; 1       ;
; CONVERSOR:inst1|count[17]~58           ; 1       ;
; CONVERSOR:inst1|count[16]~57           ; 1       ;
; CONVERSOR:inst1|count[16]~56           ; 1       ;
; CONVERSOR:inst1|count[15]~55           ; 1       ;
; CONVERSOR:inst1|count[15]~54           ; 1       ;
; CONVERSOR:inst1|count[14]~53           ; 1       ;
; CONVERSOR:inst1|count[14]~52           ; 1       ;
; CONVERSOR:inst1|count[13]~51           ; 1       ;
; CONVERSOR:inst1|count[13]~50           ; 1       ;
; CONVERSOR:inst1|count[12]~49           ; 1       ;
; CONVERSOR:inst1|count[12]~48           ; 1       ;
; CONVERSOR:inst1|count[11]~47           ; 1       ;
; CONVERSOR:inst1|count[11]~46           ; 1       ;
; CONVERSOR:inst1|count[10]~45           ; 1       ;
; CONVERSOR:inst1|count[10]~44           ; 1       ;
; CONVERSOR:inst1|count[9]~43            ; 1       ;
; CONVERSOR:inst1|count[9]~42            ; 1       ;
; CONVERSOR:inst1|count[8]~41            ; 1       ;
; CONVERSOR:inst1|count[8]~40            ; 1       ;
; CONVERSOR:inst1|count[7]~39            ; 1       ;
; CONVERSOR:inst1|count[7]~38            ; 1       ;
; CONVERSOR:inst1|count[6]~37            ; 1       ;
; CONVERSOR:inst1|count[6]~36            ; 1       ;
; CONVERSOR:inst1|count[5]~35            ; 1       ;
; CONVERSOR:inst1|count[5]~34            ; 1       ;
; CONVERSOR:inst1|count[4]~33            ; 1       ;
; CONVERSOR:inst1|count[4]~32            ; 1       ;
; CONVERSOR:inst1|count[3]~31            ; 1       ;
; CONVERSOR:inst1|count[3]~30            ; 1       ;
; CONVERSOR:inst1|count[2]~29            ; 1       ;
; CONVERSOR:inst1|count[2]~28            ; 1       ;
; CONVERSOR:inst1|count[1]~27            ; 1       ;
; CONVERSOR:inst1|count[1]~26            ; 1       ;
; CONVERSOR:inst1|count[0]~25            ; 1       ;
; CONVERSOR:inst1|count[0]~24            ; 1       ;
; CONVERSOR:inst1|count[0]               ; 1       ;
; CONVERSOR:inst1|count[1]               ; 1       ;
; CONVERSOR:inst1|count[2]               ; 1       ;
; CONVERSOR:inst1|count[3]               ; 1       ;
; CONVERSOR22:inst6|count[14]~43         ; 1       ;
; CONVERSOR22:inst6|count[13]~42         ; 1       ;
; CONVERSOR22:inst6|count[13]~41         ; 1       ;
; CONVERSOR22:inst6|count[12]~40         ; 1       ;
; CONVERSOR22:inst6|count[12]~39         ; 1       ;
; CONVERSOR22:inst6|count[11]~38         ; 1       ;
; CONVERSOR22:inst6|count[11]~37         ; 1       ;
; CONVERSOR22:inst6|count[10]~36         ; 1       ;
; CONVERSOR22:inst6|count[10]~35         ; 1       ;
; CONVERSOR22:inst6|count[9]~34          ; 1       ;
; CONVERSOR22:inst6|count[9]~33          ; 1       ;
; CONVERSOR22:inst6|count[8]~32          ; 1       ;
; CONVERSOR22:inst6|count[8]~31          ; 1       ;
; CONVERSOR22:inst6|count[7]~30          ; 1       ;
; CONVERSOR22:inst6|count[7]~29          ; 1       ;
; CONVERSOR22:inst6|count[6]~28          ; 1       ;
; CONVERSOR22:inst6|count[6]~27          ; 1       ;
; CONVERSOR22:inst6|count[5]~26          ; 1       ;
; CONVERSOR22:inst6|count[5]~25          ; 1       ;
; CONVERSOR22:inst6|count[4]~24          ; 1       ;
; CONVERSOR22:inst6|count[4]~23          ; 1       ;
; CONVERSOR22:inst6|count[3]~22          ; 1       ;
; CONVERSOR22:inst6|count[3]~21          ; 1       ;
; CONVERSOR22:inst6|count[2]~20          ; 1       ;
; CONVERSOR22:inst6|count[2]~19          ; 1       ;
; CONVERSOR22:inst6|count[1]~18          ; 1       ;
; CONVERSOR22:inst6|count[1]~17          ; 1       ;
; CONVERSOR22:inst6|count[0]~16          ; 1       ;
; CONVERSOR22:inst6|count[0]~15          ; 1       ;
; CONVERSOR22:inst6|count[0]             ; 1       ;
; contador:inst51|Count2[7]~21           ; 1       ;
; contador:inst51|Count[7]~19            ; 1       ;
; contador:inst51|Count1[7]~16           ; 1       ;
; contador:inst51|Count2[6]~20           ; 1       ;
; contador:inst51|Count2[6]~19           ; 1       ;
; contador:inst51|Count[6]~18            ; 1       ;
; contador:inst51|Count[6]~17            ; 1       ;
; contador:inst51|Count1[6]~15           ; 1       ;
; contador:inst51|Count1[6]~14           ; 1       ;
; contador:inst51|Count2[5]~18           ; 1       ;
; contador:inst51|Count2[5]~17           ; 1       ;
; contador:inst51|Count2[4]~16           ; 1       ;
; contador:inst51|Count2[4]~15           ; 1       ;
; contador:inst51|Count[5]~16            ; 1       ;
; contador:inst51|Count[5]~15            ; 1       ;
; contador:inst51|Count[4]~14            ; 1       ;
; contador:inst51|Count[4]~13            ; 1       ;
; contador:inst51|Count1[5]~13           ; 1       ;
; contador:inst51|Count1[5]~12           ; 1       ;
; contador:inst51|Count1[4]~11           ; 1       ;
; contador:inst51|Count1[4]~10           ; 1       ;
; contador:inst51|Count2[3]~14           ; 1       ;
; contador:inst51|Count2[3]~13           ; 1       ;
; contador:inst51|Count[3]~12            ; 1       ;
; contador:inst51|Count[3]~11            ; 1       ;
; contador:inst51|Count1[3]~9            ; 1       ;
; contador:inst51|Count1[3]~8            ; 1       ;
; contador:inst51|Count2[2]~12           ; 1       ;
; contador:inst51|Count2[2]~11           ; 1       ;
; contador:inst51|Count[2]~10            ; 1       ;
; contador:inst51|Count[2]~9             ; 1       ;
; contador:inst51|Count1[2]~7            ; 1       ;
; contador:inst51|Count1[2]~6            ; 1       ;
; contador:inst51|Count2[1]~10           ; 1       ;
; contador:inst51|Count2[1]~9            ; 1       ;
; contador:inst51|Count2[1]~8            ; 1       ;
; contador:inst51|Count[1]~8             ; 1       ;
; contador:inst51|Count[1]~7             ; 1       ;
; contador:inst13|Count[7]~19            ; 1       ;
; contador:inst13|Count[6]~18            ; 1       ;
; contador:inst13|Count[6]~17            ; 1       ;
; contador:inst13|Count[5]~16            ; 1       ;
; contador:inst13|Count[5]~15            ; 1       ;
; contador:inst13|Count[4]~14            ; 1       ;
; contador:inst13|Count[4]~13            ; 1       ;
; contador:inst13|Count[3]~12            ; 1       ;
; contador:inst13|Count[3]~11            ; 1       ;
; contador:inst13|Count[2]~10            ; 1       ;
; contador:inst13|Count[2]~9             ; 1       ;
; contador:inst13|Count[1]~8             ; 1       ;
; contador:inst13|Count[1]~7             ; 1       ;
; contador:inst9|Count[7]~19             ; 1       ;
; contador:inst9|Count[6]~18             ; 1       ;
; contador:inst9|Count[6]~17             ; 1       ;
; contador:inst9|Count[5]~16             ; 1       ;
; contador:inst9|Count[5]~15             ; 1       ;
; contador:inst9|Count[4]~14             ; 1       ;
; contador:inst9|Count[4]~13             ; 1       ;
; contador:inst9|Count[3]~12             ; 1       ;
; contador:inst9|Count[3]~11             ; 1       ;
; contador:inst9|Count[2]~10             ; 1       ;
; contador:inst9|Count[2]~9              ; 1       ;
; contador:inst9|Count[1]~8              ; 1       ;
; contador:inst9|Count[1]~7              ; 1       ;
; contador:inst48|Count2[7]~21           ; 1       ;
; contador:inst48|Count[7]~19            ; 1       ;
; contador:inst48|Count1[7]~16           ; 1       ;
; contador:inst48|Count2[6]~20           ; 1       ;
; contador:inst48|Count2[6]~19           ; 1       ;
; contador:inst48|Count[6]~18            ; 1       ;
; contador:inst48|Count[6]~17            ; 1       ;
; contador:inst48|Count1[6]~15           ; 1       ;
; contador:inst48|Count1[6]~14           ; 1       ;
; contador:inst48|Count2[5]~18           ; 1       ;
; contador:inst48|Count2[5]~17           ; 1       ;
; contador:inst48|Count[5]~16            ; 1       ;
; contador:inst48|Count[5]~15            ; 1       ;
; contador:inst48|Count1[5]~13           ; 1       ;
; contador:inst48|Count1[5]~12           ; 1       ;
; contador:inst48|Count2[4]~16           ; 1       ;
; contador:inst48|Count2[4]~15           ; 1       ;
; contador:inst48|Count[4]~14            ; 1       ;
; contador:inst48|Count[4]~13            ; 1       ;
; contador:inst48|Count1[4]~11           ; 1       ;
; contador:inst48|Count1[4]~10           ; 1       ;
; contador:inst48|Count2[3]~14           ; 1       ;
; contador:inst48|Count2[3]~13           ; 1       ;
; contador:inst48|Count[3]~12            ; 1       ;
; contador:inst48|Count[3]~11            ; 1       ;
; contador:inst48|Count1[3]~9            ; 1       ;
; contador:inst48|Count1[3]~8            ; 1       ;
; contador:inst48|Count2[2]~12           ; 1       ;
; contador:inst48|Count2[2]~11           ; 1       ;
; contador:inst48|Count[2]~10            ; 1       ;
; contador:inst48|Count[2]~9             ; 1       ;
; contador:inst48|Count1[2]~7            ; 1       ;
; contador:inst48|Count1[2]~6            ; 1       ;
; contador:inst48|Count2[1]~10           ; 1       ;
; contador:inst48|Count2[1]~9            ; 1       ;
; contador:inst48|Count2[1]~8            ; 1       ;
; contador:inst48|Count[1]~8             ; 1       ;
; contador:inst48|Count[1]~7             ; 1       ;
; Nucleo:inst2|Add30~12                  ; 1       ;
; Nucleo:inst2|Add30~11                  ; 1       ;
; Nucleo:inst2|Add30~10                  ; 1       ;
; Nucleo:inst2|Add30~9                   ; 1       ;
; Nucleo:inst2|Add30~8                   ; 1       ;
; Nucleo:inst2|Add30~7                   ; 1       ;
; Nucleo:inst2|Add30~6                   ; 1       ;
; Nucleo:inst2|Add30~5                   ; 1       ;
; Nucleo:inst2|Add30~3                   ; 1       ;
; Nucleo:inst2|Add30~1                   ; 1       ;
; Nucleo:inst2|Add29~11                  ; 1       ;
; Nucleo:inst2|Add28~11                  ; 1       ;
; Nucleo:inst2|Add29~9                   ; 1       ;
; Nucleo:inst2|Add28~9                   ; 1       ;
; Nucleo:inst2|Add29~7                   ; 1       ;
; Nucleo:inst2|Add29~5                   ; 1       ;
; Nucleo:inst2|Add29~3                   ; 1       ;
; Nucleo:inst2|Add29~1                   ; 1       ;
; Nucleo:inst2|Add28~7                   ; 1       ;
; Nucleo:inst2|Add28~5                   ; 1       ;
; Nucleo:inst2|Add28~3                   ; 1       ;
; Nucleo:inst2|Add28~1                   ; 1       ;
; Nucleo:inst2|Add27~11                  ; 1       ;
; Nucleo:inst2|Add27~9                   ; 1       ;
; Nucleo:inst2|Add27~7                   ; 1       ;
; Nucleo:inst2|Add27~5                   ; 1       ;
; Nucleo:inst2|Add27~3                   ; 1       ;
; Nucleo:inst2|Add27~1                   ; 1       ;
; Nucleo:inst2|Add26~11                  ; 1       ;
; Nucleo:inst2|Add26~9                   ; 1       ;
+----------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 954 / 71,559 ( 1 % )   ;
; C16 interconnects           ; 20 / 2,597 ( < 1 % )   ;
; C4 interconnects            ; 475 / 46,848 ( 1 % )   ;
; Direct links                ; 293 / 71,559 ( < 1 % ) ;
; Global clocks               ; 14 / 20 ( 70 % )       ;
; Local interconnects         ; 515 / 24,624 ( 2 % )   ;
; R24 interconnects           ; 21 / 2,496 ( < 1 % )   ;
; R4 interconnects            ; 590 / 62,424 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.79) ; Number of LABs  (Total = 61) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 2                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 2                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 3                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 5                            ;
; 16                                          ; 35                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.70) ; Number of LABs  (Total = 61) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 7                            ;
; 1 Clock                            ; 20                           ;
; 1 Clock enable                     ; 10                           ;
; 1 Sync. clear                      ; 1                            ;
; 2 Clocks                           ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.92) ; Number of LABs  (Total = 61) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 3                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 7                            ;
; 14                                           ; 3                            ;
; 15                                           ; 3                            ;
; 16                                           ; 14                           ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 5                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.13) ; Number of LABs  (Total = 61) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 6                            ;
; 2                                               ; 5                            ;
; 3                                               ; 1                            ;
; 4                                               ; 5                            ;
; 5                                               ; 2                            ;
; 6                                               ; 4                            ;
; 7                                               ; 1                            ;
; 8                                               ; 3                            ;
; 9                                               ; 2                            ;
; 10                                              ; 12                           ;
; 11                                              ; 5                            ;
; 12                                              ; 4                            ;
; 13                                              ; 7                            ;
; 14                                              ; 1                            ;
; 15                                              ; 2                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.08) ; Number of LABs  (Total = 61) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 4                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 7                            ;
; 8                                            ; 1                            ;
; 9                                            ; 6                            ;
; 10                                           ; 4                            ;
; 11                                           ; 4                            ;
; 12                                           ; 4                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 3                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 2                            ;
; 30                                           ; 0                            ;
; 31                                           ; 2                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 15    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 20        ; 0            ; 20        ; 0            ; 0            ; 20        ; 20        ; 0            ; 20        ; 20        ; 7            ; 11           ; 0            ; 0            ; 2            ; 7            ; 11           ; 2            ; 0            ; 0            ; 0            ; 11           ; 18           ; 0            ; 0            ; 0            ; 0            ; 20        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 20           ; 0         ; 20           ; 20           ; 0         ; 0         ; 20           ; 0         ; 0         ; 13           ; 9            ; 20           ; 20           ; 18           ; 13           ; 9            ; 18           ; 20           ; 20           ; 20           ; 9            ; 2            ; 20           ; 20           ; 20           ; 20           ; 0         ; 20           ; 20           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; a1                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b1                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; c1                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d1                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e1                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; f1                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g1                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp4              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp5              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp6              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp8              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp9              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp7              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp10             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp11b            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Oscilador          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Puerto             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                         ;
+---------------------------------------------------------------------------------------+---------------------------+-------------------+
; Source Clock(s)                                                                       ; Destination Clock(s)      ; Delay Added in ns ;
+---------------------------------------------------------------------------------------+---------------------------+-------------------+
; CONVERSOR22:inst6|F                                                                   ; Nucleo:inst2|contador2[0] ; 77.2              ;
; UART:inst8|data[0],contador:inst9|Count[0],CONVERSOR:inst1|F,mantener:inst57|Count[1] ; UART:inst8|data[0]        ; 8.0               ;
; UART:inst8|data[0],CONVERSOR22:inst6|F                                                ; Nucleo:inst2|contador2[0] ; 6.8               ;
; UART:inst8|data[0]                                                                    ; UART:inst8|data[0]        ; 5.7               ;
; CONVERSOR:inst1|F                                                                     ; Nucleo:inst2|contador2[0] ; 4.0               ;
; Baudios:inst10|F                                                                      ; Baudios:inst10|F          ; 3.9               ;
; Baudios:inst10|F                                                                      ; UART:inst8|data[0]        ; 3.6               ;
; contador:inst9|Count[0],CONVERSOR22:inst6|F                                           ; Nucleo:inst2|contador2[0] ; 2.1               ;
; CONVERSOR:inst1|F,CONVERSOR22:inst6|F                                                 ; Nucleo:inst2|contador2[0] ; 1.4               ;
+---------------------------------------------------------------------------------------+---------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                  ;
+------------------------------+-----------------------------+-------------------+
; Source Register              ; Destination Register        ; Delay Added in ns ;
+------------------------------+-----------------------------+-------------------+
; mantener:inst57|Count[1]     ; mantener:inst57|Count[1]    ; 3.076             ;
; Nucleo:inst2|contador2[2]    ; Nucleo:inst2|disp6          ; 2.790             ;
; Nucleo:inst2|contador2[0]    ; Nucleo:inst2|disp6          ; 2.790             ;
; Nucleo:inst2|contador2[1]    ; Nucleo:inst2|disp6          ; 2.790             ;
; Nucleo:inst2|contador2[3]    ; Nucleo:inst2|disp6          ; 2.790             ;
; Nucleo:inst2|contador[2]     ; Nucleo:inst2|disp6          ; 2.790             ;
; Nucleo:inst2|contador[3]     ; Nucleo:inst2|disp6          ; 2.790             ;
; Nucleo:inst2|contador[1]     ; Nucleo:inst2|disp4          ; 2.776             ;
; Nucleo:inst2|contador[0]     ; Nucleo:inst2|disp4          ; 2.776             ;
; UART:inst8|data[7]           ; UART:inst8|estado.read_data ; 2.079             ;
; UART:inst8|estado.wait_start ; UART:inst8|estado.read_data ; 1.987             ;
; UART:inst8|data[4]           ; UART:inst8|estado.read_data ; 1.728             ;
; UART:inst8|data[3]           ; UART:inst8|estado.read_data ; 1.728             ;
; UART:inst8|data[2]           ; UART:inst8|estado.read_data ; 1.728             ;
; UART:inst8|data[6]           ; UART:inst8|estado.read_data ; 1.728             ;
; UART:inst8|data[1]           ; UART:inst8|estado.read_data ; 1.728             ;
; UART:inst8|data[0]           ; UART:inst8|estado.read_data ; 1.728             ;
; UART:inst8|data[5]           ; UART:inst8|estado.read_data ; 1.728             ;
; contador:inst9|Count[0]      ; Nucleo:inst2|salida[0]      ; 1.443             ;
; contador:inst9|Count[2]      ; Nucleo:inst2|salida[2]      ; 1.317             ;
; contador:inst13|Count[5]     ; Nucleo:inst2|salida[0]      ; 1.065             ;
; contador:inst13|Count[2]     ; Nucleo:inst2|salida[0]      ; 1.065             ;
; contador:inst13|Count[4]     ; Nucleo:inst2|salida[0]      ; 1.065             ;
; contador:inst13|Count[7]     ; Nucleo:inst2|salida[0]      ; 1.065             ;
; contador:inst13|Count[3]     ; Nucleo:inst2|salida[0]      ; 1.065             ;
; contador:inst13|Count[1]     ; Nucleo:inst2|salida[0]      ; 1.065             ;
; contador:inst13|Count[6]     ; Nucleo:inst2|salida[0]      ; 1.065             ;
; mantener:inst57|Outpout      ; contador4:inst45|Count[2]   ; 1.052             ;
; contadoresp:inst49|Count[0]  ; contador4:inst45|Count[2]   ; 1.052             ;
; contadoresp:inst49|Count[1]  ; contador4:inst45|Count[2]   ; 1.052             ;
; contadoresp:inst49|Count[2]  ; contador4:inst45|Count[2]   ; 1.052             ;
; contadoresp:inst49|Count[3]  ; contador4:inst45|Count[2]   ; 1.052             ;
; contador:inst9|Count[5]      ; contador4:inst45|Count[2]   ; 1.052             ;
; contador:inst13|Count[0]     ; contador4:inst45|Count[2]   ; 1.052             ;
; contador:inst9|Count[3]      ; Nucleo:inst2|salida[3]      ; 0.838             ;
; contador:inst9|Count[1]      ; Nucleo:inst2|salida[1]      ; 0.828             ;
; contador:inst9|Count[4]      ; Nucleo:inst2|salida[3]      ; 0.794             ;
; contador:inst9|Count[7]      ; Nucleo:inst2|salida[3]      ; 0.794             ;
; contador:inst9|Count[6]      ; Nucleo:inst2|salida[3]      ; 0.794             ;
; contador4:inst45|Count[1]    ; Nucleo:inst2|salida[1]      ; 0.774             ;
; contador4:inst52|Count[2]    ; Nucleo:inst2|salida[2]      ; 0.713             ;
; contador:inst51|Count1[7]    ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count[7]     ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count2[7]    ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count1[6]    ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count[6]     ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count2[6]    ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count1[5]    ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count[5]     ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count2[5]    ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count1[4]    ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count[4]     ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count2[4]    ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count1[3]    ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count[3]     ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count2[3]    ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count1[2]    ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count[2]     ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count2[2]    ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count1[1]    ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count2[1]    ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count2[0]    ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count[0]     ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador:inst51|Count[1]     ; Nucleo:inst2|salida[0]      ; 0.619             ;
; contador4:inst52|Count[3]    ; Nucleo:inst2|salida[3]      ; 0.567             ;
; contador4:inst52|Count[1]    ; Nucleo:inst2|salida[1]      ; 0.554             ;
; contador4:inst45|Count[0]    ; Nucleo:inst2|salida[0]      ; 0.549             ;
; contador:inst48|Count2[0]    ; Nucleo:inst2|salida[0]      ; 0.549             ;
; contador:inst48|Count[0]     ; Nucleo:inst2|salida[0]      ; 0.549             ;
; contador:inst48|Count1[7]    ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count[7]     ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count2[7]    ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count1[6]    ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count[6]     ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count2[6]    ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count1[5]    ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count[5]     ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count2[5]    ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count1[4]    ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count[4]     ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count2[4]    ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count1[3]    ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count[3]     ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count2[3]    ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count1[2]    ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count[2]     ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count2[2]    ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count1[1]    ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count2[1]    ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador:inst48|Count[1]     ; Nucleo:inst2|salida[1]      ; 0.540             ;
; contador4:inst45|Count[2]    ; Nucleo:inst2|salida[2]      ; 0.539             ;
; contador4:inst45|Count[3]    ; Nucleo:inst2|salida[3]      ; 0.360             ;
; contador4:inst52|Count[0]    ; Nucleo:inst2|salida[0]      ; 0.161             ;
+------------------------------+-----------------------------+-------------------+
Note: This table only shows the top 93 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "SistemaEmbebidoBaloncesto"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SistemaEmbebidoBaloncesto.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node Oscilador~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node Nucleo:inst2|salida[3]~42 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node 7485:inst20|f7485:sub|108 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node 7485:inst24|f7485:sub|108 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node 7485:inst42|f7485:sub|108 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node 7485:inst73|f7485:sub|108 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node 7485:inst32|f7485:sub|108 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node 7485:inst62|f7485:sub|108 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Baudios:inst10|F 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node UART:inst8|data[1]
        Info (176357): Destination node UART:inst8|data[2]
        Info (176357): Destination node UART:inst8|data[3]
        Info (176357): Destination node UART:inst8|data[4]
        Info (176357): Destination node UART:inst8|data[5]
        Info (176357): Destination node UART:inst8|data[6]
        Info (176357): Destination node UART:inst8|data[7]
        Info (176357): Destination node UART:inst8|estado.wait_start
Info (176353): Automatically promoted node 7485:inst22|f7485:sub|108 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node 7485:inst26|f7485:sub|108 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node inst39 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node contador:inst13|uno~0
        Info (176357): Destination node contador:inst9|uno~0
Info (176353): Automatically promoted node 7485:inst18|f7485:sub|108 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Nucleo:inst2|disp9~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X21_Y23 to location X31_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.28 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file C:/Users/David/Desktop/Proyecto intermedio digitales-dia12/output_files/SistemaEmbebidoBaloncesto.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1110 megabytes
    Info: Processing ended: Tue May 06 03:00:41 2014
    Info: Elapsed time: 00:00:28
    Info: Total CPU time (on all processors): 00:00:30


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/David/Desktop/Proyecto intermedio digitales-dia12/output_files/SistemaEmbebidoBaloncesto.fit.smsg.


