{"patent_id": "10-2021-0103137", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0021359", "출원번호": "10-2021-0103137", "발명의 명칭": "전자 장치 및 그 제조 방법", "출원인": "삼성전자주식회사", "발명자": "정충효"}}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전면 플레이트, 후면 플레이트 및 상기 전면 플레이트 및 상기 후면 플레이트 사이의 공간을 둘러싸는 측면을형성하는 사출물로 이루어진 측면 하우징을 포함하는 하우징;상기 측면 하우징에 도금되어 증착되는 도금 배선; 및상기 측면 하우징에 실장되고, 상기 도금 배선과 전기적으로 연결되는 전자 소자를 포함하고, 상기 전자 소자는, 상기 도금 배선 상에 디스펜싱(dispensing)된 솔더 페이스트에 의하여 상기 측면 하우징에 실질적으로 직접 실장되는, 전자 장치."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 측면 하우징에는 서로 이격된 제1안착부 및 제2안착부가 형성되고,상기 전자 소자는,상기 제1안착부에 배치되고, 제1솔더 페이스트에 의해 접합되는 제1전자 소자; 및상기 제2안착부에 배치되고, 상기 제1솔더 페이스트와 상이한 퍼짐성(spreadability)을 갖는 제2솔더 페이스트에 의해 접합되는 제2전자 소자를 포함하는, 전자 장치."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 전자 소자는 상기 전자 장치의 외부를 향하는 상기 측면 하우징의 외측면에 실장되고,상기 측면 하우징은 상기 외측면으로부터 상기 전자 장치의 내부를 향하는 내측면으로 연통되는 비아 홀을 포함하고,상기 도금 배선은 상기 외측면으로부터 상기 비아 홀을 경유하여 상기 내측면까지 연속되게 이어지도록 증착되는, 전자 장치."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 솔더 페이스트에 접촉되는 상기 도금 배선의 최상층은 금속 물질이 박막 코팅된 다층 레이어로 형성되고,상기 금속 물질은, 금(Au) 또는 니켈(Ni) 중 적어도 하나를 포함하는, 전자 장치."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 도금 배선은,상기 전자 소자가 실장되는 제1영역;상기 제1영역에 연결되는 제2영역; 및상기 제2영역보다 상기 제1영역으로부터 먼 거리에 위치하는 제3영역을 포함하고,상기 도금 배선은 상기 제2영역에서 상기 제3영역보다 넓은 폭을 가지는, 전자 장치.공개특허 10-2023-0021359-3-청구항 6 안착부 및 배선 홈이 마련되는 사출물;상기 배선 홈에 도금되는 도금 배선; 및상기 안착부에 실장되어 상기 도금 배선과 전기적으로 연결되는 전자 소자를 포함하고,상기 도금 배선은, 상기 사출물의 외부 영역에 도금되어 증착된 구조를 가지며,상기 전자 소자는, 상기 도금 배선 상에 디스펜싱(dispensing)된 솔더 페이스트에 의하여 상기 사출물에 실질적으로 직접실장되는, 전자 장치."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 사출물은 서로 이격된 제1안착부 및 제2안착부가 형성되고,상기 전자 소자는,상기 제1안착부에 배치되고, 제1솔더 페이스트에 의해 접합되는 제1전자 소자; 및상기 제2안착부에 배치되고, 상기 제1솔더 페이스트와 상이한 퍼짐성(spreadability)을 갖는 제2솔더 페이스트에 의해 접합되는 제2전자 소자를 포함하는, 전자 장치."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제6항에 있어서,상기 도금 배선은, 상기 솔더 페이스트에 접촉되는 상기 도금 배선의 최상층은 금속 물질이 박막 코팅된 다층 레이어로 형성되는,전자 장치."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 도금 배선의 최상층의 금속 물질은, 금(Au) 또는 니켈(Ni) 중 적어도 하나를 포함하는, 전자 장치."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제8항에 있어서,상기 도금 배선의 최상층은, 0.01 ㎛ 내지 0.05㎛ 사이의 두께를 갖는 박막인, 전자 장치."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제6항에 있어서,상기 도금 배선은,상기 전자 소자가 실장되는 제1영역;상기 제1영역에 연결되는 제2영역; 및상기 제2영역보다 상기 제1영역으로부터 먼 거리에 위치하는 제3영역을 포함하고,상기 도금 배선은 상기 제2영역에서 상기 제3영역보다 넓은 폭을 가지는, 전자 장치."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "공개특허 10-2023-0021359-4-제6항에 있어서,상기 사출물은, 적어도 일부 영역이 절곡된 구조를 가지며,상기 전자 소자는 상기 절곡된 일부 영역에 실장되는, 전자 장치."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제6항에 있어서,상기 사출물은, 일 면으로부터 상기 일 면과 반대측인 타 면으로 연통되며, 상기 일 면으로부터 상기 타 면으로 전개되며 내부면의 단면적이 증가하는 비아 홀을 포함하고, 상기 도금 배선은, 상기 비아 홀의 내부면을 커버하도록 도금되어, 상기 일 면으로부터 상기 비아 홀을 경유하여 상기 타 면까지 연속되게 이어지도록 증착되는 전자 장치."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "전자 장치의 제조 방법에 있어서,사출물 상에 레이저 가공 및 도금을 통하여 도금 배선을 증착하는 동작;상기 도금 배선 상에 솔더 페이스트를 디스펜싱 하는 동작;상기 솔더 페이스트에 전자 소자를 마운트하는 동작;상기 솔더 페이스트를 가열하는 유도 가열부를 상기 전자 소자에 인접하여 배치하는 동작; 및상기 전자 소자를 상기 사출물 상에 실질적으로 직접 실장하도록 상기 유도 가열부는 상기 솔더 페이스트를 멜팅하는 동작을 포함하는, 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서,상기 유도 가열부를 상기 전자 소자에 인접하여 배치하는 동작 이전에,상기 사출물을 회전시켜 상기 유도 가열부가 상기 전자 소자에 대향될 수 있도록 배치하는 동작을 포함하는, 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제14항에 있어서,상기 도금 배선 상에 솔더 페이스트를 디스펜싱 하는 동작은,상기 사출물에 마련된 제1안착부에 위치한 상기 도금 배선 상에 기설정된 토출량으로 제1솔더 페이스트를 디스펜싱하는 동작; 및상기 사출물에 마련된 제2안착부에 위치한 상기 도금 배선 상에 기설정된 토출량으로 제2솔더 페이스트를 디스펜싱하는 동작을 포함하는, 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서,상기 도금 배선 상에 솔더 페이스트를 디스펜싱 하는 동작은,상기 제1솔더 페이스트와 상기 제2솔더 페이스트는 상호 기설정된 토출량이 상이한, 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제16항에 있어서,공개특허 10-2023-0021359-5-상기 도금 배선 상에 솔더 페이스트를 디스펜싱 하는 동작은,상기 제1솔더 페이스트와 상기 제2솔더 페이스트는 상호 디스펜싱되는 횟수가 상이한, 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제16항에 있어서,상기 솔더 페이스트를 멜팅하는 동작은,상기 제1솔더 페이스트를 멜팅하는 동작; 및상기 제2솔더 페이스트를 멜팅하는 동작을 포함하고,상기 제1솔더 페이스트 및 상기 제2솔더 페이스트를 멜팅하는 동작은 순차적으로 수행되는, 전자 장치의 제조방법."}
{"patent_id": "10-2021-0103137", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제19항에 있어서,상기 제1 솔더 페이스트를 멜팅하는 동작 및 상기 제2 솔더 페이스트를 멜팅하는 동작은, 상기 유도 가열부의 유도 가열 시간, 상기 유도 가열부의 유도 가열 전력 및 상기 솔더 페이스트로부터 상기 유도 가열부까지의 거리 중 적어도 하나 이상이 상이한, 전자 장치의 제조 방법."}
{"patent_id": "10-2021-0103137", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "일 실시 예의 전자 장치는, 전면 플레이트, 후면 플레이트 및 전면 플레이트 및 후면 플레이트 사이의 공간을 둘 러싸는 측면을 형성하는 사출물로 이루어진 측면 하우징을 포함하는 하우징, 측면 하우징에 도금되어 증착되는 도금 배선 및 측면 하우징에 실장되고, 도금 배선과 전기적으로 연결되는 전자 소자를 포함하고, 전자 소자는, 도금 배선 상에 디스펜싱(dispensing)된 솔더 페이스트에 의하여 측면 하우징에 실질적으로 직접 실장될 수 있다. 이 외에 다양한 실시 예들이 가능할 수 있다."}
{"patent_id": "10-2021-0103137", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 문서에 개시된 다양한 실시 예들은 전자 장치 및 그 제조 방법에 관한 것이다."}
{"patent_id": "10-2021-0103137", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 장치는 다양한 전자소자를 포함하며, 전자소자는 인쇄회로기판에 마운트되어 전자 장치 내에 배치될 수 있 다. 전자 소자를 인쇄회로기판에 마운트하는 공정은, 인쇄회로기판에 전자 소자를 솔더링 접합하고, 인쇄회로기 판을 사출물에 결합하는 방식으로 수행될 수 있다."}
{"patent_id": "10-2021-0103137", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "전자 장치는 전자 소자를 실장하기 위하여 인쇄회로기판 상에 솔더링 공정을 거쳐 전자 소자를 실장하고 인쇄회 로기판을 사출물에 결합하는 공정을 거쳐야 했다. 다양한 종류와 형상의 전자 소자를 솔더링 하기 위하여 솔더 링 필렛의 컨트롤이 요구되었으며, 솔더링 공정 중 하나인 Reflow 방식은 인쇄회로기판 상에 PSR(Photo Imageable Solder Resist) 코팅을 거쳐 솔더링 필렛을 컨트롤하였다. 최근에는 기술 발전에 따라 사용자의 휴대성 및 편의성을 개선하기 위하여 전자 장치의 슬림화 내지 경량화에 대한 기술적 요구가 존재하였다. 이에 따라 전자 장치는 전자 소자를 사출물(예: 플라스틱 재질) 상에 직접 실 장하는 직실장(MDM, mold direct mount) 구조에 대한 연구가 진행되며, 전자 소자의 결합 구조가 차지하는 면적 을 줄이기 위한 노력이 존재한다. 다양한 실시 예에 있어서, 사출물에 도금 배선을 형성하고, 도금 배선에 솔더 페이스트를 디스펜싱하여 직실장 방식을 구현함으로써, 전자 장치 내부의 공간 효율성을 향상시킬 수 있다. 다양한 실시 예에 있어서, 솔더 페이스트의 두께를 전자 소자별로 다르게 설정할 수 있다. 본 문서에 개시된 다양한 실시 예를 통해 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 한정되 지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 문서에 기재된 발명이 속하는 기술분 야의 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2021-0103137", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 문서의 일 실시 예의 전자 장치는, 전면 플레이트, 후면 플레이트 및 상기 전면 플레이트 및 상기 후면 플레 이트 사이의 공간을 둘러싸는 측면을 형성하는 사출물로 이루어진 측면 하우징을 포함하는 하우징, 상기 측면 하우징에 도금되어 증착되는 도금 배선 및 상기 측면 하우징에 실장되고, 상기 도금 배선과 전기적으로 연결되 는 전자 소자를 포함하고, 상기 전자 소자는, 상기 도금 배선 상에 디스펜싱(dispensing)된 솔더 페이스트에 의 하여 상기 측면 하우징에 실질적으로 직접 실장될 수 있다. 본 문서의 또 다른 실시 예의 전자 장치는, 안착부 및 배선 홈이 마련되는 사출물, 상기 배선 홈에 도금되는 도 금 배선 및 상기 안착부에 실장되어 상기 도금 배선과 전기적으로 연결되는 전자 소자를 포함하고, 상기 도금 배선은, 상기 사출물의 외부 영역에 도금되어 증착된 구조를 가지며, 상기 전자 소자는, 상기 도금 배선 상에 디스펜싱(dispensing)된 솔더 페이스트에 의하여 상기 사출물에 실질적으로 직접 실장될 수 있다. 본 문서의 일 실시 예의 전자 장치의 제조 방법은, 사출물 상에 레이저 가공 및 도금을 통하여 도금 배선을 증 착하는 동작, 상기 도금 배선 상에 솔더 페이스트를 디스펜싱 하는 동작, 상기 솔더 페이스트에 전자 소자를 마 운트하는 동작, 상기 솔더 페이스트를 가열하는 유도 가열부를 상기 전자 소자에 인접하여 배치하는 동작 및 상 기 전자 소자를 상기 사출물 상에 실질적으로 직접 실장하도록 상기 유도 가열부는 상기 솔더 페이스트를 멜팅 하는 동작을 포함할 수 있다."}
{"patent_id": "10-2021-0103137", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "다양한 실시 예들에 따르면, 사출물 상에 마련되는 도금 배선 위에 전자 소자를 유도 가열 방식으로 솔더링하여 전자 소자를 사출물에 직실장할 수 있다. 다양한 실시 예들에 따르면, 전자 장치에서 인쇄회로기판이 차지하는 면적을 감소하여 전자 장치 내부의 설계 공간을 보다 확보할 수 있다. 다양한 실시 예들에 따르면, 개별적인 솔더 페이스트의 디스펜싱 및 유도 가열을 통해 전자 소자의 솔더링 공정 을 정밀하게 수행할 수 있다."}
{"patent_id": "10-2021-0103137", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 실시예들을 첨부된 도면들을 참조하여 상세하게 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부 호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다. 다양한 실시 예들 및 이에 사용된 용어들은 본 개시에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응 하는 명사의 단수형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포 함할 수 있다. 본 개시에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당 하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제1 \", \"제2 \", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사 용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구 성요소가 다른(예: 제2 ) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 다양한 실시 예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있 으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구 현될 수 있다. 다양한 실시 예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메 모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램) 로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서는, 저장 매체로부터 저장된 하나 이상의 명 령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비 일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비 일시적'은 저 장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다. 일 실시 예에 따르면, 본 개시에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래 될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD- ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치 들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리 와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구 성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱 하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. 도 1은 다양한 실시예들에 따른 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네트 워크 환경에서 전자 장치는 제1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치 와 통신하거나, 또는 제2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또는 서버 중 적어도 하나와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치는 서버를 통하여 전자 장치와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈 , 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스, 연 결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈, 가입 자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치에는, 이 구 성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어 떤 실시 예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테나 모듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세 서는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리에 저장할 수 있다. 일 실시 예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또 는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로 세서를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능 에 특화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르 면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다 른 구성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일 실시 예에 따르면, 보 조 프로세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi- supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않 는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있 다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커 와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인 터페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈은 하나 이 상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모 듈은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터 리는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통 신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(예: 블 루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷,또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통 신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈은 복수의 안테 나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통 신 모듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시 예에 따르면, 방사체 이외에 다 른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시 예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시 예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배 치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있 는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들 간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일 실시 예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치에서 실행되는 동작들 의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또 는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청 할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있 다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로 서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴 퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시 예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을이용한 지능형 서버일 수 있다. 일 실시 예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 도 2a는 일 실시 예에 따른 전자 장치의 전면 사시도이고, 도 2b는 일 실시 예에 따른 전자 장치의 후면 사시도 이며, 도 3은 일 실시 예에 따른 전자 장치의 분해 사시도이다. 도 2a, 2b 및 도 3을 참조하면, 일 실시 예에 따른 전자 장치 (예: 도 1의 전자 장치)는, 전면 (310a), 상기 전면에 반대되는 후면(310b), 및 전면(310a) 및 후면(310b) 사이의 내부 공간을 둘러싸는 측면 (311c)을 갖는 하우징을 포함할 수 있다. 일 실시 예에서, 하우징은 전자 장치의 외관을 형성하며 내부의 부품을 수용하고 보호 및 지지할 수 있다. 일 실시 예의 하우징은 전면(310a)을 형성하는 전면 플레이트(311a), 후면(310b)을 형성하는 후면 플레이트(311b) 및, 전면 플레이트(311a) 및 후면 플레이트(311b) 사이의 공간을 둘러싸는 측면(311c)을 형성하 며 사출물로 이루어지는 측면 하우징을 포함할 수 있다. 일 실시 예에서, 전자 장치의 전면(310a)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(311a)에 의 해 형성될 수 있다. 예를 들어, 전면 플레이트(311a)는 적어도 하나의 코팅 레이어를 포함하는 글래스 플레이트 또는 폴리머 플레이트를 포함할 수 있다. 일 실시 예에서, 전자 장치의 후면(310b)은 실질적으로 불투명한 후면 플레이트(311b)에 의해 형성될 수 있다. 예를 들어, 후면 플레이트(311b)는 코팅 또는 착색된 유리, 세라 믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(stainless steel), 또는 마그네슘), 또는 이들의 조합에 의하 여 형성될 수 있다. 일 실시 예에서, 전자 장치의 측면(311c)은 전면 플레이트(311a) 및 후면 플레이트 (311b)와 결합되고, 금속 및/또는 폴리머를 포함하는 사출물에 의해 형성될 수 있다. 일 실시 예에서, 사출물은 전면 플레이트(311a) 및 후면 플레이트(311b) 사이에 배치되며, 후면 플레이트 (311b) 및 사출물은 일체로 심리스하게 형성될 수 있다. 일 실시 예에서, 후면 플레이트(311b) 및 사출물 은 실질적으로 동일한 재료(예: 알루미늄)으로 형성될 수 있다. 일 실시 예에서, 전면 플레이트(311a)는 전면(310a)의 적어도 일부의 영역으로부터 후면 플레이트(311b)를 향하 는 방향으로 라운드지고, 일 방향(예: +/-X축 방향)으로 연장되는 복수 개의 제1가장자리 영역(312a-1)들, 전면 (310a)의 적어도 일부의 영역으로부터 후면 플레이트(311b)를 향하는 방향으로 라운드지고, 타 방향(예: +/- Y 축 방향)으로 연장되는 복수 개의 제2가장자리 영역(312a-2)들 및, 전면(310a)의 적어도 일부의 영역으로부터 후면 플레이트(311b)를 향하는 방향으로 라운드지는 복수 개의 제1가장자리 영역(312a-1)들 및 복수 개의 제2가 장자리 영역(312a-2)들 사이의 복수 개의 제3가장자리 영역(312a-3)들을 포함할 수 있다. 일 실시 예에서, 후면 플레이트(311b)는 후면(310b)의 적어도 일부의 영역으로부터 전면 플레이트(311a)를 향하 는 방향으로 라운드되고 일 방향(예: +/- X축 방향)으로 연장되는 복수 개의 제4가장자리 영역(312b-1)들, 후면 (310b)의 적어도 일부의 영역으로부터 전면 플레이트(311a)를 향하는 방향으로 라운드지고 타 방향(예: +/- Y축 방향)으로 연장되는 복수 개의 제5가장자리 영역(312b-2)들, 및 후면(310b)의 적어도 일부의 영역으로부터 전면 플레이트(311a)를 향하는 방향으로 라운드지는 복수 개의 제4가장자리 영역(312b-1)들 및 복수 개의 제5가장자 리 영역(312b-2)들 사이의 복수 개의 제6가장자리 영역(312b-3)들을 포함할 수 있다. 일 실시 예에서, 사출물은 전면(310a) 및 후면(310b) 사이 내부 공간의 적어도 일부를 둘러쌀 수 있으며, 사출물은 적어도 일부가 도전성 재질로 형성될 수 있다. 일 실시 예에서, 사출물은 평면 영역인 평면 하우징과 측면 영역인 측면 하우징을 포함할 수 있다. 일 실시 예의 사출물은 일 실시 예의 사 출물은 굴곡 영역을 갖거나, 3차원 구조를 가질 수 있다. 일 실시 예의 사출물은 금형 사출을 통하여 하나의 몸체로 성형되어 형성될 수 있으며, 일 실시 예의 사출물은 측면 하우징만으로 구현될 수 있 으며, 또는 측면 하우징과 평면 하우징은 별도로 사출되어 결합되는 구조를 가질 수 있다. 일 실시 예에서, 하우징의 측면(311c)에는 음향 증가 버튼, 음향 감소 버튼 및 전원 버튼 중 적어도 하나가 형성될 수 있으며, 이 경우, 측면 하우징에는 복수의 버튼 각각에 대응되는 전자 소자(예: 도 4의 전자 소자(211, 221, 231) 참조)가 마련될 수 있다. 일 실시 예에서, 전자 장치는 디스플레이(예: 도 1의 디스플레이 모듈)를 포함할 수 있다. 일 실시 예에서, 디스플레이는 전면(310a)에 위치할 수 있다. 일 실시 예에서, 디스플레이는 전면 플레 이트(311a)의 적어도 일부(예: 복수 개의 제1가장자리 영역(312a-1)들, 복수 개의 제2가장자리 영역(312a-2)들 및 복수 개의 제3가장자리 영역(312a-3)들)를 통해 노출될 수 있다. 일 실시 예에서, 디스플레이는 전면플레이트(311a)의 외부 테두리 형상과 실질적으로 동일한 형상을 가질 수 있다. 어떤 실시 예에서, 디스플레이 의 가장자리는 전면 플레이트(311a)의 외부 테두리와 실질적으로 일치할 수 있다. 일 실시 예에서, 디스플 레이는 터치 감지 회로, 터치의 세기(압력)을 센싱할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러 스 펜을 검출하는 디지타이저를 포함할 수 있다. 일 실시 예에서, 디스플레이는 시각적으로 노출되고 픽셀 또는 복수의 셀을 통해 콘텐츠를 표시하는 화면 표시 영역(361a)을 포함할 수 있다. 일 실시 예에서, 화면 표시 영역(361a)은 센싱 영역(361a-1) 및 카메라 영 역(361a-2)을 포함할 수 있다. 이 경우, 센싱 영역(361a-1)은 화면 표시 영역(361a)의 적어도 일부의 영역과 오 버랩될 수 있다. 센싱 영역(361a-1)은 센서 모듈(예: 도 1의 센서 모듈)과 관련된 입력 신호의 투과 를 허용할 수 있다. 센싱 영역(361a-1)은 센싱 영역(361a-1)에 중첩되지 않는 화면 표시 영역(361a)과 마찬가지 로 콘텐츠를 표시할 수 있다. 예를 들어, 센싱 영역(361a-1)은 센서 모듈이 동작하지 않는 동안, 콘텐츠를 표시할 수 있다. 카메라 영역(361a-2)은 화면 표시 영역(361a)의 적어도 일부의 영역과 오버랩될 수 있다. 카메 라 영역(361a-2)은 제1카메라 모듈(380a, 380b)(예: 도 1의 카메라 모듈(380a, 380b))과 관련된 광학 신 호의 투과를 허용할 수 있다. 카메라 영역(361a-2)은, 카메라 영역(361a-2)과 중첩되지 않는 화면 표시 영역 (361a)과 마찬가지로 콘텐츠를 표시할 수 있다. 예를 들어, 카메라 영역(361a-2)은 제1카메라 모듈(380a, 380 b)이 동작하지 않는 동안 콘텐츠를 표시할 수 있다. 일 실시 예에서, 전자 장치는 오디오 모듈(예: 도 1의 오디오 모듈 )을 포함할 수 있다. 오디오 모듈은 전자 장치의 외부로부터 음향을 획득할 수 있다. 예를 들어, 오디오 모듈은 하우징(31 0)의 측면(311c)에 위치할 수 있다. 일 실시 예에서, 오디오 모듈은 적어도 하나의 홀을 통해 소리를 획득 할 수 있다. 일 실시 예에서, 전자 장치는 센서 모듈을 포함할 수 있다. 센서 모듈은 전자 장치에 인가 된 신호를 센싱할 수 있다. 센서 모듈은, 예를 들어, 전자 장치의 전면(310a)에 위치할 수 있다. 센 서 모듈은 화면 표시 영역(361a)의 적어도 일부에 센싱 영역(361a-1)을 형성할 수 있다. 센서 모듈은 센싱 영역(361a-1)을 투과하는 입력 신호를 수신하고, 수신된 입력 신호에 기초하여 전기 신호를 생성할 수 있 다. 예를 들어, 입력 신호는 지정된 물리량(예: 열, 빛, 온도, 소리, 압력, 초음파)을 가질 수 있다. 다른 예로 써, 입력 신호는 사용자의 생체 정보(예: 사용자의 지문, 목소리등)와 관련한 신호를 포함할 수 있다. 일 실시 예에서, 전자 장치는 카메라 모듈(380a, 380b)(예: 도 1의 카메라 모듈 )을 포함할 수 있다. 일 실시 예에서, 카메라 모듈(380a, 380b)은, 제1카메라 모듈(380a), 제2카메라 모듈(380b) 및 플래시(380c)를 포함할 수 있다. 일 실시 예에서, 제1카메라 모듈(380a)은 하우징의 전면(310a)을 통해 노출되도록 배치되 고, 제2카메라 모듈(380b) 및 플래시(380c)는 하우징의 후면(310b)을 통해 노출되도록 배치될 수 있다. 일 실시 예에서, 제1카메라 모듈(380a)의 적어도 일부는 디스플레이를 통해 커버되도록 하우징에 배치될 수 있다. 일 실시 예에서, 제1카메라 모듈(380a)은 카메라 영역(361a-2)을 투과하는 광학 신호를 수신할 수 있 다. 일 실시 예에서, 제2카메라 모듈(380b)은 복수 개의 카메라(예: 듀얼 카메라, 트리플 카메라 또는 쿼드 카 메라)를 포함할 수 있다. 일 실시 예에서 플래시(380c)는, 발광 다이오드 또는 제논 램프를 포함할 수 있다. 일 실시 예에서, 전자 장치는 음향 출력 모듈(예: 도 1의 음향 출력 모듈)을 포함할 수 있다. 음향 출력 모듈은 전자 장치 외부로 음향을 출력할 수 있다. 예를 들어, 음향 출력 모듈은 하우 징의 측면(311c)에 형성되는 하나 이상의 홀을 통해 음향을 전자 장치 외부로 출력할 수 있다. 일 실시 예에서, 전자 장치는 입력 모듈(예: 도 1의 입력 모듈)을 포함할 수 있다. 입력 모듈 은 사용자의 조작 신호를 입력 받을 수 있다. 입력 모듈은 예를 들어, 하우징의 측면(311c)에 노출되게 배치되는 적어도 하나의 키 입력 장치를 포함할 수 있다. 일 실시 예에서, 전자 장치는 연결 단자(예: 도 1의 연결 단자)를 포함할 수 있다. 일 실시 예 에서, 연결 단자는 측면(311c)에 배치될 수 있다. 예를 들어, 전자 장치를 일 방향(예: 도 2a의 +Y축 방향)으로 바라볼 때, 연결 단자는 측면(311c)의 중앙부에 배치되고, 연결 단자를 기준으로 일 방향(예: 우측 방향)에 음향 출력 모듈이 배치될 수 있다. 일 실시 예에서, 전자 장치는 인쇄 회로 기판 및 배터리(예: 도 1의 배터리를 포함할 수 있다. 일 실시 예에서, 인쇄 회로 기판은 사출물의 수평 하우징에 수용되며, 배터리는 사 출물의 배터리슬롯에 수용될 수 있다. 일 실시 예에서, 인쇄 회로 기판에는 프로세서(예: 도 1의 프로세서)가 배치될 수 있다. 프로세서는 예를 들어, 중앙처리장치(CPU, central process unit), 어플리케이션 프로세서(AP, application processor), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다. 일 실시 예에서, 인쇄 회로 기판 상에는 무선 통신 회로(예: 도 1의 무선 통신 모듈)가 배치될 수 있다. 무선 통신 회로는 예를 들어, 외부 장치(예: 도 1의 전자 장치 )와 통신을 수행할 수 있다. 전자 장치는 안테나 구조(예: 도 1의 안테나 모듈, 도 5의 안테나 구조)를 포함하고, 무선 통신 회로 는 안테나 구조와 전기적으로 연결될 수 있다. 도 4a는 일 실시 예에 따른 전자 장치(예: 도 3의 전자 장치)의 사출물의 평면도이고, 도 4b는 일 실 시 예에 따른 전자 장치의 사출물의 사시도이고, 도 4c는 일 실시 예에 따른 전자 장치의 사출 물의 사시도이다. 구체적으로는, 도 4b는 도 4a의 사출물을 도 4a에 도시된 A 방향으로 바라본 사시도이고, 도 4c는 도 4a의 사출물을 도 4a에 도시된 B방향으로 바라본 사시도이다. 도 4a 내지 도 4c를 참고하면, 일 실시 예에 따른 사출물은 평면 하우징 및 측면 하우징을 포함 할 수 있으며, 전자 장치는 사출물 상에 위치하는 도금 배선 및 전자 소자를 포함할 수 있 다. 일 실시 예에서, 평면 하우징은 전면 플레이트(311a) 및 후면 플레이트(311b)와 수평한 방향(예: X-Y 평면 과 수평한 방향)으로 연장될 수 있다. 평면 하우징은 전자 장치 내부에 배치되는 부품, 예를 들면 인 쇄 회로 기판을 수용하고 지지할 수 있다. 평면 하우징은 전면 플레이트(311a) 방향을 마주보는 제1 면(342a)과 후면 플레이트(311b) 방향을 마주보는 제2 면(예: 도 3의 제2 면(342b))을 포함할 수 있다. 일 실시 예에서, 측면 하우징은 전면 플레이트(311a)와 후면 플레이트(311b) 사이의 측면을 보호할 수 있 으며, 전면 플레이트(311a) 및 후면 플레이트(311b)와 수직한 방향(예: +/- Z축 방향)으로 연장될 수 있다. 측 면 하우징은 사출물 또는 전자 장치의 내부를 향하고 내측 방향을 마주보는 내측면(341a)과, 사 출물 또는 전자 장치의 외부를 향하고 외측 방향을 마주보는 외측면(341b)을 포함할 수 있다. 일 실시 예에서, 사출물에는 제1 전자 소자부, 제2 전자 소자부 및 제3 전자 소자부가 마 련될 수 있다. 제1 전자 소자부, 제2 전자 소자부 및 제3 전자 소자부는 측면 하우징에 이 격되어 배열될 수 있으며, 각각은 전자 장치의 하우징 측면(311c)에 위치하는 버튼(예: 도 2a의 버튼 ) 음향 증가 버튼, 음향 감소 버튼 및 전원 버튼 각각에 대응되는 전자 소자를 포함 할 수 있다. 일 실시 예에서, 제1 전자 소자부는 제1 전자 소자, 제1 안착부, 제1 도금 배선 및 제1 비 아 홀을 포함할 수 있고, 제2 전자 소자부는 제2 전자 소자, 제2 안착부, 제2 도금 배선 및 제2 비아 홀을 포함할 수 있고, 제3 전자 소자부는 제3 전자 소자, 제3 안착부, 제3 도금 배선 및 제3 비아 홀을 포함할 수 있다. 일 실시 예에서, 제1 전자 소자부 및 제1 전자 소자부가 포함하는 구성들에 대한 설명은 제2 전자 소 자부 및 제3 전자 소자부에 동일하게 적용될 수 있으며, 또는 당업자가 용이하게 이해할 수 있는 범 위에서 설계 변경되어 적용될 수 있다. 이하에서는, 설명의 편의를 위하여 서수를 생략하여 '전자 소자 ', '안착부' '도금 배선'및 '비 아 홀'로 설명하며, 별도의 언급이 없는 한 이는 제2 전자 소자부 및 제3 전자 소자부 또는 그 이상의 전자 소자부(미도시)에 대하여도 동일하게 적용될 수 있다. 일 실시 예에서, 도금 배선은 사출물 상에, 예를 들면 측면 하우징에 도금되어 증착될 수 있으 며, 전자 소자는 사출물에, 예를 들면 측면 하우징에 실장되어 도금 배선과 전기적으로 연 결될 수 있다. 일 실시 예의 측면 하우징은 전자 소자가 실장되는 안착부가 마련될 수 있다. 예를 들면, 도금 배선은 평면 하우징의 제1 면(342a) 및 그 반대면인 제2 면(342b), 측면 하우징 의 외측면(341b) 및 내측면(341a) 중 적어도 하나 이상에 증착되어 형성될 수 있으며, 전자 소자는 평면 하우징의 제1 면(342a) 또는 제2 면(342b)에 실장될 수 있고, 또는 측면 하우징의 외측면(341b) 또는 내측면(341a)에 실장될 수 있으며, 전자 소자는 사출물에 마련되는 안착부 상에 증착된 도 금 배선 위로 솔더링될 수 있다. 일 실시 예에서, 비아 홀은 도금 배선이 코팅될 수 있다. 다양한 실시 예의 비아 홀은 평면 하 우징의 제1 면(342a) 및 제2 면(342b)을 연통하여 형성될 수 있으며, 또는, 비아 홀은 측면 하우징 의 외측면(341b) 및 내측면(341a)을 연통하여 형성될 수 있다. 일 실시 예에서, 비아 홀 및 안착부는 사출물의 금형 과정에서 성형되어 형성될 수 있으며, 이 경우, 대량 생산 과정에서 비아 홀 및 안착부의 형상 및 위치의 통일성을 유지할 수 있고, 결과적으 로 전자 장치의 제조 수율을 향상시킬 수 있다. 다만, 이에 한정되지 아니하고, 다양한 실시 예에서 비아 홀 및 안착부는 사출물의 형성 이후 별도의 타공 공정 또는 패터닝 공정을 통하여 형성될 수 있 다. 일 실시 예에서, 안착부의 크기는 전자 소자의 크기를 고려하여 전자 소자보다 크게 설계되 며, 예를 들면, 안착부의 장축의 길이는 전자 소자의 장축의 길이의 1.2배일 수 있다. 도 5는 일 실시 예에 따른 전자 장치(예: 도 3의 전자 장치)의 일부 영역의 단면도이다. 구체적으로는, 도 5는 도 4c에 도시된 전자 소자부 중 하나의 결합 구조를 설명하기 위한 측단면도이며, 도 5를 참고하면, 일 실시 예의 전자 장치는 사출물 상에 전자 소자가 직접 실장될 수 있다. 일 실시 예에서, 사출물은 측면 하우징의 외측면(341b)에 전자 소자가 실장될 수 있으며, 외측 면(341b)과 내측면(341a)을 연통하는 비아 홀을 통하여 전자 소자와 사출물의 평면 하우징(34 2)에 배치되는 다른 부품, 예를 들면 프로세서(예: 도 1의 프로세서)와 전기적으로 연결될 수 있다. 측면 하우징의 외측면(341b)에는 케이스가 결합될 수 있다. 케이스는 전자 장치의 사용자가 전 자 장치를 파지하는 부위일 수 있으며, 케이스 내부에 배치되는 전자 소자부 및 내부 부품을 보 호하는 외부 하우징일 수 있다. 일 실시 예에서, 도 5에 도시된 바와 같이, 케이스는 전자 소자에 대응되는 위치에 개구가 형성될 수 있다. 도면에는 도시되지 않았으나, 케이스의 개구에는 버튼(예: 도 2a의 버튼), 예를 들면 음향 증 가 버튼, 음향 감소 버튼 또는 전원 버튼이 결합될 수 있으며, 전자 소자는 각각의 버튼 으로부터 입력을 전달받아, 도금 배선을 통하여 사출물 내측면(341a)으로 전기 신호를 전달할 수 있다. 일 실시 예에서, 사출물은 평면 하우징으로부터 측면 하우징으로 연결되도록 절곡된 구조를 형 성하는 절곡된 영역을 포함할 수 있다. 절곡된 영역을 갖는 사출물은 평면 구조를 갖는 인쇄회 로기판(미도시)과 비교하여 2.5차원(2.5D) 또는 3차원(3D) 사출물로 불릴 수 있다. 일 실시예의 사출물 은 후술할 제조 방법(S100, 도 8 참고)을 통하여 절곡된 영역 내지 입체 구조 상에 전자 소자를 직접 실장할 수 있다. 도면에는 도시되지 않았으나, 전자 소자는 절곡된 일부 영역에 실장될 수 있다. 일 실시 예에서, 사출물에는 안착부가 마련될 수 있다. 안착부는 전자 소자가 실장되는 소 자 안착부(212a) 및 도금 배선이 실장되는 배선 안착부(212b)를 포함할 수 있다. 소자 안착부(212a)는 전 자 소자가 사출물에 직접 실장되어 지지되도록 전자 소자의 형태 및 크기에 대응되는 형태 및 크기를 가질 수 있다. 배선 안착부(212b)는 도금 배선이 증착되는 위치 중 적어도 일부에 형성될 수 있으 며, 도 5에 도시된 바와 같이, 소자 안착부(212a) 내에 한정적으로 형성될 수 있다. 일 실시 예에서, 전자 소자는 사출물의 측면 하우징의 외측면(341b)에 형성되는 안착부에 실장되고, 도금 배선과 전기적으로 연결될 수 있다. 도금 배선은 비아 홀을 거쳐 사출물의 측면 하우징의 내측면(341a)으로 이어지며, 나아가 사출물의 평면 하우징 또는 전자 장치 의 다양한 내부 부품과 전기적으로 이어질 수 있다. 전자 소자는 도금 배선을 통하여 전자 장치 내부로 신호를 송수신할 수 있다. 예를 들면, 사출물의 평면 하우징에는 인쇄회로기판(예: 도 3의 인쇄회로기판)이 위치할 수 있 다. 또한, 사출물에는 프로세서(예: 도 1의 프로세서), 메모리(예: 도 1의 메모리) 또는 통신 모듈(예: 도 1의 통신 모듈) 중 적어도 하나의 내부 부품이 직접 안착되거나 이들로 통하는 배선(미도시) 가 형성될 수 있다. 이 경우, 전자 소자는 사출물의 측면 하우징에 실장되고 도금 배선을 통하여 평면 하우징으로 이어져, 전자 장치의 내부에 위치하는 내부 회로부 내지 다른 부품과 전기적 으로 연결될 수 있다. 일 실시 예에서, 전자 소자가 실장된 사출물의 측면 하우징에 있어서, 전자 소자의 실장 시 요구되는 높이(h1)는, 전자 소자의 실장면, 예를 들면 소자 안착부 또는 배선 안착부로부터,전자 장치의 사출물의 외면, 예를 들면 실장면으로부터 수직 방향으로의 케이스 또는 측면 하우 징의 끝단 외주면까지의 높이(h1)일 수 있다. 전자 소자가 별도의 인쇄회로기판(미도시)에 실장된 후 인쇄회로기판(미도시)이 사출물에 결합되는 경우, 전자 소자의 실장 시 요구되는 높이(h1)는 인쇄회 로기판(미도시)의 높이에 의하여 길어질 수 있다. 그러나, 본 문서의 다양한 실시 예의 전자 장치는 직접 실장을 통하여 전자 소자의 실장 시 요구되는 높이(h1)를 최소화할 수 있으며, 전자 장치의 내부 공 간 확보의 효율성을 개선할 수 있다. 도 6a는 일 실시 예에 따른 전자 장치의 확대 사시도이고, 도 6b는 일 실시 예에 따른 전자 장치의 평면도이고, 도 6c는 일 실시 예에 따른 전자 장치의 확대 사시도이다. 도 6a, 도 6b 및 도 6c를 참고하면, 일 실시 예에 따른 도금 배선은 제1 영역 내지 제4 영역(213a, 213b, 213c, 213d)을 포함할 수 있고, 비아 홀은 제1 개구(215a), 제2 개구(215b) 및 내부면(215c)을 포함할 수 있다. 일 실시 예에서, 도금 배선은 전자 소자가 실장되는 제1 영역(213a), 제1 영역(213a)과 인접한 제2 영역(213b), 제2 영역(213b)보다 제1 영역(213a)으로부터 먼 제3 영역(213c)을 포함할 수 있다. 일 실시 예에서, 제1 영역(213a)은 전자 소자가 실장되기 위하여 전자 소자의 단자(211a, 211b)의 형 상에 대응되는 형상을 가질 수 있다. 전자 소자는 전자 소자의 좌측에 마련되는 제1 단자(211a) 및 제1 단자(211a)와 이격된 전자 소자의 우측에 마련되는 제2 단자(211b)를 포함할 수 있다. 도금 배선(21 3)은 전자 소자의 제1 단자(211a) 및 제2 단자(211b) 각각에 접촉 가능한 구조 및 형상을 가질 수 있다. 일 실시 예에서, 제1 영역(213a)의 세로 길이(a) 및 가로 길이(b)는 제1 단자(211a) 및 제2 단자(211b)의 가로, 세로 길이를 고려하여 설계될 수 있다. 예를 들면, 제1 영역(213a)은 제1 단자(211a)의 세로 길이의 120%의 세 로 길이(a)를 갖고, 제1 단자(211a)의 가로 길이의 200%의 가로 길이(b)를 가질 수 있으며, 이에 한정되지 아니 하고 다양하게 구현될 수 있다. 일 실시 예에서, 제2 영역(213b)의 세로 길이(즉, '폭')는 제1 영역(213a)의 세 로 길이(a)의 30% 내지 50%일 수 있으며, 또는 안착부의 사이즈에 기초하여 설정될 수 있다. 일 실시 예에서, 사출물 또는 측면 하우징 상에는 배선 홈(212c)이 형성될 수 있고, 배선 홈(212c) 상에 도금 배선의 적어도 일부 영역이 증착될 수 있다. 일 실시 예에서, 배선 홈(212c)은 배선 안착부(예: 도 5의 배선 안착부(212b))를 포함할 수 있다. 일 실시예의 배선 홈(212c)은 사출물의 금형 사출 공정에서 기설정된 구조로 성형되어 형성될 수 있다. 또는, 일 실시 예의 사출물은 중첩 레이저 가공 또는 미중첩 레이저 가공 방법, 예를 들면 LDS (laser direct structuring) 공법, LMA (laser manufacturing antenna) 공법, 또는 C-LMC(coated laser manufacturing conductor) 공법을 통하여 배선 홈(212c)이 형성될 수 있다. 일 실시 예에서, 도금 배선의 제1 영역(213a)에는 솔더 페이스트가 디스펜싱될 수 있으며, 그 위로 전자 소자의 단자(211a, 211b)가 배치된 후, 유도 가열을 통하여 솔더링되어, 제1 영역(213a)에 전자 소자 가 직접 실장될 수 있다. 전자 소자의 솔더링 구조에 대하여는 도 8 이하에서 상세히 설명한다. 도 6b에 도시된 바와 같이, 일 실시예의 솔더 페이스트는 도금 배선의 제1 영역(213a)에 디스펜싱될 수 있으며, 솔더 페이스트의 디스펜싱 양은 다양하게 조절할 수 있다. 구체적으로, 도 8 이후에서 상세히 설명하는 바와 같이, 사출물 상에 디스펜싱되는 복수의 솔더 페이스트는 개별적으로 유도 가열되므로, 유도 가열부(예: 도 8의 유도 가열부)는 솔더 페이스트의 양을 고려하여 솔더 페이스트 를 가열할 수 있다. 그러므로 일 실시 예의 사출물에서, 복수의 솔더 페이스트는 디스펜싱되는 양이 서로 상이할 수 있으며, 더욱 정밀하고 안정적으로 다양한 전자 소자를 사출물 상에 직접 실장 할 수 있다. 일 실시 예에서, 제1 영역(213a)은 전자 소자의 단자(211a, 211b)가 안착되는 영역으로 단자(211a, 211 b)의 구조를 고려하여 다각형 구조를 가질 수 있다. 일 실시예의 제1 영역(213a)은 세로 길이(a)와 가로 길이 (b)를 갖는 직사각형 구조일 수 있다. 솔더 페이스는 전자 소자의 하나의 단자(211a, 211b)에 대응하여 제 1 영역(213a) 상에 적어도 1회 디스펜싱될 수 있으며, 도 6b에 도시된 바와 같이, 세로 길이(a) 방향으로 적어 도 2회 디스펜싱될 수 있다. 일 실시 예에서, 솔더 페이스트는 평면 방향(예: 도 4의 X-Y 평면 또는 Y-Z 평면)으로 디스펜싱되어 원형 을 가질 수 있으며, 이에 한정되지 아니하고, 다각형 구조를 가질 수 있다. 원형으로 디스펜싱되는 실시 예에서, 1회 디스펜싱되는 솔더 페이스트의 양은 솔더 페이스트의 직경을 기준으로 하여 계산하고 이를 제어할 수 있다. 예를 들면, 일 실시 예의 솔더 페이스트(216a)는 제1 영역(213a)의 세로 길이(a)와 비교할 때 80% 내지 90%의 직경(r1)으로 디스펜싱될 수 있으며, 또 다른 실시 예의 솔더 페이스트(216b)는 제1 영역 (213a)의 세로 길이(a)와 실질적으로 동일한 직경(r2)을 갖도록 디스펜싱될 수 있다. 일 실시 예에서, 솔더 페 이스트는 제1 영역(213a)의 세로 길이(a)의 80% 내지 100%의 직경 범위 내에서 전자 소자에 따라 선 택적으로 디스펜싱될 수 있으며, 또는, 제1 영역(213a)의 가로 길이(b)에 기초하여 디스펜싱될 수 있다. 일 실시 예의 전자 장치는 다양한 요인, 예를 들면 전자 소자의 종류, 단자(211a, 211b)의 크기, 솔 더 페이스트의 조성비, 전자 장치의 제조 환경 또는 전자 장치의 구동 환경 중 적어도 하나의 요인을 고려하여 솔더 페이스트의 디스펜싱 양을 달리할 수 있다. 솔더 페이스트의 디스펜싱 양에 대 하여는, 도 11b의 그래프를 참고하여 상세히 후술한다. 일 실시 예에서, 제2 영역(213b)은 제1 영역(213a)으로부터 연장되며, 제3 영역(213c)과 비교하여 상대적으로 제1 영역(213a)에 인접한 영역일 수 있다. 제2 영역(213b)은 제3 영역(213c)과 비교하면 상대적으로 도금 배선 의 폭이 더 넓을 수 있다. 구체적으로, 전자 소자는 전원을 공급받고 동작함에 따라 열을 발산할 수 있다. 일 실시 예의 제2 영역(213b)은 전자 소자로부터 방출되는 열을 전달받고 이를 외부로 방출하기 위 하여 상대적으로 넓은 폭을 갖도록 설계될 수 있으며, 도면에는 도시되지 않았으나, 열 발산에 유리하도록 표면 적을 최대화하는 다양한 구조를 가지도록 설계될 수 있다. 제2 영역(213b)의 열 방출을 통하여 전자 장치 의 측면 국부 영역이 과열되는 것을 방지하며, 솔더 페이스트가 멜팅되거나 전자 소자가 이탈되는 문 제를 사전에 방지할 수 있다. 일 실시 예에서, 제3 영역(213c)은 제2 영역(213b)으로부터 연장되며 비아 홀로 이어질 수 있으며, 제4 영 역(213d)은 비아 홀의 내부면(215c)을 커버하도록 도금될 수 있고, 도금 배선은 비아 홀을 통과 하여 사출물을 관통하여 전기 신호 내지 전원을 전달할 수 있다. 일 실시 예에서, 비아 홀은 사출물 의 일 면으로부터 일 면과 반대측인 타면으로 연통될 수 있다. 일 실시 예에서, 도금 배선은 제4 영 역(213d)을 통하여 사출물의 일 면, 예를 들면 측면 하우징의 외측면(341b)으로부터 비아 홀을 거쳐 사출물의 타 면, 예를 들면 측면 하우징의 내측면(341a)으로 전기적으로 연속되도록 증착될 수 있다. 일 실시 예에서, 비아 홀은 사출물의 일 면에 형성되는 제1 개구(215a) 및 사출물의 타 면에 형성되는 제2 개구(215b)를 포함할 수 있다. 일 실시 예에서, 비아 홀은 제1 개구(215a)로부터 제2 개구(215b)로의 높이(h2) 방향으로, 즉 사출물(34 0)의 일 면으로부터 타 면으로 전개되며 내부면(215c)의 단면적이 증가할 수 있다. 구체적으로, 제1 개구(215 a)의 지름(d1)은 제2 개구(215b)의 지름(d2)과 상이할 수 있으며, 비아 홀의 높이(h2) 방향으로 제1 개구 (215a)로부터 제2 개구(215b)로 전개됨에 따라 개구의 폭은 점차 감소하거나 증가할 수 있다. 이 경우, 비아 홀 의 단면적 증가율이 일정한 경우, 비아 홀은 내부면(215c)이 비아 홀의 중심축으로부터 기설정 된 각도(θ)만큼 기울어질 수 있다. 기설정된 각도(θ)는 20도 내지 40도 범위 내의 각을 가질 수 있으며, 바람 직하게는 30도일 수 있다. 다양한 실시 예에서, 비아 홀은 내부면(215c)이 기설정된 각도(θ)로 경사진 형 태를 가짐으로서 다양한 장점을 가질 수 있다. 예를 들면, 비아 홀에는 별도의 회로 소자(미도시)가 결합될 수 있으며, 비아 홀은 경사진 형태를 가 짐으로써 경사지지 않은 형태와 비교할 때 상대적으로 회로 소자(미도시)를 안정적으로 지지하며, 회로 소자(미 도시)가 비아 홀로부터 이탈되지 않도록 지지할 수 있다. 또는, 도금 배선의 내부면(215c)에 제4 영 역(213d)의 코팅 또는 증착 공정에 있어서, 비아 홀은 일 방향으로만 도금을 수행하여 비아 홀의 내 부 면을 안정적으로 도포할 수 있으며, 상대적으로 용이하게 도금 배선의 제4 영역(213d)을 형성할 수 있 다. 도 7은 일 실시 예에 따른 도금 배선의 단면도이다. 도 7을 참고하면, 일 실시 예의 도금 배선은 다층 레이어 구조로 이루어질 수 있다. 일 실시 예에서, 도금 배선은 적어도 2개 이상의 층, 예를 들면 제1 층(213-1), 제2 층(213-2) 및 제3 층 (213-3)을 포함하는 다층 레이어 구조를 가질 수 있다. 도금 배선은 사출물(또는, 도 3 내지 도 5의 사출물) 상에 증착될 수 있으며, 다층 레이어가 단일 레이어가 순서대로 증착되거나, 기형성된 구조에 따 라 다층 레이어가 동시에 증착될 수 있다. 일 실시 예에서, 도금 배선의 제1 층(213-1) 내지 제2 층(213-2)은 전기 전도성 또는 자기 유도성이 우수 한 금속 물질로 이루어질 수 있으며, 예를 들면, 도금 배선은 구리(Cu)로 이루어진 제1 층(213-1), 니켈 (Ni)로 이루어진 제2 층(213-2)을 포함할 수 있다. 일 실시 예에서, 스마트폰과 같은 휴대용 전자 장치의 경우, 도금 배선은 총 높이가 10 μm 내지 15 μm 사이로 형성될 수 있으며, 예를 들면, 제1 층(213-1)은 8 μm 내지 12μm일 수 있고, 제2 층(213-2)은 1μm 내지 3μm일 수 있다. 일 실시 예에서, 도금 배선은 제2 층(213-2) 상면에 코팅되는 제3층을 더 포함할 수 있고, 최상층인 제3 층(213-3)은 금(au) 또는 니켈(Ni) 내지 이들을 일부를 포함하는 합금으로 박막 코팅되어 형성될 수 있다. 최상 층인 제3 층(213-3)은 상부로 솔더 페이스트(예: 도 6a의 솔더 페이스트)가 디스펜싱될 수 있기에, 제3 층 (213-3)은 디스펜싱된 솔더 페이스트의 형상을 유지하고 솔더 퍼짐성을 컨트롤하기 용이한 재질로 이루어 질 수 있다. 일 실시 예에서, 솔더 페이스트의 퍼짐성은 디스펜싱된 솔더 페이스트가 유도 가열됨에 따라 용융되 며 도금 배선 상에서 퍼지는 정도이며, 퍼짐성이 좋은 솔더 페이스트는 표면 장력이 작아 도금 배선 상에 균일하게 도포될 수 있다. 일 실시 예에서, 최상층이 금(au) 또는 니켈(Ni)로 이루어진 도금 배선은 다른 금속에 비하여 솔더 페이스 트와 표면 장력이 작다는 장점이 있으며, 퍼짐성이 좋아 전자 소자의 미납 내지 소납 문제를 방지할 수 있고, 안정적으로 솔더링을 수행할 수 있다. 일 실시 예에서, 금(au)으로 이루어진 제3 층(213-3)은 다른 금속 물질에 비교할 때 솔더 페이스트의 퍼짐 성을 정밀하게 제어할 수 있다는 정점이 있다. 최상층인 제3 층(213-3)은, 0.01 ㎛ 내지 0.05㎛ 사이의 두께를 갖는 박막일 수 있다. 이 경우, 도금 배선은 안테나용 배선과 직접 실장 방식인 MDM(Mold Direct Mount) 방식의 배선 전체에 대해서 최상층의 금(au) 도금을 진행할 수 있다. 일 실시 예에서, 니켈(Ni)으로 이루어진 제3 층(213-3)을 포함하거나, 또는 제3 층(213-3)을 포함하지 않고 제1 층(213-1) 및 제2 층(213-2)으로 이루어져 제2 층(213-2)이 최상층인 도금 배선은, 금(au)을 포함하는 실 시 예와 비교하여 경제적이며 자기 유도성이 높다는 장점이 있다. 이 경우, 전자 장치의 제조 방법은 솔더 페이스트의 퍼짐성을 제어하기 위하여 제3 층(213-3)에 산화막이 형성되지 않도록 도금 배선의 상태 를 제어할 수 있다. 도 8은 일 실시 예에 따른 전자 장치의 제조 방법의 흐름도이고, 도 9a 내지 도 9d는 일 실시 예에 따른 전자 장치의 제조 방법의 하나의 제조 동작을 도시한 도면이다. 구체적으로는, 도 9a는 사출물 상에 레이저 도금 방식으로 도금 배선을 증착하는 동작(S110)을 도시 한 도면이고, 도 9b는 도금 배선 상에 솔더 페이스트를 디스펜싱 하는 동작(S120)을 도시한 도면이고, 도 9c는 솔더 페이스트에 전자 소자를 마운트하여 동작(S130)을 도시한 도면이고, 그리고 도 9d는 솔더 페이스트를 가열하는 유도 가열부를 전자 소자에 인접하여 배치하는 동작(S140) 및 전자 소자를 사출물 상에 실질적으로 직접 실장하도록 유도 가열부는 솔더 페이스트를 멜팅하는 동작(S150)을 도시한 도면이다. 이하에서 따른 전자 장치의 제조 방법을 설명함에 있어, 전자 장치를 구성하는 구성 요소에 관하여 상술한 설명과 중복되는 부분은 생략하거나 축약하여 설명한다. 도 8를 참고하면, 전자 장치의 제조 방법은 전자 소자를 직접 실장하기 위하여, 유도 가열부(250, 도 9D 참고)가 전자 소자에 인접하게 배치되는 동작(S140) 및 유도 가열부가 솔더 페이스트를 멜팅 하는 동작(S150)을 포함할 수 있다. 일 실시 예에서, 전자 장치의 제조 방법 중 적어도 일부 동작은 전자 장치의 제조 장치(미도시)의 프 로그램에 의하여 각 동작를 진행하며 구현될 수 있으며, 프로그램은 컴퓨터에서 실행될 수 있는 실행 가능한 알 고리즘을 포함하는 프로그램으로 구현될 수 있다. 알고리즘을 포함하는 프로그램은 비일시적 판독 가능 매체 (non-transitory computer readable medium)에 저장되어 제공될 수 있다. 비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저 장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상술한 다양한 방법을 수행하기 위한 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등과 같은 비일시적 판독 가 능 매체에 저장되어 제공될 수 있다. 일 실시 예에서, 전자 장치의 제조 방법(S100)은 사출물 상에 레이저 도금 방식으로 도금 배선 을 증착하는 동작(S110)을 포함할 수 있다(도 9a 참고). 일 실시 예에서, 도금 배선은 다층 레이어 구조를 가질 수 있으며, 각각의 레이어를 구성하는 금속 물질이 레이저 가공을 통하여 사출물 상에 기설정된 위치로 증착될 수 있다. 예를 들면, 사출물 상에 Trensh-fill 공법으로 미중첩 또는 중첩 레이저 가공 동작을 수행한 후, 그 위로에 도금 동작을 수행하여 채워 주어 도금 배선을 형성할 수 있다. 일 실시 예에서, 도금 배선의 형성 방법 또한 제한이 없으며, 예를 들면, LDS (laser direct structuring) 공법, LMA (laser manufacturing antenna) 공법, 또는 C-LMC(coated laser manufacturing conductor) 공법을 통하여 도금 배선을 적층할 수 있다. 일 실시 예의 도금 배선은 사출물 상에 금속 물질로 이루어진 박막을 코팅하거나, 용융된 상태의 금속 물질이 내장된 챔버를 통과시켜, 사출물 상 에 도금 배선을 증착하는 방식으로 가공될 수 있다. 일 실시 예에서, 사출물은 2.5 차원(2.5D) 또는 3 차원(3D) 입체 구조를 가질 수 있고, 도금 배선은 입체 구조 상에 일 면으로부터 타 면으로 연속되도록 도금될 수 있다. 도금 배선은 제1 전자 소자가 안착되는 제1 안착부에 제1 전자 소자에 대응되도록 마련되는 제1 도금 배선을 포함하고, 제2 전자 소자가 안착되는 제2 안착부에 제2 전자 소자에 대응되도록 마련되는 제2 도금 배선 을 포함할 수 있다. 도 9a를 참고하면, 제2 도금 배선은 입체 사출물의 일 면으로부터 다른 면으로 연속되어 이어지는 것을 확인할 수 있다. 일 실시 예에서, 전자 장치의 제조 방법(S100)은 도금 배선 상에 솔더 페이스트를 디스펜싱 하 는 동작(S120)을 포함할 수 있고(도 9b 참고), 전자 장치의 제조 방법(S100)은 솔더 페이스트에 전자 소자를 마운트하는 동작(S130)을 포함할 수 있다(도 9c 참고). 전자 장치는 사출물 상에 솔더 페이스트를 디스펜싱하고 그 위로 전자 소자를 마운트하여, 전자 소자는 사출물 상에 직접 실장되는 구조를 가질 수 있고, 이러한 직접 실장 구조를 MDM(mold direct mount)으로 부를 수 있다. 일 실시 예의 전자 장치는, 인쇄회로기판(미도시)을 포함하는 실장 방법과 비교할 때, 사출물 상에 직접 실장되는 구조를 통하여 내부 공간을 확보할 수 있으며, 확보된 공간에는 다른 부품이 실장될 수 있으며, 예를 들면 전자 장치의 메인 프로세서(예: 도 1의 프로세서) 또는 전자 장치의 배터리(예: 도 1 의 배터리)가 차지할 수 있는 공간을 확보하여 전자 장치의 성능 내지 사용 시간을 개선할 수 있다. 일 실시 예에서, 전자 장치의 제조 방법(S100)은 솔더 페이스트를 가열하는 유도 가열부를 전자 소자에 인접하여 배치하는 동작(S140)을 포함할 수 있고, 전자 장치의 제조 방법(S100)은 전자 소자 를 사출물 상에 실질적으로 직접 실장하도록 유도 가열부는 솔더 페이스트를 멜팅하는 동 작(S150)을 포함할 수 있다(도 9d 참고). 유도 가열부는 코일과 가열 영역을 포함할 수 있으며, 가열 영역은 코일이 감싸는 페라이트(Ferrite)로 구현될 수 있다. 일 실시 예에서, 가열 영역은 전자 소자로부터 기설정된 거리(h3)만큼 이격되어 배치될 수 있다. 가 열 영역으로부터 전자 소자까지의 거리(h3)가 가까우면 유도 가열에 소요되는 시간 및 전력을 줄이고 생산 효율을 개선할 수 있다. 일 실시 예에서, 다양한 요인, 예를 들면 가열돼야 하는 솔더 페이스트의 면적이 큰 경우, 또는 전자 소자 가 고온에 취약한 경우에는, 가열 영역으로부터 전자 소자까지의 거리(h3)가 멀어지도록 설정할 수 있다. 일 실시 예의 전자 장치의 제조 방법은 가열 영역과 전자 소자 사이의 거리(h3)를 각 각의 솔더 페이스트와 전자 소자의 다양한 요인을 고려하여 개별적으로 상이하게 설정할 수 있다. 일 실시 예에서, 코일은 전류를 제공받고 가열 영역은 자기장을 형성하며 솔더 페이스트를 유도 가열할 수 있다. 코일은 내부에 유로가 형성되는 파이프 형상을 가질 수 있으며, 코일 내부로 냉각수 가 흐르며 코일 및 가열 영역이 과열되지 않도록 코일을 냉각할 수 있다. 일 실시 예에서, 유도 가열부는 1 KW 내지 12 KW 범위의 고주파 출력을 발생시킬 수 있으며, 100 KHz 내지 400 KHz의 주파수 대역을 커버할 수 있다. 유도 가열부는 출력의 범위와 전자 소자 내의 도금 두께, 사출물 및 사출물을 지지하는 지그(미도시)의 구조를 고려하여, 코일의 형상과 외경, 내경, 내 부 냉각 성능, 권선 수 또는 가열 영역의 구조를 최적화할 수 있다. 일 실시 예에서, 도면에는 도시되지 않았으나, 복수의 전자 소자 중 일부는 3차원 구조로 이루어진 사출물 상에 다른 평면 또는 다른 높이에 실장될 수 있다. 이 경우, 전자 장치의 제조 방법(S100)은 유도 가열부를 전자 소자에 인접하여 배치하는 동작(S140) 이전에 사출물을 회전시켜 유도 가열부 가 전자 소자에 대향될 수 있도록 배치하는 동작을 수행할 수 있으며, 또는 유도 가열부를 사출 물의 다른 면에 대향되도록 가열 영역의 방향을 달리하여 배치시킬 수 있다. 일 실시 예의 전자 장치의 제조 방법(S100)은 3차원 구조의 사출물의 다양한 위치에 전자 소자 를 직실장할 수 있으며, 3차원 사출물에 전자 소자를 실장하기 위한 공정을 간소화하여 제조상의 장 점을 가질 수 있다. 도 10은 일 실시 예에 따른 전자 장치의 제조 방법의 흐름도이다. 일 실시 예에서, 전자 장치의 제조 방법(S100)은 금형을 사출하여 사출물을 형성하는 동작(S105)을 포함할 수 있다. 사출물의 소재는 제약이 없으며, 예를 들면, PC 소재, PPS 소재, LDS 레진 소재로 이루어 질 수 있다. 사출물은 금형 설계 단계에서 전자 소자의 안착부를 확보하여 설계될 수 있으며, 비아 홀을 확보하여 설계될 수 있다. 사출물은 금형 사출을 통하여 안착부 또는 비아 홀을 포함하여 사출됨으로써, 타공 및 패터닝 동작을 생략할 수 있고, 대량 생산에 유리할 수 있으며, 제조 수율을 개선할 수 있다. 일 실시 예에서, 전자 장치의 제조 방법(S100)은 사출물에 마련된 제1 안착부에 위치한 도금 배 선 상에 제1 솔더 페이스트를 기설정된 토출량으로 디스펜싱하는 동작(S121) 및 사출물에 마련 된 제2 안착부에 위치한 도금 배선 상에 제2 솔더 페이스트를 기설정된 토출량으로 디스펜싱하 는 동작(S122)을 포함할 수 있다. 그리고 일 실시 예의 전자 장치의 제조 방법(S100)은, 제1 솔더 페이스 트에 제1 전자 소자를 마운트하는 동작(S131) 및 제2 솔더 페이스트에 제2 전자 소자를 마 운트하는 동작(S132)을 포함할 수 있다. 일 실시 예에서, 제1 솔더 페이스트의 디스펜싱되는 양과 제2 솔더 페이스트의 기설정된 토출량은 서 로 상이할 수 있다. 전자 장치의 제조 방법(S100)은 복수의 전자 소자(211, 221) 각각을 유도 가열을 통하 여 직접 실장하므로 사출물, 제1 전자 소자, 제2 전자 소자의 형태, 배치 및 구조와 같은 다양 한 요소를 고려하여 제1 솔더 페이스트와 제2 솔더 페이스트의 디스펜싱 되는 양을 다르게 설계할 수 있으며, 솔더 페이스트(216, 226)의 미납, 소납, 과납을 방지하고, 더욱 정밀하고 안정적으로 제1 전자 소자 와 제2 전자 소자를 실장할 수 있다. 일 실시 예에서, 제1 솔더 페이스트의 디스펜싱되는 횟수와 제2 솔더 페이스트의 디스펜싱되는 횟수 가 서로 상이할 수 있다. 일 실시예의 전자 소자의 제조 방법(S100)은 전자 소자 및 그 단자(211a, 211b)의 구조를 고려하여 디스펜싱 횟수를 조절할 수 있으며, 예를 들면, 디스펜싱 횟수는 동일한 하나의 안착 부 내에서 동일한 위치의 단순 반복 디스펜싱 동작일 수 있으며, 또는, 하나의 안착부 내에서 솔더 페이스트의 위치를 달리하여 복수 회 디스펜싱하는 동작일 수 있다. 예를 들면, 도 6a에 도시된 바와 같이 단자(211a, 211b)가 장축과 단축을 갖는 구조인 경우, 솔더 페이스트 는 장축 방향으로 적어도 2회 디스펜싱될 수 있다. 일 실시예의 전자 소자의 제조 방법(S100)은 사출 물, 제1 전자 소자, 제2 전자 소자의 형태, 배치 및 구조와 같은 다양한 요소를 고려하여 제1 솔더 페이스트와 제2 솔더 페이스트의 디스펜싱 되는 횟수를 다르게 설계할 수 있으며, 솔더 페이스 트의 미납, 소납, 과납을 방지하고, 더욱 정밀하고 안정적으로 제1 전자 소자와 제2 전자 소자 를 실장할 수 있다. 일 실시 예에서, 전자 장치의 제조 방법(S100)은 유도 가열부를 제1 전자 소자에 인접하여 배치 하는 동작(S141) 및 유도 가열부를 제2 전자 소자에 인접하여 배치하는 동작(S142)을 포함할 수 있다. 일 실시 예에서, 전자 장치의 제조 방법(S100)은 하나의 유도 가열부가 제1 전자 소자와 제2 전자 소자에 순차적으로 이동해가며 배치될 수 있으며, 또는, 복수의 유도 가열부가 제1 전자 소 자 및 제2 전자 소자 각각에 배치될 수 있다. 일 실시 예의 전자 장치의 제조 방법(S100)은, 제1 솔더 페이스트를 멜팅하는 동작(S151) 및 제2 솔 더 페이스트를 멜팅하는 동작(S152)을 포함할 수 있다. 이 경우, 각각의 멜팅 동작(S151, S152)에서 유도 가열부의 유도 가열 시간, 유도 가열부의 유도 가열 전력 및 솔더 페이스트로부터 유도 가열부 까지의 거리 중 적어도 하나 이상이 상이할 수 있다. 일 실시 예에서, 유도 가열부는 솔더 페이스트를 가열하는 요인, 예를 들면 유도 가열 시간, 유도 가 열 전력, 유도 가열부의 이격된 거리를 조절하여 솔더 페이스트의 퍼짐성을 조절할 수 있다. 솔더 페 이스트의 퍼짐성은 디스펜싱된 솔더 페이스트가 유도 가열됨에 따라 용융되며 도금 배선 상에서 퍼지는 정도이며, 퍼짐성이 낮으면 솔더 페이스트는 디스펜싱된 형태를 유지하고, 퍼짐성이 높으면 솔더 페이스트는 높이가 낮아지며 인접한 도금 배선으로 흐를 수 있다. 예를 들면, 솔더 페이스트가 디스펜싱된 상태는 퍼짐성이 0%이고, 솔더 페이스트가 유도 가열되어 실 질적으로 평면을 이루도록 퍼진 상태를 100%로 볼 수 있다. 이 경우, 솔더 페이스트는 적절한 솔더링을 위 하여 20% 내지 40 %의 퍼짐성을 갖도록 유도 가열되는 것이 적절할 수 있다. 일 실시 예에서, 제1 솔더 페이스트 및 제2 솔더 페이스트는 디스펜싱되는 양, 횟수, 실장하는 전자 소자의 열 저항성, 배선 구조 등이 모두 상이할 수 있다. 이 경우, 유도 가열부가 제1 솔더 페이스트 및 제2 솔더 페이스트를 동일한 조건으로 가열하게 되면 적어도 하나의 퍼짐성이 과하거나 부족할 수 있다. 본 문서의 전자 장치의 제조 방법(S100)은 유도 가열부가 제1 솔더 페이스트와 제2 솔 더 페이스트의 가열 시간, 가열 전력 또는 솔더 페이스트와의 거리를 달리 제어하여, 제1 및 제2 솔 더 페이스트(216, 226) 각각의 퍼짐성을 적절한 범위로 조절하고, 더욱 정밀하고 안정적으로 제1 전자 소자 와 제2 전자 소자를 실장할 수 있다. 도 11a는 일 실시 예에 따른 전자 장치의 제조 방법의 시간에 대한 솔더 페이스트의 온도의 프로파일 이다. 구체적으로, 도 11a은 일 실시 예의 전자 장치의 제조 방법(S100)의 솔더 페이스트 멜팅 동작(S150) 에 있어서, 유도 가열부가 0초에 유도 가열을 시작하여 4초에 유도 가열을 멈추었을 때, 0초로부터 8초까 지의 솔더 페이스트의 온도를 도시한 프로파일이다. 도 11a를 참고하면, 일 실시 예의 유도 가열부는 4초를 구동하여 하나의 솔더 페이스트의 온도를 250 도 이상으로 올릴 수 있으며, 솔더 페이스트는 250도 내외에서 용융된 후 다시 굳으며, 전자 소자를 고정하고 전자 소자와 도금 배선을 전기적으로 연결할 수 있다. 다양한 실시 예의 전자 장치의 제조 방법(S100)은 유도 가열부가 솔더 페이스트에 인접하여 이 동하며 솔더링하므로, 사출물 전체를 가열 후 냉각시키는 공정을 생략할 수 있다. 일 실시 예의 사출물 전체를 가열 후 사출물 전체를 다시 냉각시키는 공정을 포함하는 경우, 사출물 전체에 위치한 솔더 페이스트를 고르게 용융하며 동시에 도금 배선 및 다른 부품의 열손상을 막기 위하여 낮은 온도로 오래 가열하므로 솔더링에 소요되는 시간이 증가하는 한계가 있었으며, 가열을 위한 챕버와 오븐이 요구되고 사출물 전체가 이동하여 각 공정을 수행하는 공간이 확보되어야 했다. 또한, 별도 의 냉각 공정을 거쳐야 하기에 냉각 공정을 위한 이동 장치와 냉각 설비가 요구되며, 냉각 시간이 추가로 소요 되어야 했다. 본 문서의 다양한 실시 예의 전자 장치의 제조 방법(S100)은 각각의 솔더 페이스트(216, 226)를 개별적으 로 가열하여 정밀성과 안정성을 높일 수 있으며, 전체 사출물의 솔더링에 소요되는 시간과 소비 전력을 줄 일 수 있다. 일 실시 예에서, 제1 솔더 페이스트의 가열 후 제2 솔더 페이스트의 가열하는 중에는 제1 솔더 페이 스트가 냉각될 수 있다. 이 경우, 별도의 냉각 공정이 요구되지 않아 공정 시간을 단축할 수 있으며, 유도 가열부가 이동하기에 사출물의 이동을 위한 공간 확보가 최소화될 수 있고, 제조 장치(미도시)의 유 지와 보수가 용이해질 수 있다. 예를 들면, 3개의 전자 소자를 실장하기 위하여, 사출물 전체를 가열 후 냉각하기 위하여는 3분 내지 7분 사이의 시간이 소요될 수 있다. 그러나, 본 문서의 다양한 실시 예의 전자 장치의 제조 방법은, 1개의 전자 소자 당 3초 내지 6초의 유도 가열 시간만이 소요되기에, 전제 사출물의 가열 후 냉각까지 총합 1분도 소요되지 않을 것으로 예상할 수 있다. 일 실시 예의 전자 장치의 제조 방법은 사출물이 가열 챔버 및 냉각 챔버로 이동할 필요 없이 사출물 상에 도 8의 다양한 동작(S110 내지 S150)을 수행할 수 있다는 장점이 있으며, 사출물의 이동 과정 에 의하여 발생하는 솔더링의 크랙 발생, 소자가 틀어지는 문제, 이물질 유입 문제를 방지할 수 있고, 냉납 내 지 미납의 요인을 줄여 제품 불량률을 개선할 수 있다. 상술한 바와 같이 개별적으로 전자 소자의 특성을 고려하여 솔더 디스펜싱 후 유도 가열 과정을 거치기에, 접점 불량을 줄일 수 있고, 더욱 정밀하고 안정적인 솔더링 공정을 수행할 수 있다. 도 11b는 일 실시 예에 따른 전자 장치의 제조 방법의 솔더 페이스트의 양에 대한 접착력의 프로파일 이다. 구체적으로, 도 11b는 일 실시 예의 전자 장치의 제조 방법(S100)의 솔더 페이스트 디스펜싱 동작 (S120)에 있어서, 도금 배선의 제1 영역(213a)의 세로 길이(b, 도 6b 참고)에 대한 디스펜싱된 솔더 페이 스트의 직경(r1, r2)의 비율을 50% 내지 100% 사이로 조절하며 솔더 페이스트의 접착력을 도시한 그 래프이다. 도 11a를 참고하면, 일 실시 예의 전자 장치의 제조 방법(S100)은 솔더 페이스트를 개별적으로 유도 가열하여 직접 실장하는 구조를 가지므로, 솔더 페이스트의 양에 대비하여 안정적으로 상술한 다양한 요소 (예: 시간, 거리, 전력)를 조절하여 솔더링 공정을 수행할 수 있고, 정밀하게 솔더링 공정을 제어하여 솔더 페 이스트의 접착력을 조절할 수 있다. 일 실시 예의 전자 장치의 제조 방법(S100)은 직접 실장되는 전자 소자의 종류, 실장 위치, 전자 장 치의 제조 환경 및 사용 환경과 같은 다양한 요소를 고려하여 목표로 하는 접착력을 설정할 수 있고, 이를 기초로 디스펜싱되는 솔더 페이스트의 양을 조절하고, 보다 정밀하게 사출물 상에 전자 소자를 실장할 수 있고, 전자 장치의 내구성을 개선할 수 있다. 도 12는 일 실시 예에 따른 전자 장치의 사시도이다. 이상에서는 전자 장치(예: 도 2a 이하의 전자 장치)의 일 실시 예로써 휴대용 무선 통신 장치를 예로 들어 설명하였으나, 본 문서의 다양한 실시 예의 전자 장치는 이에 한정되지 아니하고, 솔더링 공정이 요구되는 모든 종류의 전자 장치에 적용될 수 있다. 예를 들면, 전자 장치는 스마트 위치 또는 AR 글라스와 같은 웨어러블 장 치, 디스플레이 장치, 가전 장치, 차량용 부품, LED 램프, 터치 패널, 안테나 모듈, 와이어, FPCB일 수 있다. 도 12를 참고하면, 일 실시 예의 전자 장치는 전자 소자(2211, 2221), 예를 들면 센서 소자를 포함하는 전자 장치일 수 있으며, 전자 장치는 세탁기, 공기조화기와 같은 가전용 전자 장치의 일 구성일 수 있다. 도 12를 참고하면, 전자 장치은 사출물로 이루어질 수 있으며, 전자 장치에는 제1 전자 소자 및 제2 전자 소자가 실질적으로 직접 실장될 수 있다. 일 실시 예에서, 전자 장치는 커넥터 핀(2211a)을 포함하여 외부 부품과 연결되는 제1 전자 소자를 포함할 수 있다. 일 실시 예에서, 전자 장치는 전자 장치를 외부 부품 또는 다른 전자 장치(미도시)에 연결하는 단자 형태의 복수의 제2 전자 소자를 포함할 수 있다. 일 실시 예에서, 제1 도금 배선은 사출물로 이루어진 전자 장치에 도금 형성되어, 제1 전자 소자 및 제2 전자 소자를 전기적으로 연결할 수 있다. 일 실시 예에서, 제2 도금 배선은 제1 전 자 소자를 직접 다른 부품과 연결하는 배선일 수 있으며, 도면에는 도시되지 않았으나, 제2 도금 배선 은 전자 장치와 외부 부품(미도시)을 연결하는 와이어 배선 역할을 수행하여, 예를 들면 외부 센서 (미도시)와 전자 장치를 전기적으로 연결될 수 있다. 일 실시 예에서, 제1 전자 소자 및 제2 전자 소자는 상술한 제조 방법(S100, 도 8 또는 도 10 참조)의 직실장(MDM)공법을 통하여 전자 장치 상에 직접 실장될 수 있고, 제1 도금 배선 및 제2 도 금 배선은 레이저 가공을 통하여 전자 장치에 마련되는 홈 구조에 도금되어 형성될 수 있다. 일 실시 예에서, 도 12에 도시된 바와 같이 전자 장치가 3차원 입체 구조를 갖는 경우에는 직실장이 아닌 공법은 별도의 와이어 배선(미도시)을 통하여 외부 부품(미도시)과 연결되어야 하며, 이 경우, 오조립, 와이어 단선, 와이어 꼬임 또는 분리 문제와 같은 다양한 원인으로 제품 불량이 발생할 수 있었고, 센서의 경우 센싱에 오류가 발생할 수 있다. 본 문서의 다양한 실시예의 전자 장치는 커넥터 핀(2211a)을 포함하는 제1 전자 소자와 단자 형태의 제2 전자 소자를 MDM 공법으로 직실장하여, 보다 정밀하고 안정적으로 전자 장 치에 솔더링 결합될 수 있고, 제조 불량을 해결할 수 있다. 다양한 실시 예에 따른 전자 장치는, 전면 플레이트(311a), 후면 플레이트(311b) 및 전면 플레이트(311a) 와 후면 플레이트(311b) 사이의 공간을 둘러싸는 측면을 형성하는 사출물로 이루어진 측면 하우징을 포함 하는 하우징, 측면 하우징에 도금되어 증착되는 도금 배선 및 측면 하우징에 실장되고, 도금 배선과 전기적으로 연결되는 전자 소자를 포함하고, 전자 소자는, 도금 배선 상에 디스 펜싱(dispensing)된 솔더 페이스트에 의하여 측면 하우징에 실직적으로 직접 실장될 수 있다. 다양한 실시 예에서, 측면 하우징에는 서로 이격된 제1안착부 및 제2안착부가 형성되고, 전자 소자(211, 221)는, 제1안착부에 배치되고, 제1솔더 페이스트에 의해 접합되는 제1전자 소자 및 제2안착부에 배치되고, 제1솔더 페이스트와 상이한 퍼짐성(Spreadability)을 갖는 제2솔더 페이스트 에 의해 접합되는 제2전자 소자를 포함할 수 있다 다양한 실시 예에서, 전자 소자는 전자 장치의 외부를 향하는 측면 하우징의 외측면(341b)에 실 장되고, 측면 하우징은 외측면(341b)으로부터 전자 장치의 내부를 향하는 내측면(341a)으로 연통되는 비아 홀을 포함하고, 도금 배선은 외측면(341b)으로부터 비아 홀을 경유하여 내측면(341a)까지 연속되게 이어지도록 증착될 수 있다. 다양한 실시 예에서, 솔더 페이스트에 접촉되는 도금 배선의 최상층(213-3)은 금속 물질이 박막 코팅 된 다층 레이어로 형성되고, 상기 금속 물질은, 금(Au) 또는 니켈(Ni) 중 적어도 하나를 포함할 수 있다. 다양한 실시 예에서, 도금 배선은, 전자 소자가 실장되는 제1 영역(213a), 제1 영역(213a)과 연결되 는 제2 영역(213b) 및 제2 영역(213b)보다 제1 영역(213a)으로부터 먼 거리에 위치하는 제3 영역(213c)을 포함 하고, 도금 배선은 제2 영역(213b)에서 제3 영역(213c)보다 넓은 폭을 가질 수 있다. 다양한 실시 예에 따른 전자 장치는, 안착부 및 배선 홈(212c)이 마련되는 사출물, 배선 홈 (212c)에 도금되는 도금 배선, 안착부에 실장되어 도금 배선과 전기적으로 연결되는 전자 소자 를 포함하고, 도금 배선은, 사출물의 외부 영역에 도금되어 증착된 구조를 가지며, 전자 소자 는, 도금 배선에 디스펜싱(dispensing)된 솔더 페이스트에 의하여 사출물에 실직적으로 직 접 실장될 수 있다. 다양한 실시 예에서, 사출물에는 서로 이격된 제1안착부 및 제2안착부가 형성되고, 전자 소자 (211, 221)는, 제1안착부에 배치되고, 제1솔더 페이스트에 의해 접합되는 제1전자 소자 및 제2 안착부에 배치되고, 제1솔더 페이스트와 상이한 퍼짐성(Spreadability)을 갖는 제2솔더 페이스트 에 의해 접합되는 제2전자 소자를 포함할 수 있다 다양한 실시 예에서, 도금 배선은, 솔더 페이스트에 접촉되는 도금 배선의 최상층(213-3)은 금 속 물질이 박막 코팅된 다층 레이어로 형성될 수 있다. 다양한 실시 예에서, 도금 배선의 최상층(213-3)의 금속 물질은, 금(Au) 또는 니켈(Ni) 중 적어도 하나를 포함할 수 있다. 다양한 실시 예에서, 도금 배선의 최상층은, 0.01 ㎛ 내지 0.05㎛ 사이의 두께를 갖는 박막일 수 있다. 다양한 실시 예에서, 도금 배선은, 전자 소자가 실장되는 제1 영역(213a), 제1 영역(213a)과 연결되 는 제2 영역(213b) 및 제2 영역(213b)보다 제1 영역(213a)으로부터 먼 거리에 위치하는 제3 영역(213c)을 포함 하고, 도금 배선은 제2 영역(213b)에서 제3 영역(213c)보다 넓은 폭을 가질 수 있다. 다양한 실시 예에서, 사출물은, 적어도 일부 영역이 절곡된 구조를 가지며, 전자 소자는 절곡된 일부 영역에 실장될 수 있다. 다양한 실시 예에서, 사출물은, 일 면으로부터 일 면과 반대측인 타 면으로 연통되며, 일 면으로부터 타 면으로 전개되며 내부면(215c)의 단면적이 증가하는 비아 홀을 포함하고, 도금 배선은, 비아 홀(21 5)의 내부면을 커버하도록 도금되어, 일 면으로부터 비아 홀을 경유하여 타 면까지 연속되게 이어지도록 증착될 수 있다. 다양한 실시 예에 따른 전자 장치의 제조 방법(S100)은, 사출물 상에 레이저 가공 및 도금을 통하여 도금 배선을 증착하는 동작(S110), 도금 배선 상에 솔더 페이스트를 디스펜싱 하는 동작(S120), 솔더 페이스트에 전자 소자를 마운트하는 동작(S130), 솔더 페이스트를 가열하는 유도 가열부 를 전자 소자에 인접하여 배치하는 동작(S140) 및 전자 소자를 사출물 상에 실질적으로 직 접 실장하도록 유도 가열부는 솔더 페이스트를 멜팅하는 동작(S150)을 포함할 수 있다. 다양한 실시 예에서, 유도 가열부를 전자 소자에 인접하여 배치하는 동작(S140)이전에, 사출물 을 회전시켜 유도 가열부가 전자 소자에 대향될 수 있도록 배치하는 동작을 포함할 수 있다.다양한 실시 예에서, 도금 배선 상에 솔더 페이스트를 디스펜싱 하는 동작(S120)은, 사출물에 마련된 제1 안착부에 위치한 도금 배선 상에 기설정된 토출량으로 제1 솔더 페이스트를 디스펜 싱하는 동작(S121) 및 사출물에 마련된 제2 안착부에 위치한 도금 배선 상에 기설정된 토출량으 로 제2 솔더 페이스트를 디스펜싱하는 동작(S122)을 포함할 수 있다. 다양한 실시 예에서, 도금 배선 상에 솔더 페이스트를 디스펜싱 하는 동작(S120)은, 제1 솔더 페이스 트와 제2 솔더 페이스트는 상호 기설정된 토출량이 상이할 수 있다. 다양한 실시 예에서, 도금 배선 상에 솔더 페이스트를 디스펜싱 하는 동작(S120)은, 제1 솔더 페이스 트와 제2 솔더 페이스트는 상호 디스펜싱되는 횟수가 상이할 수 있다. 다양한 실시 예에서, 솔더 페이스트를 멜팅하는 동작(S150)은, 제1 솔더 페이스트를 멜팅하는 동작 (S151) 및 제2 솔더 페이스트를 멜팅하는 동작(S152)을 포함하고, 제1솔더 페이스트 및 제2솔더 페이스트 를 멜팅하는 동작(S151, S152)은 순차적으로 수행될 수 있다. 다양한 실시 예에서, 제1 솔더 페이스트를 멜팅하는 동작(S151) 및 제2 솔더 페이스트를 멜팅하는 동 작(S152)은, 유도 가열부의 유도 가열 시간, 유도 가열부의 유도 가열 전력 및 솔더 페이스트로 부터 유도 가열부까지의 거리 중 적어도 하나 이상이 상이할 수 있다. 이상에서는 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위 상에서 청구하는 요지를 벗어남이 없이 본 개시가 속하는 기술 분야에서 통상의 지식을 가 진 자에 의해 다양한 변형 실시가 가능한 것은 물론이고, 이러한 변형실시들은 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.도면 도면1 도면2a 도면2b 도면3 도면4a 도면4b 도면4c 도면5 도면6a 도면6b 도면6c 도면7 도면8 도면9a 도면9b 도면9c 도면9d 도면10 도면11a 도면11b 도면12"}
{"patent_id": "10-2021-0103137", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 다양한 실시 예들에 따른 네트워크 환경 내의 전자 장치의 블록도이다. 도 2a는 일 실시 예에 따른 전자 장치의 전면 사시도이다. 도 2b는 일 실시 예에 따른 전자 장치의 후면 사시도이다. 도 3은 일 실시 예에 따른 전자 장치의 분해 사시도이다. 도 4a는 일 실시 예에 따른 전자 장치의 사출물의 평면도이다. 도 4b는 일 실시 예에 따른 전자 장치의 사출물의 사시도이다. 도 4c는 일 실시 예에 따른 전자 장치의 사출물의 사시도이다. 도 5는 일 실시 예에 따른 전자 장치의 일부 영역의 단면도이다. 도 6a는 일 실시 예에 따른 전자 장치의 확대 사시도이다. 도 6b는 일 실시 예에 따른 전자 장치의 평면도이다. 도 6b는 일 실시 예에 따른 전자 장치의 확대 사시도이다. 도 7은 일 실시 예에 따른 도금 배선의 단면도이다. 도 8은 일 실시 예에 따른 전자 장치의 제조 방법의 흐름도이다. 도 9a는 일 실시 예에 따른 전자 장치의 제조 방법의 하나의 제조 동작을 도시한 도면이다. 도 9b는 일 실시 예에 따른 전자 장치의 제조 방법의 하나의 제조 동작을 도시한 도면이다. 도 9c는 일 실시 예에 따른 전자 장치의 제조 방법의 하나의 제조 동작을 도시한 도면이다.도 9d는 일 실시 예에 따른 전자 장치의 제조 방법의 하나의 제조 동작을 도시한 도면이다. 도 10은 일 실시 예에 따른 전자 장치의 제조 방법의 흐름도이다. 도 11a는 일 실시 예에 따른 전자 장치의 제조 방법의 시간에 대한 솔더 페이스트의 온도의 프로파일이다. 도 11b는 일 실시 예에 따른 전자 장치의 제조 방법의 솔더 페이스트의 양에 대한 접착력의 프로파일이다. 도 12는 일 실시 예에 따른 전자 장치의 사시도이다."}
