DDR2_INTERFACE=DDR_A[13..0],DDR_DQ[7..0],DDR_DQS_P,DDR_DQS_N,DDR_CLK_P,DDR_CLK_N,DDR_CLKE,DDR_LDM,DDR_RASN,DDR_CASN,DDR_ODT,DDR_BA0,DDR_BA1,DDR_BA2,DDR_WE
EBI=READ,WRITE,SELECT0,DATA[15..0],ADDR[20..0],SELECT1,SELECT2,SELECT3
FPGA_SLAVE_SERIAL_PROG=CCLK,DATA,PROGRAM_B,DONE,INIT_B
HEADERS=HW[52..0],HN[55..0],HE[24..0]
