

================================================================
== Vitis HLS Report for 'dense_latency_ap_ufixed_16_6_4_0_0_ap_fixed_28_10_5_3_0_config13_s'
================================================================
* Date:           Sun Aug 31 03:57:41 2025

* Version:        2023.1 (Build 3854077 on May  4 2023)
* Project:        myhls_prj
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: virtexuplus
* Target device:  xcu250-figd2104-2L-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  5.00 ns|  3.635 ns|     1.35 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+-----+-----+---------+
    |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
    |   min   |   max   |    min    |    max    | min | max |   Type  |
    +---------+---------+-----------+-----------+-----+-----+---------+
    |        2|        2|  10.000 ns|  10.000 ns|    1|    1|      yes|
    +---------+---------+-----------+-----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+-------+---------+---------+------+
|         Name        | BRAM_18K|  DSP  |    FF   |   LUT   | URAM |
+---------------------+---------+-------+---------+---------+------+
|DSP                  |        -|      -|        -|        -|     -|
|Expression           |        -|      -|        0|     3184|     -|
|FIFO                 |        -|      -|        -|        -|     -|
|Instance             |        -|     94|        0|      470|     -|
|Memory               |        -|      -|        -|        -|     -|
|Multiplexer          |        -|      -|        -|       54|     -|
|Register             |        -|      -|     1372|        -|     -|
+---------------------+---------+-------+---------+---------+------+
|Total                |        0|     94|     1372|     3708|     0|
+---------------------+---------+-------+---------+---------+------+
|Available SLR        |     1344|   3072|   864000|   432000|   320|
+---------------------+---------+-------+---------+---------+------+
|Utilization SLR (%)  |        0|      3|       ~0|       ~0|     0|
+---------------------+---------+-------+---------+---------+------+
|Available            |     5376|  12288|  3456000|  1728000|  1280|
+---------------------+---------+-------+---------+---------+------+
|Utilization (%)      |        0|     ~0|       ~0|       ~0|     0|
+---------------------+---------+-------+---------+---------+------+

+ Detail: 
    * Instance: 
    +----------------------------+----------------------+---------+----+---+----+-----+
    |          Instance          |        Module        | BRAM_18K| DSP| FF| LUT| URAM|
    +----------------------------+----------------------+---------+----+---+----+-----+
    |mul_16ns_10ns_25_1_1_U4161  |mul_16ns_10ns_25_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_10ns_25_1_1_U4163  |mul_16ns_10ns_25_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_10ns_25_1_1_U4169  |mul_16ns_10ns_25_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_10ns_25_1_1_U4182  |mul_16ns_10ns_25_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_10ns_25_1_1_U4186  |mul_16ns_10ns_25_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_10ns_25_1_1_U4187  |mul_16ns_10ns_25_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_10ns_25_1_1_U4201  |mul_16ns_10ns_25_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_10ns_25_1_1_U4204  |mul_16ns_10ns_25_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_10ns_25_1_1_U4205  |mul_16ns_10ns_25_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_10ns_25_1_1_U4247  |mul_16ns_10ns_25_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_10ns_25_1_1_U4252  |mul_16ns_10ns_25_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_10s_26_1_1_U4170   |mul_16ns_10s_26_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_10s_26_1_1_U4175   |mul_16ns_10s_26_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_10s_26_1_1_U4179   |mul_16ns_10s_26_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_10s_26_1_1_U4180   |mul_16ns_10s_26_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_10s_26_1_1_U4194   |mul_16ns_10s_26_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_10s_26_1_1_U4197   |mul_16ns_10s_26_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_10s_26_1_1_U4207   |mul_16ns_10s_26_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_10s_26_1_1_U4220   |mul_16ns_10s_26_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_10s_26_1_1_U4227   |mul_16ns_10s_26_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_10s_26_1_1_U4228   |mul_16ns_10s_26_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_10s_26_1_1_U4240   |mul_16ns_10s_26_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_10s_26_1_1_U4248   |mul_16ns_10s_26_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_10s_26_1_1_U4250   |mul_16ns_10s_26_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4159  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4160  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4167  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4168  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4172  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4177  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4185  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4195  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4203  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4206  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4212  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4213  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4218  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4219  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4222  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4229  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4230  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4233  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4235  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4237  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4239  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11ns_26_1_1_U4246  |mul_16ns_11ns_26_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_11s_27_1_1_U4174   |mul_16ns_11s_27_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_11s_27_1_1_U4176   |mul_16ns_11s_27_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_11s_27_1_1_U4183   |mul_16ns_11s_27_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_11s_27_1_1_U4184   |mul_16ns_11s_27_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_11s_27_1_1_U4188   |mul_16ns_11s_27_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_11s_27_1_1_U4192   |mul_16ns_11s_27_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_11s_27_1_1_U4196   |mul_16ns_11s_27_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_11s_27_1_1_U4202   |mul_16ns_11s_27_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_11s_27_1_1_U4221   |mul_16ns_11s_27_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_11s_27_1_1_U4223   |mul_16ns_11s_27_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_11s_27_1_1_U4226   |mul_16ns_11s_27_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_11s_27_1_1_U4234   |mul_16ns_11s_27_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_11s_27_1_1_U4241   |mul_16ns_11s_27_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_11s_27_1_1_U4245   |mul_16ns_11s_27_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_11s_27_1_1_U4251   |mul_16ns_11s_27_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_12ns_27_1_1_U4178  |mul_16ns_12ns_27_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_12s_28_1_1_U4171   |mul_16ns_12s_28_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_12s_28_1_1_U4189   |mul_16ns_12s_28_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_12s_28_1_1_U4190   |mul_16ns_12s_28_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_12s_28_1_1_U4200   |mul_16ns_12s_28_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_12s_28_1_1_U4216   |mul_16ns_12s_28_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_12s_28_1_1_U4249   |mul_16ns_12s_28_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_13ns_28_1_1_U4164  |mul_16ns_13ns_28_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_13ns_28_1_1_U4210  |mul_16ns_13ns_28_1_1  |        0|   1|  0|   5|    0|
    |mul_16ns_13s_29_1_1_U4208   |mul_16ns_13s_29_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_13s_29_1_1_U4214   |mul_16ns_13s_29_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_14s_29_1_1_U4165   |mul_16ns_14s_29_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_7ns_22_1_1_U4209   |mul_16ns_7ns_22_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_8ns_23_1_1_U4217   |mul_16ns_8ns_23_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_8s_24_1_1_U4199    |mul_16ns_8s_24_1_1    |        0|   1|  0|   5|    0|
    |mul_16ns_8s_24_1_1_U4224    |mul_16ns_8s_24_1_1    |        0|   1|  0|   5|    0|
    |mul_16ns_8s_24_1_1_U4232    |mul_16ns_8s_24_1_1    |        0|   1|  0|   5|    0|
    |mul_16ns_8s_24_1_1_U4242    |mul_16ns_8s_24_1_1    |        0|   1|  0|   5|    0|
    |mul_16ns_9ns_24_1_1_U4162   |mul_16ns_9ns_24_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_9ns_24_1_1_U4166   |mul_16ns_9ns_24_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_9ns_24_1_1_U4173   |mul_16ns_9ns_24_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_9ns_24_1_1_U4191   |mul_16ns_9ns_24_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_9ns_24_1_1_U4198   |mul_16ns_9ns_24_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_9ns_24_1_1_U4211   |mul_16ns_9ns_24_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_9ns_24_1_1_U4231   |mul_16ns_9ns_24_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_9ns_24_1_1_U4238   |mul_16ns_9ns_24_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_9ns_24_1_1_U4243   |mul_16ns_9ns_24_1_1   |        0|   1|  0|   5|    0|
    |mul_16ns_9s_25_1_1_U4181    |mul_16ns_9s_25_1_1    |        0|   1|  0|   5|    0|
    |mul_16ns_9s_25_1_1_U4193    |mul_16ns_9s_25_1_1    |        0|   1|  0|   5|    0|
    |mul_16ns_9s_25_1_1_U4215    |mul_16ns_9s_25_1_1    |        0|   1|  0|   5|    0|
    |mul_16ns_9s_25_1_1_U4225    |mul_16ns_9s_25_1_1    |        0|   1|  0|   5|    0|
    |mul_16ns_9s_25_1_1_U4236    |mul_16ns_9s_25_1_1    |        0|   1|  0|   5|    0|
    |mul_16ns_9s_25_1_1_U4244    |mul_16ns_9s_25_1_1    |        0|   1|  0|   5|    0|
    +----------------------------+----------------------+---------+----+---+----+-----+
    |Total                       |                      |        0|  94|  0| 470|    0|
    +----------------------------+----------------------+---------+----+---+----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+----+---+----+------------+------------+
    |       Variable Name       | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+----+---+----+------------+------------+
    |add_ln58_3910_fu_38414_p2  |         +|   0|  0|  34|          27|          27|
    |add_ln58_3911_fu_38420_p2  |         +|   0|  0|  34|          27|          27|
    |add_ln58_3912_fu_39009_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3913_fu_39015_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3914_fu_38426_p2  |         +|   0|  0|  34|          27|          27|
    |add_ln58_3915_fu_38432_p2  |         +|   0|  0|  33|          26|          26|
    |add_ln58_3916_fu_38442_p2  |         +|   0|  0|  34|          27|          27|
    |add_ln58_3917_fu_39027_p2  |         +|   0|  0|  35|          28|          28|
    |add_ln58_3918_fu_39033_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3919_fu_38448_p2  |         +|   0|  0|  33|          26|          26|
    |add_ln58_3920_fu_38454_p2  |         +|   0|  0|  33|          26|          26|
    |add_ln58_3921_fu_38464_p2  |         +|   0|  0|  34|          27|          27|
    |add_ln58_3922_fu_39045_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3923_fu_38470_p2  |         +|   0|  0|  32|          25|          25|
    |add_ln58_3924_fu_38476_p2  |         +|   0|  0|  31|          24|          24|
    |add_ln58_3925_fu_38486_p2  |         +|   0|  0|  32|          25|          25|
    |add_ln58_3926_fu_39057_p2  |         +|   0|  0|  34|          27|          27|
    |add_ln58_3927_fu_39067_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3928_fu_39073_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3929_fu_38492_p2  |         +|   0|  0|  31|          24|          18|
    |add_ln58_3930_fu_39079_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3931_fu_38502_p2  |         +|   0|  0|  34|          27|          27|
    |add_ln58_3932_fu_38512_p2  |         +|   0|  0|  35|          28|          28|
    |add_ln58_3933_fu_39085_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3934_fu_38518_p2  |         +|   0|  0|  33|          26|          26|
    |add_ln58_3935_fu_38528_p2  |         +|   0|  0|  26|          26|          26|
    |add_ln58_3936_fu_38534_p2  |         +|   0|  0|  26|          26|          26|
    |add_ln58_3937_fu_38544_p2  |         +|   0|  0|  34|          27|          27|
    |add_ln58_3938_fu_39093_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3939_fu_38550_p2  |         +|   0|  0|  33|          26|          26|
    |add_ln58_3940_fu_38556_p2  |         +|   0|  0|  33|          26|          26|
    |add_ln58_3941_fu_38566_p2  |         +|   0|  0|  34|          27|          27|
    |add_ln58_3942_fu_39105_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3943_fu_38572_p2  |         +|   0|  0|  33|          26|          26|
    |add_ln58_3944_fu_38578_p2  |         +|   0|  0|  24|          24|          24|
    |add_ln58_3945_fu_38584_p2  |         +|   0|  0|  24|          24|          24|
    |add_ln58_3946_fu_39117_p2  |         +|   0|  0|  34|          27|          27|
    |add_ln58_3947_fu_39127_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3948_fu_39133_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3949_fu_38590_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3950_fu_38596_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3951_fu_38602_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3952_fu_38608_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3953_fu_38614_p2  |         +|   0|  0|  34|          27|          27|
    |add_ln58_3954_fu_38620_p2  |         +|   0|  0|  33|          26|          26|
    |add_ln58_3955_fu_38630_p2  |         +|   0|  0|  34|          27|          27|
    |add_ln58_3956_fu_39145_p2  |         +|   0|  0|  35|          28|          28|
    |add_ln58_3957_fu_39151_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3958_fu_38636_p2  |         +|   0|  0|  34|          27|          27|
    |add_ln58_3959_fu_38642_p2  |         +|   0|  0|  32|          25|          25|
    |add_ln58_3960_fu_38652_p2  |         +|   0|  0|  34|          27|          27|
    |add_ln58_3961_fu_39162_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3962_fu_38658_p2  |         +|   0|  0|  32|          25|          25|
    |add_ln58_3963_fu_38668_p2  |         +|   0|  0|  26|          26|          26|
    |add_ln58_3964_fu_38674_p2  |         +|   0|  0|  27|          20|          17|
    |add_ln58_3965_fu_38684_p2  |         +|   0|  0|  31|          24|          24|
    |add_ln58_3966_fu_38694_p2  |         +|   0|  0|  26|          26|          26|
    |add_ln58_3967_fu_39171_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3968_fu_39177_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3969_fu_38700_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3970_fu_38706_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3971_fu_38712_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3972_fu_38718_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3973_fu_38724_p2  |         +|   0|  0|  34|          27|          27|
    |add_ln58_3974_fu_38734_p2  |         +|   0|  0|  27|          27|          27|
    |add_ln58_3975_fu_38740_p2  |         +|   0|  0|  27|          27|          27|
    |add_ln58_3976_fu_38750_p2  |         +|   0|  0|  35|          28|          28|
    |add_ln58_3977_fu_39183_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3978_fu_38756_p2  |         +|   0|  0|  33|          26|          26|
    |add_ln58_3979_fu_38762_p2  |         +|   0|  0|  32|          25|          25|
    |add_ln58_3980_fu_38772_p2  |         +|   0|  0|  34|          27|          27|
    |add_ln58_3981_fu_39193_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3982_fu_38778_p2  |         +|   0|  0|  32|          25|          25|
    |add_ln58_3983_fu_38788_p2  |         +|   0|  0|  26|          26|          26|
    |add_ln58_3984_fu_38794_p2  |         +|   0|  0|  26|          19|          19|
    |add_ln58_3985_fu_38804_p2  |         +|   0|  0|  31|          24|          24|
    |add_ln58_3986_fu_38814_p2  |         +|   0|  0|  26|          26|          26|
    |add_ln58_3987_fu_39202_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3988_fu_39208_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3989_fu_38820_p2  |         +|   0|  0|  29|          22|          19|
    |add_ln58_3990_fu_38830_p2  |         +|   0|  0|  24|          24|          24|
    |add_ln58_3991_fu_38836_p2  |         +|   0|  0|  24|          24|          24|
    |add_ln58_3992_fu_38846_p2  |         +|   0|  0|  32|          25|          25|
    |add_ln58_3993_fu_38856_p2  |         +|   0|  0|  26|          26|          26|
    |add_ln58_3994_fu_38862_p2  |         +|   0|  0|  26|          26|          26|
    |add_ln58_3995_fu_38868_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3996_fu_38874_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3997_fu_38880_p2  |         +|   0|  0|  34|          27|          27|
    |add_ln58_3998_fu_39220_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_3999_fu_39226_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_4000_fu_39232_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_4001_fu_38886_p2  |         +|   0|  0|  27|          27|          27|
    |add_ln58_4002_fu_38892_p2  |         +|   0|  0|  33|          26|          26|
    |add_ln58_4003_fu_38902_p2  |         +|   0|  0|  27|          27|          27|
    |add_ln58_4004_fu_38908_p2  |         +|   0|  0|  32|          25|          25|
    |add_ln58_4005_fu_38918_p2  |         +|   0|  0|  31|          24|          24|
    |add_ln58_4006_fu_38928_p2  |         +|   0|  0|  33|          26|          26|
    |add_ln58_4007_fu_39243_p2  |         +|   0|  0|  35|          28|          28|
    |add_ln58_4008_fu_39249_p2  |         +|   0|  0|  28|          28|          28|
    |add_ln58_fu_38404_p2       |         +|   0|  0|  33|          26|          20|
    |add_ln73_44_fu_37010_p2    |         +|   0|  0|  30|          23|          23|
    |add_ln73_45_fu_37934_p2    |         +|   0|  0|  28|          21|          21|
    |add_ln73_fu_36972_p2       |         +|   0|  0|  27|          20|          20|
    |sub_ln73_464_fu_37267_p2   |         -|   0|  0|  32|          25|          25|
    |sub_ln73_465_fu_37833_p2   |         -|   0|  0|  27|          20|          20|
    |sub_ln73_fu_36772_p2       |         -|   0|  0|  30|          23|          23|
    |ap_block_pp0_stage0_11001  |        or|   0|  0|   2|           1|           1|
    |ap_enable_pp0              |       xor|   0|  0|   2|           1|           2|
    +---------------------------+----------+----+---+----+------------+------------+
    |Total                      |          |   0|  0|3184|        2790|        2773|
    +---------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------+----+-----------+-----+-----------+
    |     Name    | LUT| Input Size| Bits| Total Bits|
    +-------------+----+-----------+-----+-----------+
    |ap_done      |   9|          2|    1|          2|
    |ap_return_0  |   9|          2|   28|         56|
    |ap_return_1  |   9|          2|   28|         56|
    |ap_return_2  |   9|          2|   28|         56|
    |ap_return_3  |   9|          2|   28|         56|
    |ap_return_4  |   9|          2|   28|         56|
    +-------------+----+-----------+-----+-----------+
    |Total        |  54|         12|  141|        282|
    +-------------+----+-----------+-----+-----------+

    * Register: 
    +------------------------------------+----+----+-----+-----------+
    |                Name                | FF | LUT| Bits| Const Bits|
    +------------------------------------+----+----+-----+-----------+
    |add_ln58_3910_reg_39453             |  27|   0|   27|          0|
    |add_ln58_3911_reg_39458             |  27|   0|   27|          0|
    |add_ln58_3914_reg_39463             |  27|   0|   27|          0|
    |add_ln58_3916_reg_39468             |  27|   0|   27|          0|
    |add_ln58_3919_reg_39473             |  26|   0|   26|          0|
    |add_ln58_3921_reg_39478             |  27|   0|   27|          0|
    |add_ln58_3923_reg_39483             |  25|   0|   25|          0|
    |add_ln58_3925_reg_39488             |  25|   0|   25|          0|
    |add_ln58_3932_reg_39493             |  28|   0|   28|          0|
    |add_ln58_3937_reg_39498             |  27|   0|   27|          0|
    |add_ln58_3939_reg_39503             |  26|   0|   26|          0|
    |add_ln58_3941_reg_39508             |  27|   0|   27|          0|
    |add_ln58_3943_reg_39513             |  26|   0|   26|          0|
    |add_ln58_3945_reg_39518             |  24|   0|   24|          0|
    |add_ln58_3952_reg_39523             |  28|   0|   28|          0|
    |add_ln58_3953_reg_39528             |  27|   0|   27|          0|
    |add_ln58_3955_reg_39533             |  27|   0|   27|          0|
    |add_ln58_3958_reg_39538             |  27|   0|   27|          0|
    |add_ln58_3960_reg_39543             |  27|   0|   27|          0|
    |add_ln58_3966_reg_39548             |  26|   0|   26|          0|
    |add_ln58_3972_reg_39553             |  28|   0|   28|          0|
    |add_ln58_3976_reg_39558             |  28|   0|   28|          0|
    |add_ln58_3978_reg_39563             |  26|   0|   26|          0|
    |add_ln58_3980_reg_39568             |  27|   0|   27|          0|
    |add_ln58_3986_reg_39573             |  26|   0|   26|          0|
    |add_ln58_3994_reg_39578             |  26|   0|   26|          0|
    |add_ln58_3996_reg_39583             |  28|   0|   28|          0|
    |add_ln58_3997_reg_39588             |  27|   0|   27|          0|
    |add_ln58_4003_reg_39593             |  27|   0|   27|          0|
    |add_ln58_4006_reg_39598             |  26|   0|   26|          0|
    |ap_CS_fsm                           |   1|   0|    1|          0|
    |ap_done_reg                         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2             |   1|   0|    1|          0|
    |ap_return_0_preg                    |  28|   0|   28|          0|
    |ap_return_1_preg                    |  28|   0|   28|          0|
    |ap_return_2_preg                    |  28|   0|   28|          0|
    |ap_return_3_preg                    |  28|   0|   28|          0|
    |ap_return_4_preg                    |  28|   0|   28|          0|
    |lshr_ln42_4_reg_39437               |  21|   0|   21|          0|
    |lshr_ln42_9_reg_39448               |  23|   0|   23|          0|
    |p_read1030_reg_39355                |  16|   0|   16|          0|
    |p_read1030_reg_39355_pp0_iter1_reg  |  16|   0|   16|          0|
    |p_read1131_reg_39348                |  16|   0|   16|          0|
    |p_read121_reg_39424                 |  16|   0|   16|          0|
    |p_read1232_reg_39341                |  16|   0|   16|          0|
    |p_read222_reg_39416                 |  16|   0|   16|          0|
    |p_read222_reg_39416_pp0_iter1_reg   |  16|   0|   16|          0|
    |p_read323_reg_39407                 |  16|   0|   16|          0|
    |p_read424_reg_39400                 |  16|   0|   16|          0|
    |p_read525_reg_39393                 |  16|   0|   16|          0|
    |p_read626_reg_39384                 |  16|   0|   16|          0|
    |p_read626_reg_39384_pp0_iter1_reg   |  16|   0|   16|          0|
    |p_read727_reg_39378                 |  16|   0|   16|          0|
    |p_read828_reg_39370                 |  16|   0|   16|          0|
    |p_read929_reg_39362                 |  16|   0|   16|          0|
    |p_read_277_reg_39285                |  16|   0|   16|          0|
    |p_read_278_reg_39292                |  16|   0|   16|          0|
    |p_read_279_reg_39300                |  16|   0|   16|          0|
    |p_read_280_reg_39307                |  16|   0|   16|          0|
    |p_read_281_reg_39314                |  16|   0|   16|          0|
    |p_read_282_reg_39322                |  16|   0|   16|          0|
    |p_read_283_reg_39331                |  16|   0|   16|          0|
    |p_read_284_reg_39431                |  16|   0|   16|          0|
    |zext_ln73_751_reg_39442             |  16|   0|   24|          8|
    +------------------------------------+----+----+-----+-----------+
    |Total                               |1372|   0| 1380|          8|
    +------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------+-----+-----+------------+-------------------------------------------------------------------------------+--------------+
|  RTL Ports  | Dir | Bits|  Protocol  |                                 Source Object                                 |    C Type    |
+-------------+-----+-----+------------+-------------------------------------------------------------------------------+--------------+
|ap_clk       |   in|    1|  ap_ctrl_hs|  dense_latency<ap_ufixed<16, 6, 4, 0, 0>, ap_fixed<28, 10, 5, 3, 0>, config13>|  return value|
|ap_rst       |   in|    1|  ap_ctrl_hs|  dense_latency<ap_ufixed<16, 6, 4, 0, 0>, ap_fixed<28, 10, 5, 3, 0>, config13>|  return value|
|ap_start     |   in|    1|  ap_ctrl_hs|  dense_latency<ap_ufixed<16, 6, 4, 0, 0>, ap_fixed<28, 10, 5, 3, 0>, config13>|  return value|
|ap_done      |  out|    1|  ap_ctrl_hs|  dense_latency<ap_ufixed<16, 6, 4, 0, 0>, ap_fixed<28, 10, 5, 3, 0>, config13>|  return value|
|ap_continue  |   in|    1|  ap_ctrl_hs|  dense_latency<ap_ufixed<16, 6, 4, 0, 0>, ap_fixed<28, 10, 5, 3, 0>, config13>|  return value|
|ap_idle      |  out|    1|  ap_ctrl_hs|  dense_latency<ap_ufixed<16, 6, 4, 0, 0>, ap_fixed<28, 10, 5, 3, 0>, config13>|  return value|
|ap_ready     |  out|    1|  ap_ctrl_hs|  dense_latency<ap_ufixed<16, 6, 4, 0, 0>, ap_fixed<28, 10, 5, 3, 0>, config13>|  return value|
|ap_return_0  |  out|   28|  ap_ctrl_hs|  dense_latency<ap_ufixed<16, 6, 4, 0, 0>, ap_fixed<28, 10, 5, 3, 0>, config13>|  return value|
|ap_return_1  |  out|   28|  ap_ctrl_hs|  dense_latency<ap_ufixed<16, 6, 4, 0, 0>, ap_fixed<28, 10, 5, 3, 0>, config13>|  return value|
|ap_return_2  |  out|   28|  ap_ctrl_hs|  dense_latency<ap_ufixed<16, 6, 4, 0, 0>, ap_fixed<28, 10, 5, 3, 0>, config13>|  return value|
|ap_return_3  |  out|   28|  ap_ctrl_hs|  dense_latency<ap_ufixed<16, 6, 4, 0, 0>, ap_fixed<28, 10, 5, 3, 0>, config13>|  return value|
|ap_return_4  |  out|   28|  ap_ctrl_hs|  dense_latency<ap_ufixed<16, 6, 4, 0, 0>, ap_fixed<28, 10, 5, 3, 0>, config13>|  return value|
|p_read       |   in|   16|     ap_none|                                                                         p_read|        scalar|
|p_read1      |   in|   16|     ap_none|                                                                        p_read1|        scalar|
|p_read2      |   in|   16|     ap_none|                                                                        p_read2|        scalar|
|p_read3      |   in|   16|     ap_none|                                                                        p_read3|        scalar|
|p_read4      |   in|   16|     ap_none|                                                                        p_read4|        scalar|
|p_read5      |   in|   16|     ap_none|                                                                        p_read5|        scalar|
|p_read6      |   in|   16|     ap_none|                                                                        p_read6|        scalar|
|p_read7      |   in|   16|     ap_none|                                                                        p_read7|        scalar|
|p_read8      |   in|   16|     ap_none|                                                                        p_read8|        scalar|
|p_read9      |   in|   16|     ap_none|                                                                        p_read9|        scalar|
|p_read10     |   in|   16|     ap_none|                                                                       p_read10|        scalar|
|p_read11     |   in|   16|     ap_none|                                                                       p_read11|        scalar|
|p_read12     |   in|   16|     ap_none|                                                                       p_read12|        scalar|
|p_read13     |   in|   16|     ap_none|                                                                       p_read13|        scalar|
|p_read14     |   in|   16|     ap_none|                                                                       p_read14|        scalar|
|p_read15     |   in|   16|     ap_none|                                                                       p_read15|        scalar|
|p_read16     |   in|   16|     ap_none|                                                                       p_read16|        scalar|
|p_read17     |   in|   16|     ap_none|                                                                       p_read17|        scalar|
|p_read18     |   in|   16|     ap_none|                                                                       p_read18|        scalar|
|p_read19     |   in|   16|     ap_none|                                                                       p_read19|        scalar|
+-------------+-----+-----+------------+-------------------------------------------------------------------------------+--------------+

