<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a200tsbg484-1" LaunchTime="1769925122" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/lab1.dcp">
  <File Type="REPORTS-TCL" Name="lab1_reports.tcl"/>
  <File Type="RDS-UTIL" Name="lab1_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="lab1_utilization_synth.pb"/>
  <File Type="PA-TCL" Name="lab1.tcl"/>
  <File Type="RDS-RDS" Name="lab1.vds"/>
  <File Type="RDS-DCP" Name="lab1.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/jakem/Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/dvid.vhdl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/dvid.vhdl"/>
        <Attr Name="ImportTime" Val="1769093526"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/jakem/Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/ece383_pkg.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/ece383_pkg.vhd"/>
        <Attr Name="ImportTime" Val="1769093526"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/jakem/Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/tdms.vhdl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/tdms.vhdl"/>
        <Attr Name="ImportTime" Val="1769093526"/>
        <Attr Name="UsedIn" Val="synthesis"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/jakem/Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/color_mapper.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/color_mapper.vhd"/>
        <Attr Name="ImportTime" Val="1769093526"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/jakem/ece383_wksp/hw4/hw4/hw4.srcs/sources_1/new/counter.vhdl">
      <FileInfo SFType="VHDL2008">
        <Attr Name="ImportPath" Val="$PPRDIR/../../hw4/hw4/hw4.srcs/sources_1/new/counter.vhdl"/>
        <Attr Name="ImportTime" Val="1768932116"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/jakem/Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/numeric_stepper.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/numeric_stepper.vhd"/>
        <Attr Name="ImportTime" Val="1769093526"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/jakem/Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/video.vhdl">
      <FileInfo SFType="VHDL2008">
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/video.vhdl"/>
        <Attr Name="ImportTime" Val="1769093526"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/jakem/Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/vga_signal_generator.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/vga_signal_generator.vhd"/>
        <Attr Name="ImportTime" Val="1769093526"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/jakem/Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/vga.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/vga.vhd"/>
        <Attr Name="ImportTime" Val="1769093526"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/jakem/Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/lab1.vhdl">
      <FileInfo SFType="VHDL2008">
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Lab1_Cadet_Code_2026/Lab1_Cadet_Code_2026/lab1.vhdl"/>
        <Attr Name="ImportTime" Val="1769093526"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="lab1"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Downloads/Lab1.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Lab1.xdc"/>
        <Attr Name="ImportTime" Val="1769094482"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/lab1.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2024"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
</GenRun>
