`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2018/10/11 22:15:24
// Design Name: 
// Module Name: lab1_2_1
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module lab1_2_1(
    input [7:0]x,
    output [7:0]y
    );
    assign y[0]=x[0];
    assign y[1]=x[1];
    assign y[2]=x[2];
    assign y[3]=x[3];
    assign y[4]=x[4];
    assign y[5]=x[5];
    assign y[6]=x[6];
    assign y[7]=x[7];   
endmodule
