CÃ¡c bÆ°á»›c huáº¥n luyá»‡n mÃ´ hÃ¬nh nháº­n diá»‡n tÃ­n hiá»‡u sÃ³ng nÃ£o
1. Huáº¥n luyá»‡n trÃªn mÃ¡y tÃ­nh

BÆ°á»›c 1: Khá»Ÿi táº¡o & load datasheet

BÆ°á»›c 2: Cáº¥u hÃ¬nh tham sá»‘: 
        Láº¥y fs, Ä‘áº·t window_len = 2.5s, offset = 0.5s, 
        chá»n 22 kÃªnh EEG, thiáº¿t káº¿ FIR band-pass 8â€“30 Hz.

BÆ°á»›c 3: TÃ¡ch epoch & tiá»n xá»­ lÃ½ trÃªn tá»«ng epoch: 
        DÃ² cue onset, cáº¯t epoch (start = latency + offset), 
        lá»c báº±ng filtfilt, zero-mean theo kÃªnh, gÃ¡n nhÃ£n (class1..4).

BÆ°á»›c 4: Dá»n dá»¯ liá»‡u: 
        Loáº¡i nhá»¯ng epoch bá»‹ Ä‘Ã¡nh dáº¥u Rejection, 
        loáº¡i NaN, kiá»ƒm tra sá»‘ lÆ°á»£ng trial.

BÆ°á»›c 5: Chia hold-out: 
        Test = trial 1..58, Train = trial 59..N; in phÃ¢n bá»‘ lá»›p.

BÆ°á»›c 6: TrÃ­ch Ä‘áº·c trÆ°ng (CSP One-vs-Rest)
        Vá»›i má»—i class: tÃ­nh ma tráº­n hiá»‡p phÆ°Æ¡ng sai chuáº©n hoÃ¡, 
        giáº£i eigen tá»•ng quÃ¡t, láº¥y m thÃ nh pháº§n lá»›n nháº¥t & nhá» nháº¥t 
        â†’ tÃ­nh log-variance lÃ m feature.

BÆ°á»›c 7: Chuáº©n hoÃ¡ & huáº¥n luyá»‡n (rLDA):
        Z-score theo train (mu_feat, std_feat), 
        huáº¥n luyá»‡n rLDA (shrinkage Gamma), xuáº¥t Wlda vÃ  b cho suy luáº­n.

BÆ°á»›c 8: Ãp dá»¥ng lÃªn test, Ä‘Ã¡nh giÃ¡ & lÆ°u tham sá»‘
        TrÃ­ch feature test báº±ng CSP tá»« train, chuáº©n hoÃ¡, 
        dá»± Ä‘oÃ¡n (score = X * Wlda + b), in accuracy + confusion matrix, 
        lÆ°u tham sá»‘ (params_holdout.mat) Ä‘á»ƒ triá»ƒn khai.

ğŸ‘‰ Pháº§n nÃ y giá»‘ng nhÆ° â€œhá»c trÆ°á»›câ€ Ä‘á»ƒ FPGA chá»‰ cáº§n â€œÃ¡p dá»¥ngâ€ chá»© khÃ´ng pháº£i tá»± há»c.

2. Thá»±c thi trÃªn FPGA

BÆ°á»›c 1: FPGA nháº­n tÃ­n hiá»‡u EEG tá»« ADC.

BÆ°á»›c 2: Cháº¡y bá»™ lá»c bÄƒng thÃ´ng 8â€“30 Hz (chá»‰ giá»¯ sÃ³ng cáº§n thiáº¿t).

BÆ°á»›c 3: Ãp dá»¥ng ma tráº­n CSP (Ä‘Ã£ huáº¥n luyá»‡n) Ä‘á»ƒ trá»™n cÃ¡c kÃªnh EEG â†’ ra vÃ i kÃªnh má»›i.

BÆ°á»›c 4: Trong má»—i cá»­a sá»• 1 giÃ¢y, tÃ­nh â€œmá»©c nÄƒng lÆ°á»£ngâ€ tá»«ng kÃªnh â†’ rá»“i láº¥y log.

BÆ°á»›c 5: ÄÆ°a cÃ¡c Ä‘áº·c trÆ°ng Ä‘Ã³ vÃ o cÃ´ng thá»©c LDA (wÂ·f + b) â†’ cho ra káº¿t quáº£ lá»›p (trÃ¡i/pháº£i).

BÆ°á»›c 6: FPGA biáº¿n káº¿t quáº£ phÃ¢n loáº¡i thÃ nh lá»‡nh Ä‘iá»u khiá»ƒn xe lÄƒn (vÃ­ dá»¥ tiáº¿n, lÃ¹i, ráº½).