 1
目 錄 
一、中文摘要 ................................................................................................................. 3 
    英文摘要 ................................................................................................................. 5 
二、緣由即目的 ............................................................................................................. 7 
三、計畫成果與討論 .................................................................................................. 10 
四、結論及論文發表 .................................................................................................. 31 
五、成果自評 ............................................................................................................... 32 
圖一、虛擬測試平台之架構圖 .................................................................................. 10 
圖二、虛擬測試平台所採用之WBC架構 ............................................................... 11 
圖三、記憶體之 TLM模型 ........................................................................................ 13 
圖四、記憶體內建自我測試之 TLM模型................................................................ 13 
圖五、類比/數位轉換器之 TLM模型....................................................................... 14 
圖六、類比/數位轉換器內建自我測試之 TLM模型 .............................................. 15 
圖七、測試控制器之 TLM架構圖 ............................................................................ 16 
圖八、測試匯流排之 TLM模型 ................................................................................ 18 
圖九、TMS產生器之(a)RTL模型 (b)TLM模型 .................................................... 20 
圖十、OCP wrapper之設計 ........................................................................................ 22 
圖十一、Protocol converter之架構圖 ....................................................................... 23 
圖十二、PAC platform之系統架構圖 ....................................................................... 24 
圖十三、衍生出的 PAC platform系統架構圖 ......................................................... 24 
圖十四、時間註釋方法之準確度 .............................................................................. 26 
圖十五、所提出之系統匯流排架構圖 ...................................................................... 27 
圖十六、表示系統匯流排死結之圖形 ...................................................................... 29 
圖十七、電子系統層級測試技術以及系統匯流排之相關研究與 ESL整合開發系
統平台之整合 ............................................................................................................... 30 
 3
行政院國家科學委員會專題研究計畫成果報告 
總計畫:電子系統層級測試技術開發及其在多格式系統晶片之應用(第三年) 
子計畫六: 電子系統層級測試技術開發及其在多格式系統晶片之應用(三) 
計畫編號：NSC98-2220-E-006-007 
執行期限：98年 8月 1日至 99年 7月 31日 
主持人：李昆忠 成功大學電機系教授 
E-mail: kjlee@mail.ncku.edu.tw 
 
一、中文摘要 
本計畫為成功大學電機系所提出之三年總計畫“電子系統層級設計技術開發及其在多格
式系統晶片之應用”之一子計畫。本子計畫主要目的在於深入研究電子系統層級測試之議題並
開發出各種電子系統層級測試技術，包括建立各種測試元件（掃描鍊、內建自我測試電路、
測試控制器、測試匯流排等）及整體測試架構之高階（System C）模型，並且利用電子系統
層級設計之優點，對整體架構進行模擬驗證，探索測試系統架構的設計空間。本計畫亦會研
究探討系統中系統匯流排相關之議題，並提出一具體之高效能系統匯流排架構，同時比較所
提出之系統匯流排與其他匯流排之傳輸效能，以期達到最佳之資料傳輸效率。另外，針對高
效能系統匯流排特有之死結問題，本計畫亦提出有效率之解決方法。本計畫執行時間為 96年
8月 1日至 99年 7月 31日，至今已執行完成，本計畫之成果摘要如下： 
我們已完成電子系統層級設計與測試之相關文獻研究，同時建立測試元件模型，並進而
整合於一虛擬測試平台，以進行系統層級測試程序之模擬驗證。我們更一步提升這些測試元
件模型的抽象層次以達到更快的模擬速度，並進行測試架構之設計空間探索。我們同時也發
展 Open Core Protocol (OCP)介面與協定轉換器之設計，並與工研院合作成功地整合於 PAC平
台中。在系統匯流排的設計方面，我們已完成了系統匯流排模型之設計、模型之自動化產生、
系統匯流排效能之比較以及死結問題之解決方法。另外我們亦已將所開發之所有成果成功整
合於總計畫所開發之 ESL整合開發系統平台中，使此開發系統成為目前所有已知之 ESL開發
平台中唯一具有分析、開發及整合各種測試架構之 ESL開發系統平台。本計畫目前已完成之
具體項目為： 
 
1 建立一虛擬測試平台 
 5
English Abstract 
This project is one sub-project of the three-year joint project (Aug.1, 2007 ~ July. 31, 2010), 
“Development of Electronic System Level (ESL) Design Methodology and its Applications to 
Multiple-Format SOC Design,” proposed by the Department of EE, NCKU. The main objectives of 
the project are to thoroughly study the testing issues at the electronic system level (ESL), develop 
various novel and practical ESL test techniques, and then make use of the advantages of ESL design 
to carry out the system level simulation/verification, explore the testable design space. The results of 
the three-year project can be summarized as follows. 
We have surveyed the related work and literature about ESL design and testing methodology. 
We also built transaction level models for test components and integrated them into a virtual test 
platform to carry out the simulation and verification of system level testing. We further abstract the 
test components to achieve faster simulation speed and explore the design space of the test 
architecture. We also implement the OCP wrapper and the protocol converter which are key 
techniques to carry out the OCP integration methodology. We co-work with ITRI to integrate them 
into the PAC platform. We also propose an high-performance bus design with various advanced bus 
functionalities, and the deadlock issue of on-chip buses is as well solved. The working items which 
are completed are listed below: 
1 Develop a virtual test platform 
1.1 Develop the architecture of the virtual test platform 
1.2 Develop a virtual scan model 
1.3 Build the TLM models of IEEE 1500 wrapper 
1.4 Build the TLM models of test bus 
1.5 Build the TLM models of memory and memory BIST 
1.6 Build the TLM models of ADC and ADC BIST 
1.7 Build the TLM models of test controller 
1.8 Build the TLM models of TAPC 
2 Develop the models of system components and abstract the virtual test platform to improve the 
simulation speed 
2.1 Develop the TLM model of the MIPS CPU 
2.2 Develop the TLM model of the system bus 
 7
二、緣由及目的 
測試(Testing)在 IC 工業發展的過程中一直是個令人頭痛的問題，儘管在過去三、四十年
間所研發出來的測試技術多如過江之鯽，例如目前由 IEEE主辦或協辦的國際性專門探討測試
問題的 Conference/Symposium/Workshop，每年即高達 30餘個，平均不到二週即有一個。然而
在真正設計一個新的電子產品時到底應花費多大成本去處理測試問題，及應使用何種測試技
術的問題，仍一直困擾著決策階層。 
在超大型積體電路製程技術的進步之下，系統單晶片（System-on-a-chip, SOC）之設計方
法逐漸成為積體電路設計之主流。在此設計潮流下，為了降低開發成本及縮短設計時程，利
用已設計完成的矽智財（SIP）電路來完成系統單晶片設計為一必然之趨勢，然而此種趨勢亦
衍生出許多問題與挑戰，其中最為困難且極待解決之問題即為系統單晶片之測試問題。由於
系統單晶片之高複雜度及含有眾多的核心電路，為了完整測試這些核心電路，傳統上以外部
自動測試機台（Automatic Test Equipment, ATE）為導向之測試方法將導致極高之測試成本，
因此如何降低所需之測試成本為首要且根本之問題。其次，由於系統單晶片內所採用矽智財
電路之供應者未必相同，此情形將造成不同核心電路間存在設計方法及測試策略上之差異，
因此如何以系統化之方法針對這些矽智財電路進行完整測試為一相當值得探討之問題。由於
矽智財電路通常深埋於一系統單晶片之設計內，但測試流程中往往需要利用系統之輸入/輸出
埠提供矽智財電路測試向量並觀察測試結果，故如何透過系統之輸入/輸出埠存取這些矽智財
電路以有效完成測試流程為另一值得研究之問題。除此之外，由於系統單晶片設計之高複雜
度將提高測試流程控制上之困難度，因此如何控制系統單晶片之測試流程以達到高效率之測
試亦為一極待解決之問題。 
順應 core-based 設計潮流而衍生出的平台式設計方式（ platform-based design 
methodology），已成為近年來熱門的研究課題，這樣的發展平台可以快速地整合不同來源的
SIP而開發出全新的系統並且進行功能上的驗證，但是在眾多的發展平台上都欠缺在發展系統
測試上的支援，當使用一些核心電路去發展整個系統時，如何驗證核心電路本身好壞及核心
電路在系統中是否能正常工作勢必成為系統發展時極端重要的一環。為因應此一趨勢，核心
電路的可測試能力，以及是否有一可使用的整體平台之測試介面，便成為設計核心電路時考
量的因素之一。在單晶片系統的架構下，對系統整合者來說，所有的元件可視為一黑盒子，
整合人員並不能改變核心電路既有的測試方式，也就是測試整合者無法控制所有的測試技
 9
試方面的相關研究都不少，不過，到現在為止尚無見到將兩者整合在一起，以進行電子系統
層級測試的相關文獻。結合積體電路的測試以及電子系統層級設計之方法即為本計畫之主要
目的，本計畫希望藉由電子系統設計中快速的模擬速度以及快速分析並建立起系統架構的特
性，來將測試的議題及早引入設計流程之中，並於設計流程的初期分析各種測試架構的成本，
以期所設計出來的 SOC 能兼具高效能與高測試性且僅需極低的測試成本，確保日後 SOC 晶
片之品質。 
 
 11
此虛擬測試平台能利用內建於 SOC晶片中既有之元件(如 CPU與系統匯流排)與額外設計
之測試元件，對 SOC晶片中之 IP進行測試，並降低對昂貴之外部測試機台之需求。 
1.2. 提出虛擬掃描鍊模型 
當我們為了驗證虛擬測試平台的正確性而進行模擬時，我們通常不會在待測電路中引入
錯誤模型(fault model)，亦即此待測電路皆是以沒有錯誤存在的情況下進行模擬。由此我們可
以得知當我們將測試向量輸入至待測電路時，所得到的結果會和預期的結果一致，我們即利
用此一特性來為具有掃描鍊之待測電路建立高抽象層次模型，以加快模擬速度。 
相較於一般待測電路以硬體描述語言來實現硬體電路，虛擬掃描鍊模型由 gate-level電路
萃取了電路測試向量與測試結果之間的關係，並且以類似查表求值的方式建立其資料結構。
另外，測試向量輸入至電路的順序同樣被記錄下來，因此，當一連串的測試向量送至待測電
路時，我們只需要判斷此測試向量是否為預期順序之測試向量，即可立即將其測試結果送至
待測電路的輸出端。藉此我們可以避免實現待測電路內部的繁複細節，並且得到模擬速度上
的提升。這樣的虛擬掃描鍊對於電路內部結構尚未明確，但已知其輸入輸出關係之高抽象層
次電路模型特別適合。 
1.3. 建立 IEEE 1500包裝介面之 TLM模型 
在 IEEE 1500標準中，提供了許多 wrapper boundary cells (WBC)的實作範例，在此計畫中
我們採用名為WC_SD1_CII_UD的WBC，如圖二所示。此WBC包含一個能支援 shift、capture
的儲存元件(SC)與一個能支援 update的儲存元件(U)。因此，此WBC架構能支援 shift、capture
以及 update等功能。 
 
圖二、虛擬測試平台所採用之WBC架構 
 13
 
圖三、記憶體之 TLM模型 
我們所提出的記憶體內建自我測試則提供了測試時所需要的控制訊號(CEN, WEN 與
OEN)、寫入資料以及目標位址來對記憶體進行測試。如圖四所示，記憶體內建自我測試包含
了一個唯讀記憶體(ROM)來儲存測試時所需要的 data background 與 March 演算法相關之資
料。March演算法相關之資料由 3bits的 unsigned整數來表示，以代表測試的動作為讀或寫、
產生的目標地址為上數或下數以及讀寫的值為正向或反向。由這些資料，我們可以選擇採用
任何一種March演算法來進行記憶體的測試。 
 
圖四、記憶體內建自我測試之 TLM模型 
圖四中之“Address generation”程序會對前段所述之 March演算法相關資料進行解碼，並產
生所對應之上數以及下數的目標位址，“Write operation”程序則根據 data background產生所需
要的寫入資料，同時也會對 March 演算法相關資料解碼產生寫入致能(write enable)的控制訊
 15
 
圖六、類比/數位轉換器內建自我測試之 TLM模型 
1.7. 建立測試控制器之 TLM模型 
圖七所示為我們所提出的測試控制器之架構圖。圖七中之 AMBA interface 為測試控制器
與系統匯流排之溝通介面，其由 AMBA模型之函式組成。這些函式包括送出使用系統匯流排
之要求(request)、確認系統匯流排之回應(acknowledgement)以及資料與位址之傳輸，這些函式
以呼叫 API 的方式來實現，這樣的作法與 RTL 實現的方法有很大的差異。以 RTL 來實現
AMBA協定(protocol)的做法為宣告詳盡之訊號線以及相關之有限狀態機(finite state machine, 
FSM)，而 API則是以軟體程序的方式呈現，相較之下比較容易實現，也比較容易維護。最重
要的是，API函式的模擬速度相較於以 RTL實現協定而言，快非常多。 
 17
1.8. 建立 TAPC之 TLM模型 
在虛擬測試平台中，我們採用測試存取埠控制器(test access port controller, TAPC)來產生
IEEE 1500包裝介面所需要的測試控制訊號。IEEE 1149.1所定義的測試存取埠控制器乃一明
確定義狀態之有限狀態機，一般設計者在建立此有限狀態機時所採用的方法即是以抽象層次
較高的“case”語法來描述。在 TLM 模型中，我們同樣採用 SystemC 語言中的“case”語法來描
述測試存取埠控制器。在我們的設計中，測試存取埠控制器為一受 clock 上升緣所驅動之
SC_METHOD，其根據測試控制器中所產生之 TMS訊號以及目前所在之狀態，來決定每一個
clock的輸出結果。 
2. 建立系統元件模型並進一步提高抽象層次以增進虛擬測試平台之模擬效能 
2.1. 建立MISP處理器之 TLM模型 
在許多測試架構中，皆採用處理器來實現 on-chip測試，因此我們建立一個具有 MIPS架
構的處理器高階模型。此處理器模型為一具有 5階管線化架構的處理器，其對外溝通的資料
與控制訊號皆是藉由 SystemC所定義的 channel及其 Application Programming Interface (API)
來實現，內部運算部分亦具有極高的抽象程度，因此能達到相當快的模擬速度。 
2.2. 建立系統匯流排之 TLM模型 
我們所建立的系統匯流排為一類似 AMBA 的匯流排，所採用的仲裁策略 (arbitration 
scheme)則為固定式優先權(fixed priority)，系統中處理器具有最高的優先權，而測試控制器則
擁有次高的優先權，這樣的安排能讓測試流程之初由處理器掌控，並且設定測試控制器中的
控制暫存器(control register)，之後便由測試控制器主導剩餘的測試流程。 
2.3. 提高測試控制器與測試匯流排之抽象層次 
在前節描述的成果中，我們已經發展了具有 cycle-accurate 精確度之測試元件與測試平
台，我們進一步發展更為抽象，模擬速度更快的虛擬測試原件與平台，這些再次提升抽象層
次的測試元件主要包括測試控制器與測試匯流排。 
在測試控制器方面，我們首先分析在 on-chip 測試架構以及 off-chip 測試架構中，測試
控制器所需具備的不同功能。測試控制器主要應具備 3個功能： 
 19
 
表一、以單一待測電路來評估虛擬測試平台模擬速度之結果 
CUT Gate Count RTL Test Platform Virtual Test Platform 
Speed-up 
Ratio 
s13207 7,951 375 sec. 0.105 sec. 3,571 
s15850 9,772 169 sec. 0.052 sec. 3,250 
s35932 16,065 269 sec. 0.034 sec. 7,911 
s38417 22,179 1,016 sec. 0.105 sec. 9,676 
s38584 19,253 1,059 sec. 0.132 sec. 8,022 
b15 8,922 319 sec. 0.134 sec. 2,380 
b17 32,326 9,224 sec. 0.995 sec. 9,270 
b18 114,621 153,534 sec. 2.253 sec. 68,146 
b19 231,320 358,261 sec. 5.583 sec. 64,169 
b20 20,226 1,412 sec. 0.257 sec. 5,494 
b21 20,571 1,445 sec. 0.262 sec. 5,515 
b22 29,951 2,753 sec. 0.297 sec. 9,269 
3. 探索測試平台之設計空間 
設計空間的探索是一個藉由探索可行的架構以及演算法，來尋求最佳系統架構的流
程。這個架構可能是尋求最小的電路面積，也可能是尋求最佳的運算效能，亦有可能是具有
最少的功率消耗，至於是哪一方面的最佳化，端看設計者的設計目標。今年我們已經完成分
析一個測試架構中影響測試效能(測試時間與測試電路面積等)的條件，並藉由改變這些條件
快速地以自動化軟體建立相對應的測試架構模型，並由快速地電路模擬來進行定量的效能評
估。 
我們針對下列三項測試架構中的參數來進行測試架構的設計空間探索：(1)測試架構中
最多可以同時進行測試的電路個數、(2)待測電路中掃描鍊的數目以及(3)測試匯流排的寬度。 
表二所示的結果即為我們進行測試架構設計空間探索的結果，我們分析一個具有 9 個
待測電路的 SOC 中，上述三個參數不同時，測試架構完成 SOC 測試所需要的測試時間，以
及相對應的 area overhead。表二中不同的測試架構，皆可以在數分鐘之內，藉由自動化程式
自動產生，並且在數秒鐘之內完成完整的模擬。 
 21
術，分別是 OCP wrapper設計，以及 OCP與 on-chip系統匯流排之間的協定轉換器。 
4.1. 提出 OCP wrapper之設計 
OCP wrapper的設計與一般匯流排介面(例如 AMBA wrapper)的設計非常類似，不同的
地方在於匯流排介面是為了某種特定的系統匯流排架構所設計的介面，而 OCP wrapper則是
實現了一種介面的標準。設計者可以根據 IP core的需求，彈性地選擇需要的介面訊號，以求
完成 area overhead最低的介面設計。 
OCP wrapper包括了輸入輸出的訊號線，以及相關的 handshaking機制。OCP標準中定
義了全面且完整的訊號，並將其分為資料傳輸訊號、邊帶(sideband)訊號以及測試訊號，能提
供 IP core完整的介面需求。 
我們所設計的 OCP wrapper正是考量 IP core的特性所設計的 wrapper，我們從 OCP所
定義完整的訊號中，挑選出能支援 IP core所有與外部溝通的訊號，以達到面積最小且功能完
善的精簡 wrapper設計。圖十所示的即為我們所設計之 OCP wrapper的架構圖，它包含了 OCP 
master埠、OCP slave埠、master處理單元以及 slave處理單元。Master IP cores可以僅採用
OCP master埠與master處理單元，而 slave IP cores亦可僅採用 OCP slave埠與 slave處理單元。
對於 master IP cores而言，由 IP核心電路所發送出來的傳輸藉由 master處理單元根據 OCP
標準在正確的時序從 OCP master埠發送，待相關的 slave處理完之後，相對應的 response會
送回 OCP master埠。對於 slave IP cores而言，由其他 master IP cores送過來的傳輸會送至 OCP 
slave 埠，至於這些傳輸的相關訊息，例如傳輸的指令(讀或寫)以及傳輸的位址，皆由 slave
處理單元從傳輸的內容取得，並進一步送至 slave IP核心。Slave IP core核心處理完之後，同
樣會藉由 slave處理單元與 OCP slave埠在正確的時序送回。 
 23
 
圖十一、Protocol converter之架構圖 
然而，由於不同協定的相關時序也不相同，因此必須在這些單元的某些路徑中插入緩衝
器，以符合 OCP與 AMBA的時序。我們所設計的協定轉換器在我們精心設計之下插入若干
緩衝器，而這些緩衝器將不會造成任何額外部必要的 latency。 
另一個協定轉換器設計上的議題是關於訊號線的延遲(delay)，將這些訊號線連接起來可
能會在原來的 critical path上增加訊號的延遲，而造成延遲的總合超過一個時脈週期的時間。
然而，考量到正常情況下一個 IP core的設計會在輸入輸出端以暫存器暫存其值，因此我們幾
乎擁有一個完整的時脈週期來容忍協定轉換器所增加的延遲。因此，我們有把握我們的協定
轉換器並不會發生上述延遲總合超過一個時脈週期的情況發生。 
4.3. 將 OCP wrapper與協定轉換器應用至 PAC平台中 
我們已經完成將前述的OCP wrapper以及 OCP-AMBA協定轉換器應用至工研院晶片系
統中心所發展的 PAC平台中。工研院所設計的 PAC 平台之系統架構圖如圖十二所示，具有
一個 ARM926處理器、一個 PAC DSP處理器、以及若干個記憶體模組和 slave IP，我們根據
IP的特性為 PAC平台中的 IP core設計 OCP wrapper，並且引入相對應的協定轉換器。實驗結
果證明加入我們所設計的 OCP wrapper和協定轉換器之後，系統整合會變得非常快速且有效
率。整合後的 PAC platform亦經過 H.264解碼以及 FFT運算等程序之驗證。 
 25
在我們的時間註釋方法中，我們將整個測試流程的時間軸分為數個不同的區塊，分別
為： 
(1) 系統初始化以及測試控制器之設定所需之時間：此時間區塊包括系統初始時 CPU至記憶
體讀取資料以及對測試控制器內之暫存器寫入資料所需要的時間，藉由分析這些動作所讀寫
的資料量，即可分析這個區塊所花費的時間。 
(2) 起始一個新的測試區塊所需之時間：當測試平台開始一個新的測試區塊時，測試控制器
需至記憶體中讀取所需要的設定資訊，同樣藉由分析這些動作所讀寫的資料量，可以分析這
個區塊所花費的時間。 
(3) 進行掃描測試所需之時間：當具有掃描鍊之待測電路在進行測試時， TMS訊號產生器中
的有限狀態機會根據電路的特性(如掃描鍊之長度)而不斷地變換其狀態。在我們所建立的高
階測試平台中，我們為了提升模擬速度，將有限狀態機中"go shift"的狀態予以簡化，亦即我
們會以進入”go shift”狀態一次即完成所有的測試資料的輸入/輸出，因此在進行時間註解時補
上掃描鍊之長度，即可得知掃描測試時所花費的時間。 
(4) 維持機制(hold mechanism)所導致額外之時間：由於系統匯流排寬度的限制，當測試匯流
排的寬度大於某個值的時候，會導致來自系統匯流排的資料無法跟上測試匯流排，造成待測
電路中掃描鍊內的值需要維持住，而導致額外之時間花費。此段時間我們藉由分析系統匯流
排之寬度、TAM buffer之個數、TAM buffer之長度以及由系統匯流排讀取資料所需要的時間，
來分析這段額外的時間。 
圖十四所示為此時間註釋方法之實驗結果，我們以 RTL實際之模擬結果為標準，進行
各種不同的測試排程，實驗結果顯示此方法能在不減慢高階模型模擬速度的前提之下進行時
間之註釋，且具有相當高的時間準確度。 
 27
out-of-order與 pipeline傳輸。我們已完成此 OCP/AXI系統匯流排之高階 SystemC模型之建立，
並通過完整 Verification IP (VIP)之驗證，且整合於 PAC Duo虛擬平台中。同時，我們亦完成
相對應於此 SystemC模型之 RTL模型，以確保其 cycle-by-cycle之行為和其可實現性。另外，
我們也利用工研院所設計的 test cases，對 PAC Duo平台之系統架構進行進一步的了解，並且
分析我們所設計的系統匯流排於 PAC Duo平台中之效能。 
 
圖十五、所提出之系統匯流排架構圖 
表三所示為 DesignWare中 AXI系統匯流排與我們所設計的系統匯流之合成結果比較，
其中 AXI(1)為不支援 outstanding與 out-of-order功能之系統匯流排，AXI(2)為支援 outstanding
但不支援 out-of-order之系統匯流排，而 AXI(3)則為同時支援 outstanding以及 out-of-order之
系統匯流排。完成這 3種不同的 configurations之後，再以 TSMC130nm之製程在 333MHz之
操作頻率下進行合成。而我們所設計的 OCP 系統匯流排同樣也包含這 3 種不同的
configurations，分別是不支援 pipeline(即 AXI 中所定義的 outstanding)與 out-of-order 的
OCP(1)、支援 pipeline 但不支援 out-of-order 的 OCP(2)，以及支援 pipeline 與 out-of-order 的
OCP(3)，並且同樣以 TSMC130nm之製程在 333MHz之操作頻率下進行合成。表七中的系統
匯流排之 data width皆為 64bits，address width皆為 32bits，pipeline的深度(即 outstanding的
數量)皆為 5，且能夠支援具有 4個 master IP與 6個 slave IP之系統(即為 PAC Duo系統)。表
七的結果顯示，相較於 AXI(1)、AXI(2)與 AXI(3)，OCP(1)、OCP(2)與 OCP(3)的面積大約為
其 25.70%、38.97%與 53.93%，由此結果可以顯示，我們所設計的 OCP系統匯流排在硬體電
路面積的表現確實優於 Synopsys DesignWare所產生的 AXI系統匯流排。 
 29
S1 S2
T0
T1
 
圖十六、表示系統匯流排死結之圖形 
除了發展上述能判斷死結是否存在的圖形之外，我們更進一步由此圖形發展系統匯流
排中避免以及解開死結的方法。在避免死結發生的方法中，我們藉由在系統匯流排中加入死
結偵測器，以避免圖形中出現 cycle的出現。而在解開死結的方法中，我們允許死結的發生，
並藉由額外加入的 buffers來暫存違反 ordering rules的 responses，藉此將死結打開。 
8. 系統匯流排與資料流產生器 
針對前面所描述的系統流排以及相對應的死結解決方法，我們發展了相對應的系統匯
流排產生器，使用者可以藉由輸入如：系統中 master/slave ports的數目、是否支援 pipeline傳
輸、是否支援 out-of-order傳輸、匯流排中 buffer的大小以及是否需要解決死結的電路等設定
資料，即可產生相對應的 TLM模型以及可合成的 RTL模型，讓使用這在建立 SOC系統時，
能夠快速地產生所需要的系統匯流排。同時，為了讓使用者能夠評估所產生的系統匯流排之
效能，我們也設計了資料流產生器，讓使用者產生類似其應用之資料流，以評估所選用之系
統匯流排社否可以達到預期之效能。 
9. 與 ESL整合開發系統平台之整合 
前述本子計畫所發展的各種電子系統層級測試技術以及系統匯流排之相關開發研究，
均已經整合至總計畫中之 ESL整合開發系統平台。如圖十七所示，透過我們所設計的圖形化
介面，系統層級設計者得以藉由自動化程式快速地架構起所欲建立的 SOC測試模型以及系統
匯流排模型，並且將其整合於 SOC系統中，大幅地降低系統整合開發所花費的時間並減少建
立大型系統時所發生的人為錯誤。同時，透過與此 ESL整合開發系統平台之整合，本子計畫
所發展的方法與技術亦得以和其他子計畫之方法整合，完成此計畫於系統電子層級探討不同
 31
四、結論及論文發表 
本計畫之目的為研究開發各種不同的系統層級設計方法，進而探索各種不同的 SOC測
試架構。目前本計畫已經執行結束，我們也發展出包括虛擬測試平台之建立，並進一步提升
虛擬測試平台之抽象層次，以提升模擬速度。同時我們也發展了此虛擬測試平台的時間註釋
方法，並搭配虛擬測試平台的設計空間探索方法，探索不同的測試架構所需要的測試時間。
此外，我們也和工研院合作，發展 PAC系統中 OCP介面的設計，以及設計符合 OCP與 AXI
介面的系統匯流排，並解決系統匯流排中死結的問題。本計畫之相關論文發表如下所述，另
亦有數篇論文在審查或準備中。 
[1] K.-J. Lee, C.-Y. Chang and J.-D. Wang, “Constructing On-Chip Test Infra-Structure at Electronic 
System Level,” IEEE Workshop on RTL and High Level Testing, 2008. 
[2] K.-J. Lee, C.-Y. Chang and J.-D. Wang, “On-Chip Test Platform Design at Electronic System 
Level,” VLSI Design/CAD Symposium, 2008. 
[3] L.T. Wang, R. Apte, S. Wu, B. Sheu, K.J. Lee, X. Wen, W.B. Jone, C.H. Yeh, J. Guo, J. Liu, and 
Y.C. Sung, “Turbo1500: Toward Core-Based Design for Test and Diagnosis Using IEEE Std. 
1500,” International Test Conference, 2008. 
[4] J.-W. Lin, C.-C.h Wang, C.-Y. Chang, C.-H. Chen, and K.-J. Lee, “Full System Simulation and 
Verification Framework,” International Conference on Information Assurance and Security, 
2009. 
[5] K.-J. Lee, T.-Y. Hsieh, C.-Y. Chang, Y.-T. Hong, W.-C. Huang, “On-Chip SOC Test Platform 
Design Based on IEEE 1500 Standard,” IEEE Transaction on VLSI Systems, 2009. 
[6] C.-Y. Chang, Y.-J. Chang, K.-J. Lee, J.-C. Yeh, P.-J. Huang and Y.-H. Chu, “Design of OCP 
Wrappers and Protocol Converters for System Integration,” VLSI Design/CAD Symposium, 2009. 
[7] C.-Y. Chang, C.-Y. Hsiao, K.-J. Lee, and A. P. Su, “Transaction Level Modeling and Design 
Space Exploration for SOC Test Architectures,” Asia Test Symposium, 2009. 
[8] C.-Y. Chang, Y.-J. Chang, K.-J. Lee, J.-C. Yeh, S.-Y. Lin and J.-L. Ma, “Design of On-Chip Bus 
with OCP Interface,” International Symposium on VLSI Design, Automation and Test, 2010. 
 33
 附件一 
可供推廣之研發成果資料表(一) 
■ 可申請專利  ■ 可技術移轉                                      日期：99年8月31日 
國科會補助計畫 
計畫名稱：電子系統層級測試技術開發及其在多格式系統晶片之
應用(三) 
計畫主持人： 李昆忠 教授 
計畫編號：NSC98-2220-E-006-007  學門領域：EW 
技術/創作名稱 虛擬測試平台 
發明人/創作人 李昆忠 
技術說明 
中文： 
虛擬測試平台利用 ESL 之方法設計法建立各種不同的測試元件，
包括虛擬掃描鍊模型與其他常見測試元件之 TLM模型，並將其整
合為一虛擬測試平台，以於系統層級進行單晶片之測試以及測試
架構之設計空間探索。 
英文： 
Various test components such as scan design, BIST, boundary scan, 
1500 wrappers are integrated into a test platform at ESL, which makes 
it possible to perform test architecture analysis and evaluation at the 
early design stage. 
可利用之產業 
及 
可開發之產品 
IC設計公司可利用本技術於設計初期進行其 SOC晶片測試架構之
開發與測試方法之模擬驗證，進而分析不同測試架構之測試成本
與測試效能。 
技術特點 利用 ESL 設計方法，讓晶片設計時能及早將測試的議題納入考
量，進而發展出最佳之測試架構並降低測試成本。 
推廣及運用的價
值 
本技術能有效解決 SOC設計中困難之測試之問題，極具推廣之價
值。 
 
參加 2009 年國際 SOC 會議報告 
 
出席者：  成功大學電機系 李昆忠教授 
 
會議名稱 :中文 : 2009 國際系統晶片會議 
          英文 : 2009 International SOC Conference 
 
時間 :    2009 年 9 月 9 日~11 日 
 
地點 :    Belfast, Northern Ireland, UK 
           
一. 參加會議經過 : 
 
The 2009 International SOC Conference was held in the Wellington Park Hotel of 
Belfast, Northern Ireland, NK during September 9-11, 2009. For more than 22 years, 
the SOCC has been providing a premier forum for the SOC and Asia community to 
share their latest research and development results.  
The program of this year is quite rich, includes three keynotes, seven 
embedded tutorials, a poster session and a panel discussion. A total of 170 paper 
submissions were received, of which 64 are selected for regular presentations and 30 
for poster presentations. The program is organized into sixteen technical sessions with 
two or three parallel tracks. In addition, the conference also offers some exciting 
social and spouse program. 
 
The three keynotes are described below. The first speaker is Dr. Hermann Eul, 
who is the Executive VP in Sales, Marketing, Technology and R&D of the Infineon 
company. The topic of his speech is “The future of mobile broadband internet – 
powered by the semiconductor industry.” Dr. Eul first pointed out that “in the last 25 
years the mobile phone has fundamentally changed its function from a voice 
telephone to a text platform and now to a device that more and more resembles a 
multimedia computer, with mobile Internet being the key driving force.” The speaker 
then analyzed the key success factors of low-cost handsets and then the reasons why 
we need to move to high-end phones, where many new challenges will have to be 
addressed.Tthe challenges include the ability to seamlessly support multiple different 
air interfaces, the increasing amount of processing requirements due to the multimedia 
content and the power consumption problem. The presentation finally shows what the 
semiconductor industry can offer to respond to the challenges.  
The second speaker is James O’Riordan who is the Chief Technology Officer & 
year since then. This year one of the keynote speakers comes from Taiwan, which 
indicated the importance of Taiwan in the World’s SOC community. The quality of 
papers presented in this conference is also quite high and I suggested that our young 
researchers should consider to attend this conference so as to obtain the first hand 
information in the SOC research area. 
 
 
三、攜回資料： 
 
   One hard-copy proceedings of SOCC 2009. Whoever interested in the 
proceedings can borrow from the author of this report. 
98年度專題研究計畫研究成果彙整表 
計畫主持人：李昆忠 計畫編號：98-2220-E-006-007- 
計畫名稱：電子系統層級設計技術開發及其在多格式系統晶片之應用--子計畫六：電子系統層級測試
技術開發及其在多格式系統晶片之應用(3/3) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 3 3 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 1 1 100% 件  
技術移轉 
權利金 1500 1500 100% 千元  
碩士生 7 7 100%  
博士生 2 2 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 1 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 5 5 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
