# Test patterns for display_encoder_board.vhd 
# signal order: sw an seg
# NOTE: test vector file for combinational module
# anodes zijn om geinverteerd 00 zou duiden op anode 3 en 11 zou duiden op anode 0
# -0
00100000 0111 1000000 
01100000 1111 1000000
10100000 1111 XXXXXXX
11100000 1110 0111111
# 18
00010010 0111 0000000
01010010 1011 1001111
10010010 1111 XXXXXXX
11010010 1111 1000000 # displays staan uit maar waarde moet correct getest worden
# -9
00101001 0111 0000010 
01101001 1111 1000000
10101001 1111 XXXXXXX
11101001 1110 0111111
# +5
00000101 0111 0010010 
01000101 1111 1000000
10000101 1111 XXXXXXX
11000101 1111 1000000
