|PFD_test
MHz => ref_out.DATAIN
ref_in => ref_count[14].CLK
ref_in => ref_count[13].CLK
ref_in => ref_count[12].CLK
ref_in => ref_count[11].CLK
ref_in => ref_count[10].CLK
ref_in => ref_count[9].CLK
ref_in => ref_count[8].CLK
ref_in => ref_count[7].CLK
ref_in => ref_count[6].CLK
ref_in => ref_count[5].CLK
ref_in => ref_count[4].CLK
ref_in => ref_count[3].CLK
ref_in => ref_count[2].CLK
ref_in => ref_count[1].CLK
ref_in => ref_count[0].CLK
ref_in => ref_OK.ACLR
ref_in => ref_1k.CLK
ref_in => LED[0].DATAIN
ref_out <= MHz.DB_MAX_OUTPUT_PORT_TYPE
osc_in => osc_count[12].CLK
osc_in => osc_count[11].CLK
osc_in => osc_count[10].CLK
osc_in => osc_count[9].CLK
osc_in => osc_count[8].CLK
osc_in => osc_count[7].CLK
osc_in => osc_count[6].CLK
osc_in => osc_count[5].CLK
osc_in => osc_count[4].CLK
osc_in => osc_count[3].CLK
osc_in => osc_count[2].CLK
osc_in => osc_count[1].CLK
osc_in => osc_count[0].CLK
osc_in => osc_1k.CLK
osc_in => LED[1].DATAIN
VCXO_out <= VCXO_out~0.DB_MAX_OUTPUT_PORT_TYPE
LED[0] <= ref_in.DB_MAX_OUTPUT_PORT_TYPE
LED[1] <= osc_in.DB_MAX_OUTPUT_PORT_TYPE
LED[2] <= ref_1k~1.DB_MAX_OUTPUT_PORT_TYPE
LED[3] <= osc_1k~1.DB_MAX_OUTPUT_PORT_TYPE
LED[4] <= pfd:Janus_pfd.pfd_out
LED[5] <= <VCC>
LED[6] <= ref_OK.DB_MAX_OUTPUT_PORT_TYPE
LED[7] <= LED~0.DB_MAX_OUTPUT_PORT_TYPE


|PFD_test|pfd:Janus_pfd
ref_in => SYNTHESIZED_WIRE_12.CLK
ref_in => DFF_inst3.CLK
osc_in => SYNTHESIZED_WIRE_13.CLK
osc_in => SYNTHESIZED_WIRE_9.CLK
pfd_out <= pfd_out~0.DB_MAX_OUTPUT_PORT_TYPE
lock <= lock~0.DB_MAX_OUTPUT_PORT_TYPE


