https://fit.cvut.cz/fakulta/veda/patenty/257355







česky
english



České vysoké učení technické v Praze



Fakulta informačních technologií






Hledání

Hledání: 












Fakulta
Aktuálně
Zájemci o studium
Student
Zaměstnanec
Média





Struktura
Úřední deska
Zahraniční styky
Věda
Historie
Akademický senát FIT
Partneři
Kontakty









 
 › ČVUT » FIT  » Fakulta » Věda » Patenty » Zapojenie procesorovej jednotky Novinky    News




AktualityObhajoby DP

Kontakt
Granty
PatentyZařízení pro řízení a správu inteligentních budov a bytů
Systém pro realizaci rozptylovací tabulky
Zapojení pro řízení a správu inteligentních budov
Generování multiplikativní inverze
Zapojenie procesorovej jednotky

DoktorandiZájemce o studium
Harmonogram
DSP Informatika Základní informace
Informace pro nové doktorandy
Legislativa a formuláře
Oborová rada - ORP
Studijní předměty
Státní doktorská zkouška
Témata dizertačních prací
Obhájené dizertační práce
Zápis do DSP Informatika

Habilitační a jmenovací řízeníObhájené habilitační práce

Vědecká rada
Výzkumné skupiny a laboratoře





Zapojenie procesorovej jednotky 
V roce 1987 získali Ing. Róbert Lórencz a Ing. Miroslav Morháč, CSc., patent na zapojení speciální procesorové jednotky. Účelem tohoto zapojení je přesné řešení soustavy lineárních rovnic v oblasti zvolené zbytkové třídy. Majitelem patentu je Fyzikálny ústav Slovenskej akadémie vied.


Autor
Ing. Miroslav Morháč, CSc.
Ing. Róbert Lórencz
Přihlašovatel/Majitel
Fyzikálny ústav CEFV SAV, Bratislava
Druh PV
Československý národní patent
Informace ÚPV
Zapojenie procesorovej jednotky
Dokumentace
Patentový spis č. 257 355
Číslo přihlášky
1986-5867
Číslo dokumentu
257 355
Datum podání přihlášky
6. 8. 1986
Datum udělení patentu
30. 12. 1987
Datum publikace patentu
15. 12. 1988

Anotace
Účelom zapojenia procesorovej jednotky je presné riešenie sústavy lineárnych rovníc v oblasti zvolenej zvyškovej triedy. Uvedeného účelu sa dosiahne výpočtom inverznej matice v modulovej aritmetike, ktorý sa vykonáva v aritmetickej jednotke (A) v spolupráci s pamäťovým maticovým polom (M), blokom (I) tvorby modulových inverzných a negovaných čísel a blokom (C) riadiacej logiky. K riešeniu sústavy lineárnych rovníc v obore reálnych čísel je potrebných viacero procesorových jednotiek (P1 až Pm), ktoré pracujú synchrónne v súčinnosti s riadiacou jednotkou (R) a hositeľským počítačom (H). Zapojenie procesorovej jednotky môže nájsť široké uplatnenie pri riešení sústav lineárnych rovníc vo všetkých oblastiach vedy a techniky.

Osoba zodpovědná za obsah této stránky

doc. Ing. Štěpán Starosta, Ph.D., stepan.starosta@fit.cvut.czProděkan pro vědu a výzkum




 


Důležité odkazy
Mapa stránek
Kontakty
Partneři
Časopis Buď FIT



Facebook
Twitter
Instagram
YouTube



Připomínky a náměty
webmaster@fit.cvut.cz



 

 



      Poslední změna: 19.3.2018, 12:37      
           
                          
       






