# 工作进度
## 2019.7.2 
了解了riscv-spec的基本操作指令。

## 2019.7.13
理解硬件结构，构思代码

## 2019.7.16
使用另一种语言实现了CPU的模拟器，仍然有错误。

## 2019.7.18
开始构思汇编器的设计。

## 2019.7.21
调试完毕，使用另一种语言实现了CPU的模拟器。

## 2019.7.24
完成了汇编器的设计及调试。

至此。：)

## 2019.8.27
模拟器实验报告完成。
