# Verilog MIPS 单周期 CPU

## 一、设计草稿

### （一）整体结构

设计实现 IFU、GRF、ALU、DM、EXT 、Control 和 NPC 模块
依次连接 IFU、Control、GRF、EXT、ALU、DM 和 NPC 模块

### （二）模块设计

#### 1. IFU

#### （1）整体结构

| 信号名  | 方向 |    类型    |     描述     |
| :-----: | :--: | :--------: | :----------: |
|   clk   |  I   |    wire    |   时钟信号   |
|  reset  |  I   |    wire    | 同步复位信号 |
| next_PC |  I   | wire[31:0] | 下一指令地址 |
|   PC    |  O   | wire[31:0] | 当前指令地址 |
|  instr  |  O   | wire[31:0] |     指令     |

起始地址：0x00003000
地址范围：0x00003000 ~ 0x00006FFF
存储容量：$4096 * 32bit$

##### （2）PC

| 信号名  | 方向 |    类型    |     描述     |
| :-----: | :--: | :--------: | :----------: |
|   clk   |  I   |    wire    |   时钟信号   |
|  reset  |  I   |    wire    | 同步复位信号 |
| next_PC |  I   | wire[31:0] | 下一指令地址 |
|   PC    |  O   | wire[31:0] | 当前指令地址 |

##### （3）IM

| 信号名 | 方向 |    类型    |   描述   |
| :----: | :--: | :--------: | :------: |
|  addr  |  I   | wire[31:0] | 指令地址 |
| instr  |  O   | wire[31:0] |   指令   |

#### 2. GRF

|    信号名    | 方向 |    类型    |       描述       |
| :----------: | :--: | :--------: | :--------------: |
|     clk      |  I   |    wire    |     时钟信号     |
|    reset     |  I   |    wire    |   同步复位信号   |
|  read_reg1   |  I   | wire[4:0]  |   读寄存器1号    |
|  read_reg2   |  I   | wire[4:0]  |   读寄存器2号    |
| write_enable |  I   |    wire    |   寄存器写使能   |
|  write_reg   |  I   | wire[4:0]  |    写寄存器号    |
|  write_data  |  I   | wire[31:0] |   写寄存器数据   |
|      PC      |  I   | wire[31:0] | 指令地址（调试） |
|  read_data1  |  O   | wire[31:0] |  读寄存器1数据   |
|  read_data2  |  O   | wire[31:0] |  读寄存器2数据   |

#### 3. ALU

##### （1）模块结构

|  信号名   | 方向 |    类型    |   描述   |
| :-------: | :--: | :--------: | :------: |
| operand1  |  I   | wire[31:0] | 操作数1  |
| operand2  |  I   | wire[31:0] | 操作数2  |
| operation |  I   | wire[3:0]  | 操作类型 |
|  result   |  O   | reg[31:0]  | 运算结果 |
|   zero    |  O   |    wire    |  零标志  |

##### （2）功能描述

| operation |    功能    |
| :-------: | :--------: |
|   0000    |     加     |
|   0001    |     减     |
|   0010    |   按位与   |
|   0011    |   按位或   |
|   0100    |  按位异或  |
|   0101    |  按位或非  |
|   0110    |  逻辑左移  |
|   0111    |  逻辑右移  |
|   1000    |  算数右移  |
|   1001    | 有符号小于 |
|   1010    | 有符号大于 |
|   1011    | 无符号小于 |

#### 4. DM

|    信号名    | 方向 |    类型    |       描述       |
| :----------: | :--: | :--------: | :--------------: |
|     clk      |  I   |    wire    |     时钟信号     |
|    reset     |  I   |    wire    |   同步复位信号   |
| write_enable |  I   |    wire    |    内存写使能    |
|     addr     |  I   | wire[31:0] |   读写内存地址   |
|  write_data  |  I   | wire[31:0] |    写内存数据    |
|      PC      |  I   | wire[31:0] | 指令地址（调试） |
|  read_data   |  O   | wire[31:0] |    读内存数据    |

起始地址：0x00000000
地址范围：0x00000000 ~ 0x00002FFF
存储容量：$3072 * 32bit$

#### 5. EXT

##### （1）模块结构

|  信号名   | 方向 |    类型    |   描述   |
| :-------: | :--: | :--------: | :------: |
|  operand  |  I   | wire[31:0] |  操作数  |
| operation |  I   | wire[1:0]  | 操作类型 |
|  result   |  O   | reg[31:0]  |   结果   |

##### 2）功能描述

| operation |         功能          |
| :-------: | :-------------------: |
|    00     |        零拓展         |
|    01     |       符号拓展        |
|    10     | 加载到高16位，低位补0 |

#### 6. Controller（控制器）

##### （1）整体结构

|  信号名  | 方向 |   类型    |          描述          |
| :------: | :--: | :-------: | :--------------------: |
|  opcode  |  I   | wire[5:0] |  opcode(instr[31:26])  |
|  funct   |  I   | wire[5:0] |   funct(instr[5:0])    |
|    rt    |  I   | wire[4:0] |    rt(instr[20:16])    |
|  ALUSrc  |  O   | reg[3:0]  |   ALU操作数来源选择    |
|  RegSrc  |  O   | reg[1:0]  | 寄存器写入数据来源选择 |
|  RegDst  |  O   | reg[1:0]  | 寄存器写入数据位置选择 |
| RegWrite |  O   |    reg    |      寄存器写使能      |
|  MemSrc  |  O   | reg[1:0]  |  内存写入数据方式选择  |
|  MemDst  |  O   | reg[2:0]  |  内存读出数据方式选择  |
| MemWrite |  O   |    reg    |       内存写使能       |
|  Branch  |  O   | reg[1:0]  |        分支信号        |
|   Jump   |  O   | reg[1:0]  |        跳转信号        |
|  EXTOp   |  O   | reg[1:0]  |      EXT操作类型       |
|  ALUOp   |  O   | reg[3:0]  |      ALU操作类型       |

##### （2）信号说明

| ALUSrc | 第一个ALU操作数来源 | 第二个ALU操作数来源 |
| :----: | :-----------------: | :-----------------: |
|  0000  |      rs寄存器       |      rt寄存器       |
|  0010  |      rs寄存器       |     立即数/偏移     |
|  0100  |      rs寄存器       |        32'd0        |
|  0111  |      rt寄存器       |   s(instr[10:6])    |
|  1001  |      rt寄存器       |      rs寄存器       |


| RegSrc | 寄存器写入数据来源 |
| :----: | :----------------: |
|   00   |        ALU         |
|   01   |       Memory       |
|   10   |     PC + 32'd4     |

| RegDest | 寄存器写入数据位置 |
| :-----: | :----------------: |
|   00    |  rt(INSTR[20:16])  |
|   01    |  rd(INSTR[15:11])  |
|   10    |     5'd31(ra)      |

| MemSrc | 内存写入数据方式 |
| :----: | :--------------: |
|   00   |       byte       |
|   01   |       half       |
|   11   |       word       |

| MemDst | 内存读出数据方式 |
| :----: | :--------------: |
|  000   |       byte       |
|  001   |       half       |
|  010   |       word       |
|  011   |  unsigned byte   |
|  100   |  unsigned half   |

| Branch | 跳转信号 |
| :----: | :------: |
|   00   |  不跳转  |
|   01   |  零跳转  |
|   10   | 非零跳转 |

| Jump |     跳转信号     |
| :--: | :--------------: |
|  00  |      不跳转      |
|  01  |  跳转到直接地址  |
|  10  | 跳转到寄存器地址 |

## 二、测试方案

### （一）课下测试

#### 1. 输入

```
341c0000
341d0000
34013456
00210820
8c010004
ac010004
3c027878
00411822
3c051234
34040005
00000000
ac85ffff
8c83ffff
10650003
00000000
10000011
00000000
34670404
10e3000e
00000000
3c087777
3508ffff
00080022
34001100
00e65020
34080000
34090001
340a0001
010a4020
1109fffe
0c000c22
00000000
014a5020
1000ffff
014a5020
03e00008
00000000
```

#### 2. 输出

```
@00003000: $28 <= 00000000
@00003004: $29 <= 00000000
@00003008: $ 1 <= 00003456
@0000300c: $ 1 <= 000068ac
@00003010: $ 1 <= 00000000
@00003014: *00000004 <= 00000000
@00003018: $ 2 <= 78780000
@0000301c: $ 3 <= 78780000
@00003020: $ 5 <= 12340000
@00003024: $ 4 <= 00000005
@0000302c: *00000004 <= 12340000
@00003030: $ 3 <= 12340000
@00003044: $ 7 <= 12340404
@00003050: $ 8 <= 77770000
@00003054: $ 8 <= 7777ffff
@00003058: $ 0 <= 88880001
@0000305c: $ 0 <= 00001100
@00003060: $10 <= 12340404
@00003064: $ 8 <= 00000000
@00003068: $ 9 <= 00000001
@0000306c: $10 <= 00000001
@00003070: $ 8 <= 00000001
@00003070: $ 8 <= 00000002
@00003078: $31 <= 0000307c
@00003088: $10 <= 00000002
@00003080: $10 <= 00000004
```

### （二）自动测试

### （三）打包工具

## 三、思考题

1. 阅读下面给出的 DM 的输入示例中（示例 DM 容量为 4KB，即 32bit × 1024字），根据你的理解回答，这个 addr 信号又是从哪里来的？地址信号 addr 位数为什么是 [11:2] 而不是 [9:0] ？

    ![66.png](http://cscore.buaa.edu.cn/assets/cscore-image/refkxh/86953c72-c519-48b2-8cb8-7b2c90850e53/66.png)

    addr 信号由 ALU 计算得来
    ALU 计算所得地址是按字节编址的，但 DM 地址是按字编址的，所以应将理论地址右移两位，相当于忽略低两位，取addr[11:2]

2. 思考上述两种控制器设计的译码方式，给出代码示例，并尝试对比各方式的优劣。

    （1）指令对应的每种控制信号如何取值

    ```
    always @(*) begin
        case (opcode)
            6'b000000: begin
                case (funct)
                    6'b100000: begin  // add
                        ALUSrc = {`ALUSRC2_RT, `ALUSRC1_RS};
                        RegSrc = `REGSRC_ALU;
                        RegDst = `REGDST_RD;
                        RegWrite = 1'b1;
                        MemSrc = 2'b00;
                        MemDst = 2'b00;
                        MemWrite = 1'b0;
                        Branch = 2'b00;
                        Jump = 2'b00;
                        EXTop = 2'b00;
                        ALUop = `ALUOP_ADD;
                    end
                    6'b100010: begin  // sub
                        ALUSrc = {`ALUSRC2_RT, `ALUSRC1_RS};
                        RegSrc = `REGSRC_ALU;
                        RegDst = `REGDST_RD;
                        RegWrite = 1'b1;
                        MemSrc = 2'b00;
                        MemDst = 2'b00;
                        MemWrite = 1'b0;
                        Branch = 2'b00;
                        Jump = 2'b00;
                        EXTop = 2'b00;
                        ALUop = `ALUOP_SUB;
                    end
                    6'b001000: begin  // jr
                        ALUSrc = 4'b0000;
                        RegSrc = 3'b000;
                        RegDst = 2'b00;
                        RegWrite = 1'b0;
                        MemSrc = 2'b00;
                        MemDst = 3'b000;
                        MemWrite = 1'b0;
                        Branch = 2'b00;
                        Jump = `JUMP_REG;
                        EXTop = 2'b00;
                        ALUop = 4'b0000;
                    end
                    default: begin
                        ALUSrc = 4'b0000;
                        RegSrc = 2'b00;
                        RegDst = 2'b00;
                        RegWrite = 1'b0;
                        MemSrc = 2'b00;
                        MemDst = 3'b000;
                        MemWrite = 1'b0;
                        Branch = 2'b00;
                        Jump = 2'b00;
                        EXTop = 2'b00;
                        ALUop = 4'b0000;
                    end
                endcase
            end
            6'b001101: begin  // ori
                ALUSrc = {`ALUSRC2_IMM_SHAMT, `ALUSRC1_RS};
                RegSrc = `REGSRC_ALU;
                RegDst = `REGDST_RT;
                RegWrite = 1'b1;
                MemSrc = 2'b00;
                MemDst = 2'b00;
                MemWrite = 1'b0;
                Branch = 2'b00;
                Jump = 2'b00;
                EXTop = `EXTOP_ZERO;
                ALUop = `ALUOP_OR;
            end
            6'b100011: begin  // lw
                ALUSrc = {`ALUSRC2_IMM_SHAMT, `ALUSRC1_RS};
                RegSrc = `REGSRC_MEM;
                RegDst = `REGDST_RT;
                RegWrite = 1'b1;
                MemSrc = 2'b00;
                MemDst = `MEMDST_WORD;
                MemWrite = 1'b0;
                Branch = 2'b00;
                Jump = 2'b00;
                EXTop = `EXTOP_SIGN;
                ALUop = `ALUOP_ADD;
            end
            6'b101011: begin  // sw
                ALUSrc = {`ALUSRC2_IMM_SHAMT, `ALUSRC1_RS};
                RegSrc = 2'b00;
                RegDst = `REGDST_RT;
                RegWrite = 1'b0;
                MemSrc = `MEMSRC_WORD;
                MemDst = 2'b00;
                MemWrite = 1'b1;
                Branch = 2'b00;
                Jump = 2'b00;
                EXTop = `EXTOP_SIGN;
                ALUop = `ALUOP_ADD;
            end
            6'b000100: begin  // beq
                ALUSrc = {`ALUSRC2_RT, `ALUSRC1_RS};
                RegSrc = `REGSRC_ALU;
                RegDst = 2'b00;
                RegWrite = 1'b0;
                MemSrc = 2'b00;
                MemDst = 3'b000;
                MemWrite = 1'b0;
                Branch = `BRANCH_ZERO;
                Jump = 2'b00;
                EXTop = 2'b00;
                ALUop = `ALUOP_SUB;
            end
            6'b001111: begin  // lui
                ALUSrc = {`ALUSRC2_IMM_SHAMT, `ALUSRC1_RS};
                RegSrc = `REGSRC_ALU;
                RegDst = `REGDST_RT;
                RegWrite = 1'b1;
                MemSrc = 2'b00;
                MemDst = 2'b00;
                MemWrite = 1'b0;
                Branch = 2'b00;
                Jump = 2'b00;
                EXTop = `EXTOP_UPPER;
                ALUop = `ALUOP_OR;
            end
            6'b000011: begin  // jal
                ALUSrc = 4'b0000;
                RegSrc = `REGSRC_PC;
                RegDst = `REGDST_RA;
                RegWrite = 1'b1;
                MemSrc = 2'b00;
                MemDst = 3'b000;
                MemWrite = 1'b0;
                Branch = 2'b00;
                Jump = `JUMP_INDEX;
                EXTop = 2'b00;
                ALUop = 4'b0000;
            end
            default: begin
                ALUSrc = 4'b0000;
                RegSrc = 2'b00;
                RegDst = 2'b00;
                RegWrite = 1'b0;
                MemSrc = 2'b00;
                MemDst = 3'b000;
                MemWrite = 1'b0;
                Branch = 2'b00;
                Jump = 2'b00;
                EXTop = 2'b00;
                ALUop = 4'b0000;
            end
        endcase
    end
    ```

    优势：新增指令比较方便，只需在合适位置添加分支，为每种控制信号赋值，不易导致回归问题

    劣势：代码冗长，各类指令之间缺乏逻辑关系，不易调试

    （2）控制信号每种取值所对应的指令

    ```
    wire add = opcode == 6'b000000 && funct == 6'b100000;
    wire sub = opcode == 6'b000000 && funct == 6'b100010;
    wire jr = opcode == 6'b000000 && funct == 6'b001000;
    wire ori = opcode == 6'b001101;
    wire lw = opcode == 6'b100011;
    wire sw = opcode == 6'b101011;
    wire beq = opcode == 6'b000100;
    wire lui = opcode == 6'b001111;
    wire jal = opcode == 6'b000011;
    // 49 条常用指令中，上方省略指令识别，下方罗列信号生成
    assign ALUSrc[0] = sll || srl || sra || sllv || srlv || srav ? `ALUSRC1_RT : // 移位指令
    					`ALUSRC1_RS; // 其他指令
    assign ALUSrc[3:0] = sllv || srlv || srav ? `ALUSRC2_RS : // 可变移位指令
    					sll || srl || sra ? `ALUSRC2_S : // 不可变移位指令
    					bgez, bgezal, bltz, bltzal ? `ALUSRC2_ZERO : // 不读寄存器的 0 比较分支指令
    					addi || addiu || slti || sltiu || lb || lh || lw || lbu || lhu || sb || sh || sw || andi || ori || xori || lui ? `ALUSRC2_IMM_SHAMT : // 立即数/偏移计算指令
    					`ALUSRC2_RT; // 其他指令
    assign RegSrc = bltzal || bgezal || jal || jral ? `REGSRC_PC : // 链接指令
    				lb || lh || lw || lbu || lhu ? `REGSRC_MEM : // 读内存指令
    				`REGSRC_ALU; // 算术指令
    assign RegDst = bltzal || bgezal || jal || jral ? `REGDST_RA : // 链接指令
    				add || addu || sub || subu || slt || sltu || and || or || xor || nor || sll || srl || sra || sllv || srlv || srav ? `REGDST_RD : // 三操作数指令
    				`REGDST_RT; // 两操作数指令
    assign RegWrite = !(beq || bne || blez || bgtz || bltz || bgez || j || jr || sb || sh || sw); 
    				// 写内存指令和仅跳转指令不写寄存器
    assign MemSrc = sb ? `MEMSRC_BYTE : // 按字节
    				sh ? `MEMSRC_HALF : // 按半字
    				sw ? `MEMSRC_WORD : // 按字
    				`MEMSRC_WORD; // 默认按字，便于调试
    assign MemDst = lb ? `MEMDST_BYTE : // 按字节
    				lh ? `MEMDST_HALF : // 按半字
    				lw ? `MEMDST_WORD : // 按字
    				lbu ? `MEMDST_BYTEU : // 按无符号字节
    				lhu ? `MEMDST_HALFU : // 按无符号半字
    				`MEMDST_WORD; // 默认按字，便于调试
    assign MemWrite = sw || sb || sh; // 写内存指令
    assign Branch = beq || blez || bgez || bgezal ? `BRANCH_ZERO : // 零分支
    				bne || bgtz || bltz || bltzal  ? `BRANCH_NOT_ZERO : // 非零分支
    				2'b00; // 非分支指令
    assign Jump = j || jal ? `JUMP_INDEX : // 跳转到指定地址
    			jr || jral ? `JUMP_REG : // 跳转到寄存器地址
    			2'b00; // 非跳转指令
    assign EXTop = lui ? `EXTOP_UPPER : // 加载到高 16 位
    				addi || addiu || slti || sltiu || ori || andi || xori ? `EXTOP_ZERO :
    				// 立即数指令零扩展
    				lb || lh || lw || lbu || lhu || sb || sh || sw ? `EXTOP_SIGN :
    				// 读写内存指令符号扩展
    				`EXTOP_ZERO; // 默认零扩展，便于调试
    assign ALUop = add || addi || addu || addiu || lb || lh || lw || lbu || lhu || sb || sh || sw ? `ALUOP_ADD:
    				sub || subu || beq || bne ? `ALUOP_SUB :
    				and || andi ? `ALUOP_AND :
    				or || ori || lui ? `ALUOP_OR :
    				xor || xori ? `ALUOP_XOR :
    				nor ? `ALUOP_NOR :
    				sll || sllv ? `ALUOP_SLL :
    				srl || srlv ? `ALUOP_SRL :
    				sra || srav ? `ALUOP_SRA :
    				slt || slti || bltz || bltzal || bgez || bgezal ? `ALUOP_LT :
    				blez || bgtz ? `ALUOP_GT :
    				sltu || sltiu ? `ALUOP_LTU :
    				`ALUOP_ADD; // 默认加法，便于调试
    ```

    优势：代码简洁，各类指令之间逻辑关系清晰，易于调试

    缺点：新增指令较为麻烦，需要声明新的指令变量，修改每种信号的表达式，容易导致回归问题

3. 在相应的部件中，复位信号的设计都是**同步复位**，这与 P3 中的设计要求不同。请对比**同步复位**与**异步复位**这两种方式的 reset 信号与 clk 信号优先级的关系。

    同步复位 clk 信号优先级更高，异步复位 reset 信号优先级更高

4. C 语言是一种弱类型程序设计语言。C 语言中不对计算结果溢出进行处理，这意味着 C 语言要求程序员必须很清楚计算结果是否会导致溢出。因此，如果仅仅支持 C 语言，MIPS 指令的所有计算指令均可以忽略溢出。 请说明为什么在忽略溢出的前提下，addi 与 addiu 是等价的，add 与 addu 是等价的。提示：阅读《MIPS32® Architecture For Programmers Volume II: The MIPS32® Instruction Set》中相关指令的 Operation 部分。

    addi 和 addiu 指令，都对立即数进行符号拓展。前者直接进行 32 位加法，后者将寄存器数据符号拓展到 33 位后再相加，通过最高位与次高位是否一致来判断是否溢出，结果依然取低 32 位。故两者在忽略溢出的前提下等价。
    add 和 addu 指令没有立即数参与，但相加方式与上一组类似，同理。
