+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                     ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rst_controller|alt_rst_req_sync_uq1                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|alt_rst_sync_uq1                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller                                                                                                                                                                ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_mapper                                                                                                                                                                    ; 3     ; 31             ; 2            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_002                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_001                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                       ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001|arb                                                                                                                                             ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001                                                                                                                                                 ; 203   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                           ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux|arb                                                                                                                                                 ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux                                                                                                                                                     ; 303   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_002                                                                                                                                               ; 104   ; 4              ; 2            ; 4              ; 201    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_001                                                                                                                                               ; 104   ; 4              ; 2            ; 4              ; 201    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux                                                                                                                                                   ; 103   ; 1              ; 2            ; 1              ; 101    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_002|arb                                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_002                                                                                                                                                 ; 203   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_001|arb                                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_001                                                                                                                                                 ; 203   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux                                                                                                                                                     ; 103   ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_001                                                                                                                                               ; 106   ; 4              ; 3            ; 4              ; 201    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux                                                                                                                                                   ; 107   ; 9              ; 2            ; 9              ; 301    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_instruction_master_limiter                                                                                                                             ; 204   ; 0              ; 0            ; 0              ; 204    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_data_master_limiter                                                                                                                                    ; 204   ; 0              ; 0            ; 0              ; 204    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_004|the_default_decode                                                                                                                               ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_004                                                                                                                                                  ; 100   ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_003|the_default_decode                                                                                                                               ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_003                                                                                                                                                  ; 100   ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_002|the_default_decode                                                                                                                               ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_002                                                                                                                                                  ; 100   ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_001|the_default_decode                                                                                                                               ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_001                                                                                                                                                  ; 100   ; 0              ; 4            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router|the_default_decode                                                                                                                                   ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router                                                                                                                                                      ; 100   ; 0              ; 4            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|sdram_s1_agent_rsp_fifo                                                                                                                                     ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|sdram_s1_agent|uncompressor                                                                                                                                 ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|sdram_s1_agent                                                                                                                                              ; 276   ; 39             ; 40           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_debug_mem_slave_agent_rsp_fifo                                                                                                                         ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_debug_mem_slave_agent|uncompressor                                                                                                                     ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_debug_mem_slave_agent                                                                                                                                  ; 276   ; 39             ; 40           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|uart0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                      ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|uart0_avalon_jtag_slave_agent|uncompressor                                                                                                                  ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|uart0_avalon_jtag_slave_agent                                                                                                                               ; 276   ; 39             ; 40           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_instruction_master_agent                                                                                                                               ; 166   ; 35             ; 69           ; 35             ; 132    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_data_master_agent                                                                                                                                      ; 166   ; 35             ; 69           ; 35             ; 132    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|sdram_s1_translator                                                                                                                                         ; 103   ; 7              ; 4            ; 7              ; 89     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_debug_mem_slave_translator                                                                                                                             ; 103   ; 5              ; 11           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|uart0_avalon_jtag_slave_translator                                                                                                                          ; 103   ; 5              ; 22           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_instruction_master_translator                                                                                                                          ; 104   ; 51             ; 2            ; 51             ; 97     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_data_master_translator                                                                                                                                 ; 104   ; 12             ; 2            ; 12             ; 97     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0                                                                                                                                                             ; 180   ; 0              ; 0            ; 0              ; 207    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart0|the_SEProjetoFinalSingle_UART0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart0|the_SEProjetoFinalSingle_UART0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart0|the_SEProjetoFinalSingle_UART0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart0|the_SEProjetoFinalSingle_UART0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                              ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart0|the_SEProjetoFinalSingle_UART0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart0|the_SEProjetoFinalSingle_UART0_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart0|the_SEProjetoFinalSingle_UART0_scfifo_r|rfifo|auto_generated                                                                                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart0|the_SEProjetoFinalSingle_UART0_scfifo_r                                                                                                                                 ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart0|the_SEProjetoFinalSingle_UART0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart0|the_SEProjetoFinalSingle_UART0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart0|the_SEProjetoFinalSingle_UART0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart0|the_SEProjetoFinalSingle_UART0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                              ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart0|the_SEProjetoFinalSingle_UART0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart0|the_SEProjetoFinalSingle_UART0_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart0|the_SEProjetoFinalSingle_UART0_scfifo_w|wfifo|auto_generated                                                                                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart0|the_SEProjetoFinalSingle_UART0_scfifo_w                                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart0                                                                                                                                                                         ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram|the_altsyncram|auto_generated|mux2                                                                                                                                      ; 259   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram|the_altsyncram|auto_generated|decode3                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram|the_altsyncram|auto_generated                                                                                                                                           ; 55    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram                                                                                                                                                                         ; 59    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_debug_slave_wrapper|the_SEProjetoFinalSingle_CPU0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_debug_slave_wrapper|the_SEProjetoFinalSingle_CPU0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_debug_slave_wrapper                                                                    ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_nios2_ocimem|SEProjetoFinalSingle_CPU0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_nios2_ocimem|SEProjetoFinalSingle_CPU0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_nios2_ocimem                                                                           ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_nios2_avalon_reg                                                                       ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci_im                                                                           ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci_pib                                                                          ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci_fifo|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci_fifo|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci_fifo|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci_fifo                                                                         ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci_dtrace|SEProjetoFinalSingle_CPU0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci_dtrace                                                                       ; 105   ; 0              ; 94           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci_itrace                                                                       ; 96    ; 53             ; 96           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci_dbrk                                                                         ; 91    ; 0              ; 0            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci_xbrk                                                                         ; 58    ; 0              ; 53           ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci_break                                                                        ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci_debug                                                                        ; 50    ; 1              ; 30           ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_nios2_oci                                                                                                                          ; 232   ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_nios2_rtl                                                                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinalSingle_CPU0_cpu_dc_victim|the_altsyncram|auto_generated                                                                                                ; 41    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinalSingle_CPU0_cpu_dc_victim                                                                                                                              ; 41    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinalSingle_CPU0_cpu_dc_data|the_altsyncram|auto_generated                                                                                                  ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinalSingle_CPU0_cpu_dc_data                                                                                                                                ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinalSingle_CPU0_cpu_dc_tag|the_altsyncram|auto_generated                                                                                                   ; 25    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinalSingle_CPU0_cpu_dc_tag                                                                                                                                 ; 25    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_mult_cell|the_altmult_add_p3|auto_generated                                                                                        ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_mult_cell|the_altmult_add_p2|auto_generated                                                                                        ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_mult_cell|the_altmult_add_p1|auto_generated                                                                                        ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_mult_cell                                                                                                                          ; 67    ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinalSingle_CPU0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinalSingle_CPU0_cpu_register_bank_b                                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinalSingle_CPU0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinalSingle_CPU0_cpu_register_bank_a                                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinalSingle_CPU0_cpu_bht|the_altsyncram|auto_generated                                                                                                      ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinalSingle_CPU0_cpu_bht                                                                                                                                    ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinalSingle_CPU0_cpu_ic_tag|the_altsyncram|auto_generated                                                                                                   ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinalSingle_CPU0_cpu_ic_tag                                                                                                                                 ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinalSingle_CPU0_cpu_ic_data|the_altsyncram|auto_generated                                                                                                  ; 55    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinalSingle_CPU0_cpu_ic_data                                                                                                                                ; 55    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinalSingle_CPU0_cpu_test_bench                                                                                                                         ; 514   ; 30             ; 441          ; 30             ; 45     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu                                                                                                                                                                      ; 151   ; 1              ; 31           ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0                                                                                                                                                                          ; 151   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
