---
title: 项目实践-timing exception
date: 2024-04-06 16:07:36
categories:
- DC synthesis
tags:
- 时序约束
- timing exception
- TBD
---

> 实际的项目中，默认都是单周期时序约束，单周期约束之外的情况就称为时序异常，通常包括
>
> - set flase path
> - set multi cylce
> - set case analysis等等

<font color=red>TBD：实际案例</font>

