TimeQuest Timing Analyzer report for GreenScreen
Wed Dec 16 09:02:10 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'GPIO_CLKIN_N1'
 12. Slow Model Setup: 'iCLK_50'
 13. Slow Model Setup: 'phase_loop|altpll_component|pll|clk[0]'
 14. Slow Model Setup: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 15. Slow Model Hold: 'iCLK_50'
 16. Slow Model Hold: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 17. Slow Model Hold: 'GPIO_CLKIN_N1'
 18. Slow Model Hold: 'phase_loop|altpll_component|pll|clk[0]'
 19. Slow Model Recovery: 'phase_loop|altpll_component|pll|clk[0]'
 20. Slow Model Recovery: 'iCLK_50'
 21. Slow Model Recovery: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 22. Slow Model Recovery: 'GPIO_CLKIN_N1'
 23. Slow Model Removal: 'GPIO_CLKIN_N1'
 24. Slow Model Removal: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 25. Slow Model Removal: 'iCLK_50'
 26. Slow Model Removal: 'phase_loop|altpll_component|pll|clk[0]'
 27. Slow Model Minimum Pulse Width: 'GPIO_CLKIN_N1'
 28. Slow Model Minimum Pulse Width: 'iCLK_50'
 29. Slow Model Minimum Pulse Width: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 30. Slow Model Minimum Pulse Width: 'phase_loop|altpll_component|pll|clk[0]'
 31. Slow Model Minimum Pulse Width: 'iTD1_CLK27'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Fast Model Setup Summary
 37. Fast Model Hold Summary
 38. Fast Model Recovery Summary
 39. Fast Model Removal Summary
 40. Fast Model Minimum Pulse Width Summary
 41. Fast Model Setup: 'phase_loop|altpll_component|pll|clk[0]'
 42. Fast Model Setup: 'GPIO_CLKIN_N1'
 43. Fast Model Setup: 'iCLK_50'
 44. Fast Model Setup: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 45. Fast Model Hold: 'iCLK_50'
 46. Fast Model Hold: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 47. Fast Model Hold: 'GPIO_CLKIN_N1'
 48. Fast Model Hold: 'phase_loop|altpll_component|pll|clk[0]'
 49. Fast Model Recovery: 'phase_loop|altpll_component|pll|clk[0]'
 50. Fast Model Recovery: 'iCLK_50'
 51. Fast Model Recovery: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 52. Fast Model Recovery: 'GPIO_CLKIN_N1'
 53. Fast Model Removal: 'GPIO_CLKIN_N1'
 54. Fast Model Removal: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 55. Fast Model Removal: 'iCLK_50'
 56. Fast Model Removal: 'phase_loop|altpll_component|pll|clk[0]'
 57. Fast Model Minimum Pulse Width: 'GPIO_CLKIN_N1'
 58. Fast Model Minimum Pulse Width: 'iCLK_50'
 59. Fast Model Minimum Pulse Width: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 60. Fast Model Minimum Pulse Width: 'phase_loop|altpll_component|pll|clk[0]'
 61. Fast Model Minimum Pulse Width: 'iTD1_CLK27'
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Setup Transfers
 72. Hold Transfers
 73. Recovery Transfers
 74. Removal Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; GreenScreen                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------+---------------------------------------------+
; Clock Name                              ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                   ; Targets                                     ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------+---------------------------------------------+
; GPIO_CLKIN_N1                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                          ; { GPIO_CLKIN_N1 }                           ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                          ; { I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK } ;
; iCLK_50                                 ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                          ; { iCLK_50 }                                 ;
; iTD1_CLK27                              ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                          ; { iTD1_CLK27 }                              ;
; phase_loop|altpll_component|pll|clk[0]  ; Generated ; 9.259  ; 108.0 MHz  ; 0.000 ; 4.629  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; iTD1_CLK27 ; phase_loop|altpll_component|pll|inclk[0] ; { phase_loop|altpll_component|pll|clk[0] }  ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                       ;
+------------+-----------------+-----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                              ; Note ;
+------------+-----------------+-----------------------------------------+------+
; 164.28 MHz ; 164.28 MHz      ; GPIO_CLKIN_N1                           ;      ;
; 185.22 MHz ; 185.22 MHz      ; iCLK_50                                 ;      ;
; 192.68 MHz ; 192.68 MHz      ; phase_loop|altpll_component|pll|clk[0]  ;      ;
; 230.15 MHz ; 230.15 MHz      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;      ;
+------------+-----------------+-----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; GPIO_CLKIN_N1                           ; -5.087 ; -1387.600     ;
; iCLK_50                                 ; -4.399 ; -256.877      ;
; phase_loop|altpll_component|pll|clk[0]  ; -3.646 ; -104.491      ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.345 ; -193.081      ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; iCLK_50                                 ; -2.651 ; -2.651        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -0.424 ; -0.735        ;
; GPIO_CLKIN_N1                           ; 0.391  ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 0.391  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Recovery Summary                                      ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; phase_loop|altpll_component|pll|clk[0]  ; -5.665 ; -345.462      ;
; iCLK_50                                 ; -3.856 ; -151.075      ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -2.797 ; -64.687       ;
; GPIO_CLKIN_N1                           ; -1.961 ; -194.457      ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Removal Summary                                      ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; GPIO_CLKIN_N1                           ; 1.733 ; 0.000         ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.851 ; 0.000         ;
; iCLK_50                                 ; 2.763 ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 5.434 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; GPIO_CLKIN_N1                           ; -1.627 ; -1704.522     ;
; iCLK_50                                 ; -1.380 ; -96.380       ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -0.500 ; -72.000       ;
; phase_loop|altpll_component|pll|clk[0]  ; 3.629  ; 0.000         ;
; iTD1_CLK27                              ; 18.518 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'GPIO_CLKIN_N1'                                                                                                                                 ;
+--------+------------------------------------------+--------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                              ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------+---------------+---------------+--------------+------------+------------+
; -5.087 ; CCD_Capture:camera_capture|Y_Counter[4]  ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 6.138      ;
; -4.858 ; CCD_Capture:camera_capture|Y_Counter[11] ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.909      ;
; -4.818 ; CCD_Capture:camera_capture|Y_Counter[8]  ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.869      ;
; -4.785 ; CCD_Capture:camera_capture|Y_Counter[7]  ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.836      ;
; -4.785 ; CCD_Capture:camera_capture|Y_Counter[10] ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.836      ;
; -4.782 ; CCD_Capture:camera_capture|Y_Counter[5]  ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.833      ;
; -4.741 ; CCD_Capture:camera_capture|Y_Counter[15] ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.792      ;
; -4.713 ; CCD_Capture:camera_capture|Y_Counter[4]  ; RAWToRGB:image_conversion|rBlue[6]   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.754      ;
; -4.672 ; CCD_Capture:camera_capture|Y_Counter[4]  ; RAWToRGB:image_conversion|rGreen[2]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 5.703      ;
; -4.650 ; CCD_Capture:camera_capture|Y_Counter[13] ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.701      ;
; -4.646 ; CCD_Capture:camera_capture|Y_Counter[4]  ; RAWToRGB:image_conversion|rGreen[8]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 5.678      ;
; -4.641 ; CCD_Capture:camera_capture|Y_Counter[6]  ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.692      ;
; -4.606 ; CCD_Capture:camera_capture|Y_Counter[14] ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.657      ;
; -4.568 ; CCD_Capture:camera_capture|Y_Counter[2]  ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.619      ;
; -4.546 ; CCD_Capture:camera_capture|Y_Counter[3]  ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.597      ;
; -4.540 ; CCD_Capture:camera_capture|Y_Counter[4]  ; RAWToRGB:image_conversion|rGreen[4]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.591      ;
; -4.539 ; CCD_Capture:camera_capture|Y_Counter[4]  ; RAWToRGB:image_conversion|rGreen[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.590      ;
; -4.523 ; CCD_Capture:camera_capture|Y_Counter[4]  ; RAWToRGB:image_conversion|rGreen[9]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.006      ; 5.565      ;
; -4.520 ; CCD_Capture:camera_capture|Y_Counter[0]  ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.571      ;
; -4.509 ; CCD_Capture:camera_capture|Y_Counter[9]  ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.560      ;
; -4.496 ; CCD_Capture:camera_capture|Y_Counter[4]  ; RAWToRGB:image_conversion|rGreen[7]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 5.528      ;
; -4.484 ; CCD_Capture:camera_capture|Y_Counter[11] ; RAWToRGB:image_conversion|rBlue[6]   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.525      ;
; -4.444 ; CCD_Capture:camera_capture|Y_Counter[8]  ; RAWToRGB:image_conversion|rBlue[6]   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.485      ;
; -4.443 ; CCD_Capture:camera_capture|Y_Counter[11] ; RAWToRGB:image_conversion|rGreen[2]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 5.474      ;
; -4.424 ; CCD_Capture:camera_capture|X_Counter[3]  ; RAWToRGB:image_conversion|rGreen[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.465      ;
; -4.417 ; CCD_Capture:camera_capture|Y_Counter[11] ; RAWToRGB:image_conversion|rGreen[8]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 5.449      ;
; -4.411 ; CCD_Capture:camera_capture|Y_Counter[7]  ; RAWToRGB:image_conversion|rBlue[6]   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.452      ;
; -4.411 ; CCD_Capture:camera_capture|Y_Counter[10] ; RAWToRGB:image_conversion|rBlue[6]   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.452      ;
; -4.408 ; CCD_Capture:camera_capture|Y_Counter[5]  ; RAWToRGB:image_conversion|rBlue[6]   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.449      ;
; -4.403 ; CCD_Capture:camera_capture|Y_Counter[8]  ; RAWToRGB:image_conversion|rGreen[2]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 5.434      ;
; -4.399 ; CCD_Capture:camera_capture|X_Counter[5]  ; RAWToRGB:image_conversion|rGreen[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.440      ;
; -4.377 ; CCD_Capture:camera_capture|Y_Counter[8]  ; RAWToRGB:image_conversion|rGreen[8]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 5.409      ;
; -4.375 ; CCD_Capture:camera_capture|X_Counter[4]  ; RAWToRGB:image_conversion|rGreen[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.416      ;
; -4.370 ; CCD_Capture:camera_capture|Y_Counter[7]  ; RAWToRGB:image_conversion|rGreen[2]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 5.401      ;
; -4.370 ; CCD_Capture:camera_capture|Y_Counter[10] ; RAWToRGB:image_conversion|rGreen[2]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 5.401      ;
; -4.367 ; CCD_Capture:camera_capture|Y_Counter[15] ; RAWToRGB:image_conversion|rBlue[6]   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.408      ;
; -4.367 ; CCD_Capture:camera_capture|Y_Counter[5]  ; RAWToRGB:image_conversion|rGreen[2]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 5.398      ;
; -4.351 ; CCD_Capture:camera_capture|Y_Counter[4]  ; RAWToRGB:image_conversion|rGreen[3]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.006      ; 5.393      ;
; -4.347 ; CCD_Capture:camera_capture|Y_Counter[4]  ; RAWToRGB:image_conversion|rRed[0]    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.007      ; 5.390      ;
; -4.347 ; CCD_Capture:camera_capture|X_Counter[11] ; RAWToRGB:image_conversion|rGreen[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.388      ;
; -4.344 ; CCD_Capture:camera_capture|Y_Counter[7]  ; RAWToRGB:image_conversion|rGreen[8]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 5.376      ;
; -4.344 ; CCD_Capture:camera_capture|Y_Counter[10] ; RAWToRGB:image_conversion|rGreen[8]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 5.376      ;
; -4.343 ; CCD_Capture:camera_capture|Y_Counter[4]  ; RAWToRGB:image_conversion|rGreen[10] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.018      ; 5.397      ;
; -4.342 ; CCD_Capture:camera_capture|Y_Counter[4]  ; RAWToRGB:image_conversion|rGreen[1]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.018      ; 5.396      ;
; -4.341 ; CCD_Capture:camera_capture|Y_Counter[5]  ; RAWToRGB:image_conversion|rGreen[8]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 5.373      ;
; -4.338 ; CCD_Capture:camera_capture|Y_Counter[12] ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.389      ;
; -4.326 ; CCD_Capture:camera_capture|Y_Counter[15] ; RAWToRGB:image_conversion|rGreen[2]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 5.357      ;
; -4.311 ; CCD_Capture:camera_capture|Y_Counter[11] ; RAWToRGB:image_conversion|rGreen[4]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.362      ;
; -4.310 ; CCD_Capture:camera_capture|Y_Counter[11] ; RAWToRGB:image_conversion|rGreen[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.361      ;
; -4.300 ; CCD_Capture:camera_capture|Y_Counter[15] ; RAWToRGB:image_conversion|rGreen[8]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 5.332      ;
; -4.300 ; CCD_Capture:camera_capture|X_Counter[3]  ; RAWToRGB:image_conversion|rGreen[8]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.014     ; 5.322      ;
; -4.294 ; CCD_Capture:camera_capture|Y_Counter[11] ; RAWToRGB:image_conversion|rGreen[9]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.006      ; 5.336      ;
; -4.286 ; CCD_Capture:camera_capture|X_Counter[6]  ; RAWToRGB:image_conversion|rGreen[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.327      ;
; -4.282 ; CCD_Capture:camera_capture|X_Counter[3]  ; RAWToRGB:image_conversion|rRed[0]    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.003     ; 5.315      ;
; -4.277 ; CCD_Capture:camera_capture|X_Counter[13] ; RAWToRGB:image_conversion|rGreen[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.318      ;
; -4.276 ; CCD_Capture:camera_capture|Y_Counter[13] ; RAWToRGB:image_conversion|rBlue[6]   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.317      ;
; -4.275 ; CCD_Capture:camera_capture|X_Counter[5]  ; RAWToRGB:image_conversion|rGreen[8]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.014     ; 5.297      ;
; -4.271 ; CCD_Capture:camera_capture|Y_Counter[8]  ; RAWToRGB:image_conversion|rGreen[4]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.322      ;
; -4.270 ; CCD_Capture:camera_capture|Y_Counter[8]  ; RAWToRGB:image_conversion|rGreen[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.321      ;
; -4.267 ; CCD_Capture:camera_capture|Y_Counter[6]  ; RAWToRGB:image_conversion|rBlue[6]   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.308      ;
; -4.267 ; CCD_Capture:camera_capture|Y_Counter[11] ; RAWToRGB:image_conversion|rGreen[7]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 5.299      ;
; -4.257 ; CCD_Capture:camera_capture|X_Counter[5]  ; RAWToRGB:image_conversion|rRed[0]    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.003     ; 5.290      ;
; -4.254 ; CCD_Capture:camera_capture|Y_Counter[8]  ; RAWToRGB:image_conversion|rGreen[9]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.006      ; 5.296      ;
; -4.251 ; CCD_Capture:camera_capture|X_Counter[4]  ; RAWToRGB:image_conversion|rGreen[8]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.014     ; 5.273      ;
; -4.238 ; CCD_Capture:camera_capture|Y_Counter[7]  ; RAWToRGB:image_conversion|rGreen[4]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.289      ;
; -4.238 ; CCD_Capture:camera_capture|Y_Counter[10] ; RAWToRGB:image_conversion|rGreen[4]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.289      ;
; -4.237 ; CCD_Capture:camera_capture|Y_Counter[1]  ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.288      ;
; -4.237 ; CCD_Capture:camera_capture|Y_Counter[7]  ; RAWToRGB:image_conversion|rGreen[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.288      ;
; -4.237 ; CCD_Capture:camera_capture|Y_Counter[10] ; RAWToRGB:image_conversion|rGreen[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.288      ;
; -4.235 ; CCD_Capture:camera_capture|Y_Counter[5]  ; RAWToRGB:image_conversion|rGreen[4]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.286      ;
; -4.235 ; CCD_Capture:camera_capture|Y_Counter[13] ; RAWToRGB:image_conversion|rGreen[2]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 5.266      ;
; -4.234 ; CCD_Capture:camera_capture|Y_Counter[5]  ; RAWToRGB:image_conversion|rGreen[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.285      ;
; -4.233 ; CCD_Capture:camera_capture|X_Counter[4]  ; RAWToRGB:image_conversion|rRed[0]    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.003     ; 5.266      ;
; -4.232 ; CCD_Capture:camera_capture|Y_Counter[14] ; RAWToRGB:image_conversion|rBlue[6]   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.273      ;
; -4.229 ; CCD_Capture:camera_capture|X_Counter[3]  ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.270      ;
; -4.228 ; CCD_Capture:camera_capture|X_Counter[12] ; RAWToRGB:image_conversion|rGreen[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.269      ;
; -4.227 ; CCD_Capture:camera_capture|Y_Counter[8]  ; RAWToRGB:image_conversion|rGreen[7]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 5.259      ;
; -4.226 ; CCD_Capture:camera_capture|Y_Counter[6]  ; RAWToRGB:image_conversion|rGreen[2]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 5.257      ;
; -4.223 ; CCD_Capture:camera_capture|X_Counter[11] ; RAWToRGB:image_conversion|rGreen[8]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.014     ; 5.245      ;
; -4.221 ; CCD_Capture:camera_capture|Y_Counter[7]  ; RAWToRGB:image_conversion|rGreen[9]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.006      ; 5.263      ;
; -4.221 ; CCD_Capture:camera_capture|Y_Counter[10] ; RAWToRGB:image_conversion|rGreen[9]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.006      ; 5.263      ;
; -4.218 ; CCD_Capture:camera_capture|Y_Counter[5]  ; RAWToRGB:image_conversion|rGreen[9]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.006      ; 5.260      ;
; -4.215 ; CCD_Capture:camera_capture|Y_Counter[4]  ; RAWToRGB:image_conversion|rRed[6]    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.007      ; 5.258      ;
; -4.209 ; CCD_Capture:camera_capture|Y_Counter[13] ; RAWToRGB:image_conversion|rGreen[8]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 5.241      ;
; -4.206 ; CCD_Capture:camera_capture|X_Counter[3]  ; RAWToRGB:image_conversion|rRed[6]    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.003     ; 5.239      ;
; -4.205 ; CCD_Capture:camera_capture|X_Counter[11] ; RAWToRGB:image_conversion|rRed[0]    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.003     ; 5.238      ;
; -4.204 ; CCD_Capture:camera_capture|X_Counter[5]  ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.245      ;
; -4.200 ; CCD_Capture:camera_capture|Y_Counter[6]  ; RAWToRGB:image_conversion|rGreen[8]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 5.232      ;
; -4.195 ; CCD_Capture:camera_capture|X_Counter[3]  ; RAWToRGB:image_conversion|rGreen[9]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 5.227      ;
; -4.194 ; CCD_Capture:camera_capture|Y_Counter[2]  ; RAWToRGB:image_conversion|rBlue[6]   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.235      ;
; -4.194 ; CCD_Capture:camera_capture|Y_Counter[15] ; RAWToRGB:image_conversion|rGreen[4]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.245      ;
; -4.194 ; CCD_Capture:camera_capture|Y_Counter[7]  ; RAWToRGB:image_conversion|rGreen[7]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 5.226      ;
; -4.194 ; CCD_Capture:camera_capture|Y_Counter[10] ; RAWToRGB:image_conversion|rGreen[7]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 5.226      ;
; -4.193 ; CCD_Capture:camera_capture|Y_Counter[15] ; RAWToRGB:image_conversion|rGreen[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 5.244      ;
; -4.191 ; CCD_Capture:camera_capture|Y_Counter[5]  ; RAWToRGB:image_conversion|rGreen[7]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 5.223      ;
; -4.191 ; CCD_Capture:camera_capture|Y_Counter[14] ; RAWToRGB:image_conversion|rGreen[2]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 5.222      ;
; -4.181 ; CCD_Capture:camera_capture|X_Counter[5]  ; RAWToRGB:image_conversion|rRed[6]    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.003     ; 5.214      ;
; -4.180 ; CCD_Capture:camera_capture|X_Counter[4]  ; RAWToRGB:image_conversion|rGreen[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.221      ;
; -4.177 ; CCD_Capture:camera_capture|Y_Counter[15] ; RAWToRGB:image_conversion|rGreen[9]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.006      ; 5.219      ;
; -4.172 ; CCD_Capture:camera_capture|Y_Counter[3]  ; RAWToRGB:image_conversion|rBlue[6]   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 5.213      ;
+--------+------------------------------------------+--------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iCLK_50'                                                                                                                          ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.399 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 5.379      ;
; -4.304 ; ResetDelay:reset_delayer|Cont[6]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 5.284      ;
; -4.222 ; ResetDelay:reset_delayer|Cont[13] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 5.202      ;
; -4.093 ; ResetDelay:reset_delayer|Cont[12] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 5.073      ;
; -4.084 ; ResetDelay:reset_delayer|Cont[15] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 5.064      ;
; -4.051 ; ResetDelay:reset_delayer|Cont[7]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 5.031      ;
; -3.990 ; ResetDelay:reset_delayer|Cont[8]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 4.970      ;
; -3.958 ; ResetDelay:reset_delayer|Cont[9]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 4.938      ;
; -3.858 ; ResetDelay:reset_delayer|Cont[1]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 4.838      ;
; -3.851 ; ResetDelay:reset_delayer|Cont[14] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 4.831      ;
; -3.846 ; ResetDelay:reset_delayer|Cont[10] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 4.826      ;
; -3.822 ; ResetDelay:reset_delayer|Cont[5]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 4.802      ;
; -3.813 ; ResetDelay:reset_delayer|Cont[2]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 4.793      ;
; -3.801 ; ResetDelay:reset_delayer|Cont[0]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.054     ; 4.783      ;
; -3.779 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.059     ; 4.756      ;
; -3.733 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.059     ; 4.710      ;
; -3.731 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.059     ; 4.708      ;
; -3.713 ; ResetDelay:reset_delayer|Cont[11] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 4.693      ;
; -3.710 ; ResetDelay:reset_delayer|Cont[3]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 4.690      ;
; -3.701 ; ResetDelay:reset_delayer|Cont[17] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.059     ; 4.678      ;
; -3.640 ; ResetDelay:reset_delayer|Cont[27] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.059     ; 4.617      ;
; -3.615 ; ResetDelay:reset_delayer|Cont[30] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.059     ; 4.592      ;
; -3.433 ; ResetDelay:reset_delayer|Cont[19] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.059     ; 4.410      ;
; -3.432 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.468      ;
; -3.432 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.468      ;
; -3.432 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.468      ;
; -3.432 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[20] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.468      ;
; -3.432 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.468      ;
; -3.432 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.468      ;
; -3.432 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.468      ;
; -3.432 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.468      ;
; -3.432 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.468      ;
; -3.432 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.468      ;
; -3.432 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.468      ;
; -3.432 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[28] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.468      ;
; -3.432 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.468      ;
; -3.432 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.468      ;
; -3.432 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.468      ;
; -3.432 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.468      ;
; -3.420 ; ResetDelay:reset_delayer|Cont[22] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.059     ; 4.397      ;
; -3.386 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.422      ;
; -3.386 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.422      ;
; -3.386 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.422      ;
; -3.386 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[20] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.422      ;
; -3.386 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.422      ;
; -3.386 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.422      ;
; -3.386 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.422      ;
; -3.386 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.422      ;
; -3.386 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.422      ;
; -3.386 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.422      ;
; -3.386 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.422      ;
; -3.386 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[28] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.422      ;
; -3.386 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.422      ;
; -3.386 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.422      ;
; -3.386 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.422      ;
; -3.386 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.422      ;
; -3.384 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.420      ;
; -3.384 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.420      ;
; -3.384 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.420      ;
; -3.384 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[20] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.420      ;
; -3.384 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.420      ;
; -3.384 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.420      ;
; -3.384 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.420      ;
; -3.384 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.420      ;
; -3.384 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.420      ;
; -3.384 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.420      ;
; -3.384 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.420      ;
; -3.384 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[28] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.420      ;
; -3.384 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.420      ;
; -3.384 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.420      ;
; -3.384 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.420      ;
; -3.384 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.420      ;
; -3.381 ; ResetDelay:reset_delayer|Cont[31] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.059     ; 4.358      ;
; -3.374 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.003      ; 4.413      ;
; -3.374 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.003      ; 4.413      ;
; -3.374 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.003      ; 4.413      ;
; -3.374 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[20] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.003      ; 4.413      ;
; -3.374 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.003      ; 4.413      ;
; -3.374 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.003      ; 4.413      ;
; -3.374 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.003      ; 4.413      ;
; -3.374 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.003      ; 4.413      ;
; -3.374 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.003      ; 4.413      ;
; -3.374 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.003      ; 4.413      ;
; -3.374 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.003      ; 4.413      ;
; -3.374 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[28] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.003      ; 4.413      ;
; -3.374 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.003      ; 4.413      ;
; -3.374 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.003      ; 4.413      ;
; -3.374 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.003      ; 4.413      ;
; -3.374 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.003      ; 4.413      ;
; -3.324 ; ResetDelay:reset_delayer|Cont[23] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.059     ; 4.301      ;
; -3.293 ; ResetDelay:reset_delayer|Cont[27] ; ResetDelay:reset_delayer|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; ResetDelay:reset_delayer|Cont[27] ; ResetDelay:reset_delayer|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; ResetDelay:reset_delayer|Cont[27] ; ResetDelay:reset_delayer|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; ResetDelay:reset_delayer|Cont[27] ; ResetDelay:reset_delayer|Cont[20] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; ResetDelay:reset_delayer|Cont[27] ; ResetDelay:reset_delayer|Cont[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; ResetDelay:reset_delayer|Cont[27] ; ResetDelay:reset_delayer|Cont[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; ResetDelay:reset_delayer|Cont[27] ; ResetDelay:reset_delayer|Cont[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; ResetDelay:reset_delayer|Cont[27] ; ResetDelay:reset_delayer|Cont[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; ResetDelay:reset_delayer|Cont[27] ; ResetDelay:reset_delayer|Cont[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; ResetDelay:reset_delayer|Cont[27] ; ResetDelay:reset_delayer|Cont[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 4.329      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                                ;
+--------+--------------------------------------+--------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                        ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -3.646 ; RAWToRGB:image_conversion|rGreen[3]  ; vga_controller:vga|outVGA_G[2] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.704     ; 0.979      ;
; -3.642 ; RAWToRGB:image_conversion|rGreen[9]  ; vga_controller:vga|outVGA_G[8] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.704     ; 0.975      ;
; -3.634 ; RAWToRGB:image_conversion|rRed[8]    ; vga_controller:vga|outVGA_R[8] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.702     ; 0.969      ;
; -3.620 ; RAWToRGB:image_conversion|rRed[1]    ; vga_controller:vga|outVGA_R[1] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.703     ; 0.954      ;
; -3.586 ; RAWToRGB:image_conversion|rRed[2]    ; vga_controller:vga|outVGA_R[2] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.703     ; 0.920      ;
; -3.460 ; RAWToRGB:image_conversion|rGreen[1]  ; vga_controller:vga|outVGA_G[0] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.704     ; 0.793      ;
; -3.459 ; RAWToRGB:image_conversion|rRed[9]    ; vga_controller:vga|outVGA_R[9] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.704     ; 0.792      ;
; -3.459 ; RAWToRGB:image_conversion|rBlue[4]   ; vga_controller:vga|outVGA_B[4] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.703     ; 0.793      ;
; -3.459 ; RAWToRGB:image_conversion|rBlue[8]   ; vga_controller:vga|outVGA_B[8] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.705     ; 0.791      ;
; -3.458 ; RAWToRGB:image_conversion|rGreen[4]  ; vga_controller:vga|outVGA_G[3] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.703     ; 0.792      ;
; -3.457 ; RAWToRGB:image_conversion|rBlue[2]   ; vga_controller:vga|outVGA_B[2] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.705     ; 0.789      ;
; -3.457 ; RAWToRGB:image_conversion|rBlue[6]   ; vga_controller:vga|outVGA_B[6] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.703     ; 0.791      ;
; -3.456 ; RAWToRGB:image_conversion|rGreen[2]  ; vga_controller:vga|outVGA_G[1] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.705     ; 0.788      ;
; -3.456 ; RAWToRGB:image_conversion|rGreen[6]  ; vga_controller:vga|outVGA_G[5] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.703     ; 0.790      ;
; -3.456 ; RAWToRGB:image_conversion|rBlue[0]   ; vga_controller:vga|outVGA_B[0] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.703     ; 0.790      ;
; -3.455 ; RAWToRGB:image_conversion|rGreen[5]  ; vga_controller:vga|outVGA_G[4] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.703     ; 0.789      ;
; -3.455 ; RAWToRGB:image_conversion|rGreen[10] ; vga_controller:vga|outVGA_G[9] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.704     ; 0.788      ;
; -3.455 ; RAWToRGB:image_conversion|rBlue[7]   ; vga_controller:vga|outVGA_B[7] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.703     ; 0.789      ;
; -3.455 ; RAWToRGB:image_conversion|rBlue[9]   ; vga_controller:vga|outVGA_B[9] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.703     ; 0.789      ;
; -3.454 ; RAWToRGB:image_conversion|rRed[3]    ; vga_controller:vga|outVGA_R[3] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.705     ; 0.786      ;
; -3.454 ; RAWToRGB:image_conversion|rRed[5]    ; vga_controller:vga|outVGA_R[5] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.705     ; 0.786      ;
; -3.454 ; RAWToRGB:image_conversion|rGreen[7]  ; vga_controller:vga|outVGA_G[6] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.705     ; 0.786      ;
; -3.454 ; RAWToRGB:image_conversion|rGreen[8]  ; vga_controller:vga|outVGA_G[7] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.705     ; 0.786      ;
; -3.453 ; RAWToRGB:image_conversion|rBlue[1]   ; vga_controller:vga|outVGA_B[1] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.705     ; 0.785      ;
; -3.452 ; RAWToRGB:image_conversion|rRed[6]    ; vga_controller:vga|outVGA_R[6] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.703     ; 0.786      ;
; -3.451 ; RAWToRGB:image_conversion|rRed[4]    ; vga_controller:vga|outVGA_R[4] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.703     ; 0.785      ;
; -3.449 ; RAWToRGB:image_conversion|rRed[0]    ; vga_controller:vga|outVGA_R[0] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.703     ; 0.783      ;
; -3.449 ; RAWToRGB:image_conversion|rRed[7]    ; vga_controller:vga|outVGA_R[7] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.703     ; 0.783      ;
; -3.448 ; RAWToRGB:image_conversion|rBlue[3]   ; vga_controller:vga|outVGA_B[3] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.703     ; 0.782      ;
; -3.448 ; RAWToRGB:image_conversion|rBlue[5]   ; vga_controller:vga|outVGA_B[5] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.703     ; 0.782      ;
; 4.069  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_R[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 5.232      ;
; 4.069  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 5.232      ;
; 4.072  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 5.229      ;
; 4.073  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_R[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 5.228      ;
; 4.346  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_R[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 4.955      ;
; 4.346  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 4.955      ;
; 4.349  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 4.952      ;
; 4.350  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_R[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 4.951      ;
; 4.365  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 4.936      ;
; 4.365  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 4.936      ;
; 4.368  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 4.933      ;
; 4.369  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 4.932      ;
; 4.452  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 4.849      ;
; 4.452  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 4.849      ;
; 4.455  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 4.846      ;
; 4.456  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 4.845      ;
; 4.552  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[8] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.760      ;
; 4.552  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_B[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.760      ;
; 4.552  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_B[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.760      ;
; 4.556  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[2] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.756      ;
; 4.557  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_B[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.755      ;
; 4.558  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_B[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.754      ;
; 4.590  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[0] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 4.734      ;
; 4.592  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_R[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 4.732      ;
; 4.593  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 4.731      ;
; 4.712  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_B[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.003     ; 4.580      ;
; 4.716  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_R[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.003     ; 4.576      ;
; 4.813  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[4] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.027      ; 4.509      ;
; 4.816  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.027      ; 4.506      ;
; 4.817  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.027      ; 4.505      ;
; 4.817  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_B[4] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.027      ; 4.505      ;
; 4.829  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[8] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.483      ;
; 4.829  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.483      ;
; 4.829  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.483      ;
; 4.833  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[2] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.479      ;
; 4.834  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.478      ;
; 4.835  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.477      ;
; 4.848  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[8] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.464      ;
; 4.848  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.464      ;
; 4.848  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.464      ;
; 4.852  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[2] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.460      ;
; 4.853  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.459      ;
; 4.854  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.458      ;
; 4.859  ; vga_controller:vga|H_Cont[7]         ; vga_controller:vga|outVGA_R[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 4.442      ;
; 4.859  ; vga_controller:vga|H_Cont[7]         ; vga_controller:vga|outVGA_G[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 4.442      ;
; 4.862  ; vga_controller:vga|H_Cont[7]         ; vga_controller:vga|outVGA_G[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 4.439      ;
; 4.863  ; vga_controller:vga|H_Cont[7]         ; vga_controller:vga|outVGA_R[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.006      ; 4.438      ;
; 4.867  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[0] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 4.457      ;
; 4.869  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_R[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 4.455      ;
; 4.870  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 4.454      ;
; 4.880  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_R[1] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.003     ; 4.412      ;
; 4.882  ; vga_controller:vga|V_Cont[2]         ; vga_controller:vga|outVGA_B[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.014     ; 4.399      ;
; 4.885  ; vga_controller:vga|V_Cont[2]         ; vga_controller:vga|outVGA_R[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.014     ; 4.396      ;
; 4.885  ; vga_controller:vga|V_Cont[2]         ; vga_controller:vga|outVGA_R[1] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.014     ; 4.396      ;
; 4.886  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[0] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 4.438      ;
; 4.888  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 4.436      ;
; 4.889  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 4.435      ;
; 4.907  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_R[2] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.019      ; 4.407      ;
; 4.935  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[8] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.377      ;
; 4.935  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.377      ;
; 4.935  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.377      ;
; 4.939  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[2] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.373      ;
; 4.940  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.372      ;
; 4.941  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.017      ; 4.371      ;
; 4.973  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[0] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 4.351      ;
; 4.975  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 4.349      ;
; 4.976  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 4.348      ;
; 4.989  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.003     ; 4.303      ;
; 4.990  ; vga_controller:vga|V_Cont[0]         ; vga_controller:vga|outVGA_B[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.014     ; 4.291      ;
; 4.993  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_R[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.003     ; 4.299      ;
+--------+--------------------------------------+--------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------+----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                            ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -3.345 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.022     ; 4.359      ;
; -3.305 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.023     ; 4.318      ;
; -3.278 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.022     ; 4.292      ;
; -3.244 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 4.243      ;
; -3.244 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 4.243      ;
; -3.244 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 4.243      ;
; -3.244 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 4.243      ;
; -3.244 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 4.243      ;
; -3.218 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.026     ; 4.228      ;
; -3.218 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.026     ; 4.228      ;
; -3.216 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.023     ; 4.229      ;
; -3.216 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.023     ; 4.229      ;
; -3.216 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.023     ; 4.229      ;
; -3.216 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.023     ; 4.229      ;
; -3.210 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 4.235      ;
; -3.210 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 4.235      ;
; -3.210 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 4.235      ;
; -3.210 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 4.235      ;
; -3.210 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 4.235      ;
; -3.210 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 4.235      ;
; -3.193 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.023     ; 4.206      ;
; -3.118 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.024      ; 5.178      ;
; -3.118 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.024      ; 5.178      ;
; -3.118 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.024      ; 5.178      ;
; -3.118 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.024      ; 5.178      ;
; -3.115 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.011      ; 5.162      ;
; -3.115 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.011      ; 5.162      ;
; -3.115 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.011      ; 5.162      ;
; -3.115 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.011      ; 5.162      ;
; -3.115 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.011      ; 5.162      ;
; -3.105 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 5.149      ;
; -3.105 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 5.149      ;
; -3.105 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 5.149      ;
; -3.089 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.022      ; 5.147      ;
; -3.089 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.022      ; 5.147      ;
; -3.087 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.025      ; 5.148      ;
; -3.087 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.025      ; 5.148      ;
; -3.087 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]  ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.025      ; 5.148      ;
; -3.087 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.025      ; 5.148      ;
; -3.081 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.037      ; 5.154      ;
; -3.081 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.037      ; 5.154      ;
; -3.081 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]  ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.037      ; 5.154      ;
; -3.081 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]  ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.037      ; 5.154      ;
; -3.081 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]  ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.037      ; 5.154      ;
; -3.081 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.037      ; 5.154      ;
; -3.049 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.023     ; 4.062      ;
; -3.044 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.016      ; 4.096      ;
; -3.044 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.016      ; 4.096      ;
; -3.044 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.016      ; 4.096      ;
; -3.044 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.016      ; 4.096      ;
; -3.031 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.067      ;
; -3.031 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.067      ;
; -3.031 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.067      ;
; -3.029 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.015      ; 4.080      ;
; -3.029 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.015      ; 4.080      ;
; -3.029 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.015      ; 4.080      ;
; -3.029 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.015      ; 4.080      ;
; -3.027 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 4.026      ;
; -3.027 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 4.026      ;
; -3.027 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 4.026      ;
; -3.027 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 4.026      ;
; -3.027 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 4.026      ;
; -3.021 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.049      ; 5.106      ;
; -3.021 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.049      ; 5.106      ;
; -3.021 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.049      ; 5.106      ;
; -3.021 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.049      ; 5.106      ;
; -3.021 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.049      ; 5.106      ;
; -3.016 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 4.051      ;
; -3.016 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 4.051      ;
; -3.016 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 4.051      ;
; -3.001 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.026     ; 4.011      ;
; -3.001 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.026     ; 4.011      ;
; -2.999 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.023     ; 4.012      ;
; -2.999 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.023     ; 4.012      ;
; -2.999 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.023     ; 4.012      ;
; -2.999 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.023     ; 4.012      ;
; -2.993 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 4.018      ;
; -2.993 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 4.018      ;
; -2.993 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 4.018      ;
; -2.993 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 4.018      ;
; -2.993 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 4.018      ;
; -2.993 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 4.018      ;
; -2.981 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.037      ; 5.054      ;
; -2.981 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.037      ; 5.054      ;
; -2.981 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.037      ; 5.054      ;
; -2.981 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.037      ; 5.054      ;
; -2.981 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.037      ; 5.054      ;
; -2.981 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.037      ; 5.054      ;
; -2.977 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.038      ; 5.051      ;
; -2.977 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.038      ; 5.051      ;
; -2.973 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.024      ; 5.033      ;
; -2.973 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.024      ; 5.033      ;
; -2.973 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.024      ; 5.033      ;
; -2.973 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.024      ; 5.033      ;
; -2.970 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.011      ; 5.017      ;
; -2.970 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.011      ; 5.017      ;
; -2.970 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.011      ; 5.017      ;
; -2.970 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.011      ; 5.017      ;
; -2.970 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.011      ; 5.017      ;
; -2.969 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.037     ; 3.968      ;
+--------+-----------------------------------------------------------+----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iCLK_50'                                                                                                                                                                                    ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -2.651 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 0.000        ; 2.792      ; 0.657      ;
; -2.151 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; -0.500       ; 2.792      ; 0.657      ;
; 0.391  ; ResetDelay:reset_delayer|Cont[0]                 ; ResetDelay:reset_delayer|Cont[0]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ResetDelay:reset_delayer|oRST_2                  ; ResetDelay:reset_delayer|oRST_2                  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|senosr_exposure[2]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[2]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.529  ; I2C_CCD_Config:i2c_Config|senosr_exposure[15]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[15]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.795      ;
; 0.531  ; ResetDelay:reset_delayer|Cont[31]                ; ResetDelay:reset_delayer|Cont[31]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.797      ;
; 0.653  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.919      ;
; 0.728  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.001      ; 0.995      ;
; 0.788  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.054      ;
; 0.795  ; ResetDelay:reset_delayer|Cont[16]                ; ResetDelay:reset_delayer|Cont[16]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.061      ;
; 0.796  ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.062      ;
; 0.798  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.064      ;
; 0.801  ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.067      ;
; 0.804  ; ResetDelay:reset_delayer|Cont[9]                 ; ResetDelay:reset_delayer|Cont[9]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.070      ;
; 0.805  ; ResetDelay:reset_delayer|Cont[17]                ; ResetDelay:reset_delayer|Cont[17]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[18]                ; ResetDelay:reset_delayer|Cont[18]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[2]                 ; ResetDelay:reset_delayer|Cont[2]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[4]                 ; ResetDelay:reset_delayer|Cont[4]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[7]                 ; ResetDelay:reset_delayer|Cont[7]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[14]                ; ResetDelay:reset_delayer|Cont[14]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[13]                ; ResetDelay:reset_delayer|Cont[13]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[15]                ; ResetDelay:reset_delayer|Cont[15]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[20]                ; ResetDelay:reset_delayer|Cont[20]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[23]                ; ResetDelay:reset_delayer|Cont[23]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[25]                ; ResetDelay:reset_delayer|Cont[25]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[27]                ; ResetDelay:reset_delayer|Cont[27]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[29]                ; ResetDelay:reset_delayer|Cont[29]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[30]                ; ResetDelay:reset_delayer|Cont[30]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; ResetDelay:reset_delayer|Cont[1]                 ; ResetDelay:reset_delayer|Cont[1]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.814  ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.835  ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.101      ;
; 0.837  ; ResetDelay:reset_delayer|Cont[8]                 ; ResetDelay:reset_delayer|Cont[8]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.103      ;
; 0.837  ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[3]                 ; ResetDelay:reset_delayer|Cont[3]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[26]                ; ResetDelay:reset_delayer|Cont[26]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[28]                ; ResetDelay:reset_delayer|Cont[28]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[19]                ; ResetDelay:reset_delayer|Cont[19]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; ResetDelay:reset_delayer|Cont[5]                 ; ResetDelay:reset_delayer|Cont[5]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; ResetDelay:reset_delayer|Cont[6]                 ; ResetDelay:reset_delayer|Cont[6]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; ResetDelay:reset_delayer|Cont[21]                ; ResetDelay:reset_delayer|Cont[21]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; ResetDelay:reset_delayer|Cont[22]                ; ResetDelay:reset_delayer|Cont[22]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.842  ; ResetDelay:reset_delayer|Cont[12]                ; ResetDelay:reset_delayer|Cont[12]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.108      ;
; 0.844  ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; ResetDelay:reset_delayer|Cont[24]                ; ResetDelay:reset_delayer|Cont[24]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.112      ;
; 0.853  ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.119      ;
; 0.854  ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.120      ;
; 0.854  ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.120      ;
; 0.856  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.122      ;
; 0.976  ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.242      ;
; 0.978  ; ResetDelay:reset_delayer|Cont[10]                ; ResetDelay:reset_delayer|Cont[10]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.244      ;
; 0.978  ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.244      ;
; 0.979  ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.245      ;
; 0.981  ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.247      ;
; 0.983  ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.249      ;
; 0.994  ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.260      ;
; 1.008  ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.274      ;
; 1.011  ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.277      ;
; 1.014  ; ResetDelay:reset_delayer|Cont[11]                ; ResetDelay:reset_delayer|Cont[11]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.280      ;
; 1.014  ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.280      ;
; 1.018  ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.284      ;
; 1.021  ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.287      ;
; 1.026  ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.292      ;
; 1.029  ; I2C_CCD_Config:i2c_Config|senosr_exposure[14]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[14]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.295      ;
; 1.030  ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.296      ;
; 1.171  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.437      ;
; 1.178  ; ResetDelay:reset_delayer|Cont[16]                ; ResetDelay:reset_delayer|Cont[17]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.444      ;
; 1.179  ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.445      ;
; 1.181  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.447      ;
; 1.184  ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.450      ;
; 1.187  ; ResetDelay:reset_delayer|Cont[9]                 ; ResetDelay:reset_delayer|Cont[10]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.453      ;
; 1.188  ; ResetDelay:reset_delayer|Cont[17]                ; ResetDelay:reset_delayer|Cont[18]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.454      ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.424 ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.101      ; 0.943      ;
; -0.287 ; I2C_CCD_Config:i2c_Config|senosr_exposure[15]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.101      ; 1.080      ;
; -0.024 ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.101      ; 1.343      ;
; 0.025  ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.111      ; 1.402      ;
; 0.035  ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.111      ; 1.412      ;
; 0.159  ; I2C_CCD_Config:i2c_Config|senosr_exposure[14]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.101      ; 1.526      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.410  ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.101      ; 1.777      ;
; 0.518  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.784      ;
; 0.536  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.802      ;
; 0.536  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.802      ;
; 0.538  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.804      ;
; 0.541  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.807      ;
; 0.542  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.808      ;
; 0.543  ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.111      ; 1.920      ;
; 0.543  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.809      ;
; 0.592  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.858      ;
; 0.593  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.859      ;
; 0.597  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.863      ;
; 0.658  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.924      ;
; 0.660  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.926      ;
; 0.660  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.926      ;
; 0.715  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.981      ;
; 0.716  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.982      ;
; 0.786  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.052      ;
; 0.805  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.071      ;
; 0.808  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.074      ;
; 0.813  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.079      ;
; 0.816  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.082      ;
; 0.839  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.105      ;
; 0.841  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.108      ;
; 0.846  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.112      ;
; 0.848  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.116      ;
; 0.856  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.122      ;
; 0.858  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.124      ;
; 0.859  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.125      ;
; 0.871  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.137      ;
; 0.879  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.145      ;
; 0.899  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.165      ;
; 0.918  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.182      ;
; 0.968  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.014      ; 1.248      ;
; 0.981  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.014      ; 1.261      ;
; 0.983  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.249      ;
; 0.997  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.263      ;
; 1.030  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.297      ;
; 1.063  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.329      ;
; 1.064  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.330      ;
; 1.070  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.009      ; 1.345      ;
; 1.071  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.340      ;
; 1.072  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.336      ;
; 1.072  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.336      ;
; 1.123  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.016      ; 1.405      ;
; 1.124  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.016      ; 1.406      ;
; 1.143  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.397      ;
; 1.151  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 1.456      ;
; 1.152  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 1.457      ;
; 1.156  ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.113      ; 2.535      ;
; 1.168  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.024     ; 1.410      ;
; 1.203  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.469      ;
; 1.204  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.470      ;
; 1.219  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.016      ; 1.501      ;
; 1.220  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.016      ; 1.502      ;
; 1.221  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.487      ;
; 1.222  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.488      ;
; 1.237  ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.113      ; 2.616      ;
; 1.252  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.518      ;
; 1.264  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.530      ;
; 1.265  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.531      ;
; 1.269  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.535      ;
; 1.285  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.551      ;
; 1.289  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 1.594      ;
; 1.291  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 1.596      ;
; 1.292  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 1.597      ;
; 1.292  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.557      ;
; 1.293  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 1.598      ;
; 1.293  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.558      ;
; 1.293  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.558      ;
; 1.294  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 1.599      ;
; 1.295  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.039      ; 1.600      ;
; 1.297  ; I2C_CCD_Config:i2c_Config|senosr_exposure[2]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 2.666      ;
; 1.316  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.582      ;
; 1.322  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.588      ;
; 1.331  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.597      ;
; 1.332  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.016      ; 1.614      ;
; 1.360  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.626      ;
; 1.362  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.628      ;
; 1.366  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.632      ;
; 1.371  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.016      ; 1.653      ;
; 1.372  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.016      ; 1.654      ;
; 1.378  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.013     ; 1.631      ;
; 1.385  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.651      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'GPIO_CLKIN_N1'                                                                                                                                                                                                                                                                                                                                                                               ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                        ; To Node                                                                                                                                                                    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.391 ; CCD_Capture:camera_capture|mSTART                                                                                                                ; CCD_Capture:camera_capture|mSTART                                                                                                                                          ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                       ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                                                 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.657      ;
; 0.520 ; CCD_Capture:camera_capture|Pre_FrameValid                                                                                                        ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                                                 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.786      ;
; 0.531 ; CCD_Capture:camera_capture|X_Counter[15]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[15]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; CCD_Capture:camera_capture|Y_Counter[15]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[15]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.797      ;
; 0.554 ; rCCD_LVAL                                                                                                                                        ; CCD_Capture:camera_capture|mCCD_DATA[8]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.820      ;
; 0.556 ; rCCD_LVAL                                                                                                                                        ; CCD_Capture:camera_capture|mCCD_DATA[5]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.822      ;
; 0.556 ; rCCD_LVAL                                                                                                                                        ; CCD_Capture:camera_capture|mCCD_DATA[6]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.822      ;
; 0.558 ; rCCD_LVAL                                                                                                                                        ; CCD_Capture:camera_capture|mCCD_DATA[4]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.824      ;
; 0.563 ; rCCD_LVAL                                                                                                                                        ; CCD_Capture:camera_capture|mCCD_DATA[7]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.829      ;
; 0.563 ; rCCD_LVAL                                                                                                                                        ; CCD_Capture:camera_capture|mCCD_DATA[9]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.829      ;
; 0.645 ; rCCD_DATA[5]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[5]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.911      ;
; 0.645 ; rCCD_DATA[9]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[9]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.911      ;
; 0.647 ; rCCD_DATA[2]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[2]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.913      ;
; 0.651 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[4]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a4~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.024      ; 0.909      ;
; 0.653 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[1]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.024      ; 0.911      ;
; 0.653 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[2]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a2~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.024      ; 0.911      ;
; 0.653 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[7]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.024      ; 0.911      ;
; 0.654 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[8]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a8~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.024      ; 0.912      ;
; 0.655 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[3]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a3~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.024      ; 0.913      ;
; 0.658 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[0]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.024      ; 0.916      ;
; 0.658 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[6]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a6~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.024      ; 0.916      ;
; 0.661 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[10] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_datain_reg1   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.024      ; 0.919      ;
; 0.671 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[5]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a5~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.024      ; 0.929      ;
; 0.766 ; rCCD_DATA[8]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[8]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.032      ;
; 0.769 ; rCCD_DATA[0]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[0]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.035      ;
; 0.769 ; rCCD_DATA[3]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[3]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.035      ;
; 0.770 ; rCCD_DATA[10]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[10]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.036      ;
; 0.771 ; rCCD_DATA[1]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[1]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.037      ;
; 0.773 ; rCCD_DATA[7]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[7]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.039      ;
; 0.774 ; rCCD_DATA[4]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[4]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.040      ;
; 0.775 ; rCCD_DATA[6]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[6]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.041      ;
; 0.784 ; RAWToRGB:image_conversion|wData2_d2[6]                                                                                                           ; RAWToRGB:image_conversion|rGreen[7]                                                                                                                                        ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.785 ; RAWToRGB:image_conversion|wData1_d2[9]                                                                                                           ; RAWToRGB:image_conversion|rGreen[10]                                                                                                                                       ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.790 ; RAWToRGB:image_conversion|wData0_d2[8]                                                                                                           ; RAWToRGB:image_conversion|rRed[8]                                                                                                                                          ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.056      ;
; 0.795 ; CCD_Capture:camera_capture|X_Counter[0]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[0]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.061      ;
; 0.803 ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.069      ;
; 0.805 ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; CCD_Capture:camera_capture|Y_Counter[1]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[1]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[7]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[7]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[2]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[2]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[7]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[7]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[9]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[9]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[13]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[13]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[14]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[14]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.812 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[7]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[7]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.078      ;
; 0.812 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[9]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[9]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.078      ;
; 0.821 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[0]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[0]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.087      ;
; 0.822 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[2]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[2]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.088      ;
; 0.822 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[5]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[5]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.088      ;
; 0.837 ; RAWToRGB:image_conversion|wData1_d2[7]                                                                                                           ; RAWToRGB:image_conversion|rRed[7]                                                                                                                                          ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.002      ; 1.105      ;
; 0.838 ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; CCD_Capture:camera_capture|X_Counter[12]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[12]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; CCD_Capture:camera_capture|Y_Counter[3]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[3]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; CCD_Capture:camera_capture|Y_Counter[8]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[8]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; CCD_Capture:camera_capture|Y_Counter[10]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[10]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; CCD_Capture:camera_capture|Y_Counter[12]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[12]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; CCD_Capture:camera_capture|Y_Counter[5]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[5]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; CCD_Capture:camera_capture|Y_Counter[6]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[6]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.105      ;
; 0.846 ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; CCD_Capture:camera_capture|X_Counter[10]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[10]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.112      ;
; 0.850 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[6]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[6]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.116      ;
; 0.852 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[8]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[8]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.118      ;
; 0.852 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[10]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[10]                                     ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[1]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[1]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.119      ;
; 0.853 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[3]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[3]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.119      ;
; 0.853 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[4]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[4]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.119      ;
; 0.906 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[9]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a9~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.024      ; 1.164      ;
; 0.911 ; RAWToRGB:image_conversion|wData1_d2[1]                                                                                                           ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.177      ;
; 0.917 ; RAWToRGB:image_conversion|wData0_d2[9]                                                                                                           ; RAWToRGB:image_conversion|rRed[9]                                                                                                                                          ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.183      ;
; 0.925 ; RAWToRGB:image_conversion|wData0_d2[3]                                                                                                           ; RAWToRGB:image_conversion|rRed[3]                                                                                                                                          ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.001      ; 1.192      ;
; 0.946 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[19] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a30~porta_datain_reg1   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.013      ; 1.193      ;
; 0.947 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[8]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg8  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.085      ; 1.266      ;
; 0.950 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[1]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg1  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.085      ; 1.269      ;
; 0.961 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[10]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg10 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.085      ; 1.280      ;
; 0.963 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[18] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a30~porta_datain_reg0   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.021      ; 1.218      ;
; 0.965 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[6]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg6  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.085      ; 1.284      ;
; 0.969 ; RAWToRGB:image_conversion|wData0_d2[2]                                                                                                           ; RAWToRGB:image_conversion|rRed[2]                                                                                                                                          ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.001      ; 1.236      ;
; 0.973 ; RAWToRGB:image_conversion|wData0_d2[7]                                                                                                           ; RAWToRGB:image_conversion|rRed[7]                                                                                                                                          ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.002      ; 1.241      ;
; 0.975 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[8]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg8  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.057      ; 1.266      ;
; 0.979 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[5]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg5  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.085      ; 1.298      ;
; 0.984 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[1]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg1  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.057      ; 1.275      ;
; 0.989 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[10]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg10 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.057      ; 1.280      ;
; 0.989 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[3]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg3  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.057      ; 1.280      ;
; 0.993 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[6]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg6  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.057      ; 1.284      ;
; 0.997 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[3]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg3  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.085      ; 1.316      ;
; 0.998 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[17] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a28~porta_datain_reg1   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.232      ;
; 0.999 ; RAWToRGB:image_conversion|wData1_d2[3]                                                                                                           ; RAWToRGB:image_conversion|rRed[3]                                                                                                                                          ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.001      ; 1.266      ;
; 1.007 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[5]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg5  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.057      ; 1.298      ;
; 1.016 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[16] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a28~porta_datain_reg0   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; -0.011     ; 1.239      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                            ;
+-------+--------------------------------+----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.391 ; vga_controller:vga|mVGA_V_SYNC ; vga_controller:vga|mVGA_V_SYNC   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.525 ; vga_controller:vga|mVGA_H_SYNC ; vga_controller:vga|outVGA_H_SYNC ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; vga_controller:vga|mVGA_H_SYNC ; vga_controller:vga|outVGA_BLANK  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; vga_controller:vga|H_Cont[12]  ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.652 ; vga_controller:vga|mVGA_V_SYNC ; vga_controller:vga|outVGA_BLANK  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.918      ;
; 0.664 ; vga_controller:vga|mVGA_V_SYNC ; vga_controller:vga|outVGA_V_SYNC ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.930      ;
; 0.795 ; vga_controller:vga|V_Cont[0]   ; vga_controller:vga|V_Cont[0]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.806 ; vga_controller:vga|H_Cont[1]   ; vga_controller:vga|H_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; vga_controller:vga|V_Cont[7]   ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; vga_controller:vga|V_Cont[2]   ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; vga_controller:vga|H_Cont[3]   ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; vga_controller:vga|H_Cont[6]   ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; vga_controller:vga|V_Cont[4]   ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; vga_controller:vga|V_Cont[9]   ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; vga_controller:vga|V_Cont[1]   ; vga_controller:vga|V_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.078      ;
; 0.816 ; vga_controller:vga|H_Cont[0]   ; vga_controller:vga|H_Cont[0]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; vga_controller:vga|V_Cont[11]  ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.083      ;
; 0.827 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.093      ;
; 0.830 ; vga_controller:vga|H_Cont[8]   ; vga_controller:vga|H_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.096      ;
; 0.838 ; vga_controller:vga|H_Cont[2]   ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; vga_controller:vga|V_Cont[6]   ; vga_controller:vga|V_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; vga_controller:vga|V_Cont[8]   ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; vga_controller:vga|H_Cont[4]   ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; vga_controller:vga|V_Cont[3]   ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; vga_controller:vga|V_Cont[5]   ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; vga_controller:vga|H_Cont[5]   ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.109      ;
; 0.846 ; vga_controller:vga|V_Cont[10]  ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.112      ;
; 0.849 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; vga_controller:vga|V_Cont[12]  ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.115      ;
; 0.851 ; vga_controller:vga|H_Cont[7]   ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.117      ;
; 0.856 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.122      ;
; 0.991 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|mVGA_H_SYNC   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.013      ; 1.270      ;
; 1.103 ; vga_controller:vga|H_Cont[12]  ; vga_controller:vga|mVGA_H_SYNC   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.013      ; 1.382      ;
; 1.178 ; vga_controller:vga|V_Cont[0]   ; vga_controller:vga|V_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.444      ;
; 1.189 ; vga_controller:vga|H_Cont[1]   ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; vga_controller:vga|V_Cont[2]   ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; vga_controller:vga|H_Cont[3]   ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; vga_controller:vga|V_Cont[4]   ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; vga_controller:vga|V_Cont[9]   ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.459      ;
; 1.195 ; vga_controller:vga|V_Cont[1]   ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.461      ;
; 1.199 ; vga_controller:vga|H_Cont[0]   ; vga_controller:vga|H_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.465      ;
; 1.200 ; vga_controller:vga|V_Cont[11]  ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.466      ;
; 1.209 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[0]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.209 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.209 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.209 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.209 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.209 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.209 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.209 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.209 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.209 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.209 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.209 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.213 ; vga_controller:vga|H_Cont[8]   ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.479      ;
; 1.224 ; vga_controller:vga|V_Cont[6]   ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; vga_controller:vga|H_Cont[2]   ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.227 ; vga_controller:vga|V_Cont[8]   ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; vga_controller:vga|V_Cont[3]   ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; vga_controller:vga|V_Cont[5]   ; vga_controller:vga|V_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; vga_controller:vga|H_Cont[4]   ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.494      ;
; 1.229 ; vga_controller:vga|H_Cont[5]   ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.495      ;
; 1.232 ; vga_controller:vga|V_Cont[10]  ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.498      ;
; 1.235 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.501      ;
; 1.237 ; vga_controller:vga|H_Cont[7]   ; vga_controller:vga|H_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.503      ;
; 1.242 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.508      ;
; 1.249 ; vga_controller:vga|V_Cont[0]   ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.515      ;
; 1.260 ; vga_controller:vga|H_Cont[1]   ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.263 ; vga_controller:vga|V_Cont[2]   ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; vga_controller:vga|V_Cont[4]   ; vga_controller:vga|V_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.530      ;
; 1.264 ; vga_controller:vga|H_Cont[3]   ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.530      ;
; 1.264 ; vga_controller:vga|V_Cont[9]   ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.530      ;
; 1.266 ; vga_controller:vga|V_Cont[1]   ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.532      ;
; 1.270 ; vga_controller:vga|H_Cont[0]   ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.536      ;
; 1.281 ; vga_controller:vga|V_Cont[7]   ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.547      ;
; 1.284 ; vga_controller:vga|H_Cont[8]   ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.550      ;
; 1.285 ; vga_controller:vga|H_Cont[6]   ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.551      ;
; 1.295 ; vga_controller:vga|H_Cont[2]   ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; vga_controller:vga|V_Cont[8]   ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; vga_controller:vga|V_Cont[3]   ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.565      ;
; 1.299 ; vga_controller:vga|V_Cont[5]   ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.565      ;
; 1.299 ; vga_controller:vga|H_Cont[4]   ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.565      ;
; 1.303 ; vga_controller:vga|V_Cont[10]  ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.569      ;
; 1.308 ; vga_controller:vga|H_Cont[7]   ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.574      ;
; 1.313 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.579      ;
; 1.320 ; vga_controller:vga|V_Cont[0]   ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.586      ;
; 1.331 ; vga_controller:vga|H_Cont[1]   ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.597      ;
; 1.334 ; vga_controller:vga|V_Cont[2]   ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.600      ;
; 1.335 ; vga_controller:vga|V_Cont[4]   ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.601      ;
; 1.335 ; vga_controller:vga|H_Cont[3]   ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.601      ;
; 1.335 ; vga_controller:vga|V_Cont[9]   ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.601      ;
; 1.337 ; vga_controller:vga|V_Cont[1]   ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.603      ;
; 1.338 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[0]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.604      ;
; 1.338 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.604      ;
; 1.338 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.604      ;
; 1.338 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.604      ;
; 1.338 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.604      ;
; 1.338 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.604      ;
; 1.338 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.604      ;
; 1.338 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.604      ;
+-------+--------------------------------+----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                ;
+--------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -5.665 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.706     ; 2.996      ;
; -5.665 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.706     ; 2.996      ;
; -5.665 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.707     ; 2.995      ;
; -5.665 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.706     ; 2.996      ;
; -5.665 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.706     ; 2.996      ;
; -5.665 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.708     ; 2.994      ;
; -5.665 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.708     ; 2.994      ;
; -5.665 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.708     ; 2.994      ;
; -5.664 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.683     ; 3.018      ;
; -5.664 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.683     ; 3.018      ;
; -5.664 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.683     ; 3.018      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.712     ; 2.988      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.712     ; 2.988      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.712     ; 2.988      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.712     ; 2.988      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.712     ; 2.988      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.712     ; 2.988      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.712     ; 2.988      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.712     ; 2.988      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.712     ; 2.988      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.712     ; 2.988      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.712     ; 2.988      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.712     ; 2.988      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.712     ; 2.988      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.701     ; 2.999      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.701     ; 2.999      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.701     ; 2.999      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.701     ; 2.999      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.701     ; 2.999      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.701     ; 2.999      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.701     ; 2.999      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.701     ; 2.999      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.701     ; 2.999      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.701     ; 2.999      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.701     ; 2.999      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.701     ; 2.999      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.701     ; 2.999      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_H_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.699     ; 3.001      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_H_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.699     ; 3.001      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_V_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.699     ; 3.001      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_V_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.699     ; 3.001      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_BLANK  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.699     ; 3.001      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.693     ; 3.007      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.715     ; 2.985      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.693     ; 3.007      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.693     ; 3.007      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.693     ; 3.007      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.715     ; 2.985      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.693     ; 3.007      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.695     ; 3.005      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.685     ; 3.015      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.685     ; 3.015      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.685     ; 3.015      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.695     ; 3.005      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.693     ; 3.007      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.695     ; 3.005      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.685     ; 3.015      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.695     ; 3.005      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.695     ; 3.005      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.715     ; 2.985      ;
; -5.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -2.695     ; 3.005      ;
+--------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'iCLK_50'                                                                                                                                               ;
+--------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.856 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.047     ; 4.845      ;
; -3.845 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.833      ;
; -3.845 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.833      ;
; -3.845 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.833      ;
; -3.845 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.833      ;
; -3.845 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.833      ;
; -3.845 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.833      ;
; -3.845 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.833      ;
; -3.845 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.833      ;
; -3.845 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.833      ;
; -3.845 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.833      ;
; -3.845 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.833      ;
; -3.845 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.833      ;
; -3.845 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.833      ;
; -3.845 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.833      ;
; -3.845 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.833      ;
; -3.845 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.833      ;
; -3.711 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.047     ; 4.700      ;
; -3.700 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.688      ;
; -3.700 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.688      ;
; -3.700 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.688      ;
; -3.700 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.688      ;
; -3.700 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.688      ;
; -3.700 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.688      ;
; -3.700 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.688      ;
; -3.700 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.688      ;
; -3.700 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.688      ;
; -3.700 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.688      ;
; -3.700 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.688      ;
; -3.700 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.688      ;
; -3.700 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.688      ;
; -3.700 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.688      ;
; -3.700 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.688      ;
; -3.700 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.688      ;
; -3.580 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.047     ; 4.569      ;
; -3.569 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.557      ;
; -3.569 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.557      ;
; -3.569 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.557      ;
; -3.569 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.557      ;
; -3.569 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.557      ;
; -3.569 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.557      ;
; -3.569 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.557      ;
; -3.569 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.557      ;
; -3.569 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.557      ;
; -3.569 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.557      ;
; -3.569 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.557      ;
; -3.569 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.557      ;
; -3.569 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.557      ;
; -3.569 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.557      ;
; -3.569 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.557      ;
; -3.569 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.048     ; 4.557      ;
; -3.372 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 4.427      ;
; -3.361 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.415      ;
; -3.361 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.415      ;
; -3.361 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.415      ;
; -3.361 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.415      ;
; -3.361 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.415      ;
; -3.361 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.415      ;
; -3.361 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.415      ;
; -3.361 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.415      ;
; -3.361 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.415      ;
; -3.361 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.415      ;
; -3.361 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.415      ;
; -3.361 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.415      ;
; -3.361 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.415      ;
; -3.361 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.415      ;
; -3.361 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.415      ;
; -3.361 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.415      ;
; -3.332 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 4.387      ;
; -3.321 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.375      ;
; -3.321 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.375      ;
; -3.321 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.375      ;
; -3.321 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.375      ;
; -3.321 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.375      ;
; -3.321 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.375      ;
; -3.321 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.375      ;
; -3.321 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.375      ;
; -3.321 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.375      ;
; -3.321 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.375      ;
; -3.321 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.375      ;
; -3.321 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.375      ;
; -3.321 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.375      ;
; -3.321 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.375      ;
; -3.321 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.375      ;
; -3.321 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.375      ;
; -3.278 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 4.333      ;
; -3.267 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.321      ;
; -3.267 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.321      ;
; -3.267 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.321      ;
; -3.267 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.321      ;
; -3.267 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.321      ;
; -3.267 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.321      ;
; -3.267 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.321      ;
; -3.267 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.321      ;
; -3.267 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.321      ;
; -3.267 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.321      ;
; -3.267 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.321      ;
; -3.267 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.321      ;
; -3.267 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.321      ;
; -3.267 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.018      ; 4.321      ;
+--------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                          ;
+--------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                   ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -2.797 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.011      ; 4.844      ;
; -2.789 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 4.833      ;
; -2.789 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 4.833      ;
; -2.789 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 4.833      ;
; -2.789 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 4.833      ;
; -2.789 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 4.833      ;
; -2.785 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.024      ; 4.845      ;
; -2.785 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.024      ; 4.845      ;
; -2.783 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.828      ;
; -2.783 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.828      ;
; -2.783 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.828      ;
; -2.783 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.828      ;
; -2.783 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.828      ;
; -2.783 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.828      ;
; -2.783 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.828      ;
; -2.783 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.828      ;
; -2.783 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.828      ;
; -2.760 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.025      ; 4.821      ;
; -2.652 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.011      ; 4.699      ;
; -2.644 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 4.688      ;
; -2.644 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 4.688      ;
; -2.644 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 4.688      ;
; -2.644 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 4.688      ;
; -2.644 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 4.688      ;
; -2.640 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.024      ; 4.700      ;
; -2.640 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.024      ; 4.700      ;
; -2.638 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.683      ;
; -2.638 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.683      ;
; -2.638 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.683      ;
; -2.638 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.683      ;
; -2.638 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.683      ;
; -2.638 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.683      ;
; -2.638 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.683      ;
; -2.638 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.683      ;
; -2.638 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.683      ;
; -2.615 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.025      ; 4.676      ;
; -2.521 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.011      ; 4.568      ;
; -2.513 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 4.557      ;
; -2.513 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 4.557      ;
; -2.513 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 4.557      ;
; -2.513 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 4.557      ;
; -2.513 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.008      ; 4.557      ;
; -2.509 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.024      ; 4.569      ;
; -2.509 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.024      ; 4.569      ;
; -2.507 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.552      ;
; -2.507 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.552      ;
; -2.507 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.552      ;
; -2.507 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.552      ;
; -2.507 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.552      ;
; -2.507 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.552      ;
; -2.507 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.552      ;
; -2.507 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.552      ;
; -2.507 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.009      ; 4.552      ;
; -2.484 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.025      ; 4.545      ;
; -2.428 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.048      ; 4.512      ;
; -2.428 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.048      ; 4.512      ;
; -2.428 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.048      ; 4.512      ;
; -2.428 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.048      ; 4.512      ;
; -2.428 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.048      ; 4.512      ;
; -2.428 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.048      ; 4.512      ;
; -2.313 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.077      ; 4.426      ;
; -2.305 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.074      ; 4.415      ;
; -2.305 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.074      ; 4.415      ;
; -2.305 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.074      ; 4.415      ;
; -2.305 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.074      ; 4.415      ;
; -2.305 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.074      ; 4.415      ;
; -2.301 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.090      ; 4.427      ;
; -2.301 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.090      ; 4.427      ;
; -2.299 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.075      ; 4.410      ;
; -2.299 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.075      ; 4.410      ;
; -2.299 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.075      ; 4.410      ;
; -2.299 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.075      ; 4.410      ;
; -2.299 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.075      ; 4.410      ;
; -2.299 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.075      ; 4.410      ;
; -2.299 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.075      ; 4.410      ;
; -2.299 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.075      ; 4.410      ;
; -2.299 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.075      ; 4.410      ;
; -2.283 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.048      ; 4.367      ;
; -2.283 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.048      ; 4.367      ;
; -2.283 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.048      ; 4.367      ;
; -2.283 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.048      ; 4.367      ;
; -2.283 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.048      ; 4.367      ;
; -2.283 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.048      ; 4.367      ;
; -2.276 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.091      ; 4.403      ;
; -2.273 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.077      ; 4.386      ;
; -2.265 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.074      ; 4.375      ;
; -2.265 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.074      ; 4.375      ;
; -2.265 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.074      ; 4.375      ;
; -2.265 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.074      ; 4.375      ;
; -2.265 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.074      ; 4.375      ;
; -2.261 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.090      ; 4.387      ;
; -2.261 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.090      ; 4.387      ;
; -2.259 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.075      ; 4.370      ;
; -2.259 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.075      ; 4.370      ;
; -2.259 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.075      ; 4.370      ;
; -2.259 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.075      ; 4.370      ;
; -2.259 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.075      ; 4.370      ;
; -2.259 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.075      ; 4.370      ;
; -2.259 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.075      ; 4.370      ;
; -2.259 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 1.075      ; 4.370      ;
+--------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'GPIO_CLKIN_N1'                                                                                                                          ;
+--------+---------------------------------+--------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                    ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------------------+--------------+---------------+--------------+------------+------------+
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Pre_FrameValid  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 3.005      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mSTART          ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.014     ; 2.983      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_FrameValid ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 3.005      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_LineValid  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.025     ; 2.972      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[1]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 3.010      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[2]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 3.010      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[3]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 3.010      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[4]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 3.010      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[5]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 3.010      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[6]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 3.010      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[7]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 3.010      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[8]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 3.010      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[9]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 3.010      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[10]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 3.010      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[11]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 3.010      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[12]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 3.010      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[13]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 3.010      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[14]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 3.010      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[15]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 3.010      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[0]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 3.010      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[0]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.003      ; 3.000      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[0]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.025     ; 2.972      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[1]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.003      ; 3.000      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[2]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.003      ; 3.000      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[3]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.003      ; 3.000      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[4]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.003      ; 3.000      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[5]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.003      ; 3.000      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[6]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.003      ; 3.000      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[7]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.003      ; 3.000      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[8]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.003      ; 3.000      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[9]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.003      ; 3.000      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[10]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.003      ; 3.000      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[11]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.003      ; 3.000      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[12]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.003      ; 3.000      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[13]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.003      ; 3.000      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[14]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.003      ; 3.000      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[15]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.003      ; 3.000      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[1]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.025     ; 2.972      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[2]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.025     ; 2.972      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[3]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.025     ; 2.972      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[4]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.010     ; 2.987      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[5]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.010     ; 2.987      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[6]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.010     ; 2.987      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[7]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.010     ; 2.987      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[8]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.010     ; 2.987      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[9]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.010     ; 2.987      ;
; -1.961 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[10]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.025     ; 2.972      ;
; -1.287 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[0]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.064      ; 2.387      ;
; -1.287 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[0]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.064      ; 2.387      ;
; -1.287 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[2]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.064      ; 2.387      ;
; -1.287 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[4]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.064      ; 2.387      ;
; -1.287 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[6]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.064      ; 2.387      ;
; -1.263 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.055      ; 2.354      ;
; -1.263 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[1]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.055      ; 2.354      ;
; -1.263 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[2]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.055      ; 2.354      ;
; -1.263 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[3]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.055      ; 2.354      ;
; -1.263 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.055      ; 2.354      ;
; -1.263 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[5]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.055      ; 2.354      ;
; -1.263 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.055      ; 2.354      ;
; -1.263 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[7]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.055      ; 2.354      ;
; -1.263 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[8]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.055      ; 2.354      ;
; -1.263 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.055      ; 2.354      ;
; -1.263 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[10]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.055      ; 2.354      ;
; -1.224 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.075      ; 2.335      ;
; -1.224 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.075      ; 2.335      ;
; -1.224 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.075      ; 2.335      ;
; -1.224 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.075      ; 2.335      ;
; -1.224 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.075      ; 2.335      ;
; -1.224 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.075      ; 2.335      ;
; -1.224 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[9]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.075      ; 2.335      ;
; -1.224 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[1]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.075      ; 2.335      ;
; -1.224 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[10]       ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.075      ; 2.335      ;
; -1.220 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.043      ; 2.299      ;
; -1.220 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[1]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.043      ; 2.299      ;
; -1.220 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[2]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.043      ; 2.299      ;
; -1.220 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[3]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.043      ; 2.299      ;
; -1.220 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.043      ; 2.299      ;
; -1.220 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[5]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.043      ; 2.299      ;
; -1.220 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.043      ; 2.299      ;
; -1.220 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[7]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.043      ; 2.299      ;
; -1.220 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[8]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.043      ; 2.299      ;
; -1.220 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.043      ; 2.299      ;
; -1.220 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[10]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.043      ; 2.299      ;
; -1.044 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[3]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.062      ; 2.142      ;
; -1.044 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[5]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.062      ; 2.142      ;
; -1.044 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[6]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.062      ; 2.142      ;
; -1.044 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[9]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.062      ; 2.142      ;
; -1.039 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[1]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.051      ; 2.126      ;
; -1.039 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[2]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.051      ; 2.126      ;
; -1.039 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[8]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.051      ; 2.126      ;
; -1.038 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[4]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.072      ; 2.146      ;
; -1.038 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[4]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.072      ; 2.146      ;
; -1.038 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[5]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.072      ; 2.146      ;
; -1.038 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[6]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.072      ; 2.146      ;
; -1.028 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[3]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.053      ; 2.117      ;
; -1.028 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.053      ; 2.117      ;
; -1.028 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[5]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.053      ; 2.117      ;
; -1.028 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.053      ; 2.117      ;
; -1.028 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.053      ; 2.117      ;
; -1.028 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[7]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.053      ; 2.117      ;
+--------+---------------------------------+--------------------------------------------+--------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'GPIO_CLKIN_N1'                                                                                                                          ;
+-------+---------------------------------+--------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                    ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------------------------------------+--------------+---------------+--------------+------------+------------+
; 1.733 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[7]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.042      ; 2.041      ;
; 1.733 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[1]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.042      ; 2.041      ;
; 1.733 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[7]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.042      ; 2.041      ;
; 1.741 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.028      ; 2.035      ;
; 1.741 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[1]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.028      ; 2.035      ;
; 1.741 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[2]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.028      ; 2.035      ;
; 1.741 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[3]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.028      ; 2.035      ;
; 1.741 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.028      ; 2.035      ;
; 1.741 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[5]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.028      ; 2.035      ;
; 1.741 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.028      ; 2.035      ;
; 1.741 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[7]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.028      ; 2.035      ;
; 1.741 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[8]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.028      ; 2.035      ;
; 1.741 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.028      ; 2.035      ;
; 1.741 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[10]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.028      ; 2.035      ;
; 1.750 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.040      ; 2.056      ;
; 1.750 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.040      ; 2.056      ;
; 1.750 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[7]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.040      ; 2.056      ;
; 1.750 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[7]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.040      ; 2.056      ;
; 1.750 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[7]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.040      ; 2.056      ;
; 1.788 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[2]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.063      ; 2.117      ;
; 1.788 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[2]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.063      ; 2.117      ;
; 1.788 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[2]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.063      ; 2.117      ;
; 1.788 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[8]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.063      ; 2.117      ;
; 1.788 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[8]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.063      ; 2.117      ;
; 1.788 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[8]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.063      ; 2.117      ;
; 1.788 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[8]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.063      ; 2.117      ;
; 1.788 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[3]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.063      ; 2.117      ;
; 1.788 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[9]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.063      ; 2.117      ;
; 1.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[1]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 2.111      ;
; 1.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[1]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 2.111      ;
; 1.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[1]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 2.111      ;
; 1.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[3]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 2.111      ;
; 1.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[3]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 2.111      ;
; 1.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[3]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 2.111      ;
; 1.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[5]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 2.111      ;
; 1.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[5]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 2.111      ;
; 1.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[5]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 2.111      ;
; 1.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 2.111      ;
; 1.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[2]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 2.111      ;
; 1.798 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[3]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.053      ; 2.117      ;
; 1.798 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.053      ; 2.117      ;
; 1.798 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[5]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.053      ; 2.117      ;
; 1.798 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.053      ; 2.117      ;
; 1.798 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.053      ; 2.117      ;
; 1.798 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[7]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.053      ; 2.117      ;
; 1.798 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[8]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.053      ; 2.117      ;
; 1.808 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[4]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.072      ; 2.146      ;
; 1.808 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[4]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.072      ; 2.146      ;
; 1.808 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[5]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.072      ; 2.146      ;
; 1.808 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[6]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.072      ; 2.146      ;
; 1.809 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[1]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.051      ; 2.126      ;
; 1.809 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[2]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.051      ; 2.126      ;
; 1.809 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[8]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.051      ; 2.126      ;
; 1.814 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[3]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.062      ; 2.142      ;
; 1.814 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[5]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.062      ; 2.142      ;
; 1.814 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[6]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.062      ; 2.142      ;
; 1.814 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[9]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.062      ; 2.142      ;
; 1.990 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.043      ; 2.299      ;
; 1.990 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[1]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.043      ; 2.299      ;
; 1.990 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[2]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.043      ; 2.299      ;
; 1.990 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[3]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.043      ; 2.299      ;
; 1.990 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.043      ; 2.299      ;
; 1.990 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[5]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.043      ; 2.299      ;
; 1.990 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.043      ; 2.299      ;
; 1.990 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[7]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.043      ; 2.299      ;
; 1.990 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[8]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.043      ; 2.299      ;
; 1.990 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.043      ; 2.299      ;
; 1.990 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[10]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.043      ; 2.299      ;
; 1.994 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.075      ; 2.335      ;
; 1.994 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.075      ; 2.335      ;
; 1.994 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.075      ; 2.335      ;
; 1.994 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.075      ; 2.335      ;
; 1.994 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.075      ; 2.335      ;
; 1.994 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.075      ; 2.335      ;
; 1.994 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[9]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.075      ; 2.335      ;
; 1.994 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[1]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.075      ; 2.335      ;
; 1.994 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[10]       ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.075      ; 2.335      ;
; 2.033 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.055      ; 2.354      ;
; 2.033 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[1]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.055      ; 2.354      ;
; 2.033 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[2]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.055      ; 2.354      ;
; 2.033 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[3]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.055      ; 2.354      ;
; 2.033 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.055      ; 2.354      ;
; 2.033 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[5]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.055      ; 2.354      ;
; 2.033 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.055      ; 2.354      ;
; 2.033 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[7]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.055      ; 2.354      ;
; 2.033 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[8]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.055      ; 2.354      ;
; 2.033 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.055      ; 2.354      ;
; 2.033 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[10]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.055      ; 2.354      ;
; 2.057 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[0]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.064      ; 2.387      ;
; 2.057 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[0]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.064      ; 2.387      ;
; 2.057 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[2]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.064      ; 2.387      ;
; 2.057 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[4]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.064      ; 2.387      ;
; 2.057 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[6]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.064      ; 2.387      ;
; 2.731 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Pre_FrameValid  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.008      ; 3.005      ;
; 2.731 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mSTART          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; -0.014     ; 2.983      ;
; 2.731 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_FrameValid ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.008      ; 3.005      ;
; 2.731 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_LineValid  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; -0.025     ; 2.972      ;
; 2.731 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[1]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.013      ; 3.010      ;
; 2.731 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[2]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.013      ; 3.010      ;
; 2.731 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[3]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.013      ; 3.010      ;
+-------+---------------------------------+--------------------------------------------+--------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                 ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                                   ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 1.851 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.220      ;
; 1.851 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.220      ;
; 1.851 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.220      ;
; 1.851 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.220      ;
; 1.851 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.220      ;
; 1.851 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.220      ;
; 2.041 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.410      ;
; 2.041 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.410      ;
; 2.041 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.410      ;
; 2.041 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.410      ;
; 2.041 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.410      ;
; 2.041 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.410      ;
; 2.071 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.451      ;
; 2.071 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.451      ;
; 2.071 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.451      ;
; 2.071 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.451      ;
; 2.071 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.451      ;
; 2.071 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.451      ;
; 2.161 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.530      ;
; 2.161 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.530      ;
; 2.161 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.530      ;
; 2.161 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.530      ;
; 2.161 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.530      ;
; 2.161 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.530      ;
; 2.166 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.535      ;
; 2.166 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.535      ;
; 2.166 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.535      ;
; 2.166 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.535      ;
; 2.166 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.535      ;
; 2.166 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.535      ;
; 2.182 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.551      ;
; 2.182 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.551      ;
; 2.182 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.551      ;
; 2.182 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.551      ;
; 2.182 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.551      ;
; 2.182 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.551      ;
; 2.183 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.080      ; 3.529      ;
; 2.206 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.064      ; 3.536      ;
; 2.206 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.064      ; 3.536      ;
; 2.206 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.064      ; 3.536      ;
; 2.206 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.064      ; 3.536      ;
; 2.206 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.064      ; 3.536      ;
; 2.206 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.064      ; 3.536      ;
; 2.206 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.064      ; 3.536      ;
; 2.206 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.064      ; 3.536      ;
; 2.206 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.064      ; 3.536      ;
; 2.208 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.079      ; 3.553      ;
; 2.208 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.079      ; 3.553      ;
; 2.212 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.063      ; 3.541      ;
; 2.212 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.063      ; 3.541      ;
; 2.212 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.063      ; 3.541      ;
; 2.212 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.063      ; 3.541      ;
; 2.212 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.063      ; 3.541      ;
; 2.216 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.585      ;
; 2.216 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.585      ;
; 2.216 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.585      ;
; 2.216 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.585      ;
; 2.216 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.585      ;
; 2.216 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.585      ;
; 2.220 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.066      ; 3.552      ;
; 2.264 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.633      ;
; 2.264 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.633      ;
; 2.264 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.633      ;
; 2.264 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.633      ;
; 2.264 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.633      ;
; 2.264 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.633      ;
; 2.294 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.663      ;
; 2.294 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.663      ;
; 2.294 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.663      ;
; 2.294 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.663      ;
; 2.294 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.663      ;
; 2.294 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.663      ;
; 2.294 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.663      ;
; 2.294 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.663      ;
; 2.294 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.663      ;
; 2.294 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.663      ;
; 2.294 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.663      ;
; 2.294 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.663      ;
; 2.319 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.699      ;
; 2.319 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.699      ;
; 2.319 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.699      ;
; 2.319 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.699      ;
; 2.319 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.699      ;
; 2.319 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.699      ;
; 2.329 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.698      ;
; 2.329 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.698      ;
; 2.329 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.698      ;
; 2.329 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.698      ;
; 2.329 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.698      ;
; 2.329 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.103      ; 3.698      ;
; 2.340 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.720      ;
; 2.340 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.720      ;
; 2.340 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.720      ;
; 2.340 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.720      ;
; 2.340 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.720      ;
; 2.340 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.720      ;
; 2.343 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.723      ;
; 2.343 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.723      ;
; 2.343 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.723      ;
; 2.343 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 1.114      ; 3.723      ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'iCLK_50'                                                                                                                                            ;
+-------+-----------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.054     ; 2.975      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.054     ; 2.975      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 3.029      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 3.029      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.066     ; 2.963      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.066     ; 2.963      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.066     ; 2.963      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.066     ; 2.963      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.066     ; 2.963      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.066     ; 2.963      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.066     ; 2.963      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.066     ; 2.963      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.066     ; 2.963      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.066     ; 2.963      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.066     ; 2.963      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.066     ; 2.963      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.055     ; 2.974      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.055     ; 2.974      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.055     ; 2.974      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.055     ; 2.974      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.055     ; 2.974      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.055     ; 2.974      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.055     ; 2.974      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.055     ; 2.974      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.055     ; 2.974      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.055     ; 2.974      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.055     ; 2.974      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.055     ; 2.974      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.055     ; 2.974      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.064     ; 2.965      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.064     ; 2.965      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.064     ; 2.965      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.064     ; 2.965      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.064     ; 2.965      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.064     ; 2.965      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.064     ; 2.965      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.064     ; 2.965      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.064     ; 2.965      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.064     ; 2.965      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|senosr_exposure[14]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.064     ; 2.965      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|senosr_exposure[15]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.064     ; 2.965      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.064     ; 2.965      ;
; 2.763 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|senosr_exposure[2]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.054     ; 2.975      ;
; 3.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.541      ;
; 3.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.541      ;
; 3.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.541      ;
; 3.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.541      ;
; 3.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.541      ;
; 3.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.541      ;
; 3.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.541      ;
; 3.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.541      ;
; 3.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.541      ;
; 3.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.541      ;
; 3.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.541      ;
; 3.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.541      ;
; 3.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.541      ;
; 3.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.541      ;
; 3.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.541      ;
; 3.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.541      ;
; 3.279 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 3.553      ;
; 3.458 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.731      ;
; 3.458 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.731      ;
; 3.458 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.731      ;
; 3.458 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.731      ;
; 3.458 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.731      ;
; 3.458 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.731      ;
; 3.458 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.731      ;
; 3.458 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.731      ;
; 3.458 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.731      ;
; 3.458 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.731      ;
; 3.458 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.731      ;
; 3.458 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.731      ;
; 3.458 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.731      ;
; 3.458 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.731      ;
; 3.458 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.731      ;
; 3.458 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.731      ;
; 3.469 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 3.743      ;
; 3.488 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 3.772      ;
; 3.488 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 3.772      ;
; 3.488 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 3.772      ;
; 3.488 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 3.772      ;
; 3.488 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 3.772      ;
; 3.488 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 3.772      ;
; 3.488 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 3.772      ;
; 3.488 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 3.772      ;
; 3.488 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 3.772      ;
; 3.488 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 3.772      ;
; 3.488 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 3.772      ;
; 3.488 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 3.772      ;
; 3.488 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 3.772      ;
; 3.488 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 3.772      ;
; 3.488 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 3.772      ;
; 3.488 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 3.772      ;
; 3.499 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.019      ; 3.784      ;
; 3.578 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.851      ;
; 3.578 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.851      ;
; 3.578 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.851      ;
; 3.578 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.851      ;
; 3.578 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.851      ;
; 3.578 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.007      ; 3.851      ;
+-------+-----------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.712     ; 2.988      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.712     ; 2.988      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.712     ; 2.988      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.712     ; 2.988      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.712     ; 2.988      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.712     ; 2.988      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.712     ; 2.988      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.712     ; 2.988      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.712     ; 2.988      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.712     ; 2.988      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.712     ; 2.988      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.712     ; 2.988      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.712     ; 2.988      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.701     ; 2.999      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.701     ; 2.999      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.701     ; 2.999      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.701     ; 2.999      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.701     ; 2.999      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.701     ; 2.999      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.701     ; 2.999      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.701     ; 2.999      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.701     ; 2.999      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.701     ; 2.999      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.701     ; 2.999      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.701     ; 2.999      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.701     ; 2.999      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_H_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.699     ; 3.001      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_H_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.699     ; 3.001      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_V_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.699     ; 3.001      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_V_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.699     ; 3.001      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_BLANK  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.699     ; 3.001      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.693     ; 3.007      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.715     ; 2.985      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.693     ; 3.007      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.693     ; 3.007      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.693     ; 3.007      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.715     ; 2.985      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.693     ; 3.007      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.695     ; 3.005      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.685     ; 3.015      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.685     ; 3.015      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.685     ; 3.015      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.695     ; 3.005      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.693     ; 3.007      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.695     ; 3.005      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.685     ; 3.015      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.695     ; 3.005      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.695     ; 3.005      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.715     ; 2.985      ;
; 5.434 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.695     ; 3.005      ;
; 5.435 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.683     ; 3.018      ;
; 5.435 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.683     ; 3.018      ;
; 5.435 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.683     ; 3.018      ;
; 5.436 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.706     ; 2.996      ;
; 5.436 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.706     ; 2.996      ;
; 5.436 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.707     ; 2.995      ;
; 5.436 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.706     ; 2.996      ;
; 5.436 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.706     ; 2.996      ;
; 5.436 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.708     ; 2.994      ;
; 5.436 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.708     ; 2.994      ;
; 5.436 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.708     ; 2.994      ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'GPIO_CLKIN_N1'                                                                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[0]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[0]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[10]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[10]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[12]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[12]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[13]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[13]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[14]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[14]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[15]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[15]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[16]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[16]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[17]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[17]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[18]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[18]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[19]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[19]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[1]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[1]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[20]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[20]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[21]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[21]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[22]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[22]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[24]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[24]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[25]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[25]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[26]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[26]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[27]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[27]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[28]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[28]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[29]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[29]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[2]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[2]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[30]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[30]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[31]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[31]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[32]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[32]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[33]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[33]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[34]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[34]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[3]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[3]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[4]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[4]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[5]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[5]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[6]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[6]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[7]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[7]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[8]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[8]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[9]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[9]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg10 ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                                           ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]    ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'phase_loop|altpll_component|pll|clk[0]'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[0]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[10]    ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[11]    ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[12]    ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[1]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[2]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[3]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[4]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[5]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[6]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[7]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[8]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[9]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[0]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[10]    ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[11]    ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[12]    ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[1]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[2]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[3]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[4]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[5]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[6]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[7]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[8]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[9]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_H_SYNC   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_V_SYNC   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_BLANK  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[0]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[1]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[2]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[3]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[4]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[5]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[6]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[7]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[8]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[9]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[0]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[1]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[2]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[3]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[4]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[5]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[6]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[7]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[8]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[9]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_H_SYNC ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[0]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[1]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[2]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[3]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[4]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[5]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[6]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[7]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[8]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[9]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_V_SYNC ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[0]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[10]    ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[11]    ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[12]    ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[1]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[2]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[3]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[4]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[5]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[6]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[7]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[8]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[9]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[0]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[10]    ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[11]    ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[12]    ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[1]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[2]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[3]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[4]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[5]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[6]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[7]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[8]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[9]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_H_SYNC   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_V_SYNC   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_BLANK  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[0]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[1]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[2]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[3]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[4]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[5]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[6]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[7]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[8]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[9]   ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iTD1_CLK27'                                                                                   ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; iTD1_CLK27|combout                       ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; phase_loop|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; phase_loop|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; iTD1_CLK27|combout                       ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; phase_loop|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; phase_loop|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; iTD1_CLK27 ; Rise       ; iTD1_CLK27                               ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]   ; GPIO_CLKIN_N1                           ; 4.284 ; 4.284 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[1]  ; GPIO_CLKIN_N1                           ; 4.284 ; 4.284 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[2]  ; GPIO_CLKIN_N1                           ; 3.284 ; 3.284 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[3]  ; GPIO_CLKIN_N1                           ; 2.976 ; 2.976 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[4]  ; GPIO_CLKIN_N1                           ; 3.435 ; 3.435 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[5]  ; GPIO_CLKIN_N1                           ; 3.105 ; 3.105 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[6]  ; GPIO_CLKIN_N1                           ; 2.687 ; 2.687 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[7]  ; GPIO_CLKIN_N1                           ; 3.133 ; 3.133 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[8]  ; GPIO_CLKIN_N1                           ; 3.734 ; 3.734 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[9]  ; GPIO_CLKIN_N1                           ; 3.966 ; 3.966 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[10] ; GPIO_CLKIN_N1                           ; 3.838 ; 3.838 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[11] ; GPIO_CLKIN_N1                           ; 4.191 ; 4.191 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[17] ; GPIO_CLKIN_N1                           ; 3.311 ; 3.311 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[18] ; GPIO_CLKIN_N1                           ; 2.612 ; 2.612 ; Rise       ; GPIO_CLKIN_N1                           ;
; iKEY[*]     ; GPIO_CLKIN_N1                           ; 4.880 ; 4.880 ; Rise       ; GPIO_CLKIN_N1                           ;
;  iKEY[2]    ; GPIO_CLKIN_N1                           ; 4.880 ; 4.880 ; Rise       ; GPIO_CLKIN_N1                           ;
;  iKEY[3]    ; GPIO_CLKIN_N1                           ; 4.565 ; 4.565 ; Rise       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.352 ; 4.352 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.352 ; 4.352 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iSW[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 6.018 ; 6.018 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  iSW[16]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 6.018 ; 6.018 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; 6.159 ; 6.159 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; 6.159 ; 6.159 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; 7.464 ; 7.464 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; 7.464 ; 7.464 ; Rise       ; iCLK_50                                 ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]   ; GPIO_CLKIN_N1                           ; -2.382 ; -2.382 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[1]  ; GPIO_CLKIN_N1                           ; -4.054 ; -4.054 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[2]  ; GPIO_CLKIN_N1                           ; -3.054 ; -3.054 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[3]  ; GPIO_CLKIN_N1                           ; -2.746 ; -2.746 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[4]  ; GPIO_CLKIN_N1                           ; -3.205 ; -3.205 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[5]  ; GPIO_CLKIN_N1                           ; -2.875 ; -2.875 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[6]  ; GPIO_CLKIN_N1                           ; -2.457 ; -2.457 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[7]  ; GPIO_CLKIN_N1                           ; -2.903 ; -2.903 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[8]  ; GPIO_CLKIN_N1                           ; -3.504 ; -3.504 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[9]  ; GPIO_CLKIN_N1                           ; -3.736 ; -3.736 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[10] ; GPIO_CLKIN_N1                           ; -3.608 ; -3.608 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[11] ; GPIO_CLKIN_N1                           ; -3.961 ; -3.961 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[17] ; GPIO_CLKIN_N1                           ; -3.081 ; -3.081 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[18] ; GPIO_CLKIN_N1                           ; -2.382 ; -2.382 ; Rise       ; GPIO_CLKIN_N1                           ;
; iKEY[*]     ; GPIO_CLKIN_N1                           ; -4.335 ; -4.335 ; Rise       ; GPIO_CLKIN_N1                           ;
;  iKEY[2]    ; GPIO_CLKIN_N1                           ; -4.650 ; -4.650 ; Rise       ; GPIO_CLKIN_N1                           ;
;  iKEY[3]    ; GPIO_CLKIN_N1                           ; -4.335 ; -4.335 ; Rise       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.004 ; -3.004 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.004 ; -3.004 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iSW[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.538 ; -3.538 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  iSW[16]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.538 ; -3.538 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; -4.211 ; -4.211 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; -4.211 ; -4.211 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; -4.953 ; -4.953 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; -4.953 ; -4.953 ; Rise       ; iCLK_50                                 ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                             ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; oHEX0_D[*]     ; GPIO_CLKIN_N1                           ; 5.712  ; 5.712  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]    ; GPIO_CLKIN_N1                           ; 5.508  ; 5.508  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]    ; GPIO_CLKIN_N1                           ; 5.491  ; 5.491  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]    ; GPIO_CLKIN_N1                           ; 5.712  ; 5.712  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]    ; GPIO_CLKIN_N1                           ; 5.692  ; 5.692  ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]       ; GPIO_CLKIN_N1                           ; 8.374  ; 8.374  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]      ; GPIO_CLKIN_N1                           ; 5.824  ; 5.824  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[6]      ; GPIO_CLKIN_N1                           ; 8.374  ; 8.374  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[7]      ; GPIO_CLKIN_N1                           ; 8.053  ; 8.053  ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX0_D[*]     ; GPIO_CLKIN_N1                           ; 5.712  ; 5.712  ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]    ; GPIO_CLKIN_N1                           ; 5.508  ; 5.508  ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]    ; GPIO_CLKIN_N1                           ; 5.491  ; 5.491  ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]    ; GPIO_CLKIN_N1                           ; 5.712  ; 5.712  ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]    ; GPIO_CLKIN_N1                           ; 5.692  ; 5.692  ; Fall       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]       ; GPIO_CLKIN_N1                           ; 5.824  ; 5.824  ; Fall       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]      ; GPIO_CLKIN_N1                           ; 5.824  ; 5.824  ; Fall       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 12.780 ; 12.780 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 8.950  ; 8.950  ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 12.780 ; 12.780 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.161  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.161  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 5.602  ; 5.602  ; Rise       ; iCLK_50                                 ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 5.602  ; 5.602  ; Fall       ; iCLK_50                                 ;
; oVGA_B[*]      ; iTD1_CLK27                              ; 5.165  ; 5.165  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iTD1_CLK27                              ; 5.165  ; 5.165  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iTD1_CLK27                              ; 4.957  ; 4.957  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iTD1_CLK27                              ; 4.478  ; 4.478  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iTD1_CLK27                              ; 4.487  ; 4.487  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iTD1_CLK27                              ; 4.447  ; 4.447  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iTD1_CLK27                              ; 4.481  ; 4.481  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iTD1_CLK27                              ; 4.467  ; 4.467  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iTD1_CLK27                              ; 4.720  ; 4.720  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iTD1_CLK27                              ; 4.956  ; 4.956  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iTD1_CLK27                              ; 4.971  ; 4.971  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iTD1_CLK27                              ; 4.956  ; 4.956  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iTD1_CLK27                              ;        ; 2.871  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iTD1_CLK27                              ; 6.374  ; 6.374  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iTD1_CLK27                              ; 5.730  ; 5.730  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iTD1_CLK27                              ; 6.374  ; 6.374  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iTD1_CLK27                              ; 5.263  ; 5.263  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iTD1_CLK27                              ; 6.071  ; 6.071  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iTD1_CLK27                              ; 5.889  ; 5.889  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iTD1_CLK27                              ; 5.858  ; 5.858  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iTD1_CLK27                              ; 5.701  ; 5.701  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iTD1_CLK27                              ; 5.251  ; 5.251  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iTD1_CLK27                              ; 5.409  ; 5.409  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iTD1_CLK27                              ; 5.652  ; 5.652  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iTD1_CLK27                              ; 5.566  ; 5.566  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iTD1_CLK27                              ; 6.285  ; 6.285  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iTD1_CLK27                              ; 5.620  ; 5.620  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iTD1_CLK27                              ; 5.948  ; 5.948  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iTD1_CLK27                              ; 5.617  ; 5.617  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iTD1_CLK27                              ; 5.655  ; 5.655  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iTD1_CLK27                              ; 5.640  ; 5.640  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iTD1_CLK27                              ; 6.285  ; 6.285  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iTD1_CLK27                              ; 5.402  ; 5.402  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iTD1_CLK27                              ; 5.176  ; 5.176  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iTD1_CLK27                              ; 5.166  ; 5.166  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iTD1_CLK27                              ; 5.813  ; 5.813  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iTD1_CLK27                              ; 5.590  ; 5.590  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iTD1_CLK27                              ; 2.871  ;        ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                    ;
+----------------+-----------------------------------------+--------+-------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise   ; Fall  ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+--------+-------+------------+-----------------------------------------+
; oHEX0_D[*]     ; GPIO_CLKIN_N1                           ; 5.491  ; 5.491 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]    ; GPIO_CLKIN_N1                           ; 5.508  ; 5.508 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]    ; GPIO_CLKIN_N1                           ; 5.491  ; 5.491 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]    ; GPIO_CLKIN_N1                           ; 5.712  ; 5.712 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]    ; GPIO_CLKIN_N1                           ; 5.692  ; 5.692 ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]       ; GPIO_CLKIN_N1                           ; 5.824  ; 5.824 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]      ; GPIO_CLKIN_N1                           ; 5.824  ; 5.824 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[6]      ; GPIO_CLKIN_N1                           ; 8.374  ; 8.374 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[7]      ; GPIO_CLKIN_N1                           ; 8.053  ; 8.053 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX0_D[*]     ; GPIO_CLKIN_N1                           ; 5.491  ; 5.491 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]    ; GPIO_CLKIN_N1                           ; 5.508  ; 5.508 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]    ; GPIO_CLKIN_N1                           ; 5.491  ; 5.491 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]    ; GPIO_CLKIN_N1                           ; 5.712  ; 5.712 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]    ; GPIO_CLKIN_N1                           ; 5.692  ; 5.692 ; Fall       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]       ; GPIO_CLKIN_N1                           ; 5.824  ; 5.824 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]      ; GPIO_CLKIN_N1                           ; 5.824  ; 5.824 ; Fall       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 8.950  ; 7.161 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 8.950  ; 8.950 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 11.000 ; 7.161 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.161  ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.161  ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 5.602  ; 5.602 ; Rise       ; iCLK_50                                 ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 5.602  ; 5.602 ; Fall       ; iCLK_50                                 ;
; oVGA_B[*]      ; iTD1_CLK27                              ; 4.447  ; 4.447 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iTD1_CLK27                              ; 5.165  ; 5.165 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iTD1_CLK27                              ; 4.957  ; 4.957 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iTD1_CLK27                              ; 4.478  ; 4.478 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iTD1_CLK27                              ; 4.487  ; 4.487 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iTD1_CLK27                              ; 4.447  ; 4.447 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iTD1_CLK27                              ; 4.481  ; 4.481 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iTD1_CLK27                              ; 4.467  ; 4.467 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iTD1_CLK27                              ; 4.720  ; 4.720 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iTD1_CLK27                              ; 4.956  ; 4.956 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iTD1_CLK27                              ; 4.971  ; 4.971 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iTD1_CLK27                              ; 4.956  ; 4.956 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iTD1_CLK27                              ;        ; 2.871 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iTD1_CLK27                              ; 5.251  ; 5.251 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iTD1_CLK27                              ; 5.730  ; 5.730 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iTD1_CLK27                              ; 6.374  ; 6.374 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iTD1_CLK27                              ; 5.263  ; 5.263 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iTD1_CLK27                              ; 6.071  ; 6.071 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iTD1_CLK27                              ; 5.889  ; 5.889 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iTD1_CLK27                              ; 5.858  ; 5.858 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iTD1_CLK27                              ; 5.701  ; 5.701 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iTD1_CLK27                              ; 5.251  ; 5.251 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iTD1_CLK27                              ; 5.409  ; 5.409 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iTD1_CLK27                              ; 5.652  ; 5.652 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iTD1_CLK27                              ; 5.566  ; 5.566 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iTD1_CLK27                              ; 5.166  ; 5.166 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iTD1_CLK27                              ; 5.620  ; 5.620 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iTD1_CLK27                              ; 5.948  ; 5.948 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iTD1_CLK27                              ; 5.617  ; 5.617 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iTD1_CLK27                              ; 5.655  ; 5.655 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iTD1_CLK27                              ; 5.640  ; 5.640 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iTD1_CLK27                              ; 6.285  ; 6.285 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iTD1_CLK27                              ; 5.402  ; 5.402 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iTD1_CLK27                              ; 5.176  ; 5.176 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iTD1_CLK27                              ; 5.166  ; 5.166 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iTD1_CLK27                              ; 5.813  ; 5.813 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iTD1_CLK27                              ; 5.590  ; 5.590 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iTD1_CLK27                              ; 2.871  ;       ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+--------+-------+------------+-----------------------------------------+


+------------------------------------------------------------------+
; Fast Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; phase_loop|altpll_component|pll|clk[0]  ; -2.171 ; -62.609       ;
; GPIO_CLKIN_N1                           ; -1.683 ; -395.561      ;
; iCLK_50                                 ; -1.595 ; -75.472       ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.105 ; -58.637       ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; iCLK_50                                 ; -1.645 ; -1.645        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -0.165 ; -0.279        ;
; GPIO_CLKIN_N1                           ; 0.215  ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 0.215  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Recovery Summary                                      ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; phase_loop|altpll_component|pll|clk[0]  ; -3.492 ; -212.901      ;
; iCLK_50                                 ; -1.446 ; -59.305       ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.006 ; -22.818       ;
; GPIO_CLKIN_N1                           ; -0.778 ; -42.922       ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Removal Summary                                      ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; GPIO_CLKIN_N1                           ; 0.884 ; 0.000         ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.940 ; 0.000         ;
; iCLK_50                                 ; 1.574 ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 3.370 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; GPIO_CLKIN_N1                           ; -1.627 ; -1704.522     ;
; iCLK_50                                 ; -1.380 ; -96.380       ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -0.500 ; -72.000       ;
; phase_loop|altpll_component|pll|clk[0]  ; 3.629  ; 0.000         ;
; iTD1_CLK27                              ; 18.518 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                                ;
+--------+--------------------------------------+--------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                        ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.171 ; RAWToRGB:image_conversion|rRed[1]    ; vga_controller:vga|outVGA_R[1] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.715     ; 0.489      ;
; -2.161 ; RAWToRGB:image_conversion|rGreen[3]  ; vga_controller:vga|outVGA_G[2] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.715     ; 0.479      ;
; -2.158 ; RAWToRGB:image_conversion|rGreen[9]  ; vga_controller:vga|outVGA_G[8] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.715     ; 0.476      ;
; -2.151 ; RAWToRGB:image_conversion|rRed[8]    ; vga_controller:vga|outVGA_R[8] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.711     ; 0.473      ;
; -2.148 ; RAWToRGB:image_conversion|rRed[2]    ; vga_controller:vga|outVGA_R[2] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.713     ; 0.468      ;
; -2.077 ; RAWToRGB:image_conversion|rGreen[1]  ; vga_controller:vga|outVGA_G[0] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.713     ; 0.397      ;
; -2.076 ; RAWToRGB:image_conversion|rRed[9]    ; vga_controller:vga|outVGA_R[9] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.713     ; 0.396      ;
; -2.076 ; RAWToRGB:image_conversion|rBlue[4]   ; vga_controller:vga|outVGA_B[4] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.712     ; 0.397      ;
; -2.076 ; RAWToRGB:image_conversion|rBlue[8]   ; vga_controller:vga|outVGA_B[8] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.714     ; 0.395      ;
; -2.075 ; RAWToRGB:image_conversion|rGreen[2]  ; vga_controller:vga|outVGA_G[1] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.715     ; 0.393      ;
; -2.075 ; RAWToRGB:image_conversion|rBlue[2]   ; vga_controller:vga|outVGA_B[2] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.714     ; 0.394      ;
; -2.074 ; RAWToRGB:image_conversion|rGreen[4]  ; vga_controller:vga|outVGA_G[3] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.712     ; 0.395      ;
; -2.074 ; RAWToRGB:image_conversion|rBlue[6]   ; vga_controller:vga|outVGA_B[6] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.713     ; 0.394      ;
; -2.074 ; RAWToRGB:image_conversion|rBlue[7]   ; vga_controller:vga|outVGA_B[7] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.715     ; 0.392      ;
; -2.073 ; RAWToRGB:image_conversion|rGreen[6]  ; vga_controller:vga|outVGA_G[5] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.712     ; 0.394      ;
; -2.073 ; RAWToRGB:image_conversion|rGreen[10] ; vga_controller:vga|outVGA_G[9] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.713     ; 0.393      ;
; -2.073 ; RAWToRGB:image_conversion|rBlue[0]   ; vga_controller:vga|outVGA_B[0] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.713     ; 0.393      ;
; -2.073 ; RAWToRGB:image_conversion|rBlue[9]   ; vga_controller:vga|outVGA_B[9] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.713     ; 0.393      ;
; -2.072 ; RAWToRGB:image_conversion|rRed[3]    ; vga_controller:vga|outVGA_R[3] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.714     ; 0.391      ;
; -2.072 ; RAWToRGB:image_conversion|rRed[5]    ; vga_controller:vga|outVGA_R[5] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.714     ; 0.391      ;
; -2.072 ; RAWToRGB:image_conversion|rRed[7]    ; vga_controller:vga|outVGA_R[7] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.715     ; 0.390      ;
; -2.072 ; RAWToRGB:image_conversion|rGreen[5]  ; vga_controller:vga|outVGA_G[4] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.712     ; 0.393      ;
; -2.072 ; RAWToRGB:image_conversion|rGreen[7]  ; vga_controller:vga|outVGA_G[6] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.714     ; 0.391      ;
; -2.072 ; RAWToRGB:image_conversion|rGreen[8]  ; vga_controller:vga|outVGA_G[7] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.714     ; 0.391      ;
; -2.071 ; RAWToRGB:image_conversion|rRed[4]    ; vga_controller:vga|outVGA_R[4] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.713     ; 0.391      ;
; -2.071 ; RAWToRGB:image_conversion|rRed[6]    ; vga_controller:vga|outVGA_R[6] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.713     ; 0.391      ;
; -2.071 ; RAWToRGB:image_conversion|rBlue[1]   ; vga_controller:vga|outVGA_B[1] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.714     ; 0.390      ;
; -2.069 ; RAWToRGB:image_conversion|rRed[0]    ; vga_controller:vga|outVGA_R[0] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.713     ; 0.389      ;
; -2.069 ; RAWToRGB:image_conversion|rBlue[5]   ; vga_controller:vga|outVGA_B[5] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.713     ; 0.389      ;
; -2.068 ; RAWToRGB:image_conversion|rBlue[3]   ; vga_controller:vga|outVGA_B[3] ; GPIO_CLKIN_N1                          ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.713     ; 0.388      ;
; 6.958  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_R[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.340      ;
; 6.958  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.340      ;
; 6.963  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.335      ;
; 6.964  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_R[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.334      ;
; 7.060  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.238      ;
; 7.060  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.238      ;
; 7.065  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.233      ;
; 7.066  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_R[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.232      ;
; 7.066  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.232      ;
; 7.066  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.232      ;
; 7.071  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.227      ;
; 7.072  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_R[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.226      ;
; 7.122  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.176      ;
; 7.122  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.176      ;
; 7.127  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.171      ;
; 7.128  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_R[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.170      ;
; 7.170  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_B[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.137      ;
; 7.170  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_B[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.137      ;
; 7.172  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[8] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.135      ;
; 7.175  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[2] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.132      ;
; 7.177  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_B[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.130      ;
; 7.178  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_B[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.129      ;
; 7.196  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[0] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 2.124      ;
; 7.197  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 2.123      ;
; 7.198  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_R[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 2.122      ;
; 7.227  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_B[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.002     ; 2.062      ;
; 7.230  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_R[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.002     ; 2.059      ;
; 7.266  ; vga_controller:vga|V_Cont[2]         ; vga_controller:vga|outVGA_B[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.011     ; 2.014      ;
; 7.269  ; vga_controller:vga|V_Cont[2]         ; vga_controller:vga|outVGA_R[1] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.011     ; 2.011      ;
; 7.269  ; vga_controller:vga|V_Cont[2]         ; vga_controller:vga|outVGA_R[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.011     ; 2.011      ;
; 7.272  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.035      ;
; 7.272  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.035      ;
; 7.274  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[8] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.033      ;
; 7.277  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[2] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.030      ;
; 7.278  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.029      ;
; 7.278  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.029      ;
; 7.279  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.028      ;
; 7.280  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[8] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.027      ;
; 7.280  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.027      ;
; 7.283  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[2] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.024      ;
; 7.285  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.022      ;
; 7.286  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 2.021      ;
; 7.293  ; vga_controller:vga|H_Cont[7]         ; vga_controller:vga|outVGA_R[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.005      ;
; 7.293  ; vga_controller:vga|H_Cont[7]         ; vga_controller:vga|outVGA_G[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.005      ;
; 7.296  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[4] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.026      ; 2.021      ;
; 7.296  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_B[4] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.026      ; 2.021      ;
; 7.298  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.026      ; 2.019      ;
; 7.298  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_G[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.026      ; 2.019      ;
; 7.298  ; vga_controller:vga|H_Cont[7]         ; vga_controller:vga|outVGA_G[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 2.000      ;
; 7.298  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[0] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 2.022      ;
; 7.299  ; vga_controller:vga|H_Cont[7]         ; vga_controller:vga|outVGA_R[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.007      ; 1.999      ;
; 7.299  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_G[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 2.021      ;
; 7.300  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 2.020      ;
; 7.304  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[0] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 2.016      ;
; 7.305  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_G[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 2.015      ;
; 7.306  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_R[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.029      ; 2.014      ;
; 7.324  ; vga_controller:vga|H_Cont[3]         ; vga_controller:vga|outVGA_R[1] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.002     ; 1.965      ;
; 7.329  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_B[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.002     ; 1.960      ;
; 7.332  ; vga_controller:vga|H_Cont[5]         ; vga_controller:vga|outVGA_R[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.002     ; 1.957      ;
; 7.334  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[5] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 1.973      ;
; 7.334  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[6] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 1.973      ;
; 7.335  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_B[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.002     ; 1.954      ;
; 7.336  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[8] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 1.971      ;
; 7.338  ; vga_controller:vga|H_Cont[6]         ; vga_controller:vga|outVGA_R[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.002     ; 1.951      ;
; 7.339  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_G[2] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 1.968      ;
; 7.341  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[3] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 1.966      ;
; 7.342  ; vga_controller:vga|H_Cont[4]         ; vga_controller:vga|outVGA_B[9] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; 0.016      ; 1.965      ;
; 7.342  ; vga_controller:vga|V_Cont[0]         ; vga_controller:vga|outVGA_B[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.011     ; 1.938      ;
; 7.345  ; vga_controller:vga|V_Cont[0]         ; vga_controller:vga|outVGA_R[1] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.011     ; 1.935      ;
; 7.345  ; vga_controller:vga|V_Cont[0]         ; vga_controller:vga|outVGA_R[7] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 9.259        ; -0.011     ; 1.935      ;
+--------+--------------------------------------+--------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'GPIO_CLKIN_N1'                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                ; To Node                                                                                                                                                                  ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -1.683 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[5]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.728      ;
; -1.602 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[5]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.647      ;
; -1.570 ; CCD_Capture:camera_capture|Y_Counter[15]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[5]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.615      ;
; -1.568 ; CCD_Capture:camera_capture|Y_Counter[8]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[5]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.613      ;
; -1.561 ; CCD_Capture:camera_capture|Y_Counter[7]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[5]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.606      ;
; -1.558 ; CCD_Capture:camera_capture|Y_Counter[5]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[5]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.603      ;
; -1.556 ; CCD_Capture:camera_capture|Y_Counter[10]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[5]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.601      ;
; -1.517 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 2.544      ;
; -1.506 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                  ; RAWToRGB:image_conversion|rBlue[6]                                                                                                                                       ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.004      ; 2.542      ;
; -1.504 ; CCD_Capture:camera_capture|Y_Counter[13]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[5]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.549      ;
; -1.499 ; CCD_Capture:camera_capture|Y_Counter[6]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[5]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.544      ;
; -1.486 ; CCD_Capture:camera_capture|Y_Counter[14]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[5]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.531      ;
; -1.479 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 2.507      ;
; -1.477 ; CCD_Capture:camera_capture|Y_Counter[2]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[5]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.522      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg0  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_memory_reg0  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg1  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a12~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a24~porta_datain_reg0 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a24~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a24~porta_datain_reg1 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a25~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_datain_reg0  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_memory_reg0  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_datain_reg1  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a13~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a2~porta_datain_reg0  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a2~porta_memory_reg0  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a2~porta_datain_reg1  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a14~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a26~porta_datain_reg0 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a26~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a26~porta_datain_reg1 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a27~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a3~porta_datain_reg0  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a3~porta_memory_reg0  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a3~porta_datain_reg1  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a15~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a4~porta_datain_reg0  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a4~porta_memory_reg0  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a4~porta_datain_reg1  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a16~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a28~porta_datain_reg0 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a28~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a28~porta_datain_reg1 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a29~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a5~porta_datain_reg0  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a5~porta_memory_reg0  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a5~porta_datain_reg1  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a17~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a6~porta_datain_reg0  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a6~porta_memory_reg0  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a6~porta_datain_reg1  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a18~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a30~porta_datain_reg0 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a30~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a30~porta_datain_reg1 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a31~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~porta_datain_reg0  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~porta_memory_reg0  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~porta_datain_reg1  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a19~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a8~porta_datain_reg0  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a8~porta_memory_reg0  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a8~porta_datain_reg1  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a20~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_datain_reg0 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_datain_reg1 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a33~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a9~porta_datain_reg0  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a9~porta_memory_reg0  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a9~porta_datain_reg1  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a21~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_datain_reg0 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_datain_reg1 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a22~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a34~porta_datain_reg0 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a34~porta_memory_reg0 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.017     ; 2.442      ;
; -1.453 ; CCD_Capture:camera_capture|Y_Counter[3]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[5]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.498      ;
; -1.445 ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[5]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.490      ;
; -1.439 ; CCD_Capture:camera_capture|Y_Counter[9]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[5]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.484      ;
; -1.436 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 2.463      ;
; -1.431 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[4]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.476      ;
; -1.431 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[6]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.476      ;
; -1.431 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[7]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 2.459      ;
; -1.431 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[9]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.006      ; 2.469      ;
; -1.425 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                                                 ; RAWToRGB:image_conversion|rBlue[6]                                                                                                                                       ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.004      ; 2.461      ;
; -1.410 ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[6]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.004      ; 2.446      ;
; -1.404 ; CCD_Capture:camera_capture|Y_Counter[15]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 2.431      ;
; -1.402 ; CCD_Capture:camera_capture|Y_Counter[8]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 2.429      ;
; -1.398 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 2.426      ;
; -1.395 ; CCD_Capture:camera_capture|Y_Counter[7]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 2.422      ;
; -1.395 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[6]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.004      ; 2.431      ;
; -1.393 ; CCD_Capture:camera_capture|Y_Counter[15]                                                                                                                                 ; RAWToRGB:image_conversion|rBlue[6]                                                                                                                                       ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.004      ; 2.429      ;
; -1.392 ; CCD_Capture:camera_capture|Y_Counter[5]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 2.419      ;
; -1.391 ; CCD_Capture:camera_capture|Y_Counter[8]                                                                                                                                  ; RAWToRGB:image_conversion|rBlue[6]                                                                                                                                       ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.004      ; 2.427      ;
; -1.390 ; CCD_Capture:camera_capture|Y_Counter[10]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 2.417      ;
; -1.386 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[6]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.004      ; 2.422      ;
; -1.384 ; CCD_Capture:camera_capture|Y_Counter[7]                                                                                                                                  ; RAWToRGB:image_conversion|rBlue[6]                                                                                                                                       ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.004      ; 2.420      ;
; -1.381 ; CCD_Capture:camera_capture|Y_Counter[5]                                                                                                                                  ; RAWToRGB:image_conversion|rBlue[6]                                                                                                                                       ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.004      ; 2.417      ;
; -1.379 ; CCD_Capture:camera_capture|Y_Counter[10]                                                                                                                                 ; RAWToRGB:image_conversion|rBlue[6]                                                                                                                                       ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.004      ; 2.415      ;
; -1.373 ; CCD_Capture:camera_capture|Y_Counter[12]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[5]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.418      ;
; -1.370 ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                                                  ; RAWToRGB:image_conversion|rRed[0]                                                                                                                                        ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.001     ; 2.401      ;
; -1.370 ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.013     ; 2.389      ;
; -1.366 ; CCD_Capture:camera_capture|Y_Counter[15]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 2.394      ;
; -1.364 ; CCD_Capture:camera_capture|Y_Counter[8]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 2.392      ;
; -1.360 ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[6]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.004      ; 2.396      ;
; -1.357 ; CCD_Capture:camera_capture|Y_Counter[7]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 2.385      ;
; -1.356 ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[6]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.004      ; 2.392      ;
; -1.355 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                                                  ; RAWToRGB:image_conversion|rRed[0]                                                                                                                                        ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.001     ; 2.386      ;
; -1.355 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.013     ; 2.374      ;
; -1.354 ; CCD_Capture:camera_capture|Y_Counter[5]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 2.382      ;
; -1.353 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[3]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.006      ; 2.391      ;
; -1.352 ; CCD_Capture:camera_capture|Y_Counter[10]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 2.380      ;
; -1.350 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[4]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.395      ;
; -1.350 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[6]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.395      ;
; -1.350 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[7]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.004     ; 2.378      ;
; -1.350 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[9]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.006      ; 2.388      ;
; -1.346 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                                                  ; RAWToRGB:image_conversion|rRed[0]                                                                                                                                        ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.001     ; 2.377      ;
; -1.346 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[8]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.013     ; 2.365      ;
; -1.344 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                  ; RAWToRGB:image_conversion|rRed[0]                                                                                                                                        ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 2.384      ;
; -1.338 ; CCD_Capture:camera_capture|Y_Counter[13]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 2.365      ;
; -1.336 ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                                                  ; RAWToRGB:image_conversion|rRed[6]                                                                                                                                        ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.001     ; 2.367      ;
; -1.336 ; CCD_Capture:camera_capture|X_Counter[12]                                                                                                                                 ; RAWToRGB:image_conversion|rGreen[6]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.004      ; 2.372      ;
; -1.335 ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[5]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.004      ; 2.371      ;
; -1.334 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[1]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 2.383      ;
; -1.334 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[10]                                                                                                                                     ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 2.383      ;
; -1.333 ; CCD_Capture:camera_capture|Y_Counter[6]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 2.360      ;
; -1.328 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[6]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.004      ; 2.364      ;
; -1.327 ; CCD_Capture:camera_capture|Y_Counter[13]                                                                                                                                 ; RAWToRGB:image_conversion|rBlue[6]                                                                                                                                       ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.004      ; 2.363      ;
; -1.324 ; CCD_Capture:camera_capture|Y_Counter[1]                                                                                                                                  ; RAWToRGB:image_conversion|rGreen[5]                                                                                                                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.013      ; 2.369      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iCLK_50'                                                                                                                          ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.595 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.049     ; 2.578      ;
; -1.555 ; ResetDelay:reset_delayer|Cont[6]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.049     ; 2.538      ;
; -1.520 ; ResetDelay:reset_delayer|Cont[13] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.049     ; 2.503      ;
; -1.460 ; ResetDelay:reset_delayer|Cont[15] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.049     ; 2.443      ;
; -1.457 ; ResetDelay:reset_delayer|Cont[12] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.049     ; 2.440      ;
; -1.446 ; ResetDelay:reset_delayer|Cont[7]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.049     ; 2.429      ;
; -1.418 ; ResetDelay:reset_delayer|Cont[8]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.049     ; 2.401      ;
; -1.405 ; ResetDelay:reset_delayer|Cont[9]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.049     ; 2.388      ;
; -1.359 ; ResetDelay:reset_delayer|Cont[10] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.049     ; 2.342      ;
; -1.340 ; ResetDelay:reset_delayer|Cont[1]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.049     ; 2.323      ;
; -1.338 ; ResetDelay:reset_delayer|Cont[14] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.049     ; 2.321      ;
; -1.327 ; ResetDelay:reset_delayer|Cont[5]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.049     ; 2.310      ;
; -1.320 ; ResetDelay:reset_delayer|Cont[2]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.049     ; 2.303      ;
; -1.316 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.051     ; 2.297      ;
; -1.304 ; ResetDelay:reset_delayer|Cont[0]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.046     ; 2.290      ;
; -1.301 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.051     ; 2.282      ;
; -1.282 ; ResetDelay:reset_delayer|Cont[11] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.049     ; 2.265      ;
; -1.281 ; ResetDelay:reset_delayer|Cont[3]  ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.049     ; 2.264      ;
; -1.273 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.051     ; 2.254      ;
; -1.251 ; ResetDelay:reset_delayer|Cont[17] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.051     ; 2.232      ;
; -1.246 ; ResetDelay:reset_delayer|Cont[30] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.051     ; 2.227      ;
; -1.230 ; ResetDelay:reset_delayer|Cont[27] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.051     ; 2.211      ;
; -1.169 ; ResetDelay:reset_delayer|Cont[31] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.051     ; 2.150      ;
; -1.156 ; ResetDelay:reset_delayer|Cont[22] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.051     ; 2.137      ;
; -1.136 ; ResetDelay:reset_delayer|Cont[19] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.051     ; 2.117      ;
; -1.102 ; ResetDelay:reset_delayer|Cont[23] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.051     ; 2.083      ;
; -1.086 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.118      ;
; -1.086 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.118      ;
; -1.086 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.118      ;
; -1.086 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[20] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.118      ;
; -1.086 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.118      ;
; -1.086 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.118      ;
; -1.086 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.118      ;
; -1.086 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.118      ;
; -1.086 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.118      ;
; -1.086 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.118      ;
; -1.086 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.118      ;
; -1.086 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[28] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.118      ;
; -1.086 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.118      ;
; -1.086 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.118      ;
; -1.086 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.118      ;
; -1.086 ; ResetDelay:reset_delayer|Cont[26] ; ResetDelay:reset_delayer|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.118      ;
; -1.071 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[20] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[28] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; ResetDelay:reset_delayer|Cont[28] ; ResetDelay:reset_delayer|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.103      ;
; -1.067 ; ResetDelay:reset_delayer|Cont[29] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.051     ; 2.048      ;
; -1.046 ; ResetDelay:reset_delayer|Cont[16] ; ResetDelay:reset_delayer|oRST_1   ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.051     ; 2.027      ;
; -1.043 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[20] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[28] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; ResetDelay:reset_delayer|Cont[25] ; ResetDelay:reset_delayer|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.075      ;
; -1.037 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 2.071      ;
; -1.037 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 2.071      ;
; -1.037 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 2.071      ;
; -1.037 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[20] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 2.071      ;
; -1.037 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 2.071      ;
; -1.037 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 2.071      ;
; -1.037 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 2.071      ;
; -1.037 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 2.071      ;
; -1.037 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 2.071      ;
; -1.037 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 2.071      ;
; -1.037 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 2.071      ;
; -1.037 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[28] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 2.071      ;
; -1.037 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 2.071      ;
; -1.037 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 2.071      ;
; -1.037 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 2.071      ;
; -1.037 ; ResetDelay:reset_delayer|Cont[4]  ; ResetDelay:reset_delayer|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 2.071      ;
; -1.016 ; ResetDelay:reset_delayer|Cont[30] ; ResetDelay:reset_delayer|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; ResetDelay:reset_delayer|Cont[30] ; ResetDelay:reset_delayer|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; ResetDelay:reset_delayer|Cont[30] ; ResetDelay:reset_delayer|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; ResetDelay:reset_delayer|Cont[30] ; ResetDelay:reset_delayer|Cont[20] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; ResetDelay:reset_delayer|Cont[30] ; ResetDelay:reset_delayer|Cont[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; ResetDelay:reset_delayer|Cont[30] ; ResetDelay:reset_delayer|Cont[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; ResetDelay:reset_delayer|Cont[30] ; ResetDelay:reset_delayer|Cont[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.048      ;
; -1.016 ; ResetDelay:reset_delayer|Cont[30] ; ResetDelay:reset_delayer|Cont[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 2.048      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------+----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                            ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -1.105 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.538      ;
; -1.105 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.538      ;
; -1.105 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.538      ;
; -1.105 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.538      ;
; -1.105 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.538      ;
; -1.099 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.543      ;
; -1.099 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.543      ;
; -1.099 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.543      ;
; -1.099 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.543      ;
; -1.098 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.527      ;
; -1.098 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.410      ; 2.540      ;
; -1.098 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.527      ;
; -1.098 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.410      ; 2.540      ;
; -1.098 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.527      ;
; -1.084 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.414      ; 2.530      ;
; -1.084 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.414      ; 2.530      ;
; -1.084 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]  ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.414      ; 2.530      ;
; -1.084 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.414      ; 2.530      ;
; -1.069 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.526      ;
; -1.069 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.526      ;
; -1.069 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]  ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.526      ;
; -1.069 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]  ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.526      ;
; -1.069 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]  ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.526      ;
; -1.069 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.526      ;
; -1.059 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.035     ; 2.056      ;
; -1.059 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.035     ; 2.056      ;
; -1.059 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.035     ; 2.056      ;
; -1.059 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.035     ; 2.056      ;
; -1.059 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.035     ; 2.056      ;
; -1.052 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.026     ; 2.058      ;
; -1.052 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.026     ; 2.058      ;
; -1.038 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.437      ; 2.507      ;
; -1.038 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.437      ; 2.507      ;
; -1.038 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.437      ; 2.507      ;
; -1.038 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.437      ; 2.507      ;
; -1.038 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.437      ; 2.507      ;
; -1.038 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.022     ; 2.048      ;
; -1.038 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.022     ; 2.048      ;
; -1.038 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.022     ; 2.048      ;
; -1.038 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.022     ; 2.048      ;
; -1.035 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.468      ;
; -1.035 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.468      ;
; -1.035 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.468      ;
; -1.035 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.468      ;
; -1.035 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.468      ;
; -1.029 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.473      ;
; -1.029 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.473      ;
; -1.029 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.473      ;
; -1.029 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.473      ;
; -1.028 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.457      ;
; -1.028 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.410      ; 2.470      ;
; -1.028 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.457      ;
; -1.028 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.410      ; 2.470      ;
; -1.028 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.457      ;
; -1.023 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.044      ;
; -1.023 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.044      ;
; -1.023 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.044      ;
; -1.023 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.044      ;
; -1.023 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.044      ;
; -1.023 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.044      ;
; -1.017 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.474      ;
; -1.017 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.474      ;
; -1.017 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.474      ;
; -1.017 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.474      ;
; -1.017 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.474      ;
; -1.017 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.474      ;
; -1.014 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.414      ; 2.460      ;
; -1.014 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.414      ; 2.460      ;
; -1.014 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]  ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.414      ; 2.460      ;
; -1.014 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.414      ; 2.460      ;
; -1.012 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.427      ; 2.471      ;
; -1.012 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.427      ; 2.471      ;
; -0.999 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.456      ;
; -0.999 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.456      ;
; -0.999 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]  ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.456      ;
; -0.999 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]  ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.456      ;
; -0.999 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]  ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.456      ;
; -0.999 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.425      ; 2.456      ;
; -0.987 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.420      ;
; -0.987 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.420      ;
; -0.987 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.420      ;
; -0.987 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.420      ;
; -0.987 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.420      ;
; -0.981 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.425      ;
; -0.981 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.425      ;
; -0.981 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.425      ;
; -0.981 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.425      ;
; -0.980 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.409      ;
; -0.980 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.410      ; 2.422      ;
; -0.980 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.409      ;
; -0.980 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.410      ; 2.422      ;
; -0.980 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2]          ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.409      ;
; -0.968 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.437      ; 2.437      ;
; -0.968 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.437      ; 2.437      ;
; -0.968 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.437      ; 2.437      ;
; -0.968 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.437      ; 2.437      ;
; -0.968 ; ResetDelay:reset_delayer|oRST_2                           ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]            ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.437      ; 2.437      ;
; -0.966 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.414      ; 2.412      ;
; -0.966 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23] ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.414      ; 2.412      ;
; -0.966 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]  ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.414      ; 2.412      ;
+--------+-----------------------------------------------------------+----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iCLK_50'                                                                                                                                                                                    ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -1.645 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 0.000        ; 1.719      ; 0.367      ;
; -1.145 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; -0.500       ; 1.719      ; 0.367      ;
; 0.215  ; ResetDelay:reset_delayer|Cont[0]                 ; ResetDelay:reset_delayer|Cont[0]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ResetDelay:reset_delayer|oRST_2                  ; ResetDelay:reset_delayer|oRST_2                  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|senosr_exposure[2]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[2]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.241  ; I2C_CCD_Config:i2c_Config|senosr_exposure[15]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[15]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.393      ;
; 0.243  ; ResetDelay:reset_delayer|Cont[31]                ; ResetDelay:reset_delayer|Cont[31]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.395      ;
; 0.322  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.474      ;
; 0.332  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.002      ; 0.486      ;
; 0.353  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.505      ;
; 0.355  ; ResetDelay:reset_delayer|Cont[16]                ; ResetDelay:reset_delayer|Cont[16]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.507      ;
; 0.357  ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.359  ; ResetDelay:reset_delayer|Cont[17]                ; ResetDelay:reset_delayer|Cont[17]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; ResetDelay:reset_delayer|Cont[18]                ; ResetDelay:reset_delayer|Cont[18]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ResetDelay:reset_delayer|Cont[2]                 ; ResetDelay:reset_delayer|Cont[2]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ResetDelay:reset_delayer|Cont[25]                ; ResetDelay:reset_delayer|Cont[25]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ResetDelay:reset_delayer|Cont[27]                ; ResetDelay:reset_delayer|Cont[27]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[9]                 ; ResetDelay:reset_delayer|Cont[9]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[4]                 ; ResetDelay:reset_delayer|Cont[4]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[7]                 ; ResetDelay:reset_delayer|Cont[7]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[14]                ; ResetDelay:reset_delayer|Cont[14]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[13]                ; ResetDelay:reset_delayer|Cont[13]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[15]                ; ResetDelay:reset_delayer|Cont[15]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[20]                ; ResetDelay:reset_delayer|Cont[20]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[23]                ; ResetDelay:reset_delayer|Cont[23]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[29]                ; ResetDelay:reset_delayer|Cont[29]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[30]                ; ResetDelay:reset_delayer|Cont[30]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; ResetDelay:reset_delayer|Cont[1]                 ; ResetDelay:reset_delayer|Cont[1]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.369  ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; ResetDelay:reset_delayer|Cont[3]                 ; ResetDelay:reset_delayer|Cont[3]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ResetDelay:reset_delayer|Cont[26]                ; ResetDelay:reset_delayer|Cont[26]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ResetDelay:reset_delayer|Cont[19]                ; ResetDelay:reset_delayer|Cont[19]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[8]                 ; ResetDelay:reset_delayer|Cont[8]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[5]                 ; ResetDelay:reset_delayer|Cont[5]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[6]                 ; ResetDelay:reset_delayer|Cont[6]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[21]                ; ResetDelay:reset_delayer|Cont[21]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[22]                ; ResetDelay:reset_delayer|Cont[22]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[28]                ; ResetDelay:reset_delayer|Cont[28]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; ResetDelay:reset_delayer|Cont[12]                ; ResetDelay:reset_delayer|Cont[12]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; ResetDelay:reset_delayer|Cont[24]                ; ResetDelay:reset_delayer|Cont[24]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.526      ;
; 0.377  ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.532      ;
; 0.414  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.566      ;
; 0.437  ; ResetDelay:reset_delayer|Cont[10]                ; ResetDelay:reset_delayer|Cont[10]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.589      ;
; 0.437  ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.589      ;
; 0.438  ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.590      ;
; 0.438  ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.590      ;
; 0.440  ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.592      ;
; 0.441  ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.593      ;
; 0.447  ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.599      ;
; 0.448  ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.600      ;
; 0.448  ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.600      ;
; 0.451  ; ResetDelay:reset_delayer|Cont[11]                ; ResetDelay:reset_delayer|Cont[11]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.603      ;
; 0.451  ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.603      ;
; 0.453  ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.605      ;
; 0.456  ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.608      ;
; 0.458  ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.610      ;
; 0.459  ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.611      ;
; 0.460  ; I2C_CCD_Config:i2c_Config|senosr_exposure[14]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[14]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.612      ;
; 0.491  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.643      ;
; 0.493  ; ResetDelay:reset_delayer|Cont[16]                ; ResetDelay:reset_delayer|Cont[17]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.645      ;
; 0.495  ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.647      ;
; 0.497  ; ResetDelay:reset_delayer|Cont[17]                ; ResetDelay:reset_delayer|Cont[18]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; ResetDelay:reset_delayer|Cont[2]                 ; ResetDelay:reset_delayer|Cont[3]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.165 ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.480      ; 0.467      ;
; -0.110 ; I2C_CCD_Config:i2c_Config|senosr_exposure[15]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.480      ; 0.522      ;
; -0.004 ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.480      ; 0.628      ;
; 0.014  ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.489      ; 0.655      ;
; 0.050  ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.489      ; 0.691      ;
; 0.082  ; I2C_CCD_Config:i2c_Config|senosr_exposure[14]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.480      ; 0.714      ;
; 0.193  ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.480      ; 0.825      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.390      ;
; 0.245  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.397      ;
; 0.249  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.401      ;
; 0.251  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.403      ;
; 0.252  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.404      ;
; 0.254  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.406      ;
; 0.261  ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.489      ; 0.902      ;
; 0.268  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.420      ;
; 0.277  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.429      ;
; 0.278  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.430      ;
; 0.281  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.433      ;
; 0.324  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.476      ;
; 0.324  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.476      ;
; 0.324  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.476      ;
; 0.324  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.476      ;
; 0.349  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.501      ;
; 0.365  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.517      ;
; 0.368  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.521      ;
; 0.375  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.527      ;
; 0.380  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.534      ;
; 0.383  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.535      ;
; 0.387  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.539      ;
; 0.389  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.541      ;
; 0.390  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.542      ;
; 0.395  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.547      ;
; 0.405  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.559      ;
; 0.406  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.558      ;
; 0.411  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.563      ;
; 0.416  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.568      ;
; 0.417  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.566      ;
; 0.431  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.013      ; 0.596      ;
; 0.439  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.013      ; 0.604      ;
; 0.444  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.596      ;
; 0.448  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.600      ;
; 0.457  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.609      ;
; 0.465  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.617      ;
; 0.495  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.649      ;
; 0.495  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.647      ;
; 0.506  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 0.665      ;
; 0.507  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 0.663      ;
; 0.509  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.698      ;
; 0.511  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.700      ;
; 0.512  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.661      ;
; 0.512  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.661      ;
; 0.522  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.674      ;
; 0.523  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.015      ; 0.690      ;
; 0.523  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.015      ; 0.690      ;
; 0.527  ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.492      ; 1.171      ;
; 0.534  ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.492      ; 1.178      ;
; 0.535  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.687      ;
; 0.545  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.015      ; 0.712      ;
; 0.546  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.015      ; 0.714      ;
; 0.548  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.011     ; 0.689      ;
; 0.552  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.704      ;
; 0.555  ; I2C_CCD_Config:i2c_Config|senosr_exposure[2]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.483      ; 1.190      ;
; 0.555  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.707      ;
; 0.559  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.711      ;
; 0.560  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.712      ;
; 0.565  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.717      ;
; 0.571  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.023     ; 0.700      ;
; 0.574  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.763      ;
; 0.577  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.766      ;
; 0.578  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.767      ;
; 0.579  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.580  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.769      ;
; 0.580  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.730      ;
; 0.580  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.730      ;
; 0.581  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.731      ;
; 0.583  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.735      ;
; 0.587  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.776      ;
; 0.587  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.739      ;
; 0.593  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.745      ;
; 0.596  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.785      ;
; 0.601  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.753      ;
; 0.602  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.754      ;
; 0.611  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.763      ;
; 0.611  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.037      ; 0.800      ;
; 0.614  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.766      ;
; 0.618  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.770      ;
; 0.619  ; I2C_CCD_Config:i2c_Config|senosr_exposure[2]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.483      ; 1.254      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'GPIO_CLKIN_N1'                                                                                                                                                                                                                                                                                                                                                                               ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                        ; To Node                                                                                                                                                                    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.215 ; CCD_Capture:camera_capture|mSTART                                                                                                                ; CCD_Capture:camera_capture|mSTART                                                                                                                                          ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                       ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                                                 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; CCD_Capture:camera_capture|Pre_FrameValid                                                                                                        ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                                                 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; CCD_Capture:camera_capture|X_Counter[15]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[15]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; CCD_Capture:camera_capture|Y_Counter[15]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[15]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.395      ;
; 0.257 ; rCCD_LVAL                                                                                                                                        ; CCD_Capture:camera_capture|mCCD_DATA[8]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.409      ;
; 0.259 ; rCCD_LVAL                                                                                                                                        ; CCD_Capture:camera_capture|mCCD_DATA[5]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.411      ;
; 0.259 ; rCCD_LVAL                                                                                                                                        ; CCD_Capture:camera_capture|mCCD_DATA[6]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.411      ;
; 0.261 ; rCCD_LVAL                                                                                                                                        ; CCD_Capture:camera_capture|mCCD_DATA[4]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.413      ;
; 0.265 ; rCCD_LVAL                                                                                                                                        ; CCD_Capture:camera_capture|mCCD_DATA[7]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.417      ;
; 0.265 ; rCCD_LVAL                                                                                                                                        ; CCD_Capture:camera_capture|mCCD_DATA[9]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.417      ;
; 0.301 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[4]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a4~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 0.454      ;
; 0.302 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[1]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 0.455      ;
; 0.302 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[2]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a2~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 0.455      ;
; 0.302 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[7]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 0.455      ;
; 0.303 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[8]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a8~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 0.456      ;
; 0.304 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[0]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 0.457      ;
; 0.304 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[3]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a3~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 0.457      ;
; 0.304 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[6]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a6~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 0.457      ;
; 0.306 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[10] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a10~porta_datain_reg1   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 0.459      ;
; 0.312 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[5]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a5~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 0.465      ;
; 0.312 ; rCCD_DATA[5]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[5]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.464      ;
; 0.313 ; rCCD_DATA[9]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[9]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.465      ;
; 0.314 ; rCCD_DATA[2]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[2]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.466      ;
; 0.355 ; CCD_Capture:camera_capture|X_Counter[0]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[0]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; CCD_Capture:camera_capture|Y_Counter[1]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[1]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Y_Counter[2]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[2]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Y_Counter[9]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[9]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|X_Counter[7]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[7]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Y_Counter[7]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[7]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Y_Counter[13]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[13]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Y_Counter[14]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[14]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; rCCD_DATA[8]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[8]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; rCCD_DATA[0]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[0]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; rCCD_DATA[3]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[3]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; rCCD_DATA[10]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[10]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[7]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[7]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[9]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[9]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; rCCD_DATA[1]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[1]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; rCCD_DATA[7]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[7]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; rCCD_DATA[4]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[4]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; rCCD_DATA[6]                                                                                                                                     ; CCD_Capture:camera_capture|mCCD_DATA[6]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[2]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[2]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[0]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[0]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[5]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[5]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CCD_Capture:camera_capture|Y_Counter[3]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[3]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CCD_Capture:camera_capture|Y_Counter[8]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[8]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CCD_Capture:camera_capture|Y_Counter[10]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[10]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; CCD_Capture:camera_capture|X_Counter[12]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[12]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; CCD_Capture:camera_capture|Y_Counter[5]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[5]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; CCD_Capture:camera_capture|Y_Counter[6]                                                                                                          ; CCD_Capture:camera_capture|Y_Counter[6]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; CCD_Capture:camera_capture|Y_Counter[12]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[12]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; RAWToRGB:image_conversion|wData1_d2[7]                                                                                                           ; RAWToRGB:image_conversion|rRed[7]                                                                                                                                          ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.001      ; 0.525      ;
; 0.374 ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                          ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                                                    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; CCD_Capture:camera_capture|X_Counter[10]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[10]                                                                                                                                   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.526      ;
; 0.378 ; RAWToRGB:image_conversion|wData2_d2[6]                                                                                                           ; RAWToRGB:image_conversion|rGreen[7]                                                                                                                                        ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[6]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[6]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[8]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[8]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[1]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[1]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[3]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[3]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[4]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[4]                                      ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[10]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[10]                                     ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; RAWToRGB:image_conversion|wData1_d2[9]                                                                                                           ; RAWToRGB:image_conversion|rGreen[10]                                                                                                                                       ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; RAWToRGB:image_conversion|wData0_d2[8]                                                                                                           ; RAWToRGB:image_conversion|rRed[8]                                                                                                                                          ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.535      ;
; 0.423 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[9]  ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a9~porta_datain_reg1    ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 0.576      ;
; 0.428 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[8]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg8  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.061      ; 0.627      ;
; 0.428 ; RAWToRGB:image_conversion|wData1_d2[1]                                                                                                           ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                        ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.580      ;
; 0.431 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[1]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg1  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.061      ; 0.630      ;
; 0.431 ; RAWToRGB:image_conversion|wData0_d2[9]                                                                                                           ; RAWToRGB:image_conversion|rRed[9]                                                                                                                                          ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.583      ;
; 0.432 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[8]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg8  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.057      ; 0.627      ;
; 0.436 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[10]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg10 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.061      ; 0.635      ;
; 0.439 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[1]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg1  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.057      ; 0.634      ;
; 0.440 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[19] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a30~porta_datain_reg1   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.004      ; 0.582      ;
; 0.440 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[6]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg6  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.061      ; 0.639      ;
; 0.440 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[10]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg10 ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.057      ; 0.635      ;
; 0.441 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[3]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg3  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.057      ; 0.636      ;
; 0.444 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[6]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg6  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.057      ; 0.639      ;
; 0.446 ; RAWToRGB:image_conversion|wData0_d2[3]                                                                                                           ; RAWToRGB:image_conversion|rRed[3]                                                                                                                                          ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.001      ; 0.599      ;
; 0.448 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[5]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg5  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.061      ; 0.647      ;
; 0.449 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[18] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a30~porta_datain_reg0   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.013      ; 0.600      ;
; 0.451 ; RAWToRGB:image_conversion|wData1_d2[3]                                                                                                           ; RAWToRGB:image_conversion|rRed[3]                                                                                                                                          ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.001      ; 0.604      ;
; 0.452 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[5]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~porta_address_reg5  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.057      ; 0.647      ;
; 0.458 ; RAWToRGB:image_conversion|wData0_d2[2]                                                                                                           ; RAWToRGB:image_conversion|rRed[2]                                                                                                                                          ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.002      ; 0.612      ;
; 0.461 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[3]            ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a32~portb_address_reg3  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.061      ; 0.660      ;
; 0.463 ; RAWToRGB:image_conversion|wData0_d2[7]                                                                                                           ; RAWToRGB:image_conversion|rRed[7]                                                                                                                                          ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.001      ; 0.616      ;
; 0.476 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[17] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a28~porta_datain_reg1   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; -0.006     ; 0.608      ;
; 0.491 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[16] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a28~porta_datain_reg0   ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; -0.015     ; 0.614      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                            ;
+-------+--------------------------------+----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.215 ; vga_controller:vga|mVGA_V_SYNC ; vga_controller:vga|mVGA_V_SYNC   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; vga_controller:vga|H_Cont[12]  ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; vga_controller:vga|mVGA_H_SYNC ; vga_controller:vga|outVGA_BLANK  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; vga_controller:vga|mVGA_H_SYNC ; vga_controller:vga|outVGA_H_SYNC ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.317 ; vga_controller:vga|mVGA_V_SYNC ; vga_controller:vga|outVGA_BLANK  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.469      ;
; 0.328 ; vga_controller:vga|mVGA_V_SYNC ; vga_controller:vga|outVGA_V_SYNC ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.480      ;
; 0.355 ; vga_controller:vga|V_Cont[0]   ; vga_controller:vga|V_Cont[0]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.363 ; vga_controller:vga|H_Cont[1]   ; vga_controller:vga|H_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; vga_controller:vga|H_Cont[3]   ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; vga_controller:vga|H_Cont[6]   ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; vga_controller:vga|V_Cont[1]   ; vga_controller:vga|V_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; vga_controller:vga|V_Cont[2]   ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; vga_controller:vga|V_Cont[4]   ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; vga_controller:vga|V_Cont[7]   ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; vga_controller:vga|V_Cont[9]   ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; vga_controller:vga|V_Cont[11]  ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; vga_controller:vga|H_Cont[0]   ; vga_controller:vga|H_Cont[0]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.372 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; vga_controller:vga|H_Cont[2]   ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; vga_controller:vga|H_Cont[8]   ; vga_controller:vga|H_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; vga_controller:vga|V_Cont[3]   ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; vga_controller:vga|H_Cont[4]   ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; vga_controller:vga|H_Cont[5]   ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; vga_controller:vga|V_Cont[5]   ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; vga_controller:vga|V_Cont[6]   ; vga_controller:vga|V_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; vga_controller:vga|V_Cont[8]   ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; vga_controller:vga|V_Cont[10]  ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; vga_controller:vga|H_Cont[7]   ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; vga_controller:vga|V_Cont[12]  ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.534      ;
; 0.443 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|mVGA_H_SYNC   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 0.607      ;
; 0.493 ; vga_controller:vga|V_Cont[0]   ; vga_controller:vga|V_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.501 ; vga_controller:vga|V_Cont[1]   ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; vga_controller:vga|H_Cont[1]   ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; vga_controller:vga|V_Cont[2]   ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; vga_controller:vga|H_Cont[3]   ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; vga_controller:vga|V_Cont[4]   ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; vga_controller:vga|V_Cont[9]   ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; vga_controller:vga|H_Cont[12]  ; vga_controller:vga|mVGA_H_SYNC   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.012      ; 0.668      ;
; 0.505 ; vga_controller:vga|V_Cont[11]  ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; vga_controller:vga|H_Cont[0]   ; vga_controller:vga|H_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.658      ;
; 0.510 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; vga_controller:vga|H_Cont[8]   ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.513 ; vga_controller:vga|H_Cont[2]   ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; vga_controller:vga|V_Cont[3]   ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; vga_controller:vga|H_Cont[5]   ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; vga_controller:vga|V_Cont[6]   ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; vga_controller:vga|H_Cont[4]   ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; vga_controller:vga|V_Cont[5]   ; vga_controller:vga|V_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; vga_controller:vga|V_Cont[8]   ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; vga_controller:vga|V_Cont[10]  ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; vga_controller:vga|H_Cont[7]   ; vga_controller:vga|H_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.522 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.674      ;
; 0.528 ; vga_controller:vga|V_Cont[0]   ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.536 ; vga_controller:vga|V_Cont[1]   ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; vga_controller:vga|H_Cont[1]   ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; vga_controller:vga|V_Cont[2]   ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; vga_controller:vga|H_Cont[3]   ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; vga_controller:vga|V_Cont[4]   ; vga_controller:vga|V_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; vga_controller:vga|V_Cont[9]   ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.541 ; vga_controller:vga|H_Cont[0]   ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.693      ;
; 0.545 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; vga_controller:vga|H_Cont[8]   ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.548 ; vga_controller:vga|H_Cont[2]   ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.700      ;
; 0.548 ; vga_controller:vga|V_Cont[3]   ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; vga_controller:vga|H_Cont[4]   ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; vga_controller:vga|V_Cont[5]   ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; vga_controller:vga|V_Cont[8]   ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; vga_controller:vga|V_Cont[10]  ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; vga_controller:vga|H_Cont[7]   ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.556 ; vga_controller:vga|H_Cont[6]   ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; vga_controller:vga|V_Cont[7]   ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.709      ;
; 0.563 ; vga_controller:vga|V_Cont[0]   ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.571 ; vga_controller:vga|V_Cont[1]   ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; vga_controller:vga|H_Cont[1]   ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; vga_controller:vga|V_Cont[2]   ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; vga_controller:vga|H_Cont[3]   ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; vga_controller:vga|V_Cont[4]   ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; vga_controller:vga|V_Cont[9]   ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.724      ;
; 0.576 ; vga_controller:vga|H_Cont[0]   ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.728      ;
; 0.581 ; vga_controller:vga|H_Cont[8]   ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.583 ; vga_controller:vga|H_Cont[2]   ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.735      ;
; 0.583 ; vga_controller:vga|V_Cont[3]   ; vga_controller:vga|V_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.735      ;
; 0.585 ; vga_controller:vga|V_Cont[8]   ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.737      ;
; 0.589 ; vga_controller:vga|H_Cont[7]   ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.591 ; vga_controller:vga|H_Cont[6]   ; vga_controller:vga|H_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.743      ;
; 0.592 ; vga_controller:vga|V_Cont[7]   ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.744      ;
; 0.592 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.744      ;
; 0.598 ; vga_controller:vga|V_Cont[0]   ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.750      ;
; 0.603 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[0]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
+-------+--------------------------------+----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                ;
+--------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -3.492 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.719     ; 1.806      ;
; -3.492 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.719     ; 1.806      ;
; -3.492 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.712     ; 1.813      ;
; -3.492 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.719     ; 1.806      ;
; -3.491 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.710     ; 1.814      ;
; -3.491 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.710     ; 1.814      ;
; -3.491 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.710     ; 1.814      ;
; -3.491 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.710     ; 1.814      ;
; -3.491 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.713     ; 1.811      ;
; -3.491 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.713     ; 1.811      ;
; -3.491 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.713     ; 1.811      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.717     ; 1.806      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.717     ; 1.806      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.717     ; 1.806      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.717     ; 1.806      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.717     ; 1.806      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.717     ; 1.806      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.717     ; 1.806      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.717     ; 1.806      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.717     ; 1.806      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.717     ; 1.806      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.717     ; 1.806      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.717     ; 1.806      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.717     ; 1.806      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.708     ; 1.815      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.708     ; 1.815      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.708     ; 1.815      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.708     ; 1.815      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.708     ; 1.815      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.708     ; 1.815      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.708     ; 1.815      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.708     ; 1.815      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.708     ; 1.815      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.708     ; 1.815      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.708     ; 1.815      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.708     ; 1.815      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.708     ; 1.815      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_H_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.705     ; 1.818      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_H_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.705     ; 1.818      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_V_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.705     ; 1.818      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_V_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.705     ; 1.818      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_BLANK  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.705     ; 1.818      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.697     ; 1.826      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.697     ; 1.826      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.697     ; 1.826      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.697     ; 1.826      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.697     ; 1.826      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.688     ; 1.835      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.688     ; 1.835      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.701     ; 1.822      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.701     ; 1.822      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.688     ; 1.835      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.697     ; 1.826      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.701     ; 1.822      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.701     ; 1.822      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.701     ; 1.822      ;
; -3.490 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.701     ; 1.822      ;
; -3.489 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.691     ; 1.831      ;
; -3.489 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.691     ; 1.831      ;
; -3.489 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.691     ; 1.831      ;
; -3.489 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.001        ; -1.691     ; 1.831      ;
+--------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'iCLK_50'                                                                                                                                               ;
+--------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.446 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.038     ; 2.440      ;
; -1.442 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.434      ;
; -1.442 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.434      ;
; -1.442 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.434      ;
; -1.442 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.434      ;
; -1.442 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.434      ;
; -1.442 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.434      ;
; -1.442 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.434      ;
; -1.442 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.434      ;
; -1.442 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.434      ;
; -1.442 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.434      ;
; -1.442 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.434      ;
; -1.442 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.434      ;
; -1.442 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.434      ;
; -1.442 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.434      ;
; -1.442 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.434      ;
; -1.442 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.434      ;
; -1.376 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.038     ; 2.370      ;
; -1.372 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.364      ;
; -1.372 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.364      ;
; -1.372 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.364      ;
; -1.372 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.364      ;
; -1.372 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.364      ;
; -1.372 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.364      ;
; -1.372 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.364      ;
; -1.372 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.364      ;
; -1.372 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.364      ;
; -1.372 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.364      ;
; -1.372 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.364      ;
; -1.372 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.364      ;
; -1.372 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.364      ;
; -1.372 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.364      ;
; -1.372 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.364      ;
; -1.372 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.364      ;
; -1.328 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.038     ; 2.322      ;
; -1.324 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.316      ;
; -1.324 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.316      ;
; -1.324 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.316      ;
; -1.324 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.316      ;
; -1.324 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.316      ;
; -1.324 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.316      ;
; -1.324 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.316      ;
; -1.324 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.316      ;
; -1.324 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.316      ;
; -1.324 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.316      ;
; -1.324 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.316      ;
; -1.324 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.316      ;
; -1.324 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.316      ;
; -1.324 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.316      ;
; -1.324 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.316      ;
; -1.324 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.040     ; 2.316      ;
; -1.086 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.021      ; 2.139      ;
; -1.082 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.133      ;
; -1.082 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.133      ;
; -1.082 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.133      ;
; -1.082 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.133      ;
; -1.082 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.133      ;
; -1.082 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.133      ;
; -1.082 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.133      ;
; -1.082 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.133      ;
; -1.082 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.133      ;
; -1.082 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.133      ;
; -1.082 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.133      ;
; -1.082 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.133      ;
; -1.082 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.133      ;
; -1.082 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.133      ;
; -1.082 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.133      ;
; -1.082 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.133      ;
; -1.067 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.021      ; 2.120      ;
; -1.063 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.114      ;
; -1.063 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.114      ;
; -1.063 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.114      ;
; -1.063 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.114      ;
; -1.063 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.114      ;
; -1.063 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.114      ;
; -1.063 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.114      ;
; -1.063 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.114      ;
; -1.063 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.114      ;
; -1.063 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.114      ;
; -1.063 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.114      ;
; -1.063 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.114      ;
; -1.063 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.114      ;
; -1.063 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.114      ;
; -1.063 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.114      ;
; -1.063 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.114      ;
; -1.036 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.021      ; 2.089      ;
; -1.032 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.083      ;
; -1.032 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.083      ;
; -1.032 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.083      ;
; -1.032 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.083      ;
; -1.032 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.083      ;
; -1.032 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.083      ;
; -1.032 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.083      ;
; -1.032 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.083      ;
; -1.032 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.083      ;
; -1.032 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.083      ;
; -1.032 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.083      ;
; -1.032 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.083      ;
; -1.032 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.083      ;
; -1.032 ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.019      ; 2.083      ;
+--------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                          ;
+--------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                   ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -1.006 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.439      ;
; -1.003 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.432      ;
; -1.003 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.432      ;
; -1.003 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.432      ;
; -1.003 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.432      ;
; -1.003 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.432      ;
; -0.998 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.429      ;
; -0.998 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.429      ;
; -0.998 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.429      ;
; -0.998 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.429      ;
; -0.998 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.429      ;
; -0.998 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.429      ;
; -0.998 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.429      ;
; -0.998 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.429      ;
; -0.998 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.429      ;
; -0.996 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.440      ;
; -0.996 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.440      ;
; -0.975 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.414      ; 2.421      ;
; -0.936 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.369      ;
; -0.933 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.362      ;
; -0.933 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.362      ;
; -0.933 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.362      ;
; -0.933 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.362      ;
; -0.933 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.362      ;
; -0.928 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.359      ;
; -0.928 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.359      ;
; -0.928 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.359      ;
; -0.928 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.359      ;
; -0.928 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.359      ;
; -0.928 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.359      ;
; -0.928 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.359      ;
; -0.928 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.359      ;
; -0.928 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.359      ;
; -0.926 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.370      ;
; -0.926 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.370      ;
; -0.905 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.414      ; 2.351      ;
; -0.888 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.401      ; 2.321      ;
; -0.885 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.314      ;
; -0.885 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.314      ;
; -0.885 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.314      ;
; -0.885 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.314      ;
; -0.885 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.397      ; 2.314      ;
; -0.880 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.311      ;
; -0.880 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.311      ;
; -0.880 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.311      ;
; -0.880 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.311      ;
; -0.880 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.311      ;
; -0.880 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.311      ;
; -0.880 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.311      ;
; -0.880 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.311      ;
; -0.880 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.399      ; 2.311      ;
; -0.878 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.322      ;
; -0.878 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.412      ; 2.322      ;
; -0.857 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.414      ; 2.303      ;
; -0.808 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.276      ;
; -0.808 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.276      ;
; -0.808 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.276      ;
; -0.808 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.276      ;
; -0.808 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.276      ;
; -0.808 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.276      ;
; -0.738 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.206      ;
; -0.738 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.206      ;
; -0.738 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.206      ;
; -0.738 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.206      ;
; -0.738 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.206      ;
; -0.738 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.206      ;
; -0.690 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.158      ;
; -0.690 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.158      ;
; -0.690 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.158      ;
; -0.690 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.158      ;
; -0.690 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.158      ;
; -0.690 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.436      ; 2.158      ;
; -0.646 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.460      ; 2.138      ;
; -0.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.456      ; 2.131      ;
; -0.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.456      ; 2.131      ;
; -0.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.456      ; 2.131      ;
; -0.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.456      ; 2.131      ;
; -0.643 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.456      ; 2.131      ;
; -0.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.458      ; 2.128      ;
; -0.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.458      ; 2.128      ;
; -0.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.458      ; 2.128      ;
; -0.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.458      ; 2.128      ;
; -0.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.458      ; 2.128      ;
; -0.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.458      ; 2.128      ;
; -0.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.458      ; 2.128      ;
; -0.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.458      ; 2.128      ;
; -0.638 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.458      ; 2.128      ;
; -0.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.471      ; 2.139      ;
; -0.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.471      ; 2.139      ;
; -0.627 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.460      ; 2.119      ;
; -0.624 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.456      ; 2.112      ;
; -0.624 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.456      ; 2.112      ;
; -0.624 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.456      ; 2.112      ;
; -0.624 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.456      ; 2.112      ;
; -0.624 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.456      ; 2.112      ;
; -0.619 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.458      ; 2.109      ;
; -0.619 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.458      ; 2.109      ;
; -0.619 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.458      ; 2.109      ;
; -0.619 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.458      ; 2.109      ;
; -0.619 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.458      ; 2.109      ;
+--------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'GPIO_CLKIN_N1'                                                                                                                          ;
+--------+---------------------------------+--------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                    ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------------------+--------------+---------------+--------------+------------+------------+
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Pre_FrameValid  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.012      ; 1.822      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mSTART          ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.005     ; 1.805      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_FrameValid ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.012      ; 1.822      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_LineValid  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.018     ; 1.792      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[1]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 1.827      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[2]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 1.827      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[3]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 1.827      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[4]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 1.827      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[5]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 1.827      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[6]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 1.827      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[7]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 1.827      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[8]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 1.827      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[9]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 1.827      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[10]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 1.827      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[11]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 1.827      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[12]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 1.827      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[13]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 1.827      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[14]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 1.827      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[15]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 1.827      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[0]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 1.827      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[0]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 1.818      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[0]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.018     ; 1.792      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[1]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 1.818      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[2]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 1.818      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[3]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 1.818      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[4]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 1.818      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[5]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 1.818      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[6]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 1.818      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[7]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 1.818      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[8]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 1.818      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[9]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 1.818      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[10]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 1.818      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[11]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 1.818      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[12]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 1.818      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[13]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 1.818      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[14]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 1.818      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[15]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.008      ; 1.818      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[1]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.018     ; 1.792      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[2]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.018     ; 1.792      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[3]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.018     ; 1.792      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[4]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.006     ; 1.804      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[5]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.006     ; 1.804      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[6]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.006     ; 1.804      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[7]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.006     ; 1.804      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[8]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.006     ; 1.804      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[9]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.006     ; 1.804      ;
; -0.778 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[10]   ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; -0.018     ; 1.792      ;
; -0.151 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[0]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.062      ; 1.245      ;
; -0.151 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[0]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.062      ; 1.245      ;
; -0.151 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[2]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.062      ; 1.245      ;
; -0.151 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[4]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.062      ; 1.245      ;
; -0.151 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[6]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.062      ; 1.245      ;
; -0.141 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.052      ; 1.225      ;
; -0.141 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[1]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.052      ; 1.225      ;
; -0.141 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[2]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.052      ; 1.225      ;
; -0.141 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[3]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.052      ; 1.225      ;
; -0.141 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.052      ; 1.225      ;
; -0.141 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[5]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.052      ; 1.225      ;
; -0.141 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.052      ; 1.225      ;
; -0.141 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[7]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.052      ; 1.225      ;
; -0.141 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[8]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.052      ; 1.225      ;
; -0.141 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.052      ; 1.225      ;
; -0.141 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[10]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.052      ; 1.225      ;
; -0.122 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.042      ; 1.196      ;
; -0.122 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[1]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.042      ; 1.196      ;
; -0.122 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[2]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.042      ; 1.196      ;
; -0.122 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[3]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.042      ; 1.196      ;
; -0.122 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.042      ; 1.196      ;
; -0.122 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[5]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.042      ; 1.196      ;
; -0.122 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.042      ; 1.196      ;
; -0.122 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[7]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.042      ; 1.196      ;
; -0.122 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[8]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.042      ; 1.196      ;
; -0.122 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.042      ; 1.196      ;
; -0.122 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[10]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.042      ; 1.196      ;
; -0.118 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.071      ; 1.221      ;
; -0.118 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.071      ; 1.221      ;
; -0.118 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.071      ; 1.221      ;
; -0.118 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.071      ; 1.221      ;
; -0.118 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.071      ; 1.221      ;
; -0.118 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.071      ; 1.221      ;
; -0.118 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[9]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.071      ; 1.221      ;
; -0.118 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[1]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.071      ; 1.221      ;
; -0.118 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[10]       ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.071      ; 1.221      ;
; -0.046 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[3]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.058      ; 1.136      ;
; -0.046 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[5]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.058      ; 1.136      ;
; -0.046 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[6]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.058      ; 1.136      ;
; -0.046 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[9]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.058      ; 1.136      ;
; -0.045 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[4]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.067      ; 1.144      ;
; -0.045 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[4]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.067      ; 1.144      ;
; -0.045 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[5]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.067      ; 1.144      ;
; -0.045 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[6]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.067      ; 1.144      ;
; -0.044 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[1]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.047      ; 1.123      ;
; -0.044 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[2]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.047      ; 1.123      ;
; -0.044 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[8]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.047      ; 1.123      ;
; -0.036 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[3]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.050      ; 1.118      ;
; -0.036 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.050      ; 1.118      ;
; -0.036 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[5]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.050      ; 1.118      ;
; -0.036 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.050      ; 1.118      ;
; -0.036 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.050      ; 1.118      ;
; -0.036 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[7]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.050      ; 1.118      ;
+--------+---------------------------------+--------------------------------------------+--------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'GPIO_CLKIN_N1'                                                                                                                          ;
+-------+---------------------------------+--------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                    ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------------------------------------+--------------+---------------+--------------+------------+------------+
; 0.884 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[7]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.042      ; 1.078      ;
; 0.884 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[1]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.042      ; 1.078      ;
; 0.884 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[7]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.042      ; 1.078      ;
; 0.895 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.041      ; 1.088      ;
; 0.895 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.041      ; 1.088      ;
; 0.895 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[7]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.041      ; 1.088      ;
; 0.895 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[7]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.041      ; 1.088      ;
; 0.895 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[7]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.041      ; 1.088      ;
; 0.896 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.027      ; 1.075      ;
; 0.896 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[1]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.027      ; 1.075      ;
; 0.896 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[2]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.027      ; 1.075      ;
; 0.896 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[3]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.027      ; 1.075      ;
; 0.896 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.027      ; 1.075      ;
; 0.896 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[5]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.027      ; 1.075      ;
; 0.896 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.027      ; 1.075      ;
; 0.896 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[7]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.027      ; 1.075      ;
; 0.896 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[8]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.027      ; 1.075      ;
; 0.896 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.027      ; 1.075      ;
; 0.896 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[10]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.027      ; 1.075      ;
; 0.909 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[2]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.060      ; 1.121      ;
; 0.909 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[2]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.060      ; 1.121      ;
; 0.909 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[2]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.060      ; 1.121      ;
; 0.909 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[8]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.060      ; 1.121      ;
; 0.909 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[8]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.060      ; 1.121      ;
; 0.909 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[8]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.060      ; 1.121      ;
; 0.909 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[8]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.060      ; 1.121      ;
; 0.909 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[3]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.060      ; 1.121      ;
; 0.909 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[9]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.060      ; 1.121      ;
; 0.914 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[1]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.049      ; 1.115      ;
; 0.914 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[1]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.049      ; 1.115      ;
; 0.914 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[1]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.049      ; 1.115      ;
; 0.914 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[3]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.049      ; 1.115      ;
; 0.914 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[3]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.049      ; 1.115      ;
; 0.914 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[3]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.049      ; 1.115      ;
; 0.914 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[5]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.049      ; 1.115      ;
; 0.914 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[5]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.049      ; 1.115      ;
; 0.914 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[5]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.049      ; 1.115      ;
; 0.914 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.049      ; 1.115      ;
; 0.914 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[2]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.049      ; 1.115      ;
; 0.916 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[3]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.050      ; 1.118      ;
; 0.916 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.050      ; 1.118      ;
; 0.916 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[5]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.050      ; 1.118      ;
; 0.916 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.050      ; 1.118      ;
; 0.916 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.050      ; 1.118      ;
; 0.916 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[7]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.050      ; 1.118      ;
; 0.916 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[8]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.050      ; 1.118      ;
; 0.924 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[1]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.047      ; 1.123      ;
; 0.924 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[2]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.047      ; 1.123      ;
; 0.924 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[8]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.047      ; 1.123      ;
; 0.925 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[4]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.067      ; 1.144      ;
; 0.925 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[4]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.067      ; 1.144      ;
; 0.925 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[5]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.067      ; 1.144      ;
; 0.925 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[6]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.067      ; 1.144      ;
; 0.926 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[3]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.058      ; 1.136      ;
; 0.926 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[5]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.058      ; 1.136      ;
; 0.926 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[6]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.058      ; 1.136      ;
; 0.926 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[9]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.058      ; 1.136      ;
; 0.998 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.071      ; 1.221      ;
; 0.998 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.071      ; 1.221      ;
; 0.998 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.071      ; 1.221      ;
; 0.998 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.071      ; 1.221      ;
; 0.998 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.071      ; 1.221      ;
; 0.998 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.071      ; 1.221      ;
; 0.998 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[9]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.071      ; 1.221      ;
; 0.998 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[1]        ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.071      ; 1.221      ;
; 0.998 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[10]       ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.071      ; 1.221      ;
; 1.002 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.042      ; 1.196      ;
; 1.002 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[1]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.042      ; 1.196      ;
; 1.002 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[2]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.042      ; 1.196      ;
; 1.002 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[3]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.042      ; 1.196      ;
; 1.002 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.042      ; 1.196      ;
; 1.002 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[5]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.042      ; 1.196      ;
; 1.002 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.042      ; 1.196      ;
; 1.002 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[7]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.042      ; 1.196      ;
; 1.002 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[8]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.042      ; 1.196      ;
; 1.002 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.042      ; 1.196      ;
; 1.002 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[10]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.042      ; 1.196      ;
; 1.021 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[0]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 1.225      ;
; 1.021 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[1]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 1.225      ;
; 1.021 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[2]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 1.225      ;
; 1.021 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[3]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 1.225      ;
; 1.021 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[4]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 1.225      ;
; 1.021 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[5]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 1.225      ;
; 1.021 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[6]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 1.225      ;
; 1.021 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[7]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 1.225      ;
; 1.021 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[8]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 1.225      ;
; 1.021 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[9]     ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 1.225      ;
; 1.021 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[10]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.052      ; 1.225      ;
; 1.031 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[0]         ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.062      ; 1.245      ;
; 1.031 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[0]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.062      ; 1.245      ;
; 1.031 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[2]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.062      ; 1.245      ;
; 1.031 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[4]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.062      ; 1.245      ;
; 1.031 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[6]          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.062      ; 1.245      ;
; 1.658 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Pre_FrameValid  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.012      ; 1.822      ;
; 1.658 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mSTART          ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; -0.005     ; 1.805      ;
; 1.658 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_FrameValid ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.012      ; 1.822      ;
; 1.658 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_LineValid  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; -0.018     ; 1.792      ;
; 1.658 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[1]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.017      ; 1.827      ;
; 1.658 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[2]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.017      ; 1.827      ;
; 1.658 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[3]    ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.017      ; 1.827      ;
+-------+---------------------------------+--------------------------------------------+--------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                 ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                                   ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 0.940 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.576      ;
; 0.940 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.576      ;
; 0.940 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.576      ;
; 0.940 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.576      ;
; 0.940 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.576      ;
; 0.940 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.576      ;
; 1.010 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.657      ;
; 1.010 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.657      ;
; 1.010 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.657      ;
; 1.010 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.657      ;
; 1.010 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.657      ;
; 1.010 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.657      ;
; 1.015 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.651      ;
; 1.015 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.651      ;
; 1.015 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.651      ;
; 1.015 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.651      ;
; 1.015 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.651      ;
; 1.015 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.651      ;
; 1.043 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.679      ;
; 1.043 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.679      ;
; 1.043 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.679      ;
; 1.043 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.679      ;
; 1.043 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.679      ;
; 1.043 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.679      ;
; 1.069 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.705      ;
; 1.069 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.705      ;
; 1.069 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.705      ;
; 1.069 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.705      ;
; 1.069 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.705      ;
; 1.069 ; I2C_CCD_Config:i2c_Config|combo_cnt[18] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.705      ;
; 1.076 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.712      ;
; 1.076 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.712      ;
; 1.076 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.712      ;
; 1.076 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.712      ;
; 1.076 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.712      ;
; 1.076 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.712      ;
; 1.096 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.732      ;
; 1.096 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.732      ;
; 1.096 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.732      ;
; 1.096 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.732      ;
; 1.096 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.732      ;
; 1.096 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.732      ;
; 1.107 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.462      ; 1.721      ;
; 1.113 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.749      ;
; 1.113 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.749      ;
; 1.113 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.749      ;
; 1.113 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.749      ;
; 1.113 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.749      ;
; 1.113 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.749      ;
; 1.128 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.460      ; 1.740      ;
; 1.128 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.460      ; 1.740      ;
; 1.130 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.447      ; 1.729      ;
; 1.130 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.447      ; 1.729      ;
; 1.130 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.447      ; 1.729      ;
; 1.130 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.447      ; 1.729      ;
; 1.130 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.447      ; 1.729      ;
; 1.130 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.447      ; 1.729      ;
; 1.130 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.447      ; 1.729      ;
; 1.130 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.447      ; 1.729      ;
; 1.130 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.447      ; 1.729      ;
; 1.133 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.780      ;
; 1.133 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.780      ;
; 1.133 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.780      ;
; 1.133 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.780      ;
; 1.133 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.780      ;
; 1.133 ; I2C_CCD_Config:i2c_Config|combo_cnt[9]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.780      ;
; 1.135 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.445      ; 1.732      ;
; 1.135 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.445      ; 1.732      ;
; 1.135 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.445      ; 1.732      ;
; 1.135 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.445      ; 1.732      ;
; 1.135 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.445      ; 1.732      ;
; 1.138 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.449      ; 1.739      ;
; 1.141 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.788      ;
; 1.141 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.788      ;
; 1.141 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.788      ;
; 1.141 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.788      ;
; 1.141 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.788      ;
; 1.141 ; I2C_CCD_Config:i2c_Config|combo_cnt[1]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.788      ;
; 1.141 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.777      ;
; 1.141 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.777      ;
; 1.141 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.777      ;
; 1.141 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.777      ;
; 1.141 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.777      ;
; 1.141 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.777      ;
; 1.145 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.781      ;
; 1.145 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.781      ;
; 1.145 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.781      ;
; 1.145 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.781      ;
; 1.145 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.781      ;
; 1.145 ; I2C_CCD_Config:i2c_Config|combo_cnt[19] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.484      ; 1.781      ;
; 1.150 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.797      ;
; 1.150 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.797      ;
; 1.150 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.797      ;
; 1.150 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.797      ;
; 1.150 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.797      ;
; 1.150 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.797      ;
; 1.152 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.799      ;
; 1.152 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.799      ;
; 1.152 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.799      ;
; 1.152 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.495      ; 1.799      ;
+-------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'iCLK_50'                                                                                                                                            ;
+-------+-----------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.574 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.734      ;
; 1.574 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.734      ;
; 1.574 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.734      ;
; 1.574 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.734      ;
; 1.574 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.734      ;
; 1.574 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.734      ;
; 1.574 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.734      ;
; 1.574 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.734      ;
; 1.574 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.734      ;
; 1.574 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.734      ;
; 1.574 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.734      ;
; 1.574 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.734      ;
; 1.574 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.734      ;
; 1.574 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.734      ;
; 1.574 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.734      ;
; 1.574 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.734      ;
; 1.578 ; I2C_CCD_Config:i2c_Config|combo_cnt[24] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 1.740      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.019      ; 1.815      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.019      ; 1.815      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.019      ; 1.815      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.019      ; 1.815      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.019      ; 1.815      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.019      ; 1.815      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.019      ; 1.815      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.019      ; 1.815      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.019      ; 1.815      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.019      ; 1.815      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.019      ; 1.815      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.019      ; 1.815      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.019      ; 1.815      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.019      ; 1.815      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.019      ; 1.815      ;
; 1.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.019      ; 1.815      ;
; 1.648 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.021      ; 1.821      ;
; 1.649 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.809      ;
; 1.649 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.809      ;
; 1.649 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.809      ;
; 1.649 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.809      ;
; 1.649 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.809      ;
; 1.649 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.809      ;
; 1.649 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.809      ;
; 1.649 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.809      ;
; 1.649 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.809      ;
; 1.649 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.809      ;
; 1.649 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.809      ;
; 1.649 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.809      ;
; 1.649 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.809      ;
; 1.649 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.809      ;
; 1.649 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.809      ;
; 1.649 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.809      ;
; 1.653 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 1.815      ;
; 1.677 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.837      ;
; 1.677 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.837      ;
; 1.677 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.837      ;
; 1.677 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.837      ;
; 1.677 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.837      ;
; 1.677 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.837      ;
; 1.677 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.837      ;
; 1.677 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.837      ;
; 1.677 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.837      ;
; 1.677 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.837      ;
; 1.677 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.837      ;
; 1.677 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.837      ;
; 1.677 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.837      ;
; 1.677 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.837      ;
; 1.677 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.837      ;
; 1.677 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.008      ; 1.837      ;
; 1.681 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 1.843      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.046     ; 1.795      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.046     ; 1.795      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.841      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.841      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.059     ; 1.782      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.059     ; 1.782      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.059     ; 1.782      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.059     ; 1.782      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.059     ; 1.782      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.059     ; 1.782      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.059     ; 1.782      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.059     ; 1.782      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.059     ; 1.782      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.059     ; 1.782      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.059     ; 1.782      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.059     ; 1.782      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.048     ; 1.793      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.048     ; 1.793      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.048     ; 1.793      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.048     ; 1.793      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.048     ; 1.793      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.048     ; 1.793      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.048     ; 1.793      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.048     ; 1.793      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.048     ; 1.793      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.048     ; 1.793      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.048     ; 1.793      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.048     ; 1.793      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.048     ; 1.793      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.055     ; 1.786      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.055     ; 1.786      ;
; 1.689 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.055     ; 1.786      ;
+-------+-----------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 3.370 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.691     ; 1.831      ;
; 3.370 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.691     ; 1.831      ;
; 3.370 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.691     ; 1.831      ;
; 3.370 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.691     ; 1.831      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.717     ; 1.806      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.717     ; 1.806      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.717     ; 1.806      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.717     ; 1.806      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.717     ; 1.806      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.717     ; 1.806      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.717     ; 1.806      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.717     ; 1.806      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.717     ; 1.806      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.717     ; 1.806      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.717     ; 1.806      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.717     ; 1.806      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.717     ; 1.806      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.708     ; 1.815      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.708     ; 1.815      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.708     ; 1.815      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.708     ; 1.815      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.708     ; 1.815      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.708     ; 1.815      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.708     ; 1.815      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.708     ; 1.815      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.708     ; 1.815      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.708     ; 1.815      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.708     ; 1.815      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.708     ; 1.815      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.708     ; 1.815      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_H_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.705     ; 1.818      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_H_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.705     ; 1.818      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_V_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.705     ; 1.818      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_V_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.705     ; 1.818      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_BLANK  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.705     ; 1.818      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.697     ; 1.826      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.697     ; 1.826      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.697     ; 1.826      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.697     ; 1.826      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.697     ; 1.826      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.835      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.835      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.701     ; 1.822      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.701     ; 1.822      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.835      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.697     ; 1.826      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.701     ; 1.822      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.701     ; 1.822      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.701     ; 1.822      ;
; 3.371 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.701     ; 1.822      ;
; 3.372 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.710     ; 1.814      ;
; 3.372 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.710     ; 1.814      ;
; 3.372 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.710     ; 1.814      ;
; 3.372 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.710     ; 1.814      ;
; 3.372 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.713     ; 1.811      ;
; 3.372 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.713     ; 1.811      ;
; 3.372 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.713     ; 1.811      ;
; 3.373 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.719     ; 1.806      ;
; 3.373 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.719     ; 1.806      ;
; 3.373 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.712     ; 1.813      ;
; 3.373 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.719     ; 1.806      ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'GPIO_CLKIN_N1'                                                                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[0]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[0]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[10]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[10]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[12]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[12]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[13]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[13]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[14]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[14]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[15]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[15]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[16]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[16]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[17]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[17]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[18]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[18]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[19]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[19]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[1]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[1]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[20]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[20]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[21]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[21]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[22]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[22]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[24]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[24]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[25]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[25]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[26]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[26]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[27]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[27]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[28]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[28]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[29]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[29]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[2]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[2]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[30]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[30]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[31]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[31]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[32]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[32]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[33]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[33]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[34]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[34]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[3]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[3]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[4]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[4]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[5]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[5]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[6]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[6]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[7]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[7]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[8]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[8]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[9]                           ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[9]                           ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg10 ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                                           ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]    ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'phase_loop|altpll_component|pll|clk[0]'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[0]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[10]    ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[11]    ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[12]    ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[1]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[2]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[3]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[4]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[5]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[6]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[7]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[8]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[9]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[0]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[10]    ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[11]    ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[12]    ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[1]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[2]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[3]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[4]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[5]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[6]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[7]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[8]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[9]     ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_H_SYNC   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_V_SYNC   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_BLANK  ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[0]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[1]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[2]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[3]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[4]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[5]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[6]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[7]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[8]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[9]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[0]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[1]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[2]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[3]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[4]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[5]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[6]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[7]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[8]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[9]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_H_SYNC ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[0]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[1]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[2]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[3]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[4]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[5]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[6]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[7]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[8]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_R[9]   ;
; 3.629 ; 4.629        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_V_SYNC ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[0]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[10]    ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[11]    ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[12]    ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[1]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[2]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[3]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[4]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[5]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[6]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[7]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[8]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[9]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[0]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[10]    ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[11]    ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[12]    ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[1]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[2]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[3]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[4]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[5]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[6]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[7]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[8]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[9]     ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_H_SYNC   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_V_SYNC   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_BLANK  ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[0]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[1]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[2]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[3]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[4]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[5]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[6]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[7]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[8]   ;
; 3.630 ; 4.630        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[9]   ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iTD1_CLK27'                                                                                   ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; iTD1_CLK27|combout                       ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; phase_loop|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; phase_loop|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; iTD1_CLK27|combout                       ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; phase_loop|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; phase_loop|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; iTD1_CLK27 ; Rise       ; iTD1_CLK27                               ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]   ; GPIO_CLKIN_N1                           ; 2.319 ; 2.319 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[1]  ; GPIO_CLKIN_N1                           ; 2.319 ; 2.319 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[2]  ; GPIO_CLKIN_N1                           ; 1.774 ; 1.774 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[3]  ; GPIO_CLKIN_N1                           ; 1.620 ; 1.620 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[4]  ; GPIO_CLKIN_N1                           ; 1.870 ; 1.870 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[5]  ; GPIO_CLKIN_N1                           ; 1.700 ; 1.700 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[6]  ; GPIO_CLKIN_N1                           ; 1.492 ; 1.492 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[7]  ; GPIO_CLKIN_N1                           ; 1.723 ; 1.723 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[8]  ; GPIO_CLKIN_N1                           ; 2.025 ; 2.025 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[9]  ; GPIO_CLKIN_N1                           ; 2.161 ; 2.161 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[10] ; GPIO_CLKIN_N1                           ; 2.095 ; 2.095 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[11] ; GPIO_CLKIN_N1                           ; 2.247 ; 2.247 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[17] ; GPIO_CLKIN_N1                           ; 1.798 ; 1.798 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[18] ; GPIO_CLKIN_N1                           ; 1.422 ; 1.422 ; Rise       ; GPIO_CLKIN_N1                           ;
; iKEY[*]     ; GPIO_CLKIN_N1                           ; 2.607 ; 2.607 ; Rise       ; GPIO_CLKIN_N1                           ;
;  iKEY[2]    ; GPIO_CLKIN_N1                           ; 2.607 ; 2.607 ; Rise       ; GPIO_CLKIN_N1                           ;
;  iKEY[3]    ; GPIO_CLKIN_N1                           ; 2.453 ; 2.453 ; Rise       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 2.372 ; 2.372 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 2.372 ; 2.372 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iSW[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.126 ; 3.126 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  iSW[16]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.126 ; 3.126 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; 3.265 ; 3.265 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; 3.265 ; 3.265 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; 3.793 ; 3.793 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; 3.793 ; 3.793 ; Rise       ; iCLK_50                                 ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]   ; GPIO_CLKIN_N1                           ; -1.302 ; -1.302 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[1]  ; GPIO_CLKIN_N1                           ; -2.199 ; -2.199 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[2]  ; GPIO_CLKIN_N1                           ; -1.654 ; -1.654 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[3]  ; GPIO_CLKIN_N1                           ; -1.500 ; -1.500 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[4]  ; GPIO_CLKIN_N1                           ; -1.750 ; -1.750 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[5]  ; GPIO_CLKIN_N1                           ; -1.580 ; -1.580 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[6]  ; GPIO_CLKIN_N1                           ; -1.372 ; -1.372 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[7]  ; GPIO_CLKIN_N1                           ; -1.603 ; -1.603 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[8]  ; GPIO_CLKIN_N1                           ; -1.905 ; -1.905 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[9]  ; GPIO_CLKIN_N1                           ; -2.041 ; -2.041 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[10] ; GPIO_CLKIN_N1                           ; -1.975 ; -1.975 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[11] ; GPIO_CLKIN_N1                           ; -2.127 ; -2.127 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[17] ; GPIO_CLKIN_N1                           ; -1.678 ; -1.678 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[18] ; GPIO_CLKIN_N1                           ; -1.302 ; -1.302 ; Rise       ; GPIO_CLKIN_N1                           ;
; iKEY[*]     ; GPIO_CLKIN_N1                           ; -2.333 ; -2.333 ; Rise       ; GPIO_CLKIN_N1                           ;
;  iKEY[2]    ; GPIO_CLKIN_N1                           ; -2.487 ; -2.487 ; Rise       ; GPIO_CLKIN_N1                           ;
;  iKEY[3]    ; GPIO_CLKIN_N1                           ; -2.333 ; -2.333 ; Rise       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.778 ; -1.778 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.778 ; -1.778 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iSW[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -2.021 ; -2.021 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  iSW[16]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -2.021 ; -2.021 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; -2.319 ; -2.319 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; -2.319 ; -2.319 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; -2.745 ; -2.745 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; -2.745 ; -2.745 ; Rise       ; iCLK_50                                 ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; oHEX0_D[*]     ; GPIO_CLKIN_N1                           ; 3.043 ; 3.043 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]    ; GPIO_CLKIN_N1                           ; 2.966 ; 2.966 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]    ; GPIO_CLKIN_N1                           ; 2.946 ; 2.946 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]    ; GPIO_CLKIN_N1                           ; 3.043 ; 3.043 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]    ; GPIO_CLKIN_N1                           ; 3.023 ; 3.023 ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]       ; GPIO_CLKIN_N1                           ; 4.574 ; 4.574 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]      ; GPIO_CLKIN_N1                           ; 3.080 ; 3.080 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[6]      ; GPIO_CLKIN_N1                           ; 4.574 ; 4.574 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[7]      ; GPIO_CLKIN_N1                           ; 4.439 ; 4.439 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX0_D[*]     ; GPIO_CLKIN_N1                           ; 3.043 ; 3.043 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]    ; GPIO_CLKIN_N1                           ; 2.966 ; 2.966 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]    ; GPIO_CLKIN_N1                           ; 2.946 ; 2.946 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]    ; GPIO_CLKIN_N1                           ; 3.043 ; 3.043 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]    ; GPIO_CLKIN_N1                           ; 3.023 ; 3.023 ; Fall       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]       ; GPIO_CLKIN_N1                           ; 3.080 ; 3.080 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]      ; GPIO_CLKIN_N1                           ; 3.080 ; 3.080 ; Fall       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 6.561 ; 6.561 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.819 ; 4.819 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 6.561 ; 6.561 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.566 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.566 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 3.006 ; 3.006 ; Rise       ; iCLK_50                                 ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 3.006 ; 3.006 ; Fall       ; iCLK_50                                 ;
; oVGA_B[*]      ; iTD1_CLK27                              ; 2.678 ; 2.678 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iTD1_CLK27                              ; 2.678 ; 2.678 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iTD1_CLK27                              ; 2.579 ; 2.579 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iTD1_CLK27                              ; 2.360 ; 2.360 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iTD1_CLK27                              ; 2.366 ; 2.366 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iTD1_CLK27                              ; 2.347 ; 2.347 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iTD1_CLK27                              ; 2.368 ; 2.368 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iTD1_CLK27                              ; 2.363 ; 2.363 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iTD1_CLK27                              ; 2.476 ; 2.476 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iTD1_CLK27                              ; 2.580 ; 2.580 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iTD1_CLK27                              ; 2.594 ; 2.594 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iTD1_CLK27                              ; 2.577 ; 2.577 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iTD1_CLK27                              ;       ; 1.548 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iTD1_CLK27                              ; 3.277 ; 3.277 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iTD1_CLK27                              ; 3.023 ; 3.023 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iTD1_CLK27                              ; 3.277 ; 3.277 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iTD1_CLK27                              ; 2.777 ; 2.777 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iTD1_CLK27                              ; 3.202 ; 3.202 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iTD1_CLK27                              ; 3.043 ; 3.043 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iTD1_CLK27                              ; 2.994 ; 2.994 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iTD1_CLK27                              ; 2.957 ; 2.957 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iTD1_CLK27                              ; 2.743 ; 2.743 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iTD1_CLK27                              ; 2.790 ; 2.790 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iTD1_CLK27                              ; 2.902 ; 2.902 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iTD1_CLK27                              ; 2.834 ; 2.834 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iTD1_CLK27                              ; 3.191 ; 3.191 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iTD1_CLK27                              ; 2.880 ; 2.880 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iTD1_CLK27                              ; 3.104 ; 3.104 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iTD1_CLK27                              ; 2.908 ; 2.908 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iTD1_CLK27                              ; 2.894 ; 2.894 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iTD1_CLK27                              ; 2.917 ; 2.917 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iTD1_CLK27                              ; 3.191 ; 3.191 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iTD1_CLK27                              ; 2.808 ; 2.808 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iTD1_CLK27                              ; 2.669 ; 2.669 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iTD1_CLK27                              ; 2.670 ; 2.670 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iTD1_CLK27                              ; 2.949 ; 2.949 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iTD1_CLK27                              ; 2.848 ; 2.848 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iTD1_CLK27                              ; 1.548 ;       ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; oHEX0_D[*]     ; GPIO_CLKIN_N1                           ; 2.946 ; 2.946 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]    ; GPIO_CLKIN_N1                           ; 2.966 ; 2.966 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]    ; GPIO_CLKIN_N1                           ; 2.946 ; 2.946 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]    ; GPIO_CLKIN_N1                           ; 3.043 ; 3.043 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]    ; GPIO_CLKIN_N1                           ; 3.023 ; 3.023 ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]       ; GPIO_CLKIN_N1                           ; 3.080 ; 3.080 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]      ; GPIO_CLKIN_N1                           ; 3.080 ; 3.080 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[6]      ; GPIO_CLKIN_N1                           ; 4.574 ; 4.574 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[7]      ; GPIO_CLKIN_N1                           ; 4.439 ; 4.439 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX0_D[*]     ; GPIO_CLKIN_N1                           ; 2.946 ; 2.946 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]    ; GPIO_CLKIN_N1                           ; 2.966 ; 2.966 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]    ; GPIO_CLKIN_N1                           ; 2.946 ; 2.946 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]    ; GPIO_CLKIN_N1                           ; 3.043 ; 3.043 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]    ; GPIO_CLKIN_N1                           ; 3.023 ; 3.023 ; Fall       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]       ; GPIO_CLKIN_N1                           ; 3.080 ; 3.080 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]      ; GPIO_CLKIN_N1                           ; 3.080 ; 3.080 ; Fall       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.819 ; 3.566 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.819 ; 4.819 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.769 ; 3.566 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.566 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.566 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 3.006 ; 3.006 ; Rise       ; iCLK_50                                 ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 3.006 ; 3.006 ; Fall       ; iCLK_50                                 ;
; oVGA_B[*]      ; iTD1_CLK27                              ; 2.347 ; 2.347 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iTD1_CLK27                              ; 2.678 ; 2.678 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iTD1_CLK27                              ; 2.579 ; 2.579 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iTD1_CLK27                              ; 2.360 ; 2.360 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iTD1_CLK27                              ; 2.366 ; 2.366 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iTD1_CLK27                              ; 2.347 ; 2.347 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iTD1_CLK27                              ; 2.368 ; 2.368 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iTD1_CLK27                              ; 2.363 ; 2.363 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iTD1_CLK27                              ; 2.476 ; 2.476 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iTD1_CLK27                              ; 2.580 ; 2.580 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iTD1_CLK27                              ; 2.594 ; 2.594 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iTD1_CLK27                              ; 2.577 ; 2.577 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iTD1_CLK27                              ;       ; 1.548 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iTD1_CLK27                              ; 2.743 ; 2.743 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iTD1_CLK27                              ; 3.023 ; 3.023 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iTD1_CLK27                              ; 3.277 ; 3.277 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iTD1_CLK27                              ; 2.777 ; 2.777 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iTD1_CLK27                              ; 3.202 ; 3.202 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iTD1_CLK27                              ; 3.043 ; 3.043 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iTD1_CLK27                              ; 2.994 ; 2.994 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iTD1_CLK27                              ; 2.957 ; 2.957 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iTD1_CLK27                              ; 2.743 ; 2.743 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iTD1_CLK27                              ; 2.790 ; 2.790 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iTD1_CLK27                              ; 2.902 ; 2.902 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iTD1_CLK27                              ; 2.834 ; 2.834 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iTD1_CLK27                              ; 2.669 ; 2.669 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iTD1_CLK27                              ; 2.880 ; 2.880 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iTD1_CLK27                              ; 3.104 ; 3.104 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iTD1_CLK27                              ; 2.908 ; 2.908 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iTD1_CLK27                              ; 2.894 ; 2.894 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iTD1_CLK27                              ; 2.917 ; 2.917 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iTD1_CLK27                              ; 3.191 ; 3.191 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iTD1_CLK27                              ; 2.808 ; 2.808 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iTD1_CLK27                              ; 2.669 ; 2.669 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iTD1_CLK27                              ; 2.670 ; 2.670 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iTD1_CLK27                              ; 2.949 ; 2.949 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iTD1_CLK27                              ; 2.848 ; 2.848 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iTD1_CLK27                              ; 1.548 ;       ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                      ;
+------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                    ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                         ; -5.087    ; -2.651 ; -5.665   ; 0.884   ; -1.627              ;
;  GPIO_CLKIN_N1                           ; -5.087    ; 0.215  ; -1.961   ; 0.884   ; -1.627              ;
;  I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.345    ; -0.424 ; -2.797   ; 0.940   ; -0.500              ;
;  iCLK_50                                 ; -4.399    ; -2.651 ; -3.856   ; 1.574   ; -1.380              ;
;  iTD1_CLK27                              ; N/A       ; N/A    ; N/A      ; N/A     ; 18.518              ;
;  phase_loop|altpll_component|pll|clk[0]  ; -3.646    ; 0.215  ; -5.665   ; 3.370   ; 3.629               ;
; Design-wide TNS                          ; -1942.049 ; -3.386 ; -755.681 ; 0.0     ; -1872.902           ;
;  GPIO_CLKIN_N1                           ; -1387.600 ; 0.000  ; -194.457 ; 0.000   ; -1704.522           ;
;  I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -193.081  ; -0.735 ; -64.687  ; 0.000   ; -72.000             ;
;  iCLK_50                                 ; -256.877  ; -2.651 ; -151.075 ; 0.000   ; -96.380             ;
;  iTD1_CLK27                              ; N/A       ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  phase_loop|altpll_component|pll|clk[0]  ; -104.491  ; 0.000  ; -345.462 ; 0.000   ; 0.000               ;
+------------------------------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]   ; GPIO_CLKIN_N1                           ; 4.284 ; 4.284 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[1]  ; GPIO_CLKIN_N1                           ; 4.284 ; 4.284 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[2]  ; GPIO_CLKIN_N1                           ; 3.284 ; 3.284 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[3]  ; GPIO_CLKIN_N1                           ; 2.976 ; 2.976 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[4]  ; GPIO_CLKIN_N1                           ; 3.435 ; 3.435 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[5]  ; GPIO_CLKIN_N1                           ; 3.105 ; 3.105 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[6]  ; GPIO_CLKIN_N1                           ; 2.687 ; 2.687 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[7]  ; GPIO_CLKIN_N1                           ; 3.133 ; 3.133 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[8]  ; GPIO_CLKIN_N1                           ; 3.734 ; 3.734 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[9]  ; GPIO_CLKIN_N1                           ; 3.966 ; 3.966 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[10] ; GPIO_CLKIN_N1                           ; 3.838 ; 3.838 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[11] ; GPIO_CLKIN_N1                           ; 4.191 ; 4.191 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[17] ; GPIO_CLKIN_N1                           ; 3.311 ; 3.311 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[18] ; GPIO_CLKIN_N1                           ; 2.612 ; 2.612 ; Rise       ; GPIO_CLKIN_N1                           ;
; iKEY[*]     ; GPIO_CLKIN_N1                           ; 4.880 ; 4.880 ; Rise       ; GPIO_CLKIN_N1                           ;
;  iKEY[2]    ; GPIO_CLKIN_N1                           ; 4.880 ; 4.880 ; Rise       ; GPIO_CLKIN_N1                           ;
;  iKEY[3]    ; GPIO_CLKIN_N1                           ; 4.565 ; 4.565 ; Rise       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.352 ; 4.352 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.352 ; 4.352 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iSW[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 6.018 ; 6.018 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  iSW[16]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 6.018 ; 6.018 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; 6.159 ; 6.159 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; 6.159 ; 6.159 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; 7.464 ; 7.464 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; 7.464 ; 7.464 ; Rise       ; iCLK_50                                 ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]   ; GPIO_CLKIN_N1                           ; -1.302 ; -1.302 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[1]  ; GPIO_CLKIN_N1                           ; -2.199 ; -2.199 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[2]  ; GPIO_CLKIN_N1                           ; -1.654 ; -1.654 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[3]  ; GPIO_CLKIN_N1                           ; -1.500 ; -1.500 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[4]  ; GPIO_CLKIN_N1                           ; -1.750 ; -1.750 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[5]  ; GPIO_CLKIN_N1                           ; -1.580 ; -1.580 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[6]  ; GPIO_CLKIN_N1                           ; -1.372 ; -1.372 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[7]  ; GPIO_CLKIN_N1                           ; -1.603 ; -1.603 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[8]  ; GPIO_CLKIN_N1                           ; -1.905 ; -1.905 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[9]  ; GPIO_CLKIN_N1                           ; -2.041 ; -2.041 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[10] ; GPIO_CLKIN_N1                           ; -1.975 ; -1.975 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[11] ; GPIO_CLKIN_N1                           ; -2.127 ; -2.127 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[17] ; GPIO_CLKIN_N1                           ; -1.678 ; -1.678 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[18] ; GPIO_CLKIN_N1                           ; -1.302 ; -1.302 ; Rise       ; GPIO_CLKIN_N1                           ;
; iKEY[*]     ; GPIO_CLKIN_N1                           ; -2.333 ; -2.333 ; Rise       ; GPIO_CLKIN_N1                           ;
;  iKEY[2]    ; GPIO_CLKIN_N1                           ; -2.487 ; -2.487 ; Rise       ; GPIO_CLKIN_N1                           ;
;  iKEY[3]    ; GPIO_CLKIN_N1                           ; -2.333 ; -2.333 ; Rise       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.778 ; -1.778 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.778 ; -1.778 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iSW[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -2.021 ; -2.021 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  iSW[16]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -2.021 ; -2.021 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; -2.319 ; -2.319 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; -2.319 ; -2.319 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; -2.745 ; -2.745 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; -2.745 ; -2.745 ; Rise       ; iCLK_50                                 ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                             ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; oHEX0_D[*]     ; GPIO_CLKIN_N1                           ; 5.712  ; 5.712  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]    ; GPIO_CLKIN_N1                           ; 5.508  ; 5.508  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]    ; GPIO_CLKIN_N1                           ; 5.491  ; 5.491  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]    ; GPIO_CLKIN_N1                           ; 5.712  ; 5.712  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]    ; GPIO_CLKIN_N1                           ; 5.692  ; 5.692  ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]       ; GPIO_CLKIN_N1                           ; 8.374  ; 8.374  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]      ; GPIO_CLKIN_N1                           ; 5.824  ; 5.824  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[6]      ; GPIO_CLKIN_N1                           ; 8.374  ; 8.374  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[7]      ; GPIO_CLKIN_N1                           ; 8.053  ; 8.053  ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX0_D[*]     ; GPIO_CLKIN_N1                           ; 5.712  ; 5.712  ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]    ; GPIO_CLKIN_N1                           ; 5.508  ; 5.508  ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]    ; GPIO_CLKIN_N1                           ; 5.491  ; 5.491  ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]    ; GPIO_CLKIN_N1                           ; 5.712  ; 5.712  ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]    ; GPIO_CLKIN_N1                           ; 5.692  ; 5.692  ; Fall       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]       ; GPIO_CLKIN_N1                           ; 5.824  ; 5.824  ; Fall       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]      ; GPIO_CLKIN_N1                           ; 5.824  ; 5.824  ; Fall       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 12.780 ; 12.780 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 8.950  ; 8.950  ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 12.780 ; 12.780 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.161  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.161  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 5.602  ; 5.602  ; Rise       ; iCLK_50                                 ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 5.602  ; 5.602  ; Fall       ; iCLK_50                                 ;
; oVGA_B[*]      ; iTD1_CLK27                              ; 5.165  ; 5.165  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iTD1_CLK27                              ; 5.165  ; 5.165  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iTD1_CLK27                              ; 4.957  ; 4.957  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iTD1_CLK27                              ; 4.478  ; 4.478  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iTD1_CLK27                              ; 4.487  ; 4.487  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iTD1_CLK27                              ; 4.447  ; 4.447  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iTD1_CLK27                              ; 4.481  ; 4.481  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iTD1_CLK27                              ; 4.467  ; 4.467  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iTD1_CLK27                              ; 4.720  ; 4.720  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iTD1_CLK27                              ; 4.956  ; 4.956  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iTD1_CLK27                              ; 4.971  ; 4.971  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iTD1_CLK27                              ; 4.956  ; 4.956  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iTD1_CLK27                              ;        ; 2.871  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iTD1_CLK27                              ; 6.374  ; 6.374  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iTD1_CLK27                              ; 5.730  ; 5.730  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iTD1_CLK27                              ; 6.374  ; 6.374  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iTD1_CLK27                              ; 5.263  ; 5.263  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iTD1_CLK27                              ; 6.071  ; 6.071  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iTD1_CLK27                              ; 5.889  ; 5.889  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iTD1_CLK27                              ; 5.858  ; 5.858  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iTD1_CLK27                              ; 5.701  ; 5.701  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iTD1_CLK27                              ; 5.251  ; 5.251  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iTD1_CLK27                              ; 5.409  ; 5.409  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iTD1_CLK27                              ; 5.652  ; 5.652  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iTD1_CLK27                              ; 5.566  ; 5.566  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iTD1_CLK27                              ; 6.285  ; 6.285  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iTD1_CLK27                              ; 5.620  ; 5.620  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iTD1_CLK27                              ; 5.948  ; 5.948  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iTD1_CLK27                              ; 5.617  ; 5.617  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iTD1_CLK27                              ; 5.655  ; 5.655  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iTD1_CLK27                              ; 5.640  ; 5.640  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iTD1_CLK27                              ; 6.285  ; 6.285  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iTD1_CLK27                              ; 5.402  ; 5.402  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iTD1_CLK27                              ; 5.176  ; 5.176  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iTD1_CLK27                              ; 5.166  ; 5.166  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iTD1_CLK27                              ; 5.813  ; 5.813  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iTD1_CLK27                              ; 5.590  ; 5.590  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iTD1_CLK27                              ; 2.871  ;        ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; oHEX0_D[*]     ; GPIO_CLKIN_N1                           ; 2.946 ; 2.946 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]    ; GPIO_CLKIN_N1                           ; 2.966 ; 2.966 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]    ; GPIO_CLKIN_N1                           ; 2.946 ; 2.946 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]    ; GPIO_CLKIN_N1                           ; 3.043 ; 3.043 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]    ; GPIO_CLKIN_N1                           ; 3.023 ; 3.023 ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]       ; GPIO_CLKIN_N1                           ; 3.080 ; 3.080 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]      ; GPIO_CLKIN_N1                           ; 3.080 ; 3.080 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[6]      ; GPIO_CLKIN_N1                           ; 4.574 ; 4.574 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[7]      ; GPIO_CLKIN_N1                           ; 4.439 ; 4.439 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX0_D[*]     ; GPIO_CLKIN_N1                           ; 2.946 ; 2.946 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]    ; GPIO_CLKIN_N1                           ; 2.966 ; 2.966 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]    ; GPIO_CLKIN_N1                           ; 2.946 ; 2.946 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]    ; GPIO_CLKIN_N1                           ; 3.043 ; 3.043 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]    ; GPIO_CLKIN_N1                           ; 3.023 ; 3.023 ; Fall       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]       ; GPIO_CLKIN_N1                           ; 3.080 ; 3.080 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]      ; GPIO_CLKIN_N1                           ; 3.080 ; 3.080 ; Fall       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.819 ; 3.566 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.819 ; 4.819 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.769 ; 3.566 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.566 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.566 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 3.006 ; 3.006 ; Rise       ; iCLK_50                                 ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 3.006 ; 3.006 ; Fall       ; iCLK_50                                 ;
; oVGA_B[*]      ; iTD1_CLK27                              ; 2.347 ; 2.347 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iTD1_CLK27                              ; 2.678 ; 2.678 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iTD1_CLK27                              ; 2.579 ; 2.579 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iTD1_CLK27                              ; 2.360 ; 2.360 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iTD1_CLK27                              ; 2.366 ; 2.366 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iTD1_CLK27                              ; 2.347 ; 2.347 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iTD1_CLK27                              ; 2.368 ; 2.368 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iTD1_CLK27                              ; 2.363 ; 2.363 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iTD1_CLK27                              ; 2.476 ; 2.476 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iTD1_CLK27                              ; 2.580 ; 2.580 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iTD1_CLK27                              ; 2.594 ; 2.594 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iTD1_CLK27                              ; 2.577 ; 2.577 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iTD1_CLK27                              ;       ; 1.548 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iTD1_CLK27                              ; 2.743 ; 2.743 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iTD1_CLK27                              ; 3.023 ; 3.023 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iTD1_CLK27                              ; 3.277 ; 3.277 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iTD1_CLK27                              ; 2.777 ; 2.777 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iTD1_CLK27                              ; 3.202 ; 3.202 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iTD1_CLK27                              ; 3.043 ; 3.043 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iTD1_CLK27                              ; 2.994 ; 2.994 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iTD1_CLK27                              ; 2.957 ; 2.957 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iTD1_CLK27                              ; 2.743 ; 2.743 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iTD1_CLK27                              ; 2.790 ; 2.790 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iTD1_CLK27                              ; 2.902 ; 2.902 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iTD1_CLK27                              ; 2.834 ; 2.834 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iTD1_CLK27                              ; 2.669 ; 2.669 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iTD1_CLK27                              ; 2.880 ; 2.880 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iTD1_CLK27                              ; 3.104 ; 3.104 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iTD1_CLK27                              ; 2.908 ; 2.908 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iTD1_CLK27                              ; 2.894 ; 2.894 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iTD1_CLK27                              ; 2.917 ; 2.917 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iTD1_CLK27                              ; 3.191 ; 3.191 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iTD1_CLK27                              ; 2.808 ; 2.808 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iTD1_CLK27                              ; 2.669 ; 2.669 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iTD1_CLK27                              ; 2.670 ; 2.670 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iTD1_CLK27                              ; 2.949 ; 2.949 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iTD1_CLK27                              ; 2.848 ; 2.848 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iTD1_CLK27                              ; 1.548 ;       ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; GPIO_CLKIN_N1                           ; GPIO_CLKIN_N1                           ; 7077     ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 978      ; 0        ; 0        ; 0        ;
; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1360     ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50                                 ; 1        ; 1        ; 0        ; 0        ;
; iCLK_50                                 ; iCLK_50                                 ; 3184     ; 0        ; 0        ; 0        ;
; GPIO_CLKIN_N1                           ; phase_loop|altpll_component|pll|clk[0]  ; 30       ; 0        ; 0        ; 0        ;
; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0]  ; 1367     ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; GPIO_CLKIN_N1                           ; GPIO_CLKIN_N1                           ; 7077     ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 978      ; 0        ; 0        ; 0        ;
; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1360     ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50                                 ; 1        ; 1        ; 0        ; 0        ;
; iCLK_50                                 ; iCLK_50                                 ; 3184     ; 0        ; 0        ; 0        ;
; GPIO_CLKIN_N1                           ; phase_loop|altpll_component|pll|clk[0]  ; 30       ; 0        ; 0        ; 0        ;
; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0]  ; 1367     ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                               ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; iCLK_50    ; GPIO_CLKIN_N1                           ; 140      ; 0        ; 0        ; 0        ;
; iCLK_50    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 672      ; 0        ; 0        ; 0        ;
; iCLK_50    ; iCLK_50                                 ; 519      ; 0        ; 0        ; 0        ;
; iCLK_50    ; phase_loop|altpll_component|pll|clk[0]  ; 61       ; 0        ; 0        ; 0        ;
+------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; iCLK_50    ; GPIO_CLKIN_N1                           ; 140      ; 0        ; 0        ; 0        ;
; iCLK_50    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 672      ; 0        ; 0        ; 0        ;
; iCLK_50    ; iCLK_50                                 ; 519      ; 0        ; 0        ; 0        ;
; iCLK_50    ; phase_loop|altpll_component|pll|clk[0]  ; 61       ; 0        ; 0        ; 0        ;
+------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 22    ; 22   ;
; Unconstrained Input Port Paths  ; 97    ; 97   ;
; Unconstrained Output Ports      ; 44    ; 44   ;
; Unconstrained Output Port Paths ; 50    ; 50   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 16 09:02:09 2015
Info: Command: quartus_sta GreenScreen -c GreenScreen
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'GreenScreen.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name iTD1_CLK27 iTD1_CLK27
    Info (332110): create_generated_clock -source {phase_loop|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {phase_loop|altpll_component|pll|clk[0]} {phase_loop|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name iCLK_50 iCLK_50
    Info (332105): create_clock -period 1.000 -name GPIO_CLKIN_N1 GPIO_CLKIN_N1
    Info (332105): create_clock -period 1.000 -name I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.087
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.087     -1387.600 GPIO_CLKIN_N1 
    Info (332119):    -4.399      -256.877 iCLK_50 
    Info (332119):    -3.646      -104.491 phase_loop|altpll_component|pll|clk[0] 
    Info (332119):    -3.345      -193.081 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
Info (332146): Worst-case hold slack is -2.651
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.651        -2.651 iCLK_50 
    Info (332119):    -0.424        -0.735 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     0.391         0.000 GPIO_CLKIN_N1 
    Info (332119):     0.391         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is -5.665
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.665      -345.462 phase_loop|altpll_component|pll|clk[0] 
    Info (332119):    -3.856      -151.075 iCLK_50 
    Info (332119):    -2.797       -64.687 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):    -1.961      -194.457 GPIO_CLKIN_N1 
Info (332146): Worst-case removal slack is 1.733
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.733         0.000 GPIO_CLKIN_N1 
    Info (332119):     1.851         0.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     2.763         0.000 iCLK_50 
    Info (332119):     5.434         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -1704.522 GPIO_CLKIN_N1 
    Info (332119):    -1.380       -96.380 iCLK_50 
    Info (332119):    -0.500       -72.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     3.629         0.000 phase_loop|altpll_component|pll|clk[0] 
    Info (332119):    18.518         0.000 iTD1_CLK27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.171
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.171       -62.609 phase_loop|altpll_component|pll|clk[0] 
    Info (332119):    -1.683      -395.561 GPIO_CLKIN_N1 
    Info (332119):    -1.595       -75.472 iCLK_50 
    Info (332119):    -1.105       -58.637 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
Info (332146): Worst-case hold slack is -1.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.645        -1.645 iCLK_50 
    Info (332119):    -0.165        -0.279 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     0.215         0.000 GPIO_CLKIN_N1 
    Info (332119):     0.215         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is -3.492
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.492      -212.901 phase_loop|altpll_component|pll|clk[0] 
    Info (332119):    -1.446       -59.305 iCLK_50 
    Info (332119):    -1.006       -22.818 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):    -0.778       -42.922 GPIO_CLKIN_N1 
Info (332146): Worst-case removal slack is 0.884
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.884         0.000 GPIO_CLKIN_N1 
    Info (332119):     0.940         0.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     1.574         0.000 iCLK_50 
    Info (332119):     3.370         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -1704.522 GPIO_CLKIN_N1 
    Info (332119):    -1.380       -96.380 iCLK_50 
    Info (332119):    -0.500       -72.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     3.629         0.000 phase_loop|altpll_component|pll|clk[0] 
    Info (332119):    18.518         0.000 iTD1_CLK27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 455 megabytes
    Info: Processing ended: Wed Dec 16 09:02:10 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


