// This is a generated file. Not intended for manual editing.
package com.verilogplugin.lang.core.psi;

import org.jetbrains.annotations.*;
import com.intellij.psi.PsiElementVisitor;
import com.intellij.psi.PsiElement;

public class VerilogVisitor extends PsiElementVisitor {

  public void visitAlwaysCond(@NotNull VerilogAlwaysCond o) {
    visitPsiElement(o);
  }

  public void visitAlwaysEvent(@NotNull VerilogAlwaysEvent o) {
    visitPsiElement(o);
  }

  public void visitAlwaysEvents(@NotNull VerilogAlwaysEvents o) {
    visitPsiElement(o);
  }

  public void visitAlwaysStmt(@NotNull VerilogAlwaysStmt o) {
    visitPsiElement(o);
  }

  public void visitArgList(@NotNull VerilogArgList o) {
    visitPsiElement(o);
  }

  public void visitArgList2(@NotNull VerilogArgList2 o) {
    visitPsiElement(o);
  }

  public void visitAssert_(@NotNull VerilogAssert_ o) {
    visitPsiElement(o);
  }

  public void visitAssignExpr(@NotNull VerilogAssignExpr o) {
    visitExpr(o);
  }

  public void visitAssignExprList(@NotNull VerilogAssignExprList o) {
    visitPsiElement(o);
  }

  public void visitAssignStmt(@NotNull VerilogAssignStmt o) {
    visitPsiElement(o);
  }

  public void visitAttr(@NotNull VerilogAttr o) {
    visitPsiElement(o);
  }

  public void visitAttrAssign(@NotNull VerilogAttrAssign o) {
    visitPsiElement(o);
  }

  public void visitAttrList(@NotNull VerilogAttrList o) {
    visitPsiElement(o);
  }

  public void visitAttrListRest(@NotNull VerilogAttrListRest o) {
    visitPsiElement(o);
  }

  public void visitAttrOpt(@NotNull VerilogAttrOpt o) {
    visitPsiElement(o);
  }

  public void visitBasicExpr(@NotNull VerilogBasicExpr o) {
    visitExpr(o);
  }

  public void visitBehavioralStmt(@NotNull VerilogBehavioralStmt o) {
    visitPsiElement(o);
  }

  public void visitBehavioralStmtList(@NotNull VerilogBehavioralStmtList o) {
    visitPsiElement(o);
  }

  public void visitBehavioralStmtOpt(@NotNull VerilogBehavioralStmtOpt o) {
    visitPsiElement(o);
  }

  public void visitCaseBody(@NotNull VerilogCaseBody o) {
    visitPsiElement(o);
  }

  public void visitCaseExprList(@NotNull VerilogCaseExprList o) {
    visitPsiElement(o);
  }

  public void visitCaseItem(@NotNull VerilogCaseItem o) {
    visitPsiElement(o);
  }

  public void visitCaseSelect(@NotNull VerilogCaseSelect o) {
    visitPsiElement(o);
  }

  public void visitCaseType(@NotNull VerilogCaseType o) {
    visitPsiElement(o);
  }

  public void visitCellList(@NotNull VerilogCellList o) {
    visitPsiElement(o);
  }

  public void visitCellParameter(@NotNull VerilogCellParameter o) {
    visitPsiElement(o);
  }

  public void visitCellParameterList(@NotNull VerilogCellParameterList o) {
    visitPsiElement(o);
  }

  public void visitCellParameterListOpt(@NotNull VerilogCellParameterListOpt o) {
    visitPsiElement(o);
  }

  public void visitCellPort(@NotNull VerilogCellPort o) {
    visitPsiElement(o);
  }

  public void visitCellPortList(@NotNull VerilogCellPortList o) {
    visitPsiElement(o);
  }

  public void visitCellStmt(@NotNull VerilogCellStmt o) {
    visitPsiElement(o);
  }

  public void visitConcatList(@NotNull VerilogConcatList o) {
    visitPsiElement(o);
  }

  public void visitDefattr(@NotNull VerilogDefattr o) {
    visitPsiElement(o);
  }

  public void visitDefparamDecl(@NotNull VerilogDefparamDecl o) {
    visitPsiElement(o);
  }

  public void visitDefparamDeclList(@NotNull VerilogDefparamDeclList o) {
    visitPsiElement(o);
  }

  public void visitExpr(@NotNull VerilogExpr o) {
    visitPsiElement(o);
  }

  public void visitFuncDecl(@NotNull VerilogFuncDecl o) {
    visitPsiElement(o);
  }

  public void visitGenCaseBody(@NotNull VerilogGenCaseBody o) {
    visitPsiElement(o);
  }

  public void visitGenCaseItem(@NotNull VerilogGenCaseItem o) {
    visitPsiElement(o);
  }

  public void visitGenStmt(@NotNull VerilogGenStmt o) {
    visitPsiElement(o);
  }

  public void visitGenStmtBlock(@NotNull VerilogGenStmtBlock o) {
    visitPsiElement(o);
  }

  public void visitGenStmtOrNull(@NotNull VerilogGenStmtOrNull o) {
    visitPsiElement(o);
  }

  public void visitHierarchicalId(@NotNull VerilogHierarchicalId o) {
    visitPsiElement(o);
  }

  public void visitId(@NotNull VerilogId o) {
    visitPsiElement(o);
  }

  public void visitLocalparamDecl(@NotNull VerilogLocalparamDecl o) {
    visitPsiElement(o);
  }

  public void visitLvalue(@NotNull VerilogLvalue o) {
    visitPsiElement(o);
  }

  public void visitLvalueConcatList(@NotNull VerilogLvalueConcatList o) {
    visitPsiElement(o);
  }

  public void visitModule(@NotNull VerilogModule o) {
    visitPsiElement(o);
  }

  public void visitModuleArg(@NotNull VerilogModuleArg o) {
    visitPsiElement(o);
  }

  public void visitModuleArgOptAssignment(@NotNull VerilogModuleArgOptAssignment o) {
    visitPsiElement(o);
  }

  public void visitModuleArgs(@NotNull VerilogModuleArgs o) {
    visitPsiElement(o);
  }

  public void visitModuleBody(@NotNull VerilogModuleBody o) {
    visitPsiElement(o);
  }

  public void visitModuleBodyRest(@NotNull VerilogModuleBodyRest o) {
    visitPsiElement(o);
  }

  public void visitModuleBodyStmt(@NotNull VerilogModuleBodyStmt o) {
    visitPsiElement(o);
  }

  public void visitModuleGenBody(@NotNull VerilogModuleGenBody o) {
    visitPsiElement(o);
  }

  public void visitNonOptRange(@NotNull VerilogNonOptRange o) {
    visitPsiElement(o);
  }

  public void visitOptArgList(@NotNull VerilogOptArgList o) {
    visitPsiElement(o);
  }

  public void visitOptAttrList(@NotNull VerilogOptAttrList o) {
    visitPsiElement(o);
  }

  public void visitOptGenElse(@NotNull VerilogOptGenElse o) {
    visitPsiElement(o);
  }

  public void visitOptLabel(@NotNull VerilogOptLabel o) {
    visitPsiElement(o);
  }

  public void visitOptSigned(@NotNull VerilogOptSigned o) {
    visitPsiElement(o);
  }

  public void visitOptSynopsysAttr(@NotNull VerilogOptSynopsysAttr o) {
    visitPsiElement(o);
  }

  public void visitOptionalComma(@NotNull VerilogOptionalComma o) {
    visitPsiElement(o);
  }

  public void visitOptionalElse(@NotNull VerilogOptionalElse o) {
    visitPsiElement(o);
  }

  public void visitParamDecl(@NotNull VerilogParamDecl o) {
    visitPsiElement(o);
  }

  public void visitParamDeclList(@NotNull VerilogParamDeclList o) {
    visitPsiElement(o);
  }

  public void visitParamInteger(@NotNull VerilogParamInteger o) {
    visitPsiElement(o);
  }

  public void visitParamRange(@NotNull VerilogParamRange o) {
    visitPsiElement(o);
  }

  public void visitParamSigned(@NotNull VerilogParamSigned o) {
    visitPsiElement(o);
  }

  public void visitPrimList(@NotNull VerilogPrimList o) {
    visitPsiElement(o);
  }

  public void visitRange(@NotNull VerilogRange o) {
    visitPsiElement(o);
  }

  public void visitRangeOrInteger(@NotNull VerilogRangeOrInteger o) {
    visitPsiElement(o);
  }

  public void visitRvalue(@NotNull VerilogRvalue o) {
    visitPsiElement(o);
  }

  public void visitSimpleBehavioralStmt(@NotNull VerilogSimpleBehavioralStmt o) {
    visitPsiElement(o);
  }

  public void visitSingleArg(@NotNull VerilogSingleArg o) {
    visitPsiElement(o);
  }

  public void visitSingleCell(@NotNull VerilogSingleCell o) {
    visitPsiElement(o);
  }

  public void visitSingleDefparamDecl(@NotNull VerilogSingleDefparamDecl o) {
    visitPsiElement(o);
  }

  public void visitSingleParamDecl(@NotNull VerilogSingleParamDecl o) {
    visitPsiElement(o);
  }

  public void visitSinglePrim(@NotNull VerilogSinglePrim o) {
    visitPsiElement(o);
  }

  public void visitTaskDecl(@NotNull VerilogTaskDecl o) {
    visitPsiElement(o);
  }

  public void visitTaskFuncBody(@NotNull VerilogTaskFuncBody o) {
    visitPsiElement(o);
  }

  public void visitTaskFuncDecl(@NotNull VerilogTaskFuncDecl o) {
    visitPsiElement(o);
  }

  public void visitTokPrimWrapper(@NotNull VerilogTokPrimWrapper o) {
    visitPsiElement(o);
  }

  public void visitTopRecover(@NotNull VerilogTopRecover o) {
    visitPsiElement(o);
  }

  public void visitWireDecl(@NotNull VerilogWireDecl o) {
    visitPsiElement(o);
  }

  public void visitWireName(@NotNull VerilogWireName o) {
    visitPsiElement(o);
  }

  public void visitWireNameAndOptAssign(@NotNull VerilogWireNameAndOptAssign o) {
    visitPsiElement(o);
  }

  public void visitWireNameList(@NotNull VerilogWireNameList o) {
    visitPsiElement(o);
  }

  public void visitWireType(@NotNull VerilogWireType o) {
    visitPsiElement(o);
  }

  public void visitWireTypeToken(@NotNull VerilogWireTypeToken o) {
    visitPsiElement(o);
  }

  public void visitWireTypeTokenList(@NotNull VerilogWireTypeTokenList o) {
    visitPsiElement(o);
  }

  public void visitWireTypeTokenListRest(@NotNull VerilogWireTypeTokenListRest o) {
    visitPsiElement(o);
  }

  public void visitPsiElement(@NotNull PsiElement o) {
    visitElement(o);
  }

}
