/*
 * arch/arm/mach-sunxi/include/mach/platform.h
 *
 * (C) Copyright 2012
 * Mateusz Krawczuk <willingmagic@cybrix.pl>
 * 
 * Original code by:
 * Allwinner Technology Co., Ltd. <www.allwinnertech.com>
 * Benn Huang <benn@allwinnertech.com>
 *
 * This program is free software; you can redistribute it and/or
 * modify it under the terms of the GNU General Public License as
 * published by the Free Software Foundation; either version 2 of
 * the License, or (at your option) any later version.
 *
 * This program is distributed in the hope that it will be useful,
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.	 See the
 * GNU General Public License for more details.
 *
 */

#ifndef __SUNXI_PLATFORM_H
#define __SUNXI_PLATFORM_H

/* Physical Address */
#define SUNXI_PA_BROM_START		0xffff0000
#define SUNXI_PA_BROM_END		0xffff7fff /* 32KB */

#define SUNXI_PA_SRAM_BASE		0x00000000
#define SUNXI_PA_SDRAM_START		0x40000000
#define SUNXI_PA_IO_BASE		0x01c00000
#define SUNXI_PA_SRAM_IO_BASE		0x01c00000 /* 4KB */
#define SUNXI_PA_DRAM_IO_BASE		0x01c01000
#define SUNXI_PA_DMAC_IO_BASE		0x01c02000
#define SUNXI_PA_NANDFLASHC_IO_BASE	0x01c03000
#define SUNXI_PA_TSI_IO_BASE		0x01c04000
#define SUNXI_PA_SPI0_IO_BASE		0x01c05000
#define SUNXI_PA_SPI1_IO_BASE		0x01c06000
#define SUNXI_PA_MSCC_IO_BASE		0x01c07000
#define SUNXI_PA_TVD_IO_BASE		0x01c08000
#define SUNXI_PA_CSI0_IO_BASE		0x01c09000
#define SUNXI_PA_TVE_IO_BASE		0x01c0a000
#define SUNXI_PA_EMAC_IO_BASE		0x01c0b000
#define SUNXI_PA_TCON0_IO_BASE		0x01c0c000
#define SUNXI_PA_TCON1_IO_BASE		0x01c0d000
#define SUNXI_PA_VE_IO_BASE		0x01c0e000
#define SUNXI_PA_SDC0_IO_BASE		0x01c0f000
#define SUNXI_PA_SDC1_IO_BASE		0x01c10000
#define SUNXI_PA_SDC2_IO_BASE		0x01c11000
#define SUNXI_PA_SDC3_IO_BASE		0x01c12000
#define SUNXI_PA_USB0_IO_BASE		0x01c13000
#define SUNXI_PA_USB1_IO_BASE		0x01c14000
#define SUNXI_PA_SSE_IO_BASE		0x01c15000
#define SUNXI_PA_HDMI_IO_BASE		0x01c16000
#define SUNXI_PA_SPI2_IO_BASE		0x01c17000
#define SUNXI_PA_SATA_IO_BASE		0x01c18000
#define SUNXI_PA_PATA_IO_BASE		0x01c19000
#define SUNXI_PA_ACE_IO_BASE		0x01c1a000
#define SUNXI_PA_TVE1_IO_BASE		0x01c1b000
#define SUNXI_PA_USB2_IO_BASE		0x01c1c000
#define SUNXI_PA_CSI1_IO_BASE		0x01c1d000
#define SUNXI_PA_TZASC_IO_BASE		0x01c1e000
#define SUNXI_PA_SPI3_IO_BASE		0x01c1f000
#define SUNXI_PA_CCM_IO_BASE		0x01c20000
#define SUNXI_PA_INT_IO_BASE		0x01c20400
#define SUNXI_PA_PORTC_IO_BASE		0x01c20800
#define SUNXI_PA_TIMERC_IO_BASE		0x01c20c00
#define SUNXI_PA_SPDIF_IO_BASE		0x01c21000
#define SUNXI_PA_AC97_IO_BASE		0x01c21400
#define SUNXI_PA_IR0_IO_BASE		0x01c21800
#define SUNXI_PA_IR1_IO_BASE		0x01c21c00
#define SUNXI_PA_IIS_IO_BASE		0x01c22400
#define SUNXI_PA_LRADC_IO_BASE		0x01c22800
#define SUNXI_PA_ADDA_IO_BASE		0x01c22c00
#define SUNXI_PA_KEYPAD_IO_BASE		0x01c23000
#define SUNXI_PA_TZPC_IO_BASE		0x01c23400
#define SUNXI_PA_SID_IO_BASE		0x01c23800
#define SUNXI_PA_SJTAG_IO_BASE		0x01c23c00
#define SUNXI_PA_TP_IO_BASE		0x01c25000
#define SUNXI_PA_PMU_IO_BASE		0x01c25400
#define SUNXI_PA_UART0_IO_BASE		0x01c28000
#define SUNXI_PA_UART1_IO_BASE		0x01c28400
#define SUNXI_PA_UART2_IO_BASE		0x01c28800
#define SUNXI_PA_UART3_IO_BASE		0x01c28c00
#define SUNXI_PA_UART4_IO_BASE		0x01c29000
#define SUNXI_PA_UART5_IO_BASE		0x01c29400
#define SUNXI_PA_UART6_IO_BASE		0x01c29800
#define SUNXI_PA_UART7_IO_BASE		0x01c29c00
#define SUNXI_PA_PS20_IO_BASE		0x01c2a000
#define SUNXI_PA_PS21_IO_BASE		0x01c2a400
#define SUNXI_PA_TWI0_IO_BASE		0x01c2ac00
#define SUNXI_PA_TWI1_IO_BASE		0x01c2b000
#define SUNXI_PA_TWI2_IO_BASE		0x01c2b400
#define SUNXI_PA_CAN0_IO_BASE		0x01c2bc00
#define SUNXI_PA_CAN1_IO_BASE		0x01c2c000
#define SUNXI_PA_SCR_IO_BASE		0x01c2c400
#define SUNXI_PA_GPS_IO_BASE		0x01c30000
#define SUNXI_PA_MALI_IO_BASE		0x01c40000
#define SUNXI_PA_DEFE0_IO_BASE		0x01e00000
#define SUNXI_PA_DEFE1_IO_BASE		0x01e20000
#define SUNXI_PA_DEBE0_IO_BASE		0x01e60000
#define SUNXI_PA_DEBE1_IO_BASE		0x01e40000
#define SUNXI_PA_MP_IO_BASE		0x01e80000
#define SUNXI_PA_AVG_IO_BASE		0x01ea0000


/**
 * Timer registers addr
 *
 */

#define SUNXI_TIMER_INT_CTL_REG		(SUNXI_VA_TIMERC_IO_BASE + 0x00)
#define SUNXI_TIMER_INT_STA_REG		(SUNXI_VA_TIMERC_IO_BASE + 0x04)
#define SUNXI_TIMER0_CTL_REG		(SUNXI_VA_TIMERC_IO_BASE + 0x10)
#define SUNXI_TIMER0_INTVAL_REG		(SUNXI_VA_TIMERC_IO_BASE + 0x14)
#define SUNXI_TIMER0_CNTVAL_REG		(SUNXI_VA_TIMERC_IO_BASE + 0x18)


/**
 * Interrupt controller registers
 *
 */
#define SUNXI_INT_VECTOR_REG		(SUNXI_VA_INT_IO_BASE + 0x00)
#define SUNXI_INT_BASE_ADR_REG		(SUNXI_VA_INT_IO_BASE + 0x04)
#define SUNXI_INT_PROTECTION_REG	(SUNXI_VA_INT_IO_BASE + 0x08)
#define SUNXI_INT_NMI_CTRL_REG		(SUNXI_VA_INT_IO_BASE + 0x0c)
#define SUNXI_INT_IRQ_PENDING_REG0	(SUNXI_VA_INT_IO_BASE + 0x10)
#define SUNXI_INT_IRQ_PENDING_REG1	(SUNXI_VA_INT_IO_BASE + 0x14)
#define SUNXI_INT_IRQ_PENDING_REG2	(SUNXI_VA_INT_IO_BASE + 0x18)

#define SUNXI_INT_FIQ_PENDING_REG0	(SUNXI_VA_INT_IO_BASE + 0x20)
#define SUNXI_INT_FIQ_PENDING_REG1	(SUNXI_VA_INT_IO_BASE + 0x24)
#define SUNXI_INT_FIQ_PENDING_REG2	(SUNXI_VA_INT_IO_BASE + 0x28)

#define SUNXI_INT_SELECT_REG0		(SUNXI_VA_INT_IO_BASE + 0x30)
#define SUNXI_INT_SELECT_REG1		(SUNXI_VA_INT_IO_BASE + 0x34)
#define SUNXI_INT_SELECT_REG2		(SUNXI_VA_INT_IO_BASE + 0x38)

#define SUNXI_INT_ENABLE_REG0		(SUNXI_VA_INT_IO_BASE + 0x40)
#define SUNXI_INT_ENABLE_REG1		(SUNXI_VA_INT_IO_BASE + 0x44)
#define SUNXI_INT_ENABLE_REG2		(SUNXI_VA_INT_IO_BASE + 0x48)

#define SUNXI_INT_MASK_REG0		(SUNXI_VA_INT_IO_BASE + 0x50)
#define SUNXI_INT_MASK_REG1		(SUNXI_VA_INT_IO_BASE + 0x54)
#define SUNXI_INT_MASK_REG2		(SUNXI_VA_INT_IO_BASE + 0x58)

#define SUNXI_INT_RESP_REG0		(SUNXI_VA_INT_IO_BASE + 0x60)
#define SUNXI_INT_RESP_REG1		(SUNXI_VA_INT_IO_BASE + 0x64)
#define SUNXI_INT_RESP_REG2		(SUNXI_VA_INT_IO_BASE + 0x68)

#define SUNXI_INT_FASTFORCE_REG0	(SUNXI_VA_INT_IO_BASE + 0x70)
#define SUNXI_INT_FASTFORCE_REG1	(SUNXI_VA_INT_IO_BASE + 0x74)
#define SUNXI_INT_FASTFORCE_REG2	(SUNXI_VA_INT_IO_BASE + 0x78)

#define SUNXI_INT_SRCPRIO_REG0		(SUNXI_VA_INT_IO_BASE + 0x80)
#define SUNXI_INT_SRCPRIO_REG1		(SUNXI_VA_INT_IO_BASE + 0x84)
#define SUNXI_INT_SRCPRIO_REG2		(SUNXI_VA_INT_IO_BASE + 0x88)
#define SUNXI_INT_SRCPRIO_REG3		(SUNXI_VA_INT_IO_BASE + 0x8c)
#define SUNXI_INT_SRCPRIO_REG4		(SUNXI_VA_INT_IO_BASE + 0x90)

#define SUNXI_UART0_THR	(*(volatile unsigned int *)(SUNXI_VA_UART0_IO_BASE + 0x00))
#define SUNXI_UART0_LSR	(*(volatile unsigned int *)(SUNXI_VA_UART0_IO_BASE + 0x14))
#define SUNXI_UART0_USR	(*(volatile unsigned int *)(SUNXI_VA_UART0_IO_BASE + 0x7c))

#define PA_VIC_BASE 			0x01c20400
#define VA_VIC_BASE 			IO_ADDRESS(PA_VIC_BASE)
#define PIO_BASE 			SUNXI_PA_PORTC_IO_BASE

#define SUNXI_G2D_MEM_BASE 0x58000000
#define SUNXI_G2D_MEM_MAX 0x1000000

/**
*@name DRAM controller register address
*@{
*/
#define SUNXI_DRAM_SDR_CTL_REG 		(SUNXI_VA_DRAM_IO_BASE + 0x0C)
#define SUNXI_DRAM_SDR_DCR 		(SUNXI_VA_DRAM_IO_BASE + 0x04)


#endif

