TimeQuest Timing Analyzer report for top
Wed Jan 03 09:38:58 2018
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Setup: 'speed_select:speed_select|buad_clk_tx_reg'
 13. Setup: 'speed_select:speed_select|buad_clk_rx_reg'
 14. Setup: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 15. Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 16. Hold: 'clk'
 17. Hold: 'speed_select:speed_select|buad_clk_tx_reg'
 18. Hold: 'speed_select:speed_select|buad_clk_rx_reg'
 19. Hold: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 20. Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 21. Recovery: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'
 22. Recovery: 'speed_select:speed_select|buad_clk_tx_reg'
 23. Recovery: 'clk'
 24. Recovery: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 25. Recovery: 'rs232_rx'
 26. Recovery: 'speed_select:speed_select|buad_clk_rx_reg'
 27. Removal: 'speed_select:speed_select|buad_clk_rx_reg'
 28. Removal: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'
 29. Removal: 'speed_select:speed_select|buad_clk_tx_reg'
 30. Removal: 'rs232_rx'
 31. Removal: 'clk'
 32. Removal: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 33. Minimum Pulse Width: 'clk'
 34. Minimum Pulse Width: 'rs232_rx'
 35. Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 36. Minimum Pulse Width: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 37. Minimum Pulse Width: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'
 38. Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'
 39. Minimum Pulse Width: 'speed_select:speed_select|buad_clk_tx_reg'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; MAX II                                             ;
; Device Name        ; EPM570T100C5                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+
; Clock Name                                                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                      ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+
; clk                                                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                      ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_uart_rx:my_uart_rx|rx_enable_reg }                                      ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_uart_tx:my_uart_tx|tx_complete_reg }                                    ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start } ;
; rs232_rx                                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rs232_rx }                                                                 ;
; speed_select:speed_select|buad_clk_rx_reg                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { speed_select:speed_select|buad_clk_rx_reg }                                ;
; speed_select:speed_select|buad_clk_tx_reg                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { speed_select:speed_select|buad_clk_tx_reg }                                ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Fmax Summary                                                                    ;
+------------+-----------------+-------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note ;
+------------+-----------------+-------------------------------------------+------+
; 59.51 MHz  ; 59.51 MHz       ; clk                                       ;      ;
; 79.57 MHz  ; 79.57 MHz       ; speed_select:speed_select|buad_clk_tx_reg ;      ;
; 89.99 MHz  ; 89.99 MHz       ; speed_select:speed_select|buad_clk_rx_reg ;      ;
; 282.01 MHz ; 282.01 MHz      ; my_uart_tx:my_uart_tx|tx_complete_reg     ;      ;
; 441.89 MHz ; 441.89 MHz      ; my_uart_rx:my_uart_rx|rx_enable_reg       ;      ;
+------------+-----------------+-------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Setup Summary                                                       ;
+-------------------------------------------+---------+---------------+
; Clock                                     ; Slack   ; End Point TNS ;
+-------------------------------------------+---------+---------------+
; clk                                       ; -15.804 ; -2474.440     ;
; speed_select:speed_select|buad_clk_tx_reg ; -5.784  ; -60.732       ;
; speed_select:speed_select|buad_clk_rx_reg ; -5.056  ; -90.340       ;
; my_uart_tx:my_uart_tx|tx_complete_reg     ; -2.546  ; -8.181        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; -1.263  ; -1.263        ;
+-------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Hold Summary                                                       ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -2.418 ; -2.418        ;
; speed_select:speed_select|buad_clk_tx_reg ; -2.219 ; -2.219        ;
; speed_select:speed_select|buad_clk_rx_reg ; -1.111 ; -8.888        ;
; my_uart_tx:my_uart_tx|tx_complete_reg     ; 1.447  ; 0.000         ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; 1.709  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Recovery Summary                                                                                  ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; -5.921 ; -5.921        ;
; speed_select:speed_select|buad_clk_tx_reg                                ; -4.670 ; -19.388       ;
; clk                                                                      ; -4.483 ; -888.012      ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; -3.263 ; -13.052       ;
; rs232_rx                                                                 ; -2.901 ; -2.901        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; 2.169  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Removal Summary                                                                                   ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; speed_select:speed_select|buad_clk_rx_reg                                ; -2.223 ; -2.223        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.184  ; 0.000         ;
; speed_select:speed_select|buad_clk_tx_reg                                ; 2.630  ; 0.000         ;
; rs232_rx                                                                 ; 3.347  ; 0.000         ;
; clk                                                                      ; 3.405  ; 0.000         ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 3.709  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                                       ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; clk                                                                      ; -2.289 ; -2.289        ;
; rs232_rx                                                                 ; -2.289 ; -2.289        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; 0.234  ; 0.000         ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 0.234  ; 0.000         ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.234  ; 0.000         ;
; speed_select:speed_select|buad_clk_rx_reg                                ; 0.234  ; 0.000         ;
; speed_select:speed_select|buad_clk_tx_reg                                ; 0.234  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                             ;
+---------+------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-------------+--------------+-------------+--------------+------------+------------+
; -15.804 ; Rx_cmd[19] ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.471     ;
; -15.659 ; Rx_cmd[19] ; linkSSP     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.326     ;
; -15.619 ; Rx_cmd[19] ; linkCTM     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.286     ;
; -15.617 ; Rx_cmd[19] ; linkPMA     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.284     ;
; -15.524 ; Rx_cmd[15] ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.191     ;
; -15.390 ; Rx_cmd[19] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.057     ;
; -15.379 ; Rx_cmd[15] ; linkSSP     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.046     ;
; -15.377 ; Rx_cmd[7]  ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.044     ;
; -15.339 ; Rx_cmd[15] ; linkCTM     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.006     ;
; -15.337 ; Rx_cmd[15] ; linkPMA     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.004     ;
; -15.253 ; Rx_cmd[13] ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.920     ;
; -15.242 ; Rx_cmd[6]  ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.909     ;
; -15.242 ; Rx_cmd[23] ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.909     ;
; -15.241 ; Rx_cmd[19] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.908     ;
; -15.232 ; Rx_cmd[7]  ; linkSSP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.899     ;
; -15.192 ; Rx_cmd[7]  ; linkCTM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.859     ;
; -15.190 ; Rx_cmd[7]  ; linkPMA     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.857     ;
; -15.189 ; Rx_cmd[19] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.856     ;
; -15.146 ; Rx_cmd[19] ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.813     ;
; -15.144 ; Rx_cmd[19] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.811     ;
; -15.143 ; Rx_cmd[19] ; linkSBM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.810     ;
; -15.110 ; Rx_cmd[15] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.777     ;
; -15.109 ; Rx_cmd[21] ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.776     ;
; -15.108 ; Rx_cmd[13] ; linkSSP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.775     ;
; -15.097 ; Rx_cmd[6]  ; linkSSP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.764     ;
; -15.097 ; Rx_cmd[23] ; linkSSP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.764     ;
; -15.076 ; Rx_cmd[19] ; linkGLO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.743     ;
; -15.071 ; Rx_cmd[19] ; linkPPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.738     ;
; -15.068 ; Rx_cmd[13] ; linkCTM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.735     ;
; -15.066 ; Rx_cmd[13] ; linkPMA     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.733     ;
; -15.057 ; Rx_cmd[6]  ; linkCTM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.724     ;
; -15.057 ; Rx_cmd[23] ; linkCTM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.724     ;
; -15.055 ; Rx_cmd[6]  ; linkPMA     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.722     ;
; -15.055 ; Rx_cmd[23] ; linkPMA     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.722     ;
; -14.964 ; Rx_cmd[21] ; linkSSP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.631     ;
; -14.963 ; Rx_cmd[7]  ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.630     ;
; -14.961 ; Rx_cmd[15] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.628     ;
; -14.924 ; Rx_cmd[21] ; linkCTM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.591     ;
; -14.922 ; Rx_cmd[21] ; linkPMA     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.589     ;
; -14.909 ; Rx_cmd[15] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.576     ;
; -14.866 ; Rx_cmd[15] ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.533     ;
; -14.864 ; Rx_cmd[15] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.531     ;
; -14.863 ; Rx_cmd[15] ; linkSBM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.530     ;
; -14.850 ; Rx_cmd[19] ; linkPMB     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.517     ;
; -14.848 ; Rx_cmd[19] ; linkPML     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.515     ;
; -14.839 ; Rx_cmd[13] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.506     ;
; -14.828 ; Rx_cmd[6]  ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.495     ;
; -14.828 ; Rx_cmd[23] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.495     ;
; -14.814 ; Rx_cmd[7]  ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.481     ;
; -14.796 ; Rx_cmd[15] ; linkGLO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.463     ;
; -14.791 ; Rx_cmd[15] ; linkPPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.458     ;
; -14.762 ; Rx_cmd[7]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.429     ;
; -14.719 ; Rx_cmd[7]  ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.386     ;
; -14.717 ; Rx_cmd[7]  ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.384     ;
; -14.716 ; Rx_cmd[7]  ; linkSBM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.383     ;
; -14.695 ; Rx_cmd[21] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.362     ;
; -14.690 ; Rx_cmd[13] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.357     ;
; -14.679 ; Rx_cmd[6]  ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.346     ;
; -14.679 ; Rx_cmd[23] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.346     ;
; -14.659 ; Rx_cmd[5]  ; linkCTM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.326     ;
; -14.657 ; Rx_cmd[5]  ; linkPMA     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.324     ;
; -14.653 ; Rx_cmd[19] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.320     ;
; -14.649 ; Rx_cmd[7]  ; linkGLO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.316     ;
; -14.644 ; Rx_cmd[7]  ; linkPPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.311     ;
; -14.638 ; Rx_cmd[13] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.305     ;
; -14.627 ; Rx_cmd[6]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.294     ;
; -14.627 ; Rx_cmd[23] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.294     ;
; -14.595 ; Rx_cmd[13] ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.262     ;
; -14.593 ; Rx_cmd[13] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.260     ;
; -14.592 ; Rx_cmd[13] ; linkSBM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.259     ;
; -14.584 ; Rx_cmd[6]  ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.251     ;
; -14.584 ; Rx_cmd[23] ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.251     ;
; -14.582 ; Rx_cmd[6]  ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.249     ;
; -14.582 ; Rx_cmd[23] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.249     ;
; -14.581 ; Rx_cmd[6]  ; linkSBM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.248     ;
; -14.581 ; Rx_cmd[23] ; linkSBM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.248     ;
; -14.570 ; Rx_cmd[15] ; linkPMB     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.237     ;
; -14.568 ; Rx_cmd[15] ; linkPML     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.235     ;
; -14.546 ; Rx_cmd[21] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.213     ;
; -14.525 ; Rx_cmd[13] ; linkGLO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.192     ;
; -14.520 ; Rx_cmd[13] ; linkPPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.187     ;
; -14.514 ; Rx_cmd[6]  ; linkGLO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.181     ;
; -14.514 ; Rx_cmd[23] ; linkGLO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.181     ;
; -14.509 ; Rx_cmd[6]  ; linkPPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.176     ;
; -14.509 ; Rx_cmd[23] ; linkPPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.176     ;
; -14.494 ; Rx_cmd[21] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.161     ;
; -14.451 ; Rx_cmd[21] ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.118     ;
; -14.449 ; Rx_cmd[21] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.116     ;
; -14.448 ; Rx_cmd[21] ; linkSBM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.115     ;
; -14.423 ; Rx_cmd[7]  ; linkPMB     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.090     ;
; -14.421 ; Rx_cmd[7]  ; linkPML     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.088     ;
; -14.381 ; Rx_cmd[21] ; linkGLO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.048     ;
; -14.376 ; Rx_cmd[21] ; linkPPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.043     ;
; -14.373 ; Rx_cmd[15] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.040     ;
; -14.328 ; Rx_cmd[19] ; linkPMC     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.995     ;
; -14.325 ; Rx_cmd[14] ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.992     ;
; -14.299 ; Rx_cmd[19] ; linkCTP     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.966     ;
; -14.299 ; Rx_cmd[13] ; linkPMB     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.966     ;
; -14.297 ; Rx_cmd[13] ; linkPML     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.964     ;
; -14.288 ; Rx_cmd[6]  ; linkPMB     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.955     ;
+---------+------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -5.784 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.951      ;
; -5.572 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.739      ;
; -5.393 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.560      ;
; -5.387 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.554      ;
; -5.171 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.338      ;
; -5.171 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.338      ;
; -5.145 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.312      ;
; -5.110 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.277      ;
; -5.023 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.190      ;
; -4.985 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.152      ;
; -4.959 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.126      ;
; -4.959 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.126      ;
; -4.933 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.100      ;
; -4.909 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.076      ;
; -4.807 ; my_uart_tx:my_uart_tx|tx_data_reg[6]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 5.474      ;
; -4.780 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.947      ;
; -4.780 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.947      ;
; -4.754 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.921      ;
; -4.687 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.854      ;
; -4.649 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.816      ;
; -4.504 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.671      ;
; -4.504 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.671      ;
; -4.504 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.671      ;
; -4.504 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.671      ;
; -4.503 ; my_uart_tx:my_uart_tx|tx_data_reg[0]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 5.170      ;
; -4.410 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.577      ;
; -4.410 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.577      ;
; -4.389 ; my_uart_tx:my_uart_tx|tx_data_reg[5]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 5.056      ;
; -4.384 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.551      ;
; -4.292 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.459      ;
; -4.292 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.459      ;
; -4.292 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.459      ;
; -4.292 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.459      ;
; -4.276 ; my_uart_tx:my_uart_tx|tx_data_reg[2]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 4.943      ;
; -4.113 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.280      ;
; -4.113 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.280      ;
; -4.113 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.280      ;
; -4.113 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.280      ;
; -3.743 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.910      ;
; -3.743 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.910      ;
; -3.743 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.910      ;
; -3.743 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.910      ;
; -3.530 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.697      ;
; -3.480 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.647      ;
; -3.340 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.507      ;
; -3.203 ; my_uart_tx:my_uart_tx|tx_data_reg[4]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 3.870      ;
; -3.165 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.332      ;
; -2.874 ; my_uart_tx:my_uart_tx|tx_data_reg[1]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 3.541      ;
; -2.808 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 2.975      ;
; -2.533 ; my_uart_tx:my_uart_tx|tx_data_reg[7]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 3.200      ;
; -2.288 ; my_uart_tx:my_uart_tx|tx_data_reg[3]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.955      ;
; -1.926 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.593      ;
; -1.923 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.590      ;
; -1.915 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.582      ;
; -1.903 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.570      ;
; -1.844 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.511      ;
; -1.767 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[4]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.812      ; 2.746      ;
; -1.746 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.413      ;
; -1.737 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.404      ;
; -1.727 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.394      ;
; -1.697 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[3]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.812      ; 2.676      ;
; -1.670 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.337      ;
; -1.670 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.337      ;
; -1.562 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.229      ;
; -1.557 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.224      ;
; -1.551 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.218      ;
; -1.261 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 1.928      ;
; -1.259 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 1.926      ;
; -0.677 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[6]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.812      ; 1.656      ;
; -0.656 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[1]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.812      ; 1.635      ;
; -0.643 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[0]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.812      ; 1.622      ;
; -0.634 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[5]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.812      ; 1.613      ;
; -0.629 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[2]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.812      ; 1.608      ;
; -0.622 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[7]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.812      ; 1.601      ;
; 2.165  ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 4.493      ; 2.871      ;
; 2.665  ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 4.493      ; 2.871      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -5.056 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.223      ;
; -5.056 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.223      ;
; -5.056 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.223      ;
; -5.056 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.223      ;
; -5.056 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.223      ;
; -5.056 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.223      ;
; -5.056 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.223      ;
; -5.056 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.223      ;
; -4.845 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.012      ;
; -4.845 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.012      ;
; -4.785 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.952      ;
; -4.673 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.840      ;
; -4.666 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.833      ;
; -4.666 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.833      ;
; -4.611 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.778      ;
; -4.611 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.778      ;
; -4.605 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.772      ;
; -4.605 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.772      ;
; -4.605 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.772      ;
; -4.605 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.772      ;
; -4.605 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.772      ;
; -4.605 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.772      ;
; -4.605 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.772      ;
; -4.605 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.772      ;
; -4.494 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.661      ;
; -4.489 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.656      ;
; -4.489 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.656      ;
; -4.488 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.655      ;
; -4.488 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.655      ;
; -4.488 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.655      ;
; -4.488 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.655      ;
; -4.488 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.655      ;
; -4.488 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.655      ;
; -4.488 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.655      ;
; -4.488 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.655      ;
; -4.478 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.645      ;
; -4.458 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.625      ;
; -4.432 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.599      ;
; -4.428 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.595      ;
; -4.419 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.586      ;
; -4.353 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.520      ;
; -4.353 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.520      ;
; -4.353 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.520      ;
; -4.353 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.520      ;
; -4.353 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.520      ;
; -4.353 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.520      ;
; -4.353 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.520      ;
; -4.353 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.520      ;
; -4.334 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.501      ;
; -4.325 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.492      ;
; -4.323 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.490      ;
; -4.323 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.490      ;
; -4.279 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.446      ;
; -4.270 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.437      ;
; -4.270 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.437      ;
; -4.247 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.414      ;
; -4.222 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.389      ;
; -4.128 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.295      ;
; -4.091 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.258      ;
; -3.973 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.140      ;
; -3.828 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.995      ;
; -3.788 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.955      ;
; -3.601 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.768      ;
; -3.585 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.752      ;
; -3.505 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.672      ;
; -3.504 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.671      ;
; -2.781 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 2.948      ;
; -2.697 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 2.864      ;
; -2.403 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 5.143      ; 7.713      ;
; -2.142 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.809      ;
; -2.078 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.745      ;
; -2.076 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.743      ;
; -2.066 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.733      ;
; -2.043 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.710      ;
; -2.017 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.684      ;
; -2.016 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.683      ;
; -2.015 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.682      ;
; -2.013 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.680      ;
; -1.982 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.649      ;
; -1.903 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 5.143      ; 7.713      ;
; -1.896 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.563      ;
; -1.880 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.547      ;
; -1.879 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.546      ;
; -1.872 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.539      ;
; -1.868 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 5.143      ; 7.178      ;
; -1.859 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 5.143      ; 7.169      ;
; -1.825 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.492      ;
; -1.797 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.464      ;
; -1.794 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.461      ;
; -1.793 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.460      ;
; -1.791 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.458      ;
; -1.787 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 5.143      ; 7.097      ;
; -1.786 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.453      ;
; -1.784 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.451      ;
; -1.784 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.451      ;
; -1.751 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.418      ;
; -1.727 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.394      ;
; -1.688 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.355      ;
; -1.680 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.347      ;
; -1.679 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 5.143      ; 6.989      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                     ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -2.546 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 3.213      ;
; -2.149 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.816      ;
; -1.896 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.563      ;
; -1.871 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.538      ;
; -1.868 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.535      ;
; -1.846 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.513      ;
; -1.827 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.494      ;
; -1.795 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.007      ; 2.969      ;
; -1.783 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.450      ;
; -1.782 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.449      ;
; -1.775 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.442      ;
; -1.673 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.340      ;
; -1.670 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.337      ;
; -1.599 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.266      ;
; -1.401 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.007      ; 2.575      ;
; -1.004 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.007      ; 2.178      ;
; -1.001 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.007      ; 2.175      ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.263 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 1.000        ; 0.000      ; 1.930      ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                        ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.418 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk         ; 0.000        ; 3.681      ; 1.860      ;
; -1.918 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk         ; -0.500       ; 3.681      ; 1.860      ;
; 1.406  ; flag_reg                                                                       ; Flag_temp                                                                      ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; -0.500       ; 0.895      ; 2.022      ;
; 1.444  ; Buff_temp[19]                                                                  ; Rx_cmd[19]                                                                     ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.665      ;
; 1.448  ; Buff_temp[21]                                                                  ; Rx_cmd[21]                                                                     ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.669      ;
; 1.451  ; Buff_temp[13]                                                                  ; Rx_cmd[13]                                                                     ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.672      ;
; 1.671  ; Buff_temp[0]                                                                   ; Buff_temp[8]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.892      ;
; 1.673  ; Buff_temp[12]                                                                  ; Buff_temp[20]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.894      ;
; 1.677  ; Buff_temp[15]                                                                  ; Buff_temp[15]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.898      ;
; 1.683  ; Buff_temp[15]                                                                  ; Buff_temp[23]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.904      ;
; 1.709  ; Flag_temp                                                                      ; Current.WAIT                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.930      ;
; 1.755  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|buad_clk_rx_reg                                      ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 6.033      ;
; 1.827  ; pwm_capture:pwm_capture_instance|neg_capture:neg_capture_instance|btn1         ; pwm_capture:pwm_capture_instance|neg_capture:neg_capture_instance|btn2         ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.048      ;
; 1.853  ; pwm_capture:pwm_capture_instance|pos_capture:pos_capture_instance|btn1         ; pwm_capture:pwm_capture_instance|pos_capture:pos_capture_instance|btn2         ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.074      ;
; 1.908  ; linkPML                                                                        ; linkPML                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.917  ; Buff_temp[23]                                                                  ; Buff_temp[23]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.138      ;
; 1.919  ; Buff_temp[1]                                                                   ; Buff_temp[1]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.140      ;
; 1.922  ; Buff_temp[1]                                                                   ; Buff_temp[9]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.143      ;
; 1.926  ; Buff_temp[7]                                                                   ; Buff_temp[7]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.147      ;
; 1.927  ; Current.SAVE                                                                   ; Current.WAIT                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.148      ;
; 1.931  ; Buff_temp[14]                                                                  ; Buff_temp[22]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.152      ;
; 1.932  ; Buff_temp[7]                                                                   ; Buff_temp[15]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.153      ;
; 1.936  ; Buff_temp[4]                                                                   ; Buff_temp[4]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.157      ;
; 1.937  ; Buff_temp[8]                                                                   ; Buff_temp[8]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.158      ;
; 1.940  ; Buff_temp[8]                                                                   ; Buff_temp[16]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.161      ;
; 1.960  ; Buff_temp[19]                                                                  ; Buff_temp[19]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.181      ;
; 1.967  ; pwm_capture:pwm_capture_instance|counter[31]                                   ; pwm_capture:pwm_capture_instance|nextpos_counter[31]                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.188      ;
; 1.968  ; Buff_temp[13]                                                                  ; Buff_temp[13]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.189      ;
; 1.971  ; Buff_temp[13]                                                                  ; Buff_temp[21]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.192      ;
; 1.972  ; pwm_capture:pwm_capture_instance|counter[30]                                   ; pwm_capture:pwm_capture_instance|nextpos_counter[30]                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.193      ;
; 2.048  ; speed_select:speed_select|cnt_tx[12]                                           ; speed_select:speed_select|cnt_tx[12]                                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.269      ;
; 2.048  ; speed_select:speed_select|cnt_rx[12]                                           ; speed_select:speed_select|cnt_rx[12]                                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.269      ;
; 2.084  ; Buff_temp[10]                                                                  ; Buff_temp[10]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.305      ;
; 2.086  ; Buff_temp[10]                                                                  ; Buff_temp[18]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.307      ;
; 2.110  ; pwm_capture:pwm_capture_instance|neg_counter[28]                               ; pwm_capture:pwm_capture_instance|dutycyclecounter[28]                          ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.331      ;
; 2.111  ; pwm_capture:pwm_capture_instance|nextpos_counter[5]                            ; pwm_capture:pwm_capture_instance|periodcounter[5]                              ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.332      ;
; 2.116  ; pwm_capture:pwm_capture_instance|counter[16]                                   ; pwm_capture:pwm_capture_instance|counter[16]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; pwm_capture:pwm_capture_instance|counter[6]                                    ; pwm_capture:pwm_capture_instance|counter[6]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; pwm_capture:pwm_capture_instance|counter[26]                                   ; pwm_capture:pwm_capture_instance|counter[26]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117  ; linkSBS                                                                        ; linkSBS                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; pwm_capture:pwm_capture_instance|counter[23]                                   ; pwm_capture:pwm_capture_instance|counter[23]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; pwm_capture:pwm_capture_instance|counter[13]                                   ; pwm_capture:pwm_capture_instance|counter[13]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.118  ; linkPMB                                                                        ; linkPMB                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.339      ;
; 2.118  ; speed_select:speed_select|cnt_tx[5]                                            ; speed_select:speed_select|cnt_tx[5]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.339      ;
; 2.125  ; Buff_temp[16]                                                                  ; Buff_temp[16]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.346      ;
; 2.126  ; Current.SAVE                                                                   ; Current.SAVE                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; Buff_temp[9]                                                                   ; Buff_temp[9]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; speed_select:speed_select|cnt_tx[3]                                            ; speed_select:speed_select|cnt_tx[3]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; speed_select:speed_select|cnt_rx[8]                                            ; speed_select:speed_select|cnt_rx[8]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; speed_select:speed_select|cnt_rx[6]                                            ; speed_select:speed_select|cnt_rx[6]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[5]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[5]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[7]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[7]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[17]                                   ; pwm_capture:pwm_capture_instance|counter[17]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[25]                                   ; pwm_capture:pwm_capture_instance|counter[25]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[15]                                   ; pwm_capture:pwm_capture_instance|counter[15]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[8]                                    ; pwm_capture:pwm_capture_instance|counter[8]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[7]                                    ; pwm_capture:pwm_capture_instance|counter[7]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[3]                                    ; pwm_capture:pwm_capture_instance|counter[3]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[18]                                   ; pwm_capture:pwm_capture_instance|counter[18]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.127  ; linkSMS                                                                        ; linkSMS                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.348      ;
; 2.127  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[15] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[15] ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.348      ;
; 2.133  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[8]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[8]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.354      ;
; 2.134  ; speed_select:speed_select|cnt_tx[6]                                            ; speed_select:speed_select|cnt_tx[6]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.134  ; speed_select:speed_select|cnt_rx[7]                                            ; speed_select:speed_select|cnt_rx[7]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.134  ; speed_select:speed_select|cnt_rx[3]                                            ; speed_select:speed_select|cnt_rx[3]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.134  ; pwm_capture:pwm_capture_instance|counter[27]                                   ; pwm_capture:pwm_capture_instance|counter[27]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.135  ; Buff_temp[14]                                                                  ; Buff_temp[14]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; Buff_temp[3]                                                                   ; Buff_temp[3]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; speed_select:speed_select|cnt_rx[5]                                            ; speed_select:speed_select|cnt_rx[5]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; pwm_capture:pwm_capture_instance|counter[5]                                    ; pwm_capture:pwm_capture_instance|counter[5]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.136  ; linkPMA                                                                        ; linkPMA                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.357      ;
; 2.136  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[0]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[0]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.357      ;
; 2.137  ; Buff_temp[0]                                                                   ; Buff_temp[0]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.358      ;
; 2.140  ; Buff_temp[3]                                                                   ; Buff_temp[11]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.361      ;
; 2.141  ; linkPPI                                                                        ; linkPPI                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.362      ;
; 2.143  ; linkGLO                                                                        ; linkGLO                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.364      ;
; 2.144  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[9]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[9]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.365      ;
; 2.144  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[10] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[10] ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.365      ;
; 2.144  ; pwm_capture:pwm_capture_instance|counter[28]                                   ; pwm_capture:pwm_capture_instance|counter[28]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.365      ;
; 2.146  ; flag_reg                                                                       ; Current.WAIT                                                                   ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; -0.500       ; 0.895      ; 2.762      ;
; 2.151  ; speed_select:speed_select|cnt_tx[8]                                            ; speed_select:speed_select|cnt_tx[8]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.372      ;
; 2.163  ; pwm_capture:pwm_capture_instance|ready                                         ; pwm_capture:pwm_capture_instance|ready                                         ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.384      ;
; 2.169  ; Buff_temp[2]                                                                   ; Buff_temp[2]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.390      ;
; 2.170  ; Buff_temp[2]                                                                   ; Buff_temp[10]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.391      ;
; 2.174  ; speed_select:speed_select|cnt_tx[7]                                            ; speed_select:speed_select|cnt_tx[7]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.395      ;
; 2.212  ; linkPMC                                                                        ; linkPMC                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.433      ;
; 2.212  ; linkCTM                                                                        ; linkCTM                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.433      ;
; 2.212  ; speed_select:speed_select|cnt_tx[4]                                            ; speed_select:speed_select|cnt_tx[4]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.433      ;
; 2.212  ; speed_select:speed_select|cnt_rx[9]                                            ; speed_select:speed_select|cnt_rx[9]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.433      ;
; 2.217  ; pwm_capture:pwm_capture_instance|neg_counter[30]                               ; pwm_capture:pwm_capture_instance|dutycyclecounter[30]                          ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.438      ;
; 2.217  ; pwm_capture:pwm_capture_instance|nextpos_counter[26]                           ; pwm_capture:pwm_capture_instance|periodcounter[26]                             ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.438      ;
; 2.221  ; speed_select:speed_select|cnt_tx[9]                                            ; speed_select:speed_select|cnt_tx[9]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; speed_select:speed_select|cnt_tx[11]                                           ; speed_select:speed_select|cnt_tx[11]                                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; speed_select:speed_select|cnt_rx[11]                                           ; speed_select:speed_select|cnt_rx[11]                                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[9]                                    ; pwm_capture:pwm_capture_instance|counter[9]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[24]                                   ; pwm_capture:pwm_capture_instance|counter[24]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[14]                                   ; pwm_capture:pwm_capture_instance|counter[14]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[19]                                   ; pwm_capture:pwm_capture_instance|counter[19]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.222  ; Buff_temp[11]                                                                  ; Buff_temp[19]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.443      ;
; 2.222  ; linkCTP                                                                        ; linkCTP                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.443      ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.219 ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 4.493      ; 2.871      ;
; -1.719 ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 4.493      ; 2.871      ;
; 1.068  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[7]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.812      ; 1.601      ;
; 1.075  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[2]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.812      ; 1.608      ;
; 1.080  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[5]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.812      ; 1.613      ;
; 1.089  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[0]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.812      ; 1.622      ;
; 1.102  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[1]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.812      ; 1.635      ;
; 1.123  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[6]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.812      ; 1.656      ;
; 1.705  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 1.926      ;
; 1.707  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 1.928      ;
; 1.997  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.218      ;
; 2.003  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.224      ;
; 2.008  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.229      ;
; 2.116  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.337      ;
; 2.143  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[3]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.812      ; 2.676      ;
; 2.173  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.394      ;
; 2.183  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.404      ;
; 2.192  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.413      ;
; 2.213  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[4]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.812      ; 2.746      ;
; 2.290  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.511      ;
; 2.349  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.570      ;
; 2.361  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.582      ;
; 2.369  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.590      ;
; 2.372  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.593      ;
; 2.734  ; my_uart_tx:my_uart_tx|tx_data_reg[3]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.955      ;
; 2.979  ; my_uart_tx:my_uart_tx|tx_data_reg[7]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 3.200      ;
; 3.254  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 2.975      ;
; 3.320  ; my_uart_tx:my_uart_tx|tx_data_reg[1]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 3.541      ;
; 3.611  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.332      ;
; 3.649  ; my_uart_tx:my_uart_tx|tx_data_reg[4]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 3.870      ;
; 3.728  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.449      ;
; 3.786  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.507      ;
; 3.926  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.647      ;
; 3.976  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.697      ;
; 4.189  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.910      ;
; 4.189  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.910      ;
; 4.189  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.910      ;
; 4.189  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.910      ;
; 4.354  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.075      ;
; 4.559  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.280      ;
; 4.559  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.280      ;
; 4.559  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.280      ;
; 4.559  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.280      ;
; 4.722  ; my_uart_tx:my_uart_tx|tx_data_reg[2]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 4.943      ;
; 4.738  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.459      ;
; 4.738  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.459      ;
; 4.738  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.459      ;
; 4.738  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.459      ;
; 4.830  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.551      ;
; 4.835  ; my_uart_tx:my_uart_tx|tx_data_reg[5]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 5.056      ;
; 4.856  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.577      ;
; 4.856  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.577      ;
; 4.907  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.628      ;
; 4.949  ; my_uart_tx:my_uart_tx|tx_data_reg[0]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 5.170      ;
; 4.950  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.671      ;
; 4.950  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.671      ;
; 4.950  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.671      ;
; 4.950  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.671      ;
; 5.133  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.854      ;
; 5.200  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.921      ;
; 5.226  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.947      ;
; 5.226  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.947      ;
; 5.253  ; my_uart_tx:my_uart_tx|tx_data_reg[6]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 5.474      ;
; 5.379  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.100      ;
; 5.405  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.126      ;
; 5.405  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.126      ;
; 5.431  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.152      ;
; 5.469  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.190      ;
; 5.556  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.277      ;
; 5.591  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.312      ;
; 5.617  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.338      ;
; 5.617  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.338      ;
; 5.839  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.560      ;
; 6.018  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.739      ;
; 6.230  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.951      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.111 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.143      ; 4.629      ;
; -1.111 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.143      ; 4.629      ;
; -1.111 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.143      ; 4.629      ;
; -1.111 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.143      ; 4.629      ;
; -1.111 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.143      ; 4.629      ;
; -1.111 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.143      ; 4.629      ;
; -1.111 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.143      ; 4.629      ;
; -1.111 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.143      ; 4.629      ;
; -0.611 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.143      ; 4.629      ;
; -0.611 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.143      ; 4.629      ;
; -0.611 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.143      ; 4.629      ;
; -0.611 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.143      ; 4.629      ;
; -0.611 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.143      ; 4.629      ;
; -0.611 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.143      ; 4.629      ;
; -0.611 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.143      ; 4.629      ;
; -0.611 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.143      ; 4.629      ;
; 1.373  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.143      ; 6.737      ;
; 1.427  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.143      ; 6.791      ;
; 1.432  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.143      ; 6.796      ;
; 1.625  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.143      ; 6.989      ;
; 1.733  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.143      ; 7.097      ;
; 1.747  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.968      ;
; 1.748  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.969      ;
; 1.749  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.970      ;
; 1.749  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.970      ;
; 1.805  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.143      ; 7.169      ;
; 1.814  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.143      ; 7.178      ;
; 1.815  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.036      ;
; 1.873  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.143      ; 6.737      ;
; 1.927  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.143      ; 6.791      ;
; 1.932  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.143      ; 6.796      ;
; 2.048  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.269      ;
; 2.125  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.143      ; 6.989      ;
; 2.126  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.347      ;
; 2.134  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.355      ;
; 2.173  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.394      ;
; 2.197  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.418      ;
; 2.230  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.451      ;
; 2.230  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.451      ;
; 2.232  ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.453      ;
; 2.233  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.143      ; 7.097      ;
; 2.237  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.458      ;
; 2.239  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.460      ;
; 2.240  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.461      ;
; 2.243  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.464      ;
; 2.271  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.492      ;
; 2.305  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.143      ; 7.169      ;
; 2.314  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.143      ; 7.178      ;
; 2.318  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.539      ;
; 2.325  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.546      ;
; 2.326  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.547      ;
; 2.342  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.563      ;
; 2.349  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.143      ; 7.713      ;
; 2.428  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.649      ;
; 2.459  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.680      ;
; 2.461  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.682      ;
; 2.462  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.683      ;
; 2.463  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.684      ;
; 2.489  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.710      ;
; 2.512  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.733      ;
; 2.522  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.743      ;
; 2.524  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.745      ;
; 2.588  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.809      ;
; 2.738  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.459      ;
; 2.832  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.553      ;
; 2.849  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.143      ; 7.713      ;
; 2.963  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.684      ;
; 3.143  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.864      ;
; 3.227  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.948      ;
; 3.644  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.365      ;
; 3.814  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.535      ;
; 3.847  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.568      ;
; 3.939  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.660      ;
; 3.945  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.666      ;
; 3.950  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.671      ;
; 3.951  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.672      ;
; 4.031  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.752      ;
; 4.180  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.901      ;
; 4.234  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.955      ;
; 4.274  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.995      ;
; 4.309  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.030      ;
; 4.320  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.041      ;
; 4.323  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.044      ;
; 4.332  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.053      ;
; 4.369  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.090      ;
; 4.419  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.140      ;
; 4.423  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.144      ;
; 4.537  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.258      ;
; 4.575  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.296      ;
; 4.668  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.389      ;
; 4.693  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.414      ;
; 4.702  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.423      ;
; 4.710  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.431      ;
; 4.725  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.446      ;
; 4.749  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.470      ;
; 4.799  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.520      ;
; 4.799  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.520      ;
; 4.799  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.520      ;
; 4.799  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.520      ;
; 4.799  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.520      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                     ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 1.447 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.007      ; 2.175      ;
; 1.450 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.007      ; 2.178      ;
; 1.847 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.007      ; 2.575      ;
; 2.045 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.266      ;
; 2.116 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.337      ;
; 2.119 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.340      ;
; 2.221 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.442      ;
; 2.228 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.449      ;
; 2.229 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.450      ;
; 2.241 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.007      ; 2.969      ;
; 2.273 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.494      ;
; 2.292 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.513      ;
; 2.314 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.535      ;
; 2.317 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.538      ;
; 2.342 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.563      ;
; 2.595 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.816      ;
; 2.992 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 3.213      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 1.709 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 0.000        ; 0.000      ; 1.930      ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'                                                                                                                                                             ;
+--------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                          ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -5.921 ; capture_rst                           ; my_uart_tx:my_uart_tx|tx_enable_reg ; clk                                   ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1.000        ; -0.365     ; 6.223      ;
; -0.238 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.500        ; 3.316      ; 4.097      ;
; 0.262  ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1.000        ; 3.316      ; 4.097      ;
+--------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                ;
+--------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock                                                             ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -4.670 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_complete_reg ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.812      ; 5.649      ;
; -3.594 ; capture_rst                         ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.812      ; 4.573      ;
; -2.781 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[3]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.812      ; 4.260      ;
; -2.781 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[2]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.812      ; 4.260      ;
; -2.781 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[1]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.812      ; 4.260      ;
; -2.781 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[0]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.812      ; 4.260      ;
; -2.184 ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.177      ; 3.528      ;
+--------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'clk'                                                                                                                                                             ;
+--------+-------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.483 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter_flag                          ; clk          ; clk         ; 1.000        ; 0.000      ; 5.150      ;
; -4.483 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[8]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 5.150      ;
; -4.483 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[11]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.150      ;
; -4.410 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[1]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.077      ;
; -4.410 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[14]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.077      ;
; -4.410 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[3]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.077      ;
; -4.410 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[13]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.077      ;
; -4.410 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[1]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 5.077      ;
; -4.410 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[14]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.077      ;
; -4.410 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[3]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 5.077      ;
; -4.410 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[4]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 5.077      ;
; -4.410 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[2]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 5.077      ;
; -4.410 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[13]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.077      ;
; -4.370 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_capture:neg_capture_instance|btn1         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.037      ;
; -4.370 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_capture:neg_capture_instance|btn2         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.037      ;
; -4.370 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_capture:pos_capture_instance|btn1         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.037      ;
; -4.370 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_capture:pos_capture_instance|btn2         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.037      ;
; -4.365 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.032      ;
; -4.365 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.032      ;
; -4.365 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.032      ;
; -4.365 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.032      ;
; -4.365 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.032      ;
; -4.365 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.032      ;
; -4.365 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.032      ;
; -4.365 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.032      ;
; -4.363 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[20]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.030      ;
; -4.363 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[6]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.030      ;
; -4.363 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[0]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 5.030      ;
; -4.363 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[6]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 5.030      ;
; -4.363 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[27]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.030      ;
; -4.363 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[20]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.030      ;
; -4.363 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[21]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.030      ;
; -4.360 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter_flag                              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.027      ;
; -4.360 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter_flag                              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.027      ;
; -4.360 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[15]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.027      ;
; -4.360 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[31]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.027      ;
; -4.360 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[27]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.027      ;
; -4.360 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[25]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.027      ;
; -4.360 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[31]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.027      ;
; -4.360 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[27]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.027      ;
; -4.360 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[26]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.027      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[1]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[0]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[8]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[5]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[16]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[3]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[11]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[4]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[4]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[2]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[18]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[5]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[9]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[16]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[23]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[7]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[19]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.356 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[18]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.023      ;
; -4.353 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[24]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -4.353 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[23]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -4.353 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[7]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -4.353 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[22]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -4.353 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[19]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -4.353 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[21]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -4.353 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[24]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -4.353 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[22]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -4.353 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[28]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.020      ;
; -4.347 ; capture_rst ; pwm_capture:pwm_capture_instance|ready                                         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.014      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[9]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[25]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[10]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[9]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[17]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[25]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[16]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[23]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[7]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[10]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.326 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[31]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.993      ;
; -4.326 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[30]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.993      ;
; -4.326 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[27]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.993      ;
; -4.326 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[28]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.993      ;
; -4.326 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[26]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.993      ;
; -4.326 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[29]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.993      ;
; -4.326 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[19]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.993      ;
; -4.326 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[18]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.993      ;
; -4.326 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[26]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.993      ;
; -4.326 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[29]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.993      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[17]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[25]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[16]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[24]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[23]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[22]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[19]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[20]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[18]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.323 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[21]                             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.990      ;
; -4.276 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[9]                              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.943      ;
+--------+-------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                  ;
+--------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                                                     ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; -3.263 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.007      ; 4.437      ;
; -3.263 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.007      ; 4.437      ;
; -3.263 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.007      ; 4.437      ;
; -3.263 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.007      ; 4.437      ;
+--------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'rs232_rx'                                                                                                                                                                    ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.901 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 1.000        ; -0.028     ; 3.540      ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                          ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; 2.169 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 5.143      ; 3.517      ;
; 2.669 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 5.143      ; 3.517      ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                            ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.223 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.143      ; 3.517      ;
; -1.723 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.143      ; 3.517      ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'                                                                                                                                                             ;
+-------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock                          ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.184 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.000        ; 3.316      ; 4.097      ;
; 0.684 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; -0.500       ; 3.316      ; 4.097      ;
; 6.367 ; capture_rst                           ; my_uart_tx:my_uart_tx|tx_enable_reg ; clk                                   ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.000        ; -0.365     ; 6.223      ;
+-------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                ;
+-------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock                                                             ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 2.630 ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.177      ; 3.528      ;
; 3.227 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[3]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.812      ; 4.260      ;
; 3.227 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[2]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.812      ; 4.260      ;
; 3.227 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[1]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.812      ; 4.260      ;
; 3.227 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[0]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.812      ; 4.260      ;
; 4.040 ; capture_rst                         ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.812      ; 4.573      ;
; 5.116 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_complete_reg ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.812      ; 5.649      ;
+-------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'rs232_rx'                                                                                                                                                                    ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 3.347 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 0.000        ; -0.028     ; 3.540      ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'clk'                                                                                                                                                            ;
+-------+-------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.405 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[1]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.626      ;
; 3.405 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[0]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.626      ;
; 3.405 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[5]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.626      ;
; 3.405 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[3]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.626      ;
; 3.405 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[4]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.626      ;
; 3.405 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[2]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.626      ;
; 3.405 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[29]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 3.626      ;
; 4.039 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.260      ;
; 4.060 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[17]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.281      ;
; 4.060 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[25]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.281      ;
; 4.060 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[16]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.281      ;
; 4.060 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[20]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.281      ;
; 4.060 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[24]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.281      ;
; 4.060 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[23]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.281      ;
; 4.060 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[22]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.281      ;
; 4.060 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[19]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.281      ;
; 4.060 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[18]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.281      ;
; 4.060 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[21]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.281      ;
; 4.077 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[31]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.298      ;
; 4.077 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[31]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.298      ;
; 4.077 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[30]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.298      ;
; 4.077 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[30]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.298      ;
; 4.077 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[27]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.298      ;
; 4.077 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[28]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.298      ;
; 4.077 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[26]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.298      ;
; 4.077 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[29]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.298      ;
; 4.098 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[9]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.319      ;
; 4.098 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[15]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.319      ;
; 4.098 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[8]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.319      ;
; 4.098 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[7]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.319      ;
; 4.098 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[10]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.319      ;
; 4.098 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[14]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.319      ;
; 4.098 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[6]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.319      ;
; 4.098 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[11]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.319      ;
; 4.098 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[12]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.319      ;
; 4.098 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[13]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.319      ;
; 4.241 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.462      ;
; 4.241 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[25]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.462      ;
; 4.241 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[16]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.462      ;
; 4.241 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[24]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.462      ;
; 4.241 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[23]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.462      ;
; 4.241 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[22]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.462      ;
; 4.241 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.462      ;
; 4.241 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[20]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.462      ;
; 4.241 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[18]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.462      ;
; 4.241 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[21]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.462      ;
; 4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[17]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.473      ;
; 4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[15]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.473      ;
; 4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[14]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.473      ;
; 4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[6]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.473      ;
; 4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[11]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.473      ;
; 4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.473      ;
; 4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[20]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.473      ;
; 4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[10]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.473      ;
; 4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[21]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.473      ;
; 4.252 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[13]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.473      ;
; 4.258 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[31]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.479      ;
; 4.258 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[30]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.479      ;
; 4.258 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[27]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.479      ;
; 4.258 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[28]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.479      ;
; 4.258 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[26]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.479      ;
; 4.258 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[29]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.479      ;
; 4.258 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[24]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.479      ;
; 4.258 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[22]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.479      ;
; 4.258 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[30]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.479      ;
; 4.258 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[28]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.479      ;
; 4.266 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[9]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.487      ;
; 4.266 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[8]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.487      ;
; 4.266 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[15]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.487      ;
; 4.266 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.487      ;
; 4.266 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[14]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.487      ;
; 4.266 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[6]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.487      ;
; 4.266 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[11]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.487      ;
; 4.266 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[12]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.487      ;
; 4.266 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[10]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.487      ;
; 4.266 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[13]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.487      ;
; 4.594 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[17]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.815      ;
; 4.594 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[30]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.815      ;
; 4.594 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[28]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.815      ;
; 4.594 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[26]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.815      ;
; 4.594 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[29]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.815      ;
; 4.665 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.886      ;
; 4.665 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.886      ;
; 4.665 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.886      ;
; 4.665 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.886      ;
; 4.665 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.886      ;
; 4.665 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.886      ;
; 4.665 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.886      ;
; 4.665 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 4.886      ;
; 4.696 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[0]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.917      ;
; 4.696 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[12]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.917      ;
; 4.696 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[2]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.917      ;
; 4.696 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[1]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.917      ;
; 4.696 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[8]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.917      ;
; 4.696 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[0]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.917      ;
; 4.696 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[12]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.917      ;
; 4.696 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.917      ;
; 4.696 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[2]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.917      ;
; 4.696 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.917      ;
; 4.722 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[9]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.943      ;
+-------+-------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                  ;
+-------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                                                     ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 3.709 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.007      ; 4.437      ;
; 3.709 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.007      ; 4.437      ;
; 3.709 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.007      ; 4.437      ;
; 3.709 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.007      ; 4.437      ;
+-------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[6]     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'rs232_rx'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; rs232_rx ; Rise       ; rs232_rx                            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                    ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                                      ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; my_uart_tx|tx_complete_reg|regout                                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; my_uart_tx|tx_complete_reg|regout                                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[0]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[0]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[1]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[1]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[2]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[2]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_end|clk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_end|clk                         ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'                                                                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx:my_uart_tx|tx_enable_reg                      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx:my_uart_tx|tx_enable_reg                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx|tx_enable_reg|clk                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx|tx_enable_reg|clk                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_start|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_start|regout ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg~en|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg~en|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; speed_select|buad_clk_tx_reg|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; speed_select|buad_clk_tx_reg|regout   ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                    ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; BusC[*]   ; clk                                       ; 4.167 ; 4.167 ; Rise       ; clk                                       ;
;  BusC[75] ; clk                                       ; 4.167 ; 4.167 ; Rise       ; clk                                       ;
; rst_n     ; clk                                       ; 4.983 ; 4.983 ; Rise       ; clk                                       ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; 2.903 ; 2.903 ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                       ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusC[*]   ; clk                                       ; -2.693 ; -2.693 ; Rise       ; clk                                       ;
;  BusC[75] ; clk                                       ; -2.693 ; -2.693 ; Rise       ; clk                                       ;
; rst_n     ; clk                                       ; -4.429 ; -4.429 ; Rise       ; clk                                       ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; -1.373 ; -1.373 ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 20.234 ; 20.234 ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 20.234 ; 20.234 ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 15.895 ; 15.895 ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 15.460 ; 15.460 ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 18.688 ; 18.688 ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 18.159 ; 18.159 ; Rise       ; clk                                       ;
; led       ; clk                                       ; 13.429 ; 13.429 ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 9.283  ; 9.283  ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 9.283  ; 9.283  ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                    ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 14.260 ; 14.260 ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 16.447 ; 16.447 ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 14.703 ; 14.703 ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 14.268 ; 14.268 ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 14.789 ; 14.789 ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 14.260 ; 14.260 ; Rise       ; clk                                       ;
; led       ; clk                                       ; 13.429 ; 13.429 ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 9.283  ; 9.283  ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 9.283  ; 9.283  ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; BusA[5]    ; BusA[8]     ; 16.600 ;    ;    ; 16.600 ;
; BusA[5]    ; BusA[15]    ; 16.071 ;    ;    ; 16.071 ;
; BusA[16]   ; BusA[2]     ; 8.821  ;    ;    ; 8.821  ;
; BusA[16]   ; BusA[3]     ; 16.899 ;    ;    ; 16.899 ;
; BusA[16]   ; BusA[4]     ; 16.464 ;    ;    ; 16.464 ;
; BusA[16]   ; BusB[52]    ; 10.160 ;    ;    ; 10.160 ;
; BusA[18]   ; BusD[87]    ; 8.307  ;    ;    ; 8.307  ;
; BusA[19]   ; BusD[85]    ; 10.114 ;    ;    ; 10.114 ;
; BusA[20]   ; BusD[83]    ; 9.563  ;    ;    ; 9.563  ;
; BusA[21]   ; BusD[91]    ; 8.933  ;    ;    ; 8.933  ;
; BusB[50]   ; BusA[3]     ; 12.981 ;    ;    ; 12.981 ;
; BusB[50]   ; BusA[4]     ; 12.546 ;    ;    ; 12.546 ;
; BusC[71]   ; BusA[8]     ; 13.884 ;    ;    ; 13.884 ;
; BusC[71]   ; BusA[15]    ; 13.355 ;    ;    ; 13.355 ;
; BusC[71]   ; BusA[17]    ; 8.899  ;    ;    ; 8.899  ;
; BusC[73]   ; BusA[8]     ; 16.789 ;    ;    ; 16.789 ;
; BusC[73]   ; BusA[15]    ; 16.260 ;    ;    ; 16.260 ;
; BusC[75]   ; BusA[8]     ; 15.055 ;    ;    ; 15.055 ;
; BusC[75]   ; BusA[15]    ; 14.526 ;    ;    ; 14.526 ;
; BusD[83]   ; BusA[20]    ; 10.088 ;    ;    ; 10.088 ;
; BusD[85]   ; BusA[19]    ; 8.535  ;    ;    ; 8.535  ;
; BusD[87]   ; BusA[18]    ; 9.067  ;    ;    ; 9.067  ;
; BusD[91]   ; BusA[21]    ; 8.566  ;    ;    ; 8.566  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; BusA[5]    ; BusA[8]     ; 16.600 ;    ;    ; 16.600 ;
; BusA[5]    ; BusA[15]    ; 16.071 ;    ;    ; 16.071 ;
; BusA[16]   ; BusA[2]     ; 8.821  ;    ;    ; 8.821  ;
; BusA[16]   ; BusA[3]     ; 13.668 ;    ;    ; 13.668 ;
; BusA[16]   ; BusA[4]     ; 16.464 ;    ;    ; 16.464 ;
; BusA[16]   ; BusB[52]    ; 10.160 ;    ;    ; 10.160 ;
; BusA[18]   ; BusD[87]    ; 8.307  ;    ;    ; 8.307  ;
; BusA[19]   ; BusD[85]    ; 10.114 ;    ;    ; 10.114 ;
; BusA[20]   ; BusD[83]    ; 9.563  ;    ;    ; 9.563  ;
; BusA[21]   ; BusD[91]    ; 8.933  ;    ;    ; 8.933  ;
; BusB[50]   ; BusA[3]     ; 12.981 ;    ;    ; 12.981 ;
; BusB[50]   ; BusA[4]     ; 12.546 ;    ;    ; 12.546 ;
; BusC[71]   ; BusA[8]     ; 13.884 ;    ;    ; 13.884 ;
; BusC[71]   ; BusA[15]    ; 13.355 ;    ;    ; 13.355 ;
; BusC[71]   ; BusA[17]    ; 8.899  ;    ;    ; 8.899  ;
; BusC[73]   ; BusA[8]     ; 16.789 ;    ;    ; 16.789 ;
; BusC[73]   ; BusA[15]    ; 16.260 ;    ;    ; 16.260 ;
; BusC[75]   ; BusA[8]     ; 15.055 ;    ;    ; 15.055 ;
; BusC[75]   ; BusA[15]    ; 14.526 ;    ;    ; 14.526 ;
; BusD[83]   ; BusA[20]    ; 10.088 ;    ;    ; 10.088 ;
; BusD[85]   ; BusA[19]    ; 8.535  ;    ;    ; 8.535  ;
; BusD[87]   ; BusA[18]    ; 9.067  ;    ;    ; 9.067  ;
; BusD[91]   ; BusA[21]    ; 8.566  ;    ;    ; 8.566  ;
+------------+-------------+--------+----+----+--------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                            ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 7.830  ;      ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 18.380 ;      ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 14.334 ;      ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 13.574 ;      ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 12.919 ;      ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 20.292 ;      ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 19.672 ;      ; Rise       ; clk                                       ;
;  BusA[17] ; clk                                       ; 12.809 ;      ; Rise       ; clk                                       ;
;  BusA[18] ; clk                                       ; 11.169 ;      ; Rise       ; clk                                       ;
;  BusA[19] ; clk                                       ; 8.407  ;      ; Rise       ; clk                                       ;
;  BusA[20] ; clk                                       ; 7.830  ;      ; Rise       ; clk                                       ;
;  BusA[21] ; clk                                       ; 7.830  ;      ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 7.280  ;      ; Rise       ; clk                                       ;
;  BusB[52] ; clk                                       ; 7.280  ;      ; Rise       ; clk                                       ;
; BusD[*]   ; clk                                       ; 9.869  ;      ; Rise       ; clk                                       ;
;  BusD[83] ; clk                                       ; 9.869  ;      ; Rise       ; clk                                       ;
;  BusD[85] ; clk                                       ; 9.869  ;      ; Rise       ; clk                                       ;
;  BusD[87] ; clk                                       ; 11.338 ;      ; Rise       ; clk                                       ;
;  BusD[91] ; clk                                       ; 9.874  ;      ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 9.427  ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 9.427  ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                    ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 7.830  ;      ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 14.593 ;      ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 12.406 ;      ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 12.047 ;      ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 12.919 ;      ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 16.449 ;      ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 15.829 ;      ; Rise       ; clk                                       ;
;  BusA[17] ; clk                                       ; 12.809 ;      ; Rise       ; clk                                       ;
;  BusA[18] ; clk                                       ; 11.169 ;      ; Rise       ; clk                                       ;
;  BusA[19] ; clk                                       ; 8.407  ;      ; Rise       ; clk                                       ;
;  BusA[20] ; clk                                       ; 7.830  ;      ; Rise       ; clk                                       ;
;  BusA[21] ; clk                                       ; 7.830  ;      ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 7.280  ;      ; Rise       ; clk                                       ;
;  BusB[52] ; clk                                       ; 7.280  ;      ; Rise       ; clk                                       ;
; BusD[*]   ; clk                                       ; 9.869  ;      ; Rise       ; clk                                       ;
;  BusD[83] ; clk                                       ; 9.869  ;      ; Rise       ; clk                                       ;
;  BusD[85] ; clk                                       ; 9.869  ;      ; Rise       ; clk                                       ;
;  BusD[87] ; clk                                       ; 11.338 ;      ; Rise       ; clk                                       ;
;  BusD[91] ; clk                                       ; 9.874  ;      ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 9.427  ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 9.427  ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                   ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 7.830     ;           ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 18.380    ;           ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 14.334    ;           ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 13.574    ;           ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 12.919    ;           ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 20.292    ;           ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 19.672    ;           ; Rise       ; clk                                       ;
;  BusA[17] ; clk                                       ; 12.809    ;           ; Rise       ; clk                                       ;
;  BusA[18] ; clk                                       ; 11.169    ;           ; Rise       ; clk                                       ;
;  BusA[19] ; clk                                       ; 8.407     ;           ; Rise       ; clk                                       ;
;  BusA[20] ; clk                                       ; 7.830     ;           ; Rise       ; clk                                       ;
;  BusA[21] ; clk                                       ; 7.830     ;           ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 7.280     ;           ; Rise       ; clk                                       ;
;  BusB[52] ; clk                                       ; 7.280     ;           ; Rise       ; clk                                       ;
; BusD[*]   ; clk                                       ; 9.869     ;           ; Rise       ; clk                                       ;
;  BusD[83] ; clk                                       ; 9.869     ;           ; Rise       ; clk                                       ;
;  BusD[85] ; clk                                       ; 9.869     ;           ; Rise       ; clk                                       ;
;  BusD[87] ; clk                                       ; 11.338    ;           ; Rise       ; clk                                       ;
;  BusD[91] ; clk                                       ; 9.874     ;           ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 9.427     ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 9.427     ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                           ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 7.830     ;           ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 14.593    ;           ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 12.406    ;           ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 12.047    ;           ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 12.919    ;           ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 16.449    ;           ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 15.829    ;           ; Rise       ; clk                                       ;
;  BusA[17] ; clk                                       ; 12.809    ;           ; Rise       ; clk                                       ;
;  BusA[18] ; clk                                       ; 11.169    ;           ; Rise       ; clk                                       ;
;  BusA[19] ; clk                                       ; 8.407     ;           ; Rise       ; clk                                       ;
;  BusA[20] ; clk                                       ; 7.830     ;           ; Rise       ; clk                                       ;
;  BusA[21] ; clk                                       ; 7.830     ;           ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 7.280     ;           ; Rise       ; clk                                       ;
;  BusB[52] ; clk                                       ; 7.280     ;           ; Rise       ; clk                                       ;
; BusD[*]   ; clk                                       ; 9.869     ;           ; Rise       ; clk                                       ;
;  BusD[83] ; clk                                       ; 9.869     ;           ; Rise       ; clk                                       ;
;  BusD[85] ; clk                                       ; 9.869     ;           ; Rise       ; clk                                       ;
;  BusD[87] ; clk                                       ; 11.338    ;           ; Rise       ; clk                                       ;
;  BusD[91] ; clk                                       ; 9.874     ;           ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 9.427     ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 9.427     ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                  ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                       ; 15737    ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; clk                                       ; 0        ; 57       ; 0        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk                                       ; 31       ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 4        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 0        ; 13       ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                                                 ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 8        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 1        ; 1        ;
; speed_select:speed_select|buad_clk_tx_reg                                ; speed_select:speed_select|buad_clk_tx_reg ; 15       ; 0        ; 50       ; 8        ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                   ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                       ; 15737    ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; clk                                       ; 0        ; 57       ; 0        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk                                       ; 31       ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 4        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 0        ; 13       ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                                                 ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 8        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 1        ; 1        ;
; speed_select:speed_select|buad_clk_tx_reg                                ; speed_select:speed_select|buad_clk_tx_reg ; 15       ; 0        ; 50       ; 8        ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                                              ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                                                      ; 217      ; 0        ; 0        ; 0        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 0        ; 0        ; 4        ; 0        ;
; clk                                                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 0        ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; rs232_rx                                                                 ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg                                ; 0        ; 0        ; 1        ; 1        ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg                                ; 4        ; 0        ; 2        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg                                ; 0        ; 0        ; 1        ; 0        ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                                               ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                                                      ; 217      ; 0        ; 0        ; 0        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 0        ; 0        ; 4        ; 0        ;
; clk                                                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 0        ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; rs232_rx                                                                 ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg                                ; 0        ; 0        ; 1        ; 1        ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg                                ; 4        ; 0        ; 2        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg                                ; 0        ; 0        ; 1        ; 0        ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 149   ; 149  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 67    ; 67   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Wed Jan 03 09:38:56 2018
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name speed_select:speed_select|buad_clk_tx_reg speed_select:speed_select|buad_clk_tx_reg
    Info (332105): create_clock -period 1.000 -name speed_select:speed_select|buad_clk_rx_reg speed_select:speed_select|buad_clk_rx_reg
    Info (332105): create_clock -period 1.000 -name my_uart_rx:my_uart_rx|rx_enable_reg my_uart_rx:my_uart_rx|rx_enable_reg
    Info (332105): create_clock -period 1.000 -name rs232_rx rs232_rx
    Info (332105): create_clock -period 1.000 -name my_uart_tx:my_uart_tx|tx_complete_reg my_uart_tx:my_uart_tx|tx_complete_reg
    Info (332105): create_clock -period 1.000 -name pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.804
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.804           -2474.440 clk 
    Info (332119):    -5.784             -60.732 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):    -5.056             -90.340 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):    -2.546              -8.181 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):    -1.263              -1.263 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case hold slack is -2.418
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.418              -2.418 clk 
    Info (332119):    -2.219              -2.219 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):    -1.111              -8.888 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     1.447               0.000 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):     1.709               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case recovery slack is -5.921
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.921              -5.921 pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start 
    Info (332119):    -4.670             -19.388 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):    -4.483            -888.012 clk 
    Info (332119):    -3.263             -13.052 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):    -2.901              -2.901 rs232_rx 
    Info (332119):     2.169               0.000 speed_select:speed_select|buad_clk_rx_reg 
Info (332146): Worst-case removal slack is -2.223
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.223              -2.223 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     0.184               0.000 pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start 
    Info (332119):     2.630               0.000 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):     3.347               0.000 rs232_rx 
    Info (332119):     3.405               0.000 clk 
    Info (332119):     3.709               0.000 my_uart_tx:my_uart_tx|tx_complete_reg 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):    -2.289              -2.289 rs232_rx 
    Info (332119):     0.234               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
    Info (332119):     0.234               0.000 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):     0.234               0.000 pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start 
    Info (332119):     0.234               0.000 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     0.234               0.000 speed_select:speed_select|buad_clk_tx_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 434 megabytes
    Info: Processing ended: Wed Jan 03 09:38:58 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


