default:
verilog code
begin
end
default:
default:
