TimeQuest Timing Analyzer report for bus_ia
Mon Nov 26 11:34:36 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'reset'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Hold: 'clk'
 30. Fast Model Recovery: 'clk'
 31. Fast Model Removal: 'clk'
 32. Fast Model Minimum Pulse Width: 'clk'
 33. Fast Model Minimum Pulse Width: 'reset'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; bus_ia                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; reset      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 167.64 MHz ; 167.64 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.965 ; -552.993      ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.159 ; -0.404        ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.017 ; -0.474        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.221 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -388.380              ;
; reset ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                             ;
+--------+----------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.965 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.999      ;
; -4.926 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.960      ;
; -4.667 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.701      ;
; -4.557 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.591      ;
; -4.557 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.591      ;
; -4.550 ; plus12:inst2|R_tft[14]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.584      ;
; -4.518 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.552      ;
; -4.518 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.552      ;
; -4.512 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.546      ;
; -4.512 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.546      ;
; -4.259 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.293      ;
; -4.259 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.293      ;
; -4.163 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.197      ;
; -4.142 ; plus12:inst2|R_tft[14]                       ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.176      ;
; -4.142 ; plus12:inst2|R_tft[14]                       ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.176      ;
; -4.124 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 5.158      ;
; -4.104 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.138      ;
; -4.104 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.138      ;
; -4.104 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.138      ;
; -4.104 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.002     ; 5.138      ;
; -3.890 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.924      ;
; -3.869 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.903      ;
; -3.865 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.899      ;
; -3.851 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.885      ;
; -3.830 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.864      ;
; -3.805 ; plus12:inst2|R_tft[3]                        ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 4.839      ;
; -3.748 ; plus12:inst2|R_tft[14]                       ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.782      ;
; -3.710 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.744      ;
; -3.710 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.744      ;
; -3.592 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.626      ;
; -3.571 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.605      ;
; -3.475 ; plus12:inst2|R_tft[14]                       ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.509      ;
; -3.454 ; plus12:inst2|R_tft[14]                       ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.488      ;
; -3.437 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.471      ;
; -3.437 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.471      ;
; -3.432 ; terminateur:inst3|state.ST_READ_BUSIN        ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.468      ;
; -3.432 ; terminateur:inst3|state.ST_READ_BUSIN        ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 4.468      ;
; -3.416 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.450      ;
; -3.416 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.450      ;
; -3.397 ; plus12:inst2|R_tft[3]                        ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 4.431      ;
; -3.397 ; plus12:inst2|R_tft[3]                        ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.002     ; 4.431      ;
; -3.384 ; plus12:inst2|R_tft[15]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 4.418      ;
; -3.292 ; terminateurSplit:inst5|state.ST_READ_BUSIN   ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.328      ;
; -3.292 ; terminateurSplit:inst5|state.ST_READ_BUSIN   ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 4.328      ;
; -3.267 ; rs232in:inst4|R_baud[12]                     ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.010     ; 4.293      ;
; -3.220 ; plus12:inst2|R_tft[4]                        ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.255      ;
; -3.201 ; initiateur:inst|state.ST_NDATA_WRITE         ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.030      ; 4.267      ;
; -3.197 ; initiateur:inst|state.ST_NDATA_WRITE         ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; 0.030      ; 4.263      ;
; -3.176 ; plus12:inst2|state.ST_WRITE_SUM              ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.212      ;
; -3.175 ; plus12:inst2|state.ST_WRITE_SUM              ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 4.211      ;
; -3.173 ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.001      ; 4.210      ;
; -3.173 ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.001      ; 4.210      ;
; -3.166 ; terminateur:inst3|state.ST_WRITE_DUMP        ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.202      ;
; -3.166 ; terminateur:inst3|state.ST_WRITE_DUMP        ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 4.202      ;
; -3.139 ; wrapper:inst17|R_tft[29]                     ; plus12:inst2|state.ST_WRITE_TFT       ; clk          ; clk         ; 1.000        ; 0.006      ; 4.181      ;
; -3.095 ; plus12:inst2|R_tft[16]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.130      ;
; -3.091 ; wrapper:inst17|R_tft[28]                     ; plus12:inst2|state.ST_WRITE_TFT       ; clk          ; clk         ; 1.000        ; 0.006      ; 4.133      ;
; -3.042 ; rs232in:inst4|R_baud[11]                     ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.010     ; 4.068      ;
; -3.003 ; plus12:inst2|R_tft[3]                        ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 4.037      ;
; -2.998 ; rs232in:inst4|R_baud[13]                     ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.010     ; 4.024      ;
; -2.976 ; plus12:inst2|R_tft[15]                       ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 4.010      ;
; -2.976 ; plus12:inst2|R_tft[15]                       ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.002     ; 4.010      ;
; -2.943 ; rs232in:inst4|R_baud[7]                      ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.010     ; 3.969      ;
; -2.941 ; rs232out:inst6|state.ST_ATT                  ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; 0.000      ; 3.977      ;
; -2.938 ; wrapper:inst17|R_tft[27]                     ; plus12:inst2|state.ST_WRITE_TFT       ; clk          ; clk         ; 1.000        ; 0.001      ; 3.975      ;
; -2.934 ; initiateur:inst|R_tft[29]                    ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.007      ; 3.977      ;
; -2.930 ; initiateur:inst|R_tft[29]                    ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; 0.007      ; 3.973      ;
; -2.929 ; rs232in:inst4|R_baud[6]                      ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.010     ; 3.955      ;
; -2.927 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.962      ;
; -2.907 ; plus12:inst2|R_tft[32]                       ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.028     ; 3.915      ;
; -2.906 ; plus12:inst2|R_tft[32]                       ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.028     ; 3.914      ;
; -2.904 ; rs232out:inst6|state.ST_ATT                  ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.940      ;
; -2.901 ; h100:inst16|R[1]                             ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.008      ; 3.945      ;
; -2.901 ; plus12:inst2|R_tft[17]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.936      ;
; -2.895 ; wrapper:inst17|R_tft[25]                     ; plus12:inst2|state.ST_WRITE_TFT       ; clk          ; clk         ; 1.000        ; 0.001      ; 3.932      ;
; -2.891 ; initiateur:inst|R_32[25]                     ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.933      ;
; -2.888 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.923      ;
; -2.887 ; initiateur:inst|R_32[25]                     ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; 0.006      ; 3.929      ;
; -2.864 ; plus12:inst2|R_tft[6]                        ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.899      ;
; -2.856 ; wrapper:inst17|R_tft[30]                     ; plus12:inst2|state.ST_WRITE_TFT       ; clk          ; clk         ; 1.000        ; 0.006      ; 3.898      ;
; -2.845 ; rs232in:inst4|R_baud[2]                      ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.010     ; 3.871      ;
; -2.842 ; h100:inst16|R[1]                             ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.008      ; 3.886      ;
; -2.838 ; rs232in:inst4|R_baud[5]                      ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.010     ; 3.864      ;
; -2.816 ; h100:inst16|R[2]                             ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.008      ; 3.860      ;
; -2.812 ; plus12:inst2|R_tft[4]                        ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.847      ;
; -2.812 ; plus12:inst2|R_tft[4]                        ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 3.847      ;
; -2.810 ; rs232in:inst4|R_baud[0]                      ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.010     ; 3.836      ;
; -2.797 ; h100:inst16|R[14]                            ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.018     ; 3.815      ;
; -2.797 ; rs232out:inst6|R_baud[2]                     ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; 0.001      ; 3.834      ;
; -2.785 ; h100:inst16|R[0]                             ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.008      ; 3.829      ;
; -2.777 ; terminateurSplit:inst5|state.ST_READ_BUSIN   ; terminateur:inst3|state.ST_READ_BUSIN ; clk          ; clk         ; 1.000        ; 0.000      ; 3.813      ;
; -2.764 ; h100:inst16|R[0]                             ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.010     ; 3.790      ;
; -2.763 ; plus12:inst2|R_tft[30]                       ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.023     ; 3.776      ;
; -2.762 ; plus12:inst2|R_tft[30]                       ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.023     ; 3.775      ;
; -2.760 ; rs232out:inst6|R_baud[2]                     ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; 0.001      ; 3.797      ;
; -2.757 ; rs232out:inst6|R_baud[0]                     ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; 0.001      ; 3.794      ;
; -2.757 ; h100:inst16|R[2]                             ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.008      ; 3.801      ;
; -2.738 ; initiateur:inst|R_32[29]                     ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.774      ;
; -2.735 ; h100:inst16|R[1]                             ; h100:inst16|R[18]                     ; clk          ; clk         ; 1.000        ; 0.008      ; 3.779      ;
; -2.734 ; initiateur:inst|R_32[29]                     ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.770      ;
+--------+----------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.159 ; moduler:inst10|C[1]~13                          ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.921      ; 1.028      ;
; -0.139 ; moduler:inst10|C[0]~17                          ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.648      ; 0.775      ;
; -0.106 ; moduler:inst10|C[2]~9                           ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.646      ; 0.806      ;
; 0.100  ; moduler:inst10|C[4]~1                           ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.672      ; 1.038      ;
; 0.391  ; plus12:inst2|state.ST_READ                      ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[1]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[2]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[3]                            ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|rx_R                              ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_1B                     ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|state.ST_BUSIN_LOADED           ; initiateur:inst|state.ST_BUSIN_LOADED           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_i[1]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wrapper:inst17|state.ST_WRITE_OUT               ; wrapper:inst17|state.ST_WRITE_OUT               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; plus12:inst2|state.ST_COMPUTE                   ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[2]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[3]                           ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[2]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h100:inst16|state.ST_DECR                       ; h100:inst16|state.ST_DECR                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h100:inst16|R[0]                                ; h100:inst16|R[0]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h10:inst9|C[1]                                  ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h10:inst9|C[2]                                  ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h10:inst9|R                                     ; h10:inst9|R                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; moduler:inst10|R                                ; moduler:inst10|R                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.518  ; wrapper:inst17|R_N_CLOCK[0]                     ; h100:inst16|R[1]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.519  ; rs232in:inst4|rx_fifo_R[0]                      ; rs232in:inst4|rx_fifo_R[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.520  ; initiateur:inst|R_tft[2]                        ; wrapper:inst17|R_tft[2]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; terminateur:inst3|R_tft[22]                     ; initiateur:inst|R_tft[22]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.521  ; rs232in:inst4|rx_fifo_R[1]                      ; rs232in:inst4|rx_fifo_R[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.521  ; rs232out:inst6|R_baud[12]                       ; rs232out:inst6|R_baud[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.521  ; initiateur:inst|R_tft[9]                        ; wrapper:inst17|R_tft[9]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.522  ; terminateur:inst3|R_tft[12]                     ; initiateur:inst|R_tft[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; initiateur:inst|R_32[12]                        ; wrapper:inst17|R_tft[12]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; wrapper:inst17|R_N_CLOCK[17]                    ; h100:inst16|R[18]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; terminateurSplit:inst5|R[9]                     ; terminateurSplit:inst5|R[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; terminateurSplit:inst5|R[8]                     ; terminateurSplit:inst5|R[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.523  ; rs232in:inst4|R_sh[7]                           ; initiateur:inst|R_data[7]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; rs232in:inst4|R_sh[1]                           ; rs232in:inst4|R_sh[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; initiateur:inst|R_32[23]                        ; initiateur:inst|R_32[15]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; terminateur:inst3|R_tft[19]                     ; initiateur:inst|R_tft[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524  ; rs232in:inst4|R_sh[7]                           ; rs232in:inst4|R_sh[6]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; initiateur:inst|R_32[29]                        ; initiateur:inst|R_32[21]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525  ; rs232in:inst4|R_sh[1]                           ; initiateur:inst|R_data[1]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525  ; initiateur:inst|R_32[16]                        ; initiateur:inst|R_32[8]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525  ; initiateur:inst|R_32[12]                        ; initiateur:inst|R_32[4]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.526  ; initiateur:inst|R_32[19]                        ; initiateur:inst|R_32[11]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; terminateur:inst3|R_tft[6]                      ; initiateur:inst|R_tft[6]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; initiateur:inst|R_32[15]                        ; initiateur:inst|R_32[7]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; rs232in:inst4|rx_fifo_R[0]                      ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527  ; initiateur:inst|R_32[31]                        ; initiateur:inst|R_32[23]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527  ; initiateur:inst|R_32[17]                        ; initiateur:inst|R_32[9]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527  ; terminateur:inst3|R_tft[15]                     ; initiateur:inst|R_tft[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528  ; initiateur:inst|R_32[28]                        ; initiateur:inst|R_32[20]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528  ; initiateur:inst|R_32[24]                        ; initiateur:inst|R_32[16]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.529  ; rs232in:inst4|R_sh[6]                           ; initiateur:inst|R_data[6]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529  ; rs232in:inst4|R_sh[2]                           ; initiateur:inst|R_data[2]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529  ; initiateur:inst|R_32[27]                        ; initiateur:inst|R_32[19]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529  ; initiateur:inst|R_32[19]                        ; wrapper:inst17|R_tft[19]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.530  ; rs232in:inst4|R_sh[0]                           ; initiateur:inst|R_data[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; initiateur:inst|R_32[21]                        ; initiateur:inst|R_32[13]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; initiateur:inst|R_32[10]                        ; initiateur:inst|R_32[2]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; initiateur:inst|R_32[14]                        ; initiateur:inst|R_32[6]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; rs232in:inst4|R_sh[6]                           ; rs232in:inst4|R_sh[5]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; initiateur:inst|R_32[21]                        ; wrapper:inst17|R_tft[21]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.532  ; rs232in:inst4|R_sh[2]                           ; rs232in:inst4|R_sh[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.533  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.534  ; initiateur:inst|R_32[11]                        ; initiateur:inst|R_32[3]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.534  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.535  ; rs232in:inst4|R_sh[3]                           ; rs232in:inst4|R_sh[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.536  ; rs232in:inst4|R_sh[3]                           ; initiateur:inst|R_data[3]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.537  ; rs232in:inst4|R_sh[5]                           ; rs232in:inst4|R_sh[4]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.537  ; rs232in:inst4|R_sh[5]                           ; initiateur:inst|R_data[5]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.539  ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.545  ; moduler:inst10|state                            ; moduler:inst10|C[0]~_emulated                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.546  ; moduler:inst10|state                            ; moduler:inst10|C[1]~_emulated                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.546  ; wrapper:inst17|state.ST_WRITE_OUT               ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.549  ; plus12:inst2|R_tft[16]                          ; plus12:inst2|R_res[4]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.550  ; wrapper:inst17|state.ST_WRITE_OUT               ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.816      ;
; 0.553  ; h10:inst9|state                                 ; h10:inst9|C[3]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.819      ;
; 0.555  ; h10:inst9|state                                 ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.821      ;
; 0.555  ; h10:inst9|state                                 ; h10:inst9|R                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.821      ;
; 0.556  ; h10:inst9|state                                 ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.822      ;
; 0.559  ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|R_i[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.566  ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.832      ;
; 0.624  ; initiateur:inst|R_tft[32]                       ; wrapper:inst17|R_tft[32]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.890      ;
; 0.646  ; initiateur:inst|R_tft[4]                        ; wrapper:inst17|R_tft[4]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.912      ;
; 0.646  ; terminateurSplit:inst5|R[18]                    ; terminateurSplit:inst5|R[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.912      ;
; 0.647  ; initiateur:inst|R_32[5]                         ; wrapper:inst17|R_tft[5]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.913      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                 ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.017 ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.203      ;
; -0.017 ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.203      ;
; -0.017 ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.203      ;
; -0.017 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.203      ;
; -0.017 ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.203      ;
; -0.017 ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.203      ;
; -0.017 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.203      ;
; -0.017 ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.203      ;
; -0.017 ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.203      ;
; -0.017 ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.203      ;
; -0.017 ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.203      ;
; -0.017 ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.500        ; 2.650      ; 3.203      ;
; -0.017 ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.500        ; 2.650      ; 3.203      ;
; -0.017 ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.500        ; 2.650      ; 3.203      ;
; -0.010 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.500        ; 2.650      ; 3.196      ;
; -0.010 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.500        ; 2.650      ; 3.196      ;
; -0.010 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.196      ;
; -0.010 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.196      ;
; -0.010 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.196      ;
; -0.010 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.500        ; 2.650      ; 3.196      ;
; -0.010 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.500        ; 2.650      ; 3.196      ;
; -0.010 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.500        ; 2.650      ; 3.196      ;
; -0.010 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.500        ; 2.650      ; 3.196      ;
; -0.010 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.196      ;
; -0.010 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.500        ; 2.650      ; 3.196      ;
; -0.010 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.196      ;
; -0.010 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.196      ;
; -0.010 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.196      ;
; -0.010 ; reset     ; h100:inst16|state.ST_DECR                       ; reset        ; clk         ; 0.500        ; 2.650      ; 3.196      ;
; -0.008 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.500        ; 2.650      ; 3.194      ;
; -0.008 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.194      ;
; -0.008 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.500        ; 2.650      ; 3.194      ;
; -0.008 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.194      ;
; -0.008 ; reset     ; h100:inst16|state.ST_TICK                       ; reset        ; clk         ; 0.500        ; 2.650      ; 3.194      ;
; -0.008 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.194      ;
; -0.008 ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.194      ;
; -0.008 ; reset     ; moduler:inst10|state                            ; reset        ; clk         ; 0.500        ; 2.650      ; 3.194      ;
; -0.008 ; reset     ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.194      ;
; -0.002 ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.198      ;
; -0.002 ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.198      ;
; -0.002 ; reset     ; wrapper:inst17|R_N_CLOCK[7]                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.198      ;
; -0.002 ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.198      ;
; -0.002 ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.198      ;
; -0.002 ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.198      ;
; -0.002 ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.198      ;
; 0.011  ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.500        ; 2.668      ; 3.193      ;
; 0.011  ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.500        ; 2.668      ; 3.193      ;
; 0.011  ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.500        ; 2.668      ; 3.193      ;
; 0.011  ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.500        ; 2.668      ; 3.193      ;
; 0.011  ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.500        ; 2.668      ; 3.193      ;
; 0.011  ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.500        ; 2.668      ; 3.193      ;
; 0.012  ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.500        ; 2.660      ; 3.184      ;
; 0.012  ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.184      ;
; 0.012  ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.184      ;
; 0.018  ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.500        ; 2.679      ; 3.197      ;
; 0.018  ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.500        ; 2.679      ; 3.197      ;
; 0.018  ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.500        ; 2.679      ; 3.197      ;
; 0.018  ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.500        ; 2.679      ; 3.197      ;
; 0.018  ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.500        ; 2.679      ; 3.197      ;
; 0.018  ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 0.500        ; 2.679      ; 3.197      ;
; 0.020  ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.500        ; 2.649      ; 3.165      ;
; 0.020  ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.500        ; 2.649      ; 3.165      ;
; 0.020  ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.500        ; 2.649      ; 3.165      ;
; 0.020  ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.500        ; 2.649      ; 3.165      ;
; 0.020  ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.500        ; 2.649      ; 3.165      ;
; 0.048  ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.156      ;
; 0.048  ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; 0.500        ; 2.668      ; 3.156      ;
; 0.048  ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.156      ;
; 0.048  ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.156      ;
; 0.048  ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.156      ;
; 0.048  ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; 0.500        ; 2.668      ; 3.156      ;
; 0.049  ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; 0.500        ; 2.674      ; 3.161      ;
; 0.049  ; reset     ; moduler:inst10|R                                ; reset        ; clk         ; 0.500        ; 2.674      ; 3.161      ;
; 0.483  ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 1.000        ; 2.650      ; 3.203      ;
; 0.483  ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 1.000        ; 2.650      ; 3.203      ;
; 0.483  ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 1.000        ; 2.650      ; 3.203      ;
; 0.483  ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 1.000        ; 2.650      ; 3.203      ;
; 0.483  ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 1.000        ; 2.650      ; 3.203      ;
; 0.483  ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 1.000        ; 2.650      ; 3.203      ;
; 0.483  ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 1.000        ; 2.650      ; 3.203      ;
; 0.483  ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 1.000        ; 2.650      ; 3.203      ;
; 0.483  ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 1.000        ; 2.650      ; 3.203      ;
; 0.483  ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 1.000        ; 2.650      ; 3.203      ;
; 0.483  ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 1.000        ; 2.650      ; 3.203      ;
; 0.483  ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 1.000        ; 2.650      ; 3.203      ;
; 0.483  ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 1.000        ; 2.650      ; 3.203      ;
; 0.483  ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 1.000        ; 2.650      ; 3.203      ;
; 0.490  ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 1.000        ; 2.650      ; 3.196      ;
; 0.490  ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 1.000        ; 2.650      ; 3.196      ;
; 0.490  ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 1.000        ; 2.650      ; 3.196      ;
; 0.490  ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 1.000        ; 2.650      ; 3.196      ;
; 0.490  ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 1.000        ; 2.650      ; 3.196      ;
; 0.490  ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 1.000        ; 2.650      ; 3.196      ;
; 0.490  ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 1.000        ; 2.650      ; 3.196      ;
; 0.490  ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 1.000        ; 2.650      ; 3.196      ;
; 0.490  ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 1.000        ; 2.650      ; 3.196      ;
; 0.490  ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 1.000        ; 2.650      ; 3.196      ;
; 0.490  ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 1.000        ; 2.650      ; 3.196      ;
; 0.490  ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 1.000        ; 2.650      ; 3.196      ;
; 0.490  ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 1.000        ; 2.650      ; 3.196      ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                 ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.221 ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; 0.000        ; 2.674      ; 3.161      ;
; 0.221 ; reset     ; moduler:inst10|R                                ; reset        ; clk         ; 0.000        ; 2.674      ; 3.161      ;
; 0.222 ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.156      ;
; 0.222 ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; 0.000        ; 2.668      ; 3.156      ;
; 0.222 ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.156      ;
; 0.222 ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.156      ;
; 0.222 ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.156      ;
; 0.222 ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.156      ;
; 0.250 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.000        ; 2.649      ; 3.165      ;
; 0.250 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.000        ; 2.649      ; 3.165      ;
; 0.250 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.000        ; 2.649      ; 3.165      ;
; 0.250 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.000        ; 2.649      ; 3.165      ;
; 0.250 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.000        ; 2.649      ; 3.165      ;
; 0.252 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.000        ; 2.679      ; 3.197      ;
; 0.252 ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.000        ; 2.679      ; 3.197      ;
; 0.252 ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.000        ; 2.679      ; 3.197      ;
; 0.252 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.000        ; 2.679      ; 3.197      ;
; 0.252 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.000        ; 2.679      ; 3.197      ;
; 0.252 ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 0.000        ; 2.679      ; 3.197      ;
; 0.258 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.000        ; 2.660      ; 3.184      ;
; 0.258 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.184      ;
; 0.258 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.184      ;
; 0.259 ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.000        ; 2.668      ; 3.193      ;
; 0.259 ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.000        ; 2.668      ; 3.193      ;
; 0.259 ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.000        ; 2.668      ; 3.193      ;
; 0.259 ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.000        ; 2.668      ; 3.193      ;
; 0.259 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.000        ; 2.668      ; 3.193      ;
; 0.259 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.000        ; 2.668      ; 3.193      ;
; 0.272 ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.198      ;
; 0.272 ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.198      ;
; 0.272 ; reset     ; wrapper:inst17|R_N_CLOCK[7]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.198      ;
; 0.272 ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.198      ;
; 0.272 ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.198      ;
; 0.272 ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.198      ;
; 0.272 ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.198      ;
; 0.278 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.000        ; 2.650      ; 3.194      ;
; 0.278 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.194      ;
; 0.278 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.000        ; 2.650      ; 3.194      ;
; 0.278 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.194      ;
; 0.278 ; reset     ; h100:inst16|state.ST_TICK                       ; reset        ; clk         ; 0.000        ; 2.650      ; 3.194      ;
; 0.278 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.194      ;
; 0.278 ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.194      ;
; 0.278 ; reset     ; moduler:inst10|state                            ; reset        ; clk         ; 0.000        ; 2.650      ; 3.194      ;
; 0.278 ; reset     ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.194      ;
; 0.280 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.000        ; 2.650      ; 3.196      ;
; 0.280 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.000        ; 2.650      ; 3.196      ;
; 0.280 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.196      ;
; 0.280 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.196      ;
; 0.280 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.196      ;
; 0.280 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.000        ; 2.650      ; 3.196      ;
; 0.280 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.000        ; 2.650      ; 3.196      ;
; 0.280 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.000        ; 2.650      ; 3.196      ;
; 0.280 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.000        ; 2.650      ; 3.196      ;
; 0.280 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.196      ;
; 0.280 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.000        ; 2.650      ; 3.196      ;
; 0.280 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.196      ;
; 0.280 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.196      ;
; 0.280 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.196      ;
; 0.280 ; reset     ; h100:inst16|state.ST_DECR                       ; reset        ; clk         ; 0.000        ; 2.650      ; 3.196      ;
; 0.287 ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.203      ;
; 0.287 ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.203      ;
; 0.287 ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.203      ;
; 0.287 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.203      ;
; 0.287 ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.203      ;
; 0.287 ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.203      ;
; 0.287 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.203      ;
; 0.287 ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.203      ;
; 0.287 ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.203      ;
; 0.287 ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.203      ;
; 0.287 ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.203      ;
; 0.287 ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.000        ; 2.650      ; 3.203      ;
; 0.287 ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.000        ; 2.650      ; 3.203      ;
; 0.287 ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.000        ; 2.650      ; 3.203      ;
; 0.721 ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; -0.500       ; 2.674      ; 3.161      ;
; 0.721 ; reset     ; moduler:inst10|R                                ; reset        ; clk         ; -0.500       ; 2.674      ; 3.161      ;
; 0.722 ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; -0.500       ; 2.668      ; 3.156      ;
; 0.722 ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; -0.500       ; 2.668      ; 3.156      ;
; 0.722 ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; -0.500       ; 2.668      ; 3.156      ;
; 0.722 ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; -0.500       ; 2.668      ; 3.156      ;
; 0.722 ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; -0.500       ; 2.668      ; 3.156      ;
; 0.722 ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; -0.500       ; 2.668      ; 3.156      ;
; 0.750 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; -0.500       ; 2.649      ; 3.165      ;
; 0.750 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; -0.500       ; 2.649      ; 3.165      ;
; 0.750 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; -0.500       ; 2.649      ; 3.165      ;
; 0.750 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; -0.500       ; 2.649      ; 3.165      ;
; 0.750 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; -0.500       ; 2.649      ; 3.165      ;
; 0.752 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; -0.500       ; 2.679      ; 3.197      ;
; 0.752 ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; -0.500       ; 2.679      ; 3.197      ;
; 0.752 ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; -0.500       ; 2.679      ; 3.197      ;
; 0.752 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; -0.500       ; 2.679      ; 3.197      ;
; 0.752 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; -0.500       ; 2.679      ; 3.197      ;
; 0.752 ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; -0.500       ; 2.679      ; 3.197      ;
; 0.758 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; -0.500       ; 2.660      ; 3.184      ;
; 0.758 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; -0.500       ; 2.660      ; 3.184      ;
; 0.758 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; -0.500       ; 2.660      ; 3.184      ;
; 0.759 ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; -0.500       ; 2.668      ; 3.193      ;
; 0.759 ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; -0.500       ; 2.668      ; 3.193      ;
; 0.759 ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; -0.500       ; 2.668      ; 3.193      ;
; 0.759 ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; -0.500       ; 2.668      ; 3.193      ;
; 0.759 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; -0.500       ; 2.668      ; 3.193      ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[24]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[24]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[25]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reset'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset ; Rise       ; reset                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ivdf0     ; clk        ; 3.334 ; 3.334 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 3.422 ; 3.422 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 3.669 ; 3.669 ; Rise       ; clk             ;
; reset     ; clk        ; 1.447 ; 1.447 ; Rise       ; clk             ;
; rx        ; clk        ; 2.868 ; 2.868 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 3.385 ; 3.385 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 3.403 ; 3.403 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 3.320 ; 3.320 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ivdf0     ; clk        ; -0.350 ; -0.350 ; Rise       ; clk             ;
; ivdf1     ; clk        ; -0.361 ; -0.361 ; Rise       ; clk             ;
; ivdf2     ; clk        ; -0.993 ; -0.993 ; Rise       ; clk             ;
; reset     ; clk        ; -0.690 ; -0.690 ; Rise       ; clk             ;
; rx        ; clk        ; -2.638 ; -2.638 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -1.597 ; -1.597 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -1.192 ; -1.192 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -1.824 ; -1.824 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 8.539 ; 8.539 ; Rise       ; clk             ;
; dvdf      ; clk        ; 8.026 ; 8.026 ; Rise       ; clk             ;
; tx        ; clk        ; 8.002 ; 8.002 ; Rise       ; clk             ;
; diode     ; reset      ; 9.925 ; 9.925 ; Rise       ; reset           ;
; diode     ; reset      ; 9.925 ; 9.925 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 8.539 ; 8.539 ; Rise       ; clk             ;
; dvdf      ; clk        ; 8.026 ; 8.026 ; Rise       ; clk             ;
; tx        ; clk        ; 7.741 ; 7.741 ; Rise       ; clk             ;
; diode     ; reset      ; 9.925 ; 9.925 ; Rise       ; reset           ;
; diode     ; reset      ; 9.925 ; 9.925 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 5.611 ;    ;    ; 5.611 ;
; ivdf1      ; dvdf1       ; 5.673 ;    ;    ; 5.673 ;
; ivdf2      ; dvdf2       ; 5.153 ;    ;    ; 5.153 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 5.611 ;    ;    ; 5.611 ;
; ivdf1      ; dvdf1       ; 5.673 ;    ;    ; 5.673 ;
; ivdf2      ; dvdf2       ; 5.153 ;    ;    ; 5.153 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.556 ; -86.844       ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.428 ; -1.603        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.441 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.106 ; -5.616        ;
+-------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -388.380              ;
; reset ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                             ;
+--------+----------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.556 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.587      ;
; -1.540 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.571      ;
; -1.432 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.463      ;
; -1.394 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.425      ;
; -1.389 ; plus12:inst2|R_tft[14]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.420      ;
; -1.384 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.415      ;
; -1.384 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.415      ;
; -1.368 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.399      ;
; -1.368 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.399      ;
; -1.368 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.399      ;
; -1.260 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.291      ;
; -1.260 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.291      ;
; -1.222 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.253      ;
; -1.222 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.253      ;
; -1.221 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.252      ;
; -1.217 ; plus12:inst2|R_tft[14]                       ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.248      ;
; -1.217 ; plus12:inst2|R_tft[14]                       ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.248      ;
; -1.205 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.236      ;
; -1.196 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.227      ;
; -1.196 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.227      ;
; -1.098 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.129      ;
; -1.097 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.128      ;
; -1.097 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.128      ;
; -1.082 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.113      ;
; -1.081 ; plus12:inst2|R_tft[0]                        ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.112      ;
; -1.069 ; plus12:inst2|R_tft[3]                        ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.100      ;
; -1.063 ; terminateur:inst3|state.ST_READ_BUSIN        ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.095      ;
; -1.063 ; terminateur:inst3|state.ST_READ_BUSIN        ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 2.095      ;
; -1.059 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.090      ;
; -1.054 ; plus12:inst2|R_tft[14]                       ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.085      ;
; -1.033 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.064      ;
; -0.990 ; terminateurSplit:inst5|state.ST_READ_BUSIN   ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.022      ;
; -0.990 ; terminateurSplit:inst5|state.ST_READ_BUSIN   ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 2.022      ;
; -0.974 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.005      ;
; -0.973 ; plus12:inst2|R_tft[1]                        ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.004      ;
; -0.966 ; rs232in:inst4|R_baud[12]                     ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.009     ; 1.989      ;
; -0.949 ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.982      ;
; -0.949 ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.001      ; 1.982      ;
; -0.939 ; terminateur:inst3|state.ST_WRITE_DUMP        ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.971      ;
; -0.939 ; terminateur:inst3|state.ST_WRITE_DUMP        ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 1.971      ;
; -0.936 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.967      ;
; -0.935 ; plus12:inst2|R_tft[13]                       ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.966      ;
; -0.931 ; plus12:inst2|R_tft[14]                       ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.962      ;
; -0.930 ; plus12:inst2|R_tft[14]                       ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.961      ;
; -0.920 ; plus12:inst2|R_tft[15]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.951      ;
; -0.910 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.941      ;
; -0.909 ; initiateur:inst|state.ST_NDATA_WRITE         ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.028      ; 1.969      ;
; -0.909 ; plus12:inst2|R_tft[2]                        ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.940      ;
; -0.906 ; initiateur:inst|state.ST_NDATA_WRITE         ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; 0.028      ; 1.966      ;
; -0.898 ; plus12:inst2|state.ST_WRITE_SUM              ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.930      ;
; -0.897 ; plus12:inst2|R_tft[3]                        ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.928      ;
; -0.897 ; plus12:inst2|R_tft[3]                        ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.928      ;
; -0.896 ; plus12:inst2|state.ST_WRITE_SUM              ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 1.928      ;
; -0.839 ; wrapper:inst17|R_tft[29]                     ; plus12:inst2|state.ST_WRITE_TFT       ; clk          ; clk         ; 1.000        ; 0.006      ; 1.877      ;
; -0.837 ; rs232in:inst4|R_baud[11]                     ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.009     ; 1.860      ;
; -0.836 ; plus12:inst2|R_tft[4]                        ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.868      ;
; -0.830 ; rs232in:inst4|R_baud[13]                     ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.009     ; 1.853      ;
; -0.824 ; h100:inst16|R[1]                             ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.007      ; 1.863      ;
; -0.822 ; wrapper:inst17|R_tft[28]                     ; plus12:inst2|state.ST_WRITE_TFT       ; clk          ; clk         ; 1.000        ; 0.006      ; 1.860      ;
; -0.812 ; h100:inst16|R[1]                             ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.007      ; 1.851      ;
; -0.801 ; rs232in:inst4|R_baud[7]                      ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.008     ; 1.825      ;
; -0.793 ; rs232in:inst4|R_baud[6]                      ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.008     ; 1.817      ;
; -0.785 ; h100:inst16|R[2]                             ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.007      ; 1.824      ;
; -0.782 ; plus12:inst2|R_tft[16]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.814      ;
; -0.775 ; rs232out:inst6|state.ST_ATT                  ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.807      ;
; -0.773 ; h100:inst16|R[2]                             ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.007      ; 1.812      ;
; -0.771 ; h100:inst16|R[0]                             ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.008      ; 1.811      ;
; -0.765 ; wrapper:inst17|R_tft[27]                     ; plus12:inst2|state.ST_WRITE_TFT       ; clk          ; clk         ; 1.000        ; 0.001      ; 1.798      ;
; -0.761 ; plus12:inst2|R_tft[32]                       ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.026     ; 1.767      ;
; -0.759 ; plus12:inst2|R_tft[32]                       ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.026     ; 1.765      ;
; -0.759 ; h100:inst16|R[0]                             ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.008      ; 1.799      ;
; -0.758 ; terminateurSplit:inst5|state.ST_READ_BUSIN   ; terminateur:inst3|state.ST_READ_BUSIN ; clk          ; clk         ; 1.000        ; 0.000      ; 1.790      ;
; -0.758 ; rs232in:inst4|R_baud[2]                      ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.009     ; 1.781      ;
; -0.756 ; h100:inst16|R[14]                            ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.772      ;
; -0.751 ; wrapper:inst17|R_tft[25]                     ; plus12:inst2|state.ST_WRITE_TFT       ; clk          ; clk         ; 1.000        ; 0.001      ; 1.784      ;
; -0.751 ; terminateur:inst3|state.ST_WRITE_OUT         ; terminateur:inst3|state.ST_READ_BUSIN ; clk          ; clk         ; 1.000        ; 0.000      ; 1.783      ;
; -0.750 ; rs232out:inst6|state.ST_ATT                  ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.782      ;
; -0.750 ; rs232in:inst4|R_baud[0]                      ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.009     ; 1.773      ;
; -0.748 ; plus12:inst2|R_tft[15]                       ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.779      ;
; -0.748 ; plus12:inst2|R_tft[15]                       ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.779      ;
; -0.746 ; h100:inst16|R[1]                             ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.007      ; 1.785      ;
; -0.746 ; h100:inst16|R[0]                             ; h100:inst16|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.008     ; 1.770      ;
; -0.742 ; initiateur:inst|R_32[25]                     ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.005      ; 1.779      ;
; -0.741 ; initiateur:inst|R_tft[29]                    ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.007      ; 1.780      ;
; -0.739 ; initiateur:inst|R_32[25]                     ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; 0.005      ; 1.776      ;
; -0.738 ; initiateur:inst|R_tft[29]                    ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; 0.007      ; 1.777      ;
; -0.736 ; h100:inst16|R[1]                             ; h100:inst16|R[18]                     ; clk          ; clk         ; 1.000        ; 0.007      ; 1.775      ;
; -0.734 ; plus12:inst2|R_tft[3]                        ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.765      ;
; -0.733 ; terminateur:inst3|state.ST_READ_BUSIN        ; terminateur:inst3|state.ST_READ_BUSIN ; clk          ; clk         ; 1.000        ; 0.000      ; 1.765      ;
; -0.724 ; rs232in:inst4|R_baud[5]                      ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.008     ; 1.748      ;
; -0.720 ; rs232out:inst6|R_baud[2]                     ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; 0.001      ; 1.753      ;
; -0.713 ; rs232in:inst4|R_baud[10]                     ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.009     ; 1.736      ;
; -0.710 ; rs232out:inst6|R_baud[0]                     ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; 0.001      ; 1.743      ;
; -0.707 ; h100:inst16|R[2]                             ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.007      ; 1.746      ;
; -0.706 ; plus12:inst2|R_tft[12]                       ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.737      ;
; -0.703 ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA ; terminateur:inst3|state.ST_READ_BUSIN ; clk          ; clk         ; 1.000        ; 0.001      ; 1.736      ;
; -0.702 ; rs232in:inst4|R_baud[9]                      ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.009     ; 1.725      ;
; -0.702 ; h100:inst16|R[3]                             ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.007      ; 1.741      ;
; -0.701 ; h100:inst16|R[1]                             ; h100:inst16|R[19]                     ; clk          ; clk         ; 1.000        ; 0.007      ; 1.740      ;
; -0.701 ; plus12:inst2|R_tft[17]                       ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.733      ;
+--------+----------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.428 ; moduler:inst10|C[1]~13                          ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.716      ; 0.440      ;
; -0.401 ; moduler:inst10|C[0]~17                          ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.588      ; 0.339      ;
; -0.389 ; moduler:inst10|C[2]~9                           ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.586      ; 0.349      ;
; -0.306 ; moduler:inst10|C[4]~1                           ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.601      ; 0.447      ;
; -0.045 ; moduler:inst10|C[3]~5                           ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.584      ; 0.691      ;
; -0.040 ; reset                                           ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.741      ;
; -0.029 ; reset                                           ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.000        ; 1.629      ; 1.752      ;
; -0.014 ; reset                                           ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.767      ;
; -0.013 ; reset                                           ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.768      ;
; -0.005 ; reset                                           ; moduler:inst10|state                            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.776      ;
; -0.005 ; reset                                           ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.776      ;
; 0.006  ; reset                                           ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.000        ; 1.629      ; 1.787      ;
; 0.041  ; reset                                           ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.000        ; 1.629      ; 1.822      ;
; 0.046  ; reset                                           ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.827      ;
; 0.092  ; reset                                           ; wrapper:inst17|R_tft[16]                        ; reset        ; clk         ; 0.000        ; 1.651      ; 1.895      ;
; 0.125  ; reset                                           ; wrapper:inst17|R_tft[38]                        ; reset        ; clk         ; 0.000        ; 1.650      ; 1.927      ;
; 0.125  ; reset                                           ; wrapper:inst17|R_tft[31]                        ; reset        ; clk         ; 0.000        ; 1.650      ; 1.927      ;
; 0.125  ; reset                                           ; wrapper:inst17|R_tft[30]                        ; reset        ; clk         ; 0.000        ; 1.650      ; 1.927      ;
; 0.125  ; reset                                           ; wrapper:inst17|R_tft[29]                        ; reset        ; clk         ; 0.000        ; 1.650      ; 1.927      ;
; 0.125  ; reset                                           ; wrapper:inst17|R_tft[28]                        ; reset        ; clk         ; 0.000        ; 1.650      ; 1.927      ;
; 0.125  ; reset                                           ; wrapper:inst17|R_tft[0]                         ; reset        ; clk         ; 0.000        ; 1.650      ; 1.927      ;
; 0.125  ; reset                                           ; wrapper:inst17|R_tft[15]                        ; reset        ; clk         ; 0.000        ; 1.650      ; 1.927      ;
; 0.125  ; reset                                           ; wrapper:inst17|R_tft[7]                         ; reset        ; clk         ; 0.000        ; 1.650      ; 1.927      ;
; 0.125  ; reset                                           ; wrapper:inst17|R_tft[23]                        ; reset        ; clk         ; 0.000        ; 1.650      ; 1.927      ;
; 0.125  ; moduler:inst10|C[1]~13                          ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.000        ; 0.716      ; 0.993      ;
; 0.129  ; reset                                           ; wrapper:inst17|R_tft[12]                        ; reset        ; clk         ; 0.000        ; 1.644      ; 1.925      ;
; 0.129  ; reset                                           ; wrapper:inst17|R_tft[14]                        ; reset        ; clk         ; 0.000        ; 1.644      ; 1.925      ;
; 0.129  ; reset                                           ; wrapper:inst17|R_tft[17]                        ; reset        ; clk         ; 0.000        ; 1.644      ; 1.925      ;
; 0.129  ; reset                                           ; wrapper:inst17|R_tft[18]                        ; reset        ; clk         ; 0.000        ; 1.644      ; 1.925      ;
; 0.129  ; reset                                           ; wrapper:inst17|R_tft[10]                        ; reset        ; clk         ; 0.000        ; 1.644      ; 1.925      ;
; 0.129  ; reset                                           ; wrapper:inst17|R_tft[22]                        ; reset        ; clk         ; 0.000        ; 1.644      ; 1.925      ;
; 0.132  ; reset                                           ; wrapper:inst17|R_tft[1]                         ; reset        ; clk         ; 0.000        ; 1.644      ; 1.928      ;
; 0.132  ; reset                                           ; wrapper:inst17|R_tft[2]                         ; reset        ; clk         ; 0.000        ; 1.644      ; 1.928      ;
; 0.132  ; reset                                           ; wrapper:inst17|R_tft[4]                         ; reset        ; clk         ; 0.000        ; 1.644      ; 1.928      ;
; 0.132  ; reset                                           ; wrapper:inst17|R_tft[6]                         ; reset        ; clk         ; 0.000        ; 1.644      ; 1.928      ;
; 0.132  ; reset                                           ; wrapper:inst17|R_tft[9]                         ; reset        ; clk         ; 0.000        ; 1.644      ; 1.928      ;
; 0.132  ; reset                                           ; wrapper:inst17|R_tft[20]                        ; reset        ; clk         ; 0.000        ; 1.644      ; 1.928      ;
; 0.136  ; reset                                           ; wrapper:inst17|R_tft[13]                        ; reset        ; clk         ; 0.000        ; 1.655      ; 1.943      ;
; 0.136  ; reset                                           ; wrapper:inst17|R_tft[3]                         ; reset        ; clk         ; 0.000        ; 1.655      ; 1.943      ;
; 0.136  ; reset                                           ; wrapper:inst17|R_tft[5]                         ; reset        ; clk         ; 0.000        ; 1.655      ; 1.943      ;
; 0.136  ; reset                                           ; wrapper:inst17|R_tft[19]                        ; reset        ; clk         ; 0.000        ; 1.655      ; 1.943      ;
; 0.136  ; reset                                           ; wrapper:inst17|R_tft[21]                        ; reset        ; clk         ; 0.000        ; 1.655      ; 1.943      ;
; 0.153  ; reset                                           ; wrapper:inst17|R_tft[32]                        ; reset        ; clk         ; 0.000        ; 1.655      ; 1.960      ;
; 0.153  ; reset                                           ; wrapper:inst17|R_tft[26]                        ; reset        ; clk         ; 0.000        ; 1.655      ; 1.960      ;
; 0.153  ; reset                                           ; wrapper:inst17|R_tft[27]                        ; reset        ; clk         ; 0.000        ; 1.655      ; 1.960      ;
; 0.153  ; reset                                           ; wrapper:inst17|R_tft[24]                        ; reset        ; clk         ; 0.000        ; 1.655      ; 1.960      ;
; 0.153  ; reset                                           ; wrapper:inst17|R_tft[25]                        ; reset        ; clk         ; 0.000        ; 1.655      ; 1.960      ;
; 0.153  ; reset                                           ; wrapper:inst17|R_tft[40]                        ; reset        ; clk         ; 0.000        ; 1.655      ; 1.960      ;
; 0.153  ; reset                                           ; wrapper:inst17|R_tft[8]                         ; reset        ; clk         ; 0.000        ; 1.655      ; 1.960      ;
; 0.153  ; reset                                           ; wrapper:inst17|R_tft[11]                        ; reset        ; clk         ; 0.000        ; 1.655      ; 1.960      ;
; 0.160  ; moduler:inst10|C[1]~13                          ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.000        ; 0.716      ; 1.028      ;
; 0.170  ; moduler:inst10|C[1]~13                          ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.716      ; 1.038      ;
; 0.188  ; moduler:inst10|C[1]~13                          ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.716      ; 1.056      ;
; 0.188  ; moduler:inst10|C[1]~13                          ; moduler:inst10|state                            ; reset        ; clk         ; 0.000        ; 0.716      ; 1.056      ;
; 0.195  ; moduler:inst10|C[1]~13                          ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.000        ; 0.716      ; 1.063      ;
; 0.200  ; moduler:inst10|C[1]~13                          ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.716      ; 1.068      ;
; 0.215  ; plus12:inst2|state.ST_READ                      ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[1]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[2]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[3]                            ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|rx_R                              ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_1B                     ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|state.ST_BUSIN_LOADED           ; initiateur:inst|state.ST_BUSIN_LOADED           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_i[1]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wrapper:inst17|state.ST_WRITE_OUT               ; wrapper:inst17|state.ST_WRITE_OUT               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_COMPUTE                   ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[2]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[3]                           ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[2]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h100:inst16|state.ST_DECR                       ; h100:inst16|state.ST_DECR                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h100:inst16|R[0]                                ; h100:inst16|R[0]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h10:inst9|C[1]                                  ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h10:inst9|C[2]                                  ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h10:inst9|R                                     ; h10:inst9|R                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; moduler:inst10|R                                ; moduler:inst10|R                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.221  ; moduler:inst10|C[4]~1                           ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.000        ; 0.601      ; 0.974      ;
; 0.228  ; moduler:inst10|C[2]~9                           ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.000        ; 0.586      ; 0.966      ;
; 0.238  ; rs232out:inst6|R_baud[12]                       ; rs232out:inst6|R_baud[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; terminateur:inst3|R_tft[12]                     ; initiateur:inst|R_tft[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; wrapper:inst17|R_N_CLOCK[0]                     ; h100:inst16|R[1]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; rs232in:inst4|rx_fifo_R[0]                      ; rs232in:inst4|rx_fifo_R[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; initiateur:inst|R_tft[2]                        ; wrapper:inst17|R_tft[2]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; initiateur:inst|R_32[23]                        ; initiateur:inst|R_32[15]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; terminateur:inst3|R_tft[19]                     ; initiateur:inst|R_tft[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; terminateur:inst3|R_tft[22]                     ; initiateur:inst|R_tft[22]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; rs232in:inst4|rx_fifo_R[1]                      ; rs232in:inst4|rx_fifo_R[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; initiateur:inst|R_32[12]                        ; wrapper:inst17|R_tft[12]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; initiateur:inst|R_32[29]                        ; initiateur:inst|R_32[21]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.441 ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.720      ;
; 0.441 ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.720      ;
; 0.441 ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.720      ;
; 0.441 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.720      ;
; 0.441 ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.720      ;
; 0.441 ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.720      ;
; 0.441 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.720      ;
; 0.441 ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.720      ;
; 0.441 ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.720      ;
; 0.441 ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.720      ;
; 0.441 ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.720      ;
; 0.441 ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.500        ; 1.629      ; 1.720      ;
; 0.441 ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.500        ; 1.629      ; 1.720      ;
; 0.441 ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.500        ; 1.629      ; 1.720      ;
; 0.446 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.500        ; 1.629      ; 1.715      ;
; 0.446 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.500        ; 1.629      ; 1.715      ;
; 0.446 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.715      ;
; 0.446 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.715      ;
; 0.446 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.715      ;
; 0.446 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.500        ; 1.629      ; 1.715      ;
; 0.446 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.500        ; 1.629      ; 1.715      ;
; 0.446 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.500        ; 1.629      ; 1.715      ;
; 0.446 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.500        ; 1.629      ; 1.715      ;
; 0.446 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.715      ;
; 0.446 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.500        ; 1.629      ; 1.715      ;
; 0.446 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.715      ;
; 0.446 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.715      ;
; 0.446 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.715      ;
; 0.446 ; reset     ; h100:inst16|state.ST_DECR                       ; reset        ; clk         ; 0.500        ; 1.629      ; 1.715      ;
; 0.453 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.500        ; 1.629      ; 1.708      ;
; 0.453 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.708      ;
; 0.453 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.500        ; 1.629      ; 1.708      ;
; 0.453 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.708      ;
; 0.453 ; reset     ; h100:inst16|state.ST_TICK                       ; reset        ; clk         ; 0.500        ; 1.629      ; 1.708      ;
; 0.453 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.708      ;
; 0.453 ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.708      ;
; 0.453 ; reset     ; moduler:inst10|state                            ; reset        ; clk         ; 0.500        ; 1.629      ; 1.708      ;
; 0.453 ; reset     ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.708      ;
; 0.456 ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.714      ;
; 0.456 ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.714      ;
; 0.456 ; reset     ; wrapper:inst17|R_N_CLOCK[7]                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.714      ;
; 0.456 ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.714      ;
; 0.456 ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.714      ;
; 0.456 ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.714      ;
; 0.456 ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.714      ;
; 0.463 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.500        ; 1.656      ; 1.725      ;
; 0.463 ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.500        ; 1.656      ; 1.725      ;
; 0.463 ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.500        ; 1.656      ; 1.725      ;
; 0.463 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.500        ; 1.656      ; 1.725      ;
; 0.463 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.500        ; 1.656      ; 1.725      ;
; 0.463 ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 0.500        ; 1.656      ; 1.725      ;
; 0.465 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.500        ; 1.628      ; 1.695      ;
; 0.465 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.500        ; 1.628      ; 1.695      ;
; 0.465 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.500        ; 1.628      ; 1.695      ;
; 0.465 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.500        ; 1.628      ; 1.695      ;
; 0.465 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.500        ; 1.628      ; 1.695      ;
; 0.469 ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.500        ; 1.646      ; 1.709      ;
; 0.469 ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.500        ; 1.646      ; 1.709      ;
; 0.469 ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.500        ; 1.646      ; 1.709      ;
; 0.469 ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.500        ; 1.646      ; 1.709      ;
; 0.469 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.500        ; 1.646      ; 1.709      ;
; 0.469 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.500        ; 1.646      ; 1.709      ;
; 0.474 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.500        ; 1.638      ; 1.696      ;
; 0.474 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.696      ;
; 0.474 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.696      ;
; 0.484 ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; 0.500        ; 1.651      ; 1.699      ;
; 0.484 ; reset     ; moduler:inst10|R                                ; reset        ; clk         ; 0.500        ; 1.651      ; 1.699      ;
; 0.486 ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.691      ;
; 0.486 ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; 0.500        ; 1.645      ; 1.691      ;
; 0.486 ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.691      ;
; 0.486 ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.691      ;
; 0.486 ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.691      ;
; 0.486 ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; 0.500        ; 1.645      ; 1.691      ;
; 0.941 ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 1.000        ; 1.629      ; 1.720      ;
; 0.941 ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 1.000        ; 1.629      ; 1.720      ;
; 0.941 ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 1.000        ; 1.629      ; 1.720      ;
; 0.941 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 1.000        ; 1.629      ; 1.720      ;
; 0.941 ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 1.000        ; 1.629      ; 1.720      ;
; 0.941 ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 1.000        ; 1.629      ; 1.720      ;
; 0.941 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 1.000        ; 1.629      ; 1.720      ;
; 0.941 ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 1.000        ; 1.629      ; 1.720      ;
; 0.941 ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 1.000        ; 1.629      ; 1.720      ;
; 0.941 ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 1.000        ; 1.629      ; 1.720      ;
; 0.941 ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 1.000        ; 1.629      ; 1.720      ;
; 0.941 ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 1.000        ; 1.629      ; 1.720      ;
; 0.941 ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 1.000        ; 1.629      ; 1.720      ;
; 0.941 ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 1.000        ; 1.629      ; 1.720      ;
; 0.946 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 1.000        ; 1.629      ; 1.715      ;
; 0.946 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 1.000        ; 1.629      ; 1.715      ;
; 0.946 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 1.000        ; 1.629      ; 1.715      ;
; 0.946 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 1.000        ; 1.629      ; 1.715      ;
; 0.946 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 1.000        ; 1.629      ; 1.715      ;
; 0.946 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 1.000        ; 1.629      ; 1.715      ;
; 0.946 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 1.000        ; 1.629      ; 1.715      ;
; 0.946 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 1.000        ; 1.629      ; 1.715      ;
; 0.946 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 1.000        ; 1.629      ; 1.715      ;
; 0.946 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 1.000        ; 1.629      ; 1.715      ;
; 0.946 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 1.000        ; 1.629      ; 1.715      ;
; 0.946 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 1.000        ; 1.629      ; 1.715      ;
; 0.946 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 1.000        ; 1.629      ; 1.715      ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                  ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.106 ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.691      ;
; -0.106 ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; 0.000        ; 1.645      ; 1.691      ;
; -0.106 ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.691      ;
; -0.106 ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.691      ;
; -0.106 ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.691      ;
; -0.106 ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; 0.000        ; 1.645      ; 1.691      ;
; -0.104 ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; 0.000        ; 1.651      ; 1.699      ;
; -0.104 ; reset     ; moduler:inst10|R                                ; reset        ; clk         ; 0.000        ; 1.651      ; 1.699      ;
; -0.094 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.000        ; 1.638      ; 1.696      ;
; -0.094 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.696      ;
; -0.094 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.696      ;
; -0.089 ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.000        ; 1.646      ; 1.709      ;
; -0.089 ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.000        ; 1.646      ; 1.709      ;
; -0.089 ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.000        ; 1.646      ; 1.709      ;
; -0.089 ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.000        ; 1.646      ; 1.709      ;
; -0.089 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.000        ; 1.646      ; 1.709      ;
; -0.089 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.000        ; 1.646      ; 1.709      ;
; -0.085 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.000        ; 1.628      ; 1.695      ;
; -0.085 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.000        ; 1.628      ; 1.695      ;
; -0.085 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.000        ; 1.628      ; 1.695      ;
; -0.085 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.000        ; 1.628      ; 1.695      ;
; -0.085 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.000        ; 1.628      ; 1.695      ;
; -0.083 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.000        ; 1.656      ; 1.725      ;
; -0.083 ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.000        ; 1.656      ; 1.725      ;
; -0.083 ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.000        ; 1.656      ; 1.725      ;
; -0.083 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.000        ; 1.656      ; 1.725      ;
; -0.083 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.000        ; 1.656      ; 1.725      ;
; -0.083 ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 0.000        ; 1.656      ; 1.725      ;
; -0.076 ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.714      ;
; -0.076 ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.714      ;
; -0.076 ; reset     ; wrapper:inst17|R_N_CLOCK[7]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.714      ;
; -0.076 ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.714      ;
; -0.076 ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.714      ;
; -0.076 ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.714      ;
; -0.076 ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.714      ;
; -0.073 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.000        ; 1.629      ; 1.708      ;
; -0.073 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.708      ;
; -0.073 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.000        ; 1.629      ; 1.708      ;
; -0.073 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.708      ;
; -0.073 ; reset     ; h100:inst16|state.ST_TICK                       ; reset        ; clk         ; 0.000        ; 1.629      ; 1.708      ;
; -0.073 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.708      ;
; -0.073 ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.708      ;
; -0.073 ; reset     ; moduler:inst10|state                            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.708      ;
; -0.073 ; reset     ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.708      ;
; -0.066 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.715      ;
; -0.066 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.000        ; 1.629      ; 1.715      ;
; -0.066 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.715      ;
; -0.066 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.715      ;
; -0.066 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.715      ;
; -0.066 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.715      ;
; -0.066 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.715      ;
; -0.066 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.000        ; 1.629      ; 1.715      ;
; -0.066 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.000        ; 1.629      ; 1.715      ;
; -0.066 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.715      ;
; -0.066 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.000        ; 1.629      ; 1.715      ;
; -0.066 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.715      ;
; -0.066 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.715      ;
; -0.066 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.715      ;
; -0.066 ; reset     ; h100:inst16|state.ST_DECR                       ; reset        ; clk         ; 0.000        ; 1.629      ; 1.715      ;
; -0.061 ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.720      ;
; -0.061 ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.720      ;
; -0.061 ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.720      ;
; -0.061 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.720      ;
; -0.061 ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.720      ;
; -0.061 ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.720      ;
; -0.061 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.720      ;
; -0.061 ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.720      ;
; -0.061 ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.720      ;
; -0.061 ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.720      ;
; -0.061 ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.720      ;
; -0.061 ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.000        ; 1.629      ; 1.720      ;
; -0.061 ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.000        ; 1.629      ; 1.720      ;
; -0.061 ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.000        ; 1.629      ; 1.720      ;
; 0.394  ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; -0.500       ; 1.645      ; 1.691      ;
; 0.394  ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; -0.500       ; 1.645      ; 1.691      ;
; 0.394  ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; -0.500       ; 1.645      ; 1.691      ;
; 0.394  ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; -0.500       ; 1.645      ; 1.691      ;
; 0.394  ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; -0.500       ; 1.645      ; 1.691      ;
; 0.394  ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; -0.500       ; 1.645      ; 1.691      ;
; 0.396  ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; -0.500       ; 1.651      ; 1.699      ;
; 0.396  ; reset     ; moduler:inst10|R                                ; reset        ; clk         ; -0.500       ; 1.651      ; 1.699      ;
; 0.406  ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; -0.500       ; 1.638      ; 1.696      ;
; 0.406  ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; -0.500       ; 1.638      ; 1.696      ;
; 0.406  ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; -0.500       ; 1.638      ; 1.696      ;
; 0.411  ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; -0.500       ; 1.646      ; 1.709      ;
; 0.411  ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; -0.500       ; 1.646      ; 1.709      ;
; 0.411  ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; -0.500       ; 1.646      ; 1.709      ;
; 0.411  ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; -0.500       ; 1.646      ; 1.709      ;
; 0.411  ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; -0.500       ; 1.646      ; 1.709      ;
; 0.411  ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; -0.500       ; 1.646      ; 1.709      ;
; 0.415  ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; -0.500       ; 1.628      ; 1.695      ;
; 0.415  ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; -0.500       ; 1.628      ; 1.695      ;
; 0.415  ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; -0.500       ; 1.628      ; 1.695      ;
; 0.415  ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; -0.500       ; 1.628      ; 1.695      ;
; 0.415  ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; -0.500       ; 1.628      ; 1.695      ;
; 0.417  ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; -0.500       ; 1.656      ; 1.725      ;
; 0.417  ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; -0.500       ; 1.656      ; 1.725      ;
; 0.417  ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; -0.500       ; 1.656      ; 1.725      ;
; 0.417  ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; -0.500       ; 1.656      ; 1.725      ;
; 0.417  ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; -0.500       ; 1.656      ; 1.725      ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[24]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[24]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[25]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reset'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset ; Rise       ; reset                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ivdf0     ; clk        ; 1.109 ; 1.109 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 1.137 ; 1.137 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 1.353 ; 1.353 ; Rise       ; clk             ;
; reset     ; clk        ; 0.292 ; 0.292 ; Rise       ; clk             ;
; rx        ; clk        ; 1.620 ; 1.620 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 1.467 ; 1.467 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 1.474 ; 1.474 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 1.545 ; 1.545 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ivdf0     ; clk        ; 0.196  ; 0.196  ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.192  ; 0.192  ; Rise       ; clk             ;
; ivdf2     ; clk        ; -0.214 ; -0.214 ; Rise       ; clk             ;
; reset     ; clk        ; 0.040  ; 0.040  ; Rise       ; clk             ;
; rx        ; clk        ; -1.500 ; -1.500 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.696 ; -0.696 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.509 ; -0.509 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.915 ; -0.915 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 4.696 ; 4.696 ; Rise       ; clk             ;
; dvdf      ; clk        ; 4.439 ; 4.439 ; Rise       ; clk             ;
; tx        ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
; diode     ; reset      ; 5.719 ; 5.719 ; Rise       ; reset           ;
; diode     ; reset      ; 5.719 ; 5.719 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 4.696 ; 4.696 ; Rise       ; clk             ;
; dvdf      ; clk        ; 4.439 ; 4.439 ; Rise       ; clk             ;
; tx        ; clk        ; 4.208 ; 4.208 ; Rise       ; clk             ;
; diode     ; reset      ; 5.719 ; 5.719 ; Rise       ; reset           ;
; diode     ; reset      ; 5.719 ; 5.719 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 2.994 ;    ;    ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;    ;    ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.808 ;    ;    ; 2.808 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 2.994 ;    ;    ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;    ;    ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.808 ;    ;    ; 2.808 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -4.965   ; -0.428 ; -0.017   ; -0.106  ; -1.380              ;
;  clk             ; -4.965   ; -0.428 ; -0.017   ; -0.106  ; -1.380              ;
;  reset           ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -552.993 ; -1.603 ; -0.474   ; -5.616  ; -389.602            ;
;  clk             ; -552.993 ; -1.603 ; -0.474   ; -5.616  ; -388.380            ;
;  reset           ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ivdf0     ; clk        ; 3.334 ; 3.334 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 3.422 ; 3.422 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 3.669 ; 3.669 ; Rise       ; clk             ;
; reset     ; clk        ; 1.447 ; 1.447 ; Rise       ; clk             ;
; rx        ; clk        ; 2.868 ; 2.868 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 3.385 ; 3.385 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 3.403 ; 3.403 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 3.320 ; 3.320 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ivdf0     ; clk        ; 0.196  ; 0.196  ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.192  ; 0.192  ; Rise       ; clk             ;
; ivdf2     ; clk        ; -0.214 ; -0.214 ; Rise       ; clk             ;
; reset     ; clk        ; 0.040  ; 0.040  ; Rise       ; clk             ;
; rx        ; clk        ; -1.500 ; -1.500 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.696 ; -0.696 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.509 ; -0.509 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.915 ; -0.915 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 8.539 ; 8.539 ; Rise       ; clk             ;
; dvdf      ; clk        ; 8.026 ; 8.026 ; Rise       ; clk             ;
; tx        ; clk        ; 8.002 ; 8.002 ; Rise       ; clk             ;
; diode     ; reset      ; 9.925 ; 9.925 ; Rise       ; reset           ;
; diode     ; reset      ; 9.925 ; 9.925 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 4.696 ; 4.696 ; Rise       ; clk             ;
; dvdf      ; clk        ; 4.439 ; 4.439 ; Rise       ; clk             ;
; tx        ; clk        ; 4.208 ; 4.208 ; Rise       ; clk             ;
; diode     ; reset      ; 5.719 ; 5.719 ; Rise       ; reset           ;
; diode     ; reset      ; 5.719 ; 5.719 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 5.611 ;    ;    ; 5.611 ;
; ivdf1      ; dvdf1       ; 5.673 ;    ;    ; 5.673 ;
; ivdf2      ; dvdf2       ; 5.153 ;    ;    ; 5.153 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 2.994 ;    ;    ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;    ;    ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.808 ;    ;    ; 2.808 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2736     ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 110      ; 70       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2736     ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 110      ; 70       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 73       ; 73       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 73       ; 73       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 44    ; 44   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 26 11:34:35 2018
Info: Command: quartus_sta bus_ia -c bus_ia
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bus_ia.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name reset reset
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.965
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.965      -552.993 clk 
Info (332146): Worst-case hold slack is -0.159
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.159        -0.404 clk 
Info (332146): Worst-case recovery slack is -0.017
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.017        -0.474 clk 
Info (332146): Worst-case removal slack is 0.221
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.221         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -388.380 clk 
    Info (332119):    -1.222        -1.222 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.556
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.556       -86.844 clk 
Info (332146): Worst-case hold slack is -0.428
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.428        -1.603 clk 
Info (332146): Worst-case recovery slack is 0.441
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.441         0.000 clk 
Info (332146): Worst-case removal slack is -0.106
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.106        -5.616 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -388.380 clk 
    Info (332119):    -1.222        -1.222 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 505 megabytes
    Info: Processing ended: Mon Nov 26 11:34:36 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


