---
layout : single
title: "Optimal data distribution in FeFET-based computing-in-memory macros"   
categories: 
  - Device Paper Review
tags:
  - FeFET    
toc: true
toc_sticky: true
use_math: true
---



[논문 링크](https://ieeexplore.ieee.org/document/10558611)   

- [IEEE International Symposium on Circuits and Systems (ISCAS)](https://ieeexplore.ieee.org/xpl/conhome/1000089/all-proceedings)   
  - **Date of Conference: 19-22 May 2024**    
  - **Date Added to IEEE Xplore: 02 July 2024**   
  - **Conference Location: Singapore, Singapore**   
  - **DOI: 10.1109/ISCAS58744.2024.10558611**   
  - **Electronic ISBN:979-8-3503-3099-1, Print on Demand(PoD) ISBN:979-8-3503-3100-4**    
  - **Electronic ISSN: 2158-1525, Print on Demand(PoD) ISSN: 0271-4302**    
- **Department of Semiconductor Engineering, Hanyang University, Seoul, Republic of Korea**    
  - [Yonguk Sim](https://ieeexplore.ieee.org/author/892448455401770), [Daewoong Kwon](https://ieeexplore.ieee.org/author/37402105900), [Doo Seok Jeong](https://ieeexplore.ieee.org/author/37086237937)   
- **Division of Materials Science and Engineering, Hanyang University, Seoul, Republic of Korea**   
  - [Choongseok Song](https://ieeexplore.ieee.org/author/906885991366301)    
- **Department of Electronic Engineering, Hanyang University, Seoul, Republic of Korea**   
  - [Eun Chan Park](https://ieeexplore.ieee.org/author/605152447968478)   
- **Department of Electrical and Computer Engineering, Sungkyunkwan University, Suwon, Republic of Korea**   
  - [Jongwook Jeon](https://ieeexplore.ieee.org/author/37090091123)    


## 0. Abstract    

&nbsp;

- **CIM의 장점**   
  - **Comuting-In-Memory(CIM) Macro** 기술은 메모리와 연산 유닛이 동일한 Die에 위치하거나 특히 연산 유닛을 메모리에 통합하는 경우, 다음의 이점을 제공함    
    - DNN의 주요 연산을 가속하는데 있어 전력 소비의 효율성 확보         
    - Multi-bit data를 저장할 수 있는 NVM을 사용함으로써 Data Density를 향상   
    - Idle 상태에서는 전원을 차단함으로싸 대기전력을 0으로 만들 수 있음    
  - 이러한 CIM을 구현할 수 있는 소자로써 FeFET이 유망주로 평가받고 있음    


&nbsp;

- **FeFET-based CIM Macro 연구**    
  - 본 논문에서는 FeFET 기반의 Mixed-signal CIM Macro를 설계, 한 번의 cycle에 접근되는 Sub-array의 size($$n_M$$x$$n_w$$)에 따른 최적의 성능을 확인함    
    - 여기서 $$n_w$$는 하나의 $$w$$-bit weight를 표현하는 FeFET의 개수를 의미    
  - 또한 시뮬레이션을 통해 weight resolution($$w$$)에 따라 서로 다른 병렬성($$n_M^*$$)을 갖는 최적의 Sub-array 구성이 $$n_M^*$$ x ($$w$$/2)임을 확인함   
    - 이는 8bit weight를 기준으로 weight-splitting을 진행하지 않은 경우($$n_w$$ = 1) 대비, 약 29배의 성능 향상을 보임     

&nbsp;

