<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1">
    <tool name="OR Gate">
      <a name="inputs" val="2"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(520,210)" to="(520,240)"/>
    <wire from="(400,190)" to="(430,190)"/>
    <wire from="(180,390)" to="(180,420)"/>
    <wire from="(180,420)" to="(420,420)"/>
    <wire from="(220,120)" to="(300,120)"/>
    <wire from="(150,120)" to="(170,120)"/>
    <wire from="(340,230)" to="(340,290)"/>
    <wire from="(170,120)" to="(190,120)"/>
    <wire from="(380,170)" to="(380,230)"/>
    <wire from="(220,390)" to="(320,390)"/>
    <wire from="(220,280)" to="(250,280)"/>
    <wire from="(220,240)" to="(250,240)"/>
    <wire from="(600,260)" to="(650,260)"/>
    <wire from="(150,300)" to="(190,300)"/>
    <wire from="(220,210)" to="(220,240)"/>
    <wire from="(170,90)" to="(400,90)"/>
    <wire from="(480,210)" to="(520,210)"/>
    <wire from="(520,240)" to="(550,240)"/>
    <wire from="(320,330)" to="(360,330)"/>
    <wire from="(420,230)" to="(420,420)"/>
    <wire from="(300,150)" to="(330,150)"/>
    <wire from="(300,190)" to="(300,260)"/>
    <wire from="(340,290)" to="(360,290)"/>
    <wire from="(170,90)" to="(170,120)"/>
    <wire from="(400,90)" to="(400,190)"/>
    <wire from="(410,310)" to="(520,310)"/>
    <wire from="(150,390)" to="(180,390)"/>
    <wire from="(150,210)" to="(190,210)"/>
    <wire from="(520,280)" to="(520,310)"/>
    <wire from="(420,230)" to="(430,230)"/>
    <wire from="(220,280)" to="(220,300)"/>
    <wire from="(340,230)" to="(380,230)"/>
    <wire from="(300,190)" to="(330,190)"/>
    <wire from="(300,120)" to="(300,150)"/>
    <wire from="(520,280)" to="(550,280)"/>
    <wire from="(180,390)" to="(190,390)"/>
    <wire from="(320,330)" to="(320,390)"/>
    <comp lib="1" loc="(220,300)" name="NOT Gate"/>
    <comp lib="6" loc="(235,43)" name="Text">
      <a name="text" val="Bruno CÃ©sar Lopes Silva - 415985"/>
    </comp>
    <comp lib="0" loc="(150,390)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="d"/>
    </comp>
    <comp lib="1" loc="(220,210)" name="NOT Gate"/>
    <comp lib="0" loc="(650,260)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(480,210)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(410,310)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(150,120)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
    <comp lib="0" loc="(150,300)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="c"/>
    </comp>
    <comp lib="0" loc="(150,210)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
    </comp>
    <comp lib="1" loc="(600,260)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(300,260)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(380,170)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(220,120)" name="NOT Gate"/>
    <comp lib="1" loc="(220,390)" name="NOT Gate"/>
  </circuit>
</project>
