Running in Lattice mode

Starting:    C:\lscc\diamond\3.10_x64\synpbase\bin64\mbin\synbatch.exe
Install:     C:\lscc\diamond\3.10_x64\synpbase
Hostname:    VICTOR-PC
Date:        Sun Mar  3 13:40:53 2019
Version:     M-2017.03L-SP1-1

Arguments:   -product synplify_pro -batch pruebaDisplay_pruebaDisplay_synplify.tcl
ProductType: synplify_pro




Copied D:\Sexto_Semestre\Arquitectura_Computadora\projectMachXO2\prueba_Display\pruebaDisplay\pruebaDisplay_pruebaDisplay.srr to D:\Sexto_Semestre\Arquitectura_Computadora\projectMachXO2\prueba_Display\pruebaDisplay\backup\pruebaDisplay_pruebaDisplay.srr
log file: "D:\Sexto_Semestre\Arquitectura_Computadora\projectMachXO2\prueba_Display\pruebaDisplay\pruebaDisplay_pruebaDisplay.srr"
Running: hdl_info_gen in foreground

Generating HDL info...

hdl_info_gen completed
# Sun Mar  3 13:40:55 2019

Return Code: 0
Run Time:00h:00m:02s
Copied D:\Sexto_Semestre\Arquitectura_Computadora\projectMachXO2\prueba_Display\pruebaDisplay\pruebaDisplay_pruebaDisplay.srr to D:\Sexto_Semestre\Arquitectura_Computadora\projectMachXO2\prueba_Display\pruebaDisplay\pruebaDisplay_pruebaDisplay.srf
log file: "D:\Sexto_Semestre\Arquitectura_Computadora\projectMachXO2\prueba_Display\pruebaDisplay\pruebaDisplay_pruebaDisplay.srr"
Running: pruebaDisplay in foreground

Running proj_1|pruebaDisplay

Running: compile (Compile) on proj_1|pruebaDisplay
# Sun Mar  3 13:40:55 2019

Running: compile_flow (Compile Process) on proj_1|pruebaDisplay
# Sun Mar  3 13:40:55 2019

Running: compiler (Compile Input) on proj_1|pruebaDisplay
# Sun Mar  3 13:40:55 2019
Copied D:\Sexto_Semestre\Arquitectura_Computadora\projectMachXO2\prueba_Display\pruebaDisplay\synwork\pruebaDisplay_pruebaDisplay_comp.srs to D:\Sexto_Semestre\Arquitectura_Computadora\projectMachXO2\prueba_Display\pruebaDisplay\pruebaDisplay_pruebaDisplay.srs

compiler completed
# Sun Mar  3 13:40:58 2019

Return Code: 0
Run Time:00h:00m:03s

Running: multi_srs_gen (Multi-srs Generator) on proj_1|pruebaDisplay
# Sun Mar  3 13:40:58 2019

multi_srs_gen completed
# Sun Mar  3 13:40:59 2019

Return Code: 0
Run Time:00h:00m:01s
Copied D:\Sexto_Semestre\Arquitectura_Computadora\projectMachXO2\prueba_Display\pruebaDisplay\synwork\pruebaDisplay_pruebaDisplay_mult.srs to D:\Sexto_Semestre\Arquitectura_Computadora\projectMachXO2\prueba_Display\pruebaDisplay\pruebaDisplay_pruebaDisplay.srs
Copied D:\Sexto_Semestre\Arquitectura_Computadora\projectMachXO2\prueba_Display\pruebaDisplay\pruebaDisplay_pruebaDisplay.srr to D:\Sexto_Semestre\Arquitectura_Computadora\projectMachXO2\prueba_Display\pruebaDisplay\pruebaDisplay_pruebaDisplay.srf
Complete: Compile Process on proj_1|pruebaDisplay

Running: premap (Pre-mapping) on proj_1|pruebaDisplay
# Sun Mar  3 13:40:59 2019

premap completed
# Sun Mar  3 13:41:00 2019

Return Code: 0
Run Time:00h:00m:01s
Complete: Compile on proj_1|pruebaDisplay

Running: map (Map) on proj_1|pruebaDisplay
# Sun Mar  3 13:41:00 2019
License granted for 4 parallel jobs

Running: fpga_mapper (Map & Optimize) on proj_1|pruebaDisplay
# Sun Mar  3 13:41:00 2019
Copied D:\Sexto_Semestre\Arquitectura_Computadora\projectMachXO2\prueba_Display\pruebaDisplay\synwork\pruebaDisplay_pruebaDisplay_m.srm to D:\Sexto_Semestre\Arquitectura_Computadora\projectMachXO2\prueba_Display\pruebaDisplay\pruebaDisplay_pruebaDisplay.srm

fpga_mapper completed
# Sun Mar  3 13:41:03 2019

Return Code: 0
Run Time:00h:00m:03s
Complete: Map on proj_1|pruebaDisplay
Copied D:\Sexto_Semestre\Arquitectura_Computadora\projectMachXO2\prueba_Display\pruebaDisplay\pruebaDisplay_pruebaDisplay.srr to D:\Sexto_Semestre\Arquitectura_Computadora\projectMachXO2\prueba_Display\pruebaDisplay\pruebaDisplay_pruebaDisplay.srf
Complete: Logic Synthesis on proj_1|pruebaDisplay
TCL script complete: "pruebaDisplay_pruebaDisplay_synplify.tcl"
exit status=0
exit status=0
Save changes for project:
D:\Sexto_Semestre\Arquitectura_Computadora\projectMachXO2\prueba_Display\pruebaDisplay\proj_1.prj
batch mode default:no
