module B2BCD5(LEDG, D0, D1);
	input [4:0] LEDG;
	output [3:0] D0, D1;
	
	wire [3:0] M;
	
	Comparator C1(LEDG[4:0], D1[3:0]);
	CircuitA CA(LEDG[4:0], M[3:0]);
	
	Mux2_1 M0(LEDG[0], M[0], D1[0], D0[0]);
	Mux2_1 M1(LEDG[1], M[1], D1[0], D0[1]);
	Mux2_1 M2(LEDG[2], M[2], D1[0], D0[2]);
	Mux2_1 M3(LEDG[3], M[3], D1[0], D0[3]);
	
	
endmodule
