<!DOCTYPE html>
<html lang="ja">
  <head>

<meta charset="utf-8">
<meta name="viewport" content="width=device-width,initial-scale=1">
<title>Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える | Coelacanth&#39;s Dream</title>

<link rel="canonical" href="https://www.coelacanth-dream.com/posts/2021/01/01/adl_p-gen5-tgl_h-gen4-x20/">

<link rel="icon" type="image/png" sizes="128x128" href="https://www.coelacanth-dream.com/icon.png">

<link rel="alternate" type="application/rss+xml" href="https://www.coelacanth-dream.com/posts/index.xml">
<link rel="alternate" type="application/rss+xml" href="https://www.coelacanth-dream.com/lastmod/index.xml">

<meta property="og:site_name" content="Coelacanth&#39;s Dream">
<meta property="og:type" content="article">
<meta property="og:title" content="Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える | Coelacanth&#39;s Dream">
<meta name="twitter:card" content="summary">
<meta name="description" content="Index Alder Lake-P は PCIe Gen5 に対応 Tiger Lake-H は PCIe Gen4 20-Lane を備える Alder Lake-P は PCIe Gen5 に対応 Coreboot の Alder Lake-P サポートに向けたあるパッチが投稿され、そのコメントスレッドの中で、Alder Lake-P は PCIe Gen5 に対応、8-L">
  <meta property="og:description" content="Index Alder Lake-P は PCIe Gen5 に対応 Tiger Lake-H は PCIe Gen4 20-Lane を備える Alder Lake-P は PCIe Gen5 に対応 Coreboot の Alder Lake-P サポートに向けたあるパッチが投稿され、そのコメントスレッドの中で、Alder Lake-P は PCIe Gen5 に対応、8-L"><meta property="og:image" content="https://www.coelacanth-dream.com/icon.png"><meta property="og:locale" content="ja_JP">
<meta name="author" content="Umio Yasuno">
<meta name="copyright" content="&copy; 2019 - 2022 Umio-Yasuno">
<meta name="keywords" content="Coelacanth&#39;s Dream, Tiger_Lake, Alder_Lake">
    <link rel="preload" href="https://www.coelacanth-dream.com/css/ds.min.css" as="style"><link rel="preload" href="https://www.coelacanth-dream.com/css/page.min.css" as="style"><style>
  html{background:#034759 fixed no-repeat;font-size:.95rem}body{display:grid;grid-template:var(--body-grid,repeat(4,auto) 2rem/auto .5rem .25rem);gap:1rem 0;scrollbar-width:thin;scrollbar-color:rgba(5,110,138,.9)#0000}.site-title{grid-row:1/2;grid-column:1/-3;margin:.5rem 0 0;font:2rem/1 monospace;word-spacing:100vw;text-align:right;isolation:isolate;text-shadow:.1em -.1em .8em #f1f4f3}.site-title-link{color:#b7c8c4;text-decoration:none;padding:0}.site-title-link:hover{color:#dae3e0}.lain-e{display:inline-block;font:700 .7em/.7 monospace;transform:rotate(-32deg);padding:0 .3ch .3ex;margin:0 -.1em 0 0;background-color:#0005;border-radius:50%}.text{display:grid;grid-row:var(--text-row,2/3);grid-column:var(--text-column,1/-2);color:#fffefe;line-height:1.6;grid-template:auto/.5% .5% auto 1%;gap:.8rem 0;overflow:hidden;overflow-wrap:anywhere;word-break:break-word}footer{display:var(--f-disp,grid);grid-row:3/4;grid-column:1/-1;contain:content}.side,.slide{position:fixed;contain:content}.side{display:var(--side-disp,none)}.slide{display:grid;visibility:var(--slide-vis,hidden)}a{color:#b7ffff;text-decoration:none;margin:0;padding:0 .2rem}hr{background-color:#17736b;padding:0;border-width:0;width:99%;height:1px}::-webkit-scrollbar{width:.2rem;height:.2rem;background-color:#0000}::-webkit-scrollbar-thumb{background-color:rgba(5,110,138,.9)}::-webkit-scrollbar-corner,::-webkit-scrollbar-resizer{display:none}.crt{background:radial-gradient(#eee1 4%,#0000 95%,#111 98%)50%/contain fixed no-repeat,linear-gradient(to bottom,#0000 55%,#0003 55%)50%/100% .5rem fixed repeat-y,linear-gradient(to right,#f002 33.4%,#0802 33.4%,#0802 66.8%,#00f2 66.8%)50%/.25rem 100% fixed repeat-x;opacity:.3;width:100%;height:100%;position:fixed;inset:0;z-index:2;pointer-events:none;isolation:isolate;contain:strict}.sb{display:inline-block;font:.8rem/1.2 sans-serif;margin:auto 0;padding:.12rem .5rem .24rem;max-width:max-content;text-align:center;cursor:pointer;color:#eff;border:1px solid var(--sb-brdr,#046a85);text-decoration:none;background-image:linear-gradient(to bottom,#04576d 0%,#034f63 100%);contain:content}.sb:active{--sb-brdr:#04576d}.sb::before{content:attr(data-btn-txt)}.rss::before{content:"RSS: " attr(data-rss-name)}.rss-block{display:flex;gap:.2rem}.share-block{display:flex;flex-flow:row wrap;gap:.2rem .25rem;justify-content:flex-end}@media(min-width:840px){body{--body-grid:repeat(5, auto) 6vh / calc(160px + 1rem) 0.2rem 0.6rem auto 0 0.5rem}.text{--text-row:auto;--text-column:2/-2}.side{--side-disp:block;height:98vh;width:160px;inset:1vh 0 0;padding:0 .5rem;color:#28c8bb;border-right:1px solid #17736b;font-size:1rem;overflow:scroll}.slide{display:none}footer{grid-column:2/-1}}
  .page-title{grid-column:2/-2;font:1.1rem sans-serif;color:#e5ebea;margin:0;padding:0}.sect-title{font-size:1rem;margin:0}.delay-ds{visibility:var(--ds,hidden)}.home,.posts,.cat-tag,.tag-comple{grid-column:2/-1}datalist{display:none}.page-main{font-size:.95rem;grid-column:2/-1;overflow:hidden;contain:content;display:flex;flex-flow:column nowrap;gap:.8rem 0}.page-main>p{margin:0}.page-main>p::before{content:'';padding:0 .25rem}.delay-page{visibility:var(--dp,hidden)}.page-title{color:#f7ab39;font:1rem/1.4 sans-serif;grid-column:2/-2;margin:0;overflow-wrap:break-word;word-break:break-word}figure{width:98%;height:54vh}.article-time{grid-column:3/-1;display:flex;text-align:end;margin:0;flex-flow:column nowrap;gap:.1rem 0;color:#28c8bb;font:.9rem/1.1 monospace}
</style>
    <link rel="preload" href="https://www.coelacanth-dream.com/js/main.min.js" as="script">
    <script type="application/ld+json">{"@context":"https://schema.org/","@type":"Article","dateCreated":"2021-01-01","dateModified":"2021-12-07","datePublished":"2021-01-01","headline":"Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える","image":"https://www.coelacanth-dream.com/icon.png","name":"Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える"}</script>
  </head>
  <body><header class="site-title">
  <a href="https://www.coelacanth-dream.com/" class="site-title-link" title="Coelacanth&#39;s Dream">Coelacanth's Dream</a>
</header>
<link rel="stylesheet" href="https://www.coelacanth-dream.com/css/page.min.css">

    <main class="text">
      <h1 class="page-title">Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える</h1>

  <article class="page-main delay-page"><aside class="share-block"><button aria-label="Copy URL button" class="share-copy-button sb cp-url" data-btn-txt="Share" onclick="copy_url({ url: true, title: false })" tabindex="0" type="button"></button><button aria-label="Copy URL button" class="share-copy-button sb cp-url-title" data-btn-txt="Copy URL & Title" onclick="copy_url({ url: true, title: true })" tabindex="0" type="button"></button></aside><aside class="article-time">
    <time datetime="2021-01-01T22:36:52+09:00">Post: 2021-01-01 22:36:52</time>
    <aside class="update">Update: 2021-12-07 08:08:35</aside>
  </aside><section class="page-index"><h2 id="page-index">Index<a href="#page-index" class="head-cur-link" aria-hidden></a>
</h2>
<ul>
<li><a href="#adl_p-pci_gen5" title="#adl_p-pci_gen5">Alder Lake-P は PCIe Gen5 に対応</a></li>
<li><a href="#tgl_h-gen4x20" title="#tgl_h-gen4x20">Tiger Lake-H は PCIe Gen4 20-Lane を備える</a></li>
</ul>
</section>

<h2 id="adl_p-pci_gen5">Alder Lake-P は PCIe Gen5 に対応<a href="#adl_p-pci_gen5" class="head-cur-link" aria-hidden></a>
</h2>
<p>Coreboot の <em>Alder Lake-P</em> サポートに向けたあるパッチが投稿され、そのコメントスレッドの中で、<em>Alder Lake-P</em> は PCIe Gen5 に対応、8-Lane 1ポート を備えることが分かった。<br>
それに加えて PCIe Gen4 4-Lane も 2ポート備える。</p>
<blockquote>
<pre><code>in the EDS, I see:
&quot;The ADL-P processor PCI Express* has two interfaces:
• One 8-lane (x8) port supporting PCIE to gen 5.0 or below.
• Two 4-lane (x4) port supporting PCIE gen 4.0 or below&quot;
</code></pre>
<div class="quote-source">引用元:<cite class="source-link"><a href="https://review.coreboot.org/c/coreboot/+/48340" rel="noopener noreferrer" target="_blank" title="https://review.coreboot.org/c/coreboot/+/48340">soc/intel/alderlake: Revise PCIE port config (I0b390e43) · Gerrit Code Review</a></cite>
</div>

</blockquote>
<p>当初、<span class="complement">google.com と chromium.org とでメールアドレスが分かれてはいるが</span>
 同じ資料を所持しているはずの開発者間で、その情報はどこにあるのか、といったやり取りがあり、若干怪しい情報となっていたが、<br>
その後、その質問をした開発者の方が EDS (External Design Specification) で確認できたとコメントし、確かな情報となった次第だ。<br>
警戒しすぎと思われるかもしれないが、過去に WikiChip を引き合いに、<a href="https://www.coelacanth-dream.com/tags/dali" rel="noopener noreferrer" target="_blank" title="/tags/dali">Raven2/Dali</a> の CPU部が <em>Zen 2 アーキテクチャ</em> だとしてパッチが投稿されたことがあったためだ。<sup id="fnref:1"><a href="#fn:1" class="footnote-ref" role="doc-noteref">1</a></sup></p>
<p><em>Alder Lake-P</em> はモバイル向けとされ<sup id="fnref:2"><a href="#fn:2" class="footnote-ref" role="doc-noteref">2</a></sup>、CPU側で PCIe Gen5 8-Lane x1、PCIe Gen4 4-Lane x2 というのは些か過剰に思えなくもない。<br>
現行世代のモバイル向け <em>Tiger Lake</em> は、CPU側で PCIe Gen4 4-Lane の規模となる。<br>
<em>Tiger Lake</em> は、実際は PCIe Gen4 4-Lane x2 を持つが、UP3/UP4パッケージでは 1ポートが予約分とされ、使用できないようになっている。<sup id="fnref:3"><a href="#fn:3" class="footnote-ref" role="doc-noteref">3</a></sup></p>
<p>PCIe Gen5 8-Lane の目的を考えると、4-Lane x2 のような分割に対応せず、かつ NVMe SSD 向けに最大 4-Lane としなかったことから、dGPU も想定したもの、というのが浮かぶ。<br>
一応、分割に対応しないと言っても使い切れないだけで、NVMe SSD 4-Lane を接続することはできる。</p>
<p>2021年が始まったばかりなのに、こんな事を言うのはどこか少し気が引けるが、<em>Alder Lake</em> (-S と -P のどちらかは不明) は 2021年後半に市場へ投入される予定にある。<br>
サーバー向けである <em>Sapphire Rapids</em> も同時期に出荷予定とされ、<em>Sapphire Rapids</em> は PCIe Gen5 をベースとする CXL (Compute Express Link) に対応し、スーパーコンピューター Aurora は CXL で構築される。
<span class="complement">厳密に言うと、Aurora に用いられるのは、これまた CXL をベースとした <span class="xe-gpu-arch">X<sup>e</sup></span> Link だが、ややこしい。</span>
<br>
そのため <em><span class="xe-gpu-arch">X<sup>e</sup>-HPC</span></em> もまた PCIe Gen5/CXL に対応しており、同時期に登場する他の Intel dGPU も PCIe Gen5 に対応している可能性がある。あくまで可能性。</p>
<p>現在 Intel dGPU では <em><span class="xe-gpu-arch">X<sup>e</sup>-LP</span></em> をベースとする <strong>Iris Xe MAX</strong> がリリースされているが、1080p をターゲットとした製品であり、性能としてはエントリー帯にある。<br>
ハイエンドモバイルのような、ゲーミング性能では 1080p よりも上の解像度をターゲットとしたプラットフォームを、<em>Alder Lake-P</em> と dGPU <span class="complement">時期と性能を考えれば <span class="xe-gpu-arch">X<sup>e</sup>-HPG</span> が該当するかもしれないが</span>
 で構築することが計画されているのかもしれない。</p>
<p><em>Alder Lake-P</em> と <em>Alder Lake-M</em> の差別化において、PCIe Gen5 8-Lane の有効無効が使われる可能性も考えられる。</p>
<h2 id="tgl_h-gen4x20">Tiger Lake-H は PCIe Gen4 20-Lane を備える<a href="#tgl_h-gen4x20" class="head-cur-link" aria-hidden></a>
</h2>
<p><em>Tiger Lake-H</em> の各ログがアップロードされたことは以前取り上げたが、その時見落としているものがあった。<br>
<span class="thread-link"><a rel="noopener noreferrer" target="_blank" href="https://www.coelacanth-dream.com/posts/2020/12/23/tgl-h-log-lscpu-lspci/" title="/posts/2020/12/23/tgl-h-log-lscpu-lspci/">Tiger Lake-H のブートログ、lscpu、lspci …… | Coelacanth&rsquo;s Dream</a></span>

実は lspci は root権限で実行されたもので、通常よりも多くの情報が出力されていた。<br>
そして、そこから <em>Tiger Lake-H</em> の持つ PCIe Gen4 のレーン数を知ることができた。</p>
<blockquote>
<pre><code>00:01.0 PCI bridge [0604]: Intel Corporation Device [8086:9a01] (rev 04) (prog-if 00 [Normal decode])
~~~~~~
		DevSta:	CorrErr- NonFatalErr- FatalErr- UnsupReq- AuxPwr+ TransPend-
		LnkCap:	Port #2, Speed 16GT/s, Width x16, ASPM L1, Exit Latency L1 &lt;16us
     ClockPM- Surprise- LLActRep+ BwNot+ ASPMOptComp+
</code></pre>
<div class="quote-source">引用元:<cite class="source-link"><a href="https://github.com/thesofproject/linux/issues/2662" rel="noopener noreferrer" target="_blank" title="https://github.com/thesofproject/linux/issues/2662">[BUG] Dell TGL-H Machine failed to load sof-tgl-h.ri · Issue #2662 · thesofproject/linux</a></cite>
</div>

<pre><code>00:01.1 PCI bridge [0604]: Intel Corporation Device [8086:9a05] (rev 04) (prog-if 00 [Normal decode])
~~~~~~
		LnkCap:	Port #3, Speed 16GT/s, Width x4, ASPM L1, Exit Latency L1 &lt;16us
			ClockPM- Surprise- LLActRep+ BwNot+ ASPMOptComp+
</code></pre>
<div class="quote-source">引用元:<cite class="source-link"><a href="https://github.com/thesofproject/linux/issues/2662" rel="noopener noreferrer" target="_blank" title="https://github.com/thesofproject/linux/issues/2662">[BUG] Dell TGL-H Machine failed to load sof-tgl-h.ri · Issue #2662 · thesofproject/linux</a></cite>
</div>

</blockquote>
<p>注目したいのは <code>LnkCap</code> の行。Speed はリンクスピードの意で、PCIe Gen4 は 16GT/s と表示される。<sup id="fnref:4"><a href="#fn:4" class="footnote-ref" role="doc-noteref">4</a></sup><br>
Width はリンク数で、以上のことから <em>Tiger Lake-H</em> は PCIe Gen4 16-Lane と 4-Lane のポートを持ち、計 20-Lane を備えることが分かる。<br>
<em>Alder Lake-P</em> の所でも触れたが、モバイル向けの <em>Tiger Lake_L</em> は PCIe Gen4 4-Lane x2 を持つが、UP3/UP4パッケージでは PCIe Gen4 4-Lane x1 に制限され、もう 1つのポートは予約分とされていた。<sup id="fnref1:3"><a href="#fn:3" class="footnote-ref" role="doc-noteref">3</a></sup><br>
<em>Tiger Lake-H</em> の PCIe Gen4 16-Lane は dGPU用だとして、4-Lane のポートが NVMe SSD用と思われるが、<em>Tiger Lake UP3/UP4</em> とは異なり解放されるかは不明。<br>
また、デスクトップ向け <em>Rocket Lake-S</em> も PCIe Gen4 x16 + x4 を持ち、<em>Tiger Lake-H</em> はそれと同規模の PCIeレーン数を備えることとなる。</p>
<p>PCH は、 DeviceID を TGP_LP のものと照らし合わせたが一致しなかったため、<em>Tiger Lake-H</em> 用の PCH と思われる。</p>
<p><em>Tiger Lake-H</em> と直接の関係は無いが、同 lspci のログによると dGPU に NVIDIA GPU (DeviceID: 0x24b8) が接続されていた。<br>
自分が NVIDIA GPU に詳しくないというのもあるが、DeviceID を <a href="https://pci-ids.ucw.cz/" rel="noopener noreferrer" target="_blank" title="https://pci-ids.ucw.cz/">The PCI ID Repository</a> で調べても出てこなかった。<sup id="fnref:5"><a href="#fn:5" class="footnote-ref" role="doc-noteref">5</a></sup><br>
オーディオコントローラーの DeviceID はあり、Geforce RTX 3070 等に採用されている GA104 のものと一致したため (DeviceID: 0x228b)、GA104 ベースの GPU だと思われはするが。<br>
CPU だけでなく、GPU もエンジニアサンプリング品だったのだろうか？</p>
<table>
<thead>
<tr>
<th style="text-align:left"></th>
<th style="text-align:center">Tiger Lake</th>
<th style="text-align:center">Tiger Lake-H</th>
<th style="text-align:center">Alder Lake-P</th>
<th style="text-align:center">Alder Lake-M</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left">CPU side PCIe</td>
<td style="text-align:center">Gen4<br>4-Lane x2</td>
<td style="text-align:center">Gen4<br> 16-Lane + 4-Lane</td>
<td style="text-align:center">Gen5 8-Lane<br>Gen4 4-Lane x2</td>
<td style="text-align:center">?</td>
</tr>
<tr>
<td style="text-align:left">PCH</td>
<td style="text-align:center">TGP_LP</td>
<td style="text-align:center">TGP_H</td>
<td style="text-align:center">ADP_P</td>
<td style="text-align:center">TGP_LP?</td>
</tr>
</tbody>
</table>
<section class="reference"><h3 id="reference_title">参考リンク<a href="#reference_title" class="head-cur-link" aria-hidden></a>
</h3>
<ul>
<li><a href="https://github.com/coreboot/coreboot/blob/master/src/include/device/pci_ids.h" rel="noopener noreferrer" target="_blank" title="https://github.com/coreboot/coreboot/blob/master/src/include/device/pci_ids.h">coreboot/pci_ids.h at master · coreboot/coreboot</a></li>
</ul>
</section>

<div class="footnotes" role="doc-endnotes">
<hr>
<ol>
<li id="fn:1">
<p><a href="https://www.coelacanth-dream.com/posts/2020/02/16/raven-family-complex/" title="/posts/2020/02/16/raven-family-complex/">いかに Zen APU は複雑か | Coelacanth&rsquo;s Dream</a>&#160;<a href="#fnref:1" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
<li id="fn:2">
<p><a href="https://www.coelacanth-dream.com/posts/2020/12/02/adl-p-chromebook-board-adl-m/" title="/posts/2020/12/02/adl-p-chromebook-board-adl-m/">Alder Lake-P を搭載する Chromebookボード 「Brya」、そして Alder Lake-M | Coelacanth&rsquo;s Dream</a>&#160;<a href="#fnref:2" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
<li id="fn:3">
<p>11th Generation Intel® Core™ Processor (UP3 and UP4) Datasheet, Volume 1 of 2 <br> <a href="https://ark.intel.com/content/www/us/en/ark/products/208664/intel-core-i7-1185g7-processor-12m-cache-up-to-4-80-ghz-with-ipu.html?wapkw=tiger%20lake" rel="noopener noreferrer" target="_blank" title="https://ark.intel.com/content/www/us/en/ark/products/208664/intel-core-i7-1185g7-processor-12m-cache-up-to-4-80-ghz-with-ipu.html?wapkw=tiger%20lake">Intel® Core™ i7-1185G7 Processor (12M Cache, up to 4.80 GHz, with IPU) Product Specifications</a>&#160;<a href="#fnref:3" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a>&#160;<a href="#fnref1:3" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
<li id="fn:4">
<p><a href="https://github.com/torvalds/linux/commit/1acfb9b7ee0b1881bb8e875b6757976e48293ec4" rel="noopener noreferrer" target="_blank" title="https://github.com/torvalds/linux/commit/1acfb9b7ee0b1881bb8e875b6757976e48293ec4">PCI: Add decoding for 16 GT/s link speed · torvalds/linux@1acfb9b</a>&#160;<a href="#fnref:4" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
<li id="fn:5">
<p><a href="https://pci-ids.ucw.cz/read/PC/10de" rel="noopener noreferrer" target="_blank" title="https://pci-ids.ucw.cz/read/PC/10de">https://pci-ids.ucw.cz/read/PC/10de</a>&#160;<a href="#fnref:5" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
</ol>
</div>
</article><nav class="article-bottom-tags delay-page"><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/tiger_lake/" title="Tiger_Lake">#Tiger Lake</a><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/alder_lake/" title="Alder_Lake">#Alder Lake</a></nav><aside class="article-bottom-misc delay-page">
  <a href="https://github.com/Umio-Yasuno/coelacanth-dream/commits/master/content/posts/2021/01/01/adl_p-gen5-tgl_h-gen4-x20.md" class="changelog sb" rel="noopener noreferrer" target="_blank">Changelog</a>
</aside>
    </main><link rel="stylesheet" href="https://www.coelacanth-dream.com/css/ds.min.css"><footer class="delay-ds"><hr>
  <nav class="foot-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
<a href="https://www.coelacanth-dream.com/about/#mail">Mail</a>
<a href="https://www.coelacanth-dream.com/about/#fediverse">Fediverse</a>
<a href="https://www.coelacanth-dream.com/webring">Webring</a><a onclick="random_page()">Random</a>
<a href="#" class="pagetop sb">Page Top</a>
  </nav><nav class="rss-block"><a aria-label="RSS: Home" class="rss sb" data-rss-name="Home" href="https://www.coelacanth-dream.com/posts/index.xml" role="button" tabindex="0" target="_blank"></a><a aria-label="RSS: Updated" class="rss sb" data-rss-name="Updated" href="https://www.coelacanth-dream.com/lastmod/index.xml" role="button" tabindex="0" target="_blank"></a></nav>
<aside class="site-desc"><aside class="hosted">Hosted by <a href="https://github.com/Umio-Yasuno/umio-yasuno.github.io" rel="noopener noreferrer" target="_blank">Github Pages</a>
</aside><aside class="hosted powered">Powered by <a href="https://github.com/gohugoio/hugo" rel="noopener noreferrer" target="_blank">Hugo 0.105.0</a>
</aside></aside><aside class="copyright">&copy; 2019 - 2022 Umio-Yasuno</aside>
</footer>
<aside class="side">
  <aside class="side-block delay-ds" id="side-menu" role="menu"><nav class="menu-links">

  <a href="https://www.coelacanth-dream.com/posts/">Posts</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Updated</a>

  <a href="https://www.coelacanth-dream.com/gh-search/">Search</a></nav>
<nav class="menu-cat-tag"><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/categories/" class="menu-cat-tag-title">Category</a><a href="https://www.coelacanth-dream.com/categories/cpu/" class="menu-cat-tag-lower">CPU</a><a href="https://www.coelacanth-dream.com/categories/hardware/" class="menu-cat-tag-lower">Hardware</a><a href="https://www.coelacanth-dream.com/categories/intel/" class="menu-cat-tag-lower">Intel</a>
  </nav><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/tags/" class="menu-cat-tag-title">Tag</a><a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="menu-cat-tag-lower">Alder Lake</a><a href="https://www.coelacanth-dream.com/tags/tiger_lake/" class="menu-cat-tag-lower">Tiger Lake</a>
  </nav></nav>

  
    <nav class="menu-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
<a href="https://www.coelacanth-dream.com/about/#mail">Mail</a>
<a href="https://www.coelacanth-dream.com/about/#fediverse">Fediverse</a>
<a href="https://www.coelacanth-dream.com/webring">Webring</a><a onclick="random_page()">Random</a>
</nav>
  </aside>
</aside>
<aside class="slide"><input checked id="menu-open" type="checkbox">
  <label class="menu-label" for="menu-open"></label>

  <nav class="slide-menu-block"><nav class="menu-links">

  <a href="https://www.coelacanth-dream.com/posts/">Posts</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Updated</a>

  <a href="https://www.coelacanth-dream.com/gh-search/">Search</a></nav>
<nav class="menu-cat-tag"><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/categories/" class="menu-cat-tag-title">Category</a><a href="https://www.coelacanth-dream.com/categories/cpu/" class="menu-cat-tag-lower">CPU</a><a href="https://www.coelacanth-dream.com/categories/hardware/" class="menu-cat-tag-lower">Hardware</a><a href="https://www.coelacanth-dream.com/categories/intel/" class="menu-cat-tag-lower">Intel</a>
  </nav><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/tags/" class="menu-cat-tag-title">Tag</a><a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="menu-cat-tag-lower">Alder Lake</a><a href="https://www.coelacanth-dream.com/tags/tiger_lake/" class="menu-cat-tag-lower">Tiger Lake</a>
  </nav></nav>
  
    <nav class="menu-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
<a href="https://www.coelacanth-dream.com/about/#mail">Mail</a>
<a href="https://www.coelacanth-dream.com/about/#fediverse">Fediverse</a>
<a href="https://www.coelacanth-dream.com/webring">Webring</a><a onclick="random_page()">Random</a>

    </nav>
  </nav>
</aside>
<div class="crt"></div>
    <script defer src="https://www.coelacanth-dream.com/js/main.min.js"></script>

    <template id="msg_tmp">
      <div id="toast_msg" class="toast_msg"></div>
    </template>
  </body>
</html>