\chapter{アナログ基板の仕様策定}

本章では、要求分析に基づいた仕様策定を行う。従来のアナログ基板と比較した改良点について整理し、試作したアナログ基板の概要をまとめる。

\section{要求分析}

前章で述べたように、市販のアナログ基板には三つの解決すべき課題があった: 1) LPFによる帯域の制限、2) 消費電力の過大、3) ユーザビリティの毀損である。

\subsection{帯域に対する要求}

1) の最も簡単な解決案は、問題となるLPFを実装しないことである。これにより、原理的にはDACの最大出力周波数（サンプリング周波数/2）まで、帯域を広げることができる。LPFを外すことにより、高周波ノイズの漏れ込みが懸念されるが、これはDACの出力後、コネクターの先にユーザー定義のLPFを取り付けることで、帯域を制限することなく容易に対応できる。

%高周波をカットしているLPFを排除することで、ADCのサンプリング周波数の$1/2$まで帯域を使用可能にする。

\subsection{消費電力・発熱に対する要求}

2) は市販のアナログ基板に搭載されているICの中で最も消費電力が大きい部品であるPLL（Typ. 2.9 W）の代わりに、クロック・ファンアウト・バッファ（Typ. 0.29 W）を用いて消費電力を抑制する。このクロック・ファンアウト・バッファは、PLLと異なりFPGAによる制御が不要であるためファームウェアのコーディングするコストことも小さくする。その他に、ADCを同等の性能でより省電力なパッケージを選択することで、より消費電力の低減を図る。具体的には、アナログ基板全体で、従来の消費電力の50\%を目指す。電力消費の削減は、発熱に対する課題も同時に解決する。

\subsection{ユーザビリティに対する要求}

3) はユーザビリティを損なう原因である水晶発振器を、ユーザーが直感的に使うことができる周波数分解能にするために整数倍の周波数をもつ水晶発振器に変更する。これにより、ユーザーはある数（MKIDの共振周波数）に12.288を掛けたり、割ったりするような認知的負荷から開放される。ADC/DACの入出力先のコネクターの規格もSMAに統一することで作業効率に改善をもたらす。

\subsection{要求分析を反映した解決方法}

以上、三つの課題に対する解決方法をまとめると、次のようになる:
\begin{enumerate}
 \item DACの出力部分にあるLPFを排除する。
 \item 位相同期回路（PLL）の代わりにクロック・ファンアウト・バッファを用いる。
 \item 水晶発振器を整数倍の周波数のものに変更する。
 \item コネクターの規格をMMCXからSMAに変更する。
\end{enumerate}

\clearpage

\section{仕様}

要求分析に基いて、新しいアナログ基板RHEA\footnote{RHEAは、「Rhea is a High spEed Analog board」の略で、南米に生息する陸鳥（ground bird）からその名を付けた。}の仕様を策定する。読み出し系の性能を決める上で、広帯域性（高速化・高周波化）と省電力性（低電圧化・低電流化）をどう両立させるかが重要な点となる。

一般に回路の高速化・高周波化と低電力化はトレードオフの関係にある（図\ref{fig:trade-off}）。回路は高速化・高周波化するほど、不要電磁波が増加し、他の電子機器に影響を与える。また、低電圧化や低電流化、動作マージンの減少により、ノイズ・マージンが低下することで、不要電磁波を受けて誤作動する蓋然性も高くなる。そのため、今回は大きな冒険は避け、帯域の拡大は30\%程度を目指し、消費電力の低減と安定性・ユーザビリティの向上に重きをおいて仕様を策定した。

\begin{figure}[htbp]
 \centering
 \includegraphics[width=10cm]{figures/trade-off.pdf}
 \caption{回路における帯域の広さ（周波の高さ）と消費電力の関係}
 \label{fig:trade-off}
\end{figure}

\subsection{アナログ基板のブロック図}

\begin{figure}[htbp]
 \centering
 \includegraphics[width=12cm]{figures/rhea_schematic.pdf}
 \caption{RHEAのブロック図}
 \label{fig:rhea_schem}
\end{figure}

図\ref{fig:rhea_schem}にRHEAのブロック図を示す。RHEAは2チャンネル14-bitのADCと2チャンネル16-bitのDACを搭載し、それぞれに水晶発振器から分配した200 MHzのクロックを入力する。また、このクロックはFMC LPCを介してFPGAにも入力しており、これをシステム・クロックとして使うことを想定している。デジタル基板との接続はFMC LPC（Fpga Mezanine Card Low-Pin Count 160-pins）で行い、電源（12 V・3.3 V・2.5 V）はこのコネクターを介してデジタル基板から供給される。ADCとDACの入出力ポートはSMAコネクターを採用し、差動50 $\Omega$でAC結合する。

デジタル基板からアナログ基板へのADCとDACへのデータの伝送は、200 MHzの差動信号（LVDS）で行う。データ幅はそれぞれ14-bitと16-bitで、DDR（Double Data Rate）でデータを読み書きする。

ADCとDACのレジスターの設定・制御を行うための読み書きはSPI（Serial Peripheral Interface）で制御する。SPIには書き込みと読み込みを一本の線で行うSPI 3-wireと書き込みと読み込みを別の線で行うSPI 4-wireとがあり、ADC（ADS4249）はSPI 4-wireが実装されている。DACはレジスター（Register Config 23）を書き換えることでどちらかをユーザーが選ぶことができるが（デフォルトではSPI 3-wire\footnote{ただし、DACのレジスターの初期設定はデフォルトとは限らない。実際、RHEAに搭載したDACのレジスターのデフォルト値は、いくつか異なっており、SPI制御は4-wireに設定されていた。ファームウェアの開発者は、このような初期設定の確認を必ず行うべきである。}）、RHEAはADCとDAC共にSPI 4-wireで制御する。これにより、ADCとDACを統一的に制御することが可能となり、FPGAの資源を節約できる。

\clearpage

\subsection{アナログ基板の仕様}

表\ref{tbl:rhea_ic}にRHEAとFMC150の主な仕様比較を示す。FMC150と比べて帯域の広さ・省電力性・ユーザビリティを改善した。特に注目すべき点は、消費電力の比較である。消費電力でおよそ60\%削減する。ここで、主要ICはADCとDAC、水晶発振器、クロック・ファンアウト・バッファ（RHEA）、PLL（FMC150）である。

\begin{table}[!h]
 \centering
 \caption{RHEA（本研究）とFMC150（既存の市販品）の主な特性}
 \label{tbl:rhea_ic}
 \begin{tabular}{ccc}
  \toprule
  & RHEA & FMC150 \\
  \hline
  \multicolumn{3}{c}{ADCアナログ入力} \\
  \hline
  コネクター規格               & SMA & MMCX \\
  チャンネル数       & 2   & 2 \\
  分解能             & 14-bit & 14-bit \\
  入力電圧           & 2 $\mathrm{{V}_{pp}}$ & 2 $\mathrm{{V}_{pp}}$  \\
  入力インピーダンス & 50 $\Omega$（AC結合）& 50 $\Omega$（AC結合）\\
  バンド幅           & 100 MHz & 82 MHz \\
  SNR                & 72.8 dBFS @ $f_{\mathrm in}=$ 20 MHz & 73.4 dBFS @ $f_{\mathrm in}=$ 20 MHz \\
  SFDR               & 80 dBc @ $f_{\mathrm in}=$ 20 MHz & 89 dBc @ $f_{\mathrm in}=$ 20 MHz \\
  \hline
  \multicolumn{3}{c}{DACアナログ出力} \\
  \hline
  コネクター規格               & SMA & MMCX\\
  チャンネル数       & 2   & 2 \\
  分解能             & 16-bit & 16-bit \\
  出力電圧           & 1 $\mathrm{{V}_{pp}}$ & 1 $\mathrm{{V}_{pp}}$ \\
  入力インピーダンス & 50 $\Omega$（AC結合）& 50 $\Omega$（AC結合）\\
  NSD                & 162 dBc/Hz @ $f_{\mathrm out}=$ 10.1 MHz & 162 dBc/Hz @ $f_{\mathrm out}=$ 10.1 MHz \\
  SFDR               & 85 dBc @ $f_{\mathrm out}=$ 20.1 MHz & 85 dBc @ $f_{\mathrm out}=$ 20.1 MHz \\
  \hline
  \multicolumn{3}{c}{オンボード・クロック} \\
  \hline
  信号規格     & LV-PECL     & LV-PECL \\
  周波数       & 200.00 MHz  & 245.76 MHz \\
  位相ジッター & 0.3 ps      & 0.19 ps \\
  \hline
  \multicolumn{3}{c}{ADCデジタル出力} \\
  \hline
  データ幅           & LVDS 7-pairs DDR/channel & LVDS 7-pairs DDR/channel \\
  サンプリング周波数 & 200 MHz & 245.76 MHz\\
  \hline
  \multicolumn{3}{c}{DACデジタル出力} \\
  \hline
  データ幅           & LVDS 8-pairs DDR & LVDS 8-pairs DDR \\
  サンプリング周波数 & 200 MHz & 491.52 MHz\\
  \hline
  \multicolumn{3}{c}{消費電力} \\
  \hline
  基板全体       & 2.18 W & 5.69 W \\
  ADC/DAC        & 1.56 W & 2.25 W \\
  クロック生成部 & 0.62 W & 3.44 W \\
  \bottomrule
 \end{tabular}
\end{table}
