{"patent_id": "10-2023-7026233", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0130672", "출원번호": "10-2023-7026233", "발명의 명칭": "크로스 포인트 구조의 메모리 어레이를 활용한 뉴로모픽시스템", "출원인": "김준성", "발명자": "김준성"}}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "입력 신호를 발생시키는 입력 신호부;상기 입력 신호부의 신호를 받아 설정된 가중치에 따라 전류를 흘리는 복수의 시냅스 유닛을 포함하는시냅스부;상기 시냅스부로부터 발생된 전류를 받아들여 출력 신호를 발생시키는 출력 신호부; 및상기 입력 신호부, 상기 시냅스부 및 상기 출력 신호부를 제어하는 컨트롤러부를 포함하고,상기 입력 신호부는 디지털 아날로그 변환회로(Digital-to-Analog converter, DAC)를 포함하고,상기 시냅스 유닛은 서로 연결되고 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀을 포함하고,상기 복수의 메모리 셀은, 서로 교차하는 입력 전극라인과 출력 전극라인을 포함하는 크로스 포인트 구조에 배치되어 하나 이상의 메모리 어레이를 형성하고,상기 출력 신호부는 아날로그 디지털 변환회로(Analog-to-Digital Converter, ADC)를 포함하고,상기 컨트롤러부는, 상기 입력 신호부에서 상기 DAC를 통해 아날로그 입력 신호를 생성하고, 생성된 상기 아날로그 입력 신호가 상기 시냅스 유닛에 포함된 상기 복수의 메모리 셀에 인가되어 전류가 흐르도록 하고, 상기복수의 메모리 셀로부터 흐르는 전류의 합을 상기 출력 신호부에서 상기 ADC를 통해 출력 신호로 발생시키는,뉴로모픽 시스템."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 복수의 메모리 셀은 비휘발성 메모리 소자와 셀 선택을 가능하게 하는 선택 소자로서 투-터미널 스위칭 소자를 포함하는, 뉴로모픽 시스템."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 복수의 메모리 셀은 논리 상태 저장과 셀 선택 기능을 동시에 할 수 있는 셀렉티브-메모리(Selective-Memory) 소자를 포함하는, 뉴로모픽 시스템."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 복수의 메모리 셀에는 통과하는 전류를 소정의 범위로 조절하는 전류 조절 수단이 연결되어, 상기 입력 신호에 의해 상기 복수의 메모리 셀로부터 흐르는 전류는 상기 전류 조절 수단을 통과하여 상기 소정의 범위로 제한되는 전류로 흐르고, 상기 조절된 전류의 합을 상기 출력 신호부에서 상기 ADC를 통해 출력 신호로 발생시키는, 뉴로모픽 시스템."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항에 있어서,상기 전류 조절 수단은 상기 메모리 어레이의 상기 출력 전극라인 말단에서 연결되는 전류 제한 트랜지스터이어서, 상기 입력 신호에 의해 상기 복수의 메모리 셀로부터 흐르는 전류는 소정의 전류 이하로 흐르게 하는, 뉴로모픽 시스템."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "공개특허 10-2023-0130672-3-제 1 항에 있어서,상기 크로스 포인트 구조의 메모리 어레이에 배치되는 복수의 메모리 셀은, 비휘발성 메모리 소자와 선택 소자를 포함하고,상기 선택 소자는 트랜지스터 또는 다이오드이고, 셀 선택을 가능하게 하면서 상기 비휘발성 메모리 소자를 통해 흐르는 전류를 소정의 전류 크기 이하로 제한되어 흐르게 하고,상기 복수의 메모리 셀을 통해 소정의 전류 크기 이하로 흐르는 전류의 합을 상기 출력 신호부의 상기 ADC를 통해 출력 신호로 발생시키는, 뉴로모픽 시스템."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서,상기 복수의 메모리 셀에는 멀티플라이어가 연결되어, 상기 입력 신호부의 입력 신호에 의해 상기 복수의 메모리 셀로부터 흐르는 전류는 소정의 증폭인자에 따라 상기 멀티플라이어에 의해 증폭되고, 상기 증폭된 전류의합을 상기 출력 신호부에서 상기 ADC를 통해 출력 신호로 발생시키는, 뉴로모픽 시스템."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서,상기 복수의 메모리 셀은 비휘발성 메모리 소자와 셀 선택을 가능하게 하는 선택 소자로서 투-터미널 스위칭 소자를 포함하는, 뉴로모픽 시스템."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 7 항에 있어서,상기 복수의 메모리 셀은 논리 상태 저장과 셀 선택 기능을 동시에 할 수 있는 셀렉티브-메모리(Selective-Memory) 소자를 포함하는, 뉴로모픽 시스템."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 7 항에 있어서,상기 복수의 메모리 셀과 상기 멀티플라이어 사이에는 통과하는 전류를 소정의 범위로 조절하는 전류 조절 수단이 연결되어, 상기 입력 신호부의 신호에 의해 상기 복수의 메모리 셀로부터 흐르는 각각의 전류는 상기 전류조절 수단을 통과 후 상기 멀티플라이어에 의해 상기 증폭인자로 증폭되고, 상기 증폭된 전류의 합을 상기 출력신호부의 상기 ADC를 통해 출력 신호로 발생시키는, 뉴로모픽 시스템."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10 항에 있어서,상기 전류 조절 수단은 상기 메모리 어레이의 상기 출력 전극라인 말단에서 연결되는 전류 제한 트랜지스터이어서, 상기 입력 신호에 의해 상기 복수의 메모리 셀로부터 흐르는 전류는 소정의 전류 이하로 흐르게 되는, 뉴로모픽 시스템."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 7 항에 있어서,상기 시냅스 유닛의 복수의 메모리 셀은 복수 개의 상기 메모리 어레이에 분산 배치되고,복수 개의 상기 메모리 어레별로 각각의 멀티플라이어가 연결되어 있고, 동일한 메모리 어레이에 포함되는 모든메모리 셀에 흐르는 전류는 동일한 증폭인자로 증폭되는, 뉴로모픽 시스템."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 7 항에 있어서,공개특허 10-2023-0130672-4-상기 시냅스 유닛의 복수의 메모리 셀은 복수 개의 상기 출력 전극라인에 분산 배치되고,복수 개의 상기 출력 전극라인별로 멀티플라이어가 연결되어 있고,동일한 출력 전극라인에 연결되는 모든 메모리 셀에 흐르는 전류는 동일한 증폭인자로 증폭되는, 뉴로모픽 시스템."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 7 항에 있어서,상기 크로스 포인트 구조의 메모리 어레이에 배치되는 복수의 메모리 셀은, 비휘발성 메모리 소자와 선택 소자를 포함하고,상기 선택 소자는 트랜지스터 또는 다이오드이고, 셀 선택을 가능하게 하면서 상기 비휘발성 메모리 소자를 통해 흐르는 전류를 소정의 전류 크기 이하로 제한되어 흐르게 하는, 뉴로모픽 시스템."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "입력 신호를 발생시키는 입력 신호부;상기 입력 신호부의 신호를 받아 설정된 가중치에 따라 전류를 흘리는 복수의 시냅스 유닛을 포함하는시냅스부;상기 시냅스부로부터 발생된 전류를 받아들여 출력 신호를 발생시키는 출력 신호부; 및상기 입력 신호부, 상기 시냅스부 및 상기 출력 신호부를 제어하는 컨트롤러부를 포함하고,상기 입력 신호부는 디지털 아날로그 변환회로(Digital-to-Analog converter, DAC)를 포함하고, 상기 시냅스 유닛은 서로 연결되고 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀을 포함하고, 상기 복수의 메모리셀은, 서로 교차하는 입력 전극라인과 출력 전극라인을 포함하는 크로스 포인트 구조에 배치되어 하나 이상의메모리 어레이를 형성하고, 상기 출력 신호부는 아날로그 디지털 변환회로(Analog-to-Digital Converter, ADC)를 포함하는 뉴로모픽 시스템의 작동 방법에 있어서,(a) 상기 입력 신호부의 상기 DAC를 통해 아날로그 입력 신호를 발생시키는 단계;(b) 상기 입력 신호를 시냅스 유닛의 복수의 메모리 셀에 인가하는 단계; 및(c) 인가된 상기 입력 신호에 의해 상기 시냅스 유닛의 복수의 메모리 셀로부터 흐르는 전류의 합을 상기 출력신호부의 상기 ADC를 통해 출력 신호로 발생시키는 단계를 포함하는, 뉴로모픽 시스템 작동 방법."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 15 항에 있어서,상기 복수의 메모리 셀은 논리상태 저장과 셀 선택 기능을 모두 할 수 있는 셀렉티브 메모리 소자 또는 셀 선택기능을 위한 선택 소자로서 투-터미널 스위칭 소자를 포함하고,상기 (b) 단계에서 상기 입력 신호의 전압은 상기 복수의 메모리 셀 모두가 턴-온되지 않는 범위에 있고, 동시에 상기 복수의 메모리 셀의 저항 상태를 구분할 수 있는 범위인, 뉴로모픽 시스템 작동 방법."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 15 항에 있어서,상기 뉴로모픽 시스템은 상기 복수의 메모리 셀에는 통과하는 전류를 소정의 범위로 조절하는 전류 조절 수단이연결되어 있고,상기 (c) 단계에서 상기 인가된 입력 신호에 의해 상기 시냅스 유닛의 복수의 메모리 셀로부터 상기 전류 조절수단을 통과해 흐르는 전류의 합을 상기 ADC를 통해 출력 신호로 발생시키는, 뉴로모픽 시스템 작동 방법."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "공개특허 10-2023-0130672-5-제 15 항에 있어서,상기 시냅스 유닛의 상기 복수의 메모리 셀에는 멀티플라이어가 연결되어 있고,상기 (c) 단계에서 상기 시냅스 유닛의 복수의 메모리 셀 각각으로부터 흐르는 전류는 상기 멀티플라이어에 의해 소정의 증폭인자로 증폭되고, 상기 증폭된 전류의 합을 상기 출력 신호부의 ADC를 통해 출력 신호로 발생시키는, 뉴로모픽 시스템 작동 방법."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 18 항에 있어서,상기 시냅스 유닛의 복수의 메모리 셀은 복수 개의 메모리 어레이에 분산 배치되고,상기 복수 개의 메모리 어레이별로 각각의 멀티플라이어가 연결되어 있고,동일한 메모리 어레이에 포함되는 모든 메모리 셀에 흐르는 전류는 동일한 증폭인자로 증폭되는, 뉴로모픽 시스템의 동작 방법."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 18 항에 있어서,상기 시냅스 유닛의 복수의 메모리 셀은 복수 개의 출력 전극라인에 위치하고,상기 복수 개의 출력 전극라인별로 멀티플라이어가 연결되어 있고,동일한 출력 전극라인에 연결되는 모든 메모리 셀에 흐르는 전류는 동일한 증폭인자로 증폭되는, 뉴로모픽 시스템의 동작 방법."}
{"patent_id": "10-2023-7026233", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제 18 항에 있어서,상기 복수의 메모리 셀과 상기 멀티플라이어 사이에는 통과하는 전류를 소정의 범위로 조절하는 전류 조절 수단이 연결되고,상기 (c) 단계에서, 상기 입력 신호에 의해 상기 시냅스 유닛의 복수의 메모리 셀 각각으로부터 상기 전류 조절수단을 통과해 흐르는 전류를 상기 멀티플라이어에 의해 소정의 증폭인자로 증폭하고, 상기 증폭된 전류의 합을상기 출력 신호부의 ADC를 통해 출력 신호로 발생시키는, 뉴로모픽 시스템 작동 방법."}
{"patent_id": "10-2023-7026233", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 아날로그적 정보 처리를 위해 점진적 저항 변화를 일으킬 수 있도록 하는 시냅스 유닛을 포함하는 뉴 로모픽 시스템 및 그 작동 방법을 제공하는 것을 목적으로 한다. 상기와 같은 목적을 달성하기 위해 본 발명의 일 측면은, 입력 신호를 발생시키는 입력 신호부, 상기 입력 신호부의 신호를 받아 설정된 가중치에 따라 전류를 (뒷면에 계속)"}
{"patent_id": "10-2023-7026233", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 뉴로모픽 시스템을 구현함에 있어서 점진적 저항 변화를 제어할 수 있는 메모리 장치를 활용하는 것 에 관한 것이다. 보다 구체적으로는 선택된 복수의 메모리 셀이 하나의 시냅스 유닛으로 인식되어 작동하도록 하는, 뉴로모픽 시스템에 관한 것이다."}
{"patent_id": "10-2023-7026233", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공지능 반도체 산업은 현재 태동기라고 할 수 있다. 최근 반도체 설계 및 제조 회사들이 시제품 또는 초기 제 품을 출시하기 시작한 상태이다. 이들 시제품이나 초기 제품은 모두 CMOS에 기반한 1세대 인공지능 반도체 제품 으로 메모리 관점에서는 기존의 반도체 제품과 다를 것이 없고, 2세대 인공지능 반도체에서는 새로운 메모리가 본격적으로 도입되고 사용될 것으로 예상된다. 생물학적 신경망과 유사한 집적도를 갖는 2세대 인공지능 반도체를 위해서는 생물학적 시냅스의 핵심 특성을 모 두 갖는 인공 시냅스를 하나의 소자로 구현해야 한다. 생체 시스템의 시냅스는 뉴런으로부터 전달된 신호를 처 리하는 과정에서 시냅스 가중치(synaptic weight)의 변화를 수반하고 이를 통하여 학습 및 기억기능을 발휘하게 된다. 따라서, 인공 시냅스 소자는 이를 모사하여 시냅스 가중치의 변화가 전류(또는 저항)으로 표현되도록 하 여 학습 및 기억 기능을 발휘하도록 하는 것을 목표로 한다. 따라서, 이러한 목적을 달성하기 위해서는 제어가능하고 구별가능한 점진적 전류(또는 저항)의 변화가 이루어질 수 있는 소자의 개발이 매우 중요하다. 가장 이 상적인 인공 시냅스 소자에 있어서 점진적인 전류(또는 저항) 변화는 인가되는 펄스의 횟수에 따라 정확하게 비 례하여 전류(또는 저항)의 변화가 있는 것이다. 이러한, 목적을 달성하기 위해 다양한 인공 시냅스 소자가 제안되고 제작되어 왔는데, 현재 시냅스 소자를 위해 반도체 분야에서 연구되어 왔던 기술은 RRAM, PRAM, MRAM과 같은 저항을 변하게 할 수 있는 소자를 이용한 메모 리 어레이에서 저저항 상태와 고저항 상태를 구별하여 각 셀에 정보를 저장하는 방식으로, 온-오프 형태의 디지 털 방식의 높은 저항 변화를 구현하고 이러한 저항 변화에 따라 메모리 어레이에서 셀의 로직 상태를 읽는 방향 으로 연구가 진행되어 왔다. 하지만, 인공 시냅스 소자를 위해서는 하나의 소자가 매우 다양한 저항 상태를 가질 필요가 있을 뿐만 아니라 이러한 저항 상태도 그 제어가 가능할 필요가 있다. 이러한 소자에 대해 상술한 RRAM 소자, PRAM 소자 등을 이 용하여 많은 연구 개발이 이루어지고 있으나, 비대칭성을 가지거나 반복 재현성이 부족하여 변별력있는 저항상 태를 만들면서 동시 제어가 가능한 수준이 되기에는 아직 많이 부족한 실정이다."}
{"patent_id": "10-2023-7026233", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 아날로그적 정보 처리를 위해 점진적 저항 변화를 일으킬 수 있도록 하는 시냅스 유닛을 포함하는 뉴 로모픽 시스템 및 그 작동 방법을 제공하는 것을 목적으로 한다."}
{"patent_id": "10-2023-7026233", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기와 같은 목적을 달성하기 위해 본 발명의 일 측면은, 입력 신호를 발생시키는 입력 신호부, 상기 입력 신호 부의 신호를 받아 설정된 가중치에 따라 전류를 흘리는 복수의 시냅스 유닛을 포함하는 시냅스부 상기 시냅스부 로부터 발생된 전류를 받아들여 출력 신호를 발생시키는 출력 신호부 및 상기 입력 신호부, 상기 시냅스부 및 상기 출력 신호부를 제어하는 컨트롤러부를 포함하고, 상기 입력 신호부는 디지털 아날로그 변환회로(Digital- to-Analog converter, DAC)를 포함하고, 상기 시냅스 유닛은 서로 연결되고 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀을 포함하고, 상기 복수의 메모리 셀은, 서로 교차하는 입력 전극라인과 출력 전극라인을 포함하는 크로스 포인트 구조에 배치되어 하나 이상의 메모리 어레이를 형성하고, 상기 출력 신호부는 아날로그 디지털 변환회로(Analog-to-Digital Converter, ADC)를 포함하고, 상기 컨트롤러부는, 상기 입력 신호부에서 DAC를 통해 아날로그 입력 신호를 생성하고, 생성된 상기 아날로그 입력 신호가 상기 시냅스 유닛에 포함된 상 기 복수의 메모리 셀에 인가되어 전류가 흐르도록 하고, 상기 복수의 메모리 셀로부터 흐르는 전류의 합을 상기 출력 신호부에서 상기 ADC를 통해 출력 신호로 발생시키는 뉴로모픽 시스템을 제공할 수 있다. 또한, 본 발명의 또 다른 측면은, 입력 신호를 발생시키는 입력 신호부, 상기 입력 신호부의 신호를 받아 설정 된 가중치에 따라 전류를 흘리는 복수의 시냅스 유닛을 포함하는 시냅스부, 상기 시냅스부로부터 발생된 전류를 받아들여 출력 신호를 발생시키는 출력 신호부 및 상기 입력 신호부, 상기 시냅스부 및 상기 출력 신호부를 제 어하는 컨트롤러부를 포함하고, 상기 입력 신호부는 디지털 아날로그 변환회로(Digital-to-Analog converter, DAC)를 포함하고, 상기 시냅스 유닛은 서로 연결되고 선택적으로 논리 상태를 저장할 수 있는 복수의 메모리 셀 을 포함하고, 상기 복수의 메모리 셀은, 서로 교차하는 입력 전극라인과 출력 전극라인을 포함하는 크로스 포인 트 구조에 배치되어 하나 이상의 메모리 어레이를 형성하고, 상기 출력 신호부는 아날로그 디지털 변환회로 (Analog-to-Digital Converter, ADC)를 포함하는 뉴로모픽 시스템의 작동 방법에 있어서, (a) 상기 입력 신호 부의 상기 DAC를 통해 아날로그 입력 신호를 발생시키는 단계, (b) 상기 입력 신호를 시냅스 유닛의 복수의 메 모리 셀에 인가하는 단계 및 (c) 인가된 상기 입력 신호에 의해 상기 시냅스 유닛의 복수의 메모리 셀로부터 흐 르는 전류의 합을 상기 출력 신호부의 상기 ADC를 통해 출력 신호로 발생시키는 단계를 포함하는 뉴로모픽 시스 템 작동 방법을 제공할 수 있다."}
{"patent_id": "10-2023-7026233", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명을 통해, 정확도가 높고 크기가 소형화되며 전력 소비가 적은 새로운 뉴로모픽 시스템이 가능하게 된다."}
{"patent_id": "10-2023-7026233", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하 본 발명의 실시예에 대하여 첨부된 도면을 참고로 그 구성 및 작용을 설명하기로 한다. 하기에서 본 발명 을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 어떤 부분이 어떤 구성요소를 '포함'한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함 할 수 있는 것을 의미한다. 본 발명에서는 새로운 뉴로모픽 시스템과 그 동작 방법에 대해서 설명한다. 딥 러닝 알고리즘에서 벡터 행렬 곱셈(vector-matrix multiplication, VMM) 연산은 훈련(learning) 및 추론 (inference)을 위한 핵심 컴퓨팅 연산이다. 이미지를 인식하기 위한 VMM 방법에 대해 도 1을 통해 설명하면 이미지를 N x N으로 구역을 분할하고 이들 각각 에 가중치를 설정한 후 명암 등의 정보를 다양한 입력 신호로 입력한다. 이를 뉴로모픽 시스템으로 표현하면 입 력 신호(Xi)는 프리 뉴런(pre-neuron)으로부터의 신호이고 출력되는 전류인 Itot는 포스트 뉴런(post-neuron)으 로의 출력 신호 그리고 Wi는 입력 신호에 시냅스를 통해 곱해지는 가중치가 된다. 이렇게 입력 신호와 가중치의 곱의 합을 통해 나타나는 전류인 Itot를 기준값과 비교하고 가장 근접한 가중치를 가지는 시냅스를 찾아 이미지 를 인식하게 된다. 하지만, 이러한 동작을 기존 컴퓨팅 시스템에서 구현하기에는 전력소모의 문제, 장치의 크기 문제 등 현실화하 기에 많은 문제가 있다. 이러한 문제를 해결하기 위해 최근 비휘발성 메모리인 RRAM(resistive random access memory), PRAM(phase change random access memory), MRAM(magnetic random access memory), FeRAM(Ferroelectric Randon Access Memory)과 같은 뉴메모리를 이용한 크로스 포인트 구조를 활용하여 이를 해결하고자 하는 연구가 활발하다. 크로스 포인트 구조의 메모리 어레이는 입력 전극라인과 출력 전극라인이 서로 교차하고, 이렇게 서로 교차하는 교차지점에서 메모리 셀을 통해 입력 전극라인과 출력 전극라인이 연결되는 구조가 된다. 크로스 포인트 구조의 메모리 어레이를 통한 VMM은 도 2에서 설명하였다. 도 2에서 컬럼(column) 금속 라인 을 접지된 상태로 유지하면서 로우(row) 금속 라인에 벡터 Xi로 표현될 수 있는 입력 신호를 인가하 면 크로스-포인트(i,j) 위치의 각 메모리 셀을 통해 흐르는 전류는 XiWij가 된다. 이들 컬럼 라인에 흐르는 전류는 동일한 컬럼 라인에 위치하는 메모리에 흐르는 전류의 합이 되므로, Ij =X1 *W1j + X2 *W2j + X3 *W3j +...+ Xn *Wnj 이 된다(도 2에서 j는 1~m). 이렇게 컬럼 라인을 통해 출력되는 m개의 전류(I1~Im) 각각을 기준값과 비교함으로써 추론(inference) 과정 을 거치게 된다. 여기서 입력 신호 Xi는 아날로그 신호로서 폭은 일정하고 높이를 달리하는 펄스, 높이는 일정하고 폭을 달리하는 펄스 또는 폭과 높이는 일정하고 횟수를 달리하는 펄스가 될 수 있다. 그리고 가중치인 Wij는 크로스 포인트 구 조의 메모리 어레이의 각 지점에서 메모리 셀의 전도도를 통해 표현될 수 있다. 그런데, 여기서 가중치인 Wij는 메모리 셀의 전도도에 해당하는데, 추론의 정확도를 높이기 위해서는 단계적으로 다양한 값, 즉 다양한 전도도가 메모리 셀에 저장될 수 있어야 한다. 다양성이 높아질 수록 추론의 정확도도 높 아지기 때문에, 이를 위해 다양한 단계의 전도도를 저장할 수 있는 뉴메모리의 개발이 활발하지만 아직까지 만 족할 만한 결과는 얻지 못하고 있다. 이는 도 3에서 나타내었는데, RRAM과 같은 메모리 셀에서 시냅스 가중치에 해당하는 전도도를 변화시키기 위해 라이팅 펄스(wrighting pulse)를 증가시키면서 전도도를 측정하면 메모리 셀의 전도도가 변하지만 직선적으로 변화하지 않고 곡선을 그리게 된다. 더욱이 이러한 곡선도 반복적으로 동일한 곡선을 나타내지 못하고 계속 변 화하게 된다. 즉, 단일의 RRAM과 같은 메모리 셀을 사용한 시냅스 유닛의 경우 가중치에 해당하는 메모리 셀의 전도도가 선형적으로 증감하지 않을 뿐만 아니라, 전도도의 변화도 측정할 때마다 달라지게 되어 추론의 정확도 를 높이는 것이 실질적으로 불가능하게 된다. 이와 같은 현상을 극복하기 위해 주변 회로 등을 통해 메모리 셀의 전도도 변화를 추론이 용이한 형태가 되도록 제어하고자 하는 시도는 있으나, 이는 뉴로모픽 시스템을 복잡하게 하고 연산 속도를 저하시킬 뿐만 아니라, 만 족할 만한 수준으로 제어되지도 못하고 있다. 본 발명은 종래 기술의 문제를 개선하기 위해서, 시냅스 유닛으로서 하나의 메모리 셀이 아닌 복수의 메모리 셀 을 이용하여 다양한 전도도의 변화를 나타낼 수 있는 새로운 뉴로모픽 시스템과 이를 이용하는 작동 방법을 제 공하기 위한 것이다. 본 발명에서는 시냅스 유닛으로 하나의 셀을 사용하는 것이 아니라 복수의 메모리 셀을 활 용함으로써 직선적이고 예측 가능한 저항 변화를 통해 시냅스 유닛의 가중치를 다양하게 표현할 수 있도록 하는 것이다. 도 4에서와 같이 시냅스 유닛에 포함되는 복수의 메모리 셀 중에서 온-셀(On Cell), 즉 저항이 낮은 상태의 메 모리 셀 개수의 증가와 감소에 따라 점진적으로 시냅스 유닛의 전도도를 변화시킬 수 있게 되고, 이러한 변화는 직선적이면서 예측 가능하게 된다. 이를 보다 상세히 설명하면, 본 발명에서는 입력 신호를 발생시키는 입력 신호부, 상기 입력 신호부의 신호를 받아 설정된 가중치에 따라 전류를 흘리는 복수의 시냅스 유닛을 포함하는 시냅스부, 상기 시냅스부로부터 발생 된 전류를 받아들여 출력 신호를 발생시키는 출력 신호부 및 상기 입력 신호부, 상기 시냅스부 및 상기 출력 신 호부를 제어하는 컨트롤러부를 포함하고, 상기 입력 신호부는 디지털 아날로그 변환회로(Digital-to-Analog converter, DAC)를 포함하고, 상기 시냅스 유닛은 서로 연결되고 선택적으로 논리 상태를 저장할 수 있는 복수 의 메모리 셀을 포함하고, 상기 복수의 메모리 셀은, 서로 교차하는 입력 전극라인과 출력 전극라인을 포함하는 크로스 포인트 구조에 배치되어 하나 이상의 메모리 어레이를 형성하고, 상기 출력 신호부는 아날로그 디지털 변환회로(Analog-to-Digital Converter, ADC)를 포함하고, 상기 컨트롤러부는, 상기 입력 신호부에서 DAC를 통 해 아날로그 입력 신호를 생성하고, 생성된 상기 아날로그 입력 신호가 상기 시냅스 유닛에 포함된 상기 복수의 메모리 셀에 인가되어 전류가 흐르도록 하고, 상기 복수의 메모리 셀로부터 흐르는 전류의 합을 상기 출력 신호 부에서 상기 ADC를 통해 출력 신호로 발생시키는 뉴로모픽 시스템을 제공할 수 있다. 본 발명에 따른 뉴로모픽 시스템을 도 5를 통해 나타내었다. 컨트롤러부는 입력 신호부, 출력 신호부 및 시냅스부의 동작을 제어하고, 입력 신호부는 시냅스부에 포함되는 크로스 포인트 구조 의 메모리 어레이의 메모리 셀에 대해 저장된 논리 상태를 리딩할 수 있는 입력 신호를 발생시킨다.출력 신호부 는 시냅스부의 복수의 메모리 셀로부터 흐르는 전류를 받아들여 ADC를 통해 출력 신호로 발생시키게 된다. 시냅스부는 크로스 포인트 구조의 메모리 어레이를 포함하여 복수의 메모리 셀을 포함하게 된다. 도 5에서는 시냅스부에 포함되는 메모리 어레이를 하나만 표시하였으나 둘 이상일 수도 있다. 본 발명에서 각각의 시냅스 유닛은 크로스 포인트 구조의 메모리 어레이에 배치되는 복수의 메모리 셀을 포함하 게 된다. 크로스 포인트 구조의 메모리 어레이는 서로 교차하는 입력 전극라인과 출력전극라인이 있고, 이들 라 인들이 교차하는 지점에는 메모리 셀이 배치되어 연결된다. 메모리 셀은 저항 변화를 통해 논리상태의 저장이 가능하여 변화하는 가중치를 저장할 수 있다. 시냅스 유닛은 복수의 메모리 셀을 포함함으로써, 정확한 추론을 위해 시냅스 유닛에 요구되는 다양한 가중치를 복수의 메모리 셀의 저항 변화를 통해 나타낼 수 있게 된다. 하나의 시냅스 유닛으로 설정되는 복수의 메모리 셀의 개수는 설정되는 가중치에 따라 결정될 수 있는데, 예를 들어 메모리 셀이 1비트의 논리상태를 저장할 수 있다면, 128의 시냅스 가중치가 필요한 경우 128개의 메모리 셀을 하나의 시냅스 유닛이 되도록 선택하고 선택된 128개의 메모리 셀을 온(on) 상태로 만들면 128의 시냅스 가중치가 설정된다. 마찬가지로 256의 시냅스 가중치가 필요한 경우에는 256개의 메모리 셀에 의해 256의 시냅 스 가중치를 설정할 수 있게 된다. 또한, 하나의 시냅스 유닛으로 설정되는 메모리 셀의 개수는 컴퓨터에서 기반으로 하는 2진법에 기반하여 2n 인 것이 바람직하다. 따라서, 선택되는 메모리 셀의 갯수는 1, 2, 4, 8, 16, 32, 64, 128, 256, 1024, 2048 등 필 요에 따라 다양하게 가질 수 있다. 이를 도 6을 통해 보다 자세히 설명하면 X1의 입력 신호가 시냅스 유닛 W1에 인가되고 시냅스 유닛 W1에는 128의 가중치가 설정되어 있다면 W1을 위한 시냅스 가중치를 위해서는 128개의 셀(C1~C128)을 온 상태로 만들어 여기에 X1의 입력 신호를 인가하고 이로부터 출력되는 복수의 메모리 셀로부터 흐르는 전류가 합해져서 출력 신호부로 전달하게 된다. 마찬가지로 X2의 입력 신호가 시냅스 W2에 인가되고 시냅스 W2에는 256의 가중치가 설정되어 있다면 W2를 위한 시 냅스 가중치를 위해서는 256개의 셀(C1~C256)을 온 상태로 만들어 여기에 X1의 입력 신호를 인가하고 이로부터 출 력되는 전류를 측정하게 된다. 이렇게 동시에 여러 메모리 셀에서 흐르는 전류의 합을 통해 다양한 시냅스 가중 치에 따라 출력 신호를 결정할 수 있게 된다. 본 발명에서 입력 신호부는 디지털 아날로그 변환회로(Digital-to-Analog converter, DAC)를 포함하여 디지털화 된 이미지 등의 정보를 아날로그 형태의 입력 신호로 변환시킨다. 상술한 바와 같이 VMM방식의 연산을 위해서 입력 신호는 아날로그 신호로서 폭은 일정하고 높이를 달리하는 펄스, 높이는 일정하고 폭을 달리하는 펄스 또 는 폭과 높이는 일정하고 횟수를 달리하는 펄스가 될 수 있다. 이러한 신호를 만들기 위해서는 측정 장치로부터 들어오는 디지털 정보를 아날로그 신호로 변환해 줄 수 있는 DAC 장치가 필요하다. 또한 출력 신호부에는 반대로 아날로그 디지털 변환회로(Analog-to-Digital Converter, ADC)가 포함되는데, 이 를 통해 시냅스부로부터 전달되는 아날로그 방식의 전류 신호를 디지털 신호화 할 수 있게 된다. 따라서 이러한 출력 신호부를 통해 발생되는 출력 신호는 디지털 신호를 포함할 수 있게 된다. 하지만, 발생되는 출력 신호가 항상 디지털화되는 것은 아닐 수 있어서, 출력 신호는 아날로그 신호로 나타날 수도 있다. 한편, 시냅스 유닛의 복수의 메모리 셀은 크로스 포인트 구조의 메모리 어레이에서 다양한 형태로 배치될 수 있 는데, 메모리 셀이 모두 하나의 동일한 입력 전극라인에 배치될 수도 있고, 하나의 동일한 출력 전극라인 상에 배치될 수도 있으며, 복수의 입력 전극라인과 출력 전극라인, 예를 들어 16×16, 8×32, 4×64 매트릭스 상에 위치할 수도 있다. 또한, 복수의 메모리 어레이에 분산되어 배치될 수도 있다. 특히 시냅스 유닛의 메모리 셀은 비휘발성 메모리 소자와 셀 선택을 가능하게 하는 선택 소자로서 투-터미널 스 위칭 소자를 포함할 수 있다. 메모리 셀에서 논리 상태를 저전력으로 저장하기 위해서는 비휘발성 메모리의 사 용이 필요하고, 시냅스 유닛의 메모리 셀을 차례로 선택하여 저항 상태를 변화시키고 이를 통해 흐르는 전류를 측정하기 위해서는 메모리 셀 각각이 선택 소자를 포함하는 것이 필요하다. 비휘발성 메모리 소자는 플래시 메모리(Flash Memory), RRAM(resistive random access memory), PRAM(phase change random access memory), MRAM(magnetic random access memory), FeRAM(Ferroelectric Randon AccessMemory), 셀렉티브-메모리(Selective-Memory) 중 어느 하나일 수 있다. 특히 비휘발성 메모리 소자는 RRAM, PRAM, MRAM, 셀렉티브-메모리와 같은 가변 저항 소자일 수 있는데, 이러한 가변 저항 소자는 인가되는 전압 및/ 또는 전류 펄스에 따라 여러 저항 상태를 나타내어 이를 통해 1 비트 이상의 논리 상태를 저장할 수 있다. 또한, 선택 소자는 투-터미널 스위칭 소자일 수 있는데, 이렇게 메모리 셀의 선택을 위한 선택 소자로서 투-터 미널 스위칭 소자를 적용함으로써 집적도를 높이고 전력 소비를 줄일 수 있게 된다. 투-터미널 스위칭 소자는 오보닉문턱스위치(Ovonic Threshold Switch), 전이금속산화물 스위치, MIEC(Mixed Ion-Electron Conductor) 스 위치, 상보형 저항 스위치, 도핑된 비정질 실리콘 등과 같은 소자가 될 수 있다. 이러한 투-터미널 스위칭 소자 는 일정 전압, 즉 문턱 전압(threshold voltage)을 기준으로 큰 저항 변화를 나타내는 특징을 가지고 있어 이를 통해 크로스 포인트 구조의 메모리 어레이에서 셀의 선택을 가능하게 할 수 있다. 또한, 본 발명에서 시냅스 유닛의 복수의 메모리 셀은 논리 상태 저장과 셀 선택 기능을 동시에 할 수 있는 셀 렉티브-메모리(Selective-Memory) 소자를 포함할 수 있다. 셀렉티브-메모리 소자는 비휘발성 메모리 특성을 가지면서 동시에 선택 소자 특성을 가지는 소자를 의미한다. 저항변화에 의해 논리상태를 저장할 수 있으면서 동시에 일정한 전압, 즉 문턱 전압을 기준으로 저항의 변화를 일으켜 선택 소자로서 작동할 수 있는 것을 의미한다. 예를 들어, 칼코게나이드 물질인 오보닉문턱스위치의 경우 극성을 달리하여 라이팅 전압을 인가하면 서로 다른 저항 상태를 만들 수 있으며, 이를 이용한 논리 상태를 저장하고 읽을 수 있다. 따라서, 상변화가 없는 칼코게 나이드 물질도 가변 저항 소자가 될 수 있고 동시에 고유의 스위치 특성, 즉 문턱 전압을 기준으로 그 전후에서 일정한 저항의 변화가 일어나는 특징을 가질 수 있다. 이와 같이, 기존의 오보닉문턱스위치 소자와 같이 상변화가 없는 칼코게나이드 물질을 포함하는 가변 저항 소자 를 활용하면, 스위치 특성을 통해 하나 이상의 메모리 셀을 선택하고 가변 저항 특성을 통해 각각에 논리 상태 를 저장할 수 있게 된다. 이러한 소자는 셀렉티브-메모리 소자라고 표현될 수 있고 이 경우 추가적인 메모리 소자 또는 선택 소자가 필요 없기 때문에 메모리 장치의 고밀도화를 가능하게 하고 전력소비를 줄일 수 있게 된다. 이러한 칼코게나이드 물 질로는 In-Ge-As-Se 합금, Te-Se합금, As-Se 합금, Ge-Te 합금, Ge-Se 합금, As-Se-Te 합금, Ge-As-Se 합금, Ge-As-Sb 합금, Ge-Sb-Te 합금, Ge-Sb-Se 합금, Ge-As-Te 합금, Si-Ge-As-Se 합금, Si-Te-As-Ge 합금, In-Sb- Te 합금, In-Sb-Se 합금, In-Ge-As 합금, In-Ge-Te 합금, In-Te 합금 등이 사용될 수 있다. 하지만, 상기 물질 이외에도 저항변화에 의해 논리상태 저장이 가능하면서 동시에 스위칭 기능이 가능한 물질이라면 특별히 제한하 지 않는다. 상술한 바와 같은 메모리 셀의 예는 도 7에서 나타내었는데, 참고로 각각의 메모리 셀들의 형태 및 구성은 다양 하게 변형될 수 있다. 예를 들어, 선택 소자 또는 메모리 소자가 생략되거나, 전극이 생략될 수 있다. 또는, 선 택 소자와 메모리 소자의 위치가 서로 바뀔 수 있다. 도 7(a)는 메모리 소자와 선택 소자가 포함된 메모리 셀을 나타내었다. 메모리 셀에 대한 엑세스 라인 중 하나 인 워드라인은 지면 수직으로 지나가고 비트라인은 지면과 평행하게 지나가는 것을 나타낸다. 이러한 수직으로 교차하는 워드라인과 비트라인 사이에는 메모리 셀이 배치된다. 워드라인 및 비트라 인과 연결되는 메모리 소자 및 선택 소자 사이에는 전극(1331, 1332)이 배치된다. 전극(1331, 1332) 사이에는 메모리 소자와 선택 소자 그리고 그 사이를 연결하는 전극을 포함하게 된다. 메모리 셀의 메모리 소자는 플래시 메모리, RRAM, PRAM, MRAM, FeRAM, 셀렉티브-메모리 등의 비휘발 성 메모리 소자 중 어느 하나이면서, 선택 소자는 투-터미널 스위치 소자가 될 수 있다. 예를 들면, 메 모리 소자는 RRAM, PRAM, MRAM, FeRAM, 셀렉티브-메모리 중 어느 하나이고 선택 소자는 투-터미널 스위치 소자일 수 있다. 이때 투-터미널 스위치 소자는 오보닉문턱스위치일 수 있다. 또한, 메모리 셀은 선택 소자 없이 셀렉티브-메모리 소자만을 포함할 수 있다. 도 7(b)에서는 메모리 셀 이 셀렉티브-메모리 소자와 전극(1331, 1332)을 포함하는 예를 도시하고 있다. 셀렉티브-메모리 소자 는 상변화가 없는 칼코게나이드 물질일 수 있는데 고유의 스위치 특성을 이용하여 메모리 셀을 선택하고, 라이팅 조건에 따라 나타나는 가변 저항 특성을 이용하여 논리상태를 라이팅 하는 것이 가능하기 때문이다. 이 러한, 셀렉티브-메모리 소자의 예는 칼코게나이드 물질을 포함하는 오보닉문턱스위치소자가 될 수 있다. 오보닉문턱스위치소자는 일반적으로 RRAM, PRAM등과 함께 연결되어 선택 소자로 사용되지만, 단독적으로 사용되 어 가변 저항 특성과 선택 기능을 동시에 나타낼 수 있기 때문이다. 칼코게나이드 물질은 In-Ge-As-Se를 포함하는 합금일 수 있다. 본 발명에 따른 뉴로모픽 시스템에서 상기 시냅스 유닛의 복수의 메모리 셀에는 통과하는 전류를 소정의 범위로 조절하는 전류 조절 수단이 연결되어, 상기 입력 신호에 의해 상기 복수의 메모리 셀로부터 흐르는 전류는 상기 전류 조절 수단을 통과하여 상기 소정의 범위로 조절되는 전류로 흐르고, 상기 전류 조절 수단을 통과해 흐르는 전류의 합을 상기 출력 신호부에서 ADC를 통해 출력 신호로 발생시킬 수 있다. 입력 신호에 의해 시냅스 유닛의 복수의 메모리 셀을 통과하는 전류의 변화는 비교적 일정하지만, 도 8에서 나 타낸 바와 같이 셀 산포에 의해 중간에 예상보다 높거나 낮은 전류를 나타낼 수 있고, 또는 전체 전류의 증가 슬로프를 이상적인 슬로프에서 벗어나게 만들어줄 수도 있다. 이러한 현상은 최종 출력 신호에서 에러 요인이 될 수 있기 때문에 바람직하지 않다. 따라서, 이를 제어하기 위해 본 발명에서는 메모리 셀에 흐르는 전류를 소 정의 범위로 조절해 주는 전류 조절 수단을 연결하여 도 9와 같이 이상적인 전류 슬로프에서 아래 위로 크게 벗 어나는 전류를 제거하여 주어 출력 신호의 정밀도를 높여줄 수 있게 된다. 이러한 전류 조절 수단은 다양한 형태의 회로 또는 소자가 될 수 있는데, 예를 들어, 크로스 포인트 구조인 메 모리 어레이의 출력 전극라인 말단에 연결되는 전류 제한 트랜지스터일 수도 있다. 이러한 전류 제한 트랜지스 터는 도 10에서와 같이 소정의 범위를 벗어나는 높은 전류를 일정한 범위 이하로 제한하여 준다. 따라서, 출력 신호부로 메모리 셀로부터의 전류가 흐르기 전에 이러한 트랜지스터를 통과하면서 일정 이상의 전류는 제한되어 흐르도록 할 수 있다. 보다 상세한 예는 도 11에서 나타내었는데, 입력 신호(X1, X2, X3,...,Xk)는 각 시냅스 유닛(W1, W2, W3,...,Wk) 으로 인가되는데, 각 시냅스 유닛은 m개의 메모리 셀로 구성되고, 각 메모리 어레이의 출력 전극라인 말단에는 전류 조절 수단으로서 트랜지스터가 연결된다. 이에 따라 입력 신호에 의해 최종적으로 흐르는 전류는 Itot =X1 *W1 + X2 *W2 + X3 *W3 +...+ Xk*Wk= ([X1*A1C11] + [X1*A1C12]+ ...+ [X1*A1C1m]) +([X2*A2C11]+[X2*A2C12]+...+[X2*A2C1m])+...+([Xk*AkC11]+[Xk*AkC12]+...+[Xk*AkC1m])로 표현될 수 있는데 여기서 A1C11은 A1 어레이의 C1 셀을 의미하고 [X1*A1C11]는 입력 신호 X1이 A1C11셀을 통과하여 흐르는 전류가 메모리 어레 이의 출력 전극라인 말단에 배치되는 트랜지스터(전류제한 TR)를 거쳐 일정 전류 이하로 제한되어 흐르게 되는 컴플라이언스 전류(compliance current)를 의미한다. 이러한 컴플라이언스 전류의 합을 출력 신호부에서 ADC를 통해 출력 신호로 발생시키게 된다. 상기 예에서는 시냅스 유닛의 복수의 메모리 셀은 하나의 메모리 어레이에서 동일한 입력 전극라인 상에 위치하 는 것이지만, 본 발명이 반드시 이에 제한되는 것은 아니어서 시냅스 유닛의 복수의 메모리 셀은 메모리 어레이 내에서 두 개의 입력 전극라인 상에 배치되거나 하나의 출력 전극라인 상에 배치되거나 또는 16×16, 8×32, 4 ×64 매트릭스 상에 배치될 수도 있다. 상술한 바와 같은 뉴로모픽 시스템의 작동을 위해서, 본 발명에서는 (a) 상기 입력 신호부의 상기 DAC를 통해 아날로그 입력 신호를 발생시키는 단계, (b) 상기 입력 신호를 시냅스 유닛의 복수의 메모리 셀에 인가하는 단 계 및 (c) 인가된 상기 입력 신호에 의해 상기 시냅스 유닛의 복수의 메모리 셀로부터 흐르는 전류의 합을 상기 출력 신호부의 상기 ADC를 통해 출력 신호로 발생시키는 단계를 포함하는, 뉴로모픽 시스템 작동 방법을 제공할 수 있다. 또한, 상기 뉴로모픽 시스템에서 상기 시냅스 유닛의 복수의 메모리 셀에 전류 제한 소자가 연결된 경우에는 상 기 (c) 단계에서 상기 복수의 메모리 셀로부터 흐르는 전류는 상기 전류 조절 수단을 통과하여 상기 소정의 범 위로 제한되는 전류로 흐르고, 상기 조절된 전류의 합을 상기 출력 신호부에서 상기 ADC를 통해 출력 신호로 발 생시키게 된다. 특히, 상기 복수의 메모리 셀은 논리상태 저장과 셀 선택 기능을 모두 할 수 있는 셀렉티브 메모리 소자 또는 셀 선택 기능을 위한 선택 소자로서 투-터미널 스위칭 소자를 사용하는 경우에는, 상기 (b) 단계에서 인가되는 상기 입력 신호의 전압은 상기 복수의 메모리 셀 모두가 턴-온되지 않는 범위에 있고, 동시에 상기 복수의 메모 리 셀의 저항 상태를 구분할 수 있는 범위에 있을 수 있다. 본 발명에서와 같은 크로스 포인트 구조의 메모리 어레이에서 스위칭 기능을 이용한 일반적인 셀 선택 과정은 선택되지 않은 셀에는 스위치 소자의 특성을 이용하여 매우 낮은 전류만이 흐르게 하고 선택된 셀에는 셀의 로 직 상태를 구분할 수 있는 전압을 인가하여 이루어지게 된다.투-터미널 스위치 소자 또는 셀렉티브-메모리 소자를 포함한 크로스 포인트 구조의 메모리 어레이에서, 선택된 메모리 셀들, 즉 시냅스 유닛의 메모리 셀들의 전류를 리딩하는 일반적인 방법을 도 12를 통해 설명한다. 도 12 에 있어서 선택되지 않은 셀들에는 Vinh이 인가되고 이 영역에서는 저항이 높은 셀과 낮은 셀의 구분이 없고 전 류의 흐름이 매우 미미하게 된다. 반면, 선택된 셀에는 Vread1 가 인가되는데, Vread1 은 저항이 낮은 셀에서 급격 한 저항 변화가 나타나는 임계 전압(Vth_A)과 저항이 높은 셀에서 급격한 저항 변화가 나타나는 임계 전압(Vth_B) 의 사이(Vth_A < Vread1 < Vth_B)에 위치하도록 한다. 즉 저항이 낮은 셀은 급격한 저항 변화가 나타나 턴-온(turn- on)되고, 저항이 높은 셀은 오프(off), 즉 급격한 저항 변화가 없도록 하여, 선택된 셀에 흐르는 전류로부터 로 직 상태를 구분할 수 있다. 도 12에서는 Vread1 이 인가됨에 따라 저항이 높은 셀에서는 Itarget,off의 전류가 흐르 고 저항이 낮은 셀에서는 Itarget,on 전류가 흐르게 된다. 이러한 방법은 메모리 어레이에서 하나의 셀만을 선택하 여 디지털적인 온, 오프 상태만을 리딩할 수 있다. 그 이유는 온 상태에서의 전류 흐름이 너무 커서 하나의 셀 이 일단 온 상태에서 리딩 전압이 인가되면 흐르는 전류가 너무 커서 같은 메모리 어레이에서 그 외의 다른 셀 에 대해서는 전류 측정이 어렵기 때문이다. 이러한 이유로, 일반적인 리딩 방법은 메모리 어레이를 구성하는 선 택된 2 이상의 메모리 셀의 전류를 동시에 측정하는 것이 필요한 본 발명의 뉴로모픽 시스템의 동작에 적용하기 에는 적절하지 않을 수 있다. 그러나 본 발명은 일반적인 리딩 방법을 사용하면서 다른 수단을 통해 본 발명의 뉴로모픽 시스템을 작동시킬 수 있는 방법을 제한하는 것으로 해석되어서는 안 된다. 본 발명의 뉴로모픽 시스템을 작동시킴에 있어서, 투-터미널 스위치 소자 또는 셀렉티브-메모리 소자를 포함한 크로스 포인트 구조의 메모리 어레이에서 선택된 메모리 셀들, 즉 시냅스 유닛의 메모리 셀들의 전류를 리딩하 는데 적합한 방법을 도 13을 통해 설명한다. 선택되지 않은 셀들에는 Vinh이 인가되고 이 영역에서는 셀들의 저항 상태에 따른 전류 흐름에 있어 구분이 없고 전류의 흐름이 매우 미미하게 된다. 한편 선택된 셀에 인가되는 리딩전압은, 도 13에 'Vread2' 로 표시된 바와 같 이, 선택된 하나 이상의 셀(들) 모두가 턴-온되지 않는 서브쓰레쉬홀드(subthreshold) 영역 전압 범위(Vth1 미만)에 있고, 상기 복수의 메모리 셀의 저항 상태를 구분할 수 있는 범위(Vsep 초과)에서 인가된다. 즉, 도 13 에서 리딩전압인 Vread2는 Vsep 보다 크면서 Itarget과 같이 메모리 소자의 고저항 상태와 저저항 상태를 구분할 수 있고, 선택된 셀들 중 가장 저저항 상태인 셀의 임계 전압인 Vth1 보다 작은 범위에 있게 된다. 이러한 범위는 도 13에서 Vinput 으로 표시하였다. 이와 같이 서브쓰레쉬홀드 영역에서 리딩이 이루어지면 동시에 여러 셀에 대한 리딩이 가능하게 되는데, 상술한 일반적인 방법과 달리 온 상태의 셀에 리딩 전압을 인가하여도 그를 통해 흐르는 전류는 크기 않아서 동시에 선 택된 여러개의 셀에 리딩 전압을 인가하여 선택된 여러 개의 셀들을 통해 흐르는 전류의 합을 쉽게 측정할 수 있기 때문이다. 상술한 투-터미널 스위칭 소자는, 오보닉문턱스위치(Ovonic Threshold Switch) 소자, 전이금속산화물 스위치 소 자, MIEC(Mixed Ion-Electron Conductor) 스위치 소자, 상보형 저항 스위치 소자 및 도핑된 비정질 실리콘 중 하나일 수 있다. 상기 물질 이외에도 일정한 전압을 기준으로 저항의 변화를 일으키는 스위칭 기능이 가능한 물 질이라면 특별히 제한하지 않는다. 또한, 셀렉티브-메모리 소자는 비휘발성 메모리 특성을 가지면서 동시에 선 택 소자 특성을 가지는 소자를 의미한다. 본 발명에서 상기 크로스 포인트 구조의 메모리 어레이에 배치되는 복수의 메모리 셀은 비휘발성 메모리 소자와 선택 소자를 포함하고, 상기 선택 소자는 트랜지스터 또는 다이오드이어서 셀 선택을 가능하게 할 수 있다. 여기서 비휘발성 메모리 소자는 플래시 메모리(Flash Memory), RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), MRAM(Magnetoresistive Randon Access Memory), FeRAM(Ferroelectric Randon Access Memory), 셀렉티브-메모리(Selective-Memory) 중 어느 하나일 수 있다. 또한, 상기 선택 소자로서 트랜지스터 또는 다이오드는 상기 비휘발성 메모리 소자를 통해 흐르는 전류를 소정 의 전류 크기 이하로 제한되어 흐르게 하여, 상기 복수의 메모리 셀 각각으로부터 흐르는 전류의 합을 상기 출 력 신호부로 전달할 수 있다. 트랜지스터 또는 다이오드와 같은 선택 소자는 셀 선택 뿐만 아니라 상기 비휘발성 메모리 소자를 통해 흐르는 전류를 일정한 전류 이하로 제한하는 전류 조절 수단으로서 작동할 수 있다. 따라서 비휘발성 메모리 소자와 선택 소자로서 트랜지스터 또는 다이오드가 연결된 메모리 셀을 사용하면 별도의 전류 조절 수단 없이 메모리 셀 자체로 일정 전류 크기 이하로 제한되는 컴플라이언스 전류가 흐르게 할 수 있다. 이 경우에도 마찬가지로 입력 신호가 인가되어 시냅스 유닛의 복수의 메모리 셀로부터 흐르는 컴플라이언스 전류의 합을 출력 신호부에서 출 력 신호로 발생시킨다. 본 발명은 하나의 메모리 셀이 아닌 복수의 메모리 셀을 이용하여 하나의 시냅스 유닛을 구성함으로써 다양한 전도도를 나타낼 수 있는 새로운 뉴로모픽 시스템과 이를 이용하는 방법을 제공할 수 있다. 즉, 시냅스를 하나 의 메모리 셀로 구성하여 가중치를 나타내는 것이 아니라 복수의 메모리 셀로 구성함으로써 설계 자유도가 높고 다양한 가중치를 설정할 수 있도록 한다. 또한, 상기 복수의 셀 각각으로부터 흐르는 전류에 대해서는 컨트롤러부를 통해 설정된 증폭인자를 설정함으로 써 보다 다양한 전도도를 구현할 수도 있다. 이 경우, 사용되는 메모리 셀의 수를 줄이면서도 동일 내지 유사한 전도도 변화를 구현할 수 있어 뉴로모픽 시스템을 단순화할 수 있어 효율적이다. 상기 증폭인자는 이진법에 의 한 자릿수에 따를 수 있다. 이를 위한 본 발명에 따르는 뉴로모픽 시스템은, 입력 신호를 발생시키는 입력 신호부, 상기 입력 신호부의 신 호를 받아 설정된 가중치에 따라 전류를 흘리는 복수의 시냅스 유닛을 포함하는 시냅스부, 상기 시냅스부로부터 발생된 전류를 받아들여 출력 신호를 발생시키는 출력 신호부 및 상기 입력 신호부, 상기 시냅스부 및 상기 출 력 신호부를 제어하는 컨트롤러부를 포함하고, 상기 입력 신호부는 디지털 아날로그 변환회로(Digital-to- Analog converter, DAC)를 포함하고, 상기 시냅스 유닛은 서로 연결되고 선택적으로 논리 상태를 저장할 수 있 는 복수의 메모리 셀을 포함하고, 상기 복수의 메모리 셀은, 서로 교차하는 입력 전극라인과 출력 전극라인을 포함하는 크로스 포인트 구조에 배치되어 하나 이상의 메모리 어레이를 형성하고, 멀티플라이어가 연결되고, 상 기 출력 신호부는 아날로그 디지털 변환회로(Analog-to-Digital Converter, ADC)를 포함하고, 상기 컨트롤러부 는, 상기 입력 신호부에서 DAC를 통해 아날로그 입력 신호를 생성하고, 생성된 상기 아날로그 입력 신호가 상기 시냅스 유닛에 포함된 상기 복수의 메모리 셀에 인가되고 상기 복수의 메모리 셀로부터 흐르는 각각의 전류는 상기 멀티플라이어에 의해 소정의 증폭인자로 증폭되도록 하고, 상기 증폭된 전류의 합을 상기 출력 신호부에서 상기 ADC를 통해 출력 신호로 발생시킬 수 있다. 시냅스 유닛의 메모리 셀은 비휘발성 메모리 소자와 셀 선택을 가능하게 하는 선택 소자로서 투-터미널 스위칭 소자를 포함할 수 있다. 메모리 셀에서 논리 상태를 저전력으로 저장하기 위해서는 비휘발성 메모리의 사용이 필요하고, 시냅스 유닛의 메모리 셀을 차례로 선택하여 저항 상태를 변화시키고 이를 통해 흐르는 전류를 측정 하기 위해서는 메모리 셀 각각이 선택 소자를 포함하는 것이 필요하다. 비휘발성 메모리 소자는 플래시 메모리(Flash Memory), RRAM(resistive random access memory), PRAM(phase change random access memory), MRAM(magnetic random access memory), FeRAM(Ferroelectric Randon Access Memory), 셀렉티브-메모리(Selective-Memory) 중 어느 하나일 수 있다. 특히 비휘발성 메모리 소자는 RRAM, PRAM, MRAM, FeRAM, 셀렉티브 메모리와 같은 가변 저항 소자일 수 있는데, 이러한 가변 저항 소자는 인가되는 전압 및/또는 전류 펄스에 따라 여러 저항 상태를 나타내어 이를 통해 1비트 이상의 논리 상태를 저장할 수 있 다. 또한, 선택 소자는 투-터미널 스위칭 소자일 수 있는데, 이렇게 메모리 셀의 선택을 위한 선택 소자로서 투-터 미널 스위칭 소자를 적용함으로써 집적도를 높이고 전력 소비를 줄일 수 있게 된다. 투-터미널 스위칭 소자는 오보닉문턱스위치, 전이금속산화물 스위치, MIEC 스위치, 상보형 저항 스위치, 도핑된 비정질 실리콘 등과 같은 소자가 될 수 있다. 또한, 본 발명에서 시냅스 유닛의 복수의 메모리 셀은 논리 상태 저장과 셀 선택 기능을 동시에 할 수 있는 셀 렉티브-메모리(Selective-Memory) 소자를 포함할 수 있다. 셀렉티브-메모리 소자는 비휘발성 메모리 특성을 가지면서 동시에 선택 소자 특성을 가지는 소자를 의미한다. 저항변화에 의해 논리상태를 저장할 수 있으면서 동시에 일정한 전압, 즉 임계 전압을 기준으로 저항의 변화를 일으켜 선택 소자로서 작동할 수 있는 것을 의미한다. 예를 들어, 칼코게나이드 물질인 오보닉문턱스위치의 경우 극성을 달리하여 라이팅 전압을 인가하면 서로 다른 저항 상태를 만들 수 있으며, 이를 이용한 라이팅 및 리딩이 가능하다. 따라서, 상변화가 없는 칼코게나이드 물 질도 가변 저항 소자가 될 수 있고 동시에 고유의 스위치 특성, 즉 임계전압을 기준으로 그 전후에서 일정한 저 항의 변화가 일어나는 특징을 가질 수 있다.이와 같이, 오보닉문턱스위치 소자와 같이 상변화가 없는 칼코게나이드 물질을 포함하는 가변 저항 소자를 활용 하면, 스위치 특성을 통해 하나 이상의 메모리 셀을 선택하고 가변 저항 특성을 통해 각각에 논리 상태를 저장 할 수 있게 된다. 또한, 상기 복수의 메모리 셀과 상기 멀티플라이어 사이에는 통과하는 전류를 소정의 전류 크기 이하로 제한하 는 전류 조절 수단이 연결되어, 상기 입력 신호부의 신호에 의해 상기 복수의 메모리 셀로부터 흐르는 각각의 전류는 상기 전류 조절 수단을 통과 후 상기 멀티플라이어에 의해 상기 증폭인자로 증폭되고, 상기 증폭된 각각 의 전류의 합을 상기 출력 신호부에서 출력 신호화할 수 있다. 상술한 바와 같이 입력 신호에 의해 시냅스 유닛의 복수의 메모리 셀을 통과하는 전류의 변화는 비교적 일정하 지만, 셀 산포에 의해 중간에 예상보다 높거나 낮은 전류를 나타낼 수 있고, 또는 전체 전류의 증가 슬로프를 이상적인 슬로프에서 벗어나게할 수도 있다. 이러한 현상은 최종 출력 신호에서 에러 요인이 될 수 있기 때문에 바람직하지 않다. 따라서, 이를 제어하기 위해 본 발명에서는 메모리 셀에 전류 조절 수단을 연결하여 이상적인 전류 슬로프에서 소정의 범위를 넘어가는 전류를 제거하여 주어 출력 신호의 정밀도를 높여줄 수 있게 된다. 복수의 메모리 셀과 상기 멀티플라이어 사이에서 연결되는 전류 조절 수단은 다양한 형태의 회로 또는 소자가 될 수 있는데, 크로스 포인트 구조인 메모리 어레이의 출력 전극라인 말단에 연결되는 전류 제한 트랜지스터일 수도 있다. 입력 신호에 의해 메모리 셀로부터의 흐르는 전류는 이러한 트랜지스터를 통과하면서 일정 이상의 전류는 제한되도록하여 컴플라이언스 전류가 흐르도록 하고, 이렇게 제한되어 흐르는 컴플라이언스 전류를 멀티 플라이어를 통해 증폭하고 증폭된 전류들의 합을 측정함으로써 출력 신호를 결정할 수 있게된다. 증폭하기 전에 컴플라이언스 전류가 흐르게 함으로써 증폭에 의해 오차가 같이 증폭될 수 있는 가능성을 미리 차단할 수 있게 된다. 본 발명은 또한 시냅스 유닛의 복수의 메모리 셀의 위치와 전류를 증폭시키는 멀티플라이어의 연결에 따라 다양 한 형태가 나타날 수 있다. 우선 하나의 시냅스 유닛이 포함하는 복수의 메모리 셀은 복수의 메모리 어레이에 분산 배치되는 경우가 있다. 이 경우 각각의 메모리 어레이에는 컨트롤러부에 의해 각각 증폭인자가 설정되어서 동일한 메모리 어레이에 위 치하는 메모리 셀은 모두 같은 증폭인자를 적용하여 증폭되도록 할 수 있다. 이를 위해 멀티플라이어는 메모리 어레이별로 하나씩 연결된다. 이를 통해 여러 메모리 어레이에 복수의 메모리 셀들이 분산 배치된 하나의 시냅 스 유닛은 이들에 흐르는 전류의 합이 출력 신호부로 전달된다. 이를 도 14 및 15를 통해 보다 상세하게 설명한다. 도 14에서는 일반적인 크로스 포인트 구조의 뉴로모픽 시스 템에서와 같이 입력 신호 Xi은 가중치를 가지는 시냅스 유닛(W11~Wn1)을 거쳐 출력 신호를 출력하는 것을 설명하 고 있다. 여기서 시냅스 유닛은 복수의 메모리 셀로 구성되고 복수의 메모리 셀은 다시 복수의 메모리 어레이에 분산 배치된다. 도 14에서는 하나의 시냅스 유닛에 포함되는 메모리 어레이를 k개로 표시하였지만, 메모리 어레 이의 수는 2, 4, 16, 32, 64 등 필요에 따라 다양하게 가져갈 수 있다. 이러한 복수의 메모리 어레이에는 각각 증폭인자(m.f~m.f(k))가 설정되는데 증폭인자는 이진법의 자릿수를 표시하도록 2n(n은 0을 포함하고 양의 정수)이 될 수 있다. 예를 들면, 도 14에서 메모리 어레이의 수 k는 8이 고, 이에 따라 A1 어레이의 증폭인자인 m.f은 27이고, A2 어레이의 증폭인자인 m.f는 26, A3 어레이의 증폭 인자인m.f은 25으로 해서 마직막 m.f은 20이 될 수 있다. 도 14에서 시냅스 유닛인 W11은 k개의 메모리 셀(A1C11, A2C11, A3C11,,..., AkC11) 로 이루어지는데, 이들 각각에 입 력 신호 X1이 입력되면 그에 따라 k개의 메모리 셀 각각에서 전류(X1*A1C11, X1*A2C11, X1*A3C11,..., X1*AkC11)가 발 생하게 된다. 이렇게 발생된 전류는 출력 전극라인 말단에 배치될 수 있는 트랜지스터(전류제한 TR)를 통과하여 컴플라이언스 전류([X1*A1C11], [X1*A2C11], [X1*A3C11],..., [X1*AkC11])로 흐르게 될 수 있다. 이후, 메모리 셀이 각각 위치하는 메모리 어레이에 따라 설정된 증폭인자(m.f~m.f(k))로 각 메모리 어레이에 연결된 멀티플라이어 (mp~mp(k))에 의해 증폭되는데, 결국 시냅스 유닛 W11에 의해서 아래와 같은 전류의 합을 나타내게 된다. X1W11 = [X1*A1C11]*m.f + [X1*A2C11]*m.f +...+ [X1*AkC11]*m.f(k) 최종적으로 추론에 활용할 수 있는 전류(I1)는 n개의 시냅스 유닛으로부터 흐르는 전류를 합해서 다음과 같이 얻 을 수 있게 되는데, 이는 도 15에서 나타내었다. I1 = X1 *W11 + X2 *W21 + X3 *W31 +...+ Xn *Wn1 = ([X1*A1C11]*m.f + [X1*A2C11]*m.f +...+ [X1*AkC11]*m.f(k)) +([X2*A1C21]*m.f + [X2*A2C21]*m.f +...+ [X2*AkC21]*m.f(k))+... +([Xn*A1Cn1]*m.f + [Xn*A2Cn1]*m.f +...+ [Xn*AkCn1]*m.f(k)) 이처럼 각 시냅스 유닛의 메모리 셀 별로 흐르는 컴플라이언스 전류를 증폭인자에 따라 증폭시키고 합한 것은, 각 메모리 어레이 별로 동일한 출력 전극 라인에 흐르는 컴플라이언스 전류의 합을 메모리 어레이에 설정된 증 폭인자로 멀티플라이어에 의해 증폭시키고 이를 합한 것과 동일하게 된다. 따라서, 이는 다시 아래와 같이 나타 낼 수 있다. I1 = ([X1*A1C11]+[X2*A1C21]+...+[Xn*A1Cn1])*m.f +([X1*A2C11]+[X2*A2C21]+...+[Xn *A2Cn1])*m.f+... +([X1*AkC11]+[X2*AkC21]+...+[Xn*AkCn1])*m.f(k) 위 식에서 나타내는 바와 같이 메모리 어레이의 출력 라인별로 흐르는 컴플라이언스 전류를 멀티플라이어에 의 해 증폭하고 합해진 전류가 출력 신호부로 전달된다. 시냅스 유닛의 복수의 메모리 셀에 전류 조절 수단이 연결되지 않는 경우에는 컴플라이언스 전류가 아닌 전류가 흐르는 점을 제외하고는 동일하다. 또한, 본 발명에서 시냅스 유닛은 복수의 메모리 셀로 구성되고 복수의 메모리 셀은 다시 하나의 메모리 어레이 내에서 출력 라인별로 배치될 수도 있다. 이는 도 16 및 17에서 나타내었는데, 시냅스 유닛 W11은 복수의 메모리 셀인 L1C11, L2C11,...LkC11을 포함하게 된 다. 이들 복수의 메모리 셀이 배치되는 출력 전극 라인 각각에는 증폭인자(m.f~m.f(k))가 설정되고 이에 따 른 멀티플라이어(m.p~m.p(k))가 연결된다. 여기서도 증폭인자는 이진법의 자릿수를 표시하도록 2n(n은 0을 포함하고 양의 정수)이 될 수 있다. 예를 들면, 도 16 및 17에서 서로 다른 증폭인자를 가지는 출력 전극 라인 의 수 k는 8이고, 이에 따라 m.f은 27이고, m.f는 26, m.f은 25으로 해서 마지막 m.f은 20이 될 수 있다. 도 16은 증폭인자가 같은 출력 전극 라인은 같이 모여 있는 경우이고, 도 17은 이웃하는 출력 전극 라인 별로 증폭인자가 서로 달라서, 출력 전극 라인 별로 멀티플라이어를 배치하는 경우를 나타낸다. 도 16에서 시냅스 유닛인 W11은 k개의 메모리 셀(L1C11, L2C11, L3C11,,..., LkC11) 로 이루어지는데, 이들 각각에 입 력 신호 X1이 입력되면 그에 따라 k개의 메모리 셀 각각에서 전류(X1*L1C11, X1*L2C11, X1*L3C11,..., X1*LkC11)가 발 생하게 된다. 이렇게 발생된 전류는 출력 전극라인 말단에 배치될 수 있는 트랜지스터(전류제한 TR)을 거쳐 컴플라이언스 전 류로 흐르고 메모리 셀이 각각 위치하는 출력 전극 라인에 따라 소정의 증폭인자에 의해 증폭되는데, 결국 시냅 스 유닛 W11에 의해서 아래와 같은 전류의 합을 나타내게 된다. X1*W11 = [X1*L1C11]*m.f + [X1*L2C11]*m.f+ ...+ [X1*LkC11]*m.f(k) 최종적으로 추론에 활용할 수 있는 전류(I1)는 개개의 시냅스 유닛의 출력 신호를 합해서 다음과 같이 얻을 수 있게 되는데, 이는 도 16에서 나타내었다. I1 = X1 *W11 + X2 *W21 + X3 *W31 +...+ Xn *Wn1 = ([X1*L1C11]*m.f + [X1*L2C11]*m.f+ ...+ [X1*LkC11]*m.f(k))+ ([X2*L1C21]*m.f + [X2*L2C21]*m.f+ ...+ [X2*LkC21]*m.f(k))+...+ ([Xn*L1Cn1]*m.f + [Xn*L2Cn1]*m.f+ ...+ [Xn*LkCn1]*m.f(k)) = ([X1*L1C11]+[X2*L1C21]+...+[Xn*L1Cn1])*m.f + ([X1*L2C11]+[X2*L2C21]+...+ [Xn *L2Cn1])*m.f+...+ ([X1*LkC11]+[X2*LkC21]+...+[Xn*LkCn1])*m.f(k) 한편, 멀티플라이어의 배치는, 도 15에서와 같이, 메모리 어레이별로 동일한 멀티플라이어에 연결하여 동일한 증폭인자로 증폭되도록 하는 경우, 도 16에서와 같이, 메모리 어레이 내에서 소정 열 단위로 동일한 멀티플라이 어에 연결하여 소정 열 단위로 동일한 증폭인자로 증폭되도록 하는 경우, 도 17에서와 같이 메모리 어레이의 매 열마다 다른 멀티플라이어에 연결하여, 이웃하는 열별로 다른 증폭인자로 증폭되게 하는 등 다양한 형태로 구성 될 수 있다. 마찬가지로 시냅스 유닛의 복수의 메모리 셀에 전류 조절 수단인 트랜지스터가 연결되지 않는 경우에는 컴플라 이언스 전류가 아닌 전류가 흐르는 점을 제외하고는 동일하다. 이러한 복수의 메모리셀을 포함하는 시냅스 유닛과 멀티플라이어를 포함하는 뉴로모픽 시스템의 동작 방법을 보 다 상세하게 설명하면, 우선 시냅스 유닛의 복수의 메모리 셀에 전류 조절 수단이 연결되지 않는 경우에, (a) 상기 입력 신호부의 상기 DAC를 통해 아날로그 입력 신호를 발생시키는 단계, (b) 상기 입력 신호를 시냅스 유 닛의 복수의 메모리 셀에 인가하는 단계 및 (c) 인가된 상기 입력 신호에 의해 상기 시냅스 유닛의 복수의 메모 리 셀로부터 흐르는 전류를 상기 멀티플라이어에 의해 소정의 증폭인자로 증폭하고, 상기 증폭된 전류의 합을 상기 출력 신호부의 상기 ADC를 통해 출력 신호로 발생시키는 단계를 포함할 수 있다. 이상과 같이, 본 발명에서는 각각의 시냅스 유닛은 복수의 메모리 셀을 포함하고 이들 메모리 셀에는 각각 증폭 인자가 설정된다. 이렇게 증폭인자가 설정된 복수의 메모리 셀에 각각 입력 신호를 인가한 후 이로부터 흐르는 전류를 멀티플라이어에 의해 증폭인자로 증폭시키게 된다. 이렇게 메모리 셀 마다 흐르는 전류가 멀티플라이어 에 의해 증폭되도록 함으로써 소수의 메모리 셀로도 멀티플라이어 없이 많은 수의 메모리 셀을 이용할 때에 비 해 동등한 수준의 전도도 변화를 표현할 수 있게 되어, 예를 들어, 동등하거나 심지어 더 낮은 셀의 집적도를 갖는 시냅스에서도 멀티플라이어를 포함하지 않는 시냅스에 비해 훨씬 다양한 다양한 가중치를 표현할 수 있게 된다. 이러한 복수의 메모리 셀은 상술한 바와 같이 복수의 메모리 어레이에 배치될 수도 있고, 복수의 출력 전극라인 에 배치될 수도 있다. 또한, 전류 조절 수단이 시냅스 유닛의 메모리 셀과 멀티플라이어 사이에 연결되어 배치되는 뉴로모픽 시스템의 동작 방법은, (a) 상기 입력 신호부의 상기 DAC를 통해 아날로그 입력 신호를 발생시키는 단계, (b) 상기 입력 신호를 시냅스 유닛의 복수의 메모리 셀에 인가하는 단계 및 (c) 인가된 상기 입력 신호에 의해 상기 시냅스 유 닛의 복수의 메모리 셀 각각으로부터 상기 전류 조절 수단을 통과해 흐르는 컴플라이언스 전류를 상기 멀티플라 이어에 의해 소정의 증폭인자로 증폭하고, 상기 증폭된 전류의 합을 상기 출력 신호부의 상기 ADC를 통해 출력 신호로 발생시키는 단계를 포함할 수 있다. 여기서 전류 조절 수단은 메모리 어레이의 출력 전극라인 말단에 배치되는 트랜지스터이어서 일정한 크기 이하 의 전류로만 흐르도록 전류를 조절할 수 있다. 또한, 상술한 뉴로모픽 시스템의 동작 방법은 상기 복수의 메모리 셀은 논리상태 저장과 셀 선택 기능을 모두 할 수 있는 셀렉티브 메모리 소자 또는 셀 선택 기능을 위한 선택 소자로서 투-터미널 스위칭 소자를 포함하고, (b) 단계에서 상기 입력 신호의 전압은 상기 복수의 메모리 셀 모두가 턴-온되지 않고, 동시에 상기 복수의 메 모리 셀의 저항 상태를 구분할 수 있는 범위일 수 있다. 본 발명에 따른 뉴로모픽 시스템은 시냅스 유닛은 복수의 메모리 셀을 포함하고 따라서 이러한 시스템이 동작하 기 위해서는 하나의 메모리 어레이에서 동시에 여러 메모리 셀을 통과해 흐르는 전류를 측정할 필요가 있다. 하 지만, 메모리 어레이 중 어느 하나의 메모리 셀이 턴-온되어 큰 전류가 흐르게 되면 이로인해 다른 메모리 셀로의 전류 흐름이 불가능하게 되는 문제가 있다. 이러한 문제를 해결하기 위해, 도 12 및 도 13을 통해 상술한 바 와 같이 본 발명에서는 시냅스 유닛의 복수의 메모리 셀은 턴-온 되지 않는 전압 범위에서 입력 신호가 인가되 도록 함으로써 하나의 메모리 어레이에서도 복수의 메모리 셀로부터 흐르는 전류를 측정할 수 있게 된다. 한편, 상기 크로스 포인트 구조의 메모리 어레이에 배치되는 복수의 메모리 셀은 비휘발성 메모리 소자와 선택 소자를 포함하고, 상기 선택 소자는 트랜지스터 또는 다이오드일 수 있다. 여기서 비휘발성 메모리 소자는 플래시 메모리(Flash Memory), RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), MRAM(Magnetoresistive Randon Access Memory), FeRAM(Ferroelectric Randon Access Memory), 셀렉티브-메모리(Selective-Memory) 중 어느 하나일 수 있다. 또한, 트랜지스터 또는 다이오드와 같은 선택 소자는 셀 선택 뿐만 아니라 상기 비휘발성 메모리 소자를 통해 흐르는 전류를 일정한 전류 이하로 제한하는 전류 조절 수단으로서 작동할 수 있다. 따라서 비휘발성 메모리 소 자와 선택 소자로서 트랜지스터 또는 다이오드가 연결된 메모리 셀을 사용하면 별도의 전류 조절 수단 없이 메 모리 셀 자체로 컴플라이언스 전류가 흐르게 할 수 있다. 이 경우에도 마찬가지로 입력 신호가 인가되어 시냅스 유닛의 복수의 메모리 셀로부터 흐르는 컴플라이언스 전류의 합을 출력 신호부로 전달하게 된다. 도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11 도면12 도면13 도면14 도면15 도면16 도면17"}
{"patent_id": "10-2023-7026233", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 벡터 행렬 곱셈(vector-matrix multiplication, VMM)연산을 설명하는 그림이다. 도 2는 크로스 포인트 구조의 메모리 어레이를 통한 VMM연산을 설명하는 그림이다. 도 3은 종래의 비휘발성 메모리 소자의 라이팅 펄스에 따른 전도도의 변화를 나타내는 그림이다. 도 4는 본 발명에서 온(on) 상태인 메모리 셀 개수에 따른 전도도의 변화를 설명하는 그림이다. 도 5는 본 발명의 일 실시예에 따른 뉴로모픽 시스템의 구성도이다. 도 6은 본 발명의 일 실시예에 따른 시냅스 유닛 단위의 전류 측정 방법을 설명하는 그림이다. 도 7은 본 발명의 일 실시예에 따른 메모리 셀의 구조를 설명하는 그림이다. 도 8은 본 발명의 일 실시예에 따른 전류 변화를 나타내는 그림이다. 도 9는 본 발명의 일 실시예에 따른 전류 변화를 나타내는 그림이다. 도 10은 본 발명의 일 실시예에 따른 전류 변화를 나타내는 그림이다. 도 11은 본 발명의 일 실시예에 따른 시냅스 유닛 단위의 전류 측정 방법을 설명하는 그림이다. 도 12는 종래의 투-터미널 스위칭 소자를 포함하는 메모리 셀의 리딩 방법을 설명하는 그림이다. 도 13은 본 발명의 일 실시예에 따른 투-터미널 스위칭 소자를 포함하는 메모리 셀의 리딩 방법을 설명하는 그 림이다. 도 14는 본 발명의 일 실시예에 따른 뉴로모픽 시스템의 작동 방법을 설명하는 그림이다. 도 15는 본 발명의 일 실시예에 따른 뉴로모픽 시스템의 작동 방법을 설명하는 그림이다. 도 16은 본 발명의 일 실시예에 따른 뉴로모픽 시스템의 작동 방법을 설명하는 그림이다. 도 17은 본 발명의 일 실시예에 따른 뉴로모픽 시스템의 작동 방법을 설명하는 그림이다."}
