

================================================================
== Vitis HLS Report for 'test_Pipeline_VITIS_LOOP_59_5'
================================================================
* Date:           Thu May  9 22:07:45 2024

* Version:        2023.1.1 (Build 3869133 on Jun 15 2023)
* Project:        D5
* Solution:       comb_36 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu9eg-ffvb1156-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  6.894 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+-----+-----+---------+
    |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
    |   min   |   max   |    min    |    max    | min | max |   Type  |
    +---------+---------+-----------+-----------+-----+-----+---------+
    |        5|        5|  50.000 ns|  50.000 ns|    5|    5|       no|
    +---------+---------+-----------+-----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                   |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |     Loop Name     |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- VITIS_LOOP_59_5  |        3|        3|         3|          1|          1|     2|       yes|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|    5877|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        -|   416|       0|    2086|    -|
|Memory           |        -|     -|       -|       -|    -|
|Multiplexer      |        -|     -|       -|     108|    -|
|Register         |        -|     -|    3009|       -|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |        0|   416|    3009|    8071|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |     1824|  2520|  548160|  274080|    0|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |        0|    16|      ~0|       2|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    +---------------------------+-----------------------+---------+----+---+----+-----+
    |          Instance         |         Module        | BRAM_18K| DSP| FF| LUT| URAM|
    +---------------------------+-----------------------+---------+----+---+----+-----+
    |mul_64ns_64ns_128_1_1_U23  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U24  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U25  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U26  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U27  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U28  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U29  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U30  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U31  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U32  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U33  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U34  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U35  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U36  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U37  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U38  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U39  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U40  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U41  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U42  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U43  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U44  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U45  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U46  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U47  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mul_64ns_64ns_128_1_1_U48  |mul_64ns_64ns_128_1_1  |        0|  16|  0|  46|    0|
    |mux_5_3_64_1_1_U50         |mux_5_3_64_1_1         |        0|   0|  0|  26|    0|
    |mux_5_3_64_1_1_U51         |mux_5_3_64_1_1         |        0|   0|  0|  26|    0|
    |mux_5_3_64_1_1_U56         |mux_5_3_64_1_1         |        0|   0|  0|  26|    0|
    |mux_5_3_64_1_1_U61         |mux_5_3_64_1_1         |        0|   0|  0|  26|    0|
    |mux_5_3_64_1_1_U66         |mux_5_3_64_1_1         |        0|   0|  0|  26|    0|
    |mux_8_3_64_1_1_U49         |mux_8_3_64_1_1         |        0|   0|  0|  43|    0|
    |mux_8_3_64_1_1_U55         |mux_8_3_64_1_1         |        0|   0|  0|  43|    0|
    |mux_8_3_64_1_1_U60         |mux_8_3_64_1_1         |        0|   0|  0|  43|    0|
    |mux_8_3_64_1_1_U65         |mux_8_3_64_1_1         |        0|   0|  0|  43|    0|
    |mux_9_4_64_1_1_U52         |mux_9_4_64_1_1         |        0|   0|  0|  49|    0|
    |mux_9_4_64_1_1_U53         |mux_9_4_64_1_1         |        0|   0|  0|  49|    0|
    |mux_9_4_64_1_1_U54         |mux_9_4_64_1_1         |        0|   0|  0|  49|    0|
    |mux_9_4_64_1_1_U57         |mux_9_4_64_1_1         |        0|   0|  0|  49|    0|
    |mux_9_4_64_1_1_U58         |mux_9_4_64_1_1         |        0|   0|  0|  49|    0|
    |mux_9_4_64_1_1_U59         |mux_9_4_64_1_1         |        0|   0|  0|  49|    0|
    |mux_9_4_64_1_1_U62         |mux_9_4_64_1_1         |        0|   0|  0|  49|    0|
    |mux_9_4_64_1_1_U63         |mux_9_4_64_1_1         |        0|   0|  0|  49|    0|
    |mux_9_4_64_1_1_U64         |mux_9_4_64_1_1         |        0|   0|  0|  49|    0|
    |mux_9_4_64_1_1_U67         |mux_9_4_64_1_1         |        0|   0|  0|  49|    0|
    |mux_9_4_64_1_1_U68         |mux_9_4_64_1_1         |        0|   0|  0|  49|    0|
    |mux_9_4_64_1_1_U69         |mux_9_4_64_1_1         |        0|   0|  0|  49|    0|
    +---------------------------+-----------------------+---------+----+---+----+-----+
    |Total                      |                       |        0| 416|  0|2086|    0|
    +---------------------------+-----------------------+---------+----+---+----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+----+---+-----+------------+------------+
    |       Variable Name       | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+----+---+-----+------------+------------+
    |add_ln59_fu_810_p2         |         +|   0|  0|   12|           4|           4|
    |add_ln72_10_fu_1582_p2     |         +|   0|  0|  128|         128|         128|
    |add_ln72_11_fu_1586_p2     |         +|   0|  0|  128|         128|         128|
    |add_ln72_12_fu_1315_p2     |         +|   0|  0|  135|         128|         128|
    |add_ln72_13_fu_1321_p2     |         +|   0|  0|  135|         128|         128|
    |add_ln72_14_fu_1592_p2     |         +|   0|  0|  128|         128|         128|
    |add_ln72_15_fu_1596_p2     |         +|   0|  0|  128|         128|         128|
    |add_ln72_16_fu_1379_p2     |         +|   0|  0|  135|         128|         128|
    |add_ln72_17_fu_1385_p2     |         +|   0|  0|  135|         128|         128|
    |add_ln72_18_fu_1602_p2     |         +|   0|  0|  128|         128|         128|
    |add_ln72_19_fu_1606_p2     |         +|   0|  0|  128|         128|         128|
    |add_ln72_1_fu_1207_p2      |         +|   0|  0|  135|         128|         128|
    |add_ln72_20_fu_1449_p2     |         +|   0|  0|  135|         128|         128|
    |add_ln72_21_fu_1612_p2     |         +|   0|  0|  128|         128|         128|
    |add_ln72_22_fu_1616_p2     |         +|   0|  0|  128|         128|         128|
    |add_ln72_23_fu_1622_p2     |         +|   0|  0|  128|         128|         128|
    |add_ln72_24_fu_1626_p2     |         +|   0|  0|  128|         128|         128|
    |add_ln72_25_fu_1644_p2     |         +|   0|  0|  135|         128|         128|
    |add_ln72_2_fu_1562_p2      |         +|   0|  0|  128|         128|         128|
    |add_ln72_3_fu_1566_p2      |         +|   0|  0|  128|         128|         128|
    |add_ln72_4_fu_1226_p2      |         +|   0|  0|  135|         128|         128|
    |add_ln72_5_fu_1232_p2      |         +|   0|  0|  135|         128|         128|
    |add_ln72_6_fu_1572_p2      |         +|   0|  0|  128|         128|         128|
    |add_ln72_7_fu_1576_p2      |         +|   0|  0|  128|         128|         128|
    |add_ln72_8_fu_1264_p2      |         +|   0|  0|  135|         128|         128|
    |add_ln72_9_fu_1270_p2      |         +|   0|  0|  135|         128|         128|
    |add_ln72_fu_1201_p2        |         +|   0|  0|  135|         128|         128|
    |add_ln73_fu_556_p2         |         +|   0|  0|   12|           4|           2|
    |empty_28_fu_680_p2         |         +|   0|  0|   12|           4|           3|
    |empty_29_fu_750_p2         |         +|   0|  0|   12|           4|           3|
    |empty_fu_620_p2            |         +|   0|  0|   12|           4|           2|
    |sub_ln69_10_fu_1458_p2     |         -|   0|  0|   12|           4|           4|
    |sub_ln69_1_fu_582_p2       |         -|   0|  0|   12|           4|           4|
    |sub_ln69_2_fu_598_p2       |         -|   0|  0|   12|           4|           4|
    |sub_ln69_3_fu_636_p2       |         -|   0|  0|   12|           4|           4|
    |sub_ln69_4_fu_652_p2       |         -|   0|  0|   12|           4|           4|
    |sub_ln69_6_fu_696_p2       |         -|   0|  0|   12|           4|           4|
    |sub_ln69_7_fu_722_p2       |         -|   0|  0|   12|           4|           4|
    |sub_ln69_9_fu_776_p2       |         -|   0|  0|   12|           4|           4|
    |sub_ln69_fu_566_p2         |         -|   0|  0|   12|           4|           4|
    |tmp_14_fu_1138_p10         |         -|   0|  0|   12|           4|           4|
    |tmp_19_fu_1518_p10         |         -|   0|  0|   12|           4|           4|
    |tmp_s_fu_1029_p10          |         -|   0|  0|   12|           4|           4|
    |and_ln72_10_fu_1417_p2     |       and|   0|  0|  128|         128|         128|
    |and_ln72_11_fu_1430_p2     |       and|   0|  0|  128|         128|         128|
    |and_ln72_12_fu_1443_p2     |       and|   0|  0|  128|         128|         128|
    |and_ln72_13_fu_1490_p2     |       and|   0|  0|  128|         128|         128|
    |and_ln72_14_fu_1503_p2     |       and|   0|  0|  128|         128|         128|
    |and_ln72_15_fu_1639_p2     |       and|   0|  0|  128|         128|         128|
    |and_ln72_1_fu_1245_p2      |       and|   0|  0|  128|         128|         128|
    |and_ln72_2_fu_1258_p2      |       and|   0|  0|  128|         128|         128|
    |and_ln72_3_fu_1283_p2      |       and|   0|  0|  128|         128|         128|
    |and_ln72_4_fu_1296_p2      |       and|   0|  0|  128|         128|         128|
    |and_ln72_5_fu_1309_p2      |       and|   0|  0|  128|         128|         128|
    |and_ln72_6_fu_1334_p2      |       and|   0|  0|  128|         128|         128|
    |and_ln72_7_fu_1347_p2      |       and|   0|  0|  128|         128|         128|
    |and_ln72_8_fu_1360_p2      |       and|   0|  0|  128|         128|         128|
    |and_ln72_9_fu_1373_p2      |       and|   0|  0|  128|         128|         128|
    |and_ln72_fu_1220_p2        |       and|   0|  0|  128|         128|         128|
    |icmp_ln72_10_fu_728_p2     |      icmp|   0|  0|   12|           4|           2|
    |icmp_ln72_11_fu_744_p2     |      icmp|   0|  0|   10|           3|           1|
    |icmp_ln72_12_fu_766_p2     |      icmp|   0|  0|    9|           2|           1|
    |icmp_ln72_13_fu_782_p2     |      icmp|   0|  0|   12|           4|           2|
    |icmp_ln72_14_fu_798_p2     |      icmp|   0|  0|   10|           3|           1|
    |icmp_ln72_15_fu_804_p2     |      icmp|   0|  0|   12|           4|           1|
    |icmp_ln72_1_fu_572_p2      |      icmp|   0|  0|   12|           4|           3|
    |icmp_ln72_2_fu_588_p2      |      icmp|   0|  0|   12|           4|           3|
    |icmp_ln72_3_fu_614_p2      |      icmp|   0|  0|    9|           2|           1|
    |icmp_ln72_4_fu_626_p2      |      icmp|   0|  0|   12|           4|           3|
    |icmp_ln72_5_fu_642_p2      |      icmp|   0|  0|   12|           4|           3|
    |icmp_ln72_6_fu_668_p2      |      icmp|   0|  0|    9|           2|           1|
    |icmp_ln72_7_fu_674_p2      |      icmp|   0|  0|   12|           4|           2|
    |icmp_ln72_8_fu_686_p2      |      icmp|   0|  0|   12|           4|           3|
    |icmp_ln72_9_fu_712_p2      |      icmp|   0|  0|    9|           2|           1|
    |icmp_ln72_fu_550_p2        |      icmp|   0|  0|   12|           4|           3|
    |select_ln72_10_fu_1410_p3  |    select|   0|  0|    2|           1|           2|
    |select_ln72_11_fu_1423_p3  |    select|   0|  0|    2|           1|           2|
    |select_ln72_12_fu_1436_p3  |    select|   0|  0|    2|           1|           2|
    |select_ln72_13_fu_1483_p3  |    select|   0|  0|    2|           1|           2|
    |select_ln72_14_fu_1496_p3  |    select|   0|  0|    2|           1|           2|
    |select_ln72_15_fu_1632_p3  |    select|   0|  0|    2|           1|           2|
    |select_ln72_1_fu_1238_p3   |    select|   0|  0|    2|           1|           2|
    |select_ln72_2_fu_1251_p3   |    select|   0|  0|    2|           1|           2|
    |select_ln72_3_fu_1276_p3   |    select|   0|  0|    2|           1|           2|
    |select_ln72_4_fu_1289_p3   |    select|   0|  0|    2|           1|           2|
    |select_ln72_5_fu_1302_p3   |    select|   0|  0|    2|           1|           2|
    |select_ln72_6_fu_1327_p3   |    select|   0|  0|    2|           1|           2|
    |select_ln72_7_fu_1340_p3   |    select|   0|  0|    2|           1|           2|
    |select_ln72_8_fu_1353_p3   |    select|   0|  0|    2|           1|           2|
    |select_ln72_9_fu_1366_p3   |    select|   0|  0|    2|           1|           2|
    |select_ln72_fu_1213_p3     |    select|   0|  0|    2|           1|           2|
    |ap_enable_pp0              |       xor|   0|  0|    2|           1|           2|
    |xor_ln62_fu_540_p2         |       xor|   0|  0|    3|           3|           2|
    +---------------------------+----------+----+---+-----+------------+------------+
    |Total                      |          |   0|  0| 5877|        5518|        5505|
    +---------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +-------------------------+----+-----------+-----+-----------+
    |           Name          | LUT| Input Size| Bits| Total Bits|
    +-------------------------+----+-----------+-----+-----------+
    |add115156_fu_134         |   9|          2|  128|        256|
    |add115_125157_fu_138     |   9|          2|  128|        256|
    |add115_239158_fu_142     |   9|          2|  128|        256|
    |add115_353159_fu_146     |   9|          2|  128|        256|
    |add115_4160_fu_150       |   9|          2|  128|        256|
    |add115_5161_fu_154       |   9|          2|  128|        256|
    |add115_6162_fu_158       |   9|          2|  128|        256|
    |add115_7163_fu_162       |   9|          2|  128|        256|
    |ap_done_int              |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1  |   9|          2|    1|          2|
    |ap_sig_allocacmp_i_1     |   9|          2|    4|          8|
    |i_fu_166                 |   9|          2|    4|          8|
    +-------------------------+----+-----------+-----+-----------+
    |Total                    | 108|         24| 1034|       2068|
    +-------------------------+----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------+-----+----+-----+-----------+
    |                 Name                |  FF | LUT| Bits| Const Bits|
    +-------------------------------------+-----+----+-----+-----------+
    |add115156_fu_134                     |  128|   0|  128|          0|
    |add115_125157_fu_138                 |  128|   0|  128|          0|
    |add115_239158_fu_142                 |  128|   0|  128|          0|
    |add115_353159_fu_146                 |  128|   0|  128|          0|
    |add115_4160_fu_150                   |  128|   0|  128|          0|
    |add115_5161_fu_154                   |  128|   0|  128|          0|
    |add115_6162_fu_158                   |  128|   0|  128|          0|
    |add115_7163_fu_162                   |  128|   0|  128|          0|
    |add_ln72_12_reg_2191                 |  128|   0|  128|          0|
    |add_ln72_13_reg_2196                 |  128|   0|  128|          0|
    |add_ln72_16_reg_2201                 |  128|   0|  128|          0|
    |add_ln72_17_reg_2206                 |  128|   0|  128|          0|
    |add_ln72_1_reg_2166                  |  128|   0|  128|          0|
    |add_ln72_20_reg_2216                 |  128|   0|  128|          0|
    |add_ln72_4_reg_2171                  |  128|   0|  128|          0|
    |add_ln72_5_reg_2176                  |  128|   0|  128|          0|
    |add_ln72_8_reg_2181                  |  128|   0|  128|          0|
    |add_ln72_9_reg_2186                  |  128|   0|  128|          0|
    |add_ln72_reg_2161                    |  128|   0|  128|          0|
    |and_ln72_11_reg_2211                 |  128|   0|  128|          0|
    |and_ln72_13_reg_2221                 |  128|   0|  128|          0|
    |and_ln72_14_reg_2226                 |  128|   0|  128|          0|
    |ap_CS_fsm                            |    1|   0|    1|          0|
    |ap_done_reg                          |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1              |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2              |    1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter1_reg     |    1|   0|    1|          0|
    |i_fu_166                             |    4|   0|    4|          0|
    |icmp_ln72_10_reg_2122                |    1|   0|    1|          0|
    |icmp_ln72_11_reg_2128                |    1|   0|    1|          0|
    |icmp_ln72_12_reg_2133                |    1|   0|    1|          0|
    |icmp_ln72_13_reg_2144                |    1|   0|    1|          0|
    |icmp_ln72_14_reg_2150                |    1|   0|    1|          0|
    |icmp_ln72_15_reg_2156                |    1|   0|    1|          0|
    |icmp_ln72_15_reg_2156_pp0_iter1_reg  |    1|   0|    1|          0|
    |icmp_ln72_1_reg_2044                 |    1|   0|    1|          0|
    |icmp_ln72_2_reg_2054                 |    1|   0|    1|          0|
    |icmp_ln72_3_reg_2064                 |    1|   0|    1|          0|
    |icmp_ln72_4_reg_2069                 |    1|   0|    1|          0|
    |icmp_ln72_5_reg_2079                 |    1|   0|    1|          0|
    |icmp_ln72_6_reg_2090                 |    1|   0|    1|          0|
    |icmp_ln72_7_reg_2096                 |    1|   0|    1|          0|
    |icmp_ln72_8_reg_2101                 |    1|   0|    1|          0|
    |icmp_ln72_9_reg_2111                 |    1|   0|    1|          0|
    |icmp_ln72_reg_2034                   |    1|   0|    1|          0|
    |mul_ln72_25_reg_2231                 |  128|   0|  128|          0|
    |sub_ln69_1_reg_2049                  |    4|   0|    4|          0|
    |sub_ln69_2_reg_2059                  |    4|   0|    4|          0|
    |sub_ln69_3_reg_2074                  |    4|   0|    4|          0|
    |sub_ln69_4_reg_2084                  |    4|   0|    4|          0|
    |sub_ln69_6_reg_2106                  |    4|   0|    4|          0|
    |sub_ln69_7_reg_2116                  |    4|   0|    4|          0|
    |sub_ln69_9_reg_2138                  |    4|   0|    4|          0|
    |sub_ln69_reg_2039                    |    4|   0|    4|          0|
    |tmp_20_reg_2013                      |    1|   0|    1|          0|
    |trunc_ln34_reg_2017                  |    3|   0|    3|          0|
    |xor_ln62_reg_2025                    |    3|   0|    3|          0|
    +-------------------------------------+-----+----+-----+-----------+
    |Total                                | 3009|   0| 3009|          0|
    +-------------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------------------+-----+-----+------------+-------------------------------+--------------+
|         RTL Ports        | Dir | Bits|  Protocol  |         Source Object         |    C Type    |
+--------------------------+-----+-----+------------+-------------------------------+--------------+
|ap_clk                    |   in|    1|  ap_ctrl_hs|  test_Pipeline_VITIS_LOOP_59_5|  return value|
|ap_rst                    |   in|    1|  ap_ctrl_hs|  test_Pipeline_VITIS_LOOP_59_5|  return value|
|ap_start                  |   in|    1|  ap_ctrl_hs|  test_Pipeline_VITIS_LOOP_59_5|  return value|
|ap_done                   |  out|    1|  ap_ctrl_hs|  test_Pipeline_VITIS_LOOP_59_5|  return value|
|ap_idle                   |  out|    1|  ap_ctrl_hs|  test_Pipeline_VITIS_LOOP_59_5|  return value|
|ap_ready                  |  out|    1|  ap_ctrl_hs|  test_Pipeline_VITIS_LOOP_59_5|  return value|
|arr_7                     |   in|  128|     ap_none|                          arr_7|        scalar|
|arr_6                     |   in|  128|     ap_none|                          arr_6|        scalar|
|arr_5                     |   in|  128|     ap_none|                          arr_5|        scalar|
|arr_4                     |   in|  128|     ap_none|                          arr_4|        scalar|
|arr_3                     |   in|  128|     ap_none|                          arr_3|        scalar|
|arr_2                     |   in|  128|     ap_none|                          arr_2|        scalar|
|arr_1                     |   in|  128|     ap_none|                          arr_1|        scalar|
|arr                       |   in|  128|     ap_none|                            arr|        scalar|
|arg1_r_3_reload           |   in|   64|     ap_none|                arg1_r_3_reload|        scalar|
|arg1_r_4_reload           |   in|   64|     ap_none|                arg1_r_4_reload|        scalar|
|arg1_r_5_reload           |   in|   64|     ap_none|                arg1_r_5_reload|        scalar|
|arg1_r_6_reload           |   in|   64|     ap_none|                arg1_r_6_reload|        scalar|
|arg1_r_7_reload           |   in|   64|     ap_none|                arg1_r_7_reload|        scalar|
|arg2_r_reload             |   in|   64|     ap_none|                  arg2_r_reload|        scalar|
|arg2_r_1_reload           |   in|   64|     ap_none|                arg2_r_1_reload|        scalar|
|arg2_r_2_reload           |   in|   64|     ap_none|                arg2_r_2_reload|        scalar|
|arg2_r_3_reload           |   in|   64|     ap_none|                arg2_r_3_reload|        scalar|
|arg2_r_4_reload           |   in|   64|     ap_none|                arg2_r_4_reload|        scalar|
|arg2_r_5_reload           |   in|   64|     ap_none|                arg2_r_5_reload|        scalar|
|arg2_r_6_reload           |   in|   64|     ap_none|                arg2_r_6_reload|        scalar|
|arg2_r_7_reload           |   in|   64|     ap_none|                arg2_r_7_reload|        scalar|
|arg2_r_8_reload           |   in|   64|     ap_none|                arg2_r_8_reload|        scalar|
|arg1_r_2_reload           |   in|   64|     ap_none|                arg1_r_2_reload|        scalar|
|arg1_r_1_reload           |   in|   64|     ap_none|                arg1_r_1_reload|        scalar|
|arg1_r_reload             |   in|   64|     ap_none|                  arg1_r_reload|        scalar|
|add115_7163_out           |  out|  128|      ap_vld|                add115_7163_out|       pointer|
|add115_7163_out_ap_vld    |  out|    1|      ap_vld|                add115_7163_out|       pointer|
|add115_6162_out           |  out|  128|      ap_vld|                add115_6162_out|       pointer|
|add115_6162_out_ap_vld    |  out|    1|      ap_vld|                add115_6162_out|       pointer|
|add115_5161_out           |  out|  128|      ap_vld|                add115_5161_out|       pointer|
|add115_5161_out_ap_vld    |  out|    1|      ap_vld|                add115_5161_out|       pointer|
|add115_4160_out           |  out|  128|      ap_vld|                add115_4160_out|       pointer|
|add115_4160_out_ap_vld    |  out|    1|      ap_vld|                add115_4160_out|       pointer|
|add115_353159_out         |  out|  128|      ap_vld|              add115_353159_out|       pointer|
|add115_353159_out_ap_vld  |  out|    1|      ap_vld|              add115_353159_out|       pointer|
|add115_239158_out         |  out|  128|      ap_vld|              add115_239158_out|       pointer|
|add115_239158_out_ap_vld  |  out|    1|      ap_vld|              add115_239158_out|       pointer|
|add115_125157_out         |  out|  128|      ap_vld|              add115_125157_out|       pointer|
|add115_125157_out_ap_vld  |  out|    1|      ap_vld|              add115_125157_out|       pointer|
|add115156_out             |  out|  128|      ap_vld|                  add115156_out|       pointer|
|add115156_out_ap_vld      |  out|    1|      ap_vld|                  add115156_out|       pointer|
+--------------------------+-----+-----+------------+-------------------------------+--------------+

