功耗更低 台积电推出20nm工艺参考流程
 作为全球专业集成电路制造商的台积电，它的每一步行动都影响着整个移动芯片。目前，已经应用的最低制程工艺移动芯片为28nm。最近台积电宣布正式推出支持20nm制程工艺以及CoWoS技术的芯片设计参考流程。
台积电推出20nm制程工艺及CoWoS技术的芯片设计参考流程（图片引自网络）
 台积电这条流程的公布也就意味着为新平台架构的创建已经做好准备。台积电20nm制程工艺的设计参考流程将会为合作伙伴及客户带来20nm芯片，可以有效提高芯片带宽并且将功耗降至更低，同时还可加速3D IC技术的设计。
 目前，台积电研究发展副总经理侯永清表示，这套新的制程工艺设计参考流程会尽快让客户运用到对应产品的设计。那么与台积电有合作关系的AMD以及是否会看到希望呢？
  
 相关阅读：
 ·让骁龙更强大 高通收购超声波厂商EPOS
 ·暗藏什么特性 大猩猩玻璃为何如此抗划
 ·微软将联合《霍比特人》进行WP8全球推广
 ·三星将推八核处理器! 兼顾续航和性能
 ·GPS都不靠谱 破解手机导航最后50米难题
 
