TimeQuest Timing Analyzer report for bs
Tue Apr 21 22:23:03 2015
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Recovery: 'clk'
 31. Slow 1200mV 0C Model Removal: 'clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Recovery: 'clk'
 46. Fast 1200mV 0C Model Removal: 'clk'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; bs                                                  ;
; Device Family      ; Cyclone IV GX                                       ;
; Device Name        ; EP4CGX15BF14C6                                      ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 314.27 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.182 ; -54.052            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.342 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -0.888 ; -2.664                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.171 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -40.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                           ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.182 ; decode:u_decode|count[1]      ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.253      ; 3.430      ;
; -2.146 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.077      ;
; -2.146 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.077      ;
; -2.138 ; pc:u_pc|pc[2]                 ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.069      ;
; -2.138 ; pc:u_pc|pc[2]                 ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.069      ;
; -2.135 ; pc:u_pc|pc[2]                 ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.066      ;
; -2.043 ; decode:u_decode|count[1]      ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.974      ;
; -2.029 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.253      ; 3.277      ;
; -2.016 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.253      ; 3.264      ;
; -1.997 ; decode:u_decode|count[2]      ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.928      ;
; -1.997 ; decode:u_decode|count[2]      ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.928      ;
; -1.990 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.921      ;
; -1.990 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.921      ;
; -1.987 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.918      ;
; -1.987 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.253      ; 3.235      ;
; -1.973 ; pc:u_pc|pc[0]                 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.904      ;
; -1.973 ; pc:u_pc|pc[0]                 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.904      ;
; -1.941 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.063     ; 2.873      ;
; -1.929 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.063     ; 2.861      ;
; -1.909 ; decode:u_decode|count[2]      ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.253      ; 3.157      ;
; -1.891 ; decode:u_decode|count[0]      ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.822      ;
; -1.891 ; decode:u_decode|count[0]      ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.822      ;
; -1.890 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.821      ;
; -1.880 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.253      ; 3.128      ;
; -1.877 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.808      ;
; -1.856 ; pc:u_pc|pc[1]                 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.787      ;
; -1.856 ; pc:u_pc|pc[1]                 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.787      ;
; -1.854 ; pc:u_pc|pc[1]                 ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.785      ;
; -1.854 ; pc:u_pc|pc[1]                 ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.785      ;
; -1.851 ; pc:u_pc|pc[1]                 ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.782      ;
; -1.848 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.779      ;
; -1.823 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.063     ; 2.755      ;
; -1.787 ; decode:u_decode|state_mult.11 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.253      ; 3.035      ;
; -1.770 ; decode:u_decode|count[2]      ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.701      ;
; -1.755 ; decode:u_decode|count[1]      ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.686      ;
; -1.755 ; decode:u_decode|count[1]      ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.686      ;
; -1.750 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.681      ;
; -1.747 ; decode:u_decode|count[2]      ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.063     ; 2.679      ;
; -1.721 ; gpr:u_gpr|sr[1][0]            ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; -0.111     ; 2.605      ;
; -1.720 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.651      ;
; -1.720 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.651      ;
; -1.708 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.639      ;
; -1.708 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.639      ;
; -1.678 ; decode:u_decode|count[1]      ; accumulator:u_acc|register[7] ; clk          ; clk         ; 1.000        ; 0.286      ; 2.959      ;
; -1.671 ; gpr:u_gpr|sr[0][0]            ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.252      ; 2.918      ;
; -1.664 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.063     ; 2.596      ;
; -1.657 ; decode:u_decode|state_mult.11 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.588      ;
; -1.624 ; decode:u_decode|state_mult.01 ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.063     ; 2.556      ;
; -1.621 ; decode:u_decode|state_mult.00 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; -0.084     ; 2.532      ;
; -1.595 ; carry_reg:u_carry|carry       ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; -0.083     ; 2.507      ;
; -1.594 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.525      ;
; -1.594 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.525      ;
; -1.593 ; decode:u_decode|count[1]      ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.063     ; 2.525      ;
; -1.591 ; gpr:u_gpr|sr[1][0]            ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.428     ; 2.158      ;
; -1.575 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 1.000        ; 0.278      ; 2.848      ;
; -1.575 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 1.000        ; 0.278      ; 2.848      ;
; -1.575 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 1.000        ; 0.278      ; 2.848      ;
; -1.575 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 1.000        ; 0.278      ; 2.848      ;
; -1.574 ; decode:u_decode|count[1]      ; signreg:u_signreg|msb         ; clk          ; clk         ; 1.000        ; 0.259      ; 2.828      ;
; -1.563 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 1.000        ; 0.278      ; 2.836      ;
; -1.563 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 1.000        ; 0.278      ; 2.836      ;
; -1.563 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 1.000        ; 0.278      ; 2.836      ;
; -1.563 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 1.000        ; 0.278      ; 2.836      ;
; -1.562 ; check_carry:u_checkc|g        ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; -0.083     ; 2.474      ;
; -1.552 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 1.000        ; 0.259      ; 2.806      ;
; -1.549 ; accumulator:u_acc|register[0] ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; -0.111     ; 2.433      ;
; -1.541 ; gpr:u_gpr|sr[0][0]            ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.065     ; 2.471      ;
; -1.526 ; decode:u_decode|count[2]      ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.457      ;
; -1.526 ; decode:u_decode|count[2]      ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.457      ;
; -1.512 ; pc:u_pc|pc[0]                 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 1.000        ; 0.286      ; 2.793      ;
; -1.492 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][1]            ; clk          ; clk         ; 1.000        ; 0.285      ; 2.772      ;
; -1.492 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][0]            ; clk          ; clk         ; 1.000        ; 0.285      ; 2.772      ;
; -1.492 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][6]            ; clk          ; clk         ; 1.000        ; 0.285      ; 2.772      ;
; -1.492 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][5]            ; clk          ; clk         ; 1.000        ; 0.285      ; 2.772      ;
; -1.492 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][4]            ; clk          ; clk         ; 1.000        ; 0.285      ; 2.772      ;
; -1.491 ; decode:u_decode|count[0]      ; accumulator:u_acc|register[7] ; clk          ; clk         ; 1.000        ; 0.286      ; 2.772      ;
; -1.488 ; decode:u_decode|state_mult.00 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.401     ; 2.082      ;
; -1.483 ; pc:u_pc|pc[1]                 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 1.000        ; 0.286      ; 2.764      ;
; -1.464 ; decode:u_decode|state_mult.01 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.253      ; 2.712      ;
; -1.456 ; carry_reg:u_carry|carry       ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.051      ;
; -1.443 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.374      ;
; -1.443 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.374      ;
; -1.441 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 1.000        ; 0.278      ; 2.714      ;
; -1.441 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 1.000        ; 0.278      ; 2.714      ;
; -1.441 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 1.000        ; 0.278      ; 2.714      ;
; -1.441 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 1.000        ; 0.278      ; 2.714      ;
; -1.432 ; check_carry:u_checkc|g        ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.400     ; 2.027      ;
; -1.416 ; accumulator:u_acc|register[0] ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.428     ; 1.983      ;
; -1.408 ; pc:u_pc|pc[0]                 ; signreg:u_signreg|msb         ; clk          ; clk         ; 1.000        ; 0.259      ; 2.662      ;
; -1.405 ; decode:u_decode|count[2]      ; accumulator:u_acc|register[7] ; clk          ; clk         ; 1.000        ; 0.286      ; 2.686      ;
; -1.403 ; decode:u_decode|state_mult.01 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.334      ;
; -1.403 ; decode:u_decode|state_mult.01 ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.334      ;
; -1.403 ; decode:u_decode|state_mult.01 ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 1.000        ; -0.064     ; 2.334      ;
; -1.402 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][3]            ; clk          ; clk         ; 1.000        ; 0.253      ; 2.650      ;
; -1.402 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][2]            ; clk          ; clk         ; 1.000        ; 0.253      ; 2.650      ;
; -1.402 ; decode:u_decode|count[2]      ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.333      ;
; -1.402 ; decode:u_decode|count[2]      ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.333      ;
; -1.401 ; decode:u_decode|count[1]      ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.332      ;
; -1.401 ; decode:u_decode|count[1]      ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.332      ;
; -1.399 ; decode:u_decode|count[2]      ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.330      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                           ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; decode:u_decode|state_mult.00 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.343 ; signreg:u_signreg|msb         ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.348 ; gpr:u_gpr|sr[0][7]            ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 0.000        ; 0.420      ; 0.925      ;
; 0.356 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; pc:u_pc|pc[2]                 ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; decode:u_decode|count[2]      ; decode:u_decode|count[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; pc:u_pc|pc[1]                 ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.357 ; accumulator:u_acc|register[4] ; accumulator:u_acc|register[3] ; clk          ; clk         ; 0.000        ; 0.078      ; 0.592      ;
; 0.357 ; accumulator:u_acc|register[1] ; accumulator:u_acc|register[0] ; clk          ; clk         ; 0.000        ; 0.078      ; 0.592      ;
; 0.358 ; accumulator:u_acc|register[6] ; accumulator:u_acc|register[5] ; clk          ; clk         ; 0.000        ; 0.078      ; 0.593      ;
; 0.358 ; accumulator:u_acc|register[5] ; accumulator:u_acc|register[4] ; clk          ; clk         ; 0.000        ; 0.078      ; 0.593      ;
; 0.358 ; accumulator:u_acc|register[2] ; accumulator:u_acc|register[1] ; clk          ; clk         ; 0.000        ; 0.078      ; 0.593      ;
; 0.359 ; accumulator:u_acc|register[7] ; accumulator:u_acc|register[6] ; clk          ; clk         ; 0.000        ; 0.078      ; 0.594      ;
; 0.391 ; decode:u_decode|state_mult.01 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.612      ;
; 0.475 ; gpr:u_gpr|sr[1][7]            ; gpr:u_gpr|sr[1][6]            ; clk          ; clk         ; 0.000        ; 0.111      ; 0.743      ;
; 0.492 ; gpr:u_gpr|sr[1][5]            ; gpr:u_gpr|sr[1][4]            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.728      ;
; 0.496 ; gpr:u_gpr|sr[0][4]            ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 0.000        ; 0.420      ; 1.073      ;
; 0.504 ; accumulator:u_acc|register[3] ; accumulator:u_acc|register[2] ; clk          ; clk         ; 0.000        ; 0.078      ; 0.739      ;
; 0.523 ; gpr:u_gpr|sr[1][3]            ; gpr:u_gpr|sr[1][2]            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.758      ;
; 0.599 ; gpr:u_gpr|sr[0][6]            ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.834      ;
; 0.600 ; gpr:u_gpr|sr[0][3]            ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.835      ;
; 0.675 ; gpr:u_gpr|sr[1][1]            ; gpr:u_gpr|sr[1][0]            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.911      ;
; 0.683 ; signreg:u_signreg|msb         ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.105      ; 0.945      ;
; 0.710 ; accumulator:u_acc|register[0] ; check_carry:u_checkc|a        ; clk          ; clk         ; 0.000        ; 0.050      ; 0.917      ;
; 0.752 ; check_carry:u_checkc|a        ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.077      ; 0.986      ;
; 0.773 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.994      ;
; 0.778 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.999      ;
; 0.817 ; gpr:u_gpr|sr[1][3]            ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 0.000        ; 0.103      ; 1.077      ;
; 0.818 ; gpr:u_gpr|sr[0][1]            ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 0.000        ; 0.065      ; 1.040      ;
; 0.824 ; gpr:u_gpr|sr[1][6]            ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.052      ;
; 0.829 ; gpr:u_gpr|sr[1][7]            ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 0.000        ; 0.103      ; 1.089      ;
; 0.854 ; pc:u_pc|pc[0]                 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.075      ;
; 0.858 ; pc:u_pc|pc[0]                 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.079      ;
; 0.874 ; gpr:u_gpr|sr[1][4]            ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.102      ;
; 0.877 ; pc:u_pc|pc[0]                 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.401      ; 1.435      ;
; 0.880 ; gpr:u_gpr|sr[1][5]            ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 0.000        ; -0.285     ; 0.752      ;
; 0.896 ; decode:u_decode|count[0]      ; decode:u_decode|count[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.117      ;
; 0.902 ; pc:u_pc|pc[1]                 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.487      ;
; 0.911 ; decode:u_decode|count[1]      ; decode:u_decode|count[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.132      ;
; 0.925 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.146      ;
; 0.937 ; gpr:u_gpr|sr[0][0]            ; check_carry:u_checkc|g        ; clk          ; clk         ; 0.000        ; 0.399      ; 1.493      ;
; 0.946 ; pc:u_pc|pc[0]                 ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.400      ; 1.503      ;
; 0.956 ; check_carry:u_checkc|g        ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.077      ; 1.190      ;
; 0.962 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.183      ;
; 0.970 ; pc:u_pc|pc[0]                 ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.400      ; 1.527      ;
; 1.002 ; gpr:u_gpr|sr[1][0]            ; check_carry:u_checkc|g        ; clk          ; clk         ; 0.000        ; 0.051      ; 1.210      ;
; 1.020 ; pc:u_pc|pc[1]                 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.401      ; 1.578      ;
; 1.028 ; pc:u_pc|pc[2]                 ; check_carry:u_checkc|g        ; clk          ; clk         ; 0.000        ; 0.400      ; 1.585      ;
; 1.029 ; gpr:u_gpr|sr[1][2]            ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 0.000        ; -0.253     ; 0.933      ;
; 1.038 ; accumulator:u_acc|register[0] ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.050      ; 1.245      ;
; 1.039 ; gpr:u_gpr|sr[1][4]            ; gpr:u_gpr|sr[1][3]            ; clk          ; clk         ; 0.000        ; 0.046      ; 1.242      ;
; 1.041 ; decode:u_decode|state_mult.00 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 0.000        ; -0.259     ; 0.939      ;
; 1.047 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 0.000        ; 0.420      ; 1.624      ;
; 1.049 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.401      ; 1.607      ;
; 1.050 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 0.000        ; 0.420      ; 1.627      ;
; 1.053 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 0.000        ; 0.420      ; 1.630      ;
; 1.086 ; pc:u_pc|pc[0]                 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.671      ;
; 1.089 ; pc:u_pc|pc[1]                 ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.400      ; 1.646      ;
; 1.099 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 0.000        ; 0.064      ; 1.320      ;
; 1.118 ; pc:u_pc|pc[2]                 ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.400      ; 1.675      ;
; 1.125 ; pc:u_pc|pc[0]                 ; check_carry:u_checkc|g        ; clk          ; clk         ; 0.000        ; 0.400      ; 1.682      ;
; 1.130 ; pc:u_pc|pc[1]                 ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.400      ; 1.687      ;
; 1.131 ; decode:u_decode|count[0]      ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.401      ; 1.689      ;
; 1.131 ; gpr:u_gpr|sr[0][0]            ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.399      ; 1.687      ;
; 1.131 ; pc:u_pc|pc[2]                 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.716      ;
; 1.142 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 0.000        ; 0.420      ; 1.719      ;
; 1.145 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 0.000        ; 0.420      ; 1.722      ;
; 1.148 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 0.000        ; 0.420      ; 1.725      ;
; 1.156 ; decode:u_decode|count[0]      ; decode:u_decode|count[1]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.377      ;
; 1.156 ; check_carry:u_checkc|a        ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.077      ; 1.390      ;
; 1.177 ; carry_reg:u_carry|carry       ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.077      ; 1.411      ;
; 1.188 ; decode:u_decode|state_mult.00 ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.077      ; 1.422      ;
; 1.196 ; gpr:u_gpr|sr[1][0]            ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.051      ; 1.404      ;
; 1.218 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 0.000        ; 0.395      ; 1.770      ;
; 1.218 ; pc:u_pc|pc[1]                 ; check_carry:u_checkc|g        ; clk          ; clk         ; 0.000        ; 0.400      ; 1.775      ;
; 1.222 ; pc:u_pc|pc[2]                 ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.400      ; 1.779      ;
; 1.227 ; decode:u_decode|count[1]      ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.401      ; 1.785      ;
; 1.228 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 0.000        ; 0.420      ; 1.805      ;
; 1.231 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 0.000        ; 0.420      ; 1.808      ;
; 1.234 ; decode:u_decode|state_mult.11 ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.400      ; 1.791      ;
; 1.234 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 0.000        ; 0.420      ; 1.811      ;
; 1.244 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 0.000        ; 0.395      ; 1.796      ;
; 1.244 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][3]            ; clk          ; clk         ; 0.000        ; 0.395      ; 1.796      ;
; 1.244 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][2]            ; clk          ; clk         ; 0.000        ; 0.395      ; 1.796      ;
; 1.247 ; gpr:u_gpr|sr[0][2]            ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 0.000        ; -0.278     ; 1.126      ;
; 1.247 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 0.000        ; 0.064      ; 1.468      ;
; 1.249 ; gpr:u_gpr|sr[1][1]            ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 0.000        ; -0.284     ; 1.122      ;
; 1.260 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 0.000        ; 0.420      ; 1.837      ;
; 1.266 ; check_carry:u_checkc|a        ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.105      ; 1.528      ;
; 1.278 ; decode:u_decode|count[1]      ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.499      ;
; 1.278 ; decode:u_decode|state_mult.11 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.401      ; 1.836      ;
; 1.280 ; decode:u_decode|count[1]      ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.501      ;
; 1.280 ; decode:u_decode|count[1]      ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.501      ;
; 1.295 ; decode:u_decode|state_mult.00 ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.077      ; 1.529      ;
; 1.296 ; decode:u_decode|count[1]      ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.400      ; 1.853      ;
; 1.312 ; decode:u_decode|state_mult.01 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.428      ; 1.897      ;
; 1.316 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 0.000        ; 0.064      ; 1.537      ;
; 1.317 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 0.000        ; 0.064      ; 1.538      ;
; 1.328 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][1]            ; clk          ; clk         ; 0.000        ; 0.428      ; 1.913      ;
; 1.328 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][0]            ; clk          ; clk         ; 0.000        ; 0.428      ; 1.913      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                   ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.888 ; pc:u_pc|pc[2] ; decode:u_decode|count[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.819      ;
; -0.888 ; pc:u_pc|pc[2] ; decode:u_decode|count[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.819      ;
; -0.888 ; pc:u_pc|pc[2] ; decode:u_decode|count[2] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.819      ;
; -0.743 ; pc:u_pc|pc[0] ; decode:u_decode|count[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.674      ;
; -0.743 ; pc:u_pc|pc[0] ; decode:u_decode|count[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.674      ;
; -0.743 ; pc:u_pc|pc[0] ; decode:u_decode|count[2] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.674      ;
; -0.607 ; pc:u_pc|pc[1] ; decode:u_decode|count[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.538      ;
; -0.607 ; pc:u_pc|pc[1] ; decode:u_decode|count[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.538      ;
; -0.607 ; pc:u_pc|pc[1] ; decode:u_decode|count[2] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.538      ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                   ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.171 ; pc:u_pc|pc[1] ; decode:u_decode|count[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.392      ;
; 1.171 ; pc:u_pc|pc[1] ; decode:u_decode|count[1] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.392      ;
; 1.171 ; pc:u_pc|pc[1] ; decode:u_decode|count[2] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.392      ;
; 1.285 ; pc:u_pc|pc[0] ; decode:u_decode|count[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.506      ;
; 1.285 ; pc:u_pc|pc[0] ; decode:u_decode|count[1] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.506      ;
; 1.285 ; pc:u_pc|pc[0] ; decode:u_decode|count[2] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.506      ;
; 1.376 ; pc:u_pc|pc[2] ; decode:u_decode|count[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.597      ;
; 1.376 ; pc:u_pc|pc[2] ; decode:u_decode|count[1] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.597      ;
; 1.376 ; pc:u_pc|pc[2] ; decode:u_decode|count[2] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.597      ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; carry_reg:u_carry|carry       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; check_carry:u_checkc|a        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; check_carry:u_checkc|g        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|state_mult.00 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|state_mult.01 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|state_mult.11 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; pc:u_pc|pc[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; pc:u_pc|pc[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; pc:u_pc|pc[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; signreg:u_signreg|msb         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[0] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[1] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[2] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[3] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[4] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[5] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[6] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[7] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][0]            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][1]            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][4]            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][5]            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][6]            ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][2]            ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][3]            ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][5]            ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][6]            ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][2]            ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][3]            ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][7]            ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; carry_reg:u_carry|carry       ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; check_carry:u_checkc|a        ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; check_carry:u_checkc|g        ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; signreg:u_signreg|msb         ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|state_mult.00 ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|count[0]      ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|count[1]      ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|count[2]      ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|state_mult.01 ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|state_mult.11 ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][0]            ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][1]            ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][4]            ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][7]            ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pc:u_pc|pc[0]                 ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pc:u_pc|pc[1]                 ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pc:u_pc|pc[2]                 ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]     ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][0]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][1]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][4]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][5]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][6]|clk            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[0]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[1]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[2]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[3]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[4]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[5]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[6]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[7]|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[0][2]|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[0][3]|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[0][5]|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[0][6]|clk            ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][2]|clk            ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][3]|clk            ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][7]|clk            ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_carry|carry|clk             ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_checkc|a|clk                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; clk        ; 4.220 ; 4.711 ; Rise       ; clk             ;
;  SW[1]    ; clk        ; 4.220 ; 4.711 ; Rise       ; clk             ;
;  SW[2]    ; clk        ; 3.478 ; 3.957 ; Rise       ; clk             ;
;  SW[3]    ; clk        ; 3.572 ; 4.063 ; Rise       ; clk             ;
;  SW[4]    ; clk        ; 3.373 ; 3.921 ; Rise       ; clk             ;
;  SW[5]    ; clk        ; 3.267 ; 3.785 ; Rise       ; clk             ;
;  SW[6]    ; clk        ; 3.975 ; 4.440 ; Rise       ; clk             ;
;  SW[7]    ; clk        ; 1.482 ; 1.781 ; Rise       ; clk             ;
;  SW[8]    ; clk        ; 1.983 ; 2.158 ; Rise       ; clk             ;
;  SW[9]    ; clk        ; 3.448 ; 4.034 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; clk        ; -0.920 ; -1.170 ; Rise       ; clk             ;
;  SW[1]    ; clk        ; -2.194 ; -2.664 ; Rise       ; clk             ;
;  SW[2]    ; clk        ; -2.842 ; -3.318 ; Rise       ; clk             ;
;  SW[3]    ; clk        ; -2.930 ; -3.414 ; Rise       ; clk             ;
;  SW[4]    ; clk        ; -2.778 ; -3.278 ; Rise       ; clk             ;
;  SW[5]    ; clk        ; -2.687 ; -3.172 ; Rise       ; clk             ;
;  SW[6]    ; clk        ; -3.206 ; -3.650 ; Rise       ; clk             ;
;  SW[7]    ; clk        ; -0.920 ; -1.170 ; Rise       ; clk             ;
;  SW[8]    ; clk        ; -1.313 ; -1.497 ; Rise       ; clk             ;
;  SW[9]    ; clk        ; -2.815 ; -3.352 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; clk        ; 7.278 ; 7.297 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 6.315 ; 6.269 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 7.038 ; 6.974 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 6.332 ; 6.300 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 7.189 ; 7.175 ; Rise       ; clk             ;
;  LED[4]   ; clk        ; 7.278 ; 7.297 ; Rise       ; clk             ;
;  LED[5]   ; clk        ; 7.183 ; 7.127 ; Rise       ; clk             ;
;  LED[6]   ; clk        ; 7.072 ; 7.018 ; Rise       ; clk             ;
;  LED[7]   ; clk        ; 6.515 ; 6.479 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; clk        ; 6.112 ; 6.064 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 6.112 ; 6.064 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 6.807 ; 6.741 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 6.124 ; 6.090 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 6.950 ; 6.932 ; Rise       ; clk             ;
;  LED[4]   ; clk        ; 7.066 ; 7.083 ; Rise       ; clk             ;
;  LED[5]   ; clk        ; 6.945 ; 6.887 ; Rise       ; clk             ;
;  LED[6]   ; clk        ; 6.838 ; 6.782 ; Rise       ; clk             ;
;  LED[7]   ; clk        ; 6.300 ; 6.261 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 349.9 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.858 ; -44.922           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.298 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.688 ; -2.064               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.052 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -40.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.858 ; decode:u_decode|count[1]      ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.233      ; 3.086      ;
; -1.854 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.792      ;
; -1.854 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.792      ;
; -1.835 ; pc:u_pc|pc[2]                 ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.773      ;
; -1.834 ; pc:u_pc|pc[2]                 ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.772      ;
; -1.832 ; pc:u_pc|pc[2]                 ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.770      ;
; -1.734 ; decode:u_decode|count[1]      ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.673      ;
; -1.711 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.233      ; 2.939      ;
; -1.697 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.233      ; 2.925      ;
; -1.684 ; decode:u_decode|count[2]      ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.622      ;
; -1.684 ; decode:u_decode|count[2]      ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.622      ;
; -1.684 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.233      ; 2.912      ;
; -1.668 ; pc:u_pc|pc[0]                 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.606      ;
; -1.668 ; pc:u_pc|pc[0]                 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.606      ;
; -1.667 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.605      ;
; -1.666 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.604      ;
; -1.664 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.602      ;
; -1.661 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.055     ; 2.601      ;
; -1.651 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.055     ; 2.591      ;
; -1.617 ; decode:u_decode|count[2]      ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.233      ; 2.845      ;
; -1.606 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.233      ; 2.834      ;
; -1.596 ; pc:u_pc|pc[1]                 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.534      ;
; -1.596 ; pc:u_pc|pc[1]                 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.534      ;
; -1.595 ; decode:u_decode|count[0]      ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.533      ;
; -1.595 ; decode:u_decode|count[0]      ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.533      ;
; -1.587 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.526      ;
; -1.577 ; pc:u_pc|pc[1]                 ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.515      ;
; -1.576 ; pc:u_pc|pc[1]                 ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.514      ;
; -1.574 ; pc:u_pc|pc[1]                 ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.512      ;
; -1.573 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.512      ;
; -1.560 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.499      ;
; -1.547 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.055     ; 2.487      ;
; -1.501 ; decode:u_decode|state_mult.11 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.233      ; 2.729      ;
; -1.493 ; decode:u_decode|count[2]      ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.432      ;
; -1.488 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.427      ;
; -1.482 ; decode:u_decode|count[2]      ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.055     ; 2.422      ;
; -1.470 ; decode:u_decode|count[1]      ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.408      ;
; -1.470 ; decode:u_decode|count[1]      ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.408      ;
; -1.456 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.395      ;
; -1.456 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.395      ;
; -1.448 ; gpr:u_gpr|sr[1][0]            ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; -0.100     ; 2.343      ;
; -1.446 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.385      ;
; -1.446 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.385      ;
; -1.417 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.055     ; 2.357      ;
; -1.406 ; decode:u_decode|count[1]      ; accumulator:u_acc|register[7] ; clk          ; clk         ; 1.000        ; 0.263      ; 2.664      ;
; -1.395 ; gpr:u_gpr|sr[0][0]            ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.232      ; 2.622      ;
; -1.383 ; decode:u_decode|state_mult.11 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.322      ;
; -1.380 ; decode:u_decode|state_mult.01 ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.055     ; 2.320      ;
; -1.361 ; decode:u_decode|state_mult.00 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; -0.074     ; 2.282      ;
; -1.344 ; decode:u_decode|count[1]      ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.055     ; 2.284      ;
; -1.342 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.281      ;
; -1.342 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.281      ;
; -1.330 ; gpr:u_gpr|sr[1][0]            ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.389     ; 1.936      ;
; -1.328 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 1.000        ; 0.238      ; 2.561      ;
; -1.325 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 1.000        ; 0.257      ; 2.577      ;
; -1.325 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 1.000        ; 0.257      ; 2.577      ;
; -1.325 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 1.000        ; 0.257      ; 2.577      ;
; -1.325 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 1.000        ; 0.257      ; 2.577      ;
; -1.315 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 1.000        ; 0.257      ; 2.567      ;
; -1.315 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 1.000        ; 0.257      ; 2.567      ;
; -1.315 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 1.000        ; 0.257      ; 2.567      ;
; -1.315 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 1.000        ; 0.257      ; 2.567      ;
; -1.313 ; carry_reg:u_carry|carry       ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; -0.073     ; 2.235      ;
; -1.312 ; decode:u_decode|count[1]      ; signreg:u_signreg|msb         ; clk          ; clk         ; 1.000        ; 0.237      ; 2.544      ;
; -1.308 ; check_carry:u_checkc|g        ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; -0.073     ; 2.230      ;
; -1.299 ; accumulator:u_acc|register[0] ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; -0.100     ; 2.194      ;
; -1.277 ; gpr:u_gpr|sr[0][0]            ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.057     ; 2.215      ;
; -1.277 ; decode:u_decode|count[2]      ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.216      ;
; -1.277 ; decode:u_decode|count[2]      ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.216      ;
; -1.259 ; pc:u_pc|pc[0]                 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 1.000        ; 0.263      ; 2.517      ;
; -1.245 ; decode:u_decode|count[0]      ; accumulator:u_acc|register[7] ; clk          ; clk         ; 1.000        ; 0.263      ; 2.503      ;
; -1.243 ; decode:u_decode|state_mult.00 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.363     ; 1.875      ;
; -1.238 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][1]            ; clk          ; clk         ; 1.000        ; 0.263      ; 2.496      ;
; -1.238 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][0]            ; clk          ; clk         ; 1.000        ; 0.263      ; 2.496      ;
; -1.238 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][6]            ; clk          ; clk         ; 1.000        ; 0.263      ; 2.496      ;
; -1.238 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][5]            ; clk          ; clk         ; 1.000        ; 0.263      ; 2.496      ;
; -1.238 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][4]            ; clk          ; clk         ; 1.000        ; 0.263      ; 2.496      ;
; -1.232 ; pc:u_pc|pc[1]                 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 1.000        ; 0.263      ; 2.490      ;
; -1.212 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.151      ;
; -1.212 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.151      ;
; -1.211 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 1.000        ; 0.257      ; 2.463      ;
; -1.211 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 1.000        ; 0.257      ; 2.463      ;
; -1.211 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 1.000        ; 0.257      ; 2.463      ;
; -1.211 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 1.000        ; 0.257      ; 2.463      ;
; -1.197 ; decode:u_decode|state_mult.01 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.233      ; 2.425      ;
; -1.190 ; check_carry:u_checkc|g        ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.362     ; 1.823      ;
; -1.189 ; carry_reg:u_carry|carry       ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.362     ; 1.822      ;
; -1.181 ; accumulator:u_acc|register[0] ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.389     ; 1.787      ;
; -1.175 ; decode:u_decode|state_mult.01 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.114      ;
; -1.175 ; decode:u_decode|state_mult.01 ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.114      ;
; -1.175 ; decode:u_decode|state_mult.01 ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 1.000        ; -0.056     ; 2.114      ;
; -1.165 ; decode:u_decode|count[2]      ; accumulator:u_acc|register[7] ; clk          ; clk         ; 1.000        ; 0.263      ; 2.423      ;
; -1.165 ; pc:u_pc|pc[0]                 ; signreg:u_signreg|msb         ; clk          ; clk         ; 1.000        ; 0.237      ; 2.397      ;
; -1.158 ; pc:u_pc|pc[2]                 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 1.000        ; 0.263      ; 2.416      ;
; -1.154 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[1][1]            ; clk          ; clk         ; 1.000        ; 0.263      ; 2.412      ;
; -1.154 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[1][0]            ; clk          ; clk         ; 1.000        ; 0.263      ; 2.412      ;
; -1.154 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[1][6]            ; clk          ; clk         ; 1.000        ; 0.263      ; 2.412      ;
; -1.154 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[1][5]            ; clk          ; clk         ; 1.000        ; 0.263      ; 2.412      ;
; -1.154 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[1][4]            ; clk          ; clk         ; 1.000        ; 0.263      ; 2.412      ;
; -1.151 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][3]            ; clk          ; clk         ; 1.000        ; 0.233      ; 2.379      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                            ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; decode:u_decode|state_mult.00 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; signreg:u_signreg|msb         ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.310 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; pc:u_pc|pc[2]                 ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; decode:u_decode|count[2]      ; decode:u_decode|count[2]      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; pc:u_pc|pc[1]                 ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.322 ; accumulator:u_acc|register[4] ; accumulator:u_acc|register[3] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.536      ;
; 0.322 ; accumulator:u_acc|register[1] ; accumulator:u_acc|register[0] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.536      ;
; 0.323 ; accumulator:u_acc|register[6] ; accumulator:u_acc|register[5] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.537      ;
; 0.323 ; accumulator:u_acc|register[5] ; accumulator:u_acc|register[4] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.537      ;
; 0.323 ; accumulator:u_acc|register[2] ; accumulator:u_acc|register[1] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.537      ;
; 0.324 ; accumulator:u_acc|register[7] ; accumulator:u_acc|register[6] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.538      ;
; 0.326 ; gpr:u_gpr|sr[0][7]            ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 0.000        ; 0.382      ; 0.852      ;
; 0.353 ; decode:u_decode|state_mult.01 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.554      ;
; 0.436 ; gpr:u_gpr|sr[1][7]            ; gpr:u_gpr|sr[1][6]            ; clk          ; clk         ; 0.000        ; 0.100      ; 0.680      ;
; 0.452 ; gpr:u_gpr|sr[1][5]            ; gpr:u_gpr|sr[1][4]            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.666      ;
; 0.455 ; accumulator:u_acc|register[3] ; accumulator:u_acc|register[2] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.457 ; gpr:u_gpr|sr[0][4]            ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 0.000        ; 0.382      ; 0.983      ;
; 0.473 ; gpr:u_gpr|sr[1][3]            ; gpr:u_gpr|sr[1][2]            ; clk          ; clk         ; 0.000        ; 0.069      ; 0.686      ;
; 0.540 ; gpr:u_gpr|sr[0][6]            ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 0.000        ; 0.069      ; 0.753      ;
; 0.541 ; gpr:u_gpr|sr[0][3]            ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 0.000        ; 0.069      ; 0.754      ;
; 0.613 ; gpr:u_gpr|sr[1][1]            ; gpr:u_gpr|sr[1][0]            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.827      ;
; 0.622 ; signreg:u_signreg|msb         ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.096      ; 0.862      ;
; 0.653 ; accumulator:u_acc|register[0] ; check_carry:u_checkc|a        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.840      ;
; 0.677 ; check_carry:u_checkc|a        ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.069      ; 0.890      ;
; 0.708 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.909      ;
; 0.713 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.914      ;
; 0.750 ; gpr:u_gpr|sr[1][3]            ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 0.000        ; 0.093      ; 0.987      ;
; 0.751 ; gpr:u_gpr|sr[1][6]            ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.958      ;
; 0.755 ; gpr:u_gpr|sr[0][1]            ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.956      ;
; 0.756 ; gpr:u_gpr|sr[1][7]            ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 0.000        ; 0.093      ; 0.993      ;
; 0.779 ; pc:u_pc|pc[0]                 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.980      ;
; 0.782 ; pc:u_pc|pc[0]                 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.983      ;
; 0.783 ; pc:u_pc|pc[0]                 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.364      ; 1.291      ;
; 0.802 ; gpr:u_gpr|sr[1][4]            ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 0.000        ; 0.063      ; 1.009      ;
; 0.810 ; gpr:u_gpr|sr[1][5]            ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 0.000        ; -0.263     ; 0.691      ;
; 0.813 ; pc:u_pc|pc[1]                 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.390      ; 1.347      ;
; 0.820 ; decode:u_decode|count[0]      ; decode:u_decode|count[2]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.021      ;
; 0.839 ; decode:u_decode|count[1]      ; decode:u_decode|count[2]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.040      ;
; 0.842 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.043      ;
; 0.861 ; gpr:u_gpr|sr[0][0]            ; check_carry:u_checkc|g        ; clk          ; clk         ; 0.000        ; 0.361      ; 1.366      ;
; 0.866 ; check_carry:u_checkc|g        ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.069      ; 1.079      ;
; 0.868 ; pc:u_pc|pc[0]                 ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.363      ; 1.375      ;
; 0.871 ; pc:u_pc|pc[0]                 ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.363      ; 1.378      ;
; 0.878 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.079      ;
; 0.908 ; pc:u_pc|pc[1]                 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.364      ; 1.416      ;
; 0.919 ; gpr:u_gpr|sr[1][0]            ; check_carry:u_checkc|g        ; clk          ; clk         ; 0.000        ; 0.043      ; 1.106      ;
; 0.933 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.364      ; 1.441      ;
; 0.934 ; pc:u_pc|pc[2]                 ; check_carry:u_checkc|g        ; clk          ; clk         ; 0.000        ; 0.363      ; 1.441      ;
; 0.941 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 0.000        ; 0.383      ; 1.468      ;
; 0.945 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 0.000        ; 0.383      ; 1.472      ;
; 0.947 ; gpr:u_gpr|sr[1][2]            ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 0.000        ; -0.233     ; 0.858      ;
; 0.948 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 0.000        ; 0.383      ; 1.475      ;
; 0.950 ; accumulator:u_acc|register[0] ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.043      ; 1.137      ;
; 0.954 ; gpr:u_gpr|sr[1][4]            ; gpr:u_gpr|sr[1][3]            ; clk          ; clk         ; 0.000        ; 0.039      ; 1.137      ;
; 0.958 ; decode:u_decode|state_mult.00 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 0.000        ; -0.238     ; 0.864      ;
; 0.984 ; pc:u_pc|pc[0]                 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.390      ; 1.518      ;
; 0.993 ; pc:u_pc|pc[1]                 ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.363      ; 1.500      ;
; 0.995 ; decode:u_decode|count[0]      ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.364      ; 1.503      ;
; 0.996 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 0.000        ; 0.057      ; 1.197      ;
; 1.001 ; pc:u_pc|pc[1]                 ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.363      ; 1.508      ;
; 1.013 ; pc:u_pc|pc[0]                 ; check_carry:u_checkc|g        ; clk          ; clk         ; 0.000        ; 0.363      ; 1.520      ;
; 1.020 ; pc:u_pc|pc[2]                 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.390      ; 1.554      ;
; 1.020 ; pc:u_pc|pc[2]                 ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.363      ; 1.527      ;
; 1.020 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 0.000        ; 0.383      ; 1.547      ;
; 1.024 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 0.000        ; 0.383      ; 1.551      ;
; 1.027 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 0.000        ; 0.383      ; 1.554      ;
; 1.037 ; gpr:u_gpr|sr[0][0]            ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.361      ; 1.542      ;
; 1.043 ; check_carry:u_checkc|a        ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.069      ; 1.256      ;
; 1.050 ; decode:u_decode|count[0]      ; decode:u_decode|count[1]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.251      ;
; 1.076 ; carry_reg:u_carry|carry       ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.069      ; 1.289      ;
; 1.093 ; decode:u_decode|state_mult.00 ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.068      ; 1.305      ;
; 1.095 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 0.000        ; 0.359      ; 1.598      ;
; 1.095 ; pc:u_pc|pc[1]                 ; check_carry:u_checkc|g        ; clk          ; clk         ; 0.000        ; 0.363      ; 1.602      ;
; 1.095 ; gpr:u_gpr|sr[1][0]            ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.043      ; 1.282      ;
; 1.102 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 0.000        ; 0.383      ; 1.629      ;
; 1.106 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 0.000        ; 0.383      ; 1.633      ;
; 1.109 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 0.000        ; 0.383      ; 1.636      ;
; 1.111 ; pc:u_pc|pc[2]                 ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.363      ; 1.618      ;
; 1.113 ; decode:u_decode|count[1]      ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.364      ; 1.621      ;
; 1.127 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 0.000        ; 0.359      ; 1.630      ;
; 1.127 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][3]            ; clk          ; clk         ; 0.000        ; 0.359      ; 1.630      ;
; 1.127 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][2]            ; clk          ; clk         ; 0.000        ; 0.359      ; 1.630      ;
; 1.129 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 0.000        ; 0.057      ; 1.330      ;
; 1.136 ; check_carry:u_checkc|a        ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.096      ; 1.376      ;
; 1.136 ; decode:u_decode|state_mult.11 ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.363      ; 1.643      ;
; 1.139 ; gpr:u_gpr|sr[1][1]            ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 0.000        ; -0.262     ; 1.021      ;
; 1.143 ; gpr:u_gpr|sr[0][2]            ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 0.000        ; -0.257     ; 1.030      ;
; 1.145 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 0.000        ; 0.383      ; 1.672      ;
; 1.158 ; decode:u_decode|count[1]      ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.359      ;
; 1.158 ; decode:u_decode|state_mult.11 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.364      ; 1.666      ;
; 1.161 ; decode:u_decode|count[1]      ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.362      ;
; 1.161 ; decode:u_decode|count[1]      ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.362      ;
; 1.168 ; decode:u_decode|state_mult.01 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.390      ; 1.702      ;
; 1.183 ; decode:u_decode|count[1]      ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.363      ; 1.690      ;
; 1.187 ; decode:u_decode|state_mult.00 ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.068      ; 1.399      ;
; 1.193 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 0.000        ; 0.057      ; 1.394      ;
; 1.198 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 0.000        ; 0.057      ; 1.399      ;
; 1.208 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][1]            ; clk          ; clk         ; 0.000        ; 0.390      ; 1.742      ;
; 1.208 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][0]            ; clk          ; clk         ; 0.000        ; 0.390      ; 1.742      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                    ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.688 ; pc:u_pc|pc[2] ; decode:u_decode|count[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.626      ;
; -0.688 ; pc:u_pc|pc[2] ; decode:u_decode|count[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.626      ;
; -0.688 ; pc:u_pc|pc[2] ; decode:u_decode|count[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.626      ;
; -0.564 ; pc:u_pc|pc[0] ; decode:u_decode|count[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.502      ;
; -0.564 ; pc:u_pc|pc[0] ; decode:u_decode|count[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.502      ;
; -0.564 ; pc:u_pc|pc[0] ; decode:u_decode|count[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.502      ;
; -0.439 ; pc:u_pc|pc[1] ; decode:u_decode|count[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.377      ;
; -0.439 ; pc:u_pc|pc[1] ; decode:u_decode|count[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.377      ;
; -0.439 ; pc:u_pc|pc[1] ; decode:u_decode|count[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.377      ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                    ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.052 ; pc:u_pc|pc[1] ; decode:u_decode|count[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.253      ;
; 1.052 ; pc:u_pc|pc[1] ; decode:u_decode|count[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.253      ;
; 1.052 ; pc:u_pc|pc[1] ; decode:u_decode|count[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.253      ;
; 1.155 ; pc:u_pc|pc[0] ; decode:u_decode|count[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.356      ;
; 1.155 ; pc:u_pc|pc[0] ; decode:u_decode|count[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.356      ;
; 1.155 ; pc:u_pc|pc[0] ; decode:u_decode|count[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.356      ;
; 1.237 ; pc:u_pc|pc[2] ; decode:u_decode|count[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.438      ;
; 1.237 ; pc:u_pc|pc[2] ; decode:u_decode|count[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.438      ;
; 1.237 ; pc:u_pc|pc[2] ; decode:u_decode|count[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.438      ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; carry_reg:u_carry|carry       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; check_carry:u_checkc|a        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; check_carry:u_checkc|g        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|state_mult.00 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|state_mult.01 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|state_mult.11 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; pc:u_pc|pc[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; pc:u_pc|pc[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; pc:u_pc|pc[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; signreg:u_signreg|msb         ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[0] ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[1] ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[2] ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[3] ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[4] ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[5] ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[6] ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[7] ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][0]            ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][1]            ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][4]            ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][5]            ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][6]            ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][2]            ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][3]            ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][5]            ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][6]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|count[0]      ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|count[1]      ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|count[2]      ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|state_mult.01 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|state_mult.11 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][2]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][3]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][7]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pc:u_pc|pc[0]                 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pc:u_pc|pc[1]                 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pc:u_pc|pc[2]                 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][0]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][1]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][4]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][7]            ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; carry_reg:u_carry|carry       ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; check_carry:u_checkc|a        ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; check_carry:u_checkc|g        ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; signreg:u_signreg|msb         ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|state_mult.00 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk       ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[0]|clk         ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[1]|clk         ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[2]|clk         ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[3]|clk         ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[4]|clk         ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[5]|clk         ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[6]|clk         ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[7]|clk         ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][0]|clk            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][1]|clk            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][4]|clk            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][5]|clk            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][6]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[0][2]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[0][3]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[0][5]|clk            ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[0][6]|clk            ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_decode|count[0]|clk         ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_decode|count[1]|clk         ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_decode|count[2]|clk         ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_decode|state_mult.01|clk    ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_decode|state_mult.11|clk    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; clk        ; 3.742 ; 4.089 ; Rise       ; clk             ;
;  SW[1]    ; clk        ; 3.742 ; 4.089 ; Rise       ; clk             ;
;  SW[2]    ; clk        ; 3.020 ; 3.415 ; Rise       ; clk             ;
;  SW[3]    ; clk        ; 3.116 ; 3.501 ; Rise       ; clk             ;
;  SW[4]    ; clk        ; 2.963 ; 3.368 ; Rise       ; clk             ;
;  SW[5]    ; clk        ; 2.868 ; 3.253 ; Rise       ; clk             ;
;  SW[6]    ; clk        ; 3.479 ; 3.828 ; Rise       ; clk             ;
;  SW[7]    ; clk        ; 1.350 ; 1.616 ; Rise       ; clk             ;
;  SW[8]    ; clk        ; 1.769 ; 1.966 ; Rise       ; clk             ;
;  SW[9]    ; clk        ; 3.041 ; 3.481 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; clk        ; -0.844 ; -1.075 ; Rise       ; clk             ;
;  SW[1]    ; clk        ; -1.885 ; -2.288 ; Rise       ; clk             ;
;  SW[2]    ; clk        ; -2.485 ; -2.873 ; Rise       ; clk             ;
;  SW[3]    ; clk        ; -2.574 ; -2.951 ; Rise       ; clk             ;
;  SW[4]    ; clk        ; -2.431 ; -2.804 ; Rise       ; clk             ;
;  SW[5]    ; clk        ; -2.348 ; -2.716 ; Rise       ; clk             ;
;  SW[6]    ; clk        ; -2.826 ; -3.161 ; Rise       ; clk             ;
;  SW[7]    ; clk        ; -0.844 ; -1.075 ; Rise       ; clk             ;
;  SW[8]    ; clk        ; -1.202 ; -1.404 ; Rise       ; clk             ;
;  SW[9]    ; clk        ; -2.472 ; -2.882 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; clk        ; 6.488 ; 6.479 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 5.676 ; 5.589 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 6.341 ; 6.228 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 5.669 ; 5.626 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 6.481 ; 6.396 ; Rise       ; clk             ;
;  LED[4]   ; clk        ; 6.488 ; 6.479 ; Rise       ; clk             ;
;  LED[5]   ; clk        ; 6.474 ; 6.371 ; Rise       ; clk             ;
;  LED[6]   ; clk        ; 6.370 ; 6.265 ; Rise       ; clk             ;
;  LED[7]   ; clk        ; 5.827 ; 5.787 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; clk        ; 5.481 ; 5.405 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 5.492 ; 5.405 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 6.131 ; 6.019 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 5.481 ; 5.437 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 6.264 ; 6.178 ; Rise       ; clk             ;
;  LED[4]   ; clk        ; 6.296 ; 6.286 ; Rise       ; clk             ;
;  LED[5]   ; clk        ; 6.257 ; 6.155 ; Rise       ; clk             ;
;  LED[6]   ; clk        ; 6.157 ; 6.053 ; Rise       ; clk             ;
;  LED[7]   ; clk        ; 5.632 ; 5.591 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.764 ; -14.615           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.171 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.065 ; -0.195               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.648 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -41.736                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.764 ; pc:u_pc|pc[2]                 ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.714      ;
; -0.763 ; pc:u_pc|pc[2]                 ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.713      ;
; -0.762 ; decode:u_decode|count[1]      ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.138      ; 1.887      ;
; -0.761 ; pc:u_pc|pc[2]                 ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.711      ;
; -0.755 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.705      ;
; -0.755 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.705      ;
; -0.697 ; decode:u_decode|count[1]      ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.647      ;
; -0.688 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.638      ;
; -0.687 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.637      ;
; -0.685 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.635      ;
; -0.683 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.138      ; 1.808      ;
; -0.682 ; decode:u_decode|count[2]      ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.632      ;
; -0.682 ; decode:u_decode|count[2]      ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.632      ;
; -0.679 ; pc:u_pc|pc[0]                 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.629      ;
; -0.679 ; pc:u_pc|pc[0]                 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.629      ;
; -0.667 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.138      ; 1.792      ;
; -0.667 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.138      ; 1.792      ;
; -0.623 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.574      ;
; -0.618 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.568      ;
; -0.614 ; decode:u_decode|count[0]      ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.564      ;
; -0.614 ; decode:u_decode|count[0]      ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.564      ;
; -0.614 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.138      ; 1.739      ;
; -0.613 ; pc:u_pc|pc[1]                 ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.612 ; pc:u_pc|pc[1]                 ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.562      ;
; -0.610 ; pc:u_pc|pc[1]                 ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.560      ;
; -0.606 ; decode:u_decode|count[2]      ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.138      ; 1.731      ;
; -0.605 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.556      ;
; -0.604 ; pc:u_pc|pc[1]                 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.554      ;
; -0.604 ; pc:u_pc|pc[1]                 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.554      ;
; -0.602 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.552      ;
; -0.602 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.552      ;
; -0.594 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.545      ;
; -0.563 ; decode:u_decode|state_mult.11 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.139      ; 1.689      ;
; -0.549 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.499      ;
; -0.542 ; decode:u_decode|count[1]      ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.492      ;
; -0.542 ; decode:u_decode|count[1]      ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.492      ;
; -0.541 ; decode:u_decode|count[2]      ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.491      ;
; -0.514 ; decode:u_decode|count[2]      ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.507 ; gpr:u_gpr|sr[1][0]            ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; -0.062     ; 1.432      ;
; -0.498 ; decode:u_decode|state_mult.11 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.449      ;
; -0.495 ; decode:u_decode|count[1]      ; accumulator:u_acc|register[7] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.638      ;
; -0.495 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.445      ;
; -0.495 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.445      ;
; -0.493 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.444      ;
; -0.492 ; gpr:u_gpr|sr[0][0]            ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.137      ; 1.616      ;
; -0.488 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.438      ;
; -0.488 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.438      ;
; -0.468 ; decode:u_decode|state_mult.00 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; -0.048     ; 1.407      ;
; -0.455 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.405      ;
; -0.455 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.405      ;
; -0.442 ; carry_reg:u_carry|carry       ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; -0.048     ; 1.381      ;
; -0.442 ; gpr:u_gpr|sr[1][0]            ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.237     ; 1.192      ;
; -0.440 ; decode:u_decode|state_mult.01 ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.035     ; 1.392      ;
; -0.435 ; decode:u_decode|count[1]      ; signreg:u_signreg|msb         ; clk          ; clk         ; 1.000        ; 0.142      ; 1.564      ;
; -0.434 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][1]            ; clk          ; clk         ; 1.000        ; 0.156      ; 1.577      ;
; -0.434 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][0]            ; clk          ; clk         ; 1.000        ; 0.156      ; 1.577      ;
; -0.434 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][6]            ; clk          ; clk         ; 1.000        ; 0.156      ; 1.577      ;
; -0.434 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][5]            ; clk          ; clk         ; 1.000        ; 0.156      ; 1.577      ;
; -0.434 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][4]            ; clk          ; clk         ; 1.000        ; 0.156      ; 1.577      ;
; -0.432 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 1.000        ; 0.142      ; 1.561      ;
; -0.427 ; gpr:u_gpr|sr[0][0]            ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.376      ;
; -0.425 ; check_carry:u_checkc|g        ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; -0.048     ; 1.364      ;
; -0.425 ; decode:u_decode|count[1]      ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.376      ;
; -0.418 ; accumulator:u_acc|register[0] ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; -0.062     ; 1.343      ;
; -0.411 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 1.000        ; 0.151      ; 1.549      ;
; -0.411 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 1.000        ; 0.151      ; 1.549      ;
; -0.411 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 1.000        ; 0.151      ; 1.549      ;
; -0.411 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 1.000        ; 0.151      ; 1.549      ;
; -0.404 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 1.000        ; 0.151      ; 1.542      ;
; -0.404 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 1.000        ; 0.151      ; 1.542      ;
; -0.404 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 1.000        ; 0.151      ; 1.542      ;
; -0.404 ; decode:u_decode|count[0]      ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 1.000        ; 0.151      ; 1.542      ;
; -0.403 ; decode:u_decode|state_mult.00 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.223     ; 1.167      ;
; -0.400 ; pc:u_pc|pc[0]                 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.543      ;
; -0.400 ; pc:u_pc|pc[1]                 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.543      ;
; -0.397 ; decode:u_decode|count[2]      ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.347      ;
; -0.397 ; decode:u_decode|count[2]      ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.347      ;
; -0.394 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][3]            ; clk          ; clk         ; 1.000        ; 0.138      ; 1.519      ;
; -0.394 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][2]            ; clk          ; clk         ; 1.000        ; 0.138      ; 1.519      ;
; -0.394 ; decode:u_decode|count[0]      ; accumulator:u_acc|register[7] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.537      ;
; -0.382 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 1.000        ; 0.151      ; 1.520      ;
; -0.382 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 1.000        ; 0.151      ; 1.520      ;
; -0.382 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 1.000        ; 0.151      ; 1.520      ;
; -0.382 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 1.000        ; 0.151      ; 1.520      ;
; -0.377 ; carry_reg:u_carry|carry       ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.223     ; 1.141      ;
; -0.372 ; decode:u_decode|state_mult.01 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 1.000        ; 0.139      ; 1.498      ;
; -0.360 ; check_carry:u_checkc|g        ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.223     ; 1.124      ;
; -0.356 ; pc:u_pc|pc[0]                 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 1.000        ; 0.142      ; 1.485      ;
; -0.354 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.304      ;
; -0.354 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.304      ;
; -0.353 ; accumulator:u_acc|register[0] ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 1.000        ; -0.237     ; 1.103      ;
; -0.352 ; decode:u_decode|count[2]      ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.302      ;
; -0.351 ; decode:u_decode|count[2]      ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.301      ;
; -0.349 ; decode:u_decode|count[2]      ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.299      ;
; -0.349 ; decode:u_decode|count[1]      ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.299      ;
; -0.348 ; decode:u_decode|count[1]      ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.298      ;
; -0.347 ; pc:u_pc|pc[2]                 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.490      ;
; -0.346 ; decode:u_decode|count[1]      ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.296      ;
; -0.340 ; pc:u_pc|pc[0]                 ; signreg:u_signreg|msb         ; clk          ; clk         ; 1.000        ; 0.142      ; 1.469      ;
; -0.340 ; pc:u_pc|pc[1]                 ; signreg:u_signreg|msb         ; clk          ; clk         ; 1.000        ; 0.142      ; 1.469      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                            ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.171 ; gpr:u_gpr|sr[0][7]            ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.487      ;
; 0.179 ; decode:u_decode|state_mult.00 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; signreg:u_signreg|msb         ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; accumulator:u_acc|register[4] ; accumulator:u_acc|register[3] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.313      ;
; 0.186 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pc:u_pc|pc[2]                 ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; decode:u_decode|count[2]      ; decode:u_decode|count[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pc:u_pc|pc[1]                 ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; accumulator:u_acc|register[5] ; accumulator:u_acc|register[4] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; accumulator:u_acc|register[2] ; accumulator:u_acc|register[1] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; accumulator:u_acc|register[1] ; accumulator:u_acc|register[0] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; accumulator:u_acc|register[6] ; accumulator:u_acc|register[5] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.315      ;
; 0.188 ; accumulator:u_acc|register[7] ; accumulator:u_acc|register[6] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.316      ;
; 0.205 ; decode:u_decode|state_mult.01 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.243 ; gpr:u_gpr|sr[1][7]            ; gpr:u_gpr|sr[1][6]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.389      ;
; 0.247 ; gpr:u_gpr|sr[0][4]            ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.563      ;
; 0.254 ; gpr:u_gpr|sr[1][5]            ; gpr:u_gpr|sr[1][4]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.382      ;
; 0.262 ; accumulator:u_acc|register[3] ; accumulator:u_acc|register[2] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.390      ;
; 0.273 ; gpr:u_gpr|sr[1][3]            ; gpr:u_gpr|sr[1][2]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.401      ;
; 0.323 ; gpr:u_gpr|sr[0][6]            ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.451      ;
; 0.323 ; gpr:u_gpr|sr[0][3]            ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.451      ;
; 0.346 ; gpr:u_gpr|sr[1][1]            ; gpr:u_gpr|sr[1][0]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.474      ;
; 0.357 ; signreg:u_signreg|msb         ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.058      ; 0.499      ;
; 0.363 ; accumulator:u_acc|register[0] ; check_carry:u_checkc|a        ; clk          ; clk         ; 0.000        ; 0.030      ; 0.477      ;
; 0.400 ; check_carry:u_checkc|a        ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.528      ;
; 0.412 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.533      ;
; 0.418 ; pc:u_pc|pc[0]                 ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.539      ;
; 0.425 ; gpr:u_gpr|sr[1][3]            ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.566      ;
; 0.427 ; gpr:u_gpr|sr[0][1]            ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.549      ;
; 0.432 ; gpr:u_gpr|sr[1][6]            ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.555      ;
; 0.440 ; gpr:u_gpr|sr[1][7]            ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.581      ;
; 0.444 ; pc:u_pc|pc[0]                 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.751      ;
; 0.454 ; pc:u_pc|pc[0]                 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.456 ; pc:u_pc|pc[0]                 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.466 ; gpr:u_gpr|sr[1][5]            ; gpr:u_gpr|sr[0][4]            ; clk          ; clk         ; 0.000        ; -0.156     ; 0.394      ;
; 0.467 ; gpr:u_gpr|sr[1][4]            ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.590      ;
; 0.471 ; decode:u_decode|count[0]      ; decode:u_decode|count[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.592      ;
; 0.478 ; decode:u_decode|count[1]      ; decode:u_decode|count[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.599      ;
; 0.482 ; gpr:u_gpr|sr[0][0]            ; check_carry:u_checkc|g        ; clk          ; clk         ; 0.000        ; 0.222      ; 0.788      ;
; 0.482 ; pc:u_pc|pc[1]                 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.803      ;
; 0.492 ; pc:u_pc|pc[0]                 ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.223      ; 0.799      ;
; 0.492 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.11 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.612      ;
; 0.513 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.516 ; check_carry:u_checkc|g        ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.644      ;
; 0.526 ; pc:u_pc|pc[0]                 ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.223      ; 0.833      ;
; 0.526 ; pc:u_pc|pc[1]                 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.833      ;
; 0.527 ; gpr:u_gpr|sr[1][0]            ; check_carry:u_checkc|g        ; clk          ; clk         ; 0.000        ; 0.030      ; 0.641      ;
; 0.529 ; pc:u_pc|pc[2]                 ; check_carry:u_checkc|g        ; clk          ; clk         ; 0.000        ; 0.223      ; 0.836      ;
; 0.542 ; gpr:u_gpr|sr[1][4]            ; gpr:u_gpr|sr[1][3]            ; clk          ; clk         ; 0.000        ; 0.026      ; 0.652      ;
; 0.542 ; pc:u_pc|pc[2]                 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.849      ;
; 0.543 ; gpr:u_gpr|sr[1][2]            ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 0.000        ; -0.138     ; 0.489      ;
; 0.544 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.860      ;
; 0.547 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.863      ;
; 0.547 ; accumulator:u_acc|register[0] ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.030      ; 0.661      ;
; 0.550 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.866      ;
; 0.560 ; decode:u_decode|state_mult.00 ; decode:u_decode|state_mult.01 ; clk          ; clk         ; 0.000        ; -0.143     ; 0.501      ;
; 0.567 ; pc:u_pc|pc[0]                 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.888      ;
; 0.574 ; pc:u_pc|pc[1]                 ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.223      ; 0.881      ;
; 0.582 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.703      ;
; 0.585 ; pc:u_pc|pc[0]                 ; check_carry:u_checkc|g        ; clk          ; clk         ; 0.000        ; 0.223      ; 0.892      ;
; 0.587 ; pc:u_pc|pc[1]                 ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.223      ; 0.894      ;
; 0.590 ; pc:u_pc|pc[2]                 ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.223      ; 0.897      ;
; 0.591 ; gpr:u_gpr|sr[0][0]            ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.222      ; 0.897      ;
; 0.592 ; decode:u_decode|count[0]      ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.899      ;
; 0.596 ; decode:u_decode|count[0]      ; decode:u_decode|count[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.717      ;
; 0.600 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.916      ;
; 0.603 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.919      ;
; 0.606 ; pc:u_pc|pc[2]                 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.927      ;
; 0.606 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.922      ;
; 0.616 ; check_carry:u_checkc|a        ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.744      ;
; 0.622 ; decode:u_decode|state_mult.00 ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.750      ;
; 0.626 ; carry_reg:u_carry|carry       ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.754      ;
; 0.635 ; decode:u_decode|state_mult.11 ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.223      ; 0.942      ;
; 0.635 ; decode:u_decode|count[1]      ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.942      ;
; 0.636 ; gpr:u_gpr|sr[1][0]            ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.030      ; 0.750      ;
; 0.638 ; pc:u_pc|pc[2]                 ; carry_reg:u_carry|carry       ; clk          ; clk         ; 0.000        ; 0.223      ; 0.945      ;
; 0.642 ; pc:u_pc|pc[1]                 ; check_carry:u_checkc|g        ; clk          ; clk         ; 0.000        ; 0.223      ; 0.949      ;
; 0.643 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 0.000        ; 0.219      ; 0.946      ;
; 0.661 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][3]            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.977      ;
; 0.663 ; decode:u_decode|state_mult.11 ; decode:u_decode|state_mult.00 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.970      ;
; 0.664 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][2]            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.980      ;
; 0.666 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][6]            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.982      ;
; 0.667 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][7]            ; clk          ; clk         ; 0.000        ; 0.219      ; 0.970      ;
; 0.667 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][3]            ; clk          ; clk         ; 0.000        ; 0.219      ; 0.970      ;
; 0.667 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][2]            ; clk          ; clk         ; 0.000        ; 0.219      ; 0.970      ;
; 0.667 ; pc:u_pc|pc[1]                 ; gpr:u_gpr|sr[0][5]            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.983      ;
; 0.667 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[0][7]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.788      ;
; 0.668 ; check_carry:u_checkc|a        ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.058      ; 0.810      ;
; 0.670 ; gpr:u_gpr|sr[1][1]            ; gpr:u_gpr|sr[0][0]            ; clk          ; clk         ; 0.000        ; -0.155     ; 0.599      ;
; 0.670 ; gpr:u_gpr|sr[0][2]            ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 0.000        ; -0.151     ; 0.603      ;
; 0.675 ; decode:u_decode|count[1]      ; pc:u_pc|pc[2]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.796      ;
; 0.677 ; decode:u_decode|count[1]      ; pc:u_pc|pc[1]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.798      ;
; 0.678 ; decode:u_decode|count[1]      ; pc:u_pc|pc[0]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.799      ;
; 0.683 ; decode:u_decode|count[1]      ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.223      ; 0.990      ;
; 0.687 ; decode:u_decode|state_mult.01 ; accumulator:u_acc|register[7] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.008      ;
; 0.689 ; decode:u_decode|state_mult.00 ; signreg:u_signreg|msb         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.817      ;
; 0.694 ; pc:u_pc|pc[2]                 ; gpr:u_gpr|sr[0][1]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.815      ;
; 0.704 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][1]            ; clk          ; clk         ; 0.000        ; 0.237      ; 1.025      ;
; 0.704 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][0]            ; clk          ; clk         ; 0.000        ; 0.237      ; 1.025      ;
; 0.704 ; pc:u_pc|pc[0]                 ; gpr:u_gpr|sr[1][6]            ; clk          ; clk         ; 0.000        ; 0.237      ; 1.025      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                    ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.065 ; pc:u_pc|pc[2] ; decode:u_decode|count[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.015      ;
; -0.065 ; pc:u_pc|pc[2] ; decode:u_decode|count[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.015      ;
; -0.065 ; pc:u_pc|pc[2] ; decode:u_decode|count[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.015      ;
; 0.016  ; pc:u_pc|pc[0] ; decode:u_decode|count[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.934      ;
; 0.016  ; pc:u_pc|pc[0] ; decode:u_decode|count[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.934      ;
; 0.016  ; pc:u_pc|pc[0] ; decode:u_decode|count[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.934      ;
; 0.090  ; pc:u_pc|pc[1] ; decode:u_decode|count[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.860      ;
; 0.090  ; pc:u_pc|pc[1] ; decode:u_decode|count[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.860      ;
; 0.090  ; pc:u_pc|pc[1] ; decode:u_decode|count[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.860      ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                    ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.648 ; pc:u_pc|pc[1] ; decode:u_decode|count[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.769      ;
; 0.648 ; pc:u_pc|pc[1] ; decode:u_decode|count[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.769      ;
; 0.648 ; pc:u_pc|pc[1] ; decode:u_decode|count[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.769      ;
; 0.715 ; pc:u_pc|pc[0] ; decode:u_decode|count[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.836      ;
; 0.715 ; pc:u_pc|pc[0] ; decode:u_decode|count[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.836      ;
; 0.715 ; pc:u_pc|pc[0] ; decode:u_decode|count[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.836      ;
; 0.763 ; pc:u_pc|pc[2] ; decode:u_decode|count[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.884      ;
; 0.763 ; pc:u_pc|pc[2] ; decode:u_decode|count[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.884      ;
; 0.763 ; pc:u_pc|pc[2] ; decode:u_decode|count[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.884      ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; accumulator:u_acc|register[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; carry_reg:u_carry|carry       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; check_carry:u_checkc|a        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; check_carry:u_checkc|g        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|state_mult.00 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|state_mult.01 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; decode:u_decode|state_mult.11 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[0][7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; gpr:u_gpr|sr[1][7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; pc:u_pc|pc[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; pc:u_pc|pc[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; pc:u_pc|pc[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; signreg:u_signreg|msb         ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[0] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[1] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[2] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[3] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[4] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[5] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[6] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; accumulator:u_acc|register[7] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][0]            ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][1]            ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][4]            ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][5]            ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][6]            ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][2]            ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][3]            ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][5]            ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][6]            ;
; -0.049 ; 0.135        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][2]            ;
; -0.049 ; 0.135        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][3]            ;
; -0.049 ; 0.135        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[1][7]            ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; carry_reg:u_carry|carry       ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; check_carry:u_checkc|a        ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; check_carry:u_checkc|g        ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|state_mult.00 ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; signreg:u_signreg|msb         ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|count[0]      ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|count[1]      ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|count[2]      ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|state_mult.01 ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decode:u_decode|state_mult.11 ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][0]            ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][1]            ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][4]            ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; gpr:u_gpr|sr[0][7]            ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pc:u_pc|pc[0]                 ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pc:u_pc|pc[1]                 ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; pc:u_pc|pc[2]                 ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[0]|clk         ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[1]|clk         ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[2]|clk         ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[3]|clk         ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[4]|clk         ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[5]|clk         ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[6]|clk         ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_acc|register[7]|clk         ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][0]|clk            ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][1]|clk            ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][4]|clk            ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][5]|clk            ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][6]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[0][2]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[0][3]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[0][5]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[0][6]|clk            ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][2]|clk            ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][3]|clk            ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_gpr|sr[1][7]|clk            ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_carry|carry|clk             ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_checkc|a|clk                ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_checkc|g|clk                ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u_decode|state_mult.00|clk    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; clk        ; 2.340 ; 3.019 ; Rise       ; clk             ;
;  SW[1]    ; clk        ; 2.340 ; 3.019 ; Rise       ; clk             ;
;  SW[2]    ; clk        ; 1.939 ; 2.557 ; Rise       ; clk             ;
;  SW[3]    ; clk        ; 1.991 ; 2.617 ; Rise       ; clk             ;
;  SW[4]    ; clk        ; 1.840 ; 2.524 ; Rise       ; clk             ;
;  SW[5]    ; clk        ; 1.772 ; 2.444 ; Rise       ; clk             ;
;  SW[6]    ; clk        ; 2.201 ; 2.804 ; Rise       ; clk             ;
;  SW[7]    ; clk        ; 0.782 ; 1.189 ; Rise       ; clk             ;
;  SW[8]    ; clk        ; 1.090 ; 1.393 ; Rise       ; clk             ;
;  SW[9]    ; clk        ; 1.891 ; 2.591 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; clk        ; -0.481 ; -0.867 ; Rise       ; clk             ;
;  SW[1]    ; clk        ; -1.268 ; -1.833 ; Rise       ; clk             ;
;  SW[2]    ; clk        ; -1.563 ; -2.178 ; Rise       ; clk             ;
;  SW[3]    ; clk        ; -1.612 ; -2.233 ; Rise       ; clk             ;
;  SW[4]    ; clk        ; -1.520 ; -2.178 ; Rise       ; clk             ;
;  SW[5]    ; clk        ; -1.462 ; -2.114 ; Rise       ; clk             ;
;  SW[6]    ; clk        ; -1.750 ; -2.344 ; Rise       ; clk             ;
;  SW[7]    ; clk        ; -0.481 ; -0.867 ; Rise       ; clk             ;
;  SW[8]    ; clk        ; -0.696 ; -1.008 ; Rise       ; clk             ;
;  SW[9]    ; clk        ; -1.549 ; -2.222 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; clk        ; 4.379 ; 4.478 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 3.693 ; 3.773 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 4.107 ; 4.230 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 3.691 ; 3.747 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 4.158 ; 4.283 ; Rise       ; clk             ;
;  LED[4]   ; clk        ; 4.379 ; 4.478 ; Rise       ; clk             ;
;  LED[5]   ; clk        ; 4.175 ; 4.292 ; Rise       ; clk             ;
;  LED[6]   ; clk        ; 4.099 ; 4.196 ; Rise       ; clk             ;
;  LED[7]   ; clk        ; 3.806 ; 3.898 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; clk        ; 3.568 ; 3.620 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 3.571 ; 3.648 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 3.969 ; 4.086 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 3.568 ; 3.620 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 4.017 ; 4.136 ; Rise       ; clk             ;
;  LED[4]   ; clk        ; 4.252 ; 4.347 ; Rise       ; clk             ;
;  LED[5]   ; clk        ; 4.034 ; 4.146 ; Rise       ; clk             ;
;  LED[6]   ; clk        ; 3.961 ; 4.053 ; Rise       ; clk             ;
;  LED[7]   ; clk        ; 3.677 ; 3.763 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.182  ; 0.171 ; -0.888   ; 0.648   ; -3.000              ;
;  clk             ; -2.182  ; 0.171 ; -0.888   ; 0.648   ; -3.000              ;
; Design-wide TNS  ; -54.052 ; 0.0   ; -2.664   ; 0.0     ; -41.736             ;
;  clk             ; -54.052 ; 0.000 ; -2.664   ; 0.000   ; -41.736             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; clk        ; 4.220 ; 4.711 ; Rise       ; clk             ;
;  SW[1]    ; clk        ; 4.220 ; 4.711 ; Rise       ; clk             ;
;  SW[2]    ; clk        ; 3.478 ; 3.957 ; Rise       ; clk             ;
;  SW[3]    ; clk        ; 3.572 ; 4.063 ; Rise       ; clk             ;
;  SW[4]    ; clk        ; 3.373 ; 3.921 ; Rise       ; clk             ;
;  SW[5]    ; clk        ; 3.267 ; 3.785 ; Rise       ; clk             ;
;  SW[6]    ; clk        ; 3.975 ; 4.440 ; Rise       ; clk             ;
;  SW[7]    ; clk        ; 1.482 ; 1.781 ; Rise       ; clk             ;
;  SW[8]    ; clk        ; 1.983 ; 2.158 ; Rise       ; clk             ;
;  SW[9]    ; clk        ; 3.448 ; 4.034 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; clk        ; -0.481 ; -0.867 ; Rise       ; clk             ;
;  SW[1]    ; clk        ; -1.268 ; -1.833 ; Rise       ; clk             ;
;  SW[2]    ; clk        ; -1.563 ; -2.178 ; Rise       ; clk             ;
;  SW[3]    ; clk        ; -1.612 ; -2.233 ; Rise       ; clk             ;
;  SW[4]    ; clk        ; -1.520 ; -2.178 ; Rise       ; clk             ;
;  SW[5]    ; clk        ; -1.462 ; -2.114 ; Rise       ; clk             ;
;  SW[6]    ; clk        ; -1.750 ; -2.344 ; Rise       ; clk             ;
;  SW[7]    ; clk        ; -0.481 ; -0.867 ; Rise       ; clk             ;
;  SW[8]    ; clk        ; -0.696 ; -1.008 ; Rise       ; clk             ;
;  SW[9]    ; clk        ; -1.549 ; -2.222 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; clk        ; 7.278 ; 7.297 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 6.315 ; 6.269 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 7.038 ; 6.974 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 6.332 ; 6.300 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 7.189 ; 7.175 ; Rise       ; clk             ;
;  LED[4]   ; clk        ; 7.278 ; 7.297 ; Rise       ; clk             ;
;  LED[5]   ; clk        ; 7.183 ; 7.127 ; Rise       ; clk             ;
;  LED[6]   ; clk        ; 7.072 ; 7.018 ; Rise       ; clk             ;
;  LED[7]   ; clk        ; 6.515 ; 6.479 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; clk        ; 3.568 ; 3.620 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 3.571 ; 3.648 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 3.969 ; 4.086 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 3.568 ; 3.620 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 4.017 ; 4.136 ; Rise       ; clk             ;
;  LED[4]   ; clk        ; 4.252 ; 4.347 ; Rise       ; clk             ;
;  LED[5]   ; clk        ; 4.034 ; 4.146 ; Rise       ; clk             ;
;  LED[6]   ; clk        ; 3.961 ; 4.053 ; Rise       ; clk             ;
;  LED[7]   ; clk        ; 3.677 ; 3.763 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 632      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 632      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 54    ; 54   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Tue Apr 21 22:22:55 2015
Info: Command: quartus_sta bs -c bs
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bs.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.182
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.182       -54.052 clk 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.342         0.000 clk 
Info (332146): Worst-case recovery slack is -0.888
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.888        -2.664 clk 
Info (332146): Worst-case removal slack is 1.171
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.171         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -40.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.858
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.858       -44.922 clk 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.298         0.000 clk 
Info (332146): Worst-case recovery slack is -0.688
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.688        -2.064 clk 
Info (332146): Worst-case removal slack is 1.052
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.052         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -40.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.764
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.764       -14.615 clk 
Info (332146): Worst-case hold slack is 0.171
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.171         0.000 clk 
Info (332146): Worst-case recovery slack is -0.065
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.065        -0.195 clk 
Info (332146): Worst-case removal slack is 0.648
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.648         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -41.736 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 479 megabytes
    Info: Processing ended: Tue Apr 21 22:23:03 2015
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:04


