Timing Analyzer report for parcial2
Fri Nov 11 10:53:52 2022
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; parcial2                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.65        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  29.4%      ;
;     Processor 3            ;  26.1%      ;
;     Processor 4            ;   9.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 52.63 MHz ; 52.63 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -18.000 ; -35619.196        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -2580.000                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                           ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.000 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.246      ; 19.241     ;
; -17.967 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.227      ; 19.189     ;
; -17.947 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.044     ; 18.898     ;
; -17.945 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.227      ; 19.167     ;
; -17.914 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 18.846     ;
; -17.892 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 18.824     ;
; -17.882 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~417 ; clk          ; clk         ; 1.000        ; 0.273      ; 19.150     ;
; -17.881 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.282      ; 19.158     ;
; -17.875 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[0]  ; clk          ; clk         ; 1.000        ; -0.042     ; 18.828     ;
; -17.875 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.227      ; 19.097     ;
; -17.861 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.227      ; 19.083     ;
; -17.853 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~161 ; clk          ; clk         ; 1.000        ; 0.303      ; 19.151     ;
; -17.849 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~417 ; clk          ; clk         ; 1.000        ; 0.254      ; 19.098     ;
; -17.848 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.263      ; 19.106     ;
; -17.842 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 18.776     ;
; -17.830 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.305      ; 19.130     ;
; -17.827 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.227      ; 19.049     ;
; -17.827 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~417 ; clk          ; clk         ; 1.000        ; 0.254      ; 19.076     ;
; -17.826 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.263      ; 19.084     ;
; -17.823 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.284      ; 19.102     ;
; -17.822 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 18.754     ;
; -17.820 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~161 ; clk          ; clk         ; 1.000        ; 0.284      ; 19.099     ;
; -17.820 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 18.754     ;
; -17.808 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 18.740     ;
; -17.798 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~161 ; clk          ; clk         ; 1.000        ; 0.284      ; 19.077     ;
; -17.797 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.044     ; 18.748     ;
; -17.797 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.286      ; 19.078     ;
; -17.790 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.265      ; 19.050     ;
; -17.788 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~281 ; clk          ; clk         ; 1.000        ; 0.246      ; 19.029     ;
; -17.775 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.286      ; 19.056     ;
; -17.774 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 18.706     ;
; -17.768 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.265      ; 19.028     ;
; -17.764 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 18.696     ;
; -17.762 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.274      ; 19.031     ;
; -17.760 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[6]  ; clk          ; clk         ; 1.000        ; -0.044     ; 18.711     ;
; -17.757 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~417 ; clk          ; clk         ; 1.000        ; 0.254      ; 19.006     ;
; -17.756 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.263      ; 19.014     ;
; -17.755 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~385 ; clk          ; clk         ; 1.000        ; 0.258      ; 19.008     ;
; -17.755 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~281 ; clk          ; clk         ; 1.000        ; 0.227      ; 18.977     ;
; -17.750 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 18.684     ;
; -17.743 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~192 ; clk          ; clk         ; 1.000        ; 0.282      ; 19.020     ;
; -17.743 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~417 ; clk          ; clk         ; 1.000        ; 0.254      ; 18.992     ;
; -17.742 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.263      ; 19.000     ;
; -17.742 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 18.674     ;
; -17.736 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 18.670     ;
; -17.733 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~281 ; clk          ; clk         ; 1.000        ; 0.227      ; 18.955     ;
; -17.732 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~1   ; clk          ; clk         ; 1.000        ; 0.284      ; 19.011     ;
; -17.730 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~358 ; clk          ; clk         ; 1.000        ; 0.307      ; 19.032     ;
; -17.729 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.255      ; 18.979     ;
; -17.728 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.271      ; 18.994     ;
; -17.728 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~161 ; clk          ; clk         ; 1.000        ; 0.284      ; 19.007     ;
; -17.727 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 18.659     ;
; -17.722 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~385 ; clk          ; clk         ; 1.000        ; 0.239      ; 18.956     ;
; -17.720 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~352 ; clk          ; clk         ; 1.000        ; 0.299      ; 19.014     ;
; -17.714 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~161 ; clk          ; clk         ; 1.000        ; 0.284      ; 18.993     ;
; -17.710 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~192 ; clk          ; clk         ; 1.000        ; 0.263      ; 18.968     ;
; -17.709 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~417 ; clk          ; clk         ; 1.000        ; 0.254      ; 18.958     ;
; -17.708 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.263      ; 18.966     ;
; -17.707 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.255      ; 18.957     ;
; -17.705 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.286      ; 18.986     ;
; -17.705 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 18.637     ;
; -17.702 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~221 ; clk          ; clk         ; 1.000        ; 0.299      ; 18.996     ;
; -17.702 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~345 ; clk          ; clk         ; 1.000        ; 0.271      ; 18.968     ;
; -17.702 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 18.636     ;
; -17.700 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~385 ; clk          ; clk         ; 1.000        ; 0.239      ; 18.934     ;
; -17.699 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~1   ; clk          ; clk         ; 1.000        ; 0.265      ; 18.959     ;
; -17.698 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.265      ; 18.958     ;
; -17.697 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.305      ; 18.997     ;
; -17.697 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~358 ; clk          ; clk         ; 1.000        ; 0.288      ; 18.980     ;
; -17.695 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.252      ; 18.942     ;
; -17.691 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~33  ; clk          ; clk         ; 1.000        ; 0.275      ; 18.961     ;
; -17.691 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.286      ; 18.972     ;
; -17.689 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~288 ; clk          ; clk         ; 1.000        ; 0.327      ; 19.011     ;
; -17.688 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~192 ; clk          ; clk         ; 1.000        ; 0.263      ; 18.946     ;
; -17.687 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~352 ; clk          ; clk         ; 1.000        ; 0.280      ; 18.962     ;
; -17.684 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.265      ; 18.944     ;
; -17.682 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~196 ; clk          ; clk         ; 1.000        ; 0.248      ; 18.925     ;
; -17.680 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~161 ; clk          ; clk         ; 1.000        ; 0.284      ; 18.959     ;
; -17.677 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~1   ; clk          ; clk         ; 1.000        ; 0.265      ; 18.937     ;
; -17.675 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~217 ; clk          ; clk         ; 1.000        ; 0.299      ; 18.969     ;
; -17.675 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~358 ; clk          ; clk         ; 1.000        ; 0.288      ; 18.958     ;
; -17.673 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~194 ; clk          ; clk         ; 1.000        ; 0.248      ; 18.916     ;
; -17.673 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~374 ; clk          ; clk         ; 1.000        ; 0.257      ; 18.925     ;
; -17.673 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.252      ; 18.920     ;
; -17.672 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 18.604     ;
; -17.671 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 18.605     ;
; -17.671 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~327 ; clk          ; clk         ; 1.000        ; 0.288      ; 18.954     ;
; -17.669 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~221 ; clk          ; clk         ; 1.000        ; 0.280      ; 18.944     ;
; -17.669 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~345 ; clk          ; clk         ; 1.000        ; 0.252      ; 18.916     ;
; -17.665 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~352 ; clk          ; clk         ; 1.000        ; 0.280      ; 18.940     ;
; -17.664 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~289 ; clk          ; clk         ; 1.000        ; 0.303      ; 18.962     ;
; -17.664 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.286      ; 18.945     ;
; -17.663 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~281 ; clk          ; clk         ; 1.000        ; 0.227      ; 18.885     ;
; -17.661 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~34  ; clk          ; clk         ; 1.000        ; 0.258      ; 18.914     ;
; -17.658 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 18.590     ;
; -17.658 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~33  ; clk          ; clk         ; 1.000        ; 0.256      ; 18.909     ;
; -17.657 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.286      ; 18.938     ;
; -17.656 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~288 ; clk          ; clk         ; 1.000        ; 0.308      ; 18.959     ;
; -17.654 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~38  ; clk          ; clk         ; 1.000        ; 0.258      ; 18.907     ;
; -17.651 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~164 ; clk          ; clk         ; 1.000        ; 0.279      ; 18.925     ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                               ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.972 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~450                   ; clk          ; clk         ; 0.000        ; -0.260     ; 0.869      ;
; 1.008 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; 0.140      ; 1.305      ;
; 1.048 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~452                   ; clk          ; clk         ; 0.000        ; 0.102      ; 1.307      ;
; 1.075 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~454                   ; clk          ; clk         ; 0.000        ; -0.260     ; 0.972      ;
; 1.139 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.371      ;
; 1.192 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~448                   ; clk          ; clk         ; 0.000        ; 0.142      ; 1.491      ;
; 1.236 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.454      ;
; 1.288 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.521      ;
; 1.310 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.529      ;
; 1.326 ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.559      ;
; 1.348 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~1888                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.567      ;
; 1.397 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; -0.248     ; 1.306      ;
; 1.435 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.668      ;
; 1.438 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.670      ;
; 1.453 ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.686      ;
; 1.455 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~293                   ; clk          ; clk         ; 0.000        ; 0.144      ; 1.756      ;
; 1.456 ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.689      ;
; 1.473 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.705      ;
; 1.506 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.739      ;
; 1.559 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.792      ;
; 1.569 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~386                   ; clk          ; clk         ; 0.000        ; 0.093      ; 1.819      ;
; 1.592 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.825      ;
; 1.593 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.826      ;
; 1.596 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~295                   ; clk          ; clk         ; 0.000        ; 0.144      ; 1.897      ;
; 1.616 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~71                    ; clk          ; clk         ; 0.000        ; 0.130      ; 1.903      ;
; 1.647 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~455                   ; clk          ; clk         ; 0.000        ; 0.102      ; 1.906      ;
; 1.669 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.903      ;
; 1.671 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.904      ;
; 1.674 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.907      ;
; 1.699 ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.932      ;
; 1.710 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.943      ;
; 1.712 ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.945      ;
; 1.729 ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.962      ;
; 1.731 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.963      ;
; 1.732 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~67                    ; clk          ; clk         ; 0.000        ; 0.110      ; 1.999      ;
; 1.735 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.970      ;
; 1.738 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.971      ;
; 1.744 ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.977      ;
; 1.755 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~134                   ; clk          ; clk         ; 0.000        ; 0.153      ; 2.065      ;
; 1.760 ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.993      ;
; 1.763 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~195                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.999      ;
; 1.767 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.000      ;
; 1.774 ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.007      ;
; 1.785 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 2.344      ;
; 1.785 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.077      ; 2.019      ;
; 1.786 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.019      ;
; 1.787 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~230                   ; clk          ; clk         ; 0.000        ; 0.123      ; 2.067      ;
; 1.799 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~322                   ; clk          ; clk         ; 0.000        ; 0.128      ; 2.084      ;
; 1.800 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~99                    ; clk          ; clk         ; 0.000        ; 0.169      ; 2.126      ;
; 1.803 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~5                     ; clk          ; clk         ; 0.000        ; 0.126      ; 2.086      ;
; 1.809 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; -0.248     ; 1.718      ;
; 1.818 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~69                    ; clk          ; clk         ; 0.000        ; 0.130      ; 2.105      ;
; 1.822 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~704                                       ; clk          ; clk         ; 0.000        ; 0.056      ; 2.035      ;
; 1.823 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.056      ;
; 1.824 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.057      ;
; 1.834 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~37                    ; clk          ; clk         ; 0.000        ; 0.097      ; 2.088      ;
; 1.836 ; arm:arm|datapath:dp|flopr:pcreg|q[31]                   ; arm:arm|datapath:dp|flopr:pcreg|q[31]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.069      ;
; 1.838 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~166                   ; clk          ; clk         ; 0.000        ; 0.126      ; 2.121      ;
; 1.844 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~453                   ; clk          ; clk         ; 0.000        ; 0.102      ; 2.103      ;
; 1.849 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 2.081      ;
; 1.851 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.086      ;
; 1.853 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~422                   ; clk          ; clk         ; 0.000        ; 0.113      ; 2.123      ;
; 1.854 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.087      ;
; 1.856 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~451                   ; clk          ; clk         ; 0.000        ; 0.142      ; 2.155      ;
; 1.857 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~3                     ; clk          ; clk         ; 0.000        ; 0.126      ; 2.140      ;
; 1.859 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.092      ;
; 1.866 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 2.425      ;
; 1.868 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~258                   ; clk          ; clk         ; 0.000        ; 0.098      ; 2.123      ;
; 1.871 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~7                     ; clk          ; clk         ; 0.000        ; 0.126      ; 2.154      ;
; 1.874 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; clk          ; clk         ; 0.000        ; 0.442      ; 2.473      ;
; 1.878 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~130                   ; clk          ; clk         ; 0.000        ; 0.109      ; 2.144      ;
; 1.880 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~167                   ; clk          ; clk         ; 0.000        ; 0.126      ; 2.163      ;
; 1.884 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~390                   ; clk          ; clk         ; 0.000        ; 0.082      ; 2.123      ;
; 1.887 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~323                   ; clk          ; clk         ; 0.000        ; 0.111      ; 2.155      ;
; 1.891 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~291                   ; clk          ; clk         ; 0.000        ; 0.113      ; 2.161      ;
; 1.892 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; 0.080      ; 2.129      ;
; 1.892 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.125      ;
; 1.899 ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.132      ;
; 1.908 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~226                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.145      ;
; 1.911 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.146      ;
; 1.912 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~423                   ; clk          ; clk         ; 0.000        ; 0.097      ; 2.166      ;
; 1.917 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~132                   ; clk          ; clk         ; 0.000        ; 0.109      ; 2.183      ;
; 1.920 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~35                    ; clk          ; clk         ; 0.000        ; 0.084      ; 2.161      ;
; 1.920 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.404      ; 2.481      ;
; 1.922 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 2.154      ;
; 1.924 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~2                     ; clk          ; clk         ; 0.000        ; 0.109      ; 2.190      ;
; 1.934 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~389                   ; clk          ; clk         ; 0.000        ; 0.128      ; 2.219      ;
; 1.937 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.170      ;
; 1.940 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~39                    ; clk          ; clk         ; 0.000        ; 0.097      ; 2.194      ;
; 1.945 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.180      ;
; 1.946 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~228                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.183      ;
; 1.947 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~387                   ; clk          ; clk         ; 0.000        ; 0.131      ; 2.235      ;
; 1.950 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.183      ;
; 1.952 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~98                    ; clk          ; clk         ; 0.000        ; 0.080      ; 2.189      ;
; 1.961 ; arm:arm|datapath:dp|regfile:rf|rf~295                   ; dmem:dmem|RAM~2023                                      ; clk          ; clk         ; 0.000        ; -0.289     ; 1.829      ;
; 1.967 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.200      ;
; 1.973 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.206      ;
; 1.974 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.207      ;
; 1.975 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~227                   ; clk          ; clk         ; 0.000        ; 0.103      ; 2.235      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 58.36 MHz ; 58.36 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -16.134 ; -31837.294       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2580.000                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                            ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.134 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.217      ; 17.346     ;
; -16.104 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.198      ; 17.297     ;
; -16.103 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.198      ; 17.296     ;
; -16.102 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 17.061     ;
; -16.072 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 17.012     ;
; -16.071 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 17.011     ;
; -16.038 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~417 ; clk          ; clk         ; 1.000        ; 0.245      ; 17.278     ;
; -16.036 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.254      ; 17.285     ;
; -16.033 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.198      ; 17.226     ;
; -16.023 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.198      ; 17.216     ;
; -16.020 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.275      ; 17.290     ;
; -16.012 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.255      ; 17.262     ;
; -16.010 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~161 ; clk          ; clk         ; 1.000        ; 0.274      ; 17.279     ;
; -16.009 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.198      ; 17.202     ;
; -16.008 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~417 ; clk          ; clk         ; 1.000        ; 0.226      ; 17.229     ;
; -16.007 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~417 ; clk          ; clk         ; 1.000        ; 0.226      ; 17.228     ;
; -16.006 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.235      ; 17.236     ;
; -16.005 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.235      ; 17.235     ;
; -16.004 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~281 ; clk          ; clk         ; 1.000        ; 0.217      ; 17.216     ;
; -16.001 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 16.941     ;
; -15.991 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 16.931     ;
; -15.990 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.256      ; 17.241     ;
; -15.989 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.256      ; 17.240     ;
; -15.986 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 16.947     ;
; -15.982 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.236      ; 17.213     ;
; -15.981 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.236      ; 17.212     ;
; -15.980 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~161 ; clk          ; clk         ; 1.000        ; 0.255      ; 17.230     ;
; -15.979 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.244      ; 17.218     ;
; -15.979 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~161 ; clk          ; clk         ; 1.000        ; 0.255      ; 17.229     ;
; -15.977 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 16.917     ;
; -15.974 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~281 ; clk          ; clk         ; 1.000        ; 0.198      ; 17.167     ;
; -15.973 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~281 ; clk          ; clk         ; 1.000        ; 0.198      ; 17.166     ;
; -15.956 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[0]  ; clk          ; clk         ; 1.000        ; -0.053     ; 16.898     ;
; -15.955 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[0]  ; clk          ; clk         ; 1.000        ; -0.053     ; 16.897     ;
; -15.953 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.275      ; 17.223     ;
; -15.949 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.225      ; 17.169     ;
; -15.948 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.225      ; 17.168     ;
; -15.938 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 16.897     ;
; -15.937 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~417 ; clk          ; clk         ; 1.000        ; 0.226      ; 17.158     ;
; -15.936 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~385 ; clk          ; clk         ; 1.000        ; 0.230      ; 17.161     ;
; -15.935 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.235      ; 17.165     ;
; -15.932 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~345 ; clk          ; clk         ; 1.000        ; 0.243      ; 17.170     ;
; -15.928 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.243      ; 17.166     ;
; -15.927 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~417 ; clk          ; clk         ; 1.000        ; 0.226      ; 17.148     ;
; -15.925 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.235      ; 17.155     ;
; -15.923 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.256      ; 17.174     ;
; -15.922 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.256      ; 17.173     ;
; -15.919 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.256      ; 17.170     ;
; -15.914 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 16.873     ;
; -15.914 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~1   ; clk          ; clk         ; 1.000        ; 0.255      ; 17.164     ;
; -15.913 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~417 ; clk          ; clk         ; 1.000        ; 0.226      ; 17.134     ;
; -15.911 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.235      ; 17.141     ;
; -15.911 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.236      ; 17.142     ;
; -15.909 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.256      ; 17.160     ;
; -15.909 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~161 ; clk          ; clk         ; 1.000        ; 0.255      ; 17.159     ;
; -15.908 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 16.848     ;
; -15.907 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 16.847     ;
; -15.906 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~217 ; clk          ; clk         ; 1.000        ; 0.270      ; 17.171     ;
; -15.906 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~385 ; clk          ; clk         ; 1.000        ; 0.211      ; 17.112     ;
; -15.905 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~385 ; clk          ; clk         ; 1.000        ; 0.211      ; 17.111     ;
; -15.903 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~281 ; clk          ; clk         ; 1.000        ; 0.198      ; 17.096     ;
; -15.902 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~345 ; clk          ; clk         ; 1.000        ; 0.224      ; 17.121     ;
; -15.901 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~221 ; clk          ; clk         ; 1.000        ; 0.270      ; 17.166     ;
; -15.901 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.236      ; 17.132     ;
; -15.901 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~345 ; clk          ; clk         ; 1.000        ; 0.224      ; 17.120     ;
; -15.899 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~161 ; clk          ; clk         ; 1.000        ; 0.255      ; 17.149     ;
; -15.898 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.224      ; 17.117     ;
; -15.897 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.224      ; 17.116     ;
; -15.895 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.256      ; 17.146     ;
; -15.893 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~281 ; clk          ; clk         ; 1.000        ; 0.198      ; 17.086     ;
; -15.887 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.236      ; 17.118     ;
; -15.885 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~161 ; clk          ; clk         ; 1.000        ; 0.255      ; 17.135     ;
; -15.885 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[0]  ; clk          ; clk         ; 1.000        ; -0.053     ; 16.827     ;
; -15.884 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 16.824     ;
; -15.884 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~1   ; clk          ; clk         ; 1.000        ; 0.236      ; 17.115     ;
; -15.883 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 16.823     ;
; -15.883 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~1   ; clk          ; clk         ; 1.000        ; 0.236      ; 17.114     ;
; -15.881 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~87  ; clk          ; clk         ; 1.000        ; 0.260      ; 17.136     ;
; -15.881 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~358 ; clk          ; clk         ; 1.000        ; 0.278      ; 17.154     ;
; -15.880 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~200 ; clk          ; clk         ; 1.000        ; 0.228      ; 17.103     ;
; -15.879 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~281 ; clk          ; clk         ; 1.000        ; 0.198      ; 17.072     ;
; -15.878 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~123 ; clk          ; clk         ; 1.000        ; 0.227      ; 17.100     ;
; -15.878 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~352 ; clk          ; clk         ; 1.000        ; 0.270      ; 17.143     ;
; -15.878 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.225      ; 17.098     ;
; -15.877 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~192 ; clk          ; clk         ; 1.000        ; 0.254      ; 17.126     ;
; -15.876 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~217 ; clk          ; clk         ; 1.000        ; 0.251      ; 17.122     ;
; -15.875 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[0]  ; clk          ; clk         ; 1.000        ; -0.053     ; 16.817     ;
; -15.875 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~217 ; clk          ; clk         ; 1.000        ; 0.251      ; 17.121     ;
; -15.874 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~374 ; clk          ; clk         ; 1.000        ; 0.230      ; 17.099     ;
; -15.872 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~33  ; clk          ; clk         ; 1.000        ; 0.247      ; 17.114     ;
; -15.871 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~221 ; clk          ; clk         ; 1.000        ; 0.251      ; 17.117     ;
; -15.870 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~221 ; clk          ; clk         ; 1.000        ; 0.251      ; 17.116     ;
; -15.868 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.225      ; 17.088     ;
; -15.865 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~246 ; clk          ; clk         ; 1.000        ; 0.227      ; 17.087     ;
; -15.861 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[0]  ; clk          ; clk         ; 1.000        ; -0.053     ; 16.803     ;
; -15.857 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~284 ; clk          ; clk         ; 1.000        ; 0.248      ; 17.100     ;
; -15.854 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.225      ; 17.074     ;
; -15.853 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~168 ; clk          ; clk         ; 1.000        ; 0.255      ; 17.103     ;
; -15.852 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.256      ; 17.103     ;
; -15.851 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~282 ; clk          ; clk         ; 1.000        ; 0.248      ; 17.094     ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.864 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~450                   ; clk          ; clk         ; 0.000        ; -0.232     ; 0.776      ;
; 0.907 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; 0.126      ; 1.177      ;
; 0.941 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~452                   ; clk          ; clk         ; 0.000        ; 0.093      ; 1.178      ;
; 0.964 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~454                   ; clk          ; clk         ; 0.000        ; -0.232     ; 0.876      ;
; 1.036 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.247      ;
; 1.057 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~448                   ; clk          ; clk         ; 0.000        ; 0.128      ; 1.329      ;
; 1.108 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.307      ;
; 1.182 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.393      ;
; 1.199 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.399      ;
; 1.219 ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.430      ;
; 1.232 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~1888                                      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.432      ;
; 1.247 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; -0.219     ; 1.172      ;
; 1.315 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.525      ;
; 1.317 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~293                   ; clk          ; clk         ; 0.000        ; 0.134      ; 1.595      ;
; 1.318 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.529      ;
; 1.333 ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.544      ;
; 1.340 ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.551      ;
; 1.347 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.557      ;
; 1.383 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.594      ;
; 1.395 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.606      ;
; 1.419 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.630      ;
; 1.424 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~386                   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.654      ;
; 1.440 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~295                   ; clk          ; clk         ; 0.000        ; 0.134      ; 1.718      ;
; 1.455 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.666      ;
; 1.466 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~71                    ; clk          ; clk         ; 0.000        ; 0.119      ; 1.729      ;
; 1.494 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~455                   ; clk          ; clk         ; 0.000        ; 0.093      ; 1.731      ;
; 1.504 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.715      ;
; 1.510 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.725      ;
; 1.514 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.725      ;
; 1.558 ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.769      ;
; 1.558 ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.769      ;
; 1.560 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.771      ;
; 1.572 ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.783      ;
; 1.575 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~67                    ; clk          ; clk         ; 0.000        ; 0.098      ; 1.817      ;
; 1.576 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.786      ;
; 1.588 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.803      ;
; 1.591 ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.802      ;
; 1.594 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.805      ;
; 1.595 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~134                   ; clk          ; clk         ; 0.000        ; 0.136      ; 1.875      ;
; 1.596 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.807      ;
; 1.601 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.359      ; 2.104      ;
; 1.606 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~195                   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.818      ;
; 1.608 ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.819      ;
; 1.609 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.824      ;
; 1.614 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~99                    ; clk          ; clk         ; 0.000        ; 0.154      ; 1.912      ;
; 1.619 ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.830      ;
; 1.623 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.834      ;
; 1.626 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~230                   ; clk          ; clk         ; 0.000        ; 0.106      ; 1.876      ;
; 1.630 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~5                     ; clk          ; clk         ; 0.000        ; 0.115      ; 1.889      ;
; 1.636 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; -0.219     ; 1.561      ;
; 1.637 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.848      ;
; 1.642 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~322                   ; clk          ; clk         ; 0.000        ; 0.118      ; 1.904      ;
; 1.649 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~69                    ; clk          ; clk         ; 0.000        ; 0.119      ; 1.912      ;
; 1.653 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.864      ;
; 1.656 ; arm:arm|datapath:dp|flopr:pcreg|q[31]                   ; arm:arm|datapath:dp|flopr:pcreg|q[31]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.867      ;
; 1.658 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.869      ;
; 1.660 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~37                    ; clk          ; clk         ; 0.000        ; 0.087      ; 1.891      ;
; 1.667 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; clk          ; clk         ; 0.000        ; 0.400      ; 2.211      ;
; 1.668 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.359      ; 2.171      ;
; 1.671 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~166                   ; clk          ; clk         ; 0.000        ; 0.115      ; 1.930      ;
; 1.672 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~453                   ; clk          ; clk         ; 0.000        ; 0.093      ; 1.909      ;
; 1.673 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~451                   ; clk          ; clk         ; 0.000        ; 0.128      ; 1.945      ;
; 1.682 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.893      ;
; 1.684 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~704                                       ; clk          ; clk         ; 0.000        ; 0.049      ; 1.877      ;
; 1.684 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.895      ;
; 1.687 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.902      ;
; 1.688 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~3                     ; clk          ; clk         ; 0.000        ; 0.115      ; 1.947      ;
; 1.690 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~422                   ; clk          ; clk         ; 0.000        ; 0.102      ; 1.936      ;
; 1.695 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~7                     ; clk          ; clk         ; 0.000        ; 0.115      ; 1.954      ;
; 1.697 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~167                   ; clk          ; clk         ; 0.000        ; 0.115      ; 1.956      ;
; 1.701 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.364      ; 2.209      ;
; 1.702 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~323                   ; clk          ; clk         ; 0.000        ; 0.099      ; 1.945      ;
; 1.703 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.921      ;
; 1.705 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~258                   ; clk          ; clk         ; 0.000        ; 0.090      ; 1.939      ;
; 1.707 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.918      ;
; 1.707 ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.918      ;
; 1.709 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.924      ;
; 1.719 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~390                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.936      ;
; 1.723 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~130                   ; clk          ; clk         ; 0.000        ; 0.097      ; 1.964      ;
; 1.723 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~291                   ; clk          ; clk         ; 0.000        ; 0.103      ; 1.970      ;
; 1.728 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~423                   ; clk          ; clk         ; 0.000        ; 0.087      ; 1.959      ;
; 1.733 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.948      ;
; 1.735 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.946      ;
; 1.739 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~387                   ; clk          ; clk         ; 0.000        ; 0.120      ; 2.003      ;
; 1.742 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.953      ;
; 1.748 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~132                   ; clk          ; clk         ; 0.000        ; 0.097      ; 1.989      ;
; 1.750 ; arm:arm|datapath:dp|regfile:rf|rf~295                   ; dmem:dmem|RAM~2023                                      ; clk          ; clk         ; 0.000        ; -0.267     ; 1.627      ;
; 1.751 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~35                    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.970      ;
; 1.754 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~226                   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.966      ;
; 1.754 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~39                    ; clk          ; clk         ; 0.000        ; 0.087      ; 1.985      ;
; 1.756 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.967      ;
; 1.767 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~2                     ; clk          ; clk         ; 0.000        ; 0.098      ; 2.009      ;
; 1.767 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~227                   ; clk          ; clk         ; 0.000        ; 0.094      ; 2.005      ;
; 1.771 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.982      ;
; 1.772 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~389                   ; clk          ; clk         ; 0.000        ; 0.112      ; 2.028      ;
; 1.772 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.983      ;
; 1.778 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~228                   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.990      ;
; 1.779 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.364      ; 2.287      ;
; 1.782 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.993      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -10.000 ; -19604.182       ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -3345.187                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                            ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.000 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.159      ; 11.146     ;
; -9.983  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.146      ; 11.116     ;
; -9.981  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.152      ; 11.120     ;
; -9.981  ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.146      ; 11.114     ;
; -9.976  ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.146      ; 11.109     ;
; -9.971  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.024     ; 10.934     ;
; -9.964  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.139      ; 11.090     ;
; -9.962  ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.139      ; 11.088     ;
; -9.957  ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.139      ; 11.083     ;
; -9.955  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~281 ; clk          ; clk         ; 1.000        ; 0.128      ; 11.070     ;
; -9.954  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 10.904     ;
; -9.952  ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 10.902     ;
; -9.947  ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 10.897     ;
; -9.944  ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.146      ; 11.077     ;
; -9.943  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.142      ; 11.072     ;
; -9.939  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.149      ; 11.075     ;
; -9.938  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~281 ; clk          ; clk         ; 1.000        ; 0.115      ; 11.040     ;
; -9.936  ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~281 ; clk          ; clk         ; 1.000        ; 0.115      ; 11.038     ;
; -9.934  ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~342 ; clk          ; clk         ; 1.000        ; 0.146      ; 11.067     ;
; -9.932  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.128      ; 11.047     ;
; -9.931  ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~281 ; clk          ; clk         ; 1.000        ; 0.115      ; 11.033     ;
; -9.926  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.129      ; 11.042     ;
; -9.925  ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.139      ; 11.051     ;
; -9.924  ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.129      ; 11.040     ;
; -9.922  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.136      ; 11.045     ;
; -9.920  ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.136      ; 11.043     ;
; -9.919  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.159      ; 11.065     ;
; -9.919  ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.129      ; 11.035     ;
; -9.917  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~374 ; clk          ; clk         ; 1.000        ; 0.138      ; 11.042     ;
; -9.915  ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~310 ; clk          ; clk         ; 1.000        ; 0.139      ; 11.041     ;
; -9.915  ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 10.865     ;
; -9.915  ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.136      ; 11.038     ;
; -9.915  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.115      ; 11.017     ;
; -9.913  ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.115      ; 11.015     ;
; -9.908  ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.115      ; 11.010     ;
; -9.907  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~278 ; clk          ; clk         ; 1.000        ; 0.145      ; 11.039     ;
; -9.905  ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 10.855     ;
; -9.904  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.145      ; 11.036     ;
; -9.902  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.146      ; 11.035     ;
; -9.900  ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.146      ; 11.033     ;
; -9.900  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~374 ; clk          ; clk         ; 1.000        ; 0.125      ; 11.012     ;
; -9.899  ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~281 ; clk          ; clk         ; 1.000        ; 0.115      ; 11.001     ;
; -9.898  ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~374 ; clk          ; clk         ; 1.000        ; 0.125      ; 11.010     ;
; -9.895  ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.146      ; 11.028     ;
; -9.893  ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~374 ; clk          ; clk         ; 1.000        ; 0.125      ; 11.005     ;
; -9.890  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~221 ; clk          ; clk         ; 1.000        ; 0.159      ; 11.036     ;
; -9.890  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~278 ; clk          ; clk         ; 1.000        ; 0.132      ; 11.009     ;
; -9.889  ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~281 ; clk          ; clk         ; 1.000        ; 0.115      ; 10.991     ;
; -9.888  ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~278 ; clk          ; clk         ; 1.000        ; 0.132      ; 11.007     ;
; -9.887  ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.129      ; 11.003     ;
; -9.887  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.132      ; 11.006     ;
; -9.885  ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.132      ; 11.004     ;
; -9.883  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~345 ; clk          ; clk         ; 1.000        ; 0.145      ; 11.015     ;
; -9.883  ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.136      ; 11.006     ;
; -9.883  ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~278 ; clk          ; clk         ; 1.000        ; 0.132      ; 11.002     ;
; -9.880  ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.132      ; 10.999     ;
; -9.877  ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.129      ; 10.993     ;
; -9.876  ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.115      ; 10.978     ;
; -9.873  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.024     ; 10.836     ;
; -9.873  ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~259 ; clk          ; clk         ; 1.000        ; 0.136      ; 10.996     ;
; -9.873  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~221 ; clk          ; clk         ; 1.000        ; 0.146      ; 11.006     ;
; -9.871  ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~221 ; clk          ; clk         ; 1.000        ; 0.146      ; 11.004     ;
; -9.869  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~217 ; clk          ; clk         ; 1.000        ; 0.159      ; 11.015     ;
; -9.866  ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~257 ; clk          ; clk         ; 1.000        ; 0.115      ; 10.968     ;
; -9.866  ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~221 ; clk          ; clk         ; 1.000        ; 0.146      ; 10.999     ;
; -9.866  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~345 ; clk          ; clk         ; 1.000        ; 0.132      ; 10.985     ;
; -9.865  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~417 ; clk          ; clk         ; 1.000        ; 0.147      ; 10.999     ;
; -9.864  ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~345 ; clk          ; clk         ; 1.000        ; 0.132      ; 10.983     ;
; -9.863  ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.146      ; 10.996     ;
; -9.861  ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~374 ; clk          ; clk         ; 1.000        ; 0.125      ; 10.973     ;
; -9.859  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~284 ; clk          ; clk         ; 1.000        ; 0.145      ; 10.991     ;
; -9.859  ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~345 ; clk          ; clk         ; 1.000        ; 0.132      ; 10.978     ;
; -9.856  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[26] ; clk          ; clk         ; 1.000        ; 0.144      ; 10.987     ;
; -9.856  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~282 ; clk          ; clk         ; 1.000        ; 0.145      ; 10.988     ;
; -9.856  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 10.806     ;
; -9.855  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~265 ; clk          ; clk         ; 1.000        ; 0.128      ; 10.970     ;
; -9.854  ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 10.804     ;
; -9.853  ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.146      ; 10.986     ;
; -9.852  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[6]  ; clk          ; clk         ; 1.000        ; -0.024     ; 10.815     ;
; -9.852  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~217 ; clk          ; clk         ; 1.000        ; 0.146      ; 10.985     ;
; -9.851  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~358 ; clk          ; clk         ; 1.000        ; 0.162      ; 11.000     ;
; -9.851  ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~374 ; clk          ; clk         ; 1.000        ; 0.125      ; 10.963     ;
; -9.851  ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~278 ; clk          ; clk         ; 1.000        ; 0.132      ; 10.970     ;
; -9.850  ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~217 ; clk          ; clk         ; 1.000        ; 0.146      ; 10.983     ;
; -9.849  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~161 ; clk          ; clk         ; 1.000        ; 0.163      ; 10.999     ;
; -9.849  ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 10.799     ;
; -9.848  ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.132      ; 10.967     ;
; -9.848  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~417 ; clk          ; clk         ; 1.000        ; 0.134      ; 10.969     ;
; -9.846  ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~417 ; clk          ; clk         ; 1.000        ; 0.134      ; 10.967     ;
; -9.845  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~296 ; clk          ; clk         ; 1.000        ; 0.148      ; 10.980     ;
; -9.845  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~348 ; clk          ; clk         ; 1.000        ; 0.159      ; 10.991     ;
; -9.845  ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~217 ; clk          ; clk         ; 1.000        ; 0.146      ; 10.978     ;
; -9.842  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~246 ; clk          ; clk         ; 1.000        ; 0.137      ; 10.966     ;
; -9.842  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~284 ; clk          ; clk         ; 1.000        ; 0.132      ; 10.961     ;
; -9.841  ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~137 ; clk          ; clk         ; 1.000        ; 0.142      ; 10.970     ;
; -9.841  ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~278 ; clk          ; clk         ; 1.000        ; 0.132      ; 10.960     ;
; -9.841  ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~417 ; clk          ; clk         ; 1.000        ; 0.134      ; 10.962     ;
; -9.840  ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~284 ; clk          ; clk         ; 1.000        ; 0.132      ; 10.959     ;
; -9.839  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[26] ; clk          ; clk         ; 1.000        ; 0.131      ; 10.957     ;
; -9.839  ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~282 ; clk          ; clk         ; 1.000        ; 0.132      ; 10.958     ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.513 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~450                   ; clk          ; clk         ; 0.000        ; -0.138     ; 0.459      ;
; 0.538 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.703      ;
; 0.559 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~452                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.706      ;
; 0.571 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~454                   ; clk          ; clk         ; 0.000        ; -0.138     ; 0.517      ;
; 0.601 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.728      ;
; 0.636 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~448                   ; clk          ; clk         ; 0.000        ; 0.084      ; 0.804      ;
; 0.652 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.772      ;
; 0.669 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.797      ;
; 0.688 ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.816      ;
; 0.697 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.818      ;
; 0.709 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~1888                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.830      ;
; 0.743 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; -0.127     ; 0.700      ;
; 0.748 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.876      ;
; 0.749 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.877      ;
; 0.754 ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.882      ;
; 0.758 ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.886      ;
; 0.765 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.893      ;
; 0.780 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.908      ;
; 0.784 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~293                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.950      ;
; 0.830 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.958      ;
; 0.831 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.959      ;
; 0.835 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~386                   ; clk          ; clk         ; 0.000        ; 0.058      ; 0.977      ;
; 0.839 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~295                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.005      ;
; 0.845 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.973      ;
; 0.847 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~71                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.009      ;
; 0.864 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~455                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.011      ;
; 0.881 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.009      ;
; 0.882 ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.010      ;
; 0.889 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.046      ; 1.019      ;
; 0.892 ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.020      ;
; 0.899 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.027      ;
; 0.901 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.029      ;
; 0.902 ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.030      ;
; 0.911 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.039      ;
; 0.916 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.044      ;
; 0.916 ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.044      ;
; 0.916 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.047      ; 1.047      ;
; 0.923 ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.051      ;
; 0.925 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.053      ;
; 0.927 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~134                   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.102      ;
; 0.932 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~67                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.080      ;
; 0.935 ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.063      ;
; 0.946 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~230                   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.104      ;
; 0.947 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~99                    ; clk          ; clk         ; 0.000        ; 0.096      ; 1.127      ;
; 0.949 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.077      ;
; 0.950 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~195                   ; clk          ; clk         ; 0.000        ; 0.047      ; 1.081      ;
; 0.957 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.046      ; 1.087      ;
; 0.960 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~5                     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.118      ;
; 0.967 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.221      ; 1.272      ;
; 0.967 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.095      ;
; 0.968 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.096      ;
; 0.970 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~69                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.132      ;
; 0.972 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~451                   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.140      ;
; 0.976 ; arm:arm|datapath:dp|flopr:pcreg|q[31]                   ; arm:arm|datapath:dp|flopr:pcreg|q[31]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.104      ;
; 0.977 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~37                    ; clk          ; clk         ; 0.000        ; 0.059      ; 1.120      ;
; 0.980 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; -0.127     ; 0.937      ;
; 0.983 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~453                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.130      ;
; 0.984 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.043      ; 1.111      ;
; 0.984 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.047      ; 1.115      ;
; 0.987 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.115      ;
; 0.988 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~323                   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.140      ;
; 0.988 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~704                                       ; clk          ; clk         ; 0.000        ; 0.030      ; 1.102      ;
; 0.991 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~322                   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.151      ;
; 0.991 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.119      ;
; 0.995 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.123      ;
; 0.996 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~3                     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.154      ;
; 0.998 ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.126      ;
; 0.999 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~7                     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.157      ;
; 0.999 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~166                   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.157      ;
; 1.000 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~167                   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.158      ;
; 1.016 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~422                   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.165      ;
; 1.017 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~291                   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.166      ;
; 1.018 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.221      ; 1.323      ;
; 1.019 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~258                   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.164      ;
; 1.019 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~423                   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.162      ;
; 1.020 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; 0.049      ; 1.153      ;
; 1.021 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~132                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.168      ;
; 1.024 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[21]                   ; clk          ; clk         ; 0.000        ; 0.047      ; 1.155      ;
; 1.025 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.043      ; 1.152      ;
; 1.028 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~130                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.175      ;
; 1.028 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.355      ;
; 1.030 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~39                    ; clk          ; clk         ; 0.000        ; 0.059      ; 1.173      ;
; 1.032 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~390                   ; clk          ; clk         ; 0.000        ; 0.049      ; 1.165      ;
; 1.033 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~35                    ; clk          ; clk         ; 0.000        ; 0.050      ; 1.167      ;
; 1.033 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[28]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.161      ;
; 1.034 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[29]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.162      ;
; 1.036 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~228                   ; clk          ; clk         ; 0.000        ; 0.048      ; 1.168      ;
; 1.038 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~2                     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.185      ;
; 1.038 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.047      ; 1.169      ;
; 1.043 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~387                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.206      ;
; 1.044 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~226                   ; clk          ; clk         ; 0.000        ; 0.048      ; 1.176      ;
; 1.044 ; arm:arm|datapath:dp|regfile:rf|rf~301                   ; dmem:dmem|RAM~2029                                      ; clk          ; clk         ; 0.000        ; -0.157     ; 0.971      ;
; 1.044 ; arm:arm|datapath:dp|regfile:rf|rf~295                   ; dmem:dmem|RAM~2023                                      ; clk          ; clk         ; 0.000        ; -0.150     ; 0.978      ;
; 1.045 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~389                   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.206      ;
; 1.045 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.173      ;
; 1.049 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.177      ;
; 1.052 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.180      ;
; 1.053 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.181      ;
; 1.054 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~98                    ; clk          ; clk         ; 0.000        ; 0.048      ; 1.186      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -18.000    ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -18.000    ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -35619.196 ; 0.0   ; 0.0      ; 0.0     ; -3345.187           ;
;  clk             ; -35619.196 ; 0.000 ; N/A      ; N/A     ; -3345.187           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; OUTport[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; resetE                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; INport[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resetE     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; OUTport[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; INport[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resetE     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; OUTport[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Fri Nov 11 10:53:44 2022
Info: Command: quartus_sta parcial2 -c parcial2
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'parcial2.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -18.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -18.000          -35619.196 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2580.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -16.134
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.134          -31837.294 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2580.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -10.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.000          -19604.182 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -3345.187 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4851 megabytes
    Info: Processing ended: Fri Nov 11 10:53:52 2022
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:10


