# CISC,RISC,VON NEUMANN üßë‚Äçüíª

## Trabalho do curso em inform√°tica (pesquisa) üë®‚Äçüíª

### O que √© CISC?
Cisc √© uma arquitetura do computador. A arquitetura CISC, conhecida tamb√©m como "Computador com um conjunto complexo de instru√ß√µes" (Complex Instruction Set Computer), executa centenas de instru√ß√µes complexas diferentes, sendo assim, extremamente vers√°til.

### O que √© RISC?
Risc √© uma arquitetura do computador.A arquitetura RISC, conhecida tamb√©m como Computador com um conjunto reduzido de instru√ß√µes (Reduced Instruction Set Computer), executa um conjunto simples e pequeno de instru√ß√µes que levam aproximadamente a mesma quantidade de tempo para serem executadas.

### CISC vs RISC?
Considerado o c√©rebro de um computador, o processador ‚Äì ou Unidade Central de Processamento (CPU) ‚Äì √© um circuito eletr√¥nico respons√°vel por executar uma s√©rie de instru√ß√µes dadas pela m√°quina.   Essas instru√ß√µes s√£o pr√©-definidas e armazenadas na mem√≥ria principal do computador e chegam ao processador em linguagem "assembly", que √© o padr√£o reconhecido e compreendido por ele.   O processador pode receber diferentes tipos de instru√ß√£o:

*Opera√ß√µes aritm√©ticas (adi√ß√£o, subtra√ß√£o, multiplica√ß√£o e divis√£o);
*Acesso √† mem√≥ria para, por exemplo, mover dados de um local para outro;
*Opera√ß√µes l√≥gicas;
*Controle
*Etc...
√â aqui que as diferen√ßas entre RISC e CISC come√ßam a surgir. CISC √© o acr√¥nimo de Complex Instruction Set Computer, ou seja, executa instru√ß√µes complexas.

 E qual √© a complexidade por tr√°s dessas instru√ß√µes?  

Elas s√£o normalmente longas e repletas de opera√ß√µes matem√°ticas distintas.
N√£o possuem um tamanho padr√£o, podendo assumir dimens√µes vari√°veis de acordo com a quantidade de opera√ß√µes que dever√£o ser executadas.
Exigem que o processador acesse a mem√≥ria para executar essa instru√ß√£o.
Resultado: o tempo de processamento ser√° maior afetando, portanto, a capacidade de processamento.  Para executar uma s√≥ instru√ß√£o, um processador CISC pode exigir v√°rios ciclos de rel√≥gio. Um ciclo de rel√≥gio √© a frequ√™ncia medida em Hertz que determina quantos impulsos ser√£o realizados por segundo naquele computador.  

Exemplo, uma m√°quina de 100Mhz ir√° realizar 100 milh√µes de impulsos por segundo. Quanto maior esse n√∫mero, menor ser√° a quantidade de ciclos necess√°rios para executar uma instru√ß√£o.   A fam√≠lia de processadores x86 da Intel (286, 386, 486) nascida na d√©cada de 1970 √© uma das mais reconhecidas usu√°rias da arquitetura CISC. E, durante anos, os computadores pessoais se restringiram a essa arquitetura at√© que a Apple mudou esse cen√°rio.   ‚ÄúPodemos dizer que 90% do mercado t√™m suas demandas atendidas por m√°quinas com processador CISC. S√£o usadas, normalmente, para rodar aplica√ß√µes simples que exigem pouco processamento como um sistema de caixa de uma loja, por exemplo‚Äù, afirma o Diretor de Opera√ß√µes da LB2, Victor Machado.

 Devido √† capacidade de processamento limitada, s√£o logo substitu√≠das pela arquitetura RISC, quando a necessidade de processamento atinge padr√µes elevados.

RISC ( Reduced Instruction Set Computer)
Aqui o nome mais uma vez diz muito sobre a arquitetura do processador. Ao contr√°rio do CISC, o RISC executa instru√ß√µes reduzidas. 

Ou seja, ele quebra a instru√ß√£o em v√°rias menores e mais simples e todas assumem um tamanho padr√£o.   Cada uma dessas instru√ß√µes t√™m as caracter√≠sticas necess√°rias para que possa ser executada em apenas um ciclo de rel√≥gio. No exemplo que demos antes, a cada 100 milh√µes de impulsos, uma instru√ß√£o seria conclu√≠da.

No caso do CISC, essa afirma√ß√£o n√£o seria verdadeira j√° que uma instru√ß√£o poderia exigir 10, 20 ou v√°rios outros ciclos para ser finalizada.   ‚ÄúEm n√≠vel enterprise, em que o processamento dos dados √© muito alto, m√°quinas com arquitetura RISC como a Power da IBM e Sparc da Oracle s√£o as mais indicadas. E aqui n√£o estamos nos referindo necessariamente ao tamanho da empresa. Organiza√ß√µes de pequeno e m√©dio porte podem ter opera√ß√µes que exijam capacidade de processamento muito alto e, por isso, recorrem ao RISC‚Äù, detalha Victor.  

O RISC tamb√©m √© amplamente utilizado em dispositivos m√≥veis como celulares e tablets, os pr√≥prios notebooks e v√≠deo-games, pois s√£o processadores menores, mais baratos e que tendem a consumir menos energia. Sem contar que atende √† forte demanda por uma velocidade de processamento elevada nestes casos. 

### O que √© cache?
A mem√≥ria cache (a pron√∫ncia correta √© <b>‚Äúcash‚Äù</b>, e n√£o ‚Äúcach√™‚Äù) √© um tipo de mem√≥ria que trabalha em conjunto com o processador. De fato, todos os processadores atuais trazem uma certa quantidade de mem√≥ria cache embutida no encapsulamento. O objetivo √© potencializar o desempenho do chip de processamento, evitando que fique ocioso por longos per√≠odos.
A CPU (Central Processing Unit) trabalha diretamente com a mem√≥ria RAM. Assim, todos os dados processados pelo chip s√£o enviados pelos m√≥dulos de mem√≥ria RAM.
<b>Acontece que a mem√≥ria RAM √© muito mais lenta do que o processador.</b> Em outras palavras, ele processa dados mais r√°pido do que a mem√≥ria RAM pode enviar. Isso resulta em longos per√≠odos de ociosidade e, consequentemente, desperd√≠cio de capacidade do processador.
<b>Para resolver esse problema e fazer com que a CPU trabalhe com a for√ßa m√°xima poss√≠vel, foi criada a mem√≥ria cache.</b> Ela √© muito mais r√°pida que a mem√≥ria RAM e tem a fun√ß√£o de fornecer as informa√ß√µes mais cruciais para o processador.
<br>
Como funciona a mem√≥ria cache?

Como visto, esse tipo de mem√≥ria possui alta velocidade e tem por fun√ß√£o armazenar dados e instru√ß√µes que a CPU poder√° precisar em breve. Ela possibilita que o processador trabalhe com toda a capacidade e tenha o m√≠nimo de tempo ocioso poss√≠vel.Cada fabricante utiliza a mem√≥ria cache de uma forma diferente. Isso tamb√©m pode variar de acordo com a microarquitetura usada no chip. No entanto, o padr√£o √© que, quando a CPU precisa buscar a sua primeira instru√ß√£o, ela ter√° de ir at√© a mem√≥ria RAM, visto que a mem√≥ria cache estar√° vazia. Apesar disso, em vez de trazer apenas a solicita√ß√£o feita pela CPU, a unidade de busca traz um bloco inteiro de instru√ß√µes que, por sua vez, √© armazenado na mem√≥ria cache. Assim, se o processador for continuar a executar o referido programa, as instru√ß√µes subsequentes estar√£o j√° armazenadas na mem√≥ria cache. Ent√£o, a unidade de busca n√£o precisar√° ir at√© a mem√≥ria RAM para obt√™-las.
<br>
N√≠veis de mem√≥ria cache
A mem√≥ria cache √© dividida em alguns n√≠veis, conhecidos como L1, L2 e L3 (L significa Level, em ingl√™s). Eles dizem respeito √† proximidade da mem√≥ria cache das unidades de execu√ß√£o do processador. Quanto mais pr√≥xima ela estiver da unidade de execu√ß√£o do processador, menor ser√° o seu n√∫mero. Assim, o cache L1 √© o mais pr√≥ximo poss√≠vel. O L2 √© um pouco mais distante e o L3 √© ainda mais distante. Sempre que a unidade de busca do processador precisa de um novo dado ou instru√ß√£o, ela procura inicialmente no cache L1. Se n√£o encontrar, parte para o L2 e depois para o L3. Se a informa√ß√£o n√£o estiver em nenhum dos n√≠veis de mem√≥ria cache, ela ter√° de ir at√© a mem√≥ria RAM.
Uma peculiaridade a respeito dos n√≠veis, √© que o L1 √© dividido em mem√≥ria de instru√ß√£o e mem√≥ria para dados. Com isso, o processador vai direto √† mem√≥ria de instru√ß√£o, se estiver buscando uma instru√ß√£o, ou vai direto √† mem√≥ria de dados, se estiver buscando um dado. Isso agiliza ainda mais o processador de busca.
<br>

### Arquitetura de VON NEUMANN
A Arquitetura de computador de von Neumann<b> se caracteriza pela possibilidade de uma m√°quina digital armazenar seus programas no mesmo espa√ßo de mem√≥ria que os dados,</b> podendo assim manipular tais programas. Esta arquitetura √© um projeto modelo de um computador digital de programa armazenado que utiliza uma unidade de processamento (CPU) e uma de armazenamento ("mem√≥ria") para comportar, respectivamente, instru√ß√µes e dados.

### Organiza√ß√µes das mem√≥rias
![image](https://user-images.githubusercontent.com/98894099/158712583-991647ed-325b-4a45-80cc-84029c653219.png)

Hierarquia de Mem√≥ria (2)
 A mem√≥ria cache √© geralmente controlada por hardware
 A mem√≥ria principal (RAM) e a secund√°ria √© que o usu√°rio
tem acesso.
 O sistema operacional atrav√©s de um mecanismo de
Mem√≥ria Virtual (Segmenta√ß√£o e/ou Pagina√ß√£o) cria
a ‚Äúilus√£o‚Äù ao usu√°rio que a mem√≥ria total √© do tamanho da mem√≥ria principal + mem√≥ria secund√°ria.
 A t√©cnica de mem√≥ria virtual realiza transfer√™ncia de blocos
de informa√ß√£o entre a mem√≥ria prim√°ria e secund√°ria automaticamente sem a interven√ß√£o do usu√°rio comum.

Registradores
 S√£o dispositivos (elementos computacionais)
capazes de receber dados, mant√™-los armazenados
por uma curto per√≠odo de tempo e transferi-los
para outro dispositivo.
 S√£o, portanto, elementos de armazenamento
tempor√°rio.
 Os registradores fazem parte da CPU.
 S√£o extremamente r√°pidos e armazenam grupos
reduzidos de bits.
<br><br><br>
Mem√≥ria Principal 
 A mem√≥ria √© a parte do computador em que os programas e os dados s√£o armazenados.
 A mem√≥ria principal (MP) armazena programas em execu√ß√£o e os dados utilizados por eles.
 Sem uma mem√≥ria na qual processadores possam
ler ou escrever informa√ß√µes, o conceito de
computador digital com programa armazenado n√£o pode ser implementado.
 A CPU processa instru√ß√µes que s√£o obtidas na MP e os resultados s√£o retornados √† MP.
<br><br><br>
Mem√≥ria Principal 
 A unidade b√°sica de mem√≥ria √© o bit (binary digit)
 Abstra√ß√£o de valores 0 ou 1
 Fisicamente √© mais f√°cil distinguir entre dois valores distintos do que de mais valores. Tens√£o, corrente, ...
 A mem√≥ria √© formada por um conjunto de c√©lulas (ou
posi√ß√µes), cada uma das quais podendo guardar uma informa√ß√£o.
 Todas as c√©lulas de uma dada mem√≥ria t√™m o mesmo n√∫mero de
bits
 Os n√∫meros que identificam (referenciam) a posi√ß√£o da c√©lula na mem√≥ria s√£o chamados de Endere√ßos.
 A c√©lula √© a menor unidade endere√ß√°vel da mem√≥ria
 Endere√ßos s√£o indexadores pelos quais os programas podem referenciar dados na mem√≥ria.
<br><br><br>

 A mem√≥ria √© formada por um conjunto de c√©lulas
 Todas as c√©lulas de uma mem√≥ria t√™m o mesmo no de bits
 Cada c√©lula tem um endere√ßo

[Link completo de onde foram tiradas as informa√ß√µes das mem√≥rias](http://www.inf.furb.br/~maw/arquitetura/aula4.pdf)










