---
title: "[HDL Bits] 18.Verification: Writing Testbenches"
date: 2025-04-24 15:57:00 +09:00
categories: [Verilog, HDLbits]
tags:
  [
    verilog,
    HDLbits,
  ]
---

# HDL Bits 
HDLBits는 Verilog 하드웨어 설명 언어(HDL)를 사용하여 디지털 하드웨어 설계를 연습할 수 있는 소규모 회로 설계 연습 문제 모음입니다. 

문제가 주어지면 코드를 입력할 수 있고 바로 검증을 하여 맞고 틀렸는지 확인할 수 있습니다.
[HDL Bits](https://hdlbits.01xz.net/wiki/Main_Page)

# 5. Verificaiton 
**Verificaiton: Writing Testbenches** 는 단일 목차로 구성되어 있습니다.



    
# 공지

오늘은 이 중 `Verification: Writing Testbencehs` 챕터 5문제를 풀어볼 예정입니다.

모든 문제의 난이도는 `주관적` 으로 설정하였습니다.

문제를 설명하거나 해결할 때 오타나 오류가 발생할 수 있습니다.

이를 참고해주시고 알려주시면 감사하겠습니다.


---

## 5.1. Clock (Tb/clock)
난이도: ★☆☆☆☆
### Module Declaration
```verilog
module top_module ( );
```

<br>

**문제**

다음 선언이 포함된 모듈이 제공됩니다 :

`module dut ( input clk ) ;`

모듈 dut의 인스턴스 하나를 생성하는 테스트벤치를 작성하고(인스턴스 이름은 임의), 모듈의 클럭 입력을 구동하는 클럭 신호를 생성합니다. 

클럭의 주기는 10ps입니다. 

클럭은 0으로 초기화되어야 하며 첫 번째 전환은 0에서 1이 되어야 합니다.

<br>

**해결**

간단하게 설계할 수 있습니다.


<br>

### Write your solution here

```verilog
module top_module ();

reg clk;

initial clk = 0;

always #5 clk = ~ clk;

dut u_dut(clk);

endmodule
```

<br>

## 5.2. Testbench1 (Tb/tb1)
난이도: ★☆☆☆☆
### Module Declaration
```verilog
module top_module ( output reg A, output reg B );
```

<br>

**문제**

출력 A와 B에 대해 다음과 같은 파형을 생성하는 테스트벤치를 만듭니다.

<br>

**해결**

이미지를 참고하면 쉽게 문제를 해결할 수 있습니다.

<br>

### Write your solution here
```verilog
module top_module ( output reg A, output reg B );//

    // generate input patterns here
    initial begin
        A = 0;
        B = 0;
        #10 
        A = 1;
        #5 
        B = 1;
        #5 
        A = 0;
        #20
        B = 0;
    end

endmodule

```

<br>

## 5.3. AND gate (Tb/and)
난이도: ★☆☆☆☆
### Module Declaration
```verilog
module top_module();
```

<br>

**문제**

테스트할 AND Gate가 다음과 같이 주어집니다:

`module andgate (input [1:0] in,output out);`

이 AND Gate를 인스턴스화하고 4개의 입력 조합을 모두 테스트하는 테스트벤치를 작성하여 다음과 같은 타이밍 다이어그램을 생성합니다:

이는 이미지를 참고하세요.

<br>

**해결**

웨이브 폼을 분석하면 쉽게 해결할 수 있습니다.

<br>

### Write your solution here
```verilog
module top_module();
reg [1:0] in;
wire out;

initial begin
    in = 2'b00;
#10
    in = 2'b01;
#10
    in = 2'b10;
#10
    in = 2'b11;
end

andgate u_andgate(in,out);
endmodule

```

<br>


## 5.4. Teshbench2 (Tb/tb2)
난이도: ★★☆☆☆
### Module Declaration
```verilog
module top_module();
```

<br>

**문제**

아래 이미지를 참고한 파형은 `CLk`, `in`, `S` 를 설정합니다.

모듈 q7에는 다음과 같은 선언이 있습니다:

`module q7 (input clk, input in, input [2:0] s, output out );`

모듈 q7을 인스턴스화하고 위의 파형과 정확히 일치하는 입력신호를 테스트벤치를 작성합니다.

<br>

**해결**

이미지를 참고하여 설계합니다.


<br>

### Write your solution here
```verilog
module top_module();
reg clk;
reg in;
reg [2:0] s;
wire out;

initial clk = 0;
always #5 clk = ~ clk;

initial begin
    in = 0;
    s = 3'd2;
#10
    s = 3'd6;
#10
    in = 1;
    s = 3'd2;
#10
    in = 0;
    s = 3'd7;
#10
    in = 1;
    s = 3'd0;
#30
    in = 0;

end


q7 u_q7(clk, in, s, out);
endmodule

```

<br>

## 5.5. T flip-flop (Tb/tff)
난이도: ★★☆☆☆
### Module Declaration
```verilog
module top_module ();
```

<br>

**문제**

다음 선언이 포함된 T 플리플롭 모듈이 주어집니다:

```verilog
module tff (
    input clk,
    input reset,   // active-high synchronous reset
    input t,       // toggle
    output q
);
```

하나의 tff를 인스턴스화하고 T 플리플롭을 리셋한 다음 `1` 상태로 토글하는 테스트벤치를 작성합니다.

<br>

**해결**

어렵지 않게 할 수 있습니다.

<br>

### Write your solution here
```verilog
module top_module ();
reg clk, reset, t;
wire q;

initial clk = 0;
always #5 clk = ~clk;

initial begin
    reset = 1;
    t = 0;
#10
    reset = 0;
    t = 1;

end

tff u_tff(clk,reset,t,q);
endmodule
```


#### 다음에 계속

---

