# VHDL_Timer
Простой делитель частоты с выбором, в зависимости от входных сигналов при частоте кварца 50 МГц.
Способ использования:
0b"00" - 100 Гц  <br />
0b"01" - 50 Гц  <br />
0b"10" - 10 Гц  <br />
0b"11" - 1 Гц   <br />
#### Внешний вид блока.
![Image alt](https://github.com/terramine21/VHDL_Timer/blob/main/divider.PNG)
