============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Mar 22 2019  02:13:23 am
  Module:                 dsc_mul
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance     Cells  Cell Area  Net Area  Total Area  Wireload     
----------------------------------------------------------------------
dsc_mul            179        702         0         702    <none> (D) 
  stoch2bin_out     58        264         0         264    <none> (D) 
  prg_c             40        145         0         145    <none> (D) 
    ctr4            24        106         0         106    <none> (D) 
    comp4           16         39         0          39    <none> (D) 
      comp3          2          6         0           6    <none> (D) 
      comp2          2          6         0           6    <none> (D) 
      comp1          2          6         0           6    <none> (D) 
      comp0          2          4         0           4    <none> (D) 
  prg_b             39        143         0         143    <none> (D) 
    ctr4            23        104         0         104    <none> (D) 
    comp4           16         39         0          39    <none> (D) 
      comp3          2          6         0           6    <none> (D) 
      comp2          2          6         0           6    <none> (D) 
      comp1          2          6         0           6    <none> (D) 
      comp0          2          4         0           4    <none> (D) 
  prg_a             38        141         0         141    <none> (D) 
    ctr4            22        102         0         102    <none> (D) 
    comp4           16         39         0          39    <none> (D) 
      comp3          2          6         0           6    <none> (D) 
      comp2          2          6         0           6    <none> (D) 
      comp1          2          6         0           6    <none> (D) 
      comp0          2          4         0           4    <none> (D) 

 (D) = wireload is default in technology library
