>Dmel_RG2
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dmel_RG3
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dmel_RG5
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dmel_RG9
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dmel_RG18N
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dmel_RG19
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dmel_RG22
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dmel_RG24
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dmel_RG25
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dmel_RG28
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dmel_RG32N
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dmel_RG34
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dmel_RG36
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dmel_RG38N
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD03
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD06
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD105
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD106
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD146
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD15
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD197
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD199
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD201
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD221
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD224
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD225
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD233
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD235
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD238
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD243
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD251
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD255
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD63
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD72
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dsim_MD73
TCCCGTCCCTGTAACTTCTGTTCCTGCCG
>Dyak_528_10298
TCCCGCCCTCGTAACTTCTGTTCCTACCG
>Dere_528_10298
TCCCGTCCCCGTAACTCCTGCTCCTGCCG
