

================================================================
== Vivado HLS Report for 'predictor2'
================================================================
* Date:           Fri Nov 02 13:37:28 2018

* Version:        2016.3 (Build 1682563 on Mon Oct 10 19:41:59 MDT 2016)
* Project:        HLS_Predictor2
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|      8.40|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-------+-------+-------+-------+---------+
    |    Latency    |    Interval   | Pipeline|
    |  min  |  max  |  min  |  max  |   Type  |
    +-------+-------+-------+-------+---------+
    |  23682|  23682|  23683|  23683|   none  |
    +-------+-------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +--------------+-------+-------+----------+-----------+-----------+------+----------+
        |              |    Latency    | Iteration|  Initiation Interval  | Trip |          |
        |   Loop Name  |  min  |  max  |  Latency |  achieved |   target  | Count| Pipelined|
        +--------------+-------+-------+----------+-----------+-----------+------+----------+
        |- Loop 1      |  19712|  19712|       616|          -|          -|    32|    no    |
        | + Loop 1.1   |     38|     38|         9|          2|          1|    16|    yes   |
        | + Loop 1.2   |     38|     38|         9|          2|          1|    16|    yes   |
        | + Loop 1.3   |     38|     38|         9|          2|          1|    16|    yes   |
        | + Loop 1.4   |     38|     38|         9|          2|          1|    16|    yes   |
        | + Loop 1.5   |     38|     38|         9|          2|          1|    16|    yes   |
        | + Loop 1.6   |     38|     38|         9|          2|          1|    16|    yes   |
        | + Loop 1.7   |     38|     38|         9|          2|          1|    16|    yes   |
        | + Loop 1.8   |     38|     38|         9|          2|          1|    16|    yes   |
        | + Loop 1.9   |     38|     38|         9|          2|          1|    16|    yes   |
        | + Loop 1.10  |     38|     38|         9|          2|          1|    16|    yes   |
        | + Loop 1.11  |     38|     38|         9|          2|          1|    16|    yes   |
        | + Loop 1.12  |     38|     38|         9|          2|          1|    16|    yes   |
        | + Loop 1.13  |     38|     38|         9|          2|          1|    16|    yes   |
        | + Loop 1.14  |     38|     38|         9|          2|          1|    16|    yes   |
        | + Loop 1.15  |     38|     38|         9|          2|          1|    16|    yes   |
        |- Loop 2      |   3968|   3968|       124|          -|          -|    32|    no    |
        | + Loop 2.1   |     38|     38|         9|          2|          1|    16|    yes   |
        | + Loop 2.2   |     38|     38|         9|          2|          1|    16|    yes   |
        | + Loop 2.3   |     38|     38|         9|          2|          1|    16|    yes   |
        +--------------+-------+-------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|      -|       0|   1357|
|FIFO             |        -|      -|       -|      -|
|Instance         |        0|      4|      36|     40|
|Memory           |        4|      -|       0|      0|
|Multiplexer      |        -|      -|       -|   1687|
|Register         |        -|      -|    1109|     18|
+-----------------+---------+-------+--------+-------+
|Total            |        4|      4|    1145|   3102|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        1|      1|       1|      5|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +-----------------------------+---------------------------+---------+-------+----+----+
    |           Instance          |           Module          | BRAM_18K| DSP48E| FF | LUT|
    +-----------------------------+---------------------------+---------+-------+----+----+
    |predictor2_BUS_CTRL_s_axi_U  |predictor2_BUS_CTRL_s_axi  |        0|      0|  36|  40|
    |predictor2_mul_32cud_U0      |predictor2_mul_32cud       |        0|      4|   0|   0|
    +-----------------------------+---------------------------+---------+-------+----+----+
    |Total                        |                           |        0|      4|  36|  40|
    +-----------------------------+---------------------------+---------+-------+----+----+

    * DSP48: 
    N/A

    * Memory: 
    +---------------+----------------------+---------+---+----+------+-----+------+-------------+
    |     Memory    |        Module        | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +---------------+----------------------+---------+---+----+------+-----+------+-------------+
    |sigmoid_lut_U  |predictor2_sigmoibkb  |        4|  0|   0|  8192|    8|     1|        65536|
    +---------------+----------------------+---------+---+----+------+-----+------+-------------+
    |Total          |                      |        4|  0|   0|  8192|    8|     1|        65536|
    +---------------+----------------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+-------+---+----+------------+------------+
    |      Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+-------+---+----+------------+------------+
    |i_2_fu_1238_p2           |     +    |      0|  0|   6|           6|           1|
    |i_3_fu_2580_p2           |     +    |      0|  0|   6|           6|           1|
    |k_2_10_fu_2214_p2        |     +    |      0|  0|   5|           5|           1|
    |k_2_11_fu_2302_p2        |     +    |      0|  0|   5|           5|           1|
    |k_2_12_fu_2388_p2        |     +    |      0|  0|   5|           5|           1|
    |k_2_13_fu_2476_p2        |     +    |      0|  0|   5|           5|           1|
    |k_2_1_fu_1344_p2         |     +    |      0|  0|   5|           5|           1|
    |k_2_2_fu_1432_p2         |     +    |      0|  0|   5|           5|           1|
    |k_2_3_fu_1518_p2         |     +    |      0|  0|   5|           5|           1|
    |k_2_4_fu_1606_p2         |     +    |      0|  0|   5|           5|           1|
    |k_2_5_fu_1692_p2         |     +    |      0|  0|   5|           5|           1|
    |k_2_6_fu_1780_p2         |     +    |      0|  0|   5|           5|           1|
    |k_2_7_fu_1866_p2         |     +    |      0|  0|   5|           5|           1|
    |k_2_8_fu_1954_p2         |     +    |      0|  0|   5|           5|           1|
    |k_2_9_fu_2040_p2         |     +    |      0|  0|   5|           5|           1|
    |k_2_fu_1262_p2           |     +    |      0|  0|   5|           5|           1|
    |k_2_s_fu_2128_p2         |     +    |      0|  0|   5|           5|           1|
    |k_3_1_fu_2704_p2         |     +    |      0|  0|   5|           5|           1|
    |k_3_2_fu_2800_p2         |     +    |      0|  0|   5|           5|           1|
    |k_3_fu_2614_p2           |     +    |      0|  0|   5|           5|           1|
    |sum11_1_fu_2728_p2       |     +    |      0|  0|   9|           9|           9|
    |sum1_10_fu_2228_p2       |     +    |      0|  0|   9|           9|           9|
    |sum1_11_fu_2312_p2       |     +    |      0|  0|   9|           9|           9|
    |sum1_12_fu_2402_p2       |     +    |      0|  0|   9|           9|           9|
    |sum1_13_fu_2486_p2       |     +    |      0|  0|   9|           9|           9|
    |sum1_1_fu_1358_p2        |     +    |      0|  0|   9|           9|           9|
    |sum1_2_fu_1442_p2        |     +    |      0|  0|   9|           9|           9|
    |sum1_3_fu_1532_p2        |     +    |      0|  0|   9|           9|           9|
    |sum1_4_fu_1616_p2        |     +    |      0|  0|   9|           9|           9|
    |sum1_5_fu_1706_p2        |     +    |      0|  0|   9|           9|           9|
    |sum1_6_fu_1790_p2        |     +    |      0|  0|   9|           9|           9|
    |sum1_7_fu_1880_p2        |     +    |      0|  0|   9|           9|           9|
    |sum1_8_fu_1964_p2        |     +    |      0|  0|   9|           9|           9|
    |sum1_9_fu_2054_p2        |     +    |      0|  0|   9|           9|           9|
    |sum1_fu_1272_p2          |     +    |      0|  0|   9|           9|           9|
    |sum1_s_fu_2138_p2        |     +    |      0|  0|   9|           9|           9|
    |sum3_10_fu_2238_p2       |     +    |      0|  0|  10|          10|          10|
    |sum3_12_fu_2412_p2       |     +    |      0|  0|  10|          10|          10|
    |sum3_1_fu_1368_p2        |     +    |      0|  0|  10|          10|          10|
    |sum3_3_fu_1542_p2        |     +    |      0|  0|  10|          10|          10|
    |sum3_5_fu_1716_p2        |     +    |      0|  0|  10|          10|          10|
    |sum3_7_fu_1890_p2        |     +    |      0|  0|  10|          10|          10|
    |sum3_9_fu_2064_p2        |     +    |      0|  0|  10|          10|          10|
    |sum9_1_fu_2718_p2        |     +    |      0|  0|  11|          11|          11|
    |sum9_2_fu_2810_p2        |     +    |      0|  0|  11|          11|          11|
    |sum9_fu_2624_p2          |     +    |      0|  0|  11|          11|          11|
    |sum_2_10_fu_2252_p2      |     +    |      0|  0|  28|          28|          28|
    |sum_2_11_fu_2338_p2      |     +    |      0|  0|  28|          28|          28|
    |sum_2_12_fu_2426_p2      |     +    |      0|  0|  28|          28|          28|
    |sum_2_13_fu_2512_p2      |     +    |      0|  0|  28|          28|          28|
    |sum_2_1_fu_1382_p2       |     +    |      0|  0|  28|          28|          28|
    |sum_2_2_fu_1468_p2       |     +    |      0|  0|  28|          28|          28|
    |sum_2_3_fu_1556_p2       |     +    |      0|  0|  28|          28|          28|
    |sum_2_4_fu_1642_p2       |     +    |      0|  0|  28|          28|          28|
    |sum_2_5_fu_1730_p2       |     +    |      0|  0|  28|          28|          28|
    |sum_2_6_fu_1816_p2       |     +    |      0|  0|  28|          28|          28|
    |sum_2_7_fu_1904_p2       |     +    |      0|  0|  28|          28|          28|
    |sum_2_8_fu_1990_p2       |     +    |      0|  0|  28|          28|          28|
    |sum_2_9_fu_2078_p2       |     +    |      0|  0|  28|          28|          28|
    |sum_2_fu_1298_p2         |     +    |      0|  0|  28|          28|          28|
    |sum_2_s_fu_2164_p2       |     +    |      0|  0|  28|          28|          28|
    |sum_3_1_fu_2746_p2       |     +    |      0|  0|  28|          28|          28|
    |sum_3_2_fu_2840_p2       |     +    |      0|  0|  28|          28|          28|
    |sum_3_fu_2654_p2         |     +    |      0|  0|  28|          28|          28|
    |tmp_11_10_fu_2262_p2     |     +    |      0|  0|  15|          13|          15|
    |tmp_11_11_fu_2348_p2     |     +    |      0|  0|  15|          13|          15|
    |tmp_11_12_fu_2436_p2     |     +    |      0|  0|  15|          13|          15|
    |tmp_11_13_fu_2522_p2     |     +    |      0|  0|  15|          13|          15|
    |tmp_11_1_fu_1392_p2      |     +    |      0|  0|  15|          13|          15|
    |tmp_11_2_fu_1478_p2      |     +    |      0|  0|  15|          13|          15|
    |tmp_11_3_fu_1566_p2      |     +    |      0|  0|  15|          13|          15|
    |tmp_11_4_fu_1652_p2      |     +    |      0|  0|  15|          13|          15|
    |tmp_11_5_fu_1740_p2      |     +    |      0|  0|  15|          13|          15|
    |tmp_11_6_fu_1826_p2      |     +    |      0|  0|  15|          13|          15|
    |tmp_11_7_fu_1914_p2      |     +    |      0|  0|  15|          13|          15|
    |tmp_11_8_fu_2000_p2      |     +    |      0|  0|  15|          13|          15|
    |tmp_11_9_fu_2088_p2      |     +    |      0|  0|  15|          13|          15|
    |tmp_11_fu_1308_p2        |     +    |      0|  0|  15|          13|          15|
    |tmp_11_s_fu_2174_p2      |     +    |      0|  0|  15|          13|          15|
    |tmp_17_fu_2664_p2        |     +    |      0|  0|  15|          13|          15|
    |tmp_22_1_fu_2756_p2      |     +    |      0|  0|  15|          13|          15|
    |tmp_22_2_fu_2850_p2      |     +    |      0|  0|  15|          13|          15|
    |exitcond2_fu_2574_p2     |   icmp   |      0|  0|   3|           6|           7|
    |exitcond3_10_fu_2208_p2  |   icmp   |      0|  0|   3|           5|           6|
    |exitcond3_11_fu_2296_p2  |   icmp   |      0|  0|   3|           5|           6|
    |exitcond3_12_fu_2382_p2  |   icmp   |      0|  0|   3|           5|           6|
    |exitcond3_13_fu_2470_p2  |   icmp   |      0|  0|   3|           5|           6|
    |exitcond3_1_fu_1338_p2   |   icmp   |      0|  0|   3|           5|           6|
    |exitcond3_2_fu_1426_p2   |   icmp   |      0|  0|   3|           5|           6|
    |exitcond3_3_fu_1512_p2   |   icmp   |      0|  0|   3|           5|           6|
    |exitcond3_4_fu_1600_p2   |   icmp   |      0|  0|   3|           5|           6|
    |exitcond3_5_fu_1686_p2   |   icmp   |      0|  0|   3|           5|           6|
    |exitcond3_6_fu_1774_p2   |   icmp   |      0|  0|   3|           5|           6|
    |exitcond3_7_fu_1860_p2   |   icmp   |      0|  0|   3|           5|           6|
    |exitcond3_8_fu_1948_p2   |   icmp   |      0|  0|   3|           5|           6|
    |exitcond3_9_fu_2034_p2   |   icmp   |      0|  0|   3|           5|           6|
    |exitcond3_fu_1256_p2     |   icmp   |      0|  0|   3|           5|           6|
    |exitcond3_s_fu_2122_p2   |   icmp   |      0|  0|   3|           5|           6|
    |exitcond5_fu_1232_p2     |   icmp   |      0|  0|   3|           6|           7|
    |exitcond_1_fu_2698_p2    |   icmp   |      0|  0|   3|           5|           6|
    |exitcond_2_fu_2794_p2    |   icmp   |      0|  0|   3|           5|           6|
    |exitcond_fu_2608_p2      |   icmp   |      0|  0|   3|           5|           6|
    |tmp_20_fu_1408_p2        |    or    |      0|  0|  10|           9|           1|
    |tmp_23_fu_2772_p2        |    or    |      0|  0|   8|           7|           1|
    |tmp_27_fu_1494_p2        |    or    |      0|  0|  10|           9|           2|
    |tmp_30_fu_2888_p2        |    or    |      0|  0|   8|           7|           2|
    |tmp_34_fu_2861_p2        |    or    |      0|  0|   8|           7|           2|
    |tmp_38_fu_1582_p2        |    or    |      0|  0|  10|           9|           2|
    |tmp_42_fu_1668_p2        |    or    |      0|  0|  10|           9|           3|
    |tmp_46_fu_1756_p2        |    or    |      0|  0|  10|           9|           3|
    |tmp_50_fu_1842_p2        |    or    |      0|  0|  10|           9|           3|
    |tmp_54_fu_1930_p2        |    or    |      0|  0|  10|           9|           3|
    |tmp_58_fu_2016_p2        |    or    |      0|  0|  10|           9|           4|
    |tmp_62_fu_2104_p2        |    or    |      0|  0|  10|           9|           4|
    |tmp_66_fu_2190_p2        |    or    |      0|  0|  10|           9|           4|
    |tmp_70_fu_2278_p2        |    or    |      0|  0|  10|           9|           4|
    |tmp_74_fu_2364_p2        |    or    |      0|  0|  10|           9|           4|
    |tmp_77_fu_2452_p2        |    or    |      0|  0|  10|           9|           4|
    |tmp_79_fu_2556_p2        |    or    |      0|  0|  10|           9|           4|
    |tmp_80_fu_2533_p2        |    or    |      0|  0|  10|           9|           4|
    +-------------------------+----------+-------+---+----+------------+------------+
    |Total                    |          |      0|  0|1357|        1345|        1217|
    +-------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------+-----+-----------+-----+-----------+
    |           Name           | LUT | Input Size| Bits| Total Bits|
    +--------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                 |  168|         76|    1|         76|
    |ap_enable_reg_pp0_iter4   |    1|          2|    1|          2|
    |ap_enable_reg_pp10_iter4  |    1|          2|    1|          2|
    |ap_enable_reg_pp11_iter4  |    1|          2|    1|          2|
    |ap_enable_reg_pp12_iter4  |    1|          2|    1|          2|
    |ap_enable_reg_pp13_iter4  |    1|          2|    1|          2|
    |ap_enable_reg_pp14_iter4  |    1|          2|    1|          2|
    |ap_enable_reg_pp15_iter4  |    1|          2|    1|          2|
    |ap_enable_reg_pp16_iter4  |    1|          2|    1|          2|
    |ap_enable_reg_pp17_iter4  |    1|          2|    1|          2|
    |ap_enable_reg_pp1_iter4   |    1|          2|    1|          2|
    |ap_enable_reg_pp2_iter4   |    1|          2|    1|          2|
    |ap_enable_reg_pp3_iter4   |    1|          2|    1|          2|
    |ap_enable_reg_pp4_iter4   |    1|          2|    1|          2|
    |ap_enable_reg_pp5_iter4   |    1|          2|    1|          2|
    |ap_enable_reg_pp6_iter4   |    1|          2|    1|          2|
    |ap_enable_reg_pp7_iter4   |    1|          2|    1|          2|
    |ap_enable_reg_pp8_iter4   |    1|          2|    1|          2|
    |ap_enable_reg_pp9_iter4   |    1|          2|    1|          2|
    |bram_Addr_A_orig          |  544|         57|   32|       1824|
    |bram_Din_A                |  192|         21|   32|        672|
    |bram_WEN_A                |    4|          2|    4|          8|
    |i_1_reg_1128              |    6|          2|    6|         12|
    |i_reg_772                 |    6|          2|    6|         12|
    |k_10_phi_fu_1017_p4       |    5|          2|    5|         10|
    |k_10_reg_1013             |    5|          2|    5|         10|
    |k_11_phi_fu_1040_p4       |    5|          2|    5|         10|
    |k_11_reg_1036             |    5|          2|    5|         10|
    |k_12_phi_fu_1063_p4       |    5|          2|    5|         10|
    |k_12_reg_1059             |    5|          2|    5|         10|
    |k_13_phi_fu_1086_p4       |    5|          2|    5|         10|
    |k_13_reg_1082             |    5|          2|    5|         10|
    |k_14_phi_fu_1109_p4       |    5|          2|    5|         10|
    |k_14_reg_1105             |    5|          2|    5|         10|
    |k_15_phi_fu_833_p4        |    5|          2|    5|         10|
    |k_15_reg_829              |    5|          2|    5|         10|
    |k_16_phi_fu_856_p4        |    5|          2|    5|         10|
    |k_16_reg_852              |    5|          2|    5|         10|
    |k_1_1_phi_fu_1166_p4      |    5|          2|    5|         10|
    |k_1_1_reg_1162            |    5|          2|    5|         10|
    |k_1_2_phi_fu_1189_p4      |    5|          2|    5|         10|
    |k_1_2_reg_1185            |    5|          2|    5|         10|
    |k_1_phi_fu_1143_p4        |    5|          2|    5|         10|
    |k_1_reg_1139              |    5|          2|    5|         10|
    |k_4_phi_fu_879_p4         |    5|          2|    5|         10|
    |k_4_reg_875               |    5|          2|    5|         10|
    |k_5_phi_fu_902_p4         |    5|          2|    5|         10|
    |k_5_reg_898               |    5|          2|    5|         10|
    |k_6_phi_fu_925_p4         |    5|          2|    5|         10|
    |k_6_reg_921               |    5|          2|    5|         10|
    |k_7_phi_fu_948_p4         |    5|          2|    5|         10|
    |k_7_reg_944               |    5|          2|    5|         10|
    |k_8_phi_fu_971_p4         |    5|          2|    5|         10|
    |k_8_reg_967               |    5|          2|    5|         10|
    |k_9_phi_fu_994_p4         |    5|          2|    5|         10|
    |k_9_reg_990               |    5|          2|    5|         10|
    |k_phi_fu_787_p4           |    5|          2|    5|         10|
    |k_reg_783                 |    5|          2|    5|         10|
    |k_s_phi_fu_810_p4         |    5|          2|    5|         10|
    |k_s_reg_806               |    5|          2|    5|         10|
    |sigmoid_lut_address0      |   65|         19|   13|        247|
    |sum_10_reg_1024           |   28|          2|   28|         56|
    |sum_11_reg_1047           |   28|          2|   28|         56|
    |sum_12_reg_1070           |   28|          2|   28|         56|
    |sum_13_reg_1093           |   28|          2|   28|         56|
    |sum_14_reg_1116           |   28|          2|   28|         56|
    |sum_15_reg_840            |   28|          2|   28|         56|
    |sum_16_reg_863            |   28|          2|   28|         56|
    |sum_1_1_reg_1173          |   28|          2|   28|         56|
    |sum_1_2_reg_1196          |   28|          2|   28|         56|
    |sum_1_reg_1150            |   28|          2|   28|         56|
    |sum_4_reg_886             |   28|          2|   28|         56|
    |sum_5_reg_909             |   28|          2|   28|         56|
    |sum_6_reg_932             |   28|          2|   28|         56|
    |sum_7_reg_955             |   28|          2|   28|         56|
    |sum_8_reg_978             |   28|          2|   28|         56|
    |sum_9_reg_1001            |   28|          2|   28|         56|
    |sum_reg_794               |   28|          2|   28|         56|
    |sum_s_reg_817             |   28|          2|   28|         56|
    +--------------------------+-----+-----------+-----+-----------+
    |Total                     | 1687|        323|  796|       4255|
    +--------------------------+-----+-----------+-----+-----------+

    * Register: 
    +--------------------------+----+----+-----+-----------+
    |           Name           | FF | LUT| Bits| Const Bits|
    +--------------------------+----+----+-----+-----------+
    |ap_CS_fsm                 |  75|   0|   75|          0|
    |ap_enable_reg_pp0_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4   |   1|   0|    1|          0|
    |ap_enable_reg_pp10_iter0  |   1|   0|    1|          0|
    |ap_enable_reg_pp10_iter1  |   1|   0|    1|          0|
    |ap_enable_reg_pp10_iter2  |   1|   0|    1|          0|
    |ap_enable_reg_pp10_iter3  |   1|   0|    1|          0|
    |ap_enable_reg_pp10_iter4  |   1|   0|    1|          0|
    |ap_enable_reg_pp11_iter0  |   1|   0|    1|          0|
    |ap_enable_reg_pp11_iter1  |   1|   0|    1|          0|
    |ap_enable_reg_pp11_iter2  |   1|   0|    1|          0|
    |ap_enable_reg_pp11_iter3  |   1|   0|    1|          0|
    |ap_enable_reg_pp11_iter4  |   1|   0|    1|          0|
    |ap_enable_reg_pp12_iter0  |   1|   0|    1|          0|
    |ap_enable_reg_pp12_iter1  |   1|   0|    1|          0|
    |ap_enable_reg_pp12_iter2  |   1|   0|    1|          0|
    |ap_enable_reg_pp12_iter3  |   1|   0|    1|          0|
    |ap_enable_reg_pp12_iter4  |   1|   0|    1|          0|
    |ap_enable_reg_pp13_iter0  |   1|   0|    1|          0|
    |ap_enable_reg_pp13_iter1  |   1|   0|    1|          0|
    |ap_enable_reg_pp13_iter2  |   1|   0|    1|          0|
    |ap_enable_reg_pp13_iter3  |   1|   0|    1|          0|
    |ap_enable_reg_pp13_iter4  |   1|   0|    1|          0|
    |ap_enable_reg_pp14_iter0  |   1|   0|    1|          0|
    |ap_enable_reg_pp14_iter1  |   1|   0|    1|          0|
    |ap_enable_reg_pp14_iter2  |   1|   0|    1|          0|
    |ap_enable_reg_pp14_iter3  |   1|   0|    1|          0|
    |ap_enable_reg_pp14_iter4  |   1|   0|    1|          0|
    |ap_enable_reg_pp15_iter0  |   1|   0|    1|          0|
    |ap_enable_reg_pp15_iter1  |   1|   0|    1|          0|
    |ap_enable_reg_pp15_iter2  |   1|   0|    1|          0|
    |ap_enable_reg_pp15_iter3  |   1|   0|    1|          0|
    |ap_enable_reg_pp15_iter4  |   1|   0|    1|          0|
    |ap_enable_reg_pp16_iter0  |   1|   0|    1|          0|
    |ap_enable_reg_pp16_iter1  |   1|   0|    1|          0|
    |ap_enable_reg_pp16_iter2  |   1|   0|    1|          0|
    |ap_enable_reg_pp16_iter3  |   1|   0|    1|          0|
    |ap_enable_reg_pp16_iter4  |   1|   0|    1|          0|
    |ap_enable_reg_pp17_iter0  |   1|   0|    1|          0|
    |ap_enable_reg_pp17_iter1  |   1|   0|    1|          0|
    |ap_enable_reg_pp17_iter2  |   1|   0|    1|          0|
    |ap_enable_reg_pp17_iter3  |   1|   0|    1|          0|
    |ap_enable_reg_pp17_iter4  |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter3   |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter4   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3   |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter2   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter3   |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter4   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter2   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter3   |   1|   0|    1|          0|
    |ap_enable_reg_pp4_iter4   |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter2   |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter3   |   1|   0|    1|          0|
    |ap_enable_reg_pp5_iter4   |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter2   |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter3   |   1|   0|    1|          0|
    |ap_enable_reg_pp6_iter4   |   1|   0|    1|          0|
    |ap_enable_reg_pp7_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp7_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp7_iter2   |   1|   0|    1|          0|
    |ap_enable_reg_pp7_iter3   |   1|   0|    1|          0|
    |ap_enable_reg_pp7_iter4   |   1|   0|    1|          0|
    |ap_enable_reg_pp8_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp8_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp8_iter2   |   1|   0|    1|          0|
    |ap_enable_reg_pp8_iter3   |   1|   0|    1|          0|
    |ap_enable_reg_pp8_iter4   |   1|   0|    1|          0|
    |ap_enable_reg_pp9_iter0   |   1|   0|    1|          0|
    |ap_enable_reg_pp9_iter1   |   1|   0|    1|          0|
    |ap_enable_reg_pp9_iter2   |   1|   0|    1|          0|
    |ap_enable_reg_pp9_iter3   |   1|   0|    1|          0|
    |ap_enable_reg_pp9_iter4   |   1|   0|    1|          0|
    |exitcond3_10_reg_3332     |   1|   0|    1|          0|
    |exitcond3_11_reg_3366     |   1|   0|    1|          0|
    |exitcond3_12_reg_3400     |   1|   0|    1|          0|
    |exitcond3_13_reg_3434     |   1|   0|    1|          0|
    |exitcond3_1_reg_2992      |   1|   0|    1|          0|
    |exitcond3_2_reg_3026      |   1|   0|    1|          0|
    |exitcond3_3_reg_3060      |   1|   0|    1|          0|
    |exitcond3_4_reg_3094      |   1|   0|    1|          0|
    |exitcond3_5_reg_3128      |   1|   0|    1|          0|
    |exitcond3_6_reg_3162      |   1|   0|    1|          0|
    |exitcond3_7_reg_3196      |   1|   0|    1|          0|
    |exitcond3_8_reg_3230      |   1|   0|    1|          0|
    |exitcond3_9_reg_3264      |   1|   0|    1|          0|
    |exitcond3_reg_2958        |   1|   0|    1|          0|
    |exitcond3_s_reg_3298      |   1|   0|    1|          0|
    |exitcond_1_reg_3530       |   1|   0|    1|          0|
    |exitcond_2_reg_3564       |   1|   0|    1|          0|
    |exitcond_reg_3496         |   1|   0|    1|          0|
    |i_1_reg_1128              |   6|   0|    6|          0|
    |i_2_reg_2914              |   6|   0|    6|          0|
    |i_3_reg_3472              |   6|   0|    6|          0|
    |i_reg_772                 |   6|   0|    6|          0|
    |k_10_reg_1013             |   5|   0|    5|          0|
    |k_11_reg_1036             |   5|   0|    5|          0|
    |k_12_reg_1059             |   5|   0|    5|          0|
    |k_13_reg_1082             |   5|   0|    5|          0|
    |k_14_reg_1105             |   5|   0|    5|          0|
    |k_15_reg_829              |   5|   0|    5|          0|
    |k_16_reg_852              |   5|   0|    5|          0|
    |k_1_1_reg_1162            |   5|   0|    5|          0|
    |k_1_2_reg_1185            |   5|   0|    5|          0|
    |k_1_reg_1139              |   5|   0|    5|          0|
    |k_2_10_reg_3336           |   5|   0|    5|          0|
    |k_2_11_reg_3370           |   5|   0|    5|          0|
    |k_2_12_reg_3404           |   5|   0|    5|          0|
    |k_2_13_reg_3438           |   5|   0|    5|          0|
    |k_2_1_reg_2996            |   5|   0|    5|          0|
    |k_2_2_reg_3030            |   5|   0|    5|          0|
    |k_2_3_reg_3064            |   5|   0|    5|          0|
    |k_2_4_reg_3098            |   5|   0|    5|          0|
    |k_2_5_reg_3132            |   5|   0|    5|          0|
    |k_2_6_reg_3166            |   5|   0|    5|          0|
    |k_2_7_reg_3200            |   5|   0|    5|          0|
    |k_2_8_reg_3234            |   5|   0|    5|          0|
    |k_2_9_reg_3268            |   5|   0|    5|          0|
    |k_2_reg_2962              |   5|   0|    5|          0|
    |k_2_s_reg_3302            |   5|   0|    5|          0|
    |k_3_1_reg_3534            |   5|   0|    5|          0|
    |k_3_2_reg_3568            |   5|   0|    5|          0|
    |k_3_reg_3500              |   5|   0|    5|          0|
    |k_4_reg_875               |   5|   0|    5|          0|
    |k_5_reg_898               |   5|   0|    5|          0|
    |k_6_reg_921               |   5|   0|    5|          0|
    |k_7_reg_944               |   5|   0|    5|          0|
    |k_8_reg_967               |   5|   0|    5|          0|
    |k_9_reg_990               |   5|   0|    5|          0|
    |k_reg_783                 |   5|   0|    5|          0|
    |k_s_reg_806               |   5|   0|    5|          0|
    |reg_1208                  |  32|   0|   32|          0|
    |reg_1212                  |  32|   0|   32|          0|
    |sum11_1_reg_3544          |   9|   0|    9|          0|
    |sum11_s_reg_3578          |   5|   0|    9|          4|
    |sum3_10_reg_3346          |  10|   0|   10|          0|
    |sum3_11_reg_3380          |   5|   0|   10|          5|
    |sum3_12_reg_3414          |  10|   0|   10|          0|
    |sum3_13_reg_3448          |   5|   0|   10|          5|
    |sum3_1_reg_3006           |  10|   0|   10|          0|
    |sum3_2_reg_3108           |   5|   0|   10|          5|
    |sum3_3_reg_3074           |  10|   0|   10|          0|
    |sum3_4_reg_3176           |   5|   0|   10|          5|
    |sum3_5_reg_3142           |  10|   0|   10|          0|
    |sum3_6_reg_3244           |   5|   0|   10|          5|
    |sum3_7_reg_3210           |  10|   0|   10|          0|
    |sum3_8_reg_3312           |   5|   0|   10|          5|
    |sum3_9_reg_3278           |  10|   0|   10|          0|
    |sum3_reg_2972             |   5|   0|   10|          5|
    |sum3_s_reg_3040           |   5|   0|   10|          5|
    |sum5_reg_3510             |   5|   0|    9|          4|
    |sum_10_reg_1024           |  28|   0|   28|          0|
    |sum_11_reg_1047           |  28|   0|   28|          0|
    |sum_12_reg_1070           |  28|   0|   28|          0|
    |sum_13_reg_1093           |  28|   0|   28|          0|
    |sum_14_reg_1116           |  28|   0|   28|          0|
    |sum_15_reg_840            |  28|   0|   28|          0|
    |sum_16_reg_863            |  28|   0|   28|          0|
    |sum_1_1_reg_1173          |  28|   0|   28|          0|
    |sum_1_2_reg_1196          |  28|   0|   28|          0|
    |sum_1_reg_1150            |  28|   0|   28|          0|
    |sum_4_reg_886             |  28|   0|   28|          0|
    |sum_5_reg_909             |  28|   0|   28|          0|
    |sum_6_reg_932             |  28|   0|   28|          0|
    |sum_7_reg_955             |  28|   0|   28|          0|
    |sum_8_reg_978             |  28|   0|   28|          0|
    |sum_9_reg_1001            |  28|   0|   28|          0|
    |sum_reg_794               |  28|   0|   28|          0|
    |sum_s_reg_817             |  28|   0|   28|          0|
    |tmp_1_reg_2919            |   5|   0|    5|          0|
    |tmp_2_reg_3482            |   5|   0|    7|          2|
    |tmp_7_reg_3477            |   5|   0|    5|          0|
    |tmp_reg_2924              |   5|   0|    9|          4|
    |tmp_s_reg_3489            |   5|   0|   11|          6|
    |exitcond3_10_reg_3332     |   0|   1|    1|          0|
    |exitcond3_11_reg_3366     |   0|   1|    1|          0|
    |exitcond3_12_reg_3400     |   0|   1|    1|          0|
    |exitcond3_13_reg_3434     |   0|   1|    1|          0|
    |exitcond3_1_reg_2992      |   0|   1|    1|          0|
    |exitcond3_2_reg_3026      |   0|   1|    1|          0|
    |exitcond3_3_reg_3060      |   0|   1|    1|          0|
    |exitcond3_4_reg_3094      |   0|   1|    1|          0|
    |exitcond3_5_reg_3128      |   0|   1|    1|          0|
    |exitcond3_6_reg_3162      |   0|   1|    1|          0|
    |exitcond3_7_reg_3196      |   0|   1|    1|          0|
    |exitcond3_8_reg_3230      |   0|   1|    1|          0|
    |exitcond3_9_reg_3264      |   0|   1|    1|          0|
    |exitcond3_reg_2958        |   0|   1|    1|          0|
    |exitcond3_s_reg_3298      |   0|   1|    1|          0|
    |exitcond_1_reg_3530       |   0|   1|    1|          0|
    |exitcond_2_reg_3564       |   0|   1|    1|          0|
    |exitcond_reg_3496         |   0|   1|    1|          0|
    +--------------------------+----+----+-----+-----------+
    |Total                     |1109|  18| 1187|         60|
    +--------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------+-----+-----+------------+--------------+--------------+
|        RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+------------------------+-----+-----+------------+--------------+--------------+
|s_axi_BUS_CTRL_AWVALID  |  in |    1|    s_axi   |   BUS_CTRL   |  return void |
|s_axi_BUS_CTRL_AWREADY  | out |    1|    s_axi   |   BUS_CTRL   |  return void |
|s_axi_BUS_CTRL_AWADDR   |  in |    4|    s_axi   |   BUS_CTRL   |  return void |
|s_axi_BUS_CTRL_WVALID   |  in |    1|    s_axi   |   BUS_CTRL   |  return void |
|s_axi_BUS_CTRL_WREADY   | out |    1|    s_axi   |   BUS_CTRL   |  return void |
|s_axi_BUS_CTRL_WDATA    |  in |   32|    s_axi   |   BUS_CTRL   |  return void |
|s_axi_BUS_CTRL_WSTRB    |  in |    4|    s_axi   |   BUS_CTRL   |  return void |
|s_axi_BUS_CTRL_ARVALID  |  in |    1|    s_axi   |   BUS_CTRL   |  return void |
|s_axi_BUS_CTRL_ARREADY  | out |    1|    s_axi   |   BUS_CTRL   |  return void |
|s_axi_BUS_CTRL_ARADDR   |  in |    4|    s_axi   |   BUS_CTRL   |  return void |
|s_axi_BUS_CTRL_RVALID   | out |    1|    s_axi   |   BUS_CTRL   |  return void |
|s_axi_BUS_CTRL_RREADY   |  in |    1|    s_axi   |   BUS_CTRL   |  return void |
|s_axi_BUS_CTRL_RDATA    | out |   32|    s_axi   |   BUS_CTRL   |  return void |
|s_axi_BUS_CTRL_RRESP    | out |    2|    s_axi   |   BUS_CTRL   |  return void |
|s_axi_BUS_CTRL_BVALID   | out |    1|    s_axi   |   BUS_CTRL   |  return void |
|s_axi_BUS_CTRL_BREADY   |  in |    1|    s_axi   |   BUS_CTRL   |  return void |
|s_axi_BUS_CTRL_BRESP    | out |    2|    s_axi   |   BUS_CTRL   |  return void |
|ap_clk                  |  in |    1| ap_ctrl_hs |  predictor2  | return value |
|ap_rst_n                |  in |    1| ap_ctrl_hs |  predictor2  | return value |
|interrupt               | out |    1| ap_ctrl_hs |  predictor2  | return value |
|bram_Addr_A             | out |   32|    bram    |     bram     |     array    |
|bram_EN_A               | out |    1|    bram    |     bram     |     array    |
|bram_WEN_A              | out |    4|    bram    |     bram     |     array    |
|bram_Din_A              | out |   32|    bram    |     bram     |     array    |
|bram_Dout_A             |  in |   32|    bram    |     bram     |     array    |
|bram_Clk_A              | out |    1|    bram    |     bram     |     array    |
|bram_Rst_A              | out |    1|    bram    |     bram     |     array    |
+------------------------+-----+-----+------------+--------------+--------------+

