<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xck26-sfvc784-2LV-c" LaunchTime="1679610198" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/state_machine_top.dcp">
  <File Type="VDS-TIMINGSUMMARY" Name="fpga_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="fpga.dcp"/>
  <File Type="RDS-UTIL-PB" Name="fpga_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="fpga_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="fpga_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="fpga.vds"/>
  <File Type="REPORTS-TCL" Name="fpga_reports.tcl"/>
  <File Type="VDS-TIMING-PB" Name="fpga_timing_summary_synth.pb"/>
  <File Type="PA-TCL" Name="fpga.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/lib/axis/rtl/arbiter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/lib/axis/rtl/arbiter.v"/>
        <Attr Name="ImportTime" Val="1679583930"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/rtl/arp.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/arp.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/rtl/arp_cache.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/arp_cache.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/rtl/arp_eth_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/arp_eth_rx.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/arp_eth_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/arp_eth_tx.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/axis_adapter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/lib/axis/rtl/axis_adapter.v"/>
        <Attr Name="ImportTime" Val="1679583930"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/lib/axis/rtl/axis_async_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/lib/axis/rtl/axis_async_fifo.v"/>
        <Attr Name="ImportTime" Val="1679583930"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/lib/axis/rtl/axis_async_fifo_adapter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/lib/axis/rtl/axis_async_fifo_adapter.v"/>
        <Attr Name="ImportTime" Val="1679583930"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/axis_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/lib/axis/rtl/axis_fifo.v"/>
        <Attr Name="ImportTime" Val="1679583930"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/axis_gmii_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/axis_gmii_rx.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/axis_gmii_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/axis_gmii_tx.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/debounce_switch.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/example/KC705/fpga_rgmii/rtl/debounce_switch.v"/>
        <Attr Name="ImportTime" Val="1679583930"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/rtl/eth_arb_mux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/eth_arb_mux.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/eth_axis_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/eth_axis_rx.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/eth_axis_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/eth_axis_tx.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/eth_mac_1g.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/eth_mac_1g.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/rtl/eth_mac_1g_rgmii.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/eth_mac_1g_rgmii.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/eth_mac_1g_rgmii_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/eth_mac_1g_rgmii_fifo.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/fpga_core.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/example/KC705/fpga_rgmii/rtl/fpga_core.v"/>
        <Attr Name="ImportTime" Val="1679583930"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/iddr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/iddr.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/rtl/ip.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/ip.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/ip_arb_mux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/ip_arb_mux.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/ip_complete.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/ip_complete.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/rtl/ip_eth_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/ip_eth_rx.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/ip_eth_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/ip_eth_tx.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/lfsr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/lfsr.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/oddr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/oddr.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/lib/axis/rtl/priority_encoder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/lib/axis/rtl/priority_encoder.v"/>
        <Attr Name="ImportTime" Val="1679583930"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/rgmii_phy_if.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/rgmii_phy_if.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/ssio_ddr_in.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/ssio_ddr_in.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/sync_reset.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/lib/axis/rtl/sync_reset.v"/>
        <Attr Name="ImportTime" Val="1679583930"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/sync_signal.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/example/KC705/fpga_rgmii/rtl/sync_signal.v"/>
        <Attr Name="ImportTime" Val="1679583930"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/udp.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/udp.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/rtl/udp_checksum_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/udp_checksum_gen.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/udp_complete.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/udp_complete.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/rtl/udp_ip_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/udp_ip_rx.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/rtl/udp_ip_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/rtl/udp_ip_tx.v"/>
        <Attr Name="ImportTime" Val="1679583931"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/fpga.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog-ethernet/example/KC705/fpga_rgmii/rtl/fpga.v"/>
        <Attr Name="ImportTime" Val="1679583930"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/kria_eth_top/kria_eth_top.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="fpga"/>
      <Option Name="TopLib" Val="xil_defaultlib"/>
      <Option Name="TopRTLFile" Val="$PSRCDIR/sources_1/imports/rtl/fpga.v"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/K26_SOM/Kria_K26_SOM_Rev1.xdc">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/xtp685-kria-k26-som-xdc/K26_SOM/Kria_K26_SOM_Rev1.xdc"/>
        <Attr Name="ImportTime" Val="1621005000"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/state_machine_top.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2022"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
