`timescale 1ns / 1ns
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 04/09/2018 02:45:48 PM
// Design Name: 
// Module Name: Cache
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

module DataCacheController(

    );
    
endmodule


module DataMemoryCache(
    input wire [9:0] data,
    input wire [9:0] address,
    input wire read_write, // 0 -> read, 1 -> write
    output reg ready // 0 -> ready, 1 -> not ready
    );
    
    
endmodule
