{{Cleanup-jargon|time=2021-02-14T16:08:12+00:00}}
{{noteTA
|G1=IT
|1=zh-hans:同步动态随机存取存储器; zh-hant:同步動態隨機存取記憶體;
|2=zh-hans:响应; zh-hant:回應;
|3=zh-hans:计算机; zh-hant:電腦;
|4=zh-hans:異步; zh-hant:非同步;
|5=zh-hans:帶寬; zh-hant:頻寬;
|6=zh-hans:存储器; zh-hant:記憶體;
|7=zh-hans:时钟信号; zh-hant:時脈訊號;
|8=zh-hans:时钟; zh-hant:時脈;
}}

{{記憶體類型}}
[[File:SDR_SDRAM-1.jpg|thumb]]

'''SDRAM'''（'''同步動態隨機存取記憶體'''，{{lang-en|'''s'''ynchronous '''d'''ynamic '''r'''andom-'''a'''ccess '''m'''emory}}），是一種利用[[时钟信号|同步計時器]]對記憶體的輸出入信號加以控制的[[動態隨機存取記憶體|動態隨機存取記憶體]]（DRAM）。SDRAM是在DRAM的架構基礎上增加同步和雙區域（Dual Bank）的功能，使得[[微處理器|微處理器]]能與SDRAM的[[時脈|時脈]]同步，所以SDRAM執行命令和傳輸資料時相較於DRAM可以節省更多時間<ref>{{cite news |title=SDRAM |url=http://elect.taivs.tp.edu.tw/class89b/word/topic_research/no7/sdram.htm |publisher=大安高工電子科 |accessdate=2021-02-14 |archive-date=2020-01-30 |archive-url=https://web.archive.org/web/20200130212108/http://elect.taivs.tp.edu.tw/class89b/word/topic_research/no7/sdram.htm |dead-url=no }}</ref>。

SDRAM在计算机中被广泛使用，从起初的SDRAM到之后一代的DDR（或称DDR1），然后是[[DDR2|DDR2]]和[[DDR3|DDR3]]进入大众市场，2015年開始[[DDR4|DDR4]]進入消費市场。

== SDRAM歷史 ==
[[Image:Desktop_DDR_Memory_Comparison.svg|thumb]], [[DDR2|DDR2]] 和[[DDR3|DDR3]]的佈局]]
儘管SDRAM的概念至少從20世紀70年代就已經被人們所熟悉，在早期的[[Intel|Intel]]處理器上也已被採用，但要說到它在電子工業被廣泛接受，那是從1993年才開始的。1993年，[[三星電子|三星]]開始展示其新出品的KM48SL2000 SDRAM，到2000年，SDRAM因為其卓越的性能，實際上取代了其它類型的[[DRAM|DRAM]]在現代計算機中的位置。

SDRAM本身的延遲其實並不比異步[[DRAM|DRAM]]更低（延遲更低意指速度更快）。其實，早期的SDRAM因為其構造中的附加邏輯單元，在速度上比同時期的爆發式延伸數據輸出[[DRAM|DRAM]](Burst EDO DRAM)還有所不及。而SDRAM的內建緩衝則可以使得運算交叉進入-{zh-hans:多行存儲; zh-hant:多個儲存單元}-，這樣就可以有效提高带寬，速度更快。

時至今日，所有的SDRAM實際上都依照[[JEDEC|JEDEC]](一個電子工業聯盟，選定開放的標準，使電子元件的互容性更好)制定的標準製造。[[JEDEC|JEDEC]]於1993年正式採用其第一個有關SDRAM的標準，隨後是其它SDRAM的標準，包括了[[隨機存取記憶體|DDR]]、[[DDR2|DDR2]]和[[DDR3|DDR3]] SDRAM。

時至2012年，168-pin(pin指內存插入實際接觸的金手指數量)的SDRAM雙線內存模組（DIMM）在新的個人電腦上已經不再使用，被大量的184-pin的[[隨機存取記憶體|DDR]]記憶體代替。在新的個人電腦，[[DDR2|DDR2]] SDRAM又已經普遍取代[[隨機存取記憶體|DDR]] SDRAM，但目前-{zh-hans:支持; zh-hant:支援}-[[DDR3|DDR3]]的-{zh-hans:主板; zh-hant:主機板}-和記憶體比[[DDR2|DDR2]] SDRAM被更廣泛地使用，成為主流，所以[[DDR3|DDR3]]目前的價格比非主流的[[DDR2|DDR2]]產品便宜了不少。

如今世界有三強SDRAM顆粒製造商：南韓的[[三星電子|三星電子]](Samsung Electronics)和海力士([[Hynix|Hynix]])，及美國的[[美光科技|美光科技]](Micron Technology)。三者[[壟斷|壟斷]]超過90%的全球市場，包括PC RAM、手機RAM和伺服器RAM。<ref>{{cite news|title=DRAM三強鼎立、大者恆大趨勢確立|url=http://www.hkepc.com/8849|accessdate=2013-08-31|newspaper=HKEPC|archive-date=2013-03-13|archive-url=https://web.archive.org/web/20130313201316/http://www.hkepc.com/8849|dead-url=no}}</ref> 另外，以上三間公司及日本[[東芝|東芝]]亦壟斷了全球90%的[[NAND|NAND]][[快閃記憶體|快閃記憶體]]市場，這種記憶體主要用來製造[[SD卡|SD卡]]和[[固态硬盘|SSD]]。<ref>{{cite news|title=擠下美光，SK海力士躍居全球第三大NAND晶片廠|url=http://money.chinatimes.com/news/news-content.aspx?id=20130814002694|accessdate=2013-08-31|newspaper=chinatimes}}{{Dead link|date=2019年11月 |bot=InternetArchiveBot |fix-attempted=yes }}</ref>

== SDRAM时序 ==
有几个DRAM性能的极限，最有名的就是读取周期时间，是指对一个开放的行进行连续读操作之间的间隔。这个时间从100MHZ频率的SDRAM的10纳秒缩减为DDR-400的5纳秒，但是从DDR2-800和DDR3-1600就保持相对不变。然而，-{zh-hans:通过; zh-hant:透過}-操作接口电路，使基本读取速度成倍提高，可实现带宽的迅速增加。

另一个极限是[[CAS|CAS]]等待时间，是指提供一个-{zh-hans:地址; zh-hant:位址}-与接受到相关-{zh-hans:数据; zh-hant:資料}-之间的间隔。这个也保持了相对稳定，最近几代DDR SDRAM的这个数据为10-15纳秒。
在操作上,對DRAM控制器來說CAS latency是一個已知的clock cycles特定數字, 這數字會被登錄在SDRAM模式註冊表中.在时钟速率很快的情况下，CAS等待时间相对的时钟周期数自然就会增加。10-15纳秒对200[[MHZ|MHZ]]时钟频率的DDR-400 SDRAM就是2-3个周期，对DDR2-800就是4-6个周期，DDR3-1600就是8-12个周期。比较慢的时钟周期，CAS等待时间相对的周期数也会比较少。

100MHz的SDRAM[[芯片|芯片]]第一次出现时，有些制造商开始贩卖“100 MHz”的模组，而这些模组是不能在那个时钟频率下正常工作的。有鉴于此，Intel发布了PC100的标准，描述了具体要求，为生产能在100MHz频率下工作的内存模组提供了指引。这个标准影响深远，“PC100”这个术语很快成了100MHz SDRAM模组的通用标识。如今，模组通常被冠以“PC”为前缀的一组数字的名称（PC66、PC100或者PC133—尽管数字代表的实际含义早就不是其原有的）。<ref>{{Cite web |url=http://www.semiaccurate.com/2010/08/16/ddr4-not-expected-until-2015/ |title=存档副本 |accessdate=2011-06-08 |archive-date=2011-05-20 |archive-url=https://web.archive.org/web/20110520044827/http://semiaccurate.com/2010/08/16/ddr4-not-expected-until-2015/ |dead-url=no }}</ref>

== 單資料流SDRAM ==
[[File:Micron_48LC32M8A2-AB.jpg|thumb]]聲霸卡上，用了兩顆 [[Micron_Technology|Micron]] 48LC32M8A2-75 C SDRAM 的 133 MHz (7.5 ns) 8-bit 晶片 <ref>{{cite web|title=SDRAM Part Catalog|url=http://www.micron.com/products/dram/sdram/partlist|access-date=2009-09-25|archive-url=https://web.archive.org/web/20071123042203/http://www.micron.com/products/dram/sdram/partlist|archive-date=2007-11-23|dead-url=yes}} 070928 micron.com</ref>]]

單資料流SDRAM（SDR SDRAM）被視最早的SDRAM，單資料流SDRAM在每个時脈可以接收一個指令和傳輸一個位元組。典型的時脈為66、100和133MHz(周期分别为15、10和7.5奈秒)時脈到150MHz的則可用於性能的發燒友。晶片有多種不同的-{zh-hans:数据; zh-hant:資料}-匯流排寬度（最常見的是4、8或16bits），但是晶片一般被做成168-pin的DIMM模组，可以同時讀寫64bits(非ECC)或72bits(ECC)。
<ref>{{Cite web |url=http://intel.wingateweb.com/US08/published/sessions/MASS006/SF08_MASS006_100s.pdf |title=DDR4 PDF page 23 |access-date=2009-09-25 |archive-url=https://web.archive.org/web/20100401081223/http://intel.wingateweb.com/US08/published/sessions/MASS006/SF08_MASS006_100s.pdf |archive-date=2010-04-01 |dead-url=yes }}</ref>
-{zh-hans:数据; zh-hant:資料}-匯流排的存取機制很複雜，需要一个複雜的DRAM控制器。這是因為寫入DRAM的-{zh-hans:数据; zh-hant:資料}-必需和一個寫入指令在同一個時脈中，而讀取-{zh-hans:数据; zh-hant:資料}-可以在讀取指令後的2到3個時脈進行。DRAM控制器必須確保-{zh-hans:数据; zh-hant:資料}-匯流排不會同時進行讀寫。

=== SDRAM操作 ===
一個512[[MB|MB]]的SDRAM DIMM[[記憶體|記憶體]]模组一般由8個到9個SDRAM晶片组成，每个晶片包含有512Mbit的-{zh-hans:存储空间; zh-hant:儲存空間}-，每顆晶片為模组的匯流排提供了8個bit的寬度。一個典型的512Mbit SDRAM[[晶片|晶片]]内部包含了4個獨立的16Mbyte大小的-{zh-hans:库; zh-hant:區塊}-。每個-{zh-hans:库; zh-hant:區塊}-都有8,192行，16,384bits。一個-{zh-hans:库; zh-hant:區塊}-或者處於-{zh-hans:空闲; zh-hant:閒置}-狀態、忙碌狀態，或者介於兩者狀態之間。<ref>{{Cite web |url=http://www.pcpro.co.uk/news/220257/idf-ddr3-wont-catch-up-with-ddr2-during-2009.html |title=Looking forward to DDR4 |access-date=2009-09-25 |archive-url=https://web.archive.org/web/20090402160556/http://www.pcpro.co.uk/news/220257/idf-ddr3-wont-catch-up-with-ddr2-during-2009.html |archive-date=2009-04-02 |dead-url=yes }}</ref><ref>{{Cite web |url=http://www.heise-online.co.uk/news/IDF-DDR4-the-successor-to-DDR3-memory--/111367 |title=DDR3 successor |accessdate=2009-09-25 |archive-date=2008-12-20 |archive-url=https://web.archive.org/web/20081220194845/http://www.heise-online.co.uk/news/IDF-DDR4-the-successor-to-DDR3-memory--/111367 |dead-url=no }}</ref>

一個-{zh-hans:激活; zh-hant:初始化}-指令會將一個-{zh-hans:空闲; zh-hant:閒置}-狀態的-{zh-hans:库; zh-hant:區塊}--{zh-hans:激活; zh-hant:初始化}-。它占用2-bit的-{zh-hans:库地址; zh-hant:區塊位址}-（BA0–BA1）和13-bit的行-{zh-hans:地址; zh-hant:位址}-（A0–A12），然後將那一行讀取入有着16,384個讀取放大器的-{zh-hans:库; zh-hant:區塊}-的-{zh-hans:队列; zh-hant:佇列}-。這也被稱為“開啟”行。

只有該行已被-{zh-hans:激活; zh-hant:初始化}-或者“開啟”，讀寫指令才可以進行。每個指令都需要一個列-{zh-hans:地址; zh-hant:位址}-，但是因为每個晶片同時能處理8-bit，因此有2048个可能的列-{zh-hans:地址; zh-hant:位址}-，不过只需要11個-{zh-hans:地址; zh-hant:位址}-行（A0–A9, A11）。-{zh-hans:激活; zh-hant:初始化}-需要一個最小周期，稱為行到列延遲，或者t<sub>RCD</sub>。<ref>{{cite news|url=http://www.hardware-infos.com/news.php?news=2332|title=IDF: DDR4 memory targeted for 2012|publisher=hardware-infos.com|language=de|accessdate=2009-06-16|archive-url=https://web.archive.org/web/20090713025046/http://www.hardware-infos.com/news.php?news=2332|archive-date=2009-07-13|dead-url=yes}} ''[http://translate.google.com/translate?hl=en&sl=de&u=http://www.hardware-infos.com/news.php%3Fnews%3D2332&ei=bi44Sv_wBouZjAfVzYyjDQ&sa=X&oi=translate&resnum=1&ct=result&prev=/search%3Fq%3Dhttp://www.hardware-infos.com/news.php%253Fnews%253D2332%26hl%3Den%26safe%3Doff%26num%3D100 English translation] {{Wayback|url=http://translate.google.com/translate?hl=en&sl=de&u=http%3A%2F%2Fwww.hardware-infos.com%2Fnews.php%3Fnews%3D2332&ei=bi44Sv_wBouZjAfVzYyjDQ&sa=X&oi=translate&resnum=1&ct=result&prev=%2Fsearch%3Fq%3Dhttp%3A%2F%2Fwww.hardware-infos.com%2Fnews.php%253Fnews%253D2332%26hl%3Den%26safe%3Doff%26num%3D100 |date=20151208162029 }}''</ref>

== 參見 ==
* [[DDR_SDRAM|DDR SDRAM]]
* [[DDR2_SDRAM|DDR2 SDRAM]]
* [[DDR3_SDRAM|DDR3 SDRAM]]
* [[DDR4_SDRAM|DDR4 SDRAM]]
* [[DDR5_SDRAM|DDR5 SDRAM]]
* [[SGRAM|SGRAM]]
* [[RDRAM|RDRAM]]
* [[雙通道|雙通道]]

== 参考资料 ==
{{reflist}}
{{DRAM}}

[[fi:DRAM#SDRAM|fi:DRAM#SDRAM]]
[[Category:SDRAM|Category:SDRAM]]