Fitter report for max10_galvano
Sat Nov 21 10:40:01 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat Nov 21 10:40:01 2020       ;
; Quartus Prime Version              ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                      ; max10_galvano                               ;
; Top-level Entity Name              ; top                                         ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M02SCU169I7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,941 / 2,304 ( 84 % )                      ;
;     Total combinational functions  ; 1,503 / 2,304 ( 65 % )                      ;
;     Dedicated logic registers      ; 1,368 / 2,304 ( 59 % )                      ;
; Total registers                    ; 1368                                        ;
; Total pins                         ; 40 / 130 ( 31 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 23,552 / 110,592 ( 21 % )                   ;
; Embedded Multiplier 9-bit elements ; 10 / 32 ( 31 % )                            ;
; Total PLLs                         ; 0 / 1 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M02SCU169I7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.50        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  10.2%      ;
;     Processor 3            ;  10.1%      ;
;     Processor 4            ;  10.0%      ;
;     Processor 5            ;  10.0%      ;
;     Processor 6            ;  10.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                           ;
+------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------+------------------+-----------------------+
; Node                         ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                     ; Destination Port ; Destination Port Name ;
+------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------+------------------+-----------------------+
; pos_pid:xpos_pid_u1|D[0]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[1]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[2]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[3]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[4]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[5]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[6]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[7]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[8]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[9]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[10]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[11]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[12]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[13]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[14]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[15]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[16]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[17]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[18]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[19]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[20]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[21]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[22]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[23]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|D[37]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[0]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[1]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[2]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[3]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[4]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[5]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[6]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[7]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[8]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[9]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[10]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[11]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[12]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[13]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[14]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[15]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[16]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[17]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[18]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[19]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[20]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[21]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[22]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; pos_pid:xpos_pid_u1|P[37]    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; spi_regs[4][0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; spi_regs[4][0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][0]~_Duplicate_1                                          ; Q                ;                       ;
; spi_regs[4][0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; spi_regs[4][0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][0]~_Duplicate_2                                          ; Q                ;                       ;
; spi_regs[4][0]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; spi_regs[4][0]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][0]~_Duplicate_3                                          ; Q                ;                       ;
; spi_regs[4][1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; spi_regs[4][1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][1]~_Duplicate_1                                          ; Q                ;                       ;
; spi_regs[4][1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; spi_regs[4][1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][1]~_Duplicate_2                                          ; Q                ;                       ;
; spi_regs[4][1]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; spi_regs[4][1]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][1]~_Duplicate_3                                          ; Q                ;                       ;
; spi_regs[4][2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; spi_regs[4][2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][2]~_Duplicate_1                                          ; Q                ;                       ;
; spi_regs[4][2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; spi_regs[4][2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][2]~_Duplicate_2                                          ; Q                ;                       ;
; spi_regs[4][2]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; spi_regs[4][2]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][2]~_Duplicate_3                                          ; Q                ;                       ;
; spi_regs[4][3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; spi_regs[4][3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][3]~_Duplicate_1                                          ; Q                ;                       ;
; spi_regs[4][3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; spi_regs[4][3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][3]~_Duplicate_2                                          ; Q                ;                       ;
; spi_regs[4][3]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; spi_regs[4][3]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][3]~_Duplicate_3                                          ; Q                ;                       ;
; spi_regs[4][4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; spi_regs[4][4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][4]~_Duplicate_1                                          ; Q                ;                       ;
; spi_regs[4][4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; spi_regs[4][4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][4]~_Duplicate_2                                          ; Q                ;                       ;
; spi_regs[4][4]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; spi_regs[4][4]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][4]~_Duplicate_3                                          ; Q                ;                       ;
; spi_regs[4][5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; spi_regs[4][5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][5]~_Duplicate_1                                          ; Q                ;                       ;
; spi_regs[4][5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; spi_regs[4][5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][5]~_Duplicate_2                                          ; Q                ;                       ;
; spi_regs[4][5]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; spi_regs[4][5]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][5]~_Duplicate_3                                          ; Q                ;                       ;
; spi_regs[4][6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; spi_regs[4][6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][6]~_Duplicate_1                                          ; Q                ;                       ;
; spi_regs[4][6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; spi_regs[4][6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][6]~_Duplicate_2                                          ; Q                ;                       ;
; spi_regs[4][6]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; spi_regs[4][6]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][6]~_Duplicate_3                                          ; Q                ;                       ;
; spi_regs[4][7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; spi_regs[4][7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][7]~_Duplicate_1                                          ; Q                ;                       ;
; spi_regs[4][7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; spi_regs[4][7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][7]~_Duplicate_2                                          ; Q                ;                       ;
; spi_regs[4][7]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; spi_regs[4][7]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][7]~_Duplicate_3                                          ; Q                ;                       ;
; spi_regs[4][8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; spi_regs[4][8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][8]~_Duplicate_1                                          ; Q                ;                       ;
; spi_regs[4][8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; spi_regs[4][8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][8]~_Duplicate_2                                          ; Q                ;                       ;
; spi_regs[4][8]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; spi_regs[4][8]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][8]~_Duplicate_3                                          ; Q                ;                       ;
; spi_regs[4][9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; spi_regs[4][9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][9]~_Duplicate_1                                          ; Q                ;                       ;
; spi_regs[4][9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; spi_regs[4][9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][9]~_Duplicate_2                                          ; Q                ;                       ;
; spi_regs[4][9]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; spi_regs[4][9]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][9]~_Duplicate_3                                          ; Q                ;                       ;
; spi_regs[4][10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; spi_regs[4][10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][10]~_Duplicate_1                                         ; Q                ;                       ;
; spi_regs[4][10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; spi_regs[4][10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][10]~_Duplicate_2                                         ; Q                ;                       ;
; spi_regs[4][10]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; spi_regs[4][10]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][10]~_Duplicate_3                                         ; Q                ;                       ;
; spi_regs[4][11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; spi_regs[4][11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][11]~_Duplicate_1                                         ; Q                ;                       ;
; spi_regs[4][11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; spi_regs[4][11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][11]~_Duplicate_2                                         ; Q                ;                       ;
; spi_regs[4][11]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; spi_regs[4][11]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][11]~_Duplicate_3                                         ; Q                ;                       ;
; spi_regs[4][12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; spi_regs[4][12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][12]~_Duplicate_1                                         ; Q                ;                       ;
; spi_regs[4][12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; spi_regs[4][12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][12]~_Duplicate_2                                         ; Q                ;                       ;
; spi_regs[4][12]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; spi_regs[4][12]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][12]~_Duplicate_3                                         ; Q                ;                       ;
; spi_regs[4][13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; spi_regs[4][13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][13]~_Duplicate_1                                         ; Q                ;                       ;
; spi_regs[4][13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; spi_regs[4][13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][13]~_Duplicate_2                                         ; Q                ;                       ;
; spi_regs[4][13]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; spi_regs[4][13]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][13]~_Duplicate_3                                         ; Q                ;                       ;
; spi_regs[4][14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; spi_regs[4][14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][14]~_Duplicate_1                                         ; Q                ;                       ;
; spi_regs[4][14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; spi_regs[4][14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][14]~_Duplicate_2                                         ; Q                ;                       ;
; spi_regs[4][14]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; spi_regs[4][14]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][14]~_Duplicate_3                                         ; Q                ;                       ;
; spi_regs[4][15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; spi_regs[4][15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][15]~_Duplicate_1                                         ; Q                ;                       ;
; spi_regs[4][15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; spi_regs[4][15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][15]~_Duplicate_2                                         ; Q                ;                       ;
; spi_regs[4][15]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; spi_regs[4][15]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; spi_regs[4][15]~_Duplicate_3                                         ; Q                ;                       ;
+------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3058 ) ; 0.00 % ( 0 / 3058 )        ; 0.00 % ( 0 / 3058 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3058 ) ; 0.00 % ( 0 / 3058 )        ; 0.00 % ( 0 / 3058 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1795 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 214 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 1041 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/bzhou/repo/github/galvano/design/app/max10_galvano/output_files/max10_galvano.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,941 / 2,304 ( 84 % )    ;
;     -- Combinational with no register       ; 573                       ;
;     -- Register only                        ; 438                       ;
;     -- Combinational with a register        ; 930                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 495                       ;
;     -- 3 input functions                    ; 528                       ;
;     -- <=2 input functions                  ; 480                       ;
;     -- Register only                        ; 438                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 986                       ;
;     -- arithmetic mode                      ; 517                       ;
;                                             ;                           ;
; Total registers*                            ; 1,368 / 2,927 ( 47 % )    ;
;     -- Dedicated logic registers            ; 1,368 / 2,304 ( 59 % )    ;
;     -- I/O registers                        ; 0 / 623 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 143 / 144 ( 99 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 40 / 130 ( 31 % )         ;
;     -- Clock pins                           ; 0 / 4 ( 0 % )             ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )           ;
;                                             ;                           ;
; M9Ks                                        ; 3 / 12 ( 25 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )             ;
; Total block memory bits                     ; 23,552 / 110,592 ( 21 % ) ;
; Total block memory implementation bits      ; 27,648 / 110,592 ( 25 % ) ;
; Embedded Multiplier 9-bit elements          ; 10 / 32 ( 31 % )          ;
; PLLs                                        ; 0 / 1 ( 0 % )             ;
; Global signals                              ; 9                         ;
;     -- Global clocks                        ; 9 / 10 ( 90 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Remote update blocks                        ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 1 / 1 ( 100 % )           ;
; Average interconnect usage (total/H/V)      ; 16.2% / 14.8% / 18.2%     ;
; Peak interconnect usage (total/H/V)         ; 28.3% / 24.7% / 33.6%     ;
; Maximum fan-out                             ; 795                       ;
; Highest non-global fan-out                  ; 93                        ;
; Total fan-out                               ; 9517                      ;
; Average fan-out                             ; 2.92                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                               ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub   ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                ; Low                            ; Low                            ;
;                                             ;                      ;                    ;                                ;                                ;
; Total logic elements                        ; 1070 / 2304 ( 46 % ) ; 150 / 2304 ( 7 % ) ; 721 / 2304 ( 31 % )            ; 0 / 2304 ( 0 % )               ;
;     -- Combinational with no register       ; 398                  ; 60                 ; 115                            ; 0                              ;
;     -- Register only                        ; 104                  ; 26                 ; 308                            ; 0                              ;
;     -- Combinational with a register        ; 568                  ; 64                 ; 298                            ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                    ;                                ;                                ;
;     -- 4 input functions                    ; 267                  ; 53                 ; 175                            ; 0                              ;
;     -- 3 input functions                    ; 368                  ; 35                 ; 125                            ; 0                              ;
;     -- <=2 input functions                  ; 331                  ; 36                 ; 113                            ; 0                              ;
;     -- Register only                        ; 104                  ; 26                 ; 308                            ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Logic elements by mode                      ;                      ;                    ;                                ;                                ;
;     -- normal mode                          ; 536                  ; 116                ; 334                            ; 0                              ;
;     -- arithmetic mode                      ; 430                  ; 8                  ; 79                             ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Total registers                             ; 672                  ; 90                 ; 606                            ; 0                              ;
;     -- Dedicated logic registers            ; 672 / 2304 ( 29 % )  ; 90 / 2304 ( 4 % )  ; 606 / 2304 ( 26 % )            ; 0 / 2304 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                  ; 0                              ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Total LABs:  partially or completely used   ; 81 / 144 ( 56 % )    ; 13 / 144 ( 9 % )   ; 59 / 144 ( 41 % )              ; 0 / 144 ( 0 % )                ;
;                                             ;                      ;                    ;                                ;                                ;
; Virtual pins                                ; 0                    ; 0                  ; 0                              ; 0                              ;
; I/O pins                                    ; 40                   ; 0                  ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 10 / 32 ( 31 % )     ; 0 / 32 ( 0 % )     ; 0 / 32 ( 0 % )                 ; 0 / 32 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                  ; 23552                          ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                  ; 27648                          ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 0 / 12 ( 0 % )       ; 0 / 12 ( 0 % )     ; 3 / 12 ( 25 % )                ; 0 / 12 ( 0 % )                 ;
; Clock control block                         ; 8 / 12 ( 66 % )      ; 0 / 12 ( 0 % )     ; 1 / 12 ( 8 % )                 ; 0 / 12 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; Oscillator block                            ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
;                                             ;                      ;                    ;                                ;                                ;
; Connections                                 ;                      ;                    ;                                ;                                ;
;     -- Input Connections                    ; 1                    ; 133                ; 835                            ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 100                ; 656                            ; 0                              ;
;     -- Output Connections                   ; 785                  ; 150                ; 34                             ; 0                              ;
;     -- Registered Output Connections        ; 38                   ; 150                ; 0                              ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Internal Connections                        ;                      ;                    ;                                ;                                ;
;     -- Total Connections                    ; 6326                 ; 845                ; 3460                           ; 4                              ;
;     -- Registered Connections               ; 2120                 ; 600                ; 1753                           ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; External Connections                        ;                      ;                    ;                                ;                                ;
;     -- Top                                  ; 0                    ; 122                ; 664                            ; 0                              ;
;     -- sld_hub:auto_hub                     ; 122                  ; 20                 ; 141                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 664                  ; 141                ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                  ; 0                              ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Partition Interface                         ;                      ;                    ;                                ;                                ;
;     -- Input Ports                          ; 16                   ; 45                 ; 138                            ; 0                              ;
;     -- Output Ports                         ; 46                   ; 62                 ; 61                             ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                  ; 0                              ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Registered Ports                            ;                      ;                    ;                                ;                                ;
;     -- Registered Input Ports               ; 0                    ; 4                  ; 26                             ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 29                 ; 47                             ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Port Connectivity                           ;                      ;                    ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                  ; 22                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 28                 ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                  ; 10                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                  ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 25                 ; 27                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                  ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 30                 ; 41                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 29                 ; 49                             ; 0                              ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; aardvark_mosi ; C2    ; 1A       ; 10           ; 16           ; 21           ; 64                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; aardvark_sclk ; C1    ; 1A       ; 10           ; 16           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; aardvark_ss   ; B1    ; 1A       ; 10           ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; temp_data     ; B13   ; 6        ; 18           ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; xdac_sdo      ; M2    ; 2        ; 0            ; 4            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; xpadc_rvs     ; A3    ; 8        ; 6            ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; xpadc_sdo0    ; A4    ; 8        ; 6            ; 7            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; xpadc_sdo1    ; B4    ; 8        ; 3            ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; xy_clk        ; H2    ; 1B       ; 10           ; 10           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; xy_sync       ; J2    ; 2        ; 0            ; 5            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; xy_x          ; K1    ; 2        ; 0            ; 2            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; xy_y          ; J1    ; 2        ; 0            ; 5            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ydac_sdo      ; J13   ; 5        ; 18           ; 3            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; aardvark_miso ; E1    ; 1A       ; 10           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; temp_clk      ; C13   ; 6        ; 18           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; temp_cs       ; D12   ; 6        ; 18           ; 14           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; xdac_cs       ; N2    ; 2        ; 0            ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; xdac_ldac     ; L3    ; 2        ; 0            ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; xdac_rst      ; L2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; xdac_rstsel   ; N4    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; xdac_sck      ; N3    ; 2        ; 0            ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; xdac_sdi      ; M1    ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; xpadc_cs      ; A5    ; 8        ; 3            ; 7            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; xpadc_rst     ; A6    ; 8        ; 11           ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; xpadc_sck     ; B5    ; 8        ; 11           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; xpadc_sdi     ; B6    ; 8        ; 11           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; xy_status     ; F1    ; 1A       ; 10           ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ydac_cs       ; J12   ; 5        ; 18           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ydac_ldac     ; L12   ; 5        ; 18           ; 1            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ydac_rst      ; L13   ; 5        ; 18           ; 2            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ydac_rstsel   ; G13   ; 5        ; 18           ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ydac_sck      ; H13   ; 5        ; 18           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ydac_sdi      ; K12   ; 5        ; 18           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ypadc_cs      ; B10   ; 8        ; 16           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ypadc_rst     ; A11   ; 8        ; 16           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ypadc_rvs     ; A7    ; 8        ; 11           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ypadc_sck     ; A9    ; 8        ; 18           ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ypadc_sdi     ; A10   ; 8        ; 16           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ypadc_sdo0    ; C9    ; 8        ; 18           ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ypadc_sdo1    ; A8    ; 8        ; 18           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; G1       ; DIFFIO_RX_L7n, DIFFOUT_L7n, TMS, Low_Speed         ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L7p, DIFFOUT_L7p, TCK, Low_Speed         ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; F5       ; DIFFIO_RX_L8n, DIFFOUT_L8n, TDI, Low_Speed         ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; F6       ; DIFFIO_RX_L8p, DIFFOUT_L8p, TDO, Low_Speed         ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; D7       ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; E7       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; C4       ; DIFFIO_RX_T11p, DIFFOUT_T11p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; C5       ; DIFFIO_RX_T11n, DIFFOUT_T11n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 5 / 8 ( 63 % )   ; 3.3V          ; --           ;
; 1B       ; 5 / 10 ( 50 % )  ; 3.3V          ; --           ;
; 2        ; 9 / 16 ( 56 % )  ; 3.3V          ; --           ;
; 3        ; 1 / 30 ( 3 % )   ; 2.5V          ; --           ;
; 5        ; 7 / 16 ( 44 % )  ; 3.3V          ; --           ;
; 6        ; 3 / 22 ( 14 % )  ; 3.3V          ; --           ;
; 8        ; 18 / 28 ( 64 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                              ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; A2       ; 158        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A3       ; 149        ; 8        ; xpadc_rvs                            ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 147        ; 8        ; xpadc_sdo0                           ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 155        ; 8        ; xpadc_cs                             ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 145        ; 8        ; xpadc_rst                            ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 143        ; 8        ; ypadc_rvs                            ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 131        ; 8        ; ypadc_sdo1                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 133        ; 8        ; ypadc_sck                            ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 135        ; 8        ; ypadc_sdi                            ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 137        ; 8        ; ypadc_rst                            ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 121        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; A13      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1A       ; aardvark_ss                          ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 160        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B3       ; 151        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B4       ; 153        ; 8        ; xpadc_sdo1                           ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 148        ; 8        ; xpadc_sck                            ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 146        ; 8        ; xpadc_sdi                            ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 141        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; B8       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B9       ; 136        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B10      ; 134        ; 8        ; ypadc_cs                             ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 117        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; B12      ; 115        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; B13      ; 119        ; 6        ; temp_data                            ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 1          ; 1A       ; aardvark_sclk                        ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 2          ; 1A       ; aardvark_mosi                        ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; C4       ; 154        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 156        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; C6       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C8       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C9       ; 132        ; 8        ; ypadc_sdo0                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 130        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C11      ; 120        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C12      ; 118        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C13      ; 113        ; 6        ; temp_clk                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D2       ;            ;          ; NC                                   ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; NC                                   ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA3                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; D6       ; 152        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D7       ; 142        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 138        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D9       ; 124        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D10      ;            ; --       ; VCCA2                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D11      ; 128        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D12      ; 126        ; 6        ; temp_cs                              ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D13      ; 111        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; E1       ; 7          ; 1A       ; aardvark_miso                        ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; NC                                   ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; E3       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 10         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 150        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; E7       ; 144        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 140        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; E9       ; 116        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E10      ; 122        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E11      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E12      ; 108        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E13      ; 104        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 5          ; 1A       ; xy_status                            ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ;            ; 1A, 1B   ; VCCIO1                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; F4       ; 20         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 16         ; 1B       ; altera_reserved_tdi                  ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 18         ; 1B       ; altera_reserved_tdo                  ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; N               ; no       ; Off          ;
; F7       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; F8       ; 114        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F9       ; 110        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F10      ; 112        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F11      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; F12      ; 106        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F13      ; 102        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 12         ; 1B       ; altera_reserved_tms                  ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 14         ; 1B       ; altera_reserved_tck                  ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1A, 1B   ; VCCIO1                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; G4       ; 22         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; G8       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G9       ; 98         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G10      ; 100        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G11      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; G12      ; 93         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G13      ; 91         ; 5        ; ydac_rstsel                          ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 13         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; H2       ; 24         ; 1B       ; xy_clk                               ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 26         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H7       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; H8       ; 92         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H9       ; 90         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H10      ; 88         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H11      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; H13      ; 89         ; 5        ; ydac_sck                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 29         ; 2        ; xy_y                                 ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 31         ; 2        ; xy_sync                              ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; J5       ; 50         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; J6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; J7       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; J8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; J9       ; 86         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 80         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J11      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J12      ; 84         ; 5        ; ydac_cs                              ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 87         ; 5        ; ydac_sdo                             ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 41         ; 2        ; xy_x                                 ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA1                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K5       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; K6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; K7       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; K8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA4                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K10      ; 78         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K11      ; 79         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 82         ; 5        ; ydac_sdi                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ; 85         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; L1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; xdac_rst                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 42         ; 2        ; xdac_ldac                            ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L5       ; 44         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L6       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L7       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; L10      ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L11      ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L12      ; 81         ; 5        ; ydac_ldac                            ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 83         ; 5        ; ydac_rst                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 33         ; 2        ; xdac_sdi                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 35         ; 2        ; xdac_sdo                             ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M5       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M6       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M7       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M8       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M9       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M10      ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M11      ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M12      ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M13      ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; N2       ; 36         ; 2        ; xdac_cs                              ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 38         ; 2        ; xdac_sck                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 49         ; 3        ; xdac_rstsel                          ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N5       ; 51         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N6       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N7       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N8       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N9       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N10      ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N11      ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; N12      ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; xy_status     ; Missing drive strength        ;
; xpadc_cs      ; Missing drive strength        ;
; xpadc_rst     ; Missing drive strength        ;
; xpadc_sck     ; Missing drive strength        ;
; xpadc_sdi     ; Missing drive strength        ;
; ypadc_cs      ; Missing drive strength        ;
; ypadc_rst     ; Missing drive strength        ;
; ypadc_sck     ; Missing drive strength        ;
; ypadc_sdi     ; Missing drive strength        ;
; ypadc_sdo0    ; Missing drive strength        ;
; ypadc_sdo1    ; Missing drive strength        ;
; ypadc_rvs     ; Missing drive strength        ;
; xdac_rst      ; Missing drive strength        ;
; xdac_cs       ; Missing drive strength        ;
; xdac_ldac     ; Missing drive strength        ;
; xdac_rstsel   ; Incomplete set of assignments ;
; xdac_sck      ; Missing drive strength        ;
; xdac_sdi      ; Missing drive strength        ;
; ydac_rst      ; Missing drive strength        ;
; ydac_cs       ; Missing drive strength        ;
; ydac_ldac     ; Missing drive strength        ;
; ydac_rstsel   ; Missing drive strength        ;
; ydac_sck      ; Missing drive strength        ;
; ydac_sdi      ; Missing drive strength        ;
; temp_cs       ; Missing drive strength        ;
; temp_clk      ; Missing drive strength        ;
; aardvark_miso ; Missing drive strength        ;
+---------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                             ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |top                                                                                                                                    ; 1941 (456)  ; 1368 (353)                ; 0 (0)         ; 23552       ; 3    ; 1          ; 10           ; 0       ; 5         ; 40   ; 0            ; 573 (129)    ; 438 (86)          ; 930 (240)        ; 0          ; |top                                                                                                                                                                                                                                                                                                                                            ; top                               ; work         ;
;    |ads8686if:xp_adc_u1|                                                                                                                ; 120 (120)   ; 104 (104)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 16 (16)           ; 88 (88)          ; 0          ; |top|ads8686if:xp_adc_u1                                                                                                                                                                                                                                                                                                                        ; ads8686if                         ; work         ;
;    |ads8686if:yp_adc_u1|                                                                                                                ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|ads8686if:yp_adc_u1                                                                                                                                                                                                                                                                                                                        ; ads8686if                         ; work         ;
;    |dac7731if:xdac_u1|                                                                                                                  ; 49 (49)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 2 (2)             ; 35 (35)          ; 0          ; |top|dac7731if:xdac_u1                                                                                                                                                                                                                                                                                                                          ; dac7731if                         ; work         ;
;    |internal_osc:osc_u1|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|internal_osc:osc_u1                                                                                                                                                                                                                                                                                                                        ; internal_osc                      ; internal_osc ;
;       |altera_int_osc:int_osc_0|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|internal_osc:osc_u1|altera_int_osc:int_osc_0                                                                                                                                                                                                                                                                                               ; altera_int_osc                    ; internal_osc ;
;    |pos_pid:xpos_pid_u1|                                                                                                                ; 444 (430)   ; 177 (177)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 10           ; 0       ; 5         ; 0    ; 0            ; 240 (226)    ; 0 (0)             ; 204 (204)        ; 0          ; |top|pos_pid:xpos_pid_u1                                                                                                                                                                                                                                                                                                                        ; pos_pid                           ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|pos_pid:xpos_pid_u1|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                         ; lpm_mult                          ; work         ;
;          |mult_tgs:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated                                                                                                                                                                                                                                                                                 ; mult_tgs                          ; work         ;
;       |lpm_mult:Mult1|                                                                                                                  ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |top|pos_pid:xpos_pid_u1|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                         ; lpm_mult                          ; work         ;
;          |mult_5hs:auto_generated|                                                                                                      ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |top|pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated                                                                                                                                                                                                                                                                                 ; mult_5hs                          ; work         ;
;       |lpm_mult:Mult2|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|pos_pid:xpos_pid_u1|lpm_mult:Mult2                                                                                                                                                                                                                                                                                                         ; lpm_mult                          ; work         ;
;          |mult_0hs:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated                                                                                                                                                                                                                                                                                 ; mult_0hs                          ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 150 (1)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (1)       ; 26 (0)            ; 64 (0)           ; 0          ; |top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 149 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 26 (0)            ; 64 (0)           ; 0          ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 149 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 26 (0)            ; 64 (0)           ; 0          ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 149 (6)     ; 90 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (1)       ; 26 (4)            ; 64 (0)           ; 0          ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 144 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 22 (0)            ; 64 (0)           ; 0          ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 144 (103)   ; 85 (57)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (45)      ; 22 (21)           ; 64 (38)          ; 0          ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; 0          ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 721 (48)    ; 606 (46)                  ; 0 (0)         ; 23552       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (2)      ; 308 (46)          ; 298 (0)          ; 0          ; |top|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 673 (0)     ; 560 (0)                   ; 0 (0)         ; 23552       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (0)      ; 262 (0)           ; 298 (0)          ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 673 (206)   ; 560 (172)                 ; 0 (0)         ; 23552       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (33)     ; 262 (117)         ; 298 (56)         ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 66 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 41 (41)           ; 23 (2)           ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_3af:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated                                                                                                                   ; decode_3af                        ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; lpm_mux                           ; work         ;
;                   |mux_f7c:auto_generated|                                                                                              ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_f7c:auto_generated                                                                                                                              ; mux_f7c                           ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 23552       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_2l14:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 23552       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2l14:auto_generated                                                                                                                                                 ; altsyncram_2l14                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 92 (92)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 11 (11)           ; 49 (49)          ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 138 (1)     ; 131 (1)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 83 (0)            ; 48 (1)           ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 115 (0)     ; 115 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (0)            ; 46 (0)           ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 69 (69)     ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (69)           ; 0 (0)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 46 (0)      ; 46 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 46 (0)           ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 18 (8)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 10 (0)            ; 1 (1)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 102 (10)    ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 0 (0)             ; 86 (0)           ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_5rh:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_5rh:auto_generated                                                             ; cntr_5rh                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_uji:auto_generated|                                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_uji:auto_generated                                                                                      ; cntr_uji                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_2rh:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_2rh:auto_generated                                                                            ; cntr_2rh                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_odi:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_odi:auto_generated                                                                               ; cntr_odi                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; 0          ; |top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; xy_x          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; xy_y          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; xy_status     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; xpadc_cs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; xpadc_rst     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; xpadc_sck     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; xpadc_sdi     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; xpadc_sdo1    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; xpadc_rvs     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ypadc_cs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ypadc_rst     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ypadc_sck     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ypadc_sdi     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ypadc_sdo0    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ypadc_sdo1    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ypadc_rvs     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; xdac_rst      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; xdac_cs       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; xdac_ldac     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; xdac_rstsel   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; xdac_sck      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; xdac_sdi      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; xdac_sdo      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ydac_rst      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ydac_cs       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ydac_ldac     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ydac_rstsel   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ydac_sck      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ydac_sdi      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ydac_sdo      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; temp_cs       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; temp_clk      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; temp_data     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; aardvark_miso ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; xy_clk        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; xy_sync       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; aardvark_mosi ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; aardvark_ss   ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; aardvark_sclk ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; xpadc_sdo0    ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                    ;
+---------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                 ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------+-------------------+---------+
; xy_x                                                                ;                   ;         ;
; xy_y                                                                ;                   ;         ;
; xpadc_sdo1                                                          ;                   ;         ;
; xpadc_rvs                                                           ;                   ;         ;
; xdac_sdo                                                            ;                   ;         ;
; ydac_sdo                                                            ;                   ;         ;
; temp_data                                                           ;                   ;         ;
; xy_clk                                                              ;                   ;         ;
; xy_sync                                                             ;                   ;         ;
; aardvark_mosi                                                       ;                   ;         ;
;      - Selector53~0                                                 ; 1                 ; 6       ;
;      - spi_reg_data_temp~2                                          ; 1                 ; 6       ;
;      - spi_reg_data_temp~4                                          ; 1                 ; 6       ;
;      - spi_reg_data_temp~5                                          ; 1                 ; 6       ;
;      - spi_reg_data_temp~6                                          ; 1                 ; 6       ;
;      - spi_reg_data_temp~9                                          ; 1                 ; 6       ;
;      - spi_reg_data_temp~10                                         ; 1                 ; 6       ;
;      - Selector29~0                                                 ; 1                 ; 6       ;
;      - spi_reg_data_temp~15                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~17                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~19                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~22                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~26                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~28                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~30                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~33                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~37                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~39                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~41                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~44                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~48                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~50                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~52                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~55                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~59                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~61                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~63                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~66                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~70                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~72                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~74                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~77                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~81                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~83                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~85                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~88                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~98                                         ; 1                 ; 6       ;
;      - spi_reg_data_temp~103                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~105                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~107                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~110                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~120                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~123                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~125                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~127                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~128                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~129                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~132                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~133                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~142                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~145                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~147                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~149                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~150                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~151                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~154                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~164                                        ; 1                 ; 6       ;
;      - spi_reg_data_temp~167                                        ; 1                 ; 6       ;
;      - Mux15~0                                                      ; 1                 ; 6       ;
;      - Mux15~2                                                      ; 1                 ; 6       ;
;      - Mux15~3                                                      ; 1                 ; 6       ;
;      - Mux15~4                                                      ; 1                 ; 6       ;
;      - Mux15~7                                                      ; 1                 ; 6       ;
;      - Mux15~8                                                      ; 1                 ; 6       ;
; aardvark_ss                                                         ;                   ;         ;
;      - spi_cs_delay[0]                                              ; 0                 ; 6       ;
; aardvark_sclk                                                       ;                   ;         ;
;      - spi_sck_delay[0]                                             ; 1                 ; 6       ;
; xpadc_sdo0                                                          ;                   ;         ;
;      - ads8686if:xp_adc_u1|Selector42~0                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[22]~feeder ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[22]~feeder    ; 0                 ; 6       ;
+---------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ads8686if:xp_adc_u1|dout[0]~0                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X3_Y6_N26     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ads8686if:xp_adc_u1|dvalid                                                                                                                                                                                                                                                                                                                                  ; FF_X4_Y6_N21         ; 179     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ads8686if:xp_adc_u1|readout[16]~0                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X3_Y6_N4      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ads8686if:xp_adc_u1|reg_cfg_data[31]~3                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X3_Y6_N18     ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ads8686if:xp_adc_u1|state.IDLE                                                                                                                                                                                                                                                                                                                              ; FF_X3_Y6_N7          ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ads8686if:xp_adc_u1|state.WRITE                                                                                                                                                                                                                                                                                                                             ; FF_X3_Y6_N3          ; 72      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X10_Y8_N0       ; 382     ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X10_Y8_N0       ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_div[1]                                                                                                                                                                                                                                                                                                                                                  ; FF_X9_Y6_N9          ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_div[1]                                                                                                                                                                                                                                                                                                                                                  ; FF_X9_Y6_N9          ; 795     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; clk_div[3]                                                                                                                                                                                                                                                                                                                                                  ; FF_X9_Y6_N13         ; 18      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; cnt_rstn                                                                                                                                                                                                                                                                                                                                                    ; FF_X17_Y2_N9         ; 74      ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; comb~0                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X15_Y13_N4    ; 139     ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; dac7731if:xdac_u1|clk_cnt[15]~16                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X12_Y15_N2    ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dac7731if:xdac_u1|reg_clk~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X12_Y15_N8    ; 59      ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; dac7731if:xdac_u1|reg_data~1                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X12_Y15_N4    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dac7731if:xdac_u1|state.WRITE                                                                                                                                                                                                                                                                                                                               ; FF_X12_Y15_N31       ; 39      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; internal_osc:osc_u1|altera_int_osc:int_osc_0|wire_clkout                                                                                                                                                                                                                                                                                                    ; OSCILLATOR_X10_Y8_N3 ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; internal_osc:osc_u1|altera_int_osc:int_osc_0|wire_clkout                                                                                                                                                                                                                                                                                                    ; OSCILLATOR_X10_Y8_N3 ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pos_pid:xpos_pid_u1|LessThan2~39                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X11_Y4_N30    ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pos_pid:xpos_pid_u1|P[37]~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X15_Y13_N26   ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pos_pid:xpos_pid_u1|integrator[47]~8                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X16_Y4_N8     ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pos_pid:xpos_pid_u1|state                                                                                                                                                                                                                                                                                                                                   ; FF_X15_Y1_N17        ; 58      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X10_Y4_N31        ; 26      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X17_Y4_N22    ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X17_Y4_N4     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X11_Y8_N12    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X12_Y13_N14   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X16_Y5_N6     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                              ; FF_X16_Y5_N21        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                              ; FF_X17_Y6_N25        ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                              ; LCCOMB_X16_Y5_N22    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~12              ; LCCOMB_X17_Y4_N8     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~19              ; LCCOMB_X17_Y12_N26   ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~17      ; LCCOMB_X17_Y4_N18    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~13 ; LCCOMB_X17_Y3_N0     ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~20 ; LCCOMB_X17_Y4_N20    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X10_Y4_N17        ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X10_Y4_N27        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X9_Y4_N23         ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X9_Y4_N17         ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X10_Y4_N22    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X12_Y7_N1         ; 32      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X11_Y8_N10    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated|eq_node[0]~1                                                                                                                       ; LCCOMB_X6_Y2_N24     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated|eq_node[1]~0                                                                                                                       ; LCCOMB_X6_Y2_N22     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                     ; FF_X6_Y2_N9          ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; LCCOMB_X9_Y5_N8      ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X7_Y3_N14     ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X7_Y3_N8      ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; FF_X17_Y5_N5         ; 210     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[1]~1                                                                                                                                                                                               ; LCCOMB_X3_Y5_N2      ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                  ; LCCOMB_X6_Y2_N16     ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; LCCOMB_X9_Y5_N4      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                       ; LCCOMB_X7_Y5_N0      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; LCCOMB_X14_Y3_N28    ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_5rh:auto_generated|counter_reg_bit[4]~0                                                         ; LCCOMB_X14_Y3_N26    ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_2rh:auto_generated|counter_reg_bit[4]~0                                                                        ; LCCOMB_X7_Y5_N28     ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_odi:auto_generated|counter_reg_bit[0]~0                                                                           ; LCCOMB_X15_Y3_N12    ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; LCCOMB_X14_Y3_N24    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~8                                                                                                                                                                                                              ; LCCOMB_X16_Y15_N28   ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~9                                                                                                                                                                                                              ; LCCOMB_X16_Y15_N26   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~5                                                                                                                                                                                                         ; LCCOMB_X16_Y15_N18   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                           ; LCCOMB_X16_Y2_N2     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[16]~34                                                                                                                                                                                                                          ; LCCOMB_X4_Y5_N8      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; LCCOMB_X1_Y4_N4      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; LCCOMB_X7_Y3_N4      ; 93      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_cmd[3]~2                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X12_Y16_N14   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_cs_cnt[13]~3                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X12_Y16_N22   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_data[1]~2                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X14_Y16_N0    ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_reg_data_temp[15]~171                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X14_Y16_N6    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_regs[0][15]~14                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X15_Y13_N16   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_regs[10][15]~4                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X14_Y13_N14   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_regs[11][15]~6                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X14_Y13_N24   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_regs[12][15]~18                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X15_Y12_N14   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_regs[13][15]~16                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X14_Y13_N2    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_regs[14][15]~17                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X12_Y11_N8    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_regs[15][15]~19                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X14_Y14_N24   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_regs[1][15]~13                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X15_Y12_N4    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_regs[2][0]~1                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X14_Y13_N8    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_regs[3][15]~15                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y11_N14   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_regs[4][15]~9                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X15_Y12_N26   ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_regs[5][15]~7                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X12_Y11_N18   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_regs[6][15]~8                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X12_Y11_N20   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_regs[7][15]~12                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X11_Y7_N10    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_regs[8][0]~2                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X14_Y14_N26   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_regs[9][15]~5                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X15_Y12_N24   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys_rstn_cnt~19                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X17_Y2_N6     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location             ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ads8686if:xp_adc_u1|dvalid                                                                                            ; FF_X4_Y6_N21         ; 179     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X10_Y8_N0       ; 382     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; clk_div[1]                                                                                                            ; FF_X9_Y6_N9          ; 795     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; clk_div[3]                                                                                                            ; FF_X9_Y6_N13         ; 18      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; cnt_rstn                                                                                                              ; FF_X17_Y2_N9         ; 74      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; comb~0                                                                                                                ; LCCOMB_X15_Y13_N4    ; 139     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; dac7731if:xdac_u1|reg_clk~0                                                                                           ; LCCOMB_X12_Y15_N8    ; 59      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; internal_osc:osc_u1|altera_int_osc:int_osc_0|wire_clkout                                                              ; OSCILLATOR_X10_Y8_N3 ; 2       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X17_Y5_N5         ; 210     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                 ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2l14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 23           ; 1024         ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 23552 ; 1024                        ; 23                          ; 1024                        ; 23                          ; 23552               ; 3    ; None ; M9K_X8_Y3_N0, M9K_X5_Y3_N0, M9K_X5_Y4_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 32                ;
; Simple Multipliers (18-bit)           ; 5           ; 1                   ; 16                ;
; Embedded Multiplier Blocks            ; 5           ; --                  ; 16                ;
; Embedded Multiplier 9-bit elements    ; 10          ; 2                   ; 32                ;
; Signed Embedded Multipliers           ; 3           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                    ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y3_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult3 ;                            ; DSPMULT_X13_Y3_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|w477w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y6_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y6_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y9_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    pos_pid:xpos_pid_u1|lpm_mult:Mult0|mult_tgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y9_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y8_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    pos_pid:xpos_pid_u1|lpm_mult:Mult2|mult_0hs:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y8_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y4_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    pos_pid:xpos_pid_u1|lpm_mult:Mult1|mult_5hs:auto_generated|mac_mult5 ;                            ; DSPMULT_X13_Y4_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 2,444 / 9,335 ( 26 % )  ;
; C16 interconnects     ; 19 / 576 ( 3 % )        ;
; C4 interconnects      ; 1,536 / 8,640 ( 18 % )  ;
; Direct links          ; 377 / 9,335 ( 4 % )     ;
; Global clocks         ; 9 / 10 ( 90 % )         ;
; Local interconnects   ; 1,024 / 2,304 ( 44 % )  ;
; R24 interconnects     ; 18 / 672 ( 3 % )        ;
; R4 interconnects      ; 1,781 / 11,968 ( 15 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.57) ; Number of LABs  (Total = 143) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 3                             ;
; 3                                           ; 1                             ;
; 4                                           ; 0                             ;
; 5                                           ; 2                             ;
; 6                                           ; 2                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 3                             ;
; 10                                          ; 3                             ;
; 11                                          ; 9                             ;
; 12                                          ; 4                             ;
; 13                                          ; 10                            ;
; 14                                          ; 14                            ;
; 15                                          ; 13                            ;
; 16                                          ; 72                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.98) ; Number of LABs  (Total = 143) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 58                            ;
; 1 Clock                            ; 101                           ;
; 1 Clock enable                     ; 55                            ;
; 1 Sync. clear                      ; 6                             ;
; 1 Sync. load                       ; 7                             ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 32                            ;
; 2 Clocks                           ; 22                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.36) ; Number of LABs  (Total = 143) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 4                             ;
; 2                                            ; 1                             ;
; 3                                            ; 1                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 4                             ;
; 11                                           ; 0                             ;
; 12                                           ; 0                             ;
; 13                                           ; 1                             ;
; 14                                           ; 5                             ;
; 15                                           ; 6                             ;
; 16                                           ; 9                             ;
; 17                                           ; 3                             ;
; 18                                           ; 5                             ;
; 19                                           ; 3                             ;
; 20                                           ; 3                             ;
; 21                                           ; 4                             ;
; 22                                           ; 7                             ;
; 23                                           ; 12                            ;
; 24                                           ; 8                             ;
; 25                                           ; 8                             ;
; 26                                           ; 5                             ;
; 27                                           ; 6                             ;
; 28                                           ; 10                            ;
; 29                                           ; 4                             ;
; 30                                           ; 7                             ;
; 31                                           ; 7                             ;
; 32                                           ; 11                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.50) ; Number of LABs  (Total = 143) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 14                            ;
; 2                                               ; 20                            ;
; 3                                               ; 16                            ;
; 4                                               ; 5                             ;
; 5                                               ; 3                             ;
; 6                                               ; 6                             ;
; 7                                               ; 4                             ;
; 8                                               ; 12                            ;
; 9                                               ; 9                             ;
; 10                                              ; 2                             ;
; 11                                              ; 3                             ;
; 12                                              ; 8                             ;
; 13                                              ; 5                             ;
; 14                                              ; 7                             ;
; 15                                              ; 4                             ;
; 16                                              ; 15                            ;
; 17                                              ; 2                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
; 31                                              ; 0                             ;
; 32                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.16) ; Number of LABs  (Total = 143) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 5                             ;
; 4                                            ; 8                             ;
; 5                                            ; 11                            ;
; 6                                            ; 4                             ;
; 7                                            ; 8                             ;
; 8                                            ; 6                             ;
; 9                                            ; 6                             ;
; 10                                           ; 1                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 8                             ;
; 14                                           ; 6                             ;
; 15                                           ; 5                             ;
; 16                                           ; 4                             ;
; 17                                           ; 7                             ;
; 18                                           ; 3                             ;
; 19                                           ; 8                             ;
; 20                                           ; 3                             ;
; 21                                           ; 4                             ;
; 22                                           ; 4                             ;
; 23                                           ; 2                             ;
; 24                                           ; 0                             ;
; 25                                           ; 2                             ;
; 26                                           ; 2                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 5                             ;
; 30                                           ; 2                             ;
; 31                                           ; 4                             ;
; 32                                           ; 5                             ;
; 33                                           ; 3                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 40           ; 0            ; 40           ; 0            ; 0            ; 44        ; 40           ; 0            ; 44        ; 44        ; 0            ; 1            ; 0            ; 0            ; 13           ; 0            ; 1            ; 13           ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 44        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 44           ; 4            ; 44           ; 44           ; 0         ; 4            ; 44           ; 0         ; 0         ; 44           ; 43           ; 44           ; 44           ; 31           ; 44           ; 43           ; 31           ; 44           ; 44           ; 44           ; 43           ; 44           ; 44           ; 44           ; 44           ; 44           ; 0         ; 44           ; 44           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; xy_x                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xy_y                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xy_status           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xpadc_cs            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xpadc_rst           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xpadc_sck           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xpadc_sdi           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xpadc_sdo1          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xpadc_rvs           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ypadc_cs            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ypadc_rst           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ypadc_sck           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ypadc_sdi           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ypadc_sdo0          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ypadc_sdo1          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ypadc_rvs           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xdac_rst            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xdac_cs             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xdac_ldac           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xdac_rstsel         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xdac_sck            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xdac_sdi            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xdac_sdo            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ydac_rst            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ydac_cs             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ydac_ldac           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ydac_rstsel         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ydac_sck            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ydac_sdi            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ydac_sdo            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; temp_cs             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; temp_clk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; temp_data           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aardvark_miso       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xy_clk              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xy_sync             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aardvark_mosi       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aardvark_ss         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aardvark_sclk       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xpadc_sdo0          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 3.4               ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                        ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; internal_osc:osc_u1|altera_int_osc:int_osc_0|oscillator_dut~OBSERVABLEOSCENAREG                                                                                                                                                                                          ; clk_div[1]                                                                                                                                                                                                                  ; 0.715             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_uji:auto_generated|counter_reg_bit[8] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2l14:auto_generated|ram_block1a18~portb_address_reg0 ; 0.338             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_uji:auto_generated|counter_reg_bit[7] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2l14:auto_generated|ram_block1a18~portb_address_reg0 ; 0.338             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_uji:auto_generated|counter_reg_bit[6] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2l14:auto_generated|ram_block1a18~portb_address_reg0 ; 0.338             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_uji:auto_generated|counter_reg_bit[5] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2l14:auto_generated|ram_block1a18~portb_address_reg0 ; 0.338             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_uji:auto_generated|counter_reg_bit[4] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2l14:auto_generated|ram_block1a18~portb_address_reg0 ; 0.338             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_uji:auto_generated|counter_reg_bit[3] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2l14:auto_generated|ram_block1a18~portb_address_reg0 ; 0.338             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_uji:auto_generated|counter_reg_bit[2] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2l14:auto_generated|ram_block1a18~portb_address_reg0 ; 0.338             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_uji:auto_generated|counter_reg_bit[9] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2l14:auto_generated|ram_block1a18~portb_address_reg0 ; 0.338             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_uji:auto_generated|counter_reg_bit[1] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2l14:auto_generated|ram_block1a18~portb_address_reg0 ; 0.111             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_uji:auto_generated|counter_reg_bit[0] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2l14:auto_generated|ram_block1a18~portb_address_reg0 ; 0.111             ;
; clk_div[1]                                                                                                                                                                                                                                                               ; clk_div[3]                                                                                                                                                                                                                  ; 0.098             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 12 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 10M02SCU169I7G for design "max10_galvano"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SCU169A7G is compatible
    Info (176445): Device 10M08SCU169I7G is compatible
    Info (176445): Device 10M04SCU169A7G is compatible
    Info (176445): Device 10M04SCU169I7G is compatible
    Info (176445): Device 10M02SCU169A7G is compatible
    Info (176445): Device 10M16SCU169A7G is compatible
    Info (176445): Device 10M16SCU169I7G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location D7
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location E7
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location C4
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location C5
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'source/internal_osc/synthesis/submodules/altera_int_osc.sdc'
Warning (332060): Node: clk_div[1] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register ads8686if:xp_adc_u1|clk_cnt[7] is being clocked by clk_div[1]
Warning (332060): Node: clk_div[3] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register cnt_rstn is being clocked by clk_div[3]
Warning (332060): Node: ads8686if:xp_adc_u1|dvalid was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register pos_pid:xpos_pid_u1|pos_dac[14] is being clocked by ads8686if:xp_adc_u1|dvalid
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From int_osc_clk (Rise) to int_osc_clk (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):    8.620  int_osc_clk
Info (176353): Automatically promoted node clk_div[1]  File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 65
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ads8686if:xp_adc_u1|dvalid File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/ads8685.v Line: 18
        Info (176357): Destination node clk_div[1]~0 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 65
        Info (176357): Destination node clk_div[3]~1 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 64
        Info (176357): Destination node clk_div[2]~2 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 65
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ads8686if:xp_adc_u1|dvalid  File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/ads8685.v Line: 18
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dac7731if:xdac_u1|adc_dvalid_dly[0] File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/dac7731.v Line: 39
        Info (176357): Destination node ads8686if:xp_adc_u1|dvalid~0 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/ads8685.v Line: 18
        Info (176357): Destination node spi_regs[7][15]~12 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 128
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[16] File: c:/intelfpga_lite/19.1/quartus/libraries/megafunctions/sld_signaltap.vhd Line: 407
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|acq_data_in_reg[16] File: c:/intelfpga_lite/19.1/quartus/libraries/megafunctions/sld_signaltap.vhd Line: 407
Info (176353): Automatically promoted node clk_div[3]  File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 64
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_div[3]~1 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 64
Info (176353): Automatically promoted node internal_osc:osc_u1|altera_int_osc:int_osc_0|wire_clkout  File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/internal_osc/synthesis/submodules/altera_int_osc.v Line: 65
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_div[1] File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 65
        Info (176357): Destination node clk_div[3] File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 64
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/intelfpga_lite/19.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/intelfpga_lite/19.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/intelfpga_lite/19.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/intelfpga_lite/19.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176353): Automatically promoted node comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node cnt_rstn  File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 91
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dac7731if:xdac_u1|reg_clk~0 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/dac7731.v Line: 39
        Info (176357): Destination node spi_regs[0][15]~0 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 128
        Info (176357): Destination node aardvark_miso~0 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 54
        Info (176357): Destination node ads8686if:xp_adc_u1|dout[0]~0 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/ads8685.v Line: 79
        Info (176357): Destination node comb~0
        Info (176357): Destination node spi_reg_data_temp[0]~14 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 128
        Info (176357): Destination node spi_regs[9][15]~3 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 128
        Info (176357): Destination node spi_regs[7][15]~12 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 128
        Info (176357): Destination node pos_pid:xpos_pid_u1|P[37]~0 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/pos_pid.v Line: 37
        Info (176357): Destination node spi_reg_data_temp[15]~171 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 128
Info (176353): Automatically promoted node dac7731if:xdac_u1|reg_clk~0  File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/dac7731.v Line: 39
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dac7731if:xdac_u1|reg_clk~1 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/dac7731.v Line: 39
        Info (176357): Destination node ads8686if:xp_adc_u1|reg_cfg_data[31]~3 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/ads8685.v Line: 79
        Info (176357): Destination node ads8686if:xp_adc_u1|readout[16]~0 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/ads8685.v Line: 79
        Info (176357): Destination node xdac_rst~output File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 29
        Info (176357): Destination node ydac_rst~output File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 36
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 49 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 48 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 14% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X9_Y0 to location X18_Y8
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.59 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169177): 13 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin xy_x uses I/O standard 3.3-V LVTTL at K1 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 8
    Info (169178): Pin xy_y uses I/O standard 3.3-V LVTTL at J1 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 9
    Info (169178): Pin xpadc_sdo1 uses I/O standard 3.3-V LVTTL at B4 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 18
    Info (169178): Pin xpadc_rvs uses I/O standard 3.3-V LVTTL at A3 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 19
    Info (169178): Pin xdac_sdo uses I/O standard 3.3-V LVTTL at M2 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 35
    Info (169178): Pin ydac_sdo uses I/O standard 3.3-V LVTTL at J13 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 42
    Info (169178): Pin temp_data uses I/O standard 3.3-V LVTTL at B13 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 47
    Info (169178): Pin xy_clk uses I/O standard 3.3-V LVTTL at H2 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 6
    Info (169178): Pin xy_sync uses I/O standard 3.3-V LVTTL at J2 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 7
    Info (169178): Pin aardvark_mosi uses I/O standard 3.3-V LVTTL at C2 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 52
    Info (169178): Pin aardvark_ss uses I/O standard 3.3-V LVTTL at B1 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 50
    Info (169178): Pin aardvark_sclk uses I/O standard 3.3-V LVTTL at C1 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 51
    Info (169178): Pin xpadc_sdo0 uses I/O standard 3.3-V LVTTL at A4 File: C:/bzhou/repo/github/galvano/design/app/max10_galvano/source/top.v Line: 17
Info (144001): Generated suppressed messages file C:/bzhou/repo/github/galvano/design/app/max10_galvano/output_files/max10_galvano.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 5864 megabytes
    Info: Processing ended: Sat Nov 21 10:40:02 2020
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/bzhou/repo/github/galvano/design/app/max10_galvano/output_files/max10_galvano.fit.smsg.


