# 概念

集成电路平面封装采用 SOIC、PLCC、CCCC 等形式

按电路的复杂性，集成电路有 SSI、MSI、LSI、VLSI、ULSI 五种类型

n 个触发器构成的扭环型计数器中，有效状态有 2n 个

同步计数器和异步计数器相比，同步计数器的显著优点是 工作速度高

n级同向反馈移位寄存器的状态数是 n

用 环型计数器 电路构成模8计数器的译码电路最简

移位寄存器由 触发器 组成

光存储器应用 激光 技术

小型控制器的逻辑结构由 计数器、状态输入逻辑、控制命令译码器 三部分组成

SPLD是简单可编程逻辑器件，早期代表产品是 PROM、PAL、PLA、GAL

ISP除了标准组态模式外，还有 高速直通组态模式、异或逻辑组态、单乘积项结构、多模式结构 四种组态模式

可编程逻辑设计流程图中，编译过程分为 功能模拟、综合、实现、时序模拟 四个步骤

可编程逻辑器件的编程环境需要四件硬件和软件工具，它们是 计算机、软件、器件、编程器或开发板、连接电缆

标准通用片是 中小规模标准集成电路

ispLSI系列器件是 基于与或阵列结构 的高密度PLD产品

ispLSI 1032 是 EECMOS 器件

ISP技术的特点是 可以不用编程器

ISP器件内部的状态机是受 MODE和SDI 信号控制的

若一块线路板上装有多个ISP器件，可对它们总的安排 1个 接口即可

ispLSI器件工作模式的选择是用 ispEN

PLD可编程连接技术的类型是 反熔丝和EEPROM





# 第1章

上升时间、下降时间、脉冲宽度

数码信息、代码信息

Finished 自然二进制码、BCD码 p7-p9



布尔代数法、真值表法、逻辑图法、卡诺图法、波形图法、硬件描述语言法（VHDL）

正逻辑、负逻辑

代入规则

反演规则：与和或置换、原变量和非变量置换、0和1置换

对偶规则：与和或置换、0和1置换

## 1.6 数字集成电路

p27-p30

p31

# 第2章

竞争冒险

加选通脉冲、修改逻辑设计



## p45 74LS153 四选一多路选择器MUX

输入：4位

控制信号：2位

输出：1位

## p46 数据分配器DMUX

输入：1位

控制信号：2位

输出：4位



## p48 3线-8线译码器  

输入：D0 D1 D2

控制信号：g1 g2a gb 1 0 0

输出：8位，低电平为有效



## p48 74LS48 七段显示译码器

输入：D3 D2 D1 D0

输出：7位 高电平点亮



## p49 BCD普通编码器

输入：10位 0~9 高电平有效

输出：4位 高电平有效



## p51 优先编码器 74LS148 8线-3线编码器

输入：8位 ；ei 允许输入 低电位有效

输出：3位；eo 允许输出 低电位有效

输入和输出都是低电平有效

在输入中，角标越大，优先级越高，I7优先级最高



EI有效且有输入，EO无效

EI有效且无输入，EO有效

EI无效，EO无效


## p52 74HC85数据比较器

输入：4+3+4 位；A、级联输入、B

输出：3位；＞、等于、＜



## p53 加法器

串行加法器

74LS283 并行加法器



## p56 74LS280 奇偶校验器

输入：8+1 位；8位数据位、1位校验位

输出：2位


## 题型

## 说明逻辑功能

当输入为...时，输出为1

当控制信号为...时，输出和输入的关系是...



## 题目 

p59 10、13



# 第3章

基本SR锁存器、门控SR锁存器、门控D锁存器

SR触发器、D触发器、JK触发器

尖峰脉冲

JK触发器和D触发器带有强制输入端PRE（置1）和CLR（置0）；低电平有效，优先级高

## p70-p71 触发器的应用和时间参数



## 计数器

状态转移表、状态转移图

用计数方式构成的同步计数器、用移位寄存器构成的同步计数器

扭环同步计数器、环形同步计数器

触发器翻转时间tp

若使用n个触发器，异步计数器输入CLK最大时钟频率 fmax=1/(n*tp)


## p79-p81 中规模集成计数器的有关性能

## 用中规模IC计数器构成任意模数的计数器

## p85 定时脉冲产生器

输出脉冲频率f=1.44/((R1+2R2)*C1)

方波输出高电平的时间tH=0.7 * (R1+R2) * C1

方波输出低电平的时间tL=0.7 * R2 * C1

占空系数 Duty=tH/T=(R1+R2)/(R1+2R2)

## 同步时序逻辑分析

米里型时序逻辑电路（输出与输入和状态有关）

摩尔型时序逻辑电路（输出只与状态有关）



## 题目

p104 12

# 第4章

P122

用ROM实现4位二进制码到余3码的转换器设计——通过阵列实现

利用1M * 4位RAM芯片设计1M * 16位RAM芯片



# 第5章

p158 例11

 p161 13 15  21



#  第6章