Fitter report for DE1_SOC_D8M_RTL
Tue Mar 28 13:27:59 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Mar 28 13:27:59 2023       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; DE1_SOC_D8M_RTL                             ;
; Top-level Entity Name           ; camera_module                               ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,573 / 32,070 ( 8 % )                      ;
; Total registers                 ; 4690                                        ;
; Total pins                      ; 101 / 457 ( 22 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,339,598 / 4,065,280 ( 33 % )              ;
; Total RAM Blocks                ; 180 / 397 ( 45 % )                          ;
; Total DSP Blocks                ; 2 / 87 ( 2 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.8%      ;
;     Processor 3            ;   4.7%      ;
;     Processor 4            ;   4.7%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk_clk~inputCLKENA0                                                                                                                                                                                                                                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_clk~inputCLKENA0                                                                                                                                                                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[0]                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[0].ram_inst|altsyncram_10u1:auto_generated|q_b[0]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[1]                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[0].ram_inst|altsyncram_10u1:auto_generated|q_b[1]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[2]                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[0].ram_inst|altsyncram_10u1:auto_generated|q_b[2]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[3]                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[0].ram_inst|altsyncram_10u1:auto_generated|q_b[3]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[4]                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[0].ram_inst|altsyncram_10u1:auto_generated|q_b[4]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[5]                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[0].ram_inst|altsyncram_10u1:auto_generated|q_b[5]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[6]                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[0].ram_inst|altsyncram_10u1:auto_generated|q_b[6]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[7]                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[0].ram_inst|altsyncram_10u1:auto_generated|q_b[7]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[8]                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[1].ram_inst|altsyncram_10u1:auto_generated|q_b[0]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[9]                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[1].ram_inst|altsyncram_10u1:auto_generated|q_b[1]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[10]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[1].ram_inst|altsyncram_10u1:auto_generated|q_b[2]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[11]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[1].ram_inst|altsyncram_10u1:auto_generated|q_b[3]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[12]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[1].ram_inst|altsyncram_10u1:auto_generated|q_b[4]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[13]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[1].ram_inst|altsyncram_10u1:auto_generated|q_b[5]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[14]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[1].ram_inst|altsyncram_10u1:auto_generated|q_b[6]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[15]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[1].ram_inst|altsyncram_10u1:auto_generated|q_b[7]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[16]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[2].ram_inst|altsyncram_10u1:auto_generated|q_b[0]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[17]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[2].ram_inst|altsyncram_10u1:auto_generated|q_b[1]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[18]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[2].ram_inst|altsyncram_10u1:auto_generated|q_b[2]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[19]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[2].ram_inst|altsyncram_10u1:auto_generated|q_b[3]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[20]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[2].ram_inst|altsyncram_10u1:auto_generated|q_b[4]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[21]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[2].ram_inst|altsyncram_10u1:auto_generated|q_b[5]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[22]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[2].ram_inst|altsyncram_10u1:auto_generated|q_b[6]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[23]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[2].ram_inst|altsyncram_10u1:auto_generated|q_b[7]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[24]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[3].ram_inst|altsyncram_10u1:auto_generated|q_b[0]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[25]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[3].ram_inst|altsyncram_10u1:auto_generated|q_b[1]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[26]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[3].ram_inst|altsyncram_10u1:auto_generated|q_b[2]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[27]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[3].ram_inst|altsyncram_10u1:auto_generated|q_b[3]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[28]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[3].ram_inst|altsyncram_10u1:auto_generated|q_b[4]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[29]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[3].ram_inst|altsyncram_10u1:auto_generated|q_b[5]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[30]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[3].ram_inst|altsyncram_10u1:auto_generated|q_b[6]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_data_buf[31]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[3].ram_inst|altsyncram_10u1:auto_generated|q_b[7]                                                                                  ; PORTBDATAOUT     ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[1]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[2]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[3]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[4]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[5]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[6]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[7]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[8]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[9]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[10]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[11]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[12]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[13]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[14]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[15]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[16]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[17]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[18]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[19]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[20]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[21]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[22]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[23]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[24]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[25]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[0]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[0]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[0]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[1]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[1]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[1]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[2]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[2]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[2]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[3]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[3]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[3]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[4]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[4]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[4]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[5]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[5]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[5]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[6]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[6]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[6]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[7]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[7]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[7]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[8]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[8]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[8]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[9]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[9]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[9]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[10]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[10]                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[10]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[11]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[11]                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[11]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[12]                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[12]                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|height[12]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[0]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[0]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[0]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[1]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[1]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[1]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[2]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[2]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[2]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[3]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[3]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[3]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[4]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[4]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[4]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[5]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[5]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[5]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[6]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[6]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[6]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[7]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[7]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[7]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[8]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[8]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[8]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[9]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[9]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[9]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[10]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[10]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[10]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[11]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[11]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[11]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[12]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|frame_length[0]                                                                                                                                                                                                                                                                        ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[12]                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[12]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_height[0]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_height[1]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_height[2]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_height[3]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_height[4]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_height[5]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_height[6]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_height[7]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_height[8]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_height[9]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_height[10]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_height[11]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_height[12]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_width[0]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_width[1]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_width[2]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_width[3]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_width[4]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_width[5]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_width[6]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_width[7]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_width[8]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_width[9]                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_width[10]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_width[11]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_width[12]                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; AX               ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[1]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[2]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[3]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[4]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[5]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[6]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[7]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[8]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[9]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[10]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[11]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[12]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[13]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[14]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[15]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[16]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[17]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[18]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[19]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[20]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[21]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[22]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[23]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[24]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[25]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|video_length[0]                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a0                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a1                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a2                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a3                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a4                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a5                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a6                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a7                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a8                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a9                                                                                                                                                                                ; PORTBDATAOUT     ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a10                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a11                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a12                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a13                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a14                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a15                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[0]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_addr[1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[1]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_addr[2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[2]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[3]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_addr[4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[4]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_addr[5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[5]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[6]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_addr[7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[7]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[8]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[9]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_addr[10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[10]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_addr[11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[11]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_addr[12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[12]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_bank[0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_ba[0]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_ba[1]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_we_n~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_cas_n~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_ras_n~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_cs_n~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[0]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[1]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[2]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[3]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[4]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[5]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[6]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[7]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[8]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[8]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[9]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[9]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[10]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[10]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[11]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[11]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[12]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[12]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[13]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[13]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[14]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[14]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[15]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_data[15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[15]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_dqm[0]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dqm[0]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_dqm[1]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_dqm[1]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[0]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[1]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[2]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[3]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[4]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[5]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[6]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[7]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[8]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[9]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[10]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[11]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[12]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[13]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[14]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[15]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[0]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[0]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[1]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[1]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[2]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[2]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[3]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[3]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[4]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[4]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[5]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[5]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[6]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[6]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[7]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[7]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[8]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[8]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[9]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[9]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[10]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[10]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[11]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[11]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[12]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[12]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[13]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[13]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[14]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[14]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[15]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[15]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a6                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a6~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a9                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a9~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|rdemp_eq_comp_msb_aeb                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|rdemp_eq_comp_msb_aeb~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|wrptr_g[1]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|wrptr_g[1]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|wrptr_g[9]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|wrptr_g[9]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|ws_dgrp_reg[2]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|ws_dgrp_reg[2]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter|count_reg[0][2]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter|count_reg[0][2]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter|count_reg[0][3]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter|count_reg[0][3]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter|count_reg[0][5]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter|count_reg[0][5]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter|count_reg[0][7]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter|count_reg[0][7]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter|count_reg[0][8]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter|count_reg[0][8]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter|count_reg[0][13]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter|count_reg[0][13]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter|count_reg[0][15]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter|count_reg[0][15]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:pixel_lane_vertical_counter[0].v_counter|count_reg[0][6]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:pixel_lane_vertical_counter[0].v_counter|count_reg[0][6]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:pixel_lane_vertical_counter[0].v_counter|count_reg[0][9]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:pixel_lane_vertical_counter[0].v_counter|count_reg[0][9]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:pixel_lane_vertical_counter[0].v_counter|count_reg[0][11]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:pixel_lane_vertical_counter[0].v_counter|count_reg[0][11]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:pixel_lane_vertical_counter[0].v_counter|count_reg[0][12]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:pixel_lane_vertical_counter[0].v_counter|count_reg[0][12]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:pixel_lane_vertical_counter[0].v_counter|count_reg[0][14]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:pixel_lane_vertical_counter[0].v_counter|count_reg[0][14]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_cvo_statemachine:statemachine|state_int[3]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_cvo_statemachine:statemachine|state_int[3]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|reset_counters                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|reset_counters~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|start_of_ap                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|start_of_ap~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_encode:cmd_mode_banks_encoder|gen_command_encoder.gen_arg_cycles_two.second_arg                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_encode:cmd_mode_banks_encoder|gen_command_encoder.gen_arg_cycles_two.second_arg~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|pixel_counter[4]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|pixel_counter[4]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|pixel_counter[10]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|pixel_counter[10]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|pixel_counter[11]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|pixel_counter[11]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|pixel_counter[14]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|pixel_counter[14]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|state.IDLE                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|state.IDLE~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|width_str[7]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|width_str[7]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|dcfifo:input_fifo|dcfifo_bha2:auto_generated|a_graycounter_5cc:wrptr_g1p|counter3a1                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|dcfifo:input_fifo|dcfifo_bha2:auto_generated|a_graycounter_5cc:wrptr_g1p|counter3a1~DUPLICATE                                                              ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_delay:read_syn_crosser|delay_line[1][0]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_delay:read_syn_crosser|delay_line[1][0]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_event_packet_encode:video_packet_encoder|av_st_dout_valid                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_event_packet_encode:video_packet_encoder|av_st_dout_valid~DUPLICATE                                                                                                                            ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:mm_msg_queue|scfifo:scfifo_component|scfifo_nbd1:auto_generated|a_dpfifo_7371:dpfifo|a_fefifo_daf:fifo_state|b_non_empty                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:mm_msg_queue|scfifo:scfifo_component|scfifo_nbd1:auto_generated|a_dpfifo_7371:dpfifo|a_fefifo_daf:fifo_state|b_non_empty~DUPLICATE                                                       ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:output_msg_queue|scfifo:scfifo_component|scfifo_rcd1:auto_generated|a_dpfifo_d471:dpfifo|a_fefifo_aaf:fifo_state|b_non_empty                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:output_msg_queue|scfifo:scfifo_component|scfifo_rcd1:auto_generated|a_dpfifo_d471:dpfifo|a_fefifo_aaf:fifo_state|b_non_empty~DUPLICATE                                                   ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_reading_ptr[0][5]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_reading_ptr[0][5]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][12]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][12]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][13]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][13]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][14]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][14]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][15]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][15]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][16]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][16]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][17]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][17]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][21]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][21]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][24]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][24]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][25]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][25]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_valid_ptr[0][1]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_valid_ptr[0][1]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_required_burst_num[1]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_required_burst_num[1]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_required_burst_num[2]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_required_burst_num[2]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_required_burst_num[4]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_required_burst_num[4]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_required_burst_num[5]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_required_burst_num[5]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_required_burst_num[6]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_required_burst_num[6]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_required_burst_num[7]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_required_burst_num[7]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_required_burst_num[12]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_required_burst_num[12]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_required_burst_num[17]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_required_burst_num[17]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|load_context_addr[2]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|load_context_addr[2]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|mm_burst_size[1]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|mm_burst_size[1]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|mm_msg_bypass_valid                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|mm_msg_bypass_valid~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|mm_target_addr[22]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|mm_target_addr[22]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|mm_target_addr[24]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|mm_target_addr[24]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|output_beats_ctr[2]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|output_beats_ctr[2]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|output_beats_ctr[5]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|output_beats_ctr[5]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|output_beats_ctr[6]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|output_beats_ctr[6]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|output_beats_ctr[16]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|output_beats_ctr[16]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|output_beats_ctr[17]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|output_beats_ctr[17]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|state_load.LOAD_RECEIVE                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|state_load.LOAD_RECEIVE~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|state_mm.MM_IDLE                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|state_mm.MM_IDLE~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_common_delay:unload_done_crosser|delay_line[1][0]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_common_delay:unload_done_crosser|delay_line[1][0]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|burst_size_unload_buffered[2]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|burst_size_unload_buffered[2]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|context_addr_nxt[1]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|context_addr_nxt[1]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|ctxt_target_addr[0][7]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|ctxt_target_addr[0][7]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|ctxt_target_addr[0][12]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|ctxt_target_addr[0][12]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|ctxt_target_addr[0][15]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|ctxt_target_addr[0][15]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|ctxt_target_addr[0][20]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|ctxt_target_addr[0][20]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|ctxt_target_addr[0][22]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|ctxt_target_addr[0][22]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|data_packed_reg[17]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|data_packed_reg[17]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|filled_buffer_ctr[4]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|filled_buffer_ctr[4]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_burst_size_ctr[2]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_burst_size_ctr[2]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_startof_burst                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_startof_burst~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_state.STMEM_LAST_WORD                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_state.STMEM_LAST_WORD~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|select_bit_unload_buffered[1]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|select_bit_unload_buffered[1]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|target_addr_mm_output[25]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|target_addr_mm_output[25]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|alt_vip_common_event_packet_decode:sync_cmd_input|arguments_reg[0][2]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|alt_vip_common_event_packet_decode:sync_cmd_input|arguments_reg[0][2]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|alt_vip_common_event_packet_decode:READ_SIDE_INTERFACES.rd_resp_input|arguments_valid_reg                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|alt_vip_common_event_packet_decode:READ_SIDE_INTERFACES.rd_resp_input|arguments_valid_reg~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|frame_buffer_info[2].video_data_stored[0]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|frame_buffer_info[2].video_data_stored[0]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|rd_current_buffer[1]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|rd_current_buffer[1]~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|rd_state.STATE_RD_IDLE                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|rd_state.STATE_RD_IDLE~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|rd_state.STATE_RD_IDLE_WAIT                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|rd_state.STATE_RD_IDLE_WAIT~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|start_frame_info_clear[2]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|start_frame_info_clear[2]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|wr_next_buffer[0]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|wr_next_buffer[0]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|wr_state.STATE_WR_END_FRAME                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|wr_state.STATE_WR_END_FRAME~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|wr_state.STATE_WR_IDLE                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|wr_state.STATE_WR_IDLE~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:sync_cmd_input|arguments_reg[1][12]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:sync_cmd_input|arguments_reg[1][12]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:sync_cmd_input|arguments_reg[1][16]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:sync_cmd_input|arguments_reg[1][16]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:sync_cmd_input|arguments_reg[1][21]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:sync_cmd_input|arguments_reg[1][21]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:vib_resp_input|arguments_reg[0][1]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:vib_resp_input|arguments_reg[0][1]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:vib_resp_input|arguments_reg[0][5]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:vib_resp_input|arguments_reg[0][5]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_encode:pt_cmd_encoder|gen_command_encoder.gen_arg_cycles_two.second_arg                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_encode:pt_cmd_encoder|gen_command_encoder.gen_arg_cycles_two.second_arg~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[0]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[0]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[1]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[1]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[3]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[3]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[6]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[6]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[8]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[8]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[10]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[10]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[11]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[11]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[17]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[17]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[22]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[22]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[24]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[24]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[25]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[25]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|state.STATE_REQUEST_EITHER_FRAME_OR_USER_PKT_FROM_VIB                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|state.STATE_REQUEST_EITHER_FRAME_OR_USER_PKT_FROM_VIB~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|state.STATE_SENDING_SYNC_RESP_FOR_PREVIOUS_PKT                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|state.STATE_SENDING_SYNC_RESP_FOR_PREVIOUS_PKT~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|state.STATE_VIB_RESP_WAIT                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|state.STATE_VIB_RESP_WAIT~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input|arguments_reg[0][2]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input|arguments_reg[0][2]~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input|arguments_valid_reg                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input|arguments_valid_reg~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|alt_vip_common_latency_0_to_latency_1:latency_converter|av_st_dout_data_1[16]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|alt_vip_common_latency_0_to_latency_1:latency_converter|av_st_dout_data_1[16]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_cmd:vid_back|alt_vip_common_event_packet_decode:cmd_input|arguments_valid_reg                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_cmd:vid_back|alt_vip_common_event_packet_decode:cmd_input|arguments_valid_reg~DUPLICATE                                                                                                                                                ;                  ;                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_cmd:vid_back|state.SEND_PACKET                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_cmd:vid_back|state.SEND_PACKET~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|count[1]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_r:the_camera_module_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_r:the_camera_module_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]~DUPLICATE                                                                                                             ;                  ;                       ;
; camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_r:the_camera_module_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_r:the_camera_module_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]~DUPLICATE                                                                                                             ;                  ;                       ;
; camera_module_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; camera_module_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; camera_module_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|read_accepted                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|read_accepted~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; camera_module_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_2_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; camera_module_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[7]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[7]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; camera_module_mm_interconnect_0:mm_interconnect_0|camera_module_mm_interconnect_0_cmd_mux_001:cmd_mux_002|saved_grant[0]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_0:mm_interconnect_0|camera_module_mm_interconnect_0_cmd_mux_001:cmd_mux_002|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|wr_ptr[2]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[7]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[2]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[2]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[3]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[3]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[5]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[5]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[8]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[8]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[15]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[15]~DUPLICATE                                                                                                                           ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[16]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[16]~DUPLICATE                                                                                                                           ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[21]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[21]~DUPLICATE                                                                                                                           ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[23]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[23]~DUPLICATE                                                                                                                           ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[24]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[24]~DUPLICATE                                                                                                                           ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[1]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[1]~DUPLICATE                                                                                                                                ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                                      ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_rd_translator|address_register[11]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_rd_translator|address_register[11]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_rd_translator|address_register[14]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_rd_translator|address_register[14]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_rd_translator|address_register[15]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_rd_translator|address_register[15]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_rd_translator|address_register[18]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_rd_translator|address_register[18]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_rd_translator|address_register[24]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_rd_translator|address_register[24]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[5]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[5]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[11]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[11]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[12]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[12]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[17]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[17]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[18]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[18]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[22]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[22]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[23]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[23]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[24]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[24]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|end_begintransfer                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|end_begintransfer~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|address_reg[1]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|address_reg[1]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|byte_cnt_reg[2]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|byte_cnt_reg[2]~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|count[0]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|count[0]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|active_addr[14]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|active_addr[14]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|active_rnw                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|active_rnw~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|camera_module_new_sdram_controller_0_input_efifo_module:the_camera_module_new_sdram_controller_0_input_efifo_module|entries[0]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|camera_module_new_sdram_controller_0_input_efifo_module:the_camera_module_new_sdram_controller_0_input_efifo_module|entries[0]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|camera_module_new_sdram_controller_0_input_efifo_module:the_camera_module_new_sdram_controller_0_input_efifo_module|entries[1]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|camera_module_new_sdram_controller_0_input_efifo_module:the_camera_module_new_sdram_controller_0_input_efifo_module|entries[1]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|i_state.010                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|i_state.010~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_state.000001000                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_state.000001000~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_state.010000000                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_state.010000000~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_state.100000000                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_state.100000000~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|D_iw[4]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_cnt[0]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[2]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[2]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[6]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[6]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[9]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[9]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[20]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[20]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[22]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[22]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[25]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[25]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[26]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[26]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[30]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[30]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[31]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_shift_rot_result[31]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_src1[5]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_src1[10]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_src1[11]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_src1[26]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_src1[27]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|W_alu_result[0]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|W_alu_result[0]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|W_alu_result[1]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|W_alu_result[1]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|W_alu_result[3]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|W_alu_result[3]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|W_alu_result[10]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|W_alu_result[10]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|W_alu_result[13]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|W_alu_result[13]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[3]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[3]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[5]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[5]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_oci_debug:the_camera_module_nios2_gen2_0_cpu_nios2_oci_debug|monitor_ready                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_oci_debug:the_camera_module_nios2_gen2_0_cpu_nios2_oci_debug|monitor_ready~DUPLICATE                                                                         ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|MonAReg[3]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|MonAReg[3]~DUPLICATE                                                                                  ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[6]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[6]~DUPLICATE                                                                                  ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[17]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[17]~DUPLICATE                                                                                 ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[19]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[19]~DUPLICATE                                                                                 ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[28]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[28]~DUPLICATE                                                                                 ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|read                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|read~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|writedata[3]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|writedata[3]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|d_byteenable[0]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|d_byteenable[0]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|d_writedata[3]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|d_writedata[3]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|d_writedata[10]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|d_writedata[10]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[9]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[9]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[10]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[10]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[3]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[3]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~DUPLICATE ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                         ;
+-----------------------------+--------------------------------------+--------------+-------------------+------------------------+----------------------------+
; Name                        ; Ignored Entity                       ; Ignored From ; Ignored To        ; Ignored Value          ; Ignored Source             ;
+-----------------------------+--------------------------------------+--------------+-------------------+------------------------+----------------------------+
; Location                    ;                                      ;              ; ADC_CONVST        ; PIN_AJ4                ; QSF Assignment             ;
; Location                    ;                                      ;              ; ADC_DIN           ; PIN_AK4                ; QSF Assignment             ;
; Location                    ;                                      ;              ; ADC_DOUT          ; PIN_AK3                ; QSF Assignment             ;
; Location                    ;                                      ;              ; ADC_SCLK          ; PIN_AK2                ; QSF Assignment             ;
; Location                    ;                                      ;              ; AUD_ADCDAT        ; PIN_K7                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; AUD_ADCLRCK       ; PIN_K8                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; AUD_BCLK          ; PIN_H7                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; AUD_DACDAT        ; PIN_J7                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; AUD_DACLRCK       ; PIN_H8                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; AUD_XCK           ; PIN_G7                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; CAMERA_I2C_SCL    ; PIN_AK22               ; QSF Assignment             ;
; Location                    ;                                      ;              ; CAMERA_I2C_SDA    ; PIN_AJ22               ; QSF Assignment             ;
; Location                    ;                                      ;              ; CAMERA_PWDN_n     ; PIN_AH23               ; QSF Assignment             ;
; Location                    ;                                      ;              ; CLOCK2_50         ; PIN_AA16               ; QSF Assignment             ;
; Location                    ;                                      ;              ; CLOCK3_50         ; PIN_Y26                ; QSF Assignment             ;
; Location                    ;                                      ;              ; CLOCK4_50         ; PIN_K14                ; QSF Assignment             ;
; Location                    ;                                      ;              ; CLOCK_50          ; PIN_AF14               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_ADDR[0]      ; PIN_AK14               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_ADDR[10]     ; PIN_AG12               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_ADDR[11]     ; PIN_AH13               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_ADDR[12]     ; PIN_AJ14               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_ADDR[1]      ; PIN_AH14               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_ADDR[2]      ; PIN_AG15               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_ADDR[3]      ; PIN_AE14               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_ADDR[4]      ; PIN_AB15               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_ADDR[5]      ; PIN_AC14               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_ADDR[6]      ; PIN_AD14               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_ADDR[7]      ; PIN_AF15               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_ADDR[8]      ; PIN_AH15               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_ADDR[9]      ; PIN_AG13               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_BA[0]        ; PIN_AF13               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_BA[1]        ; PIN_AJ12               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_CAS_N        ; PIN_AF11               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_CKE          ; PIN_AK13               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_CLK          ; PIN_AH12               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_CS_N         ; PIN_AG11               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_DQ[0]        ; PIN_AK6                ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_DQ[10]       ; PIN_AJ9                ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_DQ[11]       ; PIN_AH9                ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_DQ[12]       ; PIN_AH8                ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_DQ[13]       ; PIN_AH7                ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_DQ[14]       ; PIN_AJ6                ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_DQ[15]       ; PIN_AJ5                ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_DQ[1]        ; PIN_AJ7                ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_DQ[2]        ; PIN_AK7                ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_DQ[3]        ; PIN_AK8                ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_DQ[4]        ; PIN_AK9                ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_DQ[5]        ; PIN_AG10               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_DQ[6]        ; PIN_AK11               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_DQ[7]        ; PIN_AJ11               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_DQ[8]        ; PIN_AH10               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_DQ[9]        ; PIN_AJ10               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_LDQM         ; PIN_AB13               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_RAS_N        ; PIN_AE13               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_UDQM         ; PIN_AK12               ; QSF Assignment             ;
; Location                    ;                                      ;              ; DRAM_WE_N         ; PIN_AA13               ; QSF Assignment             ;
; Location                    ;                                      ;              ; FPGA_I2C_SCLK     ; PIN_J12                ; QSF Assignment             ;
; Location                    ;                                      ;              ; FPGA_I2C_SDAT     ; PIN_K12                ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[0]           ; PIN_AC18               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[10]          ; PIN_AH18               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[11]          ; PIN_AH17               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[12]          ; PIN_AG16               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[13]          ; PIN_AE16               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[14]          ; PIN_AF16               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[15]          ; PIN_AG17               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[16]          ; PIN_AA18               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[17]          ; PIN_AA19               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[18]          ; PIN_AE17               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[19]          ; PIN_AC20               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[1]           ; PIN_Y17                ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[20]          ; PIN_AH19               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[21]          ; PIN_AJ20               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[22]          ; PIN_AH20               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[23]          ; PIN_AK21               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[24]          ; PIN_AD19               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[25]          ; PIN_AD20               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[26]          ; PIN_AE18               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[27]          ; PIN_AE19               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[28]          ; PIN_AF20               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[29]          ; PIN_AF21               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[2]           ; PIN_AD17               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[30]          ; PIN_AF19               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[31]          ; PIN_AG21               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[32]          ; PIN_AF18               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[33]          ; PIN_AG20               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[34]          ; PIN_AG18               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[35]          ; PIN_AJ21               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[3]           ; PIN_Y18                ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[4]           ; PIN_AK16               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[5]           ; PIN_AK18               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[6]           ; PIN_AK19               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[7]           ; PIN_AJ19               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[8]           ; PIN_AJ17               ; QSF Assignment             ;
; Location                    ;                                      ;              ; GPIO[9]           ; PIN_AJ16               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX0[0]           ; PIN_AE26               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX0[1]           ; PIN_AE27               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX0[2]           ; PIN_AE28               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX0[3]           ; PIN_AG27               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX0[4]           ; PIN_AF28               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX0[5]           ; PIN_AG28               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX0[6]           ; PIN_AH28               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX1[0]           ; PIN_AJ29               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX1[1]           ; PIN_AH29               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX1[2]           ; PIN_AH30               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX1[3]           ; PIN_AG30               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX1[4]           ; PIN_AF29               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX1[5]           ; PIN_AF30               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX1[6]           ; PIN_AD27               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX2[0]           ; PIN_AB23               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX2[1]           ; PIN_AE29               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX2[2]           ; PIN_AD29               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX2[3]           ; PIN_AC28               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX2[4]           ; PIN_AD30               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX2[5]           ; PIN_AC29               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX2[6]           ; PIN_AC30               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX3[0]           ; PIN_AD26               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX3[1]           ; PIN_AC27               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX3[2]           ; PIN_AD25               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX3[3]           ; PIN_AC25               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX3[4]           ; PIN_AB28               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX3[5]           ; PIN_AB25               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX3[6]           ; PIN_AB22               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX4[0]           ; PIN_AA24               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX4[1]           ; PIN_Y23                ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX4[2]           ; PIN_Y24                ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX4[3]           ; PIN_W22                ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX4[4]           ; PIN_W24                ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX4[5]           ; PIN_V23                ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX4[6]           ; PIN_W25                ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX5[0]           ; PIN_V25                ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX5[1]           ; PIN_AA28               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX5[2]           ; PIN_Y27                ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX5[3]           ; PIN_AB27               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX5[4]           ; PIN_AB26               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX5[5]           ; PIN_AA26               ; QSF Assignment             ;
; Location                    ;                                      ;              ; HEX5[6]           ; PIN_AA25               ; QSF Assignment             ;
; Location                    ;                                      ;              ; IRDA_RXD          ; PIN_AA30               ; QSF Assignment             ;
; Location                    ;                                      ;              ; IRDA_TXD          ; PIN_AB30               ; QSF Assignment             ;
; Location                    ;                                      ;              ; KEY[0]            ; PIN_AA14               ; QSF Assignment             ;
; Location                    ;                                      ;              ; KEY[1]            ; PIN_AA15               ; QSF Assignment             ;
; Location                    ;                                      ;              ; KEY[2]            ; PIN_W15                ; QSF Assignment             ;
; Location                    ;                                      ;              ; KEY[3]            ; PIN_Y16                ; QSF Assignment             ;
; Location                    ;                                      ;              ; LEDR[0]           ; PIN_V16                ; QSF Assignment             ;
; Location                    ;                                      ;              ; LEDR[1]           ; PIN_W16                ; QSF Assignment             ;
; Location                    ;                                      ;              ; LEDR[2]           ; PIN_V17                ; QSF Assignment             ;
; Location                    ;                                      ;              ; LEDR[3]           ; PIN_V18                ; QSF Assignment             ;
; Location                    ;                                      ;              ; LEDR[4]           ; PIN_W17                ; QSF Assignment             ;
; Location                    ;                                      ;              ; LEDR[5]           ; PIN_W19                ; QSF Assignment             ;
; Location                    ;                                      ;              ; LEDR[6]           ; PIN_Y19                ; QSF Assignment             ;
; Location                    ;                                      ;              ; LEDR[7]           ; PIN_W20                ; QSF Assignment             ;
; Location                    ;                                      ;              ; LEDR[8]           ; PIN_W21                ; QSF Assignment             ;
; Location                    ;                                      ;              ; LEDR[9]           ; PIN_Y21                ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_CS_n         ; PIN_AG23               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_I2C_SCL      ; PIN_AF24               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_I2C_SDA      ; PIN_AF23               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_MCLK         ; PIN_AH22               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_PIXEL_CLK    ; PIN_AA21               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_PIXEL_D[0]   ; PIN_AC23               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_PIXEL_D[1]   ; PIN_AD24               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_PIXEL_D[2]   ; PIN_AE23               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_PIXEL_D[3]   ; PIN_AE24               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_PIXEL_D[4]   ; PIN_AF25               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_PIXEL_D[5]   ; PIN_AF26               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_PIXEL_D[6]   ; PIN_AG25               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_PIXEL_D[7]   ; PIN_AG26               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_PIXEL_D[8]   ; PIN_AH24               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_PIXEL_D[9]   ; PIN_AH27               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_PIXEL_HS     ; PIN_AK24               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_PIXEL_VS     ; PIN_AJ25               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_REFCLK       ; PIN_AK26               ; QSF Assignment             ;
; Location                    ;                                      ;              ; MIPI_RESET_n      ; PIN_AK23               ; QSF Assignment             ;
; Location                    ;                                      ;              ; PS2_CLK           ; PIN_AD7                ; QSF Assignment             ;
; Location                    ;                                      ;              ; PS2_CLK2          ; PIN_AD9                ; QSF Assignment             ;
; Location                    ;                                      ;              ; PS2_DAT           ; PIN_AE7                ; QSF Assignment             ;
; Location                    ;                                      ;              ; PS2_DAT2          ; PIN_AE9                ; QSF Assignment             ;
; Location                    ;                                      ;              ; SW[0]             ; PIN_AB12               ; QSF Assignment             ;
; Location                    ;                                      ;              ; SW[1]             ; PIN_AC12               ; QSF Assignment             ;
; Location                    ;                                      ;              ; SW[2]             ; PIN_AF9                ; QSF Assignment             ;
; Location                    ;                                      ;              ; SW[3]             ; PIN_AF10               ; QSF Assignment             ;
; Location                    ;                                      ;              ; SW[4]             ; PIN_AD11               ; QSF Assignment             ;
; Location                    ;                                      ;              ; SW[5]             ; PIN_AD12               ; QSF Assignment             ;
; Location                    ;                                      ;              ; SW[6]             ; PIN_AE11               ; QSF Assignment             ;
; Location                    ;                                      ;              ; SW[7]             ; PIN_AC9                ; QSF Assignment             ;
; Location                    ;                                      ;              ; SW[8]             ; PIN_AD10               ; QSF Assignment             ;
; Location                    ;                                      ;              ; SW[9]             ; PIN_AE12               ; QSF Assignment             ;
; Location                    ;                                      ;              ; TD_CLK27          ; PIN_H15                ; QSF Assignment             ;
; Location                    ;                                      ;              ; TD_DATA[0]        ; PIN_D2                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; TD_DATA[1]        ; PIN_B1                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; TD_DATA[2]        ; PIN_E2                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; TD_DATA[3]        ; PIN_B2                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; TD_DATA[4]        ; PIN_D1                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; TD_DATA[5]        ; PIN_E1                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; TD_DATA[6]        ; PIN_C2                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; TD_DATA[7]        ; PIN_B3                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; TD_HS             ; PIN_A5                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; TD_RESET_N        ; PIN_F6                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; TD_VS             ; PIN_A3                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_BLANK_N       ; PIN_F10                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_B[0]          ; PIN_B13                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_B[1]          ; PIN_G13                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_B[2]          ; PIN_H13                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_B[3]          ; PIN_F14                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_B[4]          ; PIN_H14                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_B[5]          ; PIN_F15                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_B[6]          ; PIN_G15                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_B[7]          ; PIN_J14                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_CLK           ; PIN_A11                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_G[0]          ; PIN_J9                 ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_G[1]          ; PIN_J10                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_G[2]          ; PIN_H12                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_G[3]          ; PIN_G10                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_G[4]          ; PIN_G11                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_G[5]          ; PIN_G12                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_G[6]          ; PIN_F11                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_G[7]          ; PIN_E11                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_HS            ; PIN_B11                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_R[0]          ; PIN_A13                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_R[1]          ; PIN_C13                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_R[2]          ; PIN_E13                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_R[3]          ; PIN_B12                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_R[4]          ; PIN_C12                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_R[5]          ; PIN_D12                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_R[6]          ; PIN_E12                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_R[7]          ; PIN_F13                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_SYNC_N        ; PIN_C10                ; QSF Assignment             ;
; Location                    ;                                      ;              ; VGA_VS            ; PIN_D11                ; QSF Assignment             ;
; Synchronizer Identification ; alt_vip_common_sync                  ;              ; data_out_sync0[1] ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; I/O Standard                ; camera_module                        ;              ; ADC_CONVST        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; ADC_DIN           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; ADC_DOUT          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; ADC_SCLK          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; AUD_ADCDAT        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; AUD_ADCLRCK       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; AUD_BCLK          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; AUD_DACDAT        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; AUD_DACLRCK       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; AUD_XCK           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; CAMERA_I2C_SCL    ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; CAMERA_I2C_SDA    ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; CAMERA_PWDN_n     ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; CLOCK2_50         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; CLOCK3_50         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; CLOCK4_50         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; CLOCK_50          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_ADDR[0]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_ADDR[10]     ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_ADDR[11]     ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_ADDR[12]     ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_ADDR[1]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_ADDR[2]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_ADDR[3]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_ADDR[4]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_ADDR[5]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_ADDR[6]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_ADDR[7]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_ADDR[8]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_ADDR[9]      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_BA[0]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_BA[1]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_CAS_N        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_CKE          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_CLK          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_CS_N         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_DQ[0]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_DQ[10]       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_DQ[11]       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_DQ[12]       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_DQ[13]       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_DQ[14]       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_DQ[15]       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_DQ[1]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_DQ[2]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_DQ[3]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_DQ[4]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_DQ[5]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_DQ[6]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_DQ[7]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_DQ[8]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_DQ[9]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_LDQM         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_RAS_N        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_UDQM         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; DRAM_WE_N         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; FPGA_I2C_SCLK     ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; FPGA_I2C_SDAT     ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[0]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[10]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[11]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[12]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[13]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[14]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[15]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[16]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[17]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[18]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[19]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[1]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[20]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[21]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[22]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[23]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[24]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[25]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[26]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[27]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[28]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[29]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[2]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[30]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[31]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[32]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[33]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[34]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[35]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[3]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[4]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[5]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[6]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[7]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[8]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; GPIO[9]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX0[0]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX0[1]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX0[2]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX0[3]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX0[4]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX0[5]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX0[6]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX1[0]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX1[1]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX1[2]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX1[3]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX1[4]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX1[5]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX1[6]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX2[0]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX2[1]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX2[2]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX2[3]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX2[4]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX2[5]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX2[6]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX3[0]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX3[1]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX3[2]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX3[3]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX3[4]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX3[5]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX3[6]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX4[0]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX4[1]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX4[2]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX4[3]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX4[4]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX4[5]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX4[6]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX5[0]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX5[1]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX5[2]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX5[3]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX5[4]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX5[5]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; HEX5[6]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; IRDA_RXD          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; IRDA_TXD          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; KEY[0]            ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; KEY[1]            ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; KEY[2]            ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; KEY[3]            ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; LEDR[0]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; LEDR[1]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; LEDR[2]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; LEDR[3]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; LEDR[4]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; LEDR[5]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; LEDR[6]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; LEDR[7]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; LEDR[8]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; LEDR[9]           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_CS_n         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_I2C_SCL      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_I2C_SDA      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_MCLK         ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_PIXEL_CLK    ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_PIXEL_D[0]   ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_PIXEL_D[1]   ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_PIXEL_D[2]   ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_PIXEL_D[3]   ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_PIXEL_D[4]   ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_PIXEL_D[5]   ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_PIXEL_D[6]   ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_PIXEL_D[7]   ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_PIXEL_D[8]   ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_PIXEL_D[9]   ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_PIXEL_HS     ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_PIXEL_VS     ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_REFCLK       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; MIPI_RESET_n      ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; PS2_CLK           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; PS2_CLK2          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; PS2_DAT           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; PS2_DAT2          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; SW[0]             ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; SW[1]             ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; SW[2]             ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; SW[3]             ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; SW[4]             ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; SW[5]             ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; SW[6]             ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; SW[7]             ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; SW[8]             ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; SW[9]             ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; TD_CLK27          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; TD_DATA[0]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; TD_DATA[1]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; TD_DATA[2]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; TD_DATA[3]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; TD_DATA[4]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; TD_DATA[5]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; TD_DATA[6]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; TD_DATA[7]        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; TD_HS             ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; TD_RESET_N        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; TD_VS             ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_BLANK_N       ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_B[0]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_B[1]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_B[2]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_B[3]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_B[4]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_B[5]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_B[6]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_B[7]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_CLK           ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_G[0]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_G[1]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_G[2]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_G[3]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_G[4]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_G[5]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_G[6]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_G[7]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_HS            ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_R[0]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_R[1]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_R[2]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_R[3]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_R[4]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_R[5]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_R[6]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_R[7]          ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_SYNC_N        ; 3.3-V LVTTL            ; QSF Assignment             ;
; I/O Standard                ; camera_module                        ;              ; VGA_VS            ; 3.3-V LVTTL            ; QSF Assignment             ;
; Fast Input Register         ; camera_module_new_sdram_controller_0 ;              ; za_data[0]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; camera_module_new_sdram_controller_0 ;              ; za_data[10]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; camera_module_new_sdram_controller_0 ;              ; za_data[11]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; camera_module_new_sdram_controller_0 ;              ; za_data[12]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; camera_module_new_sdram_controller_0 ;              ; za_data[13]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; camera_module_new_sdram_controller_0 ;              ; za_data[14]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; camera_module_new_sdram_controller_0 ;              ; za_data[15]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; camera_module_new_sdram_controller_0 ;              ; za_data[1]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; camera_module_new_sdram_controller_0 ;              ; za_data[2]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; camera_module_new_sdram_controller_0 ;              ; za_data[3]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; camera_module_new_sdram_controller_0 ;              ; za_data[4]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; camera_module_new_sdram_controller_0 ;              ; za_data[5]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; camera_module_new_sdram_controller_0 ;              ; za_data[6]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; camera_module_new_sdram_controller_0 ;              ; za_data[7]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; camera_module_new_sdram_controller_0 ;              ; za_data[8]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; camera_module_new_sdram_controller_0 ;              ; za_data[9]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; camera_module_new_sdram_controller_0 ;              ; m_data[0]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; camera_module_new_sdram_controller_0 ;              ; m_data[10]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; camera_module_new_sdram_controller_0 ;              ; m_data[11]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; camera_module_new_sdram_controller_0 ;              ; m_data[12]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; camera_module_new_sdram_controller_0 ;              ; m_data[13]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; camera_module_new_sdram_controller_0 ;              ; m_data[14]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; camera_module_new_sdram_controller_0 ;              ; m_data[15]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; camera_module_new_sdram_controller_0 ;              ; m_data[1]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; camera_module_new_sdram_controller_0 ;              ; m_data[2]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; camera_module_new_sdram_controller_0 ;              ; m_data[3]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; camera_module_new_sdram_controller_0 ;              ; m_data[4]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; camera_module_new_sdram_controller_0 ;              ; m_data[5]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; camera_module_new_sdram_controller_0 ;              ; m_data[6]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; camera_module_new_sdram_controller_0 ;              ; m_data[7]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; camera_module_new_sdram_controller_0 ;              ; m_data[8]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; camera_module_new_sdram_controller_0 ;              ; m_data[9]         ; ON                     ; Compiler or HDL Assignment ;
+-----------------------------+--------------------------------------+--------------+-------------------+------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 9206 ) ; 0.00 % ( 0 / 9206 )        ; 0.00 % ( 0 / 9206 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 9206 ) ; 0.00 % ( 0 / 9206 )        ; 0.00 % ( 0 / 9206 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8810 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 163 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 224 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/output_files/DE1_SOC_D8M_RTL.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,573 / 32,070        ; 8 %   ;
; ALMs needed [=A-B+C]                                        ; 2,573                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,219 / 32,070        ; 10 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,188                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,082                 ;       ;
;         [c] ALMs used for registers                         ; 949                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 667 / 32,070          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 21 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ;       ;
;         [c] Due to LAB input limits                         ; 19                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 435 / 3,207           ; 14 %  ;
;     -- Logic LABs                                           ; 435                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 4,002                 ;       ;
;     -- 7 input functions                                    ; 64                    ;       ;
;     -- 6 input functions                                    ; 603                   ;       ;
;     -- 5 input functions                                    ; 735                   ;       ;
;     -- 4 input functions                                    ; 642                   ;       ;
;     -- <=3 input functions                                  ; 1,958                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,110                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 4,621                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 4,274 / 64,140        ; 7 %   ;
;         -- Secondary logic registers                        ; 347 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 4,416                 ;       ;
;         -- Routing optimization registers                   ; 205                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 101 / 457             ; 22 %  ;
;     -- Clock pins                                           ; 6 / 8                 ; 75 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
; I/O registers                                               ; 69                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 180 / 397             ; 45 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,339,598 / 4,065,280 ; 33 %  ;
; Total block memory implementation bits                      ; 1,843,200 / 4,065,280 ; 45 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 2 / 87                ; 2 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.1% / 3.1% / 3.1%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 17.6% / 18.1% / 17.1% ;       ;
; Maximum fan-out                                             ; 4305                  ;       ;
; Highest non-global fan-out                                  ; 1468                  ;       ;
; Total fan-out                                               ; 37361                 ;       ;
; Average fan-out                                             ; 3.67                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                        ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; pzdyqx:nabboc        ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2428 / 32070 ( 8 % )  ; 62 / 32070 ( < 1 % ) ; 84 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2428                  ; 62                   ; 84                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3054 / 32070 ( 10 % ) ; 77 / 32070 ( < 1 % ) ; 90 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1149                  ; 10                   ; 30                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 998                   ; 40                   ; 44                   ; 0                              ;
;         [c] ALMs used for registers                         ; 907                   ; 27                   ; 16                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 647 / 32070 ( 2 % )   ; 15 / 32070 ( < 1 % ) ; 6 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 21 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )    ; 0 / 32070 ( 0 % )    ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ; 0                    ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 19                    ; 0                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 414 / 3207 ( 13 % )   ; 14 / 3207 ( < 1 % )  ; 14 / 3207 ( < 1 % )  ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 414                   ; 14                   ; 14                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 3778                  ; 91                   ; 133                  ; 0                              ;
;     -- 7 input functions                                    ; 60                    ; 4                    ; 0                    ; 0                              ;
;     -- 6 input functions                                    ; 561                   ; 12                   ; 30                   ; 0                              ;
;     -- 5 input functions                                    ; 695                   ; 15                   ; 25                   ; 0                              ;
;     -- 4 input functions                                    ; 610                   ; 17                   ; 15                   ; 0                              ;
;     -- <=3 input functions                                  ; 1852                  ; 43                   ; 63                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1067                  ; 35                   ; 8                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                      ;                                ;
;         -- Primary logic registers                          ; 4111 / 64140 ( 6 % )  ; 72 / 64140 ( < 1 % ) ; 91 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 339 / 64140 ( < 1 % ) ; 3 / 64140 ( < 1 % )  ; 5 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                      ;                                ;
;         -- Design implementation registers                  ; 4253                  ; 72                   ; 91                   ; 0                              ;
;         -- Routing optimization registers                   ; 197                   ; 3                    ; 5                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
;                                                             ;                       ;                      ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                    ; 0                              ;
; I/O pins                                                    ; 101                   ; 0                    ; 0                    ; 0                              ;
; I/O registers                                               ; 69                    ; 0                    ; 0                    ; 0                              ;
; Total block memory bits                                     ; 1339598               ; 0                    ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 1843200               ; 0                    ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 180 / 397 ( 45 % )    ; 0 / 397 ( 0 % )      ; 0 / 397 ( 0 % )      ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 2 / 87 ( 2 % )        ; 0 / 87 ( 0 % )       ; 0 / 87 ( 0 % )       ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )                ;
; Double data rate I/O input circuitry                        ; 16 / 400 ( 4 % )      ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 37 / 400 ( 9 % )      ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 16 / 425 ( 3 % )      ; 0 / 425 ( 0 % )      ; 0 / 425 ( 0 % )      ; 0 / 425 ( 0 % )                ;
;                                                             ;                       ;                      ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                      ;                                ;
;     -- Input Connections                                    ; 312                   ; 64                   ; 151                  ; 1                              ;
;     -- Registered Input Connections                         ; 146                   ; 29                   ; 104                  ; 0                              ;
;     -- Output Connections                                   ; 25                    ; 5                    ; 232                  ; 266                            ;
;     -- Registered Output Connections                        ; 6                     ; 3                    ; 232                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Total Connections                                    ; 38513                 ; 569                  ; 1062                 ; 275                            ;
;     -- Registered Connections                               ; 15361                 ; 345                  ; 784                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Top                                                  ; 32                    ; 1                    ; 206                  ; 98                             ;
;     -- pzdyqx:nabboc                                        ; 1                     ; 0                    ; 37                   ; 31                             ;
;     -- sld_hub:auto_hub                                     ; 206                   ; 37                   ; 2                    ; 138                            ;
;     -- hard_block:auto_generated_inst                       ; 98                    ; 31                   ; 138                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                      ;                                ;
;     -- Input Ports                                          ; 69                    ; 11                   ; 87                   ; 4                              ;
;     -- Output Ports                                         ; 60                    ; 4                    ; 104                  ; 9                              ;
;     -- Bidir Ports                                          ; 16                    ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 2                    ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 3                    ; 60                   ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 3                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                    ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                    ; 68                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                    ; 73                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                    ; 73                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name                                   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; alt_vip_cl_cvo_0_clocked_video_vid_clk ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 326                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[0]           ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[10]          ; AE17  ; 4A       ; 50           ; 0            ; 40           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[11]          ; AK14  ; 3B       ; 40           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[12]          ; AK13  ; 3B       ; 36           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[13]          ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[14]          ; AG17  ; 4A       ; 50           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[15]          ; AH15  ; 3B       ; 38           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[16]          ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[17]          ; W16   ; 4A       ; 52           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[18]          ; AH12  ; 3B       ; 38           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[19]          ; AH20  ; 4A       ; 54           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[1]           ; AF18  ; 4A       ; 50           ; 0            ; 57           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[20]          ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[21]          ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[22]          ; AK12  ; 3B       ; 36           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[23]          ; AG15  ; 3B       ; 38           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[2]           ; AG16  ; 4A       ; 50           ; 0            ; 74           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[3]           ; V16   ; 4A       ; 52           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[4]           ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[5]           ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[6]           ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[7]           ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[8]           ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_data[9]           ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_endofpacket       ; AK19  ; 4A       ; 60           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_startofpacket     ; AH22  ; 4A       ; 66           ; 0            ; 91           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; alt_vip_cl_vfb_0_din_valid             ; W15   ; 3B       ; 40           ; 0            ; 0            ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk_clk                                ; AB27  ; 5B       ; 89           ; 23           ; 20           ; 4305                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pio_in_export                          ; AJ2   ; 3A       ; 14           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset_reset_n                          ; AH4   ; 3A       ; 6            ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+----------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                                         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; alt_vip_cl_cvo_0_clocked_video_underflow     ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[0]   ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[10]  ; AG22  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[11]  ; AF20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[12]  ; AD17  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[13]  ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[14]  ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[15]  ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[16]  ; AG23  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[17]  ; Y17   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[18]  ; AC18  ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[19]  ; AF21  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[1]   ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[20]  ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[21]  ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[22]  ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[23]  ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[2]   ; AD19  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[3]   ; AA21  ; 4A       ; 88           ; 0            ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[4]   ; AA19  ; 4A       ; 72           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[5]   ; AE18  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[6]   ; AG20  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[7]   ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[8]   ; AE19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[9]   ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_datavalid ; AE23  ; 4A       ; 78           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_f         ; D4    ; 8A       ; 10           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_h         ; Y18   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_h_sync    ; AF23  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_v         ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_cvo_0_clocked_video_vid_v_sync    ; AE22  ; 4A       ; 78           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alt_vip_cl_vfb_0_din_ready                   ; AF16  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_addr[0]                                ; AF15  ; 3B       ; 32           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_addr[10]                               ; AH7   ; 3B       ; 32           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_addr[11]                               ; AG13  ; 3B       ; 26           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_addr[12]                               ; AF14  ; 3B       ; 32           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_addr[1]                                ; AC14  ; 3B       ; 28           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_addr[2]                                ; AK8   ; 3B       ; 28           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_addr[3]                                ; AH14  ; 3B       ; 30           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_addr[4]                                ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_addr[5]                                ; AA14  ; 3B       ; 36           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_addr[6]                                ; AK9   ; 3B       ; 30           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_addr[7]                                ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_addr[8]                                ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_addr[9]                                ; AH10  ; 3B       ; 34           ; 0            ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_ba[0]                                  ; AH13  ; 3B       ; 30           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_ba[1]                                  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_cas_n                                  ; AC12  ; 3A       ; 16           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_cke                                    ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_cs_n                                   ; AG12  ; 3B       ; 26           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_dqm[0]                                 ; AB15  ; 3B       ; 28           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_dqm[1]                                 ; AK7   ; 3B       ; 28           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_ras_n                                  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_we_n                                   ; AK6   ; 3B       ; 24           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+----------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                          ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------+
; sdram_dq[0]  ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe               ;
; sdram_dq[10] ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10 ;
; sdram_dq[11] ; AB17  ; 4A       ; 56           ; 0            ; 17           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11 ;
; sdram_dq[12] ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12 ;
; sdram_dq[13] ; Y21   ; 5A       ; 89           ; 6            ; 20           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13 ;
; sdram_dq[14] ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14 ;
; sdram_dq[15] ; W20   ; 5A       ; 89           ; 6            ; 3            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15 ;
; sdram_dq[1]  ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1  ;
; sdram_dq[2]  ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2  ;
; sdram_dq[3]  ; AH19  ; 4A       ; 58           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3  ;
; sdram_dq[4]  ; AK21  ; 4A       ; 68           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4  ;
; sdram_dq[5]  ; AG18  ; 4A       ; 58           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5  ;
; sdram_dq[6]  ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6  ;
; sdram_dq[7]  ; V17   ; 4A       ; 60           ; 0            ; 0            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7  ;
; sdram_dq[8]  ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8  ;
; sdram_dq[9]  ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 3 / 32 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 36 / 48 ( 75 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 55 / 80 ( 69 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 32 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 3 / 16 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 80 ( 1 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                               ;
+----------+------------+----------------+----------------------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                               ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+----------------------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                                         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; sdram_addr[5]                                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; alt_vip_cl_vfb_0_din_data[20]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; sdram_dq[2]                                  ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_underflow     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[4]   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[3]   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA22     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                                       ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                                    ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                                 ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo                          ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                                       ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; sdram_dqm[0]                                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; sdram_dq[11]                                 ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; clk_clk                                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; sdram_cke                                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB29     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck                          ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                             ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; sdram_cas_n                                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; sdram_addr[1]                                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[18]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                                    ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                                    ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; sdram_ba[1]                                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[12]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[2]   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                             ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0                       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                             ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; sdram_ras_n                                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; sdram_dq[0]                                  ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; alt_vip_cl_vfb_0_din_data[10]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[5]   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[8]   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE20     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_v_sync    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_datavalid ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; sdram_addr[12]                               ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; sdram_addr[0]                                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; alt_vip_cl_vfb_0_din_ready                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF17     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; alt_vip_cl_vfb_0_din_data[1]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[11]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[19]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_h_sync    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[20]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; sdram_cs_n                                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; sdram_addr[11]                               ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG14     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; alt_vip_cl_vfb_0_din_data[23]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; alt_vip_cl_vfb_0_din_data[2]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; alt_vip_cl_vfb_0_din_data[14]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; sdram_dq[5]                                  ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[6]   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; alt_vip_cl_vfb_0_din_data[9]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[10]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[16]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG24     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; reset_reset_n                                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; sdram_addr[10]                               ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; alt_vip_cl_vfb_0_din_data[7]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; sdram_addr[9]                                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH11     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; alt_vip_cl_vfb_0_din_data[18]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; sdram_ba[0]                                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; sdram_addr[3]                                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; alt_vip_cl_vfb_0_din_data[15]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; sdram_dq[10]                                 ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; sdram_dq[3]                                  ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; alt_vip_cl_vfb_0_din_data[19]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH21     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; alt_vip_cl_vfb_0_din_startofpacket           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[14]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[13]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[7]   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; pio_in_export                                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ3      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; alt_vip_cl_vfb_0_din_data[21]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; sdram_addr[4]                                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; sdram_addr[7]                                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; sdram_addr[8]                                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; sdram_dq[12]                                 ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; alt_vip_cl_vfb_0_din_data[6]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; alt_vip_cl_vfb_0_din_data[16]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                                    ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; alt_vip_cl_vfb_0_din_data[8]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; sdram_dq[8]                                  ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; alt_vip_cl_vfb_0_din_data[0]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; sdram_dq[9]                                  ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; sdram_dq[1]                                  ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[22]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[0]   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[1]   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; alt_vip_cl_vfb_0_din_data[13]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK5      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; sdram_we_n                                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; sdram_dqm[1]                                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; sdram_addr[2]                                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; sdram_addr[6]                                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; alt_vip_cl_vfb_0_din_data[4]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; alt_vip_cl_vfb_0_din_data[22]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; alt_vip_cl_vfb_0_din_data[12]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; alt_vip_cl_vfb_0_din_data[11]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK15     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; sdram_dq[6]                                  ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                                    ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; sdram_dq[14]                                 ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; alt_vip_cl_vfb_0_din_endofpacket             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; sdram_dq[4]                                  ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[15]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[9]   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_v         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK25     ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[21]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                                    ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; alt_vip_cl_cvo_0_clocked_video_vid_f         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                                         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                                    ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS                          ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                                         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                                       ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                                         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                                       ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                                ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                               ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                                         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                                        ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi                          ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms                          ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; alt_vip_cl_vfb_0_din_data[3]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; sdram_dq[7]                                  ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[23]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; alt_vip_cl_vfb_0_din_valid                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; alt_vip_cl_vfb_0_din_data[17]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; sdram_dq[15]                                 ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                                          ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; alt_vip_cl_vfb_0_din_data[5]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_data[17]  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; alt_vip_cl_cvo_0_clocked_video_vid_h         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; sdram_dq[13]                                 ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                                    ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; alt_vip_cl_cvo_0_clocked_video_vid_clk       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP              ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                                          ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+----------------------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------+
; I/O Assignment Warnings                                                             ;
+----------------------------------------------+--------------------------------------+
; Pin Name                                     ; Reason                               ;
+----------------------------------------------+--------------------------------------+
; alt_vip_cl_cvo_0_clocked_video_vid_data[0]   ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[1]   ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[2]   ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[3]   ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[4]   ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[5]   ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[6]   ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[7]   ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[8]   ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[9]   ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[10]  ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[11]  ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[12]  ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[13]  ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[14]  ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[15]  ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[16]  ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[17]  ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[18]  ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[19]  ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[20]  ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[21]  ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[22]  ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[23]  ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_underflow     ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_datavalid ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_v_sync    ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_h_sync    ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_f         ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_h         ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_v         ; Missing drive strength and slew rate ;
; alt_vip_cl_vfb_0_din_ready                   ; Missing drive strength and slew rate ;
; sdram_addr[0]                                ; Missing drive strength and slew rate ;
; sdram_addr[1]                                ; Missing drive strength and slew rate ;
; sdram_addr[2]                                ; Missing drive strength and slew rate ;
; sdram_addr[3]                                ; Missing drive strength and slew rate ;
; sdram_addr[4]                                ; Missing drive strength and slew rate ;
; sdram_addr[5]                                ; Missing drive strength and slew rate ;
; sdram_addr[6]                                ; Missing drive strength and slew rate ;
; sdram_addr[7]                                ; Missing drive strength and slew rate ;
; sdram_addr[8]                                ; Missing drive strength and slew rate ;
; sdram_addr[9]                                ; Missing drive strength and slew rate ;
; sdram_addr[10]                               ; Missing drive strength and slew rate ;
; sdram_addr[11]                               ; Missing drive strength and slew rate ;
; sdram_addr[12]                               ; Missing drive strength and slew rate ;
; sdram_ba[0]                                  ; Missing drive strength and slew rate ;
; sdram_ba[1]                                  ; Missing drive strength and slew rate ;
; sdram_cas_n                                  ; Missing drive strength and slew rate ;
; sdram_cke                                    ; Missing drive strength and slew rate ;
; sdram_cs_n                                   ; Missing drive strength and slew rate ;
; sdram_dqm[0]                                 ; Missing drive strength and slew rate ;
; sdram_dqm[1]                                 ; Missing drive strength and slew rate ;
; sdram_ras_n                                  ; Missing drive strength and slew rate ;
; sdram_we_n                                   ; Missing drive strength and slew rate ;
; sdram_dq[0]                                  ; Missing drive strength and slew rate ;
; sdram_dq[1]                                  ; Missing drive strength and slew rate ;
; sdram_dq[2]                                  ; Missing drive strength and slew rate ;
; sdram_dq[3]                                  ; Missing drive strength and slew rate ;
; sdram_dq[4]                                  ; Missing drive strength and slew rate ;
; sdram_dq[5]                                  ; Missing drive strength and slew rate ;
; sdram_dq[6]                                  ; Missing drive strength and slew rate ;
; sdram_dq[7]                                  ; Missing drive strength and slew rate ;
; sdram_dq[8]                                  ; Missing drive strength and slew rate ;
; sdram_dq[9]                                  ; Missing drive strength and slew rate ;
; sdram_dq[10]                                 ; Missing drive strength and slew rate ;
; sdram_dq[11]                                 ; Missing drive strength and slew rate ;
; sdram_dq[12]                                 ; Missing drive strength and slew rate ;
; sdram_dq[13]                                 ; Missing drive strength and slew rate ;
; sdram_dq[14]                                 ; Missing drive strength and slew rate ;
; sdram_dq[15]                                 ; Missing drive strength and slew rate ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[0]   ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[1]   ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[2]   ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[3]   ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[4]   ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[5]   ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[6]   ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[7]   ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[8]   ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[9]   ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[10]  ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[11]  ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[12]  ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[13]  ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[14]  ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[15]  ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[16]  ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[17]  ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[18]  ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[19]  ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[20]  ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[21]  ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[22]  ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[23]  ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_underflow     ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_datavalid ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_v_sync    ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_h_sync    ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_f         ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_h         ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_v         ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_ready                   ; Missing location assignment          ;
; sdram_addr[0]                                ; Missing location assignment          ;
; sdram_addr[1]                                ; Missing location assignment          ;
; sdram_addr[2]                                ; Missing location assignment          ;
; sdram_addr[3]                                ; Missing location assignment          ;
; sdram_addr[4]                                ; Missing location assignment          ;
; sdram_addr[5]                                ; Missing location assignment          ;
; sdram_addr[6]                                ; Missing location assignment          ;
; sdram_addr[7]                                ; Missing location assignment          ;
; sdram_addr[8]                                ; Missing location assignment          ;
; sdram_addr[9]                                ; Missing location assignment          ;
; sdram_addr[10]                               ; Missing location assignment          ;
; sdram_addr[11]                               ; Missing location assignment          ;
; sdram_addr[12]                               ; Missing location assignment          ;
; sdram_ba[0]                                  ; Missing location assignment          ;
; sdram_ba[1]                                  ; Missing location assignment          ;
; sdram_cas_n                                  ; Missing location assignment          ;
; sdram_cke                                    ; Missing location assignment          ;
; sdram_cs_n                                   ; Missing location assignment          ;
; sdram_dqm[0]                                 ; Missing location assignment          ;
; sdram_dqm[1]                                 ; Missing location assignment          ;
; sdram_ras_n                                  ; Missing location assignment          ;
; sdram_we_n                                   ; Missing location assignment          ;
; sdram_dq[0]                                  ; Missing location assignment          ;
; sdram_dq[1]                                  ; Missing location assignment          ;
; sdram_dq[2]                                  ; Missing location assignment          ;
; sdram_dq[3]                                  ; Missing location assignment          ;
; sdram_dq[4]                                  ; Missing location assignment          ;
; sdram_dq[5]                                  ; Missing location assignment          ;
; sdram_dq[6]                                  ; Missing location assignment          ;
; sdram_dq[7]                                  ; Missing location assignment          ;
; sdram_dq[8]                                  ; Missing location assignment          ;
; sdram_dq[9]                                  ; Missing location assignment          ;
; sdram_dq[10]                                 ; Missing location assignment          ;
; sdram_dq[11]                                 ; Missing location assignment          ;
; sdram_dq[12]                                 ; Missing location assignment          ;
; sdram_dq[13]                                 ; Missing location assignment          ;
; sdram_dq[14]                                 ; Missing location assignment          ;
; sdram_dq[15]                                 ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_valid                   ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_endofpacket             ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_startofpacket           ; Missing location assignment          ;
; clk_clk                                      ; Missing location assignment          ;
; alt_vip_cl_cvo_0_clocked_video_vid_clk       ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[3]                 ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[2]                 ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[1]                 ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[0]                 ; Missing location assignment          ;
; reset_reset_n                                ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[16]                ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[17]                ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[18]                ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[19]                ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[9]                 ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[8]                 ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[10]                ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[11]                ; Missing location assignment          ;
; pio_in_export                                ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[20]                ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[4]                 ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[12]                ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[21]                ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[5]                 ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[13]                ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[22]                ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[6]                 ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[14]                ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[23]                ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[7]                 ; Missing location assignment          ;
; alt_vip_cl_vfb_0_din_data[15]                ; Missing location assignment          ;
+----------------------------------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+---------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Entity Name                                             ; Library Name  ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+---------------+
; |camera_module                                                                                                                          ; 2573.0 (0.3)         ; 3218.5 (0.5)                     ; 665.5 (0.2)                                       ; 20.0 (0.0)                       ; 0.0 (0.0)            ; 4002 (1)            ; 4621 (0)                  ; 69 (69)       ; 1339598           ; 180   ; 2          ; 101  ; 0            ; |camera_module                                                                                                                                                                                                                                                                                                                                                                                                                                         ; camera_module                                           ; camera_module ;
;    |altera_reset_controller:rst_controller|                                                                                             ; 0.7 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                                 ; camera_module ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                      ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                               ; camera_module ;
;    |altera_reset_controller:rst_controller_001|                                                                                         ; 3.9 (2.7)            ; 8.3 (5.3)                        ; 4.3 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                                 ; camera_module ;
;       |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                  ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                               ; camera_module ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                               ; camera_module ;
;    |camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|                                                                                    ; 318.8 (0.0)          ; 411.7 (0.0)                      ; 92.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 513 (0)             ; 661 (0)                   ; 0 (0)         ; 25600             ; 3     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0                                                                                                                                                                                                                                                                                                                                                                                         ; camera_module_alt_vip_cl_cvo_0                          ; camera_module ;
;       |alt_vip_cvo_core:cvo_core|                                                                                                       ; 181.3 (30.6)         ; 247.7 (60.5)                     ; 66.4 (29.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 310 (43)            ; 426 (111)                 ; 0 (0)         ; 25600             ; 3     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core                                                                                                                                                                                                                                                                                                                                                               ; alt_vip_cvo_core                                        ; camera_module ;
;          |alt_vip_common_fifo:input_fifo|                                                                                               ; 69.8 (0.0)           ; 94.8 (0.0)                       ; 25.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 115 (0)             ; 178 (0)                   ; 0 (0)         ; 25600             ; 3     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo                                                                                                                                                                                                                                                                                                                                ; alt_vip_common_fifo                                     ; camera_module ;
;             |dcfifo:input_fifo|                                                                                                         ; 69.8 (0.0)           ; 94.8 (0.0)                       ; 25.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 115 (0)             ; 178 (0)                   ; 0 (0)         ; 25600             ; 3     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo                                                                                                                                                                                                                                                                                                              ; dcfifo                                                  ; work          ;
;                |dcfifo_coq1:auto_generated|                                                                                             ; 69.8 (15.8)          ; 94.8 (29.2)                      ; 25.0 (13.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 115 (23)            ; 178 (61)                  ; 0 (0)         ; 25600             ; 3     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated                                                                                                                                                                                                                                                                                   ; dcfifo_coq1                                             ; work          ;
;                   |a_gray2bin_pab:rdptr_g_gray2bin|                                                                                     ; 3.1 (3.1)            ; 3.3 (3.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|a_gray2bin_pab:rdptr_g_gray2bin                                                                                                                                                                                                                                                   ; a_gray2bin_pab                                          ; work          ;
;                   |a_gray2bin_pab:rs_dgwp_gray2bin|                                                                                     ; 3.1 (3.1)            ; 3.6 (3.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|a_gray2bin_pab:rs_dgwp_gray2bin                                                                                                                                                                                                                                                   ; a_gray2bin_pab                                          ; work          ;
;                   |a_gray2bin_pab:wrptr_g_gray2bin|                                                                                     ; 2.8 (2.8)            ; 3.3 (3.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|a_gray2bin_pab:wrptr_g_gray2bin                                                                                                                                                                                                                                                   ; a_gray2bin_pab                                          ; work          ;
;                   |a_gray2bin_pab:ws_dgrp_gray2bin|                                                                                     ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|a_gray2bin_pab:ws_dgrp_gray2bin                                                                                                                                                                                                                                                   ; a_gray2bin_pab                                          ; work          ;
;                   |a_graycounter_kdc:wrptr_g1p|                                                                                         ; 12.3 (12.3)          ; 12.3 (12.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|a_graycounter_kdc:wrptr_g1p                                                                                                                                                                                                                                                       ; a_graycounter_kdc                                       ; work          ;
;                   |a_graycounter_ov6:rdptr_g1p|                                                                                         ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|a_graycounter_ov6:rdptr_g1p                                                                                                                                                                                                                                                       ; a_graycounter_ov6                                       ; work          ;
;                   |alt_synch_pipe_9pl:rs_dgwp|                                                                                          ; 3.2 (0.0)            ; 6.6 (0.0)                        ; 3.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|alt_synch_pipe_9pl:rs_dgwp                                                                                                                                                                                                                                                        ; alt_synch_pipe_9pl                                      ; work          ;
;                      |dffpipe_qe9:dffpipe15|                                                                                            ; 3.2 (3.2)            ; 6.6 (6.6)                        ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe15                                                                                                                                                                                                                                  ; dffpipe_qe9                                             ; work          ;
;                   |alt_synch_pipe_apl:ws_dgrp|                                                                                          ; 0.3 (0.0)            ; 6.8 (0.0)                        ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|alt_synch_pipe_apl:ws_dgrp                                                                                                                                                                                                                                                        ; alt_synch_pipe_apl                                      ; work          ;
;                      |dffpipe_re9:dffpipe18|                                                                                            ; 0.3 (0.3)            ; 6.8 (6.8)                        ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe18                                                                                                                                                                                                                                  ; dffpipe_re9                                             ; work          ;
;                   |altsyncram_o8d1:fifo_ram|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 25600             ; 3     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|altsyncram_o8d1:fifo_ram                                                                                                                                                                                                                                                          ; altsyncram_o8d1                                         ; work          ;
;                   |dffpipe_3dc:rdaclr|                                                                                                  ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|dffpipe_3dc:rdaclr                                                                                                                                                                                                                                                                ; dffpipe_3dc                                             ; work          ;
;                   |dffpipe_pe9:rs_brp|                                                                                                  ; 2.6 (2.6)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                                                                ; dffpipe_pe9                                             ; work          ;
;                   |dffpipe_pe9:rs_bwp|                                                                                                  ; 2.6 (2.6)            ; 2.7 (2.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                                                                                ; dffpipe_pe9                                             ; work          ;
;                   |dffpipe_pe9:ws_brp|                                                                                                  ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|dffpipe_pe9:ws_brp                                                                                                                                                                                                                                                                ; dffpipe_pe9                                             ; work          ;
;                   |dffpipe_pe9:ws_bwp|                                                                                                  ; 2.6 (2.6)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|dffpipe_pe9:ws_bwp                                                                                                                                                                                                                                                                ; dffpipe_pe9                                             ; work          ;
;                   |mux_5r7:rdemp_eq_comp_lsb_mux|                                                                                       ; 2.4 (2.4)            ; 2.7 (2.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                     ; mux_5r7                                                 ; work          ;
;                   |mux_5r7:rdemp_eq_comp_msb_mux|                                                                                       ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                     ; mux_5r7                                                 ; work          ;
;          |alt_vip_common_generic_step_count:h_counter|                                                                                  ; 9.3 (9.3)            ; 9.3 (9.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter                                                                                                                                                                                                                                                                                                                   ; alt_vip_common_generic_step_count                       ; camera_module ;
;          |alt_vip_common_generic_step_count:pixel_lane_vertical_counter[0].v_counter|                                                   ; 10.8 (10.8)          ; 10.8 (10.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:pixel_lane_vertical_counter[0].v_counter                                                                                                                                                                                                                                                                                    ; alt_vip_common_generic_step_count                       ; camera_module ;
;          |alt_vip_common_sync:clear_underflow_sticky_sync|                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_sync:clear_underflow_sticky_sync                                                                                                                                                                                                                                                                                                               ; alt_vip_common_sync                                     ; camera_module ;
;          |alt_vip_common_sync:enable_sync|                                                                                              ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_sync:enable_sync                                                                                                                                                                                                                                                                                                                               ; alt_vip_common_sync                                     ; camera_module ;
;          |alt_vip_common_sync:genlock_enable_sync|                                                                                      ; -0.2 (-0.2)          ; 1.0 (1.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_sync:genlock_enable_sync                                                                                                                                                                                                                                                                                                                       ; alt_vip_common_sync                                     ; camera_module ;
;          |alt_vip_common_trigger_sync:mode_change_trigger_sync|                                                                         ; 1.0 (0.3)            ; 1.5 (0.3)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 4 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_trigger_sync:mode_change_trigger_sync                                                                                                                                                                                                                                                                                                          ; alt_vip_common_trigger_sync                             ; camera_module ;
;             |alt_vip_common_sync:toggle_sync|                                                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_trigger_sync:mode_change_trigger_sync|alt_vip_common_sync:toggle_sync                                                                                                                                                                                                                                                                          ; alt_vip_common_sync                                     ; camera_module ;
;          |alt_vip_cvo_mode_banks:mode_banks|                                                                                            ; 4.1 (3.1)            ; 9.1 (4.1)                        ; 5.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 17 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_cvo_mode_banks:mode_banks                                                                                                                                                                                                                                                                                                                             ; alt_vip_cvo_mode_banks                                  ; camera_module ;
;             |alt_vip_common_event_packet_decode:resp_mode_banks_decoder|                                                                ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_cvo_mode_banks:mode_banks|alt_vip_common_event_packet_decode:resp_mode_banks_decoder                                                                                                                                                                                                                                                                  ; alt_vip_common_event_packet_decode                      ; camera_module ;
;             |alt_vip_common_sync:interlaced_field_sync|                                                                                 ; 0.0 (0.0)            ; 3.0 (3.0)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_cvo_mode_banks:mode_banks|alt_vip_common_sync:interlaced_field_sync                                                                                                                                                                                                                                                                                   ; alt_vip_common_sync                                     ; camera_module ;
;          |alt_vip_cvo_statemachine:statemachine|                                                                                        ; 17.3 (17.3)          ; 18.9 (18.9)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_cvo_statemachine:statemachine                                                                                                                                                                                                                                                                                                                         ; alt_vip_cvo_statemachine                                ; camera_module ;
;          |alt_vip_cvo_stream_marker:stream_marker|                                                                                      ; 10.0 (10.0)          ; 10.6 (10.6)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_cvo_stream_marker:stream_marker                                                                                                                                                                                                                                                                                                                       ; alt_vip_cvo_stream_marker                               ; camera_module ;
;          |alt_vip_cvo_sync_conditioner:pixel_channel_sync_conditioner|                                                                  ; 26.7 (11.3)          ; 29.3 (11.5)                      ; 2.7 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (22)             ; 50 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_cvo_sync_conditioner:pixel_channel_sync_conditioner                                                                                                                                                                                                                                                                                                   ; alt_vip_cvo_sync_conditioner                            ; camera_module ;
;             |alt_vip_cvo_sync_generation:internal_sync_signalling.gen_hdmi_syncs[0].pixel_lane_sync_generator|                          ; 15.3 (15.3)          ; 17.8 (17.8)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_cvo_sync_conditioner:pixel_channel_sync_conditioner|alt_vip_cvo_sync_generation:internal_sync_signalling.gen_hdmi_syncs[0].pixel_lane_sync_generator                                                                                                                                                                                                  ; alt_vip_cvo_sync_generation                             ; camera_module ;
;       |alt_vip_cvo_scheduler:scheduler|                                                                                                 ; 26.3 (13.3)          ; 38.7 (17.3)                      ; 12.4 (4.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (24)             ; 60 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_scheduler:scheduler                                                                                                                                                                                                                                                                                                                                                         ; alt_vip_cvo_scheduler                                   ; camera_module ;
;          |alt_vip_common_event_packet_decode:resp_vib_decoder|                                                                          ; 3.3 (3.3)            ; 6.8 (6.8)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_decode:resp_vib_decoder                                                                                                                                                                                                                                                                                                     ; alt_vip_common_event_packet_decode                      ; camera_module ;
;          |alt_vip_common_event_packet_encode:cmd_mark_encoder|                                                                          ; 6.1 (6.1)            ; 7.3 (7.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_encode:cmd_mark_encoder                                                                                                                                                                                                                                                                                                     ; alt_vip_common_event_packet_encode                      ; camera_module ;
;          |alt_vip_common_event_packet_encode:cmd_mode_banks_encoder|                                                                    ; 1.3 (1.3)            ; 3.0 (3.0)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_encode:cmd_mode_banks_encoder                                                                                                                                                                                                                                                                                               ; alt_vip_common_event_packet_encode                      ; camera_module ;
;          |alt_vip_common_event_packet_encode:cmd_vib_encoder|                                                                           ; 2.2 (2.2)            ; 4.2 (4.2)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_encode:cmd_vib_encoder                                                                                                                                                                                                                                                                                                      ; alt_vip_common_event_packet_encode                      ; camera_module ;
;       |camera_module_alt_vip_cl_cvo_0_video_in:video_in|                                                                                ; 111.3 (0.0)          ; 125.3 (0.0)                      ; 14.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 158 (0)             ; 175 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in                                                                                                                                                                                                                                                                                                                                        ; camera_module_alt_vip_cl_cvo_0_video_in                 ; camera_module ;
;          |alt_vip_video_input_bridge_cmd:vid_back|                                                                                      ; 12.4 (3.2)           ; 13.8 (4.4)                       ; 1.3 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (6)               ; 31 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_cmd:vid_back                                                                                                                                                                                                                                                                                                ; alt_vip_video_input_bridge_cmd                          ; camera_module ;
;             |alt_vip_common_event_packet_decode:cmd_input|                                                                              ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_cmd:vid_back|alt_vip_common_event_packet_decode:cmd_input                                                                                                                                                                                                                                                   ; alt_vip_common_event_packet_decode                      ; camera_module ;
;             |alt_vip_common_event_packet_encode:data_output|                                                                            ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_cmd:vid_back|alt_vip_common_event_packet_encode:data_output                                                                                                                                                                                                                                                 ; alt_vip_common_event_packet_encode                      ; camera_module ;
;          |alt_vip_video_input_bridge_resp:vid_front|                                                                                    ; 98.8 (41.3)          ; 111.5 (41.3)                     ; 12.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 149 (71)            ; 144 (47)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front                                                                                                                                                                                                                                                                                              ; alt_vip_video_input_bridge_resp                         ; camera_module ;
;             |alt_vip_common_event_packet_encode:data_output|                                                                            ; 7.4 (7.4)            ; 13.4 (13.4)                      ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:data_output                                                                                                                                                                                                                                               ; alt_vip_common_event_packet_encode                      ; camera_module ;
;             |alt_vip_common_event_packet_encode:rsp_output|                                                                             ; 10.2 (10.2)          ; 10.2 (10.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:rsp_output                                                                                                                                                                                                                                                ; alt_vip_common_event_packet_encode                      ; camera_module ;
;             |alt_vip_common_video_packet_decode:video_input|                                                                            ; 39.2 (29.6)          ; 46.6 (30.8)                      ; 7.4 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (45)             ; 60 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input                                                                                                                                                                                                                                               ; alt_vip_common_video_packet_decode                      ; camera_module ;
;                |alt_vip_common_latency_1_to_latency_0:latency_converter|                                                                ; 9.6 (9.6)            ; 15.7 (15.7)                      ; 6.2 (6.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter                                                                                                                                                                                       ; alt_vip_common_latency_1_to_latency_0                   ; camera_module ;
;    |camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|                                                                                    ; 954.0 (0.0)          ; 1365.3 (0.0)                     ; 413.3 (0.0)                                       ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 1432 (0)            ; 2331 (0)                  ; 0 (0)         ; 16462             ; 11    ; 2          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0                                                                                                                                                                                                                                                                                                                                                                                         ; camera_module_alt_vip_cl_vfb_0                          ; camera_module ;
;       |alt_vip_packet_transfer:pkt_trans_rd|                                                                                            ; 283.2 (0.0)          ; 348.9 (0.0)                      ; 66.8 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 438 (0)             ; 539 (0)                   ; 0 (0)         ; 8270              ; 7     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd                                                                                                                                                                                                                                                                                                                                                    ; alt_vip_packet_transfer                                 ; camera_module ;
;          |alt_vip_common_event_packet_decode:cmd_input|                                                                                 ; 4.3 (4.3)            ; 23.0 (23.0)                      ; 18.7 (18.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_common_event_packet_decode:cmd_input                                                                                                                                                                                                                                                                                                       ; alt_vip_common_event_packet_decode                      ; camera_module ;
;          |alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|                                                              ; 278.8 (210.5)        ; 325.9 (241.9)                    ; 48.1 (32.4)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 432 (322)           ; 492 (380)                 ; 0 (0)         ; 8270              ; 7     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance                                                                                                                                                                                                                                                                                    ; alt_vip_packet_transfer_read_proc                       ; camera_module ;
;             |alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|                                                                        ; 9.5 (0.0)            ; 16.0 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 28 (0)                    ; 0 (0)         ; 4                 ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue                                                                                                                                                                                                                                 ; alt_vip_common_dc_mixed_widths_fifo                     ; camera_module ;
;                |dcfifo:input_fifo|                                                                                                      ; 9.5 (0.0)            ; 16.0 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 28 (0)                    ; 0 (0)         ; 4                 ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|dcfifo:input_fifo                                                                                                                                                                                                               ; dcfifo                                                  ; work          ;
;                   |dcfifo_bha2:auto_generated|                                                                                          ; 9.5 (2.2)            ; 16.0 (5.8)                       ; 6.5 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (5)              ; 28 (9)                    ; 0 (0)         ; 4                 ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|dcfifo:input_fifo|dcfifo_bha2:auto_generated                                                                                                                                                                                    ; dcfifo_bha2                                             ; work          ;
;                      |a_graycounter_5cc:wrptr_g1p|                                                                                      ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|dcfifo:input_fifo|dcfifo_bha2:auto_generated|a_graycounter_5cc:wrptr_g1p                                                                                                                                                        ; a_graycounter_5cc                                       ; work          ;
;                      |a_graycounter_9u6:rdptr_g1p|                                                                                      ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|dcfifo:input_fifo|dcfifo_bha2:auto_generated|a_graycounter_9u6:rdptr_g1p                                                                                                                                                        ; a_graycounter_9u6                                       ; work          ;
;                      |alt_synch_pipe_qnl:rs_dgwp|                                                                                       ; 0.7 (0.0)            ; 2.7 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|dcfifo:input_fifo|dcfifo_bha2:auto_generated|alt_synch_pipe_qnl:rs_dgwp                                                                                                                                                         ; alt_synch_pipe_qnl                                      ; work          ;
;                         |dffpipe_bd9:dffpipe7|                                                                                          ; 0.7 (0.7)            ; 2.7 (2.7)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|dcfifo:input_fifo|dcfifo_bha2:auto_generated|alt_synch_pipe_qnl:rs_dgwp|dffpipe_bd9:dffpipe7                                                                                                                                    ; dffpipe_bd9                                             ; work          ;
;                      |altsyncram_e2d1:fifo_ram|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4                 ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|dcfifo:input_fifo|dcfifo_bha2:auto_generated|altsyncram_e2d1:fifo_ram                                                                                                                                                           ; altsyncram_e2d1                                         ; work          ;
;                      |cmpr_ru5:rdempty_eq_comp|                                                                                         ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|dcfifo:input_fifo|dcfifo_bha2:auto_generated|cmpr_ru5:rdempty_eq_comp                                                                                                                                                           ; cmpr_ru5                                                ; work          ;
;                      |dffpipe_3dc:rdaclr|                                                                                               ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|dcfifo:input_fifo|dcfifo_bha2:auto_generated|dffpipe_3dc:rdaclr                                                                                                                                                                 ; dffpipe_3dc                                             ; work          ;
;                      |dffpipe_3dc:wraclr|                                                                                               ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|dcfifo:input_fifo|dcfifo_bha2:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                 ; dffpipe_3dc                                             ; work          ;
;             |alt_vip_common_delay:control_signal_delay_line|                                                                            ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_delay:control_signal_delay_line                                                                                                                                                                                                                                     ; alt_vip_common_delay                                    ; camera_module ;
;             |alt_vip_common_delay:read_ack_crosser|                                                                                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_delay:read_ack_crosser                                                                                                                                                                                                                                              ; alt_vip_common_delay                                    ; camera_module ;
;             |alt_vip_common_delay:read_syn_crosser|                                                                                     ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_delay:read_syn_crosser                                                                                                                                                                                                                                              ; alt_vip_common_delay                                    ; camera_module ;
;             |alt_vip_common_event_packet_encode:video_packet_encoder|                                                                   ; 17.3 (17.3)          ; 23.3 (23.3)                      ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 54 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_event_packet_encode:video_packet_encoder                                                                                                                                                                                                                            ; alt_vip_common_event_packet_encode                      ; camera_module ;
;             |alt_vip_common_fifo2:mm_msg_queue|                                                                                         ; 6.7 (0.0)            ; 7.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:mm_msg_queue                                                                                                                                                                                                                                                  ; alt_vip_common_fifo2                                    ; camera_module ;
;                |scfifo:scfifo_component|                                                                                                ; 6.7 (0.0)            ; 7.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:mm_msg_queue|scfifo:scfifo_component                                                                                                                                                                                                                          ; scfifo                                                  ; work          ;
;                   |scfifo_nbd1:auto_generated|                                                                                          ; 6.7 (0.0)            ; 7.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:mm_msg_queue|scfifo:scfifo_component|scfifo_nbd1:auto_generated                                                                                                                                                                                               ; scfifo_nbd1                                             ; work          ;
;                      |a_dpfifo_7371:dpfifo|                                                                                             ; 6.7 (0.0)            ; 7.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:mm_msg_queue|scfifo:scfifo_component|scfifo_nbd1:auto_generated|a_dpfifo_7371:dpfifo                                                                                                                                                                          ; a_dpfifo_7371                                           ; work          ;
;                         |a_fefifo_daf:fifo_state|                                                                                       ; 4.7 (3.7)            ; 5.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:mm_msg_queue|scfifo:scfifo_component|scfifo_nbd1:auto_generated|a_dpfifo_7371:dpfifo|a_fefifo_daf:fifo_state                                                                                                                                                  ; a_fefifo_daf                                            ; work          ;
;                            |cntr_rg7:count_usedw|                                                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:mm_msg_queue|scfifo:scfifo_component|scfifo_nbd1:auto_generated|a_dpfifo_7371:dpfifo|a_fefifo_daf:fifo_state|cntr_rg7:count_usedw                                                                                                                             ; cntr_rg7                                                ; work          ;
;                         |altsyncram_gks1:FIFOram|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:mm_msg_queue|scfifo:scfifo_component|scfifo_nbd1:auto_generated|a_dpfifo_7371:dpfifo|altsyncram_gks1:FIFOram                                                                                                                                                  ; altsyncram_gks1                                         ; work          ;
;                         |cntr_fgb:rd_ptr_count|                                                                                         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:mm_msg_queue|scfifo:scfifo_component|scfifo_nbd1:auto_generated|a_dpfifo_7371:dpfifo|cntr_fgb:rd_ptr_count                                                                                                                                                    ; cntr_fgb                                                ; work          ;
;                         |cntr_fgb:wr_ptr|                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:mm_msg_queue|scfifo:scfifo_component|scfifo_nbd1:auto_generated|a_dpfifo_7371:dpfifo|cntr_fgb:wr_ptr                                                                                                                                                          ; cntr_fgb                                                ; work          ;
;             |alt_vip_common_fifo2:output_msg_queue|                                                                                     ; 3.7 (0.0)            ; 4.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 38                ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:output_msg_queue                                                                                                                                                                                                                                              ; alt_vip_common_fifo2                                    ; camera_module ;
;                |scfifo:scfifo_component|                                                                                                ; 3.7 (0.0)            ; 4.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 38                ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:output_msg_queue|scfifo:scfifo_component                                                                                                                                                                                                                      ; scfifo                                                  ; work          ;
;                   |scfifo_rcd1:auto_generated|                                                                                          ; 3.7 (0.0)            ; 4.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 38                ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:output_msg_queue|scfifo:scfifo_component|scfifo_rcd1:auto_generated                                                                                                                                                                                           ; scfifo_rcd1                                             ; work          ;
;                      |a_dpfifo_d471:dpfifo|                                                                                             ; 3.7 (0.0)            ; 4.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 38                ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:output_msg_queue|scfifo:scfifo_component|scfifo_rcd1:auto_generated|a_dpfifo_d471:dpfifo                                                                                                                                                                      ; a_dpfifo_d471                                           ; work          ;
;                         |a_fefifo_aaf:fifo_state|                                                                                       ; 2.4 (1.9)            ; 3.0 (2.3)                        ; 0.7 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (3)               ; 4 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:output_msg_queue|scfifo:scfifo_component|scfifo_rcd1:auto_generated|a_dpfifo_d471:dpfifo|a_fefifo_aaf:fifo_state                                                                                                                                              ; a_fefifo_aaf                                            ; work          ;
;                            |cntr_qg7:count_usedw|                                                                                       ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:output_msg_queue|scfifo:scfifo_component|scfifo_rcd1:auto_generated|a_dpfifo_d471:dpfifo|a_fefifo_aaf:fifo_state|cntr_qg7:count_usedw                                                                                                                         ; cntr_qg7                                                ; work          ;
;                         |altsyncram_sms1:FIFOram|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 38                ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:output_msg_queue|scfifo:scfifo_component|scfifo_rcd1:auto_generated|a_dpfifo_d471:dpfifo|altsyncram_sms1:FIFOram                                                                                                                                              ; altsyncram_sms1                                         ; work          ;
;                         |cntr_egb:rd_ptr_count|                                                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:output_msg_queue|scfifo:scfifo_component|scfifo_rcd1:auto_generated|a_dpfifo_d471:dpfifo|cntr_egb:rd_ptr_count                                                                                                                                                ; cntr_egb                                                ; work          ;
;                         |cntr_egb:wr_ptr|                                                                                               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:output_msg_queue|scfifo:scfifo_component|scfifo_rcd1:auto_generated|a_dpfifo_d471:dpfifo|cntr_egb:wr_ptr                                                                                                                                                      ; cntr_egb                                                ; work          ;
;             |alt_vip_packet_transfer_twofold_ram_reversed:biram_reversed|                                                               ; 28.0 (27.8)          ; 29.8 (27.8)                      ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 4 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_packet_transfer_twofold_ram_reversed:biram_reversed                                                                                                                                                                                                                        ; alt_vip_packet_transfer_twofold_ram_reversed            ; camera_module ;
;                |alt_vip_common_delay:addr_byte_delay_line|                                                                              ; 0.0 (0.0)            ; 2.0 (2.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_packet_transfer_twofold_ram_reversed:biram_reversed|alt_vip_common_delay:addr_byte_delay_line                                                                                                                                                                              ; alt_vip_common_delay                                    ; camera_module ;
;                |altsyncram:GEN_RAM_INST_FFRAM[0].ram_inst0|                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_packet_transfer_twofold_ram_reversed:biram_reversed|altsyncram:GEN_RAM_INST_FFRAM[0].ram_inst0                                                                                                                                                                             ; altsyncram                                              ; work          ;
;                   |altsyncram_glq1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_packet_transfer_twofold_ram_reversed:biram_reversed|altsyncram:GEN_RAM_INST_FFRAM[0].ram_inst0|altsyncram_glq1:auto_generated                                                                                                                                              ; altsyncram_glq1                                         ; work          ;
;                |altsyncram:GEN_RAM_INST_FFRAM[1].ram_inst0|                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_packet_transfer_twofold_ram_reversed:biram_reversed|altsyncram:GEN_RAM_INST_FFRAM[1].ram_inst0                                                                                                                                                                             ; altsyncram                                              ; work          ;
;                   |altsyncram_glq1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_packet_transfer_twofold_ram_reversed:biram_reversed|altsyncram:GEN_RAM_INST_FFRAM[1].ram_inst0|altsyncram_glq1:auto_generated                                                                                                                                              ; altsyncram_glq1                                         ; work          ;
;                |altsyncram:GEN_RAM_INST_FFRAM[2].ram_inst0|                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_packet_transfer_twofold_ram_reversed:biram_reversed|altsyncram:GEN_RAM_INST_FFRAM[2].ram_inst0                                                                                                                                                                             ; altsyncram                                              ; work          ;
;                   |altsyncram_glq1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_packet_transfer_twofold_ram_reversed:biram_reversed|altsyncram:GEN_RAM_INST_FFRAM[2].ram_inst0|altsyncram_glq1:auto_generated                                                                                                                                              ; altsyncram_glq1                                         ; work          ;
;                |altsyncram:GEN_RAM_INST_FFRAM[3].ram_inst0|                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_packet_transfer_twofold_ram_reversed:biram_reversed|altsyncram:GEN_RAM_INST_FFRAM[3].ram_inst0                                                                                                                                                                             ; altsyncram                                              ; work          ;
;                   |altsyncram_glq1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_packet_transfer_twofold_ram_reversed:biram_reversed|altsyncram:GEN_RAM_INST_FFRAM[3].ram_inst0|altsyncram_glq1:auto_generated                                                                                                                                              ; altsyncram_glq1                                         ; work          ;
;       |alt_vip_packet_transfer:pkt_trans_wr|                                                                                            ; 145.9 (0.0)          ; 193.8 (0.0)                      ; 47.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 244 (0)             ; 293 (0)                   ; 0 (0)         ; 8192              ; 4     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr                                                                                                                                                                                                                                                                                                                                                    ; alt_vip_packet_transfer                                 ; camera_module ;
;          |alt_vip_common_event_packet_decode:cmd_input|                                                                                 ; 6.3 (6.3)            ; 14.0 (14.0)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_common_event_packet_decode:cmd_input                                                                                                                                                                                                                                                                                                       ; alt_vip_common_event_packet_decode                      ; camera_module ;
;          |alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|                                                           ; 139.6 (107.2)        ; 179.8 (125.3)                    ; 40.2 (18.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 240 (178)           ; 267 (199)                 ; 0 (0)         ; 8192              ; 4     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance                                                                                                                                                                                                                                                                                 ; alt_vip_packet_transfer_write_proc                      ; camera_module ;
;             |alt_vip_common_clock_crossing_bridge_grey:mem_ctr_crosser|                                                                 ; 3.5 (3.5)            ; 5.9 (5.9)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_common_clock_crossing_bridge_grey:mem_ctr_crosser                                                                                                                                                                                                                       ; alt_vip_common_clock_crossing_bridge_grey               ; camera_module ;
;             |alt_vip_common_delay:dl_ctxt_addr|                                                                                         ; -0.7 (-0.7)          ; 3.1 (3.1)                        ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_common_delay:dl_ctxt_addr                                                                                                                                                                                                                                               ; alt_vip_common_delay                                    ; camera_module ;
;             |alt_vip_common_delay:dl_ctxt_target_addr|                                                                                  ; 1.8 (1.8)            ; 9.9 (9.9)                        ; 8.2 (8.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_common_delay:dl_ctxt_target_addr                                                                                                                                                                                                                                        ; alt_vip_common_delay                                    ; camera_module ;
;             |alt_vip_common_delay:dl_filled_buffer_ctr|                                                                                 ; 1.7 (1.7)            ; 2.3 (2.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_common_delay:dl_filled_buffer_ctr                                                                                                                                                                                                                                       ; alt_vip_common_delay                                    ; camera_module ;
;             |alt_vip_common_delay:state_delay_line|                                                                                     ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_common_delay:state_delay_line                                                                                                                                                                                                                                           ; alt_vip_common_delay                                    ; camera_module ;
;             |alt_vip_common_delay:state_delay_line_2|                                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_common_delay:state_delay_line_2                                                                                                                                                                                                                                         ; alt_vip_common_delay                                    ; camera_module ;
;             |alt_vip_common_delay:unload_ack_crosser|                                                                                   ; 0.2 (0.2)            ; 0.6 (0.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_common_delay:unload_ack_crosser                                                                                                                                                                                                                                         ; alt_vip_common_delay                                    ; camera_module ;
;             |alt_vip_common_delay:unload_done_crosser|                                                                                  ; 0.1 (0.1)            ; 0.7 (0.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_common_delay:unload_done_crosser                                                                                                                                                                                                                                        ; alt_vip_common_delay                                    ; camera_module ;
;             |alt_vip_common_delay:unload_req_crosser|                                                                                   ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_common_delay:unload_req_crosser                                                                                                                                                                                                                                         ; alt_vip_common_delay                                    ; camera_module ;
;             |alt_vip_packet_transfer_twofold_ram:biram|                                                                                 ; 23.8 (23.8)          ; 29.7 (29.7)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram                                                                                                                                                                                                                                       ; alt_vip_packet_transfer_twofold_ram                     ; camera_module ;
;                |altsyncram:GEN_RAM_INST_FFRAM[0].ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[0].ram_inst                                                                                                                                                                                             ; altsyncram                                              ; work          ;
;                   |altsyncram_10u1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[0].ram_inst|altsyncram_10u1:auto_generated                                                                                                                                                              ; altsyncram_10u1                                         ; work          ;
;                |altsyncram:GEN_RAM_INST_FFRAM[1].ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[1].ram_inst                                                                                                                                                                                             ; altsyncram                                              ; work          ;
;                   |altsyncram_10u1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[1].ram_inst|altsyncram_10u1:auto_generated                                                                                                                                                              ; altsyncram_10u1                                         ; work          ;
;                |altsyncram:GEN_RAM_INST_FFRAM[2].ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[2].ram_inst                                                                                                                                                                                             ; altsyncram                                              ; work          ;
;                   |altsyncram_10u1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[2].ram_inst|altsyncram_10u1:auto_generated                                                                                                                                                              ; altsyncram_10u1                                         ; work          ;
;                |altsyncram:GEN_RAM_INST_FFRAM[3].ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[3].ram_inst                                                                                                                                                                                             ; altsyncram                                              ; work          ;
;                   |altsyncram_10u1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[3].ram_inst|altsyncram_10u1:auto_generated                                                                                                                                                              ; altsyncram_10u1                                         ; work          ;
;       |alt_vip_vfb_rd_ctrl:rd_ctrl|                                                                                                     ; 93.5 (34.6)          ; 173.7 (62.0)                     ; 80.2 (27.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (24)             ; 344 (114)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl                                                                                                                                                                                                                                                                                                                                                             ; alt_vip_vfb_rd_ctrl                                     ; camera_module ;
;          |alt_vip_common_event_packet_decode:sync_cmd_input|                                                                            ; 8.0 (8.0)            ; 28.0 (28.0)                      ; 20.0 (20.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|alt_vip_common_event_packet_decode:sync_cmd_input                                                                                                                                                                                                                                                                                                           ; alt_vip_common_event_packet_decode                      ; camera_module ;
;          |alt_vip_common_event_packet_encode:dout_encoder|                                                                              ; 17.7 (17.7)          ; 24.0 (24.0)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|alt_vip_common_event_packet_encode:dout_encoder                                                                                                                                                                                                                                                                                                             ; alt_vip_common_event_packet_encode                      ; camera_module ;
;          |alt_vip_common_event_packet_encode:pt_cmd_encoder|                                                                            ; 16.7 (16.7)          ; 42.7 (42.7)                      ; 26.0 (26.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|alt_vip_common_event_packet_encode:pt_cmd_encoder                                                                                                                                                                                                                                                                                                           ; alt_vip_common_event_packet_encode                      ; camera_module ;
;          |alt_vip_common_event_packet_encode:sync_resp_encoder|                                                                         ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|alt_vip_common_event_packet_encode:sync_resp_encoder                                                                                                                                                                                                                                                                                                        ; alt_vip_common_event_packet_encode                      ; camera_module ;
;          |alt_vip_common_event_packet_encode:vob_cmd_encoder|                                                                           ; 15.9 (15.9)          ; 16.2 (16.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|alt_vip_common_event_packet_encode:vob_cmd_encoder                                                                                                                                                                                                                                                                                                          ; alt_vip_common_event_packet_encode                      ; camera_module ;
;       |alt_vip_vfb_sync_ctrl:sync_ctrl|                                                                                                 ; 164.8 (127.9)        ; 230.1 (176.1)                    ; 66.2 (48.4)                                       ; 1.0 (0.3)                        ; 0.0 (0.0)            ; 276 (223)           ; 416 (329)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl                                                                                                                                                                                                                                                                                                                                                         ; alt_vip_vfb_sync_ctrl                                   ; camera_module ;
;          |alt_vip_common_event_packet_decode:READ_SIDE_INTERFACES.rd_resp_input|                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|alt_vip_common_event_packet_decode:READ_SIDE_INTERFACES.rd_resp_input                                                                                                                                                                                                                                                                                   ; alt_vip_common_event_packet_decode                      ; camera_module ;
;          |alt_vip_common_event_packet_decode:WRITE_SIDE_INTERFACES.wr_resp_input|                                                       ; 7.5 (7.5)            ; 15.3 (15.3)                      ; 8.6 (8.6)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 5 (5)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|alt_vip_common_event_packet_decode:WRITE_SIDE_INTERFACES.wr_resp_input                                                                                                                                                                                                                                                                                  ; alt_vip_common_event_packet_decode                      ; camera_module ;
;          |alt_vip_common_event_packet_encode:READ_SIDE_INTERFACES.rd_cmd_encoder|                                                       ; 24.8 (24.8)          ; 31.1 (31.1)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|alt_vip_common_event_packet_encode:READ_SIDE_INTERFACES.rd_cmd_encoder                                                                                                                                                                                                                                                                                  ; alt_vip_common_event_packet_encode                      ; camera_module ;
;          |alt_vip_common_event_packet_encode:WRITE_SIDE_INTERFACES.wr_cmd_encoder|                                                      ; 4.1 (4.1)            ; 7.1 (7.1)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|alt_vip_common_event_packet_encode:WRITE_SIDE_INTERFACES.wr_cmd_encoder                                                                                                                                                                                                                                                                                 ; alt_vip_common_event_packet_encode                      ; camera_module ;
;       |alt_vip_vfb_wr_ctrl:wr_ctrl|                                                                                                     ; 131.7 (75.8)         ; 214.6 (122.1)                    ; 82.9 (46.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 196 (126)           ; 418 (226)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl                                                                                                                                                                                                                                                                                                                                                             ; alt_vip_vfb_wr_ctrl                                     ; camera_module ;
;          |alt_vip_common_event_packet_decode:sync_cmd_input|                                                                            ; 2.8 (2.8)            ; 7.3 (7.3)                        ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:sync_cmd_input                                                                                                                                                                                                                                                                                                           ; alt_vip_common_event_packet_decode                      ; camera_module ;
;          |alt_vip_common_event_packet_decode:vib_resp_input|                                                                            ; 6.3 (6.3)            ; 27.1 (27.1)                      ; 20.8 (20.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 58 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:vib_resp_input                                                                                                                                                                                                                                                                                                           ; alt_vip_common_event_packet_decode                      ; camera_module ;
;          |alt_vip_common_event_packet_encode:prioritze_bwdth.dout_encoder|                                                              ; 16.7 (16.7)          ; 25.0 (25.0)                      ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_encode:prioritze_bwdth.dout_encoder                                                                                                                                                                                                                                                                                             ; alt_vip_common_event_packet_encode                      ; camera_module ;
;          |alt_vip_common_event_packet_encode:pt_cmd_encoder|                                                                            ; 13.7 (13.7)          ; 14.4 (14.4)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_encode:pt_cmd_encoder                                                                                                                                                                                                                                                                                                           ; alt_vip_common_event_packet_encode                      ; camera_module ;
;          |alt_vip_common_event_packet_encode:sync_resp_encoder|                                                                         ; 15.3 (15.3)          ; 17.7 (17.7)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_encode:sync_resp_encoder                                                                                                                                                                                                                                                                                                        ; alt_vip_common_event_packet_encode                      ; camera_module ;
;          |alt_vip_common_event_packet_encode:vib_cmd_encoder|                                                                           ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_encode:vib_cmd_encoder                                                                                                                                                                                                                                                                                                          ; alt_vip_common_event_packet_encode                      ; camera_module ;
;       |alt_vip_video_output_bridge:video_out|                                                                                           ; 50.5 (12.0)          ; 87.8 (23.9)                      ; 37.3 (11.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (20)             ; 145 (35)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out                                                                                                                                                                                                                                                                                                                                                   ; alt_vip_video_output_bridge                             ; camera_module ;
;          |alt_vip_common_event_packet_decode:cmd_input|                                                                                 ; 3.8 (3.8)            ; 17.8 (17.8)                      ; 14.0 (14.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input                                                                                                                                                                                                                                                                                                      ; alt_vip_common_event_packet_decode                      ; camera_module ;
;          |alt_vip_common_video_packet_encode:video_output|                                                                              ; 34.7 (26.1)          ; 46.2 (31.5)                      ; 11.5 (5.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (32)             ; 75 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output                                                                                                                                                                                                                                                                                                   ; alt_vip_common_video_packet_encode                      ; camera_module ;
;             |alt_vip_common_latency_0_to_latency_1:latency_converter|                                                                   ; 8.6 (8.6)            ; 14.7 (14.7)                      ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|alt_vip_common_latency_0_to_latency_1:latency_converter                                                                                                                                                                                                                                           ; alt_vip_common_latency_0_to_latency_1                   ; camera_module ;
;       |camera_module_alt_vip_cl_vfb_0_video_in:video_in|                                                                                ; 84.4 (0.0)           ; 116.5 (0.0)                      ; 32.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (0)             ; 176 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in                                                                                                                                                                                                                                                                                                                                        ; camera_module_alt_vip_cl_vfb_0_video_in                 ; camera_module ;
;          |alt_vip_video_input_bridge_cmd:vid_back|                                                                                      ; 7.9 (2.8)            ; 16.2 (2.8)                       ; 8.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (5)               ; 34 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_cmd:vid_back                                                                                                                                                                                                                                                                                                ; alt_vip_video_input_bridge_cmd                          ; camera_module ;
;             |alt_vip_common_event_packet_decode:cmd_input|                                                                              ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_cmd:vid_back|alt_vip_common_event_packet_decode:cmd_input                                                                                                                                                                                                                                                   ; alt_vip_common_event_packet_decode                      ; camera_module ;
;             |alt_vip_common_event_packet_encode:data_output|                                                                            ; 3.4 (3.4)            ; 11.6 (11.6)                      ; 8.2 (8.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_cmd:vid_back|alt_vip_common_event_packet_encode:data_output                                                                                                                                                                                                                                                 ; alt_vip_common_event_packet_encode                      ; camera_module ;
;          |alt_vip_video_input_bridge_resp:vid_front|                                                                                    ; 76.5 (14.1)          ; 100.3 (14.7)                     ; 23.8 (0.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (27)            ; 142 (6)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front                                                                                                                                                                                                                                                                                              ; alt_vip_video_input_bridge_resp                         ; camera_module ;
;             |alt_vip_common_event_packet_encode:data_output|                                                                            ; 7.5 (7.5)            ; 13.3 (13.3)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:data_output                                                                                                                                                                                                                                               ; alt_vip_common_event_packet_encode                      ; camera_module ;
;             |alt_vip_common_event_packet_encode:rsp_output|                                                                             ; 14.4 (14.4)          ; 17.3 (17.3)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:rsp_output                                                                                                                                                                                                                                                ; alt_vip_common_event_packet_encode                      ; camera_module ;
;             |alt_vip_common_video_packet_decode:video_input|                                                                            ; 40.5 (33.0)          ; 55.0 (40.6)                      ; 14.5 (7.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (49)             ; 77 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input                                                                                                                                                                                                                                               ; alt_vip_common_video_packet_decode                      ; camera_module ;
;                |alt_vip_common_latency_1_to_latency_0:latency_converter|                                                                ; 7.5 (7.5)            ; 14.4 (14.4)                      ; 6.9 (6.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter                                                                                                                                                                                       ; alt_vip_common_latency_1_to_latency_0                   ; camera_module ;
;    |camera_module_jtag_uart_0:jtag_uart_0|                                                                                              ; 67.8 (16.6)          ; 80.3 (19.1)                      ; 12.6 (2.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (36)            ; 108 (13)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                                                   ; camera_module_jtag_uart_0                               ; camera_module ;
;       |alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|                                                                   ; 25.1 (25.1)          ; 35.0 (35.0)                      ; 9.9 (9.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                     ; alt_jtag_atlantic                                       ; work          ;
;       |camera_module_jtag_uart_0_scfifo_r:the_camera_module_jtag_uart_0_scfifo_r|                                                       ; 13.7 (0.0)           ; 13.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_r:the_camera_module_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                                         ; camera_module_jtag_uart_0_scfifo_r                      ; camera_module ;
;          |scfifo:rfifo|                                                                                                                 ; 13.7 (0.0)           ; 13.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_r:the_camera_module_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                            ; scfifo                                                  ; work          ;
;             |scfifo_3291:auto_generated|                                                                                                ; 13.7 (0.0)           ; 13.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_r:the_camera_module_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                                 ; scfifo_3291                                             ; work          ;
;                |a_dpfifo_5771:dpfifo|                                                                                                   ; 13.7 (0.0)           ; 13.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_r:the_camera_module_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                            ; a_dpfifo_5771                                           ; work          ;
;                   |a_fefifo_7cf:fifo_state|                                                                                             ; 7.7 (4.7)            ; 7.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 10 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_r:the_camera_module_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                    ; a_fefifo_7cf                                            ; work          ;
;                      |cntr_vg7:count_usedw|                                                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_r:the_camera_module_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                               ; cntr_vg7                                                ; work          ;
;                   |altsyncram_7pu1:FIFOram|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_r:the_camera_module_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                                    ; altsyncram_7pu1                                         ; work          ;
;                   |cntr_jgb:rd_ptr_count|                                                                                               ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_r:the_camera_module_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                      ; cntr_jgb                                                ; work          ;
;                   |cntr_jgb:wr_ptr|                                                                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_r:the_camera_module_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                            ; cntr_jgb                                                ; work          ;
;       |camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|                                                       ; 12.4 (0.0)           ; 12.6 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                                         ; camera_module_jtag_uart_0_scfifo_w                      ; camera_module ;
;          |scfifo:wfifo|                                                                                                                 ; 12.4 (0.0)           ; 12.6 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                            ; scfifo                                                  ; work          ;
;             |scfifo_3291:auto_generated|                                                                                                ; 12.4 (0.0)           ; 12.6 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                                 ; scfifo_3291                                             ; work          ;
;                |a_dpfifo_5771:dpfifo|                                                                                                   ; 12.4 (0.0)           ; 12.6 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                            ; a_dpfifo_5771                                           ; work          ;
;                   |a_fefifo_7cf:fifo_state|                                                                                             ; 6.4 (3.4)            ; 6.6 (3.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                    ; a_fefifo_7cf                                            ; work          ;
;                      |cntr_vg7:count_usedw|                                                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                               ; cntr_vg7                                                ; work          ;
;                   |altsyncram_7pu1:FIFOram|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                                    ; altsyncram_7pu1                                         ; work          ;
;                   |cntr_jgb:rd_ptr_count|                                                                                               ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                      ; cntr_jgb                                                ; work          ;
;                   |cntr_jgb:wr_ptr|                                                                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                            ; cntr_jgb                                                ; work          ;
;    |camera_module_key_2:key_2|                                                                                                          ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_key_2:key_2                                                                                                                                                                                                                                                                                                                                                                                                               ; camera_module_key_2                                     ; camera_module ;
;    |camera_module_mm_interconnect_0:mm_interconnect_0|                                                                                  ; 125.2 (0.0)          ; 135.4 (0.0)                      ; 10.4 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 229 (0)             ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                       ; camera_module_mm_interconnect_0                         ; camera_module ;
;       |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                   ; camera_module ;
;       |altera_avalon_sc_fifo:key_2_s1_agent_rsp_fifo|                                                                                   ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                   ; camera_module ;
;       |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                               ; 4.7 (4.7)            ; 5.3 (5.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                   ; camera_module ;
;       |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                        ; 5.2 (5.2)            ; 5.5 (5.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                   ; camera_module ;
;       |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                       ; -0.2 (-0.2)          ; 0.5 (0.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                                             ; altera_merlin_master_agent                              ; camera_module ;
;       |altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent|                                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                                                                                                      ; altera_merlin_master_agent                              ; camera_module ;
;       |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                             ; 5.3 (5.3)            ; 5.5 (5.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                                                   ; altera_merlin_master_translator                         ; camera_module ;
;       |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                                                            ; altera_merlin_master_translator                         ; camera_module ;
;       |altera_merlin_slave_agent:key_2_s1_agent|                                                                                        ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_2_s1_agent                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                               ; camera_module ;
;       |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                         ; 8.3 (8.3)            ; 8.6 (8.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                          ; camera_module ;
;       |altera_merlin_slave_translator:key_2_s1_translator|                                                                              ; 2.3 (2.3)            ; 2.9 (2.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_2_s1_translator                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                          ; camera_module ;
;       |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                          ; 10.2 (10.2)          ; 10.8 (10.8)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                          ; camera_module ;
;       |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                   ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                          ; camera_module ;
;       |camera_module_mm_interconnect_0_cmd_demux:cmd_demux|                                                                             ; 7.7 (7.7)            ; 7.8 (7.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|camera_module_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                   ; camera_module_mm_interconnect_0_cmd_demux               ; camera_module ;
;       |camera_module_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|camera_module_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                                           ; camera_module_mm_interconnect_0_cmd_demux_001           ; camera_module ;
;       |camera_module_mm_interconnect_0_cmd_demux_001:rsp_demux_001|                                                                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|camera_module_mm_interconnect_0_cmd_demux_001:rsp_demux_001                                                                                                                                                                                                                                                                                                                           ; camera_module_mm_interconnect_0_cmd_demux_001           ; camera_module ;
;       |camera_module_mm_interconnect_0_cmd_demux_001:rsp_demux_002|                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|camera_module_mm_interconnect_0_cmd_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                                                                           ; camera_module_mm_interconnect_0_cmd_demux_001           ; camera_module ;
;       |camera_module_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                         ; 19.4 (16.7)          ; 20.1 (17.4)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (49)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|camera_module_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                                                               ; camera_module_mm_interconnect_0_cmd_mux_001             ; camera_module ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|camera_module_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                ; camera_module ;
;       |camera_module_mm_interconnect_0_cmd_mux_001:cmd_mux_002|                                                                         ; 26.6 (23.1)          ; 29.2 (25.7)                      ; 2.8 (2.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 62 (57)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|camera_module_mm_interconnect_0_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                                                                                                                               ; camera_module_mm_interconnect_0_cmd_mux_001             ; camera_module ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|camera_module_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                                ; camera_module ;
;       |camera_module_mm_interconnect_0_router:router|                                                                                   ; 6.8 (6.8)            ; 7.5 (7.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|camera_module_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                         ; camera_module_mm_interconnect_0_router                  ; camera_module ;
;       |camera_module_mm_interconnect_0_router_001:router_001|                                                                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|camera_module_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                                 ; camera_module_mm_interconnect_0_router_001              ; camera_module ;
;       |camera_module_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                 ; 18.0 (18.0)          ; 20.3 (20.3)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_0:mm_interconnect_0|camera_module_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                       ; camera_module_mm_interconnect_0_rsp_mux                 ; camera_module ;
;    |camera_module_mm_interconnect_1:mm_interconnect_1|                                                                                  ; 286.3 (0.0)          ; 301.5 (0.0)                      ; 19.7 (0.0)                                        ; 4.5 (0.0)                        ; 0.0 (0.0)            ; 473 (0)             ; 396 (0)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                                                                                                                                       ; camera_module_mm_interconnect_1                         ; camera_module ;
;       |altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|                                                                ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 11 (11)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                   ; camera_module ;
;          |altsyncram:mem_rtl_0|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                 ; altsyncram                                              ; work          ;
;             |altsyncram_40n1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated                                                                                                                                                                                                                                                                  ; altsyncram_40n1                                         ; work          ;
;       |altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|                                                                  ; 59.4 (59.4)          ; 63.2 (63.2)                      ; 3.9 (3.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 33 (33)             ; 121 (121)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                   ; camera_module ;
;       |altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|                                                             ; 81.6 (0.0)           ; 87.1 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 147 (0)             ; 109 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter                                                                                                                                                                                                                                                                                                                   ; altera_merlin_burst_adapter                             ; camera_module ;
;          |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                              ; 81.6 (81.6)          ; 87.1 (87.1)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 147 (147)           ; 109 (109)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                   ; altera_merlin_burst_adapter_13_1                        ; camera_module ;
;       |altera_merlin_master_agent:alt_vip_cl_vfb_0_mem_master_rd_agent|                                                                 ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:alt_vip_cl_vfb_0_mem_master_rd_agent                                                                                                                                                                                                                                                                                                                       ; altera_merlin_master_agent                              ; camera_module ;
;       |altera_merlin_master_agent:alt_vip_cl_vfb_0_mem_master_wr_agent|                                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:alt_vip_cl_vfb_0_mem_master_wr_agent                                                                                                                                                                                                                                                                                                                       ; altera_merlin_master_agent                              ; camera_module ;
;       |altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_rd_translator|                                                       ; 19.0 (19.0)          ; 17.9 (17.9)                      ; 0.4 (0.4)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 33 (33)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_rd_translator                                                                                                                                                                                                                                                                                                             ; altera_merlin_master_translator                         ; camera_module ;
;       |altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|                                                       ; 23.1 (23.1)          ; 21.9 (21.9)                      ; 1.1 (1.1)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 40 (40)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator                                                                                                                                                                                                                                                                                                             ; altera_merlin_master_translator                         ; camera_module ;
;       |altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|                                                                       ; 12.5 (2.0)           ; 13.0 (2.3)                       ; 0.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (5)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                               ; camera_module ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                                ; 10.5 (10.5)          ; 10.7 (10.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                               ; altera_merlin_burst_uncompressor                        ; camera_module ;
;       |altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|                                                         ; 20.2 (20.2)          ; 20.6 (20.6)                      ; 0.7 (0.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 17 (17)             ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                               ; altera_merlin_width_adapter                             ; camera_module ;
;       |altera_merlin_width_adapter:new_sdram_controller_0_s1_rsp_width_adapter|                                                         ; 25.2 (25.2)          ; 25.2 (25.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:new_sdram_controller_0_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                                               ; altera_merlin_width_adapter                             ; camera_module ;
;       |camera_module_mm_interconnect_1_cmd_mux:cmd_mux|                                                                                 ; 36.6 (34.3)          ; 43.3 (41.0)                      ; 6.8 (6.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 113 (108)           ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_1:mm_interconnect_1|camera_module_mm_interconnect_1_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                                                       ; camera_module_mm_interconnect_1_cmd_mux                 ; camera_module ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_mm_interconnect_1:mm_interconnect_1|camera_module_mm_interconnect_1_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; camera_module ;
;    |camera_module_new_sdram_controller_0:new_sdram_controller_0|                                                                        ; 135.7 (108.3)        ; 162.5 (111.9)                    ; 26.8 (3.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 230 (178)           ; 221 (127)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_new_sdram_controller_0:new_sdram_controller_0                                                                                                                                                                                                                                                                                                                                                                             ; camera_module_new_sdram_controller_0                    ; camera_module ;
;       |camera_module_new_sdram_controller_0_input_efifo_module:the_camera_module_new_sdram_controller_0_input_efifo_module|             ; 27.3 (27.3)          ; 50.7 (50.7)                      ; 23.3 (23.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_new_sdram_controller_0:new_sdram_controller_0|camera_module_new_sdram_controller_0_input_efifo_module:the_camera_module_new_sdram_controller_0_input_efifo_module                                                                                                                                                                                                                                                         ; camera_module_new_sdram_controller_0_input_efifo_module ; camera_module ;
;    |camera_module_nios2_gen2_0:nios2_gen2_0|                                                                                            ; 496.6 (0.0)          ; 534.0 (0.0)                      ; 46.5 (0.0)                                        ; 9.1 (0.0)                        ; 0.0 (0.0)            ; 717 (0)             ; 612 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                                                 ; camera_module_nios2_gen2_0                              ; camera_module ;
;       |camera_module_nios2_gen2_0_cpu:cpu|                                                                                              ; 496.6 (350.5)        ; 534.0 (372.8)                    ; 46.5 (29.7)                                       ; 9.1 (7.3)                        ; 0.0 (0.0)            ; 717 (553)           ; 612 (335)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                                              ; camera_module_nios2_gen2_0_cpu                          ; camera_module ;
;          |camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|                                        ; 146.2 (31.4)         ; 161.2 (32.4)                     ; 16.8 (1.0)                                        ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 164 (5)             ; 277 (82)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                                        ; camera_module_nios2_gen2_0_cpu_nios2_oci                ; camera_module ;
;             |camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|                 ; 46.3 (0.0)           ; 57.3 (0.0)                       ; 12.6 (0.0)                                        ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                              ; camera_module_nios2_gen2_0_cpu_debug_slave_wrapper      ; camera_module ;
;                |camera_module_nios2_gen2_0_cpu_debug_slave_sysclk:the_camera_module_nios2_gen2_0_cpu_debug_slave_sysclk|                ; 13.2 (12.2)          ; 20.2 (18.5)                      ; 7.2 (6.4)                                         ; 0.2 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_sysclk:the_camera_module_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; camera_module_nios2_gen2_0_cpu_debug_slave_sysclk       ; camera_module ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_sysclk:the_camera_module_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                                 ; work          ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_sysclk:the_camera_module_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                                 ; work          ;
;                |camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|                      ; 31.4 (30.8)          ; 35.3 (34.3)                      ; 5.3 (4.8)                                         ; 1.4 (1.3)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck                                                            ; camera_module_nios2_gen2_0_cpu_debug_slave_tck          ; camera_module ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                                 ; work          ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                                 ; work          ;
;                |sld_virtual_jtag_basic:camera_module_nios2_gen2_0_cpu_debug_slave_phy|                                                  ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:camera_module_nios2_gen2_0_cpu_debug_slave_phy                                                                                        ; sld_virtual_jtag_basic                                  ; work          ;
;             |camera_module_nios2_gen2_0_cpu_nios2_avalon_reg:the_camera_module_nios2_gen2_0_cpu_nios2_avalon_reg|                       ; 3.7 (3.7)            ; 4.3 (4.3)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 9 (9)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_avalon_reg:the_camera_module_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                                    ; camera_module_nios2_gen2_0_cpu_nios2_avalon_reg         ; camera_module ;
;             |camera_module_nios2_gen2_0_cpu_nios2_oci_break:the_camera_module_nios2_gen2_0_cpu_nios2_oci_break|                         ; 9.1 (9.1)            ; 9.8 (9.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_oci_break:the_camera_module_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                                      ; camera_module_nios2_gen2_0_cpu_nios2_oci_break          ; camera_module ;
;             |camera_module_nios2_gen2_0_cpu_nios2_oci_debug:the_camera_module_nios2_gen2_0_cpu_nios2_oci_debug|                         ; 3.8 (3.8)            ; 5.4 (4.4)                        ; 1.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_oci_debug:the_camera_module_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                                      ; camera_module_nios2_gen2_0_cpu_nios2_oci_debug          ; camera_module ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_oci_debug:the_camera_module_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                  ; altera_std_synchronizer                                 ; work          ;
;             |camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|                               ; 51.7 (51.7)          ; 51.9 (51.9)                      ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 78 (78)             ; 54 (54)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                            ; camera_module_nios2_gen2_0_cpu_nios2_ocimem             ; camera_module ;
;                |camera_module_nios2_gen2_0_cpu_ociram_sp_ram_module:camera_module_nios2_gen2_0_cpu_ociram_sp_ram|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|camera_module_nios2_gen2_0_cpu_ociram_sp_ram_module:camera_module_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; camera_module_nios2_gen2_0_cpu_ociram_sp_ram_module     ; camera_module ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|camera_module_nios2_gen2_0_cpu_ociram_sp_ram_module:camera_module_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                              ; work          ;
;                      |altsyncram_qid1:auto_generated|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|camera_module_nios2_gen2_0_cpu_ociram_sp_ram_module:camera_module_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                         ; work          ;
;          |camera_module_nios2_gen2_0_cpu_register_bank_a_module:camera_module_nios2_gen2_0_cpu_register_bank_a|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_register_bank_a_module:camera_module_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                                         ; camera_module_nios2_gen2_0_cpu_register_bank_a_module   ; camera_module ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_register_bank_a_module:camera_module_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; altsyncram                                              ; work          ;
;                |altsyncram_msi1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_register_bank_a_module:camera_module_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                                ; altsyncram_msi1                                         ; work          ;
;          |camera_module_nios2_gen2_0_cpu_register_bank_b_module:camera_module_nios2_gen2_0_cpu_register_bank_b|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_register_bank_b_module:camera_module_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                                         ; camera_module_nios2_gen2_0_cpu_register_bank_b_module   ; camera_module ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_register_bank_b_module:camera_module_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; altsyncram                                              ; work          ;
;                |altsyncram_msi1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |camera_module|camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_register_bank_b_module:camera_module_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                                ; altsyncram_msi1                                         ; work          ;
;    |camera_module_onchip_memory2_0:onchip_memory2_0|                                                                                    ; 37.5 (0.7)           ; 51.3 (0.7)                       ; 18.0 (0.0)                                        ; 4.1 (0.0)                        ; 0.0 (0.0)            ; 56 (2)              ; 3 (0)                     ; 0 (0)         ; 1286144           ; 160   ; 0          ; 0    ; 0            ; |camera_module|camera_module_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                                         ; camera_module_onchip_memory2_0                          ; camera_module ;
;       |altsyncram:the_altsyncram|                                                                                                       ; 36.6 (0.0)           ; 50.7 (0.0)                       ; 18.2 (0.0)                                        ; 4.1 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 3 (0)                     ; 0 (0)         ; 1286144           ; 160   ; 0          ; 0    ; 0            ; |camera_module|camera_module_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                              ; work          ;
;          |altsyncram_s1o1:auto_generated|                                                                                               ; 36.6 (0.8)           ; 50.7 (1.2)                       ; 18.2 (0.3)                                        ; 4.1 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 3 (3)                     ; 0 (0)         ; 1286144           ; 160   ; 0          ; 0    ; 0            ; |camera_module|camera_module_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_s1o1:auto_generated                                                                                                                                                                                                                                                                                                                                ; altsyncram_s1o1                                         ; work          ;
;             |decode_ala:decode3|                                                                                                        ; 5.0 (5.0)            ; 5.7 (5.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_s1o1:auto_generated|decode_ala:decode3                                                                                                                                                                                                                                                                                                             ; decode_ala                                              ; work          ;
;             |mux_7hb:mux2|                                                                                                              ; 30.8 (30.8)          ; 43.8 (43.8)                      ; 17.2 (17.2)                                       ; 4.1 (4.1)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|camera_module_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_s1o1:auto_generated|mux_7hb:mux2                                                                                                                                                                                                                                                                                                                   ; mux_7hb                                                 ; work          ;
;    |pzdyqx:nabboc|                                                                                                                      ; 61.5 (0.0)           ; 76.0 (0.0)                       ; 14.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 75 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                                           ; pzdyqx                                                  ; work          ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 61.5 (6.5)           ; 76.0 (7.5)                       ; 14.5 (1.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (12)             ; 75 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                                              ; pzdyqx_impl                                             ; work          ;
;          |GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|                                                                ; 29.3 (13.0)          ; 35.0 (15.3)                      ; 5.7 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (24)             ; 28 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                                                ; GHVD5181                                                ; work          ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 16.3 (16.3)          ; 19.7 (19.7)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                                                              ; LQYT7093                                                ; work          ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 6.8 (6.8)            ; 7.5 (7.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                                                            ; KIFI3548                                                ; work          ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 11.2 (11.2)          ; 16.0 (16.0)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                                                            ; LQYT7093                                                ; work          ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 7.7 (7.7)            ; 10.0 (10.0)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                                                            ; PUDL0439                                                ; work          ;
;    |sld_hub:auto_hub|                                                                                                                   ; 84.1 (0.5)           ; 89.5 (0.5)                       ; 5.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 133 (1)             ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                        ; sld_hub                                                 ; altera_sld    ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 83.6 (0.0)           ; 89.0 (0.0)                       ; 5.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 132 (0)             ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                        ; alt_sld_fab_with_jtag_input                             ; altera_sld    ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 83.6 (0.0)           ; 89.0 (0.0)                       ; 5.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 132 (0)             ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                     ; alt_sld_fab                                             ; alt_sld_fab   ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 83.6 (3.0)           ; 89.0 (4.0)                       ; 5.5 (1.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 132 (1)             ; 96 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                 ; alt_sld_fab_alt_sld_fab                                 ; alt_sld_fab   ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 80.6 (0.0)           ; 85.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 131 (0)             ; 89 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                     ; alt_sld_fab_alt_sld_fab_sldfabric                       ; alt_sld_fab   ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 80.6 (58.2)          ; 85.0 (60.3)                      ; 4.5 (2.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 131 (93)            ; 89 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                        ; sld_jtag_hub                                            ; work          ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 11.7 (11.7)          ; 11.7 (11.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                ; sld_rom_sr                                              ; work          ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.5 (10.5)          ; 13.0 (13.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |camera_module|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                              ; sld_shadow_jsm                                          ; altera_sld    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+---------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                           ;
+----------------------------------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                                         ; Pin Type ; D1   ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------------------------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; alt_vip_cl_cvo_0_clocked_video_vid_data[0]   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[1]   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[2]   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[3]   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[4]   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[5]   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[6]   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[7]   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[8]   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[9]   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[10]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[11]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[12]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[13]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[14]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[15]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[16]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[17]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[18]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[19]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[20]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[21]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[22]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[23]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_underflow     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_datavalid ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_v_sync    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_h_sync    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_f         ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_h         ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_v         ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_ready                   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_addr[0]                                ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[1]                                ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[2]                                ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[3]                                ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[4]                                ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[5]                                ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[6]                                ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[7]                                ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[8]                                ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[9]                                ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[10]                               ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[11]                               ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_addr[12]                               ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_ba[0]                                  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_ba[1]                                  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_cas_n                                  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_cke                                    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_cs_n                                   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_dqm[0]                                 ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_dqm[1]                                 ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_ras_n                                  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_we_n                                   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_dq[0]                                  ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[1]                                  ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[2]                                  ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[3]                                  ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[4]                                  ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[5]                                  ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[6]                                  ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[7]                                  ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[8]                                  ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[9]                                  ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[10]                                 ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[11]                                 ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[12]                                 ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[13]                                 ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[14]                                 ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_dq[15]                                 ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_valid                   ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_endofpacket             ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_startofpacket           ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk_clk                                      ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_cvo_0_clocked_video_vid_clk       ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[3]                 ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[2]                 ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[1]                 ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[0]                 ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset_reset_n                                ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[16]                ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[17]                ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[18]                ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[19]                ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[9]                 ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[8]                 ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[10]                ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[11]                ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pio_in_export                                ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[20]                ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[4]                 ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[12]                ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[21]                ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[5]                 ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[13]                ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[22]                ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[6]                 ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[14]                ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[23]                ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[7]                 ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; alt_vip_cl_vfb_0_din_data[15]                ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------------------------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                    ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sdram_dq[0]                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[0]                                                                                                                                                                                                          ; 0                 ; 0       ;
; sdram_dq[1]                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[1]                                                                                                                                                                                                          ; 0                 ; 0       ;
; sdram_dq[2]                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[2]                                                                                                                                                                                                          ; 0                 ; 0       ;
; sdram_dq[3]                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[3]                                                                                                                                                                                                          ; 0                 ; 0       ;
; sdram_dq[4]                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[4]                                                                                                                                                                                                          ; 0                 ; 0       ;
; sdram_dq[5]                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[5]                                                                                                                                                                                                          ; 0                 ; 0       ;
; sdram_dq[6]                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[6]                                                                                                                                                                                                          ; 0                 ; 0       ;
; sdram_dq[7]                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[7]                                                                                                                                                                                                          ; 0                 ; 0       ;
; sdram_dq[8]                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[8]                                                                                                                                                                                                          ; 0                 ; 0       ;
; sdram_dq[9]                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[9]                                                                                                                                                                                                          ; 0                 ; 0       ;
; sdram_dq[10]                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[10]                                                                                                                                                                                                         ; 0                 ; 0       ;
; sdram_dq[11]                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[11]                                                                                                                                                                                                         ; 0                 ; 0       ;
; sdram_dq[12]                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[12]                                                                                                                                                                                                         ; 0                 ; 0       ;
; sdram_dq[13]                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[13]                                                                                                                                                                                                         ; 0                 ; 0       ;
; sdram_dq[14]                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[14]                                                                                                                                                                                                         ; 0                 ; 0       ;
; sdram_dq[15]                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - camera_module_new_sdram_controller_0:new_sdram_controller_0|za_data[15]                                                                                                                                                                                                         ; 0                 ; 0       ;
; alt_vip_cl_vfb_0_din_valid                                                                                                                                                                                                                                                             ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_valid_1_r           ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|Selector10~1                                                                          ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|packet_type[3]~0                                                                      ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|state~19                                                                              ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_valid_0~0           ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|Selector12~1                                                                          ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|Selector19~1                                                                                                                         ; 1                 ; 0       ;
; alt_vip_cl_vfb_0_din_endofpacket                                                                                                                                                                                                                                                       ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_endofpacket_1_r     ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_endofpacket_0~0     ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|state~25                                                                              ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|state~28                                                                              ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|Selector12~0                                                                          ; 1                 ; 0       ;
; alt_vip_cl_vfb_0_din_startofpacket                                                                                                                                                                                                                                                     ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_startofpacket_1_r   ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|packet_type[3]~0                                                                      ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|state~19                                                                              ; 1                 ; 0       ;
; clk_clk                                                                                                                                                                                                                                                                                ;                   ;         ;
; alt_vip_cl_cvo_0_clocked_video_vid_clk                                                                                                                                                                                                                                                 ;                   ;         ;
; alt_vip_cl_vfb_0_din_data[3]                                                                                                                                                                                                                                                           ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[3]         ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_0[3]~0         ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|height_pre_limit[7]~1                                                                 ; 1                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[2]                                                                                                                                                                                                                                                           ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[2]         ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_0[2]~1         ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|height_pre_limit[6]~0                                                                 ; 0                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[1]                                                                                                                                                                                                                                                           ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[1]         ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_0[1]~2         ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|height[5]~0                                                                           ; 0                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[0]                                                                                                                                                                                                                                                           ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[0]         ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_0[0]~3         ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|height[4]~9                                                                           ; 1                 ; 0       ;
; reset_reset_n                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                       ; 1                 ; 0       ;
;      - altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                        ; 1                 ; 0       ;
;      - altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                                                                                        ; 1                 ; 0       ;
;      - altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                                                                                                       ; 1                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[16]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[16]        ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:rsp_output|dout_data_sig[0]~0                                                                     ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_0[16]~6        ; 1                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[17]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[17]        ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:rsp_output|dout_data_sig[1]~1                                                                     ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_0[17]~9        ; 0                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[18]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[18]        ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_0[18]~4        ; 0                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[19]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[19]        ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_0[19]~5        ; 1                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[9]                                                                                                                                                                                                                                                           ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[9]         ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_0[9]~7         ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|height[1]~3                                                                           ; 0                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[8]                                                                                                                                                                                                                                                           ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[8]         ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_0[8]~8         ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|height[0]~1                                                                           ; 0                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[10]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[10]        ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_0[10]~10       ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|height[2]~5                                                                           ; 1                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[11]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[11]        ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_0[11]~11       ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|height[3]~7                                                                           ; 0                 ; 0       ;
; pio_in_export                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - camera_module_key_2:key_2|read_mux_out                                                                                                                                                                                                                                          ; 1                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[20]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:data_output|av_st_dout_data[20]                                                                   ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[20]        ; 0                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[4]                                                                                                                                                                                                                                                           ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:data_output|av_st_dout_data[4]                                                                    ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[4]~feeder  ; 0                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[12]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:data_output|av_st_dout_data[12]                                                                   ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[12]        ; 0                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[21]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:data_output|av_st_dout_data[21]                                                                   ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[21]~feeder ; 1                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[5]                                                                                                                                                                                                                                                           ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:data_output|av_st_dout_data[5]                                                                    ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[5]         ; 1                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[13]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:data_output|av_st_dout_data[13]                                                                   ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[13]        ; 0                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[22]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:data_output|av_st_dout_data[22]                                                                   ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[22]        ; 0                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[6]                                                                                                                                                                                                                                                           ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:data_output|av_st_dout_data[6]                                                                    ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[6]         ; 1                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[14]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:data_output|av_st_dout_data[14]                                                                   ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[14]        ; 1                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[23]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:data_output|av_st_dout_data[23]                                                                   ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[23]        ; 0                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[7]                                                                                                                                                                                                                                                           ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:data_output|av_st_dout_data[7]                                                                    ; 0                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[7]~feeder  ; 0                 ; 0       ;
; alt_vip_cl_vfb_0_din_data[15]                                                                                                                                                                                                                                                          ;                   ;         ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:data_output|av_st_dout_data[15]                                                                   ; 1                 ; 0       ;
;      - camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_data_1_r[15]~feeder ; 1                 ; 0       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                      ; Location              ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; alt_vip_cl_cvo_0_clocked_video_vid_clk                                                                                                                                                                                                                                                                                                                                                                    ; PIN_Y27               ; 326     ; Clock                                   ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                              ; JTAG_X0_Y2_N3         ; 211     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                              ; JTAG_X0_Y2_N3         ; 31      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X4_Y6_N48     ; 3       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                                                                                                    ; FF_X10_Y7_N41         ; 164     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                                                                     ; FF_X7_Y4_N41          ; 406     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                 ; FF_X17_Y10_N59        ; 1468    ; Async. clear, Async. load, Clock enable ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|a_graycounter_kdc:wrptr_g1p|cntr_cout[0]~1                                                                                                                                                                                                          ; LABCELL_X68_Y9_N36    ; 19      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|a_graycounter_ov6:rdptr_g1p|_~0                                                                                                                                                                                                                     ; LABCELL_X71_Y9_N39    ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0]                                                                                                                                                                                                                       ; FF_X71_Y9_N44         ; 87      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter|count_reg[0][8]~0                                                                                                                                                                                                                                                                   ; LABCELL_X70_Y5_N51    ; 23      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:h_counter|count_reg[0][8]~1                                                                                                                                                                                                                                                                   ; LABCELL_X70_Y4_N39    ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:pixel_lane_vertical_counter[0].v_counter|count_reg[0][13]~0                                                                                                                                                                                                                                   ; LABCELL_X71_Y5_N30    ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_generic_step_count:pixel_lane_vertical_counter[0].v_counter|count_reg[0][13]~2                                                                                                                                                                                                                                   ; LABCELL_X71_Y5_N48    ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_cvo_mode_banks:mode_banks|alt_vip_common_event_packet_decode:resp_mode_banks_decoder|arguments_valid_reg                                                                                                                                                                                                                ; FF_X62_Y11_N1         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_cvo_mode_banks:mode_banks|alt_vip_common_event_packet_decode:resp_mode_banks_decoder|enable_reg[1]                                                                                                                                                                                                                      ; FF_X62_Y11_N47        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_cvo_mode_banks:mode_banks|vid_interlaced_field[3]~2                                                                                                                                                                                                                                                                     ; LABCELL_X67_Y6_N12    ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_cvo_sync_conditioner:pixel_channel_sync_conditioner|frames_in_sync[0]~0                                                                                                                                                                                                                                                 ; LABCELL_X71_Y4_N54    ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|rst_vid_clk_reg2                                                                                                                                                                                                                                                                                                                ; FF_X67_Y8_N38         ; 171     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|sync_lost~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X66_Y6_N36    ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_decode:resp_vib_decoder|always5~0                                                                                                                                                                                                                                                             ; MLABCELL_X65_Y11_N21  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_decode:resp_vib_decoder|always5~1                                                                                                                                                                                                                                                             ; MLABCELL_X65_Y11_N27  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_decode:resp_vib_decoder|internal_ready                                                                                                                                                                                                                                                        ; MLABCELL_X65_Y11_N6   ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_encode:cmd_mark_encoder|always0~0                                                                                                                                                                                                                                                             ; LABCELL_X63_Y12_N51   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_encode:cmd_mode_banks_encoder|gen_pipelined_ready.dout_ready_reg                                                                                                                                                                                                                              ; FF_X62_Y11_N50        ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_scheduler:scheduler|alt_vip_common_event_packet_encode:cmd_vib_encoder|always0~0                                                                                                                                                                                                                                                              ; LABCELL_X63_Y12_N24   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_scheduler:scheduler|always1~0                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X65_Y11_N9   ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_scheduler:scheduler|r01038uv1mgcqkxzh2i4cwr9q8h49tn~0                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y7_N39    ; 760     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_scheduler:scheduler|video_input_width[3]~0                                                                                                                                                                                                                                                                                                    ; MLABCELL_X65_Y11_N48  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_cmd:vid_back|alt_vip_common_event_packet_encode:data_output|din_ready                                                                                                                                                                                                         ; LABCELL_X62_Y12_N42   ; 28      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:data_output|din_ready                                                                                                                                                                                                       ; LABCELL_X62_Y12_N36   ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:rsp_output|dout_ready_sig                                                                                                                                                                                                   ; MLABCELL_X65_Y11_N12  ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|LessThan0~2                                                                                                                                                                                                     ; LABCELL_X60_Y12_N12   ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|always2~0                                                                                                                                                                                                       ; LABCELL_X60_Y14_N0    ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|always5~0                                                                                                                                                                                                       ; LABCELL_X60_Y14_N45   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|always9~0                                                                                                                                                                                                       ; LABCELL_X60_Y14_N3    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|control_packet_beat[0]~0                                                                                                                                                                                        ; LABCELL_X61_Y14_N12   ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|control_packet_beat[0]~2                                                                                                                                                                                        ; LABCELL_X62_Y12_N39   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|always3~0                                                                                                                                                                                                                                                      ; LABCELL_X60_Y13_N30   ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|pixel_counter[13]~1                                                                                                                                                                                                                                            ; LABCELL_X62_Y12_N48   ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|state.NEW_LINE_PACKET                                                                                                                                                                                                                                          ; FF_X61_Y13_N20        ; 30      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|camera_module_alt_vip_cl_cvo_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|state.SEND_USER_PACKET                                                                                                                                                                                                                                         ; FF_X62_Y13_N26        ; 4       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_common_event_packet_decode:cmd_input|always5~0                                                                                                                                                                                                                                                               ; LABCELL_X51_Y18_N48   ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_common_event_packet_decode:cmd_input|always5~1                                                                                                                                                                                                                                                               ; LABCELL_X51_Y18_N15   ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_common_event_packet_decode:cmd_input|always6~0                                                                                                                                                                                                                                                               ; LABCELL_X51_Y18_N9    ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|Selector34~0                                                                                                                                                                                                                                         ; LABCELL_X48_Y20_N6    ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|Selector43~0                                                                                                                                                                                                                                         ; LABCELL_X45_Y20_N3    ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|Selector93~0                                                                                                                                                                                                                                         ; LABCELL_X40_Y19_N12   ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|dcfifo:input_fifo|dcfifo_bha2:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0]                                                                                                                        ; FF_X45_Y21_N20        ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|dcfifo:input_fifo|dcfifo_bha2:auto_generated|dffpipe_3dc:wraclr|dffe13a[0]                                                                                                                        ; FF_X51_Y19_N23        ; 12      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|dcfifo:input_fifo|dcfifo_bha2:auto_generated|valid_rdreq~0                                                                                                                                        ; LABCELL_X45_Y21_N21   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|dcfifo:input_fifo|dcfifo_bha2:auto_generated|valid_wrreq~0                                                                                                                                        ; LABCELL_X51_Y19_N3    ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_event_packet_encode:video_packet_encoder|dout_ready_reg~0                                                                                                                                                                             ; LABCELL_X60_Y17_N3    ; 28      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_event_packet_encode:video_packet_encoder|gen_pipelined_ready.dout_ready_reg                                                                                                                                                           ; FF_X60_Y17_N41        ; 71      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:mm_msg_queue|scfifo:scfifo_component|scfifo_nbd1:auto_generated|a_dpfifo_7371:dpfifo|a_fefifo_daf:fifo_state|_~0                                                                                                                ; LABCELL_X46_Y19_N6    ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:output_msg_queue|scfifo:scfifo_component|scfifo_rcd1:auto_generated|a_dpfifo_d471:dpfifo|a_fefifo_aaf:fifo_state|_~0                                                                                                            ; MLABCELL_X47_Y21_N3   ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_reading_ptr[0][9]~0                                                                                                                                                                                                                             ; LABCELL_X51_Y21_N54   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][12]~0                                                                                                                                                                                                                            ; LABCELL_X48_Y20_N18   ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_target_addr[0][12]~1                                                                                                                                                                                                                            ; LABCELL_X48_Y20_N9    ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_valid_ptr[0][2]~2                                                                                                                                                                                                                               ; LABCELL_X45_Y21_N3    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|ctxt_valid_ptr~1                                                                                                                                                                                                                                     ; LABCELL_X45_Y21_N0    ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_burst_size[0]~5                                                                                                                                                                                                                         ; LABCELL_X45_Y20_N39   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_burst_size~4                                                                                                                                                                                                                            ; LABCELL_X45_Y20_N9    ; 27      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|current_ctxt_required_burst_num[15]~0                                                                                                                                                                                                                ; LABCELL_X42_Y20_N3    ; 23      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|load_context_addr~1                                                                                                                                                                                                                                  ; LABCELL_X51_Y19_N45   ; 7       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|load_target_burst[0]~2                                                                                                                                                                                                                               ; LABCELL_X50_Y20_N18   ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|load_target_burst[1]~3                                                                                                                                                                                                                               ; LABCELL_X50_Y19_N54   ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|mm_msg_bypass_reg[6]~0                                                                                                                                                                                                                               ; LABCELL_X46_Y19_N36   ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|mm_msg_read~0                                                                                                                                                                                                                                        ; LABCELL_X50_Y19_N15   ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|mm_msg_write                                                                                                                                                                                                                                         ; FF_X46_Y19_N56        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|output_beats_ctr[0]~1                                                                                                                                                                                                                                ; LABCELL_X50_Y21_N21   ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|output_enable~1                                                                                                                                                                                                                                      ; LABCELL_X50_Y21_N45   ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|output_msg_read                                                                                                                                                                                                                                      ; MLABCELL_X47_Y21_N57  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|output_msg_write                                                                                                                                                                                                                                     ; FF_X46_Y23_N44        ; 6       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|read_ack_triggered                                                                                                                                                                                                                                   ; MLABCELL_X47_Y19_N48  ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|state.ST_DECODE_0                                                                                                                                                                                                                                    ; FF_X48_Y20_N26        ; 34      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|state.ST_DECODE_1                                                                                                                                                                                                                                    ; FF_X47_Y21_N44        ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|state.ST_DECODE_2                                                                                                                                                                                                                                    ; FF_X45_Y21_N26        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|state.ST_IDLE                                                                                                                                                                                                                                        ; FF_X45_Y20_N17        ; 54      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|state.ST_ISSUE_READ                                                                                                                                                                                                                                  ; FF_X45_Y20_N56        ; 50      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|state.ST_WAIT_FOR_RESPONSE                                                                                                                                                                                                                           ; FF_X45_Y20_N14        ; 44      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|state_out.OUTPUT_SEND                                                                                                                                                                                                                                ; FF_X50_Y21_N32        ; 31      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|state_vld.MSG_VLD_PREFETCH                                                                                                                                                                                                                           ; FF_X45_Y21_N29        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_common_event_packet_decode:cmd_input|always5~1                                                                                                                                                                                                                                                               ; LABCELL_X48_Y9_N42    ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|LessThan3~0                                                                                                                                                                                                                                       ; LABCELL_X43_Y16_N18   ; 33      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|STATE_PROC.is_first_write_cycle                                                                                                                                                                                                                   ; FF_X40_Y13_N47        ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|Selector18~0                                                                                                                                                                                                                                      ; LABCELL_X36_Y18_N48   ; 41      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|always12~0                                                                                                                                                                                                                                        ; MLABCELL_X39_Y18_N30  ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|always16~0                                                                                                                                                                                                                                        ; MLABCELL_X39_Y19_N54  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|always7~2                                                                                                                                                                                                                                         ; LABCELL_X42_Y13_N33   ; 33      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|context_addr_buffered[9]~0                                                                                                                                                                                                                        ; LABCELL_X45_Y10_N12   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|context_addr_nxt[3]~0                                                                                                                                                                                                                             ; LABCELL_X45_Y12_N24   ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|ctxt_addr[0][0]~1                                                                                                                                                                                                                                 ; LABCELL_X43_Y9_N27    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|ctxt_target_addr[0][20]~0                                                                                                                                                                                                                         ; MLABCELL_X39_Y18_N51  ; 29      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|data_packed_valid_reg                                                                                                                                                                                                                             ; FF_X40_Y13_N53        ; 13      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|din_pack_enable~0                                                                                                                                                                                                                                 ; LABCELL_X40_Y14_N48   ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|filled_buffer_ctr~0                                                                                                                                                                                                                               ; LABCELL_X42_Y14_N57   ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|mem_burst_size_ctr[0]~1                                                                                                                                                                                                                           ; LABCELL_X36_Y18_N36   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|unloading_buffer_ctr~0                                                                                                                                                                                                                            ; MLABCELL_X39_Y18_N39  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|valid_bytes_in_the_last_word_unload_buffered[2]~2                                                                                                                                                                                                 ; LABCELL_X40_Y16_N15   ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|Selector43~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X55_Y13_N36   ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|alt_vip_common_event_packet_decode:sync_cmd_input|always5~0                                                                                                                                                                                                                                                                   ; LABCELL_X55_Y13_N39   ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|alt_vip_common_event_packet_decode:sync_cmd_input|always5~1                                                                                                                                                                                                                                                                   ; LABCELL_X55_Y13_N9    ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|alt_vip_common_event_packet_decode:sync_cmd_input|internal_ready                                                                                                                                                                                                                                                              ; LABCELL_X55_Y13_N33   ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|alt_vip_common_event_packet_decode:sync_cmd_input|task_reg[1]                                                                                                                                                                                                                                                                 ; FF_X55_Y13_N5         ; 35      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|alt_vip_common_event_packet_encode:dout_encoder|dout_ready_reg~0                                                                                                                                                                                                                                                              ; LABCELL_X62_Y17_N27   ; 27      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|alt_vip_common_event_packet_encode:pt_cmd_encoder|dout_ready_sig                                                                                                                                                                                                                                                              ; LABCELL_X51_Y18_N21   ; 62      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|alt_vip_common_event_packet_encode:pt_cmd_encoder|gen_command_encoder.gen_arg_cycles_two.gen_arg_cycles_grt_two.arguments_shift[2][16]~0                                                                                                                                                                                      ; MLABCELL_X52_Y15_N57  ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|alt_vip_common_event_packet_encode:pt_cmd_encoder|gen_command_encoder.gen_arg_cycles_two.gen_arg_cycles_grt_two.first_arg_done                                                                                                                                                                                                ; FF_X52_Y15_N26        ; 58      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|alt_vip_common_event_packet_encode:vob_cmd_encoder|dout_ready_sig                                                                                                                                                                                                                                                             ; MLABCELL_X59_Y15_N51  ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|alt_vip_common_event_packet_encode:vob_cmd_encoder|gen_command_encoder.gen_arg_cycles_two.second_arg                                                                                                                                                                                                                          ; FF_X53_Y15_N38        ; 29      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|anc_pkt_len[0]~0                                                                                                                                                                                                                                                                                                              ; LABCELL_X55_Y13_N30   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|pkt_is_video                                                                                                                                                                                                                                                                                                                  ; FF_X55_Y13_N44        ; 27      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|state.STATE_PRE_PKT_WAIT                                                                                                                                                                                                                                                                                                      ; FF_X53_Y15_N20        ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|width[0]~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X55_Y13_N57   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|alt_vip_common_event_packet_decode:WRITE_SIDE_INTERFACES.wr_resp_input|always5~0                                                                                                                                                                                                                                          ; LABCELL_X48_Y10_N51   ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|alt_vip_common_event_packet_decode:WRITE_SIDE_INTERFACES.wr_resp_input|always5~1                                                                                                                                                                                                                                          ; LABCELL_X48_Y10_N54   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|alt_vip_common_event_packet_decode:WRITE_SIDE_INTERFACES.wr_resp_input|internal_ready                                                                                                                                                                                                                                     ; LABCELL_X48_Y10_N21   ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|alt_vip_common_event_packet_encode:READ_SIDE_INTERFACES.rd_cmd_encoder|av_st_dout_data[1]~2                                                                                                                                                                                                                               ; LABCELL_X55_Y11_N3    ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|alt_vip_common_event_packet_encode:READ_SIDE_INTERFACES.rd_cmd_encoder|av_st_dout_data[8]~3                                                                                                                                                                                                                               ; LABCELL_X55_Y11_N39   ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|alt_vip_common_event_packet_encode:READ_SIDE_INTERFACES.rd_cmd_encoder|dout_ready_sig                                                                                                                                                                                                                                     ; LABCELL_X55_Y13_N48   ; 40      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|alt_vip_common_event_packet_encode:WRITE_SIDE_INTERFACES.wr_cmd_encoder|dout_ready_sig                                                                                                                                                                                                                                    ; MLABCELL_X47_Y10_N21  ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|alt_vip_common_event_packet_encode:WRITE_SIDE_INTERFACES.wr_cmd_encoder|gen_command_encoder.gen_arg_cycles_two.second_arg                                                                                                                                                                                                 ; FF_X47_Y10_N44        ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|end_frame_info_wr_f0[0]                                                                                                                                                                                                                                                                                                   ; FF_X55_Y10_N47        ; 16      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|end_frame_info_wr_f0[1]                                                                                                                                                                                                                                                                                                   ; FF_X55_Y10_N53        ; 16      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|end_frame_info_wr_f0[2]                                                                                                                                                                                                                                                                                                   ; FF_X55_Y10_N14        ; 17      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|next_rd_frame_repeat~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X50_Y8_N36    ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|rd_frame_count[31]~1                                                                                                                                                                                                                                                                                                      ; LABCELL_X50_Y8_N39    ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|start_video_info_wr[0]                                                                                                                                                                                                                                                                                                    ; FF_X52_Y10_N41        ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|start_video_info_wr[1]                                                                                                                                                                                                                                                                                                    ; FF_X52_Y10_N8         ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|start_video_info_wr[2]                                                                                                                                                                                                                                                                                                    ; FF_X52_Y10_N11        ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|vib_resp_new_ctrl_pkt_arg0.vib_height[3]~1                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y10_N45   ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|wr_cmd_select                                                                                                                                                                                                                                                                                                             ; FF_X50_Y10_N23        ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|wr_cmd_send                                                                                                                                                                                                                                                                                                               ; FF_X51_Y10_N17        ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|wr_current_buffer[0]~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X51_Y10_N21   ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|wr_drop_count[9]~1                                                                                                                                                                                                                                                                                                        ; LABCELL_X51_Y10_N18   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|wr_frame_count[31]~0                                                                                                                                                                                                                                                                                                      ; LABCELL_X51_Y10_N0    ; 38      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_sync_ctrl:sync_ctrl|wr_is_orphan_vid~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X48_Y10_N9    ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Selector32~1                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y9_N0    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:sync_cmd_input|always5~0                                                                                                                                                                                                                                                                   ; MLABCELL_X47_Y10_N48  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:sync_cmd_input|always5~1                                                                                                                                                                                                                                                                   ; LABCELL_X46_Y10_N42   ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:sync_cmd_input|internal_ready                                                                                                                                                                                                                                                              ; LABCELL_X43_Y10_N30   ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:vib_resp_input|always5~0                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y6_N33    ; 28      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:vib_resp_input|always5~1                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y6_N27    ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_decode:vib_resp_input|internal_ready                                                                                                                                                                                                                                                              ; LABCELL_X45_Y6_N15    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_encode:prioritze_bwdth.dout_encoder|dout_ready_reg~0                                                                                                                                                                                                                                              ; LABCELL_X45_Y10_N24   ; 28      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_encode:pt_cmd_encoder|dout_ready_sig                                                                                                                                                                                                                                                              ; LABCELL_X48_Y9_N39    ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_encode:sync_resp_encoder|dout_ready_sig                                                                                                                                                                                                                                                           ; LABCELL_X48_Y10_N18   ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_encode:sync_resp_encoder|gen_command_encoder.gen_arg_cycles_two.second_arg                                                                                                                                                                                                                        ; FF_X48_Y10_N38        ; 28      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|alt_vip_common_event_packet_encode:vib_cmd_encoder|arguments_ready                                                                                                                                                                                                                                                            ; LABCELL_X43_Y9_N39    ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|always3~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y6_N36    ; 55      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|always6~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y8_N3     ; 38      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|anc_write_addr[24]~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X43_Y10_N54   ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|discard_frame~0                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y10_N39   ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|pkt_len_count[7]~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X43_Y9_N45    ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|state.STATE_SEND_SYNC_RESP_FOR_PREVIOUS_PKT                                                                                                                                                                                                                                                                                   ; FF_X51_Y9_N47         ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|state.STATE_VIB_DECIDE_ON_CURRENT_VIB_RESPONSE                                                                                                                                                                                                                                                                                ; FF_X48_Y9_N59         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|sync_resp_select.SYNC_RESP_SELECT_PASSTHRU                                                                                                                                                                                                                                                                                    ; FF_X47_Y9_N11         ; 55      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|sync_resp_send_pipe[1]                                                                                                                                                                                                                                                                                                        ; FF_X51_Y9_N2          ; 60      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|vib_width[0]~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y9_N36    ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|Selector2~0                                                                                                                                                                                                                                                                                                         ; LABCELL_X60_Y15_N57   ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|Selector2~3                                                                                                                                                                                                                                                                                                         ; LABCELL_X60_Y15_N3    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input|always5~0                                                                                                                                                                                                                                                              ; LABCELL_X60_Y15_N9    ; 27      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input|always5~1                                                                                                                                                                                                                                                              ; LABCELL_X60_Y15_N24   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_event_packet_decode:cmd_input|internal_ready                                                                                                                                                                                                                                                         ; LABCELL_X60_Y15_N39   ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|WideOr0                                                                                                                                                                                                                                                             ; LABCELL_X61_Y16_N48   ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|alt_vip_common_latency_0_to_latency_1:latency_converter|av_st_dout_data_1[2]~0                                                                                                                                                                                      ; LABCELL_X61_Y16_N51   ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|alt_vip_common_latency_0_to_latency_1:latency_converter|av_st_dout_data_1[2]~1                                                                                                                                                                                      ; LABCELL_X61_Y16_N6    ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|alt_vip_common_latency_0_to_latency_1:latency_converter|av_st_dout_ready_0                                                                                                                                                                                          ; FF_X61_Y14_N29        ; 115     ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|av_st_din_dout_control_reg[2][19]~6                                                                                                                                                                                                                                 ; LABCELL_X57_Y16_N45   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|control_packet_beat[3]~0                                                                                                                                                                                                                                            ; LABCELL_X62_Y16_N57   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|state.IDLE                                                                                                                                                                                                                                                          ; FF_X63_Y16_N29        ; 33      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_video_output_bridge:video_out|alt_vip_common_video_packet_encode:video_output|state~22                                                                                                                                                                                                                                                            ; MLABCELL_X59_Y16_N36  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_cmd:vid_back|alt_vip_common_event_packet_encode:data_output|din_ready                                                                                                                                                                                                         ; LABCELL_X42_Y9_N57    ; 29      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|Selector2~1                                                                                                                                                                                                                                                    ; LABCELL_X45_Y6_N54    ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:data_output|din_ready                                                                                                                                                                                                       ; LABCELL_X43_Y9_N48    ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:rsp_output|arguments_ready~0                                                                                                                                                                                                ; LABCELL_X43_Y6_N6     ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:rsp_output|dout_ready_sig                                                                                                                                                                                                   ; LABCELL_X45_Y6_N51    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_event_packet_encode:rsp_output|gen_command_encoder.gen_arg_cycles_two.second_arg                                                                                                                                                                ; FF_X43_Y6_N8          ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|alt_vip_common_latency_1_to_latency_0:latency_converter|av_st_din_ready_0_r                                                                                                                                     ; FF_X42_Y4_N23         ; 71      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|always2~0                                                                                                                                                                                                       ; LABCELL_X43_Y5_N9     ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|always5~0                                                                                                                                                                                                       ; LABCELL_X43_Y5_N30    ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|always9~0                                                                                                                                                                                                       ; LABCELL_X43_Y5_N3     ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|control_packet_beat[2]~1                                                                                                                                                                                        ; LABCELL_X42_Y4_N9     ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|camera_module_alt_vip_cl_vfb_0_video_in:video_in|alt_vip_video_input_bridge_resp:vid_front|alt_vip_common_video_packet_decode:video_input|packet_type[3]~0                                                                                                                                                                                                ; LABCELL_X45_Y4_N0     ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                               ; MLABCELL_X15_Y5_N21   ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y4_N24    ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                                       ; MLABCELL_X3_Y4_N45    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                                                               ; MLABCELL_X3_Y4_N48    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_r:the_camera_module_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~1                                                                                                                                                                                                  ; LABCELL_X13_Y7_N6     ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                  ; MLABCELL_X15_Y5_N54   ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X13_Y7_N24    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                                             ; FF_X13_Y7_N56         ; 15      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; camera_module_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X13_Y7_N0     ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X15_Y5_N27   ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                                              ; FF_X13_Y7_N29         ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X13_Y6_N57    ; 14      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y8_N15    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                      ; LABCELL_X9_Y7_N54     ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_0:mm_interconnect_0|camera_module_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                              ; LABCELL_X11_Y8_N0     ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_0:mm_interconnect_0|camera_module_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                                                                  ; LABCELL_X11_Y8_N30    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_0:mm_interconnect_0|camera_module_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                              ; MLABCELL_X8_Y7_N54    ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_0:mm_interconnect_0|camera_module_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                                                  ; MLABCELL_X8_Y7_N18    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|internal_out_ready                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y14_N3    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                                  ; LABCELL_X53_Y14_N0    ; 6       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y14_N12  ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y14_N15  ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y15_N30   ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y14_N33  ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y14_N3   ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y16_N57   ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y15_N30  ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem[0][61]                                                                                                                                                                                                                                                                               ; FF_X33_Y15_N17        ; 3       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                              ; FF_X31_Y15_N53        ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                                              ; FF_X31_Y15_N50        ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                                              ; FF_X30_Y15_N41        ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                                              ; FF_X30_Y15_N38        ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                                              ; FF_X30_Y15_N35        ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                                                              ; FF_X30_Y15_N32        ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[6]~3                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y15_N18  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                                                   ; MLABCELL_X34_Y14_N9   ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                  ; MLABCELL_X34_Y16_N15  ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                   ; LABCELL_X33_Y14_N36   ; 77      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_rd_translator|address_register[26]~0                                                                                                                                                                                                                                                        ; LABCELL_X40_Y19_N57   ; 31      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_rd_translator|always4~0                                                                                                                                                                                                                                                                     ; MLABCELL_X39_Y21_N51  ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[6]~0                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y19_N24  ; 35      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_cl_vfb_0_mem_master_wr_translator|address_register[6]~1                                                                                                                                                                                                                                                         ; LABCELL_X40_Y19_N0    ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|first_packet_beat                                                                                                                                                                                                                               ; LABCELL_X53_Y14_N33   ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|rp_valid                                                                                                                                                                                                                                                                                      ; LABCELL_X53_Y14_N42   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|data_reg[14]~0                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y15_N42   ; 45      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                         ; FF_X36_Y15_N14        ; 82      ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:new_sdram_controller_0_s1_rsp_width_adapter|always10~1                                                                                                                                                                                                                                                                      ; MLABCELL_X52_Y18_N36  ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|camera_module_mm_interconnect_1_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                                                      ; MLABCELL_X39_Y19_N6   ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_mm_interconnect_1:mm_interconnect_1|camera_module_mm_interconnect_1_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                                                          ; MLABCELL_X39_Y19_N51  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|WideOr16~0                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X35_Y7_N54    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|active_rnw~2                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y10_N0    ; 46      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|camera_module_new_sdram_controller_0_input_efifo_module:the_camera_module_new_sdram_controller_0_input_efifo_module|entry_0[43]~0                                                                                                                                                                                                             ; LABCELL_X33_Y10_N27   ; 44      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|camera_module_new_sdram_controller_0_input_efifo_module:the_camera_module_new_sdram_controller_0_input_efifo_module|entry_1[43]~0                                                                                                                                                                                                             ; LABCELL_X33_Y10_N45   ; 44      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]~2                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X31_Y7_N6     ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_state.000010000                                                                                                                                                                                                                                                                                                                             ; FF_X33_Y7_N25         ; 23      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                                                                                                                                                                                                                                             ; FF_X30_Y7_N1          ; 19      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X52_Y0_N39 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X62_Y0_N56 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X56_Y0_N56 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X56_Y0_N22 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X34_Y0_N45 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X89_Y6_N25 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X58_Y0_N62 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X89_Y6_N8  ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X56_Y0_N5  ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X58_Y0_N96 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X68_Y0_N39 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X58_Y0_N79 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X54_Y0_N56 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X60_Y0_N5  ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X58_Y0_N45 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; camera_module_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X62_Y0_N39 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                                                  ; LABCELL_X19_Y9_N15    ; 21      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                        ; FF_X15_Y9_N56         ; 33      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X21_Y8_N33   ; 68      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                                     ; FF_X18_Y9_N8          ; 53      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_src1[1]~0                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X25_Y8_N57   ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_src2[14]~0                                                                                                                                                                                                                                                                                                                   ; LABCELL_X23_Y9_N33    ; 11      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y9_N12    ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                                 ; FF_X18_Y9_N2          ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X15_Y9_N21   ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                                                               ; FF_X24_Y10_N23        ; 21      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X25_Y9_N48   ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                                                                 ; FF_X23_Y10_N38        ; 28      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                                      ; LABCELL_X24_Y10_N57   ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                        ; FF_X18_Y9_N14         ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                                                            ; FF_X16_Y9_N50         ; 53      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X16_Y9_N45    ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X18_Y12_N48   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X16_Y9_N42    ; 18      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                               ; FF_X11_Y9_N53         ; 35      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_sysclk:the_camera_module_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X3_Y5_N55          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_sysclk:the_camera_module_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LABCELL_X7_Y6_N18     ; 17      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_sysclk:the_camera_module_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LABCELL_X4_Y5_N57     ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_sysclk:the_camera_module_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; MLABCELL_X6_Y4_N24    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_sysclk:the_camera_module_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LABCELL_X7_Y6_N9      ; 39      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_sysclk:the_camera_module_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X4_Y5_N47          ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[24]~21                    ; LABCELL_X1_Y6_N57     ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[33]~19                    ; LABCELL_X2_Y4_N54     ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[37]~15                    ; LABCELL_X2_Y4_N42     ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[8]~10                     ; LABCELL_X2_Y4_N30     ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[8]~9                      ; LABCELL_X2_Y4_N39     ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:camera_module_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir                                        ; LABCELL_X2_Y4_N24     ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_avalon_reg:the_camera_module_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                      ; LABCELL_X10_Y8_N0     ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_oci_break:the_camera_module_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[16]~0                                                                                                                    ; LABCELL_X4_Y5_N48     ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_oci_break:the_camera_module_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[16]~1                                                                                                                    ; LABCELL_X1_Y6_N30     ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~1                                                                                                                                 ; LABCELL_X7_Y6_N24     ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[7]~0                                                                                                                                 ; LABCELL_X4_Y7_N42     ; 26      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                             ; LABCELL_X11_Y9_N3     ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                               ; MLABCELL_X6_Y7_N21    ; 2       ; Read enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                                                                   ; LABCELL_X16_Y9_N36    ; 23      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; camera_module_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_s1o1:auto_generated|decode_ala:decode3|w_anode1333w[3]~0                                                                                                                                                                                                                                                             ; LABCELL_X10_Y7_N57    ; 32      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_s1o1:auto_generated|decode_ala:decode3|w_anode1350w[3]~0                                                                                                                                                                                                                                                             ; LABCELL_X9_Y7_N21     ; 32      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_s1o1:auto_generated|decode_ala:decode3|w_anode1360w[3]~1                                                                                                                                                                                                                                                             ; LABCELL_X10_Y7_N54    ; 32      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_s1o1:auto_generated|decode_ala:decode3|w_anode1370w[3]~0                                                                                                                                                                                                                                                             ; LABCELL_X9_Y7_N12     ; 32      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_s1o1:auto_generated|decode_ala:decode3|w_anode1380w[3]~1                                                                                                                                                                                                                                                             ; LABCELL_X10_Y7_N6     ; 32      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; camera_module_onchip_memory2_0:onchip_memory2_0|wren~1                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X8_Y7_N27    ; 160     ; Read enable                             ; no     ; --                   ; --               ; --                        ;
; clk_clk                                                                                                                                                                                                                                                                                                                                                                                                   ; PIN_AB27              ; 4292    ; Clock                                   ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                                                       ; MLABCELL_X8_Y2_N27    ; 19      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                                                       ; FF_X8_Y9_N20          ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                                                       ; FF_X9_Y9_N20          ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                                                       ; FF_X9_Y9_N26          ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                                                       ; FF_X8_Y6_N20          ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                                                       ; FF_X9_Y6_N26          ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                                                       ; FF_X9_Y6_N8           ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                                                       ; FF_X8_Y6_N26          ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                                                       ; FF_X7_Y8_N50          ; 21      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                                                    ; FF_X7_Y8_N38          ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|\BWHK8171:14:QXXQ6833_1                                                                                                                                                                                                                                                                          ; MLABCELL_X8_Y9_N18    ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X7_Y3_N36     ; 9       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X6_Y3_N3     ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                                                     ; FF_X6_Y2_N25          ; 2       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                                                    ; FF_X6_Y2_N41          ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X6_Y3_N0     ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X6_Y2_N54    ; 1       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X6_Y2_N24    ; 5       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X6_Y2_N27    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X6_Y2_N57    ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; reset_reset_n                                                                                                                                                                                                                                                                                                                                                                                             ; PIN_AH4               ; 4       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                  ; FF_X1_Y1_N14          ; 67      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~4                                                                     ; LABCELL_X2_Y3_N30     ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                       ; LABCELL_X1_Y1_N3      ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                          ; LABCELL_X2_Y3_N6      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~6                                                                          ; MLABCELL_X3_Y2_N27    ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                                                                         ; MLABCELL_X3_Y2_N54    ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~5                                                                            ; LABCELL_X2_Y2_N15     ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1                                                             ; LABCELL_X2_Y3_N12     ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~3                                                                               ; MLABCELL_X3_Y3_N42    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                     ; LABCELL_X2_Y3_N0      ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                                                                   ; LABCELL_X1_Y2_N15     ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~9                                                                   ; LABCELL_X1_Y2_N12     ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                     ; MLABCELL_X3_Y3_N54    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                ; MLABCELL_X3_Y3_N57    ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                       ; FF_X3_Y2_N11          ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                      ; FF_X3_Y3_N47          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                       ; FF_X2_Y2_N41          ; 43      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                       ; FF_X1_Y1_N50          ; 63      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                ; MLABCELL_X3_Y3_N21    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                      ; FF_X3_Y3_N38          ; 48      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                    ; MLABCELL_X6_Y2_N30    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                       ;
+----------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                                   ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; alt_vip_cl_cvo_0_clocked_video_vid_clk ; PIN_Y27  ; 326     ; Global Clock         ; GCLK10           ; --                        ;
; clk_clk                                ; PIN_AB27 ; 4292    ; Global Clock         ; GCLK8            ; --                        ;
+----------------------------------------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------+---------+
; altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1468    ;
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_scheduler:scheduler|r01038uv1mgcqkxzh2i4cwr9q8h49tn~0         ; 760     ;
+---------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_coq1:auto_generated|altsyncram_o8d1:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 25           ; 1024         ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 25600   ; 1024                        ; 25                          ; 1024                        ; 25                          ; 25600               ; 3           ; 0     ; None                               ; M10K_X69_Y9_N0, M10K_X69_Y10_N0, M10K_X69_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_dc_mixed_widths_fifo:load_msg_queue|dcfifo:input_fifo|dcfifo_bha2:auto_generated|altsyncram_e2d1:fifo_ram|ALTSYNCRAM                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 1            ; 4            ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 4       ; 4                           ; 1                           ; 4                           ; 1                           ; 4                   ; 1           ; 0     ; None                               ; M10K_X49_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage                 ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:mm_msg_queue|scfifo:scfifo_component|scfifo_nbd1:auto_generated|a_dpfifo_7371:dpfifo|altsyncram_gks1:FIFOram|ALTSYNCRAM                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 9            ; 4            ; 9            ; yes                    ; no                      ; yes                    ; no                      ; 36      ; 4                           ; 9                           ; 4                           ; 9                           ; 36                  ; 1           ; 0     ; None                               ; M10K_X49_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_common_fifo2:output_msg_queue|scfifo:scfifo_component|scfifo_rcd1:auto_generated|a_dpfifo_d471:dpfifo|altsyncram_sms1:FIFOram|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 20           ; 2            ; 20           ; yes                    ; no                      ; yes                    ; no                      ; 40      ; 2                           ; 19                          ; 2                           ; 19                          ; 38                  ; 1           ; 0     ; None                               ; M10K_X49_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_packet_transfer_twofold_ram_reversed:biram_reversed|altsyncram:GEN_RAM_INST_FFRAM[0].ram_inst0|altsyncram_glq1:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048    ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0     ; None                               ; M10K_X58_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_packet_transfer_twofold_ram_reversed:biram_reversed|altsyncram:GEN_RAM_INST_FFRAM[1].ram_inst0|altsyncram_glq1:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048    ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0     ; None                               ; M10K_X58_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_packet_transfer_twofold_ram_reversed:biram_reversed|altsyncram:GEN_RAM_INST_FFRAM[2].ram_inst0|altsyncram_glq1:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048    ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0     ; None                               ; M10K_X58_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_rd|alt_vip_packet_transfer_read_proc:READ_BLOCK.read_proc_instance|alt_vip_packet_transfer_twofold_ram_reversed:biram_reversed|altsyncram:GEN_RAM_INST_FFRAM[3].ram_inst0|altsyncram_glq1:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048    ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0     ; None                               ; M10K_X58_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[0].ram_inst|altsyncram_10u1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048    ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0     ; None                               ; M10K_X38_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[1].ram_inst|altsyncram_10u1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048    ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0     ; None                               ; M10K_X41_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[2].ram_inst|altsyncram_10u1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048    ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0     ; None                               ; M10K_X38_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_packet_transfer:pkt_trans_wr|alt_vip_packet_transfer_write_proc:WRITE_BLOCK.write_proc_instance|alt_vip_packet_transfer_twofold_ram:biram|altsyncram:GEN_RAM_INST_FFRAM[3].ram_inst|altsyncram_10u1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048    ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0     ; None                               ; M10K_X38_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_r:the_camera_module_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                               ; M10K_X14_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; camera_module_jtag_uart_0:jtag_uart_0|camera_module_jtag_uart_0_scfifo_w:the_camera_module_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                               ; M10K_X14_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; camera_module_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128     ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1           ; 0     ; None                               ; M10K_X58_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|camera_module_nios2_gen2_0_cpu_ociram_sp_ram_module:camera_module_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                               ; M10K_X5_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_register_bank_a_module:camera_module_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                               ; M10K_X26_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_register_bank_b_module:camera_module_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                               ; M10K_X26_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; camera_module_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_s1o1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                               ; AUTO ; Single Port      ; Single Clock ; 40192        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1286144 ; 40192                       ; 32                          ; --                          ; --                          ; 1286144             ; 160         ; 0     ; camera_module_onchip_memory2_0.hex ; M10K_X38_Y8_N0, M10K_X38_Y3_N0, M10K_X26_Y5_N0, M10K_X26_Y3_N0, M10K_X26_Y7_N0, M10K_X58_Y6_N0, M10K_X49_Y6_N0, M10K_X41_Y7_N0, M10K_X49_Y7_N0, M10K_X58_Y7_N0, M10K_X14_Y19_N0, M10K_X41_Y23_N0, M10K_X41_Y15_N0, M10K_X38_Y21_N0, M10K_X14_Y23_N0, M10K_X26_Y4_N0, M10K_X38_Y2_N0, M10K_X38_Y4_N0, M10K_X26_Y2_N0, M10K_X26_Y6_N0, M10K_X14_Y22_N0, M10K_X14_Y27_N0, M10K_X26_Y27_N0, M10K_X14_Y15_N0, M10K_X26_Y25_N0, M10K_X41_Y26_N0, M10K_X26_Y18_N0, M10K_X14_Y31_N0, M10K_X41_Y31_N0, M10K_X14_Y26_N0, M10K_X49_Y9_N0, M10K_X58_Y9_N0, M10K_X49_Y13_N0, M10K_X41_Y10_N0, M10K_X58_Y15_N0, M10K_X49_Y10_N0, M10K_X58_Y11_N0, M10K_X41_Y11_N0, M10K_X58_Y10_N0, M10K_X49_Y12_N0, M10K_X26_Y28_N0, M10K_X41_Y30_N0, M10K_X41_Y29_N0, M10K_X38_Y30_N0, M10K_X41_Y28_N0, M10K_X38_Y28_N0, M10K_X38_Y26_N0, M10K_X49_Y18_N0, M10K_X49_Y14_N0, M10K_X49_Y28_N0, M10K_X14_Y17_N0, M10K_X26_Y17_N0, M10K_X26_Y19_N0, M10K_X14_Y9_N0, M10K_X14_Y14_N0, M10K_X14_Y18_N0, M10K_X14_Y20_N0, M10K_X26_Y20_N0, M10K_X14_Y21_N0, M10K_X14_Y16_N0, M10K_X26_Y21_N0, M10K_X26_Y22_N0, M10K_X26_Y26_N0, M10K_X38_Y16_N0, M10K_X38_Y24_N0, M10K_X49_Y3_N0, M10K_X41_Y3_N0, M10K_X41_Y4_N0, M10K_X41_Y9_N0, M10K_X49_Y5_N0, M10K_X38_Y27_N0, M10K_X58_Y17_N0, M10K_X49_Y27_N0, M10K_X49_Y25_N0, M10K_X49_Y24_N0, M10K_X41_Y17_N0, M10K_X38_Y18_N0, M10K_X26_Y14_N0, M10K_X41_Y19_N0, M10K_X26_Y10_N0, M10K_X38_Y10_N0, M10K_X38_Y11_N0, M10K_X41_Y13_N0, M10K_X26_Y11_N0, M10K_X26_Y12_N0, M10K_X49_Y23_N0, M10K_X58_Y8_N0, M10K_X49_Y22_N0, M10K_X38_Y23_N0, M10K_X58_Y13_N0, M10K_X5_Y9_N0, M10K_X5_Y11_N0, M10K_X5_Y5_N0, M10K_X5_Y10_N0, M10K_X5_Y6_N0, M10K_X14_Y28_N0, M10K_X14_Y29_N0, M10K_X14_Y30_N0, M10K_X26_Y30_N0, M10K_X26_Y29_N0, M10K_X49_Y4_N0, M10K_X41_Y2_N0, M10K_X49_Y8_N0, M10K_X58_Y2_N0, M10K_X49_Y2_N0, M10K_X58_Y4_N0, M10K_X38_Y5_N0, M10K_X41_Y5_N0, M10K_X58_Y5_N0, M10K_X58_Y3_N0, M10K_X49_Y17_N0, M10K_X49_Y30_N0, M10K_X41_Y27_N0, M10K_X38_Y29_N0, M10K_X49_Y29_N0, M10K_X41_Y20_N0, M10K_X41_Y21_N0, M10K_X38_Y20_N0, M10K_X38_Y22_N0, M10K_X41_Y22_N0, M10K_X14_Y3_N0, M10K_X14_Y2_N0, M10K_X14_Y6_N0, M10K_X26_Y1_N0, M10K_X5_Y2_N0, M10K_X38_Y17_N0, M10K_X38_Y19_N0, M10K_X26_Y15_N0, M10K_X38_Y15_N0, M10K_X26_Y13_N0, M10K_X38_Y9_N0, M10K_X38_Y7_N0, M10K_X41_Y8_N0, M10K_X38_Y6_N0, M10K_X41_Y6_N0, M10K_X41_Y18_N0, M10K_X41_Y24_N0, M10K_X41_Y14_N0, M10K_X41_Y25_N0, M10K_X38_Y25_N0, M10K_X41_Y16_N0, M10K_X58_Y12_N0, M10K_X49_Y16_N0, M10K_X49_Y15_N0, M10K_X49_Y11_N0, M10K_X26_Y24_N0, M10K_X14_Y24_N0, M10K_X26_Y16_N0, M10K_X26_Y23_N0, M10K_X14_Y25_N0, M10K_X14_Y12_N0, M10K_X5_Y14_N0, M10K_X14_Y13_N0, M10K_X5_Y13_N0, M10K_X5_Y12_N0, M10K_X14_Y10_N0, M10K_X5_Y8_N0, M10K_X14_Y8_N0, M10K_X14_Y7_N0, M10K_X14_Y11_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 2           ;
; Total number of DSP blocks      ; 2           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 2           ;
+---------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_wr_ctrl:wr_ctrl|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y8_N0  ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; camera_module_alt_vip_cl_vfb_0:alt_vip_cl_vfb_0|alt_vip_vfb_rd_ctrl:rd_ctrl|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y16_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 12,060 / 289,320 ( 4 % )  ;
; C12 interconnects                           ; 179 / 13,420 ( 1 % )      ;
; C2 interconnects                            ; 3,640 / 119,108 ( 3 % )   ;
; C4 interconnects                            ; 2,227 / 56,300 ( 4 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,258 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 2,318 / 84,580 ( 3 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 280 / 12,676 ( 2 % )      ;
; R14/C12 interconnect drivers                ; 356 / 20,720 ( 2 % )      ;
; R3 interconnects                            ; 4,468 / 130,992 ( 3 % )   ;
; R6 interconnects                            ; 6,885 / 266,960 ( 3 % )   ;
; Spine clocks                                ; 9 / 360 ( 3 % )           ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules                                    ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+----------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass                                   ; 0            ; 37           ; 0            ; 0            ; 0            ; 105       ; 0            ; 0            ; 105       ; 105       ; 0            ; 70           ; 0            ; 0            ; 0            ; 0            ; 70           ; 0            ; 0            ; 0            ; 0            ; 70           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked                              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable                           ; 105          ; 68           ; 105          ; 105          ; 105          ; 0         ; 105          ; 105          ; 0         ; 0         ; 105          ; 35           ; 105          ; 105          ; 105          ; 105          ; 35           ; 105          ; 105          ; 105          ; 105          ; 35           ; 105          ; 105          ; 105          ; 105          ; 105          ; 105          ;
; Total Fail                                   ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[8]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[9]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[10]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[11]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[12]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[13]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[14]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[15]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[16]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[17]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[18]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[19]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[20]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[21]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[22]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_data[23]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_underflow     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_datavalid ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_v_sync    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_h_sync    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_f         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_h         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_v         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_ready                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[0]                                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[1]                                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[2]                                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[3]                                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[4]                                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[5]                                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[6]                                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[7]                                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[8]                                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[9]                                ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[10]                               ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[11]                               ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_addr[12]                               ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_ba[0]                                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_ba[1]                                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_cas_n                                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_cke                                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_cs_n                                   ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dqm[0]                                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dqm[1]                                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_ras_n                                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_we_n                                   ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[0]                                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[1]                                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[2]                                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[3]                                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[4]                                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[5]                                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[6]                                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[7]                                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[8]                                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[9]                                  ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[10]                                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[11]                                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[12]                                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[13]                                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[14]                                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_dq[15]                                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_valid                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_endofpacket             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_startofpacket           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_clk                                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_cvo_0_clocked_video_vid_clk       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[3]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[2]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[1]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[0]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset_reset_n                                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[16]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[17]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[18]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[19]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[9]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[8]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[10]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[11]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pio_in_export                                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[20]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[4]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[12]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[21]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[5]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[13]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[22]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[6]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[14]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[23]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[7]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; alt_vip_cl_vfb_0_din_data[15]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms                          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck                          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi                          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo                          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+----------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 257.1             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 17.2              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                                                           ; Destination Register                                                                                                                                                                                                                                                                                                                                                                ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                                                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[31] ; 1.543             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                      ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[31] ; 1.373             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[31] ; 1.177             ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|tck_t_dav                                                                                                                                                                                                                                                                                                                             ; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                     ; 1.079             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]                            ; 1.068             ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                                                                 ; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                     ; 1.065             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                                                                                                                                                  ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                                                                                                                                            ; 1.056             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                                                                                                                  ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[1]                                                                                                                                                                                                                                                                                                            ; 1.056             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                                                                                                                                                  ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[2]                                                                                                                                                                                                                                                                                                            ; 1.056             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                 ; 1.044             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                                                                                                                  ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[2]                                                                                                                                                                                                                                                                                                            ; 1.040             ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                                                                                                         ; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                                     ; 1.034             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                 ; 1.021             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[2]                                                        ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[1]  ; 0.988             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                        ; 0.981             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[26]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[25] ; 0.979             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                 ; 0.978             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                     ; 0.976             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                     ; 0.976             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[17]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[16] ; 0.974             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                      ; 0.973             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                               ; 0.964             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                 ; 0.963             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                               ; 0.962             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                                               ; 0.962             ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                                                           ; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                                     ; 0.961             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                      ; 0.957             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                               ; 0.955             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                               ; 0.948             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                        ; 0.946             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                 ; 0.942             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[5]                                                        ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[4]  ; 0.936             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[3]                                                        ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[2]  ; 0.936             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[10]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[9]  ; 0.936             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                 ; 0.934             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                 ; 0.934             ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                                                                       ; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                     ; 0.933             ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                                                              ; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                     ; 0.933             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                            ; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                     ; 0.933             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                                                                                       ; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                     ; 0.933             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                                                                                ; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                     ; 0.933             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                                                                                ; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                     ; 0.933             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[2]                                                                                                                                                                                                                                                                                                                                                                  ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[1]                                                                                                                                                                                                                                                                                                            ; 0.932             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                    ; 0.931             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                        ; 0.930             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                        ; 0.930             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[34]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[33] ; 0.929             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                 ; 0.924             ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                                              ; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|count[0]                                                                                                                                                                                                                                                                        ; 0.924             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[22]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[21] ; 0.922             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[20]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[19] ; 0.922             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[18]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[17] ; 0.922             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[27]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[26] ; 0.922             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[29]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[28] ; 0.922             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[24]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[23] ; 0.922             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]                            ; 0.921             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[4]                                                        ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[3]  ; 0.921             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[6]                                                        ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[5]  ; 0.921             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[9]                                                        ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[8]  ; 0.921             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[0]  ; 0.920             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                 ; 0.920             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[11]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[10] ; 0.918             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[13]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[12] ; 0.918             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[19]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[18] ; 0.912             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[23]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[22] ; 0.912             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[21]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[20] ; 0.912             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[25]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[24] ; 0.912             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[28]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[27] ; 0.912             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[30]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[29] ; 0.912             ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                                                                           ; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                                     ; 0.908             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                 ; 0.905             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[12]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[11] ; 0.903             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[14]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[13] ; 0.903             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                                ; 0.901             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_ocimem:the_camera_module_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[14]                                                                                                                                                                  ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; 0.895             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_oci_break:the_camera_module_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[14]                                                                                                                                                      ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; 0.895             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[15]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; 0.895             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                 ; 0.889             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                 ; 0.889             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                 ; 0.889             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                 ; 0.889             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                 ; 0.889             ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                                                                           ; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                     ; 0.885             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                 ; 0.883             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                 ; 0.881             ;
; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[37]                                                       ; camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_debug_slave_wrapper:the_camera_module_nios2_gen2_0_cpu_debug_slave_wrapper|camera_module_nios2_gen2_0_cpu_debug_slave_tck:the_camera_module_nios2_gen2_0_cpu_debug_slave_tck|sr[36] ; 0.880             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                      ; 0.878             ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                                                                                                              ; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                        ; 0.877             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                 ; 0.866             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                 ; 0.865             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                 ; 0.852             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                        ; 0.850             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                                                      ; 0.839             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_2[3]                                                                                                                                 ; 0.834             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                                               ; 0.830             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                                                      ; 0.824             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]                                      ; 0.815             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                                               ; 0.813             ;
; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                                                                                          ; camera_module_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:camera_module_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                     ; 0.807             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]                                      ; 0.805             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "DE1_SOC_D8M_RTL"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 101 pins of 101 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): clk_clk~inputCLKENA0 with 4577 fanout uses global clock CLKCTRL_G8
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): alt_vip_cl_cvo_0_clocked_video_vid_clk~inputCLKENA0 with 331 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity alt_vip_common_sync
        Info (332166): set_false_path -to [get_keepers *data_out_sync0*]
        Info (332166): set_false_path -to [get_keepers *data_out_sync0*]
        Info (332166): set_false_path -to [get_keepers *data_out_sync0*]
        Info (332166): set_false_path -to [get_keepers *data_out_sync0*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_coq1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_re9:dffpipe18|dffe19a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_qe9:dffpipe15|dffe16a* 
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'camera_module/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'camera_module/synthesis/submodules/camera_module_nios2_gen2_0_cpu.sdc'
Info (332104): Reading SDC File: 'camera_module/synthesis/submodules/modules/alt_vip_common_dc_mixed_widths_fifo/src_hdl/alt_vip_common_dc_mixed_widths_fifo.sdc'
Warning (332174): Ignored filter at alt_vip_common_dc_mixed_widths_fifo.sdc(105): alt_vip_cl_vfb_0|pkt_trans_rd|READ_BLOCK.read_proc_instance|load_msg_queue|*ws_dgrp|dffpipe* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/modules/alt_vip_common_dc_mixed_widths_fifo/src_hdl/alt_vip_common_dc_mixed_widths_fifo.sdc Line: 105
Warning (332049): Ignored set_net_delay at alt_vip_common_dc_mixed_widths_fifo.sdc(105): argument -to with value [get_keepers {alt_vip_cl_vfb_0|pkt_trans_rd|READ_BLOCK.read_proc_instance|load_msg_queue|*ws_dgrp|dffpipe*}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/modules/alt_vip_common_dc_mixed_widths_fifo/src_hdl/alt_vip_common_dc_mixed_widths_fifo.sdc Line: 105
    Info (332050): set_net_delay -from [get_pins -compatibility_mode "${fifo_name}rdptr_g[*]*"] -to [get_keepers "${fifo_name}ws_dgrp|dffpipe*"] -max 2 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/modules/alt_vip_common_dc_mixed_widths_fifo/src_hdl/alt_vip_common_dc_mixed_widths_fifo.sdc Line: 105
Info (332104): Reading SDC File: 'camera_module/synthesis/submodules/modules/alt_vip_common_fifo2/src_hdl/alt_vip_common_fifo2.sdc'
Info (332104): Reading SDC File: 'camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc'
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(178): *packet_transfer*read_proc_instance|*context_expecting_valid_ptr* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 178
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(178): *packet_transfer*read_proc_instance|*csel_expecting_valid_ptr* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 178
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(178): *packet_transfer*read_proc_instance|*current_ctxt_id* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 178
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(178): *packet_transfer*read_proc_instance|*period_expecting_valid_ptr* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 178
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(184): *packet_transfer*read_proc_instance|*mm_msg_din* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 184
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(201): *packet_transfer*read_proc_instance|*context_expecting_valid_ptr* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 201
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(201): *packet_transfer*read_proc_instance|*csel_expecting_valid_ptr* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 201
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(201): *packet_transfer*read_proc_instance|*current_ctxt_id* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 201
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(201): *packet_transfer*read_proc_instance|*period_expecting_valid_ptr* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 201
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(207): *packet_transfer*read_proc_instance|*mm_msg_din* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 207
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(223): *packet_transfer*read_proc_instance|*context_target_addr* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 223
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(223): *packet_transfer*read_proc_instance|*csel_target_addr* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 223
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(223): *packet_transfer*read_proc_instance|*current_ctxt_id* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 223
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(223): *packet_transfer*read_proc_instance|*period_targer_addr_start* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 223
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(237): *packet_transfer*read_proc_instance|*context_target_addr* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 237
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(237): *packet_transfer*read_proc_instance|*csel_target_addr* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 237
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(237): *packet_transfer*read_proc_instance|*current_ctxt_id* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 237
Warning (332174): Ignored filter at alt_vip_packet_transfer.sdc(237): *packet_transfer*read_proc_instance|*period_targer_addr_start* could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_packet_transfer.sdc Line: 237
Info (332104): Reading SDC File: 'camera_module/synthesis/submodules/modules/alt_vip_common_fifo/src_hdl/alt_vip_common_fifo.sdc'
Info (332104): Reading SDC File: 'camera_module/synthesis/submodules/alt_vip_cvo_core.sdc'
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(25): *|cvo_core*|mode_banks|u_calculate_mode_dynamic|* could not be matched with a net File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 25
Warning (332049): Ignored set_multicycle_path at alt_vip_cvo_core.sdc(25): Argument <through> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 25
    Info (332050): set_multicycle_path -setup -start -through [get_nets "*|${corename}*|mode_banks|u_calculate_mode_dynamic|*"] 2 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 25
Warning (332049): Ignored set_multicycle_path at alt_vip_cvo_core.sdc(26): Argument <through> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 26
    Info (332050): set_multicycle_path -hold -start -through [get_nets "*|${corename}*|mode_banks|u_calculate_mode_dynamic|*"] 1 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 26
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(29): *|cvo_core*|mode_banks|interlaced_reg could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 29
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(29): *|cvo_core*|mode_banks|vid_interlaced could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 29
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(29): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 29
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|interlaced_reg"]              -to [get_keepers "*|${corename}*|mode_banks|vid_interlaced"]           100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 29
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(29): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 29
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(30): *|cvo_core*|mode_banks|h_total_minus_one_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 30
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(30): *|cvo_core*|mode_banks|vid_h_total_minus_one[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 30
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(30): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 30
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|h_total_minus_one_reg[*]"]    -to [get_keepers "*|${corename}*|mode_banks|vid_h_total_minus_one[*]"] 100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 30
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(30): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 30
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(31): *|cvo_core*|mode_banks|v_total_minus_one_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 31
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(31): *|cvo_core*|mode_banks|vid_v_total_minus_one[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 31
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(31): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 31
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|v_total_minus_one_reg[*]"]    -to [get_keepers "*|${corename}*|mode_banks|vid_v_total_minus_one[*]"] 100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 31
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(31): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 31
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(32): *|cvo_core*|mode_banks|h_total_minus_two_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 32
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(32): *|cvo_core*|mode_banks|vid_h_total_minus_two[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 32
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(32): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 32
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|h_total_minus_two_reg[*]"]    -to [get_keepers "*|${corename}*|mode_banks|vid_h_total_minus_two[*]"] 100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 32
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(32): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 32
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(33): *|cvo_core*|mode_banks|h_total_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 33
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(33): *|cvo_core*|mode_banks|vid_h_total[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 33
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(33): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 33
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|h_total_reg[*]"]              -to [get_keepers "*|${corename}*|mode_banks|vid_h_total[*]"]           100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 33
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(33): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 33
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(34): *|cvo_core*|mode_banks|v_total_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 34
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(34): *|cvo_core*|mode_banks|vid_v_total[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 34
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(34): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 34
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|v_total_reg[*]"]              -to [get_keepers "*|${corename}*|mode_banks|vid_v_total[*]"]           100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 34
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(34): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 34
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(35): *|cvo_core*|mode_banks|h_blank_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 35
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(35): *|cvo_core*|mode_banks|vid_h_blank[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 35
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(35): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 35
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|h_blank_reg[*]"]              -to [get_keepers "*|${corename}*|mode_banks|vid_h_blank[*]"]           100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 35
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(35): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 35
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(36): *|cvo_core*|mode_banks|h_sync_start_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 36
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(36): *|cvo_core*|mode_banks|vid_h_sync_start[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 36
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(36): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 36
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|h_sync_start_reg[*]"]         -to [get_keepers "*|${corename}*|mode_banks|vid_h_sync_start[*]"]      100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 36
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(36): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 36
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(37): *|cvo_core*|mode_banks|h_sync_end_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 37
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(37): *|cvo_core*|mode_banks|vid_h_sync_end[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 37
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(37): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 37
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|h_sync_end_reg[*]"]           -to [get_keepers "*|${corename}*|mode_banks|vid_h_sync_end[*]"]        100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 37
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(37): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 37
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(38): *|cvo_core*|mode_banks|f2_v_start_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 38
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(38): *|cvo_core*|mode_banks|vid_f2_v_start[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 38
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(38): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 38
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|f2_v_start_reg[*]"]           -to [get_keepers "*|${corename}*|mode_banks|vid_f2_v_start[*]"]        100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 38
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(38): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 38
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(39): *|cvo_core*|mode_banks|f1_v_start_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 39
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(39): *|cvo_core*|mode_banks|vid_f1_v_start[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 39
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(39): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 39
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|f1_v_start_reg[*]"]           -to [get_keepers "*|${corename}*|mode_banks|vid_f1_v_start[*]"]        100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 39
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(39): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 39
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(40): *|cvo_core*|mode_banks|f1_v_end_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 40
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(40): *|cvo_core*|mode_banks|vid_f1_v_end[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 40
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(40): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 40
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|f1_v_end_reg[*]"]             -to [get_keepers "*|${corename}*|mode_banks|vid_f1_v_end[*]"]          100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 40
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(40): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 40
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(41): *|cvo_core*|mode_banks|f2_v_sync_start_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 41
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(41): *|cvo_core*|mode_banks|vid_f2_v_sync_start[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 41
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(41): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 41
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|f2_v_sync_start_reg[*]"]      -to [get_keepers "*|${corename}*|mode_banks|vid_f2_v_sync_start[*]"]   100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 41
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(41): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 41
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(42): *|cvo_core*|mode_banks|f2_v_sync_end_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 42
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(42): *|cvo_core*|mode_banks|vid_f2_v_sync_end[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 42
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(42): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 42
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|f2_v_sync_end_reg[*]"]        -to [get_keepers "*|${corename}*|mode_banks|vid_f2_v_sync_end[*]"]     100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 42
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(42): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 42
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(43): *|cvo_core*|mode_banks|f1_v_sync_start_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 43
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(43): *|cvo_core*|mode_banks|vid_f1_v_sync_start[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 43
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(43): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 43
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|f1_v_sync_start_reg[*]"]      -to [get_keepers "*|${corename}*|mode_banks|vid_f1_v_sync_start[*]"]   100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 43
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(43): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 43
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(44): *|cvo_core*|mode_banks|f1_v_sync_end_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 44
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(44): *|cvo_core*|mode_banks|vid_f1_v_sync_end[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 44
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(44): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 44
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|f1_v_sync_end_reg[*]"]        -to [get_keepers "*|${corename}*|mode_banks|vid_f1_v_sync_end[*]"]     100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 44
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(44): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 44
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(45): *|cvo_core*|mode_banks|f_rising_edge_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 45
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(45): *|cvo_core*|mode_banks|vid_f_rising_edge[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 45
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(45): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 45
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|f_rising_edge_reg[*]"]        -to [get_keepers "*|${corename}*|mode_banks|vid_f_rising_edge[*]"]     100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 45
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(45): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 45
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(46): *|cvo_core*|mode_banks|f_falling_edge_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 46
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(46): *|cvo_core*|mode_banks|vid_f_falling_edge[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 46
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(46): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 46
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|f_falling_edge_reg[*]"]       -to [get_keepers "*|${corename}*|mode_banks|vid_f_falling_edge[*]"]    100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 46
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(46): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 46
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(47): *|cvo_core*|mode_banks|f1_v_end_nxt_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 47
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(47): *|cvo_core*|mode_banks|vid_f1_v_end_nxt[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 47
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(47): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 47
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|f1_v_end_nxt_reg[*]"]         -to [get_keepers "*|${corename}*|mode_banks|vid_f1_v_end_nxt[*]"]      100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 47
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(47): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 47
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(48): *|cvo_core*|mode_banks|f2_anc_v_start_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 48
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(48): *|cvo_core*|mode_banks|vid_f2_anc_v_start[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 48
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(48): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 48
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|f2_anc_v_start_reg[*]"]       -to [get_keepers "*|${corename}*|mode_banks|vid_f2_anc_v_start[*]"]    100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 48
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(48): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 48
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(49): *|cvo_core*|mode_banks|f1_anc_v_start_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 49
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(49): *|cvo_core*|mode_banks|vid_f1_anc_v_start[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 49
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(49): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 49
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|f1_anc_v_start_reg[*]"]       -to [get_keepers "*|${corename}*|mode_banks|vid_f1_anc_v_start[*]"]    100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 49
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(49): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 49
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(50): *|cvo_core*|mode_banks|h_sync_polarity_reg could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 50
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(50): *|cvo_core*|mode_banks|vid_h_sync_polarity could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 50
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(50): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 50
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|h_sync_polarity_reg"]         -to [get_keepers "*|${corename}*|mode_banks|vid_h_sync_polarity"]      100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 50
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(50): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 50
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(51): *|cvo_core*|mode_banks|v_sync_polarity_reg could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 51
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(51): *|cvo_core*|mode_banks|vid_v_sync_polarity could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 51
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(51): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 51
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|v_sync_polarity_reg"]         -to [get_keepers "*|${corename}*|mode_banks|vid_v_sync_polarity"]      100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 51
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(51): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 51
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(52): *|cvo_core*|mode_banks|h_total_check_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 52
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(52): *|cvo_core*|mode_banks|vid_h_total_check[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 52
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(52): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 52
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|h_total_check_reg[*]"]        -to [get_keepers "*|${corename}*|mode_banks|vid_h_total_check[*]"]     100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 52
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(52): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 52
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(53): *|cvo_core*|mode_banks|ap_start_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 53
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(53): *|cvo_core*|mode_banks|vid_ap_start[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 53
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(53): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 53
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|ap_start_reg[*]"]             -to [get_keepers "*|${corename}*|mode_banks|vid_ap_start[*]"]          100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 53
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(53): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 53
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(54): *|cvo_core*|mode_banks|h_frame_complete_point_reg[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 54
Warning (332174): Ignored filter at alt_vip_cvo_core.sdc(54): *|cvo_core*|mode_banks|vid_h_frame_complete_point[*] could not be matched with a keeper File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 54
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(54): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 54
    Info (332050): set_max_delay -from [get_keepers "*|${corename}*|mode_banks|h_frame_complete_point_reg[*]"]  -to [get_keepers "*|${corename}*|mode_banks|vid_h_frame_complete_point[*]"] 100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 54
Warning (332049): Ignored set_max_delay at alt_vip_cvo_core.sdc(54): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 54
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(57): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 57
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|interlaced_reg"]              -to [get_keepers "*|${corename}*|mode_banks|vid_interlaced"]           -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 57
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(57): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 57
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(58): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 58
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|h_total_minus_one_reg[*]"]    -to [get_keepers "*|${corename}*|mode_banks|vid_h_total_minus_one[*]"] -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 58
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(58): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 58
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(59): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 59
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|v_total_minus_one_reg[*]"]    -to [get_keepers "*|${corename}*|mode_banks|vid_v_total_minus_one[*]"] -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 59
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(59): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 59
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(60): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 60
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|h_total_minus_two_reg[*]"]    -to [get_keepers "*|${corename}*|mode_banks|vid_h_total_minus_two[*]"] -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 60
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(60): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 60
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(61): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 61
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|h_total_reg[*]"]              -to [get_keepers "*|${corename}*|mode_banks|vid_h_total[*]"]           -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 61
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(61): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 61
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(62): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 62
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|v_total_reg[*]"]              -to [get_keepers "*|${corename}*|mode_banks|vid_v_total[*]"]           -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 62
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(62): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 62
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(63): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 63
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|h_blank_reg[*]"]              -to [get_keepers "*|${corename}*|mode_banks|vid_h_blank[*]"]           -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 63
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(63): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 63
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(64): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 64
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|h_sync_start_reg[*]"]         -to [get_keepers "*|${corename}*|mode_banks|vid_h_sync_start[*]"]      -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 64
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(64): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 64
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(65): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 65
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|h_sync_end_reg[*]"]           -to [get_keepers "*|${corename}*|mode_banks|vid_h_sync_end[*]"]        -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 65
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(65): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 65
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(66): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 66
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|f2_v_start_reg[*]"]           -to [get_keepers "*|${corename}*|mode_banks|vid_f2_v_start[*]"]        -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 66
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(66): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 66
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(67): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 67
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|f1_v_start_reg[*]"]           -to [get_keepers "*|${corename}*|mode_banks|vid_f1_v_start[*]"]        -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 67
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(67): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 67
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(68): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 68
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|f1_v_end_reg[*]"]             -to [get_keepers "*|${corename}*|mode_banks|vid_f1_v_end[*]"]          -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 68
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(68): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 68
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(69): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 69
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|f2_v_sync_start_reg[*]"]      -to [get_keepers "*|${corename}*|mode_banks|vid_f2_v_sync_start[*]"]   -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 69
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(69): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 69
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(70): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 70
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|f2_v_sync_end_reg[*]"]        -to [get_keepers "*|${corename}*|mode_banks|vid_f2_v_sync_end[*]"]     -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 70
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(70): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 70
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(71): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 71
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|f1_v_sync_start_reg[*]"]      -to [get_keepers "*|${corename}*|mode_banks|vid_f1_v_sync_start[*]"]   -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 71
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(71): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 71
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(72): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 72
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|f1_v_sync_end_reg[*]"]        -to [get_keepers "*|${corename}*|mode_banks|vid_f1_v_sync_end[*]"]     -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 72
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(72): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 72
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(73): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 73
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|f_rising_edge_reg[*]"]        -to [get_keepers "*|${corename}*|mode_banks|vid_f_rising_edge[*]"]     -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 73
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(73): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 73
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(74): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 74
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|f_falling_edge_reg[*]"]       -to [get_keepers "*|${corename}*|mode_banks|vid_f_falling_edge[*]"]    -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 74
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(74): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 74
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(75): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 75
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|f1_v_end_nxt_reg[*]"]         -to [get_keepers "*|${corename}*|mode_banks|vid_f1_v_end_nxt[*]"]      -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 75
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(75): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 75
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(76): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 76
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|f2_anc_v_start_reg[*]"]       -to [get_keepers "*|${corename}*|mode_banks|vid_f2_anc_v_start[*]"]    -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 76
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(76): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 76
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(77): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 77
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|f1_anc_v_start_reg[*]"]       -to [get_keepers "*|${corename}*|mode_banks|vid_f1_anc_v_start[*]"]    -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 77
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(77): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 77
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(78): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 78
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|h_sync_polarity_reg"]         -to [get_keepers "*|${corename}*|mode_banks|vid_h_sync_polarity"]      -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 78
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(78): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 78
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(79): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 79
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|v_sync_polarity_reg"]         -to [get_keepers "*|${corename}*|mode_banks|vid_v_sync_polarity"]      -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 79
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(79): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 79
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(80): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 80
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|h_total_check_reg[*]"]        -to [get_keepers "*|${corename}*|mode_banks|vid_h_total_check[*]"]     -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 80
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(80): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 80
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(81): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 81
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|ap_start_reg[*]"]             -to [get_keepers "*|${corename}*|mode_banks|vid_ap_start[*]"]          -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 81
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(81): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 81
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(82): Argument <from> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 82
    Info (332050): set_min_delay -from [get_keepers "*|${corename}*|mode_banks|h_frame_complete_point_reg[*]"] -to [get_keepers "*|${corename}*|mode_banks|vid_h_frame_complete_point[*]"] -100 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 82
Warning (332049): Ignored set_min_delay at alt_vip_cvo_core.sdc(82): Argument <to> is an empty collection File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 82
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(86): argument -from with value [get_keepers {*|cvo_core*|mode_banks|interlaced_reg}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 86
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|interlaced_reg"]              -to [get_keepers "*|${corename}*|mode_banks|vid_interlaced"]           -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 86
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(87): argument -from with value [get_keepers {*|cvo_core*|mode_banks|h_total_minus_one_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 87
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|h_total_minus_one_reg[*]"]    -to [get_keepers "*|${corename}*|mode_banks|vid_h_total_minus_one[*]"] -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 87
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(88): argument -from with value [get_keepers {*|cvo_core*|mode_banks|v_total_minus_one_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 88
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|v_total_minus_one_reg[*]"]    -to [get_keepers "*|${corename}*|mode_banks|vid_v_total_minus_one[*]"] -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 88
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(89): argument -from with value [get_keepers {*|cvo_core*|mode_banks|h_total_minus_two_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 89
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|h_total_minus_two_reg[*]"]    -to [get_keepers "*|${corename}*|mode_banks|vid_h_total_minus_two[*]"] -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 89
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(90): argument -from with value [get_keepers {*|cvo_core*|mode_banks|h_total_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 90
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|h_total_reg[*]"]              -to [get_keepers "*|${corename}*|mode_banks|vid_h_total[*]"]           -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 90
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(91): argument -from with value [get_keepers {*|cvo_core*|mode_banks|v_total_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 91
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|v_total_reg[*]"]              -to [get_keepers "*|${corename}*|mode_banks|vid_v_total[*]"]           -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 91
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(92): argument -from with value [get_keepers {*|cvo_core*|mode_banks|h_blank_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 92
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|h_blank_reg[*]"]              -to [get_keepers "*|${corename}*|mode_banks|vid_h_blank[*]"]           -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 92
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(93): argument -from with value [get_keepers {*|cvo_core*|mode_banks|h_sync_start_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 93
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|h_sync_start_reg[*]"]         -to [get_keepers "*|${corename}*|mode_banks|vid_h_sync_start[*]"]      -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 93
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(94): argument -from with value [get_keepers {*|cvo_core*|mode_banks|h_sync_end_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 94
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|h_sync_end_reg[*]"]           -to [get_keepers "*|${corename}*|mode_banks|vid_h_sync_end[*]"]        -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 94
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(95): argument -from with value [get_keepers {*|cvo_core*|mode_banks|f2_v_start_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 95
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|f2_v_start_reg[*]"]           -to [get_keepers "*|${corename}*|mode_banks|vid_f2_v_start[*]"]        -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 95
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(96): argument -from with value [get_keepers {*|cvo_core*|mode_banks|f1_v_start_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 96
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|f1_v_start_reg[*]"]           -to [get_keepers "*|${corename}*|mode_banks|vid_f1_v_start[*]"]        -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 96
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(97): argument -from with value [get_keepers {*|cvo_core*|mode_banks|f1_v_end_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 97
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|f1_v_end_reg[*]"]             -to [get_keepers "*|${corename}*|mode_banks|vid_f1_v_end[*]"]          -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 97
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(98): argument -from with value [get_keepers {*|cvo_core*|mode_banks|f2_v_sync_start_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 98
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|f2_v_sync_start_reg[*]"]      -to [get_keepers "*|${corename}*|mode_banks|vid_f2_v_sync_start[*]"]   -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 98
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(99): argument -from with value [get_keepers {*|cvo_core*|mode_banks|f2_v_sync_end_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 99
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|f2_v_sync_end_reg[*]"]        -to [get_keepers "*|${corename}*|mode_banks|vid_f2_v_sync_end[*]"]     -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 99
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(100): argument -from with value [get_keepers {*|cvo_core*|mode_banks|f1_v_sync_start_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 100
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|f1_v_sync_start_reg[*]"]      -to [get_keepers "*|${corename}*|mode_banks|vid_f1_v_sync_start[*]"]   -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 100
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(101): argument -from with value [get_keepers {*|cvo_core*|mode_banks|f1_v_sync_end_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 101
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|f1_v_sync_end_reg[*]"]        -to [get_keepers "*|${corename}*|mode_banks|vid_f1_v_sync_end[*]"]     -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 101
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(102): argument -from with value [get_keepers {*|cvo_core*|mode_banks|f_rising_edge_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 102
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|f_rising_edge_reg[*]"]        -to [get_keepers "*|${corename}*|mode_banks|vid_f_rising_edge[*]"]     -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 102
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(103): argument -from with value [get_keepers {*|cvo_core*|mode_banks|f_falling_edge_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 103
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|f_falling_edge_reg[*]"]       -to [get_keepers "*|${corename}*|mode_banks|vid_f_falling_edge[*]"]    -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 103
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(104): argument -from with value [get_keepers {*|cvo_core*|mode_banks|f1_v_end_nxt_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 104
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|f1_v_end_nxt_reg[*]"]         -to [get_keepers "*|${corename}*|mode_banks|vid_f1_v_end_nxt[*]"]      -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 104
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(105): argument -from with value [get_keepers {*|cvo_core*|mode_banks|f2_anc_v_start_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 105
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|f2_anc_v_start_reg[*]"]       -to [get_keepers "*|${corename}*|mode_banks|vid_f2_anc_v_start[*]"]    -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 105
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(106): argument -from with value [get_keepers {*|cvo_core*|mode_banks|f1_anc_v_start_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 106
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|f1_anc_v_start_reg[*]"]       -to [get_keepers "*|${corename}*|mode_banks|vid_f1_anc_v_start[*]"]    -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 106
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(107): argument -from with value [get_keepers {*|cvo_core*|mode_banks|h_sync_polarity_reg}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 107
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|h_sync_polarity_reg"]         -to [get_keepers "*|${corename}*|mode_banks|vid_h_sync_polarity"]      -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 107
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(108): argument -from with value [get_keepers {*|cvo_core*|mode_banks|v_sync_polarity_reg}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 108
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|v_sync_polarity_reg"]         -to [get_keepers "*|${corename}*|mode_banks|vid_v_sync_polarity"]      -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 108
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(109): argument -from with value [get_keepers {*|cvo_core*|mode_banks|h_total_check_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 109
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|h_total_check_reg[*]"]        -to [get_keepers "*|${corename}*|mode_banks|vid_h_total_check[*]"]     -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 109
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(110): argument -from with value [get_keepers {*|cvo_core*|mode_banks|ap_start_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 110
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|ap_start_reg[*]"]             -to [get_keepers "*|${corename}*|mode_banks|vid_ap_start[*]"]          -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 110
Warning (332049): Ignored set_net_delay at alt_vip_cvo_core.sdc(111): argument -from with value [get_keepers {*|cvo_core*|mode_banks|h_frame_complete_point_reg[*]}] contains zero elements File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 111
    Info (332050): set_net_delay -from [get_keepers "*|${corename}*|mode_banks|h_frame_complete_point_reg[*]"] -to [get_keepers "*|${corename}*|mode_banks|vid_h_frame_complete_point[*]"] -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/camera_module/synthesis/submodules/alt_vip_cvo_core.sdc Line: 111
Warning (332060): Node: alt_vip_cl_cvo_0_clocked_video_vid_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register camera_module_alt_vip_cl_cvo_0:alt_vip_cl_cvo_0|alt_vip_cvo_core:cvo_core|alt_vip_cvo_sync_conditioner:pixel_channel_sync_conditioner|frames_in_sync[0] is being clocked by alt_vip_cl_cvo_0_clocked_video_vid_clk
Warning (332060): Node: clk_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register camera_module_nios2_gen2_0:nios2_gen2_0|camera_module_nios2_gen2_0_cpu:cpu|camera_module_nios2_gen2_0_cpu_nios2_oci:the_camera_module_nios2_gen2_0_cpu_nios2_oci|camera_module_nios2_gen2_0_cpu_nios2_oci_debug:the_camera_module_nios2_gen2_0_cpu_nios2_oci_debug|monitor_ready is being clocked by clk_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 56 registers into blocks of type Block RAM
    Extra Info (176218): Packed 104 registers into blocks of type DSP block
    Extra Info (176218): Packed 16 registers into blocks of type I/O input buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 60 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CONVST" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CAMERA_I2C_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CAMERA_I2C_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CAMERA_PWDN_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_CS_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_I2C_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_I2C_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_MCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_PIXEL_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_PIXEL_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_PIXEL_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_PIXEL_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_PIXEL_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_PIXEL_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_PIXEL_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_PIXEL_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_PIXEL_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_PIXEL_D[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_PIXEL_D[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_PIXEL_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_PIXEL_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_REFCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MIPI_RESET_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:18
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:14
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X0_Y0 to location X10_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:49
Info (11888): Total time spent on timing analysis during the Fitter is 4.09 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:21
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/output_files/DE1_SOC_D8M_RTL.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 441 warnings
    Info: Peak virtual memory: 7248 megabytes
    Info: Processing ended: Tue Mar 28 13:28:02 2023
    Info: Elapsed time: 00:02:38
    Info: Total CPU time (on all processors): 00:04:43


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Public/CPEN/CPEN_391/l2b-25-forks-b4cam/l2b-25-forks-b4cam/hardware/camera_nios/DE1_SOC_D8M_RTL/output_files/DE1_SOC_D8M_RTL.fit.smsg.


