TOP = core_tb
SRC = $(RTLDIR)/opcode.sv  \
      $(RTLDIR)/funct.sv   \
      $(RTLDIR)/aluop.sv   \
      $(RTLDIR)/riscv.sv   \
      $(RTLDIR)/alu.sv     \
      $(RTLDIR)/axis.sv    \
      $(RTLDIR)/control.sv \
      $(RTLDIR)/core.sv    \
      $(RTLDIR)/decode.sv  \
      $(RTLDIR)/execute.sv \
      $(RTLDIR)/fetch.sv   \
      $(RTLDIR)/regfile.sv

VSIM_OPT += +nowarn3722 +nowarn3017

include ../modelsim.mk
