<stg><name>process_pre_spike_Pipeline_STDP_LTD_LOOP</name>


<trans_list>

<trans id="1739" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1696" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1697" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1698" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1699" from="5" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1700" from="6" to="7">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1701" from="7" to="8">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1702" from="8" to="9">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1703" from="9" to="10">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1704" from="10" to="11">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1705" from="11" to="12">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1706" from="12" to="13">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1707" from="13" to="14">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1708" from="14" to="15">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1709" from="15" to="16">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1710" from="16" to="17">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1711" from="17" to="18">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1712" from="18" to="19">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1713" from="19" to="20">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1714" from="20" to="21">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1715" from="21" to="22">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1716" from="22" to="23">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1717" from="23" to="24">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1718" from="24" to="25">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1719" from="25" to="26">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1720" from="26" to="27">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1721" from="27" to="28">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1722" from="28" to="29">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1723" from="29" to="30">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1724" from="30" to="31">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1725" from="31" to="32">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1726" from="32" to="33">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1727" from="33" to="34">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1728" from="34" to="35">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1729" from="35" to="36">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1730" from="36" to="37">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1731" from="37" to="38">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1732" from="38" to="39">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1733" from="39" to="40">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1734" from="40" to="41">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1735" from="41" to="42">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1736" from="42" to="43">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="2">

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="7" op_0_bw="32">
<![CDATA[
newFuncRoot:0 %post_id = alloca i32 1

]]></Node>
<StgValue><ssdm name="post_id"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:1 %pre_id_read = read i8 @_ssdm_op_Read.ap_auto.i8, i8 %pre_id

]]></Node>
<StgValue><ssdm name="pre_id_read"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="20" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:2 %sext_ln93_read = read i16 @_ssdm_op_Read.ap_auto.i16, i16 %sext_ln93

]]></Node>
<StgValue><ssdm name="sext_ln93_read"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="21" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:3 %sext_ln58_read = read i16 @_ssdm_op_Read.ap_auto.i16, i16 %sext_ln58

]]></Node>
<StgValue><ssdm name="sext_ln58_read"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="22" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:4 %sext_ln48_read = read i16 @_ssdm_op_Read.ap_auto.i16, i16 %sext_ln48

]]></Node>
<StgValue><ssdm name="sext_ln48_read"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="23" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:5 %zext_ln46_read = read i16 @_ssdm_op_Read.ap_auto.i16, i16 %zext_ln46

]]></Node>
<StgValue><ssdm name="zext_ln46_read"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="24" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:6 %sext_ln55_read = read i16 @_ssdm_op_Read.ap_auto.i16, i16 %sext_ln55

]]></Node>
<StgValue><ssdm name="sext_ln55_read"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="25" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:7 %current_time_read = read i32 @_ssdm_op_Read.ap_auto.i32, i32 %current_time

]]></Node>
<StgValue><ssdm name="current_time_read"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="26" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:8 %params_stdp_window_val_read = read i16 @_ssdm_op_Read.ap_auto.i16, i16 %params_stdp_window_val

]]></Node>
<StgValue><ssdm name="params_stdp_window_val_read"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="27" bw="31" op_0_bw="16">
<![CDATA[
newFuncRoot:9 %sext_ln93_cast = sext i16 %sext_ln93_read

]]></Node>
<StgValue><ssdm name="sext_ln93_cast"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="28" bw="24" op_0_bw="16">
<![CDATA[
newFuncRoot:10 %sext_ln58_cast = sext i16 %sext_ln58_read

]]></Node>
<StgValue><ssdm name="sext_ln58_cast"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="29" bw="31" op_0_bw="16">
<![CDATA[
newFuncRoot:11 %sext_ln48_cast = sext i16 %sext_ln48_read

]]></Node>
<StgValue><ssdm name="sext_ln48_cast"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="30" bw="32" op_0_bw="16">
<![CDATA[
newFuncRoot:12 %zext_ln46_cast = zext i16 %zext_ln46_read

]]></Node>
<StgValue><ssdm name="zext_ln46_cast"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="31" bw="24" op_0_bw="16">
<![CDATA[
newFuncRoot:13 %sext_ln55_cast = sext i16 %sext_ln55_read

]]></Node>
<StgValue><ssdm name="sext_ln55_cast"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="32" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="1">
<![CDATA[
newFuncRoot:14 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i32 %p_ZL16post_spike_times_0, i64 666, i64 18, i64 18446744073709551615, i1 0

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="33" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="1">
<![CDATA[
newFuncRoot:15 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i32 %p_ZL16post_spike_times_1, i64 666, i64 18, i64 18446744073709551615, i1 0

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="34" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="1">
<![CDATA[
newFuncRoot:16 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i32 %p_ZL16post_spike_times_2, i64 666, i64 18, i64 18446744073709551615, i1 0

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="35" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="1">
<![CDATA[
newFuncRoot:17 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i32 %p_ZL16post_spike_times_3, i64 666, i64 18, i64 18446744073709551615, i1 0

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="36" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="1">
<![CDATA[
newFuncRoot:18 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i32 %p_ZL16post_spike_times_4, i64 666, i64 18, i64 18446744073709551615, i1 0

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="37" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="1">
<![CDATA[
newFuncRoot:19 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i32 %p_ZL16post_spike_times_5, i64 666, i64 18, i64 18446744073709551615, i1 0

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="38" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="1">
<![CDATA[
newFuncRoot:20 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i32 %p_ZL16post_spike_times_6, i64 666, i64 18, i64 18446744073709551615, i1 0

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="39" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="64" op_3_bw="64" op_4_bw="64" op_5_bw="1">
<![CDATA[
newFuncRoot:21 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i32 %p_ZL16post_spike_times_7, i64 666, i64 18, i64 18446744073709551615, i1 0

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="40" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32">
<![CDATA[
newFuncRoot:22 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i64 %weight_update_fifo, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0, i32 4294967295, i32 0, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="41" bw="33" op_0_bw="16">
<![CDATA[
newFuncRoot:23 %zext_ln53 = zext i16 %params_stdp_window_val_read

]]></Node>
<StgValue><ssdm name="zext_ln53"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="42" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:24 %icmp_ln41 = icmp_eq  i32 %current_time_read, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln41"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="43" bw="0" op_0_bw="7" op_1_bw="7">
<![CDATA[
newFuncRoot:25 %store_ln93 = store i7 0, i7 %post_id

]]></Node>
<StgValue><ssdm name="store_ln93"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="44" bw="0" op_0_bw="0">
<![CDATA[
newFuncRoot:26 %br_ln0 = br void %for.body

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="46" bw="7" op_0_bw="7" op_1_bw="0">
<![CDATA[
for.body:0 %post_id_2 = load i7 %post_id

]]></Node>
<StgValue><ssdm name="post_id_2"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="47" bw="1" op_0_bw="1" op_1_bw="7" op_2_bw="32">
<![CDATA[
for.body:1 %tmp = bitselect i1 @_ssdm_op_BitSelect.i1.i7.i32, i7 %post_id_2, i32 6

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="48" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64" op_3_bw="64">
<![CDATA[
for.body:2 %speclooptripcount_ln0 = speclooptripcount void @_ssdm_op_SpecLoopTripCount, i64 8, i64 8, i64 8

]]></Node>
<StgValue><ssdm name="speclooptripcount_ln0"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="49" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body:3 %br_ln93 = br i1 %tmp, void %for.body.split, void %for.end.exitStub

]]></Node>
<StgValue><ssdm name="br_ln93"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="3" op_0_bw="3" op_1_bw="7" op_2_bw="32" op_3_bw="32">
<![CDATA[
for.body.split:2 %lshr_ln5 = partselect i3 @_ssdm_op_PartSelect.i3.i7.i32.i32, i7 %post_id_2, i32 3, i32 5

]]></Node>
<StgValue><ssdm name="lshr_ln5"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="64" op_0_bw="3">
<![CDATA[
for.body.split:3 %zext_ln93 = zext i3 %lshr_ln5

]]></Node>
<StgValue><ssdm name="zext_ln93"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="3" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.split:4 %p_ZL16post_spike_times_0_addr = getelementptr i32 %p_ZL16post_spike_times_0, i64 0, i64 %zext_ln93

]]></Node>
<StgValue><ssdm name="p_ZL16post_spike_times_0_addr"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="32" op_0_bw="3">
<![CDATA[
for.body.split:5 %post_time = load i3 %p_ZL16post_spike_times_0_addr

]]></Node>
<StgValue><ssdm name="post_time"/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="3" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
cleanup:0 %p_ZL16post_spike_times_1_addr = getelementptr i32 %p_ZL16post_spike_times_1, i64 0, i64 %zext_ln93

]]></Node>
<StgValue><ssdm name="p_ZL16post_spike_times_1_addr"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="32" op_0_bw="3">
<![CDATA[
cleanup:1 %post_time_1 = load i3 %p_ZL16post_spike_times_1_addr

]]></Node>
<StgValue><ssdm name="post_time_1"/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="3" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
cleanup.1:0 %p_ZL16post_spike_times_2_addr = getelementptr i32 %p_ZL16post_spike_times_2, i64 0, i64 %zext_ln93

]]></Node>
<StgValue><ssdm name="p_ZL16post_spike_times_2_addr"/></StgValue>
</operation>

<operation id="84" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="32" op_0_bw="3">
<![CDATA[
cleanup.1:1 %post_time_2 = load i3 %p_ZL16post_spike_times_2_addr

]]></Node>
<StgValue><ssdm name="post_time_2"/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="289" bw="3" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
cleanup.2:0 %p_ZL16post_spike_times_3_addr = getelementptr i32 %p_ZL16post_spike_times_3, i64 0, i64 %zext_ln93

]]></Node>
<StgValue><ssdm name="p_ZL16post_spike_times_3_addr"/></StgValue>
</operation>

<operation id="86" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="32" op_0_bw="3">
<![CDATA[
cleanup.2:1 %post_time_3 = load i3 %p_ZL16post_spike_times_3_addr

]]></Node>
<StgValue><ssdm name="post_time_3"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="367" bw="3" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
cleanup.3:0 %p_ZL16post_spike_times_4_addr = getelementptr i32 %p_ZL16post_spike_times_4, i64 0, i64 %zext_ln93

]]></Node>
<StgValue><ssdm name="p_ZL16post_spike_times_4_addr"/></StgValue>
</operation>

<operation id="88" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="368" bw="32" op_0_bw="3">
<![CDATA[
cleanup.3:1 %post_time_4 = load i3 %p_ZL16post_spike_times_4_addr

]]></Node>
<StgValue><ssdm name="post_time_4"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="444" bw="3" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
cleanup.4:0 %p_ZL16post_spike_times_5_addr = getelementptr i32 %p_ZL16post_spike_times_5, i64 0, i64 %zext_ln93

]]></Node>
<StgValue><ssdm name="p_ZL16post_spike_times_5_addr"/></StgValue>
</operation>

<operation id="90" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="445" bw="32" op_0_bw="3">
<![CDATA[
cleanup.4:1 %post_time_5 = load i3 %p_ZL16post_spike_times_5_addr

]]></Node>
<StgValue><ssdm name="post_time_5"/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="522" bw="3" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
cleanup.5:0 %p_ZL16post_spike_times_6_addr = getelementptr i32 %p_ZL16post_spike_times_6, i64 0, i64 %zext_ln93

]]></Node>
<StgValue><ssdm name="p_ZL16post_spike_times_6_addr"/></StgValue>
</operation>

<operation id="92" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="523" bw="32" op_0_bw="3">
<![CDATA[
cleanup.5:1 %post_time_6 = load i3 %p_ZL16post_spike_times_6_addr

]]></Node>
<StgValue><ssdm name="post_time_6"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="599" bw="3" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
cleanup.6:0 %p_ZL16post_spike_times_7_addr = getelementptr i32 %p_ZL16post_spike_times_7, i64 0, i64 %zext_ln93

]]></Node>
<StgValue><ssdm name="p_ZL16post_spike_times_7_addr"/></StgValue>
</operation>

<operation id="94" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="600" bw="32" op_0_bw="3">
<![CDATA[
cleanup.6:1 %post_time_7 = load i3 %p_ZL16post_spike_times_7_addr

]]></Node>
<StgValue><ssdm name="post_time_7"/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="676" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
cleanup.7:0 %post_id_3 = add i7 %post_id_2, i7 8

]]></Node>
<StgValue><ssdm name="post_id_3"/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="677" bw="0" op_0_bw="7" op_1_bw="7" op_2_bw="0" op_3_bw="0">
<![CDATA[
cleanup.7:1 %store_ln93 = store i7 %post_id_3, i7 %post_id

]]></Node>
<StgValue><ssdm name="store_ln93"/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="678" bw="0" op_0_bw="0">
<![CDATA[
cleanup.7:2 %br_ln93 = br void %for.body

]]></Node>
<StgValue><ssdm name="br_ln93"/></StgValue>
</operation>
</state>

<state id="2" st_id="3">

<operation id="98" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="0">
<![CDATA[
for.body.split:0 %specpipeline_ln94 = specpipeline void @_ssdm_op_SpecPipeline, i32 1, i32 0, i32 0, i32 0, i32 4294967295, void @empty_0

]]></Node>
<StgValue><ssdm name="specpipeline_ln94"/></StgValue>
</operation>

<operation id="99" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
for.body.split:1 %specloopname_ln93 = specloopname void @_ssdm_op_SpecLoopName, void @empty_16

]]></Node>
<StgValue><ssdm name="specloopname_ln93"/></StgValue>
</operation>

<operation id="100" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="32" op_0_bw="3">
<![CDATA[
for.body.split:5 %post_time = load i3 %p_ZL16post_spike_times_0_addr

]]></Node>
<StgValue><ssdm name="post_time"/></StgValue>
</operation>

<operation id="101" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body.split:6 %icmp_ln98 = icmp_eq  i32 %post_time, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln98"/></StgValue>
</operation>

<operation id="102" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body.split:7 %br_ln98 = br i1 %icmp_ln98, void %if.end4, void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln98"/></StgValue>
</operation>

<operation id="103" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i:0 %dt = sub i32 %post_time, i32 %current_time_read

]]></Node>
<StgValue><ssdm name="dt"/></StgValue>
</operation>

<operation id="104" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="0" op_0_bw="0">
<![CDATA[
if.end14:0 %br_ln113 = br void %cleanup

]]></Node>
<StgValue><ssdm name="br_ln113"/></StgValue>
</operation>

<operation id="105" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="32" op_0_bw="3">
<![CDATA[
cleanup:1 %post_time_1 = load i3 %p_ZL16post_spike_times_1_addr

]]></Node>
<StgValue><ssdm name="post_time_1"/></StgValue>
</operation>

<operation id="106" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
cleanup:2 %icmp_ln98_1 = icmp_eq  i32 %post_time_1, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln98_1"/></StgValue>
</operation>

<operation id="107" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup:3 %br_ln98 = br i1 %icmp_ln98_1, void %if.end4.1, void %cleanup.1

]]></Node>
<StgValue><ssdm name="br_ln98"/></StgValue>
</operation>

<operation id="108" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.1:0 %dt_1 = sub i32 %post_time_1, i32 %current_time_read

]]></Node>
<StgValue><ssdm name="dt_1"/></StgValue>
</operation>

<operation id="109" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="0" op_0_bw="0">
<![CDATA[
if.end14.1:0 %br_ln113 = br void %cleanup.1

]]></Node>
<StgValue><ssdm name="br_ln113"/></StgValue>
</operation>

<operation id="110" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="32" op_0_bw="3">
<![CDATA[
cleanup.1:1 %post_time_2 = load i3 %p_ZL16post_spike_times_2_addr

]]></Node>
<StgValue><ssdm name="post_time_2"/></StgValue>
</operation>

<operation id="111" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
cleanup.1:2 %icmp_ln98_2 = icmp_eq  i32 %post_time_2, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln98_2"/></StgValue>
</operation>

<operation id="112" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="214" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup.1:3 %br_ln98 = br i1 %icmp_ln98_2, void %if.end4.2, void %cleanup.2

]]></Node>
<StgValue><ssdm name="br_ln98"/></StgValue>
</operation>

<operation id="113" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.2:0 %dt_2 = sub i32 %post_time_2, i32 %current_time_read

]]></Node>
<StgValue><ssdm name="dt_2"/></StgValue>
</operation>

<operation id="114" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="0" op_0_bw="0">
<![CDATA[
if.end14.2:0 %br_ln113 = br void %cleanup.2

]]></Node>
<StgValue><ssdm name="br_ln113"/></StgValue>
</operation>

<operation id="115" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="32" op_0_bw="3">
<![CDATA[
cleanup.2:1 %post_time_3 = load i3 %p_ZL16post_spike_times_3_addr

]]></Node>
<StgValue><ssdm name="post_time_3"/></StgValue>
</operation>

<operation id="116" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="291" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
cleanup.2:2 %icmp_ln98_3 = icmp_eq  i32 %post_time_3, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln98_3"/></StgValue>
</operation>

<operation id="117" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup.2:3 %br_ln98 = br i1 %icmp_ln98_3, void %if.end4.3, void %cleanup.3

]]></Node>
<StgValue><ssdm name="br_ln98"/></StgValue>
</operation>

<operation id="118" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="296" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.3:0 %dt_3 = sub i32 %post_time_3, i32 %current_time_read

]]></Node>
<StgValue><ssdm name="dt_3"/></StgValue>
</operation>

<operation id="119" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="365" bw="0" op_0_bw="0">
<![CDATA[
if.end14.3:0 %br_ln113 = br void %cleanup.3

]]></Node>
<StgValue><ssdm name="br_ln113"/></StgValue>
</operation>

<operation id="120" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="368" bw="32" op_0_bw="3">
<![CDATA[
cleanup.3:1 %post_time_4 = load i3 %p_ZL16post_spike_times_4_addr

]]></Node>
<StgValue><ssdm name="post_time_4"/></StgValue>
</operation>

<operation id="121" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="369" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
cleanup.3:2 %icmp_ln98_4 = icmp_eq  i32 %post_time_4, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln98_4"/></StgValue>
</operation>

<operation id="122" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="370" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup.3:3 %br_ln98 = br i1 %icmp_ln98_4, void %if.end4.4, void %cleanup.4

]]></Node>
<StgValue><ssdm name="br_ln98"/></StgValue>
</operation>

<operation id="123" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.4:0 %dt_4 = sub i32 %post_time_4, i32 %current_time_read

]]></Node>
<StgValue><ssdm name="dt_4"/></StgValue>
</operation>

<operation id="124" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="442" bw="0" op_0_bw="0">
<![CDATA[
if.end14.4:0 %br_ln113 = br void %cleanup.4

]]></Node>
<StgValue><ssdm name="br_ln113"/></StgValue>
</operation>

<operation id="125" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="445" bw="32" op_0_bw="3">
<![CDATA[
cleanup.4:1 %post_time_5 = load i3 %p_ZL16post_spike_times_5_addr

]]></Node>
<StgValue><ssdm name="post_time_5"/></StgValue>
</operation>

<operation id="126" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="446" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
cleanup.4:2 %icmp_ln98_5 = icmp_eq  i32 %post_time_5, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln98_5"/></StgValue>
</operation>

<operation id="127" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="447" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup.4:3 %br_ln98 = br i1 %icmp_ln98_5, void %if.end4.5, void %cleanup.5

]]></Node>
<StgValue><ssdm name="br_ln98"/></StgValue>
</operation>

<operation id="128" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.5:0 %dt_5 = sub i32 %post_time_5, i32 %current_time_read

]]></Node>
<StgValue><ssdm name="dt_5"/></StgValue>
</operation>

<operation id="129" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="520" bw="0" op_0_bw="0">
<![CDATA[
if.end14.5:0 %br_ln113 = br void %cleanup.5

]]></Node>
<StgValue><ssdm name="br_ln113"/></StgValue>
</operation>

<operation id="130" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="523" bw="32" op_0_bw="3">
<![CDATA[
cleanup.5:1 %post_time_6 = load i3 %p_ZL16post_spike_times_6_addr

]]></Node>
<StgValue><ssdm name="post_time_6"/></StgValue>
</operation>

<operation id="131" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="524" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
cleanup.5:2 %icmp_ln98_6 = icmp_eq  i32 %post_time_6, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln98_6"/></StgValue>
</operation>

<operation id="132" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="525" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup.5:3 %br_ln98 = br i1 %icmp_ln98_6, void %if.end4.6, void %cleanup.6

]]></Node>
<StgValue><ssdm name="br_ln98"/></StgValue>
</operation>

<operation id="133" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="529" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.6:0 %dt_6 = sub i32 %post_time_6, i32 %current_time_read

]]></Node>
<StgValue><ssdm name="dt_6"/></StgValue>
</operation>

<operation id="134" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="597" bw="0" op_0_bw="0">
<![CDATA[
if.end14.6:0 %br_ln113 = br void %cleanup.6

]]></Node>
<StgValue><ssdm name="br_ln113"/></StgValue>
</operation>

<operation id="135" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="600" bw="32" op_0_bw="3">
<![CDATA[
cleanup.6:1 %post_time_7 = load i3 %p_ZL16post_spike_times_7_addr

]]></Node>
<StgValue><ssdm name="post_time_7"/></StgValue>
</operation>

<operation id="136" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="601" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
cleanup.6:2 %icmp_ln98_7 = icmp_eq  i32 %post_time_7, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln98_7"/></StgValue>
</operation>

<operation id="137" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="602" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
cleanup.6:3 %br_ln98 = br i1 %icmp_ln98_7, void %if.end4.7, void %cleanup.7

]]></Node>
<StgValue><ssdm name="br_ln98"/></StgValue>
</operation>

<operation id="138" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="606" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.7:0 %dt_7 = sub i32 %post_time_7, i32 %current_time_read

]]></Node>
<StgValue><ssdm name="dt_7"/></StgValue>
</operation>

<operation id="139" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="674" bw="0" op_0_bw="0">
<![CDATA[
if.end14.7:0 %br_ln113 = br void %cleanup.7

]]></Node>
<StgValue><ssdm name="br_ln113"/></StgValue>
</operation>
</state>

<state id="3" st_id="4">

<operation id="140" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end4:0 %br_ln41 = br i1 %icmp_ln41, void %if.end.i, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit

]]></Node>
<StgValue><ssdm name="br_ln41"/></StgValue>
</operation>

<operation id="141" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i:1 %icmp_ln46 = icmp_sgt  i32 %dt, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln46"/></StgValue>
</operation>

<operation id="142" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i:2 %icmp_ln46_1 = icmp_slt  i32 %dt, i32 %zext_ln46_cast

]]></Node>
<StgValue><ssdm name="icmp_ln46_1"/></StgValue>
</operation>

<operation id="143" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end.i:3 %and_ln46 = and i1 %icmp_ln46, i1 %icmp_ln46_1

]]></Node>
<StgValue><ssdm name="and_ln46"/></StgValue>
</operation>

<operation id="144" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end.i:4 %br_ln46 = br i1 %and_ln46, void %if.else.i, void %if.then7.i

]]></Node>
<StgValue><ssdm name="br_ln46"/></StgValue>
</operation>

<operation id="145" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.else.i:0 %tmp_13 = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %dt, i32 31

]]></Node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="146" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else.i:1 %br_ln53 = br i1 %tmp_13, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit, void %land.rhs20.i

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="147" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="33" op_0_bw="32">
<![CDATA[
land.rhs20.i:0 %sext_ln53 = sext i32 %dt

]]></Node>
<StgValue><ssdm name="sext_ln53"/></StgValue>
</operation>

<operation id="148" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="33" op_0_bw="33" op_1_bw="33">
<![CDATA[
land.rhs20.i:1 %sub_ln53 = sub i33 0, i33 %sext_ln53

]]></Node>
<StgValue><ssdm name="sub_ln53"/></StgValue>
</operation>

<operation id="149" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="1" op_0_bw="33" op_1_bw="33">
<![CDATA[
land.rhs20.i:2 %icmp_ln53 = icmp_sgt  i33 %zext_ln53, i33 %sub_ln53

]]></Node>
<StgValue><ssdm name="icmp_ln53"/></StgValue>
</operation>

<operation id="150" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.rhs20.i:3 %br_ln53 = br i1 %icmp_ln53, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit, void %if.then26.i

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="151" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="8" op_0_bw="32">
<![CDATA[
if.then26.i:0 %trunc_ln55 = trunc i32 %dt

]]></Node>
<StgValue><ssdm name="trunc_ln55"/></StgValue>
</operation>

<operation id="152" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="24" op_0_bw="24" op_1_bw="8" op_2_bw="16">
<![CDATA[
if.then26.i:1 %shl_ln55_2 = bitconcatenate i24 @_ssdm_op_BitConcatenate.i24.i8.i16, i8 %trunc_ln55, i16 0

]]></Node>
<StgValue><ssdm name="shl_ln55_2"/></StgValue>
</operation>

<operation id="153" st_id="3" stage="28" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="154" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="8" op_0_bw="32">
<![CDATA[
if.then7.i:0 %trunc_ln48 = trunc i32 %dt

]]></Node>
<StgValue><ssdm name="trunc_ln48"/></StgValue>
</operation>

<operation id="155" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="24" op_0_bw="24" op_1_bw="8" op_2_bw="16">
<![CDATA[
if.then7.i:1 %shl_ln48_2 = bitconcatenate i24 @_ssdm_op_BitConcatenate.i24.i8.i16, i8 %trunc_ln48, i16 0

]]></Node>
<StgValue><ssdm name="shl_ln48_2"/></StgValue>
</operation>

<operation id="156" st_id="3" stage="28" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="157" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end4.1:0 %br_ln41 = br i1 %icmp_ln41, void %if.end.i.1, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.1

]]></Node>
<StgValue><ssdm name="br_ln41"/></StgValue>
</operation>

<operation id="158" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.1:1 %icmp_ln46_2 = icmp_sgt  i32 %dt_1, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln46_2"/></StgValue>
</operation>

<operation id="159" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.1:2 %icmp_ln46_3 = icmp_slt  i32 %dt_1, i32 %zext_ln46_cast

]]></Node>
<StgValue><ssdm name="icmp_ln46_3"/></StgValue>
</operation>

<operation id="160" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end.i.1:3 %and_ln46_1 = and i1 %icmp_ln46_2, i1 %icmp_ln46_3

]]></Node>
<StgValue><ssdm name="and_ln46_1"/></StgValue>
</operation>

<operation id="161" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end.i.1:4 %br_ln46 = br i1 %and_ln46_1, void %if.else.i.1, void %if.then7.i.1

]]></Node>
<StgValue><ssdm name="br_ln46"/></StgValue>
</operation>

<operation id="162" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.else.i.1:0 %tmp_16 = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %dt_1, i32 31

]]></Node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="163" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else.i.1:1 %br_ln53 = br i1 %tmp_16, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.1, void %land.rhs20.i.1

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="164" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="33" op_0_bw="32">
<![CDATA[
land.rhs20.i.1:0 %sext_ln53_1 = sext i32 %dt_1

]]></Node>
<StgValue><ssdm name="sext_ln53_1"/></StgValue>
</operation>

<operation id="165" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="33" op_0_bw="33" op_1_bw="33">
<![CDATA[
land.rhs20.i.1:1 %sub_ln53_1 = sub i33 0, i33 %sext_ln53_1

]]></Node>
<StgValue><ssdm name="sub_ln53_1"/></StgValue>
</operation>

<operation id="166" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="1" op_0_bw="33" op_1_bw="33">
<![CDATA[
land.rhs20.i.1:2 %icmp_ln53_1 = icmp_sgt  i33 %zext_ln53, i33 %sub_ln53_1

]]></Node>
<StgValue><ssdm name="icmp_ln53_1"/></StgValue>
</operation>

<operation id="167" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.rhs20.i.1:3 %br_ln53 = br i1 %icmp_ln53_1, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.1, void %if.then26.i.1

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="168" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="8" op_0_bw="32">
<![CDATA[
if.then26.i.1:0 %trunc_ln55_2 = trunc i32 %dt_1

]]></Node>
<StgValue><ssdm name="trunc_ln55_2"/></StgValue>
</operation>

<operation id="169" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="24" op_0_bw="24" op_1_bw="8" op_2_bw="16">
<![CDATA[
if.then26.i.1:1 %shl_ln55_4 = bitconcatenate i24 @_ssdm_op_BitConcatenate.i24.i8.i16, i8 %trunc_ln55_2, i16 0

]]></Node>
<StgValue><ssdm name="shl_ln55_4"/></StgValue>
</operation>

<operation id="170" st_id="3" stage="28" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="171" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="8" op_0_bw="32">
<![CDATA[
if.then7.i.1:0 %trunc_ln48_2 = trunc i32 %dt_1

]]></Node>
<StgValue><ssdm name="trunc_ln48_2"/></StgValue>
</operation>

<operation id="172" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="24" op_0_bw="24" op_1_bw="8" op_2_bw="16">
<![CDATA[
if.then7.i.1:1 %shl_ln48_4 = bitconcatenate i24 @_ssdm_op_BitConcatenate.i24.i8.i16, i8 %trunc_ln48_2, i16 0

]]></Node>
<StgValue><ssdm name="shl_ln48_4"/></StgValue>
</operation>

<operation id="173" st_id="3" stage="28" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="174" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end4.2:0 %br_ln41 = br i1 %icmp_ln41, void %if.end.i.2, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.2

]]></Node>
<StgValue><ssdm name="br_ln41"/></StgValue>
</operation>

<operation id="175" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.2:1 %icmp_ln46_4 = icmp_sgt  i32 %dt_2, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln46_4"/></StgValue>
</operation>

<operation id="176" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.2:2 %icmp_ln46_5 = icmp_slt  i32 %dt_2, i32 %zext_ln46_cast

]]></Node>
<StgValue><ssdm name="icmp_ln46_5"/></StgValue>
</operation>

<operation id="177" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="221" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end.i.2:3 %and_ln46_2 = and i1 %icmp_ln46_4, i1 %icmp_ln46_5

]]></Node>
<StgValue><ssdm name="and_ln46_2"/></StgValue>
</operation>

<operation id="178" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="222" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end.i.2:4 %br_ln46 = br i1 %and_ln46_2, void %if.else.i.2, void %if.then7.i.2

]]></Node>
<StgValue><ssdm name="br_ln46"/></StgValue>
</operation>

<operation id="179" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="224" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.else.i.2:0 %tmp_22 = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %dt_2, i32 31

]]></Node>
<StgValue><ssdm name="tmp_22"/></StgValue>
</operation>

<operation id="180" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="225" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else.i.2:1 %br_ln53 = br i1 %tmp_22, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.2, void %land.rhs20.i.2

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="181" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="227" bw="33" op_0_bw="32">
<![CDATA[
land.rhs20.i.2:0 %sext_ln53_2 = sext i32 %dt_2

]]></Node>
<StgValue><ssdm name="sext_ln53_2"/></StgValue>
</operation>

<operation id="182" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="228" bw="33" op_0_bw="33" op_1_bw="33">
<![CDATA[
land.rhs20.i.2:1 %sub_ln53_2 = sub i33 0, i33 %sext_ln53_2

]]></Node>
<StgValue><ssdm name="sub_ln53_2"/></StgValue>
</operation>

<operation id="183" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="229" bw="1" op_0_bw="33" op_1_bw="33">
<![CDATA[
land.rhs20.i.2:2 %icmp_ln53_2 = icmp_sgt  i33 %zext_ln53, i33 %sub_ln53_2

]]></Node>
<StgValue><ssdm name="icmp_ln53_2"/></StgValue>
</operation>

<operation id="184" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="230" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.rhs20.i.2:3 %br_ln53 = br i1 %icmp_ln53_2, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.2, void %if.then26.i.2

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="185" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="232" bw="8" op_0_bw="32">
<![CDATA[
if.then26.i.2:0 %trunc_ln55_4 = trunc i32 %dt_2

]]></Node>
<StgValue><ssdm name="trunc_ln55_4"/></StgValue>
</operation>

<operation id="186" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="8" op_0_bw="32">
<![CDATA[
if.then7.i.2:0 %trunc_ln48_4 = trunc i32 %dt_2

]]></Node>
<StgValue><ssdm name="trunc_ln48_4"/></StgValue>
</operation>

<operation id="187" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="294" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end4.3:0 %br_ln41 = br i1 %icmp_ln41, void %if.end.i.3, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.3

]]></Node>
<StgValue><ssdm name="br_ln41"/></StgValue>
</operation>

<operation id="188" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.3:1 %icmp_ln46_6 = icmp_sgt  i32 %dt_3, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln46_6"/></StgValue>
</operation>

<operation id="189" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="298" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.3:2 %icmp_ln46_7 = icmp_slt  i32 %dt_3, i32 %zext_ln46_cast

]]></Node>
<StgValue><ssdm name="icmp_ln46_7"/></StgValue>
</operation>

<operation id="190" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="299" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end.i.3:3 %and_ln46_3 = and i1 %icmp_ln46_6, i1 %icmp_ln46_7

]]></Node>
<StgValue><ssdm name="and_ln46_3"/></StgValue>
</operation>

<operation id="191" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="300" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end.i.3:4 %br_ln46 = br i1 %and_ln46_3, void %if.else.i.3, void %if.then7.i.3

]]></Node>
<StgValue><ssdm name="br_ln46"/></StgValue>
</operation>

<operation id="192" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="302" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.else.i.3:0 %tmp_29 = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %dt_3, i32 31

]]></Node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>

<operation id="193" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="303" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else.i.3:1 %br_ln53 = br i1 %tmp_29, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.3, void %land.rhs20.i.3

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="194" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="305" bw="33" op_0_bw="32">
<![CDATA[
land.rhs20.i.3:0 %sext_ln53_3 = sext i32 %dt_3

]]></Node>
<StgValue><ssdm name="sext_ln53_3"/></StgValue>
</operation>

<operation id="195" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="306" bw="33" op_0_bw="33" op_1_bw="33">
<![CDATA[
land.rhs20.i.3:1 %sub_ln53_3 = sub i33 0, i33 %sext_ln53_3

]]></Node>
<StgValue><ssdm name="sub_ln53_3"/></StgValue>
</operation>

<operation id="196" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="307" bw="1" op_0_bw="33" op_1_bw="33">
<![CDATA[
land.rhs20.i.3:2 %icmp_ln53_3 = icmp_sgt  i33 %zext_ln53, i33 %sub_ln53_3

]]></Node>
<StgValue><ssdm name="icmp_ln53_3"/></StgValue>
</operation>

<operation id="197" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.rhs20.i.3:3 %br_ln53 = br i1 %icmp_ln53_3, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.3, void %if.then26.i.3

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="198" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="310" bw="8" op_0_bw="32">
<![CDATA[
if.then26.i.3:0 %trunc_ln55_6 = trunc i32 %dt_3

]]></Node>
<StgValue><ssdm name="trunc_ln55_6"/></StgValue>
</operation>

<operation id="199" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="331" bw="8" op_0_bw="32">
<![CDATA[
if.then7.i.3:0 %trunc_ln48_6 = trunc i32 %dt_3

]]></Node>
<StgValue><ssdm name="trunc_ln48_6"/></StgValue>
</operation>

<operation id="200" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="372" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end4.4:0 %br_ln41 = br i1 %icmp_ln41, void %if.end.i.4, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.4

]]></Node>
<StgValue><ssdm name="br_ln41"/></StgValue>
</operation>

<operation id="201" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="375" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.4:1 %icmp_ln46_8 = icmp_sgt  i32 %dt_4, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln46_8"/></StgValue>
</operation>

<operation id="202" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="376" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.4:2 %icmp_ln46_9 = icmp_slt  i32 %dt_4, i32 %zext_ln46_cast

]]></Node>
<StgValue><ssdm name="icmp_ln46_9"/></StgValue>
</operation>

<operation id="203" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="377" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end.i.4:3 %and_ln46_4 = and i1 %icmp_ln46_8, i1 %icmp_ln46_9

]]></Node>
<StgValue><ssdm name="and_ln46_4"/></StgValue>
</operation>

<operation id="204" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="378" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end.i.4:4 %br_ln46 = br i1 %and_ln46_4, void %if.else.i.4, void %if.then7.i.4

]]></Node>
<StgValue><ssdm name="br_ln46"/></StgValue>
</operation>

<operation id="205" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="380" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.else.i.4:0 %tmp_36 = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %dt_4, i32 31

]]></Node>
<StgValue><ssdm name="tmp_36"/></StgValue>
</operation>

<operation id="206" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="381" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else.i.4:1 %br_ln53 = br i1 %tmp_36, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.4, void %land.rhs20.i.4

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="207" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="383" bw="33" op_0_bw="32">
<![CDATA[
land.rhs20.i.4:0 %sext_ln53_4 = sext i32 %dt_4

]]></Node>
<StgValue><ssdm name="sext_ln53_4"/></StgValue>
</operation>

<operation id="208" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="384" bw="33" op_0_bw="33" op_1_bw="33">
<![CDATA[
land.rhs20.i.4:1 %sub_ln53_4 = sub i33 0, i33 %sext_ln53_4

]]></Node>
<StgValue><ssdm name="sub_ln53_4"/></StgValue>
</operation>

<operation id="209" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="1" op_0_bw="33" op_1_bw="33">
<![CDATA[
land.rhs20.i.4:2 %icmp_ln53_4 = icmp_sgt  i33 %zext_ln53, i33 %sub_ln53_4

]]></Node>
<StgValue><ssdm name="icmp_ln53_4"/></StgValue>
</operation>

<operation id="210" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="386" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.rhs20.i.4:3 %br_ln53 = br i1 %icmp_ln53_4, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.4, void %if.then26.i.4

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="211" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="388" bw="8" op_0_bw="32">
<![CDATA[
if.then26.i.4:0 %trunc_ln55_8 = trunc i32 %dt_4

]]></Node>
<StgValue><ssdm name="trunc_ln55_8"/></StgValue>
</operation>

<operation id="212" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="409" bw="8" op_0_bw="32">
<![CDATA[
if.then7.i.4:0 %trunc_ln48_8 = trunc i32 %dt_4

]]></Node>
<StgValue><ssdm name="trunc_ln48_8"/></StgValue>
</operation>

<operation id="213" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="449" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end4.5:0 %br_ln41 = br i1 %icmp_ln41, void %if.end.i.5, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.5

]]></Node>
<StgValue><ssdm name="br_ln41"/></StgValue>
</operation>

<operation id="214" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="452" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.5:1 %icmp_ln46_10 = icmp_sgt  i32 %dt_5, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln46_10"/></StgValue>
</operation>

<operation id="215" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="453" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.5:2 %icmp_ln46_11 = icmp_slt  i32 %dt_5, i32 %zext_ln46_cast

]]></Node>
<StgValue><ssdm name="icmp_ln46_11"/></StgValue>
</operation>

<operation id="216" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="454" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end.i.5:3 %and_ln46_5 = and i1 %icmp_ln46_10, i1 %icmp_ln46_11

]]></Node>
<StgValue><ssdm name="and_ln46_5"/></StgValue>
</operation>

<operation id="217" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="455" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end.i.5:4 %br_ln46 = br i1 %and_ln46_5, void %if.else.i.5, void %if.then7.i.5

]]></Node>
<StgValue><ssdm name="br_ln46"/></StgValue>
</operation>

<operation id="218" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="457" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.else.i.5:0 %tmp_42 = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %dt_5, i32 31

]]></Node>
<StgValue><ssdm name="tmp_42"/></StgValue>
</operation>

<operation id="219" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else.i.5:1 %br_ln53 = br i1 %tmp_42, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.5, void %land.rhs20.i.5

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="220" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="33" op_0_bw="32">
<![CDATA[
land.rhs20.i.5:0 %sext_ln53_5 = sext i32 %dt_5

]]></Node>
<StgValue><ssdm name="sext_ln53_5"/></StgValue>
</operation>

<operation id="221" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="461" bw="33" op_0_bw="33" op_1_bw="33">
<![CDATA[
land.rhs20.i.5:1 %sub_ln53_5 = sub i33 0, i33 %sext_ln53_5

]]></Node>
<StgValue><ssdm name="sub_ln53_5"/></StgValue>
</operation>

<operation id="222" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="1" op_0_bw="33" op_1_bw="33">
<![CDATA[
land.rhs20.i.5:2 %icmp_ln53_5 = icmp_sgt  i33 %zext_ln53, i33 %sub_ln53_5

]]></Node>
<StgValue><ssdm name="icmp_ln53_5"/></StgValue>
</operation>

<operation id="223" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="463" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.rhs20.i.5:3 %br_ln53 = br i1 %icmp_ln53_5, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.5, void %if.then26.i.5

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="224" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="465" bw="8" op_0_bw="32">
<![CDATA[
if.then26.i.5:0 %trunc_ln55_10 = trunc i32 %dt_5

]]></Node>
<StgValue><ssdm name="trunc_ln55_10"/></StgValue>
</operation>

<operation id="225" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="486" bw="8" op_0_bw="32">
<![CDATA[
if.then7.i.5:0 %trunc_ln48_10 = trunc i32 %dt_5

]]></Node>
<StgValue><ssdm name="trunc_ln48_10"/></StgValue>
</operation>

<operation id="226" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="527" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end4.6:0 %br_ln41 = br i1 %icmp_ln41, void %if.end.i.6, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.6

]]></Node>
<StgValue><ssdm name="br_ln41"/></StgValue>
</operation>

<operation id="227" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="530" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.6:1 %icmp_ln46_12 = icmp_sgt  i32 %dt_6, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln46_12"/></StgValue>
</operation>

<operation id="228" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="531" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.6:2 %icmp_ln46_13 = icmp_slt  i32 %dt_6, i32 %zext_ln46_cast

]]></Node>
<StgValue><ssdm name="icmp_ln46_13"/></StgValue>
</operation>

<operation id="229" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="532" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end.i.6:3 %and_ln46_6 = and i1 %icmp_ln46_12, i1 %icmp_ln46_13

]]></Node>
<StgValue><ssdm name="and_ln46_6"/></StgValue>
</operation>

<operation id="230" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="533" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end.i.6:4 %br_ln46 = br i1 %and_ln46_6, void %if.else.i.6, void %if.then7.i.6

]]></Node>
<StgValue><ssdm name="br_ln46"/></StgValue>
</operation>

<operation id="231" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="535" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.else.i.6:0 %tmp_49 = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %dt_6, i32 31

]]></Node>
<StgValue><ssdm name="tmp_49"/></StgValue>
</operation>

<operation id="232" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="536" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else.i.6:1 %br_ln53 = br i1 %tmp_49, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.6, void %land.rhs20.i.6

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="233" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="538" bw="33" op_0_bw="32">
<![CDATA[
land.rhs20.i.6:0 %sext_ln53_6 = sext i32 %dt_6

]]></Node>
<StgValue><ssdm name="sext_ln53_6"/></StgValue>
</operation>

<operation id="234" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="33" op_0_bw="33" op_1_bw="33">
<![CDATA[
land.rhs20.i.6:1 %sub_ln53_6 = sub i33 0, i33 %sext_ln53_6

]]></Node>
<StgValue><ssdm name="sub_ln53_6"/></StgValue>
</operation>

<operation id="235" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="540" bw="1" op_0_bw="33" op_1_bw="33">
<![CDATA[
land.rhs20.i.6:2 %icmp_ln53_6 = icmp_sgt  i33 %zext_ln53, i33 %sub_ln53_6

]]></Node>
<StgValue><ssdm name="icmp_ln53_6"/></StgValue>
</operation>

<operation id="236" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="541" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.rhs20.i.6:3 %br_ln53 = br i1 %icmp_ln53_6, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.6, void %if.then26.i.6

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="237" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="543" bw="8" op_0_bw="32">
<![CDATA[
if.then26.i.6:0 %trunc_ln55_12 = trunc i32 %dt_6

]]></Node>
<StgValue><ssdm name="trunc_ln55_12"/></StgValue>
</operation>

<operation id="238" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="564" bw="8" op_0_bw="32">
<![CDATA[
if.then7.i.6:0 %trunc_ln48_12 = trunc i32 %dt_6

]]></Node>
<StgValue><ssdm name="trunc_ln48_12"/></StgValue>
</operation>

<operation id="239" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="604" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end4.7:0 %br_ln41 = br i1 %icmp_ln41, void %if.end.i.7, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.7

]]></Node>
<StgValue><ssdm name="br_ln41"/></StgValue>
</operation>

<operation id="240" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="607" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.7:1 %icmp_ln46_14 = icmp_sgt  i32 %dt_7, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln46_14"/></StgValue>
</operation>

<operation id="241" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="608" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.end.i.7:2 %icmp_ln46_15 = icmp_slt  i32 %dt_7, i32 %zext_ln46_cast

]]></Node>
<StgValue><ssdm name="icmp_ln46_15"/></StgValue>
</operation>

<operation id="242" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="609" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end.i.7:3 %and_ln46_7 = and i1 %icmp_ln46_14, i1 %icmp_ln46_15

]]></Node>
<StgValue><ssdm name="and_ln46_7"/></StgValue>
</operation>

<operation id="243" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="610" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end.i.7:4 %br_ln46 = br i1 %and_ln46_7, void %if.else.i.7, void %if.then7.i.7

]]></Node>
<StgValue><ssdm name="br_ln46"/></StgValue>
</operation>

<operation id="244" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="612" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.else.i.7:0 %tmp_55 = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %dt_7, i32 31

]]></Node>
<StgValue><ssdm name="tmp_55"/></StgValue>
</operation>

<operation id="245" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="613" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else.i.7:1 %br_ln53 = br i1 %tmp_55, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.7, void %land.rhs20.i.7

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="246" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="615" bw="33" op_0_bw="32">
<![CDATA[
land.rhs20.i.7:0 %sext_ln53_7 = sext i32 %dt_7

]]></Node>
<StgValue><ssdm name="sext_ln53_7"/></StgValue>
</operation>

<operation id="247" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="616" bw="33" op_0_bw="33" op_1_bw="33">
<![CDATA[
land.rhs20.i.7:1 %sub_ln53_7 = sub i33 0, i33 %sext_ln53_7

]]></Node>
<StgValue><ssdm name="sub_ln53_7"/></StgValue>
</operation>

<operation id="248" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="617" bw="1" op_0_bw="33" op_1_bw="33">
<![CDATA[
land.rhs20.i.7:2 %icmp_ln53_7 = icmp_sgt  i33 %zext_ln53, i33 %sub_ln53_7

]]></Node>
<StgValue><ssdm name="icmp_ln53_7"/></StgValue>
</operation>

<operation id="249" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="618" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.rhs20.i.7:3 %br_ln53 = br i1 %icmp_ln53_7, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.7, void %if.then26.i.7

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="250" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="620" bw="8" op_0_bw="32">
<![CDATA[
if.then26.i.7:0 %trunc_ln55_14 = trunc i32 %dt_7

]]></Node>
<StgValue><ssdm name="trunc_ln55_14"/></StgValue>
</operation>

<operation id="251" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="641" bw="8" op_0_bw="32">
<![CDATA[
if.then7.i.7:0 %trunc_ln48_14 = trunc i32 %dt_7

]]></Node>
<StgValue><ssdm name="trunc_ln48_14"/></StgValue>
</operation>
</state>

<state id="4" st_id="5">

<operation id="252" st_id="4" stage="27" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="253" st_id="4" stage="27" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="254" st_id="4" stage="27" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="255" st_id="4" stage="27" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="256" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="233" bw="24" op_0_bw="24" op_1_bw="8" op_2_bw="16">
<![CDATA[
if.then26.i.2:1 %shl_ln55_6 = bitconcatenate i24 @_ssdm_op_BitConcatenate.i24.i8.i16, i8 %trunc_ln55_4, i16 0

]]></Node>
<StgValue><ssdm name="shl_ln55_6"/></StgValue>
</operation>

<operation id="257" st_id="4" stage="28" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="258" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="254" bw="24" op_0_bw="24" op_1_bw="8" op_2_bw="16">
<![CDATA[
if.then7.i.2:1 %shl_ln48_6 = bitconcatenate i24 @_ssdm_op_BitConcatenate.i24.i8.i16, i8 %trunc_ln48_4, i16 0

]]></Node>
<StgValue><ssdm name="shl_ln48_6"/></StgValue>
</operation>

<operation id="259" st_id="4" stage="28" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="260" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="311" bw="24" op_0_bw="24" op_1_bw="8" op_2_bw="16">
<![CDATA[
if.then26.i.3:1 %shl_ln55_8 = bitconcatenate i24 @_ssdm_op_BitConcatenate.i24.i8.i16, i8 %trunc_ln55_6, i16 0

]]></Node>
<StgValue><ssdm name="shl_ln55_8"/></StgValue>
</operation>

<operation id="261" st_id="4" stage="28" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="262" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="332" bw="24" op_0_bw="24" op_1_bw="8" op_2_bw="16">
<![CDATA[
if.then7.i.3:1 %shl_ln48_8 = bitconcatenate i24 @_ssdm_op_BitConcatenate.i24.i8.i16, i8 %trunc_ln48_6, i16 0

]]></Node>
<StgValue><ssdm name="shl_ln48_8"/></StgValue>
</operation>

<operation id="263" st_id="4" stage="28" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>
</state>

<state id="5" st_id="6">

<operation id="264" st_id="5" stage="26" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="265" st_id="5" stage="26" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="266" st_id="5" stage="26" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="267" st_id="5" stage="26" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="268" st_id="5" stage="27" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="269" st_id="5" stage="27" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="270" st_id="5" stage="27" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="271" st_id="5" stage="27" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="272" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="389" bw="24" op_0_bw="24" op_1_bw="8" op_2_bw="16">
<![CDATA[
if.then26.i.4:1 %shl_ln55_s = bitconcatenate i24 @_ssdm_op_BitConcatenate.i24.i8.i16, i8 %trunc_ln55_8, i16 0

]]></Node>
<StgValue><ssdm name="shl_ln55_s"/></StgValue>
</operation>

<operation id="273" st_id="5" stage="28" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="274" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="410" bw="24" op_0_bw="24" op_1_bw="8" op_2_bw="16">
<![CDATA[
if.then7.i.4:1 %shl_ln48_s = bitconcatenate i24 @_ssdm_op_BitConcatenate.i24.i8.i16, i8 %trunc_ln48_8, i16 0

]]></Node>
<StgValue><ssdm name="shl_ln48_s"/></StgValue>
</operation>

<operation id="275" st_id="5" stage="28" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="276" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="466" bw="24" op_0_bw="24" op_1_bw="8" op_2_bw="16">
<![CDATA[
if.then26.i.5:1 %shl_ln55_1 = bitconcatenate i24 @_ssdm_op_BitConcatenate.i24.i8.i16, i8 %trunc_ln55_10, i16 0

]]></Node>
<StgValue><ssdm name="shl_ln55_1"/></StgValue>
</operation>

<operation id="277" st_id="5" stage="28" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="278" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="487" bw="24" op_0_bw="24" op_1_bw="8" op_2_bw="16">
<![CDATA[
if.then7.i.5:1 %shl_ln48_1 = bitconcatenate i24 @_ssdm_op_BitConcatenate.i24.i8.i16, i8 %trunc_ln48_10, i16 0

]]></Node>
<StgValue><ssdm name="shl_ln48_1"/></StgValue>
</operation>

<operation id="279" st_id="5" stage="28" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>
</state>

<state id="6" st_id="7">

<operation id="280" st_id="6" stage="25" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="281" st_id="6" stage="25" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="282" st_id="6" stage="25" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="283" st_id="6" stage="25" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="284" st_id="6" stage="26" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="285" st_id="6" stage="26" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="286" st_id="6" stage="26" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="287" st_id="6" stage="26" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="288" st_id="6" stage="27" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="289" st_id="6" stage="27" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="290" st_id="6" stage="27" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="291" st_id="6" stage="27" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="292" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="544" bw="24" op_0_bw="24" op_1_bw="8" op_2_bw="16">
<![CDATA[
if.then26.i.6:1 %shl_ln55_3 = bitconcatenate i24 @_ssdm_op_BitConcatenate.i24.i8.i16, i8 %trunc_ln55_12, i16 0

]]></Node>
<StgValue><ssdm name="shl_ln55_3"/></StgValue>
</operation>

<operation id="293" st_id="6" stage="28" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="294" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="565" bw="24" op_0_bw="24" op_1_bw="8" op_2_bw="16">
<![CDATA[
if.then7.i.6:1 %shl_ln48_3 = bitconcatenate i24 @_ssdm_op_BitConcatenate.i24.i8.i16, i8 %trunc_ln48_12, i16 0

]]></Node>
<StgValue><ssdm name="shl_ln48_3"/></StgValue>
</operation>

<operation id="295" st_id="6" stage="28" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="296" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="621" bw="24" op_0_bw="24" op_1_bw="8" op_2_bw="16">
<![CDATA[
if.then26.i.7:1 %shl_ln55_5 = bitconcatenate i24 @_ssdm_op_BitConcatenate.i24.i8.i16, i8 %trunc_ln55_14, i16 0

]]></Node>
<StgValue><ssdm name="shl_ln55_5"/></StgValue>
</operation>

<operation id="297" st_id="6" stage="28" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="298" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="642" bw="24" op_0_bw="24" op_1_bw="8" op_2_bw="16">
<![CDATA[
if.then7.i.7:1 %shl_ln48_5 = bitconcatenate i24 @_ssdm_op_BitConcatenate.i24.i8.i16, i8 %trunc_ln48_14, i16 0

]]></Node>
<StgValue><ssdm name="shl_ln48_5"/></StgValue>
</operation>

<operation id="299" st_id="6" stage="28" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="7" st_id="8">

<operation id="300" st_id="7" stage="24" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="301" st_id="7" stage="24" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="302" st_id="7" stage="24" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="303" st_id="7" stage="24" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="304" st_id="7" stage="25" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="305" st_id="7" stage="25" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="306" st_id="7" stage="25" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="307" st_id="7" stage="25" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="308" st_id="7" stage="26" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="309" st_id="7" stage="26" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="310" st_id="7" stage="26" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="311" st_id="7" stage="26" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="312" st_id="7" stage="27" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="313" st_id="7" stage="27" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="314" st_id="7" stage="27" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="315" st_id="7" stage="27" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="8" st_id="9">

<operation id="316" st_id="8" stage="23" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="317" st_id="8" stage="23" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="318" st_id="8" stage="23" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="319" st_id="8" stage="23" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="320" st_id="8" stage="24" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="321" st_id="8" stage="24" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="322" st_id="8" stage="24" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="323" st_id="8" stage="24" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="324" st_id="8" stage="25" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="325" st_id="8" stage="25" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="326" st_id="8" stage="25" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="327" st_id="8" stage="25" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="328" st_id="8" stage="26" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="329" st_id="8" stage="26" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="330" st_id="8" stage="26" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="331" st_id="8" stage="26" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="9" st_id="10">

<operation id="332" st_id="9" stage="22" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="333" st_id="9" stage="22" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="334" st_id="9" stage="22" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="335" st_id="9" stage="22" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="336" st_id="9" stage="23" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="337" st_id="9" stage="23" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="338" st_id="9" stage="23" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="339" st_id="9" stage="23" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="340" st_id="9" stage="24" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="341" st_id="9" stage="24" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="342" st_id="9" stage="24" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="343" st_id="9" stage="24" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="344" st_id="9" stage="25" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="345" st_id="9" stage="25" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="346" st_id="9" stage="25" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="347" st_id="9" stage="25" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="10" st_id="11">

<operation id="348" st_id="10" stage="21" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="349" st_id="10" stage="21" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="350" st_id="10" stage="21" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="351" st_id="10" stage="21" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="352" st_id="10" stage="22" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="353" st_id="10" stage="22" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="354" st_id="10" stage="22" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="355" st_id="10" stage="22" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="356" st_id="10" stage="23" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="357" st_id="10" stage="23" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="358" st_id="10" stage="23" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="359" st_id="10" stage="23" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="360" st_id="10" stage="24" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="361" st_id="10" stage="24" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="362" st_id="10" stage="24" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="363" st_id="10" stage="24" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="11" st_id="12">

<operation id="364" st_id="11" stage="20" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="365" st_id="11" stage="20" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="366" st_id="11" stage="20" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="367" st_id="11" stage="20" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="368" st_id="11" stage="21" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="369" st_id="11" stage="21" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="370" st_id="11" stage="21" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="371" st_id="11" stage="21" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="372" st_id="11" stage="22" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="373" st_id="11" stage="22" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="374" st_id="11" stage="22" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="375" st_id="11" stage="22" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="376" st_id="11" stage="23" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="377" st_id="11" stage="23" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="378" st_id="11" stage="23" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="379" st_id="11" stage="23" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="12" st_id="13">

<operation id="380" st_id="12" stage="19" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="381" st_id="12" stage="19" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="382" st_id="12" stage="19" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="383" st_id="12" stage="19" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="384" st_id="12" stage="20" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="385" st_id="12" stage="20" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="386" st_id="12" stage="20" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="387" st_id="12" stage="20" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="388" st_id="12" stage="21" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="389" st_id="12" stage="21" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="390" st_id="12" stage="21" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="391" st_id="12" stage="21" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="392" st_id="12" stage="22" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="393" st_id="12" stage="22" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="394" st_id="12" stage="22" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="395" st_id="12" stage="22" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="13" st_id="14">

<operation id="396" st_id="13" stage="18" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="397" st_id="13" stage="18" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="398" st_id="13" stage="18" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="399" st_id="13" stage="18" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="400" st_id="13" stage="19" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="401" st_id="13" stage="19" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="402" st_id="13" stage="19" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="403" st_id="13" stage="19" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="404" st_id="13" stage="20" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="405" st_id="13" stage="20" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="406" st_id="13" stage="20" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="407" st_id="13" stage="20" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="408" st_id="13" stage="21" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="409" st_id="13" stage="21" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="410" st_id="13" stage="21" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="411" st_id="13" stage="21" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="14" st_id="15">

<operation id="412" st_id="14" stage="17" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="413" st_id="14" stage="17" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="414" st_id="14" stage="17" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="415" st_id="14" stage="17" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="416" st_id="14" stage="18" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="417" st_id="14" stage="18" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="418" st_id="14" stage="18" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="419" st_id="14" stage="18" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="420" st_id="14" stage="19" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="421" st_id="14" stage="19" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="422" st_id="14" stage="19" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="423" st_id="14" stage="19" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="424" st_id="14" stage="20" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="425" st_id="14" stage="20" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="426" st_id="14" stage="20" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="427" st_id="14" stage="20" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="15" st_id="16">

<operation id="428" st_id="15" stage="16" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="429" st_id="15" stage="16" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="430" st_id="15" stage="16" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="431" st_id="15" stage="16" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="432" st_id="15" stage="17" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="433" st_id="15" stage="17" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="434" st_id="15" stage="17" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="435" st_id="15" stage="17" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="436" st_id="15" stage="18" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="437" st_id="15" stage="18" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="438" st_id="15" stage="18" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="439" st_id="15" stage="18" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="440" st_id="15" stage="19" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="441" st_id="15" stage="19" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="442" st_id="15" stage="19" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="443" st_id="15" stage="19" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="16" st_id="17">

<operation id="444" st_id="16" stage="15" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="445" st_id="16" stage="15" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="446" st_id="16" stage="15" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="447" st_id="16" stage="15" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="448" st_id="16" stage="16" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="449" st_id="16" stage="16" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="450" st_id="16" stage="16" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="451" st_id="16" stage="16" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="452" st_id="16" stage="17" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="453" st_id="16" stage="17" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="454" st_id="16" stage="17" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="455" st_id="16" stage="17" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="456" st_id="16" stage="18" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="457" st_id="16" stage="18" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="458" st_id="16" stage="18" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="459" st_id="16" stage="18" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="17" st_id="18">

<operation id="460" st_id="17" stage="14" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="461" st_id="17" stage="14" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="462" st_id="17" stage="14" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="463" st_id="17" stage="14" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="464" st_id="17" stage="15" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="465" st_id="17" stage="15" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="466" st_id="17" stage="15" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="467" st_id="17" stage="15" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="468" st_id="17" stage="16" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="469" st_id="17" stage="16" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="470" st_id="17" stage="16" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="471" st_id="17" stage="16" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="472" st_id="17" stage="17" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="473" st_id="17" stage="17" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="474" st_id="17" stage="17" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="475" st_id="17" stage="17" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="18" st_id="19">

<operation id="476" st_id="18" stage="13" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="477" st_id="18" stage="13" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="478" st_id="18" stage="13" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="479" st_id="18" stage="13" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="480" st_id="18" stage="14" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="481" st_id="18" stage="14" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="482" st_id="18" stage="14" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="483" st_id="18" stage="14" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="484" st_id="18" stage="15" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="485" st_id="18" stage="15" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="486" st_id="18" stage="15" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="487" st_id="18" stage="15" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="488" st_id="18" stage="16" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="489" st_id="18" stage="16" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="490" st_id="18" stage="16" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="491" st_id="18" stage="16" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="19" st_id="20">

<operation id="492" st_id="19" stage="12" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="493" st_id="19" stage="12" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="494" st_id="19" stage="12" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="495" st_id="19" stage="12" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="496" st_id="19" stage="13" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="497" st_id="19" stage="13" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="498" st_id="19" stage="13" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="499" st_id="19" stage="13" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="500" st_id="19" stage="14" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="501" st_id="19" stage="14" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="502" st_id="19" stage="14" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="503" st_id="19" stage="14" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="504" st_id="19" stage="15" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="505" st_id="19" stage="15" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="506" st_id="19" stage="15" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="507" st_id="19" stage="15" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="20" st_id="21">

<operation id="508" st_id="20" stage="11" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="509" st_id="20" stage="11" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="510" st_id="20" stage="11" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="511" st_id="20" stage="11" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="512" st_id="20" stage="12" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="513" st_id="20" stage="12" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="514" st_id="20" stage="12" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="515" st_id="20" stage="12" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="516" st_id="20" stage="13" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="517" st_id="20" stage="13" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="518" st_id="20" stage="13" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="519" st_id="20" stage="13" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="520" st_id="20" stage="14" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="521" st_id="20" stage="14" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="522" st_id="20" stage="14" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="523" st_id="20" stage="14" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="21" st_id="22">

<operation id="524" st_id="21" stage="10" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="525" st_id="21" stage="10" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="526" st_id="21" stage="10" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="527" st_id="21" stage="10" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="528" st_id="21" stage="11" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="529" st_id="21" stage="11" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="530" st_id="21" stage="11" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="531" st_id="21" stage="11" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="532" st_id="21" stage="12" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="533" st_id="21" stage="12" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="534" st_id="21" stage="12" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="535" st_id="21" stage="12" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="536" st_id="21" stage="13" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="537" st_id="21" stage="13" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="538" st_id="21" stage="13" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="539" st_id="21" stage="13" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="22" st_id="23">

<operation id="540" st_id="22" stage="9" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="541" st_id="22" stage="9" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="542" st_id="22" stage="9" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="543" st_id="22" stage="9" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="544" st_id="22" stage="10" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="545" st_id="22" stage="10" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="546" st_id="22" stage="10" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="547" st_id="22" stage="10" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="548" st_id="22" stage="11" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="549" st_id="22" stage="11" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="550" st_id="22" stage="11" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="551" st_id="22" stage="11" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="552" st_id="22" stage="12" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="553" st_id="22" stage="12" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="554" st_id="22" stage="12" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="555" st_id="22" stage="12" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="23" st_id="24">

<operation id="556" st_id="23" stage="8" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="557" st_id="23" stage="8" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="558" st_id="23" stage="8" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="559" st_id="23" stage="8" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="560" st_id="23" stage="9" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="561" st_id="23" stage="9" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="562" st_id="23" stage="9" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="563" st_id="23" stage="9" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="564" st_id="23" stage="10" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="565" st_id="23" stage="10" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="566" st_id="23" stage="10" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="567" st_id="23" stage="10" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="568" st_id="23" stage="11" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="569" st_id="23" stage="11" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="570" st_id="23" stage="11" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="571" st_id="23" stage="11" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="24" st_id="25">

<operation id="572" st_id="24" stage="7" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="573" st_id="24" stage="7" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="574" st_id="24" stage="7" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="575" st_id="24" stage="7" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="576" st_id="24" stage="8" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="577" st_id="24" stage="8" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="578" st_id="24" stage="8" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="579" st_id="24" stage="8" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="580" st_id="24" stage="9" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="581" st_id="24" stage="9" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="582" st_id="24" stage="9" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="583" st_id="24" stage="9" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="584" st_id="24" stage="10" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="585" st_id="24" stage="10" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="586" st_id="24" stage="10" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="587" st_id="24" stage="10" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="25" st_id="26">

<operation id="588" st_id="25" stage="6" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="589" st_id="25" stage="6" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="590" st_id="25" stage="6" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="591" st_id="25" stage="6" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="592" st_id="25" stage="7" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="593" st_id="25" stage="7" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="594" st_id="25" stage="7" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="595" st_id="25" stage="7" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="596" st_id="25" stage="8" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="597" st_id="25" stage="8" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="598" st_id="25" stage="8" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="599" st_id="25" stage="8" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="600" st_id="25" stage="9" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="601" st_id="25" stage="9" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="602" st_id="25" stage="9" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="603" st_id="25" stage="9" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="26" st_id="27">

<operation id="604" st_id="26" stage="5" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="605" st_id="26" stage="5" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="606" st_id="26" stage="5" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="607" st_id="26" stage="5" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="608" st_id="26" stage="6" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="609" st_id="26" stage="6" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="610" st_id="26" stage="6" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="611" st_id="26" stage="6" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="612" st_id="26" stage="7" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="613" st_id="26" stage="7" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="614" st_id="26" stage="7" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="615" st_id="26" stage="7" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="616" st_id="26" stage="8" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="617" st_id="26" stage="8" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="618" st_id="26" stage="8" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="619" st_id="26" stage="8" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="27" st_id="28">

<operation id="620" st_id="27" stage="4" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="621" st_id="27" stage="4" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="622" st_id="27" stage="4" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="623" st_id="27" stage="4" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="624" st_id="27" stage="5" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="625" st_id="27" stage="5" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="626" st_id="27" stage="5" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="627" st_id="27" stage="5" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="628" st_id="27" stage="6" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="629" st_id="27" stage="6" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="630" st_id="27" stage="6" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="631" st_id="27" stage="6" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="632" st_id="27" stage="7" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="633" st_id="27" stage="7" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="634" st_id="27" stage="7" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="635" st_id="27" stage="7" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="28" st_id="29">

<operation id="636" st_id="28" stage="3" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="637" st_id="28" stage="3" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="638" st_id="28" stage="3" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="639" st_id="28" stage="3" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="640" st_id="28" stage="4" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="641" st_id="28" stage="4" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="642" st_id="28" stage="4" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="643" st_id="28" stage="4" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="644" st_id="28" stage="5" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="645" st_id="28" stage="5" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="646" st_id="28" stage="5" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="647" st_id="28" stage="5" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="648" st_id="28" stage="6" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="649" st_id="28" stage="6" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="650" st_id="28" stage="6" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="651" st_id="28" stage="6" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="29" st_id="30">

<operation id="652" st_id="29" stage="2" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="653" st_id="29" stage="2" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="654" st_id="29" stage="2" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="655" st_id="29" stage="2" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="656" st_id="29" stage="3" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="657" st_id="29" stage="3" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="658" st_id="29" stage="3" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="659" st_id="29" stage="3" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="660" st_id="29" stage="4" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="661" st_id="29" stage="4" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="662" st_id="29" stage="4" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="663" st_id="29" stage="4" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="664" st_id="29" stage="5" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="665" st_id="29" stage="5" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="666" st_id="29" stage="5" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="667" st_id="29" stage="5" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="30" st_id="31">

<operation id="668" st_id="30" stage="1" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i:2 %sdiv_ln55 = sdiv i24 %shl_ln55_2, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55"/></StgValue>
</operation>

<operation id="669" st_id="30" stage="1" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i:2 %sdiv_ln48 = sdiv i24 %shl_ln48_2, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48"/></StgValue>
</operation>

<operation id="670" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="16" op_0_bw="16">
<![CDATA[
if.then7.i:3 %dt_ratio = trunc i16 %sdiv_ln48

]]></Node>
<StgValue><ssdm name="dt_ratio"/></StgValue>
</operation>

<operation id="671" st_id="30" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then7.i:4 %exp_decay = sub i16 256, i16 %dt_ratio

]]></Node>
<StgValue><ssdm name="exp_decay"/></StgValue>
</operation>

<operation id="672" st_id="30" stage="1" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.1:2 %sdiv_ln55_1 = sdiv i24 %shl_ln55_4, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_1"/></StgValue>
</operation>

<operation id="673" st_id="30" stage="1" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.1:2 %sdiv_ln48_1 = sdiv i24 %shl_ln48_4, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_1"/></StgValue>
</operation>

<operation id="674" st_id="30" stage="2" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="675" st_id="30" stage="2" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="676" st_id="30" stage="2" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="677" st_id="30" stage="2" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="678" st_id="30" stage="3" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="679" st_id="30" stage="3" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="680" st_id="30" stage="3" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="681" st_id="30" stage="3" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="682" st_id="30" stage="4" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="683" st_id="30" stage="4" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="684" st_id="30" stage="4" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="685" st_id="30" stage="4" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="31" st_id="32">

<operation id="686" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="16" op_0_bw="16">
<![CDATA[
if.then26.i:3 %dt_ratio_1 = trunc i16 %sdiv_ln55

]]></Node>
<StgValue><ssdm name="dt_ratio_1"/></StgValue>
</operation>

<operation id="687" st_id="31" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then26.i:4 %exp_decay_1 = add i16 %dt_ratio_1, i16 256

]]></Node>
<StgValue><ssdm name="exp_decay_1"/></StgValue>
</operation>

<operation id="688" st_id="31" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then26.i:5 %icmp_ln57 = icmp_sgt  i16 %exp_decay_1, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln57"/></StgValue>
</operation>

<operation id="689" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then26.i:6 %br_ln57 = br i1 %icmp_ln57, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit, void %if.then35.i_ifconv

]]></Node>
<StgValue><ssdm name="br_ln57"/></StgValue>
</operation>

<operation id="690" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
<literal name="icmp_ln57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="31" op_0_bw="16">
<![CDATA[
if.then35.i_ifconv:0 %zext_ln58 = zext i16 %exp_decay_1

]]></Node>
<StgValue><ssdm name="zext_ln58"/></StgValue>
</operation>

<operation id="691" st_id="31" stage="3" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
<literal name="icmp_ln57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i_ifconv:1 %mul_ln58_1 = mul i31 %sext_ln93_cast, i31 %zext_ln58

]]></Node>
<StgValue><ssdm name="mul_ln58_1"/></StgValue>
</operation>

<operation id="692" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
<literal name="icmp_ln57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="0" op_0_bw="0">
<![CDATA[
if.then35.i_ifconv:11 %br_ln59 = br void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit

]]></Node>
<StgValue><ssdm name="br_ln59"/></StgValue>
</operation>

<operation id="693" st_id="31" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then7.i:5 %icmp_ln50 = icmp_sgt  i16 %exp_decay, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln50"/></StgValue>
</operation>

<operation id="694" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then7.i:6 %br_ln50 = br i1 %icmp_ln50, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit, void %_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i_ifconv

]]></Node>
<StgValue><ssdm name="br_ln50"/></StgValue>
</operation>

<operation id="695" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
<literal name="icmp_ln50" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="31" op_0_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i_ifconv:0 %zext_ln51 = zext i16 %exp_decay

]]></Node>
<StgValue><ssdm name="zext_ln51"/></StgValue>
</operation>

<operation id="696" st_id="31" stage="1" lat="1">
<core>Multiplier</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
<literal name="icmp_ln50" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i_ifconv:1 %mul_ln51 = mul i31 %zext_ln51, i31 %sext_ln48_cast

]]></Node>
<StgValue><ssdm name="mul_ln51"/></StgValue>
</operation>

<operation id="697" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
<literal name="icmp_ln50" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="16" op_0_bw="16" op_1_bw="31" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i_ifconv:2 %tmp_10_cast = partselect i16 @_ssdm_op_PartSelect.i16.i31.i32.i32, i31 %mul_ln51, i32 9, i32 24

]]></Node>
<StgValue><ssdm name="tmp_10_cast"/></StgValue>
</operation>

<operation id="698" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
<literal name="icmp_ln50" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="9" op_0_bw="31">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i_ifconv:4 %trunc_ln51 = trunc i31 %mul_ln51

]]></Node>
<StgValue><ssdm name="trunc_ln51"/></StgValue>
</operation>

<operation id="699" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
<literal name="icmp_ln50" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="0" op_0_bw="0">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i_ifconv:10 %br_ln52 = br void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="700" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="16" op_0_bw="16">
<![CDATA[
if.then26.i.1:3 %dt_ratio_3 = trunc i16 %sdiv_ln55_1

]]></Node>
<StgValue><ssdm name="dt_ratio_3"/></StgValue>
</operation>

<operation id="701" st_id="31" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then26.i.1:4 %exp_decay_3 = add i16 %dt_ratio_3, i16 256

]]></Node>
<StgValue><ssdm name="exp_decay_3"/></StgValue>
</operation>

<operation id="702" st_id="31" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then26.i.1:5 %icmp_ln57_1 = icmp_sgt  i16 %exp_decay_3, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln57_1"/></StgValue>
</operation>

<operation id="703" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then26.i.1:6 %br_ln57 = br i1 %icmp_ln57_1, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.1, void %if.then35.i.1_ifconv

]]></Node>
<StgValue><ssdm name="br_ln57"/></StgValue>
</operation>

<operation id="704" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="16" op_0_bw="16">
<![CDATA[
if.then7.i.1:3 %dt_ratio_2 = trunc i16 %sdiv_ln48_1

]]></Node>
<StgValue><ssdm name="dt_ratio_2"/></StgValue>
</operation>

<operation id="705" st_id="31" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then7.i.1:4 %exp_decay_2 = sub i16 256, i16 %dt_ratio_2

]]></Node>
<StgValue><ssdm name="exp_decay_2"/></StgValue>
</operation>

<operation id="706" st_id="31" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then7.i.1:5 %icmp_ln50_1 = icmp_sgt  i16 %exp_decay_2, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln50_1"/></StgValue>
</operation>

<operation id="707" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then7.i.1:6 %br_ln50 = br i1 %icmp_ln50_1, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.1, void %_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.1_ifconv

]]></Node>
<StgValue><ssdm name="br_ln50"/></StgValue>
</operation>

<operation id="708" st_id="31" stage="1" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.2:2 %sdiv_ln55_2 = sdiv i24 %shl_ln55_6, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_2"/></StgValue>
</operation>

<operation id="709" st_id="31" stage="1" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.2:2 %sdiv_ln48_2 = sdiv i24 %shl_ln48_6, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_2"/></StgValue>
</operation>

<operation id="710" st_id="31" stage="1" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.3:2 %sdiv_ln55_3 = sdiv i24 %shl_ln55_8, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_3"/></StgValue>
</operation>

<operation id="711" st_id="31" stage="1" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.3:2 %sdiv_ln48_3 = sdiv i24 %shl_ln48_8, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_3"/></StgValue>
</operation>

<operation id="712" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="334" bw="16" op_0_bw="16">
<![CDATA[
if.then7.i.3:3 %dt_ratio_6 = trunc i16 %sdiv_ln48_3

]]></Node>
<StgValue><ssdm name="dt_ratio_6"/></StgValue>
</operation>

<operation id="713" st_id="31" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="335" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then7.i.3:4 %exp_decay_6 = sub i16 256, i16 %dt_ratio_6

]]></Node>
<StgValue><ssdm name="exp_decay_6"/></StgValue>
</operation>

<operation id="714" st_id="31" stage="2" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="715" st_id="31" stage="2" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="716" st_id="31" stage="2" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="717" st_id="31" stage="2" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="718" st_id="31" stage="3" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="719" st_id="31" stage="3" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="720" st_id="31" stage="3" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="721" st_id="31" stage="3" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="32" st_id="33">

<operation id="722" st_id="32" stage="2" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
<literal name="icmp_ln57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i_ifconv:1 %mul_ln58_1 = mul i31 %sext_ln93_cast, i31 %zext_ln58

]]></Node>
<StgValue><ssdm name="mul_ln58_1"/></StgValue>
</operation>

<operation id="723" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
<literal name="icmp_ln50" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i_ifconv:3 %tmp_14 = bitselect i1 @_ssdm_op_BitSelect.i1.i31.i32, i31 %mul_ln51, i32 30

]]></Node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="724" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
<literal name="icmp_ln50" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="16" op_0_bw="16" op_1_bw="9" op_2_bw="7">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i_ifconv:5 %tmp_s = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i9.i7, i9 %trunc_ln51, i7 0

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="725" st_id="32" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
<literal name="icmp_ln50" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i_ifconv:6 %icmp_ln51 = icmp_ne  i16 %tmp_s, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln51"/></StgValue>
</operation>

<operation id="726" st_id="32" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
<literal name="icmp_ln50" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i_ifconv:7 %add_ln51 = add i16 %tmp_10_cast, i16 1

]]></Node>
<StgValue><ssdm name="add_ln51"/></StgValue>
</operation>

<operation id="727" st_id="32" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
<literal name="icmp_ln50" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i_ifconv:8 %select_ln51 = select i1 %icmp_ln51, i16 %add_ln51, i16 %tmp_10_cast

]]></Node>
<StgValue><ssdm name="select_ln51"/></StgValue>
</operation>

<operation id="728" st_id="32" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="1"/>
<literal name="icmp_ln50" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i_ifconv:9 %delta = select i1 %tmp_14, i16 %select_ln51, i16 %tmp_10_cast

]]></Node>
<StgValue><ssdm name="delta"/></StgValue>
</operation>

<operation id="729" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
<literal name="icmp_ln57_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="31" op_0_bw="16">
<![CDATA[
if.then35.i.1_ifconv:0 %zext_ln58_1 = zext i16 %exp_decay_3

]]></Node>
<StgValue><ssdm name="zext_ln58_1"/></StgValue>
</operation>

<operation id="730" st_id="32" stage="3" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
<literal name="icmp_ln57_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.1_ifconv:1 %mul_ln58 = mul i31 %sext_ln93_cast, i31 %zext_ln58_1

]]></Node>
<StgValue><ssdm name="mul_ln58"/></StgValue>
</operation>

<operation id="731" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
<literal name="icmp_ln57_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="0" op_0_bw="0">
<![CDATA[
if.then35.i.1_ifconv:11 %br_ln59 = br void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.1

]]></Node>
<StgValue><ssdm name="br_ln59"/></StgValue>
</operation>

<operation id="732" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
<literal name="icmp_ln50_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="31" op_0_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.1_ifconv:0 %zext_ln51_1 = zext i16 %exp_decay_2

]]></Node>
<StgValue><ssdm name="zext_ln51_1"/></StgValue>
</operation>

<operation id="733" st_id="32" stage="1" lat="1">
<core>Multiplier</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
<literal name="icmp_ln50_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.1_ifconv:1 %mul_ln51_1 = mul i31 %zext_ln51_1, i31 %sext_ln48_cast

]]></Node>
<StgValue><ssdm name="mul_ln51_1"/></StgValue>
</operation>

<operation id="734" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
<literal name="icmp_ln50_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="16" op_0_bw="16" op_1_bw="31" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.1_ifconv:2 %tmp_13_cast = partselect i16 @_ssdm_op_PartSelect.i16.i31.i32.i32, i31 %mul_ln51_1, i32 9, i32 24

]]></Node>
<StgValue><ssdm name="tmp_13_cast"/></StgValue>
</operation>

<operation id="735" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
<literal name="icmp_ln50_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="9" op_0_bw="31">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.1_ifconv:4 %trunc_ln51_1 = trunc i31 %mul_ln51_1

]]></Node>
<StgValue><ssdm name="trunc_ln51_1"/></StgValue>
</operation>

<operation id="736" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
<literal name="icmp_ln50_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="0" op_0_bw="0">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.1_ifconv:10 %br_ln52 = br void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.1

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="737" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="16" op_0_bw="16">
<![CDATA[
if.then26.i.2:3 %dt_ratio_5 = trunc i16 %sdiv_ln55_2

]]></Node>
<StgValue><ssdm name="dt_ratio_5"/></StgValue>
</operation>

<operation id="738" st_id="32" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="236" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then26.i.2:4 %exp_decay_5 = add i16 %dt_ratio_5, i16 256

]]></Node>
<StgValue><ssdm name="exp_decay_5"/></StgValue>
</operation>

<operation id="739" st_id="32" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then26.i.2:5 %icmp_ln57_2 = icmp_sgt  i16 %exp_decay_5, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln57_2"/></StgValue>
</operation>

<operation id="740" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then26.i.2:6 %br_ln57 = br i1 %icmp_ln57_2, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.2, void %if.then35.i.2_ifconv

]]></Node>
<StgValue><ssdm name="br_ln57"/></StgValue>
</operation>

<operation id="741" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="16" op_0_bw="16">
<![CDATA[
if.then7.i.2:3 %dt_ratio_4 = trunc i16 %sdiv_ln48_2

]]></Node>
<StgValue><ssdm name="dt_ratio_4"/></StgValue>
</operation>

<operation id="742" st_id="32" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then7.i.2:4 %exp_decay_4 = sub i16 256, i16 %dt_ratio_4

]]></Node>
<StgValue><ssdm name="exp_decay_4"/></StgValue>
</operation>

<operation id="743" st_id="32" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="258" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then7.i.2:5 %icmp_ln50_2 = icmp_sgt  i16 %exp_decay_4, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln50_2"/></StgValue>
</operation>

<operation id="744" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="259" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then7.i.2:6 %br_ln50 = br i1 %icmp_ln50_2, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.2, void %_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.2_ifconv

]]></Node>
<StgValue><ssdm name="br_ln50"/></StgValue>
</operation>

<operation id="745" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="313" bw="16" op_0_bw="16">
<![CDATA[
if.then26.i.3:3 %dt_ratio_7 = trunc i16 %sdiv_ln55_3

]]></Node>
<StgValue><ssdm name="dt_ratio_7"/></StgValue>
</operation>

<operation id="746" st_id="32" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="314" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then26.i.3:4 %exp_decay_7 = add i16 %dt_ratio_7, i16 256

]]></Node>
<StgValue><ssdm name="exp_decay_7"/></StgValue>
</operation>

<operation id="747" st_id="32" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="315" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then26.i.3:5 %icmp_ln57_3 = icmp_sgt  i16 %exp_decay_7, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln57_3"/></StgValue>
</operation>

<operation id="748" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="316" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then26.i.3:6 %br_ln57 = br i1 %icmp_ln57_3, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.3, void %if.then35.i.3_ifconv

]]></Node>
<StgValue><ssdm name="br_ln57"/></StgValue>
</operation>

<operation id="749" st_id="32" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="336" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then7.i.3:5 %icmp_ln50_3 = icmp_sgt  i16 %exp_decay_6, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln50_3"/></StgValue>
</operation>

<operation id="750" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="337" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then7.i.3:6 %br_ln50 = br i1 %icmp_ln50_3, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.3, void %_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.3_ifconv

]]></Node>
<StgValue><ssdm name="br_ln50"/></StgValue>
</operation>

<operation id="751" st_id="32" stage="1" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.4:2 %sdiv_ln55_4 = sdiv i24 %shl_ln55_s, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_4"/></StgValue>
</operation>

<operation id="752" st_id="32" stage="1" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.4:2 %sdiv_ln48_4 = sdiv i24 %shl_ln48_s, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_4"/></StgValue>
</operation>

<operation id="753" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="412" bw="16" op_0_bw="16">
<![CDATA[
if.then7.i.4:3 %dt_ratio_8 = trunc i16 %sdiv_ln48_4

]]></Node>
<StgValue><ssdm name="dt_ratio_8"/></StgValue>
</operation>

<operation id="754" st_id="32" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="413" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then7.i.4:4 %exp_decay_8 = sub i16 256, i16 %dt_ratio_8

]]></Node>
<StgValue><ssdm name="exp_decay_8"/></StgValue>
</operation>

<operation id="755" st_id="32" stage="1" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.5:2 %sdiv_ln55_5 = sdiv i24 %shl_ln55_1, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_5"/></StgValue>
</operation>

<operation id="756" st_id="32" stage="1" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.5:2 %sdiv_ln48_5 = sdiv i24 %shl_ln48_1, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_5"/></StgValue>
</operation>

<operation id="757" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="489" bw="16" op_0_bw="16">
<![CDATA[
if.then7.i.5:3 %dt_ratio_10 = trunc i16 %sdiv_ln48_5

]]></Node>
<StgValue><ssdm name="dt_ratio_10"/></StgValue>
</operation>

<operation id="758" st_id="32" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="490" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then7.i.5:4 %exp_decay_10 = sub i16 256, i16 %dt_ratio_10

]]></Node>
<StgValue><ssdm name="exp_decay_10"/></StgValue>
</operation>

<operation id="759" st_id="32" stage="2" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="760" st_id="32" stage="2" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="761" st_id="32" stage="2" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="762" st_id="32" stage="2" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>
</state>

<state id="33" st_id="34">

<operation id="763" st_id="33" stage="1" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
<literal name="icmp_ln57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i_ifconv:1 %mul_ln58_1 = mul i31 %sext_ln93_cast, i31 %zext_ln58

]]></Node>
<StgValue><ssdm name="mul_ln58_1"/></StgValue>
</operation>

<operation id="764" st_id="33" stage="2" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
<literal name="icmp_ln57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i_ifconv:2 %sub_ln58 = sub i31 0, i31 %mul_ln58_1

]]></Node>
<StgValue><ssdm name="sub_ln58"/></StgValue>
</operation>

<operation id="765" st_id="33" stage="2" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
<literal name="icmp_ln57_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.1_ifconv:1 %mul_ln58 = mul i31 %sext_ln93_cast, i31 %zext_ln58_1

]]></Node>
<StgValue><ssdm name="mul_ln58"/></StgValue>
</operation>

<operation id="766" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
<literal name="icmp_ln50_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.1_ifconv:3 %tmp_17 = bitselect i1 @_ssdm_op_BitSelect.i1.i31.i32, i31 %mul_ln51_1, i32 30

]]></Node>
<StgValue><ssdm name="tmp_17"/></StgValue>
</operation>

<operation id="767" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
<literal name="icmp_ln50_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="16" op_0_bw="16" op_1_bw="9" op_2_bw="7">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.1_ifconv:5 %tmp_12 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i9.i7, i9 %trunc_ln51_1, i7 0

]]></Node>
<StgValue><ssdm name="tmp_12"/></StgValue>
</operation>

<operation id="768" st_id="33" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
<literal name="icmp_ln50_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.1_ifconv:6 %icmp_ln51_1 = icmp_ne  i16 %tmp_12, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln51_1"/></StgValue>
</operation>

<operation id="769" st_id="33" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
<literal name="icmp_ln50_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.1_ifconv:7 %add_ln51_1 = add i16 %tmp_13_cast, i16 1

]]></Node>
<StgValue><ssdm name="add_ln51_1"/></StgValue>
</operation>

<operation id="770" st_id="33" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
<literal name="icmp_ln50_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.1_ifconv:8 %select_ln51_1 = select i1 %icmp_ln51_1, i16 %add_ln51_1, i16 %tmp_13_cast

]]></Node>
<StgValue><ssdm name="select_ln51_1"/></StgValue>
</operation>

<operation id="771" st_id="33" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="1"/>
<literal name="icmp_ln50_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.1_ifconv:9 %delta_3 = select i1 %tmp_17, i16 %select_ln51_1, i16 %tmp_13_cast

]]></Node>
<StgValue><ssdm name="delta_3"/></StgValue>
</operation>

<operation id="772" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
<literal name="icmp_ln57_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="31" op_0_bw="16">
<![CDATA[
if.then35.i.2_ifconv:0 %zext_ln58_2 = zext i16 %exp_decay_5

]]></Node>
<StgValue><ssdm name="zext_ln58_2"/></StgValue>
</operation>

<operation id="773" st_id="33" stage="3" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
<literal name="icmp_ln57_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.2_ifconv:1 %mul_ln58_2 = mul i31 %sext_ln93_cast, i31 %zext_ln58_2

]]></Node>
<StgValue><ssdm name="mul_ln58_2"/></StgValue>
</operation>

<operation id="774" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
<literal name="icmp_ln57_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="251" bw="0" op_0_bw="0">
<![CDATA[
if.then35.i.2_ifconv:11 %br_ln59 = br void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.2

]]></Node>
<StgValue><ssdm name="br_ln59"/></StgValue>
</operation>

<operation id="775" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
<literal name="icmp_ln50_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="31" op_0_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.2_ifconv:0 %zext_ln51_2 = zext i16 %exp_decay_4

]]></Node>
<StgValue><ssdm name="zext_ln51_2"/></StgValue>
</operation>

<operation id="776" st_id="33" stage="1" lat="1">
<core>Multiplier</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
<literal name="icmp_ln50_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.2_ifconv:1 %mul_ln51_2 = mul i31 %zext_ln51_2, i31 %sext_ln48_cast

]]></Node>
<StgValue><ssdm name="mul_ln51_2"/></StgValue>
</operation>

<operation id="777" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
<literal name="icmp_ln50_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="16" op_0_bw="16" op_1_bw="31" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.2_ifconv:2 %tmp_17_cast = partselect i16 @_ssdm_op_PartSelect.i16.i31.i32.i32, i31 %mul_ln51_2, i32 9, i32 24

]]></Node>
<StgValue><ssdm name="tmp_17_cast"/></StgValue>
</operation>

<operation id="778" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
<literal name="icmp_ln50_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="265" bw="9" op_0_bw="31">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.2_ifconv:4 %trunc_ln51_2 = trunc i31 %mul_ln51_2

]]></Node>
<StgValue><ssdm name="trunc_ln51_2"/></StgValue>
</operation>

<operation id="779" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
<literal name="icmp_ln50_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="0" op_0_bw="0">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.2_ifconv:10 %br_ln52 = br void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.2

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="780" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="391" bw="16" op_0_bw="16">
<![CDATA[
if.then26.i.4:3 %dt_ratio_9 = trunc i16 %sdiv_ln55_4

]]></Node>
<StgValue><ssdm name="dt_ratio_9"/></StgValue>
</operation>

<operation id="781" st_id="33" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="392" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then26.i.4:4 %exp_decay_9 = add i16 %dt_ratio_9, i16 256

]]></Node>
<StgValue><ssdm name="exp_decay_9"/></StgValue>
</operation>

<operation id="782" st_id="33" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="393" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then26.i.4:5 %icmp_ln57_4 = icmp_sgt  i16 %exp_decay_9, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln57_4"/></StgValue>
</operation>

<operation id="783" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="394" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then26.i.4:6 %br_ln57 = br i1 %icmp_ln57_4, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.4, void %if.then35.i.4_ifconv

]]></Node>
<StgValue><ssdm name="br_ln57"/></StgValue>
</operation>

<operation id="784" st_id="33" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="414" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then7.i.4:5 %icmp_ln50_4 = icmp_sgt  i16 %exp_decay_8, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln50_4"/></StgValue>
</operation>

<operation id="785" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="415" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then7.i.4:6 %br_ln50 = br i1 %icmp_ln50_4, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.4, void %_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.4_ifconv

]]></Node>
<StgValue><ssdm name="br_ln50"/></StgValue>
</operation>

<operation id="786" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="468" bw="16" op_0_bw="16">
<![CDATA[
if.then26.i.5:3 %dt_ratio_11 = trunc i16 %sdiv_ln55_5

]]></Node>
<StgValue><ssdm name="dt_ratio_11"/></StgValue>
</operation>

<operation id="787" st_id="33" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="469" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then26.i.5:4 %exp_decay_11 = add i16 %dt_ratio_11, i16 256

]]></Node>
<StgValue><ssdm name="exp_decay_11"/></StgValue>
</operation>

<operation id="788" st_id="33" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="470" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then26.i.5:5 %icmp_ln57_5 = icmp_sgt  i16 %exp_decay_11, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln57_5"/></StgValue>
</operation>

<operation id="789" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="471" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then26.i.5:6 %br_ln57 = br i1 %icmp_ln57_5, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.5, void %if.then35.i.5_ifconv

]]></Node>
<StgValue><ssdm name="br_ln57"/></StgValue>
</operation>

<operation id="790" st_id="33" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="491" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then7.i.5:5 %icmp_ln50_5 = icmp_sgt  i16 %exp_decay_10, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln50_5"/></StgValue>
</operation>

<operation id="791" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="492" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then7.i.5:6 %br_ln50 = br i1 %icmp_ln50_5, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.5, void %_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.5_ifconv

]]></Node>
<StgValue><ssdm name="br_ln50"/></StgValue>
</operation>

<operation id="792" st_id="33" stage="1" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.6:2 %sdiv_ln55_6 = sdiv i24 %shl_ln55_3, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_6"/></StgValue>
</operation>

<operation id="793" st_id="33" stage="1" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.6:2 %sdiv_ln48_6 = sdiv i24 %shl_ln48_3, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_6"/></StgValue>
</operation>

<operation id="794" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="567" bw="16" op_0_bw="16">
<![CDATA[
if.then7.i.6:3 %dt_ratio_12 = trunc i16 %sdiv_ln48_6

]]></Node>
<StgValue><ssdm name="dt_ratio_12"/></StgValue>
</operation>

<operation id="795" st_id="33" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="568" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then7.i.6:4 %exp_decay_12 = sub i16 256, i16 %dt_ratio_12

]]></Node>
<StgValue><ssdm name="exp_decay_12"/></StgValue>
</operation>

<operation id="796" st_id="33" stage="1" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then26.i.7:2 %sdiv_ln55_7 = sdiv i24 %shl_ln55_5, i24 %sext_ln58_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln55_7"/></StgValue>
</operation>

<operation id="797" st_id="33" stage="1" lat="28">
<core>Divider</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="16" op_0_bw="24" op_1_bw="24">
<![CDATA[
if.then7.i.7:2 %sdiv_ln48_7 = sdiv i24 %shl_ln48_5, i24 %sext_ln55_cast

]]></Node>
<StgValue><ssdm name="sdiv_ln48_7"/></StgValue>
</operation>

<operation id="798" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="644" bw="16" op_0_bw="16">
<![CDATA[
if.then7.i.7:3 %dt_ratio_14 = trunc i16 %sdiv_ln48_7

]]></Node>
<StgValue><ssdm name="dt_ratio_14"/></StgValue>
</operation>

<operation id="799" st_id="33" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="645" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then7.i.7:4 %exp_decay_14 = sub i16 256, i16 %dt_ratio_14

]]></Node>
<StgValue><ssdm name="exp_decay_14"/></StgValue>
</operation>
</state>

<state id="34" st_id="35">

<operation id="800" st_id="34" stage="1" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
<literal name="icmp_ln57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i_ifconv:2 %sub_ln58 = sub i31 0, i31 %mul_ln58_1

]]></Node>
<StgValue><ssdm name="sub_ln58"/></StgValue>
</operation>

<operation id="801" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
<literal name="icmp_ln57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="16" op_0_bw="16" op_1_bw="31" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then35.i_ifconv:3 %tmp_11_cast = partselect i16 @_ssdm_op_PartSelect.i16.i31.i32.i32, i31 %sub_ln58, i32 9, i32 24

]]></Node>
<StgValue><ssdm name="tmp_11_cast"/></StgValue>
</operation>

<operation id="802" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
<literal name="icmp_ln57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
if.then35.i_ifconv:4 %tmp_15 = bitselect i1 @_ssdm_op_BitSelect.i1.i31.i32, i31 %sub_ln58, i32 30

]]></Node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>

<operation id="803" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
<literal name="icmp_ln57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="9" op_0_bw="31">
<![CDATA[
if.then35.i_ifconv:5 %trunc_ln58 = trunc i31 %sub_ln58

]]></Node>
<StgValue><ssdm name="trunc_ln58"/></StgValue>
</operation>

<operation id="804" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
<literal name="icmp_ln57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="16" op_0_bw="16" op_1_bw="9" op_2_bw="7">
<![CDATA[
if.then35.i_ifconv:6 %tmp_10 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i9.i7, i9 %trunc_ln58, i7 0

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="805" st_id="34" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
<literal name="icmp_ln57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then35.i_ifconv:7 %icmp_ln58 = icmp_ne  i16 %tmp_10, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln58"/></StgValue>
</operation>

<operation id="806" st_id="34" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
<literal name="icmp_ln57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then35.i_ifconv:8 %add_ln58 = add i16 %tmp_11_cast, i16 1

]]></Node>
<StgValue><ssdm name="add_ln58"/></StgValue>
</operation>

<operation id="807" st_id="34" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
<literal name="icmp_ln57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.then35.i_ifconv:9 %select_ln58 = select i1 %icmp_ln58, i16 %add_ln58, i16 %tmp_11_cast

]]></Node>
<StgValue><ssdm name="select_ln58"/></StgValue>
</operation>

<operation id="808" st_id="34" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="and_ln46" val="0"/>
<literal name="tmp_13" val="1"/>
<literal name="icmp_ln53" val="1"/>
<literal name="icmp_ln57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.then35.i_ifconv:10 %delta_1 = select i1 %tmp_15, i16 %select_ln58, i16 %tmp_11_cast

]]></Node>
<StgValue><ssdm name="delta_1"/></StgValue>
</operation>

<operation id="809" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0" op_4_bw="16" op_5_bw="0" op_6_bw="16" op_7_bw="0" op_8_bw="16" op_9_bw="0" op_10_bw="16" op_11_bw="0" op_12_bw="16" op_13_bw="0">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit:0 %delta_24 = phi i16 %delta_1, void %if.then35.i_ifconv, i16 %delta, void %_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i_ifconv, i16 0, void %if.end4, i16 0, void %if.then7.i, i16 0, void %if.else.i, i16 0, void %land.rhs20.i, i16 0, void %if.then26.i

]]></Node>
<StgValue><ssdm name="delta_24"/></StgValue>
</operation>

<operation id="810" st_id="34" stage="1" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
<literal name="icmp_ln57_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.1_ifconv:1 %mul_ln58 = mul i31 %sext_ln93_cast, i31 %zext_ln58_1

]]></Node>
<StgValue><ssdm name="mul_ln58"/></StgValue>
</operation>

<operation id="811" st_id="34" stage="2" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
<literal name="icmp_ln57_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.1_ifconv:2 %sub_ln58_1 = sub i31 0, i31 %mul_ln58

]]></Node>
<StgValue><ssdm name="sub_ln58_1"/></StgValue>
</operation>

<operation id="812" st_id="34" stage="2" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
<literal name="icmp_ln57_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.2_ifconv:1 %mul_ln58_2 = mul i31 %sext_ln93_cast, i31 %zext_ln58_2

]]></Node>
<StgValue><ssdm name="mul_ln58_2"/></StgValue>
</operation>

<operation id="813" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
<literal name="icmp_ln50_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.2_ifconv:3 %tmp_23 = bitselect i1 @_ssdm_op_BitSelect.i1.i31.i32, i31 %mul_ln51_2, i32 30

]]></Node>
<StgValue><ssdm name="tmp_23"/></StgValue>
</operation>

<operation id="814" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
<literal name="icmp_ln50_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="16" op_0_bw="16" op_1_bw="9" op_2_bw="7">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.2_ifconv:5 %tmp_24 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i9.i7, i9 %trunc_ln51_2, i7 0

]]></Node>
<StgValue><ssdm name="tmp_24"/></StgValue>
</operation>

<operation id="815" st_id="34" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
<literal name="icmp_ln50_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.2_ifconv:6 %icmp_ln51_2 = icmp_ne  i16 %tmp_24, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln51_2"/></StgValue>
</operation>

<operation id="816" st_id="34" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
<literal name="icmp_ln50_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.2_ifconv:7 %add_ln51_2 = add i16 %tmp_17_cast, i16 1

]]></Node>
<StgValue><ssdm name="add_ln51_2"/></StgValue>
</operation>

<operation id="817" st_id="34" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
<literal name="icmp_ln50_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.2_ifconv:8 %select_ln51_2 = select i1 %icmp_ln51_2, i16 %add_ln51_2, i16 %tmp_17_cast

]]></Node>
<StgValue><ssdm name="select_ln51_2"/></StgValue>
</operation>

<operation id="818" st_id="34" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="1"/>
<literal name="icmp_ln50_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="270" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.2_ifconv:9 %delta_6 = select i1 %tmp_23, i16 %select_ln51_2, i16 %tmp_17_cast

]]></Node>
<StgValue><ssdm name="delta_6"/></StgValue>
</operation>

<operation id="819" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
<literal name="icmp_ln57_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="318" bw="31" op_0_bw="16">
<![CDATA[
if.then35.i.3_ifconv:0 %zext_ln58_3 = zext i16 %exp_decay_7

]]></Node>
<StgValue><ssdm name="zext_ln58_3"/></StgValue>
</operation>

<operation id="820" st_id="34" stage="3" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
<literal name="icmp_ln57_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.3_ifconv:1 %mul_ln58_3 = mul i31 %sext_ln93_cast, i31 %zext_ln58_3

]]></Node>
<StgValue><ssdm name="mul_ln58_3"/></StgValue>
</operation>

<operation id="821" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
<literal name="icmp_ln57_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="0" op_0_bw="0">
<![CDATA[
if.then35.i.3_ifconv:11 %br_ln59 = br void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.3

]]></Node>
<StgValue><ssdm name="br_ln59"/></StgValue>
</operation>

<operation id="822" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
<literal name="icmp_ln50_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="339" bw="31" op_0_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.3_ifconv:0 %zext_ln51_3 = zext i16 %exp_decay_6

]]></Node>
<StgValue><ssdm name="zext_ln51_3"/></StgValue>
</operation>

<operation id="823" st_id="34" stage="1" lat="1">
<core>Multiplier</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
<literal name="icmp_ln50_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="340" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.3_ifconv:1 %mul_ln51_3 = mul i31 %zext_ln51_3, i31 %sext_ln48_cast

]]></Node>
<StgValue><ssdm name="mul_ln51_3"/></StgValue>
</operation>

<operation id="824" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
<literal name="icmp_ln50_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="16" op_0_bw="16" op_1_bw="31" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.3_ifconv:2 %tmp_21_cast = partselect i16 @_ssdm_op_PartSelect.i16.i31.i32.i32, i31 %mul_ln51_3, i32 9, i32 24

]]></Node>
<StgValue><ssdm name="tmp_21_cast"/></StgValue>
</operation>

<operation id="825" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
<literal name="icmp_ln50_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="343" bw="9" op_0_bw="31">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.3_ifconv:4 %trunc_ln51_3 = trunc i31 %mul_ln51_3

]]></Node>
<StgValue><ssdm name="trunc_ln51_3"/></StgValue>
</operation>

<operation id="826" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
<literal name="icmp_ln50_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="349" bw="0" op_0_bw="0">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.3_ifconv:10 %br_ln52 = br void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.3

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="827" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="546" bw="16" op_0_bw="16">
<![CDATA[
if.then26.i.6:3 %dt_ratio_13 = trunc i16 %sdiv_ln55_6

]]></Node>
<StgValue><ssdm name="dt_ratio_13"/></StgValue>
</operation>

<operation id="828" st_id="34" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="547" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then26.i.6:4 %exp_decay_13 = add i16 %dt_ratio_13, i16 256

]]></Node>
<StgValue><ssdm name="exp_decay_13"/></StgValue>
</operation>

<operation id="829" st_id="34" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="548" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then26.i.6:5 %icmp_ln57_6 = icmp_sgt  i16 %exp_decay_13, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln57_6"/></StgValue>
</operation>

<operation id="830" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="549" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then26.i.6:6 %br_ln57 = br i1 %icmp_ln57_6, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.6, void %if.then35.i.6_ifconv

]]></Node>
<StgValue><ssdm name="br_ln57"/></StgValue>
</operation>

<operation id="831" st_id="34" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="569" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then7.i.6:5 %icmp_ln50_6 = icmp_sgt  i16 %exp_decay_12, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln50_6"/></StgValue>
</operation>

<operation id="832" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="570" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then7.i.6:6 %br_ln50 = br i1 %icmp_ln50_6, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.6, void %_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.6_ifconv

]]></Node>
<StgValue><ssdm name="br_ln50"/></StgValue>
</operation>

<operation id="833" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="623" bw="16" op_0_bw="16">
<![CDATA[
if.then26.i.7:3 %dt_ratio_15 = trunc i16 %sdiv_ln55_7

]]></Node>
<StgValue><ssdm name="dt_ratio_15"/></StgValue>
</operation>

<operation id="834" st_id="34" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="624" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then26.i.7:4 %exp_decay_15 = add i16 %dt_ratio_15, i16 256

]]></Node>
<StgValue><ssdm name="exp_decay_15"/></StgValue>
</operation>

<operation id="835" st_id="34" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="625" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then26.i.7:5 %icmp_ln57_7 = icmp_sgt  i16 %exp_decay_15, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln57_7"/></StgValue>
</operation>

<operation id="836" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="626" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then26.i.7:6 %br_ln57 = br i1 %icmp_ln57_7, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.7, void %if.then35.i.7_ifconv

]]></Node>
<StgValue><ssdm name="br_ln57"/></StgValue>
</operation>

<operation id="837" st_id="34" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="646" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then7.i.7:5 %icmp_ln50_7 = icmp_sgt  i16 %exp_decay_14, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln50_7"/></StgValue>
</operation>

<operation id="838" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="647" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then7.i.7:6 %br_ln50 = br i1 %icmp_ln50_7, void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.7, void %_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.7_ifconv

]]></Node>
<StgValue><ssdm name="br_ln50"/></StgValue>
</operation>
</state>

<state id="35" st_id="36">

<operation id="839" st_id="35" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit:1 %icmp_ln102 = icmp_eq  i16 %delta_24, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln102"/></StgValue>
</operation>

<operation id="840" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit:2 %br_ln102 = br i1 %icmp_ln102, void %if.then7, void %if.end14

]]></Node>
<StgValue><ssdm name="br_ln102"/></StgValue>
</operation>

<operation id="841" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln102" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="0" op_0_bw="0">
<![CDATA[
if.end13:0 %br_ln112 = br void %if.end14

]]></Node>
<StgValue><ssdm name="br_ln112"/></StgValue>
</operation>

<operation id="842" st_id="35" stage="1" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
<literal name="icmp_ln57_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.1_ifconv:2 %sub_ln58_1 = sub i31 0, i31 %mul_ln58

]]></Node>
<StgValue><ssdm name="sub_ln58_1"/></StgValue>
</operation>

<operation id="843" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
<literal name="icmp_ln57_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="16" op_0_bw="16" op_1_bw="31" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then35.i.1_ifconv:3 %tmp_15_cast = partselect i16 @_ssdm_op_PartSelect.i16.i31.i32.i32, i31 %sub_ln58_1, i32 9, i32 24

]]></Node>
<StgValue><ssdm name="tmp_15_cast"/></StgValue>
</operation>

<operation id="844" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
<literal name="icmp_ln57_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
if.then35.i.1_ifconv:4 %tmp_18 = bitselect i1 @_ssdm_op_BitSelect.i1.i31.i32, i31 %sub_ln58_1, i32 30

]]></Node>
<StgValue><ssdm name="tmp_18"/></StgValue>
</operation>

<operation id="845" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
<literal name="icmp_ln57_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="9" op_0_bw="31">
<![CDATA[
if.then35.i.1_ifconv:5 %trunc_ln58_1 = trunc i31 %sub_ln58_1

]]></Node>
<StgValue><ssdm name="trunc_ln58_1"/></StgValue>
</operation>

<operation id="846" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
<literal name="icmp_ln57_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="16" op_0_bw="16" op_1_bw="9" op_2_bw="7">
<![CDATA[
if.then35.i.1_ifconv:6 %tmp_19 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i9.i7, i9 %trunc_ln58_1, i7 0

]]></Node>
<StgValue><ssdm name="tmp_19"/></StgValue>
</operation>

<operation id="847" st_id="35" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
<literal name="icmp_ln57_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then35.i.1_ifconv:7 %icmp_ln58_1 = icmp_ne  i16 %tmp_19, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln58_1"/></StgValue>
</operation>

<operation id="848" st_id="35" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
<literal name="icmp_ln57_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then35.i.1_ifconv:8 %add_ln58_1 = add i16 %tmp_15_cast, i16 1

]]></Node>
<StgValue><ssdm name="add_ln58_1"/></StgValue>
</operation>

<operation id="849" st_id="35" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
<literal name="icmp_ln57_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.then35.i.1_ifconv:9 %select_ln58_1 = select i1 %icmp_ln58_1, i16 %add_ln58_1, i16 %tmp_15_cast

]]></Node>
<StgValue><ssdm name="select_ln58_1"/></StgValue>
</operation>

<operation id="850" st_id="35" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_1" val="0"/>
<literal name="and_ln46_1" val="0"/>
<literal name="tmp_16" val="1"/>
<literal name="icmp_ln53_1" val="1"/>
<literal name="icmp_ln57_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.then35.i.1_ifconv:10 %delta_4 = select i1 %tmp_18, i16 %select_ln58_1, i16 %tmp_15_cast

]]></Node>
<StgValue><ssdm name="delta_4"/></StgValue>
</operation>

<operation id="851" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0" op_4_bw="16" op_5_bw="0" op_6_bw="16" op_7_bw="0" op_8_bw="16" op_9_bw="0" op_10_bw="16" op_11_bw="0" op_12_bw="16" op_13_bw="0">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.1:0 %delta_25 = phi i16 %delta_4, void %if.then35.i.1_ifconv, i16 %delta_3, void %_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.1_ifconv, i16 0, void %if.end4.1, i16 0, void %if.else.i.1, i16 0, void %land.rhs20.i.1, i16 0, void %if.then26.i.1, i16 0, void %if.then7.i.1

]]></Node>
<StgValue><ssdm name="delta_25"/></StgValue>
</operation>

<operation id="852" st_id="35" stage="1" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
<literal name="icmp_ln57_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.2_ifconv:1 %mul_ln58_2 = mul i31 %sext_ln93_cast, i31 %zext_ln58_2

]]></Node>
<StgValue><ssdm name="mul_ln58_2"/></StgValue>
</operation>

<operation id="853" st_id="35" stage="2" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
<literal name="icmp_ln57_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.2_ifconv:2 %sub_ln58_2 = sub i31 0, i31 %mul_ln58_2

]]></Node>
<StgValue><ssdm name="sub_ln58_2"/></StgValue>
</operation>

<operation id="854" st_id="35" stage="2" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
<literal name="icmp_ln57_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.3_ifconv:1 %mul_ln58_3 = mul i31 %sext_ln93_cast, i31 %zext_ln58_3

]]></Node>
<StgValue><ssdm name="mul_ln58_3"/></StgValue>
</operation>

<operation id="855" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
<literal name="icmp_ln50_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="342" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.3_ifconv:3 %tmp_30 = bitselect i1 @_ssdm_op_BitSelect.i1.i31.i32, i31 %mul_ln51_3, i32 30

]]></Node>
<StgValue><ssdm name="tmp_30"/></StgValue>
</operation>

<operation id="856" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
<literal name="icmp_ln50_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="344" bw="16" op_0_bw="16" op_1_bw="9" op_2_bw="7">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.3_ifconv:5 %tmp_31 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i9.i7, i9 %trunc_ln51_3, i7 0

]]></Node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="857" st_id="35" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
<literal name="icmp_ln50_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="345" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.3_ifconv:6 %icmp_ln51_3 = icmp_ne  i16 %tmp_31, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln51_3"/></StgValue>
</operation>

<operation id="858" st_id="35" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
<literal name="icmp_ln50_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="346" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.3_ifconv:7 %add_ln51_3 = add i16 %tmp_21_cast, i16 1

]]></Node>
<StgValue><ssdm name="add_ln51_3"/></StgValue>
</operation>

<operation id="859" st_id="35" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
<literal name="icmp_ln50_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="347" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.3_ifconv:8 %select_ln51_3 = select i1 %icmp_ln51_3, i16 %add_ln51_3, i16 %tmp_21_cast

]]></Node>
<StgValue><ssdm name="select_ln51_3"/></StgValue>
</operation>

<operation id="860" st_id="35" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="1"/>
<literal name="icmp_ln50_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="348" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.3_ifconv:9 %delta_9 = select i1 %tmp_30, i16 %select_ln51_3, i16 %tmp_21_cast

]]></Node>
<StgValue><ssdm name="delta_9"/></StgValue>
</operation>

<operation id="861" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
<literal name="icmp_ln57_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="31" op_0_bw="16">
<![CDATA[
if.then35.i.4_ifconv:0 %zext_ln58_4 = zext i16 %exp_decay_9

]]></Node>
<StgValue><ssdm name="zext_ln58_4"/></StgValue>
</operation>

<operation id="862" st_id="35" stage="3" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
<literal name="icmp_ln57_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="397" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.4_ifconv:1 %mul_ln58_4 = mul i31 %sext_ln93_cast, i31 %zext_ln58_4

]]></Node>
<StgValue><ssdm name="mul_ln58_4"/></StgValue>
</operation>

<operation id="863" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
<literal name="icmp_ln57_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="0" op_0_bw="0">
<![CDATA[
if.then35.i.4_ifconv:11 %br_ln59 = br void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.4

]]></Node>
<StgValue><ssdm name="br_ln59"/></StgValue>
</operation>

<operation id="864" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
<literal name="icmp_ln50_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="417" bw="31" op_0_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.4_ifconv:0 %zext_ln51_4 = zext i16 %exp_decay_8

]]></Node>
<StgValue><ssdm name="zext_ln51_4"/></StgValue>
</operation>

<operation id="865" st_id="35" stage="1" lat="1">
<core>Multiplier</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
<literal name="icmp_ln50_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.4_ifconv:1 %mul_ln51_4 = mul i31 %zext_ln51_4, i31 %sext_ln48_cast

]]></Node>
<StgValue><ssdm name="mul_ln51_4"/></StgValue>
</operation>

<operation id="866" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
<literal name="icmp_ln50_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="419" bw="16" op_0_bw="16" op_1_bw="31" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.4_ifconv:2 %tmp_44_cast = partselect i16 @_ssdm_op_PartSelect.i16.i31.i32.i32, i31 %mul_ln51_4, i32 9, i32 24

]]></Node>
<StgValue><ssdm name="tmp_44_cast"/></StgValue>
</operation>

<operation id="867" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
<literal name="icmp_ln50_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="9" op_0_bw="31">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.4_ifconv:4 %trunc_ln51_4 = trunc i31 %mul_ln51_4

]]></Node>
<StgValue><ssdm name="trunc_ln51_4"/></StgValue>
</operation>

<operation id="868" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
<literal name="icmp_ln50_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="427" bw="0" op_0_bw="0">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.4_ifconv:10 %br_ln52 = br void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.4

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="1057" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="680" bw="0">
<![CDATA[
for.end.exitStub:0 %ret_ln0 = ret

]]></Node>
<StgValue><ssdm name="ret_ln0"/></StgValue>
</operation>
</state>

<state id="36" st_id="37">

<operation id="869" st_id="36" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln102" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
if.then7:0 %tmp_11 = nbwritereq i1 @_ssdm_op_NbWriteReq.ap_fifo.i64P0A, i64 %weight_update_fifo, i32 1

]]></Node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="870" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln102" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then7:1 %br_ln109 = br i1 %tmp_11, void %if.end13, void %if.then12

]]></Node>
<StgValue><ssdm name="br_ln109"/></StgValue>
</operation>

<operation id="871" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln102" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="6" op_0_bw="7">
<![CDATA[
if.then12:0 %trunc_ln110 = trunc i7 %post_id_2

]]></Node>
<StgValue><ssdm name="trunc_ln110"/></StgValue>
</operation>

<operation id="872" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln102" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="64" op_0_bw="64" op_1_bw="32" op_2_bw="16" op_3_bw="2" op_4_bw="6" op_5_bw="8">
<![CDATA[
if.then12:1 %p_s = bitconcatenate i64 @_ssdm_op_BitConcatenate.i64.i32.i16.i2.i6.i8, i32 %current_time_read, i16 %delta_24, i2 0, i6 %trunc_ln110, i8 %pre_id_read

]]></Node>
<StgValue><ssdm name="p_s"/></StgValue>
</operation>

<operation id="873" st_id="36" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln102" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64" op_3_bw="0">
<![CDATA[
if.then12:2 %write_ln110 = write void @_ssdm_op_Write.ap_fifo.volatile.i64P0A, i64 %weight_update_fifo, i64 %p_s

]]></Node>
<StgValue><ssdm name="write_ln110"/></StgValue>
</operation>

<operation id="874" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98" val="0"/>
<literal name="icmp_ln102" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="0" op_0_bw="0">
<![CDATA[
if.then12:3 %br_ln111 = br void %if.end13

]]></Node>
<StgValue><ssdm name="br_ln111"/></StgValue>
</operation>

<operation id="875" st_id="36" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.1:1 %icmp_ln102_1 = icmp_eq  i16 %delta_25, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln102_1"/></StgValue>
</operation>

<operation id="876" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.1:2 %br_ln102 = br i1 %icmp_ln102_1, void %if.then7.1, void %if.end14.1

]]></Node>
<StgValue><ssdm name="br_ln102"/></StgValue>
</operation>

<operation id="877" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_1" val="0"/>
<literal name="icmp_ln102_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="0" op_0_bw="0">
<![CDATA[
if.end13.1:0 %br_ln112 = br void %if.end14.1

]]></Node>
<StgValue><ssdm name="br_ln112"/></StgValue>
</operation>

<operation id="878" st_id="36" stage="1" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
<literal name="icmp_ln57_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.2_ifconv:2 %sub_ln58_2 = sub i31 0, i31 %mul_ln58_2

]]></Node>
<StgValue><ssdm name="sub_ln58_2"/></StgValue>
</operation>

<operation id="879" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
<literal name="icmp_ln57_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="16" op_0_bw="16" op_1_bw="31" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then35.i.2_ifconv:3 %tmp_19_cast = partselect i16 @_ssdm_op_PartSelect.i16.i31.i32.i32, i31 %sub_ln58_2, i32 9, i32 24

]]></Node>
<StgValue><ssdm name="tmp_19_cast"/></StgValue>
</operation>

<operation id="880" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
<literal name="icmp_ln57_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
if.then35.i.2_ifconv:4 %tmp_25 = bitselect i1 @_ssdm_op_BitSelect.i1.i31.i32, i31 %sub_ln58_2, i32 30

]]></Node>
<StgValue><ssdm name="tmp_25"/></StgValue>
</operation>

<operation id="881" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
<literal name="icmp_ln57_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="245" bw="9" op_0_bw="31">
<![CDATA[
if.then35.i.2_ifconv:5 %trunc_ln58_2 = trunc i31 %sub_ln58_2

]]></Node>
<StgValue><ssdm name="trunc_ln58_2"/></StgValue>
</operation>

<operation id="882" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
<literal name="icmp_ln57_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="246" bw="16" op_0_bw="16" op_1_bw="9" op_2_bw="7">
<![CDATA[
if.then35.i.2_ifconv:6 %tmp_26 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i9.i7, i9 %trunc_ln58_2, i7 0

]]></Node>
<StgValue><ssdm name="tmp_26"/></StgValue>
</operation>

<operation id="883" st_id="36" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
<literal name="icmp_ln57_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="247" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then35.i.2_ifconv:7 %icmp_ln58_2 = icmp_ne  i16 %tmp_26, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln58_2"/></StgValue>
</operation>

<operation id="884" st_id="36" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
<literal name="icmp_ln57_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then35.i.2_ifconv:8 %add_ln58_2 = add i16 %tmp_19_cast, i16 1

]]></Node>
<StgValue><ssdm name="add_ln58_2"/></StgValue>
</operation>

<operation id="885" st_id="36" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
<literal name="icmp_ln57_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="249" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.then35.i.2_ifconv:9 %select_ln58_2 = select i1 %icmp_ln58_2, i16 %add_ln58_2, i16 %tmp_19_cast

]]></Node>
<StgValue><ssdm name="select_ln58_2"/></StgValue>
</operation>

<operation id="886" st_id="36" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_2" val="0"/>
<literal name="and_ln46_2" val="0"/>
<literal name="tmp_22" val="1"/>
<literal name="icmp_ln53_2" val="1"/>
<literal name="icmp_ln57_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.then35.i.2_ifconv:10 %delta_7 = select i1 %tmp_25, i16 %select_ln58_2, i16 %tmp_19_cast

]]></Node>
<StgValue><ssdm name="delta_7"/></StgValue>
</operation>

<operation id="887" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0" op_4_bw="16" op_5_bw="0" op_6_bw="16" op_7_bw="0" op_8_bw="16" op_9_bw="0" op_10_bw="16" op_11_bw="0" op_12_bw="16" op_13_bw="0">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.2:0 %delta_26 = phi i16 %delta_7, void %if.then35.i.2_ifconv, i16 %delta_6, void %_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.2_ifconv, i16 0, void %if.end4.2, i16 0, void %if.else.i.2, i16 0, void %land.rhs20.i.2, i16 0, void %if.then26.i.2, i16 0, void %if.then7.i.2

]]></Node>
<StgValue><ssdm name="delta_26"/></StgValue>
</operation>

<operation id="888" st_id="36" stage="1" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
<literal name="icmp_ln57_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.3_ifconv:1 %mul_ln58_3 = mul i31 %sext_ln93_cast, i31 %zext_ln58_3

]]></Node>
<StgValue><ssdm name="mul_ln58_3"/></StgValue>
</operation>

<operation id="889" st_id="36" stage="2" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
<literal name="icmp_ln57_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="320" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.3_ifconv:2 %sub_ln58_3 = sub i31 0, i31 %mul_ln58_3

]]></Node>
<StgValue><ssdm name="sub_ln58_3"/></StgValue>
</operation>

<operation id="890" st_id="36" stage="2" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
<literal name="icmp_ln57_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="397" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.4_ifconv:1 %mul_ln58_4 = mul i31 %sext_ln93_cast, i31 %zext_ln58_4

]]></Node>
<StgValue><ssdm name="mul_ln58_4"/></StgValue>
</operation>

<operation id="891" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
<literal name="icmp_ln50_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="420" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.4_ifconv:3 %tmp_37 = bitselect i1 @_ssdm_op_BitSelect.i1.i31.i32, i31 %mul_ln51_4, i32 30

]]></Node>
<StgValue><ssdm name="tmp_37"/></StgValue>
</operation>

<operation id="892" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
<literal name="icmp_ln50_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="422" bw="16" op_0_bw="16" op_1_bw="9" op_2_bw="7">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.4_ifconv:5 %tmp_38 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i9.i7, i9 %trunc_ln51_4, i7 0

]]></Node>
<StgValue><ssdm name="tmp_38"/></StgValue>
</operation>

<operation id="893" st_id="36" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
<literal name="icmp_ln50_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="423" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.4_ifconv:6 %icmp_ln51_4 = icmp_ne  i16 %tmp_38, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln51_4"/></StgValue>
</operation>

<operation id="894" st_id="36" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
<literal name="icmp_ln50_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="424" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.4_ifconv:7 %add_ln51_4 = add i16 %tmp_44_cast, i16 1

]]></Node>
<StgValue><ssdm name="add_ln51_4"/></StgValue>
</operation>

<operation id="895" st_id="36" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
<literal name="icmp_ln50_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="425" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.4_ifconv:8 %select_ln51_4 = select i1 %icmp_ln51_4, i16 %add_ln51_4, i16 %tmp_44_cast

]]></Node>
<StgValue><ssdm name="select_ln51_4"/></StgValue>
</operation>

<operation id="896" st_id="36" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="1"/>
<literal name="icmp_ln50_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="426" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.4_ifconv:9 %delta_12 = select i1 %tmp_37, i16 %select_ln51_4, i16 %tmp_44_cast

]]></Node>
<StgValue><ssdm name="delta_12"/></StgValue>
</operation>

<operation id="897" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
<literal name="icmp_ln57_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="31" op_0_bw="16">
<![CDATA[
if.then35.i.5_ifconv:0 %zext_ln58_5 = zext i16 %exp_decay_11

]]></Node>
<StgValue><ssdm name="zext_ln58_5"/></StgValue>
</operation>

<operation id="898" st_id="36" stage="3" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
<literal name="icmp_ln57_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="474" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.5_ifconv:1 %mul_ln58_5 = mul i31 %sext_ln93_cast, i31 %zext_ln58_5

]]></Node>
<StgValue><ssdm name="mul_ln58_5"/></StgValue>
</operation>

<operation id="899" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
<literal name="icmp_ln57_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="0" op_0_bw="0">
<![CDATA[
if.then35.i.5_ifconv:11 %br_ln59 = br void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.5

]]></Node>
<StgValue><ssdm name="br_ln59"/></StgValue>
</operation>

<operation id="900" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
<literal name="icmp_ln50_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="494" bw="31" op_0_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.5_ifconv:0 %zext_ln51_5 = zext i16 %exp_decay_10

]]></Node>
<StgValue><ssdm name="zext_ln51_5"/></StgValue>
</operation>

<operation id="901" st_id="36" stage="1" lat="1">
<core>Multiplier</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
<literal name="icmp_ln50_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.5_ifconv:1 %mul_ln51_5 = mul i31 %zext_ln51_5, i31 %sext_ln48_cast

]]></Node>
<StgValue><ssdm name="mul_ln51_5"/></StgValue>
</operation>

<operation id="902" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
<literal name="icmp_ln50_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="496" bw="16" op_0_bw="16" op_1_bw="31" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.5_ifconv:2 %tmp_53_cast = partselect i16 @_ssdm_op_PartSelect.i16.i31.i32.i32, i31 %mul_ln51_5, i32 9, i32 24

]]></Node>
<StgValue><ssdm name="tmp_53_cast"/></StgValue>
</operation>

<operation id="903" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
<literal name="icmp_ln50_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="498" bw="9" op_0_bw="31">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.5_ifconv:4 %trunc_ln51_5 = trunc i31 %mul_ln51_5

]]></Node>
<StgValue><ssdm name="trunc_ln51_5"/></StgValue>
</operation>

<operation id="904" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
<literal name="icmp_ln50_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="504" bw="0" op_0_bw="0">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.5_ifconv:10 %br_ln52 = br void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.5

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>
</state>

<state id="37" st_id="38">

<operation id="905" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_1" val="0"/>
<literal name="icmp_ln102_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="5" op_0_bw="5" op_1_bw="7" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then7.1:0 %tmp_20 = partselect i5 @_ssdm_op_PartSelect.i5.i7.i32.i32, i7 %post_id_2, i32 1, i32 5

]]></Node>
<StgValue><ssdm name="tmp_20"/></StgValue>
</operation>

<operation id="906" st_id="37" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_1" val="0"/>
<literal name="icmp_ln102_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32" op_3_bw="0">
<![CDATA[
if.then7.1:1 %tmp_21 = nbwritereq i1 @_ssdm_op_NbWriteReq.ap_fifo.i64P0A, i64 %weight_update_fifo, i32 1

]]></Node>
<StgValue><ssdm name="tmp_21"/></StgValue>
</operation>

<operation id="907" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_1" val="0"/>
<literal name="icmp_ln102_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then7.1:2 %br_ln109 = br i1 %tmp_21, void %if.end13.1, void %if.then12.1

]]></Node>
<StgValue><ssdm name="br_ln109"/></StgValue>
</operation>

<operation id="908" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_1" val="0"/>
<literal name="icmp_ln102_1" val="0"/>
<literal name="tmp_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="64" op_0_bw="64" op_1_bw="32" op_2_bw="16" op_3_bw="2" op_4_bw="5" op_5_bw="1" op_6_bw="8">
<![CDATA[
if.then12.1:0 %p_1 = bitconcatenate i64 @_ssdm_op_BitConcatenate.i64.i32.i16.i2.i5.i1.i8, i32 %current_time_read, i16 %delta_25, i2 0, i5 %tmp_20, i1 1, i8 %pre_id_read

]]></Node>
<StgValue><ssdm name="p_1"/></StgValue>
</operation>

<operation id="909" st_id="37" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_1" val="0"/>
<literal name="icmp_ln102_1" val="0"/>
<literal name="tmp_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="204" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64" op_3_bw="0" op_4_bw="0" op_5_bw="0">
<![CDATA[
if.then12.1:1 %write_ln110 = write void @_ssdm_op_Write.ap_fifo.volatile.i64P0A, i64 %weight_update_fifo, i64 %p_1

]]></Node>
<StgValue><ssdm name="write_ln110"/></StgValue>
</operation>

<operation id="910" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_1" val="0"/>
<literal name="icmp_ln102_1" val="0"/>
<literal name="tmp_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="0" op_0_bw="0">
<![CDATA[
if.then12.1:2 %br_ln111 = br void %if.end13.1

]]></Node>
<StgValue><ssdm name="br_ln111"/></StgValue>
</operation>

<operation id="911" st_id="37" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.2:1 %icmp_ln102_2 = icmp_eq  i16 %delta_26, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln102_2"/></StgValue>
</operation>

<operation id="912" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.2:2 %br_ln102 = br i1 %icmp_ln102_2, void %if.then7.2, void %if.end14.2

]]></Node>
<StgValue><ssdm name="br_ln102"/></StgValue>
</operation>

<operation id="913" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_2" val="0"/>
<literal name="icmp_ln102_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="285" bw="0" op_0_bw="0">
<![CDATA[
if.end13.2:0 %br_ln112 = br void %if.end14.2

]]></Node>
<StgValue><ssdm name="br_ln112"/></StgValue>
</operation>

<operation id="914" st_id="37" stage="1" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
<literal name="icmp_ln57_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="320" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.3_ifconv:2 %sub_ln58_3 = sub i31 0, i31 %mul_ln58_3

]]></Node>
<StgValue><ssdm name="sub_ln58_3"/></StgValue>
</operation>

<operation id="915" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
<literal name="icmp_ln57_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="321" bw="16" op_0_bw="16" op_1_bw="31" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then35.i.3_ifconv:3 %tmp_23_cast = partselect i16 @_ssdm_op_PartSelect.i16.i31.i32.i32, i31 %sub_ln58_3, i32 9, i32 24

]]></Node>
<StgValue><ssdm name="tmp_23_cast"/></StgValue>
</operation>

<operation id="916" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
<literal name="icmp_ln57_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="322" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
if.then35.i.3_ifconv:4 %tmp_32 = bitselect i1 @_ssdm_op_BitSelect.i1.i31.i32, i31 %sub_ln58_3, i32 30

]]></Node>
<StgValue><ssdm name="tmp_32"/></StgValue>
</operation>

<operation id="917" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
<literal name="icmp_ln57_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="323" bw="9" op_0_bw="31">
<![CDATA[
if.then35.i.3_ifconv:5 %trunc_ln58_3 = trunc i31 %sub_ln58_3

]]></Node>
<StgValue><ssdm name="trunc_ln58_3"/></StgValue>
</operation>

<operation id="918" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
<literal name="icmp_ln57_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="324" bw="16" op_0_bw="16" op_1_bw="9" op_2_bw="7">
<![CDATA[
if.then35.i.3_ifconv:6 %tmp_33 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i9.i7, i9 %trunc_ln58_3, i7 0

]]></Node>
<StgValue><ssdm name="tmp_33"/></StgValue>
</operation>

<operation id="919" st_id="37" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
<literal name="icmp_ln57_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="325" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then35.i.3_ifconv:7 %icmp_ln58_3 = icmp_ne  i16 %tmp_33, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln58_3"/></StgValue>
</operation>

<operation id="920" st_id="37" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
<literal name="icmp_ln57_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="326" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then35.i.3_ifconv:8 %add_ln58_3 = add i16 %tmp_23_cast, i16 1

]]></Node>
<StgValue><ssdm name="add_ln58_3"/></StgValue>
</operation>

<operation id="921" st_id="37" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
<literal name="icmp_ln57_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="327" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.then35.i.3_ifconv:9 %select_ln58_3 = select i1 %icmp_ln58_3, i16 %add_ln58_3, i16 %tmp_23_cast

]]></Node>
<StgValue><ssdm name="select_ln58_3"/></StgValue>
</operation>

<operation id="922" st_id="37" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_3" val="0"/>
<literal name="and_ln46_3" val="0"/>
<literal name="tmp_29" val="1"/>
<literal name="icmp_ln53_3" val="1"/>
<literal name="icmp_ln57_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="328" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.then35.i.3_ifconv:10 %delta_10 = select i1 %tmp_32, i16 %select_ln58_3, i16 %tmp_23_cast

]]></Node>
<StgValue><ssdm name="delta_10"/></StgValue>
</operation>

<operation id="923" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="351" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0" op_4_bw="16" op_5_bw="0" op_6_bw="16" op_7_bw="0" op_8_bw="16" op_9_bw="0" op_10_bw="16" op_11_bw="0" op_12_bw="16" op_13_bw="0">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.3:0 %delta_27 = phi i16 %delta_10, void %if.then35.i.3_ifconv, i16 %delta_9, void %_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.3_ifconv, i16 0, void %if.end4.3, i16 0, void %if.else.i.3, i16 0, void %land.rhs20.i.3, i16 0, void %if.then26.i.3, i16 0, void %if.then7.i.3

]]></Node>
<StgValue><ssdm name="delta_27"/></StgValue>
</operation>

<operation id="924" st_id="37" stage="1" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
<literal name="icmp_ln57_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="397" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.4_ifconv:1 %mul_ln58_4 = mul i31 %sext_ln93_cast, i31 %zext_ln58_4

]]></Node>
<StgValue><ssdm name="mul_ln58_4"/></StgValue>
</operation>

<operation id="925" st_id="37" stage="2" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
<literal name="icmp_ln57_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="398" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.4_ifconv:2 %sub_ln58_4 = sub i31 0, i31 %mul_ln58_4

]]></Node>
<StgValue><ssdm name="sub_ln58_4"/></StgValue>
</operation>

<operation id="926" st_id="37" stage="2" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
<literal name="icmp_ln57_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="474" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.5_ifconv:1 %mul_ln58_5 = mul i31 %sext_ln93_cast, i31 %zext_ln58_5

]]></Node>
<StgValue><ssdm name="mul_ln58_5"/></StgValue>
</operation>

<operation id="927" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
<literal name="icmp_ln50_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="497" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.5_ifconv:3 %tmp_43 = bitselect i1 @_ssdm_op_BitSelect.i1.i31.i32, i31 %mul_ln51_5, i32 30

]]></Node>
<StgValue><ssdm name="tmp_43"/></StgValue>
</operation>

<operation id="928" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
<literal name="icmp_ln50_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="499" bw="16" op_0_bw="16" op_1_bw="9" op_2_bw="7">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.5_ifconv:5 %tmp_44 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i9.i7, i9 %trunc_ln51_5, i7 0

]]></Node>
<StgValue><ssdm name="tmp_44"/></StgValue>
</operation>

<operation id="929" st_id="37" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
<literal name="icmp_ln50_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="500" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.5_ifconv:6 %icmp_ln51_5 = icmp_ne  i16 %tmp_44, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln51_5"/></StgValue>
</operation>

<operation id="930" st_id="37" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
<literal name="icmp_ln50_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="501" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.5_ifconv:7 %add_ln51_5 = add i16 %tmp_53_cast, i16 1

]]></Node>
<StgValue><ssdm name="add_ln51_5"/></StgValue>
</operation>

<operation id="931" st_id="37" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
<literal name="icmp_ln50_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="502" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.5_ifconv:8 %select_ln51_5 = select i1 %icmp_ln51_5, i16 %add_ln51_5, i16 %tmp_53_cast

]]></Node>
<StgValue><ssdm name="select_ln51_5"/></StgValue>
</operation>

<operation id="932" st_id="37" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="1"/>
<literal name="icmp_ln50_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="503" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.5_ifconv:9 %delta_15 = select i1 %tmp_43, i16 %select_ln51_5, i16 %tmp_53_cast

]]></Node>
<StgValue><ssdm name="delta_15"/></StgValue>
</operation>

<operation id="933" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
<literal name="icmp_ln57_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="551" bw="31" op_0_bw="16">
<![CDATA[
if.then35.i.6_ifconv:0 %zext_ln58_6 = zext i16 %exp_decay_13

]]></Node>
<StgValue><ssdm name="zext_ln58_6"/></StgValue>
</operation>

<operation id="934" st_id="37" stage="3" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
<literal name="icmp_ln57_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="552" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.6_ifconv:1 %mul_ln58_6 = mul i31 %sext_ln93_cast, i31 %zext_ln58_6

]]></Node>
<StgValue><ssdm name="mul_ln58_6"/></StgValue>
</operation>

<operation id="935" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
<literal name="icmp_ln57_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="562" bw="0" op_0_bw="0">
<![CDATA[
if.then35.i.6_ifconv:11 %br_ln59 = br void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.6

]]></Node>
<StgValue><ssdm name="br_ln59"/></StgValue>
</operation>

<operation id="936" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
<literal name="icmp_ln50_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="572" bw="31" op_0_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.6_ifconv:0 %zext_ln51_6 = zext i16 %exp_decay_12

]]></Node>
<StgValue><ssdm name="zext_ln51_6"/></StgValue>
</operation>

<operation id="937" st_id="37" stage="1" lat="1">
<core>Multiplier</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
<literal name="icmp_ln50_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="573" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.6_ifconv:1 %mul_ln51_6 = mul i31 %zext_ln51_6, i31 %sext_ln48_cast

]]></Node>
<StgValue><ssdm name="mul_ln51_6"/></StgValue>
</operation>

<operation id="938" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
<literal name="icmp_ln50_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="574" bw="16" op_0_bw="16" op_1_bw="31" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.6_ifconv:2 %tmp_62_cast = partselect i16 @_ssdm_op_PartSelect.i16.i31.i32.i32, i31 %mul_ln51_6, i32 9, i32 24

]]></Node>
<StgValue><ssdm name="tmp_62_cast"/></StgValue>
</operation>

<operation id="939" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
<literal name="icmp_ln50_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="576" bw="9" op_0_bw="31">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.6_ifconv:4 %trunc_ln51_6 = trunc i31 %mul_ln51_6

]]></Node>
<StgValue><ssdm name="trunc_ln51_6"/></StgValue>
</operation>

<operation id="940" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
<literal name="icmp_ln50_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="582" bw="0" op_0_bw="0">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.6_ifconv:10 %br_ln52 = br void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.6

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>
</state>

<state id="38" st_id="39">

<operation id="941" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_2" val="0"/>
<literal name="icmp_ln102_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="277" bw="4" op_0_bw="4" op_1_bw="7" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then7.2:0 %tmp_27 = partselect i4 @_ssdm_op_PartSelect.i4.i7.i32.i32, i7 %post_id_2, i32 2, i32 5

]]></Node>
<StgValue><ssdm name="tmp_27"/></StgValue>
</operation>

<operation id="942" st_id="38" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_2" val="0"/>
<literal name="icmp_ln102_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32" op_3_bw="0" op_4_bw="0">
<![CDATA[
if.then7.2:1 %tmp_28 = nbwritereq i1 @_ssdm_op_NbWriteReq.ap_fifo.i64P0A, i64 %weight_update_fifo, i32 1

]]></Node>
<StgValue><ssdm name="tmp_28"/></StgValue>
</operation>

<operation id="943" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_2" val="0"/>
<literal name="icmp_ln102_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then7.2:2 %br_ln109 = br i1 %tmp_28, void %if.end13.2, void %if.then12.2

]]></Node>
<StgValue><ssdm name="br_ln109"/></StgValue>
</operation>

<operation id="944" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_2" val="0"/>
<literal name="icmp_ln102_2" val="0"/>
<literal name="tmp_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="64" op_0_bw="64" op_1_bw="32" op_2_bw="16" op_3_bw="2" op_4_bw="4" op_5_bw="2" op_6_bw="8">
<![CDATA[
if.then12.2:0 %p_2 = bitconcatenate i64 @_ssdm_op_BitConcatenate.i64.i32.i16.i2.i4.i2.i8, i32 %current_time_read, i16 %delta_26, i2 0, i4 %tmp_27, i2 2, i8 %pre_id_read

]]></Node>
<StgValue><ssdm name="p_2"/></StgValue>
</operation>

<operation id="945" st_id="38" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_2" val="0"/>
<literal name="icmp_ln102_2" val="0"/>
<literal name="tmp_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0">
<![CDATA[
if.then12.2:1 %write_ln110 = write void @_ssdm_op_Write.ap_fifo.volatile.i64P0A, i64 %weight_update_fifo, i64 %p_2

]]></Node>
<StgValue><ssdm name="write_ln110"/></StgValue>
</operation>

<operation id="946" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_2" val="0"/>
<literal name="icmp_ln102_2" val="0"/>
<literal name="tmp_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="283" bw="0" op_0_bw="0">
<![CDATA[
if.then12.2:2 %br_ln111 = br void %if.end13.2

]]></Node>
<StgValue><ssdm name="br_ln111"/></StgValue>
</operation>

<operation id="947" st_id="38" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.3:1 %icmp_ln102_3 = icmp_eq  i16 %delta_27, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln102_3"/></StgValue>
</operation>

<operation id="948" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="353" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.3:2 %br_ln102 = br i1 %icmp_ln102_3, void %if.then7.3, void %if.end14.3

]]></Node>
<StgValue><ssdm name="br_ln102"/></StgValue>
</operation>

<operation id="949" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_3" val="0"/>
<literal name="icmp_ln102_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="0" op_0_bw="0">
<![CDATA[
if.end13.3:0 %br_ln112 = br void %if.end14.3

]]></Node>
<StgValue><ssdm name="br_ln112"/></StgValue>
</operation>

<operation id="950" st_id="38" stage="1" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
<literal name="icmp_ln57_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="398" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.4_ifconv:2 %sub_ln58_4 = sub i31 0, i31 %mul_ln58_4

]]></Node>
<StgValue><ssdm name="sub_ln58_4"/></StgValue>
</operation>

<operation id="951" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
<literal name="icmp_ln57_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="399" bw="16" op_0_bw="16" op_1_bw="31" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then35.i.4_ifconv:3 %tmp_48_cast = partselect i16 @_ssdm_op_PartSelect.i16.i31.i32.i32, i31 %sub_ln58_4, i32 9, i32 24

]]></Node>
<StgValue><ssdm name="tmp_48_cast"/></StgValue>
</operation>

<operation id="952" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
<literal name="icmp_ln57_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="400" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
if.then35.i.4_ifconv:4 %tmp_39 = bitselect i1 @_ssdm_op_BitSelect.i1.i31.i32, i31 %sub_ln58_4, i32 30

]]></Node>
<StgValue><ssdm name="tmp_39"/></StgValue>
</operation>

<operation id="953" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
<literal name="icmp_ln57_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="401" bw="9" op_0_bw="31">
<![CDATA[
if.then35.i.4_ifconv:5 %trunc_ln58_4 = trunc i31 %sub_ln58_4

]]></Node>
<StgValue><ssdm name="trunc_ln58_4"/></StgValue>
</operation>

<operation id="954" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
<literal name="icmp_ln57_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="402" bw="16" op_0_bw="16" op_1_bw="9" op_2_bw="7">
<![CDATA[
if.then35.i.4_ifconv:6 %tmp_40 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i9.i7, i9 %trunc_ln58_4, i7 0

]]></Node>
<StgValue><ssdm name="tmp_40"/></StgValue>
</operation>

<operation id="955" st_id="38" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
<literal name="icmp_ln57_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="403" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then35.i.4_ifconv:7 %icmp_ln58_4 = icmp_ne  i16 %tmp_40, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln58_4"/></StgValue>
</operation>

<operation id="956" st_id="38" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
<literal name="icmp_ln57_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="404" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then35.i.4_ifconv:8 %add_ln58_4 = add i16 %tmp_48_cast, i16 1

]]></Node>
<StgValue><ssdm name="add_ln58_4"/></StgValue>
</operation>

<operation id="957" st_id="38" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
<literal name="icmp_ln57_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="405" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.then35.i.4_ifconv:9 %select_ln58_4 = select i1 %icmp_ln58_4, i16 %add_ln58_4, i16 %tmp_48_cast

]]></Node>
<StgValue><ssdm name="select_ln58_4"/></StgValue>
</operation>

<operation id="958" st_id="38" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_4" val="0"/>
<literal name="and_ln46_4" val="0"/>
<literal name="tmp_36" val="1"/>
<literal name="icmp_ln53_4" val="1"/>
<literal name="icmp_ln57_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="406" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.then35.i.4_ifconv:10 %delta_13 = select i1 %tmp_39, i16 %select_ln58_4, i16 %tmp_48_cast

]]></Node>
<StgValue><ssdm name="delta_13"/></StgValue>
</operation>

<operation id="959" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0" op_4_bw="16" op_5_bw="0" op_6_bw="16" op_7_bw="0" op_8_bw="16" op_9_bw="0" op_10_bw="16" op_11_bw="0" op_12_bw="16" op_13_bw="0">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.4:0 %delta_28 = phi i16 %delta_13, void %if.then35.i.4_ifconv, i16 %delta_12, void %_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.4_ifconv, i16 0, void %if.end4.4, i16 0, void %if.else.i.4, i16 0, void %land.rhs20.i.4, i16 0, void %if.then26.i.4, i16 0, void %if.then7.i.4

]]></Node>
<StgValue><ssdm name="delta_28"/></StgValue>
</operation>

<operation id="960" st_id="38" stage="1" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
<literal name="icmp_ln57_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="474" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.5_ifconv:1 %mul_ln58_5 = mul i31 %sext_ln93_cast, i31 %zext_ln58_5

]]></Node>
<StgValue><ssdm name="mul_ln58_5"/></StgValue>
</operation>

<operation id="961" st_id="38" stage="2" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
<literal name="icmp_ln57_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="475" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.5_ifconv:2 %sub_ln58_5 = sub i31 0, i31 %mul_ln58_5

]]></Node>
<StgValue><ssdm name="sub_ln58_5"/></StgValue>
</operation>

<operation id="962" st_id="38" stage="2" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
<literal name="icmp_ln57_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="552" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.6_ifconv:1 %mul_ln58_6 = mul i31 %sext_ln93_cast, i31 %zext_ln58_6

]]></Node>
<StgValue><ssdm name="mul_ln58_6"/></StgValue>
</operation>

<operation id="963" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
<literal name="icmp_ln50_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="575" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.6_ifconv:3 %tmp_50 = bitselect i1 @_ssdm_op_BitSelect.i1.i31.i32, i31 %mul_ln51_6, i32 30

]]></Node>
<StgValue><ssdm name="tmp_50"/></StgValue>
</operation>

<operation id="964" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
<literal name="icmp_ln50_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="16" op_0_bw="16" op_1_bw="9" op_2_bw="7">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.6_ifconv:5 %tmp_51 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i9.i7, i9 %trunc_ln51_6, i7 0

]]></Node>
<StgValue><ssdm name="tmp_51"/></StgValue>
</operation>

<operation id="965" st_id="38" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
<literal name="icmp_ln50_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="578" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.6_ifconv:6 %icmp_ln51_6 = icmp_ne  i16 %tmp_51, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln51_6"/></StgValue>
</operation>

<operation id="966" st_id="38" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
<literal name="icmp_ln50_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="579" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.6_ifconv:7 %add_ln51_6 = add i16 %tmp_62_cast, i16 1

]]></Node>
<StgValue><ssdm name="add_ln51_6"/></StgValue>
</operation>

<operation id="967" st_id="38" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
<literal name="icmp_ln50_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.6_ifconv:8 %select_ln51_6 = select i1 %icmp_ln51_6, i16 %add_ln51_6, i16 %tmp_62_cast

]]></Node>
<StgValue><ssdm name="select_ln51_6"/></StgValue>
</operation>

<operation id="968" st_id="38" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="1"/>
<literal name="icmp_ln50_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="581" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.6_ifconv:9 %delta_18 = select i1 %tmp_50, i16 %select_ln51_6, i16 %tmp_62_cast

]]></Node>
<StgValue><ssdm name="delta_18"/></StgValue>
</operation>

<operation id="969" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
<literal name="icmp_ln57_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="628" bw="31" op_0_bw="16">
<![CDATA[
if.then35.i.7_ifconv:0 %zext_ln58_7 = zext i16 %exp_decay_15

]]></Node>
<StgValue><ssdm name="zext_ln58_7"/></StgValue>
</operation>

<operation id="970" st_id="38" stage="3" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
<literal name="icmp_ln57_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="629" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.7_ifconv:1 %mul_ln58_7 = mul i31 %sext_ln93_cast, i31 %zext_ln58_7

]]></Node>
<StgValue><ssdm name="mul_ln58_7"/></StgValue>
</operation>

<operation id="971" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
<literal name="icmp_ln57_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="639" bw="0" op_0_bw="0">
<![CDATA[
if.then35.i.7_ifconv:11 %br_ln59 = br void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.7

]]></Node>
<StgValue><ssdm name="br_ln59"/></StgValue>
</operation>

<operation id="972" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
<literal name="icmp_ln50_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="649" bw="31" op_0_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.7_ifconv:0 %zext_ln51_7 = zext i16 %exp_decay_14

]]></Node>
<StgValue><ssdm name="zext_ln51_7"/></StgValue>
</operation>

<operation id="973" st_id="38" stage="1" lat="1">
<core>Multiplier</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
<literal name="icmp_ln50_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="650" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.7_ifconv:1 %mul_ln51_7 = mul i31 %zext_ln51_7, i31 %sext_ln48_cast

]]></Node>
<StgValue><ssdm name="mul_ln51_7"/></StgValue>
</operation>

<operation id="974" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
<literal name="icmp_ln50_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="651" bw="16" op_0_bw="16" op_1_bw="31" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.7_ifconv:2 %tmp_76_cast = partselect i16 @_ssdm_op_PartSelect.i16.i31.i32.i32, i31 %mul_ln51_7, i32 9, i32 24

]]></Node>
<StgValue><ssdm name="tmp_76_cast"/></StgValue>
</operation>

<operation id="975" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
<literal name="icmp_ln50_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="653" bw="9" op_0_bw="31">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.7_ifconv:4 %trunc_ln51_7 = trunc i31 %mul_ln51_7

]]></Node>
<StgValue><ssdm name="trunc_ln51_7"/></StgValue>
</operation>

<operation id="976" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
<literal name="icmp_ln50_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="659" bw="0" op_0_bw="0">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.7_ifconv:10 %br_ln52 = br void %_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.7

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>
</state>

<state id="39" st_id="40">

<operation id="977" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_3" val="0"/>
<literal name="icmp_ln102_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="355" bw="4" op_0_bw="4" op_1_bw="7" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then7.3:0 %tmp_34 = partselect i4 @_ssdm_op_PartSelect.i4.i7.i32.i32, i7 %post_id_2, i32 2, i32 5

]]></Node>
<StgValue><ssdm name="tmp_34"/></StgValue>
</operation>

<operation id="978" st_id="39" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_3" val="0"/>
<literal name="icmp_ln102_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="356" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32" op_3_bw="0" op_4_bw="0" op_5_bw="0">
<![CDATA[
if.then7.3:1 %tmp_35 = nbwritereq i1 @_ssdm_op_NbWriteReq.ap_fifo.i64P0A, i64 %weight_update_fifo, i32 1

]]></Node>
<StgValue><ssdm name="tmp_35"/></StgValue>
</operation>

<operation id="979" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_3" val="0"/>
<literal name="icmp_ln102_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="357" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then7.3:2 %br_ln109 = br i1 %tmp_35, void %if.end13.3, void %if.then12.3

]]></Node>
<StgValue><ssdm name="br_ln109"/></StgValue>
</operation>

<operation id="980" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_3" val="0"/>
<literal name="icmp_ln102_3" val="0"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="359" bw="64" op_0_bw="64" op_1_bw="32" op_2_bw="16" op_3_bw="2" op_4_bw="4" op_5_bw="2" op_6_bw="8">
<![CDATA[
if.then12.3:0 %p_3 = bitconcatenate i64 @_ssdm_op_BitConcatenate.i64.i32.i16.i2.i4.i2.i8, i32 %current_time_read, i16 %delta_27, i2 0, i4 %tmp_34, i2 3, i8 %pre_id_read

]]></Node>
<StgValue><ssdm name="p_3"/></StgValue>
</operation>

<operation id="981" st_id="39" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_3" val="0"/>
<literal name="icmp_ln102_3" val="0"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="360" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0">
<![CDATA[
if.then12.3:1 %write_ln110 = write void @_ssdm_op_Write.ap_fifo.volatile.i64P0A, i64 %weight_update_fifo, i64 %p_3

]]></Node>
<StgValue><ssdm name="write_ln110"/></StgValue>
</operation>

<operation id="982" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_3" val="0"/>
<literal name="icmp_ln102_3" val="0"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="361" bw="0" op_0_bw="0">
<![CDATA[
if.then12.3:2 %br_ln111 = br void %if.end13.3

]]></Node>
<StgValue><ssdm name="br_ln111"/></StgValue>
</operation>

<operation id="983" st_id="39" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="430" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.4:1 %icmp_ln102_4 = icmp_eq  i16 %delta_28, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln102_4"/></StgValue>
</operation>

<operation id="984" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.4:2 %br_ln102 = br i1 %icmp_ln102_4, void %if.then7.4, void %if.end14.4

]]></Node>
<StgValue><ssdm name="br_ln102"/></StgValue>
</operation>

<operation id="985" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_4" val="0"/>
<literal name="icmp_ln102_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="0" op_0_bw="0">
<![CDATA[
if.end13.4:0 %br_ln112 = br void %if.end14.4

]]></Node>
<StgValue><ssdm name="br_ln112"/></StgValue>
</operation>

<operation id="986" st_id="39" stage="1" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
<literal name="icmp_ln57_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="475" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.5_ifconv:2 %sub_ln58_5 = sub i31 0, i31 %mul_ln58_5

]]></Node>
<StgValue><ssdm name="sub_ln58_5"/></StgValue>
</operation>

<operation id="987" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
<literal name="icmp_ln57_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="476" bw="16" op_0_bw="16" op_1_bw="31" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then35.i.5_ifconv:3 %tmp_57_cast = partselect i16 @_ssdm_op_PartSelect.i16.i31.i32.i32, i31 %sub_ln58_5, i32 9, i32 24

]]></Node>
<StgValue><ssdm name="tmp_57_cast"/></StgValue>
</operation>

<operation id="988" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
<literal name="icmp_ln57_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="477" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
if.then35.i.5_ifconv:4 %tmp_45 = bitselect i1 @_ssdm_op_BitSelect.i1.i31.i32, i31 %sub_ln58_5, i32 30

]]></Node>
<StgValue><ssdm name="tmp_45"/></StgValue>
</operation>

<operation id="989" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
<literal name="icmp_ln57_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="478" bw="9" op_0_bw="31">
<![CDATA[
if.then35.i.5_ifconv:5 %trunc_ln58_5 = trunc i31 %sub_ln58_5

]]></Node>
<StgValue><ssdm name="trunc_ln58_5"/></StgValue>
</operation>

<operation id="990" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
<literal name="icmp_ln57_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="479" bw="16" op_0_bw="16" op_1_bw="9" op_2_bw="7">
<![CDATA[
if.then35.i.5_ifconv:6 %tmp_46 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i9.i7, i9 %trunc_ln58_5, i7 0

]]></Node>
<StgValue><ssdm name="tmp_46"/></StgValue>
</operation>

<operation id="991" st_id="39" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
<literal name="icmp_ln57_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="480" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then35.i.5_ifconv:7 %icmp_ln58_5 = icmp_ne  i16 %tmp_46, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln58_5"/></StgValue>
</operation>

<operation id="992" st_id="39" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
<literal name="icmp_ln57_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="481" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then35.i.5_ifconv:8 %add_ln58_5 = add i16 %tmp_57_cast, i16 1

]]></Node>
<StgValue><ssdm name="add_ln58_5"/></StgValue>
</operation>

<operation id="993" st_id="39" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
<literal name="icmp_ln57_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="482" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.then35.i.5_ifconv:9 %select_ln58_5 = select i1 %icmp_ln58_5, i16 %add_ln58_5, i16 %tmp_57_cast

]]></Node>
<StgValue><ssdm name="select_ln58_5"/></StgValue>
</operation>

<operation id="994" st_id="39" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_5" val="0"/>
<literal name="and_ln46_5" val="0"/>
<literal name="tmp_42" val="1"/>
<literal name="icmp_ln53_5" val="1"/>
<literal name="icmp_ln57_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="483" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.then35.i.5_ifconv:10 %delta_16 = select i1 %tmp_45, i16 %select_ln58_5, i16 %tmp_57_cast

]]></Node>
<StgValue><ssdm name="delta_16"/></StgValue>
</operation>

<operation id="995" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0" op_4_bw="16" op_5_bw="0" op_6_bw="16" op_7_bw="0" op_8_bw="16" op_9_bw="0" op_10_bw="16" op_11_bw="0" op_12_bw="16" op_13_bw="0">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.5:0 %delta_29 = phi i16 %delta_16, void %if.then35.i.5_ifconv, i16 %delta_15, void %_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.5_ifconv, i16 0, void %if.end4.5, i16 0, void %if.else.i.5, i16 0, void %land.rhs20.i.5, i16 0, void %if.then26.i.5, i16 0, void %if.then7.i.5

]]></Node>
<StgValue><ssdm name="delta_29"/></StgValue>
</operation>

<operation id="996" st_id="39" stage="1" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
<literal name="icmp_ln57_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="552" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.6_ifconv:1 %mul_ln58_6 = mul i31 %sext_ln93_cast, i31 %zext_ln58_6

]]></Node>
<StgValue><ssdm name="mul_ln58_6"/></StgValue>
</operation>

<operation id="997" st_id="39" stage="2" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
<literal name="icmp_ln57_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="553" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.6_ifconv:2 %sub_ln58_6 = sub i31 0, i31 %mul_ln58_6

]]></Node>
<StgValue><ssdm name="sub_ln58_6"/></StgValue>
</operation>

<operation id="998" st_id="39" stage="2" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
<literal name="icmp_ln57_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="629" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.7_ifconv:1 %mul_ln58_7 = mul i31 %sext_ln93_cast, i31 %zext_ln58_7

]]></Node>
<StgValue><ssdm name="mul_ln58_7"/></StgValue>
</operation>

<operation id="999" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
<literal name="icmp_ln50_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="652" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.7_ifconv:3 %tmp_56 = bitselect i1 @_ssdm_op_BitSelect.i1.i31.i32, i31 %mul_ln51_7, i32 30

]]></Node>
<StgValue><ssdm name="tmp_56"/></StgValue>
</operation>

<operation id="1000" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
<literal name="icmp_ln50_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="654" bw="16" op_0_bw="16" op_1_bw="9" op_2_bw="7">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.7_ifconv:5 %tmp_57 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i9.i7, i9 %trunc_ln51_7, i7 0

]]></Node>
<StgValue><ssdm name="tmp_57"/></StgValue>
</operation>

<operation id="1001" st_id="39" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
<literal name="icmp_ln50_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="655" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.7_ifconv:6 %icmp_ln51_7 = icmp_ne  i16 %tmp_57, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln51_7"/></StgValue>
</operation>

<operation id="1002" st_id="39" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
<literal name="icmp_ln50_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="656" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.7_ifconv:7 %add_ln51_7 = add i16 %tmp_76_cast, i16 1

]]></Node>
<StgValue><ssdm name="add_ln51_7"/></StgValue>
</operation>

<operation id="1003" st_id="39" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
<literal name="icmp_ln50_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="657" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.7_ifconv:8 %select_ln51_7 = select i1 %icmp_ln51_7, i16 %add_ln51_7, i16 %tmp_76_cast

]]></Node>
<StgValue><ssdm name="select_ln51_7"/></StgValue>
</operation>

<operation id="1004" st_id="39" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="1"/>
<literal name="icmp_ln50_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="658" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.7_ifconv:9 %delta_21 = select i1 %tmp_56, i16 %select_ln51_7, i16 %tmp_76_cast

]]></Node>
<StgValue><ssdm name="delta_21"/></StgValue>
</operation>
</state>

<state id="40" st_id="41">

<operation id="1005" st_id="40" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_4" val="0"/>
<literal name="icmp_ln102_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="433" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0">
<![CDATA[
if.then7.4:0 %tmp_41 = nbwritereq i1 @_ssdm_op_NbWriteReq.ap_fifo.i64P0A, i64 %weight_update_fifo, i32 1

]]></Node>
<StgValue><ssdm name="tmp_41"/></StgValue>
</operation>

<operation id="1006" st_id="40" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_4" val="0"/>
<literal name="icmp_ln102_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="434" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then7.4:1 %br_ln109 = br i1 %tmp_41, void %if.end13.4, void %if.then12.4

]]></Node>
<StgValue><ssdm name="br_ln109"/></StgValue>
</operation>

<operation id="1007" st_id="40" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_4" val="0"/>
<literal name="icmp_ln102_4" val="0"/>
<literal name="tmp_41" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="436" bw="64" op_0_bw="64" op_1_bw="32" op_2_bw="16" op_3_bw="2" op_4_bw="3" op_5_bw="3" op_6_bw="8">
<![CDATA[
if.then12.4:0 %p_4 = bitconcatenate i64 @_ssdm_op_BitConcatenate.i64.i32.i16.i2.i3.i3.i8, i32 %current_time_read, i16 %delta_28, i2 0, i3 %lshr_ln5, i3 4, i8 %pre_id_read

]]></Node>
<StgValue><ssdm name="p_4"/></StgValue>
</operation>

<operation id="1008" st_id="40" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_4" val="0"/>
<literal name="icmp_ln102_4" val="0"/>
<literal name="tmp_41" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="437" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0">
<![CDATA[
if.then12.4:1 %write_ln110 = write void @_ssdm_op_Write.ap_fifo.volatile.i64P0A, i64 %weight_update_fifo, i64 %p_4

]]></Node>
<StgValue><ssdm name="write_ln110"/></StgValue>
</operation>

<operation id="1009" st_id="40" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_4" val="0"/>
<literal name="icmp_ln102_4" val="0"/>
<literal name="tmp_41" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="438" bw="0" op_0_bw="0">
<![CDATA[
if.then12.4:2 %br_ln111 = br void %if.end13.4

]]></Node>
<StgValue><ssdm name="br_ln111"/></StgValue>
</operation>

<operation id="1010" st_id="40" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="507" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.5:1 %icmp_ln102_5 = icmp_eq  i16 %delta_29, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln102_5"/></StgValue>
</operation>

<operation id="1011" st_id="40" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="508" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.5:2 %br_ln102 = br i1 %icmp_ln102_5, void %if.then7.5, void %if.end14.5

]]></Node>
<StgValue><ssdm name="br_ln102"/></StgValue>
</operation>

<operation id="1012" st_id="40" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_5" val="0"/>
<literal name="icmp_ln102_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="510" bw="1" op_0_bw="1" op_1_bw="7" op_2_bw="32">
<![CDATA[
if.then7.5:0 %tmp_47 = bitselect i1 @_ssdm_op_BitSelect.i1.i7.i32, i7 %post_id_2, i32 1

]]></Node>
<StgValue><ssdm name="tmp_47"/></StgValue>
</operation>

<operation id="1013" st_id="40" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_5" val="0"/>
<literal name="icmp_ln102_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="518" bw="0" op_0_bw="0">
<![CDATA[
if.end13.5:0 %br_ln112 = br void %if.end14.5

]]></Node>
<StgValue><ssdm name="br_ln112"/></StgValue>
</operation>

<operation id="1014" st_id="40" stage="1" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
<literal name="icmp_ln57_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="553" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.6_ifconv:2 %sub_ln58_6 = sub i31 0, i31 %mul_ln58_6

]]></Node>
<StgValue><ssdm name="sub_ln58_6"/></StgValue>
</operation>

<operation id="1015" st_id="40" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
<literal name="icmp_ln57_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="554" bw="16" op_0_bw="16" op_1_bw="31" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then35.i.6_ifconv:3 %tmp_66_cast = partselect i16 @_ssdm_op_PartSelect.i16.i31.i32.i32, i31 %sub_ln58_6, i32 9, i32 24

]]></Node>
<StgValue><ssdm name="tmp_66_cast"/></StgValue>
</operation>

<operation id="1016" st_id="40" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
<literal name="icmp_ln57_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="555" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
if.then35.i.6_ifconv:4 %tmp_52 = bitselect i1 @_ssdm_op_BitSelect.i1.i31.i32, i31 %sub_ln58_6, i32 30

]]></Node>
<StgValue><ssdm name="tmp_52"/></StgValue>
</operation>

<operation id="1017" st_id="40" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
<literal name="icmp_ln57_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="556" bw="9" op_0_bw="31">
<![CDATA[
if.then35.i.6_ifconv:5 %trunc_ln58_6 = trunc i31 %sub_ln58_6

]]></Node>
<StgValue><ssdm name="trunc_ln58_6"/></StgValue>
</operation>

<operation id="1018" st_id="40" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
<literal name="icmp_ln57_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="557" bw="16" op_0_bw="16" op_1_bw="9" op_2_bw="7">
<![CDATA[
if.then35.i.6_ifconv:6 %tmp_53 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i9.i7, i9 %trunc_ln58_6, i7 0

]]></Node>
<StgValue><ssdm name="tmp_53"/></StgValue>
</operation>

<operation id="1019" st_id="40" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
<literal name="icmp_ln57_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="558" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then35.i.6_ifconv:7 %icmp_ln58_6 = icmp_ne  i16 %tmp_53, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln58_6"/></StgValue>
</operation>

<operation id="1020" st_id="40" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
<literal name="icmp_ln57_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="559" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then35.i.6_ifconv:8 %add_ln58_6 = add i16 %tmp_66_cast, i16 1

]]></Node>
<StgValue><ssdm name="add_ln58_6"/></StgValue>
</operation>

<operation id="1021" st_id="40" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
<literal name="icmp_ln57_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="560" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.then35.i.6_ifconv:9 %select_ln58_6 = select i1 %icmp_ln58_6, i16 %add_ln58_6, i16 %tmp_66_cast

]]></Node>
<StgValue><ssdm name="select_ln58_6"/></StgValue>
</operation>

<operation id="1022" st_id="40" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_6" val="0"/>
<literal name="and_ln46_6" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="icmp_ln53_6" val="1"/>
<literal name="icmp_ln57_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="561" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.then35.i.6_ifconv:10 %delta_19 = select i1 %tmp_52, i16 %select_ln58_6, i16 %tmp_66_cast

]]></Node>
<StgValue><ssdm name="delta_19"/></StgValue>
</operation>

<operation id="1023" st_id="40" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="584" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0" op_4_bw="16" op_5_bw="0" op_6_bw="16" op_7_bw="0" op_8_bw="16" op_9_bw="0" op_10_bw="16" op_11_bw="0" op_12_bw="16" op_13_bw="0">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.6:0 %delta_30 = phi i16 %delta_19, void %if.then35.i.6_ifconv, i16 %delta_18, void %_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.6_ifconv, i16 0, void %if.end4.6, i16 0, void %if.else.i.6, i16 0, void %land.rhs20.i.6, i16 0, void %if.then26.i.6, i16 0, void %if.then7.i.6

]]></Node>
<StgValue><ssdm name="delta_30"/></StgValue>
</operation>

<operation id="1024" st_id="40" stage="1" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
<literal name="icmp_ln57_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="629" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.7_ifconv:1 %mul_ln58_7 = mul i31 %sext_ln93_cast, i31 %zext_ln58_7

]]></Node>
<StgValue><ssdm name="mul_ln58_7"/></StgValue>
</operation>

<operation id="1025" st_id="40" stage="2" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
<literal name="icmp_ln57_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="630" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.7_ifconv:2 %sub_ln58_7 = sub i31 0, i31 %mul_ln58_7

]]></Node>
<StgValue><ssdm name="sub_ln58_7"/></StgValue>
</operation>
</state>

<state id="41" st_id="42">

<operation id="1026" st_id="41" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_5" val="0"/>
<literal name="icmp_ln102_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="511" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0">
<![CDATA[
if.then7.5:1 %tmp_48 = nbwritereq i1 @_ssdm_op_NbWriteReq.ap_fifo.i64P0A, i64 %weight_update_fifo, i32 1

]]></Node>
<StgValue><ssdm name="tmp_48"/></StgValue>
</operation>

<operation id="1027" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_5" val="0"/>
<literal name="icmp_ln102_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="512" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then7.5:2 %br_ln109 = br i1 %tmp_48, void %if.end13.5, void %if.then12.5

]]></Node>
<StgValue><ssdm name="br_ln109"/></StgValue>
</operation>

<operation id="1028" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_5" val="0"/>
<literal name="icmp_ln102_5" val="0"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="514" bw="64" op_0_bw="64" op_1_bw="32" op_2_bw="16" op_3_bw="2" op_4_bw="3" op_5_bw="1" op_6_bw="1" op_7_bw="1" op_8_bw="8">
<![CDATA[
if.then12.5:0 %p_5 = bitconcatenate i64 @_ssdm_op_BitConcatenate.i64.i32.i16.i2.i3.i1.i1.i1.i8, i32 %current_time_read, i16 %delta_29, i2 0, i3 %lshr_ln5, i1 1, i1 %tmp_47, i1 1, i8 %pre_id_read

]]></Node>
<StgValue><ssdm name="p_5"/></StgValue>
</operation>

<operation id="1029" st_id="41" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_5" val="0"/>
<literal name="icmp_ln102_5" val="0"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="515" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0">
<![CDATA[
if.then12.5:1 %write_ln110 = write void @_ssdm_op_Write.ap_fifo.volatile.i64P0A, i64 %weight_update_fifo, i64 %p_5

]]></Node>
<StgValue><ssdm name="write_ln110"/></StgValue>
</operation>

<operation id="1030" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_5" val="0"/>
<literal name="icmp_ln102_5" val="0"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="516" bw="0" op_0_bw="0">
<![CDATA[
if.then12.5:2 %br_ln111 = br void %if.end13.5

]]></Node>
<StgValue><ssdm name="br_ln111"/></StgValue>
</operation>

<operation id="1031" st_id="41" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="585" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.6:1 %icmp_ln102_6 = icmp_eq  i16 %delta_30, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln102_6"/></StgValue>
</operation>

<operation id="1032" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="586" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.6:2 %br_ln102 = br i1 %icmp_ln102_6, void %if.then7.6, void %if.end14.6

]]></Node>
<StgValue><ssdm name="br_ln102"/></StgValue>
</operation>

<operation id="1033" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_6" val="0"/>
<literal name="icmp_ln102_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="595" bw="0" op_0_bw="0">
<![CDATA[
if.end13.6:0 %br_ln112 = br void %if.end14.6

]]></Node>
<StgValue><ssdm name="br_ln112"/></StgValue>
</operation>

<operation id="1034" st_id="41" stage="1" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
<literal name="icmp_ln57_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="630" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
if.then35.i.7_ifconv:2 %sub_ln58_7 = sub i31 0, i31 %mul_ln58_7

]]></Node>
<StgValue><ssdm name="sub_ln58_7"/></StgValue>
</operation>

<operation id="1035" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
<literal name="icmp_ln57_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="631" bw="16" op_0_bw="16" op_1_bw="31" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then35.i.7_ifconv:3 %tmp_78_cast = partselect i16 @_ssdm_op_PartSelect.i16.i31.i32.i32, i31 %sub_ln58_7, i32 9, i32 24

]]></Node>
<StgValue><ssdm name="tmp_78_cast"/></StgValue>
</operation>

<operation id="1036" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
<literal name="icmp_ln57_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="632" bw="1" op_0_bw="1" op_1_bw="31" op_2_bw="32">
<![CDATA[
if.then35.i.7_ifconv:4 %tmp_58 = bitselect i1 @_ssdm_op_BitSelect.i1.i31.i32, i31 %sub_ln58_7, i32 30

]]></Node>
<StgValue><ssdm name="tmp_58"/></StgValue>
</operation>

<operation id="1037" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
<literal name="icmp_ln57_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="633" bw="9" op_0_bw="31">
<![CDATA[
if.then35.i.7_ifconv:5 %trunc_ln58_7 = trunc i31 %sub_ln58_7

]]></Node>
<StgValue><ssdm name="trunc_ln58_7"/></StgValue>
</operation>

<operation id="1038" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
<literal name="icmp_ln57_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="634" bw="16" op_0_bw="16" op_1_bw="9" op_2_bw="7">
<![CDATA[
if.then35.i.7_ifconv:6 %tmp_59 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i9.i7, i9 %trunc_ln58_7, i7 0

]]></Node>
<StgValue><ssdm name="tmp_59"/></StgValue>
</operation>

<operation id="1039" st_id="41" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
<literal name="icmp_ln57_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="635" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then35.i.7_ifconv:7 %icmp_ln58_7 = icmp_ne  i16 %tmp_59, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln58_7"/></StgValue>
</operation>

<operation id="1040" st_id="41" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
<literal name="icmp_ln57_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="636" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then35.i.7_ifconv:8 %add_ln58_7 = add i16 %tmp_78_cast, i16 1

]]></Node>
<StgValue><ssdm name="add_ln58_7"/></StgValue>
</operation>

<operation id="1041" st_id="41" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
<literal name="icmp_ln57_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="637" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.then35.i.7_ifconv:9 %select_ln58_7 = select i1 %icmp_ln58_7, i16 %add_ln58_7, i16 %tmp_78_cast

]]></Node>
<StgValue><ssdm name="select_ln58_7"/></StgValue>
</operation>

<operation id="1042" st_id="41" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="icmp_ln98_7" val="0"/>
<literal name="and_ln46_7" val="0"/>
<literal name="tmp_55" val="1"/>
<literal name="icmp_ln53_7" val="1"/>
<literal name="icmp_ln57_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="638" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.then35.i.7_ifconv:10 %delta_22 = select i1 %tmp_58, i16 %select_ln58_7, i16 %tmp_78_cast

]]></Node>
<StgValue><ssdm name="delta_22"/></StgValue>
</operation>

<operation id="1043" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="661" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0" op_4_bw="16" op_5_bw="0" op_6_bw="16" op_7_bw="0" op_8_bw="16" op_9_bw="0" op_10_bw="16" op_11_bw="0" op_12_bw="16" op_13_bw="0">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.7:0 %delta_31 = phi i16 %delta_22, void %if.then35.i.7_ifconv, i16 %delta_21, void %_ZNK13ap_fixed_baseILi16ELi8ELb1EL9ap_q_mode5EL9ap_o_mode3ELi0EEmlILi16ELi8ELb1ELS0_5ELS1_3ELi0EEENS2_5RTypeIXT_EXT0_EXT1_EE4multERKS_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit.i.7_ifconv, i16 0, void %if.end4.7, i16 0, void %if.else.i.7, i16 0, void %land.rhs20.i.7, i16 0, void %if.then26.i.7, i16 0, void %if.then7.i.7

]]></Node>
<StgValue><ssdm name="delta_31"/></StgValue>
</operation>
</state>

<state id="42" st_id="43">

<operation id="1044" st_id="42" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_6" val="0"/>
<literal name="icmp_ln102_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="588" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0">
<![CDATA[
if.then7.6:0 %tmp_54 = nbwritereq i1 @_ssdm_op_NbWriteReq.ap_fifo.i64P0A, i64 %weight_update_fifo, i32 1

]]></Node>
<StgValue><ssdm name="tmp_54"/></StgValue>
</operation>

<operation id="1045" st_id="42" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_6" val="0"/>
<literal name="icmp_ln102_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="589" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then7.6:1 %br_ln109 = br i1 %tmp_54, void %if.end13.6, void %if.then12.6

]]></Node>
<StgValue><ssdm name="br_ln109"/></StgValue>
</operation>

<operation id="1046" st_id="42" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_6" val="0"/>
<literal name="icmp_ln102_6" val="0"/>
<literal name="tmp_54" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="591" bw="64" op_0_bw="64" op_1_bw="32" op_2_bw="16" op_3_bw="2" op_4_bw="3" op_5_bw="3" op_6_bw="8">
<![CDATA[
if.then12.6:0 %p_6 = bitconcatenate i64 @_ssdm_op_BitConcatenate.i64.i32.i16.i2.i3.i3.i8, i32 %current_time_read, i16 %delta_30, i2 0, i3 %lshr_ln5, i3 6, i8 %pre_id_read

]]></Node>
<StgValue><ssdm name="p_6"/></StgValue>
</operation>

<operation id="1047" st_id="42" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_6" val="0"/>
<literal name="icmp_ln102_6" val="0"/>
<literal name="tmp_54" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="592" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0" op_15_bw="0">
<![CDATA[
if.then12.6:1 %write_ln110 = write void @_ssdm_op_Write.ap_fifo.volatile.i64P0A, i64 %weight_update_fifo, i64 %p_6

]]></Node>
<StgValue><ssdm name="write_ln110"/></StgValue>
</operation>

<operation id="1048" st_id="42" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_6" val="0"/>
<literal name="icmp_ln102_6" val="0"/>
<literal name="tmp_54" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="593" bw="0" op_0_bw="0">
<![CDATA[
if.then12.6:2 %br_ln111 = br void %if.end13.6

]]></Node>
<StgValue><ssdm name="br_ln111"/></StgValue>
</operation>

<operation id="1049" st_id="42" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="662" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.7:1 %icmp_ln102_7 = icmp_eq  i16 %delta_31, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln102_7"/></StgValue>
</operation>

<operation id="1050" st_id="42" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="663" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZL16calc_stdp_update7ap_uintILi32EES0_RK17learning_params_t.exit.7:2 %br_ln102 = br i1 %icmp_ln102_7, void %if.then7.7, void %if.end14.7

]]></Node>
<StgValue><ssdm name="br_ln102"/></StgValue>
</operation>

<operation id="1051" st_id="42" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_7" val="0"/>
<literal name="icmp_ln102_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="672" bw="0" op_0_bw="0">
<![CDATA[
if.end13.7:0 %br_ln112 = br void %if.end14.7

]]></Node>
<StgValue><ssdm name="br_ln112"/></StgValue>
</operation>
</state>

<state id="43" st_id="44">

<operation id="1052" st_id="43" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_7" val="0"/>
<literal name="icmp_ln102_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="665" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0">
<![CDATA[
if.then7.7:0 %tmp_60 = nbwritereq i1 @_ssdm_op_NbWriteReq.ap_fifo.i64P0A, i64 %weight_update_fifo, i32 1

]]></Node>
<StgValue><ssdm name="tmp_60"/></StgValue>
</operation>

<operation id="1053" st_id="43" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_7" val="0"/>
<literal name="icmp_ln102_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="666" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.then7.7:1 %br_ln109 = br i1 %tmp_60, void %if.end13.7, void %if.then12.7

]]></Node>
<StgValue><ssdm name="br_ln109"/></StgValue>
</operation>

<operation id="1054" st_id="43" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_7" val="0"/>
<literal name="icmp_ln102_7" val="0"/>
<literal name="tmp_60" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="668" bw="64" op_0_bw="64" op_1_bw="32" op_2_bw="16" op_3_bw="2" op_4_bw="3" op_5_bw="3" op_6_bw="8">
<![CDATA[
if.then12.7:0 %p_0 = bitconcatenate i64 @_ssdm_op_BitConcatenate.i64.i32.i16.i2.i3.i3.i8, i32 %current_time_read, i16 %delta_31, i2 0, i3 %lshr_ln5, i3 7, i8 %pre_id_read

]]></Node>
<StgValue><ssdm name="p_0"/></StgValue>
</operation>

<operation id="1055" st_id="43" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_7" val="0"/>
<literal name="icmp_ln102_7" val="0"/>
<literal name="tmp_60" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="669" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0" op_15_bw="0" op_16_bw="0" op_17_bw="0">
<![CDATA[
if.then12.7:1 %write_ln110 = write void @_ssdm_op_Write.ap_fifo.volatile.i64P0A, i64 %weight_update_fifo, i64 %p_0

]]></Node>
<StgValue><ssdm name="write_ln110"/></StgValue>
</operation>

<operation id="1056" st_id="43" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln98_7" val="0"/>
<literal name="icmp_ln102_7" val="0"/>
<literal name="tmp_60" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="670" bw="0" op_0_bw="0">
<![CDATA[
if.then12.7:2 %br_ln111 = br void %if.end13.7

]]></Node>
<StgValue><ssdm name="br_ln111"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
