module ULA(
   input [4:0] RX,
   input [4:0] RY, 
   input [2:0] ALUop,
	
	// Sinal que indica se os dois operandos estão prontos para a operação
	input operands_ready,
	
   output reg [4:0] ALU_output
);

always @(operands_ready) begin
   case(ALUop)
		3'b000: ALU_output <= RX + RY;          // ADD
      3'b001: ALU_output <= RX - RY;          // SUB
   endcase  
end
  
endmodule