<!doctype html><html lang=tw><head><meta charset=utf-8><meta http-equiv=x-ua-compatible content="IE=edge"><meta name=viewport content="width=device-width,initial-scale=1"><meta name=referrer content="no-referrer"><link rel=dns-prefetch href=https://i.geekbank.cf/><title>半導體工藝製程發展史（發燒級技術詳解） | 极客快訊</title><meta property="og:title" content="半導體工藝製程發展史（發燒級技術詳解） - 极客快訊"><meta property="og:type" content="article"><meta property="og:locale" content="tw"><meta property="og:image" content="https://p3.pstatp.com/large/pgc-image/153831190302386ca0c7c74"><link rel=alternate hreflang=x-default href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/726b2ff1.html><link rel=alternate hreflang=zh-tw href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/726b2ff1.html><link rel=alternate hreflang=zh-cn href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/726b2ff1.html><link rel=alternate hreflang=zh-hk href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/726b2ff1.html><link rel=alternate hreflang=zh-mo href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/726b2ff1.html><link rel=alternate hreflang=zh-my href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/726b2ff1.html><link rel=alternate hreflang=zh-sg href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/726b2ff1.html><link rel=canonical href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/726b2ff1.html><meta property="article:published_time" content="2020-11-14T21:01:23+08:00"><meta property="article:modified_time" content="2020-11-14T21:01:23+08:00"><meta name=Keywords content><meta name=description content="半導體工藝製程發展史（發燒級技術詳解）"><meta name=author content="极客快訊"><meta property="og:url" content="/tw/%E7%A7%91%E6%8A%80/726b2ff1.html"><link rel=apple-touch-icon sizes=180x180 href=../../apple-touch-icon.png><link rel=icon type=image/png sizes=32x32 href=../../favicon-32x32.png><link rel=icon type=image/png sizes=16x16 href=../../favicon-16x16.png><link rel=manifest href=../../site.webmanifest><link rel=mask-icon href=../../safari-pinned-tab.svg color=#5bbad5><meta name=msapplication-TileColor content="#ffc40d"><meta name=theme-color content="#ffffff"><link rel=stylesheet href=https://geekbank.cf/css/normalize.css><link rel=stylesheet href=https://geekbank.cf/css/style.css><script type=text/javascript src=https://cdnjs.cloudflare.com/ajax/libs/jquery/3.4.1/jquery.min.js></script><script type=text/javascript src=https://geekbank.cf/js/jqthumb.min.js></script><script data-ad-client=ca-pub-3525055026201463 async src=https://pagead2.googlesyndication.com/pagead/js/adsbygoogle.js></script></head><body><header id=header class=clearfix><div class=container><div class=col-group><div class=site-name><h1><a id=logo href>🤓 极客快訊 Geek Bank</a></h1><p class=description>為你帶來最全的科技知識 🧡</p></div><div><nav id=nav-menu class=clearfix><a class=current href>猜你喜歡</a>
<a href=../../tw/categories/%E7%A7%91%E6%8A%80.html title=科技>科技</a>
<a href=../../tw/categories/%E9%81%8A%E6%88%B2.html title=遊戲>遊戲</a>
<a href=../../tw/categories/%E7%A7%91%E5%AD%B8.html title=科學>科學</a></nav></div></div></div></header><div id=body><div class=container><div class=col-group><div class=col-8 id=main><div class=res-cons><article class=post><header><h1 class=post-title>半導體工藝製程發展史（發燒級技術詳解）</h1></header><date class="post-meta meta-date">2020-11-14</date><div class=post-meta><span>|</span>
<span class=meta-category><a href=tw/categories/%E7%A7%91%E6%8A%80.html>科技</a></span></div><div class=post-content><div><p>提到半導體工藝大家想到的可能是在手機廠家在發佈會上所說的14nm，7nm等，那麼這個都是什麼意思呢？當下熱門的FinFET究竟是啥呢？接下來具體分析。</p><p>1.何為半導體工藝節點，縮小工藝節點的好處，如何縮小工藝節點。</p><p>半導體制造的工藝通常所說的是工藝節點，比如28nm，14nm等，這個工藝節點在早期，可以認為是晶體管的尺寸。這個尺寸很重要，因為晶體管的作用，可以簡單描述為把電子從一端(S)，通過一段，溝道送到另一端(D)，這個過程完成之後，信息的傳遞就完成了。因為電子的速度是有限的，在現代晶體管中，一般都是以最快速度運行的，所以電子通過需要的時間基本就由這個溝道的長度來決定。越短，就越快。這個溝道的長度，和前面說的晶體管的尺寸，大體上可以認為是一致的。但是二者有區別，溝道長度是一個晶體管物理的概念，而用於技術節點的那個尺寸，是製造工藝的概念，二者相關，但是不能完全劃等號。在微米時代，這個技術節點的數字越小，晶體管的尺寸也越小，溝道長度也就越小。但是在22nm節點之後，晶體管的實際尺寸，或者說溝道的實際長度，是長於這個數字的。比方說，英特爾的14nm的晶體管，溝道長度其實是20nm左右。但是，縮小晶體管尺寸將會帶來三個問題。</p><p>第一個問題：縮小晶體管能帶來什麼好處</p><p>答案就是，因為晶體管越小，速度就越快(這個"快"是指為基於晶體管的集成電路芯片的性能越高)。下面以微處理器CPU為例闡述，如下圖所示：</p><div class=pgc-img><img alt=半導體工藝製程發展史（發燒級技術詳解） onerror=errorimg.call(this); src=https://p3.pstatp.com/large/pgc-image/153831190302386ca0c7c74><p class=pgc-img-caption></p></div><p>好處一：能提升時鐘頻率，進而提升處理速度</p><p>上邊這張圖的信息量很大，綠色的點，代表CPU的時鐘頻率，越高當然越快。可以看出直到2004年，CPU的時鐘頻率基本是指數上升的，背後的主要原因就是晶體管的尺寸縮小。</p><p>好處二：能提高性能，降低成本</p><p>尺寸縮小之後，集成度(單位面積的晶體管數量)提升，這有多個好處，一來可以增加芯片的功能，二來，根據摩爾定律，集成度提升的直接結果是成本的下降。這也是為什麼半導體行業50年來如一日地追求摩爾定律的原因，如果達不到這個標準，產品成本就會高，較之能達到這個標準的對手來說，在市場競爭中處於不利地位。還有一個原因是縮小晶體管可以降低單個晶體管的功耗，因為縮小的規則要求，同時會降低整體芯片的供電電壓，進而降低功耗。</p><p>這就是縮小晶體管的主要誘因，至今業界還在不斷探索與發展，以求獲得更佳性能、更低成本、更好功能的晶體管。 縮小晶體管並非一本萬利，從物理原理上說，晶體管雖然縮小了，但單位面積的功耗並不降低，這成為了晶體管縮小的一個很嚴重的問題：理論上的計算是理想情況，實際上，功耗不僅不降低，反而隨著集成度的提高而提高。2000年前後，根據摩爾定律的發展，人們已經預測到，如果沒有什麼技術進步的話，晶體管繼續保持同樣的縮小速度，到2010年前後時，其功耗密度可以達到火箭發動機的水平，而這樣的芯片是不可能正常工作的，即使達不到這個水平，溫度太高也會影響晶體管的性能。截至目前，業界仍沒有找到能徹底解決晶體管功耗問題的方案，實際做法是：一方面降低電壓(功耗與電壓的平方成正比)，一方面不再追求時鐘頻率。因此在上圖中，2005年以後，CPU頻率不再增長，性能的提升主要依靠多核架構。這也被稱作"功耗牆"，該解決方案至今仍在延續，如市場上的5GHz處理器，實際幾乎達不到4GHz。</p><p>第二個問題：晶體管的縮小方案</p><p>晶體管是怎樣縮小的呢?物理原理是恆定電場，晶體管尺寸由電場決定的，只要電場不變，晶體管的模型就不需要改變，這種方式被證明效果最佳，被稱為Dennard Scaling，提出者是IBM。</p><p>電場=電壓÷尺寸。既然要縮小尺寸，就要等比降低電壓。縮小尺寸的方法簡單粗暴：將面積縮小到原來的一半，此時尺寸就縮小大約0.7(面積=尺寸的平方)。下面看一組晶體管技術節點數據：</p><p>130nm、90nm、65nm、45nm、32nm、22nm、14nm、10nm、7nm(5nm)</p><p>我們發現，這是一個大約以0.7為係數的等比數列。當然，這只是一個命名習慣，跟實際尺寸已經有差距了。</p><p>第三個問題：縮小晶體管的技術瓶頸</p><p>實際上，技術節點的數字不能等同於晶體管的實際尺寸，那麼在晶體管的實際尺寸並沒有按比例縮小的情況下，為什麼要宣稱是新一代的技術節點?這代表了什麼?</p><p>1) 原子尺寸所決定</p><p>原子尺度的計量單位是埃，為0.1nm。10nm的溝道長度，只有不到100個硅原子。未來晶體管物理模型是這樣的：用量子力學的能帶論計算電子的分佈，但是用經典的電流理論計算電子的輸運。電子在分佈確定之後，仍然被當作一個粒子來對待，而不是考慮它的量子效應。因為尺寸大，所以不需要。但是越小，就越不行，就需要考慮各種複雜的物理效應。</p><p>2) 短溝道效應損害晶體管性能</p><p>短溝道效應，通俗地講，晶體管是一個三個端口的開關，其工作原理是把電子從一端(源端)送到另一端(漏端)，這是通過溝道進行的，另外還有一個端口(柵端)的作用是，決定這條溝道是打開的，還是關閉的。這些操作都是通過在端口上加上特定的電壓來完成的。 晶體管性能依賴的一點是，必須要打得開，也要關得緊。如果越來越短了，打得開沒問題，但是關不緊，原因就是尺寸太小，內部有很多電場上的互相干擾，以前都是可以忽略不計的，現在則會導致柵端的電場不能夠發揮全部的作用，因此關不緊。關不緊的後果就是電流洩漏，而此時晶體管是在休息，沒有做任何事情，卻在白白地耗電。目前，集成電路中的這部分洩漏電流導致的能耗，已經佔到了總能耗的近50%，所以也是目前晶體管設計和電路設計中最主要的難題。</p><p>3) 製造工藝水平決定了決定了晶體管尺寸大小</p><p>決定製造工藝最小尺寸的設備叫做光刻機，所謂光刻機，顧名思義，是用光的，當然不是可見光。它的功能是，把預先印製好的電路設計，像洗照片一樣洗到晶片表面上去，比如英特爾的奔騰4處理器，據說需要30~40多張不同的設計模板，先後不斷地曝光，才能完成整個處理器的設計印製。 而稍有常識就會知道，所有用光的東西，都有一個問題，就是衍射，光刻機也不例外。因為這個問題的制約，任何一臺光刻機所能刻制的最小尺寸，基本上與它所用的光源的波長成正比。波長越小，尺寸也就越小。目前的主流生產工藝採用荷蘭艾斯摩爾生產的步進式光刻機，所使用的光源是193nm的氟化氬(ArF)分子振盪器產生的，被用於最精細尺寸的光刻。　在解決衍射效應上，業界10多年來在光刻技術上投入了巨資，先後開發了各種魔改級別的暴力技術，諸如浸入式光刻(把光程放在某種液體裡，因為光的折射率更高，而最小尺寸反比於折射率)、相位掩模(通過180度反向的方式來讓產生的衍射互相抵消，提高精確度)等，就這樣一直撐到了現在，支持了60nm以來的所有技術節點的進步。 那為何不用更小波長的光源?原因也很簡單：工藝上暫時做不到。;高端光刻機的光源，是世界級的工業難題。 目前主流技術是深紫外曝光技術(DUV)。業界普遍認為，7nm技術節點已經是它的極限了，甚至7nm都不一定能夠做到量產。下一代技術仍然在開發之中，被稱為極紫外(EUV)，其光源降到了13nm。但這個波長，已經沒有合適的介質可以用來折射光，以構成必須的光路，因此這個技術裡面的光學設計，全部是反射，而在如此高的精度下，設計如此複雜的反射光路，本身就是難以想象的技術難題。這還不算(已經能克服了)，最難的還是光源，雖然可以產生所需的光線，但是強度遠低於工業生產的需求，造成EUV光刻機的晶圓產量達不到要求，換言之，拿來用就會賠本。一臺這種機器就上億美元，所以EUV還屬於未來。</p><p>以上三個原因，決定了晶體管的尺寸縮小進入了深水區，越來越難，到了22nm之後，已經無法做到按比例縮小了，因此就沒有再追求一定要縮小，反而是採用了更加優化的晶體管設計，配合CPU架構上的多核多線程等一系列技術，繼續為消費者提供相當於更新換代了的產品性能。</p><p>2.各個半導體工藝節點上都是用了什麼技術使得工藝繼續推進呢？</p><p>1) 65nm引入Ge strained溝道</p><p>strain，其原理是通過在適當的地方摻雜少量鍺到硅裡面去，鍺和硅的晶格常數不同，因此會導致硅的晶格形狀改變，而根據能帶論，這個改變可以在溝道的方向上提高電子的遷移率，而遷移率高，就會提高晶體管的工作電流。而在實際中，人們發現，這種方法對於空穴型溝道的晶體管(pmos)，比對電子型溝道的晶體管(nmos)，更加有效。</p><p>2) 45nm引入了高k值絕緣層/金屬柵極配置</p><p>將45nm引入到高k值絕緣層/金屬柵極配置，這個也是一個里程碑的成果。 以上兩項技術其實都是為了解決同一個問題：即在很小的尺寸下，如何保證柵極有效的工作。</p><div class=pgc-img><img alt=半導體工藝製程發展史（發燒級技術詳解） onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/15383119031137c702574ef><p class=pgc-img-caption>圖3 "標配版"晶體管結構</p></div><p>這是一個最基本的晶體管的結構示意圖，是半導體物理的基礎，可以說是"標配版"的晶體管，又被稱為體硅(bulk)晶體管。 gate就是柵，其中有一個oxide的絕緣層，是晶體管所有的構件中，最關鍵的一個。它的作用是隔絕柵極和溝道。因為柵極開關溝道，是通過電場進行的，電場的產生又是通過在柵極上加一定的電壓來實現的。如果有電流從柵極流進了溝道，那麼電流就洩漏了，gate也就無法起到開關的作用。</p><p>為什麼絕緣層叫oxide(or "dielectric")而不叫insulator呢?因為最早的絕緣層就是和硅非常自然共處的二氧化硅，其相對介電常數(衡量絕緣性的，越高，對晶體管性能來說，越好)約是3.9。一個好的絕緣層是晶體管的生命線，硅天然就具有這麼一個性能：超級好的絕緣層，對於半導體工業來說，是一件有歷史意義的事情。</p><p>有人曾經感慨，說上帝都在幫助人類發明集成電路，首先給了那麼多的沙子(硅晶圓的原料)，又給了一個完美的自然絕緣層。所以至今，硅極其難被取代，一個重要原因就是，作為製造晶體管的材料，其綜合性能太完美了。</p><p>二氧化硅雖好，在尺寸縮小到一定限度時，也出現了問題。其縮小的過程中，電場強度是保持不變的，在這樣的情況下，從能帶的角度看，因為電子的波動性，如果絕緣層過窄，那麼電子有一定的機率會發生隧穿效應而越過絕緣層的能帶勢壘，產生漏電流。電流的大小和絕緣層的厚度，以及絕緣層的"勢壘高度"，成負相關。因此厚度越小，勢壘越低，這個漏電流越大，對晶體管越不利。</p><p>另一方面，晶體管的開關性能、工作電流等，都需要擁有一個很大的絕緣層電容(指單位面積的電容。電容=介電常數÷絕緣層厚度。顯然，厚度越小，介電常數越大，對晶體管越有利)。實際上，如果這個電容無限大的話，那麼SS指標就會達到理想化的60。</p><div class=pgc-img><img alt=半導體工藝製程發展史（發燒級技術詳解） onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/1538311903260bf71c9e9b0><p class=pgc-img-caption>圖4 電流大小、絕緣層厚度以及絕緣層"勢壘高度"關係示意圖</p></div><p>可以看出，這裡已經出現了一對設計目標上的矛盾，那就是絕緣層的厚度要不要繼續縮小。實際上在這個節點之前，二氧化硅已經縮小到了不到兩個納米的厚度，也就是十幾個原子層的厚度，漏電流的問題已經取代了性能的問題。 於是半導體公司期望開發出一種介電常數很高，同時能帶勢壘也很高的材料，那麼就可以在厚度不縮小的情況下(保護漏電流)，繼續提升電容(提高開關性能)。經過嘗試許多種材料並驗證之後，確定使用一種名為HfO2的材料可達到這樣的效果。這就是high-k，這裡的k是相對介電常數(相對於二氧化硅而言)。</p><div class=pgc-img><img alt=半導體工藝製程發展史（發燒級技術詳解） onerror=errorimg.call(this); src=https://p3.pstatp.com/large/pgc-image/15383119034230560bb7b9d><p class=pgc-img-caption>圖5 金屬氧化物半導體場效應晶體管結構示意圖</p></div><p>當然，這個工藝的複雜程度，遠遠超過這裡描述的這麼簡單。具備high-k性質的材料很多，但是最終被採用的材料，一定要具備許多優秀的電學性質，因為二氧化硅真的是一項非常完美的晶體管絕緣層材料，而且製造工藝流程和集成電路的其它製造步驟可以方便地整合，所以找到這樣一種各方面都符合半導體工藝製造的要求的高性能絕緣層材料，是一件了不起的工程成就。 至於金屬柵，是與high-k配套的一項技術。在晶體管的最早期，柵極是用鋁製作，後來經過發展，改用重摻雜多晶硅製作，因為工藝簡單，性能好。到了high-k這裡，大家發現，high-k材料有兩個副作用，一是會莫名其妙地降低工作電流，二是會改變晶體管的閾值電壓。閾值電壓就是把晶體管的溝道打開所需要的最小電壓值，這個值是晶體管非常重要的參數。 造成這種問題的主要原因是，high-k材料會降低溝內的道載流子遷移率，並且影響在界面上的費米能級的位置。載流子遷移率越低，工作電流就越低，而所謂的費米能級，是從能帶論的圖像上來解釋半導體電子分佈的一種分析方法，簡單地說，它的位置會影響晶體管的閾值電壓。 這兩個問題的產生，都和high-k材料內部的偶極子分佈有關。偶極子是一端正電荷、一端負電荷的一對電荷系統，可以隨著外加電場的方向而改變自己的分佈，high-k材料的介電常數之所以高的原因，就跟內部的偶極子有很大關係。所以這是一把雙刃劍。 於是半導體公司想到了一種兩全其美的辦法：用金屬做柵極，因為金屬的自由電荷濃度極高(超過10^20)，而且有鏡像電荷效應，可以中和掉high-k材料絕緣層裡的偶極子對溝道和費米能級的影響。</p><div class=pgc-img><img alt=半導體工藝製程發展史（發燒級技術詳解） onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/1538311903629e3b2d64f8e><p class=pgc-img-caption>圖6 金屬柵極可以中和掉high-k材料絕緣層裡的偶極子對溝道和費米能級的影響</p></div><p>至於這種或這幾種金屬究竟是什麼，除了掌握技術的那幾家企業之外，外界沒有人知道，是商業機密。</p><p>3) 32nm第二代high-k絕緣層/金屬柵工藝</p><p>在45nm時代，英特爾取得了巨大的成功(在很多晶體管、微處理器的發展圖上，45nm這一代晶體管會在功耗、性能等方面突然出現一個較大的進步折線)，32nm時候繼續在這一基礎上改換更好的材料，繼續了縮小尺寸的老路。當然，前代的Ge strain工藝也是繼續使用的。</p><p>4) 22nm FinFET(英特爾稱為Tri-gate)，三柵極晶體管</p><p>這一代的晶體管，在架構上進行了一次變革。變革的最早設計可以追溯到伯克利的胡正明教授2000左右提出的三柵極和環柵晶體管物理模型，後來被英特爾變為了現實。</p><div class=pgc-img><img alt=半導體工藝製程發展史（發燒級技術詳解） onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/1538311902389b2a0ad8f90><p class=pgc-img-caption>圖7 FinFET模型圖</p></div><p>FinFET實質上是增加了一個柵極。為什麼要這麼做?如果看過前文圖3"標配版"的晶體管結構圖可知道，在尺寸很短的晶體管裡面，因為短溝道效應，漏電流是比較嚴重的;而大部分的漏電流，是通過溝道下方的那片區域(又稱耗盡層，即上圖藍**域)流通的(位於氧化絕緣層以下、硅晶圓表面的窄薄層(一兩個納米)，圖7上未標示)。 既然電子是在溝道中運動，那麼為何非要在溝道下面留有這麼一大片耗盡層呢?因為物理模型需要這片區域來平衡電荷;不過在短溝道器件裡面，沒有必要把耗盡層和溝道放在一起，否則漏電流。於是IBM把這部分硅直接拿掉，換成絕緣層，絕緣層下面才是剩下的硅，這樣溝道就和耗盡層分開了，因為電子來源於兩極，但是兩極和耗盡層之間，被絕緣層隔開了，這樣除了溝道之外，就不會漏電了。比如這樣：</p><div class=pgc-img><img alt=半導體工藝製程發展史（發燒級技術詳解） onerror=errorimg.call(this); src=https://p9.pstatp.com/large/pgc-image/1538311902529aead8dbe18><p class=pgc-img-caption>圖8 把硅換成絕緣層的SOI方案</p></div><p>圖8中的方案叫做SOI(絕緣層上硅)，雖然沒有成為主流，但是因為有其優勢，所以現在還有製造廠在搞。於是英特爾在IBM基礎上繼續深入構想：既然拿掉了耗盡層的硅，做插入一層氧化層，那麼為什麼非要放上一堆沒用的硅在下面，直接在氧化層底下，再弄一個柵極，兩邊夾著溝道。但是英特爾覺得這還不夠：既然如此，有什麼必要非得把氧化層埋在硅裡面?硅弄出來，像三明治一樣地包裹上絕緣層，外面再放上柵極，豈不更好?</p><div class=pgc-img><img alt=半導體工藝製程發展史（發燒級技術詳解） onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/1538311902716745ab58ee1><p class=pgc-img-caption>圖9 英特爾構想出來的FinFET方案</p></div><p>於是就有了FinFET，上面這種。FinFET牛逼的地方在於，不僅大大降低了漏電流，而且因為多一個柵極，這兩個柵極一般都是連在一起的，大大增加了前面說過的那個絕緣層電容，也就大大提升了晶體管的開關性能。所以又是一次革命式的進步。 這個設計其實不難想到，難的是，能夠做到。因為豎起來的那一部分硅，也就是用作溝道的硅，太薄了，只有不到10個納米，不僅遠小於晶體管的最小尺寸，也遠小於最精密的光刻機所能刻制的最小尺寸。於是如何把這個Fin給弄出來，還得弄好，成了真正的難題。英特爾的做法是很聰明，其基本原理是，這部分硅不是光刻出來的，而是長出來的。它先用普通精度的光刻刻出一堆"架子，然後再沉澱一層硅，在架子的邊緣就會長出一層很薄的硅，然後再選擇性地刻蝕把多餘的材料弄走，剩下的就是這些立著的、超薄的硅Fin了。</p><p>3.FinFET的工藝流程</p><p>製作FinFET的工藝流程具體是怎樣的呢?在2016年8月的這篇訪談中，Intel的Mark Bohl 談到了Intel的FinFET技術。在其中，他提到Intel將會繼續使用SADP (Self-Aligned Double Patterning)工藝。 Double Patterning可以提高光刻的最小精度，是目前的主流採用技術，有很多個版本。它的原理是，譬如說，Intel是採用193nm的浸入式光刻來處理最高精度需求的步驟，這個技術的最小尺寸大約是80~90nm之間。如果使用Double Patterning，則可以將這個精度提高到約40nm左右，其原理為：先pattern一批80nm精度的圖樣，然後再交錯著pattern一批80nm精度的圖樣，在兩次光刻之後，圖樣的精度，以pitch來衡量的話，就會是原來的精度的一半。 Self-Aligned Double Patterning是其中的一種技術，它只需要一次光刻步驟就能完成，而且從原理上說，是可以用來製作fin(製作fin的這個步驟叫做active fin formation)。</p><div class=pgc-img><img alt=半導體工藝製程發展史（發燒級技術詳解） onerror=errorimg.call(this); src=https://p3.pstatp.com/large/pgc-image/1538311902838a1ceb96246><p class=pgc-img-caption>圖10 Double Patterning光刻工藝流程</p></div><p>在這個過程中，首先會沉積一層hard mask，又被稱作mandral的材料，比如Si3N4之類的。這層材料以普通精度的光刻進行pattern。mandral在被pattern之後，就被稱作spacer。然後再生長一層絕緣層材料，譬如二氧化硅，被稱作film。可以通過控制這個生長過程的時間，來控制最終的fin的厚度W。然後對film進行刻蝕，將所有水平方向的材料刻蝕掉，只剩下沿著spacer的邊緣所生長出來的那部分，之後再以選擇性的刻蝕將spacer材料移除，只剩下這層sidewall film。最後就是對底下的硅材料進行刻蝕，這樣相當於用這層film做了mask。接下來，為了保證isolation，還需要再生長一層絕緣材料二氧化硅，這個步驟要求很高，因為fin和fin之間的那段空間，高寬比是很大的，需要讓二氧化硅完全填充這個空隙，所以這個步驟被稱作conformal coating。顯然這個步驟之後，硅片的表面是不平整的，因此需要進行一次CMP (Chemical Mechanical Polishing)，就是通過添加一定的研磨劑，用機械研磨的方式將整個晶圓的表面給弄平整。最後就是再對二氧化硅材料進行一次刻蝕，通過控制這次刻蝕的時間，可以控制露出來的fin的高度H。在這個fin上面，再用ALD (Atomic Layer Deposition)等步驟沉積high-k材料等柵極的stack，就基本完成了這部分的製作。</p><p>注：部分資源來源於網絡</p></div></div><div class="post-meta meta-tags"><ul class=clearfix><li><a>半導</a></li><li><a>體工</a></li><li><a>發燒級</a></li></ul></div></article></div></div><div id=secondary><section class=widget><form id=search action=//www.google.com/search method=get accept-charset=utf-8 target=_blank _lpchecked=1><input type=text name=q maxlength=20 placeholder=搜索>
<input type=hidden name=sitesearch value=geekbank.cf>
<button type=submit>🔍</button></form></section><section class=widget><h3 class=widget-title>最新文章 ⚡</h3><ul class=widget-list><li><a href=../../tw/%E7%A7%91%E6%8A%80/c055c060.html alt=模擬芯片：半導體長坡厚雪好賽道 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/dfic-imagehandler/d29fcb35-9126-4772-ae15-d175f62f228c style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/c055c060.html title=模擬芯片：半導體長坡厚雪好賽道>模擬芯片：半導體長坡厚雪好賽道</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/38e859cf.html alt=如何用半導體工藝製作集成電路？ class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/cec1c5fa70e6487fb679964043c51201 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/38e859cf.html title=如何用半導體工藝製作集成電路？>如何用半導體工藝製作集成電路？</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/3dc42ad4.html alt=半導體二極管及應用電路 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p9.pstatp.com/large/pgc-image/fc48874e864b401ea0e039602a3e665d style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/3dc42ad4.html title=半導體二極管及應用電路>半導體二極管及應用電路</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/ebd7d162.html alt=收藏！半導體術語中英文對照大全 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p9.pstatp.com/large/dfic-imagehandler/e2fba912-d4ee-4ec1-9dd1-58ee2b81bdbf style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/ebd7d162.html title=收藏！半導體術語中英文對照大全>收藏！半導體術語中英文對照大全</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/1cf7819f.html alt=從算力到半導體供應鏈，硬件如何決定機器學習的研究趨勢 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/1538018713701b64e164dce style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/1cf7819f.html title=從算力到半導體供應鏈，硬件如何決定機器學習的研究趨勢>從算力到半導體供應鏈，硬件如何決定機器學習的研究趨勢</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/74775f82.html alt=砷化鎵半導體光纖在電引爆火工品電磁輻射敏感性測量技術研究 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/74775f82.html title=砷化鎵半導體光纖在電引爆火工品電磁輻射敏感性測量技術研究>砷化鎵半導體光纖在電引爆火工品電磁輻射敏感性測量技術研究</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/be73e95d.html alt=新唐科技完成收購松下半導體業務 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/c50a750f6bc6440183184c0e155e43c6 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/be73e95d.html title=新唐科技完成收購松下半導體業務>新唐科技完成收購松下半導體業務</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/ab99a7e3.html alt="半導體產業鏈全景圖 如何判斷一家半導體公司的發展前景？" class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/69080b532a8e4435ab3296bf72f2b5e9 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/ab99a7e3.html title="半導體產業鏈全景圖 如何判斷一家半導體公司的發展前景？">半導體產業鏈全景圖 如何判斷一家半導體公司的發展前景？</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/50d3f2f3.html alt=Mocha摩卡發燒級藍牙音箱360°擺脫束縛音樂續航更持久 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/16f403cc3a8249d59dbb2553efb3d14a style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/50d3f2f3.html title=Mocha摩卡發燒級藍牙音箱360°擺脫束縛音樂續航更持久>Mocha摩卡發燒級藍牙音箱360°擺脫束縛音樂續航更持久</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/7c495991.html alt=感受悅耳天籟之聲，發燒級車載AUX音頻線精選 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/169b6a9bb089455396a5a189a2dada96 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/7c495991.html title=感受悅耳天籟之聲，發燒級車載AUX音頻線精選>感受悅耳天籟之聲，發燒級車載AUX音頻線精選</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/71baf8e3.html alt=汪峰又出“羽毛”耳機，發燒級音質，1秒親臨搖滾現場 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/e44736bbdbee450395445fbda71325f0 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/71baf8e3.html title=汪峰又出“羽毛”耳機，發燒級音質，1秒親臨搖滾現場>汪峰又出“羽毛”耳機，發燒級音質，1秒親臨搖滾現場</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/6891e034.html alt=深受發燒級玩家追捧的萬元級遊戲本到底好在哪？ class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/S5ZDV3x82tljic style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/6891e034.html title=深受發燒級玩家追捧的萬元級遊戲本到底好在哪？>深受發燒級玩家追捧的萬元級遊戲本到底好在哪？</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/2e28e274.html alt=發燒級耳機選擇它，還不錯 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/d9038256e0df48adbd0c44eb891f6b6e style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/2e28e274.html title=發燒級耳機選擇它，還不錯>發燒級耳機選擇它，還不錯</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/e14850bd.html alt=發燒級高保真3.5mm音頻線，外形時尚大氣音質細膩悅耳 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/60a6c9b103354483bc2d43be1d4014b7 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/e14850bd.html title=發燒級高保真3.5mm音頻線，外形時尚大氣音質細膩悅耳>發燒級高保真3.5mm音頻線，外形時尚大氣音質細膩悅耳</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/4099d8fb.html alt=震撼聽覺動感音效，發燒級數字光纖音頻線你的理想選擇 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/c38b7714285c49b2b526c80a7af93f98 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/4099d8fb.html title=震撼聽覺動感音效，發燒級數字光纖音頻線你的理想選擇>震撼聽覺動感音效，發燒級數字光纖音頻線你的理想選擇</a></li><hr></ul></section><section class=widget><h3 class=widget-title>其他</h3><ul class=widget-list><li><a href=TOS.html>使用條款</a></li><li><a href=CommentPolicy.html>留言政策</a></li><li><a href=mailto:gdnews@tuta.io rel=nofollow>DMCA</a></li><li><a href=mailto:gdnews@tuta.io rel=nofollow>聯絡我們</a></li></ul></section></div></div></div></div><footer id=footer><div class=container>&copy; 2020 <a href>极客快訊</a></div></footer><script type=text/javascript>window.MathJax={tex2jax:{inlineMath:[['$','$']],processEscapes:true}};</script><script src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.5/MathJax.js?config=TeX-MML-AM_CHTML" async></script><a id=rocket href=#top></a><script type=text/javascript src=https://kknews.cf/js/totop.js async></script><script type=text/javascript src="//s7.addthis.com/js/300/addthis_widget.js#pubid=ra-5e508ed9e4e698bb"></script></body></html>