# Taller de Diseño Digital  CE 3201 | ITCR

## Laboratorio #2

### Problema 1

Para el problema 1, se diseña un decodificador que permite convertir un numero de 4 bits en binario a su respectiva representacion en BCD (binary-coded decimal), mediante modelo de comportamiento
en SystemVerilog. Se realiza un testbech, en SystemVerilog, en el que se muestra de manera simple el funcionamiento del decodificador. Se implementa el decodificador en la FPGA, utilizando los switches 
(iniciando en el cero) como entrada y un display para 7 segmentos para visualizar el funcionamiento del decodificador.

