<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>AVM on Babyworm Hugo Site</title>
    <link>http://localhost:8080/tags/avm/</link>
    <description>Recent content in AVM on Babyworm Hugo Site</description>
    <generator>Hugo</generator>
    <language>en</language>
    <managingEditor>babyworm@gmail.com (babyworm)</managingEditor>
    <webMaster>babyworm@gmail.com (babyworm)</webMaster>
    <copyright>© Babyworm, All Rights Reserved.</copyright>
    <lastBuildDate>Tue, 28 Aug 2007 02:38:00 +0000</lastBuildDate>
    <atom:link href="http://localhost:8080/tags/avm/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>잘하는 짓들이다..</title>
      <link>http://localhost:8080/archives/311/</link>
      <pubDate>Tue, 28 Aug 2007 02:38:00 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/311/</guid>
      <description>어떤 것을 하던지 방법론이라는 것이 중요합니다. 잘 짜여진 방법론은 이후의 모든 일에 영향을 주기 때문이지요. SystemVerilog 기반의 검증은 현재 VMM, AVM 등 여러가지 방법론을 지니고 있습니다(사실 방법론이라기보다 verification library라는 표현이 맞을 지 모르겠습니다만..). 그런데, 문제는 이러한 verification library들이 tool dependent할 요소가 거의 없음</description>
    </item>
    <item>
      <title>TLM으로 설계가 이동할 것인가?</title>
      <link>http://localhost:8080/archives/140/</link>
      <pubDate>Mon, 23 Oct 2006 02:04:10 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/140/</guid>
      <description>Transaction Level Modeling(이후 TLM)이라는 것이 한 2-3년전부터 SoC설계 분야에서 논문/책/툴을 쏟아내고 있습니다. 그만큼 이제 시장 상황이 익어간다는 것이겠지요. 하지만 설계라는 분야에서 RTL에서 TLM 수준으로 추상화 수준이 이동할 것이라고 믿었던 사람들도 이제는 거의 TLM 수준에서 설계가 이루어질 것이라 믿고 있지 않습니다. 그 이유는</description>
    </item>
  </channel>
</rss>
