m255
K4
z2
!s11f vlog 2019.2 2019.04, Apr 17 2019
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dE:/FPGA/Xilinx/LSFR/lsfr_test/script
T_opt
!s110 1680928856
V987mQGDQLZ]eA`m4gIMnB3
04 17 4 work tb_fibonacci_lsfr fast 0
=1-d4bed98e084c-6430f058-f3-2fcc
o-quiet -auto_acc_if_foreign -work work +acc
Z1 tCvgOpt 0
n@_opt
OL;O;2019.2;69
vfibonacci_lsfr
Z2 !s110 1680928854
!i10b 1
!s100 QJQ9QGV>0mZNjal=@0Z_02
!s11b g`G2Z>CMNS<7>TBVc?7lX3
IFQ4;ZUc>=oA9a5FW_cQ`60
Z3 VDg1SIo80bB@j0V0VzS_@n1
R0
w1679220084
8E:/FPGA/Xilinx/LSFR/lsfr_test/src/fibonacci_lsfr/fibonacci_lsfr.v
FE:/FPGA/Xilinx/LSFR/lsfr_test/src/fibonacci_lsfr/fibonacci_lsfr.v
L0 48
Z4 OL;L;2019.2;69
r1
!s85 1
31
Z5 !s108 1680928854.000000
Z6 !s107 E:/FPGA/Xilinx/LSFR/lsfr_test/src/fibonacci_lsfr/fibonacci_lsfr.v|E:/FPGA/Xilinx/LSFR/lsfr_test/sim/tb_fibonacci_lsfr/tb_fibonacci_lsfr.v|
Z7 !s90 -reportprogress|300|-93|-work|work|E:/FPGA/Xilinx/LSFR/lsfr_test/sim/tb_fibonacci_lsfr/tb_fibonacci_lsfr.v|E:/FPGA/Xilinx/LSFR/lsfr_test/src/fibonacci_lsfr/fibonacci_lsfr.v|
!i113 0
Z8 o-93 -work work -L mtiAvm -L mtiRnm -L mtiOvm -L mtiUvm -L mtiUPF -L infact
R1
vtb_fibonacci_lsfr
R2
!i10b 1
!s100 B2aHMDZL[iDhU0:dMHEcd2
!s11b T[36M;C^YJMn1T49CoREg3
I=^8fVIWYKCFE5>l_`h0`J0
R3
R0
w1680928597
8E:/FPGA/Xilinx/LSFR/lsfr_test/sim/tb_fibonacci_lsfr/tb_fibonacci_lsfr.v
FE:/FPGA/Xilinx/LSFR/lsfr_test/sim/tb_fibonacci_lsfr/tb_fibonacci_lsfr.v
L0 5
R4
r1
!s85 1
31
R5
R6
R7
!i113 0
R8
R1
