TimeQuest Timing Analyzer report for QUSBEVB_REVA_EP2C20_Template
Wed Jun 06 12:02:13 2012
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst1|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'control_disparo:inst|EA[0]'
 13. Slow Model Setup: 'inst1|altpll_component|pll|clk[1]'
 14. Slow Model Hold: 'control_disparo:inst|EA[0]'
 15. Slow Model Hold: 'inst1|altpll_component|pll|clk[0]'
 16. Slow Model Hold: 'inst1|altpll_component|pll|clk[1]'
 17. Slow Model Minimum Pulse Width: 'control_disparo:inst|EA[0]'
 18. Slow Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'
 19. Slow Model Minimum Pulse Width: 'ifclk'
 20. Slow Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[0]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'inst1|altpll_component|pll|clk[0]'
 33. Fast Model Setup: 'control_disparo:inst|EA[0]'
 34. Fast Model Setup: 'inst1|altpll_component|pll|clk[1]'
 35. Fast Model Hold: 'control_disparo:inst|EA[0]'
 36. Fast Model Hold: 'inst1|altpll_component|pll|clk[0]'
 37. Fast Model Hold: 'inst1|altpll_component|pll|clk[1]'
 38. Fast Model Minimum Pulse Width: 'control_disparo:inst|EA[0]'
 39. Fast Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'
 40. Fast Model Minimum Pulse Width: 'ifclk'
 41. Fast Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[0]'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Propagation Delay
 47. Minimum Propagation Delay
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Web Edition ;
; Revision Name      ; QUSBEVB_REVA_EP2C20_Template                     ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F256C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                  ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; Clock Name                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                              ; Targets                               ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; control_disparo:inst|EA[0]        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { control_disparo:inst|EA[0] }        ;
; ifclk                             ; Base      ; 20.833 ; 48.0 MHz   ; 0.000 ; 10.416 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { ifclk }                             ;
; inst1|altpll_component|pll|clk[0] ; Generated ; 66.665 ; 15.0 MHz   ; 0.000 ; 33.332 ; 50.00      ; 16        ; 5           ;       ;        ;           ;            ; false    ; ifclk  ; inst1|altpll_component|pll|inclk[0] ; { inst1|altpll_component|pll|clk[0] } ;
; inst1|altpll_component|pll|clk[1] ; Generated ; 19.999 ; 50.0 MHz   ; 0.000 ; 9.999  ; 50.00      ; 24        ; 25          ;       ;        ;           ;            ; false    ; ifclk  ; inst1|altpll_component|pll|inclk[0] ; { inst1|altpll_component|pll|clk[1] } ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                   ;
+-------------+-----------------+-----------------------------------+-------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                        ; Note                                                  ;
+-------------+-----------------+-----------------------------------+-------------------------------------------------------+
; 212.63 MHz  ; 212.63 MHz      ; inst1|altpll_component|pll|clk[0] ;                                                       ;
; 977.52 MHz  ; 449.84 MHz      ; inst1|altpll_component|pll|clk[1] ; limit due to high minimum pulse width violation (tch) ;
; 1976.28 MHz ; 558.66 MHz      ; control_disparo:inst|EA[0]        ; limit due to hold check                               ;
+-------------+-----------------+-----------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[0] ; -2.667 ; -29.064       ;
; control_disparo:inst|EA[0]        ; 0.247  ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 18.976 ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control_disparo:inst|EA[0]        ; -0.895 ; -0.895        ;
; inst1|altpll_component|pll|clk[0] ; 0.445  ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 0.623  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control_disparo:inst|EA[0]        ; 0.500  ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 8.888  ; 0.000         ;
; ifclk                             ; 10.416 ; 0.000         ;
; inst1|altpll_component|pll|clk[0] ; 32.221 ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst1|altpll_component|pll|clk[0]'                                                                                                                                             ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -2.667 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 3.061      ;
; -1.908 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 2.302      ;
; -1.908 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.074      ; 2.302      ;
; -1.722 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.075      ; 2.117      ;
; -1.722 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.075      ; 2.117      ;
; -1.431 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.075      ; 1.826      ;
; -1.431 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.075      ; 1.826      ;
; 3.496  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; -0.001     ; 3.209      ;
; 3.496  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; -0.001     ; 3.209      ;
; 3.496  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; -0.001     ; 3.209      ;
; 3.496  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; -0.001     ; 3.209      ;
; 3.496  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; -0.001     ; 3.209      ;
; 3.496  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; -0.001     ; 3.209      ;
; 3.496  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; -0.001     ; 3.209      ;
; 3.496  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; -0.001     ; 3.209      ;
; 3.496  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; -0.001     ; 3.209      ;
; 4.100  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; -0.001     ; 2.605      ;
; 4.424  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; 0.000      ; 2.282      ;
; 5.295  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; 0.000      ; 1.411      ;
; 61.962 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.741      ;
; 62.005 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.698      ;
; 62.161 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.001      ; 4.543      ;
; 62.171 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.532      ;
; 62.172 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.531      ;
; 62.172 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.531      ;
; 62.172 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.531      ;
; 62.172 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.531      ;
; 62.172 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.531      ;
; 62.172 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.531      ;
; 62.172 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.531      ;
; 62.172 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.531      ;
; 62.172 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.531      ;
; 62.183 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.520      ;
; 62.204 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.001      ; 4.500      ;
; 62.215 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.488      ;
; 62.215 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.488      ;
; 62.215 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.488      ;
; 62.215 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.488      ;
; 62.215 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.488      ;
; 62.215 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.488      ;
; 62.215 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.488      ;
; 62.215 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.488      ;
; 62.215 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.488      ;
; 62.244 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.459      ;
; 62.343 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.360      ;
; 62.370 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.001      ; 4.334      ;
; 62.381 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.322      ;
; 62.381 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.322      ;
; 62.381 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.322      ;
; 62.381 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.322      ;
; 62.381 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.322      ;
; 62.381 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.322      ;
; 62.381 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.322      ;
; 62.381 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.322      ;
; 62.381 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.322      ;
; 62.382 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.001      ; 4.322      ;
; 62.393 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.310      ;
; 62.393 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.310      ;
; 62.393 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.310      ;
; 62.393 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.310      ;
; 62.393 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.310      ;
; 62.393 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.310      ;
; 62.393 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.310      ;
; 62.393 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.310      ;
; 62.393 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.310      ;
; 62.443 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.001      ; 4.261      ;
; 62.454 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.249      ;
; 62.454 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.249      ;
; 62.454 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.249      ;
; 62.454 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.249      ;
; 62.454 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.249      ;
; 62.454 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.249      ;
; 62.454 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.249      ;
; 62.454 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.249      ;
; 62.454 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.249      ;
; 62.542 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.001      ; 4.162      ;
; 62.553 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.150      ;
; 62.553 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.150      ;
; 62.553 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.150      ;
; 62.553 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.150      ;
; 62.553 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.150      ;
; 62.553 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.150      ;
; 62.553 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 4.150      ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'control_disparo:inst|EA[0]'                                                                                                                    ;
+-------+----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.247 ; control_disparo:inst|EA[0] ; control_disparo:inst|PA_0 ; control_disparo:inst|EA[0] ; control_disparo:inst|EA[0] ; 0.500        ; 1.680      ; 1.062      ;
; 0.747 ; control_disparo:inst|EA[0] ; control_disparo:inst|PA_0 ; control_disparo:inst|EA[0] ; control_disparo:inst|EA[0] ; 1.000        ; 1.680      ; 1.062      ;
+-------+----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                           ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 18.976 ; Retrasar_entrada:inst2|q2_Entrada ; Retrasar_entrada:inst2|q3_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.061      ;
; 18.989 ; Retrasar_entrada:inst2|q1_Entrada ; Retrasar_entrada:inst2|q2_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.048      ;
; 19.117 ; Retrasar_entrada:inst2|q3_Entrada ; Retrasar_entrada:inst2|q4_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.920      ;
; 19.126 ; Retrasar_entrada:inst2|q4_Entrada ; Retrasar_entrada:inst2|q5_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.911      ;
; 19.128 ; Retrasar_entrada:inst2|q0_Entrada ; Retrasar_entrada:inst2|q1_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.909      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'control_disparo:inst|EA[0]'                                                                                                                      ;
+--------+----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.895 ; control_disparo:inst|EA[0] ; control_disparo:inst|PA_0 ; control_disparo:inst|EA[0] ; control_disparo:inst|EA[0] ; 0.000        ; 1.680      ; 1.062      ;
; -0.395 ; control_disparo:inst|EA[0] ; control_disparo:inst|PA_0 ; control_disparo:inst|EA[0] ; control_disparo:inst|EA[0] ; -0.500       ; 1.680      ; 1.062      ;
+--------+----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst1|altpll_component|pll|clk[0]'                                                                                                                                             ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.445 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.633 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.919      ;
; 0.967 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.253      ;
; 0.975 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 1.014 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.300      ;
; 1.014 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.300      ;
; 1.019 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.021 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.307      ;
; 1.024 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.310      ;
; 1.120 ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.000      ; 1.411      ;
; 1.155 ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.440      ;
; 1.186 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.472      ;
; 1.188 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.075      ; 1.826      ;
; 1.188 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.075      ; 1.826      ;
; 1.270 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.555      ;
; 1.273 ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.559      ;
; 1.350 ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.001     ; 1.640      ;
; 1.399 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.685      ;
; 1.407 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.414 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.051      ;
; 1.414 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.051      ;
; 1.447 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.733      ;
; 1.447 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.733      ;
; 1.451 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.737      ;
; 1.452 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.738      ;
; 1.457 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.743      ;
; 1.479 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.765      ;
; 1.479 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.075      ; 2.117      ;
; 1.479 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.075      ; 2.117      ;
; 1.487 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.773      ;
; 1.527 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.813      ;
; 1.531 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.817      ;
; 1.532 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.818      ;
; 1.559 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.845      ;
; 1.607 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.893      ;
; 1.611 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.897      ;
; 1.631 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.917      ;
; 1.691 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.977      ;
; 1.706 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.992      ;
; 1.711 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.997      ;
; 1.722 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.008      ;
; 1.733 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.019      ;
; 1.786 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.072      ;
; 1.791 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.077      ;
; 1.802 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.088      ;
; 1.813 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.099      ;
; 1.865 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.151      ;
; 1.866 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.152      ;
; 1.871 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.157      ;
; 1.882 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.168      ;
; 1.893 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.179      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.899 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 1.945 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.231      ;
; 1.946 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.232      ;
; 1.962 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.248      ;
; 1.973 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.259      ;
; 1.991 ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.000      ; 2.282      ;
; 1.997 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.283      ;
; 2.025 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.311      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.313      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.313      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.313      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.313      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.313      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.313      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.313      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.313      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.313      ;
; 2.105 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.391      ;
; 2.381 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.666      ;
; 2.381 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.666      ;
; 2.381 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.666      ;
; 2.381 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.666      ;
; 2.381 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.666      ;
; 2.381 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.666      ;
; 2.381 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.666      ;
; 2.381 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.666      ;
; 2.381 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.666      ;
; 2.627 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.914      ;
; 2.919 ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.001     ; 3.209      ;
; 2.919 ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.001     ; 3.209      ;
; 2.919 ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.001     ; 3.209      ;
; 2.919 ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.001     ; 3.209      ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                           ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.623 ; Retrasar_entrada:inst2|q0_Entrada ; Retrasar_entrada:inst2|q1_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.909      ;
; 0.625 ; Retrasar_entrada:inst2|q4_Entrada ; Retrasar_entrada:inst2|q5_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.911      ;
; 0.634 ; Retrasar_entrada:inst2|q3_Entrada ; Retrasar_entrada:inst2|q4_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.920      ;
; 0.762 ; Retrasar_entrada:inst2|q1_Entrada ; Retrasar_entrada:inst2|q2_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.048      ;
; 0.775 ; Retrasar_entrada:inst2|q2_Entrada ; Retrasar_entrada:inst2|q3_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.061      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'control_disparo:inst|EA[0]'                                                                   ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Fall       ; control_disparo:inst|PA_0 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Fall       ; control_disparo:inst|PA_0 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Rise       ; inst|EA[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Rise       ; inst|EA[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Fall       ; inst|Mux3~1|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Fall       ; inst|Mux3~1|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Rise       ; inst|Mux3~1|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Rise       ; inst|Mux3~1|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Fall       ; inst|PA_0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Fall       ; inst|PA_0|datac           ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q0_Entrada             ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q1_Entrada             ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q2_Entrada             ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q3_Entrada             ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q4_Entrada             ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q5_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q0_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q1_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q2_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q3_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q4_Entrada             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q5_Entrada             ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q0_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q1_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q2_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q3_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q4_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q5_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q0_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q1_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q2_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q3_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q4_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q5_Entrada|clk                          ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ifclk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; ifclk|combout                       ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[1]   ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; ifclk|combout                       ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[1]   ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 18.202 ; 20.833       ; 2.631          ; Port Rate        ; ifclk ; Rise       ; ifclk                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[0]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[0]                    ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[1]                    ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[2]                    ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[0]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[1]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[2]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[3]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[4]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[5]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[6]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[7]            ;
; 32.221 ; 33.332       ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[8]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[0]                    ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[1]                    ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[2]                    ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[0]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[1]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[2]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[3]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[4]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[5]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[6]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[7]            ;
; 32.222 ; 33.333       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[8]            ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|outclk   ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[0]|clk                                ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[1]|clk                                ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[2]|clk                                ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[0]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[1]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[2]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[3]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[4]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[5]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[6]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[7]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[8]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|outclk   ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[0]|clk                                ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[1]|clk                                ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[2]|clk                                ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[0]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[1]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[2]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[3]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[4]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[5]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[6]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[7]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[8]|clk                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; 9.105 ; 9.105 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; 7.172 ; 7.172 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; -7.658 ; -7.658 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; -6.924 ; -6.924 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+--------+--------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-----------+----------------------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+----------------------------+--------+--------+------------+-----------------------------------+
; IO_C1     ; control_disparo:inst|EA[0] ; 7.939  ; 7.939  ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ;        ; 7.425  ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; control_disparo:inst|EA[0] ; 7.939  ; 7.939  ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ; 7.425  ;        ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_J12    ; control_disparo:inst|EA[0] ; 5.637  ; 5.637  ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; ifclk                      ; 10.716 ; 10.716 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk                      ; 10.251 ; 10.251 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_G15    ; ifclk                      ; 5.192  ; 5.192  ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ; 2.886  ;        ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_G15    ; ifclk                      ;        ; 4.084  ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ;        ; 2.886  ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; IO_C1     ; ifclk                      ; 8.456  ; 8.456  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+----------------------------+--------+--------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; IO_C1     ; control_disparo:inst|EA[0] ; 7.939 ; 7.939 ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ;       ; 7.425 ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; control_disparo:inst|EA[0] ; 7.939 ; 7.939 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ; 7.425 ;       ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_J12    ; control_disparo:inst|EA[0] ; 5.637 ; 5.637 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; ifclk                      ; 7.733 ; 7.733 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk                      ; 7.123 ; 7.123 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_G15    ; ifclk                      ; 4.084 ; 4.815 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ; 2.886 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_G15    ; ifclk                      ;       ; 4.084 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ;       ; 2.886 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; IO_C1     ; ifclk                      ; 8.456 ; 8.456 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; IO_E3      ; IO_C1       ; 14.989 ;    ;    ; 14.989 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; IO_E3      ; IO_C1       ; 14.989 ;    ;    ; 14.989 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[0] ; -1.382 ; -15.238       ;
; control_disparo:inst|EA[0]        ; 0.452  ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 19.547 ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control_disparo:inst|EA[0]        ; -0.343 ; -0.343        ;
; inst1|altpll_component|pll|clk[0] ; 0.215  ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 0.243  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control_disparo:inst|EA[0]        ; 0.500  ; 0.000         ;
; inst1|altpll_component|pll|clk[1] ; 8.999  ; 0.000         ;
; ifclk                             ; 10.416 ; 0.000         ;
; inst1|altpll_component|pll|clk[0] ; 32.332 ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst1|altpll_component|pll|clk[0]'                                                                                                                                             ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.382 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 1.265      ;
; -1.010 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 0.893      ;
; -1.010 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.295     ; 0.893      ;
; -0.956 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.294     ; 0.840      ;
; -0.956 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.294     ; 0.840      ;
; -0.834 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.294     ; 0.718      ;
; -0.834 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.005        ; -0.294     ; 0.718      ;
; 5.416  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; 0.000      ; 1.284      ;
; 5.416  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; 0.000      ; 1.284      ;
; 5.416  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; 0.000      ; 1.284      ;
; 5.416  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; 0.000      ; 1.284      ;
; 5.416  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; 0.000      ; 1.284      ;
; 5.416  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; 0.000      ; 1.284      ;
; 5.416  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; 0.000      ; 1.284      ;
; 5.416  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; 0.000      ; 1.284      ;
; 5.416  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; 0.000      ; 1.284      ;
; 5.719  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; 0.000      ; 0.981      ;
; 5.807  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; 0.001      ; 0.894      ;
; 6.125  ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 6.668        ; 0.001      ; 0.576      ;
; 64.943 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.754      ;
; 64.950 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.747      ;
; 64.950 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.747      ;
; 64.950 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.747      ;
; 64.950 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.747      ;
; 64.950 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.747      ;
; 64.950 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.747      ;
; 64.950 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.747      ;
; 64.950 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.747      ;
; 64.950 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.747      ;
; 64.954 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.743      ;
; 64.961 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.736      ;
; 64.961 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.736      ;
; 64.961 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.736      ;
; 64.961 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.736      ;
; 64.961 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.736      ;
; 64.961 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.736      ;
; 64.961 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.736      ;
; 64.961 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.736      ;
; 64.961 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.736      ;
; 65.006 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.691      ;
; 65.006 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.691      ;
; 65.012 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.001      ; 1.686      ;
; 65.013 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.013 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.013 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.013 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.013 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.013 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.013 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.013 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.013 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.013 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.013 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.013 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.013 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.013 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.013 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.013 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.013 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.013 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.684      ;
; 65.022 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.675      ;
; 65.023 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.001      ; 1.675      ;
; 65.029 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.668      ;
; 65.029 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.668      ;
; 65.029 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.668      ;
; 65.029 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.668      ;
; 65.029 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.668      ;
; 65.029 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.668      ;
; 65.029 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.668      ;
; 65.029 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.668      ;
; 65.029 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.668      ;
; 65.070 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.627      ;
; 65.075 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.001      ; 1.623      ;
; 65.075 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.001      ; 1.623      ;
; 65.077 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.620      ;
; 65.077 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.620      ;
; 65.077 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.620      ;
; 65.077 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.620      ;
; 65.077 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.620      ;
; 65.077 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.620      ;
; 65.077 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.620      ;
; 65.077 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.620      ;
; 65.077 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 66.665       ; 0.000      ; 1.620      ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'control_disparo:inst|EA[0]'                                                                                                                    ;
+-------+----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.452 ; control_disparo:inst|EA[0] ; control_disparo:inst|PA_0 ; control_disparo:inst|EA[0] ; control_disparo:inst|EA[0] ; 0.500        ; 0.642      ; 0.440      ;
; 0.952 ; control_disparo:inst|EA[0] ; control_disparo:inst|PA_0 ; control_disparo:inst|EA[0] ; control_disparo:inst|EA[0] ; 1.000        ; 0.642      ; 0.440      ;
+-------+----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                           ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 19.547 ; Retrasar_entrada:inst2|q2_Entrada ; Retrasar_entrada:inst2|q3_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.484      ;
; 19.555 ; Retrasar_entrada:inst2|q1_Entrada ; Retrasar_entrada:inst2|q2_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.476      ;
; 19.631 ; Retrasar_entrada:inst2|q3_Entrada ; Retrasar_entrada:inst2|q4_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.400      ;
; 19.634 ; Retrasar_entrada:inst2|q4_Entrada ; Retrasar_entrada:inst2|q5_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.397      ;
; 19.636 ; Retrasar_entrada:inst2|q0_Entrada ; Retrasar_entrada:inst2|q1_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 0.395      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'control_disparo:inst|EA[0]'                                                                                                                      ;
+--------+----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.343 ; control_disparo:inst|EA[0] ; control_disparo:inst|PA_0 ; control_disparo:inst|EA[0] ; control_disparo:inst|EA[0] ; 0.000        ; 0.642      ; 0.440      ;
; 0.157  ; control_disparo:inst|EA[0] ; control_disparo:inst|PA_0 ; control_disparo:inst|EA[0] ; control_disparo:inst|EA[0] ; -0.500       ; 0.642      ; 0.440      ;
+--------+----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst1|altpll_component|pll|clk[0]'                                                                                                                                             ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.358 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.362 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.372 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.418 ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.001      ; 0.576      ;
; 0.444 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.596      ;
; 0.450 ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.601      ;
; 0.469 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.620      ;
; 0.491 ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.496 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.500 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|EA[0]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.000      ; 0.657      ;
; 0.512 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.665      ;
; 0.515 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.531 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.535 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.547 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.566 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.582 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.585 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.737      ;
; 0.610 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.620 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.772      ;
; 0.638 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.645 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.660 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.673 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.680 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.832      ;
; 0.680 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.832      ;
; 0.695 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.847      ;
; 0.708 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.860      ;
; 0.714 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.866      ;
; 0.715 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.867      ;
; 0.715 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.867      ;
; 0.719 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.294     ; 0.718      ;
; 0.719 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.294     ; 0.718      ;
; 0.730 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.882      ;
; 0.736 ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.001      ; 0.894      ;
; 0.743 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.895      ;
; 0.744 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.896      ;
; 0.749 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.901      ;
; 0.750 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.902      ;
; 0.765 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.917      ;
; 0.784 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.936      ;
; 0.795 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 0.793      ;
; 0.795 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 0.793      ;
; 0.819 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.971      ;
; 0.826 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.977      ;
; 0.826 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.977      ;
; 0.826 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.977      ;
; 0.826 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.977      ;
; 0.826 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.977      ;
; 0.826 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.977      ;
; 0.826 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.977      ;
; 0.826 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.977      ;
; 0.826 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.977      ;
; 0.841 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.294     ; 0.840      ;
; 0.841 ; control_disparo:inst|EA[0]         ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.294     ; 0.840      ;
; 0.965 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.118      ;
; 0.968 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.119      ;
; 0.968 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.119      ;
; 0.968 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.119      ;
; 0.968 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.119      ;
; 0.968 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.119      ;
; 0.968 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.119      ;
; 0.968 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.119      ;
; 0.968 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.119      ;
; 0.968 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.119      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.051 ; control_disparo:inst|EA[0]         ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 0.000        ; -0.295     ; 1.049      ;
; 1.091 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.244      ;
; 1.127 ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.000      ; 1.284      ;
; 1.127 ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.000      ; 1.284      ;
; 1.127 ; Retrasar_entrada:inst2|q5_Entrada  ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 0.005        ; 0.000      ; 1.284      ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                           ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.243 ; Retrasar_entrada:inst2|q0_Entrada ; Retrasar_entrada:inst2|q1_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; Retrasar_entrada:inst2|q4_Entrada ; Retrasar_entrada:inst2|q5_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.248 ; Retrasar_entrada:inst2|q3_Entrada ; Retrasar_entrada:inst2|q4_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.400      ;
; 0.324 ; Retrasar_entrada:inst2|q1_Entrada ; Retrasar_entrada:inst2|q2_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.476      ;
; 0.332 ; Retrasar_entrada:inst2|q2_Entrada ; Retrasar_entrada:inst2|q3_Entrada ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.484      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'control_disparo:inst|EA[0]'                                                                   ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Fall       ; control_disparo:inst|PA_0 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Fall       ; control_disparo:inst|PA_0 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Rise       ; inst|EA[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Rise       ; inst|EA[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Fall       ; inst|Mux3~1|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Fall       ; inst|Mux3~1|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Rise       ; inst|Mux3~1|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Rise       ; inst|Mux3~1|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_disparo:inst|EA[0] ; Fall       ; inst|PA_0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_disparo:inst|EA[0] ; Fall       ; inst|PA_0|datac           ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q0_Entrada             ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q1_Entrada             ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q2_Entrada             ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q3_Entrada             ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q4_Entrada             ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q5_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q0_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q1_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q2_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q3_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q4_Entrada             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; Retrasar_entrada:inst2|q5_Entrada             ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q0_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q1_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q2_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q3_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q4_Entrada|clk                          ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q5_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q0_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q1_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q2_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q3_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q4_Entrada|clk                          ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst2|q5_Entrada|clk                          ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ifclk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; ifclk|combout                       ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[1]   ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; ifclk|combout                       ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[1]   ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 18.453 ; 20.833       ; 2.380          ; Port Rate        ; ifclk ; Rise       ; ifclk                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[0]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[0]                    ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[1]                    ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[2]                    ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[0]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[1]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[2]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[3]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[4]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[5]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[6]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[7]            ;
; 32.332 ; 33.332       ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[8]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[0]                    ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[1]                    ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|EA[2]                    ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[0]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[1]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[2]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[3]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[4]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[5]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[6]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[7]            ;
; 32.333 ; 33.333       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; control_disparo:inst|cuenta_180[8]            ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|outclk   ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[0]|clk                                ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[1]|clk                                ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[2]|clk                                ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[0]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[1]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[2]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[3]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[4]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[5]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[6]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[7]|clk                        ;
; 33.332 ; 33.332       ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[8]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst1|altpll_component|_clk0~clkctrl|outclk   ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[0]|clk                                ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[1]|clk                                ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|EA[2]|clk                                ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[0]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[1]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[2]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[3]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[4]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[5]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[6]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[7]|clk                        ;
; 33.333 ; 33.333       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[0] ; Rise       ; inst|cuenta_180[8]|clk                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; 4.936 ; 4.936 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; 4.115 ; 4.115 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; -4.301 ; -4.301 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; -3.995 ; -3.995 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+--------+--------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; IO_C1     ; control_disparo:inst|EA[0] ; 3.434 ; 3.434 ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ;       ; 3.207 ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; control_disparo:inst|EA[0] ; 3.434 ; 3.434 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ; 3.207 ;       ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_J12    ; control_disparo:inst|EA[0] ; 2.479 ; 2.479 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; ifclk                      ; 4.126 ; 4.126 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk                      ; 3.916 ; 3.916 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_G15    ; ifclk                      ; 1.993 ; 1.993 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ; 1.098 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_G15    ; ifclk                      ;       ; 1.457 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ;       ; 1.098 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; IO_C1     ; ifclk                      ; 3.334 ; 3.334 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; IO_C1     ; control_disparo:inst|EA[0] ; 3.434 ; 3.434 ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ;       ; 3.207 ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; control_disparo:inst|EA[0] ; 3.434 ; 3.434 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ; 3.207 ;       ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_J12    ; control_disparo:inst|EA[0] ; 2.479 ; 2.479 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; ifclk                      ; 3.084 ; 3.084 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk                      ; 2.819 ; 2.819 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_G15    ; ifclk                      ; 1.457 ; 1.872 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ; 1.098 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_G15    ; ifclk                      ;       ; 1.457 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ;       ; 1.098 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; IO_C1     ; ifclk                      ; 3.334 ; 3.334 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; IO_E3      ; IO_C1       ; 7.212 ;    ;    ; 7.212 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; IO_E3      ; IO_C1       ; 7.212 ;    ;    ; 7.212 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                              ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                   ; -2.667  ; -0.895 ; N/A      ; N/A     ; 0.500               ;
;  control_disparo:inst|EA[0]        ; 0.247   ; -0.895 ; N/A      ; N/A     ; 0.500               ;
;  ifclk                             ; N/A     ; N/A    ; N/A      ; N/A     ; 10.416              ;
;  inst1|altpll_component|pll|clk[0] ; -2.667  ; 0.215  ; N/A      ; N/A     ; 32.221              ;
;  inst1|altpll_component|pll|clk[1] ; 18.976  ; 0.243  ; N/A      ; N/A     ; 8.888               ;
; Design-wide TNS                    ; -29.064 ; -0.895 ; 0.0      ; 0.0     ; 0.0                 ;
;  control_disparo:inst|EA[0]        ; 0.000   ; -0.895 ; N/A      ; N/A     ; 0.000               ;
;  ifclk                             ; N/A     ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  inst1|altpll_component|pll|clk[0] ; -29.064 ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  inst1|altpll_component|pll|clk[1] ; 0.000   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; 9.105 ; 9.105 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; 7.172 ; 7.172 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; IO_E3     ; ifclk      ; -4.301 ; -4.301 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_E1     ; ifclk      ; -3.995 ; -3.995 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+--------+--------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-----------+----------------------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+----------------------------+--------+--------+------------+-----------------------------------+
; IO_C1     ; control_disparo:inst|EA[0] ; 7.939  ; 7.939  ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ;        ; 7.425  ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; control_disparo:inst|EA[0] ; 7.939  ; 7.939  ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ; 7.425  ;        ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_J12    ; control_disparo:inst|EA[0] ; 5.637  ; 5.637  ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; ifclk                      ; 10.716 ; 10.716 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk                      ; 10.251 ; 10.251 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_G15    ; ifclk                      ; 5.192  ; 5.192  ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ; 2.886  ;        ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_G15    ; ifclk                      ;        ; 4.084  ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ;        ; 2.886  ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; IO_C1     ; ifclk                      ; 8.456  ; 8.456  ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+----------------------------+--------+--------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+
; IO_C1     ; control_disparo:inst|EA[0] ; 3.434 ; 3.434 ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ;       ; 3.207 ; Rise       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; control_disparo:inst|EA[0] ; 3.434 ; 3.434 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_D2     ; control_disparo:inst|EA[0] ; 3.207 ;       ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_J12    ; control_disparo:inst|EA[0] ; 2.479 ; 2.479 ; Fall       ; control_disparo:inst|EA[0]        ;
; IO_C1     ; ifclk                      ; 3.084 ; 3.084 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_D2     ; ifclk                      ; 2.819 ; 2.819 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_G15    ; ifclk                      ; 1.457 ; 1.872 ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ; 1.098 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; IO_G15    ; ifclk                      ;       ; 1.457 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk                      ;       ; 1.098 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; IO_C1     ; ifclk                      ; 3.334 ; 3.334 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+----------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; IO_E3      ; IO_C1       ; 14.989 ;    ;    ; 14.989 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; IO_E3      ; IO_C1       ; 7.212 ;    ;    ; 7.212 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control_disparo:inst|EA[0]        ; control_disparo:inst|EA[0]        ; 0        ; 0        ; 1        ; 1        ;
; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 31       ; 31       ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 195      ; 0        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 13       ; 0        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control_disparo:inst|EA[0]        ; control_disparo:inst|EA[0]        ; 0        ; 0        ; 1        ; 1        ;
; control_disparo:inst|EA[0]        ; inst1|altpll_component|pll|clk[0] ; 31       ; 31       ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[0] ; inst1|altpll_component|pll|clk[0] ; 195      ; 0        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[0] ; 13       ; 0        ; 0        ; 0        ;
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 14    ; 14   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 30    ; 30   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Web Edition
    Info: Processing started: Wed Jun 06 12:02:09 2012
Info: Command: quartus_sta CSN_fpga_detect_pico -c QUSBEVB_REVA_EP2C20_Template
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "inst|PA_0|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'QUSBEVB_REVA_EP2C20_Template.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL Clocks
    Info (332110): create_clock -period 20.833 -waveform {0.000 10.416} -name ifclk ifclk
    Info (332110): create_generated_clock -source {inst1|altpll_component|pll|inclk[0]} -divide_by 16 -multiply_by 5 -duty_cycle 50.00 -name {inst1|altpll_component|pll|clk[0]} {inst1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {inst1|altpll_component|pll|inclk[0]} -divide_by 24 -multiply_by 25 -duty_cycle 50.00 -name {inst1|altpll_component|pll|clk[1]} {inst1|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name control_disparo:inst|EA[0] control_disparo:inst|EA[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.667
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.667       -29.064 inst1|altpll_component|pll|clk[0] 
    Info (332119):     0.247         0.000 control_disparo:inst|EA[0] 
    Info (332119):    18.976         0.000 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -0.895
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.895        -0.895 control_disparo:inst|EA[0] 
    Info (332119):     0.445         0.000 inst1|altpll_component|pll|clk[0] 
    Info (332119):     0.623         0.000 inst1|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.500         0.000 control_disparo:inst|EA[0] 
    Info (332119):     8.888         0.000 inst1|altpll_component|pll|clk[1] 
    Info (332119):    10.416         0.000 ifclk 
    Info (332119):    32.221         0.000 inst1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 5 output pins without output pin load capacitance assignment
    Info (306007): Pin "IO_D2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO_C1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pa4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO_G15" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO_J12" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.382
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.382       -15.238 inst1|altpll_component|pll|clk[0] 
    Info (332119):     0.452         0.000 control_disparo:inst|EA[0] 
    Info (332119):    19.547         0.000 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -0.343
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.343        -0.343 control_disparo:inst|EA[0] 
    Info (332119):     0.215         0.000 inst1|altpll_component|pll|clk[0] 
    Info (332119):     0.243         0.000 inst1|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.500         0.000 control_disparo:inst|EA[0] 
    Info (332119):     8.999         0.000 inst1|altpll_component|pll|clk[1] 
    Info (332119):    10.416         0.000 ifclk 
    Info (332119):    32.332         0.000 inst1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 232 megabytes
    Info: Processing ended: Wed Jun 06 12:02:13 2012
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


