-----
### 페이징 : 더 빠른 변환 (TLB, Translation Lookaside Buffer)
-----
1. 페이징은 상당한 성능 저하를 가져올 수 있음
   - 프로세스 주소 공간을 작은 고정된 크기(즉, 페이지)로 나누고 각 페이지를 실제 위치(매핑 정보, Mapping Information)를 메모리에 저장
   - 매핑 정보를 저장하는 자료 구조를 페이지 테이블이라고 함
   - 매핑 정보 저장을 위해 큰 메모리 공간이 요구되며, 가상 주소에서 물리 주소로의 주소 변환을 위해 메모리에 존재하는 매핑 정보를 읽어야 함
   - 페이지 테이블 접근을 위한 메모리 읽기 작업은 엄청난 성능 저하를 유발

2. 주소 변환을 빠르게 하기 위해 변환-색인 버퍼(Translation Lookaside Buffer) 또는 TLB를 도입
   - TLB는 칩의 메모리 관리부(Memory Management Unit, MMU)의 일부
   - 자주 참조되는 가상 주소-실 주소 변환 정보를 저장하는 하드웨어 캐시로, 주소-변환(Address-Translation Cache)가 좀 더 적합한 명칭
   - 가상 메모리 참조 시, 하드웨어는 먼저 TLB에 원하는 변환 정보가 있는지 확인하고, 있다면 페이지 테이블(모든 변환 정보를 가지고 있음)을 통하지 않고 변환을 빠르게 성능하므로, 실질적으로 페이징 성능을 향상
