EN lcd NULL "D:/UPB/Upb Sistemas/Arquitectura de Procesadores/Tercer Parcial/Proyecto Final/vhdl-cpu/CPU VHDL/ProyectoFinal/lcd.vhd" sub00/vhpl02 1616857717
AR lcd behavioral "D:/UPB/Upb Sistemas/Arquitectura de Procesadores/Tercer Parcial/Proyecto Final/vhdl-cpu/CPU VHDL/ProyectoFinal/lcd.vhd" sub00/vhpl03 1616857718
EN unidadcontrol NULL "D:/UPB/Upb Sistemas/Arquitectura de Procesadores/Tercer Parcial/Proyecto Final/vhdl-cpu/CPU VHDL/unidadControl.vhd" sub00/vhpl00 1616856292
AR unidadcontrol behavioral "D:/UPB/Upb Sistemas/Arquitectura de Procesadores/Tercer Parcial/Proyecto Final/vhdl-cpu/CPU VHDL/unidadControl.vhd" sub00/vhpl01 1616856293
