Fitter report for vga
Sun Nov 21 12:09:24 2010
Quartus II Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sun Nov 21 12:09:24 2010         ;
; Quartus II Version                 ; 10.0 Build 262 08/18/2010 SP 1 SJ Web Edition ;
; Revision Name                      ; vga                                           ;
; Top-level Entity Name              ; vga                                           ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C35F672C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 3,743 / 33,216 ( 11 % )                       ;
;     Total combinational functions  ; 3,736 / 33,216 ( 11 % )                       ;
;     Dedicated logic registers      ; 771 / 33,216 ( 2 % )                          ;
; Total registers                    ; 771                                           ;
; Total pins                         ; 37 / 475 ( 8 % )                              ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 75,776 / 483,840 ( 16 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4571 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4571 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4568    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/VGA-VHDL/DE2/vga.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 3,743 / 33,216 ( 11 % )   ;
;     -- Combinational with no register       ; 2972                      ;
;     -- Register only                        ; 7                         ;
;     -- Combinational with a register        ; 764                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 2900                      ;
;     -- 3 input functions                    ; 656                       ;
;     -- <=2 input functions                  ; 180                       ;
;     -- Register only                        ; 7                         ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 3641                      ;
;     -- arithmetic mode                      ; 95                        ;
;                                             ;                           ;
; Total registers*                            ; 771 / 34,593 ( 2 % )      ;
;     -- Dedicated logic registers            ; 771 / 33,216 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 244 / 2,076 ( 12 % )      ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 37 / 475 ( 8 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )            ;
; Global signals                              ; 3                         ;
; M4Ks                                        ; 19 / 105 ( 18 % )         ;
; Total block memory bits                     ; 75,776 / 483,840 ( 16 % ) ;
; Total block memory implementation bits      ; 87,552 / 483,840 ( 18 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )            ;
; DSP Blocks                                  ; 0 / 35 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 5%              ;
; Peak interconnect usage (total/H/V)         ; 45% / 44% / 47%           ;
; Maximum fan-out node                        ; reset                     ;
; Maximum fan-out                             ; 757                       ;
; Highest non-global fan-out signal           ; reset                     ;
; Highest non-global fan-out                  ; 757                       ;
; Total fan-out                               ; 17769                     ;
; Average fan-out                             ; 3.88                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3743 / 33216 ( 11 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 2972                  ; 0                              ;
;     -- Register only                        ; 7                     ; 0                              ;
;     -- Combinational with a register        ; 764                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2900                  ; 0                              ;
;     -- 3 input functions                    ; 656                   ; 0                              ;
;     -- <=2 input functions                  ; 180                   ; 0                              ;
;     -- Register only                        ; 7                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3641                  ; 0                              ;
;     -- arithmetic mode                      ; 95                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 771                   ; 0                              ;
;     -- Dedicated logic registers            ; 771 / 33216 ( 2 % )   ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 244 / 2076 ( 11 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 37                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 75776                 ; 0                              ;
; Total RAM block bits                        ; 87552                 ; 0                              ;
; M4K                                         ; 19 / 105 ( 18 % )     ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 3 / 20 ( 15 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 17930                 ; 0                              ;
;     -- Registered Connections               ; 6911                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 2                     ; 0                              ;
;     -- Output Ports                         ; 35                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock ; N2    ; 2        ; 0            ; 18           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset ; G26   ; 5        ; 65           ; 27           ; 1           ; 757                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; h_sync      ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pixclk      ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_b[0] ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_b[1] ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_b[2] ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_b[3] ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_b[4] ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_b[5] ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_b[6] ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_b[7] ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_b[8] ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_b[9] ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_g[0] ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_g[1] ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_g[2] ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_g[3] ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_g[4] ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_g[5] ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_g[6] ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_g[7] ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_g[8] ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_g[9] ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_r[0] ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_r[1] ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_r[2] ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_r[3] ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_r[4] ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_r[5] ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_r[6] ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_r[7] ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_r[8] ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; signal_r[9] ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; v_sync      ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_blank   ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vga_sync    ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 64 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 3        ; 35 / 56 ( 63 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 1 / 65 ( 2 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 59 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; h_sync                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; signal_r[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; signal_g[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; signal_g[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; vga_sync                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; pixclk                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; signal_g[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; signal_g[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; signal_b[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; signal_b[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; signal_r[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; signal_r[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; signal_g[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; signal_b[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; signal_b[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; vga_blank                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; v_sync                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; signal_r[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; signal_g[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; signal_g[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; signal_g[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; signal_r[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; signal_g[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; signal_r[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; signal_r[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; signal_b[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; signal_r[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; signal_g[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; signal_b[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; signal_r[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; signal_r[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; signal_b[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; signal_b[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; signal_b[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; signal_b[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                           ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+--------------+
; |vga                                      ; 3743 (3734) ; 771 (769)                 ; 0 (0)         ; 75776       ; 19   ; 0          ; 0            ; 0       ; 0         ; 37   ; 0            ; 2972 (2965)  ; 7 (6)             ; 764 (763)        ; |vga                                                                                          ;              ;
;    |ram:ram_inst|                         ; 9 (0)       ; 2 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 1 (0)            ; |vga|ram:ram_inst                                                                             ;              ;
;       |altsyncram:altsyncram_component|   ; 9 (0)       ; 2 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 1 (0)            ; |vga|ram:ram_inst|altsyncram:altsyncram_component                                             ;              ;
;          |altsyncram_50c1:auto_generated| ; 9 (2)       ; 2 (2)                     ; 0 (0)         ; 65536       ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (1)             ; 1 (0)            ; |vga|ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated              ;              ;
;             |mux_hib:mux2|                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |vga|ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|mux_hib:mux2 ;              ;
;    |rom:rom_inst|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga|rom:rom_inst                                                                             ;              ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga|rom:rom_inst|altsyncram:altsyncram_component                                             ;              ;
;          |altsyncram_5t61:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |vga|rom:rom_inst|altsyncram:altsyncram_component|altsyncram_5t61:auto_generated              ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; h_sync      ; Output   ; --            ; --            ; --                    ; --  ;
; v_sync      ; Output   ; --            ; --            ; --                    ; --  ;
; pixclk      ; Output   ; --            ; --            ; --                    ; --  ;
; signal_r[0] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_r[1] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_r[2] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_r[3] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_r[4] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_r[5] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_r[6] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_r[7] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_r[8] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_r[9] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_g[0] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_g[1] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_g[2] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_g[3] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_g[4] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_g[5] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_g[6] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_g[7] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_g[8] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_g[9] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_b[0] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_b[1] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_b[2] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_b[3] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_b[4] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_b[5] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_b[6] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_b[7] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_b[8] ; Output   ; --            ; --            ; --                    ; --  ;
; signal_b[9] ; Output   ; --            ; --            ; --                    ; --  ;
; vga_sync    ; Output   ; --            ; --            ; --                    ; --  ;
; vga_blank   ; Output   ; --            ; --            ; --                    ; --  ;
; reset       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; clock       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------+
; Pad To Core Delay Chain Fanout                            ;
+-----------------------------+-------------------+---------+
; Source Pin / Fanout         ; Pad To Core Index ; Setting ;
+-----------------------------+-------------------+---------+
; reset                       ;                   ;         ;
;      - v_enable             ; 1                 ; 6       ;
;      - h_enable             ; 1                 ; 6       ;
;      - pixel_clock          ; 1                 ; 6       ;
;      - horizontal.syn       ; 1                 ; 6       ;
;      - horizontal.front     ; 1                 ; 6       ;
;      - cela_radka_r[106]    ; 1                 ; 6       ;
;      - cela_radka_r[90]     ; 1                 ; 6       ;
;      - cela_radka_r[74]     ; 1                 ; 6       ;
;      - cela_radka_r[122]    ; 1                 ; 6       ;
;      - cela_radka_r[154]    ; 1                 ; 6       ;
;      - cela_radka_r[170]    ; 1                 ; 6       ;
;      - cela_radka_r[138]    ; 1                 ; 6       ;
;      - cela_radka_r[186]    ; 1                 ; 6       ;
;      - cela_radka_r[42]     ; 1                 ; 6       ;
;      - cela_radka_r[26]     ; 1                 ; 6       ;
;      - cela_radka_r[10]     ; 1                 ; 6       ;
;      - cela_radka_r[58]     ; 1                 ; 6       ;
;      - cela_radka_r[218]    ; 1                 ; 6       ;
;      - cela_radka_r[234]    ; 1                 ; 6       ;
;      - cela_radka_r[202]    ; 1                 ; 6       ;
;      - cela_radka_r[250]    ; 1                 ; 6       ;
;      - cela_radka_r[150]    ; 1                 ; 6       ;
;      - cela_radka_r[166]    ; 1                 ; 6       ;
;      - cela_radka_r[134]    ; 1                 ; 6       ;
;      - cela_radka_r[182]    ; 1                 ; 6       ;
;      - cela_radka_r[102]    ; 1                 ; 6       ;
;      - cela_radka_r[86]     ; 1                 ; 6       ;
;      - cela_radka_r[70]     ; 1                 ; 6       ;
;      - cela_radka_r[118]    ; 1                 ; 6       ;
;      - cela_radka_r[38]     ; 1                 ; 6       ;
;      - cela_radka_r[22]     ; 1                 ; 6       ;
;      - cela_radka_r[6]      ; 1                 ; 6       ;
;      - cela_radka_r[54]     ; 1                 ; 6       ;
;      - cela_radka_r[214]    ; 1                 ; 6       ;
;      - cela_radka_r[230]    ; 1                 ; 6       ;
;      - cela_radka_r[198]    ; 1                 ; 6       ;
;      - cela_radka_r[246]    ; 1                 ; 6       ;
;      - cela_radka_r[98]     ; 1                 ; 6       ;
;      - cela_radka_r[82]     ; 1                 ; 6       ;
;      - cela_radka_r[66]     ; 1                 ; 6       ;
;      - cela_radka_r[114]    ; 1                 ; 6       ;
;      - cela_radka_r[146]    ; 1                 ; 6       ;
;      - cela_radka_r[162]    ; 1                 ; 6       ;
;      - cela_radka_r[130]    ; 1                 ; 6       ;
;      - cela_radka_r[178]    ; 1                 ; 6       ;
;      - cela_radka_r[34]     ; 1                 ; 6       ;
;      - cela_radka_r[18]     ; 1                 ; 6       ;
;      - cela_radka_r[2]      ; 1                 ; 6       ;
;      - cela_radka_r[50]     ; 1                 ; 6       ;
;      - cela_radka_r[210]    ; 1                 ; 6       ;
;      - cela_radka_r[226]    ; 1                 ; 6       ;
;      - cela_radka_r[194]    ; 1                 ; 6       ;
;      - cela_radka_r[242]    ; 1                 ; 6       ;
;      - cela_radka_r[158]    ; 1                 ; 6       ;
;      - cela_radka_r[174]    ; 1                 ; 6       ;
;      - cela_radka_r[142]    ; 1                 ; 6       ;
;      - cela_radka_r[190]    ; 1                 ; 6       ;
;      - cela_radka_r[110]    ; 1                 ; 6       ;
;      - cela_radka_r[94]     ; 1                 ; 6       ;
;      - cela_radka_r[78]     ; 1                 ; 6       ;
;      - cela_radka_r[126]    ; 1                 ; 6       ;
;      - cela_radka_r[46]     ; 1                 ; 6       ;
;      - cela_radka_r[30]     ; 1                 ; 6       ;
;      - cela_radka_r[14]     ; 1                 ; 6       ;
;      - cela_radka_r[62]     ; 1                 ; 6       ;
;      - cela_radka_r[222]    ; 1                 ; 6       ;
;      - cela_radka_r[238]    ; 1                 ; 6       ;
;      - cela_radka_r[206]    ; 1                 ; 6       ;
;      - cela_radka_r[254]    ; 1                 ; 6       ;
;      - cela_radka_r[100]    ; 1                 ; 6       ;
;      - cela_radka_r[164]    ; 1                 ; 6       ;
;      - cela_radka_r[36]     ; 1                 ; 6       ;
;      - cela_radka_r[228]    ; 1                 ; 6       ;
;      - cela_radka_r[148]    ; 1                 ; 6       ;
;      - cela_radka_r[84]     ; 1                 ; 6       ;
;      - cela_radka_r[20]     ; 1                 ; 6       ;
;      - cela_radka_r[212]    ; 1                 ; 6       ;
;      - cela_radka_r[68]     ; 1                 ; 6       ;
;      - cela_radka_r[132]    ; 1                 ; 6       ;
;      - cela_radka_r[4]      ; 1                 ; 6       ;
;      - cela_radka_r[196]    ; 1                 ; 6       ;
;      - cela_radka_r[180]    ; 1                 ; 6       ;
;      - cela_radka_r[116]    ; 1                 ; 6       ;
;      - cela_radka_r[52]     ; 1                 ; 6       ;
;      - cela_radka_r[244]    ; 1                 ; 6       ;
;      - cela_radka_r[88]     ; 1                 ; 6       ;
;      - cela_radka_r[104]    ; 1                 ; 6       ;
;      - cela_radka_r[72]     ; 1                 ; 6       ;
;      - cela_radka_r[120]    ; 1                 ; 6       ;
;      - cela_radka_r[168]    ; 1                 ; 6       ;
;      - cela_radka_r[152]    ; 1                 ; 6       ;
;      - cela_radka_r[136]    ; 1                 ; 6       ;
;      - cela_radka_r[184]    ; 1                 ; 6       ;
;      - cela_radka_r[24]     ; 1                 ; 6       ;
;      - cela_radka_r[40]     ; 1                 ; 6       ;
;      - cela_radka_r[8]      ; 1                 ; 6       ;
;      - cela_radka_r[56]     ; 1                 ; 6       ;
;      - cela_radka_r[232]    ; 1                 ; 6       ;
;      - cela_radka_r[216]    ; 1                 ; 6       ;
;      - cela_radka_r[200]    ; 1                 ; 6       ;
;      - cela_radka_r[248]    ; 1                 ; 6       ;
;      - cela_radka_r[144]    ; 1                 ; 6       ;
;      - cela_radka_r[160]    ; 1                 ; 6       ;
;      - cela_radka_r[128]    ; 1                 ; 6       ;
;      - cela_radka_r[176]    ; 1                 ; 6       ;
;      - cela_radka_r[96]     ; 1                 ; 6       ;
;      - cela_radka_r[80]     ; 1                 ; 6       ;
;      - cela_radka_r[64]     ; 1                 ; 6       ;
;      - cela_radka_r[112]    ; 1                 ; 6       ;
;      - cela_radka_r[32]     ; 1                 ; 6       ;
;      - cela_radka_r[16]     ; 1                 ; 6       ;
;      - cela_radka_r[48]     ; 1                 ; 6       ;
;      - cela_radka_r[208]    ; 1                 ; 6       ;
;      - cela_radka_r[224]    ; 1                 ; 6       ;
;      - cela_radka_r[192]    ; 1                 ; 6       ;
;      - cela_radka_r[240]    ; 1                 ; 6       ;
;      - cela_radka_r[92]     ; 1                 ; 6       ;
;      - cela_radka_r[156]    ; 1                 ; 6       ;
;      - cela_radka_r[28]     ; 1                 ; 6       ;
;      - cela_radka_r[220]    ; 1                 ; 6       ;
;      - cela_radka_r[172]    ; 1                 ; 6       ;
;      - cela_radka_r[108]    ; 1                 ; 6       ;
;      - cela_radka_r[44]     ; 1                 ; 6       ;
;      - cela_radka_r[236]    ; 1                 ; 6       ;
;      - cela_radka_r[140]    ; 1                 ; 6       ;
;      - cela_radka_r[76]     ; 1                 ; 6       ;
;      - cela_radka_r[12]     ; 1                 ; 6       ;
;      - cela_radka_r[204]    ; 1                 ; 6       ;
;      - cela_radka_r[124]    ; 1                 ; 6       ;
;      - cela_radka_r[188]    ; 1                 ; 6       ;
;      - cela_radka_r[60]     ; 1                 ; 6       ;
;      - cela_radka_r[252]    ; 1                 ; 6       ;
;      - cela_radka_r[362]    ; 1                 ; 6       ;
;      - cela_radka_r[346]    ; 1                 ; 6       ;
;      - cela_radka_r[330]    ; 1                 ; 6       ;
;      - cela_radka_r[378]    ; 1                 ; 6       ;
;      - cela_radka_r[360]    ; 1                 ; 6       ;
;      - cela_radka_r[344]    ; 1                 ; 6       ;
;      - cela_radka_r[328]    ; 1                 ; 6       ;
;      - cela_radka_r[376]    ; 1                 ; 6       ;
;      - cela_radka_r[426]    ; 1                 ; 6       ;
;      - cela_radka_r[410]    ; 1                 ; 6       ;
;      - cela_radka_r[394]    ; 1                 ; 6       ;
;      - cela_radka_r[442]    ; 1                 ; 6       ;
;      - cela_radka_r[424]    ; 1                 ; 6       ;
;      - cela_radka_r[408]    ; 1                 ; 6       ;
;      - cela_radka_r[392]    ; 1                 ; 6       ;
;      - cela_radka_r[440]    ; 1                 ; 6       ;
;      - cela_radka_r[298]    ; 1                 ; 6       ;
;      - cela_radka_r[282]    ; 1                 ; 6       ;
;      - cela_radka_r[266]    ; 1                 ; 6       ;
;      - cela_radka_r[314]    ; 1                 ; 6       ;
;      - cela_radka_r[296]    ; 1                 ; 6       ;
;      - cela_radka_r[280]    ; 1                 ; 6       ;
;      - cela_radka_r[264]    ; 1                 ; 6       ;
;      - cela_radka_r[312]    ; 1                 ; 6       ;
;      - cela_radka_r[490]    ; 1                 ; 6       ;
;      - cela_radka_r[474]    ; 1                 ; 6       ;
;      - cela_radka_r[458]    ; 1                 ; 6       ;
;      - cela_radka_r[506]    ; 1                 ; 6       ;
;      - cela_radka_r[488]    ; 1                 ; 6       ;
;      - cela_radka_r[472]    ; 1                 ; 6       ;
;      - cela_radka_r[456]    ; 1                 ; 6       ;
;      - cela_radka_r[504]    ; 1                 ; 6       ;
;      - cela_radka_r[358]    ; 1                 ; 6       ;
;      - cela_radka_r[422]    ; 1                 ; 6       ;
;      - cela_radka_r[294]    ; 1                 ; 6       ;
;      - cela_radka_r[486]    ; 1                 ; 6       ;
;      - cela_radka_r[356]    ; 1                 ; 6       ;
;      - cela_radka_r[420]    ; 1                 ; 6       ;
;      - cela_radka_r[292]    ; 1                 ; 6       ;
;      - cela_radka_r[484]    ; 1                 ; 6       ;
;      - cela_radka_r[406]    ; 1                 ; 6       ;
;      - cela_radka_r[404]    ; 1                 ; 6       ;
;      - cela_radka_r[342]    ; 1                 ; 6       ;
;      - cela_radka_r[340]    ; 1                 ; 6       ;
;      - cela_radka_r[278]    ; 1                 ; 6       ;
;      - cela_radka_r[276]    ; 1                 ; 6       ;
;      - cela_radka_r[470]    ; 1                 ; 6       ;
;      - cela_radka_r[468]    ; 1                 ; 6       ;
;      - cela_radka_r[326]    ; 1                 ; 6       ;
;      - cela_radka_r[324]    ; 1                 ; 6       ;
;      - cela_radka_r[390]    ; 1                 ; 6       ;
;      - cela_radka_r[388]    ; 1                 ; 6       ;
;      - cela_radka_r[262]    ; 1                 ; 6       ;
;      - cela_radka_r[260]    ; 1                 ; 6       ;
;      - cela_radka_r[454]    ; 1                 ; 6       ;
;      - cela_radka_r[452]    ; 1                 ; 6       ;
;      - cela_radka_r[374]    ; 1                 ; 6       ;
;      - cela_radka_r[372]    ; 1                 ; 6       ;
;      - cela_radka_r[438]    ; 1                 ; 6       ;
;      - cela_radka_r[436]    ; 1                 ; 6       ;
;      - cela_radka_r[310]    ; 1                 ; 6       ;
;      - cela_radka_r[308]    ; 1                 ; 6       ;
;      - cela_radka_r[502]    ; 1                 ; 6       ;
;      - cela_radka_r[500]    ; 1                 ; 6       ;
;      - cela_radka_r[402]    ; 1                 ; 6       ;
;      - cela_radka_r[400]    ; 1                 ; 6       ;
;      - cela_radka_r[418]    ; 1                 ; 6       ;
;      - cela_radka_r[416]    ; 1                 ; 6       ;
;      - cela_radka_r[386]    ; 1                 ; 6       ;
;      - cela_radka_r[384]    ; 1                 ; 6       ;
;      - cela_radka_r[434]    ; 1                 ; 6       ;
;      - cela_radka_r[432]    ; 1                 ; 6       ;
;      - cela_radka_r[354]    ; 1                 ; 6       ;
;      - cela_radka_r[352]    ; 1                 ; 6       ;
;      - cela_radka_r[338]    ; 1                 ; 6       ;
;      - cela_radka_r[336]    ; 1                 ; 6       ;
;      - cela_radka_r[322]    ; 1                 ; 6       ;
;      - cela_radka_r[320]    ; 1                 ; 6       ;
;      - cela_radka_r[370]    ; 1                 ; 6       ;
;      - cela_radka_r[368]    ; 1                 ; 6       ;
;      - cela_radka_r[290]    ; 1                 ; 6       ;
;      - cela_radka_r[288]    ; 1                 ; 6       ;
;      - cela_radka_r[274]    ; 1                 ; 6       ;
;      - cela_radka_r[272]    ; 1                 ; 6       ;
;      - cela_radka_r[258]    ; 1                 ; 6       ;
;      - cela_radka_r[256]    ; 1                 ; 6       ;
;      - cela_radka_r[306]    ; 1                 ; 6       ;
;      - cela_radka_r[304]    ; 1                 ; 6       ;
;      - cela_radka_r[466]    ; 1                 ; 6       ;
;      - cela_radka_r[464]    ; 1                 ; 6       ;
;      - cela_radka_r[482]    ; 1                 ; 6       ;
;      - cela_radka_r[480]    ; 1                 ; 6       ;
;      - cela_radka_r[450]    ; 1                 ; 6       ;
;      - cela_radka_r[448]    ; 1                 ; 6       ;
;      - cela_radka_r[498]    ; 1                 ; 6       ;
;      - cela_radka_r[496]    ; 1                 ; 6       ;
;      - cela_radka_r[414]    ; 1                 ; 6       ;
;      - cela_radka_r[350]    ; 1                 ; 6       ;
;      - cela_radka_r[286]    ; 1                 ; 6       ;
;      - cela_radka_r[478]    ; 1                 ; 6       ;
;      - cela_radka_r[412]    ; 1                 ; 6       ;
;      - cela_radka_r[348]    ; 1                 ; 6       ;
;      - cela_radka_r[284]    ; 1                 ; 6       ;
;      - cela_radka_r[476]    ; 1                 ; 6       ;
;      - cela_radka_r[430]    ; 1                 ; 6       ;
;      - cela_radka_r[428]    ; 1                 ; 6       ;
;      - cela_radka_r[366]    ; 1                 ; 6       ;
;      - cela_radka_r[364]    ; 1                 ; 6       ;
;      - cela_radka_r[302]    ; 1                 ; 6       ;
;      - cela_radka_r[300]    ; 1                 ; 6       ;
;      - cela_radka_r[494]    ; 1                 ; 6       ;
;      - cela_radka_r[492]    ; 1                 ; 6       ;
;      - cela_radka_r[398]    ; 1                 ; 6       ;
;      - cela_radka_r[334]    ; 1                 ; 6       ;
;      - cela_radka_r[270]    ; 1                 ; 6       ;
;      - cela_radka_r[462]    ; 1                 ; 6       ;
;      - cela_radka_r[396]    ; 1                 ; 6       ;
;      - cela_radka_r[332]    ; 1                 ; 6       ;
;      - cela_radka_r[268]    ; 1                 ; 6       ;
;      - cela_radka_r[460]    ; 1                 ; 6       ;
;      - cela_radka_r[382]    ; 1                 ; 6       ;
;      - cela_radka_r[446]    ; 1                 ; 6       ;
;      - cela_radka_r[318]    ; 1                 ; 6       ;
;      - cela_radka_r[510]    ; 1                 ; 6       ;
;      - cela_radka_r[380]    ; 1                 ; 6       ;
;      - cela_radka_r[444]    ; 1                 ; 6       ;
;      - cela_radka_r[316]    ; 1                 ; 6       ;
;      - cela_radka_r[508]    ; 1                 ; 6       ;
;      - cela_radka_r[550]    ; 1                 ; 6       ;
;      - cela_radka_r[548]    ; 1                 ; 6       ;
;      - cela_radka_r[554]    ; 1                 ; 6       ;
;      - cela_radka_r[552]    ; 1                 ; 6       ;
;      - cela_radka_r[546]    ; 1                 ; 6       ;
;      - cela_radka_r[544]    ; 1                 ; 6       ;
;      - cela_radka_r[558]    ; 1                 ; 6       ;
;      - cela_radka_r[556]    ; 1                 ; 6       ;
;      - cela_radka_r[534]    ; 1                 ; 6       ;
;      - cela_radka_r[538]    ; 1                 ; 6       ;
;      - cela_radka_r[530]    ; 1                 ; 6       ;
;      - cela_radka_r[542]    ; 1                 ; 6       ;
;      - cela_radka_r[532]    ; 1                 ; 6       ;
;      - cela_radka_r[536]    ; 1                 ; 6       ;
;      - cela_radka_r[528]    ; 1                 ; 6       ;
;      - cela_radka_r[540]    ; 1                 ; 6       ;
;      - cela_radka_r[518]    ; 1                 ; 6       ;
;      - cela_radka_r[522]    ; 1                 ; 6       ;
;      - cela_radka_r[514]    ; 1                 ; 6       ;
;      - cela_radka_r[526]    ; 1                 ; 6       ;
;      - cela_radka_r[516]    ; 1                 ; 6       ;
;      - cela_radka_r[520]    ; 1                 ; 6       ;
;      - cela_radka_r[512]    ; 1                 ; 6       ;
;      - cela_radka_r[524]    ; 1                 ; 6       ;
;      - cela_radka_r[570]    ; 1                 ; 6       ;
;      - cela_radka_r[566]    ; 1                 ; 6       ;
;      - cela_radka_r[562]    ; 1                 ; 6       ;
;      - cela_radka_r[574]    ; 1                 ; 6       ;
;      - cela_radka_r[568]    ; 1                 ; 6       ;
;      - cela_radka_r[564]    ; 1                 ; 6       ;
;      - cela_radka_r[560]    ; 1                 ; 6       ;
;      - cela_radka_r[572]    ; 1                 ; 6       ;
;      - cela_radka_r[598]    ; 1                 ; 6       ;
;      - cela_radka_r[602]    ; 1                 ; 6       ;
;      - cela_radka_r[594]    ; 1                 ; 6       ;
;      - cela_radka_r[606]    ; 1                 ; 6       ;
;      - cela_radka_r[596]    ; 1                 ; 6       ;
;      - cela_radka_r[600]    ; 1                 ; 6       ;
;      - cela_radka_r[592]    ; 1                 ; 6       ;
;      - cela_radka_r[604]    ; 1                 ; 6       ;
;      - cela_radka_r[614]    ; 1                 ; 6       ;
;      - cela_radka_r[612]    ; 1                 ; 6       ;
;      - cela_radka_r[618]    ; 1                 ; 6       ;
;      - cela_radka_r[616]    ; 1                 ; 6       ;
;      - cela_radka_r[610]    ; 1                 ; 6       ;
;      - cela_radka_r[608]    ; 1                 ; 6       ;
;      - cela_radka_r[622]    ; 1                 ; 6       ;
;      - cela_radka_r[620]    ; 1                 ; 6       ;
;      - cela_radka_r[586]    ; 1                 ; 6       ;
;      - cela_radka_r[584]    ; 1                 ; 6       ;
;      - cela_radka_r[582]    ; 1                 ; 6       ;
;      - cela_radka_r[580]    ; 1                 ; 6       ;
;      - cela_radka_r[578]    ; 1                 ; 6       ;
;      - cela_radka_r[576]    ; 1                 ; 6       ;
;      - cela_radka_r[590]    ; 1                 ; 6       ;
;      - cela_radka_r[588]    ; 1                 ; 6       ;
;      - cela_radka_r[634]    ; 1                 ; 6       ;
;      - cela_radka_r[630]    ; 1                 ; 6       ;
;      - cela_radka_r[626]    ; 1                 ; 6       ;
;      - cela_radka_r[632]    ; 1                 ; 6       ;
;      - cela_radka_r[628]    ; 1                 ; 6       ;
;      - cela_radka_r[624]    ; 1                 ; 6       ;
;      - cela_radka_r[636]    ; 1                 ; 6       ;
;      - citac_pixelu[1]      ; 1                 ; 6       ;
;      - citac_pixelu[6]      ; 1                 ; 6       ;
;      - citac_pixelu[5]      ; 1                 ; 6       ;
;      - citac_pixelu[4]      ; 1                 ; 6       ;
;      - citac_pixelu[3]      ; 1                 ; 6       ;
;      - citac_pixelu[2]      ; 1                 ; 6       ;
;      - pixel[5]             ; 1                 ; 6       ;
;      - pixel[4]             ; 1                 ; 6       ;
;      - pixel[6]             ; 1                 ; 6       ;
;      - pixel[7]             ; 1                 ; 6       ;
;      - pixel[3]             ; 1                 ; 6       ;
;      - pixel[2]             ; 1                 ; 6       ;
;      - pixel[1]             ; 1                 ; 6       ;
;      - pixel[0]             ; 1                 ; 6       ;
;      - pixel[8]             ; 1                 ; 6       ;
;      - pixel[9]             ; 1                 ; 6       ;
;      - horizontal_citac[0]  ; 1                 ; 6       ;
;      - horizontal_citac[1]  ; 1                 ; 6       ;
;      - horizontal_citac[2]  ; 1                 ; 6       ;
;      - horizontal_citac[3]  ; 1                 ; 6       ;
;      - horizontal_citac[4]  ; 1                 ; 6       ;
;      - horizontal_citac[5]  ; 1                 ; 6       ;
;      - horizontal_citac[6]  ; 1                 ; 6       ;
;      - horizontal_citac[7]  ; 1                 ; 6       ;
;      - horizontal_citac[8]  ; 1                 ; 6       ;
;      - horizontal_citac[9]  ; 1                 ; 6       ;
;      - horizontal_citac[10] ; 1                 ; 6       ;
;      - horizontal_citac[11] ; 1                 ; 6       ;
;      - vertikal_citac[0]    ; 1                 ; 6       ;
;      - vertikal_citac[1]    ; 1                 ; 6       ;
;      - vertikal_citac[2]    ; 1                 ; 6       ;
;      - vertikal_citac[3]    ; 1                 ; 6       ;
;      - vertikal_citac[4]    ; 1                 ; 6       ;
;      - vertikal_citac[5]    ; 1                 ; 6       ;
;      - vertikal_citac[6]    ; 1                 ; 6       ;
;      - vertikal_citac[7]    ; 1                 ; 6       ;
;      - vertikal_citac[8]    ; 1                 ; 6       ;
;      - vertikal_citac[9]    ; 1                 ; 6       ;
;      - vertikal_citac[10]   ; 1                 ; 6       ;
;      - vertikal_citac[11]   ; 1                 ; 6       ;
;      - radka_pom[0]         ; 1                 ; 6       ;
;      - radka_pom[1]         ; 1                 ; 6       ;
;      - radka_pom[2]         ; 1                 ; 6       ;
;      - radka_pom[3]         ; 1                 ; 6       ;
;      - radka_pom[4]         ; 1                 ; 6       ;
;      - radka_pom[5]         ; 1                 ; 6       ;
;      - radka_pom[6]         ; 1                 ; 6       ;
;      - radka_pom[7]         ; 1                 ; 6       ;
;      - radka_pom[8]         ; 1                 ; 6       ;
;      - radka_pom[9]         ; 1                 ; 6       ;
;      - radka_pom[10]        ; 1                 ; 6       ;
;      - radka_pom[11]        ; 1                 ; 6       ;
;      - pixel[10]            ; 1                 ; 6       ;
;      - pixel[11]            ; 1                 ; 6       ;
;      - radka[0]             ; 1                 ; 6       ;
;      - radka[1]             ; 1                 ; 6       ;
;      - radka[2]             ; 1                 ; 6       ;
;      - radka[3]             ; 1                 ; 6       ;
;      - radka[4]             ; 1                 ; 6       ;
;      - radka[5]             ; 1                 ; 6       ;
;      - radka[6]             ; 1                 ; 6       ;
;      - radka[7]             ; 1                 ; 6       ;
;      - radka[8]             ; 1                 ; 6       ;
;      - radka[9]             ; 1                 ; 6       ;
;      - radka[10]            ; 1                 ; 6       ;
;      - radka[11]            ; 1                 ; 6       ;
;      - rom_address[3]       ; 1                 ; 6       ;
;      - rom_address[4]       ; 1                 ; 6       ;
;      - rom_address[5]       ; 1                 ; 6       ;
;      - rom_address[6]       ; 1                 ; 6       ;
;      - rom_address[7]       ; 1                 ; 6       ;
;      - rom_address[8]       ; 1                 ; 6       ;
;      - rom_address[9]       ; 1                 ; 6       ;
;      - rom_address[10]      ; 1                 ; 6       ;
;      - citac_znaku[1]       ; 1                 ; 6       ;
;      - citac_znaku[2]       ; 1                 ; 6       ;
;      - citac_znaku[3]       ; 1                 ; 6       ;
;      - citac_znaku[4]       ; 1                 ; 6       ;
;      - citac_znaku[5]       ; 1                 ; 6       ;
;      - citac_znaku[6]       ; 1                 ; 6       ;
;      - citac_znaku[7]       ; 1                 ; 6       ;
;      - citac_znaku[0]       ; 1                 ; 6       ;
;      - znak_v[0]            ; 1                 ; 6       ;
;      - znak_v[1]            ; 1                 ; 6       ;
;      - znak_v[2]            ; 1                 ; 6       ;
;      - znak_v[3]            ; 1                 ; 6       ;
;      - znak_v[4]            ; 1                 ; 6       ;
;      - znak_v[5]            ; 1                 ; 6       ;
;      - znak_v[6]            ; 1                 ; 6       ;
;      - znak_v[7]            ; 1                 ; 6       ;
;      - cela_radka_r[169]    ; 1                 ; 6       ;
;      - cela_radka_r[165]    ; 1                 ; 6       ;
;      - cela_radka_r[161]    ; 1                 ; 6       ;
;      - cela_radka_r[173]    ; 1                 ; 6       ;
;      - cela_radka_r[101]    ; 1                 ; 6       ;
;      - cela_radka_r[105]    ; 1                 ; 6       ;
;      - cela_radka_r[97]     ; 1                 ; 6       ;
;      - cela_radka_r[109]    ; 1                 ; 6       ;
;      - cela_radka_r[37]     ; 1                 ; 6       ;
;      - cela_radka_r[41]     ; 1                 ; 6       ;
;      - cela_radka_r[33]     ; 1                 ; 6       ;
;      - cela_radka_r[45]     ; 1                 ; 6       ;
;      - cela_radka_r[233]    ; 1                 ; 6       ;
;      - cela_radka_r[229]    ; 1                 ; 6       ;
;      - cela_radka_r[225]    ; 1                 ; 6       ;
;      - cela_radka_r[237]    ; 1                 ; 6       ;
;      - cela_radka_r[153]    ; 1                 ; 6       ;
;      - cela_radka_r[89]     ; 1                 ; 6       ;
;      - cela_radka_r[25]     ; 1                 ; 6       ;
;      - cela_radka_r[217]    ; 1                 ; 6       ;
;      - cela_radka_r[85]     ; 1                 ; 6       ;
;      - cela_radka_r[149]    ; 1                 ; 6       ;
;      - cela_radka_r[21]     ; 1                 ; 6       ;
;      - cela_radka_r[213]    ; 1                 ; 6       ;
;      - cela_radka_r[145]    ; 1                 ; 6       ;
;      - cela_radka_r[81]     ; 1                 ; 6       ;
;      - cela_radka_r[17]     ; 1                 ; 6       ;
;      - cela_radka_r[209]    ; 1                 ; 6       ;
;      - cela_radka_r[93]     ; 1                 ; 6       ;
;      - cela_radka_r[157]    ; 1                 ; 6       ;
;      - cela_radka_r[29]     ; 1                 ; 6       ;
;      - cela_radka_r[221]    ; 1                 ; 6       ;
;      - cela_radka_r[69]     ; 1                 ; 6       ;
;      - cela_radka_r[133]    ; 1                 ; 6       ;
;      - cela_radka_r[5]      ; 1                 ; 6       ;
;      - cela_radka_r[197]    ; 1                 ; 6       ;
;      - cela_radka_r[137]    ; 1                 ; 6       ;
;      - cela_radka_r[73]     ; 1                 ; 6       ;
;      - cela_radka_r[9]      ; 1                 ; 6       ;
;      - cela_radka_r[201]    ; 1                 ; 6       ;
;      - cela_radka_r[129]    ; 1                 ; 6       ;
;      - cela_radka_r[65]     ; 1                 ; 6       ;
;      - cela_radka_r[1]      ; 1                 ; 6       ;
;      - cela_radka_r[193]    ; 1                 ; 6       ;
;      - cela_radka_r[77]     ; 1                 ; 6       ;
;      - cela_radka_r[141]    ; 1                 ; 6       ;
;      - cela_radka_r[13]     ; 1                 ; 6       ;
;      - cela_radka_r[205]    ; 1                 ; 6       ;
;      - cela_radka_r[181]    ; 1                 ; 6       ;
;      - cela_radka_r[117]    ; 1                 ; 6       ;
;      - cela_radka_r[53]     ; 1                 ; 6       ;
;      - cela_radka_r[245]    ; 1                 ; 6       ;
;      - cela_radka_r[121]    ; 1                 ; 6       ;
;      - cela_radka_r[185]    ; 1                 ; 6       ;
;      - cela_radka_r[57]     ; 1                 ; 6       ;
;      - cela_radka_r[249]    ; 1                 ; 6       ;
;      - cela_radka_r[113]    ; 1                 ; 6       ;
;      - cela_radka_r[177]    ; 1                 ; 6       ;
;      - cela_radka_r[49]     ; 1                 ; 6       ;
;      - cela_radka_r[241]    ; 1                 ; 6       ;
;      - cela_radka_r[189]    ; 1                 ; 6       ;
;      - cela_radka_r[125]    ; 1                 ; 6       ;
;      - cela_radka_r[61]     ; 1                 ; 6       ;
;      - cela_radka_r[253]    ; 1                 ; 6       ;
;      - cela_radka_r[0]      ; 1                 ; 6       ;
;      - cela_radka_r[151]    ; 1                 ; 6       ;
;      - cela_radka_r[155]    ; 1                 ; 6       ;
;      - cela_radka_r[147]    ; 1                 ; 6       ;
;      - cela_radka_r[159]    ; 1                 ; 6       ;
;      - cela_radka_r[91]     ; 1                 ; 6       ;
;      - cela_radka_r[87]     ; 1                 ; 6       ;
;      - cela_radka_r[83]     ; 1                 ; 6       ;
;      - cela_radka_r[95]     ; 1                 ; 6       ;
;      - cela_radka_r[27]     ; 1                 ; 6       ;
;      - cela_radka_r[23]     ; 1                 ; 6       ;
;      - cela_radka_r[19]     ; 1                 ; 6       ;
;      - cela_radka_r[31]     ; 1                 ; 6       ;
;      - cela_radka_r[215]    ; 1                 ; 6       ;
;      - cela_radka_r[219]    ; 1                 ; 6       ;
;      - cela_radka_r[211]    ; 1                 ; 6       ;
;      - cela_radka_r[223]    ; 1                 ; 6       ;
;      - cela_radka_r[47]     ; 1                 ; 6       ;
;      - cela_radka_r[171]    ; 1                 ; 6       ;
;      - cela_radka_r[43]     ; 1                 ; 6       ;
;      - cela_radka_r[175]    ; 1                 ; 6       ;
;      - cela_radka_r[103]    ; 1                 ; 6       ;
;      - cela_radka_r[227]    ; 1                 ; 6       ;
;      - cela_radka_r[99]     ; 1                 ; 6       ;
;      - cela_radka_r[231]    ; 1                 ; 6       ;
;      - cela_radka_r[39]     ; 1                 ; 6       ;
;      - cela_radka_r[163]    ; 1                 ; 6       ;
;      - cela_radka_r[35]     ; 1                 ; 6       ;
;      - cela_radka_r[167]    ; 1                 ; 6       ;
;      - cela_radka_r[111]    ; 1                 ; 6       ;
;      - cela_radka_r[235]    ; 1                 ; 6       ;
;      - cela_radka_r[107]    ; 1                 ; 6       ;
;      - cela_radka_r[239]    ; 1                 ; 6       ;
;      - cela_radka_r[75]     ; 1                 ; 6       ;
;      - cela_radka_r[71]     ; 1                 ; 6       ;
;      - cela_radka_r[67]     ; 1                 ; 6       ;
;      - cela_radka_r[79]     ; 1                 ; 6       ;
;      - cela_radka_r[135]    ; 1                 ; 6       ;
;      - cela_radka_r[139]    ; 1                 ; 6       ;
;      - cela_radka_r[131]    ; 1                 ; 6       ;
;      - cela_radka_r[143]    ; 1                 ; 6       ;
;      - cela_radka_r[11]     ; 1                 ; 6       ;
;      - cela_radka_r[7]      ; 1                 ; 6       ;
;      - cela_radka_r[3]      ; 1                 ; 6       ;
;      - cela_radka_r[15]     ; 1                 ; 6       ;
;      - cela_radka_r[199]    ; 1                 ; 6       ;
;      - cela_radka_r[203]    ; 1                 ; 6       ;
;      - cela_radka_r[195]    ; 1                 ; 6       ;
;      - cela_radka_r[207]    ; 1                 ; 6       ;
;      - cela_radka_r[63]     ; 1                 ; 6       ;
;      - cela_radka_r[119]    ; 1                 ; 6       ;
;      - cela_radka_r[55]     ; 1                 ; 6       ;
;      - cela_radka_r[127]    ; 1                 ; 6       ;
;      - cela_radka_r[187]    ; 1                 ; 6       ;
;      - cela_radka_r[243]    ; 1                 ; 6       ;
;      - cela_radka_r[179]    ; 1                 ; 6       ;
;      - cela_radka_r[251]    ; 1                 ; 6       ;
;      - cela_radka_r[59]     ; 1                 ; 6       ;
;      - cela_radka_r[115]    ; 1                 ; 6       ;
;      - cela_radka_r[51]     ; 1                 ; 6       ;
;      - cela_radka_r[123]    ; 1                 ; 6       ;
;      - cela_radka_r[191]    ; 1                 ; 6       ;
;      - cela_radka_r[247]    ; 1                 ; 6       ;
;      - cela_radka_r[183]    ; 1                 ; 6       ;
;      - cela_radka_r[255]    ; 1                 ; 6       ;
;      - cela_radka_r[345]    ; 1                 ; 6       ;
;      - cela_radka_r[361]    ; 1                 ; 6       ;
;      - cela_radka_r[329]    ; 1                 ; 6       ;
;      - cela_radka_r[377]    ; 1                 ; 6       ;
;      - cela_radka_r[347]    ; 1                 ; 6       ;
;      - cela_radka_r[363]    ; 1                 ; 6       ;
;      - cela_radka_r[331]    ; 1                 ; 6       ;
;      - cela_radka_r[379]    ; 1                 ; 6       ;
;      - cela_radka_r[409]    ; 1                 ; 6       ;
;      - cela_radka_r[425]    ; 1                 ; 6       ;
;      - cela_radka_r[393]    ; 1                 ; 6       ;
;      - cela_radka_r[441]    ; 1                 ; 6       ;
;      - cela_radka_r[411]    ; 1                 ; 6       ;
;      - cela_radka_r[427]    ; 1                 ; 6       ;
;      - cela_radka_r[395]    ; 1                 ; 6       ;
;      - cela_radka_r[443]    ; 1                 ; 6       ;
;      - cela_radka_r[281]    ; 1                 ; 6       ;
;      - cela_radka_r[297]    ; 1                 ; 6       ;
;      - cela_radka_r[265]    ; 1                 ; 6       ;
;      - cela_radka_r[313]    ; 1                 ; 6       ;
;      - cela_radka_r[283]    ; 1                 ; 6       ;
;      - cela_radka_r[299]    ; 1                 ; 6       ;
;      - cela_radka_r[267]    ; 1                 ; 6       ;
;      - cela_radka_r[315]    ; 1                 ; 6       ;
;      - cela_radka_r[473]    ; 1                 ; 6       ;
;      - cela_radka_r[489]    ; 1                 ; 6       ;
;      - cela_radka_r[457]    ; 1                 ; 6       ;
;      - cela_radka_r[505]    ; 1                 ; 6       ;
;      - cela_radka_r[475]    ; 1                 ; 6       ;
;      - cela_radka_r[491]    ; 1                 ; 6       ;
;      - cela_radka_r[459]    ; 1                 ; 6       ;
;      - cela_radka_r[507]    ; 1                 ; 6       ;
;      - cela_radka_r[421]    ; 1                 ; 6       ;
;      - cela_radka_r[357]    ; 1                 ; 6       ;
;      - cela_radka_r[293]    ; 1                 ; 6       ;
;      - cela_radka_r[485]    ; 1                 ; 6       ;
;      - cela_radka_r[423]    ; 1                 ; 6       ;
;      - cela_radka_r[359]    ; 1                 ; 6       ;
;      - cela_radka_r[295]    ; 1                 ; 6       ;
;      - cela_radka_r[487]    ; 1                 ; 6       ;
;      - cela_radka_r[405]    ; 1                 ; 6       ;
;      - cela_radka_r[407]    ; 1                 ; 6       ;
;      - cela_radka_r[341]    ; 1                 ; 6       ;
;      - cela_radka_r[343]    ; 1                 ; 6       ;
;      - cela_radka_r[277]    ; 1                 ; 6       ;
;      - cela_radka_r[279]    ; 1                 ; 6       ;
;      - cela_radka_r[469]    ; 1                 ; 6       ;
;      - cela_radka_r[471]    ; 1                 ; 6       ;
;      - cela_radka_r[325]    ; 1                 ; 6       ;
;      - cela_radka_r[327]    ; 1                 ; 6       ;
;      - cela_radka_r[389]    ; 1                 ; 6       ;
;      - cela_radka_r[391]    ; 1                 ; 6       ;
;      - cela_radka_r[261]    ; 1                 ; 6       ;
;      - cela_radka_r[263]    ; 1                 ; 6       ;
;      - cela_radka_r[453]    ; 1                 ; 6       ;
;      - cela_radka_r[455]    ; 1                 ; 6       ;
;      - cela_radka_r[373]    ; 1                 ; 6       ;
;      - cela_radka_r[375]    ; 1                 ; 6       ;
;      - cela_radka_r[437]    ; 1                 ; 6       ;
;      - cela_radka_r[439]    ; 1                 ; 6       ;
;      - cela_radka_r[309]    ; 1                 ; 6       ;
;      - cela_radka_r[311]    ; 1                 ; 6       ;
;      - cela_radka_r[501]    ; 1                 ; 6       ;
;      - cela_radka_r[503]    ; 1                 ; 6       ;
;      - cela_radka_r[401]    ; 1                 ; 6       ;
;      - cela_radka_r[403]    ; 1                 ; 6       ;
;      - cela_radka_r[417]    ; 1                 ; 6       ;
;      - cela_radka_r[419]    ; 1                 ; 6       ;
;      - cela_radka_r[385]    ; 1                 ; 6       ;
;      - cela_radka_r[387]    ; 1                 ; 6       ;
;      - cela_radka_r[433]    ; 1                 ; 6       ;
;      - cela_radka_r[435]    ; 1                 ; 6       ;
;      - cela_radka_r[353]    ; 1                 ; 6       ;
;      - cela_radka_r[355]    ; 1                 ; 6       ;
;      - cela_radka_r[337]    ; 1                 ; 6       ;
;      - cela_radka_r[339]    ; 1                 ; 6       ;
;      - cela_radka_r[321]    ; 1                 ; 6       ;
;      - cela_radka_r[323]    ; 1                 ; 6       ;
;      - cela_radka_r[369]    ; 1                 ; 6       ;
;      - cela_radka_r[371]    ; 1                 ; 6       ;
;      - cela_radka_r[289]    ; 1                 ; 6       ;
;      - cela_radka_r[291]    ; 1                 ; 6       ;
;      - cela_radka_r[273]    ; 1                 ; 6       ;
;      - cela_radka_r[275]    ; 1                 ; 6       ;
;      - cela_radka_r[257]    ; 1                 ; 6       ;
;      - cela_radka_r[259]    ; 1                 ; 6       ;
;      - cela_radka_r[305]    ; 1                 ; 6       ;
;      - cela_radka_r[307]    ; 1                 ; 6       ;
;      - cela_radka_r[465]    ; 1                 ; 6       ;
;      - cela_radka_r[467]    ; 1                 ; 6       ;
;      - cela_radka_r[481]    ; 1                 ; 6       ;
;      - cela_radka_r[483]    ; 1                 ; 6       ;
;      - cela_radka_r[449]    ; 1                 ; 6       ;
;      - cela_radka_r[451]    ; 1                 ; 6       ;
;      - cela_radka_r[497]    ; 1                 ; 6       ;
;      - cela_radka_r[499]    ; 1                 ; 6       ;
;      - cela_radka_r[349]    ; 1                 ; 6       ;
;      - cela_radka_r[413]    ; 1                 ; 6       ;
;      - cela_radka_r[285]    ; 1                 ; 6       ;
;      - cela_radka_r[477]    ; 1                 ; 6       ;
;      - cela_radka_r[351]    ; 1                 ; 6       ;
;      - cela_radka_r[415]    ; 1                 ; 6       ;
;      - cela_radka_r[287]    ; 1                 ; 6       ;
;      - cela_radka_r[479]    ; 1                 ; 6       ;
;      - cela_radka_r[429]    ; 1                 ; 6       ;
;      - cela_radka_r[431]    ; 1                 ; 6       ;
;      - cela_radka_r[365]    ; 1                 ; 6       ;
;      - cela_radka_r[367]    ; 1                 ; 6       ;
;      - cela_radka_r[301]    ; 1                 ; 6       ;
;      - cela_radka_r[303]    ; 1                 ; 6       ;
;      - cela_radka_r[493]    ; 1                 ; 6       ;
;      - cela_radka_r[495]    ; 1                 ; 6       ;
;      - cela_radka_r[333]    ; 1                 ; 6       ;
;      - cela_radka_r[397]    ; 1                 ; 6       ;
;      - cela_radka_r[269]    ; 1                 ; 6       ;
;      - cela_radka_r[461]    ; 1                 ; 6       ;
;      - cela_radka_r[335]    ; 1                 ; 6       ;
;      - cela_radka_r[399]    ; 1                 ; 6       ;
;      - cela_radka_r[271]    ; 1                 ; 6       ;
;      - cela_radka_r[463]    ; 1                 ; 6       ;
;      - cela_radka_r[445]    ; 1                 ; 6       ;
;      - cela_radka_r[381]    ; 1                 ; 6       ;
;      - cela_radka_r[317]    ; 1                 ; 6       ;
;      - cela_radka_r[509]    ; 1                 ; 6       ;
;      - cela_radka_r[447]    ; 1                 ; 6       ;
;      - cela_radka_r[383]    ; 1                 ; 6       ;
;      - cela_radka_r[319]    ; 1                 ; 6       ;
;      - cela_radka_r[511]    ; 1                 ; 6       ;
;      - cela_radka_r[549]    ; 1                 ; 6       ;
;      - cela_radka_r[551]    ; 1                 ; 6       ;
;      - cela_radka_r[553]    ; 1                 ; 6       ;
;      - cela_radka_r[555]    ; 1                 ; 6       ;
;      - cela_radka_r[545]    ; 1                 ; 6       ;
;      - cela_radka_r[547]    ; 1                 ; 6       ;
;      - cela_radka_r[557]    ; 1                 ; 6       ;
;      - cela_radka_r[559]    ; 1                 ; 6       ;
;      - cela_radka_r[537]    ; 1                 ; 6       ;
;      - cela_radka_r[533]    ; 1                 ; 6       ;
;      - cela_radka_r[529]    ; 1                 ; 6       ;
;      - cela_radka_r[541]    ; 1                 ; 6       ;
;      - cela_radka_r[539]    ; 1                 ; 6       ;
;      - cela_radka_r[535]    ; 1                 ; 6       ;
;      - cela_radka_r[531]    ; 1                 ; 6       ;
;      - cela_radka_r[543]    ; 1                 ; 6       ;
;      - cela_radka_r[521]    ; 1                 ; 6       ;
;      - cela_radka_r[517]    ; 1                 ; 6       ;
;      - cela_radka_r[513]    ; 1                 ; 6       ;
;      - cela_radka_r[525]    ; 1                 ; 6       ;
;      - cela_radka_r[523]    ; 1                 ; 6       ;
;      - cela_radka_r[519]    ; 1                 ; 6       ;
;      - cela_radka_r[515]    ; 1                 ; 6       ;
;      - cela_radka_r[527]    ; 1                 ; 6       ;
;      - cela_radka_r[565]    ; 1                 ; 6       ;
;      - cela_radka_r[569]    ; 1                 ; 6       ;
;      - cela_radka_r[561]    ; 1                 ; 6       ;
;      - cela_radka_r[573]    ; 1                 ; 6       ;
;      - cela_radka_r[567]    ; 1                 ; 6       ;
;      - cela_radka_r[571]    ; 1                 ; 6       ;
;      - cela_radka_r[563]    ; 1                 ; 6       ;
;      - cela_radka_r[575]    ; 1                 ; 6       ;
;      - cela_radka_r[601]    ; 1                 ; 6       ;
;      - cela_radka_r[597]    ; 1                 ; 6       ;
;      - cela_radka_r[593]    ; 1                 ; 6       ;
;      - cela_radka_r[605]    ; 1                 ; 6       ;
;      - cela_radka_r[603]    ; 1                 ; 6       ;
;      - cela_radka_r[599]    ; 1                 ; 6       ;
;      - cela_radka_r[595]    ; 1                 ; 6       ;
;      - cela_radka_r[607]    ; 1                 ; 6       ;
;      - cela_radka_r[613]    ; 1                 ; 6       ;
;      - cela_radka_r[615]    ; 1                 ; 6       ;
;      - cela_radka_r[617]    ; 1                 ; 6       ;
;      - cela_radka_r[619]    ; 1                 ; 6       ;
;      - cela_radka_r[609]    ; 1                 ; 6       ;
;      - cela_radka_r[611]    ; 1                 ; 6       ;
;      - cela_radka_r[621]    ; 1                 ; 6       ;
;      - cela_radka_r[623]    ; 1                 ; 6       ;
;      - cela_radka_r[585]    ; 1                 ; 6       ;
;      - cela_radka_r[587]    ; 1                 ; 6       ;
;      - cela_radka_r[581]    ; 1                 ; 6       ;
;      - cela_radka_r[583]    ; 1                 ; 6       ;
;      - cela_radka_r[577]    ; 1                 ; 6       ;
;      - cela_radka_r[579]    ; 1                 ; 6       ;
;      - cela_radka_r[589]    ; 1                 ; 6       ;
;      - cela_radka_r[591]    ; 1                 ; 6       ;
;      - cela_radka_r[629]    ; 1                 ; 6       ;
;      - cela_radka_r[633]    ; 1                 ; 6       ;
;      - cela_radka_r[625]    ; 1                 ; 6       ;
;      - cela_radka_r[637]    ; 1                 ; 6       ;
;      - cela_radka_r[638]    ; 1                 ; 6       ;
;      - cela_radka_r[627]    ; 1                 ; 6       ;
;      - cela_radka_r[631]    ; 1                 ; 6       ;
;      - cela_radka_r[635]    ; 1                 ; 6       ;
;      - h_sync_b             ; 1                 ; 6       ;
;      - v_sync_b             ; 1                 ; 6       ;
;      - vertikal.syn         ; 1                 ; 6       ;
;      - vertikal.front       ; 1                 ; 6       ;
;      - horizontal.back      ; 1                 ; 6       ;
;      - horizontal.data      ; 1                 ; 6       ;
;      - vertikal.back        ; 1                 ; 6       ;
;      - vertikal.data        ; 1                 ; 6       ;
;      - citac_pixelu[9]      ; 1                 ; 6       ;
;      - citac_pixelu[7]      ; 1                 ; 6       ;
;      - citac_pixelu[8]      ; 1                 ; 6       ;
;      - stavovy.ROMM111      ; 1                 ; 6       ;
;      - stavovy.cekej        ; 1                 ; 6       ;
;      - rom_address[0]       ; 1                 ; 6       ;
;      - rom_address[1]       ; 1                 ; 6       ;
;      - rom_address[2]       ; 1                 ; 6       ;
;      - stavovy.ROMM11X      ; 1                 ; 6       ;
;      - stavovy.RAMM         ; 1                 ; 6       ;
;      - stavovy.ROMM1        ; 1                 ; 6       ;
;      - stavovy.ROMM1X       ; 1                 ; 6       ;
;      - stavovy.ROMM11       ; 1                 ; 6       ;
;      - stavovy.RAMMX        ; 1                 ; 6       ;
;      - ram_address[12]~37   ; 1                 ; 6       ;
; clock                       ;                   ;         ;
+-----------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                ;
+------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                   ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Add5~13                ; LCCOMB_X27_Y19_N30 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; LessThan1~1            ; LCCOMB_X31_Y18_N6  ; 21      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Selector2228~5         ; LCCOMB_X36_Y17_N30 ; 318     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; clock                  ; PIN_N2             ; 2       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; clock                  ; PIN_N2             ; 709     ; Clock                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; h_sync_b               ; LCFF_X12_Y22_N1    ; 50      ; Clock                   ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; horizontal_citac[2]~16 ; LCCOMB_X12_Y22_N16 ; 12      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; horizontalni~0         ; LCCOMB_X20_Y22_N8  ; 12      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; pixel_clock            ; LCFF_X12_Y22_N5    ; 4       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; pixel_clock            ; LCFF_X12_Y22_N5    ; 29      ; Clock                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; radka_pom[6]~20        ; LCCOMB_X20_Y22_N22 ; 12      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; ram_address[12]        ; LCFF_X43_Y27_N25   ; 17      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ram_address[12]~37     ; LCCOMB_X45_Y17_N2  ; 13      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; reset                  ; PIN_G26            ; 757     ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; rom_address~8          ; LCCOMB_X45_Y17_N0  ; 11      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; stavovy.RAMM           ; LCFF_X43_Y20_N13   ; 11      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; stavovy.cekej          ; LCFF_X43_Y20_N1    ; 652     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; vertikal_citac[1]~22   ; LCCOMB_X24_Y18_N6  ; 12      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; vertikalni~0           ; LCCOMB_X20_Y22_N20 ; 21      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
+------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                   ;
+-------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name        ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------+-----------------+---------+----------------------+------------------+---------------------------+
; clock       ; PIN_N2          ; 709     ; Global Clock         ; GCLK2            ; --                        ;
; h_sync_b    ; LCFF_X12_Y22_N1 ; 50      ; Global Clock         ; GCLK1            ; --                        ;
; pixel_clock ; LCFF_X12_Y22_N5 ; 29      ; Global Clock         ; GCLK3            ; --                        ;
+-------------+-----------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                              ;
+------------------------------------------------------------------------------------+---------+
; Name                                                                               ; Fan-Out ;
+------------------------------------------------------------------------------------+---------+
; reset                                                                              ; 757     ;
; stavovy.cekej                                                                      ; 652     ;
; citac_pixelu[6]                                                                    ; 434     ;
; Selector2411~0                                                                     ; 345     ;
; Equal47~2                                                                          ; 324     ;
; Equal47~1                                                                          ; 324     ;
; Equal47~0                                                                          ; 324     ;
; Selector2228~5                                                                     ; 318     ;
; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_5t61:auto_generated|q_a[4] ; 318     ;
; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_5t61:auto_generated|q_a[2] ; 318     ;
; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_5t61:auto_generated|q_a[0] ; 318     ;
; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_5t61:auto_generated|q_a[3] ; 318     ;
; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_5t61:auto_generated|q_a[1] ; 318     ;
; citac_pixelu[7]                                                                    ; 150     ;
; citac_pixelu[4]                                                                    ; 148     ;
; citac_pixelu[1]                                                                    ; 145     ;
; citac_pixelu[8]                                                                    ; 123     ;
; citac_pixelu[3]                                                                    ; 121     ;
; citac_pixelu[5]                                                                    ; 119     ;
; citac_pixelu[9]                                                                    ; 96      ;
; pixel[1]                                                                           ; 89      ;
; pixel[0]                                                                           ; 89      ;
; pixel[7]                                                                           ; 84      ;
; pixel[6]                                                                           ; 84      ;
; pixel[5]                                                                           ; 80      ;
; pixel[4]                                                                           ; 80      ;
; citac_pixelu[2]                                                                    ; 78      ;
; pixel[2]                                                                           ; 74      ;
; pixel[3]                                                                           ; 74      ;
; Decoder0~46                                                                        ; 70      ;
; Decoder0~36                                                                        ; 64      ;
; Decoder0~3                                                                         ; 64      ;
; Decoder0~41                                                                        ; 61      ;
; Decoder0~7                                                                         ; 61      ;
; Decoder0~4                                                                         ; 59      ;
; Decoder0~13                                                                        ; 58      ;
; Decoder0~47                                                                        ; 57      ;
; Decoder0~43                                                                        ; 56      ;
; Decoder0~48                                                                        ; 55      ;
; Decoder0~45                                                                        ; 55      ;
; Decoder0~5                                                                         ; 51      ;
; Decoder0~64                                                                        ; 50      ;
; Decoder0~0                                                                         ; 50      ;
; Decoder0~11                                                                        ; 49      ;
; Decoder0~100                                                                       ; 48      ;
; Decoder0~68                                                                        ; 48      ;
; Decoder0~59                                                                        ; 48      ;
; Decoder0~54                                                                        ; 48      ;
; Decoder0~27                                                                        ; 48      ;
; Decoder0~23                                                                        ; 48      ;
+------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                   ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF     ; Location                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 8192         ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 65536 ; 8192                        ; 8                           ; --                          ; --                          ; 65536               ; 16   ; ram.hex ; M4K_X26_Y24, M4K_X52_Y22, M4K_X52_Y18, M4K_X52_Y17, M4K_X26_Y21, M4K_X52_Y25, M4K_X26_Y20, M4K_X52_Y20, M4K_X52_Y21, M4K_X26_Y25, M4K_X52_Y23, M4K_X52_Y19, M4K_X26_Y19, M4K_X26_Y18, M4K_X52_Y24, M4K_X26_Y23 ;
; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_5t61:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; Single Clock ; 2048         ; 5            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 10240 ; 2048                        ; 5                           ; --                          ; --                          ; 10240               ; 3    ; rom.hex ; M4K_X26_Y17, M4K_X26_Y15, M4K_X26_Y16                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 6,737 / 94,460 ( 7 % ) ;
; C16 interconnects          ; 60 / 3,315 ( 2 % )     ;
; C4 interconnects           ; 3,680 / 60,840 ( 6 % ) ;
; Direct links               ; 391 / 94,460 ( < 1 % ) ;
; Global clocks              ; 3 / 16 ( 19 % )        ;
; Local interconnects        ; 2,749 / 33,216 ( 8 % ) ;
; R24 interconnects          ; 102 / 3,091 ( 3 % )    ;
; R4 interconnects           ; 4,341 / 81,294 ( 5 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 15.34) ; Number of LABs  (Total = 244) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 1                             ;
; 3                                           ; 1                             ;
; 4                                           ; 0                             ;
; 5                                           ; 1                             ;
; 6                                           ; 0                             ;
; 7                                           ; 0                             ;
; 8                                           ; 1                             ;
; 9                                           ; 0                             ;
; 10                                          ; 0                             ;
; 11                                          ; 1                             ;
; 12                                          ; 4                             ;
; 13                                          ; 1                             ;
; 14                                          ; 7                             ;
; 15                                          ; 2                             ;
; 16                                          ; 220                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.87) ; Number of LABs  (Total = 244) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 207                           ;
; 1 Clock                            ; 208                           ;
; 1 Clock enable                     ; 82                            ;
; 1 Sync. clear                      ; 84                            ;
; 1 Sync. load                       ; 117                           ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.50) ; Number of LABs  (Total = 244) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 3                             ;
; 14                                           ; 3                             ;
; 15                                           ; 1                             ;
; 16                                           ; 22                            ;
; 17                                           ; 11                            ;
; 18                                           ; 37                            ;
; 19                                           ; 81                            ;
; 20                                           ; 29                            ;
; 21                                           ; 25                            ;
; 22                                           ; 10                            ;
; 23                                           ; 2                             ;
; 24                                           ; 2                             ;
; 25                                           ; 0                             ;
; 26                                           ; 0                             ;
; 27                                           ; 0                             ;
; 28                                           ; 3                             ;
; 29                                           ; 0                             ;
; 30                                           ; 3                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.28) ; Number of LABs  (Total = 244) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 24                            ;
; 2                                               ; 32                            ;
; 3                                               ; 36                            ;
; 4                                               ; 56                            ;
; 5                                               ; 23                            ;
; 6                                               ; 15                            ;
; 7                                               ; 11                            ;
; 8                                               ; 6                             ;
; 9                                               ; 3                             ;
; 10                                              ; 4                             ;
; 11                                              ; 5                             ;
; 12                                              ; 6                             ;
; 13                                              ; 3                             ;
; 14                                              ; 3                             ;
; 15                                              ; 8                             ;
; 16                                              ; 9                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 25.18) ; Number of LABs  (Total = 244) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 1                             ;
; 4                                            ; 3                             ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 3                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 2                             ;
; 14                                           ; 2                             ;
; 15                                           ; 2                             ;
; 16                                           ; 2                             ;
; 17                                           ; 3                             ;
; 18                                           ; 2                             ;
; 19                                           ; 4                             ;
; 20                                           ; 2                             ;
; 21                                           ; 1                             ;
; 22                                           ; 1                             ;
; 23                                           ; 7                             ;
; 24                                           ; 16                            ;
; 25                                           ; 17                            ;
; 26                                           ; 22                            ;
; 27                                           ; 29                            ;
; 28                                           ; 21                            ;
; 29                                           ; 15                            ;
; 30                                           ; 22                            ;
; 31                                           ; 53                            ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 21 12:08:56 2010
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off vga -c vga
Info: Selected device EP2C35F672C6 for design "vga"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info: Atom "ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "ram:ram_inst|altsyncram:altsyncram_component|altsyncram_50c1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the Classic Timing Analyzer
Warning: Classic Timing Analyzer will not be available in a future release of the Quartus II software. Use the TimeQuest Timing Analyzer to run timing analysis on your design. Convert all the project settings and the timing constraints to TimeQuest Timing Analyzer equivalents.
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node clock (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pixel_clock
Info: Automatically promoted node h_sync_b 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Selector2589~1
        Info: Destination node Selector653~1
        Info: Destination node Selector654~0
        Info: Destination node h_sync
Info: Automatically promoted node pixel_clock 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node h_sync_b
        Info: Destination node pixel_clock~0
        Info: Destination node pixclk
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Fitter preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:04
Info: Estimated most critical path is register to register delay of 4.715 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X41_Y27; Fanout = 19; REG Node = 'znak_v[1]'
    Info: 2: + IC(0.473 ns) + CELL(0.150 ns) = 0.623 ns; Loc. = LAB_X41_Y27; Fanout = 1; COMB Node = 'ramadr~27'
    Info: 3: + IC(0.415 ns) + CELL(0.150 ns) = 1.188 ns; Loc. = LAB_X41_Y27; Fanout = 2; COMB Node = 'ramadr~28'
    Info: 4: + IC(0.415 ns) + CELL(0.150 ns) = 1.753 ns; Loc. = LAB_X41_Y27; Fanout = 1; COMB Node = 'ramadr[10]~29'
    Info: 5: + IC(0.415 ns) + CELL(0.150 ns) = 2.318 ns; Loc. = LAB_X41_Y27; Fanout = 1; COMB Node = 'ramadr[10]~30'
    Info: 6: + IC(0.415 ns) + CELL(0.150 ns) = 2.883 ns; Loc. = LAB_X41_Y27; Fanout = 2; COMB Node = 'ramadr[10]~59'
    Info: 7: + IC(0.874 ns) + CELL(0.393 ns) = 4.150 ns; Loc. = LAB_X43_Y27; Fanout = 2; COMB Node = 'ram_address[10]~32'
    Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 4.221 ns; Loc. = LAB_X43_Y27; Fanout = 1; COMB Node = 'ram_address[11]~34'
    Info: 9: + IC(0.000 ns) + CELL(0.410 ns) = 4.631 ns; Loc. = LAB_X43_Y27; Fanout = 1; COMB Node = 'ram_address[12]~35'
    Info: 10: + IC(0.000 ns) + CELL(0.084 ns) = 4.715 ns; Loc. = LAB_X43_Y27; Fanout = 209; REG Node = 'ram_address[12]'
    Info: Total cell delay = 1.708 ns ( 36.22 % )
    Info: Total interconnect delay = 3.007 ns ( 63.78 % )
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 5% of the available device resources
    Info: Router estimated peak interconnect usage is 40% of the available device resources in the region that extends from location X33_Y12 to location X43_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:06
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 35 output pins without output pin load capacitance assignment
    Info: Pin "h_sync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "v_sync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pixclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_r[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_r[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_r[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_r[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_r[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_r[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_r[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_r[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_r[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_r[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_g[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_g[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_g[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_g[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_g[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_g[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_g[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_g[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_g[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_g[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_b[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_b[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_b[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_b[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_b[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_b[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_b[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_b[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_b[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "signal_b[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_sync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vga_blank" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 326 megabytes
    Info: Processing ended: Sun Nov 21 12:09:25 2010
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:31


