module demux_1_8(
 input I,
 input [2:0] sel,
 output reg [7:0] Y
 );
 always@(*) begin    
 Y = 8'b0000_0000;   
 case (sel)
 3'b000 : Y[0] = I;
 3'b001 : Y[1] = I; 
 3'b010 : Y[2] = I;
 3'b011 : Y[3] = I;
 3'b100 : Y[4] = I;
 3'b101 : Y[5] = I;
 3'b110 : Y[6] = I;
 3'b111 : Y[7] = I;
 endcase
 end  
endmodule
