TimeQuest Timing Analyzer report for PMOD_KYB
Tue Jan  9 16:53:15 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Setup: 'SWITCH_ETAT2'
 13. Slow Model Hold: 'SWITCH_ETAT2'
 14. Slow Model Hold: 'CLK'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'SWITCH_ETAT2'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLK'
 27. Fast Model Setup: 'SWITCH_ETAT2'
 28. Fast Model Hold: 'SWITCH_ETAT2'
 29. Fast Model Hold: 'CLK'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Fast Model Minimum Pulse Width: 'SWITCH_ETAT2'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; PMOD_KYB                                                           ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C20F484C7                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                     ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; Clock Name   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets          ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; CLK          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }          ;
; SWITCH_ETAT2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SWITCH_ETAT2 } ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                     ;
+------------+-----------------+--------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note                                                          ;
+------------+-----------------+--------------+---------------------------------------------------------------+
; 179.18 MHz ; 179.18 MHz      ; CLK          ;                                                               ;
; 575.37 MHz ; 380.08 MHz      ; SWITCH_ETAT2 ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow Model Setup Summary              ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; CLK          ; -4.581 ; -274.712      ;
; SWITCH_ETAT2 ; -0.369 ; -0.369        ;
+--------------+--------+---------------+


+---------------------------------------+
; Slow Model Hold Summary               ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; SWITCH_ETAT2 ; -1.716 ; -9.305        ;
; CLK          ; 0.612  ; 0.000         ;
+--------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------------+--------+----------------+
; Clock        ; Slack  ; End Point TNS  ;
+--------------+--------+----------------+
; CLK          ; -1.631 ; -158.047       ;
; SWITCH_ETAT2 ; -1.631 ; -1.631         ;
+--------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                              ;
+--------+---------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.581 ; PmodKYPD:C0|Decoder:C0|sclk[13] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.618      ;
; -4.455 ; PmodKYPD:C0|Decoder:C0|sclk[13] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.493      ;
; -4.455 ; PmodKYPD:C0|Decoder:C0|sclk[13] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.493      ;
; -4.432 ; PmodKYPD:C0|Decoder:C0|sclk[14] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.469      ;
; -4.425 ; PmodKYPD:C0|Decoder:C0|sclk[12] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.462      ;
; -4.347 ; PmodKYPD:C0|Decoder:C0|sclk[2]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.385      ;
; -4.316 ; PmodKYPD:C0|Decoder:C0|sclk[1]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.354      ;
; -4.306 ; PmodKYPD:C0|Decoder:C0|sclk[14] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.344      ;
; -4.306 ; PmodKYPD:C0|Decoder:C0|sclk[14] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.344      ;
; -4.299 ; PmodKYPD:C0|Decoder:C0|sclk[12] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.337      ;
; -4.299 ; PmodKYPD:C0|Decoder:C0|sclk[12] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.337      ;
; -4.274 ; PmodKYPD:C0|Decoder:C0|sclk[19] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.311      ;
; -4.251 ; PmodKYPD:C0|Decoder:C0|sclk[7]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.289      ;
; -4.236 ; PmodKYPD:C0|Decoder:C0|sclk[13] ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.273      ;
; -4.232 ; PmodKYPD:C0|Decoder:C0|sclk[11] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.270      ;
; -4.220 ; PmodKYPD:C0|Decoder:C0|sclk[2]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 5.259      ;
; -4.220 ; PmodKYPD:C0|Decoder:C0|sclk[17] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.257      ;
; -4.212 ; PmodKYPD:C0|Decoder:C0|sclk[5]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.250      ;
; -4.211 ; PmodKYPD:C0|Decoder:C0|sclk[10] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.248      ;
; -4.198 ; PmodKYPD:C0|Decoder:C0|sclk[4]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.236      ;
; -4.189 ; PmodKYPD:C0|Decoder:C0|sclk[1]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 5.228      ;
; -4.151 ; PmodKYPD:C0|Decoder:C0|sclk[13] ; PmodKYPD:C0|Decoder:C0|Col[0]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.188      ;
; -4.151 ; PmodKYPD:C0|Decoder:C0|sclk[13] ; PmodKYPD:C0|Decoder:C0|Col[1]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.188      ;
; -4.151 ; PmodKYPD:C0|Decoder:C0|sclk[13] ; PmodKYPD:C0|Decoder:C0|Col[2]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.188      ;
; -4.151 ; PmodKYPD:C0|Decoder:C0|sclk[13] ; PmodKYPD:C0|Decoder:C0|Col[3]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.188      ;
; -4.148 ; PmodKYPD:C0|Decoder:C0|sclk[19] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.186      ;
; -4.148 ; PmodKYPD:C0|Decoder:C0|sclk[19] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.186      ;
; -4.124 ; PmodKYPD:C0|Decoder:C0|sclk[7]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 5.163      ;
; -4.106 ; PmodKYPD:C0|Decoder:C0|sclk[11] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 5.145      ;
; -4.106 ; PmodKYPD:C0|Decoder:C0|sclk[11] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 5.145      ;
; -4.094 ; PmodKYPD:C0|Decoder:C0|sclk[17] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.132      ;
; -4.094 ; PmodKYPD:C0|Decoder:C0|sclk[17] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.132      ;
; -4.093 ; PmodKYPD:C0|Decoder:C0|sclk[9]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.131      ;
; -4.087 ; PmodKYPD:C0|Decoder:C0|sclk[14] ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.124      ;
; -4.085 ; PmodKYPD:C0|Decoder:C0|sclk[10] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.123      ;
; -4.085 ; PmodKYPD:C0|Decoder:C0|sclk[10] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.123      ;
; -4.085 ; PmodKYPD:C0|Decoder:C0|sclk[5]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 5.124      ;
; -4.080 ; PmodKYPD:C0|Decoder:C0|sclk[12] ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.117      ;
; -4.071 ; PmodKYPD:C0|Decoder:C0|sclk[4]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 5.110      ;
; -4.064 ; PmodKYPD:C0|Decoder:C0|sclk[18] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.101      ;
; -4.063 ; PmodKYPD:C0|Decoder:C0|sclk[3]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 5.102      ;
; -4.053 ; PmodKYPD:C0|Decoder:C0|sclk[2]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 5.092      ;
; -4.024 ; PmodKYPD:C0|Decoder:C0|sclk[0]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.062      ;
; -4.023 ; PmodKYPD:C0|Decoder:C0|sclk[2]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.061      ;
; -4.022 ; PmodKYPD:C0|Decoder:C0|sclk[1]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 5.061      ;
; -4.008 ; PmodKYPD:C0|Decoder:C0|sclk[5]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 5.047      ;
; -4.002 ; PmodKYPD:C0|Decoder:C0|sclk[14] ; PmodKYPD:C0|Decoder:C0|Col[0]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.039      ;
; -4.002 ; PmodKYPD:C0|Decoder:C0|sclk[14] ; PmodKYPD:C0|Decoder:C0|Col[1]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.039      ;
; -4.002 ; PmodKYPD:C0|Decoder:C0|sclk[14] ; PmodKYPD:C0|Decoder:C0|Col[2]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.039      ;
; -4.002 ; PmodKYPD:C0|Decoder:C0|sclk[14] ; PmodKYPD:C0|Decoder:C0|Col[3]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.039      ;
; -3.995 ; PmodKYPD:C0|Decoder:C0|sclk[12] ; PmodKYPD:C0|Decoder:C0|Col[0]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.032      ;
; -3.995 ; PmodKYPD:C0|Decoder:C0|sclk[12] ; PmodKYPD:C0|Decoder:C0|Col[1]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.032      ;
; -3.995 ; PmodKYPD:C0|Decoder:C0|sclk[12] ; PmodKYPD:C0|Decoder:C0|Col[2]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.032      ;
; -3.995 ; PmodKYPD:C0|Decoder:C0|sclk[12] ; PmodKYPD:C0|Decoder:C0|Col[3]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.032      ;
; -3.992 ; PmodKYPD:C0|Decoder:C0|sclk[1]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.030      ;
; -3.984 ; PmodKYPD:C0|Decoder:C0|sclk[6]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.022      ;
; -3.984 ; PmodKYPD:C0|Decoder:C0|sclk[16] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.021      ;
; -3.966 ; PmodKYPD:C0|Decoder:C0|sclk[9]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 5.005      ;
; -3.957 ; PmodKYPD:C0|Decoder:C0|sclk[7]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.996      ;
; -3.938 ; PmodKYPD:C0|Decoder:C0|sclk[18] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.976      ;
; -3.938 ; PmodKYPD:C0|Decoder:C0|sclk[18] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.976      ;
; -3.936 ; PmodKYPD:C0|Decoder:C0|sclk[3]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 4.976      ;
; -3.929 ; PmodKYPD:C0|Decoder:C0|sclk[19] ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.966      ;
; -3.927 ; PmodKYPD:C0|Decoder:C0|sclk[7]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.965      ;
; -3.914 ; PmodKYPD:C0|Decoder:C0|sclk[16] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.952      ;
; -3.914 ; PmodKYPD:C0|Decoder:C0|sclk[16] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.952      ;
; -3.904 ; PmodKYPD:C0|Decoder:C0|sclk[4]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.943      ;
; -3.897 ; PmodKYPD:C0|Decoder:C0|sclk[0]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.936      ;
; -3.888 ; PmodKYPD:C0|Decoder:C0|sclk[5]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.926      ;
; -3.887 ; PmodKYPD:C0|Decoder:C0|sclk[11] ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.925      ;
; -3.880 ; PmodKYPD:C0|Decoder:C0|sclk[17] ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.917      ;
; -3.874 ; PmodKYPD:C0|Decoder:C0|sclk[4]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.912      ;
; -3.866 ; PmodKYPD:C0|Decoder:C0|sclk[10] ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.903      ;
; -3.858 ; PmodKYPD:C0|Decoder:C0|sclk[6]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.897      ;
; -3.858 ; PmodKYPD:C0|Decoder:C0|sclk[6]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.897      ;
; -3.844 ; PmodKYPD:C0|Decoder:C0|sclk[19] ; PmodKYPD:C0|Decoder:C0|Col[0]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.881      ;
; -3.844 ; PmodKYPD:C0|Decoder:C0|sclk[19] ; PmodKYPD:C0|Decoder:C0|Col[1]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.881      ;
; -3.844 ; PmodKYPD:C0|Decoder:C0|sclk[19] ; PmodKYPD:C0|Decoder:C0|Col[2]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.881      ;
; -3.844 ; PmodKYPD:C0|Decoder:C0|sclk[19] ; PmodKYPD:C0|Decoder:C0|Col[3]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.881      ;
; -3.804 ; PmodKYPD:C0|Decoder:C0|sclk[15] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.842      ;
; -3.802 ; PmodKYPD:C0|Decoder:C0|sclk[11] ; PmodKYPD:C0|Decoder:C0|Col[0]       ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.840      ;
; -3.802 ; PmodKYPD:C0|Decoder:C0|sclk[11] ; PmodKYPD:C0|Decoder:C0|Col[1]       ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.840      ;
; -3.802 ; PmodKYPD:C0|Decoder:C0|sclk[11] ; PmodKYPD:C0|Decoder:C0|Col[2]       ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.840      ;
; -3.802 ; PmodKYPD:C0|Decoder:C0|sclk[11] ; PmodKYPD:C0|Decoder:C0|Col[3]       ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.840      ;
; -3.799 ; PmodKYPD:C0|Decoder:C0|sclk[9]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.838      ;
; -3.790 ; PmodKYPD:C0|Decoder:C0|sclk[17] ; PmodKYPD:C0|Decoder:C0|Col[0]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.827      ;
; -3.790 ; PmodKYPD:C0|Decoder:C0|sclk[17] ; PmodKYPD:C0|Decoder:C0|Col[1]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.827      ;
; -3.790 ; PmodKYPD:C0|Decoder:C0|sclk[17] ; PmodKYPD:C0|Decoder:C0|Col[2]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.827      ;
; -3.790 ; PmodKYPD:C0|Decoder:C0|sclk[17] ; PmodKYPD:C0|Decoder:C0|Col[3]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.827      ;
; -3.781 ; PmodKYPD:C0|Decoder:C0|sclk[10] ; PmodKYPD:C0|Decoder:C0|Col[0]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.818      ;
; -3.781 ; PmodKYPD:C0|Decoder:C0|sclk[10] ; PmodKYPD:C0|Decoder:C0|Col[1]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.818      ;
; -3.781 ; PmodKYPD:C0|Decoder:C0|sclk[10] ; PmodKYPD:C0|Decoder:C0|Col[2]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.818      ;
; -3.781 ; PmodKYPD:C0|Decoder:C0|sclk[10] ; PmodKYPD:C0|Decoder:C0|Col[3]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.818      ;
; -3.780 ; PmodKYPD:C0|Decoder:C0|sclk[3]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 4.820      ;
; -3.772 ; PmodKYPD:C0|Decoder:C0|sclk[13] ; PmodKYPD:C0|Decoder:C0|sclk[0]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.809      ;
; -3.769 ; PmodKYPD:C0|Decoder:C0|sclk[9]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.807      ;
; -3.735 ; PmodKYPD:C0|Decoder:C0|sclk[2]  ; PmodKYPD:C0|Decoder:C0|sclk[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.773      ;
; -3.730 ; PmodKYPD:C0|Decoder:C0|sclk[0]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.769      ;
; -3.719 ; PmodKYPD:C0|Decoder:C0|sclk[18] ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.756      ;
; -3.704 ; PmodKYPD:C0|Decoder:C0|sclk[5]  ; PmodKYPD:C0|Decoder:C0|Col[0]       ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.742      ;
+--------+---------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SWITCH_ETAT2'                                                                                           ;
+--------+-----------------------------+--------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node      ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------+--------------+--------------+--------------+------------+------------+
; -0.369 ; SWITCH_ETAT2                ; etatF.e5_617 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.500        ; 6.539      ; 5.473      ;
; 0.131  ; SWITCH_ETAT2                ; etatF.e5_617 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 1.000        ; 6.539      ; 5.473      ;
; 0.186  ; SWITCH_ETAT2                ; etatF.e2_656 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.500        ; 6.425      ; 5.156      ;
; 0.195  ; etatP.e3                    ; etatF.e5_617 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.696      ; 2.566      ;
; 0.305  ; SWITCH_ETAT2                ; etatF.e3_643 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.500        ; 6.429      ; 5.348      ;
; 0.357  ; etatP.e4                    ; etatF.e5_617 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.696      ; 2.404      ;
; 0.450  ; etatP.e1                    ; etatF.e2_656 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.582      ; 2.549      ;
; 0.491  ; SWITCH_ETAT2                ; etatF.e0_682 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.500        ; 6.539      ; 5.404      ;
; 0.496  ; memoire_Nbit:C2|out_temp[0] ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.598      ; 2.817      ;
; 0.499  ; memoire_Nbit:C2|out_temp[0] ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.600      ; 2.825      ;
; 0.504  ; SWITCH_ETAT2                ; etatF.e4_630 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.500        ; 6.427      ; 5.138      ;
; 0.530  ; etatP.e2                    ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.593      ; 2.787      ;
; 0.533  ; etatP.e5                    ; etatF.e5_617 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.696      ; 2.228      ;
; 0.542  ; memoire_Nbit:C2|out_temp[2] ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.598      ; 2.771      ;
; 0.545  ; memoire_Nbit:C2|out_temp[2] ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.600      ; 2.779      ;
; 0.686  ; SWITCH_ETAT2                ; etatF.e2_656 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 1.000        ; 6.425      ; 5.156      ;
; 0.729  ; etatP.e2                    ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.591      ; 2.577      ;
; 0.733  ; memoire_Nbit:C2|out_temp[3] ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.598      ; 2.580      ;
; 0.736  ; memoire_Nbit:C2|out_temp[3] ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.600      ; 2.588      ;
; 0.775  ; etatP.e2                    ; etatF.e2_656 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.589      ; 2.231      ;
; 0.805  ; SWITCH_ETAT2                ; etatF.e3_643 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 1.000        ; 6.429      ; 5.348      ;
; 0.898  ; memoire_Nbit:C2|out_temp[1] ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.598      ; 2.415      ;
; 0.901  ; memoire_Nbit:C2|out_temp[1] ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.600      ; 2.423      ;
; 0.991  ; SWITCH_ETAT2                ; etatF.e0_682 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 1.000        ; 6.539      ; 5.404      ;
; 1.004  ; SWITCH_ETAT2                ; etatF.e4_630 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 1.000        ; 6.427      ; 5.138      ;
; 1.255  ; etatP.e4                    ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.584      ; 2.044      ;
; 1.417  ; etatP.e0                    ; etatF.e0_682 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.696      ; 2.135      ;
; 1.439  ; etatP.e1                    ; etatF.e1_669 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.543      ; 2.103      ;
; 1.440  ; etatP.e3                    ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.586      ; 1.870      ;
; 1.512  ; etatP.e0                    ; etatF.e1_669 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.543      ; 2.030      ;
; 1.566  ; etatP.e5                    ; etatF.e0_682 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 3.696      ; 1.986      ;
+--------+-----------------------------+--------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SWITCH_ETAT2'                                                                                            ;
+--------+-----------------------------+--------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node      ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------+--------------+--------------+--------------+------------+------------+
; -1.716 ; etatP.e3                    ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.586      ; 1.870      ;
; -1.710 ; etatP.e5                    ; etatF.e0_682 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.696      ; 1.986      ;
; -1.561 ; etatP.e0                    ; etatF.e0_682 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.696      ; 2.135      ;
; -1.540 ; etatP.e4                    ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.584      ; 2.044      ;
; -1.513 ; etatP.e0                    ; etatF.e1_669 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.543      ; 2.030      ;
; -1.468 ; etatP.e5                    ; etatF.e5_617 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.696      ; 2.228      ;
; -1.440 ; etatP.e1                    ; etatF.e1_669 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.543      ; 2.103      ;
; -1.358 ; etatP.e2                    ; etatF.e2_656 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.589      ; 2.231      ;
; -1.292 ; etatP.e4                    ; etatF.e5_617 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.696      ; 2.404      ;
; -1.289 ; SWITCH_ETAT2                ; etatF.e4_630 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.000        ; 6.427      ; 5.138      ;
; -1.269 ; SWITCH_ETAT2                ; etatF.e2_656 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.000        ; 6.425      ; 5.156      ;
; -1.183 ; memoire_Nbit:C2|out_temp[1] ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.598      ; 2.415      ;
; -1.177 ; memoire_Nbit:C2|out_temp[1] ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.600      ; 2.423      ;
; -1.135 ; SWITCH_ETAT2                ; etatF.e0_682 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.000        ; 6.539      ; 5.404      ;
; -1.130 ; etatP.e3                    ; etatF.e5_617 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.696      ; 2.566      ;
; -1.081 ; SWITCH_ETAT2                ; etatF.e3_643 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.000        ; 6.429      ; 5.348      ;
; -1.066 ; SWITCH_ETAT2                ; etatF.e5_617 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.000        ; 6.539      ; 5.473      ;
; -1.033 ; etatP.e1                    ; etatF.e2_656 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.582      ; 2.549      ;
; -1.018 ; memoire_Nbit:C2|out_temp[3] ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.598      ; 2.580      ;
; -1.014 ; etatP.e2                    ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.591      ; 2.577      ;
; -1.012 ; memoire_Nbit:C2|out_temp[3] ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.600      ; 2.588      ;
; -0.827 ; memoire_Nbit:C2|out_temp[2] ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.598      ; 2.771      ;
; -0.821 ; memoire_Nbit:C2|out_temp[2] ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.600      ; 2.779      ;
; -0.806 ; etatP.e2                    ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.593      ; 2.787      ;
; -0.789 ; SWITCH_ETAT2                ; etatF.e4_630 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; -0.500       ; 6.427      ; 5.138      ;
; -0.781 ; memoire_Nbit:C2|out_temp[0] ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.598      ; 2.817      ;
; -0.775 ; memoire_Nbit:C2|out_temp[0] ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 3.600      ; 2.825      ;
; -0.769 ; SWITCH_ETAT2                ; etatF.e2_656 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; -0.500       ; 6.425      ; 5.156      ;
; -0.635 ; SWITCH_ETAT2                ; etatF.e0_682 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; -0.500       ; 6.539      ; 5.404      ;
; -0.581 ; SWITCH_ETAT2                ; etatF.e3_643 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; -0.500       ; 6.429      ; 5.348      ;
; -0.566 ; SWITCH_ETAT2                ; etatF.e5_617 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; -0.500       ; 6.539      ; 5.473      ;
+--------+-----------------------------+--------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                  ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.612 ; valeurEntree[1]                     ; valeurTemp1[1]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.898      ;
; 0.615 ; valeurEntree[7]                     ; valeurTemp2[3]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.901      ;
; 0.615 ; valeurEntree[6]                     ; valeurTemp2[2]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.901      ;
; 0.615 ; valeurEntree[3]                     ; valeurTemp1[3]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.901      ;
; 0.616 ; valeurEntree[2]                     ; valeurTemp1[2]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.902      ;
; 0.618 ; valeurEntree[4]                     ; valeurTemp2[0]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; valeurEntree[9]                     ; valeurTemp3[1]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; valeurEntree[11]                    ; valeurTemp3[3]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.904      ;
; 0.619 ; valeurEntree[5]                     ; valeurTemp2[1]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.905      ;
; 0.620 ; PmodKYPD:C0|Decoder:C0|sclk[19]     ; PmodKYPD:C0|Decoder:C0|sclk[19]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.906      ;
; 0.622 ; valeurEntree[8]                     ; valeurTemp3[0]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.908      ;
; 0.676 ; memoire_Nbit:C3|out_temp[2]         ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.962      ;
; 0.682 ; memoire_Nbit:C3|out_temp[2]         ; SOUSTRACTEUR:C10|NEGATIF:P0|S[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.968      ;
; 0.685 ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[0] ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.971      ;
; 0.687 ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[0] ; SOUSTRACTEUR:C10|NEGATIF:P0|S[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.973      ;
; 0.744 ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[1] ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.030      ;
; 0.756 ; etatP.e3                            ; ETAT_ACTUEL[1]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.042      ;
; 0.761 ; valeurEntree[0]                     ; valeurTemp1[0]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.047      ;
; 0.761 ; valeurEntree[10]                    ; valeurTemp3[2]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.047      ;
; 0.772 ; affichageOperation[2]               ; AFFICHAGE[9]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.058      ;
; 0.774 ; affichageOperation[6]               ; AFFICHAGE[13]~reg0                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.060      ;
; 0.774 ; memoire_Nbit:C3|out_temp[3]         ; SOUSTRACTEUR:C10|NEGATIF:P0|S[3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.060      ;
; 0.783 ; memoire_Nbit:C3|out_temp[0]         ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.069      ;
; 0.785 ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[1] ; SOUSTRACTEUR:C10|NEGATIF:P0|S[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.071      ;
; 0.851 ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[2] ; SOUSTRACTEUR:C10|NEGATIF:P0|S[3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.137      ;
; 0.855 ; valeurTemp2[3]                      ; memoire_Nbit:C2|out_temp[3]         ; CLK          ; CLK         ; 0.000        ; -0.013     ; 1.128      ;
; 0.856 ; valeurTemp2[2]                      ; memoire_Nbit:C2|out_temp[2]         ; CLK          ; CLK         ; 0.000        ; -0.013     ; 1.129      ;
; 0.859 ; valeurTemp2[1]                      ; memoire_Nbit:C2|out_temp[1]         ; CLK          ; CLK         ; 0.000        ; -0.013     ; 1.132      ;
; 0.872 ; valeurTemp2[0]                      ; memoire_Nbit:C2|out_temp[0]         ; CLK          ; CLK         ; 0.000        ; -0.013     ; 1.145      ;
; 0.936 ; valeurTemp1[1]                      ; memoire_Nbit:C1|out_temp[1]         ; CLK          ; CLK         ; 0.000        ; 0.017      ; 1.239      ;
; 0.968 ; PmodKYPD:C0|Decoder:C0|sclk[5]      ; PmodKYPD:C0|Decoder:C0|sclk[5]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.254      ;
; 0.971 ; PmodKYPD:C0|Decoder:C0|sclk[14]     ; PmodKYPD:C0|Decoder:C0|sclk[14]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.257      ;
; 0.975 ; PmodKYPD:C0|Decoder:C0|sclk[10]     ; PmodKYPD:C0|Decoder:C0|sclk[10]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.261      ;
; 0.981 ; PmodKYPD:C0|Decoder:C0|sclk[1]      ; PmodKYPD:C0|Decoder:C0|sclk[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.267      ;
; 0.984 ; PmodKYPD:C0|Decoder:C0|sclk[8]      ; PmodKYPD:C0|Decoder:C0|sclk[8]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.270      ;
; 0.987 ; valeurTemp1[3]                      ; memoire_Nbit:C1|out_temp[3]         ; CLK          ; CLK         ; 0.000        ; 0.017      ; 1.290      ;
; 0.988 ; valeurTemp1[2]                      ; memoire_Nbit:C1|out_temp[2]         ; CLK          ; CLK         ; 0.000        ; 0.017      ; 1.291      ;
; 0.990 ; valeurTemp1[0]                      ; memoire_Nbit:C1|out_temp[0]         ; CLK          ; CLK         ; 0.000        ; 0.017      ; 1.293      ;
; 0.999 ; memoire_Nbit:C3|out_temp[1]         ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.285      ;
; 1.000 ; memoire_Nbit:C3|out_temp[1]         ; SOUSTRACTEUR:C10|NEGATIF:P0|S[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.286      ;
; 1.021 ; PmodKYPD:C0|Decoder:C0|sclk[2]      ; PmodKYPD:C0|Decoder:C0|sclk[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.307      ;
; 1.022 ; PmodKYPD:C0|Decoder:C0|sclk[4]      ; PmodKYPD:C0|Decoder:C0|sclk[4]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.308      ;
; 1.031 ; PmodKYPD:C0|Decoder:C0|sclk[6]      ; PmodKYPD:C0|Decoder:C0|sclk[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.317      ;
; 1.151 ; etatP.e0                            ; ETAT_ACTUEL[0]~reg0                 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.436      ;
; 1.160 ; affichagePremier[6]                 ; AFFICHAGE[20]~reg0                  ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.449      ;
; 1.171 ; RESULTAT_AFFICHAGE[1]               ; AFFICHAGE[1]~reg0                   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.456      ;
; 1.172 ; etatP.e5                            ; ETAT_ACTUEL[2]~reg0                 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.457      ;
; 1.187 ; RESULTAT_AFFICHAGE[5]               ; AFFICHAGE[5]~reg0                   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.472      ;
; 1.190 ; RESULTAT_AFFICHAGE[3]               ; AFFICHAGE[3]~reg0                   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.475      ;
; 1.193 ; PmodKYPD:C0|Decoder:C0|sclk[13]     ; PmodKYPD:C0|Decoder:C0|sclk[13]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.479      ;
; 1.202 ; PmodKYPD:C0|Decoder:C0|sclk[16]     ; PmodKYPD:C0|Decoder:C0|sclk[16]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.488      ;
; 1.223 ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; valeurEntree[7]                     ; CLK          ; CLK         ; 0.000        ; -0.007     ; 1.502      ;
; 1.223 ; affichageDeuxieme[6]                ; AFFICHAGE[6]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.510      ;
; 1.236 ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; valeurEntree[4]                     ; CLK          ; CLK         ; 0.000        ; -0.008     ; 1.514      ;
; 1.253 ; affichageDeuxieme[2]                ; AFFICHAGE[2]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.540      ;
; 1.266 ; valeurTemp3[1]                      ; memoire_Nbit:C3|out_temp[1]         ; CLK          ; CLK         ; 0.000        ; 0.013      ; 1.565      ;
; 1.283 ; RESULTAT_AFFICHAGE[2]               ; AFFICHAGE[2]~reg0                   ; CLK          ; CLK         ; 0.000        ; -0.008     ; 1.561      ;
; 1.293 ; etatP.e4                            ; ETAT_ACTUEL[2]~reg0                 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.578      ;
; 1.295 ; affichageOperation[5]               ; AFFICHAGE[12]~reg0                  ; CLK          ; CLK         ; 0.000        ; 0.007      ; 1.588      ;
; 1.296 ; affichageOperation[5]               ; AFFICHAGE[5]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.007      ; 1.589      ;
; 1.305 ; etatP.e1                            ; valeurEntree[7]                     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.590      ;
; 1.305 ; etatP.e1                            ; valeurEntree[6]                     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.590      ;
; 1.305 ; etatP.e1                            ; valeurEntree[4]                     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.590      ;
; 1.305 ; etatP.e1                            ; valeurEntree[5]                     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.590      ;
; 1.312 ; RESULTAT_AFFICHAGE[4]               ; AFFICHAGE[4]~reg0                   ; CLK          ; CLK         ; 0.000        ; -0.008     ; 1.590      ;
; 1.328 ; affichageOperation[4]               ; AFFICHAGE[11]~reg0                  ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.608      ;
; 1.340 ; etatP.e4                            ; ETAT_ACTUEL[0]~reg0                 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.625      ;
; 1.366 ; valeurTemp3[3]                      ; memoire_Nbit:C3|out_temp[3]         ; CLK          ; CLK         ; 0.000        ; 0.013      ; 1.665      ;
; 1.368 ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; valeurEntree[6]                     ; CLK          ; CLK         ; 0.000        ; -0.008     ; 1.646      ;
; 1.375 ; valeurTemp3[2]                      ; memoire_Nbit:C3|out_temp[2]         ; CLK          ; CLK         ; 0.000        ; 0.013      ; 1.674      ;
; 1.380 ; valeurTemp3[0]                      ; memoire_Nbit:C3|out_temp[0]         ; CLK          ; CLK         ; 0.000        ; 0.013      ; 1.679      ;
; 1.395 ; affichageOperation[6]               ; AFFICHAGE[6]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.681      ;
; 1.400 ; PmodKYPD:C0|Decoder:C0|sclk[5]      ; PmodKYPD:C0|Decoder:C0|sclk[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.686      ;
; 1.402 ; PmodKYPD:C0|Decoder:C0|sclk[0]      ; PmodKYPD:C0|Decoder:C0|sclk[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.688      ;
; 1.411 ; PmodKYPD:C0|Decoder:C0|sclk[12]     ; PmodKYPD:C0|Decoder:C0|sclk[13]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.697      ;
; 1.427 ; PmodKYPD:C0|Decoder:C0|sclk[7]      ; PmodKYPD:C0|Decoder:C0|sclk[8]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.713      ;
; 1.449 ; etatP.e2                            ; ETAT_ACTUEL[0]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.006      ; 1.741      ;
; 1.455 ; PmodKYPD:C0|Decoder:C0|sclk[4]      ; PmodKYPD:C0|Decoder:C0|sclk[5]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.741      ;
; 1.473 ; PmodKYPD:C0|Decoder:C0|sclk[7]      ; PmodKYPD:C0|Decoder:C0|sclk[7]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.759      ;
; 1.481 ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.767      ;
; 1.483 ; PmodKYPD:C0|Decoder:C0|sclk[14]     ; PmodKYPD:C0|Decoder:C0|sclk[16]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.769      ;
; 1.491 ; PmodKYPD:C0|Decoder:C0|sclk[12]     ; PmodKYPD:C0|Decoder:C0|sclk[14]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.777      ;
; 1.501 ; PmodKYPD:C0|Decoder:C0|sclk[9]      ; PmodKYPD:C0|Decoder:C0|sclk[9]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.787      ;
; 1.514 ; PmodKYPD:C0|Decoder:C0|sclk[1]      ; PmodKYPD:C0|Decoder:C0|sclk[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.800      ;
; 1.518 ; RESULTAT_AFFICHAGE[0]               ; AFFICHAGE[0]~reg0                   ; CLK          ; CLK         ; 0.000        ; -0.008     ; 1.796      ;
; 1.527 ; affichagePremier[4]                 ; AFFICHAGE[11]~reg0                  ; CLK          ; CLK         ; 0.000        ; -0.005     ; 1.808      ;
; 1.527 ; RESULTAT_AFFICHAGE[6]               ; AFFICHAGE[6]~reg0                   ; CLK          ; CLK         ; 0.000        ; -0.008     ; 1.805      ;
; 1.528 ; affichageDeuxieme[0]                ; AFFICHAGE[0]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.815      ;
; 1.529 ; affichagePremier[2]                 ; AFFICHAGE[9]~reg0                   ; CLK          ; CLK         ; 0.000        ; -0.005     ; 1.810      ;
; 1.534 ; PmodKYPD:C0|Decoder:C0|sclk[2]      ; PmodKYPD:C0|Decoder:C0|sclk[4]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.820      ;
; 1.535 ; PmodKYPD:C0|Decoder:C0|sclk[4]      ; PmodKYPD:C0|Decoder:C0|sclk[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.821      ;
; 1.536 ; etatP.e1                            ; AFFICHAGE[11]~reg0                  ; CLK          ; CLK         ; 0.000        ; -0.008     ; 1.814      ;
; 1.541 ; etatP.e1                            ; AFFICHAGE[9]~reg0                   ; CLK          ; CLK         ; 0.000        ; -0.008     ; 1.819      ;
; 1.542 ; etatP.e1                            ; AFFICHAGE[13]~reg0                  ; CLK          ; CLK         ; 0.000        ; -0.008     ; 1.820      ;
; 1.544 ; PmodKYPD:C0|Decoder:C0|sclk[6]      ; PmodKYPD:C0|Decoder:C0|sclk[8]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.830      ;
; 1.548 ; PmodKYPD:C0|Decoder:C0|sclk[9]      ; PmodKYPD:C0|Decoder:C0|sclk[10]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.835      ;
; 1.550 ; affichagePremier[0]                 ; AFFICHAGE[14]~reg0                  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.838      ;
; 1.558 ; affichagePremier[4]                 ; AFFICHAGE[18]~reg0                  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.846      ;
; 1.559 ; affichagePremier[1]                 ; AFFICHAGE[15]~reg0                  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.847      ;
; 1.560 ; PmodKYPD:C0|Decoder:C0|sclk[5]      ; PmodKYPD:C0|Decoder:C0|sclk[8]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.846      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLK   ; Rise       ; CLK                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[0]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[0]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[10]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[10]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[11]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[11]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[12]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[12]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[13]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[13]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[14]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[14]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[15]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[15]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[16]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[16]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[17]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[17]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[18]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[18]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[19]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[19]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[1]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[1]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[20]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[20]~reg0                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[2]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[2]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[3]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[3]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[4]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[4]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[5]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[5]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[6]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[6]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[7]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[7]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[8]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[8]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[9]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[9]~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; ETAT_ACTUEL[0]~reg0                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; ETAT_ACTUEL[0]~reg0                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; ETAT_ACTUEL[1]~reg0                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; ETAT_ACTUEL[1]~reg0                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; ETAT_ACTUEL[2]~reg0                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; ETAT_ACTUEL[2]~reg0                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|Col[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|Col[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|Col[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|Col[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|Col[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|Col[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|Col[3]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|Col[3]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[10]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[10]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[11]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[11]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[12]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[12]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[13]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[13]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[14]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[14]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[15]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[15]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[16]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[16]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[17]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[17]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[18]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[18]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[19]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[19]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[4]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[4]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[5]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[5]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[6]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[6]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[7]      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SWITCH_ETAT2'                                                                      ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; SWITCH_ETAT2 ; Rise       ; SWITCH_ETAT2                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Rise       ; SWITCH_ETAT2|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Rise       ; SWITCH_ETAT2|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; Selector0~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; Selector0~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; Selector0~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; Selector0~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; Selector0~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; Selector0~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Rise       ; Selector0~2|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Rise       ; Selector0~2|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Rise       ; etatF.e0_682                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Rise       ; etatF.e0_682                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; etatF.e0_682|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; etatF.e0_682|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Rise       ; etatF.e1_669                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Rise       ; etatF.e1_669                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; etatF.e1_669|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; etatF.e1_669|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Rise       ; etatF.e2_656                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Rise       ; etatF.e2_656                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; etatF.e2_656|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; etatF.e2_656|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Rise       ; etatF.e3_643                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Rise       ; etatF.e3_643                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; etatF.e3_643|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; etatF.e3_643|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Rise       ; etatF.e4_630                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Rise       ; etatF.e4_630                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; etatF.e4_630|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; etatF.e4_630|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Rise       ; etatF.e5_617                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Rise       ; etatF.e5_617                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; etatF.e5_617|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; etatF.e5_617|datac          ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; ROW[*]       ; CLK          ; 8.598  ; 8.598  ; Rise       ; CLK             ;
;  ROW[0]      ; CLK          ; 8.366  ; 8.366  ; Rise       ; CLK             ;
;  ROW[1]      ; CLK          ; 8.598  ; 8.598  ; Rise       ; CLK             ;
;  ROW[2]      ; CLK          ; 8.250  ; 8.250  ; Rise       ; CLK             ;
;  ROW[3]      ; CLK          ; 8.530  ; 8.530  ; Rise       ; CLK             ;
; SWITCH_ETAT0 ; SWITCH_ETAT2 ; -0.372 ; -0.372 ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT1 ; SWITCH_ETAT2 ; 0.599  ; 0.599  ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.869  ; 0.869  ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT3 ; SWITCH_ETAT2 ; 1.178  ; 1.178  ; Rise       ; SWITCH_ETAT2    ;
+--------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; ROW[*]       ; CLK          ; -5.186 ; -5.186 ; Rise       ; CLK             ;
;  ROW[0]      ; CLK          ; -5.295 ; -5.295 ; Rise       ; CLK             ;
;  ROW[1]      ; CLK          ; -5.568 ; -5.568 ; Rise       ; CLK             ;
;  ROW[2]      ; CLK          ; -5.186 ; -5.186 ; Rise       ; CLK             ;
;  ROW[3]      ; CLK          ; -5.498 ; -5.498 ; Rise       ; CLK             ;
; SWITCH_ETAT0 ; SWITCH_ETAT2 ; 2.307  ; 2.307  ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT1 ; SWITCH_ETAT2 ; 2.402  ; 2.402  ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 1.289  ; 1.289  ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT3 ; SWITCH_ETAT2 ; 1.795  ; 1.795  ; Rise       ; SWITCH_ETAT2    ;
+--------------+--------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; AFFICHAGE[*]    ; CLK        ; 8.195 ; 8.195 ; Rise       ; CLK             ;
;  AFFICHAGE[0]   ; CLK        ; 8.068 ; 8.068 ; Rise       ; CLK             ;
;  AFFICHAGE[1]   ; CLK        ; 7.706 ; 7.706 ; Rise       ; CLK             ;
;  AFFICHAGE[2]   ; CLK        ; 7.871 ; 7.871 ; Rise       ; CLK             ;
;  AFFICHAGE[3]   ; CLK        ; 7.697 ; 7.697 ; Rise       ; CLK             ;
;  AFFICHAGE[4]   ; CLK        ; 8.029 ; 8.029 ; Rise       ; CLK             ;
;  AFFICHAGE[5]   ; CLK        ; 7.355 ; 7.355 ; Rise       ; CLK             ;
;  AFFICHAGE[6]   ; CLK        ; 8.008 ; 8.008 ; Rise       ; CLK             ;
;  AFFICHAGE[7]   ; CLK        ; 8.075 ; 8.075 ; Rise       ; CLK             ;
;  AFFICHAGE[8]   ; CLK        ; 8.089 ; 8.089 ; Rise       ; CLK             ;
;  AFFICHAGE[9]   ; CLK        ; 8.142 ; 8.142 ; Rise       ; CLK             ;
;  AFFICHAGE[10]  ; CLK        ; 7.686 ; 7.686 ; Rise       ; CLK             ;
;  AFFICHAGE[11]  ; CLK        ; 7.977 ; 7.977 ; Rise       ; CLK             ;
;  AFFICHAGE[12]  ; CLK        ; 7.766 ; 7.766 ; Rise       ; CLK             ;
;  AFFICHAGE[13]  ; CLK        ; 8.102 ; 8.102 ; Rise       ; CLK             ;
;  AFFICHAGE[14]  ; CLK        ; 8.195 ; 8.195 ; Rise       ; CLK             ;
;  AFFICHAGE[15]  ; CLK        ; 8.048 ; 8.048 ; Rise       ; CLK             ;
;  AFFICHAGE[16]  ; CLK        ; 8.065 ; 8.065 ; Rise       ; CLK             ;
;  AFFICHAGE[17]  ; CLK        ; 8.075 ; 8.075 ; Rise       ; CLK             ;
;  AFFICHAGE[18]  ; CLK        ; 8.131 ; 8.131 ; Rise       ; CLK             ;
;  AFFICHAGE[19]  ; CLK        ; 8.043 ; 8.043 ; Rise       ; CLK             ;
;  AFFICHAGE[20]  ; CLK        ; 7.947 ; 7.947 ; Rise       ; CLK             ;
; COL[*]          ; CLK        ; 9.545 ; 9.545 ; Rise       ; CLK             ;
;  COL[0]         ; CLK        ; 9.545 ; 9.545 ; Rise       ; CLK             ;
;  COL[1]         ; CLK        ; 9.148 ; 9.148 ; Rise       ; CLK             ;
;  COL[2]         ; CLK        ; 8.954 ; 8.954 ; Rise       ; CLK             ;
;  COL[3]         ; CLK        ; 9.422 ; 9.422 ; Rise       ; CLK             ;
; ETAT_ACTUEL[*]  ; CLK        ; 9.373 ; 9.373 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[0] ; CLK        ; 8.351 ; 8.351 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[1] ; CLK        ; 9.373 ; 9.373 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[2] ; CLK        ; 8.622 ; 8.622 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; AFFICHAGE[*]    ; CLK        ; 7.355 ; 7.355 ; Rise       ; CLK             ;
;  AFFICHAGE[0]   ; CLK        ; 8.068 ; 8.068 ; Rise       ; CLK             ;
;  AFFICHAGE[1]   ; CLK        ; 7.706 ; 7.706 ; Rise       ; CLK             ;
;  AFFICHAGE[2]   ; CLK        ; 7.871 ; 7.871 ; Rise       ; CLK             ;
;  AFFICHAGE[3]   ; CLK        ; 7.697 ; 7.697 ; Rise       ; CLK             ;
;  AFFICHAGE[4]   ; CLK        ; 8.029 ; 8.029 ; Rise       ; CLK             ;
;  AFFICHAGE[5]   ; CLK        ; 7.355 ; 7.355 ; Rise       ; CLK             ;
;  AFFICHAGE[6]   ; CLK        ; 8.008 ; 8.008 ; Rise       ; CLK             ;
;  AFFICHAGE[7]   ; CLK        ; 8.075 ; 8.075 ; Rise       ; CLK             ;
;  AFFICHAGE[8]   ; CLK        ; 8.089 ; 8.089 ; Rise       ; CLK             ;
;  AFFICHAGE[9]   ; CLK        ; 8.142 ; 8.142 ; Rise       ; CLK             ;
;  AFFICHAGE[10]  ; CLK        ; 7.686 ; 7.686 ; Rise       ; CLK             ;
;  AFFICHAGE[11]  ; CLK        ; 7.977 ; 7.977 ; Rise       ; CLK             ;
;  AFFICHAGE[12]  ; CLK        ; 7.766 ; 7.766 ; Rise       ; CLK             ;
;  AFFICHAGE[13]  ; CLK        ; 8.102 ; 8.102 ; Rise       ; CLK             ;
;  AFFICHAGE[14]  ; CLK        ; 8.195 ; 8.195 ; Rise       ; CLK             ;
;  AFFICHAGE[15]  ; CLK        ; 8.048 ; 8.048 ; Rise       ; CLK             ;
;  AFFICHAGE[16]  ; CLK        ; 8.065 ; 8.065 ; Rise       ; CLK             ;
;  AFFICHAGE[17]  ; CLK        ; 8.075 ; 8.075 ; Rise       ; CLK             ;
;  AFFICHAGE[18]  ; CLK        ; 8.131 ; 8.131 ; Rise       ; CLK             ;
;  AFFICHAGE[19]  ; CLK        ; 8.043 ; 8.043 ; Rise       ; CLK             ;
;  AFFICHAGE[20]  ; CLK        ; 7.947 ; 7.947 ; Rise       ; CLK             ;
; COL[*]          ; CLK        ; 8.954 ; 8.954 ; Rise       ; CLK             ;
;  COL[0]         ; CLK        ; 9.545 ; 9.545 ; Rise       ; CLK             ;
;  COL[1]         ; CLK        ; 9.148 ; 9.148 ; Rise       ; CLK             ;
;  COL[2]         ; CLK        ; 8.954 ; 8.954 ; Rise       ; CLK             ;
;  COL[3]         ; CLK        ; 9.422 ; 9.422 ; Rise       ; CLK             ;
; ETAT_ACTUEL[*]  ; CLK        ; 8.351 ; 8.351 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[0] ; CLK        ; 8.351 ; 8.351 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[1] ; CLK        ; 9.373 ; 9.373 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[2] ; CLK        ; 8.622 ; 8.622 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------+
; Fast Model Setup Summary              ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; CLK          ; -1.157 ; -45.189       ;
; SWITCH_ETAT2 ; 0.749  ; 0.000         ;
+--------------+--------+---------------+


+---------------------------------------+
; Fast Model Hold Summary               ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; SWITCH_ETAT2 ; -1.027 ; -5.398        ;
; CLK          ; 0.212  ; 0.000         ;
+--------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------------+--------+----------------+
; Clock        ; Slack  ; End Point TNS  ;
+--------------+--------+----------------+
; CLK          ; -1.380 ; -129.380       ;
; SWITCH_ETAT2 ; -1.380 ; -1.380         ;
+--------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                              ;
+--------+---------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.157 ; PmodKYPD:C0|Decoder:C0|sclk[13] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.189      ;
; -1.157 ; PmodKYPD:C0|Decoder:C0|sclk[13] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.189      ;
; -1.115 ; PmodKYPD:C0|Decoder:C0|sclk[13] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.146      ;
; -1.084 ; PmodKYPD:C0|Decoder:C0|sclk[12] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.116      ;
; -1.084 ; PmodKYPD:C0|Decoder:C0|sclk[12] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.116      ;
; -1.083 ; PmodKYPD:C0|Decoder:C0|sclk[13] ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.114      ;
; -1.077 ; PmodKYPD:C0|Decoder:C0|sclk[14] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.109      ;
; -1.077 ; PmodKYPD:C0|Decoder:C0|sclk[14] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.109      ;
; -1.064 ; PmodKYPD:C0|Decoder:C0|sclk[2]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.096      ;
; -1.052 ; PmodKYPD:C0|Decoder:C0|sclk[13] ; PmodKYPD:C0|Decoder:C0|Col[0]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.083      ;
; -1.052 ; PmodKYPD:C0|Decoder:C0|sclk[13] ; PmodKYPD:C0|Decoder:C0|Col[1]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.083      ;
; -1.052 ; PmodKYPD:C0|Decoder:C0|sclk[13] ; PmodKYPD:C0|Decoder:C0|Col[2]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.083      ;
; -1.052 ; PmodKYPD:C0|Decoder:C0|sclk[13] ; PmodKYPD:C0|Decoder:C0|Col[3]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.083      ;
; -1.045 ; PmodKYPD:C0|Decoder:C0|sclk[1]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.077      ;
; -1.042 ; PmodKYPD:C0|Decoder:C0|sclk[12] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.073      ;
; -1.035 ; PmodKYPD:C0|Decoder:C0|sclk[14] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.066      ;
; -1.027 ; PmodKYPD:C0|Decoder:C0|sclk[2]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.060      ;
; -1.021 ; PmodKYPD:C0|Decoder:C0|sclk[2]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.054      ;
; -1.020 ; PmodKYPD:C0|Decoder:C0|sclk[19] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.052      ;
; -1.020 ; PmodKYPD:C0|Decoder:C0|sclk[19] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.052      ;
; -1.019 ; PmodKYPD:C0|Decoder:C0|sclk[7]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.051      ;
; -1.010 ; PmodKYPD:C0|Decoder:C0|sclk[12] ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.041      ;
; -1.009 ; PmodKYPD:C0|Decoder:C0|sclk[11] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.042      ;
; -1.009 ; PmodKYPD:C0|Decoder:C0|sclk[11] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.042      ;
; -1.008 ; PmodKYPD:C0|Decoder:C0|sclk[1]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.041      ;
; -1.007 ; PmodKYPD:C0|Decoder:C0|sclk[11] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.039      ;
; -1.003 ; PmodKYPD:C0|Decoder:C0|sclk[14] ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.034      ;
; -1.002 ; PmodKYPD:C0|Decoder:C0|sclk[1]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.035      ;
; -1.001 ; PmodKYPD:C0|Decoder:C0|sclk[10] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.033      ;
; -1.001 ; PmodKYPD:C0|Decoder:C0|sclk[10] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.033      ;
; -1.000 ; PmodKYPD:C0|Decoder:C0|sclk[17] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.032      ;
; -1.000 ; PmodKYPD:C0|Decoder:C0|sclk[17] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.032      ;
; -0.999 ; PmodKYPD:C0|Decoder:C0|sclk[17] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.030      ;
; -0.993 ; PmodKYPD:C0|Decoder:C0|sclk[5]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.026      ;
; -0.993 ; PmodKYPD:C0|Decoder:C0|sclk[5]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.026      ;
; -0.992 ; PmodKYPD:C0|Decoder:C0|sclk[5]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.024      ;
; -0.982 ; PmodKYPD:C0|Decoder:C0|sclk[7]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.015      ;
; -0.981 ; PmodKYPD:C0|Decoder:C0|sclk[4]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.013      ;
; -0.979 ; PmodKYPD:C0|Decoder:C0|sclk[12] ; PmodKYPD:C0|Decoder:C0|Col[0]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.010      ;
; -0.979 ; PmodKYPD:C0|Decoder:C0|sclk[12] ; PmodKYPD:C0|Decoder:C0|Col[1]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.010      ;
; -0.979 ; PmodKYPD:C0|Decoder:C0|sclk[12] ; PmodKYPD:C0|Decoder:C0|Col[2]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.010      ;
; -0.979 ; PmodKYPD:C0|Decoder:C0|sclk[12] ; PmodKYPD:C0|Decoder:C0|Col[3]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.010      ;
; -0.978 ; PmodKYPD:C0|Decoder:C0|sclk[19] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.009      ;
; -0.976 ; PmodKYPD:C0|Decoder:C0|sclk[7]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.009      ;
; -0.973 ; PmodKYPD:C0|Decoder:C0|sclk[3]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.006      ;
; -0.972 ; PmodKYPD:C0|Decoder:C0|sclk[14] ; PmodKYPD:C0|Decoder:C0|Col[0]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.003      ;
; -0.972 ; PmodKYPD:C0|Decoder:C0|sclk[14] ; PmodKYPD:C0|Decoder:C0|Col[1]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.003      ;
; -0.972 ; PmodKYPD:C0|Decoder:C0|sclk[14] ; PmodKYPD:C0|Decoder:C0|Col[2]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.003      ;
; -0.972 ; PmodKYPD:C0|Decoder:C0|sclk[14] ; PmodKYPD:C0|Decoder:C0|Col[3]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.003      ;
; -0.959 ; PmodKYPD:C0|Decoder:C0|sclk[10] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.990      ;
; -0.947 ; PmodKYPD:C0|Decoder:C0|sclk[2]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.979      ;
; -0.946 ; PmodKYPD:C0|Decoder:C0|sclk[19] ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.977      ;
; -0.944 ; PmodKYPD:C0|Decoder:C0|sclk[4]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.977      ;
; -0.942 ; PmodKYPD:C0|Decoder:C0|sclk[16] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.974      ;
; -0.942 ; PmodKYPD:C0|Decoder:C0|sclk[16] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.974      ;
; -0.941 ; PmodKYPD:C0|Decoder:C0|sclk[18] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.973      ;
; -0.941 ; PmodKYPD:C0|Decoder:C0|sclk[18] ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.973      ;
; -0.938 ; PmodKYPD:C0|Decoder:C0|sclk[4]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.971      ;
; -0.937 ; PmodKYPD:C0|Decoder:C0|sclk[9]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.969      ;
; -0.936 ; PmodKYPD:C0|Decoder:C0|sclk[3]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.970      ;
; -0.935 ; PmodKYPD:C0|Decoder:C0|sclk[11] ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.967      ;
; -0.928 ; PmodKYPD:C0|Decoder:C0|sclk[1]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.960      ;
; -0.927 ; PmodKYPD:C0|Decoder:C0|sclk[10] ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.958      ;
; -0.926 ; PmodKYPD:C0|Decoder:C0|sclk[17] ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.957      ;
; -0.919 ; PmodKYPD:C0|Decoder:C0|sclk[5]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.951      ;
; -0.915 ; PmodKYPD:C0|Decoder:C0|sclk[19] ; PmodKYPD:C0|Decoder:C0|Col[0]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.946      ;
; -0.915 ; PmodKYPD:C0|Decoder:C0|sclk[19] ; PmodKYPD:C0|Decoder:C0|Col[1]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.946      ;
; -0.915 ; PmodKYPD:C0|Decoder:C0|sclk[19] ; PmodKYPD:C0|Decoder:C0|Col[2]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.946      ;
; -0.915 ; PmodKYPD:C0|Decoder:C0|sclk[19] ; PmodKYPD:C0|Decoder:C0|Col[3]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.946      ;
; -0.914 ; PmodKYPD:C0|Decoder:C0|sclk[6]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.947      ;
; -0.914 ; PmodKYPD:C0|Decoder:C0|sclk[6]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.947      ;
; -0.913 ; PmodKYPD:C0|Decoder:C0|sclk[0]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.945      ;
; -0.911 ; PmodKYPD:C0|Decoder:C0|sclk[3]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.945      ;
; -0.904 ; PmodKYPD:C0|Decoder:C0|sclk[11] ; PmodKYPD:C0|Decoder:C0|Col[0]       ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.936      ;
; -0.904 ; PmodKYPD:C0|Decoder:C0|sclk[11] ; PmodKYPD:C0|Decoder:C0|Col[1]       ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.936      ;
; -0.904 ; PmodKYPD:C0|Decoder:C0|sclk[11] ; PmodKYPD:C0|Decoder:C0|Col[2]       ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.936      ;
; -0.904 ; PmodKYPD:C0|Decoder:C0|sclk[11] ; PmodKYPD:C0|Decoder:C0|Col[3]       ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.936      ;
; -0.902 ; PmodKYPD:C0|Decoder:C0|sclk[7]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.934      ;
; -0.900 ; PmodKYPD:C0|Decoder:C0|sclk[9]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.933      ;
; -0.896 ; PmodKYPD:C0|Decoder:C0|sclk[10] ; PmodKYPD:C0|Decoder:C0|Col[0]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.927      ;
; -0.896 ; PmodKYPD:C0|Decoder:C0|sclk[10] ; PmodKYPD:C0|Decoder:C0|Col[1]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.927      ;
; -0.896 ; PmodKYPD:C0|Decoder:C0|sclk[10] ; PmodKYPD:C0|Decoder:C0|Col[2]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.927      ;
; -0.896 ; PmodKYPD:C0|Decoder:C0|sclk[10] ; PmodKYPD:C0|Decoder:C0|Col[3]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.927      ;
; -0.895 ; PmodKYPD:C0|Decoder:C0|sclk[17] ; PmodKYPD:C0|Decoder:C0|Col[0]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.926      ;
; -0.895 ; PmodKYPD:C0|Decoder:C0|sclk[17] ; PmodKYPD:C0|Decoder:C0|Col[1]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.926      ;
; -0.895 ; PmodKYPD:C0|Decoder:C0|sclk[17] ; PmodKYPD:C0|Decoder:C0|Col[2]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.926      ;
; -0.895 ; PmodKYPD:C0|Decoder:C0|sclk[17] ; PmodKYPD:C0|Decoder:C0|Col[3]       ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.926      ;
; -0.894 ; PmodKYPD:C0|Decoder:C0|sclk[9]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.927      ;
; -0.890 ; PmodKYPD:C0|Decoder:C0|sclk[16] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.921      ;
; -0.889 ; PmodKYPD:C0|Decoder:C0|sclk[18] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.920      ;
; -0.888 ; PmodKYPD:C0|Decoder:C0|sclk[5]  ; PmodKYPD:C0|Decoder:C0|Col[0]       ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.920      ;
; -0.888 ; PmodKYPD:C0|Decoder:C0|sclk[5]  ; PmodKYPD:C0|Decoder:C0|Col[1]       ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.920      ;
; -0.888 ; PmodKYPD:C0|Decoder:C0|sclk[5]  ; PmodKYPD:C0|Decoder:C0|Col[2]       ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.920      ;
; -0.888 ; PmodKYPD:C0|Decoder:C0|sclk[5]  ; PmodKYPD:C0|Decoder:C0|Col[3]       ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.920      ;
; -0.876 ; PmodKYPD:C0|Decoder:C0|sclk[0]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.909      ;
; -0.872 ; PmodKYPD:C0|Decoder:C0|sclk[6]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.904      ;
; -0.870 ; PmodKYPD:C0|Decoder:C0|sclk[0]  ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.903      ;
; -0.868 ; PmodKYPD:C0|Decoder:C0|sclk[16] ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.899      ;
; -0.867 ; PmodKYPD:C0|Decoder:C0|sclk[18] ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.898      ;
; -0.865 ; PmodKYPD:C0|Decoder:C0|sclk[15] ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.897      ;
+--------+---------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SWITCH_ETAT2'                                                                                          ;
+-------+-----------------------------+--------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node      ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+--------------+--------------+--------------+--------------+------------+------------+
; 0.749 ; etatP.e3                    ; etatF.e5_617 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.420      ; 0.990      ;
; 0.752 ; SWITCH_ETAT2                ; etatF.e5_617 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.500        ; 3.202      ; 2.269      ;
; 0.807 ; etatP.e4                    ; etatF.e5_617 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.420      ; 0.932      ;
; 0.834 ; etatP.e1                    ; etatF.e2_656 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.387      ; 0.980      ;
; 0.884 ; etatP.e5                    ; etatF.e5_617 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.420      ; 0.855      ;
; 0.954 ; SWITCH_ETAT2                ; etatF.e2_656 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.500        ; 3.169      ; 2.142      ;
; 0.968 ; SWITCH_ETAT2                ; etatF.e3_643 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.500        ; 3.172      ; 2.254      ;
; 1.043 ; SWITCH_ETAT2                ; etatF.e4_630 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.500        ; 3.170      ; 2.179      ;
; 1.057 ; SWITCH_ETAT2                ; etatF.e0_682 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.500        ; 3.201      ; 2.252      ;
; 1.150 ; etatP.e4                    ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.388      ; 0.790      ;
; 1.194 ; etatP.e0                    ; etatF.e0_682 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.419      ; 0.833      ;
; 1.202 ; etatP.e1                    ; etatF.e1_669 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.365      ; 0.819      ;
; 1.204 ; etatP.e3                    ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.390      ; 0.736      ;
; 1.236 ; etatP.e0                    ; etatF.e1_669 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.365      ; 0.785      ;
; 1.252 ; SWITCH_ETAT2                ; etatF.e5_617 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 1.000        ; 3.202      ; 2.269      ;
; 1.256 ; etatP.e5                    ; etatF.e0_682 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.419      ; 0.771      ;
; 1.279 ; etatP.e2                    ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.791      ; 1.062      ;
; 1.282 ; memoire_Nbit:C2|out_temp[0] ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.794      ; 1.062      ;
; 1.287 ; memoire_Nbit:C2|out_temp[0] ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.792      ; 1.057      ;
; 1.295 ; memoire_Nbit:C2|out_temp[2] ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.794      ; 1.049      ;
; 1.300 ; memoire_Nbit:C2|out_temp[2] ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.792      ; 1.044      ;
; 1.353 ; etatP.e2                    ; etatF.e2_656 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.788      ; 0.862      ;
; 1.354 ; etatP.e2                    ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.789      ; 0.987      ;
; 1.360 ; memoire_Nbit:C2|out_temp[3] ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.794      ; 0.984      ;
; 1.365 ; memoire_Nbit:C2|out_temp[3] ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.792      ; 0.979      ;
; 1.398 ; memoire_Nbit:C2|out_temp[1] ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.794      ; 0.946      ;
; 1.403 ; memoire_Nbit:C2|out_temp[1] ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 1.000        ; 1.792      ; 0.941      ;
; 1.454 ; SWITCH_ETAT2                ; etatF.e2_656 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 1.000        ; 3.169      ; 2.142      ;
; 1.468 ; SWITCH_ETAT2                ; etatF.e3_643 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 1.000        ; 3.172      ; 2.254      ;
; 1.543 ; SWITCH_ETAT2                ; etatF.e4_630 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 1.000        ; 3.170      ; 2.179      ;
; 1.557 ; SWITCH_ETAT2                ; etatF.e0_682 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 1.000        ; 3.201      ; 2.252      ;
+-------+-----------------------------+--------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SWITCH_ETAT2'                                                                                            ;
+--------+-----------------------------+--------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node      ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------+--------------+--------------+--------------+------------+------------+
; -1.027 ; SWITCH_ETAT2                ; etatF.e2_656 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.000        ; 3.169      ; 2.142      ;
; -0.991 ; SWITCH_ETAT2                ; etatF.e4_630 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.000        ; 3.170      ; 2.179      ;
; -0.949 ; SWITCH_ETAT2                ; etatF.e0_682 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.000        ; 3.201      ; 2.252      ;
; -0.933 ; SWITCH_ETAT2                ; etatF.e5_617 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.000        ; 3.202      ; 2.269      ;
; -0.926 ; etatP.e2                    ; etatF.e2_656 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.788      ; 0.862      ;
; -0.918 ; SWITCH_ETAT2                ; etatF.e3_643 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.000        ; 3.172      ; 2.254      ;
; -0.851 ; memoire_Nbit:C2|out_temp[1] ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.792      ; 0.941      ;
; -0.848 ; memoire_Nbit:C2|out_temp[1] ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.794      ; 0.946      ;
; -0.813 ; memoire_Nbit:C2|out_temp[3] ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.792      ; 0.979      ;
; -0.810 ; memoire_Nbit:C2|out_temp[3] ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.794      ; 0.984      ;
; -0.802 ; etatP.e2                    ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.789      ; 0.987      ;
; -0.748 ; memoire_Nbit:C2|out_temp[2] ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.792      ; 1.044      ;
; -0.745 ; memoire_Nbit:C2|out_temp[2] ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.794      ; 1.049      ;
; -0.735 ; memoire_Nbit:C2|out_temp[0] ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.792      ; 1.057      ;
; -0.732 ; memoire_Nbit:C2|out_temp[0] ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.794      ; 1.062      ;
; -0.729 ; etatP.e2                    ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.791      ; 1.062      ;
; -0.654 ; etatP.e3                    ; etatF.e3_643 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.390      ; 0.736      ;
; -0.648 ; etatP.e5                    ; etatF.e0_682 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.419      ; 0.771      ;
; -0.598 ; etatP.e4                    ; etatF.e4_630 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.388      ; 0.790      ;
; -0.586 ; etatP.e0                    ; etatF.e0_682 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.419      ; 0.833      ;
; -0.580 ; etatP.e0                    ; etatF.e1_669 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.365      ; 0.785      ;
; -0.565 ; etatP.e5                    ; etatF.e5_617 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.420      ; 0.855      ;
; -0.546 ; etatP.e1                    ; etatF.e1_669 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.365      ; 0.819      ;
; -0.527 ; SWITCH_ETAT2                ; etatF.e2_656 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; -0.500       ; 3.169      ; 2.142      ;
; -0.491 ; SWITCH_ETAT2                ; etatF.e4_630 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; -0.500       ; 3.170      ; 2.179      ;
; -0.488 ; etatP.e4                    ; etatF.e5_617 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.420      ; 0.932      ;
; -0.449 ; SWITCH_ETAT2                ; etatF.e0_682 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; -0.500       ; 3.201      ; 2.252      ;
; -0.433 ; SWITCH_ETAT2                ; etatF.e5_617 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; -0.500       ; 3.202      ; 2.269      ;
; -0.430 ; etatP.e3                    ; etatF.e5_617 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.420      ; 0.990      ;
; -0.418 ; SWITCH_ETAT2                ; etatF.e3_643 ; SWITCH_ETAT2 ; SWITCH_ETAT2 ; -0.500       ; 3.172      ; 2.254      ;
; -0.407 ; etatP.e1                    ; etatF.e2_656 ; CLK          ; SWITCH_ETAT2 ; 0.000        ; 1.387      ; 0.980      ;
+--------+-----------------------------+--------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                  ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.212 ; etatP.e2                            ; ETAT_ACTUEL[0]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.400      ; 0.764      ;
; 0.237 ; valeurEntree[1]                     ; valeurTemp1[1]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; valeurEntree[7]                     ; valeurTemp2[3]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; valeurEntree[3]                     ; valeurTemp1[3]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; valeurEntree[6]                     ; valeurTemp2[2]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; valeurEntree[4]                     ; valeurTemp2[0]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; valeurEntree[2]                     ; valeurTemp1[2]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; valeurEntree[9]                     ; valeurTemp3[1]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; valeurEntree[11]                    ; valeurTemp3[3]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; PmodKYPD:C0|Decoder:C0|sclk[19]     ; PmodKYPD:C0|Decoder:C0|sclk[19]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; valeurEntree[5]                     ; valeurTemp2[1]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; valeurEntree[8]                     ; valeurTemp3[0]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.270 ; memoire_Nbit:C3|out_temp[2]         ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.422      ;
; 0.275 ; memoire_Nbit:C3|out_temp[2]         ; SOUSTRACTEUR:C10|NEGATIF:P0|S[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.427      ;
; 0.277 ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[0] ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.429      ;
; 0.278 ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[0] ; SOUSTRACTEUR:C10|NEGATIF:P0|S[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.430      ;
; 0.289 ; memoire_Nbit:C3|out_temp[3]         ; SOUSTRACTEUR:C10|NEGATIF:P0|S[3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.441      ;
; 0.298 ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[1] ; SOUSTRACTEUR:C10|NEGATIF:P0|S[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.450      ;
; 0.301 ; memoire_Nbit:C2|out_temp[2]         ; affichageOperation[4]               ; CLK          ; CLK         ; 0.000        ; 0.402      ; 0.855      ;
; 0.301 ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[1] ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.453      ;
; 0.307 ; etatP.e3                            ; ETAT_ACTUEL[1]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.459      ;
; 0.321 ; memoire_Nbit:C2|out_temp[2]         ; affichageOperation[3]               ; CLK          ; CLK         ; 0.000        ; 0.402      ; 0.875      ;
; 0.323 ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[2] ; SOUSTRACTEUR:C10|NEGATIF:P0|S[3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; valeurEntree[0]                     ; valeurTemp1[0]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; valeurEntree[10]                    ; valeurTemp3[2]                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.476      ;
; 0.330 ; affichageOperation[2]               ; AFFICHAGE[9]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.482      ;
; 0.333 ; affichageOperation[6]               ; AFFICHAGE[13]~reg0                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.485      ;
; 0.338 ; memoire_Nbit:C3|out_temp[0]         ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.490      ;
; 0.343 ; etatP.e2                            ; ETAT_ACTUEL[1]~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.401      ; 0.896      ;
; 0.349 ; memoire_Nbit:C2|out_temp[2]         ; affichageOperation[1]               ; CLK          ; CLK         ; 0.000        ; 0.402      ; 0.903      ;
; 0.350 ; memoire_Nbit:C2|out_temp[2]         ; affichageOperation[0]               ; CLK          ; CLK         ; 0.000        ; 0.402      ; 0.904      ;
; 0.356 ; PmodKYPD:C0|Decoder:C0|sclk[5]      ; PmodKYPD:C0|Decoder:C0|sclk[5]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.508      ;
; 0.359 ; PmodKYPD:C0|Decoder:C0|sclk[10]     ; PmodKYPD:C0|Decoder:C0|sclk[10]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; PmodKYPD:C0|Decoder:C0|sclk[14]     ; PmodKYPD:C0|Decoder:C0|sclk[14]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; PmodKYPD:C0|Decoder:C0|sclk[8]      ; PmodKYPD:C0|Decoder:C0|sclk[8]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; PmodKYPD:C0|Decoder:C0|sclk[1]      ; PmodKYPD:C0|Decoder:C0|sclk[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.374 ; memoire_Nbit:C3|out_temp[1]         ; SOUSTRACTEUR:C10|NEGATIF:P0|temp[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; memoire_Nbit:C3|out_temp[1]         ; SOUSTRACTEUR:C10|NEGATIF:P0|S[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; PmodKYPD:C0|Decoder:C0|sclk[2]      ; PmodKYPD:C0|Decoder:C0|sclk[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; PmodKYPD:C0|Decoder:C0|sclk[4]      ; PmodKYPD:C0|Decoder:C0|sclk[4]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; PmodKYPD:C0|Decoder:C0|sclk[6]      ; PmodKYPD:C0|Decoder:C0|sclk[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.532      ;
; 0.392 ; etatP.e2                            ; valeurTemp2[3]                      ; CLK          ; CLK         ; 0.000        ; 0.401      ; 0.945      ;
; 0.392 ; etatP.e2                            ; valeurTemp2[2]                      ; CLK          ; CLK         ; 0.000        ; 0.401      ; 0.945      ;
; 0.392 ; etatP.e2                            ; valeurTemp2[0]                      ; CLK          ; CLK         ; 0.000        ; 0.401      ; 0.945      ;
; 0.392 ; etatP.e2                            ; valeurTemp2[1]                      ; CLK          ; CLK         ; 0.000        ; 0.401      ; 0.945      ;
; 0.393 ; valeurTemp1[1]                      ; memoire_Nbit:C1|out_temp[1]         ; CLK          ; CLK         ; 0.000        ; 0.013      ; 0.558      ;
; 0.394 ; etatP.e2                            ; affichageOperation[1]               ; CLK          ; CLK         ; 0.000        ; 0.399      ; 0.945      ;
; 0.396 ; etatP.e2                            ; affichageOperation[0]               ; CLK          ; CLK         ; 0.000        ; 0.399      ; 0.947      ;
; 0.397 ; etatP.e2                            ; affichageOperation[4]               ; CLK          ; CLK         ; 0.000        ; 0.399      ; 0.948      ;
; 0.397 ; etatP.e2                            ; affichageOperation[3]               ; CLK          ; CLK         ; 0.000        ; 0.399      ; 0.948      ;
; 0.401 ; valeurTemp1[3]                      ; memoire_Nbit:C1|out_temp[3]         ; CLK          ; CLK         ; 0.000        ; 0.013      ; 0.566      ;
; 0.401 ; valeurTemp1[0]                      ; memoire_Nbit:C1|out_temp[0]         ; CLK          ; CLK         ; 0.000        ; 0.013      ; 0.566      ;
; 0.402 ; valeurTemp1[2]                      ; memoire_Nbit:C1|out_temp[2]         ; CLK          ; CLK         ; 0.000        ; 0.013      ; 0.567      ;
; 0.416 ; memoire_Nbit:C2|out_temp[0]         ; affichageOperation[4]               ; CLK          ; CLK         ; 0.000        ; 0.402      ; 0.970      ;
; 0.431 ; memoire_Nbit:C2|out_temp[2]         ; affichageOperation[5]               ; CLK          ; CLK         ; 0.000        ; 0.397      ; 0.980      ;
; 0.434 ; RESULTAT_AFFICHAGE[5]               ; AFFICHAGE[5]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.586      ;
; 0.435 ; etatP.e2                            ; affichageOperation[2]               ; CLK          ; CLK         ; 0.000        ; 0.394      ; 0.981      ;
; 0.436 ; etatP.e0                            ; ETAT_ACTUEL[0]~reg0                 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.587      ;
; 0.436 ; memoire_Nbit:C2|out_temp[0]         ; affichageOperation[3]               ; CLK          ; CLK         ; 0.000        ; 0.402      ; 0.990      ;
; 0.437 ; PmodKYPD:C0|Decoder:C0|sclk[13]     ; PmodKYPD:C0|Decoder:C0|sclk[13]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.589      ;
; 0.437 ; memoire_Nbit:C2|out_temp[2]         ; affichageOperation[6]               ; CLK          ; CLK         ; 0.000        ; 0.397      ; 0.986      ;
; 0.437 ; RESULTAT_AFFICHAGE[3]               ; AFFICHAGE[3]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.589      ;
; 0.441 ; PmodKYPD:C0|Decoder:C0|sclk[16]     ; PmodKYPD:C0|Decoder:C0|sclk[16]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.593      ;
; 0.446 ; RESULTAT_AFFICHAGE[1]               ; AFFICHAGE[1]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.598      ;
; 0.446 ; affichagePremier[6]                 ; AFFICHAGE[20]~reg0                  ; CLK          ; CLK         ; 0.000        ; 0.003      ; 0.601      ;
; 0.449 ; memoire_Nbit:C2|out_temp[1]         ; affichageOperation[4]               ; CLK          ; CLK         ; 0.000        ; 0.402      ; 1.003      ;
; 0.450 ; etatP.e5                            ; ETAT_ACTUEL[2]~reg0                 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.601      ;
; 0.456 ; affichageDeuxieme[6]                ; AFFICHAGE[6]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.610      ;
; 0.459 ; affichageDeuxieme[2]                ; AFFICHAGE[2]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.613      ;
; 0.465 ; memoire_Nbit:C2|out_temp[0]         ; affichageOperation[1]               ; CLK          ; CLK         ; 0.000        ; 0.402      ; 1.019      ;
; 0.467 ; memoire_Nbit:C2|out_temp[0]         ; affichageOperation[0]               ; CLK          ; CLK         ; 0.000        ; 0.402      ; 1.021      ;
; 0.472 ; memoire_Nbit:C2|out_temp[1]         ; affichageOperation[3]               ; CLK          ; CLK         ; 0.000        ; 0.402      ; 1.026      ;
; 0.475 ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ; valeurEntree[7]                     ; CLK          ; CLK         ; 0.000        ; -0.005     ; 0.622      ;
; 0.480 ; RESULTAT_AFFICHAGE[2]               ; AFFICHAGE[2]~reg0                   ; CLK          ; CLK         ; 0.000        ; -0.006     ; 0.626      ;
; 0.485 ; affichageOperation[5]               ; AFFICHAGE[5]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.006      ; 0.643      ;
; 0.488 ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ; valeurEntree[4]                     ; CLK          ; CLK         ; 0.000        ; -0.006     ; 0.634      ;
; 0.494 ; PmodKYPD:C0|Decoder:C0|sclk[5]      ; PmodKYPD:C0|Decoder:C0|sclk[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; valeurTemp3[1]                      ; memoire_Nbit:C3|out_temp[1]         ; CLK          ; CLK         ; 0.000        ; 0.010      ; 0.657      ;
; 0.496 ; memoire_Nbit:C2|out_temp[1]         ; affichageOperation[1]               ; CLK          ; CLK         ; 0.000        ; 0.402      ; 1.050      ;
; 0.498 ; PmodKYPD:C0|Decoder:C0|sclk[0]      ; PmodKYPD:C0|Decoder:C0|sclk[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; PmodKYPD:C0|Decoder:C0|sclk[12]     ; PmodKYPD:C0|Decoder:C0|sclk[13]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; RESULTAT_AFFICHAGE[4]               ; AFFICHAGE[4]~reg0                   ; CLK          ; CLK         ; 0.000        ; -0.007     ; 0.645      ;
; 0.504 ; memoire_Nbit:C2|out_temp[1]         ; affichageOperation[0]               ; CLK          ; CLK         ; 0.000        ; 0.402      ; 1.058      ;
; 0.507 ; affichageOperation[6]               ; AFFICHAGE[6]~reg0                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.659      ;
; 0.511 ; PmodKYPD:C0|Decoder:C0|sclk[7]      ; PmodKYPD:C0|Decoder:C0|sclk[8]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; etatP.e4                            ; ETAT_ACTUEL[2]~reg0                 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.662      ;
; 0.512 ; etatP.e4                            ; ETAT_ACTUEL[0]~reg0                 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.663      ;
; 0.518 ; PmodKYPD:C0|Decoder:C0|sclk[4]      ; PmodKYPD:C0|Decoder:C0|sclk[5]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.670      ;
; 0.526 ; affichageOperation[5]               ; AFFICHAGE[12]~reg0                  ; CLK          ; CLK         ; 0.000        ; 0.006      ; 0.684      ;
; 0.534 ; PmodKYPD:C0|Decoder:C0|sclk[12]     ; PmodKYPD:C0|Decoder:C0|sclk[14]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; PmodKYPD:C0|Decoder:C0|sclk[14]     ; PmodKYPD:C0|Decoder:C0|sclk[16]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.686      ;
; 0.543 ; PmodKYPD:C0|Decoder:C0|sclk[7]      ; PmodKYPD:C0|Decoder:C0|sclk[7]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.695      ;
; 0.545 ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; PmodKYPD:C0|Decoder:C0|sclk[9]      ; PmodKYPD:C0|Decoder:C0|sclk[9]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.548 ; memoire_Nbit:C2|out_temp[0]         ; affichageOperation[5]               ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.097      ;
; 0.549 ; affichageOperation[4]               ; AFFICHAGE[11]~reg0                  ; CLK          ; CLK         ; 0.000        ; -0.005     ; 0.696      ;
; 0.551 ; PmodKYPD:C0|Decoder:C0|sclk[2]      ; PmodKYPD:C0|Decoder:C0|sclk[4]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; memoire_Nbit:C2|out_temp[0]         ; affichageOperation[6]               ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.101      ;
; 0.553 ; etatP.e2                            ; affichageOperation[6]               ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.099      ;
; 0.553 ; PmodKYPD:C0|Decoder:C0|sclk[4]      ; PmodKYPD:C0|Decoder:C0|sclk[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.705      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[0]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[0]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[10]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[10]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[11]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[11]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[12]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[12]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[13]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[13]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[14]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[14]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[15]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[15]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[16]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[16]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[17]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[17]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[18]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[18]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[19]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[19]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[20]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[20]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[4]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[4]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[5]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[5]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[7]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[7]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[8]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[8]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AFFICHAGE[9]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AFFICHAGE[9]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ETAT_ACTUEL[0]~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ETAT_ACTUEL[0]~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ETAT_ACTUEL[1]~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ETAT_ACTUEL[1]~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ETAT_ACTUEL[2]~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ETAT_ACTUEL[2]~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|Col[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|Col[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|Col[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|Col[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|Col[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|Col[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|Col[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|Col[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|DecodeOut[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|DecodeOut[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|DecodeOut[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|DecodeOut[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; PmodKYPD:C0|Decoder:C0|sclk[7]      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SWITCH_ETAT2'                                                                      ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SWITCH_ETAT2 ; Rise       ; SWITCH_ETAT2                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Rise       ; SWITCH_ETAT2|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Rise       ; SWITCH_ETAT2|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; Selector0~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; Selector0~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; Selector0~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; Selector0~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; Selector0~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; Selector0~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Rise       ; Selector0~2|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Rise       ; Selector0~2|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Rise       ; etatF.e0_682                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Rise       ; etatF.e0_682                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; etatF.e0_682|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; etatF.e0_682|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Rise       ; etatF.e1_669                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Rise       ; etatF.e1_669                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; etatF.e1_669|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; etatF.e1_669|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Rise       ; etatF.e2_656                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Rise       ; etatF.e2_656                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; etatF.e2_656|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; etatF.e2_656|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Rise       ; etatF.e3_643                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Rise       ; etatF.e3_643                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; etatF.e3_643|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; etatF.e3_643|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Rise       ; etatF.e4_630                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Rise       ; etatF.e4_630                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; etatF.e4_630|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; etatF.e4_630|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Rise       ; etatF.e5_617                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Rise       ; etatF.e5_617                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SWITCH_ETAT2 ; Fall       ; etatF.e5_617|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SWITCH_ETAT2 ; Fall       ; etatF.e5_617|datac          ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; ROW[*]       ; CLK          ; 3.551  ; 3.551  ; Rise       ; CLK             ;
;  ROW[0]      ; CLK          ; 3.452  ; 3.452  ; Rise       ; CLK             ;
;  ROW[1]      ; CLK          ; 3.551  ; 3.551  ; Rise       ; CLK             ;
;  ROW[2]      ; CLK          ; 3.412  ; 3.412  ; Rise       ; CLK             ;
;  ROW[3]      ; CLK          ; 3.502  ; 3.502  ; Rise       ; CLK             ;
; SWITCH_ETAT0 ; SWITCH_ETAT2 ; -0.710 ; -0.710 ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT1 ; SWITCH_ETAT2 ; -0.374 ; -0.374 ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT2 ; SWITCH_ETAT2 ; -0.252 ; -0.252 ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT3 ; SWITCH_ETAT2 ; -0.063 ; -0.063 ; Rise       ; SWITCH_ETAT2    ;
+--------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; ROW[*]       ; CLK          ; -2.286 ; -2.286 ; Rise       ; CLK             ;
;  ROW[0]      ; CLK          ; -2.299 ; -2.299 ; Rise       ; CLK             ;
;  ROW[1]      ; CLK          ; -2.392 ; -2.392 ; Rise       ; CLK             ;
;  ROW[2]      ; CLK          ; -2.286 ; -2.286 ; Rise       ; CLK             ;
;  ROW[3]      ; CLK          ; -2.346 ; -2.346 ; Rise       ; CLK             ;
; SWITCH_ETAT0 ; SWITCH_ETAT2 ; 1.391  ; 1.391  ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT1 ; SWITCH_ETAT2 ; 1.433  ; 1.433  ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 1.027  ; 1.027  ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT3 ; SWITCH_ETAT2 ; 1.147  ; 1.147  ; Rise       ; SWITCH_ETAT2    ;
+--------------+--------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; AFFICHAGE[*]    ; CLK        ; 4.237 ; 4.237 ; Rise       ; CLK             ;
;  AFFICHAGE[0]   ; CLK        ; 4.185 ; 4.185 ; Rise       ; CLK             ;
;  AFFICHAGE[1]   ; CLK        ; 4.036 ; 4.036 ; Rise       ; CLK             ;
;  AFFICHAGE[2]   ; CLK        ; 4.112 ; 4.112 ; Rise       ; CLK             ;
;  AFFICHAGE[3]   ; CLK        ; 4.021 ; 4.021 ; Rise       ; CLK             ;
;  AFFICHAGE[4]   ; CLK        ; 4.156 ; 4.156 ; Rise       ; CLK             ;
;  AFFICHAGE[5]   ; CLK        ; 3.890 ; 3.890 ; Rise       ; CLK             ;
;  AFFICHAGE[6]   ; CLK        ; 4.127 ; 4.127 ; Rise       ; CLK             ;
;  AFFICHAGE[7]   ; CLK        ; 4.188 ; 4.188 ; Rise       ; CLK             ;
;  AFFICHAGE[8]   ; CLK        ; 4.197 ; 4.197 ; Rise       ; CLK             ;
;  AFFICHAGE[9]   ; CLK        ; 4.226 ; 4.226 ; Rise       ; CLK             ;
;  AFFICHAGE[10]  ; CLK        ; 4.019 ; 4.019 ; Rise       ; CLK             ;
;  AFFICHAGE[11]  ; CLK        ; 4.122 ; 4.122 ; Rise       ; CLK             ;
;  AFFICHAGE[12]  ; CLK        ; 4.057 ; 4.057 ; Rise       ; CLK             ;
;  AFFICHAGE[13]  ; CLK        ; 4.214 ; 4.214 ; Rise       ; CLK             ;
;  AFFICHAGE[14]  ; CLK        ; 4.237 ; 4.237 ; Rise       ; CLK             ;
;  AFFICHAGE[15]  ; CLK        ; 4.167 ; 4.167 ; Rise       ; CLK             ;
;  AFFICHAGE[16]  ; CLK        ; 4.178 ; 4.178 ; Rise       ; CLK             ;
;  AFFICHAGE[17]  ; CLK        ; 4.189 ; 4.189 ; Rise       ; CLK             ;
;  AFFICHAGE[18]  ; CLK        ; 4.221 ; 4.221 ; Rise       ; CLK             ;
;  AFFICHAGE[19]  ; CLK        ; 4.154 ; 4.154 ; Rise       ; CLK             ;
;  AFFICHAGE[20]  ; CLK        ; 4.105 ; 4.105 ; Rise       ; CLK             ;
; COL[*]          ; CLK        ; 4.834 ; 4.834 ; Rise       ; CLK             ;
;  COL[0]         ; CLK        ; 4.834 ; 4.834 ; Rise       ; CLK             ;
;  COL[1]         ; CLK        ; 4.582 ; 4.582 ; Rise       ; CLK             ;
;  COL[2]         ; CLK        ; 4.515 ; 4.515 ; Rise       ; CLK             ;
;  COL[3]         ; CLK        ; 4.669 ; 4.669 ; Rise       ; CLK             ;
; ETAT_ACTUEL[*]  ; CLK        ; 4.856 ; 4.856 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[0] ; CLK        ; 4.343 ; 4.343 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[1] ; CLK        ; 4.856 ; 4.856 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[2] ; CLK        ; 4.492 ; 4.492 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; AFFICHAGE[*]    ; CLK        ; 3.890 ; 3.890 ; Rise       ; CLK             ;
;  AFFICHAGE[0]   ; CLK        ; 4.185 ; 4.185 ; Rise       ; CLK             ;
;  AFFICHAGE[1]   ; CLK        ; 4.036 ; 4.036 ; Rise       ; CLK             ;
;  AFFICHAGE[2]   ; CLK        ; 4.112 ; 4.112 ; Rise       ; CLK             ;
;  AFFICHAGE[3]   ; CLK        ; 4.021 ; 4.021 ; Rise       ; CLK             ;
;  AFFICHAGE[4]   ; CLK        ; 4.156 ; 4.156 ; Rise       ; CLK             ;
;  AFFICHAGE[5]   ; CLK        ; 3.890 ; 3.890 ; Rise       ; CLK             ;
;  AFFICHAGE[6]   ; CLK        ; 4.127 ; 4.127 ; Rise       ; CLK             ;
;  AFFICHAGE[7]   ; CLK        ; 4.188 ; 4.188 ; Rise       ; CLK             ;
;  AFFICHAGE[8]   ; CLK        ; 4.197 ; 4.197 ; Rise       ; CLK             ;
;  AFFICHAGE[9]   ; CLK        ; 4.226 ; 4.226 ; Rise       ; CLK             ;
;  AFFICHAGE[10]  ; CLK        ; 4.019 ; 4.019 ; Rise       ; CLK             ;
;  AFFICHAGE[11]  ; CLK        ; 4.122 ; 4.122 ; Rise       ; CLK             ;
;  AFFICHAGE[12]  ; CLK        ; 4.057 ; 4.057 ; Rise       ; CLK             ;
;  AFFICHAGE[13]  ; CLK        ; 4.214 ; 4.214 ; Rise       ; CLK             ;
;  AFFICHAGE[14]  ; CLK        ; 4.237 ; 4.237 ; Rise       ; CLK             ;
;  AFFICHAGE[15]  ; CLK        ; 4.167 ; 4.167 ; Rise       ; CLK             ;
;  AFFICHAGE[16]  ; CLK        ; 4.178 ; 4.178 ; Rise       ; CLK             ;
;  AFFICHAGE[17]  ; CLK        ; 4.189 ; 4.189 ; Rise       ; CLK             ;
;  AFFICHAGE[18]  ; CLK        ; 4.221 ; 4.221 ; Rise       ; CLK             ;
;  AFFICHAGE[19]  ; CLK        ; 4.154 ; 4.154 ; Rise       ; CLK             ;
;  AFFICHAGE[20]  ; CLK        ; 4.105 ; 4.105 ; Rise       ; CLK             ;
; COL[*]          ; CLK        ; 4.515 ; 4.515 ; Rise       ; CLK             ;
;  COL[0]         ; CLK        ; 4.834 ; 4.834 ; Rise       ; CLK             ;
;  COL[1]         ; CLK        ; 4.582 ; 4.582 ; Rise       ; CLK             ;
;  COL[2]         ; CLK        ; 4.515 ; 4.515 ; Rise       ; CLK             ;
;  COL[3]         ; CLK        ; 4.669 ; 4.669 ; Rise       ; CLK             ;
; ETAT_ACTUEL[*]  ; CLK        ; 4.343 ; 4.343 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[0] ; CLK        ; 4.343 ; 4.343 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[1] ; CLK        ; 4.856 ; 4.856 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[2] ; CLK        ; 4.492 ; 4.492 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -4.581   ; -1.716 ; N/A      ; N/A     ; -1.631              ;
;  CLK             ; -4.581   ; 0.212  ; N/A      ; N/A     ; -1.631              ;
;  SWITCH_ETAT2    ; -0.369   ; -1.716 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -275.081 ; -9.305 ; 0.0      ; 0.0     ; -159.678            ;
;  CLK             ; -274.712 ; 0.000  ; N/A      ; N/A     ; -158.047            ;
;  SWITCH_ETAT2    ; -0.369   ; -9.305 ; N/A      ; N/A     ; -1.631              ;
+------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; ROW[*]       ; CLK          ; 8.598  ; 8.598  ; Rise       ; CLK             ;
;  ROW[0]      ; CLK          ; 8.366  ; 8.366  ; Rise       ; CLK             ;
;  ROW[1]      ; CLK          ; 8.598  ; 8.598  ; Rise       ; CLK             ;
;  ROW[2]      ; CLK          ; 8.250  ; 8.250  ; Rise       ; CLK             ;
;  ROW[3]      ; CLK          ; 8.530  ; 8.530  ; Rise       ; CLK             ;
; SWITCH_ETAT0 ; SWITCH_ETAT2 ; -0.372 ; -0.372 ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT1 ; SWITCH_ETAT2 ; 0.599  ; 0.599  ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 0.869  ; 0.869  ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT3 ; SWITCH_ETAT2 ; 1.178  ; 1.178  ; Rise       ; SWITCH_ETAT2    ;
+--------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; ROW[*]       ; CLK          ; -2.286 ; -2.286 ; Rise       ; CLK             ;
;  ROW[0]      ; CLK          ; -2.299 ; -2.299 ; Rise       ; CLK             ;
;  ROW[1]      ; CLK          ; -2.392 ; -2.392 ; Rise       ; CLK             ;
;  ROW[2]      ; CLK          ; -2.286 ; -2.286 ; Rise       ; CLK             ;
;  ROW[3]      ; CLK          ; -2.346 ; -2.346 ; Rise       ; CLK             ;
; SWITCH_ETAT0 ; SWITCH_ETAT2 ; 2.307  ; 2.307  ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT1 ; SWITCH_ETAT2 ; 2.402  ; 2.402  ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 1.289  ; 1.289  ; Rise       ; SWITCH_ETAT2    ;
; SWITCH_ETAT3 ; SWITCH_ETAT2 ; 1.795  ; 1.795  ; Rise       ; SWITCH_ETAT2    ;
+--------------+--------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; AFFICHAGE[*]    ; CLK        ; 8.195 ; 8.195 ; Rise       ; CLK             ;
;  AFFICHAGE[0]   ; CLK        ; 8.068 ; 8.068 ; Rise       ; CLK             ;
;  AFFICHAGE[1]   ; CLK        ; 7.706 ; 7.706 ; Rise       ; CLK             ;
;  AFFICHAGE[2]   ; CLK        ; 7.871 ; 7.871 ; Rise       ; CLK             ;
;  AFFICHAGE[3]   ; CLK        ; 7.697 ; 7.697 ; Rise       ; CLK             ;
;  AFFICHAGE[4]   ; CLK        ; 8.029 ; 8.029 ; Rise       ; CLK             ;
;  AFFICHAGE[5]   ; CLK        ; 7.355 ; 7.355 ; Rise       ; CLK             ;
;  AFFICHAGE[6]   ; CLK        ; 8.008 ; 8.008 ; Rise       ; CLK             ;
;  AFFICHAGE[7]   ; CLK        ; 8.075 ; 8.075 ; Rise       ; CLK             ;
;  AFFICHAGE[8]   ; CLK        ; 8.089 ; 8.089 ; Rise       ; CLK             ;
;  AFFICHAGE[9]   ; CLK        ; 8.142 ; 8.142 ; Rise       ; CLK             ;
;  AFFICHAGE[10]  ; CLK        ; 7.686 ; 7.686 ; Rise       ; CLK             ;
;  AFFICHAGE[11]  ; CLK        ; 7.977 ; 7.977 ; Rise       ; CLK             ;
;  AFFICHAGE[12]  ; CLK        ; 7.766 ; 7.766 ; Rise       ; CLK             ;
;  AFFICHAGE[13]  ; CLK        ; 8.102 ; 8.102 ; Rise       ; CLK             ;
;  AFFICHAGE[14]  ; CLK        ; 8.195 ; 8.195 ; Rise       ; CLK             ;
;  AFFICHAGE[15]  ; CLK        ; 8.048 ; 8.048 ; Rise       ; CLK             ;
;  AFFICHAGE[16]  ; CLK        ; 8.065 ; 8.065 ; Rise       ; CLK             ;
;  AFFICHAGE[17]  ; CLK        ; 8.075 ; 8.075 ; Rise       ; CLK             ;
;  AFFICHAGE[18]  ; CLK        ; 8.131 ; 8.131 ; Rise       ; CLK             ;
;  AFFICHAGE[19]  ; CLK        ; 8.043 ; 8.043 ; Rise       ; CLK             ;
;  AFFICHAGE[20]  ; CLK        ; 7.947 ; 7.947 ; Rise       ; CLK             ;
; COL[*]          ; CLK        ; 9.545 ; 9.545 ; Rise       ; CLK             ;
;  COL[0]         ; CLK        ; 9.545 ; 9.545 ; Rise       ; CLK             ;
;  COL[1]         ; CLK        ; 9.148 ; 9.148 ; Rise       ; CLK             ;
;  COL[2]         ; CLK        ; 8.954 ; 8.954 ; Rise       ; CLK             ;
;  COL[3]         ; CLK        ; 9.422 ; 9.422 ; Rise       ; CLK             ;
; ETAT_ACTUEL[*]  ; CLK        ; 9.373 ; 9.373 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[0] ; CLK        ; 8.351 ; 8.351 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[1] ; CLK        ; 9.373 ; 9.373 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[2] ; CLK        ; 8.622 ; 8.622 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; AFFICHAGE[*]    ; CLK        ; 3.890 ; 3.890 ; Rise       ; CLK             ;
;  AFFICHAGE[0]   ; CLK        ; 4.185 ; 4.185 ; Rise       ; CLK             ;
;  AFFICHAGE[1]   ; CLK        ; 4.036 ; 4.036 ; Rise       ; CLK             ;
;  AFFICHAGE[2]   ; CLK        ; 4.112 ; 4.112 ; Rise       ; CLK             ;
;  AFFICHAGE[3]   ; CLK        ; 4.021 ; 4.021 ; Rise       ; CLK             ;
;  AFFICHAGE[4]   ; CLK        ; 4.156 ; 4.156 ; Rise       ; CLK             ;
;  AFFICHAGE[5]   ; CLK        ; 3.890 ; 3.890 ; Rise       ; CLK             ;
;  AFFICHAGE[6]   ; CLK        ; 4.127 ; 4.127 ; Rise       ; CLK             ;
;  AFFICHAGE[7]   ; CLK        ; 4.188 ; 4.188 ; Rise       ; CLK             ;
;  AFFICHAGE[8]   ; CLK        ; 4.197 ; 4.197 ; Rise       ; CLK             ;
;  AFFICHAGE[9]   ; CLK        ; 4.226 ; 4.226 ; Rise       ; CLK             ;
;  AFFICHAGE[10]  ; CLK        ; 4.019 ; 4.019 ; Rise       ; CLK             ;
;  AFFICHAGE[11]  ; CLK        ; 4.122 ; 4.122 ; Rise       ; CLK             ;
;  AFFICHAGE[12]  ; CLK        ; 4.057 ; 4.057 ; Rise       ; CLK             ;
;  AFFICHAGE[13]  ; CLK        ; 4.214 ; 4.214 ; Rise       ; CLK             ;
;  AFFICHAGE[14]  ; CLK        ; 4.237 ; 4.237 ; Rise       ; CLK             ;
;  AFFICHAGE[15]  ; CLK        ; 4.167 ; 4.167 ; Rise       ; CLK             ;
;  AFFICHAGE[16]  ; CLK        ; 4.178 ; 4.178 ; Rise       ; CLK             ;
;  AFFICHAGE[17]  ; CLK        ; 4.189 ; 4.189 ; Rise       ; CLK             ;
;  AFFICHAGE[18]  ; CLK        ; 4.221 ; 4.221 ; Rise       ; CLK             ;
;  AFFICHAGE[19]  ; CLK        ; 4.154 ; 4.154 ; Rise       ; CLK             ;
;  AFFICHAGE[20]  ; CLK        ; 4.105 ; 4.105 ; Rise       ; CLK             ;
; COL[*]          ; CLK        ; 4.515 ; 4.515 ; Rise       ; CLK             ;
;  COL[0]         ; CLK        ; 4.834 ; 4.834 ; Rise       ; CLK             ;
;  COL[1]         ; CLK        ; 4.582 ; 4.582 ; Rise       ; CLK             ;
;  COL[2]         ; CLK        ; 4.515 ; 4.515 ; Rise       ; CLK             ;
;  COL[3]         ; CLK        ; 4.669 ; 4.669 ; Rise       ; CLK             ;
; ETAT_ACTUEL[*]  ; CLK        ; 4.343 ; 4.343 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[0] ; CLK        ; 4.343 ; 4.343 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[1] ; CLK        ; 4.856 ; 4.856 ; Rise       ; CLK             ;
;  ETAT_ACTUEL[2] ; CLK        ; 4.492 ; 4.492 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Transfers                                                         ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; CLK          ; CLK          ; 2696     ; 0        ; 0        ; 0        ;
; SWITCH_ETAT2 ; CLK          ; 6        ; 0        ; 0        ; 0        ;
; CLK          ; SWITCH_ETAT2 ; 21       ; 0        ; 0        ; 0        ;
; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 5        ; 5        ; 0        ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Hold Transfers                                                          ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; CLK          ; CLK          ; 2696     ; 0        ; 0        ; 0        ;
; SWITCH_ETAT2 ; CLK          ; 6        ; 0        ; 0        ; 0        ;
; CLK          ; SWITCH_ETAT2 ; 21       ; 0        ; 0        ; 0        ;
; SWITCH_ETAT2 ; SWITCH_ETAT2 ; 5        ; 5        ; 0        ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Jan  9 16:53:14 2018
Info: Command: quartus_sta PMOD_KYB -c PMOD_KYB
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 6 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PMOD_KYB.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name SWITCH_ETAT2 SWITCH_ETAT2
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.581
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.581      -274.712 CLK 
    Info (332119):    -0.369        -0.369 SWITCH_ETAT2 
Info (332146): Worst-case hold slack is -1.716
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.716        -9.305 SWITCH_ETAT2 
    Info (332119):     0.612         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -158.047 CLK 
    Info (332119):    -1.631        -1.631 SWITCH_ETAT2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.157
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.157       -45.189 CLK 
    Info (332119):     0.749         0.000 SWITCH_ETAT2 
Info (332146): Worst-case hold slack is -1.027
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.027        -5.398 SWITCH_ETAT2 
    Info (332119):     0.212         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -129.380 CLK 
    Info (332119):    -1.380        -1.380 SWITCH_ETAT2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 523 megabytes
    Info: Processing ended: Tue Jan  9 16:53:15 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


