#ifndef __HWIO__
#define __HWIO__
/*
===========================================================================
*/
/**
  @file hwio
  @brief Auto-generated HWIO interface include file.

  Reference chip release:
    MDM9x55 (McLaren) [mclaren_v1.0_p3q2r13.0_F2]
 
  This file contains HWIO register definitions for the following modules:
    SPMI_FETCHER_CORE

  'Include' filters applied: 
  'Exclude' filters applied: RESERVED DUMMY 
*/
/*
  ===========================================================================

  Copyright (c) 2015 Qualcomm Technologies Incorporated.
  All Rights Reserved.
  Qualcomm Confidential and Proprietary

  Export of this technology or software is regulated by the U.S. Government.
  Diversion contrary to U.S. law prohibited.

  All ideas, data and information contained in or disclosed by
  this document are confidential and proprietary information of
  Qualcomm Technologies Incorporated and all rights therein are expressly reserved.
  By accepting this material the recipient agrees that this material
  and the information contained therein are held in confidence and in
  trust and will not be used, copied, reproduced in whole or in part,
  nor its contents revealed in any manner to others without the express
  written permission of Qualcomm Technologies Incorporated.

  ===========================================================================

  $Header: //components/rel/core.tx/6.0/hwengines/ecm/9x55/spmif_hwio.h#1 $
  $DateTime: 2020/01/30 22:49:35 $
  $Author: pwbldsvc $

  ===========================================================================
*/

/*----------------------------------------------------------------------------
 * MODULE: SPMI_FETCHER_CORE
 *--------------------------------------------------------------------------*/

#define SPMI_FETCHER_CORE_REG_BASE                                              (SPMI_FETCHER_BASE      + 0x00019000)
#define SPMI_FETCHER_CORE_REG_BASE_OFFS                                         0x00019000

#define HWIO_SPMI_FETCHER_HW_VERSION_ADDR                                       (SPMI_FETCHER_CORE_REG_BASE      + 0x00000000)
#define HWIO_SPMI_FETCHER_HW_VERSION_OFFS                                       (SPMI_FETCHER_CORE_REG_BASE_OFFS + 0x00000000)
#define HWIO_SPMI_FETCHER_HW_VERSION_RMSK                                       0xffffffff
#define HWIO_SPMI_FETCHER_HW_VERSION_IN          \
        in_dword_masked(HWIO_SPMI_FETCHER_HW_VERSION_ADDR, HWIO_SPMI_FETCHER_HW_VERSION_RMSK)
#define HWIO_SPMI_FETCHER_HW_VERSION_INM(m)      \
        in_dword_masked(HWIO_SPMI_FETCHER_HW_VERSION_ADDR, m)
#define HWIO_SPMI_FETCHER_HW_VERSION_MAJOR_BMSK                                 0xf0000000
#define HWIO_SPMI_FETCHER_HW_VERSION_MAJOR_SHFT                                       0x1c
#define HWIO_SPMI_FETCHER_HW_VERSION_MINOR_BMSK                                  0xfff0000
#define HWIO_SPMI_FETCHER_HW_VERSION_MINOR_SHFT                                       0x10
#define HWIO_SPMI_FETCHER_HW_VERSION_STEP_BMSK                                      0xffff
#define HWIO_SPMI_FETCHER_HW_VERSION_STEP_SHFT                                         0x0

#define HWIO_SPMI_FETCHER_CONFIG_ADDR                                           (SPMI_FETCHER_CORE_REG_BASE      + 0x00000010)
#define HWIO_SPMI_FETCHER_CONFIG_OFFS                                           (SPMI_FETCHER_CORE_REG_BASE_OFFS + 0x00000010)
#define HWIO_SPMI_FETCHER_CONFIG_RMSK                                                0xf10
#define HWIO_SPMI_FETCHER_CONFIG_IN          \
        in_dword_masked(HWIO_SPMI_FETCHER_CONFIG_ADDR, HWIO_SPMI_FETCHER_CONFIG_RMSK)
#define HWIO_SPMI_FETCHER_CONFIG_INM(m)      \
        in_dword_masked(HWIO_SPMI_FETCHER_CONFIG_ADDR, m)
#define HWIO_SPMI_FETCHER_CONFIG_OUT(v)      \
        out_dword(HWIO_SPMI_FETCHER_CONFIG_ADDR,v)
#define HWIO_SPMI_FETCHER_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_FETCHER_CONFIG_ADDR,m,v,HWIO_SPMI_FETCHER_CONFIG_IN)
#define HWIO_SPMI_FETCHER_CONFIG_PMIC_SLAVE_ID_BMSK                                  0xf00
#define HWIO_SPMI_FETCHER_CONFIG_PMIC_SLAVE_ID_SHFT                                    0x8
#define HWIO_SPMI_FETCHER_CONFIG_MODE_BMSK                                            0x10
#define HWIO_SPMI_FETCHER_CONFIG_MODE_SHFT                                             0x4

#define HWIO_SPMI_FETCHER_CMD_ADDR                                              (SPMI_FETCHER_CORE_REG_BASE      + 0x00000014)
#define HWIO_SPMI_FETCHER_CMD_OFFS                                              (SPMI_FETCHER_CORE_REG_BASE_OFFS + 0x00000014)
#define HWIO_SPMI_FETCHER_CMD_RMSK                                                     0x3
#define HWIO_SPMI_FETCHER_CMD_IN          \
        in_dword_masked(HWIO_SPMI_FETCHER_CMD_ADDR, HWIO_SPMI_FETCHER_CMD_RMSK)
#define HWIO_SPMI_FETCHER_CMD_INM(m)      \
        in_dword_masked(HWIO_SPMI_FETCHER_CMD_ADDR, m)
#define HWIO_SPMI_FETCHER_CMD_OUT(v)      \
        out_dword(HWIO_SPMI_FETCHER_CMD_ADDR,v)
#define HWIO_SPMI_FETCHER_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_FETCHER_CMD_ADDR,m,v,HWIO_SPMI_FETCHER_CMD_IN)
#define HWIO_SPMI_FETCHER_CMD_ECM_STOP_BMSK                                            0x2
#define HWIO_SPMI_FETCHER_CMD_ECM_STOP_SHFT                                            0x1
#define HWIO_SPMI_FETCHER_CMD_ECM_START_BMSK                                           0x1
#define HWIO_SPMI_FETCHER_CMD_ECM_START_SHFT                                           0x0

#define HWIO_SPMI_FETCHER_STATUS_ADDR                                           (SPMI_FETCHER_CORE_REG_BASE      + 0x00000018)
#define HWIO_SPMI_FETCHER_STATUS_OFFS                                           (SPMI_FETCHER_CORE_REG_BASE_OFFS + 0x00000018)
#define HWIO_SPMI_FETCHER_STATUS_RMSK                                               0xff01
#define HWIO_SPMI_FETCHER_STATUS_IN          \
        in_dword_masked(HWIO_SPMI_FETCHER_STATUS_ADDR, HWIO_SPMI_FETCHER_STATUS_RMSK)
#define HWIO_SPMI_FETCHER_STATUS_INM(m)      \
        in_dword_masked(HWIO_SPMI_FETCHER_STATUS_ADDR, m)
#define HWIO_SPMI_FETCHER_STATUS_ECMFIFO_DATA_READ_STS_BMSK                         0xf000
#define HWIO_SPMI_FETCHER_STATUS_ECMFIFO_DATA_READ_STS_SHFT                            0xc
#define HWIO_SPMI_FETCHER_STATUS_ECMFIFO_STS_READ_STS_BMSK                           0xf00
#define HWIO_SPMI_FETCHER_STATUS_ECMFIFO_STS_READ_STS_SHFT                             0x8
#define HWIO_SPMI_FETCHER_STATUS_BUSY_BMSK                                             0x1
#define HWIO_SPMI_FETCHER_STATUS_BUSY_SHFT                                             0x0

#define HWIO_SPMI_FETCHER_POLLGAP_TIME_ADDR                                     (SPMI_FETCHER_CORE_REG_BASE      + 0x00000020)
#define HWIO_SPMI_FETCHER_POLLGAP_TIME_OFFS                                     (SPMI_FETCHER_CORE_REG_BASE_OFFS + 0x00000020)
#define HWIO_SPMI_FETCHER_POLLGAP_TIME_RMSK                                          0x7ff
#define HWIO_SPMI_FETCHER_POLLGAP_TIME_IN          \
        in_dword_masked(HWIO_SPMI_FETCHER_POLLGAP_TIME_ADDR, HWIO_SPMI_FETCHER_POLLGAP_TIME_RMSK)
#define HWIO_SPMI_FETCHER_POLLGAP_TIME_INM(m)      \
        in_dword_masked(HWIO_SPMI_FETCHER_POLLGAP_TIME_ADDR, m)
#define HWIO_SPMI_FETCHER_POLLGAP_TIME_OUT(v)      \
        out_dword(HWIO_SPMI_FETCHER_POLLGAP_TIME_ADDR,v)
#define HWIO_SPMI_FETCHER_POLLGAP_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_FETCHER_POLLGAP_TIME_ADDR,m,v,HWIO_SPMI_FETCHER_POLLGAP_TIME_IN)
#define HWIO_SPMI_FETCHER_POLLGAP_TIME_TIME_BMSK                                     0x7ff
#define HWIO_SPMI_FETCHER_POLLGAP_TIME_TIME_SHFT                                       0x0

#define HWIO_SPMI_FETCHER_READGAP_TIME_ADDR                                     (SPMI_FETCHER_CORE_REG_BASE      + 0x00000024)
#define HWIO_SPMI_FETCHER_READGAP_TIME_OFFS                                     (SPMI_FETCHER_CORE_REG_BASE_OFFS + 0x00000024)
#define HWIO_SPMI_FETCHER_READGAP_TIME_RMSK                                           0xff
#define HWIO_SPMI_FETCHER_READGAP_TIME_IN          \
        in_dword_masked(HWIO_SPMI_FETCHER_READGAP_TIME_ADDR, HWIO_SPMI_FETCHER_READGAP_TIME_RMSK)
#define HWIO_SPMI_FETCHER_READGAP_TIME_INM(m)      \
        in_dword_masked(HWIO_SPMI_FETCHER_READGAP_TIME_ADDR, m)
#define HWIO_SPMI_FETCHER_READGAP_TIME_OUT(v)      \
        out_dword(HWIO_SPMI_FETCHER_READGAP_TIME_ADDR,v)
#define HWIO_SPMI_FETCHER_READGAP_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_FETCHER_READGAP_TIME_ADDR,m,v,HWIO_SPMI_FETCHER_READGAP_TIME_IN)
#define HWIO_SPMI_FETCHER_READGAP_TIME_TIME_BMSK                                      0xff
#define HWIO_SPMI_FETCHER_READGAP_TIME_TIME_SHFT                                       0x0

#define HWIO_SPMI_FETCHER_PMICARB_CHNL_BASE_ADDR                                (SPMI_FETCHER_CORE_REG_BASE      + 0x00000028)
#define HWIO_SPMI_FETCHER_PMICARB_CHNL_BASE_OFFS                                (SPMI_FETCHER_CORE_REG_BASE_OFFS + 0x00000028)
#define HWIO_SPMI_FETCHER_PMICARB_CHNL_BASE_RMSK                                0xffffff80
#define HWIO_SPMI_FETCHER_PMICARB_CHNL_BASE_IN          \
        in_dword_masked(HWIO_SPMI_FETCHER_PMICARB_CHNL_BASE_ADDR, HWIO_SPMI_FETCHER_PMICARB_CHNL_BASE_RMSK)
#define HWIO_SPMI_FETCHER_PMICARB_CHNL_BASE_INM(m)      \
        in_dword_masked(HWIO_SPMI_FETCHER_PMICARB_CHNL_BASE_ADDR, m)
#define HWIO_SPMI_FETCHER_PMICARB_CHNL_BASE_OUT(v)      \
        out_dword(HWIO_SPMI_FETCHER_PMICARB_CHNL_BASE_ADDR,v)
#define HWIO_SPMI_FETCHER_PMICARB_CHNL_BASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_FETCHER_PMICARB_CHNL_BASE_ADDR,m,v,HWIO_SPMI_FETCHER_PMICARB_CHNL_BASE_IN)
#define HWIO_SPMI_FETCHER_PMICARB_CHNL_BASE_PMICARB_CHN_BASE_ADDR_BMSK          0xffffff80
#define HWIO_SPMI_FETCHER_PMICARB_CHNL_BASE_PMICARB_CHN_BASE_ADDR_SHFT                 0x7

#define HWIO_SPMI_FETCHER_ECMFIFO_DATA_CTRL_ADDR                                (SPMI_FETCHER_CORE_REG_BASE      + 0x00000030)
#define HWIO_SPMI_FETCHER_ECMFIFO_DATA_CTRL_OFFS                                (SPMI_FETCHER_CORE_REG_BASE_OFFS + 0x00000030)
#define HWIO_SPMI_FETCHER_ECMFIFO_DATA_CTRL_RMSK                                    0xffff
#define HWIO_SPMI_FETCHER_ECMFIFO_DATA_CTRL_IN          \
        in_dword_masked(HWIO_SPMI_FETCHER_ECMFIFO_DATA_CTRL_ADDR, HWIO_SPMI_FETCHER_ECMFIFO_DATA_CTRL_RMSK)
#define HWIO_SPMI_FETCHER_ECMFIFO_DATA_CTRL_INM(m)      \
        in_dword_masked(HWIO_SPMI_FETCHER_ECMFIFO_DATA_CTRL_ADDR, m)
#define HWIO_SPMI_FETCHER_ECMFIFO_DATA_CTRL_OUT(v)      \
        out_dword(HWIO_SPMI_FETCHER_ECMFIFO_DATA_CTRL_ADDR,v)
#define HWIO_SPMI_FETCHER_ECMFIFO_DATA_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_FETCHER_ECMFIFO_DATA_CTRL_ADDR,m,v,HWIO_SPMI_FETCHER_ECMFIFO_DATA_CTRL_IN)
#define HWIO_SPMI_FETCHER_ECMFIFO_DATA_CTRL_ECMFIFO_DATA_ADDR_BMSK                  0xffff
#define HWIO_SPMI_FETCHER_ECMFIFO_DATA_CTRL_ECMFIFO_DATA_ADDR_SHFT                     0x0

#define HWIO_SPMI_FETCHER_ECMFIFO_STATUS_CTRL_ADDR                              (SPMI_FETCHER_CORE_REG_BASE      + 0x00000034)
#define HWIO_SPMI_FETCHER_ECMFIFO_STATUS_CTRL_OFFS                              (SPMI_FETCHER_CORE_REG_BASE_OFFS + 0x00000034)
#define HWIO_SPMI_FETCHER_ECMFIFO_STATUS_CTRL_RMSK                                  0xffff
#define HWIO_SPMI_FETCHER_ECMFIFO_STATUS_CTRL_IN          \
        in_dword_masked(HWIO_SPMI_FETCHER_ECMFIFO_STATUS_CTRL_ADDR, HWIO_SPMI_FETCHER_ECMFIFO_STATUS_CTRL_RMSK)
#define HWIO_SPMI_FETCHER_ECMFIFO_STATUS_CTRL_INM(m)      \
        in_dword_masked(HWIO_SPMI_FETCHER_ECMFIFO_STATUS_CTRL_ADDR, m)
#define HWIO_SPMI_FETCHER_ECMFIFO_STATUS_CTRL_OUT(v)      \
        out_dword(HWIO_SPMI_FETCHER_ECMFIFO_STATUS_CTRL_ADDR,v)
#define HWIO_SPMI_FETCHER_ECMFIFO_STATUS_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_FETCHER_ECMFIFO_STATUS_CTRL_ADDR,m,v,HWIO_SPMI_FETCHER_ECMFIFO_STATUS_CTRL_IN)
#define HWIO_SPMI_FETCHER_ECMFIFO_STATUS_CTRL_ECMFIFO_STS_ADDR_BMSK                 0xffff
#define HWIO_SPMI_FETCHER_ECMFIFO_STATUS_CTRL_ECMFIFO_STS_ADDR_SHFT                    0x0

#define HWIO_SPMI_FETCHER_EOT_LENGTH_CTRL_ADDR                                  (SPMI_FETCHER_CORE_REG_BASE      + 0x00000038)
#define HWIO_SPMI_FETCHER_EOT_LENGTH_CTRL_OFFS                                  (SPMI_FETCHER_CORE_REG_BASE_OFFS + 0x00000038)
#define HWIO_SPMI_FETCHER_EOT_LENGTH_CTRL_RMSK                                    0x10ffff
#define HWIO_SPMI_FETCHER_EOT_LENGTH_CTRL_IN          \
        in_dword_masked(HWIO_SPMI_FETCHER_EOT_LENGTH_CTRL_ADDR, HWIO_SPMI_FETCHER_EOT_LENGTH_CTRL_RMSK)
#define HWIO_SPMI_FETCHER_EOT_LENGTH_CTRL_INM(m)      \
        in_dword_masked(HWIO_SPMI_FETCHER_EOT_LENGTH_CTRL_ADDR, m)
#define HWIO_SPMI_FETCHER_EOT_LENGTH_CTRL_OUT(v)      \
        out_dword(HWIO_SPMI_FETCHER_EOT_LENGTH_CTRL_ADDR,v)
#define HWIO_SPMI_FETCHER_EOT_LENGTH_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_FETCHER_EOT_LENGTH_CTRL_ADDR,m,v,HWIO_SPMI_FETCHER_EOT_LENGTH_CTRL_IN)
#define HWIO_SPMI_FETCHER_EOT_LENGTH_CTRL_EOT_DISABLE_BMSK                        0x100000
#define HWIO_SPMI_FETCHER_EOT_LENGTH_CTRL_EOT_DISABLE_SHFT                            0x14
#define HWIO_SPMI_FETCHER_EOT_LENGTH_CTRL_EOT_LENGTH_BMSK                           0xffff
#define HWIO_SPMI_FETCHER_EOT_LENGTH_CTRL_EOT_LENGTH_SHFT                              0x0

#define HWIO_SPMI_FETCHER_ECMFIFO_DBG0_ADDR                                     (SPMI_FETCHER_CORE_REG_BASE      + 0x00000060)
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG0_OFFS                                     (SPMI_FETCHER_CORE_REG_BASE_OFFS + 0x00000060)
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG0_RMSK                                     0xffffffff
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG0_IN          \
        in_dword_masked(HWIO_SPMI_FETCHER_ECMFIFO_DBG0_ADDR, HWIO_SPMI_FETCHER_ECMFIFO_DBG0_RMSK)
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG0_INM(m)      \
        in_dword_masked(HWIO_SPMI_FETCHER_ECMFIFO_DBG0_ADDR, m)
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG0_STS_BMSK                                 0xffffffff
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG0_STS_SHFT                                        0x0

#define HWIO_SPMI_FETCHER_ECMFIFO_DBG1_ADDR                                     (SPMI_FETCHER_CORE_REG_BASE      + 0x00000064)
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG1_OFFS                                     (SPMI_FETCHER_CORE_REG_BASE_OFFS + 0x00000064)
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG1_RMSK                                     0xffffffff
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG1_IN          \
        in_dword_masked(HWIO_SPMI_FETCHER_ECMFIFO_DBG1_ADDR, HWIO_SPMI_FETCHER_ECMFIFO_DBG1_RMSK)
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG1_INM(m)      \
        in_dword_masked(HWIO_SPMI_FETCHER_ECMFIFO_DBG1_ADDR, m)
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG1_STS_BMSK                                 0xffffffff
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG1_STS_SHFT                                        0x0

#define HWIO_SPMI_FETCHER_ECMFIFO_DBG2_ADDR                                     (SPMI_FETCHER_CORE_REG_BASE      + 0x00000068)
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG2_OFFS                                     (SPMI_FETCHER_CORE_REG_BASE_OFFS + 0x00000068)
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG2_RMSK                                     0xffffffff
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG2_IN          \
        in_dword_masked(HWIO_SPMI_FETCHER_ECMFIFO_DBG2_ADDR, HWIO_SPMI_FETCHER_ECMFIFO_DBG2_RMSK)
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG2_INM(m)      \
        in_dword_masked(HWIO_SPMI_FETCHER_ECMFIFO_DBG2_ADDR, m)
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG2_STS_BMSK                                 0xffffffff
#define HWIO_SPMI_FETCHER_ECMFIFO_DBG2_STS_SHFT                                        0x0

#define HWIO_SPMI_FETCHER_PMIC_ARBITER_COMMAND_ERROR_LOG_ADDR                   (SPMI_FETCHER_CORE_REG_BASE      + 0x0000006c)
#define HWIO_SPMI_FETCHER_PMIC_ARBITER_COMMAND_ERROR_LOG_OFFS                   (SPMI_FETCHER_CORE_REG_BASE_OFFS + 0x0000006c)
#define HWIO_SPMI_FETCHER_PMIC_ARBITER_COMMAND_ERROR_LOG_RMSK                   0xffffffff
#define HWIO_SPMI_FETCHER_PMIC_ARBITER_COMMAND_ERROR_LOG_IN          \
        in_dword_masked(HWIO_SPMI_FETCHER_PMIC_ARBITER_COMMAND_ERROR_LOG_ADDR, HWIO_SPMI_FETCHER_PMIC_ARBITER_COMMAND_ERROR_LOG_RMSK)
#define HWIO_SPMI_FETCHER_PMIC_ARBITER_COMMAND_ERROR_LOG_INM(m)      \
        in_dword_masked(HWIO_SPMI_FETCHER_PMIC_ARBITER_COMMAND_ERROR_LOG_ADDR, m)
#define HWIO_SPMI_FETCHER_PMIC_ARBITER_COMMAND_ERROR_LOG_STS_BMSK               0xffffffff
#define HWIO_SPMI_FETCHER_PMIC_ARBITER_COMMAND_ERROR_LOG_STS_SHFT                      0x0

#define PMIC_ARB_CORE_REG_BASE                                        (PMIC_ARB_BASE      + 0x0000f000)

/*----------------------------------------------------------------------------
 * MODULE: PMIC_ARB_CORE
 *--------------------------------------------------------------------------*/

#define PMIC_ARB_CORE_REG_BASE                                        (PMIC_ARB_BASE      + 0x0000f000)

#define HWIO_PMIC_ARB_HW_VERSION_ADDR                                 (PMIC_ARB_CORE_REG_BASE      + 0x00000000)
#define HWIO_PMIC_ARB_HW_VERSION_RMSK                                 0xffffffff
#define HWIO_PMIC_ARB_HW_VERSION_IN          \
        in_dword_masked(HWIO_PMIC_ARB_HW_VERSION_ADDR, HWIO_PMIC_ARB_HW_VERSION_RMSK)
#define HWIO_PMIC_ARB_HW_VERSION_INM(m)      \
        in_dword_masked(HWIO_PMIC_ARB_HW_VERSION_ADDR, m)
#define HWIO_PMIC_ARB_HW_VERSION_MAJOR_BMSK                           0xf0000000
#define HWIO_PMIC_ARB_HW_VERSION_MAJOR_SHFT                                 0x1c
#define HWIO_PMIC_ARB_HW_VERSION_MINOR_BMSK                            0xfff0000
#define HWIO_PMIC_ARB_HW_VERSION_MINOR_SHFT                                 0x10
#define HWIO_PMIC_ARB_HW_VERSION_STEP_BMSK                                0xffff
#define HWIO_PMIC_ARB_HW_VERSION_STEP_SHFT                                   0x0

#define HWIO_PMIC_ARB_MISC_CONFIG_ADDR                                (PMIC_ARB_CORE_REG_BASE      + 0x00000004)
#define HWIO_PMIC_ARB_MISC_CONFIG_RMSK                                       0x7
#define HWIO_PMIC_ARB_MISC_CONFIG_IN          \
        in_dword_masked(HWIO_PMIC_ARB_MISC_CONFIG_ADDR, HWIO_PMIC_ARB_MISC_CONFIG_RMSK)
#define HWIO_PMIC_ARB_MISC_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PMIC_ARB_MISC_CONFIG_ADDR, m)
#define HWIO_PMIC_ARB_MISC_CONFIG_OUT(v)      \
        out_dword(HWIO_PMIC_ARB_MISC_CONFIG_ADDR,v)
#define HWIO_PMIC_ARB_MISC_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PMIC_ARB_MISC_CONFIG_ADDR,m,v,HWIO_PMIC_ARB_MISC_CONFIG_IN)
#define HWIO_PMIC_ARB_MISC_CONFIG_TEST_BUS_EN_BMSK                           0x4
#define HWIO_PMIC_ARB_MISC_CONFIG_TEST_BUS_EN_SHFT                           0x2
#define HWIO_PMIC_ARB_MISC_CONFIG_CLK_GATE_EN_BMSK                           0x2
#define HWIO_PMIC_ARB_MISC_CONFIG_CLK_GATE_EN_SHFT                           0x1
#define HWIO_PMIC_ARB_MISC_CONFIG_DONE_IRQ_EN_BMSK                           0x1
#define HWIO_PMIC_ARB_MISC_CONFIG_DONE_IRQ_EN_SHFT                           0x0

#define HWIO_PMIC_ARB_PVC_INTF_CTL_ADDR                               (PMIC_ARB_CORE_REG_BASE      + 0x00000008)
#define HWIO_PMIC_ARB_PVC_INTF_CTL_RMSK                                      0x1
#define HWIO_PMIC_ARB_PVC_INTF_CTL_IN          \
        in_dword_masked(HWIO_PMIC_ARB_PVC_INTF_CTL_ADDR, HWIO_PMIC_ARB_PVC_INTF_CTL_RMSK)
#define HWIO_PMIC_ARB_PVC_INTF_CTL_INM(m)      \
        in_dword_masked(HWIO_PMIC_ARB_PVC_INTF_CTL_ADDR, m)
#define HWIO_PMIC_ARB_PVC_INTF_CTL_OUT(v)      \
        out_dword(HWIO_PMIC_ARB_PVC_INTF_CTL_ADDR,v)
#define HWIO_PMIC_ARB_PVC_INTF_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PMIC_ARB_PVC_INTF_CTL_ADDR,m,v,HWIO_PMIC_ARB_PVC_INTF_CTL_IN)
#define HWIO_PMIC_ARB_PVC_INTF_CTL_PVC_INTF_EN_BMSK                          0x1
#define HWIO_PMIC_ARB_PVC_INTF_CTL_PVC_INTF_EN_SHFT                          0x0

#define HWIO_PMIC_ARB_PVC_INTF_STATUS_ADDR                            (PMIC_ARB_CORE_REG_BASE      + 0x0000000c)
#define HWIO_PMIC_ARB_PVC_INTF_STATUS_RMSK                                   0x1
#define HWIO_PMIC_ARB_PVC_INTF_STATUS_IN          \
        in_dword_masked(HWIO_PMIC_ARB_PVC_INTF_STATUS_ADDR, HWIO_PMIC_ARB_PVC_INTF_STATUS_RMSK)
#define HWIO_PMIC_ARB_PVC_INTF_STATUS_INM(m)      \
        in_dword_masked(HWIO_PMIC_ARB_PVC_INTF_STATUS_ADDR, m)
#define HWIO_PMIC_ARB_PVC_INTF_STATUS_PVC_INTF_BUSY_BMSK                     0x1
#define HWIO_PMIC_ARB_PVC_INTF_STATUS_PVC_INTF_BUSY_SHFT                     0x0

#define HWIO_PMIC_ARB_PRIORITIESn_ADDR(n)                             (PMIC_ARB_CORE_REG_BASE      + 0x00000100 + 0x4 * (n))
#define HWIO_PMIC_ARB_PRIORITIESn_RMSK                                       0x7
#define HWIO_PMIC_ARB_PRIORITIESn_MAXn                                         5
#define HWIO_PMIC_ARB_PRIORITIESn_INI(n)        \
        in_dword_masked(HWIO_PMIC_ARB_PRIORITIESn_ADDR(n), HWIO_PMIC_ARB_PRIORITIESn_RMSK)
#define HWIO_PMIC_ARB_PRIORITIESn_INMI(n,mask)    \
        in_dword_masked(HWIO_PMIC_ARB_PRIORITIESn_ADDR(n), mask)
#define HWIO_PMIC_ARB_PRIORITIESn_OUTI(n,val)    \
        out_dword(HWIO_PMIC_ARB_PRIORITIESn_ADDR(n),val)
#define HWIO_PMIC_ARB_PRIORITIESn_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PMIC_ARB_PRIORITIESn_ADDR(n),mask,val,HWIO_PMIC_ARB_PRIORITIESn_INI(n))
#define HWIO_PMIC_ARB_PRIORITIESn_PORT_BMSK                                  0x7
#define HWIO_PMIC_ARB_PRIORITIESn_PORT_SHFT                                  0x0

#define HWIO_PMIC_ARB_PVC_PORTn_CTL_ADDR(n)                           (PMIC_ARB_CORE_REG_BASE      + 0x00000200 + 0x4 * (n))
#define HWIO_PMIC_ARB_PVC_PORTn_CTL_RMSK                                     0x3
#define HWIO_PMIC_ARB_PVC_PORTn_CTL_MAXn                                       4
#define HWIO_PMIC_ARB_PVC_PORTn_CTL_INI(n)        \
        in_dword_masked(HWIO_PMIC_ARB_PVC_PORTn_CTL_ADDR(n), HWIO_PMIC_ARB_PVC_PORTn_CTL_RMSK)
#define HWIO_PMIC_ARB_PVC_PORTn_CTL_INMI(n,mask)    \
        in_dword_masked(HWIO_PMIC_ARB_PVC_PORTn_CTL_ADDR(n), mask)
#define HWIO_PMIC_ARB_PVC_PORTn_CTL_OUTI(n,val)    \
        out_dword(HWIO_PMIC_ARB_PVC_PORTn_CTL_ADDR(n),val)
#define HWIO_PMIC_ARB_PVC_PORTn_CTL_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PMIC_ARB_PVC_PORTn_CTL_ADDR(n),mask,val,HWIO_PMIC_ARB_PVC_PORTn_CTL_INI(n))
#define HWIO_PMIC_ARB_PVC_PORTn_CTL_SPMI_PRIORITY_BMSK                       0x2
#define HWIO_PMIC_ARB_PVC_PORTn_CTL_SPMI_PRIORITY_SHFT                       0x1
#define HWIO_PMIC_ARB_PVC_PORTn_CTL_PVC_PORT_EN_BMSK                         0x1
#define HWIO_PMIC_ARB_PVC_PORTn_CTL_PVC_PORT_EN_SHFT                         0x0

#define HWIO_PMIC_ARB_PVC_PORTn_STATUS_ADDR(n)                        (PMIC_ARB_CORE_REG_BASE      + 0x00000280 + 0x4 * (n))
#define HWIO_PMIC_ARB_PVC_PORTn_STATUS_RMSK                                  0x3
#define HWIO_PMIC_ARB_PVC_PORTn_STATUS_MAXn                                    4
#define HWIO_PMIC_ARB_PVC_PORTn_STATUS_INI(n)        \
        in_dword_masked(HWIO_PMIC_ARB_PVC_PORTn_STATUS_ADDR(n), HWIO_PMIC_ARB_PVC_PORTn_STATUS_RMSK)
#define HWIO_PMIC_ARB_PVC_PORTn_STATUS_INMI(n,mask)    \
        in_dword_masked(HWIO_PMIC_ARB_PVC_PORTn_STATUS_ADDR(n), mask)
#define HWIO_PMIC_ARB_PVC_PORTn_STATUS_PVC_PORT_FAILURE_BMSK                 0x2
#define HWIO_PMIC_ARB_PVC_PORTn_STATUS_PVC_PORT_FAILURE_SHFT                 0x1
#define HWIO_PMIC_ARB_PVC_PORTn_STATUS_PVC_PORT_BUSY_BMSK                    0x1
#define HWIO_PMIC_ARB_PVC_PORTn_STATUS_PVC_PORT_BUSY_SHFT                    0x0

#define HWIO_PMIC_ARB_PVCn_ADDRm_ADDR(m,n)                            (PMIC_ARB_CORE_REG_BASE      + 0x00000400 + 0x20 * (n) + 0x4 * (m))
#define HWIO_PMIC_ARB_PVCn_ADDRm_RMSK                                    0xfffff
#define HWIO_PMIC_ARB_PVCn_ADDRm_MAXm                                          3
#define HWIO_PMIC_ARB_PVCn_ADDRm_MAXn                                          4
#define HWIO_PMIC_ARB_PVCn_ADDRm_INI2(m,n)        \
        in_dword_masked(HWIO_PMIC_ARB_PVCn_ADDRm_ADDR(m,n), HWIO_PMIC_ARB_PVCn_ADDRm_RMSK)
#define HWIO_PMIC_ARB_PVCn_ADDRm_INMI2(m,n,mask)    \
        in_dword_masked(HWIO_PMIC_ARB_PVCn_ADDRm_ADDR(m,n), mask)
#define HWIO_PMIC_ARB_PVCn_ADDRm_OUTI2(m,n,val)    \
        out_dword(HWIO_PMIC_ARB_PVCn_ADDRm_ADDR(m,n),val)
#define HWIO_PMIC_ARB_PVCn_ADDRm_OUTMI2(m,n,mask,val) \
        out_dword_masked_ns(HWIO_PMIC_ARB_PVCn_ADDRm_ADDR(m,n),mask,val,HWIO_PMIC_ARB_PVCn_ADDRm_INI2(m,n))
#define HWIO_PMIC_ARB_PVCn_ADDRm_SID_BMSK                                0xf0000
#define HWIO_PMIC_ARB_PVCn_ADDRm_SID_SHFT                                   0x10
#define HWIO_PMIC_ARB_PVCn_ADDRm_ADDRESS_BMSK                             0xffff
#define HWIO_PMIC_ARB_PVCn_ADDRm_ADDRESS_SHFT                                0x0

#define HWIO_PMIC_ARB_REG_CHNLn_ADDR(n)                               (PMIC_ARB_CORE_REG_BASE      + 0x00000800 + 0x4 * (n))
#define HWIO_PMIC_ARB_REG_CHNLn_RMSK                                     0xfff00
#define HWIO_PMIC_ARB_REG_CHNLn_MAXn                                         255
#define HWIO_PMIC_ARB_REG_CHNLn_INI(n)        \
        in_dword_masked(HWIO_PMIC_ARB_REG_CHNLn_ADDR(n), HWIO_PMIC_ARB_REG_CHNLn_RMSK)
#define HWIO_PMIC_ARB_REG_CHNLn_INMI(n,mask)    \
        in_dword_masked(HWIO_PMIC_ARB_REG_CHNLn_ADDR(n), mask)
#define HWIO_PMIC_ARB_REG_CHNLn_OUTI(n,val)    \
        out_dword(HWIO_PMIC_ARB_REG_CHNLn_ADDR(n),val)
#define HWIO_PMIC_ARB_REG_CHNLn_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PMIC_ARB_REG_CHNLn_ADDR(n),mask,val,HWIO_PMIC_ARB_REG_CHNLn_INI(n))
#define HWIO_PMIC_ARB_REG_CHNLn_SID_BMSK                                 0xf0000
#define HWIO_PMIC_ARB_REG_CHNLn_SID_SHFT                                    0x10
#define HWIO_PMIC_ARB_REG_CHNLn_ADDRESS_BMSK                              0xff00
#define HWIO_PMIC_ARB_REG_CHNLn_ADDRESS_SHFT                                 0x8

/*----------------------------------------------------------------------------
 * MODULE: PMIC_ARB_CORE_REGISTERS
 *--------------------------------------------------------------------------*/

#define PMIC_ARB_CORE_REGISTERS_REG_BASE                  (PMIC_ARB_BASE      + 0x00400000)

#define HWIO_PMIC_ARBq_CHNLn_CMD_ADDR(n,q)                (PMIC_ARB_CORE_REGISTERS_REG_BASE      + 0x00000000 + 0x1000 * (q) + 0x8000 * (n))
#define HWIO_PMIC_ARBq_CHNLn_CMD_RMSK                     0xfc000ff7
#define HWIO_PMIC_ARBq_CHNLn_CMD_MAXn                            255
#define HWIO_PMIC_ARBq_CHNLn_CMD_MAXq                              5
#define HWIO_PMIC_ARBq_CHNLn_CMD_INI2(n,q)        \
        in_dword_masked(HWIO_PMIC_ARBq_CHNLn_CMD_ADDR(n,q), HWIO_PMIC_ARBq_CHNLn_CMD_RMSK)
#define HWIO_PMIC_ARBq_CHNLn_CMD_INMI2(n,q,mask)    \
        in_dword_masked(HWIO_PMIC_ARBq_CHNLn_CMD_ADDR(n,q), mask)
#define HWIO_PMIC_ARBq_CHNLn_CMD_OUTI2(n,q,val)    \
        out_dword(HWIO_PMIC_ARBq_CHNLn_CMD_ADDR(n,q),val)
#define HWIO_PMIC_ARBq_CHNLn_CMD_OUTMI2(n,q,mask,val) \
        out_dword_masked_ns(HWIO_PMIC_ARBq_CHNLn_CMD_ADDR(n,q),mask,val,HWIO_PMIC_ARBq_CHNLn_CMD_INI2(n,q))
#define HWIO_PMIC_ARBq_CHNLn_CMD_OPCODE_BMSK              0xf8000000
#define HWIO_PMIC_ARBq_CHNLn_CMD_OPCODE_SHFT                    0x1b
#define HWIO_PMIC_ARBq_CHNLn_CMD_PRIORITY_BMSK             0x4000000
#define HWIO_PMIC_ARBq_CHNLn_CMD_PRIORITY_SHFT                  0x1a
#define HWIO_PMIC_ARBq_CHNLn_CMD_ADDRESS_BMSK                  0xff0
#define HWIO_PMIC_ARBq_CHNLn_CMD_ADDRESS_SHFT                    0x4
#define HWIO_PMIC_ARBq_CHNLn_CMD_BYTE_CNT_BMSK                   0x7
#define HWIO_PMIC_ARBq_CHNLn_CMD_BYTE_CNT_SHFT                   0x0

#define HWIO_PMIC_ARBq_CHNLn_CONFIG_ADDR(n,q)             (PMIC_ARB_CORE_REGISTERS_REG_BASE      + 0x00000004 + 0x1000 * (q) + 0x8000 * (n))
#define HWIO_PMIC_ARBq_CHNLn_CONFIG_RMSK                         0x1
#define HWIO_PMIC_ARBq_CHNLn_CONFIG_MAXn                         255
#define HWIO_PMIC_ARBq_CHNLn_CONFIG_MAXq                           5
#define HWIO_PMIC_ARBq_CHNLn_CONFIG_INI2(n,q)        \
        in_dword_masked(HWIO_PMIC_ARBq_CHNLn_CONFIG_ADDR(n,q), HWIO_PMIC_ARBq_CHNLn_CONFIG_RMSK)
#define HWIO_PMIC_ARBq_CHNLn_CONFIG_INMI2(n,q,mask)    \
        in_dword_masked(HWIO_PMIC_ARBq_CHNLn_CONFIG_ADDR(n,q), mask)
#define HWIO_PMIC_ARBq_CHNLn_CONFIG_OUTI2(n,q,val)    \
        out_dword(HWIO_PMIC_ARBq_CHNLn_CONFIG_ADDR(n,q),val)
#define HWIO_PMIC_ARBq_CHNLn_CONFIG_OUTMI2(n,q,mask,val) \
        out_dword_masked_ns(HWIO_PMIC_ARBq_CHNLn_CONFIG_ADDR(n,q),mask,val,HWIO_PMIC_ARBq_CHNLn_CONFIG_INI2(n,q))
#define HWIO_PMIC_ARBq_CHNLn_CONFIG_IRQ_EN_BMSK                  0x1
#define HWIO_PMIC_ARBq_CHNLn_CONFIG_IRQ_EN_SHFT                  0x0

#define HWIO_PMIC_ARBq_CHNLn_STATUS_ADDR(n,q)             (PMIC_ARB_CORE_REGISTERS_REG_BASE      + 0x00000008 + 0x1000 * (q) + 0x8000 * (n))
#define HWIO_PMIC_ARBq_CHNLn_STATUS_RMSK                         0xf
#define HWIO_PMIC_ARBq_CHNLn_STATUS_MAXn                         255
#define HWIO_PMIC_ARBq_CHNLn_STATUS_MAXq                           5
#define HWIO_PMIC_ARBq_CHNLn_STATUS_INI2(n,q)        \
        in_dword_masked(HWIO_PMIC_ARBq_CHNLn_STATUS_ADDR(n,q), HWIO_PMIC_ARBq_CHNLn_STATUS_RMSK)
#define HWIO_PMIC_ARBq_CHNLn_STATUS_INMI2(n,q,mask)    \
        in_dword_masked(HWIO_PMIC_ARBq_CHNLn_STATUS_ADDR(n,q), mask)
#define HWIO_PMIC_ARBq_CHNLn_STATUS_DROPPED_BMSK                 0x8
#define HWIO_PMIC_ARBq_CHNLn_STATUS_DROPPED_SHFT                 0x3
#define HWIO_PMIC_ARBq_CHNLn_STATUS_DENIED_BMSK                  0x4
#define HWIO_PMIC_ARBq_CHNLn_STATUS_DENIED_SHFT                  0x2
#define HWIO_PMIC_ARBq_CHNLn_STATUS_FAILURE_BMSK                 0x2
#define HWIO_PMIC_ARBq_CHNLn_STATUS_FAILURE_SHFT                 0x1
#define HWIO_PMIC_ARBq_CHNLn_STATUS_DONE_BMSK                    0x1
#define HWIO_PMIC_ARBq_CHNLn_STATUS_DONE_SHFT                    0x0

#define HWIO_PMIC_ARBq_CHNLn_WDATA0_ADDR(n,q)             (PMIC_ARB_CORE_REGISTERS_REG_BASE      + 0x00000010 + 0x1000 * (q) + 0x8000 * (n))
#define HWIO_PMIC_ARBq_CHNLn_WDATA0_RMSK                  0xffffffff
#define HWIO_PMIC_ARBq_CHNLn_WDATA0_MAXn                         255
#define HWIO_PMIC_ARBq_CHNLn_WDATA0_MAXq                           5
#define HWIO_PMIC_ARBq_CHNLn_WDATA0_INI2(n,q)        \
        in_dword_masked(HWIO_PMIC_ARBq_CHNLn_WDATA0_ADDR(n,q), HWIO_PMIC_ARBq_CHNLn_WDATA0_RMSK)
#define HWIO_PMIC_ARBq_CHNLn_WDATA0_INMI2(n,q,mask)    \
        in_dword_masked(HWIO_PMIC_ARBq_CHNLn_WDATA0_ADDR(n,q), mask)
#define HWIO_PMIC_ARBq_CHNLn_WDATA0_OUTI2(n,q,val)    \
        out_dword(HWIO_PMIC_ARBq_CHNLn_WDATA0_ADDR(n,q),val)
#define HWIO_PMIC_ARBq_CHNLn_WDATA0_OUTMI2(n,q,mask,val) \
        out_dword_masked_ns(HWIO_PMIC_ARBq_CHNLn_WDATA0_ADDR(n,q),mask,val,HWIO_PMIC_ARBq_CHNLn_WDATA0_INI2(n,q))
#define HWIO_PMIC_ARBq_CHNLn_WDATA0_DATA_BMSK             0xffffffff
#define HWIO_PMIC_ARBq_CHNLn_WDATA0_DATA_SHFT                    0x0

#define HWIO_PMIC_ARBq_CHNLn_WDATA1_ADDR(n,q)             (PMIC_ARB_CORE_REGISTERS_REG_BASE      + 0x00000014 + 0x1000 * (q) + 0x8000 * (n))
#define HWIO_PMIC_ARBq_CHNLn_WDATA1_RMSK                  0xffffffff
#define HWIO_PMIC_ARBq_CHNLn_WDATA1_MAXn                         255
#define HWIO_PMIC_ARBq_CHNLn_WDATA1_MAXq                           5
#define HWIO_PMIC_ARBq_CHNLn_WDATA1_INI2(n,q)        \
        in_dword_masked(HWIO_PMIC_ARBq_CHNLn_WDATA1_ADDR(n,q), HWIO_PMIC_ARBq_CHNLn_WDATA1_RMSK)
#define HWIO_PMIC_ARBq_CHNLn_WDATA1_INMI2(n,q,mask)    \
        in_dword_masked(HWIO_PMIC_ARBq_CHNLn_WDATA1_ADDR(n,q), mask)
#define HWIO_PMIC_ARBq_CHNLn_WDATA1_OUTI2(n,q,val)    \
        out_dword(HWIO_PMIC_ARBq_CHNLn_WDATA1_ADDR(n,q),val)
#define HWIO_PMIC_ARBq_CHNLn_WDATA1_OUTMI2(n,q,mask,val) \
        out_dword_masked_ns(HWIO_PMIC_ARBq_CHNLn_WDATA1_ADDR(n,q),mask,val,HWIO_PMIC_ARBq_CHNLn_WDATA1_INI2(n,q))
#define HWIO_PMIC_ARBq_CHNLn_WDATA1_DATA_BMSK             0xffffffff
#define HWIO_PMIC_ARBq_CHNLn_WDATA1_DATA_SHFT                    0x0

#define HWIO_PMIC_ARBq_CHNLn_RDATA0_ADDR(n,q)             (PMIC_ARB_CORE_REGISTERS_REG_BASE      + 0x00000018 + 0x1000 * (q) + 0x8000 * (n))
#define HWIO_PMIC_ARBq_CHNLn_RDATA0_RMSK                  0xffffffff
#define HWIO_PMIC_ARBq_CHNLn_RDATA0_MAXn                         255
#define HWIO_PMIC_ARBq_CHNLn_RDATA0_MAXq                           5
#define HWIO_PMIC_ARBq_CHNLn_RDATA0_INI2(n,q)        \
        in_dword_masked(HWIO_PMIC_ARBq_CHNLn_RDATA0_ADDR(n,q), HWIO_PMIC_ARBq_CHNLn_RDATA0_RMSK)
#define HWIO_PMIC_ARBq_CHNLn_RDATA0_INMI2(n,q,mask)    \
        in_dword_masked(HWIO_PMIC_ARBq_CHNLn_RDATA0_ADDR(n,q), mask)
#define HWIO_PMIC_ARBq_CHNLn_RDATA0_DATA_BMSK             0xffffffff
#define HWIO_PMIC_ARBq_CHNLn_RDATA0_DATA_SHFT                    0x0

#define HWIO_PMIC_ARBq_CHNLn_RDATA1_ADDR(n,q)             (PMIC_ARB_CORE_REGISTERS_REG_BASE      + 0x0000001c + 0x1000 * (q) + 0x8000 * (n))
#define HWIO_PMIC_ARBq_CHNLn_RDATA1_RMSK                  0xffffffff
#define HWIO_PMIC_ARBq_CHNLn_RDATA1_MAXn                         255
#define HWIO_PMIC_ARBq_CHNLn_RDATA1_MAXq                           5
#define HWIO_PMIC_ARBq_CHNLn_RDATA1_INI2(n,q)        \
        in_dword_masked(HWIO_PMIC_ARBq_CHNLn_RDATA1_ADDR(n,q), HWIO_PMIC_ARBq_CHNLn_RDATA1_RMSK)
#define HWIO_PMIC_ARBq_CHNLn_RDATA1_INMI2(n,q,mask)    \
        in_dword_masked(HWIO_PMIC_ARBq_CHNLn_RDATA1_ADDR(n,q), mask)
#define HWIO_PMIC_ARBq_CHNLn_RDATA1_DATA_BMSK             0xffffffff
#define HWIO_PMIC_ARBq_CHNLn_RDATA1_DATA_SHFT                    0x0

#define HWIO_PMIC_ARBq_CHNLn_RDATA2_ADDR(n,q)             (PMIC_ARB_CORE_REGISTERS_REG_BASE      + 0x00000020 + 0x1000 * (q) + 0x8000 * (n))
#define HWIO_PMIC_ARBq_CHNLn_RDATA2_RMSK                      0xffff
#define HWIO_PMIC_ARBq_CHNLn_RDATA2_MAXn                         255
#define HWIO_PMIC_ARBq_CHNLn_RDATA2_MAXq                           5
#define HWIO_PMIC_ARBq_CHNLn_RDATA2_INI2(n,q)        \
        in_dword_masked(HWIO_PMIC_ARBq_CHNLn_RDATA2_ADDR(n,q), HWIO_PMIC_ARBq_CHNLn_RDATA2_RMSK)
#define HWIO_PMIC_ARBq_CHNLn_RDATA2_INMI2(n,q,mask)    \
        in_dword_masked(HWIO_PMIC_ARBq_CHNLn_RDATA2_ADDR(n,q), mask)
#define HWIO_PMIC_ARBq_CHNLn_RDATA2_DATA_BMSK                 0xffff
#define HWIO_PMIC_ARBq_CHNLn_RDATA2_DATA_SHFT                    0x0

/*----------------------------------------------------------------------------
 * MODULE: PMIC_ARB_CORE_REGISTERS_OBS
 *--------------------------------------------------------------------------*/

#define PMIC_ARB_CORE_REGISTERS_OBS_REG_BASE                  (PMIC_ARB_BASE      + 0x00c00000)

#define HWIO_PMIC_ARB_OBSq_CHNLn_CMD_ADDR(n,q)                (PMIC_ARB_CORE_REGISTERS_OBS_REG_BASE      + 0x00000000 + 0x1000 * (q) + 0x8000 * (n))
#define HWIO_PMIC_ARB_OBSq_CHNLn_CMD_RMSK                     0xfc000ff7
#define HWIO_PMIC_ARB_OBSq_CHNLn_CMD_MAXn                            255
#define HWIO_PMIC_ARB_OBSq_CHNLn_CMD_MAXq                              5
#define HWIO_PMIC_ARB_OBSq_CHNLn_CMD_INI2(n,q)        \
        in_dword_masked(HWIO_PMIC_ARB_OBSq_CHNLn_CMD_ADDR(n,q), HWIO_PMIC_ARB_OBSq_CHNLn_CMD_RMSK)
#define HWIO_PMIC_ARB_OBSq_CHNLn_CMD_INMI2(n,q,mask)    \
        in_dword_masked(HWIO_PMIC_ARB_OBSq_CHNLn_CMD_ADDR(n,q), mask)
#define HWIO_PMIC_ARB_OBSq_CHNLn_CMD_OUTI2(n,q,val)    \
        out_dword(HWIO_PMIC_ARB_OBSq_CHNLn_CMD_ADDR(n,q),val)
#define HWIO_PMIC_ARB_OBSq_CHNLn_CMD_OUTMI2(n,q,mask,val) \
        out_dword_masked_ns(HWIO_PMIC_ARB_OBSq_CHNLn_CMD_ADDR(n,q),mask,val,HWIO_PMIC_ARB_OBSq_CHNLn_CMD_INI2(n,q))
#define HWIO_PMIC_ARB_OBSq_CHNLn_CMD_OPCODE_BMSK              0xf8000000
#define HWIO_PMIC_ARB_OBSq_CHNLn_CMD_OPCODE_SHFT                    0x1b
#define HWIO_PMIC_ARB_OBSq_CHNLn_CMD_PRIORITY_BMSK             0x4000000
#define HWIO_PMIC_ARB_OBSq_CHNLn_CMD_PRIORITY_SHFT                  0x1a
#define HWIO_PMIC_ARB_OBSq_CHNLn_CMD_ADDRESS_BMSK                  0xff0
#define HWIO_PMIC_ARB_OBSq_CHNLn_CMD_ADDRESS_SHFT                    0x4
#define HWIO_PMIC_ARB_OBSq_CHNLn_CMD_BYTE_CNT_BMSK                   0x7
#define HWIO_PMIC_ARB_OBSq_CHNLn_CMD_BYTE_CNT_SHFT                   0x0

#define HWIO_PMIC_ARB_OBSq_CHNLn_CONFIG_ADDR(n,q)             (PMIC_ARB_CORE_REGISTERS_OBS_REG_BASE      + 0x00000004 + 0x1000 * (q) + 0x8000 * (n))
#define HWIO_PMIC_ARB_OBSq_CHNLn_CONFIG_RMSK                         0x1
#define HWIO_PMIC_ARB_OBSq_CHNLn_CONFIG_MAXn                         255
#define HWIO_PMIC_ARB_OBSq_CHNLn_CONFIG_MAXq                           5
#define HWIO_PMIC_ARB_OBSq_CHNLn_CONFIG_INI2(n,q)        \
        in_dword_masked(HWIO_PMIC_ARB_OBSq_CHNLn_CONFIG_ADDR(n,q), HWIO_PMIC_ARB_OBSq_CHNLn_CONFIG_RMSK)
#define HWIO_PMIC_ARB_OBSq_CHNLn_CONFIG_INMI2(n,q,mask)    \
        in_dword_masked(HWIO_PMIC_ARB_OBSq_CHNLn_CONFIG_ADDR(n,q), mask)
#define HWIO_PMIC_ARB_OBSq_CHNLn_CONFIG_OUTI2(n,q,val)    \
        out_dword(HWIO_PMIC_ARB_OBSq_CHNLn_CONFIG_ADDR(n,q),val)
#define HWIO_PMIC_ARB_OBSq_CHNLn_CONFIG_OUTMI2(n,q,mask,val) \
        out_dword_masked_ns(HWIO_PMIC_ARB_OBSq_CHNLn_CONFIG_ADDR(n,q),mask,val,HWIO_PMIC_ARB_OBSq_CHNLn_CONFIG_INI2(n,q))
#define HWIO_PMIC_ARB_OBSq_CHNLn_CONFIG_IRQ_EN_BMSK                  0x1
#define HWIO_PMIC_ARB_OBSq_CHNLn_CONFIG_IRQ_EN_SHFT                  0x0

#define HWIO_PMIC_ARB_OBSq_CHNLn_STATUS_ADDR(n,q)             (PMIC_ARB_CORE_REGISTERS_OBS_REG_BASE      + 0x00000008 + 0x1000 * (q) + 0x8000 * (n))
#define HWIO_PMIC_ARB_OBSq_CHNLn_STATUS_RMSK                         0xf
#define HWIO_PMIC_ARB_OBSq_CHNLn_STATUS_MAXn                         255
#define HWIO_PMIC_ARB_OBSq_CHNLn_STATUS_MAXq                           5
#define HWIO_PMIC_ARB_OBSq_CHNLn_STATUS_INI2(n,q)        \
        in_dword_masked(HWIO_PMIC_ARB_OBSq_CHNLn_STATUS_ADDR(n,q), HWIO_PMIC_ARB_OBSq_CHNLn_STATUS_RMSK)
#define HWIO_PMIC_ARB_OBSq_CHNLn_STATUS_INMI2(n,q,mask)    \
        in_dword_masked(HWIO_PMIC_ARB_OBSq_CHNLn_STATUS_ADDR(n,q), mask)
#define HWIO_PMIC_ARB_OBSq_CHNLn_STATUS_DROPPED_BMSK                 0x8
#define HWIO_PMIC_ARB_OBSq_CHNLn_STATUS_DROPPED_SHFT                 0x3
#define HWIO_PMIC_ARB_OBSq_CHNLn_STATUS_DENIED_BMSK                  0x4
#define HWIO_PMIC_ARB_OBSq_CHNLn_STATUS_DENIED_SHFT                  0x2
#define HWIO_PMIC_ARB_OBSq_CHNLn_STATUS_FAILURE_BMSK                 0x2
#define HWIO_PMIC_ARB_OBSq_CHNLn_STATUS_FAILURE_SHFT                 0x1
#define HWIO_PMIC_ARB_OBSq_CHNLn_STATUS_DONE_BMSK                    0x1
#define HWIO_PMIC_ARB_OBSq_CHNLn_STATUS_DONE_SHFT                    0x0

#define HWIO_PMIC_ARB_OBSq_CHNLn_RDATA0_ADDR(n,q)             (PMIC_ARB_CORE_REGISTERS_OBS_REG_BASE      + 0x00000018 + 0x1000 * (q) + 0x8000 * (n))
#define HWIO_PMIC_ARB_OBSq_CHNLn_RDATA0_RMSK                  0xffffffff
#define HWIO_PMIC_ARB_OBSq_CHNLn_RDATA0_MAXn                         255
#define HWIO_PMIC_ARB_OBSq_CHNLn_RDATA0_MAXq                           5
#define HWIO_PMIC_ARB_OBSq_CHNLn_RDATA0_INI2(n,q)        \
        in_dword_masked(HWIO_PMIC_ARB_OBSq_CHNLn_RDATA0_ADDR(n,q), HWIO_PMIC_ARB_OBSq_CHNLn_RDATA0_RMSK)
#define HWIO_PMIC_ARB_OBSq_CHNLn_RDATA0_INMI2(n,q,mask)    \
        in_dword_masked(HWIO_PMIC_ARB_OBSq_CHNLn_RDATA0_ADDR(n,q), mask)
#define HWIO_PMIC_ARB_OBSq_CHNLn_RDATA0_DATA_BMSK             0xffffffff
#define HWIO_PMIC_ARB_OBSq_CHNLn_RDATA0_DATA_SHFT                    0x0

#define HWIO_PMIC_ARB_OBSq_CHNLn_RDATA1_ADDR(n,q)             (PMIC_ARB_CORE_REGISTERS_OBS_REG_BASE      + 0x0000001c + 0x1000 * (q) + 0x8000 * (n))
#define HWIO_PMIC_ARB_OBSq_CHNLn_RDATA1_RMSK                  0xffffffff
#define HWIO_PMIC_ARB_OBSq_CHNLn_RDATA1_MAXn                         255
#define HWIO_PMIC_ARB_OBSq_CHNLn_RDATA1_MAXq                           5
#define HWIO_PMIC_ARB_OBSq_CHNLn_RDATA1_INI2(n,q)        \
        in_dword_masked(HWIO_PMIC_ARB_OBSq_CHNLn_RDATA1_ADDR(n,q), HWIO_PMIC_ARB_OBSq_CHNLn_RDATA1_RMSK)
#define HWIO_PMIC_ARB_OBSq_CHNLn_RDATA1_INMI2(n,q,mask)    \
        in_dword_masked(HWIO_PMIC_ARB_OBSq_CHNLn_RDATA1_ADDR(n,q), mask)
#define HWIO_PMIC_ARB_OBSq_CHNLn_RDATA1_DATA_BMSK             0xffffffff
#define HWIO_PMIC_ARB_OBSq_CHNLn_RDATA1_DATA_SHFT                    0x0

/*----------------------------------------------------------------------------
 * MODULE: SPMI_GENI_CFG
 *--------------------------------------------------------------------------*/

#define SPMI_GENI_CFG_REG_BASE                                             (PMIC_ARB_BASE      + 0x0000a000)

#define HWIO_SPMI_GENI_CLK_CTRL_ADDR                                       (SPMI_GENI_CFG_REG_BASE      + 0x00000000)
#define HWIO_SPMI_GENI_CLK_CTRL_RMSK                                              0x1
#define HWIO_SPMI_GENI_CLK_CTRL_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CLK_CTRL_ADDR, HWIO_SPMI_GENI_CLK_CTRL_RMSK)
#define HWIO_SPMI_GENI_CLK_CTRL_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CLK_CTRL_ADDR, m)
#define HWIO_SPMI_GENI_CLK_CTRL_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CLK_CTRL_ADDR,v)
#define HWIO_SPMI_GENI_CLK_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CLK_CTRL_ADDR,m,v,HWIO_SPMI_GENI_CLK_CTRL_IN)
#define HWIO_SPMI_GENI_CLK_CTRL_SER_CLK_SEL_BMSK                                  0x1
#define HWIO_SPMI_GENI_CLK_CTRL_SER_CLK_SEL_SHFT                                  0x0

#define HWIO_SPMI_GENI_HW_VERSION_ADDR                                     (SPMI_GENI_CFG_REG_BASE      + 0x00000004)
#define HWIO_SPMI_GENI_HW_VERSION_RMSK                                     0xffffffff
#define HWIO_SPMI_GENI_HW_VERSION_IN          \
        in_dword_masked(HWIO_SPMI_GENI_HW_VERSION_ADDR, HWIO_SPMI_GENI_HW_VERSION_RMSK)
#define HWIO_SPMI_GENI_HW_VERSION_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_HW_VERSION_ADDR, m)
#define HWIO_SPMI_GENI_HW_VERSION_MAJOR_BMSK                               0xf0000000
#define HWIO_SPMI_GENI_HW_VERSION_MAJOR_SHFT                                     0x1c
#define HWIO_SPMI_GENI_HW_VERSION_MINOR_BMSK                                0xfff0000
#define HWIO_SPMI_GENI_HW_VERSION_MINOR_SHFT                                     0x10
#define HWIO_SPMI_GENI_HW_VERSION_STEP_BMSK                                    0xffff
#define HWIO_SPMI_GENI_HW_VERSION_STEP_SHFT                                       0x0

#define HWIO_SPMI_GENI_FW_REVISION_ADDR                                    (SPMI_GENI_CFG_REG_BASE      + 0x00000008)
#define HWIO_SPMI_GENI_FW_REVISION_RMSK                                        0xffff
#define HWIO_SPMI_GENI_FW_REVISION_IN          \
        in_dword_masked(HWIO_SPMI_GENI_FW_REVISION_ADDR, HWIO_SPMI_GENI_FW_REVISION_RMSK)
#define HWIO_SPMI_GENI_FW_REVISION_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_FW_REVISION_ADDR, m)
#define HWIO_SPMI_GENI_FW_REVISION_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_FW_REVISION_ADDR,v)
#define HWIO_SPMI_GENI_FW_REVISION_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_FW_REVISION_ADDR,m,v,HWIO_SPMI_GENI_FW_REVISION_IN)
#define HWIO_SPMI_GENI_FW_REVISION_PROTOCOL_BMSK                               0xffc0
#define HWIO_SPMI_GENI_FW_REVISION_PROTOCOL_SHFT                                  0x6
#define HWIO_SPMI_GENI_FW_REVISION_VERSION_BMSK                                  0x3f
#define HWIO_SPMI_GENI_FW_REVISION_VERSION_SHFT                                   0x0

#define HWIO_SPMI_GENI_S_FW_REVISION_ADDR                                  (SPMI_GENI_CFG_REG_BASE      + 0x0000000c)
#define HWIO_SPMI_GENI_S_FW_REVISION_RMSK                                      0xffff
#define HWIO_SPMI_GENI_S_FW_REVISION_IN          \
        in_dword_masked(HWIO_SPMI_GENI_S_FW_REVISION_ADDR, HWIO_SPMI_GENI_S_FW_REVISION_RMSK)
#define HWIO_SPMI_GENI_S_FW_REVISION_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_S_FW_REVISION_ADDR, m)
#define HWIO_SPMI_GENI_S_FW_REVISION_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_S_FW_REVISION_ADDR,v)
#define HWIO_SPMI_GENI_S_FW_REVISION_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_S_FW_REVISION_ADDR,m,v,HWIO_SPMI_GENI_S_FW_REVISION_IN)
#define HWIO_SPMI_GENI_S_FW_REVISION_PROTOCOL_BMSK                             0xffc0
#define HWIO_SPMI_GENI_S_FW_REVISION_PROTOCOL_SHFT                                0x6
#define HWIO_SPMI_GENI_S_FW_REVISION_VERSION_BMSK                                0x3f
#define HWIO_SPMI_GENI_S_FW_REVISION_VERSION_SHFT                                 0x0

#define HWIO_SPMI_GENI_FORCE_DEFAULT_REG_ADDR                              (SPMI_GENI_CFG_REG_BASE      + 0x00000010)
#define HWIO_SPMI_GENI_FORCE_DEFAULT_REG_RMSK                                     0x1
#define HWIO_SPMI_GENI_FORCE_DEFAULT_REG_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_FORCE_DEFAULT_REG_ADDR,v)
#define HWIO_SPMI_GENI_FORCE_DEFAULT_REG_FORCE_DEFAULT_BMSK                       0x1
#define HWIO_SPMI_GENI_FORCE_DEFAULT_REG_FORCE_DEFAULT_SHFT                       0x0

#define HWIO_SPMI_GENI_OUTPUT_CTRL_ADDR                                    (SPMI_GENI_CFG_REG_BASE      + 0x00000014)
#define HWIO_SPMI_GENI_OUTPUT_CTRL_RMSK                                           0x7
#define HWIO_SPMI_GENI_OUTPUT_CTRL_IN          \
        in_dword_masked(HWIO_SPMI_GENI_OUTPUT_CTRL_ADDR, HWIO_SPMI_GENI_OUTPUT_CTRL_RMSK)
#define HWIO_SPMI_GENI_OUTPUT_CTRL_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_OUTPUT_CTRL_ADDR, m)
#define HWIO_SPMI_GENI_OUTPUT_CTRL_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_OUTPUT_CTRL_ADDR,v)
#define HWIO_SPMI_GENI_OUTPUT_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_OUTPUT_CTRL_ADDR,m,v,HWIO_SPMI_GENI_OUTPUT_CTRL_IN)
#define HWIO_SPMI_GENI_OUTPUT_CTRL_SOE2_EN_BMSK                                   0x4
#define HWIO_SPMI_GENI_OUTPUT_CTRL_SOE2_EN_SHFT                                   0x2
#define HWIO_SPMI_GENI_OUTPUT_CTRL_SOE1_EN_BMSK                                   0x2
#define HWIO_SPMI_GENI_OUTPUT_CTRL_SOE1_EN_SHFT                                   0x1
#define HWIO_SPMI_GENI_OUTPUT_CTRL_SOE0_EN_BMSK                                   0x1
#define HWIO_SPMI_GENI_OUTPUT_CTRL_SOE0_EN_SHFT                                   0x0

#define HWIO_SPMI_GENI_CGC_CTRL_ADDR                                       (SPMI_GENI_CFG_REG_BASE      + 0x00000018)
#define HWIO_SPMI_GENI_CGC_CTRL_RMSK                                            0x37f
#define HWIO_SPMI_GENI_CGC_CTRL_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CGC_CTRL_ADDR, HWIO_SPMI_GENI_CGC_CTRL_RMSK)
#define HWIO_SPMI_GENI_CGC_CTRL_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CGC_CTRL_ADDR, m)
#define HWIO_SPMI_GENI_CGC_CTRL_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CGC_CTRL_ADDR,v)
#define HWIO_SPMI_GENI_CGC_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CGC_CTRL_ADDR,m,v,HWIO_SPMI_GENI_CGC_CTRL_IN)
#define HWIO_SPMI_GENI_CGC_CTRL_PROG_RAM_SCLK_OFF_BMSK                          0x200
#define HWIO_SPMI_GENI_CGC_CTRL_PROG_RAM_SCLK_OFF_SHFT                            0x9
#define HWIO_SPMI_GENI_CGC_CTRL_PROG_RAM_HCLK_OFF_BMSK                          0x100
#define HWIO_SPMI_GENI_CGC_CTRL_PROG_RAM_HCLK_OFF_SHFT                            0x8
#define HWIO_SPMI_GENI_CGC_CTRL_EXT_CLK_CGC_ON_BMSK                              0x40
#define HWIO_SPMI_GENI_CGC_CTRL_EXT_CLK_CGC_ON_SHFT                               0x6
#define HWIO_SPMI_GENI_CGC_CTRL_RX_CLK_CGC_ON_BMSK                               0x20
#define HWIO_SPMI_GENI_CGC_CTRL_RX_CLK_CGC_ON_SHFT                                0x5
#define HWIO_SPMI_GENI_CGC_CTRL_TX_CLK_CGC_ON_BMSK                               0x10
#define HWIO_SPMI_GENI_CGC_CTRL_TX_CLK_CGC_ON_SHFT                                0x4
#define HWIO_SPMI_GENI_CGC_CTRL_SCLK_CGC_ON_BMSK                                  0x8
#define HWIO_SPMI_GENI_CGC_CTRL_SCLK_CGC_ON_SHFT                                  0x3
#define HWIO_SPMI_GENI_CGC_CTRL_DATA_AHB_CLK_CGC_ON_BMSK                          0x4
#define HWIO_SPMI_GENI_CGC_CTRL_DATA_AHB_CLK_CGC_ON_SHFT                          0x2
#define HWIO_SPMI_GENI_CGC_CTRL_CFG_AHB_WR_CLK_CGC_ON_BMSK                        0x2
#define HWIO_SPMI_GENI_CGC_CTRL_CFG_AHB_WR_CLK_CGC_ON_SHFT                        0x1
#define HWIO_SPMI_GENI_CGC_CTRL_CFG_AHB_CLK_CGC_ON_BMSK                           0x1
#define HWIO_SPMI_GENI_CGC_CTRL_CFG_AHB_CLK_CGC_ON_SHFT                           0x0

#define HWIO_SPMI_GENI_CHAR_CFG_ADDR                                       (SPMI_GENI_CFG_REG_BASE      + 0x0000001c)
#define HWIO_SPMI_GENI_CHAR_CFG_RMSK                                          0xfff11
#define HWIO_SPMI_GENI_CHAR_CFG_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CHAR_CFG_ADDR, HWIO_SPMI_GENI_CHAR_CFG_RMSK)
#define HWIO_SPMI_GENI_CHAR_CFG_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CHAR_CFG_ADDR, m)
#define HWIO_SPMI_GENI_CHAR_CFG_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CHAR_CFG_ADDR,v)
#define HWIO_SPMI_GENI_CHAR_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CHAR_CFG_ADDR,m,v,HWIO_SPMI_GENI_CHAR_CFG_IN)
#define HWIO_SPMI_GENI_CHAR_CFG_CHAR_MODE_BMSK                                0xff000
#define HWIO_SPMI_GENI_CHAR_CFG_CHAR_MODE_SHFT                                    0xc
#define HWIO_SPMI_GENI_CHAR_CFG_CHAR_STATUS_BMSK                                0xf00
#define HWIO_SPMI_GENI_CHAR_CFG_CHAR_STATUS_SHFT                                  0x8
#define HWIO_SPMI_GENI_CHAR_CFG_DIRECTION_BMSK                                   0x10
#define HWIO_SPMI_GENI_CHAR_CFG_DIRECTION_SHFT                                    0x4
#define HWIO_SPMI_GENI_CHAR_CFG_ENABLE_BMSK                                       0x1
#define HWIO_SPMI_GENI_CHAR_CFG_ENABLE_SHFT                                       0x0

#define HWIO_SPMI_GENI_CHAR_DATA_n_ADDR(n)                                 (SPMI_GENI_CFG_REG_BASE      + 0x00000020 + 0x4 * (n))
#define HWIO_SPMI_GENI_CHAR_DATA_n_RMSK                                        0xffff
#define HWIO_SPMI_GENI_CHAR_DATA_n_MAXn                                             1
#define HWIO_SPMI_GENI_CHAR_DATA_n_INI(n)        \
        in_dword_masked(HWIO_SPMI_GENI_CHAR_DATA_n_ADDR(n), HWIO_SPMI_GENI_CHAR_DATA_n_RMSK)
#define HWIO_SPMI_GENI_CHAR_DATA_n_INMI(n,mask)    \
        in_dword_masked(HWIO_SPMI_GENI_CHAR_DATA_n_ADDR(n), mask)
#define HWIO_SPMI_GENI_CHAR_DATA_n_OUTI(n,val)    \
        out_dword(HWIO_SPMI_GENI_CHAR_DATA_n_ADDR(n),val)
#define HWIO_SPMI_GENI_CHAR_DATA_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CHAR_DATA_n_ADDR(n),mask,val,HWIO_SPMI_GENI_CHAR_DATA_n_INI(n))
#define HWIO_SPMI_GENI_CHAR_DATA_n_DIN_ACTUAL_BMSK                             0xff00
#define HWIO_SPMI_GENI_CHAR_DATA_n_DIN_ACTUAL_SHFT                                0x8
#define HWIO_SPMI_GENI_CHAR_DATA_n_DOUT_DATA_DIN_EXP_BMSK                        0xff
#define HWIO_SPMI_GENI_CHAR_DATA_n_DOUT_DATA_DIN_EXP_SHFT                         0x0

#define HWIO_SPMI_GENI_CTRL_ADDR                                           (SPMI_GENI_CFG_REG_BASE      + 0x00000028)
#define HWIO_SPMI_GENI_CTRL_RMSK                                                  0x3
#define HWIO_SPMI_GENI_CTRL_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CTRL_ADDR, HWIO_SPMI_GENI_CTRL_RMSK)
#define HWIO_SPMI_GENI_CTRL_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CTRL_ADDR, m)
#define HWIO_SPMI_GENI_CTRL_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CTRL_ADDR,v)
#define HWIO_SPMI_GENI_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CTRL_ADDR,m,v,HWIO_SPMI_GENI_CTRL_IN)
#define HWIO_SPMI_GENI_CTRL_S_GENI_DISABLE_BMSK                                   0x2
#define HWIO_SPMI_GENI_CTRL_S_GENI_DISABLE_SHFT                                   0x1
#define HWIO_SPMI_GENI_CTRL_M_GENI_DISABLE_BMSK                                   0x1
#define HWIO_SPMI_GENI_CTRL_M_GENI_DISABLE_SHFT                                   0x0

#define HWIO_SPMI_GENI_STATUS_ADDR                                         (SPMI_GENI_CFG_REG_BASE      + 0x0000002c)
#define HWIO_SPMI_GENI_STATUS_RMSK                                           0x1fffff
#define HWIO_SPMI_GENI_STATUS_IN          \
        in_dword_masked(HWIO_SPMI_GENI_STATUS_ADDR, HWIO_SPMI_GENI_STATUS_RMSK)
#define HWIO_SPMI_GENI_STATUS_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_STATUS_ADDR, m)
#define HWIO_SPMI_GENI_STATUS_S_GENI_CMD_FSM_STATE_BMSK                      0x1f0000
#define HWIO_SPMI_GENI_STATUS_S_GENI_CMD_FSM_STATE_SHFT                          0x10
#define HWIO_SPMI_GENI_STATUS_NOT_USED_BITS_3_BMSK                             0xe000
#define HWIO_SPMI_GENI_STATUS_NOT_USED_BITS_3_SHFT                                0xd
#define HWIO_SPMI_GENI_STATUS_S_GENI_CMD_ACTIVE_BMSK                           0x1000
#define HWIO_SPMI_GENI_STATUS_S_GENI_CMD_ACTIVE_SHFT                              0xc
#define HWIO_SPMI_GENI_STATUS_NOT_USED_BITS_2_BMSK                              0xe00
#define HWIO_SPMI_GENI_STATUS_NOT_USED_BITS_2_SHFT                                0x9
#define HWIO_SPMI_GENI_STATUS_M_GENI_CMD_FSM_STATE_BMSK                         0x1f0
#define HWIO_SPMI_GENI_STATUS_M_GENI_CMD_FSM_STATE_SHFT                           0x4
#define HWIO_SPMI_GENI_STATUS_NOT_USED_BITS_1_BMSK                                0xe
#define HWIO_SPMI_GENI_STATUS_NOT_USED_BITS_1_SHFT                                0x1
#define HWIO_SPMI_GENI_STATUS_M_GENI_CMD_ACTIVE_BMSK                              0x1
#define HWIO_SPMI_GENI_STATUS_M_GENI_CMD_ACTIVE_SHFT                              0x0

#define HWIO_SPMI_GENI_TEST_BUS_CTRL_ADDR                                  (SPMI_GENI_CFG_REG_BASE      + 0x00000030)
#define HWIO_SPMI_GENI_TEST_BUS_CTRL_RMSK                                        0x1f
#define HWIO_SPMI_GENI_TEST_BUS_CTRL_IN          \
        in_dword_masked(HWIO_SPMI_GENI_TEST_BUS_CTRL_ADDR, HWIO_SPMI_GENI_TEST_BUS_CTRL_RMSK)
#define HWIO_SPMI_GENI_TEST_BUS_CTRL_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_TEST_BUS_CTRL_ADDR, m)
#define HWIO_SPMI_GENI_TEST_BUS_CTRL_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_TEST_BUS_CTRL_ADDR,v)
#define HWIO_SPMI_GENI_TEST_BUS_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_TEST_BUS_CTRL_ADDR,m,v,HWIO_SPMI_GENI_TEST_BUS_CTRL_IN)
#define HWIO_SPMI_GENI_TEST_BUS_CTRL_TEST_BUS_SEL_BMSK                           0x1f
#define HWIO_SPMI_GENI_TEST_BUS_CTRL_TEST_BUS_SEL_SHFT                            0x0

#define HWIO_SPMI_GENI_SER_CLK_CFG_ADDR                                    (SPMI_GENI_CFG_REG_BASE      + 0x00000034)
#define HWIO_SPMI_GENI_SER_CLK_CFG_RMSK                                     0x3ffffff
#define HWIO_SPMI_GENI_SER_CLK_CFG_IN          \
        in_dword_masked(HWIO_SPMI_GENI_SER_CLK_CFG_ADDR, HWIO_SPMI_GENI_SER_CLK_CFG_RMSK)
#define HWIO_SPMI_GENI_SER_CLK_CFG_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_SER_CLK_CFG_ADDR, m)
#define HWIO_SPMI_GENI_SER_CLK_CFG_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_SER_CLK_CFG_ADDR,v)
#define HWIO_SPMI_GENI_SER_CLK_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_SER_CLK_CFG_ADDR,m,v,HWIO_SPMI_GENI_SER_CLK_CFG_IN)
#define HWIO_SPMI_GENI_SER_CLK_CFG_TX_CLK_DIV_VALUE_BMSK                    0x3ffc000
#define HWIO_SPMI_GENI_SER_CLK_CFG_TX_CLK_DIV_VALUE_SHFT                          0xe
#define HWIO_SPMI_GENI_SER_CLK_CFG_RX_CLK_DIV_VALUE_BMSK                       0x3ffc
#define HWIO_SPMI_GENI_SER_CLK_CFG_RX_CLK_DIV_VALUE_SHFT                          0x2
#define HWIO_SPMI_GENI_SER_CLK_CFG_TX_SER_CLK_EN_BMSK                             0x2
#define HWIO_SPMI_GENI_SER_CLK_CFG_TX_SER_CLK_EN_SHFT                             0x1
#define HWIO_SPMI_GENI_SER_CLK_CFG_RX_SER_CLK_EN_BMSK                             0x1
#define HWIO_SPMI_GENI_SER_CLK_CFG_RX_SER_CLK_EN_SHFT                             0x0

#define HWIO_SPMI_GENI_TX_WATERMARK_REG_ADDR                               (SPMI_GENI_CFG_REG_BASE      + 0x00000038)
#define HWIO_SPMI_GENI_TX_WATERMARK_REG_RMSK                                      0xf
#define HWIO_SPMI_GENI_TX_WATERMARK_REG_IN          \
        in_dword_masked(HWIO_SPMI_GENI_TX_WATERMARK_REG_ADDR, HWIO_SPMI_GENI_TX_WATERMARK_REG_RMSK)
#define HWIO_SPMI_GENI_TX_WATERMARK_REG_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_TX_WATERMARK_REG_ADDR, m)
#define HWIO_SPMI_GENI_TX_WATERMARK_REG_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_TX_WATERMARK_REG_ADDR,v)
#define HWIO_SPMI_GENI_TX_WATERMARK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_TX_WATERMARK_REG_ADDR,m,v,HWIO_SPMI_GENI_TX_WATERMARK_REG_IN)
#define HWIO_SPMI_GENI_TX_WATERMARK_REG_TX_WATERMARK_BMSK                         0xf
#define HWIO_SPMI_GENI_TX_WATERMARK_REG_TX_WATERMARK_SHFT                         0x0

#define HWIO_SPMI_GENI_RX_WATERMARK_REG_ADDR                               (SPMI_GENI_CFG_REG_BASE      + 0x0000003c)
#define HWIO_SPMI_GENI_RX_WATERMARK_REG_RMSK                                      0xf
#define HWIO_SPMI_GENI_RX_WATERMARK_REG_IN          \
        in_dword_masked(HWIO_SPMI_GENI_RX_WATERMARK_REG_ADDR, HWIO_SPMI_GENI_RX_WATERMARK_REG_RMSK)
#define HWIO_SPMI_GENI_RX_WATERMARK_REG_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_RX_WATERMARK_REG_ADDR, m)
#define HWIO_SPMI_GENI_RX_WATERMARK_REG_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_RX_WATERMARK_REG_ADDR,v)
#define HWIO_SPMI_GENI_RX_WATERMARK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_RX_WATERMARK_REG_ADDR,m,v,HWIO_SPMI_GENI_RX_WATERMARK_REG_IN)
#define HWIO_SPMI_GENI_RX_WATERMARK_REG_RX_WATERMARK_BMSK                         0xf
#define HWIO_SPMI_GENI_RX_WATERMARK_REG_RX_WATERMARK_SHFT                         0x0

#define HWIO_SPMI_GENI_STOP_REG_ADDR                                       (SPMI_GENI_CFG_REG_BASE      + 0x00000040)
#define HWIO_SPMI_GENI_STOP_REG_RMSK                                              0x3
#define HWIO_SPMI_GENI_STOP_REG_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_STOP_REG_ADDR,v)
#define HWIO_SPMI_GENI_STOP_REG_S_GENI_STOP_BMSK                                  0x2
#define HWIO_SPMI_GENI_STOP_REG_S_GENI_STOP_SHFT                                  0x1
#define HWIO_SPMI_GENI_STOP_REG_M_GENI_STOP_BMSK                                  0x1
#define HWIO_SPMI_GENI_STOP_REG_M_GENI_STOP_SHFT                                  0x0

#define HWIO_SPMI_GENI_SW_COMP_REG_ADDR                                    (SPMI_GENI_CFG_REG_BASE      + 0x00000044)
#define HWIO_SPMI_GENI_SW_COMP_REG_RMSK                                           0x7
#define HWIO_SPMI_GENI_SW_COMP_REG_IN          \
        in_dword_masked(HWIO_SPMI_GENI_SW_COMP_REG_ADDR, HWIO_SPMI_GENI_SW_COMP_REG_RMSK)
#define HWIO_SPMI_GENI_SW_COMP_REG_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_SW_COMP_REG_ADDR, m)
#define HWIO_SPMI_GENI_SW_COMP_REG_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_SW_COMP_REG_ADDR,v)
#define HWIO_SPMI_GENI_SW_COMP_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_SW_COMP_REG_ADDR,m,v,HWIO_SPMI_GENI_SW_COMP_REG_IN)
#define HWIO_SPMI_GENI_SW_COMP_REG_SW_COMP_BMSK                                   0x7
#define HWIO_SPMI_GENI_SW_COMP_REG_SW_COMP_SHFT                                   0x0

#define HWIO_SPMI_GENI_PROG_ROM_CTRL_REG_ADDR                              (SPMI_GENI_CFG_REG_BASE      + 0x00000048)
#define HWIO_SPMI_GENI_PROG_ROM_CTRL_REG_RMSK                                     0x1
#define HWIO_SPMI_GENI_PROG_ROM_CTRL_REG_IN          \
        in_dword_masked(HWIO_SPMI_GENI_PROG_ROM_CTRL_REG_ADDR, HWIO_SPMI_GENI_PROG_ROM_CTRL_REG_RMSK)
#define HWIO_SPMI_GENI_PROG_ROM_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_PROG_ROM_CTRL_REG_ADDR, m)
#define HWIO_SPMI_GENI_PROG_ROM_CTRL_REG_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_PROG_ROM_CTRL_REG_ADDR,v)
#define HWIO_SPMI_GENI_PROG_ROM_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_PROG_ROM_CTRL_REG_ADDR,m,v,HWIO_SPMI_GENI_PROG_ROM_CTRL_REG_IN)
#define HWIO_SPMI_GENI_PROG_ROM_CTRL_REG_PROG_ROM_EN_BMSK                         0x1
#define HWIO_SPMI_GENI_PROG_ROM_CTRL_REG_PROG_ROM_EN_SHFT                         0x0

#define HWIO_SPMI_GENI_CFG_REG0_ADDR                                       (SPMI_GENI_CFG_REG_BASE      + 0x00000100)
#define HWIO_SPMI_GENI_CFG_REG0_RMSK                                       0x3ffff9ff
#define HWIO_SPMI_GENI_CFG_REG0_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG0_ADDR, HWIO_SPMI_GENI_CFG_REG0_RMSK)
#define HWIO_SPMI_GENI_CFG_REG0_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG0_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG0_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG0_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG0_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG0_IN)
#define HWIO_SPMI_GENI_CFG_REG0_GENI_TX_MODE_BMSK                          0x20000000
#define HWIO_SPMI_GENI_CFG_REG0_GENI_TX_MODE_SHFT                                0x1d
#define HWIO_SPMI_GENI_CFG_REG0_COND_COMP_IN_0_SEL_RST_VAL_BMSK            0x1fe00000
#define HWIO_SPMI_GENI_CFG_REG0_COND_COMP_IN_0_SEL_RST_VAL_SHFT                  0x15
#define HWIO_SPMI_GENI_CFG_REG0_COND_COMP_IN_VEC_BMSK                        0x1fe000
#define HWIO_SPMI_GENI_CFG_REG0_COND_COMP_IN_VEC_SHFT                             0xd
#define HWIO_SPMI_GENI_CFG_REG0_M_DATA_CNT_INIT_VALUE_INCR_BMSK                0x1000
#define HWIO_SPMI_GENI_CFG_REG0_M_DATA_CNT_INIT_VALUE_INCR_SHFT                   0xc
#define HWIO_SPMI_GENI_CFG_REG0_DATA_CNT_MODE_BMSK                              0x800
#define HWIO_SPMI_GENI_CFG_REG0_DATA_CNT_MODE_SHFT                                0xb
#define HWIO_SPMI_GENI_CFG_REG0_M_DATA_CNT_EN_BITS_BMSK                         0x1f8
#define HWIO_SPMI_GENI_CFG_REG0_M_DATA_CNT_EN_BITS_SHFT                           0x3
#define HWIO_SPMI_GENI_CFG_REG0_EXT_SECURITY_EN_BMSK                              0x4
#define HWIO_SPMI_GENI_CFG_REG0_EXT_SECURITY_EN_SHFT                              0x2
#define HWIO_SPMI_GENI_CFG_REG0_EXT_ARB_EN_BMSK                                   0x2
#define HWIO_SPMI_GENI_CFG_REG0_EXT_ARB_EN_SHFT                                   0x1
#define HWIO_SPMI_GENI_CFG_REG0_M_PROG_RAM_SEC_WORD_EN_BMSK                       0x1
#define HWIO_SPMI_GENI_CFG_REG0_M_PROG_RAM_SEC_WORD_EN_SHFT                       0x0

#define HWIO_SPMI_GENI_CFG_REG1_ADDR                                       (SPMI_GENI_CFG_REG_BASE      + 0x00000104)
#define HWIO_SPMI_GENI_CFG_REG1_RMSK                                          0x3ffff
#define HWIO_SPMI_GENI_CFG_REG1_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG1_ADDR, HWIO_SPMI_GENI_CFG_REG1_RMSK)
#define HWIO_SPMI_GENI_CFG_REG1_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG1_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG1_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG1_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG1_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG1_IN)
#define HWIO_SPMI_GENI_CFG_REG1_TX_PARAM_TABLE_VEC_1_BMSK                     0x3fe00
#define HWIO_SPMI_GENI_CFG_REG1_TX_PARAM_TABLE_VEC_1_SHFT                         0x9
#define HWIO_SPMI_GENI_CFG_REG1_TX_PARAM_TABLE_VEC_0_BMSK                       0x1ff
#define HWIO_SPMI_GENI_CFG_REG1_TX_PARAM_TABLE_VEC_0_SHFT                         0x0

#define HWIO_SPMI_GENI_CFG_REG2_ADDR                                       (SPMI_GENI_CFG_REG_BASE      + 0x00000108)
#define HWIO_SPMI_GENI_CFG_REG2_RMSK                                          0x3ffff
#define HWIO_SPMI_GENI_CFG_REG2_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG2_ADDR, HWIO_SPMI_GENI_CFG_REG2_RMSK)
#define HWIO_SPMI_GENI_CFG_REG2_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG2_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG2_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG2_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG2_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG2_IN)
#define HWIO_SPMI_GENI_CFG_REG2_TX_PARAM_TABLE_VEC_3_BMSK                     0x3fe00
#define HWIO_SPMI_GENI_CFG_REG2_TX_PARAM_TABLE_VEC_3_SHFT                         0x9
#define HWIO_SPMI_GENI_CFG_REG2_TX_PARAM_TABLE_VEC_2_BMSK                       0x1ff
#define HWIO_SPMI_GENI_CFG_REG2_TX_PARAM_TABLE_VEC_2_SHFT                         0x0

#define HWIO_SPMI_GENI_CFG_REG3_ADDR                                       (SPMI_GENI_CFG_REG_BASE      + 0x0000010c)
#define HWIO_SPMI_GENI_CFG_REG3_RMSK                                          0xfffff
#define HWIO_SPMI_GENI_CFG_REG3_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG3_ADDR, HWIO_SPMI_GENI_CFG_REG3_RMSK)
#define HWIO_SPMI_GENI_CFG_REG3_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG3_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG3_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG3_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG3_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG3_IN)
#define HWIO_SPMI_GENI_CFG_REG3_TX_DATA_TABLE_VEC_1_BMSK                      0xffc00
#define HWIO_SPMI_GENI_CFG_REG3_TX_DATA_TABLE_VEC_1_SHFT                          0xa
#define HWIO_SPMI_GENI_CFG_REG3_TX_DATA_TABLE_VEC_0_BMSK                        0x3ff
#define HWIO_SPMI_GENI_CFG_REG3_TX_DATA_TABLE_VEC_0_SHFT                          0x0

#define HWIO_SPMI_GENI_CFG_REG4_ADDR                                       (SPMI_GENI_CFG_REG_BASE      + 0x00000110)
#define HWIO_SPMI_GENI_CFG_REG4_RMSK                                          0xfffff
#define HWIO_SPMI_GENI_CFG_REG4_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG4_ADDR, HWIO_SPMI_GENI_CFG_REG4_RMSK)
#define HWIO_SPMI_GENI_CFG_REG4_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG4_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG4_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG4_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG4_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG4_IN)
#define HWIO_SPMI_GENI_CFG_REG4_TX_DATA_TABLE_VEC_3_BMSK                      0xffc00
#define HWIO_SPMI_GENI_CFG_REG4_TX_DATA_TABLE_VEC_3_SHFT                          0xa
#define HWIO_SPMI_GENI_CFG_REG4_TX_DATA_TABLE_VEC_2_BMSK                        0x3ff
#define HWIO_SPMI_GENI_CFG_REG4_TX_DATA_TABLE_VEC_2_SHFT                          0x0

#define HWIO_SPMI_GENI_CFG_REG5_ADDR                                       (SPMI_GENI_CFG_REG_BASE      + 0x00000114)
#define HWIO_SPMI_GENI_CFG_REG5_RMSK                                       0x3fdc03ff
#define HWIO_SPMI_GENI_CFG_REG5_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG5_ADDR, HWIO_SPMI_GENI_CFG_REG5_RMSK)
#define HWIO_SPMI_GENI_CFG_REG5_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG5_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG5_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG5_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG5_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG5_IN)
#define HWIO_SPMI_GENI_CFG_REG5_DRIVE_DEFAULT_ON_START_EN_BMSK             0x20000000
#define HWIO_SPMI_GENI_CFG_REG5_DRIVE_DEFAULT_ON_START_EN_SHFT                   0x1d
#define HWIO_SPMI_GENI_CFG_REG5_TX_BP_MODE_BMSK                            0x10000000
#define HWIO_SPMI_GENI_CFG_REG5_TX_BP_MODE_SHFT                                  0x1c
#define HWIO_SPMI_GENI_CFG_REG5_TX_SOE_EDGE_SEL_BMSK                        0x8000000
#define HWIO_SPMI_GENI_CFG_REG5_TX_SOE_EDGE_SEL_SHFT                             0x1b
#define HWIO_SPMI_GENI_CFG_REG5_TX_SOUT_EDGE_SEL_BMSK                       0x4000000
#define HWIO_SPMI_GENI_CFG_REG5_TX_SOUT_EDGE_SEL_SHFT                            0x1a
#define HWIO_SPMI_GENI_CFG_REG5_TX_DEFAULT_PRIM_SOE_VALUE_BMSK              0x2000000
#define HWIO_SPMI_GENI_CFG_REG5_TX_DEFAULT_PRIM_SOE_VALUE_SHFT                   0x19
#define HWIO_SPMI_GENI_CFG_REG5_TX_DEFAULT_PRIM_SOUT_VALUE_BMSK             0x1000000
#define HWIO_SPMI_GENI_CFG_REG5_TX_DEFAULT_PRIM_SOUT_VALUE_SHFT                  0x18
#define HWIO_SPMI_GENI_CFG_REG5_TX_DEFAULT_SOE_VALUE_BMSK                    0x800000
#define HWIO_SPMI_GENI_CFG_REG5_TX_DEFAULT_SOE_VALUE_SHFT                        0x17
#define HWIO_SPMI_GENI_CFG_REG5_TX_DEFAULT_SOUT_VALUE_BMSK                   0x400000
#define HWIO_SPMI_GENI_CFG_REG5_TX_DEFAULT_SOUT_VALUE_SHFT                       0x16
#define HWIO_SPMI_GENI_CFG_REG5_TX_CONST1_EFF_SIZE_BMSK                      0x1c0000
#define HWIO_SPMI_GENI_CFG_REG5_TX_CONST1_EFF_SIZE_SHFT                          0x12
#define HWIO_SPMI_GENI_CFG_REG5_TX_CONST1_REG_BMSK                              0x3fc
#define HWIO_SPMI_GENI_CFG_REG5_TX_CONST1_REG_SHFT                                0x2
#define HWIO_SPMI_GENI_CFG_REG5_TX_PAR_MODE_BMSK                                  0x2
#define HWIO_SPMI_GENI_CFG_REG5_TX_PAR_MODE_SHFT                                  0x1
#define HWIO_SPMI_GENI_CFG_REG5_TX_PAR_CALC_EN_BMSK                               0x1
#define HWIO_SPMI_GENI_CFG_REG5_TX_PAR_CALC_EN_SHFT                               0x0

#define HWIO_SPMI_GENI_CFG_REG6_ADDR                                       (SPMI_GENI_CFG_REG_BASE      + 0x00000118)
#define HWIO_SPMI_GENI_CFG_REG6_RMSK                                       0xe3fbfd3f
#define HWIO_SPMI_GENI_CFG_REG6_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG6_ADDR, HWIO_SPMI_GENI_CFG_REG6_RMSK)
#define HWIO_SPMI_GENI_CFG_REG6_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG6_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG6_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG6_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG6_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG6_IN)
#define HWIO_SPMI_GENI_CFG_REG6_M_TIME_CNT_FR_DIV_BMSK                     0xc0000000
#define HWIO_SPMI_GENI_CFG_REG6_M_TIME_CNT_FR_DIV_SHFT                           0x1e
#define HWIO_SPMI_GENI_CFG_REG6_M_TIME_CNT_EN_FR_SEL_BMSK                  0x20000000
#define HWIO_SPMI_GENI_CFG_REG6_M_TIME_CNT_EN_FR_SEL_SHFT                        0x1d
#define HWIO_SPMI_GENI_CFG_REG6_M_GP_CNT_INIT_VAL_BMSK                      0x3e00000
#define HWIO_SPMI_GENI_CFG_REG6_M_GP_CNT_INIT_VAL_SHFT                           0x15
#define HWIO_SPMI_GENI_CFG_REG6_M_GP_CNT_DIRECTION_BMSK                      0x100000
#define HWIO_SPMI_GENI_CFG_REG6_M_GP_CNT_DIRECTION_SHFT                          0x14
#define HWIO_SPMI_GENI_CFG_REG6_TX_SOUT_MODUL_START_VAL_BMSK                  0x80000
#define HWIO_SPMI_GENI_CFG_REG6_TX_SOUT_MODUL_START_VAL_SHFT                     0x13
#define HWIO_SPMI_GENI_CFG_REG6_TX_SOUT_MODUL_STOP_DUR_BMSK                   0x30000
#define HWIO_SPMI_GENI_CFG_REG6_TX_SOUT_MODUL_STOP_DUR_SHFT                      0x10
#define HWIO_SPMI_GENI_CFG_REG6_TX_SOUT_MODUL_EN_BMSK                          0x8000
#define HWIO_SPMI_GENI_CFG_REG6_TX_SOUT_MODUL_EN_SHFT                             0xf
#define HWIO_SPMI_GENI_CFG_REG6_TX_LOAD_PAR_EN_BMSK                            0x4000
#define HWIO_SPMI_GENI_CFG_REG6_TX_LOAD_PAR_EN_SHFT                               0xe
#define HWIO_SPMI_GENI_CFG_REG6_TX_PARAM_PAR_EN_BMSK                           0x1000
#define HWIO_SPMI_GENI_CFG_REG6_TX_PARAM_PAR_EN_SHFT                              0xc
#define HWIO_SPMI_GENI_CFG_REG6_TX_FIFO_PAR_EN_BMSK                             0x400
#define HWIO_SPMI_GENI_CFG_REG6_TX_FIFO_PAR_EN_SHFT                               0xa
#define HWIO_SPMI_GENI_CFG_REG6_IO2_CONST_EFF_SIZE_BMSK                         0x100
#define HWIO_SPMI_GENI_CFG_REG6_IO2_CONST_EFF_SIZE_SHFT                           0x8
#define HWIO_SPMI_GENI_CFG_REG6_IO2_CONST_REG_BMSK                               0x30
#define HWIO_SPMI_GENI_CFG_REG6_IO2_CONST_REG_SHFT                                0x4
#define HWIO_SPMI_GENI_CFG_REG6_IO2_DEFAULT_PRIM_SOE_VALUE_BMSK                   0x8
#define HWIO_SPMI_GENI_CFG_REG6_IO2_DEFAULT_PRIM_SOE_VALUE_SHFT                   0x3
#define HWIO_SPMI_GENI_CFG_REG6_IO2_DEFAULT_PRIM_SOUT_VALUE_BMSK                  0x4
#define HWIO_SPMI_GENI_CFG_REG6_IO2_DEFAULT_PRIM_SOUT_VALUE_SHFT                  0x2
#define HWIO_SPMI_GENI_CFG_REG6_IO2_DEFAULT_SOE_VALUE_BMSK                        0x2
#define HWIO_SPMI_GENI_CFG_REG6_IO2_DEFAULT_SOE_VALUE_SHFT                        0x1
#define HWIO_SPMI_GENI_CFG_REG6_IO2_DEFAULT_SOUT_VALUE_BMSK                       0x1
#define HWIO_SPMI_GENI_CFG_REG6_IO2_DEFAULT_SOUT_VALUE_SHFT                       0x0

#define HWIO_SPMI_GENI_CFG_REG7_ADDR                                       (SPMI_GENI_CFG_REG_BASE      + 0x0000011c)
#define HWIO_SPMI_GENI_CFG_REG7_RMSK                                        0x7efffff
#define HWIO_SPMI_GENI_CFG_REG7_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG7_ADDR, HWIO_SPMI_GENI_CFG_REG7_RMSK)
#define HWIO_SPMI_GENI_CFG_REG7_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG7_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG7_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG7_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG7_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG7_IN)
#define HWIO_SPMI_GENI_CFG_REG7_GENI_RX_MODE_BMSK                           0x4000000
#define HWIO_SPMI_GENI_CFG_REG7_GENI_RX_MODE_SHFT                                0x1a
#define HWIO_SPMI_GENI_CFG_REG7_RX_PAR_MODE_BMSK                            0x2000000
#define HWIO_SPMI_GENI_CFG_REG7_RX_PAR_MODE_SHFT                                 0x19
#define HWIO_SPMI_GENI_CFG_REG7_RX_PAR_CALC_EN_BMSK                         0x1000000
#define HWIO_SPMI_GENI_CFG_REG7_RX_PAR_CALC_EN_SHFT                              0x18
#define HWIO_SPMI_GENI_CFG_REG7_RX_IO_SIN_SEL_BMSK                           0xe00000
#define HWIO_SPMI_GENI_CFG_REG7_RX_IO_SIN_SEL_SHFT                               0x15
#define HWIO_SPMI_GENI_CFG_REG7_RX_SIN_SEL_BMSK                               0xc0000
#define HWIO_SPMI_GENI_CFG_REG7_RX_SIN_SEL_SHFT                                  0x12
#define HWIO_SPMI_GENI_CFG_REG7_RX_DATA_SRC_BMSK                              0x20000
#define HWIO_SPMI_GENI_CFG_REG7_RX_DATA_SRC_SHFT                                 0x11
#define HWIO_SPMI_GENI_CFG_REG7_S_COND_COMP_IN_0_SEL_RST_VAL_BMSK             0x1fe00
#define HWIO_SPMI_GENI_CFG_REG7_S_COND_COMP_IN_0_SEL_RST_VAL_SHFT                 0x9
#define HWIO_SPMI_GENI_CFG_REG7_S_COND_COMP_IN_VEC_BMSK                         0x1fe
#define HWIO_SPMI_GENI_CFG_REG7_S_COND_COMP_IN_VEC_SHFT                           0x1
#define HWIO_SPMI_GENI_CFG_REG7_S_DATA_CNT_MODE_BMSK                              0x1
#define HWIO_SPMI_GENI_CFG_REG7_S_DATA_CNT_MODE_SHFT                              0x0

#define HWIO_SPMI_GENI_CFG_REG8_ADDR                                       (SPMI_GENI_CFG_REG_BASE      + 0x00000120)
#define HWIO_SPMI_GENI_CFG_REG8_RMSK                                           0xfe7f
#define HWIO_SPMI_GENI_CFG_REG8_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG8_ADDR, HWIO_SPMI_GENI_CFG_REG8_RMSK)
#define HWIO_SPMI_GENI_CFG_REG8_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG8_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG8_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG8_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG8_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG8_IN)
#define HWIO_SPMI_GENI_CFG_REG8_S_GP_CNT_INIT_VAL_BMSK                         0xf800
#define HWIO_SPMI_GENI_CFG_REG8_S_GP_CNT_INIT_VAL_SHFT                            0xb
#define HWIO_SPMI_GENI_CFG_REG8_S_GP_CNT_DIRECTION_BMSK                         0x400
#define HWIO_SPMI_GENI_CFG_REG8_S_GP_CNT_DIRECTION_SHFT                           0xa
#define HWIO_SPMI_GENI_CFG_REG8_S_DATA_CNT_INIT_VALUE_INCR_BMSK                 0x200
#define HWIO_SPMI_GENI_CFG_REG8_S_DATA_CNT_INIT_VALUE_INCR_SHFT                   0x9
#define HWIO_SPMI_GENI_CFG_REG8_S_DATA_CNT_EN_BITS_BMSK                          0x7e
#define HWIO_SPMI_GENI_CFG_REG8_S_DATA_CNT_EN_BITS_SHFT                           0x1
#define HWIO_SPMI_GENI_CFG_REG8_S_PROG_RAM_SEC_WORD_EN_BMSK                       0x1
#define HWIO_SPMI_GENI_CFG_REG8_S_PROG_RAM_SEC_WORD_EN_SHFT                       0x0

#define HWIO_SPMI_GENI_CFG_REG9_ADDR                                       (SPMI_GENI_CFG_REG_BASE      + 0x00000124)
#define HWIO_SPMI_GENI_CFG_REG9_RMSK                                          0xfffff
#define HWIO_SPMI_GENI_CFG_REG9_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG9_ADDR, HWIO_SPMI_GENI_CFG_REG9_RMSK)
#define HWIO_SPMI_GENI_CFG_REG9_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG9_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG9_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG9_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG9_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG9_IN)
#define HWIO_SPMI_GENI_CFG_REG9_RX_DATA_TABLE_VEC_1_BMSK                      0xffc00
#define HWIO_SPMI_GENI_CFG_REG9_RX_DATA_TABLE_VEC_1_SHFT                          0xa
#define HWIO_SPMI_GENI_CFG_REG9_RX_DATA_TABLE_VEC_0_BMSK                        0x3ff
#define HWIO_SPMI_GENI_CFG_REG9_RX_DATA_TABLE_VEC_0_SHFT                          0x0

#define HWIO_SPMI_GENI_CFG_REG10_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x00000128)
#define HWIO_SPMI_GENI_CFG_REG10_RMSK                                         0xfffff
#define HWIO_SPMI_GENI_CFG_REG10_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG10_ADDR, HWIO_SPMI_GENI_CFG_REG10_RMSK)
#define HWIO_SPMI_GENI_CFG_REG10_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG10_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG10_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG10_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG10_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG10_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG10_IN)
#define HWIO_SPMI_GENI_CFG_REG10_RX_DATA_TABLE_VEC_3_BMSK                     0xffc00
#define HWIO_SPMI_GENI_CFG_REG10_RX_DATA_TABLE_VEC_3_SHFT                         0xa
#define HWIO_SPMI_GENI_CFG_REG10_RX_DATA_TABLE_VEC_2_BMSK                       0x3ff
#define HWIO_SPMI_GENI_CFG_REG10_RX_DATA_TABLE_VEC_2_SHFT                         0x0

#define HWIO_SPMI_GENI_CFG_REG11_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x0000012c)
#define HWIO_SPMI_GENI_CFG_REG11_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG11_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG11_ADDR, HWIO_SPMI_GENI_CFG_REG11_RMSK)
#define HWIO_SPMI_GENI_CFG_REG11_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG11_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG11_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG11_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG11_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG11_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG11_IN)
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_11_TX_DURATION_BMSK                    0xc00000
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_11_TX_DURATION_SHFT                        0x16
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_10_TX_DURATION_BMSK                    0x300000
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_10_TX_DURATION_SHFT                        0x14
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_9_TX_DURATION_BMSK                      0xc0000
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_9_TX_DURATION_SHFT                         0x12
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_8_TX_DURATION_BMSK                      0x30000
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_8_TX_DURATION_SHFT                         0x10
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_7_TX_DURATION_BMSK                       0xc000
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_7_TX_DURATION_SHFT                          0xe
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_6_TX_DURATION_BMSK                       0x3000
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_6_TX_DURATION_SHFT                          0xc
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_5_TX_DURATION_BMSK                        0xc00
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_5_TX_DURATION_SHFT                          0xa
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_4_TX_DURATION_BMSK                        0x300
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_4_TX_DURATION_SHFT                          0x8
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_3_TX_DURATION_BMSK                         0xc0
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_3_TX_DURATION_SHFT                          0x6
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_2_TX_DURATION_BMSK                         0x30
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_2_TX_DURATION_SHFT                          0x4
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_1_TX_DURATION_BMSK                          0xc
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_1_TX_DURATION_SHFT                          0x2
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_0_TX_DURATION_BMSK                          0x3
#define HWIO_SPMI_GENI_CFG_REG11_PRIM_0_TX_DURATION_SHFT                          0x0

#define HWIO_SPMI_GENI_CFG_REG12_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x00000130)
#define HWIO_SPMI_GENI_CFG_REG12_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG12_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG12_ADDR, HWIO_SPMI_GENI_CFG_REG12_RMSK)
#define HWIO_SPMI_GENI_CFG_REG12_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG12_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG12_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG12_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG12_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG12_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG12_IN)
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_23_TX_DURATION_BMSK                    0xc00000
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_23_TX_DURATION_SHFT                        0x16
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_22_TX_DURATION_BMSK                    0x300000
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_22_TX_DURATION_SHFT                        0x14
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_21_TX_DURATION_BMSK                     0xc0000
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_21_TX_DURATION_SHFT                        0x12
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_20_TX_DURATION_BMSK                     0x30000
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_20_TX_DURATION_SHFT                        0x10
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_19_TX_DURATION_BMSK                      0xc000
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_19_TX_DURATION_SHFT                         0xe
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_18_TX_DURATION_BMSK                      0x3000
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_18_TX_DURATION_SHFT                         0xc
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_17_TX_DURATION_BMSK                       0xc00
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_17_TX_DURATION_SHFT                         0xa
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_16_TX_DURATION_BMSK                       0x300
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_16_TX_DURATION_SHFT                         0x8
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_15_TX_DURATION_BMSK                        0xc0
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_15_TX_DURATION_SHFT                         0x6
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_14_TX_DURATION_BMSK                        0x30
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_14_TX_DURATION_SHFT                         0x4
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_13_TX_DURATION_BMSK                         0xc
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_13_TX_DURATION_SHFT                         0x2
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_12_TX_DURATION_BMSK                         0x3
#define HWIO_SPMI_GENI_CFG_REG12_PRIM_12_TX_DURATION_SHFT                         0x0

#define HWIO_SPMI_GENI_CFG_REG13_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x00000134)
#define HWIO_SPMI_GENI_CFG_REG13_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG13_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG13_ADDR, HWIO_SPMI_GENI_CFG_REG13_RMSK)
#define HWIO_SPMI_GENI_CFG_REG13_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG13_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG13_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG13_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG13_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG13_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG13_IN)
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_11_RX_DURATION_BMSK                    0xc00000
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_11_RX_DURATION_SHFT                        0x16
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_10_RX_DURATION_BMSK                    0x300000
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_10_RX_DURATION_SHFT                        0x14
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_9_RX_DURATION_BMSK                      0xc0000
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_9_RX_DURATION_SHFT                         0x12
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_8_RX_DURATION_BMSK                      0x30000
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_8_RX_DURATION_SHFT                         0x10
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_7_RX_DURATION_BMSK                       0xc000
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_7_RX_DURATION_SHFT                          0xe
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_6_RX_DURATION_BMSK                       0x3000
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_6_RX_DURATION_SHFT                          0xc
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_5_RX_DURATION_BMSK                        0xc00
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_5_RX_DURATION_SHFT                          0xa
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_4_RX_DURATION_BMSK                        0x300
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_4_RX_DURATION_SHFT                          0x8
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_3_RX_DURATION_BMSK                         0xc0
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_3_RX_DURATION_SHFT                          0x6
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_2_RX_DURATION_BMSK                         0x30
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_2_RX_DURATION_SHFT                          0x4
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_1_RX_DURATION_BMSK                          0xc
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_1_RX_DURATION_SHFT                          0x2
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_0_RX_DURATION_BMSK                          0x3
#define HWIO_SPMI_GENI_CFG_REG13_PRIM_0_RX_DURATION_SHFT                          0x0

#define HWIO_SPMI_GENI_CFG_REG14_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x00000138)
#define HWIO_SPMI_GENI_CFG_REG14_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG14_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG14_ADDR, HWIO_SPMI_GENI_CFG_REG14_RMSK)
#define HWIO_SPMI_GENI_CFG_REG14_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG14_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG14_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG14_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG14_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG14_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG14_IN)
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_23_RX_DURATION_BMSK                    0xc00000
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_23_RX_DURATION_SHFT                        0x16
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_22_RX_DURATION_BMSK                    0x300000
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_22_RX_DURATION_SHFT                        0x14
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_21_RX_DURATION_BMSK                     0xc0000
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_21_RX_DURATION_SHFT                        0x12
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_20_RX_DURATION_BMSK                     0x30000
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_20_RX_DURATION_SHFT                        0x10
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_19_RX_DURATION_BMSK                      0xc000
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_19_RX_DURATION_SHFT                         0xe
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_18_RX_DURATION_BMSK                      0x3000
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_18_RX_DURATION_SHFT                         0xc
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_17_RX_DURATION_BMSK                       0xc00
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_17_RX_DURATION_SHFT                         0xa
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_16_RX_DURATION_BMSK                       0x300
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_16_RX_DURATION_SHFT                         0x8
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_15_RX_DURATION_BMSK                        0xc0
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_15_RX_DURATION_SHFT                         0x6
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_14_RX_DURATION_BMSK                        0x30
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_14_RX_DURATION_SHFT                         0x4
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_13_RX_DURATION_BMSK                         0xc
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_13_RX_DURATION_SHFT                         0x2
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_12_RX_DURATION_BMSK                         0x3
#define HWIO_SPMI_GENI_CFG_REG14_PRIM_12_RX_DURATION_SHFT                         0x0

#define HWIO_SPMI_GENI_CFG_REG15_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x0000013c)
#define HWIO_SPMI_GENI_CFG_REG15_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG15_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG15_ADDR, HWIO_SPMI_GENI_CFG_REG15_RMSK)
#define HWIO_SPMI_GENI_CFG_REG15_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG15_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG15_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG15_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG15_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG15_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG15_IN)
#define HWIO_SPMI_GENI_CFG_REG15_PRIM_7_TX_FUNC_SEL_BMSK                     0xe00000
#define HWIO_SPMI_GENI_CFG_REG15_PRIM_7_TX_FUNC_SEL_SHFT                         0x15
#define HWIO_SPMI_GENI_CFG_REG15_PRIM_6_TX_FUNC_SEL_BMSK                     0x1c0000
#define HWIO_SPMI_GENI_CFG_REG15_PRIM_6_TX_FUNC_SEL_SHFT                         0x12
#define HWIO_SPMI_GENI_CFG_REG15_PRIM_5_TX_FUNC_SEL_BMSK                      0x38000
#define HWIO_SPMI_GENI_CFG_REG15_PRIM_5_TX_FUNC_SEL_SHFT                          0xf
#define HWIO_SPMI_GENI_CFG_REG15_PRIM_4_TX_FUNC_SEL_BMSK                       0x7000
#define HWIO_SPMI_GENI_CFG_REG15_PRIM_4_TX_FUNC_SEL_SHFT                          0xc
#define HWIO_SPMI_GENI_CFG_REG15_PRIM_3_TX_FUNC_SEL_BMSK                        0xe00
#define HWIO_SPMI_GENI_CFG_REG15_PRIM_3_TX_FUNC_SEL_SHFT                          0x9
#define HWIO_SPMI_GENI_CFG_REG15_PRIM_2_TX_FUNC_SEL_BMSK                        0x1c0
#define HWIO_SPMI_GENI_CFG_REG15_PRIM_2_TX_FUNC_SEL_SHFT                          0x6
#define HWIO_SPMI_GENI_CFG_REG15_PRIM_1_TX_FUNC_SEL_BMSK                         0x38
#define HWIO_SPMI_GENI_CFG_REG15_PRIM_1_TX_FUNC_SEL_SHFT                          0x3
#define HWIO_SPMI_GENI_CFG_REG15_PRIM_0_TX_FUNC_SEL_BMSK                          0x7
#define HWIO_SPMI_GENI_CFG_REG15_PRIM_0_TX_FUNC_SEL_SHFT                          0x0

#define HWIO_SPMI_GENI_CFG_REG16_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x00000140)
#define HWIO_SPMI_GENI_CFG_REG16_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG16_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG16_ADDR, HWIO_SPMI_GENI_CFG_REG16_RMSK)
#define HWIO_SPMI_GENI_CFG_REG16_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG16_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG16_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG16_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG16_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG16_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG16_IN)
#define HWIO_SPMI_GENI_CFG_REG16_PRIM_15_TX_FUNC_SEL_BMSK                    0xe00000
#define HWIO_SPMI_GENI_CFG_REG16_PRIM_15_TX_FUNC_SEL_SHFT                        0x15
#define HWIO_SPMI_GENI_CFG_REG16_PRIM_14_TX_FUNC_SEL_BMSK                    0x1c0000
#define HWIO_SPMI_GENI_CFG_REG16_PRIM_14_TX_FUNC_SEL_SHFT                        0x12
#define HWIO_SPMI_GENI_CFG_REG16_PRIM_13_TX_FUNC_SEL_BMSK                     0x38000
#define HWIO_SPMI_GENI_CFG_REG16_PRIM_13_TX_FUNC_SEL_SHFT                         0xf
#define HWIO_SPMI_GENI_CFG_REG16_PRIM_12_TX_FUNC_SEL_BMSK                      0x7000
#define HWIO_SPMI_GENI_CFG_REG16_PRIM_12_TX_FUNC_SEL_SHFT                         0xc
#define HWIO_SPMI_GENI_CFG_REG16_PRIM_11_TX_FUNC_SEL_BMSK                       0xe00
#define HWIO_SPMI_GENI_CFG_REG16_PRIM_11_TX_FUNC_SEL_SHFT                         0x9
#define HWIO_SPMI_GENI_CFG_REG16_PRIM_10_TX_FUNC_SEL_BMSK                       0x1c0
#define HWIO_SPMI_GENI_CFG_REG16_PRIM_10_TX_FUNC_SEL_SHFT                         0x6
#define HWIO_SPMI_GENI_CFG_REG16_PRIM_9_TX_FUNC_SEL_BMSK                         0x38
#define HWIO_SPMI_GENI_CFG_REG16_PRIM_9_TX_FUNC_SEL_SHFT                          0x3
#define HWIO_SPMI_GENI_CFG_REG16_PRIM_8_TX_FUNC_SEL_BMSK                          0x7
#define HWIO_SPMI_GENI_CFG_REG16_PRIM_8_TX_FUNC_SEL_SHFT                          0x0

#define HWIO_SPMI_GENI_CFG_REG17_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x00000144)
#define HWIO_SPMI_GENI_CFG_REG17_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG17_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG17_ADDR, HWIO_SPMI_GENI_CFG_REG17_RMSK)
#define HWIO_SPMI_GENI_CFG_REG17_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG17_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG17_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG17_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG17_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG17_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG17_IN)
#define HWIO_SPMI_GENI_CFG_REG17_PRIM_23_TX_FUNC_SEL_BMSK                    0xe00000
#define HWIO_SPMI_GENI_CFG_REG17_PRIM_23_TX_FUNC_SEL_SHFT                        0x15
#define HWIO_SPMI_GENI_CFG_REG17_PRIM_22_TX_FUNC_SEL_BMSK                    0x1c0000
#define HWIO_SPMI_GENI_CFG_REG17_PRIM_22_TX_FUNC_SEL_SHFT                        0x12
#define HWIO_SPMI_GENI_CFG_REG17_PRIM_21_TX_FUNC_SEL_BMSK                     0x38000
#define HWIO_SPMI_GENI_CFG_REG17_PRIM_21_TX_FUNC_SEL_SHFT                         0xf
#define HWIO_SPMI_GENI_CFG_REG17_PRIM_20_TX_FUNC_SEL_BMSK                      0x7000
#define HWIO_SPMI_GENI_CFG_REG17_PRIM_20_TX_FUNC_SEL_SHFT                         0xc
#define HWIO_SPMI_GENI_CFG_REG17_PRIM_19_TX_FUNC_SEL_BMSK                       0xe00
#define HWIO_SPMI_GENI_CFG_REG17_PRIM_19_TX_FUNC_SEL_SHFT                         0x9
#define HWIO_SPMI_GENI_CFG_REG17_PRIM_18_TX_FUNC_SEL_BMSK                       0x1c0
#define HWIO_SPMI_GENI_CFG_REG17_PRIM_18_TX_FUNC_SEL_SHFT                         0x6
#define HWIO_SPMI_GENI_CFG_REG17_PRIM_17_TX_FUNC_SEL_BMSK                        0x38
#define HWIO_SPMI_GENI_CFG_REG17_PRIM_17_TX_FUNC_SEL_SHFT                         0x3
#define HWIO_SPMI_GENI_CFG_REG17_PRIM_16_TX_FUNC_SEL_BMSK                         0x7
#define HWIO_SPMI_GENI_CFG_REG17_PRIM_16_TX_FUNC_SEL_SHFT                         0x0

#define HWIO_SPMI_GENI_CFG_REG18_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x00000148)
#define HWIO_SPMI_GENI_CFG_REG18_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG18_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG18_ADDR, HWIO_SPMI_GENI_CFG_REG18_RMSK)
#define HWIO_SPMI_GENI_CFG_REG18_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG18_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG18_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG18_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG18_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG18_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG18_IN)
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_23_TX_PAR_FIRST_BMSK                   0x800000
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_23_TX_PAR_FIRST_SHFT                       0x17
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_22_TX_PAR_FIRST_BMSK                   0x400000
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_22_TX_PAR_FIRST_SHFT                       0x16
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_21_TX_PAR_FIRST_BMSK                   0x200000
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_21_TX_PAR_FIRST_SHFT                       0x15
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_20_TX_PAR_FIRST_BMSK                   0x100000
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_20_TX_PAR_FIRST_SHFT                       0x14
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_19_TX_PAR_FIRST_BMSK                    0x80000
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_19_TX_PAR_FIRST_SHFT                       0x13
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_18_TX_PAR_FIRST_BMSK                    0x40000
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_18_TX_PAR_FIRST_SHFT                       0x12
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_17_TX_PAR_FIRST_BMSK                    0x20000
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_17_TX_PAR_FIRST_SHFT                       0x11
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_16_TX_PAR_FIRST_BMSK                    0x10000
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_16_TX_PAR_FIRST_SHFT                       0x10
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_15_TX_PAR_FIRST_BMSK                     0x8000
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_15_TX_PAR_FIRST_SHFT                        0xf
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_14_TX_PAR_FIRST_BMSK                     0x4000
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_14_TX_PAR_FIRST_SHFT                        0xe
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_13_TX_PAR_FIRST_BMSK                     0x2000
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_13_TX_PAR_FIRST_SHFT                        0xd
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_12_TX_PAR_FIRST_BMSK                     0x1000
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_12_TX_PAR_FIRST_SHFT                        0xc
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_11_TX_PAR_FIRST_BMSK                      0x800
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_11_TX_PAR_FIRST_SHFT                        0xb
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_10_TX_PAR_FIRST_BMSK                      0x400
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_10_TX_PAR_FIRST_SHFT                        0xa
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_9_TX_PAR_FIRST_BMSK                       0x200
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_9_TX_PAR_FIRST_SHFT                         0x9
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_8_TX_PAR_FIRST_BMSK                       0x100
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_8_TX_PAR_FIRST_SHFT                         0x8
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_7_TX_PAR_FIRST_BMSK                        0x80
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_7_TX_PAR_FIRST_SHFT                         0x7
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_6_TX_PAR_FIRST_BMSK                        0x40
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_6_TX_PAR_FIRST_SHFT                         0x6
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_5_TX_PAR_FIRST_BMSK                        0x20
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_5_TX_PAR_FIRST_SHFT                         0x5
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_4_TX_PAR_FIRST_BMSK                        0x10
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_4_TX_PAR_FIRST_SHFT                         0x4
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_3_TX_PAR_FIRST_BMSK                         0x8
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_3_TX_PAR_FIRST_SHFT                         0x3
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_2_TX_PAR_FIRST_BMSK                         0x4
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_2_TX_PAR_FIRST_SHFT                         0x2
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_1_TX_PAR_FIRST_BMSK                         0x2
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_1_TX_PAR_FIRST_SHFT                         0x1
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_0_TX_PAR_FIRST_BMSK                         0x1
#define HWIO_SPMI_GENI_CFG_REG18_PRIM_0_TX_PAR_FIRST_SHFT                         0x0

#define HWIO_SPMI_GENI_CFG_REG19_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x0000014c)
#define HWIO_SPMI_GENI_CFG_REG19_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG19_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG19_ADDR, HWIO_SPMI_GENI_CFG_REG19_RMSK)
#define HWIO_SPMI_GENI_CFG_REG19_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG19_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG19_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG19_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG19_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG19_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG19_IN)

#define HWIO_SPMI_GENI_CFG_REG20_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x00000150)
#define HWIO_SPMI_GENI_CFG_REG20_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG20_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG20_ADDR, HWIO_SPMI_GENI_CFG_REG20_RMSK)
#define HWIO_SPMI_GENI_CFG_REG20_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG20_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG20_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG20_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG20_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG20_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG20_IN)

#define HWIO_SPMI_GENI_CFG_REG21_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x00000154)
#define HWIO_SPMI_GENI_CFG_REG21_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG21_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG21_ADDR, HWIO_SPMI_GENI_CFG_REG21_RMSK)
#define HWIO_SPMI_GENI_CFG_REG21_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG21_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG21_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG21_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG21_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG21_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG21_IN)
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_23_RX_SI_EN_BMSK                       0x800000
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_23_RX_SI_EN_SHFT                           0x17
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_22_RX_SI_EN_BMSK                       0x400000
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_22_RX_SI_EN_SHFT                           0x16
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_21_RX_SI_EN_BMSK                       0x200000
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_21_RX_SI_EN_SHFT                           0x15
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_20_RX_SI_EN_BMSK                       0x100000
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_20_RX_SI_EN_SHFT                           0x14
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_19_RX_SI_EN_BMSK                        0x80000
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_19_RX_SI_EN_SHFT                           0x13
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_18_RX_SI_EN_BMSK                        0x40000
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_18_RX_SI_EN_SHFT                           0x12
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_17_RX_SI_EN_BMSK                        0x20000
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_17_RX_SI_EN_SHFT                           0x11
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_16_RX_SI_EN_BMSK                        0x10000
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_16_RX_SI_EN_SHFT                           0x10
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_15_RX_SI_EN_BMSK                         0x8000
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_15_RX_SI_EN_SHFT                            0xf
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_14_RX_SI_EN_BMSK                         0x4000
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_14_RX_SI_EN_SHFT                            0xe
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_13_RX_SI_EN_BMSK                         0x2000
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_13_RX_SI_EN_SHFT                            0xd
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_12_RX_SI_EN_BMSK                         0x1000
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_12_RX_SI_EN_SHFT                            0xc
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_11_RX_SI_EN_BMSK                          0x800
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_11_RX_SI_EN_SHFT                            0xb
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_10_RX_SI_EN_BMSK                          0x400
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_10_RX_SI_EN_SHFT                            0xa
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_9_RX_SI_EN_BMSK                           0x200
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_9_RX_SI_EN_SHFT                             0x9
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_8_RX_SI_EN_BMSK                           0x100
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_8_RX_SI_EN_SHFT                             0x8
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_7_RX_SI_EN_BMSK                            0x80
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_7_RX_SI_EN_SHFT                             0x7
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_6_RX_SI_EN_BMSK                            0x40
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_6_RX_SI_EN_SHFT                             0x6
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_5_RX_SI_EN_BMSK                            0x20
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_5_RX_SI_EN_SHFT                             0x5
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_4_RX_SI_EN_BMSK                            0x10
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_4_RX_SI_EN_SHFT                             0x4
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_3_RX_SI_EN_BMSK                             0x8
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_3_RX_SI_EN_SHFT                             0x3
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_2_RX_SI_EN_BMSK                             0x4
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_2_RX_SI_EN_SHFT                             0x2
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_1_RX_SI_EN_BMSK                             0x2
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_1_RX_SI_EN_SHFT                             0x1
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_0_RX_SI_EN_BMSK                             0x1
#define HWIO_SPMI_GENI_CFG_REG21_PRIM_0_RX_SI_EN_SHFT                             0x0

#define HWIO_SPMI_GENI_CFG_REG22_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x00000158)
#define HWIO_SPMI_GENI_CFG_REG22_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG22_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG22_ADDR, HWIO_SPMI_GENI_CFG_REG22_RMSK)
#define HWIO_SPMI_GENI_CFG_REG22_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG22_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG22_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG22_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG22_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG22_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG22_IN)
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_23_RX_PAR_EN_BMSK                      0x800000
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_23_RX_PAR_EN_SHFT                          0x17
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_22_RX_PAR_EN_BMSK                      0x400000
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_22_RX_PAR_EN_SHFT                          0x16
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_21_RX_PAR_EN_BMSK                      0x200000
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_21_RX_PAR_EN_SHFT                          0x15
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_20_RX_PAR_EN_BMSK                      0x100000
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_20_RX_PAR_EN_SHFT                          0x14
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_19_RX_PAR_EN_BMSK                       0x80000
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_19_RX_PAR_EN_SHFT                          0x13
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_18_RX_PAR_EN_BMSK                       0x40000
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_18_RX_PAR_EN_SHFT                          0x12
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_17_RX_PAR_EN_BMSK                       0x20000
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_17_RX_PAR_EN_SHFT                          0x11
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_16_RX_PAR_EN_BMSK                       0x10000
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_16_RX_PAR_EN_SHFT                          0x10
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_15_RX_PAR_EN_BMSK                        0x8000
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_15_RX_PAR_EN_SHFT                           0xf
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_14_RX_PAR_EN_BMSK                        0x4000
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_14_RX_PAR_EN_SHFT                           0xe
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_13_RX_PAR_EN_BMSK                        0x2000
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_13_RX_PAR_EN_SHFT                           0xd
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_12_RX_PAR_EN_BMSK                        0x1000
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_12_RX_PAR_EN_SHFT                           0xc
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_11_RX_PAR_EN_BMSK                         0x800
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_11_RX_PAR_EN_SHFT                           0xb
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_10_RX_PAR_EN_BMSK                         0x400
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_10_RX_PAR_EN_SHFT                           0xa
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_9_RX_PAR_EN_BMSK                          0x200
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_9_RX_PAR_EN_SHFT                            0x9
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_8_RX_PAR_EN_BMSK                          0x100
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_8_RX_PAR_EN_SHFT                            0x8
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_7_RX_PAR_EN_BMSK                           0x80
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_7_RX_PAR_EN_SHFT                            0x7
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_6_RX_PAR_EN_BMSK                           0x40
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_6_RX_PAR_EN_SHFT                            0x6
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_5_RX_PAR_EN_BMSK                           0x20
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_5_RX_PAR_EN_SHFT                            0x5
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_4_RX_PAR_EN_BMSK                           0x10
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_4_RX_PAR_EN_SHFT                            0x4
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_3_RX_PAR_EN_BMSK                            0x8
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_3_RX_PAR_EN_SHFT                            0x3
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_2_RX_PAR_EN_BMSK                            0x4
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_2_RX_PAR_EN_SHFT                            0x2
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_1_RX_PAR_EN_BMSK                            0x2
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_1_RX_PAR_EN_SHFT                            0x1
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_0_RX_PAR_EN_BMSK                            0x1
#define HWIO_SPMI_GENI_CFG_REG22_PRIM_0_RX_PAR_EN_SHFT                            0x0

#define HWIO_SPMI_GENI_CFG_REG23_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x0000015c)
#define HWIO_SPMI_GENI_CFG_REG23_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG23_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG23_ADDR, HWIO_SPMI_GENI_CFG_REG23_RMSK)
#define HWIO_SPMI_GENI_CFG_REG23_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG23_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG23_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG23_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG23_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG23_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG23_IN)
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_23_RX_PAR_FIRST_BMSK                   0x800000
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_23_RX_PAR_FIRST_SHFT                       0x17
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_22_RX_PAR_FIRST_BMSK                   0x400000
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_22_RX_PAR_FIRST_SHFT                       0x16
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_21_RX_PAR_FIRST_BMSK                   0x200000
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_21_RX_PAR_FIRST_SHFT                       0x15
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_20_RX_PAR_FIRST_BMSK                   0x100000
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_20_RX_PAR_FIRST_SHFT                       0x14
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_19_RX_PAR_FIRST_BMSK                    0x80000
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_19_RX_PAR_FIRST_SHFT                       0x13
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_18_RX_PAR_FIRST_BMSK                    0x40000
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_18_RX_PAR_FIRST_SHFT                       0x12
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_17_RX_PAR_FIRST_BMSK                    0x20000
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_17_RX_PAR_FIRST_SHFT                       0x11
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_16_RX_PAR_FIRST_BMSK                    0x10000
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_16_RX_PAR_FIRST_SHFT                       0x10
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_15_RX_PAR_FIRST_BMSK                     0x8000
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_15_RX_PAR_FIRST_SHFT                        0xf
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_14_RX_PAR_FIRST_BMSK                     0x4000
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_14_RX_PAR_FIRST_SHFT                        0xe
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_13_RX_PAR_FIRST_BMSK                     0x2000
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_13_RX_PAR_FIRST_SHFT                        0xd
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_12_RX_PAR_FIRST_BMSK                     0x1000
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_12_RX_PAR_FIRST_SHFT                        0xc
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_11_RX_PAR_FIRST_BMSK                      0x800
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_11_RX_PAR_FIRST_SHFT                        0xb
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_10_RX_PAR_FIRST_BMSK                      0x400
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_10_RX_PAR_FIRST_SHFT                        0xa
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_9_RX_PAR_FIRST_BMSK                       0x200
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_9_RX_PAR_FIRST_SHFT                         0x9
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_8_RX_PAR_FIRST_BMSK                       0x100
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_8_RX_PAR_FIRST_SHFT                         0x8
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_7_RX_PAR_FIRST_BMSK                        0x80
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_7_RX_PAR_FIRST_SHFT                         0x7
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_6_RX_PAR_FIRST_BMSK                        0x40
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_6_RX_PAR_FIRST_SHFT                         0x6
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_5_RX_PAR_FIRST_BMSK                        0x20
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_5_RX_PAR_FIRST_SHFT                         0x5
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_4_RX_PAR_FIRST_BMSK                        0x10
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_4_RX_PAR_FIRST_SHFT                         0x4
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_3_RX_PAR_FIRST_BMSK                         0x8
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_3_RX_PAR_FIRST_SHFT                         0x3
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_2_RX_PAR_FIRST_BMSK                         0x4
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_2_RX_PAR_FIRST_SHFT                         0x2
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_1_RX_PAR_FIRST_BMSK                         0x2
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_1_RX_PAR_FIRST_SHFT                         0x1
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_0_RX_PAR_FIRST_BMSK                         0x1
#define HWIO_SPMI_GENI_CFG_REG23_PRIM_0_RX_PAR_FIRST_SHFT                         0x0

#define HWIO_SPMI_GENI_CFG_REG24_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x00000160)
#define HWIO_SPMI_GENI_CFG_REG24_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG24_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG24_ADDR, HWIO_SPMI_GENI_CFG_REG24_RMSK)
#define HWIO_SPMI_GENI_CFG_REG24_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG24_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG24_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG24_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG24_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG24_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG24_IN)
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_23_ACC_PAR_EN_BMSK                     0x800000
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_23_ACC_PAR_EN_SHFT                         0x17
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_22_ACC_PAR_EN_BMSK                     0x400000
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_22_ACC_PAR_EN_SHFT                         0x16
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_21_ACC_PAR_EN_BMSK                     0x200000
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_21_ACC_PAR_EN_SHFT                         0x15
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_20_ACC_PAR_EN_BMSK                     0x100000
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_20_ACC_PAR_EN_SHFT                         0x14
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_19_ACC_PAR_EN_BMSK                      0x80000
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_19_ACC_PAR_EN_SHFT                         0x13
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_18_ACC_PAR_EN_BMSK                      0x40000
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_18_ACC_PAR_EN_SHFT                         0x12
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_17_ACC_PAR_EN_BMSK                      0x20000
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_17_ACC_PAR_EN_SHFT                         0x11
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_16_ACC_PAR_EN_BMSK                      0x10000
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_16_ACC_PAR_EN_SHFT                         0x10
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_15_ACC_PAR_EN_BMSK                       0x8000
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_15_ACC_PAR_EN_SHFT                          0xf
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_14_ACC_PAR_EN_BMSK                       0x4000
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_14_ACC_PAR_EN_SHFT                          0xe
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_13_ACC_PAR_EN_BMSK                       0x2000
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_13_ACC_PAR_EN_SHFT                          0xd
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_12_ACC_PAR_EN_BMSK                       0x1000
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_12_ACC_PAR_EN_SHFT                          0xc
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_11_ACC_PAR_EN_BMSK                        0x800
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_11_ACC_PAR_EN_SHFT                          0xb
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_10_ACC_PAR_EN_BMSK                        0x400
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_10_ACC_PAR_EN_SHFT                          0xa
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_9_ACC_PAR_EN_BMSK                         0x200
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_9_ACC_PAR_EN_SHFT                           0x9
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_8_ACC_PAR_EN_BMSK                         0x100
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_8_ACC_PAR_EN_SHFT                           0x8
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_7_ACC_PAR_EN_BMSK                          0x80
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_7_ACC_PAR_EN_SHFT                           0x7
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_6_ACC_PAR_EN_BMSK                          0x40
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_6_ACC_PAR_EN_SHFT                           0x6
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_5_ACC_PAR_EN_BMSK                          0x20
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_5_ACC_PAR_EN_SHFT                           0x5
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_4_ACC_PAR_EN_BMSK                          0x10
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_4_ACC_PAR_EN_SHFT                           0x4
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_3_ACC_PAR_EN_BMSK                           0x8
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_3_ACC_PAR_EN_SHFT                           0x3
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_2_ACC_PAR_EN_BMSK                           0x4
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_2_ACC_PAR_EN_SHFT                           0x2
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_1_ACC_PAR_EN_BMSK                           0x2
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_1_ACC_PAR_EN_SHFT                           0x1
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_0_ACC_PAR_EN_BMSK                           0x1
#define HWIO_SPMI_GENI_CFG_REG24_PRIM_0_ACC_PAR_EN_SHFT                           0x0

#define HWIO_SPMI_GENI_CFG_REG25_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x00000164)
#define HWIO_SPMI_GENI_CFG_REG25_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG25_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG25_ADDR, HWIO_SPMI_GENI_CFG_REG25_RMSK)
#define HWIO_SPMI_GENI_CFG_REG25_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG25_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG25_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG25_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG25_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG25_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG25_IN)
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_11_IO2_FUNC_SEL_BMSK                   0xc00000
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_11_IO2_FUNC_SEL_SHFT                       0x16
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_10_IO2_FUNC_SEL_BMSK                   0x300000
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_10_IO2_FUNC_SEL_SHFT                       0x14
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_9_IO2_FUNC_SEL_BMSK                     0xc0000
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_9_IO2_FUNC_SEL_SHFT                        0x12
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_8_IO2_FUNC_SEL_BMSK                     0x30000
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_8_IO2_FUNC_SEL_SHFT                        0x10
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_7_IO2_FUNC_SEL_BMSK                      0xc000
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_7_IO2_FUNC_SEL_SHFT                         0xe
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_6_IO2_FUNC_SEL_BMSK                      0x3000
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_6_IO2_FUNC_SEL_SHFT                         0xc
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_5_IO2_FUNC_SEL_BMSK                       0xc00
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_5_IO2_FUNC_SEL_SHFT                         0xa
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_4_IO2_FUNC_SEL_BMSK                       0x300
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_4_IO2_FUNC_SEL_SHFT                         0x8
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_3_IO2_FUNC_SEL_BMSK                        0xc0
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_3_IO2_FUNC_SEL_SHFT                         0x6
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_2_IO2_FUNC_SEL_BMSK                        0x30
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_2_IO2_FUNC_SEL_SHFT                         0x4
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_1_IO2_FUNC_SEL_BMSK                         0xc
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_1_IO2_FUNC_SEL_SHFT                         0x2
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_0_IO2_FUNC_SEL_BMSK                         0x3
#define HWIO_SPMI_GENI_CFG_REG25_PRIM_0_IO2_FUNC_SEL_SHFT                         0x0

#define HWIO_SPMI_GENI_CFG_REG26_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x00000168)
#define HWIO_SPMI_GENI_CFG_REG26_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG26_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG26_ADDR, HWIO_SPMI_GENI_CFG_REG26_RMSK)
#define HWIO_SPMI_GENI_CFG_REG26_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG26_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG26_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG26_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG26_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG26_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG26_IN)
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_23_IO2_FUNC_SEL_BMSK                   0xc00000
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_23_IO2_FUNC_SEL_SHFT                       0x16
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_22_IO2_FUNC_SEL_BMSK                   0x300000
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_22_IO2_FUNC_SEL_SHFT                       0x14
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_21_IO2_FUNC_SEL_BMSK                    0xc0000
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_21_IO2_FUNC_SEL_SHFT                       0x12
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_20_IO2_FUNC_SEL_BMSK                    0x30000
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_20_IO2_FUNC_SEL_SHFT                       0x10
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_19_IO2_FUNC_SEL_BMSK                     0xc000
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_19_IO2_FUNC_SEL_SHFT                        0xe
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_18_IO2_FUNC_SEL_BMSK                     0x3000
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_18_IO2_FUNC_SEL_SHFT                        0xc
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_17_IO2_FUNC_SEL_BMSK                      0xc00
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_17_IO2_FUNC_SEL_SHFT                        0xa
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_16_IO2_FUNC_SEL_BMSK                      0x300
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_16_IO2_FUNC_SEL_SHFT                        0x8
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_15_IO2_FUNC_SEL_BMSK                       0xc0
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_15_IO2_FUNC_SEL_SHFT                        0x6
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_14_IO2_FUNC_SEL_BMSK                       0x30
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_14_IO2_FUNC_SEL_SHFT                        0x4
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_13_IO2_FUNC_SEL_BMSK                        0xc
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_13_IO2_FUNC_SEL_SHFT                        0x2
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_12_IO2_FUNC_SEL_BMSK                        0x3
#define HWIO_SPMI_GENI_CFG_REG26_PRIM_12_IO2_FUNC_SEL_SHFT                        0x0

#define HWIO_SPMI_GENI_CFG_REG27_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x0000016c)
#define HWIO_SPMI_GENI_CFG_REG27_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG27_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG27_ADDR, HWIO_SPMI_GENI_CFG_REG27_RMSK)
#define HWIO_SPMI_GENI_CFG_REG27_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG27_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG27_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG27_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG27_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG27_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG27_IN)
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_23_TX_FORCE_DATA_VALUE_BMSK            0x800000
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_23_TX_FORCE_DATA_VALUE_SHFT                0x17
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_22_TX_FORCE_DATA_VALUE_BMSK            0x400000
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_22_TX_FORCE_DATA_VALUE_SHFT                0x16
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_21_TX_FORCE_DATA_VALUE_BMSK            0x200000
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_21_TX_FORCE_DATA_VALUE_SHFT                0x15
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_20_TX_FORCE_DATA_VALUE_BMSK            0x100000
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_20_TX_FORCE_DATA_VALUE_SHFT                0x14
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_19_TX_FORCE_DATA_VALUE_BMSK             0x80000
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_19_TX_FORCE_DATA_VALUE_SHFT                0x13
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_18_TX_FORCE_DATA_VALUE_BMSK             0x40000
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_18_TX_FORCE_DATA_VALUE_SHFT                0x12
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_17_TX_FORCE_DATA_VALUE_BMSK             0x20000
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_17_TX_FORCE_DATA_VALUE_SHFT                0x11
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_16_TX_FORCE_DATA_VALUE_BMSK             0x10000
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_16_TX_FORCE_DATA_VALUE_SHFT                0x10
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_15_TX_FORCE_DATA_VALUE_BMSK              0x8000
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_15_TX_FORCE_DATA_VALUE_SHFT                 0xf
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_14_TX_FORCE_DATA_VALUE_BMSK              0x4000
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_14_TX_FORCE_DATA_VALUE_SHFT                 0xe
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_13_TX_FORCE_DATA_VALUE_BMSK              0x2000
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_13_TX_FORCE_DATA_VALUE_SHFT                 0xd
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_12_TX_FORCE_DATA_VALUE_BMSK              0x1000
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_12_TX_FORCE_DATA_VALUE_SHFT                 0xc
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_11_TX_FORCE_DATA_VALUE_BMSK               0x800
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_11_TX_FORCE_DATA_VALUE_SHFT                 0xb
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_10_TX_FORCE_DATA_VALUE_BMSK               0x400
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_10_TX_FORCE_DATA_VALUE_SHFT                 0xa
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_9_TX_FORCE_DATA_VALUE_BMSK                0x200
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_9_TX_FORCE_DATA_VALUE_SHFT                  0x9
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_8_TX_FORCE_DATA_VALUE_BMSK                0x100
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_8_TX_FORCE_DATA_VALUE_SHFT                  0x8
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_7_TX_FORCE_DATA_VALUE_BMSK                 0x80
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_7_TX_FORCE_DATA_VALUE_SHFT                  0x7
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_6_TX_FORCE_DATA_VALUE_BMSK                 0x40
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_6_TX_FORCE_DATA_VALUE_SHFT                  0x6
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_5_TX_FORCE_DATA_VALUE_BMSK                 0x20
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_5_TX_FORCE_DATA_VALUE_SHFT                  0x5
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_4_TX_FORCE_DATA_VALUE_BMSK                 0x10
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_4_TX_FORCE_DATA_VALUE_SHFT                  0x4
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_3_TX_FORCE_DATA_VALUE_BMSK                  0x8
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_3_TX_FORCE_DATA_VALUE_SHFT                  0x3
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_2_TX_FORCE_DATA_VALUE_BMSK                  0x4
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_2_TX_FORCE_DATA_VALUE_SHFT                  0x2
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_1_TX_FORCE_DATA_VALUE_BMSK                  0x2
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_1_TX_FORCE_DATA_VALUE_SHFT                  0x1
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_0_TX_FORCE_DATA_VALUE_BMSK                  0x1
#define HWIO_SPMI_GENI_CFG_REG27_PRIM_0_TX_FORCE_DATA_VALUE_SHFT                  0x0

#define HWIO_SPMI_GENI_CFG_REG28_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x00000170)
#define HWIO_SPMI_GENI_CFG_REG28_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG28_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG28_ADDR, HWIO_SPMI_GENI_CFG_REG28_RMSK)
#define HWIO_SPMI_GENI_CFG_REG28_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG28_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG28_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG28_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG28_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG28_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG28_IN)
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_23_RX_FORCE_DATA_VALUE_BMSK            0x800000
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_23_RX_FORCE_DATA_VALUE_SHFT                0x17
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_22_RX_FORCE_DATA_VALUE_BMSK            0x400000
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_22_RX_FORCE_DATA_VALUE_SHFT                0x16
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_21_RX_FORCE_DATA_VALUE_BMSK            0x200000
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_21_RX_FORCE_DATA_VALUE_SHFT                0x15
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_20_RX_FORCE_DATA_VALUE_BMSK            0x100000
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_20_RX_FORCE_DATA_VALUE_SHFT                0x14
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_19_RX_FORCE_DATA_VALUE_BMSK             0x80000
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_19_RX_FORCE_DATA_VALUE_SHFT                0x13
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_18_RX_FORCE_DATA_VALUE_BMSK             0x40000
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_18_RX_FORCE_DATA_VALUE_SHFT                0x12
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_17_RX_FORCE_DATA_VALUE_BMSK             0x20000
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_17_RX_FORCE_DATA_VALUE_SHFT                0x11
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_16_RX_FORCE_DATA_VALUE_BMSK             0x10000
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_16_RX_FORCE_DATA_VALUE_SHFT                0x10
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_15_RX_FORCE_DATA_VALUE_BMSK              0x8000
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_15_RX_FORCE_DATA_VALUE_SHFT                 0xf
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_14_RX_FORCE_DATA_VALUE_BMSK              0x4000
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_14_RX_FORCE_DATA_VALUE_SHFT                 0xe
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_13_RX_FORCE_DATA_VALUE_BMSK              0x2000
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_13_RX_FORCE_DATA_VALUE_SHFT                 0xd
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_12_RX_FORCE_DATA_VALUE_BMSK              0x1000
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_12_RX_FORCE_DATA_VALUE_SHFT                 0xc
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_11_RX_FORCE_DATA_VALUE_BMSK               0x800
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_11_RX_FORCE_DATA_VALUE_SHFT                 0xb
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_10_RX_FORCE_DATA_VALUE_BMSK               0x400
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_10_RX_FORCE_DATA_VALUE_SHFT                 0xa
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_9_RX_FORCE_DATA_VALUE_BMSK                0x200
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_9_RX_FORCE_DATA_VALUE_SHFT                  0x9
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_8_RX_FORCE_DATA_VALUE_BMSK                0x100
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_8_RX_FORCE_DATA_VALUE_SHFT                  0x8
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_7_RX_FORCE_DATA_VALUE_BMSK                 0x80
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_7_RX_FORCE_DATA_VALUE_SHFT                  0x7
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_6_RX_FORCE_DATA_VALUE_BMSK                 0x40
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_6_RX_FORCE_DATA_VALUE_SHFT                  0x6
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_5_RX_FORCE_DATA_VALUE_BMSK                 0x20
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_5_RX_FORCE_DATA_VALUE_SHFT                  0x5
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_4_RX_FORCE_DATA_VALUE_BMSK                 0x10
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_4_RX_FORCE_DATA_VALUE_SHFT                  0x4
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_3_RX_FORCE_DATA_VALUE_BMSK                  0x8
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_3_RX_FORCE_DATA_VALUE_SHFT                  0x3
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_2_RX_FORCE_DATA_VALUE_BMSK                  0x4
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_2_RX_FORCE_DATA_VALUE_SHFT                  0x2
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_1_RX_FORCE_DATA_VALUE_BMSK                  0x2
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_1_RX_FORCE_DATA_VALUE_SHFT                  0x1
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_0_RX_FORCE_DATA_VALUE_BMSK                  0x1
#define HWIO_SPMI_GENI_CFG_REG28_PRIM_0_RX_FORCE_DATA_VALUE_SHFT                  0x0

#define HWIO_SPMI_GENI_CFG_REG29_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x00000174)
#define HWIO_SPMI_GENI_CFG_REG29_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG29_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG29_ADDR, HWIO_SPMI_GENI_CFG_REG29_RMSK)
#define HWIO_SPMI_GENI_CFG_REG29_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG29_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG29_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG29_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG29_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG29_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG29_IN)
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_23_TX_TIME_COUNTER_EN_BMSK             0x800000
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_23_TX_TIME_COUNTER_EN_SHFT                 0x17
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_22_TX_TIME_COUNTER_EN_BMSK             0x400000
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_22_TX_TIME_COUNTER_EN_SHFT                 0x16
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_21_TX_TIME_COUNTER_EN_BMSK             0x200000
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_21_TX_TIME_COUNTER_EN_SHFT                 0x15
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_20_TX_TIME_COUNTER_EN_BMSK             0x100000
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_20_TX_TIME_COUNTER_EN_SHFT                 0x14
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_19_TX_TIME_COUNTER_EN_BMSK              0x80000
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_19_TX_TIME_COUNTER_EN_SHFT                 0x13
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_18_TX_TIME_COUNTER_EN_BMSK              0x40000
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_18_TX_TIME_COUNTER_EN_SHFT                 0x12
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_17_TX_TIME_COUNTER_EN_BMSK              0x20000
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_17_TX_TIME_COUNTER_EN_SHFT                 0x11
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_16_TX_TIME_COUNTER_EN_BMSK              0x10000
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_16_TX_TIME_COUNTER_EN_SHFT                 0x10
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_15_TX_TIME_COUNTER_EN_BMSK               0x8000
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_15_TX_TIME_COUNTER_EN_SHFT                  0xf
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_14_TX_TIME_COUNTER_EN_BMSK               0x4000
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_14_TX_TIME_COUNTER_EN_SHFT                  0xe
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_13_TX_TIME_COUNTER_EN_BMSK               0x2000
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_13_TX_TIME_COUNTER_EN_SHFT                  0xd
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_12_TX_TIME_COUNTER_EN_BMSK               0x1000
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_12_TX_TIME_COUNTER_EN_SHFT                  0xc
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_11_TX_TIME_COUNTER_EN_BMSK                0x800
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_11_TX_TIME_COUNTER_EN_SHFT                  0xb
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_10_TX_TIME_COUNTER_EN_BMSK                0x400
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_10_TX_TIME_COUNTER_EN_SHFT                  0xa
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_9_TX_TIME_COUNTER_EN_BMSK                 0x200
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_9_TX_TIME_COUNTER_EN_SHFT                   0x9
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_8_TX_TIME_COUNTER_EN_BMSK                 0x100
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_8_TX_TIME_COUNTER_EN_SHFT                   0x8
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_7_TX_TIME_COUNTER_EN_BMSK                  0x80
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_7_TX_TIME_COUNTER_EN_SHFT                   0x7
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_6_TX_TIME_COUNTER_EN_BMSK                  0x40
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_6_TX_TIME_COUNTER_EN_SHFT                   0x6
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_5_TX_TIME_COUNTER_EN_BMSK                  0x20
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_5_TX_TIME_COUNTER_EN_SHFT                   0x5
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_4_TX_TIME_COUNTER_EN_BMSK                  0x10
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_4_TX_TIME_COUNTER_EN_SHFT                   0x4
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_3_TX_TIME_COUNTER_EN_BMSK                   0x8
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_3_TX_TIME_COUNTER_EN_SHFT                   0x3
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_2_TX_TIME_COUNTER_EN_BMSK                   0x4
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_2_TX_TIME_COUNTER_EN_SHFT                   0x2
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_1_TX_TIME_COUNTER_EN_BMSK                   0x2
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_1_TX_TIME_COUNTER_EN_SHFT                   0x1
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_0_TX_TIME_COUNTER_EN_BMSK                   0x1
#define HWIO_SPMI_GENI_CFG_REG29_PRIM_0_TX_TIME_COUNTER_EN_SHFT                   0x0

#define HWIO_SPMI_GENI_CFG_REG30_ADDR                                      (SPMI_GENI_CFG_REG_BASE      + 0x00000178)
#define HWIO_SPMI_GENI_CFG_REG30_RMSK                                        0xffffff
#define HWIO_SPMI_GENI_CFG_REG30_IN          \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG30_ADDR, HWIO_SPMI_GENI_CFG_REG30_RMSK)
#define HWIO_SPMI_GENI_CFG_REG30_INM(m)      \
        in_dword_masked(HWIO_SPMI_GENI_CFG_REG30_ADDR, m)
#define HWIO_SPMI_GENI_CFG_REG30_OUT(v)      \
        out_dword(HWIO_SPMI_GENI_CFG_REG30_ADDR,v)
#define HWIO_SPMI_GENI_CFG_REG30_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_REG30_ADDR,m,v,HWIO_SPMI_GENI_CFG_REG30_IN)
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_23_RX_TIME_COUNTER_EN_BMSK             0x800000
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_23_RX_TIME_COUNTER_EN_SHFT                 0x17
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_22_RX_TIME_COUNTER_EN_BMSK             0x400000
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_22_RX_TIME_COUNTER_EN_SHFT                 0x16
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_21_RX_TIME_COUNTER_EN_BMSK             0x200000
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_21_RX_TIME_COUNTER_EN_SHFT                 0x15
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_20_RX_TIME_COUNTER_EN_BMSK             0x100000
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_20_RX_TIME_COUNTER_EN_SHFT                 0x14
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_19_RX_TIME_COUNTER_EN_BMSK              0x80000
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_19_RX_TIME_COUNTER_EN_SHFT                 0x13
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_18_RX_TIME_COUNTER_EN_BMSK              0x40000
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_18_RX_TIME_COUNTER_EN_SHFT                 0x12
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_17_RX_TIME_COUNTER_EN_BMSK              0x20000
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_17_RX_TIME_COUNTER_EN_SHFT                 0x11
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_16_RX_TIME_COUNTER_EN_BMSK              0x10000
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_16_RX_TIME_COUNTER_EN_SHFT                 0x10
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_15_RX_TIME_COUNTER_EN_BMSK               0x8000
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_15_RX_TIME_COUNTER_EN_SHFT                  0xf
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_14_RX_TIME_COUNTER_EN_BMSK               0x4000
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_14_RX_TIME_COUNTER_EN_SHFT                  0xe
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_13_RX_TIME_COUNTER_EN_BMSK               0x2000
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_13_RX_TIME_COUNTER_EN_SHFT                  0xd
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_12_RX_TIME_COUNTER_EN_BMSK               0x1000
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_12_RX_TIME_COUNTER_EN_SHFT                  0xc
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_11_RX_TIME_COUNTER_EN_BMSK                0x800
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_11_RX_TIME_COUNTER_EN_SHFT                  0xb
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_10_RX_TIME_COUNTER_EN_BMSK                0x400
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_10_RX_TIME_COUNTER_EN_SHFT                  0xa
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_9_RX_TIME_COUNTER_EN_BMSK                 0x200
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_9_RX_TIME_COUNTER_EN_SHFT                   0x9
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_8_RX_TIME_COUNTER_EN_BMSK                 0x100
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_8_RX_TIME_COUNTER_EN_SHFT                   0x8
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_7_RX_TIME_COUNTER_EN_BMSK                  0x80
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_7_RX_TIME_COUNTER_EN_SHFT                   0x7
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_6_RX_TIME_COUNTER_EN_BMSK                  0x40
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_6_RX_TIME_COUNTER_EN_SHFT                   0x6
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_5_RX_TIME_COUNTER_EN_BMSK                  0x20
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_5_RX_TIME_COUNTER_EN_SHFT                   0x5
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_4_RX_TIME_COUNTER_EN_BMSK                  0x10
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_4_RX_TIME_COUNTER_EN_SHFT                   0x4
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_3_RX_TIME_COUNTER_EN_BMSK                   0x8
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_3_RX_TIME_COUNTER_EN_SHFT                   0x3
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_2_RX_TIME_COUNTER_EN_BMSK                   0x4
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_2_RX_TIME_COUNTER_EN_SHFT                   0x2
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_1_RX_TIME_COUNTER_EN_BMSK                   0x2
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_1_RX_TIME_COUNTER_EN_SHFT                   0x1
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_0_RX_TIME_COUNTER_EN_BMSK                   0x1
#define HWIO_SPMI_GENI_CFG_REG30_PRIM_0_RX_TIME_COUNTER_EN_SHFT                   0x0

#define HWIO_SPMI_GENI_CFG_RAMn_ADDR(n)                                    (SPMI_GENI_CFG_REG_BASE      + 0x00000200 + 0x4 * (n))
#define HWIO_SPMI_GENI_CFG_RAMn_RMSK                                         0x1fffff
#define HWIO_SPMI_GENI_CFG_RAMn_MAXn                                              255
#define HWIO_SPMI_GENI_CFG_RAMn_INI(n)        \
        in_dword_masked(HWIO_SPMI_GENI_CFG_RAMn_ADDR(n), HWIO_SPMI_GENI_CFG_RAMn_RMSK)
#define HWIO_SPMI_GENI_CFG_RAMn_INMI(n,mask)    \
        in_dword_masked(HWIO_SPMI_GENI_CFG_RAMn_ADDR(n), mask)
#define HWIO_SPMI_GENI_CFG_RAMn_OUTI(n,val)    \
        out_dword(HWIO_SPMI_GENI_CFG_RAMn_ADDR(n),val)
#define HWIO_SPMI_GENI_CFG_RAMn_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_SPMI_GENI_CFG_RAMn_ADDR(n),mask,val,HWIO_SPMI_GENI_CFG_RAMn_INI(n))
#define HWIO_SPMI_GENI_CFG_RAMn_TBD_BMSK                                     0x1fffff
#define HWIO_SPMI_GENI_CFG_RAMn_TBD_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: SPMI_CFG
 *--------------------------------------------------------------------------*/

#define SPMI_CFG_REG_BASE                                                             (PMIC_ARB_BASE      + 0x0000a700)

#define HWIO_SPMI_PERIPHm_2OWNER_TABLE_REG_ADDR(m)                                    (SPMI_CFG_REG_BASE      + 0x00000000 + 0x4 * (m))
#define HWIO_SPMI_PERIPHm_2OWNER_TABLE_REG_RMSK                                        0xfff0007
#define HWIO_SPMI_PERIPHm_2OWNER_TABLE_REG_MAXm                                              255
#define HWIO_SPMI_PERIPHm_2OWNER_TABLE_REG_INI(m)        \
        in_dword_masked(HWIO_SPMI_PERIPHm_2OWNER_TABLE_REG_ADDR(m), HWIO_SPMI_PERIPHm_2OWNER_TABLE_REG_RMSK)
#define HWIO_SPMI_PERIPHm_2OWNER_TABLE_REG_INMI(m,mask)    \
        in_dword_masked(HWIO_SPMI_PERIPHm_2OWNER_TABLE_REG_ADDR(m), mask)
#define HWIO_SPMI_PERIPHm_2OWNER_TABLE_REG_OUTI(m,val)    \
        out_dword(HWIO_SPMI_PERIPHm_2OWNER_TABLE_REG_ADDR(m),val)
#define HWIO_SPMI_PERIPHm_2OWNER_TABLE_REG_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_SPMI_PERIPHm_2OWNER_TABLE_REG_ADDR(m),mask,val,HWIO_SPMI_PERIPHm_2OWNER_TABLE_REG_INI(m))
#define HWIO_SPMI_PERIPHm_2OWNER_TABLE_REG_APID2PPID_BMSK                              0xfff0000
#define HWIO_SPMI_PERIPHm_2OWNER_TABLE_REG_APID2PPID_SHFT                                   0x10
#define HWIO_SPMI_PERIPHm_2OWNER_TABLE_REG_PERIPH2OWNER_BMSK                                 0x7
#define HWIO_SPMI_PERIPHm_2OWNER_TABLE_REG_PERIPH2OWNER_SHFT                                 0x0

#define HWIO_SPMI_MAPPING_TABLE_REGk_ADDR(k)                                          (SPMI_CFG_REG_BASE      + 0x00000400 + 0x4 * (k))
#define HWIO_SPMI_MAPPING_TABLE_REGk_RMSK                                               0x3fffff
#define HWIO_SPMI_MAPPING_TABLE_REGk_MAXk                                                    254
#define HWIO_SPMI_MAPPING_TABLE_REGk_INI(k)        \
        in_dword_masked(HWIO_SPMI_MAPPING_TABLE_REGk_ADDR(k), HWIO_SPMI_MAPPING_TABLE_REGk_RMSK)
#define HWIO_SPMI_MAPPING_TABLE_REGk_INMI(k,mask)    \
        in_dword_masked(HWIO_SPMI_MAPPING_TABLE_REGk_ADDR(k), mask)
#define HWIO_SPMI_MAPPING_TABLE_REGk_OUTI(k,val)    \
        out_dword(HWIO_SPMI_MAPPING_TABLE_REGk_ADDR(k),val)
#define HWIO_SPMI_MAPPING_TABLE_REGk_OUTMI(k,mask,val) \
        out_dword_masked_ns(HWIO_SPMI_MAPPING_TABLE_REGk_ADDR(k),mask,val,HWIO_SPMI_MAPPING_TABLE_REGk_INI(k))
#define HWIO_SPMI_MAPPING_TABLE_REGk_BIT_INDEX_BMSK                                     0x3c0000
#define HWIO_SPMI_MAPPING_TABLE_REGk_BIT_INDEX_SHFT                                         0x12
#define HWIO_SPMI_MAPPING_TABLE_REGk_BRANCH_RESULT_0_FLAG_BMSK                           0x20000
#define HWIO_SPMI_MAPPING_TABLE_REGk_BRANCH_RESULT_0_FLAG_SHFT                              0x11
#define HWIO_SPMI_MAPPING_TABLE_REGk_BRANCH_RESULT_0_BMSK                                0x1fe00
#define HWIO_SPMI_MAPPING_TABLE_REGk_BRANCH_RESULT_0_SHFT                                    0x9
#define HWIO_SPMI_MAPPING_TABLE_REGk_BRANCH_RESULT_1_FLAG_BMSK                             0x100
#define HWIO_SPMI_MAPPING_TABLE_REGk_BRANCH_RESULT_1_FLAG_SHFT                               0x8
#define HWIO_SPMI_MAPPING_TABLE_REGk_BRANCH_RESULT_1_BMSK                                   0xff
#define HWIO_SPMI_MAPPING_TABLE_REGk_BRANCH_RESULT_1_SHFT                                    0x0

#define HWIO_SPMI_MID_REG_ADDR                                                        (SPMI_CFG_REG_BASE      + 0x00000800)
#define HWIO_SPMI_MID_REG_RMSK                                                               0x3
#define HWIO_SPMI_MID_REG_IN          \
        in_dword_masked(HWIO_SPMI_MID_REG_ADDR, HWIO_SPMI_MID_REG_RMSK)
#define HWIO_SPMI_MID_REG_INM(m)      \
        in_dword_masked(HWIO_SPMI_MID_REG_ADDR, m)
#define HWIO_SPMI_MID_REG_OUT(v)      \
        out_dword(HWIO_SPMI_MID_REG_ADDR,v)
#define HWIO_SPMI_MID_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_MID_REG_ADDR,m,v,HWIO_SPMI_MID_REG_IN)
#define HWIO_SPMI_MID_REG_MID_BMSK                                                           0x3
#define HWIO_SPMI_MID_REG_MID_SHFT                                                           0x0

#define HWIO_SPMI_CFG_REG_ADDR                                                        (SPMI_CFG_REG_BASE      + 0x00000804)
#define HWIO_SPMI_CFG_REG_RMSK                                                           0x1ffff
#define HWIO_SPMI_CFG_REG_IN          \
        in_dword_masked(HWIO_SPMI_CFG_REG_ADDR, HWIO_SPMI_CFG_REG_RMSK)
#define HWIO_SPMI_CFG_REG_INM(m)      \
        in_dword_masked(HWIO_SPMI_CFG_REG_ADDR, m)
#define HWIO_SPMI_CFG_REG_OUT(v)      \
        out_dword(HWIO_SPMI_CFG_REG_ADDR,v)
#define HWIO_SPMI_CFG_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_CFG_REG_ADDR,m,v,HWIO_SPMI_CFG_REG_IN)
#define HWIO_SPMI_CFG_REG_ARBITER_CTRL_BMSK                                              0x1f000
#define HWIO_SPMI_CFG_REG_ARBITER_CTRL_SHFT                                                  0xc
#define HWIO_SPMI_CFG_REG_ASYNC_SSC_DET_INT_DIS_BMSK                                       0x800
#define HWIO_SPMI_CFG_REG_ASYNC_SSC_DET_INT_DIS_SHFT                                         0xb
#define HWIO_SPMI_CFG_REG_SSC_Q1_DELAY_DIS_BMSK                                            0x400
#define HWIO_SPMI_CFG_REG_SSC_Q1_DELAY_DIS_SHFT                                              0xa
#define HWIO_SPMI_CFG_REG_ARB_UNKNOWN_EN_BMSK                                              0x200
#define HWIO_SPMI_CFG_REG_ARB_UNKNOWN_EN_SHFT                                                0x9
#define HWIO_SPMI_CFG_REG_SSC_WINDOW_EN_BMSK                                               0x100
#define HWIO_SPMI_CFG_REG_SSC_WINDOW_EN_SHFT                                                 0x8
#define HWIO_SPMI_CFG_REG_SSC_DET_INT_DIS_BMSK                                              0x80
#define HWIO_SPMI_CFG_REG_SSC_DET_INT_DIS_SHFT                                               0x7
#define HWIO_SPMI_CFG_REG_FORCE_MPM_CLK_REQ_IMM_BMSK                                        0x40
#define HWIO_SPMI_CFG_REG_FORCE_MPM_CLK_REQ_IMM_SHFT                                         0x6
#define HWIO_SPMI_CFG_REG_FORCE_ARB_AFTER_MASTER_TO_BMSK                                    0x20
#define HWIO_SPMI_CFG_REG_FORCE_ARB_AFTER_MASTER_TO_SHFT                                     0x5
#define HWIO_SPMI_CFG_REG_BUS_IDLE_CONN_MODE_BMSK                                           0x10
#define HWIO_SPMI_CFG_REG_BUS_IDLE_CONN_MODE_SHFT                                            0x4
#define HWIO_SPMI_CFG_REG_FORCE_MASTER_WRITE_ON_ERROR_BMSK                                   0x8
#define HWIO_SPMI_CFG_REG_FORCE_MASTER_WRITE_ON_ERROR_SHFT                                   0x3
#define HWIO_SPMI_CFG_REG_FORCE_MPM_CLK_REQ_BMSK                                             0x4
#define HWIO_SPMI_CFG_REG_FORCE_MPM_CLK_REQ_SHFT                                             0x2
#define HWIO_SPMI_CFG_REG_ARBITER_BYPASS_BMSK                                                0x2
#define HWIO_SPMI_CFG_REG_ARBITER_BYPASS_SHFT                                                0x1
#define HWIO_SPMI_CFG_REG_ARBITER_ENABLE_BMSK                                                0x1
#define HWIO_SPMI_CFG_REG_ARBITER_ENABLE_SHFT                                                0x0

#define HWIO_SPMI_SEC_DISABLE_REG_ADDR                                                (SPMI_CFG_REG_BASE      + 0x00000808)
#define HWIO_SPMI_SEC_DISABLE_REG_RMSK                                                       0x1
#define HWIO_SPMI_SEC_DISABLE_REG_IN          \
        in_dword_masked(HWIO_SPMI_SEC_DISABLE_REG_ADDR, HWIO_SPMI_SEC_DISABLE_REG_RMSK)
#define HWIO_SPMI_SEC_DISABLE_REG_INM(m)      \
        in_dword_masked(HWIO_SPMI_SEC_DISABLE_REG_ADDR, m)
#define HWIO_SPMI_SEC_DISABLE_REG_OUT(v)      \
        out_dword(HWIO_SPMI_SEC_DISABLE_REG_ADDR,v)
#define HWIO_SPMI_SEC_DISABLE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_SEC_DISABLE_REG_ADDR,m,v,HWIO_SPMI_SEC_DISABLE_REG_IN)
#define HWIO_SPMI_SEC_DISABLE_REG_DISABLE_SECURITY_BMSK                                      0x1
#define HWIO_SPMI_SEC_DISABLE_REG_DISABLE_SECURITY_SHFT                                      0x0

#define HWIO_SPMI_HW_VERSION_ADDR                                                     (SPMI_CFG_REG_BASE      + 0x0000080c)
#define HWIO_SPMI_HW_VERSION_RMSK                                                     0xffffffff
#define HWIO_SPMI_HW_VERSION_IN          \
        in_dword_masked(HWIO_SPMI_HW_VERSION_ADDR, HWIO_SPMI_HW_VERSION_RMSK)
#define HWIO_SPMI_HW_VERSION_INM(m)      \
        in_dword_masked(HWIO_SPMI_HW_VERSION_ADDR, m)
#define HWIO_SPMI_HW_VERSION_HW_VERSION_MAJOR_BMSK                                    0xf0000000
#define HWIO_SPMI_HW_VERSION_HW_VERSION_MAJOR_SHFT                                          0x1c
#define HWIO_SPMI_HW_VERSION_HW_VERSION_MINOR_BMSK                                     0xfff0000
#define HWIO_SPMI_HW_VERSION_HW_VERSION_MINOR_SHFT                                          0x10
#define HWIO_SPMI_HW_VERSION_HW_VERSION_STEP_BMSK                                         0xffff
#define HWIO_SPMI_HW_VERSION_HW_VERSION_STEP_SHFT                                            0x0

#define HWIO_SPMI_CGC_CTRL_ADDR                                                       (SPMI_CFG_REG_BASE      + 0x00000810)
#define HWIO_SPMI_CGC_CTRL_RMSK                                                             0x7f
#define HWIO_SPMI_CGC_CTRL_IN          \
        in_dword_masked(HWIO_SPMI_CGC_CTRL_ADDR, HWIO_SPMI_CGC_CTRL_RMSK)
#define HWIO_SPMI_CGC_CTRL_INM(m)      \
        in_dword_masked(HWIO_SPMI_CGC_CTRL_ADDR, m)
#define HWIO_SPMI_CGC_CTRL_OUT(v)      \
        out_dword(HWIO_SPMI_CGC_CTRL_ADDR,v)
#define HWIO_SPMI_CGC_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_CGC_CTRL_ADDR,m,v,HWIO_SPMI_CGC_CTRL_IN)
#define HWIO_SPMI_CGC_CTRL_MAP_LOGIC_CLK_CGC_ON_BMSK                                        0x40
#define HWIO_SPMI_CGC_CTRL_MAP_LOGIC_CLK_CGC_ON_SHFT                                         0x6
#define HWIO_SPMI_CGC_CTRL_RPU_CLK_CGC_ON_BMSK                                              0x20
#define HWIO_SPMI_CGC_CTRL_RPU_CLK_CGC_ON_SHFT                                               0x5
#define HWIO_SPMI_CGC_CTRL_MWB_CLK_CGC_ON_BMSK                                              0x10
#define HWIO_SPMI_CGC_CTRL_MWB_CLK_CGC_ON_SHFT                                               0x4
#define HWIO_SPMI_CGC_CTRL_PIC_CLK_CGC_ON_BMSK                                               0x8
#define HWIO_SPMI_CGC_CTRL_PIC_CLK_CGC_ON_SHFT                                               0x3
#define HWIO_SPMI_CGC_CTRL_PAC_CLK_CGC_ON_BMSK                                               0x4
#define HWIO_SPMI_CGC_CTRL_PAC_CLK_CGC_ON_SHFT                                               0x2
#define HWIO_SPMI_CGC_CTRL_CFG_AHB_BRIDGE_WR_CLK_CGC_ON_BMSK                                 0x2
#define HWIO_SPMI_CGC_CTRL_CFG_AHB_BRIDGE_WR_CLK_CGC_ON_SHFT                                 0x1
#define HWIO_SPMI_CGC_CTRL_CFG_AHB_BRIDGE_CLK_CGC_ON_BMSK                                    0x1
#define HWIO_SPMI_CGC_CTRL_CFG_AHB_BRIDGE_CLK_CGC_ON_SHFT                                    0x0

#define HWIO_SPMI_MWB_ENABLE_REG_ADDR                                                 (SPMI_CFG_REG_BASE      + 0x00000814)
#define HWIO_SPMI_MWB_ENABLE_REG_RMSK                                                        0x1
#define HWIO_SPMI_MWB_ENABLE_REG_IN          \
        in_dword_masked(HWIO_SPMI_MWB_ENABLE_REG_ADDR, HWIO_SPMI_MWB_ENABLE_REG_RMSK)
#define HWIO_SPMI_MWB_ENABLE_REG_INM(m)      \
        in_dword_masked(HWIO_SPMI_MWB_ENABLE_REG_ADDR, m)
#define HWIO_SPMI_MWB_ENABLE_REG_OUT(v)      \
        out_dword(HWIO_SPMI_MWB_ENABLE_REG_ADDR,v)
#define HWIO_SPMI_MWB_ENABLE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_MWB_ENABLE_REG_ADDR,m,v,HWIO_SPMI_MWB_ENABLE_REG_IN)
#define HWIO_SPMI_MWB_ENABLE_REG_MWB_ENABLE_BMSK                                             0x1
#define HWIO_SPMI_MWB_ENABLE_REG_MWB_ENABLE_SHFT                                             0x0

#define HWIO_SPMI_CHAR_CFG_ADDR                                                       (SPMI_CFG_REG_BASE      + 0x00000840)
#define HWIO_SPMI_CHAR_CFG_RMSK                                                          0xfff11
#define HWIO_SPMI_CHAR_CFG_IN          \
        in_dword_masked(HWIO_SPMI_CHAR_CFG_ADDR, HWIO_SPMI_CHAR_CFG_RMSK)
#define HWIO_SPMI_CHAR_CFG_INM(m)      \
        in_dword_masked(HWIO_SPMI_CHAR_CFG_ADDR, m)
#define HWIO_SPMI_CHAR_CFG_OUT(v)      \
        out_dword(HWIO_SPMI_CHAR_CFG_ADDR,v)
#define HWIO_SPMI_CHAR_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_CHAR_CFG_ADDR,m,v,HWIO_SPMI_CHAR_CFG_IN)
#define HWIO_SPMI_CHAR_CFG_CHAR_MODE_BMSK                                                0xff000
#define HWIO_SPMI_CHAR_CFG_CHAR_MODE_SHFT                                                    0xc
#define HWIO_SPMI_CHAR_CFG_CHAR_STATUS_BMSK                                                0xf00
#define HWIO_SPMI_CHAR_CFG_CHAR_STATUS_SHFT                                                  0x8
#define HWIO_SPMI_CHAR_CFG_DIRECTION_BMSK                                                   0x10
#define HWIO_SPMI_CHAR_CFG_DIRECTION_SHFT                                                    0x4
#define HWIO_SPMI_CHAR_CFG_ENABLE_BMSK                                                       0x1
#define HWIO_SPMI_CHAR_CFG_ENABLE_SHFT                                                       0x0

#define HWIO_SPMI_CHAR_DATA_n_ADDR(n)                                                 (SPMI_CFG_REG_BASE      + 0x00000844 + 0x4 * (n))
#define HWIO_SPMI_CHAR_DATA_n_RMSK                                                        0xffff
#define HWIO_SPMI_CHAR_DATA_n_MAXn                                                             1
#define HWIO_SPMI_CHAR_DATA_n_INI(n)        \
        in_dword_masked(HWIO_SPMI_CHAR_DATA_n_ADDR(n), HWIO_SPMI_CHAR_DATA_n_RMSK)
#define HWIO_SPMI_CHAR_DATA_n_INMI(n,mask)    \
        in_dword_masked(HWIO_SPMI_CHAR_DATA_n_ADDR(n), mask)
#define HWIO_SPMI_CHAR_DATA_n_OUTI(n,val)    \
        out_dword(HWIO_SPMI_CHAR_DATA_n_ADDR(n),val)
#define HWIO_SPMI_CHAR_DATA_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_SPMI_CHAR_DATA_n_ADDR(n),mask,val,HWIO_SPMI_CHAR_DATA_n_INI(n))
#define HWIO_SPMI_CHAR_DATA_n_DIN_ACTUAL_BMSK                                             0xff00
#define HWIO_SPMI_CHAR_DATA_n_DIN_ACTUAL_SHFT                                                0x8
#define HWIO_SPMI_CHAR_DATA_n_DOUT_DATA_DIN_EXP_BMSK                                        0xff
#define HWIO_SPMI_CHAR_DATA_n_DOUT_DATA_DIN_EXP_SHFT                                         0x0

#define HWIO_SPMI_CMPR_EN_REG_ADDR                                                    (SPMI_CFG_REG_BASE      + 0x00000854)
#define HWIO_SPMI_CMPR_EN_REG_RMSK                                                           0x1
#define HWIO_SPMI_CMPR_EN_REG_IN          \
        in_dword_masked(HWIO_SPMI_CMPR_EN_REG_ADDR, HWIO_SPMI_CMPR_EN_REG_RMSK)
#define HWIO_SPMI_CMPR_EN_REG_INM(m)      \
        in_dword_masked(HWIO_SPMI_CMPR_EN_REG_ADDR, m)
#define HWIO_SPMI_CMPR_EN_REG_OUT(v)      \
        out_dword(HWIO_SPMI_CMPR_EN_REG_ADDR,v)
#define HWIO_SPMI_CMPR_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_CMPR_EN_REG_ADDR,m,v,HWIO_SPMI_CMPR_EN_REG_IN)
#define HWIO_SPMI_CMPR_EN_REG_CMPR_ENABLE_BMSK                                               0x1
#define HWIO_SPMI_CMPR_EN_REG_CMPR_ENABLE_SHFT                                               0x0

#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_ADDR                                            (SPMI_CFG_REG_BASE      + 0x00000900)
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_RMSK                                                 0xfff
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_IN          \
        in_dword_masked(HWIO_SPMI_PROTOCOL_IRQ_STATUS_ADDR, HWIO_SPMI_PROTOCOL_IRQ_STATUS_RMSK)
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_INM(m)      \
        in_dword_masked(HWIO_SPMI_PROTOCOL_IRQ_STATUS_ADDR, m)
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_ARBITER_DISCONNECTED_BMSK                            0x800
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_ARBITER_DISCONNECTED_SHFT                              0xb
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_ARBITER_CONNECTED_BMSK                               0x400
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_ARBITER_CONNECTED_SHFT                                 0xa
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_PERIH_IRQ_LOST_BMSK                                  0x200
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_PERIH_IRQ_LOST_SHFT                                    0x9
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_UNEXPECTED_SSC_BMSK                                  0x100
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_UNEXPECTED_SSC_SHFT                                    0x8
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_NO_RESPONSE_DATA_FRAME_DETECTED_BMSK                  0x80
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_NO_RESPONSE_DATA_FRAME_DETECTED_SHFT                   0x7
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_NO_RESPONSE_CMD_FRAME_DETECTED_BMSK                   0x40
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_NO_RESPONSE_CMD_FRAME_DETECTED_SHFT                    0x6
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_FALSE_MASTER_ARBITRATION_WIN_BMSK                     0x20
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_FALSE_MASTER_ARBITRATION_WIN_SHFT                      0x5
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_FALSE_BUS_REQUEST_BMSK                                0x10
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_FALSE_BUS_REQUEST_SHFT                                 0x4
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_UNSUPPORTED_COMMAND_BMSK                               0x8
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_UNSUPPORTED_COMMAND_SHFT                               0x3
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_DATA_ADDR_FRAME_PARITY_ERROR_BMSK                      0x4
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_DATA_ADDR_FRAME_PARITY_ERROR_SHFT                      0x2
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_SLAVE_CMD_FRAME_PARITY_ERROR_BMSK                      0x2
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_SLAVE_CMD_FRAME_PARITY_ERROR_SHFT                      0x1
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_MASTER_CMD_FRAME_PARITY_ERROR_BMSK                     0x1
#define HWIO_SPMI_PROTOCOL_IRQ_STATUS_MASTER_CMD_FRAME_PARITY_ERROR_SHFT                     0x0

#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_ADDR                                            (SPMI_CFG_REG_BASE      + 0x00000904)
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_RMSK                                                 0xfff
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_IN          \
        in_dword_masked(HWIO_SPMI_PROTOCOL_IRQ_ENABLE_ADDR, HWIO_SPMI_PROTOCOL_IRQ_ENABLE_RMSK)
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_INM(m)      \
        in_dword_masked(HWIO_SPMI_PROTOCOL_IRQ_ENABLE_ADDR, m)
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_OUT(v)      \
        out_dword(HWIO_SPMI_PROTOCOL_IRQ_ENABLE_ADDR,v)
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_PROTOCOL_IRQ_ENABLE_ADDR,m,v,HWIO_SPMI_PROTOCOL_IRQ_ENABLE_IN)
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_ARBITER_DISCONNECTED_BMSK                            0x800
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_ARBITER_DISCONNECTED_SHFT                              0xb
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_ARBITER_CONNECTED_BMSK                               0x400
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_ARBITER_CONNECTED_SHFT                                 0xa
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_PERIH_IRQ_LOST_BMSK                                  0x200
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_PERIH_IRQ_LOST_SHFT                                    0x9
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_UNEXPECTED_SSC_BMSK                                  0x100
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_UNEXPECTED_SSC_SHFT                                    0x8
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_NO_RESPONSE_DATA_FRAME_DETECTED_BMSK                  0x80
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_NO_RESPONSE_DATA_FRAME_DETECTED_SHFT                   0x7
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_NO_RESPONSE_CMD_FRAME_DETECTED_BMSK                   0x40
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_NO_RESPONSE_CMD_FRAME_DETECTED_SHFT                    0x6
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_FALSE_MASTER_ARBITRATION_WIN_BMSK                     0x20
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_FALSE_MASTER_ARBITRATION_WIN_SHFT                      0x5
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_FALSE_BUS_REQUEST_BMSK                                0x10
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_FALSE_BUS_REQUEST_SHFT                                 0x4
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_UNSUPPORTED_COMMAND_BMSK                               0x8
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_UNSUPPORTED_COMMAND_SHFT                               0x3
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_DATA_ADDR_FRAME_PARITY_ERROR_BMSK                      0x4
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_DATA_ADDR_FRAME_PARITY_ERROR_SHFT                      0x2
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_SLAVE_CMD_FRAME_PARITY_ERROR_BMSK                      0x2
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_SLAVE_CMD_FRAME_PARITY_ERROR_SHFT                      0x1
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_MASTER_CMD_FRAME_PARITY_ERROR_BMSK                     0x1
#define HWIO_SPMI_PROTOCOL_IRQ_ENABLE_MASTER_CMD_FRAME_PARITY_ERROR_SHFT                     0x0

#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_ADDR                                             (SPMI_CFG_REG_BASE      + 0x00000908)
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_RMSK                                                  0xfff
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_OUT(v)      \
        out_dword(HWIO_SPMI_PROTOCOL_IRQ_CLEAR_ADDR,v)
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_ARBITER_DISCONNECTED_BMSK                             0x800
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_ARBITER_DISCONNECTED_SHFT                               0xb
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_ARBITER_CONNECTED_BMSK                                0x400
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_ARBITER_CONNECTED_SHFT                                  0xa
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_PERIH_IRQ_LOST_BMSK                                   0x200
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_PERIH_IRQ_LOST_SHFT                                     0x9
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_UNEXPECTED_SSC_BMSK                                   0x100
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_UNEXPECTED_SSC_SHFT                                     0x8
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_NO_RESPONSE_DATA_FRAME_DETECTED_BMSK                   0x80
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_NO_RESPONSE_DATA_FRAME_DETECTED_SHFT                    0x7
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_NO_RESPONSE_CMD_FRAME_DETECTED_BMSK                    0x40
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_NO_RESPONSE_CMD_FRAME_DETECTED_SHFT                     0x6
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_FALSE_MASTER_ARBITRATION_WIN_BMSK                      0x20
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_FALSE_MASTER_ARBITRATION_WIN_SHFT                       0x5
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_FALSE_BUS_REQUEST_BMSK                                 0x10
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_FALSE_BUS_REQUEST_SHFT                                  0x4
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_UNSUPPORTED_COMMAND_BMSK                                0x8
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_UNSUPPORTED_COMMAND_SHFT                                0x3
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_DATA_ADDR_FRAME_PARITY_ERROR_BMSK                       0x4
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_DATA_ADDR_FRAME_PARITY_ERROR_SHFT                       0x2
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_SLAVE_CMD_FRAME_PARITY_ERROR_BMSK                       0x2
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_SLAVE_CMD_FRAME_PARITY_ERROR_SHFT                       0x1
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_MASTER_CMD_FRAME_PARITY_ERROR_BMSK                      0x1
#define HWIO_SPMI_PROTOCOL_IRQ_CLEAR_MASTER_CMD_FRAME_PARITY_ERROR_SHFT                      0x0

#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_ADDR                                            (SPMI_CFG_REG_BASE      + 0x0000090c)
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_RMSK                                                 0xfff
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_OUT(v)      \
        out_dword(HWIO_SPMI_PROTOCOL_IRQ_EN_SET_ADDR,v)
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_ARBITER_DISCONNECTED_BMSK                            0x800
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_ARBITER_DISCONNECTED_SHFT                              0xb
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_ARBITER_CONNECTED_BMSK                               0x400
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_ARBITER_CONNECTED_SHFT                                 0xa
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_PERIH_IRQ_LOST_BMSK                                  0x200
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_PERIH_IRQ_LOST_SHFT                                    0x9
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_UNEXPECTED_SSC_BMSK                                  0x100
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_UNEXPECTED_SSC_SHFT                                    0x8
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_NO_RESPONSE_DATA_FRAME_DETECTED_BMSK                  0x80
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_NO_RESPONSE_DATA_FRAME_DETECTED_SHFT                   0x7
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_NO_RESPONSE_CMD_FRAME_DETECTED_BMSK                   0x40
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_NO_RESPONSE_CMD_FRAME_DETECTED_SHFT                    0x6
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_FALSE_MASTER_ARBITRATION_WIN_BMSK                     0x20
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_FALSE_MASTER_ARBITRATION_WIN_SHFT                      0x5
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_FALSE_BUS_REQUEST_BMSK                                0x10
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_FALSE_BUS_REQUEST_SHFT                                 0x4
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_UNSUPPORTED_COMMAND_BMSK                               0x8
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_UNSUPPORTED_COMMAND_SHFT                               0x3
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_DATA_ADDR_FRAME_PARITY_ERROR_BMSK                      0x4
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_DATA_ADDR_FRAME_PARITY_ERROR_SHFT                      0x2
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_SLAVE_CMD_FRAME_PARITY_ERROR_BMSK                      0x2
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_SLAVE_CMD_FRAME_PARITY_ERROR_SHFT                      0x1
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_MASTER_CMD_FRAME_PARITY_ERROR_BMSK                     0x1
#define HWIO_SPMI_PROTOCOL_IRQ_EN_SET_MASTER_CMD_FRAME_PARITY_ERROR_SHFT                     0x0

#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_ADDR                                          (SPMI_CFG_REG_BASE      + 0x00000910)
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_RMSK                                               0xfff
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_OUT(v)      \
        out_dword(HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_ADDR,v)
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_ARBITER_DISCONNECTED_BMSK                          0x800
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_ARBITER_DISCONNECTED_SHFT                            0xb
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_ARBITER_CONNECTED_BMSK                             0x400
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_ARBITER_CONNECTED_SHFT                               0xa
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_PERIH_IRQ_LOST_BMSK                                0x200
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_PERIH_IRQ_LOST_SHFT                                  0x9
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_UNEXPECTED_SSC_BMSK                                0x100
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_UNEXPECTED_SSC_SHFT                                  0x8
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_NO_RESPONSE_DATA_FRAME_DETECTED_BMSK                0x80
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_NO_RESPONSE_DATA_FRAME_DETECTED_SHFT                 0x7
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_NO_RESPONSE_CMD_FRAME_DETECTED_BMSK                 0x40
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_NO_RESPONSE_CMD_FRAME_DETECTED_SHFT                  0x6
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_FALSE_MASTER_ARBITRATION_WIN_BMSK                   0x20
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_FALSE_MASTER_ARBITRATION_WIN_SHFT                    0x5
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_FALSE_BUS_REQUEST_BMSK                              0x10
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_FALSE_BUS_REQUEST_SHFT                               0x4
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_UNSUPPORTED_COMMAND_BMSK                             0x8
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_UNSUPPORTED_COMMAND_SHFT                             0x3
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_DATA_ADDR_FRAME_PARITY_ERROR_BMSK                    0x4
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_DATA_ADDR_FRAME_PARITY_ERROR_SHFT                    0x2
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_SLAVE_CMD_FRAME_PARITY_ERROR_BMSK                    0x2
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_SLAVE_CMD_FRAME_PARITY_ERROR_SHFT                    0x1
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_MASTER_CMD_FRAME_PARITY_ERROR_BMSK                   0x1
#define HWIO_SPMI_PROTOCOL_IRQ_EN_CLEAR_MASTER_CMD_FRAME_PARITY_ERROR_SHFT                   0x0

#define HWIO_SPMI_TEST_BUS_CTRL_ADDR                                                  (SPMI_CFG_REG_BASE      + 0x00001900)
#define HWIO_SPMI_TEST_BUS_CTRL_RMSK                                                       0x3ff
#define HWIO_SPMI_TEST_BUS_CTRL_IN          \
        in_dword_masked(HWIO_SPMI_TEST_BUS_CTRL_ADDR, HWIO_SPMI_TEST_BUS_CTRL_RMSK)
#define HWIO_SPMI_TEST_BUS_CTRL_INM(m)      \
        in_dword_masked(HWIO_SPMI_TEST_BUS_CTRL_ADDR, m)
#define HWIO_SPMI_TEST_BUS_CTRL_OUT(v)      \
        out_dword(HWIO_SPMI_TEST_BUS_CTRL_ADDR,v)
#define HWIO_SPMI_TEST_BUS_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_TEST_BUS_CTRL_ADDR,m,v,HWIO_SPMI_TEST_BUS_CTRL_IN)
#define HWIO_SPMI_TEST_BUS_CTRL_TEST_BUS_ARB_SEL_BMSK                                      0x3c0
#define HWIO_SPMI_TEST_BUS_CTRL_TEST_BUS_ARB_SEL_SHFT                                        0x6
#define HWIO_SPMI_TEST_BUS_CTRL_TEST_BUS_INT_SEL_BMSK                                       0x3c
#define HWIO_SPMI_TEST_BUS_CTRL_TEST_BUS_INT_SEL_SHFT                                        0x2
#define HWIO_SPMI_TEST_BUS_CTRL_TEST_BUS_SEL_BMSK                                            0x3
#define HWIO_SPMI_TEST_BUS_CTRL_TEST_BUS_SEL_SHFT                                            0x0

#define HWIO_SPMI_HW_SW_EVENTS_CTRL_ADDR                                              (SPMI_CFG_REG_BASE      + 0x00001904)
#define HWIO_SPMI_HW_SW_EVENTS_CTRL_RMSK                                                     0x7
#define HWIO_SPMI_HW_SW_EVENTS_CTRL_IN          \
        in_dword_masked(HWIO_SPMI_HW_SW_EVENTS_CTRL_ADDR, HWIO_SPMI_HW_SW_EVENTS_CTRL_RMSK)
#define HWIO_SPMI_HW_SW_EVENTS_CTRL_INM(m)      \
        in_dword_masked(HWIO_SPMI_HW_SW_EVENTS_CTRL_ADDR, m)
#define HWIO_SPMI_HW_SW_EVENTS_CTRL_OUT(v)      \
        out_dword(HWIO_SPMI_HW_SW_EVENTS_CTRL_ADDR,v)
#define HWIO_SPMI_HW_SW_EVENTS_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPMI_HW_SW_EVENTS_CTRL_ADDR,m,v,HWIO_SPMI_HW_SW_EVENTS_CTRL_IN)
#define HWIO_SPMI_HW_SW_EVENTS_CTRL_HW_SW_EVENTS_SEL_BMSK                                    0x7
#define HWIO_SPMI_HW_SW_EVENTS_CTRL_HW_SW_EVENTS_SEL_SHFT                                    0x0

#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_ADDR(j)                                   (SPMI_CFG_REG_BASE      + 0x00001908 + 0x4 * (j))
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_RMSK                                      0x81818181
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_MAXj                                               7
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_INI(j)        \
        in_dword_masked(HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_ADDR(j), HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_RMSK)
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_INMI(j,mask)    \
        in_dword_masked(HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_ADDR(j), mask)
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_OUTI(j,val)    \
        out_dword(HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_ADDR(j),val)
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_OUTMI(j,mask,val) \
        out_dword_masked_ns(HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_ADDR(j),mask,val,HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_INI(j))
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_HW_EVENTS_EN_D_BMSK                       0x80000000
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_HW_EVENTS_EN_D_SHFT                             0x1f
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_HW_EVENTS_SEL_D_BMSK                       0x1000000
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_HW_EVENTS_SEL_D_SHFT                            0x18
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_HW_EVENTS_EN_C_BMSK                         0x800000
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_HW_EVENTS_EN_C_SHFT                             0x17
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_HW_EVENTS_SEL_C_BMSK                         0x10000
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_HW_EVENTS_SEL_C_SHFT                            0x10
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_HW_EVENTS_EN_B_BMSK                           0x8000
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_HW_EVENTS_EN_B_SHFT                              0xf
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_HW_EVENTS_SEL_B_BMSK                           0x100
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_HW_EVENTS_SEL_B_SHFT                             0x8
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_HW_EVENTS_EN_A_BMSK                             0x80
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_HW_EVENTS_EN_A_SHFT                              0x7
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_HW_EVENTS_SEL_A_BMSK                             0x1
#define HWIO_SPMI_HW_SW_EVENTS_BITWISE_REGj_HW_EVENTS_SEL_A_SHFT                             0x0

/*----------------------------------------------------------------------------
 * MODULE: SPMI_PIC
 *--------------------------------------------------------------------------*/

#define SPMI_PIC_REG_BASE                                             (PMIC_ARB_BASE      + 0x01800000)

#define HWIO_SPMI_PIC_OWNERm_ACC_STATUSn_ADDR(n,m)                    (SPMI_PIC_REG_BASE      + 0x00100000 + 0x1000 * (m) + 0x4 * (n))
#define HWIO_SPMI_PIC_OWNERm_ACC_STATUSn_RMSK                         0xffffffff
#define HWIO_SPMI_PIC_OWNERm_ACC_STATUSn_MAXn                                  7
#define HWIO_SPMI_PIC_OWNERm_ACC_STATUSn_MAXm                                  7
#define HWIO_SPMI_PIC_OWNERm_ACC_STATUSn_INI2(n,m)        \
        in_dword_masked(HWIO_SPMI_PIC_OWNERm_ACC_STATUSn_ADDR(n,m), HWIO_SPMI_PIC_OWNERm_ACC_STATUSn_RMSK)
#define HWIO_SPMI_PIC_OWNERm_ACC_STATUSn_INMI2(n,m,mask)    \
        in_dword_masked(HWIO_SPMI_PIC_OWNERm_ACC_STATUSn_ADDR(n,m), mask)
#define HWIO_SPMI_PIC_OWNERm_ACC_STATUSn_INT_ACC_STATUS_BMSK          0xffffffff
#define HWIO_SPMI_PIC_OWNERm_ACC_STATUSn_INT_ACC_STATUS_SHFT                 0x0

#define HWIO_SPMI_PIC_ACC_ENABLEn_ADDR(n)                             (SPMI_PIC_REG_BASE      + 0x00000000 + 0x1000 * (n))
#define HWIO_SPMI_PIC_ACC_ENABLEn_RMSK                                       0x1
#define HWIO_SPMI_PIC_ACC_ENABLEn_MAXn                                       255
#define HWIO_SPMI_PIC_ACC_ENABLEn_INI(n)        \
        in_dword_masked(HWIO_SPMI_PIC_ACC_ENABLEn_ADDR(n), HWIO_SPMI_PIC_ACC_ENABLEn_RMSK)
#define HWIO_SPMI_PIC_ACC_ENABLEn_INMI(n,mask)    \
        in_dword_masked(HWIO_SPMI_PIC_ACC_ENABLEn_ADDR(n), mask)
#define HWIO_SPMI_PIC_ACC_ENABLEn_OUTI(n,val)    \
        out_dword(HWIO_SPMI_PIC_ACC_ENABLEn_ADDR(n),val)
#define HWIO_SPMI_PIC_ACC_ENABLEn_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_SPMI_PIC_ACC_ENABLEn_ADDR(n),mask,val,HWIO_SPMI_PIC_ACC_ENABLEn_INI(n))
#define HWIO_SPMI_PIC_ACC_ENABLEn_INT_ACC_ENABLE_BMSK                        0x1
#define HWIO_SPMI_PIC_ACC_ENABLEn_INT_ACC_ENABLE_SHFT                        0x0

#define HWIO_SPMI_PIC_IRQ_STATUSn_ADDR(n)                             (SPMI_PIC_REG_BASE      + 0x00000004 + 0x1000 * (n))
#define HWIO_SPMI_PIC_IRQ_STATUSn_RMSK                                      0xff
#define HWIO_SPMI_PIC_IRQ_STATUSn_MAXn                                       255
#define HWIO_SPMI_PIC_IRQ_STATUSn_INI(n)        \
        in_dword_masked(HWIO_SPMI_PIC_IRQ_STATUSn_ADDR(n), HWIO_SPMI_PIC_IRQ_STATUSn_RMSK)
#define HWIO_SPMI_PIC_IRQ_STATUSn_INMI(n,mask)    \
        in_dword_masked(HWIO_SPMI_PIC_IRQ_STATUSn_ADDR(n), mask)
#define HWIO_SPMI_PIC_IRQ_STATUSn_INT_STATUS_BMSK                           0xff
#define HWIO_SPMI_PIC_IRQ_STATUSn_INT_STATUS_SHFT                            0x0

#define HWIO_SPMI_PIC_IRQ_CLEARn_ADDR(n)                              (SPMI_PIC_REG_BASE      + 0x00000008 + 0x1000 * (n))
#define HWIO_SPMI_PIC_IRQ_CLEARn_RMSK                                       0xff
#define HWIO_SPMI_PIC_IRQ_CLEARn_MAXn                                        255
#define HWIO_SPMI_PIC_IRQ_CLEARn_OUTI(n,val)    \
        out_dword(HWIO_SPMI_PIC_IRQ_CLEARn_ADDR(n),val)
#define HWIO_SPMI_PIC_IRQ_CLEARn_INT_CLEAR_BMSK                             0xff
#define HWIO_SPMI_PIC_IRQ_CLEARn_INT_CLEAR_SHFT                              0x0


/*
 * HWIO base definitions
 */
#define CLK_CTL_BASE_PHYS          0x01800000
#define CLK_CTL_BASE_SIZE          0x00100000
#define PROC_CLK_BRANCH_ENA_VOTE   GCC_APCS_CLOCK_BRANCH_ENA_VOTE

#define A7SS_BASE_PHYS             0x0b000000
#define A7SS_BASE_SIZE             0x00200000


/*----------------------------------------------------------------------------
 * MODULE: GCC_CLK_CTL_REG
 *--------------------------------------------------------------------------*/

#define GCC_CLK_CTL_REG_REG_BASE                                                                  (CLK_CTL_BASE      + 0x00000000)
#define GCC_CLK_CTL_REG_REG_BASE_OFFS                                                             0x00000000

#define HWIO_GCC_GPLL0_MODE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00021000)
#define HWIO_GCC_GPLL0_MODE_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021000)
#define HWIO_GCC_GPLL0_MODE_RMSK                                                                  0xe0ffff0f
#define HWIO_GCC_GPLL0_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_MODE_ADDR, HWIO_GCC_GPLL0_MODE_RMSK)
#define HWIO_GCC_GPLL0_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_MODE_ADDR, m)
#define HWIO_GCC_GPLL0_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_MODE_ADDR,v)
#define HWIO_GCC_GPLL0_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_MODE_ADDR,m,v,HWIO_GCC_GPLL0_MODE_IN)
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_DET_BMSK                                                     0x80000000
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_DET_SHFT                                                           0x1f
#define HWIO_GCC_GPLL0_MODE_PLL_ACTIVE_FLAG_BMSK                                                  0x40000000
#define HWIO_GCC_GPLL0_MODE_PLL_ACTIVE_FLAG_SHFT                                                        0x1e
#define HWIO_GCC_GPLL0_MODE_PLL_ACK_LATCH_BMSK                                                    0x20000000
#define HWIO_GCC_GPLL0_MODE_PLL_ACK_LATCH_SHFT                                                          0x1d
#define HWIO_GCC_GPLL0_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_BMSK                                        0x800000
#define HWIO_GCC_GPLL0_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_SHFT                                            0x17
#define HWIO_GCC_GPLL0_MODE_PLL_UPDATE_BMSK                                                         0x400000
#define HWIO_GCC_GPLL0_MODE_PLL_UPDATE_SHFT                                                             0x16
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_RESET_BMSK                                                 0x200000
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_RESET_SHFT                                                     0x15
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_ENA_BMSK                                                   0x100000
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_ENA_SHFT                                                       0x14
#define HWIO_GCC_GPLL0_MODE_PLL_BIAS_COUNT_BMSK                                                      0xfc000
#define HWIO_GCC_GPLL0_MODE_PLL_BIAS_COUNT_SHFT                                                          0xe
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_COUNT_BMSK                                                       0x3f00
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_COUNT_SHFT                                                          0x8
#define HWIO_GCC_GPLL0_MODE_PLL_PLLTEST_BMSK                                                             0x8
#define HWIO_GCC_GPLL0_MODE_PLL_PLLTEST_SHFT                                                             0x3
#define HWIO_GCC_GPLL0_MODE_PLL_RESET_N_BMSK                                                             0x4
#define HWIO_GCC_GPLL0_MODE_PLL_RESET_N_SHFT                                                             0x2
#define HWIO_GCC_GPLL0_MODE_PLL_BYPASSNL_BMSK                                                            0x2
#define HWIO_GCC_GPLL0_MODE_PLL_BYPASSNL_SHFT                                                            0x1
#define HWIO_GCC_GPLL0_MODE_PLL_OUTCTRL_BMSK                                                             0x1
#define HWIO_GCC_GPLL0_MODE_PLL_OUTCTRL_SHFT                                                             0x0

#define HWIO_GCC_GPLL0_L_VAL_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00021004)
#define HWIO_GCC_GPLL0_L_VAL_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021004)
#define HWIO_GCC_GPLL0_L_VAL_RMSK                                                                     0xffff
#define HWIO_GCC_GPLL0_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_L_VAL_ADDR, HWIO_GCC_GPLL0_L_VAL_RMSK)
#define HWIO_GCC_GPLL0_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL0_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL0_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_L_VAL_ADDR,m,v,HWIO_GCC_GPLL0_L_VAL_IN)
#define HWIO_GCC_GPLL0_L_VAL_PLL_L_BMSK                                                               0xffff
#define HWIO_GCC_GPLL0_L_VAL_PLL_L_SHFT                                                                  0x0

#define HWIO_GCC_GPLL0_ALPHA_VAL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00021008)
#define HWIO_GCC_GPLL0_ALPHA_VAL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021008)
#define HWIO_GCC_GPLL0_ALPHA_VAL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL0_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_ALPHA_VAL_ADDR, HWIO_GCC_GPLL0_ALPHA_VAL_RMSK)
#define HWIO_GCC_GPLL0_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_ALPHA_VAL_ADDR, m)
#define HWIO_GCC_GPLL0_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_ALPHA_VAL_ADDR,v)
#define HWIO_GCC_GPLL0_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_ALPHA_VAL_ADDR,m,v,HWIO_GCC_GPLL0_ALPHA_VAL_IN)
#define HWIO_GCC_GPLL0_ALPHA_VAL_PLL_ALPHA_BMSK                                                   0xffffffff
#define HWIO_GCC_GPLL0_ALPHA_VAL_PLL_ALPHA_SHFT                                                          0x0

#define HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002100c)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002100c)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_RMSK                                                                 0xff
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR, HWIO_GCC_GPLL0_ALPHA_VAL_U_RMSK)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR, m)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR,v)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR,m,v,HWIO_GCC_GPLL0_ALPHA_VAL_U_IN)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_PLL_ALPHA_BMSK                                                       0xff
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_PLL_ALPHA_SHFT                                                        0x0

#define HWIO_GCC_GPLL0_USER_CTL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00021010)
#define HWIO_GCC_GPLL0_USER_CTL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021010)
#define HWIO_GCC_GPLL0_USER_CTL_RMSK                                                              0xffffffff
#define HWIO_GCC_GPLL0_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_ADDR, HWIO_GCC_GPLL0_USER_CTL_RMSK)
#define HWIO_GCC_GPLL0_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL0_USER_CTL_IN)
#define HWIO_GCC_GPLL0_USER_CTL_SSC_MODE_CONTROL_BMSK                                              0x8000000
#define HWIO_GCC_GPLL0_USER_CTL_SSC_MODE_CONTROL_SHFT                                                   0x1b
#define HWIO_GCC_GPLL0_USER_CTL_ALPHA_EN_BMSK                                                      0x1000000
#define HWIO_GCC_GPLL0_USER_CTL_ALPHA_EN_SHFT                                                           0x18
#define HWIO_GCC_GPLL0_USER_CTL_VCO_SEL_BMSK                                                        0x300000
#define HWIO_GCC_GPLL0_USER_CTL_VCO_SEL_SHFT                                                            0x14
#define HWIO_GCC_GPLL0_USER_CTL_AUX_POST_DIV_RATIO_BMSK                                              0x38000
#define HWIO_GCC_GPLL0_USER_CTL_AUX_POST_DIV_RATIO_SHFT                                                  0xf
#define HWIO_GCC_GPLL0_USER_CTL_PRE_DIV_RATIO_BMSK                                                    0x7000
#define HWIO_GCC_GPLL0_USER_CTL_PRE_DIV_RATIO_SHFT                                                       0xc
#define HWIO_GCC_GPLL0_USER_CTL_POST_DIV_RATIO_BMSK                                                    0xf00
#define HWIO_GCC_GPLL0_USER_CTL_POST_DIV_RATIO_SHFT                                                      0x8
#define HWIO_GCC_GPLL0_USER_CTL_OUTPUT_INV_BMSK                                                         0x80
#define HWIO_GCC_GPLL0_USER_CTL_OUTPUT_INV_SHFT                                                          0x7
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_TEST_BMSK                                                     0x10
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_TEST_SHFT                                                      0x4
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                     0x8
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                     0x3
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_AUX2_BMSK                                                      0x4
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_AUX2_SHFT                                                      0x2
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_AUX_BMSK                                                       0x2
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_AUX_SHFT                                                       0x1
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                      0x1
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                      0x0

#define HWIO_GCC_GPLL0_USER_CTL_U_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00021014)
#define HWIO_GCC_GPLL0_USER_CTL_U_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021014)
#define HWIO_GCC_GPLL0_USER_CTL_U_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL0_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_U_ADDR, HWIO_GCC_GPLL0_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL0_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL0_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL0_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL0_USER_CTL_U_IN)
#define HWIO_GCC_GPLL0_USER_CTL_U_CALIBRATION_L_VAL_BMSK                                          0xffff0000
#define HWIO_GCC_GPLL0_USER_CTL_U_CALIBRATION_L_VAL_SHFT                                                0x10
#define HWIO_GCC_GPLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                          0x800
#define HWIO_GCC_GPLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                            0xb
#define HWIO_GCC_GPLL0_USER_CTL_U_STATUS_REGISTER_BMSK                                                 0x700
#define HWIO_GCC_GPLL0_USER_CTL_U_STATUS_REGISTER_SHFT                                                   0x8
#define HWIO_GCC_GPLL0_USER_CTL_U_DSM_BMSK                                                              0x80
#define HWIO_GCC_GPLL0_USER_CTL_U_DSM_SHFT                                                               0x7
#define HWIO_GCC_GPLL0_USER_CTL_U_WRITE_STATE_BMSK                                                      0x40
#define HWIO_GCC_GPLL0_USER_CTL_U_WRITE_STATE_SHFT                                                       0x6
#define HWIO_GCC_GPLL0_USER_CTL_U_TARGET_CTL_BMSK                                                       0x38
#define HWIO_GCC_GPLL0_USER_CTL_U_TARGET_CTL_SHFT                                                        0x3
#define HWIO_GCC_GPLL0_USER_CTL_U_LOCK_DET_BMSK                                                          0x4
#define HWIO_GCC_GPLL0_USER_CTL_U_LOCK_DET_SHFT                                                          0x2
#define HWIO_GCC_GPLL0_USER_CTL_U_FREEZE_PLL_BMSK                                                        0x2
#define HWIO_GCC_GPLL0_USER_CTL_U_FREEZE_PLL_SHFT                                                        0x1
#define HWIO_GCC_GPLL0_USER_CTL_U_TOGGLE_DET_BMSK                                                        0x1
#define HWIO_GCC_GPLL0_USER_CTL_U_TOGGLE_DET_SHFT                                                        0x0

#define HWIO_GCC_GPLL0_CONFIG_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00021018)
#define HWIO_GCC_GPLL0_CONFIG_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021018)
#define HWIO_GCC_GPLL0_CONFIG_CTL_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL0_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR, HWIO_GCC_GPLL0_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL0_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL0_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL0_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK                                    0x80000000
#define HWIO_GCC_GPLL0_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                                          0x1f
#define HWIO_GCC_GPLL0_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK                                         0x40000000
#define HWIO_GCC_GPLL0_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                                               0x1e
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK                                    0x3c000000
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                                          0x1a
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK                                        0x3800000
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                                             0x17
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                                            0x700000
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                                                0x14
#define HWIO_GCC_GPLL0_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                                            0xff000
#define HWIO_GCC_GPLL0_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                                                0xc
#define HWIO_GCC_GPLL0_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                                            0xf00
#define HWIO_GCC_GPLL0_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                                              0x8
#define HWIO_GCC_GPLL0_CONFIG_CTL_MIN_GLITCH_THRESHOLD_BMSK                                             0xc0
#define HWIO_GCC_GPLL0_CONFIG_CTL_MIN_GLITCH_THRESHOLD_SHFT                                              0x6
#define HWIO_GCC_GPLL0_CONFIG_CTL_REF_CYCLE_BMSK                                                        0x30
#define HWIO_GCC_GPLL0_CONFIG_CTL_REF_CYCLE_SHFT                                                         0x4
#define HWIO_GCC_GPLL0_CONFIG_CTL_KFN_BMSK                                                               0xf
#define HWIO_GCC_GPLL0_CONFIG_CTL_KFN_SHFT                                                               0x0

#define HWIO_GCC_GPLL0_TEST_CTL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0002101c)
#define HWIO_GCC_GPLL0_TEST_CTL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002101c)
#define HWIO_GCC_GPLL0_TEST_CTL_RMSK                                                              0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_ADDR, HWIO_GCC_GPLL0_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL0_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL0_TEST_CTL_IN)
#define HWIO_GCC_GPLL0_TEST_CTL_BIAS_GEN_TRIM_BMSK                                                0xe0000000
#define HWIO_GCC_GPLL0_TEST_CTL_BIAS_GEN_TRIM_SHFT                                                      0x1d
#define HWIO_GCC_GPLL0_TEST_CTL_DCO_BMSK                                                          0x10000000
#define HWIO_GCC_GPLL0_TEST_CTL_DCO_SHFT                                                                0x1c
#define HWIO_GCC_GPLL0_TEST_CTL_PROCESS_CALB_BMSK                                                  0xc000000
#define HWIO_GCC_GPLL0_TEST_CTL_PROCESS_CALB_SHFT                                                       0x1a
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK                                         0x2000000
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                                              0x19
#define HWIO_GCC_GPLL0_TEST_CTL_FINE_FCW_BMSK                                                      0x1f00000
#define HWIO_GCC_GPLL0_TEST_CTL_FINE_FCW_SHFT                                                           0x14
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                               0x80000
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                  0x13
#define HWIO_GCC_GPLL0_TEST_CTL_COARSE_FCW_BMSK                                                      0x7e000
#define HWIO_GCC_GPLL0_TEST_CTL_COARSE_FCW_SHFT                                                          0xd
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_COARSE_BMSK                                                  0x1000
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_COARSE_SHFT                                                     0xc
#define HWIO_GCC_GPLL0_TEST_CTL_DISABLE_LFSR_BMSK                                                      0x800
#define HWIO_GCC_GPLL0_TEST_CTL_DISABLE_LFSR_SHFT                                                        0xb
#define HWIO_GCC_GPLL0_TEST_CTL_DTEST_SEL_BMSK                                                         0x700
#define HWIO_GCC_GPLL0_TEST_CTL_DTEST_SEL_SHFT                                                           0x8
#define HWIO_GCC_GPLL0_TEST_CTL_DTEST_EN_BMSK                                                           0x80
#define HWIO_GCC_GPLL0_TEST_CTL_DTEST_EN_SHFT                                                            0x7
#define HWIO_GCC_GPLL0_TEST_CTL_BYP_TESTAMP_BMSK                                                        0x40
#define HWIO_GCC_GPLL0_TEST_CTL_BYP_TESTAMP_SHFT                                                         0x6
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_SEL_BMSK                                                         0x30
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_SEL_SHFT                                                          0x4
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_SEL_BMSK                                                          0xc
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_SEL_SHFT                                                          0x2
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_EN_BMSK                                                           0x2
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_EN_SHFT                                                           0x1
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_EN_BMSK                                                           0x1
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_EN_SHFT                                                           0x0

#define HWIO_GCC_GPLL0_TEST_CTL_U_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00021020)
#define HWIO_GCC_GPLL0_TEST_CTL_U_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021020)
#define HWIO_GCC_GPLL0_TEST_CTL_U_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR, HWIO_GCC_GPLL0_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL0_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL0_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL0_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL0_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL0_TEST_CTL_U_GLITCH_DETECT_COUNT_BMSK                                          0x300000
#define HWIO_GCC_GPLL0_TEST_CTL_U_GLITCH_DETECT_COUNT_SHFT                                              0x14
#define HWIO_GCC_GPLL0_TEST_CTL_U_DISABLE_GLITCH_BMSK                                                0x80000
#define HWIO_GCC_GPLL0_TEST_CTL_U_DISABLE_GLITCH_SHFT                                                   0x13
#define HWIO_GCC_GPLL0_TEST_CTL_U_DTEST_MODE_SEL_2_BMSK                                              0x60000
#define HWIO_GCC_GPLL0_TEST_CTL_U_DTEST_MODE_SEL_2_SHFT                                                 0x11
#define HWIO_GCC_GPLL0_TEST_CTL_U_DITHER_SEL_BMSK                                                    0x18000
#define HWIO_GCC_GPLL0_TEST_CTL_U_DITHER_SEL_SHFT                                                        0xf
#define HWIO_GCC_GPLL0_TEST_CTL_U_PROCESS_CAL_SEL_BMSK                                                0x4000
#define HWIO_GCC_GPLL0_TEST_CTL_U_PROCESS_CAL_SEL_SHFT                                                   0xe
#define HWIO_GCC_GPLL0_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                                          0x2000
#define HWIO_GCC_GPLL0_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                                             0xd
#define HWIO_GCC_GPLL0_TEST_CTL_U_DTEST_MODE_SEL_BMSK                                                 0x1800
#define HWIO_GCC_GPLL0_TEST_CTL_U_DTEST_MODE_SEL_SHFT                                                    0xb
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                     0x600
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                       0x9
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_EN_BMSK                                                          0x100
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_EN_SHFT                                                            0x8
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_MAG_BMSK                                                        0xe0
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_MAG_SHFT                                                         0x5
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_GEN_BMSK                                                        0x10
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_GEN_SHFT                                                         0x4
#define HWIO_GCC_GPLL0_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                      0x8
#define HWIO_GCC_GPLL0_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                      0x3
#define HWIO_GCC_GPLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                  0x6
#define HWIO_GCC_GPLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                  0x1
#define HWIO_GCC_GPLL0_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_GPLL0_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_GPLL0_FREQ_CTL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00021028)
#define HWIO_GCC_GPLL0_FREQ_CTL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021028)
#define HWIO_GCC_GPLL0_FREQ_CTL_RMSK                                                              0xffffffff
#define HWIO_GCC_GPLL0_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_FREQ_CTL_ADDR, HWIO_GCC_GPLL0_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL0_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL0_FREQ_CTL_IN)
#define HWIO_GCC_GPLL0_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                           0xffffffff
#define HWIO_GCC_GPLL0_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                  0x0

#define HWIO_GCC_GPLL0_STATUS_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00021024)
#define HWIO_GCC_GPLL0_STATUS_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021024)
#define HWIO_GCC_GPLL0_STATUS_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL0_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_STATUS_ADDR, HWIO_GCC_GPLL0_STATUS_RMSK)
#define HWIO_GCC_GPLL0_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_STATUS_ADDR, m)
#define HWIO_GCC_GPLL0_STATUS_STATUS_31_0_BMSK                                                    0xffffffff
#define HWIO_GCC_GPLL0_STATUS_STATUS_31_0_SHFT                                                           0x0

#define HWIO_GCC_GPLL1_MODE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00020000)
#define HWIO_GCC_GPLL1_MODE_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020000)
#define HWIO_GCC_GPLL1_MODE_RMSK                                                                  0x20ffff0f
#define HWIO_GCC_GPLL1_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_MODE_ADDR, HWIO_GCC_GPLL1_MODE_RMSK)
#define HWIO_GCC_GPLL1_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_MODE_ADDR, m)
#define HWIO_GCC_GPLL1_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_MODE_ADDR,v)
#define HWIO_GCC_GPLL1_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_MODE_ADDR,m,v,HWIO_GCC_GPLL1_MODE_IN)
#define HWIO_GCC_GPLL1_MODE_PLL_ACK_LATCH_BMSK                                                    0x20000000
#define HWIO_GCC_GPLL1_MODE_PLL_ACK_LATCH_SHFT                                                          0x1d
#define HWIO_GCC_GPLL1_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_BMSK                                        0x800000
#define HWIO_GCC_GPLL1_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_SHFT                                            0x17
#define HWIO_GCC_GPLL1_MODE_PLL_UPDATE_BMSK                                                         0x400000
#define HWIO_GCC_GPLL1_MODE_PLL_UPDATE_SHFT                                                             0x16
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_RESET_BMSK                                                 0x200000
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_RESET_SHFT                                                     0x15
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_ENA_BMSK                                                   0x100000
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_ENA_SHFT                                                       0x14
#define HWIO_GCC_GPLL1_MODE_PLL_BIAS_COUNT_BMSK                                                      0xfc000
#define HWIO_GCC_GPLL1_MODE_PLL_BIAS_COUNT_SHFT                                                          0xe
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_COUNT_BMSK                                                       0x3f00
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_COUNT_SHFT                                                          0x8
#define HWIO_GCC_GPLL1_MODE_PLL_PLLTEST_BMSK                                                             0x8
#define HWIO_GCC_GPLL1_MODE_PLL_PLLTEST_SHFT                                                             0x3
#define HWIO_GCC_GPLL1_MODE_PLL_RESET_N_BMSK                                                             0x4
#define HWIO_GCC_GPLL1_MODE_PLL_RESET_N_SHFT                                                             0x2
#define HWIO_GCC_GPLL1_MODE_PLL_BYPASSNL_BMSK                                                            0x2
#define HWIO_GCC_GPLL1_MODE_PLL_BYPASSNL_SHFT                                                            0x1
#define HWIO_GCC_GPLL1_MODE_PLL_OUTCTRL_BMSK                                                             0x1
#define HWIO_GCC_GPLL1_MODE_PLL_OUTCTRL_SHFT                                                             0x0

#define HWIO_GCC_GPLL1_L_VAL_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00020004)
#define HWIO_GCC_GPLL1_L_VAL_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020004)
#define HWIO_GCC_GPLL1_L_VAL_RMSK                                                                       0xff
#define HWIO_GCC_GPLL1_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_L_VAL_ADDR, HWIO_GCC_GPLL1_L_VAL_RMSK)
#define HWIO_GCC_GPLL1_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL1_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL1_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_L_VAL_ADDR,m,v,HWIO_GCC_GPLL1_L_VAL_IN)
#define HWIO_GCC_GPLL1_L_VAL_PLL_L_BMSK                                                                 0xff
#define HWIO_GCC_GPLL1_L_VAL_PLL_L_SHFT                                                                  0x0

#define HWIO_GCC_GPLL1_ALPHA_VAL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00020008)
#define HWIO_GCC_GPLL1_ALPHA_VAL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020008)
#define HWIO_GCC_GPLL1_ALPHA_VAL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL1_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_ALPHA_VAL_ADDR, HWIO_GCC_GPLL1_ALPHA_VAL_RMSK)
#define HWIO_GCC_GPLL1_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_ALPHA_VAL_ADDR, m)
#define HWIO_GCC_GPLL1_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_ALPHA_VAL_ADDR,v)
#define HWIO_GCC_GPLL1_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_ALPHA_VAL_ADDR,m,v,HWIO_GCC_GPLL1_ALPHA_VAL_IN)
#define HWIO_GCC_GPLL1_ALPHA_VAL_PLL_ALPHA_BMSK                                                   0xffffffff
#define HWIO_GCC_GPLL1_ALPHA_VAL_PLL_ALPHA_SHFT                                                          0x0

#define HWIO_GCC_GPLL1_ALPHA_VAL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002000c)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002000c)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_RMSK                                                                 0xff
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_ALPHA_VAL_U_ADDR, HWIO_GCC_GPLL1_ALPHA_VAL_U_RMSK)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_ALPHA_VAL_U_ADDR, m)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_ALPHA_VAL_U_ADDR,v)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_ALPHA_VAL_U_ADDR,m,v,HWIO_GCC_GPLL1_ALPHA_VAL_U_IN)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_PLL_ALPHA_BMSK                                                       0xff
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_PLL_ALPHA_SHFT                                                        0x0

#define HWIO_GCC_GPLL1_USER_CTL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00020010)
#define HWIO_GCC_GPLL1_USER_CTL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020010)
#define HWIO_GCC_GPLL1_USER_CTL_RMSK                                                               0x100339f
#define HWIO_GCC_GPLL1_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_ADDR, HWIO_GCC_GPLL1_USER_CTL_RMSK)
#define HWIO_GCC_GPLL1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL1_USER_CTL_IN)
#define HWIO_GCC_GPLL1_USER_CTL_MN_EN_BMSK                                                         0x1000000
#define HWIO_GCC_GPLL1_USER_CTL_MN_EN_SHFT                                                              0x18
#define HWIO_GCC_GPLL1_USER_CTL_PRE_DIV_RATIO_BMSK                                                    0x3000
#define HWIO_GCC_GPLL1_USER_CTL_PRE_DIV_RATIO_SHFT                                                       0xc
#define HWIO_GCC_GPLL1_USER_CTL_POST_DIV_RATIO_BMSK                                                    0x300
#define HWIO_GCC_GPLL1_USER_CTL_POST_DIV_RATIO_SHFT                                                      0x8
#define HWIO_GCC_GPLL1_USER_CTL_OUTPUT_INV_BMSK                                                         0x80
#define HWIO_GCC_GPLL1_USER_CTL_OUTPUT_INV_SHFT                                                          0x7
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_TEST_BMSK                                                     0x10
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_TEST_SHFT                                                      0x4
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                     0x8
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                     0x3
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_AUX2_BMSK                                                      0x4
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_AUX2_SHFT                                                      0x2
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_AUX_BMSK                                                       0x2
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_AUX_SHFT                                                       0x1
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                      0x1
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                      0x0

#define HWIO_GCC_GPLL1_CONFIG_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00020018)
#define HWIO_GCC_GPLL1_CONFIG_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020018)
#define HWIO_GCC_GPLL1_CONFIG_CTL_RMSK                                                            0xff7fffff
#define HWIO_GCC_GPLL1_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR, HWIO_GCC_GPLL1_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL1_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL1_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL1_CONFIG_CTL_PLLBW_CNT_BMSK                                                  0xff000000
#define HWIO_GCC_GPLL1_CONFIG_CTL_PLLBW_CNT_SHFT                                                        0x18
#define HWIO_GCC_GPLL1_CONFIG_CTL_FILT_RESAMPLE_EN_BMSK                                             0x400000
#define HWIO_GCC_GPLL1_CONFIG_CTL_FILT_RESAMPLE_EN_SHFT                                                 0x16
#define HWIO_GCC_GPLL1_CONFIG_CTL_CHGPUMP_OFFSET_EN_BMSK                                            0x200000
#define HWIO_GCC_GPLL1_CONFIG_CTL_CHGPUMP_OFFSET_EN_SHFT                                                0x15
#define HWIO_GCC_GPLL1_CONFIG_CTL_PLLBW_EN_BMSK                                                     0x100000
#define HWIO_GCC_GPLL1_CONFIG_CTL_PLLBW_EN_SHFT                                                         0x14
#define HWIO_GCC_GPLL1_CONFIG_CTL_PLLBW_UPDATE_BMSK                                                  0x80000
#define HWIO_GCC_GPLL1_CONFIG_CTL_PLLBW_UPDATE_SHFT                                                     0x13
#define HWIO_GCC_GPLL1_CONFIG_CTL_PLLBW_ICPF_BMSK                                                    0x40000
#define HWIO_GCC_GPLL1_CONFIG_CTL_PLLBW_ICPF_SHFT                                                       0x12
#define HWIO_GCC_GPLL1_CONFIG_CTL_DITHER_SEL_BMSK                                                    0x30000
#define HWIO_GCC_GPLL1_CONFIG_CTL_DITHER_SEL_SHFT                                                       0x10
#define HWIO_GCC_GPLL1_CONFIG_CTL_CORR_EN_BMSK                                                        0x8000
#define HWIO_GCC_GPLL1_CONFIG_CTL_CORR_EN_SHFT                                                           0xf
#define HWIO_GCC_GPLL1_CONFIG_CTL_RVSIG_DEL_BMSK                                                      0x6000
#define HWIO_GCC_GPLL1_CONFIG_CTL_RVSIG_DEL_SHFT                                                         0xd
#define HWIO_GCC_GPLL1_CONFIG_CTL_PFD_DZSEL_BMSK                                                      0x1800
#define HWIO_GCC_GPLL1_CONFIG_CTL_PFD_DZSEL_SHFT                                                         0xb
#define HWIO_GCC_GPLL1_CONFIG_CTL_FORCE_ISEED_BMSK                                                     0x400
#define HWIO_GCC_GPLL1_CONFIG_CTL_FORCE_ISEED_SHFT                                                       0xa
#define HWIO_GCC_GPLL1_CONFIG_CTL_CPI_2X_BMSK                                                          0x200
#define HWIO_GCC_GPLL1_CONFIG_CTL_CPI_2X_SHFT                                                            0x9
#define HWIO_GCC_GPLL1_CONFIG_CTL_CPI_CNT_BMSK                                                         0x1c0
#define HWIO_GCC_GPLL1_CONFIG_CTL_CPI_CNT_SHFT                                                           0x6
#define HWIO_GCC_GPLL1_CONFIG_CTL_FILT_BS_CNTL_BMSK                                                     0x30
#define HWIO_GCC_GPLL1_CONFIG_CTL_FILT_BS_CNTL_SHFT                                                      0x4
#define HWIO_GCC_GPLL1_CONFIG_CTL_SEL_IREG_OSC_BMSK                                                      0xc
#define HWIO_GCC_GPLL1_CONFIG_CTL_SEL_IREG_OSC_SHFT                                                      0x2
#define HWIO_GCC_GPLL1_CONFIG_CTL_CFG_LOCKDET_BMSK                                                       0x3
#define HWIO_GCC_GPLL1_CONFIG_CTL_CFG_LOCKDET_SHFT                                                       0x0

#define HWIO_GCC_GPLL1_TEST_CTL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0002001c)
#define HWIO_GCC_GPLL1_TEST_CTL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002001c)
#define HWIO_GCC_GPLL1_TEST_CTL_RMSK                                                              0x3fffe3ff
#define HWIO_GCC_GPLL1_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_ADDR, HWIO_GCC_GPLL1_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL1_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL1_TEST_CTL_IN)
#define HWIO_GCC_GPLL1_TEST_CTL_PLLBW_DELTA_BMSK                                                  0x38000000
#define HWIO_GCC_GPLL1_TEST_CTL_PLLBW_DELTA_SHFT                                                        0x1b
#define HWIO_GCC_GPLL1_TEST_CTL_PLLBW_ERR_BMSK                                                     0x7800000
#define HWIO_GCC_GPLL1_TEST_CTL_PLLBW_ERR_SHFT                                                          0x17
#define HWIO_GCC_GPLL1_TEST_CTL_NOISE_CURR_SEL_BMSK                                                 0x700000
#define HWIO_GCC_GPLL1_TEST_CTL_NOISE_CURR_SEL_SHFT                                                     0x14
#define HWIO_GCC_GPLL1_TEST_CTL_PUP_EN_BMSK                                                          0x80000
#define HWIO_GCC_GPLL1_TEST_CTL_PUP_EN_SHFT                                                             0x13
#define HWIO_GCC_GPLL1_TEST_CTL_NOISE_OSC_CFG_BMSK                                                   0x60000
#define HWIO_GCC_GPLL1_TEST_CTL_NOISE_OSC_CFG_SHFT                                                      0x11
#define HWIO_GCC_GPLL1_TEST_CTL_TEST_OUT_SEL_BMSK                                                    0x10000
#define HWIO_GCC_GPLL1_TEST_CTL_TEST_OUT_SEL_SHFT                                                       0x10
#define HWIO_GCC_GPLL1_TEST_CTL_PLLBW_WAIT_BMSK                                                       0xc000
#define HWIO_GCC_GPLL1_TEST_CTL_PLLBW_WAIT_SHFT                                                          0xe
#define HWIO_GCC_GPLL1_TEST_CTL_CNT_MSB_SEL_BMSK                                                      0x2000
#define HWIO_GCC_GPLL1_TEST_CTL_CNT_MSB_SEL_SHFT                                                         0xd
#define HWIO_GCC_GPLL1_TEST_CTL_SEL_IEXT_BMSK                                                          0x200
#define HWIO_GCC_GPLL1_TEST_CTL_SEL_IEXT_SHFT                                                            0x9
#define HWIO_GCC_GPLL1_TEST_CTL_DTEST_SEL_BMSK                                                         0x180
#define HWIO_GCC_GPLL1_TEST_CTL_DTEST_SEL_SHFT                                                           0x7
#define HWIO_GCC_GPLL1_TEST_CTL_BYP_TESTAMP_BMSK                                                        0x40
#define HWIO_GCC_GPLL1_TEST_CTL_BYP_TESTAMP_SHFT                                                         0x6
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_SEL_BMSK                                                         0x30
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_SEL_SHFT                                                          0x4
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_SEL_BMSK                                                          0xc
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_SEL_SHFT                                                          0x2
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_EN_BMSK                                                           0x2
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_EN_SHFT                                                           0x1
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_EN_BMSK                                                           0x1
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_EN_SHFT                                                           0x0

#define HWIO_GCC_GPLL1_STATUS_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00020024)
#define HWIO_GCC_GPLL1_STATUS_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020024)
#define HWIO_GCC_GPLL1_STATUS_RMSK                                                                   0x2ffff
#define HWIO_GCC_GPLL1_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_STATUS_ADDR, HWIO_GCC_GPLL1_STATUS_RMSK)
#define HWIO_GCC_GPLL1_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_STATUS_ADDR, m)
#define HWIO_GCC_GPLL1_STATUS_PLL_ACTIVE_FLAG_BMSK                                                   0x20000
#define HWIO_GCC_GPLL1_STATUS_PLL_ACTIVE_FLAG_SHFT                                                      0x11
#define HWIO_GCC_GPLL1_STATUS_PLL_BW_CAL_CNT_BMSK                                                     0xfe00
#define HWIO_GCC_GPLL1_STATUS_PLL_BW_CAL_CNT_SHFT                                                        0x9
#define HWIO_GCC_GPLL1_STATUS_PLL_BW_CAL_ERR_BMSK                                                      0x100
#define HWIO_GCC_GPLL1_STATUS_PLL_BW_CAL_ERR_SHFT                                                        0x8
#define HWIO_GCC_GPLL1_STATUS_PLL_BW_CAL_DONE_BMSK                                                      0x80
#define HWIO_GCC_GPLL1_STATUS_PLL_BW_CAL_DONE_SHFT                                                       0x7
#define HWIO_GCC_GPLL1_STATUS_PLL_CHARGE_PUMP_CTL_BMSK                                                  0x78
#define HWIO_GCC_GPLL1_STATUS_PLL_CHARGE_PUMP_CTL_SHFT                                                   0x3
#define HWIO_GCC_GPLL1_STATUS_PLL_LOCK_DET_BMSK                                                          0x4
#define HWIO_GCC_GPLL1_STATUS_PLL_LOCK_DET_SHFT                                                          0x2
#define HWIO_GCC_GPLL1_STATUS_PLL_ACK_LATCH_BMSK                                                         0x2
#define HWIO_GCC_GPLL1_STATUS_PLL_ACK_LATCH_SHFT                                                         0x1
#define HWIO_GCC_GPLL1_STATUS_PLL_CLOCK_DET_BMSK                                                         0x1
#define HWIO_GCC_GPLL1_STATUS_PLL_CLOCK_DET_SHFT                                                         0x0

#define HWIO_GCC_GPLL3_MODE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00023000)
#define HWIO_GCC_GPLL3_MODE_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023000)
#define HWIO_GCC_GPLL3_MODE_RMSK                                                                  0xe0ffff0f
#define HWIO_GCC_GPLL3_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_MODE_ADDR, HWIO_GCC_GPLL3_MODE_RMSK)
#define HWIO_GCC_GPLL3_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_MODE_ADDR, m)
#define HWIO_GCC_GPLL3_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_MODE_ADDR,v)
#define HWIO_GCC_GPLL3_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_MODE_ADDR,m,v,HWIO_GCC_GPLL3_MODE_IN)
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_DET_BMSK                                                     0x80000000
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_DET_SHFT                                                           0x1f
#define HWIO_GCC_GPLL3_MODE_PLL_ACTIVE_FLAG_BMSK                                                  0x40000000
#define HWIO_GCC_GPLL3_MODE_PLL_ACTIVE_FLAG_SHFT                                                        0x1e
#define HWIO_GCC_GPLL3_MODE_PLL_ACK_LATCH_BMSK                                                    0x20000000
#define HWIO_GCC_GPLL3_MODE_PLL_ACK_LATCH_SHFT                                                          0x1d
#define HWIO_GCC_GPLL3_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_BMSK                                        0x800000
#define HWIO_GCC_GPLL3_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_SHFT                                            0x17
#define HWIO_GCC_GPLL3_MODE_PLL_UPDATE_BMSK                                                         0x400000
#define HWIO_GCC_GPLL3_MODE_PLL_UPDATE_SHFT                                                             0x16
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_RESET_BMSK                                                 0x200000
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_RESET_SHFT                                                     0x15
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_ENA_BMSK                                                   0x100000
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_ENA_SHFT                                                       0x14
#define HWIO_GCC_GPLL3_MODE_PLL_BIAS_COUNT_BMSK                                                      0xfc000
#define HWIO_GCC_GPLL3_MODE_PLL_BIAS_COUNT_SHFT                                                          0xe
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_COUNT_BMSK                                                       0x3f00
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_COUNT_SHFT                                                          0x8
#define HWIO_GCC_GPLL3_MODE_PLL_PLLTEST_BMSK                                                             0x8
#define HWIO_GCC_GPLL3_MODE_PLL_PLLTEST_SHFT                                                             0x3
#define HWIO_GCC_GPLL3_MODE_PLL_RESET_N_BMSK                                                             0x4
#define HWIO_GCC_GPLL3_MODE_PLL_RESET_N_SHFT                                                             0x2
#define HWIO_GCC_GPLL3_MODE_PLL_BYPASSNL_BMSK                                                            0x2
#define HWIO_GCC_GPLL3_MODE_PLL_BYPASSNL_SHFT                                                            0x1
#define HWIO_GCC_GPLL3_MODE_PLL_OUTCTRL_BMSK                                                             0x1
#define HWIO_GCC_GPLL3_MODE_PLL_OUTCTRL_SHFT                                                             0x0

#define HWIO_GCC_GPLL3_L_VAL_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00023004)
#define HWIO_GCC_GPLL3_L_VAL_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023004)
#define HWIO_GCC_GPLL3_L_VAL_RMSK                                                                     0xffff
#define HWIO_GCC_GPLL3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_L_VAL_ADDR, HWIO_GCC_GPLL3_L_VAL_RMSK)
#define HWIO_GCC_GPLL3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_L_VAL_ADDR,m,v,HWIO_GCC_GPLL3_L_VAL_IN)
#define HWIO_GCC_GPLL3_L_VAL_PLL_L_BMSK                                                               0xffff
#define HWIO_GCC_GPLL3_L_VAL_PLL_L_SHFT                                                                  0x0

#define HWIO_GCC_GPLL3_ALPHA_VAL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00023008)
#define HWIO_GCC_GPLL3_ALPHA_VAL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023008)
#define HWIO_GCC_GPLL3_ALPHA_VAL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL3_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_ALPHA_VAL_ADDR, HWIO_GCC_GPLL3_ALPHA_VAL_RMSK)
#define HWIO_GCC_GPLL3_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_ALPHA_VAL_ADDR, m)
#define HWIO_GCC_GPLL3_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_ALPHA_VAL_ADDR,v)
#define HWIO_GCC_GPLL3_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_ALPHA_VAL_ADDR,m,v,HWIO_GCC_GPLL3_ALPHA_VAL_IN)
#define HWIO_GCC_GPLL3_ALPHA_VAL_PLL_ALPHA_BMSK                                                   0xffffffff
#define HWIO_GCC_GPLL3_ALPHA_VAL_PLL_ALPHA_SHFT                                                          0x0

#define HWIO_GCC_GPLL3_ALPHA_VAL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002300c)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002300c)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_RMSK                                                                 0xff
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_ALPHA_VAL_U_ADDR, HWIO_GCC_GPLL3_ALPHA_VAL_U_RMSK)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_ALPHA_VAL_U_ADDR, m)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_ALPHA_VAL_U_ADDR,v)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_ALPHA_VAL_U_ADDR,m,v,HWIO_GCC_GPLL3_ALPHA_VAL_U_IN)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_PLL_ALPHA_BMSK                                                       0xff
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_PLL_ALPHA_SHFT                                                        0x0

#define HWIO_GCC_GPLL3_USER_CTL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00023010)
#define HWIO_GCC_GPLL3_USER_CTL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023010)
#define HWIO_GCC_GPLL3_USER_CTL_RMSK                                                              0xffffffff
#define HWIO_GCC_GPLL3_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_ADDR, HWIO_GCC_GPLL3_USER_CTL_RMSK)
#define HWIO_GCC_GPLL3_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL3_USER_CTL_IN)
#define HWIO_GCC_GPLL3_USER_CTL_SSC_MODE_CONTROL_BMSK                                              0x8000000
#define HWIO_GCC_GPLL3_USER_CTL_SSC_MODE_CONTROL_SHFT                                                   0x1b
#define HWIO_GCC_GPLL3_USER_CTL_ALPHA_EN_BMSK                                                      0x1000000
#define HWIO_GCC_GPLL3_USER_CTL_ALPHA_EN_SHFT                                                           0x18
#define HWIO_GCC_GPLL3_USER_CTL_VCO_SEL_BMSK                                                        0x300000
#define HWIO_GCC_GPLL3_USER_CTL_VCO_SEL_SHFT                                                            0x14
#define HWIO_GCC_GPLL3_USER_CTL_AUX_POST_DIV_RATIO_BMSK                                              0x38000
#define HWIO_GCC_GPLL3_USER_CTL_AUX_POST_DIV_RATIO_SHFT                                                  0xf
#define HWIO_GCC_GPLL3_USER_CTL_PRE_DIV_RATIO_BMSK                                                    0x7000
#define HWIO_GCC_GPLL3_USER_CTL_PRE_DIV_RATIO_SHFT                                                       0xc
#define HWIO_GCC_GPLL3_USER_CTL_POST_DIV_RATIO_BMSK                                                    0xf00
#define HWIO_GCC_GPLL3_USER_CTL_POST_DIV_RATIO_SHFT                                                      0x8
#define HWIO_GCC_GPLL3_USER_CTL_OUTPUT_INV_BMSK                                                         0x80
#define HWIO_GCC_GPLL3_USER_CTL_OUTPUT_INV_SHFT                                                          0x7
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_TEST_BMSK                                                     0x10
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_TEST_SHFT                                                      0x4
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                     0x8
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                     0x3
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_AUX2_BMSK                                                      0x4
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_AUX2_SHFT                                                      0x2
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_AUX_BMSK                                                       0x2
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_AUX_SHFT                                                       0x1
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                      0x1
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                      0x0

#define HWIO_GCC_GPLL3_USER_CTL_U_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00023014)
#define HWIO_GCC_GPLL3_USER_CTL_U_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023014)
#define HWIO_GCC_GPLL3_USER_CTL_U_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL3_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_U_ADDR, HWIO_GCC_GPLL3_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL3_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL3_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL3_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL3_USER_CTL_U_IN)
#define HWIO_GCC_GPLL3_USER_CTL_U_CALIBRATION_L_VAL_BMSK                                          0xffff0000
#define HWIO_GCC_GPLL3_USER_CTL_U_CALIBRATION_L_VAL_SHFT                                                0x10
#define HWIO_GCC_GPLL3_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                          0x800
#define HWIO_GCC_GPLL3_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                            0xb
#define HWIO_GCC_GPLL3_USER_CTL_U_STATUS_REGISTER_BMSK                                                 0x700
#define HWIO_GCC_GPLL3_USER_CTL_U_STATUS_REGISTER_SHFT                                                   0x8
#define HWIO_GCC_GPLL3_USER_CTL_U_DSM_BMSK                                                              0x80
#define HWIO_GCC_GPLL3_USER_CTL_U_DSM_SHFT                                                               0x7
#define HWIO_GCC_GPLL3_USER_CTL_U_WRITE_STATE_BMSK                                                      0x40
#define HWIO_GCC_GPLL3_USER_CTL_U_WRITE_STATE_SHFT                                                       0x6
#define HWIO_GCC_GPLL3_USER_CTL_U_TARGET_CTL_BMSK                                                       0x38
#define HWIO_GCC_GPLL3_USER_CTL_U_TARGET_CTL_SHFT                                                        0x3
#define HWIO_GCC_GPLL3_USER_CTL_U_LOCK_DET_BMSK                                                          0x4
#define HWIO_GCC_GPLL3_USER_CTL_U_LOCK_DET_SHFT                                                          0x2
#define HWIO_GCC_GPLL3_USER_CTL_U_FREEZE_PLL_BMSK                                                        0x2
#define HWIO_GCC_GPLL3_USER_CTL_U_FREEZE_PLL_SHFT                                                        0x1
#define HWIO_GCC_GPLL3_USER_CTL_U_TOGGLE_DET_BMSK                                                        0x1
#define HWIO_GCC_GPLL3_USER_CTL_U_TOGGLE_DET_SHFT                                                        0x0

#define HWIO_GCC_GPLL3_CONFIG_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00023018)
#define HWIO_GCC_GPLL3_CONFIG_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023018)
#define HWIO_GCC_GPLL3_CONFIG_CTL_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL3_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR, HWIO_GCC_GPLL3_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL3_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL3_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL3_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK                                    0x80000000
#define HWIO_GCC_GPLL3_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                                          0x1f
#define HWIO_GCC_GPLL3_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK                                         0x40000000
#define HWIO_GCC_GPLL3_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                                               0x1e
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK                                    0x3c000000
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                                          0x1a
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK                                        0x3800000
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                                             0x17
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                                            0x700000
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                                                0x14
#define HWIO_GCC_GPLL3_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                                            0xff000
#define HWIO_GCC_GPLL3_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                                                0xc
#define HWIO_GCC_GPLL3_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                                            0xf00
#define HWIO_GCC_GPLL3_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                                              0x8
#define HWIO_GCC_GPLL3_CONFIG_CTL_MIN_GLITCH_THRESHOLD_BMSK                                             0xc0
#define HWIO_GCC_GPLL3_CONFIG_CTL_MIN_GLITCH_THRESHOLD_SHFT                                              0x6
#define HWIO_GCC_GPLL3_CONFIG_CTL_REF_CYCLE_BMSK                                                        0x30
#define HWIO_GCC_GPLL3_CONFIG_CTL_REF_CYCLE_SHFT                                                         0x4
#define HWIO_GCC_GPLL3_CONFIG_CTL_KFN_BMSK                                                               0xf
#define HWIO_GCC_GPLL3_CONFIG_CTL_KFN_SHFT                                                               0x0

#define HWIO_GCC_GPLL3_TEST_CTL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0002301c)
#define HWIO_GCC_GPLL3_TEST_CTL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002301c)
#define HWIO_GCC_GPLL3_TEST_CTL_RMSK                                                              0xffffffff
#define HWIO_GCC_GPLL3_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_ADDR, HWIO_GCC_GPLL3_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL3_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL3_TEST_CTL_IN)
#define HWIO_GCC_GPLL3_TEST_CTL_BIAS_GEN_TRIM_BMSK                                                0xe0000000
#define HWIO_GCC_GPLL3_TEST_CTL_BIAS_GEN_TRIM_SHFT                                                      0x1d
#define HWIO_GCC_GPLL3_TEST_CTL_DCO_BMSK                                                          0x10000000
#define HWIO_GCC_GPLL3_TEST_CTL_DCO_SHFT                                                                0x1c
#define HWIO_GCC_GPLL3_TEST_CTL_PROCESS_CALB_BMSK                                                  0xc000000
#define HWIO_GCC_GPLL3_TEST_CTL_PROCESS_CALB_SHFT                                                       0x1a
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK                                         0x2000000
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                                              0x19
#define HWIO_GCC_GPLL3_TEST_CTL_FINE_FCW_BMSK                                                      0x1f00000
#define HWIO_GCC_GPLL3_TEST_CTL_FINE_FCW_SHFT                                                           0x14
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                               0x80000
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                  0x13
#define HWIO_GCC_GPLL3_TEST_CTL_COARSE_FCW_BMSK                                                      0x7e000
#define HWIO_GCC_GPLL3_TEST_CTL_COARSE_FCW_SHFT                                                          0xd
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_COARSE_BMSK                                                  0x1000
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_COARSE_SHFT                                                     0xc
#define HWIO_GCC_GPLL3_TEST_CTL_DISABLE_LFSR_BMSK                                                      0x800
#define HWIO_GCC_GPLL3_TEST_CTL_DISABLE_LFSR_SHFT                                                        0xb
#define HWIO_GCC_GPLL3_TEST_CTL_DTEST_SEL_BMSK                                                         0x700
#define HWIO_GCC_GPLL3_TEST_CTL_DTEST_SEL_SHFT                                                           0x8
#define HWIO_GCC_GPLL3_TEST_CTL_DTEST_EN_BMSK                                                           0x80
#define HWIO_GCC_GPLL3_TEST_CTL_DTEST_EN_SHFT                                                            0x7
#define HWIO_GCC_GPLL3_TEST_CTL_BYP_TESTAMP_BMSK                                                        0x40
#define HWIO_GCC_GPLL3_TEST_CTL_BYP_TESTAMP_SHFT                                                         0x6
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_SEL_BMSK                                                         0x30
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_SEL_SHFT                                                          0x4
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_SEL_BMSK                                                          0xc
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_SEL_SHFT                                                          0x2
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_EN_BMSK                                                           0x2
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_EN_SHFT                                                           0x1
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_EN_BMSK                                                           0x1
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_EN_SHFT                                                           0x0

#define HWIO_GCC_GPLL3_TEST_CTL_U_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00023020)
#define HWIO_GCC_GPLL3_TEST_CTL_U_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023020)
#define HWIO_GCC_GPLL3_TEST_CTL_U_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL3_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR, HWIO_GCC_GPLL3_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL3_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL3_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL3_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL3_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL3_TEST_CTL_U_GLITCH_DETECT_COUNT_BMSK                                          0x300000
#define HWIO_GCC_GPLL3_TEST_CTL_U_GLITCH_DETECT_COUNT_SHFT                                              0x14
#define HWIO_GCC_GPLL3_TEST_CTL_U_DISABLE_GLITCH_BMSK                                                0x80000
#define HWIO_GCC_GPLL3_TEST_CTL_U_DISABLE_GLITCH_SHFT                                                   0x13
#define HWIO_GCC_GPLL3_TEST_CTL_U_DTEST_MODE_SEL_2_BMSK                                              0x60000
#define HWIO_GCC_GPLL3_TEST_CTL_U_DTEST_MODE_SEL_2_SHFT                                                 0x11
#define HWIO_GCC_GPLL3_TEST_CTL_U_DITHER_SEL_BMSK                                                    0x18000
#define HWIO_GCC_GPLL3_TEST_CTL_U_DITHER_SEL_SHFT                                                        0xf
#define HWIO_GCC_GPLL3_TEST_CTL_U_PROCESS_CAL_SEL_BMSK                                                0x4000
#define HWIO_GCC_GPLL3_TEST_CTL_U_PROCESS_CAL_SEL_SHFT                                                   0xe
#define HWIO_GCC_GPLL3_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                                          0x2000
#define HWIO_GCC_GPLL3_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                                             0xd
#define HWIO_GCC_GPLL3_TEST_CTL_U_DTEST_MODE_SEL_BMSK                                                 0x1800
#define HWIO_GCC_GPLL3_TEST_CTL_U_DTEST_MODE_SEL_SHFT                                                    0xb
#define HWIO_GCC_GPLL3_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                     0x600
#define HWIO_GCC_GPLL3_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                       0x9
#define HWIO_GCC_GPLL3_TEST_CTL_U_NMO_EN_BMSK                                                          0x100
#define HWIO_GCC_GPLL3_TEST_CTL_U_NMO_EN_SHFT                                                            0x8
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_MAG_BMSK                                                        0xe0
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_MAG_SHFT                                                         0x5
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_GEN_BMSK                                                        0x10
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_GEN_SHFT                                                         0x4
#define HWIO_GCC_GPLL3_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                      0x8
#define HWIO_GCC_GPLL3_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                      0x3
#define HWIO_GCC_GPLL3_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                  0x6
#define HWIO_GCC_GPLL3_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                  0x1
#define HWIO_GCC_GPLL3_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_GPLL3_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_GPLL3_FREQ_CTL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00023028)
#define HWIO_GCC_GPLL3_FREQ_CTL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023028)
#define HWIO_GCC_GPLL3_FREQ_CTL_RMSK                                                              0xffffffff
#define HWIO_GCC_GPLL3_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_FREQ_CTL_ADDR, HWIO_GCC_GPLL3_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL3_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL3_FREQ_CTL_IN)
#define HWIO_GCC_GPLL3_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                           0xffffffff
#define HWIO_GCC_GPLL3_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                  0x0

#define HWIO_GCC_GPLL3_STATUS_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00023024)
#define HWIO_GCC_GPLL3_STATUS_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023024)
#define HWIO_GCC_GPLL3_STATUS_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL3_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_STATUS_ADDR, HWIO_GCC_GPLL3_STATUS_RMSK)
#define HWIO_GCC_GPLL3_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_STATUS_ADDR, m)
#define HWIO_GCC_GPLL3_STATUS_STATUS_31_0_BMSK                                                    0xffffffff
#define HWIO_GCC_GPLL3_STATUS_STATUS_31_0_SHFT                                                           0x0

#define HWIO_GCC_GPLL2_MODE_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00025000)
#define HWIO_GCC_GPLL2_MODE_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025000)
#define HWIO_GCC_GPLL2_MODE_RMSK                                                                  0xe0ffff0f
#define HWIO_GCC_GPLL2_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_MODE_ADDR, HWIO_GCC_GPLL2_MODE_RMSK)
#define HWIO_GCC_GPLL2_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_MODE_ADDR, m)
#define HWIO_GCC_GPLL2_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_MODE_ADDR,v)
#define HWIO_GCC_GPLL2_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_MODE_ADDR,m,v,HWIO_GCC_GPLL2_MODE_IN)
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_DET_BMSK                                                     0x80000000
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_DET_SHFT                                                           0x1f
#define HWIO_GCC_GPLL2_MODE_PLL_ACTIVE_FLAG_BMSK                                                  0x40000000
#define HWIO_GCC_GPLL2_MODE_PLL_ACTIVE_FLAG_SHFT                                                        0x1e
#define HWIO_GCC_GPLL2_MODE_PLL_ACK_LATCH_BMSK                                                    0x20000000
#define HWIO_GCC_GPLL2_MODE_PLL_ACK_LATCH_SHFT                                                          0x1d
#define HWIO_GCC_GPLL2_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_BMSK                                        0x800000
#define HWIO_GCC_GPLL2_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_SHFT                                            0x17
#define HWIO_GCC_GPLL2_MODE_PLL_UPDATE_BMSK                                                         0x400000
#define HWIO_GCC_GPLL2_MODE_PLL_UPDATE_SHFT                                                             0x16
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_RESET_BMSK                                                 0x200000
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_RESET_SHFT                                                     0x15
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_ENA_BMSK                                                   0x100000
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_ENA_SHFT                                                       0x14
#define HWIO_GCC_GPLL2_MODE_PLL_BIAS_COUNT_BMSK                                                      0xfc000
#define HWIO_GCC_GPLL2_MODE_PLL_BIAS_COUNT_SHFT                                                          0xe
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_COUNT_BMSK                                                       0x3f00
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_COUNT_SHFT                                                          0x8
#define HWIO_GCC_GPLL2_MODE_PLL_PLLTEST_BMSK                                                             0x8
#define HWIO_GCC_GPLL2_MODE_PLL_PLLTEST_SHFT                                                             0x3
#define HWIO_GCC_GPLL2_MODE_PLL_RESET_N_BMSK                                                             0x4
#define HWIO_GCC_GPLL2_MODE_PLL_RESET_N_SHFT                                                             0x2
#define HWIO_GCC_GPLL2_MODE_PLL_BYPASSNL_BMSK                                                            0x2
#define HWIO_GCC_GPLL2_MODE_PLL_BYPASSNL_SHFT                                                            0x1
#define HWIO_GCC_GPLL2_MODE_PLL_OUTCTRL_BMSK                                                             0x1
#define HWIO_GCC_GPLL2_MODE_PLL_OUTCTRL_SHFT                                                             0x0

#define HWIO_GCC_GPLL2_L_VAL_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00025004)
#define HWIO_GCC_GPLL2_L_VAL_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025004)
#define HWIO_GCC_GPLL2_L_VAL_RMSK                                                                     0xffff
#define HWIO_GCC_GPLL2_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_L_VAL_ADDR, HWIO_GCC_GPLL2_L_VAL_RMSK)
#define HWIO_GCC_GPLL2_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL2_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL2_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_L_VAL_ADDR,m,v,HWIO_GCC_GPLL2_L_VAL_IN)
#define HWIO_GCC_GPLL2_L_VAL_PLL_L_BMSK                                                               0xffff
#define HWIO_GCC_GPLL2_L_VAL_PLL_L_SHFT                                                                  0x0

#define HWIO_GCC_GPLL2_ALPHA_VAL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00025008)
#define HWIO_GCC_GPLL2_ALPHA_VAL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025008)
#define HWIO_GCC_GPLL2_ALPHA_VAL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL2_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_ALPHA_VAL_ADDR, HWIO_GCC_GPLL2_ALPHA_VAL_RMSK)
#define HWIO_GCC_GPLL2_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_ALPHA_VAL_ADDR, m)
#define HWIO_GCC_GPLL2_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_ALPHA_VAL_ADDR,v)
#define HWIO_GCC_GPLL2_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_ALPHA_VAL_ADDR,m,v,HWIO_GCC_GPLL2_ALPHA_VAL_IN)
#define HWIO_GCC_GPLL2_ALPHA_VAL_PLL_ALPHA_BMSK                                                   0xffffffff
#define HWIO_GCC_GPLL2_ALPHA_VAL_PLL_ALPHA_SHFT                                                          0x0

#define HWIO_GCC_GPLL2_ALPHA_VAL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002500c)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002500c)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_RMSK                                                                 0xff
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_ALPHA_VAL_U_ADDR, HWIO_GCC_GPLL2_ALPHA_VAL_U_RMSK)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_ALPHA_VAL_U_ADDR, m)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_ALPHA_VAL_U_ADDR,v)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_ALPHA_VAL_U_ADDR,m,v,HWIO_GCC_GPLL2_ALPHA_VAL_U_IN)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_PLL_ALPHA_BMSK                                                       0xff
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_PLL_ALPHA_SHFT                                                        0x0

#define HWIO_GCC_GPLL2_USER_CTL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00025010)
#define HWIO_GCC_GPLL2_USER_CTL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025010)
#define HWIO_GCC_GPLL2_USER_CTL_RMSK                                                              0xffffffff
#define HWIO_GCC_GPLL2_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_ADDR, HWIO_GCC_GPLL2_USER_CTL_RMSK)
#define HWIO_GCC_GPLL2_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL2_USER_CTL_IN)
#define HWIO_GCC_GPLL2_USER_CTL_SSC_MODE_CONTROL_BMSK                                              0x8000000
#define HWIO_GCC_GPLL2_USER_CTL_SSC_MODE_CONTROL_SHFT                                                   0x1b
#define HWIO_GCC_GPLL2_USER_CTL_ALPHA_EN_BMSK                                                      0x1000000
#define HWIO_GCC_GPLL2_USER_CTL_ALPHA_EN_SHFT                                                           0x18
#define HWIO_GCC_GPLL2_USER_CTL_VCO_SEL_BMSK                                                        0x300000
#define HWIO_GCC_GPLL2_USER_CTL_VCO_SEL_SHFT                                                            0x14
#define HWIO_GCC_GPLL2_USER_CTL_AUX_POST_DIV_RATIO_BMSK                                              0x38000
#define HWIO_GCC_GPLL2_USER_CTL_AUX_POST_DIV_RATIO_SHFT                                                  0xf
#define HWIO_GCC_GPLL2_USER_CTL_PRE_DIV_RATIO_BMSK                                                    0x7000
#define HWIO_GCC_GPLL2_USER_CTL_PRE_DIV_RATIO_SHFT                                                       0xc
#define HWIO_GCC_GPLL2_USER_CTL_POST_DIV_RATIO_BMSK                                                    0xf00
#define HWIO_GCC_GPLL2_USER_CTL_POST_DIV_RATIO_SHFT                                                      0x8
#define HWIO_GCC_GPLL2_USER_CTL_OUTPUT_INV_BMSK                                                         0x80
#define HWIO_GCC_GPLL2_USER_CTL_OUTPUT_INV_SHFT                                                          0x7
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_TEST_BMSK                                                     0x10
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_TEST_SHFT                                                      0x4
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                     0x8
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                     0x3
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_AUX2_BMSK                                                      0x4
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_AUX2_SHFT                                                      0x2
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_AUX_BMSK                                                       0x2
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_AUX_SHFT                                                       0x1
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                      0x1
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                      0x0

#define HWIO_GCC_GPLL2_USER_CTL_U_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00025014)
#define HWIO_GCC_GPLL2_USER_CTL_U_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025014)
#define HWIO_GCC_GPLL2_USER_CTL_U_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL2_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_U_ADDR, HWIO_GCC_GPLL2_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL2_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL2_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL2_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL2_USER_CTL_U_IN)
#define HWIO_GCC_GPLL2_USER_CTL_U_CALIBRATION_L_VAL_BMSK                                          0xffff0000
#define HWIO_GCC_GPLL2_USER_CTL_U_CALIBRATION_L_VAL_SHFT                                                0x10
#define HWIO_GCC_GPLL2_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                          0x800
#define HWIO_GCC_GPLL2_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                            0xb
#define HWIO_GCC_GPLL2_USER_CTL_U_STATUS_REGISTER_BMSK                                                 0x700
#define HWIO_GCC_GPLL2_USER_CTL_U_STATUS_REGISTER_SHFT                                                   0x8
#define HWIO_GCC_GPLL2_USER_CTL_U_DSM_BMSK                                                              0x80
#define HWIO_GCC_GPLL2_USER_CTL_U_DSM_SHFT                                                               0x7
#define HWIO_GCC_GPLL2_USER_CTL_U_WRITE_STATE_BMSK                                                      0x40
#define HWIO_GCC_GPLL2_USER_CTL_U_WRITE_STATE_SHFT                                                       0x6
#define HWIO_GCC_GPLL2_USER_CTL_U_TARGET_CTL_BMSK                                                       0x38
#define HWIO_GCC_GPLL2_USER_CTL_U_TARGET_CTL_SHFT                                                        0x3
#define HWIO_GCC_GPLL2_USER_CTL_U_LOCK_DET_BMSK                                                          0x4
#define HWIO_GCC_GPLL2_USER_CTL_U_LOCK_DET_SHFT                                                          0x2
#define HWIO_GCC_GPLL2_USER_CTL_U_FREEZE_PLL_BMSK                                                        0x2
#define HWIO_GCC_GPLL2_USER_CTL_U_FREEZE_PLL_SHFT                                                        0x1
#define HWIO_GCC_GPLL2_USER_CTL_U_TOGGLE_DET_BMSK                                                        0x1
#define HWIO_GCC_GPLL2_USER_CTL_U_TOGGLE_DET_SHFT                                                        0x0

#define HWIO_GCC_GPLL2_CONFIG_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00025018)
#define HWIO_GCC_GPLL2_CONFIG_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025018)
#define HWIO_GCC_GPLL2_CONFIG_CTL_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL2_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR, HWIO_GCC_GPLL2_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL2_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL2_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL2_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK                                    0x80000000
#define HWIO_GCC_GPLL2_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                                          0x1f
#define HWIO_GCC_GPLL2_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK                                         0x40000000
#define HWIO_GCC_GPLL2_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                                               0x1e
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK                                    0x3c000000
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                                          0x1a
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK                                        0x3800000
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                                             0x17
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                                            0x700000
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                                                0x14
#define HWIO_GCC_GPLL2_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                                            0xff000
#define HWIO_GCC_GPLL2_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                                                0xc
#define HWIO_GCC_GPLL2_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                                            0xf00
#define HWIO_GCC_GPLL2_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                                              0x8
#define HWIO_GCC_GPLL2_CONFIG_CTL_MIN_GLITCH_THRESHOLD_BMSK                                             0xc0
#define HWIO_GCC_GPLL2_CONFIG_CTL_MIN_GLITCH_THRESHOLD_SHFT                                              0x6
#define HWIO_GCC_GPLL2_CONFIG_CTL_REF_CYCLE_BMSK                                                        0x30
#define HWIO_GCC_GPLL2_CONFIG_CTL_REF_CYCLE_SHFT                                                         0x4
#define HWIO_GCC_GPLL2_CONFIG_CTL_KFN_BMSK                                                               0xf
#define HWIO_GCC_GPLL2_CONFIG_CTL_KFN_SHFT                                                               0x0

#define HWIO_GCC_GPLL2_TEST_CTL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0002501c)
#define HWIO_GCC_GPLL2_TEST_CTL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002501c)
#define HWIO_GCC_GPLL2_TEST_CTL_RMSK                                                              0xffffffff
#define HWIO_GCC_GPLL2_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_ADDR, HWIO_GCC_GPLL2_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL2_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL2_TEST_CTL_IN)
#define HWIO_GCC_GPLL2_TEST_CTL_BIAS_GEN_TRIM_BMSK                                                0xe0000000
#define HWIO_GCC_GPLL2_TEST_CTL_BIAS_GEN_TRIM_SHFT                                                      0x1d
#define HWIO_GCC_GPLL2_TEST_CTL_DCO_BMSK                                                          0x10000000
#define HWIO_GCC_GPLL2_TEST_CTL_DCO_SHFT                                                                0x1c
#define HWIO_GCC_GPLL2_TEST_CTL_PROCESS_CALB_BMSK                                                  0xc000000
#define HWIO_GCC_GPLL2_TEST_CTL_PROCESS_CALB_SHFT                                                       0x1a
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK                                         0x2000000
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                                              0x19
#define HWIO_GCC_GPLL2_TEST_CTL_FINE_FCW_BMSK                                                      0x1f00000
#define HWIO_GCC_GPLL2_TEST_CTL_FINE_FCW_SHFT                                                           0x14
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                               0x80000
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                  0x13
#define HWIO_GCC_GPLL2_TEST_CTL_COARSE_FCW_BMSK                                                      0x7e000
#define HWIO_GCC_GPLL2_TEST_CTL_COARSE_FCW_SHFT                                                          0xd
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_COARSE_BMSK                                                  0x1000
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_COARSE_SHFT                                                     0xc
#define HWIO_GCC_GPLL2_TEST_CTL_DISABLE_LFSR_BMSK                                                      0x800
#define HWIO_GCC_GPLL2_TEST_CTL_DISABLE_LFSR_SHFT                                                        0xb
#define HWIO_GCC_GPLL2_TEST_CTL_DTEST_SEL_BMSK                                                         0x700
#define HWIO_GCC_GPLL2_TEST_CTL_DTEST_SEL_SHFT                                                           0x8
#define HWIO_GCC_GPLL2_TEST_CTL_DTEST_EN_BMSK                                                           0x80
#define HWIO_GCC_GPLL2_TEST_CTL_DTEST_EN_SHFT                                                            0x7
#define HWIO_GCC_GPLL2_TEST_CTL_BYP_TESTAMP_BMSK                                                        0x40
#define HWIO_GCC_GPLL2_TEST_CTL_BYP_TESTAMP_SHFT                                                         0x6
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_SEL_BMSK                                                         0x30
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_SEL_SHFT                                                          0x4
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_SEL_BMSK                                                          0xc
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_SEL_SHFT                                                          0x2
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_EN_BMSK                                                           0x2
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_EN_SHFT                                                           0x1
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_EN_BMSK                                                           0x1
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_EN_SHFT                                                           0x0

#define HWIO_GCC_GPLL2_TEST_CTL_U_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00025020)
#define HWIO_GCC_GPLL2_TEST_CTL_U_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025020)
#define HWIO_GCC_GPLL2_TEST_CTL_U_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL2_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR, HWIO_GCC_GPLL2_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL2_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL2_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL2_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL2_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL2_TEST_CTL_U_GLITCH_DETECT_COUNT_BMSK                                          0x300000
#define HWIO_GCC_GPLL2_TEST_CTL_U_GLITCH_DETECT_COUNT_SHFT                                              0x14
#define HWIO_GCC_GPLL2_TEST_CTL_U_DISABLE_GLITCH_BMSK                                                0x80000
#define HWIO_GCC_GPLL2_TEST_CTL_U_DISABLE_GLITCH_SHFT                                                   0x13
#define HWIO_GCC_GPLL2_TEST_CTL_U_DTEST_MODE_SEL_2_BMSK                                              0x60000
#define HWIO_GCC_GPLL2_TEST_CTL_U_DTEST_MODE_SEL_2_SHFT                                                 0x11
#define HWIO_GCC_GPLL2_TEST_CTL_U_DITHER_SEL_BMSK                                                    0x18000
#define HWIO_GCC_GPLL2_TEST_CTL_U_DITHER_SEL_SHFT                                                        0xf
#define HWIO_GCC_GPLL2_TEST_CTL_U_PROCESS_CAL_SEL_BMSK                                                0x4000
#define HWIO_GCC_GPLL2_TEST_CTL_U_PROCESS_CAL_SEL_SHFT                                                   0xe
#define HWIO_GCC_GPLL2_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                                          0x2000
#define HWIO_GCC_GPLL2_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                                             0xd
#define HWIO_GCC_GPLL2_TEST_CTL_U_DTEST_MODE_SEL_BMSK                                                 0x1800
#define HWIO_GCC_GPLL2_TEST_CTL_U_DTEST_MODE_SEL_SHFT                                                    0xb
#define HWIO_GCC_GPLL2_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                     0x600
#define HWIO_GCC_GPLL2_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                       0x9
#define HWIO_GCC_GPLL2_TEST_CTL_U_NMO_EN_BMSK                                                          0x100
#define HWIO_GCC_GPLL2_TEST_CTL_U_NMO_EN_SHFT                                                            0x8
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_MAG_BMSK                                                        0xe0
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_MAG_SHFT                                                         0x5
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_GEN_BMSK                                                        0x10
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_GEN_SHFT                                                         0x4
#define HWIO_GCC_GPLL2_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                      0x8
#define HWIO_GCC_GPLL2_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                      0x3
#define HWIO_GCC_GPLL2_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                  0x6
#define HWIO_GCC_GPLL2_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                  0x1
#define HWIO_GCC_GPLL2_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_GPLL2_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_GPLL2_FREQ_CTL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00025028)
#define HWIO_GCC_GPLL2_FREQ_CTL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025028)
#define HWIO_GCC_GPLL2_FREQ_CTL_RMSK                                                              0xffffffff
#define HWIO_GCC_GPLL2_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_FREQ_CTL_ADDR, HWIO_GCC_GPLL2_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL2_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL2_FREQ_CTL_IN)
#define HWIO_GCC_GPLL2_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                           0xffffffff
#define HWIO_GCC_GPLL2_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                  0x0

#define HWIO_GCC_GPLL2_STATUS_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00025024)
#define HWIO_GCC_GPLL2_STATUS_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025024)
#define HWIO_GCC_GPLL2_STATUS_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL2_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_STATUS_ADDR, HWIO_GCC_GPLL2_STATUS_RMSK)
#define HWIO_GCC_GPLL2_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_STATUS_ADDR, m)
#define HWIO_GCC_GPLL2_STATUS_STATUS_31_0_BMSK                                                    0xffffffff
#define HWIO_GCC_GPLL2_STATUS_STATUS_31_0_SHFT                                                           0x0

#define HWIO_GCC_SYSTEM_NOC_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00026000)
#define HWIO_GCC_SYSTEM_NOC_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026000)
#define HWIO_GCC_SYSTEM_NOC_BCR_RMSK                                                                     0x1
#define HWIO_GCC_SYSTEM_NOC_BCR_IN          \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BCR_ADDR, HWIO_GCC_SYSTEM_NOC_BCR_RMSK)
#define HWIO_GCC_SYSTEM_NOC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BCR_ADDR, m)
#define HWIO_GCC_SYSTEM_NOC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SYSTEM_NOC_BCR_ADDR,v)
#define HWIO_GCC_SYSTEM_NOC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYSTEM_NOC_BCR_ADDR,m,v,HWIO_GCC_SYSTEM_NOC_BCR_IN)
#define HWIO_GCC_SYSTEM_NOC_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_SYSTEM_NOC_BCR_BLK_ARES_SHFT                                                            0x0

#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00026004)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026004)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_RMSK                                                   0x80000013
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ADDR, HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_RMSK)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ADDR,m,v,HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_IN)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00026008)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026008)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_RMSK                                                        0x71f
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_ADDR, HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_RMSK)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_ADDR,m,v,HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_IN)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002601c)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002601c)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_RMSK                                                         0x30001
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_IN          \
        in_dword_masked(HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR, HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_RMSK)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR, m)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR,v)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR,m,v,HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_IN)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_DIVIDE_BMSK                                                  0x30000
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_DIVIDE_SHFT                                                     0x10
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00027000)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027000)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ADDR, HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_RMSK)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ADDR,m,v,HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_IN)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00027004)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027004)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_ADDR, HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_RMSK)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_ADDR,m,v,HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_IN)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00026020)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026020)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_SYS_NOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00026024)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026024)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_RMSK                                                   0x80000001
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00026028)
#define HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026028)
#define HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_RMSK                                                       0x80000000
#define HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_ADDR, HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f

#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002602c)
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002602c)
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_RMSK                                                         0x80000001
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_PCNOC_AHB_CBCR_ADDR, HWIO_GCC_SNOC_PCNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_PCNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_PCNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_PCNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_PCNOC_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_SYS_NOC_AT_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00026030)
#define HWIO_GCC_SYS_NOC_AT_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026030)
#define HWIO_GCC_SYS_NOC_AT_CBCR_RMSK                                                             0x80000001
#define HWIO_GCC_SYS_NOC_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR, HWIO_GCC_SYS_NOC_AT_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_AT_CBCR_IN)
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_PCNOC_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00027018)
#define HWIO_GCC_PCNOC_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027018)
#define HWIO_GCC_PCNOC_BCR_RMSK                                                                          0x1
#define HWIO_GCC_PCNOC_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BCR_ADDR, HWIO_GCC_PCNOC_BCR_RMSK)
#define HWIO_GCC_PCNOC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BCR_IN)
#define HWIO_GCC_PCNOC_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_PCNOC_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_PCNOC_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0002701c)
#define HWIO_GCC_PCNOC_AHB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002701c)
#define HWIO_GCC_PCNOC_AHB_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_PCNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_PCNOC_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_PCNOC_AHB_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_PCNOC_AHB_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00027020)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027020)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_DDR_CFG_CBCR_ADDR, HWIO_GCC_PCNOC_DDR_CFG_CBCR_RMSK)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_DDR_CFG_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_DDR_CFG_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_DDR_CFG_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_DDR_CFG_CBCR_IN)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_PCNOC_AT_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00027028)
#define HWIO_GCC_PCNOC_AT_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027028)
#define HWIO_GCC_PCNOC_AT_CBCR_RMSK                                                               0x80000001
#define HWIO_GCC_PCNOC_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_AT_CBCR_ADDR, HWIO_GCC_PCNOC_AT_CBCR_RMSK)
#define HWIO_GCC_PCNOC_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_AT_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_AT_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_AT_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_AT_CBCR_IN)
#define HWIO_GCC_PCNOC_AT_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_PCNOC_AT_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_PCNOC_AT_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_PCNOC_AT_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00017000)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00017000)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_RMSK                                                       0xf0008001
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR, HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_RMSK)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR, m)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR,v)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR,m,v,HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_IN)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                              0x70000000
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                    0x1c
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                      0x8000
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                         0xf
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_IMEM_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e000)
#define HWIO_GCC_IMEM_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e000)
#define HWIO_GCC_IMEM_BCR_RMSK                                                                           0x1
#define HWIO_GCC_IMEM_BCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_BCR_ADDR, HWIO_GCC_IMEM_BCR_RMSK)
#define HWIO_GCC_IMEM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_BCR_ADDR, m)
#define HWIO_GCC_IMEM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_BCR_ADDR,v)
#define HWIO_GCC_IMEM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_BCR_ADDR,m,v,HWIO_GCC_IMEM_BCR_IN)
#define HWIO_GCC_IMEM_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_IMEM_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_IMEM_AXI_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e004)
#define HWIO_GCC_IMEM_AXI_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e004)
#define HWIO_GCC_IMEM_AXI_CBCR_RMSK                                                               0xf000fff0
#define HWIO_GCC_IMEM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_AXI_CBCR_ADDR, HWIO_GCC_IMEM_AXI_CBCR_RMSK)
#define HWIO_GCC_IMEM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_IMEM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_IMEM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_AXI_CBCR_ADDR,m,v,HWIO_GCC_IMEM_AXI_CBCR_IN)
#define HWIO_GCC_IMEM_AXI_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_IMEM_AXI_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_SHFT                                                                0x4

#define HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e008)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e008)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_RMSK                                                           0xf0008001
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR, HWIO_GCC_IMEM_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_IMEM_CFG_AHB_CBCR_IN)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00049000)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049000)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_RMSK                                                            0xf0008001
#define HWIO_GCC_MSS_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR, HWIO_GCC_MSS_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_MSS_CFG_AHB_CBCR_IN)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00049004)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049004)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_RMSK                                                        0x80000003
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR, HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_RMSK)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR,m,v,HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_IN)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_HW_CTL_BMSK                                                        0x2
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_HW_CTL_SHFT                                                        0x1
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_RPM_CFG_XPU_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00017004)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00017004)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_RMSK                                                            0xf0008001
#define HWIO_GCC_RPM_CFG_XPU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_CFG_XPU_CBCR_ADDR, HWIO_GCC_RPM_CFG_XPU_CBCR_RMSK)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CFG_XPU_CBCR_ADDR, m)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CFG_XPU_CBCR_ADDR,v)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CFG_XPU_CBCR_ADDR,m,v,HWIO_GCC_RPM_CFG_XPU_CBCR_IN)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_RPM_CFG_XPU_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_RPM_CFG_XPU_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_RPM_CFG_XPU_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_RPM_CFG_XPU_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_RPM_CFG_XPU_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf
#define HWIO_GCC_RPM_CFG_XPU_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_RPM_CFG_XPU_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_QDSS_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00029000)
#define HWIO_GCC_QDSS_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029000)
#define HWIO_GCC_QDSS_BCR_RMSK                                                                           0x1
#define HWIO_GCC_QDSS_BCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_BCR_ADDR, HWIO_GCC_QDSS_BCR_RMSK)
#define HWIO_GCC_QDSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_BCR_ADDR, m)
#define HWIO_GCC_QDSS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_BCR_ADDR,v)
#define HWIO_GCC_QDSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_BCR_ADDR,m,v,HWIO_GCC_QDSS_BCR_IN)
#define HWIO_GCC_QDSS_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_QDSS_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00029004)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029004)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR, HWIO_GCC_QDSS_DAP_AHB_CBCR_RMSK)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_DAP_AHB_CBCR_IN)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00029008)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029008)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_RMSK                                                           0xf0008001
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR, HWIO_GCC_QDSS_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_CFG_AHB_CBCR_IN)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002900c)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002900c)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_RMSK                                                            0x80000013
#define HWIO_GCC_QDSS_AT_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR, HWIO_GCC_QDSS_AT_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_AT_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_QDSS_AT_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_QDSS_AT_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_QDSS_AT_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_QDSS_AT_CMD_RCGR_UPDATE_SHFT                                                            0x0

#define HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00029010)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029010)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_RMSK                                                                 0x71f
#define HWIO_GCC_QDSS_AT_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR, HWIO_GCC_QDSS_AT_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_AT_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_SHFT                                                           0x0

#define HWIO_GCC_QDSS_AT_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00029024)
#define HWIO_GCC_QDSS_AT_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029024)
#define HWIO_GCC_QDSS_AT_CBCR_RMSK                                                                0x80007ff1
#define HWIO_GCC_QDSS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_AT_CBCR_ADDR, HWIO_GCC_QDSS_AT_CBCR_RMSK)
#define HWIO_GCC_QDSS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_AT_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_AT_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_AT_CBCR_ADDR,m,v,HWIO_GCC_QDSS_AT_CBCR_IN)
#define HWIO_GCC_QDSS_AT_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_QDSS_AT_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_CORE_ON_BMSK                                                  0x4000
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_CORE_ON_SHFT                                                     0xe
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                0x2000
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                   0xd
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                               0x1000
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                  0xc
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_BMSK                                                              0xf00
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_SHFT                                                                0x8
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_BMSK                                                                0xf0
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_SHFT                                                                 0x4
#define HWIO_GCC_QDSS_AT_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_QDSS_AT_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00029028)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029028)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_QDSS_ETR_USB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR, HWIO_GCC_QDSS_ETR_USB_CBCR_RMSK)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_ETR_USB_CBCR_IN)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002902c)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002902c)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_QDSS_STM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR, HWIO_GCC_QDSS_STM_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_STM_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QDSS_STM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_QDSS_STM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_QDSS_STM_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_QDSS_STM_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00029030)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029030)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_QDSS_STM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR, HWIO_GCC_QDSS_STM_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_STM_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_QDSS_STM_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00029044)
#define HWIO_GCC_QDSS_STM_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029044)
#define HWIO_GCC_QDSS_STM_CBCR_RMSK                                                               0xf0008001
#define HWIO_GCC_QDSS_STM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CBCR_ADDR, HWIO_GCC_QDSS_STM_CBCR_RMSK)
#define HWIO_GCC_QDSS_STM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CBCR_ADDR,m,v,HWIO_GCC_QDSS_STM_CBCR_IN)
#define HWIO_GCC_QDSS_STM_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_QDSS_STM_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00029048)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029048)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0002904c)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002904c)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00029060)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029060)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CBCR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CBCR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00029064)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029064)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR, HWIO_GCC_QDSS_TSCTR_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_UPDATE_SHFT                                                         0x0

#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00029068)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029068)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_RMSK                                                              0x71f
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR, HWIO_GCC_QDSS_TSCTR_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_SHFT                                                        0x0

#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002907c)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002907c)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00029080)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029080)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_QDSS_DAP_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00029084)
#define HWIO_GCC_QDSS_DAP_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029084)
#define HWIO_GCC_QDSS_DAP_CBCR_RMSK                                                               0x80000001
#define HWIO_GCC_QDSS_DAP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_DAP_CBCR_ADDR, HWIO_GCC_QDSS_DAP_CBCR_RMSK)
#define HWIO_GCC_QDSS_DAP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_DAP_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_DAP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_DAP_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_DAP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_DAP_CBCR_ADDR,m,v,HWIO_GCC_QDSS_DAP_CBCR_IN)
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00029088)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029088)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002908c)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002908c)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00029090)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029090)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00030000)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030000)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_RMSK                                                          0x80000002
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR, HWIO_GCC_GCC_SLEEP_CMD_RCGR_RMSK)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR,m,v,HWIO_GCC_GCC_SLEEP_CMD_RCGR_IN)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_EN_SHFT                                                         0x1

#define HWIO_GCC_QUSB2A_PHY_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00041028)
#define HWIO_GCC_QUSB2A_PHY_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041028)
#define HWIO_GCC_QUSB2A_PHY_BCR_RMSK                                                                     0x1
#define HWIO_GCC_QUSB2A_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_QUSB2A_PHY_BCR_ADDR, HWIO_GCC_QUSB2A_PHY_BCR_RMSK)
#define HWIO_GCC_QUSB2A_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUSB2A_PHY_BCR_ADDR, m)
#define HWIO_GCC_QUSB2A_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QUSB2A_PHY_BCR_ADDR,v)
#define HWIO_GCC_QUSB2A_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUSB2A_PHY_BCR_ADDR,m,v,HWIO_GCC_QUSB2A_PHY_BCR_IN)
#define HWIO_GCC_QUSB2A_PHY_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_QUSB2A_PHY_BCR_BLK_ARES_SHFT                                                            0x0

#define HWIO_GCC_SDCC1_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00042000)
#define HWIO_GCC_SDCC1_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042000)
#define HWIO_GCC_SDCC1_BCR_RMSK                                                                          0x1
#define HWIO_GCC_SDCC1_BCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_BCR_ADDR, HWIO_GCC_SDCC1_BCR_RMSK)
#define HWIO_GCC_SDCC1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_BCR_ADDR, m)
#define HWIO_GCC_SDCC1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_BCR_ADDR,v)
#define HWIO_GCC_SDCC1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_BCR_ADDR,m,v,HWIO_GCC_SDCC1_BCR_IN)
#define HWIO_GCC_SDCC1_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_SDCC1_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00042004)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042004)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_RMSK                                                         0x800000f3
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR, HWIO_GCC_SDCC1_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_SDCC1_APPS_CMD_RCGR_IN)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_D_BMSK                                                       0x80
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_D_SHFT                                                        0x7
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_M_BMSK                                                       0x40
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_M_SHFT                                                        0x6
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_N_BMSK                                                       0x20
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_N_SHFT                                                        0x5
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_UPDATE_SHFT                                                         0x0

#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00042008)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042008)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_RMSK                                                             0x371f
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR, HWIO_GCC_SDCC1_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_SDCC1_APPS_CFG_RCGR_IN)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_MODE_BMSK                                                        0x3000
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_MODE_SHFT                                                           0xc
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_SHFT                                                        0x0

#define HWIO_GCC_SDCC1_APPS_M_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0004200c)
#define HWIO_GCC_SDCC1_APPS_M_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004200c)
#define HWIO_GCC_SDCC1_APPS_M_RMSK                                                                      0xff
#define HWIO_GCC_SDCC1_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_M_ADDR, HWIO_GCC_SDCC1_APPS_M_RMSK)
#define HWIO_GCC_SDCC1_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_M_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_M_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_M_ADDR,m,v,HWIO_GCC_SDCC1_APPS_M_IN)
#define HWIO_GCC_SDCC1_APPS_M_M_BMSK                                                                    0xff
#define HWIO_GCC_SDCC1_APPS_M_M_SHFT                                                                     0x0

#define HWIO_GCC_SDCC1_APPS_N_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00042010)
#define HWIO_GCC_SDCC1_APPS_N_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042010)
#define HWIO_GCC_SDCC1_APPS_N_RMSK                                                                      0xff
#define HWIO_GCC_SDCC1_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_N_ADDR, HWIO_GCC_SDCC1_APPS_N_RMSK)
#define HWIO_GCC_SDCC1_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_N_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_N_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_N_ADDR,m,v,HWIO_GCC_SDCC1_APPS_N_IN)
#define HWIO_GCC_SDCC1_APPS_N_NOT_N_MINUS_M_BMSK                                                        0xff
#define HWIO_GCC_SDCC1_APPS_N_NOT_N_MINUS_M_SHFT                                                         0x0

#define HWIO_GCC_SDCC1_APPS_D_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00042014)
#define HWIO_GCC_SDCC1_APPS_D_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042014)
#define HWIO_GCC_SDCC1_APPS_D_RMSK                                                                      0xff
#define HWIO_GCC_SDCC1_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_D_ADDR, HWIO_GCC_SDCC1_APPS_D_RMSK)
#define HWIO_GCC_SDCC1_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_D_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_D_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_D_ADDR,m,v,HWIO_GCC_SDCC1_APPS_D_IN)
#define HWIO_GCC_SDCC1_APPS_D_NOT_2D_BMSK                                                               0xff
#define HWIO_GCC_SDCC1_APPS_D_NOT_2D_SHFT                                                                0x0

#define HWIO_GCC_SDCC1_APPS_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00042018)
#define HWIO_GCC_SDCC1_APPS_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042018)
#define HWIO_GCC_SDCC1_APPS_CBCR_RMSK                                                             0x80007ff1
#define HWIO_GCC_SDCC1_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CBCR_ADDR, HWIO_GCC_SDCC1_APPS_CBCR_RMSK)
#define HWIO_GCC_SDCC1_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CBCR_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_CBCR_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_CBCR_ADDR,m,v,HWIO_GCC_SDCC1_APPS_CBCR_IN)
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_SDCC1_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0004201c)
#define HWIO_GCC_SDCC1_AHB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004201c)
#define HWIO_GCC_SDCC1_AHB_CBCR_RMSK                                                              0xf000fff1
#define HWIO_GCC_SDCC1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_AHB_CBCR_ADDR, HWIO_GCC_SDCC1_AHB_CBCR_RMSK)
#define HWIO_GCC_SDCC1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SDCC1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SDCC1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_AHB_CBCR_ADDR,m,v,HWIO_GCC_SDCC1_AHB_CBCR_IN)
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                     0x70000000
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                           0x1c
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                             0x8000
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                0xf
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                0x4000
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   0xe
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                              0x2000
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 0xd
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                             0x1000
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                0xc
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_BMSK                                                            0xf00
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_SHFT                                                              0x8
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_BMSK                                                              0xf0
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_SHFT                                                               0x4
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_BLSP1_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00001000)
#define HWIO_GCC_BLSP1_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001000)
#define HWIO_GCC_BLSP1_BCR_RMSK                                                                          0x1
#define HWIO_GCC_BLSP1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_BCR_ADDR, HWIO_GCC_BLSP1_BCR_RMSK)
#define HWIO_GCC_BLSP1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_BCR_ADDR,m,v,HWIO_GCC_BLSP1_BCR_IN)
#define HWIO_GCC_BLSP1_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_BLSP1_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_BLSP1_SLEEP_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001004)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001004)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_RMSK                                                            0x80000000
#define HWIO_GCC_BLSP1_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_SLEEP_CBCR_ADDR, HWIO_GCC_BLSP1_SLEEP_CBCR_RMSK)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BLSP1_SLEEP_CBCR_CLK_OFF_SHFT                                                          0x1f

#define HWIO_GCC_BLSP1_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00001008)
#define HWIO_GCC_BLSP1_AHB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001008)
#define HWIO_GCC_BLSP1_AHB_CBCR_RMSK                                                              0xf000fff0
#define HWIO_GCC_BLSP1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_AHB_CBCR_ADDR, HWIO_GCC_BLSP1_AHB_CBCR_RMSK)
#define HWIO_GCC_BLSP1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_AHB_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_AHB_CBCR_IN)
#define HWIO_GCC_BLSP1_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_BLSP1_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                     0x70000000
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                           0x1c
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                             0x8000
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                0xf
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                0x4000
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   0xe
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                              0x2000
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 0xd
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                             0x1000
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                0xc
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_BMSK                                                            0xf00
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_SHFT                                                              0x8
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_BMSK                                                              0xf0
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_SHFT                                                               0x4

#define HWIO_GCC_BLSP1_QUP1_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00002000)
#define HWIO_GCC_BLSP1_QUP1_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002000)
#define HWIO_GCC_BLSP1_QUP1_BCR_RMSK                                                                     0x1
#define HWIO_GCC_BLSP1_QUP1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_BCR_ADDR, HWIO_GCC_BLSP1_QUP1_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_BCR_IN)
#define HWIO_GCC_BLSP1_QUP1_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_BLSP1_QUP1_BCR_BLK_ARES_SHFT                                                            0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00002004)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002004)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_RMSK                                                    0x80000001
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00002008)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002008)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_RMSK                                                    0x80000001
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000200c)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000200c)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_RMSK                                                0x80000013
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                       0x80000000
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                             0x1f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                       0x10
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                        0x4
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                               0x2
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                               0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00002010)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002010)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_RMSK                                                     0x71f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00003000)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003000)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_RMSK                                                0x80000013
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                       0x80000000
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                             0x1f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                       0x10
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                        0x4
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                               0x2
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                               0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00003004)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003004)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_RMSK                                                     0x71f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00004000)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004000)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_RMSK                                                0x80000013
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                       0x80000000
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                             0x1f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                       0x10
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                        0x4
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                               0x2
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                               0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00004004)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004004)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_RMSK                                                     0x71f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00005000)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005000)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_RMSK                                                0x80000013
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                       0x80000000
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                             0x1f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                       0x10
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                        0x4
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                               0x2
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                               0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00005004)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005004)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_RMSK                                                     0x71f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00002024)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002024)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_RMSK                                                0x800000f3
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                       0x80000000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                             0x1f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                              0x80
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                               0x7
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                              0x40
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                               0x6
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                              0x20
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                               0x5
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                       0x10
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                        0x4
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                               0x2
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                               0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00002028)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002028)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_RMSK                                                    0x371f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_MODE_BMSK                                               0x3000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_MODE_SHFT                                                  0xc
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000202c)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000202c)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_RMSK                                                             0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_M_BMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_M_SHFT                                                            0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00002030)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002030)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_RMSK                                                             0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                               0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00002034)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002034)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_RMSK                                                             0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_NOT_2D_BMSK                                                      0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_NOT_2D_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART1_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00002038)
#define HWIO_GCC_BLSP1_UART1_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002038)
#define HWIO_GCC_BLSP1_UART1_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BLSP1_UART1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_BCR_ADDR, HWIO_GCC_BLSP1_UART1_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_BCR_IN)
#define HWIO_GCC_BLSP1_UART1_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BLSP1_UART1_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000203c)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000203c)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART1_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00002040)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002040)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART1_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00002044)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002044)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_RMSK                                                   0x800000f3
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_D_BMSK                                                 0x80
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_D_SHFT                                                  0x7
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_M_BMSK                                                 0x40
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_M_SHFT                                                  0x6
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_N_BMSK                                                 0x20
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_N_SHFT                                                  0x5
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00002048)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002048)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_RMSK                                                       0x371f
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_MODE_BMSK                                                  0x3000
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_MODE_SHFT                                                     0xc
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_BLSP1_UART1_APPS_M_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000204c)
#define HWIO_GCC_BLSP1_UART1_APPS_M_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000204c)
#define HWIO_GCC_BLSP1_UART1_APPS_M_RMSK                                                              0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR, HWIO_GCC_BLSP1_UART1_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_M_M_BMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_M_M_SHFT                                                               0x0

#define HWIO_GCC_BLSP1_UART1_APPS_N_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00002050)
#define HWIO_GCC_BLSP1_UART1_APPS_N_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002050)
#define HWIO_GCC_BLSP1_UART1_APPS_N_RMSK                                                              0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR, HWIO_GCC_BLSP1_UART1_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_N_NOT_N_MINUS_M_BMSK                                                0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_N_NOT_N_MINUS_M_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_UART1_APPS_D_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00002054)
#define HWIO_GCC_BLSP1_UART1_APPS_D_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002054)
#define HWIO_GCC_BLSP1_UART1_APPS_D_RMSK                                                              0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR, HWIO_GCC_BLSP1_UART1_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_D_NOT_2D_BMSK                                                       0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_D_NOT_2D_SHFT                                                          0x0

#define HWIO_GCC_BLSP1_QUP2_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00003008)
#define HWIO_GCC_BLSP1_QUP2_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003008)
#define HWIO_GCC_BLSP1_QUP2_BCR_RMSK                                                                     0x1
#define HWIO_GCC_BLSP1_QUP2_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_BCR_ADDR, HWIO_GCC_BLSP1_QUP2_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_BCR_IN)
#define HWIO_GCC_BLSP1_QUP2_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_BLSP1_QUP2_BCR_BLK_ARES_SHFT                                                            0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000300c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000300c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_RMSK                                                    0x80000001
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00003010)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003010)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_RMSK                                                    0x80000001
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00003014)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003014)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_RMSK                                                0x800000f3
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                       0x80000000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                             0x1f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                              0x80
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                               0x7
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                              0x40
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                               0x6
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                              0x20
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                               0x5
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                       0x10
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                        0x4
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                               0x2
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                               0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00003018)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003018)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_RMSK                                                    0x371f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_MODE_BMSK                                               0x3000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_MODE_SHFT                                                  0xc
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000301c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000301c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_RMSK                                                             0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_M_BMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_M_SHFT                                                            0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00003020)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003020)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_RMSK                                                             0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                               0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00003024)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003024)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_RMSK                                                             0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_NOT_2D_BMSK                                                      0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_NOT_2D_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART2_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00003028)
#define HWIO_GCC_BLSP1_UART2_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003028)
#define HWIO_GCC_BLSP1_UART2_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BLSP1_UART2_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_BCR_ADDR, HWIO_GCC_BLSP1_UART2_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_BCR_IN)
#define HWIO_GCC_BLSP1_UART2_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BLSP1_UART2_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000302c)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000302c)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART2_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00003030)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003030)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART2_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00003034)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003034)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_RMSK                                                   0x800000f3
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_D_BMSK                                                 0x80
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_D_SHFT                                                  0x7
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_M_BMSK                                                 0x40
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_M_SHFT                                                  0x6
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_N_BMSK                                                 0x20
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_N_SHFT                                                  0x5
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00003038)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003038)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_RMSK                                                       0x371f
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_MODE_BMSK                                                  0x3000
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_MODE_SHFT                                                     0xc
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_BLSP1_UART2_APPS_M_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000303c)
#define HWIO_GCC_BLSP1_UART2_APPS_M_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000303c)
#define HWIO_GCC_BLSP1_UART2_APPS_M_RMSK                                                              0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR, HWIO_GCC_BLSP1_UART2_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_M_M_BMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_M_M_SHFT                                                               0x0

#define HWIO_GCC_BLSP1_UART2_APPS_N_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00003040)
#define HWIO_GCC_BLSP1_UART2_APPS_N_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003040)
#define HWIO_GCC_BLSP1_UART2_APPS_N_RMSK                                                              0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR, HWIO_GCC_BLSP1_UART2_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_N_NOT_N_MINUS_M_BMSK                                                0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_N_NOT_N_MINUS_M_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_UART2_APPS_D_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00003044)
#define HWIO_GCC_BLSP1_UART2_APPS_D_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003044)
#define HWIO_GCC_BLSP1_UART2_APPS_D_RMSK                                                              0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR, HWIO_GCC_BLSP1_UART2_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_D_NOT_2D_BMSK                                                       0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_D_NOT_2D_SHFT                                                          0x0

#define HWIO_GCC_BLSP1_QUP3_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00004018)
#define HWIO_GCC_BLSP1_QUP3_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004018)
#define HWIO_GCC_BLSP1_QUP3_BCR_RMSK                                                                     0x1
#define HWIO_GCC_BLSP1_QUP3_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_BCR_ADDR, HWIO_GCC_BLSP1_QUP3_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_BCR_IN)
#define HWIO_GCC_BLSP1_QUP3_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_BLSP1_QUP3_BCR_BLK_ARES_SHFT                                                            0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000401c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000401c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_RMSK                                                    0x80000001
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00004020)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004020)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_RMSK                                                    0x80000001
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00004024)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004024)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_RMSK                                                0x800000f3
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                       0x80000000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                             0x1f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                              0x80
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                               0x7
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                              0x40
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                               0x6
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                              0x20
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                               0x5
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                       0x10
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                        0x4
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                               0x2
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                               0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00004028)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004028)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_RMSK                                                    0x371f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_MODE_BMSK                                               0x3000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_MODE_SHFT                                                  0xc
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000402c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000402c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_RMSK                                                             0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_M_BMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_M_SHFT                                                            0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00004030)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004030)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_RMSK                                                             0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                               0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00004034)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004034)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_RMSK                                                             0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_NOT_2D_BMSK                                                      0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_NOT_2D_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART3_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00004038)
#define HWIO_GCC_BLSP1_UART3_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004038)
#define HWIO_GCC_BLSP1_UART3_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BLSP1_UART3_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_BCR_ADDR, HWIO_GCC_BLSP1_UART3_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_BCR_IN)
#define HWIO_GCC_BLSP1_UART3_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BLSP1_UART3_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000403c)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000403c)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART3_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00004040)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004040)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART3_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00004044)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004044)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_RMSK                                                   0x800000f3
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_D_BMSK                                                 0x80
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_D_SHFT                                                  0x7
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_M_BMSK                                                 0x40
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_M_SHFT                                                  0x6
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_N_BMSK                                                 0x20
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_N_SHFT                                                  0x5
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00004048)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004048)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_RMSK                                                       0x371f
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_MODE_BMSK                                                  0x3000
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_MODE_SHFT                                                     0xc
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_BLSP1_UART3_APPS_M_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000404c)
#define HWIO_GCC_BLSP1_UART3_APPS_M_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000404c)
#define HWIO_GCC_BLSP1_UART3_APPS_M_RMSK                                                              0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR, HWIO_GCC_BLSP1_UART3_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_M_M_BMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_M_M_SHFT                                                               0x0

#define HWIO_GCC_BLSP1_UART3_APPS_N_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00004050)
#define HWIO_GCC_BLSP1_UART3_APPS_N_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004050)
#define HWIO_GCC_BLSP1_UART3_APPS_N_RMSK                                                              0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR, HWIO_GCC_BLSP1_UART3_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_N_NOT_N_MINUS_M_BMSK                                                0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_N_NOT_N_MINUS_M_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_UART3_APPS_D_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00004054)
#define HWIO_GCC_BLSP1_UART3_APPS_D_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004054)
#define HWIO_GCC_BLSP1_UART3_APPS_D_RMSK                                                              0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR, HWIO_GCC_BLSP1_UART3_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_D_NOT_2D_BMSK                                                       0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_D_NOT_2D_SHFT                                                          0x0

#define HWIO_GCC_BLSP1_QUP4_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00005018)
#define HWIO_GCC_BLSP1_QUP4_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005018)
#define HWIO_GCC_BLSP1_QUP4_BCR_RMSK                                                                     0x1
#define HWIO_GCC_BLSP1_QUP4_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_BCR_ADDR, HWIO_GCC_BLSP1_QUP4_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_BCR_IN)
#define HWIO_GCC_BLSP1_QUP4_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_BLSP1_QUP4_BCR_BLK_ARES_SHFT                                                            0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000501c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000501c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_RMSK                                                    0x80000001
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00005020)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005020)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_RMSK                                                    0x80000001
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00005024)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005024)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_RMSK                                                0x800000f3
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                       0x80000000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                             0x1f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                              0x80
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                               0x7
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                              0x40
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                               0x6
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                              0x20
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                               0x5
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                       0x10
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                        0x4
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                               0x2
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                               0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00005028)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005028)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_RMSK                                                    0x371f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_MODE_BMSK                                               0x3000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_MODE_SHFT                                                  0xc
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000502c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000502c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_RMSK                                                             0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_M_BMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_M_SHFT                                                            0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00005030)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005030)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_RMSK                                                             0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                               0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                                0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00005034)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005034)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_RMSK                                                             0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_NOT_2D_BMSK                                                      0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_NOT_2D_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART4_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00005038)
#define HWIO_GCC_BLSP1_UART4_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005038)
#define HWIO_GCC_BLSP1_UART4_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BLSP1_UART4_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_BCR_ADDR, HWIO_GCC_BLSP1_UART4_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART4_BCR_IN)
#define HWIO_GCC_BLSP1_UART4_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BLSP1_UART4_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000503c)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000503c)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART4_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00005040)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005040)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART4_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART4_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00005044)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005044)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_RMSK                                                   0x800000f3
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_D_BMSK                                                 0x80
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_D_SHFT                                                  0x7
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_M_BMSK                                                 0x40
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_M_SHFT                                                  0x6
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_N_BMSK                                                 0x20
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_N_SHFT                                                  0x5
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00005048)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005048)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_RMSK                                                       0x371f
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_MODE_BMSK                                                  0x3000
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_MODE_SHFT                                                     0xc
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_BLSP1_UART4_APPS_M_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000504c)
#define HWIO_GCC_BLSP1_UART4_APPS_M_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000504c)
#define HWIO_GCC_BLSP1_UART4_APPS_M_RMSK                                                              0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_M_ADDR, HWIO_GCC_BLSP1_UART4_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_M_M_BMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_M_M_SHFT                                                               0x0

#define HWIO_GCC_BLSP1_UART4_APPS_N_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00005050)
#define HWIO_GCC_BLSP1_UART4_APPS_N_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005050)
#define HWIO_GCC_BLSP1_UART4_APPS_N_RMSK                                                              0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_N_ADDR, HWIO_GCC_BLSP1_UART4_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_N_NOT_N_MINUS_M_BMSK                                                0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_N_NOT_N_MINUS_M_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_UART4_APPS_D_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00005054)
#define HWIO_GCC_BLSP1_UART4_APPS_D_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005054)
#define HWIO_GCC_BLSP1_UART4_APPS_D_RMSK                                                              0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_D_ADDR, HWIO_GCC_BLSP1_UART4_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_D_NOT_2D_BMSK                                                       0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_D_NOT_2D_SHFT                                                          0x0

#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0000100c)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000100c)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_RMSK                                                      0x80000013
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR, HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_IN)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00001010)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001010)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_RMSK                                                            0x1f
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR, HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_IN)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00017008)
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00017008)
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_RMSK                                                       0xf0008001
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_ADDR, HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_IN)
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                              0x70000000
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                    0x1c
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                      0x8000
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                         0xf
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_PDM_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00044000)
#define HWIO_GCC_PDM_BCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044000)
#define HWIO_GCC_PDM_BCR_RMSK                                                                            0x1
#define HWIO_GCC_PDM_BCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_BCR_ADDR, HWIO_GCC_PDM_BCR_RMSK)
#define HWIO_GCC_PDM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_BCR_ADDR, m)
#define HWIO_GCC_PDM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_BCR_ADDR,v)
#define HWIO_GCC_PDM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_BCR_ADDR,m,v,HWIO_GCC_PDM_BCR_IN)
#define HWIO_GCC_PDM_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_PDM_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_PDM_AHB_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00044004)
#define HWIO_GCC_PDM_AHB_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044004)
#define HWIO_GCC_PDM_AHB_CBCR_RMSK                                                                0xf0008001
#define HWIO_GCC_PDM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_AHB_CBCR_ADDR, HWIO_GCC_PDM_AHB_CBCR_RMSK)
#define HWIO_GCC_PDM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PDM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PDM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_AHB_CBCR_ADDR,m,v,HWIO_GCC_PDM_AHB_CBCR_IN)
#define HWIO_GCC_PDM_AHB_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_PDM_AHB_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                       0x70000000
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                             0x1c
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                               0x8000
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                  0xf
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_PDM_XO4_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00044008)
#define HWIO_GCC_PDM_XO4_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044008)
#define HWIO_GCC_PDM_XO4_CBCR_RMSK                                                                0x80030001
#define HWIO_GCC_PDM_XO4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_XO4_CBCR_ADDR, HWIO_GCC_PDM_XO4_CBCR_RMSK)
#define HWIO_GCC_PDM_XO4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_XO4_CBCR_ADDR, m)
#define HWIO_GCC_PDM_XO4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_XO4_CBCR_ADDR,v)
#define HWIO_GCC_PDM_XO4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_XO4_CBCR_ADDR,m,v,HWIO_GCC_PDM_XO4_CBCR_IN)
#define HWIO_GCC_PDM_XO4_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_PDM_XO4_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_PDM_XO4_CBCR_CLK_DIV_BMSK                                                           0x30000
#define HWIO_GCC_PDM_XO4_CBCR_CLK_DIV_SHFT                                                              0x10
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_PDM2_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0004400c)
#define HWIO_GCC_PDM2_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004400c)
#define HWIO_GCC_PDM2_CBCR_RMSK                                                                   0x80000001
#define HWIO_GCC_PDM2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CBCR_ADDR, HWIO_GCC_PDM2_CBCR_RMSK)
#define HWIO_GCC_PDM2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CBCR_ADDR, m)
#define HWIO_GCC_PDM2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CBCR_ADDR,v)
#define HWIO_GCC_PDM2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CBCR_ADDR,m,v,HWIO_GCC_PDM2_CBCR_IN)
#define HWIO_GCC_PDM2_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_PDM2_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_PDM2_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_PDM2_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_PDM2_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00044010)
#define HWIO_GCC_PDM2_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044010)
#define HWIO_GCC_PDM2_CMD_RCGR_RMSK                                                               0x80000013
#define HWIO_GCC_PDM2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CMD_RCGR_ADDR, HWIO_GCC_PDM2_CMD_RCGR_RMSK)
#define HWIO_GCC_PDM2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PDM2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PDM2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CMD_RCGR_ADDR,m,v,HWIO_GCC_PDM2_CMD_RCGR_IN)
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_PDM2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_PDM2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_PDM2_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_PDM2_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_PDM2_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00044014)
#define HWIO_GCC_PDM2_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044014)
#define HWIO_GCC_PDM2_CFG_RCGR_RMSK                                                                    0x71f
#define HWIO_GCC_PDM2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CFG_RCGR_ADDR, HWIO_GCC_PDM2_CFG_RCGR_RMSK)
#define HWIO_GCC_PDM2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PDM2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PDM2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CFG_RCGR_ADDR,m,v,HWIO_GCC_PDM2_CFG_RCGR_IN)
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_PRNG_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00013000)
#define HWIO_GCC_PRNG_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013000)
#define HWIO_GCC_PRNG_BCR_RMSK                                                                           0x1
#define HWIO_GCC_PRNG_BCR_IN          \
        in_dword_masked(HWIO_GCC_PRNG_BCR_ADDR, HWIO_GCC_PRNG_BCR_RMSK)
#define HWIO_GCC_PRNG_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PRNG_BCR_ADDR, m)
#define HWIO_GCC_PRNG_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PRNG_BCR_ADDR,v)
#define HWIO_GCC_PRNG_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRNG_BCR_ADDR,m,v,HWIO_GCC_PRNG_BCR_IN)
#define HWIO_GCC_PRNG_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_PRNG_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_PRNG_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00013004)
#define HWIO_GCC_PRNG_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013004)
#define HWIO_GCC_PRNG_AHB_CBCR_RMSK                                                               0xf0008000
#define HWIO_GCC_PRNG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PRNG_AHB_CBCR_ADDR, HWIO_GCC_PRNG_AHB_CBCR_RMSK)
#define HWIO_GCC_PRNG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PRNG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PRNG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PRNG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PRNG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRNG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PRNG_AHB_CBCR_IN)
#define HWIO_GCC_PRNG_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_PRNG_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf

#define HWIO_GCC_TCSR_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00028000)
#define HWIO_GCC_TCSR_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00028000)
#define HWIO_GCC_TCSR_BCR_RMSK                                                                           0x1
#define HWIO_GCC_TCSR_BCR_IN          \
        in_dword_masked(HWIO_GCC_TCSR_BCR_ADDR, HWIO_GCC_TCSR_BCR_RMSK)
#define HWIO_GCC_TCSR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TCSR_BCR_ADDR, m)
#define HWIO_GCC_TCSR_BCR_OUT(v)      \
        out_dword(HWIO_GCC_TCSR_BCR_ADDR,v)
#define HWIO_GCC_TCSR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TCSR_BCR_ADDR,m,v,HWIO_GCC_TCSR_BCR_IN)
#define HWIO_GCC_TCSR_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_TCSR_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_TCSR_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00028004)
#define HWIO_GCC_TCSR_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00028004)
#define HWIO_GCC_TCSR_AHB_CBCR_RMSK                                                               0xf0008001
#define HWIO_GCC_TCSR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TCSR_AHB_CBCR_ADDR, HWIO_GCC_TCSR_AHB_CBCR_RMSK)
#define HWIO_GCC_TCSR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TCSR_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TCSR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TCSR_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TCSR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TCSR_AHB_CBCR_ADDR,m,v,HWIO_GCC_TCSR_AHB_CBCR_IN)
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_BOOT_ROM_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00013008)
#define HWIO_GCC_BOOT_ROM_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013008)
#define HWIO_GCC_BOOT_ROM_BCR_RMSK                                                                       0x1
#define HWIO_GCC_BOOT_ROM_BCR_IN          \
        in_dword_masked(HWIO_GCC_BOOT_ROM_BCR_ADDR, HWIO_GCC_BOOT_ROM_BCR_RMSK)
#define HWIO_GCC_BOOT_ROM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BOOT_ROM_BCR_ADDR, m)
#define HWIO_GCC_BOOT_ROM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BOOT_ROM_BCR_ADDR,v)
#define HWIO_GCC_BOOT_ROM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BOOT_ROM_BCR_ADDR,m,v,HWIO_GCC_BOOT_ROM_BCR_IN)
#define HWIO_GCC_BOOT_ROM_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_BOOT_ROM_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0001300c)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001300c)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_RMSK                                                           0xf000fff0
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR, HWIO_GCC_BOOT_ROM_AHB_CBCR_RMSK)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR,m,v,HWIO_GCC_BOOT_ROM_AHB_CBCR_IN)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_SHFT                                                            0x4

#define HWIO_GCC_MSG_RAM_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0002b000)
#define HWIO_GCC_MSG_RAM_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002b000)
#define HWIO_GCC_MSG_RAM_BCR_RMSK                                                                        0x1
#define HWIO_GCC_MSG_RAM_BCR_IN          \
        in_dword_masked(HWIO_GCC_MSG_RAM_BCR_ADDR, HWIO_GCC_MSG_RAM_BCR_RMSK)
#define HWIO_GCC_MSG_RAM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSG_RAM_BCR_ADDR, m)
#define HWIO_GCC_MSG_RAM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MSG_RAM_BCR_ADDR,v)
#define HWIO_GCC_MSG_RAM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSG_RAM_BCR_ADDR,m,v,HWIO_GCC_MSG_RAM_BCR_IN)
#define HWIO_GCC_MSG_RAM_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_MSG_RAM_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002b004)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002b004)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_RMSK                                                            0xf000fff0
#define HWIO_GCC_MSG_RAM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR, HWIO_GCC_MSG_RAM_AHB_CBCR_RMSK)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR,m,v,HWIO_GCC_MSG_RAM_AHB_CBCR_IN)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_SHFT                                                             0x4

#define HWIO_GCC_TLMM_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00034000)
#define HWIO_GCC_TLMM_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00034000)
#define HWIO_GCC_TLMM_BCR_RMSK                                                                           0x1
#define HWIO_GCC_TLMM_BCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_BCR_ADDR, HWIO_GCC_TLMM_BCR_RMSK)
#define HWIO_GCC_TLMM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_BCR_ADDR, m)
#define HWIO_GCC_TLMM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_BCR_ADDR,v)
#define HWIO_GCC_TLMM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_BCR_ADDR,m,v,HWIO_GCC_TLMM_BCR_IN)
#define HWIO_GCC_TLMM_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_TLMM_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_TLMM_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00034004)
#define HWIO_GCC_TLMM_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00034004)
#define HWIO_GCC_TLMM_AHB_CBCR_RMSK                                                               0xf0008000
#define HWIO_GCC_TLMM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_AHB_CBCR_ADDR, HWIO_GCC_TLMM_AHB_CBCR_RMSK)
#define HWIO_GCC_TLMM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TLMM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_AHB_CBCR_ADDR,m,v,HWIO_GCC_TLMM_AHB_CBCR_IN)
#define HWIO_GCC_TLMM_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_TLMM_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_TLMM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_TLMM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_TLMM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_TLMM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf

#define HWIO_GCC_TLMM_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00034008)
#define HWIO_GCC_TLMM_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00034008)
#define HWIO_GCC_TLMM_CBCR_RMSK                                                                   0x80000000
#define HWIO_GCC_TLMM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_CBCR_ADDR, HWIO_GCC_TLMM_CBCR_RMSK)
#define HWIO_GCC_TLMM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_TLMM_CBCR_CLK_OFF_SHFT                                                                 0x1f

#define HWIO_GCC_MPM_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c000)
#define HWIO_GCC_MPM_BCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c000)
#define HWIO_GCC_MPM_BCR_RMSK                                                                            0x1
#define HWIO_GCC_MPM_BCR_IN          \
        in_dword_masked(HWIO_GCC_MPM_BCR_ADDR, HWIO_GCC_MPM_BCR_RMSK)
#define HWIO_GCC_MPM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MPM_BCR_ADDR, m)
#define HWIO_GCC_MPM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MPM_BCR_ADDR,v)
#define HWIO_GCC_MPM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MPM_BCR_ADDR,m,v,HWIO_GCC_MPM_BCR_IN)
#define HWIO_GCC_MPM_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_MPM_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_MPM_MISC_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c004)
#define HWIO_GCC_MPM_MISC_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c004)
#define HWIO_GCC_MPM_MISC_RMSK                                                                           0x7
#define HWIO_GCC_MPM_MISC_IN          \
        in_dword_masked(HWIO_GCC_MPM_MISC_ADDR, HWIO_GCC_MPM_MISC_RMSK)
#define HWIO_GCC_MPM_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_MPM_MISC_ADDR, m)
#define HWIO_GCC_MPM_MISC_OUT(v)      \
        out_dword(HWIO_GCC_MPM_MISC_ADDR,v)
#define HWIO_GCC_MPM_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MPM_MISC_ADDR,m,v,HWIO_GCC_MPM_MISC_IN)
#define HWIO_GCC_MPM_MISC_MPM_NON_AHB_RESET_BMSK                                                         0x4
#define HWIO_GCC_MPM_MISC_MPM_NON_AHB_RESET_SHFT                                                         0x2
#define HWIO_GCC_MPM_MISC_MPM_AHB_RESET_BMSK                                                             0x2
#define HWIO_GCC_MPM_MISC_MPM_AHB_RESET_SHFT                                                             0x1
#define HWIO_GCC_MPM_MISC_MPM_REF_CLK_EN_BMSK                                                            0x1
#define HWIO_GCC_MPM_MISC_MPM_REF_CLK_EN_SHFT                                                            0x0

#define HWIO_GCC_MPM_AHB_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c008)
#define HWIO_GCC_MPM_AHB_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c008)
#define HWIO_GCC_MPM_AHB_CBCR_RMSK                                                                0xf0008000
#define HWIO_GCC_MPM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MPM_AHB_CBCR_ADDR, HWIO_GCC_MPM_AHB_CBCR_RMSK)
#define HWIO_GCC_MPM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MPM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MPM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MPM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MPM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MPM_AHB_CBCR_ADDR,m,v,HWIO_GCC_MPM_AHB_CBCR_IN)
#define HWIO_GCC_MPM_AHB_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_MPM_AHB_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                       0x70000000
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                             0x1c
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                               0x8000
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                  0xf

#define HWIO_GCC_RPM_PROC_HCLK_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d000)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d000)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_RMSK                                                          0x80000000
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_PROC_HCLK_CBCR_ADDR, HWIO_GCC_RPM_PROC_HCLK_CBCR_RMSK)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_PROC_HCLK_CBCR_ADDR, m)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_CLK_OFF_SHFT                                                        0x1f

#define HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d004)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d004)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_RMSK                                                            0x80007ff0
#define HWIO_GCC_RPM_BUS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR, HWIO_GCC_RPM_BUS_AHB_CBCR_RMSK)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR,m,v,HWIO_GCC_RPM_BUS_AHB_CBCR_IN)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_SHFT                                                             0x4

#define HWIO_GCC_RPM_SLEEP_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d008)
#define HWIO_GCC_RPM_SLEEP_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d008)
#define HWIO_GCC_RPM_SLEEP_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_RPM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_SLEEP_CBCR_ADDR, HWIO_GCC_RPM_SLEEP_CBCR_RMSK)
#define HWIO_GCC_RPM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_RPM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_RPM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_RPM_SLEEP_CBCR_IN)
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_RPM_TIMER_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d00c)
#define HWIO_GCC_RPM_TIMER_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d00c)
#define HWIO_GCC_RPM_TIMER_CBCR_RMSK                                                              0x80000003
#define HWIO_GCC_RPM_TIMER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_TIMER_CBCR_ADDR, HWIO_GCC_RPM_TIMER_CBCR_RMSK)
#define HWIO_GCC_RPM_TIMER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_TIMER_CBCR_ADDR, m)
#define HWIO_GCC_RPM_TIMER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_TIMER_CBCR_ADDR,v)
#define HWIO_GCC_RPM_TIMER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_TIMER_CBCR_ADDR,m,v,HWIO_GCC_RPM_TIMER_CBCR_IN)
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_RPM_TIMER_CBCR_HW_CTL_BMSK                                                              0x2
#define HWIO_GCC_RPM_TIMER_CBCR_HW_CTL_SHFT                                                              0x1
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_RPM_CMD_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d010)
#define HWIO_GCC_RPM_CMD_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d010)
#define HWIO_GCC_RPM_CMD_RCGR_RMSK                                                                0x80000013
#define HWIO_GCC_RPM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RPM_CMD_RCGR_ADDR, HWIO_GCC_RPM_CMD_RCGR_RMSK)
#define HWIO_GCC_RPM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_RPM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_RPM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CMD_RCGR_ADDR,m,v,HWIO_GCC_RPM_CMD_RCGR_IN)
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_OFF_SHFT                                                             0x1f
#define HWIO_GCC_RPM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                       0x10
#define HWIO_GCC_RPM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                        0x4
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_EN_BMSK                                                               0x2
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_EN_SHFT                                                               0x1
#define HWIO_GCC_RPM_CMD_RCGR_UPDATE_BMSK                                                                0x1
#define HWIO_GCC_RPM_CMD_RCGR_UPDATE_SHFT                                                                0x0

#define HWIO_GCC_RPM_CFG_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d014)
#define HWIO_GCC_RPM_CFG_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d014)
#define HWIO_GCC_RPM_CFG_RCGR_RMSK                                                                     0x71f
#define HWIO_GCC_RPM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RPM_CFG_RCGR_ADDR, HWIO_GCC_RPM_CFG_RCGR_RMSK)
#define HWIO_GCC_RPM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_RPM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_RPM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CFG_RCGR_ADDR,m,v,HWIO_GCC_RPM_CFG_RCGR_IN)
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_BMSK                                                             0x700
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_SHFT                                                               0x8
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_BMSK                                                              0x1f
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_SHFT                                                               0x0

#define HWIO_GCC_RPM_MISC_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d028)
#define HWIO_GCC_RPM_MISC_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d028)
#define HWIO_GCC_RPM_MISC_RMSK                                                                          0xf1
#define HWIO_GCC_RPM_MISC_IN          \
        in_dword_masked(HWIO_GCC_RPM_MISC_ADDR, HWIO_GCC_RPM_MISC_RMSK)
#define HWIO_GCC_RPM_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_MISC_ADDR, m)
#define HWIO_GCC_RPM_MISC_OUT(v)      \
        out_dword(HWIO_GCC_RPM_MISC_ADDR,v)
#define HWIO_GCC_RPM_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_MISC_ADDR,m,v,HWIO_GCC_RPM_MISC_IN)
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_BMSK                                                   0xf0
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_SHFT                                                    0x4
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIS_BMSK                                                    0x1
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIS_SHFT                                                    0x0

#define HWIO_GCC_RPM_MST_M2_NOC_AHB_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d02c)
#define HWIO_GCC_RPM_MST_M2_NOC_AHB_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d02c)
#define HWIO_GCC_RPM_MST_M2_NOC_AHB_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_RPM_MST_M2_NOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_MST_M2_NOC_AHB_CBCR_ADDR, HWIO_GCC_RPM_MST_M2_NOC_AHB_CBCR_RMSK)
#define HWIO_GCC_RPM_MST_M2_NOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_MST_M2_NOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RPM_MST_M2_NOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_MST_M2_NOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RPM_MST_M2_NOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_MST_M2_NOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_RPM_MST_M2_NOC_AHB_CBCR_IN)
#define HWIO_GCC_RPM_MST_M2_NOC_AHB_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_RPM_MST_M2_NOC_AHB_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_RPM_MST_M2_NOC_AHB_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_RPM_MST_M2_NOC_AHB_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_RPM_NOC_MST_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d030)
#define HWIO_GCC_RPM_NOC_MST_AHB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d030)
#define HWIO_GCC_RPM_NOC_MST_AHB_CBCR_RMSK                                                        0xf0008001
#define HWIO_GCC_RPM_NOC_MST_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_NOC_MST_AHB_CBCR_ADDR, HWIO_GCC_RPM_NOC_MST_AHB_CBCR_RMSK)
#define HWIO_GCC_RPM_NOC_MST_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_NOC_MST_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RPM_NOC_MST_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_NOC_MST_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RPM_NOC_MST_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_NOC_MST_AHB_CBCR_ADDR,m,v,HWIO_GCC_RPM_NOC_MST_AHB_CBCR_IN)
#define HWIO_GCC_RPM_NOC_MST_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_RPM_NOC_MST_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_RPM_NOC_MST_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                               0x70000000
#define HWIO_GCC_RPM_NOC_MST_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                     0x1c
#define HWIO_GCC_RPM_NOC_MST_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                       0x8000
#define HWIO_GCC_RPM_NOC_MST_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                          0xf
#define HWIO_GCC_RPM_NOC_MST_AHB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_RPM_NOC_MST_AHB_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SEC_CTRL_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a000)
#define HWIO_GCC_SEC_CTRL_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a000)
#define HWIO_GCC_SEC_CTRL_BCR_RMSK                                                                       0x1
#define HWIO_GCC_SEC_CTRL_BCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BCR_ADDR, HWIO_GCC_SEC_CTRL_BCR_RMSK)
#define HWIO_GCC_SEC_CTRL_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_BCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_BCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_BCR_IN)
#define HWIO_GCC_SEC_CTRL_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_SEC_CTRL_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_ACC_CMD_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a004)
#define HWIO_GCC_ACC_CMD_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a004)
#define HWIO_GCC_ACC_CMD_RCGR_RMSK                                                                0x80000013
#define HWIO_GCC_ACC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ACC_CMD_RCGR_ADDR, HWIO_GCC_ACC_CMD_RCGR_RMSK)
#define HWIO_GCC_ACC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ACC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ACC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ACC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_CMD_RCGR_ADDR,m,v,HWIO_GCC_ACC_CMD_RCGR_IN)
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_OFF_SHFT                                                             0x1f
#define HWIO_GCC_ACC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                       0x10
#define HWIO_GCC_ACC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                        0x4
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_EN_BMSK                                                               0x2
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_EN_SHFT                                                               0x1
#define HWIO_GCC_ACC_CMD_RCGR_UPDATE_BMSK                                                                0x1
#define HWIO_GCC_ACC_CMD_RCGR_UPDATE_SHFT                                                                0x0

#define HWIO_GCC_ACC_CFG_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a008)
#define HWIO_GCC_ACC_CFG_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a008)
#define HWIO_GCC_ACC_CFG_RCGR_RMSK                                                                     0x71f
#define HWIO_GCC_ACC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ACC_CFG_RCGR_ADDR, HWIO_GCC_ACC_CFG_RCGR_RMSK)
#define HWIO_GCC_ACC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ACC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ACC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ACC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_CFG_RCGR_ADDR,m,v,HWIO_GCC_ACC_CFG_RCGR_IN)
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_BMSK                                                             0x700
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_SHFT                                                               0x8
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_BMSK                                                              0x1f
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_SHFT                                                               0x0

#define HWIO_GCC_ACC_MISC_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a01c)
#define HWIO_GCC_ACC_MISC_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a01c)
#define HWIO_GCC_ACC_MISC_RMSK                                                                           0x1
#define HWIO_GCC_ACC_MISC_IN          \
        in_dword_masked(HWIO_GCC_ACC_MISC_ADDR, HWIO_GCC_ACC_MISC_RMSK)
#define HWIO_GCC_ACC_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_MISC_ADDR, m)
#define HWIO_GCC_ACC_MISC_OUT(v)      \
        out_dword(HWIO_GCC_ACC_MISC_ADDR,v)
#define HWIO_GCC_ACC_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_MISC_ADDR,m,v,HWIO_GCC_ACC_MISC_IN)
#define HWIO_GCC_ACC_MISC_JTAG_ACC_SRC_SEL_EN_BMSK                                                       0x1
#define HWIO_GCC_ACC_MISC_JTAG_ACC_SRC_SEL_EN_SHFT                                                       0x0

#define HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a020)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a020)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_RMSK                                                           0x80007ff1
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR, HWIO_GCC_SEC_CTRL_ACC_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_ACC_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a024)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a024)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_RMSK                                                           0xf0008001
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR, HWIO_GCC_SEC_CTRL_AHB_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_AHB_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_SEC_CTRL_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a028)
#define HWIO_GCC_SEC_CTRL_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a028)
#define HWIO_GCC_SEC_CTRL_CBCR_RMSK                                                               0x80007ff1
#define HWIO_GCC_SEC_CTRL_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CBCR_ADDR, HWIO_GCC_SEC_CTRL_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_SHFT                                                                0x4
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a02c)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a02c)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_RMSK                                                         0x80000001
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR, HWIO_GCC_SEC_CTRL_SENSE_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_SENSE_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a030)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a030)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_RMSK                                                0x80000001
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR, HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a034)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a034)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR, HWIO_GCC_SEC_CTRL_CMD_RCGR_RMSK)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CMD_RCGR_IN)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a038)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a038)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR, HWIO_GCC_SEC_CTRL_CFG_RCGR_RMSK)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CFG_RCGR_IN)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_SPMI_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e000)
#define HWIO_GCC_SPMI_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e000)
#define HWIO_GCC_SPMI_BCR_RMSK                                                                           0x1
#define HWIO_GCC_SPMI_BCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_BCR_ADDR, HWIO_GCC_SPMI_BCR_RMSK)
#define HWIO_GCC_SPMI_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_BCR_ADDR, m)
#define HWIO_GCC_SPMI_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_BCR_ADDR,v)
#define HWIO_GCC_SPMI_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_BCR_ADDR,m,v,HWIO_GCC_SPMI_BCR_IN)
#define HWIO_GCC_SPMI_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_SPMI_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e004)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e004)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_SPMI_SER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR, HWIO_GCC_SPMI_SER_CMD_RCGR_RMSK)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR,m,v,HWIO_GCC_SPMI_SER_CMD_RCGR_IN)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SPMI_SER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_SPMI_SER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_SPMI_SER_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_SPMI_SER_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e008)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e008)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_SPMI_SER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR, HWIO_GCC_SPMI_SER_CFG_RCGR_RMSK)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR,m,v,HWIO_GCC_SPMI_SER_CFG_RCGR_IN)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_SPMI_SER_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e01c)
#define HWIO_GCC_SPMI_SER_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e01c)
#define HWIO_GCC_SPMI_SER_CBCR_RMSK                                                               0x80007ff1
#define HWIO_GCC_SPMI_SER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_SER_CBCR_ADDR, HWIO_GCC_SPMI_SER_CBCR_RMSK)
#define HWIO_GCC_SPMI_SER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_SER_CBCR_ADDR, m)
#define HWIO_GCC_SPMI_SER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_SER_CBCR_ADDR,v)
#define HWIO_GCC_SPMI_SER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_SER_CBCR_ADDR,m,v,HWIO_GCC_SPMI_SER_CBCR_IN)
#define HWIO_GCC_SPMI_SER_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SPMI_SER_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_SHFT                                                                0x4
#define HWIO_GCC_SPMI_SER_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_SPMI_SER_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e020)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e020)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_RMSK                                                         0xf0008000
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_PCNOC_AHB_CBCR_ADDR, HWIO_GCC_SPMI_PCNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_PCNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_PCNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_PCNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPMI_PCNOC_AHB_CBCR_IN)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf

#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e024)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e024)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR, HWIO_GCC_SPMI_AHB_CMD_RCGR_RMSK)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR,m,v,HWIO_GCC_SPMI_AHB_CMD_RCGR_IN)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e028)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e028)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR, HWIO_GCC_SPMI_AHB_CFG_RCGR_RMSK)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR,m,v,HWIO_GCC_SPMI_AHB_CFG_RCGR_IN)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_SPMI_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e03c)
#define HWIO_GCC_SPMI_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e03c)
#define HWIO_GCC_SPMI_AHB_CBCR_RMSK                                                               0x80007ff1
#define HWIO_GCC_SPMI_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CBCR_ADDR, HWIO_GCC_SPMI_AHB_CBCR_RMSK)
#define HWIO_GCC_SPMI_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPMI_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPMI_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPMI_AHB_CBCR_IN)
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_SHFT                                                                0x4
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_SPDM_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f000)
#define HWIO_GCC_SPDM_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f000)
#define HWIO_GCC_SPDM_BCR_RMSK                                                                           0x1
#define HWIO_GCC_SPDM_BCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_BCR_ADDR, HWIO_GCC_SPDM_BCR_RMSK)
#define HWIO_GCC_SPDM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_BCR_ADDR, m)
#define HWIO_GCC_SPDM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_BCR_ADDR,v)
#define HWIO_GCC_SPDM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_BCR_ADDR,m,v,HWIO_GCC_SPDM_BCR_IN)
#define HWIO_GCC_SPDM_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_SPDM_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f004)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f004)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_RMSK                                                           0xf0008001
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR, HWIO_GCC_SPDM_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPDM_CFG_AHB_CBCR_IN)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f008)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f008)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR, HWIO_GCC_SPDM_MSTR_AHB_CBCR_RMSK)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPDM_MSTR_AHB_CBCR_IN)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SPDM_FF_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f00c)
#define HWIO_GCC_SPDM_FF_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f00c)
#define HWIO_GCC_SPDM_FF_CBCR_RMSK                                                                0x80000001
#define HWIO_GCC_SPDM_FF_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_FF_CBCR_ADDR, HWIO_GCC_SPDM_FF_CBCR_RMSK)
#define HWIO_GCC_SPDM_FF_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_FF_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_FF_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_FF_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_FF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_FF_CBCR_ADDR,m,v,HWIO_GCC_SPDM_FF_CBCR_IN)
#define HWIO_GCC_SPDM_FF_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_SPDM_FF_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f010)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f010)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR, HWIO_GCC_SPDM_BIMC_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_BIMC_CY_CBCR_IN)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f014)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f014)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR, HWIO_GCC_SPDM_SNOC_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_SNOC_CY_CBCR_IN)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f018)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f018)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR, HWIO_GCC_SPDM_DEBUG_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_DEBUG_CY_CBCR_IN)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f01c)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f01c)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_PCNOC_CY_CBCR_ADDR, HWIO_GCC_SPDM_PCNOC_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_PCNOC_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_PCNOC_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_PCNOC_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_PCNOC_CY_CBCR_IN)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f020)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f020)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_SPDM_RPM_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR, HWIO_GCC_SPDM_RPM_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_RPM_CY_CBCR_IN)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_CRYPTO_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00016000)
#define HWIO_GCC_CRYPTO_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016000)
#define HWIO_GCC_CRYPTO_BCR_RMSK                                                                         0x1
#define HWIO_GCC_CRYPTO_BCR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_BCR_ADDR, HWIO_GCC_CRYPTO_BCR_RMSK)
#define HWIO_GCC_CRYPTO_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_BCR_ADDR, m)
#define HWIO_GCC_CRYPTO_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CRYPTO_BCR_ADDR,v)
#define HWIO_GCC_CRYPTO_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CRYPTO_BCR_ADDR,m,v,HWIO_GCC_CRYPTO_BCR_IN)
#define HWIO_GCC_CRYPTO_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_CRYPTO_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_CRYPTO_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00016004)
#define HWIO_GCC_CRYPTO_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016004)
#define HWIO_GCC_CRYPTO_CMD_RCGR_RMSK                                                             0x80000013
#define HWIO_GCC_CRYPTO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_CMD_RCGR_ADDR, HWIO_GCC_CRYPTO_CMD_RCGR_RMSK)
#define HWIO_GCC_CRYPTO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CRYPTO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CRYPTO_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CRYPTO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CRYPTO_CMD_RCGR_ADDR,m,v,HWIO_GCC_CRYPTO_CMD_RCGR_IN)
#define HWIO_GCC_CRYPTO_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_CRYPTO_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_CRYPTO_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_CRYPTO_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_CRYPTO_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_CRYPTO_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_CRYPTO_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_CRYPTO_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_CRYPTO_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00016008)
#define HWIO_GCC_CRYPTO_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016008)
#define HWIO_GCC_CRYPTO_CFG_RCGR_RMSK                                                                  0x71f
#define HWIO_GCC_CRYPTO_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_CFG_RCGR_ADDR, HWIO_GCC_CRYPTO_CFG_RCGR_RMSK)
#define HWIO_GCC_CRYPTO_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CRYPTO_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CRYPTO_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CRYPTO_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CRYPTO_CFG_RCGR_ADDR,m,v,HWIO_GCC_CRYPTO_CFG_RCGR_IN)
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_CRYPTO_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001601c)
#define HWIO_GCC_CRYPTO_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001601c)
#define HWIO_GCC_CRYPTO_CBCR_RMSK                                                                 0x80007ff0
#define HWIO_GCC_CRYPTO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_CBCR_ADDR, HWIO_GCC_CRYPTO_CBCR_RMSK)
#define HWIO_GCC_CRYPTO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_CBCR_ADDR, m)
#define HWIO_GCC_CRYPTO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CRYPTO_CBCR_ADDR,v)
#define HWIO_GCC_CRYPTO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CRYPTO_CBCR_ADDR,m,v,HWIO_GCC_CRYPTO_CBCR_IN)
#define HWIO_GCC_CRYPTO_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_CRYPTO_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_CORE_ON_BMSK                                                   0x4000
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_CORE_ON_SHFT                                                      0xe
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                 0x2000
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                    0xd
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                0x1000
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                   0xc
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_BMSK                                                               0xf00
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_SHFT                                                                 0x8
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_BMSK                                                                 0xf0
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_SHFT                                                                  0x4

#define HWIO_GCC_CRYPTO_AXI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00016020)
#define HWIO_GCC_CRYPTO_AXI_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016020)
#define HWIO_GCC_CRYPTO_AXI_CBCR_RMSK                                                             0x80000000
#define HWIO_GCC_CRYPTO_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_AXI_CBCR_ADDR, HWIO_GCC_CRYPTO_AXI_CBCR_RMSK)
#define HWIO_GCC_CRYPTO_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_AXI_CBCR_ADDR, m)
#define HWIO_GCC_CRYPTO_AXI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_CRYPTO_AXI_CBCR_CLK_OFF_SHFT                                                           0x1f

#define HWIO_GCC_CRYPTO_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00016024)
#define HWIO_GCC_CRYPTO_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016024)
#define HWIO_GCC_CRYPTO_AHB_CBCR_RMSK                                                             0xf0008000
#define HWIO_GCC_CRYPTO_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_AHB_CBCR_ADDR, HWIO_GCC_CRYPTO_AHB_CBCR_RMSK)
#define HWIO_GCC_CRYPTO_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CRYPTO_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CRYPTO_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CRYPTO_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CRYPTO_AHB_CBCR_ADDR,m,v,HWIO_GCC_CRYPTO_AHB_CBCR_IN)
#define HWIO_GCC_CRYPTO_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_CRYPTO_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_CRYPTO_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_CRYPTO_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_CRYPTO_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_CRYPTO_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf

#define HWIO_GCC_GCC_AHB_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00030014)
#define HWIO_GCC_GCC_AHB_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030014)
#define HWIO_GCC_GCC_AHB_CBCR_RMSK                                                                0x80000001
#define HWIO_GCC_GCC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_AHB_CBCR_ADDR, HWIO_GCC_GCC_AHB_CBCR_RMSK)
#define HWIO_GCC_GCC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_GCC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_GCC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_AHB_CBCR_ADDR,m,v,HWIO_GCC_GCC_AHB_CBCR_IN)
#define HWIO_GCC_GCC_AHB_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_GCC_AHB_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_GCC_AHB_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_GCC_AHB_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_GCC_XO_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00030018)
#define HWIO_GCC_GCC_XO_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030018)
#define HWIO_GCC_GCC_XO_CMD_RCGR_RMSK                                                             0x80000002
#define HWIO_GCC_GCC_XO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR, HWIO_GCC_GCC_XO_CMD_RCGR_RMSK)
#define HWIO_GCC_GCC_XO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GCC_XO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GCC_XO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR,m,v,HWIO_GCC_GCC_XO_CMD_RCGR_IN)
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_EN_SHFT                                                            0x1

#define HWIO_GCC_GCC_XO_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00030030)
#define HWIO_GCC_GCC_XO_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030030)
#define HWIO_GCC_GCC_XO_CBCR_RMSK                                                                 0x80000001
#define HWIO_GCC_GCC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_XO_CBCR_ADDR, HWIO_GCC_GCC_XO_CBCR_RMSK)
#define HWIO_GCC_GCC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_XO_CBCR_ADDR, m)
#define HWIO_GCC_GCC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_XO_CBCR_ADDR,v)
#define HWIO_GCC_GCC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_XO_CBCR_ADDR,m,v,HWIO_GCC_GCC_XO_CBCR_IN)
#define HWIO_GCC_GCC_XO_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_GCC_XO_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_GCC_XO_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_GCC_XO_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00030034)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030034)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_GCC_XO_DIV4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR, HWIO_GCC_GCC_XO_DIV4_CBCR_RMSK)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR, m)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR,v)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR,m,v,HWIO_GCC_GCC_XO_DIV4_CBCR_IN)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00030038)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030038)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR, HWIO_GCC_GCC_IM_SLEEP_CBCR_RMSK)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_GCC_IM_SLEEP_CBCR_IN)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_BIMC_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00031000)
#define HWIO_GCC_BIMC_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031000)
#define HWIO_GCC_BIMC_BCR_RMSK                                                                           0x1
#define HWIO_GCC_BIMC_BCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_BCR_ADDR, HWIO_GCC_BIMC_BCR_RMSK)
#define HWIO_GCC_BIMC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_BCR_ADDR, m)
#define HWIO_GCC_BIMC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_BCR_ADDR,v)
#define HWIO_GCC_BIMC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_BCR_ADDR,m,v,HWIO_GCC_BIMC_BCR_IN)
#define HWIO_GCC_BIMC_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_BIMC_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_BIMC_GDSCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00031004)
#define HWIO_GCC_BIMC_GDSCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031004)
#define HWIO_GCC_BIMC_GDSCR_RMSK                                                                  0xf8ffffff
#define HWIO_GCC_BIMC_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_GDSCR_ADDR, HWIO_GCC_BIMC_GDSCR_RMSK)
#define HWIO_GCC_BIMC_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_GDSCR_ADDR, m)
#define HWIO_GCC_BIMC_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_GDSCR_ADDR,v)
#define HWIO_GCC_BIMC_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_GDSCR_ADDR,m,v,HWIO_GCC_BIMC_GDSCR_IN)
#define HWIO_GCC_BIMC_GDSCR_PWR_ON_BMSK                                                           0x80000000
#define HWIO_GCC_BIMC_GDSCR_PWR_ON_SHFT                                                                 0x1f
#define HWIO_GCC_BIMC_GDSCR_GDSC_STATE_BMSK                                                       0x78000000
#define HWIO_GCC_BIMC_GDSCR_GDSC_STATE_SHFT                                                             0x1b
#define HWIO_GCC_BIMC_GDSCR_EN_REST_WAIT_BMSK                                                       0xf00000
#define HWIO_GCC_BIMC_GDSCR_EN_REST_WAIT_SHFT                                                           0x14
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_WAIT_BMSK                                                         0xf0000
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_WAIT_SHFT                                                            0x10
#define HWIO_GCC_BIMC_GDSCR_CLK_DIS_WAIT_BMSK                                                         0xf000
#define HWIO_GCC_BIMC_GDSCR_CLK_DIS_WAIT_SHFT                                                            0xc
#define HWIO_GCC_BIMC_GDSCR_RETAIN_FF_ENABLE_BMSK                                                      0x800
#define HWIO_GCC_BIMC_GDSCR_RETAIN_FF_ENABLE_SHFT                                                        0xb
#define HWIO_GCC_BIMC_GDSCR_RESTORE_BMSK                                                               0x400
#define HWIO_GCC_BIMC_GDSCR_RESTORE_SHFT                                                                 0xa
#define HWIO_GCC_BIMC_GDSCR_SAVE_BMSK                                                                  0x200
#define HWIO_GCC_BIMC_GDSCR_SAVE_SHFT                                                                    0x9
#define HWIO_GCC_BIMC_GDSCR_RETAIN_BMSK                                                                0x100
#define HWIO_GCC_BIMC_GDSCR_RETAIN_SHFT                                                                  0x8
#define HWIO_GCC_BIMC_GDSCR_EN_REST_BMSK                                                                0x80
#define HWIO_GCC_BIMC_GDSCR_EN_REST_SHFT                                                                 0x7
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_BMSK                                                                 0x40
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_SHFT                                                                  0x6
#define HWIO_GCC_BIMC_GDSCR_CLAMP_IO_BMSK                                                               0x20
#define HWIO_GCC_BIMC_GDSCR_CLAMP_IO_SHFT                                                                0x5
#define HWIO_GCC_BIMC_GDSCR_CLK_DISABLE_BMSK                                                            0x10
#define HWIO_GCC_BIMC_GDSCR_CLK_DISABLE_SHFT                                                             0x4
#define HWIO_GCC_BIMC_GDSCR_PD_ARES_BMSK                                                                 0x8
#define HWIO_GCC_BIMC_GDSCR_PD_ARES_SHFT                                                                 0x3
#define HWIO_GCC_BIMC_GDSCR_SW_OVERRIDE_BMSK                                                             0x4
#define HWIO_GCC_BIMC_GDSCR_SW_OVERRIDE_SHFT                                                             0x2
#define HWIO_GCC_BIMC_GDSCR_HW_CONTROL_BMSK                                                              0x2
#define HWIO_GCC_BIMC_GDSCR_HW_CONTROL_SHFT                                                              0x1
#define HWIO_GCC_BIMC_GDSCR_SW_COLLAPSE_BMSK                                                             0x1
#define HWIO_GCC_BIMC_GDSCR_SW_COLLAPSE_SHFT                                                             0x0

#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00032000)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00032000)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_RMSK                                                        0x80000002
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR, HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_EN_SHFT                                                       0x1

#define HWIO_GCC_BIMC_XO_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00031008)
#define HWIO_GCC_BIMC_XO_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031008)
#define HWIO_GCC_BIMC_XO_CBCR_RMSK                                                                0x80000001
#define HWIO_GCC_BIMC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_XO_CBCR_ADDR, HWIO_GCC_BIMC_XO_CBCR_RMSK)
#define HWIO_GCC_BIMC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_XO_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_XO_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_XO_CBCR_ADDR,m,v,HWIO_GCC_BIMC_XO_CBCR_IN)
#define HWIO_GCC_BIMC_XO_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_BIMC_XO_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_BIMC_XO_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_BIMC_XO_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0003100c)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003100c)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_RMSK                                                           0xf0008001
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR, HWIO_GCC_BIMC_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_BIMC_CFG_AHB_CBCR_IN)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_BIMC_SLEEP_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00031010)
#define HWIO_GCC_BIMC_SLEEP_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031010)
#define HWIO_GCC_BIMC_SLEEP_CBCR_RMSK                                                             0x80000001
#define HWIO_GCC_BIMC_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR, HWIO_GCC_BIMC_SLEEP_CBCR_RMSK)
#define HWIO_GCC_BIMC_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_BIMC_SLEEP_CBCR_IN)
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00031014)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031014)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_RMSK                                                        0xf0008001
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR, HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_IN)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                               0x70000000
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                     0x1c
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                       0x8000
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                          0xf
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00032004)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00032004)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CMD_RCGR_ADDR, HWIO_GCC_BIMC_DDR_CMD_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CMD_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CMD_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_BIMC_DDR_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00032008)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00032008)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CFG_RCGR_ADDR, HWIO_GCC_BIMC_DDR_CFG_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CFG_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CFG_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_BIMC_MISC_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00031018)
#define HWIO_GCC_BIMC_MISC_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031018)
#define HWIO_GCC_BIMC_MISC_RMSK                                                                     0x3f0f00
#define HWIO_GCC_BIMC_MISC_IN          \
        in_dword_masked(HWIO_GCC_BIMC_MISC_ADDR, HWIO_GCC_BIMC_MISC_RMSK)
#define HWIO_GCC_BIMC_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_MISC_ADDR, m)
#define HWIO_GCC_BIMC_MISC_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_MISC_ADDR,v)
#define HWIO_GCC_BIMC_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_MISC_ADDR,m,v,HWIO_GCC_BIMC_MISC_IN)
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_FRQSW_FSM_STATUS_BMSK                                           0x3f0000
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_FRQSW_FSM_STATUS_SHFT                                               0x10
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_CLK_GATE_DIS_BMSK                                                  0x800
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_CLK_GATE_DIS_SHFT                                                    0xb
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_LEGACY_2X_MODE_EN_BMSK                                             0x400
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_LEGACY_2X_MODE_EN_SHFT                                               0xa
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_DIS_DDR_UPDATE_BMSK                                                0x200
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_DIS_DDR_UPDATE_SHFT                                                  0x9
#define HWIO_GCC_BIMC_MISC_BIMC_FRQSW_FSM_DIS_BMSK                                                     0x100
#define HWIO_GCC_BIMC_MISC_BIMC_FRQSW_FSM_DIS_SHFT                                                       0x8

#define HWIO_GCC_BIMC_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0003101c)
#define HWIO_GCC_BIMC_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003101c)
#define HWIO_GCC_BIMC_CBCR_RMSK                                                                   0x80000001
#define HWIO_GCC_BIMC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_CBCR_ADDR, HWIO_GCC_BIMC_CBCR_RMSK)
#define HWIO_GCC_BIMC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_CBCR_ADDR,m,v,HWIO_GCC_BIMC_CBCR_IN)
#define HWIO_GCC_BIMC_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_BIMC_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_BIMC_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_BIMC_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_BIMC_APSS_AXI_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00031020)
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031020)
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_RMSK                                                          0x80000000
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_APSS_AXI_CBCR_ADDR, HWIO_GCC_BIMC_APSS_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_APSS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_CLK_OFF_SHFT                                                        0x1f

#define HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0003201c)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003201c)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_RMSK                                                            0xf0008001
#define HWIO_GCC_DDR_DIM_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR, HWIO_GCC_DDR_DIM_CFG_CBCR_RMSK)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR, m)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR,v)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR,m,v,HWIO_GCC_DDR_DIM_CFG_CBCR_IN)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_DDR_DIM_CFG_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_DDR_DIM_CFG_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_DDR_DIM_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_DDR_DIM_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00032020)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00032020)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR, HWIO_GCC_DDR_DIM_SLEEP_CBCR_RMSK)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_DDR_DIM_SLEEP_CBCR_IN)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_BIMC_TCU_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00031044)
#define HWIO_GCC_BIMC_TCU_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031044)
#define HWIO_GCC_BIMC_TCU_CBCR_RMSK                                                               0x80000000
#define HWIO_GCC_BIMC_TCU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_TCU_CBCR_ADDR, HWIO_GCC_BIMC_TCU_CBCR_RMSK)
#define HWIO_GCC_BIMC_TCU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_TCU_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_TCU_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_BIMC_TCU_CBCR_CLK_OFF_SHFT                                                             0x1f

#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c000)
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c000)
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_RMSK                                                   0x80000001
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_ADDR, HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c004)
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c004)
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_RMSK                                                    0xf0008001
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_ADDR, HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                           0x70000000
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                 0x1c
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                   0x8000
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                      0xf
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_ULT_AUDIO_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0b4)
#define HWIO_GCC_ULT_AUDIO_BCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0b4)
#define HWIO_GCC_ULT_AUDIO_BCR_RMSK                                                                      0x1
#define HWIO_GCC_ULT_AUDIO_BCR_IN          \
        in_dword_masked(HWIO_GCC_ULT_AUDIO_BCR_ADDR, HWIO_GCC_ULT_AUDIO_BCR_RMSK)
#define HWIO_GCC_ULT_AUDIO_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULT_AUDIO_BCR_ADDR, m)
#define HWIO_GCC_ULT_AUDIO_BCR_OUT(v)      \
        out_dword(HWIO_GCC_ULT_AUDIO_BCR_ADDR,v)
#define HWIO_GCC_ULT_AUDIO_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULT_AUDIO_BCR_ADDR,m,v,HWIO_GCC_ULT_AUDIO_BCR_IN)
#define HWIO_GCC_ULT_AUDIO_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_ULT_AUDIO_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_APSS_AHB_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00046000)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046000)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_APSS_AHB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_APSS_AHB_CMD_RCGR_ADDR, HWIO_GCC_APSS_AHB_CMD_RCGR_RMSK)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_AHB_CMD_RCGR_ADDR, m)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_AHB_CMD_RCGR_ADDR,v)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_AHB_CMD_RCGR_ADDR,m,v,HWIO_GCC_APSS_AHB_CMD_RCGR_IN)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_APSS_AHB_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_APSS_AHB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_APSS_AHB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_APSS_AHB_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_APSS_AHB_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_APSS_AHB_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_APSS_AHB_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_APSS_AHB_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00046004)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046004)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_APSS_AHB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_APSS_AHB_CFG_RCGR_ADDR, HWIO_GCC_APSS_AHB_CFG_RCGR_RMSK)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_AHB_CFG_RCGR_ADDR, m)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_AHB_CFG_RCGR_ADDR,v)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_AHB_CFG_RCGR_ADDR,m,v,HWIO_GCC_APSS_AHB_CFG_RCGR_IN)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_APSS_AHB_MISC_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00046018)
#define HWIO_GCC_APSS_AHB_MISC_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046018)
#define HWIO_GCC_APSS_AHB_MISC_RMSK                                                                     0xf1
#define HWIO_GCC_APSS_AHB_MISC_IN          \
        in_dword_masked(HWIO_GCC_APSS_AHB_MISC_ADDR, HWIO_GCC_APSS_AHB_MISC_RMSK)
#define HWIO_GCC_APSS_AHB_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_AHB_MISC_ADDR, m)
#define HWIO_GCC_APSS_AHB_MISC_OUT(v)      \
        out_dword(HWIO_GCC_APSS_AHB_MISC_ADDR,v)
#define HWIO_GCC_APSS_AHB_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_AHB_MISC_ADDR,m,v,HWIO_GCC_APSS_AHB_MISC_IN)
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_BMSK                                         0xf0
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_SHFT                                          0x4
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIS_BMSK                                          0x1
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIS_SHFT                                          0x0

#define HWIO_GCC_APSS_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004601c)
#define HWIO_GCC_APSS_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004601c)
#define HWIO_GCC_APSS_AHB_CBCR_RMSK                                                               0xf0008000
#define HWIO_GCC_APSS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_APSS_AHB_CBCR_ADDR, HWIO_GCC_APSS_AHB_CBCR_RMSK)
#define HWIO_GCC_APSS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_APSS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_APSS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_AHB_CBCR_ADDR,m,v,HWIO_GCC_APSS_AHB_CBCR_IN)
#define HWIO_GCC_APSS_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_APSS_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_APSS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_APSS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_APSS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_APSS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf

#define HWIO_GCC_APSS_AXI_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00046020)
#define HWIO_GCC_APSS_AXI_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046020)
#define HWIO_GCC_APSS_AXI_CBCR_RMSK                                                               0x80000000
#define HWIO_GCC_APSS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_APSS_AXI_CBCR_ADDR, HWIO_GCC_APSS_AXI_CBCR_RMSK)
#define HWIO_GCC_APSS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_APSS_AXI_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_APSS_AXI_CBCR_CLK_OFF_SHFT                                                             0x1f

#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00047000)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047000)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_RMSK                                                              0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_BLK_ARES_BMSK                                                     0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_BLK_ARES_SHFT                                                     0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00047004)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047004)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK                                                  0x80000001
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00048000)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048000)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_RMSK                                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00048004)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048004)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00048008)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048008)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_RMSK                                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004800c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004800c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00048010)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048010)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_RMSK                                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00048014)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048014)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00048018)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048018)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_RMSK                                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004801c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004801c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00048020)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048020)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_RMSK                                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00048024)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048024)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00048028)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048028)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_RMSK                                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004802c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004802c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00048030)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048030)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_RMSK                                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00048034)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048034)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00048038)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048038)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_RMSK                                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004803c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004803c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00048040)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048040)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_RMSK                                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00048044)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048044)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00048048)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048048)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_RMSK                                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004804c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004804c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_DEHR_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001f000)
#define HWIO_GCC_DEHR_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001f000)
#define HWIO_GCC_DEHR_BCR_RMSK                                                                           0x1
#define HWIO_GCC_DEHR_BCR_IN          \
        in_dword_masked(HWIO_GCC_DEHR_BCR_ADDR, HWIO_GCC_DEHR_BCR_RMSK)
#define HWIO_GCC_DEHR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DEHR_BCR_ADDR, m)
#define HWIO_GCC_DEHR_BCR_OUT(v)      \
        out_dword(HWIO_GCC_DEHR_BCR_ADDR,v)
#define HWIO_GCC_DEHR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DEHR_BCR_ADDR,m,v,HWIO_GCC_DEHR_BCR_IN)
#define HWIO_GCC_DEHR_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_DEHR_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_DEHR_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001f004)
#define HWIO_GCC_DEHR_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001f004)
#define HWIO_GCC_DEHR_CBCR_RMSK                                                                   0xf000fff1
#define HWIO_GCC_DEHR_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DEHR_CBCR_ADDR, HWIO_GCC_DEHR_CBCR_RMSK)
#define HWIO_GCC_DEHR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DEHR_CBCR_ADDR, m)
#define HWIO_GCC_DEHR_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DEHR_CBCR_ADDR,v)
#define HWIO_GCC_DEHR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DEHR_CBCR_ADDR,m,v,HWIO_GCC_DEHR_CBCR_IN)
#define HWIO_GCC_DEHR_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_DEHR_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_DEHR_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                          0x70000000
#define HWIO_GCC_DEHR_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                                0x1c
#define HWIO_GCC_DEHR_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                  0x8000
#define HWIO_GCC_DEHR_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                     0xf
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_CORE_ON_BMSK                                                     0x4000
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_CORE_ON_SHFT                                                        0xe
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                   0x2000
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                      0xd
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                  0x1000
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                     0xc
#define HWIO_GCC_DEHR_CBCR_WAKEUP_BMSK                                                                 0xf00
#define HWIO_GCC_DEHR_CBCR_WAKEUP_SHFT                                                                   0x8
#define HWIO_GCC_DEHR_CBCR_SLEEP_BMSK                                                                   0xf0
#define HWIO_GCC_DEHR_CBCR_SLEEP_SHFT                                                                    0x4
#define HWIO_GCC_DEHR_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_DEHR_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001700c)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001700c)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_RMSK                                                      0xf0008001
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                             0x70000000
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                   0x1c
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                     0x8000
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                        0xf
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_APSS_TCU_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00012018)
#define HWIO_GCC_APSS_TCU_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012018)
#define HWIO_GCC_APSS_TCU_CBCR_RMSK                                                               0x80007ff0
#define HWIO_GCC_APSS_TCU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_APSS_TCU_CBCR_ADDR, HWIO_GCC_APSS_TCU_CBCR_RMSK)
#define HWIO_GCC_APSS_TCU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_TCU_CBCR_ADDR, m)
#define HWIO_GCC_APSS_TCU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_TCU_CBCR_ADDR,v)
#define HWIO_GCC_APSS_TCU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_TCU_CBCR_ADDR,m,v,HWIO_GCC_APSS_TCU_CBCR_IN)
#define HWIO_GCC_APSS_TCU_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_APSS_TCU_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_SHFT                                                                0x4

#define HWIO_GCC_MSS_TBU_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00012024)
#define HWIO_GCC_MSS_TBU_AXI_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012024)
#define HWIO_GCC_MSS_TBU_AXI_CBCR_RMSK                                                            0x80000000
#define HWIO_GCC_MSS_TBU_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_TBU_AXI_CBCR_ADDR, HWIO_GCC_MSS_TBU_AXI_CBCR_RMSK)
#define HWIO_GCC_MSS_TBU_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_TBU_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MSS_TBU_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_MSS_TBU_AXI_CBCR_CLK_OFF_SHFT                                                          0x1f

#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001202c)
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001202c)
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_RMSK                                                         0x80007ff0
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_ADDR, HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_RMSK)
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_ADDR,v)
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_ADDR,m,v,HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_IN)
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                           0x4000
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                              0xe
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                         0x2000
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                            0xd
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                        0x1000
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                           0xc
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_BMSK                                                       0xf00
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_SHFT                                                         0x8
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_BMSK                                                         0xf0
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_SHFT                                                          0x4

#define HWIO_GCC_PCNOC_TBU_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00012030)
#define HWIO_GCC_PCNOC_TBU_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012030)
#define HWIO_GCC_PCNOC_TBU_CBCR_RMSK                                                              0x80007ff0
#define HWIO_GCC_PCNOC_TBU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_TBU_CBCR_ADDR, HWIO_GCC_PCNOC_TBU_CBCR_RMSK)
#define HWIO_GCC_PCNOC_TBU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_TBU_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_TBU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_TBU_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_TBU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_TBU_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_TBU_CBCR_IN)
#define HWIO_GCC_PCNOC_TBU_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_PCNOC_TBU_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_CORE_ON_BMSK                                                0x4000
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   0xe
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                              0x2000
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 0xd
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                             0x1000
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                0xc
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_BMSK                                                            0xf00
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_SHFT                                                              0x8
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_BMSK                                                              0xf0
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_SHFT                                                               0x4

#define HWIO_GCC_SMMU_CFG_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00012038)
#define HWIO_GCC_SMMU_CFG_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012038)
#define HWIO_GCC_SMMU_CFG_CBCR_RMSK                                                               0xf0008000
#define HWIO_GCC_SMMU_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_CFG_CBCR_ADDR, HWIO_GCC_SMMU_CFG_CBCR_RMSK)
#define HWIO_GCC_SMMU_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_CFG_CBCR_ADDR, m)
#define HWIO_GCC_SMMU_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_CFG_CBCR_ADDR,v)
#define HWIO_GCC_SMMU_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_CFG_CBCR_ADDR,m,v,HWIO_GCC_SMMU_CFG_CBCR_IN)
#define HWIO_GCC_SMMU_CFG_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SMMU_CFG_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SMMU_CFG_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_SMMU_CFG_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_SMMU_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_SMMU_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf

#define HWIO_GCC_SMMU_XPU_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00017010)
#define HWIO_GCC_SMMU_XPU_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00017010)
#define HWIO_GCC_SMMU_XPU_CBCR_RMSK                                                               0xf0008001
#define HWIO_GCC_SMMU_XPU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_XPU_CBCR_ADDR, HWIO_GCC_SMMU_XPU_CBCR_RMSK)
#define HWIO_GCC_SMMU_XPU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_XPU_CBCR_ADDR, m)
#define HWIO_GCC_SMMU_XPU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_XPU_CBCR_ADDR,v)
#define HWIO_GCC_SMMU_XPU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_XPU_CBCR_ADDR,m,v,HWIO_GCC_SMMU_XPU_CBCR_IN)
#define HWIO_GCC_SMMU_XPU_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SMMU_XPU_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SMMU_XPU_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_SMMU_XPU_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_SMMU_XPU_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_SMMU_XPU_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_SMMU_XPU_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_SMMU_XPU_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_SMMU_CATS64_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c004)
#define HWIO_GCC_SMMU_CATS64_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c004)
#define HWIO_GCC_SMMU_CATS64_CBCR_RMSK                                                            0xf0008001
#define HWIO_GCC_SMMU_CATS64_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_CATS64_CBCR_ADDR, HWIO_GCC_SMMU_CATS64_CBCR_RMSK)
#define HWIO_GCC_SMMU_CATS64_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_CATS64_CBCR_ADDR, m)
#define HWIO_GCC_SMMU_CATS64_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_CATS64_CBCR_ADDR,v)
#define HWIO_GCC_SMMU_CATS64_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_CATS64_CBCR_ADDR,m,v,HWIO_GCC_SMMU_CATS64_CBCR_IN)
#define HWIO_GCC_SMMU_CATS64_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SMMU_CATS64_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SMMU_CATS64_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_SMMU_CATS64_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_SMMU_CATS64_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_SMMU_CATS64_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf
#define HWIO_GCC_SMMU_CATS64_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SMMU_CATS64_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_SMMU_CATS_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c000)
#define HWIO_GCC_SMMU_CATS_BCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c000)
#define HWIO_GCC_SMMU_CATS_BCR_RMSK                                                                      0x7
#define HWIO_GCC_SMMU_CATS_BCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_CATS_BCR_ADDR, HWIO_GCC_SMMU_CATS_BCR_RMSK)
#define HWIO_GCC_SMMU_CATS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_CATS_BCR_ADDR, m)
#define HWIO_GCC_SMMU_CATS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_CATS_BCR_ADDR,v)
#define HWIO_GCC_SMMU_CATS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_CATS_BCR_ADDR,m,v,HWIO_GCC_SMMU_CATS_BCR_IN)
#define HWIO_GCC_SMMU_CATS_BCR_CATS128_BLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_SMMU_CATS_BCR_CATS128_BLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_SMMU_CATS_BCR_CATS64_BLK_ARES_BMSK                                                      0x2
#define HWIO_GCC_SMMU_CATS_BCR_CATS64_BLK_ARES_SHFT                                                      0x1
#define HWIO_GCC_SMMU_CATS_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_SMMU_CATS_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_SMMU_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00012000)
#define HWIO_GCC_SMMU_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012000)
#define HWIO_GCC_SMMU_BCR_RMSK                                                                           0x1
#define HWIO_GCC_SMMU_BCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_BCR_ADDR, HWIO_GCC_SMMU_BCR_RMSK)
#define HWIO_GCC_SMMU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_BCR_ADDR, m)
#define HWIO_GCC_SMMU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_BCR_ADDR,v)
#define HWIO_GCC_SMMU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_BCR_ADDR,m,v,HWIO_GCC_SMMU_BCR_IN)
#define HWIO_GCC_SMMU_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_SMMU_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_APSS_TCU_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00012050)
#define HWIO_GCC_APSS_TCU_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012050)
#define HWIO_GCC_APSS_TCU_BCR_RMSK                                                                       0x1
#define HWIO_GCC_APSS_TCU_BCR_IN          \
        in_dword_masked(HWIO_GCC_APSS_TCU_BCR_ADDR, HWIO_GCC_APSS_TCU_BCR_RMSK)
#define HWIO_GCC_APSS_TCU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_TCU_BCR_ADDR, m)
#define HWIO_GCC_APSS_TCU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_TCU_BCR_ADDR,v)
#define HWIO_GCC_APSS_TCU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_TCU_BCR_ADDR,m,v,HWIO_GCC_APSS_TCU_BCR_IN)
#define HWIO_GCC_APSS_TCU_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_APSS_TCU_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_MSS_TBU_AXI_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00065000)
#define HWIO_GCC_MSS_TBU_AXI_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00065000)
#define HWIO_GCC_MSS_TBU_AXI_BCR_RMSK                                                                    0x1
#define HWIO_GCC_MSS_TBU_AXI_BCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_TBU_AXI_BCR_ADDR, HWIO_GCC_MSS_TBU_AXI_BCR_RMSK)
#define HWIO_GCC_MSS_TBU_AXI_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_TBU_AXI_BCR_ADDR, m)
#define HWIO_GCC_MSS_TBU_AXI_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_TBU_AXI_BCR_ADDR,v)
#define HWIO_GCC_MSS_TBU_AXI_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_TBU_AXI_BCR_ADDR,m,v,HWIO_GCC_MSS_TBU_AXI_BCR_IN)
#define HWIO_GCC_MSS_TBU_AXI_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_MSS_TBU_AXI_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00067000)
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00067000)
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_RMSK                                                                 0x1
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_TBU_Q6_AXI_BCR_ADDR, HWIO_GCC_MSS_TBU_Q6_AXI_BCR_RMSK)
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_TBU_Q6_AXI_BCR_ADDR, m)
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_TBU_Q6_AXI_BCR_ADDR,v)
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_TBU_Q6_AXI_BCR_ADDR,m,v,HWIO_GCC_MSS_TBU_Q6_AXI_BCR_IN)
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_BLK_ARES_BMSK                                                        0x1
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_BLK_ARES_SHFT                                                        0x0

#define HWIO_GCC_SMMU_XPU_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00012054)
#define HWIO_GCC_SMMU_XPU_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012054)
#define HWIO_GCC_SMMU_XPU_BCR_RMSK                                                                       0x1
#define HWIO_GCC_SMMU_XPU_BCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_XPU_BCR_ADDR, HWIO_GCC_SMMU_XPU_BCR_RMSK)
#define HWIO_GCC_SMMU_XPU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_XPU_BCR_ADDR, m)
#define HWIO_GCC_SMMU_XPU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_XPU_BCR_ADDR,v)
#define HWIO_GCC_SMMU_XPU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_XPU_BCR_ADDR,m,v,HWIO_GCC_SMMU_XPU_BCR_IN)
#define HWIO_GCC_SMMU_XPU_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_SMMU_XPU_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_SMMU_CFG_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00012094)
#define HWIO_GCC_SMMU_CFG_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012094)
#define HWIO_GCC_SMMU_CFG_BCR_RMSK                                                                       0x1
#define HWIO_GCC_SMMU_CFG_BCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_CFG_BCR_ADDR, HWIO_GCC_SMMU_CFG_BCR_RMSK)
#define HWIO_GCC_SMMU_CFG_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_CFG_BCR_ADDR, m)
#define HWIO_GCC_SMMU_CFG_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_CFG_BCR_ADDR,v)
#define HWIO_GCC_SMMU_CFG_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_CFG_BCR_ADDR,m,v,HWIO_GCC_SMMU_CFG_BCR_IN)
#define HWIO_GCC_SMMU_CFG_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_SMMU_CFG_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_PCNOC_TBU_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00012058)
#define HWIO_GCC_PCNOC_TBU_BCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012058)
#define HWIO_GCC_PCNOC_TBU_BCR_RMSK                                                                      0x1
#define HWIO_GCC_PCNOC_TBU_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_TBU_BCR_ADDR, HWIO_GCC_PCNOC_TBU_BCR_RMSK)
#define HWIO_GCC_PCNOC_TBU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_TBU_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_TBU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_TBU_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_TBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_TBU_BCR_ADDR,m,v,HWIO_GCC_PCNOC_TBU_BCR_IN)
#define HWIO_GCC_PCNOC_TBU_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_PCNOC_TBU_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_RBCPR_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00033000)
#define HWIO_GCC_RBCPR_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00033000)
#define HWIO_GCC_RBCPR_BCR_RMSK                                                                          0x1
#define HWIO_GCC_RBCPR_BCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_BCR_ADDR, HWIO_GCC_RBCPR_BCR_RMSK)
#define HWIO_GCC_RBCPR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_BCR_ADDR, m)
#define HWIO_GCC_RBCPR_BCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_BCR_ADDR,v)
#define HWIO_GCC_RBCPR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_BCR_ADDR,m,v,HWIO_GCC_RBCPR_BCR_IN)
#define HWIO_GCC_RBCPR_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_RBCPR_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_RBCPR_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00033004)
#define HWIO_GCC_RBCPR_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00033004)
#define HWIO_GCC_RBCPR_CBCR_RMSK                                                                  0x80000001
#define HWIO_GCC_RBCPR_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CBCR_ADDR, HWIO_GCC_RBCPR_CBCR_RMSK)
#define HWIO_GCC_RBCPR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_CBCR_IN)
#define HWIO_GCC_RBCPR_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_RBCPR_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_RBCPR_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_RBCPR_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_RBCPR_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00033008)
#define HWIO_GCC_RBCPR_AHB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00033008)
#define HWIO_GCC_RBCPR_AHB_CBCR_RMSK                                                              0xf0008001
#define HWIO_GCC_RBCPR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_AHB_CBCR_ADDR, HWIO_GCC_RBCPR_AHB_CBCR_RMSK)
#define HWIO_GCC_RBCPR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_AHB_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_AHB_CBCR_IN)
#define HWIO_GCC_RBCPR_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_RBCPR_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_RBCPR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                     0x70000000
#define HWIO_GCC_RBCPR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                           0x1c
#define HWIO_GCC_RBCPR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                             0x8000
#define HWIO_GCC_RBCPR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                0xf
#define HWIO_GCC_RBCPR_AHB_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_RBCPR_AHB_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_RBCPR_CMD_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0003300c)
#define HWIO_GCC_RBCPR_CMD_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003300c)
#define HWIO_GCC_RBCPR_CMD_RCGR_RMSK                                                              0x80000013
#define HWIO_GCC_RBCPR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CMD_RCGR_ADDR, HWIO_GCC_RBCPR_CMD_RCGR_RMSK)
#define HWIO_GCC_RBCPR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CMD_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_CMD_RCGR_IN)
#define HWIO_GCC_RBCPR_CMD_RCGR_ROOT_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_RBCPR_CMD_RCGR_ROOT_OFF_SHFT                                                           0x1f
#define HWIO_GCC_RBCPR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                     0x10
#define HWIO_GCC_RBCPR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                      0x4
#define HWIO_GCC_RBCPR_CMD_RCGR_ROOT_EN_BMSK                                                             0x2
#define HWIO_GCC_RBCPR_CMD_RCGR_ROOT_EN_SHFT                                                             0x1
#define HWIO_GCC_RBCPR_CMD_RCGR_UPDATE_BMSK                                                              0x1
#define HWIO_GCC_RBCPR_CMD_RCGR_UPDATE_SHFT                                                              0x0

#define HWIO_GCC_RBCPR_CFG_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00033010)
#define HWIO_GCC_RBCPR_CFG_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00033010)
#define HWIO_GCC_RBCPR_CFG_RCGR_RMSK                                                                   0x71f
#define HWIO_GCC_RBCPR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CFG_RCGR_ADDR, HWIO_GCC_RBCPR_CFG_RCGR_RMSK)
#define HWIO_GCC_RBCPR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CFG_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_CFG_RCGR_IN)
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_SEL_BMSK                                                           0x700
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_SEL_SHFT                                                             0x8
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_BMSK                                                            0x1f
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_SHFT                                                             0x0

#define HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00036000)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036000)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_RMSK                                                                  0xf
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR, HWIO_GCC_RPM_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL3_BMSK                                                            0x8
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL3_SHFT                                                            0x3
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL2_BMSK                                                            0x4
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL2_SHFT                                                            0x2
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL1_BMSK                                                            0x2
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL1_SHFT                                                            0x1
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL0_BMSK                                                            0x1
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL0_SHFT                                                            0x0

#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00036004)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036004)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RMSK                                                     0x1ff7ff
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                                0x100000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                    0x14
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                                     0x80000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                        0x13
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_BMSK                                0x40000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_SHFT                                   0x12
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                     0x20000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                        0x11
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_BMSK                             0x10000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_SHFT                                0x10
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                                 0x8000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                                    0xf
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                                      0x4000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                         0xe
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                                      0x2000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                         0xd
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                       0x1000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                          0xc
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                      0x400
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                        0xa
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                    0x200
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                      0x9
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                       0x100
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                         0x8
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                    0x80
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                     0x7
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                     0x40
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                      0x6
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                        0x20
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                         0x5
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                            0x10
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                             0x4
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                                   0x8
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                                   0x3
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                           0x4
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                           0x2
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                       0x2
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                       0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                       0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                       0x0

#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0003600c)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003600c)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK                                                 0x3d942
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_MCDMA_AXI_CLK_ENA_BMSK                       0x20000
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_MCDMA_AXI_CLK_ENA_SHFT                          0x11
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_PCIE_AXI_TBU_CLK_ENA_BMSK                            0x10000
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_PCIE_AXI_TBU_CLK_ENA_SHFT                               0x10
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_USB3_AXI_TBU_CLK_ENA_BMSK                             0x8000
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_USB3_AXI_TBU_CLK_ENA_SHFT                                0xf
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_IPA_TBU_CLK_ENA_BMSK                                  0x4000
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_IPA_TBU_CLK_ENA_SHFT                                     0xe
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_BMSK                                 0x1000
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_SHFT                                    0xc
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_BMSK                                 0x800
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_SHFT                                   0xb
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_BMSK                            0x100
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_SHFT                              0x8
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_BMSK                                0x40
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_SHFT                                 0x6
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_BMSK                                    0x2
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_SHFT                                    0x1

#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00036008)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036008)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RMSK                                                      0x1ff7ff
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                           0x100000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                               0x14
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_BMSK                                0x80000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_SHFT                                   0x13
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                           0x40000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                              0x12
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                                0x20000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                   0x11
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_BMSK                        0x10000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_SHFT                           0x10
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_BMSK                            0x8000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_SHFT                               0xf
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_BMSK                                 0x4000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_SHFT                                    0xe
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_BMSK                                 0x2000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_SHFT                                    0xd
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                                  0x1000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                     0xc
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                                 0x400
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                                   0xa
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                               0x200
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                                 0x9
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                                  0x100
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                    0x8
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                               0x80
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                                0x7
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                                0x40
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                                 0x6
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_BMSK                                   0x20
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_SHFT                                    0x5
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                       0x10
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                        0x4
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_BMSK                              0x8
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_SHFT                              0x3
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_BMSK                                      0x4
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_SHFT                                      0x2
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_BMSK                                  0x2
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_SHFT                                  0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_BMSK                                  0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_SHFT                                  0x0

#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00036010)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036010)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK                                                  0x3d942
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_MCDMA_AXI_CLK_SLEEP_ENA_BMSK                  0x20000
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_MCDMA_AXI_CLK_SLEEP_ENA_SHFT                     0x11
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_PCIE_AXI_TBU_CLK_SLEEP_ENA_BMSK                       0x10000
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_PCIE_AXI_TBU_CLK_SLEEP_ENA_SHFT                          0x10
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_USB3_AXI_TBU_CLK_SLEEP_ENA_BMSK                        0x8000
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_USB3_AXI_TBU_CLK_SLEEP_ENA_SHFT                           0xf
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_IPA_TBU_CLK_SLEEP_ENA_BMSK                             0x4000
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_IPA_TBU_CLK_SLEEP_ENA_SHFT                                0xe
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_BMSK                            0x1000
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_SHFT                               0xc
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_BMSK                            0x800
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_SHFT                              0xb
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_BMSK                       0x100
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_SHFT                         0x8
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_BMSK                           0x40
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_SHFT                            0x6
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_BMSK                               0x2
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_SHFT                               0x1

#define HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00045000)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00045000)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_RMSK                                                                 0xf
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR, HWIO_GCC_APCS_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL3_BMSK                                                           0x8
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL3_SHFT                                                           0x3
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL2_BMSK                                                           0x4
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL2_SHFT                                                           0x2
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL1_BMSK                                                           0x2
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL1_SHFT                                                           0x1
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL0_BMSK                                                           0x1
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL0_SHFT                                                           0x0

#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00045004)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00045004)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RMSK                                                    0x1ff7ff
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                               0x100000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                   0x14
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                                    0x80000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                       0x13
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_BMSK                               0x40000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_SHFT                                  0x12
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                    0x20000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                       0x11
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_BMSK                            0x10000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_SHFT                               0x10
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                                0x8000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                                   0xf
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                                     0x4000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                        0xe
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                                     0x2000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                        0xd
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                      0x1000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                         0xc
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                     0x400
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                       0xa
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                   0x200
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                     0x9
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                      0x100
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                        0x8
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                   0x80
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                    0x7
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                    0x40
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                     0x6
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                       0x20
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                        0x5
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                           0x10
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                            0x4
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                                  0x8
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                                  0x3
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                          0x4
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                          0x2
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                      0x2
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                      0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                      0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                      0x0

#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0004500c)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004500c)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK                                                0x3d942
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_MCDMA_AXI_CLK_ENA_BMSK                      0x20000
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_MCDMA_AXI_CLK_ENA_SHFT                         0x11
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_PCIE_AXI_TBU_CLK_ENA_BMSK                           0x10000
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_PCIE_AXI_TBU_CLK_ENA_SHFT                              0x10
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_USB3_AXI_TBU_CLK_ENA_BMSK                            0x8000
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_USB3_AXI_TBU_CLK_ENA_SHFT                               0xf
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_IPA_TBU_CLK_ENA_BMSK                                 0x4000
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_IPA_TBU_CLK_ENA_SHFT                                    0xe
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_BMSK                                0x1000
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_SHFT                                   0xc
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_BMSK                                0x800
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_SHFT                                  0xb
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_BMSK                           0x100
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_SHFT                             0x8
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_BMSK                               0x40
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_SHFT                                0x6
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_BMSK                                   0x2
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_SHFT                                   0x1

#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00045008)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00045008)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RMSK                                                     0x1ff7ff
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                          0x100000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                              0x14
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_BMSK                               0x80000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_SHFT                                  0x13
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                          0x40000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                             0x12
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                               0x20000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                  0x11
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_BMSK                       0x10000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_SHFT                          0x10
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_BMSK                           0x8000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_SHFT                              0xf
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_BMSK                                0x4000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_SHFT                                   0xe
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_BMSK                                0x2000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_SHFT                                   0xd
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                                 0x1000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                    0xc
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                                0x400
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                                  0xa
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                              0x200
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                                0x9
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                                 0x100
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                   0x8
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                              0x80
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                               0x7
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                               0x40
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                                0x6
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_BMSK                                  0x20
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_SHFT                                   0x5
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                      0x10
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                       0x4
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_BMSK                             0x8
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_SHFT                             0x3
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_BMSK                                     0x4
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_SHFT                                     0x2
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_BMSK                                 0x2
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_SHFT                                 0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_BMSK                                 0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_SHFT                                 0x0

#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00045010)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00045010)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK                                                 0x3d942
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_MCDMA_AXI_CLK_SLEEP_ENA_BMSK                 0x20000
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_MCDMA_AXI_CLK_SLEEP_ENA_SHFT                    0x11
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_PCIE_AXI_TBU_CLK_SLEEP_ENA_BMSK                      0x10000
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_PCIE_AXI_TBU_CLK_SLEEP_ENA_SHFT                         0x10
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_USB3_AXI_TBU_CLK_SLEEP_ENA_BMSK                       0x8000
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_USB3_AXI_TBU_CLK_SLEEP_ENA_SHFT                          0xf
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_IPA_TBU_CLK_SLEEP_ENA_BMSK                            0x4000
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_IPA_TBU_CLK_SLEEP_ENA_SHFT                               0xe
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_BMSK                           0x1000
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_SHFT                              0xc
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_BMSK                           0x800
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_SHFT                             0xb
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_BMSK                      0x100
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_SHFT                        0x8
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_BMSK                          0x40
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_SHFT                           0x6
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_BMSK                              0x2
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_SHFT                              0x1

#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00013010)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013010)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_RMSK                                                              0xf
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL3_BMSK                                                        0x8
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL3_SHFT                                                        0x3
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL2_BMSK                                                        0x4
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL2_SHFT                                                        0x2
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL0_SHFT                                                        0x0

#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00013014)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013014)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RMSK                                                 0x1ff7ff
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                            0x100000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                0x14
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                                 0x80000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                    0x13
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_BMSK                            0x40000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_SHFT                               0x12
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                 0x20000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                    0x11
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_BMSK                         0x10000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_SHFT                            0x10
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                             0x8000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                                0xf
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                                  0x4000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                     0xe
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                                  0x2000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                     0xd
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                   0x1000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                      0xc
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                  0x400
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                    0xa
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                0x200
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                  0x9
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                   0x100
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                     0x8
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                0x80
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                 0x7
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                 0x40
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                  0x6
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                    0x20
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                     0x5
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                        0x10
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                         0x4
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                               0x8
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                               0x3
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                       0x4
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                       0x2
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                   0x2
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                   0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                   0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                   0x0

#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00013020)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013020)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK                                             0x3d942
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_MCDMA_AXI_CLK_ENA_BMSK                   0x20000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_MCDMA_AXI_CLK_ENA_SHFT                      0x11
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_PCIE_AXI_TBU_CLK_ENA_BMSK                        0x10000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_PCIE_AXI_TBU_CLK_ENA_SHFT                           0x10
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_USB3_AXI_TBU_CLK_ENA_BMSK                         0x8000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_USB3_AXI_TBU_CLK_ENA_SHFT                            0xf
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_IPA_TBU_CLK_ENA_BMSK                              0x4000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_IPA_TBU_CLK_ENA_SHFT                                 0xe
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_BMSK                             0x1000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_SHFT                                0xc
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_BMSK                             0x800
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_SHFT                               0xb
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_BMSK                        0x100
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_SHFT                          0x8
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_BMSK                            0x40
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_SHFT                             0x6
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_BMSK                                0x2
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_SHFT                                0x1

#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00013018)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013018)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RMSK                                                  0x1ff7ff
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                       0x100000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                           0x14
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_BMSK                            0x80000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_SHFT                               0x13
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                       0x40000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                          0x12
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                            0x20000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                               0x11
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_BMSK                    0x10000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_SHFT                       0x10
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_BMSK                        0x8000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_SHFT                           0xf
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_BMSK                             0x4000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_SHFT                                0xe
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_BMSK                             0x2000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_SHFT                                0xd
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                              0x1000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                 0xc
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                             0x400
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                               0xa
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                           0x200
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                             0x9
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                              0x100
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                0x8
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                           0x80
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                            0x7
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                            0x40
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                             0x6
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_BMSK                               0x20
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_SHFT                                0x5
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                   0x10
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                    0x4
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_BMSK                          0x8
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_SHFT                          0x3
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_BMSK                                  0x4
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_SHFT                                  0x2
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_BMSK                              0x2
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_SHFT                              0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_BMSK                              0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_SHFT                              0x0

#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00013024)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013024)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK                                              0x3d942
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_MCDMA_AXI_CLK_SLEEP_ENA_BMSK              0x20000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_MCDMA_AXI_CLK_SLEEP_ENA_SHFT                 0x11
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_PCIE_AXI_TBU_CLK_SLEEP_ENA_BMSK                   0x10000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_PCIE_AXI_TBU_CLK_SLEEP_ENA_SHFT                      0x10
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_USB3_AXI_TBU_CLK_SLEEP_ENA_BMSK                    0x8000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_USB3_AXI_TBU_CLK_SLEEP_ENA_SHFT                       0xf
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_IPA_TBU_CLK_SLEEP_ENA_BMSK                         0x4000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_IPA_TBU_CLK_SLEEP_ENA_SHFT                            0xe
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_BMSK                        0x1000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_SHFT                           0xc
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_BMSK                        0x800
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_SHFT                          0xb
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_BMSK                   0x100
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_SHFT                     0x8
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_BMSK                       0x40
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_SHFT                        0x6
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_BMSK                           0x2
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_SHFT                           0x1

#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00061000)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061000)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_RMSK                                                             0xf
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_ADDR, HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL3_BMSK                                                       0x8
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL3_SHFT                                                       0x3
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL2_BMSK                                                       0x4
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL2_SHFT                                                       0x2
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00061004)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061004)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_RMSK                                                0x1ff7ff
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                           0x100000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                               0x14
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                                0x80000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                   0x13
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_BMSK                           0x40000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_SHFT                              0x12
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                0x20000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                   0x11
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_BMSK                        0x10000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_SHFT                           0x10
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                            0x8000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                               0xf
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                                 0x4000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                    0xe
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                                 0x2000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                    0xd
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                  0x1000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                     0xc
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                 0x400
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                   0xa
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                               0x200
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                 0x9
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                  0x100
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                    0x8
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                               0x80
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                0x7
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                0x40
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                 0x6
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                   0x20
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                    0x5
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                       0x10
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                        0x4
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                              0x8
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                              0x3
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                      0x4
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                      0x2
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                  0x2
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                  0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                  0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                  0x0

#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0006100c)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_OFFS                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006100c)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK                                            0x3d942
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_MCDMA_AXI_CLK_ENA_BMSK                  0x20000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_MCDMA_AXI_CLK_ENA_SHFT                     0x11
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_PCIE_AXI_TBU_CLK_ENA_BMSK                       0x10000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_PCIE_AXI_TBU_CLK_ENA_SHFT                          0x10
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_USB3_AXI_TBU_CLK_ENA_BMSK                        0x8000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_USB3_AXI_TBU_CLK_ENA_SHFT                           0xf
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_IPA_TBU_CLK_ENA_BMSK                             0x4000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_IPA_TBU_CLK_ENA_SHFT                                0xe
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_BMSK                            0x1000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_SHFT                               0xc
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_BMSK                            0x800
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_SHFT                              0xb
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_BMSK                       0x100
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_SHFT                         0x8
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_BMSK                           0x40
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_SHFT                            0x6
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_BMSK                               0x2
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_SHFT                               0x1

#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00061008)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061008)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_RMSK                                                 0x1ff7ff
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                      0x100000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                          0x14
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_BMSK                           0x80000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_SHFT                              0x13
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                      0x40000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                         0x12
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                           0x20000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                              0x11
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_BMSK                   0x10000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_SHFT                      0x10
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_BMSK                       0x8000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_SHFT                          0xf
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_BMSK                            0x4000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_SHFT                               0xe
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_BMSK                            0x2000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_SHFT                               0xd
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                             0x1000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                0xc
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                            0x400
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                              0xa
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                          0x200
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                            0x9
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                             0x100
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                               0x8
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                          0x80
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                           0x7
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                           0x40
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                            0x6
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_BMSK                              0x20
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_SHFT                               0x5
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                  0x10
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                   0x4
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_BMSK                         0x8
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_SHFT                         0x3
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_BMSK                                 0x4
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_SHFT                                 0x2
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_BMSK                             0x2
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_SHFT                             0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_BMSK                             0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_SHFT                             0x0

#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00061010)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061010)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK                                             0x3d942
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_MCDMA_AXI_CLK_SLEEP_ENA_BMSK             0x20000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_MCDMA_AXI_CLK_SLEEP_ENA_SHFT                0x11
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_PCIE_AXI_TBU_CLK_SLEEP_ENA_BMSK                  0x10000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_PCIE_AXI_TBU_CLK_SLEEP_ENA_SHFT                     0x10
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_USB3_AXI_TBU_CLK_SLEEP_ENA_BMSK                   0x8000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_USB3_AXI_TBU_CLK_SLEEP_ENA_SHFT                      0xf
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_IPA_TBU_CLK_SLEEP_ENA_BMSK                        0x4000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_IPA_TBU_CLK_SLEEP_ENA_SHFT                           0xe
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_BMSK                       0x1000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_SHFT                          0xc
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_BMSK                       0x800
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_SHFT                         0xb
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_BMSK                  0x100
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_SHFT                    0x8
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_BMSK                      0x40
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_SHFT                       0x6
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_BMSK                          0x2
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_SHFT                          0x1

#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b000)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b000)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_RMSK                                                               0xf
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR, HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL3_BMSK                                                         0x8
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL3_SHFT                                                         0x3
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL2_BMSK                                                         0x4
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL2_SHFT                                                         0x2
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL1_BMSK                                                         0x2
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL1_SHFT                                                         0x1
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL0_BMSK                                                         0x1
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL0_SHFT                                                         0x0

#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b004)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b004)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RMSK                                                  0x1ff7ff
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                             0x100000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                 0x14
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                                  0x80000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                     0x13
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_BMSK                             0x40000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_SHFT                                0x12
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                  0x20000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                     0x11
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_BMSK                          0x10000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_SHFT                             0x10
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                              0x8000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                                 0xf
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                                   0x4000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                      0xe
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                                   0x2000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                      0xd
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                    0x1000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                       0xc
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                   0x400
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                     0xa
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                 0x200
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                   0x9
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                    0x100
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                      0x8
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                 0x80
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                  0x7
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                  0x40
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                   0x6
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                     0x20
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                      0x5
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                         0x10
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                          0x4
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                                0x8
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                                0x3
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                        0x4
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                        0x2
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                    0x2
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                    0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                    0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                    0x0

#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b008)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b008)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RMSK                                                   0x1ff7ff
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                        0x100000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                            0x14
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_BMSK                             0x80000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_SHFT                                0x13
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                        0x40000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MSS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                           0x12
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                             0x20000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                0x11
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_BMSK                     0x10000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_SHFT                        0x10
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_BMSK                         0x8000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_SHFT                            0xf
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_BMSK                              0x4000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_SHFT                                 0xe
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_BMSK                              0x2000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_SHFT                                 0xd
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                               0x1000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                  0xc
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                              0x400
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                                0xa
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                            0x200
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                              0x9
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                               0x100
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                 0x8
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                            0x80
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                             0x7
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                             0x40
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                              0x6
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_BMSK                                0x20
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_SHFT                                 0x5
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                    0x10
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                     0x4
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_BMSK                           0x8
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_SHFT                           0x3
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_BMSK                                   0x4
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_SHFT                                   0x2
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_BMSK                               0x2
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_SHFT                               0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_BMSK                               0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_SHFT                               0x0

#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00000000)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000000)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_RMSK                                                                0xf
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR, HWIO_GCC_SPARE_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL3_BMSK                                                          0x8
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL3_SHFT                                                          0x3
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL2_BMSK                                                          0x4
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL2_SHFT                                                          0x2
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL1_BMSK                                                          0x2
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL1_SHFT                                                          0x1
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL0_BMSK                                                          0x1
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL0_SHFT                                                          0x0

#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000004)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000004)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RMSK                                                   0x1ff7ff
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                              0x100000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                  0x14
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                                   0x80000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                      0x13
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_BMSK                              0x40000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_SHFT                                 0x12
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                   0x20000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                      0x11
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_BMSK                           0x10000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_SHFT                              0x10
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                               0x8000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                                  0xf
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                                    0x4000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                       0xe
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                                    0x2000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                       0xd
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                     0x1000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                        0xc
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                    0x400
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                      0xa
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                  0x200
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                    0x9
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                     0x100
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                       0x8
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                  0x80
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                   0x7
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                   0x40
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                    0x6
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                      0x20
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                       0x5
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                          0x10
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                           0x4
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                                 0x8
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                                 0x3
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                         0x4
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                         0x2
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                     0x2
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                     0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                     0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                     0x0

#define HWIO_GCC_MSS_RESTART_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00010000)
#define HWIO_GCC_MSS_RESTART_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00010000)
#define HWIO_GCC_MSS_RESTART_RMSK                                                                        0x1
#define HWIO_GCC_MSS_RESTART_IN          \
        in_dword_masked(HWIO_GCC_MSS_RESTART_ADDR, HWIO_GCC_MSS_RESTART_RMSK)
#define HWIO_GCC_MSS_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_RESTART_ADDR, m)
#define HWIO_GCC_MSS_RESTART_OUT(v)      \
        out_dword(HWIO_GCC_MSS_RESTART_ADDR,v)
#define HWIO_GCC_MSS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_RESTART_ADDR,m,v,HWIO_GCC_MSS_RESTART_IN)
#define HWIO_GCC_MSS_RESTART_MSS_RESTART_BMSK                                                            0x1
#define HWIO_GCC_MSS_RESTART_MSS_RESTART_SHFT                                                            0x0

#define HWIO_GCC_RESET_DEBUG_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00014000)
#define HWIO_GCC_RESET_DEBUG_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00014000)
#define HWIO_GCC_RESET_DEBUG_RMSK                                                                  0x1ffffff
#define HWIO_GCC_RESET_DEBUG_IN          \
        in_dword_masked(HWIO_GCC_RESET_DEBUG_ADDR, HWIO_GCC_RESET_DEBUG_RMSK)
#define HWIO_GCC_RESET_DEBUG_INM(m)      \
        in_dword_masked(HWIO_GCC_RESET_DEBUG_ADDR, m)
#define HWIO_GCC_RESET_DEBUG_OUT(v)      \
        out_dword(HWIO_GCC_RESET_DEBUG_ADDR,v)
#define HWIO_GCC_RESET_DEBUG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RESET_DEBUG_ADDR,m,v,HWIO_GCC_RESET_DEBUG_IN)
#define HWIO_GCC_RESET_DEBUG_AUTO_SET_PS_HOLD_EN_BMSK                                              0x1000000
#define HWIO_GCC_RESET_DEBUG_AUTO_SET_PS_HOLD_EN_SHFT                                                   0x18
#define HWIO_GCC_RESET_DEBUG_MSFT_DBG_RQST_BMSK                                                     0x800000
#define HWIO_GCC_RESET_DEBUG_MSFT_DBG_RQST_SHFT                                                         0x17
#define HWIO_GCC_RESET_DEBUG_BLOCK_RESIN_BMSK                                                       0x400000
#define HWIO_GCC_RESET_DEBUG_BLOCK_RESIN_SHFT                                                           0x16
#define HWIO_GCC_RESET_DEBUG_RESET_ACCESS_FIRST_PASS_BMSK                                           0x200000
#define HWIO_GCC_RESET_DEBUG_RESET_ACCESS_FIRST_PASS_SHFT                                               0x15
#define HWIO_GCC_RESET_DEBUG_RESET_DEBUG_FIRST_PASS_BMSK                                            0x100000
#define HWIO_GCC_RESET_DEBUG_RESET_DEBUG_FIRST_PASS_SHFT                                                0x14
#define HWIO_GCC_RESET_DEBUG_PMIC_ABNORMAL_RESET_DEBUG_EN_BMSK                                       0x40000
#define HWIO_GCC_RESET_DEBUG_PMIC_ABNORMAL_RESET_DEBUG_EN_SHFT                                          0x12
#define HWIO_GCC_RESET_DEBUG_SECURE_WDOG_DEBUG_EN_BMSK                                               0x20000
#define HWIO_GCC_RESET_DEBUG_SECURE_WDOG_DEBUG_EN_SHFT                                                  0x11
#define HWIO_GCC_RESET_DEBUG_PROC_HALT_EN_BMSK                                                       0x10000
#define HWIO_GCC_RESET_DEBUG_PROC_HALT_EN_SHFT                                                          0x10
#define HWIO_GCC_RESET_DEBUG_SRST_V1_MODE_BMSK                                                        0x8000
#define HWIO_GCC_RESET_DEBUG_SRST_V1_MODE_SHFT                                                           0xf
#define HWIO_GCC_RESET_DEBUG_PRE_ARES_DEBUG_TIMER_VAL_BMSK                                            0x7fff
#define HWIO_GCC_RESET_DEBUG_PRE_ARES_DEBUG_TIMER_VAL_SHFT                                               0x0

#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00015000)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00015000)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_RMSK                                                           0xffff
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_IN          \
        in_dword_masked(HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR, HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_RMSK)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR, m)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR,v)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR,m,v,HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_IN)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_FLUSH_ETR_DEBUG_TIMER_VAL_BMSK                                 0xffff
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_FLUSH_ETR_DEBUG_TIMER_VAL_SHFT                                    0x0

#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00015004)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00015004)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_RMSK                                                    0xffffffff
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_IN          \
        in_dword_masked(HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR, HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_RMSK)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR, m)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR,v)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR,m,v,HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_IN)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_STOP_CAPTURE_DEBUG_TIMER_VAL_BMSK                           0xffff
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_STOP_CAPTURE_DEBUG_TIMER_VAL_SHFT                              0x0

#define HWIO_GCC_RESET_STATUS_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00015008)
#define HWIO_GCC_RESET_STATUS_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00015008)
#define HWIO_GCC_RESET_STATUS_RMSK                                                                      0x3f
#define HWIO_GCC_RESET_STATUS_IN          \
        in_dword_masked(HWIO_GCC_RESET_STATUS_ADDR, HWIO_GCC_RESET_STATUS_RMSK)
#define HWIO_GCC_RESET_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_RESET_STATUS_ADDR, m)
#define HWIO_GCC_RESET_STATUS_OUT(v)      \
        out_dword(HWIO_GCC_RESET_STATUS_ADDR,v)
#define HWIO_GCC_RESET_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RESET_STATUS_ADDR,m,v,HWIO_GCC_RESET_STATUS_IN)
#define HWIO_GCC_RESET_STATUS_SECURE_WDOG_EXPIRE_STATUS_BMSK                                            0x20
#define HWIO_GCC_RESET_STATUS_SECURE_WDOG_EXPIRE_STATUS_SHFT                                             0x5
#define HWIO_GCC_RESET_STATUS_PMIC_ABNORMAL_RESIN_STATUS_BMSK                                           0x10
#define HWIO_GCC_RESET_STATUS_PMIC_ABNORMAL_RESIN_STATUS_SHFT                                            0x4
#define HWIO_GCC_RESET_STATUS_SRST_STATUS_BMSK                                                           0x4
#define HWIO_GCC_RESET_STATUS_SRST_STATUS_SHFT                                                           0x2
#define HWIO_GCC_RESET_STATUS_DEBUG_RESET_STATUS_BMSK                                                    0x3
#define HWIO_GCC_RESET_STATUS_DEBUG_RESET_STATUS_SHFT                                                    0x0

#define HWIO_GCC_SW_SRST_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0001500c)
#define HWIO_GCC_SW_SRST_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001500c)
#define HWIO_GCC_SW_SRST_RMSK                                                                            0x1
#define HWIO_GCC_SW_SRST_IN          \
        in_dword_masked(HWIO_GCC_SW_SRST_ADDR, HWIO_GCC_SW_SRST_RMSK)
#define HWIO_GCC_SW_SRST_INM(m)      \
        in_dword_masked(HWIO_GCC_SW_SRST_ADDR, m)
#define HWIO_GCC_SW_SRST_OUT(v)      \
        out_dword(HWIO_GCC_SW_SRST_ADDR,v)
#define HWIO_GCC_SW_SRST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SW_SRST_ADDR,m,v,HWIO_GCC_SW_SRST_IN)
#define HWIO_GCC_SW_SRST_SW_SRST_BMSK                                                                    0x1
#define HWIO_GCC_SW_SRST_SW_SRST_SHFT                                                                    0x0

#define HWIO_GCC_PROC_HALT_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001301c)
#define HWIO_GCC_PROC_HALT_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001301c)
#define HWIO_GCC_PROC_HALT_RMSK                                                                          0x1
#define HWIO_GCC_PROC_HALT_IN          \
        in_dword_masked(HWIO_GCC_PROC_HALT_ADDR, HWIO_GCC_PROC_HALT_RMSK)
#define HWIO_GCC_PROC_HALT_INM(m)      \
        in_dword_masked(HWIO_GCC_PROC_HALT_ADDR, m)
#define HWIO_GCC_PROC_HALT_OUT(v)      \
        out_dword(HWIO_GCC_PROC_HALT_ADDR,v)
#define HWIO_GCC_PROC_HALT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PROC_HALT_ADDR,m,v,HWIO_GCC_PROC_HALT_IN)
#define HWIO_GCC_PROC_HALT_PROC_HALT_BMSK                                                                0x1
#define HWIO_GCC_PROC_HALT_PROC_HALT_SHFT                                                                0x0

#define HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00074000)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074000)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_RMSK                                                           0xffc1f3ff
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_IN          \
        in_dword_masked(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR, HWIO_GCC_GCC_DEBUG_CLK_CTL_RMSK)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR, m)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR,v)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR,m,v,HWIO_GCC_GCC_DEBUG_CLK_CTL_IN)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_RESETN_MUX_SEL_BMSK                                            0xe0000000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_RESETN_MUX_SEL_SHFT                                                  0x1d
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_BYPASSNL_MUX_SEL_BMSK                                          0x1c000000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_BYPASSNL_MUX_SEL_SHFT                                                0x1a
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PLL_DEBUG_BUS_STATUS_SEL_BMSK                                   0x3800000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PLL_DEBUG_BUS_STATUS_SEL_SHFT                                        0x17
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_GCC_DEBUG_BUS_ENABLE_BMSK                                        0x400000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_GCC_DEBUG_BUS_ENABLE_SHFT                                            0x16
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_CLK_ENABLE_BMSK                                                   0x10000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_CLK_ENABLE_SHFT                                                      0x10
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_BMSK                                                      0xf000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_SHFT                                                         0xc
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_BMSK                                                        0x3ff
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_SHFT                                                          0x0

#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00074004)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074004)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_RMSK                                                         0x1fffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_IN          \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR, HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_RMSK)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR, m)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR,v)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR,m,v,HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_IN)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_CNT_EN_BMSK                                                  0x100000
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_CNT_EN_SHFT                                                      0x14
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_BMSK                                         0xfffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_SHFT                                             0x0

#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00074008)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074008)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_RMSK                                                     0x3ffffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_IN          \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR, HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_RMSK)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR, m)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_BMSK                                    0x2000000
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_SHFT                                         0x19
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_BMSK                                         0x1ffffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_SHFT                                               0x0

#define HWIO_GCC_PLLTEST_PAD_CFG_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007400c)
#define HWIO_GCC_PLLTEST_PAD_CFG_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007400c)
#define HWIO_GCC_PLLTEST_PAD_CFG_RMSK                                                             0xfc0f3f3f
#define HWIO_GCC_PLLTEST_PAD_CFG_IN          \
        in_dword_masked(HWIO_GCC_PLLTEST_PAD_CFG_ADDR, HWIO_GCC_PLLTEST_PAD_CFG_RMSK)
#define HWIO_GCC_PLLTEST_PAD_CFG_INM(m)      \
        in_dword_masked(HWIO_GCC_PLLTEST_PAD_CFG_ADDR, m)
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT(v)      \
        out_dword(HWIO_GCC_PLLTEST_PAD_CFG_ADDR,v)
#define HWIO_GCC_PLLTEST_PAD_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PLLTEST_PAD_CFG_ADDR,m,v,HWIO_GCC_PLLTEST_PAD_CFG_IN)
#define HWIO_GCC_PLLTEST_PAD_CFG_RESETN_OUT_SEL_BMSK                                              0xe0000000
#define HWIO_GCC_PLLTEST_PAD_CFG_RESETN_OUT_SEL_SHFT                                                    0x1d
#define HWIO_GCC_PLLTEST_PAD_CFG_BYPASSNL_OUT_SEL_BMSK                                            0x1c000000
#define HWIO_GCC_PLLTEST_PAD_CFG_BYPASSNL_OUT_SEL_SHFT                                                  0x1a
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_N_BMSK                                                    0xc0000
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_N_SHFT                                                       0x12
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_P_BMSK                                                    0x30000
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_P_SHFT                                                       0x10
#define HWIO_GCC_PLLTEST_PAD_CFG_RT_EN_BMSK                                                           0x2000
#define HWIO_GCC_PLLTEST_PAD_CFG_RT_EN_SHFT                                                              0xd
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_OE_BMSK                                                         0x1000
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_OE_SHFT                                                            0xc
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_N_BMSK                                                        0x800
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_N_SHFT                                                          0xb
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_P_BMSK                                                        0x400
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_P_SHFT                                                          0xa
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_DRIVE_BMSK                                                       0x300
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_DRIVE_SHFT                                                         0x8
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_BMSK                                                           0x3f
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_SHFT                                                            0x0

#define HWIO_GCC_JITTER_PROBE_CFG_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00074010)
#define HWIO_GCC_JITTER_PROBE_CFG_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074010)
#define HWIO_GCC_JITTER_PROBE_CFG_RMSK                                                                 0x1ff
#define HWIO_GCC_JITTER_PROBE_CFG_IN          \
        in_dword_masked(HWIO_GCC_JITTER_PROBE_CFG_ADDR, HWIO_GCC_JITTER_PROBE_CFG_RMSK)
#define HWIO_GCC_JITTER_PROBE_CFG_INM(m)      \
        in_dword_masked(HWIO_GCC_JITTER_PROBE_CFG_ADDR, m)
#define HWIO_GCC_JITTER_PROBE_CFG_OUT(v)      \
        out_dword(HWIO_GCC_JITTER_PROBE_CFG_ADDR,v)
#define HWIO_GCC_JITTER_PROBE_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_JITTER_PROBE_CFG_ADDR,m,v,HWIO_GCC_JITTER_PROBE_CFG_IN)
#define HWIO_GCC_JITTER_PROBE_CFG_JITTER_PROBE_EN_BMSK                                                 0x100
#define HWIO_GCC_JITTER_PROBE_CFG_JITTER_PROBE_EN_SHFT                                                   0x8
#define HWIO_GCC_JITTER_PROBE_CFG_INIT_COUNTER_BMSK                                                     0xff
#define HWIO_GCC_JITTER_PROBE_CFG_INIT_COUNTER_SHFT                                                      0x0

#define HWIO_GCC_JITTER_PROBE_VAL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00074014)
#define HWIO_GCC_JITTER_PROBE_VAL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074014)
#define HWIO_GCC_JITTER_PROBE_VAL_RMSK                                                                  0xff
#define HWIO_GCC_JITTER_PROBE_VAL_IN          \
        in_dword_masked(HWIO_GCC_JITTER_PROBE_VAL_ADDR, HWIO_GCC_JITTER_PROBE_VAL_RMSK)
#define HWIO_GCC_JITTER_PROBE_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_JITTER_PROBE_VAL_ADDR, m)
#define HWIO_GCC_JITTER_PROBE_VAL_COUNT_VALUE_BMSK                                                      0xff
#define HWIO_GCC_JITTER_PROBE_VAL_COUNT_VALUE_SHFT                                                       0x0

#define HWIO_GCC_GP1_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00008000)
#define HWIO_GCC_GP1_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008000)
#define HWIO_GCC_GP1_CBCR_RMSK                                                                    0x80000001
#define HWIO_GCC_GP1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CBCR_ADDR, HWIO_GCC_GP1_CBCR_RMSK)
#define HWIO_GCC_GP1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CBCR_ADDR, m)
#define HWIO_GCC_GP1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CBCR_ADDR,v)
#define HWIO_GCC_GP1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CBCR_ADDR,m,v,HWIO_GCC_GP1_CBCR_IN)
#define HWIO_GCC_GP1_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_GP1_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_GP1_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_GP1_CBCR_CLK_ENABLE_SHFT                                                                0x0

#define HWIO_GCC_GP1_CMD_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00008004)
#define HWIO_GCC_GP1_CMD_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008004)
#define HWIO_GCC_GP1_CMD_RCGR_RMSK                                                                0x800000f3
#define HWIO_GCC_GP1_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CMD_RCGR_ADDR, HWIO_GCC_GP1_CMD_RCGR_RMSK)
#define HWIO_GCC_GP1_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP1_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP1_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP1_CMD_RCGR_IN)
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_OFF_SHFT                                                             0x1f
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_D_BMSK                                                              0x80
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_D_SHFT                                                               0x7
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_M_BMSK                                                              0x40
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_M_SHFT                                                               0x6
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_N_BMSK                                                              0x20
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_N_SHFT                                                               0x5
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                       0x10
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                        0x4
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_EN_BMSK                                                               0x2
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_EN_SHFT                                                               0x1
#define HWIO_GCC_GP1_CMD_RCGR_UPDATE_BMSK                                                                0x1
#define HWIO_GCC_GP1_CMD_RCGR_UPDATE_SHFT                                                                0x0

#define HWIO_GCC_GP1_CFG_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00008008)
#define HWIO_GCC_GP1_CFG_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008008)
#define HWIO_GCC_GP1_CFG_RCGR_RMSK                                                                    0x371f
#define HWIO_GCC_GP1_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CFG_RCGR_ADDR, HWIO_GCC_GP1_CFG_RCGR_RMSK)
#define HWIO_GCC_GP1_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP1_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP1_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP1_CFG_RCGR_IN)
#define HWIO_GCC_GP1_CFG_RCGR_MODE_BMSK                                                               0x3000
#define HWIO_GCC_GP1_CFG_RCGR_MODE_SHFT                                                                  0xc
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_BMSK                                                             0x700
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_SHFT                                                               0x8
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_BMSK                                                              0x1f
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_SHFT                                                               0x0

#define HWIO_GCC_GP1_M_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000800c)
#define HWIO_GCC_GP1_M_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000800c)
#define HWIO_GCC_GP1_M_RMSK                                                                             0xff
#define HWIO_GCC_GP1_M_IN          \
        in_dword_masked(HWIO_GCC_GP1_M_ADDR, HWIO_GCC_GP1_M_RMSK)
#define HWIO_GCC_GP1_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_M_ADDR, m)
#define HWIO_GCC_GP1_M_OUT(v)      \
        out_dword(HWIO_GCC_GP1_M_ADDR,v)
#define HWIO_GCC_GP1_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_M_ADDR,m,v,HWIO_GCC_GP1_M_IN)
#define HWIO_GCC_GP1_M_M_BMSK                                                                           0xff
#define HWIO_GCC_GP1_M_M_SHFT                                                                            0x0

#define HWIO_GCC_GP1_N_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00008010)
#define HWIO_GCC_GP1_N_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008010)
#define HWIO_GCC_GP1_N_RMSK                                                                             0xff
#define HWIO_GCC_GP1_N_IN          \
        in_dword_masked(HWIO_GCC_GP1_N_ADDR, HWIO_GCC_GP1_N_RMSK)
#define HWIO_GCC_GP1_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_N_ADDR, m)
#define HWIO_GCC_GP1_N_OUT(v)      \
        out_dword(HWIO_GCC_GP1_N_ADDR,v)
#define HWIO_GCC_GP1_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_N_ADDR,m,v,HWIO_GCC_GP1_N_IN)
#define HWIO_GCC_GP1_N_NOT_N_MINUS_M_BMSK                                                               0xff
#define HWIO_GCC_GP1_N_NOT_N_MINUS_M_SHFT                                                                0x0

#define HWIO_GCC_GP1_D_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00008014)
#define HWIO_GCC_GP1_D_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008014)
#define HWIO_GCC_GP1_D_RMSK                                                                             0xff
#define HWIO_GCC_GP1_D_IN          \
        in_dword_masked(HWIO_GCC_GP1_D_ADDR, HWIO_GCC_GP1_D_RMSK)
#define HWIO_GCC_GP1_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_D_ADDR, m)
#define HWIO_GCC_GP1_D_OUT(v)      \
        out_dword(HWIO_GCC_GP1_D_ADDR,v)
#define HWIO_GCC_GP1_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_D_ADDR,m,v,HWIO_GCC_GP1_D_IN)
#define HWIO_GCC_GP1_D_NOT_2D_BMSK                                                                      0xff
#define HWIO_GCC_GP1_D_NOT_2D_SHFT                                                                       0x0

#define HWIO_GCC_GP2_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00009000)
#define HWIO_GCC_GP2_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009000)
#define HWIO_GCC_GP2_CBCR_RMSK                                                                    0x80000001
#define HWIO_GCC_GP2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CBCR_ADDR, HWIO_GCC_GP2_CBCR_RMSK)
#define HWIO_GCC_GP2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CBCR_ADDR, m)
#define HWIO_GCC_GP2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CBCR_ADDR,v)
#define HWIO_GCC_GP2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CBCR_ADDR,m,v,HWIO_GCC_GP2_CBCR_IN)
#define HWIO_GCC_GP2_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_GP2_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_GP2_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_GP2_CBCR_CLK_ENABLE_SHFT                                                                0x0

#define HWIO_GCC_GP2_CMD_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00009004)
#define HWIO_GCC_GP2_CMD_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009004)
#define HWIO_GCC_GP2_CMD_RCGR_RMSK                                                                0x800000f3
#define HWIO_GCC_GP2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CMD_RCGR_ADDR, HWIO_GCC_GP2_CMD_RCGR_RMSK)
#define HWIO_GCC_GP2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP2_CMD_RCGR_IN)
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_OFF_SHFT                                                             0x1f
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_D_BMSK                                                              0x80
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_D_SHFT                                                               0x7
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_M_BMSK                                                              0x40
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_M_SHFT                                                               0x6
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_N_BMSK                                                              0x20
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_N_SHFT                                                               0x5
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                       0x10
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                        0x4
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_EN_BMSK                                                               0x2
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_EN_SHFT                                                               0x1
#define HWIO_GCC_GP2_CMD_RCGR_UPDATE_BMSK                                                                0x1
#define HWIO_GCC_GP2_CMD_RCGR_UPDATE_SHFT                                                                0x0

#define HWIO_GCC_GP2_CFG_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00009008)
#define HWIO_GCC_GP2_CFG_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009008)
#define HWIO_GCC_GP2_CFG_RCGR_RMSK                                                                    0x371f
#define HWIO_GCC_GP2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CFG_RCGR_ADDR, HWIO_GCC_GP2_CFG_RCGR_RMSK)
#define HWIO_GCC_GP2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP2_CFG_RCGR_IN)
#define HWIO_GCC_GP2_CFG_RCGR_MODE_BMSK                                                               0x3000
#define HWIO_GCC_GP2_CFG_RCGR_MODE_SHFT                                                                  0xc
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_BMSK                                                             0x700
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_SHFT                                                               0x8
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_BMSK                                                              0x1f
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_SHFT                                                               0x0

#define HWIO_GCC_GP2_M_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000900c)
#define HWIO_GCC_GP2_M_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000900c)
#define HWIO_GCC_GP2_M_RMSK                                                                             0xff
#define HWIO_GCC_GP2_M_IN          \
        in_dword_masked(HWIO_GCC_GP2_M_ADDR, HWIO_GCC_GP2_M_RMSK)
#define HWIO_GCC_GP2_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_M_ADDR, m)
#define HWIO_GCC_GP2_M_OUT(v)      \
        out_dword(HWIO_GCC_GP2_M_ADDR,v)
#define HWIO_GCC_GP2_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_M_ADDR,m,v,HWIO_GCC_GP2_M_IN)
#define HWIO_GCC_GP2_M_M_BMSK                                                                           0xff
#define HWIO_GCC_GP2_M_M_SHFT                                                                            0x0

#define HWIO_GCC_GP2_N_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00009010)
#define HWIO_GCC_GP2_N_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009010)
#define HWIO_GCC_GP2_N_RMSK                                                                             0xff
#define HWIO_GCC_GP2_N_IN          \
        in_dword_masked(HWIO_GCC_GP2_N_ADDR, HWIO_GCC_GP2_N_RMSK)
#define HWIO_GCC_GP2_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_N_ADDR, m)
#define HWIO_GCC_GP2_N_OUT(v)      \
        out_dword(HWIO_GCC_GP2_N_ADDR,v)
#define HWIO_GCC_GP2_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_N_ADDR,m,v,HWIO_GCC_GP2_N_IN)
#define HWIO_GCC_GP2_N_NOT_N_MINUS_M_BMSK                                                               0xff
#define HWIO_GCC_GP2_N_NOT_N_MINUS_M_SHFT                                                                0x0

#define HWIO_GCC_GP2_D_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00009014)
#define HWIO_GCC_GP2_D_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009014)
#define HWIO_GCC_GP2_D_RMSK                                                                             0xff
#define HWIO_GCC_GP2_D_IN          \
        in_dword_masked(HWIO_GCC_GP2_D_ADDR, HWIO_GCC_GP2_D_RMSK)
#define HWIO_GCC_GP2_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_D_ADDR, m)
#define HWIO_GCC_GP2_D_OUT(v)      \
        out_dword(HWIO_GCC_GP2_D_ADDR,v)
#define HWIO_GCC_GP2_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_D_ADDR,m,v,HWIO_GCC_GP2_D_IN)
#define HWIO_GCC_GP2_D_NOT_2D_BMSK                                                                      0xff
#define HWIO_GCC_GP2_D_NOT_2D_SHFT                                                                       0x0

#define HWIO_GCC_GP3_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a000)
#define HWIO_GCC_GP3_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a000)
#define HWIO_GCC_GP3_CBCR_RMSK                                                                    0x80000001
#define HWIO_GCC_GP3_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CBCR_ADDR, HWIO_GCC_GP3_CBCR_RMSK)
#define HWIO_GCC_GP3_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CBCR_ADDR, m)
#define HWIO_GCC_GP3_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CBCR_ADDR,v)
#define HWIO_GCC_GP3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CBCR_ADDR,m,v,HWIO_GCC_GP3_CBCR_IN)
#define HWIO_GCC_GP3_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_GP3_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_GP3_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_GP3_CBCR_CLK_ENABLE_SHFT                                                                0x0

#define HWIO_GCC_GP3_CMD_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a004)
#define HWIO_GCC_GP3_CMD_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a004)
#define HWIO_GCC_GP3_CMD_RCGR_RMSK                                                                0x800000f3
#define HWIO_GCC_GP3_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CMD_RCGR_ADDR, HWIO_GCC_GP3_CMD_RCGR_RMSK)
#define HWIO_GCC_GP3_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP3_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP3_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP3_CMD_RCGR_IN)
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_OFF_SHFT                                                             0x1f
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_D_BMSK                                                              0x80
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_D_SHFT                                                               0x7
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_M_BMSK                                                              0x40
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_M_SHFT                                                               0x6
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_N_BMSK                                                              0x20
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_N_SHFT                                                               0x5
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                       0x10
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                        0x4
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_EN_BMSK                                                               0x2
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_EN_SHFT                                                               0x1
#define HWIO_GCC_GP3_CMD_RCGR_UPDATE_BMSK                                                                0x1
#define HWIO_GCC_GP3_CMD_RCGR_UPDATE_SHFT                                                                0x0

#define HWIO_GCC_GP3_CFG_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a008)
#define HWIO_GCC_GP3_CFG_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a008)
#define HWIO_GCC_GP3_CFG_RCGR_RMSK                                                                    0x371f
#define HWIO_GCC_GP3_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CFG_RCGR_ADDR, HWIO_GCC_GP3_CFG_RCGR_RMSK)
#define HWIO_GCC_GP3_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP3_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP3_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP3_CFG_RCGR_IN)
#define HWIO_GCC_GP3_CFG_RCGR_MODE_BMSK                                                               0x3000
#define HWIO_GCC_GP3_CFG_RCGR_MODE_SHFT                                                                  0xc
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_BMSK                                                             0x700
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_SHFT                                                               0x8
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_BMSK                                                              0x1f
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_SHFT                                                               0x0

#define HWIO_GCC_GP3_M_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a00c)
#define HWIO_GCC_GP3_M_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a00c)
#define HWIO_GCC_GP3_M_RMSK                                                                             0xff
#define HWIO_GCC_GP3_M_IN          \
        in_dword_masked(HWIO_GCC_GP3_M_ADDR, HWIO_GCC_GP3_M_RMSK)
#define HWIO_GCC_GP3_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_M_ADDR, m)
#define HWIO_GCC_GP3_M_OUT(v)      \
        out_dword(HWIO_GCC_GP3_M_ADDR,v)
#define HWIO_GCC_GP3_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_M_ADDR,m,v,HWIO_GCC_GP3_M_IN)
#define HWIO_GCC_GP3_M_M_BMSK                                                                           0xff
#define HWIO_GCC_GP3_M_M_SHFT                                                                            0x0

#define HWIO_GCC_GP3_N_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a010)
#define HWIO_GCC_GP3_N_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a010)
#define HWIO_GCC_GP3_N_RMSK                                                                             0xff
#define HWIO_GCC_GP3_N_IN          \
        in_dword_masked(HWIO_GCC_GP3_N_ADDR, HWIO_GCC_GP3_N_RMSK)
#define HWIO_GCC_GP3_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_N_ADDR, m)
#define HWIO_GCC_GP3_N_OUT(v)      \
        out_dword(HWIO_GCC_GP3_N_ADDR,v)
#define HWIO_GCC_GP3_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_N_ADDR,m,v,HWIO_GCC_GP3_N_IN)
#define HWIO_GCC_GP3_N_NOT_N_MINUS_M_BMSK                                                               0xff
#define HWIO_GCC_GP3_N_NOT_N_MINUS_M_SHFT                                                                0x0

#define HWIO_GCC_GP3_D_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a014)
#define HWIO_GCC_GP3_D_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a014)
#define HWIO_GCC_GP3_D_RMSK                                                                             0xff
#define HWIO_GCC_GP3_D_IN          \
        in_dword_masked(HWIO_GCC_GP3_D_ADDR, HWIO_GCC_GP3_D_RMSK)
#define HWIO_GCC_GP3_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_D_ADDR, m)
#define HWIO_GCC_GP3_D_OUT(v)      \
        out_dword(HWIO_GCC_GP3_D_ADDR,v)
#define HWIO_GCC_GP3_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_D_ADDR,m,v,HWIO_GCC_GP3_D_IN)
#define HWIO_GCC_GP3_D_NOT_2D_BMSK                                                                      0xff
#define HWIO_GCC_GP3_D_NOT_2D_SHFT                                                                       0x0

#define HWIO_GCC_APSS_MISC_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00060000)
#define HWIO_GCC_APSS_MISC_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00060000)
#define HWIO_GCC_APSS_MISC_RMSK                                                                          0x1
#define HWIO_GCC_APSS_MISC_IN          \
        in_dword_masked(HWIO_GCC_APSS_MISC_ADDR, HWIO_GCC_APSS_MISC_RMSK)
#define HWIO_GCC_APSS_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_MISC_ADDR, m)
#define HWIO_GCC_APSS_MISC_OUT(v)      \
        out_dword(HWIO_GCC_APSS_MISC_ADDR,v)
#define HWIO_GCC_APSS_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_MISC_ADDR,m,v,HWIO_GCC_APSS_MISC_IN)
#define HWIO_GCC_APSS_MISC_RPM_RESET_REMOVAL_BMSK                                                        0x1
#define HWIO_GCC_APSS_MISC_RPM_RESET_REMOVAL_SHFT                                                        0x0

#define HWIO_GCC_TIC_MODE_APSS_BOOT_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007f000)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007f000)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_RMSK                                                                 0x1
#define HWIO_GCC_TIC_MODE_APSS_BOOT_IN          \
        in_dword_masked(HWIO_GCC_TIC_MODE_APSS_BOOT_ADDR, HWIO_GCC_TIC_MODE_APSS_BOOT_RMSK)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_INM(m)      \
        in_dword_masked(HWIO_GCC_TIC_MODE_APSS_BOOT_ADDR, m)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_OUT(v)      \
        out_dword(HWIO_GCC_TIC_MODE_APSS_BOOT_ADDR,v)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TIC_MODE_APSS_BOOT_ADDR,m,v,HWIO_GCC_TIC_MODE_APSS_BOOT_IN)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_APSS_BOOT_IN_TIC_MODE_BMSK                                           0x1
#define HWIO_GCC_TIC_MODE_APSS_BOOT_APSS_BOOT_IN_TIC_MODE_SHFT                                           0x0

#define HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00040000)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00040000)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_RMSK                                                                 0x1
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_IN          \
        in_dword_masked(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR, HWIO_GCC_USB_BOOT_CLOCK_CTL_RMSK)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR, m)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR,v)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR,m,v,HWIO_GCC_USB_BOOT_CLOCK_CTL_IN)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00035000)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00035000)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_RMSK                                                                 0x1
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_IN          \
        in_dword_masked(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR, HWIO_GCC_RAW_SLEEP_CLK_CTRL_RMSK)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_INM(m)      \
        in_dword_masked(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR, m)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_OUT(v)      \
        out_dword(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR,v)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR,m,v,HWIO_GCC_RAW_SLEEP_CLK_CTRL_IN)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_GATING_DISABLE_BMSK                                                  0x1
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_GATING_DISABLE_SHFT                                                  0x0

#define HWIO_GCC_GCC_SPARE0_REG_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000008)
#define HWIO_GCC_GCC_SPARE0_REG_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000008)
#define HWIO_GCC_GCC_SPARE0_REG_RMSK                                                              0xffffffff
#define HWIO_GCC_GCC_SPARE0_REG_IN          \
        in_dword_masked(HWIO_GCC_GCC_SPARE0_REG_ADDR, HWIO_GCC_GCC_SPARE0_REG_RMSK)
#define HWIO_GCC_GCC_SPARE0_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SPARE0_REG_ADDR, m)
#define HWIO_GCC_GCC_SPARE0_REG_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SPARE0_REG_ADDR,v)
#define HWIO_GCC_GCC_SPARE0_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SPARE0_REG_ADDR,m,v,HWIO_GCC_GCC_SPARE0_REG_IN)
#define HWIO_GCC_GCC_SPARE0_REG_SPARE_BITS_BMSK                                                   0xffffffff
#define HWIO_GCC_GCC_SPARE0_REG_SPARE_BITS_SHFT                                                          0x0

#define HWIO_GCC_GCC_SPARE1_REG_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000000c)
#define HWIO_GCC_GCC_SPARE1_REG_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000000c)
#define HWIO_GCC_GCC_SPARE1_REG_RMSK                                                              0xffffffff
#define HWIO_GCC_GCC_SPARE1_REG_IN          \
        in_dword_masked(HWIO_GCC_GCC_SPARE1_REG_ADDR, HWIO_GCC_GCC_SPARE1_REG_RMSK)
#define HWIO_GCC_GCC_SPARE1_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SPARE1_REG_ADDR, m)
#define HWIO_GCC_GCC_SPARE1_REG_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SPARE1_REG_ADDR,v)
#define HWIO_GCC_GCC_SPARE1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SPARE1_REG_ADDR,m,v,HWIO_GCC_GCC_SPARE1_REG_IN)
#define HWIO_GCC_GCC_SPARE1_REG_SPARE_BITS_BMSK                                                   0xffffffff
#define HWIO_GCC_GCC_SPARE1_REG_SPARE_BITS_SHFT                                                          0x0

#define HWIO_GCC_GCC_SPARE2_REG_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e000)
#define HWIO_GCC_GCC_SPARE2_REG_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e000)
#define HWIO_GCC_GCC_SPARE2_REG_RMSK                                                              0xffffffff
#define HWIO_GCC_GCC_SPARE2_REG_IN          \
        in_dword_masked(HWIO_GCC_GCC_SPARE2_REG_ADDR, HWIO_GCC_GCC_SPARE2_REG_RMSK)
#define HWIO_GCC_GCC_SPARE2_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SPARE2_REG_ADDR, m)
#define HWIO_GCC_GCC_SPARE2_REG_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SPARE2_REG_ADDR,v)
#define HWIO_GCC_GCC_SPARE2_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SPARE2_REG_ADDR,m,v,HWIO_GCC_GCC_SPARE2_REG_IN)
#define HWIO_GCC_GCC_SPARE2_REG_SPARE_BITS_BMSK                                                   0xffffffff
#define HWIO_GCC_GCC_SPARE2_REG_SPARE_BITS_SHFT                                                          0x0

#define HWIO_GCC_GCC_SPARE3_REG_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e004)
#define HWIO_GCC_GCC_SPARE3_REG_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e004)
#define HWIO_GCC_GCC_SPARE3_REG_RMSK                                                              0xffffffff
#define HWIO_GCC_GCC_SPARE3_REG_IN          \
        in_dword_masked(HWIO_GCC_GCC_SPARE3_REG_ADDR, HWIO_GCC_GCC_SPARE3_REG_RMSK)
#define HWIO_GCC_GCC_SPARE3_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SPARE3_REG_ADDR, m)
#define HWIO_GCC_GCC_SPARE3_REG_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SPARE3_REG_ADDR,v)
#define HWIO_GCC_GCC_SPARE3_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SPARE3_REG_ADDR,m,v,HWIO_GCC_GCC_SPARE3_REG_IN)
#define HWIO_GCC_GCC_SPARE3_REG_SPARE_BITS_BMSK                                                   0xffffffff
#define HWIO_GCC_GCC_SPARE3_REG_SPARE_BITS_SHFT                                                          0x0

#define HWIO_GCC_DCD_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a000)
#define HWIO_GCC_DCD_BCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a000)
#define HWIO_GCC_DCD_BCR_RMSK                                                                            0x1
#define HWIO_GCC_DCD_BCR_IN          \
        in_dword_masked(HWIO_GCC_DCD_BCR_ADDR, HWIO_GCC_DCD_BCR_RMSK)
#define HWIO_GCC_DCD_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCD_BCR_ADDR, m)
#define HWIO_GCC_DCD_BCR_OUT(v)      \
        out_dword(HWIO_GCC_DCD_BCR_ADDR,v)
#define HWIO_GCC_DCD_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCD_BCR_ADDR,m,v,HWIO_GCC_DCD_BCR_IN)
#define HWIO_GCC_DCD_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_DCD_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_DCD_XO_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a004)
#define HWIO_GCC_DCD_XO_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a004)
#define HWIO_GCC_DCD_XO_CBCR_RMSK                                                                 0x80000001
#define HWIO_GCC_DCD_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DCD_XO_CBCR_ADDR, HWIO_GCC_DCD_XO_CBCR_RMSK)
#define HWIO_GCC_DCD_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCD_XO_CBCR_ADDR, m)
#define HWIO_GCC_DCD_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DCD_XO_CBCR_ADDR,v)
#define HWIO_GCC_DCD_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCD_XO_CBCR_ADDR,m,v,HWIO_GCC_DCD_XO_CBCR_IN)
#define HWIO_GCC_DCD_XO_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_DCD_XO_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_DCD_XO_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_DCD_XO_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_SNOC_DCD_CONFIG_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a008)
#define HWIO_GCC_SNOC_DCD_CONFIG_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a008)
#define HWIO_GCC_SNOC_DCD_CONFIG_RMSK                                                             0x80007fff
#define HWIO_GCC_SNOC_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_SNOC_DCD_CONFIG_ADDR, HWIO_GCC_SNOC_DCD_CONFIG_RMSK)
#define HWIO_GCC_SNOC_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_SNOC_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_SNOC_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_DCD_CONFIG_ADDR,m,v,HWIO_GCC_SNOC_DCD_CONFIG_IN)
#define HWIO_GCC_SNOC_DCD_CONFIG_DCD_ENABLE_BMSK                                                  0x80000000
#define HWIO_GCC_SNOC_DCD_CONFIG_DCD_ENABLE_SHFT                                                        0x1f
#define HWIO_GCC_SNOC_DCD_CONFIG_ALLOWED_DIV_BMSK                                                     0x7fff
#define HWIO_GCC_SNOC_DCD_CONFIG_ALLOWED_DIV_SHFT                                                        0x0

#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a00c)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a00c)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_RMSK                                                     0xffffffff
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_IN          \
        in_dword_masked(HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_ADDR, HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_RMSK)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_ADDR, m)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_ADDR,v)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_ADDR,m,v,HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_IN)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_FIRST_CNT_BMSK                                           0xfffff000
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_FIRST_CNT_SHFT                                                  0xc
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_NEXT_CNT_BMSK                                                 0xfff
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_NEXT_CNT_SHFT                                                   0x0

#define HWIO_GCC_PCNOC_DCD_CONFIG_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a010)
#define HWIO_GCC_PCNOC_DCD_CONFIG_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a010)
#define HWIO_GCC_PCNOC_DCD_CONFIG_RMSK                                                            0x80007fff
#define HWIO_GCC_PCNOC_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_DCD_CONFIG_ADDR, HWIO_GCC_PCNOC_DCD_CONFIG_RMSK)
#define HWIO_GCC_PCNOC_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_PCNOC_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_PCNOC_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_DCD_CONFIG_ADDR,m,v,HWIO_GCC_PCNOC_DCD_CONFIG_IN)
#define HWIO_GCC_PCNOC_DCD_CONFIG_DCD_ENABLE_BMSK                                                 0x80000000
#define HWIO_GCC_PCNOC_DCD_CONFIG_DCD_ENABLE_SHFT                                                       0x1f
#define HWIO_GCC_PCNOC_DCD_CONFIG_ALLOWED_DIV_BMSK                                                    0x7fff
#define HWIO_GCC_PCNOC_DCD_CONFIG_ALLOWED_DIV_SHFT                                                       0x0

#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a014)
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a014)
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_RMSK                                                    0xffffffff
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_ADDR, HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_RMSK)
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_ADDR, m)
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_ADDR,v)
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_ADDR,m,v,HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_IN)
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_FIRST_CNT_BMSK                                          0xfffff000
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_FIRST_CNT_SHFT                                                 0xc
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_NEXT_CNT_BMSK                                                0xfff
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_NEXT_CNT_SHFT                                                  0x0

#define HWIO_GCC_AUDIO_CORE_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c008)
#define HWIO_GCC_AUDIO_CORE_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c008)
#define HWIO_GCC_AUDIO_CORE_BCR_RMSK                                                              0x80000007
#define HWIO_GCC_AUDIO_CORE_BCR_IN          \
        in_dword_masked(HWIO_GCC_AUDIO_CORE_BCR_ADDR, HWIO_GCC_AUDIO_CORE_BCR_RMSK)
#define HWIO_GCC_AUDIO_CORE_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AUDIO_CORE_BCR_ADDR, m)
#define HWIO_GCC_AUDIO_CORE_BCR_OUT(v)      \
        out_dword(HWIO_GCC_AUDIO_CORE_BCR_ADDR,v)
#define HWIO_GCC_AUDIO_CORE_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AUDIO_CORE_BCR_ADDR,m,v,HWIO_GCC_AUDIO_CORE_BCR_IN)
#define HWIO_GCC_AUDIO_CORE_BCR_DFD_STATUS_BMSK                                                   0x80000000
#define HWIO_GCC_AUDIO_CORE_BCR_DFD_STATUS_SHFT                                                         0x1f
#define HWIO_GCC_AUDIO_CORE_BCR_FORCE_RESET_BMSK                                                         0x4
#define HWIO_GCC_AUDIO_CORE_BCR_FORCE_RESET_SHFT                                                         0x2
#define HWIO_GCC_AUDIO_CORE_BCR_DFD_EN_BMSK                                                              0x2
#define HWIO_GCC_AUDIO_CORE_BCR_DFD_EN_SHFT                                                              0x1
#define HWIO_GCC_AUDIO_CORE_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_AUDIO_CORE_BCR_BLK_ARES_SHFT                                                            0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c054)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c054)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_RMSK                                             0x800000f3
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_DIRTY_D_BMSK                                           0x80
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_DIRTY_D_SHFT                                            0x7
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_DIRTY_N_BMSK                                           0x40
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_DIRTY_N_SHFT                                            0x6
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_DIRTY_M_BMSK                                           0x20
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_DIRTY_M_SHFT                                            0x5
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c058)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c058)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_RMSK                                                 0x371f
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_MODE_BMSK                                            0x3000
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_MODE_SHFT                                               0xc
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c05c)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c05c)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_RMSK                                                          0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_M_BMSK                                                        0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_M_SHFT                                                         0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c060)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c060)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_RMSK                                                          0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_NOT_N_MINUS_M_BMSK                                            0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_NOT_N_MINUS_M_SHFT                                             0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c064)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c064)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_RMSK                                                          0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_NOT_2D_BMSK                                                   0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_NOT_2D_SHFT                                                    0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c068)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c068)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c06c)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c06c)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_RMSK                                             0x800000f3
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_DIRTY_D_BMSK                                           0x80
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_DIRTY_D_SHFT                                            0x7
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_DIRTY_N_BMSK                                           0x40
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_DIRTY_N_SHFT                                            0x6
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_DIRTY_M_BMSK                                           0x20
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_DIRTY_M_SHFT                                            0x5
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c070)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c070)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_RMSK                                                 0x371f
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_MODE_BMSK                                            0x3000
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_MODE_SHFT                                               0xc
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c074)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c074)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_RMSK                                                          0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_M_BMSK                                                        0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_M_SHFT                                                         0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c078)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c078)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_RMSK                                                          0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_NOT_N_MINUS_M_BMSK                                            0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_NOT_N_MINUS_M_SHFT                                             0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c07c)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c07c)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_RMSK                                                          0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_NOT_2D_BMSK                                                   0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_NOT_2D_SHFT                                                    0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c080)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c080)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c034)
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c034)
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_RMSK                                                        0x800000f3
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_DIRTY_D_BMSK                                                      0x80
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_DIRTY_D_SHFT                                                       0x7
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_DIRTY_N_BMSK                                                      0x40
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_DIRTY_N_SHFT                                                       0x6
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_DIRTY_M_BMSK                                                      0x20
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_DIRTY_M_SHFT                                                       0x5
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c038)
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c038)
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_RMSK                                                            0x371f
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_MODE_BMSK                                                       0x3000
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_MODE_SHFT                                                          0xc
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c010)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c010)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_RMSK                                                 0x800000f3
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ROOT_OFF_BMSK                                        0x80000000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ROOT_OFF_SHFT                                              0x1f
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_DIRTY_D_BMSK                                               0x80
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_DIRTY_D_SHFT                                                0x7
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_DIRTY_N_BMSK                                               0x40
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_DIRTY_N_SHFT                                                0x6
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_DIRTY_M_BMSK                                               0x20
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_DIRTY_M_SHFT                                                0x5
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                        0x10
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                         0x4
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ROOT_EN_BMSK                                                0x2
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ROOT_EN_SHFT                                                0x1
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_UPDATE_BMSK                                                 0x1
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_UPDATE_SHFT                                                 0x0

#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c014)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c014)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_RMSK                                                     0x371f
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_MODE_BMSK                                                0x3000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_MODE_SHFT                                                   0xc
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c018)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c018)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_RMSK                                                              0xff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_M_ADDR, HWIO_GCC_ULTAUDIO_AHBFABRIC_M_RMSK)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_M_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AHBFABRIC_M_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AHBFABRIC_M_ADDR,m,v,HWIO_GCC_ULTAUDIO_AHBFABRIC_M_IN)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_M_BMSK                                                            0xff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_M_SHFT                                                             0x0

#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c01c)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c01c)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_RMSK                                                              0xff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_N_ADDR, HWIO_GCC_ULTAUDIO_AHBFABRIC_N_RMSK)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_N_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AHBFABRIC_N_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AHBFABRIC_N_ADDR,m,v,HWIO_GCC_ULTAUDIO_AHBFABRIC_N_IN)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_NOT_N_MINUS_M_BMSK                                                0xff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_NOT_N_MINUS_M_SHFT                                                 0x0

#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c020)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c020)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_RMSK                                                              0xff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_D_ADDR, HWIO_GCC_ULTAUDIO_AHBFABRIC_D_RMSK)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_D_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AHBFABRIC_D_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AHBFABRIC_D_ADDR,m,v,HWIO_GCC_ULTAUDIO_AHBFABRIC_D_IN)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_NOT_2D_BMSK                                                       0xff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_NOT_2D_SHFT                                                        0x0

#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c024)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_OFFS                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c024)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_RMSK                                        0x80007ff1
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_ADDR, HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_FORCE_MEM_CORE_ON_BMSK                          0x4000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_FORCE_MEM_CORE_ON_SHFT                             0xe
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_FORCE_MEM_PERIPH_ON_BMSK                        0x2000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_FORCE_MEM_PERIPH_ON_SHFT                           0xd
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                       0x1000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                          0xc
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_WAKEUP_BMSK                                      0xf00
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_WAKEUP_SHFT                                        0x8
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_SLEEP_BMSK                                        0xf0
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_SLEEP_SHFT                                         0x4
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c028)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c028)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_RMSK                                            0x80000001
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_ADDR, HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c030)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_OFFS                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c030)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_RMSK                                        0x80000001
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_ADDR, HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c084)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c084)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_RMSK                                             0x800000f3
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_DIRTY_D_BMSK                                           0x80
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_DIRTY_D_SHFT                                            0x7
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_DIRTY_N_BMSK                                           0x40
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_DIRTY_N_SHFT                                            0x6
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_DIRTY_M_BMSK                                           0x20
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_DIRTY_M_SHFT                                            0x5
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c088)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c088)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_RMSK                                                 0x371f
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_MODE_BMSK                                            0x3000
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_MODE_SHFT                                               0xc
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c08c)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c08c)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_RMSK                                                          0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_M_BMSK                                                        0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_M_SHFT                                                         0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c090)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c090)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_RMSK                                                          0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_NOT_N_MINUS_M_BMSK                                            0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_NOT_N_MINUS_M_SHFT                                             0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c094)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c094)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_RMSK                                                          0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_NOT_2D_BMSK                                                   0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_NOT_2D_SHFT                                                    0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c098)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c098)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e028)
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e028)
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_IPA_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e000)
#define HWIO_GCC_IPA_BCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e000)
#define HWIO_GCC_IPA_BCR_RMSK                                                                            0x1
#define HWIO_GCC_IPA_BCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_BCR_ADDR, HWIO_GCC_IPA_BCR_RMSK)
#define HWIO_GCC_IPA_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_BCR_ADDR, m)
#define HWIO_GCC_IPA_BCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_BCR_ADDR,v)
#define HWIO_GCC_IPA_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_BCR_ADDR,m,v,HWIO_GCC_IPA_BCR_IN)
#define HWIO_GCC_IPA_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_IPA_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_IPA_CMD_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e004)
#define HWIO_GCC_IPA_CMD_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e004)
#define HWIO_GCC_IPA_CMD_RCGR_RMSK                                                                0x800000f3
#define HWIO_GCC_IPA_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_IPA_CMD_RCGR_ADDR, HWIO_GCC_IPA_CMD_RCGR_RMSK)
#define HWIO_GCC_IPA_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_CMD_RCGR_ADDR, m)
#define HWIO_GCC_IPA_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_CMD_RCGR_ADDR,v)
#define HWIO_GCC_IPA_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_CMD_RCGR_ADDR,m,v,HWIO_GCC_IPA_CMD_RCGR_IN)
#define HWIO_GCC_IPA_CMD_RCGR_ROOT_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_IPA_CMD_RCGR_ROOT_OFF_SHFT                                                             0x1f
#define HWIO_GCC_IPA_CMD_RCGR_DIRTY_D_BMSK                                                              0x80
#define HWIO_GCC_IPA_CMD_RCGR_DIRTY_D_SHFT                                                               0x7
#define HWIO_GCC_IPA_CMD_RCGR_DIRTY_M_BMSK                                                              0x40
#define HWIO_GCC_IPA_CMD_RCGR_DIRTY_M_SHFT                                                               0x6
#define HWIO_GCC_IPA_CMD_RCGR_DIRTY_N_BMSK                                                              0x20
#define HWIO_GCC_IPA_CMD_RCGR_DIRTY_N_SHFT                                                               0x5
#define HWIO_GCC_IPA_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                       0x10
#define HWIO_GCC_IPA_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                        0x4
#define HWIO_GCC_IPA_CMD_RCGR_ROOT_EN_BMSK                                                               0x2
#define HWIO_GCC_IPA_CMD_RCGR_ROOT_EN_SHFT                                                               0x1
#define HWIO_GCC_IPA_CMD_RCGR_UPDATE_BMSK                                                                0x1
#define HWIO_GCC_IPA_CMD_RCGR_UPDATE_SHFT                                                                0x0

#define HWIO_GCC_IPA_CFG_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e008)
#define HWIO_GCC_IPA_CFG_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e008)
#define HWIO_GCC_IPA_CFG_RCGR_RMSK                                                                    0x371f
#define HWIO_GCC_IPA_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_IPA_CFG_RCGR_ADDR, HWIO_GCC_IPA_CFG_RCGR_RMSK)
#define HWIO_GCC_IPA_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_CFG_RCGR_ADDR, m)
#define HWIO_GCC_IPA_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_CFG_RCGR_ADDR,v)
#define HWIO_GCC_IPA_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_CFG_RCGR_ADDR,m,v,HWIO_GCC_IPA_CFG_RCGR_IN)
#define HWIO_GCC_IPA_CFG_RCGR_MODE_BMSK                                                               0x3000
#define HWIO_GCC_IPA_CFG_RCGR_MODE_SHFT                                                                  0xc
#define HWIO_GCC_IPA_CFG_RCGR_SRC_SEL_BMSK                                                             0x700
#define HWIO_GCC_IPA_CFG_RCGR_SRC_SEL_SHFT                                                               0x8
#define HWIO_GCC_IPA_CFG_RCGR_SRC_DIV_BMSK                                                              0x1f
#define HWIO_GCC_IPA_CFG_RCGR_SRC_DIV_SHFT                                                               0x0

#define HWIO_GCC_IPA_M_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e00c)
#define HWIO_GCC_IPA_M_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e00c)
#define HWIO_GCC_IPA_M_RMSK                                                                             0xff
#define HWIO_GCC_IPA_M_IN          \
        in_dword_masked(HWIO_GCC_IPA_M_ADDR, HWIO_GCC_IPA_M_RMSK)
#define HWIO_GCC_IPA_M_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_M_ADDR, m)
#define HWIO_GCC_IPA_M_OUT(v)      \
        out_dword(HWIO_GCC_IPA_M_ADDR,v)
#define HWIO_GCC_IPA_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_M_ADDR,m,v,HWIO_GCC_IPA_M_IN)
#define HWIO_GCC_IPA_M_M_BMSK                                                                           0xff
#define HWIO_GCC_IPA_M_M_SHFT                                                                            0x0

#define HWIO_GCC_IPA_N_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e010)
#define HWIO_GCC_IPA_N_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e010)
#define HWIO_GCC_IPA_N_RMSK                                                                             0xff
#define HWIO_GCC_IPA_N_IN          \
        in_dword_masked(HWIO_GCC_IPA_N_ADDR, HWIO_GCC_IPA_N_RMSK)
#define HWIO_GCC_IPA_N_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_N_ADDR, m)
#define HWIO_GCC_IPA_N_OUT(v)      \
        out_dword(HWIO_GCC_IPA_N_ADDR,v)
#define HWIO_GCC_IPA_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_N_ADDR,m,v,HWIO_GCC_IPA_N_IN)
#define HWIO_GCC_IPA_N_NOT_N_MINUS_M_BMSK                                                               0xff
#define HWIO_GCC_IPA_N_NOT_N_MINUS_M_SHFT                                                                0x0

#define HWIO_GCC_IPA_D_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e014)
#define HWIO_GCC_IPA_D_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e014)
#define HWIO_GCC_IPA_D_RMSK                                                                             0xff
#define HWIO_GCC_IPA_D_IN          \
        in_dword_masked(HWIO_GCC_IPA_D_ADDR, HWIO_GCC_IPA_D_RMSK)
#define HWIO_GCC_IPA_D_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_D_ADDR, m)
#define HWIO_GCC_IPA_D_OUT(v)      \
        out_dword(HWIO_GCC_IPA_D_ADDR,v)
#define HWIO_GCC_IPA_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_D_ADDR,m,v,HWIO_GCC_IPA_D_IN)
#define HWIO_GCC_IPA_D_NOT_2D_BMSK                                                                      0xff
#define HWIO_GCC_IPA_D_NOT_2D_SHFT                                                                       0x0

#define HWIO_GCC_IPA_DIV2_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e018)
#define HWIO_GCC_IPA_DIV2_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e018)
#define HWIO_GCC_IPA_DIV2_CBCR_RMSK                                                               0x80007ff1
#define HWIO_GCC_IPA_DIV2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_DIV2_CBCR_ADDR, HWIO_GCC_IPA_DIV2_CBCR_RMSK)
#define HWIO_GCC_IPA_DIV2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_DIV2_CBCR_ADDR, m)
#define HWIO_GCC_IPA_DIV2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_DIV2_CBCR_ADDR,v)
#define HWIO_GCC_IPA_DIV2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_DIV2_CBCR_ADDR,m,v,HWIO_GCC_IPA_DIV2_CBCR_IN)
#define HWIO_GCC_IPA_DIV2_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_IPA_DIV2_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_IPA_DIV2_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_IPA_DIV2_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_IPA_DIV2_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_IPA_DIV2_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_IPA_DIV2_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_IPA_DIV2_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_IPA_DIV2_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_IPA_DIV2_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_IPA_DIV2_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_IPA_DIV2_CBCR_SLEEP_SHFT                                                                0x4
#define HWIO_GCC_IPA_DIV2_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_IPA_DIV2_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_IPA_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e02c)
#define HWIO_GCC_IPA_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e02c)
#define HWIO_GCC_IPA_CBCR_RMSK                                                                    0x80007ff1
#define HWIO_GCC_IPA_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_CBCR_ADDR, HWIO_GCC_IPA_CBCR_RMSK)
#define HWIO_GCC_IPA_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_CBCR_ADDR, m)
#define HWIO_GCC_IPA_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_CBCR_ADDR,v)
#define HWIO_GCC_IPA_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_CBCR_ADDR,m,v,HWIO_GCC_IPA_CBCR_IN)
#define HWIO_GCC_IPA_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_IPA_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_CORE_ON_BMSK                                                      0x4000
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_CORE_ON_SHFT                                                         0xe
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                    0x2000
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                       0xd
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                   0x1000
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                      0xc
#define HWIO_GCC_IPA_CBCR_WAKEUP_BMSK                                                                  0xf00
#define HWIO_GCC_IPA_CBCR_WAKEUP_SHFT                                                                    0x8
#define HWIO_GCC_IPA_CBCR_SLEEP_BMSK                                                                    0xf0
#define HWIO_GCC_IPA_CBCR_SLEEP_SHFT                                                                     0x4
#define HWIO_GCC_IPA_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_IPA_CBCR_CLK_ENABLE_SHFT                                                                0x0

#define HWIO_GCC_IPA_AHB_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e01c)
#define HWIO_GCC_IPA_AHB_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e01c)
#define HWIO_GCC_IPA_AHB_CBCR_RMSK                                                                0xf0008001
#define HWIO_GCC_IPA_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_AHB_CBCR_ADDR, HWIO_GCC_IPA_AHB_CBCR_RMSK)
#define HWIO_GCC_IPA_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_AHB_CBCR_ADDR, m)
#define HWIO_GCC_IPA_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_AHB_CBCR_ADDR,v)
#define HWIO_GCC_IPA_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_AHB_CBCR_ADDR,m,v,HWIO_GCC_IPA_AHB_CBCR_IN)
#define HWIO_GCC_IPA_AHB_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_IPA_AHB_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_IPA_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                       0x70000000
#define HWIO_GCC_IPA_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                             0x1c
#define HWIO_GCC_IPA_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                               0x8000
#define HWIO_GCC_IPA_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                  0xf
#define HWIO_GCC_IPA_AHB_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_IPA_AHB_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_IPA_SLEEP_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e020)
#define HWIO_GCC_IPA_SLEEP_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e020)
#define HWIO_GCC_IPA_SLEEP_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_IPA_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_SLEEP_CBCR_ADDR, HWIO_GCC_IPA_SLEEP_CBCR_RMSK)
#define HWIO_GCC_IPA_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_IPA_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_IPA_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_IPA_SLEEP_CBCR_IN)
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_RBCPR_MX_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d000)
#define HWIO_GCC_RBCPR_MX_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d000)
#define HWIO_GCC_RBCPR_MX_BCR_RMSK                                                                       0x1
#define HWIO_GCC_RBCPR_MX_BCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_BCR_ADDR, HWIO_GCC_RBCPR_MX_BCR_RMSK)
#define HWIO_GCC_RBCPR_MX_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_BCR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_BCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_BCR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_BCR_ADDR,m,v,HWIO_GCC_RBCPR_MX_BCR_IN)
#define HWIO_GCC_RBCPR_MX_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_RBCPR_MX_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_RBCPR_MX_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d004)
#define HWIO_GCC_RBCPR_MX_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d004)
#define HWIO_GCC_RBCPR_MX_CBCR_RMSK                                                               0x80000001
#define HWIO_GCC_RBCPR_MX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CBCR_ADDR, HWIO_GCC_RBCPR_MX_CBCR_RMSK)
#define HWIO_GCC_RBCPR_MX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_MX_CBCR_IN)
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d008)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d008)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_RMSK                                                           0xf0008001
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR, HWIO_GCC_RBCPR_MX_AHB_CBCR_RMSK)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_MX_AHB_CBCR_IN)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d00c)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d00c)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR, HWIO_GCC_RBCPR_MX_CMD_RCGR_RMSK)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_MX_CMD_RCGR_IN)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d010)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d010)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR, HWIO_GCC_RBCPR_MX_CFG_RCGR_RMSK)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_MX_CFG_RCGR_IN)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_QPIC_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f000)
#define HWIO_GCC_QPIC_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f000)
#define HWIO_GCC_QPIC_BCR_RMSK                                                                           0x1
#define HWIO_GCC_QPIC_BCR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_BCR_ADDR, HWIO_GCC_QPIC_BCR_RMSK)
#define HWIO_GCC_QPIC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_BCR_ADDR, m)
#define HWIO_GCC_QPIC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_BCR_ADDR,v)
#define HWIO_GCC_QPIC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_BCR_ADDR,m,v,HWIO_GCC_QPIC_BCR_IN)
#define HWIO_GCC_QPIC_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_QPIC_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_QPIC_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f004)
#define HWIO_GCC_QPIC_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f004)
#define HWIO_GCC_QPIC_CMD_RCGR_RMSK                                                               0x800000f3
#define HWIO_GCC_QPIC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_CMD_RCGR_ADDR, HWIO_GCC_QPIC_CMD_RCGR_RMSK)
#define HWIO_GCC_QPIC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QPIC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QPIC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_CMD_RCGR_ADDR,m,v,HWIO_GCC_QPIC_CMD_RCGR_IN)
#define HWIO_GCC_QPIC_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_QPIC_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_D_BMSK                                                             0x80
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_D_SHFT                                                              0x7
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_M_BMSK                                                             0x40
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_M_SHFT                                                              0x6
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_N_BMSK                                                             0x20
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_N_SHFT                                                              0x5
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_QPIC_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_QPIC_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_QPIC_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_QPIC_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_QPIC_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f008)
#define HWIO_GCC_QPIC_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f008)
#define HWIO_GCC_QPIC_CFG_RCGR_RMSK                                                                   0x371f
#define HWIO_GCC_QPIC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_CFG_RCGR_ADDR, HWIO_GCC_QPIC_CFG_RCGR_RMSK)
#define HWIO_GCC_QPIC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QPIC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QPIC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_CFG_RCGR_ADDR,m,v,HWIO_GCC_QPIC_CFG_RCGR_IN)
#define HWIO_GCC_QPIC_CFG_RCGR_MODE_BMSK                                                              0x3000
#define HWIO_GCC_QPIC_CFG_RCGR_MODE_SHFT                                                                 0xc
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_QPIC_M_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f00c)
#define HWIO_GCC_QPIC_M_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f00c)
#define HWIO_GCC_QPIC_M_RMSK                                                                            0xff
#define HWIO_GCC_QPIC_M_IN          \
        in_dword_masked(HWIO_GCC_QPIC_M_ADDR, HWIO_GCC_QPIC_M_RMSK)
#define HWIO_GCC_QPIC_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_M_ADDR, m)
#define HWIO_GCC_QPIC_M_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_M_ADDR,v)
#define HWIO_GCC_QPIC_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_M_ADDR,m,v,HWIO_GCC_QPIC_M_IN)
#define HWIO_GCC_QPIC_M_M_BMSK                                                                          0xff
#define HWIO_GCC_QPIC_M_M_SHFT                                                                           0x0

#define HWIO_GCC_QPIC_N_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f010)
#define HWIO_GCC_QPIC_N_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f010)
#define HWIO_GCC_QPIC_N_RMSK                                                                            0xff
#define HWIO_GCC_QPIC_N_IN          \
        in_dword_masked(HWIO_GCC_QPIC_N_ADDR, HWIO_GCC_QPIC_N_RMSK)
#define HWIO_GCC_QPIC_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_N_ADDR, m)
#define HWIO_GCC_QPIC_N_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_N_ADDR,v)
#define HWIO_GCC_QPIC_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_N_ADDR,m,v,HWIO_GCC_QPIC_N_IN)
#define HWIO_GCC_QPIC_N_NOT_N_MINUS_M_BMSK                                                              0xff
#define HWIO_GCC_QPIC_N_NOT_N_MINUS_M_SHFT                                                               0x0

#define HWIO_GCC_QPIC_D_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f014)
#define HWIO_GCC_QPIC_D_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f014)
#define HWIO_GCC_QPIC_D_RMSK                                                                            0xff
#define HWIO_GCC_QPIC_D_IN          \
        in_dword_masked(HWIO_GCC_QPIC_D_ADDR, HWIO_GCC_QPIC_D_RMSK)
#define HWIO_GCC_QPIC_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_D_ADDR, m)
#define HWIO_GCC_QPIC_D_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_D_ADDR,v)
#define HWIO_GCC_QPIC_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_D_ADDR,m,v,HWIO_GCC_QPIC_D_IN)
#define HWIO_GCC_QPIC_D_NOT_2D_BMSK                                                                     0xff
#define HWIO_GCC_QPIC_D_NOT_2D_SHFT                                                                      0x0

#define HWIO_GCC_QPIC_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f018)
#define HWIO_GCC_QPIC_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f018)
#define HWIO_GCC_QPIC_CBCR_RMSK                                                                   0x80007ff1
#define HWIO_GCC_QPIC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_CBCR_ADDR, HWIO_GCC_QPIC_CBCR_RMSK)
#define HWIO_GCC_QPIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_CBCR_ADDR, m)
#define HWIO_GCC_QPIC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_CBCR_ADDR,v)
#define HWIO_GCC_QPIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_CBCR_ADDR,m,v,HWIO_GCC_QPIC_CBCR_IN)
#define HWIO_GCC_QPIC_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_QPIC_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_CORE_ON_BMSK                                                     0x4000
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_CORE_ON_SHFT                                                        0xe
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                   0x2000
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                      0xd
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                  0x1000
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                     0xc
#define HWIO_GCC_QPIC_CBCR_WAKEUP_BMSK                                                                 0xf00
#define HWIO_GCC_QPIC_CBCR_WAKEUP_SHFT                                                                   0x8
#define HWIO_GCC_QPIC_CBCR_SLEEP_BMSK                                                                   0xf0
#define HWIO_GCC_QPIC_CBCR_SLEEP_SHFT                                                                    0x4
#define HWIO_GCC_QPIC_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_QPIC_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_QPIC_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f01c)
#define HWIO_GCC_QPIC_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f01c)
#define HWIO_GCC_QPIC_AHB_CBCR_RMSK                                                               0xf000fff1
#define HWIO_GCC_QPIC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_AHB_CBCR_ADDR, HWIO_GCC_QPIC_AHB_CBCR_RMSK)
#define HWIO_GCC_QPIC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QPIC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QPIC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_AHB_CBCR_ADDR,m,v,HWIO_GCC_QPIC_AHB_CBCR_IN)
#define HWIO_GCC_QPIC_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_QPIC_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_QPIC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_QPIC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_QPIC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_QPIC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_SHFT                                                                0x4
#define HWIO_GCC_QPIC_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_QPIC_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_QPIC_SYSTEM_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f020)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f020)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_QPIC_SYSTEM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_SYSTEM_CBCR_ADDR, HWIO_GCC_QPIC_SYSTEM_CBCR_RMSK)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_SYSTEM_CBCR_ADDR, m)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_SYSTEM_CBCR_ADDR,v)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_SYSTEM_CBCR_ADDR,m,v,HWIO_GCC_QPIC_SYSTEM_CBCR_IN)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_QPIC_SYSTEM_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_QPIC_SYSTEM_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_QPIC_SYSTEM_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00047008)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047008)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_RMSK                                                              0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_BLK_ARES_BMSK                                                     0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_BLK_ARES_SHFT                                                     0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0004700c)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004700c)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK                                                  0x80000001
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_PCIE_BOOT_CLOCK_CTL_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d000)
#define HWIO_GCC_PCIE_BOOT_CLOCK_CTL_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d000)
#define HWIO_GCC_PCIE_BOOT_CLOCK_CTL_RMSK                                                                0x1
#define HWIO_GCC_PCIE_BOOT_CLOCK_CTL_IN          \
        in_dword_masked(HWIO_GCC_PCIE_BOOT_CLOCK_CTL_ADDR, HWIO_GCC_PCIE_BOOT_CLOCK_CTL_RMSK)
#define HWIO_GCC_PCIE_BOOT_CLOCK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_BOOT_CLOCK_CTL_ADDR, m)
#define HWIO_GCC_PCIE_BOOT_CLOCK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_BOOT_CLOCK_CTL_ADDR,v)
#define HWIO_GCC_PCIE_BOOT_CLOCK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_BOOT_CLOCK_CTL_ADDR,m,v,HWIO_GCC_PCIE_BOOT_CLOCK_CTL_IN)
#define HWIO_GCC_PCIE_BOOT_CLOCK_CTL_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_PCIE_BOOT_CLOCK_CTL_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_PCIE_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d004)
#define HWIO_GCC_PCIE_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d004)
#define HWIO_GCC_PCIE_BCR_RMSK                                                                           0x1
#define HWIO_GCC_PCIE_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_BCR_ADDR, HWIO_GCC_PCIE_BCR_RMSK)
#define HWIO_GCC_PCIE_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_BCR_ADDR, m)
#define HWIO_GCC_PCIE_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_BCR_ADDR,v)
#define HWIO_GCC_PCIE_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_BCR_ADDR,m,v,HWIO_GCC_PCIE_BCR_IN)
#define HWIO_GCC_PCIE_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_PCIE_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_PCIE_CFG_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d008)
#define HWIO_GCC_PCIE_CFG_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d008)
#define HWIO_GCC_PCIE_CFG_AHB_CBCR_RMSK                                                           0xf0008001
#define HWIO_GCC_PCIE_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_CFG_AHB_CBCR_ADDR, HWIO_GCC_PCIE_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_PCIE_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCIE_CFG_AHB_CBCR_IN)
#define HWIO_GCC_PCIE_CFG_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_PCIE_CFG_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_PCIE_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_PCIE_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_PCIE_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_PCIE_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_PCIE_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_PCIE_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_PCIE_PIPE_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d00c)
#define HWIO_GCC_PCIE_PIPE_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d00c)
#define HWIO_GCC_PCIE_PIPE_CBCR_RMSK                                                              0x80007ff1
#define HWIO_GCC_PCIE_PIPE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PIPE_CBCR_ADDR, HWIO_GCC_PCIE_PIPE_CBCR_RMSK)
#define HWIO_GCC_PCIE_PIPE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_PIPE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_PIPE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PIPE_CBCR_ADDR,m,v,HWIO_GCC_PCIE_PIPE_CBCR_IN)
#define HWIO_GCC_PCIE_PIPE_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_PCIE_PIPE_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_PCIE_PIPE_CBCR_FORCE_MEM_CORE_ON_BMSK                                                0x4000
#define HWIO_GCC_PCIE_PIPE_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   0xe
#define HWIO_GCC_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                              0x2000
#define HWIO_GCC_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 0xd
#define HWIO_GCC_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                             0x1000
#define HWIO_GCC_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                0xc
#define HWIO_GCC_PCIE_PIPE_CBCR_WAKEUP_BMSK                                                            0xf00
#define HWIO_GCC_PCIE_PIPE_CBCR_WAKEUP_SHFT                                                              0x8
#define HWIO_GCC_PCIE_PIPE_CBCR_SLEEP_BMSK                                                              0xf0
#define HWIO_GCC_PCIE_PIPE_CBCR_SLEEP_SHFT                                                               0x4
#define HWIO_GCC_PCIE_PIPE_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_PCIE_PIPE_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_PCIE_AXI_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d010)
#define HWIO_GCC_PCIE_AXI_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d010)
#define HWIO_GCC_PCIE_AXI_CBCR_RMSK                                                               0xf000fff1
#define HWIO_GCC_PCIE_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_AXI_CBCR_ADDR, HWIO_GCC_PCIE_AXI_CBCR_RMSK)
#define HWIO_GCC_PCIE_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_AXI_CBCR_ADDR,m,v,HWIO_GCC_PCIE_AXI_CBCR_IN)
#define HWIO_GCC_PCIE_AXI_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_PCIE_AXI_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_PCIE_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_PCIE_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_PCIE_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_PCIE_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_PCIE_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_PCIE_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_PCIE_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_PCIE_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_PCIE_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_PCIE_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_PCIE_AXI_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_PCIE_AXI_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_PCIE_AXI_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_PCIE_AXI_CBCR_SLEEP_SHFT                                                                0x4
#define HWIO_GCC_PCIE_AXI_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_PCIE_AXI_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_PCIE_SLEEP_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d014)
#define HWIO_GCC_PCIE_SLEEP_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d014)
#define HWIO_GCC_PCIE_SLEEP_CBCR_RMSK                                                             0x80000001
#define HWIO_GCC_PCIE_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_SLEEP_CBCR_ADDR, HWIO_GCC_PCIE_SLEEP_CBCR_RMSK)
#define HWIO_GCC_PCIE_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_PCIE_SLEEP_CBCR_IN)
#define HWIO_GCC_PCIE_SLEEP_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_PCIE_SLEEP_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_PCIE_SLEEP_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_PCIE_SLEEP_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d018)
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d018)
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_RMSK                                                          0x80007ff1
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_AXI_MSTR_CBCR_ADDR, HWIO_GCC_PCIE_AXI_MSTR_CBCR_RMSK)
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_AXI_MSTR_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_AXI_MSTR_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_AXI_MSTR_CBCR_ADDR,m,v,HWIO_GCC_PCIE_AXI_MSTR_CBCR_IN)
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_PCIE_AXI_MSTR_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_PCIE_PHY_PIPE_MISC_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d01c)
#define HWIO_GCC_PCIE_PHY_PIPE_MISC_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d01c)
#define HWIO_GCC_PCIE_PHY_PIPE_MISC_RMSK                                                               0x300
#define HWIO_GCC_PCIE_PHY_PIPE_MISC_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_PIPE_MISC_ADDR, HWIO_GCC_PCIE_PHY_PIPE_MISC_RMSK)
#define HWIO_GCC_PCIE_PHY_PIPE_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_PIPE_MISC_ADDR, m)
#define HWIO_GCC_PCIE_PHY_PIPE_MISC_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_PIPE_MISC_ADDR,v)
#define HWIO_GCC_PCIE_PHY_PIPE_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_PIPE_MISC_ADDR,m,v,HWIO_GCC_PCIE_PHY_PIPE_MISC_IN)
#define HWIO_GCC_PCIE_PHY_PIPE_MISC_SRC_SEL_BMSK                                                       0x300
#define HWIO_GCC_PCIE_PHY_PIPE_MISC_SRC_SEL_SHFT                                                         0x8

#define HWIO_GCC_PCIE_AUX_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d030)
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d030)
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_RMSK                                                           0x800000f3
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_AUX_CMD_RCGR_ADDR, HWIO_GCC_PCIE_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_PCIE_AUX_CMD_RCGR_IN)
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_DIRTY_D_BMSK                                                         0x80
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_DIRTY_D_SHFT                                                          0x7
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_DIRTY_M_BMSK                                                         0x40
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_DIRTY_M_SHFT                                                          0x6
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_DIRTY_N_BMSK                                                         0x20
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_DIRTY_N_SHFT                                                          0x5
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_PCIE_AUX_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d034)
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d034)
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_RMSK                                                               0x371f
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_AUX_CFG_RCGR_ADDR, HWIO_GCC_PCIE_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_PCIE_AUX_CFG_RCGR_IN)
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_MODE_BMSK                                                          0x3000
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_MODE_SHFT                                                             0xc
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_PCIE_AUX_M_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d038)
#define HWIO_GCC_PCIE_AUX_M_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d038)
#define HWIO_GCC_PCIE_AUX_M_RMSK                                                                      0xffff
#define HWIO_GCC_PCIE_AUX_M_IN          \
        in_dword_masked(HWIO_GCC_PCIE_AUX_M_ADDR, HWIO_GCC_PCIE_AUX_M_RMSK)
#define HWIO_GCC_PCIE_AUX_M_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_AUX_M_ADDR, m)
#define HWIO_GCC_PCIE_AUX_M_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_AUX_M_ADDR,v)
#define HWIO_GCC_PCIE_AUX_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_AUX_M_ADDR,m,v,HWIO_GCC_PCIE_AUX_M_IN)
#define HWIO_GCC_PCIE_AUX_M_M_BMSK                                                                    0xffff
#define HWIO_GCC_PCIE_AUX_M_M_SHFT                                                                       0x0

#define HWIO_GCC_PCIE_AUX_N_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d03c)
#define HWIO_GCC_PCIE_AUX_N_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d03c)
#define HWIO_GCC_PCIE_AUX_N_RMSK                                                                      0xffff
#define HWIO_GCC_PCIE_AUX_N_IN          \
        in_dword_masked(HWIO_GCC_PCIE_AUX_N_ADDR, HWIO_GCC_PCIE_AUX_N_RMSK)
#define HWIO_GCC_PCIE_AUX_N_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_AUX_N_ADDR, m)
#define HWIO_GCC_PCIE_AUX_N_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_AUX_N_ADDR,v)
#define HWIO_GCC_PCIE_AUX_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_AUX_N_ADDR,m,v,HWIO_GCC_PCIE_AUX_N_IN)
#define HWIO_GCC_PCIE_AUX_N_NOT_N_MINUS_M_BMSK                                                        0xffff
#define HWIO_GCC_PCIE_AUX_N_NOT_N_MINUS_M_SHFT                                                           0x0

#define HWIO_GCC_PCIE_AUX_D_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d040)
#define HWIO_GCC_PCIE_AUX_D_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d040)
#define HWIO_GCC_PCIE_AUX_D_RMSK                                                                      0xffff
#define HWIO_GCC_PCIE_AUX_D_IN          \
        in_dword_masked(HWIO_GCC_PCIE_AUX_D_ADDR, HWIO_GCC_PCIE_AUX_D_RMSK)
#define HWIO_GCC_PCIE_AUX_D_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_AUX_D_ADDR, m)
#define HWIO_GCC_PCIE_AUX_D_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_AUX_D_ADDR,v)
#define HWIO_GCC_PCIE_AUX_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_AUX_D_ADDR,m,v,HWIO_GCC_PCIE_AUX_D_IN)
#define HWIO_GCC_PCIE_AUX_D_NOT_2D_BMSK                                                               0xffff
#define HWIO_GCC_PCIE_AUX_D_NOT_2D_SHFT                                                                  0x0

#define HWIO_GCC_PCIE_GDSCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d044)
#define HWIO_GCC_PCIE_GDSCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d044)
#define HWIO_GCC_PCIE_GDSCR_RMSK                                                                  0xf8ffffff
#define HWIO_GCC_PCIE_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_GDSCR_ADDR, HWIO_GCC_PCIE_GDSCR_RMSK)
#define HWIO_GCC_PCIE_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_GDSCR_ADDR, m)
#define HWIO_GCC_PCIE_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_GDSCR_ADDR,v)
#define HWIO_GCC_PCIE_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_GDSCR_ADDR,m,v,HWIO_GCC_PCIE_GDSCR_IN)
#define HWIO_GCC_PCIE_GDSCR_PWR_ON_BMSK                                                           0x80000000
#define HWIO_GCC_PCIE_GDSCR_PWR_ON_SHFT                                                                 0x1f
#define HWIO_GCC_PCIE_GDSCR_GDSC_STATE_BMSK                                                       0x78000000
#define HWIO_GCC_PCIE_GDSCR_GDSC_STATE_SHFT                                                             0x1b
#define HWIO_GCC_PCIE_GDSCR_EN_REST_WAIT_BMSK                                                       0xf00000
#define HWIO_GCC_PCIE_GDSCR_EN_REST_WAIT_SHFT                                                           0x14
#define HWIO_GCC_PCIE_GDSCR_EN_FEW_WAIT_BMSK                                                         0xf0000
#define HWIO_GCC_PCIE_GDSCR_EN_FEW_WAIT_SHFT                                                            0x10
#define HWIO_GCC_PCIE_GDSCR_CLK_DIS_WAIT_BMSK                                                         0xf000
#define HWIO_GCC_PCIE_GDSCR_CLK_DIS_WAIT_SHFT                                                            0xc
#define HWIO_GCC_PCIE_GDSCR_RETAIN_FF_ENABLE_BMSK                                                      0x800
#define HWIO_GCC_PCIE_GDSCR_RETAIN_FF_ENABLE_SHFT                                                        0xb
#define HWIO_GCC_PCIE_GDSCR_RESTORE_BMSK                                                               0x400
#define HWIO_GCC_PCIE_GDSCR_RESTORE_SHFT                                                                 0xa
#define HWIO_GCC_PCIE_GDSCR_SAVE_BMSK                                                                  0x200
#define HWIO_GCC_PCIE_GDSCR_SAVE_SHFT                                                                    0x9
#define HWIO_GCC_PCIE_GDSCR_RETAIN_BMSK                                                                0x100
#define HWIO_GCC_PCIE_GDSCR_RETAIN_SHFT                                                                  0x8
#define HWIO_GCC_PCIE_GDSCR_EN_REST_BMSK                                                                0x80
#define HWIO_GCC_PCIE_GDSCR_EN_REST_SHFT                                                                 0x7
#define HWIO_GCC_PCIE_GDSCR_EN_FEW_BMSK                                                                 0x40
#define HWIO_GCC_PCIE_GDSCR_EN_FEW_SHFT                                                                  0x6
#define HWIO_GCC_PCIE_GDSCR_CLAMP_IO_BMSK                                                               0x20
#define HWIO_GCC_PCIE_GDSCR_CLAMP_IO_SHFT                                                                0x5
#define HWIO_GCC_PCIE_GDSCR_CLK_DISABLE_BMSK                                                            0x10
#define HWIO_GCC_PCIE_GDSCR_CLK_DISABLE_SHFT                                                             0x4
#define HWIO_GCC_PCIE_GDSCR_PD_ARES_BMSK                                                                 0x8
#define HWIO_GCC_PCIE_GDSCR_PD_ARES_SHFT                                                                 0x3
#define HWIO_GCC_PCIE_GDSCR_SW_OVERRIDE_BMSK                                                             0x4
#define HWIO_GCC_PCIE_GDSCR_SW_OVERRIDE_SHFT                                                             0x2
#define HWIO_GCC_PCIE_GDSCR_HW_CONTROL_BMSK                                                              0x2
#define HWIO_GCC_PCIE_GDSCR_HW_CONTROL_SHFT                                                              0x1
#define HWIO_GCC_PCIE_GDSCR_SW_COLLAPSE_BMSK                                                             0x1
#define HWIO_GCC_PCIE_GDSCR_SW_COLLAPSE_SHFT                                                             0x0

#define HWIO_GCC_PCIEPHY_PHY_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d048)
#define HWIO_GCC_PCIEPHY_PHY_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d048)
#define HWIO_GCC_PCIEPHY_PHY_BCR_RMSK                                                                    0x1
#define HWIO_GCC_PCIEPHY_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIEPHY_PHY_BCR_ADDR, HWIO_GCC_PCIEPHY_PHY_BCR_RMSK)
#define HWIO_GCC_PCIEPHY_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIEPHY_PHY_BCR_ADDR, m)
#define HWIO_GCC_PCIEPHY_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIEPHY_PHY_BCR_ADDR,v)
#define HWIO_GCC_PCIEPHY_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIEPHY_PHY_BCR_ADDR,m,v,HWIO_GCC_PCIEPHY_PHY_BCR_IN)
#define HWIO_GCC_PCIEPHY_PHY_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_PCIEPHY_PHY_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_PCIE_REF_CLK_EN_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d04c)
#define HWIO_GCC_PCIE_REF_CLK_EN_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d04c)
#define HWIO_GCC_PCIE_REF_CLK_EN_RMSK                                                             0x80000001
#define HWIO_GCC_PCIE_REF_CLK_EN_IN          \
        in_dword_masked(HWIO_GCC_PCIE_REF_CLK_EN_ADDR, HWIO_GCC_PCIE_REF_CLK_EN_RMSK)
#define HWIO_GCC_PCIE_REF_CLK_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_REF_CLK_EN_ADDR, m)
#define HWIO_GCC_PCIE_REF_CLK_EN_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_REF_CLK_EN_ADDR,v)
#define HWIO_GCC_PCIE_REF_CLK_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_REF_CLK_EN_ADDR,m,v,HWIO_GCC_PCIE_REF_CLK_EN_IN)
#define HWIO_GCC_PCIE_REF_CLK_EN_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_PCIE_REF_CLK_EN_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_PCIE_REF_CLK_EN_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_PCIE_REF_CLK_EN_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_PCIE_PHY_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d050)
#define HWIO_GCC_PCIE_PHY_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d050)
#define HWIO_GCC_PCIE_PHY_BCR_RMSK                                                                       0x1
#define HWIO_GCC_PCIE_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_BCR_ADDR, HWIO_GCC_PCIE_PHY_BCR_RMSK)
#define HWIO_GCC_PCIE_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_BCR_ADDR, m)
#define HWIO_GCC_PCIE_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_BCR_ADDR,v)
#define HWIO_GCC_PCIE_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_BCR_ADDR,m,v,HWIO_GCC_PCIE_PHY_BCR_IN)
#define HWIO_GCC_PCIE_PHY_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_PCIE_PHY_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_PCIE_MISC_RESET_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d054)
#define HWIO_GCC_PCIE_MISC_RESET_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d054)
#define HWIO_GCC_PCIE_MISC_RESET_RMSK                                                                   0x7f
#define HWIO_GCC_PCIE_MISC_RESET_IN          \
        in_dword_masked(HWIO_GCC_PCIE_MISC_RESET_ADDR, HWIO_GCC_PCIE_MISC_RESET_RMSK)
#define HWIO_GCC_PCIE_MISC_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_MISC_RESET_ADDR, m)
#define HWIO_GCC_PCIE_MISC_RESET_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_MISC_RESET_ADDR,v)
#define HWIO_GCC_PCIE_MISC_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_MISC_RESET_ADDR,m,v,HWIO_GCC_PCIE_MISC_RESET_IN)
#define HWIO_GCC_PCIE_MISC_RESET_AXI_MASTER_STICKY_ARES_BMSK                                            0x40
#define HWIO_GCC_PCIE_MISC_RESET_AXI_MASTER_STICKY_ARES_SHFT                                             0x6
#define HWIO_GCC_PCIE_MISC_RESET_AHB_ARES_BMSK                                                          0x20
#define HWIO_GCC_PCIE_MISC_RESET_AHB_ARES_SHFT                                                           0x5
#define HWIO_GCC_PCIE_MISC_RESET_AXI_SLAVE_ARES_BMSK                                                    0x10
#define HWIO_GCC_PCIE_MISC_RESET_AXI_SLAVE_ARES_SHFT                                                     0x4
#define HWIO_GCC_PCIE_MISC_RESET_AXI_MASTER_ARES_BMSK                                                    0x8
#define HWIO_GCC_PCIE_MISC_RESET_AXI_MASTER_ARES_SHFT                                                    0x3
#define HWIO_GCC_PCIE_MISC_RESET_CORE_STICKY_ARES_BMSK                                                   0x4
#define HWIO_GCC_PCIE_MISC_RESET_CORE_STICKY_ARES_SHFT                                                   0x2
#define HWIO_GCC_PCIE_MISC_RESET_SLEEP_ARES_BMSK                                                         0x2
#define HWIO_GCC_PCIE_MISC_RESET_SLEEP_ARES_SHFT                                                         0x1
#define HWIO_GCC_PCIE_MISC_RESET_PIPE_ARES_BMSK                                                          0x1
#define HWIO_GCC_PCIE_MISC_RESET_PIPE_ARES_SHFT                                                          0x0

#define HWIO_GCC_PCIE_LINK_DOWN_BCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d05c)
#define HWIO_GCC_PCIE_LINK_DOWN_BCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d05c)
#define HWIO_GCC_PCIE_LINK_DOWN_BCR_RMSK                                                                 0x1
#define HWIO_GCC_PCIE_LINK_DOWN_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_LINK_DOWN_BCR_ADDR, HWIO_GCC_PCIE_LINK_DOWN_BCR_RMSK)
#define HWIO_GCC_PCIE_LINK_DOWN_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_LINK_DOWN_BCR_ADDR, m)
#define HWIO_GCC_PCIE_LINK_DOWN_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_LINK_DOWN_BCR_ADDR,v)
#define HWIO_GCC_PCIE_LINK_DOWN_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_LINK_DOWN_BCR_ADDR,m,v,HWIO_GCC_PCIE_LINK_DOWN_BCR_IN)
#define HWIO_GCC_PCIE_LINK_DOWN_BCR_BLK_ARES_BMSK                                                        0x1
#define HWIO_GCC_PCIE_LINK_DOWN_BCR_BLK_ARES_SHFT                                                        0x0

#define HWIO_GCC_USB_SS_REF_CLK_EN_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e07c)
#define HWIO_GCC_USB_SS_REF_CLK_EN_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e07c)
#define HWIO_GCC_USB_SS_REF_CLK_EN_RMSK                                                           0x80000001
#define HWIO_GCC_USB_SS_REF_CLK_EN_IN          \
        in_dword_masked(HWIO_GCC_USB_SS_REF_CLK_EN_ADDR, HWIO_GCC_USB_SS_REF_CLK_EN_RMSK)
#define HWIO_GCC_USB_SS_REF_CLK_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_SS_REF_CLK_EN_ADDR, m)
#define HWIO_GCC_USB_SS_REF_CLK_EN_OUT(v)      \
        out_dword(HWIO_GCC_USB_SS_REF_CLK_EN_ADDR,v)
#define HWIO_GCC_USB_SS_REF_CLK_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_SS_REF_CLK_EN_ADDR,m,v,HWIO_GCC_USB_SS_REF_CLK_EN_IN)
#define HWIO_GCC_USB_SS_REF_CLK_EN_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_USB_SS_REF_CLK_EN_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_USB_SS_REF_CLK_EN_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_USB_SS_REF_CLK_EN_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e080)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e080)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_RMSK                                                        0xf0008001
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB_CBCR_ADDR, HWIO_GCC_USB_PHY_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_PHY_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_PHY_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_USB_PHY_CFG_AHB_CBCR_IN)
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                               0x70000000
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                     0x1c
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                       0x8000
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                          0xf
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_USB_PHY_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e084)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e084)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_USB_30_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e070)
#define HWIO_GCC_USB_30_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e070)
#define HWIO_GCC_USB_30_BCR_RMSK                                                                         0x1
#define HWIO_GCC_USB_30_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB_30_BCR_ADDR, HWIO_GCC_USB_30_BCR_RMSK)
#define HWIO_GCC_USB_30_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_30_BCR_ADDR, m)
#define HWIO_GCC_USB_30_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_30_BCR_ADDR,v)
#define HWIO_GCC_USB_30_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_30_BCR_ADDR,m,v,HWIO_GCC_USB_30_BCR_IN)
#define HWIO_GCC_USB_30_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_USB_30_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_USB_30_MISC_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e074)
#define HWIO_GCC_USB_30_MISC_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e074)
#define HWIO_GCC_USB_30_MISC_RMSK                                                                        0x1
#define HWIO_GCC_USB_30_MISC_IN          \
        in_dword_masked(HWIO_GCC_USB_30_MISC_ADDR, HWIO_GCC_USB_30_MISC_RMSK)
#define HWIO_GCC_USB_30_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_30_MISC_ADDR, m)
#define HWIO_GCC_USB_30_MISC_OUT(v)      \
        out_dword(HWIO_GCC_USB_30_MISC_ADDR,v)
#define HWIO_GCC_USB_30_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_30_MISC_ADDR,m,v,HWIO_GCC_USB_30_MISC_IN)
#define HWIO_GCC_USB_30_MISC_BLK_ARES_ALL_BMSK                                                           0x1
#define HWIO_GCC_USB_30_MISC_BLK_ARES_ALL_SHFT                                                           0x0

#define HWIO_GCC_USB30_MASTER_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e000)
#define HWIO_GCC_USB30_MASTER_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e000)
#define HWIO_GCC_USB30_MASTER_CBCR_RMSK                                                           0xf000fff1
#define HWIO_GCC_USB30_MASTER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CBCR_ADDR, HWIO_GCC_USB30_MASTER_CBCR_RMSK)
#define HWIO_GCC_USB30_MASTER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CBCR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_CBCR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CBCR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CBCR_IN)
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_USB30_SLEEP_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e004)
#define HWIO_GCC_USB30_SLEEP_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e004)
#define HWIO_GCC_USB30_SLEEP_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_USB30_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_SLEEP_CBCR_ADDR, HWIO_GCC_USB30_SLEEP_CBCR_RMSK)
#define HWIO_GCC_USB30_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_USB30_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_USB30_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_USB30_SLEEP_CBCR_IN)
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e008)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e008)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_RMSK                                                        0x80030001
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CBCR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CBCR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_DIV_BMSK                                                   0x30000
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_DIV_SHFT                                                      0x10
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e00c)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e00c)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR, HWIO_GCC_USB30_MASTER_CMD_RCGR_RMSK)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CMD_RCGR_IN)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_M_BMSK                                                     0x40
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_M_SHFT                                                      0x6
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_N_BMSK                                                     0x20
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_N_SHFT                                                      0x5
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e010)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e010)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR, HWIO_GCC_USB30_MASTER_CFG_RCGR_RMSK)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CFG_RCGR_IN)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_USB30_MASTER_M_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e014)
#define HWIO_GCC_USB30_MASTER_M_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e014)
#define HWIO_GCC_USB30_MASTER_M_RMSK                                                                    0xff
#define HWIO_GCC_USB30_MASTER_M_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_M_ADDR, HWIO_GCC_USB30_MASTER_M_RMSK)
#define HWIO_GCC_USB30_MASTER_M_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_M_ADDR, m)
#define HWIO_GCC_USB30_MASTER_M_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_M_ADDR,v)
#define HWIO_GCC_USB30_MASTER_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_M_ADDR,m,v,HWIO_GCC_USB30_MASTER_M_IN)
#define HWIO_GCC_USB30_MASTER_M_M_BMSK                                                                  0xff
#define HWIO_GCC_USB30_MASTER_M_M_SHFT                                                                   0x0

#define HWIO_GCC_USB30_MASTER_N_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e018)
#define HWIO_GCC_USB30_MASTER_N_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e018)
#define HWIO_GCC_USB30_MASTER_N_RMSK                                                                    0xff
#define HWIO_GCC_USB30_MASTER_N_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_N_ADDR, HWIO_GCC_USB30_MASTER_N_RMSK)
#define HWIO_GCC_USB30_MASTER_N_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_N_ADDR, m)
#define HWIO_GCC_USB30_MASTER_N_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_N_ADDR,v)
#define HWIO_GCC_USB30_MASTER_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_N_ADDR,m,v,HWIO_GCC_USB30_MASTER_N_IN)
#define HWIO_GCC_USB30_MASTER_N_NOT_N_MINUS_M_BMSK                                                      0xff
#define HWIO_GCC_USB30_MASTER_N_NOT_N_MINUS_M_SHFT                                                       0x0

#define HWIO_GCC_USB30_MASTER_D_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e01c)
#define HWIO_GCC_USB30_MASTER_D_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e01c)
#define HWIO_GCC_USB30_MASTER_D_RMSK                                                                    0xff
#define HWIO_GCC_USB30_MASTER_D_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_D_ADDR, HWIO_GCC_USB30_MASTER_D_RMSK)
#define HWIO_GCC_USB30_MASTER_D_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_D_ADDR, m)
#define HWIO_GCC_USB30_MASTER_D_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_D_ADDR,v)
#define HWIO_GCC_USB30_MASTER_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_D_ADDR,m,v,HWIO_GCC_USB30_MASTER_D_IN)
#define HWIO_GCC_USB30_MASTER_D_NOT_2D_BMSK                                                             0xff
#define HWIO_GCC_USB30_MASTER_D_NOT_2D_SHFT                                                              0x0

#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e020)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e020)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e024)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e024)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_USB3_PHY_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e034)
#define HWIO_GCC_USB3_PHY_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e034)
#define HWIO_GCC_USB3_PHY_BCR_RMSK                                                                       0x1
#define HWIO_GCC_USB3_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_BCR_ADDR, HWIO_GCC_USB3_PHY_BCR_RMSK)
#define HWIO_GCC_USB3_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_BCR_ADDR, m)
#define HWIO_GCC_USB3_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_BCR_ADDR,v)
#define HWIO_GCC_USB3_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_BCR_ADDR,m,v,HWIO_GCC_USB3_PHY_BCR_IN)
#define HWIO_GCC_USB3_PHY_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_USB3_PHY_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_USB3PHY_PHY_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e03c)
#define HWIO_GCC_USB3PHY_PHY_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e03c)
#define HWIO_GCC_USB3PHY_PHY_BCR_RMSK                                                                    0x1
#define HWIO_GCC_USB3PHY_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3PHY_PHY_BCR_ADDR, HWIO_GCC_USB3PHY_PHY_BCR_RMSK)
#define HWIO_GCC_USB3PHY_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3PHY_PHY_BCR_ADDR, m)
#define HWIO_GCC_USB3PHY_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3PHY_PHY_BCR_ADDR,v)
#define HWIO_GCC_USB3PHY_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3PHY_PHY_BCR_ADDR,m,v,HWIO_GCC_USB3PHY_PHY_BCR_IN)
#define HWIO_GCC_USB3PHY_PHY_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_USB3PHY_PHY_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_USB3_PIPE_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e040)
#define HWIO_GCC_USB3_PIPE_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e040)
#define HWIO_GCC_USB3_PIPE_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_USB3_PIPE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PIPE_CBCR_ADDR, HWIO_GCC_USB3_PIPE_CBCR_RMSK)
#define HWIO_GCC_USB3_PIPE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_USB3_PIPE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_USB3_PIPE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PIPE_CBCR_ADDR,m,v,HWIO_GCC_USB3_PIPE_CBCR_IN)
#define HWIO_GCC_USB3_PIPE_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_USB3_PIPE_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_USB3_PIPE_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_USB3_PIPE_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_USB3_AUX_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e044)
#define HWIO_GCC_USB3_AUX_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e044)
#define HWIO_GCC_USB3_AUX_CBCR_RMSK                                                               0x80000001
#define HWIO_GCC_USB3_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_CBCR_ADDR, HWIO_GCC_USB3_AUX_CBCR_RMSK)
#define HWIO_GCC_USB3_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_CBCR_ADDR, m)
#define HWIO_GCC_USB3_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_AUX_CBCR_ADDR,v)
#define HWIO_GCC_USB3_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_AUX_CBCR_ADDR,m,v,HWIO_GCC_USB3_AUX_CBCR_IN)
#define HWIO_GCC_USB3_AUX_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_USB3_AUX_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_USB3_AUX_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_USB3_AUX_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e048)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e048)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_RMSK                                                               0x300
#define HWIO_GCC_USB3_PHY_PIPE_MISC_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR, HWIO_GCC_USB3_PHY_PIPE_MISC_RMSK)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR, m)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR,v)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR,m,v,HWIO_GCC_USB3_PHY_PIPE_MISC_IN)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_SRC_SEL_BMSK                                                       0x300
#define HWIO_GCC_USB3_PHY_PIPE_MISC_SRC_SEL_SHFT                                                         0x8

#define HWIO_GCC_USB3_AUX_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e05c)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e05c)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_RMSK                                                           0x800000f3
#define HWIO_GCC_USB3_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_CMD_RCGR_ADDR, HWIO_GCC_USB3_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB3_AUX_CMD_RCGR_IN)
#define HWIO_GCC_USB3_AUX_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_USB3_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_D_BMSK                                                         0x80
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_D_SHFT                                                          0x7
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_M_BMSK                                                         0x40
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_M_SHFT                                                          0x6
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_N_BMSK                                                         0x20
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_N_SHFT                                                          0x5
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_USB3_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_USB3_AUX_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_USB3_AUX_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_USB3_AUX_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_USB3_AUX_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_USB3_AUX_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e060)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e060)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_RMSK                                                               0x371f
#define HWIO_GCC_USB3_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_CFG_RCGR_ADDR, HWIO_GCC_USB3_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB3_AUX_CFG_RCGR_IN)
#define HWIO_GCC_USB3_AUX_CFG_RCGR_MODE_BMSK                                                          0x3000
#define HWIO_GCC_USB3_AUX_CFG_RCGR_MODE_SHFT                                                             0xc
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_USB3_AUX_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_USB3_AUX_M_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e064)
#define HWIO_GCC_USB3_AUX_M_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e064)
#define HWIO_GCC_USB3_AUX_M_RMSK                                                                      0xffff
#define HWIO_GCC_USB3_AUX_M_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_M_ADDR, HWIO_GCC_USB3_AUX_M_RMSK)
#define HWIO_GCC_USB3_AUX_M_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_M_ADDR, m)
#define HWIO_GCC_USB3_AUX_M_OUT(v)      \
        out_dword(HWIO_GCC_USB3_AUX_M_ADDR,v)
#define HWIO_GCC_USB3_AUX_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_AUX_M_ADDR,m,v,HWIO_GCC_USB3_AUX_M_IN)
#define HWIO_GCC_USB3_AUX_M_M_BMSK                                                                    0xffff
#define HWIO_GCC_USB3_AUX_M_M_SHFT                                                                       0x0

#define HWIO_GCC_USB3_AUX_N_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e068)
#define HWIO_GCC_USB3_AUX_N_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e068)
#define HWIO_GCC_USB3_AUX_N_RMSK                                                                      0xffff
#define HWIO_GCC_USB3_AUX_N_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_N_ADDR, HWIO_GCC_USB3_AUX_N_RMSK)
#define HWIO_GCC_USB3_AUX_N_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_N_ADDR, m)
#define HWIO_GCC_USB3_AUX_N_OUT(v)      \
        out_dword(HWIO_GCC_USB3_AUX_N_ADDR,v)
#define HWIO_GCC_USB3_AUX_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_AUX_N_ADDR,m,v,HWIO_GCC_USB3_AUX_N_IN)
#define HWIO_GCC_USB3_AUX_N_NOT_N_MINUS_M_BMSK                                                        0xffff
#define HWIO_GCC_USB3_AUX_N_NOT_N_MINUS_M_SHFT                                                           0x0

#define HWIO_GCC_USB3_AUX_D_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e06c)
#define HWIO_GCC_USB3_AUX_D_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e06c)
#define HWIO_GCC_USB3_AUX_D_RMSK                                                                      0xffff
#define HWIO_GCC_USB3_AUX_D_IN          \
        in_dword_masked(HWIO_GCC_USB3_AUX_D_ADDR, HWIO_GCC_USB3_AUX_D_RMSK)
#define HWIO_GCC_USB3_AUX_D_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AUX_D_ADDR, m)
#define HWIO_GCC_USB3_AUX_D_OUT(v)      \
        out_dword(HWIO_GCC_USB3_AUX_D_ADDR,v)
#define HWIO_GCC_USB3_AUX_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_AUX_D_ADDR,m,v,HWIO_GCC_USB3_AUX_D_IN)
#define HWIO_GCC_USB3_AUX_D_NOT_2D_BMSK                                                               0xffff
#define HWIO_GCC_USB3_AUX_D_NOT_2D_SHFT                                                                  0x0

#define HWIO_GCC_USB_30_GDSCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e078)
#define HWIO_GCC_USB_30_GDSCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e078)
#define HWIO_GCC_USB_30_GDSCR_RMSK                                                                0xf8ffffff
#define HWIO_GCC_USB_30_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_USB_30_GDSCR_ADDR, HWIO_GCC_USB_30_GDSCR_RMSK)
#define HWIO_GCC_USB_30_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_30_GDSCR_ADDR, m)
#define HWIO_GCC_USB_30_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_30_GDSCR_ADDR,v)
#define HWIO_GCC_USB_30_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_30_GDSCR_ADDR,m,v,HWIO_GCC_USB_30_GDSCR_IN)
#define HWIO_GCC_USB_30_GDSCR_PWR_ON_BMSK                                                         0x80000000
#define HWIO_GCC_USB_30_GDSCR_PWR_ON_SHFT                                                               0x1f
#define HWIO_GCC_USB_30_GDSCR_GDSC_STATE_BMSK                                                     0x78000000
#define HWIO_GCC_USB_30_GDSCR_GDSC_STATE_SHFT                                                           0x1b
#define HWIO_GCC_USB_30_GDSCR_EN_REST_WAIT_BMSK                                                     0xf00000
#define HWIO_GCC_USB_30_GDSCR_EN_REST_WAIT_SHFT                                                         0x14
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_WAIT_BMSK                                                       0xf0000
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_WAIT_SHFT                                                          0x10
#define HWIO_GCC_USB_30_GDSCR_CLK_DIS_WAIT_BMSK                                                       0xf000
#define HWIO_GCC_USB_30_GDSCR_CLK_DIS_WAIT_SHFT                                                          0xc
#define HWIO_GCC_USB_30_GDSCR_RETAIN_FF_ENABLE_BMSK                                                    0x800
#define HWIO_GCC_USB_30_GDSCR_RETAIN_FF_ENABLE_SHFT                                                      0xb
#define HWIO_GCC_USB_30_GDSCR_RESTORE_BMSK                                                             0x400
#define HWIO_GCC_USB_30_GDSCR_RESTORE_SHFT                                                               0xa
#define HWIO_GCC_USB_30_GDSCR_SAVE_BMSK                                                                0x200
#define HWIO_GCC_USB_30_GDSCR_SAVE_SHFT                                                                  0x9
#define HWIO_GCC_USB_30_GDSCR_RETAIN_BMSK                                                              0x100
#define HWIO_GCC_USB_30_GDSCR_RETAIN_SHFT                                                                0x8
#define HWIO_GCC_USB_30_GDSCR_EN_REST_BMSK                                                              0x80
#define HWIO_GCC_USB_30_GDSCR_EN_REST_SHFT                                                               0x7
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_BMSK                                                               0x40
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_SHFT                                                                0x6
#define HWIO_GCC_USB_30_GDSCR_CLAMP_IO_BMSK                                                             0x20
#define HWIO_GCC_USB_30_GDSCR_CLAMP_IO_SHFT                                                              0x5
#define HWIO_GCC_USB_30_GDSCR_CLK_DISABLE_BMSK                                                          0x10
#define HWIO_GCC_USB_30_GDSCR_CLK_DISABLE_SHFT                                                           0x4
#define HWIO_GCC_USB_30_GDSCR_PD_ARES_BMSK                                                               0x8
#define HWIO_GCC_USB_30_GDSCR_PD_ARES_SHFT                                                               0x3
#define HWIO_GCC_USB_30_GDSCR_SW_OVERRIDE_BMSK                                                           0x4
#define HWIO_GCC_USB_30_GDSCR_SW_OVERRIDE_SHFT                                                           0x2
#define HWIO_GCC_USB_30_GDSCR_HW_CONTROL_BMSK                                                            0x2
#define HWIO_GCC_USB_30_GDSCR_HW_CONTROL_SHFT                                                            0x1
#define HWIO_GCC_USB_30_GDSCR_SW_COLLAPSE_BMSK                                                           0x1
#define HWIO_GCC_USB_30_GDSCR_SW_COLLAPSE_SHFT                                                           0x0

#define HWIO_GCC_IPA_TBU_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0001205c)
#define HWIO_GCC_IPA_TBU_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001205c)
#define HWIO_GCC_IPA_TBU_CBCR_RMSK                                                                0x80007ff0
#define HWIO_GCC_IPA_TBU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_TBU_CBCR_ADDR, HWIO_GCC_IPA_TBU_CBCR_RMSK)
#define HWIO_GCC_IPA_TBU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_TBU_CBCR_ADDR, m)
#define HWIO_GCC_IPA_TBU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_TBU_CBCR_ADDR,v)
#define HWIO_GCC_IPA_TBU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_TBU_CBCR_ADDR,m,v,HWIO_GCC_IPA_TBU_CBCR_IN)
#define HWIO_GCC_IPA_TBU_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_IPA_TBU_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_IPA_TBU_CBCR_FORCE_MEM_CORE_ON_BMSK                                                  0x4000
#define HWIO_GCC_IPA_TBU_CBCR_FORCE_MEM_CORE_ON_SHFT                                                     0xe
#define HWIO_GCC_IPA_TBU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                0x2000
#define HWIO_GCC_IPA_TBU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                   0xd
#define HWIO_GCC_IPA_TBU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                               0x1000
#define HWIO_GCC_IPA_TBU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                  0xc
#define HWIO_GCC_IPA_TBU_CBCR_WAKEUP_BMSK                                                              0xf00
#define HWIO_GCC_IPA_TBU_CBCR_WAKEUP_SHFT                                                                0x8
#define HWIO_GCC_IPA_TBU_CBCR_SLEEP_BMSK                                                                0xf0
#define HWIO_GCC_IPA_TBU_CBCR_SLEEP_SHFT                                                                 0x4

#define HWIO_GCC_USB3_AXI_TBU_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00012060)
#define HWIO_GCC_USB3_AXI_TBU_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012060)
#define HWIO_GCC_USB3_AXI_TBU_CBCR_RMSK                                                           0x80000000
#define HWIO_GCC_USB3_AXI_TBU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_AXI_TBU_CBCR_ADDR, HWIO_GCC_USB3_AXI_TBU_CBCR_RMSK)
#define HWIO_GCC_USB3_AXI_TBU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AXI_TBU_CBCR_ADDR, m)
#define HWIO_GCC_USB3_AXI_TBU_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_USB3_AXI_TBU_CBCR_CLK_OFF_SHFT                                                         0x1f

#define HWIO_GCC_PCIE_AXI_TBU_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00012064)
#define HWIO_GCC_PCIE_AXI_TBU_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012064)
#define HWIO_GCC_PCIE_AXI_TBU_CBCR_RMSK                                                           0x80000000
#define HWIO_GCC_PCIE_AXI_TBU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_AXI_TBU_CBCR_ADDR, HWIO_GCC_PCIE_AXI_TBU_CBCR_RMSK)
#define HWIO_GCC_PCIE_AXI_TBU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_AXI_TBU_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_AXI_TBU_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_PCIE_AXI_TBU_CBCR_CLK_OFF_SHFT                                                         0x1f

#define HWIO_GCC_MSS_TBU_MCDMA_AXI_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00012068)
#define HWIO_GCC_MSS_TBU_MCDMA_AXI_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012068)
#define HWIO_GCC_MSS_TBU_MCDMA_AXI_CBCR_RMSK                                                      0x80000000
#define HWIO_GCC_MSS_TBU_MCDMA_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_TBU_MCDMA_AXI_CBCR_ADDR, HWIO_GCC_MSS_TBU_MCDMA_AXI_CBCR_RMSK)
#define HWIO_GCC_MSS_TBU_MCDMA_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_TBU_MCDMA_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MSS_TBU_MCDMA_AXI_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_MSS_TBU_MCDMA_AXI_CBCR_CLK_OFF_SHFT                                                    0x1f

#define HWIO_GCC_IPA_TBU_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0006e000)
#define HWIO_GCC_IPA_TBU_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006e000)
#define HWIO_GCC_IPA_TBU_BCR_RMSK                                                                        0x1
#define HWIO_GCC_IPA_TBU_BCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_TBU_BCR_ADDR, HWIO_GCC_IPA_TBU_BCR_RMSK)
#define HWIO_GCC_IPA_TBU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_TBU_BCR_ADDR, m)
#define HWIO_GCC_IPA_TBU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_TBU_BCR_ADDR,v)
#define HWIO_GCC_IPA_TBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_TBU_BCR_ADDR,m,v,HWIO_GCC_IPA_TBU_BCR_IN)
#define HWIO_GCC_IPA_TBU_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_IPA_TBU_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_USB3_AXI_TBU_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0006f000)
#define HWIO_GCC_USB3_AXI_TBU_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006f000)
#define HWIO_GCC_USB3_AXI_TBU_BCR_RMSK                                                                   0x1
#define HWIO_GCC_USB3_AXI_TBU_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_AXI_TBU_BCR_ADDR, HWIO_GCC_USB3_AXI_TBU_BCR_RMSK)
#define HWIO_GCC_USB3_AXI_TBU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_AXI_TBU_BCR_ADDR, m)
#define HWIO_GCC_USB3_AXI_TBU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_AXI_TBU_BCR_ADDR,v)
#define HWIO_GCC_USB3_AXI_TBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_AXI_TBU_BCR_ADDR,m,v,HWIO_GCC_USB3_AXI_TBU_BCR_IN)
#define HWIO_GCC_USB3_AXI_TBU_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_USB3_AXI_TBU_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_PCIE_AXI_TBU_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d000)
#define HWIO_GCC_PCIE_AXI_TBU_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d000)
#define HWIO_GCC_PCIE_AXI_TBU_BCR_RMSK                                                                   0x1
#define HWIO_GCC_PCIE_AXI_TBU_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_AXI_TBU_BCR_ADDR, HWIO_GCC_PCIE_AXI_TBU_BCR_RMSK)
#define HWIO_GCC_PCIE_AXI_TBU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_AXI_TBU_BCR_ADDR, m)
#define HWIO_GCC_PCIE_AXI_TBU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_AXI_TBU_BCR_ADDR,v)
#define HWIO_GCC_PCIE_AXI_TBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_AXI_TBU_BCR_ADDR,m,v,HWIO_GCC_PCIE_AXI_TBU_BCR_IN)
#define HWIO_GCC_PCIE_AXI_TBU_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_PCIE_AXI_TBU_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_MSS_TBU_MCDMA_AXI_BCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b000)
#define HWIO_GCC_MSS_TBU_MCDMA_AXI_BCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b000)
#define HWIO_GCC_MSS_TBU_MCDMA_AXI_BCR_RMSK                                                              0x1
#define HWIO_GCC_MSS_TBU_MCDMA_AXI_BCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_TBU_MCDMA_AXI_BCR_ADDR, HWIO_GCC_MSS_TBU_MCDMA_AXI_BCR_RMSK)
#define HWIO_GCC_MSS_TBU_MCDMA_AXI_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_TBU_MCDMA_AXI_BCR_ADDR, m)
#define HWIO_GCC_MSS_TBU_MCDMA_AXI_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_TBU_MCDMA_AXI_BCR_ADDR,v)
#define HWIO_GCC_MSS_TBU_MCDMA_AXI_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_TBU_MCDMA_AXI_BCR_ADDR,m,v,HWIO_GCC_MSS_TBU_MCDMA_AXI_BCR_IN)
#define HWIO_GCC_MSS_TBU_MCDMA_AXI_BCR_BLK_ARES_BMSK                                                     0x1
#define HWIO_GCC_MSS_TBU_MCDMA_AXI_BCR_BLK_ARES_SHFT                                                     0x0

#define HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0004900c)
#define HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004900c)
#define HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_RMSK                                                     0x80000013
#define HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_ADDR, HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_RMSK)
#define HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_ADDR,m,v,HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_IN)
#define HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_ROOT_OFF_BMSK                                            0x80000000
#define HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_ROOT_OFF_SHFT                                                  0x1f
#define HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                            0x10
#define HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                             0x4
#define HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_ROOT_EN_BMSK                                                    0x2
#define HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_ROOT_EN_SHFT                                                    0x1
#define HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_UPDATE_BMSK                                                     0x1
#define HWIO_GCC_MSS_MCDMA_BIMC_CMD_RCGR_UPDATE_SHFT                                                     0x0

#define HWIO_GCC_MSS_MCDMA_BIMC_CFG_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00049010)
#define HWIO_GCC_MSS_MCDMA_BIMC_CFG_RCGR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049010)
#define HWIO_GCC_MSS_MCDMA_BIMC_CFG_RCGR_RMSK                                                          0x71f
#define HWIO_GCC_MSS_MCDMA_BIMC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MSS_MCDMA_BIMC_CFG_RCGR_ADDR, HWIO_GCC_MSS_MCDMA_BIMC_CFG_RCGR_RMSK)
#define HWIO_GCC_MSS_MCDMA_BIMC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_MCDMA_BIMC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_MSS_MCDMA_BIMC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_MCDMA_BIMC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_MSS_MCDMA_BIMC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_MCDMA_BIMC_CFG_RCGR_ADDR,m,v,HWIO_GCC_MSS_MCDMA_BIMC_CFG_RCGR_IN)
#define HWIO_GCC_MSS_MCDMA_BIMC_CFG_RCGR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_MSS_MCDMA_BIMC_CFG_RCGR_SRC_SEL_SHFT                                                    0x8
#define HWIO_GCC_MSS_MCDMA_BIMC_CFG_RCGR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_MSS_MCDMA_BIMC_CFG_RCGR_SRC_DIV_SHFT                                                    0x0

#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00049024)
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049024)
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_RMSK                                                         0x80000001
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_MCDMA_AXI_CBCR_ADDR, HWIO_GCC_BIMC_MCDMA_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_MCDMA_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_MCDMA_AXI_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_MCDMA_AXI_CBCR_ADDR,m,v,HWIO_GCC_BIMC_MCDMA_AXI_CBCR_IN)
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0d8)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0d8)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_RMSK                                             0x800000f3
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_DIRTY_D_BMSK                                           0x80
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_DIRTY_D_SHFT                                            0x7
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_DIRTY_N_BMSK                                           0x40
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_DIRTY_N_SHFT                                            0x6
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_DIRTY_M_BMSK                                           0x20
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_DIRTY_M_SHFT                                            0x5
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0dc)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0dc)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_RMSK                                                 0x371f
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_MODE_BMSK                                            0x3000
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_MODE_SHFT                                               0xc
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_M_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0e0)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_M_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0e0)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_M_RMSK                                                          0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_M_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_M_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_M_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_M_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_M_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_M_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_M_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_M_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_M_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_M_M_BMSK                                                        0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_M_M_SHFT                                                         0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_N_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0e4)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_N_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0e4)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_N_RMSK                                                          0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_N_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_N_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_N_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_N_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_N_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_N_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_N_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_N_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_N_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_N_NOT_N_MINUS_M_BMSK                                            0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_N_NOT_N_MINUS_M_SHFT                                             0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_D_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0e8)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_D_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0e8)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_D_RMSK                                                          0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_D_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_D_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_D_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_D_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_D_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_D_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_D_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_D_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_D_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_D_NOT_2D_BMSK                                                   0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_D_NOT_2D_SHFT                                                    0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0ec)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0ec)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CBCR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_EXT_I2S_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0c0)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_OFFS                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0c0)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_RMSK                                        0x800000f3
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_ROOT_OFF_BMSK                               0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_ROOT_OFF_SHFT                                     0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_DIRTY_D_BMSK                                      0x80
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_DIRTY_D_SHFT                                       0x7
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_DIRTY_N_BMSK                                      0x40
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_DIRTY_N_SHFT                                       0x6
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_DIRTY_M_BMSK                                      0x20
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_DIRTY_M_SHFT                                       0x5
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                               0x10
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                0x4
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_ROOT_EN_BMSK                                       0x2
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_ROOT_EN_SHFT                                       0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_UPDATE_BMSK                                        0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CMD_RCGR_UPDATE_SHFT                                        0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0c4)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_OFFS                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0c4)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_RMSK                                            0x371f
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_MODE_BMSK                                       0x3000
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_MODE_SHFT                                          0xc
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_SRC_SEL_BMSK                                     0x700
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_SRC_SEL_SHFT                                       0x8
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_SRC_DIV_BMSK                                      0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CFG_RCGR_SRC_DIV_SHFT                                       0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_M_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0c8)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_M_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0c8)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_M_RMSK                                                     0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_M_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_M_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_M_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_M_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_M_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_M_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_M_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_M_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_M_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_M_M_BMSK                                                   0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_M_M_SHFT                                                    0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_N_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0cc)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_N_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0cc)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_N_RMSK                                                     0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_N_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_N_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_N_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_N_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_N_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_N_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_N_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_N_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_N_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_N_NOT_N_MINUS_M_BMSK                                       0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_N_NOT_N_MINUS_M_SHFT                                        0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_D_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0d0)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_D_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0d0)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_D_RMSK                                                     0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_D_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_D_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_D_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_D_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_D_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_D_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_D_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_D_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_D_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_D_NOT_2D_BMSK                                              0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_D_NOT_2D_SHFT                                               0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CBCR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0d4)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CBCR_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0d4)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CBCR_RMSK                                            0x80000001
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CBCR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_CORE_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0bc)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0bc)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_RMSK                                             0x80007ff1
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_FORCE_MEM_CORE_ON_BMSK                               0x4000
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_FORCE_MEM_CORE_ON_SHFT                                  0xe
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_FORCE_MEM_PERIPH_ON_BMSK                             0x2000
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                0xd
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                            0x1000
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                               0xc
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_WAKEUP_BMSK                                           0xf00
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_WAKEUP_SHFT                                             0x8
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_SLEEP_BMSK                                             0xf0
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_SLEEP_SHFT                                              0x4
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_SLIMBUS_BAM_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_AUDIO_EXT_REF_CLK_SEL_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0b8)
#define HWIO_GCC_AUDIO_EXT_REF_CLK_SEL_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0b8)
#define HWIO_GCC_AUDIO_EXT_REF_CLK_SEL_RMSK                                                              0x1
#define HWIO_GCC_AUDIO_EXT_REF_CLK_SEL_IN          \
        in_dword_masked(HWIO_GCC_AUDIO_EXT_REF_CLK_SEL_ADDR, HWIO_GCC_AUDIO_EXT_REF_CLK_SEL_RMSK)
#define HWIO_GCC_AUDIO_EXT_REF_CLK_SEL_INM(m)      \
        in_dword_masked(HWIO_GCC_AUDIO_EXT_REF_CLK_SEL_ADDR, m)
#define HWIO_GCC_AUDIO_EXT_REF_CLK_SEL_OUT(v)      \
        out_dword(HWIO_GCC_AUDIO_EXT_REF_CLK_SEL_ADDR,v)
#define HWIO_GCC_AUDIO_EXT_REF_CLK_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AUDIO_EXT_REF_CLK_SEL_ADDR,m,v,HWIO_GCC_AUDIO_EXT_REF_CLK_SEL_IN)
#define HWIO_GCC_AUDIO_EXT_REF_CLK_SEL_EXT_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_AUDIO_EXT_REF_CLK_SEL_EXT_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001206c)
#define HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001206c)
#define HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_RMSK                                                      0x80000013
#define HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_ADDR, HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_RMSK)
#define HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_ADDR,m,v,HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_IN)
#define HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_SMMU_TCU_BIMC_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_SMMU_TCU_BIMC_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00012070)
#define HWIO_GCC_SMMU_TCU_BIMC_CFG_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012070)
#define HWIO_GCC_SMMU_TCU_BIMC_CFG_RCGR_RMSK                                                           0x71f
#define HWIO_GCC_SMMU_TCU_BIMC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_TCU_BIMC_CFG_RCGR_ADDR, HWIO_GCC_SMMU_TCU_BIMC_CFG_RCGR_RMSK)
#define HWIO_GCC_SMMU_TCU_BIMC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_TCU_BIMC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SMMU_TCU_BIMC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_TCU_BIMC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SMMU_TCU_BIMC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_TCU_BIMC_CFG_RCGR_ADDR,m,v,HWIO_GCC_SMMU_TCU_BIMC_CFG_RCGR_IN)
#define HWIO_GCC_SMMU_TCU_BIMC_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_SMMU_TCU_BIMC_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_SMMU_TCU_BIMC_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_SMMU_TCU_BIMC_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c010)
#define HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c010)
#define HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_RMSK                                                       0x80000013
#define HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_ADDR, HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_RMSK)
#define HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_ADDR,m,v,HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_IN)
#define HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_SMMU_CATS_2X_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_SMMU_CATS_2X_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c014)
#define HWIO_GCC_SMMU_CATS_2X_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c014)
#define HWIO_GCC_SMMU_CATS_2X_CFG_RCGR_RMSK                                                            0x71f
#define HWIO_GCC_SMMU_CATS_2X_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_CATS_2X_CFG_RCGR_ADDR, HWIO_GCC_SMMU_CATS_2X_CFG_RCGR_RMSK)
#define HWIO_GCC_SMMU_CATS_2X_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_CATS_2X_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SMMU_CATS_2X_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_CATS_2X_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SMMU_CATS_2X_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_CATS_2X_CFG_RCGR_ADDR,m,v,HWIO_GCC_SMMU_CATS_2X_CFG_RCGR_IN)
#define HWIO_GCC_SMMU_CATS_2X_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_SMMU_CATS_2X_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_SMMU_CATS_2X_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_SMMU_CATS_2X_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_SYS_NOC_CATS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c00c)
#define HWIO_GCC_SYS_NOC_CATS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c00c)
#define HWIO_GCC_SYS_NOC_CATS_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_SYS_NOC_CATS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_CATS_CBCR_ADDR, HWIO_GCC_SYS_NOC_CATS_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_CATS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_CATS_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_CATS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_CATS_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_CATS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_CATS_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_CATS_CBCR_IN)
#define HWIO_GCC_SYS_NOC_CATS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SYS_NOC_CATS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SYS_NOC_CATS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SYS_NOC_CATS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a004)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_OFFS                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a004)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_RMSK                                       0x80000001
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_ADDR, HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_RMSK)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_ADDR, m)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_ADDR,v)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_ADDR,m,v,HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_IN)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_GCC_VOLTAGE_DROOP_DETECTOR_BCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a000)
#define HWIO_GCC_VOLTAGE_DROOP_DETECTOR_BCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a000)
#define HWIO_GCC_VOLTAGE_DROOP_DETECTOR_BCR_RMSK                                                         0x1
#define HWIO_GCC_VOLTAGE_DROOP_DETECTOR_BCR_IN          \
        in_dword_masked(HWIO_GCC_VOLTAGE_DROOP_DETECTOR_BCR_ADDR, HWIO_GCC_VOLTAGE_DROOP_DETECTOR_BCR_RMSK)
#define HWIO_GCC_VOLTAGE_DROOP_DETECTOR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_VOLTAGE_DROOP_DETECTOR_BCR_ADDR, m)
#define HWIO_GCC_VOLTAGE_DROOP_DETECTOR_BCR_OUT(v)      \
        out_dword(HWIO_GCC_VOLTAGE_DROOP_DETECTOR_BCR_ADDR,v)
#define HWIO_GCC_VOLTAGE_DROOP_DETECTOR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VOLTAGE_DROOP_DETECTOR_BCR_ADDR,m,v,HWIO_GCC_VOLTAGE_DROOP_DETECTOR_BCR_IN)
#define HWIO_GCC_VOLTAGE_DROOP_DETECTOR_BCR_BLK_ARES_BMSK                                                0x1
#define HWIO_GCC_VOLTAGE_DROOP_DETECTOR_BCR_BLK_ARES_SHFT                                                0x0

#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a008)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_OFFS                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a008)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_RMSK                                         0x80000013
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ADDR, HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_RMSK)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ADDR,m,v,HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_IN)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a00c)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_OFFS                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a00c)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_RMSK                                              0x71f
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_ADDR, HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_RMSK)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_ADDR,m,v,HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_IN)
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_DDR_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a020)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_OFFS                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a020)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_RMSK                                        0x80000001
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_ADDR, HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_RMSK)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_ADDR, m)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_ADDR,v)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_ADDR,m,v,HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_IN)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_BCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a01c)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_BCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a01c)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_BCR_RMSK                                                      0x1
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_BCR_IN          \
        in_dword_masked(HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_BCR_ADDR, HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_BCR_RMSK)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_BCR_ADDR, m)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_BCR_ADDR,v)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_BCR_ADDR,m,v,HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_BCR_IN)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_BCR_BLK_ARES_BMSK                                             0x1
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_BCR_BLK_ARES_SHFT                                             0x0

#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a024)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a024)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_RMSK                                          0x80000013
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ADDR, HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_RMSK)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ADDR,m,v,HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_IN)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ROOT_OFF_BMSK                                 0x80000000
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ROOT_OFF_SHFT                                       0x1f
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                 0x10
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                  0x4
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ROOT_EN_BMSK                                         0x2
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ROOT_EN_SHFT                                         0x1
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_UPDATE_BMSK                                          0x1
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_UPDATE_SHFT                                          0x0

#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a028)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a028)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_RMSK                                               0x71f
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_ADDR, HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_RMSK)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_ADDR,m,v,HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_IN)
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_SRC_SEL_SHFT                                         0x8
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_MX_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_SRC_DIV_SHFT                                         0x0

#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a03c)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_OFFS                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a03c)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_RMSK                                       0x80000001
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_ADDR, HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_RMSK)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_ADDR, m)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_ADDR,v)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_ADDR,m,v,HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_IN)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_GPLL0_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_BCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a038)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_BCR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a038)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_BCR_RMSK                                                     0x1
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_BCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_BCR_ADDR, HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_BCR_RMSK)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_BCR_ADDR, m)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_BCR_ADDR,v)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_BCR_ADDR,m,v,HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_BCR_IN)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_BCR_BLK_ARES_BMSK                                            0x1
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_BCR_BLK_ARES_SHFT                                            0x0

#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a040)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_OFFS                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a040)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_RMSK                                         0x80000013
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ADDR, HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_RMSK)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ADDR,m,v,HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_IN)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a044)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_OFFS                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a044)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_RMSK                                              0x71f
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_ADDR, HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_RMSK)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_ADDR,m,v,HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_IN)
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_MSS_VOLTAGE_DROOP_DETECTOR_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0f0)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0f0)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_RMSK                                          0x800000f3
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_ROOT_OFF_BMSK                                 0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_ROOT_OFF_SHFT                                       0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_DIRTY_D_BMSK                                        0x80
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_DIRTY_D_SHFT                                         0x7
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_DIRTY_N_BMSK                                        0x40
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_DIRTY_N_SHFT                                         0x6
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_DIRTY_M_BMSK                                        0x20
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_DIRTY_M_SHFT                                         0x5
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                 0x10
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                  0x4
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_ROOT_EN_BMSK                                         0x2
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_ROOT_EN_SHFT                                         0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_UPDATE_BMSK                                          0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CMD_RCGR_UPDATE_SHFT                                          0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0f4)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0f4)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_RMSK                                              0x371f
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_MODE_BMSK                                         0x3000
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_MODE_SHFT                                            0xc
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_SRC_SEL_SHFT                                         0x8
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CFG_RCGR_SRC_DIV_SHFT                                         0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_M_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0f8)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_M_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0f8)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_M_RMSK                                                       0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_M_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_M_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_M_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_M_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_M_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_M_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_M_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_M_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_M_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_M_M_BMSK                                                     0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_M_M_SHFT                                                      0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_N_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0fc)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_N_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0fc)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_N_RMSK                                                       0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_N_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_N_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_N_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_N_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_N_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_N_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_N_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_N_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_N_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_N_NOT_N_MINUS_M_BMSK                                         0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_N_NOT_N_MINUS_M_SHFT                                          0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_D_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c100)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_D_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c100)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_D_RMSK                                                       0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_D_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_D_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_D_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_D_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_D_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_D_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_D_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_D_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_D_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_D_NOT_2D_BMSK                                                0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_D_NOT_2D_SHFT                                                 0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CBCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c104)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CBCR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c104)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CBCR_RMSK                                              0x80000001
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CBCR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_PCM_DATAOE_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c108)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_OFFS                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c108)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_RMSK                                      0x800000f3
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_ROOT_OFF_BMSK                             0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_ROOT_OFF_SHFT                                   0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_DIRTY_D_BMSK                                    0x80
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_DIRTY_D_SHFT                                     0x7
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_DIRTY_N_BMSK                                    0x40
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_DIRTY_N_SHFT                                     0x6
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_DIRTY_M_BMSK                                    0x20
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_DIRTY_M_SHFT                                     0x5
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                             0x10
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                              0x4
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_ROOT_EN_BMSK                                     0x2
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_ROOT_EN_SHFT                                     0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_UPDATE_BMSK                                      0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CMD_RCGR_UPDATE_SHFT                                      0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c10c)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_OFFS                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c10c)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_RMSK                                          0x371f
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_MODE_BMSK                                     0x3000
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_MODE_SHFT                                        0xc
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CFG_RCGR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_M_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c110)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_M_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c110)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_M_RMSK                                                   0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_M_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_M_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_M_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_M_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_M_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_M_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_M_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_M_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_M_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_M_M_BMSK                                                 0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_M_M_SHFT                                                  0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_N_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c114)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_N_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c114)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_N_RMSK                                                   0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_N_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_N_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_N_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_N_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_N_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_N_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_N_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_N_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_N_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_N_NOT_N_MINUS_M_BMSK                                     0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_N_NOT_N_MINUS_M_SHFT                                      0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_D_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c118)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_D_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c118)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_D_RMSK                                                   0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_D_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_D_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_D_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_D_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_D_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_D_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_D_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_D_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_D_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_D_NOT_2D_BMSK                                            0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_D_NOT_2D_SHFT                                             0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CBCR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c11c)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CBCR_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c11c)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CBCR_RMSK                                          0x80000001
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CBCR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_PCM_DATAOE_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c04c)
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c04c)
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_ADDR, HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_SPMI_FETCHER_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00037000)
#define HWIO_GCC_SPMI_FETCHER_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00037000)
#define HWIO_GCC_SPMI_FETCHER_BCR_RMSK                                                                   0x1
#define HWIO_GCC_SPMI_FETCHER_BCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_FETCHER_BCR_ADDR, HWIO_GCC_SPMI_FETCHER_BCR_RMSK)
#define HWIO_GCC_SPMI_FETCHER_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_FETCHER_BCR_ADDR, m)
#define HWIO_GCC_SPMI_FETCHER_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_FETCHER_BCR_ADDR,v)
#define HWIO_GCC_SPMI_FETCHER_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_FETCHER_BCR_ADDR,m,v,HWIO_GCC_SPMI_FETCHER_BCR_IN)
#define HWIO_GCC_SPMI_FETCHER_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_SPMI_FETCHER_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_SPMI_FETCHER_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00037004)
#define HWIO_GCC_SPMI_FETCHER_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00037004)
#define HWIO_GCC_SPMI_FETCHER_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_SPMI_FETCHER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_FETCHER_CBCR_ADDR, HWIO_GCC_SPMI_FETCHER_CBCR_RMSK)
#define HWIO_GCC_SPMI_FETCHER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_FETCHER_CBCR_ADDR, m)
#define HWIO_GCC_SPMI_FETCHER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_FETCHER_CBCR_ADDR,v)
#define HWIO_GCC_SPMI_FETCHER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_FETCHER_CBCR_ADDR,m,v,HWIO_GCC_SPMI_FETCHER_CBCR_IN)
#define HWIO_GCC_SPMI_FETCHER_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SPMI_FETCHER_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SPMI_FETCHER_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SPMI_FETCHER_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_SPMI_FETCHER_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00037008)
#define HWIO_GCC_SPMI_FETCHER_AHB_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00037008)
#define HWIO_GCC_SPMI_FETCHER_AHB_CBCR_RMSK                                                       0xf0008001
#define HWIO_GCC_SPMI_FETCHER_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_FETCHER_AHB_CBCR_ADDR, HWIO_GCC_SPMI_FETCHER_AHB_CBCR_RMSK)
#define HWIO_GCC_SPMI_FETCHER_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_FETCHER_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPMI_FETCHER_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_FETCHER_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPMI_FETCHER_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_FETCHER_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPMI_FETCHER_AHB_CBCR_IN)
#define HWIO_GCC_SPMI_FETCHER_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SPMI_FETCHER_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SPMI_FETCHER_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                              0x70000000
#define HWIO_GCC_SPMI_FETCHER_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                    0x1c
#define HWIO_GCC_SPMI_FETCHER_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                      0x8000
#define HWIO_GCC_SPMI_FETCHER_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                         0xf
#define HWIO_GCC_SPMI_FETCHER_AHB_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SPMI_FETCHER_AHB_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_SPMI_FETCHER_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0003700c)
#define HWIO_GCC_SPMI_FETCHER_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003700c)
#define HWIO_GCC_SPMI_FETCHER_CMD_RCGR_RMSK                                                       0x80000013
#define HWIO_GCC_SPMI_FETCHER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_FETCHER_CMD_RCGR_ADDR, HWIO_GCC_SPMI_FETCHER_CMD_RCGR_RMSK)
#define HWIO_GCC_SPMI_FETCHER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_FETCHER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_FETCHER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_FETCHER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_FETCHER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_FETCHER_CMD_RCGR_ADDR,m,v,HWIO_GCC_SPMI_FETCHER_CMD_RCGR_IN)
#define HWIO_GCC_SPMI_FETCHER_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SPMI_FETCHER_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SPMI_FETCHER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_SPMI_FETCHER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_SPMI_FETCHER_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_SPMI_FETCHER_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_SPMI_FETCHER_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_SPMI_FETCHER_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_SPMI_FETCHER_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00037010)
#define HWIO_GCC_SPMI_FETCHER_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00037010)
#define HWIO_GCC_SPMI_FETCHER_CFG_RCGR_RMSK                                                            0x71f
#define HWIO_GCC_SPMI_FETCHER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_FETCHER_CFG_RCGR_ADDR, HWIO_GCC_SPMI_FETCHER_CFG_RCGR_RMSK)
#define HWIO_GCC_SPMI_FETCHER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_FETCHER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_FETCHER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_FETCHER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_FETCHER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_FETCHER_CFG_RCGR_ADDR,m,v,HWIO_GCC_SPMI_FETCHER_CFG_RCGR_IN)
#define HWIO_GCC_SPMI_FETCHER_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_SPMI_FETCHER_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_SPMI_FETCHER_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_SPMI_FETCHER_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_QUSB_REF_CLK_EN_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00041030)
#define HWIO_GCC_QUSB_REF_CLK_EN_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041030)
#define HWIO_GCC_QUSB_REF_CLK_EN_RMSK                                                             0x80000003
#define HWIO_GCC_QUSB_REF_CLK_EN_IN          \
        in_dword_masked(HWIO_GCC_QUSB_REF_CLK_EN_ADDR, HWIO_GCC_QUSB_REF_CLK_EN_RMSK)
#define HWIO_GCC_QUSB_REF_CLK_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_QUSB_REF_CLK_EN_ADDR, m)
#define HWIO_GCC_QUSB_REF_CLK_EN_OUT(v)      \
        out_dword(HWIO_GCC_QUSB_REF_CLK_EN_ADDR,v)
#define HWIO_GCC_QUSB_REF_CLK_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUSB_REF_CLK_EN_ADDR,m,v,HWIO_GCC_QUSB_REF_CLK_EN_IN)
#define HWIO_GCC_QUSB_REF_CLK_EN_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_QUSB_REF_CLK_EN_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_QUSB_REF_CLK_EN_HW_CONTROL_BMSK                                                         0x2
#define HWIO_GCC_QUSB_REF_CLK_EN_HW_CONTROL_SHFT                                                         0x1
#define HWIO_GCC_QUSB_REF_CLK_EN_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_QUSB_REF_CLK_EN_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_QLINK_REF_CLK_EN_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00049014)
#define HWIO_GCC_QLINK_REF_CLK_EN_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049014)
#define HWIO_GCC_QLINK_REF_CLK_EN_RMSK                                                            0x80000003
#define HWIO_GCC_QLINK_REF_CLK_EN_IN          \
        in_dword_masked(HWIO_GCC_QLINK_REF_CLK_EN_ADDR, HWIO_GCC_QLINK_REF_CLK_EN_RMSK)
#define HWIO_GCC_QLINK_REF_CLK_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_QLINK_REF_CLK_EN_ADDR, m)
#define HWIO_GCC_QLINK_REF_CLK_EN_OUT(v)      \
        out_dword(HWIO_GCC_QLINK_REF_CLK_EN_ADDR,v)
#define HWIO_GCC_QLINK_REF_CLK_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QLINK_REF_CLK_EN_ADDR,m,v,HWIO_GCC_QLINK_REF_CLK_EN_IN)
#define HWIO_GCC_QLINK_REF_CLK_EN_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_QLINK_REF_CLK_EN_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_QLINK_REF_CLK_EN_HW_CONTROL_BMSK                                                        0x2
#define HWIO_GCC_QLINK_REF_CLK_EN_HW_CONTROL_SHFT                                                        0x1
#define HWIO_GCC_QLINK_REF_CLK_EN_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_QLINK_REF_CLK_EN_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_GPLL0_CLK_CGC_EN_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002102c)
#define HWIO_GCC_GPLL0_CLK_CGC_EN_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002102c)
#define HWIO_GCC_GPLL0_CLK_CGC_EN_RMSK                                                                   0x3
#define HWIO_GCC_GPLL0_CLK_CGC_EN_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_CLK_CGC_EN_ADDR, HWIO_GCC_GPLL0_CLK_CGC_EN_RMSK)
#define HWIO_GCC_GPLL0_CLK_CGC_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_CLK_CGC_EN_ADDR, m)
#define HWIO_GCC_GPLL0_CLK_CGC_EN_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_CLK_CGC_EN_ADDR,v)
#define HWIO_GCC_GPLL0_CLK_CGC_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_CLK_CGC_EN_ADDR,m,v,HWIO_GCC_GPLL0_CLK_CGC_EN_IN)
#define HWIO_GCC_GPLL0_CLK_CGC_EN_CLK_ENABLE_LOW_SVS_BMSK                                                0x2
#define HWIO_GCC_GPLL0_CLK_CGC_EN_CLK_ENABLE_LOW_SVS_SHFT                                                0x1
#define HWIO_GCC_GPLL0_CLK_CGC_EN_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_GPLL0_CLK_CGC_EN_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_GPLL1_CLK_CGC_EN_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002002c)
#define HWIO_GCC_GPLL1_CLK_CGC_EN_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002002c)
#define HWIO_GCC_GPLL1_CLK_CGC_EN_RMSK                                                                   0x3
#define HWIO_GCC_GPLL1_CLK_CGC_EN_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_CLK_CGC_EN_ADDR, HWIO_GCC_GPLL1_CLK_CGC_EN_RMSK)
#define HWIO_GCC_GPLL1_CLK_CGC_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_CLK_CGC_EN_ADDR, m)
#define HWIO_GCC_GPLL1_CLK_CGC_EN_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_CLK_CGC_EN_ADDR,v)
#define HWIO_GCC_GPLL1_CLK_CGC_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_CLK_CGC_EN_ADDR,m,v,HWIO_GCC_GPLL1_CLK_CGC_EN_IN)
#define HWIO_GCC_GPLL1_CLK_CGC_EN_CLK_ENABLE_LOW_SVS_BMSK                                                0x2
#define HWIO_GCC_GPLL1_CLK_CGC_EN_CLK_ENABLE_LOW_SVS_SHFT                                                0x1
#define HWIO_GCC_GPLL1_CLK_CGC_EN_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_GPLL1_CLK_CGC_EN_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_GPLL3_CLK_CGC_EN_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002302c)
#define HWIO_GCC_GPLL3_CLK_CGC_EN_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002302c)
#define HWIO_GCC_GPLL3_CLK_CGC_EN_RMSK                                                                   0x3
#define HWIO_GCC_GPLL3_CLK_CGC_EN_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_CLK_CGC_EN_ADDR, HWIO_GCC_GPLL3_CLK_CGC_EN_RMSK)
#define HWIO_GCC_GPLL3_CLK_CGC_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_CLK_CGC_EN_ADDR, m)
#define HWIO_GCC_GPLL3_CLK_CGC_EN_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_CLK_CGC_EN_ADDR,v)
#define HWIO_GCC_GPLL3_CLK_CGC_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_CLK_CGC_EN_ADDR,m,v,HWIO_GCC_GPLL3_CLK_CGC_EN_IN)
#define HWIO_GCC_GPLL3_CLK_CGC_EN_CLK_ENABLE_LOW_SVS_BMSK                                                0x2
#define HWIO_GCC_GPLL3_CLK_CGC_EN_CLK_ENABLE_LOW_SVS_SHFT                                                0x1
#define HWIO_GCC_GPLL3_CLK_CGC_EN_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_GPLL3_CLK_CGC_EN_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_GPLL2_CLK_CGC_EN_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002502c)
#define HWIO_GCC_GPLL2_CLK_CGC_EN_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002502c)
#define HWIO_GCC_GPLL2_CLK_CGC_EN_RMSK                                                                   0x3
#define HWIO_GCC_GPLL2_CLK_CGC_EN_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_CLK_CGC_EN_ADDR, HWIO_GCC_GPLL2_CLK_CGC_EN_RMSK)
#define HWIO_GCC_GPLL2_CLK_CGC_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_CLK_CGC_EN_ADDR, m)
#define HWIO_GCC_GPLL2_CLK_CGC_EN_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_CLK_CGC_EN_ADDR,v)
#define HWIO_GCC_GPLL2_CLK_CGC_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_CLK_CGC_EN_ADDR,m,v,HWIO_GCC_GPLL2_CLK_CGC_EN_IN)
#define HWIO_GCC_GPLL2_CLK_CGC_EN_CLK_ENABLE_LOW_SVS_BMSK                                                0x2
#define HWIO_GCC_GPLL2_CLK_CGC_EN_CLK_ENABLE_LOW_SVS_SHFT                                                0x1
#define HWIO_GCC_GPLL2_CLK_CGC_EN_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_GPLL2_CLK_CGC_EN_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_DCC_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00077000)
#define HWIO_GCC_DCC_BCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077000)
#define HWIO_GCC_DCC_BCR_RMSK                                                                            0x1
#define HWIO_GCC_DCC_BCR_IN          \
        in_dword_masked(HWIO_GCC_DCC_BCR_ADDR, HWIO_GCC_DCC_BCR_RMSK)
#define HWIO_GCC_DCC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCC_BCR_ADDR, m)
#define HWIO_GCC_DCC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_DCC_BCR_ADDR,v)
#define HWIO_GCC_DCC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCC_BCR_ADDR,m,v,HWIO_GCC_DCC_BCR_IN)
#define HWIO_GCC_DCC_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_DCC_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_DCC_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00077004)
#define HWIO_GCC_DCC_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077004)
#define HWIO_GCC_DCC_CBCR_RMSK                                                                    0xf000fff1
#define HWIO_GCC_DCC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DCC_CBCR_ADDR, HWIO_GCC_DCC_CBCR_RMSK)
#define HWIO_GCC_DCC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCC_CBCR_ADDR, m)
#define HWIO_GCC_DCC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DCC_CBCR_ADDR,v)
#define HWIO_GCC_DCC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCC_CBCR_ADDR,m,v,HWIO_GCC_DCC_CBCR_IN)
#define HWIO_GCC_DCC_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_DCC_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_DCC_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                           0x70000000
#define HWIO_GCC_DCC_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                                 0x1c
#define HWIO_GCC_DCC_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                   0x8000
#define HWIO_GCC_DCC_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                      0xf
#define HWIO_GCC_DCC_CBCR_FORCE_MEM_CORE_ON_BMSK                                                      0x4000
#define HWIO_GCC_DCC_CBCR_FORCE_MEM_CORE_ON_SHFT                                                         0xe
#define HWIO_GCC_DCC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                    0x2000
#define HWIO_GCC_DCC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                       0xd
#define HWIO_GCC_DCC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                   0x1000
#define HWIO_GCC_DCC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                      0xc
#define HWIO_GCC_DCC_CBCR_WAKEUP_BMSK                                                                  0xf00
#define HWIO_GCC_DCC_CBCR_WAKEUP_SHFT                                                                    0x8
#define HWIO_GCC_DCC_CBCR_SLEEP_BMSK                                                                    0xf0
#define HWIO_GCC_DCC_CBCR_SLEEP_SHFT                                                                     0x4
#define HWIO_GCC_DCC_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_DCC_CBCR_CLK_ENABLE_SHFT                                                                0x0

#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00015010)
#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00015010)
#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_RMSK                                                            0xff
#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_IN          \
        in_dword_masked(HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_ADDR, HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_RMSK)
#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_ADDR, m)
#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_OUT(v)      \
        out_dword(HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_ADDR,v)
#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_ADDR,m,v,HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_IN)
#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_VIRTUAL_SRST_TIMER_VAL_BMSK                                     0xff
#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_VIRTUAL_SRST_TIMER_VAL_SHFT                                      0x0

#define HWIO_GCC_CLOCK_DOUBLER_MODE_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00049018)
#define HWIO_GCC_CLOCK_DOUBLER_MODE_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049018)
#define HWIO_GCC_CLOCK_DOUBLER_MODE_RMSK                                                          0x80000003
#define HWIO_GCC_CLOCK_DOUBLER_MODE_IN          \
        in_dword_masked(HWIO_GCC_CLOCK_DOUBLER_MODE_ADDR, HWIO_GCC_CLOCK_DOUBLER_MODE_RMSK)
#define HWIO_GCC_CLOCK_DOUBLER_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_CLOCK_DOUBLER_MODE_ADDR, m)
#define HWIO_GCC_CLOCK_DOUBLER_MODE_OUT(v)      \
        out_dword(HWIO_GCC_CLOCK_DOUBLER_MODE_ADDR,v)
#define HWIO_GCC_CLOCK_DOUBLER_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CLOCK_DOUBLER_MODE_ADDR,m,v,HWIO_GCC_CLOCK_DOUBLER_MODE_IN)
#define HWIO_GCC_CLOCK_DOUBLER_MODE_LOCK_DET_BMSK                                                 0x80000000
#define HWIO_GCC_CLOCK_DOUBLER_MODE_LOCK_DET_SHFT                                                       0x1f
#define HWIO_GCC_CLOCK_DOUBLER_MODE_OUTCTRL_BMSK                                                         0x2
#define HWIO_GCC_CLOCK_DOUBLER_MODE_OUTCTRL_SHFT                                                         0x1
#define HWIO_GCC_CLOCK_DOUBLER_MODE_BYPASSNL_BMSK                                                        0x1
#define HWIO_GCC_CLOCK_DOUBLER_MODE_BYPASSNL_SHFT                                                        0x0

#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0004901c)
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004901c)
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_RMSK                                                              0x7f
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_CLOCK_DOUBLER_CONFIG_ADDR, HWIO_GCC_CLOCK_DOUBLER_CONFIG_RMSK)
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_CLOCK_DOUBLER_CONFIG_ADDR, m)
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_CLOCK_DOUBLER_CONFIG_ADDR,v)
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CLOCK_DOUBLER_CONFIG_ADDR,m,v,HWIO_GCC_CLOCK_DOUBLER_CONFIG_IN)
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_LV_TEST_BMSK                                                      0x40
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_LV_TEST_SHFT                                                       0x6
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_LV_MAIN_BMSK                                                      0x20
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_LV_MAIN_SHFT                                                       0x5
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_DCC_ONLY_BMSK                                                     0x10
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_DCC_ONLY_SHFT                                                      0x4
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_CORR_ENB_BMSK                                                      0x8
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_CORR_ENB_SHFT                                                      0x3
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_PRBS_EN_BMSK                                                       0x4
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_PRBS_EN_SHFT                                                       0x2
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_CLKSEL_BMSK                                                        0x3
#define HWIO_GCC_CLOCK_DOUBLER_CONFIG_CLKSEL_SHFT                                                        0x0

#define HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00049028)
#define HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049028)
#define HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_RMSK                                                      0x80000003
#define HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_IN          \
        in_dword_masked(HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_ADDR, HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_RMSK)
#define HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_ADDR, m)
#define HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_OUT(v)      \
        out_dword(HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_ADDR,v)
#define HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_ADDR,m,v,HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_IN)
#define HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_LOCK_DET_BMSK                                             0x80000000
#define HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_LOCK_DET_SHFT                                                   0x1f
#define HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_OUTCTRL_BMSK                                                     0x2
#define HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_OUTCTRL_SHFT                                                     0x1
#define HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_BYPASSNL_BMSK                                                    0x1
#define HWIO_GCC_CLOCK_DOUBLER_DCC_MODE_BYPASSNL_SHFT                                                    0x0

#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0004902c)
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004902c)
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_RMSK                                                          0x7f
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_ADDR, HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_RMSK)
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_ADDR, m)
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_ADDR,v)
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_ADDR,m,v,HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_IN)
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_LV_TEST_BMSK                                                  0x40
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_LV_TEST_SHFT                                                   0x6
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_LV_MAIN_BMSK                                                  0x20
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_LV_MAIN_SHFT                                                   0x5
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_DCC_ONLY_BMSK                                                 0x10
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_DCC_ONLY_SHFT                                                  0x4
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_CORR_ENB_BMSK                                                  0x8
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_CORR_ENB_SHFT                                                  0x3
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_PRBS_EN_BMSK                                                   0x4
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_PRBS_EN_SHFT                                                   0x2
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_CLKSEL_BMSK                                                    0x3
#define HWIO_GCC_CLOCK_DOUBLER_DCC_CONFIG_CLKSEL_SHFT                                                    0x0

#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00015014)
#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00015014)
#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_RMSK                                                            0x7fff
#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_IN          \
        in_dword_masked(HWIO_GCC_PRE_PREP_DEBUG_TIMER_ADDR, HWIO_GCC_PRE_PREP_DEBUG_TIMER_RMSK)
#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_PRE_PREP_DEBUG_TIMER_ADDR, m)
#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_PRE_PREP_DEBUG_TIMER_ADDR,v)
#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRE_PREP_DEBUG_TIMER_ADDR,m,v,HWIO_GCC_PRE_PREP_DEBUG_TIMER_IN)
#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_PRE_PREP_DEBUG_TIMER_VAL_BMSK                                   0x7fff
#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_PRE_PREP_DEBUG_TIMER_VAL_SHFT                                      0x0

#define HWIO_GCC_PRE_PREP_SELECT_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00015018)
#define HWIO_GCC_PRE_PREP_SELECT_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00015018)
#define HWIO_GCC_PRE_PREP_SELECT_RMSK                                                                    0x7
#define HWIO_GCC_PRE_PREP_SELECT_IN          \
        in_dword_masked(HWIO_GCC_PRE_PREP_SELECT_ADDR, HWIO_GCC_PRE_PREP_SELECT_RMSK)
#define HWIO_GCC_PRE_PREP_SELECT_INM(m)      \
        in_dword_masked(HWIO_GCC_PRE_PREP_SELECT_ADDR, m)
#define HWIO_GCC_PRE_PREP_SELECT_OUT(v)      \
        out_dword(HWIO_GCC_PRE_PREP_SELECT_ADDR,v)
#define HWIO_GCC_PRE_PREP_SELECT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRE_PREP_SELECT_ADDR,m,v,HWIO_GCC_PRE_PREP_SELECT_IN)
#define HWIO_GCC_PRE_PREP_SELECT_Q6_PER_PREP_SEL_BMSK                                                    0x4
#define HWIO_GCC_PRE_PREP_SELECT_Q6_PER_PREP_SEL_SHFT                                                    0x2
#define HWIO_GCC_PRE_PREP_SELECT_VOLTAGE_SENSOR_PER_PREP_SEL_BMSK                                        0x2
#define HWIO_GCC_PRE_PREP_SELECT_VOLTAGE_SENSOR_PER_PREP_SEL_SHFT                                        0x1
#define HWIO_GCC_PRE_PREP_SELECT_DCC_PER_PREP_SEL_BMSK                                                   0x1
#define HWIO_GCC_PRE_PREP_SELECT_DCC_PER_PREP_SEL_SHFT                                                   0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_ACC
 *--------------------------------------------------------------------------*/

#define APCS_ACC_REG_BASE                                                  (A7SS_BASE      + 0x00008000)
#define APCS_ACC_REG_BASE_OFFS                                             0x00008000

#define HWIO_APCS_ACCSECURE_ADDR                                           (APCS_ACC_REG_BASE      + 0x00000000)
#define HWIO_APCS_ACCSECURE_OFFS                                           (APCS_ACC_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_ACCSECURE_RMSK                                           0xffffffff
#define HWIO_APCS_ACCSECURE_IN          \
        in_dword_masked(HWIO_APCS_ACCSECURE_ADDR, HWIO_APCS_ACCSECURE_RMSK)
#define HWIO_APCS_ACCSECURE_INM(m)      \
        in_dword_masked(HWIO_APCS_ACCSECURE_ADDR, m)
#define HWIO_APCS_ACCSECURE_OUT(v)      \
        out_dword(HWIO_APCS_ACCSECURE_ADDR,v)
#define HWIO_APCS_ACCSECURE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ACCSECURE_ADDR,m,v,HWIO_APCS_ACCSECURE_IN)
#define HWIO_APCS_ACCSECURE_APCS_ACCSECURE_BMSK                            0xffffffff
#define HWIO_APCS_ACCSECURE_APCS_ACCSECURE_SHFT                                   0x0

#define HWIO_APCS_CPU_PWR_CTL_ADDR                                         (APCS_ACC_REG_BASE      + 0x00000004)
#define HWIO_APCS_CPU_PWR_CTL_OFFS                                         (APCS_ACC_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_CPU_PWR_CTL_RMSK                                           0x3f03ff
#define HWIO_APCS_CPU_PWR_CTL_IN          \
        in_dword_masked(HWIO_APCS_CPU_PWR_CTL_ADDR, HWIO_APCS_CPU_PWR_CTL_RMSK)
#define HWIO_APCS_CPU_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_CPU_PWR_CTL_ADDR, m)
#define HWIO_APCS_CPU_PWR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_CPU_PWR_CTL_ADDR,v)
#define HWIO_APCS_CPU_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CPU_PWR_CTL_ADDR,m,v,HWIO_APCS_CPU_PWR_CTL_IN)
#define HWIO_APCS_CPU_PWR_CTL_CLK_EN_BMSK                                    0x3f0000
#define HWIO_APCS_CPU_PWR_CTL_CLK_EN_SHFT                                        0x10
#define HWIO_APCS_CPU_PWR_CTL_RET_SLP_REQ_BMSK                                  0x200
#define HWIO_APCS_CPU_PWR_CTL_RET_SLP_REQ_SHFT                                    0x9
#define HWIO_APCS_CPU_PWR_CTL_PLL_CLAMP_BMSK                                    0x100
#define HWIO_APCS_CPU_PWR_CTL_PLL_CLAMP_SHFT                                      0x8
#define HWIO_APCS_CPU_PWR_CTL_CORE_PWRD_UP_BMSK                                  0x80
#define HWIO_APCS_CPU_PWR_CTL_CORE_PWRD_UP_SHFT                                   0x7
#define HWIO_APCS_CPU_PWR_CTL_GATE_CLK_BMSK                                      0x40
#define HWIO_APCS_CPU_PWR_CTL_GATE_CLK_SHFT                                       0x6
#define HWIO_APCS_CPU_PWR_CTL_COREPOR_RST_BMSK                                   0x20
#define HWIO_APCS_CPU_PWR_CTL_COREPOR_RST_SHFT                                    0x5
#define HWIO_APCS_CPU_PWR_CTL_CORE_RST_BMSK                                      0x10
#define HWIO_APCS_CPU_PWR_CTL_CORE_RST_SHFT                                       0x4
#define HWIO_APCS_CPU_PWR_CTL_L2DT_SLP_BMSK                                       0x8
#define HWIO_APCS_CPU_PWR_CTL_L2DT_SLP_SHFT                                       0x3
#define HWIO_APCS_CPU_PWR_CTL_L2_STDBY_BMSK                                       0x4
#define HWIO_APCS_CPU_PWR_CTL_L2_STDBY_SHFT                                       0x2
#define HWIO_APCS_CPU_PWR_CTL_L2_CLKEN_BMSK                                       0x2
#define HWIO_APCS_CPU_PWR_CTL_L2_CLKEN_SHFT                                       0x1
#define HWIO_APCS_CPU_PWR_CTL_CLAMP_BMSK                                          0x1
#define HWIO_APCS_CPU_PWR_CTL_CLAMP_SHFT                                          0x0

#define HWIO_APCS_ACC_STS_ADDR                                             (APCS_ACC_REG_BASE      + 0x00000008)
#define HWIO_APCS_ACC_STS_OFFS                                             (APCS_ACC_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_ACC_STS_RMSK                                                0x3ffff
#define HWIO_APCS_ACC_STS_IN          \
        in_dword_masked(HWIO_APCS_ACC_STS_ADDR, HWIO_APCS_ACC_STS_RMSK)
#define HWIO_APCS_ACC_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ACC_STS_ADDR, m)
#define HWIO_APCS_ACC_STS_RET_SLP_ACK_BMSK                                    0x20000
#define HWIO_APCS_ACC_STS_RET_SLP_ACK_SHFT                                       0x11
#define HWIO_APCS_ACC_STS_SLP_CLK_BMSK                                        0x10000
#define HWIO_APCS_ACC_STS_SLP_CLK_SHFT                                           0x10
#define HWIO_APCS_ACC_STS_AHB_CLK_BMSK                                         0x8000
#define HWIO_APCS_ACC_STS_AHB_CLK_SHFT                                            0xf
#define HWIO_APCS_ACC_STS_REF_CLK_BMSK                                         0x4000
#define HWIO_APCS_ACC_STS_REF_CLK_SHFT                                            0xe
#define HWIO_APCS_ACC_STS_SPM_SLP_STATE_BMSK                                   0x2000
#define HWIO_APCS_ACC_STS_SPM_SLP_STATE_SHFT                                      0xd
#define HWIO_APCS_ACC_STS_FRC_CLK_OFF_BMSK                                     0x1000
#define HWIO_APCS_ACC_STS_FRC_CLK_OFF_SHFT                                        0xc
#define HWIO_APCS_ACC_STS_RET_SLP_REQ_BMSK                                      0x800
#define HWIO_APCS_ACC_STS_RET_SLP_REQ_SHFT                                        0xb
#define HWIO_APCS_ACC_STS_TRGTD_DBG_RST_BMSK                                    0x400
#define HWIO_APCS_ACC_STS_TRGTD_DBG_RST_SHFT                                      0xa
#define HWIO_APCS_ACC_STS_CORE_RST_BMSK                                         0x200
#define HWIO_APCS_ACC_STS_CORE_RST_SHFT                                           0x9
#define HWIO_APCS_ACC_STS_COREPOR_RST_BMSK                                      0x100
#define HWIO_APCS_ACC_STS_COREPOR_RST_SHFT                                        0x8
#define HWIO_APCS_ACC_STS_L2DT_HS_BMSK                                           0x80
#define HWIO_APCS_ACC_STS_L2DT_HS_SHFT                                            0x7
#define HWIO_APCS_ACC_STS_CLAMP_BMSK                                             0x40
#define HWIO_APCS_ACC_STS_CLAMP_SHFT                                              0x6
#define HWIO_APCS_ACC_STS_CORE_AUX_CLK_BMSK                                      0x38
#define HWIO_APCS_ACC_STS_CORE_AUX_CLK_SHFT                                       0x3
#define HWIO_APCS_ACC_STS_CORE_PLL_CLK_BMSK                                       0x4
#define HWIO_APCS_ACC_STS_CORE_PLL_CLK_SHFT                                       0x2
#define HWIO_APCS_ACC_STS_CORE_NO_PWR_DWN_BMSK                                    0x2
#define HWIO_APCS_ACC_STS_CORE_NO_PWR_DWN_SHFT                                    0x1
#define HWIO_APCS_ACC_STS_CORE_PWRUP_REQ_BMSK                                     0x1
#define HWIO_APCS_ACC_STS_CORE_PWRUP_REQ_SHFT                                     0x0

#define HWIO_APCS_ATSTBUS_SEL_ADDR                                         (APCS_ACC_REG_BASE      + 0x0000000c)
#define HWIO_APCS_ATSTBUS_SEL_OFFS                                         (APCS_ACC_REG_BASE_OFFS + 0x0000000c)
#define HWIO_APCS_ATSTBUS_SEL_RMSK                                                0x7
#define HWIO_APCS_ATSTBUS_SEL_IN          \
        in_dword_masked(HWIO_APCS_ATSTBUS_SEL_ADDR, HWIO_APCS_ATSTBUS_SEL_RMSK)
#define HWIO_APCS_ATSTBUS_SEL_INM(m)      \
        in_dword_masked(HWIO_APCS_ATSTBUS_SEL_ADDR, m)
#define HWIO_APCS_ATSTBUS_SEL_OUT(v)      \
        out_dword(HWIO_APCS_ATSTBUS_SEL_ADDR,v)
#define HWIO_APCS_ATSTBUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ATSTBUS_SEL_ADDR,m,v,HWIO_APCS_ATSTBUS_SEL_IN)
#define HWIO_APCS_ATSTBUS_SEL_EN_BMSK                                             0x4
#define HWIO_APCS_ATSTBUS_SEL_EN_SHFT                                             0x2
#define HWIO_APCS_ATSTBUS_SEL_SEL_BMSK                                            0x3
#define HWIO_APCS_ATSTBUS_SEL_SEL_SHFT                                            0x0

#define HWIO_APCS_CPU_TRGTD_DBG_RST_ADDR                                   (APCS_ACC_REG_BASE      + 0x00000010)
#define HWIO_APCS_CPU_TRGTD_DBG_RST_OFFS                                   (APCS_ACC_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_CPU_TRGTD_DBG_RST_RMSK                                          0x1
#define HWIO_APCS_CPU_TRGTD_DBG_RST_IN          \
        in_dword_masked(HWIO_APCS_CPU_TRGTD_DBG_RST_ADDR, HWIO_APCS_CPU_TRGTD_DBG_RST_RMSK)
#define HWIO_APCS_CPU_TRGTD_DBG_RST_INM(m)      \
        in_dword_masked(HWIO_APCS_CPU_TRGTD_DBG_RST_ADDR, m)
#define HWIO_APCS_CPU_TRGTD_DBG_RST_OUT(v)      \
        out_dword(HWIO_APCS_CPU_TRGTD_DBG_RST_ADDR,v)
#define HWIO_APCS_CPU_TRGTD_DBG_RST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CPU_TRGTD_DBG_RST_ADDR,m,v,HWIO_APCS_CPU_TRGTD_DBG_RST_IN)
#define HWIO_APCS_CPU_TRGTD_DBG_RST_RST_BMSK                                      0x1
#define HWIO_APCS_CPU_TRGTD_DBG_RST_RST_SHFT                                      0x0

#define HWIO_APCS_CPU_AUX_CLK_SEL_ADDR                                     (APCS_ACC_REG_BASE      + 0x00000014)
#define HWIO_APCS_CPU_AUX_CLK_SEL_OFFS                                     (APCS_ACC_REG_BASE_OFFS + 0x00000014)
#define HWIO_APCS_CPU_AUX_CLK_SEL_RMSK                                            0x3
#define HWIO_APCS_CPU_AUX_CLK_SEL_IN          \
        in_dword_masked(HWIO_APCS_CPU_AUX_CLK_SEL_ADDR, HWIO_APCS_CPU_AUX_CLK_SEL_RMSK)
#define HWIO_APCS_CPU_AUX_CLK_SEL_INM(m)      \
        in_dword_masked(HWIO_APCS_CPU_AUX_CLK_SEL_ADDR, m)
#define HWIO_APCS_CPU_AUX_CLK_SEL_OUT(v)      \
        out_dword(HWIO_APCS_CPU_AUX_CLK_SEL_ADDR,v)
#define HWIO_APCS_CPU_AUX_CLK_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CPU_AUX_CLK_SEL_ADDR,m,v,HWIO_APCS_CPU_AUX_CLK_SEL_IN)
#define HWIO_APCS_CPU_AUX_CLK_SEL_APCS_CPU_AUX_CLK_SEL_BMSK                       0x3
#define HWIO_APCS_CPU_AUX_CLK_SEL_APCS_CPU_AUX_CLK_SEL_SHFT                       0x0

#define HWIO_APCS_CPU_PLL_MODE_ADDR                                        (APCS_ACC_REG_BASE      + 0x00000018)
#define HWIO_APCS_CPU_PLL_MODE_OFFS                                        (APCS_ACC_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_CPU_PLL_MODE_RMSK                                        0xffffffff
#define HWIO_APCS_CPU_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_CPU_PLL_MODE_ADDR, HWIO_APCS_CPU_PLL_MODE_RMSK)
#define HWIO_APCS_CPU_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_CPU_PLL_MODE_ADDR, m)
#define HWIO_APCS_CPU_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_CPU_PLL_MODE_ADDR,v)
#define HWIO_APCS_CPU_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CPU_PLL_MODE_ADDR,m,v,HWIO_APCS_CPU_PLL_MODE_IN)
#define HWIO_APCS_CPU_PLL_MODE_PLL_LOCK_DET_BMSK                           0x80000000
#define HWIO_APCS_CPU_PLL_MODE_PLL_LOCK_DET_SHFT                                 0x1f
#define HWIO_APCS_CPU_PLL_MODE_PLL_ACTIVE_FLAG_BMSK                        0x40000000
#define HWIO_APCS_CPU_PLL_MODE_PLL_ACTIVE_FLAG_SHFT                              0x1e
#define HWIO_APCS_CPU_PLL_MODE_PLL_ACK_LATCH_BMSK                          0x20000000
#define HWIO_APCS_CPU_PLL_MODE_PLL_ACK_LATCH_SHFT                                0x1d
#define HWIO_APCS_CPU_PLL_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_BMSK              0x800000
#define HWIO_APCS_CPU_PLL_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_SHFT                  0x17
#define HWIO_APCS_CPU_PLL_MODE_PLL_UPDATE_BMSK                               0x400000
#define HWIO_APCS_CPU_PLL_MODE_PLL_UPDATE_SHFT                                   0x16
#define HWIO_APCS_CPU_PLL_MODE_PLL_VOTE_FSM_RESET_BMSK                       0x200000
#define HWIO_APCS_CPU_PLL_MODE_PLL_VOTE_FSM_RESET_SHFT                           0x15
#define HWIO_APCS_CPU_PLL_MODE_PLL_VOTE_FSM_ENA_BMSK                         0x100000
#define HWIO_APCS_CPU_PLL_MODE_PLL_VOTE_FSM_ENA_SHFT                             0x14
#define HWIO_APCS_CPU_PLL_MODE_PLL_BIAS_COUNT_BMSK                            0xfc000
#define HWIO_APCS_CPU_PLL_MODE_PLL_BIAS_COUNT_SHFT                                0xe
#define HWIO_APCS_CPU_PLL_MODE_PLL_LOCK_COUNT_BMSK                             0x3f00
#define HWIO_APCS_CPU_PLL_MODE_PLL_LOCK_COUNT_SHFT                                0x8
#define HWIO_APCS_CPU_PLL_MODE_PLL_PLLTEST_BMSK                                   0x8
#define HWIO_APCS_CPU_PLL_MODE_PLL_PLLTEST_SHFT                                   0x3
#define HWIO_APCS_CPU_PLL_MODE_PLL_RESET_N_BMSK                                   0x4
#define HWIO_APCS_CPU_PLL_MODE_PLL_RESET_N_SHFT                                   0x2
#define HWIO_APCS_CPU_PLL_MODE_PLL_BYPASSNL_BMSK                                  0x2
#define HWIO_APCS_CPU_PLL_MODE_PLL_BYPASSNL_SHFT                                  0x1
#define HWIO_APCS_CPU_PLL_MODE_PLL_OUTCTRL_BMSK                                   0x1
#define HWIO_APCS_CPU_PLL_MODE_PLL_OUTCTRL_SHFT                                   0x0

#define HWIO_APCS_CPU_PLL_L_VAL_ADDR                                       (APCS_ACC_REG_BASE      + 0x0000001c)
#define HWIO_APCS_CPU_PLL_L_VAL_OFFS                                       (APCS_ACC_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_CPU_PLL_L_VAL_RMSK                                           0xffff
#define HWIO_APCS_CPU_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_CPU_PLL_L_VAL_ADDR, HWIO_APCS_CPU_PLL_L_VAL_RMSK)
#define HWIO_APCS_CPU_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_CPU_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_CPU_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_CPU_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_CPU_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CPU_PLL_L_VAL_ADDR,m,v,HWIO_APCS_CPU_PLL_L_VAL_IN)
#define HWIO_APCS_CPU_PLL_L_VAL_PLL_L_BMSK                                     0xffff
#define HWIO_APCS_CPU_PLL_L_VAL_PLL_L_SHFT                                        0x0

#define HWIO_APCS_CPU_PLL_ALPHA_VAL_ADDR                                   (APCS_ACC_REG_BASE      + 0x00000020)
#define HWIO_APCS_CPU_PLL_ALPHA_VAL_OFFS                                   (APCS_ACC_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_CPU_PLL_ALPHA_VAL_RMSK                                   0xffffffff
#define HWIO_APCS_CPU_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_CPU_PLL_ALPHA_VAL_ADDR, HWIO_APCS_CPU_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_CPU_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_CPU_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_CPU_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_CPU_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_CPU_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CPU_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_CPU_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_CPU_PLL_ALPHA_VAL_PLL_ALPHA_BMSK                         0xffffffff
#define HWIO_APCS_CPU_PLL_ALPHA_VAL_PLL_ALPHA_SHFT                                0x0

#define HWIO_APCS_CPU_PLL_ALPHA_VAL_U_ADDR                                 (APCS_ACC_REG_BASE      + 0x00000024)
#define HWIO_APCS_CPU_PLL_ALPHA_VAL_U_OFFS                                 (APCS_ACC_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_CPU_PLL_ALPHA_VAL_U_RMSK                                 0xffffffff
#define HWIO_APCS_CPU_PLL_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_APCS_CPU_PLL_ALPHA_VAL_U_ADDR, HWIO_APCS_CPU_PLL_ALPHA_VAL_U_RMSK)
#define HWIO_APCS_CPU_PLL_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_APCS_CPU_PLL_ALPHA_VAL_U_ADDR, m)
#define HWIO_APCS_CPU_PLL_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_APCS_CPU_PLL_ALPHA_VAL_U_ADDR,v)
#define HWIO_APCS_CPU_PLL_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CPU_PLL_ALPHA_VAL_U_ADDR,m,v,HWIO_APCS_CPU_PLL_ALPHA_VAL_U_IN)
#define HWIO_APCS_CPU_PLL_ALPHA_VAL_U_PLL_ALPHA_BMSK                             0xff
#define HWIO_APCS_CPU_PLL_ALPHA_VAL_U_PLL_ALPHA_SHFT                              0x0

#define HWIO_APCS_CPU_PLL_USER_CTL_ADDR                                    (APCS_ACC_REG_BASE      + 0x00000028)
#define HWIO_APCS_CPU_PLL_USER_CTL_OFFS                                    (APCS_ACC_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_CPU_PLL_USER_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_CPU_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_CPU_PLL_USER_CTL_ADDR, HWIO_APCS_CPU_PLL_USER_CTL_RMSK)
#define HWIO_APCS_CPU_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_CPU_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_CPU_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_CPU_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_CPU_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CPU_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_CPU_PLL_USER_CTL_IN)
#define HWIO_APCS_CPU_PLL_USER_CTL_SSC_MODE_CONTROL_BMSK                    0x8000000
#define HWIO_APCS_CPU_PLL_USER_CTL_SSC_MODE_CONTROL_SHFT                         0x1b
#define HWIO_APCS_CPU_PLL_USER_CTL_ALPHA_EN_BMSK                            0x1000000
#define HWIO_APCS_CPU_PLL_USER_CTL_ALPHA_EN_SHFT                                 0x18
#define HWIO_APCS_CPU_PLL_USER_CTL_VCO_SEL_BMSK                              0x300000
#define HWIO_APCS_CPU_PLL_USER_CTL_VCO_SEL_SHFT                                  0x14
#define HWIO_APCS_CPU_PLL_USER_CTL_PRE_DIV_RATIO_BMSK                          0x7000
#define HWIO_APCS_CPU_PLL_USER_CTL_PRE_DIV_RATIO_SHFT                             0xc
#define HWIO_APCS_CPU_PLL_USER_CTL_POST_DIV_RATIO_BMSK                          0xf00
#define HWIO_APCS_CPU_PLL_USER_CTL_POST_DIV_RATIO_SHFT                            0x8
#define HWIO_APCS_CPU_PLL_USER_CTL_OUTPUT_INV_BMSK                               0x80
#define HWIO_APCS_CPU_PLL_USER_CTL_OUTPUT_INV_SHFT                                0x7
#define HWIO_APCS_CPU_PLL_USER_CTL_PLLOUT_LV_TEST_BMSK                           0x10
#define HWIO_APCS_CPU_PLL_USER_CTL_PLLOUT_LV_TEST_SHFT                            0x4
#define HWIO_APCS_CPU_PLL_USER_CTL_PLLOUT_LV_EARLY_BMSK                           0x8
#define HWIO_APCS_CPU_PLL_USER_CTL_PLLOUT_LV_EARLY_SHFT                           0x3
#define HWIO_APCS_CPU_PLL_USER_CTL_PLLOUT_LV_AUX2_BMSK                            0x4
#define HWIO_APCS_CPU_PLL_USER_CTL_PLLOUT_LV_AUX2_SHFT                            0x2
#define HWIO_APCS_CPU_PLL_USER_CTL_PLLOUT_LV_AUX_BMSK                             0x2
#define HWIO_APCS_CPU_PLL_USER_CTL_PLLOUT_LV_AUX_SHFT                             0x1
#define HWIO_APCS_CPU_PLL_USER_CTL_PLLOUT_LV_MAIN_BMSK                            0x1
#define HWIO_APCS_CPU_PLL_USER_CTL_PLLOUT_LV_MAIN_SHFT                            0x0

#define HWIO_APCS_CPU_PLL_USER_CTL_U_ADDR                                  (APCS_ACC_REG_BASE      + 0x0000002c)
#define HWIO_APCS_CPU_PLL_USER_CTL_U_OFFS                                  (APCS_ACC_REG_BASE_OFFS + 0x0000002c)
#define HWIO_APCS_CPU_PLL_USER_CTL_U_RMSK                                  0xffffffff
#define HWIO_APCS_CPU_PLL_USER_CTL_U_IN          \
        in_dword_masked(HWIO_APCS_CPU_PLL_USER_CTL_U_ADDR, HWIO_APCS_CPU_PLL_USER_CTL_U_RMSK)
#define HWIO_APCS_CPU_PLL_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_APCS_CPU_PLL_USER_CTL_U_ADDR, m)
#define HWIO_APCS_CPU_PLL_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_APCS_CPU_PLL_USER_CTL_U_ADDR,v)
#define HWIO_APCS_CPU_PLL_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CPU_PLL_USER_CTL_U_ADDR,m,v,HWIO_APCS_CPU_PLL_USER_CTL_U_IN)
#define HWIO_APCS_CPU_PLL_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                0x800
#define HWIO_APCS_CPU_PLL_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                  0xb
#define HWIO_APCS_CPU_PLL_USER_CTL_U_STATUS_REGISTER_BMSK                       0x700
#define HWIO_APCS_CPU_PLL_USER_CTL_U_STATUS_REGISTER_SHFT                         0x8
#define HWIO_APCS_CPU_PLL_USER_CTL_U_DSM_BMSK                                    0x80
#define HWIO_APCS_CPU_PLL_USER_CTL_U_DSM_SHFT                                     0x7
#define HWIO_APCS_CPU_PLL_USER_CTL_U_WRITE_STATE_BMSK                            0x40
#define HWIO_APCS_CPU_PLL_USER_CTL_U_WRITE_STATE_SHFT                             0x6
#define HWIO_APCS_CPU_PLL_USER_CTL_U_TARGET_CTL_BMSK                             0x38
#define HWIO_APCS_CPU_PLL_USER_CTL_U_TARGET_CTL_SHFT                              0x3
#define HWIO_APCS_CPU_PLL_USER_CTL_U_LOCK_DET_BMSK                                0x4
#define HWIO_APCS_CPU_PLL_USER_CTL_U_LOCK_DET_SHFT                                0x2
#define HWIO_APCS_CPU_PLL_USER_CTL_U_FREEZE_PLL_BMSK                              0x2
#define HWIO_APCS_CPU_PLL_USER_CTL_U_FREEZE_PLL_SHFT                              0x1
#define HWIO_APCS_CPU_PLL_USER_CTL_U_TOGGLE_DET_BMSK                              0x1
#define HWIO_APCS_CPU_PLL_USER_CTL_U_TOGGLE_DET_SHFT                              0x0

#define HWIO_APCS_CPU_PLL_CONFIG_CTL_ADDR                                  (APCS_ACC_REG_BASE      + 0x00000030)
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_OFFS                                  (APCS_ACC_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_APCS_CPU_PLL_CONFIG_CTL_ADDR, HWIO_APCS_CPU_PLL_CONFIG_CTL_RMSK)
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_CPU_PLL_CONFIG_CTL_ADDR, m)
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_APCS_CPU_PLL_CONFIG_CTL_ADDR,v)
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CPU_PLL_CONFIG_CTL_ADDR,m,v,HWIO_APCS_CPU_PLL_CONFIG_CTL_IN)
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK          0x80000000
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                0x1f
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK               0x40000000
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                     0x1e
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK          0x3c000000
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                0x1a
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK              0x3800000
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                   0x17
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                  0x700000
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                      0x14
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                  0xff000
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                      0xc
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                  0xf00
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                    0x8
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_REF_CYCLE_BMSK                              0x30
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_REF_CYCLE_SHFT                               0x4
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_KFN_BMSK                                     0xf
#define HWIO_APCS_CPU_PLL_CONFIG_CTL_KFN_SHFT                                     0x0

#define HWIO_APCS_CPU_PLL_TEST_CTL_ADDR                                    (APCS_ACC_REG_BASE      + 0x00000034)
#define HWIO_APCS_CPU_PLL_TEST_CTL_OFFS                                    (APCS_ACC_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_CPU_PLL_TEST_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_CPU_PLL_TEST_CTL_IN          \
        in_dword_masked(HWIO_APCS_CPU_PLL_TEST_CTL_ADDR, HWIO_APCS_CPU_PLL_TEST_CTL_RMSK)
#define HWIO_APCS_CPU_PLL_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_CPU_PLL_TEST_CTL_ADDR, m)
#define HWIO_APCS_CPU_PLL_TEST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_CPU_PLL_TEST_CTL_ADDR,v)
#define HWIO_APCS_CPU_PLL_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CPU_PLL_TEST_CTL_ADDR,m,v,HWIO_APCS_CPU_PLL_TEST_CTL_IN)
#define HWIO_APCS_CPU_PLL_TEST_CTL_BIAS_GEN_TRIM_BMSK                      0xe0000000
#define HWIO_APCS_CPU_PLL_TEST_CTL_BIAS_GEN_TRIM_SHFT                            0x1d
#define HWIO_APCS_CPU_PLL_TEST_CTL_DCO_BMSK                                0x10000000
#define HWIO_APCS_CPU_PLL_TEST_CTL_DCO_SHFT                                      0x1c
#define HWIO_APCS_CPU_PLL_TEST_CTL_PROCESS_CALB_BMSK                        0xc000000
#define HWIO_APCS_CPU_PLL_TEST_CTL_PROCESS_CALB_SHFT                             0x1a
#define HWIO_APCS_CPU_PLL_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK               0x2000000
#define HWIO_APCS_CPU_PLL_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                    0x19
#define HWIO_APCS_CPU_PLL_TEST_CTL_FINE_FCW_BMSK                            0x1f00000
#define HWIO_APCS_CPU_PLL_TEST_CTL_FINE_FCW_SHFT                                 0x14
#define HWIO_APCS_CPU_PLL_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                     0x80000
#define HWIO_APCS_CPU_PLL_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                        0x13
#define HWIO_APCS_CPU_PLL_TEST_CTL_COARSE_FCW_BMSK                            0x7e000
#define HWIO_APCS_CPU_PLL_TEST_CTL_COARSE_FCW_SHFT                                0xd
#define HWIO_APCS_CPU_PLL_TEST_CTL_OVERRIDE_COARSE_BMSK                        0x1000
#define HWIO_APCS_CPU_PLL_TEST_CTL_OVERRIDE_COARSE_SHFT                           0xc
#define HWIO_APCS_CPU_PLL_TEST_CTL_DISABLE_LFSR_BMSK                            0x800
#define HWIO_APCS_CPU_PLL_TEST_CTL_DISABLE_LFSR_SHFT                              0xb
#define HWIO_APCS_CPU_PLL_TEST_CTL_DTEST_SEL_BMSK                               0x700
#define HWIO_APCS_CPU_PLL_TEST_CTL_DTEST_SEL_SHFT                                 0x8
#define HWIO_APCS_CPU_PLL_TEST_CTL_DTEST_EN_BMSK                                 0x80
#define HWIO_APCS_CPU_PLL_TEST_CTL_DTEST_EN_SHFT                                  0x7
#define HWIO_APCS_CPU_PLL_TEST_CTL_BYP_TESTAMP_BMSK                              0x40
#define HWIO_APCS_CPU_PLL_TEST_CTL_BYP_TESTAMP_SHFT                               0x6
#define HWIO_APCS_CPU_PLL_TEST_CTL_ATEST1_SEL_BMSK                               0x30
#define HWIO_APCS_CPU_PLL_TEST_CTL_ATEST1_SEL_SHFT                                0x4
#define HWIO_APCS_CPU_PLL_TEST_CTL_ATEST0_SEL_BMSK                                0xc
#define HWIO_APCS_CPU_PLL_TEST_CTL_ATEST0_SEL_SHFT                                0x2
#define HWIO_APCS_CPU_PLL_TEST_CTL_ATEST1_EN_BMSK                                 0x2
#define HWIO_APCS_CPU_PLL_TEST_CTL_ATEST1_EN_SHFT                                 0x1
#define HWIO_APCS_CPU_PLL_TEST_CTL_ATEST0_EN_BMSK                                 0x1
#define HWIO_APCS_CPU_PLL_TEST_CTL_ATEST0_EN_SHFT                                 0x0

#define HWIO_APCS_CPU_PLL_TEST_CTL_U_ADDR                                  (APCS_ACC_REG_BASE      + 0x00000038)
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_OFFS                                  (APCS_ACC_REG_BASE_OFFS + 0x00000038)
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_RMSK                                  0xffffffff
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_APCS_CPU_PLL_TEST_CTL_U_ADDR, HWIO_APCS_CPU_PLL_TEST_CTL_U_RMSK)
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_APCS_CPU_PLL_TEST_CTL_U_ADDR, m)
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_APCS_CPU_PLL_TEST_CTL_U_ADDR,v)
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CPU_PLL_TEST_CTL_U_ADDR,m,v,HWIO_APCS_CPU_PLL_TEST_CTL_U_IN)
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                0x2000
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                   0xd
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_DTEST_MODE_SEL_BMSK                       0x1800
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_DTEST_MODE_SEL_SHFT                          0xb
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_NMO_OSC_SEL_BMSK                           0x600
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_NMO_OSC_SEL_SHFT                             0x9
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_NMO_EN_BMSK                                0x100
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_NMO_EN_SHFT                                  0x8
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_NOISE_MAG_BMSK                              0xe0
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_NOISE_MAG_SHFT                               0x5
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_NOISE_GEN_BMSK                              0x10
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_NOISE_GEN_SHFT                               0x4
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_OSC_BIAS_GND_BMSK                            0x8
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_OSC_BIAS_GND_SHFT                            0x3
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                        0x6
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                        0x1
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                         0x1
#define HWIO_APCS_CPU_PLL_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                         0x0

#define HWIO_APCS_CPU_PLL_STATUS_ADDR                                      (APCS_ACC_REG_BASE      + 0x0000003c)
#define HWIO_APCS_CPU_PLL_STATUS_OFFS                                      (APCS_ACC_REG_BASE_OFFS + 0x0000003c)
#define HWIO_APCS_CPU_PLL_STATUS_RMSK                                       0x7ffffff
#define HWIO_APCS_CPU_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_CPU_PLL_STATUS_ADDR, HWIO_APCS_CPU_PLL_STATUS_RMSK)
#define HWIO_APCS_CPU_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_CPU_PLL_STATUS_ADDR, m)
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_26_24_BMSK                          0x7000000
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_26_24_SHFT                               0x18
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_23_BMSK                              0x800000
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_23_SHFT                                  0x17
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_22_20_BMSK                           0x700000
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_22_20_SHFT                               0x14
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_19_17_BMSK                            0xe0000
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_19_17_SHFT                               0x11
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_16_12_BMSK                            0x1f000
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_16_12_SHFT                                0xc
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_11_6_BMSK                               0xfc0
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_11_6_SHFT                                 0x6
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_5_BMSK                                   0x20
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_5_SHFT                                    0x5
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_4_2_BMSK                                 0x1c
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_4_2_SHFT                                  0x2
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_1_BMSK                                    0x2
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_1_SHFT                                    0x1
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_0_BMSK                                    0x1
#define HWIO_APCS_CPU_PLL_STATUS_STATUS_0_SHFT                                    0x0

#define HWIO_APCS_CPU_PLL_FREQ_CTL_ADDR                                    (APCS_ACC_REG_BASE      + 0x00000040)
#define HWIO_APCS_CPU_PLL_FREQ_CTL_OFFS                                    (APCS_ACC_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_CPU_PLL_FREQ_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_CPU_PLL_FREQ_CTL_IN          \
        in_dword_masked(HWIO_APCS_CPU_PLL_FREQ_CTL_ADDR, HWIO_APCS_CPU_PLL_FREQ_CTL_RMSK)
#define HWIO_APCS_CPU_PLL_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_CPU_PLL_FREQ_CTL_ADDR, m)
#define HWIO_APCS_CPU_PLL_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_APCS_CPU_PLL_FREQ_CTL_ADDR,v)
#define HWIO_APCS_CPU_PLL_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CPU_PLL_FREQ_CTL_ADDR,m,v,HWIO_APCS_CPU_PLL_FREQ_CTL_IN)
#define HWIO_APCS_CPU_PLL_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                 0xffffffff
#define HWIO_APCS_CPU_PLL_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                        0x0

#define HWIO_APCS_TZIPC_INTERRUPT_ADDR                                     (APCS_ACC_REG_BASE      + 0x00000044)
#define HWIO_APCS_TZIPC_INTERRUPT_OFFS                                     (APCS_ACC_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_TZIPC_INTERRUPT_RMSK                                       0xf00007
#define HWIO_APCS_TZIPC_INTERRUPT_OUT(v)      \
        out_dword(HWIO_APCS_TZIPC_INTERRUPT_ADDR,v)
#define HWIO_APCS_TZIPC_INTERRUPT_SPARE_IPC_BMSK                             0xf00000
#define HWIO_APCS_TZIPC_INTERRUPT_SPARE_IPC_SHFT                                 0x14
#define HWIO_APCS_TZIPC_INTERRUPT_RPM_IPC_BMSK                                    0x7
#define HWIO_APCS_TZIPC_INTERRUPT_RPM_IPC_SHFT                                    0x0

#define HWIO_APCS_A7_CFG_ADDR                                              (APCS_ACC_REG_BASE      + 0x00000048)
#define HWIO_APCS_A7_CFG_OFFS                                              (APCS_ACC_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_A7_CFG_RMSK                                              0x1000000f
#define HWIO_APCS_A7_CFG_IN          \
        in_dword_masked(HWIO_APCS_A7_CFG_ADDR, HWIO_APCS_A7_CFG_RMSK)
#define HWIO_APCS_A7_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_A7_CFG_ADDR, m)
#define HWIO_APCS_A7_CFG_OUT(v)      \
        out_dword(HWIO_APCS_A7_CFG_ADDR,v)
#define HWIO_APCS_A7_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_A7_CFG_ADDR,m,v,HWIO_APCS_A7_CFG_IN)
#define HWIO_APCS_A7_CFG_SMPNAMP_BMSK                                      0x10000000
#define HWIO_APCS_A7_CFG_SMPNAMP_SHFT                                            0x1c
#define HWIO_APCS_A7_CFG_DBGOSUNLOCKCATCH_BMSK                                    0x8
#define HWIO_APCS_A7_CFG_DBGOSUNLOCKCATCH_SHFT                                    0x3
#define HWIO_APCS_A7_CFG_DBGHALTREQ_BMSK                                          0x4
#define HWIO_APCS_A7_CFG_DBGHALTREQ_SHFT                                          0x2
#define HWIO_APCS_A7_CFG_DBGLOCKSET_BMSK                                          0x2
#define HWIO_APCS_A7_CFG_DBGLOCKSET_SHFT                                          0x1
#define HWIO_APCS_A7_CFG_DBGHOLDRST_BMSK                                          0x1
#define HWIO_APCS_A7_CFG_DBGHOLDRST_SHFT                                          0x0

#define HWIO_GCC_DBG_CLK_ON_REQ_ADDR                                       (APCS_ACC_REG_BASE      + 0x0000004c)
#define HWIO_GCC_DBG_CLK_ON_REQ_OFFS                                       (APCS_ACC_REG_BASE_OFFS + 0x0000004c)
#define HWIO_GCC_DBG_CLK_ON_REQ_RMSK                                       0xffffffff
#define HWIO_GCC_DBG_CLK_ON_REQ_IN          \
        in_dword_masked(HWIO_GCC_DBG_CLK_ON_REQ_ADDR, HWIO_GCC_DBG_CLK_ON_REQ_RMSK)
#define HWIO_GCC_DBG_CLK_ON_REQ_INM(m)      \
        in_dword_masked(HWIO_GCC_DBG_CLK_ON_REQ_ADDR, m)
#define HWIO_GCC_DBG_CLK_ON_REQ_OUT(v)      \
        out_dword(HWIO_GCC_DBG_CLK_ON_REQ_ADDR,v)
#define HWIO_GCC_DBG_CLK_ON_REQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DBG_CLK_ON_REQ_ADDR,m,v,HWIO_GCC_DBG_CLK_ON_REQ_IN)
#define HWIO_GCC_DBG_CLK_ON_REQ_CLK_ON_ACK_BMSK                            0x80000000
#define HWIO_GCC_DBG_CLK_ON_REQ_CLK_ON_ACK_SHFT                                  0x1f
#define HWIO_GCC_DBG_CLK_ON_REQ_CLK_ON_REQ_BMSK                                   0x1
#define HWIO_GCC_DBG_CLK_ON_REQ_CLK_ON_REQ_SHFT                                   0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_GLB
 *--------------------------------------------------------------------------*/

#define APCS_GLB_REG_BASE                                                  (A7SS_BASE      + 0x00010000)
#define APCS_GLB_REG_BASE_OFFS                                             0x00010000

#define HWIO_APCS_GLBSECURE_ADDR                                           (APCS_GLB_REG_BASE      + 0x00000000)
#define HWIO_APCS_GLBSECURE_OFFS                                           (APCS_GLB_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_GLBSECURE_RMSK                                                  0x3
#define HWIO_APCS_GLBSECURE_IN          \
        in_dword_masked(HWIO_APCS_GLBSECURE_ADDR, HWIO_APCS_GLBSECURE_RMSK)
#define HWIO_APCS_GLBSECURE_INM(m)      \
        in_dword_masked(HWIO_APCS_GLBSECURE_ADDR, m)
#define HWIO_APCS_GLBSECURE_OUT(v)      \
        out_dword(HWIO_APCS_GLBSECURE_ADDR,v)
#define HWIO_APCS_GLBSECURE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_GLBSECURE_ADDR,m,v,HWIO_APCS_GLBSECURE_IN)
#define HWIO_APCS_GLBSECURE_ALLOW_VOTE_HYP_BMSK                                   0x2
#define HWIO_APCS_GLBSECURE_ALLOW_VOTE_HYP_SHFT                                   0x1
#define HWIO_APCS_GLBSECURE_ALLOW_VOTE_HLOS_BMSK                                  0x1
#define HWIO_APCS_GLBSECURE_ALLOW_VOTE_HLOS_SHFT                                  0x0

#define HWIO_APCS_START_ADDR_ADDR                                          (APCS_GLB_REG_BASE      + 0x00000004)
#define HWIO_APCS_START_ADDR_OFFS                                          (APCS_GLB_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_START_ADDR_RMSK                                          0xffff0000
#define HWIO_APCS_START_ADDR_IN          \
        in_dword_masked(HWIO_APCS_START_ADDR_ADDR, HWIO_APCS_START_ADDR_RMSK)
#define HWIO_APCS_START_ADDR_INM(m)      \
        in_dword_masked(HWIO_APCS_START_ADDR_ADDR, m)
#define HWIO_APCS_START_ADDR_OUT(v)      \
        out_dword(HWIO_APCS_START_ADDR_ADDR,v)
#define HWIO_APCS_START_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_START_ADDR_ADDR,m,v,HWIO_APCS_START_ADDR_IN)
#define HWIO_APCS_START_ADDR_ADDR_BMSK                                     0xffff0000
#define HWIO_APCS_START_ADDR_ADDR_SHFT                                           0x10

#define HWIO_APCS_CMD_RCGR_ADDR                                            (APCS_GLB_REG_BASE      + 0x00000008)
#define HWIO_APCS_CMD_RCGR_OFFS                                            (APCS_GLB_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_CMD_RCGR_RMSK                                            0x80000013
#define HWIO_APCS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_APCS_CMD_RCGR_ADDR, HWIO_APCS_CMD_RCGR_RMSK)
#define HWIO_APCS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_APCS_CMD_RCGR_ADDR, m)
#define HWIO_APCS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_APCS_CMD_RCGR_ADDR,v)
#define HWIO_APCS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CMD_RCGR_ADDR,m,v,HWIO_APCS_CMD_RCGR_IN)
#define HWIO_APCS_CMD_RCGR_ROOT_OFF_BMSK                                   0x80000000
#define HWIO_APCS_CMD_RCGR_ROOT_OFF_SHFT                                         0x1f
#define HWIO_APCS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                   0x10
#define HWIO_APCS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                    0x4
#define HWIO_APCS_CMD_RCGR_ROOT_EN_BMSK                                           0x2
#define HWIO_APCS_CMD_RCGR_ROOT_EN_SHFT                                           0x1
#define HWIO_APCS_CMD_RCGR_UPDATE_BMSK                                            0x1
#define HWIO_APCS_CMD_RCGR_UPDATE_SHFT                                            0x0

#define HWIO_APCS_CFG_RCGR_ADDR                                            (APCS_GLB_REG_BASE      + 0x0000000c)
#define HWIO_APCS_CFG_RCGR_OFFS                                            (APCS_GLB_REG_BASE_OFFS + 0x0000000c)
#define HWIO_APCS_CFG_RCGR_RMSK                                                 0x71f
#define HWIO_APCS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_APCS_CFG_RCGR_ADDR, HWIO_APCS_CFG_RCGR_RMSK)
#define HWIO_APCS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_APCS_CFG_RCGR_ADDR, m)
#define HWIO_APCS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_APCS_CFG_RCGR_ADDR,v)
#define HWIO_APCS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CFG_RCGR_ADDR,m,v,HWIO_APCS_CFG_RCGR_IN)
#define HWIO_APCS_CFG_RCGR_SRC_SEL_BMSK                                         0x700
#define HWIO_APCS_CFG_RCGR_SRC_SEL_SHFT                                           0x8
#define HWIO_APCS_CFG_RCGR_SRC_DIV_BMSK                                          0x1f
#define HWIO_APCS_CFG_RCGR_SRC_DIV_SHFT                                           0x0

#define HWIO_APCS_CBCR_ADDR                                                (APCS_GLB_REG_BASE      + 0x00000010)
#define HWIO_APCS_CBCR_OFFS                                                (APCS_GLB_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_CBCR_RMSK                                                0x80007ff3
#define HWIO_APCS_CBCR_IN          \
        in_dword_masked(HWIO_APCS_CBCR_ADDR, HWIO_APCS_CBCR_RMSK)
#define HWIO_APCS_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_CBCR_ADDR, m)
#define HWIO_APCS_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_CBCR_ADDR,v)
#define HWIO_APCS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CBCR_ADDR,m,v,HWIO_APCS_CBCR_IN)
#define HWIO_APCS_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_APCS_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_APCS_CBCR_CORE_ON_BMSK                                            0x4000
#define HWIO_APCS_CBCR_CORE_ON_SHFT                                               0xe
#define HWIO_APCS_CBCR_PERIPH_ON_BMSK                                          0x2000
#define HWIO_APCS_CBCR_PERIPH_ON_SHFT                                             0xd
#define HWIO_APCS_CBCR_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_APCS_CBCR_PERIPH_OFF_SHFT                                            0xc
#define HWIO_APCS_CBCR_WAKEUP_BMSK                                              0xf00
#define HWIO_APCS_CBCR_WAKEUP_SHFT                                                0x8
#define HWIO_APCS_CBCR_SLEEP_BMSK                                                0xf0
#define HWIO_APCS_CBCR_SLEEP_SHFT                                                 0x4
#define HWIO_APCS_CBCR_HW_CTL_BMSK                                                0x2
#define HWIO_APCS_CBCR_HW_CTL_SHFT                                                0x1
#define HWIO_APCS_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_APCS_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_APCS_GLB_CFG_ADDR                                             (APCS_GLB_REG_BASE      + 0x00000014)
#define HWIO_APCS_GLB_CFG_OFFS                                             (APCS_GLB_REG_BASE_OFFS + 0x00000014)
#define HWIO_APCS_GLB_CFG_RMSK                                                 0x1fff
#define HWIO_APCS_GLB_CFG_IN          \
        in_dword_masked(HWIO_APCS_GLB_CFG_ADDR, HWIO_APCS_GLB_CFG_RMSK)
#define HWIO_APCS_GLB_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_GLB_CFG_ADDR, m)
#define HWIO_APCS_GLB_CFG_OUT(v)      \
        out_dword(HWIO_APCS_GLB_CFG_ADDR,v)
#define HWIO_APCS_GLB_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_GLB_CFG_ADDR,m,v,HWIO_APCS_GLB_CFG_IN)
#define HWIO_APCS_GLB_CFG_ENA_SO_IMPL_BMSK                                     0x1000
#define HWIO_APCS_GLB_CFG_ENA_SO_IMPL_SHFT                                        0xc
#define HWIO_APCS_GLB_CFG_L2RSTDISABLE_BMSK                                     0x800
#define HWIO_APCS_GLB_CFG_L2RSTDISABLE_SHFT                                       0xb
#define HWIO_APCS_GLB_CFG_SYS_APCCSWRST_BMSK                                    0x400
#define HWIO_APCS_GLB_CFG_SYS_APCCSWRST_SHFT                                      0xa
#define HWIO_APCS_GLB_CFG_L1RSTDISABLE_BMSK                                     0x200
#define HWIO_APCS_GLB_CFG_L1RSTDISABLE_SHFT                                       0x9
#define HWIO_APCS_GLB_CFG_CP15DISABLE_BMSK                                      0x100
#define HWIO_APCS_GLB_CFG_CP15DISABLE_SHFT                                        0x8
#define HWIO_APCS_GLB_CFG_CFGTE_BMSK                                             0x80
#define HWIO_APCS_GLB_CFG_CFGTE_SHFT                                              0x7
#define HWIO_APCS_GLB_CFG_CFGEND_BMSK                                            0x40
#define HWIO_APCS_GLB_CFG_CFGEND_SHFT                                             0x6
#define HWIO_APCS_GLB_CFG_CACHEID_BMSK                                           0x3f
#define HWIO_APCS_GLB_CFG_CACHEID_SHFT                                            0x0

#define HWIO_APCS_GLB_BOOT_REMAP_ADDR                                      (APCS_GLB_REG_BASE      + 0x00000018)
#define HWIO_APCS_GLB_BOOT_REMAP_OFFS                                      (APCS_GLB_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_GLB_BOOT_REMAP_RMSK                                      0xffff0007
#define HWIO_APCS_GLB_BOOT_REMAP_IN          \
        in_dword_masked(HWIO_APCS_GLB_BOOT_REMAP_ADDR, HWIO_APCS_GLB_BOOT_REMAP_RMSK)
#define HWIO_APCS_GLB_BOOT_REMAP_INM(m)      \
        in_dword_masked(HWIO_APCS_GLB_BOOT_REMAP_ADDR, m)
#define HWIO_APCS_GLB_BOOT_REMAP_OUT(v)      \
        out_dword(HWIO_APCS_GLB_BOOT_REMAP_ADDR,v)
#define HWIO_APCS_GLB_BOOT_REMAP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_GLB_BOOT_REMAP_ADDR,m,v,HWIO_APCS_GLB_BOOT_REMAP_IN)
#define HWIO_APCS_GLB_BOOT_REMAP_REMAP_HIGH_BMSK                           0xffff0000
#define HWIO_APCS_GLB_BOOT_REMAP_REMAP_HIGH_SHFT                                 0x10
#define HWIO_APCS_GLB_BOOT_REMAP_REMAP_128_BMSK                                   0x4
#define HWIO_APCS_GLB_BOOT_REMAP_REMAP_128_SHFT                                   0x2
#define HWIO_APCS_GLB_BOOT_REMAP_REMAP_VINITHI_BMSK                               0x2
#define HWIO_APCS_GLB_BOOT_REMAP_REMAP_VINITHI_SHFT                               0x1
#define HWIO_APCS_GLB_BOOT_REMAP_REMAP_EN_BMSK                                    0x1
#define HWIO_APCS_GLB_BOOT_REMAP_REMAP_EN_SHFT                                    0x0

#define HWIO_APCS_GLB_TEST_BUSSEL_ADDR                                     (APCS_GLB_REG_BASE      + 0x0000001c)
#define HWIO_APCS_GLB_TEST_BUSSEL_OFFS                                     (APCS_GLB_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_GLB_TEST_BUSSEL_RMSK                                     0xe000001f
#define HWIO_APCS_GLB_TEST_BUSSEL_IN          \
        in_dword_masked(HWIO_APCS_GLB_TEST_BUSSEL_ADDR, HWIO_APCS_GLB_TEST_BUSSEL_RMSK)
#define HWIO_APCS_GLB_TEST_BUSSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_GLB_TEST_BUSSEL_ADDR, m)
#define HWIO_APCS_GLB_TEST_BUSSEL_OUT(v)      \
        out_dword(HWIO_APCS_GLB_TEST_BUSSEL_ADDR,v)
#define HWIO_APCS_GLB_TEST_BUSSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_GLB_TEST_BUSSEL_ADDR,m,v,HWIO_APCS_GLB_TEST_BUSSEL_IN)
#define HWIO_APCS_GLB_TEST_BUSSEL_TEST_BUS_EN1_BMSK                        0xe0000000
#define HWIO_APCS_GLB_TEST_BUSSEL_TEST_BUS_EN1_SHFT                              0x1d
#define HWIO_APCS_GLB_TEST_BUSSEL_TEST_BUS_EN3_BMSK                              0x1f
#define HWIO_APCS_GLB_TEST_BUSSEL_TEST_BUS_EN3_SHFT                               0x0

#define HWIO_APCS_GLB_EN_PWR_ST_ADDR                                       (APCS_GLB_REG_BASE      + 0x00000020)
#define HWIO_APCS_GLB_EN_PWR_ST_OFFS                                       (APCS_GLB_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_GLB_EN_PWR_ST_RMSK                                              0x3
#define HWIO_APCS_GLB_EN_PWR_ST_IN          \
        in_dword_masked(HWIO_APCS_GLB_EN_PWR_ST_ADDR, HWIO_APCS_GLB_EN_PWR_ST_RMSK)
#define HWIO_APCS_GLB_EN_PWR_ST_INM(m)      \
        in_dword_masked(HWIO_APCS_GLB_EN_PWR_ST_ADDR, m)
#define HWIO_APCS_GLB_EN_PWR_ST_OUT(v)      \
        out_dword(HWIO_APCS_GLB_EN_PWR_ST_ADDR,v)
#define HWIO_APCS_GLB_EN_PWR_ST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_GLB_EN_PWR_ST_ADDR,m,v,HWIO_APCS_GLB_EN_PWR_ST_IN)
#define HWIO_APCS_GLB_EN_PWR_ST_APCS_EN_PWR_ST_REST_BIT_BMSK                      0x2
#define HWIO_APCS_GLB_EN_PWR_ST_APCS_EN_PWR_ST_REST_BIT_SHFT                      0x1
#define HWIO_APCS_GLB_EN_PWR_ST_APCS_EN_PWR_ST_FEW_BIT_BMSK                       0x1
#define HWIO_APCS_GLB_EN_PWR_ST_APCS_EN_PWR_ST_FEW_BIT_SHFT                       0x0

#define HWIO_APCS_GLB_QSB_LP_ADDR                                          (APCS_GLB_REG_BASE      + 0x00000024)
#define HWIO_APCS_GLB_QSB_LP_OFFS                                          (APCS_GLB_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_GLB_QSB_LP_RMSK                                                0x7f
#define HWIO_APCS_GLB_QSB_LP_IN          \
        in_dword_masked(HWIO_APCS_GLB_QSB_LP_ADDR, HWIO_APCS_GLB_QSB_LP_RMSK)
#define HWIO_APCS_GLB_QSB_LP_INM(m)      \
        in_dword_masked(HWIO_APCS_GLB_QSB_LP_ADDR, m)
#define HWIO_APCS_GLB_QSB_LP_OUT(v)      \
        out_dword(HWIO_APCS_GLB_QSB_LP_ADDR,v)
#define HWIO_APCS_GLB_QSB_LP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_GLB_QSB_LP_ADDR,m,v,HWIO_APCS_GLB_QSB_LP_IN)
#define HWIO_APCS_GLB_QSB_LP_APCS_QSB_LP_CNTR_BMSK                               0x7e
#define HWIO_APCS_GLB_QSB_LP_APCS_QSB_LP_CNTR_SHFT                                0x1
#define HWIO_APCS_GLB_QSB_LP_APCS_QSB_LP_OVERWRITE_BIT_BMSK                       0x1
#define HWIO_APCS_GLB_QSB_LP_APCS_QSB_LP_OVERWRITE_BIT_SHFT                       0x0

#define HWIO_APCS_GLB_AHB_CLKON_ADDR                                       (APCS_GLB_REG_BASE      + 0x00000028)
#define HWIO_APCS_GLB_AHB_CLKON_OFFS                                       (APCS_GLB_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_GLB_AHB_CLKON_RMSK                                           0xffff
#define HWIO_APCS_GLB_AHB_CLKON_IN          \
        in_dword_masked(HWIO_APCS_GLB_AHB_CLKON_ADDR, HWIO_APCS_GLB_AHB_CLKON_RMSK)
#define HWIO_APCS_GLB_AHB_CLKON_INM(m)      \
        in_dword_masked(HWIO_APCS_GLB_AHB_CLKON_ADDR, m)
#define HWIO_APCS_GLB_AHB_CLKON_OUT(v)      \
        out_dword(HWIO_APCS_GLB_AHB_CLKON_ADDR,v)
#define HWIO_APCS_GLB_AHB_CLKON_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_GLB_AHB_CLKON_ADDR,m,v,HWIO_APCS_GLB_AHB_CLKON_IN)
#define HWIO_APCS_GLB_AHB_CLKON_APCS_AHB_CLKON_CNTR_BMSK                       0xfffe
#define HWIO_APCS_GLB_AHB_CLKON_APCS_AHB_CLKON_CNTR_SHFT                          0x1
#define HWIO_APCS_GLB_AHB_CLKON_APCS_AHB_CLKON_OVERWRITE_BIT_BMSK                 0x1
#define HWIO_APCS_GLB_AHB_CLKON_APCS_AHB_CLKON_OVERWRITE_BIT_SHFT                 0x0

#define HWIO_APCS_GLB_QGIC_CFG_ADDR                                        (APCS_GLB_REG_BASE      + 0x0000002c)
#define HWIO_APCS_GLB_QGIC_CFG_OFFS                                        (APCS_GLB_REG_BASE_OFFS + 0x0000002c)
#define HWIO_APCS_GLB_QGIC_CFG_RMSK                                            0x7f87
#define HWIO_APCS_GLB_QGIC_CFG_IN          \
        in_dword_masked(HWIO_APCS_GLB_QGIC_CFG_ADDR, HWIO_APCS_GLB_QGIC_CFG_RMSK)
#define HWIO_APCS_GLB_QGIC_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_GLB_QGIC_CFG_ADDR, m)
#define HWIO_APCS_GLB_QGIC_CFG_OUT(v)      \
        out_dword(HWIO_APCS_GLB_QGIC_CFG_ADDR,v)
#define HWIO_APCS_GLB_QGIC_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_GLB_QGIC_CFG_ADDR,m,v,HWIO_APCS_GLB_QGIC_CFG_IN)
#define HWIO_APCS_GLB_QGIC_CFG_CFG_PID_BMSK                                    0x7c00
#define HWIO_APCS_GLB_QGIC_CFG_CFG_PID_SHFT                                       0xa
#define HWIO_APCS_GLB_QGIC_CFG_CFG_BID_BMSK                                     0x380
#define HWIO_APCS_GLB_QGIC_CFG_CFG_BID_SHFT                                       0x7
#define HWIO_APCS_GLB_QGIC_CFG_CFG_MID_BMSK                                       0x7
#define HWIO_APCS_GLB_QGIC_CFG_CFG_MID_SHFT                                       0x0

#define HWIO_APCS_GLB_GHDS_CNTR_ADDR                                       (APCS_GLB_REG_BASE      + 0x00000030)
#define HWIO_APCS_GLB_GHDS_CNTR_OFFS                                       (APCS_GLB_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_GLB_GHDS_CNTR_RMSK                                            0x3ff
#define HWIO_APCS_GLB_GHDS_CNTR_IN          \
        in_dword_masked(HWIO_APCS_GLB_GHDS_CNTR_ADDR, HWIO_APCS_GLB_GHDS_CNTR_RMSK)
#define HWIO_APCS_GLB_GHDS_CNTR_INM(m)      \
        in_dword_masked(HWIO_APCS_GLB_GHDS_CNTR_ADDR, m)
#define HWIO_APCS_GLB_GHDS_CNTR_OUT(v)      \
        out_dword(HWIO_APCS_GLB_GHDS_CNTR_ADDR,v)
#define HWIO_APCS_GLB_GHDS_CNTR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_GLB_GHDS_CNTR_ADDR,m,v,HWIO_APCS_GLB_GHDS_CNTR_IN)
#define HWIO_APCS_GLB_GHDS_CNTR_GHDS_CNTR_VALUE_BMSK                            0x3ff
#define HWIO_APCS_GLB_GHDS_CNTR_GHDS_CNTR_VALUE_SHFT                              0x0

#define HWIO_APCS_TCM_REDIRECT_ADDR_ADDR                                   (APCS_GLB_REG_BASE      + 0x00000034)
#define HWIO_APCS_TCM_REDIRECT_ADDR_OFFS                                   (APCS_GLB_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_TCM_REDIRECT_ADDR_RMSK                                   0xfffc0001
#define HWIO_APCS_TCM_REDIRECT_ADDR_IN          \
        in_dword_masked(HWIO_APCS_TCM_REDIRECT_ADDR_ADDR, HWIO_APCS_TCM_REDIRECT_ADDR_RMSK)
#define HWIO_APCS_TCM_REDIRECT_ADDR_INM(m)      \
        in_dword_masked(HWIO_APCS_TCM_REDIRECT_ADDR_ADDR, m)
#define HWIO_APCS_TCM_REDIRECT_ADDR_OUT(v)      \
        out_dword(HWIO_APCS_TCM_REDIRECT_ADDR_ADDR,v)
#define HWIO_APCS_TCM_REDIRECT_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_TCM_REDIRECT_ADDR_ADDR,m,v,HWIO_APCS_TCM_REDIRECT_ADDR_IN)
#define HWIO_APCS_TCM_REDIRECT_ADDR_TCM_START_ADDR_BMSK                    0xfffc0000
#define HWIO_APCS_TCM_REDIRECT_ADDR_TCM_START_ADDR_SHFT                          0x12
#define HWIO_APCS_TCM_REDIRECT_ADDR_TCM_REDIRECT_EN_0_BMSK                        0x1
#define HWIO_APCS_TCM_REDIRECT_ADDR_TCM_REDIRECT_EN_0_SHFT                        0x0

#define HWIO_APCS_A7_GLB_CFG_ADDR                                          (APCS_GLB_REG_BASE      + 0x00000038)
#define HWIO_APCS_A7_GLB_CFG_OFFS                                          (APCS_GLB_REG_BASE_OFFS + 0x00000038)
#define HWIO_APCS_A7_GLB_CFG_RMSK                                               0x1f1
#define HWIO_APCS_A7_GLB_CFG_IN          \
        in_dword_masked(HWIO_APCS_A7_GLB_CFG_ADDR, HWIO_APCS_A7_GLB_CFG_RMSK)
#define HWIO_APCS_A7_GLB_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_A7_GLB_CFG_ADDR, m)
#define HWIO_APCS_A7_GLB_CFG_OUT(v)      \
        out_dword(HWIO_APCS_A7_GLB_CFG_ADDR,v)
#define HWIO_APCS_A7_GLB_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_A7_GLB_CFG_ADDR,m,v,HWIO_APCS_A7_GLB_CFG_IN)
#define HWIO_APCS_A7_GLB_CFG_ACINACTM_BMSK                                      0x100
#define HWIO_APCS_A7_GLB_CFG_ACINACTM_SHFT                                        0x8
#define HWIO_APCS_A7_GLB_CFG_CLUSTER_ID_BMSK                                     0xf0
#define HWIO_APCS_A7_GLB_CFG_CLUSTER_ID_SHFT                                      0x4
#define HWIO_APCS_A7_GLB_CFG_CFGSDISABLE_BMSK                                     0x1
#define HWIO_APCS_A7_GLB_CFG_CFGSDISABLE_SHFT                                     0x0

#define HWIO_SPM_VOTE_TZ_ADDR                                              (APCS_GLB_REG_BASE      + 0x0000003c)
#define HWIO_SPM_VOTE_TZ_OFFS                                              (APCS_GLB_REG_BASE_OFFS + 0x0000003c)
#define HWIO_SPM_VOTE_TZ_RMSK                                              0xc000003f
#define HWIO_SPM_VOTE_TZ_IN          \
        in_dword_masked(HWIO_SPM_VOTE_TZ_ADDR, HWIO_SPM_VOTE_TZ_RMSK)
#define HWIO_SPM_VOTE_TZ_INM(m)      \
        in_dword_masked(HWIO_SPM_VOTE_TZ_ADDR, m)
#define HWIO_SPM_VOTE_TZ_OUT(v)      \
        out_dword(HWIO_SPM_VOTE_TZ_ADDR,v)
#define HWIO_SPM_VOTE_TZ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPM_VOTE_TZ_ADDR,m,v,HWIO_SPM_VOTE_TZ_IN)
#define HWIO_SPM_VOTE_TZ_PMIC_HANDSHAKE_EN_BMSK                            0x80000000
#define HWIO_SPM_VOTE_TZ_PMIC_HANDSHAKE_EN_SHFT                                  0x1f
#define HWIO_SPM_VOTE_TZ_RPM_HANDSHAKE_EN_BMSK                             0x40000000
#define HWIO_SPM_VOTE_TZ_RPM_HANDSHAKE_EN_SHFT                                   0x1e
#define HWIO_SPM_VOTE_TZ_PWR_CTL_EN_BMSK                                         0x3f
#define HWIO_SPM_VOTE_TZ_PWR_CTL_EN_SHFT                                          0x0

#define HWIO_SPM_VOTE_HLOS_ADDR                                            (APCS_GLB_REG_BASE      + 0x00000040)
#define HWIO_SPM_VOTE_HLOS_OFFS                                            (APCS_GLB_REG_BASE_OFFS + 0x00000040)
#define HWIO_SPM_VOTE_HLOS_RMSK                                            0xc000003f
#define HWIO_SPM_VOTE_HLOS_IN          \
        in_dword_masked(HWIO_SPM_VOTE_HLOS_ADDR, HWIO_SPM_VOTE_HLOS_RMSK)
#define HWIO_SPM_VOTE_HLOS_INM(m)      \
        in_dword_masked(HWIO_SPM_VOTE_HLOS_ADDR, m)
#define HWIO_SPM_VOTE_HLOS_OUT(v)      \
        out_dword(HWIO_SPM_VOTE_HLOS_ADDR,v)
#define HWIO_SPM_VOTE_HLOS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPM_VOTE_HLOS_ADDR,m,v,HWIO_SPM_VOTE_HLOS_IN)
#define HWIO_SPM_VOTE_HLOS_PMIC_HANDSHAKE_EN_BMSK                          0x80000000
#define HWIO_SPM_VOTE_HLOS_PMIC_HANDSHAKE_EN_SHFT                                0x1f
#define HWIO_SPM_VOTE_HLOS_RPM_HANDSHAKE_EN_BMSK                           0x40000000
#define HWIO_SPM_VOTE_HLOS_RPM_HANDSHAKE_EN_SHFT                                 0x1e
#define HWIO_SPM_VOTE_HLOS_PWR_CTL_EN_BMSK                                       0x3f
#define HWIO_SPM_VOTE_HLOS_PWR_CTL_EN_SHFT                                        0x0

#define HWIO_SPM_VOTE_HYP_ADDR                                             (APCS_GLB_REG_BASE      + 0x00000044)
#define HWIO_SPM_VOTE_HYP_OFFS                                             (APCS_GLB_REG_BASE_OFFS + 0x00000044)
#define HWIO_SPM_VOTE_HYP_RMSK                                             0xc000003f
#define HWIO_SPM_VOTE_HYP_IN          \
        in_dword_masked(HWIO_SPM_VOTE_HYP_ADDR, HWIO_SPM_VOTE_HYP_RMSK)
#define HWIO_SPM_VOTE_HYP_INM(m)      \
        in_dword_masked(HWIO_SPM_VOTE_HYP_ADDR, m)
#define HWIO_SPM_VOTE_HYP_OUT(v)      \
        out_dword(HWIO_SPM_VOTE_HYP_ADDR,v)
#define HWIO_SPM_VOTE_HYP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPM_VOTE_HYP_ADDR,m,v,HWIO_SPM_VOTE_HYP_IN)
#define HWIO_SPM_VOTE_HYP_PMIC_HANDSHAKE_EN_BMSK                           0x80000000
#define HWIO_SPM_VOTE_HYP_PMIC_HANDSHAKE_EN_SHFT                                 0x1f
#define HWIO_SPM_VOTE_HYP_RPM_HANDSHAKE_EN_BMSK                            0x40000000
#define HWIO_SPM_VOTE_HYP_RPM_HANDSHAKE_EN_SHFT                                  0x1e
#define HWIO_SPM_VOTE_HYP_PWR_CTL_EN_BMSK                                        0x3f
#define HWIO_SPM_VOTE_HYP_PWR_CTL_EN_SHFT                                         0x0

#define HWIO_SPM_VOTE_INT_STS_ADDR                                         (APCS_GLB_REG_BASE      + 0x00000048)
#define HWIO_SPM_VOTE_INT_STS_OFFS                                         (APCS_GLB_REG_BASE_OFFS + 0x00000048)
#define HWIO_SPM_VOTE_INT_STS_RMSK                                         0xc000003f
#define HWIO_SPM_VOTE_INT_STS_IN          \
        in_dword_masked(HWIO_SPM_VOTE_INT_STS_ADDR, HWIO_SPM_VOTE_INT_STS_RMSK)
#define HWIO_SPM_VOTE_INT_STS_INM(m)      \
        in_dword_masked(HWIO_SPM_VOTE_INT_STS_ADDR, m)
#define HWIO_SPM_VOTE_INT_STS_PMIC_HANDSHAKE_INT_BMSK                      0x80000000
#define HWIO_SPM_VOTE_INT_STS_PMIC_HANDSHAKE_INT_SHFT                            0x1f
#define HWIO_SPM_VOTE_INT_STS_RPM_HANDSHAKE_INT_BMSK                       0x40000000
#define HWIO_SPM_VOTE_INT_STS_RPM_HANDSHAKE_INT_SHFT                             0x1e
#define HWIO_SPM_VOTE_INT_STS_PWR_CTL_INT_BMSK                                   0x3f
#define HWIO_SPM_VOTE_INT_STS_PWR_CTL_INT_SHFT                                    0x0

#define HWIO_SPM_VOTE_INT_CLR_ADDR                                         (APCS_GLB_REG_BASE      + 0x0000004c)
#define HWIO_SPM_VOTE_INT_CLR_OFFS                                         (APCS_GLB_REG_BASE_OFFS + 0x0000004c)
#define HWIO_SPM_VOTE_INT_CLR_RMSK                                         0xc000003f
#define HWIO_SPM_VOTE_INT_CLR_OUT(v)      \
        out_dword(HWIO_SPM_VOTE_INT_CLR_ADDR,v)
#define HWIO_SPM_VOTE_INT_CLR_PMIC_HANDSHAKE_CLR_BMSK                      0x80000000
#define HWIO_SPM_VOTE_INT_CLR_PMIC_HANDSHAKE_CLR_SHFT                            0x1f
#define HWIO_SPM_VOTE_INT_CLR_RPM_HANDSHAKE_CLR_BMSK                       0x40000000
#define HWIO_SPM_VOTE_INT_CLR_RPM_HANDSHAKE_CLR_SHFT                             0x1e
#define HWIO_SPM_VOTE_INT_CLR_PWR_CTL_CLR_BMSK                                   0x3f
#define HWIO_SPM_VOTE_INT_CLR_PWR_CTL_CLR_SHFT                                    0x0

#define HWIO_APPS_BOOTFSM_CTL_ADDR                                         (APCS_GLB_REG_BASE      + 0x00000050)
#define HWIO_APPS_BOOTFSM_CTL_OFFS                                         (APCS_GLB_REG_BASE_OFFS + 0x00000050)
#define HWIO_APPS_BOOTFSM_CTL_RMSK                                               0xf3
#define HWIO_APPS_BOOTFSM_CTL_IN          \
        in_dword_masked(HWIO_APPS_BOOTFSM_CTL_ADDR, HWIO_APPS_BOOTFSM_CTL_RMSK)
#define HWIO_APPS_BOOTFSM_CTL_INM(m)      \
        in_dword_masked(HWIO_APPS_BOOTFSM_CTL_ADDR, m)
#define HWIO_APPS_BOOTFSM_CTL_OUT(v)      \
        out_dword(HWIO_APPS_BOOTFSM_CTL_ADDR,v)
#define HWIO_APPS_BOOTFSM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APPS_BOOTFSM_CTL_ADDR,m,v,HWIO_APPS_BOOTFSM_CTL_IN)
#define HWIO_APPS_BOOTFSM_CTL_STATE_OVERIDE_VAL_BMSK                             0xf0
#define HWIO_APPS_BOOTFSM_CTL_STATE_OVERIDE_VAL_SHFT                              0x4
#define HWIO_APPS_BOOTFSM_CTL_STATE_SW_MODE_BMSK                                  0x2
#define HWIO_APPS_BOOTFSM_CTL_STATE_SW_MODE_SHFT                                  0x1
#define HWIO_APPS_BOOTFSM_CTL_STATE_OVERIDE_BMSK                                  0x1
#define HWIO_APPS_BOOTFSM_CTL_STATE_OVERIDE_SHFT                                  0x0

#define HWIO_APPS_BOOTFSM_STATUS_ADDR                                      (APCS_GLB_REG_BASE      + 0x00000054)
#define HWIO_APPS_BOOTFSM_STATUS_OFFS                                      (APCS_GLB_REG_BASE_OFFS + 0x00000054)
#define HWIO_APPS_BOOTFSM_STATUS_RMSK                                      0xffffffff
#define HWIO_APPS_BOOTFSM_STATUS_IN          \
        in_dword_masked(HWIO_APPS_BOOTFSM_STATUS_ADDR, HWIO_APPS_BOOTFSM_STATUS_RMSK)
#define HWIO_APPS_BOOTFSM_STATUS_INM(m)      \
        in_dword_masked(HWIO_APPS_BOOTFSM_STATUS_ADDR, m)
#define HWIO_APPS_BOOTFSM_STATUS_BOOTFSM_STATUS_BMSK                       0xffffffff
#define HWIO_APPS_BOOTFSM_STATUS_BOOTFSM_STATUS_SHFT                              0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_GCC
 *--------------------------------------------------------------------------*/

#define APCS_GCC_REG_BASE                                          (A7SS_BASE      + 0x00011000)
#define APCS_GCC_REG_BASE_OFFS                                     0x00011000

#define HWIO_APCS_GCCSECURE_ADDR                                   (APCS_GCC_REG_BASE      + 0x00000000)
#define HWIO_APCS_GCCSECURE_OFFS                                   (APCS_GCC_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_GCCSECURE_RMSK                                   0xffffffff
#define HWIO_APCS_GCCSECURE_IN          \
        in_dword_masked(HWIO_APCS_GCCSECURE_ADDR, HWIO_APCS_GCCSECURE_RMSK)
#define HWIO_APCS_GCCSECURE_INM(m)      \
        in_dword_masked(HWIO_APCS_GCCSECURE_ADDR, m)
#define HWIO_APCS_GCCSECURE_OUT(v)      \
        out_dword(HWIO_APCS_GCCSECURE_ADDR,v)
#define HWIO_APCS_GCCSECURE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_GCCSECURE_ADDR,m,v,HWIO_APCS_GCCSECURE_IN)
#define HWIO_APCS_GCCSECURE_APCS_GCCSECURE_BMSK                    0xffffffff
#define HWIO_APCS_GCCSECURE_APCS_GCCSECURE_SHFT                           0x0

#define HWIO_APCS_IPC_SECURITY_ADDR                                (APCS_GCC_REG_BASE      + 0x00000004)
#define HWIO_APCS_IPC_SECURITY_OFFS                                (APCS_GCC_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_IPC_SECURITY_RMSK                                0xffffffff
#define HWIO_APCS_IPC_SECURITY_IN          \
        in_dword_masked(HWIO_APCS_IPC_SECURITY_ADDR, HWIO_APCS_IPC_SECURITY_RMSK)
#define HWIO_APCS_IPC_SECURITY_INM(m)      \
        in_dword_masked(HWIO_APCS_IPC_SECURITY_ADDR, m)
#define HWIO_APCS_IPC_SECURITY_OUT(v)      \
        out_dword(HWIO_APCS_IPC_SECURITY_ADDR,v)
#define HWIO_APCS_IPC_SECURITY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_IPC_SECURITY_ADDR,m,v,HWIO_APCS_IPC_SECURITY_IN)
#define HWIO_APCS_IPC_SECURITY_APCS_IPC_SECURITY_BMSK              0xffffffff
#define HWIO_APCS_IPC_SECURITY_APCS_IPC_SECURITY_SHFT                     0x0

#define HWIO_APCS_IPC_ADDR                                         (APCS_GCC_REG_BASE      + 0x00000008)
#define HWIO_APCS_IPC_OFFS                                         (APCS_GCC_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_IPC_RMSK                                           0xffff07
#define HWIO_APCS_IPC_OUT(v)      \
        out_dword(HWIO_APCS_IPC_ADDR,v)
#define HWIO_APCS_IPC_SPARE_IPC_BMSK                                 0xf00000
#define HWIO_APCS_IPC_SPARE_IPC_SHFT                                     0x14
#define HWIO_APCS_IPC_WCN_IPC_BMSK                                    0xf0000
#define HWIO_APCS_IPC_WCN_IPC_SHFT                                       0x10
#define HWIO_APCS_IPC_MPSS_IPC_BMSK                                    0xf000
#define HWIO_APCS_IPC_MPSS_IPC_SHFT                                       0xc
#define HWIO_APCS_IPC_ADSP_IPC_BMSK                                     0xf00
#define HWIO_APCS_IPC_ADSP_IPC_SHFT                                       0x8
#define HWIO_APCS_IPC_RPM_IPC_BMSK                                        0x7
#define HWIO_APCS_IPC_RPM_IPC_SHFT                                        0x0

#define HWIO_APCS_PWR_CTL_OVERRIDE_ADDR                            (APCS_GCC_REG_BASE      + 0x0000000c)
#define HWIO_APCS_PWR_CTL_OVERRIDE_OFFS                            (APCS_GCC_REG_BASE_OFFS + 0x0000000c)
#define HWIO_APCS_PWR_CTL_OVERRIDE_RMSK                               0x103ff
#define HWIO_APCS_PWR_CTL_OVERRIDE_IN          \
        in_dword_masked(HWIO_APCS_PWR_CTL_OVERRIDE_ADDR, HWIO_APCS_PWR_CTL_OVERRIDE_RMSK)
#define HWIO_APCS_PWR_CTL_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_APCS_PWR_CTL_OVERRIDE_ADDR, m)
#define HWIO_APCS_PWR_CTL_OVERRIDE_OUT(v)      \
        out_dword(HWIO_APCS_PWR_CTL_OVERRIDE_ADDR,v)
#define HWIO_APCS_PWR_CTL_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_PWR_CTL_OVERRIDE_ADDR,m,v,HWIO_APCS_PWR_CTL_OVERRIDE_IN)
#define HWIO_APCS_PWR_CTL_OVERRIDE_L2_RET_SLP_DIS_BMSK                0x10000
#define HWIO_APCS_PWR_CTL_OVERRIDE_L2_RET_SLP_DIS_SHFT                   0x10
#define HWIO_APCS_PWR_CTL_OVERRIDE_CLK_EN_BMSK                          0x3ff
#define HWIO_APCS_PWR_CTL_OVERRIDE_CLK_EN_SHFT                            0x0

#define HWIO_APCS_GCLK_STS_ADDR                                    (APCS_GCC_REG_BASE      + 0x00000010)
#define HWIO_APCS_GCLK_STS_OFFS                                    (APCS_GCC_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_GCLK_STS_RMSK                                         0x3ff
#define HWIO_APCS_GCLK_STS_IN          \
        in_dword_masked(HWIO_APCS_GCLK_STS_ADDR, HWIO_APCS_GCLK_STS_RMSK)
#define HWIO_APCS_GCLK_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_GCLK_STS_ADDR, m)
#define HWIO_APCS_GCLK_STS_STS_BMSK                                     0x3ff
#define HWIO_APCS_GCLK_STS_STS_SHFT                                       0x0

#define HWIO_APCS_L2_PWR_CTL_ADDR                                  (APCS_GCC_REG_BASE      + 0x00000014)
#define HWIO_APCS_L2_PWR_CTL_OFFS                                  (APCS_GCC_REG_BASE_OFFS + 0x00000014)
#define HWIO_APCS_L2_PWR_CTL_RMSK                                   0x3fff703
#define HWIO_APCS_L2_PWR_CTL_IN          \
        in_dword_masked(HWIO_APCS_L2_PWR_CTL_ADDR, HWIO_APCS_L2_PWR_CTL_RMSK)
#define HWIO_APCS_L2_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_L2_PWR_CTL_ADDR, m)
#define HWIO_APCS_L2_PWR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_L2_PWR_CTL_ADDR,v)
#define HWIO_APCS_L2_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_L2_PWR_CTL_ADDR,m,v,HWIO_APCS_L2_PWR_CTL_IN)
#define HWIO_APCS_L2_PWR_CTL_L2_HS_CNT_BMSK                         0x3ff0000
#define HWIO_APCS_L2_PWR_CTL_L2_HS_CNT_SHFT                              0x10
#define HWIO_APCS_L2_PWR_CTL_PLL_CLAMP_BMSK                            0x8000
#define HWIO_APCS_L2_PWR_CTL_PLL_CLAMP_SHFT                               0xf
#define HWIO_APCS_L2_PWR_CTL_LVE_BMSK                                  0x4000
#define HWIO_APCS_L2_PWR_CTL_LVE_SHFT                                     0xe
#define HWIO_APCS_L2_PWR_CTL_L2_RET_SLP_BMSK                           0x2000
#define HWIO_APCS_L2_PWR_CTL_L2_RET_SLP_SHFT                              0xd
#define HWIO_APCS_L2_PWR_CTL_SYS_RESET_BMSK                            0x1000
#define HWIO_APCS_L2_PWR_CTL_SYS_RESET_SHFT                               0xc
#define HWIO_APCS_L2_PWR_CTL_L2_HS_RST_BMSK                             0x400
#define HWIO_APCS_L2_PWR_CTL_L2_HS_RST_SHFT                               0xa
#define HWIO_APCS_L2_PWR_CTL_L2_HS_EN_BMSK                              0x200
#define HWIO_APCS_L2_PWR_CTL_L2_HS_EN_SHFT                                0x9
#define HWIO_APCS_L2_PWR_CTL_L2_HS_CLAMP_BMSK                           0x100
#define HWIO_APCS_L2_PWR_CTL_L2_HS_CLAMP_SHFT                             0x8
#define HWIO_APCS_L2_PWR_CTL_L2_ARRAY_HS_BMSK                             0x3
#define HWIO_APCS_L2_PWR_CTL_L2_ARRAY_HS_SHFT                             0x0

#define HWIO_APCS_PWR_STS_ADDR                                     (APCS_GCC_REG_BASE      + 0x00000018)
#define HWIO_APCS_PWR_STS_OFFS                                     (APCS_GCC_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_PWR_STS_RMSK                                         0x1ffb
#define HWIO_APCS_PWR_STS_IN          \
        in_dword_masked(HWIO_APCS_PWR_STS_ADDR, HWIO_APCS_PWR_STS_RMSK)
#define HWIO_APCS_PWR_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_PWR_STS_ADDR, m)
#define HWIO_APCS_PWR_STS_SPM_SLP_STATE_BMSK                           0x1000
#define HWIO_APCS_PWR_STS_SPM_SLP_STATE_SHFT                              0xc
#define HWIO_APCS_PWR_STS_SAW_SLP_ACK_BMSK                              0x800
#define HWIO_APCS_PWR_STS_SAW_SLP_ACK_SHFT                                0xb
#define HWIO_APCS_PWR_STS_DBG_RST_STS_BMSK                              0x400
#define HWIO_APCS_PWR_STS_DBG_RST_STS_SHFT                                0xa
#define HWIO_APCS_PWR_STS_L2_HS_RST_STS_BMSK                            0x200
#define HWIO_APCS_PWR_STS_L2_HS_RST_STS_SHFT                              0x9
#define HWIO_APCS_PWR_STS_L2_CLMP_STS_BMSK                              0x100
#define HWIO_APCS_PWR_STS_L2_CLMP_STS_SHFT                                0x8
#define HWIO_APCS_PWR_STS_L2_RET_SLP_STS_BMSK                            0x80
#define HWIO_APCS_PWR_STS_L2_RET_SLP_STS_SHFT                             0x7
#define HWIO_APCS_PWR_STS_L2_HS_STS_BMSK                                 0x60
#define HWIO_APCS_PWR_STS_L2_HS_STS_SHFT                                  0x5
#define HWIO_APCS_PWR_STS_DBG_PWRUP_REQ_BMSK                             0x10
#define HWIO_APCS_PWR_STS_DBG_PWRUP_REQ_SHFT                              0x4
#define HWIO_APCS_PWR_STS_L2_FS_STS_BMSK                                  0x8
#define HWIO_APCS_PWR_STS_L2_FS_STS_SHFT                                  0x3
#define HWIO_APCS_PWR_STS_L2_CLK_IDLE_BMSK                                0x2
#define HWIO_APCS_PWR_STS_L2_CLK_IDLE_SHFT                                0x1
#define HWIO_APCS_PWR_STS_L2_SLV_IDLE_BMSK                                0x1
#define HWIO_APCS_PWR_STS_L2_SLV_IDLE_SHFT                                0x0

#define HWIO_APCS_CLK_DIAG_ADDR                                    (APCS_GCC_REG_BASE      + 0x0000001c)
#define HWIO_APCS_CLK_DIAG_OFFS                                    (APCS_GCC_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_CLK_DIAG_RMSK                                          0x38
#define HWIO_APCS_CLK_DIAG_IN          \
        in_dword_masked(HWIO_APCS_CLK_DIAG_ADDR, HWIO_APCS_CLK_DIAG_RMSK)
#define HWIO_APCS_CLK_DIAG_INM(m)      \
        in_dword_masked(HWIO_APCS_CLK_DIAG_ADDR, m)
#define HWIO_APCS_CLK_DIAG_OUT(v)      \
        out_dword(HWIO_APCS_CLK_DIAG_ADDR,v)
#define HWIO_APCS_CLK_DIAG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CLK_DIAG_ADDR,m,v,HWIO_APCS_CLK_DIAG_IN)
#define HWIO_APCS_CLK_DIAG_FAST_CLK_SEL_BMSK                             0x38
#define HWIO_APCS_CLK_DIAG_FAST_CLK_SEL_SHFT                              0x3

#define HWIO_APCS_ALL_TSTBUS_SEL_ADDR                              (APCS_GCC_REG_BASE      + 0x00000020)
#define HWIO_APCS_ALL_TSTBUS_SEL_OFFS                              (APCS_GCC_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_ALL_TSTBUS_SEL_RMSK                                    0x1f
#define HWIO_APCS_ALL_TSTBUS_SEL_IN          \
        in_dword_masked(HWIO_APCS_ALL_TSTBUS_SEL_ADDR, HWIO_APCS_ALL_TSTBUS_SEL_RMSK)
#define HWIO_APCS_ALL_TSTBUS_SEL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALL_TSTBUS_SEL_ADDR, m)
#define HWIO_APCS_ALL_TSTBUS_SEL_OUT(v)      \
        out_dword(HWIO_APCS_ALL_TSTBUS_SEL_ADDR,v)
#define HWIO_APCS_ALL_TSTBUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALL_TSTBUS_SEL_ADDR,m,v,HWIO_APCS_ALL_TSTBUS_SEL_IN)
#define HWIO_APCS_ALL_TSTBUS_SEL_EN_BMSK                                 0x10
#define HWIO_APCS_ALL_TSTBUS_SEL_EN_SHFT                                  0x4
#define HWIO_APCS_ALL_TSTBUS_SEL_SEL_BMSK                                 0xf
#define HWIO_APCS_ALL_TSTBUS_SEL_SEL_SHFT                                 0x0

#define HWIO_APCS_DBG_PWR_CTL_ADDR                                 (APCS_GCC_REG_BASE      + 0x00000024)
#define HWIO_APCS_DBG_PWR_CTL_OFFS                                 (APCS_GCC_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_DBG_PWR_CTL_RMSK                                        0x1
#define HWIO_APCS_DBG_PWR_CTL_IN          \
        in_dword_masked(HWIO_APCS_DBG_PWR_CTL_ADDR, HWIO_APCS_DBG_PWR_CTL_RMSK)
#define HWIO_APCS_DBG_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_DBG_PWR_CTL_ADDR, m)
#define HWIO_APCS_DBG_PWR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_DBG_PWR_CTL_ADDR,v)
#define HWIO_APCS_DBG_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_DBG_PWR_CTL_ADDR,m,v,HWIO_APCS_DBG_PWR_CTL_IN)
#define HWIO_APCS_DBG_PWR_CTL_REQ_BMSK                                    0x1
#define HWIO_APCS_DBG_PWR_CTL_REQ_SHFT                                    0x0

#define HWIO_APCS_L2_AUX_CLK_SEL_ADDR                              (APCS_GCC_REG_BASE      + 0x00000028)
#define HWIO_APCS_L2_AUX_CLK_SEL_OFFS                              (APCS_GCC_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_L2_AUX_CLK_SEL_RMSK                                     0x3
#define HWIO_APCS_L2_AUX_CLK_SEL_IN          \
        in_dword_masked(HWIO_APCS_L2_AUX_CLK_SEL_ADDR, HWIO_APCS_L2_AUX_CLK_SEL_RMSK)
#define HWIO_APCS_L2_AUX_CLK_SEL_INM(m)      \
        in_dword_masked(HWIO_APCS_L2_AUX_CLK_SEL_ADDR, m)
#define HWIO_APCS_L2_AUX_CLK_SEL_OUT(v)      \
        out_dword(HWIO_APCS_L2_AUX_CLK_SEL_ADDR,v)
#define HWIO_APCS_L2_AUX_CLK_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_L2_AUX_CLK_SEL_ADDR,m,v,HWIO_APCS_L2_AUX_CLK_SEL_IN)
#define HWIO_APCS_L2_AUX_CLK_SEL_APCS_L2_AUX_CLK_SEL_BMSK                 0x3
#define HWIO_APCS_L2_AUX_CLK_SEL_APCS_L2_AUX_CLK_SEL_SHFT                 0x0

#define HWIO_APCS_SPARE_ADDR                                       (APCS_GCC_REG_BASE      + 0x0000002c)
#define HWIO_APCS_SPARE_OFFS                                       (APCS_GCC_REG_BASE_OFFS + 0x0000002c)
#define HWIO_APCS_SPARE_RMSK                                       0xffffffff
#define HWIO_APCS_SPARE_IN          \
        in_dword_masked(HWIO_APCS_SPARE_ADDR, HWIO_APCS_SPARE_RMSK)
#define HWIO_APCS_SPARE_INM(m)      \
        in_dword_masked(HWIO_APCS_SPARE_ADDR, m)
#define HWIO_APCS_SPARE_OUT(v)      \
        out_dword(HWIO_APCS_SPARE_ADDR,v)
#define HWIO_APCS_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_SPARE_ADDR,m,v,HWIO_APCS_SPARE_IN)
#define HWIO_APCS_SPARE_BITS_BMSK                                  0xffffffff
#define HWIO_APCS_SPARE_BITS_SHFT                                         0x0

#define HWIO_APCS_SPARE_STS_ADDR                                   (APCS_GCC_REG_BASE      + 0x00000030)
#define HWIO_APCS_SPARE_STS_OFFS                                   (APCS_GCC_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_SPARE_STS_RMSK                                         0xff
#define HWIO_APCS_SPARE_STS_IN          \
        in_dword_masked(HWIO_APCS_SPARE_STS_ADDR, HWIO_APCS_SPARE_STS_RMSK)
#define HWIO_APCS_SPARE_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_SPARE_STS_ADDR, m)
#define HWIO_APCS_SPARE_STS_BITS_BMSK                                    0xff
#define HWIO_APCS_SPARE_STS_BITS_SHFT                                     0x0

#define HWIO_XPU_STATUS_ADDR                                       (APCS_GCC_REG_BASE      + 0x00000034)
#define HWIO_XPU_STATUS_OFFS                                       (APCS_GCC_REG_BASE_OFFS + 0x00000034)
#define HWIO_XPU_STATUS_RMSK                                              0x7
#define HWIO_XPU_STATUS_IN          \
        in_dword_masked(HWIO_XPU_STATUS_ADDR, HWIO_XPU_STATUS_RMSK)
#define HWIO_XPU_STATUS_INM(m)      \
        in_dword_masked(HWIO_XPU_STATUS_ADDR, m)
#define HWIO_XPU_STATUS_VMIDENSTATUS_BMSK                                 0x4
#define HWIO_XPU_STATUS_VMIDENSTATUS_SHFT                                 0x2
#define HWIO_XPU_STATUS_NSENSTATUS_BMSK                                   0x2
#define HWIO_XPU_STATUS_NSENSTATUS_SHFT                                   0x1
#define HWIO_XPU_STATUS_MSAENSTATUS_BMSK                                  0x1
#define HWIO_XPU_STATUS_MSAENSTATUS_SHFT                                  0x0

#define HWIO_APCS_HW_EVENT_SEL_n_ADDR(n)                           (APCS_GCC_REG_BASE      + 0x00000038 + 0x4 * (n))
#define HWIO_APCS_HW_EVENT_SEL_n_OFFS(n)                           (APCS_GCC_REG_BASE_OFFS + 0x00000038 + 0x4 * (n))
#define HWIO_APCS_HW_EVENT_SEL_n_RMSK                              0x80000003
#define HWIO_APCS_HW_EVENT_SEL_n_MAXn                                      31
#define HWIO_APCS_HW_EVENT_SEL_n_INI(n)        \
        in_dword_masked(HWIO_APCS_HW_EVENT_SEL_n_ADDR(n), HWIO_APCS_HW_EVENT_SEL_n_RMSK)
#define HWIO_APCS_HW_EVENT_SEL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_APCS_HW_EVENT_SEL_n_ADDR(n), mask)
#define HWIO_APCS_HW_EVENT_SEL_n_OUTI(n,val)    \
        out_dword(HWIO_APCS_HW_EVENT_SEL_n_ADDR(n),val)
#define HWIO_APCS_HW_EVENT_SEL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_APCS_HW_EVENT_SEL_n_ADDR(n),mask,val,HWIO_APCS_HW_EVENT_SEL_n_INI(n))
#define HWIO_APCS_HW_EVENT_SEL_n_EN_BMSK                           0x80000000
#define HWIO_APCS_HW_EVENT_SEL_n_EN_SHFT                                 0x1f
#define HWIO_APCS_HW_EVENT_SEL_n_SEL_BMSK                                 0x3
#define HWIO_APCS_HW_EVENT_SEL_n_SEL_SHFT                                 0x0


#endif /* __HWIO__ */
