# CMOS工艺翻译

Refer to Chapter 2 PPT in courseware, P61-64

---

Define active areas
Etch and fill trenches

->

Implant well regions

->

Deposit and pattern polysilicon layer

->

Implant source and drain regions and substrate contacts

->

Create contact and via windows
Deposit and pattern metal layers

Translate:

定义活动区域
蚀刻和填充沟槽

->

注入阱区域

->

沉积并刻画多晶硅层

->

注入源区和漏区以及衬底接触区

->

创建接触和过孔窗口
沉积并刻画金属层

## 简化的CMOS工艺流程

(a) Base material: p+ substrate with p-epi layer

(b) After deposition of gate-oxide and sacrificial nitride (acts as a buffer layer)

(c) After plasma etch of insulating trenches using the inverse of the active area mask

(d) After trench filling, CMP planarization, and removal of sacrificial nitride

(e) After n-well and $V_{\text{TP}}$ adjust implants

(f) After p-well and $V_{\text{TN}}$  adjust implants

(g) After polysilicon deposition and etch

(h) After n+ source/drain and p+ source/drain implants. These steps also dope the polysilicon.

(i) After deposition of SiO2 insulator and contact hole etch.

(j) After deposition and patterning of first Al layer.

(k) After deposition of SiO2 insulator, etching of via’s, deposition and patterning of second layer of Al.

Translate:

(a) 基底材料：p+ 衬底和 p-外延层

* p+ 衬底： 掺杂了较多接受电洞的杂质，使其呈现 p 型导电特性。
* p-外延层： 在 p+ 衬底上生长的一层薄的 p 型硅层。

(b) 沉积栅极氧化物和牺牲氮化物（用作缓冲层）后

* 栅极氧化物： 用于绝缘栅极和衬底的二氧化硅 (SiO₂) 薄层。
* 牺牲氮化物： 用作蚀刻过程的缓冲层，随后会被去除。

(c) 使用活性区掩膜的反相进行等离子体刻蚀绝缘沟槽后

* 等离子体刻蚀： 利用等离子体去除材料的工艺。
* 绝缘沟槽： 在衬底上蚀刻出的沟槽，用于隔离器件的不同部分。
* 活性区掩膜： 用于定义器件活动区域的掩膜图案。
* 反相： 指掩膜上的图案与实际要蚀刻的图形相反。

(d) 填埋沟槽、化学机械抛光 (CMP) 平坦化并去除牺牲氮化物后

* 填埋沟槽： 将蚀刻出的沟槽用介电材料填满。
* 化学机械抛光 (CMP)： 利用化学药品和研磨垫子使表面平坦化的工艺。

(e) 进行 n阱和调整阈值电压 (V_TP) 的注入后

* n 阱： 在 p 型衬底中注入浅 n 型杂质形成的区域，用于制造 NMOS 晶体管。
* 调整阈值电压 (V_TP)： 通过注入特定的杂质来调整晶体管导通的难易程度。

(f) 进行 p 阱和调整阈值电压 (V_TN) 的注入后

* p 阱： 在 n 型外延层中注入浅 p 型杂质形成的区域，用于制造 PMOS 晶体管。

(g) 沉积并刻划多晶硅后

* 多晶硅： 由许多小晶粒组成的硅材料，常用于制造晶体管的栅极。

(h) 进行 n+ 源/漏区和 p+ 源/漏区注入后。这些步骤也同时掺杂了多晶硅

* 源区 (Source)： 场效应晶体管的三个端子之一，主要负责提供载流子。
* 漏区 (Drain)： 场效应晶体管的三个端子之一，主要负责收集载流子。
* n+ 和 p+： 表示掺杂浓度较高的 n 型和 p 型区域，导电性更强。
* 同时掺杂多晶硅： 注入源/漏区的杂质也会同时进入多晶硅层，改变其导电特性。

(i) 沉积二氧化硅绝缘层并蚀刻接触孔后

* 接触孔： 贯穿绝缘层的孔洞，用于形成器件不同部分之间的电气连接。

(j) 沉积并刻划第一层铝 (Al) 后

* 铝 (Al)： 常用于 CMOS 工艺中的金属互连层材料。

(k) 沉积二氧化硅绝缘层、蚀刻通孔 (Via)、沉积并刻划第二层铝后

* 通孔 (Via)： 垂直贯穿绝缘层的金属化孔洞，用于连接不同金属层的电气通路。
