+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                               ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; msb_version_hexss_inst                                                                                  ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lsb_version_hexss_inst                                                                                  ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; msb_tx_hexss_inst                                                                                       ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lsb_tx_hexss_inst                                                                                       ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; msb_disp_hexss_inst                                                                                     ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lsb_disp_hexss_inst                                                                                     ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; msb_mem_hexss_inst                                                                                      ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lsb_mem_hexss_inst                                                                                      ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|led_inst                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|tx_path_inst|tx_wbm_inst                                                                   ; 35    ; 3              ; 0            ; 3              ; 44     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|tx_path_inst|wbs_reg_inst                                                                  ; 27    ; 0              ; 2            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|tx_path_inst|\rd_burst_reg_generate:0:gen_rd_burst_reg_inst                                ; 17    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|tx_path_inst|\rd_burst_reg_generate:1:gen_rd_burst_reg_inst                                ; 17    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|tx_path_inst|gen_reg_addr_reg_inst                                                         ; 17    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|tx_path_inst|gen_dbg_cmd_reg_inst                                                          ; 17    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|tx_path_inst|gen_reg_type_inst                                                             ; 17    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|tx_path_inst|fifo_inst1                                                                    ; 13    ; 8              ; 0            ; 8              ; 18     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|tx_path_inst|ram_inst1                                                                     ; 32    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|tx_path_inst|checksum_inst_enc                                                             ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|tx_path_inst|mp_enc1                                                                       ; 54    ; 7              ; 0            ; 7              ; 38     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|tx_path_inst|uart_tx_c                                                                     ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|tx_path_inst                                                                               ; 45    ; 1              ; 16           ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|rx_path_inst|checksum_inst_dec                                                             ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|rx_path_inst|ram_inst1                                                                     ; 32    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|rx_path_inst|mp_dec1                                                                       ; 20    ; 18             ; 0            ; 18             ; 79     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|rx_path_inst|uart_rx_c                                                                     ; 3     ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|rx_path_inst                                                                               ; 14    ; 1              ; 8            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|sdr_ctrl                                                                                   ; 52    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|Symbol_Generator_Top_inst|mux2_inst                                         ; 22    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|Symbol_Generator_Top_inst|fifo_B                                            ; 13    ; 15             ; 0            ; 15             ; 24     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|Symbol_Generator_Top_inst|fifo_A                                            ; 13    ; 15             ; 0            ; 15             ; 24     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|Symbol_Generator_Top_inst|manager_inst                                      ; 28    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|Symbol_Generator_Top_inst|RAM_300_inst                                      ; 35    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|Symbol_Generator_Top_inst|opcode_store_inst|general_fifo_inst               ; 29    ; 5              ; 0            ; 5              ; 39     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|Symbol_Generator_Top_inst|opcode_store_inst                                 ; 38    ; 12             ; 10           ; 12             ; 37     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|Symbol_Generator_Top_inst|opcode_unite_inst                                 ; 11    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|Symbol_Generator_Top_inst                                                   ; 32    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|wbs_reg_inst                                                                ; 33    ; 2              ; 2            ; 2              ; 30     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|gen_reg_version_inst                                                        ; 23    ; 3              ; 0            ; 3              ; 10     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|gen_reg_opcode_unite_inst                                                   ; 23    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|gen_reg_lower_frame_inst                                                    ; 23    ; 3              ; 0            ; 3              ; 10     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|gen_reg_upper_frame_inst                                                    ; 23    ; 3              ; 0            ; 3              ; 10     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|gen_reg_type_inst                                                           ; 23    ; 3              ; 0            ; 3              ; 10     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|synth_pic_gen_inst                                                          ; 5     ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|vesa_gen_ctrl_inst                                                          ; 69    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|sc_fifo_inst                                                                ; 13    ; 26             ; 0            ; 26             ; 27     ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb             ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb             ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb            ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb            ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb            ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb            ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb           ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb           ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe9               ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|ws_dgrp                        ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|ws_bwp                         ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|ws_brp                         ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wraclr                         ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe5               ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rs_dgwp                        ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rdaclr                         ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|fifo_ram|altsyncram12|mux17    ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|fifo_ram|altsyncram12|mux16    ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|fifo_ram|altsyncram12|decode_b ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|fifo_ram|altsyncram12|decode15 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|fifo_ram|altsyncram12|decode14 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|fifo_ram|altsyncram12          ; 50    ; 9              ; 0            ; 9              ; 8      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|fifo_ram                       ; 40    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrptr_gp                       ; 3     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrptr_g1p                      ; 3     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|rdptr_g1p                      ; 3     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin               ; 14    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin               ; 14    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst|dcfifo_component|auto_generated                                ; 13    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|dc_fifo_inst                                                                ; 13    ; 13             ; 0            ; 13             ; 23     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|SG_WBM_IF_inst                                                              ; 39    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst|pixel_mng_inst                                                              ; 26    ; 34             ; 1            ; 34             ; 25     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|disp_ctrl_inst                                                                             ; 47    ; 7              ; 0            ; 7              ; 92     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|wbs_reg_inst                                                                  ; 27    ; 0              ; 2            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|\dbg_reg_generate:0:gen_reg_dbg_inst                                          ; 17    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|\dbg_reg_generate:1:gen_reg_dbg_inst                                          ; 17    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|\dbg_reg_generate:2:gen_reg_dbg_inst                                          ; 17    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|gen_reg_type_inst                                                             ; 17    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|mem_ctrl_rd_inst|wbm_inst                                                     ; 84    ; 1              ; 7            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|mem_ctrl_rd_inst|wbs_inst                                                     ; 67    ; 0              ; 1            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|mem_ctrl_rd_inst|ram1_inst|altsyncram_component|auto_generated|altsyncram1    ; 48    ; 9              ; 0            ; 9              ; 8      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|mem_ctrl_rd_inst|ram1_inst|altsyncram_component|auto_generated                ; 38    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|mem_ctrl_rd_inst|ram1_inst                                                    ; 38    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|mem_ctrl_rd_inst                                                              ; 99    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|arbiter_inst                                                                  ; 105   ; 0              ; 0            ; 0              ; 73     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|mem_ctrl_wr_inst|wbm_inst                                                     ; 63    ; 1              ; 6            ; 1              ; 82     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|mem_ctrl_wr_inst|wbs_inst                                                     ; 63    ; 1              ; 1            ; 1              ; 62     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|mem_ctrl_wr_inst|ram1_inst|altsyncram_component|auto_generated|altsyncram1    ; 48    ; 17             ; 0            ; 17             ; 16     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|mem_ctrl_wr_inst|ram1_inst|altsyncram_component|auto_generated                ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|mem_ctrl_wr_inst|ram1_inst                                                    ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst|mem_ctrl_wr_inst                                                              ; 69    ; 0              ; 0            ; 0              ; 75     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|mem_mng_inst                                                                               ; 87    ; 0              ; 0            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|intercon_x_inst                                                                            ; 54    ; 10             ; 0            ; 10             ; 75     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|intercon_y_inst                                                                            ; 77    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst|intercon_z_inst                                                                            ; 99    ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mds_top_inst                                                                                            ; 7     ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; global_nets_inst|reset_blk_inst|sync_rst_vesa_inst                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; global_nets_inst|reset_blk_inst|sync_rst_sys_inst                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; global_nets_inst|reset_blk_inst|sync_rst_sdram_inst                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; global_nets_inst|reset_blk_inst|rst_deb_inst                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; global_nets_inst|reset_blk_inst                                                                         ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; global_nets_inst|clk_blk_inst|pll_inst                                                                  ; 1     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; global_nets_inst|clk_blk_inst                                                                           ; 1     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; global_nets_inst                                                                                        ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
