41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Xavier Xu
22 12 54 56 34 0 \NUL
qxu39
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
19 9 311 68 292 0
wadr_1
19 11 246 70 227 0
wadr_0
19 11 201 70 182 0
update
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Xavier Xu
22 12 54 56 34 0 \NUL
qxu39
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
19 344 202 403 183 0
kpad_1
19 382 314 441 295 0
kpad_2
19 349 421 408 402 0
kpad_3
19 375 94 434 75 0
kpad_0
24 533 137 582 65 1 1 1
24 659 259 708 187 1 1 1
24 565 357 614 285 1 1 1
24 564 464 613 392 1 1 1
5 82 264 131 215 0
5 85 336 134 287 0
3 140 291 189 242 0 0
19 464 262 523 243 0
clear
15 278 92 327 43
5 555 279 604 230 0
15 524 420 573 371
15 508 320 557 271
15 597 214 646 165
19 394 364 453 345 0
clear
5 477 379 526 330 0
19 405 137 464 118 0
clear
5 481 149 530 100 0
3 185 189 234 140 0 0
20 704 106 763 87 0
reg0_0
20 758 251 817 232 0
reg0_1
20 713 328 772 309 0
reg0_2
20 711 446 770 427 0
reg0_3
22 330 38 517 18 0 \NUL
Register 0 Update and Clear
19 339 483 398 464 0
clear
5 430 500 479 451 0
22 637 497 902 477 0 \NUL
it pass the data from keypad and store it
1 431 84 534 85
1 400 192 660 207
1 67 236 83 239
1 86 311 65 301
1 128 239 141 252
1 141 280 131 311
1 566 305 438 304
1 405 411 565 412
1 520 252 556 254
1 324 67 547 67
1 673 189 643 189
1 554 295 579 287
1 570 395 578 394
1 450 354 478 354
1 461 127 482 124
1 673 255 601 254
1 579 353 523 354
1 547 133 527 124
1 186 266 186 178
1 231 164 660 225
1 534 103 231 164
1 231 164 566 323
1 231 164 565 430
1 186 150 67 191
1 579 85 705 96
1 705 207 759 241
1 611 305 714 318
1 610 412 712 436
1 395 473 431 475
1 476 475 578 460
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Xavier Xu
22 12 54 56 34 0 \NUL
qxu39
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
19 9 311 68 292 0
wadr_1
19 11 246 70 227 0
wadr_0
19 393 385 452 366 0
kpad_1
19 326 543 385 524 0
kpad_2
19 288 697 347 678 0
kpad_3
24 559 427 608 355 1 1 1
24 488 586 537 514 1 1 1
24 387 740 436 668 1 1 1
5 85 336 134 287 0
3 140 291 189 242 0 0
19 400 433 459 414 0
clear
5 479 447 528 398 0
3 186 243 235 194 0 0
15 395 666 444 617
15 478 508 527 459
15 516 366 565 317
19 121 772 180 753 0
clear
5 230 788 279 739 0
19 298 592 357 573 0
clear
5 408 607 457 558 0
15 527 183 576 134
19 391 210 450 191 0
kpad_0
24 562 253 611 181 1 1 1
19 412 253 471 234 0
clear
5 508 270 557 221 0
19 11 201 70 182 0
update
20 670 201 729 182 0
reg1_0
20 662 390 721 371 0
reg1_1
20 668 542 727 523 0
reg1_2
20 782 686 841 667 0
reg1_3
22 342 31 527 11 0 \NUL
Register 1 Update and clear
1 449 375 560 375
1 86 311 65 301
1 141 280 131 311
1 489 534 382 533
1 344 687 388 688
1 456 423 480 422
1 186 266 187 232
1 232 218 560 393
1 563 219 232 218
1 232 218 489 552
1 232 218 388 706
1 573 357 562 341
1 524 483 502 516
1 441 641 401 670
1 177 762 231 763
1 354 582 409 582
1 573 423 525 422
1 502 582 454 582
1 276 763 401 736
1 447 200 563 201
1 576 183 573 158
1 141 252 67 236
1 468 243 509 245
1 554 245 576 249
1 67 191 187 204
1 608 201 671 191
1 605 375 663 380
1 534 534 669 532
1 433 688 783 676
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Xavier Xu
22 12 54 56 34 0 \NUL
qxu39
22 12 102 127 82 0 \NUL
CSE 12,Fall 2021
19 9 311 68 292 0
wadr_1
19 11 246 70 227 0
wadr_0
19 339 297 398 278 0
kpad_1
19 328 444 387 425 0
kpad_2
19 309 585 368 566 0
kpad_3
24 541 340 590 268 1 1 1
24 490 489 539 417 1 1 1
24 408 626 457 554 1 1 1
5 80 272 129 223 0
3 140 291 189 242 0 0
19 323 354 382 335 0
clear
5 476 372 525 323 0
3 186 243 235 194 0 0
15 392 556 441 507
15 457 435 506 386
15 480 275 529 226
19 241 685 300 666 0
clear
5 334 700 383 651 0
19 317 491 376 472 0
clear
5 418 508 467 459 0
15 410 132 459 83
19 334 149 393 130 0
kpad_0
24 458 197 507 125 1 1 1
19 324 227 383 208 0
clear
5 400 235 449 186 0
19 19 207 78 188 0
update
20 554 177 613 158 0
reg2_0
20 759 308 818 289 0
reg2_1
20 666 480 725 461 0
reg2_2
20 648 606 707 587 0
reg2_3
22 349 43 532 23 0 \NUL
Register 2 update and clear
1 395 287 542 288
1 491 437 384 434
1 365 575 409 574
1 379 344 477 347
1 186 266 187 232
1 232 218 542 306
1 459 163 232 218
1 232 218 491 455
1 232 218 409 592
1 555 270 526 250
1 503 410 504 419
1 438 531 422 556
1 297 675 335 675
1 373 481 419 483
1 555 336 522 347
1 504 485 464 483
1 380 675 422 622
1 390 139 459 145
1 472 127 456 107
1 380 217 401 210
1 446 210 472 193
1 126 247 141 252
1 81 247 67 236
1 65 301 141 280
1 75 197 187 204
1 504 145 555 167
1 587 288 760 298
1 536 437 667 470
1 454 574 649 596
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Xavier Xu
22 12 54 56 34 0 \NUL
qxu39
22 12 102 135 82 0 \NUL
CSE 12,  Fall 2021
19 9 311 68 292 0
wadr_1
19 11 246 70 227 0
wadr_0
19 501 386 560 367 0
kpad_1
19 419 524 478 505 0
kpad_2
19 288 648 347 629 0
kpad_3
24 606 425 655 353 1 1 1
24 493 565 542 493 1 1 1
24 385 691 434 619 1 1 1
3 140 291 189 242 0 0
19 418 437 477 418 0
clear
5 536 444 585 395 0
3 186 243 235 194 0 0
15 344 628 393 579
15 448 504 497 455
15 552 355 601 306
19 195 696 254 677 0
clear
5 331 711 380 662 0
19 334 571 393 552 0
clear
5 434 586 483 537 0
15 598 170 647 121
19 478 194 537 175 0
kpad_0
24 667 242 716 170 1 1 1
19 438 313 497 294 0
clear
5 584 261 633 212 0
19 11 201 70 182 0
update
20 771 176 830 157 0
reg3_0
20 747 361 806 342 0
reg3_1
20 748 506 807 487 0
reg3_2
20 695 637 754 618 0
reg3_3
22 343 38 526 18 0 \NUL
Register 3 update and clear
1 557 376 607 373
1 494 513 475 514
1 344 638 386 639
1 474 427 537 419
1 186 266 187 232
1 232 218 607 391
1 668 208 232 218
1 232 218 494 531
1 232 218 386 657
1 620 355 598 330
1 494 479 507 495
1 390 603 399 621
1 251 686 332 686
1 390 561 435 561
1 620 421 582 419
1 507 561 480 561
1 377 686 399 687
1 534 184 668 190
1 681 172 644 145
1 141 252 67 236
1 494 303 585 236
1 630 236 681 238
1 141 280 65 301
1 67 191 187 204
1 713 190 772 166
1 652 373 748 351
1 539 513 749 496
1 431 639 696 627
38 6
19 98 349 157 330 0
adr1_1
19 89 325 148 306 0
adr1_0
31 255 306 304 221 0 1
19 46 238 105 219 0
reg1_0
19 71 301 130 282 0
reg0_0
19 47 270 106 251 0
reg2_0
19 116 211 175 192 0
reg3_0
20 344 277 403 258 0
in1_0
19 490 353 549 334 0
adr1_1
19 491 326 550 307 0
adr1_0
31 705 294 754 209 0 1
19 495 228 554 209 0
reg1_1
19 500 286 559 267 0
reg0_1
19 485 258 544 239 0
reg2_1
19 515 201 574 182 0
reg3_1
20 767 248 826 229 0
in1_1
19 86 604 145 585 0
adr1_1
19 83 554 142 535 0
adr1_0
31 289 534 338 449 0 1
19 69 478 128 459 0
reg1_2
19 17 528 76 509 0
reg0_2
19 73 498 132 479 0
reg2_2
19 106 448 165 429 0
reg3_2
20 354 505 413 486 0
in1_2
19 494 591 553 572 0
adr1_1
19 492 554 551 535 0
adr1_0
31 642 520 691 435 0 1
19 489 477 548 458 0
reg1_3
19 492 525 551 506 0
reg0_3
19 485 494 544 475 0
reg2_3
19 488 458 547 439 0
reg3_3
20 705 484 764 465 0
in1_3
14 617 345 666 296
14 173 361 222 312
14 242 602 291 553
14 592 642 641 593
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Xavier Xu
22 12 54 56 34 0 \NUL
qxu39
22 13 102 132 82 0 \NUL
CSE 12, Fall 2021
22 279 158 353 138 0 \NUL
ALU input1
22 318 401 560 381 0 \NUL
it takes input and store into registers
1 102 228 256 254
1 103 260 256 260
1 345 267 301 260
1 551 218 706 242
1 541 248 706 248
1 768 238 751 248
1 125 468 290 482
1 129 488 290 488
1 355 495 335 488
1 545 467 643 468
1 541 484 643 474
1 706 474 688 474
1 663 320 706 290
1 256 302 219 336
1 290 530 288 577
1 643 516 638 617
1 256 284 145 315
1 154 339 256 290
1 706 272 547 316
1 546 343 706 278
1 290 512 139 544
1 142 594 290 518
1 643 498 548 544
1 643 504 550 581
1 256 248 172 201
1 127 291 256 266
1 706 236 571 191
1 556 276 706 254
1 290 476 162 438
1 290 494 73 518
1 643 462 544 448
1 548 515 643 480
38 7
19 51 340 110 321 0
adr2_1
19 40 323 99 304 0
adr2_0
31 194 289 243 204 0 1
19 37 246 96 227 0
reg1_0
19 24 302 83 283 0
reg0_0
19 27 276 86 257 0
reg2_0
19 33 225 92 206 0
reg3_0
20 269 253 328 234 0
in2_0
19 767 346 826 327 0
adr2_1
19 748 325 807 306 0
adr2_0
31 959 288 1008 203 0 1
19 746 233 805 214 0
reg1_1
19 729 301 788 282 0
reg0_1
19 707 267 766 248 0
reg2_1
19 766 206 825 187 0
reg3_1
20 1038 259 1097 240 0
in2_1
19 83 590 142 571 0
adr2_1
19 77 560 136 541 0
adr2_0
31 295 521 344 436 0 1
19 83 473 142 454 0
reg1_2
19 88 527 147 508 0
reg0_2
19 73 503 132 484 0
reg2_2
19 98 443 157 424 0
reg3_2
20 372 485 431 466 0
in2_2
19 740 571 799 552 0
adr2_1
19 725 537 784 518 0
adr2_0
31 961 475 1010 390 0 1
19 755 435 814 416 0
reg1_3
19 737 495 796 476 0
reg0_3
19 729 465 788 446 0
reg2_3
19 716 409 775 390 0
reg3_3
20 1056 438 1115 419 0
in2_3
14 889 324 938 275
14 138 336 187 287
14 239 573 288 524
14 905 514 954 465
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Xavier Xu
22 12 54 56 34 0 \NUL
qxu39
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 342 137 416 117 0 \NUL
ALU input2
1 93 236 195 237
1 83 266 195 243
1 270 243 240 243
1 802 223 960 236
1 763 257 960 242
1 1039 249 1005 242
1 139 463 296 469
1 129 493 296 475
1 373 475 341 475
1 811 425 962 423
1 785 455 962 429
1 1057 428 1007 429
1 935 299 960 284
1 195 285 184 311
1 296 517 285 548
1 962 471 951 489
1 195 267 96 313
1 107 330 195 273
1 960 266 804 315
1 823 336 960 272
1 296 499 133 550
1 139 580 296 505
1 962 453 781 527
1 962 459 796 561
1 195 231 89 215
1 80 292 195 249
1 960 230 822 196
1 785 291 960 248
1 296 463 154 433
1 296 481 144 517
1 962 417 772 399
1 793 485 962 435
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Xavier Xu
22 12 54 56 34 0 \NUL
qxu39
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 467 173 541 153 0 \NUL
ALU output
19 148 432 207 413 0
in2_2
19 143 364 202 345 0
in2_3
19 151 563 210 544 0
in2_0
19 148 500 207 481 0
in2_1
20 506 428 565 409 0
alu_3
20 594 536 653 517 0
alu_2
20 519 648 578 629 0
alu_1
24 657 338 706 266 1 1 1
24 376 690 425 618 1 1 1
24 411 578 460 506 1 1 1
24 334 478 383 406 1 1 1
19 204 717 263 698 0
clear
15 322 422 371 373
15 640 279 689 230
15 363 532 412 483
15 431 642 480 593
5 306 738 355 689 0
19 317 592 376 573 0
clear
5 406 608 455 559 0
19 216 485 275 466 0
clear
5 318 506 367 457 0
19 441 379 500 360 0
clear
5 543 400 592 351 0
20 746 404 805 385 0
alu_0
19 261 677 320 658 0
sel
19 459 327 518 308 0
sel
19 325 561 384 542 0
sel
19 257 456 316 437 0
sel
1 199 354 658 286
1 204 422 335 426
1 204 490 412 526
1 207 553 377 638
1 507 418 380 426
1 595 526 457 526
1 520 638 422 638
1 686 254 671 268
1 368 397 348 408
1 409 507 425 508
1 390 620 477 617
1 260 707 307 713
1 373 582 407 583
1 272 475 319 481
1 497 369 544 375
1 589 375 671 334
1 348 474 364 481
1 425 574 452 583
1 352 713 390 686
1 515 317 658 304
1 313 446 335 444
1 317 667 377 656
1 381 551 412 544
1 703 286 747 394
39 16777215
47 0
40 1 6 6
50 2000 1000
51 0 100
30
System
16
700
0
0
0
0
0
34
