# Simulador do Algoritmo de Tomasulo üöÄ

Este projeto √© um simulador em C++ do algoritmo de Tomasulo, uma t√©cnica de hardware utilizada em processadores para permitir a execu√ß√£o fora de ordem de instru√ß√µes e explorar o paralelismo em n√≠vel de instru√ß√£o, melhorando o desempenho. O simulador demonstra os principais conceitos do algoritmo, como esta√ß√µes de reserva, renomea√ß√£o de registradores e o Common Data Bus (CDB).

<p align="center">
  <img src='tomasulo_diagram.png' alt="Diagrama do Algoritmo de Tomasulo" width="500">
</p>
<p align="center">
  <em>Diagrama conceitual da arquitetura de Tomasulo (Fonte da imagem: Trabalho do usu√°rio).</em>
</p>

## Funcionalidades Implementadas üåü

* Leitura de instru√ß√µes de um arquivo de texto.
* Simula√ß√£o dos est√°gios do algoritmo de Tomasulo:
    * **Issue (Emiss√£o):** Envio de instru√ß√µes para esta√ß√µes de reserva, com tratamento de depend√™ncias de dados (RAW) e renomea√ß√£o impl√≠cita de registradores.
    * **Execute (Execu√ß√£o):** Execu√ß√£o das instru√ß√µes nas unidades funcionais (simuladas pelas esta√ß√µes de reserva) ap√≥s a obten√ß√£o dos operandos, considerando suas lat√™ncias.
    * **Write Result (Escrita de Resultado):** Transmiss√£o do resultado via Common Data Bus (CDB) para o banco de registradores e para as esta√ß√µes de reserva que aguardam esse resultado.
* Suporte para instru√ß√µes aritm√©ticas (ADD, SUB, MUL, DIV) e de acesso √† mem√≥ria (L.D - Load, S.D - Store).
* C√°lculo correto de endere√ßo efetivo para L.D/S.D (`offset + valor_registrador_base`).
* Sa√≠da detalhada ciclo a ciclo mostrando o estado das instru√ß√µes e das esta√ß√µes de reserva.
* Exibi√ß√£o dos valores finais dos registradores.

## Estrutura do C√≥digo ‡∏´‡∏•‡∏±‡∏Å

O simulador √© implementado em C++ e organizado em torno da classe `TomasuloSimulator`, com estruturas auxiliares para representar os componentes do processador.

### Principais Estruturas de Dados:

* **`InstructionType` (enum):**
    Define os tipos de instru√ß√µes suportadas: `ADD`, `SUB`, `MUL`, `DIV`, `LOAD`, `STORE`, `INVALID`.

* **`Instruction` (struct):**
    Representa uma instru√ß√£o individual com os seguintes campos:
    * `type`: `InstructionType` da opera√ß√£o.
    * `dest`: String do registrador de destino.
    * `src1`: String do primeiro operando fonte (ou offset para L.D, ou dado para S.D).
    * `src2`: String do segundo operando fonte (ou registrador base para L.D/S.D).
    * `issue`: Ciclo de emiss√£o.
    * `execComp`: Ciclo de conclus√£o da execu√ß√£o.
    * `writeResult`: Ciclo de escrita do resultado no CDB.

* **`ReservationStation` (struct):**
    Representa uma entrada em qualquer uma das esta√ß√µes de reserva (Add, Multiply/Divide, Load, Store).
    * `busy`: Booleano indicando se a RS est√° ocupada.
    * `op`: `InstructionType` da opera√ß√£o na RS.
    * `Vj`, `Vk`: Valores dos operandos fonte. `Vk` tamb√©m armazena o valor do registrador base para L.D/S.D.
    * `Qj`, `Qk`: Nomes (tags) das esta√ß√µes de reserva que produzir√£o `Vj` e `Vk`, respectivamente. Se vazios, os valores em `Vj`/`Vk` est√£o prontos. `Qk` √© usado para a tag do registrador base em L.D/S.D.
    * `dest`: Tag da pr√≥pria RS (para aritm√©tica e LOAD, identifica o destino da escrita). Para STORE, n√£o √© usado como destino de registrador.
    * `A`: Armazena o offset para instru√ß√µes L.D/S.D.
    * `instructionIndex`: √çndice da instru√ß√£o original associada.

* **`RegisterStatus` (struct):**
    Mant√©m o estado de cada registrador para fins de renomea√ß√£o.
    * `busy`: Booleano indicando se o registrador est√° aguardando um resultado.
    * `reorderName`: Tag da esta√ß√£o de reserva que ir√° escrever neste registrador.

### Classe `TomasuloSimulator`:

Cont√©m toda a l√≥gica da simula√ß√£o.

* **Componentes Internos:**
    * `vector<Instruction> instructions`: Armazena todas as instru√ß√µes do programa.
    * `vector<ReservationStation> addRS, mulRS, loadRS, storeRS`: Vetores para os diferentes tipos de esta√ß√µes de reserva.
    * `map<string, int> registers`: Simula o banco de registradores (ex: "F0" -> valor).
    * `map<string, RegisterStatus> regStatus`: Tabela de status dos registradores.
    * `int memory[1024]`: Array que simula a mem√≥ria principal.
    * `int cycle`: Contador de ciclo atual.
    * `int nextInstructionIndex`: Ponteiro para a pr√≥xima instru√ß√£o a ser emitida.
    * Constantes de lat√™ncia (`ADD_LATENCY`, `MUL_LATENCY`, etc.).
    * `vector<ExecutingInstruction> executingInstructions`: Lista de instru√ß√µes atualmente em unidades funcionais.
    * `queue<int> completedInstructions`: Fila para instru√ß√µes que terminaram a execu√ß√£o e aguardam o CDB.

* **M√©todos Principais da Simula√ß√£o (Fases do Tomasulo):**
    1.  **`loadInstructions(const string& filename)`:**
        L√™ e parseia as instru√ß√µes de um arquivo texto. Identifica o tipo de opera√ß√£o, operandos destino e fonte. Para L.D e S.D, parseia o formato `offset(RegistradorBase)`.
    2.  **`issueInstruction()` (Est√°gio de Emiss√£o):**
        * Verifica se h√° uma esta√ß√£o de reserva (RS) livre do tipo apropriado.
        * Se sim, a pr√≥xima instru√ß√£o (`instructions[nextInstructionIndex]`) √© emitida para essa RS.
        * Os campos da RS s√£o preenchidos: `Op`, `Busy`, `instructionIndex`.
        * Para os operandos fonte (`src1`, `src2`):
            * Verifica o `regStatus`. Se o registrador fonte estiver `busy`, o campo `Qj` ou `Qk` da RS recebe a `reorderName` (tag da RS que produzir√° o valor).
            * Se o registrador fonte estiver dispon√≠vel, seu valor √© copiado para `Vj` ou `Vk`.
        * Para L.D/S.D:
            * O `offset` √© armazenado em `rs->A`.
            * O registrador base √© tratado como um operando fonte, populando `Vk` ou `Qk`.
            * Para S.D, o registrador contendo o dado a ser armazenado tamb√©m √© tratado como um operando fonte, populando `Vj` ou `Qj`.
        * O `regStatus` do registrador de destino da instru√ß√£o (se n√£o for STORE) √© atualizado para `busy=true` e `reorderName` aponta para a tag da RS atual.
    3.  **`startExecution()` (In√≠cio da Execu√ß√£o):**
        * Itera por todas as RSs ocupadas.
        * Se uma RS tem todos os seus operandos dispon√≠veis (`Qj` e `Qk` vazios), a instru√ß√£o associada √© movida para a lista `executingInstructions`.
        * O n√∫mero de ciclos restantes para execu√ß√£o √© definido com base na lat√™ncia da opera√ß√£o.
    4.  **`advanceExecution()` (Avan√ßo da Execu√ß√£o):**
        * Para cada instru√ß√£o em `executingInstructions`, decrementa `remainingCycles`.
        * Se `remainingCycles` chega a zero, a instru√ß√£o completou a execu√ß√£o. Seu ciclo de `execComp` √© registrado e ela √© movida para a fila `completedInstructions` (aguardando o CDB).
    5.  **`processWriteBack()` (Escrita de Resultado via CDB):**
        * Se a fila `completedInstructions` n√£o estiver vazia, uma instru√ß√£o √© retirada (simulando um CDB).
        * O ciclo de `writeResult` √© registrado.
        * O resultado da opera√ß√£o √© calculado (ou lido da mem√≥ria para L.D).
        * Se a instru√ß√£o n√£o for um `STORE`, o resultado √© escrito no registrador de destino no banco `registers`. O `regStatus` do registrador de destino √© liberado se esta RS era a que estava produzindo seu valor.
        * O nome da RS produtora e o valor do resultado s√£o transmitidos para todas as outras esta√ß√µes de reserva (`updateDependentRS`).
        * Para `STORE`, o valor do operando `Vj` (dado) √© escrito na posi√ß√£o de mem√≥ria calculada (`A + Vk`).
        * A RS que completou √© marcada como n√£o `busy`.
    6.  **`updateDependentRS(const string &producingRSName, int resultValue)`:**
        * Itera por todas as RSs ocupadas.
        * Se o campo `Qj` ou `Qk` de uma RS corresponde a `producingRSName`, o `Vj` ou `Vk` correspondente recebe o `resultValue` e o `Qj` ou `Qk` √© limpo, indicando que o operando agora est√° dispon√≠vel.

* **Fluxo da Simula√ß√£o (`stepSimulation()`):**
    A ordem de chamada das fases dentro de um ciclo √© importante para refletir corretamente o fluxo de dados:
    1.  `processWriteBack()`: Para liberar recursos e disponibilizar resultados.
    2.  `issueInstruction()`: Para tentar emitir novas instru√ß√µes.
    3.  `startExecution()`: Para iniciar a execu√ß√£o de instru√ß√µes que ficaram prontas (possivelmente devido ao WriteBack).
    4.  `advanceExecution()`: Para progredir as instru√ß√µes j√° em execu√ß√£o.
    O ciclo ent√£o √© incrementado.

* **Sa√≠da (`printStatus()`, `printRegisters()`):**
    * `printStatus()`: Exibe o estado detalhado de todas as instru√ß√µes (ciclos de issue, execComp, writeResult) e o conte√∫do de cada entrada em todas as esta√ß√µes de reserva (Add, Mul/Div, Load, Store), incluindo seus campos `Busy`, `Op`, `Vj`, `Vk`, `Qj`, `Qk`, `Dest`, `A`, `InstIdx`.
    * `printRegisters()`: Mostra os valores finais de todos os registradores ap√≥s a conclus√£o da simula√ß√£o.

## Como Compilar e Executar üõ†Ô∏è

1.  **Compila√ß√£o:**
    Use um compilador C++ (como g++). √â recomend√°vel usar o padr√£o C++11 ou superior para melhor compatibilidade com todas as features da linguagem utilizadas (como `std::to_string`, embora a vers√£o atual use `stringstream` para maior portabilidade).
    ```bash
    g++ tomasulo.cpp -o tomasulo -std=c++11
    ```

2.  **Execu√ß√£o:**
    Execute o programa compilado. Ele solicitar√° o nome do arquivo de instru√ß√µes.
    ```bash
    ./tomasulo
    ```
    Quando solicitado, digite o nome do arquivo (ex: `instructions.txt`, `instructions1.txt`, `instructions2.txt`).

    O programa ir√° executar ciclo a ciclo, mostrando o status. Pressione ENTER para avan√ßar para o pr√≥ximo ciclo.

## Formato do Arquivo de Instru√ß√µes (`.txt`) üìú

As instru√ß√µes devem ser escritas uma por linha. Coment√°rios podem ser adicionados usando `#` no in√≠cio da linha.
Os registradores s√£o nomeados como `F0`, `F1`, ..., `F31`.
Os valores iniciais dos registradores s√£o `10`. A mem√≥ria √© inicializada com `memory[i] = i`.

**Formatos suportados:**

* **Aritm√©ticas:**
    * `ADD Fdest,Fsrc1,Fsrc2`
    * `SUB Fdest,Fsrc1,Fsrc2`
    * `MUL Fdest,Fsrc1,Fsrc2`
    * `DIV Fdest,Fsrc1,Fsrc2`
* **Load:**
    * `L.D Fdest,offset(Fbase)` (ex: `L.D F2,100(F0)`)
    * `LOAD Fdest,offset(Fbase)` (alternativa)
* **Store:**
    * `S.D FsrcData,offset(Fbase)` (ex: `S.D F15,200(F1)`)
    * `STORE FsrcData,offset(Fbase)` (alternativa)

**Lat√™ncias Padr√£o (Configuradas no C√≥digo):**

* ADD/SUB: 2 ciclos
* MUL: 10 ciclos
* DIV: 40 ciclos
* LOAD/STORE: 2 ciclos

## Exemplo de Execu√ß√£o (com `instructions.txt`)

Arquivo `instructions.txt`:
```
ADD F1, F2, F3
SUB F4, F1, F5
MUL F6, F4, F1
```

Considerando os valores iniciais dos registradores como 10:
* `F1 = F2(10) + F3(10) = 20`
* `F4 = F1(20) - F5(10) = 10`
* `F6 = F4(10) * F1(20) = 200`

**Valores Finais Esperados:**
* F1 = 20
* F4 = 10
* F6 = 200
* Demais registradores (F0, F2, F3, F5, etc.) = 10 (valor inicial).