TimeQuest Timing Analyzer report for computer
Tue Mar 30 14:43:49 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Setup: 'CPU:U0|control_unit:U1|current_state.S_DECODE_3'
 13. Slow Model Hold: 'CPU:U0|control_unit:U1|current_state.S_DECODE_3'
 14. Slow Model Hold: 'Clock'
 15. Slow Model Minimum Pulse Width: 'Clock'
 16. Slow Model Minimum Pulse Width: 'CPU:U0|control_unit:U1|current_state.S_DECODE_3'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'Clock'
 27. Fast Model Setup: 'CPU:U0|control_unit:U1|current_state.S_DECODE_3'
 28. Fast Model Hold: 'CPU:U0|control_unit:U1|current_state.S_DECODE_3'
 29. Fast Model Hold: 'Clock'
 30. Fast Model Minimum Pulse Width: 'Clock'
 31. Fast Model Minimum Pulse Width: 'CPU:U0|control_unit:U1|current_state.S_DECODE_3'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; computer                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C15AF484A7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                           ;
+-------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------+
; Clock Name                                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                             ;
+-------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------+
; Clock                                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }                                           ;
; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU:U0|control_unit:U1|current_state.S_DECODE_3 } ;
+-------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                  ;
+------------+-----------------+-------------------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note                    ;
+------------+-----------------+-------------------------------------------------+-------------------------+
; INF MHz    ; 127.42 MHz      ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; limit due to hold check ;
; 131.77 MHz ; 131.77 MHz      ; Clock                                           ;                         ;
+------------+-----------------+-------------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------+
; Slow Model Setup Summary                                                 ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; -8.234 ; -1268.083     ;
; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; -3.438 ; -20.252       ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow Model Hold Summary                                                  ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; -3.924 ; -17.585       ;
; Clock                                           ; -1.896 ; -18.112       ;
+-------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                   ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; -2.064 ; -426.247      ;
; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.500  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                                           ;
+--------+------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                                                                                      ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -8.234 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|MAR[5]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.177     ; 7.096      ;
; -8.014 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg5 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.057     ; 6.916      ;
; -7.910 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|IR[5]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.172     ; 6.777      ;
; -7.896 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|B[6]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.175     ; 6.760      ;
; -7.894 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|A[6]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.175     ; 6.758      ;
; -7.885 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|B[5]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.175     ; 6.749      ;
; -7.864 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|A[5]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.175     ; 6.728      ;
; -7.825 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|PC_uns[5]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.174     ; 6.690      ;
; -7.764 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|B[6]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.392     ; 6.411      ;
; -7.762 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|A[6]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.392     ; 6.409      ;
; -7.726 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg6 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.057     ; 6.628      ;
; -7.620 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|IR[6]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.172     ; 6.487      ;
; -7.594 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg6 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.274     ; 6.279      ;
; -7.592 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|PC_uns[6]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.174     ; 6.457      ;
; -7.488 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|IR[6]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.389     ; 6.138      ;
; -7.460 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|PC_uns[6]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.391     ; 6.108      ;
; -7.407 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|B[1]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.175     ; 6.271      ;
; -7.404 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|IR[1]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.172     ; 6.271      ;
; -7.393 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|MAR[1]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.173     ; 6.259      ;
; -7.355 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|MAR[5]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.394     ; 6.000      ;
; -7.344 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|B[1]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.392     ; 5.991      ;
; -7.341 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|IR[1]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.389     ; 5.991      ;
; -7.330 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|MAR[1]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.390     ; 5.979      ;
; -7.324 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|IR[7]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.172     ; 6.191      ;
; -7.312 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|B[6]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.044     ; 6.307      ;
; -7.310 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|A[6]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.044     ; 6.305      ;
; -7.306 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|MAR[6]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.174     ; 6.171      ;
; -7.274 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|MAR[3]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.178     ; 6.135      ;
; -7.240 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg2 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.274     ; 5.925      ;
; -7.235 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg1 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.057     ; 6.137      ;
; -7.231 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg4 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.057     ; 6.133      ;
; -7.220 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg2 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.057     ; 6.122      ;
; -7.174 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|MAR[6]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.391     ; 5.822      ;
; -7.172 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg1 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.274     ; 5.857      ;
; -7.166 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|IR[4]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.172     ; 6.033      ;
; -7.142 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg6 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -1.926     ; 6.175      ;
; -7.135 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg5 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.274     ; 5.820      ;
; -7.131 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|IR[3]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.172     ; 5.998      ;
; -7.120 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|A[4]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.175     ; 5.984      ;
; -7.117 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|B[4]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.175     ; 5.981      ;
; -7.112 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg4 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.274     ; 5.797      ;
; -7.107 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|PC_uns[1]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.174     ; 5.972      ;
; -7.090 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|PC_uns[4]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.174     ; 5.955      ;
; -7.070 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|IR[2]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.389     ; 5.720      ;
; -7.066 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|B[3]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.175     ; 5.930      ;
; -7.058 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|MAR[3]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.395     ; 5.702      ;
; -7.054 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|B[2]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.392     ; 5.701      ;
; -7.054 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|A[2]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.392     ; 5.701      ;
; -7.050 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|IR[2]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.172     ; 5.917      ;
; -7.048 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|PC_uns[3]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.174     ; 5.913      ;
; -7.047 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|IR[4]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.389     ; 5.697      ;
; -7.044 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|PC_uns[1]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.391     ; 5.692      ;
; -7.036 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|IR[6]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.041     ; 6.034      ;
; -7.034 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|B[2]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.175     ; 5.898      ;
; -7.034 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|A[2]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.175     ; 5.898      ;
; -7.031 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|IR[5]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.389     ; 5.681      ;
; -7.029 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|PC_uns[2]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.391     ; 5.677      ;
; -7.029 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|PC_uns[7]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.174     ; 5.894      ;
; -7.026 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|MAR[7]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.177     ; 5.888      ;
; -7.016 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|B[7]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.175     ; 5.880      ;
; -7.009 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|PC_uns[2]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.174     ; 5.874      ;
; -7.008 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|PC_uns[6]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.043     ; 6.004      ;
; -7.006 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|B[5]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.392     ; 5.653      ;
; -7.001 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|A[4]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.392     ; 5.648      ;
; -6.998 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|B[4]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.392     ; 5.645      ;
; -6.985 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|A[5]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.392     ; 5.632      ;
; -6.971 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|PC_uns[4]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.391     ; 5.619      ;
; -6.965 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|IR[7]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.389     ; 5.615      ;
; -6.946 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|PC_uns[5]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.391     ; 5.594      ;
; -6.915 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|IR[3]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.389     ; 5.565      ;
; -6.911 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.057     ; 5.813      ;
; -6.903 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|MAR[5]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.046     ; 5.896      ;
; -6.892 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|B[1]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.044     ; 5.887      ;
; -6.889 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|IR[1]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.041     ; 5.887      ;
; -6.878 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|MAR[1]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.042     ; 5.875      ;
; -6.850 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|B[3]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.392     ; 5.497      ;
; -6.848 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg7 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.057     ; 5.750      ;
; -6.837 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|A[1]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.175     ; 5.701      ;
; -6.832 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|PC_uns[3]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.391     ; 5.480      ;
; -6.822 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|MAR[4]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.174     ; 5.687      ;
; -6.788 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg2 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -1.926     ; 5.821      ;
; -6.782 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|A[3]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.175     ; 5.646      ;
; -6.774 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|A[1]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.392     ; 5.421      ;
; -6.722 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|MAR[6]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.043     ; 5.718      ;
; -6.720 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg1 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -1.926     ; 5.753      ;
; -6.703 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|MAR[4]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.391     ; 5.351      ;
; -6.695 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.274     ; 5.380      ;
; -6.683 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg5 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -1.926     ; 5.716      ;
; -6.670 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|PC_uns[7]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.391     ; 5.318      ;
; -6.667 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|MAR[7]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.394     ; 5.312      ;
; -6.666 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|MAR[0]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.390     ; 5.315      ;
; -6.660 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|MAR[2]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.391     ; 5.308      ;
; -6.660 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg4 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -1.926     ; 5.693      ;
; -6.657 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|B[7]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.392     ; 5.304      ;
; -6.643 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|MAR[0]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.173     ; 5.509      ;
; -6.640 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|MAR[2]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.174     ; 5.505      ;
; -6.639 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg0 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.274     ; 5.324      ;
; -6.618 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|IR[2]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.041     ; 5.616      ;
; -6.616 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg0 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.057     ; 5.518      ;
; -6.606 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|MAR[3]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -2.047     ; 5.598      ;
+--------+------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CPU:U0|control_unit:U1|current_state.S_DECODE_3'                                                                                                                                                                         ;
+--------+--------------------------------------------------+------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -3.438 ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.389      ; 4.859      ;
; -3.202 ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.172      ; 5.155      ;
; -3.199 ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.340      ; 4.614      ;
; -3.142 ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.389      ; 4.563      ;
; -3.124 ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.389      ; 4.545      ;
; -3.111 ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.389      ; 4.532      ;
; -3.086 ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.389      ; 4.507      ;
; -3.055 ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.389      ; 5.035      ;
; -2.995 ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.389      ; 4.416      ;
; -2.902 ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.172      ; 4.855      ;
; -2.899 ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.340      ; 4.314      ;
; -2.891 ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.057      ; 4.904      ;
; -2.884 ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.172      ; 4.837      ;
; -2.881 ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.340      ; 4.296      ;
; -2.871 ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.172      ; 4.824      ;
; -2.868 ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.340      ; 4.283      ;
; -2.846 ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.172      ; 4.799      ;
; -2.843 ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.340      ; 4.258      ;
; -2.755 ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.389      ; 4.735      ;
; -2.755 ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.172      ; 4.708      ;
; -2.752 ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.340      ; 4.167      ;
; -2.737 ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.389      ; 4.717      ;
; -2.724 ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.389      ; 4.704      ;
; -2.722 ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.389      ; 4.143      ;
; -2.699 ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.389      ; 4.679      ;
; -2.661 ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.057      ; 4.674      ;
; -2.630 ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.057      ; 4.643      ;
; -2.608 ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.389      ; 4.588      ;
; -2.572 ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.057      ; 4.585      ;
; -2.505 ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.057      ; 4.518      ;
; -2.482 ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.172      ; 4.435      ;
; -2.479 ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.340      ; 3.894      ;
; -2.335 ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.389      ; 4.315      ;
; -2.191 ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.057      ; 4.204      ;
; -2.150 ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.057      ; 4.163      ;
; -2.143 ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.389      ; 3.564      ;
; -1.951 ; CPU:U0|control_unit:U1|current_state.S_BEQ_6     ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.046      ; 3.941      ;
; -1.905 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_8 ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.345      ; 3.325      ;
; -1.903 ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.172      ; 3.856      ;
; -1.900 ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.340      ; 3.315      ;
; -1.811 ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_7 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.049      ; 3.804      ;
; -1.795 ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_6 ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.345      ; 3.215      ;
; -1.764 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_8 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.046      ; 3.754      ;
; -1.756 ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.389      ; 3.736      ;
; -1.745 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.397      ; 3.733      ;
; -1.735 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.065      ; 3.756      ;
; -1.723 ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.397      ; 3.711      ;
; -1.713 ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.065      ; 3.734      ;
; -1.692 ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.048      ; 3.684      ;
; -1.685 ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.048      ; 3.677      ;
; -1.642 ; CPU:U0|control_unit:U1|current_state.S_BRA_6     ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.046      ; 3.632      ;
; -1.633 ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.057      ; 3.646      ;
; -1.592 ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.397      ; 3.580      ;
; -1.582 ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.065      ; 3.603      ;
; -1.539 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.048      ; 3.531      ;
; -1.535 ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_8 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.049      ; 3.528      ;
; -1.499 ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_7 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.049      ; 3.492      ;
; -1.428 ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.397      ; 3.416      ;
; -1.418 ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.065      ; 3.439      ;
; -1.396 ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.048      ; 3.388      ;
; -1.379 ; CPU:U0|data_path:U2|CCR_Result[2]                ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.396      ; 2.807      ;
; -1.355 ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.049      ; 3.348      ;
; -1.345 ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.046      ; 3.335      ;
; -1.338 ; CPU:U0|control_unit:U1|current_state.S_BEQ_6     ; CPU:U0|control_unit:U1|PC_Load     ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.041      ; 3.334      ;
; -1.331 ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_6 ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.396      ; 2.759      ;
; -1.324 ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_6 ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.396      ; 2.752      ;
; -1.246 ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.397      ; 3.234      ;
; -1.236 ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.065      ; 3.257      ;
; -1.214 ; CPU:U0|control_unit:U1|current_state.S_FETCH_0   ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.395      ; 3.200      ;
; -1.201 ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.397      ; 3.189      ;
; -1.199 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_7 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.048      ; 3.191      ;
; -1.191 ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.065      ; 3.212      ;
; -1.178 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_6 ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.396      ; 2.606      ;
; -1.144 ; CPU:U0|control_unit:U1|current_state.S_FETCH_1   ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.397      ; 3.132      ;
; -1.142 ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_7 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.048      ; 3.134      ;
; -1.100 ; CPU:U0|data_path:U2|CCR_Result[2]                ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.064      ; 3.120      ;
; -1.049 ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_7 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.180      ; 3.010      ;
; -1.041 ; CPU:U0|control_unit:U1|current_state.S_FETCH_2   ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.048      ; 3.033      ;
; -1.035 ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_6 ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.396      ; 2.463      ;
; -1.029 ; CPU:U0|control_unit:U1|current_state.S_BRA_6     ; CPU:U0|control_unit:U1|PC_Load     ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.041      ; 3.025      ;
; -0.982 ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_7 ; CPU:U0|control_unit:U1|write       ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.027      ; 2.962      ;
; -0.884 ; CPU:U0|control_unit:U1|current_state.S_FETCH_0   ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.395      ; 2.311      ;
; -0.776 ; CPU:U0|control_unit:U1|current_state.S_FETCH_1   ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.065      ; 2.797      ;
; -0.726 ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_7 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.180      ; 2.687      ;
; -0.674 ; CPU:U0|control_unit:U1|current_state.S_BRA_5     ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.395      ; 2.660      ;
; -0.670 ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_7 ; CPU:U0|control_unit:U1|write       ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.027      ; 2.650      ;
; -0.196 ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_8 ; CPU:U0|control_unit:U1|B_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.050      ; 2.401      ;
; -0.110 ; CPU:U0|control_unit:U1|current_state.S_BEQ_5     ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.394      ; 2.095      ;
; -0.016 ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_6 ; CPU:U0|control_unit:U1|B_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.050      ; 2.221      ;
; 0.351  ; CPU:U0|control_unit:U1|current_state.S_FETCH_2   ; CPU:U0|control_unit:U1|IR_Load     ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.047      ; 1.864      ;
; 2.111  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|MAR_Load    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.500        ; 5.350      ; 2.057      ;
; 2.275  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|PC_Inc      ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.500        ; 5.018      ; 2.485      ;
; 2.376  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|A_Load      ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.500        ; 5.301      ; 1.786      ;
; 2.560  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.500        ; 5.133      ; 2.140      ;
; 2.611  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|MAR_Load    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 5.350      ; 2.057      ;
; 2.775  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|PC_Inc      ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 5.018      ; 2.485      ;
; 2.876  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|A_Load      ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 5.301      ; 1.786      ;
; 3.015  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.500        ; 5.350      ; 1.712      ;
; 3.060  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 5.133      ; 2.140      ;
; 3.515  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 5.350      ; 1.712      ;
+--------+--------------------------------------------------+------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CPU:U0|control_unit:U1|current_state.S_DECODE_3'                                                                                                                                                                          ;
+--------+--------------------------------------------------+------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -3.924 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 5.350      ; 1.712      ;
; -3.801 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|A_Load      ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 5.301      ; 1.786      ;
; -3.579 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|MAR_Load    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 5.350      ; 2.057      ;
; -3.424 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; -0.500       ; 5.350      ; 1.712      ;
; -3.301 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|A_Load      ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; -0.500       ; 5.301      ; 1.786      ;
; -3.279 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 5.133      ; 2.140      ;
; -3.079 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|MAR_Load    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; -0.500       ; 5.350      ; 2.057      ;
; -2.819 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|PC_Inc      ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 5.018      ; 2.485      ;
; -2.779 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; -0.500       ; 5.133      ; 2.140      ;
; -2.319 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|PC_Inc      ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; -0.500       ; 5.018      ; 2.485      ;
; -0.299 ; CPU:U0|control_unit:U1|current_state.S_BEQ_5     ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.394      ; 2.095      ;
; -0.183 ; CPU:U0|control_unit:U1|current_state.S_FETCH_2   ; CPU:U0|control_unit:U1|IR_Load     ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.047      ; 1.864      ;
; -0.171 ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.340      ; 2.169      ;
; -0.084 ; CPU:U0|control_unit:U1|current_state.S_FETCH_0   ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.395      ; 2.311      ;
; 0.067  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_6 ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.396      ; 2.463      ;
; 0.171  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_6 ; CPU:U0|control_unit:U1|B_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.050      ; 2.221      ;
; 0.177  ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.389      ; 2.566      ;
; 0.201  ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.389      ; 2.590      ;
; 0.210  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_6 ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.396      ; 2.606      ;
; 0.265  ; CPU:U0|control_unit:U1|current_state.S_BRA_5     ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.395      ; 2.660      ;
; 0.351  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_8 ; CPU:U0|control_unit:U1|B_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.050      ; 2.401      ;
; 0.356  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_6 ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.396      ; 2.752      ;
; 0.363  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_6 ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.396      ; 2.759      ;
; 0.411  ; CPU:U0|data_path:U2|CCR_Result[2]                ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.396      ; 2.807      ;
; 0.507  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_7 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.180      ; 2.687      ;
; 0.538  ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.172      ; 2.710      ;
; 0.595  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.340      ; 2.935      ;
; 0.623  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_7 ; CPU:U0|control_unit:U1|write       ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.027      ; 2.650      ;
; 0.655  ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.057      ; 2.712      ;
; 0.732  ; CPU:U0|control_unit:U1|current_state.S_FETCH_1   ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.065      ; 2.797      ;
; 0.735  ; CPU:U0|control_unit:U1|current_state.S_FETCH_1   ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.397      ; 3.132      ;
; 0.792  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.397      ; 3.189      ;
; 0.805  ; CPU:U0|control_unit:U1|current_state.S_FETCH_0   ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.395      ; 3.200      ;
; 0.827  ; CPU:U0|data_path:U2|CCR_Result[2]                ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.064      ; 2.891      ;
; 0.830  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_7 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.180      ; 3.010      ;
; 0.837  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.397      ; 3.234      ;
; 0.870  ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_6 ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.345      ; 3.215      ;
; 0.935  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_7 ; CPU:U0|control_unit:U1|write       ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.027      ; 2.962      ;
; 0.943  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.389      ; 3.332      ;
; 0.967  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.389      ; 3.356      ;
; 0.980  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_8 ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.345      ; 3.325      ;
; 0.984  ; CPU:U0|control_unit:U1|current_state.S_BRA_6     ; CPU:U0|control_unit:U1|PC_Load     ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.041      ; 3.025      ;
; 0.985  ; CPU:U0|control_unit:U1|current_state.S_FETCH_2   ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.048      ; 3.033      ;
; 1.019  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.397      ; 3.416      ;
; 1.076  ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.340      ; 3.416      ;
; 1.086  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_7 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.048      ; 3.134      ;
; 1.112  ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.340      ; 3.452      ;
; 1.143  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_7 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.048      ; 3.191      ;
; 1.147  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.065      ; 3.212      ;
; 1.183  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.397      ; 3.580      ;
; 1.192  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.065      ; 3.257      ;
; 1.232  ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.340      ; 3.572      ;
; 1.272  ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.389      ; 3.661      ;
; 1.289  ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.046      ; 3.335      ;
; 1.293  ; CPU:U0|control_unit:U1|current_state.S_BEQ_6     ; CPU:U0|control_unit:U1|PC_Load     ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.041      ; 3.334      ;
; 1.295  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.057      ; 3.352      ;
; 1.299  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.049      ; 3.348      ;
; 1.304  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.172      ; 3.476      ;
; 1.314  ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.397      ; 3.711      ;
; 1.336  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.397      ; 3.733      ;
; 1.340  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.048      ; 3.388      ;
; 1.352  ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.340      ; 3.692      ;
; 1.374  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.065      ; 3.439      ;
; 1.428  ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.389      ; 3.817      ;
; 1.443  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_7 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.049      ; 3.492      ;
; 1.448  ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.389      ; 3.837      ;
; 1.460  ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.389      ; 3.849      ;
; 1.479  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_8 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.049      ; 3.528      ;
; 1.483  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.048      ; 3.531      ;
; 1.484  ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.389      ; 3.873      ;
; 1.528  ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.057      ; 3.585      ;
; 1.534  ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.340      ; 3.874      ;
; 1.538  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.065      ; 3.603      ;
; 1.552  ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.389      ; 3.941      ;
; 1.586  ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.340      ; 3.926      ;
; 1.586  ; CPU:U0|control_unit:U1|current_state.S_BRA_6     ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.046      ; 3.632      ;
; 1.604  ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.389      ; 3.993      ;
; 1.629  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.048      ; 3.677      ;
; 1.636  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.048      ; 3.684      ;
; 1.669  ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.065      ; 3.734      ;
; 1.672  ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.057      ; 3.729      ;
; 1.691  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.065      ; 3.756      ;
; 1.708  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_8 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.046      ; 3.754      ;
; 1.724  ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.389      ; 4.113      ;
; 1.755  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_7 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.049      ; 3.804      ;
; 1.783  ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.057      ; 3.840      ;
; 1.785  ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.172      ; 3.957      ;
; 1.786  ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.389      ; 4.175      ;
; 1.805  ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.057      ; 3.862      ;
; 1.821  ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.172      ; 3.993      ;
; 1.882  ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.389      ; 4.271      ;
; 1.895  ; CPU:U0|control_unit:U1|current_state.S_BEQ_6     ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.046      ; 3.941      ;
; 1.906  ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.057      ; 3.963      ;
; 1.906  ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.389      ; 4.295      ;
; 1.941  ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.172      ; 4.113      ;
; 1.958  ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.389      ; 4.347      ;
; 2.061  ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.172      ; 4.233      ;
; 2.205  ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.057      ; 4.262      ;
; 2.243  ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.172      ; 4.415      ;
; 2.295  ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.172      ; 4.467      ;
+--------+--------------------------------------------------+------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                                                                      ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.896 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 2.955      ; 1.641      ;
; -1.896 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 2.955      ; 1.641      ;
; -1.896 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 2.955      ; 1.641      ;
; -1.895 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 2.955      ; 1.642      ;
; -1.894 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BRA_4                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 2.957      ; 1.645      ;
; -1.602 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BEQ_4                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 2.956      ; 1.936      ;
; -1.538 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_FETCH_0                                                               ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 2.955      ; 1.999      ;
; -1.533 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 2.955      ; 2.004      ;
; -1.532 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 2.955      ; 2.005      ;
; -1.396 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 2.955      ; 1.641      ;
; -1.396 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 2.955      ; 1.641      ;
; -1.396 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 2.955      ; 1.641      ;
; -1.395 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 2.955      ; 1.642      ;
; -1.394 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BRA_4                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 2.957      ; 1.645      ;
; -1.102 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BEQ_4                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 2.956      ; 1.936      ;
; -1.038 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_FETCH_0                                                               ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 2.955      ; 1.999      ;
; -1.033 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 2.955      ; 2.004      ;
; -1.032 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 2.955      ; 2.005      ;
; -0.812 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BEQ_5                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 2.956      ; 2.726      ;
; -0.811 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BRA_6                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 2.956      ; 2.727      ;
; -0.807 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BEQ_6                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 2.956      ; 2.731      ;
; -0.312 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BEQ_5                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 2.956      ; 2.726      ;
; -0.311 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BRA_6                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 2.956      ; 2.727      ;
; -0.307 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BEQ_6                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 2.956      ; 2.731      ;
; 0.460  ; CPU:U0|data_path:U2|CCR_Result[2]                ; CPU:U0|data_path:U2|CCR_Result[2]                                                                            ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.756      ;
; 0.642  ; CPU:U0|control_unit:U1|current_state.S_FETCH_1   ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_7                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.938      ;
; 0.657  ; CPU:U0|data_path:U2|PC_uns[7]                    ; CPU:U0|data_path:U2|PC_uns[7]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.953      ;
; 0.660  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_6 ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_7                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.956      ;
; 0.801  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_6 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_7                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.097      ;
; 0.806  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_5 ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_6                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.102      ;
; 0.818  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_5 ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_6                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.001      ; 1.115      ;
; 0.832  ; CPU:U0|data_path:U2|MAR[2]                       ; memory:U1|rom_128x8_sync:U0|data_out[7]                                                                      ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.128      ;
; 0.833  ; CPU:U0|data_path:U2|MAR[2]                       ; memory:U1|rom_128x8_sync:U0|data_out[6]                                                                      ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.129      ;
; 0.833  ; CPU:U0|data_path:U2|MAR[2]                       ; memory:U1|rom_128x8_sync:U0|data_out[4]                                                                      ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.129      ;
; 0.834  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_7 ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_8                                                             ; Clock                                           ; Clock       ; 0.000        ; -0.001     ; 1.129      ;
; 0.834  ; CPU:U0|data_path:U2|MAR[2]                       ; memory:U1|rom_128x8_sync:U0|data_out[2]                                                                      ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.130      ;
; 0.973  ; CPU:U0|control_unit:U1|current_state.S_BEQ_5     ; CPU:U0|control_unit:U1|current_state.S_BEQ_6                                                                 ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.269      ;
; 1.012  ; CPU:U0|data_path:U2|PC_uns[5]                    ; CPU:U0|data_path:U2|PC_uns[5]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.308      ;
; 1.012  ; CPU:U0|data_path:U2|PC_uns[2]                    ; CPU:U0|data_path:U2|PC_uns[2]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.308      ;
; 1.012  ; CPU:U0|data_path:U2|PC_uns[0]                    ; CPU:U0|data_path:U2|PC_uns[0]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.308      ;
; 1.046  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_6 ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_7                                                             ; Clock                                           ; Clock       ; 0.000        ; -0.001     ; 1.341      ;
; 1.048  ; CPU:U0|data_path:U2|PC_uns[6]                    ; CPU:U0|data_path:U2|PC_uns[6]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.344      ;
; 1.052  ; memory:U1|rw_96x8_sync:U1|RW~17                  ; memory:U1|rw_96x8_sync:U1|data_out[7]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.348      ;
; 1.052  ; memory:U1|rw_96x8_sync:U1|RW~17                  ; memory:U1|rw_96x8_sync:U1|data_out[3]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.348      ;
; 1.052  ; memory:U1|rw_96x8_sync:U1|RW~17                  ; memory:U1|rw_96x8_sync:U1|data_out[4]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.348      ;
; 1.053  ; CPU:U0|data_path:U2|PC_uns[3]                    ; CPU:U0|data_path:U2|PC_uns[3]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.349      ;
; 1.053  ; CPU:U0|data_path:U2|PC_uns[1]                    ; CPU:U0|data_path:U2|PC_uns[1]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.349      ;
; 1.053  ; CPU:U0|data_path:U2|PC_uns[4]                    ; CPU:U0|data_path:U2|PC_uns[4]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.349      ;
; 1.055  ; memory:U1|rw_96x8_sync:U1|RW~17                  ; memory:U1|rw_96x8_sync:U1|data_out[2]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.351      ;
; 1.055  ; memory:U1|rw_96x8_sync:U1|RW~17                  ; memory:U1|rw_96x8_sync:U1|data_out[0]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.351      ;
; 1.056  ; memory:U1|rw_96x8_sync:U1|RW~17                  ; memory:U1|rw_96x8_sync:U1|data_out[1]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.352      ;
; 1.056  ; memory:U1|rw_96x8_sync:U1|RW~17                  ; memory:U1|rw_96x8_sync:U1|data_out[5]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.352      ;
; 1.057  ; memory:U1|rw_96x8_sync:U1|RW~17                  ; memory:U1|rw_96x8_sync:U1|data_out[6]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.353      ;
; 1.064  ; CPU:U0|control_unit:U1|current_state.S_FETCH_0   ; CPU:U0|control_unit:U1|current_state.S_BRA_5                                                                 ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.360      ;
; 1.127  ; CPU:U0|data_path:U2|MAR[3]                       ; memory:U1|rw_96x8_sync:U1|RW_rtl_0_bypass[7]                                                                 ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.423      ;
; 1.132  ; CPU:U0|data_path:U2|MAR[6]                       ; memory:U1|rw_96x8_sync:U1|RW_rtl_0_bypass[13]                                                                ; Clock                                           ; Clock       ; 0.000        ; -0.002     ; 1.426      ;
; 1.164  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_5 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_6                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.001      ; 1.461      ;
; 1.175  ; CPU:U0|data_path:U2|MAR[2]                       ; memory:U1|rom_128x8_sync:U0|data_out[3]                                                                      ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.471      ;
; 1.202  ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|current_state.S_BRA_4                                                                 ; Clock                                           ; Clock       ; 0.000        ; -0.004     ; 1.494      ;
; 1.210  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_5 ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_6                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.001      ; 1.507      ;
; 1.214  ; CPU:U0|data_path:U2|MAR[7]                       ; memory:U1|rw_96x8_sync:U1|RW_rtl_0_bypass[15]                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.001      ; 1.511      ;
; 1.222  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_5 ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_6                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.001      ; 1.519      ;
; 1.229  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_4 ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_5                                                             ; Clock                                           ; Clock       ; 0.000        ; -0.002     ; 1.523      ;
; 1.235  ; CPU:U0|data_path:U2|MAR[6]                       ; memory:U1|rom_128x8_sync:U0|data_out[1]                                                                      ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.531      ;
; 1.238  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_6 ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_7                                                             ; Clock                                           ; Clock       ; 0.000        ; -0.001     ; 1.533      ;
; 1.327  ; CPU:U0|control_unit:U1|current_state.S_BRA_5     ; CPU:U0|control_unit:U1|current_state.S_BRA_6                                                                 ; Clock                                           ; Clock       ; 0.000        ; 0.001      ; 1.624      ;
; 1.338  ; CPU:U0|data_path:U2|MAR[5]                       ; memory:U1|rom_128x8_sync:U0|data_out[5]                                                                      ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.634      ;
; 1.341  ; CPU:U0|control_unit:U1|current_state.S_FETCH_1   ; CPU:U0|control_unit:U1|current_state.S_FETCH_2                                                               ; Clock                                           ; Clock       ; 0.000        ; 0.001      ; 1.638      ;
; 1.347  ; memory:U1|rw_96x8_sync:U1|RW_rtl_0_bypass[21]    ; memory:U1|rw_96x8_sync:U1|data_out[4]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.007      ; 1.650      ;
; 1.347  ; memory:U1|rw_96x8_sync:U1|RW_rtl_0_bypass[19]    ; memory:U1|rw_96x8_sync:U1|data_out[2]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.007      ; 1.650      ;
; 1.348  ; memory:U1|rw_96x8_sync:U1|RW_rtl_0_bypass[23]    ; memory:U1|rw_96x8_sync:U1|data_out[6]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.007      ; 1.651      ;
; 1.352  ; CPU:U0|data_path:U2|MAR[5]                       ; memory:U1|rw_96x8_sync:U1|RW_rtl_0_bypass[11]                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.001      ; 1.649      ;
; 1.353  ; memory:U1|rw_96x8_sync:U1|RW_rtl_0_bypass[20]    ; memory:U1|rw_96x8_sync:U1|data_out[3]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.007      ; 1.656      ;
; 1.353  ; CPU:U0|data_path:U2|MAR[4]                       ; memory:U1|rom_128x8_sync:U0|data_out[1]                                                                      ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.649      ;
; 1.361  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_4 ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_5                                                             ; Clock                                           ; Clock       ; 0.000        ; -0.002     ; 1.655      ;
; 1.379  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_4 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_5                                                             ; Clock                                           ; Clock       ; 0.000        ; -0.002     ; 1.673      ;
; 1.379  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_4 ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_5                                                             ; Clock                                           ; Clock       ; 0.000        ; -0.002     ; 1.673      ;
; 1.387  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_7 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_8                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.002      ; 1.685      ;
; 1.398  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_4 ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_5                                                             ; Clock                                           ; Clock       ; 0.000        ; -0.002     ; 1.692      ;
; 1.399  ; CPU:U0|data_path:U2|MAR[7]                       ; memory:U1|rom_128x8_sync:U0|data_out[5]                                                                      ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.695      ;
; 1.432  ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_4 ; CPU:U0|control_unit:U1|current_state.S_BEQ_5                                                                 ; Clock                                           ; Clock       ; 0.000        ; 0.001      ; 1.729      ;
; 1.438  ; CPU:U0|data_path:U2|A[0]                         ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clock                                           ; Clock       ; 0.000        ; 0.080      ; 1.776      ;
; 1.440  ; CPU:U0|data_path:U2|MAR[0]                       ; memory:U1|rw_96x8_sync:U1|RW_rtl_0_bypass[1]                                                                 ; Clock                                           ; Clock       ; 0.000        ; -0.003     ; 1.733      ;
; 1.455  ; CPU:U0|data_path:U2|MAR[4]                       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg4 ; Clock                                           ; Clock       ; 0.000        ; 0.080      ; 1.793      ;
; 1.459  ; CPU:U0|data_path:U2|PC_uns[2]                    ; CPU:U0|data_path:U2|PC_uns[3]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.755      ;
; 1.459  ; CPU:U0|data_path:U2|PC_uns[0]                    ; CPU:U0|data_path:U2|PC_uns[1]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.755      ;
; 1.461  ; CPU:U0|data_path:U2|A[6]                         ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg6  ; Clock                                           ; Clock       ; 0.000        ; 0.080      ; 1.799      ;
; 1.494  ; CPU:U0|data_path:U2|MAR[0]                       ; memory:U1|rom_128x8_sync:U0|data_out[4]                                                                      ; Clock                                           ; Clock       ; 0.000        ; -0.001     ; 1.789      ;
; 1.494  ; CPU:U0|data_path:U2|MAR[0]                       ; memory:U1|rom_128x8_sync:U0|data_out[2]                                                                      ; Clock                                           ; Clock       ; 0.000        ; -0.001     ; 1.789      ;
; 1.495  ; CPU:U0|data_path:U2|MAR[1]                       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg1 ; Clock                                           ; Clock       ; 0.000        ; 0.079      ; 1.832      ;
; 1.496  ; CPU:U0|data_path:U2|PC_uns[6]                    ; CPU:U0|data_path:U2|PC_uns[7]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.792      ;
; 1.501  ; CPU:U0|data_path:U2|PC_uns[4]                    ; CPU:U0|data_path:U2|PC_uns[5]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.797      ;
; 1.501  ; CPU:U0|data_path:U2|PC_uns[1]                    ; CPU:U0|data_path:U2|PC_uns[2]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.797      ;
; 1.501  ; CPU:U0|data_path:U2|PC_uns[3]                    ; CPU:U0|data_path:U2|PC_uns[4]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.797      ;
; 1.513  ; CPU:U0|control_unit:U1|current_state.S_FETCH_0   ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_6                                                             ; Clock                                           ; Clock       ; 0.000        ; -0.001     ; 1.808      ;
; 1.528  ; CPU:U0|data_path:U2|MAR[6]                       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg6 ; Clock                                           ; Clock       ; 0.000        ; 0.080      ; 1.866      ;
; 1.536  ; CPU:U0|data_path:U2|MAR[1]                       ; memory:U1|rom_128x8_sync:U0|data_out[3]                                                                      ; Clock                                           ; Clock       ; 0.000        ; -0.001     ; 1.831      ;
; 1.541  ; CPU:U0|data_path:U2|PC_uns[0]                    ; CPU:U0|data_path:U2|PC_uns[2]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.837      ;
; 1.541  ; CPU:U0|data_path:U2|PC_uns[2]                    ; CPU:U0|data_path:U2|PC_uns[4]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 1.837      ;
; 1.555  ; CPU:U0|data_path:U2|MAR[0]                       ; memory:U1|rom_128x8_sync:U0|data_out[6]                                                                      ; Clock                                           ; Clock       ; 0.000        ; -0.001     ; 1.850      ;
+--------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BEQ_4                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BEQ_4                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BEQ_5                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BEQ_5                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BEQ_6                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BEQ_6                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BRA_4                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BRA_4                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BRA_5                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BRA_5                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BRA_6                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BRA_6                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_DECODE_3                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_DECODE_3                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_FETCH_0                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_FETCH_0                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_FETCH_1                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_FETCH_1                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_FETCH_2                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_FETCH_2                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_4                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_4                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_5                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_5                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_6                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_6                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_7                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_7                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_8                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_8                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_4                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_4                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_5                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CPU:U0|control_unit:U1|current_state.S_DECODE_3'                                                                               ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|A_Load         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|A_Load         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|B_Load         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|B_Load         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|Bus1_Sel[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|Bus1_Sel[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|Bus2_Sel[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|Bus2_Sel[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|Bus2_Sel[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|Bus2_Sel[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|IR_Load        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|IR_Load        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|MAR_Load       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|MAR_Load       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|PC_Inc         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|PC_Inc         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|PC_Load        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|PC_Load        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|write          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|write          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|A_Load|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|A_Load|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|B_Load|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|B_Load|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Bus1_Sel[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Bus1_Sel[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Bus2_Sel[0]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Bus2_Sel[0]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Bus2_Sel[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Bus2_Sel[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|IR_Load|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|IR_Load|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|MAR_Load|datab                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|MAR_Load|datab                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|PC_Inc|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|PC_Inc|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|PC_Load|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|PC_Load|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Selector0~2clkctrl|inclk[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Selector0~2clkctrl|inclk[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Selector0~2clkctrl|outclk       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Selector0~2clkctrl|outclk       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Selector0~2|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Selector0~2|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; U0|U1|Selector0~2|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; U0|U1|Selector0~2|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; U0|U1|current_state.S_DECODE_3|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; U0|U1|current_state.S_DECODE_3|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|write|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|write|datad                     ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; port_in_00[*]  ; Clock      ; 10.748 ; 10.748 ; Rise       ; Clock           ;
;  port_in_00[0] ; Clock      ; 9.040  ; 9.040  ; Rise       ; Clock           ;
;  port_in_00[1] ; Clock      ; 10.748 ; 10.748 ; Rise       ; Clock           ;
;  port_in_00[2] ; Clock      ; 10.172 ; 10.172 ; Rise       ; Clock           ;
;  port_in_00[3] ; Clock      ; 10.370 ; 10.370 ; Rise       ; Clock           ;
;  port_in_00[4] ; Clock      ; 10.114 ; 10.114 ; Rise       ; Clock           ;
;  port_in_00[5] ; Clock      ; 10.282 ; 10.282 ; Rise       ; Clock           ;
;  port_in_00[6] ; Clock      ; 9.213  ; 9.213  ; Rise       ; Clock           ;
;  port_in_00[7] ; Clock      ; 10.681 ; 10.681 ; Rise       ; Clock           ;
; port_in_01[*]  ; Clock      ; 10.401 ; 10.401 ; Rise       ; Clock           ;
;  port_in_01[0] ; Clock      ; 8.666  ; 8.666  ; Rise       ; Clock           ;
;  port_in_01[1] ; Clock      ; 10.401 ; 10.401 ; Rise       ; Clock           ;
;  port_in_01[2] ; Clock      ; 10.151 ; 10.151 ; Rise       ; Clock           ;
;  port_in_01[3] ; Clock      ; 9.535  ; 9.535  ; Rise       ; Clock           ;
;  port_in_01[4] ; Clock      ; 9.398  ; 9.398  ; Rise       ; Clock           ;
;  port_in_01[5] ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  port_in_01[6] ; Clock      ; 9.821  ; 9.821  ; Rise       ; Clock           ;
;  port_in_01[7] ; Clock      ; 5.132  ; 5.132  ; Rise       ; Clock           ;
; port_in_02[*]  ; Clock      ; 10.648 ; 10.648 ; Rise       ; Clock           ;
;  port_in_02[0] ; Clock      ; 9.429  ; 9.429  ; Rise       ; Clock           ;
;  port_in_02[1] ; Clock      ; 10.136 ; 10.136 ; Rise       ; Clock           ;
;  port_in_02[2] ; Clock      ; 9.684  ; 9.684  ; Rise       ; Clock           ;
;  port_in_02[3] ; Clock      ; 10.029 ; 10.029 ; Rise       ; Clock           ;
;  port_in_02[4] ; Clock      ; 9.810  ; 9.810  ; Rise       ; Clock           ;
;  port_in_02[5] ; Clock      ; 10.333 ; 10.333 ; Rise       ; Clock           ;
;  port_in_02[6] ; Clock      ; 9.053  ; 9.053  ; Rise       ; Clock           ;
;  port_in_02[7] ; Clock      ; 10.648 ; 10.648 ; Rise       ; Clock           ;
; port_in_03[*]  ; Clock      ; 10.117 ; 10.117 ; Rise       ; Clock           ;
;  port_in_03[0] ; Clock      ; 8.596  ; 8.596  ; Rise       ; Clock           ;
;  port_in_03[1] ; Clock      ; 9.414  ; 9.414  ; Rise       ; Clock           ;
;  port_in_03[2] ; Clock      ; 9.488  ; 9.488  ; Rise       ; Clock           ;
;  port_in_03[3] ; Clock      ; 9.826  ; 9.826  ; Rise       ; Clock           ;
;  port_in_03[4] ; Clock      ; 9.298  ; 9.298  ; Rise       ; Clock           ;
;  port_in_03[5] ; Clock      ; 10.117 ; 10.117 ; Rise       ; Clock           ;
;  port_in_03[6] ; Clock      ; 9.263  ; 9.263  ; Rise       ; Clock           ;
;  port_in_03[7] ; Clock      ; 5.244  ; 5.244  ; Rise       ; Clock           ;
; port_in_04[*]  ; Clock      ; 10.418 ; 10.418 ; Rise       ; Clock           ;
;  port_in_04[0] ; Clock      ; 8.689  ; 8.689  ; Rise       ; Clock           ;
;  port_in_04[1] ; Clock      ; 9.539  ; 9.539  ; Rise       ; Clock           ;
;  port_in_04[2] ; Clock      ; 9.994  ; 9.994  ; Rise       ; Clock           ;
;  port_in_04[3] ; Clock      ; 10.191 ; 10.191 ; Rise       ; Clock           ;
;  port_in_04[4] ; Clock      ; 8.641  ; 8.641  ; Rise       ; Clock           ;
;  port_in_04[5] ; Clock      ; 10.204 ; 10.204 ; Rise       ; Clock           ;
;  port_in_04[6] ; Clock      ; 8.991  ; 8.991  ; Rise       ; Clock           ;
;  port_in_04[7] ; Clock      ; 10.418 ; 10.418 ; Rise       ; Clock           ;
; port_in_05[*]  ; Clock      ; 10.443 ; 10.443 ; Rise       ; Clock           ;
;  port_in_05[0] ; Clock      ; 8.745  ; 8.745  ; Rise       ; Clock           ;
;  port_in_05[1] ; Clock      ; 9.622  ; 9.622  ; Rise       ; Clock           ;
;  port_in_05[2] ; Clock      ; 9.477  ; 9.477  ; Rise       ; Clock           ;
;  port_in_05[3] ; Clock      ; 9.681  ; 9.681  ; Rise       ; Clock           ;
;  port_in_05[4] ; Clock      ; 9.238  ; 9.238  ; Rise       ; Clock           ;
;  port_in_05[5] ; Clock      ; 10.443 ; 10.443 ; Rise       ; Clock           ;
;  port_in_05[6] ; Clock      ; 10.369 ; 10.369 ; Rise       ; Clock           ;
;  port_in_05[7] ; Clock      ; 9.571  ; 9.571  ; Rise       ; Clock           ;
; port_in_06[*]  ; Clock      ; 10.232 ; 10.232 ; Rise       ; Clock           ;
;  port_in_06[0] ; Clock      ; 9.042  ; 9.042  ; Rise       ; Clock           ;
;  port_in_06[1] ; Clock      ; 8.981  ; 8.981  ; Rise       ; Clock           ;
;  port_in_06[2] ; Clock      ; 9.090  ; 9.090  ; Rise       ; Clock           ;
;  port_in_06[3] ; Clock      ; 10.232 ; 10.232 ; Rise       ; Clock           ;
;  port_in_06[4] ; Clock      ; 9.515  ; 9.515  ; Rise       ; Clock           ;
;  port_in_06[5] ; Clock      ; 9.278  ; 9.278  ; Rise       ; Clock           ;
;  port_in_06[6] ; Clock      ; 9.360  ; 9.360  ; Rise       ; Clock           ;
;  port_in_06[7] ; Clock      ; 10.199 ; 10.199 ; Rise       ; Clock           ;
; port_in_07[*]  ; Clock      ; 9.721  ; 9.721  ; Rise       ; Clock           ;
;  port_in_07[0] ; Clock      ; 9.088  ; 9.088  ; Rise       ; Clock           ;
;  port_in_07[1] ; Clock      ; 9.051  ; 9.051  ; Rise       ; Clock           ;
;  port_in_07[2] ; Clock      ; 8.944  ; 8.944  ; Rise       ; Clock           ;
;  port_in_07[3] ; Clock      ; 9.613  ; 9.613  ; Rise       ; Clock           ;
;  port_in_07[4] ; Clock      ; 9.721  ; 9.721  ; Rise       ; Clock           ;
;  port_in_07[5] ; Clock      ; 9.065  ; 9.065  ; Rise       ; Clock           ;
;  port_in_07[6] ; Clock      ; 9.128  ; 9.128  ; Rise       ; Clock           ;
;  port_in_07[7] ; Clock      ; 4.614  ; 4.614  ; Rise       ; Clock           ;
; port_in_08[*]  ; Clock      ; 10.759 ; 10.759 ; Rise       ; Clock           ;
;  port_in_08[0] ; Clock      ; 9.022  ; 9.022  ; Rise       ; Clock           ;
;  port_in_08[1] ; Clock      ; 10.340 ; 10.340 ; Rise       ; Clock           ;
;  port_in_08[2] ; Clock      ; 10.030 ; 10.030 ; Rise       ; Clock           ;
;  port_in_08[3] ; Clock      ; 9.868  ; 9.868  ; Rise       ; Clock           ;
;  port_in_08[4] ; Clock      ; 10.082 ; 10.082 ; Rise       ; Clock           ;
;  port_in_08[5] ; Clock      ; 10.759 ; 10.759 ; Rise       ; Clock           ;
;  port_in_08[6] ; Clock      ; 8.510  ; 8.510  ; Rise       ; Clock           ;
;  port_in_08[7] ; Clock      ; 9.987  ; 9.987  ; Rise       ; Clock           ;
; port_in_09[*]  ; Clock      ; 10.287 ; 10.287 ; Rise       ; Clock           ;
;  port_in_09[0] ; Clock      ; 8.673  ; 8.673  ; Rise       ; Clock           ;
;  port_in_09[1] ; Clock      ; 9.061  ; 9.061  ; Rise       ; Clock           ;
;  port_in_09[2] ; Clock      ; 4.912  ; 4.912  ; Rise       ; Clock           ;
;  port_in_09[3] ; Clock      ; 9.965  ; 9.965  ; Rise       ; Clock           ;
;  port_in_09[4] ; Clock      ; 9.361  ; 9.361  ; Rise       ; Clock           ;
;  port_in_09[5] ; Clock      ; 10.287 ; 10.287 ; Rise       ; Clock           ;
;  port_in_09[6] ; Clock      ; 9.662  ; 9.662  ; Rise       ; Clock           ;
;  port_in_09[7] ; Clock      ; 9.467  ; 9.467  ; Rise       ; Clock           ;
; port_in_10[*]  ; Clock      ; 10.581 ; 10.581 ; Rise       ; Clock           ;
;  port_in_10[0] ; Clock      ; 8.353  ; 8.353  ; Rise       ; Clock           ;
;  port_in_10[1] ; Clock      ; 10.205 ; 10.205 ; Rise       ; Clock           ;
;  port_in_10[2] ; Clock      ; 9.162  ; 9.162  ; Rise       ; Clock           ;
;  port_in_10[3] ; Clock      ; 9.422  ; 9.422  ; Rise       ; Clock           ;
;  port_in_10[4] ; Clock      ; 8.972  ; 8.972  ; Rise       ; Clock           ;
;  port_in_10[5] ; Clock      ; 10.581 ; 10.581 ; Rise       ; Clock           ;
;  port_in_10[6] ; Clock      ; 9.429  ; 9.429  ; Rise       ; Clock           ;
;  port_in_10[7] ; Clock      ; 8.881  ; 8.881  ; Rise       ; Clock           ;
; port_in_11[*]  ; Clock      ; 10.382 ; 10.382 ; Rise       ; Clock           ;
;  port_in_11[0] ; Clock      ; 8.695  ; 8.695  ; Rise       ; Clock           ;
;  port_in_11[1] ; Clock      ; 10.085 ; 10.085 ; Rise       ; Clock           ;
;  port_in_11[2] ; Clock      ; 9.271  ; 9.271  ; Rise       ; Clock           ;
;  port_in_11[3] ; Clock      ; 9.023  ; 9.023  ; Rise       ; Clock           ;
;  port_in_11[4] ; Clock      ; 8.057  ; 8.057  ; Rise       ; Clock           ;
;  port_in_11[5] ; Clock      ; 10.382 ; 10.382 ; Rise       ; Clock           ;
;  port_in_11[6] ; Clock      ; 9.945  ; 9.945  ; Rise       ; Clock           ;
;  port_in_11[7] ; Clock      ; 8.807  ; 8.807  ; Rise       ; Clock           ;
; port_in_12[*]  ; Clock      ; 10.821 ; 10.821 ; Rise       ; Clock           ;
;  port_in_12[0] ; Clock      ; 9.018  ; 9.018  ; Rise       ; Clock           ;
;  port_in_12[1] ; Clock      ; 9.957  ; 9.957  ; Rise       ; Clock           ;
;  port_in_12[2] ; Clock      ; 9.462  ; 9.462  ; Rise       ; Clock           ;
;  port_in_12[3] ; Clock      ; 10.285 ; 10.285 ; Rise       ; Clock           ;
;  port_in_12[4] ; Clock      ; 9.018  ; 9.018  ; Rise       ; Clock           ;
;  port_in_12[5] ; Clock      ; 10.821 ; 10.821 ; Rise       ; Clock           ;
;  port_in_12[6] ; Clock      ; 9.597  ; 9.597  ; Rise       ; Clock           ;
;  port_in_12[7] ; Clock      ; 10.238 ; 10.238 ; Rise       ; Clock           ;
; port_in_13[*]  ; Clock      ; 10.416 ; 10.416 ; Rise       ; Clock           ;
;  port_in_13[0] ; Clock      ; 8.525  ; 8.525  ; Rise       ; Clock           ;
;  port_in_13[1] ; Clock      ; 9.732  ; 9.732  ; Rise       ; Clock           ;
;  port_in_13[2] ; Clock      ; 9.526  ; 9.526  ; Rise       ; Clock           ;
;  port_in_13[3] ; Clock      ; 10.416 ; 10.416 ; Rise       ; Clock           ;
;  port_in_13[4] ; Clock      ; 8.688  ; 8.688  ; Rise       ; Clock           ;
;  port_in_13[5] ; Clock      ; 9.981  ; 9.981  ; Rise       ; Clock           ;
;  port_in_13[6] ; Clock      ; 9.497  ; 9.497  ; Rise       ; Clock           ;
;  port_in_13[7] ; Clock      ; 9.901  ; 9.901  ; Rise       ; Clock           ;
; port_in_14[*]  ; Clock      ; 10.601 ; 10.601 ; Rise       ; Clock           ;
;  port_in_14[0] ; Clock      ; 8.950  ; 8.950  ; Rise       ; Clock           ;
;  port_in_14[1] ; Clock      ; 9.782  ; 9.782  ; Rise       ; Clock           ;
;  port_in_14[2] ; Clock      ; 3.914  ; 3.914  ; Rise       ; Clock           ;
;  port_in_14[3] ; Clock      ; 9.119  ; 9.119  ; Rise       ; Clock           ;
;  port_in_14[4] ; Clock      ; 8.798  ; 8.798  ; Rise       ; Clock           ;
;  port_in_14[5] ; Clock      ; 10.601 ; 10.601 ; Rise       ; Clock           ;
;  port_in_14[6] ; Clock      ; 9.219  ; 9.219  ; Rise       ; Clock           ;
;  port_in_14[7] ; Clock      ; 4.357  ; 4.357  ; Rise       ; Clock           ;
; port_in_15[*]  ; Clock      ; 9.982  ; 9.982  ; Rise       ; Clock           ;
;  port_in_15[0] ; Clock      ; 8.733  ; 8.733  ; Rise       ; Clock           ;
;  port_in_15[1] ; Clock      ; 9.188  ; 9.188  ; Rise       ; Clock           ;
;  port_in_15[2] ; Clock      ; 8.571  ; 8.571  ; Rise       ; Clock           ;
;  port_in_15[3] ; Clock      ; 9.149  ; 9.149  ; Rise       ; Clock           ;
;  port_in_15[4] ; Clock      ; 8.993  ; 8.993  ; Rise       ; Clock           ;
;  port_in_15[5] ; Clock      ; 9.982  ; 9.982  ; Rise       ; Clock           ;
;  port_in_15[6] ; Clock      ; 9.074  ; 9.074  ; Rise       ; Clock           ;
;  port_in_15[7] ; Clock      ; 9.678  ; 9.678  ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+----------------+------------+---------+---------+------------+-----------------+
; Data Port      ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+----------------+------------+---------+---------+------------+-----------------+
; port_in_00[*]  ; Clock      ; -8.366  ; -8.366  ; Rise       ; Clock           ;
;  port_in_00[0] ; Clock      ; -8.555  ; -8.555  ; Rise       ; Clock           ;
;  port_in_00[1] ; Clock      ; -9.921  ; -9.921  ; Rise       ; Clock           ;
;  port_in_00[2] ; Clock      ; -9.335  ; -9.335  ; Rise       ; Clock           ;
;  port_in_00[3] ; Clock      ; -9.621  ; -9.621  ; Rise       ; Clock           ;
;  port_in_00[4] ; Clock      ; -9.448  ; -9.448  ; Rise       ; Clock           ;
;  port_in_00[5] ; Clock      ; -9.616  ; -9.616  ; Rise       ; Clock           ;
;  port_in_00[6] ; Clock      ; -8.366  ; -8.366  ; Rise       ; Clock           ;
;  port_in_00[7] ; Clock      ; -9.397  ; -9.397  ; Rise       ; Clock           ;
; port_in_01[*]  ; Clock      ; -3.848  ; -3.848  ; Rise       ; Clock           ;
;  port_in_01[0] ; Clock      ; -8.181  ; -8.181  ; Rise       ; Clock           ;
;  port_in_01[1] ; Clock      ; -9.574  ; -9.574  ; Rise       ; Clock           ;
;  port_in_01[2] ; Clock      ; -9.314  ; -9.314  ; Rise       ; Clock           ;
;  port_in_01[3] ; Clock      ; -8.786  ; -8.786  ; Rise       ; Clock           ;
;  port_in_01[4] ; Clock      ; -8.732  ; -8.732  ; Rise       ; Clock           ;
;  port_in_01[5] ; Clock      ; -9.594  ; -9.594  ; Rise       ; Clock           ;
;  port_in_01[6] ; Clock      ; -8.974  ; -8.974  ; Rise       ; Clock           ;
;  port_in_01[7] ; Clock      ; -3.848  ; -3.848  ; Rise       ; Clock           ;
; port_in_02[*]  ; Clock      ; -8.206  ; -8.206  ; Rise       ; Clock           ;
;  port_in_02[0] ; Clock      ; -8.944  ; -8.944  ; Rise       ; Clock           ;
;  port_in_02[1] ; Clock      ; -9.309  ; -9.309  ; Rise       ; Clock           ;
;  port_in_02[2] ; Clock      ; -8.847  ; -8.847  ; Rise       ; Clock           ;
;  port_in_02[3] ; Clock      ; -9.280  ; -9.280  ; Rise       ; Clock           ;
;  port_in_02[4] ; Clock      ; -9.144  ; -9.144  ; Rise       ; Clock           ;
;  port_in_02[5] ; Clock      ; -9.667  ; -9.667  ; Rise       ; Clock           ;
;  port_in_02[6] ; Clock      ; -8.206  ; -8.206  ; Rise       ; Clock           ;
;  port_in_02[7] ; Clock      ; -9.364  ; -9.364  ; Rise       ; Clock           ;
; port_in_03[*]  ; Clock      ; -3.960  ; -3.960  ; Rise       ; Clock           ;
;  port_in_03[0] ; Clock      ; -7.903  ; -7.903  ; Rise       ; Clock           ;
;  port_in_03[1] ; Clock      ; -8.587  ; -8.587  ; Rise       ; Clock           ;
;  port_in_03[2] ; Clock      ; -8.651  ; -8.651  ; Rise       ; Clock           ;
;  port_in_03[3] ; Clock      ; -9.077  ; -9.077  ; Rise       ; Clock           ;
;  port_in_03[4] ; Clock      ; -8.632  ; -8.632  ; Rise       ; Clock           ;
;  port_in_03[5] ; Clock      ; -9.451  ; -9.451  ; Rise       ; Clock           ;
;  port_in_03[6] ; Clock      ; -8.416  ; -8.416  ; Rise       ; Clock           ;
;  port_in_03[7] ; Clock      ; -3.960  ; -3.960  ; Rise       ; Clock           ;
; port_in_04[*]  ; Clock      ; -7.975  ; -7.975  ; Rise       ; Clock           ;
;  port_in_04[0] ; Clock      ; -8.204  ; -8.204  ; Rise       ; Clock           ;
;  port_in_04[1] ; Clock      ; -8.712  ; -8.712  ; Rise       ; Clock           ;
;  port_in_04[2] ; Clock      ; -9.157  ; -9.157  ; Rise       ; Clock           ;
;  port_in_04[3] ; Clock      ; -9.442  ; -9.442  ; Rise       ; Clock           ;
;  port_in_04[4] ; Clock      ; -7.975  ; -7.975  ; Rise       ; Clock           ;
;  port_in_04[5] ; Clock      ; -9.538  ; -9.538  ; Rise       ; Clock           ;
;  port_in_04[6] ; Clock      ; -8.144  ; -8.144  ; Rise       ; Clock           ;
;  port_in_04[7] ; Clock      ; -9.134  ; -9.134  ; Rise       ; Clock           ;
; port_in_05[*]  ; Clock      ; -8.133  ; -8.133  ; Rise       ; Clock           ;
;  port_in_05[0] ; Clock      ; -8.133  ; -8.133  ; Rise       ; Clock           ;
;  port_in_05[1] ; Clock      ; -8.795  ; -8.795  ; Rise       ; Clock           ;
;  port_in_05[2] ; Clock      ; -8.640  ; -8.640  ; Rise       ; Clock           ;
;  port_in_05[3] ; Clock      ; -8.932  ; -8.932  ; Rise       ; Clock           ;
;  port_in_05[4] ; Clock      ; -8.572  ; -8.572  ; Rise       ; Clock           ;
;  port_in_05[5] ; Clock      ; -9.777  ; -9.777  ; Rise       ; Clock           ;
;  port_in_05[6] ; Clock      ; -9.522  ; -9.522  ; Rise       ; Clock           ;
;  port_in_05[7] ; Clock      ; -8.287  ; -8.287  ; Rise       ; Clock           ;
; port_in_06[*]  ; Clock      ; -8.154  ; -8.154  ; Rise       ; Clock           ;
;  port_in_06[0] ; Clock      ; -8.557  ; -8.557  ; Rise       ; Clock           ;
;  port_in_06[1] ; Clock      ; -8.154  ; -8.154  ; Rise       ; Clock           ;
;  port_in_06[2] ; Clock      ; -8.253  ; -8.253  ; Rise       ; Clock           ;
;  port_in_06[3] ; Clock      ; -9.483  ; -9.483  ; Rise       ; Clock           ;
;  port_in_06[4] ; Clock      ; -8.849  ; -8.849  ; Rise       ; Clock           ;
;  port_in_06[5] ; Clock      ; -8.612  ; -8.612  ; Rise       ; Clock           ;
;  port_in_06[6] ; Clock      ; -8.513  ; -8.513  ; Rise       ; Clock           ;
;  port_in_06[7] ; Clock      ; -8.915  ; -8.915  ; Rise       ; Clock           ;
; port_in_07[*]  ; Clock      ; -3.330  ; -3.330  ; Rise       ; Clock           ;
;  port_in_07[0] ; Clock      ; -8.395  ; -8.395  ; Rise       ; Clock           ;
;  port_in_07[1] ; Clock      ; -8.224  ; -8.224  ; Rise       ; Clock           ;
;  port_in_07[2] ; Clock      ; -8.107  ; -8.107  ; Rise       ; Clock           ;
;  port_in_07[3] ; Clock      ; -8.864  ; -8.864  ; Rise       ; Clock           ;
;  port_in_07[4] ; Clock      ; -9.055  ; -9.055  ; Rise       ; Clock           ;
;  port_in_07[5] ; Clock      ; -8.399  ; -8.399  ; Rise       ; Clock           ;
;  port_in_07[6] ; Clock      ; -8.281  ; -8.281  ; Rise       ; Clock           ;
;  port_in_07[7] ; Clock      ; -3.330  ; -3.330  ; Rise       ; Clock           ;
; port_in_08[*]  ; Clock      ; -7.663  ; -7.663  ; Rise       ; Clock           ;
;  port_in_08[0] ; Clock      ; -8.537  ; -8.537  ; Rise       ; Clock           ;
;  port_in_08[1] ; Clock      ; -9.513  ; -9.513  ; Rise       ; Clock           ;
;  port_in_08[2] ; Clock      ; -9.193  ; -9.193  ; Rise       ; Clock           ;
;  port_in_08[3] ; Clock      ; -9.119  ; -9.119  ; Rise       ; Clock           ;
;  port_in_08[4] ; Clock      ; -9.416  ; -9.416  ; Rise       ; Clock           ;
;  port_in_08[5] ; Clock      ; -10.093 ; -10.093 ; Rise       ; Clock           ;
;  port_in_08[6] ; Clock      ; -7.663  ; -7.663  ; Rise       ; Clock           ;
;  port_in_08[7] ; Clock      ; -8.703  ; -8.703  ; Rise       ; Clock           ;
; port_in_09[*]  ; Clock      ; -4.075  ; -4.075  ; Rise       ; Clock           ;
;  port_in_09[0] ; Clock      ; -8.188  ; -8.188  ; Rise       ; Clock           ;
;  port_in_09[1] ; Clock      ; -8.234  ; -8.234  ; Rise       ; Clock           ;
;  port_in_09[2] ; Clock      ; -4.075  ; -4.075  ; Rise       ; Clock           ;
;  port_in_09[3] ; Clock      ; -9.216  ; -9.216  ; Rise       ; Clock           ;
;  port_in_09[4] ; Clock      ; -8.695  ; -8.695  ; Rise       ; Clock           ;
;  port_in_09[5] ; Clock      ; -9.621  ; -9.621  ; Rise       ; Clock           ;
;  port_in_09[6] ; Clock      ; -8.815  ; -8.815  ; Rise       ; Clock           ;
;  port_in_09[7] ; Clock      ; -8.183  ; -8.183  ; Rise       ; Clock           ;
; port_in_10[*]  ; Clock      ; -7.597  ; -7.597  ; Rise       ; Clock           ;
;  port_in_10[0] ; Clock      ; -7.868  ; -7.868  ; Rise       ; Clock           ;
;  port_in_10[1] ; Clock      ; -9.378  ; -9.378  ; Rise       ; Clock           ;
;  port_in_10[2] ; Clock      ; -8.325  ; -8.325  ; Rise       ; Clock           ;
;  port_in_10[3] ; Clock      ; -8.673  ; -8.673  ; Rise       ; Clock           ;
;  port_in_10[4] ; Clock      ; -8.306  ; -8.306  ; Rise       ; Clock           ;
;  port_in_10[5] ; Clock      ; -9.915  ; -9.915  ; Rise       ; Clock           ;
;  port_in_10[6] ; Clock      ; -8.582  ; -8.582  ; Rise       ; Clock           ;
;  port_in_10[7] ; Clock      ; -7.597  ; -7.597  ; Rise       ; Clock           ;
; port_in_11[*]  ; Clock      ; -7.391  ; -7.391  ; Rise       ; Clock           ;
;  port_in_11[0] ; Clock      ; -8.131  ; -8.131  ; Rise       ; Clock           ;
;  port_in_11[1] ; Clock      ; -9.258  ; -9.258  ; Rise       ; Clock           ;
;  port_in_11[2] ; Clock      ; -8.434  ; -8.434  ; Rise       ; Clock           ;
;  port_in_11[3] ; Clock      ; -8.274  ; -8.274  ; Rise       ; Clock           ;
;  port_in_11[4] ; Clock      ; -7.391  ; -7.391  ; Rise       ; Clock           ;
;  port_in_11[5] ; Clock      ; -9.716  ; -9.716  ; Rise       ; Clock           ;
;  port_in_11[6] ; Clock      ; -9.098  ; -9.098  ; Rise       ; Clock           ;
;  port_in_11[7] ; Clock      ; -7.523  ; -7.523  ; Rise       ; Clock           ;
; port_in_12[*]  ; Clock      ; -8.352  ; -8.352  ; Rise       ; Clock           ;
;  port_in_12[0] ; Clock      ; -8.533  ; -8.533  ; Rise       ; Clock           ;
;  port_in_12[1] ; Clock      ; -9.130  ; -9.130  ; Rise       ; Clock           ;
;  port_in_12[2] ; Clock      ; -8.625  ; -8.625  ; Rise       ; Clock           ;
;  port_in_12[3] ; Clock      ; -9.536  ; -9.536  ; Rise       ; Clock           ;
;  port_in_12[4] ; Clock      ; -8.352  ; -8.352  ; Rise       ; Clock           ;
;  port_in_12[5] ; Clock      ; -10.155 ; -10.155 ; Rise       ; Clock           ;
;  port_in_12[6] ; Clock      ; -8.750  ; -8.750  ; Rise       ; Clock           ;
;  port_in_12[7] ; Clock      ; -8.954  ; -8.954  ; Rise       ; Clock           ;
; port_in_13[*]  ; Clock      ; -8.022  ; -8.022  ; Rise       ; Clock           ;
;  port_in_13[0] ; Clock      ; -8.040  ; -8.040  ; Rise       ; Clock           ;
;  port_in_13[1] ; Clock      ; -8.905  ; -8.905  ; Rise       ; Clock           ;
;  port_in_13[2] ; Clock      ; -8.689  ; -8.689  ; Rise       ; Clock           ;
;  port_in_13[3] ; Clock      ; -9.667  ; -9.667  ; Rise       ; Clock           ;
;  port_in_13[4] ; Clock      ; -8.022  ; -8.022  ; Rise       ; Clock           ;
;  port_in_13[5] ; Clock      ; -9.315  ; -9.315  ; Rise       ; Clock           ;
;  port_in_13[6] ; Clock      ; -8.650  ; -8.650  ; Rise       ; Clock           ;
;  port_in_13[7] ; Clock      ; -8.617  ; -8.617  ; Rise       ; Clock           ;
; port_in_14[*]  ; Clock      ; -3.073  ; -3.073  ; Rise       ; Clock           ;
;  port_in_14[0] ; Clock      ; -8.465  ; -8.465  ; Rise       ; Clock           ;
;  port_in_14[1] ; Clock      ; -8.955  ; -8.955  ; Rise       ; Clock           ;
;  port_in_14[2] ; Clock      ; -3.077  ; -3.077  ; Rise       ; Clock           ;
;  port_in_14[3] ; Clock      ; -8.370  ; -8.370  ; Rise       ; Clock           ;
;  port_in_14[4] ; Clock      ; -8.132  ; -8.132  ; Rise       ; Clock           ;
;  port_in_14[5] ; Clock      ; -9.935  ; -9.935  ; Rise       ; Clock           ;
;  port_in_14[6] ; Clock      ; -8.372  ; -8.372  ; Rise       ; Clock           ;
;  port_in_14[7] ; Clock      ; -3.073  ; -3.073  ; Rise       ; Clock           ;
; port_in_15[*]  ; Clock      ; -7.734  ; -7.734  ; Rise       ; Clock           ;
;  port_in_15[0] ; Clock      ; -8.248  ; -8.248  ; Rise       ; Clock           ;
;  port_in_15[1] ; Clock      ; -8.361  ; -8.361  ; Rise       ; Clock           ;
;  port_in_15[2] ; Clock      ; -7.734  ; -7.734  ; Rise       ; Clock           ;
;  port_in_15[3] ; Clock      ; -8.400  ; -8.400  ; Rise       ; Clock           ;
;  port_in_15[4] ; Clock      ; -8.327  ; -8.327  ; Rise       ; Clock           ;
;  port_in_15[5] ; Clock      ; -9.316  ; -9.316  ; Rise       ; Clock           ;
;  port_in_15[6] ; Clock      ; -8.227  ; -8.227  ; Rise       ; Clock           ;
;  port_in_15[7] ; Clock      ; -8.394  ; -8.394  ; Rise       ; Clock           ;
+----------------+------------+---------+---------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; port_out_00[*]  ; Clock      ; 8.324 ; 8.324 ; Rise       ; Clock           ;
;  port_out_00[0] ; Clock      ; 8.324 ; 8.324 ; Rise       ; Clock           ;
;  port_out_00[1] ; Clock      ; 7.941 ; 7.941 ; Rise       ; Clock           ;
;  port_out_00[2] ; Clock      ; 7.924 ; 7.924 ; Rise       ; Clock           ;
;  port_out_00[3] ; Clock      ; 7.489 ; 7.489 ; Rise       ; Clock           ;
;  port_out_00[4] ; Clock      ; 7.474 ; 7.474 ; Rise       ; Clock           ;
;  port_out_00[5] ; Clock      ; 8.295 ; 8.295 ; Rise       ; Clock           ;
;  port_out_00[6] ; Clock      ; 8.017 ; 8.017 ; Rise       ; Clock           ;
;  port_out_00[7] ; Clock      ; 7.908 ; 7.908 ; Rise       ; Clock           ;
; port_out_01[*]  ; Clock      ; 7.837 ; 7.837 ; Rise       ; Clock           ;
;  port_out_01[0] ; Clock      ; 7.447 ; 7.447 ; Rise       ; Clock           ;
;  port_out_01[1] ; Clock      ; 7.837 ; 7.837 ; Rise       ; Clock           ;
;  port_out_01[2] ; Clock      ; 7.478 ; 7.478 ; Rise       ; Clock           ;
;  port_out_01[3] ; Clock      ; 7.464 ; 7.464 ; Rise       ; Clock           ;
;  port_out_01[4] ; Clock      ; 7.456 ; 7.456 ; Rise       ; Clock           ;
;  port_out_01[5] ; Clock      ; 7.487 ; 7.487 ; Rise       ; Clock           ;
;  port_out_01[6] ; Clock      ; 7.517 ; 7.517 ; Rise       ; Clock           ;
;  port_out_01[7] ; Clock      ; 7.467 ; 7.467 ; Rise       ; Clock           ;
; port_out_02[*]  ; Clock      ; 8.913 ; 8.913 ; Rise       ; Clock           ;
;  port_out_02[0] ; Clock      ; 8.548 ; 8.548 ; Rise       ; Clock           ;
;  port_out_02[1] ; Clock      ; 7.907 ; 7.907 ; Rise       ; Clock           ;
;  port_out_02[2] ; Clock      ; 8.214 ; 8.214 ; Rise       ; Clock           ;
;  port_out_02[3] ; Clock      ; 8.721 ; 8.721 ; Rise       ; Clock           ;
;  port_out_02[4] ; Clock      ; 8.913 ; 8.913 ; Rise       ; Clock           ;
;  port_out_02[5] ; Clock      ; 8.255 ; 8.255 ; Rise       ; Clock           ;
;  port_out_02[6] ; Clock      ; 8.545 ; 8.545 ; Rise       ; Clock           ;
;  port_out_02[7] ; Clock      ; 8.551 ; 8.551 ; Rise       ; Clock           ;
; port_out_03[*]  ; Clock      ; 8.522 ; 8.522 ; Rise       ; Clock           ;
;  port_out_03[0] ; Clock      ; 8.273 ; 8.273 ; Rise       ; Clock           ;
;  port_out_03[1] ; Clock      ; 8.513 ; 8.513 ; Rise       ; Clock           ;
;  port_out_03[2] ; Clock      ; 7.893 ; 7.893 ; Rise       ; Clock           ;
;  port_out_03[3] ; Clock      ; 8.202 ; 8.202 ; Rise       ; Clock           ;
;  port_out_03[4] ; Clock      ; 7.581 ; 7.581 ; Rise       ; Clock           ;
;  port_out_03[5] ; Clock      ; 8.522 ; 8.522 ; Rise       ; Clock           ;
;  port_out_03[6] ; Clock      ; 7.920 ; 7.920 ; Rise       ; Clock           ;
;  port_out_03[7] ; Clock      ; 7.566 ; 7.566 ; Rise       ; Clock           ;
; port_out_04[*]  ; Clock      ; 8.134 ; 8.134 ; Rise       ; Clock           ;
;  port_out_04[0] ; Clock      ; 8.134 ; 8.134 ; Rise       ; Clock           ;
;  port_out_04[1] ; Clock      ; 7.110 ; 7.110 ; Rise       ; Clock           ;
;  port_out_04[2] ; Clock      ; 7.547 ; 7.547 ; Rise       ; Clock           ;
;  port_out_04[3] ; Clock      ; 7.096 ; 7.096 ; Rise       ; Clock           ;
;  port_out_04[4] ; Clock      ; 6.998 ; 6.998 ; Rise       ; Clock           ;
;  port_out_04[5] ; Clock      ; 7.138 ; 7.138 ; Rise       ; Clock           ;
;  port_out_04[6] ; Clock      ; 7.116 ; 7.116 ; Rise       ; Clock           ;
;  port_out_04[7] ; Clock      ; 7.179 ; 7.179 ; Rise       ; Clock           ;
; port_out_05[*]  ; Clock      ; 8.587 ; 8.587 ; Rise       ; Clock           ;
;  port_out_05[0] ; Clock      ; 7.384 ; 7.384 ; Rise       ; Clock           ;
;  port_out_05[1] ; Clock      ; 7.379 ; 7.379 ; Rise       ; Clock           ;
;  port_out_05[2] ; Clock      ; 7.448 ; 7.448 ; Rise       ; Clock           ;
;  port_out_05[3] ; Clock      ; 8.587 ; 8.587 ; Rise       ; Clock           ;
;  port_out_05[4] ; Clock      ; 8.318 ; 8.318 ; Rise       ; Clock           ;
;  port_out_05[5] ; Clock      ; 8.361 ; 8.361 ; Rise       ; Clock           ;
;  port_out_05[6] ; Clock      ; 7.573 ; 7.573 ; Rise       ; Clock           ;
;  port_out_05[7] ; Clock      ; 7.935 ; 7.935 ; Rise       ; Clock           ;
; port_out_06[*]  ; Clock      ; 9.591 ; 9.591 ; Rise       ; Clock           ;
;  port_out_06[0] ; Clock      ; 6.772 ; 6.772 ; Rise       ; Clock           ;
;  port_out_06[1] ; Clock      ; 8.221 ; 8.221 ; Rise       ; Clock           ;
;  port_out_06[2] ; Clock      ; 8.522 ; 8.522 ; Rise       ; Clock           ;
;  port_out_06[3] ; Clock      ; 7.511 ; 7.511 ; Rise       ; Clock           ;
;  port_out_06[4] ; Clock      ; 8.508 ; 8.508 ; Rise       ; Clock           ;
;  port_out_06[5] ; Clock      ; 9.591 ; 9.591 ; Rise       ; Clock           ;
;  port_out_06[6] ; Clock      ; 7.122 ; 7.122 ; Rise       ; Clock           ;
;  port_out_06[7] ; Clock      ; 7.162 ; 7.162 ; Rise       ; Clock           ;
; port_out_07[*]  ; Clock      ; 7.697 ; 7.697 ; Rise       ; Clock           ;
;  port_out_07[0] ; Clock      ; 6.764 ; 6.764 ; Rise       ; Clock           ;
;  port_out_07[1] ; Clock      ; 7.697 ; 7.697 ; Rise       ; Clock           ;
;  port_out_07[2] ; Clock      ; 6.765 ; 6.765 ; Rise       ; Clock           ;
;  port_out_07[3] ; Clock      ; 6.765 ; 6.765 ; Rise       ; Clock           ;
;  port_out_07[4] ; Clock      ; 7.660 ; 7.660 ; Rise       ; Clock           ;
;  port_out_07[5] ; Clock      ; 7.132 ; 7.132 ; Rise       ; Clock           ;
;  port_out_07[6] ; Clock      ; 7.499 ; 7.499 ; Rise       ; Clock           ;
;  port_out_07[7] ; Clock      ; 7.565 ; 7.565 ; Rise       ; Clock           ;
; port_out_08[*]  ; Clock      ; 7.661 ; 7.661 ; Rise       ; Clock           ;
;  port_out_08[0] ; Clock      ; 7.135 ; 7.135 ; Rise       ; Clock           ;
;  port_out_08[1] ; Clock      ; 7.661 ; 7.661 ; Rise       ; Clock           ;
;  port_out_08[2] ; Clock      ; 6.743 ; 6.743 ; Rise       ; Clock           ;
;  port_out_08[3] ; Clock      ; 6.765 ; 6.765 ; Rise       ; Clock           ;
;  port_out_08[4] ; Clock      ; 7.126 ; 7.126 ; Rise       ; Clock           ;
;  port_out_08[5] ; Clock      ; 6.764 ; 6.764 ; Rise       ; Clock           ;
;  port_out_08[6] ; Clock      ; 7.163 ; 7.163 ; Rise       ; Clock           ;
;  port_out_08[7] ; Clock      ; 7.166 ; 7.166 ; Rise       ; Clock           ;
; port_out_09[*]  ; Clock      ; 7.583 ; 7.583 ; Rise       ; Clock           ;
;  port_out_09[0] ; Clock      ; 7.160 ; 7.160 ; Rise       ; Clock           ;
;  port_out_09[1] ; Clock      ; 7.570 ; 7.570 ; Rise       ; Clock           ;
;  port_out_09[2] ; Clock      ; 7.141 ; 7.141 ; Rise       ; Clock           ;
;  port_out_09[3] ; Clock      ; 7.170 ; 7.170 ; Rise       ; Clock           ;
;  port_out_09[4] ; Clock      ; 7.557 ; 7.557 ; Rise       ; Clock           ;
;  port_out_09[5] ; Clock      ; 7.583 ; 7.583 ; Rise       ; Clock           ;
;  port_out_09[6] ; Clock      ; 7.124 ; 7.124 ; Rise       ; Clock           ;
;  port_out_09[7] ; Clock      ; 7.573 ; 7.573 ; Rise       ; Clock           ;
; port_out_10[*]  ; Clock      ; 8.579 ; 8.579 ; Rise       ; Clock           ;
;  port_out_10[0] ; Clock      ; 7.697 ; 7.697 ; Rise       ; Clock           ;
;  port_out_10[1] ; Clock      ; 7.920 ; 7.920 ; Rise       ; Clock           ;
;  port_out_10[2] ; Clock      ; 7.703 ; 7.703 ; Rise       ; Clock           ;
;  port_out_10[3] ; Clock      ; 8.080 ; 8.080 ; Rise       ; Clock           ;
;  port_out_10[4] ; Clock      ; 8.114 ; 8.114 ; Rise       ; Clock           ;
;  port_out_10[5] ; Clock      ; 8.579 ; 8.579 ; Rise       ; Clock           ;
;  port_out_10[6] ; Clock      ; 7.959 ; 7.959 ; Rise       ; Clock           ;
;  port_out_10[7] ; Clock      ; 7.717 ; 7.717 ; Rise       ; Clock           ;
; port_out_11[*]  ; Clock      ; 8.812 ; 8.812 ; Rise       ; Clock           ;
;  port_out_11[0] ; Clock      ; 8.812 ; 8.812 ; Rise       ; Clock           ;
;  port_out_11[1] ; Clock      ; 7.918 ; 7.918 ; Rise       ; Clock           ;
;  port_out_11[2] ; Clock      ; 8.535 ; 8.535 ; Rise       ; Clock           ;
;  port_out_11[3] ; Clock      ; 8.270 ; 8.270 ; Rise       ; Clock           ;
;  port_out_11[4] ; Clock      ; 8.486 ; 8.486 ; Rise       ; Clock           ;
;  port_out_11[5] ; Clock      ; 8.501 ; 8.501 ; Rise       ; Clock           ;
;  port_out_11[6] ; Clock      ; 7.900 ; 7.900 ; Rise       ; Clock           ;
;  port_out_11[7] ; Clock      ; 8.196 ; 8.196 ; Rise       ; Clock           ;
; port_out_12[*]  ; Clock      ; 9.729 ; 9.729 ; Rise       ; Clock           ;
;  port_out_12[0] ; Clock      ; 7.562 ; 7.562 ; Rise       ; Clock           ;
;  port_out_12[1] ; Clock      ; 8.612 ; 8.612 ; Rise       ; Clock           ;
;  port_out_12[2] ; Clock      ; 8.510 ; 8.510 ; Rise       ; Clock           ;
;  port_out_12[3] ; Clock      ; 9.729 ; 9.729 ; Rise       ; Clock           ;
;  port_out_12[4] ; Clock      ; 7.427 ; 7.427 ; Rise       ; Clock           ;
;  port_out_12[5] ; Clock      ; 8.250 ; 8.250 ; Rise       ; Clock           ;
;  port_out_12[6] ; Clock      ; 7.864 ; 7.864 ; Rise       ; Clock           ;
;  port_out_12[7] ; Clock      ; 8.569 ; 8.569 ; Rise       ; Clock           ;
; port_out_13[*]  ; Clock      ; 8.874 ; 8.874 ; Rise       ; Clock           ;
;  port_out_13[0] ; Clock      ; 8.798 ; 8.798 ; Rise       ; Clock           ;
;  port_out_13[1] ; Clock      ; 8.588 ; 8.588 ; Rise       ; Clock           ;
;  port_out_13[2] ; Clock      ; 8.851 ; 8.851 ; Rise       ; Clock           ;
;  port_out_13[3] ; Clock      ; 8.529 ; 8.529 ; Rise       ; Clock           ;
;  port_out_13[4] ; Clock      ; 8.874 ; 8.874 ; Rise       ; Clock           ;
;  port_out_13[5] ; Clock      ; 8.817 ; 8.817 ; Rise       ; Clock           ;
;  port_out_13[6] ; Clock      ; 8.827 ; 8.827 ; Rise       ; Clock           ;
;  port_out_13[7] ; Clock      ; 8.535 ; 8.535 ; Rise       ; Clock           ;
; port_out_14[*]  ; Clock      ; 8.591 ; 8.591 ; Rise       ; Clock           ;
;  port_out_14[0] ; Clock      ; 8.513 ; 8.513 ; Rise       ; Clock           ;
;  port_out_14[1] ; Clock      ; 8.142 ; 8.142 ; Rise       ; Clock           ;
;  port_out_14[2] ; Clock      ; 8.274 ; 8.274 ; Rise       ; Clock           ;
;  port_out_14[3] ; Clock      ; 8.591 ; 8.591 ; Rise       ; Clock           ;
;  port_out_14[4] ; Clock      ; 8.185 ; 8.185 ; Rise       ; Clock           ;
;  port_out_14[5] ; Clock      ; 8.030 ; 8.030 ; Rise       ; Clock           ;
;  port_out_14[6] ; Clock      ; 8.518 ; 8.518 ; Rise       ; Clock           ;
;  port_out_14[7] ; Clock      ; 8.226 ; 8.226 ; Rise       ; Clock           ;
; port_out_15[*]  ; Clock      ; 9.244 ; 9.244 ; Rise       ; Clock           ;
;  port_out_15[0] ; Clock      ; 8.085 ; 8.085 ; Rise       ; Clock           ;
;  port_out_15[1] ; Clock      ; 7.901 ; 7.901 ; Rise       ; Clock           ;
;  port_out_15[2] ; Clock      ; 8.506 ; 8.506 ; Rise       ; Clock           ;
;  port_out_15[3] ; Clock      ; 7.863 ; 7.863 ; Rise       ; Clock           ;
;  port_out_15[4] ; Clock      ; 8.913 ; 8.913 ; Rise       ; Clock           ;
;  port_out_15[5] ; Clock      ; 7.903 ; 7.903 ; Rise       ; Clock           ;
;  port_out_15[6] ; Clock      ; 8.296 ; 8.296 ; Rise       ; Clock           ;
;  port_out_15[7] ; Clock      ; 9.244 ; 9.244 ; Rise       ; Clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; port_out_00[*]  ; Clock      ; 7.474 ; 7.474 ; Rise       ; Clock           ;
;  port_out_00[0] ; Clock      ; 8.324 ; 8.324 ; Rise       ; Clock           ;
;  port_out_00[1] ; Clock      ; 7.941 ; 7.941 ; Rise       ; Clock           ;
;  port_out_00[2] ; Clock      ; 7.924 ; 7.924 ; Rise       ; Clock           ;
;  port_out_00[3] ; Clock      ; 7.489 ; 7.489 ; Rise       ; Clock           ;
;  port_out_00[4] ; Clock      ; 7.474 ; 7.474 ; Rise       ; Clock           ;
;  port_out_00[5] ; Clock      ; 8.295 ; 8.295 ; Rise       ; Clock           ;
;  port_out_00[6] ; Clock      ; 8.017 ; 8.017 ; Rise       ; Clock           ;
;  port_out_00[7] ; Clock      ; 7.908 ; 7.908 ; Rise       ; Clock           ;
; port_out_01[*]  ; Clock      ; 7.447 ; 7.447 ; Rise       ; Clock           ;
;  port_out_01[0] ; Clock      ; 7.447 ; 7.447 ; Rise       ; Clock           ;
;  port_out_01[1] ; Clock      ; 7.837 ; 7.837 ; Rise       ; Clock           ;
;  port_out_01[2] ; Clock      ; 7.478 ; 7.478 ; Rise       ; Clock           ;
;  port_out_01[3] ; Clock      ; 7.464 ; 7.464 ; Rise       ; Clock           ;
;  port_out_01[4] ; Clock      ; 7.456 ; 7.456 ; Rise       ; Clock           ;
;  port_out_01[5] ; Clock      ; 7.487 ; 7.487 ; Rise       ; Clock           ;
;  port_out_01[6] ; Clock      ; 7.517 ; 7.517 ; Rise       ; Clock           ;
;  port_out_01[7] ; Clock      ; 7.467 ; 7.467 ; Rise       ; Clock           ;
; port_out_02[*]  ; Clock      ; 7.907 ; 7.907 ; Rise       ; Clock           ;
;  port_out_02[0] ; Clock      ; 8.548 ; 8.548 ; Rise       ; Clock           ;
;  port_out_02[1] ; Clock      ; 7.907 ; 7.907 ; Rise       ; Clock           ;
;  port_out_02[2] ; Clock      ; 8.214 ; 8.214 ; Rise       ; Clock           ;
;  port_out_02[3] ; Clock      ; 8.721 ; 8.721 ; Rise       ; Clock           ;
;  port_out_02[4] ; Clock      ; 8.913 ; 8.913 ; Rise       ; Clock           ;
;  port_out_02[5] ; Clock      ; 8.255 ; 8.255 ; Rise       ; Clock           ;
;  port_out_02[6] ; Clock      ; 8.545 ; 8.545 ; Rise       ; Clock           ;
;  port_out_02[7] ; Clock      ; 8.551 ; 8.551 ; Rise       ; Clock           ;
; port_out_03[*]  ; Clock      ; 7.566 ; 7.566 ; Rise       ; Clock           ;
;  port_out_03[0] ; Clock      ; 8.273 ; 8.273 ; Rise       ; Clock           ;
;  port_out_03[1] ; Clock      ; 8.513 ; 8.513 ; Rise       ; Clock           ;
;  port_out_03[2] ; Clock      ; 7.893 ; 7.893 ; Rise       ; Clock           ;
;  port_out_03[3] ; Clock      ; 8.202 ; 8.202 ; Rise       ; Clock           ;
;  port_out_03[4] ; Clock      ; 7.581 ; 7.581 ; Rise       ; Clock           ;
;  port_out_03[5] ; Clock      ; 8.522 ; 8.522 ; Rise       ; Clock           ;
;  port_out_03[6] ; Clock      ; 7.920 ; 7.920 ; Rise       ; Clock           ;
;  port_out_03[7] ; Clock      ; 7.566 ; 7.566 ; Rise       ; Clock           ;
; port_out_04[*]  ; Clock      ; 6.998 ; 6.998 ; Rise       ; Clock           ;
;  port_out_04[0] ; Clock      ; 8.134 ; 8.134 ; Rise       ; Clock           ;
;  port_out_04[1] ; Clock      ; 7.110 ; 7.110 ; Rise       ; Clock           ;
;  port_out_04[2] ; Clock      ; 7.547 ; 7.547 ; Rise       ; Clock           ;
;  port_out_04[3] ; Clock      ; 7.096 ; 7.096 ; Rise       ; Clock           ;
;  port_out_04[4] ; Clock      ; 6.998 ; 6.998 ; Rise       ; Clock           ;
;  port_out_04[5] ; Clock      ; 7.138 ; 7.138 ; Rise       ; Clock           ;
;  port_out_04[6] ; Clock      ; 7.116 ; 7.116 ; Rise       ; Clock           ;
;  port_out_04[7] ; Clock      ; 7.179 ; 7.179 ; Rise       ; Clock           ;
; port_out_05[*]  ; Clock      ; 7.379 ; 7.379 ; Rise       ; Clock           ;
;  port_out_05[0] ; Clock      ; 7.384 ; 7.384 ; Rise       ; Clock           ;
;  port_out_05[1] ; Clock      ; 7.379 ; 7.379 ; Rise       ; Clock           ;
;  port_out_05[2] ; Clock      ; 7.448 ; 7.448 ; Rise       ; Clock           ;
;  port_out_05[3] ; Clock      ; 8.587 ; 8.587 ; Rise       ; Clock           ;
;  port_out_05[4] ; Clock      ; 8.318 ; 8.318 ; Rise       ; Clock           ;
;  port_out_05[5] ; Clock      ; 8.361 ; 8.361 ; Rise       ; Clock           ;
;  port_out_05[6] ; Clock      ; 7.573 ; 7.573 ; Rise       ; Clock           ;
;  port_out_05[7] ; Clock      ; 7.935 ; 7.935 ; Rise       ; Clock           ;
; port_out_06[*]  ; Clock      ; 6.772 ; 6.772 ; Rise       ; Clock           ;
;  port_out_06[0] ; Clock      ; 6.772 ; 6.772 ; Rise       ; Clock           ;
;  port_out_06[1] ; Clock      ; 8.221 ; 8.221 ; Rise       ; Clock           ;
;  port_out_06[2] ; Clock      ; 8.522 ; 8.522 ; Rise       ; Clock           ;
;  port_out_06[3] ; Clock      ; 7.511 ; 7.511 ; Rise       ; Clock           ;
;  port_out_06[4] ; Clock      ; 8.508 ; 8.508 ; Rise       ; Clock           ;
;  port_out_06[5] ; Clock      ; 9.591 ; 9.591 ; Rise       ; Clock           ;
;  port_out_06[6] ; Clock      ; 7.122 ; 7.122 ; Rise       ; Clock           ;
;  port_out_06[7] ; Clock      ; 7.162 ; 7.162 ; Rise       ; Clock           ;
; port_out_07[*]  ; Clock      ; 6.764 ; 6.764 ; Rise       ; Clock           ;
;  port_out_07[0] ; Clock      ; 6.764 ; 6.764 ; Rise       ; Clock           ;
;  port_out_07[1] ; Clock      ; 7.697 ; 7.697 ; Rise       ; Clock           ;
;  port_out_07[2] ; Clock      ; 6.765 ; 6.765 ; Rise       ; Clock           ;
;  port_out_07[3] ; Clock      ; 6.765 ; 6.765 ; Rise       ; Clock           ;
;  port_out_07[4] ; Clock      ; 7.660 ; 7.660 ; Rise       ; Clock           ;
;  port_out_07[5] ; Clock      ; 7.132 ; 7.132 ; Rise       ; Clock           ;
;  port_out_07[6] ; Clock      ; 7.499 ; 7.499 ; Rise       ; Clock           ;
;  port_out_07[7] ; Clock      ; 7.565 ; 7.565 ; Rise       ; Clock           ;
; port_out_08[*]  ; Clock      ; 6.743 ; 6.743 ; Rise       ; Clock           ;
;  port_out_08[0] ; Clock      ; 7.135 ; 7.135 ; Rise       ; Clock           ;
;  port_out_08[1] ; Clock      ; 7.661 ; 7.661 ; Rise       ; Clock           ;
;  port_out_08[2] ; Clock      ; 6.743 ; 6.743 ; Rise       ; Clock           ;
;  port_out_08[3] ; Clock      ; 6.765 ; 6.765 ; Rise       ; Clock           ;
;  port_out_08[4] ; Clock      ; 7.126 ; 7.126 ; Rise       ; Clock           ;
;  port_out_08[5] ; Clock      ; 6.764 ; 6.764 ; Rise       ; Clock           ;
;  port_out_08[6] ; Clock      ; 7.163 ; 7.163 ; Rise       ; Clock           ;
;  port_out_08[7] ; Clock      ; 7.166 ; 7.166 ; Rise       ; Clock           ;
; port_out_09[*]  ; Clock      ; 7.124 ; 7.124 ; Rise       ; Clock           ;
;  port_out_09[0] ; Clock      ; 7.160 ; 7.160 ; Rise       ; Clock           ;
;  port_out_09[1] ; Clock      ; 7.570 ; 7.570 ; Rise       ; Clock           ;
;  port_out_09[2] ; Clock      ; 7.141 ; 7.141 ; Rise       ; Clock           ;
;  port_out_09[3] ; Clock      ; 7.170 ; 7.170 ; Rise       ; Clock           ;
;  port_out_09[4] ; Clock      ; 7.557 ; 7.557 ; Rise       ; Clock           ;
;  port_out_09[5] ; Clock      ; 7.583 ; 7.583 ; Rise       ; Clock           ;
;  port_out_09[6] ; Clock      ; 7.124 ; 7.124 ; Rise       ; Clock           ;
;  port_out_09[7] ; Clock      ; 7.573 ; 7.573 ; Rise       ; Clock           ;
; port_out_10[*]  ; Clock      ; 7.697 ; 7.697 ; Rise       ; Clock           ;
;  port_out_10[0] ; Clock      ; 7.697 ; 7.697 ; Rise       ; Clock           ;
;  port_out_10[1] ; Clock      ; 7.920 ; 7.920 ; Rise       ; Clock           ;
;  port_out_10[2] ; Clock      ; 7.703 ; 7.703 ; Rise       ; Clock           ;
;  port_out_10[3] ; Clock      ; 8.080 ; 8.080 ; Rise       ; Clock           ;
;  port_out_10[4] ; Clock      ; 8.114 ; 8.114 ; Rise       ; Clock           ;
;  port_out_10[5] ; Clock      ; 8.579 ; 8.579 ; Rise       ; Clock           ;
;  port_out_10[6] ; Clock      ; 7.959 ; 7.959 ; Rise       ; Clock           ;
;  port_out_10[7] ; Clock      ; 7.717 ; 7.717 ; Rise       ; Clock           ;
; port_out_11[*]  ; Clock      ; 7.900 ; 7.900 ; Rise       ; Clock           ;
;  port_out_11[0] ; Clock      ; 8.812 ; 8.812 ; Rise       ; Clock           ;
;  port_out_11[1] ; Clock      ; 7.918 ; 7.918 ; Rise       ; Clock           ;
;  port_out_11[2] ; Clock      ; 8.535 ; 8.535 ; Rise       ; Clock           ;
;  port_out_11[3] ; Clock      ; 8.270 ; 8.270 ; Rise       ; Clock           ;
;  port_out_11[4] ; Clock      ; 8.486 ; 8.486 ; Rise       ; Clock           ;
;  port_out_11[5] ; Clock      ; 8.501 ; 8.501 ; Rise       ; Clock           ;
;  port_out_11[6] ; Clock      ; 7.900 ; 7.900 ; Rise       ; Clock           ;
;  port_out_11[7] ; Clock      ; 8.196 ; 8.196 ; Rise       ; Clock           ;
; port_out_12[*]  ; Clock      ; 7.427 ; 7.427 ; Rise       ; Clock           ;
;  port_out_12[0] ; Clock      ; 7.562 ; 7.562 ; Rise       ; Clock           ;
;  port_out_12[1] ; Clock      ; 8.612 ; 8.612 ; Rise       ; Clock           ;
;  port_out_12[2] ; Clock      ; 8.510 ; 8.510 ; Rise       ; Clock           ;
;  port_out_12[3] ; Clock      ; 9.729 ; 9.729 ; Rise       ; Clock           ;
;  port_out_12[4] ; Clock      ; 7.427 ; 7.427 ; Rise       ; Clock           ;
;  port_out_12[5] ; Clock      ; 8.250 ; 8.250 ; Rise       ; Clock           ;
;  port_out_12[6] ; Clock      ; 7.864 ; 7.864 ; Rise       ; Clock           ;
;  port_out_12[7] ; Clock      ; 8.569 ; 8.569 ; Rise       ; Clock           ;
; port_out_13[*]  ; Clock      ; 8.529 ; 8.529 ; Rise       ; Clock           ;
;  port_out_13[0] ; Clock      ; 8.798 ; 8.798 ; Rise       ; Clock           ;
;  port_out_13[1] ; Clock      ; 8.588 ; 8.588 ; Rise       ; Clock           ;
;  port_out_13[2] ; Clock      ; 8.851 ; 8.851 ; Rise       ; Clock           ;
;  port_out_13[3] ; Clock      ; 8.529 ; 8.529 ; Rise       ; Clock           ;
;  port_out_13[4] ; Clock      ; 8.874 ; 8.874 ; Rise       ; Clock           ;
;  port_out_13[5] ; Clock      ; 8.817 ; 8.817 ; Rise       ; Clock           ;
;  port_out_13[6] ; Clock      ; 8.827 ; 8.827 ; Rise       ; Clock           ;
;  port_out_13[7] ; Clock      ; 8.535 ; 8.535 ; Rise       ; Clock           ;
; port_out_14[*]  ; Clock      ; 8.030 ; 8.030 ; Rise       ; Clock           ;
;  port_out_14[0] ; Clock      ; 8.513 ; 8.513 ; Rise       ; Clock           ;
;  port_out_14[1] ; Clock      ; 8.142 ; 8.142 ; Rise       ; Clock           ;
;  port_out_14[2] ; Clock      ; 8.274 ; 8.274 ; Rise       ; Clock           ;
;  port_out_14[3] ; Clock      ; 8.591 ; 8.591 ; Rise       ; Clock           ;
;  port_out_14[4] ; Clock      ; 8.185 ; 8.185 ; Rise       ; Clock           ;
;  port_out_14[5] ; Clock      ; 8.030 ; 8.030 ; Rise       ; Clock           ;
;  port_out_14[6] ; Clock      ; 8.518 ; 8.518 ; Rise       ; Clock           ;
;  port_out_14[7] ; Clock      ; 8.226 ; 8.226 ; Rise       ; Clock           ;
; port_out_15[*]  ; Clock      ; 7.863 ; 7.863 ; Rise       ; Clock           ;
;  port_out_15[0] ; Clock      ; 8.085 ; 8.085 ; Rise       ; Clock           ;
;  port_out_15[1] ; Clock      ; 7.901 ; 7.901 ; Rise       ; Clock           ;
;  port_out_15[2] ; Clock      ; 8.506 ; 8.506 ; Rise       ; Clock           ;
;  port_out_15[3] ; Clock      ; 7.863 ; 7.863 ; Rise       ; Clock           ;
;  port_out_15[4] ; Clock      ; 8.913 ; 8.913 ; Rise       ; Clock           ;
;  port_out_15[5] ; Clock      ; 7.903 ; 7.903 ; Rise       ; Clock           ;
;  port_out_15[6] ; Clock      ; 8.296 ; 8.296 ; Rise       ; Clock           ;
;  port_out_15[7] ; Clock      ; 9.244 ; 9.244 ; Rise       ; Clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Fast Model Setup Summary                                                 ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; -2.220 ; -264.187      ;
; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; -0.251 ; -1.004        ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast Model Hold Summary                                                  ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; -1.916 ; -8.759        ;
; Clock                                           ; -1.385 ; -14.882       ;
+-------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                   ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; -1.627 ; -344.762      ;
; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.500  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                           ;
+--------+------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                                                                                      ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -2.220 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|IR[5]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.976     ; 2.274      ;
; -2.146 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|IR[6]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.976     ; 2.200      ;
; -2.114 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|IR[6]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -1.066     ; 2.078      ;
; -2.039 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|IR[1]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -1.066     ; 2.003      ;
; -2.023 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|IR[7]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.976     ; 2.077      ;
; -2.022 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|IR[1]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.976     ; 2.076      ;
; -1.969 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|MAR[5]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.591     ; 2.408      ;
; -1.966 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|IR[2]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -1.066     ; 1.930      ;
; -1.964 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|IR[6]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.940     ; 2.054      ;
; -1.961 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|IR[4]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.976     ; 2.015      ;
; -1.956 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|IR[4]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -1.066     ; 1.920      ;
; -1.935 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|IR[3]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.976     ; 1.989      ;
; -1.933 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|IR[5]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -1.066     ; 1.897      ;
; -1.914 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|IR[2]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.976     ; 1.968      ;
; -1.907 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|IR[7]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -1.066     ; 1.871      ;
; -1.889 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|IR[1]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.940     ; 1.979      ;
; -1.888 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|IR[3]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -1.066     ; 1.852      ;
; -1.855 ; CPU:U0|data_path:U2|PC_uns[1]      ; CPU:U0|data_path:U2|IR[5]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.498      ;
; -1.843 ; CPU:U0|data_path:U2|PC_uns[2]      ; CPU:U0|data_path:U2|IR[5]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.486      ;
; -1.838 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|B[6]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.589     ; 2.279      ;
; -1.836 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|A[6]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.589     ; 2.277      ;
; -1.833 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg5 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.522     ; 2.310      ;
; -1.827 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|B[5]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.589     ; 2.268      ;
; -1.816 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|IR[2]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.940     ; 1.906      ;
; -1.815 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|A[5]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.589     ; 2.256      ;
; -1.806 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|IR[4]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.940     ; 1.896      ;
; -1.806 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|B[6]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.679     ; 2.157      ;
; -1.804 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|A[6]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.679     ; 2.155      ;
; -1.797 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|PC_uns[5]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.589     ; 2.238      ;
; -1.783 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|IR[5]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.940     ; 1.873      ;
; -1.781 ; CPU:U0|data_path:U2|PC_uns[1]      ; CPU:U0|data_path:U2|IR[6]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.424      ;
; -1.779 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|IR[0]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -1.066     ; 1.743      ;
; -1.769 ; CPU:U0|data_path:U2|PC_uns[2]      ; CPU:U0|data_path:U2|IR[6]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.412      ;
; -1.767 ; CPU:U0|data_path:U2|PC_uns[0]      ; CPU:U0|data_path:U2|IR[5]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.410      ;
; -1.761 ; CPU:U0|data_path:U2|MAR[1]         ; CPU:U0|data_path:U2|IR[5]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.389     ; 2.402      ;
; -1.757 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|IR[7]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.940     ; 1.847      ;
; -1.741 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg6 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.522     ; 2.218      ;
; -1.738 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|IR[3]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.940     ; 1.828      ;
; -1.736 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|IR[0]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.976     ; 1.790      ;
; -1.734 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|PC_uns[6]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.589     ; 2.175      ;
; -1.729 ; CPU:U0|data_path:U2|MAR[2]         ; CPU:U0|data_path:U2|IR[2]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.388     ; 2.371      ;
; -1.709 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg6 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.612     ; 2.096      ;
; -1.707 ; CPU:U0|data_path:U2|PC_uns[3]      ; CPU:U0|data_path:U2|IR[5]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.350      ;
; -1.702 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|PC_uns[6]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.679     ; 2.053      ;
; -1.699 ; CPU:U0|data_path:U2|A[1]           ; CPU:U0|data_path:U2|IR[5]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.342      ;
; -1.695 ; CPU:U0|data_path:U2|A[3]           ; CPU:U0|data_path:U2|IR[5]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.338      ;
; -1.694 ; CPU:U0|data_path:U2|MAR[0]         ; CPU:U0|data_path:U2|IR[5]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.389     ; 2.335      ;
; -1.693 ; CPU:U0|data_path:U2|PC_uns[0]      ; CPU:U0|data_path:U2|IR[6]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.336      ;
; -1.682 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|MAR[5]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.681     ; 2.031      ;
; -1.680 ; CPU:U0|data_path:U2|MAR[1]         ; CPU:U0|data_path:U2|IR[1]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.389     ; 2.321      ;
; -1.658 ; CPU:U0|data_path:U2|PC_uns[1]      ; CPU:U0|data_path:U2|IR[7]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.301      ;
; -1.656 ; CPU:U0|data_path:U2|A[0]           ; CPU:U0|data_path:U2|IR[5]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.299      ;
; -1.656 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|B[6]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.553     ; 2.133      ;
; -1.654 ; CPU:U0|data_path:U2|B[0]           ; CPU:U0|data_path:U2|IR[5]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.383     ; 2.301      ;
; -1.654 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|A[6]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.553     ; 2.131      ;
; -1.653 ; CPU:U0|data_path:U2|MAR[3]         ; CPU:U0|data_path:U2|IR[2]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.384     ; 2.299      ;
; -1.651 ; CPU:U0|data_path:U2|PC_uns[4]      ; CPU:U0|data_path:U2|IR[5]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.294      ;
; -1.646 ; CPU:U0|data_path:U2|PC_uns[2]      ; CPU:U0|data_path:U2|IR[7]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.289      ;
; -1.640 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|B[1]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.679     ; 1.991      ;
; -1.635 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|MAR[6]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.588     ; 2.077      ;
; -1.634 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|MAR[1]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.677     ; 1.987      ;
; -1.633 ; CPU:U0|data_path:U2|PC_uns[3]      ; CPU:U0|data_path:U2|IR[6]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.276      ;
; -1.631 ; CPU:U0|data_path:U2|MAR[2]         ; CPU:U0|data_path:U2|IR[3]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.388     ; 2.273      ;
; -1.630 ; CPU:U0|data_path:U2|MAR[0]         ; CPU:U0|data_path:U2|IR[1]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.389     ; 2.271      ;
; -1.629 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; CPU:U0|data_path:U2|IR[0]                                                                                    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.940     ; 1.719      ;
; -1.625 ; CPU:U0|data_path:U2|A[1]           ; CPU:U0|data_path:U2|IR[6]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.268      ;
; -1.623 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|B[1]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.589     ; 2.064      ;
; -1.622 ; CPU:U0|data_path:U2|MAR[2]         ; CPU:U0|data_path:U2|IR[4]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.388     ; 2.264      ;
; -1.621 ; CPU:U0|data_path:U2|A[3]           ; CPU:U0|data_path:U2|IR[6]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.264      ;
; -1.618 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg2 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.612     ; 2.005      ;
; -1.617 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|MAR[1]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.587     ; 2.060      ;
; -1.604 ; CPU:U0|data_path:U2|PC_uns[1]      ; CPU:U0|data_path:U2|MAR[5]                                                                                   ; Clock                                           ; Clock       ; 1.000        ; -0.002     ; 2.632      ;
; -1.603 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|B[2]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.679     ; 1.954      ;
; -1.603 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|A[2]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.679     ; 1.954      ;
; -1.603 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|MAR[6]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.678     ; 1.955      ;
; -1.602 ; CPU:U0|data_path:U2|MAR[3]         ; CPU:U0|data_path:U2|IR[1]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.384     ; 2.248      ;
; -1.601 ; CPU:U0|data_path:U2|MAR[2]         ; CPU:U0|data_path:U2|IR[6]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.388     ; 2.243      ;
; -1.596 ; CPU:U0|data_path:U2|MAR[0]         ; CPU:U0|data_path:U2|IR[7]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.389     ; 2.237      ;
; -1.596 ; CPU:U0|data_path:U2|PC_uns[1]      ; CPU:U0|data_path:U2|IR[4]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.239      ;
; -1.593 ; CPU:U0|data_path:U2|PC_uns[6]      ; CPU:U0|data_path:U2|IR[6]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.236      ;
; -1.592 ; CPU:U0|data_path:U2|PC_uns[2]      ; CPU:U0|data_path:U2|MAR[5]                                                                                   ; Clock                                           ; Clock       ; 1.000        ; -0.002     ; 2.620      ;
; -1.585 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|data_path:U2|PC_uns[2]                                                                                ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.679     ; 1.936      ;
; -1.584 ; CPU:U0|data_path:U2|PC_uns[2]      ; CPU:U0|data_path:U2|IR[4]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.227      ;
; -1.582 ; CPU:U0|data_path:U2|A[0]           ; CPU:U0|data_path:U2|IR[6]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.225      ;
; -1.580 ; CPU:U0|data_path:U2|B[0]           ; CPU:U0|data_path:U2|IR[6]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.383     ; 2.227      ;
; -1.577 ; CPU:U0|data_path:U2|PC_uns[4]      ; CPU:U0|data_path:U2|IR[6]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.220      ;
; -1.573 ; CPU:U0|data_path:U2|MAR[2]         ; CPU:U0|data_path:U2|IR[5]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.388     ; 2.215      ;
; -1.573 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|MAR[3]                                                                                   ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.592     ; 2.011      ;
; -1.570 ; CPU:U0|data_path:U2|PC_uns[0]      ; CPU:U0|data_path:U2|IR[7]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.213      ;
; -1.570 ; CPU:U0|data_path:U2|PC_uns[1]      ; CPU:U0|data_path:U2|IR[3]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.213      ;
; -1.569 ; CPU:U0|data_path:U2|PC_uns[0]      ; CPU:U0|data_path:U2|IR[1]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.212      ;
; -1.568 ; CPU:U0|data_path:U2|PC_uns[6]      ; CPU:U0|data_path:U2|IR[7]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.211      ;
; -1.566 ; CPU:U0|data_path:U2|MAR[0]         ; CPU:U0|data_path:U2|IR[3]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.389     ; 2.207      ;
; -1.566 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg2 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.522     ; 2.043      ;
; -1.562 ; CPU:U0|data_path:U2|MAR[7]         ; CPU:U0|data_path:U2|IR[6]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.385     ; 2.207      ;
; -1.561 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|A[4]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.589     ; 2.002      ;
; -1.559 ; CPU:U0|data_path:U2|PC_uns[1]      ; CPU:U0|data_path:U2|IR[1]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.202      ;
; -1.559 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg6 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.486     ; 2.072      ;
; -1.558 ; CPU:U0|data_path:U2|PC_uns[2]      ; CPU:U0|data_path:U2|IR[3]                                                                                    ; Clock                                           ; Clock       ; 1.000        ; -0.387     ; 2.201      ;
; -1.557 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|data_path:U2|B[4]                                                                                     ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 1.000        ; -0.589     ; 1.998      ;
+--------+------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CPU:U0|control_unit:U1|current_state.S_DECODE_3'                                                                                                                                                                         ;
+--------+--------------------------------------------------+------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.251 ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.067      ; 1.674      ;
; -0.190 ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.976      ; 1.779      ;
; -0.181 ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.040      ; 1.599      ;
; -0.162 ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.067      ; 1.585      ;
; -0.158 ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_6 ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.655      ; 1.191      ;
; -0.155 ; CPU:U0|control_unit:U1|current_state.S_BEQ_6     ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.555      ; 1.374      ;
; -0.144 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_8 ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.655      ; 1.177      ;
; -0.141 ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.067      ; 1.564      ;
; -0.126 ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.066      ; 1.741      ;
; -0.121 ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.067      ; 1.544      ;
; -0.111 ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.067      ; 1.534      ;
; -0.106 ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.067      ; 1.529      ;
; -0.101 ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.949      ; 1.720      ;
; -0.096 ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.976      ; 1.685      ;
; -0.096 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.683      ; 1.328      ;
; -0.095 ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.557      ; 1.316      ;
; -0.093 ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.557      ; 1.314      ;
; -0.092 ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_7 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.557      ; 1.313      ;
; -0.087 ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.040      ; 1.505      ;
; -0.085 ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.683      ; 1.317      ;
; -0.078 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.566      ; 1.314      ;
; -0.075 ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.976      ; 1.664      ;
; -0.067 ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.566      ; 1.303      ;
; -0.066 ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.040      ; 1.484      ;
; -0.055 ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.976      ; 1.644      ;
; -0.046 ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.040      ; 1.464      ;
; -0.045 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_8 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.555      ; 1.264      ;
; -0.045 ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.976      ; 1.634      ;
; -0.040 ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.976      ; 1.629      ;
; -0.036 ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.040      ; 1.454      ;
; -0.032 ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.066      ; 1.647      ;
; -0.031 ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.040      ; 1.449      ;
; -0.029 ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.949      ; 1.648      ;
; -0.028 ; CPU:U0|control_unit:U1|current_state.S_BRA_6     ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.555      ; 1.247      ;
; -0.019 ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.683      ; 1.251      ;
; -0.019 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.557      ; 1.240      ;
; -0.014 ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_8 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.557      ; 1.235      ;
; -0.011 ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.066      ; 1.626      ;
; -0.008 ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.949      ; 1.627      ;
; -0.001 ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.566      ; 1.237      ;
; 0.008  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.557      ; 1.213      ;
; 0.009  ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.066      ; 1.606      ;
; 0.010  ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.067      ; 1.413      ;
; 0.016  ; CPU:U0|control_unit:U1|current_state.S_BEQ_6     ; CPU:U0|control_unit:U1|PC_Load     ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.552      ; 1.204      ;
; 0.016  ; CPU:U0|data_path:U2|CCR_Result[2]                ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.684      ; 1.024      ;
; 0.019  ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.066      ; 1.596      ;
; 0.023  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.557      ; 1.198      ;
; 0.024  ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.066      ; 1.591      ;
; 0.035  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.683      ; 1.197      ;
; 0.035  ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.949      ; 1.584      ;
; 0.038  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_7 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.557      ; 1.183      ;
; 0.053  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.566      ; 1.183      ;
; 0.053  ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.949      ; 1.566      ;
; 0.055  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_6 ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.684      ; 0.985      ;
; 0.055  ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.555      ; 1.164      ;
; 0.057  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_6 ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.684      ; 0.983      ;
; 0.066  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_7 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.557      ; 1.155      ;
; 0.069  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.683      ; 1.163      ;
; 0.076  ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.976      ; 1.513      ;
; 0.077  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.683      ; 1.155      ;
; 0.079  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_7 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.557      ; 1.142      ;
; 0.085  ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.040      ; 1.333      ;
; 0.087  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.566      ; 1.149      ;
; 0.095  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.566      ; 1.141      ;
; 0.129  ; CPU:U0|control_unit:U1|current_state.S_FETCH_0   ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.682      ; 1.102      ;
; 0.131  ; CPU:U0|data_path:U2|CCR_Result[2]                ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.566      ; 1.105      ;
; 0.131  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_6 ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.684      ; 0.909      ;
; 0.138  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_7 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.593      ; 1.068      ;
; 0.140  ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.066      ; 1.475      ;
; 0.143  ; CPU:U0|control_unit:U1|current_state.S_BRA_6     ; CPU:U0|control_unit:U1|PC_Load     ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.552      ; 1.077      ;
; 0.146  ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.949      ; 1.473      ;
; 0.148  ; CPU:U0|control_unit:U1|current_state.S_FETCH_1   ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.683      ; 1.084      ;
; 0.153  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_7 ; CPU:U0|control_unit:U1|write       ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.546      ; 1.062      ;
; 0.156  ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.949      ; 1.463      ;
; 0.157  ; CPU:U0|control_unit:U1|current_state.S_FETCH_2   ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.557      ; 1.064      ;
; 0.173  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_6 ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.684      ; 0.867      ;
; 0.194  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.067      ; 1.229      ;
; 0.226  ; CPU:U0|control_unit:U1|current_state.S_FETCH_0   ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.683      ; 0.813      ;
; 0.234  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_7 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.593      ; 0.972      ;
; 0.259  ; CPU:U0|control_unit:U1|current_state.S_BRA_5     ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.682      ; 0.972      ;
; 0.260  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.976      ; 1.329      ;
; 0.262  ; CPU:U0|control_unit:U1|current_state.S_FETCH_1   ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.566      ; 0.974      ;
; 0.269  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.040      ; 1.149      ;
; 0.283  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_7 ; CPU:U0|control_unit:U1|write       ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.546      ; 0.932      ;
; 0.320  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.949      ; 1.299      ;
; 0.324  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 1.066      ; 1.291      ;
; 0.435  ; CPU:U0|control_unit:U1|current_state.S_BEQ_5     ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.681      ; 0.795      ;
; 0.436  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_8 ; CPU:U0|control_unit:U1|B_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.558      ; 0.855      ;
; 0.458  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_6 ; CPU:U0|control_unit:U1|B_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.558      ; 0.833      ;
; 0.619  ; CPU:U0|control_unit:U1|current_state.S_FETCH_2   ; CPU:U0|control_unit:U1|IR_Load     ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 0.557      ; 0.677      ;
; 1.636  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|MAR_Load    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.500        ; 2.398      ; 0.753      ;
; 1.706  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|PC_Inc      ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.500        ; 2.280      ; 0.879      ;
; 1.735  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|A_Load      ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.500        ; 2.371      ; 0.649      ;
; 1.783  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.500        ; 2.307      ; 0.772      ;
; 1.965  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.500        ; 2.397      ; 0.616      ;
; 2.136  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|MAR_Load    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.398      ; 0.753      ;
; 2.206  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|PC_Inc      ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.280      ; 0.879      ;
; 2.235  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|A_Load      ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.371      ; 0.649      ;
; 2.283  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.307      ; 0.772      ;
; 2.465  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 1.000        ; 2.397      ; 0.616      ;
+--------+--------------------------------------------------+------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CPU:U0|control_unit:U1|current_state.S_DECODE_3'                                                                                                                                                                          ;
+--------+--------------------------------------------------+------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -1.916 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.397      ; 0.616      ;
; -1.857 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|A_Load      ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.371      ; 0.649      ;
; -1.780 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|MAR_Load    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.398      ; 0.753      ;
; -1.670 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.307      ; 0.772      ;
; -1.536 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|PC_Inc      ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 2.280      ; 0.879      ;
; -1.416 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; -0.500       ; 2.397      ; 0.616      ;
; -1.357 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|A_Load      ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; -0.500       ; 2.371      ; 0.649      ;
; -1.280 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|MAR_Load    ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; -0.500       ; 2.398      ; 0.753      ;
; -1.170 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; -0.500       ; 2.307      ; 0.772      ;
; -1.036 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|PC_Inc      ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; -0.500       ; 2.280      ; 0.879      ;
; -0.236 ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.040      ; 0.804      ;
; -0.134 ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.067      ; 0.933      ;
; -0.120 ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.066      ; 0.946      ;
; 0.003  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.040      ; 1.043      ;
; 0.008  ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.976      ; 0.984      ;
; 0.030  ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.949      ; 0.979      ;
; 0.105  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.067      ; 1.172      ;
; 0.114  ; CPU:U0|control_unit:U1|current_state.S_BEQ_5     ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.681      ; 0.795      ;
; 0.119  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.066      ; 1.185      ;
; 0.120  ; CPU:U0|control_unit:U1|current_state.S_FETCH_2   ; CPU:U0|control_unit:U1|IR_Load     ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.557      ; 0.677      ;
; 0.130  ; CPU:U0|control_unit:U1|current_state.S_FETCH_0   ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.683      ; 0.813      ;
; 0.150  ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.040      ; 1.190      ;
; 0.167  ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.040      ; 1.207      ;
; 0.183  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_6 ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.684      ; 0.867      ;
; 0.198  ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.067      ; 1.265      ;
; 0.214  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.949      ; 1.163      ;
; 0.221  ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.040      ; 1.261      ;
; 0.225  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_6 ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.684      ; 0.909      ;
; 0.247  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.976      ; 1.223      ;
; 0.258  ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.040      ; 1.298      ;
; 0.266  ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.066      ; 1.332      ;
; 0.269  ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.067      ; 1.336      ;
; 0.269  ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.067      ; 1.336      ;
; 0.275  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_6 ; CPU:U0|control_unit:U1|B_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.558      ; 0.833      ;
; 0.277  ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.949      ; 1.226      ;
; 0.283  ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.066      ; 1.349      ;
; 0.288  ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.040      ; 1.328      ;
; 0.290  ; CPU:U0|control_unit:U1|current_state.S_BRA_5     ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.682      ; 0.972      ;
; 0.297  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_8 ; CPU:U0|control_unit:U1|B_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.558      ; 0.855      ;
; 0.299  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_6 ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.684      ; 0.983      ;
; 0.301  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_6 ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.684      ; 0.985      ;
; 0.311  ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.067      ; 1.378      ;
; 0.321  ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.040      ; 1.361      ;
; 0.337  ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.066      ; 1.403      ;
; 0.340  ; CPU:U0|data_path:U2|CCR_Result[2]                ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.684      ; 1.024      ;
; 0.363  ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.949      ; 1.312      ;
; 0.374  ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.067      ; 1.441      ;
; 0.374  ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.066      ; 1.440      ;
; 0.379  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_7 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.593      ; 0.972      ;
; 0.385  ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.949      ; 1.334      ;
; 0.386  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_7 ; CPU:U0|control_unit:U1|write       ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.546      ; 0.932      ;
; 0.390  ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|MAR_Load    ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.067      ; 1.457      ;
; 0.394  ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.976      ; 1.370      ;
; 0.401  ; CPU:U0|control_unit:U1|current_state.S_FETCH_1   ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.683      ; 1.084      ;
; 0.404  ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.066      ; 1.470      ;
; 0.408  ; CPU:U0|control_unit:U1|current_state.S_FETCH_1   ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.566      ; 0.974      ;
; 0.411  ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.976      ; 1.387      ;
; 0.420  ; CPU:U0|control_unit:U1|current_state.S_FETCH_0   ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.682      ; 1.102      ;
; 0.426  ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.949      ; 1.375      ;
; 0.433  ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.949      ; 1.382      ;
; 0.437  ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 1.066      ; 1.503      ;
; 0.450  ; CPU:U0|data_path:U2|CCR_Result[2]                ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.566      ; 1.016      ;
; 0.465  ; CPU:U0|data_path:U2|IR[3]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.976      ; 1.441      ;
; 0.472  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.683      ; 1.155      ;
; 0.475  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_7 ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.593      ; 1.068      ;
; 0.480  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.683      ; 1.163      ;
; 0.502  ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.976      ; 1.478      ;
; 0.506  ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.949      ; 1.455      ;
; 0.507  ; CPU:U0|control_unit:U1|current_state.S_FETCH_2   ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.557      ; 1.064      ;
; 0.514  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.683      ; 1.197      ;
; 0.516  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_7 ; CPU:U0|control_unit:U1|write       ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.546      ; 1.062      ;
; 0.522  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_8 ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.655      ; 1.177      ;
; 0.525  ; CPU:U0|control_unit:U1|current_state.S_BRA_6     ; CPU:U0|control_unit:U1|PC_Load     ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.552      ; 1.077      ;
; 0.532  ; CPU:U0|data_path:U2|IR[7]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.976      ; 1.508      ;
; 0.536  ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_6 ; CPU:U0|control_unit:U1|A_Load      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.655      ; 1.191      ;
; 0.565  ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|Bus1_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.976      ; 1.541      ;
; 0.568  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.683      ; 1.251      ;
; 0.575  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.566      ; 1.141      ;
; 0.583  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.566      ; 1.149      ;
; 0.585  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_7 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.557      ; 1.142      ;
; 0.598  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_7 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.557      ; 1.155      ;
; 0.609  ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.555      ; 1.164      ;
; 0.617  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.566      ; 1.183      ;
; 0.626  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_7 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.557      ; 1.183      ;
; 0.634  ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.683      ; 1.317      ;
; 0.641  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.557      ; 1.198      ;
; 0.645  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_5 ; CPU:U0|control_unit:U1|Bus2_Sel[0] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.683      ; 1.328      ;
; 0.652  ; CPU:U0|control_unit:U1|current_state.S_BEQ_6     ; CPU:U0|control_unit:U1|PC_Load     ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.552      ; 1.204      ;
; 0.656  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.557      ; 1.213      ;
; 0.671  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.566      ; 1.237      ;
; 0.678  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_8 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.557      ; 1.235      ;
; 0.683  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.557      ; 1.240      ;
; 0.692  ; CPU:U0|control_unit:U1|current_state.S_BRA_6     ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.555      ; 1.247      ;
; 0.709  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_8 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.555      ; 1.264      ;
; 0.737  ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.566      ; 1.303      ;
; 0.748  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_5 ; CPU:U0|control_unit:U1|PC_Inc      ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.566      ; 1.314      ;
; 0.756  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_7 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.557      ; 1.313      ;
; 0.757  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.557      ; 1.314      ;
; 0.759  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_6 ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.557      ; 1.316      ;
; 0.819  ; CPU:U0|control_unit:U1|current_state.S_BEQ_6     ; CPU:U0|control_unit:U1|Bus2_Sel[1] ; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 0.000        ; 0.555      ; 1.374      ;
+--------+--------------------------------------------------+------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                                                                      ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.385 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BRA_4                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 1.717      ; 0.615      ;
; -1.361 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 1.715      ; 0.637      ;
; -1.360 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 1.715      ; 0.638      ;
; -1.360 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 1.715      ; 0.638      ;
; -1.360 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 1.715      ; 0.638      ;
; -1.254 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BEQ_4                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 1.716      ; 0.745      ;
; -1.248 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_FETCH_0                                                               ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 1.715      ; 0.750      ;
; -1.243 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 1.715      ; 0.755      ;
; -1.241 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 1.715      ; 0.757      ;
; -1.025 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BEQ_5                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 1.716      ; 0.974      ;
; -1.024 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BRA_6                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 1.716      ; 0.975      ;
; -1.021 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BEQ_6                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; 0.000        ; 1.716      ; 0.978      ;
; -0.885 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BRA_4                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 1.717      ; 0.615      ;
; -0.861 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 1.715      ; 0.637      ;
; -0.860 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 1.715      ; 0.638      ;
; -0.860 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 1.715      ; 0.638      ;
; -0.860 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 1.715      ; 0.638      ;
; -0.754 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BEQ_4                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 1.716      ; 0.745      ;
; -0.748 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_FETCH_0                                                               ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 1.715      ; 0.750      ;
; -0.743 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 1.715      ; 0.755      ;
; -0.741 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_4                                                             ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 1.715      ; 0.757      ;
; -0.525 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BEQ_5                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 1.716      ; 0.974      ;
; -0.524 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BRA_6                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 1.716      ; 0.975      ;
; -0.521 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3  ; CPU:U0|control_unit:U1|current_state.S_BEQ_6                                                                 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock       ; -0.500       ; 1.716      ; 0.978      ;
; 0.030  ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|current_state.S_BRA_4                                                                 ; Clock                                           ; Clock       ; 0.000        ; 0.386      ; 0.564      ;
; 0.203  ; CPU:U0|data_path:U2|CCR_Result[2]                ; CPU:U0|data_path:U2|CCR_Result[2]                                                                            ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.225  ; CPU:U0|control_unit:U1|current_state.S_FETCH_1   ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_7                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.373      ;
; 0.231  ; CPU:U0|data_path:U2|PC_uns[7]                    ; CPU:U0|data_path:U2|PC_uns[7]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.235  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_6 ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_7                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.383      ;
; 0.288  ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_4                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.384      ; 0.820      ;
; 0.288  ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_4                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.384      ; 0.820      ;
; 0.288  ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_4                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.384      ; 0.820      ;
; 0.290  ; CPU:U0|data_path:U2|MAR[2]                       ; memory:U1|rom_128x8_sync:U0|data_out[7]                                                                      ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.438      ;
; 0.291  ; CPU:U0|data_path:U2|MAR[2]                       ; memory:U1|rom_128x8_sync:U0|data_out[2]                                                                      ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.439      ;
; 0.291  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_5 ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_6                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.439      ;
; 0.291  ; CPU:U0|data_path:U2|MAR[2]                       ; memory:U1|rom_128x8_sync:U0|data_out[6]                                                                      ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.439      ;
; 0.291  ; CPU:U0|data_path:U2|MAR[2]                       ; memory:U1|rom_128x8_sync:U0|data_out[4]                                                                      ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.439      ;
; 0.291  ; CPU:U0|data_path:U2|IR[4]                        ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_4                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.384      ; 0.823      ;
; 0.298  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_7 ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_8                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.446      ;
; 0.313  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_6 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_7                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.313  ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|current_state.S_FETCH_0                                                               ; Clock                                           ; Clock       ; 0.000        ; 0.384      ; 0.845      ;
; 0.316  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_5 ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_6                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.341  ; CPU:U0|data_path:U2|PC_uns[5]                    ; CPU:U0|data_path:U2|PC_uns[5]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341  ; CPU:U0|data_path:U2|PC_uns[2]                    ; CPU:U0|data_path:U2|PC_uns[2]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341  ; CPU:U0|data_path:U2|PC_uns[0]                    ; CPU:U0|data_path:U2|PC_uns[0]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.349  ; CPU:U0|data_path:U2|PC_uns[6]                    ; CPU:U0|data_path:U2|PC_uns[6]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.497      ;
; 0.351  ; CPU:U0|data_path:U2|PC_uns[1]                    ; CPU:U0|data_path:U2|PC_uns[1]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.352  ; CPU:U0|data_path:U2|PC_uns[3]                    ; CPU:U0|data_path:U2|PC_uns[3]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.352  ; CPU:U0|control_unit:U1|current_state.S_BEQ_5     ; CPU:U0|control_unit:U1|current_state.S_BEQ_6                                                                 ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.352  ; CPU:U0|data_path:U2|PC_uns[4]                    ; CPU:U0|data_path:U2|PC_uns[4]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.362  ; CPU:U0|control_unit:U1|current_state.S_FETCH_0   ; CPU:U0|control_unit:U1|current_state.S_BRA_5                                                                 ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.362  ; memory:U1|rw_96x8_sync:U1|RW~17                  ; memory:U1|rw_96x8_sync:U1|data_out[3]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.362  ; memory:U1|rw_96x8_sync:U1|RW~17                  ; memory:U1|rw_96x8_sync:U1|data_out[4]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.364  ; memory:U1|rw_96x8_sync:U1|RW~17                  ; memory:U1|rw_96x8_sync:U1|data_out[2]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.365  ; memory:U1|rw_96x8_sync:U1|RW~17                  ; memory:U1|rw_96x8_sync:U1|data_out[7]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.366  ; memory:U1|rw_96x8_sync:U1|RW~17                  ; memory:U1|rw_96x8_sync:U1|data_out[6]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.367  ; memory:U1|rw_96x8_sync:U1|RW~17                  ; memory:U1|rw_96x8_sync:U1|data_out[0]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.368  ; memory:U1|rw_96x8_sync:U1|RW~17                  ; memory:U1|rw_96x8_sync:U1|data_out[1]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.368  ; memory:U1|rw_96x8_sync:U1|RW~17                  ; memory:U1|rw_96x8_sync:U1|data_out[5]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.369  ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_4                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.384      ; 0.901      ;
; 0.370  ; CPU:U0|data_path:U2|IR[2]                        ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_4                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.384      ; 0.902      ;
; 0.392  ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_6 ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_7                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.540      ;
; 0.393  ; CPU:U0|data_path:U2|IR[1]                        ; CPU:U0|control_unit:U1|current_state.S_BEQ_4                                                                 ; Clock                                           ; Clock       ; 0.000        ; 0.385      ; 0.926      ;
; 0.397  ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_5 ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_6                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.545      ;
; 0.418  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_6 ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_7                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.566      ;
; 0.418  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_4                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.384      ; 0.950      ;
; 0.419  ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_5 ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_6                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.567      ;
; 0.419  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|current_state.S_STA_DIR_4                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.384      ; 0.951      ;
; 0.420  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_4                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.384      ; 0.952      ;
; 0.421  ; CPU:U0|data_path:U2|MAR[7]                       ; memory:U1|rw_96x8_sync:U1|RW_rtl_0_bypass[15]                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.001      ; 0.570      ;
; 0.423  ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_4 ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_5                                                             ; Clock                                           ; Clock       ; 0.000        ; -0.001     ; 0.570      ;
; 0.426  ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_5 ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_6                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.574      ;
; 0.435  ; CPU:U0|data_path:U2|MAR[3]                       ; memory:U1|rw_96x8_sync:U1|RW_rtl_0_bypass[7]                                                                 ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.583      ;
; 0.437  ; CPU:U0|data_path:U2|MAR[2]                       ; memory:U1|rom_128x8_sync:U0|data_out[3]                                                                      ; Clock                                           ; Clock       ; 0.000        ; -0.001     ; 0.584      ;
; 0.441  ; CPU:U0|data_path:U2|MAR[6]                       ; memory:U1|rw_96x8_sync:U1|RW_rtl_0_bypass[13]                                                                ; Clock                                           ; Clock       ; 0.000        ; -0.002     ; 0.587      ;
; 0.442  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_4                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.384      ; 0.974      ;
; 0.445  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_4                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.384      ; 0.977      ;
; 0.446  ; CPU:U0|data_path:U2|IR[0]                        ; CPU:U0|control_unit:U1|current_state.S_STB_DIR_4                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.384      ; 0.978      ;
; 0.455  ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_4                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.384      ; 0.987      ;
; 0.456  ; CPU:U0|data_path:U2|IR[6]                        ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_4                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.384      ; 0.988      ;
; 0.458  ; CPU:U0|data_path:U2|MAR[6]                       ; memory:U1|rom_128x8_sync:U0|data_out[1]                                                                      ; Clock                                           ; Clock       ; 0.000        ; -0.001     ; 0.605      ;
; 0.467  ; CPU:U0|data_path:U2|MAR[4]                       ; memory:U1|rom_128x8_sync:U0|data_out[1]                                                                      ; Clock                                           ; Clock       ; 0.000        ; -0.001     ; 0.614      ;
; 0.468  ; memory:U1|rw_96x8_sync:U1|RW_rtl_0_bypass[21]    ; memory:U1|rw_96x8_sync:U1|data_out[4]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.005      ; 0.621      ;
; 0.468  ; memory:U1|rw_96x8_sync:U1|RW_rtl_0_bypass[23]    ; memory:U1|rw_96x8_sync:U1|data_out[6]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.005      ; 0.621      ;
; 0.469  ; memory:U1|rw_96x8_sync:U1|RW_rtl_0_bypass[20]    ; memory:U1|rw_96x8_sync:U1|data_out[3]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.005      ; 0.622      ;
; 0.473  ; CPU:U0|data_path:U2|PC_uns[0]                    ; CPU:U0|data_path:U2|PC_uns[1]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.621      ;
; 0.473  ; CPU:U0|data_path:U2|PC_uns[2]                    ; CPU:U0|data_path:U2|PC_uns[3]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.621      ;
; 0.477  ; CPU:U0|control_unit:U1|current_state.S_BRA_5     ; CPU:U0|control_unit:U1|current_state.S_BRA_6                                                                 ; Clock                                           ; Clock       ; 0.000        ; 0.001      ; 0.626      ;
; 0.482  ; CPU:U0|data_path:U2|PC_uns[6]                    ; CPU:U0|data_path:U2|PC_uns[7]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.630      ;
; 0.484  ; CPU:U0|data_path:U2|PC_uns[1]                    ; CPU:U0|data_path:U2|PC_uns[2]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.632      ;
; 0.485  ; CPU:U0|data_path:U2|MAR[4]                       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg4 ; Clock                                           ; Clock       ; 0.000        ; 0.062      ; 0.682      ;
; 0.485  ; CPU:U0|data_path:U2|PC_uns[4]                    ; CPU:U0|data_path:U2|PC_uns[5]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.633      ;
; 0.485  ; CPU:U0|data_path:U2|PC_uns[3]                    ; CPU:U0|data_path:U2|PC_uns[4]                                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.633      ;
; 0.487  ; memory:U1|rw_96x8_sync:U1|RW_rtl_0_bypass[19]    ; memory:U1|rw_96x8_sync:U1|data_out[2]                                                                        ; Clock                                           ; Clock       ; 0.000        ; 0.005      ; 0.640      ;
; 0.490  ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|current_state.S_LDB_DIR_4                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.384      ; 1.022      ;
; 0.491  ; CPU:U0|data_path:U2|IR[5]                        ; CPU:U0|control_unit:U1|current_state.S_LDB_IMM_4                                                             ; Clock                                           ; Clock       ; 0.000        ; 0.384      ; 1.023      ;
; 0.495  ; CPU:U0|control_unit:U1|current_state.S_FETCH_1   ; CPU:U0|control_unit:U1|current_state.S_FETCH_2                                                               ; Clock                                           ; Clock       ; 0.000        ; 0.000      ; 0.643      ;
; 0.499  ; CPU:U0|data_path:U2|A[0]                         ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clock                                           ; Clock       ; 0.000        ; 0.062      ; 0.696      ;
; 0.503  ; CPU:U0|data_path:U2|MAR[5]                       ; memory:U1|rw_96x8_sync:U1|RW_rtl_0_bypass[11]                                                                ; Clock                                           ; Clock       ; 0.000        ; 0.001      ; 0.652      ;
; 0.504  ; CPU:U0|data_path:U2|MAR[1]                       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg1 ; Clock                                           ; Clock       ; 0.000        ; 0.061      ; 0.700      ;
+--------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg6 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a0~portb_address_reg7 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; memory:U1|rw_96x8_sync:U1|altsyncram:RW_rtl_0|altsyncram_v7i1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BEQ_4                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BEQ_4                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BEQ_5                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BEQ_5                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BEQ_6                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BEQ_6                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BRA_4                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BRA_4                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BRA_5                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BRA_5                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BRA_6                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_BRA_6                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_DECODE_3                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_DECODE_3                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_FETCH_0                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_FETCH_0                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_FETCH_1                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_FETCH_1                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_FETCH_2                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_FETCH_2                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_4                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_4                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_5                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_5                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_6                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_6                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_7                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_7                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_8                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_DIR_8                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_4                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_4                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; CPU:U0|control_unit:U1|current_state.S_LDA_IMM_5                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CPU:U0|control_unit:U1|current_state.S_DECODE_3'                                                                               ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|A_Load         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|A_Load         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|B_Load         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|B_Load         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|Bus1_Sel[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|Bus1_Sel[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|Bus2_Sel[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|Bus2_Sel[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|Bus2_Sel[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|Bus2_Sel[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|IR_Load        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|IR_Load        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|MAR_Load       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|MAR_Load       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|PC_Inc         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|PC_Inc         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|PC_Load        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|PC_Load        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|write          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; CPU:U0|control_unit:U1|write          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|A_Load|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|A_Load|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|B_Load|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|B_Load|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Bus1_Sel[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Bus1_Sel[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Bus2_Sel[0]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Bus2_Sel[0]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Bus2_Sel[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Bus2_Sel[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|IR_Load|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|IR_Load|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|MAR_Load|datab                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|MAR_Load|datab                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|PC_Inc|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|PC_Inc|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|PC_Load|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|PC_Load|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Selector0~2clkctrl|inclk[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Selector0~2clkctrl|inclk[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Selector0~2clkctrl|outclk       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Selector0~2clkctrl|outclk       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Selector0~2|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|Selector0~2|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; U0|U1|Selector0~2|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; U0|U1|Selector0~2|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; U0|U1|current_state.S_DECODE_3|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Rise       ; U0|U1|current_state.S_DECODE_3|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|write|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Fall       ; U0|U1|write|datad                     ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; port_in_00[*]  ; Clock      ; 4.384 ; 4.384 ; Rise       ; Clock           ;
;  port_in_00[0] ; Clock      ; 3.709 ; 3.709 ; Rise       ; Clock           ;
;  port_in_00[1] ; Clock      ; 4.384 ; 4.384 ; Rise       ; Clock           ;
;  port_in_00[2] ; Clock      ; 4.063 ; 4.063 ; Rise       ; Clock           ;
;  port_in_00[3] ; Clock      ; 4.203 ; 4.203 ; Rise       ; Clock           ;
;  port_in_00[4] ; Clock      ; 4.141 ; 4.141 ; Rise       ; Clock           ;
;  port_in_00[5] ; Clock      ; 4.123 ; 4.123 ; Rise       ; Clock           ;
;  port_in_00[6] ; Clock      ; 3.736 ; 3.736 ; Rise       ; Clock           ;
;  port_in_00[7] ; Clock      ; 4.375 ; 4.375 ; Rise       ; Clock           ;
; port_in_01[*]  ; Clock      ; 4.274 ; 4.274 ; Rise       ; Clock           ;
;  port_in_01[0] ; Clock      ; 3.579 ; 3.579 ; Rise       ; Clock           ;
;  port_in_01[1] ; Clock      ; 4.274 ; 4.274 ; Rise       ; Clock           ;
;  port_in_01[2] ; Clock      ; 4.110 ; 4.110 ; Rise       ; Clock           ;
;  port_in_01[3] ; Clock      ; 3.897 ; 3.897 ; Rise       ; Clock           ;
;  port_in_01[4] ; Clock      ; 3.916 ; 3.916 ; Rise       ; Clock           ;
;  port_in_01[5] ; Clock      ; 4.095 ; 4.095 ; Rise       ; Clock           ;
;  port_in_01[6] ; Clock      ; 3.968 ; 3.968 ; Rise       ; Clock           ;
;  port_in_01[7] ; Clock      ; 1.580 ; 1.580 ; Rise       ; Clock           ;
; port_in_02[*]  ; Clock      ; 4.327 ; 4.327 ; Rise       ; Clock           ;
;  port_in_02[0] ; Clock      ; 3.908 ; 3.908 ; Rise       ; Clock           ;
;  port_in_02[1] ; Clock      ; 4.182 ; 4.182 ; Rise       ; Clock           ;
;  port_in_02[2] ; Clock      ; 4.019 ; 4.019 ; Rise       ; Clock           ;
;  port_in_02[3] ; Clock      ; 4.065 ; 4.065 ; Rise       ; Clock           ;
;  port_in_02[4] ; Clock      ; 4.015 ; 4.015 ; Rise       ; Clock           ;
;  port_in_02[5] ; Clock      ; 4.175 ; 4.175 ; Rise       ; Clock           ;
;  port_in_02[6] ; Clock      ; 3.737 ; 3.737 ; Rise       ; Clock           ;
;  port_in_02[7] ; Clock      ; 4.327 ; 4.327 ; Rise       ; Clock           ;
; port_in_03[*]  ; Clock      ; 4.093 ; 4.093 ; Rise       ; Clock           ;
;  port_in_03[0] ; Clock      ; 3.509 ; 3.509 ; Rise       ; Clock           ;
;  port_in_03[1] ; Clock      ; 3.929 ; 3.929 ; Rise       ; Clock           ;
;  port_in_03[2] ; Clock      ; 3.904 ; 3.904 ; Rise       ; Clock           ;
;  port_in_03[3] ; Clock      ; 4.026 ; 4.026 ; Rise       ; Clock           ;
;  port_in_03[4] ; Clock      ; 3.846 ; 3.846 ; Rise       ; Clock           ;
;  port_in_03[5] ; Clock      ; 4.093 ; 4.093 ; Rise       ; Clock           ;
;  port_in_03[6] ; Clock      ; 3.767 ; 3.767 ; Rise       ; Clock           ;
;  port_in_03[7] ; Clock      ; 1.671 ; 1.671 ; Rise       ; Clock           ;
; port_in_04[*]  ; Clock      ; 4.274 ; 4.274 ; Rise       ; Clock           ;
;  port_in_04[0] ; Clock      ; 3.619 ; 3.619 ; Rise       ; Clock           ;
;  port_in_04[1] ; Clock      ; 4.018 ; 4.018 ; Rise       ; Clock           ;
;  port_in_04[2] ; Clock      ; 4.039 ; 4.039 ; Rise       ; Clock           ;
;  port_in_04[3] ; Clock      ; 4.132 ; 4.132 ; Rise       ; Clock           ;
;  port_in_04[4] ; Clock      ; 3.596 ; 3.596 ; Rise       ; Clock           ;
;  port_in_04[5] ; Clock      ; 4.051 ; 4.051 ; Rise       ; Clock           ;
;  port_in_04[6] ; Clock      ; 3.674 ; 3.674 ; Rise       ; Clock           ;
;  port_in_04[7] ; Clock      ; 4.274 ; 4.274 ; Rise       ; Clock           ;
; port_in_05[*]  ; Clock      ; 4.198 ; 4.198 ; Rise       ; Clock           ;
;  port_in_05[0] ; Clock      ; 3.651 ; 3.651 ; Rise       ; Clock           ;
;  port_in_05[1] ; Clock      ; 3.977 ; 3.977 ; Rise       ; Clock           ;
;  port_in_05[2] ; Clock      ; 3.840 ; 3.840 ; Rise       ; Clock           ;
;  port_in_05[3] ; Clock      ; 3.969 ; 3.969 ; Rise       ; Clock           ;
;  port_in_05[4] ; Clock      ; 3.826 ; 3.826 ; Rise       ; Clock           ;
;  port_in_05[5] ; Clock      ; 4.198 ; 4.198 ; Rise       ; Clock           ;
;  port_in_05[6] ; Clock      ; 4.183 ; 4.183 ; Rise       ; Clock           ;
;  port_in_05[7] ; Clock      ; 3.990 ; 3.990 ; Rise       ; Clock           ;
; port_in_06[*]  ; Clock      ; 4.175 ; 4.175 ; Rise       ; Clock           ;
;  port_in_06[0] ; Clock      ; 3.721 ; 3.721 ; Rise       ; Clock           ;
;  port_in_06[1] ; Clock      ; 3.763 ; 3.763 ; Rise       ; Clock           ;
;  port_in_06[2] ; Clock      ; 3.824 ; 3.824 ; Rise       ; Clock           ;
;  port_in_06[3] ; Clock      ; 4.145 ; 4.145 ; Rise       ; Clock           ;
;  port_in_06[4] ; Clock      ; 3.942 ; 3.942 ; Rise       ; Clock           ;
;  port_in_06[5] ; Clock      ; 3.804 ; 3.804 ; Rise       ; Clock           ;
;  port_in_06[6] ; Clock      ; 3.871 ; 3.871 ; Rise       ; Clock           ;
;  port_in_06[7] ; Clock      ; 4.175 ; 4.175 ; Rise       ; Clock           ;
; port_in_07[*]  ; Clock      ; 4.011 ; 4.011 ; Rise       ; Clock           ;
;  port_in_07[0] ; Clock      ; 3.713 ; 3.713 ; Rise       ; Clock           ;
;  port_in_07[1] ; Clock      ; 3.809 ; 3.809 ; Rise       ; Clock           ;
;  port_in_07[2] ; Clock      ; 3.706 ; 3.706 ; Rise       ; Clock           ;
;  port_in_07[3] ; Clock      ; 3.915 ; 3.915 ; Rise       ; Clock           ;
;  port_in_07[4] ; Clock      ; 4.011 ; 4.011 ; Rise       ; Clock           ;
;  port_in_07[5] ; Clock      ; 3.673 ; 3.673 ; Rise       ; Clock           ;
;  port_in_07[6] ; Clock      ; 3.709 ; 3.709 ; Rise       ; Clock           ;
;  port_in_07[7] ; Clock      ; 1.429 ; 1.429 ; Rise       ; Clock           ;
; port_in_08[*]  ; Clock      ; 4.271 ; 4.271 ; Rise       ; Clock           ;
;  port_in_08[0] ; Clock      ; 3.686 ; 3.686 ; Rise       ; Clock           ;
;  port_in_08[1] ; Clock      ; 4.196 ; 4.196 ; Rise       ; Clock           ;
;  port_in_08[2] ; Clock      ; 4.103 ; 4.103 ; Rise       ; Clock           ;
;  port_in_08[3] ; Clock      ; 4.040 ; 4.040 ; Rise       ; Clock           ;
;  port_in_08[4] ; Clock      ; 4.145 ; 4.145 ; Rise       ; Clock           ;
;  port_in_08[5] ; Clock      ; 4.271 ; 4.271 ; Rise       ; Clock           ;
;  port_in_08[6] ; Clock      ; 3.519 ; 3.519 ; Rise       ; Clock           ;
;  port_in_08[7] ; Clock      ; 4.105 ; 4.105 ; Rise       ; Clock           ;
; port_in_09[*]  ; Clock      ; 4.091 ; 4.091 ; Rise       ; Clock           ;
;  port_in_09[0] ; Clock      ; 3.573 ; 3.573 ; Rise       ; Clock           ;
;  port_in_09[1] ; Clock      ; 3.771 ; 3.771 ; Rise       ; Clock           ;
;  port_in_09[2] ; Clock      ; 1.505 ; 1.505 ; Rise       ; Clock           ;
;  port_in_09[3] ; Clock      ; 4.087 ; 4.087 ; Rise       ; Clock           ;
;  port_in_09[4] ; Clock      ; 3.869 ; 3.869 ; Rise       ; Clock           ;
;  port_in_09[5] ; Clock      ; 4.091 ; 4.091 ; Rise       ; Clock           ;
;  port_in_09[6] ; Clock      ; 3.975 ; 3.975 ; Rise       ; Clock           ;
;  port_in_09[7] ; Clock      ; 3.920 ; 3.920 ; Rise       ; Clock           ;
; port_in_10[*]  ; Clock      ; 4.196 ; 4.196 ; Rise       ; Clock           ;
;  port_in_10[0] ; Clock      ; 3.485 ; 3.485 ; Rise       ; Clock           ;
;  port_in_10[1] ; Clock      ; 4.196 ; 4.196 ; Rise       ; Clock           ;
;  port_in_10[2] ; Clock      ; 3.753 ; 3.753 ; Rise       ; Clock           ;
;  port_in_10[3] ; Clock      ; 3.905 ; 3.905 ; Rise       ; Clock           ;
;  port_in_10[4] ; Clock      ; 3.775 ; 3.775 ; Rise       ; Clock           ;
;  port_in_10[5] ; Clock      ; 4.190 ; 4.190 ; Rise       ; Clock           ;
;  port_in_10[6] ; Clock      ; 3.836 ; 3.836 ; Rise       ; Clock           ;
;  port_in_10[7] ; Clock      ; 3.750 ; 3.750 ; Rise       ; Clock           ;
; port_in_11[*]  ; Clock      ; 4.151 ; 4.151 ; Rise       ; Clock           ;
;  port_in_11[0] ; Clock      ; 3.594 ; 3.594 ; Rise       ; Clock           ;
;  port_in_11[1] ; Clock      ; 4.151 ; 4.151 ; Rise       ; Clock           ;
;  port_in_11[2] ; Clock      ; 3.796 ; 3.796 ; Rise       ; Clock           ;
;  port_in_11[3] ; Clock      ; 3.741 ; 3.741 ; Rise       ; Clock           ;
;  port_in_11[4] ; Clock      ; 3.430 ; 3.430 ; Rise       ; Clock           ;
;  port_in_11[5] ; Clock      ; 4.135 ; 4.135 ; Rise       ; Clock           ;
;  port_in_11[6] ; Clock      ; 4.017 ; 4.017 ; Rise       ; Clock           ;
;  port_in_11[7] ; Clock      ; 3.717 ; 3.717 ; Rise       ; Clock           ;
; port_in_12[*]  ; Clock      ; 4.331 ; 4.331 ; Rise       ; Clock           ;
;  port_in_12[0] ; Clock      ; 3.733 ; 3.733 ; Rise       ; Clock           ;
;  port_in_12[1] ; Clock      ; 4.071 ; 4.071 ; Rise       ; Clock           ;
;  port_in_12[2] ; Clock      ; 3.819 ; 3.819 ; Rise       ; Clock           ;
;  port_in_12[3] ; Clock      ; 4.159 ; 4.159 ; Rise       ; Clock           ;
;  port_in_12[4] ; Clock      ; 3.778 ; 3.778 ; Rise       ; Clock           ;
;  port_in_12[5] ; Clock      ; 4.331 ; 4.331 ; Rise       ; Clock           ;
;  port_in_12[6] ; Clock      ; 3.919 ; 3.919 ; Rise       ; Clock           ;
;  port_in_12[7] ; Clock      ; 4.229 ; 4.229 ; Rise       ; Clock           ;
; port_in_13[*]  ; Clock      ; 4.203 ; 4.203 ; Rise       ; Clock           ;
;  port_in_13[0] ; Clock      ; 3.553 ; 3.553 ; Rise       ; Clock           ;
;  port_in_13[1] ; Clock      ; 4.077 ; 4.077 ; Rise       ; Clock           ;
;  port_in_13[2] ; Clock      ; 3.905 ; 3.905 ; Rise       ; Clock           ;
;  port_in_13[3] ; Clock      ; 4.203 ; 4.203 ; Rise       ; Clock           ;
;  port_in_13[4] ; Clock      ; 3.688 ; 3.688 ; Rise       ; Clock           ;
;  port_in_13[5] ; Clock      ; 4.014 ; 4.014 ; Rise       ; Clock           ;
;  port_in_13[6] ; Clock      ; 3.849 ; 3.849 ; Rise       ; Clock           ;
;  port_in_13[7] ; Clock      ; 4.061 ; 4.061 ; Rise       ; Clock           ;
; port_in_14[*]  ; Clock      ; 4.206 ; 4.206 ; Rise       ; Clock           ;
;  port_in_14[0] ; Clock      ; 3.747 ; 3.747 ; Rise       ; Clock           ;
;  port_in_14[1] ; Clock      ; 4.019 ; 4.019 ; Rise       ; Clock           ;
;  port_in_14[2] ; Clock      ; 1.175 ; 1.175 ; Rise       ; Clock           ;
;  port_in_14[3] ; Clock      ; 3.755 ; 3.755 ; Rise       ; Clock           ;
;  port_in_14[4] ; Clock      ; 3.690 ; 3.690 ; Rise       ; Clock           ;
;  port_in_14[5] ; Clock      ; 4.206 ; 4.206 ; Rise       ; Clock           ;
;  port_in_14[6] ; Clock      ; 3.772 ; 3.772 ; Rise       ; Clock           ;
;  port_in_14[7] ; Clock      ; 1.343 ; 1.343 ; Rise       ; Clock           ;
; port_in_15[*]  ; Clock      ; 4.065 ; 4.065 ; Rise       ; Clock           ;
;  port_in_15[0] ; Clock      ; 3.665 ; 3.665 ; Rise       ; Clock           ;
;  port_in_15[1] ; Clock      ; 3.861 ; 3.861 ; Rise       ; Clock           ;
;  port_in_15[2] ; Clock      ; 3.575 ; 3.575 ; Rise       ; Clock           ;
;  port_in_15[3] ; Clock      ; 3.737 ; 3.737 ; Rise       ; Clock           ;
;  port_in_15[4] ; Clock      ; 3.806 ; 3.806 ; Rise       ; Clock           ;
;  port_in_15[5] ; Clock      ; 3.989 ; 3.989 ; Rise       ; Clock           ;
;  port_in_15[6] ; Clock      ; 3.718 ; 3.718 ; Rise       ; Clock           ;
;  port_in_15[7] ; Clock      ; 4.065 ; 4.065 ; Rise       ; Clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; port_in_00[*]  ; Clock      ; -3.107 ; -3.107 ; Rise       ; Clock           ;
;  port_in_00[0] ; Clock      ; -3.178 ; -3.178 ; Rise       ; Clock           ;
;  port_in_00[1] ; Clock      ; -3.672 ; -3.672 ; Rise       ; Clock           ;
;  port_in_00[2] ; Clock      ; -3.424 ; -3.424 ; Rise       ; Clock           ;
;  port_in_00[3] ; Clock      ; -3.568 ; -3.568 ; Rise       ; Clock           ;
;  port_in_00[4] ; Clock      ; -3.516 ; -3.516 ; Rise       ; Clock           ;
;  port_in_00[5] ; Clock      ; -3.582 ; -3.582 ; Rise       ; Clock           ;
;  port_in_00[6] ; Clock      ; -3.107 ; -3.107 ; Rise       ; Clock           ;
;  port_in_00[7] ; Clock      ; -3.490 ; -3.490 ; Rise       ; Clock           ;
; port_in_01[*]  ; Clock      ; -0.695 ; -0.695 ; Rise       ; Clock           ;
;  port_in_01[0] ; Clock      ; -3.048 ; -3.048 ; Rise       ; Clock           ;
;  port_in_01[1] ; Clock      ; -3.562 ; -3.562 ; Rise       ; Clock           ;
;  port_in_01[2] ; Clock      ; -3.471 ; -3.471 ; Rise       ; Clock           ;
;  port_in_01[3] ; Clock      ; -3.262 ; -3.262 ; Rise       ; Clock           ;
;  port_in_01[4] ; Clock      ; -3.291 ; -3.291 ; Rise       ; Clock           ;
;  port_in_01[5] ; Clock      ; -3.554 ; -3.554 ; Rise       ; Clock           ;
;  port_in_01[6] ; Clock      ; -3.339 ; -3.339 ; Rise       ; Clock           ;
;  port_in_01[7] ; Clock      ; -0.695 ; -0.695 ; Rise       ; Clock           ;
; port_in_02[*]  ; Clock      ; -3.108 ; -3.108 ; Rise       ; Clock           ;
;  port_in_02[0] ; Clock      ; -3.377 ; -3.377 ; Rise       ; Clock           ;
;  port_in_02[1] ; Clock      ; -3.470 ; -3.470 ; Rise       ; Clock           ;
;  port_in_02[2] ; Clock      ; -3.380 ; -3.380 ; Rise       ; Clock           ;
;  port_in_02[3] ; Clock      ; -3.430 ; -3.430 ; Rise       ; Clock           ;
;  port_in_02[4] ; Clock      ; -3.390 ; -3.390 ; Rise       ; Clock           ;
;  port_in_02[5] ; Clock      ; -3.634 ; -3.634 ; Rise       ; Clock           ;
;  port_in_02[6] ; Clock      ; -3.108 ; -3.108 ; Rise       ; Clock           ;
;  port_in_02[7] ; Clock      ; -3.442 ; -3.442 ; Rise       ; Clock           ;
; port_in_03[*]  ; Clock      ; -0.786 ; -0.786 ; Rise       ; Clock           ;
;  port_in_03[0] ; Clock      ; -2.918 ; -2.918 ; Rise       ; Clock           ;
;  port_in_03[1] ; Clock      ; -3.217 ; -3.217 ; Rise       ; Clock           ;
;  port_in_03[2] ; Clock      ; -3.265 ; -3.265 ; Rise       ; Clock           ;
;  port_in_03[3] ; Clock      ; -3.391 ; -3.391 ; Rise       ; Clock           ;
;  port_in_03[4] ; Clock      ; -3.221 ; -3.221 ; Rise       ; Clock           ;
;  port_in_03[5] ; Clock      ; -3.552 ; -3.552 ; Rise       ; Clock           ;
;  port_in_03[6] ; Clock      ; -3.138 ; -3.138 ; Rise       ; Clock           ;
;  port_in_03[7] ; Clock      ; -0.786 ; -0.786 ; Rise       ; Clock           ;
; port_in_04[*]  ; Clock      ; -2.971 ; -2.971 ; Rise       ; Clock           ;
;  port_in_04[0] ; Clock      ; -3.088 ; -3.088 ; Rise       ; Clock           ;
;  port_in_04[1] ; Clock      ; -3.306 ; -3.306 ; Rise       ; Clock           ;
;  port_in_04[2] ; Clock      ; -3.400 ; -3.400 ; Rise       ; Clock           ;
;  port_in_04[3] ; Clock      ; -3.497 ; -3.497 ; Rise       ; Clock           ;
;  port_in_04[4] ; Clock      ; -2.971 ; -2.971 ; Rise       ; Clock           ;
;  port_in_04[5] ; Clock      ; -3.510 ; -3.510 ; Rise       ; Clock           ;
;  port_in_04[6] ; Clock      ; -3.045 ; -3.045 ; Rise       ; Clock           ;
;  port_in_04[7] ; Clock      ; -3.389 ; -3.389 ; Rise       ; Clock           ;
; port_in_05[*]  ; Clock      ; -3.073 ; -3.073 ; Rise       ; Clock           ;
;  port_in_05[0] ; Clock      ; -3.073 ; -3.073 ; Rise       ; Clock           ;
;  port_in_05[1] ; Clock      ; -3.265 ; -3.265 ; Rise       ; Clock           ;
;  port_in_05[2] ; Clock      ; -3.201 ; -3.201 ; Rise       ; Clock           ;
;  port_in_05[3] ; Clock      ; -3.334 ; -3.334 ; Rise       ; Clock           ;
;  port_in_05[4] ; Clock      ; -3.201 ; -3.201 ; Rise       ; Clock           ;
;  port_in_05[5] ; Clock      ; -3.657 ; -3.657 ; Rise       ; Clock           ;
;  port_in_05[6] ; Clock      ; -3.554 ; -3.554 ; Rise       ; Clock           ;
;  port_in_05[7] ; Clock      ; -3.105 ; -3.105 ; Rise       ; Clock           ;
; port_in_06[*]  ; Clock      ; -3.051 ; -3.051 ; Rise       ; Clock           ;
;  port_in_06[0] ; Clock      ; -3.190 ; -3.190 ; Rise       ; Clock           ;
;  port_in_06[1] ; Clock      ; -3.051 ; -3.051 ; Rise       ; Clock           ;
;  port_in_06[2] ; Clock      ; -3.185 ; -3.185 ; Rise       ; Clock           ;
;  port_in_06[3] ; Clock      ; -3.510 ; -3.510 ; Rise       ; Clock           ;
;  port_in_06[4] ; Clock      ; -3.317 ; -3.317 ; Rise       ; Clock           ;
;  port_in_06[5] ; Clock      ; -3.263 ; -3.263 ; Rise       ; Clock           ;
;  port_in_06[6] ; Clock      ; -3.242 ; -3.242 ; Rise       ; Clock           ;
;  port_in_06[7] ; Clock      ; -3.290 ; -3.290 ; Rise       ; Clock           ;
; port_in_07[*]  ; Clock      ; -0.544 ; -0.544 ; Rise       ; Clock           ;
;  port_in_07[0] ; Clock      ; -3.122 ; -3.122 ; Rise       ; Clock           ;
;  port_in_07[1] ; Clock      ; -3.097 ; -3.097 ; Rise       ; Clock           ;
;  port_in_07[2] ; Clock      ; -3.067 ; -3.067 ; Rise       ; Clock           ;
;  port_in_07[3] ; Clock      ; -3.280 ; -3.280 ; Rise       ; Clock           ;
;  port_in_07[4] ; Clock      ; -3.386 ; -3.386 ; Rise       ; Clock           ;
;  port_in_07[5] ; Clock      ; -3.132 ; -3.132 ; Rise       ; Clock           ;
;  port_in_07[6] ; Clock      ; -3.080 ; -3.080 ; Rise       ; Clock           ;
;  port_in_07[7] ; Clock      ; -0.544 ; -0.544 ; Rise       ; Clock           ;
; port_in_08[*]  ; Clock      ; -2.890 ; -2.890 ; Rise       ; Clock           ;
;  port_in_08[0] ; Clock      ; -3.155 ; -3.155 ; Rise       ; Clock           ;
;  port_in_08[1] ; Clock      ; -3.484 ; -3.484 ; Rise       ; Clock           ;
;  port_in_08[2] ; Clock      ; -3.464 ; -3.464 ; Rise       ; Clock           ;
;  port_in_08[3] ; Clock      ; -3.405 ; -3.405 ; Rise       ; Clock           ;
;  port_in_08[4] ; Clock      ; -3.520 ; -3.520 ; Rise       ; Clock           ;
;  port_in_08[5] ; Clock      ; -3.730 ; -3.730 ; Rise       ; Clock           ;
;  port_in_08[6] ; Clock      ; -2.890 ; -2.890 ; Rise       ; Clock           ;
;  port_in_08[7] ; Clock      ; -3.220 ; -3.220 ; Rise       ; Clock           ;
; port_in_09[*]  ; Clock      ; -0.866 ; -0.866 ; Rise       ; Clock           ;
;  port_in_09[0] ; Clock      ; -3.042 ; -3.042 ; Rise       ; Clock           ;
;  port_in_09[1] ; Clock      ; -3.059 ; -3.059 ; Rise       ; Clock           ;
;  port_in_09[2] ; Clock      ; -0.866 ; -0.866 ; Rise       ; Clock           ;
;  port_in_09[3] ; Clock      ; -3.452 ; -3.452 ; Rise       ; Clock           ;
;  port_in_09[4] ; Clock      ; -3.244 ; -3.244 ; Rise       ; Clock           ;
;  port_in_09[5] ; Clock      ; -3.550 ; -3.550 ; Rise       ; Clock           ;
;  port_in_09[6] ; Clock      ; -3.346 ; -3.346 ; Rise       ; Clock           ;
;  port_in_09[7] ; Clock      ; -3.035 ; -3.035 ; Rise       ; Clock           ;
; port_in_10[*]  ; Clock      ; -2.865 ; -2.865 ; Rise       ; Clock           ;
;  port_in_10[0] ; Clock      ; -2.954 ; -2.954 ; Rise       ; Clock           ;
;  port_in_10[1] ; Clock      ; -3.484 ; -3.484 ; Rise       ; Clock           ;
;  port_in_10[2] ; Clock      ; -3.114 ; -3.114 ; Rise       ; Clock           ;
;  port_in_10[3] ; Clock      ; -3.270 ; -3.270 ; Rise       ; Clock           ;
;  port_in_10[4] ; Clock      ; -3.150 ; -3.150 ; Rise       ; Clock           ;
;  port_in_10[5] ; Clock      ; -3.649 ; -3.649 ; Rise       ; Clock           ;
;  port_in_10[6] ; Clock      ; -3.207 ; -3.207 ; Rise       ; Clock           ;
;  port_in_10[7] ; Clock      ; -2.865 ; -2.865 ; Rise       ; Clock           ;
; port_in_11[*]  ; Clock      ; -2.805 ; -2.805 ; Rise       ; Clock           ;
;  port_in_11[0] ; Clock      ; -3.020 ; -3.020 ; Rise       ; Clock           ;
;  port_in_11[1] ; Clock      ; -3.439 ; -3.439 ; Rise       ; Clock           ;
;  port_in_11[2] ; Clock      ; -3.157 ; -3.157 ; Rise       ; Clock           ;
;  port_in_11[3] ; Clock      ; -3.106 ; -3.106 ; Rise       ; Clock           ;
;  port_in_11[4] ; Clock      ; -2.805 ; -2.805 ; Rise       ; Clock           ;
;  port_in_11[5] ; Clock      ; -3.594 ; -3.594 ; Rise       ; Clock           ;
;  port_in_11[6] ; Clock      ; -3.388 ; -3.388 ; Rise       ; Clock           ;
;  port_in_11[7] ; Clock      ; -2.832 ; -2.832 ; Rise       ; Clock           ;
; port_in_12[*]  ; Clock      ; -3.153 ; -3.153 ; Rise       ; Clock           ;
;  port_in_12[0] ; Clock      ; -3.202 ; -3.202 ; Rise       ; Clock           ;
;  port_in_12[1] ; Clock      ; -3.359 ; -3.359 ; Rise       ; Clock           ;
;  port_in_12[2] ; Clock      ; -3.180 ; -3.180 ; Rise       ; Clock           ;
;  port_in_12[3] ; Clock      ; -3.524 ; -3.524 ; Rise       ; Clock           ;
;  port_in_12[4] ; Clock      ; -3.153 ; -3.153 ; Rise       ; Clock           ;
;  port_in_12[5] ; Clock      ; -3.790 ; -3.790 ; Rise       ; Clock           ;
;  port_in_12[6] ; Clock      ; -3.290 ; -3.290 ; Rise       ; Clock           ;
;  port_in_12[7] ; Clock      ; -3.344 ; -3.344 ; Rise       ; Clock           ;
; port_in_13[*]  ; Clock      ; -3.022 ; -3.022 ; Rise       ; Clock           ;
;  port_in_13[0] ; Clock      ; -3.022 ; -3.022 ; Rise       ; Clock           ;
;  port_in_13[1] ; Clock      ; -3.365 ; -3.365 ; Rise       ; Clock           ;
;  port_in_13[2] ; Clock      ; -3.266 ; -3.266 ; Rise       ; Clock           ;
;  port_in_13[3] ; Clock      ; -3.568 ; -3.568 ; Rise       ; Clock           ;
;  port_in_13[4] ; Clock      ; -3.063 ; -3.063 ; Rise       ; Clock           ;
;  port_in_13[5] ; Clock      ; -3.473 ; -3.473 ; Rise       ; Clock           ;
;  port_in_13[6] ; Clock      ; -3.220 ; -3.220 ; Rise       ; Clock           ;
;  port_in_13[7] ; Clock      ; -3.176 ; -3.176 ; Rise       ; Clock           ;
; port_in_14[*]  ; Clock      ; -0.458 ; -0.458 ; Rise       ; Clock           ;
;  port_in_14[0] ; Clock      ; -3.216 ; -3.216 ; Rise       ; Clock           ;
;  port_in_14[1] ; Clock      ; -3.307 ; -3.307 ; Rise       ; Clock           ;
;  port_in_14[2] ; Clock      ; -0.536 ; -0.536 ; Rise       ; Clock           ;
;  port_in_14[3] ; Clock      ; -3.120 ; -3.120 ; Rise       ; Clock           ;
;  port_in_14[4] ; Clock      ; -3.065 ; -3.065 ; Rise       ; Clock           ;
;  port_in_14[5] ; Clock      ; -3.665 ; -3.665 ; Rise       ; Clock           ;
;  port_in_14[6] ; Clock      ; -3.143 ; -3.143 ; Rise       ; Clock           ;
;  port_in_14[7] ; Clock      ; -0.458 ; -0.458 ; Rise       ; Clock           ;
; port_in_15[*]  ; Clock      ; -2.936 ; -2.936 ; Rise       ; Clock           ;
;  port_in_15[0] ; Clock      ; -3.134 ; -3.134 ; Rise       ; Clock           ;
;  port_in_15[1] ; Clock      ; -3.149 ; -3.149 ; Rise       ; Clock           ;
;  port_in_15[2] ; Clock      ; -2.936 ; -2.936 ; Rise       ; Clock           ;
;  port_in_15[3] ; Clock      ; -3.102 ; -3.102 ; Rise       ; Clock           ;
;  port_in_15[4] ; Clock      ; -3.181 ; -3.181 ; Rise       ; Clock           ;
;  port_in_15[5] ; Clock      ; -3.448 ; -3.448 ; Rise       ; Clock           ;
;  port_in_15[6] ; Clock      ; -3.089 ; -3.089 ; Rise       ; Clock           ;
;  port_in_15[7] ; Clock      ; -3.180 ; -3.180 ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; port_out_00[*]  ; Clock      ; 4.078 ; 4.078 ; Rise       ; Clock           ;
;  port_out_00[0] ; Clock      ; 4.078 ; 4.078 ; Rise       ; Clock           ;
;  port_out_00[1] ; Clock      ; 3.889 ; 3.889 ; Rise       ; Clock           ;
;  port_out_00[2] ; Clock      ; 3.886 ; 3.886 ; Rise       ; Clock           ;
;  port_out_00[3] ; Clock      ; 3.771 ; 3.771 ; Rise       ; Clock           ;
;  port_out_00[4] ; Clock      ; 3.753 ; 3.753 ; Rise       ; Clock           ;
;  port_out_00[5] ; Clock      ; 4.066 ; 4.066 ; Rise       ; Clock           ;
;  port_out_00[6] ; Clock      ; 4.016 ; 4.016 ; Rise       ; Clock           ;
;  port_out_00[7] ; Clock      ; 3.905 ; 3.905 ; Rise       ; Clock           ;
; port_out_01[*]  ; Clock      ; 3.887 ; 3.887 ; Rise       ; Clock           ;
;  port_out_01[0] ; Clock      ; 3.728 ; 3.728 ; Rise       ; Clock           ;
;  port_out_01[1] ; Clock      ; 3.887 ; 3.887 ; Rise       ; Clock           ;
;  port_out_01[2] ; Clock      ; 3.761 ; 3.761 ; Rise       ; Clock           ;
;  port_out_01[3] ; Clock      ; 3.740 ; 3.740 ; Rise       ; Clock           ;
;  port_out_01[4] ; Clock      ; 3.734 ; 3.734 ; Rise       ; Clock           ;
;  port_out_01[5] ; Clock      ; 3.766 ; 3.766 ; Rise       ; Clock           ;
;  port_out_01[6] ; Clock      ; 3.780 ; 3.780 ; Rise       ; Clock           ;
;  port_out_01[7] ; Clock      ; 3.746 ; 3.746 ; Rise       ; Clock           ;
; port_out_02[*]  ; Clock      ; 4.285 ; 4.285 ; Rise       ; Clock           ;
;  port_out_02[0] ; Clock      ; 4.147 ; 4.147 ; Rise       ; Clock           ;
;  port_out_02[1] ; Clock      ; 3.900 ; 3.900 ; Rise       ; Clock           ;
;  port_out_02[2] ; Clock      ; 4.018 ; 4.018 ; Rise       ; Clock           ;
;  port_out_02[3] ; Clock      ; 4.206 ; 4.206 ; Rise       ; Clock           ;
;  port_out_02[4] ; Clock      ; 4.285 ; 4.285 ; Rise       ; Clock           ;
;  port_out_02[5] ; Clock      ; 4.046 ; 4.046 ; Rise       ; Clock           ;
;  port_out_02[6] ; Clock      ; 4.146 ; 4.146 ; Rise       ; Clock           ;
;  port_out_02[7] ; Clock      ; 4.151 ; 4.151 ; Rise       ; Clock           ;
; port_out_03[*]  ; Clock      ; 4.126 ; 4.126 ; Rise       ; Clock           ;
;  port_out_03[0] ; Clock      ; 4.054 ; 4.054 ; Rise       ; Clock           ;
;  port_out_03[1] ; Clock      ; 4.126 ; 4.126 ; Rise       ; Clock           ;
;  port_out_03[2] ; Clock      ; 3.815 ; 3.815 ; Rise       ; Clock           ;
;  port_out_03[3] ; Clock      ; 3.929 ; 3.929 ; Rise       ; Clock           ;
;  port_out_03[4] ; Clock      ; 3.795 ; 3.795 ; Rise       ; Clock           ;
;  port_out_03[5] ; Clock      ; 4.126 ; 4.126 ; Rise       ; Clock           ;
;  port_out_03[6] ; Clock      ; 3.915 ; 3.915 ; Rise       ; Clock           ;
;  port_out_03[7] ; Clock      ; 3.787 ; 3.787 ; Rise       ; Clock           ;
; port_out_04[*]  ; Clock      ; 3.987 ; 3.987 ; Rise       ; Clock           ;
;  port_out_04[0] ; Clock      ; 3.987 ; 3.987 ; Rise       ; Clock           ;
;  port_out_04[1] ; Clock      ; 3.538 ; 3.538 ; Rise       ; Clock           ;
;  port_out_04[2] ; Clock      ; 3.734 ; 3.734 ; Rise       ; Clock           ;
;  port_out_04[3] ; Clock      ; 3.526 ; 3.526 ; Rise       ; Clock           ;
;  port_out_04[4] ; Clock      ; 3.499 ; 3.499 ; Rise       ; Clock           ;
;  port_out_04[5] ; Clock      ; 3.563 ; 3.563 ; Rise       ; Clock           ;
;  port_out_04[6] ; Clock      ; 3.540 ; 3.540 ; Rise       ; Clock           ;
;  port_out_04[7] ; Clock      ; 3.598 ; 3.598 ; Rise       ; Clock           ;
; port_out_05[*]  ; Clock      ; 4.163 ; 4.163 ; Rise       ; Clock           ;
;  port_out_05[0] ; Clock      ; 3.639 ; 3.639 ; Rise       ; Clock           ;
;  port_out_05[1] ; Clock      ; 3.631 ; 3.631 ; Rise       ; Clock           ;
;  port_out_05[2] ; Clock      ; 3.687 ; 3.687 ; Rise       ; Clock           ;
;  port_out_05[3] ; Clock      ; 4.163 ; 4.163 ; Rise       ; Clock           ;
;  port_out_05[4] ; Clock      ; 4.082 ; 4.082 ; Rise       ; Clock           ;
;  port_out_05[5] ; Clock      ; 4.063 ; 4.063 ; Rise       ; Clock           ;
;  port_out_05[6] ; Clock      ; 3.790 ; 3.790 ; Rise       ; Clock           ;
;  port_out_05[7] ; Clock      ; 3.930 ; 3.930 ; Rise       ; Clock           ;
; port_out_06[*]  ; Clock      ; 4.444 ; 4.444 ; Rise       ; Clock           ;
;  port_out_06[0] ; Clock      ; 3.431 ; 3.431 ; Rise       ; Clock           ;
;  port_out_06[1] ; Clock      ; 4.005 ; 4.005 ; Rise       ; Clock           ;
;  port_out_06[2] ; Clock      ; 4.129 ; 4.129 ; Rise       ; Clock           ;
;  port_out_06[3] ; Clock      ; 3.707 ; 3.707 ; Rise       ; Clock           ;
;  port_out_06[4] ; Clock      ; 4.118 ; 4.118 ; Rise       ; Clock           ;
;  port_out_06[5] ; Clock      ; 4.444 ; 4.444 ; Rise       ; Clock           ;
;  port_out_06[6] ; Clock      ; 3.551 ; 3.551 ; Rise       ; Clock           ;
;  port_out_06[7] ; Clock      ; 3.586 ; 3.586 ; Rise       ; Clock           ;
; port_out_07[*]  ; Clock      ; 3.826 ; 3.826 ; Rise       ; Clock           ;
;  port_out_07[0] ; Clock      ; 3.428 ; 3.428 ; Rise       ; Clock           ;
;  port_out_07[1] ; Clock      ; 3.826 ; 3.826 ; Rise       ; Clock           ;
;  port_out_07[2] ; Clock      ; 3.428 ; 3.428 ; Rise       ; Clock           ;
;  port_out_07[3] ; Clock      ; 3.428 ; 3.428 ; Rise       ; Clock           ;
;  port_out_07[4] ; Clock      ; 3.805 ; 3.805 ; Rise       ; Clock           ;
;  port_out_07[5] ; Clock      ; 3.555 ; 3.555 ; Rise       ; Clock           ;
;  port_out_07[6] ; Clock      ; 3.696 ; 3.696 ; Rise       ; Clock           ;
;  port_out_07[7] ; Clock      ; 3.786 ; 3.786 ; Rise       ; Clock           ;
; port_out_08[*]  ; Clock      ; 3.810 ; 3.810 ; Rise       ; Clock           ;
;  port_out_08[0] ; Clock      ; 3.564 ; 3.564 ; Rise       ; Clock           ;
;  port_out_08[1] ; Clock      ; 3.810 ; 3.810 ; Rise       ; Clock           ;
;  port_out_08[2] ; Clock      ; 3.407 ; 3.407 ; Rise       ; Clock           ;
;  port_out_08[3] ; Clock      ; 3.427 ; 3.427 ; Rise       ; Clock           ;
;  port_out_08[4] ; Clock      ; 3.552 ; 3.552 ; Rise       ; Clock           ;
;  port_out_08[5] ; Clock      ; 3.427 ; 3.427 ; Rise       ; Clock           ;
;  port_out_08[6] ; Clock      ; 3.591 ; 3.591 ; Rise       ; Clock           ;
;  port_out_08[7] ; Clock      ; 3.590 ; 3.590 ; Rise       ; Clock           ;
; port_out_09[*]  ; Clock      ; 3.795 ; 3.795 ; Rise       ; Clock           ;
;  port_out_09[0] ; Clock      ; 3.587 ; 3.587 ; Rise       ; Clock           ;
;  port_out_09[1] ; Clock      ; 3.794 ; 3.794 ; Rise       ; Clock           ;
;  port_out_09[2] ; Clock      ; 3.565 ; 3.565 ; Rise       ; Clock           ;
;  port_out_09[3] ; Clock      ; 3.592 ; 3.592 ; Rise       ; Clock           ;
;  port_out_09[4] ; Clock      ; 3.782 ; 3.782 ; Rise       ; Clock           ;
;  port_out_09[5] ; Clock      ; 3.795 ; 3.795 ; Rise       ; Clock           ;
;  port_out_09[6] ; Clock      ; 3.550 ; 3.550 ; Rise       ; Clock           ;
;  port_out_09[7] ; Clock      ; 3.791 ; 3.791 ; Rise       ; Clock           ;
; port_out_10[*]  ; Clock      ; 4.151 ; 4.151 ; Rise       ; Clock           ;
;  port_out_10[0] ; Clock      ; 3.760 ; 3.760 ; Rise       ; Clock           ;
;  port_out_10[1] ; Clock      ; 3.865 ; 3.865 ; Rise       ; Clock           ;
;  port_out_10[2] ; Clock      ; 3.755 ; 3.755 ; Rise       ; Clock           ;
;  port_out_10[3] ; Clock      ; 3.914 ; 3.914 ; Rise       ; Clock           ;
;  port_out_10[4] ; Clock      ; 3.926 ; 3.926 ; Rise       ; Clock           ;
;  port_out_10[5] ; Clock      ; 4.151 ; 4.151 ; Rise       ; Clock           ;
;  port_out_10[6] ; Clock      ; 3.899 ; 3.899 ; Rise       ; Clock           ;
;  port_out_10[7] ; Clock      ; 3.770 ; 3.770 ; Rise       ; Clock           ;
; port_out_11[*]  ; Clock      ; 4.230 ; 4.230 ; Rise       ; Clock           ;
;  port_out_11[0] ; Clock      ; 4.230 ; 4.230 ; Rise       ; Clock           ;
;  port_out_11[1] ; Clock      ; 3.910 ; 3.910 ; Rise       ; Clock           ;
;  port_out_11[2] ; Clock      ; 4.140 ; 4.140 ; Rise       ; Clock           ;
;  port_out_11[3] ; Clock      ; 4.031 ; 4.031 ; Rise       ; Clock           ;
;  port_out_11[4] ; Clock      ; 4.107 ; 4.107 ; Rise       ; Clock           ;
;  port_out_11[5] ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  port_out_11[6] ; Clock      ; 3.897 ; 3.897 ; Rise       ; Clock           ;
;  port_out_11[7] ; Clock      ; 3.999 ; 3.999 ; Rise       ; Clock           ;
; port_out_12[*]  ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  port_out_12[0] ; Clock      ; 3.780 ; 3.780 ; Rise       ; Clock           ;
;  port_out_12[1] ; Clock      ; 4.178 ; 4.178 ; Rise       ; Clock           ;
;  port_out_12[2] ; Clock      ; 4.124 ; 4.124 ; Rise       ; Clock           ;
;  port_out_12[3] ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  port_out_12[4] ; Clock      ; 3.666 ; 3.666 ; Rise       ; Clock           ;
;  port_out_12[5] ; Clock      ; 4.023 ; 4.023 ; Rise       ; Clock           ;
;  port_out_12[6] ; Clock      ; 3.786 ; 3.786 ; Rise       ; Clock           ;
;  port_out_12[7] ; Clock      ; 4.054 ; 4.054 ; Rise       ; Clock           ;
; port_out_13[*]  ; Clock      ; 4.257 ; 4.257 ; Rise       ; Clock           ;
;  port_out_13[0] ; Clock      ; 4.208 ; 4.208 ; Rise       ; Clock           ;
;  port_out_13[1] ; Clock      ; 4.152 ; 4.152 ; Rise       ; Clock           ;
;  port_out_13[2] ; Clock      ; 4.244 ; 4.244 ; Rise       ; Clock           ;
;  port_out_13[3] ; Clock      ; 4.120 ; 4.120 ; Rise       ; Clock           ;
;  port_out_13[4] ; Clock      ; 4.257 ; 4.257 ; Rise       ; Clock           ;
;  port_out_13[5] ; Clock      ; 4.215 ; 4.215 ; Rise       ; Clock           ;
;  port_out_13[6] ; Clock      ; 4.228 ; 4.228 ; Rise       ; Clock           ;
;  port_out_13[7] ; Clock      ; 4.117 ; 4.117 ; Rise       ; Clock           ;
; port_out_14[*]  ; Clock      ; 4.164 ; 4.164 ; Rise       ; Clock           ;
;  port_out_14[0] ; Clock      ; 4.121 ; 4.121 ; Rise       ; Clock           ;
;  port_out_14[1] ; Clock      ; 3.932 ; 3.932 ; Rise       ; Clock           ;
;  port_out_14[2] ; Clock      ; 4.007 ; 4.007 ; Rise       ; Clock           ;
;  port_out_14[3] ; Clock      ; 4.164 ; 4.164 ; Rise       ; Clock           ;
;  port_out_14[4] ; Clock      ; 3.996 ; 3.996 ; Rise       ; Clock           ;
;  port_out_14[5] ; Clock      ; 3.877 ; 3.877 ; Rise       ; Clock           ;
;  port_out_14[6] ; Clock      ; 4.128 ; 4.128 ; Rise       ; Clock           ;
;  port_out_14[7] ; Clock      ; 4.016 ; 4.016 ; Rise       ; Clock           ;
; port_out_15[*]  ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
;  port_out_15[0] ; Clock      ; 3.919 ; 3.919 ; Rise       ; Clock           ;
;  port_out_15[1] ; Clock      ; 3.821 ; 3.821 ; Rise       ; Clock           ;
;  port_out_15[2] ; Clock      ; 4.126 ; 4.126 ; Rise       ; Clock           ;
;  port_out_15[3] ; Clock      ; 3.783 ; 3.783 ; Rise       ; Clock           ;
;  port_out_15[4] ; Clock      ; 4.278 ; 4.278 ; Rise       ; Clock           ;
;  port_out_15[5] ; Clock      ; 3.897 ; 3.897 ; Rise       ; Clock           ;
;  port_out_15[6] ; Clock      ; 4.058 ; 4.058 ; Rise       ; Clock           ;
;  port_out_15[7] ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; port_out_00[*]  ; Clock      ; 3.753 ; 3.753 ; Rise       ; Clock           ;
;  port_out_00[0] ; Clock      ; 4.078 ; 4.078 ; Rise       ; Clock           ;
;  port_out_00[1] ; Clock      ; 3.889 ; 3.889 ; Rise       ; Clock           ;
;  port_out_00[2] ; Clock      ; 3.886 ; 3.886 ; Rise       ; Clock           ;
;  port_out_00[3] ; Clock      ; 3.771 ; 3.771 ; Rise       ; Clock           ;
;  port_out_00[4] ; Clock      ; 3.753 ; 3.753 ; Rise       ; Clock           ;
;  port_out_00[5] ; Clock      ; 4.066 ; 4.066 ; Rise       ; Clock           ;
;  port_out_00[6] ; Clock      ; 4.016 ; 4.016 ; Rise       ; Clock           ;
;  port_out_00[7] ; Clock      ; 3.905 ; 3.905 ; Rise       ; Clock           ;
; port_out_01[*]  ; Clock      ; 3.728 ; 3.728 ; Rise       ; Clock           ;
;  port_out_01[0] ; Clock      ; 3.728 ; 3.728 ; Rise       ; Clock           ;
;  port_out_01[1] ; Clock      ; 3.887 ; 3.887 ; Rise       ; Clock           ;
;  port_out_01[2] ; Clock      ; 3.761 ; 3.761 ; Rise       ; Clock           ;
;  port_out_01[3] ; Clock      ; 3.740 ; 3.740 ; Rise       ; Clock           ;
;  port_out_01[4] ; Clock      ; 3.734 ; 3.734 ; Rise       ; Clock           ;
;  port_out_01[5] ; Clock      ; 3.766 ; 3.766 ; Rise       ; Clock           ;
;  port_out_01[6] ; Clock      ; 3.780 ; 3.780 ; Rise       ; Clock           ;
;  port_out_01[7] ; Clock      ; 3.746 ; 3.746 ; Rise       ; Clock           ;
; port_out_02[*]  ; Clock      ; 3.900 ; 3.900 ; Rise       ; Clock           ;
;  port_out_02[0] ; Clock      ; 4.147 ; 4.147 ; Rise       ; Clock           ;
;  port_out_02[1] ; Clock      ; 3.900 ; 3.900 ; Rise       ; Clock           ;
;  port_out_02[2] ; Clock      ; 4.018 ; 4.018 ; Rise       ; Clock           ;
;  port_out_02[3] ; Clock      ; 4.206 ; 4.206 ; Rise       ; Clock           ;
;  port_out_02[4] ; Clock      ; 4.285 ; 4.285 ; Rise       ; Clock           ;
;  port_out_02[5] ; Clock      ; 4.046 ; 4.046 ; Rise       ; Clock           ;
;  port_out_02[6] ; Clock      ; 4.146 ; 4.146 ; Rise       ; Clock           ;
;  port_out_02[7] ; Clock      ; 4.151 ; 4.151 ; Rise       ; Clock           ;
; port_out_03[*]  ; Clock      ; 3.787 ; 3.787 ; Rise       ; Clock           ;
;  port_out_03[0] ; Clock      ; 4.054 ; 4.054 ; Rise       ; Clock           ;
;  port_out_03[1] ; Clock      ; 4.126 ; 4.126 ; Rise       ; Clock           ;
;  port_out_03[2] ; Clock      ; 3.815 ; 3.815 ; Rise       ; Clock           ;
;  port_out_03[3] ; Clock      ; 3.929 ; 3.929 ; Rise       ; Clock           ;
;  port_out_03[4] ; Clock      ; 3.795 ; 3.795 ; Rise       ; Clock           ;
;  port_out_03[5] ; Clock      ; 4.126 ; 4.126 ; Rise       ; Clock           ;
;  port_out_03[6] ; Clock      ; 3.915 ; 3.915 ; Rise       ; Clock           ;
;  port_out_03[7] ; Clock      ; 3.787 ; 3.787 ; Rise       ; Clock           ;
; port_out_04[*]  ; Clock      ; 3.499 ; 3.499 ; Rise       ; Clock           ;
;  port_out_04[0] ; Clock      ; 3.987 ; 3.987 ; Rise       ; Clock           ;
;  port_out_04[1] ; Clock      ; 3.538 ; 3.538 ; Rise       ; Clock           ;
;  port_out_04[2] ; Clock      ; 3.734 ; 3.734 ; Rise       ; Clock           ;
;  port_out_04[3] ; Clock      ; 3.526 ; 3.526 ; Rise       ; Clock           ;
;  port_out_04[4] ; Clock      ; 3.499 ; 3.499 ; Rise       ; Clock           ;
;  port_out_04[5] ; Clock      ; 3.563 ; 3.563 ; Rise       ; Clock           ;
;  port_out_04[6] ; Clock      ; 3.540 ; 3.540 ; Rise       ; Clock           ;
;  port_out_04[7] ; Clock      ; 3.598 ; 3.598 ; Rise       ; Clock           ;
; port_out_05[*]  ; Clock      ; 3.631 ; 3.631 ; Rise       ; Clock           ;
;  port_out_05[0] ; Clock      ; 3.639 ; 3.639 ; Rise       ; Clock           ;
;  port_out_05[1] ; Clock      ; 3.631 ; 3.631 ; Rise       ; Clock           ;
;  port_out_05[2] ; Clock      ; 3.687 ; 3.687 ; Rise       ; Clock           ;
;  port_out_05[3] ; Clock      ; 4.163 ; 4.163 ; Rise       ; Clock           ;
;  port_out_05[4] ; Clock      ; 4.082 ; 4.082 ; Rise       ; Clock           ;
;  port_out_05[5] ; Clock      ; 4.063 ; 4.063 ; Rise       ; Clock           ;
;  port_out_05[6] ; Clock      ; 3.790 ; 3.790 ; Rise       ; Clock           ;
;  port_out_05[7] ; Clock      ; 3.930 ; 3.930 ; Rise       ; Clock           ;
; port_out_06[*]  ; Clock      ; 3.431 ; 3.431 ; Rise       ; Clock           ;
;  port_out_06[0] ; Clock      ; 3.431 ; 3.431 ; Rise       ; Clock           ;
;  port_out_06[1] ; Clock      ; 4.005 ; 4.005 ; Rise       ; Clock           ;
;  port_out_06[2] ; Clock      ; 4.129 ; 4.129 ; Rise       ; Clock           ;
;  port_out_06[3] ; Clock      ; 3.707 ; 3.707 ; Rise       ; Clock           ;
;  port_out_06[4] ; Clock      ; 4.118 ; 4.118 ; Rise       ; Clock           ;
;  port_out_06[5] ; Clock      ; 4.444 ; 4.444 ; Rise       ; Clock           ;
;  port_out_06[6] ; Clock      ; 3.551 ; 3.551 ; Rise       ; Clock           ;
;  port_out_06[7] ; Clock      ; 3.586 ; 3.586 ; Rise       ; Clock           ;
; port_out_07[*]  ; Clock      ; 3.428 ; 3.428 ; Rise       ; Clock           ;
;  port_out_07[0] ; Clock      ; 3.428 ; 3.428 ; Rise       ; Clock           ;
;  port_out_07[1] ; Clock      ; 3.826 ; 3.826 ; Rise       ; Clock           ;
;  port_out_07[2] ; Clock      ; 3.428 ; 3.428 ; Rise       ; Clock           ;
;  port_out_07[3] ; Clock      ; 3.428 ; 3.428 ; Rise       ; Clock           ;
;  port_out_07[4] ; Clock      ; 3.805 ; 3.805 ; Rise       ; Clock           ;
;  port_out_07[5] ; Clock      ; 3.555 ; 3.555 ; Rise       ; Clock           ;
;  port_out_07[6] ; Clock      ; 3.696 ; 3.696 ; Rise       ; Clock           ;
;  port_out_07[7] ; Clock      ; 3.786 ; 3.786 ; Rise       ; Clock           ;
; port_out_08[*]  ; Clock      ; 3.407 ; 3.407 ; Rise       ; Clock           ;
;  port_out_08[0] ; Clock      ; 3.564 ; 3.564 ; Rise       ; Clock           ;
;  port_out_08[1] ; Clock      ; 3.810 ; 3.810 ; Rise       ; Clock           ;
;  port_out_08[2] ; Clock      ; 3.407 ; 3.407 ; Rise       ; Clock           ;
;  port_out_08[3] ; Clock      ; 3.427 ; 3.427 ; Rise       ; Clock           ;
;  port_out_08[4] ; Clock      ; 3.552 ; 3.552 ; Rise       ; Clock           ;
;  port_out_08[5] ; Clock      ; 3.427 ; 3.427 ; Rise       ; Clock           ;
;  port_out_08[6] ; Clock      ; 3.591 ; 3.591 ; Rise       ; Clock           ;
;  port_out_08[7] ; Clock      ; 3.590 ; 3.590 ; Rise       ; Clock           ;
; port_out_09[*]  ; Clock      ; 3.550 ; 3.550 ; Rise       ; Clock           ;
;  port_out_09[0] ; Clock      ; 3.587 ; 3.587 ; Rise       ; Clock           ;
;  port_out_09[1] ; Clock      ; 3.794 ; 3.794 ; Rise       ; Clock           ;
;  port_out_09[2] ; Clock      ; 3.565 ; 3.565 ; Rise       ; Clock           ;
;  port_out_09[3] ; Clock      ; 3.592 ; 3.592 ; Rise       ; Clock           ;
;  port_out_09[4] ; Clock      ; 3.782 ; 3.782 ; Rise       ; Clock           ;
;  port_out_09[5] ; Clock      ; 3.795 ; 3.795 ; Rise       ; Clock           ;
;  port_out_09[6] ; Clock      ; 3.550 ; 3.550 ; Rise       ; Clock           ;
;  port_out_09[7] ; Clock      ; 3.791 ; 3.791 ; Rise       ; Clock           ;
; port_out_10[*]  ; Clock      ; 3.755 ; 3.755 ; Rise       ; Clock           ;
;  port_out_10[0] ; Clock      ; 3.760 ; 3.760 ; Rise       ; Clock           ;
;  port_out_10[1] ; Clock      ; 3.865 ; 3.865 ; Rise       ; Clock           ;
;  port_out_10[2] ; Clock      ; 3.755 ; 3.755 ; Rise       ; Clock           ;
;  port_out_10[3] ; Clock      ; 3.914 ; 3.914 ; Rise       ; Clock           ;
;  port_out_10[4] ; Clock      ; 3.926 ; 3.926 ; Rise       ; Clock           ;
;  port_out_10[5] ; Clock      ; 4.151 ; 4.151 ; Rise       ; Clock           ;
;  port_out_10[6] ; Clock      ; 3.899 ; 3.899 ; Rise       ; Clock           ;
;  port_out_10[7] ; Clock      ; 3.770 ; 3.770 ; Rise       ; Clock           ;
; port_out_11[*]  ; Clock      ; 3.897 ; 3.897 ; Rise       ; Clock           ;
;  port_out_11[0] ; Clock      ; 4.230 ; 4.230 ; Rise       ; Clock           ;
;  port_out_11[1] ; Clock      ; 3.910 ; 3.910 ; Rise       ; Clock           ;
;  port_out_11[2] ; Clock      ; 4.140 ; 4.140 ; Rise       ; Clock           ;
;  port_out_11[3] ; Clock      ; 4.031 ; 4.031 ; Rise       ; Clock           ;
;  port_out_11[4] ; Clock      ; 4.107 ; 4.107 ; Rise       ; Clock           ;
;  port_out_11[5] ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  port_out_11[6] ; Clock      ; 3.897 ; 3.897 ; Rise       ; Clock           ;
;  port_out_11[7] ; Clock      ; 3.999 ; 3.999 ; Rise       ; Clock           ;
; port_out_12[*]  ; Clock      ; 3.666 ; 3.666 ; Rise       ; Clock           ;
;  port_out_12[0] ; Clock      ; 3.780 ; 3.780 ; Rise       ; Clock           ;
;  port_out_12[1] ; Clock      ; 4.178 ; 4.178 ; Rise       ; Clock           ;
;  port_out_12[2] ; Clock      ; 4.124 ; 4.124 ; Rise       ; Clock           ;
;  port_out_12[3] ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  port_out_12[4] ; Clock      ; 3.666 ; 3.666 ; Rise       ; Clock           ;
;  port_out_12[5] ; Clock      ; 4.023 ; 4.023 ; Rise       ; Clock           ;
;  port_out_12[6] ; Clock      ; 3.786 ; 3.786 ; Rise       ; Clock           ;
;  port_out_12[7] ; Clock      ; 4.054 ; 4.054 ; Rise       ; Clock           ;
; port_out_13[*]  ; Clock      ; 4.117 ; 4.117 ; Rise       ; Clock           ;
;  port_out_13[0] ; Clock      ; 4.208 ; 4.208 ; Rise       ; Clock           ;
;  port_out_13[1] ; Clock      ; 4.152 ; 4.152 ; Rise       ; Clock           ;
;  port_out_13[2] ; Clock      ; 4.244 ; 4.244 ; Rise       ; Clock           ;
;  port_out_13[3] ; Clock      ; 4.120 ; 4.120 ; Rise       ; Clock           ;
;  port_out_13[4] ; Clock      ; 4.257 ; 4.257 ; Rise       ; Clock           ;
;  port_out_13[5] ; Clock      ; 4.215 ; 4.215 ; Rise       ; Clock           ;
;  port_out_13[6] ; Clock      ; 4.228 ; 4.228 ; Rise       ; Clock           ;
;  port_out_13[7] ; Clock      ; 4.117 ; 4.117 ; Rise       ; Clock           ;
; port_out_14[*]  ; Clock      ; 3.877 ; 3.877 ; Rise       ; Clock           ;
;  port_out_14[0] ; Clock      ; 4.121 ; 4.121 ; Rise       ; Clock           ;
;  port_out_14[1] ; Clock      ; 3.932 ; 3.932 ; Rise       ; Clock           ;
;  port_out_14[2] ; Clock      ; 4.007 ; 4.007 ; Rise       ; Clock           ;
;  port_out_14[3] ; Clock      ; 4.164 ; 4.164 ; Rise       ; Clock           ;
;  port_out_14[4] ; Clock      ; 3.996 ; 3.996 ; Rise       ; Clock           ;
;  port_out_14[5] ; Clock      ; 3.877 ; 3.877 ; Rise       ; Clock           ;
;  port_out_14[6] ; Clock      ; 4.128 ; 4.128 ; Rise       ; Clock           ;
;  port_out_14[7] ; Clock      ; 4.016 ; 4.016 ; Rise       ; Clock           ;
; port_out_15[*]  ; Clock      ; 3.783 ; 3.783 ; Rise       ; Clock           ;
;  port_out_15[0] ; Clock      ; 3.919 ; 3.919 ; Rise       ; Clock           ;
;  port_out_15[1] ; Clock      ; 3.821 ; 3.821 ; Rise       ; Clock           ;
;  port_out_15[2] ; Clock      ; 4.126 ; 4.126 ; Rise       ; Clock           ;
;  port_out_15[3] ; Clock      ; 3.783 ; 3.783 ; Rise       ; Clock           ;
;  port_out_15[4] ; Clock      ; 4.278 ; 4.278 ; Rise       ; Clock           ;
;  port_out_15[5] ; Clock      ; 3.897 ; 3.897 ; Rise       ; Clock           ;
;  port_out_15[6] ; Clock      ; 4.058 ; 4.058 ; Rise       ; Clock           ;
;  port_out_15[7] ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                               ;
+--------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                                 ; -8.234    ; -3.924  ; N/A      ; N/A     ; -2.064              ;
;  CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; -3.438    ; -3.924  ; N/A      ; N/A     ; 0.500               ;
;  Clock                                           ; -8.234    ; -1.896  ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS                                  ; -1288.335 ; -35.697 ; 0.0      ; 0.0     ; -426.247            ;
;  CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; -20.252   ; -17.585 ; N/A      ; N/A     ; 0.000               ;
;  Clock                                           ; -1268.083 ; -18.112 ; N/A      ; N/A     ; -426.247            ;
+--------------------------------------------------+-----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; port_in_00[*]  ; Clock      ; 10.748 ; 10.748 ; Rise       ; Clock           ;
;  port_in_00[0] ; Clock      ; 9.040  ; 9.040  ; Rise       ; Clock           ;
;  port_in_00[1] ; Clock      ; 10.748 ; 10.748 ; Rise       ; Clock           ;
;  port_in_00[2] ; Clock      ; 10.172 ; 10.172 ; Rise       ; Clock           ;
;  port_in_00[3] ; Clock      ; 10.370 ; 10.370 ; Rise       ; Clock           ;
;  port_in_00[4] ; Clock      ; 10.114 ; 10.114 ; Rise       ; Clock           ;
;  port_in_00[5] ; Clock      ; 10.282 ; 10.282 ; Rise       ; Clock           ;
;  port_in_00[6] ; Clock      ; 9.213  ; 9.213  ; Rise       ; Clock           ;
;  port_in_00[7] ; Clock      ; 10.681 ; 10.681 ; Rise       ; Clock           ;
; port_in_01[*]  ; Clock      ; 10.401 ; 10.401 ; Rise       ; Clock           ;
;  port_in_01[0] ; Clock      ; 8.666  ; 8.666  ; Rise       ; Clock           ;
;  port_in_01[1] ; Clock      ; 10.401 ; 10.401 ; Rise       ; Clock           ;
;  port_in_01[2] ; Clock      ; 10.151 ; 10.151 ; Rise       ; Clock           ;
;  port_in_01[3] ; Clock      ; 9.535  ; 9.535  ; Rise       ; Clock           ;
;  port_in_01[4] ; Clock      ; 9.398  ; 9.398  ; Rise       ; Clock           ;
;  port_in_01[5] ; Clock      ; 10.260 ; 10.260 ; Rise       ; Clock           ;
;  port_in_01[6] ; Clock      ; 9.821  ; 9.821  ; Rise       ; Clock           ;
;  port_in_01[7] ; Clock      ; 5.132  ; 5.132  ; Rise       ; Clock           ;
; port_in_02[*]  ; Clock      ; 10.648 ; 10.648 ; Rise       ; Clock           ;
;  port_in_02[0] ; Clock      ; 9.429  ; 9.429  ; Rise       ; Clock           ;
;  port_in_02[1] ; Clock      ; 10.136 ; 10.136 ; Rise       ; Clock           ;
;  port_in_02[2] ; Clock      ; 9.684  ; 9.684  ; Rise       ; Clock           ;
;  port_in_02[3] ; Clock      ; 10.029 ; 10.029 ; Rise       ; Clock           ;
;  port_in_02[4] ; Clock      ; 9.810  ; 9.810  ; Rise       ; Clock           ;
;  port_in_02[5] ; Clock      ; 10.333 ; 10.333 ; Rise       ; Clock           ;
;  port_in_02[6] ; Clock      ; 9.053  ; 9.053  ; Rise       ; Clock           ;
;  port_in_02[7] ; Clock      ; 10.648 ; 10.648 ; Rise       ; Clock           ;
; port_in_03[*]  ; Clock      ; 10.117 ; 10.117 ; Rise       ; Clock           ;
;  port_in_03[0] ; Clock      ; 8.596  ; 8.596  ; Rise       ; Clock           ;
;  port_in_03[1] ; Clock      ; 9.414  ; 9.414  ; Rise       ; Clock           ;
;  port_in_03[2] ; Clock      ; 9.488  ; 9.488  ; Rise       ; Clock           ;
;  port_in_03[3] ; Clock      ; 9.826  ; 9.826  ; Rise       ; Clock           ;
;  port_in_03[4] ; Clock      ; 9.298  ; 9.298  ; Rise       ; Clock           ;
;  port_in_03[5] ; Clock      ; 10.117 ; 10.117 ; Rise       ; Clock           ;
;  port_in_03[6] ; Clock      ; 9.263  ; 9.263  ; Rise       ; Clock           ;
;  port_in_03[7] ; Clock      ; 5.244  ; 5.244  ; Rise       ; Clock           ;
; port_in_04[*]  ; Clock      ; 10.418 ; 10.418 ; Rise       ; Clock           ;
;  port_in_04[0] ; Clock      ; 8.689  ; 8.689  ; Rise       ; Clock           ;
;  port_in_04[1] ; Clock      ; 9.539  ; 9.539  ; Rise       ; Clock           ;
;  port_in_04[2] ; Clock      ; 9.994  ; 9.994  ; Rise       ; Clock           ;
;  port_in_04[3] ; Clock      ; 10.191 ; 10.191 ; Rise       ; Clock           ;
;  port_in_04[4] ; Clock      ; 8.641  ; 8.641  ; Rise       ; Clock           ;
;  port_in_04[5] ; Clock      ; 10.204 ; 10.204 ; Rise       ; Clock           ;
;  port_in_04[6] ; Clock      ; 8.991  ; 8.991  ; Rise       ; Clock           ;
;  port_in_04[7] ; Clock      ; 10.418 ; 10.418 ; Rise       ; Clock           ;
; port_in_05[*]  ; Clock      ; 10.443 ; 10.443 ; Rise       ; Clock           ;
;  port_in_05[0] ; Clock      ; 8.745  ; 8.745  ; Rise       ; Clock           ;
;  port_in_05[1] ; Clock      ; 9.622  ; 9.622  ; Rise       ; Clock           ;
;  port_in_05[2] ; Clock      ; 9.477  ; 9.477  ; Rise       ; Clock           ;
;  port_in_05[3] ; Clock      ; 9.681  ; 9.681  ; Rise       ; Clock           ;
;  port_in_05[4] ; Clock      ; 9.238  ; 9.238  ; Rise       ; Clock           ;
;  port_in_05[5] ; Clock      ; 10.443 ; 10.443 ; Rise       ; Clock           ;
;  port_in_05[6] ; Clock      ; 10.369 ; 10.369 ; Rise       ; Clock           ;
;  port_in_05[7] ; Clock      ; 9.571  ; 9.571  ; Rise       ; Clock           ;
; port_in_06[*]  ; Clock      ; 10.232 ; 10.232 ; Rise       ; Clock           ;
;  port_in_06[0] ; Clock      ; 9.042  ; 9.042  ; Rise       ; Clock           ;
;  port_in_06[1] ; Clock      ; 8.981  ; 8.981  ; Rise       ; Clock           ;
;  port_in_06[2] ; Clock      ; 9.090  ; 9.090  ; Rise       ; Clock           ;
;  port_in_06[3] ; Clock      ; 10.232 ; 10.232 ; Rise       ; Clock           ;
;  port_in_06[4] ; Clock      ; 9.515  ; 9.515  ; Rise       ; Clock           ;
;  port_in_06[5] ; Clock      ; 9.278  ; 9.278  ; Rise       ; Clock           ;
;  port_in_06[6] ; Clock      ; 9.360  ; 9.360  ; Rise       ; Clock           ;
;  port_in_06[7] ; Clock      ; 10.199 ; 10.199 ; Rise       ; Clock           ;
; port_in_07[*]  ; Clock      ; 9.721  ; 9.721  ; Rise       ; Clock           ;
;  port_in_07[0] ; Clock      ; 9.088  ; 9.088  ; Rise       ; Clock           ;
;  port_in_07[1] ; Clock      ; 9.051  ; 9.051  ; Rise       ; Clock           ;
;  port_in_07[2] ; Clock      ; 8.944  ; 8.944  ; Rise       ; Clock           ;
;  port_in_07[3] ; Clock      ; 9.613  ; 9.613  ; Rise       ; Clock           ;
;  port_in_07[4] ; Clock      ; 9.721  ; 9.721  ; Rise       ; Clock           ;
;  port_in_07[5] ; Clock      ; 9.065  ; 9.065  ; Rise       ; Clock           ;
;  port_in_07[6] ; Clock      ; 9.128  ; 9.128  ; Rise       ; Clock           ;
;  port_in_07[7] ; Clock      ; 4.614  ; 4.614  ; Rise       ; Clock           ;
; port_in_08[*]  ; Clock      ; 10.759 ; 10.759 ; Rise       ; Clock           ;
;  port_in_08[0] ; Clock      ; 9.022  ; 9.022  ; Rise       ; Clock           ;
;  port_in_08[1] ; Clock      ; 10.340 ; 10.340 ; Rise       ; Clock           ;
;  port_in_08[2] ; Clock      ; 10.030 ; 10.030 ; Rise       ; Clock           ;
;  port_in_08[3] ; Clock      ; 9.868  ; 9.868  ; Rise       ; Clock           ;
;  port_in_08[4] ; Clock      ; 10.082 ; 10.082 ; Rise       ; Clock           ;
;  port_in_08[5] ; Clock      ; 10.759 ; 10.759 ; Rise       ; Clock           ;
;  port_in_08[6] ; Clock      ; 8.510  ; 8.510  ; Rise       ; Clock           ;
;  port_in_08[7] ; Clock      ; 9.987  ; 9.987  ; Rise       ; Clock           ;
; port_in_09[*]  ; Clock      ; 10.287 ; 10.287 ; Rise       ; Clock           ;
;  port_in_09[0] ; Clock      ; 8.673  ; 8.673  ; Rise       ; Clock           ;
;  port_in_09[1] ; Clock      ; 9.061  ; 9.061  ; Rise       ; Clock           ;
;  port_in_09[2] ; Clock      ; 4.912  ; 4.912  ; Rise       ; Clock           ;
;  port_in_09[3] ; Clock      ; 9.965  ; 9.965  ; Rise       ; Clock           ;
;  port_in_09[4] ; Clock      ; 9.361  ; 9.361  ; Rise       ; Clock           ;
;  port_in_09[5] ; Clock      ; 10.287 ; 10.287 ; Rise       ; Clock           ;
;  port_in_09[6] ; Clock      ; 9.662  ; 9.662  ; Rise       ; Clock           ;
;  port_in_09[7] ; Clock      ; 9.467  ; 9.467  ; Rise       ; Clock           ;
; port_in_10[*]  ; Clock      ; 10.581 ; 10.581 ; Rise       ; Clock           ;
;  port_in_10[0] ; Clock      ; 8.353  ; 8.353  ; Rise       ; Clock           ;
;  port_in_10[1] ; Clock      ; 10.205 ; 10.205 ; Rise       ; Clock           ;
;  port_in_10[2] ; Clock      ; 9.162  ; 9.162  ; Rise       ; Clock           ;
;  port_in_10[3] ; Clock      ; 9.422  ; 9.422  ; Rise       ; Clock           ;
;  port_in_10[4] ; Clock      ; 8.972  ; 8.972  ; Rise       ; Clock           ;
;  port_in_10[5] ; Clock      ; 10.581 ; 10.581 ; Rise       ; Clock           ;
;  port_in_10[6] ; Clock      ; 9.429  ; 9.429  ; Rise       ; Clock           ;
;  port_in_10[7] ; Clock      ; 8.881  ; 8.881  ; Rise       ; Clock           ;
; port_in_11[*]  ; Clock      ; 10.382 ; 10.382 ; Rise       ; Clock           ;
;  port_in_11[0] ; Clock      ; 8.695  ; 8.695  ; Rise       ; Clock           ;
;  port_in_11[1] ; Clock      ; 10.085 ; 10.085 ; Rise       ; Clock           ;
;  port_in_11[2] ; Clock      ; 9.271  ; 9.271  ; Rise       ; Clock           ;
;  port_in_11[3] ; Clock      ; 9.023  ; 9.023  ; Rise       ; Clock           ;
;  port_in_11[4] ; Clock      ; 8.057  ; 8.057  ; Rise       ; Clock           ;
;  port_in_11[5] ; Clock      ; 10.382 ; 10.382 ; Rise       ; Clock           ;
;  port_in_11[6] ; Clock      ; 9.945  ; 9.945  ; Rise       ; Clock           ;
;  port_in_11[7] ; Clock      ; 8.807  ; 8.807  ; Rise       ; Clock           ;
; port_in_12[*]  ; Clock      ; 10.821 ; 10.821 ; Rise       ; Clock           ;
;  port_in_12[0] ; Clock      ; 9.018  ; 9.018  ; Rise       ; Clock           ;
;  port_in_12[1] ; Clock      ; 9.957  ; 9.957  ; Rise       ; Clock           ;
;  port_in_12[2] ; Clock      ; 9.462  ; 9.462  ; Rise       ; Clock           ;
;  port_in_12[3] ; Clock      ; 10.285 ; 10.285 ; Rise       ; Clock           ;
;  port_in_12[4] ; Clock      ; 9.018  ; 9.018  ; Rise       ; Clock           ;
;  port_in_12[5] ; Clock      ; 10.821 ; 10.821 ; Rise       ; Clock           ;
;  port_in_12[6] ; Clock      ; 9.597  ; 9.597  ; Rise       ; Clock           ;
;  port_in_12[7] ; Clock      ; 10.238 ; 10.238 ; Rise       ; Clock           ;
; port_in_13[*]  ; Clock      ; 10.416 ; 10.416 ; Rise       ; Clock           ;
;  port_in_13[0] ; Clock      ; 8.525  ; 8.525  ; Rise       ; Clock           ;
;  port_in_13[1] ; Clock      ; 9.732  ; 9.732  ; Rise       ; Clock           ;
;  port_in_13[2] ; Clock      ; 9.526  ; 9.526  ; Rise       ; Clock           ;
;  port_in_13[3] ; Clock      ; 10.416 ; 10.416 ; Rise       ; Clock           ;
;  port_in_13[4] ; Clock      ; 8.688  ; 8.688  ; Rise       ; Clock           ;
;  port_in_13[5] ; Clock      ; 9.981  ; 9.981  ; Rise       ; Clock           ;
;  port_in_13[6] ; Clock      ; 9.497  ; 9.497  ; Rise       ; Clock           ;
;  port_in_13[7] ; Clock      ; 9.901  ; 9.901  ; Rise       ; Clock           ;
; port_in_14[*]  ; Clock      ; 10.601 ; 10.601 ; Rise       ; Clock           ;
;  port_in_14[0] ; Clock      ; 8.950  ; 8.950  ; Rise       ; Clock           ;
;  port_in_14[1] ; Clock      ; 9.782  ; 9.782  ; Rise       ; Clock           ;
;  port_in_14[2] ; Clock      ; 3.914  ; 3.914  ; Rise       ; Clock           ;
;  port_in_14[3] ; Clock      ; 9.119  ; 9.119  ; Rise       ; Clock           ;
;  port_in_14[4] ; Clock      ; 8.798  ; 8.798  ; Rise       ; Clock           ;
;  port_in_14[5] ; Clock      ; 10.601 ; 10.601 ; Rise       ; Clock           ;
;  port_in_14[6] ; Clock      ; 9.219  ; 9.219  ; Rise       ; Clock           ;
;  port_in_14[7] ; Clock      ; 4.357  ; 4.357  ; Rise       ; Clock           ;
; port_in_15[*]  ; Clock      ; 9.982  ; 9.982  ; Rise       ; Clock           ;
;  port_in_15[0] ; Clock      ; 8.733  ; 8.733  ; Rise       ; Clock           ;
;  port_in_15[1] ; Clock      ; 9.188  ; 9.188  ; Rise       ; Clock           ;
;  port_in_15[2] ; Clock      ; 8.571  ; 8.571  ; Rise       ; Clock           ;
;  port_in_15[3] ; Clock      ; 9.149  ; 9.149  ; Rise       ; Clock           ;
;  port_in_15[4] ; Clock      ; 8.993  ; 8.993  ; Rise       ; Clock           ;
;  port_in_15[5] ; Clock      ; 9.982  ; 9.982  ; Rise       ; Clock           ;
;  port_in_15[6] ; Clock      ; 9.074  ; 9.074  ; Rise       ; Clock           ;
;  port_in_15[7] ; Clock      ; 9.678  ; 9.678  ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; port_in_00[*]  ; Clock      ; -3.107 ; -3.107 ; Rise       ; Clock           ;
;  port_in_00[0] ; Clock      ; -3.178 ; -3.178 ; Rise       ; Clock           ;
;  port_in_00[1] ; Clock      ; -3.672 ; -3.672 ; Rise       ; Clock           ;
;  port_in_00[2] ; Clock      ; -3.424 ; -3.424 ; Rise       ; Clock           ;
;  port_in_00[3] ; Clock      ; -3.568 ; -3.568 ; Rise       ; Clock           ;
;  port_in_00[4] ; Clock      ; -3.516 ; -3.516 ; Rise       ; Clock           ;
;  port_in_00[5] ; Clock      ; -3.582 ; -3.582 ; Rise       ; Clock           ;
;  port_in_00[6] ; Clock      ; -3.107 ; -3.107 ; Rise       ; Clock           ;
;  port_in_00[7] ; Clock      ; -3.490 ; -3.490 ; Rise       ; Clock           ;
; port_in_01[*]  ; Clock      ; -0.695 ; -0.695 ; Rise       ; Clock           ;
;  port_in_01[0] ; Clock      ; -3.048 ; -3.048 ; Rise       ; Clock           ;
;  port_in_01[1] ; Clock      ; -3.562 ; -3.562 ; Rise       ; Clock           ;
;  port_in_01[2] ; Clock      ; -3.471 ; -3.471 ; Rise       ; Clock           ;
;  port_in_01[3] ; Clock      ; -3.262 ; -3.262 ; Rise       ; Clock           ;
;  port_in_01[4] ; Clock      ; -3.291 ; -3.291 ; Rise       ; Clock           ;
;  port_in_01[5] ; Clock      ; -3.554 ; -3.554 ; Rise       ; Clock           ;
;  port_in_01[6] ; Clock      ; -3.339 ; -3.339 ; Rise       ; Clock           ;
;  port_in_01[7] ; Clock      ; -0.695 ; -0.695 ; Rise       ; Clock           ;
; port_in_02[*]  ; Clock      ; -3.108 ; -3.108 ; Rise       ; Clock           ;
;  port_in_02[0] ; Clock      ; -3.377 ; -3.377 ; Rise       ; Clock           ;
;  port_in_02[1] ; Clock      ; -3.470 ; -3.470 ; Rise       ; Clock           ;
;  port_in_02[2] ; Clock      ; -3.380 ; -3.380 ; Rise       ; Clock           ;
;  port_in_02[3] ; Clock      ; -3.430 ; -3.430 ; Rise       ; Clock           ;
;  port_in_02[4] ; Clock      ; -3.390 ; -3.390 ; Rise       ; Clock           ;
;  port_in_02[5] ; Clock      ; -3.634 ; -3.634 ; Rise       ; Clock           ;
;  port_in_02[6] ; Clock      ; -3.108 ; -3.108 ; Rise       ; Clock           ;
;  port_in_02[7] ; Clock      ; -3.442 ; -3.442 ; Rise       ; Clock           ;
; port_in_03[*]  ; Clock      ; -0.786 ; -0.786 ; Rise       ; Clock           ;
;  port_in_03[0] ; Clock      ; -2.918 ; -2.918 ; Rise       ; Clock           ;
;  port_in_03[1] ; Clock      ; -3.217 ; -3.217 ; Rise       ; Clock           ;
;  port_in_03[2] ; Clock      ; -3.265 ; -3.265 ; Rise       ; Clock           ;
;  port_in_03[3] ; Clock      ; -3.391 ; -3.391 ; Rise       ; Clock           ;
;  port_in_03[4] ; Clock      ; -3.221 ; -3.221 ; Rise       ; Clock           ;
;  port_in_03[5] ; Clock      ; -3.552 ; -3.552 ; Rise       ; Clock           ;
;  port_in_03[6] ; Clock      ; -3.138 ; -3.138 ; Rise       ; Clock           ;
;  port_in_03[7] ; Clock      ; -0.786 ; -0.786 ; Rise       ; Clock           ;
; port_in_04[*]  ; Clock      ; -2.971 ; -2.971 ; Rise       ; Clock           ;
;  port_in_04[0] ; Clock      ; -3.088 ; -3.088 ; Rise       ; Clock           ;
;  port_in_04[1] ; Clock      ; -3.306 ; -3.306 ; Rise       ; Clock           ;
;  port_in_04[2] ; Clock      ; -3.400 ; -3.400 ; Rise       ; Clock           ;
;  port_in_04[3] ; Clock      ; -3.497 ; -3.497 ; Rise       ; Clock           ;
;  port_in_04[4] ; Clock      ; -2.971 ; -2.971 ; Rise       ; Clock           ;
;  port_in_04[5] ; Clock      ; -3.510 ; -3.510 ; Rise       ; Clock           ;
;  port_in_04[6] ; Clock      ; -3.045 ; -3.045 ; Rise       ; Clock           ;
;  port_in_04[7] ; Clock      ; -3.389 ; -3.389 ; Rise       ; Clock           ;
; port_in_05[*]  ; Clock      ; -3.073 ; -3.073 ; Rise       ; Clock           ;
;  port_in_05[0] ; Clock      ; -3.073 ; -3.073 ; Rise       ; Clock           ;
;  port_in_05[1] ; Clock      ; -3.265 ; -3.265 ; Rise       ; Clock           ;
;  port_in_05[2] ; Clock      ; -3.201 ; -3.201 ; Rise       ; Clock           ;
;  port_in_05[3] ; Clock      ; -3.334 ; -3.334 ; Rise       ; Clock           ;
;  port_in_05[4] ; Clock      ; -3.201 ; -3.201 ; Rise       ; Clock           ;
;  port_in_05[5] ; Clock      ; -3.657 ; -3.657 ; Rise       ; Clock           ;
;  port_in_05[6] ; Clock      ; -3.554 ; -3.554 ; Rise       ; Clock           ;
;  port_in_05[7] ; Clock      ; -3.105 ; -3.105 ; Rise       ; Clock           ;
; port_in_06[*]  ; Clock      ; -3.051 ; -3.051 ; Rise       ; Clock           ;
;  port_in_06[0] ; Clock      ; -3.190 ; -3.190 ; Rise       ; Clock           ;
;  port_in_06[1] ; Clock      ; -3.051 ; -3.051 ; Rise       ; Clock           ;
;  port_in_06[2] ; Clock      ; -3.185 ; -3.185 ; Rise       ; Clock           ;
;  port_in_06[3] ; Clock      ; -3.510 ; -3.510 ; Rise       ; Clock           ;
;  port_in_06[4] ; Clock      ; -3.317 ; -3.317 ; Rise       ; Clock           ;
;  port_in_06[5] ; Clock      ; -3.263 ; -3.263 ; Rise       ; Clock           ;
;  port_in_06[6] ; Clock      ; -3.242 ; -3.242 ; Rise       ; Clock           ;
;  port_in_06[7] ; Clock      ; -3.290 ; -3.290 ; Rise       ; Clock           ;
; port_in_07[*]  ; Clock      ; -0.544 ; -0.544 ; Rise       ; Clock           ;
;  port_in_07[0] ; Clock      ; -3.122 ; -3.122 ; Rise       ; Clock           ;
;  port_in_07[1] ; Clock      ; -3.097 ; -3.097 ; Rise       ; Clock           ;
;  port_in_07[2] ; Clock      ; -3.067 ; -3.067 ; Rise       ; Clock           ;
;  port_in_07[3] ; Clock      ; -3.280 ; -3.280 ; Rise       ; Clock           ;
;  port_in_07[4] ; Clock      ; -3.386 ; -3.386 ; Rise       ; Clock           ;
;  port_in_07[5] ; Clock      ; -3.132 ; -3.132 ; Rise       ; Clock           ;
;  port_in_07[6] ; Clock      ; -3.080 ; -3.080 ; Rise       ; Clock           ;
;  port_in_07[7] ; Clock      ; -0.544 ; -0.544 ; Rise       ; Clock           ;
; port_in_08[*]  ; Clock      ; -2.890 ; -2.890 ; Rise       ; Clock           ;
;  port_in_08[0] ; Clock      ; -3.155 ; -3.155 ; Rise       ; Clock           ;
;  port_in_08[1] ; Clock      ; -3.484 ; -3.484 ; Rise       ; Clock           ;
;  port_in_08[2] ; Clock      ; -3.464 ; -3.464 ; Rise       ; Clock           ;
;  port_in_08[3] ; Clock      ; -3.405 ; -3.405 ; Rise       ; Clock           ;
;  port_in_08[4] ; Clock      ; -3.520 ; -3.520 ; Rise       ; Clock           ;
;  port_in_08[5] ; Clock      ; -3.730 ; -3.730 ; Rise       ; Clock           ;
;  port_in_08[6] ; Clock      ; -2.890 ; -2.890 ; Rise       ; Clock           ;
;  port_in_08[7] ; Clock      ; -3.220 ; -3.220 ; Rise       ; Clock           ;
; port_in_09[*]  ; Clock      ; -0.866 ; -0.866 ; Rise       ; Clock           ;
;  port_in_09[0] ; Clock      ; -3.042 ; -3.042 ; Rise       ; Clock           ;
;  port_in_09[1] ; Clock      ; -3.059 ; -3.059 ; Rise       ; Clock           ;
;  port_in_09[2] ; Clock      ; -0.866 ; -0.866 ; Rise       ; Clock           ;
;  port_in_09[3] ; Clock      ; -3.452 ; -3.452 ; Rise       ; Clock           ;
;  port_in_09[4] ; Clock      ; -3.244 ; -3.244 ; Rise       ; Clock           ;
;  port_in_09[5] ; Clock      ; -3.550 ; -3.550 ; Rise       ; Clock           ;
;  port_in_09[6] ; Clock      ; -3.346 ; -3.346 ; Rise       ; Clock           ;
;  port_in_09[7] ; Clock      ; -3.035 ; -3.035 ; Rise       ; Clock           ;
; port_in_10[*]  ; Clock      ; -2.865 ; -2.865 ; Rise       ; Clock           ;
;  port_in_10[0] ; Clock      ; -2.954 ; -2.954 ; Rise       ; Clock           ;
;  port_in_10[1] ; Clock      ; -3.484 ; -3.484 ; Rise       ; Clock           ;
;  port_in_10[2] ; Clock      ; -3.114 ; -3.114 ; Rise       ; Clock           ;
;  port_in_10[3] ; Clock      ; -3.270 ; -3.270 ; Rise       ; Clock           ;
;  port_in_10[4] ; Clock      ; -3.150 ; -3.150 ; Rise       ; Clock           ;
;  port_in_10[5] ; Clock      ; -3.649 ; -3.649 ; Rise       ; Clock           ;
;  port_in_10[6] ; Clock      ; -3.207 ; -3.207 ; Rise       ; Clock           ;
;  port_in_10[7] ; Clock      ; -2.865 ; -2.865 ; Rise       ; Clock           ;
; port_in_11[*]  ; Clock      ; -2.805 ; -2.805 ; Rise       ; Clock           ;
;  port_in_11[0] ; Clock      ; -3.020 ; -3.020 ; Rise       ; Clock           ;
;  port_in_11[1] ; Clock      ; -3.439 ; -3.439 ; Rise       ; Clock           ;
;  port_in_11[2] ; Clock      ; -3.157 ; -3.157 ; Rise       ; Clock           ;
;  port_in_11[3] ; Clock      ; -3.106 ; -3.106 ; Rise       ; Clock           ;
;  port_in_11[4] ; Clock      ; -2.805 ; -2.805 ; Rise       ; Clock           ;
;  port_in_11[5] ; Clock      ; -3.594 ; -3.594 ; Rise       ; Clock           ;
;  port_in_11[6] ; Clock      ; -3.388 ; -3.388 ; Rise       ; Clock           ;
;  port_in_11[7] ; Clock      ; -2.832 ; -2.832 ; Rise       ; Clock           ;
; port_in_12[*]  ; Clock      ; -3.153 ; -3.153 ; Rise       ; Clock           ;
;  port_in_12[0] ; Clock      ; -3.202 ; -3.202 ; Rise       ; Clock           ;
;  port_in_12[1] ; Clock      ; -3.359 ; -3.359 ; Rise       ; Clock           ;
;  port_in_12[2] ; Clock      ; -3.180 ; -3.180 ; Rise       ; Clock           ;
;  port_in_12[3] ; Clock      ; -3.524 ; -3.524 ; Rise       ; Clock           ;
;  port_in_12[4] ; Clock      ; -3.153 ; -3.153 ; Rise       ; Clock           ;
;  port_in_12[5] ; Clock      ; -3.790 ; -3.790 ; Rise       ; Clock           ;
;  port_in_12[6] ; Clock      ; -3.290 ; -3.290 ; Rise       ; Clock           ;
;  port_in_12[7] ; Clock      ; -3.344 ; -3.344 ; Rise       ; Clock           ;
; port_in_13[*]  ; Clock      ; -3.022 ; -3.022 ; Rise       ; Clock           ;
;  port_in_13[0] ; Clock      ; -3.022 ; -3.022 ; Rise       ; Clock           ;
;  port_in_13[1] ; Clock      ; -3.365 ; -3.365 ; Rise       ; Clock           ;
;  port_in_13[2] ; Clock      ; -3.266 ; -3.266 ; Rise       ; Clock           ;
;  port_in_13[3] ; Clock      ; -3.568 ; -3.568 ; Rise       ; Clock           ;
;  port_in_13[4] ; Clock      ; -3.063 ; -3.063 ; Rise       ; Clock           ;
;  port_in_13[5] ; Clock      ; -3.473 ; -3.473 ; Rise       ; Clock           ;
;  port_in_13[6] ; Clock      ; -3.220 ; -3.220 ; Rise       ; Clock           ;
;  port_in_13[7] ; Clock      ; -3.176 ; -3.176 ; Rise       ; Clock           ;
; port_in_14[*]  ; Clock      ; -0.458 ; -0.458 ; Rise       ; Clock           ;
;  port_in_14[0] ; Clock      ; -3.216 ; -3.216 ; Rise       ; Clock           ;
;  port_in_14[1] ; Clock      ; -3.307 ; -3.307 ; Rise       ; Clock           ;
;  port_in_14[2] ; Clock      ; -0.536 ; -0.536 ; Rise       ; Clock           ;
;  port_in_14[3] ; Clock      ; -3.120 ; -3.120 ; Rise       ; Clock           ;
;  port_in_14[4] ; Clock      ; -3.065 ; -3.065 ; Rise       ; Clock           ;
;  port_in_14[5] ; Clock      ; -3.665 ; -3.665 ; Rise       ; Clock           ;
;  port_in_14[6] ; Clock      ; -3.143 ; -3.143 ; Rise       ; Clock           ;
;  port_in_14[7] ; Clock      ; -0.458 ; -0.458 ; Rise       ; Clock           ;
; port_in_15[*]  ; Clock      ; -2.936 ; -2.936 ; Rise       ; Clock           ;
;  port_in_15[0] ; Clock      ; -3.134 ; -3.134 ; Rise       ; Clock           ;
;  port_in_15[1] ; Clock      ; -3.149 ; -3.149 ; Rise       ; Clock           ;
;  port_in_15[2] ; Clock      ; -2.936 ; -2.936 ; Rise       ; Clock           ;
;  port_in_15[3] ; Clock      ; -3.102 ; -3.102 ; Rise       ; Clock           ;
;  port_in_15[4] ; Clock      ; -3.181 ; -3.181 ; Rise       ; Clock           ;
;  port_in_15[5] ; Clock      ; -3.448 ; -3.448 ; Rise       ; Clock           ;
;  port_in_15[6] ; Clock      ; -3.089 ; -3.089 ; Rise       ; Clock           ;
;  port_in_15[7] ; Clock      ; -3.180 ; -3.180 ; Rise       ; Clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; port_out_00[*]  ; Clock      ; 8.324 ; 8.324 ; Rise       ; Clock           ;
;  port_out_00[0] ; Clock      ; 8.324 ; 8.324 ; Rise       ; Clock           ;
;  port_out_00[1] ; Clock      ; 7.941 ; 7.941 ; Rise       ; Clock           ;
;  port_out_00[2] ; Clock      ; 7.924 ; 7.924 ; Rise       ; Clock           ;
;  port_out_00[3] ; Clock      ; 7.489 ; 7.489 ; Rise       ; Clock           ;
;  port_out_00[4] ; Clock      ; 7.474 ; 7.474 ; Rise       ; Clock           ;
;  port_out_00[5] ; Clock      ; 8.295 ; 8.295 ; Rise       ; Clock           ;
;  port_out_00[6] ; Clock      ; 8.017 ; 8.017 ; Rise       ; Clock           ;
;  port_out_00[7] ; Clock      ; 7.908 ; 7.908 ; Rise       ; Clock           ;
; port_out_01[*]  ; Clock      ; 7.837 ; 7.837 ; Rise       ; Clock           ;
;  port_out_01[0] ; Clock      ; 7.447 ; 7.447 ; Rise       ; Clock           ;
;  port_out_01[1] ; Clock      ; 7.837 ; 7.837 ; Rise       ; Clock           ;
;  port_out_01[2] ; Clock      ; 7.478 ; 7.478 ; Rise       ; Clock           ;
;  port_out_01[3] ; Clock      ; 7.464 ; 7.464 ; Rise       ; Clock           ;
;  port_out_01[4] ; Clock      ; 7.456 ; 7.456 ; Rise       ; Clock           ;
;  port_out_01[5] ; Clock      ; 7.487 ; 7.487 ; Rise       ; Clock           ;
;  port_out_01[6] ; Clock      ; 7.517 ; 7.517 ; Rise       ; Clock           ;
;  port_out_01[7] ; Clock      ; 7.467 ; 7.467 ; Rise       ; Clock           ;
; port_out_02[*]  ; Clock      ; 8.913 ; 8.913 ; Rise       ; Clock           ;
;  port_out_02[0] ; Clock      ; 8.548 ; 8.548 ; Rise       ; Clock           ;
;  port_out_02[1] ; Clock      ; 7.907 ; 7.907 ; Rise       ; Clock           ;
;  port_out_02[2] ; Clock      ; 8.214 ; 8.214 ; Rise       ; Clock           ;
;  port_out_02[3] ; Clock      ; 8.721 ; 8.721 ; Rise       ; Clock           ;
;  port_out_02[4] ; Clock      ; 8.913 ; 8.913 ; Rise       ; Clock           ;
;  port_out_02[5] ; Clock      ; 8.255 ; 8.255 ; Rise       ; Clock           ;
;  port_out_02[6] ; Clock      ; 8.545 ; 8.545 ; Rise       ; Clock           ;
;  port_out_02[7] ; Clock      ; 8.551 ; 8.551 ; Rise       ; Clock           ;
; port_out_03[*]  ; Clock      ; 8.522 ; 8.522 ; Rise       ; Clock           ;
;  port_out_03[0] ; Clock      ; 8.273 ; 8.273 ; Rise       ; Clock           ;
;  port_out_03[1] ; Clock      ; 8.513 ; 8.513 ; Rise       ; Clock           ;
;  port_out_03[2] ; Clock      ; 7.893 ; 7.893 ; Rise       ; Clock           ;
;  port_out_03[3] ; Clock      ; 8.202 ; 8.202 ; Rise       ; Clock           ;
;  port_out_03[4] ; Clock      ; 7.581 ; 7.581 ; Rise       ; Clock           ;
;  port_out_03[5] ; Clock      ; 8.522 ; 8.522 ; Rise       ; Clock           ;
;  port_out_03[6] ; Clock      ; 7.920 ; 7.920 ; Rise       ; Clock           ;
;  port_out_03[7] ; Clock      ; 7.566 ; 7.566 ; Rise       ; Clock           ;
; port_out_04[*]  ; Clock      ; 8.134 ; 8.134 ; Rise       ; Clock           ;
;  port_out_04[0] ; Clock      ; 8.134 ; 8.134 ; Rise       ; Clock           ;
;  port_out_04[1] ; Clock      ; 7.110 ; 7.110 ; Rise       ; Clock           ;
;  port_out_04[2] ; Clock      ; 7.547 ; 7.547 ; Rise       ; Clock           ;
;  port_out_04[3] ; Clock      ; 7.096 ; 7.096 ; Rise       ; Clock           ;
;  port_out_04[4] ; Clock      ; 6.998 ; 6.998 ; Rise       ; Clock           ;
;  port_out_04[5] ; Clock      ; 7.138 ; 7.138 ; Rise       ; Clock           ;
;  port_out_04[6] ; Clock      ; 7.116 ; 7.116 ; Rise       ; Clock           ;
;  port_out_04[7] ; Clock      ; 7.179 ; 7.179 ; Rise       ; Clock           ;
; port_out_05[*]  ; Clock      ; 8.587 ; 8.587 ; Rise       ; Clock           ;
;  port_out_05[0] ; Clock      ; 7.384 ; 7.384 ; Rise       ; Clock           ;
;  port_out_05[1] ; Clock      ; 7.379 ; 7.379 ; Rise       ; Clock           ;
;  port_out_05[2] ; Clock      ; 7.448 ; 7.448 ; Rise       ; Clock           ;
;  port_out_05[3] ; Clock      ; 8.587 ; 8.587 ; Rise       ; Clock           ;
;  port_out_05[4] ; Clock      ; 8.318 ; 8.318 ; Rise       ; Clock           ;
;  port_out_05[5] ; Clock      ; 8.361 ; 8.361 ; Rise       ; Clock           ;
;  port_out_05[6] ; Clock      ; 7.573 ; 7.573 ; Rise       ; Clock           ;
;  port_out_05[7] ; Clock      ; 7.935 ; 7.935 ; Rise       ; Clock           ;
; port_out_06[*]  ; Clock      ; 9.591 ; 9.591 ; Rise       ; Clock           ;
;  port_out_06[0] ; Clock      ; 6.772 ; 6.772 ; Rise       ; Clock           ;
;  port_out_06[1] ; Clock      ; 8.221 ; 8.221 ; Rise       ; Clock           ;
;  port_out_06[2] ; Clock      ; 8.522 ; 8.522 ; Rise       ; Clock           ;
;  port_out_06[3] ; Clock      ; 7.511 ; 7.511 ; Rise       ; Clock           ;
;  port_out_06[4] ; Clock      ; 8.508 ; 8.508 ; Rise       ; Clock           ;
;  port_out_06[5] ; Clock      ; 9.591 ; 9.591 ; Rise       ; Clock           ;
;  port_out_06[6] ; Clock      ; 7.122 ; 7.122 ; Rise       ; Clock           ;
;  port_out_06[7] ; Clock      ; 7.162 ; 7.162 ; Rise       ; Clock           ;
; port_out_07[*]  ; Clock      ; 7.697 ; 7.697 ; Rise       ; Clock           ;
;  port_out_07[0] ; Clock      ; 6.764 ; 6.764 ; Rise       ; Clock           ;
;  port_out_07[1] ; Clock      ; 7.697 ; 7.697 ; Rise       ; Clock           ;
;  port_out_07[2] ; Clock      ; 6.765 ; 6.765 ; Rise       ; Clock           ;
;  port_out_07[3] ; Clock      ; 6.765 ; 6.765 ; Rise       ; Clock           ;
;  port_out_07[4] ; Clock      ; 7.660 ; 7.660 ; Rise       ; Clock           ;
;  port_out_07[5] ; Clock      ; 7.132 ; 7.132 ; Rise       ; Clock           ;
;  port_out_07[6] ; Clock      ; 7.499 ; 7.499 ; Rise       ; Clock           ;
;  port_out_07[7] ; Clock      ; 7.565 ; 7.565 ; Rise       ; Clock           ;
; port_out_08[*]  ; Clock      ; 7.661 ; 7.661 ; Rise       ; Clock           ;
;  port_out_08[0] ; Clock      ; 7.135 ; 7.135 ; Rise       ; Clock           ;
;  port_out_08[1] ; Clock      ; 7.661 ; 7.661 ; Rise       ; Clock           ;
;  port_out_08[2] ; Clock      ; 6.743 ; 6.743 ; Rise       ; Clock           ;
;  port_out_08[3] ; Clock      ; 6.765 ; 6.765 ; Rise       ; Clock           ;
;  port_out_08[4] ; Clock      ; 7.126 ; 7.126 ; Rise       ; Clock           ;
;  port_out_08[5] ; Clock      ; 6.764 ; 6.764 ; Rise       ; Clock           ;
;  port_out_08[6] ; Clock      ; 7.163 ; 7.163 ; Rise       ; Clock           ;
;  port_out_08[7] ; Clock      ; 7.166 ; 7.166 ; Rise       ; Clock           ;
; port_out_09[*]  ; Clock      ; 7.583 ; 7.583 ; Rise       ; Clock           ;
;  port_out_09[0] ; Clock      ; 7.160 ; 7.160 ; Rise       ; Clock           ;
;  port_out_09[1] ; Clock      ; 7.570 ; 7.570 ; Rise       ; Clock           ;
;  port_out_09[2] ; Clock      ; 7.141 ; 7.141 ; Rise       ; Clock           ;
;  port_out_09[3] ; Clock      ; 7.170 ; 7.170 ; Rise       ; Clock           ;
;  port_out_09[4] ; Clock      ; 7.557 ; 7.557 ; Rise       ; Clock           ;
;  port_out_09[5] ; Clock      ; 7.583 ; 7.583 ; Rise       ; Clock           ;
;  port_out_09[6] ; Clock      ; 7.124 ; 7.124 ; Rise       ; Clock           ;
;  port_out_09[7] ; Clock      ; 7.573 ; 7.573 ; Rise       ; Clock           ;
; port_out_10[*]  ; Clock      ; 8.579 ; 8.579 ; Rise       ; Clock           ;
;  port_out_10[0] ; Clock      ; 7.697 ; 7.697 ; Rise       ; Clock           ;
;  port_out_10[1] ; Clock      ; 7.920 ; 7.920 ; Rise       ; Clock           ;
;  port_out_10[2] ; Clock      ; 7.703 ; 7.703 ; Rise       ; Clock           ;
;  port_out_10[3] ; Clock      ; 8.080 ; 8.080 ; Rise       ; Clock           ;
;  port_out_10[4] ; Clock      ; 8.114 ; 8.114 ; Rise       ; Clock           ;
;  port_out_10[5] ; Clock      ; 8.579 ; 8.579 ; Rise       ; Clock           ;
;  port_out_10[6] ; Clock      ; 7.959 ; 7.959 ; Rise       ; Clock           ;
;  port_out_10[7] ; Clock      ; 7.717 ; 7.717 ; Rise       ; Clock           ;
; port_out_11[*]  ; Clock      ; 8.812 ; 8.812 ; Rise       ; Clock           ;
;  port_out_11[0] ; Clock      ; 8.812 ; 8.812 ; Rise       ; Clock           ;
;  port_out_11[1] ; Clock      ; 7.918 ; 7.918 ; Rise       ; Clock           ;
;  port_out_11[2] ; Clock      ; 8.535 ; 8.535 ; Rise       ; Clock           ;
;  port_out_11[3] ; Clock      ; 8.270 ; 8.270 ; Rise       ; Clock           ;
;  port_out_11[4] ; Clock      ; 8.486 ; 8.486 ; Rise       ; Clock           ;
;  port_out_11[5] ; Clock      ; 8.501 ; 8.501 ; Rise       ; Clock           ;
;  port_out_11[6] ; Clock      ; 7.900 ; 7.900 ; Rise       ; Clock           ;
;  port_out_11[7] ; Clock      ; 8.196 ; 8.196 ; Rise       ; Clock           ;
; port_out_12[*]  ; Clock      ; 9.729 ; 9.729 ; Rise       ; Clock           ;
;  port_out_12[0] ; Clock      ; 7.562 ; 7.562 ; Rise       ; Clock           ;
;  port_out_12[1] ; Clock      ; 8.612 ; 8.612 ; Rise       ; Clock           ;
;  port_out_12[2] ; Clock      ; 8.510 ; 8.510 ; Rise       ; Clock           ;
;  port_out_12[3] ; Clock      ; 9.729 ; 9.729 ; Rise       ; Clock           ;
;  port_out_12[4] ; Clock      ; 7.427 ; 7.427 ; Rise       ; Clock           ;
;  port_out_12[5] ; Clock      ; 8.250 ; 8.250 ; Rise       ; Clock           ;
;  port_out_12[6] ; Clock      ; 7.864 ; 7.864 ; Rise       ; Clock           ;
;  port_out_12[7] ; Clock      ; 8.569 ; 8.569 ; Rise       ; Clock           ;
; port_out_13[*]  ; Clock      ; 8.874 ; 8.874 ; Rise       ; Clock           ;
;  port_out_13[0] ; Clock      ; 8.798 ; 8.798 ; Rise       ; Clock           ;
;  port_out_13[1] ; Clock      ; 8.588 ; 8.588 ; Rise       ; Clock           ;
;  port_out_13[2] ; Clock      ; 8.851 ; 8.851 ; Rise       ; Clock           ;
;  port_out_13[3] ; Clock      ; 8.529 ; 8.529 ; Rise       ; Clock           ;
;  port_out_13[4] ; Clock      ; 8.874 ; 8.874 ; Rise       ; Clock           ;
;  port_out_13[5] ; Clock      ; 8.817 ; 8.817 ; Rise       ; Clock           ;
;  port_out_13[6] ; Clock      ; 8.827 ; 8.827 ; Rise       ; Clock           ;
;  port_out_13[7] ; Clock      ; 8.535 ; 8.535 ; Rise       ; Clock           ;
; port_out_14[*]  ; Clock      ; 8.591 ; 8.591 ; Rise       ; Clock           ;
;  port_out_14[0] ; Clock      ; 8.513 ; 8.513 ; Rise       ; Clock           ;
;  port_out_14[1] ; Clock      ; 8.142 ; 8.142 ; Rise       ; Clock           ;
;  port_out_14[2] ; Clock      ; 8.274 ; 8.274 ; Rise       ; Clock           ;
;  port_out_14[3] ; Clock      ; 8.591 ; 8.591 ; Rise       ; Clock           ;
;  port_out_14[4] ; Clock      ; 8.185 ; 8.185 ; Rise       ; Clock           ;
;  port_out_14[5] ; Clock      ; 8.030 ; 8.030 ; Rise       ; Clock           ;
;  port_out_14[6] ; Clock      ; 8.518 ; 8.518 ; Rise       ; Clock           ;
;  port_out_14[7] ; Clock      ; 8.226 ; 8.226 ; Rise       ; Clock           ;
; port_out_15[*]  ; Clock      ; 9.244 ; 9.244 ; Rise       ; Clock           ;
;  port_out_15[0] ; Clock      ; 8.085 ; 8.085 ; Rise       ; Clock           ;
;  port_out_15[1] ; Clock      ; 7.901 ; 7.901 ; Rise       ; Clock           ;
;  port_out_15[2] ; Clock      ; 8.506 ; 8.506 ; Rise       ; Clock           ;
;  port_out_15[3] ; Clock      ; 7.863 ; 7.863 ; Rise       ; Clock           ;
;  port_out_15[4] ; Clock      ; 8.913 ; 8.913 ; Rise       ; Clock           ;
;  port_out_15[5] ; Clock      ; 7.903 ; 7.903 ; Rise       ; Clock           ;
;  port_out_15[6] ; Clock      ; 8.296 ; 8.296 ; Rise       ; Clock           ;
;  port_out_15[7] ; Clock      ; 9.244 ; 9.244 ; Rise       ; Clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; port_out_00[*]  ; Clock      ; 3.753 ; 3.753 ; Rise       ; Clock           ;
;  port_out_00[0] ; Clock      ; 4.078 ; 4.078 ; Rise       ; Clock           ;
;  port_out_00[1] ; Clock      ; 3.889 ; 3.889 ; Rise       ; Clock           ;
;  port_out_00[2] ; Clock      ; 3.886 ; 3.886 ; Rise       ; Clock           ;
;  port_out_00[3] ; Clock      ; 3.771 ; 3.771 ; Rise       ; Clock           ;
;  port_out_00[4] ; Clock      ; 3.753 ; 3.753 ; Rise       ; Clock           ;
;  port_out_00[5] ; Clock      ; 4.066 ; 4.066 ; Rise       ; Clock           ;
;  port_out_00[6] ; Clock      ; 4.016 ; 4.016 ; Rise       ; Clock           ;
;  port_out_00[7] ; Clock      ; 3.905 ; 3.905 ; Rise       ; Clock           ;
; port_out_01[*]  ; Clock      ; 3.728 ; 3.728 ; Rise       ; Clock           ;
;  port_out_01[0] ; Clock      ; 3.728 ; 3.728 ; Rise       ; Clock           ;
;  port_out_01[1] ; Clock      ; 3.887 ; 3.887 ; Rise       ; Clock           ;
;  port_out_01[2] ; Clock      ; 3.761 ; 3.761 ; Rise       ; Clock           ;
;  port_out_01[3] ; Clock      ; 3.740 ; 3.740 ; Rise       ; Clock           ;
;  port_out_01[4] ; Clock      ; 3.734 ; 3.734 ; Rise       ; Clock           ;
;  port_out_01[5] ; Clock      ; 3.766 ; 3.766 ; Rise       ; Clock           ;
;  port_out_01[6] ; Clock      ; 3.780 ; 3.780 ; Rise       ; Clock           ;
;  port_out_01[7] ; Clock      ; 3.746 ; 3.746 ; Rise       ; Clock           ;
; port_out_02[*]  ; Clock      ; 3.900 ; 3.900 ; Rise       ; Clock           ;
;  port_out_02[0] ; Clock      ; 4.147 ; 4.147 ; Rise       ; Clock           ;
;  port_out_02[1] ; Clock      ; 3.900 ; 3.900 ; Rise       ; Clock           ;
;  port_out_02[2] ; Clock      ; 4.018 ; 4.018 ; Rise       ; Clock           ;
;  port_out_02[3] ; Clock      ; 4.206 ; 4.206 ; Rise       ; Clock           ;
;  port_out_02[4] ; Clock      ; 4.285 ; 4.285 ; Rise       ; Clock           ;
;  port_out_02[5] ; Clock      ; 4.046 ; 4.046 ; Rise       ; Clock           ;
;  port_out_02[6] ; Clock      ; 4.146 ; 4.146 ; Rise       ; Clock           ;
;  port_out_02[7] ; Clock      ; 4.151 ; 4.151 ; Rise       ; Clock           ;
; port_out_03[*]  ; Clock      ; 3.787 ; 3.787 ; Rise       ; Clock           ;
;  port_out_03[0] ; Clock      ; 4.054 ; 4.054 ; Rise       ; Clock           ;
;  port_out_03[1] ; Clock      ; 4.126 ; 4.126 ; Rise       ; Clock           ;
;  port_out_03[2] ; Clock      ; 3.815 ; 3.815 ; Rise       ; Clock           ;
;  port_out_03[3] ; Clock      ; 3.929 ; 3.929 ; Rise       ; Clock           ;
;  port_out_03[4] ; Clock      ; 3.795 ; 3.795 ; Rise       ; Clock           ;
;  port_out_03[5] ; Clock      ; 4.126 ; 4.126 ; Rise       ; Clock           ;
;  port_out_03[6] ; Clock      ; 3.915 ; 3.915 ; Rise       ; Clock           ;
;  port_out_03[7] ; Clock      ; 3.787 ; 3.787 ; Rise       ; Clock           ;
; port_out_04[*]  ; Clock      ; 3.499 ; 3.499 ; Rise       ; Clock           ;
;  port_out_04[0] ; Clock      ; 3.987 ; 3.987 ; Rise       ; Clock           ;
;  port_out_04[1] ; Clock      ; 3.538 ; 3.538 ; Rise       ; Clock           ;
;  port_out_04[2] ; Clock      ; 3.734 ; 3.734 ; Rise       ; Clock           ;
;  port_out_04[3] ; Clock      ; 3.526 ; 3.526 ; Rise       ; Clock           ;
;  port_out_04[4] ; Clock      ; 3.499 ; 3.499 ; Rise       ; Clock           ;
;  port_out_04[5] ; Clock      ; 3.563 ; 3.563 ; Rise       ; Clock           ;
;  port_out_04[6] ; Clock      ; 3.540 ; 3.540 ; Rise       ; Clock           ;
;  port_out_04[7] ; Clock      ; 3.598 ; 3.598 ; Rise       ; Clock           ;
; port_out_05[*]  ; Clock      ; 3.631 ; 3.631 ; Rise       ; Clock           ;
;  port_out_05[0] ; Clock      ; 3.639 ; 3.639 ; Rise       ; Clock           ;
;  port_out_05[1] ; Clock      ; 3.631 ; 3.631 ; Rise       ; Clock           ;
;  port_out_05[2] ; Clock      ; 3.687 ; 3.687 ; Rise       ; Clock           ;
;  port_out_05[3] ; Clock      ; 4.163 ; 4.163 ; Rise       ; Clock           ;
;  port_out_05[4] ; Clock      ; 4.082 ; 4.082 ; Rise       ; Clock           ;
;  port_out_05[5] ; Clock      ; 4.063 ; 4.063 ; Rise       ; Clock           ;
;  port_out_05[6] ; Clock      ; 3.790 ; 3.790 ; Rise       ; Clock           ;
;  port_out_05[7] ; Clock      ; 3.930 ; 3.930 ; Rise       ; Clock           ;
; port_out_06[*]  ; Clock      ; 3.431 ; 3.431 ; Rise       ; Clock           ;
;  port_out_06[0] ; Clock      ; 3.431 ; 3.431 ; Rise       ; Clock           ;
;  port_out_06[1] ; Clock      ; 4.005 ; 4.005 ; Rise       ; Clock           ;
;  port_out_06[2] ; Clock      ; 4.129 ; 4.129 ; Rise       ; Clock           ;
;  port_out_06[3] ; Clock      ; 3.707 ; 3.707 ; Rise       ; Clock           ;
;  port_out_06[4] ; Clock      ; 4.118 ; 4.118 ; Rise       ; Clock           ;
;  port_out_06[5] ; Clock      ; 4.444 ; 4.444 ; Rise       ; Clock           ;
;  port_out_06[6] ; Clock      ; 3.551 ; 3.551 ; Rise       ; Clock           ;
;  port_out_06[7] ; Clock      ; 3.586 ; 3.586 ; Rise       ; Clock           ;
; port_out_07[*]  ; Clock      ; 3.428 ; 3.428 ; Rise       ; Clock           ;
;  port_out_07[0] ; Clock      ; 3.428 ; 3.428 ; Rise       ; Clock           ;
;  port_out_07[1] ; Clock      ; 3.826 ; 3.826 ; Rise       ; Clock           ;
;  port_out_07[2] ; Clock      ; 3.428 ; 3.428 ; Rise       ; Clock           ;
;  port_out_07[3] ; Clock      ; 3.428 ; 3.428 ; Rise       ; Clock           ;
;  port_out_07[4] ; Clock      ; 3.805 ; 3.805 ; Rise       ; Clock           ;
;  port_out_07[5] ; Clock      ; 3.555 ; 3.555 ; Rise       ; Clock           ;
;  port_out_07[6] ; Clock      ; 3.696 ; 3.696 ; Rise       ; Clock           ;
;  port_out_07[7] ; Clock      ; 3.786 ; 3.786 ; Rise       ; Clock           ;
; port_out_08[*]  ; Clock      ; 3.407 ; 3.407 ; Rise       ; Clock           ;
;  port_out_08[0] ; Clock      ; 3.564 ; 3.564 ; Rise       ; Clock           ;
;  port_out_08[1] ; Clock      ; 3.810 ; 3.810 ; Rise       ; Clock           ;
;  port_out_08[2] ; Clock      ; 3.407 ; 3.407 ; Rise       ; Clock           ;
;  port_out_08[3] ; Clock      ; 3.427 ; 3.427 ; Rise       ; Clock           ;
;  port_out_08[4] ; Clock      ; 3.552 ; 3.552 ; Rise       ; Clock           ;
;  port_out_08[5] ; Clock      ; 3.427 ; 3.427 ; Rise       ; Clock           ;
;  port_out_08[6] ; Clock      ; 3.591 ; 3.591 ; Rise       ; Clock           ;
;  port_out_08[7] ; Clock      ; 3.590 ; 3.590 ; Rise       ; Clock           ;
; port_out_09[*]  ; Clock      ; 3.550 ; 3.550 ; Rise       ; Clock           ;
;  port_out_09[0] ; Clock      ; 3.587 ; 3.587 ; Rise       ; Clock           ;
;  port_out_09[1] ; Clock      ; 3.794 ; 3.794 ; Rise       ; Clock           ;
;  port_out_09[2] ; Clock      ; 3.565 ; 3.565 ; Rise       ; Clock           ;
;  port_out_09[3] ; Clock      ; 3.592 ; 3.592 ; Rise       ; Clock           ;
;  port_out_09[4] ; Clock      ; 3.782 ; 3.782 ; Rise       ; Clock           ;
;  port_out_09[5] ; Clock      ; 3.795 ; 3.795 ; Rise       ; Clock           ;
;  port_out_09[6] ; Clock      ; 3.550 ; 3.550 ; Rise       ; Clock           ;
;  port_out_09[7] ; Clock      ; 3.791 ; 3.791 ; Rise       ; Clock           ;
; port_out_10[*]  ; Clock      ; 3.755 ; 3.755 ; Rise       ; Clock           ;
;  port_out_10[0] ; Clock      ; 3.760 ; 3.760 ; Rise       ; Clock           ;
;  port_out_10[1] ; Clock      ; 3.865 ; 3.865 ; Rise       ; Clock           ;
;  port_out_10[2] ; Clock      ; 3.755 ; 3.755 ; Rise       ; Clock           ;
;  port_out_10[3] ; Clock      ; 3.914 ; 3.914 ; Rise       ; Clock           ;
;  port_out_10[4] ; Clock      ; 3.926 ; 3.926 ; Rise       ; Clock           ;
;  port_out_10[5] ; Clock      ; 4.151 ; 4.151 ; Rise       ; Clock           ;
;  port_out_10[6] ; Clock      ; 3.899 ; 3.899 ; Rise       ; Clock           ;
;  port_out_10[7] ; Clock      ; 3.770 ; 3.770 ; Rise       ; Clock           ;
; port_out_11[*]  ; Clock      ; 3.897 ; 3.897 ; Rise       ; Clock           ;
;  port_out_11[0] ; Clock      ; 4.230 ; 4.230 ; Rise       ; Clock           ;
;  port_out_11[1] ; Clock      ; 3.910 ; 3.910 ; Rise       ; Clock           ;
;  port_out_11[2] ; Clock      ; 4.140 ; 4.140 ; Rise       ; Clock           ;
;  port_out_11[3] ; Clock      ; 4.031 ; 4.031 ; Rise       ; Clock           ;
;  port_out_11[4] ; Clock      ; 4.107 ; 4.107 ; Rise       ; Clock           ;
;  port_out_11[5] ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  port_out_11[6] ; Clock      ; 3.897 ; 3.897 ; Rise       ; Clock           ;
;  port_out_11[7] ; Clock      ; 3.999 ; 3.999 ; Rise       ; Clock           ;
; port_out_12[*]  ; Clock      ; 3.666 ; 3.666 ; Rise       ; Clock           ;
;  port_out_12[0] ; Clock      ; 3.780 ; 3.780 ; Rise       ; Clock           ;
;  port_out_12[1] ; Clock      ; 4.178 ; 4.178 ; Rise       ; Clock           ;
;  port_out_12[2] ; Clock      ; 4.124 ; 4.124 ; Rise       ; Clock           ;
;  port_out_12[3] ; Clock      ; 4.636 ; 4.636 ; Rise       ; Clock           ;
;  port_out_12[4] ; Clock      ; 3.666 ; 3.666 ; Rise       ; Clock           ;
;  port_out_12[5] ; Clock      ; 4.023 ; 4.023 ; Rise       ; Clock           ;
;  port_out_12[6] ; Clock      ; 3.786 ; 3.786 ; Rise       ; Clock           ;
;  port_out_12[7] ; Clock      ; 4.054 ; 4.054 ; Rise       ; Clock           ;
; port_out_13[*]  ; Clock      ; 4.117 ; 4.117 ; Rise       ; Clock           ;
;  port_out_13[0] ; Clock      ; 4.208 ; 4.208 ; Rise       ; Clock           ;
;  port_out_13[1] ; Clock      ; 4.152 ; 4.152 ; Rise       ; Clock           ;
;  port_out_13[2] ; Clock      ; 4.244 ; 4.244 ; Rise       ; Clock           ;
;  port_out_13[3] ; Clock      ; 4.120 ; 4.120 ; Rise       ; Clock           ;
;  port_out_13[4] ; Clock      ; 4.257 ; 4.257 ; Rise       ; Clock           ;
;  port_out_13[5] ; Clock      ; 4.215 ; 4.215 ; Rise       ; Clock           ;
;  port_out_13[6] ; Clock      ; 4.228 ; 4.228 ; Rise       ; Clock           ;
;  port_out_13[7] ; Clock      ; 4.117 ; 4.117 ; Rise       ; Clock           ;
; port_out_14[*]  ; Clock      ; 3.877 ; 3.877 ; Rise       ; Clock           ;
;  port_out_14[0] ; Clock      ; 4.121 ; 4.121 ; Rise       ; Clock           ;
;  port_out_14[1] ; Clock      ; 3.932 ; 3.932 ; Rise       ; Clock           ;
;  port_out_14[2] ; Clock      ; 4.007 ; 4.007 ; Rise       ; Clock           ;
;  port_out_14[3] ; Clock      ; 4.164 ; 4.164 ; Rise       ; Clock           ;
;  port_out_14[4] ; Clock      ; 3.996 ; 3.996 ; Rise       ; Clock           ;
;  port_out_14[5] ; Clock      ; 3.877 ; 3.877 ; Rise       ; Clock           ;
;  port_out_14[6] ; Clock      ; 4.128 ; 4.128 ; Rise       ; Clock           ;
;  port_out_14[7] ; Clock      ; 4.016 ; 4.016 ; Rise       ; Clock           ;
; port_out_15[*]  ; Clock      ; 3.783 ; 3.783 ; Rise       ; Clock           ;
;  port_out_15[0] ; Clock      ; 3.919 ; 3.919 ; Rise       ; Clock           ;
;  port_out_15[1] ; Clock      ; 3.821 ; 3.821 ; Rise       ; Clock           ;
;  port_out_15[2] ; Clock      ; 4.126 ; 4.126 ; Rise       ; Clock           ;
;  port_out_15[3] ; Clock      ; 3.783 ; 3.783 ; Rise       ; Clock           ;
;  port_out_15[4] ; Clock      ; 4.278 ; 4.278 ; Rise       ; Clock           ;
;  port_out_15[5] ; Clock      ; 3.897 ; 3.897 ; Rise       ; Clock           ;
;  port_out_15[6] ; Clock      ; 4.058 ; 4.058 ; Rise       ; Clock           ;
;  port_out_15[7] ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; Clock                                           ; Clock                                           ; 3948     ; 0        ; 0        ; 0        ;
; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock                                           ; 1241     ; 12       ; 0        ; 0        ;
; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 204      ; 0        ; 0        ; 0        ;
; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 5        ; 5        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; Clock                                           ; Clock                                           ; 3948     ; 0        ; 0        ; 0        ;
; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; Clock                                           ; 1241     ; 12       ; 0        ; 0        ;
; Clock                                           ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 204      ; 0        ; 0        ; 0        ;
; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; CPU:U0|control_unit:U1|current_state.S_DECODE_3 ; 5        ; 5        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 129   ; 129  ;
; Unconstrained Input Port Paths  ; 972   ; 972  ;
; Unconstrained Output Ports      ; 128   ; 128  ;
; Unconstrained Output Port Paths ; 128   ; 128  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 30 14:43:43 2021
Info: Command: quartus_sta computer -c computer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'computer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name CPU:U0|control_unit:U1|current_state.S_DECODE_3 CPU:U0|control_unit:U1|current_state.S_DECODE_3
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.234
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.234     -1268.083 Clock 
    Info (332119):    -3.438       -20.252 CPU:U0|control_unit:U1|current_state.S_DECODE_3 
Info (332146): Worst-case hold slack is -3.924
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.924       -17.585 CPU:U0|control_unit:U1|current_state.S_DECODE_3 
    Info (332119):    -1.896       -18.112 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -426.247 Clock 
    Info (332119):     0.500         0.000 CPU:U0|control_unit:U1|current_state.S_DECODE_3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.220
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.220      -264.187 Clock 
    Info (332119):    -0.251        -1.004 CPU:U0|control_unit:U1|current_state.S_DECODE_3 
Info (332146): Worst-case hold slack is -1.916
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.916        -8.759 CPU:U0|control_unit:U1|current_state.S_DECODE_3 
    Info (332119):    -1.385       -14.882 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -344.762 Clock 
    Info (332119):     0.500         0.000 CPU:U0|control_unit:U1|current_state.S_DECODE_3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4553 megabytes
    Info: Processing ended: Tue Mar 30 14:43:49 2021
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


