# Sobre o arquivo com id 0003 - operadores de relação e igualdade

```verilog
module tb_operators;
  logic [1:0] a, b; 

  initial
    begin

      // // Modificar os valores a seguir para testar diferentes combinações
      // Você pode alterar esses valores para ver como as diferentes condições
      // serão avaliadas. Lembre-se que as variáveis 'a' e 'b' têm apenas 2 bits.
      a = 2'b01; // - Variável 'a' recebe o valor binário 01 (decimal 1).
      b = 2'b10; // - Variável 'b' recebe o valor binário 10 (decimal 2).

      // --- Operadores de Relação (Relational Operators) ---
      // São usados para comparar dois valores e retornar um resultado booleano (verdadeiro ou falso).
      // Em Verilog/SystemVerilog, 'verdadeiro' é representado por 1'b1 e 'falso' por 1'b0.

      // Operador 'Maior que': >
      // Avalia se o valor à esquerda é estritamente maior que o valor à direita.
      // (a > b) -> (1 > 2) -> Falso (0)
      if (a > b) // Se 'a' for maior que 'b'...
        $display("a maior b"); // ...então imprime esta mensagem.
      // Output esperado para a=01, b=10: NADA (condição é falsa)

      // Operador 'Menor que': <
      // Avalia se o valor à esquerda é estritamente menor que o valor à direita.
      // (a < b) -> (1 < 2) -> Verdadeiro (1)
      if (a < b) // Se 'a' for menor que 'b'...
        $display("a menor b"); // ...então imprime esta mensagem.
      // Output esperado para a=01, b=10: "a menor b" (condição é verdadeira)

      // Operador 'Maior ou Igual a': >=
      // Avalia se o valor à esquerda é maior ou igual ao valor à direita.
      // (a >= b) -> (1 >= 2) -> Falso (0)
      if (a >= b) // Se 'a' for maior ou igual a 'b'...
        $display("a maior igual b"); // ...então imprime esta mensagem.
      // Output esperado para a=01, b=10: NADA (condição é falsa)

      // Operador 'Menor ou Igual a': <=
      // Avalia se o valor à esquerda é menor ou igual ao valor à direita.
      // (a <= b) -> (1 <= 2) -> Verdadeiro (1)
      if (a <= b) // Se 'a' for menor ou igual a 'b'...
        $display("a menor igual b"); // ...então imprime esta mensagem.
      // Output esperado para a=01, b=10: "a menor igual b" (condição é verdadeira)

      // --- Operadores de Igualdade (Equality Operators) ---
      // Usados para verificar se dois valores são iguais ou diferentes.

      // Operador de Igualdade Lógica (Case Equality): ==
      // Compara dois valores e retorna verdadeiro (1'b1) se eles forem iguais.
      // Este operador trata X (desconhecido) e Z (alta impedância) como valores diferentes,
      // ou seja, se qualquer bit for X ou Z, o resultado da comparação será X.
      // (a == b) -> (1 == 2) -> Falso (0)
      if (a == b) // Se 'a' for igual a 'b'...
        $display("a igual b"); // ...então imprime esta mensagem.
      // Output esperado para a=01, b=10: NADA (condição é falsa)

      // Operador de Desigualdade Lógica (Case Inequality): !=
      // Compara dois valores e retorna verdadeiro (1'b1) se eles forem diferentes.
      // Assim como '==', ele trata X e Z como valores diferentes, retornando X se presentes.
      // (a != b) -> (1 != 2) -> Verdadeiro (1)
      if (a != b) // Se 'a' for diferente de 'b'...
        $display("a diferente b"); // ...então imprime esta mensagem.
      // Output esperado para a=01, b=10: "a diferente b" (condição é verdadeira)

      // Operadores de Igualdade de Caso (Case Equality) para comparação com X/Z:
      // (Não utilizados neste código, mas importante conhecer)
      // === (Case Equality): Compara dois valores bit a bit, incluindo X e Z.
      //                      Retorna 1'b1 se forem idênticos em todos os bits, incluindo X e Z.
      // !== (Case Inequality): Retorna 1'b1 se forem diferentes, incluindo X e Z.
      // Estes são úteis em testbenches quando você precisa comparar com estados X ou Z,
      // que são comuns em simulação, mas não representam lógica de hardware real.
      
      $finish;
    end
endmodule
```