### Cache命中率与缺失率
- 命中率:CPU欲**访问信息已在cache中**的比率
- $命中率H=\frac {Cache总命中次数}{(Cache总命中次数+访问主存的总次数)}$
- $设t_{c}是命中时cache的访问时间,t_{m}是未命中时的访问时间$
	- Cache-主存系统**平均访问时间**$T{a}=Ht_{c}+(1-H)t_m$
- #注意 🐱假设Cache的速度是主存的5倍,对比以下两种访问方式
	- **同时访问cache和主存,cache命中则中断**:cache的存储周期t,主存的存储周期5t
	- **先访问cache,再访问主存**:cache的存储周期t,主存的存储周期==6t==
- **Cache行长与命中率**
	- 行长长可以充分利用空间局部性
	- 行长长使得失效损失变大,即需要花更多时间从内存读块
	- 行长长使得cache块数变少,命中可能性变小 #疑问 
>Mark D.Hill 曾对缺失的类型做了分类，名叫 3C 模型
**强制缺失(Compulsory)：又称为冷启动缺失，对 Cache Line 的首次访问导致的缺失**
**容量缺失(Capacity)：顾名思义，由容量导致的缺失，即采用全相联结构也会出现的缺失类型**
**冲突缺失(Conflict)：由于多块竞争同一组引起的缺失，与容量缺失的差别在于如果采用全相联的结构则不会缺失**。
<!--SR:!2022-10-15,2,230-->