Fitter report for scpu
Wed Jun 17 11:12:27 2015
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 17 11:12:27 2015         ;
; Quartus II 32-bit Version          ; 12.1 Build 243 01/31/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; scpu                                          ;
; Top-level Entity Name              ; cpu                                           ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C20F484C7                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 555 / 18,752 ( 3 % )                          ;
;     Total combinational functions  ; 502 / 18,752 ( 3 % )                          ;
;     Dedicated logic registers      ; 149 / 18,752 ( < 1 % )                        ;
; Total registers                    ; 149                                           ;
; Total pins                         ; 76 / 315 ( 24 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 740 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 740 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 737     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/alumno/Escritorio/scpu/scpu/output_files/scpu.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 555 / 18,752 ( 3 % )   ;
;     -- Combinational with no register       ; 406                    ;
;     -- Register only                        ; 53                     ;
;     -- Combinational with a register        ; 96                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 309                    ;
;     -- 3 input functions                    ; 129                    ;
;     -- <=2 input functions                  ; 64                     ;
;     -- Register only                        ; 53                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 477                    ;
;     -- arithmetic mode                      ; 25                     ;
;                                             ;                        ;
; Total registers*                            ; 149 / 19,649 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 149 / 18,752 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 40 / 1,172 ( 3 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 76 / 315 ( 24 % )      ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )         ;
;                                             ;                        ;
; Global signals                              ; 9                      ;
; M4Ks                                        ; 0 / 52 ( 0 % )         ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 9 / 16 ( 56 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%           ;
; Peak interconnect usage (total/H/V)         ; 6% / 5% / 8%           ;
; Maximum fan-out                             ; 139                    ;
; Highest non-global fan-out                  ; 139                    ;
; Total fan-out                               ; 2289                   ;
; Average fan-out                             ; 3.00                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 555 / 18752 ( 3 % )   ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 406                   ; 0                              ;
;     -- Register only                        ; 53                    ; 0                              ;
;     -- Combinational with a register        ; 96                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 309                   ; 0                              ;
;     -- 3 input functions                    ; 129                   ; 0                              ;
;     -- <=2 input functions                  ; 64                    ; 0                              ;
;     -- Register only                        ; 53                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 477                   ; 0                              ;
;     -- arithmetic mode                      ; 25                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 149                   ; 0                              ;
;     -- Dedicated logic registers            ; 149 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 40 / 1172 ( 3 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 76                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 9 / 20 ( 45 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2292                  ; 0                              ;
;     -- Registered Connections               ; 446                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 34                    ; 0                              ;
;     -- Output Ports                         ; 42                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk   ; R22   ; 6        ; 50           ; 10           ; 1           ; 139                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; e1[0] ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; e1[1] ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; e1[2] ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; e1[3] ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; e1[4] ; AB15  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e1[5] ; J21   ; 5        ; 50           ; 16           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e1[6] ; K21   ; 5        ; 50           ; 15           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e1[7] ; N22   ; 6        ; 50           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e2[0] ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; e2[1] ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; e2[2] ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; e2[3] ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; e2[4] ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; e2[5] ; K20   ; 5        ; 50           ; 17           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e2[6] ; AB16  ; 7        ; 35           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e2[7] ; J20   ; 5        ; 50           ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e3[0] ; R21   ; 6        ; 50           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; e3[1] ; T22   ; 6        ; 50           ; 9            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; e3[2] ; T21   ; 6        ; 50           ; 9            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; e3[3] ; AB14  ; 7        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e3[4] ; AB17  ; 7        ; 37           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e3[5] ; L19   ; 5        ; 50           ; 15           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e3[6] ; J22   ; 5        ; 50           ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e3[7] ; R13   ; 7        ; 37           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e4[0] ; K22   ; 5        ; 50           ; 15           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e4[1] ; V14   ; 7        ; 37           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e4[2] ; AA16  ; 7        ; 35           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e4[3] ; AA14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e4[4] ; AA17  ; 7        ; 37           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e4[5] ; J19   ; 5        ; 50           ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e4[6] ; AA15  ; 7        ; 35           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; e4[7] ; N21   ; 6        ; 50           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset ; L2    ; 2        ; 0            ; 13           ; 1           ; 56                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; opcode[0]    ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opcode[1]    ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opcode[2]    ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opcode[3]    ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opcode[4]    ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; opcode[5]    ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; operacion[0] ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; operacion[1] ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; operacion[2] ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; s1[0]        ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; s1[1]        ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; s1[2]        ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; s1[3]        ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; s1[4]        ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; s1[5]        ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; s1[6]        ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; s1[7]        ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; s2[0]        ; W14   ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s2[1]        ; T15   ; 7        ; 39           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s2[2]        ; B16   ; 4        ; 33           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s2[3]        ; AB18  ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s2[4]        ; J18   ; 5        ; 50           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s2[5]        ; H19   ; 5        ; 50           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s2[6]        ; M18   ; 6        ; 50           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s2[7]        ; L18   ; 5        ; 50           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s3[0]        ; P18   ; 6        ; 50           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s3[1]        ; W15   ; 7        ; 39           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s3[2]        ; R12   ; 7        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s3[3]        ; U14   ; 7        ; 39           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s3[4]        ; U20   ; 6        ; 50           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s3[5]        ; AA18  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s3[6]        ; Y14   ; 7        ; 39           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s3[7]        ; J17   ; 5        ; 50           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s4[0]        ; R14   ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s4[1]        ; P15   ; 6        ; 50           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s4[2]        ; V20   ; 6        ; 50           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s4[3]        ; P17   ; 6        ; 50           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s4[4]        ; M19   ; 6        ; 50           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s4[5]        ; N15   ; 6        ; 50           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s4[6]        ; J15   ; 5        ; 50           ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; s4[7]        ; R15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; z            ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 3 / 33 ( 9 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 40 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 15 / 39 ( 38 % ) ; 3.3V          ; --           ;
; 6        ; 34 / 36 ( 94 % ) ; 3.3V          ; --           ;
; 7        ; 22 / 40 ( 55 % ) ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; e4[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; e4[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 140        ; 7        ; e4[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; e4[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 153        ; 7        ; s3[5]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; e3[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; e1[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 139        ; 7        ; e2[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 143        ; 7        ; e3[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB18     ; 152        ; 7        ; s2[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; s2[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; s2[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; s4[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; s3[7]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 217        ; 5        ; s2[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J19      ; 216        ; 5        ; e4[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J20      ; 213        ; 5        ; e2[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J21      ; 211        ; 5        ; e1[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 212        ; 5        ; e3[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; e2[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K21      ; 209        ; 5        ; e1[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 210        ; 5        ; e4[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; s2[7]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L19      ; 207        ; 5        ; e3[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; e2[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; e2[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; e1[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; e1[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; s2[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M19      ; 201        ; 6        ; s4[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; e2[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; s4[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; e4[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 200        ; 6        ; e1[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; s4[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; s4[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P18      ; 187        ; 6        ; s3[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; s3[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 145        ; 7        ; e3[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 150        ; 7        ; s4[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ; 151        ; 7        ; s4[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; z                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; operacion[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; opcode[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; opcode[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; e3[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; s2[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; opcode[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; e3[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; e3[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; e1[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; e1[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; s3[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; operacion[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; opcode[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; s3[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U21      ; 182        ; 6        ; s1[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; s1[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; e2[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; e4[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; opcode[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; s4[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V21      ; 180        ; 6        ; s1[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; s1[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; e2[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; s2[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W15      ; 149        ; 7        ; s3[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; s1[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; s1[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; s3[6]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; operacion[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; opcode[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; s1[7]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; s1[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                ;
+-----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------+--------------+
; Compilation Hierarchy Node  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                     ; Library Name ;
+-----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------+--------------+
; |cpu                        ; 555 (0)     ; 149 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 76   ; 0            ; 406 (0)      ; 53 (0)            ; 96 (0)           ; |cpu                                    ;              ;
;    |e_s:e_s_|               ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)       ; 0 (0)             ; 0 (0)            ; |cpu|e_s:e_s_                           ;              ;
;       |mux_out:mux_salida|  ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 0 (0)            ; |cpu|e_s:e_s_|mux_out:mux_salida        ;              ;
;       |reg_e:sal1|          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|e_s:e_s_|reg_e:sal1                ;              ;
;       |reg_e:sal2|          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|e_s:e_s_|reg_e:sal2                ;              ;
;       |reg_e:sal3|          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|e_s:e_s_|reg_e:sal3                ;              ;
;       |reg_e:sal4|          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |cpu|e_s:e_s_|reg_e:sal4                ;              ;
;    |microc:microc_|         ; 462 (0)     ; 149 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 313 (0)      ; 53 (0)            ; 96 (0)           ; |cpu|microc:microc_                     ;              ;
;       |alu:alu_|            ; 60 (60)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 1 (1)            ; |cpu|microc:microc_|alu:alu_            ;              ;
;       |memprog:memoria_|    ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 0 (0)            ; |cpu|microc:microc_|memprog:memoria_    ;              ;
;       |mux1:mux4_|          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |cpu|microc:microc_|mux1:mux4_          ;              ;
;       |mux2:mux3_|          ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 4 (4)            ; |cpu|microc:microc_|mux2:mux3_          ;              ;
;       |regfile:banco_|      ; 258 (258)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (130)    ; 53 (53)           ; 75 (75)          ; |cpu|microc:microc_|regfile:banco_      ;              ;
;       |registro:PC_|        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |cpu|microc:microc_|registro:PC_        ;              ;
;       |registro:ffzero|     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cpu|microc:microc_|registro:ffzero     ;              ;
;       |retorno_reg:sub_reg| ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |cpu|microc:microc_|retorno_reg:sub_reg ;              ;
;       |sum:sumador_|        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |cpu|microc:microc_|sum:sumador_        ;              ;
;    |uc:uc_|                 ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |cpu|uc:uc_                             ;              ;
+-----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; s1[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; s1[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; s1[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; s1[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; s1[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; s1[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; s1[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; s1[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; s2[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; s2[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; s2[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; s2[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; s2[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; s2[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; s2[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; s2[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; s3[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; s3[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; s3[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; s3[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; s3[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; s3[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; s3[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; s3[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; s4[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; s4[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; s4[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; s4[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; s4[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; s4[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; s4[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; s4[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; opcode[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; opcode[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; opcode[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; opcode[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; opcode[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; opcode[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; operacion[0] ; Output   ; --            ; --            ; --                    ; --  ;
; operacion[1] ; Output   ; --            ; --            ; --                    ; --  ;
; operacion[2] ; Output   ; --            ; --            ; --                    ; --  ;
; z            ; Output   ; --            ; --            ; --                    ; --  ;
; e3[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; e3[1]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; e3[2]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; reset        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; e2[0]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; e1[0]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; e4[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; e2[1]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; e1[1]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; e4[1]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; e2[2]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; e1[2]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; e4[2]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; e2[4]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; e3[4]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; e1[4]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; e4[4]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; e3[3]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; e2[3]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; e1[3]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; e4[3]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; e2[6]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; e3[6]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; e1[6]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; e4[6]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; e3[5]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; e2[5]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; e1[5]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; e4[5]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; e3[7]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; e2[7]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; e1[7]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; e4[7]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                              ;
+-----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------+-------------------+---------+
; e3[0]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[0]~0       ; 0                 ; 6       ;
;      - operacion[0]                           ; 0                 ; 6       ;
; e3[1]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[1]~7       ; 0                 ; 6       ;
;      - operacion[1]                           ; 0                 ; 6       ;
; e3[2]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[2]~10      ; 1                 ; 6       ;
;      - operacion[2]                           ; 1                 ; 6       ;
; reset                                         ;                   ;         ;
; clk                                           ;                   ;         ;
;      - microc:microc_|registro:ffzero|q[0]    ; 1                 ; 0       ;
;      - microc:microc_|registro:PC_|q[2]       ; 0                 ; 0       ;
;      - microc:microc_|registro:PC_|q[1]       ; 0                 ; 0       ;
;      - microc:microc_|registro:PC_|q[0]       ; 0                 ; 0       ;
;      - microc:microc_|registro:PC_|q[3]       ; 1                 ; 0       ;
;      - microc:microc_|registro:PC_|q[4]       ; 1                 ; 0       ;
;      - microc:microc_|registro:PC_|q[9]       ; 1                 ; 0       ;
;      - microc:microc_|registro:PC_|q[8]       ; 1                 ; 0       ;
;      - microc:microc_|registro:PC_|q[7]       ; 1                 ; 0       ;
;      - microc:microc_|registro:PC_|q[6]       ; 1                 ; 0       ;
;      - microc:microc_|registro:PC_|q[5]       ; 0                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~40  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~72  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~8   ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~104 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~80  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~48  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~16  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~112 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~64  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~32  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~0   ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~96  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~56  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~88  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~24  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~120 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~81  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~49  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~17  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~113 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~41  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~73  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~9   ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~105 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~65  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~33  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~1   ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~97  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~57  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~89  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~25  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~121 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~42  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~74  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~10  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~106 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~82  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~50  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~18  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~114 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~66  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~34  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~2   ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~98  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~58  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~90  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~26  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~122 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~52  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~84  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~20  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~116 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~76  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~44  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~12  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~108 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~36  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~68  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~4   ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~100 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~92  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~60  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~28  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~124 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~83  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~75  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~67  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~91  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~43  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~51  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~35  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~59  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~19  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~11  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~3   ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~27  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~107 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~115 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~99  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~123 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~46  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~78  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~14  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~110 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~86  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~54  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~22  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~118 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~70  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~38  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~6   ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~102 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~62  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~94  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~30  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~126 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~53  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~45  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~37  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~61  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~77  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~85  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~69  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~93  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~13  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~21  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~5   ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~29  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~117 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~109 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~101 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~125 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~87  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~55  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~23  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~119 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~47  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~79  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~15  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~111 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~71  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~39  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~7   ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~103 ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~63  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~95  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~31  ; 1                 ; 0       ;
;      - microc:microc_|regfile:banco_|regb~127 ; 1                 ; 0       ;
; e2[0]                                         ;                   ;         ;
; e1[0]                                         ;                   ;         ;
; e4[0]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[0]~1       ; 0                 ; 6       ;
; e2[1]                                         ;                   ;         ;
; e1[1]                                         ;                   ;         ;
; e4[1]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[1]~7       ; 1                 ; 6       ;
; e2[2]                                         ;                   ;         ;
; e1[2]                                         ;                   ;         ;
; e4[2]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[2]~11      ; 0                 ; 6       ;
; e2[4]                                         ;                   ;         ;
; e3[4]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[4]~14      ; 1                 ; 6       ;
; e1[4]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[4]~14      ; 0                 ; 6       ;
; e4[4]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[4]~15      ; 0                 ; 6       ;
; e3[3]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[3]~19      ; 0                 ; 6       ;
; e2[3]                                         ;                   ;         ;
; e1[3]                                         ;                   ;         ;
; e4[3]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[3]~19      ; 0                 ; 6       ;
; e2[6]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[6]~23      ; 1                 ; 6       ;
; e3[6]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[6]~22      ; 1                 ; 6       ;
; e1[6]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[6]~22      ; 1                 ; 6       ;
; e4[6]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[6]~23      ; 0                 ; 6       ;
; e3[5]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[5]~29      ; 1                 ; 6       ;
; e2[5]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[5]~28      ; 0                 ; 6       ;
; e1[5]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[5]~28      ; 1                 ; 6       ;
; e4[5]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[5]~29      ; 1                 ; 6       ;
; e3[7]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[7]~32      ; 0                 ; 6       ;
; e2[7]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[7]~31      ; 1                 ; 6       ;
; e1[7]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[7]~31      ; 1                 ; 6       ;
; e4[7]                                         ;                   ;         ;
;      - microc:microc_|mux2:mux3_|y[7]~32      ; 1                 ; 6       ;
+-----------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                     ;
+----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                   ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                    ; PIN_R22            ; 139     ; Clock        ; no     ; --                   ; --               ; --                        ;
; e_s:e_s_|mux_out:mux_salida|Decoder0~0 ; LCCOMB_X35_Y12_N2  ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; e_s:e_s_|mux_out:mux_salida|Decoder0~1 ; LCCOMB_X34_Y11_N16 ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; microc:microc_|regfile:banco_|regb~289 ; LCCOMB_X35_Y11_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc_|regfile:banco_|regb~291 ; LCCOMB_X37_Y11_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc_|regfile:banco_|regb~293 ; LCCOMB_X36_Y11_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc_|regfile:banco_|regb~295 ; LCCOMB_X37_Y11_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc_|regfile:banco_|regb~297 ; LCCOMB_X39_Y13_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc_|regfile:banco_|regb~299 ; LCCOMB_X35_Y12_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc_|regfile:banco_|regb~301 ; LCCOMB_X36_Y11_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc_|regfile:banco_|regb~303 ; LCCOMB_X37_Y14_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc_|regfile:banco_|regb~305 ; LCCOMB_X39_Y13_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc_|regfile:banco_|regb~307 ; LCCOMB_X37_Y14_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc_|regfile:banco_|regb~309 ; LCCOMB_X36_Y11_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc_|regfile:banco_|regb~311 ; LCCOMB_X34_Y14_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc_|regfile:banco_|regb~313 ; LCCOMB_X37_Y13_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc_|regfile:banco_|regb~315 ; LCCOMB_X37_Y13_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc_|regfile:banco_|regb~317 ; LCCOMB_X36_Y11_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:microc_|regfile:banco_|regb~319 ; LCCOMB_X37_Y11_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                                  ; PIN_L2             ; 56      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; uc:uc_|Decoder0~2                      ; LCCOMB_X35_Y13_N24 ; 10      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; uc:uc_|Equal0~0                        ; LCCOMB_X35_Y12_N24 ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; uc:uc_|rwe1~0                          ; LCCOMB_X34_Y14_N0  ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; uc:uc_|rwe3~0                          ; LCCOMB_X34_Y14_N4  ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; uc:uc_|rwe3~1                          ; LCCOMB_X34_Y14_N18 ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; uc:uc_|rwe3~2                          ; LCCOMB_X34_Y14_N14 ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; uc:uc_|rwe3~3                          ; LCCOMB_X34_Y11_N20 ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; uc:uc_|swe                             ; LCCOMB_X35_Y12_N0  ; 10      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                 ;
+----------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                   ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; e_s:e_s_|mux_out:mux_salida|Decoder0~0 ; LCCOMB_X35_Y12_N2  ; 8       ; Global Clock         ; GCLK7            ; --                        ;
; e_s:e_s_|mux_out:mux_salida|Decoder0~1 ; LCCOMB_X34_Y11_N16 ; 8       ; Global Clock         ; GCLK12           ; --                        ;
; uc:uc_|Equal0~0                        ; LCCOMB_X35_Y12_N24 ; 8       ; Global Clock         ; GCLK4            ; --                        ;
; uc:uc_|rwe1~0                          ; LCCOMB_X34_Y14_N0  ; 8       ; Global Clock         ; GCLK5            ; --                        ;
; uc:uc_|rwe3~0                          ; LCCOMB_X34_Y14_N4  ; 8       ; Global Clock         ; GCLK14           ; --                        ;
; uc:uc_|rwe3~1                          ; LCCOMB_X34_Y14_N18 ; 8       ; Global Clock         ; GCLK8            ; --                        ;
; uc:uc_|rwe3~2                          ; LCCOMB_X34_Y14_N14 ; 8       ; Global Clock         ; GCLK13           ; --                        ;
; uc:uc_|rwe3~3                          ; LCCOMB_X34_Y11_N20 ; 8       ; Global Clock         ; GCLK15           ; --                        ;
; uc:uc_|swe                             ; LCCOMB_X35_Y12_N0  ; 10      ; Global Clock         ; GCLK6            ; --                        ;
+----------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------+
; Non-Global High Fan-Out Signals                      ;
+--------------------------------------------+---------+
; Name                                       ; Fan-Out ;
+--------------------------------------------+---------+
; clk                                        ; 139     ;
; reset                                      ; 56      ;
; microc:microc_|memprog:memoria_|mem~71     ; 44      ;
; microc:microc_|memprog:memoria_|mem~68     ; 44      ;
; microc:microc_|memprog:memoria_|mem~86     ; 40      ;
; microc:microc_|memprog:memoria_|mem~85     ; 39      ;
; microc:microc_|memprog:memoria_|mem~83     ; 36      ;
; microc:microc_|registro:PC_|q[0]           ; 36      ;
; microc:microc_|memprog:memoria_|mem~88     ; 35      ;
; microc:microc_|memprog:memoria_|mem~76     ; 35      ;
; microc:microc_|memprog:memoria_|mem~73     ; 35      ;
; microc:microc_|memprog:memoria_|mem~66     ; 35      ;
; microc:microc_|registro:PC_|q[2]           ; 35      ;
; microc:microc_|registro:PC_|q[1]           ; 30      ;
; microc:microc_|regfile:banco_|Equal0~0     ; 28      ;
; microc:microc_|registro:PC_|q[3]           ; 27      ;
; microc:microc_|memprog:memoria_|mem~61     ; 26      ;
; microc:microc_|memprog:memoria_|mem~87     ; 25      ;
; microc:microc_|memprog:memoria_|mem~81     ; 25      ;
; microc:microc_|memprog:memoria_|mem~31     ; 21      ;
; microc:microc_|registro:PC_|q[5]           ; 19      ;
; microc:microc_|registro:PC_|q[4]           ; 19      ;
; microc:microc_|memprog:memoria_|mem~80     ; 17      ;
; microc:microc_|memprog:memoria_|mem~79     ; 17      ;
; microc:microc_|memprog:memoria_|mem~25     ; 17      ;
; microc:microc_|mux2:mux3_|y[7]~34          ; 16      ;
; microc:microc_|mux2:mux3_|y[5]~30          ; 16      ;
; microc:microc_|mux2:mux3_|y[6]~25          ; 16      ;
; microc:microc_|mux2:mux3_|y[3]~21          ; 16      ;
; microc:microc_|mux2:mux3_|y[4]~17          ; 16      ;
; microc:microc_|mux2:mux3_|y[2]~13          ; 16      ;
; microc:microc_|mux2:mux3_|y[1]~9           ; 16      ;
; uc:uc_|WideOr0~0                           ; 16      ;
; microc:microc_|mux2:mux3_|y[0]~5           ; 16      ;
; microc:microc_|regfile:banco_|Equal1~0     ; 14      ;
; uc:uc_|Decoder0~2                          ; 10      ;
; uc:uc_|Selector0~4                         ; 10      ;
; uc:uc_|Decoder0~1                          ; 10      ;
; microc:microc_|regfile:banco_|regb~319     ; 8       ;
; microc:microc_|regfile:banco_|regb~317     ; 8       ;
; microc:microc_|regfile:banco_|regb~315     ; 8       ;
; microc:microc_|regfile:banco_|regb~313     ; 8       ;
; microc:microc_|regfile:banco_|regb~311     ; 8       ;
; microc:microc_|regfile:banco_|regb~309     ; 8       ;
; microc:microc_|regfile:banco_|regb~307     ; 8       ;
; microc:microc_|regfile:banco_|regb~305     ; 8       ;
; microc:microc_|regfile:banco_|regb~303     ; 8       ;
; microc:microc_|regfile:banco_|regb~301     ; 8       ;
; microc:microc_|regfile:banco_|regb~299     ; 8       ;
; microc:microc_|regfile:banco_|regb~297     ; 8       ;
; microc:microc_|regfile:banco_|regb~295     ; 8       ;
; microc:microc_|regfile:banco_|regb~293     ; 8       ;
; microc:microc_|regfile:banco_|regb~291     ; 8       ;
; microc:microc_|regfile:banco_|regb~289     ; 8       ;
; microc:microc_|mux2:mux3_|y[0]~4           ; 8       ;
; microc:microc_|mux2:mux3_|y[0]~2           ; 8       ;
; uc:uc_|s_es~0                              ; 8       ;
; uc:uc_|sec~2                               ; 8       ;
; microc:microc_|memprog:memoria_|mem~26     ; 6       ;
; microc:microc_|alu:alu_|Add0~68            ; 5       ;
; uc:uc_|sec~3                               ; 5       ;
; microc:microc_|memprog:memoria_|mem~62     ; 5       ;
; microc:microc_|memprog:memoria_|mem~84     ; 4       ;
; e_s:e_s_|mux_out:mux_salida|aux[7]~7       ; 4       ;
; e_s:e_s_|mux_out:mux_salida|aux[6]~6       ; 4       ;
; e_s:e_s_|mux_out:mux_salida|aux[5]~5       ; 4       ;
; e_s:e_s_|mux_out:mux_salida|aux[4]~4       ; 4       ;
; e_s:e_s_|mux_out:mux_salida|aux[3]~3       ; 4       ;
; e_s:e_s_|mux_out:mux_salida|aux[2]~2       ; 4       ;
; e_s:e_s_|mux_out:mux_salida|aux[1]~1       ; 4       ;
; e_s:e_s_|mux_out:mux_salida|aux[0]~0       ; 4       ;
; microc:microc_|regfile:banco_|regb~257     ; 4       ;
; microc:microc_|regfile:banco_|regb~217     ; 4       ;
; microc:microc_|regfile:banco_|regb~197     ; 4       ;
; microc:microc_|regfile:banco_|regb~177     ; 4       ;
; uc:uc_|WideOr5~0                           ; 4       ;
; microc:microc_|memprog:memoria_|mem~20     ; 4       ;
; microc:microc_|regfile:banco_|regb~277     ; 3       ;
; microc:microc_|regfile:banco_|regb~237     ; 3       ;
; microc:microc_|regfile:banco_|regb~157     ; 3       ;
; microc:microc_|regfile:banco_|regb~137     ; 3       ;
; uc:uc_|Decoder0~0                          ; 3       ;
; microc:microc_|memprog:memoria_|mem~65     ; 3       ;
; microc:microc_|memprog:memoria_|mem~58     ; 3       ;
; microc:microc_|memprog:memoria_|mem~51     ; 3       ;
; microc:microc_|memprog:memoria_|mem~24     ; 3       ;
; microc:microc_|registro:PC_|q[6]           ; 3       ;
; microc:microc_|registro:PC_|q[7]           ; 3       ;
; microc:microc_|registro:PC_|q[8]           ; 3       ;
; microc:microc_|registro:PC_|q[9]           ; 3       ;
; e3[2]                                      ; 2       ;
; e3[1]                                      ; 2       ;
; e3[0]                                      ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d3[7]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d3[6]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d3[5]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d3[4]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d3[3]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d3[2]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d3[1]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d3[0]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d2[7]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d2[6]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d2[5]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d2[4]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d2[3]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d2[2]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d2[1]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d2[0]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d1[7]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d1[6]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d1[5]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d1[4]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d1[3]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d1[2]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d1[1]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d1[0]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d0[7]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d0[6]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d0[5]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d0[4]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d0[3]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d0[2]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d0[1]          ; 2       ;
; e_s:e_s_|mux_out:mux_salida|d0[0]          ; 2       ;
; e_s:e_s_|reg_e:sal4|q[7]                   ; 2       ;
; e_s:e_s_|reg_e:sal4|q[6]                   ; 2       ;
; e_s:e_s_|reg_e:sal4|q[5]                   ; 2       ;
; e_s:e_s_|reg_e:sal4|q[4]                   ; 2       ;
; e_s:e_s_|reg_e:sal4|q[3]                   ; 2       ;
; e_s:e_s_|reg_e:sal4|q[2]                   ; 2       ;
; e_s:e_s_|reg_e:sal4|q[1]                   ; 2       ;
; e_s:e_s_|reg_e:sal4|q[0]                   ; 2       ;
; e_s:e_s_|reg_e:sal3|q[7]                   ; 2       ;
; e_s:e_s_|reg_e:sal3|q[6]                   ; 2       ;
; e_s:e_s_|reg_e:sal3|q[5]                   ; 2       ;
; e_s:e_s_|reg_e:sal3|q[4]                   ; 2       ;
; e_s:e_s_|reg_e:sal3|q[3]                   ; 2       ;
; e_s:e_s_|reg_e:sal3|q[2]                   ; 2       ;
; e_s:e_s_|reg_e:sal3|q[1]                   ; 2       ;
; e_s:e_s_|reg_e:sal3|q[0]                   ; 2       ;
; e_s:e_s_|reg_e:sal2|q[7]                   ; 2       ;
; e_s:e_s_|reg_e:sal2|q[6]                   ; 2       ;
; e_s:e_s_|reg_e:sal2|q[5]                   ; 2       ;
; e_s:e_s_|reg_e:sal2|q[4]                   ; 2       ;
; e_s:e_s_|reg_e:sal2|q[3]                   ; 2       ;
; e_s:e_s_|reg_e:sal2|q[2]                   ; 2       ;
; e_s:e_s_|reg_e:sal2|q[1]                   ; 2       ;
; e_s:e_s_|reg_e:sal2|q[0]                   ; 2       ;
; e_s:e_s_|reg_e:sal1|q[7]                   ; 2       ;
; e_s:e_s_|reg_e:sal1|q[6]                   ; 2       ;
; e_s:e_s_|reg_e:sal1|q[5]                   ; 2       ;
; e_s:e_s_|reg_e:sal1|q[4]                   ; 2       ;
; e_s:e_s_|reg_e:sal1|q[3]                   ; 2       ;
; e_s:e_s_|reg_e:sal1|q[2]                   ; 2       ;
; e_s:e_s_|reg_e:sal1|q[1]                   ; 2       ;
; e_s:e_s_|reg_e:sal1|q[0]                   ; 2       ;
; microc:microc_|alu:alu_|Add0~67            ; 2       ;
; microc:microc_|alu:alu_|Add0~65            ; 2       ;
; microc:microc_|alu:alu_|Add0~62            ; 2       ;
; microc:microc_|alu:alu_|Add0~61            ; 2       ;
; microc:microc_|regfile:banco_|rd1[7]~5     ; 2       ;
; microc:microc_|alu:alu_|Add0~56            ; 2       ;
; microc:microc_|regfile:banco_|regb~127     ; 2       ;
; microc:microc_|regfile:banco_|regb~31      ; 2       ;
; microc:microc_|regfile:banco_|regb~95      ; 2       ;
; microc:microc_|regfile:banco_|regb~63      ; 2       ;
; microc:microc_|regfile:banco_|regb~103     ; 2       ;
; microc:microc_|regfile:banco_|regb~7       ; 2       ;
; microc:microc_|regfile:banco_|regb~39      ; 2       ;
; microc:microc_|regfile:banco_|regb~71      ; 2       ;
; microc:microc_|regfile:banco_|regb~111     ; 2       ;
; microc:microc_|regfile:banco_|regb~15      ; 2       ;
; microc:microc_|regfile:banco_|regb~79      ; 2       ;
; microc:microc_|regfile:banco_|regb~47      ; 2       ;
; microc:microc_|regfile:banco_|regb~119     ; 2       ;
; microc:microc_|regfile:banco_|regb~23      ; 2       ;
; microc:microc_|regfile:banco_|regb~55      ; 2       ;
; microc:microc_|regfile:banco_|regb~87      ; 2       ;
; microc:microc_|alu:alu_|Add0~54            ; 2       ;
; microc:microc_|regfile:banco_|regb~267     ; 2       ;
; microc:microc_|regfile:banco_|regb~125     ; 2       ;
; microc:microc_|regfile:banco_|regb~101     ; 2       ;
; microc:microc_|regfile:banco_|regb~109     ; 2       ;
; microc:microc_|regfile:banco_|regb~117     ; 2       ;
; microc:microc_|regfile:banco_|regb~29      ; 2       ;
; microc:microc_|regfile:banco_|regb~5       ; 2       ;
; microc:microc_|regfile:banco_|regb~21      ; 2       ;
; microc:microc_|regfile:banco_|regb~13      ; 2       ;
; microc:microc_|regfile:banco_|regb~93      ; 2       ;
; microc:microc_|regfile:banco_|regb~69      ; 2       ;
; microc:microc_|regfile:banco_|regb~85      ; 2       ;
; microc:microc_|regfile:banco_|regb~77      ; 2       ;
; microc:microc_|regfile:banco_|regb~61      ; 2       ;
; microc:microc_|regfile:banco_|regb~37      ; 2       ;
; microc:microc_|regfile:banco_|regb~45      ; 2       ;
; microc:microc_|regfile:banco_|regb~53      ; 2       ;
; microc:microc_|regfile:banco_|rd1[6]~4     ; 2       ;
; microc:microc_|alu:alu_|Add0~44            ; 2       ;
; microc:microc_|regfile:banco_|regb~126     ; 2       ;
; microc:microc_|regfile:banco_|regb~30      ; 2       ;
; microc:microc_|regfile:banco_|regb~94      ; 2       ;
; microc:microc_|regfile:banco_|regb~62      ; 2       ;
; microc:microc_|regfile:banco_|regb~102     ; 2       ;
; microc:microc_|regfile:banco_|regb~6       ; 2       ;
; microc:microc_|regfile:banco_|regb~38      ; 2       ;
; microc:microc_|regfile:banco_|regb~70      ; 2       ;
; microc:microc_|regfile:banco_|regb~118     ; 2       ;
; microc:microc_|regfile:banco_|regb~22      ; 2       ;
; microc:microc_|regfile:banco_|regb~54      ; 2       ;
; microc:microc_|regfile:banco_|regb~86      ; 2       ;
; microc:microc_|regfile:banco_|regb~110     ; 2       ;
; microc:microc_|regfile:banco_|regb~14      ; 2       ;
; microc:microc_|regfile:banco_|regb~78      ; 2       ;
; microc:microc_|regfile:banco_|regb~46      ; 2       ;
; microc:microc_|alu:alu_|Add0~42            ; 2       ;
; microc:microc_|regfile:banco_|regb~227     ; 2       ;
; microc:microc_|regfile:banco_|regb~123     ; 2       ;
; microc:microc_|regfile:banco_|regb~99      ; 2       ;
; microc:microc_|regfile:banco_|regb~115     ; 2       ;
; microc:microc_|regfile:banco_|regb~107     ; 2       ;
; microc:microc_|regfile:banco_|regb~27      ; 2       ;
; microc:microc_|regfile:banco_|regb~3       ; 2       ;
; microc:microc_|regfile:banco_|regb~11      ; 2       ;
; microc:microc_|regfile:banco_|regb~19      ; 2       ;
; microc:microc_|regfile:banco_|regb~59      ; 2       ;
; microc:microc_|regfile:banco_|regb~35      ; 2       ;
; microc:microc_|regfile:banco_|regb~51      ; 2       ;
; microc:microc_|regfile:banco_|regb~43      ; 2       ;
; microc:microc_|regfile:banco_|regb~91      ; 2       ;
; microc:microc_|regfile:banco_|regb~67      ; 2       ;
; microc:microc_|regfile:banco_|regb~75      ; 2       ;
; microc:microc_|regfile:banco_|regb~83      ; 2       ;
; microc:microc_|alu:alu_|Add0~32            ; 2       ;
; microc:microc_|regfile:banco_|regb~207     ; 2       ;
; microc:microc_|regfile:banco_|regb~124     ; 2       ;
; microc:microc_|regfile:banco_|regb~28      ; 2       ;
; microc:microc_|regfile:banco_|regb~60      ; 2       ;
; microc:microc_|regfile:banco_|regb~92      ; 2       ;
; microc:microc_|regfile:banco_|regb~100     ; 2       ;
; microc:microc_|regfile:banco_|regb~4       ; 2       ;
; microc:microc_|regfile:banco_|regb~68      ; 2       ;
; microc:microc_|regfile:banco_|regb~36      ; 2       ;
; microc:microc_|regfile:banco_|regb~108     ; 2       ;
; microc:microc_|regfile:banco_|regb~12      ; 2       ;
; microc:microc_|regfile:banco_|regb~44      ; 2       ;
; microc:microc_|regfile:banco_|regb~76      ; 2       ;
; microc:microc_|regfile:banco_|regb~116     ; 2       ;
; microc:microc_|regfile:banco_|regb~20      ; 2       ;
; microc:microc_|regfile:banco_|regb~84      ; 2       ;
; microc:microc_|regfile:banco_|regb~52      ; 2       ;
; microc:microc_|alu:alu_|Add0~28            ; 2       ;
; microc:microc_|regfile:banco_|regb~187     ; 2       ;
; microc:microc_|regfile:banco_|regb~122     ; 2       ;
; microc:microc_|regfile:banco_|regb~26      ; 2       ;
; microc:microc_|regfile:banco_|regb~90      ; 2       ;
; microc:microc_|regfile:banco_|regb~58      ; 2       ;
; microc:microc_|regfile:banco_|regb~98      ; 2       ;
; microc:microc_|regfile:banco_|regb~2       ; 2       ;
; microc:microc_|regfile:banco_|regb~34      ; 2       ;
; microc:microc_|regfile:banco_|regb~66      ; 2       ;
; microc:microc_|regfile:banco_|regb~114     ; 2       ;
; microc:microc_|regfile:banco_|regb~18      ; 2       ;
; microc:microc_|regfile:banco_|regb~50      ; 2       ;
; microc:microc_|regfile:banco_|regb~82      ; 2       ;
; microc:microc_|regfile:banco_|regb~106     ; 2       ;
; microc:microc_|regfile:banco_|regb~10      ; 2       ;
; microc:microc_|regfile:banco_|regb~74      ; 2       ;
; microc:microc_|regfile:banco_|regb~42      ; 2       ;
; microc:microc_|alu:alu_|Add0~20            ; 2       ;
; microc:microc_|regfile:banco_|rd1[1]~1     ; 2       ;
; microc:microc_|regfile:banco_|regb~167     ; 2       ;
; microc:microc_|regfile:banco_|regb~121     ; 2       ;
; microc:microc_|regfile:banco_|regb~25      ; 2       ;
; microc:microc_|regfile:banco_|regb~89      ; 2       ;
; microc:microc_|regfile:banco_|regb~57      ; 2       ;
; microc:microc_|regfile:banco_|regb~97      ; 2       ;
; microc:microc_|regfile:banco_|regb~1       ; 2       ;
; microc:microc_|regfile:banco_|regb~33      ; 2       ;
; microc:microc_|regfile:banco_|regb~65      ; 2       ;
; microc:microc_|regfile:banco_|regb~105     ; 2       ;
; microc:microc_|regfile:banco_|regb~9       ; 2       ;
; microc:microc_|regfile:banco_|regb~73      ; 2       ;
; microc:microc_|regfile:banco_|regb~41      ; 2       ;
; microc:microc_|regfile:banco_|regb~113     ; 2       ;
; microc:microc_|regfile:banco_|regb~17      ; 2       ;
; microc:microc_|regfile:banco_|regb~49      ; 2       ;
; microc:microc_|regfile:banco_|regb~81      ; 2       ;
; microc:microc_|alu:alu_|Add0~12            ; 2       ;
; microc:microc_|regfile:banco_|rd1[0]~0     ; 2       ;
; microc:microc_|regfile:banco_|regb~147     ; 2       ;
; microc:microc_|regfile:banco_|regb~120     ; 2       ;
; microc:microc_|regfile:banco_|regb~24      ; 2       ;
; microc:microc_|regfile:banco_|regb~88      ; 2       ;
; microc:microc_|regfile:banco_|regb~56      ; 2       ;
; microc:microc_|regfile:banco_|regb~96      ; 2       ;
; microc:microc_|regfile:banco_|regb~0       ; 2       ;
; microc:microc_|regfile:banco_|regb~32      ; 2       ;
; microc:microc_|regfile:banco_|regb~64      ; 2       ;
; microc:microc_|regfile:banco_|regb~112     ; 2       ;
; microc:microc_|regfile:banco_|regb~16      ; 2       ;
; microc:microc_|regfile:banco_|regb~48      ; 2       ;
; microc:microc_|regfile:banco_|regb~80      ; 2       ;
; microc:microc_|regfile:banco_|regb~104     ; 2       ;
; microc:microc_|regfile:banco_|regb~8       ; 2       ;
; microc:microc_|regfile:banco_|regb~72      ; 2       ;
; microc:microc_|regfile:banco_|regb~40      ; 2       ;
; microc:microc_|memprog:memoria_|mem~78     ; 2       ;
; microc:microc_|memprog:memoria_|mem~77     ; 2       ;
; microc:microc_|registro:ffzero|q[0]        ; 2       ;
; microc:microc_|memprog:memoria_|mem~45     ; 2       ;
; microc:microc_|memprog:memoria_|mem~39     ; 2       ;
; microc:microc_|memprog:memoria_|mem~35     ; 2       ;
; microc:microc_|memprog:memoria_|mem~22     ; 2       ;
; microc:microc_|memprog:memoria_|mem~19     ; 2       ;
; microc:microc_|alu:alu_|Add0~49            ; 2       ;
; e4[7]                                      ; 1       ;
; e1[7]                                      ; 1       ;
; e2[7]                                      ; 1       ;
; e3[7]                                      ; 1       ;
; e4[5]                                      ; 1       ;
; e1[5]                                      ; 1       ;
; e2[5]                                      ; 1       ;
; e3[5]                                      ; 1       ;
; e4[6]                                      ; 1       ;
; e1[6]                                      ; 1       ;
; e3[6]                                      ; 1       ;
; e2[6]                                      ; 1       ;
; e4[3]                                      ; 1       ;
; e1[3]                                      ; 1       ;
; e2[3]                                      ; 1       ;
; e3[3]                                      ; 1       ;
; e4[4]                                      ; 1       ;
; e1[4]                                      ; 1       ;
; e3[4]                                      ; 1       ;
; e2[4]                                      ; 1       ;
; e4[2]                                      ; 1       ;
; e1[2]                                      ; 1       ;
; e2[2]                                      ; 1       ;
; e4[1]                                      ; 1       ;
; e1[1]                                      ; 1       ;
; e2[1]                                      ; 1       ;
; e4[0]                                      ; 1       ;
; e1[0]                                      ; 1       ;
; e2[0]                                      ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[0]~27 ; 1       ;
; uc:uc_|Selector0~5                         ; 1       ;
; microc:microc_|memprog:memoria_|mem~82     ; 1       ;
; microc:microc_|mux2:mux3_|y[7]~33          ; 1       ;
; microc:microc_|mux2:mux3_|y[7]~32          ; 1       ;
; microc:microc_|mux2:mux3_|y[7]~31          ; 1       ;
; microc:microc_|mux2:mux3_|y[5]~29          ; 1       ;
; microc:microc_|mux2:mux3_|y[5]~28          ; 1       ;
; microc:microc_|mux2:mux3_|y[5]~27          ; 1       ;
; microc:microc_|mux2:mux3_|y[5]~26          ; 1       ;
; microc:microc_|mux2:mux3_|y[6]~24          ; 1       ;
; microc:microc_|mux2:mux3_|y[6]~23          ; 1       ;
; microc:microc_|mux2:mux3_|y[6]~22          ; 1       ;
; microc:microc_|mux2:mux3_|y[3]~20          ; 1       ;
; microc:microc_|mux2:mux3_|y[3]~19          ; 1       ;
; microc:microc_|mux2:mux3_|y[3]~18          ; 1       ;
; microc:microc_|mux2:mux3_|y[4]~16          ; 1       ;
; microc:microc_|mux2:mux3_|y[4]~15          ; 1       ;
; microc:microc_|mux2:mux3_|y[4]~14          ; 1       ;
; microc:microc_|mux2:mux3_|y[2]~12          ; 1       ;
; microc:microc_|mux2:mux3_|y[2]~11          ; 1       ;
; microc:microc_|mux2:mux3_|y[2]~10          ; 1       ;
; microc:microc_|mux2:mux3_|y[1]~8           ; 1       ;
; microc:microc_|mux2:mux3_|y[1]~7           ; 1       ;
; microc:microc_|mux2:mux3_|y[1]~6           ; 1       ;
; microc:microc_|regfile:banco_|regb~318     ; 1       ;
; microc:microc_|regfile:banco_|regb~316     ; 1       ;
; microc:microc_|regfile:banco_|regb~314     ; 1       ;
; microc:microc_|regfile:banco_|regb~312     ; 1       ;
; microc:microc_|regfile:banco_|regb~310     ; 1       ;
; microc:microc_|regfile:banco_|regb~308     ; 1       ;
; microc:microc_|regfile:banco_|regb~306     ; 1       ;
; microc:microc_|regfile:banco_|regb~304     ; 1       ;
; microc:microc_|regfile:banco_|regb~302     ; 1       ;
; microc:microc_|regfile:banco_|regb~300     ; 1       ;
; microc:microc_|regfile:banco_|regb~298     ; 1       ;
; microc:microc_|regfile:banco_|regb~296     ; 1       ;
; microc:microc_|regfile:banco_|regb~294     ; 1       ;
; microc:microc_|regfile:banco_|regb~292     ; 1       ;
; microc:microc_|regfile:banco_|regb~290     ; 1       ;
; microc:microc_|regfile:banco_|regb~288     ; 1       ;
; microc:microc_|mux2:mux3_|y[0]~3           ; 1       ;
; microc:microc_|mux2:mux3_|y[0]~1           ; 1       ;
; microc:microc_|mux2:mux3_|y[0]~0           ; 1       ;
; microc:microc_|alu:alu_|WideOr0            ; 1       ;
; microc:microc_|alu:alu_|WideOr0~1          ; 1       ;
; microc:microc_|regfile:banco_|rd1[5]~6     ; 1       ;
; microc:microc_|alu:alu_|Add0~66            ; 1       ;
; microc:microc_|alu:alu_|Add0~64            ; 1       ;
; microc:microc_|alu:alu_|Add0~63            ; 1       ;
; microc:microc_|alu:alu_|Add0~60            ; 1       ;
; microc:microc_|alu:alu_|Add0~57            ; 1       ;
; microc:microc_|regfile:banco_|regb~287     ; 1       ;
; microc:microc_|regfile:banco_|regb~286     ; 1       ;
; microc:microc_|regfile:banco_|regb~285     ; 1       ;
; microc:microc_|regfile:banco_|regb~284     ; 1       ;
; microc:microc_|regfile:banco_|regb~283     ; 1       ;
; microc:microc_|regfile:banco_|regb~282     ; 1       ;
; microc:microc_|regfile:banco_|regb~281     ; 1       ;
; microc:microc_|regfile:banco_|regb~280     ; 1       ;
; microc:microc_|regfile:banco_|regb~279     ; 1       ;
; microc:microc_|regfile:banco_|regb~278     ; 1       ;
; microc:microc_|alu:alu_|Add0~55            ; 1       ;
; microc:microc_|regfile:banco_|regb~276     ; 1       ;
; microc:microc_|regfile:banco_|regb~275     ; 1       ;
; microc:microc_|regfile:banco_|regb~274     ; 1       ;
; microc:microc_|regfile:banco_|regb~273     ; 1       ;
; microc:microc_|regfile:banco_|regb~272     ; 1       ;
; microc:microc_|regfile:banco_|regb~271     ; 1       ;
; microc:microc_|regfile:banco_|regb~270     ; 1       ;
; microc:microc_|regfile:banco_|regb~269     ; 1       ;
; microc:microc_|regfile:banco_|regb~268     ; 1       ;
; microc:microc_|alu:alu_|Add0~53            ; 1       ;
; microc:microc_|alu:alu_|Add0~48            ; 1       ;
; microc:microc_|alu:alu_|Add0~47            ; 1       ;
; microc:microc_|regfile:banco_|regb~266     ; 1       ;
; microc:microc_|regfile:banco_|regb~265     ; 1       ;
; microc:microc_|regfile:banco_|regb~264     ; 1       ;
; microc:microc_|regfile:banco_|regb~263     ; 1       ;
; microc:microc_|regfile:banco_|regb~262     ; 1       ;
; microc:microc_|regfile:banco_|regb~261     ; 1       ;
; microc:microc_|regfile:banco_|regb~260     ; 1       ;
; microc:microc_|regfile:banco_|regb~259     ; 1       ;
; microc:microc_|regfile:banco_|regb~258     ; 1       ;
; microc:microc_|alu:alu_|Add0~46            ; 1       ;
; microc:microc_|regfile:banco_|regb~256     ; 1       ;
; microc:microc_|regfile:banco_|regb~255     ; 1       ;
; microc:microc_|regfile:banco_|regb~254     ; 1       ;
; microc:microc_|regfile:banco_|regb~253     ; 1       ;
; microc:microc_|regfile:banco_|regb~252     ; 1       ;
; microc:microc_|regfile:banco_|regb~251     ; 1       ;
; microc:microc_|regfile:banco_|regb~250     ; 1       ;
; microc:microc_|regfile:banco_|regb~249     ; 1       ;
; microc:microc_|regfile:banco_|regb~248     ; 1       ;
; microc:microc_|alu:alu_|Add0~45            ; 1       ;
; microc:microc_|regfile:banco_|regb~247     ; 1       ;
; microc:microc_|regfile:banco_|regb~246     ; 1       ;
; microc:microc_|regfile:banco_|regb~245     ; 1       ;
; microc:microc_|regfile:banco_|regb~244     ; 1       ;
; microc:microc_|regfile:banco_|regb~243     ; 1       ;
; microc:microc_|regfile:banco_|regb~242     ; 1       ;
; microc:microc_|regfile:banco_|regb~241     ; 1       ;
; microc:microc_|regfile:banco_|regb~240     ; 1       ;
; microc:microc_|regfile:banco_|regb~239     ; 1       ;
; microc:microc_|regfile:banco_|regb~238     ; 1       ;
; microc:microc_|alu:alu_|Add0~43            ; 1       ;
; microc:microc_|regfile:banco_|regb~236     ; 1       ;
; microc:microc_|regfile:banco_|regb~235     ; 1       ;
; microc:microc_|regfile:banco_|regb~234     ; 1       ;
; microc:microc_|regfile:banco_|regb~233     ; 1       ;
; microc:microc_|regfile:banco_|regb~232     ; 1       ;
; microc:microc_|regfile:banco_|regb~231     ; 1       ;
; microc:microc_|regfile:banco_|regb~230     ; 1       ;
; microc:microc_|regfile:banco_|regb~229     ; 1       ;
; microc:microc_|regfile:banco_|regb~228     ; 1       ;
; microc:microc_|alu:alu_|WideOr0~0          ; 1       ;
; microc:microc_|alu:alu_|Add0~41            ; 1       ;
; microc:microc_|regfile:banco_|rd1[4]~3     ; 1       ;
; microc:microc_|alu:alu_|Add0~36            ; 1       ;
; microc:microc_|alu:alu_|Add0~35            ; 1       ;
; microc:microc_|regfile:banco_|regb~226     ; 1       ;
; microc:microc_|regfile:banco_|regb~225     ; 1       ;
; microc:microc_|regfile:banco_|regb~224     ; 1       ;
; microc:microc_|regfile:banco_|regb~223     ; 1       ;
; microc:microc_|regfile:banco_|regb~222     ; 1       ;
; microc:microc_|regfile:banco_|regb~221     ; 1       ;
; microc:microc_|regfile:banco_|regb~220     ; 1       ;
; microc:microc_|regfile:banco_|regb~219     ; 1       ;
; microc:microc_|regfile:banco_|regb~218     ; 1       ;
; microc:microc_|alu:alu_|Add0~34            ; 1       ;
; microc:microc_|regfile:banco_|regb~216     ; 1       ;
; microc:microc_|regfile:banco_|regb~215     ; 1       ;
; microc:microc_|regfile:banco_|regb~214     ; 1       ;
; microc:microc_|regfile:banco_|regb~213     ; 1       ;
; microc:microc_|regfile:banco_|regb~212     ; 1       ;
; microc:microc_|regfile:banco_|regb~211     ; 1       ;
; microc:microc_|regfile:banco_|regb~210     ; 1       ;
; microc:microc_|regfile:banco_|regb~209     ; 1       ;
; microc:microc_|regfile:banco_|regb~208     ; 1       ;
; microc:microc_|alu:alu_|Add0~33            ; 1       ;
; microc:microc_|alu:alu_|Add0~31            ; 1       ;
; microc:microc_|alu:alu_|Add0~30            ; 1       ;
; microc:microc_|regfile:banco_|regb~206     ; 1       ;
; microc:microc_|regfile:banco_|regb~205     ; 1       ;
; microc:microc_|regfile:banco_|regb~204     ; 1       ;
; microc:microc_|regfile:banco_|regb~203     ; 1       ;
; microc:microc_|regfile:banco_|regb~202     ; 1       ;
; microc:microc_|regfile:banco_|regb~201     ; 1       ;
; microc:microc_|regfile:banco_|regb~200     ; 1       ;
; microc:microc_|regfile:banco_|regb~199     ; 1       ;
; microc:microc_|regfile:banco_|regb~198     ; 1       ;
; microc:microc_|alu:alu_|Add0~29            ; 1       ;
; microc:microc_|regfile:banco_|regb~196     ; 1       ;
; microc:microc_|regfile:banco_|regb~195     ; 1       ;
; microc:microc_|regfile:banco_|regb~194     ; 1       ;
; microc:microc_|regfile:banco_|regb~193     ; 1       ;
; microc:microc_|regfile:banco_|regb~192     ; 1       ;
; microc:microc_|regfile:banco_|regb~191     ; 1       ;
; microc:microc_|regfile:banco_|regb~190     ; 1       ;
; microc:microc_|regfile:banco_|regb~189     ; 1       ;
; microc:microc_|regfile:banco_|regb~188     ; 1       ;
; microc:microc_|alu:alu_|Add0~27            ; 1       ;
; microc:microc_|alu:alu_|Add0~26            ; 1       ;
; microc:microc_|regfile:banco_|rd1[2]~2     ; 1       ;
; microc:microc_|alu:alu_|Add0~23            ; 1       ;
; microc:microc_|alu:alu_|Add0~22            ; 1       ;
; microc:microc_|regfile:banco_|regb~186     ; 1       ;
; microc:microc_|regfile:banco_|regb~185     ; 1       ;
; microc:microc_|regfile:banco_|regb~184     ; 1       ;
; microc:microc_|regfile:banco_|regb~183     ; 1       ;
; microc:microc_|regfile:banco_|regb~182     ; 1       ;
; microc:microc_|regfile:banco_|regb~181     ; 1       ;
; microc:microc_|regfile:banco_|regb~180     ; 1       ;
; microc:microc_|regfile:banco_|regb~179     ; 1       ;
; microc:microc_|regfile:banco_|regb~178     ; 1       ;
; microc:microc_|alu:alu_|Add0~21            ; 1       ;
; microc:microc_|regfile:banco_|regb~176     ; 1       ;
; microc:microc_|regfile:banco_|regb~175     ; 1       ;
; microc:microc_|regfile:banco_|regb~174     ; 1       ;
; microc:microc_|regfile:banco_|regb~173     ; 1       ;
; microc:microc_|regfile:banco_|regb~172     ; 1       ;
; microc:microc_|regfile:banco_|regb~171     ; 1       ;
; microc:microc_|regfile:banco_|regb~170     ; 1       ;
; microc:microc_|regfile:banco_|regb~169     ; 1       ;
; microc:microc_|regfile:banco_|regb~168     ; 1       ;
; microc:microc_|alu:alu_|Add0~19            ; 1       ;
; microc:microc_|alu:alu_|Add0~18            ; 1       ;
; microc:microc_|alu:alu_|Add0~15            ; 1       ;
; microc:microc_|alu:alu_|Add0~14            ; 1       ;
; microc:microc_|regfile:banco_|regb~166     ; 1       ;
; microc:microc_|regfile:banco_|regb~165     ; 1       ;
; microc:microc_|regfile:banco_|regb~164     ; 1       ;
; microc:microc_|regfile:banco_|regb~163     ; 1       ;
; microc:microc_|regfile:banco_|regb~162     ; 1       ;
; microc:microc_|regfile:banco_|regb~161     ; 1       ;
; microc:microc_|regfile:banco_|regb~160     ; 1       ;
; microc:microc_|regfile:banco_|regb~159     ; 1       ;
; microc:microc_|regfile:banco_|regb~158     ; 1       ;
; microc:microc_|alu:alu_|Add0~13            ; 1       ;
; microc:microc_|regfile:banco_|regb~156     ; 1       ;
; microc:microc_|regfile:banco_|regb~155     ; 1       ;
; microc:microc_|regfile:banco_|regb~154     ; 1       ;
; microc:microc_|regfile:banco_|regb~153     ; 1       ;
; microc:microc_|regfile:banco_|regb~152     ; 1       ;
; microc:microc_|regfile:banco_|regb~151     ; 1       ;
; microc:microc_|regfile:banco_|regb~150     ; 1       ;
; microc:microc_|regfile:banco_|regb~149     ; 1       ;
; microc:microc_|regfile:banco_|regb~148     ; 1       ;
; microc:microc_|alu:alu_|Add0~11            ; 1       ;
; microc:microc_|alu:alu_|Add0~10            ; 1       ;
; microc:microc_|alu:alu_|Add0~5             ; 1       ;
; microc:microc_|alu:alu_|Add0~4             ; 1       ;
; microc:microc_|regfile:banco_|regb~146     ; 1       ;
; microc:microc_|regfile:banco_|regb~145     ; 1       ;
; microc:microc_|regfile:banco_|regb~144     ; 1       ;
; microc:microc_|regfile:banco_|regb~143     ; 1       ;
; microc:microc_|regfile:banco_|regb~142     ; 1       ;
; microc:microc_|regfile:banco_|regb~141     ; 1       ;
; microc:microc_|regfile:banco_|regb~140     ; 1       ;
; microc:microc_|regfile:banco_|regb~139     ; 1       ;
; microc:microc_|regfile:banco_|regb~138     ; 1       ;
; microc:microc_|alu:alu_|Add0~3             ; 1       ;
; microc:microc_|regfile:banco_|regb~136     ; 1       ;
; microc:microc_|regfile:banco_|regb~135     ; 1       ;
; microc:microc_|regfile:banco_|regb~134     ; 1       ;
; microc:microc_|regfile:banco_|regb~133     ; 1       ;
; microc:microc_|regfile:banco_|regb~132     ; 1       ;
; microc:microc_|regfile:banco_|regb~131     ; 1       ;
; microc:microc_|regfile:banco_|regb~130     ; 1       ;
; microc:microc_|regfile:banco_|regb~129     ; 1       ;
; microc:microc_|regfile:banco_|regb~128     ; 1       ;
; microc:microc_|mux1:mux4_|y[5]~9           ; 1       ;
; microc:microc_|mux1:mux4_|y[6]~8           ; 1       ;
; microc:microc_|mux1:mux4_|y[7]~7           ; 1       ;
; microc:microc_|mux1:mux4_|y[8]~6           ; 1       ;
; microc:microc_|mux1:mux4_|y[9]~5           ; 1       ;
; microc:microc_|mux1:mux4_|y[4]~4           ; 1       ;
; microc:microc_|memprog:memoria_|mem~75     ; 1       ;
; microc:microc_|memprog:memoria_|mem~74     ; 1       ;
; microc:microc_|mux1:mux4_|y[3]~3           ; 1       ;
; microc:microc_|memprog:memoria_|mem~72     ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[0]    ; 1       ;
; uc:uc_|Selector0~3                         ; 1       ;
; uc:uc_|Selector0~2                         ; 1       ;
; microc:microc_|mux1:mux4_|y[0]~2           ; 1       ;
; microc:microc_|memprog:memoria_|mem~70     ; 1       ;
; microc:microc_|memprog:memoria_|mem~69     ; 1       ;
; microc:microc_|mux1:mux4_|y[1]~1           ; 1       ;
; microc:microc_|memprog:memoria_|mem~67     ; 1       ;
; microc:microc_|mux1:mux4_|y[2]~0           ; 1       ;
; microc:microc_|memprog:memoria_|mem~64     ; 1       ;
; microc:microc_|memprog:memoria_|mem~63     ; 1       ;
; microc:microc_|memprog:memoria_|mem~60     ; 1       ;
; microc:microc_|memprog:memoria_|mem~59     ; 1       ;
; microc:microc_|memprog:memoria_|mem~57     ; 1       ;
; microc:microc_|memprog:memoria_|mem~56     ; 1       ;
; microc:microc_|memprog:memoria_|mem~55     ; 1       ;
; microc:microc_|memprog:memoria_|mem~54     ; 1       ;
; microc:microc_|memprog:memoria_|mem~53     ; 1       ;
; microc:microc_|memprog:memoria_|mem~52     ; 1       ;
; microc:microc_|memprog:memoria_|mem~50     ; 1       ;
; microc:microc_|memprog:memoria_|mem~49     ; 1       ;
; microc:microc_|memprog:memoria_|mem~48     ; 1       ;
; microc:microc_|memprog:memoria_|mem~47     ; 1       ;
; microc:microc_|memprog:memoria_|mem~46     ; 1       ;
; microc:microc_|memprog:memoria_|mem~44     ; 1       ;
; microc:microc_|memprog:memoria_|mem~43     ; 1       ;
; microc:microc_|memprog:memoria_|mem~42     ; 1       ;
; microc:microc_|memprog:memoria_|mem~41     ; 1       ;
; microc:microc_|memprog:memoria_|mem~40     ; 1       ;
; microc:microc_|memprog:memoria_|mem~38     ; 1       ;
; microc:microc_|memprog:memoria_|mem~37     ; 1       ;
; microc:microc_|memprog:memoria_|mem~36     ; 1       ;
; microc:microc_|memprog:memoria_|mem~34     ; 1       ;
; microc:microc_|memprog:memoria_|mem~33     ; 1       ;
; microc:microc_|memprog:memoria_|mem~32     ; 1       ;
; microc:microc_|memprog:memoria_|mem~30     ; 1       ;
; microc:microc_|memprog:memoria_|mem~29     ; 1       ;
; microc:microc_|memprog:memoria_|mem~28     ; 1       ;
; microc:microc_|memprog:memoria_|mem~27     ; 1       ;
; microc:microc_|memprog:memoria_|mem~23     ; 1       ;
; microc:microc_|memprog:memoria_|mem~21     ; 1       ;
; microc:microc_|memprog:memoria_|mem~18     ; 1       ;
; microc:microc_|memprog:memoria_|mem~17     ; 1       ;
; microc:microc_|memprog:memoria_|mem~16     ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[9]~25 ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[8]~24 ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[8]~23 ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[7]~22 ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[7]~21 ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[6]~20 ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[6]~19 ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[5]~18 ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[5]~17 ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[4]~16 ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[4]~15 ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[3]~14 ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[3]~13 ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[2]~12 ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[2]~11 ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[1]~10 ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[1]~9  ; 1       ;
; microc:microc_|alu:alu_|Add0~58            ; 1       ;
; microc:microc_|alu:alu_|Add0~52            ; 1       ;
; microc:microc_|alu:alu_|Add0~51            ; 1       ;
; microc:microc_|alu:alu_|Add0~50            ; 1       ;
; microc:microc_|alu:alu_|Add0~40            ; 1       ;
; microc:microc_|alu:alu_|Add0~39            ; 1       ;
; microc:microc_|alu:alu_|Add0~38            ; 1       ;
; microc:microc_|alu:alu_|Add0~37            ; 1       ;
; microc:microc_|alu:alu_|Add0~25            ; 1       ;
; microc:microc_|alu:alu_|Add0~24            ; 1       ;
; microc:microc_|alu:alu_|Add0~17            ; 1       ;
; microc:microc_|alu:alu_|Add0~16            ; 1       ;
; microc:microc_|alu:alu_|Add0~9             ; 1       ;
; microc:microc_|alu:alu_|Add0~8             ; 1       ;
; microc:microc_|alu:alu_|Add0~7             ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[5]    ; 1       ;
; microc:microc_|registro:PC_|q[5]~9         ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[6]    ; 1       ;
; microc:microc_|registro:PC_|q[6]~8         ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[7]    ; 1       ;
; microc:microc_|registro:PC_|q[7]~7         ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[8]    ; 1       ;
; microc:microc_|registro:PC_|q[8]~6         ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[9]    ; 1       ;
; microc:microc_|registro:PC_|q[9]~5         ; 1       ;
; microc:microc_|sum:sumador_|y[9]~18        ; 1       ;
; microc:microc_|sum:sumador_|y[8]~17        ; 1       ;
; microc:microc_|sum:sumador_|y[8]~16        ; 1       ;
; microc:microc_|sum:sumador_|y[7]~15        ; 1       ;
; microc:microc_|sum:sumador_|y[7]~14        ; 1       ;
; microc:microc_|sum:sumador_|y[6]~13        ; 1       ;
; microc:microc_|sum:sumador_|y[6]~12        ; 1       ;
; microc:microc_|sum:sumador_|y[5]~11        ; 1       ;
; microc:microc_|sum:sumador_|y[5]~10        ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[4]    ; 1       ;
; microc:microc_|registro:PC_|q[4]~4         ; 1       ;
; microc:microc_|sum:sumador_|y[4]~9         ; 1       ;
; microc:microc_|sum:sumador_|y[4]~8         ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[3]    ; 1       ;
; microc:microc_|registro:PC_|q[3]~3         ; 1       ;
; microc:microc_|sum:sumador_|y[3]~7         ; 1       ;
; microc:microc_|sum:sumador_|y[3]~6         ; 1       ;
; microc:microc_|registro:PC_|q[0]~2         ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[1]    ; 1       ;
; microc:microc_|registro:PC_|q[1]~1         ; 1       ;
; microc:microc_|retorno_reg:sub_reg|q[2]    ; 1       ;
; microc:microc_|registro:PC_|q[2]~0         ; 1       ;
; microc:microc_|sum:sumador_|y[2]~5         ; 1       ;
; microc:microc_|sum:sumador_|y[2]~4         ; 1       ;
; microc:microc_|sum:sumador_|y[1]~3         ; 1       ;
; microc:microc_|sum:sumador_|y[1]~2         ; 1       ;
; microc:microc_|sum:sumador_|y[0]~1         ; 1       ;
; microc:microc_|sum:sumador_|y[0]~0         ; 1       ;
+--------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,119 / 54,004 ( 2 % ) ;
; C16 interconnects           ; 22 / 2,100 ( 1 % )     ;
; C4 interconnects            ; 731 / 36,000 ( 2 % )   ;
; Direct links                ; 125 / 54,004 ( < 1 % ) ;
; Global clocks               ; 9 / 16 ( 56 % )        ;
; Local interconnects         ; 308 / 18,752 ( 2 % )   ;
; R24 interconnects           ; 45 / 1,900 ( 2 % )     ;
; R4 interconnects            ; 840 / 46,920 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.88) ; Number of LABs  (Total = 40) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 3                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 3                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 29                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.62) ; Number of LABs  (Total = 40) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 32                           ;
; 1 Clock enable                     ; 9                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 16                           ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.88) ; Number of LABs  (Total = 40) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 5                            ;
; 17                                           ; 6                            ;
; 18                                           ; 7                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 3                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.65) ; Number of LABs  (Total = 40) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 1                            ;
; 3                                                ; 2                            ;
; 4                                                ; 1                            ;
; 5                                                ; 1                            ;
; 6                                                ; 0                            ;
; 7                                                ; 1                            ;
; 8                                                ; 10                           ;
; 9                                                ; 2                            ;
; 10                                               ; 4                            ;
; 11                                               ; 4                            ;
; 12                                               ; 2                            ;
; 13                                               ; 1                            ;
; 14                                               ; 1                            ;
; 15                                               ; 0                            ;
; 16                                               ; 2                            ;
; 17                                               ; 0                            ;
; 18                                               ; 3                            ;
; 19                                               ; 0                            ;
; 20                                               ; 2                            ;
; 21                                               ; 2                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 22.90) ; Number of LABs  (Total = 40) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 5                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 7                            ;
; 30                                           ; 7                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                              ;
+-----------------+--------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                 ; Delay Added in ns ;
+-----------------+--------------------------------------+-------------------+
; clk             ; clk                                  ; 27.1              ;
; clk             ; microc:microc_|registro:PC_|q[0],clk ; 24.8              ;
; clk,I/O         ; clk                                  ; 1.7               ;
+-----------------+--------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                  ;
+----------------------------------+-----------------------------------------+-------------------+
; Source Register                  ; Destination Register                    ; Delay Added in ns ;
+----------------------------------+-----------------------------------------+-------------------+
; reset                            ; microc:microc_|retorno_reg:sub_reg|q[0] ; 2.893             ;
; reset                            ; e_s:e_s_|reg_e:sal2|q[6]                ; 2.312             ;
; reset                            ; e_s:e_s_|reg_e:sal2|q[4]                ; 2.312             ;
; reset                            ; e_s:e_s_|reg_e:sal4|q[4]                ; 2.242             ;
; microc:microc_|registro:PC_|q[0] ; e_s:e_s_|mux_out:mux_salida|d1[0]       ; 2.162             ;
; reset                            ; e_s:e_s_|mux_out:mux_salida|d1[0]       ; 2.162             ;
; microc:microc_|registro:PC_|q[3] ; e_s:e_s_|mux_out:mux_salida|d1[0]       ; 2.162             ;
; microc:microc_|registro:PC_|q[6] ; e_s:e_s_|mux_out:mux_salida|d1[0]       ; 2.162             ;
; microc:microc_|registro:PC_|q[7] ; e_s:e_s_|mux_out:mux_salida|d1[0]       ; 2.162             ;
; microc:microc_|registro:PC_|q[8] ; e_s:e_s_|mux_out:mux_salida|d1[0]       ; 2.162             ;
; microc:microc_|registro:PC_|q[9] ; e_s:e_s_|mux_out:mux_salida|d1[0]       ; 2.162             ;
; reset                            ; e_s:e_s_|reg_e:sal3|q[2]                ; 2.156             ;
; reset                            ; e_s:e_s_|reg_e:sal2|q[2]                ; 2.138             ;
; clk                              ; microc:microc_|regfile:banco_|regb~70   ; 2.128             ;
; clk                              ; microc:microc_|regfile:banco_|regb~62   ; 2.121             ;
; clk                              ; microc:microc_|regfile:banco_|regb~43   ; 2.118             ;
; clk                              ; microc:microc_|regfile:banco_|regb~19   ; 2.108             ;
; clk                              ; microc:microc_|regfile:banco_|regb~93   ; 2.089             ;
; clk                              ; microc:microc_|regfile:banco_|regb~61   ; 2.065             ;
; clk                              ; microc:microc_|regfile:banco_|regb~125  ; 2.063             ;
; reset                            ; e_s:e_s_|reg_e:sal3|q[0]                ; 2.049             ;
; reset                            ; e_s:e_s_|reg_e:sal3|q[1]                ; 2.049             ;
; reset                            ; e_s:e_s_|reg_e:sal3|q[3]                ; 2.049             ;
; reset                            ; e_s:e_s_|reg_e:sal3|q[4]                ; 2.049             ;
; reset                            ; e_s:e_s_|reg_e:sal3|q[5]                ; 2.049             ;
; reset                            ; e_s:e_s_|reg_e:sal3|q[6]                ; 2.049             ;
; reset                            ; e_s:e_s_|reg_e:sal3|q[7]                ; 2.049             ;
; clk                              ; microc:microc_|regfile:banco_|regb~86   ; 2.043             ;
; reset                            ; e_s:e_s_|reg_e:sal2|q[7]                ; 2.040             ;
; reset                            ; e_s:e_s_|reg_e:sal2|q[5]                ; 2.039             ;
; reset                            ; e_s:e_s_|reg_e:sal4|q[0]                ; 2.031             ;
; reset                            ; e_s:e_s_|reg_e:sal4|q[1]                ; 2.031             ;
; reset                            ; e_s:e_s_|reg_e:sal4|q[2]                ; 2.031             ;
; reset                            ; e_s:e_s_|reg_e:sal4|q[3]                ; 2.031             ;
; reset                            ; e_s:e_s_|reg_e:sal4|q[5]                ; 2.031             ;
; reset                            ; e_s:e_s_|reg_e:sal4|q[6]                ; 2.031             ;
; reset                            ; e_s:e_s_|reg_e:sal4|q[7]                ; 2.031             ;
; reset                            ; e_s:e_s_|reg_e:sal2|q[0]                ; 2.031             ;
; reset                            ; e_s:e_s_|reg_e:sal2|q[1]                ; 2.031             ;
; reset                            ; e_s:e_s_|reg_e:sal2|q[3]                ; 2.031             ;
; clk                              ; microc:microc_|regfile:banco_|regb~94   ; 2.025             ;
; clk                              ; microc:microc_|regfile:banco_|regb~3    ; 2.015             ;
; clk                              ; microc:microc_|regfile:banco_|regb~29   ; 2.015             ;
; clk                              ; microc:microc_|regfile:banco_|regb~102  ; 1.986             ;
; clk                              ; microc:microc_|regfile:banco_|regb~126  ; 1.899             ;
; clk                              ; microc:microc_|regfile:banco_|regb~117  ; 1.898             ;
; clk                              ; microc:microc_|regfile:banco_|regb~38   ; 1.892             ;
; clk                              ; microc:microc_|regfile:banco_|regb~27   ; 1.865             ;
; clk                              ; microc:microc_|regfile:banco_|regb~66   ; 1.837             ;
; clk                              ; microc:microc_|regfile:banco_|regb~114  ; 1.836             ;
; microc:microc_|registro:PC_|q[0] ; e_s:e_s_|mux_out:mux_salida|d1[1]       ; 1.828             ;
; reset                            ; e_s:e_s_|mux_out:mux_salida|d1[1]       ; 1.828             ;
; microc:microc_|registro:PC_|q[3] ; e_s:e_s_|mux_out:mux_salida|d1[1]       ; 1.828             ;
; microc:microc_|registro:PC_|q[6] ; e_s:e_s_|mux_out:mux_salida|d1[1]       ; 1.828             ;
; microc:microc_|registro:PC_|q[7] ; e_s:e_s_|mux_out:mux_salida|d1[1]       ; 1.828             ;
; microc:microc_|registro:PC_|q[8] ; e_s:e_s_|mux_out:mux_salida|d1[1]       ; 1.828             ;
; microc:microc_|registro:PC_|q[9] ; e_s:e_s_|mux_out:mux_salida|d1[1]       ; 1.828             ;
; clk                              ; microc:microc_|regfile:banco_|regb~54   ; 1.818             ;
; clk                              ; microc:microc_|regfile:banco_|regb~11   ; 1.814             ;
; microc:microc_|registro:PC_|q[0] ; e_s:e_s_|mux_out:mux_salida|d1[3]       ; 1.802             ;
; reset                            ; e_s:e_s_|mux_out:mux_salida|d1[3]       ; 1.802             ;
; microc:microc_|registro:PC_|q[3] ; e_s:e_s_|mux_out:mux_salida|d1[3]       ; 1.802             ;
; microc:microc_|registro:PC_|q[6] ; e_s:e_s_|mux_out:mux_salida|d1[3]       ; 1.802             ;
; microc:microc_|registro:PC_|q[7] ; e_s:e_s_|mux_out:mux_salida|d1[3]       ; 1.802             ;
; microc:microc_|registro:PC_|q[8] ; e_s:e_s_|mux_out:mux_salida|d1[3]       ; 1.802             ;
; microc:microc_|registro:PC_|q[9] ; e_s:e_s_|mux_out:mux_salida|d1[3]       ; 1.802             ;
; clk                              ; microc:microc_|regfile:banco_|regb~22   ; 1.801             ;
; clk                              ; microc:microc_|regfile:banco_|regb~98   ; 1.761             ;
; clk                              ; microc:microc_|regfile:banco_|regb~47   ; 1.715             ;
; clk                              ; microc:microc_|regfile:banco_|regb~109  ; 1.704             ;
; clk                              ; microc:microc_|regfile:banco_|regb~110  ; 1.691             ;
; clk                              ; microc:microc_|regfile:banco_|regb~4    ; 1.687             ;
; clk                              ; microc:microc_|regfile:banco_|regb~14   ; 1.661             ;
; microc:microc_|registro:PC_|q[0] ; e_s:e_s_|mux_out:mux_salida|d0[0]       ; 1.623             ;
; reset                            ; e_s:e_s_|mux_out:mux_salida|d0[0]       ; 1.623             ;
; microc:microc_|registro:PC_|q[3] ; e_s:e_s_|mux_out:mux_salida|d0[0]       ; 1.623             ;
; microc:microc_|registro:PC_|q[6] ; e_s:e_s_|mux_out:mux_salida|d0[0]       ; 1.623             ;
; microc:microc_|registro:PC_|q[7] ; e_s:e_s_|mux_out:mux_salida|d0[0]       ; 1.623             ;
; microc:microc_|registro:PC_|q[8] ; e_s:e_s_|mux_out:mux_salida|d0[0]       ; 1.623             ;
; microc:microc_|registro:PC_|q[9] ; e_s:e_s_|mux_out:mux_salida|d0[0]       ; 1.623             ;
; clk                              ; microc:microc_|regfile:banco_|regb~87   ; 1.595             ;
; clk                              ; microc:microc_|regfile:banco_|regb~37   ; 1.588             ;
; clk                              ; microc:microc_|regfile:banco_|regb~21   ; 1.587             ;
; clk                              ; microc:microc_|regfile:banco_|regb~82   ; 1.581             ;
; clk                              ; microc:microc_|regfile:banco_|regb~71   ; 1.568             ;
; clk                              ; microc:microc_|regfile:banco_|regb~39   ; 1.562             ;
; microc:microc_|registro:PC_|q[0] ; e_s:e_s_|mux_out:mux_salida|d3[1]       ; 1.556             ;
; reset                            ; e_s:e_s_|mux_out:mux_salida|d3[1]       ; 1.556             ;
; microc:microc_|registro:PC_|q[3] ; e_s:e_s_|mux_out:mux_salida|d3[1]       ; 1.556             ;
; microc:microc_|registro:PC_|q[6] ; e_s:e_s_|mux_out:mux_salida|d3[1]       ; 1.556             ;
; microc:microc_|registro:PC_|q[7] ; e_s:e_s_|mux_out:mux_salida|d3[1]       ; 1.556             ;
; microc:microc_|registro:PC_|q[8] ; e_s:e_s_|mux_out:mux_salida|d3[1]       ; 1.556             ;
; microc:microc_|registro:PC_|q[9] ; e_s:e_s_|mux_out:mux_salida|d3[1]       ; 1.556             ;
; clk                              ; microc:microc_|regfile:banco_|regb~111  ; 1.544             ;
; clk                              ; microc:microc_|regfile:banco_|regb~63   ; 1.515             ;
; clk                              ; microc:microc_|regfile:banco_|regb~95   ; 1.513             ;
; clk                              ; microc:microc_|regfile:banco_|regb~118  ; 1.504             ;
; microc:microc_|registro:PC_|q[0] ; e_s:e_s_|mux_out:mux_salida|d1[2]       ; 1.495             ;
; reset                            ; e_s:e_s_|mux_out:mux_salida|d1[2]       ; 1.495             ;
; microc:microc_|registro:PC_|q[3] ; e_s:e_s_|mux_out:mux_salida|d1[2]       ; 1.495             ;
+----------------------------------+-----------------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jun 17 11:12:01 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off scpu -c scpu
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "scpu"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (169085): No exact pin location assignment(s) for 44 pins of 76 total pins
    Info (169086): Pin s2[0] not assigned to an exact location on the device
    Info (169086): Pin s2[1] not assigned to an exact location on the device
    Info (169086): Pin s2[2] not assigned to an exact location on the device
    Info (169086): Pin s2[3] not assigned to an exact location on the device
    Info (169086): Pin s2[4] not assigned to an exact location on the device
    Info (169086): Pin s2[5] not assigned to an exact location on the device
    Info (169086): Pin s2[6] not assigned to an exact location on the device
    Info (169086): Pin s2[7] not assigned to an exact location on the device
    Info (169086): Pin s3[0] not assigned to an exact location on the device
    Info (169086): Pin s3[1] not assigned to an exact location on the device
    Info (169086): Pin s3[2] not assigned to an exact location on the device
    Info (169086): Pin s3[3] not assigned to an exact location on the device
    Info (169086): Pin s3[4] not assigned to an exact location on the device
    Info (169086): Pin s3[5] not assigned to an exact location on the device
    Info (169086): Pin s3[6] not assigned to an exact location on the device
    Info (169086): Pin s3[7] not assigned to an exact location on the device
    Info (169086): Pin s4[0] not assigned to an exact location on the device
    Info (169086): Pin s4[1] not assigned to an exact location on the device
    Info (169086): Pin s4[2] not assigned to an exact location on the device
    Info (169086): Pin s4[3] not assigned to an exact location on the device
    Info (169086): Pin s4[4] not assigned to an exact location on the device
    Info (169086): Pin s4[5] not assigned to an exact location on the device
    Info (169086): Pin s4[6] not assigned to an exact location on the device
    Info (169086): Pin s4[7] not assigned to an exact location on the device
    Info (169086): Pin e4[0] not assigned to an exact location on the device
    Info (169086): Pin e4[1] not assigned to an exact location on the device
    Info (169086): Pin e4[2] not assigned to an exact location on the device
    Info (169086): Pin e3[4] not assigned to an exact location on the device
    Info (169086): Pin e1[4] not assigned to an exact location on the device
    Info (169086): Pin e4[4] not assigned to an exact location on the device
    Info (169086): Pin e3[3] not assigned to an exact location on the device
    Info (169086): Pin e4[3] not assigned to an exact location on the device
    Info (169086): Pin e2[6] not assigned to an exact location on the device
    Info (169086): Pin e3[6] not assigned to an exact location on the device
    Info (169086): Pin e1[6] not assigned to an exact location on the device
    Info (169086): Pin e4[6] not assigned to an exact location on the device
    Info (169086): Pin e3[5] not assigned to an exact location on the device
    Info (169086): Pin e2[5] not assigned to an exact location on the device
    Info (169086): Pin e1[5] not assigned to an exact location on the device
    Info (169086): Pin e4[5] not assigned to an exact location on the device
    Info (169086): Pin e3[7] not assigned to an exact location on the device
    Info (169086): Pin e2[7] not assigned to an exact location on the device
    Info (169086): Pin e1[7] not assigned to an exact location on the device
    Info (169086): Pin e4[7] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 64 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'scpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: microc_|memoria_|mem~31  from: datac  to: combout
    Info (332098): Cell: microc_|memoria_|mem~59  from: dataa  to: combout
    Info (332098): Cell: microc_|memoria_|mem~60  from: dataa  to: combout
    Info (332098): Cell: uc_|WideOr5~0  from: dataa  to: combout
    Info (332098): Cell: uc_|WideOr5~0  from: datab  to: combout
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node uc:uc_|swe 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node e_s:e_s_|mux_out:mux_salida|Decoder0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node e_s:e_s_|mux_out:mux_salida|Decoder0~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node uc:uc_|Equal0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node uc:uc_|rwe1~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node uc:uc_|rwe3~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node uc:uc_|rwe3~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node uc:uc_|rwe3~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node uc:uc_|rwe3~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 44 (unused VREF, 3.3V VCCIO, 20 input, 24 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  30 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 24 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X25_Y0 to location X37_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 42 output pins without output pin load capacitance assignment
    Info (306007): Pin "s1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s3[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "s4[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opcode[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opcode[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opcode[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opcode[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opcode[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "opcode[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "operacion[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "operacion[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "operacion[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "z" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/alumno/Escritorio/scpu/scpu/output_files/scpu.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 408 megabytes
    Info: Processing ended: Wed Jun 17 11:12:28 2015
    Info: Elapsed time: 00:00:27
    Info: Total CPU time (on all processors): 00:00:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/alumno/Escritorio/scpu/scpu/output_files/scpu.fit.smsg.


