# Poznatky 07.02.2023

- vyzkoušet vektory místo skalárů dle [xilinx](https://www.xilinx.com/content/dam/xilinx/support/documents/sw_manuals/xilinx2022_1/ug1399-vitis-hls.pdf) (vyhledat vector)
- zjištění - asi nelze u zcu102 mít více argumentů než index 0-3 tudíž max 4 - nutné rozdělit výpočty a asi využít vectory - pole pro koeficienty
- jiné examples než basic vec add nefungují
- zvětšení DATA_SIZE asi nefunguje aby bylo možné vložit více argumentů do kernelu
- pro zcu - zynq7000 je možné použít asi pouze DATA_SIZE 4096; - zkontrolovat
- HW emulace funguje již normálně, pouze tvrvá načtení emulátoru
- dneska jsem na tom určitě dělal přes 9 hodin a prakticky žádný výsledek, jen samé zkoušení přenosu dat
- ještě je třeba vyzkoušet správnou funkci float, jednou už se to povedlo, zkusit zvětšit rozměr dat v DATA_SIZE a hlavně změnit unit na float a debuggovat, debuggovat, ale float a double by měl normálně fungovat
- možná ještě zkusit fixed types [fixed types](https://docs.xilinx.com/r/en-US/ug1399-vitis-hls/C-Arbitrary-Precision-Fixed-Point-Types?tocId=ZxETdjcRoXYHvIvpszYp9Q)
- pro vektory použít asi

```c++

#include <vector>
 std::vector<int, aligned_allocator<int> > source_in1(DATA_SIZE);
 // parameters
 source_in1[0] = 52;
 source_in1[1] = 53;

```

- NEFUNGUJE - VYZKOUŠENO - CHCE TO VYBUILDINT XCLBIN I KDYŽ BYL VYBUILDĚN, MOŽNÁ ZKUSIT PAK NĚKDY AŽ NEBUDE 3 RÁNO: zkusit ještě example [shift register](https://github.com/Xilinx/Vitis_Accel_Examples/tree/master/cpp_kernels/shift_register)
- nejlepší je, když se blbě píše kód na serveru - odezva větší, než by se mi líbila - připojit se přes ssh přes vscode a navigovat do složky a upravovat kód ve vscode
  ![VS code](./images/20230207/20230207_vscode.png)
- ukončena práce na DP v 3:06
