TimeQuest Timing Analyzer report for Mult_Booth_Top
Sun Jan 09 18:45:10 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_TOP'
 13. Slow 1200mV 85C Model Hold: 'clk_TOP'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_TOP'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk_TOP'
 27. Slow 1200mV 0C Model Hold: 'clk_TOP'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_TOP'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk_TOP'
 40. Fast 1200mV 0C Model Hold: 'clk_TOP'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_TOP'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Mult_Booth_Top                                                    ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C25F324C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk_TOP    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_TOP } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 358.17 MHz ; 250.0 MHz       ; clk_TOP    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; clk_TOP ; -1.792 ; -48.757          ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; clk_TOP ; 0.358 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; clk_TOP ; -3.000 ; -48.000                        ;
+---------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_TOP'                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.792 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[1]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.726      ;
; -1.704 ; Mult_Booth_PO:PO|operacao_parcial[10] ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.424     ; 2.275      ;
; -1.660 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[9]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.062     ; 2.593      ;
; -1.657 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[9]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.062     ; 2.590      ;
; -1.631 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.912      ;
; -1.628 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.909      ;
; -1.610 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.401     ; 2.204      ;
; -1.606 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[1]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.540      ;
; -1.591 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.872      ;
; -1.588 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.869      ;
; -1.572 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[1]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.506      ;
; -1.562 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[1]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.496      ;
; -1.521 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.802      ;
; -1.515 ; Mult_Booth_PO:PO|operacao_parcial[4]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.424     ; 2.086      ;
; -1.514 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.795      ;
; -1.510 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.290      ; 2.795      ;
; -1.507 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[9]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.062     ; 2.440      ;
; -1.501 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.401     ; 2.095      ;
; -1.494 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.401     ; 2.088      ;
; -1.487 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[0]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.421      ;
; -1.478 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.759      ;
; -1.471 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.752      ;
; -1.471 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.752      ;
; -1.468 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.749      ;
; -1.466 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.747      ;
; -1.466 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.747      ;
; -1.463 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.744      ;
; -1.463 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.744      ;
; -1.457 ; Mult_Booth_PO:PO|operacao_parcial[5]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.424     ; 2.028      ;
; -1.451 ; Mult_Booth_PO:PO|operacao_parcial[5]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.424     ; 2.022      ;
; -1.449 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.730      ;
; -1.446 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.727      ;
; -1.438 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.719      ;
; -1.407 ; Mult_Booth_PO:PO|operacao_parcial[4]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.424     ; 1.978      ;
; -1.404 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.685      ;
; -1.400 ; Mult_Booth_PO:PO|operacao_parcial[3]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.427     ; 1.968      ;
; -1.399 ; Mult_Booth_PO:PO|operacao_parcial[4]  ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.424     ; 1.970      ;
; -1.395 ; Mult_Booth_PO:PO|operacao_parcial[6]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.424     ; 1.966      ;
; -1.394 ; Mult_Booth_PO:PO|operacao_parcial[3]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.427     ; 1.962      ;
; -1.394 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.675      ;
; -1.385 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.401     ; 1.979      ;
; -1.385 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.666      ;
; -1.384 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[0]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.318      ;
; -1.384 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[1]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.318      ;
; -1.384 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[2]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.318      ;
; -1.384 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[3]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.318      ;
; -1.384 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[4]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.318      ;
; -1.384 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[5]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.318      ;
; -1.384 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[6]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.318      ;
; -1.384 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.318      ;
; -1.384 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.318      ;
; -1.384 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.318      ;
; -1.384 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.318      ;
; -1.384 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.318      ;
; -1.381 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[2]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.264      ; 2.640      ;
; -1.380 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[9]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.062     ; 2.313      ;
; -1.378 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.401     ; 1.972      ;
; -1.375 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.656      ;
; -1.362 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[0]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.296      ;
; -1.360 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.641      ;
; -1.351 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.632      ;
; -1.349 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.290      ; 2.634      ;
; -1.341 ; Mult_Booth_PO:PO|operacao_parcial[5]  ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.424     ; 1.912      ;
; -1.338 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[2]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.264      ; 2.597      ;
; -1.337 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.618      ;
; -1.335 ; Mult_Booth_PO:PO|operacao_parcial[5]  ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.424     ; 1.906      ;
; -1.333 ; Mult_Booth_PO:PO|operacao_parcial[7]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.424     ; 1.904      ;
; -1.327 ; Mult_Booth_PO:PO|operacao_parcial[7]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.424     ; 1.898      ;
; -1.326 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.607      ;
; -1.321 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.602      ;
; -1.313 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.594      ;
; -1.313 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.594      ;
; -1.311 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.592      ;
; -1.303 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[9]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.062     ; 2.236      ;
; -1.302 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.583      ;
; -1.301 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.582      ;
; -1.294 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.575      ;
; -1.292 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|sel_operacao[0]      ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.062     ; 2.225      ;
; -1.291 ; Mult_Booth_PO:PO|operacao_parcial[4]  ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.424     ; 1.862      ;
; -1.290 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.290      ; 2.575      ;
; -1.285 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[2]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.264      ; 2.544      ;
; -1.284 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[0]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.062     ; 2.217      ;
; -1.284 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[1]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.062     ; 2.217      ;
; -1.284 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[2]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.062     ; 2.217      ;
; -1.284 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[3]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.062     ; 2.217      ;
; -1.284 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[4]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.062     ; 2.217      ;
; -1.284 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[5]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.062     ; 2.217      ;
; -1.284 ; Mult_Booth_PO:PO|operacao_parcial[3]  ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.427     ; 1.852      ;
; -1.283 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.290      ; 2.568      ;
; -1.283 ; Mult_Booth_PO:PO|operacao_parcial[4]  ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.424     ; 1.854      ;
; -1.282 ; Mult_Booth_PO:PO|operacao_parcial[6]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.424     ; 1.853      ;
; -1.279 ; Mult_Booth_PO:PO|operacao_parcial[6]  ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.424     ; 1.850      ;
; -1.279 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[0]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.061     ; 2.213      ;
; -1.278 ; Mult_Booth_PO:PO|operacao_parcial[3]  ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.427     ; 1.846      ;
; -1.276 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.286      ; 2.557      ;
; -1.271 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.290      ; 2.556      ;
; -1.269 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[6]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.401     ; 1.863      ;
; -1.262 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[5]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.401     ; 1.856      ;
; -1.259 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|sel_operacao[0]      ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.062     ; 2.192      ;
; -1.251 ; Mult_Booth_PO:PO|operacao_parcial[8]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.424     ; 1.822      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_TOP'                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PC:PC|state.s1             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|count_reg[1]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|count_reg[2]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; Mult_Booth_PO:PO|count_reg[0]         ; Mult_Booth_PO:PO|count_reg[0]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.580      ;
; 0.433 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|operacao_parcial[11] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.652      ;
; 0.437 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|count_reg[1]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.656      ;
; 0.437 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|count_reg[0]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.656      ;
; 0.440 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[6]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.659      ;
; 0.447 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|mr_reg[2]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.666      ;
; 0.467 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.428      ; 1.052      ;
; 0.510 ; Mult_Booth_PO:PO|operacao_parcial[11] ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.729      ;
; 0.531 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.428      ; 1.116      ;
; 0.534 ; Mult_Booth_PO:PO|mr_reg[2]            ; Mult_Booth_PO:PO|sel_operacao[2]      ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.753      ;
; 0.542 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|mr_reg[5]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.402      ; 1.101      ;
; 0.554 ; Mult_Booth_PO:PO|operacao_parcial[1]  ; Mult_Booth_PO:PO|R_reg[1]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 0.772      ;
; 0.555 ; Mult_Booth_PO:PO|mr_reg[3]            ; Mult_Booth_PO:PO|mr_reg[1]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.774      ;
; 0.566 ; Mult_Booth_PO:PO|operacao_parcial[0]  ; Mult_Booth_PO:PO|R_reg[0]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 0.784      ;
; 0.568 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.150      ;
; 0.570 ; Mult_Booth_PO:PO|R_reg[2]             ; Mult_Booth_PO:PO|R_reg[2]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.152      ;
; 0.571 ; Mult_Booth_PO:PO|R_reg[4]             ; Mult_Booth_PO:PO|R_reg[4]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; Mult_Booth_PO:PO|R_reg[10]            ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; Mult_Booth_PO:PO|R_reg[5]             ; Mult_Booth_PO:PO|R_reg[5]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; Mult_Booth_PO:PO|R_reg[8]             ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; Mult_Booth_PO:PO|R_reg[6]             ; Mult_Booth_PO:PO|R_reg[6]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; Mult_Booth_PO:PO|R_reg[3]             ; Mult_Booth_PO:PO|R_reg[3]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 0.793      ;
; 0.576 ; Mult_Booth_PO:PO|R_reg[7]             ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 0.794      ;
; 0.576 ; Mult_Booth_PO:PO|R_reg[9]             ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 0.794      ;
; 0.576 ; Mult_Booth_PO:PO|R_reg[11]            ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 0.794      ;
; 0.586 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.428      ; 1.171      ;
; 0.605 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[5]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.402      ; 1.164      ;
; 0.628 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[2]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.847      ;
; 0.634 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.216      ;
; 0.635 ; Mult_Booth_PO:PO|mr_reg[6]            ; Mult_Booth_PO:PO|mr_reg[4]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.854      ;
; 0.635 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.217      ;
; 0.665 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|count_reg[2]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.884      ;
; 0.672 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|sel_operacao[2]      ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.891      ;
; 0.677 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PC:PC|state.s2             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.896      ;
; 0.677 ; Mult_Booth_PO:PO|count_reg[0]         ; Mult_Booth_PO:PO|count_reg[2]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.896      ;
; 0.679 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[11] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.898      ;
; 0.680 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|count_reg[1]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.899      ;
; 0.681 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|count_reg[0]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.900      ;
; 0.687 ; Mult_Booth_PO:PO|count_reg[0]         ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.428      ; 1.272      ;
; 0.691 ; Mult_Booth_PO:PO|R_reg[1]             ; Mult_Booth_PO:PO|R_reg[1]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 0.909      ;
; 0.692 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|mr_reg[6]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.911      ;
; 0.695 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PC:PC|state.s1             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.914      ;
; 0.702 ; Mult_Booth_PO:PO|mr_reg[5]            ; Mult_Booth_PO:PO|mr_reg[3]            ; clk_TOP      ; clk_TOP     ; 0.000        ; -0.265     ; 0.594      ;
; 0.742 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[0]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.961      ;
; 0.748 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[1]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.967      ;
; 0.748 ; Mult_Booth_PO:PO|mr_reg[4]            ; Mult_Booth_PO:PO|mr_reg[2]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 0.966      ;
; 0.753 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|count_reg[2]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.972      ;
; 0.759 ; Mult_Booth_PO:PO|R_reg[0]             ; Mult_Booth_PO:PO|R_reg[0]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 0.977      ;
; 0.759 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[4]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 0.978      ;
; 0.765 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.347      ;
; 0.778 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.360      ;
; 0.779 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.361      ;
; 0.779 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.361      ;
; 0.785 ; Mult_Booth_PO:PO|count_reg[0]         ; Mult_Booth_PO:PO|count_reg[1]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 1.004      ;
; 0.788 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|mr_reg[4]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 1.007      ;
; 0.794 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|operacao_parcial[11] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 1.013      ;
; 0.826 ; Mult_Booth_PO:PO|operacao_parcial[1]  ; Mult_Booth_PO:PO|R_reg[2]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.044      ;
; 0.839 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PC:PC|state.s2             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 1.058      ;
; 0.844 ; Mult_Booth_PO:PO|operacao_parcial[0]  ; Mult_Booth_PO:PO|R_reg[1]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.062      ;
; 0.846 ; Mult_Booth_PO:PO|R_reg[5]             ; Mult_Booth_PO:PO|R_reg[6]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; Mult_Booth_PO:PO|operacao_parcial[0]  ; Mult_Booth_PO:PO|R_reg[2]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; Mult_Booth_PO:PO|R_reg[3]             ; Mult_Booth_PO:PO|R_reg[4]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.065      ;
; 0.848 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.430      ;
; 0.848 ; Mult_Booth_PO:PO|R_reg[9]             ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.066      ;
; 0.848 ; Mult_Booth_PO:PO|R_reg[7]             ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.066      ;
; 0.848 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.430      ;
; 0.859 ; Mult_Booth_PO:PO|R_reg[2]             ; Mult_Booth_PO:PO|R_reg[3]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.077      ;
; 0.860 ; Mult_Booth_PO:PO|R_reg[10]            ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; Mult_Booth_PO:PO|R_reg[4]             ; Mult_Booth_PO:PO|R_reg[5]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[1]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; Mult_Booth_PO:PO|R_reg[2]             ; Mult_Booth_PO:PO|R_reg[4]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; Mult_Booth_PO:PO|R_reg[8]             ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; Mult_Booth_PO:PO|R_reg[4]             ; Mult_Booth_PO:PO|R_reg[6]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; Mult_Booth_PO:PO|R_reg[6]             ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.081      ;
; 0.864 ; Mult_Booth_PO:PO|R_reg[8]             ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.082      ;
; 0.865 ; Mult_Booth_PO:PO|R_reg[6]             ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.083      ;
; 0.866 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.448      ;
; 0.867 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[3]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.085      ;
; 0.868 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.450      ;
; 0.869 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.451      ;
; 0.876 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.458      ;
; 0.876 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.458      ;
; 0.877 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.428      ; 1.462      ;
; 0.880 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.462      ;
; 0.888 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.470      ;
; 0.888 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.470      ;
; 0.903 ; Mult_Booth_PO:PO|operacao_parcial[9]  ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 1.122      ;
; 0.921 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.425      ; 1.503      ;
; 0.926 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|sel_operacao[2]      ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 1.145      ;
; 0.936 ; Mult_Booth_PO:PO|operacao_parcial[1]  ; Mult_Booth_PO:PO|R_reg[3]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.154      ;
; 0.938 ; Mult_Booth_PO:PO|operacao_parcial[1]  ; Mult_Booth_PO:PO|R_reg[4]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.156      ;
; 0.945 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PC:PC|state.s2             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.062      ; 1.164      ;
; 0.956 ; Mult_Booth_PO:PO|R_reg[5]             ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.174      ;
; 0.956 ; Mult_Booth_PO:PO|operacao_parcial[0]  ; Mult_Booth_PO:PO|R_reg[3]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.174      ;
; 0.957 ; Mult_Booth_PO:PO|R_reg[3]             ; Mult_Booth_PO:PO|R_reg[5]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.175      ;
; 0.958 ; Mult_Booth_PO:PO|R_reg[9]             ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.061      ; 1.176      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_TOP'                                                                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_TOP ; Rise       ; clk_TOP                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s1             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s2             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[2]      ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[3]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[10] ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[4]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[5]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[6]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[7]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[8]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[5]            ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[2]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s0             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s1             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s2             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[0]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[10]            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[11]            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[1]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[2]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[3]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[4]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[5]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[6]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[7]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[8]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[9]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[0]         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[1]         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[2]         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[1]            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[2]            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[3]            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[4]            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[6]            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[0]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[11] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[1]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[0]            ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[1]            ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[2]            ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[3]            ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[4]            ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[5]            ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[9]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[0]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[1]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[2]      ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|operacao_parcial[3]|clk            ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; clk_TOP~input|o                       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|operacao_parcial[10]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|operacao_parcial[4]|clk            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|operacao_parcial[5]|clk            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|operacao_parcial[6]|clk            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|operacao_parcial[7]|clk            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|operacao_parcial[8]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|mr_reg[5]|clk                      ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; MD_TOP[*]  ; clk_TOP    ; 1.973  ; 2.412  ; Rise       ; clk_TOP         ;
;  MD_TOP[0] ; clk_TOP    ; -0.095 ; 0.025  ; Rise       ; clk_TOP         ;
;  MD_TOP[1] ; clk_TOP    ; 1.681  ; 2.085  ; Rise       ; clk_TOP         ;
;  MD_TOP[2] ; clk_TOP    ; 1.789  ; 2.217  ; Rise       ; clk_TOP         ;
;  MD_TOP[3] ; clk_TOP    ; 1.704  ; 2.199  ; Rise       ; clk_TOP         ;
;  MD_TOP[4] ; clk_TOP    ; 1.973  ; 2.412  ; Rise       ; clk_TOP         ;
;  MD_TOP[5] ; clk_TOP    ; 1.720  ; 2.205  ; Rise       ; clk_TOP         ;
; MR_TOP[*]  ; clk_TOP    ; 2.008  ; 2.470  ; Rise       ; clk_TOP         ;
;  MR_TOP[0] ; clk_TOP    ; 1.556  ; 2.011  ; Rise       ; clk_TOP         ;
;  MR_TOP[1] ; clk_TOP    ; 1.914  ; 2.351  ; Rise       ; clk_TOP         ;
;  MR_TOP[2] ; clk_TOP    ; 1.723  ; 2.141  ; Rise       ; clk_TOP         ;
;  MR_TOP[3] ; clk_TOP    ; 1.760  ; 2.215  ; Rise       ; clk_TOP         ;
;  MR_TOP[4] ; clk_TOP    ; 1.167  ; 1.563  ; Rise       ; clk_TOP         ;
;  MR_TOP[5] ; clk_TOP    ; 2.008  ; 2.470  ; Rise       ; clk_TOP         ;
; rst_TOP    ; clk_TOP    ; -0.257 ; -0.127 ; Rise       ; clk_TOP         ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; MD_TOP[*]  ; clk_TOP    ; 0.384  ; 0.263  ; Rise       ; clk_TOP         ;
;  MD_TOP[0] ; clk_TOP    ; 0.384  ; 0.263  ; Rise       ; clk_TOP         ;
;  MD_TOP[1] ; clk_TOP    ; -1.315 ; -1.708 ; Rise       ; clk_TOP         ;
;  MD_TOP[2] ; clk_TOP    ; -1.419 ; -1.835 ; Rise       ; clk_TOP         ;
;  MD_TOP[3] ; clk_TOP    ; -1.334 ; -1.816 ; Rise       ; clk_TOP         ;
;  MD_TOP[4] ; clk_TOP    ; -1.595 ; -2.021 ; Rise       ; clk_TOP         ;
;  MD_TOP[5] ; clk_TOP    ; -1.349 ; -1.822 ; Rise       ; clk_TOP         ;
; MR_TOP[*]  ; clk_TOP    ; -0.783 ; -1.158 ; Rise       ; clk_TOP         ;
;  MR_TOP[0] ; clk_TOP    ; -1.180 ; -1.615 ; Rise       ; clk_TOP         ;
;  MR_TOP[1] ; clk_TOP    ; -1.525 ; -1.942 ; Rise       ; clk_TOP         ;
;  MR_TOP[2] ; clk_TOP    ; -1.284 ; -1.674 ; Rise       ; clk_TOP         ;
;  MR_TOP[3] ; clk_TOP    ; -1.378 ; -1.812 ; Rise       ; clk_TOP         ;
;  MR_TOP[4] ; clk_TOP    ; -0.783 ; -1.158 ; Rise       ; clk_TOP         ;
;  MR_TOP[5] ; clk_TOP    ; -1.615 ; -2.055 ; Rise       ; clk_TOP         ;
; rst_TOP    ; clk_TOP    ; 0.565  ; 0.423  ; Rise       ; clk_TOP         ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R_TOP[*]   ; clk_TOP    ; 6.653 ; 6.765 ; Rise       ; clk_TOP         ;
;  R_TOP[0]  ; clk_TOP    ; 5.338 ; 5.377 ; Rise       ; clk_TOP         ;
;  R_TOP[1]  ; clk_TOP    ; 5.752 ; 5.799 ; Rise       ; clk_TOP         ;
;  R_TOP[2]  ; clk_TOP    ; 5.495 ; 5.536 ; Rise       ; clk_TOP         ;
;  R_TOP[3]  ; clk_TOP    ; 5.492 ; 5.515 ; Rise       ; clk_TOP         ;
;  R_TOP[4]  ; clk_TOP    ; 5.368 ; 5.416 ; Rise       ; clk_TOP         ;
;  R_TOP[5]  ; clk_TOP    ; 5.504 ; 5.512 ; Rise       ; clk_TOP         ;
;  R_TOP[6]  ; clk_TOP    ; 5.802 ; 5.846 ; Rise       ; clk_TOP         ;
;  R_TOP[7]  ; clk_TOP    ; 5.781 ; 5.823 ; Rise       ; clk_TOP         ;
;  R_TOP[8]  ; clk_TOP    ; 5.758 ; 5.796 ; Rise       ; clk_TOP         ;
;  R_TOP[9]  ; clk_TOP    ; 6.653 ; 6.765 ; Rise       ; clk_TOP         ;
;  R_TOP[10] ; clk_TOP    ; 5.614 ; 5.659 ; Rise       ; clk_TOP         ;
;  R_TOP[11] ; clk_TOP    ; 5.491 ; 5.535 ; Rise       ; clk_TOP         ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R_TOP[*]   ; clk_TOP    ; 5.222 ; 5.259 ; Rise       ; clk_TOP         ;
;  R_TOP[0]  ; clk_TOP    ; 5.222 ; 5.259 ; Rise       ; clk_TOP         ;
;  R_TOP[1]  ; clk_TOP    ; 5.623 ; 5.668 ; Rise       ; clk_TOP         ;
;  R_TOP[2]  ; clk_TOP    ; 5.377 ; 5.415 ; Rise       ; clk_TOP         ;
;  R_TOP[3]  ; clk_TOP    ; 5.374 ; 5.396 ; Rise       ; clk_TOP         ;
;  R_TOP[4]  ; clk_TOP    ; 5.250 ; 5.296 ; Rise       ; clk_TOP         ;
;  R_TOP[5]  ; clk_TOP    ; 5.381 ; 5.389 ; Rise       ; clk_TOP         ;
;  R_TOP[6]  ; clk_TOP    ; 5.671 ; 5.712 ; Rise       ; clk_TOP         ;
;  R_TOP[7]  ; clk_TOP    ; 5.651 ; 5.691 ; Rise       ; clk_TOP         ;
;  R_TOP[8]  ; clk_TOP    ; 5.629 ; 5.665 ; Rise       ; clk_TOP         ;
;  R_TOP[9]  ; clk_TOP    ; 6.536 ; 6.647 ; Rise       ; clk_TOP         ;
;  R_TOP[10] ; clk_TOP    ; 5.488 ; 5.531 ; Rise       ; clk_TOP         ;
;  R_TOP[11] ; clk_TOP    ; 5.373 ; 5.415 ; Rise       ; clk_TOP         ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 397.46 MHz ; 250.0 MHz       ; clk_TOP    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_TOP ; -1.516 ; -39.501         ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_TOP ; 0.312 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_TOP ; -3.000 ; -48.000                       ;
+---------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_TOP'                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.516 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[1]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.456      ;
; -1.450 ; Mult_Booth_PO:PO|operacao_parcial[10] ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.380     ; 2.065      ;
; -1.368 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[9]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.308      ;
; -1.366 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[9]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.306      ;
; -1.361 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.613      ;
; -1.359 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.611      ;
; -1.345 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[1]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.285      ;
; -1.330 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.358     ; 1.967      ;
; -1.322 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[1]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.262      ;
; -1.315 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[1]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.255      ;
; -1.314 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.566      ;
; -1.312 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.564      ;
; -1.259 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.260      ; 2.514      ;
; -1.259 ; Mult_Booth_PO:PO|operacao_parcial[4]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.380     ; 1.874      ;
; -1.245 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[0]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.185      ;
; -1.238 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[9]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.178      ;
; -1.237 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.489      ;
; -1.236 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.488      ;
; -1.236 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.488      ;
; -1.234 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.486      ;
; -1.234 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.486      ;
; -1.232 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.484      ;
; -1.231 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.483      ;
; -1.230 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.358     ; 1.867      ;
; -1.226 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.478      ;
; -1.224 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.476      ;
; -1.214 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.358     ; 1.851      ;
; -1.186 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.438      ;
; -1.184 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.436      ;
; -1.184 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.436      ;
; -1.182 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.434      ;
; -1.179 ; Mult_Booth_PO:PO|operacao_parcial[5]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.380     ; 1.794      ;
; -1.165 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[0]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.105      ;
; -1.165 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[1]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.105      ;
; -1.165 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[2]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.105      ;
; -1.165 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[3]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.105      ;
; -1.165 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[4]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.105      ;
; -1.165 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[5]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.105      ;
; -1.165 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[6]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.105      ;
; -1.165 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.105      ;
; -1.165 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.105      ;
; -1.165 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.105      ;
; -1.165 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.105      ;
; -1.165 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.105      ;
; -1.161 ; Mult_Booth_PO:PO|operacao_parcial[5]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.380     ; 1.776      ;
; -1.159 ; Mult_Booth_PO:PO|operacao_parcial[4]  ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.380     ; 1.774      ;
; -1.150 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[0]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.090      ;
; -1.145 ; Mult_Booth_PO:PO|operacao_parcial[6]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.380     ; 1.760      ;
; -1.142 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.394      ;
; -1.141 ; Mult_Booth_PO:PO|operacao_parcial[4]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.380     ; 1.756      ;
; -1.132 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[2]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.236      ; 2.363      ;
; -1.130 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.358     ; 1.767      ;
; -1.125 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.377      ;
; -1.124 ; Mult_Booth_PO:PO|operacao_parcial[3]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.383     ; 1.736      ;
; -1.123 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.375      ;
; -1.119 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[9]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.059      ;
; -1.117 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.369      ;
; -1.114 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.358     ; 1.751      ;
; -1.108 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.360      ;
; -1.106 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.358      ;
; -1.106 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.358      ;
; -1.106 ; Mult_Booth_PO:PO|operacao_parcial[3]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.383     ; 1.718      ;
; -1.098 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.350      ;
; -1.096 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.348      ;
; -1.088 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.260      ; 2.343      ;
; -1.086 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[2]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.236      ; 2.317      ;
; -1.080 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.332      ;
; -1.079 ; Mult_Booth_PO:PO|operacao_parcial[5]  ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.380     ; 1.694      ;
; -1.072 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[0]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.012      ;
; -1.072 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[1]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.012      ;
; -1.072 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[2]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.012      ;
; -1.072 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[3]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.012      ;
; -1.072 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[4]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.012      ;
; -1.072 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[5]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 2.012      ;
; -1.072 ; Mult_Booth_PO:PO|operacao_parcial[7]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.380     ; 1.687      ;
; -1.065 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.317      ;
; -1.065 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.260      ; 2.320      ;
; -1.061 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.313      ;
; -1.061 ; Mult_Booth_PO:PO|operacao_parcial[5]  ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.380     ; 1.676      ;
; -1.059 ; Mult_Booth_PO:PO|operacao_parcial[4]  ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.380     ; 1.674      ;
; -1.058 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.260      ; 2.313      ;
; -1.054 ; Mult_Booth_PO:PO|operacao_parcial[7]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.380     ; 1.669      ;
; -1.054 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.306      ;
; -1.045 ; Mult_Booth_PO:PO|operacao_parcial[6]  ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.380     ; 1.660      ;
; -1.044 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.296      ;
; -1.043 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[9]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 1.983      ;
; -1.043 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.295      ;
; -1.041 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|sel_operacao[0]      ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 1.981      ;
; -1.041 ; Mult_Booth_PO:PO|operacao_parcial[4]  ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.380     ; 1.656      ;
; -1.032 ; Mult_Booth_PO:PO|operacao_parcial[6]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.380     ; 1.647      ;
; -1.031 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[2]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.236      ; 2.262      ;
; -1.030 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[5]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.358     ; 1.667      ;
; -1.030 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[0]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 1.970      ;
; -1.030 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.260      ; 2.285      ;
; -1.027 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.257      ; 2.279      ;
; -1.024 ; Mult_Booth_PO:PO|operacao_parcial[8]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.380     ; 1.639      ;
; -1.024 ; Mult_Booth_PO:PO|operacao_parcial[3]  ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.383     ; 1.636      ;
; -1.023 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[2]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.236      ; 2.254      ;
; -1.015 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|sel_operacao[0]      ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.055     ; 1.955      ;
; -1.014 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[6]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.358     ; 1.651      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_TOP'                                                                                                                        ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PC:PC|state.s1             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|count_reg[1]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|count_reg[2]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; Mult_Booth_PO:PO|count_reg[0]         ; Mult_Booth_PO:PO|count_reg[0]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.519      ;
; 0.384 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|operacao_parcial[11] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.583      ;
; 0.387 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|count_reg[0]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.586      ;
; 0.388 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|count_reg[1]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.587      ;
; 0.391 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|mr_reg[2]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.590      ;
; 0.396 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[6]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.595      ;
; 0.411 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.383      ; 0.938      ;
; 0.467 ; Mult_Booth_PO:PO|operacao_parcial[11] ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.666      ;
; 0.482 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.383      ; 1.009      ;
; 0.492 ; Mult_Booth_PO:PO|mr_reg[2]            ; Mult_Booth_PO:PO|sel_operacao[2]      ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.691      ;
; 0.497 ; Mult_Booth_PO:PO|operacao_parcial[1]  ; Mult_Booth_PO:PO|R_reg[1]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.696      ;
; 0.500 ; Mult_Booth_PO:PO|mr_reg[3]            ; Mult_Booth_PO:PO|mr_reg[1]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.699      ;
; 0.505 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|mr_reg[5]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.358      ; 1.007      ;
; 0.508 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.032      ;
; 0.510 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.034      ;
; 0.511 ; Mult_Booth_PO:PO|operacao_parcial[0]  ; Mult_Booth_PO:PO|R_reg[0]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; Mult_Booth_PO:PO|R_reg[2]             ; Mult_Booth_PO:PO|R_reg[2]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; Mult_Booth_PO:PO|R_reg[4]             ; Mult_Booth_PO:PO|R_reg[4]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; Mult_Booth_PO:PO|R_reg[10]            ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; Mult_Booth_PO:PO|R_reg[5]             ; Mult_Booth_PO:PO|R_reg[5]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; Mult_Booth_PO:PO|R_reg[6]             ; Mult_Booth_PO:PO|R_reg[6]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; Mult_Booth_PO:PO|R_reg[8]             ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; Mult_Booth_PO:PO|R_reg[3]             ; Mult_Booth_PO:PO|R_reg[3]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; Mult_Booth_PO:PO|R_reg[7]             ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; Mult_Booth_PO:PO|R_reg[9]             ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; Mult_Booth_PO:PO|R_reg[11]            ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.716      ;
; 0.528 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.383      ; 1.055      ;
; 0.561 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[5]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.358      ; 1.063      ;
; 0.565 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[2]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.764      ;
; 0.571 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.095      ;
; 0.572 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.096      ;
; 0.582 ; Mult_Booth_PO:PO|mr_reg[6]            ; Mult_Booth_PO:PO|mr_reg[4]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.781      ;
; 0.591 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|count_reg[2]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.790      ;
; 0.602 ; Mult_Booth_PO:PO|count_reg[0]         ; Mult_Booth_PO:PO|count_reg[2]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.801      ;
; 0.604 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|count_reg[0]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.803      ;
; 0.607 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|count_reg[1]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.806      ;
; 0.608 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PC:PC|state.s2             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.807      ;
; 0.616 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|mr_reg[6]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.815      ;
; 0.616 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|sel_operacao[2]      ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.815      ;
; 0.618 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PC:PC|state.s1             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.817      ;
; 0.623 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[11] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.822      ;
; 0.626 ; Mult_Booth_PO:PO|count_reg[0]         ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.383      ; 1.153      ;
; 0.632 ; Mult_Booth_PO:PO|mr_reg[5]            ; Mult_Booth_PO:PO|mr_reg[3]            ; clk_TOP      ; clk_TOP     ; 0.000        ; -0.237     ; 0.539      ;
; 0.632 ; Mult_Booth_PO:PO|R_reg[1]             ; Mult_Booth_PO:PO|R_reg[1]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.831      ;
; 0.669 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[0]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.868      ;
; 0.669 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.193      ;
; 0.674 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[1]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.873      ;
; 0.676 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|count_reg[2]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.875      ;
; 0.684 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.208      ;
; 0.685 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.209      ;
; 0.685 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.209      ;
; 0.686 ; Mult_Booth_PO:PO|mr_reg[4]            ; Mult_Booth_PO:PO|mr_reg[2]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.885      ;
; 0.689 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[4]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.888      ;
; 0.692 ; Mult_Booth_PO:PO|R_reg[0]             ; Mult_Booth_PO:PO|R_reg[0]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.891      ;
; 0.715 ; Mult_Booth_PO:PO|count_reg[0]         ; Mult_Booth_PO:PO|count_reg[1]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.914      ;
; 0.716 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|mr_reg[4]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.915      ;
; 0.724 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|operacao_parcial[11] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.923      ;
; 0.740 ; Mult_Booth_PO:PO|operacao_parcial[1]  ; Mult_Booth_PO:PO|R_reg[2]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.939      ;
; 0.750 ; Mult_Booth_PO:PO|operacao_parcial[0]  ; Mult_Booth_PO:PO|R_reg[1]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.949      ;
; 0.756 ; Mult_Booth_PO:PO|R_reg[5]             ; Mult_Booth_PO:PO|R_reg[6]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.955      ;
; 0.757 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PC:PC|state.s2             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.956      ;
; 0.757 ; Mult_Booth_PO:PO|operacao_parcial[0]  ; Mult_Booth_PO:PO|R_reg[2]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.956      ;
; 0.759 ; Mult_Booth_PO:PO|R_reg[3]             ; Mult_Booth_PO:PO|R_reg[4]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; Mult_Booth_PO:PO|R_reg[9]             ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; Mult_Booth_PO:PO|R_reg[7]             ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; Mult_Booth_PO:PO|R_reg[2]             ; Mult_Booth_PO:PO|R_reg[3]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; Mult_Booth_PO:PO|R_reg[10]            ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.961      ;
; 0.762 ; Mult_Booth_PO:PO|R_reg[4]             ; Mult_Booth_PO:PO|R_reg[5]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.961      ;
; 0.764 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.288      ;
; 0.766 ; Mult_Booth_PO:PO|R_reg[6]             ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; Mult_Booth_PO:PO|R_reg[8]             ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.965      ;
; 0.768 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.292      ;
; 0.768 ; Mult_Booth_PO:PO|R_reg[2]             ; Mult_Booth_PO:PO|R_reg[4]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.967      ;
; 0.768 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.292      ;
; 0.769 ; Mult_Booth_PO:PO|R_reg[4]             ; Mult_Booth_PO:PO|R_reg[6]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.968      ;
; 0.773 ; Mult_Booth_PO:PO|R_reg[8]             ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.972      ;
; 0.773 ; Mult_Booth_PO:PO|R_reg[6]             ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 0.972      ;
; 0.780 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.383      ; 1.307      ;
; 0.782 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[1]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.054      ; 0.980      ;
; 0.788 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[3]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.054      ; 0.986      ;
; 0.790 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.314      ;
; 0.793 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.317      ;
; 0.795 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.319      ;
; 0.795 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.319      ;
; 0.799 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.323      ;
; 0.804 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.328      ;
; 0.804 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.328      ;
; 0.825 ; Mult_Booth_PO:PO|operacao_parcial[9]  ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 1.024      ;
; 0.829 ; Mult_Booth_PO:PO|operacao_parcial[1]  ; Mult_Booth_PO:PO|R_reg[3]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 1.028      ;
; 0.836 ; Mult_Booth_PO:PO|operacao_parcial[1]  ; Mult_Booth_PO:PO|R_reg[4]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 1.035      ;
; 0.845 ; Mult_Booth_PO:PO|R_reg[5]             ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 1.044      ;
; 0.846 ; Mult_Booth_PO:PO|operacao_parcial[0]  ; Mult_Booth_PO:PO|R_reg[3]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 1.045      ;
; 0.848 ; Mult_Booth_PO:PO|R_reg[3]             ; Mult_Booth_PO:PO|R_reg[5]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 1.047      ;
; 0.849 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PC:PC|state.s2             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 1.048      ;
; 0.849 ; Mult_Booth_PO:PO|R_reg[9]             ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 1.048      ;
; 0.849 ; Mult_Booth_PO:PO|R_reg[7]             ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.055      ; 1.048      ;
; 0.850 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.380      ; 1.374      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_TOP'                                                                     ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_TOP ; Rise       ; clk_TOP                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s1             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s2             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[2]      ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[3]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s0             ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s1             ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s2             ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[0]             ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[10]            ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[11]            ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[1]             ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[2]             ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[3]             ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[4]             ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[5]             ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[6]             ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[7]             ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[8]             ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[9]             ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[0]         ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[1]         ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[2]         ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[1]            ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[2]            ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[3]            ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[4]            ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[6]            ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[0]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[11] ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[1]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[0]            ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[1]            ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[2]            ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[3]            ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[4]            ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[5]            ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[9]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[0]      ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[1]      ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[2]      ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[10] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[4]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[5]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[6]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[7]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[8]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[5]            ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[2]  ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|operacao_parcial[3]|clk            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PC|state.s0|clk                       ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PC|state.s1|clk                       ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PC|state.s2|clk                       ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|R_reg[0]|clk                       ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|R_reg[10]|clk                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|R_reg[11]|clk                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|R_reg[1]|clk                       ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|R_reg[2]|clk                       ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; MD_TOP[*]  ; clk_TOP    ; 1.703  ; 2.050  ; Rise       ; clk_TOP         ;
;  MD_TOP[0] ; clk_TOP    ; -0.083 ; 0.094  ; Rise       ; clk_TOP         ;
;  MD_TOP[1] ; clk_TOP    ; 1.437  ; 1.770  ; Rise       ; clk_TOP         ;
;  MD_TOP[2] ; clk_TOP    ; 1.530  ; 1.892  ; Rise       ; clk_TOP         ;
;  MD_TOP[3] ; clk_TOP    ; 1.455  ; 1.861  ; Rise       ; clk_TOP         ;
;  MD_TOP[4] ; clk_TOP    ; 1.703  ; 2.050  ; Rise       ; clk_TOP         ;
;  MD_TOP[5] ; clk_TOP    ; 1.468  ; 1.868  ; Rise       ; clk_TOP         ;
; MR_TOP[*]  ; clk_TOP    ; 1.731  ; 2.095  ; Rise       ; clk_TOP         ;
;  MR_TOP[0] ; clk_TOP    ; 1.315  ; 1.685  ; Rise       ; clk_TOP         ;
;  MR_TOP[1] ; clk_TOP    ; 1.643  ; 1.989  ; Rise       ; clk_TOP         ;
;  MR_TOP[2] ; clk_TOP    ; 1.464  ; 1.799  ; Rise       ; clk_TOP         ;
;  MR_TOP[3] ; clk_TOP    ; 1.514  ; 1.875  ; Rise       ; clk_TOP         ;
;  MR_TOP[4] ; clk_TOP    ; 0.972  ; 1.285  ; Rise       ; clk_TOP         ;
;  MR_TOP[5] ; clk_TOP    ; 1.731  ; 2.095  ; Rise       ; clk_TOP         ;
; rst_TOP    ; clk_TOP    ; -0.231 ; -0.046 ; Rise       ; clk_TOP         ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; MD_TOP[*]  ; clk_TOP    ; 0.342  ; 0.166  ; Rise       ; clk_TOP         ;
;  MD_TOP[0] ; clk_TOP    ; 0.342  ; 0.166  ; Rise       ; clk_TOP         ;
;  MD_TOP[1] ; clk_TOP    ; -1.114 ; -1.438 ; Rise       ; clk_TOP         ;
;  MD_TOP[2] ; clk_TOP    ; -1.204 ; -1.555 ; Rise       ; clk_TOP         ;
;  MD_TOP[3] ; clk_TOP    ; -1.129 ; -1.524 ; Rise       ; clk_TOP         ;
;  MD_TOP[4] ; clk_TOP    ; -1.369 ; -1.707 ; Rise       ; clk_TOP         ;
;  MD_TOP[5] ; clk_TOP    ; -1.142 ; -1.531 ; Rise       ; clk_TOP         ;
; MR_TOP[*]  ; clk_TOP    ; -0.632 ; -0.932 ; Rise       ; clk_TOP         ;
;  MR_TOP[0] ; clk_TOP    ; -0.983 ; -1.340 ; Rise       ; clk_TOP         ;
;  MR_TOP[1] ; clk_TOP    ; -1.299 ; -1.630 ; Rise       ; clk_TOP         ;
;  MR_TOP[2] ; clk_TOP    ; -1.075 ; -1.390 ; Rise       ; clk_TOP         ;
;  MR_TOP[3] ; clk_TOP    ; -1.176 ; -1.522 ; Rise       ; clk_TOP         ;
;  MR_TOP[4] ; clk_TOP    ; -0.632 ; -0.932 ; Rise       ; clk_TOP         ;
;  MR_TOP[5] ; clk_TOP    ; -1.383 ; -1.731 ; Rise       ; clk_TOP         ;
; rst_TOP    ; clk_TOP    ; 0.506  ; 0.314  ; Rise       ; clk_TOP         ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R_TOP[*]   ; clk_TOP    ; 6.371 ; 6.452 ; Rise       ; clk_TOP         ;
;  R_TOP[0]  ; clk_TOP    ; 5.061 ; 5.080 ; Rise       ; clk_TOP         ;
;  R_TOP[1]  ; clk_TOP    ; 5.447 ; 5.444 ; Rise       ; clk_TOP         ;
;  R_TOP[2]  ; clk_TOP    ; 5.212 ; 5.221 ; Rise       ; clk_TOP         ;
;  R_TOP[3]  ; clk_TOP    ; 5.209 ; 5.201 ; Rise       ; clk_TOP         ;
;  R_TOP[4]  ; clk_TOP    ; 5.087 ; 5.107 ; Rise       ; clk_TOP         ;
;  R_TOP[5]  ; clk_TOP    ; 5.212 ; 5.182 ; Rise       ; clk_TOP         ;
;  R_TOP[6]  ; clk_TOP    ; 5.491 ; 5.504 ; Rise       ; clk_TOP         ;
;  R_TOP[7]  ; clk_TOP    ; 5.474 ; 5.484 ; Rise       ; clk_TOP         ;
;  R_TOP[8]  ; clk_TOP    ; 5.455 ; 5.458 ; Rise       ; clk_TOP         ;
;  R_TOP[9]  ; clk_TOP    ; 6.371 ; 6.452 ; Rise       ; clk_TOP         ;
;  R_TOP[10] ; clk_TOP    ; 5.315 ; 5.307 ; Rise       ; clk_TOP         ;
;  R_TOP[11] ; clk_TOP    ; 5.209 ; 5.213 ; Rise       ; clk_TOP         ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R_TOP[*]   ; clk_TOP    ; 4.956 ; 4.974 ; Rise       ; clk_TOP         ;
;  R_TOP[0]  ; clk_TOP    ; 4.956 ; 4.974 ; Rise       ; clk_TOP         ;
;  R_TOP[1]  ; clk_TOP    ; 5.330 ; 5.328 ; Rise       ; clk_TOP         ;
;  R_TOP[2]  ; clk_TOP    ; 5.106 ; 5.114 ; Rise       ; clk_TOP         ;
;  R_TOP[3]  ; clk_TOP    ; 5.103 ; 5.095 ; Rise       ; clk_TOP         ;
;  R_TOP[4]  ; clk_TOP    ; 4.981 ; 5.000 ; Rise       ; clk_TOP         ;
;  R_TOP[5]  ; clk_TOP    ; 5.101 ; 5.072 ; Rise       ; clk_TOP         ;
;  R_TOP[6]  ; clk_TOP    ; 5.373 ; 5.385 ; Rise       ; clk_TOP         ;
;  R_TOP[7]  ; clk_TOP    ; 5.356 ; 5.365 ; Rise       ; clk_TOP         ;
;  R_TOP[8]  ; clk_TOP    ; 5.339 ; 5.341 ; Rise       ; clk_TOP         ;
;  R_TOP[9]  ; clk_TOP    ; 6.265 ; 6.346 ; Rise       ; clk_TOP         ;
;  R_TOP[10] ; clk_TOP    ; 5.202 ; 5.193 ; Rise       ; clk_TOP         ;
;  R_TOP[11] ; clk_TOP    ; 5.102 ; 5.106 ; Rise       ; clk_TOP         ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_TOP ; -0.572 ; -10.817         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_TOP ; 0.186 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_TOP ; -3.000 ; -50.703                       ;
+---------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_TOP'                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.572 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[1]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.036     ; 1.523      ;
; -0.498 ; Mult_Booth_PO:PO|operacao_parcial[10] ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.230     ; 1.255      ;
; -0.486 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[1]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.036     ; 1.437      ;
; -0.482 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.618      ;
; -0.482 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.618      ;
; -0.480 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[9]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.430      ;
; -0.480 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[9]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.430      ;
; -0.447 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[1]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.036     ; 1.398      ;
; -0.443 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.579      ;
; -0.441 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.577      ;
; -0.441 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.577      ;
; -0.440 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[1]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.036     ; 1.391      ;
; -0.435 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.219     ; 1.203      ;
; -0.431 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.567      ;
; -0.426 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.152      ; 1.565      ;
; -0.414 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.219     ; 1.182      ;
; -0.402 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.538      ;
; -0.402 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.538      ;
; -0.401 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.537      ;
; -0.395 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.531      ;
; -0.395 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.531      ;
; -0.395 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.531      ;
; -0.395 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.531      ;
; -0.395 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.531      ;
; -0.393 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[9]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.343      ;
; -0.388 ; Mult_Booth_PO:PO|md_reg[2]            ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.524      ;
; -0.388 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.524      ;
; -0.384 ; Mult_Booth_PO:PO|operacao_parcial[5]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.230     ; 1.141      ;
; -0.380 ; Mult_Booth_PO:PO|operacao_parcial[5]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.230     ; 1.137      ;
; -0.375 ; Mult_Booth_PO:PO|operacao_parcial[4]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.230     ; 1.132      ;
; -0.371 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[0]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.036     ; 1.322      ;
; -0.367 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.219     ; 1.135      ;
; -0.362 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.498      ;
; -0.355 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.491      ;
; -0.354 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.490      ;
; -0.350 ; Mult_Booth_PO:PO|operacao_parcial[3]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.233     ; 1.104      ;
; -0.350 ; Mult_Booth_PO:PO|operacao_parcial[4]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.230     ; 1.107      ;
; -0.348 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.484      ;
; -0.346 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.219     ; 1.114      ;
; -0.346 ; Mult_Booth_PO:PO|operacao_parcial[3]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.233     ; 1.100      ;
; -0.345 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.481      ;
; -0.341 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[2]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.139      ; 1.467      ;
; -0.341 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.477      ;
; -0.340 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.152      ; 1.479      ;
; -0.334 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.470      ;
; -0.330 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.466      ;
; -0.324 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[9]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.274      ;
; -0.316 ; Mult_Booth_PO:PO|operacao_parcial[5]  ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.230     ; 1.073      ;
; -0.315 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.451      ;
; -0.315 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[0]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.036     ; 1.266      ;
; -0.312 ; Mult_Booth_PO:PO|operacao_parcial[10] ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.230     ; 1.069      ;
; -0.312 ; Mult_Booth_PO:PO|operacao_parcial[5]  ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.230     ; 1.069      ;
; -0.309 ; Mult_Booth_PO:PO|operacao_parcial[7]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.230     ; 1.066      ;
; -0.308 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.444      ;
; -0.308 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.444      ;
; -0.307 ; Mult_Booth_PO:PO|operacao_parcial[4]  ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.230     ; 1.064      ;
; -0.306 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.442      ;
; -0.305 ; Mult_Booth_PO:PO|operacao_parcial[7]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.230     ; 1.062      ;
; -0.304 ; Mult_Booth_PO:PO|operacao_parcial[6]  ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.230     ; 1.061      ;
; -0.303 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|sel_operacao[0]      ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.038     ; 1.252      ;
; -0.301 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.152      ; 1.440      ;
; -0.301 ; Mult_Booth_PO:PO|md_reg[3]            ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.437      ;
; -0.300 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.436      ;
; -0.299 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.219     ; 1.067      ;
; -0.299 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.435      ;
; -0.299 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[2]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.139      ; 1.425      ;
; -0.297 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[9]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.247      ;
; -0.297 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[0]  ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.036     ; 1.248      ;
; -0.294 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[0]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.244      ;
; -0.294 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[1]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.244      ;
; -0.294 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[2]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.244      ;
; -0.294 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[3]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.244      ;
; -0.294 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[4]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.244      ;
; -0.294 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[5]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.244      ;
; -0.294 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[6]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.244      ;
; -0.294 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.244      ;
; -0.294 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.244      ;
; -0.294 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.244      ;
; -0.294 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.244      ;
; -0.294 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.244      ;
; -0.294 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.152      ; 1.433      ;
; -0.288 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.152      ; 1.427      ;
; -0.286 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.422      ;
; -0.285 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.421      ;
; -0.282 ; Mult_Booth_PO:PO|operacao_parcial[3]  ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.233     ; 1.036      ;
; -0.282 ; Mult_Booth_PO:PO|operacao_parcial[4]  ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.230     ; 1.039      ;
; -0.281 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|sel_operacao[0]      ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.037     ; 1.231      ;
; -0.278 ; Mult_Booth_PO:PO|operacao_parcial[2]  ; Mult_Booth_PO:PO|R_reg[6]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.219     ; 1.046      ;
; -0.278 ; Mult_Booth_PO:PO|operacao_parcial[3]  ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.233     ; 1.032      ;
; -0.278 ; Mult_Booth_PO:PO|md_reg[1]            ; Mult_Booth_PO:PO|operacao_parcial[2]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.139      ; 1.404      ;
; -0.275 ; Mult_Booth_PO:PO|operacao_parcial[6]  ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.230     ; 1.032      ;
; -0.267 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.403      ;
; -0.266 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[0]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.038     ; 1.215      ;
; -0.266 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[1]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.038     ; 1.215      ;
; -0.266 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[2]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.038     ; 1.215      ;
; -0.266 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[3]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.038     ; 1.215      ;
; -0.266 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[4]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.038     ; 1.215      ;
; -0.266 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|md_reg[5]            ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.038     ; 1.215      ;
; -0.248 ; Mult_Booth_PO:PO|operacao_parcial[5]  ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 1.000        ; -0.230     ; 1.005      ;
; -0.246 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 1.000        ; 0.149      ; 1.382      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_TOP'                                                                                                                        ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PC:PC|state.s1             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|count_reg[1]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|count_reg[2]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; Mult_Booth_PO:PO|count_reg[0]         ; Mult_Booth_PO:PO|count_reg[0]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.314      ;
; 0.233 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[6]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.354      ;
; 0.234 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|operacao_parcial[11] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.355      ;
; 0.237 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|count_reg[0]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.358      ;
; 0.238 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|count_reg[1]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.359      ;
; 0.240 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|mr_reg[2]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.361      ;
; 0.255 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.233      ; 0.572      ;
; 0.262 ; Mult_Booth_PO:PO|operacao_parcial[11] ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.383      ;
; 0.271 ; Mult_Booth_PO:PO|mr_reg[2]            ; Mult_Booth_PO:PO|sel_operacao[2]      ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.036      ; 0.391      ;
; 0.281 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.233      ; 0.598      ;
; 0.294 ; Mult_Booth_PO:PO|operacao_parcial[1]  ; Mult_Booth_PO:PO|R_reg[1]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.415      ;
; 0.296 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|mr_reg[5]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.219      ; 0.599      ;
; 0.296 ; Mult_Booth_PO:PO|mr_reg[3]            ; Mult_Booth_PO:PO|mr_reg[1]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.417      ;
; 0.303 ; Mult_Booth_PO:PO|operacao_parcial[0]  ; Mult_Booth_PO:PO|R_reg[0]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; Mult_Booth_PO:PO|R_reg[2]             ; Mult_Booth_PO:PO|R_reg[2]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; Mult_Booth_PO:PO|R_reg[4]             ; Mult_Booth_PO:PO|R_reg[4]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; Mult_Booth_PO:PO|R_reg[5]             ; Mult_Booth_PO:PO|R_reg[5]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Mult_Booth_PO:PO|R_reg[6]             ; Mult_Booth_PO:PO|R_reg[6]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Mult_Booth_PO:PO|R_reg[10]            ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; Mult_Booth_PO:PO|R_reg[7]             ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.231      ; 0.621      ;
; 0.306 ; Mult_Booth_PO:PO|R_reg[8]             ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; Mult_Booth_PO:PO|R_reg[11]            ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; Mult_Booth_PO:PO|R_reg[3]             ; Mult_Booth_PO:PO|R_reg[3]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.231      ; 0.622      ;
; 0.307 ; Mult_Booth_PO:PO|R_reg[9]             ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.428      ;
; 0.312 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.233      ; 0.629      ;
; 0.319 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[5]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.219      ; 0.622      ;
; 0.327 ; Mult_Booth_PO:PO|mr_reg[6]            ; Mult_Booth_PO:PO|mr_reg[4]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.448      ;
; 0.336 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[2]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.457      ;
; 0.345 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[7]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.231      ; 0.660      ;
; 0.345 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.231      ; 0.660      ;
; 0.353 ; Mult_Booth_PO:PO|sel_operacao[2]      ; Mult_Booth_PO:PO|operacao_parcial[11] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.038      ; 0.475      ;
; 0.355 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|sel_operacao[2]      ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.036      ; 0.475      ;
; 0.363 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|count_reg[2]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.484      ;
; 0.363 ; Mult_Booth_PO:PO|R_reg[1]             ; Mult_Booth_PO:PO|R_reg[1]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.484      ;
; 0.364 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PC:PC|state.s2             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.485      ;
; 0.367 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|count_reg[1]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.488      ;
; 0.368 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|count_reg[0]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.489      ;
; 0.369 ; Mult_Booth_PO:PO|mr_reg[5]            ; Mult_Booth_PO:PO|mr_reg[3]            ; clk_TOP      ; clk_TOP     ; 0.000        ; -0.139     ; 0.314      ;
; 0.369 ; Mult_Booth_PO:PO|count_reg[0]         ; Mult_Booth_PO:PO|count_reg[2]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.490      ;
; 0.370 ; Mult_Booth_PO:PO|count_reg[0]         ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.233      ; 0.687      ;
; 0.371 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|mr_reg[6]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.492      ;
; 0.375 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PC:PC|state.s1             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.496      ;
; 0.389 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[0]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.510      ;
; 0.389 ; Mult_Booth_PO:PO|mr_reg[4]            ; Mult_Booth_PO:PO|mr_reg[2]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.510      ;
; 0.394 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[1]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.515      ;
; 0.395 ; Mult_Booth_PO:PO|R_reg[0]             ; Mult_Booth_PO:PO|R_reg[0]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.516      ;
; 0.397 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[4]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.518      ;
; 0.403 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|count_reg[2]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.524      ;
; 0.413 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|mr_reg[4]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.534      ;
; 0.418 ; Mult_Booth_PO:PO|count_reg[0]         ; Mult_Booth_PO:PO|count_reg[1]         ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.539      ;
; 0.422 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|operacao_parcial[11] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.543      ;
; 0.438 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.230      ; 0.752      ;
; 0.442 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.230      ; 0.756      ;
; 0.442 ; Mult_Booth_PO:PO|operacao_parcial[1]  ; Mult_Booth_PO:PO|R_reg[2]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.563      ;
; 0.446 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.230      ; 0.760      ;
; 0.447 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.230      ; 0.761      ;
; 0.451 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.231      ; 0.766      ;
; 0.451 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.231      ; 0.766      ;
; 0.453 ; Mult_Booth_PO:PO|R_reg[5]             ; Mult_Booth_PO:PO|R_reg[6]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; Mult_Booth_PO:PO|R_reg[7]             ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; Mult_Booth_PO:PO|count_reg[2]         ; Mult_Booth_PC:PC|state.s2             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; Mult_Booth_PO:PO|sel_operacao[0]      ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.231      ; 0.770      ;
; 0.455 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.230      ; 0.769      ;
; 0.455 ; Mult_Booth_PO:PO|R_reg[3]             ; Mult_Booth_PO:PO|R_reg[4]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; Mult_Booth_PO:PO|R_reg[9]             ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; Mult_Booth_PO:PO|operacao_parcial[0]  ; Mult_Booth_PO:PO|R_reg[1]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[1]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.036      ; 0.576      ;
; 0.459 ; Mult_Booth_PO:PO|operacao_parcial[0]  ; Mult_Booth_PO:PO|R_reg[2]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[4]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.230      ; 0.773      ;
; 0.461 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|mr_reg[3]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.036      ; 0.581      ;
; 0.463 ; Mult_Booth_PO:PO|R_reg[4]             ; Mult_Booth_PO:PO|R_reg[5]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; Mult_Booth_PO:PO|R_reg[2]             ; Mult_Booth_PO:PO|R_reg[3]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; Mult_Booth_PO:PO|R_reg[10]            ; Mult_Booth_PO:PO|R_reg[11]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; Mult_Booth_PO:PO|R_reg[6]             ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; Mult_Booth_PO:PO|R_reg[8]             ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.230      ; 0.779      ;
; 0.466 ; Mult_Booth_PO:PO|R_reg[4]             ; Mult_Booth_PO:PO|R_reg[6]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; Mult_Booth_PO:PO|R_reg[2]             ; Mult_Booth_PO:PO|R_reg[4]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[8]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.230      ; 0.781      ;
; 0.467 ; Mult_Booth_PO:PO|R_reg[6]             ; Mult_Booth_PO:PO|R_reg[8]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.230      ; 0.782      ;
; 0.468 ; Mult_Booth_PO:PO|R_reg[8]             ; Mult_Booth_PO:PO|R_reg[10]            ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.589      ;
; 0.473 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[10] ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.231      ; 0.788      ;
; 0.473 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[6]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.231      ; 0.788      ;
; 0.474 ; Mult_Booth_PO:PO|operacao_parcial[9]  ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.038      ; 0.596      ;
; 0.480 ; Mult_Booth_PO:PO|md_reg[0]            ; Mult_Booth_PO:PO|operacao_parcial[5]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.231      ; 0.795      ;
; 0.481 ; Mult_Booth_PC:PC|state.s0             ; Mult_Booth_PO:PO|operacao_parcial[3]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.233      ; 0.798      ;
; 0.487 ; Mult_Booth_PC:PC|state.s1             ; Mult_Booth_PO:PO|sel_operacao[2]      ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.036      ; 0.607      ;
; 0.505 ; Mult_Booth_PO:PO|operacao_parcial[1]  ; Mult_Booth_PO:PO|R_reg[3]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.626      ;
; 0.508 ; Mult_Booth_PO:PO|operacao_parcial[1]  ; Mult_Booth_PO:PO|R_reg[4]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; Mult_Booth_PO:PO|count_reg[1]         ; Mult_Booth_PC:PC|state.s2             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.630      ;
; 0.511 ; Mult_Booth_PO:PO|sel_operacao[1]      ; Mult_Booth_PO:PO|operacao_parcial[2]  ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.220      ; 0.815      ;
; 0.511 ; Mult_Booth_PO:PO|R_reg[1]             ; Mult_Booth_PO:PO|R_reg[2]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.632      ;
; 0.516 ; Mult_Booth_PO:PO|R_reg[5]             ; Mult_Booth_PO:PO|R_reg[7]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; Mult_Booth_PO:PO|R_reg[7]             ; Mult_Booth_PO:PO|R_reg[9]             ; clk_TOP      ; clk_TOP     ; 0.000        ; 0.037      ; 0.638      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_TOP'                                                                     ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_TOP ; Rise       ; clk_TOP                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s1             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s2             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[2]      ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[3]  ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[10] ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[4]  ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[5]  ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[6]  ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[7]  ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[8]  ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[5]            ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s0             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s1             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PC:PC|state.s2             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[0]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[10]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[11]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[1]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[2]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[3]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[4]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[5]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[6]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[7]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[8]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|R_reg[9]             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[0]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[1]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|count_reg[2]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[0]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[1]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[2]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[3]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[4]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|md_reg[5]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[1]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[2]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[3]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[4]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|mr_reg[6]            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|operacao_parcial[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[0]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[1]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_TOP ; Rise       ; Mult_Booth_PO:PO|sel_operacao[2]      ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|operacao_parcial[3]|clk            ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|operacao_parcial[10]|clk           ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|operacao_parcial[4]|clk            ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|operacao_parcial[5]|clk            ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|operacao_parcial[6]|clk            ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|operacao_parcial[7]|clk            ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|operacao_parcial[8]|clk            ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|mr_reg[5]|clk                      ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; clk_TOP ; Rise       ; PO|operacao_parcial[2]|clk            ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; MD_TOP[*]  ; clk_TOP    ; 1.095  ; 1.695 ; Rise       ; clk_TOP         ;
;  MD_TOP[0] ; clk_TOP    ; -0.060 ; 0.238 ; Rise       ; clk_TOP         ;
;  MD_TOP[1] ; clk_TOP    ; 0.923  ; 1.493 ; Rise       ; clk_TOP         ;
;  MD_TOP[2] ; clk_TOP    ; 0.990  ; 1.583 ; Rise       ; clk_TOP         ;
;  MD_TOP[3] ; clk_TOP    ; 0.958  ; 1.573 ; Rise       ; clk_TOP         ;
;  MD_TOP[4] ; clk_TOP    ; 1.095  ; 1.695 ; Rise       ; clk_TOP         ;
;  MD_TOP[5] ; clk_TOP    ; 0.971  ; 1.579 ; Rise       ; clk_TOP         ;
; MR_TOP[*]  ; clk_TOP    ; 1.104  ; 1.731 ; Rise       ; clk_TOP         ;
;  MR_TOP[0] ; clk_TOP    ; 0.864  ; 1.470 ; Rise       ; clk_TOP         ;
;  MR_TOP[1] ; clk_TOP    ; 1.063  ; 1.668 ; Rise       ; clk_TOP         ;
;  MR_TOP[2] ; clk_TOP    ; 0.924  ; 1.505 ; Rise       ; clk_TOP         ;
;  MR_TOP[3] ; clk_TOP    ; 0.989  ; 1.613 ; Rise       ; clk_TOP         ;
;  MR_TOP[4] ; clk_TOP    ; 0.622  ; 1.194 ; Rise       ; clk_TOP         ;
;  MR_TOP[5] ; clk_TOP    ; 1.104  ; 1.731 ; Rise       ; clk_TOP         ;
; rst_TOP    ; clk_TOP    ; -0.143 ; 0.156 ; Rise       ; clk_TOP         ;
+------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; MD_TOP[*]  ; clk_TOP    ; 0.225  ; -0.076 ; Rise       ; clk_TOP         ;
;  MD_TOP[0] ; clk_TOP    ; 0.225  ; -0.076 ; Rise       ; clk_TOP         ;
;  MD_TOP[1] ; clk_TOP    ; -0.713 ; -1.277 ; Rise       ; clk_TOP         ;
;  MD_TOP[2] ; clk_TOP    ; -0.778 ; -1.363 ; Rise       ; clk_TOP         ;
;  MD_TOP[3] ; clk_TOP    ; -0.749 ; -1.354 ; Rise       ; clk_TOP         ;
;  MD_TOP[4] ; clk_TOP    ; -0.879 ; -1.471 ; Rise       ; clk_TOP         ;
;  MD_TOP[5] ; clk_TOP    ; -0.761 ; -1.360 ; Rise       ; clk_TOP         ;
; MR_TOP[*]  ; clk_TOP    ; -0.405 ; -0.965 ; Rise       ; clk_TOP         ;
;  MR_TOP[0] ; clk_TOP    ; -0.654 ; -1.244 ; Rise       ; clk_TOP         ;
;  MR_TOP[1] ; clk_TOP    ; -0.844 ; -1.434 ; Rise       ; clk_TOP         ;
;  MR_TOP[2] ; clk_TOP    ; -0.676 ; -1.242 ; Rise       ; clk_TOP         ;
;  MR_TOP[3] ; clk_TOP    ; -0.774 ; -1.382 ; Rise       ; clk_TOP         ;
;  MR_TOP[4] ; clk_TOP    ; -0.405 ; -0.965 ; Rise       ; clk_TOP         ;
;  MR_TOP[5] ; clk_TOP    ; -0.882 ; -1.494 ; Rise       ; clk_TOP         ;
; rst_TOP    ; clk_TOP    ; 0.320  ; 0.010  ; Rise       ; clk_TOP         ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R_TOP[*]   ; clk_TOP    ; 4.107 ; 4.248 ; Rise       ; clk_TOP         ;
;  R_TOP[0]  ; clk_TOP    ; 3.169 ; 3.251 ; Rise       ; clk_TOP         ;
;  R_TOP[1]  ; clk_TOP    ; 3.399 ; 3.535 ; Rise       ; clk_TOP         ;
;  R_TOP[2]  ; clk_TOP    ; 3.262 ; 3.364 ; Rise       ; clk_TOP         ;
;  R_TOP[3]  ; clk_TOP    ; 3.254 ; 3.362 ; Rise       ; clk_TOP         ;
;  R_TOP[4]  ; clk_TOP    ; 3.189 ; 3.267 ; Rise       ; clk_TOP         ;
;  R_TOP[5]  ; clk_TOP    ; 3.242 ; 3.314 ; Rise       ; clk_TOP         ;
;  R_TOP[6]  ; clk_TOP    ; 3.430 ; 3.563 ; Rise       ; clk_TOP         ;
;  R_TOP[7]  ; clk_TOP    ; 3.419 ; 3.548 ; Rise       ; clk_TOP         ;
;  R_TOP[8]  ; clk_TOP    ; 3.423 ; 3.549 ; Rise       ; clk_TOP         ;
;  R_TOP[9]  ; clk_TOP    ; 4.107 ; 4.248 ; Rise       ; clk_TOP         ;
;  R_TOP[10] ; clk_TOP    ; 3.333 ; 3.418 ; Rise       ; clk_TOP         ;
;  R_TOP[11] ; clk_TOP    ; 3.258 ; 3.364 ; Rise       ; clk_TOP         ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R_TOP[*]   ; clk_TOP    ; 3.100 ; 3.180 ; Rise       ; clk_TOP         ;
;  R_TOP[0]  ; clk_TOP    ; 3.100 ; 3.180 ; Rise       ; clk_TOP         ;
;  R_TOP[1]  ; clk_TOP    ; 3.323 ; 3.455 ; Rise       ; clk_TOP         ;
;  R_TOP[2]  ; clk_TOP    ; 3.192 ; 3.291 ; Rise       ; clk_TOP         ;
;  R_TOP[3]  ; clk_TOP    ; 3.185 ; 3.289 ; Rise       ; clk_TOP         ;
;  R_TOP[4]  ; clk_TOP    ; 3.119 ; 3.195 ; Rise       ; clk_TOP         ;
;  R_TOP[5]  ; clk_TOP    ; 3.170 ; 3.240 ; Rise       ; clk_TOP         ;
;  R_TOP[6]  ; clk_TOP    ; 3.353 ; 3.482 ; Rise       ; clk_TOP         ;
;  R_TOP[7]  ; clk_TOP    ; 3.342 ; 3.467 ; Rise       ; clk_TOP         ;
;  R_TOP[8]  ; clk_TOP    ; 3.347 ; 3.469 ; Rise       ; clk_TOP         ;
;  R_TOP[9]  ; clk_TOP    ; 4.038 ; 4.176 ; Rise       ; clk_TOP         ;
;  R_TOP[10] ; clk_TOP    ; 3.258 ; 3.340 ; Rise       ; clk_TOP         ;
;  R_TOP[11] ; clk_TOP    ; 3.189 ; 3.292 ; Rise       ; clk_TOP         ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.792  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk_TOP         ; -1.792  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -48.757 ; 0.0   ; 0.0      ; 0.0     ; -50.703             ;
;  clk_TOP         ; -48.757 ; 0.000 ; N/A      ; N/A     ; -50.703             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; MD_TOP[*]  ; clk_TOP    ; 1.973  ; 2.412 ; Rise       ; clk_TOP         ;
;  MD_TOP[0] ; clk_TOP    ; -0.060 ; 0.238 ; Rise       ; clk_TOP         ;
;  MD_TOP[1] ; clk_TOP    ; 1.681  ; 2.085 ; Rise       ; clk_TOP         ;
;  MD_TOP[2] ; clk_TOP    ; 1.789  ; 2.217 ; Rise       ; clk_TOP         ;
;  MD_TOP[3] ; clk_TOP    ; 1.704  ; 2.199 ; Rise       ; clk_TOP         ;
;  MD_TOP[4] ; clk_TOP    ; 1.973  ; 2.412 ; Rise       ; clk_TOP         ;
;  MD_TOP[5] ; clk_TOP    ; 1.720  ; 2.205 ; Rise       ; clk_TOP         ;
; MR_TOP[*]  ; clk_TOP    ; 2.008  ; 2.470 ; Rise       ; clk_TOP         ;
;  MR_TOP[0] ; clk_TOP    ; 1.556  ; 2.011 ; Rise       ; clk_TOP         ;
;  MR_TOP[1] ; clk_TOP    ; 1.914  ; 2.351 ; Rise       ; clk_TOP         ;
;  MR_TOP[2] ; clk_TOP    ; 1.723  ; 2.141 ; Rise       ; clk_TOP         ;
;  MR_TOP[3] ; clk_TOP    ; 1.760  ; 2.215 ; Rise       ; clk_TOP         ;
;  MR_TOP[4] ; clk_TOP    ; 1.167  ; 1.563 ; Rise       ; clk_TOP         ;
;  MR_TOP[5] ; clk_TOP    ; 2.008  ; 2.470 ; Rise       ; clk_TOP         ;
; rst_TOP    ; clk_TOP    ; -0.143 ; 0.156 ; Rise       ; clk_TOP         ;
+------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; MD_TOP[*]  ; clk_TOP    ; 0.384  ; 0.263  ; Rise       ; clk_TOP         ;
;  MD_TOP[0] ; clk_TOP    ; 0.384  ; 0.263  ; Rise       ; clk_TOP         ;
;  MD_TOP[1] ; clk_TOP    ; -0.713 ; -1.277 ; Rise       ; clk_TOP         ;
;  MD_TOP[2] ; clk_TOP    ; -0.778 ; -1.363 ; Rise       ; clk_TOP         ;
;  MD_TOP[3] ; clk_TOP    ; -0.749 ; -1.354 ; Rise       ; clk_TOP         ;
;  MD_TOP[4] ; clk_TOP    ; -0.879 ; -1.471 ; Rise       ; clk_TOP         ;
;  MD_TOP[5] ; clk_TOP    ; -0.761 ; -1.360 ; Rise       ; clk_TOP         ;
; MR_TOP[*]  ; clk_TOP    ; -0.405 ; -0.932 ; Rise       ; clk_TOP         ;
;  MR_TOP[0] ; clk_TOP    ; -0.654 ; -1.244 ; Rise       ; clk_TOP         ;
;  MR_TOP[1] ; clk_TOP    ; -0.844 ; -1.434 ; Rise       ; clk_TOP         ;
;  MR_TOP[2] ; clk_TOP    ; -0.676 ; -1.242 ; Rise       ; clk_TOP         ;
;  MR_TOP[3] ; clk_TOP    ; -0.774 ; -1.382 ; Rise       ; clk_TOP         ;
;  MR_TOP[4] ; clk_TOP    ; -0.405 ; -0.932 ; Rise       ; clk_TOP         ;
;  MR_TOP[5] ; clk_TOP    ; -0.882 ; -1.494 ; Rise       ; clk_TOP         ;
; rst_TOP    ; clk_TOP    ; 0.565  ; 0.423  ; Rise       ; clk_TOP         ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R_TOP[*]   ; clk_TOP    ; 6.653 ; 6.765 ; Rise       ; clk_TOP         ;
;  R_TOP[0]  ; clk_TOP    ; 5.338 ; 5.377 ; Rise       ; clk_TOP         ;
;  R_TOP[1]  ; clk_TOP    ; 5.752 ; 5.799 ; Rise       ; clk_TOP         ;
;  R_TOP[2]  ; clk_TOP    ; 5.495 ; 5.536 ; Rise       ; clk_TOP         ;
;  R_TOP[3]  ; clk_TOP    ; 5.492 ; 5.515 ; Rise       ; clk_TOP         ;
;  R_TOP[4]  ; clk_TOP    ; 5.368 ; 5.416 ; Rise       ; clk_TOP         ;
;  R_TOP[5]  ; clk_TOP    ; 5.504 ; 5.512 ; Rise       ; clk_TOP         ;
;  R_TOP[6]  ; clk_TOP    ; 5.802 ; 5.846 ; Rise       ; clk_TOP         ;
;  R_TOP[7]  ; clk_TOP    ; 5.781 ; 5.823 ; Rise       ; clk_TOP         ;
;  R_TOP[8]  ; clk_TOP    ; 5.758 ; 5.796 ; Rise       ; clk_TOP         ;
;  R_TOP[9]  ; clk_TOP    ; 6.653 ; 6.765 ; Rise       ; clk_TOP         ;
;  R_TOP[10] ; clk_TOP    ; 5.614 ; 5.659 ; Rise       ; clk_TOP         ;
;  R_TOP[11] ; clk_TOP    ; 5.491 ; 5.535 ; Rise       ; clk_TOP         ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R_TOP[*]   ; clk_TOP    ; 3.100 ; 3.180 ; Rise       ; clk_TOP         ;
;  R_TOP[0]  ; clk_TOP    ; 3.100 ; 3.180 ; Rise       ; clk_TOP         ;
;  R_TOP[1]  ; clk_TOP    ; 3.323 ; 3.455 ; Rise       ; clk_TOP         ;
;  R_TOP[2]  ; clk_TOP    ; 3.192 ; 3.291 ; Rise       ; clk_TOP         ;
;  R_TOP[3]  ; clk_TOP    ; 3.185 ; 3.289 ; Rise       ; clk_TOP         ;
;  R_TOP[4]  ; clk_TOP    ; 3.119 ; 3.195 ; Rise       ; clk_TOP         ;
;  R_TOP[5]  ; clk_TOP    ; 3.170 ; 3.240 ; Rise       ; clk_TOP         ;
;  R_TOP[6]  ; clk_TOP    ; 3.353 ; 3.482 ; Rise       ; clk_TOP         ;
;  R_TOP[7]  ; clk_TOP    ; 3.342 ; 3.467 ; Rise       ; clk_TOP         ;
;  R_TOP[8]  ; clk_TOP    ; 3.347 ; 3.469 ; Rise       ; clk_TOP         ;
;  R_TOP[9]  ; clk_TOP    ; 4.038 ; 4.176 ; Rise       ; clk_TOP         ;
;  R_TOP[10] ; clk_TOP    ; 3.258 ; 3.340 ; Rise       ; clk_TOP         ;
;  R_TOP[11] ; clk_TOP    ; 3.189 ; 3.292 ; Rise       ; clk_TOP         ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; R_TOP[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_TOP[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_TOP[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_TOP[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_TOP[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_TOP[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_TOP[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_TOP[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_TOP[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_TOP[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_TOP[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_TOP[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_TOP                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_TOP                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MD_TOP[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MD_TOP[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MD_TOP[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MD_TOP[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MD_TOP[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MD_TOP[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MR_TOP[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MR_TOP[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MR_TOP[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MR_TOP[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MR_TOP[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MR_TOP[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R_TOP[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; R_TOP[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R_TOP[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R_TOP[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R_TOP[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; R_TOP[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; R_TOP[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R_TOP[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R_TOP[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R_TOP[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-09 s                  ; 3.13e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-09 s                 ; 3.13e-09 s                 ; Yes                       ; Yes                       ;
; R_TOP[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R_TOP[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R_TOP[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; R_TOP[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R_TOP[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R_TOP[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R_TOP[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; R_TOP[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; R_TOP[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R_TOP[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R_TOP[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R_TOP[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; R_TOP[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R_TOP[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_TOP    ; clk_TOP  ; 680      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_TOP    ; clk_TOP  ; 680      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 15    ; 15   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jan 09 18:45:08 2022
Info: Command: quartus_sta Mult_Booth_Top -c Mult_Booth_Top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Mult_Booth_Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_TOP clk_TOP
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.792
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.792       -48.757 clk_TOP 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.358         0.000 clk_TOP 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -48.000 clk_TOP 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.516
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.516       -39.501 clk_TOP 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.312         0.000 clk_TOP 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -48.000 clk_TOP 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.572
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.572       -10.817 clk_TOP 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 clk_TOP 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -50.703 clk_TOP 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4593 megabytes
    Info: Processing ended: Sun Jan 09 18:45:10 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


