# Controle de Sem√°foro de Duas Vias em VHDL

Projeto final desenvolvido para a disciplina de Sistemas Digitais.

## üìù Descri√ß√£o

O principal objetivo deste projeto √© gerenciar o fluxo de tr√°fego em um cruzamento de duas vias, evitando colis√µes atrav√©s de um controle de tempo preciso e sincronizado entre os dois sem√°foros. O sistema foi modelado em n√≠vel de transfer√™ncia de registradores (RTL) para simular o comportamento de um sem√°foro real, garantindo que, enquanto uma via tem o sinal verde, a outra permane√ßa com o sinal vermelho, com transi√ß√µes seguras indicadas pelo sinal amarelo.

---

## ‚ú® Funcionalidades Principais

* **Controle de Duas Vias:** Gerencia dois sem√°foros independentes (Via A e Via B).
* **M√°quina de Estados Finitos (FSM):** O controle √© baseado em uma FSM que define os estados do sem√°foro (Verde, Amarelo, Vermelho).
* **Sincroniza√ß√£o Segura:** Garante que nunca haver√° um sinal verde para ambas as vias simultaneamente.
* **Temporiza√ß√£o Ajust√°vel:** Os tempos para cada estado (verde e amarelo) s√£o definidos atrav√©s de contadores, permitindo simular diferentes fluxos de tr√°fego. A transi√ß√£o entre os estados considera um tempo de seguran√ßa.

---

## üõ†Ô∏è Ferramentas Utilizadas

* **Linguagem de Descri√ß√£o:** VHDL
* **Software de Simula√ß√£o:** ModelSim - Altera 
* **Placa FPGA:** Altera DE2

---

## üë®‚Äçüíª Autores

Este projeto foi desenvolvido por:

* Cau√£ Medeiros Pereira - GitHub: CauaMedeiros
* Iwri Simpl√≠cio Felipe - GitHub: iwri
* Israel
* Julio dos Anjos Lucas Moura - Github: 11ju11
