# RISC-V 단일 사이클 CPU 시뮬레이터

## 프로젝트 개요
이 프로젝트는 RISC-V 명령어 서브셋을 지원하는 단일 사이클 CPU 시뮬레이터를 구현하는 것을 목표로 합니다.  
시뮬레이터는 바이너리 파일에서 명령어를 읽어 한 번에 하나씩 실행하고, 실행 종료 시 레지스터의 현재 값을 출력합니다.

---

## 구현 세부사항

### 지원하는 RISC-V 명령어
시뮬레이터는 다음 명령어들을 지원합니다:

#### 산술 연산
- `add`, `sub`, `addi`

#### 논리 연산
- `xor`, `or`, `and`, `xori`, `ori`, `andi`

#### 시프트 연산
- `slli`, `srli`, `srai`, `sll`, `srl`, `sra`

#### 비교 연산
- `slti`, `slt`

#### 상위 비트 로드
- `auipc`, `lui`

#### 점프 및 분기
- `jal`, `jalr`, `beq`, `bne`, `blt`, `bge`

#### 메모리 접근
- `lw`, `sw`

---

### 프로그램 동작
1. **명령행 인자**  
   시뮬레이터는 2개 또는 3개의 명령행 인자를 받습니다:
   - **필수**: 명령어 바이너리 파일 이름
   - **필수**: 실행할 명령어 수 (N)
   - **선택**: 데이터 바이너리 파일 이름

2. **명령어 실행**  
   시뮬레이터는 다음 중 하나의 조건이 충족될 때까지 실행을 종료합니다:
   - 지정된 `N`개의 명령어를 실행했을 때.
   - 더 이상 실행할 명령어가 없을 때.

---

### 메모리 구조
- **명령어 메모리**: 0x00000000부터 시작.
- **데이터 메모리**: 0x10000000 - 0x1000FFFF (64KB).

---

### 레지스터 초기화
- 모든 레지스터는 시뮬레이션 시작 시 0으로 초기화됩니다.
- `x0` 레지스터는 항상 0으로 고정됩니다.

---

### 출력 형식
- 실행 완료 후, 레지스터(`x0` - `x31`)의 최종 상태를 **32비트 16진수** 형식으로 출력합니다.
- 예시 출력: `0x00000020`

---

### 추가 기능
1. **ASCII 출력**  
   - 주소 `0x20000000`로 저장(`sw`) 명령 실행 시, 해당 데이터의 ASCII 문자를 콘솔에 출력합니다.
2. **사용자 입력**  
   - 주소 `0x20000000`로부터 로드(`lw`) 명령 실행 시, 사용자 입력을 대기합니다.

---

## 테스트 케이스
프로젝트는 다양한 RISC-V 명령어 조합과 시나리오를 검증하기 위해 **8개의 기본 테스트 케이스**와 **3개의 추가 테스트 케이스**를 포함합니다.

---

## 개발 환경
- **컴파일러**: GCC (C/C++) 또는 Python 3.10.12

