TimeQuest Timing Analyzer report for multiplier
Mon Nov  2 18:00:13 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'bc:bloco_controle|state.S3'
 12. Slow Model Setup: 'bc:bloco_controle|state.S1'
 13. Slow Model Setup: 'clk'
 14. Slow Model Setup: 'bc:bloco_controle|state.S0'
 15. Slow Model Hold: 'clk'
 16. Slow Model Hold: 'bc:bloco_controle|state.S1'
 17. Slow Model Hold: 'bc:bloco_controle|state.S3'
 18. Slow Model Hold: 'bc:bloco_controle|state.S0'
 19. Slow Model Recovery: 'clk'
 20. Slow Model Removal: 'clk'
 21. Slow Model Minimum Pulse Width: 'clk'
 22. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'
 23. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'
 24. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'bc:bloco_controle|state.S3'
 35. Fast Model Setup: 'bc:bloco_controle|state.S1'
 36. Fast Model Setup: 'bc:bloco_controle|state.S0'
 37. Fast Model Setup: 'clk'
 38. Fast Model Hold: 'clk'
 39. Fast Model Hold: 'bc:bloco_controle|state.S1'
 40. Fast Model Hold: 'bc:bloco_controle|state.S3'
 41. Fast Model Hold: 'bc:bloco_controle|state.S0'
 42. Fast Model Recovery: 'clk'
 43. Fast Model Removal: 'clk'
 44. Fast Model Minimum Pulse Width: 'clk'
 45. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'
 46. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'
 47. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; multiplier                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; bc:bloco_controle|state.S0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S0 } ;
; bc:bloco_controle|state.S1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S1 } ;
; bc:bloco_controle|state.S3 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S3 } ;
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 330.36 MHz ; 330.36 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; bc:bloco_controle|state.S3 ; -3.240 ; -6.301        ;
; bc:bloco_controle|state.S1 ; -2.962 ; -2.962        ;
; clk                        ; -2.027 ; -16.822       ;
; bc:bloco_controle|state.S0 ; -1.903 ; -1.903        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -2.612 ; -14.804       ;
; bc:bloco_controle|state.S1 ; -0.845 ; -0.845        ;
; bc:bloco_controle|state.S3 ; -0.371 ; -0.637        ;
; bc:bloco_controle|state.S0 ; 1.793  ; 0.000         ;
+----------------------------+--------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.108 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.338 ; -1.352        ;
+-------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.380 ; -19.380       ;
; bc:bloco_controle|state.S0 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S1 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S3 ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S3'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.240 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -1.950     ; 1.308      ;
; -3.061 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -2.014     ; 0.904      ;
; -0.216 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 1.252      ; 1.236      ;
; 0.186  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 1.162      ; 1.041      ;
; 0.284  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 1.252      ; 1.236      ;
; 0.686  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 1.162      ; 1.041      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S1'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.962 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 1.000        ; -1.915     ; 0.904      ;
; 0.398  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.500        ; 1.329      ; 0.734      ;
; 0.898  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1.000        ; 1.329      ; 0.734      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -2.027 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.063      ;
; -1.996 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.032      ;
; -1.888 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.924      ;
; -1.859 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.895      ;
; -1.781 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.817      ;
; -1.777 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.813      ;
; -1.776 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.812      ;
; -1.720 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.756      ;
; -1.709 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.745      ;
; -1.678 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.714      ;
; -1.652 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.688      ;
; -1.613 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.649      ;
; -1.608 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.644      ;
; -1.568 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.604      ;
; -1.557 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.593      ;
; -1.541 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.577      ;
; -1.531 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.567      ;
; -1.530 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.566      ;
; -1.526 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.562      ;
; -1.459 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.495      ;
; -1.434 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.470      ;
; -1.429 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.465      ;
; -1.406 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.442      ;
; -1.401 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.437      ;
; -1.400 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.436      ;
; -1.342 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.378      ;
; -1.334 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.370      ;
; -1.328 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.364      ;
; -1.323 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.359      ;
; -1.317 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[0]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.353      ;
; -1.239 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.275      ;
; -1.212 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.248      ;
; -1.198 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.234      ;
; -1.176 ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S0          ; clk                        ; clk         ; 1.000        ; -0.520     ; 1.692      ;
; -1.160 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.196      ;
; -1.149 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[0]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.185      ;
; -1.027 ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.001      ; 2.064      ;
; -1.024 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.060      ;
; -1.003 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.039      ;
; -0.968 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.004      ;
; -0.963 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.999      ;
; -0.893 ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.001      ; 1.930      ;
; -0.878 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.914      ;
; -0.806 ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.001      ; 1.843      ;
; -0.751 ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.001      ; 1.788      ;
; -0.676 ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S2          ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.712      ;
; -0.580 ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.002     ; 1.614      ;
; -0.549 ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.521      ; 2.106      ;
; -0.539 ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.002     ; 1.573      ;
; -0.420 ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.520     ; 0.936      ;
; -0.415 ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.521      ; 1.972      ;
; -0.401 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.394      ; 2.831      ;
; -0.328 ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.521      ; 1.885      ;
; -0.312 ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.002     ; 1.346      ;
; -0.302 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.493      ; 2.831      ;
; -0.273 ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.521      ; 1.830      ;
; -0.186 ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.002     ; 1.220      ;
; -0.155 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.394      ; 2.585      ;
; -0.150 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.394      ; 2.580      ;
; -0.092 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.394      ; 2.522      ;
; -0.083 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.394      ; 2.513      ;
; -0.059 ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.518      ; 1.613      ;
; -0.056 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.493      ; 2.585      ;
; -0.051 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.493      ; 2.580      ;
; -0.018 ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.518      ; 1.572      ;
; 0.007  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.493      ; 2.522      ;
; 0.016  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.493      ; 2.513      ;
; 0.104  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.932      ;
; 0.209  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.518      ; 1.345      ;
; 0.228  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.394      ; 2.202      ;
; 0.327  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.493      ; 2.202      ;
; 0.335  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.518      ; 1.219      ;
; 0.468  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.394      ; 1.962      ;
; 0.479  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.394      ; 1.951      ;
; 0.567  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.493      ; 1.962      ;
; 0.578  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.493      ; 1.951      ;
; 1.304  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.519      ; 1.251      ;
; 1.304  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.519      ; 1.251      ;
; 1.304  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.352      ; 1.084      ;
; 1.304  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.352      ; 1.084      ;
; 1.304  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.352      ; 1.084      ;
; 1.304  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.352      ; 1.084      ;
; 1.305  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.519      ; 1.250      ;
; 1.309  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.519      ; 1.246      ;
; 1.384  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.429      ; 1.081      ;
; 1.384  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.429      ; 1.081      ;
; 1.384  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.429      ; 1.081      ;
; 1.384  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.429      ; 1.081      ;
; 1.476  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.522      ; 1.082      ;
; 1.476  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.522      ; 1.082      ;
; 1.476  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.522      ; 1.082      ;
; 1.476  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.522      ; 1.082      ;
; 1.572  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 0.500        ; 2.682      ; 1.896      ;
; 1.666  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 0.500        ; 2.682      ; 1.802      ;
; 2.072  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 1.000        ; 2.682      ; 1.896      ;
; 2.166  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 1.000        ; 2.682      ; 1.802      ;
; 2.348  ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 3.202      ; 1.640      ;
; 2.848  ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 3.202      ; 1.640      ;
; 2.882  ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 0.500        ; 3.202      ; 1.106      ;
; 3.382  ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 3.202      ; 1.106      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S0'                                                                                                      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; -1.903 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 1.000        ; -1.042     ; 0.751      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                 ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -2.612 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 3.202      ; 1.106      ;
; -2.112 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 3.202      ; 1.106      ;
; -2.078 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 3.202      ; 1.640      ;
; -1.578 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 3.202      ; 1.640      ;
; -1.396 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 2.682      ; 1.802      ;
; -1.302 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 2.682      ; 1.896      ;
; -0.896 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 2.682      ; 1.802      ;
; -0.802 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 2.682      ; 1.896      ;
; -0.706 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.522      ; 1.082      ;
; -0.706 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.522      ; 1.082      ;
; -0.706 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.522      ; 1.082      ;
; -0.706 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.522      ; 1.082      ;
; -0.614 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.429      ; 1.081      ;
; -0.614 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.429      ; 1.081      ;
; -0.614 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.429      ; 1.081      ;
; -0.614 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.429      ; 1.081      ;
; -0.539 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.519      ; 1.246      ;
; -0.535 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.519      ; 1.250      ;
; -0.534 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.519      ; 1.251      ;
; -0.534 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.519      ; 1.251      ;
; -0.534 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.352      ; 1.084      ;
; -0.534 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.352      ; 1.084      ;
; -0.534 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.352      ; 1.084      ;
; -0.534 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.352      ; 1.084      ;
; -0.071 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.493      ; 1.688      ;
; 0.023  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.493      ; 1.782      ;
; 0.028  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.394      ; 1.688      ;
; 0.118  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.493      ; 1.877      ;
; 0.122  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.394      ; 1.782      ;
; 0.129  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.493      ; 1.888      ;
; 0.186  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.493      ; 1.945      ;
; 0.191  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.493      ; 1.950      ;
; 0.217  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.394      ; 1.877      ;
; 0.228  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.394      ; 1.888      ;
; 0.247  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.493      ; 2.006      ;
; 0.285  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.394      ; 1.945      ;
; 0.290  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.394      ; 1.950      ;
; 0.343  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.493      ; 2.102      ;
; 0.346  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.394      ; 2.006      ;
; 0.435  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.518      ; 1.219      ;
; 0.442  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.394      ; 2.102      ;
; 0.561  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.518      ; 1.345      ;
; 0.666  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.788  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.518      ; 1.572      ;
; 0.829  ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.518      ; 1.613      ;
; 0.956  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 1.220      ;
; 1.043  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.521      ; 1.830      ;
; 1.082  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 1.346      ;
; 1.098  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.521      ; 1.885      ;
; 1.185  ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.521      ; 1.972      ;
; 1.190  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.520     ; 0.936      ;
; 1.309  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 1.573      ;
; 1.319  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.521      ; 2.106      ;
; 1.350  ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.002     ; 1.614      ;
; 1.446  ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S2          ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.712      ;
; 1.521  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.001      ; 1.788      ;
; 1.576  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.001      ; 1.843      ;
; 1.648  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.914      ;
; 1.663  ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.001      ; 1.930      ;
; 1.733  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.999      ;
; 1.738  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.004      ;
; 1.773  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.039      ;
; 1.794  ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.060      ;
; 1.797  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.001      ; 2.064      ;
; 1.919  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[0]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.185      ;
; 1.930  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.196      ;
; 1.946  ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S0          ; clk                        ; clk         ; 0.000        ; -0.520     ; 1.692      ;
; 1.968  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.234      ;
; 1.982  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.248      ;
; 2.009  ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.275      ;
; 2.087  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[0]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.353      ;
; 2.093  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.359      ;
; 2.098  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.364      ;
; 2.104  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.370      ;
; 2.112  ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.378      ;
; 2.170  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.436      ;
; 2.171  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.437      ;
; 2.176  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.199  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.465      ;
; 2.204  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.470      ;
; 2.229  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.495      ;
; 2.296  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.562      ;
; 2.300  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.566      ;
; 2.301  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.567      ;
; 2.311  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.577      ;
; 2.327  ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.593      ;
; 2.338  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.604      ;
; 2.378  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.644      ;
; 2.383  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.649      ;
; 2.422  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.688      ;
; 2.448  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.714      ;
; 2.479  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.745      ;
; 2.490  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.756      ;
; 2.546  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.812      ;
; 2.547  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.813      ;
; 2.551  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.817      ;
; 2.629  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.895      ;
; 2.658  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.924      ;
; 2.766  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 3.032      ;
; 2.797  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 3.063      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S1'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.845 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.000        ; 1.329      ; 0.734      ;
; -0.345 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; -0.500       ; 1.329      ; 0.734      ;
; 2.819  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 0.000        ; -1.915     ; 0.904      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S3'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.371 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 1.162      ; 1.041      ;
; -0.266 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 1.252      ; 1.236      ;
; 0.129  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 1.162      ; 1.041      ;
; 0.234  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 1.252      ; 1.236      ;
; 2.918  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -2.014     ; 0.904      ;
; 3.258  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -1.950     ; 1.308      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S0'                                                                                                      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; 1.793 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 0.000        ; -1.042     ; 0.751      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                              ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 1.108 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.519      ; 1.447      ;
; 1.108 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.519      ; 1.447      ;
; 1.108 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.519      ; 1.447      ;
; 1.108 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.519      ; 1.447      ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.338 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.519      ; 1.447      ;
; -0.338 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.519      ; 1.447      ;
; -0.338 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.519      ; 1.447      ;
; -0.338 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.519      ; 1.447      ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regP|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regP|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regP|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regP|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[3]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datab      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datab      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datab     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datab     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 3.831 ; 3.831 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 3.344 ; 3.344 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 3.474 ; 3.474 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 3.831 ; 3.831 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 3.211 ; 3.211 ; Rise       ; clk             ;
; b[*]      ; clk        ; 5.273 ; 5.273 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 2.522 ; 2.522 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 2.093 ; 2.093 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 5.273 ; 5.273 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 5.164 ; 5.164 ; Rise       ; clk             ;
; inicio    ; clk        ; 4.147 ; 4.147 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -2.981 ; -2.981 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -3.114 ; -3.114 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -3.244 ; -3.244 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -3.601 ; -3.601 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -2.981 ; -2.981 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.292  ; 0.292  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.063  ; 0.063  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.292  ; 0.292  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -2.946 ; -2.946 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -3.191 ; -3.191 ; Rise       ; clk             ;
; inicio    ; clk        ; -3.730 ; -3.730 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 5.784 ; 5.784 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 6.660 ; 6.660 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 6.629 ; 6.629 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 6.499 ; 6.499 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 6.660 ; 6.660 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 6.428 ; 6.428 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 5.784 ; 5.784 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 6.428 ; 6.428 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 6.629 ; 6.629 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 6.499 ; 6.499 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 6.660 ; 6.660 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 6.428 ; 6.428 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; bc:bloco_controle|state.S3 ; -1.158 ; -2.274        ;
; bc:bloco_controle|state.S1 ; -1.063 ; -1.063        ;
; bc:bloco_controle|state.S0 ; -0.597 ; -0.597        ;
; clk                        ; -0.331 ; -1.331        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.450 ; -13.396       ;
; bc:bloco_controle|state.S1 ; -0.352 ; -0.352        ;
; bc:bloco_controle|state.S3 ; -0.154 ; -0.279        ;
; bc:bloco_controle|state.S0 ; 1.123  ; 0.000         ;
+----------------------------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.420 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.540 ; -2.160        ;
+-------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.380 ; -19.380       ;
; bc:bloco_controle|state.S0 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S1 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S3 ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S3'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.158 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -1.144     ; 0.611      ;
; -1.116 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -1.193     ; 0.441      ;
; 0.222  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 0.570      ; 0.586      ;
; 0.374  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 0.512      ; 0.499      ;
; 0.722  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 0.570      ; 0.586      ;
; 0.874  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 0.512      ; 0.499      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S1'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.063 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 1.000        ; -1.140     ; 0.441      ;
; 0.464  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.500        ; 0.579      ; 0.368      ;
; 0.964  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1.000        ; 0.579      ; 0.368      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S0'                                                                                                      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; -0.597 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 1.000        ; -0.748     ; 0.375      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.331 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.363      ;
; -0.320 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.352      ;
; -0.264 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.296      ;
; -0.263 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.295      ;
; -0.223 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.255      ;
; -0.217 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.249      ;
; -0.196 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.228      ;
; -0.188 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.220      ;
; -0.169 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.201      ;
; -0.167 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.199      ;
; -0.156 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.188      ;
; -0.156 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.188      ;
; -0.156 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.188      ;
; -0.121 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.153      ;
; -0.113 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.145      ;
; -0.109 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.141      ;
; -0.109 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.141      ;
; -0.100 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.132      ;
; -0.097 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.129      ;
; -0.074 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.106      ;
; -0.068 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.100      ;
; -0.061 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.093      ;
; -0.053 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.085      ;
; -0.051 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.083      ;
; -0.044 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.076      ;
; -0.030 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.062      ;
; -0.026 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.058      ;
; -0.011 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[0]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.043      ;
; -0.005 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; 0.004  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.008  ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.024      ;
; 0.016  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.016      ;
; 0.051  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.001      ; 0.982      ;
; 0.051  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.981      ;
; 0.056  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[0]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.976      ;
; 0.096  ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.936      ;
; 0.098  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.934      ;
; 0.112  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.059      ; 0.979      ;
; 0.122  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.910      ;
; 0.133  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.899      ;
; 0.134  ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.001      ; 0.899      ;
; 0.143  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.001      ; 0.890      ;
; 0.168  ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S0          ; clk                        ; clk         ; 1.000        ; -0.058     ; 0.806      ;
; 0.170  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.862      ;
; 0.180  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; 0.001      ; 0.853      ;
; 0.195  ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.059      ; 0.896      ;
; 0.204  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.059      ; 0.887      ;
; 0.213  ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S2          ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.819      ;
; 0.241  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.059      ; 0.850      ;
; 0.257  ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.001     ; 0.774      ;
; 0.269  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.001     ; 0.762      ;
; 0.316  ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.057      ; 0.773      ;
; 0.328  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.057      ; 0.761      ;
; 0.392  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.001     ; 0.639      ;
; 0.415  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.001     ; 0.616      ;
; 0.451  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.057      ; 0.638      ;
; 0.474  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.057      ; 0.615      ;
; 0.491  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 1.000        ; -0.058     ; 0.483      ;
; 0.552  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.480      ;
; 0.874  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.081      ; 1.239      ;
; 0.927  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.134      ; 1.239      ;
; 0.982  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.081      ; 1.131      ;
; 1.017  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.081      ; 1.096      ;
; 1.020  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.081      ; 1.093      ;
; 1.035  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.134      ; 1.131      ;
; 1.038  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.081      ; 1.075      ;
; 1.070  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.134      ; 1.096      ;
; 1.073  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.134      ; 1.093      ;
; 1.091  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.134      ; 1.075      ;
; 1.186  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.081      ; 0.927      ;
; 1.232  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.081      ; 0.881      ;
; 1.239  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.134      ; 0.927      ;
; 1.272  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.081      ; 0.841      ;
; 1.285  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.134      ; 0.881      ;
; 1.325  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.134      ; 0.841      ;
; 1.405  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 0.500        ; 1.656      ; 0.924      ;
; 1.469  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 0.500        ; 1.656      ; 0.860      ;
; 1.547  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.076      ; 0.561      ;
; 1.547  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.076      ; 0.561      ;
; 1.547  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.076      ; 0.561      ;
; 1.547  ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.076      ; 0.561      ;
; 1.558  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.085      ; 0.559      ;
; 1.558  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.085      ; 0.559      ;
; 1.558  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.085      ; 0.559      ;
; 1.558  ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.085      ; 0.559      ;
; 1.593  ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 0.500        ; 1.714      ; 0.794      ;
; 1.618  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.145      ; 0.559      ;
; 1.618  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.145      ; 0.559      ;
; 1.618  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.145      ; 0.559      ;
; 1.618  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.145      ; 0.559      ;
; 1.629  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.143      ; 0.546      ;
; 1.629  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.143      ; 0.546      ;
; 1.630  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.143      ; 0.545      ;
; 1.631  ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.143      ; 0.544      ;
; 1.830  ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 0.500        ; 1.714      ; 0.557      ;
; 1.905  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 1.000        ; 1.656      ; 0.924      ;
; 1.969  ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 1.000        ; 1.656      ; 0.860      ;
; 2.093  ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 1.000        ; 1.714      ; 0.794      ;
; 2.330  ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.714      ; 0.557      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                 ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.450 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.714      ; 0.557      ;
; -1.213 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.714      ; 0.794      ;
; -1.089 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 1.656      ; 0.860      ;
; -1.025 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 1.656      ; 0.924      ;
; -0.950 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.714      ; 0.557      ;
; -0.751 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.143      ; 0.544      ;
; -0.750 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.143      ; 0.545      ;
; -0.749 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.143      ; 0.546      ;
; -0.749 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.143      ; 0.546      ;
; -0.738 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.145      ; 0.559      ;
; -0.738 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.145      ; 0.559      ;
; -0.738 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.145      ; 0.559      ;
; -0.738 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.145      ; 0.559      ;
; -0.713 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.714      ; 0.794      ;
; -0.678 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.085      ; 0.559      ;
; -0.678 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.085      ; 0.559      ;
; -0.678 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.085      ; 0.559      ;
; -0.678 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.085      ; 0.559      ;
; -0.667 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.076      ; 0.561      ;
; -0.667 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.076      ; 0.561      ;
; -0.667 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.076      ; 0.561      ;
; -0.667 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.076      ; 0.561      ;
; -0.589 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.656      ; 0.860      ;
; -0.550 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.134      ; 0.736      ;
; -0.525 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.656      ; 0.924      ;
; -0.512 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.134      ; 0.774      ;
; -0.497 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.081      ; 0.736      ;
; -0.486 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.134      ; 0.800      ;
; -0.461 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.134      ; 0.825      ;
; -0.459 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.081      ; 0.774      ;
; -0.446 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.134      ; 0.840      ;
; -0.433 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.081      ; 0.800      ;
; -0.426 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.134      ; 0.860      ;
; -0.408 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.081      ; 0.825      ;
; -0.393 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.081      ; 0.840      ;
; -0.386 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.134      ; 0.900      ;
; -0.373 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.081      ; 0.860      ;
; -0.346 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.134      ; 0.940      ;
; -0.333 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.081      ; 0.900      ;
; -0.293 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.081      ; 0.940      ;
; 0.328  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.389  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.058     ; 0.483      ;
; 0.406  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.615      ;
; 0.429  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.638      ;
; 0.465  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.001     ; 0.616      ;
; 0.488  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.001     ; 0.639      ;
; 0.552  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.761      ;
; 0.564  ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.057      ; 0.773      ;
; 0.611  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.001     ; 0.762      ;
; 0.623  ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.001     ; 0.774      ;
; 0.639  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.059      ; 0.850      ;
; 0.667  ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S2          ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.819      ;
; 0.676  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.059      ; 0.887      ;
; 0.685  ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.059      ; 0.896      ;
; 0.700  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.001      ; 0.853      ;
; 0.710  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.862      ;
; 0.712  ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S0          ; clk                        ; clk         ; 0.000        ; -0.058     ; 0.806      ;
; 0.737  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.001      ; 0.890      ;
; 0.746  ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.001      ; 0.899      ;
; 0.747  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.899      ;
; 0.758  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.910      ;
; 0.768  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.059      ; 0.979      ;
; 0.782  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.934      ;
; 0.784  ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.824  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[0]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.976      ;
; 0.829  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.001      ; 0.982      ;
; 0.829  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.981      ;
; 0.864  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.016      ;
; 0.872  ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.024      ;
; 0.876  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.885  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.891  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[0]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.043      ;
; 0.906  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.910  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.924  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.931  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.933  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.085      ;
; 0.941  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.948  ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.954  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.106      ;
; 0.954  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.106      ;
; 0.977  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.129      ;
; 0.980  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.132      ;
; 0.989  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.141      ;
; 0.989  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.141      ;
; 0.993  ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.145      ;
; 1.001  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.153      ;
; 1.036  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.188      ;
; 1.036  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.188      ;
; 1.036  ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.188      ;
; 1.047  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[3]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.199      ;
; 1.049  ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.201      ;
; 1.068  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[2]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.220      ;
; 1.076  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.228      ;
; 1.097  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.249      ;
; 1.103  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.255      ;
; 1.143  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.295      ;
; 1.144  ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.200  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.352      ;
; 1.211  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.363      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S1'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.352 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.000        ; 0.579      ; 0.368      ;
; 0.148  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; -0.500       ; 0.579      ; 0.368      ;
; 1.581  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 0.000        ; -1.140     ; 0.441      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S3'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.154 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 0.512      ; 0.499      ;
; -0.125 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 0.570      ; 0.586      ;
; 0.346  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 0.512      ; 0.499      ;
; 0.375  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 0.570      ; 0.586      ;
; 1.634  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -1.193     ; 0.441      ;
; 1.755  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -1.144     ; 0.611      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S0'                                                                                                      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; 1.123 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 0.000        ; -0.748     ; 0.375      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                              ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 1.420 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.143      ; 0.755      ;
; 1.420 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.143      ; 0.755      ;
; 1.420 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.143      ; 0.755      ;
; 1.420 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.143      ; 0.755      ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.540 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.143      ; 0.755      ;
; -0.540 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.143      ; 0.755      ;
; -0.540 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.143      ; 0.755      ;
; -0.540 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.143      ; 0.755      ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regP|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regP|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regP|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regP|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regP|q[3]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datab      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datab      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datab     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datab     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 2.022 ; 2.022 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 1.813 ; 1.813 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 1.868 ; 1.868 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 2.022 ; 2.022 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 1.761 ; 1.761 ; Rise       ; clk             ;
; b[*]      ; clk        ; 2.622 ; 2.622 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.798 ; 0.798 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.599 ; 0.599 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 2.622 ; 2.622 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 2.615 ; 2.615 ; Rise       ; clk             ;
; inicio    ; clk        ; 2.176 ; 2.176 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -1.641 ; -1.641 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.693 ; -1.693 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -1.748 ; -1.748 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -1.902 ; -1.902 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.641 ; -1.641 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.441  ; 0.441  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.352  ; 0.352  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.441  ; 0.441  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -1.607 ; -1.607 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.750 ; -1.750 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.994 ; -1.994 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.848 ; 2.848 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 3.798 ; 3.798 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.758 ; 3.758 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 3.668 ; 3.668 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 3.798 ; 3.798 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 3.688 ; 3.688 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.848 ; 2.848 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 3.668 ; 3.668 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.758 ; 3.758 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 3.668 ; 3.668 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 3.798 ; 3.798 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 3.688 ; 3.688 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-----------------------------+---------+---------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack            ; -3.240  ; -2.612  ; 1.108    ; -0.540  ; -1.380              ;
;  bc:bloco_controle|state.S0 ; -1.903  ; 1.123   ; N/A      ; N/A     ; 0.500               ;
;  bc:bloco_controle|state.S1 ; -2.962  ; -0.845  ; N/A      ; N/A     ; 0.500               ;
;  bc:bloco_controle|state.S3 ; -3.240  ; -0.371  ; N/A      ; N/A     ; 0.500               ;
;  clk                        ; -2.027  ; -2.612  ; 1.108    ; -0.540  ; -1.380              ;
; Design-wide TNS             ; -27.988 ; -16.286 ; 0.0      ; -2.16   ; -19.38              ;
;  bc:bloco_controle|state.S0 ; -1.903  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  bc:bloco_controle|state.S1 ; -2.962  ; -0.845  ; N/A      ; N/A     ; 0.000               ;
;  bc:bloco_controle|state.S3 ; -6.301  ; -0.637  ; N/A      ; N/A     ; 0.000               ;
;  clk                        ; -16.822 ; -14.804 ; 0.000    ; -2.160  ; -19.380             ;
+-----------------------------+---------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 3.831 ; 3.831 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 3.344 ; 3.344 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 3.474 ; 3.474 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 3.831 ; 3.831 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 3.211 ; 3.211 ; Rise       ; clk             ;
; b[*]      ; clk        ; 5.273 ; 5.273 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 2.522 ; 2.522 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 2.093 ; 2.093 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 5.273 ; 5.273 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 5.164 ; 5.164 ; Rise       ; clk             ;
; inicio    ; clk        ; 4.147 ; 4.147 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -1.641 ; -1.641 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.693 ; -1.693 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -1.748 ; -1.748 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -1.902 ; -1.902 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.641 ; -1.641 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.441  ; 0.441  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.352  ; 0.352  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.441  ; 0.441  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -1.607 ; -1.607 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.750 ; -1.750 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.994 ; -1.994 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 5.784 ; 5.784 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 6.660 ; 6.660 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 6.629 ; 6.629 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 6.499 ; 6.499 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 6.660 ; 6.660 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 6.428 ; 6.428 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.848 ; 2.848 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 3.668 ; 3.668 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.758 ; 3.758 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 3.668 ; 3.668 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 3.798 ; 3.798 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 3.688 ; 3.688 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; bc:bloco_controle|state.S0 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S1 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 2        ; 2        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S3 ; 2        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S0 ; clk                        ; 2        ; 2        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; clk                        ; 53       ; 1        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; clk                        ; 61       ; 1        ; 0        ; 0        ;
; clk                        ; clk                        ; 60       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; bc:bloco_controle|state.S0 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S1 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 2        ; 2        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S3 ; 2        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S0 ; clk                        ; 2        ; 2        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; clk                        ; 53       ; 1        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; clk                        ; 61       ; 1        ; 0        ; 0        ;
; clk                        ; clk                        ; 60       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+----------------------------+----------+----------+----------+----------+----------+
; From Clock                 ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------+----------+----------+----------+----------+
; bc:bloco_controle|state.S3 ; clk      ; 4        ; 0        ; 0        ; 0        ;
+----------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+----------------------------+----------+----------+----------+----------+----------+
; From Clock                 ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------+----------+----------+----------+----------+
; bc:bloco_controle|state.S3 ; clk      ; 4        ; 0        ; 0        ; 0        ;
+----------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov  2 18:00:12 2020
Info: Command: quartus_sta multiplier -c multiplier
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S3 bc:bloco_controle|state.S3
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S1 bc:bloco_controle|state.S1
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S0 bc:bloco_controle|state.S0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.240
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.240        -6.301 bc:bloco_controle|state.S3 
    Info (332119):    -2.962        -2.962 bc:bloco_controle|state.S1 
    Info (332119):    -2.027       -16.822 clk 
    Info (332119):    -1.903        -1.903 bc:bloco_controle|state.S0 
Info (332146): Worst-case hold slack is -2.612
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.612       -14.804 clk 
    Info (332119):    -0.845        -0.845 bc:bloco_controle|state.S1 
    Info (332119):    -0.371        -0.637 bc:bloco_controle|state.S3 
    Info (332119):     1.793         0.000 bc:bloco_controle|state.S0 
Info (332146): Worst-case recovery slack is 1.108
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.108         0.000 clk 
Info (332146): Worst-case removal slack is -0.338
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.338        -1.352 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -19.380 clk 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S0 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S1 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.158
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.158        -2.274 bc:bloco_controle|state.S3 
    Info (332119):    -1.063        -1.063 bc:bloco_controle|state.S1 
    Info (332119):    -0.597        -0.597 bc:bloco_controle|state.S0 
    Info (332119):    -0.331        -1.331 clk 
Info (332146): Worst-case hold slack is -1.450
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.450       -13.396 clk 
    Info (332119):    -0.352        -0.352 bc:bloco_controle|state.S1 
    Info (332119):    -0.154        -0.279 bc:bloco_controle|state.S3 
    Info (332119):     1.123         0.000 bc:bloco_controle|state.S0 
Info (332146): Worst-case recovery slack is 1.420
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.420         0.000 clk 
Info (332146): Worst-case removal slack is -0.540
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.540        -2.160 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -19.380 clk 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S0 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S1 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 486 megabytes
    Info: Processing ended: Mon Nov  2 18:00:13 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


