FIRRTL version 1.2.0
circuit RVArch :
  module RVArch :
    input clock : Clock
    input reset : UInt<1>

    skip

