module riscv_single_cycle(
    input  wire clk,
    input  wire rst_n,
    output wire [31:0] imem_addr,
    input  wire [31:0] imem_data,
    output wire [31:0] dmem_addr,
    input  wire [31:0] dmem_rdata,
    output wire [31:0] dmem_wdata,
    output wire dmem_we,
    // MMIO
    output wire [31:0] mmio_data,
    output wire mmio_we
);
    // PC, декодер, ALU, регистровый файл, логика управления, поддержка всех инструкций RV32I (кроме служебных)
    // Для краткости: см. презентацию (раздел "Однотактное RISC-V ядро") и примеры выше
endmodule
