//4-1 multiplexer

module mux(D1,D2,D3,D4,sel,Q);
	input D1,D2,D3,D4,sel;
	output Q;
	
	case(sel):
		2'b00: assign Q = D1;
		2'b01: assign Q = D2;
		2'b10: assign Q = D3;
		2'b11: assign Q = D4;
		default:
	endcase
	
endmodule
