TimeQuest Timing Analyzer report for MDT90P01
Sat May 12 17:27:17 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'c0'
 12. Slow Model Hold: 'c0'
 13. Slow Model Minimum Pulse Width: 'c0'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'c0'
 22. Fast Model Hold: 'c0'
 23. Fast Model Minimum Pulse Width: 'c0'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MDT90P01                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; c0         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { c0 }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 157.18 MHz ; 157.18 MHz      ; c0         ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; c0    ; -2.876 ; -173.954      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; c0    ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; c0    ; -1.631 ; -93.281               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'c0'                                                                                                                                                 ;
+--------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.876 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.914      ;
; -2.753 ; Program_Counter:pc_inst|pc_int[2]        ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.791      ;
; -2.681 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[3][0]          ; c0           ; c0          ; 0.500        ; -0.001     ; 3.218      ;
; -2.681 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 0.500        ; -0.001     ; 3.218      ;
; -2.680 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[2][0]          ; c0           ; c0          ; 0.500        ; -0.001     ; 3.217      ;
; -2.680 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[1][1]          ; c0           ; c0          ; 0.500        ; -0.001     ; 3.217      ;
; -2.679 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[3][1]          ; c0           ; c0          ; 0.500        ; -0.001     ; 3.216      ;
; -2.679 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[2][3]          ; c0           ; c0          ; 0.500        ; -0.001     ; 3.216      ;
; -2.678 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[2][1]          ; c0           ; c0          ; 0.500        ; -0.001     ; 3.215      ;
; -2.678 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[3][2]          ; c0           ; c0          ; 0.500        ; -0.001     ; 3.215      ;
; -2.669 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.500        ; 0.000      ; 3.207      ;
; -2.668 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[1][2]          ; c0           ; c0          ; 0.500        ; 0.000      ; 3.206      ;
; -2.667 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[1][0]          ; c0           ; c0          ; 0.500        ; 0.000      ; 3.205      ;
; -2.667 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[1][3]          ; c0           ; c0          ; 0.500        ; 0.000      ; 3.205      ;
; -2.664 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[2][2]          ; c0           ; c0          ; 0.500        ; 0.000      ; 3.202      ;
; -2.635 ; Program_Counter:pc_inst|pc_int[3]        ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.673      ;
; -2.600 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[7][2]          ; c0           ; c0          ; 0.500        ; -0.007     ; 3.131      ;
; -2.597 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[7][3]          ; c0           ; c0          ; 0.500        ; -0.007     ; 3.128      ;
; -2.597 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[3][0]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.634      ;
; -2.597 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.634      ;
; -2.596 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[2][0]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.633      ;
; -2.596 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[1][1]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.633      ;
; -2.595 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[3][1]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.632      ;
; -2.595 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[2][3]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.632      ;
; -2.594 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[2][1]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.631      ;
; -2.594 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[3][2]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.631      ;
; -2.585 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 1.000        ; 0.000      ; 3.623      ;
; -2.584 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[1][2]          ; c0           ; c0          ; 1.000        ; 0.000      ; 3.622      ;
; -2.583 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[1][0]          ; c0           ; c0          ; 1.000        ; 0.000      ; 3.621      ;
; -2.583 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[1][3]          ; c0           ; c0          ; 1.000        ; 0.000      ; 3.621      ;
; -2.580 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[2][2]          ; c0           ; c0          ; 1.000        ; 0.000      ; 3.618      ;
; -2.578 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.500        ; -0.002     ; 3.114      ;
; -2.574 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.500        ; 0.000      ; 3.112      ;
; -2.568 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[3][3]          ; c0           ; c0          ; 0.500        ; -0.007     ; 3.099      ;
; -2.565 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[0][2]          ; c0           ; c0          ; 0.500        ; -0.007     ; 3.096      ;
; -2.563 ; Program_Counter:pc_inst|pc_int[1]        ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.601      ;
; -2.543 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.581      ;
; -2.516 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.554      ;
; -2.514 ; Instruction_Decoder:dec_inst|reg_addr[2] ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 1.000        ; -0.002     ; 3.550      ;
; -2.496 ; RAM_Memory:ram_inst|reg_array[1][0]      ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 1.000        ; -0.002     ; 3.532      ;
; -2.490 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 1.000        ; 0.000      ; 3.528      ;
; -2.488 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[7][2]          ; c0           ; c0          ; 1.000        ; -0.007     ; 3.519      ;
; -2.485 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[7][3]          ; c0           ; c0          ; 1.000        ; -0.007     ; 3.516      ;
; -2.484 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[3][3]          ; c0           ; c0          ; 1.000        ; -0.007     ; 3.515      ;
; -2.481 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[0][2]          ; c0           ; c0          ; 1.000        ; -0.007     ; 3.512      ;
; -2.466 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 1.000        ; -0.002     ; 3.502      ;
; -2.452 ; Program_Counter:pc_inst|pc_int[0]        ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.490      ;
; -2.450 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.500        ; -0.007     ; 2.981      ;
; -2.420 ; Program_Counter:pc_inst|pc_int[2]        ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 1.000        ; 0.000      ; 3.458      ;
; -2.400 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[3][0]          ; c0           ; c0          ; 0.500        ; -0.001     ; 2.937      ;
; -2.400 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 0.500        ; -0.001     ; 2.937      ;
; -2.399 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[2][0]          ; c0           ; c0          ; 0.500        ; -0.001     ; 2.936      ;
; -2.399 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[1][1]          ; c0           ; c0          ; 0.500        ; -0.001     ; 2.936      ;
; -2.398 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[3][1]          ; c0           ; c0          ; 0.500        ; -0.001     ; 2.935      ;
; -2.398 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[2][3]          ; c0           ; c0          ; 0.500        ; -0.001     ; 2.935      ;
; -2.397 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[2][1]          ; c0           ; c0          ; 0.500        ; -0.001     ; 2.934      ;
; -2.397 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[3][2]          ; c0           ; c0          ; 0.500        ; -0.001     ; 2.934      ;
; -2.388 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.500        ; 0.000      ; 2.926      ;
; -2.387 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[1][2]          ; c0           ; c0          ; 0.500        ; 0.000      ; 2.925      ;
; -2.386 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[1][0]          ; c0           ; c0          ; 0.500        ; 0.000      ; 2.924      ;
; -2.386 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[1][3]          ; c0           ; c0          ; 0.500        ; 0.000      ; 2.924      ;
; -2.383 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[2][2]          ; c0           ; c0          ; 0.500        ; 0.000      ; 2.921      ;
; -2.369 ; RAM_Memory:ram_inst|reg_array[4][0]      ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 1.000        ; -0.002     ; 3.405      ;
; -2.354 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[5][3]          ; c0           ; c0          ; 0.500        ; -0.001     ; 2.891      ;
; -2.354 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[6][3]          ; c0           ; c0          ; 0.500        ; -0.001     ; 2.891      ;
; -2.353 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[6][0]          ; c0           ; c0          ; 0.500        ; -0.001     ; 2.890      ;
; -2.352 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[4][1]          ; c0           ; c0          ; 0.500        ; -0.001     ; 2.889      ;
; -2.349 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[4][3]          ; c0           ; c0          ; 0.500        ; -0.001     ; 2.886      ;
; -2.348 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[5][1]          ; c0           ; c0          ; 0.500        ; -0.001     ; 2.885      ;
; -2.348 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 0.500        ; -0.001     ; 2.885      ;
; -2.344 ; Instruction_Decoder:dec_inst|reg_addr[1] ; RAM_Memory:ram_inst|reg_array[4][2]          ; c0           ; c0          ; 1.000        ; 0.000      ; 3.382      ;
; -2.343 ; Pipeline_State:pipe_inst|state_mem[1]    ; RAM_Memory:ram_inst|reg_array[6][1]          ; c0           ; c0          ; 0.500        ; -0.001     ; 2.880      ;
; -2.343 ; Instruction_Decoder:dec_inst|reg_addr[1] ; RAM_Memory:ram_inst|reg_array[4][0]          ; c0           ; c0          ; 1.000        ; 0.000      ; 3.381      ;
; -2.338 ; Instruction_Decoder:dec_inst|reg_addr[1] ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 1.000        ; 0.000      ; 3.376      ;
; -2.319 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[7][2]          ; c0           ; c0          ; 0.500        ; -0.007     ; 2.850      ;
; -2.316 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[7][3]          ; c0           ; c0          ; 0.500        ; -0.007     ; 2.847      ;
; -2.305 ; RAM_Memory:ram_inst|reg_array[5][0]      ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 1.000        ; -0.002     ; 3.341      ;
; -2.297 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.500        ; -0.002     ; 2.833      ;
; -2.293 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.500        ; 0.000      ; 2.831      ;
; -2.292 ; Instruction_Decoder:dec_inst|reg_addr[1] ; RAM_Memory:ram_inst|reg_array[3][1]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.329      ;
; -2.290 ; Instruction_Decoder:dec_inst|reg_addr[1] ; RAM_Memory:ram_inst|reg_array[3][2]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.327      ;
; -2.289 ; Instruction_Decoder:dec_inst|reg_addr[1] ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.326      ;
; -2.289 ; Instruction_Decoder:dec_inst|reg_addr[1] ; RAM_Memory:ram_inst|reg_array[3][0]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.326      ;
; -2.287 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[3][3]          ; c0           ; c0          ; 0.500        ; -0.007     ; 2.818      ;
; -2.284 ; Pipeline_State:pipe_inst|state_mem[0]    ; RAM_Memory:ram_inst|reg_array[0][2]          ; c0           ; c0          ; 0.500        ; -0.007     ; 2.815      ;
; -2.270 ; Instruction_Decoder:dec_inst|reg_addr[1] ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.307      ;
; -2.267 ; Instruction_Decoder:dec_inst|reg_addr[1] ; RAM_Memory:ram_inst|reg_array[4][3]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.304      ;
; -2.266 ; Instruction_Decoder:dec_inst|reg_addr[1] ; RAM_Memory:ram_inst|reg_array[4][1]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.303      ;
; -2.259 ; Instruction_Decoder:dec_inst|reg_addr[1] ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 1.000        ; -0.002     ; 3.295      ;
; -2.243 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 2.781      ;
; -2.243 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 2.781      ;
; -2.243 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 2.781      ;
; -2.243 ; Pipeline_State:pipe_inst|state_mem[0]    ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.500        ; 0.000      ; 2.781      ;
; -2.243 ; Instruction_Decoder:dec_inst|reg_addr[0] ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 1.000        ; -0.002     ; 3.279      ;
; -2.242 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[5][3]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.279      ;
; -2.242 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[6][3]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.279      ;
; -2.241 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[6][0]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.278      ;
; -2.240 ; Instruction_Decoder:dec_inst|read_w      ; RAM_Memory:ram_inst|reg_array[4][1]          ; c0           ; c0          ; 1.000        ; -0.001     ; 3.277      ;
; -2.239 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.500        ; 0.001      ; 2.778      ;
; -2.239 ; Pipeline_State:pipe_inst|state_mem[0]    ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.500        ; 0.001      ; 2.778      ;
+--------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'c0'                                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Instruction_Decoder:dec_inst|is_ret~reg0     ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; W_Reg:wreg_inst|w_to_ram                     ; W_Reg:wreg_inst|w_to_ram                     ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[7][0]          ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[3][0]          ; RAM_Memory:ram_inst|reg_array[3][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][0]          ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[4][0]          ; RAM_Memory:ram_inst|reg_array[4][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[5][0]          ; RAM_Memory:ram_inst|reg_array[5][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[1][0]          ; RAM_Memory:ram_inst|reg_array[1][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[2][0]          ; RAM_Memory:ram_inst|reg_array[2][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[6][0]          ; RAM_Memory:ram_inst|reg_array[6][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][1]          ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[4][1]          ; RAM_Memory:ram_inst|reg_array[4][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[1][1]          ; RAM_Memory:ram_inst|reg_array[1][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[5][1]          ; RAM_Memory:ram_inst|reg_array[5][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[6][1]          ; RAM_Memory:ram_inst|reg_array[6][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[2][1]          ; RAM_Memory:ram_inst|reg_array[2][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[3][1]          ; RAM_Memory:ram_inst|reg_array[3][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[7][1]          ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[5][2]          ; RAM_Memory:ram_inst|reg_array[5][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[1][2]          ; RAM_Memory:ram_inst|reg_array[1][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[4][2]          ; RAM_Memory:ram_inst|reg_array[4][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][2]          ; RAM_Memory:ram_inst|reg_array[0][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[6][2]          ; RAM_Memory:ram_inst|reg_array[6][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[2][2]          ; RAM_Memory:ram_inst|reg_array[2][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[3][2]          ; RAM_Memory:ram_inst|reg_array[3][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[7][2]          ; RAM_Memory:ram_inst|reg_array[7][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][3]          ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[4][3]          ; RAM_Memory:ram_inst|reg_array[4][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[1][3]          ; RAM_Memory:ram_inst|reg_array[1][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[5][3]          ; RAM_Memory:ram_inst|reg_array[5][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[3][3]          ; RAM_Memory:ram_inst|reg_array[3][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[7][3]          ; RAM_Memory:ram_inst|reg_array[7][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[6][3]          ; RAM_Memory:ram_inst|reg_array[6][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[2][3]          ; RAM_Memory:ram_inst|reg_array[2][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.782 ; W_Reg:wreg_inst|w_content[0]                 ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.068      ;
; 0.880 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.000        ; 0.001      ; 1.167      ;
; 0.881 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.000        ; 0.001      ; 1.168      ;
; 0.881 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.000        ; 0.001      ; 1.168      ;
; 0.891 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[2][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.177      ;
; 0.895 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.181      ;
; 0.897 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.183      ;
; 0.945 ; Instruction_Memory:instr_inst|instruction[2] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.000        ; -0.001     ; 1.230      ;
; 0.947 ; Instruction_Decoder:dec_inst|immediate[1]    ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.233      ;
; 0.951 ; Instruction_Memory:instr_inst|instruction[2] ; Instruction_Decoder:dec_inst|reg_addr[2]     ; c0           ; c0          ; 0.000        ; -0.001     ; 1.236      ;
; 0.965 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.000        ; -0.001     ; 1.250      ;
; 0.968 ; Instruction_Memory:instr_inst|instruction[6] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.000        ; -0.001     ; 1.253      ;
; 0.969 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; -0.001     ; 1.254      ;
; 0.971 ; Instruction_Memory:instr_inst|instruction[6] ; Instruction_Decoder:dec_inst|immediate[1]    ; c0           ; c0          ; 0.000        ; -0.001     ; 1.256      ;
; 0.972 ; Instruction_Memory:instr_inst|instruction[6] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; -0.001     ; 1.257      ;
; 0.985 ; W_Reg:wreg_inst|w_content[2]                 ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.271      ;
; 0.991 ; W_Reg:wreg_inst|w_content[1]                 ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.277      ;
; 1.003 ; Instruction_Decoder:dec_inst|immediate[0]    ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.289      ;
; 1.007 ; Instruction_Memory:instr_inst|instruction[1] ; Instruction_Decoder:dec_inst|reg_addr[1]     ; c0           ; c0          ; 0.000        ; -0.001     ; 1.292      ;
; 1.015 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.000        ; 0.000      ; 1.301      ;
; 1.018 ; Instruction_Decoder:dec_inst|immediate[2]    ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.304      ;
; 1.022 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|w_to_ram                     ; c0           ; c0          ; 0.000        ; 0.000      ; 1.308      ;
; 1.037 ; Instruction_Memory:instr_inst|instruction[0] ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.000        ; -0.001     ; 1.322      ;
; 1.070 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; -0.001     ; 1.355      ;
; 1.073 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; -0.001     ; 1.358      ;
; 1.073 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|immediate[1]    ; c0           ; c0          ; 0.000        ; -0.001     ; 1.358      ;
; 1.075 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.000        ; -0.001     ; 1.360      ;
; 1.077 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.000        ; -0.001     ; 1.362      ;
; 1.123 ; W_Reg:wreg_inst|w_content[3]                 ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.409      ;
; 1.124 ; W_Reg:wreg_inst|w_content[3]                 ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.410      ;
; 1.129 ; RAM_Memory:ram_inst|reg_read_data[0]         ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.000        ; 0.002      ; 1.417      ;
; 1.157 ; RAM_Memory:ram_inst|reg_read_data[1]         ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.000        ; 0.002      ; 1.445      ;
; 1.175 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.000        ; 0.001      ; 1.462      ;
; 1.202 ; Instruction_Memory:instr_inst|instruction[1] ; Instruction_Decoder:dec_inst|immediate[1]    ; c0           ; c0          ; 0.000        ; -0.001     ; 1.487      ;
; 1.207 ; Instruction_Decoder:dec_inst|reg_read_en     ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.493      ;
; 1.212 ; Instruction_Memory:instr_inst|instruction[6] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.000        ; -0.001     ; 1.497      ;
; 1.216 ; Instruction_Memory:instr_inst|instruction[6] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.000        ; -0.001     ; 1.501      ;
; 1.218 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.504      ;
; 1.219 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[4][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.505      ;
; 1.234 ; Instruction_Decoder:dec_inst|reg_read_en     ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.520      ;
; 1.235 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[4][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.521      ;
; 1.235 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[6][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.521      ;
; 1.236 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[5][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.522      ;
; 1.243 ; RAM_Memory:ram_inst|reg_array[7][0]          ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 1.529      ;
; 1.244 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.530      ;
; 1.249 ; Program_Counter:pc_inst|pc_int[8]            ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.535      ;
; 1.256 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; -0.001     ; 1.541      ;
; 1.275 ; Instruction_Memory:instr_inst|instruction[6] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; -0.001     ; 1.560      ;
; 1.275 ; Instruction_Memory:instr_inst|instruction[0] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; -0.001     ; 1.560      ;
; 1.310 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.596      ;
; 1.310 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.596      ;
; 1.310 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.596      ;
; 1.310 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.596      ;
; 1.323 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.000        ; -0.001     ; 1.608      ;
; 1.326 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.612      ;
; 1.417 ; Instruction_Decoder:dec_inst|reg_read_en     ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.000        ; -0.002     ; 1.701      ;
; 1.417 ; Instruction_Decoder:dec_inst|reg_read_en     ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.000        ; -0.002     ; 1.701      ;
; 1.417 ; Instruction_Decoder:dec_inst|reg_read_en     ; RAM_Memory:ram_inst|reg_read_data[3]         ; c0           ; c0          ; 0.000        ; -0.002     ; 1.701      ;
; 1.427 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.000        ; -0.001     ; 1.712      ;
; 1.435 ; Instruction_Decoder:dec_inst|write_w         ; W_Reg:wreg_inst|w_to_ram                     ; c0           ; c0          ; 0.000        ; 0.000      ; 1.721      ;
; 1.436 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|immediate[1]    ; c0           ; c0          ; 0.000        ; -0.001     ; 1.721      ;
; 1.446 ; Program_Counter:pc_inst|pc_int[7]            ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.732      ;
; 1.453 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|reg_addr[1]     ; c0           ; c0          ; 0.000        ; -0.001     ; 1.738      ;
; 1.454 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.000        ; -0.001     ; 1.739      ;
; 1.466 ; W_Reg:wreg_inst|w_content[2]                 ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 1.752      ;
; 1.474 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|is_ret~reg0     ; c0           ; c0          ; 0.000        ; -0.001     ; 1.759      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'c0'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; c0    ; Rise       ; c0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|place_immediate ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|place_immediate ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[1][0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[1][0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[1][1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[1][1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[1][2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[1][2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[1][3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[1][3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[3][0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[3][0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[3][1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[3][1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[3][2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[3][2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[3][3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[3][3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][3]          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 8.114 ; 8.114 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 6.865 ; 6.865 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 8.114 ; 8.114 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 7.798 ; 7.798 ; Rise       ; c0              ;
; immediate[*]       ; c0         ; 6.878 ; 6.878 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 6.874 ; 6.874 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 6.878 ; 6.878 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 6.873 ; 6.873 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 7.766 ; 7.766 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 6.892 ; 6.892 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 7.733 ; 7.733 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 7.705 ; 7.705 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 7.704 ; 7.704 ; Fall       ; c0              ;
;  instruction[6]    ; c0         ; 7.506 ; 7.506 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 7.729 ; 7.729 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 7.766 ; 7.766 ; Fall       ; c0              ;
; is_add             ; c0         ; 8.030 ; 8.030 ; Fall       ; c0              ;
; is_ret             ; c0         ; 7.466 ; 7.466 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 8.507 ; 8.507 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 8.000 ; 8.000 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 8.507 ; 8.507 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 7.969 ; 7.969 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 7.733 ; 7.733 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 7.999 ; 7.999 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 7.455 ; 7.455 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 7.695 ; 7.695 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 7.446 ; 7.446 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 7.708 ; 7.708 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 7.705 ; 7.705 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 7.885 ; 7.885 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 7.491 ; 7.491 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 7.885 ; 7.885 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 7.405 ; 7.405 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 7.492 ; 7.492 ; Fall       ; c0              ;
; read_w             ; c0         ; 8.014 ; 8.014 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 7.497 ; 7.497 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 7.477 ; 7.477 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 7.497 ; 7.497 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 7.487 ; 7.487 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 7.528 ; 7.528 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 7.453 ; 7.453 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 7.451 ; 7.451 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 7.528 ; 7.528 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 7.448 ; 7.448 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 8.020 ; 8.020 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 7.610 ; 7.610 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 7.193 ; 7.193 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 7.147 ; 7.147 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 7.479 ; 7.479 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 7.610 ; 7.610 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 7.974 ; 7.974 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 7.732 ; 7.732 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 7.732 ; 7.732 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 7.487 ; 7.487 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 7.478 ; 7.478 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 7.520 ; 7.520 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 7.140 ; 7.140 ; Fall       ; c0              ;
; write_w            ; c0         ; 6.906 ; 6.906 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 6.865 ; 6.865 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 6.865 ; 6.865 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 8.114 ; 8.114 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 7.798 ; 7.798 ; Rise       ; c0              ;
; immediate[*]       ; c0         ; 6.873 ; 6.873 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 6.874 ; 6.874 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 6.878 ; 6.878 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 6.873 ; 6.873 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 6.892 ; 6.892 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 6.892 ; 6.892 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 7.733 ; 7.733 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 7.705 ; 7.705 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 7.704 ; 7.704 ; Fall       ; c0              ;
;  instruction[6]    ; c0         ; 7.506 ; 7.506 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 7.729 ; 7.729 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 7.766 ; 7.766 ; Fall       ; c0              ;
; is_add             ; c0         ; 8.030 ; 8.030 ; Fall       ; c0              ;
; is_ret             ; c0         ; 7.466 ; 7.466 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 7.446 ; 7.446 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 8.000 ; 8.000 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 8.507 ; 8.507 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 7.969 ; 7.969 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 7.733 ; 7.733 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 7.999 ; 7.999 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 7.455 ; 7.455 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 7.695 ; 7.695 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 7.446 ; 7.446 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 7.708 ; 7.708 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 7.705 ; 7.705 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 7.405 ; 7.405 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 7.491 ; 7.491 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 7.885 ; 7.885 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 7.405 ; 7.405 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 7.492 ; 7.492 ; Fall       ; c0              ;
; read_w             ; c0         ; 8.014 ; 8.014 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 7.477 ; 7.477 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 7.477 ; 7.477 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 7.497 ; 7.497 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 7.487 ; 7.487 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 7.448 ; 7.448 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 7.453 ; 7.453 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 7.451 ; 7.451 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 7.528 ; 7.528 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 7.448 ; 7.448 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 8.020 ; 8.020 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 7.147 ; 7.147 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 7.193 ; 7.193 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 7.147 ; 7.147 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 7.479 ; 7.479 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 7.610 ; 7.610 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 7.974 ; 7.974 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 7.478 ; 7.478 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 7.732 ; 7.732 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 7.487 ; 7.487 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 7.478 ; 7.478 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 7.520 ; 7.520 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 7.140 ; 7.140 ; Fall       ; c0              ;
; write_w            ; c0         ; 6.906 ; 6.906 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; c0    ; -0.743 ; -46.352       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; c0    ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; c0    ; -1.380 ; -76.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'c0'                                                                                                                                              ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.743 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[3][0]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.275      ;
; -0.743 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.275      ;
; -0.742 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[2][0]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.274      ;
; -0.742 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[1][1]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.274      ;
; -0.741 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[2][1]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.273      ;
; -0.741 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[3][1]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.273      ;
; -0.741 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[2][3]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.273      ;
; -0.740 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[3][2]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.272      ;
; -0.732 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.500        ; -0.005     ; 1.259      ;
; -0.714 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[2][2]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.246      ;
; -0.713 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.245      ;
; -0.712 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[1][0]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.244      ;
; -0.712 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[1][2]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.244      ;
; -0.711 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[1][3]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.243      ;
; -0.709 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[3][3]          ; c0           ; c0          ; 0.500        ; -0.005     ; 1.236      ;
; -0.706 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[0][2]          ; c0           ; c0          ; 0.500        ; -0.005     ; 1.233      ;
; -0.702 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[7][2]          ; c0           ; c0          ; 0.500        ; -0.005     ; 1.229      ;
; -0.700 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[7][3]          ; c0           ; c0          ; 0.500        ; -0.005     ; 1.227      ;
; -0.682 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.500        ; -0.001     ; 1.213      ;
; -0.682 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.214      ;
; -0.674 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.500        ; 0.001      ; 1.207      ;
; -0.674 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.500        ; 0.001      ; 1.207      ;
; -0.674 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.500        ; 0.001      ; 1.207      ;
; -0.674 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.500        ; 0.001      ; 1.207      ;
; -0.670 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.203      ;
; -0.670 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.203      ;
; -0.670 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.203      ;
; -0.670 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.500        ; 0.001      ; 1.203      ;
; -0.642 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[3][0]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.174      ;
; -0.642 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.174      ;
; -0.641 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[2][0]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.173      ;
; -0.641 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[1][1]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.173      ;
; -0.640 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[2][1]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.172      ;
; -0.640 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[3][1]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.172      ;
; -0.640 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[2][3]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.172      ;
; -0.639 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[3][2]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.171      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.171      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.171      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.171      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[6] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.171      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[2] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.171      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[0] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.171      ;
; -0.637 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.171      ;
; -0.631 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.500        ; -0.005     ; 1.158      ;
; -0.629 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.500        ; 0.002      ; 1.163      ;
; -0.629 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.500        ; 0.002      ; 1.163      ;
; -0.629 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 0.500        ; 0.002      ; 1.163      ;
; -0.629 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.500        ; 0.002      ; 1.163      ;
; -0.629 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.500        ; 0.002      ; 1.163      ;
; -0.629 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.500        ; 0.002      ; 1.163      ;
; -0.629 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.500        ; 0.002      ; 1.163      ;
; -0.629 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.500        ; 0.002      ; 1.163      ;
; -0.629 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.500        ; 0.002      ; 1.163      ;
; -0.619 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.500        ; 0.001      ; 1.152      ;
; -0.619 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|reg_addr[2]     ; c0           ; c0          ; 0.500        ; 0.001      ; 1.152      ;
; -0.619 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.500        ; 0.001      ; 1.152      ;
; -0.619 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.500        ; 0.001      ; 1.152      ;
; -0.619 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.500        ; 0.001      ; 1.152      ;
; -0.619 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|reg_addr[1]     ; c0           ; c0          ; 0.500        ; 0.001      ; 1.152      ;
; -0.619 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|place_immediate ; c0           ; c0          ; 0.500        ; 0.001      ; 1.152      ;
; -0.619 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.500        ; 0.001      ; 1.152      ;
; -0.619 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|immediate[1]    ; c0           ; c0          ; 0.500        ; 0.001      ; 1.152      ;
; -0.619 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.500        ; 0.001      ; 1.152      ;
; -0.614 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[6][3]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.146      ;
; -0.613 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[5][3]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.145      ;
; -0.613 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[2][2]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.145      ;
; -0.613 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.147      ;
; -0.613 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.147      ;
; -0.613 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.147      ;
; -0.613 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[6] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.147      ;
; -0.613 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[2] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.147      ;
; -0.613 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[0] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.147      ;
; -0.613 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.147      ;
; -0.612 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[4][1]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.144      ;
; -0.612 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.144      ;
; -0.611 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[6][0]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.143      ;
; -0.611 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.500        ; -0.001     ; 1.142      ;
; -0.611 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.500        ; -0.001     ; 1.142      ;
; -0.611 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_read_data[3]         ; c0           ; c0          ; 0.500        ; -0.001     ; 1.142      ;
; -0.611 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[1][0]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.143      ;
; -0.611 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[1][2]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.143      ;
; -0.611 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.500        ; 0.001      ; 1.144      ;
; -0.611 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_addr[2]     ; c0           ; c0          ; 0.500        ; 0.001      ; 1.144      ;
; -0.611 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.500        ; 0.001      ; 1.144      ;
; -0.611 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.500        ; 0.001      ; 1.144      ;
; -0.611 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.500        ; 0.001      ; 1.144      ;
; -0.611 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_addr[1]     ; c0           ; c0          ; 0.500        ; 0.001      ; 1.144      ;
; -0.611 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|place_immediate ; c0           ; c0          ; 0.500        ; 0.001      ; 1.144      ;
; -0.611 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.500        ; 0.001      ; 1.144      ;
; -0.611 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|immediate[1]    ; c0           ; c0          ; 0.500        ; 0.001      ; 1.144      ;
; -0.611 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.500        ; 0.001      ; 1.144      ;
; -0.610 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_array[4][3]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.142      ;
; -0.610 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[1][3]          ; c0           ; c0          ; 0.500        ; 0.000      ; 1.142      ;
; -0.610 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.500        ; 0.002      ; 1.144      ;
; -0.610 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.500        ; 0.002      ; 1.144      ;
; -0.610 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 0.500        ; 0.002      ; 1.144      ;
; -0.610 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.500        ; 0.002      ; 1.144      ;
; -0.610 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.500        ; 0.002      ; 1.144      ;
; -0.610 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.500        ; 0.002      ; 1.144      ;
; -0.610 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.500        ; 0.002      ; 1.144      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'c0'                                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Instruction_Decoder:dec_inst|is_ret~reg0     ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; W_Reg:wreg_inst|w_to_ram                     ; W_Reg:wreg_inst|w_to_ram                     ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[7][0]          ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[3][0]          ; RAM_Memory:ram_inst|reg_array[3][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][0]          ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[4][0]          ; RAM_Memory:ram_inst|reg_array[4][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[5][0]          ; RAM_Memory:ram_inst|reg_array[5][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[1][0]          ; RAM_Memory:ram_inst|reg_array[1][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[2][0]          ; RAM_Memory:ram_inst|reg_array[2][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[6][0]          ; RAM_Memory:ram_inst|reg_array[6][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][1]          ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[4][1]          ; RAM_Memory:ram_inst|reg_array[4][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[1][1]          ; RAM_Memory:ram_inst|reg_array[1][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[5][1]          ; RAM_Memory:ram_inst|reg_array[5][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[6][1]          ; RAM_Memory:ram_inst|reg_array[6][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[2][1]          ; RAM_Memory:ram_inst|reg_array[2][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[3][1]          ; RAM_Memory:ram_inst|reg_array[3][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[7][1]          ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[5][2]          ; RAM_Memory:ram_inst|reg_array[5][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[1][2]          ; RAM_Memory:ram_inst|reg_array[1][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[4][2]          ; RAM_Memory:ram_inst|reg_array[4][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][2]          ; RAM_Memory:ram_inst|reg_array[0][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[6][2]          ; RAM_Memory:ram_inst|reg_array[6][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[2][2]          ; RAM_Memory:ram_inst|reg_array[2][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[3][2]          ; RAM_Memory:ram_inst|reg_array[3][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[7][2]          ; RAM_Memory:ram_inst|reg_array[7][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][3]          ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[4][3]          ; RAM_Memory:ram_inst|reg_array[4][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[1][3]          ; RAM_Memory:ram_inst|reg_array[1][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[5][3]          ; RAM_Memory:ram_inst|reg_array[5][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[3][3]          ; RAM_Memory:ram_inst|reg_array[3][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[7][3]          ; RAM_Memory:ram_inst|reg_array[7][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[6][3]          ; RAM_Memory:ram_inst|reg_array[6][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[2][3]          ; RAM_Memory:ram_inst|reg_array[2][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.298 ; W_Reg:wreg_inst|w_content[0]                 ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.450      ;
; 0.336 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.000        ; 0.001      ; 0.489      ;
; 0.336 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.000        ; 0.001      ; 0.489      ;
; 0.337 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.000        ; 0.001      ; 0.490      ;
; 0.343 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[2][2]          ; c0           ; c0          ; 0.000        ; -0.001     ; 0.494      ;
; 0.344 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.496      ;
; 0.346 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.498      ;
; 0.367 ; W_Reg:wreg_inst|w_content[2]                 ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.519      ;
; 0.373 ; Instruction_Memory:instr_inst|instruction[2] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.000        ; -0.001     ; 0.524      ;
; 0.375 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|w_to_ram                     ; c0           ; c0          ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; W_Reg:wreg_inst|w_content[1]                 ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.527      ;
; 0.380 ; Instruction_Memory:instr_inst|instruction[2] ; Instruction_Decoder:dec_inst|reg_addr[2]     ; c0           ; c0          ; 0.000        ; -0.001     ; 0.531      ;
; 0.386 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.000        ; -0.001     ; 0.537      ;
; 0.388 ; Instruction_Memory:instr_inst|instruction[6] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.000        ; -0.001     ; 0.539      ;
; 0.388 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; -0.001     ; 0.539      ;
; 0.392 ; Instruction_Memory:instr_inst|instruction[6] ; Instruction_Decoder:dec_inst|immediate[1]    ; c0           ; c0          ; 0.000        ; -0.001     ; 0.543      ;
; 0.393 ; Instruction_Memory:instr_inst|instruction[6] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; -0.001     ; 0.544      ;
; 0.403 ; Instruction_Decoder:dec_inst|immediate[1]    ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.555      ;
; 0.404 ; Instruction_Memory:instr_inst|instruction[1] ; Instruction_Decoder:dec_inst|reg_addr[1]     ; c0           ; c0          ; 0.000        ; -0.001     ; 0.555      ;
; 0.411 ; Instruction_Decoder:dec_inst|immediate[0]    ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.563      ;
; 0.417 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; -0.001     ; 0.568      ;
; 0.418 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; -0.001     ; 0.569      ;
; 0.420 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.000        ; -0.001     ; 0.571      ;
; 0.420 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|immediate[1]    ; c0           ; c0          ; 0.000        ; -0.001     ; 0.571      ;
; 0.421 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.000        ; 0.000      ; 0.573      ;
; 0.421 ; Instruction_Memory:instr_inst|instruction[9] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.000        ; -0.001     ; 0.572      ;
; 0.422 ; Instruction_Decoder:dec_inst|immediate[2]    ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.574      ;
; 0.423 ; Instruction_Memory:instr_inst|instruction[0] ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.000        ; -0.001     ; 0.574      ;
; 0.423 ; RAM_Memory:ram_inst|reg_read_data[0]         ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.000        ; 0.002      ; 0.577      ;
; 0.423 ; W_Reg:wreg_inst|w_content[3]                 ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.575      ;
; 0.424 ; W_Reg:wreg_inst|w_content[3]                 ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.576      ;
; 0.440 ; RAM_Memory:ram_inst|reg_read_data[1]         ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.000        ; 0.002      ; 0.594      ;
; 0.452 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; -0.001     ; 0.603      ;
; 0.452 ; Instruction_Memory:instr_inst|instruction[1] ; Instruction_Decoder:dec_inst|immediate[1]    ; c0           ; c0          ; 0.000        ; -0.001     ; 0.603      ;
; 0.453 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[4][0]          ; c0           ; c0          ; 0.000        ; -0.001     ; 0.604      ;
; 0.456 ; RAM_Memory:ram_inst|reg_array[7][0]          ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.608      ;
; 0.456 ; Instruction_Decoder:dec_inst|reg_read_en     ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.608      ;
; 0.458 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[4][2]          ; c0           ; c0          ; 0.000        ; -0.001     ; 0.609      ;
; 0.458 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[6][2]          ; c0           ; c0          ; 0.000        ; -0.001     ; 0.609      ;
; 0.460 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[5][2]          ; c0           ; c0          ; 0.000        ; -0.001     ; 0.611      ;
; 0.461 ; Instruction_Decoder:dec_inst|reg_read_en     ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.613      ;
; 0.463 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.615      ;
; 0.468 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.000        ; 0.001      ; 0.621      ;
; 0.483 ; Instruction_Memory:instr_inst|instruction[0] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; -0.001     ; 0.634      ;
; 0.489 ; Program_Counter:pc_inst|pc_int[8]            ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.641      ;
; 0.499 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.000        ; -0.001     ; 0.650      ;
; 0.504 ; Instruction_Memory:instr_inst|instruction[6] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.000        ; -0.001     ; 0.655      ;
; 0.505 ; Instruction_Memory:instr_inst|instruction[6] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.000        ; -0.001     ; 0.656      ;
; 0.513 ; Instruction_Memory:instr_inst|instruction[6] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; -0.001     ; 0.664      ;
; 0.513 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; -0.001     ; 0.664      ;
; 0.525 ; Instruction_Decoder:dec_inst|write_w         ; W_Reg:wreg_inst|w_to_ram                     ; c0           ; c0          ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; Program_Counter:pc_inst|pc_int[7]            ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.678      ;
; 0.538 ; W_Reg:wreg_inst|w_content[2]                 ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.690      ;
; 0.541 ; RAM_Memory:ram_inst|reg_array[6][1]          ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.000        ; -0.001     ; 0.692      ;
; 0.544 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|is_ret~reg0     ; c0           ; c0          ; 0.000        ; -0.001     ; 0.695      ;
; 0.554 ; RAM_Memory:ram_inst|reg_read_data[3]         ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.000        ; 0.002      ; 0.708      ;
; 0.556 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[3][2]          ; c0           ; c0          ; 0.000        ; -0.001     ; 0.707      ;
; 0.556 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|immediate[2]    ; c0           ; c0          ; 0.000        ; -0.001     ; 0.707      ;
; 0.560 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|reg_addr[1]     ; c0           ; c0          ; 0.000        ; -0.001     ; 0.711      ;
; 0.561 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.000        ; -0.001     ; 0.712      ;
; 0.566 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.000        ; -0.001     ; 0.717      ;
; 0.567 ; Instruction_Memory:instr_inst|instruction[8] ; Instruction_Decoder:dec_inst|immediate[1]    ; c0           ; c0          ; 0.000        ; -0.001     ; 0.718      ;
; 0.569 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.721      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'c0'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; c0    ; Rise       ; c0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|place_immediate ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|place_immediate ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[1][0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[1][0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[1][1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[1][1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[1][2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[1][2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[1][3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[1][3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[3][0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[3][0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[3][1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[3][1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[3][2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[3][2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[3][3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[3][3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[4][3]          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 4.226 ; 4.226 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 3.741 ; 3.741 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 4.226 ; 4.226 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 4.119 ; 4.119 ; Rise       ; c0              ;
; immediate[*]       ; c0         ; 3.759 ; 3.759 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 3.759 ; 3.759 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 3.756 ; 3.756 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 3.758 ; 3.758 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 4.110 ; 4.110 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 3.778 ; 3.778 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 4.098 ; 4.098 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 4.064 ; 4.064 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 4.059 ; 4.059 ; Fall       ; c0              ;
;  instruction[6]    ; c0         ; 4.020 ; 4.020 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 4.090 ; 4.090 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 4.110 ; 4.110 ; Fall       ; c0              ;
; is_add             ; c0         ; 4.202 ; 4.202 ; Fall       ; c0              ;
; is_ret             ; c0         ; 3.991 ; 3.991 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 4.418 ; 4.418 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 4.181 ; 4.181 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 4.418 ; 4.418 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 4.157 ; 4.157 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 4.085 ; 4.085 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 4.178 ; 4.178 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 3.986 ; 3.986 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 4.057 ; 4.057 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 3.969 ; 3.969 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 4.065 ; 4.065 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 4.070 ; 4.070 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 4.167 ; 4.167 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 4.013 ; 4.013 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 4.167 ; 4.167 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 3.947 ; 3.947 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 4.003 ; 4.003 ; Fall       ; c0              ;
; read_w             ; c0         ; 4.245 ; 4.245 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 4.013 ; 4.013 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 3.994 ; 3.994 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 4.013 ; 4.013 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 4.006 ; 4.006 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 4.026 ; 4.026 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 3.977 ; 3.977 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 3.980 ; 3.980 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 4.026 ; 4.026 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 3.979 ; 3.979 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 4.192 ; 4.192 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 4.076 ; 4.076 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 3.888 ; 3.888 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 3.853 ; 3.853 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 3.999 ; 3.999 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 4.076 ; 4.076 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 4.205 ; 4.205 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 4.088 ; 4.088 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 4.088 ; 4.088 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 3.999 ; 3.999 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 4.001 ; 4.001 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 4.029 ; 4.029 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 3.850 ; 3.850 ; Fall       ; c0              ;
; write_w            ; c0         ; 3.777 ; 3.777 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 3.741 ; 3.741 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 3.741 ; 3.741 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 4.226 ; 4.226 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 4.119 ; 4.119 ; Rise       ; c0              ;
; immediate[*]       ; c0         ; 3.756 ; 3.756 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 3.759 ; 3.759 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 3.756 ; 3.756 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 3.758 ; 3.758 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 3.778 ; 3.778 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 3.778 ; 3.778 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 4.098 ; 4.098 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 4.064 ; 4.064 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 4.059 ; 4.059 ; Fall       ; c0              ;
;  instruction[6]    ; c0         ; 4.020 ; 4.020 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 4.090 ; 4.090 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 4.110 ; 4.110 ; Fall       ; c0              ;
; is_add             ; c0         ; 4.202 ; 4.202 ; Fall       ; c0              ;
; is_ret             ; c0         ; 3.991 ; 3.991 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 3.969 ; 3.969 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 4.181 ; 4.181 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 4.418 ; 4.418 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 4.157 ; 4.157 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 4.085 ; 4.085 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 4.178 ; 4.178 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 3.986 ; 3.986 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 4.057 ; 4.057 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 3.969 ; 3.969 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 4.065 ; 4.065 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 4.070 ; 4.070 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 3.947 ; 3.947 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 4.013 ; 4.013 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 4.167 ; 4.167 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 3.947 ; 3.947 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 4.003 ; 4.003 ; Fall       ; c0              ;
; read_w             ; c0         ; 4.245 ; 4.245 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 3.994 ; 3.994 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 3.994 ; 3.994 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 4.013 ; 4.013 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 4.006 ; 4.006 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 3.977 ; 3.977 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 3.977 ; 3.977 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 3.980 ; 3.980 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 4.026 ; 4.026 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 3.979 ; 3.979 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 4.192 ; 4.192 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 3.853 ; 3.853 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 3.888 ; 3.888 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 3.853 ; 3.853 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 3.999 ; 3.999 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 4.076 ; 4.076 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 4.205 ; 4.205 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 3.999 ; 3.999 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 4.088 ; 4.088 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 3.999 ; 3.999 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 4.001 ; 4.001 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 4.029 ; 4.029 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 3.850 ; 3.850 ; Fall       ; c0              ;
; write_w            ; c0         ; 3.777 ; 3.777 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.876   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  c0              ; -2.876   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -173.954 ; 0.0   ; 0.0      ; 0.0     ; -93.281             ;
;  c0              ; -173.954 ; 0.000 ; N/A      ; N/A     ; -93.281             ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 8.114 ; 8.114 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 6.865 ; 6.865 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 8.114 ; 8.114 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 7.798 ; 7.798 ; Rise       ; c0              ;
; immediate[*]       ; c0         ; 6.878 ; 6.878 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 6.874 ; 6.874 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 6.878 ; 6.878 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 6.873 ; 6.873 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 7.766 ; 7.766 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 6.892 ; 6.892 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 7.733 ; 7.733 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 7.705 ; 7.705 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 7.704 ; 7.704 ; Fall       ; c0              ;
;  instruction[6]    ; c0         ; 7.506 ; 7.506 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 7.729 ; 7.729 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 7.766 ; 7.766 ; Fall       ; c0              ;
; is_add             ; c0         ; 8.030 ; 8.030 ; Fall       ; c0              ;
; is_ret             ; c0         ; 7.466 ; 7.466 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 8.507 ; 8.507 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 8.000 ; 8.000 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 8.507 ; 8.507 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 7.969 ; 7.969 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 7.733 ; 7.733 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 7.999 ; 7.999 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 7.455 ; 7.455 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 7.695 ; 7.695 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 7.446 ; 7.446 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 7.708 ; 7.708 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 7.705 ; 7.705 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 7.885 ; 7.885 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 7.491 ; 7.491 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 7.885 ; 7.885 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 7.405 ; 7.405 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 7.492 ; 7.492 ; Fall       ; c0              ;
; read_w             ; c0         ; 8.014 ; 8.014 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 7.497 ; 7.497 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 7.477 ; 7.477 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 7.497 ; 7.497 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 7.487 ; 7.487 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 7.528 ; 7.528 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 7.453 ; 7.453 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 7.451 ; 7.451 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 7.528 ; 7.528 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 7.448 ; 7.448 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 8.020 ; 8.020 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 7.610 ; 7.610 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 7.193 ; 7.193 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 7.147 ; 7.147 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 7.479 ; 7.479 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 7.610 ; 7.610 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 7.974 ; 7.974 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 7.732 ; 7.732 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 7.732 ; 7.732 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 7.487 ; 7.487 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 7.478 ; 7.478 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 7.520 ; 7.520 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 7.140 ; 7.140 ; Fall       ; c0              ;
; write_w            ; c0         ; 6.906 ; 6.906 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 3.741 ; 3.741 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 3.741 ; 3.741 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 4.226 ; 4.226 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 4.119 ; 4.119 ; Rise       ; c0              ;
; immediate[*]       ; c0         ; 3.756 ; 3.756 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 3.759 ; 3.759 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 3.756 ; 3.756 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 3.758 ; 3.758 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 3.778 ; 3.778 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 3.778 ; 3.778 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 4.098 ; 4.098 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 4.064 ; 4.064 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 4.059 ; 4.059 ; Fall       ; c0              ;
;  instruction[6]    ; c0         ; 4.020 ; 4.020 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 4.090 ; 4.090 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 4.110 ; 4.110 ; Fall       ; c0              ;
; is_add             ; c0         ; 4.202 ; 4.202 ; Fall       ; c0              ;
; is_ret             ; c0         ; 3.991 ; 3.991 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 3.969 ; 3.969 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 4.181 ; 4.181 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 4.418 ; 4.418 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 4.157 ; 4.157 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 4.085 ; 4.085 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 4.178 ; 4.178 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 3.986 ; 3.986 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 4.057 ; 4.057 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 3.969 ; 3.969 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 4.065 ; 4.065 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 4.070 ; 4.070 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 3.947 ; 3.947 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 4.013 ; 4.013 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 4.167 ; 4.167 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 3.947 ; 3.947 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 4.003 ; 4.003 ; Fall       ; c0              ;
; read_w             ; c0         ; 4.245 ; 4.245 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 3.994 ; 3.994 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 3.994 ; 3.994 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 4.013 ; 4.013 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 4.006 ; 4.006 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 3.977 ; 3.977 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 3.977 ; 3.977 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 3.980 ; 3.980 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 4.026 ; 4.026 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 3.979 ; 3.979 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 4.192 ; 4.192 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 3.853 ; 3.853 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 3.888 ; 3.888 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 3.853 ; 3.853 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 3.999 ; 3.999 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 4.076 ; 4.076 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 4.205 ; 4.205 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 3.999 ; 3.999 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 4.088 ; 4.088 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 3.999 ; 3.999 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 4.001 ; 4.001 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 4.029 ; 4.029 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 3.850 ; 3.850 ; Fall       ; c0              ;
; write_w            ; c0         ; 3.777 ; 3.777 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; c0         ; c0       ; 9        ; 0        ; 216      ; 490      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; c0         ; c0       ; 9        ; 0        ; 216      ; 490      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 49    ; 49   ;
; Unconstrained Output Port Paths ; 49    ; 49   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat May 12 17:27:17 2018
Info: Command: quartus_sta MDT90P01 -c MDT90P01
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MDT90P01.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name c0 c0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.876
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.876      -173.954 c0 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 c0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -93.281 c0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.743
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.743       -46.352 c0 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 c0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -76.380 c0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 462 megabytes
    Info: Processing ended: Sat May 12 17:27:17 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


