---
layout: post
title: CPU(二)
category: Chip 
---

* toc
{:toc}

# CPU

## 历史

NetBurst可以说是Intel历史上最大的战略错误。

https://www.zhihu.com/answer/137624368

历史上有哪些“大力出悲剧”的产品？

---

https://mp.weixin.qq.com/s/-2kGkJzjay2WJzIpMs2Adw

IEEE盘点27款震撼世界的芯片

https://mp.weixin.qq.com/s/KhY-PPdvZ26Uy8xEgi70DA

纪念晶体管诞生71周年——改变世界30款芯片大阅兵！

http://m.uczzd.cn/webview/news?aid=15020380163392206798

你所不知道的经典科技发展史: 以前CPU是如何设计出来的

https://mp.weixin.qq.com/s/Lnolh9y0rf86wOGa-F1xmw

计算机的诞生史

https://mp.weixin.qq.com/s/f_rk-NPKNzYpbHOr5bgluw

一文了解半导体的过去、现在和未来

https://mp.weixin.qq.com/s/A6tc00Azj9AM-FApt5CkTQ

AMD YES！背后不为人知的故事

https://mp.weixin.qq.com/s/EfjhstpXsl6sG9q_-qQjXQ

世界半导体集成电路发展史

https://mp.weixin.qq.com/s/pSKQ3lRYV13qU_5DaOw2HQ

晶体管发展历程回顾

## AVX

MMX直接使用了80bit的FPU寄存器中的64bit，对CPU整个流水线几乎没有影响；SSE的128bit相比80bit增加了48bit宽度还算可以接受。AVX的256bit，整个CPU的数据通道比80bit增加了三倍多，需要消耗三倍的晶体管，功率也增加了三倍。因此在严格限定功耗的场景如笔记本或者服务器中，CPU运行AVX应用时需要降低频率从而降低功耗。

为了适应DL领域的应用，AVX还添加了一个VNNI的扩展指令集（Vector Neural Network Instructions）。

参考：

https://www.zhihu.com/question/406517759

如何看待Linus Torvalds对AVX512的评价？

https://zhuanlan.zhihu.com/p/449878214

向量化引擎初探（一）

## 封装

### BGA & QFP

BGA封装，就是那种引脚都在芯片背面的封装。QFP封装，即四侧引脚扁平封装。同样面积情况下，显然占据一个面的引脚数，要超过仅占据四个边的引脚数。

### 先进封装

盛合是华为合作体系的厂商，完成华为昇腾和鲲鹏芯片的先进封装；通富微曾经也是长电/中芯的合作工厂，但如今是华为主导。两家都从事Chiplet封装，兼顾包括前道interposer的生产。

CoWoS（Chip-on-Wafer-on-Substrate）

TSV（Through Silicon Via）

CoWoS良率虽然要达到85甚至95%并不难，但这个良率数字跟前段那种50%70%的良率，意义上完全不同，后段CoWoS良率差1%都严重影响成本，因为前段处理的晶圆不值钱，但interposer上的GPU&CPU die还有大量的HBM却很值钱。

TSMC目前良率在99%以上，国内的盛H也就80%+的良率。

https://xueqiu.com/8992033978/256442528

一文看懂TSV技术

https://zhuanlan.zhihu.com/p/586478535

台积电芯片封装技术-CoWoS

https://mp.weixin.qq.com/s/FVcmCvimpoGCtCtm4RDtUg

浅谈先进封装技术

https://www.zhihu.com/question/652833460

中国可以自主实现CoWoS封装吗？国产CoWoS先进封装工艺发展到哪一步了？

https://zhuanlan.zhihu.com/p/699977071

CoWoS先进封装门槛到底是什么? 为何只有台积电独领风骚?

### 参考

https://mp.weixin.qq.com/s/vGONCRzvFGVo6giUFq0uag

芯片封装类型总结

https://mp.weixin.qq.com/s/RtSmbwguM7dbsXkWqAPuCQ

英特尔3D封装技术深度解读

https://zhuanlan.zhihu.com/p/54685671

PCB板上的黑色的物体是什么？

https://mp.weixin.qq.com/s/MQHZ-yLhZRIfOL9kN4XFKw

一文看懂3D封装技术及发展趋势

https://mp.weixin.qq.com/s/WBab6k4mIkZNzpvbgSbpVQ

一文看懂SiP封装技术

https://mp.weixin.qq.com/s/S-YGgvE6ey2t9_YmVmKOFg

一份难得的MOS管封装分析报告

https://mp.weixin.qq.com/s/MXuN1ccza508TMkcYVadvA

芯片封装简史

## Cache

Cache本质上是一块小而快的存储设备和另一块大而慢的存储设备之间的协作关系。

Cache分为硬件Cache和软件Cache两种，这里只讨论前者。后者参见《数据库（一）》。

![](/images/img4/cache.jpg)

![](/images/img4/Mem_Gap.png)

上图展示了CPU和DRAM之间的速度增长的差异，这个差异通常被称为Memory Gap。1980年代以前的计算机是没有Cache的，但是随着Memory Gap的增大，Cache的级数也不断增多，目前3级片上Cache+1级片外Cache已经是标配了。

必须指出的是，和CPU的速度受限于技术进步不同，RAM的问题主要是性能和价格的折衷。Cache实际上也是一种RAM，最好的L0 Cache和CPU的速度相当，只是价格太高而已。

类似这样的还有PCB的线宽。微米级的线宽技术上完全可行，毕竟芯片都已经是纳米级的线宽了，主要还是价格的问题。

多核CPU多级缓存的一致性，一般由相关的一致性总线协议保证。这些协议包括：MSI、MESI和MOESI。

---

![](/images/img5/time.png)

https://www.cs.cornell.edu/projects/ladis2009/talks/dean-keynote-ladis2009.pdf

参考：

https://zhuanlan.zhihu.com/p/296808047

每个程序员都应该知道的延迟数字

---

https://mp.weixin.qq.com/s/cSu-P-aDSXH0CYLN2HNrxw

深入理解Cache（上）

https://mp.weixin.qq.com/s/rml_wqePIx8vOk2ZO9_GMA

深入理解Cache（下）

https://mp.weixin.qq.com/s/Lydg1TMlNO_98Z-NF5BIBQ

理解CPU Cache

https://mp.weixin.qq.com/s/8g33nTI_-i9Rzmu-5Up-HA

高性能编程：三级缓存（LLC）访问优化

https://mp.weixin.qq.com/s/QidAD9OuVdEXFqxRMPx5lQ

响应速度不给力？解锁正确缓存姿势

https://mp.weixin.qq.com/s/570O2BloWjy3q0_m_mfiZg

CPU缓存一致性协议

https://mp.weixin.qq.com/s/ziJ8OFiLA1it3sQvycN7Mg

翻越缓存的三座大山

https://zhuanlan.zhihu.com/p/63494668

显存为什么不能当内存使？内存、Cache和Cache一致性

https://mp.weixin.qq.com/s/AekR-mv9EOD-4V5SKqI9YQ

一文看懂缓存

https://mp.weixin.qq.com/s/FY8sEX4acEUpCu_6ntArYw

CPU缓存L1/L2/L3工作原理

https://blog.csdn.net/ZoeyyeoZ/article/details/51804647

MESI&MOESI协议

https://mp.weixin.qq.com/s/G4SpTC8DZ-l5kWBRGwSwGQ

Linux内存、Swap、Cache、Buffer详细解析

https://zhuanlan.zhihu.com/p/608663298

一篇论文讲透Cache优化

## Cache Line

高速缓存其实就是一组称之为缓存行(cache line)的固定大小的数据块，其大小是以突发读或者突发写周期的大小为基础的。

每个高速缓存行完全是在一个突发读操作周期中进行填充或者下载的。即使处理器只存取一个字节的存储器，高速缓存控制器也启动整个存取器访问周期并请求整个数据块。缓存行第一个字节的地址总是突发周期尺寸的倍数。缓存行的起始位置总是与突发周期的开头保持一致。

https://zhuanlan.zhihu.com/p/37749443

计算机缓存Cache以及Cache Line详解

## Bélády's Algorithm

Bélády认为最好的缓存算法是：丢弃那些在将来最长时间不被使用的数据。显然这是一个理想化的算法，因为我们没有办法预测未来。但它可以作为衡量缓存算法优越度的一个理论上限。

>László Bélády，1928年生，匈牙利计算机科学家。Technical University of Budapest本硕。IBM研究员。

LFU: least frequently used

LRU: least recently used

https://mp.weixin.qq.com/s/AdmEd1FHxpZUwSGYy3qggg

利用cpu缓存实现高性能程序

https://zhuanlan.zhihu.com/p/591436083

经典论文解读——Cache替换算法

## Scratchpad Memory

除了Cache之外，Scratchpad memory(SPRAM)也是一种常见的内存缓冲硬件。

两者的区别是：

- Cache通过硬件来管理每个位置上存放的数据；SPM没有硬件管理的替换策略，由程序员来管理数据的存放位置。因此，spm的控制逻辑比较简单，能耗也比较低。

- 当访存行为不规则时，cache中的硬件管理机制可以有效的管理数据。但当程序中的访存行为可以很容易的描述出来时，程序员可以根据程序的访存行为设计spm的数据存取方式，从而提高访存效率。

https://blog.csdn.net/weixin_48304306/article/details/125799814

Cache与Scratch-pad-memory（spm）的区别

## Jim Keller

<table style="text-align:center" width="85%">
  <tbody>
    <tr>
      <td colspan="5">Jim Keller: Work Experience</td>
    </tr>
    <tr>
      <td colspan="2" rowspan="1"></td>
      <td>Company</td>
      <td>Title</td>
      <td>Important<br />
      Product</td>
    </tr>
    <tr>
      <td><strong>1980s</strong></td>
      <td><strong>1998</strong></td>
      <td>DEC</td>
      <td>Architect</td>
      <td>Alpha</td>
    </tr>
    <tr>
      <td><strong>1998</strong></td>
      <td><strong>1999</strong></td>
      <td>AMD</td>
      <td>Lead Architect</td>
      <td>K7, K8v1<br />
      HyperTransport</td>
    </tr>
    <tr>
      <td><strong>1999</strong></td>
      <td><strong>2000</strong></td>
      <td>SiByte</td>
      <td>Chief Architect</td>
      <td>MIPS Networking</td>
    </tr>
    <tr>
      <td><strong>2000</strong></td>
      <td><strong>2004</strong></td>
      <td>Broadcom</td>
      <td>Chief Architect</td>
      <td>MIPS Networking</td>
    </tr>
    <tr>
      <td><strong>2004</strong></td>
      <td><strong>2008</strong></td>
      <td>P.A. Semi</td>
      <td>VP Engineering</td>
      <td>Low Power Mobile</td>
    </tr>
    <tr>
      <td><strong>2008</strong></td>
      <td><strong>2012</strong></td>
      <td>Apple</td>
      <td>VP Engineering</td>
      <td>A4 / A5 Mobile</td>
    </tr>
    <tr>
      <td><strong>8/2012</strong></td>
      <td><strong>9/2015</strong></td>
      <td>AMD</td>
      <td>Corp VP and<br />
      Chief Cores Architect</td>
      <td>Skybridge / K12<br />
      (+ Zen)</td>
    </tr>
    <tr>
      <td><strong>1/2016</strong></td>
      <td><strong>4/2018</strong></td>
      <td>Tesla</td>
      <td>VP Autopilot<br />
      Hardware Engineering</td>
      <td>Fully Self-Driving<br />
      (FSD) Chip</td>
    </tr>
    <tr>
      <td><strong>4/2018</strong></td>
      <td><strong>6/2020</strong></td>
      <td>Intel</td>
      <td>Senior VP<br />
      Silicon Engineering</td>
      <td>?</td>
    </tr>
    <tr>
      <td colspan="2" rowspan="1"><strong>2021</strong></td>
      <td>Tenstorrent</td>
      <td>President and CTO</td>
      <td>TBD</td>
    </tr>
  </tbody>
</table>
