# gate_level
В репозитории находится материалы с прошедшего стрима [Gate Level FPGA](https://youtu.be/5b49deKWnW8), на котором рассматривалась реализация элементов цифровых схем из базовых логических элементов на VHDL и Verilog. 

Мы специально запретили оптимизацию написанных модулей и сделали так, что бы более сложные элементы цифровых схем строились из трех базовых блоков и, или, не. 

На первом стриме реализовали: и, или, не, исключающее или, rs защелку, мультиплексор 2в1, дешифратор 2в4

Работы выполнялась в Vivado v2020.2

Сайт сообщества: fpga-systems.ru

Телеграмм: чат [@fpgasystems](https://t.me/fpgasystems), новости [@fpgasystems_events](https://t.me/fpgasystems_events)

Youtube: [FPGA Systems](https://www.youtube.com/c/fpgasystems)

Facebook: [fpgasystems.ru](https://www.facebook.com/groups/fpgasystems.ru)