TimeQuest Timing Analyzer report for RegFile
Wed Nov 20 16:15:07 2013
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow Model Fmax Summary
  5. Slow Model Setup Summary
  6. Slow Model Hold Summary
  7. Slow Model Recovery Summary
  8. Slow Model Removal Summary
  9. Slow Model Minimum Pulse Width Summary
 10. Slow Model Setup: 'CLOCK_50'
 11. Slow Model Setup: 'KEY[1]'
 12. Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 13. Slow Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'
 14. Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 15. Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 16. Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 17. Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 18. Slow Model Setup: 'SW[15]'
 19. Slow Model Hold: 'SW[15]'
 20. Slow Model Hold: 'CLOCK_50'
 21. Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 22. Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 23. Slow Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'
 24. Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 25. Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 26. Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 27. Slow Model Hold: 'KEY[1]'
 28. Slow Model Minimum Pulse Width: 'KEY[1]'
 29. Slow Model Minimum Pulse Width: 'CLOCK_50'
 30. Slow Model Minimum Pulse Width: 'SW[15]'
 31. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 32. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 33. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'
 34. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 35. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 36. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Fast Model Setup Summary
 44. Fast Model Hold Summary
 45. Fast Model Recovery Summary
 46. Fast Model Removal Summary
 47. Fast Model Minimum Pulse Width Summary
 48. Fast Model Setup: 'CLOCK_50'
 49. Fast Model Setup: 'KEY[1]'
 50. Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 51. Fast Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'
 52. Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 53. Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 54. Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 55. Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 56. Fast Model Setup: 'SW[15]'
 57. Fast Model Hold: 'SW[15]'
 58. Fast Model Hold: 'CLOCK_50'
 59. Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 60. Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 61. Fast Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'
 62. Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 63. Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 64. Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 65. Fast Model Hold: 'KEY[1]'
 66. Fast Model Minimum Pulse Width: 'KEY[1]'
 67. Fast Model Minimum Pulse Width: 'CLOCK_50'
 68. Fast Model Minimum Pulse Width: 'SW[15]'
 69. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 70. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 71. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'
 72. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 73. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 74. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Propagation Delay
 80. Minimum Propagation Delay
 81. Multicorner Timing Analysis Summary
 82. Setup Times
 83. Hold Times
 84. Clock to Output Times
 85. Minimum Clock to Output Times
 86. Progagation Delay
 87. Minimum Progagation Delay
 88. Setup Transfers
 89. Hold Transfers
 90. Report TCCS
 91. Report RSKM
 92. Unconstrained Paths
 93. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RegFile                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; clk_div:clockdiv|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Khz_reg }   ;
; clk_div:clockdiv|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Mhz_reg }   ;
; clk_div:clockdiv|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_10Hz_reg }   ;
; clk_div:clockdiv|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_10Khz_reg }  ;
; clk_div:clockdiv|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100hz_reg }  ;
; clk_div:clockdiv|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100Khz_reg } ;
; CLOCK_50                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                          ;
; KEY[1]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                            ;
; SW[15]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[15] }                            ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                  ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                                  ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
; INF MHz    ; 393.39 MHz      ; SW[15]                            ; limit due to hold check                               ;
; 48.71 MHz  ; 48.71 MHz       ; KEY[1]                            ;                                                       ;
; 188.75 MHz ; 188.75 MHz      ; CLOCK_50                          ;                                                       ;
; 805.15 MHz ; 500.0 MHz       ; clk_div:clockdiv|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch) ;
; 807.1 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 827.81 MHz ; 500.0 MHz       ; clk_div:clockdiv|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch) ;
; 827.81 MHz ; 500.0 MHz       ; clk_div:clockdiv|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 933.71 MHz ; 500.0 MHz       ; clk_div:clockdiv|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 941.62 MHz ; 500.0 MHz       ; clk_div:clockdiv|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+-----------------------------------+---------+---------------+
; Clock                             ; Slack   ; End Point TNS ;
+-----------------------------------+---------+---------------+
; CLOCK_50                          ; -11.879 ; -176.493      ;
; KEY[1]                            ; -9.765  ; -6805.997     ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.242  ; -0.314        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.239  ; -0.273        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.208  ; -0.280        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.208  ; -0.251        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.071  ; -0.146        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.062  ; -0.127        ;
; SW[15]                            ; 0.696   ; 0.000         ;
+-----------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; SW[15]                            ; -1.271 ; -5.895        ;
; CLOCK_50                          ; 0.137  ; 0.000         ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.391  ; 0.000         ;
; KEY[1]                            ; 0.524  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -2.000 ; -3716.222     ;
; CLOCK_50                          ; -1.380 ; -76.380       ;
; SW[15]                            ; -1.222 ; -1.222        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+-----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                               ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.879 ; RegModule:reg_file|register[18][8]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.528     ; 9.387      ;
; -11.856 ; RegModule:reg_file|register[25][1]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.514     ; 9.378      ;
; -11.822 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.280      ;
; -11.822 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.280      ;
; -11.822 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.280      ;
; -11.822 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.280      ;
; -11.822 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.280      ;
; -11.822 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.280      ;
; -11.822 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.280      ;
; -11.822 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.280      ;
; -11.822 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.280      ;
; -11.822 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.280      ;
; -11.731 ; RegModule:reg_file|register[18][8]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.527     ; 9.240      ;
; -11.721 ; RegModule:reg_file|register[22][24]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.525     ; 9.232      ;
; -11.705 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.630     ; 9.111      ;
; -11.705 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.630     ; 9.111      ;
; -11.705 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.630     ; 9.111      ;
; -11.705 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.630     ; 9.111      ;
; -11.705 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.630     ; 9.111      ;
; -11.705 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.630     ; 9.111      ;
; -11.705 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.630     ; 9.111      ;
; -11.705 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.630     ; 9.111      ;
; -11.705 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.630     ; 9.111      ;
; -11.705 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.630     ; 9.111      ;
; -11.701 ; RegModule:reg_file|register[18][8]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.528     ; 9.209      ;
; -11.691 ; RegModule:reg_file|register[18][24]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.524     ; 9.203      ;
; -11.680 ; RegModule:reg_file|register[21][13]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.518     ; 9.198      ;
; -11.674 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.577     ; 9.133      ;
; -11.674 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.577     ; 9.133      ;
; -11.674 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.577     ; 9.133      ;
; -11.674 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.577     ; 9.133      ;
; -11.674 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.577     ; 9.133      ;
; -11.674 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.577     ; 9.133      ;
; -11.674 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.577     ; 9.133      ;
; -11.674 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.577     ; 9.133      ;
; -11.674 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.577     ; 9.133      ;
; -11.674 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.577     ; 9.133      ;
; -11.644 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.102      ;
; -11.644 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.102      ;
; -11.644 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.102      ;
; -11.644 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.102      ;
; -11.644 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.102      ;
; -11.644 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.102      ;
; -11.644 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.102      ;
; -11.644 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.102      ;
; -11.644 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.102      ;
; -11.644 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.578     ; 9.102      ;
; -11.635 ; RegModule:reg_file|register[21][31]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.509     ; 9.162      ;
; -11.635 ; RegModule:reg_file|register[21][31]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.509     ; 9.162      ;
; -11.634 ; RegModule:reg_file|register[25][1]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.513     ; 9.157      ;
; -11.634 ; RegModule:reg_file|register[25][1]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.513     ; 9.157      ;
; -11.632 ; RegModule:reg_file|register[25][1]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.513     ; 9.155      ;
; -11.629 ; RegModule:reg_file|register[25][1]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.513     ; 9.152      ;
; -11.612 ; RegModule:reg_file|register[17][13]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.520     ; 9.128      ;
; -11.610 ; RegModule:reg_file|register[25][1]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.513     ; 9.133      ;
; -11.605 ; RegModule:reg_file|register[24][13]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.525     ; 9.116      ;
; -11.593 ; RegModule:reg_file|register[23][5]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.518     ; 9.111      ;
; -11.573 ; RegModule:reg_file|register[22][8]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.528     ; 9.081      ;
; -11.573 ; RegModule:reg_file|register[22][24]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.524     ; 9.085      ;
; -11.573 ; RegModule:reg_file|register[21][21]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.514     ; 9.095      ;
; -11.567 ; RegModule:reg_file|register[22][0]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.530     ; 9.073      ;
; -11.567 ; RegModule:reg_file|register[29][13]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.518     ; 9.085      ;
; -11.565 ; RegModule:reg_file|register[25][1]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.514     ; 9.087      ;
; -11.558 ; RegModule:reg_file|register[10][9]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.486     ; 9.108      ;
; -11.553 ; RegModule:reg_file|register[21][31]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.508     ; 9.081      ;
; -11.553 ; RegModule:reg_file|register[21][31]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.508     ; 9.081      ;
; -11.551 ; RegModule:reg_file|register[21][31]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.508     ; 9.079      ;
; -11.548 ; RegModule:reg_file|register[21][31]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.508     ; 9.076      ;
; -11.548 ; RegModule:reg_file|register[21][31]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.508     ; 9.076      ;
; -11.547 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.629     ; 8.954      ;
; -11.547 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.629     ; 8.954      ;
; -11.547 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.629     ; 8.954      ;
; -11.547 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.629     ; 8.954      ;
; -11.547 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.629     ; 8.954      ;
; -11.547 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.629     ; 8.954      ;
; -11.547 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.629     ; 8.954      ;
; -11.547 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.629     ; 8.954      ;
; -11.547 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.629     ; 8.954      ;
; -11.547 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.629     ; 8.954      ;
; -11.544 ; RegModule:reg_file|register[21][30]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.518     ; 9.062      ;
; -11.543 ; RegModule:reg_file|register[22][24]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.525     ; 9.054      ;
; -11.543 ; RegModule:reg_file|register[18][24]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.523     ; 9.056      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
; -11.540 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.601     ; 8.975      ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                         ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -9.765 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 10.311     ;
; -9.707 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 10.252     ;
; -9.566 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 10.112     ;
; -9.511 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 10.057     ;
; -9.508 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 10.053     ;
; -9.499 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 10.045     ;
; -9.466 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 10.002     ;
; -9.453 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 10.000     ;
; -9.453 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 9.998      ;
; -9.450 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.996      ;
; -9.441 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 9.986      ;
; -9.437 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.983      ;
; -9.395 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.941      ;
; -9.392 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 9.937      ;
; -9.379 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 9.924      ;
; -9.375 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 9.917      ;
; -9.337 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.015      ; 9.888      ;
; -9.317 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 9.858      ;
; -9.284 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[6]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 9.797      ;
; -9.282 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.015      ; 9.833      ;
; -9.270 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.015      ; 9.821      ;
; -9.262 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.808      ;
; -9.248 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[12] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 9.787      ;
; -9.235 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.781      ;
; -9.232 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.778      ;
; -9.229 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 9.760      ;
; -9.229 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[6]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 9.742      ;
; -9.224 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.016      ; 9.776      ;
; -9.217 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[6]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 9.730      ;
; -9.217 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[12] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 9.756      ;
; -9.214 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 9.744      ;
; -9.208 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.015      ; 9.759      ;
; -9.204 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 9.749      ;
; -9.201 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.747      ;
; -9.194 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 9.728      ;
; -9.183 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.729      ;
; -9.177 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 9.722      ;
; -9.174 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 9.719      ;
; -9.174 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 9.705      ;
; -9.171 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[6]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 9.685      ;
; -9.162 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 9.698      ;
; -9.162 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 9.693      ;
; -9.159 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 9.689      ;
; -9.155 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[22] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 9.685      ;
; -9.155 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 9.667      ;
; -9.155 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[6]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.023     ; 9.668      ;
; -9.151 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 9.687      ;
; -9.147 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 9.677      ;
; -9.146 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 9.693      ;
; -9.143 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 9.688      ;
; -9.141 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.687      ;
; -9.141 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[12] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 9.680      ;
; -9.136 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.669      ;
; -9.129 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.015      ; 9.680      ;
; -9.126 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 9.638      ;
; -9.125 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 9.670      ;
; -9.117 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.663      ;
; -9.116 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 9.648      ;
; -9.116 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 9.648      ;
; -9.111 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[12] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 9.650      ;
; -9.107 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 9.643      ;
; -9.101 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 9.632      ;
; -9.101 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 9.633      ;
; -9.100 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 9.631      ;
; -9.095 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[23] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.641      ;
; -9.095 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 9.631      ;
; -9.093 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[6]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.027     ; 9.602      ;
; -9.086 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.632      ;
; -9.086 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[12] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 9.625      ;
; -9.085 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 9.615      ;
; -9.078 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[22] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 9.608      ;
; -9.074 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.620      ;
; -9.074 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[12] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 9.613      ;
; -9.070 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 9.602      ;
; -9.062 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.608      ;
; -9.061 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 9.593      ;
; -9.059 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 9.604      ;
; -9.058 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 9.570      ;
; -9.052 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[19] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 9.582      ;
; -9.049 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 9.586      ;
; -9.049 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 9.581      ;
; -9.040 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[23] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.586      ;
; -9.038 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 9.565      ;
; -9.033 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.015      ; 9.584      ;
; -9.033 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 9.569      ;
; -9.028 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 9.575      ;
; -9.028 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[12] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 9.568      ;
; -9.028 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[23] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.574      ;
; -9.023 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.010     ; 9.549      ;
; -9.023 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[22] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 9.553      ;
; -9.022 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[12] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 9.561      ;
; -9.022 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[23] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.568      ;
; -9.012 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 9.558      ;
; -9.011 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[22] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 9.541      ;
; -9.004 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 9.546      ;
; -9.004 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 9.549      ;
; -9.003 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.015      ; 9.554      ;
; -9.003 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 9.536      ;
; -9.003 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.024     ; 9.515      ;
; -8.997 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[19] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 9.527      ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.242 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.278      ;
; -0.055 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.091      ;
; -0.052 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.088      ;
; -0.017 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.053      ;
; 0.219  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.817      ;
; 0.223  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.224  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.224  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.379  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.239 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.275      ;
; -0.034 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.070      ;
; -0.031 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.067      ;
; 0.000  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.036      ;
; 0.238  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.239  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.239  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.239  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.379  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.208 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.244      ;
; -0.055 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.091      ;
; -0.048 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.084      ;
; -0.017 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.053      ;
; 0.218  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.818      ;
; 0.223  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.223  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.224  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.379  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.208 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.244      ;
; -0.043 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.079      ;
; -0.043 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.079      ;
; 0.004  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.032      ;
; 0.227  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.228  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.231  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.805      ;
; 0.247  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.789      ;
; 0.379  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.071 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.107      ;
; -0.039 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.075      ;
; -0.036 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.072      ;
; -0.034 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.070      ;
; 0.237  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.238  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.247  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.789      ;
; 0.247  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.789      ;
; 0.379  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.062 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.098      ;
; -0.035 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.071      ;
; -0.034 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.070      ;
; -0.031 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.067      ;
; 0.240  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.696 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 6.128      ; 4.989      ;
; 0.787 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 5.975      ; 4.863      ;
; 0.946 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 5.975      ; 4.704      ;
; 0.966 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 5.985      ; 4.797      ;
; 0.966 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 5.987      ; 4.802      ;
; 1.196 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 6.128      ; 4.989      ;
; 1.287 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 5.975      ; 4.863      ;
; 1.446 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 5.975      ; 4.704      ;
; 1.466 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 5.985      ; 4.797      ;
; 1.466 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 5.987      ; 4.802      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.271 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 5.975      ; 4.704      ;
; -1.188 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 5.985      ; 4.797      ;
; -1.185 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 5.987      ; 4.802      ;
; -1.139 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 6.128      ; 4.989      ;
; -1.112 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 5.975      ; 4.863      ;
; -0.771 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 5.975      ; 4.704      ;
; -0.688 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 5.985      ; 4.797      ;
; -0.685 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 5.987      ; 4.802      ;
; -0.639 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 6.128      ; 4.989      ;
; -0.612 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 5.975      ; 4.863      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                              ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.137 ; clk_div:clockdiv|clock_1Hz_int                    ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.388      ; 0.791      ;
; 0.167 ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.530      ; 0.963      ;
; 0.266 ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.250      ; 0.782      ;
; 0.267 ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.389      ; 0.922      ;
; 0.281 ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.375      ; 0.922      ;
; 0.391 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.468 ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.357      ; 1.091      ;
; 0.517 ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.783      ;
; 0.527 ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.532 ; LCD_Display:LCD_module|state.RESET2               ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.798      ;
; 0.534 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.551 ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.817      ;
; 0.656 ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.659 ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.925      ;
; 0.667 ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.933      ;
; 0.776 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.042      ;
; 0.778 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.044      ;
; 0.784 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.050      ;
; 0.788 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.794 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.060      ;
; 0.796 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.062      ;
; 0.797 ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.802 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.808 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.810 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.821 ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.822 ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.088      ;
; 0.822 ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.088      ;
; 0.822 ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.088      ;
; 0.824 ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.090      ;
; 0.833 ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.099      ;
; 0.834 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.846 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.848 ; LCD_Display:LCD_module|state.RESET1               ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.114      ;
; 0.851 ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.117      ;
; 0.857 ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.123      ;
; 0.858 ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.124      ;
; 0.862 ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.128      ;
; 0.864 ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.130      ;
; 0.866 ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.132      ;
; 0.868 ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.134      ;
; 0.872 ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.138      ;
; 1.025 ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.291      ;
; 1.033 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.299      ;
; 1.035 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.038 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.304      ;
; 1.039 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.039 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.071 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.334      ;
; 1.072 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.335      ;
; 1.072 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.335      ;
; 1.073 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.336      ;
; 1.073 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.336      ;
; 1.074 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.337      ;
; 1.075 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.338      ;
; 1.079 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.342      ;
; 1.080 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.343      ;
; 1.080 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.343      ;
; 1.081 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.347      ;
; 1.085 ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.348      ;
; 1.118 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.384      ;
; 1.128 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|state.HOLD                 ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.394      ;
; 1.161 ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.427      ;
; 1.177 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.443      ;
; 1.179 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.445      ;
; 1.185 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.187 ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.453      ;
; 1.191 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.193 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.789      ;
; 0.539 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.805      ;
; 0.542 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.766 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.032      ;
; 0.813 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.079      ;
; 0.978 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.244      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.546 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.546 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.551 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.817      ;
; 0.787 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.053      ;
; 0.822 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.088      ;
; 0.825 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.091      ;
; 1.012 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.278      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.770 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.036      ;
; 0.801 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.067      ;
; 0.804 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.070      ;
; 1.009 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.275      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.801 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.067      ;
; 0.804 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.071      ;
; 0.832 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.098      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.546 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.552 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.818      ;
; 0.787 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.053      ;
; 0.818 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.084      ;
; 0.825 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.091      ;
; 0.978 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.244      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.789      ;
; 0.532 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.804 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.075      ;
; 0.841 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.107      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                                                                                     ;
+-------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.524 ; pipereg:IF_ID|out1[11]                         ; pipereg:ID_EX|rdout[0]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; pipereg:ID_EX|out2[8]                          ; pipereg:EX_MEM|out1[8]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.790      ;
; 0.526 ; pipereg:ID_EX|out2[29]                         ; pipereg:EX_MEM|out1[29]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.792      ;
; 0.528 ; pipereg:ID_EX|out2[13]                         ; pipereg:EX_MEM|out1[13]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.794      ;
; 0.531 ; clockcounter:clock_counter|val[15]             ; clockcounter:clock_counter|val[15]                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; pipereg:IF_ID|out1[30]                         ; mem_control_pipe:mem_control_pipe_1|Branch_o                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.799      ;
; 0.654 ; pipereg:ID_EX|out2[20]                         ; pipereg:EX_MEM|out1[20]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.920      ;
; 0.654 ; pipereg:ID_EX|out2[9]                          ; pipereg:EX_MEM|out1[9]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.920      ;
; 0.656 ; pipereg:ID_EX|out2[1]                          ; pipereg:EX_MEM|out1[1]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.922      ;
; 0.659 ; pipereg:ID_EX|out1[1]                          ; pcadder:pcadder|pc_4[1]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; mem_control_pipe:mem_control_pipe_1|MemWrite_o ; mem_control_pipe:mem_control_pipe_2|MemWrite_o                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; pipereg:ID_EX|out2[25]                         ; pipereg:EX_MEM|out1[25]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.926      ;
; 0.663 ; pipereg:IF_ID|out1[7]                          ; pipereg:ID_EX|shamt_out[1]                                                                                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.929      ;
; 0.664 ; pipereg:ID_EX|out2[26]                         ; pipereg:EX_MEM|out1[26]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.930      ;
; 0.667 ; wb_control_pipe:wb_control_pipe_2|MemToReg_o   ; wb_control_pipe:wb_control_pipe_3|MemToReg_o                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; pipereg:ID_EX|out2[17]                         ; pipereg:EX_MEM|out1[17]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.933      ;
; 0.671 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o   ; wb_control_pipe:wb_control_pipe_3|RegWrite_o                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.937      ;
; 0.674 ; pipereg:EX_MEM|out2[25]                        ; pipereg:MEM_WB|out2[25]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.940      ;
; 0.675 ; pipereg:ID_EX|out2[10]                         ; pipereg:EX_MEM|out1[10]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.940      ;
; 0.773 ; pipereg:ID_EX|out2[23]                         ; pipereg:EX_MEM|out1[23]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.039      ;
; 0.780 ; pipereg:ID_EX|out2[0]                          ; pipereg:EX_MEM|out1[0]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.046      ;
; 0.785 ; pipereg:EX_MEM|out2[31]                        ; pipereg:MEM_WB|out2[31]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.051      ;
; 0.795 ; clockcounter:clock_counter|val[0]              ; clockcounter:clock_counter|val[0]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.061      ;
; 0.797 ; pipereg:ID_EX|out2[3]                          ; pipereg:EX_MEM|out1[3]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; pipereg:IF_ID|out1[14]                         ; pipereg:ID_EX|rdout[3]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.064      ;
; 0.800 ; pipereg:EX_MEM|out2[6]                         ; pipereg:MEM_WB|out2[6]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.066      ;
; 0.801 ; pipereg:ID_EX|out2[18]                         ; pipereg:EX_MEM|out1[18]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.067      ;
; 0.805 ; clockcounter:clock_counter|val[1]              ; clockcounter:clock_counter|val[1]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; clockcounter:clock_counter|val[2]              ; clockcounter:clock_counter|val[2]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clockcounter:clock_counter|val[4]              ; clockcounter:clock_counter|val[4]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clockcounter:clock_counter|val[7]              ; clockcounter:clock_counter|val[7]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clockcounter:clock_counter|val[9]              ; clockcounter:clock_counter|val[9]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clockcounter:clock_counter|val[11]             ; clockcounter:clock_counter|val[11]                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clockcounter:clock_counter|val[13]             ; clockcounter:clock_counter|val[13]                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clockcounter:clock_counter|val[14]             ; clockcounter:clock_counter|val[14]                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[19]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.073      ;
; 0.807 ; pipereg:ID_EX|out2[30]                         ; pipereg:EX_MEM|out1[30]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.073      ;
; 0.808 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[21]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.074      ;
; 0.810 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[14]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.076      ;
; 0.814 ; pipereg:EX_MEM|out2[12]                        ; pipereg:MEM_WB|out2[12]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.080      ;
; 0.818 ; pipereg:IF_ID|out1[25]                         ; pipereg:ID_EX|out1[1]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.084      ;
; 0.821 ; pipereg:IF_ID|out1[25]                         ; pipereg:ID_EX|out1[8]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.087      ;
; 0.827 ; pipereg:IF_ID|out1[25]                         ; pipereg:ID_EX|out1[5]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.093      ;
; 0.827 ; pipereg:IF_ID|out1[25]                         ; pipereg:ID_EX|out1[2]                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.093      ;
; 0.828 ; pipereg:IF_ID|out1[25]                         ; pipereg:ID_EX|out1[22]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.094      ;
; 0.832 ; pipereg:ID_EX|out2[21]                         ; pipereg:EX_MEM|out1[21]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; pipereg:ID_EX|out2[7]                          ; pipereg:EX_MEM|out1[7]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.098      ;
; 0.835 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[16]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[25]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.101      ;
; 0.836 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[18]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.102      ;
; 0.838 ; clockcounter:clock_counter|val[3]              ; clockcounter:clock_counter|val[3]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clockcounter:clock_counter|val[8]              ; clockcounter:clock_counter|val[8]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clockcounter:clock_counter|val[10]             ; clockcounter:clock_counter|val[10]                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clockcounter:clock_counter|val[12]             ; clockcounter:clock_counter|val[12]                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clockcounter:clock_counter|val[5]              ; clockcounter:clock_counter|val[5]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; clockcounter:clock_counter|val[6]              ; clockcounter:clock_counter|val[6]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.852 ; pipereg:IF_ID|out1[25]                         ; pipereg:ID_EX|out1[29]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.118      ;
; 0.860 ; pipereg:EX_MEM|rdout[4]                        ; pipereg:MEM_WB|rdout[4]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.126      ;
; 0.880 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[22]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.147      ;
; 0.881 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[28]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.148      ;
; 0.881 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[26]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.148      ;
; 0.929 ; pipereg:IF_ID|out1[30]                         ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]                                                                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.195      ;
; 0.974 ; pipereg:ID_EX|out1[0]                          ; pcadder:pcadder|pc_4[0]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 1.237      ;
; 0.981 ; pipereg:EX_MEM|out2[24]                        ; pipereg:MEM_WB|out2[24]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.247      ;
; 0.992 ; pipereg:IF_ID|out1[30]                         ; wb_control_pipe:wb_control_pipe_1|MemToReg_o                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.008      ; 1.266      ;
; 0.993 ; pipereg:ID_EX|rdout[4]                         ; pipereg:EX_MEM|rdout[4]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.260      ;
; 0.995 ; pipereg:IF_ID|out1[30]                         ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]                                                                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.008      ; 1.269      ;
; 1.001 ; pipereg:IF_ID|out1[30]                         ; mem_control_pipe:mem_control_pipe_1|MemWrite_o                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.008      ; 1.275      ;
; 1.002 ; pipereg:IF_ID|out1[30]                         ; wb_control_pipe:wb_control_pipe_1|RegWrite_o                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.008      ; 1.276      ;
; 1.012 ; pipereg:EX_MEM|out2[19]                        ; pipereg:MEM_WB|out2[19]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.020      ; 1.298      ;
; 1.016 ; pipereg:EX_MEM|rdout[0]                        ; pipereg:MEM_WB|rdout[0]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.005     ; 1.277      ;
; 1.022 ; pipereg:MEM_WB|out2[23]                        ; RegModule:reg_file|register[22][23]                                                                            ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.788      ;
; 1.023 ; pipereg:EX_MEM|out2[17]                        ; pipereg:MEM_WB|out2[17]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.020      ; 1.309      ;
; 1.030 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[24]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.297      ;
; 1.031 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[15]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.298      ;
; 1.032 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[17]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.299      ;
; 1.034 ; pipereg:ID_EX|rdout[3]                         ; pipereg:EX_MEM|rdout[3]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.299      ;
; 1.053 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[29]                                                                                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.320      ;
; 1.081 ; pipereg:EX_MEM|out2[18]                        ; pipereg:MEM_WB|out2[18]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 1.345      ;
; 1.083 ; pipereg:EX_MEM|out2[22]                        ; pipereg:MEM_WB|out2[22]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.349      ;
; 1.095 ; pipereg:EX_MEM|out2[11]                        ; pipereg:MEM_WB|out2[11]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 1.363      ;
; 1.101 ; pipereg:ID_EX|out2[31]                         ; pipereg:EX_MEM|out1[31]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.007     ; 1.360      ;
; 1.137 ; pipereg:EX_MEM|out1[4]                         ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~porta_datain_reg0  ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.064      ; 0.935      ;
; 1.138 ; pipereg:EX_MEM|out1[15]                        ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1 ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.064      ; 0.936      ;
; 1.140 ; pipereg:EX_MEM|out1[12]                        ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~porta_datain_reg1  ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.064      ; 0.938      ;
; 1.164 ; adder:ALU|result[18]                           ; pipereg:EX_MEM|out2[18]                                                                                        ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.000      ; 0.930      ;
; 1.164 ; pipereg:ID_EX|rdout[1]                         ; pipereg:EX_MEM|rdout[1]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.431      ;
; 1.174 ; pipereg:ID_EX|out2[16]                         ; pipereg:EX_MEM|out1[16]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.008      ; 1.448      ;
; 1.178 ; clockcounter:clock_counter|val[0]              ; clockcounter:clock_counter|val[1]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.444      ;
; 1.188 ; clockcounter:clock_counter|val[1]              ; clockcounter:clock_counter|val[2]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; clockcounter:clock_counter|val[14]             ; clockcounter:clock_counter|val[15]                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clockcounter:clock_counter|val[13]             ; clockcounter:clock_counter|val[14]                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clockcounter:clock_counter|val[2]              ; clockcounter:clock_counter|val[3]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clockcounter:clock_counter|val[9]              ; clockcounter:clock_counter|val[10]                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clockcounter:clock_counter|val[11]             ; clockcounter:clock_counter|val[12]                                                                             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clockcounter:clock_counter|val[4]              ; clockcounter:clock_counter|val[5]                                                                              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.201 ; adder:ALU|zero                                 ; adder:ALU|zero                                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.467      ;
; 1.207 ; pipereg:ID_EX|out2[19]                         ; pipereg:EX_MEM|out1[19]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.008      ; 1.481      ;
; 1.215 ; adder:ALU|result[0]                            ; adder:ALU|result[0]                                                                                            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.481      ;
; 1.218 ; pipereg:EX_MEM|rdout[3]                        ; pipereg:MEM_WB|rdout[3]                                                                                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.485      ;
+-------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 11.433 ; 11.433 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 11.433 ; 11.433 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 10.294 ; 10.294 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 10.993 ; 10.993 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 9.852  ; 9.852  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 5.840  ; 5.840  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 5.750  ; 5.750  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 10.100 ; 10.100 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 5.862  ; 5.862  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.862  ; 5.862  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -1.537 ; -1.537 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -2.930 ; -2.930 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -2.306 ; -2.306 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.537 ; -1.537 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -2.179 ; -2.179 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -2.465 ; -2.465 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -2.560 ; -2.560 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 3.829  ; 3.829  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.829  ; 3.829  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 3.580  ; 3.580  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 1.932  ; 1.932  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.713 ; -0.713 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.099  ; 0.099  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 1.083  ; 1.083  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.620  ; 0.620  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; -0.004 ; -0.004 ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.971  ; 0.971  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.896  ; 0.896  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -0.399 ; -0.399 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -1.899 ; -1.899 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.566 ; -1.566 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; -0.196 ; -0.196 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 3.580  ; 3.580  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -2.737 ; -2.737 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -5.821 ; -5.821 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -5.321 ; -5.321 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -4.970 ; -4.970 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -4.713 ; -4.713 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -3.677 ; -3.677 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -2.737 ; -2.737 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -7.044 ; -7.044 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -1.104 ; -1.104 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.104 ; -1.104 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.736  ; 3.736  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.680  ; 3.680  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.736  ; 3.736  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.211  ; 3.211  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 2.823  ; 2.823  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 3.332  ; 3.332  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.350  ; 3.350  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.360 ; -0.360 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.360 ; -0.360 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.724  ; 2.724  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; -1.213 ; -1.213 ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 1.435  ; 1.435  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.844  ; 0.844  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; -0.258 ; -0.258 ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.205  ; 0.205  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.947  ; 0.947  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; -0.146 ; -0.146 ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; -0.071 ; -0.071 ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 1.342  ; 1.342  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 2.724  ; 2.724  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 2.391  ; 2.391  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 1.271  ; 1.271  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.716 ; -0.716 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 9.762  ; 9.762  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.945  ; 7.945  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.811  ; 7.811  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.978  ; 8.978  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.276  ; 8.276  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.514  ; 8.514  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.060  ; 8.060  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.943  ; 7.943  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 9.762  ; 9.762  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.979  ; 8.979  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.835  ; 7.835  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 12.906 ; 12.906 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.906 ; 12.906 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.882 ; 12.882 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.873 ; 12.873 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.670 ; 12.670 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.652 ; 12.652 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.638 ; 12.638 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.643 ; 12.643 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 11.125 ; 11.125 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 11.022 ; 11.022 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 11.125 ; 11.125 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.693 ; 10.693 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.677 ; 10.677 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.744 ; 10.744 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.964 ; 10.964 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.923 ; 10.923 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 11.328 ; 11.328 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 11.160 ; 11.160 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 10.981 ; 10.981 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 11.066 ; 11.066 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 11.025 ; 11.025 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 11.185 ; 11.185 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 11.328 ; 11.328 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 11.279 ; 11.279 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 11.393 ; 11.393 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 11.393 ; 11.393 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 11.137 ; 11.137 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 11.179 ; 11.179 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 11.135 ; 11.135 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 11.179 ; 11.179 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 11.360 ; 11.360 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 11.387 ; 11.387 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 14.651 ; 14.651 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 14.302 ; 14.302 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 14.631 ; 14.631 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 14.651 ; 14.651 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 13.842 ; 13.842 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 14.319 ; 14.319 ; Fall       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 14.342 ; 14.342 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 14.369 ; 14.369 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 13.061 ; 13.061 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 13.061 ; 13.061 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 12.227 ; 12.227 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 12.226 ; 12.226 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.503 ; 11.503 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 12.098 ; 12.098 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 11.638 ; 11.638 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 12.220 ; 12.220 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 12.998 ; 12.998 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 12.755 ; 12.755 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 12.483 ; 12.483 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 12.472 ; 12.472 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 12.998 ; 12.998 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 12.998 ; 12.998 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 12.981 ; 12.981 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 12.777 ; 12.777 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 10.253 ; 10.253 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.966  ; 9.966  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.936  ; 9.936  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.936  ; 9.936  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 10.253 ; 10.253 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.027  ; 7.027  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.027  ; 7.027  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.027  ; 7.027  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.027  ; 7.027  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.811  ; 7.811  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.945  ; 7.945  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.811  ; 7.811  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.978  ; 8.978  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.276  ; 8.276  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.514  ; 8.514  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.060  ; 8.060  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.943  ; 7.943  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 9.762  ; 9.762  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.979  ; 8.979  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.835  ; 7.835  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 12.249 ; 12.249 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.513 ; 12.513 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.488 ; 12.488 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.476 ; 12.476 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.289 ; 12.289 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.265 ; 12.265 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.249 ; 12.249 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.257 ; 12.257 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 10.165 ; 10.165 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 10.514 ; 10.514 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 10.612 ; 10.612 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.208 ; 10.208 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.165 ; 10.165 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.233 ; 10.233 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.453 ; 10.453 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.411 ; 10.411 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 10.509 ; 10.509 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 10.716 ; 10.716 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 10.509 ; 10.509 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 10.592 ; 10.592 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 10.556 ; 10.556 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 10.745 ; 10.745 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 10.858 ; 10.858 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 10.805 ; 10.805 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 10.543 ; 10.543 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 10.802 ; 10.802 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 10.544 ; 10.544 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 10.585 ; 10.585 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 10.543 ; 10.543 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 10.581 ; 10.581 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 10.788 ; 10.788 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 10.798 ; 10.798 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 11.554 ; 11.554 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 12.040 ; 12.040 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 12.339 ; 12.339 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 12.359 ; 12.359 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 11.554 ; 11.554 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 12.059 ; 12.059 ; Fall       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 12.054 ; 12.054 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.072 ; 12.072 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 11.145 ; 11.145 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.170 ; 12.170 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 11.873 ; 11.873 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 11.873 ; 11.873 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.145 ; 11.145 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 11.772 ; 11.772 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 11.315 ; 11.315 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 11.866 ; 11.866 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 11.265 ; 11.265 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 11.546 ; 11.546 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 11.275 ; 11.275 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 11.265 ; 11.265 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 11.785 ; 11.785 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 11.791 ; 11.791 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 11.771 ; 11.771 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 11.568 ; 11.568 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 9.936  ; 9.936  ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.966  ; 9.966  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.936  ; 9.936  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.936  ; 9.936  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 10.253 ; 10.253 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.027  ; 7.027  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.027  ; 7.027  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.027  ; 7.027  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.027  ; 7.027  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 9.780 ; 9.780 ;       ;
; SW[0]      ; LEDR[0]     ; 8.118 ;       ;       ; 8.118 ;
; SW[1]      ; LEDR[1]     ; 5.678 ;       ;       ; 5.678 ;
; SW[2]      ; LEDR[2]     ; 5.779 ;       ;       ; 5.779 ;
; SW[3]      ; LEDR[3]     ; 6.015 ;       ;       ; 6.015 ;
; SW[4]      ; LEDR[4]     ; 5.719 ;       ;       ; 5.719 ;
; SW[5]      ; LEDR[5]     ; 6.301 ;       ;       ; 6.301 ;
; SW[6]      ; LEDR[6]     ; 6.117 ;       ;       ; 6.117 ;
; SW[7]      ; LEDR[7]     ; 6.344 ;       ;       ; 6.344 ;
; SW[8]      ; LEDR[8]     ; 6.203 ;       ;       ; 6.203 ;
; SW[9]      ; LEDR[9]     ; 6.466 ;       ;       ; 6.466 ;
; SW[10]     ; LEDR[10]    ; 5.693 ;       ;       ; 5.693 ;
; SW[11]     ; LEDR[11]    ; 5.653 ;       ;       ; 5.653 ;
; SW[12]     ; LEDR[12]    ; 5.954 ;       ;       ; 5.954 ;
; SW[13]     ; LEDR[13]    ; 9.602 ;       ;       ; 9.602 ;
; SW[14]     ; LEDR[14]    ; 9.836 ;       ;       ; 9.836 ;
; SW[16]     ; LEDR[16]    ; 9.778 ;       ;       ; 9.778 ;
; SW[17]     ; LEDR[17]    ; 9.653 ;       ;       ; 9.653 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 9.780 ; 9.780 ;       ;
; SW[0]      ; LEDR[0]     ; 8.118 ;       ;       ; 8.118 ;
; SW[1]      ; LEDR[1]     ; 5.678 ;       ;       ; 5.678 ;
; SW[2]      ; LEDR[2]     ; 5.779 ;       ;       ; 5.779 ;
; SW[3]      ; LEDR[3]     ; 6.015 ;       ;       ; 6.015 ;
; SW[4]      ; LEDR[4]     ; 5.719 ;       ;       ; 5.719 ;
; SW[5]      ; LEDR[5]     ; 6.301 ;       ;       ; 6.301 ;
; SW[6]      ; LEDR[6]     ; 6.117 ;       ;       ; 6.117 ;
; SW[7]      ; LEDR[7]     ; 6.344 ;       ;       ; 6.344 ;
; SW[8]      ; LEDR[8]     ; 6.203 ;       ;       ; 6.203 ;
; SW[9]      ; LEDR[9]     ; 6.466 ;       ;       ; 6.466 ;
; SW[10]     ; LEDR[10]    ; 5.693 ;       ;       ; 5.693 ;
; SW[11]     ; LEDR[11]    ; 5.653 ;       ;       ; 5.653 ;
; SW[12]     ; LEDR[12]    ; 5.954 ;       ;       ; 5.954 ;
; SW[13]     ; LEDR[13]    ; 9.602 ;       ;       ; 9.602 ;
; SW[14]     ; LEDR[14]    ; 9.836 ;       ;       ; 9.836 ;
; SW[16]     ; LEDR[16]    ; 9.778 ;       ;       ; 9.778 ;
; SW[17]     ; LEDR[17]    ; 9.653 ;       ;       ; 9.653 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -5.477 ; -54.031       ;
; KEY[1]                            ; -4.167 ; -2893.853     ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.432  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.432  ; 0.000         ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.439  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.439  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.502  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.510  ; 0.000         ;
; SW[15]                            ; 0.995  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; SW[15]                            ; -0.991 ; -4.587        ;
; CLOCK_50                          ; -0.022 ; -0.022        ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
; KEY[1]                            ; 0.240  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -2.000 ; -3716.222     ;
; CLOCK_50                          ; -1.380 ; -76.380       ;
; SW[15]                            ; -1.222 ; -1.222        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.477 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.734      ;
; -5.477 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.734      ;
; -5.477 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.734      ;
; -5.477 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.734      ;
; -5.477 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.734      ;
; -5.477 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.734      ;
; -5.477 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.734      ;
; -5.477 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.734      ;
; -5.477 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.734      ;
; -5.477 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.734      ;
; -5.415 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.672      ;
; -5.415 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.672      ;
; -5.415 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.672      ;
; -5.415 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.672      ;
; -5.415 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.672      ;
; -5.415 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.672      ;
; -5.415 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.672      ;
; -5.415 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.672      ;
; -5.415 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.672      ;
; -5.415 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.672      ;
; -5.398 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.655      ;
; -5.398 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.655      ;
; -5.398 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.655      ;
; -5.398 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.655      ;
; -5.398 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.655      ;
; -5.398 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.655      ;
; -5.398 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.655      ;
; -5.398 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.655      ;
; -5.398 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.655      ;
; -5.398 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a4~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.775     ; 4.655      ;
; -5.393 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.602      ;
; -5.393 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.602      ;
; -5.393 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.602      ;
; -5.393 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.602      ;
; -5.393 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.602      ;
; -5.393 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.602      ;
; -5.393 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.602      ;
; -5.393 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.602      ;
; -5.393 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.602      ;
; -5.393 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a1~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.823     ; 4.602      ;
; -5.339 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.573      ;
; -5.339 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.573      ;
; -5.339 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.573      ;
; -5.339 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.573      ;
; -5.339 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.573      ;
; -5.339 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.573      ;
; -5.339 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.573      ;
; -5.339 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.573      ;
; -5.339 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.573      ;
; -5.339 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.573      ;
; -5.338 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.572      ;
; -5.338 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.572      ;
; -5.338 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.572      ;
; -5.338 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.572      ;
; -5.338 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.572      ;
; -5.338 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.572      ;
; -5.338 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.572      ;
; -5.338 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.572      ;
; -5.338 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.572      ;
; -5.338 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.572      ;
; -5.319 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.822     ; 4.529      ;
; -5.319 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.822     ; 4.529      ;
; -5.319 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.822     ; 4.529      ;
; -5.319 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.822     ; 4.529      ;
; -5.319 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.822     ; 4.529      ;
; -5.319 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.822     ; 4.529      ;
; -5.319 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.822     ; 4.529      ;
; -5.319 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.822     ; 4.529      ;
; -5.319 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.822     ; 4.529      ;
; -5.319 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a17~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.822     ; 4.529      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.317 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.551      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.549      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.549      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.549      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.549      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.549      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.549      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.549      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.549      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.549      ;
; -5.315 ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a3~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.798     ; 4.549      ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                         ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -4.167 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.708      ;
; -4.136 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.676      ;
; -4.058 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.588      ;
; -4.056 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.597      ;
; -4.055 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.596      ;
; -4.041 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.582      ;
; -4.027 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.568      ;
; -4.027 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.568      ;
; -4.025 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.565      ;
; -4.024 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.564      ;
; -4.014 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 4.556      ;
; -4.010 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.550      ;
; -3.996 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.536      ;
; -3.996 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.536      ;
; -3.983 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.524      ;
; -3.966 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.503      ;
; -3.935 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.471      ;
; -3.929 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.026     ; 4.435      ;
; -3.924 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.465      ;
; -3.918 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.448      ;
; -3.912 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 4.443      ;
; -3.909 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.026     ; 4.415      ;
; -3.909 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.450      ;
; -3.906 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.436      ;
; -3.905 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.435      ;
; -3.902 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.443      ;
; -3.899 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.440      ;
; -3.898 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.439      ;
; -3.897 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.438      ;
; -3.893 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.433      ;
; -3.891 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.421      ;
; -3.881 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.411      ;
; -3.878 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.418      ;
; -3.877 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.407      ;
; -3.876 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[22] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.401      ;
; -3.871 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.411      ;
; -3.870 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.013      ; 4.415      ;
; -3.870 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.411      ;
; -3.868 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.408      ;
; -3.867 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.407      ;
; -3.866 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.406      ;
; -3.864 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 4.395      ;
; -3.839 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.379      ;
; -3.818 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.026     ; 4.324      ;
; -3.817 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.026     ; 4.323      ;
; -3.816 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 4.342      ;
; -3.815 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.345      ;
; -3.811 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.348      ;
; -3.808 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.349      ;
; -3.803 ; pipereg:ID_EX|rsout[2]                       ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.012     ; 4.323      ;
; -3.803 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.026     ; 4.309      ;
; -3.798 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.014      ; 4.344      ;
; -3.798 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.026     ; 4.304      ;
; -3.797 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.014      ; 4.343      ;
; -3.797 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.026     ; 4.303      ;
; -3.790 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.320      ;
; -3.789 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.026     ; 4.295      ;
; -3.789 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.026     ; 4.295      ;
; -3.783 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.014      ; 4.329      ;
; -3.783 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.026     ; 4.289      ;
; -3.782 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[6]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 4.292      ;
; -3.781 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[6]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 4.291      ;
; -3.780 ; pipereg:ID_EX|rsout[3]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.316      ;
; -3.776 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.025     ; 4.283      ;
; -3.774 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 4.301      ;
; -3.773 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.013      ; 4.318      ;
; -3.773 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 4.300      ;
; -3.769 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.310      ;
; -3.769 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.026     ; 4.275      ;
; -3.769 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.014      ; 4.315      ;
; -3.769 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.026     ; 4.275      ;
; -3.767 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[6]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 4.277      ;
; -3.763 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[21] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.035     ; 4.260      ;
; -3.759 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.289      ;
; -3.759 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 4.286      ;
; -3.756 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.015      ; 4.303      ;
; -3.756 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.025     ; 4.263      ;
; -3.755 ; pipereg:MEM_WB|rdout[2]                      ; adder:ALU|result[16] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 4.279      ;
; -3.753 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[6]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.022     ; 4.263      ;
; -3.752 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.282      ;
; -3.751 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.292      ;
; -3.748 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.278      ;
; -3.748 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.289      ;
; -3.747 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.002     ; 4.277      ;
; -3.747 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.288      ;
; -3.745 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 4.272      ;
; -3.741 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[12] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 4.273      ;
; -3.740 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[6]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.021     ; 4.251      ;
; -3.738 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[22] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.263      ;
; -3.737 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[22] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.262      ;
; -3.736 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[22] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.261      ;
; -3.735 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.276      ;
; -3.733 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.274      ;
; -3.732 ; pipereg:EX_MEM|rdout[2]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.013      ; 4.277      ;
; -3.732 ; pipereg:EX_MEM|rdout[3]                      ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 4.260      ;
; -3.732 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[12] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 4.264      ;
; -3.731 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.013      ; 4.276      ;
; -3.730 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.013      ; 4.275      ;
; -3.729 ; wb_control_pipe:wb_control_pipe_3|MemToReg_o ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.266      ;
; -3.728 ; wb_control_pipe:wb_control_pipe_3|MemToReg_o ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.266      ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.506 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.507 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.625 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.626 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.626 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.519 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.520 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.512      ;
; 0.520 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.512      ;
; 0.633 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.634 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.636 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                        ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.439 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.593      ;
; 0.512 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.512 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.521 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.629 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.629 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.630 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.640 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.392      ;
; 0.665 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.439 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.593      ;
; 0.507 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.625 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.626 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                        ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.502 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.530      ;
; 0.510 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.516 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.516      ;
; 0.518 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.514      ;
; 0.631 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.401      ;
; 0.633 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.638 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.394      ;
; 0.639 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.393      ;
; 0.665 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.510 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.511 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.516 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.516      ;
; 0.517 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.635 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.636 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.995 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 3.269      ; 2.383      ;
; 1.080 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 3.209      ; 2.333      ;
; 1.096 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 3.203      ; 2.266      ;
; 1.102 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 3.212      ; 2.315      ;
; 1.150 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 3.203      ; 2.212      ;
; 1.495 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 3.269      ; 2.383      ;
; 1.580 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 3.209      ; 2.333      ;
; 1.596 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 3.203      ; 2.266      ;
; 1.602 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 3.212      ; 2.315      ;
; 1.650 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 3.203      ; 2.212      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.991 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 3.203      ; 2.212      ;
; -0.937 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 3.203      ; 2.266      ;
; -0.897 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 3.212      ; 2.315      ;
; -0.886 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 3.269      ; 2.383      ;
; -0.876 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 3.209      ; 2.333      ;
; -0.491 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 3.203      ; 2.212      ;
; -0.437 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 3.203      ; 2.266      ;
; -0.397 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 3.212      ; 2.315      ;
; -0.386 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 3.269      ; 2.383      ;
; -0.376 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 3.209      ; 2.333      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                               ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.022 ; clk_div:clockdiv|clock_1Hz_int                    ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.265      ; 0.395      ;
; 0.000  ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.316      ; 0.468      ;
; 0.058  ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.265      ; 0.475      ;
; 0.059  ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.179      ; 0.390      ;
; 0.068  ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.255      ; 0.475      ;
; 0.158  ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.252      ; 0.562      ;
; 0.215  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.244  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.247  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; LCD_Display:LCD_module|state.RESET2               ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.257  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.409      ;
; 0.320  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.472      ;
; 0.320  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.472      ;
; 0.322  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.474      ;
; 0.327  ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.479      ;
; 0.354  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.356  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.370  ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.377  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.381  ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.384  ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.384  ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.385  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.385  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.386  ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.387  ; LCD_Display:LCD_module|state.RESET1               ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.387  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.388  ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.540      ;
; 0.389  ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.541      ;
; 0.395  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.547      ;
; 0.456  ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.608      ;
; 0.473  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.625      ;
; 0.479  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.631      ;
; 0.481  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.633      ;
; 0.484  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.636      ;
; 0.485  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.637      ;
; 0.485  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.637      ;
; 0.491  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.004     ; 0.639      ;
; 0.494  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.501  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.505  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.506  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.658      ;
; 0.508  ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.660      ;
; 0.511  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.004     ; 0.659      ;
; 0.511  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.004     ; 0.659      ;
; 0.511  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.004     ; 0.660      ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.392      ;
; 0.250 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.359 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.368 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.441 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.593      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.371 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.526      ;
; 0.448 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.360 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.448 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.363 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.369 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.522      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.370 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.441 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.593      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.394      ;
; 0.247 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.401      ;
; 0.362 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.370 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.378 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.530      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                     ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; pipereg:IF_ID|out1[11]                         ; pipereg:ID_EX|rdout[0]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; pipereg:ID_EX|out2[8]                          ; pipereg:EX_MEM|out1[8]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; pipereg:ID_EX|out2[29]                         ; pipereg:EX_MEM|out1[29]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; pipereg:ID_EX|out2[13]                         ; pipereg:EX_MEM|out1[13]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; clockcounter:clock_counter|val[15]             ; clockcounter:clock_counter|val[15]             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; pipereg:IF_ID|out1[30]                         ; mem_control_pipe:mem_control_pipe_1|Branch_o   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.398      ;
; 0.290 ; pipereg:ID_EX|out1[1]                          ; pcadder:pcadder|pc_4[1]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.442      ;
; 0.315 ; pipereg:ID_EX|out2[10]                         ; pipereg:EX_MEM|out1[10]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.467      ;
; 0.315 ; pipereg:ID_EX|out2[1]                          ; pipereg:EX_MEM|out1[1]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.467      ;
; 0.316 ; pipereg:ID_EX|out2[20]                         ; pipereg:EX_MEM|out1[20]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.468      ;
; 0.316 ; pipereg:ID_EX|out2[25]                         ; pipereg:EX_MEM|out1[25]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.468      ;
; 0.317 ; pipereg:ID_EX|out2[9]                          ; pipereg:EX_MEM|out1[9]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.469      ;
; 0.319 ; pipereg:ID_EX|out2[26]                         ; pipereg:EX_MEM|out1[26]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.471      ;
; 0.322 ; pipereg:IF_ID|out1[7]                          ; pipereg:ID_EX|shamt_out[1]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; pipereg:ID_EX|out2[17]                         ; pipereg:EX_MEM|out1[17]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.474      ;
; 0.324 ; mem_control_pipe:mem_control_pipe_1|MemWrite_o ; mem_control_pipe:mem_control_pipe_2|MemWrite_o ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.476      ;
; 0.327 ; pipereg:EX_MEM|out2[25]                        ; pipereg:MEM_WB|out2[25]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o   ; wb_control_pipe:wb_control_pipe_3|RegWrite_o   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; wb_control_pipe:wb_control_pipe_2|MemToReg_o   ; wb_control_pipe:wb_control_pipe_3|MemToReg_o   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.482      ;
; 0.355 ; clockcounter:clock_counter|val[0]              ; clockcounter:clock_counter|val[0]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; pipereg:IF_ID|out1[14]                         ; pipereg:ID_EX|rdout[3]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; clockcounter:clock_counter|val[1]              ; clockcounter:clock_counter|val[1]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; clockcounter:clock_counter|val[2]              ; clockcounter:clock_counter|val[2]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clockcounter:clock_counter|val[9]              ; clockcounter:clock_counter|val[9]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clockcounter:clock_counter|val[11]             ; clockcounter:clock_counter|val[11]             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clockcounter:clock_counter|val[4]              ; clockcounter:clock_counter|val[4]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clockcounter:clock_counter|val[7]              ; clockcounter:clock_counter|val[7]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clockcounter:clock_counter|val[13]             ; clockcounter:clock_counter|val[13]             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clockcounter:clock_counter|val[14]             ; clockcounter:clock_counter|val[14]             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; pipereg:ID_EX|out2[3]                          ; pipereg:EX_MEM|out1[3]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; pipereg:EX_MEM|out2[6]                         ; pipereg:MEM_WB|out2[6]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; pipereg:ID_EX|out2[23]                         ; pipereg:EX_MEM|out1[23]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; pipereg:ID_EX|out2[18]                         ; pipereg:EX_MEM|out1[18]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.515      ;
; 0.367 ; pipereg:ID_EX|out2[0]                          ; pipereg:EX_MEM|out1[0]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; clockcounter:clock_counter|val[3]              ; clockcounter:clock_counter|val[3]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clockcounter:clock_counter|val[8]              ; clockcounter:clock_counter|val[8]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clockcounter:clock_counter|val[10]             ; clockcounter:clock_counter|val[10]             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; pipereg:EX_MEM|out2[31]                        ; pipereg:MEM_WB|out2[31]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clockcounter:clock_counter|val[5]              ; clockcounter:clock_counter|val[5]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clockcounter:clock_counter|val[6]              ; clockcounter:clock_counter|val[6]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clockcounter:clock_counter|val[12]             ; clockcounter:clock_counter|val[12]             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; pipereg:EX_MEM|out2[12]                        ; pipereg:MEM_WB|out2[12]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; pipereg:ID_EX|out2[30]                         ; pipereg:EX_MEM|out1[30]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; pipereg:ID_EX|out2[21]                         ; pipereg:EX_MEM|out1[21]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; pipereg:ID_EX|out2[7]                          ; pipereg:EX_MEM|out1[7]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[19]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[21]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[25]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[16]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[14]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[18]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; pipereg:IF_ID|out1[25]                         ; pipereg:ID_EX|out1[1]                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; pipereg:IF_ID|out1[25]                         ; pipereg:ID_EX|out1[8]                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.536      ;
; 0.387 ; pipereg:IF_ID|out1[25]                         ; pipereg:ID_EX|out1[29]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.539      ;
; 0.389 ; pipereg:IF_ID|out1[25]                         ; pipereg:ID_EX|out1[22]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; pipereg:IF_ID|out1[25]                         ; pipereg:ID_EX|out1[5]                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; pipereg:IF_ID|out1[25]                         ; pipereg:ID_EX|out1[2]                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.541      ;
; 0.407 ; pipereg:EX_MEM|rdout[4]                        ; pipereg:MEM_WB|rdout[4]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.559      ;
; 0.408 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[28]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.562      ;
; 0.408 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[26]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.562      ;
; 0.410 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[22]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.564      ;
; 0.414 ; pipereg:IF_ID|out1[30]                         ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.566      ;
; 0.449 ; pipereg:EX_MEM|out2[24]                        ; pipereg:MEM_WB|out2[24]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.601      ;
; 0.450 ; pipereg:ID_EX|rdout[4]                         ; pipereg:EX_MEM|rdout[4]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.603      ;
; 0.450 ; pipereg:IF_ID|out1[30]                         ; wb_control_pipe:wb_control_pipe_1|MemToReg_o   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.008      ; 0.610      ;
; 0.454 ; pipereg:IF_ID|out1[30]                         ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.008      ; 0.614      ;
; 0.458 ; pipereg:IF_ID|out1[30]                         ; mem_control_pipe:mem_control_pipe_1|MemWrite_o ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.008      ; 0.618      ;
; 0.458 ; pipereg:IF_ID|out1[30]                         ; wb_control_pipe:wb_control_pipe_1|RegWrite_o   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.008      ; 0.618      ;
; 0.460 ; pipereg:EX_MEM|out2[19]                        ; pipereg:MEM_WB|out2[19]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.019      ; 0.631      ;
; 0.463 ; pipereg:EX_MEM|rdout[0]                        ; pipereg:MEM_WB|rdout[0]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.005     ; 0.610      ;
; 0.463 ; pipereg:ID_EX|out1[0]                          ; pcadder:pcadder|pc_4[0]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 0.612      ;
; 0.468 ; pipereg:ID_EX|rdout[3]                         ; pipereg:EX_MEM|rdout[3]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.620      ;
; 0.470 ; pipereg:EX_MEM|out2[17]                        ; pipereg:MEM_WB|out2[17]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.019      ; 0.641      ;
; 0.486 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[29]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.640      ;
; 0.488 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[24]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.642      ;
; 0.489 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[15]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.643      ;
; 0.490 ; pipereg:IF_ID|out1[20]                         ; pipereg:ID_EX|out2[17]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 0.644      ;
; 0.493 ; clockcounter:clock_counter|val[0]              ; clockcounter:clock_counter|val[1]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.645      ;
; 0.497 ; clockcounter:clock_counter|val[1]              ; clockcounter:clock_counter|val[2]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; clockcounter:clock_counter|val[2]              ; clockcounter:clock_counter|val[3]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; clockcounter:clock_counter|val[9]              ; clockcounter:clock_counter|val[10]             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; clockcounter:clock_counter|val[11]             ; clockcounter:clock_counter|val[12]             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; clockcounter:clock_counter|val[14]             ; clockcounter:clock_counter|val[15]             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clockcounter:clock_counter|val[13]             ; clockcounter:clock_counter|val[14]             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clockcounter:clock_counter|val[4]              ; clockcounter:clock_counter|val[5]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.507 ; pipereg:EX_MEM|out2[18]                        ; pipereg:MEM_WB|out2[18]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.657      ;
; 0.510 ; pipereg:EX_MEM|out2[22]                        ; pipereg:MEM_WB|out2[22]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.661      ;
; 0.511 ; clockcounter:clock_counter|val[8]              ; clockcounter:clock_counter|val[9]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clockcounter:clock_counter|val[10]             ; clockcounter:clock_counter|val[11]             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clockcounter:clock_counter|val[3]              ; clockcounter:clock_counter|val[4]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; clockcounter:clock_counter|val[6]              ; clockcounter:clock_counter|val[7]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; clockcounter:clock_counter|val[12]             ; clockcounter:clock_counter|val[13]             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; clockcounter:clock_counter|val[5]              ; clockcounter:clock_counter|val[6]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; pipereg:EX_MEM|out2[11]                        ; pipereg:MEM_WB|out2[11]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.003      ; 0.669      ;
; 0.520 ; pipereg:ID_EX|rdout[1]                         ; pipereg:EX_MEM|rdout[1]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.673      ;
; 0.525 ; adder:ALU|zero                                 ; adder:ALU|zero                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.677      ;
; 0.528 ; pipereg:ID_EX|out2[31]                         ; pipereg:EX_MEM|out1[31]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.007     ; 0.673      ;
; 0.528 ; clockcounter:clock_counter|val[0]              ; clockcounter:clock_counter|val[2]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; pipereg:ID_EX|out2[16]                         ; pipereg:EX_MEM|out1[16]                        ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.008      ; 0.689      ;
; 0.532 ; clockcounter:clock_counter|val[1]              ; clockcounter:clock_counter|val[3]              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.684      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 4.823  ; 4.823  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 4.820  ; 4.820  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 4.334  ; 4.334  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 4.634  ; 4.634  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 4.116  ; 4.116  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 2.203  ; 2.203  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 2.169  ; 2.169  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 4.823  ; 4.823  ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 3.061  ; 3.061  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.061  ; 3.061  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -0.980 ; -0.980 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.700 ; -1.700 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.377 ; -1.377 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -0.980 ; -0.980 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.308 ; -1.308 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.502 ; -1.502 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.509 ; -1.509 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 2.073  ; 2.073  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 2.073  ; 2.073  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 1.865  ; 1.865  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.576  ; 0.576  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.633 ; -0.633 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.284 ; -0.284 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.159  ; 0.159  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; -0.114 ; -0.114 ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; -0.366 ; -0.366 ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.120  ; 0.120  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.090  ; 0.090  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -0.462 ; -0.462 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -1.285 ; -1.285 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.146 ; -1.146 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; -0.495 ; -0.495 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 1.865  ; 1.865  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -0.892 ; -0.892 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -2.290 ; -2.290 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -2.008 ; -2.008 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -1.884 ; -1.884 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.783 ; -1.783 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.248 ; -1.248 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -0.892 ; -0.892 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.484 ; -3.484 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -0.797 ; -0.797 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.797 ; -0.797 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.123  ; 2.123  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.081  ; 2.081  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 2.123  ; 2.123  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 1.842  ; 1.842  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 1.624  ; 1.624  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 1.926  ; 1.926  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 1.931  ; 1.931  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.420 ; -0.420 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.420 ; -0.420 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 1.626  ; 1.626  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; -0.281 ; -0.281 ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.929  ; 0.929  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.675  ; 0.675  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.182  ; 0.182  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.455  ; 0.455  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.757  ; 0.757  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.221  ; 0.221  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.251  ; 0.251  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 0.853  ; 0.853  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 1.626  ; 1.626  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 1.487  ; 1.487  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.991  ; 0.991  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.571 ; -0.571 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 5.296 ; 5.296 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.411 ; 4.411 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.358 ; 4.358 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.836 ; 4.836 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.551 ; 4.551 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.652 ; 4.652 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.497 ; 4.497 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.430 ; 4.430 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 5.296 ; 5.296 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.820 ; 4.820 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.373 ; 4.373 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 6.811 ; 6.811 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.811 ; 6.811 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.781 ; 6.781 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.776 ; 6.776 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.691 ; 6.691 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.690 ; 6.690 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.680 ; 6.680 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.679 ; 6.679 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.928 ; 5.928 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.877 ; 5.877 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.928 ; 5.928 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.698 ; 5.698 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.669 ; 5.669 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.715 ; 5.715 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.806 ; 5.806 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.796 ; 5.796 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.986 ; 5.986 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.915 ; 5.915 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.812 ; 5.812 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.880 ; 5.880 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.857 ; 5.857 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.928 ; 5.928 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.986 ; 5.986 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.951 ; 5.951 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 6.004 ; 6.004 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 6.004 ; 6.004 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.901 ; 5.901 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.932 ; 5.932 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.900 ; 5.900 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.925 ; 5.925 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.995 ; 5.995 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 6.001 ; 6.001 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 7.530 ; 7.530 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 7.377 ; 7.377 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 7.521 ; 7.521 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 7.530 ; 7.530 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 7.185 ; 7.185 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 7.393 ; 7.393 ; Fall       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 7.390 ; 7.390 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 7.405 ; 7.405 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.888 ; 6.888 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.888 ; 6.888 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.366 ; 6.366 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.375 ; 6.375 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.087 ; 6.087 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.323 ; 6.323 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.144 ; 6.144 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.372 ; 6.372 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 6.656 ; 6.656 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 6.496 ; 6.496 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 6.392 ; 6.392 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 6.382 ; 6.382 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 6.643 ; 6.643 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 6.656 ; 6.656 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 6.635 ; 6.635 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 6.534 ; 6.534 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.418 ; 5.418 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.291 ; 5.291 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.261 ; 5.261 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.261 ; 5.261 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.418 ; 5.418 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.947 ; 3.947 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.947 ; 3.947 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.947 ; 3.947 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.947 ; 3.947 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.358 ; 4.358 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.411 ; 4.411 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.358 ; 4.358 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.836 ; 4.836 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.551 ; 4.551 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.652 ; 4.652 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.497 ; 4.497 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.430 ; 4.430 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 5.296 ; 5.296 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.820 ; 4.820 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.373 ; 4.373 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 6.503 ; 6.503 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.629 ; 6.629 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.603 ; 6.603 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.611 ; 6.611 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.525 ; 6.525 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.514 ; 6.514 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.503 ; 6.503 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.504 ; 6.504 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.459 ; 5.459 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.666 ; 5.666 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.716 ; 5.716 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.483 ; 5.483 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.459 ; 5.459 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.507 ; 5.507 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.594 ; 5.594 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.589 ; 5.589 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.609 ; 5.609 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.715 ; 5.715 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.609 ; 5.609 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.675 ; 5.675 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.657 ; 5.657 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.729 ; 5.729 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.786 ; 5.786 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.753 ; 5.753 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.646 ; 5.646 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.753 ; 5.753 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.650 ; 5.650 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.670 ; 5.670 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.646 ; 5.646 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.666 ; 5.666 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.738 ; 5.738 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.753 ; 5.753 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.108 ; 6.108 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.298 ; 6.298 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.441 ; 6.441 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.453 ; 6.453 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.108 ; 6.108 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.315 ; 6.315 ; Fall       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 6.312 ; 6.312 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.328 ; 6.328 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 5.938 ; 5.938 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.494 ; 6.494 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.220 ; 6.220 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.225 ; 6.225 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 5.938 ; 5.938 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.177 ; 6.177 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 5.997 ; 5.997 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.225 ; 6.225 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 5.843 ; 5.843 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 5.952 ; 5.952 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 5.849 ; 5.849 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 5.843 ; 5.843 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 6.098 ; 6.098 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 6.111 ; 6.111 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 6.093 ; 6.093 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 5.990 ; 5.990 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.261 ; 5.261 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.291 ; 5.291 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.261 ; 5.261 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.261 ; 5.261 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.418 ; 5.418 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.947 ; 3.947 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.947 ; 3.947 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.947 ; 3.947 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.947 ; 3.947 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.631 ; 5.631 ;       ;
; SW[0]      ; LEDR[0]     ; 4.250 ;       ;       ; 4.250 ;
; SW[1]      ; LEDR[1]     ; 3.026 ;       ;       ; 3.026 ;
; SW[2]      ; LEDR[2]     ; 3.061 ;       ;       ; 3.061 ;
; SW[3]      ; LEDR[3]     ; 3.220 ;       ;       ; 3.220 ;
; SW[4]      ; LEDR[4]     ; 3.072 ;       ;       ; 3.072 ;
; SW[5]      ; LEDR[5]     ; 3.410 ;       ;       ; 3.410 ;
; SW[6]      ; LEDR[6]     ; 3.322 ;       ;       ; 3.322 ;
; SW[7]      ; LEDR[7]     ; 3.485 ;       ;       ; 3.485 ;
; SW[8]      ; LEDR[8]     ; 3.374 ;       ;       ; 3.374 ;
; SW[9]      ; LEDR[9]     ; 3.543 ;       ;       ; 3.543 ;
; SW[10]     ; LEDR[10]    ; 3.109 ;       ;       ; 3.109 ;
; SW[11]     ; LEDR[11]    ; 3.079 ;       ;       ; 3.079 ;
; SW[12]     ; LEDR[12]    ; 3.228 ;       ;       ; 3.228 ;
; SW[13]     ; LEDR[13]    ; 5.496 ;       ;       ; 5.496 ;
; SW[14]     ; LEDR[14]    ; 5.603 ;       ;       ; 5.603 ;
; SW[16]     ; LEDR[16]    ; 5.580 ;       ;       ; 5.580 ;
; SW[17]     ; LEDR[17]    ; 5.536 ;       ;       ; 5.536 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.631 ; 5.631 ;       ;
; SW[0]      ; LEDR[0]     ; 4.250 ;       ;       ; 4.250 ;
; SW[1]      ; LEDR[1]     ; 3.026 ;       ;       ; 3.026 ;
; SW[2]      ; LEDR[2]     ; 3.061 ;       ;       ; 3.061 ;
; SW[3]      ; LEDR[3]     ; 3.220 ;       ;       ; 3.220 ;
; SW[4]      ; LEDR[4]     ; 3.072 ;       ;       ; 3.072 ;
; SW[5]      ; LEDR[5]     ; 3.410 ;       ;       ; 3.410 ;
; SW[6]      ; LEDR[6]     ; 3.322 ;       ;       ; 3.322 ;
; SW[7]      ; LEDR[7]     ; 3.485 ;       ;       ; 3.485 ;
; SW[8]      ; LEDR[8]     ; 3.374 ;       ;       ; 3.374 ;
; SW[9]      ; LEDR[9]     ; 3.543 ;       ;       ; 3.543 ;
; SW[10]     ; LEDR[10]    ; 3.109 ;       ;       ; 3.109 ;
; SW[11]     ; LEDR[11]    ; 3.079 ;       ;       ; 3.079 ;
; SW[12]     ; LEDR[12]    ; 3.228 ;       ;       ; 3.228 ;
; SW[13]     ; LEDR[13]    ; 5.496 ;       ;       ; 5.496 ;
; SW[14]     ; LEDR[14]    ; 5.603 ;       ;       ; 5.603 ;
; SW[16]     ; LEDR[16]    ; 5.580 ;       ;       ; 5.580 ;
; SW[17]     ; LEDR[17]    ; 5.536 ;       ;       ; 5.536 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                              ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                   ; -11.879   ; -1.271 ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                          ; -11.879   ; -0.022 ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                            ; -9.765    ; 0.240  ; N/A      ; N/A     ; -2.000              ;
;  SW[15]                            ; 0.696     ; -1.271 ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg ; -0.208    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_100hz_reg  ; -0.242    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_10Hz_reg   ; -0.239    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_10Khz_reg  ; -0.062    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Khz_reg   ; -0.208    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Mhz_reg   ; -0.071    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                    ; -6983.881 ; -5.895 ; 0.0      ; 0.0     ; -3817.824           ;
;  CLOCK_50                          ; -176.493  ; -0.022 ; N/A      ; N/A     ; -76.380             ;
;  KEY[1]                            ; -6805.997 ; 0.000  ; N/A      ; N/A     ; -3716.222           ;
;  SW[15]                            ; 0.000     ; -5.895 ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg ; -0.251    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_100hz_reg  ; -0.314    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_10Hz_reg   ; -0.273    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_10Khz_reg  ; -0.127    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Khz_reg   ; -0.280    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Mhz_reg   ; -0.146    ; 0.000  ; N/A      ; N/A     ; -4.000              ;
+------------------------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 11.433 ; 11.433 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 11.433 ; 11.433 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 10.294 ; 10.294 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 10.993 ; 10.993 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 9.852  ; 9.852  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 5.840  ; 5.840  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 5.750  ; 5.750  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 10.100 ; 10.100 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 5.862  ; 5.862  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.862  ; 5.862  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -0.980 ; -0.980 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.700 ; -1.700 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.377 ; -1.377 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -0.980 ; -0.980 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.308 ; -1.308 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.502 ; -1.502 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.509 ; -1.509 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 3.829  ; 3.829  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.829  ; 3.829  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 3.580  ; 3.580  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 1.932  ; 1.932  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.633 ; -0.633 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.099  ; 0.099  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 1.083  ; 1.083  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.620  ; 0.620  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; -0.004 ; -0.004 ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.971  ; 0.971  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.896  ; 0.896  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -0.399 ; -0.399 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -1.285 ; -1.285 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.146 ; -1.146 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; -0.196 ; -0.196 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 3.580  ; 3.580  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -0.892 ; -0.892 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -2.290 ; -2.290 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -2.008 ; -2.008 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -1.884 ; -1.884 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.783 ; -1.783 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.248 ; -1.248 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -0.892 ; -0.892 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.484 ; -3.484 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -0.797 ; -0.797 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.797 ; -0.797 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.736  ; 3.736  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.680  ; 3.680  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.736  ; 3.736  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.211  ; 3.211  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 2.823  ; 2.823  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 3.332  ; 3.332  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 3.350  ; 3.350  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.360 ; -0.360 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.360 ; -0.360 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.724  ; 2.724  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; -0.281 ; -0.281 ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 1.435  ; 1.435  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.844  ; 0.844  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.182  ; 0.182  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.455  ; 0.455  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.947  ; 0.947  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.221  ; 0.221  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.251  ; 0.251  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 1.342  ; 1.342  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 2.724  ; 2.724  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 2.391  ; 2.391  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 1.271  ; 1.271  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.571 ; -0.571 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 9.762  ; 9.762  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 7.945  ; 7.945  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.811  ; 7.811  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.978  ; 8.978  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.276  ; 8.276  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.514  ; 8.514  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.060  ; 8.060  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.943  ; 7.943  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 9.762  ; 9.762  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.979  ; 8.979  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.835  ; 7.835  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 12.906 ; 12.906 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.906 ; 12.906 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.882 ; 12.882 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.873 ; 12.873 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.670 ; 12.670 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.652 ; 12.652 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.638 ; 12.638 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.643 ; 12.643 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 11.125 ; 11.125 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 11.022 ; 11.022 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 11.125 ; 11.125 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.693 ; 10.693 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.677 ; 10.677 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.744 ; 10.744 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.964 ; 10.964 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.923 ; 10.923 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 11.328 ; 11.328 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 11.160 ; 11.160 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 10.981 ; 10.981 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 11.066 ; 11.066 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 11.025 ; 11.025 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 11.185 ; 11.185 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 11.328 ; 11.328 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 11.279 ; 11.279 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 11.393 ; 11.393 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 11.393 ; 11.393 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 11.137 ; 11.137 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 11.179 ; 11.179 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 11.135 ; 11.135 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 11.179 ; 11.179 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 11.360 ; 11.360 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 11.387 ; 11.387 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 14.651 ; 14.651 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 14.302 ; 14.302 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 14.631 ; 14.631 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 14.651 ; 14.651 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 13.842 ; 13.842 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 14.319 ; 14.319 ; Fall       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 14.342 ; 14.342 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 14.369 ; 14.369 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 13.061 ; 13.061 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 13.061 ; 13.061 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 12.227 ; 12.227 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 12.226 ; 12.226 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.503 ; 11.503 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 12.098 ; 12.098 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 11.638 ; 11.638 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 12.220 ; 12.220 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.420  ; 9.420  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 12.998 ; 12.998 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 12.755 ; 12.755 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 12.483 ; 12.483 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 12.472 ; 12.472 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 12.998 ; 12.998 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 12.998 ; 12.998 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 12.981 ; 12.981 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 12.777 ; 12.777 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 10.253 ; 10.253 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.966  ; 9.966  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.936  ; 9.936  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.936  ; 9.936  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 10.253 ; 10.253 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.027  ; 7.027  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.027  ; 7.027  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.027  ; 7.027  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.027  ; 7.027  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.358 ; 4.358 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.411 ; 4.411 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.358 ; 4.358 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.836 ; 4.836 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.551 ; 4.551 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.652 ; 4.652 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.497 ; 4.497 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.430 ; 4.430 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 5.296 ; 5.296 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.820 ; 4.820 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.373 ; 4.373 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 6.503 ; 6.503 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.629 ; 6.629 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.603 ; 6.603 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.611 ; 6.611 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.525 ; 6.525 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.514 ; 6.514 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.503 ; 6.503 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.504 ; 6.504 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.459 ; 5.459 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.666 ; 5.666 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.716 ; 5.716 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.483 ; 5.483 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.459 ; 5.459 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.507 ; 5.507 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.594 ; 5.594 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.589 ; 5.589 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.609 ; 5.609 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.715 ; 5.715 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.609 ; 5.609 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.675 ; 5.675 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.657 ; 5.657 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.729 ; 5.729 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.786 ; 5.786 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.753 ; 5.753 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.646 ; 5.646 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.753 ; 5.753 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.650 ; 5.650 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.670 ; 5.670 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.646 ; 5.646 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.666 ; 5.666 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.738 ; 5.738 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.753 ; 5.753 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.108 ; 6.108 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.298 ; 6.298 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.441 ; 6.441 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.453 ; 6.453 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.108 ; 6.108 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.315 ; 6.315 ; Fall       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 6.312 ; 6.312 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.328 ; 6.328 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 5.938 ; 5.938 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.494 ; 6.494 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.220 ; 6.220 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.225 ; 6.225 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 5.938 ; 5.938 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.177 ; 6.177 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 5.997 ; 5.997 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.225 ; 6.225 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.403 ; 5.403 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 5.843 ; 5.843 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 5.952 ; 5.952 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 5.849 ; 5.849 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 5.843 ; 5.843 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 6.098 ; 6.098 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 6.111 ; 6.111 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 6.093 ; 6.093 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 5.990 ; 5.990 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.261 ; 5.261 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.291 ; 5.291 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.261 ; 5.261 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.261 ; 5.261 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.418 ; 5.418 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.947 ; 3.947 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.947 ; 3.947 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 3.947 ; 3.947 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 3.947 ; 3.947 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 9.780 ; 9.780 ;       ;
; SW[0]      ; LEDR[0]     ; 8.118 ;       ;       ; 8.118 ;
; SW[1]      ; LEDR[1]     ; 5.678 ;       ;       ; 5.678 ;
; SW[2]      ; LEDR[2]     ; 5.779 ;       ;       ; 5.779 ;
; SW[3]      ; LEDR[3]     ; 6.015 ;       ;       ; 6.015 ;
; SW[4]      ; LEDR[4]     ; 5.719 ;       ;       ; 5.719 ;
; SW[5]      ; LEDR[5]     ; 6.301 ;       ;       ; 6.301 ;
; SW[6]      ; LEDR[6]     ; 6.117 ;       ;       ; 6.117 ;
; SW[7]      ; LEDR[7]     ; 6.344 ;       ;       ; 6.344 ;
; SW[8]      ; LEDR[8]     ; 6.203 ;       ;       ; 6.203 ;
; SW[9]      ; LEDR[9]     ; 6.466 ;       ;       ; 6.466 ;
; SW[10]     ; LEDR[10]    ; 5.693 ;       ;       ; 5.693 ;
; SW[11]     ; LEDR[11]    ; 5.653 ;       ;       ; 5.653 ;
; SW[12]     ; LEDR[12]    ; 5.954 ;       ;       ; 5.954 ;
; SW[13]     ; LEDR[13]    ; 9.602 ;       ;       ; 9.602 ;
; SW[14]     ; LEDR[14]    ; 9.836 ;       ;       ; 9.836 ;
; SW[16]     ; LEDR[16]    ; 9.778 ;       ;       ; 9.778 ;
; SW[17]     ; LEDR[17]    ; 9.653 ;       ;       ; 9.653 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.631 ; 5.631 ;       ;
; SW[0]      ; LEDR[0]     ; 4.250 ;       ;       ; 4.250 ;
; SW[1]      ; LEDR[1]     ; 3.026 ;       ;       ; 3.026 ;
; SW[2]      ; LEDR[2]     ; 3.061 ;       ;       ; 3.061 ;
; SW[3]      ; LEDR[3]     ; 3.220 ;       ;       ; 3.220 ;
; SW[4]      ; LEDR[4]     ; 3.072 ;       ;       ; 3.072 ;
; SW[5]      ; LEDR[5]     ; 3.410 ;       ;       ; 3.410 ;
; SW[6]      ; LEDR[6]     ; 3.322 ;       ;       ; 3.322 ;
; SW[7]      ; LEDR[7]     ; 3.485 ;       ;       ; 3.485 ;
; SW[8]      ; LEDR[8]     ; 3.374 ;       ;       ; 3.374 ;
; SW[9]      ; LEDR[9]     ; 3.543 ;       ;       ; 3.543 ;
; SW[10]     ; LEDR[10]    ; 3.109 ;       ;       ; 3.109 ;
; SW[11]     ; LEDR[11]    ; 3.079 ;       ;       ; 3.079 ;
; SW[12]     ; LEDR[12]    ; 3.228 ;       ;       ; 3.228 ;
; SW[13]     ; LEDR[13]    ; 5.496 ;       ;       ; 5.496 ;
; SW[14]     ; LEDR[14]    ; 5.603 ;       ;       ; 5.603 ;
; SW[16]     ; LEDR[16]    ; 5.580 ;       ;       ; 5.580 ;
; SW[17]     ; LEDR[17]    ; 5.536 ;       ;       ; 5.536 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg   ; clk_div:clockdiv|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; clk_div:clockdiv|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; clk_div:clockdiv|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; clk_div:clockdiv|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; clk_div:clockdiv|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 1426     ; 0        ; 0        ; 0        ;
; KEY[1]                            ; CLOCK_50                          ; 17136    ; 0        ; 0        ; 0        ;
; SW[15]                            ; CLOCK_50                          ; 1046     ; 1046     ; 0        ; 0        ;
; KEY[1]                            ; KEY[1]                            ; 204      ; 266527   ; 2788     ; 2906     ;
; SW[15]                            ; SW[15]                            ; 5        ; 5        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg   ; clk_div:clockdiv|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; clk_div:clockdiv|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; clk_div:clockdiv|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; clk_div:clockdiv|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; clk_div:clockdiv|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 1426     ; 0        ; 0        ; 0        ;
; KEY[1]                            ; CLOCK_50                          ; 17136    ; 0        ; 0        ; 0        ;
; SW[15]                            ; CLOCK_50                          ; 1046     ; 1046     ; 0        ; 0        ;
; KEY[1]                            ; KEY[1]                            ; 204      ; 266527   ; 2788     ; 2906     ;
; SW[15]                            ; SW[15]                            ; 5        ; 5        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 1454  ; 1454 ;
; Unconstrained Output Ports      ; 83    ; 83   ;
; Unconstrained Output Port Paths ; 230   ; 230  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 20 16:14:59 2013
Info: Command: quartus_sta RegFile -c RegFile
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RegFile.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_10Hz_reg clk_div:clockdiv|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100hz_reg clk_div:clockdiv|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Khz_reg clk_div:clockdiv|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_10Khz_reg clk_div:clockdiv|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100Khz_reg clk_div:clockdiv|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Mhz_reg clk_div:clockdiv|clock_1Mhz_reg
    Info (332105): create_clock -period 1.000 -name SW[15] SW[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.879
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.879      -176.493 CLOCK_50 
    Info (332119):    -9.765     -6805.997 KEY[1] 
    Info (332119):    -0.242        -0.314 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.239        -0.273 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.208        -0.280 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.208        -0.251 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.071        -0.146 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):    -0.062        -0.127 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.696         0.000 SW[15] 
Info (332146): Worst-case hold slack is -1.271
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.271        -5.895 SW[15] 
    Info (332119):     0.137         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.524         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3716.222 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.477
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.477       -54.031 CLOCK_50 
    Info (332119):    -4.167     -2893.853 KEY[1] 
    Info (332119):     0.432         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.432         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.439         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.439         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.502         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.510         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.995         0.000 SW[15] 
Info (332146): Worst-case hold slack is -0.991
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.991        -4.587 SW[15] 
    Info (332119):    -0.022        -0.022 CLOCK_50 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.240         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3716.222 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 319 megabytes
    Info: Processing ended: Wed Nov 20 16:15:07 2013
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:06


