FPGA
====

Sisteme FPGA, scoala de vara IPW
===
<p>Verilog</p>
In folder-ul exercitii_fpga se gasesc exercitiile pe care le-am facut de-a lungul cursului. In folderul 'proiect' se gasesc fisierele pt proiecul final, "Controller UART pentru Nexys 3". Am invatat lucruri interesante pe perioada cursului. 
Voi actualiza coding style-ul si voi incerca sa aduc imbunatatiri. 
Pentru a utiliza codul este nevoie de un mediu de programare pt FPGA-uri cum ar fi Xilinx ISE, si un fisier de constrangeri. 

Am lucrat impreuna cu colegul meu, Andrei Critsea




