<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>‚åöÔ∏è üëé üéß DDR SDRAM - Caract√©ristiques de conception et int√©grit√© du signal üõÅ ü§úüèø üëêüèø</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="La conception de dispositifs √©lectroniques √† l'aide de modules de m√©moire DDR SDRAM rapides n√©cessite une attention particuli√®re √† l'int√©grit√© du sign...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>DDR SDRAM - Caract√©ristiques de conception et int√©grit√© du signal</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/company/nanosoft/blog/425435/"><div style="text-align:center;"><img src="https://habrastorage.org/webt/df/8g/9l/df8g9l1jwkb9pgjrxxqm7buza3m.jpeg"></div><br><br>  <i>La conception de dispositifs √©lectroniques √† l'aide de modules de m√©moire DDR SDRAM rapides n√©cessite une attention particuli√®re √† l'int√©grit√© du signal.</i>  <i>L'article parle d'un outil de mod√©lisation moderne pour r√©soudre de tels probl√®mes.</i> <br><a name="habracut"></a><br>  Aujourd'hui, presque tous les appareils √©lectroniques modernes sont √©quip√©s de modules de m√©moire.  Les serveurs, ordinateurs, smartphones, consoles de jeux, navigateurs GPS et la plupart des autres appareils sont con√ßus sur la base de processeurs et de FPGA.  De tels appareils n√©cessitent une m√©moire √† haute vitesse avec une large bande passante de canal ou une m√©moire √† double fr√©quence (DDR).  Avec chaque nouvelle g√©n√©ration de DDR SDRAM (m√©moire dynamique synchrone avec acc√®s al√©atoire et vitesse de transfert de donn√©es doubl√©e), la vitesse d'√©change de donn√©es, la capacit√© et la consommation de m√©moire sont r√©duites. <br><br>  Lors de la conception des cartes de circuits imprim√©s d'appareils √† m√©moire DDR, un certain nombre de difficult√©s peuvent survenir, dont le probl√®me de l'int√©grit√© du signal.  Cet article traite des probl√®mes de garantie de l'int√©grit√© des signaux dans les appareils utilisant la m√©moire DDR. <br><br><h2>  Bruit et gigue du signal de donn√©es num√©riques </h2><br>  Lors de la r√©ception / transmission du signal d'horloge du bus m√©moire du contr√¥leur au microcircuit, diverses interf√©rences peuvent se produire en raison de la propre gigue des √©metteurs et des r√©cepteurs, des pertes dans les lignes de transmission, du bruit et des interf√©rences.  Tout cela conduit √† l'apparition de gigue et de distorsion de la forme du signal d'interface num√©rique. <br><br>  Toute √©nergie ind√©sirable ajout√©e √† un signal id√©al peut √™tre consid√©r√©e comme du bruit.  Elle peut √™tre caus√©e par des interf√©rences provenant de lignes voisines, un canal de transmission mal con√ßu, une imp√©dance incoh√©rente et d'autres facteurs qui entra√Ænent un flou du front d'impulsion.  En l'absence de bruit, le signal r√©el est identique √† l'id√©al. <br><br>  Tout √©cart par rapport √† la forme d'onde id√©ale affecte son int√©grit√©.  Les √©carts de temps (gigue) et les √©carts d'amplitude / tension (bruit) affectent √©galement les performances du syst√®me.  Si vous ne garantissez pas l'int√©grit√© des signaux, le syst√®me DDR utilisera des informations erron√©es, ce qui augmentera consid√©rablement l'intensit√© des erreurs binaires BER (Bit Error Rate).  En fin de compte, le syst√®me fonctionnera de mani√®re incorrecte et inefficace. <br><br>  Prenons un exemple sp√©cifique.  Si l'ing√©nieur connecte l'√©metteur √† un r√©cepteur incoh√©rent situ√© √† une certaine distance de celui-ci, la forme d'onde sera similaire √† celle illustr√©e sur la figure 1a: ici, vous pouvez clairement voir la ¬´sonnerie¬ª √† 0,86 V et les √©missions parasites de boost √† 1,75 V √† un signal de 1,2 V. Tout cela peut entra√Æner un dysfonctionnement de la logique DDR4 et, si la carte de circuit imprim√© est con√ßue avec une telle topologie, avec une probabilit√© de 100%, des erreurs se produiront dans le flux de donn√©es, ce qui, √† son tour, peut conduire √† un fonctionnement incorrect du syst√®me . <br><br>  Th√©oriquement, il est possible de r√©soudre les probl√®mes de ¬´sonnerie¬ª et d'√©missions en r√©duisant la longueur de la ligne de transmission, mais, malheureusement, cela fonctionne rarement dans la pratique.  Le moyen le plus efficace consiste √† faire correspondre le r√©cepteur / √©metteur par imp√©dance, ce qui entra√Æne une diminution du niveau de bruit et une am√©lioration de la forme du signal (voir Fig. 1b). <br><br><img src="https://habrastorage.org/webt/5y/sm/nu/5ysmnuplzo9aoo7jmzuvqe1m9l4.jpeg"><br>  <i>Fig.</i>  <i>1. Une topologie ayant des probl√®mes de qualit√© du signal: a) avant la coordination b) apr√®s la coordination</i> <br><br>  √Ä cet √©gard, la question se pose de savoir quelle cote d'approbation utiliser et comment la calculer, car m√™me une petite modification de la cote peut affecter consid√©rablement les performances du syst√®me.  La seule fa√ßon de r√©soudre ce probl√®me consiste √† simuler, en particulier, √† l'aide des assistants de r√©conciliation interactive utilis√©s dans HyperLynx. <br><br><h2>  Probl√®mes de synchronisation dans DDRx </h2><br>  √âtant donn√© que les bus parall√®les fonctionnant √† des fr√©quences gigahertz, tels que DDR3 / 4, sont de plus en plus utilis√©s dans la conception des cartes de circuits imprim√©s, les probl√®mes d'int√©grit√© du signal sont particuli√®rement aigus.  La SDRAM DDR3, par exemple, diff√®re consid√©rablement en termes de performances de vitesse et de fr√©quence de la DDR2: la fr√©quence d'horloge maximale de la DDR2 est de 800 MHz et la fr√©quence maximale de la DDR3 est de 1600 MHz.  En raison de la r√©duction de la tension d'alimentation des cellules, les cr√©ateurs du nouveau type de RAM ont r√©ussi √† r√©duire sa consommation d'√©nergie jusqu'√† 15%, ce qui, compte tenu des performances impressionnantes de la DDR2, peut √™tre qualifi√© de v√©ritable perc√©e.  La DDR3 utilise une topologie de bus de commande / adresse / contr√¥le ¬´Fly-by¬ª r√©seau avec correspondance intra-module (ODT).  Dans le m√™me temps, la DDR3 cr√©e de nouveaux probl√®mes d'int√©grit√© du signal, en particulier, associ√©s aux circuits ODT, aux taux de transfert de donn√©es plus √©lev√©s et √† la distorsion temporelle. <br><br>  Malgr√© le fait qu'il existe des contr√¥leurs qui effectuent un √©talonnage automatique en lecture / √©criture, optimisant les intervalles de temps, le d√©veloppeur doit garantir le bon timing.  Les limites de temps dans les interfaces DDR3 sont si petites que l'approche empirique de l'optimisation ne suffit plus, et afin de garantir le fonctionnement de l'interface √† des vitesses √©lev√©es, une analyse d√©taill√©e du circuit est n√©cessaire. <br><br>  De telles relations temporelles complexes sont difficiles √† analyser sans l'aide d'outils suppl√©mentaires.  Afin d'identifier et d'√©liminer les probl√®mes potentiels en g√©n√©ral ou de calculer des relations temporelles complexes, les ing√©nieurs doivent analyser les relations de cause √† effet, ce qui est une t√¢che complexe et longue. <br><br>  De tels probl√®mes de conception entra√Ænent souvent des retards dans la planification du projet et, par cons√©quent, augmentent consid√©rablement le temps n√©cessaire au produit fini pour entrer sur le march√©.  Des outils de simulation avanc√©s et puissants peuvent aider les ing√©nieurs √† trouver et √† corriger rapidement les erreurs en optimisant les signaux √† un niveau BER acceptable. <br><br><h2>  Analyse d'int√©grit√© du signal des syst√®mes DDR SDRAM </h2><br>  Le comit√© de normalisation de l'ing√©nierie JEDEC Semiconductor a approuv√© une liste d'exigences √† respecter lors du d√©veloppement de produits de qualit√©.  Il est essentiel que les SDRAM DDR r√©pondent √† ces exigences pour garantir un fonctionnement correct et √©viter les probl√®mes d'int√©grit√© du signal.  Cependant, effectuer toutes les mesures et tous les calculs n√©cessaires se heurte souvent √† de nombreuses difficult√©s. <br><br>  Parfois, ces calculs peuvent √™tre compl√®tement √©vit√©s en suivant strictement les instructions de mise en page fournies par le fournisseur du contr√¥leur.  Mais que se passe-t-il si ces recommandations ne peuvent pas √™tre mises en ≈ìuvre en raison de diverses limitations dans des projets sp√©cifiques?  Que faire s'il faut beaucoup de temps pour s'assurer que le projet r√©pond √† toutes les recommandations et exigences?  Dans de telles situations, vous devez utiliser des outils pour v√©rifier rapidement le projet avant de le mettre en production. <br><br>  √Ä l'aide d'HyperLynx DDR (voir figure 2), vous pouvez simuler l'int√©gralit√© du canal DDR en une seule it√©ration.  Pour ce faire, il vous suffit de lier les mod√®les de p√©riph√©riques appropri√©s disponibles sur les sites Web des fabricants.  Apr√®s cela, le temps de configuration de la simulation ne prendra que dix minutes, ce qui permettra de poursuivre la mod√©lisation sans d√©lai. <br><br><img src="https://habrastorage.org/webt/h3/2y/mh/h32ymhqncxhxswsiqokazjs7jhc.jpeg"><br>  <i>Fig.</i>  <i>2. Mod√©lisation avec l'aide interactive HyperLynx DDR</i> <br><br>  Le processus de configuration est intuitivement simple, car tous les param√®tres n√©cessaires √† la configuration de la simulation sont demand√©s par l'assistant de mani√®re interactive.  L'utilisateur saisit simplement les informations pertinentes, telles que le choix des mod√®les IBIS pour les contr√¥leurs et les dispositifs de m√©moire, les taux de transfert pour les cycles de lecture / √©criture, ODT, etc. Toutes les configurations cr√©√©es peuvent √™tre enregistr√©es pour une utilisation future, ce qui r√©duira le temps d'installation dans les projets futurs.  Les simulations peuvent √™tre effectu√©es avant ou apr√®s le tra√ßage, aidant √† d√©terminer les exigences pour la pile de PCB. <br><br><h2>  Analyse des r√©sultats de simulation </h2><br>  La simulation comprend l'analyse de l'int√©grit√© du signal et la synchronisation de l'ensemble du bus DDR.  √Ä la fin du processus de simulation, un rapport est cr√©√© qui comprend des donn√©es sur le passage (et non la r√©ussite) des v√©rifications, conform√©ment aux informations de configuration et aux donn√©es entr√©es dans l'assistant interactif.  Les r√©sultats peuvent √™tre filtr√©s et correctement organis√©s pour une √©tude minutieuse des probl√®mes de synchronisation et d'int√©grit√© du signal dans les cycles de lecture / √©criture de donn√©es, dans les bus d'adresse et de commande ou dans les circuits diff√©rentiels.  Tous les r√©sultats du rapport sont li√©s aux donn√©es de simulation correspondantes, pour un acc√®s rapide √† l'outil de visualisation des formes d'onde graphiques des signaux. <br><br>  Les donn√©es de simulation en mode batch cr√©√©es par l'assistant DDRx peuvent √™tre enregistr√©es sur le disque, ce qui vous permet d'utiliser l'oscilloscope HyperLynx pour simuler plusieurs circuits simultan√©ment et √©tudier en d√©tail les probl√®mes d'int√©grit√© du signal en mode hors ligne. <br><br><h2>  Conclusion </h2><br>  La DDR SDRAM ouvre de nouvelles possibilit√©s dans le d√©veloppement d'appareils √©lectroniques.  Comme pour les autres interfaces haut d√©bit, l'utilisation de la m√©moire DDR pr√©sente plusieurs fonctionnalit√©s.  Le probl√®me de l'int√©grit√© du signal doit √™tre soigneusement √©tudi√© afin d'√©viter des it√©rations inutiles et co√ªteuses dans la fabrication des produits.  La mod√©lisation est un excellent moyen de r√©soudre ce probl√®me, vous permettant de prendre en compte les effets au niveau de la carte, tels que les changements d'imp√©dance et les retards, offrant un contr√¥le complet sur l'interface m√©moire.  De puissants outils d'analyse aideront √† garantir que les projets sont conformes aux recommandations JEDEC et √† garantir que le produit final fonctionnera avec des performances et une fiabilit√© √©lev√©es. <br><br>  HyperLynx DDR peut √™tre partag√© par de nombreuses soci√©t√©s de conception de PCB CAO, notamment PADS et Xpedition. <br><br>  <i>Cet article a √©t√© publi√© dans la revue MODERN ELECTRONICS n ¬∞ 7, 2018 (www.soel.ru)</i> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr425435/">https://habr.com/ru/post/fr425435/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr425421/index.html">Vendredi. Les d√©lires d'un programmeur</a></li>
<li><a href="../fr425423/index.html">√Ä la question des Pandas ou au prochain cri de Yaroslavna</a></li>
<li><a href="../fr425425/index.html">Examen des packages R pour le marketing Internet, partie 1</a></li>
<li><a href="../fr425431/index.html">Rapports vid√©o de Deerploy DevOps MeetUp</a></li>
<li><a href="../fr425433/index.html">Comp√©tition, nouveaux cours et fonctionnalit√©s (nouvelles d'automne de Hakeslet)</a></li>
<li><a href="../fr425437/index.html">Comment ajouter de la nettet√© √† une lame en utilisant un arc plasma?</a></li>
<li><a href="../fr425443/index.html">"Photon dans le micro-ondes": la cr√©ation d'un syst√®me √† deux niveaux de photons contr√¥l√©s</a></li>
<li><a href="../fr425445/index.html">Les backenders de tous les pays se sont unis. Parler de Backend United # 2</a></li>
<li><a href="../fr425447/index.html">D√©veloppement d'interfaces accessibles</a></li>
<li><a href="../fr425449/index.html">Mise √† jour de l'approche de la publicit√© contextuelle: Yandex.Direct Turbo Pages</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>