Fitter report for mp3
Wed Mar 15 15:36:12 2017
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+-------------------------------+---------------------------------------------+
; Fitter Status                 ; Successful - Wed Mar 15 15:36:11 2017       ;
; Quartus II 32-bit Version     ; 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name                 ; mp3                                         ;
; Top-level Entity Name         ; mp3                                         ;
; Family                        ; Stratix III                                 ;
; Device                        ; EP3SE50F780C2                               ;
; Timing Models                 ; Final                                       ;
; Logic utilization             ; 1 %                                         ;
;     Combinational ALUTs       ; 206 / 38,000 ( < 1 % )                      ;
;     Memory ALUTs              ; 0 / 19,000 ( 0 % )                          ;
;     Dedicated logic registers ; 346 / 38,000 ( < 1 % )                      ;
; Total registers               ; 346                                         ;
; Total pins                    ; 107 / 488 ( 22 % )                          ;
; Total virtual pins            ; 0                                           ;
; Total block memory bits       ; 0 / 5,455,872 ( 0 % )                       ;
; DSP block 18-bit elements     ; 0 / 384 ( 0 % )                             ;
; Total PLLs                    ; 0 / 4 ( 0 % )                               ;
; Total DLLs                    ; 0 / 4 ( 0 % )                               ;
+-------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3SE50F780C2                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Programmable Power Technology Optimization                                 ; Automatic                             ; Automatic                             ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles           ; 1.0                                   ; 1.0                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; RAM Block Read Clock Duty Cycle Dependency                                 ; On                                    ; On                                    ;
; Maintain Compatibility with All Stratix III MRAM Versions                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   4.8%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; resp_a        ; Incomplete set of assignments ;
; read_a        ; Incomplete set of assignments ;
; write_a       ; Incomplete set of assignments ;
; wmask_a[0]    ; Incomplete set of assignments ;
; wmask_a[1]    ; Incomplete set of assignments ;
; address_a[0]  ; Incomplete set of assignments ;
; address_a[1]  ; Incomplete set of assignments ;
; address_a[2]  ; Incomplete set of assignments ;
; address_a[3]  ; Incomplete set of assignments ;
; address_a[4]  ; Incomplete set of assignments ;
; address_a[5]  ; Incomplete set of assignments ;
; address_a[6]  ; Incomplete set of assignments ;
; address_a[7]  ; Incomplete set of assignments ;
; address_a[8]  ; Incomplete set of assignments ;
; address_a[9]  ; Incomplete set of assignments ;
; address_a[10] ; Incomplete set of assignments ;
; address_a[11] ; Incomplete set of assignments ;
; address_a[12] ; Incomplete set of assignments ;
; address_a[13] ; Incomplete set of assignments ;
; address_a[14] ; Incomplete set of assignments ;
; address_a[15] ; Incomplete set of assignments ;
; wdata_a[0]    ; Incomplete set of assignments ;
; wdata_a[1]    ; Incomplete set of assignments ;
; wdata_a[2]    ; Incomplete set of assignments ;
; wdata_a[3]    ; Incomplete set of assignments ;
; wdata_a[4]    ; Incomplete set of assignments ;
; wdata_a[5]    ; Incomplete set of assignments ;
; wdata_a[6]    ; Incomplete set of assignments ;
; wdata_a[7]    ; Incomplete set of assignments ;
; wdata_a[8]    ; Incomplete set of assignments ;
; wdata_a[9]    ; Incomplete set of assignments ;
; wdata_a[10]   ; Incomplete set of assignments ;
; wdata_a[11]   ; Incomplete set of assignments ;
; wdata_a[12]   ; Incomplete set of assignments ;
; wdata_a[13]   ; Incomplete set of assignments ;
; wdata_a[14]   ; Incomplete set of assignments ;
; wdata_a[15]   ; Incomplete set of assignments ;
; resp_b        ; Incomplete set of assignments ;
; read_b        ; Incomplete set of assignments ;
; write_b       ; Incomplete set of assignments ;
; wmask_b[0]    ; Incomplete set of assignments ;
; wmask_b[1]    ; Incomplete set of assignments ;
; address_b[0]  ; Incomplete set of assignments ;
; address_b[1]  ; Incomplete set of assignments ;
; address_b[2]  ; Incomplete set of assignments ;
; address_b[3]  ; Incomplete set of assignments ;
; address_b[4]  ; Incomplete set of assignments ;
; address_b[5]  ; Incomplete set of assignments ;
; address_b[6]  ; Incomplete set of assignments ;
; address_b[7]  ; Incomplete set of assignments ;
; address_b[8]  ; Incomplete set of assignments ;
; address_b[9]  ; Incomplete set of assignments ;
; address_b[10] ; Incomplete set of assignments ;
; address_b[11] ; Incomplete set of assignments ;
; address_b[12] ; Incomplete set of assignments ;
; address_b[13] ; Incomplete set of assignments ;
; address_b[14] ; Incomplete set of assignments ;
; address_b[15] ; Incomplete set of assignments ;
; wdata_b[0]    ; Incomplete set of assignments ;
; wdata_b[1]    ; Incomplete set of assignments ;
; wdata_b[2]    ; Incomplete set of assignments ;
; wdata_b[3]    ; Incomplete set of assignments ;
; wdata_b[4]    ; Incomplete set of assignments ;
; wdata_b[5]    ; Incomplete set of assignments ;
; wdata_b[6]    ; Incomplete set of assignments ;
; wdata_b[7]    ; Incomplete set of assignments ;
; wdata_b[8]    ; Incomplete set of assignments ;
; wdata_b[9]    ; Incomplete set of assignments ;
; wdata_b[10]   ; Incomplete set of assignments ;
; wdata_b[11]   ; Incomplete set of assignments ;
; wdata_b[12]   ; Incomplete set of assignments ;
; wdata_b[13]   ; Incomplete set of assignments ;
; wdata_b[14]   ; Incomplete set of assignments ;
; wdata_b[15]   ; Incomplete set of assignments ;
; clk           ; Incomplete set of assignments ;
; rdata_b[0]    ; Incomplete set of assignments ;
; rdata_b[1]    ; Incomplete set of assignments ;
; rdata_b[2]    ; Incomplete set of assignments ;
; rdata_b[3]    ; Incomplete set of assignments ;
; rdata_b[4]    ; Incomplete set of assignments ;
; rdata_b[5]    ; Incomplete set of assignments ;
; rdata_b[6]    ; Incomplete set of assignments ;
; rdata_b[7]    ; Incomplete set of assignments ;
; rdata_b[8]    ; Incomplete set of assignments ;
; rdata_b[9]    ; Incomplete set of assignments ;
; rdata_b[10]   ; Incomplete set of assignments ;
; rdata_b[11]   ; Incomplete set of assignments ;
; rdata_b[12]   ; Incomplete set of assignments ;
; rdata_b[13]   ; Incomplete set of assignments ;
; rdata_b[14]   ; Incomplete set of assignments ;
; rdata_b[15]   ; Incomplete set of assignments ;
; rdata_a[12]   ; Incomplete set of assignments ;
; rdata_a[13]   ; Incomplete set of assignments ;
; rdata_a[14]   ; Incomplete set of assignments ;
; rdata_a[15]   ; Incomplete set of assignments ;
; rdata_a[0]    ; Incomplete set of assignments ;
; rdata_a[9]    ; Incomplete set of assignments ;
; rdata_a[11]   ; Incomplete set of assignments ;
; rdata_a[10]   ; Incomplete set of assignments ;
; rdata_a[1]    ; Incomplete set of assignments ;
; rdata_a[2]    ; Incomplete set of assignments ;
; rdata_a[3]    ; Incomplete set of assignments ;
; rdata_a[4]    ; Incomplete set of assignments ;
; rdata_a[5]    ; Incomplete set of assignments ;
; rdata_a[6]    ; Incomplete set of assignments ;
; rdata_a[7]    ; Incomplete set of assignments ;
; rdata_a[8]    ; Incomplete set of assignments ;
+---------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                                      ;
+--------------------------------------+--------------------+----------------------------+--------------------------+
; Type                                 ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+--------------------------------------+--------------------+----------------------------+--------------------------+
; Placement (by node)                  ;                    ;                            ;                          ;
;     -- Requested                     ; 0.00 % ( 0 / 770 ) ; 0.00 % ( 0 / 770 )         ; 0.00 % ( 0 / 770 )       ;
;     -- Achieved                      ; 0.00 % ( 0 / 770 ) ; 0.00 % ( 0 / 770 )         ; 0.00 % ( 0 / 770 )       ;
;                                      ;                    ;                            ;                          ;
; Routing (by net)                     ;                    ;                            ;                          ;
;     -- Requested                     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved                      ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;                                      ;                    ;                            ;                          ;
; Number of Tiles locked to High-Speed ; 0                  ;                            ;                          ;
+--------------------------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 768 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 2 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/tdubey3/fmax_420/mp3/output_files/mp3.pin.


+------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                              ;
+-----------------------------------------------------------------------------------+------------------------+
; Resource                                                                          ; Usage                  ;
+-----------------------------------------------------------------------------------+------------------------+
; ALUTs Used                                                                        ; 206 / 38,000 ( < 1 % ) ;
;     -- Combinational ALUTs                                                        ; 206 / 38,000 ( < 1 % ) ;
;     -- Memory ALUTs                                                               ; 0 / 19,000 ( 0 % )     ;
;     -- LUT_REGs                                                                   ; 0 / 38,000 ( 0 % )     ;
; Dedicated logic registers                                                         ; 346 / 38,000 ( < 1 % ) ;
;                                                                                   ;                        ;
; Combinational ALUT usage by number of inputs                                      ;                        ;
;     -- 7 input functions                                                          ; 64                     ;
;     -- 6 input functions                                                          ; 5                      ;
;     -- 5 input functions                                                          ; 42                     ;
;     -- 4 input functions                                                          ; 31                     ;
;     -- <=3 input functions                                                        ; 64                     ;
;                                                                                   ;                        ;
; Combinational ALUTs by mode                                                       ;                        ;
;     -- normal mode                                                                ; 96                     ;
;     -- extended LUT mode                                                          ; 64                     ;
;     -- arithmetic mode                                                            ; 46                     ;
;     -- shared arithmetic mode                                                     ; 0                      ;
;                                                                                   ;                        ;
; Logic utilization                                                                 ; 416 / 38,000 ( 1 % )   ;
;     -- Difficulty Clustering Design                                               ; Low                    ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 412                    ;
;         -- Combinational with no register                                         ; 66                     ;
;         -- Register only                                                          ; 206                    ;
;         -- Combinational with a register                                          ; 140                    ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -63                    ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 67                     ;
;         -- Unavailable due to Memory LAB use                                      ; 0                      ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 61                     ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 0                      ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                      ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 2                      ;
;         -- Unavailable due to LAB input limits                                    ; 4                      ;
;                                                                                   ;                        ;
; Total registers*                                                                  ; 346                    ;
;     -- Dedicated logic registers                                                  ; 346 / 38,000 ( < 1 % ) ;
;     -- I/O registers                                                              ; 0 / 2,752 ( 0 % )      ;
;     -- LUT_REGs                                                                   ; 0                      ;
;                                                                                   ;                        ;
; ALMs:  partially or completely used                                               ; 267 / 19,000 ( 1 % )   ;
;                                                                                   ;                        ;
; Total LABs:  partially or completely used                                         ; 36 / 1,900 ( 2 % )     ;
;     -- Logic LABs                                                                 ; 36 / 36 ( 100 % )      ;
;     -- Memory LABs                                                                ; 0 / 36 ( 0 % )         ;
;                                                                                   ;                        ;
; Virtual pins                                                                      ; 0                      ;
; I/O pins                                                                          ; 107 / 488 ( 22 % )     ;
;     -- Clock pins                                                                 ; 7 / 16 ( 44 % )        ;
;     -- Dedicated input pins                                                       ; 0 / 12 ( 0 % )         ;
;                                                                                   ;                        ;
; Global signals                                                                    ; 1                      ;
; M9K blocks                                                                        ; 0 / 400 ( 0 % )        ;
; M144K blocks                                                                      ; 0 / 12 ( 0 % )         ;
; Total MLAB memory bits                                                            ; 0                      ;
; Total block memory bits                                                           ; 0 / 5,455,872 ( 0 % )  ;
; Total block memory implementation bits                                            ; 0 / 5,455,872 ( 0 % )  ;
; DSP block 18-bit elements                                                         ; 0 / 384 ( 0 % )        ;
; PLLs                                                                              ; 0 / 4 ( 0 % )          ;
; Global clocks                                                                     ; 1 / 16 ( 6 % )         ;
; Quadrant clocks                                                                   ; 0 / 64 ( 0 % )         ;
; Periphery clocks                                                                  ; 0 / 56 ( 0 % )         ;
; SERDES transmitters                                                               ; 0 / 56 ( 0 % )         ;
; SERDES receivers                                                                  ; 0 / 56 ( 0 % )         ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )          ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                                                          ; 0 / 8 ( 0 % )          ;
; Average interconnect usage (total/H/V)                                            ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)                                               ; 3% / 3% / 3%           ;
;                                                                                   ;                        ;
; Programmable power technology low-power tiles                                     ; 1,401 / 1,410 ( 99 % ) ;
;     -- low-power tiles that are used by the design                                ; 124 / 1,401 ( 9 % )    ;
;     -- unused tiles (low-power)                                                   ; 1,277 / 1,401 ( 91 % ) ;
; Programmable power technology high-speed tiles                                    ; 9 / 1,410 ( < 1 % )    ;
;                                                                                   ;                        ;
; Programmable power technology low-power LAB tiles                                 ; 941 / 950 ( 99 % )     ;
;     -- low-power LAB tiles that are used by the design                            ; 124 / 941 ( 13 % )     ;
;     -- unused LAB tiles (low-power)                                               ; 817 / 941 ( 87 % )     ;
; Programmable power technology high-speed LAB tiles                                ; 9 / 950 ( < 1 % )      ;
;                                                                                   ;                        ;
; Maximum fan-out                                                                   ; 346                    ;
; Highest non-global fan-out                                                        ; 38                     ;
; Total fan-out                                                                     ; 2168                   ;
; Average fan-out                                                                   ; 2.51                   ;
+-----------------------------------------------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                                         ; Top                   ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                   ; Low                            ;
;                                                                                   ;                       ;                                ;
; Logic utilization                                                                 ; 416 / 38000 ( 1 % )   ; 0 / 38000 ( 0 % )              ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 412                   ; 0                              ;
;         -- Combinational with no register                                         ; 66                    ; 0                              ;
;         -- Register only                                                          ; 206                   ; 0                              ;
;         -- Combinational with a register                                          ; 140                   ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -63                   ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 67                    ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                     ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 61                    ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 0                     ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                     ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 2                     ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 4                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALUTs Used                                                                        ; 206 / 38000 ( < 1 % ) ; 0 / 38000 ( 0 % )              ;
;     -- Combinational ALUTs                                                        ; 206 / 38000 ( < 1 % ) ; 0 / 38000 ( 0 % )              ;
;     -- Memory ALUTs                                                               ; 0 / 19000 ( 0 % )     ; 0 / 19000 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 38000 ( 0 % )     ; 0 / 38000 ( 0 % )              ;
; Dedicated logic registers                                                         ; 346 / 38000 ( < 1 % ) ; 0 / 38000 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                       ;                                ;
;     -- 7 input functions                                                          ; 64                    ; 0                              ;
;     -- 6 input functions                                                          ; 5                     ; 0                              ;
;     -- 5 input functions                                                          ; 42                    ; 0                              ;
;     -- 4 input functions                                                          ; 31                    ; 0                              ;
;     -- <=3 input functions                                                        ; 64                    ; 0                              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUTs by mode                                                       ;                       ;                                ;
;     -- normal mode                                                                ; 96                    ; 0                              ;
;     -- extended LUT mode                                                          ; 64                    ; 0                              ;
;     -- arithmetic mode                                                            ; 46                    ; 0                              ;
;     -- shared arithmetic mode                                                     ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Total registers                                                                   ; 346                   ; 0                              ;
;     -- Dedicated logic registers                                                  ; 346 / 38000 ( < 1 % ) ; 0 / 38000 ( 0 % )              ;
;     -- I/O registers                                                              ; 0                     ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Memory LAB cells by mode                                                          ;                       ;                                ;
;     -- 64-address deep                                                            ; 0                     ; 0                              ;
;     -- 32-address deep                                                            ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALMs:  partially or completely used                                               ; 267 / 19000 ( 1 % )   ; 0 / 19000 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Total LABs:  partially or completely used                                         ; 36 / 1900 ( 2 % )     ; 0 / 1900 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 36                    ; 0                              ;
;     -- Memory LABs                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Virtual pins                                                                      ; 0                     ; 0                              ;
; I/O pins                                                                          ; 107                   ; 0                              ;
; DSP block 18-bit elements                                                         ; 0 / 384 ( 0 % )       ; 0 / 384 ( 0 % )                ;
; Total block memory bits                                                           ; 0                     ; 0                              ;
; Total block memory implementation bits                                            ; 0                     ; 0                              ;
; Clock enable block                                                                ; 1 / 160 ( < 1 % )     ; 0 / 160 ( 0 % )                ;
;                                                                                   ;                       ;                                ;
; Connections                                                                       ;                       ;                                ;
;     -- Input Connections                                                          ; 0                     ; 0                              ;
;     -- Registered Input Connections                                               ; 0                     ; 0                              ;
;     -- Output Connections                                                         ; 0                     ; 0                              ;
;     -- Registered Output Connections                                              ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Internal Connections                                                              ;                       ;                                ;
;     -- Total Connections                                                          ; 2167                  ; 1                              ;
;     -- Registered Connections                                                     ; 1103                  ; 0                              ;
;                                                                                   ;                       ;                                ;
; External Connections                                                              ;                       ;                                ;
;     -- Top                                                                        ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                                             ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Partition Interface                                                               ;                       ;                                ;
;     -- Input Ports                                                                ; 35                    ; 0                              ;
;     -- Output Ports                                                               ; 72                    ; 0                              ;
;     -- Bidir Ports                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Registered Ports                                                                  ;                       ;                                ;
;     -- Registered Input Ports                                                     ; 0                     ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Port Connectivity                                                                 ;                       ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                     ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                                                ; 0                     ; 0                              ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk         ; P28   ; 1C       ; 0            ; 28           ; 0            ; 346                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_a[0]  ; M28   ; 1C       ; 0            ; 31           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_a[10] ; G18   ; 8A       ; 15           ; 51           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_a[11] ; E16   ; 8C       ; 20           ; 51           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_a[12] ; C18   ; 8C       ; 17           ; 51           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_a[13] ; M26   ; 1C       ; 0            ; 32           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_a[14] ; F18   ; 8C       ; 16           ; 51           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_a[15] ; M25   ; 1C       ; 0            ; 32           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_a[1]  ; H28   ; 1A       ; 0            ; 38           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_a[2]  ; R21   ; 2C       ; 0            ; 22           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_a[3]  ; A18   ; 8C       ; 19           ; 51           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_a[4]  ; A19   ; 8C       ; 19           ; 51           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_a[5]  ; K24   ; 1A       ; 0            ; 38           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_a[6]  ; N9    ; 6C       ; 53           ; 32           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_a[7]  ; C21   ; 8A       ; 11           ; 51           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_a[8]  ; D19   ; 8A       ; 13           ; 51           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_a[9]  ; F17   ; 8C       ; 17           ; 51           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_b[0]  ; K25   ; 1A       ; 0            ; 39           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_b[10] ; F19   ; 8A       ; 15           ; 51           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_b[11] ; L26   ; 1C       ; 0            ; 35           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_b[12] ; A16   ; 8C       ; 21           ; 51           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_b[13] ; A21   ; 8A       ; 13           ; 51           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_b[14] ; M22   ; 1C       ; 0            ; 35           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_b[15] ; L22   ; 1A       ; 0            ; 36           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_b[1]  ; C20   ; 8A       ; 11           ; 51           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_b[2]  ; K27   ; 1A       ; 0            ; 36           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_b[3]  ; M27   ; 1C       ; 0            ; 31           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_b[4]  ; N27   ; 1C       ; 0            ; 29           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_b[5]  ; P25   ; 1C       ; 0            ; 30           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_b[6]  ; E28   ; 1A       ; 0            ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_b[7]  ; N24   ; 1C       ; 0            ; 30           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_b[8]  ; C17   ; 8C       ; 17           ; 51           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rdata_b[9]  ; K26   ; 1A       ; 0            ; 39           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; resp_a      ; A7    ; 7A       ; 42           ; 51           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; resp_b      ; AE15  ; 3C       ; 22           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; address_a[0]  ; AH4   ; 4A       ; 42           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_a[10] ; A13   ; 7C       ; 29           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_a[11] ; B17   ; 8C       ; 21           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_a[12] ; D15   ; 8C       ; 22           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_a[13] ; P19   ; 1C       ; 0            ; 29           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_a[14] ; L1    ; 6C       ; 53           ; 32           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_a[15] ; A14   ; 7C       ; 28           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_a[1]  ; L4    ; 6C       ; 53           ; 34           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_a[2]  ; A15   ; 8C       ; 22           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_a[3]  ; C14   ; 7C       ; 28           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_a[4]  ; B14   ; 7C       ; 28           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_a[5]  ; N8    ; 6C       ; 53           ; 32           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_a[6]  ; M3    ; 6C       ; 53           ; 34           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_a[7]  ; L3    ; 6C       ; 53           ; 34           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_a[8]  ; C15   ; 8C       ; 22           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_a[9]  ; B16   ; 8C       ; 22           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_b[0]  ; J28   ; 1A       ; 0            ; 36           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_b[10] ; A17   ; 8C       ; 19           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_b[11] ; J23   ; 1A       ; 0            ; 42           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_b[12] ; F28   ; 1A       ; 0            ; 42           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_b[13] ; L25   ; 1C       ; 0            ; 35           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_b[14] ; E17   ; 8C       ; 16           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_b[15] ; P20   ; 1C       ; 0            ; 29           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_b[1]  ; G27   ; 1A       ; 0            ; 40           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_b[2]  ; J27   ; 1A       ; 0            ; 38           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_b[3]  ; D18   ; 8C       ; 16           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_b[4]  ; K23   ; 1A       ; 0            ; 38           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_b[5]  ; K20   ; 1A       ; 0            ; 40           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_b[6]  ; G28   ; 1A       ; 0            ; 40           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_b[7]  ; K21   ; 1A       ; 0            ; 40           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_b[8]  ; M23   ; 1C       ; 0            ; 35           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; address_b[9]  ; J26   ; 1A       ; 0            ; 39           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_a        ; W25   ; 2A       ; 0            ; 13           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; read_b        ; J16   ; 8C       ; 21           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_a[0]    ; J20   ; 8A       ; 6            ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_a[10]   ; D1    ; 6A       ; 53           ; 43           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_a[11]   ; AB13  ; 4C       ; 31           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_a[12]   ; W23   ; 2A       ; 0            ; 14           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_a[13]   ; F25   ; 1A       ; 0            ; 45           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_a[14]   ; AF16  ; 3C       ; 19           ; 0            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_a[15]   ; AH5   ; 4A       ; 42           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_a[1]    ; E20   ; 8A       ; 7            ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_a[2]    ; AA4   ; 5A       ; 53           ; 9            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_a[3]    ; W6    ; 5A       ; 53           ; 13           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_a[4]    ; AE21  ; 3A       ; 10           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_a[5]    ; F1    ; 6A       ; 53           ; 39           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_a[6]    ; AD22  ; 3A       ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_a[7]    ; F9    ; 7A       ; 41           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_a[8]    ; P8    ; 6C       ; 53           ; 29           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_a[9]    ; AF1   ; 5A       ; 53           ; 5            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_b[0]    ; N26   ; 1C       ; 0            ; 29           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_b[10]   ; K28   ; 1C       ; 0            ; 34           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_b[11]   ; L23   ; 1A       ; 0            ; 36           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_b[12]   ; C19   ; 8C       ; 17           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_b[13]   ; D17   ; 8C       ; 16           ; 51           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_b[14]   ; M20   ; 1C       ; 0            ; 34           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_b[15]   ; R20   ; 2C       ; 0            ; 22           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_b[1]    ; N25   ; 1C       ; 0            ; 31           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_b[2]    ; N23   ; 1C       ; 0            ; 30           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_b[3]    ; B20   ; 8A       ; 13           ; 51           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_b[4]    ; L28   ; 1C       ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_b[5]    ; M24   ; 1C       ; 0            ; 31           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_b[6]    ; A20   ; 8A       ; 13           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_b[7]    ; M21   ; 1C       ; 0            ; 34           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_b[8]    ; J25   ; 1A       ; 0            ; 39           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wdata_b[9]    ; J18   ; 8A       ; 15           ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wmask_a[0]    ; AC12  ; 4C       ; 34           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wmask_a[1]    ; AA19  ; 3A       ; 13           ; 0            ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wmask_b[0]    ; J19   ; 8A       ; 15           ; 51           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wmask_b[1]    ; N20   ; 1C       ; 0            ; 32           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; write_a       ; E23   ; 8A       ; 2            ; 51           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; write_b       ; P23   ; 1C       ; 0            ; 30           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                               ;
+----------+-----------------------------------------------+---------------------+------------------+---------------------------+
; Location ; Pin Name                                      ; Reserved As         ; User Signal Name ; Pin Type                  ;
+----------+-----------------------------------------------+---------------------+------------------+---------------------------+
; M21      ; DQ5L, DIFFIO_TX_L10n, DIFFOUT_L19n, CLKUSR    ; Use as regular IO   ; wdata_b[7]       ; Dual Purpose Pin          ;
; N21      ; DQ6L, DIFFIO_TX_L11n, DIFFOUT_L21n, DATA0     ; As input tri-stated ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; N20      ; DQ6L, DIFFIO_TX_L11p, DIFFOUT_L21p, DATA1     ; Use as regular IO   ; wmask_b[1]       ; Dual Purpose Pin          ;
; M26      ; DQSn6L, DIFFIO_RX_L11n, DIFFOUT_L22n, DATA2   ; Use as regular IO   ; rdata_a[13]      ; Dual Purpose Pin          ;
; M25      ; DQS6L, DIFFIO_RX_L11p, DIFFOUT_L22p, DATA3    ; Use as regular IO   ; rdata_a[15]      ; Dual Purpose Pin          ;
; N25      ; DQ6L, DIFFIO_TX_L12n, DIFFOUT_L23n, DATA4     ; Use as regular IO   ; wdata_b[1]       ; Dual Purpose Pin          ;
; M24      ; DQ6L, DIFFIO_TX_L12p, DIFFOUT_L23p, DATA5     ; Use as regular IO   ; wdata_b[5]       ; Dual Purpose Pin          ;
; M28      ; DQSn7L, DIFFIO_RX_L12n, DIFFOUT_L24n, DATA6   ; Use as regular IO   ; rdata_a[0]       ; Dual Purpose Pin          ;
; M27      ; DQS7L, DIFFIO_RX_L12p, DIFFOUT_L24p, DATA7    ; Use as regular IO   ; rdata_b[3]       ; Dual Purpose Pin          ;
; N23      ; DQ7L, DIFFIO_TX_L13n, DIFFOUT_L25n, INIT_DONE ; Use as regular IO   ; wdata_b[2]       ; Dual Purpose Pin          ;
; P23      ; DQ7L, DIFFIO_TX_L13p, DIFFOUT_L25p, CRC_ERROR ; Use as regular IO   ; write_b          ; Dual Purpose Pin          ;
; P25      ; DQ7L, DIFFIO_RX_L13n, DIFFOUT_L26n, DEV_OE    ; Use as regular IO   ; rdata_b[5]       ; Dual Purpose Pin          ;
; N24      ; DQ7L, DIFFIO_RX_L13p, DIFFOUT_L26p, DEV_CLRn  ; Use as regular IO   ; rdata_b[7]       ; Dual Purpose Pin          ;
; W19      ; nCONFIG                                       ; -                   ; -                ; Dedicated Programming Pin ;
; AD25     ; nSTATUS                                       ; -                   ; -                ; Dedicated Programming Pin ;
; AE26     ; CONF_DONE                                     ; -                   ; -                ; Dedicated Programming Pin ;
; AB23     ; PORSEL                                        ; -                   ; -                ; Dedicated Programming Pin ;
; Y20      ; nCE                                           ; -                   ; -                ; Dedicated Programming Pin ;
; AE3      ; nIO_PULLUP                                    ; -                   ; -                ; Dedicated Programming Pin ;
; AB5      ; nCEO                                          ; -                   ; -                ; Dedicated Programming Pin ;
; AC5      ; DCLK                                          ; -                   ; -                ; Dedicated Programming Pin ;
; AD4      ; nCSO                                          ; -                   ; -                ; Dedicated Programming Pin ;
; AA6      ; ASDO                                          ; -                   ; -                ; Dedicated Programming Pin ;
; G7       ; MSEL2                                         ; -                   ; -                ; Dedicated Programming Pin ;
; J9       ; MSEL1                                         ; -                   ; -                ; Dedicated Programming Pin ;
; H8       ; MSEL0                                         ; -                   ; -                ; Dedicated Programming Pin ;
+----------+-----------------------------------------------+---------------------+------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 1A       ; 20 / 32 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
; 1C       ; 25 / 26 ( 96 % ) ; 2.5V          ; --           ; 2.5V          ;
; 2C       ; 2 / 26 ( 8 % )   ; 2.5V          ; --           ; 2.5V          ;
; 2A       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 3 / 40 ( 8 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3C       ; 2 / 24 ( 8 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4C       ; 2 / 24 ( 8 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 2 / 40 ( 5 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 32 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5C       ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6C       ; 7 / 26 ( 27 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 2 / 40 ( 5 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 19 / 24 ( 79 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 13 / 40 ( 33 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+------------+-----------------+----------+--------------+
; A2       ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A3       ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A4       ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A5       ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A6       ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A7       ; 400        ; 7A       ; resp_a                          ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A9       ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A10      ; 420        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A11      ; 422        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A12      ; 423        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A13      ; 436        ; 7C       ; address_a[10]                   ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 438        ; 7C       ; address_a[15]                   ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 445        ; 8C       ; address_a[2]                    ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 447        ; 8C       ; rdata_b[12]                     ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 456        ; 8C       ; address_b[10]                   ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 457        ; 8C       ; rdata_a[3]                      ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 455        ; 8C       ; rdata_a[4]                      ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 472        ; 8A       ; wdata_b[6]                      ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 471        ; 8A       ; rdata_b[13]                     ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; A22      ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A23      ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A24      ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A25      ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A26      ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; A27      ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA1      ; 281        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA3      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AA4      ; 271        ; 5A       ; wdata_a[2]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA6      ; 258        ; 1A       ; ^ASDO                           ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AA7      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AA8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA9      ; 238        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 241        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA12     ;            ; 4C       ; VREFB4CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; AA13     ; 200        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA15     ; 182        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA16     ;            ; 3C       ; VREFB3CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA18     ; 163        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 159        ; 3A       ; wmask_a[1]                      ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AA20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AA21     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AA23     ; 119        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 116        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA25     ; 103        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 104        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA27     ; 89         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AA28     ; 94         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB1      ; 277        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 278        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 263        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 264        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB5      ; 255        ; 1A       ; ^nCEO                           ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AB7      ; 252        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 248        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 239        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB10     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; AB11     ; 214        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB12     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AB13     ; 201        ; 4C       ; wdata_a[11]                     ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AB14     ;            ; --       ; VCC_CLKIN3C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AB15     ;            ;          ; VCCD_PLL_B1                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; AB16     ; 181        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 179        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB18     ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; AB19     ; 158        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 134        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 135        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AB23     ; 124        ; 1A       ; ^PORSEL                         ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AB24     ; 120        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 105        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 106        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 93         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 102        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 273        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 274        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 259        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 260        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 256        ; 1A       ; ^DCLK                           ; bidir  ;              ;                     ; --         ;                 ; --       ; --           ;
; AC6      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC7      ; 250        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 249        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC9      ; 237        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC10     ; 215        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 212        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 209        ; 4C       ; wmask_a[0]                      ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AC13     ;            ; --       ; VCC_CLKIN4C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; VCCA_PLL_B1                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC15     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC16     ; 180        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC17     ; 178        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC18     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC19     ; 157        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC20     ; 150        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC21     ; 137        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AC22     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC23     ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AC25     ; 107        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 108        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AC27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AC28     ; 101        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 270        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD3      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AD4      ; 257        ; 1A       ; ^nCSO                           ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD6      ; 253        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD7      ; 251        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD9      ; 236        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD10     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AD11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD12     ; 210        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD13     ; 198        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD15     ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AD16     ; 175        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD18     ; 161        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 156        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD21     ; 136        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 133        ; 3A       ; wdata_a[6]                      ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AD24     ; 138        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 122        ; 1A       ; ^nSTATUS                        ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AD26     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AD27     ; 109        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 110        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 269        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 262        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 254        ; 1A       ; ^nIO_PULLUP                     ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AE4      ; 244        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 246        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 242        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 245        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 225        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 222        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 220        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 213        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 211        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 199        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 190        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 189        ; 3C       ; resp_b                          ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 174        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 177        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 173        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 160        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 155        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 153        ; 3A       ; wdata_a[4]                      ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AE22     ; 132        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 139        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 141        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AE25     ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AE26     ; 123        ; 1A       ; ^CONF_DONE                      ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; AE27     ; 117        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 118        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AF1      ; 261        ; 5A       ; wdata_a[9]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; AF2      ; 266        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AF4      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AF5      ; 247        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 243        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF7      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AF8      ; 224        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 223        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 206        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 207        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 208        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF13     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AF14     ; 191        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 188        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 176        ; 3C       ; wdata_a[14]                     ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AF17     ; 172        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF18     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AF19     ; 166        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 154        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 152        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF22     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AF23     ; 142        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 140        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF25     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; AF26     ; 126        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AF28     ; 114        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AG1      ; 265        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AG2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG3      ; 234        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 230        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG6      ; 228        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 226        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG9      ; 218        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG10     ; 202        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG12     ; 194        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG13     ; 192        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG15     ; 187        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG16     ; 185        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG18     ; 169        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 167        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG21     ; 151        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 149        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG24     ; 143        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG25     ; 129        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; AG27     ; 130        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AG28     ; 113        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; AH2      ; 235        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH3      ; 231        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 232        ; 4A       ; address_a[0]                    ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AH5      ; 233        ; 4A       ; wdata_a[15]                     ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; AH6      ; 229        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 227        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 219        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH9      ; 221        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH10     ; 203        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 204        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 205        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH13     ; 195        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH14     ; 193        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH15     ; 186        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH16     ; 184        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH17     ; 170        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 171        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 168        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH20     ; 146        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH21     ; 147        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 148        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 145        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 144        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH25     ; 128        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 131        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 127        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B1       ; 371        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B4       ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B5       ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B7       ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B8       ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B10      ; 418        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B11      ; 421        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B13      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B14      ; 439        ; 7C       ; address_a[4]                    ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B16      ; 444        ; 8C       ; address_a[9]                    ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 446        ; 8C       ; address_a[11]                   ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B19      ; 454        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B20      ; 470        ; 8A       ; wdata_b[3]                      ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; B21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B22      ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B23      ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B25      ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B26      ; 486        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; B28      ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 372        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; C3       ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C5       ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C6       ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C7       ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C8       ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C9       ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C10      ; 419        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C12      ; 424        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C13      ; 428        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C14      ; 440        ; 7C       ; address_a[3]                    ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 443        ; 8C       ; address_a[8]                    ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; C16      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C17      ; 461        ; 8C       ; rdata_b[8]                      ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 459        ; 8C       ; rdata_a[12]                     ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; C19      ; 458        ; 8C       ; wdata_b[12]                     ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 475        ; 8A       ; rdata_b[1]                      ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; C21      ; 477        ; 8A       ; rdata_a[7]                      ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; C22      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C23      ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C24      ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; C25      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; C26      ; 3          ; 1A       ; #TCK                            ; input  ;              ;                     ; --         ;                 ; --       ; --           ;
; C27      ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; C28      ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 364        ; 6A       ; wdata_a[10]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; TEMPDIODEp                      ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; D4       ;            ;          ; TEMPDIODEn                      ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; D5       ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D6       ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D7       ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D8       ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D9       ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D10      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D11      ; 425        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D12      ; 429        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D13      ; 427        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D14      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D15      ; 442        ; 8C       ; address_a[12]                   ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 451        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D17      ; 463        ; 8C       ; wdata_b[13]                     ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 464        ; 8C       ; address_b[3]                    ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 473        ; 8A       ; rdata_a[8]                      ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D21      ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D22      ; 496        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D23      ; 494        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D24      ; 498        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D25      ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; D26      ; 2          ; 1A       ; #TRST                           ; input  ;              ;                     ; --         ;                 ; --       ; --           ;
; D27      ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 356        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 355        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; E3       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; E5       ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E7       ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E8       ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E10      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E11      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E13      ; 426        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; E15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E16      ; 450        ; 8C       ; rdata_a[11]                     ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; E17      ; 462        ; 8C       ; address_b[14]                   ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; E18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E19      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; E20      ; 489        ; 8A       ; wdata_a[1]                      ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; E21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E22      ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; E23      ; 504        ; 8A       ; write_a                         ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; E24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E25      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; E26      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; E27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; E28      ; 16         ; 1A       ; rdata_b[6]                      ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 351        ; 6A       ; wdata_a[5]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; F3       ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; F6       ;            ; --       ; VCCBAT                          ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F7       ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F8       ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F9       ; 403        ; 7A       ; wdata_a[7]                      ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F12      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F13      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F14      ;            ; --       ; VCC_CLKIN7C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; VCCA_PLL_T1                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F16      ;            ; --       ; VCC_CLKIN8C                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F17      ; 460        ; 8C       ; rdata_a[9]                      ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 465        ; 8C       ; rdata_a[14]                     ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; F19      ; 467        ; 8A       ; rdata_b[10]                     ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; F20      ; 488        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F21      ; 500        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F22      ; 502        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; F23      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; F24      ; 0          ; 1A       ; #TDI                            ; input  ;              ;                     ; --         ;                 ; --       ; --           ;
; F25      ; 6          ; 1A       ; wdata_a[13]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; F26      ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 20         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 19         ; 1A       ; address_b[12]                   ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 374        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; G7       ; 375        ; 1A       ; ^MSEL2                          ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; G8       ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G9       ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G10      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G11      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; G12      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G13      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G14      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; VCCD_PLL_T1                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; G16      ; 452        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G17      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; G18      ; 466        ; 8A       ; rdata_a[10]                     ; input  ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; G19      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; G20      ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G21      ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G22      ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; G23      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; G24      ; 4          ; 1A       ; #TDO                            ; output ;              ;                     ; --         ;                 ; --       ; --           ;
; G25      ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 24         ; 1A       ; address_b[1]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; G28      ; 23         ; 1A       ; address_b[6]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 373        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H7       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; H8       ; 377        ; 1A       ; ^MSEL0                          ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H10      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H11      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H13      ;            ; 7C       ; VREFB7CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; H14      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H16      ; 453        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H17      ;            ; 8C       ; VREFB8CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H19      ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H20      ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; H21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H22      ; 1          ; 1A       ; #TMS                            ; input  ;              ;                     ; --         ;                 ; --       ; --           ;
; H23      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; H24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H25      ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; H26      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; H27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; H28      ; 31         ; 1A       ; rdata_a[1]                      ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J3       ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J6       ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J9       ; 376        ; 1A       ; ^MSEL1                          ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; J10      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J11      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J12      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J14      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J15      ; 449        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; J16      ; 448        ; 8C       ; read_b                          ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; J17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; J18      ; 468        ; 8A       ; wdata_b[9]                      ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; J19      ; 469        ; 8A       ; wmask_b[0]                      ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; J20      ; 493        ; 8A       ; wdata_a[0]                      ; output ; 2.5 V        ;                     ; Column I/O ; N               ; no       ; Off          ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; J22      ; 18         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J23      ; 17         ; 1A       ; address_b[11]                   ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; J24      ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 28         ; 1A       ; wdata_b[8]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; J26      ; 27         ; 1A       ; address_b[9]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; J27      ; 32         ; 1A       ; address_b[2]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; J28      ; 35         ; 1A       ; address_b[0]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 340        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 339        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; K4       ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K7       ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; K12      ;            ; 7A       ; VCCPD7A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; K14      ;            ; 7C       ; VCCPD7C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; K16      ;            ; 8C       ; VCCPD8C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; K18      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; K20      ; 22         ; 1A       ; address_b[5]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K21      ; 21         ; 1A       ; address_b[7]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K22      ;            ; 1A       ; VREFB1AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; K23      ; 30         ; 1A       ; address_b[4]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K24      ; 29         ; 1A       ; rdata_a[5]                      ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K25      ; 26         ; 1A       ; rdata_b[0]                      ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K26      ; 25         ; 1A       ; rdata_b[9]                      ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K27      ; 36         ; 1A       ; rdata_b[2]                      ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; K28      ; 43         ; 1C       ; wdata_b[10]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 332        ; 6C       ; address_a[14]                   ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 331        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 335        ; 6C       ; address_a[7]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 338        ; 6C       ; address_a[1]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; L5       ; 337        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 341        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L7       ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; L8       ; 358        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L19      ;            ; 1A       ; VCCPD1A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L22      ; 34         ; 1A       ; rdata_b[15]                     ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; L23      ; 33         ; 1A       ; wdata_b[11]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; L24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L25      ; 40         ; 1C       ; address_b[13]                   ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; L26      ; 39         ; 1C       ; rdata_b[11]                     ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; L27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; L28      ; 44         ; 1C       ; wdata_b[4]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 319        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M3       ; 336        ; 6C       ; address_a[6]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 330        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M6       ; 342        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; M7       ;            ; 6C       ; VREFB6CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; M10      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; M20      ; 42         ; 1C       ; wdata_b[14]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 41         ; 1C       ; wdata_b[7]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 38         ; 1C       ; rdata_b[14]                     ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M23      ; 37         ; 1C       ; address_b[8]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M24      ; 50         ; 1C       ; wdata_b[5]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 48         ; 1C       ; rdata_a[15]                     ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M26      ; 47         ; 1C       ; rdata_a[13]                     ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M27      ; 52         ; 1C       ; rdata_b[3]                      ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; M28      ; 51         ; 1C       ; rdata_a[0]                      ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 320        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 328        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; N4       ; 323        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 329        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 326        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 325        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 334        ; 6C       ; address_a[5]                    ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N9       ; 333        ; 6C       ; rdata_a[6]                      ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N13      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; N19      ;            ; 1C       ; VCCPD1C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; N20      ; 46         ; 1C       ; wmask_b[1]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 45         ; 1C       ; ~ALTERA_DATA0~ / RESERVED_INPUT ; input  ; 1.8 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N22      ;            ; 1C       ; VREFB1CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; N23      ; 53         ; 1C       ; wdata_b[2]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N24      ; 56         ; 1C       ; rdata_b[7]                      ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N25      ; 49         ; 1C       ; wdata_b[1]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N26      ; 60         ; 1C       ; wdata_b[0]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N27      ; 59         ; 1C       ; rdata_b[4]                      ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; N28      ; 61         ; 1C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 318        ; 6C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 317        ; 6C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 327        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 324        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P5       ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; P6       ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCD_PLL_R2                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P8       ; 322        ; 6C       ; wdata_a[8]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P9       ; 321        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; P10      ;            ; 6C       ; VCCPD6C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P12      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; DNU                             ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P19      ; 58         ; 1C       ; address_a[13]                   ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P20      ; 57         ; 1C       ; address_b[15]                   ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; VCCD_PLL_L2                     ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; P23      ; 54         ; 1C       ; write_b                         ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P25      ; 55         ; 1C       ; rdata_b[5]                      ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; P26      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; P27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; P28      ; 62         ; 1C       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 316        ; 5C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R3       ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R4       ; 309        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R6       ; 308        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R7       ;            ;          ; VCCA_PLL_R2                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R9       ; 311        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R10      ; 312        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; R19      ;            ; 2C       ; VCCPD2C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R20      ; 67         ; 2C       ; wdata_b[15]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R21      ; 68         ; 2C       ; rdata_a[2]                      ; input  ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; R22      ;            ;          ; VCCA_PLL_L2                     ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R23      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R24      ;            ; --       ; VCCPT                           ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; R25      ; 72         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 69         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 63         ; 2C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; R28      ; 64         ; 2C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; T1       ; 315        ; 5C       ; GND+                            ;        ;              ;                     ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 305        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 306        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 299        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 310        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 307        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ; 5C       ; VREFB5CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; T8       ; 303        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T9       ; 304        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T10      ;            ; 5C       ; VCCPD5C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; T12      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; T14      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; T20      ; 75         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 76         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 83         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T23      ; 84         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T24      ; 79         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T25      ; 71         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T26      ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; T27      ; 70         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; T28      ; 66         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 313        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 314        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 301        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 302        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 300        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 291        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 292        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 295        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U9       ; 296        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U11      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U13      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U15      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U17      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U19      ;            ; 2A       ; VCCPD2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U22      ;            ; 2C       ; VREFB2CN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; U23      ; 88         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U25      ; 80         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 78         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; U27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; U28      ; 65         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 298        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V3       ; 293        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 294        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V6       ; 287        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 288        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; V10      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V14      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V18      ;            ; --       ; VCCL                            ; power  ;              ; 1.1V                ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; V20      ; 99         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 100        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V22      ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; V23      ; 87         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 85         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 86         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 77         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 73         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 74         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 297        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 286        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 289        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 290        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W5       ; 283        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W6       ; 284        ; 5A       ; wdata_a[3]                      ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; W7       ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; W8       ; 279        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W9       ; 280        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W10      ;            ;          ; NC                              ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; W11      ;            ; 4A       ; VCCPD4A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; W13      ;            ; 4C       ; VCCPD4C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; W15      ;            ; 3C       ; VCCPD3C                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; W17      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; W19      ; 121        ; 1A       ; ^nCONFIG                        ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; W20      ; 111        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 112        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 91         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W23      ; 92         ; 2A       ; wdata_a[12]                     ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; W24      ; 95         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W25      ; 96         ; 2A       ; read_a                          ; output ; 2.5 V        ;                     ; Row I/O    ; N               ; no       ; Off          ;
; W26      ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --         ;                 ; --       ; --           ;
; W27      ; 81         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 82         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 285        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 282        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 275        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 276        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 272        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 267        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 268        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --         ;                 ; --       ; --           ;
; Y9       ; 240        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 216        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 217        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y13      ; 196        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 183        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y17      ; 165        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 164        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 162        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 125        ; 1A       ; ^nCE                            ;        ;              ;                     ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y22      ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --         ;                 ; --       ; --           ;
; Y23      ; 115        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y25      ; 97         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 98         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
; Y27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --         ;                 ; --       ; --           ;
; Y28      ; 90         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node          ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs      ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; M144Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                 ; Library Name ;
;                                     ;                     ;              ;          ;           ;                           ;               ;                   ;      ;        ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                     ;              ;
+-------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------+--------------+
; |mp3                                ; 206 (0)             ; 0 (0)        ; 0 (0)    ; 267 (0)   ; 346 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 107  ; 0            ; 66 (0)                         ; 206 (0)            ; 140 (0)                       ; |mp3                                                                                ; work         ;
;    |cpu:mcpu|                       ; 206 (0)             ; 0 (0)        ; 0 (0)    ; 267 (0)   ; 346 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 66 (0)                         ; 206 (0)            ; 140 (0)                       ; |mp3|cpu:mcpu                                                                       ; work         ;
;       |cpu_datapath:cpu_datapath|   ; 206 (0)             ; 0 (0)        ; 0 (0)    ; 267 (0)   ; 346 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 66 (0)                         ; 206 (0)            ; 140 (0)                       ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath                                             ; work         ;
;          |buffer:ex_mem_buf|        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 32 (0)    ; 45 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (0)              ; 38 (0)                        ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf                           ; work         ;
;             |register:alu|          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:alu              ; work         ;
;             |register:control_word| ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 5 (5)                         ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:control_word     ; work         ;
;             |register:dest|         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:dest             ; work         ;
;             |register:pc_br|        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:pc_br            ; work         ;
;          |buffer:id_ex_buf|         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 63 (0)    ; 71 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 22 (0)             ; 49 (0)                        ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf                            ; work         ;
;             |register:control_word| ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 10 (10)                       ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:control_word      ; work         ;
;             |register:dest|         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:dest              ; work         ;
;             |register:instruction|  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 9 (9)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 4 (4)                         ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:instruction       ; work         ;
;             |register:pc|           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 1 (1)                         ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:pc                ; work         ;
;             |register:src1_data|    ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 16 (16)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src1_data         ; work         ;
;             |register:src2_data|    ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 16 (16)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src2_data         ; work         ;
;          |buffer:if_id_buf|         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 15 (0)    ; 16 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (0)             ; 5 (0)                         ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf                            ; work         ;
;             |register:dest|         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 0 (0)                         ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:dest              ; work         ;
;             |register:instruction|  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 13 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 5 (5)                         ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:instruction       ; work         ;
;          |buffer:mem_wb_buf|        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 18 (0)    ; 20 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (0)              ; 13 (0)                        ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf                           ; work         ;
;             |register:control_word| ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:control_word     ; work         ;
;             |register:dest_data|    ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 10 (10)                       ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest_data        ; work         ;
;             |register:dest|         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest             ; work         ;
;          |ex_datapath:ex|           ; 78 (0)              ; 0 (0)        ; 0 (0)    ; 48 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 27 (0)                         ; 0 (0)              ; 51 (0)                        ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex                              ; work         ;
;             |alu:alu_unit|          ; 48 (48)             ; 0 (0)        ; 0 (0)    ; 32 (32)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 26 (26)                        ; 0 (0)              ; 22 (22)                       ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit                 ; work         ;
;             |badder:br_add|         ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add                ; work         ;
;             |mux4:alumux|           ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|mux4:alumux                  ; work         ;
;          |id_datapath:id|           ; 87 (0)              ; 0 (0)        ; 0 (0)    ; 154 (0)   ; 128 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 31 (0)                         ; 114 (0)            ; 67 (0)                        ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id                              ; work         ;
;             |control_rom:controls|  ; 12 (12)             ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 12 (12)                       ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|control_rom:controls         ; work         ;
;             |mux2:storemux|         ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|mux2:storemux                ; work         ;
;             |regfile:rfile|         ; 72 (72)             ; 0 (0)        ; 0 (0)    ; 142 (142) ; 128 (128)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 31 (31)                        ; 114 (114)          ; 52 (52)                       ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile                ; work         ;
;          |if_datapath:if_data|      ; 15 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)    ; 31 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 13 (0)             ; 18 (0)                        ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data                         ; work         ;
;             |ir:ir_unit|            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 16 (16)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 13 (13)            ; 3 (3)                         ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit              ; work         ;
;             |plus2:plus_2|          ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2            ; work         ;
;             |register:pc|           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|register:pc             ; work         ;
;          |mem_datapath:mem|         ; 26 (2)              ; 0 (0)        ; 0 (0)    ; 49 (1)    ; 35 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 32 (0)             ; 18 (2)                        ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem                            ; work         ;
;             |benable:cccomp|        ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|benable:cccomp             ; work         ;
;             |gencc:gen_cc|          ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 3 (3)                         ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|gencc:gen_cc               ; work         ;
;             |mux8:regfilemux|       ; 16 (0)              ; 0 (0)        ; 0 (0)    ; 16 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 12 (0)                        ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux            ; work         ;
;                |mux4:mux_a|         ; 16 (16)             ; 0 (0)        ; 0 (0)    ; 16 (16)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 12 (12)                       ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux|mux4:mux_a ; work         ;
;             |register:cc|           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:cc                ; work         ;
;             |register:mar|          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 16 (16)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (15)            ; 1 (1)                         ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mar               ; work         ;
;             |register:mdr|          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 16 (16)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |mp3|cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr               ; work         ;
+-------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                ;
+---------------+----------+----+------------+-------------+-------------+---------------+----+------------+-------------+-----------+-----------+--------+--------+-----------------+
; Name          ; Pin Type ; D1 ; D2         ; D3_0        ; D3_1        ; T4 (DDIO_MUX) ; D4 ; T8_0 (DQS) ; T8_1 (NDQS) ; D5        ; D6        ; D5 OCT ; D6 OCT ; T11 (Postamble) ;
+---------------+----------+----+------------+-------------+-------------+---------------+----+------------+-------------+-----------+-----------+--------+--------+-----------------+
; resp_a        ; Input    ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; read_a        ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; write_a       ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wmask_a[0]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wmask_a[1]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_a[0]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_a[1]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_a[2]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_a[3]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_a[4]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_a[5]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_a[6]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_a[7]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_a[8]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_a[9]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_a[10] ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_a[11] ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_a[12] ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_a[13] ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_a[14] ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_a[15] ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_a[0]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_a[1]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_a[2]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_a[3]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_a[4]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_a[5]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_a[6]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_a[7]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_a[8]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_a[9]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_a[10]   ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_a[11]   ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_a[12]   ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_a[13]   ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_a[14]   ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_a[15]   ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; resp_b        ; Input    ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; read_b        ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; write_b       ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wmask_b[0]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wmask_b[1]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_b[0]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_b[1]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_b[2]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_b[3]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_b[4]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_b[5]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_b[6]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_b[7]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_b[8]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_b[9]  ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_b[10] ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_b[11] ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_b[12] ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_b[13] ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_b[14] ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; address_b[15] ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_b[0]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_b[1]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_b[2]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_b[3]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_b[4]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_b[5]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_b[6]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_b[7]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_b[8]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_b[9]    ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_b[10]   ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_b[11]   ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_b[12]   ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_b[13]   ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_b[14]   ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; wdata_b[15]   ; Output   ; -- ; --         ; --          ; --          ; --            ; -- ; --         ; --          ; (0) 79 ps ; (0) 75 ps ; --     ; --     ; --              ;
; clk           ; Input    ; -- ; (0) 189 ps ; (0) 100 ps  ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_b[0]    ; Input    ; -- ; (0) 189 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_b[1]    ; Input    ; -- ; (0) 214 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_b[2]    ; Input    ; -- ; (0) 189 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_b[3]    ; Input    ; -- ; (0) 189 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_b[4]    ; Input    ; -- ; (0) 189 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_b[5]    ; Input    ; -- ; (0) 189 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_b[6]    ; Input    ; -- ; (0) 189 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_b[7]    ; Input    ; -- ; (0) 189 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_b[8]    ; Input    ; -- ; (0) 214 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_b[9]    ; Input    ; -- ; (0) 189 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_b[10]   ; Input    ; -- ; (0) 214 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_b[11]   ; Input    ; -- ; (0) 189 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_b[12]   ; Input    ; -- ; (0) 214 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_b[13]   ; Input    ; -- ; (0) 214 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_b[14]   ; Input    ; -- ; (0) 189 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_b[15]   ; Input    ; -- ; (0) 189 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_a[12]   ; Input    ; -- ; (0) 214 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_a[13]   ; Input    ; -- ; (0) 189 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_a[14]   ; Input    ; -- ; (0) 214 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_a[15]   ; Input    ; -- ; (0) 189 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_a[0]    ; Input    ; -- ; (0) 189 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_a[9]    ; Input    ; -- ; (0) 214 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_a[11]   ; Input    ; -- ; (0) 214 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_a[10]   ; Input    ; -- ; (0) 214 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_a[1]    ; Input    ; -- ; (0) 189 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_a[2]    ; Input    ; -- ; (0) 189 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_a[3]    ; Input    ; -- ; (0) 214 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_a[4]    ; Input    ; -- ; (0) 214 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_a[5]    ; Input    ; -- ; (0) 189 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_a[6]    ; Input    ; -- ; (0) 189 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_a[7]    ; Input    ; -- ; (0) 214 ps ; --          ; (7) 1914 ps ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
; rdata_a[8]    ; Input    ; -- ; (0) 214 ps ; (7) 1914 ps ; --          ; --            ; -- ; --         ; --          ; --        ; --        ; --     ; --     ; --              ;
+---------------+----------+----+------------+-------------+-------------+---------------+----+------------+-------------+-----------+-----------+--------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                         ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                      ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; resp_a                                                                                   ;                   ;         ;
; resp_b                                                                                   ;                   ;         ;
; clk                                                                                      ;                   ;         ;
; rdata_b[0]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[0]          ; 1                 ; 7       ;
; rdata_b[1]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[1]          ; 0                 ; 7       ;
; rdata_b[2]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[2]          ; 0                 ; 7       ;
; rdata_b[3]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[3]          ; 0                 ; 7       ;
; rdata_b[4]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[4]          ; 0                 ; 7       ;
; rdata_b[5]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[5]          ; 1                 ; 7       ;
; rdata_b[6]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[6]          ; 0                 ; 7       ;
; rdata_b[7]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[7]          ; 0                 ; 7       ;
; rdata_b[8]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[8]          ; 1                 ; 7       ;
; rdata_b[9]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[9]          ; 1                 ; 7       ;
; rdata_b[10]                                                                              ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[10]         ; 0                 ; 7       ;
; rdata_b[11]                                                                              ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[11]         ; 1                 ; 7       ;
; rdata_b[12]                                                                              ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[12]         ; 1                 ; 7       ;
; rdata_b[13]                                                                              ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[13]         ; 1                 ; 7       ;
; rdata_b[14]                                                                              ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[14]         ; 1                 ; 7       ;
; rdata_b[15]                                                                              ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[15]         ; 0                 ; 7       ;
; rdata_a[12]                                                                              ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[12]        ; 1                 ; 7       ;
; rdata_a[13]                                                                              ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[13]~feeder ; 1                 ; 7       ;
; rdata_a[14]                                                                              ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[14]~feeder ; 1                 ; 7       ;
; rdata_a[15]                                                                              ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[15]        ; 0                 ; 7       ;
; rdata_a[0]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[0]         ; 1                 ; 7       ;
; rdata_a[9]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[9]         ; 0                 ; 7       ;
; rdata_a[11]                                                                              ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[11]~feeder ; 0                 ; 7       ;
; rdata_a[10]                                                                              ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[10]~feeder ; 0                 ; 7       ;
; rdata_a[1]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[1]~feeder  ; 1                 ; 7       ;
; rdata_a[2]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[2]~feeder  ; 0                 ; 7       ;
; rdata_a[3]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[3]~feeder  ; 1                 ; 7       ;
; rdata_a[4]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[4]         ; 1                 ; 7       ;
; rdata_a[5]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[5]         ; 1                 ; 7       ;
; rdata_a[6]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[6]         ; 0                 ; 7       ;
; rdata_a[7]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[7]         ; 1                 ; 7       ;
; rdata_a[8]                                                                               ;                   ;         ;
;      - cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[8]         ; 0                 ; 7       ;
+------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                                                 ; PIN_P28              ; 346     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:control_word|data[19] ; FF_X15_Y34_N21       ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:control_word|data[21] ; FF_X21_Y33_N23       ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:control_word|data[6]  ; FF_X16_Y34_N35       ; 35      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~384            ; MLABCELL_X21_Y33_N12 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~385            ; MLABCELL_X21_Y33_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~386            ; MLABCELL_X21_Y33_N34 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~387            ; MLABCELL_X21_Y33_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~388            ; MLABCELL_X21_Y33_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~389            ; MLABCELL_X21_Y33_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~390            ; MLABCELL_X21_Y33_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~391            ; MLABCELL_X21_Y33_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|br_en                           ; MLABCELL_X21_Y33_N18 ; 15      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_P28  ; 346     ; 42                                   ; Global Clock         ; GCLK3            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                   ;
+-----------------------------------------------------------------------------------------+---------+
; Name                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------+---------+
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:control_word|data[14]      ; 38      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:control_word|data[15]      ; 37      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:control_word|data[6]      ; 35      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:instruction|data[2]        ; 33      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:instruction|data[1]        ; 33      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|mux2:storemux|f[1]~1                  ; 32      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|mux2:storemux|f[2]~0                  ; 32      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:control_word|data[19]     ; 32      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:instruction|data[4]        ; 25      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:instruction|data[5]        ; 23      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:instruction|data[0]        ; 17      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:control_word|data[26]      ; 17      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~391                ; 16      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~390                ; 16      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~389                ; 16      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~388                ; 16      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~387                ; 16      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~386                ; 16      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~385                ; 16      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~384                ; 16      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|mux2:storemux|f[0]~2                  ; 16      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:control_word|data[25]      ; 16      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|br_en                               ; 15      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:instruction|data[12]       ; 11      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:instruction|data[15]       ; 10      ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:instruction|data[14]       ; 9       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:instruction|data[13]       ; 9       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest_data|data[15]        ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest_data|data[14]        ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest_data|data[13]        ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest_data|data[12]        ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest_data|data[11]        ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest_data|data[10]        ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest_data|data[9]         ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest_data|data[8]         ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest_data|data[7]         ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest_data|data[6]         ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest_data|data[5]         ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest_data|data[4]         ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest_data|data[3]         ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest_data|data[2]         ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest_data|data[1]         ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest|data[0]              ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:control_word|data[21]     ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest|data[1]              ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest|data[2]              ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:mem_wb_buf|register:dest_data|data[0]         ; 8       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:instruction|data[8]        ; 7       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|control_rom:controls|WideOr0~0        ; 5       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:instruction|data[3]        ; 5       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:instruction|data[2]        ; 5       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:instruction|data[1]        ; 5       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:instruction|data[0]        ; 5       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:control_word|data[21]     ; 4       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux|mux4:mux_a|f[15]~0  ; 4       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:alu|data[14]              ; 4       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:alu|data[8]               ; 4       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:alu|data[3]               ; 4       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:alu|data[2]               ; 4       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:alu|data[1]               ; 4       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:alu|data[0]               ; 4       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|control_rom:controls|Decoder2~0       ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:alu|data[15]              ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:alu|data[13]              ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:alu|data[12]              ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:alu|data[11]              ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:alu|data[10]              ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:alu|data[9]               ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:alu|data[7]               ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:alu|data[6]               ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:alu|data[5]               ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:alu|data[4]               ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[14]               ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[8]                ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[3]                ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[2]                ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[1]                ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[0]                ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|register:pc|data[15]             ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|register:pc|data[14]             ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|register:pc|data[13]             ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|register:pc|data[12]             ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|register:pc|data[11]             ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|register:pc|data[10]             ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|register:pc|data[9]              ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|register:pc|data[8]              ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|register:pc|data[7]              ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|register:pc|data[6]              ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|register:pc|data[5]              ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|register:pc|data[4]              ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|register:pc|data[3]              ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|register:pc|data[2]              ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|register:pc|data[1]              ; 3       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~111                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~47                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~15                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~63                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~31                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~79                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~127                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~95                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~110                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~46                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~14                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~62                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~30                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~78                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~126                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~94                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~109                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~45                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~13                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~61                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~29                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~77                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~125                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~93                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~108                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~44                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~12                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~60                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~28                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~76                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~124                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~92                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~107                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~43                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~11                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~59                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~27                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~75                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~123                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~91                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~106                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~42                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~10                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~58                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~26                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~74                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~122                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~90                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~105                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~41                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~9                  ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~57                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~25                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~73                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~121                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~89                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~104                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~40                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~8                  ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~56                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~24                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~72                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~120                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~88                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~103                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~39                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~7                  ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~55                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~23                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~71                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~119                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~87                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~102                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~38                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~6                  ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~54                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~22                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~70                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~118                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~86                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~101                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~37                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~5                  ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~53                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~21                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~69                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~117                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~85                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~100                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~36                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~4                  ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~52                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~20                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~68                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~116                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~84                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~99                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~35                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~3                  ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~51                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~19                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~67                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~115                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~83                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~98                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~34                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~2                  ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~50                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~18                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~66                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~114                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~82                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~97                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~33                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~1                  ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~49                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~17                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~65                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~113                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~81                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~96                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~32                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~0                  ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~48                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~16                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~64                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~112                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~80                 ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:instruction|data[8]        ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:instruction|data[7]        ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:instruction|data[6]        ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:instruction|data[5]        ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:dest|data[1]               ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:dest|data[2]               ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:dest|data[0]               ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src2_data|data[15]         ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src1_data|data[15]         ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src2_data|data[14]         ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src1_data|data[14]         ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src2_data|data[13]         ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src1_data|data[13]         ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src2_data|data[12]         ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src1_data|data[12]         ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src2_data|data[11]         ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src1_data|data[11]         ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src2_data|data[10]         ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src1_data|data[10]         ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src2_data|data[9]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src1_data|data[9]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src2_data|data[8]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src1_data|data[8]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src2_data|data[7]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src1_data|data[7]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src2_data|data[6]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src1_data|data[6]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src2_data|data[5]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src1_data|data[5]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src2_data|data[4]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src1_data|data[4]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src2_data|data[3]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src1_data|data[3]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src2_data|data[2]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src1_data|data[2]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src2_data|data[1]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src1_data|data[1]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src2_data|data[0]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:src1_data|data[0]          ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|gencc:gen_cc|WideOr0~4              ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux|mux4:mux_a|f[7]~9   ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux|mux4:mux_a|f[6]~8   ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux|mux4:mux_a|f[5]~7   ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux|mux4:mux_a|f[4]~6   ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|gencc:gen_cc|WideOr0~3              ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux|mux4:mux_a|f[9]~5   ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux|mux4:mux_a|f[10]~4  ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux|mux4:mux_a|f[11]~3  ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux|mux4:mux_a|f[12]~2  ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux|mux4:mux_a|f[13]~1  ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|gencc:gen_cc|WideOr0~2              ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|gencc:gen_cc|WideOr0~1              ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|gencc:gen_cc|WideOr0~0              ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:control_word|data[3]       ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:control_word|data[6]       ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:dest|data[1]              ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:dest|data[2]              ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:dest|data[0]              ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[15]               ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[13]               ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[12]               ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[11]               ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[10]               ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[9]                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[7]                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[6]                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[5]                ; 2       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mdr|data[4]                ; 2       ;
; rdata_a[8]~input                                                                        ; 1       ;
; rdata_a[7]~input                                                                        ; 1       ;
; rdata_a[6]~input                                                                        ; 1       ;
; rdata_a[5]~input                                                                        ; 1       ;
; rdata_a[4]~input                                                                        ; 1       ;
; rdata_a[3]~input                                                                        ; 1       ;
; rdata_a[2]~input                                                                        ; 1       ;
; rdata_a[1]~input                                                                        ; 1       ;
; rdata_a[10]~input                                                                       ; 1       ;
; rdata_a[11]~input                                                                       ; 1       ;
; rdata_a[9]~input                                                                        ; 1       ;
; rdata_a[0]~input                                                                        ; 1       ;
; rdata_a[15]~input                                                                       ; 1       ;
; rdata_a[14]~input                                                                       ; 1       ;
; rdata_a[13]~input                                                                       ; 1       ;
; rdata_a[12]~input                                                                       ; 1       ;
; rdata_b[15]~input                                                                       ; 1       ;
; rdata_b[14]~input                                                                       ; 1       ;
; rdata_b[13]~input                                                                       ; 1       ;
; rdata_b[12]~input                                                                       ; 1       ;
; rdata_b[11]~input                                                                       ; 1       ;
; rdata_b[10]~input                                                                       ; 1       ;
; rdata_b[9]~input                                                                        ; 1       ;
; rdata_b[8]~input                                                                        ; 1       ;
; rdata_b[7]~input                                                                        ; 1       ;
; rdata_b[6]~input                                                                        ; 1       ;
; rdata_b[5]~input                                                                        ; 1       ;
; rdata_b[4]~input                                                                        ; 1       ;
; rdata_b[3]~input                                                                        ; 1       ;
; rdata_b[2]~input                                                                        ; 1       ;
; rdata_b[1]~input                                                                        ; 1       ;
; rdata_b[0]~input                                                                        ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux|mux4:mux_a|f[14]~15 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux|mux4:mux_a|f[8]~14  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux|mux4:mux_a|f[3]~13  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux|mux4:mux_a|f[2]~12  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux|mux4:mux_a|f[1]~11  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|mux8:regfilemux|mux4:mux_a|f[0]~10  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[8]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[7]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[6]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[5]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[4]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[3]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[2]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[1]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[10]              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[11]              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|control_rom:controls|WideOr1~0        ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[9]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[0]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|control_rom:controls|Mux0~0           ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|control_rom:controls|ctrl.alu_op[1]~0 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|control_rom:controls|Decoder1~0       ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[15]              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[14]              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[13]              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|ir:ir_unit|data[12]              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:instruction|data[4]        ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:if_id_buf|register:instruction|data[3]        ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|control_rom:controls|ctrl.opcode[3]~3 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|control_rom:controls|ctrl.opcode[2]~2 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|control_rom:controls|ctrl.opcode[1]~1 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|control_rom:controls|ctrl.opcode[0]~0 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:control_word|data[21]      ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector0~1              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector0~0              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|mux4:alumux|f[15]~14                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector1~1              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector1~0              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|mux4:alumux|f[14]~13                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector2~1              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector2~0              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|mux4:alumux|f[13]~12                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector3~1              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector3~0              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|mux4:alumux|f[12]~11                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector4~1              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector4~0              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|mux4:alumux|f[11]~10                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector5~1              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector5~0              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|mux4:alumux|f[10]~9                   ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector6~1              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector6~0              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|mux4:alumux|f[9]~8                    ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector7~1              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector7~0              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|mux4:alumux|f[8]~7                    ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector8~1              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector8~0              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|mux4:alumux|f[7]~6                    ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector9~1              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector9~0              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|mux4:alumux|f[6]~5                    ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector10~1             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector10~0             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|mux4:alumux|f[5]~4                    ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector11~1             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector11~0             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|mux4:alumux|f[4]~3                    ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector12~1             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector12~0             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|mux4:alumux|f[3]~2                    ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector13~1             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector13~0             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|mux4:alumux|f[2]~1                    ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector14~1             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector14~0             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|mux4:alumux|f[1]~0                    ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector15~1             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Selector15~0             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|control_rom:controls|Decoder0~1       ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|control_rom:controls|Decoder0~0       ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:pc|data[15]                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:pc|data[14]                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:pc|data[13]                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:pc|data[12]                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:pc|data[11]                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:pc|data[10]                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:pc|data[9]                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:instruction|data[7]        ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:pc|data[8]                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:instruction|data[6]        ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:pc|data[7]                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:pc|data[6]                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:pc|data[5]                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:pc|data[4]                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:pc|data[3]                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:pc|data[2]                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:control_word|data[32]      ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:control_word|data[31]      ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:control_word|data[30]      ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:control_word|data[29]      ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|gencc:gen_cc|WideOr0                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:dest|data[1]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:dest|data[2]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|gencc:gen_cc|out[0]~0               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:dest|data[0]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:pc|data[1]                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:id_ex_buf|register:control_word|data[4]       ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:pc_br|data[15]            ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:pc_br|data[14]            ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:pc_br|data[13]            ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:pc_br|data[12]            ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:pc_br|data[11]            ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:pc_br|data[10]            ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:pc_br|data[9]             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:pc_br|data[8]             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:pc_br|data[7]             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:pc_br|data[6]             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:pc_br|data[5]             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:pc_br|data[4]             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:pc_br|data[3]             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:pc_br|data[2]             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|br_en~0                             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:control_word|data[32]     ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:control_word|data[31]     ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:control_word|data[30]     ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:control_word|data[29]     ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|benable:cccomp|enable~0             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:cc|data[1]                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:cc|data[2]                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:cc|data[0]                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:pc_br|data[1]             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mar|data[15]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mar|data[14]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mar|data[13]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mar|data[12]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mar|data[11]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mar|data[10]               ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mar|data[9]                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mar|data[8]                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mar|data[7]                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mar|data[6]                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mar|data[5]                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mar|data[4]                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mar|data[3]                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mar|data[2]                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mar|data[1]                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|mem_datapath:mem|register:mar|data[0]                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:control_word|data[3]      ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:control_word|data[2]      ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:control_word|data[4]      ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|buffer:ex_mem_buf|register:control_word|data[5]      ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~380                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~376                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~372                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~368                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~364                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~360                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~356                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~352                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~348                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~344                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~340                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~336                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~332                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~328                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~324                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~320                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~316                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~312                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~308                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~304                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~300                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~296                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~292                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~288                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~284                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~280                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~276                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~272                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~268                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~264                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~260                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~256                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~252                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~248                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~244                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~240                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~236                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~232                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~228                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~224                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~220                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~216                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~212                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~208                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~204                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~200                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~196                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~192                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~188                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~184                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~180                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~176                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~172                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~168                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~164                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~160                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~156                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~152                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~148                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~144                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~140                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~136                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~132                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|id_datapath:id|regfile:rfile|data~128                ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~61                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~58                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~57                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~54                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~53                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~50                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~49                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~46                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~45                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~42                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~41                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~38                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~37                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~34                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~33                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~30                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~29                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~26                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~25                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~22                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~21                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~18                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~17                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~14                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~13                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~10                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~9                   ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~6                   ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~5                   ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~2                   ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|alu:alu_unit|Add0~1                   ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~57                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~54                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~53                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~50                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~49                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~46                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~45                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~42                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~41                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~38                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~37                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~34                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~33                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~30                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~29                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~26                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~25                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~22                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~21                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~18                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~17                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~14                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~13                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~10                 ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~9                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~6                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~5                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~2                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|ex_datapath:ex|badder:br_add|Add0~1                  ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~57             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~54             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~53             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~50             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~49             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~46             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~45             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~42             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~41             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~38             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~37             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~34             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~33             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~30             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~29             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~26             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~25             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~22             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~21             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~18             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~17             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~14             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~13             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~10             ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~9              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~6              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~5              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~2              ; 1       ;
; cpu:mcpu|cpu_datapath:cpu_datapath|if_datapath:if_data|plus2:plus_2|Add0~1              ; 1       ;
+-----------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+----------------------------------------------+-------------------------+
; Routing Resource Type                        ; Usage                   ;
+----------------------------------------------+-------------------------+
; Block interconnects                          ; 719 / 173,800 ( < 1 % ) ;
; C12 interconnects                            ; 33 / 6,572 ( < 1 % )    ;
; C4 interconnects                             ; 368 / 114,480 ( < 1 % ) ;
; DIFFIOCLKs                                   ; 0 / 32 ( 0 % )          ;
; DQS I/O Configuration Shift Register Outputs ; 0 / 62 ( 0 % )          ;
; DQS bus muxes                                ; 0 / 62 ( 0 % )          ;
; DQS-18 I/O buses                             ; 0 / 8 ( 0 % )           ;
; DQS-4 I/O buses                              ; 0 / 62 ( 0 % )          ;
; DQS-9 I/O buses                              ; 0 / 28 ( 0 % )          ;
; Direct links                                 ; 58 / 173,800 ( < 1 % )  ;
; Global clocks                                ; 1 / 16 ( 6 % )          ;
; I/O Clock Divider Clock Outputs              ; 0 / 62 ( 0 % )          ;
; I/O Configuration Shift Register Outputs     ; 0 / 372 ( 0 % )         ;
; Local interconnects                          ; 131 / 38,000 ( < 1 % )  ;
; NDQS bus muxes                               ; 0 / 62 ( 0 % )          ;
; NDQS-18 I/O buses                            ; 0 / 8 ( 0 % )           ;
; NDQS-9 I/O buses                             ; 0 / 28 ( 0 % )          ;
; PLL_RX_TX_LOAD_ENABLEs                       ; 0 / 4 ( 0 % )           ;
; PLL_RX_TX_SCLOCKs                            ; 0 / 4 ( 0 % )           ;
; Periphery clocks                             ; 0 / 56 ( 0 % )          ;
; Quadrant clocks                              ; 0 / 64 ( 0 % )          ;
; R20 interconnects                            ; 34 / 7,300 ( < 1 % )    ;
; R20/C12 interconnect drivers                 ; 35 / 10,600 ( < 1 % )   ;
; R4 interconnects                             ; 620 / 193,800 ( < 1 % ) ;
; Spine clocks                                 ; 1 / 104 ( < 1 % )       ;
+----------------------------------------------+-------------------------+


+-----------------------------------------------------------------+
; LAB Logic Elements                                              ;
+----------------------------------+------------------------------+
; Number of ALMs  (Average = 7.42) ; Number of LABs  (Total = 36) ;
+----------------------------------+------------------------------+
; 1                                ; 2                            ;
; 2                                ; 5                            ;
; 3                                ; 2                            ;
; 4                                ; 0                            ;
; 5                                ; 1                            ;
; 6                                ; 1                            ;
; 7                                ; 1                            ;
; 8                                ; 3                            ;
; 9                                ; 3                            ;
; 10                               ; 18                           ;
+----------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.83) ; Number of LABs  (Total = 36) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 36                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. load                       ; 5                            ;
; 2 Clock enables                    ; 12                           ;
; 3 Clock enables                    ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.69) ; Number of LABs  (Total = 36) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 2                            ;
; 3                                            ; 4                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 3                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 0                            ;
; 33                                           ; 2                            ;
; 34                                           ; 1                            ;
; 35                                           ; 0                            ;
; 36                                           ; 0                            ;
; 37                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.47) ; Number of LABs  (Total = 36) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 6                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 2                            ;
; 6                                               ; 3                            ;
; 7                                               ; 1                            ;
; 8                                               ; 2                            ;
; 9                                               ; 2                            ;
; 10                                              ; 3                            ;
; 11                                              ; 0                            ;
; 12                                              ; 3                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 3                            ;
; 16                                              ; 1                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 2                            ;
; 21                                              ; 1                            ;
; 22                                              ; 1                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 0                            ;
; 26                                              ; 0                            ;
; 27                                              ; 0                            ;
; 28                                              ; 0                            ;
; 29                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.47) ; Number of LABs  (Total = 36) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 3                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 0                            ;
; 35                                           ; 0                            ;
; 36                                           ; 0                            ;
; 37                                           ; 5                            ;
; 38                                           ; 1                            ;
; 39                                           ; 0                            ;
; 40                                           ; 1                            ;
; 41                                           ; 0                            ;
; 42                                           ; 0                            ;
; 43                                           ; 0                            ;
; 44                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 107       ; 0            ; 0            ; 107       ; 107       ; 0            ; 72           ; 0            ; 0            ; 0            ; 0            ; 72           ; 0            ; 0            ; 0            ; 0            ; 72           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 107          ; 107          ; 107          ; 107          ; 107          ; 0         ; 107          ; 107          ; 0         ; 0         ; 107          ; 35           ; 107          ; 107          ; 107          ; 107          ; 35           ; 107          ; 107          ; 107          ; 107          ; 35           ; 107          ; 107          ; 107          ; 107          ; 107          ; 107          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; resp_a             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_a             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_a            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wmask_a[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wmask_a[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_a[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_a[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_a[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_a[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_a[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_a[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_a[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_a[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_a[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_a[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_a[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_a[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_a[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_a[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_a[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_a[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_a[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_a[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_a[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_a[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_a[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_a[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_a[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_a[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_a[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_a[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_a[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_a[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_a[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_a[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_a[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_a[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; resp_b             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_b             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_b            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wmask_b[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wmask_b[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_b[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_b[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_b[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_b[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_b[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_b[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_b[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_b[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_b[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_b[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_b[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_b[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_b[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_b[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_b[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; address_b[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_b[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_b[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_b[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_b[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_b[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_b[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_b[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_b[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_b[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_b[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_b[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_b[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_b[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_b[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_b[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wdata_b[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_b[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_b[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_b[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_b[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_b[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_b[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_b[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_b[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_b[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_b[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_b[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_b[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_b[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_b[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_b[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_b[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_a[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_a[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_a[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_a[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_a[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_a[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_a[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_a[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_a[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_a[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_a[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_a[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_a[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_a[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_a[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rdata_a[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Passive Serial      ;
; Error detection CRC                                              ; Off                 ;
; Enable open drain on CRC_ERROR pin                               ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; Auto                ;
; Force Configuration Voltage Level                                ; Off                 ;
; Data[7..1]                                                       ; Unreserved          ;
; Data[0]                                                          ; As input tri-stated ;
; Base pin-out file on sameframe device                            ; Off                 ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP3SE50F780C2 for design "mp3"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3SL50F780C2 is compatible
    Info (176445): Device EP3SL70F780C2 is compatible
    Info (176445): Device EP3SL110F780C2 is compatible
    Info (176445): Device EP3SL150F780C2 is compatible
    Info (176445): Device EP3SL150F780C2ES is compatible
    Info (176445): Device EP3SL200H780C2 is compatible
    Info (176445): Device EP3SE260H780C2 is compatible
    Info (176445): Device EP3SE80F780C2 is compatible
    Info (176445): Device EP3SE110F780C2 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N21
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 107 pins of 107 total pins
    Info (169086): Pin resp_a not assigned to an exact location on the device
    Info (169086): Pin read_a not assigned to an exact location on the device
    Info (169086): Pin write_a not assigned to an exact location on the device
    Info (169086): Pin wmask_a[0] not assigned to an exact location on the device
    Info (169086): Pin wmask_a[1] not assigned to an exact location on the device
    Info (169086): Pin address_a[0] not assigned to an exact location on the device
    Info (169086): Pin address_a[1] not assigned to an exact location on the device
    Info (169086): Pin address_a[2] not assigned to an exact location on the device
    Info (169086): Pin address_a[3] not assigned to an exact location on the device
    Info (169086): Pin address_a[4] not assigned to an exact location on the device
    Info (169086): Pin address_a[5] not assigned to an exact location on the device
    Info (169086): Pin address_a[6] not assigned to an exact location on the device
    Info (169086): Pin address_a[7] not assigned to an exact location on the device
    Info (169086): Pin address_a[8] not assigned to an exact location on the device
    Info (169086): Pin address_a[9] not assigned to an exact location on the device
    Info (169086): Pin address_a[10] not assigned to an exact location on the device
    Info (169086): Pin address_a[11] not assigned to an exact location on the device
    Info (169086): Pin address_a[12] not assigned to an exact location on the device
    Info (169086): Pin address_a[13] not assigned to an exact location on the device
    Info (169086): Pin address_a[14] not assigned to an exact location on the device
    Info (169086): Pin address_a[15] not assigned to an exact location on the device
    Info (169086): Pin wdata_a[0] not assigned to an exact location on the device
    Info (169086): Pin wdata_a[1] not assigned to an exact location on the device
    Info (169086): Pin wdata_a[2] not assigned to an exact location on the device
    Info (169086): Pin wdata_a[3] not assigned to an exact location on the device
    Info (169086): Pin wdata_a[4] not assigned to an exact location on the device
    Info (169086): Pin wdata_a[5] not assigned to an exact location on the device
    Info (169086): Pin wdata_a[6] not assigned to an exact location on the device
    Info (169086): Pin wdata_a[7] not assigned to an exact location on the device
    Info (169086): Pin wdata_a[8] not assigned to an exact location on the device
    Info (169086): Pin wdata_a[9] not assigned to an exact location on the device
    Info (169086): Pin wdata_a[10] not assigned to an exact location on the device
    Info (169086): Pin wdata_a[11] not assigned to an exact location on the device
    Info (169086): Pin wdata_a[12] not assigned to an exact location on the device
    Info (169086): Pin wdata_a[13] not assigned to an exact location on the device
    Info (169086): Pin wdata_a[14] not assigned to an exact location on the device
    Info (169086): Pin wdata_a[15] not assigned to an exact location on the device
    Info (169086): Pin resp_b not assigned to an exact location on the device
    Info (169086): Pin read_b not assigned to an exact location on the device
    Info (169086): Pin write_b not assigned to an exact location on the device
    Info (169086): Pin wmask_b[0] not assigned to an exact location on the device
    Info (169086): Pin wmask_b[1] not assigned to an exact location on the device
    Info (169086): Pin address_b[0] not assigned to an exact location on the device
    Info (169086): Pin address_b[1] not assigned to an exact location on the device
    Info (169086): Pin address_b[2] not assigned to an exact location on the device
    Info (169086): Pin address_b[3] not assigned to an exact location on the device
    Info (169086): Pin address_b[4] not assigned to an exact location on the device
    Info (169086): Pin address_b[5] not assigned to an exact location on the device
    Info (169086): Pin address_b[6] not assigned to an exact location on the device
    Info (169086): Pin address_b[7] not assigned to an exact location on the device
    Info (169086): Pin address_b[8] not assigned to an exact location on the device
    Info (169086): Pin address_b[9] not assigned to an exact location on the device
    Info (169086): Pin address_b[10] not assigned to an exact location on the device
    Info (169086): Pin address_b[11] not assigned to an exact location on the device
    Info (169086): Pin address_b[12] not assigned to an exact location on the device
    Info (169086): Pin address_b[13] not assigned to an exact location on the device
    Info (169086): Pin address_b[14] not assigned to an exact location on the device
    Info (169086): Pin address_b[15] not assigned to an exact location on the device
    Info (169086): Pin wdata_b[0] not assigned to an exact location on the device
    Info (169086): Pin wdata_b[1] not assigned to an exact location on the device
    Info (169086): Pin wdata_b[2] not assigned to an exact location on the device
    Info (169086): Pin wdata_b[3] not assigned to an exact location on the device
    Info (169086): Pin wdata_b[4] not assigned to an exact location on the device
    Info (169086): Pin wdata_b[5] not assigned to an exact location on the device
    Info (169086): Pin wdata_b[6] not assigned to an exact location on the device
    Info (169086): Pin wdata_b[7] not assigned to an exact location on the device
    Info (169086): Pin wdata_b[8] not assigned to an exact location on the device
    Info (169086): Pin wdata_b[9] not assigned to an exact location on the device
    Info (169086): Pin wdata_b[10] not assigned to an exact location on the device
    Info (169086): Pin wdata_b[11] not assigned to an exact location on the device
    Info (169086): Pin wdata_b[12] not assigned to an exact location on the device
    Info (169086): Pin wdata_b[13] not assigned to an exact location on the device
    Info (169086): Pin wdata_b[14] not assigned to an exact location on the device
    Info (169086): Pin wdata_b[15] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin rdata_b[0] not assigned to an exact location on the device
    Info (169086): Pin rdata_b[1] not assigned to an exact location on the device
    Info (169086): Pin rdata_b[2] not assigned to an exact location on the device
    Info (169086): Pin rdata_b[3] not assigned to an exact location on the device
    Info (169086): Pin rdata_b[4] not assigned to an exact location on the device
    Info (169086): Pin rdata_b[5] not assigned to an exact location on the device
    Info (169086): Pin rdata_b[6] not assigned to an exact location on the device
    Info (169086): Pin rdata_b[7] not assigned to an exact location on the device
    Info (169086): Pin rdata_b[8] not assigned to an exact location on the device
    Info (169086): Pin rdata_b[9] not assigned to an exact location on the device
    Info (169086): Pin rdata_b[10] not assigned to an exact location on the device
    Info (169086): Pin rdata_b[11] not assigned to an exact location on the device
    Info (169086): Pin rdata_b[12] not assigned to an exact location on the device
    Info (169086): Pin rdata_b[13] not assigned to an exact location on the device
    Info (169086): Pin rdata_b[14] not assigned to an exact location on the device
    Info (169086): Pin rdata_b[15] not assigned to an exact location on the device
    Info (169086): Pin rdata_a[12] not assigned to an exact location on the device
    Info (169086): Pin rdata_a[13] not assigned to an exact location on the device
    Info (169086): Pin rdata_a[14] not assigned to an exact location on the device
    Info (169086): Pin rdata_a[15] not assigned to an exact location on the device
    Info (169086): Pin rdata_a[0] not assigned to an exact location on the device
    Info (169086): Pin rdata_a[9] not assigned to an exact location on the device
    Info (169086): Pin rdata_a[11] not assigned to an exact location on the device
    Info (169086): Pin rdata_a[10] not assigned to an exact location on the device
    Info (169086): Pin rdata_a[1] not assigned to an exact location on the device
    Info (169086): Pin rdata_a[2] not assigned to an exact location on the device
    Info (169086): Pin rdata_a[3] not assigned to an exact location on the device
    Info (169086): Pin rdata_a[4] not assigned to an exact location on the device
    Info (169086): Pin rdata_a[5] not assigned to an exact location on the device
    Info (169086): Pin rdata_a[6] not assigned to an exact location on the device
    Info (169086): Pin rdata_a[7] not assigned to an exact location on the device
    Info (169086): Pin rdata_a[8] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mp3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN P28 (CLK1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 106 (unused VREF, 2.5V VCCIO, 34 input, 72 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 1C does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 2C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 2A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 5C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 6C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 7A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 7C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X10_Y26 to location X20_Y38
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.57 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info: Quartus II 32-bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 793 megabytes
    Info: Processing ended: Wed Mar 15 15:36:21 2017
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:16


