+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; i_soc|rst_controller_002|alt_rst_req_sync_uq1                                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|rst_controller_002|alt_rst_sync_uq1                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|rst_controller_002                                                                                        ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|rst_controller_001|alt_rst_req_sync_uq1                                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|rst_controller_001|alt_rst_sync_uq1                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|rst_controller_001                                                                                        ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|rst_controller|alt_rst_req_sync_uq1                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|rst_controller|alt_rst_sync_uq1                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|rst_controller                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_010|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_010                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_009|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_009                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_008                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_007                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_006                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_005                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_004                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_003                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_002                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                   ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter_001                                                                   ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                       ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avalon_st_adapter                                                                       ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|crosser_003|clock_xer|out_to_in_synchronizer                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|crosser_003|clock_xer|in_to_out_synchronizer                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|crosser_003|clock_xer                                                                   ; 139   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|crosser_003                                                                             ; 141   ; 2              ; 0            ; 2              ; 135    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|crosser_002|clock_xer|out_to_in_synchronizer                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|crosser_002|clock_xer|in_to_out_synchronizer                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|crosser_002|clock_xer                                                                   ; 139   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|crosser_002                                                                             ; 141   ; 2              ; 0            ; 2              ; 135    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|crosser_001|clock_xer                                                                   ; 139   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|crosser_001                                                                             ; 141   ; 2              ; 0            ; 2              ; 135    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|crosser|clock_xer                                                                       ; 139   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|crosser                                                                                 ; 141   ; 2              ; 0            ; 2              ; 135    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|sdram_s1_cmd_width_adapter                                                              ; 140   ; 3              ; 2            ; 3              ; 117    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|onchip_ram_s1_cmd_width_adapter|uncompressor                                            ; 56    ; 4              ; 0            ; 4              ; 43     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|onchip_ram_s1_cmd_width_adapter                                                         ; 140   ; 4              ; 0            ; 4              ; 171    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|sdram_s1_rsp_width_adapter|uncompressor                                                 ; 56    ; 4              ; 0            ; 4              ; 43     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|sdram_s1_rsp_width_adapter                                                              ; 122   ; 3              ; 0            ; 3              ; 135    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|onchip_ram_s1_rsp_width_adapter                                                         ; 176   ; 3              ; 2            ; 3              ; 135    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_mux_001|arb|adder                                                                   ; 52    ; 26             ; 0            ; 26             ; 26     ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_mux_001|arb                                                                         ; 17    ; 0              ; 4            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_mux_001                                                                             ; 1745  ; 0              ; 0            ; 0              ; 147    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_mux|arb|adder                                                                       ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_mux|arb                                                                             ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_mux                                                                                 ; 539   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_demux_012                                                                           ; 137   ; 1              ; 2            ; 1              ; 135    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_demux_011                                                                           ; 137   ; 1              ; 2            ; 1              ; 135    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_demux_010                                                                           ; 137   ; 1              ; 2            ; 1              ; 135    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_demux_009                                                                           ; 137   ; 1              ; 2            ; 1              ; 135    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_demux_008                                                                           ; 137   ; 1              ; 2            ; 1              ; 135    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_demux_007                                                                           ; 137   ; 1              ; 2            ; 1              ; 135    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_demux_006                                                                           ; 137   ; 1              ; 2            ; 1              ; 135    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_demux_005                                                                           ; 137   ; 1              ; 2            ; 1              ; 135    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_demux_004                                                                           ; 137   ; 1              ; 2            ; 1              ; 135    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_demux_003                                                                           ; 138   ; 4              ; 2            ; 4              ; 269    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_demux_002                                                                           ; 138   ; 4              ; 2            ; 4              ; 269    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_demux_001                                                                           ; 138   ; 4              ; 2            ; 4              ; 269    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|rsp_demux                                                                               ; 138   ; 4              ; 2            ; 4              ; 269    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_012                                                                             ; 137   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_011                                                                             ; 137   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_010                                                                             ; 137   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_009                                                                             ; 137   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_008                                                                             ; 137   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_007                                                                             ; 137   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_006                                                                             ; 137   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_005                                                                             ; 137   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_004                                                                             ; 137   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_003|arb|adder                                                                   ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_003|arb                                                                         ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_003                                                                             ; 271   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_002|arb|adder                                                                   ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_002|arb                                                                         ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_002                                                                             ; 271   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_001|arb|adder                                                                   ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_001|arb                                                                         ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux_001                                                                             ; 271   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux|arb|adder                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux|arb                                                                             ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_mux                                                                                 ; 271   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_demux_001                                                                           ; 161   ; 169            ; 2            ; 169            ; 1743   ; 169             ; 169           ; 169             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|cmd_demux                                                                               ; 152   ; 16             ; 11           ; 16             ; 537    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter      ; 119   ; 7              ; 9            ; 7              ; 117    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|sdram_s1_burst_adapter                                                                  ; 119   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter ; 173   ; 7              ; 9            ; 7              ; 171    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|onchip_ram_s1_burst_adapter                                                             ; 173   ; 0              ; 0            ; 0              ; 171    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avl_dmem_m0_limiter                                                                     ; 272   ; 1              ; 1            ; 1              ; 282    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avl_imem_m0_limiter                                                                     ; 272   ; 1              ; 1            ; 1              ; 282    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_014|the_default_decode                                                           ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_014                                                                              ; 124   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_013|the_default_decode                                                           ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_013                                                                              ; 124   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_012|the_default_decode                                                           ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_012                                                                              ; 124   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_011|the_default_decode                                                           ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_011                                                                              ; 124   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_010|the_default_decode                                                           ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_010                                                                              ; 124   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_009|the_default_decode                                                           ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_009                                                                              ; 124   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_008|the_default_decode                                                           ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_008                                                                              ; 124   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_007|the_default_decode                                                           ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_007                                                                              ; 124   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_006|the_default_decode                                                           ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_006                                                                              ; 124   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_005|the_default_decode                                                           ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_005                                                                              ; 106   ; 0              ; 2            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_004|the_default_decode                                                           ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_004                                                                              ; 160   ; 0              ; 2            ; 0              ; 171    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_003|the_default_decode                                                           ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_003                                                                              ; 124   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_002|the_default_decode                                                           ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_002                                                                              ; 124   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_001|the_default_decode                                                           ; 0     ; 30             ; 0            ; 30             ; 30     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router_001                                                                              ; 124   ; 0              ; 6            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router|the_default_decode                                                               ; 0     ; 30             ; 0            ; 30             ; 30     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|router                                                                                  ; 124   ; 0              ; 6            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|core_clk_freq_s1_agent_rsp_fifo                                                         ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|core_clk_freq_s1_agent|uncompressor                                                     ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|core_clk_freq_s1_agent                                                                  ; 334   ; 39             ; 50           ; 39             ; 356    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|soc_id_s1_agent_rsp_fifo                                                                ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|soc_id_s1_agent|uncompressor                                                            ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|soc_id_s1_agent                                                                         ; 334   ; 39             ; 50           ; 39             ; 356    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_hex_3_2_s1_agent_rsp_fifo                                                           ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_hex_3_2_s1_agent|uncompressor                                                       ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_hex_3_2_s1_agent                                                                    ; 334   ; 39             ; 50           ; 39             ; 356    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_hex_5_4_s1_agent_rsp_fifo                                                           ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_hex_5_4_s1_agent|uncompressor                                                       ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_hex_5_4_s1_agent                                                                    ; 334   ; 39             ; 50           ; 39             ; 356    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_hex_1_0_s1_agent_rsp_fifo                                                           ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_hex_1_0_s1_agent|uncompressor                                                       ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_hex_1_0_s1_agent                                                                    ; 334   ; 39             ; 50           ; 39             ; 356    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|bld_id_s1_agent_rsp_fifo                                                                ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|bld_id_s1_agent|uncompressor                                                            ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|bld_id_s1_agent                                                                         ; 334   ; 39             ; 50           ; 39             ; 356    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_sw_s1_agent_rsp_fifo                                                                ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_sw_s1_agent|uncompressor                                                            ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_sw_s1_agent                                                                         ; 334   ; 39             ; 50           ; 39             ; 356    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_led_s1_agent_rsp_fifo                                                               ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_led_s1_agent|uncompressor                                                           ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_led_s1_agent                                                                        ; 334   ; 39             ; 50           ; 39             ; 356    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avl_uart_s0_agent_rsp_fifo                                                              ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avl_uart_s0_agent|uncompressor                                                          ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avl_uart_s0_agent                                                                       ; 334   ; 39             ; 50           ; 39             ; 356    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|sdram_s1_agent_rdata_fifo                                                               ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|sdram_s1_agent_rsp_fifo                                                                 ; 146   ; 39             ; 0            ; 39             ; 105    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|sdram_s1_agent|uncompressor                                                             ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|sdram_s1_agent                                                                          ; 266   ; 22             ; 34           ; 22             ; 285    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|onchip_ram_s1_agent_rsp_fifo                                                            ; 200   ; 39             ; 0            ; 39             ; 159    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|onchip_ram_s1_agent|uncompressor                                                        ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|onchip_ram_s1_agent                                                                     ; 470   ; 72             ; 82           ; 72             ; 497    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|default_slave_axi_error_if_agent|read_rsp_fifo                                          ; 164   ; 41             ; 0            ; 41             ; 121    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|default_slave_axi_error_if_agent|write_rsp_fifo                                         ; 164   ; 41             ; 0            ; 41             ; 121    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|default_slave_axi_error_if_agent|read_burst_uncompressor                                ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|default_slave_axi_error_if_agent|check_and_align_address_to_size                        ; 45    ; 8              ; 2            ; 8              ; 34     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|default_slave_axi_error_if_agent                                                        ; 322   ; 8              ; 29           ; 8              ; 398    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avl_dmem_m0_agent                                                                       ; 212   ; 47             ; 97           ; 47             ; 158    ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avl_imem_m0_agent                                                                       ; 212   ; 47             ; 97           ; 47             ; 158    ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|core_clk_freq_s1_translator                                                             ; 115   ; 6              ; 33           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|soc_id_s1_translator                                                                    ; 115   ; 6              ; 33           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_hex_3_2_s1_translator                                                               ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_hex_5_4_s1_translator                                                               ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_hex_1_0_s1_translator                                                               ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|bld_id_s1_translator                                                                    ; 115   ; 6              ; 33           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_sw_s1_translator                                                                    ; 115   ; 6              ; 33           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|pio_led_s1_translator                                                                   ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avl_uart_s0_translator                                                                  ; 115   ; 4              ; 27           ; 4              ; 79     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|sdram_s1_translator                                                                     ; 80    ; 4              ; 7            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|onchip_ram_s1_translator                                                                ; 184   ; 7              ; 19           ; 7              ; 154    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avl_dmem_m0_translator                                                                  ; 116   ; 8              ; 2            ; 8              ; 111    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0|avl_imem_m0_translator                                                                  ; 116   ; 8              ; 2            ; 8              ; 111    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|mm_interconnect_0                                                                                         ; 570   ; 0              ; 0            ; 0              ; 557    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|sys_pll|sd1                                                                                               ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|sys_pll|stdsync2|dffpipe3                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|sys_pll|stdsync2                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|sys_pll                                                                                                   ; 12    ; 10             ; 0            ; 10             ; 4      ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|soc_id                                                                                                    ; 36    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|sdram|the_de10lite_sopc_sdram_input_efifo_module                                                          ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|sdram                                                                                                     ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsrt_seq|dlycntr9                                                                       ; 6     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsrt_seq|dlycntr8                                                                       ; 6     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsrt_seq|dlycntr7                                                                       ; 6     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsrt_seq|dlycntr6                                                                       ; 6     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsrt_seq|dlycntr5                                                                       ; 6     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsrt_seq|dlycntr4                                                                       ; 6     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsrt_seq|dlycntr3                                                                       ; 6     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsrt_seq|dlycntr2                                                                       ; 6     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsrt_seq|dlycntr1                                                                       ; 6     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsrt_seq|dlycntr0                                                                       ; 6     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsrt_seq                                                                                ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|asrt_seq|dlycntr9                                                                       ; 6     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|asrt_seq|dlycntr8                                                                       ; 6     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|asrt_seq|dlycntr7                                                                       ; 6     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|asrt_seq|dlycntr6                                                                       ; 6     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|asrt_seq|dlycntr5                                                                       ; 6     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|asrt_seq|dlycntr4                                                                       ; 6     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|asrt_seq|dlycntr3                                                                       ; 6     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|asrt_seq|dlycntr2                                                                       ; 6     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|asrt_seq|dlycntr1                                                                       ; 6     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|asrt_seq|dlycntr0                                                                       ; 6     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|asrt_seq                                                                                ; 24    ; 22             ; 0            ; 22             ; 12     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|main                                                                                    ; 6     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsrt_deg                                                                                ; 13    ; 1              ; 2            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsync[9].reset_dsync                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsync[8].reset_dsync                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsync[7].reset_dsync                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsync[6].reset_dsync                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsync[5].reset_dsync                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsync[4].reset_dsync                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsync[3].reset_dsync                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsync[2].reset_dsync                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsync[1].reset_dsync                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|dsync[0].reset_dsync                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|reset_in_sync|alt_rst_req_sync_uq1                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|reset_in_sync|alt_rst_sync_uq1                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0|reset_in_sync                                                                           ; 33    ; 22             ; 0            ; 22             ; 1      ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|reset_sequencer_0                                                                                         ; 31    ; 29             ; 0            ; 29             ; 2      ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|pio_sw                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|pio_led                                                                                                   ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|pio_hex_5_4                                                                                               ; 38    ; 16             ; 16           ; 16             ; 48     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|pio_hex_3_2                                                                                               ; 38    ; 16             ; 16           ; 16             ; 48     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|pio_hex_1_0                                                                                               ; 38    ; 16             ; 16           ; 16             ; 48     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|onchip_ram|the_altsyncram|auto_generated                                                                  ; 88    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|onchip_ram                                                                                                ; 92    ; 2              ; 1            ; 2              ; 64     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|default_slave|read_channel_resp                                                                           ; 86    ; 68             ; 0            ; 68             ; 90     ; 68              ; 68            ; 68              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|default_slave|write_channel_resp                                                                          ; 86    ; 2              ; 0            ; 2              ; 90     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|default_slave                                                                                             ; 156   ; 0              ; 20           ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|core_clk_freq                                                                                             ; 36    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|bld_id                                                                                                    ; 36    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|avl_uart                                                                                                  ; 83    ; 2              ; 2            ; 2              ; 79     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|avl_imem                                                                                                  ; 110   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc|avl_dmem                                                                                                  ; 110   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_soc                                                                                                           ; 287   ; 101            ; 0            ; 101            ; 193    ; 101             ; 101           ; 101             ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; i_ahb_dmem                                                                                                      ; 112   ; 0              ; 4            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_ahb_imem                                                                                                      ; 112   ; 33             ; 4            ; 33             ; 104    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_uart|regs|receiver|fifo_rx|rfifo                                                                              ; 18    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_uart|regs|receiver|fifo_rx                                                                                    ; 17    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_uart|regs|receiver                                                                                            ; 15    ; 0              ; 2            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_uart|regs|i_uart_sync_flops                                                                                   ; 5     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_uart|regs|transmitter|fifo_tx|tfifo                                                                           ; 18    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_uart|regs|transmitter|fifo_tx                                                                                 ; 14    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_uart|regs|transmitter                                                                                         ; 22    ; 0              ; 1            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_uart|regs                                                                                                     ; 20    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_uart|wb_interface                                                                                             ; 60    ; 36             ; 0            ; 36             ; 22     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_uart                                                                                                          ; 25    ; 6              ; 0            ; 6              ; 13     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_dmem_ahb                                                                                               ; 104   ; 9              ; 0            ; 9              ; 113    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_imem_ahb                                                                                               ; 69    ; 12             ; 0            ; 12             ; 80     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_dmem_router                                                                                            ; 175   ; 0              ; 0            ; 0              ; 239    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_imem_router                                                                                            ; 106   ; 2              ; 0            ; 2              ; 103    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_timer                                                                                                  ; 71    ; 1              ; 27           ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_tcm|i_dp_memory                                                                                        ; 68    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_tcm                                                                                                    ; 103   ; 2              ; 34           ; 2              ; 70     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_dm                                                                                          ; 151   ; 3              ; 0            ; 3              ; 105    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_dmi                                                                                         ; 42    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_tapc_synchronizer                                                                           ; 14    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_tapc|i_tap_dr_bld_id_reg                                                                    ; 39    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_tapc|i_tap_idcode_reg                                                                       ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_tapc|i_bypass_reg                                                                           ; 8     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_tapc                                                                                        ; 37    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_pipe_top|i_pipe_hdu                                                                         ; 150   ; 0              ; 0            ; 0              ; 153    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_pipe_top|i_pipe_tdu                                                                         ; 116   ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_pipe_top|i_pipe_ipic                                                                        ; 55    ; 16             ; 16           ; 16             ; 33     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_pipe_top|i_pipe_csr                                                                         ; 353   ; 1              ; 2            ; 1              ; 180    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_pipe_top|i_pipe_mprf                                                                        ; 49    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_pipe_top|i_pipe_exu|i_lsu                                                                   ; 108   ; 1              ; 0            ; 1              ; 141    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_pipe_top|i_pipe_exu|i_ialu                                                                  ; 136   ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_pipe_top|i_pipe_exu                                                                         ; 302   ; 0              ; 0            ; 0              ; 384    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_pipe_top|i_pipe_idu                                                                         ; 36    ; 1              ; 0            ; 1              ; 81     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_pipe_top|i_pipe_ifu                                                                         ; 107   ; 3              ; 1            ; 3              ; 70     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_pipe_top                                                                                    ; 259   ; 1              ; 0            ; 1              ; 178    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_scu|i_dm_rstn_buf_cell                                                                      ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_scu|i_hdu_rstn_status_sync                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_scu|i_hdu_rstn_qlfy_adapter_cell_sync|i_reset_output_buf                                    ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_scu|i_hdu_rstn_qlfy_adapter_cell_sync                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_scu|i_core_rstn_status_sync                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_scu|i_core_rstn_qlfy_adapter_cell_sync|i_reset_output_buf                                   ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_scu|i_core_rstn_qlfy_adapter_cell_sync                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_scu|i_sys_rstn_status_sync                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_scu|i_sys_rstn_qlfy_adapter_cell_sync|i_reset_output_buf                                    ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_scu|i_sys_rstn_qlfy_adapter_cell_sync                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top|i_scu                                                                                         ; 14    ; 3              ; 0            ; 3              ; 12     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_core_top                                                                                               ; 226   ; 1              ; 0            ; 1              ; 108    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_tapc_rstn_and2_cell                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_cpu_rstn_reset_sync                                                                                    ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_rstn_reset_sync                                                                                        ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1|i_pwrup_rstn_reset_sync                                                                                  ; 5     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i_scr1                                                                                                          ; 160   ; 92             ; 0            ; 92             ; 127    ; 92              ; 92            ; 92              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
