# Ciclo2
Timelog y Defectlog de la fase de diseño del módulo asignado
