
### 1.1 神经网络简介
基本结构
+ 输入层：外界数据输入，取决于输入数据维度
+ 中间层：负责对输入数据进行特征提取和分析
+ 输出层：接收中间层的特征图作为输入，输出最终计算结果
### 1.2 加速器设计方法概论
![[Pasted image 20231118202201.png]]
设计方法一：完全硬件化
纯根据HLS或者HDL实现每一个层
优点：硬件化程度高，可实现网络化层次流水线
缺点：太难了，通用性差。

设计方法二：部分硬件化
分析运算类型占比后针对性优化
理论依据：Amdahl定律
优势：相对简单

### 2.1 ZYNQ简述
+ 属于APSoc(All-Programmable System-On-Chip)，异构SoC
+ PS+PL，AXI总线
### 2.2 PYNQ简述
![[Pasted image 20231118233513.png]]
PYNQ：一套从软件到硬件结合的工具链
![[Pasted image 20231118233552.png]]
应用层实现功能、读取硬件数据->调用API->传递读写请求与参数至驱动层->解析请求，通过硬件接口读取IP核数据。
PYNQ官网链接：https://pynq.readthedocs.io/en/v2.5/index.html

3高层次综合（HSL）
**曾经支持Verilog，现在甚至支持C++**
可以完成：
- 自动分析并利用一个算法中潜在的并行性
- 自动在需要的路径上插入寄存器，并自动选择最理想的时钟
- 自动产生控制数据在一个路径上输入/输出方向的逻辑
- 自动完成设计中各子模块之间的接口
- 自动映射数据到存储单元以平衡资源使用量和带宽
- 自动将程序中的计算部分对应到逻辑单位，在实现等效计算时自动选取最有效的实现方式
### 3.1与电路对应关系
![[Pasted image 20231118234556.png]]

### 3.2 设计规范
**限制又加强**
- 不使用动态内存分配，如malloc()、free()、new和delete等
- 不使用系统调用，如abort()、exit()、printf()等（可在测试代码中使用系统调用，但在需要综合的代码中，系统调用将被自动忽略或删除）
- 不使用递归语句
- 减少使用指针对指针的操作
- 减少使用标准库函数（HLS支持math.h中的常用函数，但仍存在不兼容）  
- 减少使用C++中的函数指针和虚函数

### 3.3 设计IP核流程
  1）使用C/C++、System C等高级语言实现目标算法，并编写Test Bench以验证和调试代码；

  2）通过C Synthesis工具，将算法综合成VHDL或Verilog描述的硬件电路。此时，可进行C和 RTL的联合仿真调试；

  3）将通过功能验证的RTL打包成硬件IP核；

  4）在Vivado中导入IP核、构建Block Design、生成比特流并进行下板验证。

官网对于设计流程的描述：
This tutorials presents [Using the Vitis unified IDE](unified_ide_project.md) for creating an HLS component:

1. [Creating the Vitis HLS Project](unified_ide_project.md) - Create the project to deine the HLS component.
2. [Running High-Level Synthesis and Analyzing Results](unified-synth_and_analysis.md) - Simulate and synthesize the design, and analyze the results.
3. [Using Optimization Techniques](unified-optimization_techniques.md) - Try different optimization techniques to achieve the initiation interval (II)=1.
4. [Reviewing the Dataflow Optimization](dataflow_design.md) - Add the Dataflow optimization to achieve even better results.

### 4 更多HLS资料
《parallel Programmable for FPGAs》
https://xupsh.gitbook.io/pp4fpgas-cn/
一些基于HSL开发的项目
https://github.com/xupsh/pp4fpgas-cn-hls



### 5. 开发环境
2020.2版本之后，HLS的开发移动到了VITIS_HLS中
开发流程：
+ 创建vitis_hls工程
+ 分别在source与test bench中导入测试文件即可
+ 分别 Project->run C simulation，直接运行（只验证逻辑）。不成功时启动debug
+ 此后进行后综合：为conv_core添加Directive/原语，用于指定综合策略（IO信号的总线协议、综合的并行优化策略等等）
	+ 添加方式一：通过右侧的Directive处添加
		![[Pasted image 20231122165745.png]]
	+ 添加方式二：
		在源码中指定
		![[Pasted image 20231122165852.png]]
		如上述语句中，每一个制导语句都指定了一个端口的总线类型、主从舒心以及荀彧的最大数据深度等等信息。例如，第一行指定了feature_out作为AXI总线的从端口，且最大深度为429496··········
+ Directive设置完毕之后，对C综合生成RTL：
	projetc->Projectsettings->Synthesis设置顶层模块，而后在solution->Active Solution中进行C sys。但就在这里，它报错了：
	![[Pasted image 20231122193216.png]]
	
	
	


